## INTERKONEKSI IC DIGITAL BERBAHAN GALLIUM ARSENIDE (GaAs)

## INTERKONEKSI IC DIGITAL  BERBAHAN GALLIUM ARSENIDE
(GaAs)

## Andreas Ardian Febrianto
Program Studi Teknik Elektro Fakultas Teknik Elektronika dan Komputer – UKSW Jalan Diponegoro 52-60, Salatiga 50711

## Intisari
Tata  letak  keping IC Digital  berbahan  GaAs  memerlukan  interkoneksi  untuk  keperluan konsumsi  daya  dan  transmisi  sinyal.  Interkoneksi  bahan  GaAs  perlu  perhatian  khusus karena transisi dengan kecepatan tinggi akan menghasilkan derau pada  interkoneksi. Derau dari transisi dengan kecepatan tinggi ini disebabkan adanya gelombang pantul, cakap silang diantara jalur interkoneksi, efek induktansi, pelaifan dan distorsi yang disebabkan rugi- rugi resistansi.
Kata Kunci : Interkoneksi, IC Digital, GaAs
1. Kontak- Kontak dan Interkoneksi pada Proses Pembuatan IC Digital

## GaAs
Kontak- kontak pada IC Digital  GaAs adalah kontak ohmik dan  kontak schottky .  Kontak ohmik     pada IC Digital  GaAs    secara    tipikal    dibuat   dari    kombinasi    logam    emas– germanium – nikel  yang  dicampur  pada  wafer  dengan  temperatur  kurang–lebih 450 ° C. Kontak schottky secara  tipikal  dibuat  dari  kombinasi  titan  –  platina  –  emas  atau  dari kombinasi  titan  –  wolfram  –  emas.  Lapisan  titan  pada  sistem  ini  menyediakan  kontak schottky dengan  halangan  tinggi  yang  baik.  Kelemahan  bahan  titan  ini  adalah  dapat menimbulkan  resistansi  parasitik  yang  tinggi  pada  gerbang  jika  digunakan  terpisah. Resistansi parasitik  ini dapat  dikurangi oleh  lapisan  atas  kontak  yang berupa emas.  Emas mempunyai  sifat amphoteric    dopant yaitu  sifat  yang  dapat  mengubah  kontak schottky menjadi kontak ohmik jika terjadi kontak antara emas dengan bahan GaAs. Hal ini diatasi
Techné Jurnal Ilmiah Elektroteknika Vol. 10 No. 1 April 2011 Hal 63 – 74
dengan  penyisipan lapisan tengah berupa platina atau wolfram  yang mencegah perubahan kontak tersebut  dengan  menjadi  penghalang  yang  mencegah  difusi  emas ke permukaan bahan GaAs.
Interkoneksi  peranti  –  peranti  pada IC Digital  GaAs  umumnya    membutuhkan paling  sedikit  dua  lapisan  logam  yang  memungkinkan  terjadinya cross – over – cross –  over. Lapisan  logam  ke  dua  atau  bagian  atas  umumnya  menggunakan  titan  –  emas. Tebal lapisan logam ke dua ini secara tipikal adalah 0,7 – 1,0 µ m dan  lebih  tebal  daripada lapisan  logam  pertama  atau  bagian    bawah,  karena  lapisan  logam  ke  dua  ini  digunakan sebagai jalur sinyal. Sedangkan tebal lapisan logam  pertama  secara tipikal  adalah  0,3 – 0,5 µ m  dan digunakan  sebagai jalur daya.
Isolasi    secara    elektrik    antara    dua    jalur  interkoneksi    dilakukan    dengan penggunaan sebuah lapisan dielektrik penghalang atau intervening dielectric layer .  Lubang -    lubang  Via  dietsa    melalui    dielektrik  ini    pada    lokasi  –  lokasi    yang    benar    saat interkoneksi  antara  dua  lapisan  logam  dibutuhkan,  seperti  ditunjukkan  dalam Gambar 1.
Gambar 1.  Skema   Diagram   Koneksi Cross – Over dan Via antara   Dua   Aras Metalisasi [1].

## INTERKONEKSI IC DIGITAL BERBAHAN GALLIUM ARSENIDE (GaAs)
2. Analisis  Interkoneksi IC Digital GaAs
Interkoneksi  kabel  pada  keping IC Digital  GaAs  secara  umum  berupa metal  strip yang  diendapkan  pada  bahan  GaAs  ( ∈ r =12,9)  atau  pada  lapisan  dielektrik  seperti SiO 2 ( ∈ r =  3,9 ),  silikon nitride atau oxynitride  ( 4 ≤ ∈ r ≤ 8 ), polymide  ( ∈ r = 3 – 3,5) dan pada dielektrik dari permukaan atas bahan GaAs berupa tekanan udara [3]. Tebal metal strip lebih  tipis  dibandingkan  landasan semi-insulating .  Landasan semi-insulating mempunyai  resistivitas  tinggi  sehingga  memudahkan  isolasi  diantara  beberapa    peranti yang tersusun dalam landasan tunggal.
Interkoneksi   pada   bahan GaAs   terdiri   dari   dua   atau   lebih   lapisan   berupa logam.  Pada      bahan resitivitas      tinggi       seperti semimetals atau semiconductor terjadi jatuh  tegangan yang akan mempersulit perancangan. Jatuh  tegangan ini dihasilkan dari  arus  peralihan  yang  diperoleh  dari  induktansi  seri  pada  interkoneksi  untuk pendistribusian  daya.
Peralihan  dengan  kecepatan  tinggi  pada  interkoneksi  diantara  untai  elemen aktif  akan  menyebabkan  derau  pada    interkoneksi  distribusi  daya  dan  interkoneksi transmisi  sinyal.  Derau  akibat  transisi  cepat  ini  disebabkan  adanya  gelombang pantul, cakap silang diantara jalur interkoneksi, efek induktansi akibat arus transient, pelaifan dan distorsi akibat rugi- rugi resistansi.

## 2.1. Catu Daya dan Perancangan Pembumian
Tujuan  distribusi  daya  adalah  untuk  menyediakan  catu  daya  dan  potensial bumi konstan  dan  sama  untuk  setiap  untai  pada  sebuah  keping IC . Tujuan distribusi daya dan transmisi sinyal akan lebih sulit dicapai dengan adanya beberapa masalah berikut ini.
1. Efek resistansi      :  resitivitas yang terbatas  diatasi dengan penerapan v = ir.
2. Elektromigrasi    :  proses  migrasi  logam  yang  menghasilkan  arus  lebih  pada penghantar diatasi dengan mematuhi batas kerapatan arus.
3. Efek  induktansi  :    perubahan  nilai  induktansi  menyebabkan  perubahan  tegangan diatasi dengan penerapan V= L dI / dt.

## 2.1.1.    Efek Resistansi
Faktor  ini  dijelaskan  dengan  Persamaan    (1).  Resistivitas  logam  tergantung  pada temperatur  dan  sejumlah  kecil  elektron  dalam  logam  dengan  pola  getaran  molekul geometri.  Resitivitas  logam  dan  jatuh  tegangan  akan  naik  sebanding  dengan  kenaikan temperature  mutlak  (Kelvin).  Sebaliknya  resistivitas  logam  akan  turun  sebanding  dengan penurunan  temperatur  ruangnya  dan  akibat  kenaikan  tegangan,  arus  dapat  meningkat sehingga tidak terjadi jatuh tegangan pada konduktor yang berupa logam .
R = wt L ρ = ρ s w L (1)
dengan   R  adalah resistansi konduktor                 [ Ω / cm 2 ]; w   adalah lebar resistansi konduktor        [cm]; L   adalah panjang resistansi kondukor    [cm]; t    adalah ketebalan resistansi kondukor  [cm];
ρ adalah resistivitas
[ Ω cm] ; dan
ρ s adalah sheet resistans
[ Ω / cm].
Resistansi  pada  interkoneksi  distribusi  daya  dari  satu  jalur  ke  jalur  lainnya perlu diperhitungkan menggunakan Persamaan (1) untuk  menghitung  jatuh  tegangan pada sebuah konduktor. Arus untuk jalur daya pada jalur interkoneksi pendek sehingga dianalisis menggunakan  distribusi  seragam.  Distribusi  seragam  arus  fungsi  posisi  x  sepanjang  jalur dijelaskan pada persamaan berikut.
I(x) = I T (1- L x ) (2).
Jatuh tegangan pada ujung jalur  ( ∆ V) adalah sebagai berikut.
∆ V = ∫ =       − L T T A L I dx L x A I 0 2 1 ρ ρ (3).

## INTERKONEKSI IC DIGITAL BERBAHAN GALLIUM ARSENIDE (GaAs)

## 2.1.2. Elektromigrasi
Elektromigrasi  adalah  satu  proses  migrasi  logam  yang  saat  terjadi  akan menghasilkan arus lebih pada penghantar dalam untai hubung buka. Proses ini menggangu kinerja  keping IC tempat  untai  pokok  terdapat.  Aturan  perancangan  secara  elektrik digunakan  untuk  mencegah  elektromigrasi  yaitu  dengan  mematuhi  batas  kerapatan  arus yang diperbolehkan pada sistem yang dirancang. Batas kerapatan    arus   maksimum  (J max )    untuk      sistem – sistem       logam        yang      dikehendaki  adalah  J max = 2  x  10 5 A/cm 2 . Pengetahuan tentang nilai ketebalan logam diperlukan      sebab perhitungan kerapatan arus memerlukan  luas  penampang  lintang  yang  diketahui.  Nilai  ketebalan  logam  untuk  proses selective- implant depletion-mode adalah sebagai berikut.
Pada schottky metal 0,3 µ m; dan pada second-metal 0,6 µ m.
Nilai  arus  pada  lapisan-  lapisan  dengan  lebar  tertentu    (dengan  J max =  2  x  10 5 A/cm 2 ) adalah:
arus pada schottky metal ≤ 300 µ A untuk lebar sebesar 1 λ ; dan arus pada second-metal ≤ 600 µ A untuk lebar sebesar 1 λ .
Aturan  perancangan  akan  dinyatakan  dalam λ yang  dibuat  tetap  yaitu  0,5 µ m. Aturan  secara  elektrik  yang  lain  berhubungan  dengan  ukuran  maksimum  sembarang transistor MESFET tunggal.

## 2.1.3. Efek induktansi
Faktor ke tiga yang menyebabkan kesulitan dalam distribusi daya adalah induktansi diri pada jalur transmisi. Induktansi L menyebabkan perubahan  tegangan  jika  arus  pada  jalur  berubah  dengan  rata-  rata  dI/dt, menurut persamaan berikut :
V = L dt dI (4).
Techné Jurnal Ilmiah Elektroteknika Vol. 10 No. 1 April 2011 Hal 63 – 74
Induktansi  pada  jalur  dihitung  dengan c Z L eff o o ∈ = dan o eff o cZ C ∈ = dengan 1 2 C C eff = ∈ dengan  C 2 adalah  total  kapasitansi  konduktor  dalam  lapisan  dielektrik  dan  C 1 adalah  total  kapasitansi  konduktor  dalam  ruang  hampa.  Karena  L  tidak  tergantung  dari
eff ∈ maka lebih efisien dan tepat jika jalur berada dalam ruang hampa ( ) 1 = =∈ ∈ eff r .

## 2.2. Delay Estimation
Total waktu tunda perambatan untuk IC digital GaAs frekuensi tinggi dibuat cepat sehingga  diperoleh  kecepatan  yang  tinggi.  Efek  yang  perlu  dipertimbangkan  adalah kapasitansi  jalur  interkoneksi, perambatan  gelombang  elektromagnetik,  dan  distribusi waktu tunda   kapasitif.

## 2.2.1 . Crossover Capacitance
Total  kapasitansi  beban  interkoneksi  meliputi  kapasitansi  jalur  interkoneksi dan  kapasitansi  yang  muncul  akibat crossing  over . Crossing  over terjadi  jika  jalur pada satu lapis berada di bawah jalur pada lapisan lain.
4 4 4 3 4 4 4 2 1 1 i 18 - x ) ( 393 , 1 8,854x10 =
C    + + ∈ W Z h WZ 4 4 4 4 4 4 4 4 3 4 4 4 4 4 4 4 4 2 1 2 444 , 1 ln 444 . 1 ln 3 2                + +       + + h Z W h W Z (5)
dengan C x adalah total kapasitansi crossover;
∈ i adalah  konstanta dielektrik relatif isolator;
h  adalah jarak metal 2 dengan permukaan GaAs pada Gambar 2 [ m µ ];
Z adalah lebar metal 1 pada Gambar 2 [ m µ ];dan
W adalah lebar metal 2 pada Gambar 2
[ m µ ].

## INTERKONEKSI IC DIGITAL BERBAHAN GALLIUM ARSENIDE (GaAs)
Andreas Ardian Febrianto
Persamaan yang digunakan untuk menganalisis  kapasitansi crossover diperoleh dari Persamaan  (5).  Suku  pertama  Persamaan  (5)  adalah  kapasitansi  paralel  lapisan  logam, sedangkan suku ke dua Persamaan (5) adalah kapasitansi tambahan yang tidak diinginkan, didekati dengan model microstrip .
M e t a l   2 M e t a l   1 M e t a l   2 d i e l e t r i c h Z G a A s a i r W
Gambar 2.  Gambar penampang lintang lapisan logam pertama dan lapisan ke dua logam c rossover [3] .
Tambahan  berupa  kapasitansi  beban  yang  tidak  diinginkan  dihasilkan  dari bidang  pengikat  dan  bidang probe. Bidang  pengikat  biasanya  100  x  100 µ m 2 berupa bidang  logam  pada  landasan semi  insulating pada  tepi    keping IC .  Bidang probe berguna  karena  dipakai  untuk  pengujian probe .  Bidang  berukuran  20  x  20 µ m 2 dapat menjadi probe jika  berada  di  sekitar  untai.  Pendekatan microstrip digunakan  untuk menghitung kapasitansi dari bidang dijelaskan dengan persamaan berikut.
Cp = 2 πε o       + ) / 8 ln( ) ( ) / 8 ln( ) ( z h z W W h W z eff eff ε ε - ε o       h Wz r ε (6)
dengan   2 πε o =  5,559 x 10 -17 F/ µ m;
Cp adalah kapasitansi diri (model microstrip )
W adalah lebar dari bidang [m];
z  adalah panjang dari bidang
[m];
dan h  adalah tebal landasan            [m].
Pada  kondisi  kapasitansi  jalur microstrip berupa  dua  konduktor  yaitu konduktor  pertama  dengan  lebar  W  dan  panjang  z,    paralel  dengan  konduktor  kedua
Techné Jurnal Ilmiah Elektroteknika Vol. 10 No. 1 April 2011 Hal 63 – 74
dengan  lebar  z  dan  panjang  W.    Konstanta  dielektrik  effektif  konduktor  pertama  dan konduktor kedua dengan h/W ≥ 1  dan  h/z ≥ 1dijelaskan dengan persamaan berikut.
ε eff (W) =
2 1 12 1 1 2 1 2 1             + − + + W h r r ε ε
(7)
dan ε eff (Z) = 2 1 12 1 1 2 1 2 1             + − + + z h r r ε ε (8)
Jalur  transmisi  sebaiknya  cukup  pendek dan lebar agar propagasi  gelombang pada jalur  interkoneksi  tidak  mengalami  rugi-  rugi.  Konduktor  sebaiknya  dibuat  tipis  untuk interkoneksi sinyal kecepatan tinggi.

## INTERKONEKSI IC DIGITAL BERBAHAN GALLIUM ARSENIDE (GaAs)

## 2.2.2. Waktu Tunda Interkoneksi
Beberapa model interkoneksi yang cocok dipakai.
Gambar 3. Model C.[3] Gambar 6. Model TRL. [3] Gambar 4. Model L.[3]
Gambar 7. Model TRL4.[3]
Gambar 5. Model P3. [3]
Model  sederhana  celah  kapasitor  (bersumber  dari  model  C)  dan  impedansi karakteristik  digunakan  untuk  menganalisis  struktur  jalur  transmisi.  Kapasitansi  beban meliputi  jumlah  kapasitansi  jalur,  kapasitansi cross-over dan kapasitansi yang menyebar.
Model C secara akurat dibatasi dua  kondisi sebagai berikut.
o G Z R >> 1                                                          (9);
dan   T<< r t atau f t (10).
Lambang r t dan f t adalah  waktu  muncul  dan  waktu  hilang driver atau  gerbang logika  atau inverter .  Kondisi  pertama,  yaitu  Persamaan  (9)  diterapkan  ketika  sumber
C 1 2 G am bar. 3.6. M o del C . 1 2 T Z o , C R 1 2 4 . T Z o 4 . T Z o 4 . T Z o 3 R 3 R 3 R 1 2 3 R 3 R 3 R 6 C 3 C 3 C 6 C 2 1
impedansi  efektif driver (R G )  lebih besar daripada Zo interkoneksi.  Kondisi  ke dua,  yaitu Persamaan (10) diterapkan ketika G R kecil, sehingga panjang jalur transmisi cukup pendek.
Sinyal akan dipantulkan dari beban kembali ke generator dan dipantulkan kembali ke arah beban jika  selang  waktu dari  pantulan pertama  kecil dibandingkan tanggapan waktu untai logika, sehingga batas derau dinamik akan dilampaui.
Untai  memakai  model  C  digunakan  untuk  mempertimbangkan  waktu  tunda perambatan  atau  waktu  muncul  dalam  analisis  jalur  interkoneksi, crossover, dan kapasitansi efektif masukan gerbang tambahan . Persamaan (11) adalah persamaan tegangan keluaran  yang  menghasilkan  pengisian  kapasitor  oleh G R ,    pada  keadaan  arus  generator konstan maka.
( ) C R t G G e V t V − = 1 ) ( 2
(11);
C R t G 69 , 0 % 50 = (12); dan C R t t G f r 2 , 2 = =
(13).
Model  eksponensial  tunggal  tidak  tepat  digunakan  karena  gerbang  logika bukan  untai  linear.  Dua  hal  yang  tidak  diijinkan  dalam  model  C  yaitu  jika  R G /  Z o <10, dan  jika  jalur  menyerupai  distribusi  jaringan  RC  dengan  resistansi  dan  kapasitansi membentang  melebihi  panjang  jalur.  Dalam  model  C,  propogasi  elektromagnetik diabaikan.
Model  “L”  dengan  L  adalah  lambang  untuk low  pass. R  dan  C  yang meningkat  secara  linear  terhadap  panjang  (  l  )  dapat  digunakan  untuk  menganalisis hubungan  antara  waktu  tunda  RC  dan  waktu  propagasi  elektromagnetik    (waktu  tunda LC).  Waktu  tunda  RC  sebanding  dengan  kuadrat  panjang  jalur  interkoneksi  dan waktu tunda LC  berbanding lurus dengan panjang jalur interkoneksi.
Batas  maksimal  waktu  tunda  jalur  RC  diperoleh  dengan  meningkatkan lebar jalur interkoneksi atau impedansi jalur untuk IC kecepatan tinggi seperti IC GaAs.  Distribusi  untai  RC  mempunyai  waktu  tunda  lebih  cepat daripada  celah  untai  RC  dengan  total  R  dan  C  yang  sama.”  Model  pi”  yang  ditunjukkan dalam Gambar 8 lebih tepat dari “model L”.  Tiga bagian jaringan pi ditunjukkan sebagai P3, bahkan dua atau satu bagian pi cukup.

## INTERKONEKSI IC DIGITAL BERBAHAN GALLIUM ARSENIDE (GaAs)
Tabel  1  menjelaskan  hubungan o G Z R dan o Z R (dengan  R=Rol)  yang melebihi model P3 lebih teliti. Model P3 merupakan model jalur transmisi murni  sehingga pengaruh  jalur  interkoneksi  dapat  diabaikan.  Gambar  3  sampai  Gambar  7  mewakili  jalur transmisi  yang  terjadi  pada  interkoneksi.  Koefisien  pantul  negatif  pada  ujung  jalur  akan diperoleh  jika  R G /  Z o =  0,2  ,  yang  menghasilkan    osilasi  dan  tidak  dapat  dimodelkan sebagai jaringan RC. Jalur transmisi ideal (TRL) untuk model interkoneksi pendek dengan driver R G rendah.  Jalur  transmisi  ideal  didapat  pada  interkoneksi  untai  logika  dengan tanggapan waktu t r atau t f >> 2T, selang waktu pantulan negatif pertama. Rugi- rugi jalur transmisi dimodelkan seperti Gambar 7, dengan memotong jalur dalam Gambar 6 menjadi bagian  dalam  Gambar  7    dan  menyisipkan  bagain  yang  setara  dengan  resistansi  seri  R. Waktu tunda untuk masing- masing model meningkat dari Gambar 3  ke Gambar 7.
Tabel 1.   Model yang Ditawarkan ( Sumber Gambar 3 sampai Gambar 7 ) untuk  Prediksi Waktu Tunda Interkoneksi [3].
o G Z R o Z R 0.2 1.0 2.0 10 0.2 TRL1 TRL1 C C 0.5 TRL4 TRL4 P3 C 1.0 TRL4 TRL4 P3 C 2.0 TRL4 P3 P3 C

## 3. Kesimpulan
Interkoneksi untai terintegrasi digital dengan kecepatan kinerja dan frekuensi kerja tinggi mengalami masalah penting dalam interkoneksi dan prediksi waktu tunda dibanding interkoneksi untai terintegrasi digital dengan kecepatan kinerja rendah. Masalah yang dapat terjadi  dalam  interkoneksi  untai  terintegrasi  digital  dengan  menggunakan  bahan  GaAs
Techné Jurnal Ilmiah Elektroteknika Vol. 10 No. 1 April 2011 Hal 63 – 74
adalah  masalah  interkoneksi  distribusi  daya  dan  interkoneksi  transmisi  sinyal  diatasi dengan  menggunakan  teknologi  lapisan  logam  jamak,  dan  perancangan  catu  daya  dan pembumian. Analisis secara periodik interkoneksi jalur transmisi sinyal dan jalur distribusi daya  yang  terdapat  pada  keping IC Digital  berbahan  GaAs,  dapat  dilihat  seperti  struktur sepasang microstrip, stripline maupun .coplanar.

## Daftar Pustaka
[1].  Daemkes, Heinrich, “ Modulation – Doped Field - Effect Transistor Principal / Design & Technology” , IEE PRESS, New York, 1991.
[2].   Harrold, S.J., “ An Introduction to GaAs IC Design” , Prentice Hall International, New York, 1993.
[3].    Long,  Stephen  I,  “ GaAs  Digital    IC  Design” ,  Mc  Graw  Hill  Book  Company, Singapore, 1990.
[4].   Soares,Robert,ed,  “ GaAs  MESFET  Circuit Design” ,  Artech  House  Inc,  Boston   and London, 1988.