## Pengaruh LPF Orde Satu dan Dua pada Karakteristik PLL Menggunakan IC CD4046
Budihardja Murtianta 1 ,  JP Tirtayasa 2 ,FD Setiaji 3
1,2,3 Program Studi Teknik Elektro, Fakultas Teknik Elektronika dan Komputer, Universitas Kristen Satya Wacana, Salatiga
1 budihardja.murtianta@staff.uksw.edu, 2 612011010@student.uksw.edu, 3 fdsetiaji@gmail.com

## Ringkasan
Pada tulisan ini disampaikan hasil pengukuransistem Phase Locked Loop (PLL) menggunakan IC CD4046, dengan menggunakan dua macam tapis yaitu tapis lolos bawah ( LPF )orde satu dan  orde  dua.  Pengukuran  yang  dilakukan  meliputi  nilai  frekuensi  frekuensi  maksimum dan  minimum VCO ( Voltage  Controlled  Oscillator ), lock  range,  capture  range danpengaruh frekuensi  penggal LPF terhadap  karakteristik PLL .  Hasil  pengujian  menunjukkan  frekuensi penggal tapis yang makin besar cenderung memperbesar nilai capture range , sedangkan lock range tetap.
Kata kunci: PLL , CD4046, locked range, capture range, orde, tapis

## 1. Pendahuluan
PLL memiliki peranpenting dalam perkembangan sistem telekomunikasi. Aplikasi PLL meliputi Demodulasi FM, Demodulasi FSK, Tone Decoding , Frequency Multiplication , dan lain sebagainya.  [1]
Sistem PLL tersebut sudah direalisasikan dalam berbagai bentuk rangkaian terpadu (IC). Yang akan direalisasikan pada makalah ini adalah dengan menggunakan IC CD4046 yang memiliki konsumsi daya rendah (100μW) sehingga cocok untuk aplikasi portabel.
Salah satu bagian PLL yang penting adalah LPF , yang digunakan untuk menekan derau dan komponen frekuensi tinggi dari Phase Detector ( PD ) dan menghasilkan sinyal DC untuk  masukan VCO .  [2]Orde LPF yang  digunakan  akan  mempengaruhi bandwidth PLL, dan LPF dengan orde lebih tinggi memiliki kemampuan  menolak derau yang lebih baik [3].

## 2. Dasar Teori

## 2.1. Prinsip Dasar PLL
PLL adalah suatu sistem yang memungkinkan suatu sinyal dengan frekuensi acuan tertentu  mengendalikan  atau  menyamakan  nilai  dari  frekuensi  sebuah  osilator  (dalam hal  ini VCO )  dalam  sebuah  lingkar  umpan  balik  tertutup.  Rangkaian PLL yang  paling sederhana terdiri dari tiga modul, yaitu VCO, PD , dan LPF seperti ditunjukkan  Gambar 1 berikut ini .

## Gambar1. Blok Diagram Dasar PLL [4]
Frekuensi f i yang dihasilkan misalnya oleh suatu osilator referensi diumpankan ke rangkaian PD untuk dibandingkan dengan frekuensi f o keluaran VCO . Misalkan    kondisi awal f i ≠ f o .  Karena  ada  perbedaan  frekuensi  antara f i dan f o ,  maka  rangkaian PD akan menghasilkan  tegangan  keluaran  berubah  waktu  yang  aperiodik  yang  kemudian dilewatkan LPF agar  menjadi  tegangan DC sebagaimasukan VCO .  Tegangan DC ini menyebabkan  rangkaian VCO menghasilkan  perubahan  nilai f o sampai  dicapai f i = f o dan PLL disebut dalam kondisi terkunci ( locked ).
Pada IC  CD4046, keluaran VCO  berbentuk tegangan  kotak  DC  dengan  daur  aktif 50%. Ketika nilai f i = f o , maka selisif fase antara PD dan VCO bernilai konstan. Jika setelah terkunci nilai frekuensi f i berubah, maka tetap berlaku f i = f o sampai nilai f i berada di luar jangkauan lock range . Parameter dalam sistem PLL antara lain:
- Free running-frequency ( f f ) atau adalah frekuensi keluaran dari VCO pada saat tidak ada sinyal masukan pada PLL . Nilainya setengah dari nilai frekuensi maksimum yang dapat dikeluarkan oleh PLL . - Lock  Range ( f L )  atau  disebut  juga  daerah  kuncian  adalah  rentang  daerah  frekuensi dimana PLL tersebut  masih  tetap  dapat  mengikuti  nilai  frekuensi  masukan,  setelah kondisi terkunci dicapai.
-  Capture  Range ( fc )  atau  disebut  juga  daerah  tangkapan  adalah  suatu  daerah  rentang frekuensi  dimana  sistem PLL mampu  mengunci  frekuensi  apabila  pada  awalnya  sistem tersebut tidak terkunci.
- Lock-up  Time ( Lc )  atau  disebut  juga  waktu  penguncian  adalah  selang  waktu  transien yang dibutuhkan sistem, dari saat sistem tersebut dimulai sampai ke kondisi terkunci.

## 2.2. IC PLL CD4046
IC PLL CD4046 berisi bagian-bagian utama dari PLL yaitu VCO dan PD, sehingga untuk  melengkapinya  tinggal  dipasang  LPF  dan  pembagi  frekuensi  (: N )  jika  akan diterapkan dalam aplikasi frequency sinthesizer seperti ditunjukkan Gambar 2.
Gambar 2. Blok Diagram Dasar IC CD4046 [1]
Dalam IC tersebut  terdapat  dua  macam PD yaitu  Tipe  I  dan  Tipe  II. PD tipe  I  yang digunakan  digunakan  dalam  makalah  ini  adalah  berupa  gerbang EXOR yang  memiliki karakteristik keluaran sesuai Gambar 3.
Gambar 3. Phase Detector tipe I pada IC CD4046 [1]
Pada  tidak  ada  sinyal  masukan  dan  pin  3  dihubungkan  langsung  ke  pin  4, keluaran PD tipe  I  akan  sama  dengan  keluaran VCO yang  berupa  tegangan  kotak DC dengan  amplitude VDD dan  daur  aktif  50%,  oleh  sebab  itu  tegangan  reratanya  sebesar V DD /2. Jika ada sinyal masukan dengan daur  aktif 50%, maka beda fase antara keluaran VCO dan sinyal masukan tersebut berada dalam rentang 0° sampai 180°.
Bentuk gelombang tipikal pada saat PLL terkunci ditunjukkan Gambar 4.
Gambar 4. Bentuk gelombang tipikal pada saat PLLIC CD4046  terkunci[1]
Keluaran LPF akan  berupa  tegangan DC tak  murni  yang  memiliki  komponen frekuensi  tinggi  yang  tidak  bisa  dihilangkan  sepenuhnya  oleh  tapis  tersebut.  Besarnya riak  (ripple)  akan  tergantung  pada  orde LPF yang  dipakai,  yang  dalam  makalah  ini digunakan LPF orde satu dan dua.

## 3. Realisasi PLL Berbasis CD4046
Rangkaian PLL dengan LPF orde  satu  berbasis  CD  4046  mengacu  ke  Gambar  2 dengan  nilai-nilai  frekuensi  penggal  akan  dijelaskan  kemudian.  Sedangkan  untuk  PLL dengan tapis orde dua, maka  tapis diganti dengan rangkaian sebagai berikut ini.
Gambar 5. LPF orde dua yang digunakan pada PLL CD4046
Frekuensi penggal  ( f P ) LPF orde satu pada Gambar 2:
Sedangkan frekuensi penggal  ( f P ) LPF orde dua pada Gambar 5:
pin 9 pin 2 C C R R 2 3 P 2 1 C R f   ) 1 ( RC , f 0595 0 P 
) 2 (
Rentang  frekuensi  keluaran VCOIC CD4046  saat  keluaran  masih  linear  terhadap tegangan masukannya,  dihitung menggunakan rumus sebagai berikut ini. [5]
Konstanta K 1 dan K 2 didapatkans ecara eksperimental. Nilai kepekaan frekuensi ( K O ) dari VCO tersebut adalah:
Dimana V Max - V Min adalah rentang masukan frekuensi VCO yang terkait.
Untuk  pengoperasian  yang  tepat,  nilai-nilai  komponen  harus  berada  pada  batas-batas sebagai berikut : 10 k Ω ≤ R 1 ≤ 1 M Ω , 10 k Ω ≤ R 2 ≤ 1M Ω dan 100pF ≤ C 1 ≤ 100nF.

## 4. Pengujian Sistem

## 4.1. Pengujian VCO
Pengujian pada VCO dilakukan dengan meberikan tegangan DC variabel pada pin 9 dan mengukur frekuensi keluaran VCO pada pin 4. Dipilih frekuensi tengah 10kHz dan jangkauan frekuensi 8kHz ~ 12kHz serta V DD =5V. Berdasarkan Persamaan (3) dan (4) dan pengukuran,  didapatkan  nilai R 1 =322kΩ, R 2 =190k Ω ,  dan C 1 =1nF.  Grafik  frekuensi keluaran VCO terhadap tegangan masukannya ditunjukkan Gambar 6.
Gambar 6. Grafik frekuensi keluaran VCO terhadap tegangan masukannya
Dalam  Gambar  6  tersebut  terlihat  bahwa  nilai  frekuensi  keluaran VCO bersifat cukup  linear  terhadap  tegangan  masukannya  dalam  rentang  1,1V  sampai  4,3V  yang menghasilkan nilai  kepekaan VCO , K O =1,13 (kHz/V).
) 32 ( 1 2 1 Min pF C R K f   ) 3 ( ) 32 ( 1 1 2 Min Max pF C R K f f    ) 4 ( Min Max Min Max O V V f f K    ) 5 (

## 4.2. Pengaruh LPF terhadap Karakteristik PLL CD 4046
Pada  pengukuran  pertama,  dilakukan  pada PLL CD4046  dengan LPF orde  satu (Gambar 2), dimana tegangan masukan adalah tegangan kotak DC dengan amplitude 5V dan  V DD =5V.  Nilai R 3 dan C 2 dihitung  dengan  Persamaan  (1)  dan  divariasikan  agar menghasilkan  frekuensi  penggal  100Hz  ≤ f P ≤  10kHz.  Sedangkan  nilai R 1 , R 2 dan C 1 adalah sama dengan bagian 4.1. Hasil pengukuran ditunjukkan Tabel 1.
Tabel 1. Hasil pengukuran karakteristik PLL dengan LPF orde 1 f P (Hz) V ripple (V) f C (kHz) f L (kHz) 106 1,32 ~ 1,41 8,5 ~ 9,5 8,1 ~ 11,7 212 1,3 ~ 1,43 8,3 ~ 9,8 8,1 ~ 11,7 482 1,4 ~1,54 8,25 ~ 10,5 8,1 ~ 11,7 530 1,37 ~ 1,56 8,25 ~ 10,7 8,1 ~ 11,7 750 1,32 ~ 1,58 8,2 ~ 11 8,1 ~ 11,7 1.061 1,28 ~ 1,6 8,2 ~ 11,2 8,1 ~ 11,7 3.183 0,95 ~ 1,85 8,2 ~ 11,3 8,1 ~ 11,7 7.957 0,64 ~ 2,34  8,15 ~ 11,53  8,1 ~ 11,7 10.610 0,44 ~ 2,6 8,1 ~ 11,58 8,1 ~ 11,7
Pada  pengukuran  kedua,  dilakukan  pada PLL CD4046  dengan LPF orde  2  yaitu  seperti Gambar 2 namun tapis diganti seperti Gambar 5. Parameter lain selain LPF adalah sama seperti pada pengujian pertama. Hasil pengukuran ditunjukkan Tabel 2.
Tabel 2. Hasil pengukuran karakteristik PLL dengan LPF orde 2
f P (Hz) V ripple (V) f C (kHz) f L (kHz) 106 1,34 ~ 1,36  9,3 ~ 10,4  8,1 ~ 11.8 212 1,32 ~ 1,4 9 ~10,6 8,1 ~ 11,8 482 1,33 ~1,45 8,7 ~ 11 8,1 ~ 11,8 530 1,37 ~ 1,5 8,6 ~ 11 8,1 ~ 11,8 750 1,33 ~ 1,5 8,4 ~ 11,3  8,1 ~ 11,8 1.061 1,34 ~ 1,55  8,1 ~ 11,6  8,1 ~ 11,8 3.183 1,15 ~ 1,75  8,1 ~ 11,6  8,1 ~ 11,8 7.957 0,6 ~ 2,2 8,1 ~ 11,7  8,1 ~ 11,8 10.610  0,4 ~ 2,4 8,1 ~ 11,8  8,1 ~ 11,8
Tegangan  riak  ( V ripple )  di  atas  adalah  rentang  tegangan  keluaran LPF yang  masuk ke VCO .  Nilai  tegangan  riak  makin  besar  untuk  frekuensi  penggal  yang  makin  besar (baik  untuk LPF orde  satu  maupun  orde  dua),  hal  ini  dikarenakan  makin  banyak komponen  frekuensi  tinggi  yang  diloloskan.    Makin  besar  tegangan  riak,  maka  makin besar pula nilai capture range , sedangkan nilai lock range relatif tetap. Nilai capture  range bisa  didekati  dengan  Persamaan  6,  dimana f C dalam persamaan  tersebut  adalah  rentang  (maksimum  dikurangi  minimum  pada  tiap  baris) nilai f C pada Tabel 1 dan 2.
Dengan  menggunakan  rumus  tersebut,  nilai  hasil  perhitungan  dan  pengukuran  cukup mendekati (ralat di bawah 10%), jika f C / f P >>1. Nilai pengukuran capture range dengan LPF orde  dua  lebih  mendekati  perhitungan,  dibandingan  dengan LPF orde  satu,  hal  ini dikarenakan tegangan riaknya yang lebih kecil.

## 5. Kesimpulan
1. Semakin  besar  nilai  frekuensi  penggal  pada  tapis  lolos  bawah,  maka  semakin besar pula nilai capture range pada sistem PLL berbasis CD4046.
2. Dengan  frekuensi  penggal  yang  sama,  nilai capture  range tapis  orde  satu cenderung  lebih  besar  dibandingkan  tapis  orde  dua  seperti  yang  digunakan  di makalah ini, namun perbedaannya tidak signifikan.

## 6. Daftar Pustaka
[1]  D.K.  Morgan, CD4046B  Phase-Locked  Loop:  A  Versatile  BuildingBlock  for  Micropower Digital and Analog Applications , Application Report, Texas Instrument, February 2003.
[2]  G-C. Hsieh, J.C. Hung, “Phase Locked Loop Techniques – A Survey,” IEEE Transaction on Industrial Electronics , vol 43, no 6, December 1996.
[3]  D.R.  Sulaiman,  “Design  and  Analysis  of  a  Second  Order  Phase  Locked  Loops (PLLs),” Proceedings  of  the  5th  WSEAS  International  Conference  on  Telecommunications and Informatics , Istanbul, Turkey, May 27-29, 2006 (pp. 377-382)
[4]  W.  Li,  J.  Meiners,  “Introduction  to  Phase-Locked  Loop  System  Modeling,” Analog Appications Journal , TI Incorporated, May 2000. [5]  D. Maksimovic, CMOS 4046 Phase Locked Loop [Online],
http://ecee.colorado.edu/~ecen4618/lab4.pdf , diakses Desember 2015.
DD P O C 2 2 V f K f  (6)
Techné Jurnal Ilmiah Elektroteknika Vol. 15 No. 2 Oktober 2016 Hal 141 - 148