Vol. 15. No. 02, Mei 2024: 118-122 http://publikasi.mercubuana.ac.id/index.php/jte p-ISSN: 2086 ‐ 9479   e-ISSN: 2621-8534

## Desain koefisien pengali pada Audio

## Low Pass Filter Digital 4 KHz
Arif Basuki 1 , Denny Dermawan 2* , Diah Suwarti W 3 , Aden Ilyas Sidik 1
1 Teknik Elektronika (D3), Institut Teknologi Nasional, Yogyakarta
2 Teknik Elektro, Institut Teknologi Dirgantara Adisutjipto, Yogyakarta
3 Teknik Elektro, Institut Teknologi Nasional, Yogyakarta
* dennydermawanstta@google.com
Abstrak— Audio Low Pass Filter yang digunakan pada sistem  komunikasi  baik  pada  sistem  komunikasi  telepon maupun sistem komunkasi radio memiliki frekuensi cut-off sebesar  0  -  4  KHz.  Lebar  bidang  0  -  4  KHz  ini  dianggap cukup  untuk  “memotong”  sumber  sinyal  yang  biasanya adalah  sumber  vokal  manusia  sebesar  20  KHz.  Desain Audio Low Pass Filter dapat berupa filter analog yang pada implementasinya  didukung  oleh  komponen  resistor, kapasitor dan induktor yang relatif memiliki ukuran fisik yang  agak  besar  dan  tebal.  Pada  sisi  lain  kemajuan teknologi  menuntut  untuk  membuat  perangkat  keras dengan  ukuran  sekecil  dan  setipis  mungkin  sehingga implementasi  Audio  Low  Pass  Filter  dapat  juga  dibuat dalam bentuk digital yang akan diwujudkan dalam keping Integrated  Circuit  yang  memiliki  ukuran  fisik  yang  jauh lebih  kecil  dan  lebih  tipis.  Metode  yang  digunakan  dalam mendesain  low  pass  filter  digital  ini  adalah  menggunakan tapis  digital  Finite  Impulse  Response  (FIR)  penjendelaan Hamming.  Frekuensi  cut  off  perancangan  adalah  4  KHz. Koefisien pengali yang muncul dalam perancangan  Audio low pass filter digital  akan diwujudkan dengan Algoritma Paper and Pencil.  Hasil perancangan akan simulasikan dan disinthesis menggunakan perangkat lunak Xilinx Integrated Software Environment (ISE)
versi 10.1 dan diimplementasikan  ke  dalam  Field  Pragrammable  Gate Array (FPGA).
Kata  Kunci—  Digital,  FPGA,  Filter,    Hamming,  Koefisien, Pengali
DOI: 10.22441/jte.2024.v15i2.006

## I. P ENDAHULUAN
Pada  sistem  komunikasi  menggunakan  frekuensi  radio memiliki  keterbatasan  yaitu  alokasi  frekuensi  yang  disediakan oleh  Lembaga  pengatur  frekuensi  dalam  hal  ini  adalah  Dinas Komunikasi  dan  Informasi,  KEMINFO  yang  mengalokasikan penggunaan  seluruh  frekuensi  yang  digunakan  di  Indonesia. Alokasi  frekuensi  radio  ini  sangat  terbatas,  pemerintah  hanya menyediakan  sedikit  lebar band untuk  komunikasi  suara. Dengan  keterbatasan  lebar band frekuensi  radio,  maka diperlukan proses yang sistematis untuk mengurangi lebar band suara manusia dari 20 KHz menjadi sekitar 4 – 5 KHz agar lebar band mencukupi untuk banyak kanal komunikasi. Pengurangan
lebar band dari 20 KHz menjadi sekitar 4-5  KHz memerlukan piranti yang disebut dengan filter. [1]
Filter analog,  tersusun  dari  komponen  resistor,  kapasitor maupun  induktor,  salah  satu  cara  untuk  memudahkan  dalam perancangan  sebuah filter analog  adalah  menggunakan  teknik simulasi.  Teknik  simulasi  yang  digunakan  akan  menghasilkan nilai komponen resistor, induktor dan kapasitor yang dibutuhkan untuk  merangkai filter [2].   Rangkaian Low  Pass  Filter (LPF) digunakan untuk memotong sinyal voice manusia dari 20 KHz menjadi sekitar 4 KHz menggunakan implementasi orde tinggi yang  diperoleh  dengan  menghubungkan  rangkaian  LPF secara bertingkat [3].
Keterbatasan Implementasi filter analog adalah ukuran fisik komponen  penyusunnya  yang  cukup  besar  sehingga  tidak praktis  untuk  mendukung  teknologi  kekinian,  sehingga dibuatlah filter yang diimplementasikan dalam keping rangkaian terpadu yang cukup kecil dan tipis yang mendukung teknologi kekinian.  Perancangan  filter  digital  tidaklah  mudah  karena dibatasi  oleh  beberapa  kendala  semisal  kebutuhan  akan komputasi  yang  cepat,  kesalahan  kuantisasi  pada  ADC-DAC, kesalahan  kuantisasi  koefisien filter dan  kesalahan  pada pembulatan  aritmatika.    Implementasi filter digital  ada  2  jenis yaitu Infinite  Impulse  response (IIR),  tanggapan  impul  tidak terbatas  dan Finite  Impulse  Response (FIR),  tanggapan  impul terbatas.  Pada  filter  FIR,  untuk  membatasi  tanggapan  impul maka  digunakan  metode  penjedelaan,  jenis  penjendelaan  ini bermacam  macam    tergantung  dari  bentuk  tanggapan  impuls yang  diinginkan,  salah  satunya  adalah  penjedelaan Hamming [4].

## II. P ENELITIAN T ERKAIT
Arif  Basuki  dkk  pada  tahun  2021  melakukan  penelitian tentang  pembatasan  frekuensi cut  off pada  Audio  Low  Pass Filter pada sistem komunikasi telepon maupun radio memiliki frekuensi  cut-off  sebesar  4  KHz.  Lebar  bidang  ini  dianggap cukup untuk “memotong” sumber sinyal vokal manusia sebesar 20  KHz.  Kebutuhan  kanal  komunikasi  semakin  meningkat namun  alokasi  frekuensi  terbatas.  Salah  satu  metode  untuk meningkatkan  kanal  komunikasi  adalah  “mempersempit” frekuensi cut-off Low Pass Filter . Penelitian ini menggunakan Sallen  and  Key  Butterwworth  Low  Pass  Filter orde  4  dengan frekuensi cut-off divariasi  mulai  dari  4  KHz  sampai  500  Hz. Pada  setiap  frekuensi cut-off dilakukan  pengenalan  suara,
apakah  masih  dapat  dikenali  atau  tidak.  Hasil  penelitian menunjukkan  bahwa  pemotongan  sinyal  audio  dengan frekuensi cut-off 4 KHz, 3,5 KHz, 3 KHz, dan 2,5 KHz, sinyal masih  dapat  dikenali,  sehingga  diperoleh  lebar  bandwidth  2,5 KHz x 2. Hasil analisis menunjukkan bahwa dengan bandwidth 5  KHz  diperoleh  peningkatan  kapasitas  kanal  komunikasi sebesar 66,67% [5].
Hanafi  pada  tahun  2013  meneliti  tentang  simulasi  hasil perancangan  Low  Pass  Filter  digital  menggunakan  prototip filter  analog  Butterworth  menggunakan  alat  bantu  komputer dan  perangkat  lunak  Matlab  yang  digunakan  untuk mensimulasikan  hasil  perancangan  low  pass  filter  digital  dari prototip filter analog. Hasil yang diperoleh adalah desain filter digital yang disimulasikan dengan bantuan Matlab dan belum sampai pada tahapan implementasi perangkat keras.[6].
Neilcy  T.  Mooniarsih  pada  tahun  2010  meneliti  tentang simulasi  filter  Finite  Impulse  response  (FIR)  menggunakan metode  Windowing,  metode  Windowing  yang  digunakan adalah Rectangular,  Hanning, Hamming dan Blackman. Hasil berupa simulasi dengan panjang filter adalah 81, 161 dan 241. Pada  penelitian  ini  juga  belum  sampai  pada  tahapan implementasi perangkat keras [7].
Dermawan  D,  Lasmadi,  Adi  Setiawan  pada  tahun  2019 melakukan  penelitian  tentang  implementasi  pengali  yang muncul  tapis  digital  pada  perancangan  radio  pencari  arah (Radio direction finder) menggunakan piranti terpogram Field Programmable  Gare  Array  seri  Spartan  2.  Pada  penelitian  ini sudah diimplementasikan perangkat keras untuk implementasi tapis  digital  dan  algoritma  yang  dihunakan  adalah  algoritma Booth Bit Pair Recoding [8].

## III. M ETODOLOGI P ENELITIAN
Pada penelitian ini, akan dirancang sebuah tapis digital LPF FIR  ( Finite  Impuls  response )  dengan  metode Hamming Window .  Sebelum  melakukan  perancangan,  terlebih  dahulu harus  mencari  dan  menghitung  spesifikasi  dari  frekuensi passband (𝑓 𝑝 ) , frekuensi stopband (𝑓 𝑠 ) , Stopband attenuation, frekuensi  cuplik  ( f 𝑠𝑎𝑚𝑝 ), Passband  ripple ( δ 1 ) dan Stopband ripple ( δ 2 ) seperti pada gambar 1.
Spesifikasi  parameter  perancangan  tapis  analog  adalah sebagai berikut :
a. Frekuensi passband 𝑓 𝑝 = 4000 Hz
b. Frekuensi stopband 𝑓 𝑠 = 6000 Hz
c. Stopband attenuation > 50 dB
d. Frekuensi cuplik = 120 KHz
e. PassBand ripple , δ 1 = 0,15
f. StopBand ripple , δ 2 = 0,20
Gambar 1. Tanggapan tapis Low pass filter
Ditentukan lebar dari transitition band , ∆𝑓 s sebagai berikut [9]:
∆𝑓 = 𝑓 𝑠 − 𝑓 𝑝 (1)
= 6000 − 4000 𝐻𝑧
= 2000 𝐻𝑧
Cut-off frequency ditentukan dengan persamaan [9] :
𝑓 𝑐 = 𝑓 𝑝 + ( ∆𝑓 2 ) (2) = 4000 + ( 2000 2 ) = 5000 𝐻𝑧
Nilai ∆𝑓 , 𝑓 𝑠 , 𝑓 𝑝 dan 𝑓 𝑐 adalah  masih  dalam  kawasan frekuensi  analog,  sehingga  perlu  diubah  dalam  kawasan frekuensi digital menggunakan persamaan berikut [9] :
Ω 𝑖 = 2𝜋𝑓 𝑖 (3)
𝜔 𝑖 = Ω 𝑖 𝑇 𝑠𝑎𝑚𝑝 = 2 𝜋 𝑓 𝑖 𝑓 𝑠𝑎𝑚𝑝 (4)
Dengan frekuensi cuplik, 𝑓 𝑠𝑎𝑚𝑝 sebesar 120 KHz, maka
𝜔 𝑝 = 2 𝜋 4000 120000 = 1 15 𝜋 𝑟𝑎𝑑
𝜔 𝑠 = 2 𝜋 6000 120000 = 1 10 𝜋 𝑟𝑎𝑑
𝜔 𝑐 = 2 𝜋 5000 120000 = 1 12 𝜋 𝑟𝑎𝑑
∆𝑓 = 𝜔 𝑠 − 𝜔 𝑝 = 1 10 𝜋 𝑟𝑎𝑑 − 1 15 𝜋 𝑟𝑎𝑑 = 1 30 𝜋 𝑟𝑎𝑑 (5) Jumlah koefisien tapis FIR diperoleh menggunakan persamaan [9] :
𝑁 = −10 𝑙𝑜𝑔 10 (𝛿 1 𝛿 2 )−13 2,324 (𝜔 𝑠 −𝜔 𝑝 ) (6)
𝑁 = 2,228 0,24337

## 𝑁 = 9,15
N adalah ganjil, sehingga dipilih N = 9
Blok  diagram  realisasi  tapis  digital  FIR  yang  akan diimplementasikan  dalam  keping  FPGA  diperlihatkan  pada gambar  2  yang  terdiri  dari  rangkaian sample  &hold  circuit, Analog to digital converter (ADC), clok ADC, Digital to Analog Converter (ADC), aktif analog filter dan FIR digital filter yang akan diimplementasikan secara hardware.
Gambar 2 Blok diagram tapis digital FIR
Tanggapan  denyut  tapis ℎ 𝑛 (𝑛) digital  dengan  jendela Hamming dapat diperoleh dengan menggunakan persamaan (7) yaitu  dengan  mengalikan  runtuk  tanggapan  cuplik  dengan runtuk jendela Hamming.
ℎ 𝑛 (𝑛) = ℎ 𝐷 (𝑛) 𝑊 𝐻𝑎𝑚 (𝑛) (7)
Tanggapan
denyut tapis ℎ 𝑛 (𝑛) akibat prosedur penjendelaan Hamming ini diperlihatkan pada tabel 1 dan untuk selanjutnya  koefisien  yang  terdapat  pada  tabel  1  inilah  yang akan  digunakan  sebagai  nilai  implementasi  koefisien  tapis digital FIR. Bagian yang diarsir merupakan koefisien tapis yang akan diimplementasikan.
Tabel 1. Koefisien tapis digital implementasi
𝒏 𝒉 𝑫 (𝒏) 𝒘 𝑯𝒂𝒎 (𝒏) 𝒉 𝒏 (𝒏) =   𝒉 𝑫 (𝒏). 𝒘 𝑯𝒂𝒎 (𝒏) 𝒏 0 0,08333 1 0,08333 0 -1 0,08238 0,99116 0,08165 1 -2 0,07958 0,96498 0,07679 2 -3 0,07503 0,92248 0,06921 3 -4 0,06892 0,86527 0,05963 4
Realisasi  tapis  digital  dengan  menggunakan  tapis  digital FIR 8-tap memiliki diagram aliran data seperti pada gambar 3. Diagram aliran data tersebut memiliki 8 buah register geser, 4 buah penjumlah, 4 buah koefisien dan penjumlah akhir.
Gambar 3. Diagram implementasi Tapis Digital FIR 8 tap Koefisien  pengali  yang  muncul  akan  implementasi menggunakan  algoritma paper  and  pencil. Algoritma paper and pencil merupakan suatu algoritma yang digunakan dalam merancang  sebuah  chip  IC  pengali  biner.  Serupa  dengan perkalian angka desimal, perkalian biner mengikuti proses yang sama untuk menghasilkan hasil produk dari dua bilangan biner.
Perkalian biner jauh lebih mudah karena hanya mengandung 0 dan 1 [10]
Pengali  dua  bilangan  biner  dapat  dilakukan  dengan menggunakan metode paper and pencil , yaitu penambahan dan pengalihan  sebagian  produk,  dan  menggunakan  pengganda paralel. Sebagai contoh berikut ini pengali biner 4 bit dari 1010 (multiplicant,  yang  dikali)  dan  1011  (multiplier,  pengali)  dan akan  diperoleh  perkalian  dengan  penjumlahan  parsial  seperti pada gambar 4 [10].
Gambar 4. Perkalian dengan penjumlahan parsial

## IV. H ASIL DAN A NALISA
Koefisien  rangkaian  pengali  yang  akan  diimplementasikan pada  perancangan  tapis  digital  ini  ada  4  buah  koefisien  dan nilainya dapat dilihat pada tabel 2 pada kolom yang diarsir.
Tabel 2. Koefisien tapis digital implementasi
𝒏 𝒉 𝒏 (𝒏) =   𝒉 𝑫 (𝒏). 𝒘 𝑯𝒂𝒎 (𝒏) 𝒏 0 0,08333 0 -1 0,08165 1 -2 0,07679 2 -3 0,06921 3
Nilai  –  nilai  koefisien  implementasi  adalah  0,08333, 0,08165,  0,07679  dan  0,06921.  Kofisien  pengali  mempunyai nilai pecahan, untuk mengimplementasikannya dalam perkalian (biner)  maka  nilai  pecahan  ini  harus  diubah  terlebih  dahulu menjadi nilai integer yaitu dengan metode mengalikannya nilai pecahan tersebut dengan sebuah bilangan 2 9 (512 10 ). Nilai 2 9 ini dipilih  karena  nantinya  hasil  perkalian  integer  ini  dilakukan pembulatan dengan cara pemotongan langsung 9 buah bit mulai dari  LSB,  tentu saja  hasil  perkalian  pecahan  ini  menjadi  tidak akurat,  tetapi  inilah  metode  pendekatan  yang  dipilih.  Nilai koefisien yang telah dikalikan dengan 2 9 dalam bentuk integer dan biner diperlihatkan pada tabel 3.
Tabel 3. Koefisien pengali dalam bilangan integer dan biner
N Koefisien (Pecahan) Koef. x 2 9 (512) 10 Pembulatan Kode Biner Hasil Pembulatan (9 bit) 1 0,08333 42,66496 43 000101011 2 0,08165 41,8048 42 000101010 3 0,07679 39,31648 39 000100111 4 0,06921 35,43552 35 000100011

## Koefisien 1 (0,08333)
Koefisien pertama yang diimplementasikan adalah 0,08333. Berdasarkan  pada  tabel  3  maka  nilai  pembulatan  setelah dikalikan  dengan  2 9 adalah  43  (000101011).  Mengacu  pada metode Paper and Pencil, implementasi menggunakan gerbang
logika  AND  maka  implementasi  koefisien  pertama  (0,08333) diperoleh seperti pada gambar 5.
Gambar 5 Implementasi hardware koefisien 1 (0,08333)
Simulasi  hasil  perkalian  koefisien1  dengan sample  data diperlihatkan  pada  gambar  6.  Sample  data  yang  digunakan adalah data multiplicant : 20, 30, 40, 50, 60, 70, 80, 90, 100, 110, 120, 140, 160, 180, 200, 220, 240, 260, 280, 300, 320, 340, 360, 380, 400, 420,440, 460, 480, 500 dan 510.
Gambar 6 Simulasi perkalian koefisien1 dengan sample data
Hasil  perhitungan  besarnya  faktor  kesalahan  karena pembulatan  koefisien  tapis  pada  implementasi  koefisien  1 adalah sebesar 4,66 %.

## Koefisien 2 (0,08165)
Koefisien  kedua  yang  diimplementasikan  adalah  0,08165. Berdasarkan  pada  tabel  3  maka  nilai  pembulatan  setelah dikalikan  dengan  2 9 adalah  42  (000101010).  Mengacu  pada metode Paper and Pencil, implementasi menggunakan gerbang logika  AND  maka  implementasi  koefisien  kedua  (0,08165) diperoleh  seperti  pada  gambar  7.  Simulasi  hasil  perkalian koefisien1  dengan  sample  data  diperlihatkan  pada  gambar  8. Hasil perhitungan besaarnya faktor kesalahan pada implementasi koefisien 2 adalah sebesar 5,13 %.
Gambar 7. Implementasi hardware koefisien 2 (0,08165)
Gambar 8. Simulasi perkalian koefisien2 dengan sample data

## Koefisien 3 (0,07679)
Koefisien  ketiga  yang  diimplementasikan  adalah  0,07679. Berdasarkan  pada  tabel  3  maka  nilai  pembulatan  setelah dikalikan  dengan  2 9 adalah  39  (000100111).  Mengacu  pada metode Paper and Pencil, implementasi menggunakan gerbang logika  AND  maka  implementasi  koefisien  ketiga  (0,07679) diperoleh  seperti  pada  gambar  9.  Simulasi  hasil  perkalian koefisien1  dengan  sample  data  diperlihatkan  pada  gambar  10. Hasil perhitungan besaarnya faktor kesalahan pada implementasi koefisien 3 adalah sebesar 6,16 %.
Gambar 9. Implementasi hardware koefisien 3 (0,07679)
Gambar 10. Simulasi perkalian koefisien3 dengan sample data

## Koefisien 4 (0,06921)
Koefisien keempat yang diimplementasikan adalah 0,06921. Berdasarkan  pada  tabel  3  maka  nilai  pembulatan  setelah dikalikan  dengan  2 9 adalah  35  (000100011).  Mengacu  pada metode Paper and Pencil, implementasi menggunakan gerbang logika  AND  maka  implementasi  koefisien  keempat  (0,06921) diperoleh  seperti  pada  gambar  11.  Simulasi  hasil  perkalian koefisien1  dengan  sample  data  diperlihatkan  pada  gambar  12. Hasil perhitungan besaarnya faktor kesalahan pada implementasi koefisien 4 adalah sebesar 6,73 %.
Gambar 11. Implementasi hardware koefisien 4 (0,06921)
Gambar 12. Simulasi perkalian koefisien3 dengan sample data

## V. K ESIMPULAN
Berdasarkan  hasil  penelitian  dan  pembahasan  yang  telah dilakukan maka dapat diambil kesimpulan sebagai berikut:
1.  Tapis digital finite impulse response dengan Penjendelaan
Hamming telah dirancang dan diimplementasikan kedalam FPGA dan dapat bekerja sesuai dengan rancangan.
2.  Besarnya  prosentase  kesalahan  akibat  adanya  pembulatan koefisien1 sampai dengan koefisien4 adalah berkisar antara 4,66 % - 6,73 %.
3.   Tanggapan  frekuensi  tapis  digital  diuji  terhadap  tegangan masukan  yang  mempunyai  amplitudo  2  Vp-p,  dan menunjukkan  bahwa  tanggapan  frekuensi  dapat  mencapai redaman sampai dengan -26,02 dB.

## U CAPAN T ERIMA K ASIH
Penulis  mengucapkan  terimakasih  yang  sebesar  besarnya kepada :
1. Kepala LPPMI Institut Teknologi Nasional Yogyakarta yang telah membiayai penelitian ini.
2. Kepala LPPM Institut Teknologi Dirgantara Adisutjipto.
3. Tim editorial Jurnal Teknologi Elektro atas dipublikasikannya penelitian ini. D AFTAR P USTAKA
[1] L.  Jambola,  “Simulasi  Anggaran  Daya  Sistem  Komunikasi  Serat Optik  Berbasis  Matlab  7.5,” JETT  (Jurnal  Elektro  dan Telekomunikasi  Terapan) ,  vol.  3,  no.  1,  Aug.  2016,  doi: https://doi.org/10.25124/jett.v3i1.135 .
[2] A. E. Putra, “ Penapis Aktif Elektronika ”, Gava Media, Yogyakarta, 2002.
[3] A.  Gafar,  “Perancangan  tapis  digital  FIR  pelewat  rendah  dengan penjedelaan  Blackman  berbasis  FPGA,”  Teknik  Elektro, Universitas Gadjah Mada, 2002.
[4] R.  Ku,  “Introduction  to  digital  signal  processing,” McGraw-Hill Book Company , New York, 1982
[5] A. Basuki, D. S. Widyastuti, and C. Driyo, “Implementasi Low Pass Filter  Pada  Pembatas  Bidang  Komunikasi  Suara  Untuk Meningkatkan  Kapasitas  Kanal  Komunikasi”, Journal  Technology of  Civil,  Electrical,  Mechanical,  Geology,  Mining,  and  Urban Design , vol. 6, no. 2, pp. 237-246, Dec. 2021.
[6] Hanafi, “Simulasi hasil perancangan LPF (Low Pass Filter) Digital menggunakan  prototip  filter  analog  Butterwworth,”  Jurnal  Litek, Vol. 10, No. 1, 2013.
[7] N. T. Mooniarsih, “Desain dan Simulasi Filter FIR Menggunakan Metode Windowing,” ELKHA : Jurnal Teknik Elektro , vol. 2, no. 1, 2024, doi: https://doi.org/10.26418/elkha.v2i1.354 .
[8] D. Dermawan, “Implementation Of Multiplier On Spartan-2 FPGA As  Digital  Filter  Support  On  Radio  Detection  Finder (RDF)”, Prosiding  Seminar  Nasional  ReTII ,  pp.  296-305,  Nov. 2019.
[9] L.  C.  Ludeman,  “Fundamentals  od  Digital  Signal  Processing,” Harper Row Publisher, 1986.
[10] J.  J.  F.  Cavanagh,  “Digital  Computer  Aritmetic,”  McGraw-Hill Book Company, 1985.