Merancang dan Mensimulasi Infinite Impulse Response Chebyshev Low-Pass Digital Filter Menggunakan Perangkat FPGA
Mariza Wijayanti 1a
1 Teknik Elektro, Fakultas Teknologi Industri, Universitas Gunadarma, Jakarta, Indonesia Jl. Margonda Raya No. 100, Pondok Cina, Depok 1642
a mariza_w@staff.gunadarma.ac.id

## Abstraksi
Pada  artikel  ini,  menyajikan  desain  filter.  Langkah  pertama  adalah  menentukan  spesifikasi filter,  melakukan  perhitungan  matematis  low  pass,  high  pass  dan  band-pass  filter  IIR, kemudian  mensimulasi  hasil  perhitungan  desain  menggunakan  MATLAB  dan  akhirnya desain  diimplementasikan  menggunakan  FPGA.  Direct-form  dianggap  pendekatan  dalam mewujudkan filter digital. IIR filter diimplementasikan di Spartan-IIIxc3s500c- 4fg320 FPGA dan  disimulasikan  dengan  bantuan  Xilinx  ISE  9.2i.  Perangkat  lunak  ini  digunakan  untuk sintesis  dan  simulasi  kode.  Kode  untuk  langsung  bentuk  tetap  titik  filter  IIR  yang  telah direalisasikan..  Modul  yang  digunakan  seperti  multiplier,  adder,  dan  delay.  Hasil  simulasi data  kemudian  dibandingkan  dengan  output  program  Matlab.  Berdasarkan  hasil  pengujian dari rangkaian perbandingan filter, kesalahan terjadi karena komponen penggunaan Divider yang membuat proses pembagian dengan hasil pembulatan.
Kata kunci : Filter, IIR, FPGA, Xilinx-Ise 9.2i, Matlab

## Designing and Simulating Infinite Impulse Response Chebyshev Low-Pass Digital Filter
Using FPGA Device

## Abstract
This study will present filter design. The first step is determining the filter specification, next, calculating  the  low  pass,  high  pass,  and  band-pass  of  IIR  filter,  then  simulating  the  design calculation  result  using  MATLAB,  and  last,  implementing  the  design  using  FPGA.  Direct form is considered to be the approach in realizing digital filter. IIR filter is implemented in Spartan-IIIxc3s500c-4fg320  FPGA  and  simulated  by  assisted  with  Xilinx  ISE  9.2i.  The software is used in code synthesis and simulation. The code of IIR filter fixed focus form has been  realized.  The  modules  used  are  multiplier,  adder,  and  delay.  The  result  of  data simulation  then  is  compared  with  Matlab  program  output.  Based  on  the  result  of  filter comparisons, the error occurs because of the component of Divider use which rounding the result of dividing process.
Keywords: Filter, IIR, FPGA, Xilinx-Ise 9.2i, Matlab

## PENDAHULUAN
Dalam  pemrosesan  sinyal,  fungsi  filter adalah  untuk  menghapus  bagian  yang  tidak diinginkan dari sinyal, seperti random noise,
atau  untuk  mengambil  bagian  yang  berguna dari sinyal, seperti komponen yang berada di dalam  rentang  frekuensi  tertentu  [Ruggiero, 1982].
Gambar. 1. Sebuah diagram blok dasar filter. [Ruggiero, 1982]
Ada  dua  jenis  filter  yaitu  analog  dan digital.  IIR  Filter  adalah  jenis  filter  digital, yang  dapat  digunakan  untuk  melakukan semua  jenis  pe-nyaringan  yaitu  high-pass, low-pass, band-pass dan band-reject [Freeuk,  2011].  Ada  dua  tipe  dasar  filter digital,  Finite  Impulse  Response  (FIR)  dan Infinite Impulse Response (IIR) filter. Desa- in  filter  FIR  digital  sangat  tergantung  pada rekan-rekan  analog  mereka  karena  ada  ba- nyak sumber daya  yang bekerja dan metode desain straight forward analog desain umpan balik filter sementara hampir tidak ada untuk filter IIR digital. Akibatnya, biasanya, ketika sebuah  IIR  filter  digital  akan  diimplemen- tasikan,  filter  analog  (misalnya  Chebyshev filter,  filter  Butterworth,  Elliptic  filter) pertama  kali  merancang  dan  kemudian  diu- bah  menjadi  filter  digital  dengan  menerap- kan  teknik  diskretisasi  seperti  mengubah Bilinear atau invarian Impulse.
FPGA  ada  pada  tahun  1984  sebagai alternatif  untuk  perangkat  Programmable logika  (PLDs)  dan  Asics.  FPGA  mena- warkan  manfaat  signifikan  mudah  dipro- gram,  memberikan  desainer  kesempatan ganda untuk tweak sirkuit. FPGA terdiri dari sebuah  array  dari  blok  logika  yang  dikonfi- gurasi  dengan  menggunakan  pe-rangkat lunak.  Programmable  blok  input/output mengelilingi  blok-blok  logika.  Keduanya dihu-bungkan  oleh  interkoneksi  diprogram. FPGA menawarkan jutaan gerbang kapasitas logika,  beroperasi  pada  300  MHz,  dan
menawarkan fungsi yang terintegrasi seperti prosesor  dan  memori.  FPGA  menawarkan semua  fitur  yang  dibutuhkan  untuk  mene- rapkan  desain  yang  paling  kompleks. Manajemen  Jam  difasilitasi  oleh  on-chip PLL  (phase-locked  loop)  atau  DLL  (delay- locked  loop)  sirkuit.  Blok  memori  khusus dapat  dikonfigurasi  sebagai  dasar  satu-port RAM,  ROM,  FIFOs,  atau  CAM.  Sekarang FPGAs  adalah  sumber  daya  sistem  bangu- nan berkecepatan tinggi serial input / output, aritma-tika  modul,  prosesor  tertanam,  dan sejumlah besar memori.
Sirkuit  elektronik  yang  dibangun  mela- lui  beberapa  tahap  seperti  desain,  simulasi, perakitan,  dan  pengujian.  Desain  dilakukan dengan  mengakui  kebutuhan  dan  kegunaan dari  sirkuit.  Simulasi  pada  saat  desain  yang diperlukan  untuk  meminimalkan  tingkat kesa-lahan  ketika  sirkuit  dilakukan  dalam perakitan,  sehingga  dapat  mengurangi  biaya kegagalan  sirkuit  elektronik  yang  dirancang dan  dibangun.  Sekarang  masalahnya  adalah Bagaimana  merancang  sebuah  filter  IIR Chebyshev  digital  menggunakan  trans-for- masi  bilinear  dan  Bagaimana  Filter  ini dirancang  dan  disimulasikan  menggunakan Xilinx ISE 9.2i.

## TINJAUAN PUSTAKA
IIR  memiliki  respon  Impulse,  h  (n), dengan jumlah tak terbatas sampel.
Persamaan  IIR  Filter  input-output:

## Filter Chebyshev
Filter  Chebyshev  adalah  analog  atau digital  filter  memiliki  lebih  tajam  roll-off dan  lebih  ripple  passband  (tipe  I)  atau stopband  ripple  (tipe  II)  daripada  filter Butterworth.  Filter  Chebyshev  memiliki properti  untuk  meminimal-kan  kesalahan antara  karakteristik  Filter  ideal  dan  aktual selama rentang filter, tetapi dengan ripple di passband.  Jenis  filter  ini  dinamai  untuk
menghormati  Pafnuty  Chebyshev  karena karak-teristik  matematika  mereka  berasal dari Cheby-shev polinomial.
Karena  passband  ripple  melekat  dalam filter  Chebyshev,  filter  yang  memiliki respon  halus  di  passband  tapi  respon  yang lebih teratur di stopband lebih disukai untuk beberapa aplikasi [Williams, 2006].
Untuk  menemukan  urutan  Chebyshev, digunakan persamaan berikut:
(2) (3)
Gambar. 2. Chebyshev tipe 1 Lowpass Filter [Ifeachor, 2002]
Gambar 3. Chebyshev tipe 2 Lowpass Filter [Ifeachor, 2002]

## Bentuk Direct Form
Direct form dapat dikutip dalam persa-maan matematis di bawah ini:

## 
(4)

## Direct Form I
Pendekatan langsung untuk realisasi IIR filter  Direct  Form  I,  di  mana  persamaan perbedaan dievaluasi secara langsung.  Form ini  praktis  untuk  filter  kecil,  tapi  mungkin tidak efisien dan tidak praktis (numerik tidak
stabil) untuk desain yang kompleks [Ifeachor, 2002].
Secara umum, bentuk ini membutuhkan elemen  delay  2N  (untuk  sinyal  input  dan output) untuk filter order N.
Direct  Form  I  realisasinya  langsung dapat dikutip dalam persamaan matematis:
(5)
Dari persamaan ini, kita dapat membangun  sebuah  diagram  seperti  yang ditunjukkan pada Gambar 4 dan Gambar 5.
Gambar. 4. Realisasi Direct Form I
Gambar. 5. Skema Diagram IIR filter.

## Direct Form II:
Alternatif  Direct  Form  II  hanya  mem- butuhkan  N  keterlambatan  unit,dimana  N adalah  urutan  filter,  berpotensi  setengah sebanyak  Form  Direct  I.  Struktur  ini  diper- oleh  dengan  membalik  urutan  pembilang
dan  penyebut  bagian  dari  Direct  Form  I, karena mereka sebenarnya dua sistem linear, dan  properti  komutatif  berlaku.  Kemudian, salah  satu  akan  melihat  bahwa  ada  dua kolom  penundaan  (z1)  yang  memanfaatkan off  net  pusat,  dan  ini  dapat  dikombinasikan karena mereka banyak.
Kelemahannya  adalah  bahwa  Direct Form II meningkatkan kemungkinan aritmatika  over-flow  filter  Q  tinggi  atau resonansi  [Ruggiero,  1982].  Telah  terbukti bahwa  Q  meningkat,  suara  bulat-off  dari kedua direct  form topologi meningkat tanpa batas.  Hal  ini  karena,  secara  konseptual,
sinyal  pertama  melewati  filter  semua-kutub (yang  biasanya  meningkatkan  gain  pada frekuensi  resonansi)  sebelum  hasil  yang jenuh,  kemudian  melewati  Filter  semua-nol (yang sering melemahkan sebanyak setengah  semua  kutub  menguatkan).  Reali- sasinya  Form  II  Direct  dapat  dikutip  dalam persamaan matematis:
(6)
Dari persamaan ini, kita dapat membangun  sebuah  diagram  seperti  pada Gambar 6.
Gambar. 6. Realisasi Direct Form II

## Desain Digital Filter
Bagian  ini  akan  membahas  perencana- an,  mendesain  lowpass,  highpass  chebysev filter  digital  dengan  melakukan  perhitungan matematis.  Untuk  diterapkan  dalam  Xilinx Ise  9.2i,  dengan  VHDL  singkatan  VHSIC
bahasa  deskripsi  perangkat  keras  adalah bahasa  deskripsi  perangkat  keras  yang digunakan dalam desain otomatisasi elektro- nik untuk menggambarkan sistem digital dan sinyal  campuran  seperti  bidang  program- able  gate  array  dan  sirkuit  terpadu.  Blok diagram  sistem  secara  keseluruhan  dapat digambarkan sebagai berikut:

## Gambar. 7. Blok Diagram Desain Filter Digital
Lokasi  kutub  berbagai  Butterworth  dan Chebyshev  filter  dan  koefisien  dari  poly- nimials sesuai telah diperoleh dan ditabulasi oleh  Weinberg  (lihat  referensi  Tabel  1). Sebuah  set  disingkat  dari  koefisien  polino- mial untuk fungsi Butterworth dan Chebyshev disajikan di sini, bentuk sebagian
faktor dari polinomial ini telah dihitung dan ditabulasikan.  Polinomial  diberikan  dalam bentuk  dasar  yang  dibutuhkan  untuk  mem- bangun  fungsi  transfer  low-pass.  Bentuk umum  untuk  fungsi  transfer  yang  low-pass dalam tabel adalah:
Tabel 1. Koefisien low-pass filter penyebut polinomial [Winder, 2002]
(7)
Koefisien  penyebut  dari  persamaan  (7) ditabulasikan  dalam  Tabel  1  untuk  fungsi
Butterworth  dan  fungsi  Chebyshev  untuk empat  nilai  yang  mungkin  dari  ripple
passband  (0,5  dB,  1  dB,  2  dB,  dan  3  dB). Perintah filter yang digunakan adalah bentuk k  =  1  sampai  k  =  5.  Jika  gain  di  dc  yang diinginkan, pembilang konstan dipilih sebagai  A0  =  B0  (Catatan:  Koefisien didefinisikan  sesuai  dengan  persa-maan  (7) (5))

## Contoh Desain Low-Pass Filter Digital
Desain  low-pass  filter  digital  yang  berasal dari  orde  kedua  Chebyshev  analog  Filter
dengan  3  dB  frekuensi  cutoff  100  Hz. Tingkat  sampling  dari  sistem  ini  adalah 1KHz dan 0,5 dB ripple filter.

## Solusi
transfer  analog  normal  dari  orde  kedua Chebyshev  Filter  dengan  0,5  dB  ripple diperoleh  dari  Tabel  1,  dengan  menggu- nakan variabel dummy p, fungsi ini
(8)
Frekuensi ג r = 1 rad / s dalam prototipe harus sesuai dengan fr = 100 Hz dalam filter digital,  sehingga  desain  harus  didasarkan
pada  korespondensi  yang  tepat  di  ini frekuensi. Frekuensi lipat f 0 = 1000/2 = 500 Hz, dan vr = 100/500 = 0.2.
(9)
Transformasi yang diperlukan adalah
Gambar. 8. Realisasi Sistem Persamaan 10
Koefisien:
A0 = 0,098 → 98 Desimal = 0062 Hex A1 = 0,197 → 197 Desimal = 00C5 Hex A2 = 0,098 → 98 Desimal = 0062 Hex B1 = -1,035 → -1035 Desimal = FBF5 Hex B2 = 0,429 → 429 Desimal = 01AD Hex

## Proses Penerapan filter IIR
Sinyal  input  analog  harus  sampel pertama  dan  digital  menggunakan  ADC (analog-to-digital  converter). Bilangan biner yang dihasilkan, mewakili nilai-nilai sampel berturut-turut dari sinyal input, akan ditrans- fer  ke  prosesor,  yang  melakukan  perhitung- an  numerik  pada  mereka.  perhitungan  ini biasanya  melibatkan  mengalikan  nilai  input oleh  konstanta  dan  menambahkan  produk bersamaan.  Jika  perlu,  hasil  perhitungan tersebut, yang kini mewakili nilai-nilai sam- pel  dari  sinyal  disaring,  adalah  output melalui  DAC  (digital  to  converter  analog) untuk  mengubah  sinyal  kembali  ke  bentuk analog.  Modul  yang  digunakan  untuk mengimplementasikan  filter  IIR  adalah sebagai berikut: Perkalian Modul, Penamba- han  Modul,  Modul  pembagi  bahwa  semua itu dikembangkan menggunakan VHDL.

## SIMULASI HASIL DAN ANALISIS

## Digital Filter Desain dengan Simulink
Low-Pass Filter Spesifikasi filter seperti:
Respon Jenis: Low-Pass
1. Metode Desain: IIR Chebyshev
2. Filter Order: 2
3. Frekuensi spesifikasi: Fs (1000Hz), Fpass (100 Hz)
4. Besaran Keterangan: 0.5 dB
Hasil  pengujian  dalam  program  Matlab untuk memasukkan 2 adalah diperoleh tabel berikut  tes  dalam  program  Matlab  untuk memasukan 2, 6, 8…,20:
Gambar. 9. Simulink Simulasi Low -Pass IIR Chebyshev Filter
Tabel 2. Hasil simulasi Low-pass filter dengan Simulink
X(n) Y(n) Simulink 2 1,8 4 3.7 6 5.6 8 7.4 10 9.3 12 11.1 14 13.0 16 14.9 18 16.7 20 18.6 Simulasikan Implementasi Filter Berdasarkan FPGA
Low-Pass Filter: koefisien yang dirancang  diberikan  dalam  persamaan  (10). Sekarang  kode  VHDL  ini  digunakan  untuk
menghasilkan  rangkaian  menggunakan  alat sintesis  Xilinx  dan  disimulasikan  menggu- nakan Xilinx simulator dengan input tertentu (2,  4,  6,  ...,  20  Des)  dan  input  dan  output bentuk  gelombang  yang  sesuai  ditunjukkan pada Gambar 10
.
Gambar. 10. Perilaku / Post-Route Simulasi Hasil Rendah Pass Filter (LPF)

## ANALISIS
Dalam  pengujian terjadi  kesalahan  atau perbedaan  hasil  antara  program  Matlab  de-
ngan  Xilinx.  Kesalahan  yang  terjadi  karena keterbatasan  tipe  data  di  Xilinx,  dengan pembulatan  pada  fraksi,  terlihat  pada  Tabel 3
.
Tabel 3. Perbandingan simulasi low-pass filter simulink dengan Xilinx
Desain  sirkuit  Band-Pass  telah  disele- saikan  dengan  menggunakan  VHDL  dan implementasi  dalam  Xilinx  Spartan-3E (paket: FG320, kecepatan: -5), dalam proses pembuatan  desain  ini  menggunakan  Xilinx
ISE  alat  desain  9.2i.  Ini  pemanfaatan  tabel berikut  sumber daya untuk Spartan-3E pada desain  dan  pelaksanaan  filter  digital  peng- aturan  data,  lihat  Tabel  4  dan  Tabel  5.
Tabel 4. Sumber penggunaan data untuk setting rangkaian digital filter untuk Spartan-3e
Tabel 5. Laporan advanced HDL Sintesis
Periode  minimum  untuk  low-pass  filter adalah  1.042ns  (Frekuensi  Maksimum: 875,362  MHz).  Jumlah  4  masukan  LUTs untuk  filter  lowpass  adalah  147.  Jumlah
gerbang  yang  digunakan  dalam  implement- tasi desain 1463 untuk low-pass.

## SIMPULAN
Perancangan  Bandpass  IIR  Digital Filter  telah  dicapai.  Sejumlah  temuan  telah diidentifikasi  selama  merancang  dan  simu- lasi tahap sebagai berikut:
1. Sejak kutub titik nol di setiap mendesain dalam  lingkaran  dengan  mendesain  ra- dius 1 Lowpass Chebyshev filter stabil.
2. Filter IIR yang dapat diimplementasikan berdasarkan FPGAs.
3. Koefisien  filter  IIR  mendesain  telah dilakukan  dengan  perhitungan.  VHDL memiliki
telah  digunakan  untuk  masuk  ke  des- kripsi  hardware.  Kode  VHDL  telah ditulis,  disintesis,  dipetakan  kemudian berhasil  dikonfigurasi  dan  prototyped. Filter  IIR  dirancang  sepenuhnya  sesuai
dengan persyaratan desain
4. Dalam  pengujian  rangkaian  filter  masih ada  perbedaan  antara  hasil  program simulasi Matlab program Xilinx. Hal ini dipengaruhi oleh penggunaan komponen pembagi  yang  melakukan  pembagian proses  dengan  hasil  pembulatan.  Salah satu  masalah  dalam  simulasi  proses program  Xilinx  adalah  penggunaan  data integer,  dimana  data  dari  fraksi  harus pembulatan terlebih dahulu.

## DAFTAR PUSTAKA
[Ruggiero, 1982] Ruggiero,  Carmelina,
”Signali  Biomedici  1”,  Laboratorio MedInfo, 1982.
[Freeuk, 2011] Freeuk,  ”An  Introduction  to Digital  Filter”, http://www.dsptutor . freeuk.com/dfilt1, access
on november, 2011. [Williams , 2006] Williams, Arthur
Bernard and Taylor, Fred J., ”Electronic  Filter  Design  Handbook
4ed”, McGraw-Hill, 2006.
[Ifeachor, 2002] Ifeachor,  E.  C.  and
Jervis,  B.  W.,  “ Digital  Signal
Processing:  A  Practical  Approach , ser.  2nd  Edition”.  England:  Pearson
Education Limited, 2002.
[Winder, 2002]
Winder  ,  S.,  “ Analog and  Digital  Filter  Design” .British
Library  Cataloguing-in  Publication Data, 2002.