Pengaruh Ketebalan dan Temperatur Lapisan SiO 2 terhadap Arus Bocor dalam Kapasitor MOS Berbasis Material Berkonstanta Dielektrik Tinggi dengan Melibatkan Perangkap Muatan
Effect of Thickness and Temperature of SiO 2 Layer on Leakage Currents in MOS Capacitor Materials with High Dielectric Constant by Involving the Charge Trap
Fatimah A. Noor 1*) , Masturi 2 , Mikrajuddin Abdullah 1 dan Khairurrijal 1
1 Kelompok Keahlian Fisika Material Elektronik, Fakultas Matematika dan Ilmu Pengetahuan Alam, Institut Teknologi Bandung
2 Jurusan Fisika, Fakultas Matematika dan Ilmu Pengetahuan Alam, Universitas Negeri Semarang
* ) Email: fatimah@fi.itb.ac.id

## ABSTRACT
Modeling  of  the  leakage  current  in  a  field-effect  transistor  metal-oxide-semiconductor (MOSFET) with high dielectric material has been developed by taking into account the effect of charge traps formed at the interface of high-k material/SiO 2 . Transmittance calculated using Airy wave  function approach  and involving the  anisotropic  electron  mass  and  the effect of  coupling between transverse and longitudinal energy represented by the speed of the electrons in the metal gate.  Transmittance  obtained  is  then  used  to  calculate  the  leakage  current  in  the  structure  of n + Poly-Si/HfSiOxN/trap/SiO 2 /p-Si for oxide voltage variations, temperature, and thickness of the SiO 2 .  From  the  calculation  the  leakage  current  decreases  with  decreasing  of  oxide  voltage  and increasing  of  the  thickness  of  the  oxide  layer  of  SiO 2 .  It  also  obtained  that  the  temperature  of device does not give a great influence on the change of leakage current.
Keywords: Leakage current, electron speed, charge traps, Airy wave function.

## PENDAHULUAN
Transistor efek medan metal-oksida- semikonduktor  atau  yang  dikenal  dengan sebutan  MOSFET  merupakan  suatu  divais elektronik yang ada di hampir semua barang- barang elektronik. MOSFET terdiri dari tiga bagian penting yaitu, metal sebagai gerbang, SiO 2 sebagai  lapisan  insulator/oksida,  dan silikon  sebagai  substrat  di  mana  struktur  ini dikenal  dengan  sebutan  kapasitor  MOS. Untuk  mencapai  performansi  yang  baik dengan  harga  yang  murah  MOSFET  terus diperkecil sampai berdimensi sub- mikrometer. Hal  ini akan  membuat  semakin menipisnya  lapisan  SiO 2 dan  menimbulkan efek  yang  tidak  menguntungkan  di  mana arus  bocor  akan  membesar  seiring  dengan menipisnya  lapisan  SiO 2 (Govoreanu, B.,et.al,  2003).  Untuk  mengantisipasi masalah  tersebut  diperlukan  suatu  material pengganti  SiO 2 sebagai  lapisan  oksida. HfSiO x N  dengan  konstanta  dielektrik  yang tinggi  (high-k)  merupakan  material  yang cocok  untuk  menggantikan  SiO 2 karena
memiliki  sifat  dielektrik  yang  baik  dan kestabilan  suhu  yang  baik  di  atas  substrat silikon  (Chowdhury,  N.  A.  &  Misra,  D. 2007).  Karena  lapisan  SiO 2 selalu  terbentuk dalam  proses  fabrikasi,  maka  material  yang diharapkan  sebagai  pengganti  SiO 2 adalah paduan dari
SiO 2 dan HfSiO x N (HfSiO x N/SiO 2 ) yang disebut dengan paduan dielektrik  tinggi  ( high-k  dielectric  stack ). Namun,  masalah  penting  yang  timbul  saat menggunakan  material high-k termasuk HfSiO x N  adalah  terbentuknya  perangkap muatan  pada  antar  muka  HfSiO x N/SiO 2 (Bouazra, A., et.al. 2008). Beberapa  model  telah  dikembangkan dalam  mempelajari  arus  bocor  pada MOSFET  berbasis  material high-k (Zhao, Y.& White, M. H. 2004; Wu, H., et.al. 2006; Chen, W.B., et.al. 2007; Kauerauf, T., et.al. 2005)  dengan menyertakan  pengaruh perangkap muatan (Bouazra, A., et.al. 2008). Baru-baru  ini,  penulis  mengembangkan model  tersebut  dengan  melibatkan  massa anisotropik elektron dan efek kopling antara energi  kinetik  transversal  dan  longitudinal
yang  direpresentasikan  oleh  kecepatan elektron di gerbang (Noor, F.A, et.al. 2010a; Noor,  F.A.,et.al.  2010b;  Noor,  F.A.,  et.al. 2012c).  Makalah  ini  akan  menghitung  arus bocor  yang  timbul      pada      MOSFET dengan  menggunakan  pendekatan  fungsi gelombang  Airy.  Pengaruh  ketebalan  SiO 2 sebagai  lapisan  interfasial  dan  temperatur pada kapasitor n + Poly- Si/HfSiO x N/trap/SiO 2 /Si(100) bermassa anisotropik akan dipelajari secara detail.

## TEORI
Gambar  1  menampilkan  profil  energi potensial dalam arah- z pada struktur n + Poly- Si/HfSiO x N/trap/SiO 2 /Si(100)  di  mana  1 dan  3 adalah  ketinggian  penghalang potensial  HfSiO x N  dan  SiO 2 ,  2 adalah kedalaman perangkap muatan (trap), d 1 , ( d 2 - d 1 ),  dan  ( d 3 - d 2 )  adalah  ketebalan  HfSiO x N, perangkap,  dan  SiO 2 , e adalah  muatan elektron,  dan V ox adalah  tegangan  oksida.
Gambar 1. Profil potensial kapasitor n + Poly- Si/HfSiO x N/trap/SiO 2 /Si(1 00)  saat  diberi  tegangan bias  negatif  pada  gerbang
n + Poly-Si.
Profil  potensial  penghalang  pada  Gambar  1 dapat  ditulis  secara  matematik  seperti Persamaan  1,  dengan     2   3 adalah konstanta  dielektrik  HfSiO x N,  perangkap, dan SiO 2 (Noor, F.A., et.al. 2013) c. Elektron bergerak dari gerbang n + Poly-Si menuju  substrat  silikon.  Pemodelan  diawali menggunakan persamaan hamiltonian dalam mendeskripsikan  gerak  elektron  dalam material  anisotropik.  Dengan  menggunakan metode  separasi  variabel  dan  melibatkan energi  total  elektron  terdiri  dari  energi transversal  (bidang x-y )  dan  longitudinal (arah- z ),  persamaan  Schroedinger  1-D  yang mengandung  bentuk  kopling  antara  energi transversal  dan  longitudinal  dapat  dengan mudah  diperoleh.  Bentuk  kopling  ini diwakili  oleh  kecepatan  elektron  di  gerbang n + Poly-Si  (Noor,  F.  A.,  et.al  2010)b. Persamaan  gelombang  elektron  di  masing- masing  daerah  dapat  ditulis  seperti persamaan 2 (Noor, F.A., et.al. 2010) a.
Dalam  Persamaan  2  tersebut  maka           dan   adalah  konstanta, A i dan B i adalah bilangan Airy, dan k 1 dan k 5 adalah  bilangan  gelombang  di  gerbang n + Poly-Si  dan  substrat  silikon.  Dengan merapkan  syarat  batas  pada z  = 0, z  =  d 1 , z  =  d 2 ,  dan z  =  d 3 ,  transmittansi  elektron,
    , 1 , 1 5 , 5     zz zz k k T  dapat  dengan mudah  diperoleh  dengan  zz, 1 dan  zz, 5 adalah tensor massa efektif n + Poly-Si dan Si. Transmittansi  yang  diperoleh  kemudian digunakan  untuk  menghitung  arus  bocor J z (Persamaan  3)  seperti  yang  telah  diberikan oleh Noor dkk (2010).
E Fm =0 0 eV ox z d 1 d 2 d 3  1  3
 1 +  2                                     , 0 0 0 3 3 2 2 1 3 2 2 1 2 1 1 2 3 2 1 3 1 2 1 1 3 2 1 3 2 1 d z eV d z d z d d d z d z d d z z z z V ox                   (1)
    , 3 1 2 3 2 1 1 2 3 2 1        d d d d d eV ox     
Journal homepage:  http://jurnal.unej.ac.id/index.php/JID
dengan k adalah  konstanta  Boltzmann, T adalah  temperatur, n vl adalah  degenerasi lembah  Si, m dl adalah  rapat  keadaan  massa Si, E F adalah  energy  Fermi  n + Poly-Si,
ts tm m m   adalah  rasio  massa  efektif
transversal  gerbang  n + Poly-Si  dan  substrat
Si, ,   l dl vl ts m n m dan T ( E z )  adalah transmittansi.  Arus  bocor  dalam  Persamaan (3)  dievaluasi  dengan  menggunakan  metode Gauss–Laguerre Quadrature (De Vries, P.L. 1993 ).

## HASIL DAN PEMBAHASAN
Untuk  menghitung  arus  bocor  dalam kapasitor n + Poly- Si/HfSiO x N/trap/SiO 2 /Si(100) digunakan beberapa  nilai  parameter,  yaitu:   =  1,52 eV,   =  0,3  eV,    3,34eV, d 1 =  3.5  nm, ( d 2 - d 1 )=  0,25  nm,  1 =  13.5,   =  3.9, m HfSiOxN =  0,14 m 0 , m trap =  0,35 m 0 ,  dan m SiO2 = 0,8 m 0 [3,8].  Massa  anisotropik  silikon digunakan  seperti  yang  dilaporkan  Yi,  K.S.
&  Quinn,  J.J.  (1983)  A,  Yi,  K.S.  &  Quinn, J.J. (1983) B, dan Rahman, A., et.al. ( 2005).
Gambar 2 menampilkan grafik rapat arus bocor  sebagai  fungsi  dari  tegangan  oksida untuk  variasi  temperatur  divais.  Digunakan kecepatan  elektron  sebesar  10 5 m/s  dan ketebalan SiO 2 sebesar 0.5 nm. Dari gambar 3  terlihat  bahwa  arus  bocor  membesar seiring dengan bertambahnya tegangan yang diberikan pada lapisan oksida dan menunjukkan perilaku osilasi pada tegangan
(3)
tinggi. Terlihat pula bahwa temperatur divais tidak berpengaruh secara signifikan terhadap arus bocor.
Pengaruh ketebalan lapisan SiO 2 terhadap arus  bocor  ditampilkan  pada  Gambar  3  saat kecepatan  elektron  sebesar  10 5 m/s  dan temperatut  divais  sebesar  300  K.  Dari gambar  terlihat  bahwa  dengan  semakin tebalnya lapisan SiO 2 maka arus bocor akan berkurang.
Gambar 2 . Rapat  arus  bocor  vs  tegangan oksida untuk variasi
temperatur divais.
Gambar 4 menampilkan grafik arus bocor vs    tegangan  oksida  untuk  variasi  ketebalan lapisan SiO 2 . Kecepatan elektron di gerbang digunakan  sebesar  10 5 m/s  dan  temperatur divais  digunakan  sebasar  300  K.  Dari gambar terlihat bahwa arus bocor bertambah
10 -2 1 10 2 10 4 10 6 10 8 0 0.5 1 1.5 2 2.5 10 -4 R ap at A ru s B oc or ( A /c m 2 ) Tegangan Oksida (V) T = 300K T = 400K T = 500K T = 600K v e = 1x10 5 m/s d SiO2 = 0.5 nm                                              , ) exp( exp )) ( ( )) ( ( exp )) ( ( )) ( ( 0 exp )) ( ( )) ( ( 0 exp )) ( exp( )) ( exp( 3 5 3 2 4 2 1 3 1 2 1 1 1 d z z ik d z d z i z B z A d z d z i z B z A d z z i z B z A z z i z ik z ik z i i i i i i                    (2)         z ox z F z F z l dl vl z dE kT eV E E kT E E kT E T m n e J                   ) ( exp 1 ) ( exp 1 ln ) ( 2 0 3 2   
seiring  dengan  bertambahnya  tegangan oksida  untuk  semua  ketebalan  SiO 2 .  Saat ketebalan lapisan oksida mencai 0.5 nm, arus bocor  menunjukkan  perilaku  osilasi  sampai ketebalan lapisan mencai 1 nm.
Gambar 3 . Pengaruh  ketebalan  SiO2 terhadap arus bocor.
Gambar 4 . Rapat arus bocor sebagai fungsi dari tegangan oksida untuk variasi ketebalan lapisan SiO 2 .

## KESIMPULAN
Makalah  ini  telah  memodelkan  arus  bocor dalam kapasitor n + Poly-
Si/HfSiO x N/trap/SiO 2 /Si(100)
dengan melibatkan kopling antara energy transversal dan  longitudinal  yang  diwakili  oleh kecepatan  elektron  di  gerbang,  dan  massa anisotropik. Pendekatan fungsi Airy digunakan  dalam  perhitungan  transmittansi. Dari hasil perhitungan diperoleh bahwa arus bocor bertambah seiring dengan
bertambahnya  tegangan  oksida.  Perubahan temperature  divais  tidak  berpengaruh  secara
signifikan  terhadap  arus  bocor.  Diperoleh pula  bahwa  arus  bocor  berkurang  seiring dengan  bertambahnya  ketebalan  lapisan SiO 2 .

## Ucapan Terima Kasih
Penelitian  ini  didukung  secara  finasial  oleh Hibah Desentralisasi DIKTI dan Hibah Riset Inovasi dan KK ITB tahun 2013.

## DAFTAR PUSTAKA
Govoreanu,  B.,  Blomme,  P.,  Rosmeulen,  M., Houdt, J. V. dan Meyer, K. D. 2003. A Model for  Tunneling  Current  in  Multi-layer  Tunnel Dielectrics. Solid-State Electronics , 47 : 1045- 1053.
Chowdhury,  N.  A.  dan  Misra,  D.  2007.  Charge Trapping at Deep States in Hf–Silicate Based High-κ  Gate  Dielectrics. Journal  of  the Electrochemical Society , 154 : G30-G37. Bouazra,  A.,  Nasrallah,  A.  –B.,  Poncet,  A.  dan Said,  M.  2008.  Current  tunnelling  through MOS  devices. Materials  Science  and Engineering , C 28 : 662 - 665.
Zhao,  Y.  dan  White,  M.  H.  2004.  Modeling  of Direct  Tunneling  Current  through  Interfacial Oxide  and  High-k  Gate  Stacks. Solid-State Electronics , 48 : 1801-1807.
Wu,  H.,  Zhao,  Y.  dan  White,  M.  H.  2006. Quantum  Mechanical  Modeling  of  MOSFET Gate  Leakage  for  High-k  Gate  Dielectrics. Solid-State Electronics , 50 : 1164-1169. Chen,  W.  B., Xu,  J. P.,  Lai, P. T.,  Li,  Y. P.  dan Xu,  S.  G.  2007.  Gate  Leakage  Properties  of MOS  Devices  with  Tri-Layer  High-k  Gate Dielectric. Microelectronics  Reliability , 47 : 937-943.
Kauerauf,  T.,  Govoreanu,  B.,  Degraeve,  R.,
Groeseneken, G. dan Maes, H. 2005. Scaling CMOS:  Finding  the  Gate  Stack  with  the Lowest Leakage Current. Solid-State
Electronics , 49 : 695-701. Noor, F. A., Abdullah, M., Sukirno, Khairurrijal, Ohta, A. dan Miyazaki, S. 2010. Electron and hole  components  of  tunneling  currents through an interfacial oxide-high-k gate stack in  metal-oxide-semiconductor  capacitors. Journal of Applied Physics , 108 : 093711-1/4. Noor,  F.  A.,  Abdullah,  M.,  Sukirno  dan Khairurrijal.  2010.  Comparison  of  electron transmittances  and  tunneling  currents  in  an anisotropic  TiN x /HfO 2 /SiO 2 /p-Si(100)  metal– oxide–semiconductor (MOS) capacitor.
Journal of Semiconductors , 31 : 124002-1/5.
Noor,  F.  A.,  Iskandar,  F.,  Abdullah,  M.    dan Khairurrijal.  2012.  Numerical  Simulation  of Tunneling  Current  in  an  Anisotropic  Metal- Oxide-Semiconductor  Capacitor Telkomnika
0 0.5 1 1.5 2 2.5 10 3 10 10 -1 10 -3 10 -5 10 -7 10 -9 10 -11 10 -13 10 -15 10 5 R ap at A ru s B oc or ( A /c m 2 ) Ketebalan SiO 2 (nm) T = 300K v e = 1x10 5 m/s 0 0.5 1 1.5 2 2.5 10 6 10 4 10 2 1 10 -2 10 -4 10 -6 10 -8 10 8 R ap at A ru s B oc or ( A /c m 2 ) T = 300K v e = 1x10 5 m/s 0.5 nm 0.75 nm 0.25 nm d SiO2 = 0.1 nm 1 nm Tegangan Oksida (V)
Indonesian Journal of Electrical Engineering , 10 : 477-485.
Noor,  F.  A.,  Khairiah,  Abdullah,  M.    dan Khairurrijal.  2013.  Electron  Tunneling Current in Isotropic n + Poly-
Si/HfSiO x N/Trap/SiO 2 /p-Si Capacitors: Effect of  the  Depth  and  Width  Traps  and  Si Orientation, dalam  the  4th  Nanoscience  and Nanotechnology  Symposium  -2011, Melville, NY:  American  Institute  of  Physics,  pp.  154- 157. De  Vries,  P.  L.  1993.  A  First  Course  in Computational Physics, Second Edition. New York: Wiley. Yi, K. S. dan Quinn, J. J. 1983. Linear Response of  a  Surface  Space-Charge  Layers  in Anisotropic  Semiconductor. Physical  Review B, 27 : 1184-1990.
Yi,  K.  S.  dan  Quinn,  J.  J.  1983.  Optical Absorpsion  and  Collective  Modes  of  Surface Space-Charge  Layers  on  (110)  and  (111) Silicon. Physical Review B , 27 : 2396-2411. Rahman, A., Lundstrom, M. S. dan Ghosh, A. W. 2005.  Generalized  Effective-mass  Approach for n-Type Metal-Oxide-Semiconductor Field-Effect Transistor on Arbitrarily
Oriented Wafers. Journal of Applied Physics , 97 : 053702-1/12.