本文所介绍的基于 FPGA 的便携1 低频时码授时 我国的 BPC 低频时码授时系统是一个载频为 68.5 kHz、调制速率为 1 bit/s(位于商丘的 BPC 低频时码发播台钟房产生的 68.5在每秒开始时刻(第 00 秒,第 20 秒,第 40 秒除外) ,载波幅度下降至原幅度的 10%,不同的脉冲宽度代表不同的时码信息。图 1 为调幅波形示意图。调幅脉冲的下降沿的起始点,标示着 UTC(NTSC)时间的整秒时刻。调幅波以 20 s为一帧发送所携带的时间信息,每秒发送 1 位数据,以 1作为相邻 2 帧的间隔,表示整 20 s到来。图 2 采集的是从第 1 秒至第 21 秒的实际 BPC 信号的波形。 [5- 6]的调幅无线发播系统 kHz\ufe51载波信号1 PPS 脉冲信号送激励器进行调制) 。 s的无调制载波图 1 调幅波形示意图 图 2 BPC 一帧的信号波形 90% 90 时间频率学报 总 35卷 2 接收机系统硬件设计 2.1 接收机硬件功能框图 便携式 BPC 定时接收机的硬件系统由 FPGA、晶振、状态电路、解码芯片、1电路等部分组成,如图 3 所示。 PPS 输出电路及串口 时码计算模块 图 3 接收机硬件功能框图 2.1.1 FPGA 主要功能 FPGA 部分主要包括 6 个模块,各个模块的功能如下:1)数字滤波处理模块的功能是测量统计 BPC的 1播时延和设备时延;3)锁存器的功能是锁存总时延值;4)移相电路的功能是根据锁存器输出的总时延值,对本地 1码芯片得到时码信息后进行时码计算,计算后的时码信息通过串口电路提供给用户;6)倍频电路模块的功能是通过锁相环倍频得到 40 MHz 的时钟。 PPS 与本地 1 PPS 间的时差;2)逻辑控制模块的功能是根据状态电路的输入值,计算需要修正的传 PPS 进行时延修正,修正结束后的本地 1 PPS 提供给用户;5)时码计算模块的功能是从解2.1.2 外围电路主要功能 外围电路主要包括 4 个模块,其功能分别是:1)状态电路的功能:该状态电路对应三位二进制数,共有 8 种组合, 不同的状态对应着不同的传播距离, 用户可根据接收机的使用说明书提供的参数来选择。对于定点接收的时间用户来说,可根据计算加入固定时延值(由发播台相距用户的距离计算) ;2)解码芯片的功能:对低频时码信号进行解码,得到年、月、日、时、