概述 本文档的目的在于说明使用 PADS 的印制板设计软件 PowerPCB 进行印制板设计的流程和一 些注 意事项,为一个工作组的设计人员提供设计规范,方便设计人员之间进行交流和相互检查. 2、设计流程 PCB 的设计流程分为网表输入、规则设置、元器件布局、布线、检查、复查、输出六个步 骤. 2.1 网表输入 网表输入有两种方法,一种是使用 PowerLogic 的 OLE PowerPCB Connection 功能,选择 Send Netlist,应用 OLE 功能,可以随时保持原理图和 PCB 图的一致,尽量减少出错的可能. 另一种方法是直接在 PowerPCB 中装载网表,选择 File->Import,将原理图生成的网表输入进 来. 2.2 规则设置 如果在原理图设计阶段就已经把 PCB 的设计规则设置好的话,就不用再进行设置 这些规则了,因为输入网表时,设计规则已随网表输入进 PowerPCB 了.如果修改了设计规 则,必须同步原理图,保证原理图和 PCB 的一致.除了设计规则和层定义外,还有一些规则 需要设置,比如 Pad Stacks,需要修改标准过孔的大小.如果设计者新建了一个焊盘或过 孔,一定要加上 Layer 25. 注意: PCB 设计规则、层定义、过孔设置、CAM 输出设置已经作成缺省启动文件,名称为 Default.stp,网表输入进来以后,按照设计的实际情况,把电源网络和地分配给电源层和 地层,并设置其它高级规则.在所有的规则都设置好以后,在 PowerLogic 中,使用 OLE PowerPCB Connection 的 Rules From PCB 功能,更新原理图中的规则设置,保证原理图和 PCB 图的规则一致. 2.3 元器件布局 网表输入以后,所有的元器件都会放在工作区的零点,重叠在一起,下一步的工作就是把这 些元器件分开,按照一些规则摆放整齐,即元器件布局.PowerPCB 提供了两种方法,手工布 局和自动布局.2.3.1 手工布局 1. 工具印制板的结构尺寸画出板边(Board Outline). 2. 将元器件分散(Disperse Components),元器件会排列在板边的周围. 3. 把元器件一个一个地移动、旋转,放到板边以内,按照一定的规则摆放整齐. 2.3.2 自动布局 PowerPCB 提供了自动布局和自动的局部簇布局,但对大多数的设计来说,效果并不理想, 不推荐使用.2.3.3 注意事项 a. 布局的首要原则是保证布线的布通率,移动器件时注意飞线的连接,把有连线关系的器 件放在一起 b. 数字器件和模拟器件要分开,尽量远离 c. 去耦电容尽量靠近器件的 VCC d. 放置器件时要考虑以后的焊接,不要太密集 e. 多使用软件提供的 Array 和 Union 功能,提高布局的效率 2.4 布线 布线的方式也有两种,手工布线和自动布线.PowerPCB 提供的手工布线功能十分强大,包 括自动推挤、在线设计规则检查(DRC),自动布线由 Specctra 的布线引擎进行,通常这两 种方法配合使用,常用的步骤是手工—自动—手工. 2.4.1 手工布线 1. 自动布线前,先用手工布一些重要的网络,比如高频时钟、主电源等,这些网络往往对 走线距离、线宽、线间距、屏蔽等有特殊的要求;另外一些特殊封装,如 BGA,自动布线很 难布得有规则,也要用手工布线. 2. 自动布线以后,还要用手工布线对 PCB 的走线进行调整. 2.4.2 自动布线 手工布线结束以后,剩下的网络就交给自动布线器来自布.选择 Tools->SPECCTRA,启动 Specctra 布线器的接口,设置好 DO 文件,按 Continue 就启动了 Specctra 布线器自动布线,结 束后如果布通率为 100,那么就可以进行手工调整布线了;如果不到 100,说明布局或手工 布线有问题,需要调整布局或手工布线,直至全部布通为止. 2.4.3 注意事项 a. 电源线和地线尽量加粗 b. 去耦电容尽量与 VCC 直接连接 c. 设置 Specctra 的 DO 文件时,首先添加 Protect all wires 命令,保护手工布的线不被自动 布线器重布 d. 如果有混合电源层,应该将该层定义为 Split/mixed Plane,在布线之前将其分割,布完 线之后,使用 Pour Manager 的 Plane Connect 进行覆铜 e. 将所有的器件管脚设置为热焊盘方式,做法是将 Filter 设为 Pins,选中所有的管脚,修 改属性,在 Thermal 选项前打勾 f. 手动布线时把 DRC 选项打开,使用动态布线(Dynamic Route) 2.5 检查 检查的项目有间距(Clearance)、连接性(Connectivity)、高速规则(High Speed) 和电源层(Plane),这些项目可以选择 Tools->Verify Design 进行.如果设置了高速规 则,必须检查,否则可以跳过这一项.检查出错误,必须修改布局和布线. 注意: 有些错误可以忽略,例如有些接插件的 Outline 的一部分放在了板框外,检查间距时会出 错;另外每次修改过走线和过孔之后,都要重新覆铜一次. 2.6 复查 复查根据“PCB 检查表”,内容包括设计规则,层定义、线宽、间距、焊盘、过孔设置; 还要重点复查器件布局的合理性,电源、地线网络的走线,高速时钟网络的走线与屏蔽,去 耦电容的摆放和连接等.复查不合格,设计者要修改布局和布线,合格之后,复查者和设计 者分别签字. 2.7 设计输出 PCB 设计可以输出到打印机或输出光绘文件.打印机可以把 PCB 分层打印,便于设计者和复 查者检查;光绘文件交给制板厂家,生产印制板.光绘文件的输出十分重要,关系到这次设 计的成败,下面将着重说明输出光绘文件的注意事项. a. 需要输出的层有布线层(包括顶层、底层、中间布线层)、电源层(包括 VCC 层和 GND 层)、丝印层(包括顶层丝印、底层丝印)、阻焊层(包括顶层阻焊和底层阻焊),另外还 要生成钻孔文件(NC Drill) b. 如果电源层设置为 Split/Mixed,那么在 Add Document 窗口的 Document 项选择 Routing, 并且每次输出光绘文件之前,都要对 PCB 图使用 Pour Manager 的 Plane Connect 进行覆铜;如 果设置为 CAM Plane,则选择 Plane,在设置 Layer 项的时候,要把 Layer25 加上,在 Layer25 层中选择 Pads 和 Viasc. 在设备设置窗口(按 Device Setup),将 Aperture 的值改为 199 d. 在设置每层的 Layer 时,将 Board Outline 选上 e. 设置丝印层的 Layer 时,不要选择 Part Type,选择顶层(底层)和丝印层的 Outline、 Text、Line f. 设置阻焊层的 Layer 时,选择过孔表示过孔上不加阻焊,不选过孔表示家阻焊,视具体情 况确定 g. 生成钻孔文件时,使用 PowerPCB 的缺省设置,不要作任何改动 h. 所有光绘文件输出以后,用 CAM350 打开并打印,由设计者和复查者根据“PCB 检查表”检 查 过孔(via)是多层 PCB 的重要组成部分之一,钻孔的费用通常占 PCB 制板费用的 30 到 40.简单的说来,PCB 上的每一个孔都可以称之为过孔.从作用上看,过孔可以分成两类: 一是用作各层间的电气连接;二是用作器件的固定或定位.如果从工艺制程上来说,这些过 孔一般又分为三类,即盲孔(blind via)、埋孔(buried via)和通孔(through via).盲孔位 于印刷线路板的顶层和底层表面,具有一定深度,用于表层线路和下面的内层线路的连接, 孔的深度通常不超过一定的比率(孔径).埋孔是指位于印刷线路板内层的连接孔,它不会延 伸到线路板的表面.上述两类孔都位于线路板的内层,层压前利用通孔成型工艺完成,在过 孔形成过程中可能还会重叠做好几个内层.第三种称为通孔,这种孔穿过整个线路板,可用 于实现内部互连或作为元件的安装定位孔.由于通孔在工艺上更易于实现,成本较低,所以 绝大部分印刷电路板均使用它,而不用另外两种过孔.以下所说的过孔,没有特殊说明的, 均作为通孔考虑. 从设计的角度来看,一个过孔主要由两个部分组成,一是中间的钻孔(drill hole),二是 钻孔周围的焊盘区,见下图.这两部分的尺寸大小决定了过孔的大小.很显然,在高速,高 密度的 PCB 设计时,设计者总是希望过孔越小越好,这样板上可以留有更多的布线空间,此 外,过孔越小,其自身的寄生电容也越小,更适合用于高速电路.但孔尺寸的减小同时带来 了成本的增加,而且过孔的尺寸不可能无限制的减小,它受到钻孔(drill)和电镀 (plating)等工艺技术的限制:孔越小,钻孔需花费的时间越长,也越容易偏离中心位 置;且当孔的深度超过钻孔直径的 6 倍时,就无法保证孔壁能均匀镀铜.比如,现在正常的 一块 6 层 PCB 板的厚度(通孔深度)为 50Mil 左右,所以 PCB 厂家能提供的钻孔直径最小只能 达 到 8Mil. 二、过孔的寄生电容 过孔本身存在着对地的寄生电容,如果已知过孔在铺地层上的隔离孔直径为 D2,过孔焊盘的 直径为 D1,PCB 板的厚度为 T,板基材介电常数为 ε,则过孔的寄生电容大小近似于: C=1.41εTD1/(D2-D1) 过孔的寄生电容会给电路造成的主要影响是延长了信号的上升时间,降低了电路的速度.举 例来说,对于一块厚度为 50Mil 的 PCB 板,如果使用内径为 10Mil,焊盘直径为 20Mil 的过孔, 焊盘与地铺铜区的距离为 32Mil,则我们可以通过上面的公式近似算出过孔的寄生电容大致 是:C=1.41x4.4x0.050x0.020/(0.032-0.020)=0.517pF,这部分电容引起的上升时间变化量 为:T10-90=2.2C(Z0/2)=2.2x0.517x(55/2)=31.28ps .从这些数值可以看出,尽管单个过 孔的寄生电容引起的上升延变缓的效用不是很明显,但是如果走线中多次使用过孔进行层间 的切换,设计者还是要慎重考虑的. 三、过孔的寄生电感 同样,过孔存在寄生电容的同时也存在着寄生电感,在高速数字电路的设计中,过孔的寄生 电感带来的危害往往大于寄生电容的影响.它的寄生串联电感会削弱旁路电容的贡献,减弱 整个电源系统的滤波效用.我们可以用下面的公式来简单地计算一个过孔近似的寄生电感: L=5.08h[ln(4h/d) 1]其中 L 指过孔的电感,h 是过孔的长度,d 是中心钻孔的直径.从式中可 以看出,过孔的直径对电感的影响较小,而对电感影响最大的是过孔的长度.仍然采用上面 的例子,可以计算出过孔的电感为:L=5.08x0.050[ln(4x0.050/0.010) 1]=1.015nH .如果 信号的上升时间是 1ns,那么其等效阻抗大小为:XL=πL/T10-90=3.19 .这样的阻抗在有高 频电流的通过已经不能够被忽略,特别要注意,旁路电容在连接电源层和地层的时候需要通 过两个过孔,这样过孔的寄生电感就会成倍增加. 四、高速 PCB 中的过孔设计 通过上面对过孔寄生特性的分析,我们可以看到,在高速 PCB 设计中,看似简单的过 孔往往也会给电路的设计带来很大的负面效应.为了减小过孔的寄生效应带来的不利影响, 在设计中可以尽量做到: 1、从成本和信号质量两方面考虑,选择合理尺寸的过孔大小.比如对 6-10 层的内 存模块 PCB 设计来说,选用 10/20Mil(钻孔/焊盘)的过孔较好,对于一些高密度的小尺寸的 板子,也可以尝试使用 8/18Mil 的过孔.目前技术条件下,很难使用更小尺寸的过孔了.对 于电源或地线的过孔则可以考虑使用较大尺寸,以减小阻抗. 2、上面讨论的两个公式可以得出,使用较薄的 PCB 板有利于减小过孔的两种寄 生参数. 3、PCB 板上的信号走线尽量不换层,也就是说尽量不要使用不必要的过孔. 4、电源和地的管脚要就近打过孔,过孔和管脚之间的引线越短越好,因为它们会 导致电感的增加.同时电源和地的引线要尽可能粗,以减少阻抗. 5、在信号换层的过孔附近放置一些接地的过孔,以便为信号提供最近的回路.甚至可以在 PCB 板上大量放置一些多余的接地过孔.当然,在设计时还需要灵活多变.前面讨论的过孔 模型是每层均有焊盘的情况,也有的时候,我们可以将某些层的焊盘减小甚至去掉.特别是 在过孔密度非常大的情况下,可能会导致在铺铜层形成一个隔断回路的断槽,解决这样的问 题除了移动过孔的位置,我们还可以考虑将过孔在该铺铜层的焊盘尺寸减小. 问:从 WORD 文件中拷贝出来的符号,为什么不能够在 PROTEL 中正常显示 复:请问你是在 SCH 环境,还是在 PCB 环境,在 PCB 环境是有一些特殊字符不能显示,因为那 时保 留字. 问:net 名与 port 同名,pcb 中可否连接 答复:可以,PROTEL 可以多种方式生成网络,当你在在层次图中以 port-port 时,每张线路图可 以用相同的 NET 名,它们不会因网络名是一样而连接.但请不要使用电源端口,因为那是全局 的. 问::请问在 PROTEL99SE 中导入 PADS 文件, 为何焊盘属性改了 复:这多是因为两种软件和每种版本之间的差异造成,通常做一下手工体调整就可以了. 问:请问杨大虾:为何通过软件把 power logic 的原理图转化成 protel 后,在 protel 中无法 进行属性修改,只要一修改,要不不现实,要不就是全显示属性?谢谢! 复:如全显示,可以做一个全局性编辑,只显示希望的部分. 问:请教铺铜的原则? 复:铺铜一般应该在你的安全间距的 2 倍以上.这是 LAYOUT 的常规知识. 问:请问 Potel DXP 在自动布局方面有无改进?导入封装时能否根据原理图的布局自动排开? 复:PCB 布局与原理图布局没有一定的内在必然联系,故此,Potel DXP 在自动布局时不会根 据原理图的布局自动排开.(根据子图建立的元件类,可以帮助 PCB 布局依据原理图的连 接). 问:请问信号完整性分析的资料在什么地方购买 复:Protel 软件配有详细的信号完整性分析手册. 问:为何铺铜,文件哪么大?有何方法? 复:铺铜数据量大可以理解.但如果是过大,可能是您的设置不太科学. 问:有什么办法让原理图的图形符号可以缩放吗? 复:不可以. 问:PROTEL 仿真可进行原理性论证,如有详细模型可以得到好的结果 复:PROTEL 仿真完全兼容 Spice 模型,可以从器件厂商处获得免费 Spice 模型,进行仿真. PROTEL 也提供建模方法,具有专业仿真知识,可建立有效的模型. 问:99SE 中如何加入汉字,如果汉化后好象少了不少东西! 3-28 14:17:0 但确实少了不 少功能! 复:可能是汉化的版本不对. 问:如何制作一个孔为 2*4MM 外径为 6MM 的焊盘? 复:在机械层标注方孔尺寸.与制版商沟通具体要求. 问:我知道,但是在内电层如何把电源和地与内电层连接.没有网络表,如果有网络表就没 有问题了 复:利用 from-to 类生成网络连接 问:还想请教一下 99se 中椭圆型焊盘如何制作?放置连续焊盘的方法不可取,线路板厂家不 乐意.可否在下一版中加入这个设置项? 复:在建库元件时,可以利用非焊盘的图素形成所要的焊盘形状.在进行 PCB 设计时使其具 有相同网络属性.我们可以向 Protel 公司建议. 问:如何免费获取以前的原理图库和 pcb 库 复:那你可以的 WWW.PROTEL.COM 下载 问:刚才本人提了个在覆铜上如何写上空心(不覆铜)的文字,专家回答先写字,再覆铜,然后 册除字,可是本人试了一下,删除字后,空的没有,被覆铜 覆盖了,请问专家是否搞错了,你能 不能试一下 复:字必须用 PROTEL99SE 提供的放置中文的办法,然后将中文(英文)字解除元件,(因为 那是一个元件)将安全间距设置成 1MIL,再覆铜,然后移动覆铜,程序会询问是否重新覆 铜,回答 NO. 问:画原理图时,如何元件的引脚次序? 复:原理图建库时,有强大的检查功能,可以检查序号,重复,缺漏等.也可以使用阵列排 放的功能,一次性放置规律性的引脚. 问:protel99se6 自动布线后,在集成块的引脚附近会出现杂乱的走线,像毛刺一般,有时 甚至是三角形的走线,需要进行大量手工修正,这种问题怎么避免? 复:合理设置元件网格,再次优化走线. 问:用 PROTEL 画图,反复修改后,发现文件体积非常大(虚肿),导出后再导入就小了许 多.为什么??有其他办法为文件瘦身吗? 复:其实那时因为 PROTEL 的铺铜是线条组成的原因造成的,因知识产权问题,不能使用 PADS 里的“灌水”功能,但它有它的好处,就是可以自动删除“死铜”.致与文件大,你用 WINZIP 压缩一下就很小.不会影响你的文件发送. 问:请问:在同一条导线上,怎样让它不同部分宽度不一样,而且显得连续美观?谢谢! 复:不能自动完成,可以利用编辑技巧实现. liaohm 问:如何将一段圆弧进行几等分? fanglin163 答复:利用常规的几何知识嘛.EDA 只是工具. 问:protel 里用的 HDL 是普通的 VHDL 复:Protel PLD 不是,Protel FPGA 是. 问:补泪滴后再铺铜,有时铺出来的网格会残缺,怎么办? 复:那是因为你在补泪滴时设置了热隔离带原因,你只需要注意安全间距与热隔离带方式. 也可以用修补的办法. 问:可不可以做不对称焊盘?拖动布线时相连的线保持原来的角度一起拖动? 复:可以做不对称焊盘.拖动布线时相连的线不能直接保持原来的角度一起拖动. 问:请问当 Protel 发挥到及至时,是否能达到高端 EDA 软件同样的效果 复:视设计而定. 问:Protel DXP 的自动布线效果是否可以达到原 ACCEL 的水平? 复:有过之而无不及. 问:protel 的 pld 功能好象不支持流行的 HDL 语言? 复:Protel PLD 使用的 Cupl 语言,也是一种 HDL 语言.下一版本可以直接用 VHDL 语言输入. 问:PCB 里面的 3D 功能对硬件有何要求? 复:需要支持 OpenGL. 问:如何将一块实物硬制版的布线快速、原封不动地做到电脑之中? 复:最快的办法就是扫描,然后用 BMP2PCB 程序转换成胶片文件,然后再修改,但你的 PCB 精 度必须在 0.2MM 以上.BMP2PCB 程序可在 21IC 上下载,你的线路板必须用沙纸打的非常光 亮才 能成功. 问:直接画 PCB 板时,如何为一个电路接点定义网络名? 复:在 Net 编辑对话框中设置. 问:怎么让做的资料中有孔径显示或符号标志,同 allego 一样 复:在输出中有选项,可以产生钻孔统计及各种孔径符号. 问:自动布线的锁定功能不好用,系统有的会重布,不知道怎么回事? 复:最新的版本无此类问题. 问:如何实现多个原器件的整体翻转 复:一次选中所要翻转的元件. 问:我用的 p 99 版加入汉字就死机,是什么原因? 复:应是 D 版所致. 问:powpcb 的文件怎样用 PROTEL 打开? 复:先新建一 PCB 文件,然后使用导入功能达到. 问:怎样从 PROTEL99 中导入 GERBER 文件 复:Protel pcb 只能导入自己的 Gerber,而 Protel 的 CAM 可以导入其它格式的 Gerber. 问:如何把布好 PCB 走线的细线条部分地改为粗线条 复:双击修改 全局编辑.注意匹配条件.修改规则使之适应新线宽. 问:如何修改一个集成电路封装内的焊盘尺寸? 若全局修改的话应如何设置? 复:全部选定,进行全局编辑 问:如何修改一个集成电路封装内的焊盘尺寸? 复:在库中修改一个集成电路封装内的焊盘尺寸大家都知道,在 PCB 板上也可以修改.(先 在元件属性中解锁). 问:能否在做 PCB 时对元件符号的某些部分加以修改或删除? 复:在元件属性中去掉元件锁定,就可在 PCB 中编辑元件,并且不会影响库中元件. 问:该焊盘为地线,包地之后,该焊盘与地所连线如何设置宽度 复:包地前设置与焊盘的连接方式 问:为何 99se 存储时要改为工程项目的格式? 复:便于文件管理. 问:如何去掉 PCB 上元件的如电阻阻值,电容大小等等,要一个个去掉吗,有没有快捷方法 复:使用全局编辑,同一层全部隐藏 问:能告诉将要推出的新版本的 PROTEL 的名称吗?简单介绍一下有哪些新功能?protel 手动 布线的推挤能力太弱! 复:Protel DXP,在仿真和布线方面会有大的提高. 问:如何把敷铜区中的分离的小块敷铜除去 复:在敷铜时选择"去除死铜" 问:VDD 和 GND 都用焊盘连到哪儿了,怎么看不到呀 复:打开网络标号显示. 问:在 PCB 中有画弧线? 在画完直线,接着直接可以画弧线具体如 DOS 版弧线模式那样!能实 现 吗?能的话,如何设置? 复:可以,使用 shift 空格可以切换布线形式 问:protel99se9 层次图的总图用 edit\export spread 生成电子表格的时候,却没有生成各 分图纸里面的元件及对应标号、封装等.如果想用电子表格的方式一次性修改全部图纸的封 装,再更新原理图,该怎么作? 复:点中相应的选项即可. 问:protel99se6 的 PCB 通过 specctra interface 导出到 specctra10.1 里面,发现那些没有网 络标号的焊盘都不见了,结果 specctra 就从那些实际有焊盘的地方走线,布得一塌糊涂,这 种情况如何避免? 复:凡涉及到两种软件的导入/导出,多数需要人工做一些调整. 问:在打开内电层时,放置元件和过孔等时,好像和内电层短接在一起了,是否正确 复:内电层显示出的效果与实际的缚铜效果相反,所以是正确的 问:protel 的执行速度太慢,太耗内存了,这是为什么?而如 allegro 那么大的系统,执行 起来却很流畅! 复:最新的 Protel 软件已不是完成一个简单的 PCB 设计,而是系统设计,包括文件管理、3D 分析等.只要 PIII,128M 以上内存,Protel 亦可运行如飞. 问:如何自动布线中加盲,埋孔? 复:设置自动布线规则时允许添加盲孔和埋孔 问:3D 的功能对硬件有什么要求?谢谢,我的好象不行 复:请把金山词霸关掉 问:补泪滴可以一个一个加吗? 复:当然可以 问:请问在 PROTEL99SE 中倒入 PADS 文件, 为何焊盘属性改了, 复:这类问题,一般都需要手工做调整,如修改属性等. 问:protell99se 能否打开 orcad 格式的档案,如不能以后是否会考虑添加这一功能? 复:现在可以打开. 问:在 99SEPCB 板中加入汉字没发加,但汉化后 SE 少了不少东西! 复:可能是安装的文件与配置不正确. 问:SE 在菜单汉化后,在哪儿启动 3D 功能? 复:您说的是 View3D 接口吗,请在系统菜单(左边大箭头下)启动. 问:请问如何画内孔不是圆形的焊盘??? 复:不行. 问:在 PCB 中有几种走线模式?我的计算机只有两种,通过空格来切换 复:Shift+空格 问:请问:对于某些可能有较大电流的线,如果我希望线上不涂绿油,以便我在其上上锡, 以增大电流.我该怎么设计?谢谢! 复:可以简单地在阻焊层放置您想要的上锡的形状. 问:如何连续画弧线,用画园的方法每个弯画个园吗? 复:不用,直接用圆弧画. 问:如何锁定一条布线? 复:先选中这个网络,然后在属性里改. 问:随着每次修改的次数越来越多,protel 文件也越来越大,请问怎么可以让他文件尺寸变 小呢? 复:在系统菜单中有数据库工具.(Fiel 菜单左边的大箭头下). wangjinfeng 问:请问 PROTEL 中画 PCB 板如何设置采用总线方式布线? 高英凯答复:Shift+空格. 问:如何利用 protel 的 PLD 功能编写 GAL16V8 程序? 复:利用 protel 的 PLD 功能编写 GAL16V8 程序比较简单,直接使用 Cupl DHL 硬件描述语言 就可 以编程了.帮助里有实例.Step by step. 问:我用 99se6 布一块 4 层板子,布了一个小时又二十分钟布到 99.6%,但再过来 11 小时多以 后却只布到 99.9%!不得已让它停止了 复:对剩下的几个 Net,做一下手工预布,剩下的再自动,可达到 100%的布通. 问:在 pcb 多层电路板设计中,如何设置内电层?前提是完全手工布局和布线. 复:有专门的菜单设置. 问:protel PCB 图可否输出其它文件格式,如 HyperLynx 的? 它的帮助文件中说可以,但是在 菜单中却没有这个选项 复:现在 Protel 自带有 PCB 信号分析功能. 问:请问 pcb 里不同的 net,最后怎么让他们连在一起? 复:最好不要这么做,应该先改原理图,按规矩来,别人接手容易些. 问:自动布线前如何把先布的线锁定??一个一个选么? 复:99SE 中的锁定预布线功能很好,不用一个一个地选,只要在自动布线设置中点一个勾就 可以了. 问:PSPICE 的功能有没有改变 复:在 Protel 即将推出的新版本中,仿真功能会有大的提升. 问:如何使用 Protel 99se 的 PLD 仿真功能? 复:首先要有仿真输入文件(.si),其次在 configure 中要选择 Absolute ABS 选项,编译成功 后,可仿真.看仿真输出文件. 问:protel.ddb 历史记录如和删 复:先删除至回收战,然后清空回收站. 问:自动布线为什么会修改事先已布的线而且把它们认为没有布过重新布了而设置我也正确 了? 复:把先布的线锁定.应该就可以了. 问:布线后有的线在视觉上明显太差,PROTEL 这样布线有他的道理吗(电气上) 复:仅仅通过自动布线,任何一个布线器的结果都不会太美观. 问:可以在焊盘属性中修改焊盘的 X 和 Y 的尺寸 复:可以. 问:protel99se 后有没推出新的版本? 复:即将推出.该版本耗时 2 年多,无论在功能、规模上都与 Protel99SE,有极大的飞跃. 问:99se 的 3d 功能能更增进些吗?好像只能从正面看!其外形能自己做吗? 复:3D 图形可以用 Ctrl 上,下,左,右 键翻转一定的角度.不过用处不大,显卡 要好才行. 问:有没有设方孔的好办法?除了在机械层上画. 复:可以,在 Multi Layer 上设置. 问:一个问题:填充时,假设布线规则中间距为 20mil,但我有些器件要求 100mil 间距,怎样才 能自动填充? 复:可以在 design-->rules-->clearance constraint 里加 问:在 protel 中能否用 orcad 原理图 复:需要将 orcad 原理图生成 protel 支持的网表文件,再由 protel 打开即可. 问:请问多层电路板是否可以用自动布线 复:可以的,跟双面板一样的,设置好就行了.