用这种方法实现设计再利用和传统的模块设计方法相比其效率可以提高2-3倍,因此,0.35um工艺以前的设计再利用多用这种RTL软核2、综合方法实现随着工艺技术的发展,深亚微米(DSM)使系统级芯片更大更复杂。这种综合方法将遇到新的问题,因为随着工艺向0.18um或更小尺寸发展,需要精确处理的不是门延迟而是互连线延迟。再加之数百兆的时钟频率,信号间时序关系十分严格,因此很难用软的RTL综合方法达到设计再利用的目的。