将一些在数字电路中常用但比较复杂的功能块,如 FIR 滤波器,SDRAM 控制器,PCI 接口等等设计成可修改参数的模块,让其他用户可以直接调用 这些模块,这样就大大减轻了工程师的负担,避免重复劳动。随着 CPLD/FPGA 的规模越来越大, 设计越来越复杂,使用 IP 核是一个发展趋势。 IP 核分为软核、硬核和固核。 软核是与生产工艺无关的 VHDL 程序。它用计算机高级语言的形式描述功能块的行为,但是 并不涉及用什么电路和电路元件实现这些行为。软 IP 核的最终产品基本上与通常的应用软件大 同小异,开发过程与应用软件也十分相象,只是所需的开发软、硬件环境,尤其工具软件要昂贵 很多。 软核的设计周期短, 设计投入少, 由于不涉及物理实现, 为后续设计留有很大的发挥空间, 增大了 IP 的灵活性和适应性。然而针对不同的生产工艺,软核需要一定程度的修正。