时序图如图3 所示。 AD9833串行时序图 进行串行数据传输时,FSYNC 引脚必须置低,然后在串口 时钟SCLK 的作用下,数据是以16 加载到设备上。FSYNC 引脚 是使能引脚,电平触发方式,低电平有效。FSYNC 16个SCLK 的下降沿数据被送到AD9833 的输入移位寄存器,在第16 个SCLK 的下降沿FSYNC 可以被置高,也可以连续加载多 个16 位数据,仅在最后一个数据的第16 个SCLK 的下降沿时将 FSYNC 2.2.2输出缓冲放大电路 输出缓冲放大电路选用美国国家半导体的 LMH6609, LMH6609 属于超高速运算放大器,其压摆率高达1400 益带宽高达900MHz,同时输出电流可达90 mA。