参见中国开放指令生态(RISC-V)联盟发布的开放指令集与开源芯片发展报告:
对于fabless而言, RISC-V是绝对开放的, 如果不需要打上RISC-V的logo, 你可以一分钱不交, 从riscv的官网上下载最新的spec的pdf和测试套件的源码, 然后在FPGA上设计并测试. 如果你想打上RISC-V的logo, 以证明这个core是RISC-V兼容的,那么可以每年交25万美元,成为RISC-V国际的注册会员, 并且通过兼容性测试后, 你就可以宣传自己的core是兼容RISC-V的CPU core了.而且成为注册会员就有投票的权利, 可以控制RISC-V的发展方向.
中国目前有数百家和RISC-V有关的企业, 仅今年国内就流片了数款RISC-V的Soc/mcu, 阿里平头哥,芯来等企业具有成熟的核心设计能力, 平头哥还设计了目前已流片core中性能最高的玄铁910, 从设计能力上国内不会受到外来的限制.
至于生产芯片的fab, 这就和什么指令集没关系了
有人觉得中国没法控制RISCV, 那么可以看一下RISCV国际的高级会员(Premier Members)列表:
10个里7个是中国的企业/组织.
另附RISCV国际的会员等级划分