为什么7nm工艺制程这么难?
在讨论7nm制程难度的时候,我们需要普及一个量子力学上的概念,这样子可以有助于我们理解为什么低制程的成本急剧提升,那就是量子隧穿效应。
在量子力学里,量子隧穿效应指的是,像电子等微观粒子能够穿入或穿越位势垒的量子行为,尽管位势垒的高度大于粒子的总能量。在经典力学里,这是不可能发生的,但使用量子力学理论却可以给出合理解释。
如果通俗点来讲,就是说制程工艺到一定程度下,电路与电路之间的距离降低到一定程度就会出现量子隧穿效应,这些电子呈现的是一种我们所不知道的规律进行运动,于是这些不可控制的电子造成了半导体的漏电率急剧上升,有太多的能源被浪费在控制电子运动上,自然不能发挥晶体管应该有的性能,宏观上表现为处理器的发热量增加,但是性能没有太大的变化。
当然对于量子隧穿效应目前还没有完全能够消除的办法,毕竟这个已经属于自然规律,即使是量子力学我们也没有完全掌握,因此只能减少这种情况的发生。
这就意味着制造材料需要进行重新研发,而这种尖端技术的投入可能是无底洞,投资了一大笔钱,最后获得的成果或许不尽如人意,沉没成本实在太高,因此只有充足的资金才能够投入到更新的工艺制程的研发中去。
而实现低距离制程的还有一个重要的因素,那就是被称之为现代光学工业之花的光刻机,7nm制程的实现离不开高性能光刻机的运行,其中荷兰的ASML几乎垄断了全球顶级光刻机的份额。
众所周知,光刻机这种精密仪器制造成本高和制造时间漫长,其中ASML最新的光刻机之一的NXT2000i光刻机单台售价更是达到上亿美元,而NXT2000i光刻机也是进行7nm乃至于未来5nm制程的最佳利器,尽管光刻机售价高昂,但是追求者络绎不绝。
除了台积电之外,三星和Intel也砸巨资追求这台性能出色的光刻机,在产量有限的情况下,其他的芯片工艺制造商即使拥有合适的工艺,没有性能出色的光刻机,同样不能进行优秀的代工。这也就是7nm制程芯片成本急剧提升,量产困难的另外一个原因。
除了台积电,还有谁?
当然不差钱的主除了台积电之外,自然还有其他的半导体公司在追求7nm制程工艺,包括三星以及英特尔。和台积电进行纯粹的代工不同的是,三星和英特尔都有自己的产业链,也就是说自己就可以实现自给自足。当然这也是7nm时代能够存活下来的一个重要因素。
芯片代工讲