Task: Translation
Input (Czech): Vynález se týká problematiky kontroly  časových relací signálů, přecházejících logickými!  obvody jednoúčelových řídicích automatů.  .Podstata vynálezu spočívá ve spojení obvodů  do logické sítě, která kontroluje, zda  žádaný signál přišel v časovém intervalu oĎekávaného  příchodu, příp. indikuje poruchový  stav. Jedná se o spojení časového obvodu,  kombinačního obvodu, paměťového obvodu,  hraidlá, popř. předřadného časového členu.  Zapojení podle vynálezu se uplatňuje při  konstrukci řídicích automatů z důvodů zvý­  šených nároků na spolehlivost a dodržení  časových relací působení signálů.
Output (English): The invention relates to control issues  time sessions of logic signals!  single-purpose controllers circuits.  The essence of the invention lies in the connection of circuits  into a logical network that checks whether  the desired signal came in the expected time interval  arrival, eventually. indicates a fault  state. This is a time circuit connection  combination circuit, memory circuit,  toys, respectively. ballast time element.  The wiring according to the invention is applicable to  the design of controllers for reasons of  demands for reliability and compliance  signal sessions.