"複数の磁気抵抗効果素子を備える半導体記憶装置であって、前記各磁気抵抗効果素子は、半導体基板上に形成され、且つ、その膜面に対して垂直な磁化容易軸を有する第1の磁性層と、前記第1の磁性層上に形成された非磁性層と、前記非磁性層上に形成され、且つ、その膜面に対して垂直な磁化容易軸を有する第2の磁性層と、からなる積層構造を有し、保護膜を介して前記各磁気抵抗効果素子の側壁を覆うように設けられ、且つ、前記磁気抵抗効果素子に対して前記磁化容易軸に沿った方向に引張応力を与える側壁膜を備え、前記側壁膜のうちの前記第1の磁性層を覆う部分は、前記側壁膜のうちの前記第2の磁性層を覆う部分と比べて厚い、ことを特徴とする半導体記憶装置。隣り合う前記磁気抵抗効果素子の間には、前記磁気抵抗効果素子に対して前記磁化容易軸に垂直な方向に圧縮応力を与えるような埋込み膜を備えることを特徴とする請求項1に記載の半導体記憶装置。前記第1の磁性層下に形成され、且つ、前記磁気抵抗効果素子に対して前記磁化容易軸に垂直な方向に圧縮応力を与えるような底部応力印加膜、または、前記第2の磁性層上に形成され、且つ、前記磁気抵抗効果素子に対して前記磁化容易軸に垂直な方向に圧縮応力を与えるような上部応力印加膜、を備えることを特徴とする請求項1又は2に記載の半導体記憶装置。前記側壁膜は、窒化シリコン膜からなることを特徴とする請求項1から3のいずれか1つに記載の半導体記憶装置。前記各磁気抵抗効果素子は、前記第1の磁性層と前記第1の非磁性層との間に形成された第1の界面磁性層と、前記第2の磁性層と前記第1の非磁性層との間に形成された第2の界面磁性層とをさらに備えることを特徴とする請求項1から4のいずれか1つに記載の半導体記憶装置。前記各磁気抵抗効果素子は、前記第1の磁性層と前記第1の界面磁性層との間に形成された第1の拡散防止膜と、前記第2の界面磁性層と前記参照層との間に形成された第2の拡散防止膜とをさらに備えることを特徴とする請求項5に記載の半導体記憶装置。本発明は、安定した特性の磁気抵抗効果素子を有する半導体記憶装置を提供するものである。本発明の実施形態によれば、磁気抵抗効果素子を備える半導体記憶装置であって、前記各磁気抵抗効果素子は、半導体基板上に形成され、且つ、その膜面に対して垂直な磁化容易軸を有する第1の磁性層と、前記第1の磁性層上に形成された非磁性層と、前記非磁性層上に形成され、且つ、その膜面に対して垂直な磁化容易軸を有する第2の磁性層と、からなる積層構造を有し、保護膜を介して前記各磁気抵抗効果素子の側壁を覆うように設けられ、且つ、前記磁気抵抗効果素子に対して前記磁化容易軸に沿った方向に引張応力を与える側壁膜を備え、前記側壁膜のうちの前記第1の磁性層を覆う部分は、前記側壁膜のうちの前記第2の磁性層を覆う部分と比べて厚い。以下、図面を参照して、実施形態を説明する。ただし、本発明はこの実施形態に限定されるものではない。なお、全図面にわたり共通する部分には、共通する符号を付すものとし、重複する説明は省略する。また、図面は発明の説明とその理解を促すための模式図であり、その形状や寸法、比などは実際の装置とは異なる個所もあるが、これらは以下の説明と公知の技術を参酌して適宜、設計変更することができる。第1の実施形態本実施形態の半導体記憶装置の断面を示す図1及び図2を用いて、本実施形態を説明する。以下、第1の実施形態から第4の実施形態においては、垂直磁化膜を用いた、スピン注入書き込み方式のMTJ素子磁気抵抗効果素子1を有するMRAM半導体記憶装置を例に説明する。この垂直磁化膜とは、磁化の方向磁化容易軸方向が垂直磁化膜の膜面に略垂直である磁化膜のことである。図1に示されるように、本実施形態のMTJ素子1は、コンタクトプラグ70を有する半導体基板10上に形成された下部金属層11と、下部金属層11上に形成され、且つ、垂直磁化膜からなる記憶層第1の磁性層12と、記憶層12上に形成されたトンネル接合層非磁性層15と、トンネル接合層15上に形成され、且つ、垂直磁化膜からなる参照層第2の磁性層18と、参照層18上に形成されたキャップ層19とからなる積層構造を有する。また、MTJ素子1の側壁及び上面を覆うように保護膜20が形成されている。そして、MTJ素子1の側壁は、保護膜20を介して、応力を有する側壁膜21により覆われている。ここでは、MTJ素子1の両側の側壁に対して、挟み込むように2つの側壁膜21が形成されているものとして説明するが、特に限定されるものではなく、例えば、MTJ素子1を四方から取り囲むように側壁膜21を形成しても良い。さらに、この側壁膜21において、側壁膜21のうちの記憶層12を覆う部分は、側壁膜21のうちの参照膜18を覆う部分に比べて厚くなっている。この側壁膜21は、例えば1GPaを超える圧縮応力をその内部に有するような膜であり、図1の矢印で示されるように、MTJ素子1に対して、記憶層12及び参照層18の磁化方向に沿って上下に引っ張るような引張応力を与える膜である。詳細には、側壁膜21は、それ自体は膨張しようとしているが、この側壁膜21に接する保護膜20及びMTJ素子1は膨張しないため、側壁膜21はその内部に圧縮応力を有し、側壁膜21に隣接する保護膜20及びMTJ素子1に対して相対的に引張応力を与えることとなる。従って、記憶層12及び参照層18の各磁化膜の格子に対して一定方向のひずみを与え、その方向の磁化を安定化することができる。さらに、側壁膜21のうちの記憶層12を覆う部分を厚くすることにより、記憶層12に対してより応力がかかることとなり、記憶層12に記憶した磁化方向の熱擾乱等に対する安定性を向上し、例えば、書き込み電流や磁気反転のための活性化エネルギー、垂直磁気異方性といったMTJ素子1の磁気的、電気的な特性のばらつきを抑制することができる。また、本実施形態の変形例の断面図である図2に示されるように、記憶層12とトンネル接合層15との間と、トンネル接合層15と参照層18との間に、それぞれ界面磁性膜14、16を形成しても良い。さらに、記憶層12と界面磁性層14との間、界面磁性層16と参照層18との間に、それぞれ拡散防止膜13、17を形成しても良い。この界面磁性膜14、16は高い偏極率を持つことから、MTJ素子1は、この界面磁性膜14、16を有することにより、より大きなTMR効果を得ることができる。また、MTJ素子1に拡散防止膜13、17を設けることにより、半導体記憶装置の製造工程における、トンネル接合層15の結晶化熱処理、絶縁膜30の形成、RIEReactiveIonEtching、配線形成などの熱処理工程において、各層を構成する金属元素が拡散することを防止し、ひいては記憶層12及び参照層18の磁化特性、MTJ素子1の電気特性TMR効果等を劣化させることを防止する。加えて、拡散防止膜13、17を設けることにより、界面磁界層14、16が、高いTMR効果を維持するための結晶性を保持することが可能となり、同様に、記憶層12、参照層18においても十分な垂直磁気異方性をもつための結晶性を保持することができる。なお、MTJ素子1の積層構造は、図1及び図2に示されるものに限定されるものではなく、様々な形態をとることができる。さらに、図1及び図2に示されるように、MTJ素子1の間には絶縁膜30が埋め込まれており、さらにMTJ素子1及び絶縁膜30の上には、層間絶縁膜不図示が設けられている。この層間絶縁膜内には、コンタクトプラグ不図示が設けられ、このコンタクトプラグは、MTJ素子1の上部電極層不図示と層間絶縁膜上の配線との間を電気的に接続している。さらに、隣り合うMTJ素子1は、この配線により電気的に接続することができる。詳細には、下部金属層11は、Pt、Ir、Ru、Cu等から形成される。下部金属層11は、下部金属層11上に形成される記憶層12を形成するための配向制御膜として働くことができる。記憶層12としては、Fe、Co、Ni元素とCr、Pt、Pd、Ir、Rh、Ru、Os、Re、Au等の元素、あるいはこれらの合金が積層された人工格子の垂直磁化膜を用いることができる。具体的には、例えば、Co/Pt、Co/Pd、Co/Ruといった磁性体層と非磁性体層との組み合わせで積層された膜である。磁性体層の組成、磁性層と非磁性層との比率などにより磁化特性を調整することができる。また、反強磁性体膜のPtMn、IrMn等を利用してRu膜と組み合わせて記憶層12を形成することもできる。トンネル接合層15としては、MgO、CaO、SrO、TiO、VO、NbO、Al2O3等を用いることができるが、NaCl構造を有する酸化物が望ましい。例えば、Fe、Co、Niなどを主成分とする合金、例えばアモルファスCoFeB合金構造上で結晶成長させると、100優先配向した絶縁膜からなるトンネル接合層15を得ることができる。また、トンネル接合層15は、例えば、膜厚を例えば10Å程度とし、その面積抵抗値を10Ωμm2とする。参照層18としては、FePd、FePt等のL10系規則性合金層を用いる。なお、これらの規則性合金層に、Cuなどの元素を加えて、規則性合金層の飽和磁化、異方性磁気エネルギー密度を調整することができる。キャップ層19としては、Ru、Ta等からなる膜を用いる。界面層磁性層14、16としては、NaCl構造の酸化物からなるトンネル接合層15の100面と、記憶層12及び参照層18との界面の整合性がよくなければならず、従って、界面層磁性層14、16として用いる材料としては、トンネル接合層15の100面との格子不整合が小さい材料を選択することが望ましい。例えば、このような材料として、CoFeBを用いる。さらに、先に説明したように、この界面磁性膜14、16は、高い偏極率を持ち、MTJ素子1は、この界面磁性膜14、16を有することにより、より大きなTMR効果を得ることができる。拡散防止膜13、17としては、Ti、Ta、W,Mo、Nb、Zr、Hf等の高融点膜金属や、これらの窒化物、炭化物からなる膜を用いることができる。先に述べたように、拡散防止膜13、17は、半導体記憶装置の製造工程における熱処理工程において、各層の構成金属元素の拡散することを防止し、ひいては記憶層12および参照層18の磁化特性、MTJ素子1の電気特性TMR効果等を劣化させることを防止する。また、界面磁界層14、16が、高いTMR効果を維持するための結晶性を保持することが可能となり、同様に、記憶層12、参照層18においては十分な垂直磁気異方性をもつための結晶性を保持することができる。保護膜20は、上部電極層不図示と下部電極層11との絶縁を維持するために絶縁性の材料からなることが好ましい。絶縁性の材料としては、例えば、Al2O3、SiO2、TiOx、SiNが挙げられる。さらに、側壁膜21が形成される際に、保護膜20は、還元性のある水素が記憶層12及び参照層18に混入することを防止する。側壁膜21は、例えば1GPaを超える圧縮応力を有するような、プラズマCVDChemicalVaporDepositionで形成されたSiNプラズマナイトライド膜からなるものとすることができ、又、ポリシリコン膜を堆積し、このポリシリコン膜を窒化することによって形成されたSiN膜からなるものであってもよい。図1及び図2に示されるMTJ素子1は、以下のようにして作成される。まず、公知の方法によりMTJ素子1の積層構造を構成する各層を形成した後、積層構造の上に、SiO2、SiN等のハードマスクを形成し、フォトレジスト等を用いてハードマスクにパターンを形成し、そのパターンを用いて各層をMTJ素子1の積層構造として加工する。この加工には、例えば、IBEIonBeamEtchingによる物理的加工、あるいはRIEを用いる。なお、MgO等からなるトンネル接合層15が薄く、貴金属が用いられているため、加工の際にMTJ素子1の側壁にその残渣が付着し、それが原因となってMTJ素子1にリークが生じることがあるため、トンネル接合層15の部分については、テーパー角の最適化を行うことが好ましい。また、MTJ素子1の側壁に加工時の残渣が残らないように、加工条件、加工ガス種、後処理等を最適化することが好ましい。次に、保護膜20を、MTJ素子1の側壁及び上面を覆うように形成する。この際、各層に対してダメージを与えないようにするため、ALDAtomicLayerDeposition、CVD、PVDPhysicalVaporDeposition等を用いて形成することが好ましい。この後に、SiN膜等からなる側壁膜21を形成することとなるが、この側壁膜21を形成する際に発生する水素ラジカルにより、記憶層12、参照層18等の磁化膜の分極量が劣化する恐れが予想されるが、本実施形態においては、保護膜20がMTJ素子1を被覆していることから、水素ラジカルがこのような層に侵入せず、その結果、MTJ素子1の劣化を抑制することができる。なお、MTJ素子1の形成後に行う絶縁膜の形成工程、配線の成膜加工工程のプロセス温度を、100から300°Cの間にまで、好ましくは100°C程度にまで下げた場合には、これらの絶縁膜、配線からのガスの発生やこれらの構成元素の拡散を抑えることができることから、保護膜20を形成しなくても良い。次いで、プラズマCVDを用いて、保護膜20を介してMTJ素子1を覆うようなSiN膜を堆積した後、SiN膜を異方的にエッチングすることによって、シャドーイング効果を利用して、記憶層12を覆う部分が参照膜18を覆う部分に比べて厚くなっているような側壁膜21を形成する。SiN膜は、プラズマCVDでの成膜圧力、プラズマパワー、後処理等を変えることにより、応力状態を変化させることができる。これを利用して、MTJ素子1の側壁に引張応力を与えるようなプロセス条件で側壁膜21を形成する。詳細には、例えば、SiH4/NH3/N2系のガスを用いて、0.5から1.0kW以下の低RF電力、200kPa以下の低圧力、400kHzの低放電周波数にて行う。このような条件下ではイオン衝撃が増加し、膜中の残留水素濃度が減少し、緻密な圧縮応力を有する膜を形成することができる。または、以下のような方法でも側壁膜21を形成することができる。まず、MTJ素子1の間に露出する半導体基板10の上に、ロングスロースパッタ等を用いてポリシリコン膜を成膜する。次に、このポリシリコン膜をRIE、スパッタ等によりエッチングし、その部分をたたくことで飛び出した粒子をMTJ素子1の側壁に付着させて、記憶層12を覆う部分が参照膜18を覆う部分に比べて厚くなっているようなポリシリコン膜を形成する。さらに、ポリシリコン膜を窒化させてSiN膜とすることにより、所望の応力を有する側壁膜21を形成することができる。なお、側壁膜21の形成方法は、これに限られるものではなく、ALD、スパッタ法、蒸着法等、公知の方法を用いることができる。ところで、MTJ素子の微細化等を進めると磁気異方性エネルギー磁化方向を特定の向きにするためのエネルギーが小さくなり、磁性体の熱擾乱熱エネルギーによる磁性体の磁化方向のゆらぎにより、MTJ素子の有する記憶層及び参照層の磁化方向の安定を保つことが難しくなる。この磁気異方性エネルギーは、磁気異方性エネルギー密度と磁性体体積との積で表され、熱擾乱に対してのエネルギーを増大させるためには、磁化膜の磁気異方性エネルギー密度を増加させる必要がある。例えば、MTJ素子の磁化膜として、膜の面内に磁化方向をもつ面内磁化膜を用いた場合、磁気異方性エネルギー密度を増加させるために、形状磁気異方性を利用するのが一般的である。しかし、反転電流が素子形状に敏感であること、MTJ素子のアスペクト比を大きくする必要があること、微細なMTJ素子においては素子の形状ばらつきがMTJ素子の特性に大きく影響を及ぼすことなどの理由により、形状磁気異方性を利用して磁気異方性エネルギー密度を増加させることは難しい。また、面内磁化膜として結晶異方性の大きい材料系を用いた場合であっても、面内方向の磁化の分散が大きくなり、MTJ素子の作成が難しくなる。そこで、本実施形態のように、MTJ素子の磁化膜として垂直磁化膜を用いた場合には、形状磁気異方性の代わりに結晶磁気異方性を利用するため、MTJ素子を、面内磁化膜を用いた場合と比べて小さくすることができる。しかしながら、一般に、垂直方向に結晶磁気異方性磁化方向を有する材料は、分極率が低く、ゆえに磁気抵抗比MR比が小さいという問題がある。一方、分極率が大きい材料は、面内方向に磁気異方性を有しているがゆえに垂直磁化膜として用いることが難しいという問題がある。また、磁化膜の膜厚を薄くすることにより、磁性体の性質を利用して磁化方向を垂直方向に安定化させることも考えられるが、磁化膜からなる各層が薄くなることにより、製造工程において印加される熱により各層に含まれる元素が拡散しやすくなり、MTJ素子の特性を悪化させてしまうという恐れがあるという問題がある。しかし、本実施形態においては、MTJ素子1に対して、記憶層12及び参照層18の磁化方向に沿った引張応力を与える側壁膜21を有することから、記憶層12及び参照層18の各磁化膜の格子に対して一定方向のひずみを与え、その方向の磁化を安定化することができる。従って、本実施形態によれば、MRが高い材料を用いつつ、磁化膜を薄くすることなく磁化方向を安定化することができる。すなわち、安定した特性を有するMTJ素子1を得ることができる。さらに、本実施形態によれば、側壁膜21のうちの記憶層12を覆う部分を厚くすることにより、記憶層12に対して、より応力がかかることとなり、記憶層12に記憶した磁化方向の熱擾乱等に対する安定性を向上し、例えば、MTJ素子1の磁気的、電気的な特性のばらつきを抑制することができる。具体的には、本実施形態のMTJ素子1の電気特性評価では、素子面積抵抗値RA値が10Ωμm2、磁気抵抗比MR比が100以上であった。なお、本実施形態においては、下に記録層12、上に参照層18と積層したMTJ素子1として説明したが、これに限るものではなく、図3に示すように、記録層12と参照層18との位置を入れ替えても良い。この場合、側壁膜21のうちの参照層12を覆う部分が厚くなることにより、参照層12に対して、より応力がかかることとなり、参照層12の磁化方向をより安定化し、MR比の劣化を避け、MTJ素子1の熱安定性や信頼性を向上させることができる。第2の実施形態本実施形態は、熱膨張する埋込み膜40が隣り合うMTJ素子1間に埋め込まれている点で第1の実施形態と異なる。本実施形態の半導体記憶装置の断面を示す図4を用いて、本実施形態を説明する。ここでは、第1の実施形態と共通する部分については、説明を省略する。図4に示されるように、第1の実施形態と同様の積層構造を有するMTJ素子1が並んでおり、MTJ素子1の間には埋込み膜40が埋め込まれている。この埋込み膜40は熱膨張するものであり、その結果、図4の矢印で示されるように、MTJ素子1に対して、記憶層12及び参照層18の磁化方向に対して垂直である方向に沿って圧縮応力を与える。従って、記憶層12及び参照層18の各磁化膜の格子に対して一定方向のひずみを与え、その方向の磁化を安定化することができる。この埋込み膜40は、熱膨張する材料であればよく、さらに、MTJ素子1が保護膜20及び側壁膜21によって被覆され、下部電極層11と上部電極層不図示との間のショートを防止しているため、埋込み膜40は、絶縁性材料又は導電性材料のいずれであってもよい。例えば、このような材料として、Ti、Nb、Mo、W、Si、Al、Mg、Siのいずれかの酸化膜、あるいは、いずれかの窒化膜が挙げられる。なお、NOR型メモリのように、埋込み膜40をセルフアラインコンタクトとして利用する場合には、埋込み膜40は、少なくとも部分的に導電性の材料を有することが好ましい。この場合、酸化処理又は窒化処理した後に導電性を有する材料を用いることとなるが、このような材料としては、例えば、TiN、NbN、WN2等がある。また、MTJ素子1の間をより確実に絶縁する場合には、埋込み膜40は、絶縁性の材料からなることが好ましく、酸化処理又は窒化処理後に絶縁性を有する材料としては、例えば、TiOx、NbO、MoOx、WOx、SiO2、Al2O3、SiN、AlN等がある。図4に示される埋込み膜40は、以下のようにして作成される。Ti、Si、Mg、Al等の金属膜をスパッタ法、蒸着法等により、MTJ素子1の間に成膜し、この金属膜を300°C以下の酸素雰囲気中にて酸化膨張させることにより、埋込み膜40を形成する。この際、プラズマで活性酸素を生成して酸化しても良い。窒化膜からなる埋込み膜40についても、同様の方法により形成することができる。また、MTJ素子1を被覆するように、ポリシラザン、SOGSpinOnGlass、又は、ポリシリコン、もしくはこれらの成分を含む混合物等を堆積しても良い。その後、塗布した材料を酸化処理又は窒化処理することによって膨張させて、埋込み膜40を形成することもできる。本実施形態によれば、MTJ素子1に対して、記憶層12及び参照層18の磁化方向に対して垂直である方向に沿って圧縮応力を与える埋込み膜40を有することから、第1の実施形態と同様に、記憶層12及び参照層18の各磁化膜の格子に対して一定方向のひずみを与え、その方向の磁化を安定化することができる。すなわち、第2の実施形態では、埋込み膜40による応力と側壁膜21による応力とを組み合わせることによって、より磁化方向を安定化することができる。さらに、MTJ素子1間に熱膨張する埋込み膜40を埋め込んで作成することから、製造プロセスを大幅に変更することなく、容易にMRAMを形成することができる。なお、本実施形態は、側壁膜21を有しないものとしても良く、あるいは、応力を有しない材料からなる側壁膜21を有するものとしても良い。また、本実施形態においても、第1の実施形態と同様に、記録層12と参照層18との位置を入れ替えても良い。第3の実施形態本実施形態は、MTJ素子1が、底部応力印加膜50および上部応力印加膜51を有する点で第1の実施形態と異なる。本実施形態の半導体記憶装置の断面を示す図5を用いて、本実施形態を説明する。ここでは、第1の実施形態と共通する部分については、説明を省略する。図5に示されるように、第1の実施形態と同様の積層構造を有するMTJ素子1が並んでおり、さらに、MTJ素子1の下には底部応力印加膜50が形成され、MTJ素子1の上に上部応力印加膜51が形成されている。この底部応力印加膜50及び上部応力印加膜51は、図5の矢印に示されるように、MTJ素子1に対して、記憶層12及び参照層18の磁化方向に対して垂直である方向に沿って圧縮応力を与える。従って、記憶層12及び参照層18の各磁化膜の格子に対して一定方向のひずみを与え、その方向の磁化を安定化することができる。底部応力印加膜50は、第1の実施形態と同様に応力を有する膜であれば良く、例えば1GPaを超える圧縮応力を有するようなSiN膜、酸化膜、誘電体膜等を用いることができる。上部応力印加膜51も、第1の実施形態と同様に応力を有する膜であれば良く、例えば1GPaを超える圧縮応力を有するようなSiN膜を用いることができ、積層膜、導電性物質、混合膜であっても良い。図5に示される底部応力印加膜50及び上部応力印加膜51は、以下のようにして作成される。底部応力印加膜50としてSiN膜を用いる場合には、第1の実施形態と同様の条件にて形成すればよい。または、アモルファス状態の酸化物Al2O3、TiO、HfO2、SiO2等、アモルファス高誘電体膜などを成膜し、RTARapidThermalAnnealing、RTORapidThermalOxidationなどの熱処理を行い、これらの膜を緻密化して形成しても良い。あるいは、スパッタ法などのPVD法、CVD法、塗布法などによって形成することもできる。上部応力印加膜51としてSiN膜を用いる場合には、第1の実施形態と同様に形成することができる。例えば、SiH4/NH3/N2系のガスを用いて、0.3kW以下の低RF電力、高圧力、13.56MHzの高放電周波数にて行うこともできる。なお、上部応力印加膜51を形成する際に発生する水素ラジカルにより、記憶層12及び参照層18等の磁化膜の分極量が劣化することを避けるため、上部応力印加膜51は、保護膜20上に形成することが好ましい。また、上部応力印加膜51は、MTJ素子1を形成する際に用いられるハードマスク不図示上に設けてもよい。あるいは、ハードマスク材料を、上部応力印加膜51をして利用することもできる。例えば、ハードマスク上に上部応力印加膜51を形成する場合、まず、公知の方法によりMTJ素子1の積層構造を構成する各層を形成した後、積層構造の上に、保護膜20と、SiO2等のハードマスクと、SiN膜とを形成し、フォトレジスト等を用いてハードマスクにパターンを形成し、そのパターンを用いてRIEにより各層をMTJ素子1の積層構造として加工する。この加工されたSiN膜を上部応力印加膜51として用いることができる。本実施形態においては、MTJ素子1に対して、記憶層12及び参照層18の磁化方向に対して垂直である方向に沿って圧縮応力を与える底部応力印加膜50及び上部応力印加膜51を有することから、第1の実施形態と同様に、記憶層12及び参照層18の各磁化膜の格子に対して一定方向のひずみを与え、その方向の磁化を安定化することができる。すなわち、第3の実施形態では、底部応力印加膜50及び上部応力印加膜51による応力を組み合わせることによって、より磁化方向を安定化することができる。さらに、本実施形態にように、MTJ素子1の上と下とに応力印加膜を形成することは、MTJ素子1の側壁に応力印加膜を形成する場合と比べて、成膜速度が速く、容易に厚い応力印加膜を形成することができる。従って、本実施形態においては、応力印加膜を厚くし、それにより大きな応力をMTJ素子1に印加することができる。なお、本実施形態では、底部応力印加膜50及び上部応力印加膜51の両方を設けるものとして説明したが、これに限るものではなく、底部応力印加膜50及び上部応力印加膜51のいずれか一方のみを設けても良い。これにより製造工程の一部を省略することができる。また、本実施形態は、側壁膜21を有しないものとしても良く、あるいは、応力を有する又は有しない材料からなる側壁膜21を有するものとしても良い。さらに、第2の実施形態の埋込み膜40を有しても良い。そして、本実施形態においても、第1の実施形態と同様に、記録層12と参照層18との位置を入れ替えても良い。第4の実施形態本実施形態は、MTJ素子1が、MTJ素子1の上面及び側壁の両方が、MTJ素子に応力を印加する応力印加膜に覆われており、さらに、MTJ素子1の上面を覆う応力印加膜が2層の積層からなる点で、第1の実施形態と異なる。本実施形態の半導体記憶装置の断面を示す図6を用いて、本実施形態を説明するが、第1の実施形態と共通する部分については、説明を省略する。図6に示されるように、第1の実施形態と同様の構成を有するMTJ素子1が並んでおり、MTJ素子1の上面及び側壁は、第1の応力印加膜60に覆われている。なお、第1の実施形態と同様に、MTJ素子1の側壁における第1の応力印加膜60のうち、記憶層12を覆う部分は、第1の応力印加膜60のうちの参照膜18を覆う部分に比べて厚くなっていることが好ましい。さらに、第2の応力印加膜61が、MTJ素子1の上面に、第1の応力印加膜60を介して形成されている。この第1の応力印加膜60は、第1の実施形態と同様に、MTJ素子1の側壁に対して、図6の矢印Aに示されるように、記憶層12と参照層18との磁化方向に沿って上下に引っ張るような引張応力を与える膜である。しかしながら、このような引張応力を与えると同時に、MTJ素子1の上面に対して、図6の矢印Bに示されるような、記憶層12と参照層18との磁化方向に対して垂直である方向に沿って引張応力をも与える。この矢印Bに示される引張応力は、MTJ素子1の特性を悪化させることとなり、好ましいものではない。しかし、本実施形態においては、第2の応力印加膜61が、MTJ素子1の上面に第1の応力印加膜60を介して形成されており、この第2の応力印加膜61は、MTJ素子1の上面に対して、図6の矢印Cに示されるような、記憶層12と参照層18との磁化方向に対して垂直である方向に沿って圧縮応力を与え、矢印Bに示される引張応力を緩和あるいは相殺している。これにより、MTJ素子1の特性の悪化を避けることができる。また、第2の応力印加膜61は、第1の応力印加膜60による引張応力矢印Bよりも大きな圧縮応力矢印CをMTJ素子1の上面に与えるような膜であることが好ましい。このようにすることで、先に説明した第1から第3の実施形態のように応力を与えることができ、従って、記憶層12と参照層18の各磁化膜の格子に対して一定方向のひずみを与え、その方向の磁化を安定化することができる。第1の応力印加膜60は、第1の実施形態と同様に応力を有する膜であれば良く、例えば1GPaを超える圧縮応力を有するようなプラズマSiN膜、Al2O3等を用いることができる。第2の応力印加膜61も、第1の実施形態と同様に応力を有する膜であれば良く、例えば1GPaを超える圧縮応力を有するようなSiN膜、金属酸化膜等を用いることができる。図6に示される第1の応力印加膜60及び第2の応力印加膜61は、以下のようにして作成される。第1の実施形態と同様にMTJ素子1の形成後、第1の応力印加膜60がMTJ素子1の上面及び側壁を被覆するように堆積される。第1の応力印加膜60は、例えば、MOCVDMetalOrganicChemicalVaporDeposition、又は、ALDによって形成することができる。次に、MTJ素子1の上面に第2の応力印加膜61を例えばスパッタリングにより形成する。第2の応力印加膜61は、例えばプラズマSiN膜であれば第1の実施形態と同様の条件にて形成すればよい。または、アモルファス状態の酸化物Al2O3、TiO、HfO2、SiO2等、アモルファス高誘電体膜などを成膜し、RTA、RTOなどの熱処理を行い、これらの膜を緻密化して形成しても良い。第2の応力印加膜61は、異方的に堆積されるため、MTJ素子1の上面の上に堆積されるが、その側壁にはほとんど堆積しない。そして、本実施形態では、第1の応力印加膜60及び第2の応力印加膜61の形成後に、それぞれ、第1の応力印加膜60及び第2の応力印加膜61に上部からイオンを照射して加工することにより、フォトリソグラフィの工程を行う必要がない。従って、製造工程が短縮され、ひいてはMTJ素子1へ与えるプロセスダメージが比較的小さくなるので、MTJ素子1の信頼性を高くすることができる。本実施形態によれば、MTJ素子1の側壁に対して、記憶層12及び参照層18の磁化方向に沿って引張応力を与える第1の応力印加膜60を有することから、第1の実施形態と同様に、記憶層12及び参照層18の各磁化膜の格子に対して一定方向のひずみを与え、その方向の磁化を安定化することができる。さらに、MTJ素子1の上面に対して、記憶層12及び参照層18の磁化方向に対して垂直である方向に沿って圧縮応力を与える第2の応力印加膜61を有することから、MTJ素子1の上面に位置する第1の応力印加膜60が与える引張応力を緩和あるいは相殺し、MTJ素子1の上面に位置する第1の応力印加膜60による、MTJ素子1の特性の悪化を避けることができる。なお、本実施形態は、第2の実施形態の埋込み膜40を有しても良く、さらに、第3の実施形態における底部応力印加膜50を有していても良い。そして、本実施形態においても、第1の実施形態と同様に、記録層12と参照層18との位置を入れ替えても良い。なお、上記の第1から第4の実施形態においては、半導体基板10は、必ずしもシリコン基板でなくてもよく、他の基板でも良い。また、このような種々の基板上に半導体構造等が形成されたものでも良い。本発明の実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。"