差動増幅器と、負荷が接続される出力端子と前記差動増幅器の入力部との間に介挿された帰還抵抗とを有し、前記出力端子からの出力信号を前記帰還抵抗により前記差動増幅器の入力部に負帰還させつつ、前記差動増幅器により入力信号を増幅し、前記負荷を駆動する出力信号を前記出力端子から発生する電力増幅器において、オフセット補正指令が与えられることにより当該差動増幅器の出力信号に発生しているオフセットを小さくする制御を行うオフセット制御手段と、無信号入力状態における前記電力増幅器の出力信号に対応した直流電圧を出力する直流電圧発生手段と、放電指令が与えられることにより、前記電力増幅器の出力端子と基準電圧線との間に放電経路を形成する放電手段と、トリガ信号が与えられることにより、前記直流電圧発生手段を前記電力増幅器の出力端子に接続して、前記直流電圧発生手段の出力する直流電圧を前記帰還抵抗を介して前記差動増幅器の入力部に与え、次いで前記オフセット制御手段にオフセット補正指令を与え、次いで前記放電手段に放電指令を与え、次いで前記電力増幅器に増幅動作を開始させる制御手段とを具備することを特徴とする電力増幅器。前記電力増幅器は、前記差動増幅器の出力信号によりパルス幅変調された相補的な矩形パルスを2個の出力端子から出力するD級増幅器であり、前記2個の出力端子の各々と前記直流電圧発生手段の出力端子との間に2個のスイッチが各々介挿され、前記放電手段は、前記直流電圧発生手段の出力端子と前記基準電圧線との間に介挿されており、前記制御手段は、前記2個のスイッチをONさせ、前記直流電圧発生手段が出力する直流電圧を前記2個のスイッチを介して前記電力増幅器の2個の出力端子に供給させ、前記オフセット制御手段にオフセット補正指令を与えた後、前記放電手段に放電指令を与え、前記2個の出力端子から前記2個のスイッチおよび前記放電手段を介して前記基準電圧線への放電を行わせることを特徴とする請求項1に記載の電力増幅器。前記放電手段は、直列接続された電界効果トランジスタと抵抗を含むことを特徴とする請求項1または2に記載の電力増幅器。ところで、D級増幅器等の電力増幅器にスピーカを接続する場合、通常、容量を含んだローパスフィルタが電力増幅器とスピーカとの間に介挿される。このようなローパスフィルタおよびスピーカが電力増幅器に接続された状態において、上述したオフセットキャンセル動作を行わせる場合、直流電圧を出力端子に与えるときにその直流電圧によりローパスフィルタの容量が充電される。ここで、オフセットキャンセル動作が終了した後、ローパスフィルタの容量に電荷が残存している状態で電力増幅器が動作を開始すると、ローパスフィルタに接続されたスピーカからポップ音が放音される可能性がある。この発明は以上のような事情に鑑みてなされたものであり、オフセットキャンセル後の電力増幅器の動作開始時に電力増幅器に接続されたスピーカからポップ音が放音されるのを防止する技術的手段を提供することを目的としている。この発明は、差動増幅器と、負荷が接続される出力端子と前記差動増幅器の入力部との間に介挿された帰還抵抗とを有し、前記出力端子からの出力信号を前記帰還抵抗により前記差動増幅器の入力部に負帰還させつつ、前記差動増幅器により入力信号を増幅し、前記負荷を駆動する出力信号を前記出力端子から発生する電力増幅器において、オフセット補正指令が与えられることにより当該差動増幅器の出力信号に発生しているオフセットを小さくする制御を行うオフセット制御手段と、無信号入力状態における前記電力増幅器の出力信号に対応した直流電圧を出力する直流電圧発生手段と、放電指令が与えられることにより、前記電力増幅器の出力端子と基準電圧線との間に放電経路を形成する放電手段と、トリガ信号が与えられることにより、前記直流電圧発生手段を前記電力増幅器の出力端子に接続して、前記直流電圧発生手段の出力する直流電圧を前記帰還抵抗を介して前記差動増幅器の入力部に与え、次いで前記オフセット制御手段にオフセット補正指令を与え、次いで前記放電手段に放電指令を与え、次いで前記電力増幅器に増幅動作を開始させる制御手段とを具備することを特徴とする電力増幅器を提供する。かかる発明によれば、電力増幅器の出力端子に容量を含むローパスフィルタとスピーカとからなる負荷が接続された状態において、差動増幅器のオフセットキャンセルのために、電力増幅器の出力端子に直流電圧発生手段からの直流電圧が与えられると、この直流電圧が帰還抵抗を介して差動増幅器の入力部に与えられるとともに、この直流電圧により出力端子に接続されたローパスフィルタの容量が充電される。そして、差動増幅器のオフセットキャンセルの動作が行われた後は、放電手段により電力増幅器の出力端子と基準電圧線の間に放電経路が形成され、電力増幅器の出力端子に接続された容量の充電電荷がこの放電経路を介して放電される。そして、この放電手段による容量の充電電荷の放電後、電力増幅器の増幅動作が開始される。従って、電力増幅器の増幅動作が開始される際にスピーカからポップ音が放音されるのを防止することができる。以下、図面を参照し、この発明の一実施形態について説明する。図1はこの発明による電力増幅器の一実施形態であるD級増幅器の構成を示す回路図である。図1に示す入力端子T11およびT12には、外部の信号源SIGから互いに逆極性のアナログ入力信号AINおよびAIN-が容量Cin1およびCin2を各々介して入力される。本実施形態によるD級増幅器は、この信号源SIGからのアナログ入力信号AINおよびAIN-によりパルス幅変調され、デューティ比が相補的に変化するパルス信号OUTPおよびOUTMを生成して出力端子T21およびT22から各々出力する増幅器である。図1において、入力段増幅器100は、差動増幅器101と、入力抵抗R11およびR12と、帰還抵抗R21およびR22と、スイッチSWOS1およびSWOS2とを有する。ここで、入力抵抗R11およびスイッチSWOS1は、入力端子T11と差動増幅器101の反転入力部との間に直列に介挿され、入力抵抗R12およびスイッチSWOS2は、入力端子T12と差動増幅器101の非反転入力部との間に直列に介挿されている。また、差動増幅器101の反転入力部と非反転出力部との間には帰還抵抗R21が接続されると共に、非反転入力部と反転出力部との間には帰還抵抗R22が接続される。誤差積分器110は、差動増幅器111と、容量112および113と、入力抵抗R31およびR32とを有する。ここで、差動増幅器111の反転入力部は、入力抵抗R31を介して差動増幅器101の非反転出力部に接続され、差動増幅器111の非反転入力部は入力抵抗R32を介して差動増幅器101の反転出力部に接続されている。また、差動増幅器111の反転入力部と非反転出力部との間には容量112が介挿され、非反転入力部と反転出力部との間には容量113が介挿されている。また、D級増幅器の出力端子T21と差動増幅器111の反転入力部との間には帰還抵抗R41が介挿され、D級増幅器の出力端子T22と差動増幅器111の非反転入力部との間には帰還抵抗R42が介挿されている。誤差積分器110は、入力抵抗R31およびR32を介して入力される正逆2相の入力信号SAおよびSBと、帰還抵抗R41およびR42を介して帰還されるD級増幅器の出力パルス信号OUTPおよびOUTMとの誤差を積分し、積分値を示す正逆2相の積分値信号SCおよびSDを差動増幅器111の非反転出力部および反転出力部から各々出力する。本実施形態において、誤差積分器110の差動増幅器111は、電流値が可変の定電流源を備えており、差動トランジスタペアを構成する各トランジスタの一方を選択して、この定電流源の出力電流を流すことにより、入力オフセットを発生させることが可能な構成となっている。コンパレータ140およびオフセット制御部141は、オフセット補正指令信号CANが与えられた場合に、差動増幅器111の非反転出力部および反転出力部の各出力信号間のオフセットがなくなるように差動増幅器111の入力オフセットを制御する手段である。本実施形態では、無信号入力時においてD級増幅器の出力パルス信号OUTPおよびOUTMにオフセット電圧が発生した場合に、このコンパレータ140およびオフセット制御部141からなる手段により、差動増幅器111に発生させる入力オフセットを適切に制御することにより、出力パルス信号OUTPおよびOUTMに現われるオフセット電圧をキャンセルする。パルス幅変調回路120には誤差積分器110が出力する積分値信号SCおよびSDが入力される。パルス幅変調回路120は、図示しない三角波発生回路が発生する三角波信号をキャリアとし、このキャリアを用いて、積分値信号SCおよびSDによりパルス幅変調された相補的な2相のパルスPおよびMを発生する。駆動回路130は、出力バッファ131および132を有する。これらの出力バッファ131および132は、いわゆる3ステートバッファであり、出力状態を切り換えるためのイネーブル信号ENが与えられる。ここで、イネーブル信号ENがHレベルである場合、出力バッファ131は、パルス幅変調回路120が出力するパルスPを出力パルス信号OUTPとして出力端子T21に出力し、出力バッファ132は、パルス幅変調回路120が出力するパルスMを出力パルス信号OUTMとして出力端子T22に出力する。一方、イネーブル信号ENがLレベルである場合、出力バッファ131および132は、各々の出力インピーダンスがハイインピーダンスになる。オフセットキャンセル制御回路160は、このD級増幅器のリセット時または起動時等に発生するトリガ信号INITに応じて、D級増幅器の出力パルス信号OUTPおよびOUTMに含まれるオフセット電圧をキャンセルするための制御を行う回路である。なお、このオフセットキャンセル制御回路160の詳細については後述する。D級増幅器の出力端子T21およびT22には、ローパスフィルタを介してスピーカが接続されている。ここで、ローパスフィルタは、出力パルス信号OUTPおよびOUTMからパルス幅変調におけるキャリア周波数成分を除去するためのフィルタである。図1にはこの出力端子T21およびT22に接続されたローパスフィルタおよびスピーカの等価回路が示されている。ここで、出力端子T21には、インダクタL1の一端が接続され、このインダクタL1の他端は、スピーカの内部抵抗R0の一端に接続される。また、出力端子T22には、インダクタL2の一端が接続され、このインダクタL2の他端は、スピーカの内部抵抗R0の他端に接続されている。インダクタL1の他端とインダクタL2の他端との間には容量C0が接続されている。さらにインダクタL1の他端と接地線との間には容量C1が、インダクタL2の他端と接地線との間には容量C2が介挿されている。以上の構成において、通常動作時は、スイッチSWOS1およびSWOS2がON、イネーブル信号ENはHレベルとされる。図2は、この通常動作時におけるD級増幅器の出力パルス信号OUTPおよびOUTMの波形を例示するものである。なお、この例では、出力バッファ131および132の電源電圧が15V、差動増幅器101および差動増幅器111の電源電圧は3.3Vとなっている。通常動作において、入力段増幅器100は、アナログ信号AINとアナログ入力信号AIN-との差分を増幅し、正逆2相の信号SAおよびSBを出力する。誤差積分器110は、この正逆2相の入力信号SAおよび信号SBと、帰還抵抗R41およびR42を介して帰還される出力パルス信号OUTPおよびOUTMとの誤差を積分し、正逆2相の積分値信号SCおよびSDを出力する。パルス幅変調回路120は、正逆2相の積分値信号SCおよびSDと三角波信号とを比較することにより、パルス幅変調されたパルス信号PおよびMを出力する。出力バッファ131および132は、イネーブル信号ENがHレベルであるため、このパルス信号PおよびMを出力パルス信号OUTPおよびOUTMとして出力端子T21およびT22に各々出力する。ここで、無信号入力状態では、誤差積分器110に入力される正相信号SAと逆相信号SBとの差分はゼロである。また、誤差積分器110の出力する積分値信号SCおよびSDの差分がゼロであるとき、パルス幅変調回路120は、デューティ比が50であり、互いに逆相のパルス信号PおよびMを出力する構成となっている。従って、デューティ比が50の出力パルス信号OUTPおよびOUTMが出力バッファ131および132から出力され、帰還抵抗R41およびR42を介して誤差積分器110に帰還される。この場合、誤差積分器110への入力信号SCおよびSDの差分がゼロであり、かつ、帰還信号OUTPおよびOUTMの各々の平均電圧の差分がゼロであるため、誤差積分器110が出力する積分値信号SCおよびSDの差分もゼロとなる。従って、無信号入力状態では、デューティ比が50であり、互いに逆相の信号OUTPおよびOUTMが出力バッファ131および132から出力され続けることとなる。このとき、図2aに示すように、出力パルス信号OUTPのデューティ比は50パーセントであるから、この出力パルス信号OUTPの信号レベルの平均値は7.5Vとなる。また、出力パルス信号OUTMのデューティ比も50パーセントであるから、その平均値も7.5Vとなる。従って、無信号入力状態では、スピーカの両方の入力端子に7.5Vが印加され、その差電圧は0Vとなるので、スピーカは駆動されず音が出ない。次に無信号入力状態からアナログ入力信号AINの信号レベルが上昇し、その逆極性のアナログ入力信号AIN-の信号レベルが低下すると、出力パルス信号OUTPのHレベルの期間が増加すると共に、出力パルス信号OUTMのLレベルの期間が増加する。すなわち、出力パルス信号OUTPのデューティ比が増加し、出力パルス信号OUTMのデューティ比が減少する。この場合、図2bに示すように出力パルス信号OUTPの平均値は無信号入力時の7.5Vよりも高い例えば9.5Vになり、一方、出力パルス信号OUTMの平均値は無信号入力時の7.5Vよりも低い例えば5.5Vになる。従って、スピーカの入力端子間の差電圧が例えば4V=9.5V-5.5Vとなり、スピーカのコーン紙が例えば前方に駆動される。逆に、無信号入力状態から、アナログ入力信号AINの信号レベルが低下し、アナログ入力信号AIN-が上昇すると、上述とは逆に、図2cに示すように出力パルス信号OUTPのデューティ比が減少する一方、出力パルス信号OUTMのデューティ比が増加する。これにより、スピーカの入力端子間の差電圧が例えば-4V=5.5V-9.5Vとなり、スピーカのコーン紙が例えば後方に駆動される。以上のように、通常の増幅動作では、アナログ入力信号AINの信号レベルに応じて出力パルス信号OUTPおよび出力パルス信号OUTMの各デューティ比を相補的に制御することにより、スピーカの両端子間に差電圧を発生させてスピーカを駆動している。ところで、図1に示すD級増幅器において、差動増幅器101に入力オフセットがあると、無信号入力時における差動増幅器101の出力信号SAおよびSB間にオフセット電圧が発生し、信号SAおよびSBのそれぞれの平均電圧は、同相帰還回路によって設定される基準電圧電源電圧の2分の1の1.65Vから異なった値となる。このオフセット電圧は、帰還抵抗R41およびR42と誤差積分器110とパルス幅変調回路120と出力バッファ131および132とによって形成される負帰還増幅器の増幅率R41/R31倍されて出力端子T21およびT22間の差電位オフセット電圧として現れる。また、差動増幅器111に入力オフセットがある場合も、信号SCおよびSD間にオフセット電圧が発生し、信号SCおよびSDのそれぞれの平均電圧は、同相帰還回路によって設定される基準電圧の1.65Vから異なった値となる。さらに、帰還抵抗R41およびR42間に抵抗値の差がある場合または入力抵抗R31およびR32間に抵抗値の差がある場合にも、出力パルス信号OUTPおよびOUTM間にオフセット電圧が発生し、出力パルス信号OUTPおよびOUTMのそれぞれの平均電圧が7.5Vから異なった値となる。その理由を以下に説明する。図2aに示したように無信号入力時における出力パルス信号OUTPおよびOUTMは、それぞれデューティ比50の相補的な矩形波となる。駆動回路130の電源電圧が15Vであるので、差動増幅器にオフセット電圧が存在せず、正相側と逆相側との抵抗値もすべて等しい理想的な条件では出力パルス信号OUTPおよびOUTMの平均電圧は前述したように両者共に7.5Vである。一方、電源電圧が3.3Vである差動増幅器101の出力信号SAおよびSBのそれぞれの平均電圧は、電源電圧の2分の1である基準電圧VREFに一致するように同相帰還がなされているため1.65Vである。従って、出力パルス信号OUTPおよびOUTMの平均値と出力信号SAおよびSBの平均値との電圧差である5.85Vが、帰還抵抗R41と誤差積分器110の入力抵抗R31および帰還抵抗R42と誤差積分器110の入力抵抗R32にそれぞれ印加される。その結果、帰還抵抗R41と入力抵抗R31の抵抗値の和に応じた電流が、駆動回路130の出力部から帰還抵抗R41と入力抵抗R31とを介して差動増幅器101の正相出力部に流れる。同様に、帰還抵抗R42と入力抵抗R32の抵抗値の和に応じた電流が、駆動回路130の出力部から帰還抵抗R42と入力抵抗R32とを介して差動増幅器101の逆相出力部に流れる。ここで、帰還抵抗R41とR42の抵抗値に差があった場合を考える。差動増幅器111の2つの入力部の電圧は、帰還がなされているために等しい。従って、入力抵抗R31の両端に印加される電圧と、入力抵抗R32の両端に印加される電圧とは等しいので、それぞれの抵抗に流れる電流は等しくなる。そして、上記の値の等しい電流は、それぞれ帰還抵抗R41およびR42を流れるので、出力バッファ131および132の出力部には帰還抵抗R41およびR42の電圧降下の差が生じる。従って、帰還抵抗R41およびR42間の抵抗値の差に応じたオフセット電圧が出力パルス信号OUTPおよびOUTM間に生じる。これらと同様に、入力抵抗R31およびR32間に抵抗値に差があった場合は、抵抗値の差に応じた差を持った電流が帰還抵抗R41およびR42に各々流れ、それに起因したオフセット電圧が出力パルス信号OUTPおよびOUTM間に現れる。これらのオフセット電圧は、すべてが複合されて出力端子T21およびT22に現れ、そのオフセット電圧によってスピーカが駆動されると、電源切断時やミュート時にポップ音が発生する原因となる。そこで、本実施形態によるD級増幅器では、差動増幅器111の入力オフセットを制御するためのコンパレータ140およびオフセット制御部141と、オフセットキャンセル制御回路160が設けられている。図3は本実施形態におけるオフセットキャンセル制御回路160の構成を示す回路図である。このオフセットキャンセル制御回路160は、制御部161と、直流電圧発生回路170と、NチャネルMOSFETMetalOxideSemiconductorFieldEffectTransistor;金属-酸化膜-半導体構造の電界効果トランジスタであり、以下、単にトランジスタという。181、182および183と、放電用抵抗RDISとを有している。直流電圧発生回路170は、無信号入力状態において、オフセットのない理想的な状態のD級増幅器から得られる出力パルス信号OUTPおよびOUTMデューティ比50の相補的な矩形波の平均電圧と同じ電圧値の直流電圧を出力する回路である。図示の例では、直流電圧発生回路170は、Pチャネルトランジスタ171および175と、Nチャネルトランジスタ172~174と、抵抗RRにより構成されている。ここで、Pチャネルトランジスタ171は、図示しない定電流源の出力電流IREFがソースに与えられるようになっており、ゲートに信号SW_Aが与えられる。Nチャネルトランジスタ174、172および173は、各々のソースが接地されている。そして、Nチャネルトランジスタ174および172のドレインはPチャネルトランジスタ171のドレインに接続されている。そして、Pチャネルトランジスタ171、Nチャネルトランジスタ174および172のドレイン同士の接続点はNチャネルトランジスタ172および173の各ゲートに接続されている。Pチャネルトランジスタ175は、ソースが図1における出力バッファ131および132の電源である電源PVDDに接続されており、ドレインが抵抗RRを介してNチャネルトランジスタ173のドレインに接続されており、ゲートに信号SW_Aが与えられる。そして、Nチャネルトランジスタ173のドレインと抵抗RRとの接続点がこの直流電圧発生回路170の出力端子T30となっている。この構成において、信号SW_AがHレベルである場合、Pチャネルトランジスタ171および175がOFFとなる。また、Nチャネルトランジスタ174がONとなって、Nチャネルトランジスタ173のゲート電圧が0Vになるため、Nチャネルトランジスタ173がOFFとなる。このため、直流電圧発生回路170の出力端子T30における出力インピーダンスは、ハイインピーダンスとなる。一方、信号SW_AがLレベルである場合、Pチャネルトランジスタ171および175がON、Nチャネルトランジスタ174がOFFとなる。この場合、Nチャネルトランジスタ172および173がカレントミラーとして機能し、Nチャネルトランジスタ173に定電流IREFに比例した電流が流れ、直流電圧発生回路170の出力端子T30における出力電圧は、Nチャネルトランジスタ173のドレイン電流に抵抗RRの抵抗値を乗算した電圧を電源電圧PVDDから差し引いた電圧となる。本実施形態では、この直流電圧発生回路170の出力電圧が、無信号入力状態において、オフセットのない理想的な状態のD級増幅器から得られる出力パルス信号OUTPおよびOUTMの平均電圧と同じ電圧値本実施形態では電源電圧15Vの2分の1である7.5Vになるように、定電流IREFおよび抵抗RRの抵抗値が決められている。Nチャネルトランジスタ181は、直流電圧発生回路170の出力端子T30とD級増幅器の出力端子T21との間に介挿されている。また、Nチャネルトランジスタ182は、直流電圧発生回路170の出力端子T30とD級増幅器の出力端子T22との間に介挿されている。これらのNチャネルトランジスタ181および182の各ゲートには信号SW_Bが与えられる。この信号SW_BがLレベルであるときNチャネルトランジスタ181および182はOFFとなり、直流電圧発生回路170の出力端子T30はD級増幅器の出力端子T21およびT22から切り離される。一方、信号SW_BがHレベルであるときNチャネルトランジスタ181および182はONとなり、直流電圧発生回路170の出力端子T30はD級増幅器の出力端子T21およびT22に接続される。Nチャネルトランジスタ183はソースが接地され、ドレインが放電用抵抗RDISを介して直流電圧発生回路170の出力端子T30に接続されており、ゲートに放電指令信号DSICHGが与えられるようになっている。このNチャネルトランジスタ183および放電用抵抗RDISは、直流電圧発生回路170の出力端子T30がD級増幅器の出力端子T21およびT22に接続された状態において、アクティブレベルHレベルの放電指令信号DSICHGが与えられることにより、D級増幅器の出力端子T21およびT22と基準電圧線この例では接地線との間に放電経路を形成する放電手段として機能する。制御部161は、D級増幅器のリセット時または起動時等にトリガ信号INITが発生するのに応じて、信号SW_AおよびSW_B、放電指令信号DISCHG、イネーブル信号EN、オフセット補正指令信号CANを所定の手順に従って変化させ、D級増幅器にオフセットキャンセル動作を行わせ、増幅動作を開始させる回路である。図4は本実施形態によるD級増幅器においてオフセットキャンセルが行われて増幅動作が開始される過程を示すタイムチャートである。なお、図4において、OUTは、D級増幅器の出力信号OUTPおよびOUTMを示す。制御部161は、トリガ信号INITが与えられると、図4に示すように、まず、出力チャージのための制御を行う。より具体的には、制御部161は、信号SW_AをLレベル、信号SW_BをHレベルとする。また、制御部161は、イネーブル信号ENを非アクティブレベルLレベルとしてD級増幅器の出力バッファ131および132の出力インピーダンスをハイインピーダンスとする。さらに制御部161は、スイッチSWOS1およびSWOS2をOFFとし、外部からの入力信号を遮断してD級増幅器を無信号入力状態にする。信号SW_AがLレベルになると、Pチャネルトランジスタ175および171がON、Nチャネルトランジスタ174がOFFとなることから、直流電圧発生回路170から無信号入力時におけるD級増幅器の出力パルス信号OUTPおよびOUTMの平均電圧の理想値に対応した直流電圧本実施形態では電源電圧15Vの2分の1である7.5Vが出力される。また、信号SW_BがHレベルになると、Nチャネルトランジスタ181および182がONとなる。この場合、出力バッファ131および132がハイインピーダンス状態であるので、D級増幅器の出力信号OUTPおよびOUTMは、直流電圧発生回路170が出力する直流電圧に追従して上昇する。このとき出力端子T21およびT22に接続されたローパスフィルタの容量C1およびC2が出力信号OUTPおよびOUTMにより充電される。そして、D級増幅器の出力信号OUTPおよびOUTMは、帰還抵抗R41およびR42を各々介して、誤差積分器110における差動増幅器111の反転入力部および非反転入力部に各々供給される。これにより、差動増幅器111への帰還状態は、無信号入力時においてデューティ比50の相補的な矩形波である出力パルス信号OUTPおよびOUTMがD級増幅器から出力されているときの帰還状態と同じになる。ここで、帰還抵抗R41およびR42の各一端には帰還経路が形成された実際の無信号入力時と同様のバイアスOUTP=OUTM=7.5Vが与えられるが、帰還抵抗R41およびR42間に抵抗値の差があると、帰還抵抗R41およびR42の各々に流れる電流値に差が生じ、差動増幅器111の反転入力部と非反転入力部との間にオフセット電圧が発生する。具体的には、7.5-1.65=5.85[V]の電圧が帰還抵抗R41と入力抵抗R31に印加されるため、差動増幅器111の逆相入力部には1.655.85×R31/R31R41[V]の電圧が印加される。同様に、差動増幅器111の正相入力部には1.655.85×R32/R32R42[V]の電圧が印加される。この結果、入力抵抗R31、R32および帰還抵抗R41、R42の抵抗値のばらつきに応じた電圧差つまりオフセット電圧が、差動増幅器111の入力部に発生する。このオフセット電圧は、帰還経路が形成されている通常動作における無信号入力時に発生するオフセット電圧と等しい。それに加えて、差動増幅器101の出力信号SAおよびSB間にオフセット電圧がある場合には、そのオフセット電圧が差動増幅器111に入力される。また、差動増幅器111の差動トランジスタペアの各トランジスタ間に相互コンダクタンス等の不均衡がある場合には、それに起因したオフセット電圧が、差動増幅器111の入力部に発生する。出力チャージの過程では、このような様々な要因によるオフセット電圧が差動増幅器111の入力部に集約されて現れ、そのオフセット電圧が差動増幅器111により増幅されて出力信号SCおよびSDに現われる。出力チャージの過程を終えると、制御部161は、オフセットキャンセルのための制御を行う。具体的には制御部161は、オフセット補正指令信号CANをオフセット制御部141に対して出力する。これによりオフセット制御部141は、差動増幅器111の出力信号SCおよびSD間に現在発生しているオフセット電圧をなくすための入力オフセット電圧を差動増幅器111に発生させるための制御を行う。具体的には、オフセット制御部141は、コンパレータ140の出力信号Compの信号レベルを監視し、この信号レベルが初期状態から反転するまで、差動増幅器111においてオフセット調整用の定電流源から差動トランジスタペアの一方のトランジスタに流す電流値を所定量ずつ変更する動作を繰り返す。この結果、差動増幅器111は、上述した様々な要因によるオフセット電圧がキャンセルされた状態となる。なお、このようなオフセットキャンセルの制御の詳細は例えば特許文献1に開示されている。次に制御部161は、所定時間長の安定期間を経てD級増幅器に増幅動作を開始させる制御を行う。ここで、安定期間が始まると、制御部161は、Nチャネルトランジスタ181および182を引き続きONにした状態において、信号SW_AをHレベルにして直流電圧発生回路170の出力インピーダンスをハイインピーダンスとし、放電指令信号DSICHGをアクティブレベルHレベルにしてNチャネルトランジスタ183をONにする。この結果、出力チャージの過程において容量C1およびC2に充電された電荷が、インダクタL1およびNチャネルトランジスタ181からなる経路並びにインダクタL2およびNチャネルトランジスタ182からなる経路を各々介した後、放電用抵抗RDISおよびNチャネルトランジスタ183を介して接地線に放電される。この結果、出力信号OUTPおよびOUTMが0Vまで減衰する。本実施形態では、出力信号OUTPおよびOUTMの波形に大きなリンギングを発生させることなく極力短い安定期間で出力信号OUTPおよびOUTMを0Vまで減衰させることができるように放電用抵抗RDISの抵抗値が決定されている。安定期間が終了すると、制御部161は、D級増幅器に増幅動作を開始させるための制御を行う。具体的には制御部161は、放電指令信号DISCHGを非アクティブレベルLレベルにしてNチャネルトランジスタ183をOFFとし、信号SW_BをLレベルにすることによりNチャネルトランジスタ181および182をOFFにし、直流電圧発生回路170および放電用抵抗RDISを出力端子T21およびT22から切り離す。また、制御部161は、スイッチSWOS1およびSWOS2をONにするとともに、イネーブル信号ENをHレベルにする。これによりD級増幅器では、信号源SIGからの入力信号が差動増幅器101に供給されるようになり、通常の増幅動作が開始され、出力バッファ131および132から出力端子T21およびT22に出力パルス信号OUTPおよびOUTMが出力される。以上が本実施形態の詳細である。次に従来技術と対比しつつ本実施形態の効果を説明する。図5は従来のD級増幅器におけるオフセットキャンセル制御回路160Aの構成を示す回路図である。図5に示すように、従来のオフセットキャンセル制御回路160Aは、本実施形態におけるNチャネルトランジスタ183および放電用抵抗RDISに相当するものを有しておらず、同オフセットキャンセル制御回路160Aの制御部161Aは、放電指令信号DISCHGを発生する機能を有していない。図6は従来のD級増幅器においてオフセットキャンセルが行われて増幅動作が開始される過程を示すタイムチャートである。図6に示すように、従来のD級増幅器の制御部161Aは、安定期間の開始タイミングにおいて、信号SW_AをHレベルに立ち上げると同時に、信号SW_BをLレベルに立ち下げ、直流電圧発生回路170を出力端子T21およびT22から切り離していた。このため、安定期間では、容量C1に充電された電荷が、インダクタL1、帰還抵抗R41および入力抵抗R31からなる第1の経路を介して差動増幅器101の非反転出力部に流れ込み、容量C2に充電された電荷が、インダクタL2、帰還抵抗R42および入力抵抗R32からなる第2の経路を介して差動増幅器101の反転出力部に流れ込む図1参照。この場合、第1および第2の経路の時定数が大きいため、安定期間が終了しても容量C1およびC2に充電電荷が残存する場合がある。このような状態において、D級増幅器の増幅動作が開始されると、その時点において容量C1およびC2に残存している充電電荷の影響によりスピーカからポップ音が放音される場合がある。これに対し、本実施形態によれば、図4を参照して説明したように、オフセットキャンセル後の安定期間において放電指令信号DSICHGをアクティブレベルとすることによりNチャネルトランジスタ183がONとされ、容量C1およびC2の充電電荷が放電用抵抗RDISおよびNチャネルトランジスタ183を介して放電される。このため、容量C1およびC2の充電電荷が従来技術の場合よりも速やかに放電され、安定期間内に容量C1およびC2の充電電荷量が十分に小さな量になる。従って、D級増幅器が増幅動作を開始する際にポップ音が発生するのを防止することができる。以上、この発明の一実施形態について説明したが、これ以外にも、この発明には他の実施形態が考えられる。例えば次の通りである。1上記実施形態では、直流電圧発生回路170の出力端子T30とD級増幅器の出力端子T21およびT22とを相互に接続し、または切り離すためのスイッチ手段としてMOSFET具体的にはNチャネルトランジスタ181および182を使用したが、MOSFET以外の半導体スイッチあるいは電磁リレー等のスイッチを使用してもよい。放電手段を構成するNチャネルトランジスタ183についても同様である。2上記実施形態では、この発明による電力増幅器の一例として、差動型のD級増幅器を挙げた。しかし、この発明は、シングルエンド型のD級増幅器に適用してもよい。また、この発明の適用範囲は、D級増幅器に限定されるものではない。この発明は、帰還抵抗を備えており、この帰還抵抗を介して差動増幅器に直流電圧を与えてオフセットキャンセルの動作を行う構成の全ての電力増幅器に適用可能である。