受信データ信号のデータをサンプルすべきデータサンプリングクロックとして第1のクロックと、前記受信データ信号のエッジをサンプルすべきエッジサンプリングクロックとして第2のクロックと、を外部クロックから生成し、且つ前記第1のクロックおよび前記第2のクロックの位相を調整するクロックリカバリ回路と、前記第1のクロックで前記受信データ信号をサンプルした結果をデータサンプリング結果として出力し、第2のクロックで前記受信データ信号をサンプルした結果をエッジサンプリング結果として出力する位相検出回路と、前記エッジサンプリング結果と、予め設定されたデータパターンとを比較し、前記エッジサンプリング結果と前記データパターンとが一致した場合、誤ロック状態であると判断し、誤ロック状態検出信号を出力する結果比較回路と、を備え、前記クロックリカバリ回路は、前記データサンプリング結果と前記エッジサンプリング結果に基づいて、前記第1のクロックおよび前記第2のクロックの位相を調整し、前記誤ロック状態検出信号が入力されると、前記第1のクロックおよび前記第2のクロックの位相の調整をリセットすることを特徴とするCDR回路。受信データ信号のデータをサンプルすべきデータサンプリングクロックとして第1のクロックと、前記受信データ信号のエッジをサンプルすべきエッジサンプリングクロックとして第2のクロックと、を生成し、且つ前記第1のクロックおよび前記第2のクロックの位相を調整するクロックリカバリ回路と、前記第1のクロックで前記受信データ信号をサンプルした結果をデータサンプリング結果として出力し、第2のクロックで前記受信データ信号をサンプルした結果をエッジサンプリング結果として出力する位相検出回路と、前記エッジサンプリング結果と、予め設定されたデータパターンとを比較し、前記エッジサンプリング結果と前記データパターンとが一致した場合、誤ロック状態であると判断し、誤ロック状態検出信号を出力する結果比較回路と、を備えることを特徴とするCDR回路。前記クロックリカバリ回路は、前記誤ロック状態検出信号に応じて、前記第1のクロックと前記第2のクロックを入れ替えて、前記第1のクロックを前記エッジサンプリングクロックとして、且つ前記第2のクロックをデータサンプリングクロックとして、前記位相検出回路に出力し、前記位相検出回路は前記受信データ信号を前記第2のクロックでサンプルした結果を前記データサンプリング結果として出力し、且つ、前記受信データ信号を前記第1のクロックでサンプルした結果を前記エッジサンプリング結果として出力することを特徴とする請求項2に記載のCDR回路。前記位相検出回路は、前記誤ロック状態検出信号に応じて、前記第1のクロックと前記第2のクロックを入れ替えて、前記受信データ信号を前記第2のクロックでサンプルした結果を前記データサンプリング結果として出力し、前記受信データ信号を前記第1のクロックでサンプルした結果を前記エッジサンプリング結果として出力することを特徴とする請求項2に記載のCDR回路。前記クロックリカバリ回路は、前記データサンプリング結果と前記エッジサンプリング結果に基づいて、前記第1のクロックで前記受信データ信号のデータの位相をロックするように、前記第1のクロックおよび前記第2のクロックの位相を調整することを特徴とする請求項1ないし4のいずれかに記載のCDR回路。誤ロック状態を検出し、この誤ロック状態から復帰することが可能なCDR回路を提供する。実施例に従ったCDR回路は、受信データ信号のデータをサンプルすべきデータサンプリングクロックとして第1のクロックと、前記受信データ信号のエッジをサンプルすべきエッジサンプリングクロックとして第2のクロックと、を外部クロックから生成し、且つ前記第1のクロックおよび前記第2のクロックの位相を調整するクロックリカバリ回路を備える。CDR回路は、前記第1のクロックで前記受信データ信号をサンプルした結果をデータサンプリング結果として出力し、第2のクロックで前記受信データ信号をサンプルした結果をエッジサンプリング結果として出力する位相検出回路を備える。CDR回路は、前記エッジサンプリング結果と、予め設定されたデータパターンとを比較し、前記エッジサンプリング結果と前記データパターンとが一致した場合、誤ロック状態であると判断し、誤ロック状態検出信号を出力する結果比較回路と、を備える。前記クロックリカバリ回路は、クロックリカバリ回路は、前記データサンプリング結果と前記エッジサンプリング結果に基づいて、前記第1のクロックおよび前記第2のクロックの位相を調整し、前記誤ロック状態検出信号が入力されると、前記第1のクロックおよび前記第2のクロックの位相の調整をリセットする。ここで、図1は、デタミニスティックなジッタを含む受信データ信号のアイパターンにおいて、ロックすべき位相を示す図である。また、図2は、デタミニスティックなジッタを含む受信データ信号のアイパターンにおいて、正常なロック状態を示す図である。また、図3は、デタミニスティックなジッタを含む受信データ信号のアイパターンにおいて、誤ロック状態を示す図である。図1に示すように、デタミニスティックなジッタを含む受信データ信号のアイパターンにおいて、理想的には、1UIUnitIntervalのデータに対応する部位分がロックすべきである。すなわち、ロック状態では、データパターンのデータの位相に、データをサンプルするデータサンプルクロックがロックされ、データパターンのエッジの位相に、エッジをサンプルするエッジサンプルクロックがロックされる図2。ここで、バイナリフェーズディテクタ等の位相検出回路を使用したCDR回路は、回路構成が簡単になるというメリットがある。しかし、このようなCDR回路は、検出できる位相情報には位相差の量が含まれず、遅れている、進んでいると言う情報しか得られない。このため、受信データ信号にISIInterSymbolInterference等のデタミニスティックなジッタDjが多く含まれる場合に、本来ロックすべき位相ではなく、誤った位相でロックしてしまう状態受信データ信号の遷移の間に、データサンプリングクロックによりサンプリングするタイミングが位置する状態になり得る図3。以下では、この状態を誤ロック状態と呼ぶ。この誤ロック状態では、エッジをサンプリングするはずのエッジサンプルクロックでデータを読み出せる状態になっている。すなわち、誤ロック状態のCDR回路は、データを正しく読み出すことができず、また、その状態から抜け出せない可能性がある。そこで、以下の実施例では、誤ロック状態を検出し、この誤ロック状態から復帰することが可能なCDR回路について提案する。以下、実施例について、図面に基づいて説明する。図4は、実施例1に係るCDR回路100の構成の一例を示す図である。図4に示すように、CDR回路100は、受信データ信号8B10Bエンコーダによって符号化された高速シリアルデータをクロックでサンプリングした結果を出力するようになっている。このCDR回路100は、例えば、PCIPeripheralComponentInterconnectExpress、SATASerialAdvancedTechnologyAttachment、または、USB3.0SuperSpeedUSBに適応される。このCDR回路100は、位相検出回路1と、クロックリカバリ回路2と、結果比較回路3と、を備える。クロックリカバリ回路2は、受信データ信号のデータをサンプルすべきデータサンプリングクロックとして第1のクロックと、受信データ信号のエッジをサンプルすべきエッジサンプリングクロックとして第2のクロックと、を外部クロック図示せずから生成するようになっている。また、クロックリカバリ回路2は、位相検出回路1から出力されたエッジサンプリング結果およびデータサンプリング結果位相情報に基づいて、第1のクロックの位相が受信データ信号のデータの位相から遅れているか進んでいるかを判断する。そして、クロックリカバリ回路2は、この判断した結果に基づいて、第1のクロックで受信データ信号のデータの位相をロック第2のクロックで受信データ信号のエッジをロックするように、第1のクロックおよび第2のクロックの位相を調整する。なお、受信データ信号のエッジとロックすべきデータとは、例えば、半周期だけ位相がずれている。したがって、第2のクロックは、例えば、第1のクロックに対して半周期だけ位相がずれるように設定されている。位相検出回路1は、第1のクロックで受信データ信号をサンプルした結果をデータサンプリング結果として出力し、第2のクロックで受信データ信号をサンプルした結果をエッジサンプリング結果として出力するようになっている。結果比較回路3は、エッジサンプリング結果と、予め設定されたデータパターンとを比較し、エッジサンプリング結果と該データパターンとが一致した場合、誤ロック状態であると判断し、誤ロック状態検出信号を出力するようになっている。一方、結果比較回路3は、エッジサンプリング結果と、該データパターンとを比較し、エッジサンプリング結果と該データパターンとが一致しない場合、誤ロック状態ではないと判断し、誤ロック状態検出信号を出力しないようになっている。ここで、該データパターンは、受信データ信号のデータをロック状態でサンプルしたデータパターンに対応する。特に、該データパターンは、例えば、COMMA、または、K28.5である。該データパターンは、結果比較回路3に予め記憶されている。一般的に、CDR回路は、ロック期間において、既知のデータパターンアプリケーション依存を受信する。したがって、エッジをサンプリングしたはずの結果が、その既知のデータパターンと一致した場合に、誤ロック状態であると判断できる。なお、結果比較回路3により出力された誤ロック状態検出信号は、例えば、後の信号処理等に用いられ、また、後述の実施例のように、誤ロック状態からの復帰のための制御に用いられる。次に、以上のような構成を有するCDR回路100の誤ロック状態を検出する動作の一例について説明する。先ず、クロックリカバリ回路2は、受信データ信号のデータをサンプルすべきデータサンプリングクロックとして第1のクロックと、受信データ信号のエッジをサンプルすべきエッジサンプリングクロックとして第2のクロックと、を外部クロック図示せずから生成する。そして、位相検出回路1は、第1のクロックで受信データ信号をサンプルした結果をデータサンプリング結果として出力し、第2のクロックで受信データ信号をサンプルした結果をエッジサンプリング結果として出力する。そして、結果比較回路3は、位相検出回路1から出力されたエッジサンプリング結果と、予め設定されたデータパターンとを比較し、エッジサンプリング結果と該データパターンとが一致した場合、誤ロック状態であると判断し、誤ロック状態検出信号を出力する。このようにして、CDR回路100は、誤ロック状態を検出する。以上のように、本実施例1に係るCDR回路によれば、誤ロック状態を検出することができる。既述の実施例1では、誤ロック状態を検出するCDR回路の構成の一例について説明した。本実施例2では、誤ロック状態を検出し、さらに、この誤ロック状態から復帰するCDR回路の構成の一例について説明する。図5は、実施例2に係るCDR回路200の構成の一例を示す図である。なお、図5において、図4の符号と同じ符号は、実施例1と同様の構成を示す。図5に示すように、CDR回路200は、実施例1と同様に、位相検出回路1と、クロックリカバリ回路2と、結果比較回路3と、を備える。結果比較回路3は、実施例1と同様に、エッジサンプリング結果と、予め設定されたデータパターンとを比較し、エッジサンプリング結果と該データパターンとが一致した場合、誤ロック状態であると判断し、誤ロック状態検出信号を出力するようになっている。ここで、外部の外部システム1000は、この誤ロック状態検出信号に応じて、制御信号をクロックリカバリ回路2に出力するようになっている。クロックリカバリ回路2は、本実施例では、誤ロック状態検出信号に応じて外部の外部システムが出力した制御信号の入力に応じて、第1のクロックおよび第2のクロックの位相の調整をリセットするようになっている。すなわち、クロックリカバリ回路2は、リセットすると、外部クロック図示せずから生成した第1、第2のクロックを位相調整しないで、そのまま出力するようになっている。なお、この実施例2に係るCDR回路200のその他の構成は、実施例1と同様である。次に、以上のような構成を有するCDR回路200の動作の一例について説明する。結果比較回路3は、例えば、エッジサンプリング結果と、予め設定されたデータパターンとを比較し、エッジサンプリング結果と該データパターンとが一致した場合、誤ロック状態であると判断し、誤ロック状態検出信号を出力する。そして、外部の外部システム1000は、この誤ロック状態検出信号に応じて、制御信号をクロックリカバリ回路2に出力する。クロックリカバリ回路2は、誤ロック状態検出信号に応じて外部の外部システムが出力した制御信号の入力に応じて、第1のクロックおよび第2のクロックの位相の調整をリセットする。そして、クロックリカバリ回路2は、再度、位相検出回路1か出力されたエッジサンプリング結果およびデータサンプリング結果位相情報に基づいて、第1のクロックの位相が受信データ信号のデータの位相から遅れているか進んでいるかを判断する。そして、クロックリカバリ回路2は、この判断した結果に基づいて、第1のクロックで受信データ信号のデータの位相をロック第2のクロックで受信データ信号のエッジをロックするように、第1のクロックおよび第2のクロックの位相を調整する。このように、CDR回路200は、誤ロック状態を検出したら、クロックリカバリ回路2をリセットし、もう一度ロックさせ直す。これにより、CDR回路200は、誤ロック状態から復帰することができる。以上のように、本実施例2に係るCDR回路によれば、誤ロック状態を検出し、この誤ロック状態から復帰することができる。既述の実施例2では、外部システムが出力した制御信号に応じて、クロックリカバリ回路の動作をリセットすることにより、誤ロック状態から復帰するCDR回路の構成の一例について説明した。本実施例3では、結果比較回路が出力した誤ロック状態検出信号に応じて、クロックリカバリ回路の動作をリセットすることにより、誤ロック状態から復帰するCDR回路の構成の一例について説明する。図6は、実施例3に係るCDR回路300の構成の一例を示す図である。なお、図6において、図5の符号と同じ符号は、実施例2と同様の構成を示す。図6に示すように、CDR回路300は、実施例2と同様に、位相検出回路1と、クロックリカバリ回路2と、結果比較回路3と、を備える。結果比較回路3は、実施例2と同様に、エッジサンプリング結果と、予め設定されたデータパターンとを比較し、エッジサンプリング結果と該データパターンとが一致した場合、誤ロック状態であると判断し、誤ロック状態検出信号を出力するようになっている。ここで、クロックリカバリ回路2は、本実施例では、誤ロック状態検出信号が直接入力されるようになっている。そして、クロックリカバリ回路2は、誤ロック状態検出信号の入力に応じて、第1のクロックおよび第2のクロックの位相の調整をリセットするようになっている。すなわち、クロックリカバリ回路2は、リセットすると、外部クロック図示せずから生成した第1、第2のクロックを位相調整しないで、そのまま出力するようになっている。なお、この実施例3に係るCDR回路300のその他の構成は、実施例1と同様である。次に、以上のような構成を有するCDR回路300の動作の一例について説明する。結果比較回路3は、例えば、エッジサンプリング結果と、予め設定されたデータパターンとを比較し、エッジサンプリング結果と該データパターンとが一致した場合、誤ロック状態であると判断し、誤ロック状態検出信号を出力する。そして、クロックリカバリ回路2は、誤ロック状態検出信号が入力されると、第1のクロックおよび第2のクロックの位相の調整をリセットする。そして、クロックリカバリ回路2は、再度、位相検出回路1から出力されたエッジサンプリング結果およびデータサンプリング結果位相情報に基づいて、第1のクロックの位相が受信データ信号のデータの位相から遅れているか進んでいるかを判断する。そして、クロックリカバリ回路2は、この判断した結果に基づいて、第1のクロックで受信データ信号のデータの位相をロック第2のクロックで受信データ信号のエッジをロックするように、第1のクロックおよび第2のクロックの位相を調整する。このように、CDR回路300は、実施例2と同様に、誤ロック状態を検出したら、クロックリカバリ回路2をリセットし、もう一度ロックさせ直す。これにより、CDR回路300は、誤ロック状態から復帰することができる。以上のように、本実施例3に係るCDR回路によれば、誤ロック状態を検出し、この誤ロック状態から復帰することができる。既述の実施例2、3では、クロックリカバリ回路の動作をリセットすることにより、誤ロック状態から復帰するCDR回路の構成の一例について説明した。本実施例4では、第1のクロックと第2のクロックとを入れ替えるすなわち、データサンプリングクロックとエッジサンプリングクロックとを入れ替えることにより、誤ロック状態から復帰するCDR回路の構成の一例について説明する。図7は、実施例4に係るCDR回路400の構成の一例を示す図である。なお、図7において、図6の符号と同じ符号は、実施例3と同様の構成を示す。図7に示すように、CDR回路400は、実施例3と同様に、位相検出回路1と、クロックリカバリ回路2と、結果比較回路3と、を備える。結果比較回路3は、実施例3と同様に、エッジサンプリング結果と、予め設定されたデータパターンとを比較し、エッジサンプリング結果と該データパターンとが一致した場合、誤ロック状態であると判断し、誤ロック状態検出信号を出力するようになっている。クロックリカバリ回路2は、本実施例では、誤ロック状態検出信号が入力されると、第1のクロックと第2のクロックを入れ替えて、第1のクロックをエッジサンプリングクロックとして位相検出回路1に出力し、且つ第2のクロックをデータサンプリングクロックとして、位相検出回路1に出力するようになっている。なお、この実施例4に係るCDR回路400のその他の構成は、実施例3と同様である。次に、以上のような構成を有するCDR回路400の動作の一例について説明する。結果比較回路3は、例えば、エッジサンプリング結果と、予め設定されたデータパターンとを比較し、エッジサンプリング結果と該データパターンとが一致した場合、誤ロック状態であると判断し、誤ロック状態検出信号を出力する。そして、クロックリカバリ回路2は、誤ロック状態検出信号が入力されると、第1のクロックと第2のクロックを入れ替えて、第1のクロックをエッジサンプリングクロックとして位相検出回路1に出力し、且つ第2のクロックをデータサンプリングクロックとして、位相検出回路1に出力する。これにより、誤ロック状態における第2のクロックがデータサンプリングクロックとして機能し、誤ロック状態における第1のクロックがエッジサンプリングクロックとして機能する。したがって、位相検出回路1は、受信データ信号を誤ロック状態における第2のクロックでサンプルした結果をデータサンプリング結果として出力し、且つ、受信データ信号を誤ロック状態における第1のクロックでサンプルした結果をエッジサンプリング結果として出力する。ここで、誤ロック状態では、受信データ信号をエッジサンプリングクロックとして機能する第2のクロックでデータをサンプリングしていたので、この第2のクロックをデータサンプリングクロックとして機能させる。これにより、データサンプリングクロックとなった第2のクロックで受信データ信号のデータをロックできる状態、すなわち、ロック状態になる。このように、CDR回路400は、誤ロック状態を検出したら、データをサンプリングするクロックとエッジをサンプリングするクロックの役割をスワップする。これにより、CDR回路400は、誤ロック状態から復帰することができる。以上のように、本実施例4に係るCDR回路によれば、誤ロック状態を検出し、この誤ロック状態から復帰することができる。なお、例えば、クロックリカバリ回路2は、実施例2で説明した誤ロック状態検出信号に応じて外部の外部システムが出力した制御信号の入力に応じて、第1のクロックと第2のクロックを入れ替えるようにしてもよい。この場合も同様の作用効果を奏することができる。既述の実施例4では、クロックリカバリ回路において第1のクロックと第2のクロックとを入れ替えることにより、誤ロック状態から復帰するCDR回路の構成の一例について説明した。本実施例5では、位相検出回路において第1のクロックと第2のクロックとを入れ替えることにより、誤ロック状態から復帰するCDR回路の構成の一例について説明する。図8は、実施例5に係るCDR回路500の構成の一例を示す図である。なお、図8において、図7の符号と同じ符号は、実施例4と同様の構成を示す。図8に示すように、CDR回路500は、実施例4と同様に、位相検出回路1と、クロックリカバリ回路2と、結果比較回路3と、を備える。結果比較回路3は、実施例1と同様に、エッジサンプリング結果と、予め設定されたデータパターンとを比較し、エッジサンプリング結果と該データパターンとが一致した場合、誤ロック状態であると判断し、誤ロック状態検出信号を出力するようになっている。クロックリカバリ回路2は、受信データ信号のデータをサンプルすべきデータサンプリングクロックとして第1のクロックと、受信データ信号のエッジをサンプルすべきエッジサンプリングクロックとして第2のクロックと、を外部クロック図示せずから生成するようになっている。位相検出回路1は、誤ロック状態検出信号が入力されると、第1のクロックと第2のクロックを入れ替えて、受信データ信号を第2のクロックでサンプルした結果をデータサンプリング結果として出力し、受信データ信号を第1のクロックでサンプルした結果をエッジサンプリング結果として出力するようになっている。なお、この実施例5に係るCDR回路500のその他の構成は、実施例4と同様である。次に、以上のような構成を有するCDR回路500の動作の一例について説明する。結果比較回路3は、例えば、エッジサンプリング結果と、予め設定されたデータパターンとを比較し、エッジサンプリング結果と該データパターンとが一致した場合、誤ロック状態であると判断し、誤ロック状態検出信号を出力する。そして、クロックリカバリ回路2は、受信データ信号のデータをサンプルすべきデータサンプリングクロックとして第1のクロックと、受信データ信号のエッジをサンプルすべきエッジサンプリングクロックとして第2のクロックと、を外部クロック図示せずから生成する。そして、位相検出回路1は、誤ロック状態検出信号に応じて、第1のクロックと第2のクロックを入れ替えて、受信データ信号を第2のクロックでサンプルした結果をデータサンプリング結果として出力し、受信データ信号を第1のクロックでサンプルした結果をエッジサンプリング結果として出力する。これにより、実施例4と同様に、第2のクロックがデータサンプリングクロックとして機能し、第1のクロックがエッジサンプリングクロックとして機能する。ここで、既述のように、誤ロック状態では、受信データ信号をエッジサンプリングクロックとして機能する第2のクロックでデータをサンプリングしていたので、この第2のクロックをデータサンプリングクロックとして機能させる。これにより、データサンプリングクロックとなった第2のクロックで受信データ信号のデータをロックできる状態になる。このように、CDR回路500は、誤ロック状態を検出したら、データをサンプリングするクロックとエッジをサンプリングするクロックの役割をスワップする。これにより、CDR回路500は、誤ロック状態から復帰することができる。以上のように、本実施例5に係るCDR回路によれば、誤ロック状態を検出し、この誤ロック状態から復帰することができる。なお、例えば、位相検出回路1は、実施例2で説明した誤ロック状態検出信号に応じて外部の外部システムが出力した制御信号の入力に応じて、第1のクロックと第2のクロックを入れ替えるようにしてもよい。この場合も同様の作用効果を奏することができる。なお、実施形態は例示であり、発明の範囲はそれらに限定されない。