"二次側の巻線が、直列に接続された第一の二次側巻線と第二の二次側巻線とからなるトランスと、前記第一の二次側巻線における前記第二の二次側巻線とは反対側の端部と接続され、超音波の送信エネルギーに用いられる正の電圧を出力する正側出力ラインと、前記第二の二次側巻線における前記第一の二次側巻線側とは反対側の端部と接続され、超音波の送信エネルギーに用いられる負の電圧を出力する負側出力ラインと、前記トランスの一次側巻線の入力電圧をオンオフすることにより、前記正の電圧及び前記負の電圧を誘起させるスイッチング素子と、前記正の電圧又は前記負の電圧が所定の電圧になるように、前記スイッチング素子のオンオフを制御するスイッチング制御部と、前記正の電圧及び前記負の電圧の電圧差に基づいて、前記正の電圧と前記負の電圧の絶対値が等しくなる電圧を、前記第一の二次側巻線と前記第二の二次側巻線との間にフィードバックするフィードバック回路と、を備えることを特徴とする超音波画像表示装置用電源回路。超音波の送信エネルギーに用いられる正の電圧を発生させる正電圧発生部と、超音波の送信エネルギーに用いられる負の電圧を発生させる負電圧発生部と、前記正の電圧及び前記負の電圧の電圧差に基づいて、前記正の電圧及び前記負の電圧の絶対値が等しくなる電圧を、前記正電圧発生部及び前記負電圧発生部の少なくともいずれか一方にフィードバックするフィードバック回路と、を備えることを特徴とする超音波画像表示装置用電源回路。前記正電圧発生部は、前記正の電圧を所定の電圧に制御する制御部を有し、該制御部には、基準電圧入力ラインからの基準電圧が入力されるとともに、前記正の電圧を出力する正側出力ラインと接続されたフィードバック電圧入力ラインからフィードバック電圧が入力され、前記制御部は、前記基準電圧と前記フィードバック電圧とを比較して、前記正の電圧が前記所定の電圧となるように前記正電圧発生部をフィードバック制御することを特徴とする請求項2に記載の超音波画像表示装置用電源回路。前記負電圧発生部は、前記負の電圧を所定の電圧に制御する制御部を有し、該制御部には、基準電圧入力ラインからの基準電圧が入力されるとともに、前記負の電圧を出力する負側出力ラインと接続されたフィードバック電圧入力ラインからフィードバック電圧が入力され、前記制御部は、前記基準電圧と前記フィードバック電圧とを比較して、前記正の電圧が前記所定の電圧となるように前記正電圧発生部をフィードバック制御することを特徴とする請求項2又は3に記載の超音波画像表示装置用電源回路。前記フィードバック回路は、前記基準電圧入力ライン又は前記フィードバック電圧入力ラインへの電圧の入力を行なうことを特徴とする請求項3又は4に記載の超音波画像表示装置用電源回路。前記基準電圧入力ラインには、前記フィードバック回路からの電圧が入力されて前記基準電圧を補正する補正部が設けられており、前記フィードバック回路から前記補正部に入力される電圧は、前記正の電圧及び前記負の電圧の絶対値が等しくなるように基準電圧が補正される電圧であることを特徴とする請求項5に記載の超音波画像表示装置用電源回路。前記フィードバック電圧入力ラインには、前記フィードバック回路からの電圧が入力されて前記フィードバック電圧を補正する補正部が設けられており、前記フィードバック回路から前記補正部に入力される電圧は、前記正の電圧及び前記負の電圧の絶対値が等しくなるようにフィードバック電圧が補正される電圧であることを特徴とする請求項5に記載の超音波画像表示装置用電源回路。前記フィードバック回路は、積分器を含んで構成されることを特徴とする請求項1~7のいずれか一項に記載の超音波画像表示装置用電源回路。前記フィードバック回路をサージノイズから保護する保護回路を備えることを特徴とする請求項1~8のいずれか一項に記載の超音波画像表示装置用電源回路。前記保護回路は、前記フィードバック回路の出力ラインと接続されていることを特徴とする請求項9に記載の超音波画像表示装置用電源回路。前記保護回路は、前記フィードバック回路を構成する積分器の動作電圧と同じ電圧の電源部と、該電源部と前記フィードバック回路の出力ラインとの間に設けられたダイオードとで構成されることを特徴とする請求項9又は10に記載の超音波画像表示装置用電源回路。請求項1~11に記載の超音波画像表示装置用電源回路を有することを特徴とする超音波画像表示装置。前記フライバックコンバータ回路を構成するトランスの二次側巻線としては、第一の二次側巻線と第二の二次側巻線とを有しており、これら第一及び第二の二次側巻線において、超音波の送信エネルギーに用いられる正と負の電圧が生成される。安定した超音波の送信パルスを発生させるためには、正と負の電圧として、絶対値が同じ電圧が生成されることが望ましい正負電圧の対称性。しかし、トランスの構造上、前記第一の二次側巻線と前記第二の二次側巻線とでインダクタンスが異なり、正の電圧と負の電圧の正確な対称性を実現することが困難であった。また、超音波画像表示装置用電源回路として、正の電圧を発生させる電源回路からなる正電圧発生部と、負の電圧を発生させる電源回路からなる負電圧発生部とを有する場合がある。この場合、正電圧発生部と負電圧発生部とで、発生した電圧にばらつきが生じて、正の電圧と負の電圧の正確な対称性を実現できない場合もあった。上述の課題を解決するためになされた一の観点の発明は、二次側の巻線が、直列に接続された第一の二次側巻線と第二の二次側巻線とからなるトランスと、前記第一の二次側巻線における前記第二の二次側巻線とは反対側の端部と接続され、超音波の送信エネルギーに用いられる正の電圧を出力する正側出力ラインと、前記第二の二次側巻線における前記第一の二次側巻線側とは反対側の端部と接続され、超音波の送信エネルギーに用いられる負の電圧を出力する負側出力ラインと、前記トランスの一次側巻線の入力電圧をオンオフすることにより、前記正の電圧及び前記負の電圧を誘起させるスイッチング素子と、前記正の電圧又は前記負の電圧が所定の電圧になるように、前記スイッチング素子のオンオフを制御するスイッチング制御部と、前記正の電圧及び前記負の電圧の電圧差に基づいて、前記正の電圧と前記負の電圧の絶対値が等しくなる電圧を、前記第一の二次側巻線と前記第二の二次側巻線との間にフィードバックするフィードバック回路と、を備えることを特徴とする超音波画像表示装置用電源回路である。また、他の観点の発明は、超音波の送信エネルギーに用いられる正の電圧を発生させる正電圧発生部と、超音波の送信エネルギーに用いられる負の電圧を発生させる負電圧発生部と、前記正の電圧及び前記負の電圧の電圧差に基づいて、前記正の電圧及び前記負の電圧の絶対値が等しくなる電圧を、前記正電圧発生部及び前記負電圧発生部の少なくともいずれか一方にフィードバックするフィードバック回路と、を備えることを特徴とする超音波画像表示装置用電源回路である。上記一の観点の発明によれば、前記正の電圧及び前記負の電圧の電圧差に基づいて、前記正の電圧と前記負の電圧の絶対値が等しくなる電圧が、前記第一の二次側巻線と前記第二の二次側巻線との間にフィードバックされる。これにより、正の電圧と負の電圧の正確な対称性を実現することができる。また、他の観点の発明によれば、前記正の電圧及び前記負の電圧の電圧差に基づいて、前記正の電圧及び前記負の電圧の絶対値が等しくなる電圧が、前記正電圧発生部及び前記負電圧発生部の少なくともいずれか一方にフィードバックされる。これにより、正の電圧と負の電圧の正確な対称性を実現することができる。以下、本発明の実施形態について図面に基づいて詳細に説明する。第一実施形態先ず、第一実施形態について図1~図8に基づいて説明する。図1に示すように、超音波画像表示装置100は、超音波プローブ101、送受信部102、超音波画像処理部103、表示制御部104、表示部105、操作部106及び制御部107を有している。また、前記超音波画像表示装置100は、電源回路1を有している。この電源回路1は、本発明に係る超音波画像表示装置用電源回路の実施の形態の一例である。前記超音波プローブ101は、超音波の送受信を行なう超音波振動子101aが複数設けられている。この超音波振動子101aに電圧が印加されて超音波が送信される。前記送受信部102は、前記超音波振動子を駆動させる。また、前記送受信部102は、超音波のエコー信号の整相加算を行なって音線毎のエコー信号を形成する。前記送受信部102には、超音波の送信エネルギーに用いられる正負の電圧±HVが前記電源回路1から供給される。前記超音波画像処理部103は、前記送受信部102からのエコー信号に対し、超音波画像を作成するための処理を行なう。例えば、前記超音波画像処理部103は、対数圧縮処理、包絡線検波処理などからなるBモード処理や、直交検波処理、フィルタ処理などからなるカラードプラcolordoppler処理などを行なう。前記表示制御部104は、前記超音波画像処理部103で処理された信号を、スキャンコンバータscanconverterによって走査変換して、超音波画像データを作成する。そして、前記表示制御部104は、前記超音波画像データに基づく超音波画像を前記表示部105に表示させる。前記表示部105は、LCDLiquidCrystalDisplayやCRTCathodeRayTubeなどで構成される。前記操作部106は、操作者が指示や情報を入力するためのキーボード及びポインティングデバイス図示省略などを含んで構成されている。前記制御部107は、CPUCentralProcessingUnitを有して構成される。この制御部107は、図示しない記憶部に記憶された制御プログラムを読み出し、前記超音波画像表示装置100の各部における機能を実行させる。次に、前記電源回路1について、図2に基づいて説明する。図2に示すように、前記電源回路1は、電源2、トランス3、スイッチング素子4、フィードバック回路5を備えている。前記トランス3は、一次側巻線6と第一の二次側巻線7及び第二の二次側巻線8とで構成されている。前記第一の二次側巻線7及び前記第二の二次側巻線8は、直列に接続されている。そして、前記第一の二次側巻線7における前記第二の二次側巻線8側とは反対側の端部に、正側出力ライン9が接続されている。また、前記第二の二次側巻線8における前記第一の二次側巻線7側とは反対側の端部に、負側出力ライン10が接続されている。前記正側出力ライン9には、前記正の電圧HVが出力される。また、前記負側出力ライン10には、前記負の電圧-HVが出力される。前記トランス3は、本発明におけるトランスの実施の形態の一例である。また、前記正側出力ライン9は、本発明における正側出力ラインの実施の形態の一例であり、前記負側出力ライン10は、本発明における正側出力ラインの実施の形態の一例である。前記スイッチング素子4は、MOS-FETMetal-Oxide-SemiconductorField-EffectTransistorにより構成されている。このスイッチング素子4をオンすることにより、前記電源2の電圧が前記一次側巻線6に入力される。そして、前記スイッチング素子4のスイッチング動作により、前記一次側巻線6の入力電圧をオンオフすることにより、前記第一の二次側巻線7及び前記第二の二次側巻線8に電圧が誘起され、この誘起電圧が、正負の電圧±HVとして前記正側出力ライン9及び前記負側出力ライン10に出力される。前記スイッチング素子4は、本発明におけるスイッチング素子の実施の形態の一例である。前記スイッチング素子4のスイッチング動作は、コントロール部11により制御される。このコントロール部11は、ICIntegratedCircuitを含んで構成され、前記正側出力ライン9の正の電圧HVに基づいて、この正の電圧HVが所定の電圧になるように、前記スイッチング素子4をフィードバック制御する。より詳細には、前記コントロール部11には基準電圧指示電圧Vref本例では、Vref>0も入力される。ただし、基準電圧Vrefは、前記コントロール部11の内部で生成されてもよい。前記コントロール部11は、この基準電圧Vrefと前記正側出力ライン9側から入力される電圧とを比較し、比較結果に基づいて、前記正の電圧HVが所望の電圧後述の電圧hvになるように、前記スイッチング素子4の制御を行なう。前記コントロール部11は、本発明におけるスイッチング制御部の実施の形態の一例である。ちなみに、前記コントロール部11には、前記正の電圧HVをそのまま入力するのではなく、この正の電圧HVが抵抗図示省略によって分圧された電圧が入力されてもよい。前記正側出力ライン9にはダイオードD1が設けられ、前記負側出力ライン10にはダイオードD2が設けられている。また、前記正側出力ライン9及び前記負側出力ライン10の間には、コンデンサC1,C2が接続されている。このコンデンサC1,C2の間はグランドgroundと接続されている。前記フィードバック回路5は、本発明におけるフィードバック回路の実施の形態の一例であり、積分器12、抵抗R1,R2及び保護回路13を有している。前記抵抗R1,R2は前記正側出力ライン9及び前記負側出力ライン10の間に直列接続されている。本例では、前記抵抗R1と前記抵抗R2の抵抗値は等しいものとする。前記抵抗R1,R2の間は、前記積分器12を構成するオペアンプOpの反転入力-と入力ライン14を介して接続されている。この入力ライン14により、正の電圧HV及び負の電圧-HVの電圧差前記抵抗R1,R2の抵抗値に応じた分圧が前記反転入力-に入力される。前記オペアンプOpの出力ライン15は、前記第一の二次側巻線7及び前記第二の二次側巻線8の間に接続されている。ちなみに、符号C3は、前記積分器12を構成するコンデンサである。前記出力ライン15には、前記正の電圧HVと前記負の電圧-HVの絶対値が等しくなる電圧が出力される。詳細は後述する。前記保護回路13は、前記出力ライン15と接続されている。前記保護回路13は、前記トランス3における入力電圧のオンオフによるノイズサージsurgeノイズnoiseから前記前記オペアンプOpを保護する。前記保護回路13は、前記出力ライン15と接続された正の電源LV及び負の電源-LV、前記正の電源LVと前記出力ライン15との間に接続されたダイオードD3、前記正の電源-LVと前記出力ライン15との間に接続されたダイオードD4を含んで構成される。前記ダイオードD1は、前記出力ライン15から前記正の電源LVへ電流を流す向きで接続されている。また、前記ダイオードD2は、前記出力ライン15から前記負の電源-LVへマイナスの電流を流す向きで接続されている。ここで、前記正の電源LVと前記負の電源-LVは、前記オペアンプOpの駆動電圧と同じ大きさの電圧を発生させる。従って、前記トランス3から前記出力ライン15へのサージ電流が、前記正の電源LV側又は前記負の電源-LV側に流れ、前記オペアンプOpを保護することができる。ちなみに、前記正負の電源±LVの電圧及び前記オペアンプOpの駆動電圧は、前記正負の電圧±HVよりも低い電圧に設定されている。次に、前記電源回路1の動作について説明する。前記コントロール部11は、前記スイッチング素子4をオンオフさせて、前記一次側巻線6の入力電圧をオンオフさせる。これにより、前記一次側巻線6と前記第一の二次側巻線7との巻線比に応じた電圧が前記第一の二次側巻線7の両端に誘起され、前記一次側巻線6と前記第二の二次巻線8との巻線比に応じた電圧が前記第二の二次側巻線8の両端に誘起され、前記正側出力ライン14及び前記負側出力ライン15に正負の電圧±HVが出力される。前記第一の二次側巻線7の両端の誘起電圧をeとし、前記第二の二次側巻線8の両端の誘起電圧を-eとする。図3に示すように、前記出力ライン14の電位がグランドである場合、eが前記正の電圧HVとなり、-eが前記負の電圧-HVとなるただし、e>0。前記コントロール部11は、前記正側出力ライン9の正の電圧HVに基づいて、この正の電圧HVが所定の電圧hvhv>0、例えば、hv=100になるように前記スイッチング素子4をフィードバック制御する。ここで、前記第一の二次側巻線7及び前記第二の二次側巻線8のインダクタンスの比がa:bであるとする。前記出力ライン14の電位がグランドである場合、図4に示すように、前記正の電圧HVをeとすると、前記負の電圧-HV前記誘起電圧-eは、-b/a×eとなり、|HV|≠|-HV|となる。そして、このように前記正側出力ライン9の電圧正の電圧HVの絶対値と前記負側出力ライン10の電圧負の電圧-HVの絶対値とが異なる値になると、前記抵抗R1又は前記抵抗R2を流れる電流が変化する。具体的に説明すると、前記抵抗R1を流れる電流をIR1、前記抵抗R2を流れる電流をIR2とすると、仮に|HV|=|-HV|=hvであった場合、図5に示すように、IR1=IR2=iとなる。また、HV=hvであり、-HV=-hv-Δxである場合|HV|<|-HV|、図6に示すように、IR1=i、IR2=iΔiとなり、前記コンデンサC3に、前記出力ライン15から前記入力ライン14へ向かう方向の電流Δiが流れる。さらに、HV=hvであり、-HV=-hvΔxである場合|HV|>|-HV|、図7に示すように、IR1=i、IR2=i-Δiとなり、前記コンデンサC3に、前記入力ライン14から前記出力ライン15へ向かう方向の電流Δiが流れる。上述のように、前記コンデンサC3を流れる電流が生じるので、前記入力ライン14と前記出力ライン15との間に電位差が生じ、前記出力ライン15の電圧が変化する。具体的には、図6の場合は前記出力ライン15の電圧は高くなり、図7の場合は前記出力ライン15の電圧は低くなる。そして、前記出力ライン15の電圧は、前記積分器12の作用により、図8に示すように、最終的に|HV|=|-HV|=|hv|となるような電圧yに落ち着く。具体的には、y=[{b/a-1}/{b/a1}]×hvである以上説明したように、前記第一の二次側巻線7の誘起電圧eの絶対値|e|と前記第二の二次側巻線8の誘起電圧-eの絶対値|-e|とでばらつきがあっても|e|≠|-e|、電圧差が前記フィードバック回路によって前記第一及び前記第二の二次側巻線7,8の間にフィードバックされ、前記積分器12の作用により、前記出力ライン15の電圧がyになり、|HV|=|-HV|=|hv|となる。従って、正の電圧と負の電圧の正確な対称性を実現することができる。第二実施形態次に、第二実施形態について図9及び図10に基づいて説明する。ただし、前記各実施形態と同一の構成については、同一の符号を付して説明を省略する。第二実施形態の電源回路20は、図9に示すように正電圧発生部21、負電圧発生部22及びフィードバック回路5′を備える。前記正電圧発生部21には正側出力ライン23が接続され、前記負電圧発生部22には負側出力ライン24が接続されている。また、前記正電圧発生部21及び前記負電圧発生部22には、基準電圧入力ライン25が接続されている。この基準電圧入力ライン25は、本発明における基準電圧入力ラインの実施の形態の一例である。さらに、前記フィードバック回路5′の出力ライン15は、正電圧発生部21と接続されている。前記正電圧発生部21は、図10に示すように、第一電源回路26を有している。この第一電源回路26は公知構成の電源回路であり、詳細な構成は省略する。前記第一電源回路26は、所定の電圧から前記正の電圧HVを発生し、これを前記正側出力ライン23に出力する。前記正電圧発生部21は、本発明における正電圧発生部の実施の形態の一例である。前記第一電源回路26は、コントロール部261を有する。このコントロール部261は、ICを含んで構成される。前記コントロール部261には、前記基準電圧入力ライン25から、基準電圧Vrefが補正された電圧後述のVref′入力される。また、前記コントロール部261には、前記正側出力ライン23と接続されたフィードバック電圧入力ライン27から、フィードバック電圧が入力される。前記コントロール部261は、補正後の前記基準電圧Vref′と前記フィードバック電圧とを比較し、比較結果に基づいて、前記正の電圧HVが|-HV|と等しい電圧になるように前記第一電源回路26をフィードバック制御する。前記コントロール部261は、本発明における制御部の実施の形態の一例である。ちなみに、前記フィードバック電圧入力ライン27は本発明におけるフィードバック電圧入力ラインの実施の形態の一例である。前記正電圧発生部21への前記基準電圧入力ライン25には、加算器28が接続されている。この加算器28には、前記フィードバック回路5′から電圧が入力され、前記正の電圧HVの絶対値と前記負の電圧-HVの絶対値とが等しくなるように前記基準電圧Vrefを補正する。前記加算器28は、本発明における補正部の実施の形態の一例である。詳細は後述する。前記負電圧発生部22は、第二電源回路29を有している。この第二電源回路29も公知構成の電源回路であり、詳細な説明は省略する。前記第二電源回路29は、所定の電圧から前記負の電圧-HVを発生し、これを前記負側出力ライン24に出力する。前記負電圧発生部22は、本発明における負電圧発生部の実施の形態の一例である。前記第二電源回路29は、コントロール部291を有する。このコントロール部291は、ICを含んで構成される。前記コントロール部291には、前記基準電圧入力ライン25から基準電圧Vrefが入力される。また、前記コントロール部291には、前記負側出力ライン24と接続されたフィードバック電圧入力ライン30から、フィードバック電圧が入力される。前記コントロール部291は、前記基準電圧Vrefと前記フィードバック電圧とを比較し、比較結果に基づいて、前記負の電圧-HVが所望の電圧になるように前記第二電源回路29をフィードバック制御する。ちなみに、前記基準電圧Vrefが正である場合、前記コントロール部291は前記基準電圧Vrefの符号を反転した電圧と前記負の電圧-HVとの比較を行なう。前記積分器12からの前記出力ライン15は、前記加算器28と接続されている。ちなみに、前記フィードバック回路5′は、前記保護回路13を有していない。本例の電源回路20の動作について説明する。本例の電源回路20においては、前記正電圧発生部21は前記正の電圧HVを出力する。また、前記負電圧発生部22は前記負の電圧-HVを出力する。理想的な状態においては、前記正の電圧HVの絶対値と前記負の電圧-HVの絶対値は、ともに所望の電圧で等しくなる|HV|=|-HV|。しかし、実際には、所望の電圧とは異なる大きさの電圧が出力され、|HV|≠|-HV|となる場合がある。この場合、前記積分器12の作用により前記基準電圧Vrefが補正され、補正後の基準電圧Vref′が前記正電圧発生部21のコントロール部261に入力されて、前記正の電圧HVの絶対値が前記負の電圧-HVの絶対値と等しくなる。詳しく説明すると、例えば、|HV|<|-HV|の状態になると、前記図6で説明したように、前記出力ライン15の電圧がΔz高くなる。そして、前記基準電圧Vrefに対して、Δzが前記加算器28で加算され、前記コントロール部261には、補正された基準電圧Vref′として、Vref′=VrefΔzが入力される。このように基準電圧が上昇すると、前記コントロール部261は前記正の電圧HVが上昇するように、前記第一電源回路26を制御する。そして、前記出力ライン15の電圧は、前記積分器12の作用により、最終的に|HV|=|-HV|となる基準電圧Vref′が得られる電圧に落ち着く。これにより、前記正の電圧HVが上昇して前記負の電圧-HVの絶対値と等しくなる|HV|=|-HV|。一方、|HV|>|-HV|の状態になると、前記図7で説明したように、前記出力ライン15の電圧がΔz低くなる。従って、-Δzが前記加算器28で加算されすなわち、Δzが減算され、前記コントロール部261には、補正された基準電圧Vref′として、Vref′=Vref-Δzが入力される。このように基準電圧が下降すると、前記コントロール部261は前記正の電圧HVが下降するように、前記第一電源回路26を制御する。そして、前記出力ライン15の電圧は、前記積分器12の作用により、最終的に|HV|=|-HV|となる基準電圧Vref′が得られる電圧に落ち着く。これにより、前記正の電圧HVが下降して前記負の電圧-HVの絶対値と等しくなる|HV|=|-HV|。以上説明した本例によれば、前記正の電圧HV及び前記負の電圧-HVの絶対値がばらついても、前記コントロール部261に入力される基準電圧Vrefが補正されて、前記正の電圧HVの絶対値が前記負の電圧-HVの絶対値と等しくなるように上昇又は下降する。従って、正の電圧と負の電圧の正確な対称性を実現することができる。次に、第二実施形態の変形例について説明する。この変形例では、図11に示すように、前記加算器28の代わりに、前記フィードバック電圧入力ライン27に減算器31が設けられている。そして、前記出力ライン15は前記減算器31と接続されている。従って、前記コントロール部261には、基準電圧Vrefがそのまま入力される一方で、前記減算器31によって補正されたフィードバック電圧が入力される。前記コントロール部261は、補正されたフィードバック電圧と前記基準電圧Vrefとを比較して前記第一電源回路26の制御を行なう。前記減算器31は、本発明における補正部の実施の形態の一例である。この変形例では、|HV|<|-HV|の状態になり、前記出力ライン15の電圧がΔz高くなると、フィードバック電圧FVに対して、Δzが前記減算器31において減算され、前記コントロール部261には、補正されたフィードバック電圧として、FV-Δzが入力される。このようにフィードバック電圧が下降すると、前記コントロール部261は、前記正の電圧HVが上昇するように、前記第一電源回路26を制御する。そして、前記出力ライン15の電圧は、前記積分器12の作用により、最終的に|HV|=|-HV|となるフィードバック電圧が得られる電圧に落ち着く。これにより、前記正の電圧HVが上昇して前記負の電圧-HVの絶対値と等しくなる|HV|=|-HV|。一方、|HV|>|-HV|の状態になり、前記出力ライン15の電圧がΔz低くなると、フィードバック電圧FVに対して、-Δzが前記減算器31において減算されすなわち、Δzが加算される、前記コントロール部261には、補正されたフィードバック電圧として、FVΔzが入力される。このようにフィードバック電圧が上昇すると、前記コントロール部261は、前記正の電圧HVが下降するように、前記第一電源回路26を制御する。そして、前記出力ライン15の電圧は、前記積分器12の作用により、最終的に|HV|=|-HV|となるフィードバック電圧が得られる電圧に落ち着く。これにより、前記正の電圧HVが下降して前記負の電圧-HVの絶対値と等しくなる|HV|=|-HV|。この変形例では、前記正の電圧HV及び前記負の電圧-HVの絶対値がばらついても、前記コントロール部261に入力されるフィードバック電圧が補正されて、前記正の電圧HVの絶対値が前記負の電圧-HVの絶対値と等しくなるように上昇又は下降する。従って、正の電圧と負の電圧の正確な対称性を実現することができる。第三実施形態次に、第三実施形態について図12及び図13に基づいて説明する。ただし、前記各実施形態と同一の構成については、同一の符号を付して説明を省略する。第三実施形態の電源回路40では、前記フィードバック回路5′の出力ライン15が前記負電圧発生部22と接続されている。より詳細には、前記第二電源回路29への基準電圧入力ライン25に減算器41が設けられており、前記出力ライン15は前記減算器41と接続されている。従って、前記コントロール部291には、前記減算器41において補正された基準電圧Vref′が入力される。そして、前記コントロール部291は、前記基準電圧Vref′の符号を反転した電圧と前記フィードバック電圧とを比較して前記第二電源回路29を制御する。前記減算器41は、本発明における補正部の実施の形態の一例である。本例の電源回路40では、|HV|<|-HV|の状態になり、前記出力ライン15の電圧がΔz高くなると、基準電圧Vrefに対して、Δzが前記減算器41において減算され、前記コントロール部291には、補正された基準電圧Vref′として、Vref′=Vref-Δzが入力される。このように基準電圧が下降すると、前記コントロール部291は前記負の電圧-HVが上昇するように|-HV|が小さくなるように、前記第二電源回路29を制御する。そして、前記出力ライン15の電圧は、前記積分器12の作用により、最終的に|HV|=|-HV|となる基準電圧Vref′が得られる電圧に落ち着く。これにより、|-HV|が小さくなって、前記正の電圧HVの絶対値と等しくなる|HV|=|-HV|。一方、|HV|>|-HV|の状態になり、前記出力ライン15の電圧がΔz低くなると、基準電圧Vrefに対して、-Δzが前記減算器41において減算されすなわち、Δzが加算され、前記コントロール部291には、補正された基準電圧Vref′として、Vref′=VrefΔzが入力される。このように基準電圧が上昇すると、前記コントロール部291は前記負の電圧-HVが下降するように|-HV|が大きくなるように、前記第二電源回路29を制御する。そして、前記出力ライン15の電圧は、前記積分器12の作用により、最終的に|HV|=|-HV|となる基準電圧Vref′が得られる電圧に落ち着く。これにより、|-HV|が大きくなって、前記正の電圧HVの絶対値と等しくなる|HV|=|-HV|。以上説明した本例によれば、前記正の電圧HV及び前記負の電圧-HVの絶対値がばらついても、前記コントロール部291に入力される基準電圧Vrefが補正されて、前記負の電圧-HVの絶対値が前記正の電圧HVの絶対値と等しくなるように上昇又は下降する。従って、正の電圧と負の電圧の正確な対称性を実現することができる。次に、第三実施形態の変形例について説明する。この変形例では、図14に示すように、前記減算器41の代わりに、前記フィードバック電圧入力ライン27に減算器42が設けられている。そして、前記出力ライン15は前記加算器42と接続されている。従って、前記コントロール部291には、基準電圧Vrefがそのまま入力される一方で、前記減算器42によって補正されたフィードバック電圧が入力される。前記コントロール部291は、補正されたフィードバック電圧と前記基準電圧Vrefとを比較して前記第二電源回路29の制御を行なう。前記減算器42は、本発明における補正部の実施の形態の一例である。この変形例では、|HV|<|-HV|の状態になり、前記出力ライン15の電圧がΔz高くなると、フィードバック電圧-FVに対して、Δzが前記減算器42において減算され、前記コントロール部291には、補正されたフィードバック電圧として、-FV-Δzが入力される。このようにフィードバック電圧が下降するとすなわちフィードバックされる負の電圧の絶対値|-HV|が大きくなると、前記コントロール部291は、前記負の電圧-HVが上昇するように|-HV|が小さくなるように、前記第二電源回路29を制御する。そして、前記出力ライン15の電圧は、前記積分器12の作用により、最終的に|HV|=|-HV|となるフィードバック電圧が得られる電圧に落ち着く。これにより、|-HV|が大きくなって前記正の電圧HVの絶対値と等しくなる|HV|=|-HV|。一方、|HV|>|-HV|の状態になり、前記出力ライン15の電圧がΔz低くなると、フィードバック電圧-FVに対して、-Δzが前記減算器31において減算されすなわち、Δzが加算される、前記コントロール部291には、補正されたフィードバック電圧として、-FVΔzが入力される。このようにフィードバック電圧が上昇するとすなわち、フィードバックされる負の電圧の絶対値|-HV|が小さくなると、前記コントロール部291は、前記負の電圧-HVが下降するように|-HV|が大きくなるように、前記第二電源回路29を制御する。そして、前記出力ライン15の電圧は、前記積分器12の作用により、最終的に|HV|=|-HV|となるフィードバック電圧が得られる電圧に落ち着く。これにより、|-HV|が大きくなって前記正の電圧HVの絶対値と等しくなる|HV|=|-HV|。この変形例では、前記正の電圧HV及び前記負の電圧-HVの絶対値がばらついても、前記コントロール部291に入力されるフィードバック電圧が補正されて、前記負の電圧-HVの絶対値が前記正の電圧HVの絶対値と等しくなるように上昇又は下降する。従って、正の電圧と負の電圧の正確な対称性を実現することができる。第四実施形態次に、第四実施形態について図15~図17に基づいて説明する。ただし、前記各実施形態と同一の構成については、同一の符号を付して説明を省略する。第四実施形態の電源回路50では、前記出力ライン15が前記正電圧発生部21及び前記負電圧発生部22と接続されている。前記出力ライン15は、図16に示すように、前記基準電圧入力ライン25と接続されていてもよいし、図17に示すように、前記フィードバック電圧入力ライン27,30と接続されていてもよい。図16の場合、前記第一電源回路26への基準電圧入力ライン25に設けられた加算器28において、前記出力ライン15の電圧が基準電圧Vrefに対して加算される。また、前記第二電源回路29への基準電圧入力ライン25に設けられた減算器41において、前記出力ライン15の電圧が基準電圧Vrefに対して減算される。これにより、正の電圧HV及び負の電圧-HVの絶対値がばらついていても|HV|≠|-HV|、前記コントロール部261,291への前記基準電圧が補正され、|HV|と|-HV|は、これら|HV|及び|-HV|の中間の電圧に落ち着いて、|HV|=|-HV|になる。図17の場合、前記フィードバック電圧入力ライン27に設けられた減算器31において、前記出力ライン15の電圧がフィードバック電圧FVに対して減算される。また、前記フィードバック電圧入力ライン30に設けられた減算器42において、前記出力ライン15の電圧がフィードバック電圧-FVに対して減算される。これにより、正の電圧HV及び負の電圧-HVの絶対値がばらついていても|HV|≠|-HV|、前記コントロール部261,291へのフィードバック電圧が補正され、|HV|と|-HV|は、これら|HV|及び|-HV|の中間の電圧に落ち着いて、|HV|=|-HV|になる。以上、本発明を前記実施形態によって説明したが、本発明はその主旨を変更しない範囲で種々変更実施可能なことはもちろんである。例えば、第一実施形態の電源回路1において、図18に示すように、グランドと接続された抵抗R3を、前記抵抗R1,R2の間に接続してもよい。この抵抗R3により、前記入力ライン14の電圧が、前記抵抗R3を接続しない場合と比べて低くなり、前記積分器12に入力される電圧を調節することができる。"