"入力信号のビット数を低減するΔΣ変調器と、前記ΔΣ変調器の出力信号のフォーマットを変換するデータ変換器と、前記データ変換器の出力信号を遅延させる遅延器と、それぞれが3値信号を出力するスイッチング増幅器を有する複数の出力ユニットと、前記複数の出力ユニットの出力する3値信号それぞれを物理的な変位力に変換する複数の素子それぞれに供給し前記物理的変位力を合成して出力する電気-音響信号変換器と、前記複数の出力ユニットの選択の履歴に応じて選択する前記複数の出力ユニットへ前記遅延器の出力信号を出力する選択器を有する、音声再生用データ変換装置。前記複数の素子は複数の圧電素子であり、前記電気-音響信号変換器は前記複数の圧電素子が平面に並べられて構成されていることを特徴とする請求項1に記載の音声再生用データ変換装置。前記複数の素子は複数の圧電素子であり、前記電気-音響信号変換器は前記複数の圧電素子が積層されて構成されていることを特徴とする請求項1に記載の音声再生用データ変換装置。前記電気-音響信号変換器は、前記複数の圧電装置のそれぞれが発生する物理的な変位の強度を別の圧電素子により測定することを特徴とする請求項3に記載の音声再生用データ変換装置。前記複数の素子は複数のコイルであり、前記電気-音響信号変換器は前記複数のコイルの磁場を加算することを特徴とする請求項1に記載の音声再生用データ変換装置。以上説明した様に、カスケード型ΔΣ変調器の各段の変調器の後段にアナログFIRフィルタを後置する場合の一般的なブロック図を図5に示す。ここで、説明の都合上FIRフィルタのタップ数をn、カスケード型ΔΣ変調器の1段目の雑音伝達関数をNTF1=1-z-12、1段目を1ビットの内部変調器で、2段目をnビットの内部変調器で構成している。ここで、デジタル入力信号は、カスケード型ΔΣ変調器の1段目の内部変調器に入力され、2段目の内部変調器が1段目の内部変調器にカスケード接続され、1段目の内部変調器からの出力信号がアナログFIRフィルタに入力されている。2段目の内部変調器からの出力信号は、フォーマッター回路でバイナリコードから温度計コードに変換出力される。この温度計コードに変換された信号は、後置フィルタ回路に入力される。前記アナログFIRフィルタからの出力信号と前記後置フィルタ回路からの出力信号は加算ブロックでアナログ的に加算され出力される。アナログFIRフィルタを用いたカスケード型ΔΣ変調器において、アナログFIRフィルタを構成するタップ係数が誤差を持った場合の影響を考える。1段目の内部変調器を1ビットで構成した場合は、ミスマッチはタップ係数誤差となりアナログFIRフィルタの周波数特性に影響を与える。しかし、デジタル入力からアナログ出力への線形性には影響を与えないため、歪み特性やSNRを劣化させることはない。一方、1段目の内部変調器を3レベル以上とした場合は、一般のΔΣ変調器と同様にアナログFIRフィルタ部のミスマッチは出力にそのまま影響を与え、歪みやSNR特性を劣化させるので1段目の内部変調器のレベル数を上げる場合は別途ミスマッチシェーパーが必要となる。2段目の後置フィルタを構成する素子のミスマッチも出力に影響を与えるが、2段目の入力信号は1段目の量子化雑音であることから、SNRを劣化させるが、信号成分が含まれなければ歪み特性が劣化することはない。ここで、アナログFIRフィルタと後置フィルタのタップ係数が出力YFIRに与える影響を計算してみる。ここで、1段目および2段目の内部変調器が共に2レベルでNTF1=NTF2=2の場合に、アナログFIRフィルタの特性をH1FTR、後置フィルタの特性をH2FTRとして、それぞれ1段目のタップ係数をa0、a1、...、an1、2段目のタップ係数をb0、b1、...、bn、とすると、出力YFIRは、YFIR=H1FTRY1H2FTRY2=H1FTRXNTF1Q1H2FTR-Q1NTF2Q2/A1=X2Q1-Q12Q2/A1数式6と表せられる。直流でのタップ係数の影響を求めると、YFIRz1=X-Q1数式7となる。2段目の後置フィルタを構成する素子のタップ係数に比例して1段目の量子化雑音が表れることが分かる。単純のために2段目の後置フィルタのタップ係数を、b0=1εb0、b1=1εb1、bn1=1εbn1、bn=1εbn、とすると、YFIRz1=X-Q1数式8となる。したがって、出力にはタップの誤差εbiの積和に比例して1段目の量子化雑音Q1が出力に現れることになる。このように、アナログFIRフィルタを用いたカスケード型ΔΣ変調器を用いることにより帯域外雑音を低減することは可能となったが、後置フィルタを構成する素子のミスマッチに起因する雑音が帯域内の雑音を増加させる問題があった。本発明は、第1の入力信号を受ける第1の回路と、第2の入力信号を受ける第2の回路と、前記第2の回路からの出力信号を受ける第3の回路と、前記第3の回路からの出力信号を受ける第4の回路と、前記第1の回路の出力信号と前記第4の回路の出力信号を合成して出力する加算回路と、を具備し、前記第1の回路は、デジタルアナログ変換回路とアナログFIRフィルタとを結合して構成され、前記第2の回路及び前記第3の回路の一方の伝達係数を1-z-1とし、前記第2の回路及び前記第3の回路の他方の伝達係数を1-z-nとし、前記第4の回路の伝達係数をHFIRz=1z-1z-2...z-n1とする場合に、前記伝達係数1-z-1を有する前記第2の回路及び前記第3の回路の一方はアナログ回路で構成され、かつ、前記伝達係数1-z-nを有する前記第2の回路及び前記第3の回路の他方はデジタル回路で構成される。本発明によれば、デジタル信号をアナログ信号に変換するデジタルアナログ変換装置を構成する素子にバラツキがあった場合においても、高い品質のアナログ信号を生成することができ、高分解能を有し、かつ、回路規模の小さいデジタルアナログ変換装置を実現できる。本発明のカスケード型ΔΣ変調器にアナログFIRフィルタを後置する場合の2段目の変調器に後置される後置フィルタを、以下のように構成することを特徴としている。カスケードΔΣ変調器の内部変調器の次数を1次にしてH3=NTF1=とすれば、H3HFIR==1内部変調器の次数を2次にしてH3=NTF1=2=とすれば、H3HFIR==数式9と数式10どちらの場合もH3HFIRにが含まれるので、このの項は後置フィルタから分離して事前にデジタル処理を行うことを第1の特徴とする。一方、以外の項は一度フォーマッターによりの温度計コードに変換した後に後置フィルタにて計算処理を行うことを第2の特徴とする。実施例1本発明のデジタルアナログ変換装置のカスケード型ΔΣ変調器に後置される、アナログFIRフィルタと後置フィルタを構成した第1の実施例を図6に示す。本実施例においてはカスケード型ΔΣ変調器の1段目を1ビットの内部変調器で、2段目をnビットの内部変調器で構成しているとする。ここで、デジタル入力信号は、カスケード型ΔΣ変調器の1段目の内部変調器に入力され、2段目の内部変調器が1段目の内部変調器にカスケード接続され、1段目の内部変調器からの出力信号がアナログFIRフィルタに入力されている。2段目の内部変調器からの出力信号は、デジタル信号処理ブロックでの計算をする。デジタル計算ブロックからの出力はフォーマッター回路でバイナリコードから温度計コードに変換出力される。この温度計コードに変換された信号は、後置フィルタ回路に入力される。前記アナログFIRフィルタからの出力信号と前記後置フィルタ回路からの出力信号は加算ブロックでアナログ的に加算され出力される。図7aに本発明のデジタルアナログ変換装置の第1の実施例を示す。この実施例のアナログFIRフィルタは、1クロック遅延を実行するDFFで構成された遅延素子とその出力に接続された駆動バッファーと一端が駆動バッファーに接続され、一端がアナログ的に電圧を重み付け加算するように出力端子に接続された抵抗素子を1段のユニットとし、前記ユニットを複数段接続することで構成している。数式10に示すように、内部変調器の次数を2次にした場合、2段目の伝達関数はになる。はデジタルで処理するので、後置フィルタでは、をアナログ的に計算する必要がある。図7bに本発明のカスケード型ΔΣ変調器に後置される、後置フィルタの1ビット分のユニットの実施例を示す。ここで、入力信号Y2mは、フォーマッターによりの温度計コードに変換したデジタル信号の1ビット分の信号を示している。入力信号Y2mが入力される、後置フィルタのユニットは、1クロック遅延を実行するDFFで構成された遅延素子と1クロックを分周した信号Φ0で制御されたスイッチを介して入力に接続された、駆動バッファーと一端が駆動バッファーに接続され、一端がアナログ的に電圧を重み付け加算するように出力端子に接続された抵抗素子と、同様に1クロックを分周した信号Φ0で制御されたスイッチを介して出力に接続された、駆動インバータと、一端が駆動インバータに接続され一端がアナログ的に電圧を重み付け加算するように出力端子に接続された抵抗素子と、1クロック遅延を実行するDFFで構成された遅延素子の入出力に接続されたインバータと、前記インバータの出力を、1クロックを分周した信号Φ1によって制御されたスイッチにより構成されている。ここで前記遅延素子の入出力と前記駆動バッファーと駆動インバータとの接続を前記スイッチとにより入出力を切り替えて接続している。前記スイッチとは1クロックを分周した信号Φ0、Φ1で制御されるので、クロック毎に抵抗素子の接続関係がスワッピングするスワッピング回路を構成している。このスワッピング回路により、入力デジタル信号列、y21、y21、y21、...y21に対する伝達関数Y2は、Y2、o=b0、Y2、e=b1但し、Y2、oはkoddを示し、Y2、eはkevenを示す。またb0とb1抵抗素子とのバラツキ誤差とする。となる。したがって、バラツキ誤差b0およびb1に対して1Z1が乗ぜられるので、z1として計算すれば、Y2z1=0つまり、スワッピング回路により、直流付近においてはミスマッチの影響が現れなくなり、バラツキに対して1次のミスマッチシェーピングがかかることを示している。後置フィルタを構成する素子に1のミスマッチを持った場合におけるΔΣ変調器全体の出力スペクトルのシミュレーション結果を図8に示す。切り替えスイッチを用いない従来の手法においては、低域の雑音が大幅に増加しているのが確認できる。これに対し、本提案の手法を用いた場合は、低域の雑音は周波数が1/2になると6dB雑音が低下していることが分かる。このように、本手法を用いれば、デジタルアナログ変換装置を構成する抵抗などの素子値にバラツキがあった場合においても高いSNRを実現でき、高分解能のデジタルアナログ変換装置を構成できることが分かる。LSIにおいては、一般に素子値バラツキは01程度である。このような場合においても本手法を用いることで、高精度で高分解能のデジタルアナログ変換器を構成することが可能である。実施例2図9に、本発明のデジタルアナログ変換装置の第2の実施例を示す。本実施例においてはカスケード型ΔΣ変調器の1段目を1ビットの内部変調器で、2段目をnビットの内部変調器で構成しているとする。数式9に示すように、内部変調器の次数を1次にした場合、2段目の伝達関数は1になる。はデジタルで処理するので、1をアナログ的に計算する必要がある。ここでフォーマッターによりの温度計コードに変換された入力信号Y2mは、一度選択回路に入力され、選択装置からの出力のそれぞれのビットに対応して接続された、駆動バッファーと一端が駆動バッファーに接続され、一端がアナログ的に電圧を加算するように出力端子に接続された抵抗素子をユニット郡により構成されている。前記駆動バッファーと前記抵抗素子のバラツキをミスマッチシェーピング法で除去するために、前記選択回路は、選択回路の出力を遅延素子と加算器で構成された積分回路と積分回路により前記前記駆動バッファーと前記抵抗素子により構成されたユニットの使用頻度を計算して、使用頻度に小さい順に選択するように動作することを特徴としている。本実施例によれば、ミスマッチシェーピング行う際に、単純にランダム信号を使ったDEM法によらずに、選択回路を切り替えているので、DEM法を用いる際に問題となる、ランダム信号を起因とするホワイト雑音の重畳や選択回路の切り替えを行う回路の導入の必要がなくなる。実施例3図10に、本発明のデジタルアナログ変換装置の第3の実施例を示す。本実施例においてはカスケード型ΔΣ変調器の1段目を1ビットの内部変調器で、2段目をnビットの内部変調器で構成しているとする。数式10に示すように、内部変調器の次数を2次にした場合、2段目の伝達関数はになる。はデジタルで処理するので、をアナログ的に計算する必要がある。ここでフォーマッターによりの温度計コードに変換された入力信号Y2mは、一度選択回路に入力され、選択装置からの出力のそれぞれのビットに対応して後置フィルタのユニットに入力される。後置フィルタのユニットは、1クロック遅延を実行するDFFで構成された遅延素子と1クロックを分周した信号Φ0で制御されたスイッチを介して入力に接続された、駆動バッファーと一端が駆動バッファーに接続され、一端がアナログ的に電圧を重み付け加算するように出力端子に接続された抵抗素子と、同様に1クロックを分周した信号Φ0で制御されたスイッチを介して出力に接続された、駆動インバータと一端が駆動インバータに接続され、一端がアナログ的に電圧を重み付け加算するように出力端子に接続された抵抗素子と、1クロック遅延を実行するDFFで構成された遅延素子の入出力に接続されたインバータと、前記インバータの出力を、1クロックを分周した信号Φ1によって制御されたスイッチにより構成されている。ここで前記遅延素子の入出力と前記駆動バッファーと駆動インバータとの接続を前記スイッチとにより入出力を切り替えて接続している。前記スイッチとは1クロックを分周した信号Φ0、Φ1で制御されるので、クロック毎に抵抗素子がスワッピングするスワッピング回路が構成されている。前記後置フィルタのユニット間のバラツキを更にミスマッチシェーピング法で除去するために、前記選択回路は、選択回路の出力を遅延素子と加算器で構成された積分回路前記後置フィルタのユニットユニットの使用頻度を計算して、使用頻度が小さい順に選択するように動作することを特徴としている。尚、実施例2にあるようにミスマッチシェーピング法で用いる選択回路を制御する積分回路を繰り返し用いる事でミスマッチシェーピングの次数を上げることが可能である。本実施例によれば、ミスマッチシェーパーによるミスマッチシェーピングとスワッピング回路によるミスマッチシェーピングの重畳により、高次のミスマッチシェーピングを容易に実現することが可能となる。従来ハードウェア規模が大きかった、高次ミスマッチシェーピング機能を、わずかなハードウェアの追加で実現することが出来る。たとえば、ミスマッチシェーパーにDWADataWeightedAveragingを用いることで2次のミスマッチシェーピングを実現することが可能となる。第1から第3の実施例においては、カスケード型ΔΣ変調器の1段目を1ビットの内部変調器で、2段目をnビットの内部変調器で構成している例を示したが、カスケード型ΔΣ変調器で構成された任意の内部変調器の構成を使っても本実施例の効果は同様に実現可能である。実施例4本発明のデジタルアナログ変換装置の第4の実施例を図11aに示す。本実施例においてはΔΣ変調器がnビットの出力を持つとする。本実施例では、ΔΣ変調器のnビットの出力をフォーマッターにより温度計コードに変換された信号Y2mを、後置フィルタでミスマッチシェーピングを行い、その出力を駆動バッファー回路と抵抗素子を介してアナログ的に加算している。図11bには後置フィルタの実施例を示している。前記駆動バッファー回路と前記抵抗素子のバラツキをミスマッチシェーピング法で除去するために、選択回路は、選択回路の出力を遅延素子と加算器で構成された積分回路と積分回路により出力信号の使用頻度を計算して、使用頻度の小さい順に選択するように動作することを特徴としている。ここで,積分回路は,入力信号をmbitのベクトル信号として演算を行う.本実施例では、ΔΣ変調器で変調されたデジタル信号を複数の駆動回路により複数のスピーカを駆動する際に、積分回路を用いた後置フィルタによりミスマッチシェーピング法で除去するために、従来例にあるようなDEM法によるミスマッチシェーピング法を用いる際に問題となる、ランダム信号を起因とするホワイト雑音の重畳や高速に選択回路の切り替えを行う回路の導入の必要がなくなる。本実施例では、複数の抵抗素子を駆動して音声をアナログ的に加算する例を示しているが、複数の駆動装置によりアナログ的に加算する全ての手法に応用することが可能である。尚、本実施例では、ミスマッチシェーピング法で用いる選択回路を制御する積分回路を2回繰り返し用いているが、ミスマッチシェーピング効果は、積分回路を1回以上繰り返し用いることで得ることが出来る。図12には後置フィルタの別の実施例を示している。前記スピーカ駆動装置間のバラツキをミスマッチシェーピング法で除去するために、選択回路は、選択回路の出力を遅延素子と加算器で構成された積分回路と積分回路により出力信号の使用頻度を計算して、使用頻度の小さい順に選択するように動作するが、さらに前記積分回路の入出力と選択回路の間に設けられた制御回路が入力振幅の大小に応じて選択回路で選択される出力信号を制限するようにしている。制御回路は、入力デジタル信号の振幅が小さいときは限られた出力駆動回路が選択されるように動作し、振幅が大きいときは、全ての出力駆動回路が選択されるように制御を行う。これにより、小振幅の信号時には1つの出力駆動回路のみが選択されるようになるので、小振幅時の駆動装置間のバラツキの影響を抑えることが可能になるのに加えて、小振幅時は特定の駆動装置からのみ音が放射されるので音像の定位が良くなる。また入力信号の振幅に応じて駆動装置の駆動数をダイナミックに制御することで、駆動装置で消費される電力消費を最適化することが可能になる。第1から第4の実施例で述べたように、本発明の特徴はデジタル入力信号をΔΣ変調器によりノイズシェーピングを行った後にフォーマッターで分割して後置フィルタによりミスマッチシェーピングを行ってから複数の駆動回路を駆動してアナログ的に加算を行うことを特徴とする。その結果、複数の駆動装置を駆動するそれぞれの電力は小さくても、アナログ的に加算することで大きな出力を得ることが可能となる。第1から第4の実施例で述べたような、デジタル信号をアナログ信号に変換するデジタルアナログ変換装置を、デジタル音声信号を複数のデジタル信号に変換して複数の駆動装置の出力をアナログ的に加算する全ての装置に応用することが可能である。実施例5図13aには、第1から第4の実施例で示したデジタルアナログ変換装置を電流で加算する方式で構成した場合の第5の実施例を示している。本実施例においてはこれまでの実施例の構成要素である駆動バッファーと抵抗素子をそれぞれ、電流源と前記電流源と出力の間に設けられたスイッチ回路と前記スイッチをデジタル信号で制御するバッファー回路に置き換えた構成を示している。実施例6また、図13bには、図13aには、第1から第4の実施例で示したデジタルアナログ変換装置を音圧で加算する方式で構成した場合の第6の実施例を示している。本実施例においてはこれまでの実施例の構成要素である駆動バッファーと抵抗素子をそれぞれ、スピーカ装置と前記スピーカ装置を駆動するボイスコイルと前記ボイスコイルをデジタル信号で制御する駆動回路に置き換えた構成を示している。実施例7更に、図13cには、図13aには、第1から第4の実施例で示したデジタルアナログ変換装置を光で加算する方式で構成した場合の第7の実施例を示している。本実施例においてはこれまでの実施例の構成要素である駆動バッファーと抵抗素子をそれぞれ、発光素子と前記発光素子をデジタル信号で制御する駆動回路に置き換えた構成を示している。尚、本実施例において発光素子は、ランプやLED等の電気の力で発光することが可能な全てのデバイスを利用することが出来る。実施例8図14aには、図13aには、第1から第4の実施例で示したデジタルアナログ変換装置を圧電素子ピエゾ素子で加算する方式で構成した場合の第8の実施例を示している。本実施例においてはこれまでの実施例の構成要素である駆動バッファーと抵抗素子をそれぞれ、圧電素子と前記圧電素子をデジタル信号で制御するバッファー回路に置き換えた構成を示している。圧電素子は電気信号を物理的な変位力に変換することが出来るので、実施例14bにあるように複数の圧電素子を平面に並べることで、物理的な変位量を音波として空間で合成したり、共通の振動版を駆動することで加算したり、また実施例14cにあるように、複数の圧電素子を積層して加算したりする応用に利用可能である。それぞれの圧電素子は1ビット信号で駆動されているので、電力効率の向上が可能となり、また圧電素子の非線形生の影響を低減することが可能となる。尚、本実施例では圧電素子により電気信号を物理的な変位力に変換する手段として示したが、電気信号を物理的な変位力に変換できる任意の素子を利用することが可能である。以上の実施例14cのように、複数の圧電素子を積層して加算した場合は、各圧電素子が発生する物理的な変位の強度を別の圧電素子を使って測定することも可能である。つまり複数の圧電素子が発生する物理的な変位の強度のバラツキを測定することが出来るので、測定したバラツキに応じて圧電素子の駆動力を調整することで、複数の圧電素子が発生する物理的な変位を加算することで合成した物理的な変位の精度を向上さることも可能である。実施例9図15aには、第1から第4の実施例で示したデジタルアナログ変換装置をコイルで発生する磁場を加算する方式で構成した場合の第9の実施例を示している。本実施例においてはこれまでの実施例の構成要素である駆動バッファーと抵抗素子をそれぞれ、コイルと前コイルをデジタル信号で制御するバッファー回路に置き換えた構成を示している。コイルは電気信号を磁場力に変換することが出来るので、実施例15bにあるように複数のコイルを重ねて並べることで、磁場を加算したり、実施例15cにあるように、複数のコイルを同時に巻き合わせることで磁場を加算したりする応用にも利用可能である。以上の実施例のように、磁場を加算することが出来るので、本発明を、複数のボイスコイルを用いたスピーカ駆動装置を使い音声信号を再生するデジタルアナログ変換装置に応用することも可能である。以上の実施例のように、各コイルが発生する磁場の強度を別のコイルを使って測定することも可能である。つまり複数のコイルが発生する磁場の強度のバラツキを測定することが出来るので、測定したバラツキに応じてコイルの駆動力を調整することで、複数のコイルの磁場を加算することで合成した磁場の精度を向上さることも可能である。実施例10図16aには、第1から第4の実施例で示したデジタルアナログ変換装置を複数のボイスコイルを用いたスピーカ駆動装置に応用する第10の実施例を示している。本実施例においては、これまでの実施例の構成要素である抵抗素子を、ボイスコイルに置き換えた構成を示している。ボイスコイルは電気信号をコーンまたはドームにより、音圧に変換することが出来るので、実施例16aにあるように複数のコイルを重ねて並べることで、音圧を加算することが可能になる。また、ボイスコイルを用いた方法では、音声信号を輻射する部分が1つのコーンもしくはドームになるため、音像の定位が良くなる特徴も有する。また、図16bにあるように、複数のボイスコイルを束ねて巻き合わせることで音圧を加算する応用にも利用可能である。複数のボイスコイルを束ねて巻くことにより、それぞれのボイスコイル特性を揃えることが出来る。これにより、ボイスコイル間の特性の誤差が低減され、高音質な信号を再生することが可能となる。以上の実施例のように、各ボイスコイルが発生する磁場の強度を別のボイスコイルを使って測定することも可能である。つまり複数のボイスコイルが発生する磁場の強度のバラツキを測定することが出来るので、測定したバラツキに応じてボイスコイルの駆動力を調整することで、複数のボイスコイルの磁場を加算することで合成した音声信号の精度があがり、音声信号を高音質で再生することが可能となる。以上の第5から第10の実施例においては、カスケード型ΔΣ変調器からのnビットの出力をフォーマッターと後置フィルタを使って、複数の駆動装置をアナログ的に加算して出力しているが、nビットの信号は、フォーマッターによりm2nの信号の温度計コードに変換されるので、2nの後置フィルタと駆動回路が必要になる。ここでm2n16以下にすることでミスマッチシェーピング回路やスワッピング回路の回路規模の増大を押さえることが可能になる。同様にm2n16以下にすることで、図14cに示した実施例にあるように圧電素子を積層した際の各素子の積層順位の違いに起因する特性の違いのバラツキを抑えることが出来る。また、図15bや図16aに示した実施例にあるようにコイルを積層した際の各コイルの積層順位の違いに起因する特性の違いのバラツキを抑えることが出来る。さらに、図15cや16bのようにコイルを束ねる実施例においても各コイルの特性の違いを抑えることが可能になる。実施例11第1から第4の実施例で示したデジタルアナログ変換装置のカスケード型ΔΣ変調器とは別の構成の変調器を使った、本発明の第11の実施例を図17に示す。カスケード型ΔΣ変調器の1段目の出力に入力信号を伝達するために、それぞれ係数B0とB1を用いる構成をことも可能である。この様な接続をすると2段目以降のΔΣ変調器の出力からも入力信号の一部が出力されるようになるので、カスケード型ΔΣ変調器の段数を増やした場合や、複数のスピーカ装置を用いて空間で音圧を加算するような応用においては、複数のスピーカ装置の増加に伴い出力音圧を向上することが可能となる。実施例12第1から第4の実施例で示したデジタルアナログ変換装置を、実施例6や実施例8、実施例10にあるような複数の駆動装置を使い空間で音圧を加算するような応用において、図18には駆動装置を駆動する信号にデジタル的に遅延をかけるブロックを挿入した第12の実施例を示している。このようにΔΣ変調器およびフォーマッターからのデジタル的に遅延をかけることで各駆動装置への信号の移相を制御することにより、空間で放射される音響信号の指向性を変化させることが可能となる。例えば、各スピーカ間の距離をd、信号の波長をλs、スピーカ正面を0ラジアンとしたときの偏角をθとした場合、SP3に対してSP2の位相をλsだけ遅らせ、SP1の位相をλsとなるようにすることにより、θだけSP1側に指向特性を持たせることが可能となる。このように複数のスピーカの位相を制御する為には、従来は、構造が複雑なアナログ移相器が必要であったが、入出力信号がデジタル信号であるため、デジタル遅延器DFF等を用いて容易に正確な移相を制御することが可能である。実施例13第1から第4の実施例で示したデジタルアナログ変換装置を、実施例6や実施例8、実施例10にあるような複数の駆動装置を使い空間で音圧を加算するような応用において、図19aにはデジタルアナログ変換装置の入力として周囲雑音をフィードバックする第13の実施例を示している。ここでフィードバック制御回路、周囲音が入力されるマイクからの周囲雑音情報を元に、周囲雑音を打ち消す雑音の位相と180度位相が回転した信号を発生させるのに必要な音圧及び位相を計算する。本発明によれば、デジタル回路で直接スピーカをコントロールすることが可能なため、精密な雑音低減装置を構成することが可能である。また図19bに示すように、一般に複数のマイクを使うことで雑音の発生源の方向を検知することが可能であるので、実施例12の技術を使い、各スピーカ駆動装置への位相をコントロールすることで雑音低減用スピーカに指向特性を持たせることが出来る。つまり、雑音低減用スピーカの正面方向ばかりでなく、それ以外の方向の雑音も低減することが可能である。自動車の車内の消音などを行う場合は、外来雑音源が複数で雑音源もまちまちであるが、本実施例を用いることで消音用のスピーカを容易に複数配置することが出来る。また複数のスピーカを用いることで正面以外の方向の雑音を低減することが可能になるので、効率的に車内の消音を行うことができる。更に圧電スピーカを用いれば薄型の消音装置を実現できるので、車内のスペースを減らすことなく消音を行うことができる。実施例14第1から第4の実施例で示したデジタルアナログ変換装置を、実施例6や実施例8、実施例10にあるような複数の駆動装置を使い空間で音圧を加算するような応用において、図20には、駆動装置をスイッチング増幅器で構成した場合の第14の実施例を示している。スイッチング増幅器には、アナログD級増幅器やデジタルD級増幅器、アナログΔΣ変調器、デジタルΔΣ変調器などを用いることができる。入力されたデジタル信号は、スイッチング増幅器でスイッチング信号2値信号もしくは3値信号に変換されるため、効率の向上や出力電力の向上を図ることが可能である。実施例15第1から第4の実施例で示したデジタルアナログ変換装置を、実施例6や実施例8、実施例10にあるような複数の駆動装置を使い空間で音圧を加算するような応用におけるスピーカ、および電気信号を物理的な変位力に変換できる電気素子の配置方法に関する第15の実施例を図21に示す。図21aには、格子状に配置した場合の実施例が示されている。この様な配置にすることにより、長方形、正方形などの筐体をおおう場合、効率的にサブユニットを配置することが出来、水平方向、垂直方向が相似形となり同等の位相特性を実現することが出来る。また、スピーカに長方形、または正方形のものを使用した場合は、長方形の表面を最も隙間無く配置することが可能で、単位面積当たりの放射音圧を最大にすることが可能となる。このように配置したものは視覚的にも美しく感じられる。図21bには、行ごとに配置位置を1/2ずらして配置した実施例が示されている。このように千鳥配置することにより、格子配置に比べ面密度を向上させることが出来る。特に、スピーカを多数配置する場合には、面積当たりの音圧を高くすることが可能と成る。更にスピーカの形状に6角形の物を使用すれば千鳥配置でかつ隙間無く配置することが可能となる。この場合隙間無く配置することが可能となるため、高い音圧レベルを実現することが出来る。またミスマッチシェーピング技術を用いる場合、各スピーカ間の距離が近いため、ミスマッチシェーピング効果を効果的に実現することができる。図21bには、同心円状に配置にスピーカを配置した実施例が示されている。このようにスピーカ全体の中心軸上から、各同心円上に配置されたスピーカの距離が等しいので、同一同心円上から中心軸上への位相特性が等しくなり、正面における音響信号の加算が理想的に行われるようになる。このため、音響特性を改善することが可能となる。実施例16第1から第4の実施例で示したデジタルアナログ変換装置を、実施例6や実施例8、実施例10にあるような複数の駆動装置を使い空間で音圧を加算するような応用において、図22には、デジタルアナログ変換装置をステレオ構成にした第16の実施例を示している。ここでチャネルはR信号用のデジタルアナログ変換装置であり、チャネルはL信号用のデジタルアナログ変換装置である。このようにデジタル信号を、ステレオ音声を再生するだけではなく、本発明のデジタルアナログ変換装置を複数チャネルとして並列に設けることで、デジタル処理により発生した任意の音場を再生可能になる。実施例17第16の実施例で示したように複数のデジタルアナログ変換装置を、実施例6や実施例8、実施例10にあるような複数の駆動装置を使い空間で音圧を加算するような応用おけるスピーカ、および電気信号を物理的な変位力に変換できる電気素子の配置方法に関する第17の実施例を図23に示す。図23aにはステレオのL、R信号を駆動しているスピーカの配置方法を示している。このようにL、Rを対称に配置することにより、ステレオ効果を高めることが可能となる。図中Lは左チャネルを、Rは右チャネルを表している。図23bにはステレオのL、R信号に加えてC信号を駆動しているスピーカの配置方法を示している。図中Cはセンターチャネルを示している。尚、本発明では、複数のスピーカのチャネルへの割り当てを動的に変更するが容易に実現できるため、再生する音楽ソース、実現する音場効果によりチャネルへの割り当てを動的に変更することで、ステレオ効果や音場効果をより効果的に行うことが可能となる。図23cには複数のスピーカのチャネルへの割り当てを動的制御した場合のスピーカの配置方法を示している。ステレオのL、R信号に加えてC信号を駆動しているスピーカの配置方法を示している。図中LCはL信号とC信号のどちらも駆動できるスピーカを示している、また図中RCはR信号とC信号のどちらも駆動できるスピーカを示している。実施例18第1から第4の実施例で示したデジタルアナログ変換装置を、実施例6や実施例8、実施例10にあるような複数の駆動装置を使い空間で音圧を加算するような応用において、図24には、デジタルフィルター処理したデジタル信号を複数のチャネルのデジタルアナログ変換装置のステレオ構成にした第18の実施例を示している。ここで、デジタルフィルター信号処理ブロックで周波数帯域を分割した複数のデジタル信号を、複数のチャネル、はデジタルアナログ変換装置である。例えば、デジタルフィルター信号処理ブロックで高域用のデジタル信号と低域用のデジタル信号に分割して、それぞれの信号を再生するために、本発明のデジタルアナログ変換装置を複数チャネルとして並列に設けることで、デジタル処理により発生した周波数帯域に最適なスピーカ装置で再生することが可能になる。実施例19第1から第4の実施例で示したデジタルアナログ変換装置を、実施例6や実施例8、実施例10にあるような複数の駆動装置を使い空間で音圧を加算するような応用において、図25には駆動装置を駆動する信号を一度デジタル信号送信機で伝送路に送信した後にデジタル信号受信装置受信した後に駆動装置でスピーカを駆動する第19の実施例を示している。このようにΔΣ変調器およびフォーマッターからのデジタル信号をデジタル信号送受信機で伝送することにより、分散配置されたスピーカを駆動する信号をデジタル伝送信号として伝えることが可能となる。デジタル信号はΔΣ変調器でオーバーサンプリングしている為に、伝送線路で誤りがあった場合でもその影響を低減することが可能となる。伝送線路には、デジタル有線伝送路、無線伝送路、光伝送路等、デジタル的に伝送するあらゆる伝送路を利用することが可能である。また、消音装置に応用した場合は、分散した複数の消音用スピーカが必要であるが、本実施例を用いることで、デジタル伝送路を用いて容易に離れたサブスピーカに駆動情報を伝達することが可能となる。実施例20第1から第4の実施例で示したデジタルアナログ変換装置を、実施例6や実施例8、実施例10にあるような複数の駆動装置を使い空間で音圧を加算するような応用において、図26には駆動装置を駆動する信号に超低周波信号を重畳した場合の第20の実施例を示している。一般に可聴周波数は20~20KHzとされており、その下限周波数である20Hz以下の音を超低周波と呼ぶ。この帯域の音は相当大きな音圧でなければ通常、人間の聴覚では認識できないが、健康や精神的ストレスに関係があるとして研究が進んでいる。従来のアナログスピーカを用いて超低周波を発生するためには、非常にゆっくりとした信号でスピーカを駆動する必要があり、電力効率の劣るアナログスピーカでは消費電力の点で問題が多い。超低周波を発生するために、本発明のデジタルスピーカの構成を用いれば、1bit信号で電気音響変換素子を駆動することが可能となり、電力効率、更に電気音響変換素子の非線形生の影響を低減することが可能となり、効率的に超低周波信号を発生することが可能となる。一般に、超低周波信号は信号源には含まれていないので、超低周波信号を発生する場合、超低周波発生器で発生する必要がある。任意の周波数パターンを発生するために超低周波発生器はデジタル回路を用いるのが良い、例えば1fの揺らぎを持った超低周波信号を発生するためにデジタル回路の擬似ランダム信号を使えば容易に発生することが出来る。発生した超低周波信号は簡単にデジタル音声信号にデジタル的に加算することが出来るので、容易に超低周波信号を重畳することが可能になる。実施例21第1から第4の実施例で示したデジタルアナログ変換装置を、実施例8にあるような複数の圧電素子を使い、複数の圧電素子を使って物理的な変位を合成するような応用において、図27には複数の圧電素子を使って反射鏡ミラーを駆動する第21の実施例を示している。図27aにあるように積層された圧電素子を駆動するために,複数の駆動装置を複数の圧電素子を用いて駆動するデバイスを,図27bにあるような基盤上に複数配置して、支持部が固定軸になるように上部基盤を接続する。上部の基盤は反射鏡を配置する。図27cにあるように、圧電素子を駆動することで支持部を中心にして上部基盤を変形させることで反射鏡の反射角度を変えることが出来る。この様な圧電素子と反射鏡を組み合わせたデバイスは、小型のプロジェクター装置に応用可能であるが、デジタルアナログ変換装置と複数の圧電素子で駆動することで、デジタル信号で反射角度を制御できるので小型のプロジェクター装置に適している。実施例22第1から第4の実施例で示したデジタルアナログ変換装置を、実施例8にあるような複数の圧電素子を使い、複数の圧電素子を使って物理的な変位を合成するような応用において、図28には複数の圧電素子を使って反射鏡ミラーを駆動する別の第22の実施例を示している。図28aにあるように基板上に複数並列に配置された圧電素子を使う。図28bにあるように中心が固定された反射鏡の周りにこの圧電素子をXY軸に沿って配置して駆動することで支持部中心を基点として反射鏡の反射角度を変えることが出来る。この様な圧電素子と反射鏡を組み合わせたデバイスは、小型のプロジェクター装置に応用可能であるが、デジタルアナログ変換装置と複数の並列に配置された圧電素子で駆動することで、デジタル信号で反射角度を制御できるので薄型で小型のプロジェクター装置に適している。実施例23図29は,第1から第4の実施例で示したデジタルアナログ変換装置のカスケード型ΔΣ変調器にバンドパス形のΔΣ変調器を使った場合の第23の実施例を示している。一般にバンドパス形のΔΣ変調器はZ→-Z2変換をすることで実現することが可能である。この変換により積分器は共振器に変換される.この実施例において、2段目の内部ΔΣ変調器の出力を、Z-2を実現する2クロック遅延器に接続し、遅延器の入力および出力に切り替えスイッチを接続する。この切り替えスイッチはクロックの1/2の周波数の信号にしたがって2入力を図に示したよう入れ替えるものである。このように構成することにより、DAC21およびDAC22を構成する素子にミスマッチがあった場合でも、クロック周波数の1/4の周波数における雑音を低減することが可能となる。ここで示したように、周波数変換を行うことにより、バンドパス特性をはじめ任意のノイズシェーピング特性を実現することが可能となる。実施例24図30aに本発明の第24の実施例を示す。本実施例においては、ΔΣ変調器がnビットの出力を持つとする。ΔΣ変調器のnビットの出力をフォーマッターによりm組のpbitのコードに変換された信号YVを、後置フィルタでミスマッチシェーピングおよび周波数選択を行い、その出力を内部デジタル-アナログ変換器でアナログ信号に変換し,加算器でアナログ的に加算している。このように構成することで、多レベルの内部デジタル-アナログ変換器を用いても高精度なアナログ信号を得ることが可能となる。図30bに、後置フィルタの実施例を示す。前記内部デジタル-アナログ変換器内部のミスマッチの影響を低減するために、選択回路は、選択回路の出力をフィルタ回路の出力信号の値に応じて選択するように動作することを特徴としている。ここで、フィルタでは、前記内部デジタル-アナログ変換器の出力レベル別にフィルタ演算を行う。例えば、フィルタに積分器もしくは積分器を多段に接続したものを用い、フィルタの出力の小さい順に選択を行い、かつその選択により入力信号に対応した出力が得られるように選択を行うことにより、前記フォーマッターからの出力が複数のレベルを表す複数の信号によるものであっても、ミスマッチによる低周波領域の雑音を低減することが可能となる。図30cに前記内部デジタル-アナログ変換器および加算器のさらに具体的な実施例を示す。この実施例においては、インバータ、抵抗により各1bit信号に応じたアナログ電流を出力し、複数のこれらの電流を結線することにより、出力電流を加算している。この実施例においては、前記複数の内部デジタル-アナログ変換器の入力信号が表現する値は、同一である必要はなく、異なる重みを持つものでも良い。この場合、前記抵抗の値は、それぞれの入力デジタル信号が表現する重みに応じて設定すればよい。また、この重みは2のべきの重みに制限されない。前記選択回路2410において、その選択結果が、選択回路2410の入力信号に等しくなるように選択を行うことで、重みが違った場合でも正確に変換を行うことが可能となる。"