"第1面と該第1面とは反対側の第2面とを有し、第1貫通孔、第2貫通孔及び開口部が設けられている基材と、前記基材の第1面上に設けられている第1導体パターンと、前記基材の第2面上に設けられている第2導体パターンと、前記第1貫通孔の内部に設けられ、前記第1導体パターンと前記第2導体パターンとを接続する第1スルーホール導体と、前記第2貫通孔の内部に設けられ、前記第1導体パターンと前記第2導体パターンとを接続する第2スルーホール導体と、前記開口部の内部に設けられている磁性体と、を備える配線板であって、前記第1スルーホール導体と前記第2スルーホール導体とは、前記第1導体パターン及び前記第2導体パターンにより接続されており、前記第1スルーホール導体及び前記第2スルーホール導体は、前記磁性体を挟んで互いに対向する箇所に設けられている配線板。前記基材の第1面上には第1絶縁層が形成され、前記基材の第2面上には第2絶縁層が形成され、前記第1貫通孔及び前記第2貫通孔は、前記第1絶縁層と前記基材と前記第2絶縁層とを貫通する請求項1に記載の配線板。前記基材の内部又は前記第1絶縁層上にはキャパシタが設けられ、該キャパシタの電極は前記第1スルーホール導体及び前記第2スルーホール導体と電気的に接続されている請求項2に記載の配線板。前記第1スルーホール導体と前記第2スルーホール導体とを接続する前記第1導体パターン及び前記第2導体パターンは、直線状に延びている請求項1乃至3の何れか1項に記載の配線板。前記第1貫通孔の内部及び前記第2貫通孔の内部には、めっきが充填されている請求項1乃至4の何れか1項に記載の配線板。前記第1スルーホール導体及び前記第2スルーホール導体はインダクタを構成する請求項1乃至5の何れか1項に記載の配線板。前記磁性体の厚みは、前記基材の厚みとほぼ同一である請求項1乃至6の何れか1項に記載の配線板。前記磁性体は、樹脂に磁性粒子を分散させてなる請求項1乃至7の何れか1項に記載の配線板。前記磁性粒子の平均粒径は、20μm~35μmである請求項8に記載の配線板。前記第1貫通孔及び前記第2貫通孔は、レーザによって形成されている請求項1乃至9の何れか1項に記載の配線板。前記基材の厚みは200μm以下である請求項1乃至10の何れか1項に記載の配線板。第1面と該第1面とは反対側の第2面とを有する基材を用意することと、前記基材の前記第1面側又は前記第2面側に前記基材を貫通する又は前記基材を貫通しない開口部を形成することと、前記開口部を挟んで互いに対向する箇所に第1貫通孔及び第2貫通孔を形成することと、前記第1貫通孔の内部に第1スルーホール導体を形成することと、前記第2貫通孔の内部に第2スルーホール導体を形成することと、前記開口部の内部に磁性体を設けることと、前記基材の前記第1面上又は前記第2面上に、前記第1スルーホール導体と前記第2スルーホール導体とを接続する第1導体パターン又は第2導体パターンを形成することと、を含む、配線板の製造方法。特許文献1に開示された技術は、異なる層に形成された導体パターンを電気的に接続することで、配線板にインダクタを形成するものである。この技術を用いることで、インピーダンスの上昇を抑制することが可能となる。特許文献1に開示された配線板では、所望のインダクタンスを得られるようにするため、ある程度大きなインダクタの形成領域が必要になる。しかしながら、導体回路が高密度に形成されている、又は導体回路の層数が少ない場合には、インダクタを形成する領域を十分に確保することが困難となる。このため、インダクタの十分な性能を確保し難くなる可能性がある。本発明は、上述の事情の下になされたもので、例えば配線板の層数が少ない場合でも、インダクタの性能を確保することを目的とする。本発明の第1の観点に係る配線板は、第1面と該第1面とは反対側の第2面とを有し、第1貫通孔、第2貫通孔及び開口部が設けられている基材と、前記基材の第1面上に設けられている第1導体パターンと、前記基材の第2面上に設けられている第2導体パターンと、前記第1貫通孔の内部に設けられ、前記第1導体パターンと前記第2導体パターンとを接続する第1スルーホール導体と、前記第2貫通孔の内部に設けられ、前記第1導体パターンと前記第2導体パターンとを接続する第2スルーホール導体と、前記開口部の内部に設けられている磁性体と、を備える配線板であって、前記第1スルーホール導体と前記第2スルーホール導体とは、前記第1導体パターン及び前記第2導体パターンにより接続されており、前記第1スルーホール導体及び前記第2スルーホール導体は、前記磁性体を挟んで互いに対向する箇所に設けられている。前記基材の第1面上には第1絶縁層が形成され、前記基材の第2面上には第2絶縁層が形成され、前記第1貫通孔及び前記第2貫通孔は、前記第1絶縁層と前記基材と前記第2絶縁層とを貫通することが好ましい。前記基材の内部又は前記第1絶縁層上にはキャパシタが設けられ、該キャパシタの電極は前記第1スルーホール導体及び前記第2スルーホール導体と電気的に接続されていることが好ましい。前記第1スルーホール導体と前記第2スルーホール導体とを接続する前記第1導体パターン及び前記第2導体パターンは、直線状に延びていることが好ましい。前記第1貫通孔の内部及び前記第2貫通孔の内部には、めっきが充填されていることが好ましい。前記第1スルーホール導体及び前記第2スルーホール導体はインダクタを構成することが好ましい。前記磁性体の厚みは、前記基材の厚みとほぼ同一であることが好ましい。前記磁性体は、樹脂に磁性粒子を分散させてなることが好ましい。前記磁性粒子の平均粒径は、20μm~35μmであることが好ましい。前記第1貫通孔及び前記第2貫通孔は、レーザによって形成されていることが好ましい。前記基材の厚みは200μm以下であることが好ましい。本発明の第2の観点に係る配線板の製造方法は、第1面と該第1面とは反対側の第2面とを有する基材を用意することと、前記基材の前記第1面側又は前記第2面側に前記基材を貫通する又は前記基材を貫通しない開口部を形成することと、前記開口部を挟んで互いに対向する箇所に第1貫通孔及び第2貫通孔を形成することと、前記第1貫通孔の内部に第1スルーホール導体を形成することと、前記第2貫通孔の内部に第2スルーホール導体を形成することと、前記開口部の内部に磁性体を設けることと、前記基材の前記第1面上又は前記第2面上に、前記第1スルーホール導体と前記第2スルーホール導体とを接続する第1導体パターン又は第2導体パターンを形成することと、を含む。本発明に係る配線板及び配線板の製造方法によれば、第1スルーホール導体と第2スルーホール導体とが第1導体パターン及び第2導体パターンにより接続され、第1スルーホール導体及び第2スルーホール導体が磁性体を挟んで互いに対向する箇所に設けられていることから、インダクタンスの大きいインダクタをコンパクトに形成することができる。これにより、例えば配線板の層数が少ない場合でも、インダクタの性能を確保することが可能になる。以下、本発明の実施形態を、図面を参照しつつ詳細に説明する。なお、説明にあたっては、相互に直交するX軸、Y軸及びZ軸からなる座標系を用いる。本発明の実施形態においては、孔は貫通孔に限られず、非貫通の孔も含めて、孔という。孔には、スルーホール及びビアホールが含まれる。以下、スルーホール内壁面に形成される導体をスルーホール導体といい、ビアホール内壁面又は底面に形成される導体をビア導体という。また、めっきとは、金属や樹脂などの表面に層状に導体例えば金属を析出させることと、析出した導体例えば金属層をいう。めっきには、無電解めっきや電解めっき等の湿式めっきのほか、PVDPhysicalVaporDepositionやCVDChemicalVaporDeposition等の乾式めっきも含まれる。図1は、本実施形態に係る配線板10のXZ断面図である。配線板10は、第1面Fと、該第1面Fとは反対側の第2面Sとを有する基材20と、基材20の第1面F上に形成されているビルドアップ層11と、基材20の第2面S上に形成されているビルドアップ層12とからなる。ビルドアップ層11は、基材20の第1面F上に導体層103を介して形成されている第1絶縁層21と、第1絶縁層21上に形成されている第1導体パターン33A,33B,33C,33D,33Eと、第1導体パターン33A,33B,33C,33D,33Eを覆うように第1絶縁層21の上面に形成されている第2絶縁層23と、第2絶縁層23上に形成されている第3導体パターン35と、第3導体パターン35を覆うように第2絶縁層23の上面に形成されているソルダーレジスト層25とからなる。ビルドアップ層12は、基材20の第2面S上に導体層104を介して形成されている第1絶縁層22と、第1絶縁層22上に形成されている第2導体パターン34A,34B,34C,34D,34Eと、第2導体パターン34A,34B,34C,34D,34Eを覆うように第1絶縁層22の上面に形成されている第2絶縁層24と、第2絶縁層24の上面に形成されている第4導体パターン36と、第4導体パターン36を覆うように第2絶縁層24の上面に形成されているソルダーレジスト層26とからなる。なお、ここではビルドアップ層11,12は、それぞれ2層の絶縁層を有しているが、1層の絶縁層を有していてもよいし、3層以上の絶縁層を有していてもよい。基材20の内部には、磁性体40とキャパシタチップキャパシタ50が収容されている。基材20は、例えば、樹脂、金属、ガラス、シリコンウエハー等により形成されている。図1に示されるように、この基材20には、第1スルーホール導体用の3つの第1貫通孔20a、第2スルーホール導体用の3つの第2貫通孔20bと、磁性体40が収容される開口部20cと、キャパシタ50が収容されるキャビティ20dが形成されている。第1貫通孔20a及び第2貫通孔20bは、基材20、第1絶縁層21及び第1絶縁層22を貫通している。開口部20c及びキャビティ20dは、基材20を貫通している。第1スルーホール導体用の3つの第1貫通孔20aは、実線で示されるように、磁性体40の手前側-Y側に設けられている。第2スルーホール導体用の3つの第2貫通孔20bは、破線で示されるように、磁性体40の向こう側Y側に設けられている。第1貫通孔20aの内部には、第1スルーホール導体30A,30C,30Eが形成されている。第2貫通孔20bの内部には、第2スルーホール導体30B,30D,30Fが形成されている。これらの第1スルーホール導体30A,30C,30E及び第2スルーホール導体30B,30D,30Fは、銅めっきからなる。これらの第1スルーホール導体30A,30C,30Eと第2スルーホール導体30B,30D,30Fとは、磁性体40を挟んで互いに対向する箇所に設けられている。第1スルーホール導体30A,30C,30E及び第2スルーホール導体30B,30D,30Fの径は、100μm以下であることが好ましい。この場合、インダクタンス特性を発揮しやすい。なお、ここでいう径とは、各スルーホール導体における最大径を意味する。第1導体パターン33A,33B,33C,33D,33Eは、基材20の第1面FZ側の面に形成された第1絶縁層21の上面Z側の面に形成されている。また、第2導体パターン34A,34B,34C,34D,34Eは、基材20の第2面S-Z側の面に形成された第1絶縁層22の下面-Z側の面に形成されている。第1導体パターン33A,33B,33C,33D,33E及び第2導体パターン34A,34B,34C,34D,34Eそれぞれは、厚さが5~30μmで、所定の形状にパターニングされている。これらの第1導体パターン33A,33B,33C,33D,33E及び第2導体パターン34A,34B,34C,34D,34Eは、配線板10の電子回路を構成する。これらのうち、第1導体パターン33A,33B,33Cと、第2導体パターン34A,34B,34Cとは、第1スルーホール導体30A,30C,30E及び第2スルーホール導体30B,30D,30Fによって電気的に接続されている。磁性体40は、多数の磁性粒子と、合成樹脂とを含む。合成樹脂としては、主に、熱硬化性樹脂が用いられる。熱硬化性樹脂の代表例は、エポキシ樹脂、フェノール樹脂、ジアリルフタレート樹脂、ポリイミド樹脂、シリコン樹脂又はこれらの変性樹脂である。磁性粒子は金属酸化物であり、代表的にはフェライト磁性材料が用いられる。フェライト磁性材料としては、Mn系ソフトフェライト、Mg系ソフトフェライト、Ni系ソフトフェライト等、各種の組成系のものを用いることができる。磁性粒子は、平均粒径が20μm~35μmの範囲にあることが好ましい。この範囲の粒径は、必要な電磁気特性を安定的に得るのに適している。また、磁性粒子と合成樹脂との配合比磁性粒子:合成樹脂は、重量比で、50:50~75:25の範囲にあることが好ましい。磁性粒子の含有量が75wtを超えると、分散性が悪くなる可能性がある。磁性粒子の含有量が50wt未満では、充分なインダクタンス特性が得られない可能性がある。第1絶縁層21は、基材20の第1面F上に形成された導電層103を覆うように形成されている。第1絶縁層21は、例えば硬化したプリプレグからなる。第2絶縁層23は、第1絶縁層21の上面を覆うように形成されている。第2絶縁層23は、例えば硬化したプリプレグからなる。そして、第1絶縁層21の上面に形成された第1導体パターン33A,33B,33C,33D,33Eと、当該第2絶縁層23の上面に形成された第3導体パターン35とを電気的に絶縁する。プリプレグは、例えばグラスファイバ又はアラミドファイバに、エポキシ樹脂、ポリエステル樹脂、ビスマレイミドトリアジン樹脂BT樹脂、イミド樹脂ポリイミド、フェノール樹脂、又はアリル化フェニレンエーテル樹脂A-PPE樹脂等を含浸させることにより形成される。配線板10では、第1絶縁層21及び第2絶縁層23の厚さは、10~60μmである。第1絶縁層21の内部には、複数のビアホール21aが形成されている。ビアホール21aの内部には、ビア導体31が形成される。これらのビア導体31は、銅めっきからなる。これらのビア導体31のうち一対のビア導体31によって、キャビティ20dに収容されるキャパシタ50の一対の電極50A,50Bと、第1導体パターン33A,33Eとがそれぞれ接続される。第2絶縁層23の内部には、ビアホール23aが形成されている。ビアホール23aの内部には、ビア導体33が形成される。このビア導体33は、銅めっきからなる。第1絶縁層22は、基材20の第2面S上に形成された導電層104を覆うように形成されている。第1絶縁層22は、第1絶縁層21と同様に、例えば硬化したプリプレグからなる。第2絶縁層24は、第1絶縁層22の下面を覆うように形成されている。第2絶縁層24は、第1絶縁層21と同様に、例えば硬化したプリプレグからなる。そして、第1絶縁層22の下面に形成された第2導体パターン34A,34B,34C,34D,34Eと、当該第2絶縁層24の下面に形成された第4導体パターン36とを電気的に絶縁する。これらの第1絶縁層22及び第2絶縁層24の厚さは、第1絶縁層21と同様に、10~60μmである。第2絶縁層24には、複数のビアホール24aが形成されている。ビアホール24aの内部には、ビア導体34が形成される。このビア導体34は、銅めっきからなる。第3導体パターン35は、第2絶縁層23の上面に形成されている。また、第4導体パターン36は、第2絶縁層24の下面に形成されている。第3導体パターン35及び第4導体パターン36それぞれは、厚さが5~20μmで、所定の形状にパターニングされている。そして、第3導体パターン35は、第2絶縁層23に形成されたビア導体33によって、第1導体パターン33Aと電気的に接続されている。また、第4導体パターン36は、第2絶縁層24に形成されたビア導体34によって、第2導体パターン34D,34Eと電気的に接続されている。ソルダーレジスト層25は、第2絶縁層23を覆うように形成されている。ソルダーレジスト層25は、例えばアクリル-エポキシ系樹脂を用いた感光性樹脂、エポキシ樹脂を主体とした熱硬化性樹脂、又は紫外線硬化性の樹脂等からなる。ソルダーレジスト層25には、第3導体パターン35を配線板10に実装される電子部品と接続するための複数の開口25aが形成されている。そして、開口25aの内部には、第3導体パターン35の表面を被覆する、ニッケルめっき膜とパラジウムめっき膜と金メッキ膜とからなる半田接続層51が形成されている。配線板10に実装される電子部品の端子は、半田接続層51に半田53を介して接続される。ソルダーレジスト層26は、第2絶縁層24を覆うように形成されている。ソルダーレジスト層26は、例えばアクリル-エポキシ系樹脂を用いた感光性樹脂、エポキシ樹脂を主体とした熱硬化性樹脂、又は紫外線硬化性の樹脂等からなる。ソルダーレジスト層26には、第3導体パターン36を配線板10に実装される電子部品と接続するための複数の開口26aが形成されている。そして、開口26aの内部には、第3導体パターン36の表面を被覆する、ニッケルめっき膜とパラジウムめっき膜と金メッキ膜とからなる半田接続層52が形成されている。配線板10に実装される電子部品の端子は、半田接続層52に半田54を介して接続される。図2は、第1スルーホール導体30A,30C,30E及び第2スルーホール導体30B,30D,30F、並びに第1導体パターン33A,33B,33C及び第2導体パターン34A,34B,34Cを示す斜視図である。上述したように、第1スルーホール導体30A,30C,30Eは図示しない磁性体の手前側-Y側にあり、例えばX軸方向に並んでいる。また、第2スルーホール導体30B,30D,30Fは図示しない磁性体の向こう側Y側にあり、X軸方向に並んでいる。第1スルーホール導体30Aの下端と第2スルーホール導体30Bの下端は、第2導体パターン34Aによって接続されている。第2スルーホール導体30Bの上端と第1スルーホール導体30Cの上端は、第1導体パターン33Bによって接続されている。第1スルーホール導体30Cの下端と第2スルーホール導体30Dの下端は、第2導体パターン34Bによって接続されている。第2スルーホール導体30Dの上端と第1スルーホール導体30Eの上端は、第1導体パターン33Cによって接続されている。そして、第1スルーホール導体30Eの下端と第2スルーホール導体30Fの下端は、第2導体パターン34Cによって接続されている。上述したように、互いに接続された第1スルーホール導体30A、第2導体パターン34A、第2スルーホール導体30B、第1導体パターン33B、第1スルーホール導体30C、第2導体パターン34B、第2スルーホール導体30D、第1導体パターン33C、第1スルーホール導体30E、第2導体パターン34C、第2スルーホール導体30Fによって、2ターンのインダクタLが形成されている。このように形成されたインダクタLの内部に、磁性体40が配置されている。このインダクタLとキャパシタ50とは、第1導体パターン33Aによって電気的に接続されている。具体的には、図3に示されるように、基材20の内部に収容された磁性体40の周りを、互いに接続された第1スルーホール導体30A、第2導体パターン34A、第2スルーホール導体30B、第1導体パターン33B、第1スルーホール導体30C、第2導体パターン34B、第2スルーホール導体30D、第1導体パターン33C、第1スルーホール導体30E、第2導体パターン34C、第2スルーホール導体30Fが囲んでいる。次に、上述した配線板10の製造方法について説明する。まず、図4に示されるように、両面銅張積層板100を準備する。両面銅張積層板100は、基板20コア基板と、基板20の第1面F上に形成された銅箔101と、基板20の第2面S上に形成された銅箔102と、から構成される。次に、図5に示されるように、銅箔101102上にそれぞれ順次無電解めっき及び電解めっきを施す。これにより、基板20の第1面F上と第2面S上に、それぞれ導体層103104が形成される。続いて、図6に示されるように、導体層103104上にそれぞれエッチングレジスト105106を形成する。次に、図7に示されるように、エッチングレジスト105106から露出されている電解めっき膜、無電解めっき膜及び銅箔を除去する。これにより導体パターン103A103B103C104A104B104Cが形成される。次に、図8に示されるように、例えばルータ等を用いて、基材20に開口部20c、キャビティ20dを形成する。本実施形態においては、開口部20cが基材20を貫通するように形成したが、開口部20cは基材20を貫通しない有底状に形成してもよい。次に、図9に示されるように、基材20の第2面S側に粘着シート200を貼り付ける。そして、基材20の第1面F側から、開口部20c内に磁性体40を充填する。なお、磁性体40の充填方法としては、例えばスクリーン印刷が挙げられるが、これに限定されるものではない。キャビティ20dの内部にはキャパシタ50を収容する。次に、図10に示されるように、基材20の第1面F側に第1絶縁層21を形成する。そして、図11に示されるように、基材20の第2面S側に貼り付けられた粘着シート200を剥離し、第2面S側に第1絶縁層22を形成する。この状態のときに、キャビティ20dには第1絶縁層2122の一部が充填される。次に、図12に示されるように、基材20及び第1絶縁層21,22に、例えばCO2レーザを用いて、3つの第1貫通孔20a及び3つの第2貫通孔20bを形成する。このとき、第1絶縁層21側及び第1絶縁層22側から、それぞれレーザ光を照射する。なお、第1絶縁層21側からのみレーザ光を照射してもよい。このとき、図13に示されるように、第1貫通孔20a及び第2貫通孔20bは、磁性体40を挟んで互いに対向する箇所に設けられている。この図13におけるA-A断面図が図12に相当する。次いで、第1絶縁層21にレーザ光を照射し、導体パターン103Aの一部及びキャパシタ50の電極50A,50Bの一部を露出するビアホール21aを形成する図12参照。その後、ビアホール21aの内部に残留するスミアを除去するためのデスミア処理を行う。次に、例えば、パラジウムPdを主成分とする触媒を、第1絶縁層21,22の表面、第1貫通孔20a及び第2貫通孔20bの内壁、及びビアホール21aの内壁に付与する。その後、基材20及び第1絶縁層21,22に、無電解銅めっきを施す。これにより、第1絶縁層21,22の表面、第1貫通孔20a及び第2貫通孔20bの内壁、及びビアホール22aの内壁に、シード層としての無電解めっき膜が形成される。次に、無電解めっき膜が形成された基材20及び第1絶縁層21,22に、電解銅めっきを施す。これにより、図14に示されるように、第1絶縁層21,22の表面にめっき膜33,34が形成され、第1貫通孔20aの内部に第1スルーホール導体30A,30C,30Eが形成され、第2貫通孔20bの内部に第2スルーホール導体30B,30D,30Fが形成される。また、ビアホール21aの内部にビア導体31が形成される。次に、テンティング法などを実施して、めっき膜33,34をパターニングする。これにより、図15に示されるように、めっき膜33からなる第1導体パターン33A,33B,33C,33D,33E、及びめっき膜34からなる第2導体パターン34A,34B,34C,34D,34Eが形成される。次に、図16に示されるように、第1絶縁層21の上面に、熱硬化性樹脂からなるフィルム223を配置する。そして、フィルム223にラミネート処理を行い、第1絶縁層21にフィルム223を圧着する。これにより、図17に示されるように、第1絶縁層21の上面に第2絶縁層23が形成される。次に、図17に示されるように、第1絶縁層22の下面に、熱硬化性樹脂からなるフィルム224を配置する。そして、フィルム224にラミネート処理を行い、第1絶縁層22にフィルム224を圧着する。これにより、図18に示されるように、第1絶縁層22の下面に、第2絶縁層24が形成される。次に、第2絶縁層23,24にレーザ光を照射して、図18に示されるように、ビアホール23a,24aを形成する。そして、ビアホール23a,24aの内部に残留するスミアを除去するためのデスミア処理を行う。次に、第2絶縁層23,24を、Pd等を主成分とする触媒に浸漬する。これにより、第2絶縁層23,24の表面に触媒が付着する。続いて、第2絶縁層23,24を、無電解銅めっき液に浸漬する。これにより、図19に示されるように、第2絶縁層23の表面、及びビアホール23aの内壁に、無電解めっき膜205が形成される。また、第2絶縁層24の表面、及びビアホール24aの内壁に、無電解めっき膜206が形成される。次に、図20を参照するとわかるように、無電解めっき膜205,206の表面それぞれに、感光性ドライフィルムをラミネートする。そして、感光性ドライフィルムに、それぞれ所定のパターンが形成されたマスクフィルムを密着させた後に、感光性ドライフィルムを紫外線で露光する。続いて、感光性ドライフィルムに対して、アルカリ水溶液を用いた現像を行う。これにより、感光性ドライフィルムに、第1導体パターン33A及び第2導体パターン34D,34Eが形成される部分が露出する開口301a,302aが設けられ、めっきレジスト301,302が形成される。次に、めっきレジスト301,302を水洗いし、乾燥させる。そして、めっきレジスト301,302の開口301a,302aから露出する無電解めっき膜205,206上に電解銅めっきを施す。これにより、図21に示されるように、めっきレジスト301,302それぞれから露出しためっき膜207,208が形成される。次に、めっきレジスト301,302を除去する。そして、めっきレジスト301,302に覆われていた無電解めっき膜205,206を、エッチングすることにより除去する。これにより、図22に示されるように、第2絶縁層23の表面に第3導体パターン35が形成され、ビアホール23aにビア導体33が形成される。また、第2絶縁層24の表面に第4導体パターン36が形成され、ビアホール24aにビア導体34が形成される。次に、図23に示されるように、第3導体パターン35を覆うように、第2絶縁層23上にソルダーレジスト層25を形成する。また、第4導体パターン36を覆うように、第2絶縁層24上にソルダーレジスト層26を形成する。次に、図24に示されるように、ソルダーレジスト層25に開口25aを形成し、第3導体パターン35の少なくとも一部を露出させる。また、ソルダーレジスト層26に開口26aを形成し、第4導体パターン36の少なくとも一部を露出させる。次に、開口25aから露出する第3導体パターン35の表面と、開口26aから露出する第4導体パターン36の表面に、無電解Ni/Pd/Auめっき処理を施す。これにより、図25に示されるように、ソルダーレジスト層25の開口25aから露出する第3導体パターン35の表面に、半田接続層51が形成される。また、ソルダーレジスト層26の開口26aから露出する第4導体パターン36の表面に、半田接続層52が形成される。最後に、図26に示されるように、半導体素子を実装するための半田バンプ53を半田接続層51上に、半田バンプ54を半田接続層52上に形成する。これにより、図1に示される配線板10が完成する。以上説明したように、本実施形態では、基材20を貫通する第1スルーホール導体30A,30C,30E及び第2スルーホール導体30B,30D,30Fが、第1導体パターン33B,33C又は第2導体パターン34A,34B,34Cによって接続されることで、配線板10にインダクタが形成される。したがって、配線板10の層構造にかかわらず、インダクタンスを大きくすることができ、適切なインダクタンスが得られる。本実施形態では、基材20に形成された開口部20cに収容された磁性体40を囲むように配置された第1スルーホール導体30A,30C,30E及び第2スルーホール導体30B,30D,30F、第1導体パターン33B,33C、第2導体パターン34A,34B,34Cによってインダクタが形成される。このため、配線板10に形成されるインダクタの小型化を図ることができる。以上から、本実施形態に係る配線板10は、配線板10に駆動電圧が低く消費電力が小さな低電圧型のマイクロプロセッサが実装されたとしても、インダクタ及びキャパシタ50を含んで構成される回路を介して、マイクロプロセッサに安定して電源の供給を行うことが可能となる。以上、本発明の実施形態について説明したが、本発明は上記実施形態によって限定されるものではない。例えば、上記実施形態では、磁性体40を囲むように配置された第1スルーホール導体30A,30C,30E及び第2スルーホール導体30B,30D,30F、第1導体パターン33B,33C、及び第2導体パターン34A,34B,34Cによってインダクタが形成されている。これに限らず、例えば図27に示されるように、第1スルーホール導体30A,30C,30E及び第2スルーホール導体30B,30D,30Fが、磁性体40を貫通した状態で設けられていてもよい。また、第1スルーホール導体30A,30C,30E及び第2スルーホール導体30B,30D,30F、第1導体パターン33B,33C、第2導体パターン34A,34B,34Cによって形成されるインダクタを、マイクロプロセッサの直下に設けてもよい。この場合、インダクタと半導体素子との距離が短縮され、マイクロプロセッサに電源をより安定に供給することが可能になる。上記実施形態では、基材20の上面に、第1導体パターン33A,33B,33C,33D,33E、第3導体パターン35、及び第1絶縁層21、第2絶縁層23からなるビルドアップ層が形成され、基材20の下面に、第2導体パターン34A,34B,34C,34D,34E、第4導体パターン36、及び第1絶縁層22、第2絶縁層24からなるビルドアップ層が形成される場合について説明した。これに限らず、基材20の表面には、3以上の導体パターン、及び3以上の絶縁層からなるビルドアップ層が形成されていてもよい。上記実施形態では、基材20の内部にキャパシタチップキャパシタ50を設けたが、このチップキャパシタ50の代わりに又はチップキャパシタ50に加えて、ビルドアップ層11に薄膜キャパシタを設けてもよい。このように、Z軸方向において、半導体素子図示せずとインダクタとの間に薄膜キャパシタを設けることで、安定して電源の供給を行うことが可能となる。上記実施形態では、第1絶縁層21上の導体パターン33A,33B,33Cと第1絶縁層22上の導体パターン34A,34B,34Cとがスルーホール導体30A,30B,30C,30D,30E,30Fで接続されていたが、基材20上の導体パターン103と基材20上の導体パターン104とをスルーホール導体で接続する構成であってもよい。基材20、第1絶縁層21,22、第2絶縁層23,24、ソルダーレジスト層25,26の材料は、配線板10の使用目的等に応じて任意に選択することができる。例えば、第1絶縁層21,22、第2絶縁層23,24は、プリプレグの他、ガラス繊維等の補強材を含まない熱硬化性樹脂や、それらの混合物、さらにはRCFResinCoatedcopperFoilから構成されていてもよい。無電解めっきの材料として、ニッケルや、チタン、クロム等を採用してもよい。無電解めっき以外に、PVD膜やCVD膜を用いることもできる。PVD膜やCVD膜の場合、触媒は不要である。同様に、電解めっき膜の材料として、ニッケルや、チタン、クロム等を採用してもよい。また、第1導体パターン33A,33B,33C,33D,33E及び第2導体パターン34A,34B,34C,34D,34E、第3導体パターン35、第4導体パターン36の形成方法、パターニング方法は限定されず、セミアディティブ法、サブトラクティブ法などを、配線板10の用途に応じて適宜選択することができる。配線板10の構成、及びその構成要素の種類、性能、寸法、材質、形状、層数、又は配置等は、本発明の趣旨を逸脱しない範囲において任意に変更することができる。例えば配線板におけるスルーホール導体又は各ビア導体は、フィルド導体に限られず、例えばコンフォーマル導体であってもよい。本発明は、本発明の広義の精神と範囲を逸脱することなく、様々な実施形態及び変形が可能とされるものである。また、上述した実施形態は、本発明を説明するためのものであり、本発明の範囲を限定するものではない。"