"成長用基板と、前記成長用基板の上に設けられ、第1導電形の第1窒化物半導体膜と、前記第1窒化物半導体膜の上に設けられた発光膜と、前記発光膜の上に設けられた第2導電形の第2窒化物半導体膜と、を有し、引っ張り応力が印加された積層母体と、を含む構造体の主面のうちの前記積層母体の側の主面を、基板母体に接合する工程と、前記成長用基板を除去する工程と、前記積層母体の一部を除去することにより前記積層母体を複数の領域に分断して、前記第1窒化物半導体膜から形成された第1窒化物半導体層と、前記第2窒化物半導体膜から形成された第2窒化物半導体層と、前記発光膜から形成された発光層と、を含む複数の積層体を形成する工程と、前記複数の積層体のそれぞれの前記第1窒化物半導体層の前記発光層とは反対側の面に、凹凸部を形成する工程と、前記複数の積層体毎に前記基板母体を分断して、前記積層体と、前記分断された基板母体から形成された支持用基板と、を含む複数の半導体発光素子を形成する工程と、を備えた半導体発光素子の製造方法。前記成長用基板の上に前記第1窒化物半導体膜を形成し、前記第1窒化物半導体膜の上に前記発光膜を形成し、前記発光膜の上に前記第2窒化物半導体膜を形成することにより、前記構造体を形成する工程を、さらに備えた請求項1記載の半導体発光素子の製造方法。前記構造体を形成する工程は、前記成長用基板を除去する際のストッパとなるバッファ層を、前記成長用基板と前記第1窒化物半導体膜との間に形成することを、さらに含み、前記成長用基板を除去する前記工程は、前記バッファ層を除去することをさらに実施する請求項2記載の半導体発光素子の製造方法。前記成長用基板は、Si基板である請求項1~3のいずれか1つに記載の半導体発光素子の製造方法。前記構造体の前記主面を前記基板母体に接合する前に前記第2窒化物半導体膜の上にエッチングストップ膜を形成する工程を、さらに備え、前記積層母体を分断して前記複数の積層体を形成する工程は、前記第1窒化物半導体膜の側から前記エッチングストップ膜に至るまでエッチングすることにより、前記積層母体を分断することを含む請求項1~4のいずれか1つに記載の半導体発光素子の製造方法。前記構造体の前記主面を前記基板母体に接合する前に、前記エッチングストップ膜の一部を除去する工程と、前記エッチングストップ膜を除去した部分に、前記第2窒化物半導体膜と電気的に接続され、前記エッチングストップ膜の厚みと同じ厚みを有する電極を形成する工程と、をさらに備えた請求項5記載の半導体発光素子の製造方法。前記エッチングストップ膜は、Si、Al、Ti、Zr、In、Sn及びNiの少なくともいずれかの酸化膜、前記少なくともいずれかの窒化膜、及び、前記少なくともいずれかの酸窒化膜のいずれかである請求項5または6記載の半導体発光素子の製造方法。前記エッチングストップ膜は、Ni、Pt、W、Au、Ti及びAlよりなる群から選択された少なくとも1つの元素を含む金属である請求項5または6記載の半導体発光素子の製造方法。前記エッチングは、塩素、アルゴン、フッ素、ホウ素のいずれかの元素を含むドライエッチングである請求項5~8のいずれか1つに記載の半導体発光素子の製造方法。本発明の実施形態は、歩留まりの高い半導体発光素子の製造方法を提供する。本発明の実施形態によれば、半導体発光素子の製造方法は、成長用基板と、前記成長用基板の上に設けられ、第1導電形の第1窒化物半導体膜と、前記第1窒化物半導体膜の上に設けられた発光膜と、前記発光膜の上に設けられた第2導電形の第2窒化物半導体膜と、を有し、引っ張り応力が印加された積層母体と、を含む構造体の主面のうちの前記積層母体の側の主面を、基板母体に接合する工程を備える。本製造方法は、前記成長用基板を除去する工程をさらに備える。本製造方法は、前記積層母体の一部を除去することにより前記積層母体を複数の領域に分断して、前記第1窒化物半導体膜から形成された第1窒化物半導体層と、前記第2窒化物半導体膜から形成された第2窒化物半導体層と、前記発光膜から形成された発光層と、を含む複数の積層体を形成する工程をさらに備える。本製造方法は、前記複数の積層体のそれぞれの前記第1窒化物半導体層の前記発光層とは反対側の面に、凹凸部を形成する工程をさらに備える。本製造方法は、前記複数の積層体毎に前記基板母体を分断して、前記積層体と、前記分断された基板母体から形成された支持用基板と、を含む複数の半導体発光素子を形成する工程をさらに備える。以下に、各実施の形態について図面を参照しつつ説明する。なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。図1は、実施形態に係る半導体発光素子の構成を例示する模式的断面図である。図1に表したように、本実施形態に係る半導体発光素子110は、積層体4と、支持用基板5と、を備える。積層体4は、第1窒化物半導体層10と、第2窒化物半導体層12と、発光層14と、を含む。第1窒化物半導体層10、第2窒化物半導体層12及び発光層14は、例えば、支持用基板5とは別の基板に形成される。積層体4は、例えば、別の基板に形成された後、支持用基板5に接合される。第1窒化物半導体層10は、第1導電形を有する。第2窒化物半導体層12は、第2導電形を有する。第2導電形は、第1導電形とは異なる導電形である。例えば、第1導電形はn形であり、第2導電形はp形である。実施形態はこれに限らず、第1導電形がp形であり、第2導電形がn形でも良い。以下では、第1導電形がn形であり、第2導電形がp形である場合として説明する。第1窒化物半導体層10には、例えば、n形GaN層が用いられる。第2窒化物半導体層12には、例えば、p形GaN層が用いられる。第1窒化物半導体層10の発光層14とは反対側の面10aには、凹凸部20が設けられる。凹凸部20は、第1窒化物半導体層10の面10aにおいて、発光層14が発した光の全反射を抑制する。これにより、光取り出し効率が向上する。発光層14は、第1窒化物半導体層10と第2窒化物半導体層12との間に設けられる。発光層14の一方の面は、第1窒化物半導体層10に接する。発光層14の他方の面は、第2窒化物半導体層12に接する。発光層14には、例えば、InAlGaNとInGaNとの積層膜が用いられる。ここで、第2窒化物半導体層12から第1窒化物半導体層10に向かう方向をZ軸方向とする。Z軸に対して垂直な1つの軸をX軸とする。Z軸とX軸とに対して垂直な1つの軸をY軸とする。Z軸方向は、第1窒化物半導体層10、発光層14及び第2窒化物半導体層12の積層方向に対応する。本願明細書において、積層は、直接重ねられる場合の他に、間に別の要素が挿入されて重ねられる場合も含む。半導体発光素子110は、第1電極16と、第2電極電極18と、第1接合層24と、第2接合層26と、裏面電極28と、第1絶縁層30と、第2絶縁層32と、第3絶縁層34と、をさらに備える。第1電極16は、第1窒化物半導体層10の面10a上に設けられ、第1窒化物半導体層10と電気的に接続される。第2電極18は、第2窒化物半導体層12の発光層14とは反対側の面上に設けられ、第2窒化物半導体層12と電気的に接続される。第2接合層26は、支持用基板5の上に設けられる。第1接合層24は、第2接合層26の上に設けられる。第2電極18は、第1接合層24の上に設けられる。第1接合層24及び第2接合層26は、別の基板に形成された積層体4と支持用基板5との接合に用いられる。支持用基板5は、第1接合層24及び第2接合層26を介して積層体4を支持する。支持用基板5には、例えば、導電性を有する半導体材料が用いられる。裏面電極28は、支持用基板5の第2接合層26とは反対側の面上に設けられている。裏面電極28は、第1接合層24、第2接合層26及び支持用基板5を介して第2電極18と電気的に接続される。裏面電極28は、半導体発光素子110と外部の機器との電気的な接続に用いられる。第1絶縁層30は、第1接合層26のうちの、第2電極18とは別の部分に設けられる。第1絶縁層30の厚さZ軸方向に沿う長さは、第2電極18の厚さと実質的に同じである。第1絶縁層30は、第2電極18に起因する段差を縮小する。ここで、第1絶縁層30の厚さが、第2電極18の厚さと実質的に同じとは、例えば、第2電極18の厚さと、第1絶縁層30の厚さと、の差が、±10nmであることをいう。または、第2電極18の厚さに対して、第1絶縁膜30の厚さが、90以上110以下であることをいう。第2絶縁層32は、第1絶縁層30の一部の上、及び、第1窒化物半導体層10の一部の上に設けられる。第2絶縁層32は、第1窒化物半導体層10に凹凸部20を形成する際のマスクとして用いられる。第3絶縁層34は、第2絶縁層32の一部の上、及び、第1窒化物半導体層10の一部の上に設けられる。第3絶縁層34は、第1電極16を形成するための凹部10bを第1窒化物半導体層10に形成する際のマスクとして用いられる。図2は、実施形態に係る発光部の構成を例示する模式的断面図である。図2におけるZ軸方向は、図1におけるZ軸方向に対して反転している。図2に表したように、発光層14は、複数の障壁層40と、複数の障壁層40どうしの間に設けられた井戸層41と、を有する。複数の障壁層40と、複数の井戸層41と、は交互に積層されている。この例では、障壁層40と井戸層41との間のそれぞれに中間層n側中間層42及びp側中間層43が設けられている。例えば、第1窒化物半導体層10の上に、障壁層40が設けられる。障壁層40の上に、n側中間層42が設けられる。n側中間層42の上に井戸層41が設けられる。井戸層41の上に、p側中間層43が設けられる。障壁層40、n側中間層42、井戸層41及びp側中間層43が1つの組周期となる。複数の組が積層される。すなわち、発光層14は、多重量子井戸MQWMultiQuantumWell構造を有することができる。発光層14は、単一量子井戸SQW:SingleQuantumWell構造でもよい。この場合には、上記の組が1つであり、井戸層41の数が1である。n側中間層42及びp側中間層43の少なくともいずれかは、必要に応じて設けられ、省略しても良い。障壁層40には、例えば、Inx1Aly1Ga1-x1-y1N0<x1<1、0<y1<1が用いられる。障壁層40には、例えば、In0.02Al0.33Ga0.65Nが用いられる。障壁層40の厚さは、例えば11.5ナノメートルnmである。n側中間層42には、例えば、Inx2Ga1-x2N0<x2<1が用いられる。n側中間層42には、例えば、In0.02Ga0.98Nが用いられる。n側中間層42の厚さは、例えば、0.5nmである。井戸層41には、例えば、Inx3Ga1-x3N0<x3<1が用いられる。井戸層41には、例えば、In0.15Ga0.85Nが用いられる。井戸層41の厚さは、例えば、2.5nmである。p側中間層43には、例えば、Inx4Ga1-x4N0<x4<1が用いられる。p側中間層43には、例えば、In0.02Ga0.98Nが用いられる。p側中間層43の厚さは、例えば、0.5nmである。実施形態において、複数の障壁層40どうしの間で、複数の障壁層40に用いられる材料及び厚さの少なくともいずれかが、複数の障壁層40において互いに異なっても良い。複数の井戸層41が設けられる場合、複数の井戸層41に用いられる材料及び厚さの少なくともいずれかが、複数の井戸層41において互いに異なっても良い。複数のn側中間層42が設けられる場合、複数のn側中間層42に用いられる材料及び厚さの少なくともいずれかが、複数のn側中間層42において互いに異なっても良い。複数のp側中間層43が設けられる場合、複数のp側中間層43に用いられる材料及び厚さの少なくともいずれかが、複数のp側中間層43において互いに異なっても良い。以下、半導体発光素子110の製造方法の例を説明する。図3a~図3d、図4a~図4d、図5a~図5d、及び、図6a~図6dは、実施形態に係る半導体発光素子の製造方法を例示する模式的断面図である。図3aに表したように、半導体発光素子110を製造する場合には、まず成長用基板50の上に、バッファ層51を形成する。成長用基板50には、例えば、Si基板が用いられる。半導体発光素子110は、例えば、成長用基板50の上において、複数同時に製造される。図3~図6では、半導体発光素子110となる部分を、X軸方向に2つ並べて示している。バッファ層51には、例えば、Inx5Aly5Ga1-x5-y5N0<x5<1、0<y5<1が用いられる。バッファ層51には、例えば、AlNが用いられる。バッファ層51の厚さは、例えば、100nmである。図7は、実施形態に係るバッファ層の構成を例示する模式的断面図である。図7に表したように、バッファ層51は、複数の第1バッファ層51aと、第2バッファ層51bと、の複数の積層構造を有する場合もある。第1バッファ層51aには、例えば、Inx6Aly6Ga1-x6-y6N0<x6<1、0<y6<1が用いられる。第1バッファ層51aには、例えば、AlNが用いられる。第1バッファ層51aの厚さは、例えば、10nmである。第2バッファ層51bには、例えば、Inx7Aly7Ga1-x7-y7N0<x7<1、0<y7<1が用いられる。第2バッファ層51bには、例えば、Al0.75Ga0.25Nが用いられる。第2バッファ層51bの厚さは、例えば、50nmである。図3aに表したように、バッファ層51を形成した後、バッファ層51の上に、積層母体52を形成する。積層母体52は、第1窒化物半導体層10となる第1窒化物半導体膜53と、第2窒化物半導体層12となる第2窒化物半導体膜54と、発光層14となる発光膜55と、を含む。発光膜55は、第1窒化物半導体膜53と第2窒化物半導体膜54との間に設けられている。積層母体52の形成には、例えば、有機金属気層成長MOCVD法が用いられる。これにより、成長用基板50と積層母体52とを有する構造体120が形成される。また、構造体120は、成長用基板50と第1窒化物半導体膜53との間に、バッファ層51を有する。構造体120の形成は、例えば、成長用基板50の上にバッファ層51を形成し、バッファ層51の上に第1窒化物半導体膜53形成し、第1窒化物半導体膜53の上に発光膜55を形成し、発光膜55の上に第2窒化物半導体膜54を形成する。バッファ層51を設けない場合には、例えば、成長用基板50の上に第1窒化物半導体膜53を形成する。構造体120は、積層母体52の側の第1主面120aと、成長用基板50の側の第2主面120bとを有する。図8は、実施形態に係る第1窒化物半導体膜の構成を例示する模式的断面図である。図8に表したように、第1窒化物半導体膜53は、不純物を添加していない第1GaN層53aと、Siを添加した第2GaN層53bと、の積層構造を有する場合もある。Si基板である成長用基板50の上に、窒化物半導体を含む積層母体52を形成すると、積層母体52に大きな引っ張り応力が印加される。例えば、積層母体52の成長後の降温時において、成長用基板50と積層母体52との熱膨張係数の差により、積層母体52に引っ張り応力が印加される。降温時に印加された引っ張り応力は、積層母体52の内部に残留する。このように、積層母体52には、引っ張り応力が印加されている。図3bに表したように、積層母体52の上に、第1絶縁層30となる第1絶縁膜エッチングストップ膜58を形成する。第1絶縁膜58には、例えば、Si、Al、Ti、Zr、In、Sn及びNiの少なくともいずれかの酸化膜と、前記少なくともいずれかの窒化膜と、前記少なくともいずれかの酸窒化膜と、のいずれかが用いられる。第1絶縁膜58には、例えば、SiO2膜が用いられる。また、第1絶縁膜58には、例えば、Ni、Pt、W、Au、Ti及びAlよりなる群から選択された少なくとも1つの元素を含む金属材料を用いてもよい。第1絶縁膜58の形成には、例えば、熱CVD法が用いられる。図3cに表したように、例えば、フォトリソグラフィ及びエッチングにより、第1絶縁膜58の一部を除去する。この後、第1絶縁膜58を除去した部分に、第2電極18を形成する。第2電極18は、第1絶縁膜58と実質的に同じ厚みで形成する。第2電極18の形成には、例えば、蒸着法を用いる。第2電極18は、例えば、Ni、Pt、Ag、Ti、Al、In及びAuの少なくとも1つの元素を含む金属膜である。図3dに表したように、第1絶縁膜58及び第2電極18の上に、第1接合層24となる第1接合膜60を形成する。第1接合膜60は、例えば、Pt、Ti、Al、Ni、W及びAuの少なくとも1つの元素を含む金属膜である。第1接合膜60には、例えば、Ti膜、Pt膜及びAu膜を、この順で積層した積層膜が用いられる。図4aに表したように、図1において支持用基板5となる基板母体62の一方の面に、第2接合層26となる第2接合膜64を形成する。基板母体62には、例えば、Si基板が用いられる。第2接合膜64には、例えば、Au-Sn膜が用いられる。基板母体62に第2接合膜64を形成した後、構造体120の第1主面120a及び第2主面120bのうちの、積層母体52の側の第1主面120aを基板母体62に接合する。第1主面120aを基板母体62に接合する場合には、第1接合膜60と第2接合膜64とを互いに接触させて、基板母体62を構造体120の上に配置する。この後、構造体120と基板母体62とに対し、高温下で一定の時間圧力を加える。例えば、280°Cの状態で、1kNの圧力を5分間加える。これにより、第1接合膜60と第2接合膜64とが互いに接合され、構造体120と基板母体62とが一体化する。この際、第2電極18と第1絶縁膜58とを実質的に同じ厚みで形成しているので、第1接合膜60と第2接合膜64との接合面が平坦になる。これにより、第1接合膜60と第2接合膜64との接合性を高めることができる。構造体120を基板母体62に接合した後、成長用基板50を研削し、成長用基板50を薄くする。成長用基板50の研削では、成長用基板50の厚さを、例えば、5μm以上50μm以下とする。成長用基板50の厚さを50μm以下とすることで、例えば、この後に行う成長用基板50を除去する工程において、成長用基板50を除去しやすくすることができる。成長用基板50の厚さを5μm以上とすることで、例えば、研削によって積層母体52などに物理的なダメージを与えてしまうことを抑制することができる。図4bに表したように、成長用基板50を上にしてエッチングを行うことにより、成長用基板50を除去する。成長用基板50のエッチングには、例えば、フッ素系の反応ガスによるエッチングを用いる。成長用基板50のエッチングでは、バッファ層51をストッパとする。より詳しくは、バッファ層51に含まれる第1バッファ層51aAlN層をストッパとする。これにより、バッファ層51の成長用基板50側の表面51cを露出させる。エッチングガスであるフッ素系の反応ガスには、例えば、C4F8やSF6などを用いる。これにより、Siを含む成長用基板50と、バッファ層51のAlN層と、のエッチングレート比を100倍以上とすることができる。成長用基板50とバッファ層51とのエッチングレート比が低いと、成長用基板50のバッファ層51とは反対側の表面50aの凹凸の状態などに応じて、発光膜55の近傍までエッチングの影響が及び、半導体発光素子110の特性を劣化させてしまう恐れがある。これに対し、成長用基板50とバッファ層51とのエッチングレート比を100倍以上とすれば、バッファ層51によって、積層母体52にエッチングの影響を抑制することができる。図4cに表したように、塩素系の反応ガスによるエッチングを行い、バッファ層51、及び、第1窒化物半導体膜53の一部を除去する。バッファ層51のエッチングには、Cl2やBCl3などの塩素系ガスをエッチングガスとして用いる。また、塩素系ガスにArガスを混合すると、物理的なエッチングも加えることができる。これにより、バッファ層51と第1窒化物半導体膜53とのエッチングレート比が小さくなるので、エッチング深さの制御がより容易になる。第1窒化物半導体膜53の一部とは、例えば、バッファ層51側に設けられた、第1GaN層53aである。図4dに表したように、例えばリソグラフィ及びエッチングにより、積層母体52の上に絶縁膜66を形成する。絶縁膜66は、第1窒化物半導体層10、第2窒化物半導体層12及び発光層14の形状に対応させ、第2電極18と対向する部分に形成する。絶縁膜66には、例えば、SiO2を用いる。図5aに表したように、積層母体52の一部を除去することにより、積層母体52を複数の領域に分断する。積層母体52を分断すると、第1窒化物半導体膜53から第1窒化物半導体層10が形成され、第2窒化物半導体膜54から第2窒化物半導体層12が形成され、発光膜55から発光層14が形成される。これにより、積層母体52から複数の積層体4が形成される。積層母体52の除去は、例えば、絶縁膜66をマスクとしたドライエッチングにより行う。積層母体52の除去では、例えば、第1絶縁膜58をエッチングストップ膜とし、第1窒化物半導体膜53の側から第1絶縁膜58に至るまでエッチングを行うことにより、積層母体52を分断する。積層母体52を分断することで、積層母体52に残留する引っ張り応力を低減することができる。例えば、3インチのSi基板上に積層母体52を形成し、図4cと同じ構造の試料を作製する。基板母体62の厚さは、380μmとする。この場合、積層母体52を上に向けて置いた状態で、曲率半径4.5mの曲率で椀型中心部が下向きに凸の状態に反る。この状態では、積層母体52に、1.96GPaの引っ張り応力が残留している。この試料にドライエッチングを行い、積層母体52を分断して、積層体4を形成する。このとき、試料は、曲率半径5.0mの反りに緩和される。引っ張り応力は、1.73GPaまで低減する。図5bに表したように、第1窒化物半導体層10及び第1絶縁膜58の上に、第2絶縁層32となる第2絶縁膜68を形成する。第2絶縁膜68には、例えば、SiO2を用いる。これにより、絶縁膜66は、第2絶縁膜68と一体化する。図5cに表したように、第2絶縁膜68の一部を除去して、第1窒化物半導体層10の一部を露呈させる。第2絶縁膜68の除去は、例えば、リソグラフィ技術を用いて第2絶縁膜68の上にフォトレジストをパターニングし、フッ化アンモニウムでウエットエッチングすることで行う。第2絶縁膜68の除去では、第1窒化物半導体層10のうちの、凹凸部20を形成する領域を露呈させる。図5dに表したように、第2絶縁膜68をマスクとして第1窒化物半導体層10をエッチングすることにより、第1窒化物半導体層10に凹凸部20を形成する。凹凸部20の形成は、例えば、水酸化カリウムを用いたエッチングで行う。例えば、1mol/lの濃度で、70°Cの温度の水酸化カリウムを用い、15分間のエッチングを行う。これにより、第1窒化物半導体層10の表面が粗面化される。第1窒化物半導体層10には、例えば、100nm以上3000nm以下の表面粗さの凹凸部20が形成される。図6aに表したように、第1窒化物半導体層10及び第2絶縁膜68の上に、第3絶縁層34となる第3絶縁膜70を形成する。第3絶縁膜70には、例えば、SiO2を用いる。図6bに表したように、第2絶縁膜68及び第3絶縁膜70の一部を除去し、第1窒化物半導体層10の一部を露呈させる。第2絶縁膜68及び第3絶縁膜70の除去には、例えば、リソグラフィ及びエッチングを用いる。第2絶縁膜68及び第3絶縁膜70の除去では、第1窒化物半導体層10のうちの、凹凸部20が形成されていない部分、すなわち第1電極16を形成する部分を露呈させる。図6cに表したように、第3絶縁膜70をマスクとして第1窒化物半導体層10をエッチングすることにより、第1電極16を形成するための凹部10bを第1窒化物半導体層10に形成する。図6dに表したように、凹部10bに第1電極16を形成する。第1電極16は、例えば、Ti、Al、Rh、In、Ni、Pt及びAuの少なくともいずれかの元素を含む金属膜を形成し、所定の形状に加工することで形成する。このように、第1電極16は、例えば、Ti、Al、Rh,In、Ni、Pt及びAuよりなる群から選択された少なくとも1つの元素を含む。第1電極16を形成した後、基板母体62を研削し、基板母体62を薄くする。基板母体62の研削では、基板母体62の厚さを、例えば、50μm以上250μm以下とする。その後、裏面電極28を基板母体62の研削した面に形成する。裏面電極28は、例えば、Ti、Al、Rh、In、Ni、Pt及びAuの少なくともいずれかの元素を含む金属膜である。その後、ダイシングラインDLに沿ってダイシングを行い、積層体4毎に基板母体62を分断する。これにより、複数の半導体発光素子110が形成される。図9は、実施形態に係る半導体発光素子の製造方法を例示するフローチャートである。図9に表したように、実施形態に係る半導体発光素子の製造方法は、構造体120を基板母体62に接合するステップ110と、成長用基板50を除去するステップ120と、積層母体52を分断して複数の積層体4を形成するステップ130と、凹凸部20を形成するステップ140と、基板母体62を分断して複数の半導体発光素子110を形成するステップ150と、を含む。ステップS110では、例えば、図4aに関して説明した工程を実施する。ステップS120では、例えば、図4bに関して説明した工程を実施する。ステップS130では、例えば、図5aに関して説明した工程を実施する。ステップS140では、例えば、図5dに関して説明した工程を実施する。ステップS150では、例えば、図6dに関して説明した工程を実施する。本実施形態に係る半導体発光素子の製造方法では、積層母体52を分断し、積層体4を形成した後に、第1窒化物半導体層10に凹凸部20を形成している。この場合には、凹凸部20の形成のためのウエットエッチングの前に、積層母体52を分断するので、積層母体52から形成された複数の積層体4の側面が形成された状態で、ウエットエッチングが行われる。このため、積層体4の側面がウエットエッチングで劣化されることを抑制するために、側面に保護層例えばSiO2層が設けられる。一方、半導体発光素子の製造方法として、積層母体52の状態のまま、第1窒化物半導体膜53に対して凹凸部20を形成し、その後で積層母体52を分断する方法も考えられる。この場合には、上記の保護層を設ける必要がない。このため、工程が簡単である。例えば、サファイア基板上に積層母体52を形成する場合には、この方法が採用される。本願発明者は、サファイア基板上に積層母体52を形成する方法と同様に、シリコン基板上に積層母体52を形成し、積層母体52を分断する前に第1窒化物半導体膜53に凹凸部20を形成して半導体発光素子を作製した。このときには、クラックが発生することが分かった。図10は、参考例の半導体発光素子の光学顕微鏡観察像図である。図10は、積層母体52の状態で分断する前に、凹凸部20の形成を行う方法で製造された半導体発光素子119の一部の光学顕微鏡観察像図である。積層母体52は、シリコン基板上に形成され、積層母体52には、引っ張り応力が印加されている。図10に表したように、半導体発光素子119においては、多くのクラックCRが発生する。このクラックCRを詳細に解析することで、クラックCRは、半導体結晶の結晶方位に沿った方向に沿っていることが分かった。さらに詳しく解析すると、このクラックCRは、凹凸部20の凹部または凸部を起点として発生することも判明した。クラックCRを低減するために、凹凸部20の形成のためのプロセス条件など検討したものの、クラックCRを十分に低減することは困難であった。このとき、積層母体52の分断工程と、第1窒化物半導体膜53への凹凸部20の形成工程と、の順番を入れ替える実験を行った。この順番は、本実施形態に係る半導体発光素子の製造方法に対応する。図11は、実施形態に係る製造方法により製造された半導体発光素子の光学顕微鏡観察像図である。図11に表したように、本実施形態に係る製造方法で作製した半導体発光素子110には、クラックCRがほとんど発生していない。積層母体52を分断した後に、凹凸部20の形成のためのウエットエッチングを実施する方法においては、クラックCRの発生を抑制できることが分かった。サファイア基板の上に積層母体52を形成する場合には、積層母体52には引っ張り応力が印加されず、圧縮応力が印加される。圧縮応力が印加されている場合は、膜が押さえつけられている状態なので、その応力の値が大きい場合においてもクラックCRは発生し難いと考えられる。このため、積層母体52を分断する前の大きな面積の状態のままで凹凸部20を形成してもクラックCRが発生しない。しかしながら、シリコン基板の上に積層母体52を形成した場合には積層母体52には、引っ張り応力が印加される。印加される応力が引っ張り応力である場合には、その応力の値が小さい場合であってもクラックCRが発生しやすいと考えられる。このため、積層母体52に引っ張り応力が加えられている場合には、大きな面積の状態のままで積層母体52のままで凹凸部20を形成すると、クラックCRが非常に発生しやすくなると考えられる。本実施形態に係る半導体発光素子の製造方法は、このような実験事実に基づいて導きだされている。本実施形態においては、引っ張り応力が印加されている積層母体52を用いる場合に、凹凸部20を形成する前に、積層母体52を小さい面積に分断し、印加される応力が緩和されている状態を形成する。印加される引っ張り応力が緩和された状態で凹凸部20を形成することで、クラックCRの発生が大幅に低減できる。これに対して、図10に例示した半導体発光素子119においては、大きな引っ張り応力が印加されている積層母体52の状態のままで、凹凸部20の形成を行うために、積層母体52にクラックCRが発生したものと考えられる。本実施形態に係る半導体発光素子の製造方法では、積層母体52の分断積層体4の形成を先に行い、引っ張り応力を低下させた状態で凹凸部20を形成する。これにより、クラックCRの発生を抑制し、歩留まりを向上することができる。積層母体52の状態で凹凸部20を形成すると、複数の素子が連続した状態であるため、一つの凹凸部20で発生したクラックが、隣接する素子の部分にも影響を与えてしまうことがある。これに対して、本実施形態に係る半導体発光素子の製造方法では、素子毎の積層体4に分かれているので、一つの凹凸部20で発生したクラックは、その素子の部分で止まり、隣接する素子に影響を与えることがない。上記のように、本実施形態に係る工程の順番は、サファイア基板上に積層母体52を形成する構成の場合には、採用する必要がない。本実施形態に係る工程の順番を採用すると、積層体4の側面を保護する構成が必要であるため、この順番は採用されない。本実施形態においては、シリコン基板上に積層母体52を形成する場合において発生する引っ張り応力に対応して、特殊な順番を採用する。本実施形態に係る半導体発光素子の製造方法によれば、クラックCRの発生を抑制し、歩留まりを大幅に向上することができる。上記実施形態では、成長用基板50にSi基板を用いたが、成長用基板50は、これに限らない。積層母体52に引っ張り応力を印加する任意の構成おいて本実施形態に係る製造方法を適用できる。実施形態によれば、歩留まりの高い半導体発光素子の製造方法が提供される。以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明の実施形態は、これらの具体例に限定されるものではない。例えば、半導体発光素子に含まれる、成長用基板、積層母体、第1窒化物半導体膜、発光膜、第2窒化物半導体膜、構造体、基板母体、第1窒化物半導体層、第2窒化物半導体層、発光層、積層体、凹凸部、支持用基板、バッファ層、エッチングストップ膜、電極などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。また、各具体例のいずれか2つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。その他、本発明の実施の形態として上述した半導体発光素子の製造方法を基にして、当業者が適宜設計変更して実施し得る全ての半導体発光素子の製造方法も、本発明の要旨を包含する限り、本発明の範囲に属する。その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。"