内部回路の温度を感知して、温度感知信号を出力する温度感知ブロックと、前記温度感知信号を受信して、パルス制御信号を生成する電流制御ブロックと、前記パルス制御信号に応答して、レベル及び幅が補正されたプログラムパルスをメモリセルに供給するライトドライバブロックと、を備えたメモリ装置。前記温度感知ブロックは、前記温度により可変とされる基準電圧及び温度に関係のない基準電圧を各々生成するバンドギャップ信号発生部と、前記温度により可変とされる基準電圧及び前記温度に関係のない基準電圧を利用して前記温度感知信号を生成する温度電圧発生部と、を備えたことを特徴とする請求項1に記載のメモリ装置。前記電流制御ブロックは、前記温度感知信号に応答して前記プログラムパルスの幅を調節するパルス幅調節部を備えたことを特徴とする請求項1に記載のメモリ装置。前記パルス幅調節部は、前記温度感知信号が低温であることを示す場合、常温のプログラムパルス幅より大きい幅を有する前記パルス制御信号を供給し、前記温度感知信号が高温であることを示す場合、前記常温のプログラムパルス幅より狭い幅を有する前記パルス制御信号を供給するように構成されることを特徴とする請求項3に記載のメモリ装置。前記パルス幅調節部は、前記プログラムパルスの動作モードを決定するとともに、立ち上がり時間及び立ち下がり時間を設定するように構成された初期設定部と、該初期設定部と連結され、前記温度感知信号を利用して生成された温度コードに応答してパルス幅を調節するパルス幅変更部と、該パルス幅変更部の非駆動時に一定の電流を供給するベース電流設定部と、前記パルス幅変更部を持続的に駆動させる初期駆動部と、を備えたことを特徴とする請求項4に記載のメモリ装置。前記パルス幅変更部は、前記初期設定部と接地端との間に並列に連結した複数のレッグを備え、該レッグは、前記温度コードに応答して開閉されるスイッチと、該スイッチと連結されて一定の電圧によって常時駆動されるように設計されたトランジスタで構成され、前記温度コードは、前記低温の時に、前記複数のレッグを構成するスイッチがすべて閉じられるように生成され、前記高温の時に、前記複数のレッグを構成するスイッチのうち一つのみが閉じられるように生成されることを特徴とする請求項5に記載のメモリ装置。前記電流制御ブロックは、前記温度感知信号に応答して前記プログラムパルスのレベルを調節するレベル調節部を備えたことを特徴とする請求項1に記載のメモリ装置。前記レベル調節部は、前記温度感知信号が低温であることを示す場合、常温のプログラムパルスレベルより大きいレベルを有する前記パルス制御信号を供給し、前記温度感知信号が高温であることを示す場合、前記常温のプログラムパルスレベルより低いレベルを有する前記パルス制御信号を供給するように構成されることを特徴とする請求項7に記載のメモリ装置。前記レベル調節部は、イネーブル信号によって生成される信号に応答して駆動されるトランジスタと、該トランジスタと連結され、前記温度感知信号をカウンティングしたレベルカウンティング信号対を受信する一対の差動トランジスタで構成される複数のレッグと、を備え、該複数のレッグは、並列に連結されることを特徴とする請求項8に記載のメモリ装置。前記複数のレッグを構成する前記トランジスタは、そのサイズが異なることを特徴とする請求項8に記載のメモリ装置。前記レベル調節部は、出力電位のレベルをポンピングさせる電位供給部を含むことを特徴とする請求項8に記載のメモリ装置。前記電流制御ブロックは、前記温度感知信号に応答して前記プログラムパルスの幅を調節するパルス幅調節部と、前記温度感知信号に応答して幅が調節されるプログラムパルスのレベルを調節するレベル調節部と、を含むことを特徴とする請求項1に記載のメモリ装置。前記パルス幅調節部は、前記温度感知信号が低温であることを示す場合、常温のプログラムパルス幅より大きい幅または同一な幅を有する前記パルス制御信号を供給し、前記温度感知信号が高温であることを示す場合、前記常温のプログラムパルス幅より狭い幅を有する前記プログラムパルス制御信号を供給するように構成されることを特徴とする請求項12に記載のメモリ装置。前記レベル調節部は、前記温度感知信号が前記低温であることを示す場合、常温のプログラムパルスレベルより大きいレベルを有する前記パルス制御信号を供給し、前記温度感知信号が前記高温であることを示す場合、前記常温のプログラムパルスレベルより低いレベルを有する前記パルス制御信号を供給するように構成されることを特徴とする請求項13に記載のメモリ装置。前記メモリセルは、相変化メモリセルであることを特徴とする請求項1から請求項14のいずれか一項に記載のメモリ装置。前記ライトドライバブロックは、リセット駆動のための第1ライトドライバと、セット駆動のための第2ライトドライバと、を含むことを特徴とする請求項15に記載のメモリ装置。前記第1ライトドライバは、前記低温の時に、前記常温の時の前記プログラムパルスより大きいパルス幅及びまたはレベルを有するリセットプログラムパルスを供給し、前記第2ライトドライバは、前記高温の時に、前記常温の時の前記プログラムパルスより小さなパルス幅、小さいレベル及びまたは緩やかな傾きのセットプログラムパルスを供給するように構成されることを特徴とする請求項16に記載のメモリ装置。前記ライトドライバブロック及び前記メモリセルの間に前記第1ライトドライバ及び第2ライトドライバの出力を選択的に前記メモリセルに供給するためのスイッチングブロックを備えたことを特徴とする請求項15に記載のメモリ装置。メモリ回路の内部温度を測定して温度感知信号を生成する段階と、前記温度感知信号に応答して複数のパルス制御信号を生成する段階と、前記パルス制御信号に応答して、温度により異なるプログラムパルスを生成する段階と、を含むメモリ装置の駆動方法。前記プログラムパルスを生成する段階は、前記温度感知信号が低温でることを示す場合、常温に比べて大きいパルス幅及びまたは大きいレベルを有するプログラムパルスを生成し、前記温度感知信号が高温であることを示す場合、常温に比べて小さいパルス幅及びまたは小さいレベルを有するプログラムパルスを生成することを特徴とする請求項19に記載のメモリ装置の駆動方法。本発明は、このような事情に鑑みてなされたものであって、データ記憶の誤りを防止することができるメモリ装置及びその駆動方法を供給する。本発明の第一の態様は、内部回路の温度を感知して、温度感知信号を出力する温度感知ブロックと、前記温度感知信号を受信して、パルス制御信号を生成する電流制御ブロックと、前記パルス制御信号に応答して、レベル及び幅が補正されたプログラムパルスをメモリセルに供給するライトドライバブロックと、を備えたメモリ装置である。本発明の第二の態様は、メモリ回路の内部温度を測定して温度感知信号を生成する段階と、前記温度感知信号に応答して複数のパルス制御信号を生成する段階と、前記パルス制御信号に応答して温度により異なるプログラムパルスを生成する段階と、を備えたメモリ装置の駆動方法である。本発明の実施形態に係るメモリ装置は、内部回路の温度を温度感知ブロックを通して感知する。温度感知ブロックで感知された温度感知信号は電流制御信号に入力され、モード別に温度による制御信号を生成する。前記制御信号は、ライトドライバブロックに入力されて、前記ライトドライバブロックの第1ライトドライバ及び第2ライトドライバは前記制御信号に応答して補正されたセット/リセットパルスを生成し、これをメモリセルに供給する。図1は、本発明の一実施形態における相変化メモリ装置の概略的なブロック図である。図1を参照すると、本発明の実施形態のメモリ装置10は、温度感知ブロック100、電流制御ブロック200、ライトドライバブロック300、スイッチングブロック400及びメモリセル500を備えている。温度感知ブロック100は、図2に図示されるように、バンドギャップ信号発生部110と温度電圧発生部150とを備えている。バンドギャップ信号発生部110は、バンドギャップ特性を用いて、温度変化によって可変とされる基準電圧VREF_BG<1:N>を生成する温度可変電圧生成部図示せずと、温度に関係なく基準電圧VREF_BG0を生成する基準電圧生成部図示せずとを備えている。温度可変電圧生成部は、図3に図示されるように、温度に比例して増大する複数の温度可変基準電圧VREF_BG<1:N>を生成し、温度とは関係のない基準電圧生成部は、温度に関係なく一定のレベルを有する基準電圧VREF_BG0を生成する。一方、温度電圧発生部150は、図4に図示されるように、温度可変基準電圧VREF_BG<1:N>と温度とは関係のない基準電圧VREF_BG0とを用いて、温度可変区間ごとに一定のパルスDET<1:N>、すなわち、温度感知信号を生成する。電流制御ブロック200は、温度感知信号DET<1:N>を受信して、電流パルスの幅またはパルス強度を調節する制御信号P_ctrl_r、P_ctrl_s、L_ctrl_r、L_ctrl_sをライトドライバブロック300に供給するように構成される。このような電流制御ブロック200は、パルス幅調節部210とレベル調節部250とで構成されている。パルス幅調節部210は、温度感知信号DET<1:N>に応答して、パルス幅制御信号P_ctrl_r、P_ctrl_sを出力するように構成される。このようなパルス幅調節部210は、温度感知信号DET<1:N>によって温度コードが入力されて電圧伝達経路を変更させるプログラムステートマシンprogramstatemachineで構成されている。本発明の実施形態のパルス幅調節部210は、図5に図示されるように、初期設定部220、パルス幅変更部230、ベース電流設定部235及び初期駆動部240で構成されている。初期設定部220は、立ち上がり/立ち下がり設定部222及びモード設定部224を備えている。立ち上がり/立ち下がり設定部222は、バイパス部N1、駆動電圧端Vstand/Vwide/Vnar及びモード設定部224の間に連結される立ち上がり設定部SW11と、駆動電圧端Vstand/Vwide/Vnar及びバイパス部N1の間に連結される立ち下がり設定部SW12で構成されている。立ち上がり設定部SW11及び立ち下がり設定部SW12は、互いに反対の位相を有する第1コントロール信号TITEMPOFF及び第2コントロール信号TITEMPOFFbに応答して各々駆動される。例えば、第2コントロール信号TITEMPOFFbがイネーブルになると、立ち上がり設定部SW11が駆動されて初期電流生成部224及びパルス変更部230に電圧及び電流の伝達がなされる。一方、第1コントロール信号TITEMPOFFがイネーブルになると、立ち下がり設定部SW22が駆動されて初期設定部220に供給される駆動電圧Vstand、Vwide、Vnarがバイパス部N1を介して接地される。この時、第1コントロール信号TITEMPOFF及び第2コントロール信号TITEMPOFFbは、温度感知信号DET<1:N>から派生した信号である。一方、モード設定部224は、並列に連結される第1レッグleg225及び第2レッグ226を備えている。第1レッグ225及び第2レッグ226の各々は、立ち上がり設定部SW11及び接地端の間に直列に連結されるスイッチとNMOSトランジスタとで構成されている。この時、第1レッグ225及び第2レッグ226のスイッチの各々は、第1入力制御信号INC<0>及び第2入力制御信号INC<1>に応答して駆動される。ここで、第1レッグ225及び第2レッグ226は、選択的に駆動されたり、あるいは同時に駆動されることができ、第1レッグ225及び第2レッグ226の駆動によってセットモードまたはリセットモードが決定される。この時、駆動電圧は以後に説明されるレベル調節部250によって選択できる。パルス幅変更部230は、初期設定部220及びベース電流生成部235の間に連結されて、並列に連結された複数のレッグで構成されている。この複数のレッグは、モード設定部224の第1レッグ225及び第2レッグ226と同じように、直列に連結されたスイッチ及びNMOSトランジスタで構成されており、パルス幅変更部230を構成する複数の前記レッグは、互いに並列に連結されている。また、パルス幅変更部230を構成する各々のレッグのスイッチは、温度感知電圧DET<1:N>によって生成された温度コードT1~TNにより駆動される。温度コードT1~TNは、図6に図示されるように、温度感知信号DETによるコーディングによって生成される。ベース電流生成部235は、NMOSトランジスタで構成され、このNMOSトランジスタは、バイパス部N1、モード設定部224のNMOSトランジスタ及びパルス幅変更部230を構成する複数のNMOSトランジスタと並列に連結されるように構成されている。このようなベース電流生成部235は、初期駆動部240から供給される信号に応答して、パルス幅変更部230の非駆動時の駆動電圧Vstand/Vwide/Vnar及びそれによって生成される電流を排出させて初期電流を設定する。この時、駆動電圧は、常温電圧Vstand、常温電圧Vstandより広いパルス幅を有する広幅電圧Vwide及び常温電圧Vstandより狭いパルス幅を有する狭幅電圧Vnarを含むことができる。初期駆動部240は、NMOSトランジスタの閾値電圧以上の電圧を持続的に供給するように構成された回路である。すなわち、初期駆動部240は、バイパス部N1、モード設定部224の複数のNMOSトランジスタ及びパルス幅変更部230の複数のNMOSトランジスタのゲートの各々に共通にゲート電圧を供給する。このような初期駆動部240は、ダイオード形態で連結されたNMOSトランジスタで構成され、ダイオード形態で連結されたNMOSトランジスタが持続的に駆動できるように、NMOSトランジスタのゲートにキャパシタC1が連結されている。このような構成を有するパルス幅調節部210は、温度感知信号DET<1:N>によって生成される温度コードT1~TNによりパルス幅変更部230のレッグが選択的に駆動される。すなわち、パルス幅変更部230を構成する複数のスイッチの駆動によって、パルス変更部230内の電流排出パスpathの数が変更される。これにより、電流排出パスの数の変化によって、電流放出量が変更されて窮極的にパルス幅が調節される。ここで、パルス幅調節部210の出力は、ベース電流生成部235及びパルス幅変更部230から排出される電流量の合計で決定される。例えば、高温である場合、相対的に低い電流のみでも相変化膜の駆動が可能なので、相変化膜に最小限の電流のみ印可できるようにパルス幅変更部230の温度コードT1~TNは、すべてディスエーブルにして、ベース電流駆動部235のみ駆動させる。常温である場合、ベース電流駆動部235及びパルス幅変更部230の一部のレッグだけが駆動されるように温度コードT1~TNの一部のみイネーブルにする。一方、低温の場合、相対的に高温の電流が要求されることによって、最大限の電流が供給されることができるように、ベース電流駆動部235及びパルス幅変更部230の全体のレッグがすべて駆動されるように温度コードT1~TNをすべてイネーブルにする。これにより、低温では相対的に大きいパルス幅を有する電流が相変化膜に供給され、高温では相対的に小さいパルス幅を有する電流が相変化膜に供給される。この時、レッグの個数及び温度コードT1~TNは、温度区間によってその数を可変にできる。すなわち、温度帯域別に多様な幅の電流を供給するために、より多い数のレッグ及び温度コードを要求することができる。また、パルス調節部210は、モード設定部224の動作により、リセットパルス制御信号P_ctrl_rまたはセットパルス制御信号P_ctrl_sを出力する。図7を参照すると、レベル調節部250は、電圧設定部260、レベル設定部270及び電位供給部280で構成されている。まず、電圧設定部260は、イネーブル信号PGMPTENに応答して、駆動電圧Vstand/Vwide/Vnarをレベル設定部270に供給する。電圧設定部260は、イネーブル信号PGMPTENに応答して駆動されるイネーブルトランジスタPEと、イネーブルトランジスタPEの出力電圧によって、駆動電圧のうち一つを伝達するスイッチングトランジスタSTとで構成されている。イネーブルトランジスタPEは、イネーブル信号PGMPTENに応答して駆動されるように構成されている。この時、スイッチングトランジスタSTのゲートにはキャパシタCが連結されており、そのゲートとドレインの間にイネーブル信号PGMPTENによって応答するスイッチが備わっていて、イネーブル信号PGMPTENのイネーブルの時に、スイッチングトランジスタSTは、ダイオード駆動をするようになる。レベル設定部270は、並列に連結された複数の差動レッグを備えている。それぞれの差動レッグは、イネーブルトランジスタPEの出力信号に応答して駆動されるPMOSトランジスタP1~PNと、PMOSトランジスタP1~PNのドレインに連結されてレベルカウンティング信号対LVPNVCNT<0:N>、LVPNCNTb<0:N>に応答して駆動される一対の差動トランジスタPM1/PM2~PN/PN1で構成されている。一対の差動トランジスタは、ソースが相互連結されたPMOSトランジスタ対として、各々のレベルカウンティング信号対LVPNVCNT<0:N>、LVPNCNTb<0:N>がゲートに入力される。この時、複数の差動レッグを構成するPMOSトランジスタは、順次的に大きいチャンネル長Wを有するように設計され、レベルカウンティング信号対LVPNVCNT<0:N>、LVPNCNTb<0:N>は、温度感知信号DET<1:N>をカウンティングして生成される信号である。このような複数の差動レッグは、それを構成するPMOSトランジスタのサイズが相異するので、各々を流れる電流量に差があるようになる。したがって、レベルカウンティング信号対LVPNVCNT<0:N>、LVPNCNTb<0:N>の電圧差によって、レベル設定部270の出力電流量が変化される。例えば、高温では、常温より低いレベルの電流値を供給できるように一番小さいサイズのPMOSトランジスタを具備した一つの差動レッグが導通されるように駆動される。一方、低温では常温より高いレベルの電流値を供給できるように、全体あるいは一番大きいサイズのPMOSトランジスタを具備した少なくとも一つの差動レッグが導通されるように駆動される。電位供給部280は、第1ポンピング部282及び第2ポンピング部284を備えている。第1ポンピング部282は、正レベルカウンティング信号LVPNVCNT<0:N>に応答する差動トランジスタのドレインに連結され、第2ポンピング部284は、負レベルカウンティング信号LVPNVCNTb<0:N>に応答する差動トランジスタのドレインに連結されている。第1ポンピング部282及び第2ポンピング部284は、同一な構成を有することができ、第1ポンピング部282及び第2ポンピング部284は、それぞれ、ゲート及びドレインが接続されたNMOSトランジスタNM1、NM2と、そのゲート及び接地端の間に連結されたキャパシタcx、cyとを含む。このようなレベル調節部270は、レベルカウンティング信号対LVPNVCNT<0:N>、LVPNCNTb<0:N>による差動レッグの駆動及び電位供給部280の駆動によって電流レベルが可変とされて駆動電圧うちいずれかの一つが選択される。ここで、レベル調節部250の出力信号は、パルス幅調節部210のモード設定部224によってリセットレベル調節信号L_ctrl_rまたはセットレベル調節信号L_ctrl_sになる。ライトドライバブロック300は、電流制御ブロック200から供給される制御信号P_ctrl_r、P_ctrl_s、L_ctrl_r、L_ctrl_sを受信して低温、常温及び高温に該当する補正されたセット/リセットパルスSET、RESETを出力する。ライトドライバブロック300は、リセット駆動に関連した制御信号P_ctrl_r、L_ctrl_rを受信する第1ライトドライバ310と、セット駆動に関連した制御信号P_ctrl_s、L_ctrl_sのための第2ライトドライバー320とで構成されている。図8に図示されるように、第1ライトドライバ310は、温度感知信号を用いて生成されるリセット駆動に関連した制御信号P_ctrl_r、L_ctrl_rに応答して、内部回路の温度が低温-25°Cないし25°Cである場合、常温25°Cないし60°Cのリセットパルスaのレベルより大きい第1レベルで常温のリセットパルスaより広い第1パルス幅を有する第1低温用リセットパルスbを生成して出力したり、常温のリセットパルスaと同一のパルス幅を有し第1レベルより大きい第2レベルを有する第2低温用リセットパルスb’を生成して出力する。また、第1ライトドライバ310は、内部回路の温度が高温60°C以上である場合、常温のリセットパルスaより低い第3レベルで小さいパルス幅を有する第1高温用リセットパルスc及び第3レベルより低いながら常温のリセットパルスaのパルス幅と同じ第2高温用リセットパルスc’を生成できる。一方、第2ライトドライバ350は、図9に図示されるように、内部回路の温度が低温である場合、セット駆動に関連した制御信号P_ctrl_s、L_ctrl_sに応答して、常温のセットパルスAより大きい第1レベルで常温のセットパルスAより大きい第2パルス幅を有する第1高温用セットパルスB及び常温のセットパルスAと同一なパルス幅を持ちながら第1レベル以上の第2レベルを有する第2高温用セットパルスB’を生成する。また、第2ライトドライバ350は、内部回路の温度が高温である場合、セット駆動に関連した制御信号P_ctrl_s、L_ctrl_sに応答して、常温のセットパルスAより低い第3レベルで前記常温のセットパルスAより狭い第3パルス幅を有する第3高温用セットパルスC、第3高温用セットパルスCと同一レベル及び同一パルス幅を有するものの冷却傾きが異なる第4高温用セットパルスC’及び常温のセットパルスAより狭いパルス幅で低いレベルを有する第5高温用セットパルスC’’を生成することができる。本発明の実施形態では、低温駆動の時、充分の電流量を供給することができるように無制限にパルス幅を延長させずにレベル幅を同時に調節することによって、隣接するメモリセルに発生するディスターバンス現象を防止することができる。スイッチングブロック400は、第1ライトドライバ310及びメモリセル500の間に連結される第1スイッチSW1と、第2ライトドライバ350及びメモリセル500の間に連結される第2スイッチSW2とで構成されている。第1スイッチSW1は、リセットモードの時に閉じられるように設計され、第1ライトドライバ310とメモリセル500との間に電流パスを選択的に形成する。第2スイッチSW2は、セットモードの時に閉じられるように設計されて、第2ライトドライバ350と前記メモリセル500との間に電流パスを選択的に形成する。メモリセル500は、ワードラインWLと、これと交差するビットラインBLとを含む。ワードラインWLには、スイッチング素子が連結されていて、スイッチング素子とビットラインBLとの間には記憶媒体が連結されている。本発明の実施形態では、スイッチング素子にはダイオードが利用され、抵抗素子には相変化物質が利用されている。しかし、これに限定されるものではなく、温度依存性を持ちながらデータを記憶することができる媒体ならばすべて含まれる。このような本発明の実施形態におけるメモリ装置は、内部回路の温度を温度感知ブロック100を介して感知する。温度感知ブロック100で感知された温度感知信号は、電流制御信号200に入力され、モード別に温度による制御信号P_ctrl_r、P_ctrl_s、L_ctrl_r、L_ctrl_sを生成する。制御信号P_ctrl_r、P_ctrl_s、L_ctrl_r、L_ctrl_sは、ライトドライバブロック300に入力され、ライトドライバブロック300の第1ライトドライバ310及び第2ライトドライバ350は、制御信号P_ctrl_r、P_ctrl_s、L_ctrl_r、L_ctrl_sに応答して補正されたセット/リセットパルスを生成し、これをメモリセル500に供給する。この時、内部回路の温度が常温以下の低温である場合、電流制御ブロック200では常温より高いレベル及びまたは広いパルス幅を有するセット/リセットパルスを供給できるように制御信号を出力する。これにより、常温に比べて相対的に低い相変化の環境を有する低温の相変化物質に相対的に高い強度の電流パルスが加えられて、常温水準の相変化を達成することができる。一方、内部回路の温度が高温である場合、電流制御ブロック200は、常温より低いレベル及びまたは狭いパルス幅を有するセット/リセットパルスを供給する。これにより、相対的に高い相変化の環境を有する高温の相変化物質に相対的に低い強度の電流パルスが加えられて、常温水準で相変化が起こるようにする。したがって、温度依存性を有する記憶媒体、例えば、相変化物質の相変化を均一化することができてデータ記憶誤りを防止でき、メモリ装置の信頼性を確保することができる。また、本発明の実施形態で低温状態で電流パルスを印可しようとする時、パルス幅のみでなくレベルが同時に制御されることによって、パルス幅の無制限的な延長によるディスターバンス現象を防止することができる。以上、本発明を望ましい実施形態をあげて詳細に説明したが、本発明は上述の実施形態に限定されることはなく、本発明の技術的思想の範囲の内で当分野で通常の知識を有する者によって様々な変形が可能である。