"第1入力信号および第1基準信号を選択的に受信する動作が可能であるノードと、前記第1入力信号および前記第1基準信号によって特定された第1出力信号を提供する動作が可能である第1端子と、前記第1出力信号を示すフィードバック信号を受信する動作が可能である第2端子と、前記ノードと前記第1端子と前記第2端子とに結合されたエネルギ蓄積回路と、を有し、前記エネルギ蓄積回路は、前記第1入力信号および前記基準信号に基づいて前記第1端子において前記第1出力信号を発生させる動作が可能であるとともに、前記ノードを介して前記第1入力信号を受信する動作と、前記第2端子を介して前記フィードバック信号を受信する動作とを、交代交代に実行可能であり、前記信号フィルタの支配極は、前記第1入力信号および前記フィードバック信号が交代されることについての周波数によって制御される、信号フィルタ。前記エネルギ蓄積回路は、スイッチドキャパシタ回路を有する、請求項1に記載の信号フィルタ。前記エネルギ蓄積回路は、コンデンサを有し、前記コンデンサは、第1スイッチを介して前記第1入力信号を受信するように結合されているとともに、第2スイッチを介して前記第1基準信号を受信するように結合されている第1端を具備し、さらに前記コンデンサは、第3スイッチを介して第2基準信号を受信するように結合されているとともに、第4スイッチを介して前記第1出力信号を提供するように結合されている第2端を具備する、請求項1に記載の信号フィルタ。第1期間において、前記第1および第3スイッチがオン状態にされるとともに、前記第2および第4スイッチがオフ状態にされ、第2期間において、前記第1および第3スイッチがオフ状態にされるとともに、前記第2および第4スイッチがオン状態にされる、請求項3に記載の信号フィルタ。前記エネルギ蓄積回路は、第5スイッチを介して前記フィードバック信号を受信する動作が可能であり、前記第1および第5スイッチは、交互にオン状態にされる、請求項3に記載の信号フィルタ。前記信号フィルタの差動出力信号がV’INP-V’INN-として出力され、ここで、V’INPは、前記信号フィルタの第2出力信号を示し、V’INNは、前記第1出力信号を示し、VINPは、前記第1入力信号を示し、VINNは、前記信号フィルタの第2入力信号を示し、VREFHは、第1基準信号を示し、VREFLは、第2基準信号を示す、請求項1に記載の信号フィルタ。前記差V’INP-V’INNの最大絶対値は、前記差VINP-VINNの最大絶対値よりも小さい、請求項6に記載の信号フィルタ。前記差は、前記差VINP-VINNの最大レベルの半分と等しい、請求項6に記載の信号フィルタ。前記周波数が上げられた場合、前記支配極は大きくなり、前記周波数が下げられた場合、前記支配極は小さくなる、請求項1に記載の信号フィルタ。前記第1入力信号は複数の信号から選択され、前記第1入力信号が前記複数の信号の第1信号から前記複数の信号の第2信号に切り換えられたときに、前記周波数が第1の値を持ち、期間が終了したときに、前記周波数は前記第1の値よりも小さい第2の値を持つ、請求項1に記載の信号フィルタ。信号フィルタを使用して第1入力信号をフィルタリングするための方法であって、前記第1入力信号および第1基準信号をエネルギ蓄積回路で受信するステップと、前記第1入力信号および前記基準信号に基づいて第1出力信号を発生させるステップと、前記第1出力信号を示すフィードバック信号を前記エネルギ蓄積回路で受信するステップであって、前記第1入力信号およびフィードバック信号が、交代交代に、前記エネルギ蓄積回路で受信されるステップと、前記第1入力信号およびフィードバック信号が前記エネルギ蓄積回路で受信されることについての周波数を制御することによって、前記信号フィルタの支配極を制御するステップと、を含む方法。前記エネルギ蓄積回路は、スイッチドキャパシタ回路を有する、請求項11に記載の方法。第1期間において、コンデンサの第1端で前記第1入力信号を受信するステップと、前記第1期間において、前記コンデンサの第2端で第2基準信号を受信するステップと、第2期間において、前記コンデンサの前記第1端で前記第1基準信号を受信するステップと、前記第2期間において、前記コンデンサの前記第2端で前記第1出力信号を提供するステップと、をさらに含む、請求項11に記載の方法。第2出力信号を提供するステップ、をさらに含み、前記第1出力信号と前記第2出力信号との差は、前記第1入力信号と第2入力信号との差から所定レベルを引いたものを示しており、前記所定レベルは、前記第1入力信号と第2入力信号との差の範囲内にある、請求項11に記載の方法。前記支配極を大きくするために前記周波数を上げるステップと、前記支配極を小さくするために前記周波数を下げるステップとをさらに含む、請求項11に記載の方法。複数の信号から前記第1入力信号を選択するステップと、前記第1入力信号が前記複数の信号の第1信号から前記複数の信号の第2信号に切り換えられたときに、第1の値を持つように前記周波数を制御するステップと、期間が終了したときに、前記第1の値よりも小さい第2の値を持つように前記周波数を制御するステップとをさらに含む、請求項11に記載の方法。第1入力信号および第1基準信号に基づいて第1出力信号を発生させるための動作が可能であるとともに、前記第1出力信号を示すフィードバック信号を受信するための動作が可能である信号フィルタであって、前記第1入力信号および前記基準信号を選択的に前記信号フィルタ内のエネルギ蓄積回路に伝送するためのものであって、前記第1入力信号および前記フィードバック信号を選択的に前記エネルギ蓄積回路に伝送するためのものである複数のスイッチを有する信号フィルタと、前記信号フィルタに結合されているとともに、前記複数のスイッチを制御するために制御信号を発生させる動作が可能であり、さらに、前記信号フィルタの支配極を制御するために前記制御信号の周波数を制御する動作が可能である信号発生器とを含む、信号モニタリングシステム。前記信号フィルタに結合されているとともに、前記信号フィルタの前記第1出力信号と前記第2出力信号との差を示すデジタル信号を発生させる動作が可能であるアナログ/デジタルコンバータをさらに有する、請求項17に記載の信号モニタリングシステム。前記エネルギ蓄積回路は、スイッチドキャパスタ回路を有する、請求項17に記載の信号モニタリングシステム。前記制御信号は、第1期間において、コンデンサが該コンデンサの第1端を介して前記第1入力信号を受信するとともに、該コンデンサの第2端を介して第2基準信号を受信するように、さらに、第2期間において、該コンデンサが前記第1端を介して前記第1基準信号を受信するとともに、前記第2端を介して前記第1出力信号を提供するように、前記スイッチを制御するための信号である、請求項17に記載の信号モニタリングシステム。前記信号フィルタの前記第1出力信号と第2出力信号との差は、前記第1入力信号と第2入力信号との差から所定レベルを引いたものを示しており、前記所定レベルは、前記第1入力信号と第2入力信号との差の範囲内にある、請求項17に記載の信号モニタリングシステム。複数の信号から前記第1入力信号を選択するためのマルチプレクサをさらに有する、請求項17に記載の信号モニタリングシステム。前記信号発生器は、前記第1入力信号が前記複数の信号の第1信号から前記複数の信号の第2信号に切り換えられたときに、第1周波数になるように前記制御信号を制御するとともに、期間が終了したときに、前記第1周波数よりも小さい第2周波数になるように前記制御信号を制御する、請求項22に記載の信号モニタリングシステム。一実施形態において、信号フィルタは、ノードと、第1端と、第2端と、前記ノード並びに前記第1および第2端に結合されたエネルギ蓄積回路とを有する。前記ノードは、入力信号および基準信号を選択的に受信する。前記第1端は、前記入力信号および基準信号によって特定された出力信号を提供する。前記第2端は、前記出力信号を示すフィードバック信号を受信する。前記エネルギ蓄積回路は、前記入力信号および基準信号に基づいて前記第1端で前記出力信号を発生させる。また、前記エネルギ蓄積回路は、前記ノードを介して前記入力信号を受信するとともに、前記第2端を介して前記フィードバック信号を受信する、これらの動作を交互に実行する。前記信号フィルタの支配極は、前記第1入力信号および前記フィードバック信号が交代されることについての周波数によって制御される。本発明の実施形態の特徴および利点は、以下に続く詳細な説明によって、および同一の参照符号が同一の構成要素を示す図面を参照することによって、明白になる。本発明の実施形態を以下に詳細に説明する。本発明はこれらの実施形態に関して説明されるが、無論、本発明はこれらの実施態様に限定されるものではない。反対に、本発明は、付随する請求項により規定される本発明の精神および範囲内に含まれる代案、修正および等価の内容を含むものとする。さらに、下記の本発明の詳細な説明で、本発明を完全に理解するために、多くの具体的な詳細を記載する。しかし、当業者には理解される様に、本発明は、これらの具体的な詳細が無くても実行することができる。また、良く知られている方法、手順、成分、および回路は、本発明の態様を不必要に混乱させない様に、詳細には説明していない。一実施形態において、本発明は、差動フィルタとアナログ/デジタル変換器ADCなどの差動変換回路とを含む、信号モニタリングシステムを提供する。前記信号モニタリングシステムは、前記フィルタのバンド幅を制御するために前記フィルタの支配極を制御する。前記フィルタのバンド幅を制御することによって、前記信号モニタリングシステムの応答速度と前記信号モニタリングシステムのモニタリング精度とが向上される。さらに、前記フィルタは、前記ADCの差動入力範囲が全体的に利用されるように、前記ADCの差動入力信号のレベルを制御することができる。また、前記ADCの測定精度を向上させるように、前記ADCの差動入力範囲は、狭くされることができる。図2は、本発明の実施形態に係るバッテリーモニタリングシステム200の一実施例のブロック図を示している。バッテリーモニタリングシステム200は、一組のセル24012402...240N例えばリチウムイオンバッテリセルまたは鉛酸バッテリーセルなどを有する。バッテリーモニタリングシステム200は、セル24012402...240Nのセル電圧をモニタリングする動作が可能である信号モニタリングシステム250をさらに有する。信号モニタリングシステム250は、マルチプレクサ210と、信号フィルタ202例えばスイッチドキャパシタSCフィルタなどと、ADC220例えば差動ADCなどと、信号発生器230とを有する。一実施形態において、信号フィルタ202は、差動スイッチドキャパシタローパスフィルタである。図2に示されているように、マルチプレクサ210は、一組の信号VIN1、VIN2、...、VINNおよび基準信号VREF0を受信して、入力信号VINNおよび入力信号VINPを信号フィルタ202に出力する。一実施形態において、基準信号VREF0は、信号VIN1、VIN2、...、VINNのためのコモングランドとして使用される。基準信号VREF0は、接地されることとしてもよく、または基準電圧源図2では図示せずによって提供されるものとしてもよい。図2の実施形態において、入力信号VIN1、VIN2、...、VINNは、セル24012402...240Nのプラス電極での端子電圧であり、基準信号VREF0は接地されている。一実施形態において、入力信号VINNは、接地されていることとしてもよい。そうすると、信号フィルタ202は、シングルエンド信号例えば、入力信号VINPを受信して、差動出力信号をADC220に出力する。入力信号VINPは、セル24012402...240Nのセル電圧V1,V2,...,VNから選択されるものとすることができる。一例として、マルチプレクサ210は、端子電圧VIN1、VIN2、...、VINNおよび基準信号VREF0を受信して、セル電圧V1,V2,...,VNを出力する。ここで、セル電圧V1,V2,...,VNは、差VIN1-VREF0VIN2-VIN1...VINN-VINN-1にそれぞれ等しい。マルチプレクサ210は、さらに、セル電圧V1,V2,...,VNから入力信号VINPを選択して、前記入力信号VINPを信号フィルタ202に送出する。他の実施形態において、入力信号VINNおよびVINPは、信号VIN1、VIN2、...、VINNおよびVREF0から選択される。例えば、マルチプレクサ210は、信号VIN1、VIN2、...、VINNおよびVREF0から選択された2つの信号を信号フィルタに送出するための一組のスイッチングチャンネルを有する。前記一組のスイッチングチャンネルは、様々な構造を持つこととしてもよい。一実施形態において、信号フィルタ202が差動入力信号VIN1-VREF0例えば、セル電圧V1を受信するように、マルチプレクサ210は、信号のVIN1およびVREF0を信号フィルタ202に送出するために、2つのスイッチングチャンネルをオン状態にすることができる。同様に、信号フィルタ202がセル電圧V1,V2,...,VNを連続して受信することができるように、マルチプレクサ210は、スイッチングチャンネルを連続してオン状態にすることができる。信号フィルタ202は、第1入力信号VINPを受信するための入力端子INP1と、第2入力信号VINNを受信するための入力端子INN1と、出力信号VOUTNを出力するための出力端子OUTN1と、出力信号VOUTPを出力するための出力端子OUTP1とを有する。信号フィルタ202は、入力信号VINNおよびVINP間の差と等しい差動入力信号を受信して、出力信号VOUTNおよびVOUTP間の差と等しい差動出力信号を出力する。差動出力信号VOUTP-VOUTNは、差動入力信号VINP-VINNを示し、例えば、差VOUTP-VOUTNが差VINP-VINNに比例する。ADC220は、差動出力信号VOUTP-VOUTNを受信して、差動出力信号VOUTP-VOUTNを示し、さらに差動入力信号VINP-VINNを示すデジタル信号226を出力する。一実施形態において、信号発生器230は、クロック信号発生器であることとしてもよい。前記クロック信号発生器は、信号フィルタ202を制御するためのクロック信号CLK1およびCLK2のような制御信号を発生させるための1つ以上の発振器を有している。クロック信号CLK1およびCLK2は、差動入力信号VINP-VINNの状態に応じて信号フィルタ202の支配極または第1極fp0を制御する。図2の実施形態において、信号発生器230は、信号フィルタ202の外側に配置されている。しかしながら、信号発生器230が信号フィルタ202の内側に配置されていることとしてもよい。好適なものとして、信号モニタリングシステム250がADC220の差動入力範囲の全体を利用できることとなるように、信号フィルタ202の差動出力範囲が制御されることとしてもよい。これは、ADC220の差動入力範囲を狭くすることができるようにして、ADC220の測定精度を高めるための構成である。さらに、信号モニタリングシステム250の応答速度、例えば、入力信号VINNおよびVINPの変化に応じて出力信号VOUTNおよびVOUTPが変化することについての速度、は増加する。信号モニタリングシステム250のモニタリング精度、例えば入力信号VINNおよびVINP間の差を示すデジタル信号226の精度もまた、改善される。より詳細には、一実施形態において、信号フィルタ202は第1入力信号VINNおよび第2入力信号VINPを受信するとともに、前記第1入力信号VINNおよび第2入力信号VINPにしたがって、さらに、基準信号VREFHおよび基準信号VREFLにしたがって、第1出力信号V’INNおよび第2出力信号V’INP図2に図示せずを発生する。基準信号VREFHおよび基準信号VREFは、信号フィルタ202の内側または外側に実装される基準信号源図2では図示せずによって提供されることができる。信号フィルタ202は、出力信号V’INNと出力信号V’INPとの差が、入力信号VINNおよびVINP間の差マイナス基準信号VREFHおよびVREFL間の差と等しくなるように、出力信号V’INNの電圧レベルと出力信号V’INPの電圧レベルとを制御する。換言すれば、出力信号V’INNと出力信号V’INPとの差は、下記の数式1によって与えられることができる。一実施形態において、信号フィルタ202は、差動入力信号VINP-VINNを受信し、前記差動入力信号VINP-VINNを差分信号V’INP-V’INNに変換するとともに、差動出力信号VOUTP-VOUTNを生成する。前記差動出力信号VOUTP-VOUTNは、差分信号V’INP-V’INNに信号フィルタ202のゲインg202が乗算された信号に等しい。上記の数式1によれば、差動出力信号VOUTP-VOUTNは、下記の数式2によって与えられることができる。したがって、信号フィルタ202の差動出力範囲は、基準信号VREFHおよびVREFLによって制御される。VCOMは信号フィルタ202の出力コモンモード電圧であり、例えば、VCOM=VOUTPVOUTN/2であることとしてもよい。したがって、出力信号VOUTPおよびVOUTNの電圧レベルは、それぞれ、下記の数式3aおよび3bによって与えられることができる。その結果、出力信号VOUTPおよびVOUTNの範囲は、出力コモンモード電圧VCOMと、基準信号VREFHおよびVREFLとによって制御される。一実施形態において、基準信号VREFHおよびVREFLは、差VREFH-VREFLが差動入力信号VINP-VINNの範囲内になるように設定される。したがって、差V’INP-V’INNの最大絶対値、例えばレベル|V’INP-V’INN|の最大値は、差VINP-VINNの最大絶対値、例えば、レベル|VINP-VINN|の最大値よりも小さい。そういうわけで、ADC220の差動入力範囲を狭くすることができる。一例として、差動入力信号VINP-VINNの範囲は、0Vから最大レベルVMAXまでである。基準信号VREFHおよびVREFLは、差VREFH-VREFLが前記最大レベルVMAXの半分例えば、VREFH-VREFL=VMAX/2と等しくなるように設定される。したがって、上記の数式1および2に基づいて、下記の数式4が得られる。差動入力信号VINP-VINNの範囲が0Vから最大レベルVMAXまでであるので、差動出力信号VOUTP-VOUTNの範囲は、レベル-VMAX/2g202からレベルVMAX/2g202までとなる。信号フィルタ202のゲインg202が1と等しく、さらに、前記最大レベルVMAXが5Vに等しい場合、差動出力信号VOUTP-VOUTNの範囲は、-2.5Vから2.5Vまでとなる。したがって、ADC220の差動入力範囲は、少なくとも、-2.5Vから2.5Vまでに設定されることができる。そういうわけで、ADC220の差動入力範囲を完全に利用することができる。ADC220が12ビットADCである場合、ADC220の最下位ビットLSBは、LSB=2.5/211=1.22mVとなる。図1における従来の信号モニタリングシステム100のADCと比較して、図2のADC220は、差動入力範囲をより小さくすることができて、最下位ビットLSBをより小さくすることができる。その結果、ADC220は、差動出力信号VOUTP-VOUTNをより正確に測定することができる。そのような一実施形態において、ADC220は、差動出力信号VOUTP-VOUTNを代表するデジタル信号DIGINを生成するとともに、前記デジタル信号DIGINに基準デジタル信号DIGREFを加算したものに等しいデジタル信号226を出力する。前記基準デジタル信号DIGREFは、差VREFH-VREFLを示す。したがって、デジタル信号226は、差動入力信号VINP-VINNを表す。一実施形態において、信号フィルタ202は、スイッチドキャパシタ回路を有している。等価抵抗RSCを提供するために、クロック信号CLK1およびCLK2から選択された制御信号SCFCLKは、例えば、スイッチドキャパシタ回路のスイッチを交互にオンオフさせるように制御する。スイッチドキャパシタ回路は様々な構造を持つことができるとともに、スイッチドキャパシタ回路の等価抵抗RSCは、下記の数式5によって与えられる。ここで、CSCはスイッチドキャパシタ回路におけるキャパシタンスパラメータを示し、fCLKはスイッチドキャパシタ回路におけるスイッチを制御する制御信号SCFCLKの周波数を示す。さらに、そのような実施形態において、信号フィルタ202は、ローパスフィルタである。ローパスフィルタの特性にしたがって、信号フィルタ202の支配極fp0は、下記の数式6によって与えられることができる。ここで、REQVは信号フィルタ202の等価抵抗を示し、CEQVは信号フィルタ202の等価キャパシタンスを示す。信号フィルタ202の等価抵抗REQVは、スイッチドキャパシタ回路によって提供され、したがって、前記スイッチドキャパシタ回路の等価抵抗RSCと同一である。数式5および6に基づいて、下記の数式7が得られる。このように、周波数fCLKが高くなる場合、信号フィルタ202の支配極fp0は大きくなり、周波数fCLKが低くなる場合、信号フィルタ202の支配極fp0が小さくなる。信号発生器230は、信号フィルタ202の支配極fp0を大きくするために制御信号SCFCLKの周波数fCLKを高くすることができ、したがって、信号フィルタ202のバンド幅を広くすることができる。また、信号発生器230は、支配極fp0を小さくするために周波数fCLKを低くすることができ、したがって、信号フィルタ202のバンド幅を狭くすることができる。図3Aは、本発明の実施形態に係る信号フィルタ202のスイッチを制御する制御信号SCFCLKの実施例の周波数ダイアグラムを示している。図3Aは、図2と組み合わせて説明される。図3Aに示されているように、制御信号SCFCLKの周波数fCLKは、周波数fCLK1と周波数fCLK1より低い周波数fCLK2とを持つことができる。一例として、信号発生器230は、差入力回路信号VINP-VINNの状態にしたがって信号フィルタ202の支配極fp0を制御するために、クロック信号CLK1およびCLK2から制御信号SCFCLKを選択する。クロック信号CLK1は周波数fCLK1を持っており、クロック信号CLK2は周波数fCLK2を持っている。信号モニタリングシステム250がセル電圧V1,V2,...,VNのそれぞれをモニタリングできることとなるように、マルチプレクサ210は、連続して、セル電圧V1,V2,...,VNから一つのセル電圧を選択して、信号フィルタ202へ提供することができる。一実施形態において、例えば時間t0において、差動入力信号VINP-VINNが第1信号例えば、セル電圧V1から第2信号例えば、セル電圧V2に切り換えられたとき、信号発生器230は、信号フィルタ202を制御するために、周波数fCLK1を持つクロック信号CLK1を選択する。信号発生器230は、時間をカウントするタイマを有する、こととしてもよい。プリセット期間TPRE1が終了したとき、例えば時間t1で、信号発生器230は、信号フィルタ202を制御するために、周波数fCLK2を持つクロック信号CLK2を選択する。プリセット期間tPRE2が終了したとき、例えば時間t2で、差動入力信号VINP-VINNが第2信号例えば、セル電圧V2から第3信号例えば、セル電圧V3に切り換えられる。時間t2において、信号発生器230は、再び、信号フィルタ202を制御するために、クロック信号CLK1を選択する。その結果、差動入力信号VINP-VINNがある信号から他の信号に切り換えられたとき、信号フィルタ202は、応答速度を向上させるために、自身のバンド幅を大きくすることができる。プリセット期間TPRE1が終了したとき、信号フィルタ202は、ADC220の精度を向上させるために、自身のバンド幅を小さくすることができる。一実施形態において、信号発生器230は、信号フィルタ202を制御するために、クロック信号CLK1およびCLK2から制御信号SCFCLKを選択する。しかしながら、本発明は、これらの実施形態に限定されるものではない。図3Bおよび図3Cは、本発明の実施形態に係る、制御信号SCFCLKの実施例の周波数ダイアグラムを示している。図3Bおよび図3Cは、図2と組み合わせて説明される。図3Bの実施形態では、信号発生器230は、信号フィルタ202を制御するために、例えば、fCLK1、f1、f2、およびfCLK2など、異なる周波数を持つ3つ以上のクロック信号から制御信号SCFCLKを選択する。図3Cの実施形態では、差動入力信号VINP-VINNがある信号から他の信号に切り換えられたとき、例えば、時間t0、t2、t4などで、信号発生器230は、より高い周波数fCLK1を持つように制御信号SCFCLKを制御し、その後、図3Cに示すように、継続的により低い周波数fCLK2になるまで、制御信号SCFCLKの周波数を低下させる。図4Aおよび図4Bは、本発明の一実施形態に係る、図2における信号フィルタ202の回路図の一実施例を示している。信号フィルタ202は、フィルタ回路と前記フィルタ回路に結合された差動増幅回路402とを有する。フィルタ回路は、複数のスイッチ4161-4162、4181-4182、4121-4126、4141-4146と、複数のコンデンサ432、442、434、444、436、446、438、448、404、406と、1組の信号線422、424、428、426とを有する。図4Aおよび図4Bに示すように、スイッチ4161-4162、4181-4182、4121-4126、4141-4146の各スイッチは、符号CTLが付けられた制御端子以下、CTL端子と呼ぶと、符号S1が付けられた端子以下、S1端子と呼ぶと、符号S2が付けられた端子以下、S2端子と呼ぶとを有している。CTL端子において制御信号は、スイッチの状態を制御できる。例えば、制御信号が論理ハイである場合、スイッチはオン状態にされ、信号がS1端子とS2端子との間で転送されることができる。制御信号が論理ローである場合、スイッチはオフ状態にされる。コンデンサ432の第1端452は、スイッチ4161を介して入力信号VINPを受信するように結合されているとともに、スイッチ4181を介して基準信号VREFHを受信するように結合されている。コンデンサ432の第2端454は、スイッチ4121を介して、基準信号例えば、基準信号VREFH、または図4Aでは図示していない他の基準信号V’REFを受信するように結合されているとともに、コンデンサ436およびスイッチ4144を介して出力信号V’INNを提供するように結合されている。コンデンサ442の第1端456は、スイッチ4162を介して入力信号VINNを受信するように結合されているとともに、スイッチ4182を介して基準信号VREFLを受信するように結合されている。コンデンサ442の第2端458は、スイッチ4122を介して、スイッチスイッチ4121で受信されたものと同じ基準信号例えば、基準信号VREFH、または図4Aでは図示していない他の基準信号V’REFを受信するように結合されているとともに、コンデンサ446およびスイッチ4145を介して出力信号V’INPを提供するように結合されている。さらに、コンデンサ434、436、446、444それぞれの2つの端は、対応するスイッチ4121-スイッチ4126を介して、スイッチ4121およびスイッチ4122で受信されたものと同じ基準信号例えば、基準信号VREFH、または図4Aでは図示していない他の基準信号V’REFを受信するように結合されている。また、コンデンサ434および444は、それぞれ、スイッチ4143および4146を介してフィードバック信号VOUTNおよびVOUTPを受信するように結合される。スイッチ4141および4142は、コンデンサ438および448を制御するように結合されている。フィルタ回路は、入力コンデンサ432および442を介して入力信号VINNおよびVINPと、基準信号VREFHおよびVREFLとを受信するとともに、フィードバックコンデンサ434および444を介してフィードバック信号VOUTNおよびVOUTPを受信する。さらにフィルタ回路は、数式1にしたがって出力信号V’INNおよびV’INPを出力する。差動増幅回路402は、出力信号V’INNおよびV’INPを受信するとともに、数式3aおよび3bにしたがって出力信号VOUTNおよびVOUTPを出力する。一実施形態において、信号フィルタ202がノード452を介して入力信号VINPおよび基準信号VREFHを交互に受信するとともに、入力信号VINPおよび基準信号VREFHによって決定された出力信号V’INNを生成するために、信号フィルタ202は、スイッチ4161-4162、4181-4182、4121-4126、4141-4146を制御するための制御信号SCFCLKを受信する。また、信号フィルタ202は、ノード456を介して入力信号VINNおよび基準信号VREFLを交互に受信することができるとともに、入力信号VINNおよび基準信号VREFLによって決定された出力信号V’INPを出力することができる。したがって、出力信号V’INPおよびV’INN間の差は、数式1によって与えられることができる。さらに、信号フィルタ202は、差動入力信号VINP-VINNおよび差動出力信号VOUTP-VOUTNを交互に受信する。そして、前記差動入力信号VINP-VINNおよび差動出力信号VOUTP-VOUTNを交互に受信するときの該交互についての周波数によって、信号フィルタ202の等価抵抗が制御される。前記周波数は、例えば、数式5にしたがって、制御信号CFCLKの周波数fCLKとする。したがって、信号フィルタ202の支配極fp0は、制御信号SCFCLKの周波数fCLKを制御することによって、制御される。より詳細には、スイッチ4161および4162は、信号線426に結合されているとともに、信号線426におけるクロック信号PH1Bによって制御される。スイッチ4181および4182は、信号線428に結合されているとともに、信号線428におけるクロック信号PH2Bによって制御される。スイッチ4121-4122図4A参照およびスイッチ4123-4126図4B参照は、信号線422に結合されているとともに、信号線422におけるクロック信号PH1Aによって制御される。スイッチ4141-4142図4A参照およびスイッチ4143-4146図4B参照は、信号線424に結合されているとともに、信号線424におけるクロック信号PH2Aによって制御される。非オーバーラップクロック発生器450は、制御信号SCFCLK例えばクロック信号を受信することができるとともに、制御信号SCFCLKの周波数fCLKを持つ、または周波数fCLKに正比例している周波数を持つ、クロック信号のPH1A、PH2A、PH1B、PH2Bを出力することができる。また、非オーバーラップクロック発生器450は、クロック信号のPH1A、PH2A、PH1B、PH2B間の位相差を制御する。図5は、本発明の一実施形態に係る、クロック信号PH1A、PH2A、PH1B、PH2Bの波形の実施例を示す。図5に示されているように、クロック信号PH1AおよびPH2Aは1組の非オーバーラップ信号であり、クロック信号PH1BおよびPH2Bは1組の非オーバーラップ信号である。より詳細には、クロック信号PH1Aが論理ハイである場合、クロック信号PH2Aは論理ローであり、クロック信号PH2Aが論理ハイである場合、クロック信号PH1Aは論理ローである。同様に、クロック信号PH1Bが論理ハイである場合、クロック信号PH2Bは論理ローであり、クロック信号PH2Bが論理ハイである場合、クロック信号PH1Bは論理ローである。さらに、クロック信号PH1Bはクロック信号PH1Aが遅延されたバージョンであり、クロック信号PH2Bはクロック信号PH2Aが遅延されたバージョンである。一例として、クロック信号PH1Aの立ち上がりエッジは時間tP0のときに生じ、クロック信号PH1Bの対応する立ち上がりエッジは時間tP0から時間Δtだけ遅延した時間tP1のときに生じる。さらに、クロック信号PH1AおよびPH1Bは、デューティサイクルが同一である。同様に、クロック信号PH2Aの立ち上がりエッジは時間tP4のときに生じ、クロック信号PH2Bの対応する立ち上がりエッジは時間tP4から時間Δtだけ遅延した時間tP5のときに生じる。さらに、クロック信号PH2AおよびPH2Bは、デューティサイクルが同一である。クロック信号のPH1A、PH2A、PH1B、PH2Bの周期時間と比較して、遅延時間Δtは比較的短い。期間tP1-tP2の間、クロック信号PH1AおよびPH1Bは論理ハイであるとともに、クロック信号PH2AおよびPH2Bは論理ローである。したがって、スイッチ4161-4162およびスイッチ4121-4126はオン状態であるとともに、スイッチ4181-4182およびスイッチ4141-4146はオフ状態である。図6Aに示されているものは、期間tP1-tP2の間における、信号フィルタ202の等価回路600の一実施形態である。期間tP5-tP6の間、クロック信号PH1AおよびPH1Bは論理ローであるとともに、クロック信号PH2AおよびPH2Bは論理ハイである。したがって、スイッチ4161-4162およびスイッチ4121-4126はオフ状態であるとともに、スイッチ4181-4182およびスイッチ4141-4146はオン状態である。図6Bに示されているものは、期間tP5-tP6の間における、信号フィルタ202の等価回路600’の一実施形態である。図6Aに示されているように、期間tP1-tP2の間、コンデンサ432は、コンデンサ432の第1端452を介して入力信号VINPを受信するとともに、コンデンサ432の第2端454を介して基準信号VREFHを受信する。コンデンサ432に渡る電圧VC1は、基準信号VREFHと入力信号VINPの差と等しい例えば、VC1=VREFH-VINP。コンデンサ442は、コンデンサ442の第1端456を介して入力信号VINNを受信するとともに、コンデンサ442の第2端458を介して基準信号VREFHを受信する。コンデンサ442に渡る電圧VC3は、基準信号VREFHと入力信号VINNの差と等しい例えば、VC3=VREFH-VINN。さらに、コンデンサ434、436、446、444それぞれの2つの端は、基準信号VREFHを受信する。コンデンサ434、436、446、444を渡る電圧は、ゼロボルトである。図6Bに示すように、期間tP5-tP6の間、コンデンサ432は、コンデンサ432の第1端452を介して基準信号VREFHを受信するとともに、コンデンサ432の第2端454を介して、およびコンデンサ436を介して、差動増幅回路402に転送される出力信号V’INNを出力する。コンデンサ442は、コンデンサ442の第1端456を介して基準信号VREFLを受信するとともに、コンデンサ442の第2端458を介して、およびコンデンサ446を介して、差動増幅回路402に転送される出力信号V’INPを出力する。より詳細には、コンデンサ432の電圧VC1およびコンデンサ436の電あるVC2が急に変化することはなく、コンデンサ432の第2端454の電圧は、基準信号VREFHにレベルVREFH-VINPを加算したものと同一になることができ、出力信号V’INNは、レベルVREFHVREFH-VINPにゼロボルトを加算したものと同一になることができる。換言すれば、出力信号V’INNは、下記の数式8によって与えられることができる。同様に、コンデンサ442の第2端での電圧は、基準信号VREFLにレベルVREFH-VINNを加算したもの同一となることができ、出力信号V’INPは、レベルVREFLVREFH-VINPにゼロボルトを加算したものと同一になることができる。換言すれば、出力信号V’INPは、下記の数式9によって与えられることができる。その結果、出力信号V’INNおよびV’INP間の差は、数式1にしたがって得られる。換言すれば、一実施形態において、エネルギ蓄積回路602は、前記ノードを介して前記入力信号VINPおよび基準信号VREFHを選択的に受信する。エネルギ蓄積回路602のノード456は、入力信号VINNおよび基準信号VREFLを選択的に受信することができる。スイッチ4144のS2端子は、入力信号VINPおよび基準信号VREFHによって決定された出力信号V’INNを提供する。スイッチ4145のS2端子は、入力信号VINNおよび基準信号VREFLによって決定された出力信号V’INPを提供する。スイッチ4143のS2端子は、出力信号V’INNを示すフィードバック信号VOUTNを受信する。スイッチ4146のS2端子は、出力信号V’INPを示すフィードバック信号VOUTPを受信する。エネルギ蓄積回路602は、スイッチ4144のS2端子において出力信号V’INNを出力するとともに、スイッチ4145のS2端子において出力信号V’INSを出力する。出力信号V’INNおよびV’INP間の差は、数式1にしたがって得られる。図4A,4Bおよび図6A,6Bの実施形態では、第1期間例えば、期間tP1からtP2において、コンデンサ432の第2端454と、コンデンサ442の第2端458と、コンデンサ436および446の4つの端子とが、基準信号VREFHを受信するが、本発明はこれに限定されるものではない。他の実施形態では、第1期間例えば、期間tP1からtP2において、コンデンサ432の第1端452は入力信号VINPを受信し、コンデンサ442の第1端456は入力信号VINNを受信する。さらに、コンデンサ432の第2端454と、コンデンサ442の第2端458と、コンデンサ436および446の4つの端子とは、基準信号VREFHの代わりに、他の基準信号V’REFを受信する。第2期間例えば、期間tP5からtP6において、コンデンサ432の第1端452は基準信号VREFHを受信し、コンデンサ442の第1端456は基準信号VREFLを受信する。さらに、コンデンサ432の第2端454はコンデンサ436を介して出力信号V’INNを出力し、コンデンサ442の第2端458はコンデンサ446を介して出力信号V’INPを出力する。このような実施形態では、下記の数式10および数式11を得ることができる。また、出力信号V’INNおよびV’INP間の差は、数式1にしたがって得ることができる。さらに、エネルギ蓄積回路602は、ノード452を介して入力信号VINPを受信すること、およびスイッチ4143のS2端末を介してフィードバック信号VOUTPを受信すること、を交互にすることができ、さらに、ノード456を介して入力信号VINNを受信すること、およびスイッチ4146のS2端末を介してフィードバック信号VOUTNを受信すること、を交互にすることができる。そういうわけで、信号フィルタ202の支配極fp0は、入力信号VINPとフィードバック信号VOUTPとを切り換える周波数によって、または、入力信号VINNとフィードバック信号VOUTNとを切り換える周波数によって制御される。一例として、図6Aに示すように、期間tP1-tP2の間、コンデンサ432、442、434、444、436、446を含むエネルギ蓄積回路602に蓄積された電荷は、差動入力信号VINP-VINNによって制御される。例えば、エネルギ蓄積回路602に蓄積された電荷QSCは、CSCVINP-VINNで与えられる。CSCは、エネルギ蓄積回路602の容量パラメータを示す。図6Bに示すように、期間tP5-tP6の間、エネルギ蓄積回路602に蓄積された電荷は、差動出力信号VOUTP-VOUTNによって制御される。例えば、エネルギ蓄積回路602に蓄積された電荷Q’SCは、CSCVOUTP-VOUTNによって与えられる。周波数fCLKで交互に切り替わる、差動入力信号VINP-VINNおよび差動出力信号VOUTP-VOUTNによって、エネルギ蓄積回路602に蓄積された電荷が制御されるように、制御信号SCFCLKは、スイッチ4161-4162、4181-4182、4121-4126、4141-4146を制御することができる。周期TCLK例えば、1/fCLKにおいては、エネルギ蓄積回路602に蓄積された電荷のなかの電荷ΔQは、Q’SC-QSC=CSC[VOUTP-VOUTN-VINP-VINN]と等しい。したがって、エネルギ蓄積回路602から流れる平均電流ISCは、ΔQ/TCLK=CSCfCLK[VOUTP-VOUTN-VINP-VINN]と等しい。さらに、エネルギ蓄積回路602における等価抵抗RSCは、/ISCと等しい。したがって、等価抵抗RSCは、RSC=1/CSCfCLKによって与えられることができる。その結果、信号フィルタ202の支配極fp0は、周波数fCLKによって制御される。一実施形態において、コンデンサ438、448、404、406の容量は、コンデンサ432、442、434、444の容量C0と等しい場合がる。コンデンサ432、442、434、444の容量C0は、0.5C1と等しい場合がる。コンデンサ436、446の容量は、容量C1と等しい場合がある。そのような一実施形態では、信号フィルタ202の支配極fp0は、下記の数式12によって与えられることができる。ここで、f’CLKは、スイッチ4161-4162、4181-4182、4121-4126、4141-4146のスイッチング周波数を示す。したがって、制御信号SCFCLKの周波数fCLKを制御することによって、信号フィルタ202の支配極fp0を制御することができる。図4Aおよび図4Bの実施形態では、信号フィルタ202はスイッチ4182およびスイッチ4162を有している。しかしながら、他の実施形態では、スイッチ4182およびスイッチ4162を省略することができる。そのような実施形態の一つでは、基準信号VREFLおよび入力信号VINPを接地することができる。信号フィルタ202は、シングルエンド入力信号VINPを受信して、前記入力信号VINPを示す差動出力信号VOUTP-VOUTNを出力することができる。図7は、本発明の一実施形態に係る信号モニタリングシステムによって実行される動作の実施例のフローチャート700を示している。図7について、図2、図3A~図3C、図4A,図4B、図5、図6A,図6Bと組み合わせて説明する。ブロック702では、入力信号VINPおよび基準信号VREFHがエネルギ蓄積回路602の例えばノード452で選択的に受信される。また、入力信号VINPおよび基準信号VREFHは、エネルギ蓄積回路602の例えばノード456で選択的に受信される。ブロック704では、入力信号VINPと基準信号VREFHにしたがって、出力信号V’INNがスイッチ4144のS2端末から出力されるとともに、入力信号VINNと基準信号VREFLにしたがって、出力信号V’INPがスイッチ4145のS2端末から出力される。ブロック706では、出力信号V’INNを示すフィードバック信号VOUTNがエネルギ蓄積回路602における例えばスイッチ4143のS2端末で受信されるとともに、出力信号V’INPを示すフィードバック信号VOUTPがエネルギ蓄積回路602における例えばスイッチ4146のS2端末で受信される。入力信号VINPおよびフィードバック信号VOUTNがエネルギ蓄積回路602で交互に受信されるとともに、入力信号VINNおよびフィードバック信号VOUTPがエネルギ蓄積回路602で受信される。換言すれば、エネルギ蓄積回路602は、差動入力信号VINP-VINNおよび差動フィードバック信号VOUTP-VOUTNを交互に受信する。ブロック708では、エネルギ蓄積回路602で受信される差動入力信号VINP-VINNおよび差動フィードバック信号VOUTP-VOUTNについての前記周波数fCLKを制御することによって、信号フィルタ202の支配極fp0が制御される。したがって、一実施形態において、本発明は、入力信号をモニタリングするための信号モニタリングシステムを提供する。前記信号モニタリングシステムは、一実施形態において、入力信号をフィルタリングするためのスイッチドキャパシタフィルタを有し、ADCに差動出力信号を提供する。差動出力信号がADCについての所望範囲内になるように、さらに、信号フィルタの支配極が適切に制御されるように、クロック信号は信号フィルタ内のスイッチを制御する。前記信号モニタリングシステムは、例えば、多重信号モニタリングシステム、バッテリモニタリングシステムなどの様々な用途で使用されることができる。上記の発明の詳細な説明および図面は本発明の実施形態を示しているが、添付の特許請求の範囲で定義された本願発明の本質の趣旨および範囲から逸脱することなく、上記実施形態に様々な追加、変更および置換をすることが可能である、と理解される。本発明は、本発明の本質から逸脱することなく、フォーム、構造、配置、比率、素材、要素およびコンポーネントを変更して使用されることができるとともに、その他に、本発明の本質から逸脱することなく、特定環境に特に適合するように、および必要条件で動作するように、発明の実施で使用される、と当業者は理解する。したがって、ここで開示された実施形態は、一例であって限定するものではない、とあらゆる点でみなされ、特許請求の範囲によって示された本発明の範囲およびそれらの法的な均等物は、上記の明細書では限定されない。"