表示パネルと、前記表示パネルを駆動するための表示オン信号が入力された場合に、前記表示パネルを駆動するための駆動電圧を出力する駆動電圧出力部とを備え、前記駆動電圧出力部は、前記表示オン信号が入力された場合にオン状態となる第1スイッチング素子と、前記第1スイッチング素子に接続され、前記第1スイッチング素子がオン状態となった場合にオン状態となるとともに、オン状態となることにより前記駆動電圧を出力する第2スイッチング素子と、前記第1スイッチング素子と前記第2スイッチング素子との間に設けられ、前記第2スイッチング素子のスイッチングを遅延させることにより、前記駆動電圧の出力タイミングを前記表示オン信号の入力タイミングに対して遅延させるための遅延回路部とを含む、表示装置。前記第2スイッチング素子のスイッチング速度は、前記第1スイッチング素子のスイッチング速度よりも大きい、請求項1に記載の表示装置。前記第1スイッチング素子および前記第2スイッチング素子は、それぞれ、第1トランジスタ素子および第2トランジスタ素子を含み、前記第1トランジスタ素子は、バイポーラトランジスタを含むとともに、前記第2トランジスタ素子は、電界効果型トランジスタを含む、請求項2に記載の表示装置。前記遅延回路部は、少なくともコンデンサを含む、請求項1~3のいずれか1項に記載の表示装置。前記表示オン信号と、前記表示パネルに表示させる映像データを含む表示データ信号とを出力する制御部をさらに備え、前記制御部は、前記表示オン信号を出力して所定の時間が経過した後に前記表示データ信号を出力するように構成されており、前記遅延回路部は、前記制御部により前記表示データ信号が出力される前に前記第2スイッチング素子により前記駆動電圧が出力されるように、前記駆動電圧の出力タイミングを前記表示オン信号の入力タイミングに対して遅延させるように構成されている、請求項1~4のいずれか1項に記載の表示装置。テレビジョン放送を表示可能な表示パネルと、前記表示パネルを起動するための表示オン信号が入力された場合に、前記表示パネルを駆動するための駆動電圧を出力する駆動電圧出力部とを備え、前記駆動電圧出力部は、前記表示オン信号が入力された場合にオン状態となる第1スイッチング素子と、前記第1スイッチング素子に接続され、前記第1スイッチング素子がオン状態となった場合にオン状態となるとともに、オン状態となることにより前記駆動電圧を出力する第2スイッチング素子と、前記第1スイッチング素子と前記第2スイッチング素子との間に設けられ、前記第2スイッチング素子のスイッチングを遅延させることにより、前記駆動電圧の出力タイミングを前記表示オン信号の入力タイミングに対して遅延させるための遅延回路部とを含む、テレビジョン装置。しかしながら、上記特許文献1に開示されたポータブルターミナル表示装置のLCD電源制御回路駆動電圧出力部では、遅延素子遅延回路部をLCD前段トランジスタ第1スイッチング素子の入力側に設け、LCD前段トランジスタのスイッチングを遅延素子により遅延させることにより、LCD後段トランジスタ第2スイッチング素子のスイッチングを遅延させている。すなわち、上記特許文献1では、LCD前段トランジスタの入力側に設けた遅延素子によりLCD後段トランジスタのスイッチングを間接的に遅延させている。このため、上記特許文献1では、パワーオン信号表示オン信号の入力タイミングと駆動電圧の出力タイミングとの間の時間間隔の調整が困難であるという問題点がある。この発明は、上記のような課題を解決するためになされたものであり、この発明の1つの目的は、表示オン信号の入力タイミングと駆動電圧の出力タイミングとの間の時間間隔を容易に調整することが可能な表示装置およびテレビジョン装置を提供することである。以下、本発明の実施形態を図面に基づいて説明する。まず、図1~図4を参照して、本実施形態による液晶テレビジョン100の構成について説明する。なお、液晶テレビジョン100は、本発明の表示装置およびテレビジョン装置の一例である。本実施形態による液晶テレビジョン100は、図1に示すように、テレビジョン放送を表示可能な表示部10を備えている。また、液晶テレビジョン100は、図2に示すように、表示部10を構成するLCDパネル20と、電源30と、制御部40と、駆動電圧出力部50とを備えている。図2に示すように、電源30は、駆動電圧出力部50に接続されており、12Vの電圧を駆動電圧出力部50に供給するように構成されている。また、制御部40は、LCDパネル20に接続されており、LCDパネル20に表示させる映像データを含むLVDS信号Lowvoltagedifferentialsignaling信号をLCDパネル20に対して出力するように構成されている。また、制御部40は、駆動電圧出力部50に接続されており、LCDパネル20を駆動するためのLCD_ON信号を駆動電圧出力部50に対して出力するように構成されている。本実施形態では、制御部40は、LCD_ON信号を出力して所定の時間τ図4参照が経過した後にLVDS信号を出力するように構成されている。なお、LVDS信号およびLCD_ON信号は、それぞれ、本発明の表示データ信号および表示オン信号の一例である。また、駆動電圧出力部50は、電源30から12Vの電圧が供給され、かつ、制御部40からLCD_ON信号が入力された場合に、LCDパネル20を駆動するための駆動電圧LCD_12VをLCDパネル20に対して出力するように構成されている。本実施形態では、図3に示すように、駆動電圧出力部50は、バイポーラトランジスタ51と、バイポーラトランジスタ51に接続されたFETFieldEffectTransistor:電界効果型トランジスタ52と、バイポーラトランジスタ51とFET52との間バイポーラトランジスタ51の出力側で、かつ、FET52の入力側に設けられた遅延回路部53とを含むように構成されている。なお、バイポーラトランジスタ51は、本発明の第1スイッチング素子および第1トランジスタ素子の一例である。また、FET52は、本発明の第2スイッチング素子および第2トランジスタ素子の一例である。図3に示すように、バイポーラトランジスタ51のベースBは、制御部40により出力されるLCD_ON信号を伝達するための信号線61に抵抗R1を介して接続されている。これにより、バイポーラトランジスタ51は、HレベルのLCD_ON信号図4参照が制御部40から入力された場合にオン状態となるように構成されている。なお、バイポーラトランジスタ51のコレクタCは、抵抗R2を介して遅延回路部53に接続されているとともに、バイポーラトランジスタ51のエミッタEは、接地されている。また、FET52のゲート端子Gは、電源30から供給される12Vの電圧を伝達するための入力線62に遅延回路部53を介して接続されているとともに、バイポーラトランジスタ51のコレクタCに遅延回路部53および抵抗R2を介して接続されている。この抵抗R2と後述する抵抗R3とは、抵抗分割のために設けられている。また、FET52のドレイン端子Dは、遅延回路部53を介して入力線62に接続されているとともに、FET52のソース端子Sは、駆動電圧LCD_12Vを伝達するための出力線63に接続されている。これにより、FET52は、バイポーラトランジスタ51がオン状態となった場合にオン状態となるように構成されている。また、FET52は、オン状態となることにより出力線63を介して駆動電圧を出力するように構成されている。なお、一般に、FET52のスイッチング速度は、バイポーラトランジスタ51のスイッチング速度よりも大きい。また、FET52のゲート端子Gの特性インピーダンスは、バイポーラトランジスタ51のベースBの特性インピーダンスよりも大きい。また、遅延回路部53は、一方電極が入力線62に接続され、かつ、他方電極がバイポーラトランジスタ51のコレクタCおよびFET52のゲート端子Gに接続されたコンデンサC1と、コンデンサC1に対して並列的に設けられた抵抗R3とを含むように構成されている。これにより、遅延回路部53は、FET52のスイッチングを遅延回路部53の時定数抵抗R3の抵抗値たとえば100kΩ×コンデンサC1の静電容量たとえば0.47μF分遅延させるように構成されている。具体的には、遅延回路部53は、図4に示すように、LVDS信号の出力タイミングZ1よりも前に駆動電圧LCD_12Vが出力されるように、駆動電圧の出力タイミングY1駆動電圧が約12Vまで立ち上がったタイミングをLCD_ON信号の入力タイミングX1LCD_ON信号がHレベルになったタイミングに対して所定の時間T1だけ遅延させるように構成されている。なお、本実施形態では、図3に示すように、駆動電圧出力部50の出力側には、ノイズ対策のためのコンデンサC2および電界コンデンサC3が設けられている。具体的には、駆動電圧出力部50の出力側の出力線63には、他方電極が接地されたコンデンサC2の一方電極が接続されているとともに、他方電極が接地された電界コンデンサC3の一方電極が接続されている。本実施形態では、このノイズ対策のためのコンデンサC2の静電容量は、上記遅延回路部50のコンデンサC1の静電容量よりも大きく設定されている。次に、図5および図6に示す比較例を参照して、本実施形態による液晶テレビジョン100のLCDパネル20に映像が表示される際におけるLCD_ON信号の入力タイミングと、駆動電圧LCD_12Vの出力タイミングと、LVDS信号の出力タイミングとの関係について説明する。一般に、本実施形態による液晶テレビジョン100のような表示装置では、表示パネルLCDパネル20を正常に駆動させるために、駆動電圧LCD_12Vの出力タイミングを、表示オン信号LCD_ON信号の入力タイミングに対して所定の時間遅延させる必要がある。具体的には、駆動電圧が立ち上がり始めてから略完全に約12Vまで立ち上がるまでの時間間隔と、駆動電圧が略完全に立ち上がってから表示データ信号LVDS信号が出力されるまでの間の時間間隔とを、表示パネルの仕様として予め設定された値の範囲内に調整する必要がある。この場合において、本実施形態では、バイポーラトランジスタ51とFET52との間に設けた遅延回路部53図3参照により、駆動電圧LCD_12Vが立ち上がり始めてから約12Vまで立ち上がるまでの間の時間間隔t1図4参照と、駆動電圧が約12Vまで立ち上がってからLVDS信号が出力されるまでの間の時間間隔t2図4参照とを、LCDパネル20の仕様として予め設定された値の範囲内に調整している。ここで、比較例による液晶テレビジョンでは、図5に示すように、バイポーラトランジスタ51の入力側に遅延回路部53aが設けられている。具体的には、駆動電圧出力部50aのバイポーラトランジスタ51のベースBは、LCD_ON信号を伝達するための信号線61に遅延回路部53a抵抗R4およびコンデンサC4を介して接続されている。なお、抵抗R4は、バイポーラトランジスタ51のベースと信号線61とを接続するように設けられている。また、コンデンサC4は、一方電極が信号線61に接続されるとともに、他方電極が接地されるように設けられている。これにより、遅延回路部53aは、バイポーラトランジスタ51のスイッチングを遅延回路部53aの時定数抵抗R4の抵抗値たとえば430kΩ×コンデンサC4の静電容量たとえば2.2μF分遅延させることにより、FET52のスイッチングを遅延させるように構成されている。具体的には、遅延回路部53aは、図6に示すように、LVDS信号の出力タイミングZ2よりも前に駆動電圧LCD_12Vが出力されるように、駆動電圧の出力タイミングY2駆動電圧が約12Vまで立ち上がったタイミングをLCD_ON信号の入力タイミングX2LCD_ON信号がHレベルになったタイミングに対して所定の時間T2だけ遅延させるように構成されている。比較例では、上記のように、遅延回路部53aをバイポーラトランジスタ51の入力側に設けることによりFET52のスイッチングを間接的に遅延させているので、駆動電圧LCD_12Vが立ち上がり始めてから約12Vまで立ち上がるまでの時間間隔t3図6参照を上記予め設定された値の範囲内に調整する際において、遅延回路部53aの時定数をある程度大きく設定する必要がある。しかしながら、遅延回路部53aの時定数を大きく設定すると、LCD_ON信号がHレベルになってから駆動電圧が約12Vまで立ち上がるまでの時間間隔T2のばらつきが大きくなり、その結果、駆動電圧が約12Vに立ち上がってからLVDS信号が出力されるまでの時間間隔t4図6参照が上記予め設定された値の範囲内から外れる場合がある。このように、比較例では、LCDパネルに映像が正常に表示されない場合がある。一方、本実施形態では、上記のように、遅延回路部53をバイポーラトランジスタ51の出力側でかつFET52の入力側に設けることによりFET52のスイッチングを直接的に遅延させているので、駆動電圧LCD_12Vが立ち上がり始めてから約12Vまで立ち上がるまでの時間間隔t1図4参照を上記予め設定された値の範囲内に調整する際において、遅延回路部53の時定数を比較例に比べてより小さく設定することが可能である。このように遅延回路部53の時定数を小さく設定する場合では、LCD_ON信号がHレベルになってから駆動電圧が約12Vまで立ち上がるまでの時間間隔T1図4参照のばらつきが小さくなるので、駆動電圧が約12Vに立ち上がってからLVDS信号が出力されるまでの時間間隔t2図6参照が上記予め設定された値の範囲内から外れるのが抑制される。すなわち、本実施形態では、LCDパネル20に映像が正常に表示されなくなるのを抑制することが可能である。本実施形態では、上記のように、駆動電圧LCD_12Vの出力タイミングY1図4参照をLCD_ON信号の入力タイミングX1図4参照に対して遅延させるための遅延回路部53をバイポーラトランジスタ51とFET52との間に設ける。これにより、遅延回路部53をバイポーラトランジスタ51の入力側に設けてFET53のスイッチングを間接的に遅延させる場合と異なり、FET53のスイッチングを遅延回路部53により直接的に遅延させることができるので、LCD_ON信号の入力タイミングX1と駆動電圧の出力タイミングY1との間の時間間隔T1を容易に調整することができる。また、本実施形態では、上記のように、FET52のスイッチング速度が、バイポーラトランジスタ51のスイッチング速度よりも大きい。これにより、FET52のスイッチング速度がバイポーラトランジスタ51のスイッチング速度よりも小さい場合と異なり、FET52から出力される駆動電圧LCD_12Vが立ち上がり始めてから約12V立ち上がるまでの時間間隔t1図4参照をより短くすることができる。これにより、LCDパネル20の起動を高速に行うことができる。また、本実施形態では、上記のように、遅延回路部53を、コンデンサC1を含むように構成する。これにより、遅延回路部53に含まれたコンデンサC1の充電および放電動作によって、駆動電圧LCD_12Vの出力タイミングY1図4参照を容易に遅延させることができる。また、本実施形態では、上記のように、制御部40を、LCD_ON信号を出力して所定の時間τ図4参照が経過した後にLVDS信号を出力するように構成し、遅延回路部53を、制御部40によりLVDS信号が出力される前にFET52により駆動電圧LCD_12Vが出力されるように、駆動電圧の出力タイミングY1図4参照をLCD_ON信号の入力タイミングX1図4参照に対して遅延させるように構成する。これにより、制御部40によりLVDS信号が出力される前にFET52により駆動電圧が出力されるので、制御部40によりLVDS信号が出力された後にFET52により駆動電圧が出力されることに起因してLCDパネル20が正常に駆動しなくなるのを抑制することができる。なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。たとえば、上記実施形態では、本発明を表示装置およびテレビジョン装置としての液晶テレビジョンに適用する例を示したが、本発明はこれに限らない。本発明は、液晶テレビジョン以外の他のテレビジョン装置にも適用可能であるし、PCPersonalComputerのモニタなどの他の表示装置にも適用可能である。また、上記実施形態では、本発明の第1スイッチング素子としてバイポーラトランジスタを用いるとともに、本発明の第2スイッチング素子としてFET電界効果型トランジスタを用いる例を示したが、本発明はこれに限らない。本発明では、第1スイッチング素子として、バイポーラトランジスタ以外のトランジスタたとえば、FETを用いてもよいし、トランジスタ以外の他のスイッチング素子を用いてもよい。同様に、本発明では、第2スイッチング素子として、FET以外のトランジスタたとえば、バイポーラトランジスタを用いてもよいし、トランジスタ以外の他のスイッチング素子を用いてもよい。また、上記実施形態では、本発明の第1スイッチング素子としてバイポーラトランジスタを用いるとともに、本発明の第2スイッチング素子としてFET電界効果型トランジスタを用いることにより、第2スイッチング素子のスイッチング速度を第1スイッチング素子のスイッチング速度よりも大きくする例を示したが、本発明はこれに限らない。本発明では、第2スイッチング素子のスイッチング速度と第1スイッチング素子のスイッチング速度とを等しくしてもよい。また、上記実施形態では、遅延回路部をコンデンサと抵抗とを含むように構成する例を示したが、本発明はこれに限らない。本発明では、遅延回路部を少なくともコンデンサを含むように構成すればよい。たとえば、遅延回路部をコンデンサのみにより構成してもよい。