mmは2以上の整数個のスイッチング素子と、前記スイッチング素子の入力端子に接続されたm個の受光素子と、前記スイッチング素子をnnは2以上の整数個のスイッチング素子群ごとに分割するとき、前記スイッチング素子の切替端子に、前記スイッチング素子群ごとに接続されたn個のシフトレジスタと、前記スイッチング素子の出力端子に、前記スイッチング素子群ごとに接続された加算部と、外部から入力されたクロック信号を1/nクロック信号に分周し、分周した1/nクロック信号を、所定時間ずつ遅延させながら前記シフトレジスタにそれぞれ出力する分周遅延部と、を備えるイメージセンサであって、m個の前記スイッチング素子の前記切替端子は、前記スイッチング素子の配列順に、n個の前記シフトレジスタに、前記シフトレジスタの配列順に接続されていることを特徴とするイメージセンサ。前記分周遅延部が、前記クロック信号を1周期ずつ遅延させて前記シフトレジスタに供給する請求項1に記載のイメージセンサ。請求項1または2に記載のイメージセンサと、該イメージセンサを駆動させる駆動部と、を備えた読取装置。しかしながら、上記従来のイメージセンサでは、複数の受光素子に蓄積された電荷を順に読みだしていくため、受光素子に蓄積された電荷の読み取りは、1つ前の受光素子の電荷の蓄積と放電を待つ必要があり、画像等の読み取りに時間がかかるという問題があった。本発明のイメージセンサは、mmは2以上の整数個のスイッチング素子と、スイッチング素子の入力端子に接続されたm個の受光素子と、スイッチング素子をnnは2以上の整数個のスイッチング素子群ごとに分割するとき、スイッチング素子の切替端子に、スイッチング素子群ごとに接続され、n個のシフトレジスタと、スイッチング素子の出力端子に、スイッチング素子群ごとに接続された加算部と、外部から入力されたクロック信号を1/nクロック信号に分周し、分周した1/nクロック信号を、所定時間ずつ遅延させながらシフトレジスタにそれぞれ出力する分周遅延部とを備えるものであって、スイッチング素子の配列順に、m個のスイッチング素子の切替端子が、n個のシフトレジスタと、シフトレジスタの配列順に接続されている。本発明の読取装置は、上記に記載したイメージセンサと、イメージセンサを駆動させる駆動部とを備える。本発明によれば、1つ前の受光素子の電荷の蓄積と放電を待つ必要がなく、イメージセンサの読取速度を速くすることができる。本発明の第1の実施形態であるイメージセンサ1について図1~7を用いて説明する。イメージセンサ1は、mmは2以上の整数個図1では16個のスイッチング素子2と、スイッチング素子2の入力端子10に接続されたm個の受光素子3と、を有する。また、スイッチング素子2をnnは2以上の整数個図1では4個のスイッチング素子群4ごとに分割している。スイッチング素子2の切替端子11に、スイッチング素子群4ごとに接続されたn個図1では4個のシフトレジスタ5を有する。そして、スイッチング素子2の出力端子12に、加算部6が接続されている。受光素子3は、主走査方向である1直線上にm個配置されており、スイッチング素子2の入力端子10に接続されている。受光素子3としては、光が照射されると電流を流す機能を有しており、例えば、薄膜のフォトダイオード8あるいは光伝導薄膜により構成される光電変換素子を用いることができる。ここで、本実施形態では、フォトダイオード8を用いている。また、本実施形態では、フォトダイオード8により生じた電荷を一時的に蓄えるためのコンデンサ9を備えており、このコンデンサ9とフォトダイオード8とは、並列に接続されている。スイッチング素子2は、図2に示すように、入力端子10と、切替端子11と、出力端子12とを有している。スイッチング素子2の入力端子10は、受光素子3と接続されている。また、スイッチング素子2の切替端子11は、シフトレジスタ5と接続されている。また、スイッチング素子2の出力端子12は、加算部6と接続されている。スイッチング素子2としては、PNP型あるいはNPN型のトランジスタを例示することができる。スイッチング素子2は、切替端子11にオン信号が入力されると、入力端子10と出力端子12との間で導通する機能を有している。本実施形態に係るイメージセンサ1においては、m個のスイッチング素子2をn個に分割してスイッチング素子群4を構成している。具体的には、スイッチング素子群4aは、受光素子3a、3e、3i、3mおよびその受光素子3a、3e、3i、3mに接続されたスイッチング素子2により構成されている。また、スイッチング素子群4bは、受光素子3b、3f、3j、3nおよびその受光素子3b、3f、3j、3nに接続されたスイッチング素子2により構成されている。また、スイッチング素子群4cは、受光素子3c、3g、3k、3oおよびその受光素子3c、3g、3k、3oに接続されたスイッチング素子2により構成されている。また、スイッチング素子群4dは、受光素子3d、3h、3l、3pおよびその受光素子3d、3h、3l、3pに接続されたスイッチング素子2により構成されている。なお、本明細書では、上記のように、受光素子3を説明する場合、各受光素子のそれぞれを区別して説明する場合には受光素子3a~3pと英小文字を付して説明し、各受光素子を総称する場合あるいは各受光素子のそれぞれを区別して説明する必要がない場合には受光素子3と英小文字を付さずに説明するものとする。そして、スイッチング素子群4aを構成するスイッチング素子2a、2e、2i、2mの切替端子11はそれぞれシフトレジスタ5aと接続されている。また、スイッチング素子2a、2e、2i、2mの出力端子12はそれぞれ加算部6の出力端子D0と接続されている。また、スイッチング素子群4bを構成するスイッチング素子2b、2f、2j、2nの切替端子11はそれぞれシフトレジスタ5bと接続されている。また、スイッチング素子2b、2f、2j、2nの出力端子12はそれぞれ加算部6の出力端子D1と接続されている。また、スイッチング素子群4cを構成するスイッチング素子2c、2g、2k、2oの切替端子11はそれぞれシフトレジスタ5cと接続されている。また、スイッチング素子2c、2g、2k、2oの出力端子12はそれぞれ加算部6の出力端子D2と接続されている。また、スイッチング素子群4dを構成するスイッチング素子2d、2h、2l、2pの切替端子11はそれぞれシフトレジスタ5dと接続されている。また、スイッチング素子2d、2h、2l、2pの出力端子12はそれぞれ加算部6の出力端子D3と接続されている。シフトレジスタ5は、分周遅延部7と接続されており、かつ、スイッチング素子2の切替端子11と接続されている。シフトレジスタ5は、データを一時的に記憶し、記憶しているデータの桁をシフトさせる機能を有している。シフトレジスタ5として、例えば、Dフリップフロップが挙げられる。加算部6は、スイッチング素子群4aと接続された出力端子D0と、スイッチング素子群4bと接続された出力端子D1と、スイッチング素子群4cと接続された出力端子D2と、スイッチング素子群4dと接続された出力端子D3とを有している。そして、出力端子D0~D3に入力されたデータを加算する機能を有する。加算部6としては、例えば、マルチプレクサが挙げられる。分周遅延部7は、シフトレジスタ5と接続されており、例えば、図3a、bに示す回路により構成することができる。分周遅延部7は、クロック信号分周遅延回路7aとスタート信号分周遅延回路7bを有している。クロック信号分周遅延回路7aは、図3aに示すように、4つのラッチ13a、13b、13c、13dを有しており、クロック信号図3ではCLKをn分周図3では4分周してCLK0を生成している。また、クロック信号をn分周して図3では4分周して、遅延させてCLK1、CLK2、CLK3を生成している。スタート信号分周遅延回路7bは、図3bに示すように、4つのラッチ13e、13f、13g、13hを有しており、スタート信号図3ではSPをn分周図3では4分周してSP0を生成している。また、スタート信号図3ではSPをn分周図3では4分周して、遅延させてSP1、SP2、SP3を生成している。なお、クロック信号分周遅延回路7aおよびスタート信号分周遅延回路7bは、図3に示した回路に限定されるものではない。図4は、イメージセンサ1をイメージセンサ1の主走査方向から見た断面図である。イメージセンサ1は、図4に示すように、受光素子3、プラテンガラス15、セルフォックレンズ16および光源14を備えており、走査方向にm個の受光素子3、m個のセルフォックレンズ13およびm個の光源14が同ピッチ幅で配置されている。そして、読み取り対象の位置17に存在する画像等に対して光源14から光を照射し、読み取り対象である画像等からの反射光をセルフォックレンズ16によって受光素子3に結像し、受光素子3で画像等を読み取るように構成されている。光源14は、例えば、発光ダイオードあるいはELランプを用いることができ、受光素子3に対応してm個設けてもよく、複数の発光ダイオードにより生じた光を導く導光体を、主走査方向に連なるように設けることにより光源14を形成してもよい。イメージセンサ1は、一列に配列された受光素子3により画像等を読み取る。画像等の読取方法としては、読取対象の位置17に存在する画像等を読み取ることで、画像等の1画素分のラインを読み取ることができる。そして、図示しない駆動機構により、主走査方向と垂直な方向に駆動させることにより、読み取った画像等の1ラインを受光素子3により読み取る。この動作を繰り返すことで、画像等の全体を読み取ることができる。また、読み取る画像等が原稿あるいは写真のように移動させやすい媒体の場合、イメージセンサ1を固定しておき、原稿あるいは写真をローラーにより送ることで、原稿あるいは写真の読み取りを行なうことができる。次に図5および図6を用いてイメージセンサ1の読取動作について説明する。イメージセンサ1は、光源14を動作させ、反射光をm個図1においては16個の受光素子3により画像を読み取る。受光素子3により生成された電荷は並列に接続されているコンデンサ9に蓄電される。分周遅延部7は、図5においては、外部から供給されたクロック信号を、クロック信号分周遅延回路7aによって、1/nクロック信号にn分周してシフトレジスタ5aに1/nクロック信号を供給している。また、n分周した1/nクロック信号を、所定時間遅延させてシフトレジスタ5b、5c、5dに供給している。図1では4個のシフトレジスタ5a、5b、5c、5dに1/4クロック信号を供給している。クロック信号をn分周させることにより、クロック信号の周波数を1/nとすることができる。そして、外部から供給されたスタート信号を、スタート信号分周遅延回路7bによって、1/nスタート信号にn分周してシフトレジスタ5aに1/nスタート信号を供給している。また、n分周した1/nスタート信号を、所定時間遅延させて、シフトレジスタ5b、5c、5dに供給している。図1では4個のシフトレジスタ5a、5b、5c、5dに1/4スタート信号を供給する。スタート信号をn分周させることにより、スタート信号の周波数を1/nとすることができる。具体的には、クロック分周遅延回路7aは、外部から供給されたクロック信号以下、CLKと略すを4分周して、CLKの4周期を1周期とするCLK0を生成する。また、クロック分周遅延回路7aは、CLKを4分周して、CLKの4周期を1周期とし、CLKの1周期分遅延させたCLK1を生成する。また、クロック分周遅延回路7aは、CLKを4分周して、CLKの4周期を1周期とし、CLKの2周期分遅延させたCLK2を生成する。また、クロック分周遅延回路7aは、CLKを4分周して、CLKの4周期を1周期とし、CLKの3周期分遅延させたCLK3を生成する。スタート信号分周遅延回路7bは、外部から供給されたスタート信号以下、SPと略すに基づいて、図5に示すSP0、SP1、SP2、SP3を生成する。そして、図1に示すように、分周遅延部7にて生成されたCLK0およびSP0は、シフトレジスタ5aに供給される。また、分周遅延部7にて生成されたCLK1およびSP1は、シフトレジスタ5bに供給される。また、分周遅延部7にて生成されたCLK2およびSP2は、シフトレジスタ5cに供給される。また、分周遅延部7にて生成されたCLK3およびSP3は、シフトレジスタ5dに供給される。具体的には、CLK0の第1周期をシフトレジスタ5aに供給する。次に、CLK1の第1周期をシフトレジスタ5bに供給する。次に、CLK2の第1周期をシフトレジスタ5cに供給する。次に、CLK3の第1周期をシフトレジスタ5dに供給する。そして、CLK3の第1周期をシフトレジスタ5dに供給した後に、CLK0の第2周期をシフトレジスタ5bに供給する。つまり、CLK0の第1周期~CLK3の第1周期を順にシフトレジスタ5a~5dに供給した後、CLK0の第2周期~CLK3の第2周期を順にシフトレジスタ5a~5dに供給する。シフトレジスタ5aは、CLK0をスイッチング素子2の切替端子11に供給する。また、シフトレジスタ5bは、CLK1をスイッチング素子2の切替端子11に供給する。また、シフトレジスタ5cは、CLK2をスイッチング素子2の切替端子11に供給する。また、シフトレジスタ5dは、CLK3をスイッチング素子2の切替端子11に供給する。スイッチング素子2は、入力端子10がそれぞれオフ状態で接続されており、分周遅延部7により生成されたCLK0~3がシフトレジスタ5に入力され、スイッチング素子2にクロック信号が入力される。そして、スイッチング素子2にクロック信号が入力され、入力端子10と出力端子12との電流が導通状態となり、受光素子3に蓄積された電荷を読み取り、出力させる。受光素子3は、電荷の蓄電と放電を行なうことにより、加算部6へ電荷を送るため、この電荷の蓄電と放電を行なう時間が受光素子3の電荷の読取速度となる。受光素子3の電荷の読取速度は、受光素子3によって異なり、例えば、クロック周波数が5MHzのものを用いることができる。この場合、イメージセンサ1に供給するクロック周波数分周する前の周波数は20MHzのものを用いることができる。図6に示すように、スイッチング素子群4aは、CLK0の入力に伴いOUTPUT0を出力する。詳細に説明すると、スイッチング素子2aは、CLK0の第1周期の入力に伴い、CLKの4周期分の読取時間をかけて、受光素子3aに蓄積された電荷を読み取り、OUTPUT0を出力する。次に、スイッチング素子2eは、CLK0の第2周期の入力に伴い、CLKの4周期分の読取時間をかけて、OUTPUT0を出力する。この読取作動を繰り返してOUTPUT0を出力している。スイッチング素子群4b~4dにおいても同様の読取作動を行ない、OUTPUT1~3をそれぞれ出力している。スイッチング素子群4bを例示して説明すると、スイッチング素子2bは、CLK1の第1周期の入力に伴い、クロック信号の4周期分の読取時間をかけて、受光素子3bに蓄積された電荷を読み取り、OUTPUT1を出力している。つまり、スイッチング素子群4aを構成する受光素子3a、3e、3i、3mの電荷を読み取る間に、並行してスイッチング素子群4bを構成する受光素子3b、3f、3j、3nの電荷を読み取る構成となっている。また、スイッチング素子群4aを構成する受光素子3a、3e、3i、3mの電荷を読み取る間に、スイッチング素子群4cを構成する受光素子3c、3g、3k、3oの電荷を読み取る構成となっている。また、スイッチング素子群4aを構成する受光素子3a、3e、3i、3mの電荷を読み取る間に、スイッチング素子群4dを構成する受光素子3d、3h、3l、3pの電荷を読み取る構成となっている。加算部6は、図7に示すような回路により構成されている。加算部6の出力端子D0~D3に入力されたOUTPUT0~3を加算部6にて加算して、MASTER-OUTPUTとして外部へ出力している。加算部6には、外部より2つの信号A、Bが入力されており、クロック信号の周期に従うように順次信号A、BのON-OFFを切り替えて、OUTPUT0~3を加算している。加算部6にて加算されたMASTER-OUTPUTは図6に示すようになる。MASTER-OUTPUTは、受光素子3a~3pに蓄積された電荷を読み取った出力のピークが判別できる状態で出力している。なお、図6において、CLKおよびCLK0~3に付されている番号は、CLKの周期およびCLK0~3の周期を示している。また、MASTER-OUTPUTおよびOUTPUT0~3に付されている番号は、CLKの周期に対応するMASTER-OUTPUTの出力およびCLK0~3の周期に対応するOUTPUT0~3の出力を示している。本発明によれば、外部から入力されたクロック信号を1/nクロック信号に分周し、分周した1/nクロック信号を、所定時間ずつ遅延させながらシフトレジスタ5にそれぞれ出力する分周遅延部7を有し、m個のスイッチング素子2の切替端子11が、スイッチング素子2の配列順に、n個のシフトレジスタ5に、シフトレジスタ5の配列順に接続されていることから、各スイッチング素子群4における受光素子3の読み取りを並行して行なうことができ、受光素子3の電荷の読み取り中に次の受光素子3を読み取ることができる。そのため、前の受光素子3の蓄電および放電を待つ必要がなく、前の受光素子3の読み取りが完了する前に、次の受光素子3を読み取ることができ、イメージセンサ1全体としての読取速度を早くすることができる。分周遅延部7が外部から入力されたクロック信号の1周期ずつ遅延させて各シフトレジスタ5に供給することが好ましい。それにより、すべての受光素子3において、前の受光素子3の読み取り待ちが生じることがなく、効率的にイメージセンサ1が読み取りを行なうことができる。つまり、各シフトレジスタ5a、5b、5c、5dに1/nクロック信号を順に供給しており、1/nクロック信号の1周期が、受光素子3の読取時間と等しくなっている。そのため、シフトレジスタ5は、受光素子3が電荷を読み取った後、次の受光素子3にクロック信号が供給され、前の受光素子3の蓄電や放電を待つことなく、シフトレジスタ5に接続された受光素子3を読み取ることができる。また、分周遅延部7により、クロック信号を分周して遅延させて、各シフトレジスタ5に供給して、読み取った電荷を加算部6にて加算して外部へ出力するため、外部へ出力する出力数が増えることはない。そのため、出力を受けとるためのアナログフロントエンドを多く設ける必要がなくなる。それにより、イメージセンサ1のコストが増大することを抑えることができる。さらに、それぞれの受光素子3の読取速度を早くすることなく、イメージセンサ1の読取速度を早くすることができ、イメージセンサ1を構成する半導体の製造プロセスを変更することなく、簡易な設計変更でイメージセンサ1の読取速度を早くすることができる。また、任意の数のスイッチング素子2および受光素子3により、スイッチング素子群4を構成するか適宜選択することができ、受光素子3のクロック周波数およびイメージセンサ1に供給されるクロック周波数に合わせて、変更することが容易であり、イメージセンサ1の設計変更を容易に行なうことができる。次に、第1の実施形態であるイメージセンサ1を備える読取装置について図8を用いて説明する。読取装置18は、後述する各部材を備える本体19と、蓋20とにより構成されている。本体18は、内部に、第1の実施形態に係るイメージセンサ1を備えるキャリッジ21と、キャリッジ21を固定するためのガイドレール22とを備えている。また、本体19は、内部に、ガイドレール22上を駆動させるためのステッピングモーター23と、ステッピングモーター23に接続された駆動ベルト24と、駆動制御を行なう制御部25とを備えている。そして、本体19の上面には原稿を載置するための原稿台26が設けられている。イメージセンサ1は、画像等を読み取る際に、まず1画素分の幅の1ラインの画像等を線状に読み取る。次に、制御部25は、読み取った1ラインの隣の画素を読み取るために、ステッピングモーター23を動作させて、キャリッジ21がガイドレール22上を1画素分隣に移動するように駆動ベルト24を動作させる。そして、イメージセンサ1は、読み取り対象の位置17図4参照にある原稿等を読み取る。この作動を複数回繰り返すことにより、原稿等全体を読み取る。つまり、主走査方向に垂直な方向にイメージセンサ1キャリッジ21を移動させることにより、画像等を1画素分の幅ずつ1ラインごとに読み取る。なお、駆動部としては、上述したガイドレール22、ステッピングモーター23、駆動ベルト24および制御部25をあげることができ、イメージセンサ1キャリッジ21を駆動させるための部位を駆動部と称することができる。読取装置18としては、ファックス、スキャナまたはこれらの複合機をあげることができ、ファックスまたはスキャナ等、読み取り対象が紙の場合には、イメージセンサ1に原稿を搬送するローラー等を設けてもよい。また、電子黒板のような読取装置の場合には、電子黒板の枠にガイドレールを設けて、イメージセンサの主走査方向と垂直な方向にイメージセンサ1を駆動させるように、駆動ベルトやステッピングモーターを設けてもよい。このように、読取装置18は、読取速度の向上したイメージセンサ1を備えることから、読取速度の向上した読取装置18とすることができる。以上、本発明の実施の形態について詳細に説明したが、本発明は上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内において、種々の変更、改良等が可能である。イメージセンサ1では、入力されたクロック信号をn分周して1/nクロック信号を、クロック信号の1周期分ずつずらしてシフトレジスタ5に供給する例を示したが、これに限定されるものではない。例えば、所定時間として、イメージセンサ1に入力されたクロック信号の2周期分ずつずらしてもいいし、半周期分ずつずらしてもよい。分周して生成された1/nクロック信号の1周期の間に他のシフトレジスタ5に1/nクロック信号を供給することにより、前の受光素子3の読み取りが完了するまでに、次の受光素子3の読み取りを開始することができる。それにより、イメージセンサ1の読取速度を早くすることができる。また、加算部6および分周遅延部7の一例としてそれぞれの回路を例示したが、これに限定されるものではなく、加算部6は、入力された出力を加算する機能を有する回路であればよく、分周遅延部7は、入力されたクロック信号を分周して、所定時間遅延させる機能を有する回路であればよい。