供給される外部電源を用いて駆動する半導体装置であって、前記外部電源を用いて第1内部電源を生成する第1内部電源生成回路と、第1内部電源が送られる外部端子と、第1内部電源を用いて駆動する第1サーマルシャットダウン回路と、第1内部電源とは異なる電源を用いて駆動する第2サーマルシャットダウン回路と、を備え、第2サーマルシャットダウン回路は、過熱を検出したときに、第1内部電源生成回路の動作を停止させることを特徴とする半導体装置。前記外部電源を用いて第2内部電源を生成し、外付けラインを含まない経路のみを介して前記半導体装置内に供給する第2内部電源生成回路を備え、第2サーマルシャットダウン回路は、第2内部電源を用いて駆動することを特徴とする請求項1に記載の半導体装置。第2サーマルシャットダウン回路は、前記外部電源を用いて駆動することを特徴とする請求項1または請求項2に記載の半導体装置。第1内部電源生成回路は、前記外部端子に接続された外付けラインを介して、前記半導体装置内に第1内部電源を供給することを特徴とする請求項1から請求項3の何れかに記載の半導体装置。第2サーマルシャットダウン回路は、第1内部電源の電圧値を監視し、前記電圧値が所定閾値以下である状況に限り、第1内部電源生成回路の過熱を検出したときに第1内部電源生成回路の動作を停止させることを特徴とする請求項1から請求項4の何れかに記載の半導体装置。第2サーマルシャットダウン回路は、トランジスタの温度特性を用いて、第1内部電源生成回路の過熱を検出することを特徴とする請求項1に記載の半導体装置。前記外部電源を用いて第2内部電源を生成し、外付けラインを含まない経路のみを介して前記半導体装置内に供給する第2内部電源生成回路を備え、第2サーマルシャットダウン回路は、前記外部電源を用いて駆動する回路であり、第2内部電源の電圧が入力されるバッファ回路と、前記バッファ回路の出力、および、前記トランジスタの温度特性を用いて、第1内部電源生成回路の過熱を検出する検出回路と、を備えたことを特徴とする請求項6に記載の半導体装置。スイッチング素子のスイッチング動作によって電圧変換を行うスイッチングレギュレータに用いられ、前記スイッチング素子の制御に用いる制御信号を生成することを特徴とする請求項1から請求項7の何れかに記載の半導体装置。第1サーマルシャットダウン回路は、前記スイッチングレギュレータの過熱を検出したときに、前記スイッチング動作を停止させることを特徴とする請求項8に記載の半導体装置。請求項8または請求項9に記載の半導体装置を備えたことを特徴とするスイッチングレギュレータ。一端に入力電圧が入力され、他端が出力端子に接続されたインダクタと、前記インダクタの他端に一端が接続され、他端が接地点に接続され、両端間を導通させるオンの状態と導通させないオフの状態が切替わる、第1スイッチング素子と、前記出力端子に一端が接続され、他端が接地点に接続されたコンデンサと、前記入力電圧が入力される入力端子に一端が接続され、他端が前記インダクタの一端に接続され、両端間を導通させるオンの状態と導通させないオフの状態が切替わる、第2スイッチング素子と、を備え、前記半導体装置は、前記制御信号として、第1スイッチング素子の制御に用いる信号、および、第2スイッチング素子の制御に用いる信号を生成することを特徴とする、請求項10に記載のスイッチングレギュレータ。第2スイッチング素子をオンに維持し、第1スイッチング素子にスイッチング動作を行わせることにより、前記入力電圧を昇圧させて前記出力端子から出力する昇圧動作と、第1スイッチング素子をオフに維持し、第2スイッチング素子にスイッチング動作を行わせることにより、前記入力電圧を降圧させて前記出力端子から出力する降圧動作と、を行うことを特徴とする請求項11に記載のスイッチングレギュレータ。第1スイッチング素子および第2スイッチング素子は、MOSトランジスタであることを特徴とする請求項12に記載のスイッチングレギュレータ。第2スイッチング素子を制御する制御信号の伝送ラインに設けられたドライバと、前記ドライバの第1電源端子の電圧と第2電源端子の電圧との差を略一定に保つ、電圧調整回路と、を備えたことを特徴とする請求項13に記載のスイッチングレギュレータ。車載用の電源装置に適用されることを特徴とする請求項10から請求項14の何れかに記載のスイッチングレギュレータ。上述した内部電源の供給経路は、例えば位相補償用のコンデンサの接続のため、外付けラインを含む形態とされることがある。このようになっていれば、当該外付けラインに外付けのコンデンサを接続することで、コンデンサをIC内に設けずに済み、ICの省スペース化等が容易となる。なおこの場合、生成された内部電源は、外付けラインを含む経路を介して、IC内に供給されることになる。またこのような外付けライン等の接続を可能とするため、ICには、内部電源が送られる外部端子が設けられる。但し、このような外部端子を設けるにあたっては、ショートモード当該外付けライン等において地絡等が発生する状況を考慮しておく必要がある。この点、ショートモードでは過大な電流が流れ、内部電源を生成する内部電源生成回路は過剰に発熱するおそれがある。このような事態を防ぐため、内部電源生成回路の過熱が検出されたときには、サーマルシャットダウン回路が、内部電源生成回路の動作を停止させるようにすることが考えられる。しかし、サーマルシャットダウン回路が当該内部電源を用いて駆動するようになっていると、ショートモードでは当該内部電源の供給に不具合が生じ、サーマルシャットダウン回路が適切に動作しないおそれがある。その結果、内部電源生成回路の過熱が抑えられないという問題が生じる。本発明は上述した問題に鑑み、内部電源が送られる外部端子を有するものでありながら、内部電源生成回路の過熱をより確実に抑えることが容易となる半導体装置の提供を目的とする。また本発明は、当該半導体装置を用いたスイッチングレギュレータの提供を、他の目的とする。上記目的を達成するため、本発明に係る半導体装置は、供給される外部電源を用いて駆動する半導体装置であって、前記外部電源を用いて第1内部電源を生成する第1内部電源生成回路と、第1内部電源が送られる外部端子と、第1内部電源を用いて駆動する第1サーマルシャットダウン回路と、第1内部電源とは異なる電源を用いて駆動する第2サーマルシャットダウン回路と、を備え、第2サーマルシャットダウン回路は、過熱を検出したときに、第1内部電源生成回路の動作を停止させる構成とする。本構成によれば、内部電源が送られる外部端子を有するものでありながら、内部電源生成回路の過熱をより確実に抑えることが容易となる。また上記構成において、前記外部電源を用いて第2内部電源を生成し、外付けラインを含まない経路のみを介して前記半導体装置内に供給する第2内部電源生成回路を備え、第2サーマルシャットダウン回路は、第2内部電源を用いて駆動する構成としてもよい。また上記構成において、第2サーマルシャットダウン回路は、前記外部電源を用いて駆動する構成としてもよい。また上記構成において、第1内部電源生成回路は、前記外部端子に接続された外付けラインを介して、前記半導体装置内に第1内部電源を供給する構成としてもよい。また上記構成において、第2サーマルシャットダウン回路は、第1内部電源の電圧値を監視し、前記電圧値が所定閾値以下である状況に限り、第1内部電源生成回路の過熱を検出したときに第1内部電源生成回路の動作を停止させる構成としてもよい。また上記構成において、第2サーマルシャットダウン回路は、トランジスタの温度特性を用いて、第1内部電源生成回路の過熱を検出する構成としてもよい。また上記構成において、前記外部電源を用いて第2内部電源を生成し、外付けラインを含まない経路のみを介して前記半導体装置内に供給する第2内部電源生成回路を備え、第2サーマルシャットダウン回路は、前記外部電源を用いて駆動する回路であり、第2内部電源の電圧が入力されるバッファ回路と、前記バッファ回路の出力、および、前記トランジスタの温度特性を用いて、第1内部電源生成回路の過熱を検出する検出回路と、を備えた構成としてもよい。また上記構成において、スイッチング素子のスイッチング動作によって電圧変換を行うスイッチングレギュレータに用いられ、前記スイッチング素子の制御に用いる制御信号を生成する構成としてもよい。また上記構成において、第1サーマルシャットダウン回路は、前記スイッチングレギュレータの過熱を検出したときに、前記スイッチング動作を停止させる構成としてもよい。また本発明に係るスイッチングレギュレータは、上記構成の半導体装置を備えた構成とする。本構成によれば、上記構成の半導体装置における利点を享受することが可能となる。また当該構成としてより具体的には、一端に入力電圧が入力され、他端が出力端子に接続されたインダクタと、前記インダクタの他端に一端が接続され、他端が接地点に接続され、両端間を導通させるオンの状態と導通させないオフの状態が切替わる、第1スイッチング素子と、前記出力端子に一端が接続され、他端が接地点に接続されたコンデンサと、前記入力電圧が入力される入力端子に一端が接続され、他端が前記インダクタの一端に接続され、両端間を導通させるオンの状態と導通させないオフの状態が切替わる、第2スイッチング素子と、を備え、前記半導体装置は、前記制御信号として、第1スイッチング素子の制御に用いる信号、および、第2スイッチング素子の制御に用いる信号を生成する構成としてもよい。また上記構成としてより具体的には、第2スイッチング素子をオンに維持し、第1スイッチング素子にスイッチング動作を行わせることにより、前記入力電圧を昇圧させて前記出力端子から出力する昇圧動作と、第1スイッチング素子をオフに維持し、第2スイッチング素子にスイッチング動作を行わせることにより、前記入力電圧を降圧させて前記出力端子から出力する降圧動作と、を行う構成としてもよい。また上記構成としてより具体的には、第1スイッチング素子および第2スイッチング素子は、MOSトランジスタである構成としてもよい。また当該構成としてより具体的には、第2スイッチング素子を制御する制御信号の伝送ラインに設けられたドライバと、前記ドライバの第1電源端子の電圧と第2電源端子の電圧との差を略一定に保つ、電圧調整回路と、を備えた構成としてもよい。また上記構成としてより具体的には、車載用の電源装置に適用される構成としてもよい。上述した通り、本発明に係る半導体装置によれば、内部電源が送られる外部端子を有するものでありながら、内部電源生成回路の過熱をより確実に抑えることが容易となる。また本発明に係るスイッチングレギュレータによれば、本発明に係る半導体装置の利点を享受することが可能となる。[スイッチングレギュレータの全体構成]図1は、本発明の実施形態に係るスイッチングレギュレータ昇降圧スイッチングレギュレータ1の構成図である。本図に示すようにスイッチングレギュレータ1は、レギュレータ用IC10、各スイッチング素子SW1、SW2、コイルインダクタL1、各ダイオードD1、D2、各コンデンサC1~C5、各抵抗R1、R2、電源入力端子Vin、および電圧出力端子Voutなどを有している。なお各スイッチング素子SW1、SW2は、入力される制御信号に応じて、オン/オフ両端間の導通/非導通を切替えるスイッチング動作を行う。一例としてMOSトランジスタの場合、スイッチング動作は、ゲートに入力される制御信号に応じて、ソース‐ドレイン間の導通/非導通を切替える動作となる。本実施形態では、スイッチング素子SW1はNチャネルMOSFETであり、スイッチング素子SW2はPチャネルMOSFETであるとするが、これに限定されるものではない。またレギュレータ用IC10は、第1内部電源生成回路21、バンドギャップ電圧生成回路22、低電圧誤動作防止回路23、第1サーマルシャットダウン回路24、第2内部電源生成回路25、発振回路31、スロープ回路32、ソフトスタート回路33、誤差増幅器34、オペアンプ35、各比較器36、37、各抵抗38a、38b、ショート回路保護用比較器41、過電圧保護用比較器42、制御回路51、過電流検出回路52、ドライバ53、VL電圧生成回路54、およびドライバ55などを有している。レギュレータ用IC10は、これらを集積化した半導体集積回路装置半導体装置の一形態である。またレギュレータ用IC10は、接地点に接続される接地用端子TGNDの他、外部との接続に用いられる各端子T1~T13を有している。端子T1は、電源入力端子Vinに接続されている。なお電源入力端子Vinは、外部のバッテリ等から直流電源VCC例えば4~40Vの電源が入力されるようになっている。また端子T1と電源入力端子Vinの間には、コンデンサC1の一端、コンデンサC2の一端、および抵抗R1の一端が接続されている。コンデンサC1の他端は接地されており、コンデンサC2の他端は端子T5に接続されている。抵抗R1の他端は、スイッチング素子SW2のソースに接続されている。なお抵抗R1の両端は、それぞれ端子T2および端子T3にも接続されている。スイッチング素子SW2のドレインは、ダイオードD1のカソードおよびコイルL1の一端に接続されている。ダイオードD1のアノードは接地されている。またコイルL1の他端は、ダイオードD2のアノードおよびスイッチング素子SW1のドレインに接続されている。スイッチング素子SW1のソースは接地されている。ダイオードD2のカソードはコンデンサC3の一端および電圧出力端子Voutに接続されている。なお電圧出力端子Voutからは、スイッチングレギュレータ1の出力電圧VOが出力される。またコンデンサC3の他端は接地されている。またスイッチング素子SW2のゲートは端子T4に接続されており、スイッチング素子SW1のゲートは端子T7に接続されている。抵抗R2は、発振回路31が生成する矩形波の周波数調整に用いられる抵抗であり、一端が端子T11に接続され他端が接地されている。コンデンサC4は、主に後述する内部電源VREGの位相補償に用いられるコンデンサであり、一端が端子T12に接続され他端が接地されている。また端子T9には、出力電圧VOに応じた電圧VFBが入力される。また端子T9と端子T10は、外部のコンデンサ等を介して接続されている。第1内部電源生成回路21は、端子T12およびイネーブル信号が入力される端子T13に接続されており、レギュレータ用IC10において使用される直流の内部電源VREG第1内部電源を生成する。なお内部電源VREGは、直流電源VCCおよび後述する内部電源Vrefを用いて、直流電源VCCに比べて電圧値等の精度が高くなるように生成される。内部電源VREGは、第1サーマルシャットダウン回路24やドライバ55の駆動電源等として用いられる。また第1内部電源生成回路21は、生成した内部電源VREGを端子T12に送る。これにより第1内部電源生成回路21は、内部電源VREGを、端子T12に接続された外部ラインレギュレータ用IC10の外部に設けられた伝送ラインを介してレギュレータ用IC10の外部に一旦送出した後、レギュレータ用IC10内に引き込む。例えば外部ラインに送出された内部電源VREGは、端子T6を介してレギュレータ用IC10内に戻り、ドライバ55の電源端子に入力される。なおこの外部ラインには、位相補償用のコンデンサC4が接続されている。このようにレギュレータ用IC10では、内部電源VREGの伝送ラインの少なくとも一部をレギュレータ用IC10の外側に設け、位相補償用のコンデンサC4を外付けとすることにより、レギュレータ用IC10の省スペース化等が容易となっている。なお第1内部電源生成回路21の構成等については、改めて詳細に説明する。バンドギャップ電圧生成回路22は、第1内部電源生成回路21から内部電源VREGの供給を受け、これを用いてバンドギャップ電圧を生成する。バンドギャップ電圧は、半導体のバンドギャップを利用して内部電源VREGの電圧より更に安定するよう生成され、レギュレータ用IC10内の各部において利用される。低電圧誤動作防止回路23は、レギュレータ用IC10においてUVLO[UnderVoltageLockOut]機能を発揮させる回路である。低電圧誤動作防止回路23は、入力電圧が低過ぎることに起因する誤動作を防ぐため、例えば、一定電圧以上の直流電源VCCが入力されないとレギュレータ用IC10がオンしないようにする。第1サーマルシャットダウン回路24は、過熱過度な温度上昇によるスイッチングレギュレータ1の熱暴走等を防止する回路である。第1サーマルシャットダウン回路24は、例えば、温度センサを用いて温度を継続的に検知し、検知温度が上限値を超えた場合に、各スイッチング素子SW1、SW2のスイッチング動作が停止されるようにする。なお第1サーマルシャットダウン回路24の動作精度等の観点から、第1サーマルシャットダウン回路24を駆動させる電源としては、直流電源VCCではなく、より電圧値等の精度が高い内部電源VREGが用いられる。第2内部電源生成回路25は、直流電源VCCを用いて、レギュレータ用IC10において使用される直流の内部電源Vref第2内部電源を生成する。内部電源Vrefは、内部電源VREGとは別の内部電源として、直流電源VCCに比べて電圧値等の精度が高くなるように生成され、第1内部電源生成回路21等に供給される。また内部電源Vrefは、内部電源VREGとは異なり、外付けラインを含まない経路のみを介して、レギュレータ用IC10内に供給される。発振回路31は、一定周波数の矩形波の電圧を生成して後段側に送出する。なお当該矩形波の周波数は、抵抗R2を用いて調整可能となっている。またスロープ回路32は、発振回路31が生成した矩形波の電圧に対して、立上り或いは立下りに傾斜を付ける処理を施し、処理済みの電圧鋸波或いはこれに準じた波形の電圧を各比較器36、37の非反転入力端子に出力する。ソフトスタート回路33は、出力電圧VOのオーバーシュートや突入電流の発生等を防ぐため、ソフトスタート機能を発揮する回路である。ソフトスタート回路33は、スイッチングレギュレータ1の起動時に誤差増幅器34へ適切な電圧を供給し、出力電圧VOが緩やかに立ち上がるようにする。なおソフトスタート回路33は、例えば、過電流検出回路52から受取る信号SSに基づいて動作する。またソフトスタート回路33には、ソフトスタート時間設定用のコンデンサC5が接続されている。コンデンサC5は、一端が端子T8を介してソフトスタート回路33に接続されており、他端が接地されている。誤差増幅器34は、反転入力端子に電圧VFBが、非反転入力端子に所定電圧V1がそれぞれ入力され、各入力端子の電圧値の差に応じた電圧を出力する。なおスイッチングレギュレータ1の起動時には、誤差増幅器34の非反転入力端子に入力される電圧として、ソフトスタート回路33の出力電圧が優先される。誤差増幅器34の出力側は、抵抗38aを介してオペアンプ35の反転入力端子に接続されているとともに、比較器37の反転入力端子および端子T10に接続されている。オペアンプ35は、非反転入力端子に所定電圧V2が入力され、各入力端子の電圧値の差に応じた電圧を出力する。なおオペアンプ35の出力側は、比較器36の反転入力端子に接続されているとともに、抵抗38bを介して、抵抗38aとオペアンプ35の反転入力端子の間に接続されている。抵抗38a、抵抗38b、およびオペアンプ35は、反転増幅器を形成していると見ることができる。また各比較器36、37は、各入力端子の電圧値の比較結果に応じた電圧を、制御回路51に出力する。ショート回路保護用比較器41は、非反転入力端子に電圧VFBが、反転入力端子に所定電圧V3がそれぞれ入力され、これらの電圧の比較結果をショート回路保護用の信号SCPとして出力する。また過電圧保護用比較器42は、非反転入力端子に電圧VFBが、反転入力端子に所定電圧V4がそれぞれ入力され、これらの電圧の比較結果を過電圧保護用の信号OVPとして出力する。制御回路51は、各比較器36、37から受ける信号に基づいて、各スイッチング素子SW1、SW2のPWM制御を行う。より具体的には、制御回路51は、比較器36の出力信号に応じて、スイッチング素子SW1のスイッチング動作を制御するための制御信号S1を出力する。制御信号S1は、ドライバ55および端子T7を介して、スイッチング素子SW1に入力される。制御信号S1がHHighレベルのとき、スイッチング素子SW1はオンとなり、制御信号S1がLLowレベルのとき、スイッチング素子SW1はオフとなる。これにより比較器36の出力信号のデューティに応じて、スイッチング素子SW1のスイッチング動作が行われる。また制御回路51は、比較器37の出力信号に応じて、スイッチング素子SW2のスイッチング動作を制御するための制御信号S2を出力する。制御信号S2は、ドライバ53および端子T4を介して、スイッチング素子SW2に入力される。このようにドライバ53は、制御回路51とスイッチング素子SW2を結んでいる、制御信号S2の伝送ラインに設けられている。制御信号S2がHレベルのとき、スイッチング素子SW2はオフとなり、制御信号S2がLレベルのとき、スイッチング素子SW2はオンとなる。これにより比較器37の出力信号のデューティに応じて、スイッチング素子SW2のスイッチング動作が行われる。過電流検出回路52は、端子T2および端子T3の電圧に基づいて抵抗R1を流れる電流の値を検出する。そして過電流検出回路52は、当該検出値が所定の上限値を超えたときつまり過電流を検出したときに、過電流検出信号を制御回路51に出力する。なお制御回路51は、過電流検出信号に応じて過電流に起因する不具合を防止するための動作過電流保護動作を行う。またドライバ53の第1電源端子は、端子T1に接続されており、直流電源VCCが入力される。VL電圧生成回路54は、ドライバ53の第2電源端子および端子T5に接続されており、直流電源VCCの電圧を一定電圧Vsだけ減少させた電圧VLを生成し、ドライバ53の第2電源端子に供給する。なおこの電圧Vsは、ドライバ53の駆動電圧第1電源端子の電圧と第2電源端子の電圧との差として適正な大きさの電圧である。図2は、VL電圧生成回路54の構成を示している。VL電圧生成回路54では、直流電源VCCの入力端と接地点の間において、各ツェナーダイオード54a、54bおよび電流源54cが直列に接続された形態で設けられている。なお、各ツェナーダイオード54a、54bのツェナー電圧の和は電圧Vsに設定されており、電流源54cは、電圧VLの生成に必要な電流Iを流すように設定されている。VL電圧生成回路54によれば、各ツェナーダイオード54a、54bと電流源54cの間にて電圧VL=VCC-Vsが生成され、ドライバ53の第2電源端子に供給される。なお、VL電圧生成回路54の構成は上述した形態に限られることなく、他の形態となっていても構わない。VL電圧生成回路54によれば、直流電源VCCの電圧変動などに関わらずドライバ53に適正な駆動電圧を供給し、ドライバ53に過剰な電圧が加わることは防止される。このようにVL電圧生成回路54は、ドライバ53の第1電源端子の電圧と第2電源端子の電圧との差を略一定に保つ、電圧調整回路としての役割を果たす。[スイッチングレギュレータの基本動作]次に、スイッチングレギュレータ1の基本動作について説明する。スイッチングレギュレータ1の動作形態は、基本的に、出力電圧VOが目標電圧より小さいときには昇圧動作が行われる昇圧モードとなり、逆に目標電圧より大きい場合には降圧動作が行われる降圧モードとなる。昇圧モードにおいては、誤差増幅器34の出力電圧が、スロープ回路32の出力電圧より定常的に大きくなる。したがって、昇圧モードにおいては、比較器37から出力される電圧が定常的にLレベルになり、スイッチング素子SW2は定常的にオンになる。そしてオペアンプ35の出力電圧がスロープ回路32の出力電圧より大きいときは、比較器36の出力電圧はLレベルとなり、逆にスロープ回路32の出力電圧より小さいときは、比較器36の出力電圧はHレベルとなる。これにより、比較器36の出力電圧はレベル変動を生じ、スイッチング素子SW1は、このレベル変動に応じてオン/オフが切替わる。スイッチング素子SW1がオンになると、コイルL1に磁気エネルギーが蓄積され、逆にスイッチング素子SW1がオフになると、コイルL1に蓄積されていた磁気エネルギーが放出される。昇圧モードでは、スイッチング素子SW1のオン/オフの切替が繰り返されることにより、コイルL1における磁気エネルギーの蓄積と放出が繰り返される。このような昇圧動作がなされる結果、直流電源VCCの電圧は昇圧されて出力電圧VOとなり、電圧出力端子Voutから出力される。一方、降圧モードにおいては、オペアンプ35の出力電圧が、スロープ回路32の出力電圧より定常的に大きくなる。したがって、降圧モードにおいては、比較器36から出力される電圧が定常的にLレベルになり、スイッチング素子SW1は定常的にオフになる。そして誤差増幅器34の出力電圧がスロープ回路32の出力電圧より大きいときは、比較器37の出力電圧はLレベルとなり、逆にスロープ回路32の出力電圧より小さいときは、比較器37の出力電圧はHレベルとなる。これにより、比較器37の出力電圧はレベル変動を生じ、スイッチング素子SW2は、このレベル変動に応じてオン/オフが切替わる。スイッチング素子SW2がオンになると、コイルL1に磁気エネルギーが蓄積され、逆にスイッチング素子SW2がオフになると、コイルL1に蓄積されていた磁気エネルギーが放出される。降圧モードでは、スイッチング素子SW2のオン/オフの切替が繰り返されることにより、コイルL1における磁気エネルギーの蓄積と放出が繰り返される。このような降圧動作がなされる結果、直流電源VCCの電圧は降圧されて出力電圧VOとなり、電圧出力端子Voutから出力される。なおスイッチングレギュレータ1は、昇圧動作と降圧動作が切替えられて行われる、昇降圧モードの動作形態ともなり得る。[第1内部電源生成回路の構成等]次に、先述した第1内部電源生成回路21の構成等について、より詳細に説明する。図3は、第1内部電源生成回路21の構成図である。第1内部電源生成回路21は、PチャネルMOSFET21a、各抵抗21b、21c、オペアンプ21d、および第2サーマルシャットダウン回路21eを有しており、図3に示すようにバッファ回路の構成となっている。PチャネルMOSFET21aは、ソースが直流電源VCCの入力端に接続されており、ドレインが抵抗21bの一端と端子T12に接続されている。PチャネルMOSFET21aのゲートは、オペアンプ21dの出力端子に接続されている。また抵抗21bの他端は、オペアンプ21dの非反転入力端子に接続されているとともに、抵抗21cを介して接地されている。またオペアンプ21dは、直流電源VCCを駆動電源とし、反転入力端子には内部電源Vrefの電圧が入力される。このような構成により第1内部電源生成回路21は、略一定の電圧となる内部電源VREGを生成し、端子T12に向けて出力する。また第2サーマルシャットダウン回路21eは、第1サーマルシャットダウン回路24とは別に設けられており、第1内部電源生成回路21の過熱を抑える過熱保護動作を行う。より具体的には、第2サーマルシャットダウン回路21eは、第1内部電源生成回路21の過熱を検出したときにオペアンプ21dの動作を停止させる動作停止信号SDを出力し、第1内部電源生成回路21の動作を停止させる。また第2サーマルシャットダウン回路21eは、駆動電源として内部電源VREGを用いるのではなく、直流電源VCCおよび内部電源Vrefを用いて駆動するようになっている。図4に、第2サーマルシャットダウン回路21eの構成図を示す。本図に示すように第2サーマルシャットダウン回路21eは、オペアンプ71、電流源72、スイッチ73、VREG電圧監視回路74、各抵抗75~79、および各トランジスタ80、81を有している。なお、トランジスタ80はNPN型バイポーラトランジスタであり、トランジスタ81はPNP型バイポーラトランジスタである。オペアンプ71は、非反転入力端子には内部電源Vrefの電圧が入力され、反転入力端子は、オペアンプ71の出力端子が接続されている。またオペアンプ71は、第1電源端子には直流電源VCCが入力され、第2電源端子は電流源72およびスイッチ73を介して接地されている。これによりオペアンプ71は、スイッチ73が閉じているときには、駆動電源が供給されて駆動するが、スイッチ73が開いているときには、駆動電源が供給されず駆動しない。なおスイッチ73の開閉は、VREG電圧監視回路74によって制御される。VREG電圧監視回路74は、内部電源VREGの電圧値を監視し、この電圧値が所定の閾値Vα以下であるときにはスイッチ73を閉じ、そうでないときにはスイッチ73を開く。なお閾値Vαは、内部電源VREGの電圧値における正常領域の下限に設定されている。これにより、通常時ではスイッチ73は開かれるが、例えばショートモード外付けラインにおける地絡等が発生した状況に起因して内部電源VREGの電圧値が異常に低下した場合、スイッチ73は閉じられる。また抵抗75は、一端がオペアンプ71の出力端子に接続され、他端が抵抗76の一端に接続されている。抵抗76の他端は、トランジスタ80のベースに接続されているとともに、抵抗77を介して接地されている。また抵抗78は、一端がオペアンプ71の出力端子に接続され、他端がトランジスタ81のベースおよびトランジスタ80のコレクタに接続されている。またトランジスタ80のエミッタは接地されている。またトランジスタ81は、エミッタがオペアンプ71の出力端子に接続され、コレクタが抵抗79を介して接地されている。またトランジスタ81のコレクタは、動作停止信号SDの出力端子に接続されている。なおトランジスタ81のコレクタの電圧が所定値以上であるとき、この電圧が動作停止信号SDとして、オペアンプ21dへ出力されることになる。第2サーマルシャットダウン回路21eにおいて、オペアンプ71は、負帰還がなされるように接続されており、内部電源Vrefの電圧が入力されるバッファ回路を形成している。そしてこのバッファ回路の後段側には、各抵抗75~79および各トランジスタ80、81を有する検出回路90が形成されている。検出回路90は、当該バッファ回路の出力、および、トランジスタ80の温度特性を用いて、第1内部電源生成回路21の過熱を検出するように形成されている。より詳細には、トランジスタ80は、ベースエミッタ電圧Vbeの温度特性約-2mV/°Cを有している。そして検出回路90は、第1内部電源生成回路21が過熱となっていない通常温度領域においては、動作停止信号SDを出力せず、第1内部電源生成回路21が過熱となっている異常温度領域においては、動作停止信号SDを出力するように設定されている。すなわち通常温度領域では、トランジスタ80は、ベースエミッタ電圧Vbeが大きいため、コレクタ-エミッタ間は十分に導通しない。そのためトランジスタ81のコレクタ-エミッタ間は殆ど導通せず、動作停止信号SDは出力されない。しかし温度が上昇するに連れてベースエミッタ電圧Vbeは小さくなり、異常温度領域に達すると、トランジスタ80のコレクタ-エミッタ間は十分に導通し、トランジスタ81のコレクタ-エミッタ間も導通するようになって動作停止信号SDが出力される。上述したように第1内部電源生成回路21には、内部電源VREGとは別の電源を用いて駆動する独自のサーマルシャットダウン回路として、第1内部電源生成回路21の過熱を防止する第2サーマルシャットダウン回路21eが設けられている。なお、上述した第1内部電源生成回路21や第2サーマルシャットダウン回路21eの構成形態は一例であり、その他の構成形態となっていても構わない。なお、サーマルシャットダウン回路の動作精度は、用いられる電圧の精度に左右される。また内部電源Vrefは、内部電源VREGに比べれば電圧レベルが低く、電圧の精度が悪くなり易い。従って、内部電源Vrefを用いて動作する第2サーマルシャットダウン回路21eは、内部電源VREGを用いて動作する第1サーマルシャットダウン回路24に比べれば、動作精度が悪くなり易い。そのため第2サーマルシャットダウン回路21eは、第1サーマルシャットダウン回路24の代わりとして用いられることは好ましくなく、あくまでも第1サーマルシャットダウン回路24の補助的な位置づけで用いられる。例えば、第2サーマルシャットダウン回路21eは、ショートモード等にのみ対応する回路という程度の位置づけで用いられる。[その他]以上に説明した通りレギュレータ用IC10は、供給される直流電源VCC外部電源を用いて駆動する半導体装置であって、直流電源VCCを用いて内部電源VREGを生成し、外付けラインを含む経路を介してレギュレータ用IC10内に供給する第1内部電源生成回路21と、内部電源VREGを用いて駆動する回路であり、過熱を検出したときに該過熱を抑える動作を行う、第1サーマルシャットダウン回路24と、第1サーマルシャットダウン回路24とは別に設けられ、第1内部電源生成回路21の過熱を検出したときに第1内部電源生成回路21の動作を停止させる、第2サーマルシャットダウン回路21eと、を備えている。なおレギュレータ用IC10には、内部電源VREGが送られる端子T12外部端子が設けられており、端子T12に外付けラインを接続することによって、内部電源VREGを外部へ引出すことが可能となっている。そして第2サーマルシャットダウン回路21eは、内部電源VREGとは異なる電源を用いて駆動するようになっている。そのためレギュレータ用IC10によれば、外付けラインを含む経路を介して内部電源VREGを供給するものでありながら、第1内部電源生成回路21の過熱をより確実に抑えることが容易となっている。すなわち、例えばショートモードでは、第1内部電源生成回路21が過剰に発熱するとともに、内部電源VREGの供給に不具合が生じるおそれがある。しかしこのような状況でも、第2サーマルシャットダウン回路21eは、内部電源VREGとは別の電源を用いて駆動するため、当該不具合の影響を殆ど受けずに駆動することが可能である。そのため第2サーマルシャットダウン回路21eは、このような状況であっても適切に動作し、第1内部電源生成回路21の過熱を抑えることが可能である。なお本実施形態では、レギュレータ用IC10は、直流電源VCCを用いて内部電源Vrefを生成し、外付けラインを含まない経路のみを介してレギュレータ用IC10内に供給する第2内部電源生成回路25をも備えており、第2サーマルシャットダウン回路21eは、内部電源Vrefと直流電源VCCを用いて駆動するようになっている。但し第2サーマルシャットダウン回路21eは、内部電源Vrefと直流電源VCCの何れか一方のみ、或いは、これら以外の電源を用いて駆動するようになっていても構わない。また第2サーマルシャットダウン回路21eは、VREG電圧監視回路74において、内部電源VREGの電圧値を監視する。そして第2サーマルシャットダウン回路21eは、内部電源VREGの電圧値が閾値Tα以下である状況に限り、第1内部電源生成回路21の過熱を検出したときに、第1内部電源生成回路21の動作を停止させるようになっている。なお内部電源VREGの電圧値が閾値Tαを超えている状況では、スイッチ73が開かれるため、このような過熱保護動作は行われない。すなわちスイッチングレギュレータ1における通常の過熱保護動作は、第1サーマルシャットダウン回路24によって行われる。そしてショートモード等の状況内部電源VREGの供給不具合により、第1サーマルシャットダウン回路24は適切に動作しないに限り、第2サーマルシャットダウン回路21eが過熱保護動作を行うようになっている。このように第2サーマルシャットダウン回路21eは、第1サーマルシャットダウン回路24の補助的な役割を果たすものであり、比較的簡易な構成とすることが容易である。但し第2サーマルシャットダウン回路21eの形態はこのようなものに限られず、例えば、内部電源VREGの電圧値に関わらず過熱保護動作を行うようにしても構わない。なお上記実施形態では、半導体装置としてスイッチングレギュレータに用いられるものレギュレータ用IC10を例に挙げたが、本発明に係る半導体装置はこのようなものに限られない。本発明に係る半導体装置は、各種電気機器を制御する制御用ICなど、様々な形態を含む。またスイッチングレギュレータ1は、レギュレータ用IC10を備えるとともに、一端に直流電源VCCの電圧が入力され、他端が電圧出力端子Voutに接続されたコイルL1と、コイルL1の当該他端に一端が接続され、他端が接地点に接続され、両端間を導通させるオンの状態と導通させないオフの状態が切替わるスイッチング素子SW1と、電圧出力端子Voutに一端が接続され、他端が接地点に接続されたコンデンサC3と、直流電源VCCの電圧が入力される電源入力端子Vinに一端が接続され、他端がコイルL1の一端に接続され、両端間を導通させるオンの状態と導通させないオフの状態が切替わるスイッチング素子SW2と、を備えている。そしてレギュレータ用IC10は、スイッチング素子SW1の制御に用いる制御信号S1、および、スイッチング素子SW2の制御に用いる制御信号S2を生成するようになっている。スイッチングレギュレータ1は、これらの制御信号を用いて、昇圧動作や降圧動作を行うようになっている。またスイッチングレギュレータ1は、車載用の電源装置に好適であり、更に各種電気機器の電源装置などにも広く適用可能である。車載用の電源装置に適用される場合、スイッチングレギュレータ1は、例えば、電源入力端子Vinに車載のバッテリが接続され、電圧出力端子Voutに車載の電気機器が接続された形態で用いられる。また本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。