基板と、前記基板上に配置され、電子デバイスのデバイス貫通バイアの端部を含む接続構造に接触するように構成されたプローブと、前記プローブの第1の対における第1のプローブ及び第2のプローブを電気的に接続する第1の電気的接続と、を備え、前記第1のプローブが前記デバイス貫通バイアの第1のものに接触するとともに前記第2のプローブが前記デバイス貫通バイアの第2のものに接触している間、前記第1のプローブ、前記第2のプローブ及び前記第1の電気的接続が、前記第1のデバイス貫通バイアから前記第2のデバイス貫通バイアまでの第1の直接戻りループを形成する、プローブカードアセンブリ。前記プローブの第2の対における第3のプローブ及び第4のプローブを電気的に接続する第2の電気的接続を更に備え、前記第3のプローブが前記デバイス貫通バイアの第3のものに接触するとともに前記第4のプローブが前記デバイス貫通バイアの第4のものに接触している間、前記第3のプローブ、前記第4のプローブ、及び前記第2の電気的接続が、前記第3のデバイス貫通バイアから前記第4のデバイス貫通バイアまでの第2の直接戻りループを形成する、請求項1に記載のプローブカードアセンブリ。前記第1の電気的接続及び前記第2の電気的接続を電気的に接続する第3の電気的接続を更に備える、請求項2に記載のプローブカードアセンブリ。前記第3の電気的接続が、前記第1の電気的接続及び前記第2の電気的接続を選択的に接続及び切断するスイッチを有する、請求項3に記載のプローブカードアセンブリ。前記電子デバイスの試験を制御するように構成されたテスタに対する電気的インタフェースを更に備える、請求項2に記載のプローブカードアセンブリ。前記第1の電気的接続が前記電気的インタフェースに直接接続されていない、請求項5に記載のプローブカードアセンブリ。前記電気的インタフェースが前記プローブのいくつかに直接接続されている、請求項6に記載のプローブカードアセンブリ。前記第1の電気的接続を接地に対して選択的に接続及び切断するスイッチを更に備える、請求項1に記載のプローブカードアセンブリ。前記基板が剛性であり、前記プローブが細長く、可撓性で、弾性である、請求項1に記載のプローブカードアセンブリ。デバイス貫通バイアと、前記デバイス貫通バイアの第1のものに結合されたドライバ回路と、前記デバイス貫通バイアの第2のものに結合された第1の受信回路と、前記ドライバ回路及び前記第1の受信回路に結合された試験回路であって、前記ドライバ回路に試験信号を前記第1のデバイス貫通バイア上で駆動させると共に前記試験信号が前記第2のデバイス貫通バイアから前記第1の受信器において受信されたか否かを判定するように構成された、試験回路と、を備える、電子デバイス。前記デバイス貫通バイアの第3のものに結合された第2の受信回路を更に備え、前記試験回路が更に前記第2の受信回路に結合され、前記試験回路が、前記試験信号が前記第3のデバイス貫通バイアから前記第2の受信器において受信されたか否かを判定するように更に構成されている、請求項10に記載の電子デバイス。前記第2のデバイス貫通バイア及び第4のデバイス貫通バイアを選択的に接続及び切断するスイッチを更に備える、請求項11に記載の電子デバイス。前記電子デバイスが半導体デバイスであり、前記半導体デバイスが、半導体基板であって、前記デバイス貫通バイアが前記半導体基板の一方側から前記半導体デバイスの反対側までのバイアである、半導体基板と、前記半導体基板に形成された集積回路と、を備える、請求項10に記載の電子デバイス。前記試験回路に電気的に接続された前記半導体基板の前記一方側の接点構造を更に備える、請求項13に記載の電子デバイス。シリコン貫通バイアでは、試験の際に多くの問題が生じる恐れがある。例えば、ダイは極めて多数のシリコン貫通バイアを含み、これらはテスタのための利用可能なピン数を超えている場合がある。別の難題が、ダイの内部ノードに接続されたシリコン貫通バイアによって生じることがある。例えば駆動レベルが異なるため信号がテスタと適合しない場合があり、又は、例えばダイに保護回路が含まれない場合内部ノードが静電放電に対して過度に敏感である可能性がある。本発明のいくつかの実施形態は、デバイス貫通バイアを有する電子デバイスを試験する方法を対象とすることができる。プローブカードアセンブリの相互接続したプローブセットを電子デバイスのデバイス貫通バイアに接触させることによって、電子デバイスを試験することができる。次いで、第1の電子デバイスからセット内のデバイス貫通バイアの1つに試験信号を供給することができる。次いで、セット内の第2のデバイス貫通バイアに試験信号が存在するか否かを判定することができる。本発明のいくつかの実施形態は、プローブカードアセンブリを対象とすることができる。プローブカードアセンブリのプローブは、電子デバイスのデバイス貫通バイアに接触するように構成することができる。第1の電気的接続が1対のプローブを電気的に接続することができる。それらの相互接続したプローブが電子デバイスのデバイス貫通バイアに接触している間、プローブは、デバイス貫通バイアのあるものからデバイス貫通バイアの別のものまでの直接戻りループを形成することができる。また、本発明のいくつかの実施形態は、デバイス貫通バイアを有する電子デバイスを対象とすることができる。電子デバイスは、デバイス貫通バイアの1つに結合されたドライバ回路を含むことができる。電子デバイスは、デバイス貫通バイアの別のものに結合された第1の受信回路も含むことができる。また、電子デバイスは、ドライバ回路及び第1の受信回路に結合された試験回路も含むことができる。試験回路は、ドライバ回路が試験信号をデバイス貫通バイアの1つに駆動するように構成することができる。また、試験回路は、試験信号が別のデバイス貫通バイアから受信器において受信されたか否かを判定するように構成することができる。本明細書では本発明の例示的な実施形態及び適用を記載する。しかしながら、本発明はこれらの例示的な実施形態及び適用に限定されず、本明細書における例示的な実施形態及び適用の動作又は記載の方法にも限定されない。更に、図面では簡略化したか又は部分的な図を示す場合があり、図面における要素の寸法は明確さのために誇張されているか、又は別の方法で均整がとれていないことがある。更に、の上に、に取り付けられている、又はに結合されているという言葉を本明細書において用いる場合、ある物体例えば材料、層、基板等は、別の物体の上にあるか、別の物体に取り付けられているか、又は別の物体に結合されている可能性があり、ある物体が別の物体の直接上にあるか、取り付けられているか、もしくは結合されているか、又はある物体と別の物体との間に1つ以上の物体が介在しているかということは関係ない。また、方向例えば上方、下方、最上部、最下部、側方、上、下、真下、真上、より上部、より下部、水平、垂直、x、y、z等が示されている場合、これは相対的なものであり、例示のため及び図示を容易にするために与えるだけであって限定のためではない。更に、要素の列挙例えば要素a、b、cについて言及する場合、かかる言及は、列挙した要素のいずれか1つを単独で含むか、列挙した要素の全てよりも少ないもののいずれかの組み合わせを含むか、及び/又は列挙した要素の全ての組み合わせを含むことが意図される。図1は、デバイス貫通バイア302を有する電子デバイス300を試験するために使用可能な試験システム100を示す。試験システム100は、プローブカードアセンブリ200を含むことができる。プローブカードアセンブリ200は、複数のプローブ204が配置されている基板202を含むことができる。基板202は、例えばセラミック等の剛性材料及びガラスエポキシ等の半剛性材料を含む剛性材料とすることができ、スティフナ216に結合することができる。例えばスティフナ216は、回路基板図示せずにボルト留め、接着、又は他の方法で取り付けた剛性材料アルミニウム又は他の金属とすることができる。スティフナ216は開口部又は空隙を含むことができ、これらによって電気的接続がスティフナ216を貫通することを可能とするか、又はプローブカードアセンブリ200の回路もしくはコンポーネントのための空間を提供する。プローブ204は、例えば基板202の端子206例えば導電パッド上に配置することができる。プローブ204は、例えばばねプローブ、微細加工プローブ、リソグラフィ形成プローブ、片持ち梁プローブ等を含む弾性プローブとすることができる。プローブカードアセンブリ200は、テスタインタフェース218例えば電気的インタフェースを含むことができる。例えば、テスタインタフェースはコネクタ例えばゼロ挿入力コネクタとすることができ、プローブヘッド410を介したテスタ500との接続又はプローブ204との間で信号、電力等の受け渡しを行うために用いる他の回路との接続を可能とする。また、テスタインタフェース218は、プローブカードアセンブリ200に対して及び電子デバイス300に対して、例えばプローブカードアセンブリ内の電気的接続及びプローブ204を介して電力を供給することができる。例えば、テスタ500は、プローバのプローブヘッド410部分を介して連結することができる。プローブカードアセンブリ200は、プローブヘッド410に装着例えばボルト留めすることができる。試験システム100を用いて電子デバイス300を試験することができる。電子デバイス300は、例えばダイ、ダイスタック、ウェハ、半導体デバイス等とすることができる。具体的な例として、電子デバイス300は半導体例えばシリコン基板314を含み、この内部に当技術分野において既知のように電子回路図示せずを集積することができる。電子回路図示せずは、例えばメモリ回路、マイクロプロセッサ、信号処理回路等を含むことができる。また、電子デバイス300は1つ以上のデバイス貫通バイア302を含むことができ、これは図1に示すように、デバイス300の一方側又は表面から反対側又は表面まで延在することができる。例えばデバイス貫通バイアは、半導体基板314の一方側又は表面から反対側又は表面まで延在するシリコン貫通バイアとすることができる。また、電子デバイス300は接点構造304例えば導電性端子、パッド等を含むことができ、これらはデバイス貫通バイアでなく、デバイス300の回路図示せずに対する入力及び/又は出力接続を与えることができる。デバイス貫通バイア302は純粋に垂直方向の接続として示すが、必ずしもそうである必要はない。上述のように、様々な要因のため、デバイス貫通バイア302を有する電子デバイス300を試験することが難しい場合がある。例えば、テスタインタフェース218の接続の数が限られているため、又は所与のテスタ500から利用可能なリソース通信チャネル数が限られているために、単一のプローブカードアセンブリ200を用いている場合には、単位面積当たりのデバイス貫通バイア302の密度、すなわち所与のデバイス300又はデバイス300の集合デバイス300が並列に又はウェハ形態で試験されているときに存在することがあるにおけるデバイス貫通バイア302の数に対応することが難しい場合がある。デバイス貫通バイア302の製造中に発生し得る一般的なタイプの障害として、開路が生じる可能性がある。すなわち、デバイス300の一方側から他方側へのバイア302の経路に沿った開回路のために、デバイス貫通バイア302がデバイス300の一方側から他方側への接続を提供しないことである。本発明のいくつかの実施形態においては、試験回路301のための設計例えば試験回路310、ドライバ306、受信器308、スイッチ312等をデバイス300に追加して、デバイス貫通バイア302の全長に沿ったバイア302の完全性の試験を可能とすることができる。例えば図示のように、ドライバ306例えば第1、第2等のドライバをデバイス貫通バイア302c例えば第1、第2等のデバイス貫通バイアに接続し、そのデバイス貫通バイア302c上で試験信号を駆動するように構成することができる。別の例として、受信器308例えば第1、第2の受信器をデバイス貫通バイア302dに接続し、そのデバイス貫通バイア302d上で試験信号を受信又は検出するように構成することができる。更に別の例として、スイッチ312が、デバイス貫通バイア例えば図1の302d及び302eを選択的に相互に接続及び切断することができる。試験回路310は、ドライバ複数のドライバ306、受信器複数の受信器308、及び/又はスイッチ312を制御することができる。図1に示す電子デバイス300は単なる例であり、多くの変形が可能である。例えば、1つのドライバ306、2つの受信器308、及び1つのスイッチ312の各々が4つのデバイス貫通バイア302a、302b、302c、及び302dの1つ以上に接続されていることを示すが、各々はもっと多いか又は少ない場合がある。別の例として、試験回路301は追加の回路要素を含むことができ、及び/又は試験回路301は図1に示す回路要素の全てを含む必要はない。例えば、試験回路301はスイッチ複数のスイッチ312を含む必要はない。いくつかの実施形態では、試験回路301の設計を、相補的な回路を有するプローブカードアセンブリ200と共に用いて、デバイス貫通バイア302を試験するための1つ以上のループ経路を可能とすることができる。かかるループ経路の例を図1に示す。図示のように、プローブカードアセンブリ200は電気的接続205例えば第1、第2等の接続を含むことができ、これらの各々がプローブ204の2つ例えば1対又はそれ以上を電気的に接続することができる。例えば、電気的接続205aは、1対のデバイス貫通バイア302c及び302dに接触することができる1対のプローブ204c及び204dを電気的に接続することができる。従って、プローブ204c及び204d並びに電気的接続205aは、デバイス貫通バイア302cからデバイス貫通バイア302dまでの導電性ループ経路を提供することができ、このためドライバ306によってデバイス貫通バイア302c上で駆動された試験信号はデバイス貫通バイア302dまでループすることができ、ここでデバイス貫通バイア302dに接続された受信器308によって試験信号を検出することができる。デバイス貫通バイア302d上で試験信号が検出されない場合、デバイス貫通バイア302c又は302dに障害例えば不具合がある可能性がある。別の例として、電気的接続205bは、1対のデバイス貫通バイア302e及び302fに接触することができる1対のプローブ204e及び204fを電気的に接続することができる。従って、プローブ204e及び204f並びに電気的接続205bは、デバイス貫通バイア302eからデバイス貫通バイア302fまでの導電性ループ経路を提供することができる。図示しないが、ドライバ306をデバイス貫通バイア302eにも接続し、これによってデバイス貫通バイア320e上で試験信号を駆動することができる。この試験信号はデバイス貫通バイア302fまでループすることができ、ここでデバイス貫通バイア302fに接続された受信器308によって試験信号を検出することができる。デバイス貫通バイア302f上で試験信号が検出されない場合、デバイス貫通バイア302e又は302fに障害例えば不具合がある可能性がある。あるいは、試験回路301の設計及びプローブカードアセンブリ200上の相補的な回路によって、かかるループ経路をデイジーチェーンで接続することができる。例えば、電子デバイス300におけるスイッチ312が選択的に閉じることでデバイス貫通バイア302d及び302eを電気的に接続することができる。ドライバ306によってデバイス貫通バイア302c上で駆動された試験信号は、上述のようにプローブ204c及び204d並びに電気的接続205aを介してデバイス貫通バイア302dに伝達することができる。また、試験信号は、スイッチ312が提供するデイジーチェーン接続のために、プローブ対204c/204d、デバイス貫通バイア対302c/302dから、閉じたスイッチ312を介して、プローブ対204e/204f、デバイス貫通バイア対302e/302fに到達することができる。あるいは、スイッチ312に代わって又はそれに加えてプローブカードアセンブリ200におけるスイッチ224がデイジーチェーン接続を提供することができる。かかる多くのプローブ/デバイス貫通バイア対を、多数のスイッチ312及び/又は224によって接続することができる。ここで明らかになるであろうが、電気的接続205例えば205a及び205bから、従って対応するプローブ204例えば204c~fから電気的インタフェース218まで、直接的な電気的接続が存在する必要はない。また、図1に示すように、プローブカードアセンブリ200は、電気的インタフェース218からプローブ204の1つ以上までの電気的接続212を含むことも可能である。このためテスタ500は、電気的接続212及びプローブ204のいくつかを介して電子デバイス300との間で、試験、制御、データ、及び/又は他のかかる信号及び/又は電力を伝達することができる。また図示のように、プローブカードアセンブリ200は、プローブ204の1つ以上及び/又は電気的インタフェース218に接続された回路220も含むことができる。かかる回路220は、電子デバイス300の試験において用いる回路とすることができる。例えば回路220は、電子デバイス300を試験するための試験、制御、データ、及び/又は他のかかる信号の発生、受信、分析、収集等を行うように構成することができる。図2は、電子デバイス例えば300におけるデバイス貫通バイア例えば302を試験するための方法600の一例を示す。考察及び例示を容易にするため、方法600は、図1に示すプローブカードアセンブリ200を用いた電子デバイス300におけるデバイス貫通バイア302の試験に関連付けて以下で論じるが、方法600はこれに限定されない。試験システム100にプローブカードアセンブリ200を供給することができる。例えばステップ602において、プローバ図示せず等の試験デバイスの筐体又は他の構造内に、プローブカードアセンブリ200を装着例えば取り付け、ボルト留め、締め付け等することができる。プローブカードアセンブリ200をテスタ500に連結することができる。この代わりに又はこれに加えて、プローブカードアセンブリ200は、試験信号を発生し応答信号を受信するために上述のような回路220を含むことができる。図1に示すように、電子デバイス300は、例えばプローバのステージ等の支持部400上に位置付けることができる。ステップ604において、プローブカードアセンブリ200のプローブ204の1つ以上を、接地207又は他の共通の電圧電位に接続することができる。例えば、概ね上述したように、プローブカードアセンブリ200は電気的接続205と接地207との間に抵抗接続を含むことができる。例えば抵抗器208が電気的接続を接地207に接続することができる例えば電気的インタフェース218の端子、又は例えば接点構造304及びプローブ204を介して接続された電子デバイス300上の接地接続を含む別の接地基準によって提供することができる。この抵抗器208は、電子デバイス300に損傷を与える恐れがある静電気の蓄積を消散させるのに役立てることができる。いくつかの実施形態において、抵抗器208は数百オームから数百メガオームまでの範囲内とすることができる。例えば、いくつかの実施形態では、抵抗器は約1キロオームとすることができる。いくつかの実施形態では、電気的接続205と抵抗器208との間あるいは抵抗器208とテスタインタフェース218の端子との間にスイッチ222を設けることができる。スイッチ222は、テスタ500によって例えばテスタインタフェース218を介して、又は回路220によって制御することができる。例えば、スイッチ222を閉じて接地207に対する接続を可能とすることができる。図2のステップ606において、プローブカードアセンブリ200を電子デバイス300に接触させることができる。これによって、プローブ204のいくつか1つ以上が、電子デバイス300の1つ以上のデバイス貫通バイア302及び/又は接点構造304に接触することができる。例えばプローブ204は、デバイス貫通バイア302及び/又は接点構造304の対応するものの端部に接触して、一時的な圧力に基づいた電気的接続を形成することができる。全てのプローブ204がデバイス貫通バイア302又は接点構造304に必ずしも接続する必要はなく、全てのデバイス貫通バイア302又は接点構造304が必ずしもプローブ204によって接触される必要もないことは認められよう。ステップ608において、ステップ604で接地207に接続したプローブ204を接地207から切断することができる。例えば、図1のスイッチ222を開放し、プローブ204c~fを接地207から切断することができる。ステップ610において、デバイス貫通バイア302のいくつか又は全てを試験することができ、ステップ612において、電子デバイス300の他の試験を実行することができる。かかる試験ステップ610及び/又は612は、プローブ204を介して電子デバイス300に信号を供給することによって開始することができる。信号は、例えば回路220によって発生するか、又はテスタ500によって発生し、プローブカードアセンブリ200を介して電子デバイス300に伝達させることができる。信号は、テスタインタフェース218を介した個別の単一の信号線によって提供することができ、これらはプローブカードアセンブリ200を介してプローブ204に電気的に接続され、これによって電子デバイス300のデバイス貫通バイア302及び/又は接点構造304に信号を供給する。別の例として、単一の信号線を介して多重方式で多数の信号を提供することができる。信号線群によってバスを形成することができる。また、テスタ500はプローブカードアセンブリ200を介して電子デバイス300に電力を供給することも可能である。例えば、テスタインタフェース218又はプローブカードアセンブリ200上の他のインタフェースからの電力接続が、プローブ204例えば204a、204bに接続することができ、これらは電子デバイス300の電力接点デバイス貫通バイア302例えば302a、302bに接続する。別の例として、接点構造304を接地用とし例えばバイア304a、別の接点構造304を電力用とする例えばバイア304bことができる。一般に、上述の考察によれば、ステップ610における電子デバイス300内のデバイス貫通バイア302の試験は、出力例えば試験信号を発生することができる電子デバイス300の試験回路310を含む回路によって実行可能である。例えば試験回路310は、プローブカードアセンブリを介して例えばテスタ500又は回路220から供給された開始信号に応答して出力信号を発生することができる。例えば試験回路310は、ドライバ306を介してデバイス貫通バイアの第1のもの302cに出力信号を供給することができる。試験回路310は図1に概略的に示している。いくつかの実施形態では、実際の試験回路310コンポーネントは、一連のリソグラフィステップを用いて形成されたデバイスにおいて推測されるようにデバイス300の近傍又は上面に存在する場合がある。試験回路310は、プローブカードアセンブリ200と組み合わせて用いることでデバイス貫通バイア302を試験することができ、しかも多数のテスタチャネル例えばテスタ500とプローブカードアセンブリ200のテスタインタフェース218との間の個別の接続を必要とせず、この試験の結果はテスタ500に報告することができる。これについて以下で説明する。図3及び図4はそれぞれ、電子デバイス300におけるデバイス貫通バイア302を試験することができる方法700及び800の一例を示す。従って、方法700及び800は、図2のステップ610を実施するための方法の2つの例である。最初に図3の方法700を参照すると、上述のように、プローブカードアセンブリ200は、プローブの第1のもの204cとプローブの第2のもの204dとの間に電気的接続205aを含むことができる。このため、電気的接続205aが提供する電気的接続によって、図3のステップ702において供給されるドライバ306からの出力信号が、第1のデバイス貫通バイア302c、第1のプローブ204c、電気的接続205aを通過して、第2のプローブ204d及び第2のデバイス貫通バイア302dに至り、試験回路310に入力信号を供給することができる。入力信号は、例えば第2のデバイス貫通バイア302dと試験回路310との間に結合された受信器308によって供給することができる。ステップ704において、試験回路310は、例えば出力信号及び入力信号を比較して、ステップ702においてデバイス貫通バイア302c内で駆動された試験信号がデバイス貫通バイア302dに伝達したか否かをステップ704において判定することによって、第1のデバイス貫通バイア302cと第2のデバイス貫通バイア302dとの間の接続が行われたか否かを検証することができる。このため、試験回路310は、ドライバ306と第1のデバイス貫通バイア302cとの間、及び受信器308と第2のデバイス貫通バイア302dとの間、に電気的接続が存在するか否かの判定に役立つことができる。上述のように、図4は、図2のステップ610を実施するための代替的なプロセス800を示す。上述したように、所望の場合には多数の接続をデイジーチェーン接続して、多数のデバイス貫通バイア302を同時に試験することができる。例えば試験ループを形成し、プローブカード200内の電気的接続及び電子デバイス300上のスイッチ312を用いてプローブ204c、204d、204e、及び204fを相互接続することができる。例えばスイッチ312は、ステップ802において上述のように閉じて試験のためにデバイス貫通バイアを接続することができ、更にデバイスの通常動作のために開くことができる。あるいは、スイッチ312をプローブカードアセンブリ上に配置し例えばスイッチ224、試験回路310、回路220、及び/又はテスタ500から制御して同一の機能を提供することができる。多数のプローブ204従ってデバイス貫通バイアをデイジーチェーンで接続して、試験のためにデバイス貫通バイアをリンクさせることができる。従って、デバイス貫通バイア302a、302b、302d、及び302eを同時に試験することができる。回路310は、上述したものと同様の方法でプローブカードアセンブリ200を介した多数のループ経路を試験して、電子デバイス300内の多数のドライバ、受信器、及びデバイス貫通バイアに対する電気的接続の検証を行うことができる。例えば、ステップ804において、試験回路310はドライバ306に信号例えば試験信号をデバイス貫通バイア302cに出力させることができ、ステップ806において、試験回路310は受信器308から入力信号を読み取って受信器308からの入力信号が出力信号例えば試験信号と同一であるか否かを判定することができる。デバイス貫通バイア302c~fに障害例えば不具合がない場合、ドライバ306からの出力信号は上述のようにデイジーチェーン接続した対応する対のプローブ204c~f及びデバイス貫通バイア302c~fを介して伝播し、デバイス貫通バイア302d及び302fから受信器308において受信される。前述の試験手法の1つの利点は、多くのデバイス貫通バイアを有するデバイスを試験する場合に、用いる試験チャネル例えばテスタ500とプローブカードアセンブリ200との間の個別の接続が少なくて済むことである。試験回路310は、多数のデバイス貫通バイアについて試験を実行し、次いで少数の信号線例えば先に言及した試験チャネル、プローブ204等上で詳細な又は要約した試験結果を提供することができる。例えば、デバイス貫通バイア302g、302hによって、プローブカードアセンブリ200及びテスタインタフェース218にクロック及びデータ信号を返送することができる。データは例えば直列符号化することができ、これによって、多数の相互接続をカバーする試験結果を、少数の例えば2つの信号線を用いてテスタに返信することができる。従って、プローブ204c、204d、204e、及び204fの各々からテスタ500に返される個別の電気的接続は必要ない。これは、デバイス貫通バイアを有する電子デバイス300の完全な試験のためにピン数の多いテスタが必要になることを回避するのに役立つことができる。別の例として、何千ものデバイス貫通バイアを有するデバイスでは、これらの接続がプローブカードアセンブリ上の電気的接続によってバス接続されて、16、32、又は64ビット幅のバスを生成する場合がある。このため、比較的少数のテスタチャネルを用いて何千ものデバイス貫通バイアの試験を実行することができる。追加の利点として、電子デバイス300上のドライバに必要な駆動容量を、従来の試験設備においてプローブカードアセンブリの駆動に必要なものよりも低減可能である。例えば、従来の試験設備において、試験下のデバイスからの信号はプローブカードアセンブリを介してテスタまで、典型的に同軸ケーブルにおける多数の電気経路を介して伝達される。通常、ダイ又はダイスタック内で内部でのみ信号を駆動する電子デバイス300上のドライバは微弱すぎるので、かかる長い同軸ケーブルを駆動することができない。従って、電子デバイス300の試験にプローブカードアセンブリ200を用いることにより、ドライバ306のサイズを大きくする必要なく、デバイス貫通バイア302からの入力又は出力である信号の試験を行うことが可能となる。これに対して従来の試験設備は、試験をサポートする目的のみに必要な大きいドライバを備えるために追加のデバイス空間を用いる。再び図2を参照すると、ステップ612において電子デバイス300の追加の試験を行うことができる。例えば上述のように、いくつかの実施形態においては、プローブカードアセンブリ200は、試験インタフェース218をデバイス300の端子例えば302iに接続するプローブ例えば204iに対する電気的接続212を含んで、テスタ500が電子デバイス300の機能回路図示せずに信号を供給することを可能とする。また、テスタ500は、同様の機構を介してデバイス300の機能回路から信号を受信することができる。所望の場合、いくつかの実施形態においては、プローブカードアセンブリ200は回路220も含むことができる。また、例えばプローブカードアセンブリ上の回路220を用いて、電子デバイス300に対する例えば端子304aに対する入力のための試験信号を供給し、電子デバイス300によって例えば端子304bから出力された応答信号を受信し、電子デバイス300の試験を制御することができる。あるいは、端子304a、304bはデバイス貫通バイアとすることができる。一般に、本発明のいくつかの実施形態に従って、本明細書に示したデバイス貫通バイア302に対するいずれの接続も代替的に端子304とすることができ、又はその逆も同様である。図2のステップ614において、プローブ204のいくつかを接地207に接続することができる。これは、例えばステップ604においてと同様に実行可能である。ステップ616において、ステップ606において行ったプローブカードアセンブリ200と電子デバイス300との間の接触を切ることができる。例えば、プローブカードアセンブリ200から電子デバイス300を離すように移動させることができる。ステップ618において、例えばステップ608に関して上述したようにプローブ204を接地207から切断することができる。プローブカードアセンブリ200はステップ602において実行したように試験構造に取り付けたたままであるが、ステップ604から618を繰り返すことによって新しい電子デバイス300を試験することができる。注記したように、これは、ステップ602において取り付けた試験構造からプローブカードアセンブリ200を取り外すことなく実行することができる。図2から図4に示した方法は例示に過ぎず、変形及び置換が可能であり想定される。例えば、図2から図4における方法600、700、及び/又は800のいずれかにおいて、追加ステップが存在する場合がある。別の例として、図2から図4に示す方法のステップのいくつかは含む必要がなく、従って実行する必要がない。例えば、ステップ604、608、614、及び618は、図2の方法600に含む必要はない。更に別の例として、図2から図4のステップの少なくともいくつかは図示したものと異なる順序で実行することができる。本明細書において多数の特徴を記載し図示したが、プローブカードアセンブリ200及び電子デバイス300は記載した全ての特徴を含む必要はない。従って、プローブカードアセンブリ200の一実施形態は、ここに開示した特徴の1つ以上のいずれかの組み合わせを含むことができる。同様に、電子デバイス300の一実施形態は、ここに開示した特徴の1つ以上のいずれかの組み合わせを含むことができる。本明細書において本発明の具体的な実施形態及び適用について記載したが、これらの実施形態及び適用は例示に過ぎず、多くの変形が可能である。