複数の単位回路を直列に接続して構成されたシフトレジスタと、前記シフトレジスタを制御する制御部とを備える走査回路であって、各単位回路は、パルス信号を受ける入力端子と、パルス信号を出力する出力端子と、制御端子とを含み、前記複数の単位回路は、複数のグループにグループ分けされ、前記制御部は、第1モードでは、前記複数のグループのそれぞれの単位回路の前記制御端子にクロック信号を供給することにより前記クロック信号に応じてパルス信号をシフトするように前記複数の単位回路を動作させ、第2モードでは、前記複数のグループのうち少なくとも1つのグループの単位回路の前記制御端子には当該少なくとも1つのグループの単位回路をバッファとして動作させる論理レベルを供給し、前記複数のグループのうち他のグループの単位回路の前記制御端子には前記クロック信号を供給することにより当該他のグループの単位回路をその前段の単位回路の前記出力端子から出力されるパルス信号を前記クロック信号に応じてその後段の単位回路の前記入力端子に転送するように動作させ、これにより、1つの期間内に当該少なくとも1つのグループの単位回路とその前段の単位回路からパルス信号を出力させる、ことを特徴とする走査回路。前記複数の単位回路のそれぞれから出力されるパルス信号のアクティブ期間を前記クロック信号の1つの周期よりも短い期間に制限するパルス幅制限回路を更に備えることを特徴とする請求項1に記載の走査回路。前記制御部は、前記第2モードにおいて、前記クロック信号が遷移するタイミングを含むが前記クロック信号の1つの周期よりも短い期間において前記複数のグループのうち少なくとも1つのグループの単位回路の前記制御端子に前記論理レベルを供給する、ことを特徴とする請求項1に記載の走査回路。ゲート回路を更に備え、前記ゲート回路は、前記第1モードにおいては、前記複数の単位回路から出力される全てのパルス信号を通過させ、前記第2モードにおいては、前記1つの期間内にパルス信号を出力する単位回路のいずれか1つの単位回路から出力されるパルス信号を通過させ、前記1つの期間内にパルス信号を出力する単位回路のうち他の単位回路から出力されるパルス信号を遮断する、ことを特徴とする請求項1に記載の走査回路。前記単位回路は、第1インバータと、第2インバータと、前記単位回路の前記入力端子と前記第1インバータの入力端子との間に配置された第1スイッチと、前記第1インバータの出力端子と前記第2インバータの入力端子との間に配置された第2スイッチと、を含み、前記制御端子は、前記第1スイッチを制御するための第1制御端子と、前記第2スイッチを制御するための第2制御端子とを含む、ことを特徴とする請求項1乃至4のいずれか1項に記載の走査回路。複数の行および複数の列を構成するように複数の画素が配列された画素アレイと、前記複数の行のうち信号を読み出すべき行を選択する垂直走査回路と、前記複数の列のうち信号を読み出すべき列を選択する水平走査回路と、を備え、前記垂直走査回路および前記水平走査回路の少なくとも一方が請求項1乃至5のいずれか1項に記載の走査回路を含む、ことを特徴とする固体撮像装置。請求項6に記載の固体撮像装置と、前記固体撮像装置から出力される信号を処理する処理部と、を備えることを特徴とするカメラ。特許文献1に記載された構成では、飛び越し接続を含む接続経路とスイッチとを要するので、その分の面積増加は避けられない。また、特許文献1に記載された構成は、信号を混合すべき画素の数が多くなると、接続経路やスイッチの数が膨大になり、これにより構成が複雑になる。本発明は、構成の単純化およびモードの多様化に有利な技術を提供することを目的とする。本発明の第1の側面は、複数の単位回路を直列に接続して構成されたシフトレジスタと、前記シフトレジスタを制御する制御部とを備える走査回路に係り、各単位回路は、パルス信号を受ける入力端子と、パルス信号を出力する出力端子と、制御端子とを含み、前記複数の単位回路は、複数のグループにグループ分けされ、前記制御部は、第1モードでは、前記複数のグループのそれぞれの単位回路の前記制御端子にクロック信号を供給することにより前記クロック信号に応じてパルス信号をシフトするように前記複数の単位回路を動作させ、第2モードでは、前記複数のグループのうち少なくとも1つのグループの単位回路の前記制御端子には当該少なくとも1つのグループの単位回路をバッファとして動作させる論理レベルを供給し、前記複数のグループのうち他のグループの単位回路の前記制御端子には前記クロック信号を供給することにより当該他のグループの単位回路をその前段の単位回路の前記出力端子から出力されるパルス信号を前記クロック信号に応じてその後段の単位回路の前記入力端子に転送するように動作させ、これにより、1つの期間内に当該少なくとも1つのグループの単位回路とその前段の単位回路からパルス信号を出力させる。本発明によれば、構成の単純化およびモードの多様化に有利な技術が提供される。図1を参照しながら本発明の実施形態の固体撮像装置について説明する。固体撮像装置1は、画素アレイPA、垂直走査回路108および水平走査回路105を備えている。画素アレイPAは、複数の行および複数の列を構成するように複数の画素101が配列されて構成される。垂直走査回路108は、画素アレイPAにおける複数の行のうち信号を読み出すべき行を選択する走査回路を含む。水平走査回路105は、画素アレイPAにおける複数の列のうち信号を読み出すべき列を選択する走査回路を含む。固体撮像装置1は、更に、複数の列読み出し回路102、複数の列選択スイッチ103、共通出力線104および増幅回路106を備えうる。各列読み出し回路102は、画素アレイPAにおける複数の行のうち垂直走査回路108によって選択された行における対応する列の画素101から列信号線を介して信号を読み出す。各列選択スイッチ103は、水平走査回路105から出力される選択信号107107a~107fのうち対応する選択信号の論理レベルがアクティブレベルになるとオンして、対応する列読み出し回路と共通出力線104とを接続する。増幅回路106は、共通出力線104に伝達された信号を増幅して出力する。本発明の走査回路は、例えば、水平走査回路105および垂直走査回路108に適用されうる。ここで、本発明の走査回路が水平走査回路105に提供される場合、例えば、該走査回路の出力信号が列選択スイッチ103に供給されうる。本発明の走査回路が垂直走査回路108に適用される場合は、例えば、該走査回路の出力信号に基づいて、転送信号、リセット信号および行選択信号が生成され、各行の画素に供給されうる。各画素は、例えば、光電変換素子と、フローティングディフュージョンと、転送トランジスタと、増幅トランジスタと、リセットトランジスタと、行選択トランジスタとを含みうる。転送トランジスタは、光電変換素子に蓄積された電荷を転送信号に応じてフローティングディフュージョンに転送する。増幅トランジスタは、フローティングディフュージョンの電位に応じた信号を列信号線に出力する。リセットトランジスタは、リセット信号に応じてフローティングディフュージョンの電位をリセットする。行選択トランジスタは、行選択信号に応じてアクティブになり、これにより増幅トランジスタに列信号線を駆動させる。以下では、具体例として本発明の走査回路を水平走査回路105に適用した例を説明する。固体撮像装置1あるいは水平走査回路105は、動作モードとして、第1モードおよび第2モードを含む。第1モードは、複数の画素のそれぞれの信号を固体撮像装置1から出力するモードであり、第2モードは、複数の画素ごとに1つの信号を固体撮像装置1から出力するモードである。第1モードは、例えば、画素アレイPAの全ての画素の信号を固体撮像装置1から出力するモードでありうる。第1モードは、例えば、全画素モードと呼ばれうる。第2モードは、例えば、固体撮像装置1から出力する各々の信号を複数の画素の信号から得るモードでありうる。固体撮像装置1から出力する各々の信号を複数の画素の信号から得る方法としては、例えば、複数の画素の信号を合成例えば、加算、平均化する方法、複数の画素の信号から1つの信号を選択する方法つまり他の画素を間引く方法がある。第2モードは、例えば、縮小モードと呼ばれうる。以下では、第2モードが、サブモードとして、1/2縮小モードと、1/3縮小モードとを含む例を説明する。1/2縮小モードは、固体撮像装置1から出力する各々の信号を2つの画素の信号から得るモードである。1/3縮小モードは、固体撮像装置1から出力する各々の信号を3つの画素の信号から得るモードである。図2は、本発明の第1実施形態の水平走査回路105の構成を示している。第1実施形態の水平走査回路105は、第1モードと第2モード1/2縮小モード、1/3縮小モードとをサポートする。水平走査回路105は、複数の単位回路201を直列に接続して構成されたシフトレジスタSRと、シフトレジスタSRを制御する制御部204とを備えている。各単位回路201は、パルス信号を受ける入力端子INと、第1制御信号を受ける制御端子第1制御端子CNT1と、第2制御信号を受ける制御端子第2制御端子CNT2と、パルス信号を出力する出力端子OUTとを有する。各単位回路201は、第1インバータ202aと、第2インバータ202bと、第1スイッチ203aと、第2スイッチ203bとを含む。ここで、第1スイッチ203aは、入力端子INと第1インバータ202aの入力端子との間に配置され、第2スイッチ203bは、第1インバータ202aの出力端子と第2インバータ202bの入力端子との間に配置され。第2インバータ202bの出力端子は、単位回路201の出力端子でありうる。複数の単位回路201は、複数のグループにグループ分けされている。図2に示す例では、複数の単位回路201が第1グループG1、第2グループG2、第3グループG3および第4グループG4に分けられている。例えば、これらの第1、第2、第3、第4グループの単位回路201を、繰り返しに配列することなどで走査回路105は構成される。第1グループG1の単位回路201の制御端子CNT1、CNT2には、制御信号線205を通して第1制御信号φ1A、第2制御信号φ2Aが供給される。第2グループG2の単位回路201の制御端子CNT1、CNT2には、制御信号線205を通して第1制御信号φ1B、第2制御信号φ2Bが供給される。第3グループG3の単位回路201の制御端子CNT1、CNT2には、制御信号線205を通して第1制御信号φ1C、第2制御信号φ2Cが供給される。第4グループG4の単位回路201の制御端子CNT1、CNT2には、制御信号線205を通して第1制御信号φ1D、第2制御信号φ2Dが供給される。各単位回路201において、第1制御端子CNT1、第2制御端子CNT2は、それぞれ第1スイッチ203a、第2スイッチ203bに接続されている。第1制御端子CNT1に供給される第1制御信号がアクティブレベルになると、第1スイッチ203aがオンし、第2制御端子CNT2に供給される第2制御信号がアクティブレベルになると、第2スイッチ203bがオンする。ここで、各単位回路201は、制御端子CNT1、CNT2に対して制御信号として互いに逆相のクロック信号例えば、φ1A、φ2Aが供給されると、入力端子INに供給されたパルス信号を当該クロック信号に応じて出力端子OUTに出力する。これは、シフトレジスタSRにおける1回のシフト動作に相当する。各単位回路201は、制御端子CNT1、CNT2に対して、制御信号として、スイッチ203a、203bをオン状態にする論理レベル即ちアクティブレベルが供給されると、バッファとして機能する。制御部204は、第1モードでは、複数のグループG1、G2、G3、G4のそれぞれの単位回路201の制御端子CN1、CNT2にクロック信号を供給することにより該クロック信号に応じてパルス信号をシフトするように複数の単位回路201を動作させる。即ち、制御部204は、第1モードでは、先頭の単位回路201に与えられるスタートパルスφSPをクロック信号に応じてシフトするように複数の単位回路201を動作させる。制御部204は、第2モードでは、複数のグループG1、G2、G3、G4のうち少なくとも1つのグループの単位回路201の制御端子CNT1、CNT2には当該少なくとも1つのグループの単位回路201をバッファとして動作させる論理レベルを供給する。また、制御部204は、第2モードでは、複数のグループのうち他のグループの単位回路201の制御端子INにはクロック信号を供給する。これにより、制御部204は、当該他のグループの単位回路201を、その前段の単位回路201の出力端子OUTから出力されるパルス信号をクロック信号に応じてその後段の単位回路201の入力端子INに転送するように動作させる。したがって、第2モードでは、1つの期間内に当該少なくとも1つのグループの単位回路201とその前段の単位回路201からパルス信号が出力される。この実施形態によれば、複数の単位回路201で構成されるシフトレジスタSRを単純な構成にしながら、それに与える制御信号を改良することによって複数のモードを実現することができる。よって、構成の単純化およびモードの多様化に有利な水平走査回路あるいは走査回路が提供される。図14は、制御部204の具体的な構成例を示している。クロック信号CLKを使って制御信号φ1A、φ2A、φ1B、φ2B、φ1C、φ2C、φ1D、φ2Dが生成される。ここで、第1モードでは、制御信号φ1A、φ2Aとして、互いに逆相のクロック信号が生成され、制御信号φ1B、φ2Bとして、互いに逆相のクロック信号が生成され、制御信号φ1C、φ2Cとして、互いに逆相のクロック信号が生成され、制御信号φ1D、φ2Dとして、互いに逆相のクロック信号が生成される。第2モードでは、制御信号φ1A、φ2Aの対、制御信号φ1B、φ2Bの対、制御信号φ1C、φ2Cの対、制御信号φ1D、φ2Dの対のうち少なくとも1つの対は、単位回路201をバッファとして機能させる論理レベルに制御される。第2モードでは、制御信号φ1A、φ2Aの対、制御信号φ1B、φ2Bの対、制御信号φ1C、φ2Cの対、制御信号φ1D、φ2Dの対のうち他の対は、第1モードと同様に、互いに逆相のクロック信号とされる。例えば、固体撮像装置1が組み込まれた撮像システムにおける制御システムによりモード選択信号SEL_Bがハイレベルにされると、φ1B、φ2Bは、それが供給される単位回路201をバッファとして動作させる論理レベルここでは、ハイレベルになる。同様に、モード選択信号SEL_Cがハイレベルにされると、φ1C、φ2Cは、それが供給される単位回路201をバッファとして動作させる論理レベルここでは、ハイレベルになる。同様に、モード選択信号SEL_Dがハイレベルにされると、φ1D、φ2Dは、それが供給される単位回路201をバッファとして動作させる論理レベルここでは、ハイレベルになる。同様に、モード選択信号SEL_Aがハイレベルにされると、φ1A、φ2Aは、それが供給される単位回路201をバッファとして動作させる論理レベルここでは、ハイレベルになる。図3は、図2に例示される水平走査回路105を第1モード全画素モードで動作させたときのタイミングチャートである。第1モードでは、水平走査回路105は、スタートパルスφSPをクロック信号に同期してシフトさせる単純なシフトレジスタとして動作する。制御部204から制御信号線205に出力される制御信号φ1A、φ2Aは、互いに逆相のクロック信号である。制御信号φ1B、φ2Bの対、制御信号φ1C、φ2Cの対、制御信号φ1D、φ2Dの対についても同様である。φ1Aとφ1Bとφ1Cとφ1Dは、同時にハイレベルからローレベルに遷移し、同時にローレベルからハイレベルに遷移する。同様に、φ2Aとφ2Bとφ2Cとφ2Dも、同時にハイレベルからローレベルに遷移し、同時にローレベルからハイレベルに遷移する。第1制御信号φ1A、φ1B、φ1C、φ1Dがハイレベルのときに第1スイッチ203aがオンし、第2制御信号φ2A、φ2B、φ2C、φ2Dがハイレベルのときに第2スイッチ203bがオンする。連続する単位回路201から出力される選択信号107a~107f、即ちシフトレジスタSRから出力される選択信号は、φ2A、φ2B、φ2C、φ2Dに同期して順次にアクティブレベルになる。この場合、複数の列読み出し回路102によって読み出された信号が順次に共通出力線104に出力される。これにより、画素アレイPAの全画素各行の全列の画素の信号が固体撮像装置1から出力される。図4は、図2に例示される水平走査回路105を第2モード縮小モードのサブモードである1/2縮小モードで動作させたときのタイミングチャートである。1/2縮小モードでは、水平走査回路105は、クロック信号CLKの1つの周期の間に2つの列を選択するように動作する。制御部204から制御信号線205に出力される制御信号φ1B、φ2B、φ1D、φ2Dは、その論理レベルがハイレベルに固定される。この場合、制御信号φ1B、φ2B、φ1D、φ2Dが供給される単位回路201は、2段のインバータ202a、202bで構成されるバッファとして機能する。その結果、選択信号107bは、選択信号107aに対してインバータ202a、202bおよびスイッチ203a、203bによる遅延を有する信号となるが、選択信号107a、107bは、ほぼ同時に遷移する。選択信号107cと選択信号107dとの関係、および、選択信号107eと選択信号107fとの関係についても同様である。1/2縮小モードでは、一度に2つの列読み出し回路102が共通出力線104に接続されるので、2つの画素の信号が合成加算または平均化される。よって、固体撮像装置1から出力される画像における水平方向の画素数が1/2に縮小される。図5は、図2に例示される水平走査回路105を第2モード縮小モードのサブモードである1/3縮小モードで動作させたときのタイミングチャートである。1/3縮小モードでは、水平走査回路105は、クロック信号CLKの1つの周期の間に3つの列を選択するように動作する。制御部204から制御信号線205に出力される制御信号φ1B、φ2B、φ1C、φ2Cは、その論理レベルがハイレベルに固定される。この場合、制御信号φ1B、φ2Bが供給される単位回路201および制御信号φ1C、φ2Cが供給される単位回路201は、2段のインバータ202a、202bで構成されるバッファとして機能する。その結果、選択信号107bは、選択信号107aに対してインバータ202a、202bおよびスイッチ203a、203bによる遅延を有する信号となる。また、選択信号107cは、選択信号107bに対してインバータ202a、202bおよびスイッチ203a、203bによる遅延を有する信号となる。しかしながら、これらの遅延は僅かであり、選択信号107a、107b、107cは、ほぼ同時に遷移する。選択信号107d、107e、107fの関係についても同様である。1/3縮小モードでは、一度に3つの列読み出し回路102が共通出力線104に接続されるので、3つの画素の信号が合成加算または平均化される。よって、固体撮像装置1から出力される画像における水平方向の画素数が1/3に縮小される。特許文献1の図2では、単位レジスタを制御する制御信号は省略されているが、少なくとも、1つの単位レジスタについて2つの制御信号が必要である。一方、第1実施形態では、制御信号をモードに応じて変更することによって単位回路201を構成するスイッチ203a、203bをクロック信号に同期したレジスタとして動作させたりバッファとして動作させたりする。そのため、特許文献1のような飛び越し接続を含む接続経路およびスイッチは不要である。また、第1実施形態によれば、制御信号φ1A、φ2A、φ1B、φ2B、φ1C、φ2C、φ1D、φ2Dを全画素モード、1/2縮小モード又は1/3縮小モードに応じて制御することによって、単純な構成でモードを多様化することができる。撮像システムでは、複数の画像サイズ、フレームレートを使い分けたいとの要求が多く、第1実施形態は、そのような要求に対して有用である。上記の説明では、1/2縮小モードにおいて、制御信号φ1B、φ2B、φ1D、φ2Dをハイレベルとしたが、制御信号φ1A、φ2A、φ1C、φ2Cをハイレベルにしてもよい。本実施形態では水平走査回路105を構成する単位回路201をグループ1、2、3、4に分けて、対応する4対の制御信号線205を設ける例示的に説明した。しかし、単位回路201をグループ1、2、3、4、5、6に分けて6対の4対の制御信号線205を設ければ、制御信号線の制御によっては、1/2、1/3、1/4、1/5、1/6縮小モードというように多くの第2モードを実現できる。以下、本発明の第2実施形態を説明する。なお、ここで言及しない事項は、第1実施形態にしたがいうる。図6は、本発明の第2実施形態の水平走査回路105の構成を示している。なお、ここでは、本発明の走査回路を水平走査回路105に適用した例を説明するが、本発明の走査回路は、垂直走査回路108にも適用することができる。第1実施形態では、1/2縮小モードにおいて、選択信号107a、107bの組、選択信号107c、107dの組および選択信号107e、107fの組のそれぞれにおいて、遷移タイミングに僅かなずれがある。同様に、第1実施形態では、1/3モードにおいても、選択信号107a、107b、107cの組および選択信号107d、107e、107fの組のそれぞれにおいて、遷移タイミングに僅かなずれがある。第2実施形態は、このような遷移タイミングのずれを許容できない場合に有用である。第2実施形態の水平走査回路105は、複数の単位回路201のそれぞれから出力されるパルス信号のアクティブ期間をクロック信号CLKの1つの周期よりも短い期間に制限するパルス幅制限回路206を備えている。パルス幅制限回路206は、例えば、単位回路201の出力端子OUTから出力されるパルス信号を成形するゲート回路、例えばANDゲートで構成されうる。図6に示す例では、パルス幅制限回路206は、2つの入力端子を有するANDゲートで構成され、該ANDゲートの一方の入力端子に成形信号φGが供給され、他方の入力端子に単位回路201の出力端子OUTが接続される。成形信号φGは、そのアクティブ期間がクロック信号CLKあるいは、これに基づいて生成される制御信号として生成されるクロック信号の1つの周期よりも短い信号である。単位回路201の出力端子OUTから出力されるパルス信号は、そのアクティブ期間が成形信号φGのアクティブ期間によって制限される。図7は、図6に例示される水平走査回路105を第2モード縮小モードのサブモードである1/2縮小モードで動作させたときのタイミングチャートである。パルス幅制限回路206を介して出力される単位回路201の選択信号107a、107bは同時に遷移する。選択信号107cと107dとの関係および選択信号107eと107fとの関係についても同様である。図7において、破線は、図2の水平走査回路105において、単位回路201が大きな遅延を有する場合の出力信号である。図8は、図6に例示される水平走査回路105を第2モード縮小モードのサブモードである1/3縮小モードで動作させたときのタイミングチャートである。1/2縮小モードにおいて、制御信号φ1B、φ2Bの論理レベルを常にアクティブレベルにする必要はなく、図12に例示されるように、第2グループG2の単位回路201をバッファとして機能させるべき期間のみアクティブレベルにしてもよい。第2グループG2、第4グループG4の単位回路201をバッファとして機能させるべき期間は、クロック信号CLKが遷移するタイミングを含むがクロック信号CLKの1つの周期よりも短い期間である。1/3縮小モードでも、制御信号φ1B、φ2B、φ1C、φ2Cの論理レベルを常にアクティブレベルにする必要はない。図13に例示されるように、第2グループG2、第3グループG3の単位回路201をバッファとして機能させるべき期間のみアクティブレベルにしてもよい。以下、本発明の第3実施形態を説明する。なお、ここで言及しない事項は、第1または第2実施形態にしたがいうる。図9は、本発明の第3実施形態の水平走査回路105の構成を示している。なお、ここでは、本発明の走査回路を水平走査回路105に適用した例を説明するが、本発明の走査回路は、垂直走査回路108にも適用することができる。第1および第2実施形態では、複数の画素の信号を合成して出力することによって出力する信号の数を減らすが、第3実施形態では、複数の画素の信号の一部を出力しないことによって出力する信号の数を減らす。第3実施形態の水平走査回路105は、ゲート回路207を備えている。ゲート回路207は、例えば、ANDゲートで構成されうる。図9に示す例では、ゲート回路207は、2つの入力端子を有するANDゲートで構成され、該ANDゲートの一方の入力端子に出力制御信号φGA、φGB、φGC、φGDが供給され、他方の入力端子に単位回路201の出力端子OUTが接続される。第1モードでは、ゲート回路207は、シフトレジスタSRを構成する複数の単位回路201から出力される全てのパルス信号を通過させる。第2モードのサブモードである1/2縮小モードでは、ゲート回路207は、1つの期間内にパルス信号を出力する単位回路201のいずれか3つの単位回路201から出力されるパルス信号のみを通過させる。即ち、第2モードのサブモードである1/2縮小モードでは、ゲート回路207は、当該1つの期間内にパルス信号を出力する単位回路201のうち他の単位回路201から出力されるパルス信号を遮断する。出力制御信号φGA、φGB、φGC、φGDは、それぞれ第1、第2、第3、第4グループG1、G2、G3、G4の単位回路201のためのゲート回路207の入力端子に供給される。出力制御信号φGA、φGB、φGC、φGDは、第2実施形態における成形信号のように、パルス信号を成形するために使用されてもよい。つまり、出力制御信号φGA、φGB、φGC、φGDは、アクティブ期間がクロック信号CLKの1つの周期よりも短い信号であってもよい。出力制御信号φGA、φGB、φGC、φGDがアクティブレベルである期間は、単位回路201の出力信号がゲート回路207を通過する。図10は、図9に例示される水平走査回路105を第2モード縮小モードのサブモードである1/2縮小モードで動作させたときのタイミングチャートである。図10に示す例では、出力制御信号φGB、φGDの論理レベルがローレベルに固定され、出力制御信号φGA、φGCは、第2実施形態の成形信号φGと同様の信号である。出力制御信号φ107a、φ107c、φ107eが順次にアクティブレベルになり、対応する列読み出し回路102が共通出力線104に接続され、これにより、2つの画素の信号のうち1つの画素の信号が間引かれる。よって、固体撮像装置1から出力される画像における水平方向の画素数が1/2に縮小される。図11は、図9に例示される水平走査回路105を第2モード縮小モードのサブモードである1/3縮小モードで動作させたときのタイミングチャートである。図11に示す例では、出力制御信号φGB、φGCの論理レベルがローレベルに固定され、出力制御信号φGA、φGDは、第2実施形態の成形信号φGと同様の信号である。出力制御信号φ107a、φ107dが順次にアクティブレベルになり、対応する列読み出し回路102が共通出力線104に接続され、これにより、3つの画素の信号のうち2つの画素の信号が間引かれる。よって、固体撮像装置1から出力される画像における水平方向の画素数が1/3に縮小される。以上、第1~第3実施体を通して、全画素モード、1/2縮小モード、1/3縮小モードが例示的に説明されたが、他の縮小率に関しても同様に本発明を適用できる。以下、上記の各実施形態に係る固体撮像装置の応用例として、該固体撮像装置が組み込まれたカメラについて例示的に説明する。カメラの概念には、撮影を主目的とする装置のみならず、撮影機能を補助的に備える装置例えば、パーソナルコンピュータ、携帯端末も含まれる。カメラは、上記の実施形態として例示された本発明に係る固体撮像装置と、該固体撮像装置から出力される信号を処理する処理部とを含む。該処理部は、例えば、A/D変換器、および、該A/D変換器から出力されるデジタルデータを処理するプロセッサを含みうる。