整流された電力の力率を改善するPFCPowerFactorCorrection回路と、前記PFC回路の出力を受け、負荷に供給すべき電圧を生成する第1DC-DCコンバータと、前記PFC回路の出力を受け、制御電圧を生成する第2DC-DCコンバータおよび第3DC-DCコンバータと、を備え、前記第2DC-DCコンバータおよび前記第3DC-DCコンバータは縦列接続され、前記第3DC-DCコンバータの入力端子は、前記第2DC-DCコンバータの出力端子および前記第1DC-DCコンバータの出力端子の両方に接続されることを特徴とする電源装置。前記PFC回路、前記第1DC-DCコンバータ、前記第2DC-DCコンバータおよび前記第3DC-DCコンバータの稼働または停止を制御する制御部を、さらに備え、前記制御部は、前記PFC回路および前記第1DC-DCコンバータの停止中に前記制御電圧を生成する場合、前記第2DC-DCコンバータおよび第3DC-DCコンバータを稼動させることを特徴とする請求項1に記載の電源装置。前記制御部は、前記PFC回路および前記第1DC-DCコンバータの稼働中に前記制御電圧を生成する場合、前記第3DC-DCコンバータを稼働させ、前記第2DC-DCコンバータを停止させることを特徴とする請求項2に記載の電源装置。前記第3DC-DCコンバータの入力端子と、前記第2DC-DCコンバータおよび前記第1DC-DCコンバータの出力端子との間にそれぞれ整流素子が挿入されることを特徴とする請求項1から3のいずれかに記載の電源装置。前記第3DC-DCコンバータの入力端子と、前記第1DC-DCコンバータの出力端子との間に挿入される整流素子は、MOSFETMetalOxideSemiconductorFieldEffectTransistorであり、前記MOSFETは、前記第1DC-DCコンバータの稼働中にオンし、前記第1DC-DCコンバータの停止中にオフすることを特徴とする請求項4に記載の電源装置。前記第1DC-DCコンバータの出力電圧は、前記第2DC-DCコンバータの出力電圧より高く設定されることを特徴とする請求項1から5のいずれかに記載の電源装置。前記第1DC-DCコンバータには、前記第2DC-DCコンバータの変換効率より高い変換効率のDC-DCコンバータが用いられることを特徴とする請求項1から6のいずれかに記載の電源装置。ところで、電源装置には負荷に供給する電圧を生成するスイッチング電源だけでなく、電源装置内外で使用される制御電圧を生成するスイッチング電源も搭載される。図1に示す電源装置100では、第2DC-DCコンバータ60がこのスイッチング電源に相当する。第2DC-DCコンバータ60は第1DC-DCコンバータ40及びPFC回路30の停止時にも稼働させる場合がある。この場合、第2DC-DCコンバータ60に入力される電圧の範囲はPFC回路30により狭められない。従って、第2DC-DCコンバータ60は入力電圧範囲を比較的広く設計する必要がある。このような状況下、本発明者は、制御電圧を生成するスイッチング電源の効率を改善する手法を見出した。本発明はこうした状況に鑑みてなされたものであり、その目的は、消費電力の増大を抑えながら、電源装置を高効率化する技術を提供することにある。上記課題を解決するために、本発明のある態様の電源装置は、整流された電力の力率を改善するPFC回路と、PFC回路の出力を受け、負荷に供給すべき電圧を生成する第1DC-DCコンバータと、PFC回路の出力を受け、制御電圧を生成する第2DC-DCコンバータおよび第3DC-DCコンバータと、を備える。第2DC-DCコンバータおよび第3DC-DCコンバータは縦列接続され、第3DC-DCコンバータの入力端子は、第2DC-DCコンバータの出力端子および第1DC-DCコンバータの出力端子の両方に接続される。この態様によると、第3DC-DCコンバータの入力に第2DC-DCコンバータからも第1DC-DCコンバータからも電圧を供給可能なことから、制御電圧を生成する際に高効率な電圧供給方法を選択でき、全体として制御電圧を高効率に生成できる。PFC回路、第1DC-DCコンバータ、第2DC-DCコンバータおよび第3DC-DCコンバータの稼働または停止を制御する制御部を、さらに備えてもよい。制御部は、PFC回路および第1DC-DCコンバータの停止中に制御電圧を生成する場合、第2DC-DCコンバータおよび第3DC-DCコンバータを稼動させてもよい。これによれば、第1DC-DCコンバータの停止中も制御電圧を生成できる。制御部は、PFC回路および第1DC-DCコンバータの稼働中に制御電圧を生成する場合、第3DC-DCコンバータを稼働させ、第2DC-DCコンバータを停止させてもよい。これによれば、制御電圧を高効率に生成できる。第3DC-DCコンバータの入力端子と、第2DC-DCコンバータおよび第1DC-DCコンバータの出力端子との間にそれぞれ整流素子が挿入されてもよい。第3DC-DCコンバータの入力端子と、第1DC-DCコンバータの出力端子との間に挿入される整流素子は、MOSFETMetalOxideSemiconductorFieldEffectTransistorであり、MOSFETは、第1DC-DCコンバータの稼働中にオンし、第1DC-DCコンバータの停止中にオフしてもよい。これによれば、ダイオードを使用することによる電圧降下を回避できる。第1DC-DCコンバータの出力電圧は、第2DC-DCコンバータの出力電圧より高く設定されてもよい。第1DC-DCコンバータには、第2DC-DCコンバータの変換効率より高い変換効率のDC-DCコンバータが用いられてもよい。なお、以上の構成要素の任意の組合せ、本発明の表現を装置、方法、システムなどの間で変換したものもまた、本発明の態様として有効である。本発明によれば、消費電力の増大を抑えながら、電源装置を高効率化できる。図1は、比較例に係る電源装置100の構成を示す図である。この電源装置100は、交流電源10商用電源から供給される交流電力を直流電力に変換して、負荷R1に供給するAC-DCコンバータである。本明細書では電源装置100への入力電圧として、ワールドワイド仕様に対応したAC80~AC264Vを想定し、負荷R1としてCPUを搭載したマザーボードを想定する。以下、電源装置100が負荷R1にDC12V/200Aを供給する例に基づき説明する。即ち、電源装置100から負荷R1に2400Wの電力が供給される例である。電源装置100は、整流回路20、PFC回路30、第1DC-DCコンバータ40、駆動部50、第2DC-DCコンバータ60及び制御部80を備える。整流回路20は、ダイオードブリッジ回路で構成され、交流電源10から供給される交流電力を整流する。整流回路20への入力電圧はAC80~AC264Vであるため、整流回路20の出力電圧は約DC100~DC380Vになる。PFC回路30は、整流回路20により整流された電力の力率を改善し、第1DC-DCコンバータ40及び第2DC-DCコンバータ60に供給する。PFC回路30の停止中は、PFC回路30への入力がそのまま出力される。PFC回路30の稼働または停止は制御部80により制御される。図1ではPFC回路30を昇圧型PFC回路で構成している。当該昇圧型PFC回路は、第1インダクタL1、第1スイッチS1、第1ダイオードD1及び第1容量C1を含む。第1インダクタL1の入力側端子は整流回路20の出力電位と接続され、第1インダクタL1の出力側端子は第1ダイオードD1のアノード端子と接続される。第1スイッチS1の高電位側端子は第1インダクタL1と第1ダイオードD1との間のノードと接続され、第1スイッチS1の低電位側端子は低電位側基準電位と接続される。以下、本明細書では低電位側基準電位をグラウンド電位とする。第1容量C1の高電位側端子は第1ダイオードD1のカソード端子と接続され、第1容量C1の低電位側端子はグラウンド電位と接続される。第1スイッチS1はMOSFETMetalOxideSemiconductorFieldEffectTransistor等のトランジスタで構成することができる。このトランジスタの制御端子ゲート端子またはベース端子。以下、FETを採用することを想定し、ゲート端子とするには制御部80から制御信号が入力される。当該トランジスタは当該制御信号に応じてオンオフする。これにより、第1インダクタL1に流れる電流がオンオフされ、力率が改善されるとともに入力電圧が昇圧される。PFC回路30の出力電圧は、第1容量C1により平滑化されて第1DC-DCコンバータ40及び第2DC-DCコンバータ60に印加される。本明細書ではPFC回路30への入力電圧は約DC100~DC380Vである。PFC回路30の停止中は、PFC回路30の出力電圧も約DC100~DC380Vになる。PFC回路30の稼働中は、PFC回路30は約DC100~DC380Vの入力電圧をDC380Vに昇圧して出力する。第1DC-DCコンバータ40はPFC回路30の出力を受け、負荷R1に供給すべき電圧を生成する。第1DC-DCコンバータ40は絶縁型であり、フルブリッジ方式を採用したコンバータである。第1DC-DCコンバータ40は、第2スイッチS2、第3スイッチS3、第4スイッチS4、第5スイッチS5、トランスT1、第6スイッチS6、第7スイッチS7、第2インダクタL2及び第2容量C2を含む。第2スイッチS2、第3スイッチS3、第4スイッチS4及び第5スイッチS5はフルブリッジ回路を構成する。第2スイッチS2及び第3スイッチS3の高電位側端子はPFC回路30の出力電位と接続される。第4スイッチS4及び第5スイッチS5の低電位側端子はグラウンド電位と接続される。第2スイッチS2の低電位側端子と第4スイッチS4の高電位側端子とが接続され、そのノードはトランスT1の一次巻線の一方の端子と接続される。第3スイッチS3の低電位側端子と第5スイッチS5の高電位側端子とが接続され、そのノードはトランスT1の一次巻線の他方の端子と接続される。第2スイッチS2、第3スイッチS3、第4スイッチS4及び第5スイッチS5は、MOSFET等のトランジスタで構成することができる。それぞれのトランジスタのゲート端子には駆動部50から駆動信号が入力される。第2スイッチS2及び第5スイッチS5がオンで、第3スイッチS3及び第4スイッチS4がオフに制御される状態で、トランスT1の一次巻線に順方向電流が流れ、第2スイッチS2及び第5スイッチS5がオフで、第3スイッチS3及び第4スイッチS4がオンに制御される状態で、トランスT1の一次巻線に逆方向電流が流れる。トランスT1の二次巻線の中点は第2インダクタL2の入力側端子と接続され、当該二次巻線の両側端子のうち、一方の端子は第6スイッチS6の入力側端子と接続され、他方の端子は第7スイッチS7の入力側端子と接続される。第6スイッチS6及び第7スイッチS7の出力側端子は、グラウンド電位と接続される。第2インダクタL2の出力側端子は負荷R1の高電位側端子と接続される。第2容量C2は、第2インダクタL2と負荷R1との間のノードと、グラウンド電位との間に接続される。第6スイッチS6及び第7スイッチS7は、MOSFET等のトランジスタで構成することができる。第6スイッチS6を構成するトランジスタのゲート端子は、第7スイッチS7の入力側端子と接続され、第7スイッチS7を構成するトランジスタのゲート端子は、第6スイッチS6の入力側端子と接続される。したがって、第6スイッチS6及び第7スイッチS7は、トランスT1の二次巻線に発生する電圧により駆動される、自己駆動型の同期整流素子として作用する。第6スイッチS6及び第7スイッチS7により整流された、トランスT1の二次巻線の出力電圧は、第2インダクタL2及び第2容量C2により平滑化されて負荷R1に供給される。上述したように本明細書ではDC12Vの電圧が供給される。負荷R1の駆動中にはDC200Aの電流が流れ、2400Wの電力を消費する。駆動部50は、第1DC-DCコンバータ40から負荷R1に供給される出力電圧を監視して、当該出力電圧を安定させるようスイッチング素子即ち、第2スイッチS2、第3スイッチS3、第4スイッチS4及び第5スイッチS5のデューティ比を適応的に変化させて、当該スイッチング素子を駆動する。より具体的には、駆動部50は負荷R1に供給される出力電圧が低下すると、上記デューティ比を高くしてトランスT1に流れる電流量を増加させるよう制御する。反対に、駆動部50は負荷R1に供給される出力電圧が上昇すると、上記デューティ比を低くしてトランスT1に流れる電流量を減少させるよう制御する。第2DC-DCコンバータ60はPFC回路30の出力を受け、制御電圧を生成する。この制御電圧は、主に、メイン電源である第1DC-DCコンバータ40を駆動するために使用される。例えば、駆動部50及び制御部80の電源電圧、各トランジスタのバイアス電圧、負荷R1以外の外部装置への伝達信号などに使用される。このように第2DC-DCコンバータ60は、メイン電源である第1DC-DCコンバータ40の駆動を補助する補助電源として機能する。本明細書では第2DC-DCコンバータ60はDC5V/10Aの補助電源出力を生成する。なお、この出力は用途に応じて、さらにDC-DC変換されてもよい。第2DC-DCコンバータ60の入力端子はPFC回路30の出力端子に接続される。第2DC-DCコンバータ60にはフライバック方式の絶縁型コンバータを採用することができる。フライバック方式の絶縁型コンバータの詳細な回路構成は既知であるため省略する。制御部80はPFC回路30、第1DC-DCコンバータ40及び第2DC-DCコンバータ60の稼働または停止を制御する。制御部80はマイクロプロセッサ及びロジック回路の少なくとも一方で構成される。制御部80は起動プログラム等の各種プログラム、または外部装置からの指示に従い、PFC回路30、第1DC-DCコンバータ40及び第2DC-DCコンバータ60の稼働または停止を制御する。本明細書では制御部80は第1DC-DCコンバータ40の稼働中はPFC回路30も稼動させ、第1DC-DCコンバータ40の停止中はPFC回路30を停止させる。PFC回路30の駆動による消費電力を低減する趣旨である。また、第1DC-DCコンバータ40の稼働とPFC回路30の稼働とが連動していれば、第1DC-DCコンバータ40の入力電圧範囲を狭く設計でき、第1DC-DCコンバータ40を高効率化できる。以下、第1DC-DCコンバータ40に、入力電圧がDC380Vのとき変換効率が95になるDC-DCコンバータが使用されるとする。第1DC-DCコンバータ40の停止中はPFC回路30も停止させるため、第1DC-DCコンバータ40の停止中に第2DC-DCコンバータ60を稼働させる場合、比較的広範囲の電圧が第2DC-DCコンバータ60に入力される可能性がある。従って、第2DC-DCコンバータ60の入力電圧範囲は比較的広く設計する必要があり、第2DC-DCコンバータ60の変換効率は第1DC-DCコンバータ40の変換効率より低くなる。以下、第2DC-DCコンバータ60に、入力電圧がDC380Vのとき変換効率が70になるDC-DCコンバータが使用されるとする。第2DC-DCコンバータ60が50Wの電力を出力するには、第2DC-DCコンバータ60に72Wの電力が入力される必要がある。PFC回路30から第2DC-DCコンバータ60に流れる電流I3は、PFC回路30の出力電圧がDC100VのときDC0.72Aとなり、PFC回路30の出力電圧がDC380Vのとき約DC0.19Aとなる。図2は、比較例に係る電源装置100の起動時の動作タイミングを説明するための図である。図2では電源装置100に入力される商用電源が100V、50Hzであるとする。電源装置100に交流電源10が供給されると、整流回路20及び停止中のPFC回路30を介して第2DC-DCコンバータ60に電流I3が流れ、第2DC-DCコンバータ60が起動する。その後、制御部80はPFC回路30及び第1DC-DCコンバータ40を起動させる。PFC回路30が起動するとPFC回路30の出力電圧が上昇し、PFC回路30から第2DC-DCコンバータ60に流れる電流I3が減少する。図2のA点、B点、C点は図1のノードA、ノードB、ノードCの電圧に対応する。図3は、本発明の実施の形態1に係る電源装置100の構成を示す図である。以下、実施の形態1に係る電源装置100と、比較例に係る電源装置100との相違点について説明する。実施の形態1に係る電源装置100は、比較例に係る電源装置100の構成に対して第3DC-DCコンバータ70、第2ダイオードD2及び第3ダイオードD3が追加された構成である。第3DC-DCコンバータ70は第2DC-DCコンバータ60の後段に接続される。即ち、第2DC-DCコンバータ60及び第3DC-DCコンバータ70は縦列接続される。第3DC-DCコンバータ70の入力端子は、第2DC-DCコンバータ60の出力端子に加えて、第1DC-DCコンバータ40の出力端子にも接続される。第3DC-DCコンバータ70の入力端子と、第2DC-DCコンバータ60及び第1DC-DCコンバータ40の出力端子との間にそれぞれ整流素子が挿入される。実施の形態1では整流素子として第2ダイオードD2及び第3ダイオードD3がそれぞれ挿入される。第2ダイオードD2のアノード端子は第2DC-DCコンバータ60の高電位側出力端子に接続され、カソード端子は第3DC-DCコンバータ70の高電位側入力端子に接続される。第3ダイオードD3のアノード端子は第1DC-DCコンバータ40の高電位側出力端子に接続され、カソード端子は第3DC-DCコンバータ70の高電位側入力端子に接続される。第3DC-DCコンバータ70にはフォワード方式またはフライバック方式の絶縁型コンバータを採用することができる。それらの詳細な回路構成は既知であるため省略する。なお、絶縁型のコンバータを採用することにより、第3DC-DCコンバータ70の低電位側基準電圧と第1DC-DCコンバータ40又は第2DC-DCコンバータ60の低電位側基準電圧とが異なる設計も可能となる。第2DC-DCコンバータ60及び第3DC-DCコンバータ70の縦列回路は、PFC回路30の出力を受け、制御電圧を生成する。実施の形態1では制御部80は、PFC回路30、第1DC-DCコンバータ40及び第2DC-DCコンバータ60に加えて、第3DC-DCコンバータ70の稼働または停止を制御する。制御部80は、PFC回路30及び第1DC-DCコンバータ40の停止中に制御電圧を生成する場合、第2DC-DCコンバータ60及び第3DC-DCコンバータ70を稼動させる。制御部80は、PFC回路30及び第1DC-DCコンバータ40の稼働中に制御電圧を生成する場合、第3DC-DCコンバータ70を稼働させ、第2DC-DCコンバータ60を停止させる。なお、第1DC-DCコンバータ40の出力電圧が第2DC-DCコンバータ60の出力電圧より高く設定されていれば、第1DC-DCコンバータ40の出力電圧が有効となるため、必ずしも第2DC-DCコンバータ60を停止させる必要はない。ただし、第2DC-DCコンバータ60が無負荷状態でも若干の電力を消費しており、第2DC-DCコンバータ60を停止させたほうが消費電力を低減できる。本明細書では第1DC-DCコンバータ40の出力電圧は上述したようにDC12Vに設定する。また、実施の形態1では第2DC-DCコンバータ60の出力電圧をDC10Vに設定する。このように、PFC回路30及び第1DC-DCコンバータ40の停止中は第2DC-DCコンバータ60の出力が有効となり、PFC回路30及び第1DC-DCコンバータ40の稼働中は第1DC-DCコンバータ40の出力が有効となる。第1DC-DCコンバータ40の出力電圧が第2DC-DCコンバータ60の出力電圧より高く設定されている場合、第1DC-DCコンバータ40から第3DC-DCコンバータ70に電圧を印加したほうが第2DC-DCコンバータ60から印加するより変換効率が高くなる。PFC回路30及び第1DC-DCコンバータ40の稼働中は第1DC-DCコンバータ40から電圧を印加することが可能である。ただし、第1DC-DCコンバータ40の停止中は第2DC-DCコンバータ60及び第3DC-DCコンバータ70の2段で制御電圧を生成することになるため、比較例に示した第2DC-DCコンバータ60単独で制御電圧を生成する場合より変換効率が低下する。この低下を最小限に抑えるため、変換効率が高い第3DC-DCコンバータ70を使用する必要がある。以下、第3DC-DCコンバータ70に、入力電圧がDC12Vのとき変換効率が95になるDC-DCコンバータが使用されるとする。PFC回路30及び第1DC-DCコンバータ40の稼働中において、第3DC-DCコンバータ70が50Wの電力を出力するには、第3DC-DCコンバータ70に約52.6Wの電力が入力される必要がある。第1DC-DCコンバータ40の出力電圧はDC12Vであるため、第1DC-DCコンバータ40から第3DC-DCコンバータ70に流れる電流I1は約DC4.38Aである。なお、第3ダイオードD3の電圧降下は無視して考えている。第1DC-DCコンバータ40の変換効率は95であるため、第1DC-DCコンバータ40が第3DC-DCコンバータ70に約52.6Wを供給するには、第1DC-DCコンバータ40はPFC回路30から約55.4Wの電力供給を受ける必要がある。このように実施の形態1に係る電源装置100では、PFC回路30及び第1DC-DCコンバータ40の稼働中にDC5V/10Aの補助電源出力を生成するために約55.4Wの電力が必要である。これに対して比較例に係る電源装置100では、PFC回路30及び第1DC-DCコンバータ40の稼働中にDC5V/10Aの補助電源出力を生成するために72Wの電力が必要である。従って、実施の形態1に係る電源装置100を使用することにより、その差、約16.6Wを低減できることになる。第1DC-DCコンバータ40の変換効率が第2DC-DCコンバータ60の変換効率より高く、かつその差が大きいほど、その低減幅は大きくなる。図4は、本発明の実施の形態1に係る電源装置100の起動時の動作タイミングを説明するための図である。電源装置100に交流電源10が供給されると、整流回路20及び停止中のPFC回路30、第2DC-DCコンバータ60及び第2ダイオードD2を介して第3DC-DCコンバータ70に電流I2が流れ、第3DC-DCコンバータ70が起動する。その後、制御部80はPFC回路30及び第1DC-DCコンバータ40を起動させる。PFC回路30が起動するとPFC回路30の出力電圧が上昇する。第1DC-DCコンバータ40が起動すると第1DC-DCコンバータ40から第3DC-DCコンバータ70に電流I1が流れ、第2DC-DCコンバータ60から第3DC-DCコンバータ70への電流I2が止まる。以上説明したように実施の形態1によれば、第2DC-DCコンバータ60及び第3DC-DCコンバータ70を縦列接続し、第3DC-DCコンバータ70の入力に第1DC-DCコンバータ40の出力電圧を印加可能に構成することにより、消費電力の増大を抑えながら、電源装置100を高効率化できる。即ち、第1DC-DCコンバータ40の停止中はPFC回路30も停止させて消費電力の増大を抑える。その場合でも第2DC-DCコンバータ60及び第3DC-DCコンバータ70により補助電源出力を生成できる。一方、第1DC-DCコンバータ40の稼働中は第2DC-DCコンバータ60及び第3DC-DCコンバータ70により補助電源出力を生成することにより、高効率化できる。その詳細な原理は既に記述した。図5は、本発明の実施の形態2に係る電源装置100の構成を示す図である。以下、実施の形態2に係る電源装置100と、実施の形態1に係る電源装置100との相違点について説明する。実施の形態2では、第3DC-DCコンバータ70の入力端子と第1DC-DCコンバータ40の出力端子との間に挿入される整流素子として、第3ダイオードD3ではなく第2MOSFETM2を使用する。また、第3DC-DCコンバータ70の入力端子と第2DC-DCコンバータ60の出力端子との間に挿入される整流素子として、第2ダイオードD2ではなく第1MOSFETM1を使用する。また、第1MOSFETM1及び第2MOSFETM2のオンオフを制御するための、第3インダクタL3、駆動回路90及びインバータIN1が追加される。第3インダクタL3はトランスT1の二次側に設置される。第1DC-DCコンバータ40の稼働中は第3インダクタL3に電流が流れ、第1DC-DCコンバータ40の停止中は第3インダクタL3に電流が流れない。駆動回路90は第3インダクタL3に電流が流れているときハイレベル信号を出力し、第3インダクタL3に電流が流れていないときローレベル信号を出力する。駆動回路90の出力信号は、第2MOSFETM2のゲート端子およびインバータIN1の入力端子に入力される。インバータIN1は駆動回路90の出力信号のレベルを反転させて、第1MOSFETM1のゲート端子に供給する。第1MOSFETM1及び第2MOSFETM2はNチャンネルのMOSFETである。MOSFETではソースからドレインに寄生ダイオードが形成される。従って、第1MOSFETM1及び第2MOSFETM2がオフの状態では、図3に示した実施の形態1に係る電源装置100の回路構成と同じである。第1DC-DCコンバータ40の稼働中、第2MOSFETM2はオンし、第1MOSFETM1はオフする。第1DC-DCコンバータ40の停止中、第2MOSFETM2はオフし、第1MOSFETM1はオンする。MOSFETがオンすると寄生ダイオードではなくチャネルを通じて電流が流れる。チャネルを通じて電流が流れると、寄生ダイオードによる電圧降下の影響を受けなくなる。以上説明したように実施の形態2によれば、実施の形態1の効果に加えて次の効果を奏する。即ち、第2ダイオードD2及び第3ダイオードD3による電圧降下分の電力損失が低減する。なお、第1MOSFETM1の代わりに図3に示した第2ダイオードD2を用い、インバータIN1を省略してもよい。第2DC-DCコンバータ60及び第3DC-DCコンバータ70により補助電源出力を生成する場合、第1DC-DCコンバータ40及び第3DC-DCコンバータ70により補助電源出力を生成する場合より、低効率であるため、第2ダイオードD2の電圧降下の寄与が小さくなる。従って、コストを優先して第2ダイオードD2の電圧降下対策は実施しないという設計が考えられる。以上、本発明を実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。第1DC-DCコンバータ40にフルブリッジ方式を採用する例を説明したが、ハーフブリッジ方式、プッシュプル方式、フォワード方式などを採用してもよい。