"半導体基板上にマトリックス状に配列した複数の磁気抵抗効果素子を備える半導体記憶装置であって、前記各磁気抵抗効果素子は、前記半導体基板上に形成された第1の磁性層と、前記第1の磁性層上に形成された非磁性層と、前記非磁性層上に形成された第2の磁性層とからなる積層構造を有し、隣り合う前記各磁気抵抗効果素子の間には、金属、又は磁性体材料からなる粉体が分散された絶縁膜が埋め込まれている、ことを特徴とする半導体記憶装置。前記金属、又は、前記磁性体材料は、Fe、Co、Ni、もしくはこれらの合金のいずれか1つを有する、ことを特徴とする請求項1に記載の半導体記憶装置。前記粉体は、前記絶縁膜の体積のうち10から40の体積を占めるように、前記絶縁膜に含まれることを特徴とする請求項1又は2に記載の半導体記憶装置。前記各磁気抵抗効果素子の側壁を覆う保護膜をさらに備える、ことを特徴とする請求項1から3のいずれか1つに記載の半導体記憶装置。前記各磁気抵抗効果素子の下に形成された下部磁気シールド膜と、前記各磁気抵抗効果素子の上に形成された上部磁気シールド膜とをさらに備える、ことを特徴とする請求項1から4のいずれか1つに記載の半導体記憶装置。本発明は、MTJ素子間の磁気的な干渉作用を遮断し、安定した動作を可能にし、且つ、容易に製造することができる半導体記憶装置を提供するものである。本発明の実施形態によれば、半導体記憶装置は、半導体基板上にマトリックス状に配列した複数の磁気抵抗効果素子を備え、前記各磁気抵抗効果素子は、前記半導体基板上に形成された第1の磁性層と、前記第1の磁性層上に形成された非磁性層と、前記非磁性層上に形成された第2の磁性層とからなる積層構造を有し、隣り合う前記各磁気抵抗効果素子の間には、金属、又は、磁性体材料が分散された絶縁膜が埋め込まれている。以下、図面を参照して、実施形態を説明する。ただし、本発明はこの実施形態に限定されるものではない。なお、全図面にわたり共通する部分には、共通する符号を付すものとし、重複する説明は省略する。また、図面は発明の説明とその理解を促すための模式図であり、その形状や寸法、比などは実際の装置とは異なる個所もあるが、これらは以下の説明と公知の技術を参酌して適宜、設計変更することができる。第1の実施形態以下、本実施形態を図1及び図2を用いて説明する。図1は、本実施形態の半導体記憶装置の平面図であり、図2は、図1におけるA-A ́の断面図である。以下、第1の実施形態から第3の実施形態においては、垂直磁化膜を用いた、スピン注入書き込み方式のMTJ素子磁気抵抗効果素子1を有するMRAM半導体記憶装置を例に説明するが、本発明は、これに限定されるものではなく、MTJ素子として、面内磁化膜を用いた面内磁化方式のMTJ素子でも良い。図1に示されるように、MTJ素子1は、コンタクトプラグ80を有する半導体基板10上に形成された半導体基板10上にマトリックス状に配列している。さらに、図2に示されるように、本実施形態のMTJ素子1は、半導体基板10上に形成された下部金属層11と、下部金属層11上に形成され、且つ、垂直磁化膜からなる記憶層第1の磁性層12と、記憶層12上に形成されたトンネル接合層非磁性層15と、トンネル接合層15上に形成され、且つ、垂直磁化膜からなる参照層第2の磁性層18と、参照層18上に形成されたキャップ層19とからなる積層構造を有する。さらに、隣り合うMTJ素子1の間には、粉体が分散された絶縁膜30が埋め込まれている。そして、MTJ素子1及び絶縁膜30の上には、層間絶縁膜不図示が設けられており、この層間絶縁膜内には、コンタクトプラグ不図示が設けられ、このコンタクトプラグは、MTJ素子1の上部電極層不図示と層間絶縁膜上の配線との間を電気的に接続している。また、隣り合うMTJ素子1は、この配線により電気的に接続することができる。さらに詳細には、この絶縁膜30は、MTJ素子1の間を電気的に分離しつつ、磁気シールドとしてMTJ素子1間の磁気的な干渉作用を遮断するものである。すなわち、この絶縁膜30は、MTJ素子1どうしの間に生じる磁気的なクロストークを抑制し、各MTJ素子1で発生するノイズからの影響を妨げることができる。この絶縁膜30中に分散する粉体は、金属又は磁性体材料からなり、例えば、Fe、Co、Ni、もしくは、CoFeB、NiFeといったこれらの合金からなるものとすることができる。その形状は、絶縁膜30中に分散させるために球状が好ましいが、多少角ばった形状でも良い。また、粉体の粒径が大きすぎると、MTJ素子1においてショートが生じる恐れがあり、加えて、MTJ素子1間に粉体が入り込まないこともあるため、その粒径は、5nmから数10nmであることが好ましい。さらに、絶縁膜30の絶縁性が維持されるように、絶縁膜30の体積のうち10から40の体積を占めるように、粉体は絶縁膜30に含まれることが好ましく、加えて、粉体は絶縁膜30中に均一に分散されることが好ましい。また、図1におけるA-A ́の断面に対応する、本実施形態の変形例の断面図である図3に示されるように、記憶層12とトンネル接合層15との間と、トンネル接合層15と参照層18との間に、それぞれ界面磁性膜14、16を形成しても良い。さらに、記憶層12と界面磁性層14との間、界面磁性層16と参照層18との間に、それぞれ拡散防止膜13、17を形成しても良い。この界面磁性膜14、16は、高い偏極率を持ち、この界面磁性膜14、16を有することにより、MTJ素子1はより大きなTMR効果を得ることができる。また、MTJ素子1が拡散防止膜13、17を設けることにより、半導体記憶装置の製造工程における、トンネル接合層15の結晶化熱処理、絶縁膜30の形成、RIEReactiveIonEtching、配線形成などの熱処理工程において、各層の構成金属元素の拡散することを防止し、ひいては記憶層12および参照層18の磁化特性、MTJ素子1の電気特性TMR効果を劣化させることを防止する。加えて、拡散防止膜13、17を設けることにより、界面磁界層14、16が、高いTMR効果を維持するための結晶性を保持することが可能となり、同様に、記憶層12、参照層18においては十分な垂直磁気異方性をもつための結晶性を保持することができる。なお、MTJ素子1の積層構造は、図2及び図3に示されるものに限定されるものではなく、様々な形態をとることができる。詳細には、下部金属層11は、Pt、Ir、Ru、Cu等から形成される。下部金属層11は、下部金属層11上に形成される記憶層12を形成するための配向制御膜として働くことができる。記憶層12としては、Fe、Co、Ni元素とCr、Pt、Pd、Ir、Rh、Ru、Os、Re、Auなどの元素あるいはそれらの合金が積層された人工格子の垂直磁化膜を用いることができる、具体的には、例えば、Co/Pt、Co/Pd、Co/Ruといった磁性体層と非磁性体層との組み合わせで積層された膜である。磁性体層の組成、磁性層と非磁性層との比率などにより磁化特性を調整できる。また、反強磁性体膜のPtMn、IrMn等を利用してRu膜と組み合わせて記憶層12を形成することもできる。トンネル接合層15としては、MgO、CaO、SrO、TiO、VO、NbO、Al2O3等を用いることができるが、NaCl構造を有する酸化物が望ましい。例えば、Fe、Co、Niなどを主成分とする合金、例えばアモルファスCoFeB合金構造上で結晶成長させると、100優先配向した絶縁膜からなるトンネル接合層15を得ることができる。また、トンネル接合層15は、例えば、膜厚を例えば10Å程度とし、その面積抵抗値を10Ωμm2とする。参照層18としては、FePd、FePt等のL10系規則性合金層を用いる。なお、これらの規則性合金層に、Cuなどの元素を加えて、規則性合金層の飽和磁化、異方性磁気エネルギー密度を調整することができる。キャップ層19としては、Ru、Ta等からなる膜を用いる。界面層磁性層14、16としては、NaCl構造の酸化物からなるトンネル接合層15の100面と、記憶層12及び参照層18との界面の整合性がよくなければならず、従って、界面層磁性層14、16として用いる材料としては、トンネル接合層15の100面との格子不整合が小さい材料を選択することが望ましい。例えば、このような材料として、CoFeBを用いる。さらに、先に説明したように、この界面磁性膜14、16は、高い偏極率を持ち、MTJ素子1は、この界面磁性膜14、16を有することにより、より大きなTMR効果を得ることができる。拡散防止膜13、17としては、Ti、Ta、W,Mo、Nb、Zr、Hf等の高融点金属や、これらの窒化物、炭化物からなる膜を用いることができる。先に述べたように、拡散防止膜13、17は、半導体記憶装置の製造工程における熱処理工程において、各層の構成金属元素の拡散することを防止し、ひいては記憶層12および参照層18の磁化特性、MTJ素子1の電気特性TMR効果等を劣化させることを防止する。また、界面磁界層14、16が、高いTMR効果を維持するための結晶性を保持することが可能となり、同様に、記憶層12、参照層18においては十分な垂直磁気異方性をもつための結晶性を保持することができる。このような半導体記憶装置は、以下のようにして作成される。まず、公知の方法によりMTJ素子1の積層構造を構成する各層を形成した後、積層構造の上に、SiO2、SiN等のハードマスクを形成し、フォトレジスト等を用いてハードマスクにパターンを形成し、そのパターンを用いて各層をMTJ素子1の積層構造として加工する。この加工には、例えば、IBEIonBeamEtchingによる物理的加工、あるいはRIEを用いる。なお、MgO等からなるトンネル接合層15が薄く、貴金属が用いられているため、加工の際にMTJ素子1の側壁にその残渣が付着し、それが原因となってMTJ素子1にリークが生じることがあるため、トンネル接合層15の部分については、テーパー角の最適化を行うことが好ましい。また、MTJ素子1の側壁に加工時の残渣が残らないように、加工条件、加工ガス種、後処理等を最適化することが好ましい。MTJ素子1を形成した後に、絶縁膜30を隣り合うMTJ素子1間を埋め込むように形成する。この際、塗布、CVDChemicalViperdeposition、スパッタ、コスパッタを用いることができる。詳細には、塗布による場合には、SOGSpinOnGlass中に粉体を分散させておき、MTJ素子1の間を埋め込むように塗布して、粉体が分散された絶縁膜30を形成することができる。この際、MTJ素子1の間のショートを防止し、MTJ素子1の間に均一に絶縁膜30を埋め込むことができるように、粉体は絶縁膜30中に均一に分散されることが望ましい。しかしながら、本実施形態はこれに限定されるものではない。例えば、本実施形態の半導体記憶装置の平面図において、MTJ素子1間の中央の部分に粉体が偏って分布していても良く、あるいは、本実施形態の半導体記憶装置の断面図において、MTJ素子1間の上部領域に粉体が偏って分布していても良い。これらの場合には、MTJ素子1間の絶縁を確保できるとともに、より磁気シールド効果を高めることが可能となる。CVD、スパッタ、コスパッタ等による場合には、絶縁膜30の材料と粉体の材料とを、同時に、もしくは、交互に成膜することにより、粉体が分散された絶縁膜30を形成することができるが、この場合、SiOx、SiN、AlOx、MgO等の絶縁材料、あるいはこれらの混合物の絶縁膜30の材料として利用することができる。この際、先に説明したように、粉体は、絶縁膜30の体積のうち10から40の体積を占めるように、絶縁膜30に含まれるようにすることが好ましい。そして、粉体が偏って分布するような絶縁膜30を、絶縁膜30の材料と粉体の材料とを同時に成膜して形成する場合には、それぞれの材料を常に同じ比率で供給しながら成膜するのではなく、その比率を変化させながら供給することにより、所望の絶縁膜30を得ることができる。また、絶縁膜30の材料と粉体の材料とを交互に成膜して形成する場合には、それぞれの積層膜厚を変化させることにより、所望の絶縁膜30を得ることができる。本実施形態によれば、磁気シールドとしてMTJ素子1間の磁気的な干渉作用を遮断する絶縁膜30を有することから、各MTJ素子1を構成する磁性体膜からでるもれ磁場が、隣接するMTJ素子1の磁化安定性、スイッチング特性などへ影響し、MTJ素子1の正常な動作を阻害するという問題を避けることができ、ひいてはMTJ素子1の安定した動作を可能にする。また、MTJ素子1に埋め込まれた絶縁膜30中に金属、又は、磁性体材料からなる粉体を分散して磁気シールドを形成することから、大幅に製造プロセスを変更することなく、容易に製造することができる。さらに、本実施形態によれば、絶縁膜30の絶縁性が維持されるように、5nmから数10nmの粒径の粉体を、絶縁膜30の体積のうち10から40の体積を占めるように、絶縁膜30に含まれるようにしているため、絶縁膜30は、MTJ素子1の間を電気的に分離することができる。第2の実施形態本実施形態は、MTJ素子の側壁を覆う保護膜をさらに有する点で第1の実施形態と異なる。この保護膜により、より確実に、MTJ素子1の間のショートを避けることができる。以下、本実施形態を図4及び図5を用いて説明する。図4は、本実施形態の半導体記憶装置の平面図であり、図5は、図4におけるA-A ́の断面図である。ここでは、第1の実施形態と共通する部分については、説明を省略する。図4に示されるように、MTJ素子1は、半導体基板10上にマトリックス状に配列しており、さらに、図5に示されるように、個々のMTJ素子1の側面及び上面を覆うような保護膜20を有する。さらに、隣り合うMTJ素子1の間には、金属、又は、磁性体材料が分散された絶縁膜30が埋め込まれている。保護膜20は、上部電極層不図示と下部電極層11との絶縁を維持するために絶縁性の材料からなることが好ましい。絶縁性の材料としては、例えば、Al2O3、SiO2、TiOx、SiNがある。このような保護膜20は、MTJ素子1の側壁及び上面を覆うように形成されるが、この際、MTJ素子1の各層に対してダメージを与えないようにするため、ALDAtomicLayerDeposition、CVD、PVDPhysicalVaporDeposition等を用いることが好ましい。本実施形態によれば、第1の実施形態と同様に、MTJ素子1の間を電気的に分離しつつ、磁気シールドとしてMTJ素子1間の磁気的な干渉作用を遮断する絶縁膜30を有することから、各MTJ素子1を構成する磁性体膜からでるもれ磁場が、隣接するMTJ素子1の磁化安定性等へ影響し、MTJ素子1の正常な動作を阻害するという問題を避けることができ、ひいてはMTJ素子1の安定した動作を可能にする。また、MTJ素子1に埋め込まれた絶縁膜30中に金属、又は、磁性体材料からなる粉体を分散して磁気シールドを形成することから、大幅に製造プロセスを変更することなく、容易に製造することができる。さらに、本実施形態によれば、MTJ素子1を保護膜で覆うことにより、より確実に、MTJ素子1の間のショートを避けることができる。第3の実施形態本実施形態は、MTJ素子1の下に形成された下部磁気シールド膜70と、MTJ素子1の上に形成された上部磁気シールド膜71とを有する点で第1の実施形態と異なる。この下部磁気シールド膜70及び上部磁気シールド膜71により、主として外部環境からの磁場の影響を抑制することができる。以下、本実施形態を図6及び図7を用いて説明する。図6は、本実施形態の半導体記憶装置の平面図であり、図7は、図6におけるA-A ́の断面図である。ここでは、第1の実施形態と共通する部分については、説明を省略する。図6に示されるように、MTJ素子1は、半導体基板10上にマトリックス状に配列しており、さらに、図7に示されるように、MTJ素子1の下には下部磁気シールド膜70が形成され、MTJ素子1の上には上部磁気シールド膜71が形成されている。さらに、隣り合うMTJ素子1の間には、金属、又は、磁性体材料からなる粉体が分散された絶縁膜30が埋め込まれている。下部磁気シールド膜70及び上部磁気シールド膜71は、Co、Fe、CoFeB、Ni、NiFeなどの金属、磁性体膜からなることが好ましい。下部磁気シールド膜70及び上部磁気シールド膜71は、以下のようにして作成される。半導体基板10上に、金属、又は、磁性体膜を成膜し、下部磁気シールド膜70を形成する。その際には、スパッタ法等を用いることができる。その下部磁気シールド膜70上に下部金属層11を形成する。下部磁気シールド膜70をMTJ素子1の断面よりも大きな面積を有するものとして形成しても良く、また、下部金属層11に直接接するように形成せず、下部金属層11と電気的に絶縁された状態で形成してもよい。この場合、一度パターニングを行うこととなる。さらに、MTJ素子1の下ではなく、MTJ素子1の形成される部分を囲むように、半導体基板10上に下部磁気シールド膜70を形成しても良い。さらに、第1の実施形態と同様に、公知の方法によりMTJ素子1の積層構造を構成する各層を形成し、この各層をMTJ素子1の積層構造として加工する。さらに、キャップ層19の上に、下部磁気シールド膜70と同様の方法で、上部磁気シールド膜71を形成する。なお、このようにキャップ層19に接するように上部磁気シールド膜71を形成するかわりに、キャップ層19と電気的に接しない状態で形成してもよく、例えば、キャップ膜19上に第2の実施形態の保護膜20を形成し、保護膜20上に形成しても良い。この場合、保護膜20のカバレッジが良好であれば、その上に直接上部磁気シールド膜71を形成することができ、保護膜20のカバレッジが悪いときには、保護膜20を覆う絶縁膜をCVD等で形成し、その上に上部磁気シールド膜71を形成することができる。本実施形態によれば、第1の実施形態と同様に、MTJ素子1の間を電気的に分離しつつ、磁気シールドとしてMTJ素子1間の磁気的な干渉作用を遮断する絶縁膜30を有することから、各MTJ素子1を構成する磁性体膜からでるもれ磁場が、隣接するMTJ素子1の磁化安定性等へ影響し、MTJ素子1の正常な動作を阻害するという問題を避けることができ、ひいてはMTJ素子1の安定した動作を可能にする。また、MTJ素子1に埋め込まれた絶縁膜30中に金属、又は、磁性体材料からなる粉体を分散して磁気シールドを形成することから、大幅に製造プロセスを変更することなく、容易に製造することができる。さらに、本実施形態によれば、この下部磁気シールド膜70及び上部磁気シールド膜71により、主として外部環境からの磁場の影響を抑制することができる。なお、上記の第1から第3の実施形態においては、下に記録層12、上に参照層18と積層したMTJ素子1として説明したが、これに限るものではなく、記録層12と参照層18の位置を入れ替えても良い。また、第1から第3の実施形態においては、半導体基板10は、必ずしもシリコン基板でなくてもよく、他の基板でも良い。もしくは、このような種々の基板上に半導体構造等が形成されたものでも良い。本発明の実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。"