複数のパイプライン相互接続集積回路ICダイと前記複数のパイプライン相互接続ICダイの外側に配置されるウエハレベル試験アクセスメカニズムTAM送受信機回路とを備えるウエハであって、各パイプラインにおける複数のダイは隣のダイからのスキャン済み出力試験データを受信するように接続され、前記ウエハレベルTAM送受信機回路はICダイの当該複数のパイプラインの各々に動作可能に結合されて入力試験データを並列に前記複数のパイプラインに供給すると共に前記複数のパイプラインの各々からの試験結果を提供するウエハ。パイプラインにおける前記複数のダイの間でのパイプライン試験情報相互接続を提供するパイプラインダイ試験相互接続パスを備え、前記複数のダイの各々は、前のダイからのスキャン入力試験データを受信し、次のダイに対してスキャン出力試験データを供給し、及び前記次のダイへ一致/不一致データを供給するように、前記パイプラインダイ相互接続パスを介して結合される請求項1のウエハ。前記ICダイの各々は、前のICダイからの試験データを被試験内部論理へ選択的に供給するように動作する試験入力選択論理と、前記ICダイ上の論理からの試験データ出力を前のダイからの出力試験データと比較すると共に当該比較に基づくスティッキービット情報を提供するように動作する比較器論理と、前記比較器論理に及び前のダイからの一致/不一致データに動作可能に結合されると共に次のダイに対する少なくとも1つの一致/不一致ビットを出力するように動作する一致/不一致ビット論理と、を備える請求項1のウエハ。前記ICダイの各々は、前記入力試験データをスキャン入力データとして次のダイに供給するパイプラインフロップの第1のセットと、スキャン出力データを前記次のダイに供給するパイプラインフロップの第2のセットと、前のダイからの一致データを受信するように動作可能に結合されるパイプラインフロップの第3のセットと、を備える請求項3のウエハ。前記試験選択入力論理は、前のダイからの試験入力データを受信するように結合される入力と、前記ICダイの少なくとも第1の入力/出力パッドに動作可能に結合されるTAM選択入力と、前記ICダイの少なくとも第2の入力/出力パッドに動作可能に結合される入力と、前記ICダイにおけるパイプライン論理に動作可能に結合される出力と、を有するマルチプレクサ論理を備え、前記出力は次のダイに動作可能に結合される請求項3のウエハ。ICダイの前記複数のパイプラインは前記ウエハレベル試験アクセスメカニズムTAM送受信機回路のウエハレベル入力データ受信論理及びウエハレベル出力データ送信論理の間に配置され、前記ウエハレベル入力データ受信論理及び前記ウエハレベル出力データ送信論理は前記ウエハの周辺部上に配置される請求項1のウエハ。前記複数のダイの各々は前記入力試験データを供給するスキャン入力ポートを備え、前記スキャン入力ポートは試験モードの間にコマンド情報を供給するコマンドポートを備える請求項6のウエハ。スティッキービット捕獲論理と、隣接ダイスキャン出力情報のダイ上比較をバイパスするように動作する隣接ダイ比較バイパス論理と、を備える請求項1のウエハ。複数のパイプライン相互接続集積回路ICダイと前記複数のパイプライン相互接続ICダイの外側に配置されるワイヤレスウエハレベル試験アクセスメカニズムTAM送受信機回路とを備えるウエハであって、各パイプラインにおける複数のダイは隣のダイからのスキャン済み出力試験データを受信するように接続され、前記ワイヤレスウエハレベルTAM送受信機回路はICダイの当該複数のパイプラインの各々に動作可能に結合されて入力試験データを並列に前記複数のパイプラインに供給すると共に前記複数のパイプラインの各々からの試験結果をワイヤレスで提供するウエハ。パイプラインにおける前記複数のダイの間でのパイプライン試験情報相互接続を提供するパイプラインダイ試験相互接続パスを備え、前記複数のダイの各々は、前のダイからのスキャン入力試験データを受信し、次のダイに対してスキャン出力試験データを供給し、及び前記次のダイへ一致/不一致データを供給するように、前記パイプラインダイ相互接続パスを介して結合される請求項9のウエハ。前記ICダイの各々は、前のICダイからの試験データを被試験内部論理へ選択的に供給するように動作する試験入力選択論理と、前記ICダイ上の論理からの試験データ出力を前のダイからの出力試験データと比較すると共に当該比較に基づくスティッキービット情報を提供するように動作する比較器論理と、前記比較器論理に及び前のダイからの一致/不一致データに動作可能に結合されると共に次のダイに対する少なくとも1つの一致/不一致ビットを出力するように動作する一致/不一致ビット論理と、を備える請求項9のウエハ。前記試験選択入力論理は、前のダイからの試験入力データを受信するように結合される入力と、前記ICダイの少なくとも第1の入力/出力パッドに動作可能に結合されるTAM選択入力と、前記ICダイの少なくとも第2の入力/出力パッドに動作可能に結合される入力と、前記ICダイにおけるパイプライン論理に動作可能に結合される出力と、を有するマルチプレクサ論理を備え、前記出力は次のダイに動作可能に結合される請求項11のウエハ。ICダイの前記複数のパイプラインは前記ウエハレベル試験アクセスメカニズムTAM送受信機回路のウエハレベル入力データ受信論理及びウエハレベル出力データ送信論理の間に配置され、前記ウエハレベル入力データ受信論理及び前記ウエハレベル出力データ送信論理は前記ウエハの周辺部上に配置される請求項9のウエハ。スティッキービット捕獲論理と、隣接ダイスキャン出力情報のダイ上比較をバイパスするように動作する隣接ダイ比較バイパス論理と、を備える請求項9のウエハ。集積回路ICダイを含むウエハを試験するためのシステムであって、被試験ウエハに入力試験データを供給すると共に前記被試験ウエハからの出力試験結果データを取得するように動作するコンピュータベースの試験機ユニットを備え、前記被試験ウエハは複数のパイプライン相互接続集積回路ICダイと前記複数のパイプライン相互接続ICダイの外側に配置されるウエハレベル試験アクセスメカニズムTAM送受信機回路とを備え、各パイプラインにおける複数のダイは隣のダイからのスキャン済み出力試験データを受信するように接続され、前記ウエハレベルTAM送受信機回路はICダイの当該複数のパイプラインの各々に動作可能に結合されて入力試験データを並列に前記複数のパイプラインに供給すると共に前記複数のパイプラインの各々からの試験結果を提供するシステム。複数の集積回路ICダイを含むウエハを試験する方法であって、複数のパイプラインICダイの外側に配置されるウエハレベル試験アクセスメカニズムTAM送受信機回路を備えるウエハに入力試験データをワイヤレスで伝達して入力試験データを並列にICダイの当該複数のパイプラインに供給することと、現在の被試験ダイからの出力試験データをパイプラインにおける隣接ダイと比較することと、前記入力試験データの伝達に応答する前記ウエハからの試験結果データをワイヤレスで送ることと、を備える方法。前記複数のダイを前記ウエハから分離することと、試験の間に前記複数のダイの間でパイプライン試験情報相互接続を提供するパイプラインダイ試験相互接続点を終端することと、を備える請求項16の方法。ICダイのパイプライン内の少なくとも1つのダイによる隣接ダイスキャン出力情報のダイ上比較を選択的にバイパスすることを備える請求項16の方法。ICダイのパイプライン内からダイ毎の一致/不一致情報を生成することと、前記一致/不一致情報を当該ワイヤレス試験結果データの一部として出力することと、を備える請求項16の方法。パイプラインにおける隣接ICダイからの一致ビットの論理積をとって結果を生成することと、前記結果に基づくダイ障害を決定することと、を備える請求項16の方法。従って、改良されたダイ構造並びに上記問題の1つ以上に対処する試験システム及び方法に対する要求が存在する。簡潔には、複数のパイプラインを形成する複数のパイプライン相互接続集積回路ダイを含むウエハが開示される。各パイプラインにおける複数のダイは、パイプラインにおける隣接ダイからのスキャン済み出力試験データを受信するように接続される。複数のパイプライン相互接続ICダイの外側に配置されるウエハレベル試験アクセスメカニズムTAM送受信機回路は、パイプラインの各々に共通に接続されて、入力試験データを並列に複数のパイプラインに供給する。ウエハレベル試験アクセスメカニズム送受信機回路はまた、パイプラインの各々からの出力試験結果を、コンピュータ化された試験システムによる評価のために提供する。1つの実施形態においては、ウエハレベル試験アクセスメカニズム送受信機回路は、ウエハ上の多重パイプラインを通過させられるべき試験データをワイヤレスで受信するようにワイヤレスであり、またパイプラインの各々からの試験結果を送信するワイヤレス送信回路を含む。ウエハ上では、パイプラインにおけるダイは、パイプラインにおける複数のダイの間でパイプライン試験情報相互接続を提供するパイプラインダイ試験相互接続パスと相互接続される。数ある利点の中でも特に、試験アクセスメカニズム送受信機回路は、ウエハ上の全てのダイに対してパイプライン化と共に試験刺激をブロードキャストする能力を提供する。加えて、ダイの試験応答は、その隣のダイと比較されてそれらが一致するか否かを決定してよい。1つの例においては、各ダイは、その応答がその隣の応答と一致するかどうかを試験の終了まで表示する一致/不一致ビットを有する。不一致の場合には、ダイの1つを直接的に観察することによって、欠陥のあるダイを決定するために、更なる隔離が行われてよい。数ある利点の中でも、ウエハレベル試験時間の低減が特に高歩留まりシナリオにおいて生じ得る。構造は、従来の試験方法と後方互換性のあるものであってよい。提案される技術は、それがウエハレベル試験を行うのに要する時間及びコストを低減することができる。1つの例においては、複数のダイの各々は、前のダイからのスキャン入力試験データを受信し、次のダイに対してスキャン出力試験データ予測結果データとも称されるを供給し、及び次のダイへ一致/不一致データを供給するように、パイプラインダイ相互接続パスを介して結合される。ダイの各々はまた、パイプラインにおける欠陥のあるダイを表す不一致が生じるときにJTAGベースの試験相互接続によるリトリーバルのためのスティッキービットを記憶するスティッキービット論理を含んでいてよい。パイプライン内の個々のダイが欠陥のあるものとして試験の最後に識別されると、追加の試験データの経路付けが、試験プローブを介して又は必要であればダイを再試験するための他の適切な技術を介してもたらされてよい。1つの例においては、例えば前のICダイから被試験内部論理へ試験データを選択的に供給する試験入力選択論理を含む追加的な回路が各ダイ内で用いられる。比較器論理は、ICダイ上の論理からの試験データ出力を前のダイからの出力試験データと比較し、そして比較に基づくスティッキービット情報例えばスティッキービットを提供してよい。また、一致/不一致ビット論理は、比較器論理に及び前のダイからの一致/不一致データに結合されて、前のダイが試験に通過したかどうかを示す一致又は不一致ビットのいずれかを次のダイに対して出力する。また、パイプラインフロップがダイ上に配置されてもよく、パイプラインにおける1つの隣接ダイから別の隣接ダイへ情報を渡すために適切なタイミングを設けるための遅延フロップとして動作することが必要である場合には、パイプラインフロップは試験されると共に反復されてよい。加えて、ダイにおけるスキャン入力ポートは入力試験データを供給し、またスキャン入力ポートは、試験モードの間にコマンド情報を供給するコマンドポートを含んでいてよい。更に、隣接ダイスキャン出力情報のダイ上比較をバイパスするために、隣接ダイ比較バイパス論理が用いられる。図1は試験目的でパイプライン形式に動作可能に結合される複数の集積回路ダイ102、104及び106を含むウエハ100の1つの例を示す。別のセットのICダイ108、110及び112も試験目的でパイプライン形式に接続される。同様にダイ114、116及び118の第3のセットが試験目的でパイプライン形式に接続される。パイプライン化された複数の集積回路ダイの複数のセットは、ウエハレベル試験アクセスメカニズムTAM送受信機回路120及び122に並列に結合される。ウエハレベル試験アクセスメカニズム送受信機回路120及び122は、複数のパイプライン化されたICダイに結合されて、例えば、複数のパイプライン化されたICダイに入力試験データを供給し、そしてパイプラインからウエハ毎レベルでの試験結果を受信する。この例では、ウエハレベルTAM送受信機回路120は、例えば接触プローブを介してコンピュータ試験機ユニットから試験パターンを受信するウエハレベル入力データ受信論理である。TAM送受信機回路部分122は、結果として得られる試験データをコンピュータ試験機ユニットへ出力するウエハレベル出力データ送信論理である。複数のパイプライン化されたICダイ102~118は、ウエハレベル試験アクセスメカニズム送受信機回路のウエハレベル入力データ受信論理120及びウエハレベル出力データ送信論理122の間に配置される。ウエハレベル入力データ受信論理120及びウエハレベル出力データ送信論理122は、ウエハ100の周辺部上に配置され且つダイ102~118内には配置されない。ウエハレベル入力データ受信論理120は、フロントエンド集積回路ダイ102、108及び114へ試験パターンを並列に送信する送信機論理として考えられてもよい。試験の後にダイがウエハから切り出されると、ダイ間のパイプラインダイ試験相互接続パス124は切断される。パイプラインダイ試験相互接続パス124それ自体は、この例では複数のダイ102、104及び106の間でのパイプライン相互接続を提供する。1つのウエハ上で任意の適切な数の相互接続及びダイが用いられ得ることが認識されるはずである。代替的な実施形態においては、プローブ接点を用いる代わりに、ウエハレベル試験アクセスメカニズム送受信機回路120及び122は、コンピュータベースの試験機ユニットとの通信に関してワイヤレスに受信及び送信を行うワイヤレス送信機及び受信機を含み得る図8参照。図2はダイ104の1つの例を示している。ダイ104は、202で示されるダイ上の入力/出力パッドを介してアクセス可能なTAM選択ノード200を含む。ダイ104はまた、1つの例においてはスキャン入力線206を介して前のダイからのスキャン済み入力データを受信するスキャン済み入力ポートである試験選択入力論理204を含む。試験選択入力論理204への他の入力は、208で示されるパッドを介してIOパッド202からもたらされ得る。試験選択入力論理204は、スキャン入力データとも称される試験データを前のダイからパイプライン内の最初のダイである場合にはTAM120から直接的に被試験内部論理210へ選択的に供給する。この例では、入力された試験データをスキャン入力データとして214で示される相互接続パスを介して次のダイへ及びコア論理210へ供給するためのパイプラインフロップ212が含まれる。パイプラインフロップ216及び230は、パイプラインフロップ212に対応する遅延補償パイプラインフロップとして機能する。ダイ104はまた、スキャン出力データを次のダイへ218で示される相互接続を介して供給する第2のセットのパイプラインフロップ216を含む。加えて、第2のパイプラインフロップ216の出力は、IOパッド202へ供給される。ダイはまた、被試験内部論理210からの試験データ出力を前のダイによって供給された出力試験データ222と比較する比較器論理220を含む。出力試験データ222は前のダイからのスキャン出力とも称される。比較器論理220は、一致/不一致ビット224をAND論理240へ供給し、またJTAGインタフェースによって読まれ得るスティッキービット228を提供する。加えて、第3のセットのパイプラインフロップ230は、前のダイからの一致/不一致ビット232を受信し、また一致ビット情報234をAND論理226240へ出力する。一致/不一致ビット論理240、この例ではAND論理は、データ236として示される次のダイのための少なくとも1つの一致/不一致ビットを出力する。動作においては、I/Oパッド202を介して試験機によってTAM選択ビット250がセットされて、ウエハレベルTAM動作を選択すべくセットする。このビットのセッティングは、パッド208を介するI/Oパッドからのビットの代わりに前のダイからのスキャン入力を受信するように試験選択入力論理204を制御する。従って、TAM120によって入力試験データがスキャン入力及び最初のダイに供給されると、パイプラインは、データ214として示されるように入力データを次のダイへパイプライン方式で送る。各ダイのスキャン出力データ219は、比較器論理220によって前のダイのそれ222と比較され、そして当該出力224はAND論理240へ供給され、不一致が検出される場合にはスティッキービット228がセットされる。一致が生じる場合には、一致ビット224は前のダイからの一致ビット232との論理積がとられる。後述するように、予測値が未知である場合において、前のダイからのスキャンアウトデータの比較を回避するためにマスキングが必要であるときには、例えば図3に示されるように、出力データをマスクするために、JTAGインタフェースを介するマスクレジスタがセットされてよい。全てのパイプラインは同時に試験されるので、ダイは並列に試験される。電力及びクロックピンはダイレベル図示せずで直接的に接続され、また後述するように従来の試験システムが用いられている場合には、ダイレベルで発生させられる試験パターンは、全てのダイに同じ試験パターンが適用されるように、ウエハレベルに適用される前にトランスレートされるべきである。ここで用いられるビットは、フロップ又はレジスタ等のビットを保持する構造を参照してもよい。図3は、JTAGインタフェースが、ダイがアクティブにされるべきかパイプライン内でバイパスされるべきかを選択し、セットされているスティッキービット228を捕獲し、そしてダイがパイプラインにおける最初のダイであり又はバイパスされるべきである場合に比較回路220をバイパスすることを可能にするために用いられる追加的な論理を示している。JTAGレジスタ制御を介してダイ選択ビット300はダイがアクティブであるべきかどうかを選択する。例えばこのビットが論理1にセットされている場合、ダイはアクティブであるとして表示されてよく、また試験されるパイプライン内の複数のダイの一部となってよい。一方、ビットが0にセットされている場合には、このビットは、マルチプレクサ302が前のダイからバイパスフロップ216へのスキャン出力を通過させると共に前のダイからのスキャン出力データ222をフロップ309によりダイの外で通過させるための選択ビットとして機能する。バイパスするようにダイ選択ビットがセットされている場合には、比較もまたバイパスされて、フロップ309が出力データ222を捕獲する。非比較JTAGビット306は、ダイがパイプラインにおける最初のダイである場合には論理1にセットされてよく、またパイプラインにおける他の全てのダイに対しては0としてセットする。このビットは、最初のダイは前のダイからの出力を比較しないので、比較回路220をバイパスさせる。JTAGダイ障害スティッキービット308は、スティッキービットデータの捕獲を生じさせる。前述したように、現在のダイ及び前のダイのスキャンアウトデータの間に不一致がある場合、スティッキービットは1にセットされる。図示されるように、ボア論理310は、ダイがパイプラインにおける最初のダイであるモードの間、マルチプレクサ312を制御する。mux314は、TDIと前のコアからのとの間で又は必要であればI/Oパッドからとの間で選択する。スティッキービット228即ち障害を表示しているは、試験の最後にレジスタ300、306及び308による他のデータと共にシフトアウトされる。図示はしないが、レジスタ300、306及び308からのデータをTDOポートの外へ渡すためにマルチプレクサが用いられてよい。図4は複数のダイ104及び106の相互接続を示している。ウエハ上のダイ106及び全てのダイは図2に示される同じ試験サポート論理を含むので、再度番号は付さないこととする。図4及び図5を参照すると、動作において、図3に示されるダイの各々は試験の間、次のように動作する。この例においては、TAMは、ウエハへの試験データ及びウエハからの試験結果を通信するブルートゥース型の短距離ワイヤレス送信機及び受信機等のワイヤレス送信機及び受信機を含む。図示されるように、方法は、ブロック500に示されるようにウエハレベルTAM回路120へ入力試験データをワイヤレスで伝達することを含む。ブロック502に示されるように、方法は、現在のダイからの出力試験データをパイプラインにおける隣のダイと比較することを含む。例えば、比較器220は、データ219で示されるダイの被試験コア論理からの現在の試験データを上述した前のダイからのデータ222と比較する。方法は、TAM受信機回路122が多重パイプラインのためのウエハからの試験結果データをワイヤレスで送信することを含む。TAM122は、ダイからのデータを集め、当該情報を試験機へ送信する。コンピュータ試験システムは次いでウエハレベル試験データを評価し、例えばダイの1つが前のダイとは異なる値を有していることをスティッキービットが示していたかどうかを決定するために、データをダイ毎レベル情報へとトランスレートする。ダイの1つが前のダイとは異なる値を有していることをスティッキービットが示していた場合には、TAM120及び122を介する接触プローブ又はワイヤレス通信を用いて再試験することにより、障害を確認するための個々のダイ試験が可能になる。方法は、ウエハが試験された後に、既知の技術を用いて複数のダイをウエハから分離することと、例えば下記の図9に示されるようにパイプラインダイ試験相互接続点124を終端することと、を含む。JTAGバイパスビット304は、複数のICダイのパイプライン内での1つのダイによる隣接ダイスキャン出力情報のダイ上比較を選択的にバイパスするためにセットされる。各ダイは、複数のICダイのパイプライン内からの比較器220によるダイ毎一致/不一致情報を生成し、一致ビットを次のダイへ渡す。不一致情報は、JTAGインタフェースを介して又は他の適切なメカニズムを介して読まれ得る。ウエハは一致又は不一致情報をTAM受信機122TAM受信機122はデータを試験機120へ送るので試験機から見ると送信機と称されてもよく、また試験機はTAM122によって送信されるデータを受信するので受信機と称されてよいへ出力し、TAM受信機122は次いでそれをワイヤレス試験結果データとしてワイヤレスで送信する。加えて、スキャン出力データも提供される。動作の方法はまた、パイプラインにおける隣接するICからの一致ビットの論理積をとって結果を生成することと、その結果に基づくダイ障害を決定することと、を含む。例えばダイからの一致ビットがない場合には、前のダイと比較して障害を表示するスティッキービットがセットされる。試験の最中におけるTAM選択ビット200は、ウエハTAM送受信機回路動作を選択するように選択されている。入力試験刺激又は試験データは、各ダイからの出力が別のダイへの入力としての役割を果たすので、ダイの各々へと交互に送られる。各ダイのスキャン出力データは、比較器によって前のダイのスキャン出力データと比較される。不一致がある場合には常にスティッキービットがセットされる。一致ビットはダイ毎に計算され、そして他のダイの一致ビットとの論理積をとられる。スキャン入力ポートはまた、コマンドポートを含む。コマンドポートを介して、ダイは比較器動作をマスクするマスクレジスタをロードするように命令される。マスキングは、典型的には、予測値が未知である場合にスキャンアウトデータの比較を回避するためになされる。スキャンデータ及びTAMの動作のパイプライン化のために、単一のダイに対する試験パターンは、TAM120によって利用されるウエハレベルの複数のパターンへとトランスレートされることが望ましい。例えば、トランスレータは、コアレベルパターンにおける任意の初期化シーケンスを除いてパターンデータをトランスレートすることだけを必要とする。開始シーケンスは、ダイレベルパターンが機能することが期待され得ると共にTAMがその所望のモードで有効化されるような状態にウエハをセットアップするように構成される。これらのパターンは、試験機へ送られ得るし、またチップを試験するためにトランスレータパターンと共に用いられ得る。システムを既存のシステムと後方互換性のあるものにするために、障害データを集めてダイレベルパターンデータのコンテクストへと逆トランスレートする障害診断システムを利用することが望ましいであろう。逆トランスレーション機能は、全ウエハ障害ログを入力としてよく、また対応する等価ダイレベル障害データを出力としてよい。このことは当業者には明白なはずである。また、ダイにおけるコア論理の設計及びモデリングによっては、スキャン測定データの各ビットは、必ずしも確定的には予測可能ではないかもしれない。このことは、例えば自動試験機によって生成されるパターンは、ダイの全てのアンロードサイクルに対して計算される予測値を有していない可能性があることを意味する。これらの不確定なスキャンダイのビットに対しては、試験ツールは通常は文字xを用いて、データが論理値の1又は0のいずれになるのかが未知であることを表示する。幾つかのxビットは、同一のダイの異なる瞬間で異なることが判明する場合がある。この場合、上述した比較器はこの違いを検出して、ダイの間での不一致を一致信号出力及びスティッキービットにおいて表示する。予測不可能であると予想されるビット値に対して比較器がダイ不一致のフラグを立てることは望ましくないところ、上述の付加的な特徴は、比較器がそのようなビットに対してマスクされることを可能にする。このことは、マスクレジスタがマスクパターンを記憶すると共に比較論理へと供給して、マスクパターンがなければ不一致になる可能性のあるサイクルのデータをオーバーライドすることによって達成される。マスクレジスタは、マスキングがチャネル毎及びサイクル毎に適用されることができ、追加的な既知のデータを不必要にマスクすることなしに所望のxビットがマスクされることを可能にするように構成される。マスクレジスタは、JTAGインタフェースを介してアドレス可能であってよい。チャネル毎/サイクル毎ベースで行われるこのマスクは、上述したようなコマンドによって行われてよい。最初のダイがバイパスされる場合において、最初のダイにおける比較をマスクするためにJTAGマスクレジスタが用いられるときには、第2のダイのマスクビットはセットされるべきである。図6は別の例のダイ500を示しているが、この構成においては、スキャン入力データ及び予測データは全てのダイへ送られ、内部パイプラインフロップは用いられていない。各ダイにおけるパイプライン段階は任意である。この例では、図2に示されるパイプラインフロップは用いられていない。むしろ、次のダイへのスキャン入力502は、パイプラインフロップ212を経由せずに通過させられる。また、比較器論理220へは、前のダイからの予測データスキャン出力とも称される504が入力される。基本ダイ210から出力されるデータはスキャンアウトデータである。このデータは次のダイへは供給されない。むしろ、このデータは、何ら修正されずに比較器及びIOパッドにのみ供給される。504からの予測データは508へ送られる。従って504からのデータはスキャン出力と称される。前述における実装においては、302の出力は最終的には被試験基本コアからもたらされ、この出力はスキャン出力と称される。504からのデータは、506として示される次のダイへの予測データとして用いられる。この例では、スキャンアウトデータは直接的に予測データと比較される。不一致があれば常にスティッキービット228がセットされる。前述したように一致ビットはダイ毎に計算され、そして他のダイの一致ビットとの論理積をとられる。予測データについては、この例における各予測データ値は2ビットからなる。00は値0を表し、11は値1を表し、そして値01は予測値が未知のXであることを表す。予測データがXで指定されている場合には常に比較器220による比較は行われない。上述したように全てのダイは並列に試験される。図7は500に示されるダイと同様の複数のダイの相互接続を示しており、これらは図示されるようにウエハレベル相互接続を介して相互接続される。図6及び7に示されるダイを用いる試験動作の動作の方法は、ウエハTAMを選択するために選択ビットをセットすることを含む。スキャン入力データ及び予測データは、コンピュータベースの試験機ユニットによって全てのダイへ送られる。被試験論理210からのスキャンアウトデータは、比較器220によって前のダイからの予測データ504と直接的に比較される。不一致がある場合には常にスティッキービット228がセットされる。一致ビット/不一致ビット224は、AND論理226によって他のダイからのビットとの論理積をとられる。前述したように、予測データ値は2ビットを計算する。図8を参照すると、この例では集積回路ダイの複数のパイプラインのそれぞれに対応するワイヤレス受信機802、804及び806を含むワイヤレス受信機モジュールであるウエハレベル試験アクセスメカニズム送受信機回路120が示されている。ワイヤレス受信機802~806は、例えばブルートゥース型ワイヤレス受信機、光学的ワイヤレス受信機又は任意の他の適切なワイヤレス受信機であってよい。受信機モジュール800はまた、入力試験データがワイヤレス受信機なしで用いられるべきである場合に用いられてよい入力/出力ノードに結合されるスキャン入力パッド808、810及び812を含む。マルチプレクシング構造814は、試験機によって供給される入力/出力選択信号816の制御下にあるワイヤレス受信機802~806からの又はI/Oパッド808~812のスキャン入力からのいずれかの試験入力データを通過させるように制御可能である。試験結果情報を複数のパイプラインの各々からコンピュータ試験システムへワイヤレスで伝達する複数のワイヤレス送信機824、826及び828を含む対応するワイヤレス送信機モジュール822であるウエハレベル試験アクセスメカニズム送受信機回路122が示されている。これらもまたブルートゥース型送信機又は任意の他の適切なワイヤレス送信機であってよい。非ワイヤレスモードの動作においては、複数のパイプラインの各々からの出力試験データを受信するために、スキャン出力パッド830、832及び834が接触プローブを介して接触させられていてよい。従って、入力スキャンデータ入力試験データは、I/Oパッドを介して、又は受信モジュールを介してワイヤレスに、のいずれかで送られ得るし、また出力スキャンデータは、I/Oパッドを介して、又は送信モジュールを介してワイヤレスに、のいずれかで集められ得る。図9はダイがウエハから取り外されたときのダイの1つの例を示している。この例におけるTAM固有のピンは、ノードを接地電位に接続することによって終端される。これらのノードはノード200、900、902及び904として示されている。ノード904及び902は、例えば前のダイからの一致ビット及び前のダイからのスキャンアウトデータ又は予測データを伝達する。ノード900は前のダイからのスキャン入力を供給する。ここに記載される複数の集積回路を含むウエハを試験する方法は、複数のICダイの外側に配置されるウエハレベル試験アクセスメカニズム送受信機回路を含むウエハに入力試験データを伝達することを含む。TAM送受信機回路は、複数のICダイの各々に結合されて、入力試験データを多重パイプラインへ並列に供給する。コンピュータベースの試験機ユニットは、ウエハへの入力試験データの伝達に応答するウエハからのウエハレベル試験結果データを受信する。方法はまた、任意の既知のダイ切断及び分離技術を用いてウエハから複数のダイを分離することと、図9に示されるようにウエハレベル試験アクセスメカニズム送受信機回路及び他の送受信機回路を終端することと、を含む。このことは、必要に応じてダイがパッケージ内に配置されているときに行われてよい。また、このことは、パッケージが基板上に配置されているときに生じてよい。入力試験データをウエハに伝達すること及びウエハレベル試験結果データバックを受信することは、既知のワイヤレス通信回路を用いてワイヤレスで行われてよい。数ある利点の中でも特に、試験アクセスメカニズム送受信機回路は、ウエハ上の全てのダイに対してパイプライン化と共に試験刺激をブロードキャストする能力を提供する。加えて、ダイの試験応答は、その隣のダイと比較されてそれらが一致するか否かを決定してよい。1つの例においては、各ダイは、その応答がその隣の応答と一致するかどうかを試験の終了まで表示する一致/不一致ビットを有する。不一致の場合には、ダイの1つを直接的に観察することによって、欠陥のあるダイを決定するために、更なる隔離が行われてよい。数ある利点の中でも、ウエハレベル試験時間の低減が特に高歩留まりシナリオにおいて生じ得る。構造は、従来の試験方法と後方互換性のあるものであってよい。提案される技術は、それがウエハレベル試験を行うのに要する時間及びコストを低減することができる。また、限定はされないが例えばCDROM、RAM、他の形態のROM、ハードドライブ、分散型メモリ等のコンピュータ可読メモリに記憶される実行可能な命令に基づき集積回路を伴うウエハを作り出す集積回路設計システム例えばワークステーションが知られている。命令は、限定はされないが例えばハードウエア記述子言語又は他の適切な言語等の任意の適切な言語によって表現されてよい。従って、ここに説明される論理例えば回路はまた、そのようなシステムによって集積回路として製造されてよい。例えば、そのような集積回路製造システムを用いて、前述した論理や送信機及び受信機を伴うウエハが作製されてよい。本発明の上述の詳細な説明及びそこに説明される例は、例示及び説明を目的とし且つ限定によってではなく提示されてきた。従って、本開示は、上に開示され且つここに特許請求される基本的な原理の精神及び範囲内に含まれる任意の及び全ての修正、変形及び均等なものを網羅することが考慮される。