複数の発光画素が配列された表示部を備える表示装置であって、前記複数の発光画素のそれぞれは、入力された映像信号に基づき、導通状態及び非導通状態を切り換えるスイッチ部と、前記スイッチ部が導通状態の場合に、基準電位よりも高電位の電圧パルス及び低電位の電圧パルスが交互に印加されることにより発生する双方向電流を整流し、当該整流された電流を前記スイッチ部に単方向に流し、前記整流された電流が流れることにより発光する発光整流部とを備える表示装置。前記複数の発光画素のそれぞれは、さらに、前記発光整流部と基準電極との間に直列挿入され、前記発光整流部から前記基準電極へ流れる電流により充電され、当該電流と逆方向に流れる電流により放電する反転コンデンサを備える請求項1に記載の表示装置。前記スイッチ部は、ゲート電極、ソース電極及びドレイン電極を有するスイッチ素子を備え、前記発光整流部は、第1~第4の整流素子を備え、前記第1~第4の整流素子のうち少なくとも1つは前記整流された電流が流れることにより発光し、前記第1の整流素子のアノード電極は、前記第3の整流素子のカソード電極及び前記反転コンデンサの一方の端子に接続され、前記第2の整流素子のアノード電極は、前記第4の整流素子のカソード電極に接続され、前記第2の整流素子のアノード電極と前記第4の整流素子のカソード電極との接続点に前記高電位の電圧パルス及び前記低電位の電圧パルスが印加され、前記第1の整流素子のカソード電極及び前記第2の整流素子のカソード電極は、前記スイッチ素子のドレイン電極に接続され、前記第3の整流素子のアノード電極及び前記第4の整流素子のアノード電極は、前記スイッチ素子のソース電極に接続される請求項2に記載の表示装置。前記表示装置は、さらに、発光画素行ごとに配置された走査線と、発光画素列ごとに配置されたデータ線と、発光画素行を選択するための走査信号を、前記走査線を介して前記表示部に出力する走査線制御回路と、前記走査線制御回路から出力される前記走査信号に同期して、前記スイッチ部の導通及び非導通を切り換えるための、前記映像信号に対応したデータ信号を、前記データ線を介して前記スイッチ部に出力するデータ線制御回路と、前記高電位の電圧パルス及び前記低電位の電圧パルスを交互に発生して前記接続点に印加するパルス発生部とを備え、前記発光整流部は、前記スイッチ部が導通状態である場合に、前記接続点と前記反転コンデンサとの電位差により発生する前記整流された電流に応じて発光する請求項3に記載の表示装置。前記スイッチ部は、さらに、前記スイッチ素子のソース電極及びゲート電極に接続されたコンデンサと、カソード電極が前記スイッチ素子のゲート電極に接続されアノード電極が前記データ線に接続された第5の整流素子とを備え、前記スイッチ素子のソース電極は、発光画素行ごとに配置された前記走査線に接続され、前記データ信号により前記スイッチ部が導通状態となった発光画素は、前記パルス発生部が前記高電位の電圧パルス及び前記低電位の電圧パルスを全画素の前記接続点に一斉に印加することにより一斉に発光する請求項4に記載の表示装置。前記スイッチ部は、さらに、前記スイッチ素子のソース電極及びゲート電極に接続されたコンデンサと、カソード電極が前記スイッチ素子のゲート電極に接続されアノード電極が前記データ線に接続された第5の整流素子とを備え、前記接続点は、発光画素行ごとに配置された前記走査線に接続され、前記走査線制御回路は、前記パルス発生部を含み、前記高電位の電圧パルス及び前記低電位の電圧パルスを常に前記接続点に出力し、また、前記走査信号を行順次に前記接続点に出力し、前記データ信号により前記スイッチ部が行順次に導通状態となった発光画素は、行順次に発光する請求項4に記載の表示装置。前記表示装置は、さらに、消去線と、前記コンデンサに保持された、前記データ信号に対応した電圧を消去するための消去信号を、前記消去線を介して前記スイッチ素子のゲート電極に出力する消去線制御回路とを備え、前記スイッチ部は、さらに、アノード電極が前記スイッチ素子のゲート電極に接続されカソード電極が前記消去線に接続された第6の整流素子を備え、前記発光整流部が発光している発光画素は、前記消去線制御回路から前記消去信号が印加されることにより消灯する請求項5または6に記載の表示装置。前記第1~第4の整流素子のうち少なくとも1つは、有機EL素子である請求項3~7のうちいずれか1項に記載の表示装置。前記第1~第4の整流素子のうち少なくとも1つは、無機EL素子である請求項3~7のうちいずれか1項に記載の表示装置。複数の発光画素が配列された表示部を備える表示装置の駆動方法であって、入力された映像信号に基づき、各発光画素の有するスイッチ部の導通状態及び非導通状態を切り換える第1ステップと、双方向電流を整流し、当該整流された電流を前記スイッチ部に単方向に流し、前記整流された電流が流れることにより発光する、各発光画素の有する発光整流部に、基準電位よりも高電位の電圧パルス及び低電位の電圧パルスを交互に印加する第2ステップとを含む表示装置の駆動方法。前記複数の発光画素のそれぞれは、さらに、前記発光整流部と基準電極との間に直列挿入され、前記発光整流部から前記基準電極へ流れる電流により充電され、当該電流と逆方向に流れる電流により放電する反転コンデンサを備え、前記スイッチ部は、ゲート電極、ソース電極及びドレイン電極を有するスイッチ素子を備え、前記発光整流部は、第1~第4の整流素子を備え、前記第1~第4の整流素子のうち少なくとも1つは前記整流された電流が流れることにより発光し、前記第1の整流素子のアノード電極が、前記第3の整流素子のカソード電極及び前記反転コンデンサの一方の端子に接続され、前記第2の整流素子のアノード電極が、前記第4の整流素子のカソード電極に接続され、前記第2の整流素子のアノード電極と前記第4の整流素子のカソード電極との接続点に前記高電位の電圧パルス及び前記低電位の電圧パルスが印加され、前記第1の整流素子のカソード電極及び前記第2の整流素子のカソード電極は、前記スイッチ素子のドレイン電極に接続され、前記第3の整流素子のアノード電極及び前記第4の整流素子のアノード電極は、前記スイッチ素子のソース電極に接続され、前記スイッチ素子のソース電極は、発光画素行ごとに配置された前記走査線に接続され、前記第1ステップは、発光画素行を選択するための走査信号を、発光画素行ごとに配置された走査線を介して前記スイッチ素子のソース電極に出力する走査信号出力ステップと、前記走査信号出力ステップで出力された前記走査信号に同期して、前記スイッチ部の導通及び非導通を切り換えるためのデータ信号を、発光画素列ごとに配置されたデータ線を介して前記スイッチ素子のゲート電極に出力するデータ信号出力ステップとを含み、前記第2ステップでは、前記データ信号出力ステップで出力された前記データ信号により前記スイッチ部が導通状態となった発光画素が一斉に発光するよう、前記高電位の電圧パルス及び前記低電位の電圧パルスの交流電圧を全発光画素の前記接続点に一斉に印加する請求項10に記載の表示装置の駆動方法。前記複数の発光画素のそれぞれは、さらに、前記発光整流部と基準電極との間に直列挿入され、前記発光整流部から前記基準電極へ流れる電流により充電され、当該電流と逆方向に流れる電流により放電する反転コンデンサを備え、前記スイッチ部は、ゲート電極、ソース電極及びドレイン電極を有するスイッチ素子を備え、前記発光整流部は、第1~第4の整流素子を備え、前記第1~第4の整流素子のうち少なくとも1つは前記整流された電流が流れることにより発光し、前記第1の整流素子のアノード電極が、前記第3の整流素子のカソード電極及び前記反転コンデンサの一方の端子に接続され、前記第2の整流素子のアノード電極が、前記第4の整流素子のカソード電極に接続され、前記第2の整流素子のアノード電極と前記第4の整流素子のカソード電極との接続点に前記高電位の電圧パルス及び前記低電位の電圧パルスが印加され、前記第1の整流素子のカソード電極及び前記第2の整流素子のカソード電極は、前記スイッチ素子のドレイン電極に接続され、前記第3の整流素子のアノード電極及び前記第4の整流素子のアノード電極は、前記スイッチ素子のソース電極に接続され、前記接続点は、発光画素行ごとに配置された前記走査線に接続され、前記第1ステップは、発光画素行を選択するための走査信号を、発光画素行ごとに配置された走査線を介して前記スイッチ素子の前記接続点に出力する走査信号出力ステップと、前記走査信号出力ステップで出力された前記走査信号に同期して、前記スイッチ部の導通及び非導通を切り換えるためのデータ信号を、発光画素列ごとに配置されたデータ線を介して前記スイッチ素子のゲート電極に出力するデータ信号出力ステップとを含み、前記第2ステップでは、前記データ信号出力ステップで出力された前記データ信号により前記スイッチ部が行順次に導通状態となった発光画素が行順次に発光するよう、前記高電位の電圧パルス及び前記低電位の電圧パルスを常に前記接続点に出力する請求項10に記載の表示装置の駆動方法。前述したディジタル階調制御方式における2値駆動方式では、図15に記載されたPチャネル薄膜トランジスタ616のゲートにVON電圧が印加された場合に流れる発光電流のばらつきを抑制するために、定電流源が用いられる。この定電流源は、Pチャネル薄膜トランジスタ616のドレイン-ソース間電圧Vdsがゲート-ソース間電圧Vgsよりも大きい領域である飽和領域を利用することにより実現されている。図13に表された薄膜トランジスタのVds-Id特性において、飽和領域ではVdsの変化に対してIdの変化が小さいので、薄膜トランジスタが定電流源化できることが解る。しかしながら、飽和領域での薄膜トランジスタを定電流源として利用した場合、薄膜トランジスタのオン抵抗が大きいため、ドレイン-ソース間における電圧降下を要因とする電力損失が発生するという課題がある。本発明は、上記課題に鑑みてなされたものであり、2値駆動方式において定電流源を用いることなく発光電流のばらつきを抑制しかつ低損失な表示装置及びその駆動方法を提供することを目的とする。上記課題を解決するために、本発明の一態様に係る表示装置は、複数の発光画素が配列された表示部を備える表示装置であって、前記複数の発光画素のそれぞれは、入力された映像信号に基づき、導通状態及び非導通状態を切り換えるスイッチ部と、前記スイッチ部が導通状態の場合に、基準電位よりも高電位の電圧パルス及び低電位の電圧パルスが交互に印加されることにより発生する双方向電流を整流し、当該整流された電流を前記スイッチ部に単方向に流し、前記整流された電流が流れることにより発光する発光整流部とを備えることを特徴とする。このような構成によれば、発光画素の有するスイッチ部は、定電流源である必要はなく、発光画素に流れる発光電流の開閉状態を切り換えるスイッチ機能を有していればよい。また、表示部の階調制御に必要となるのは、外部交流電圧の供給及びその印加時間制御、ならびに発光画素毎に設けられたスイッチ部のオンオフ動作であるため、従来の定電流源で発生していた電圧降下が原理的にゼロとなる。よって、スイッチ部に発光電流が流れるときの、スイッチ部での電圧降下を低減でき、表示パネルの電力損失を大幅に低減することができる。また、前記複数の発光画素のそれぞれは、さらに、前記発光整流部と基準電極との間に直列挿入され、前記発光整流部から前記基準電極へ流れる電流により充電され、当該電流と逆方向に流れる電流により放電する反転コンデンサを備えることが好ましい。これにより、正負の交流電圧パルス印加端子と反転コンデンサとの間に発光整流部が配置されることとなり、上記印加端子と反転コンデンサとの間で発生する双方向電流により反転コンデンサの充放電が繰り返される。この反転コンデンサの充放電により、発光整流部を流れる双方向電流は所定の期間において安定した電流値を有することとなる。よって、定電流源を用いることなく発光電流のばらつきを抑制しかつ低損失なディジタル階調制御が可能となる。また、前記スイッチ部は、ゲート電極、ソース電極及びドレイン電極を有するスイッチ素子を備え、前記発光整流部は、第1~第4の整流素子を備え、前記第1~第4の整流素子のうち少なくとも1つは前記整流された電流が流れることにより発光し、前記第1の整流素子のアノード電極は、前記第3の整流素子のカソード電極及び前記反転コンデンサの一方の端子に接続され、前記第2の整流素子のアノード電極は、前記第4の整流素子のカソード電極に接続され、前記第2の整流素子のアノード電極と前記第4の整流素子のカソード電極との接続点に前記高電位の電圧パルス及び前記低電位の電圧パルスが印加され、前記第1の整流素子のカソード電極及び前記第2の整流素子のカソード電極は、前記スイッチ素子のドレイン電極に接続され、前記第3の整流素子のアノード電極及び前記第4の整流素子のアノード電極は、前記スイッチ素子のソース電極に接続されることが好ましい。この構成によれば、スイッチ素子が導通状態で上記高電位の電圧パルスが上記接続点に印加されたときには、発光電流は、上記接続点→第3の整流素子→スイッチ素子→第2の整流素子→反転コンデンサを通過し、反転コンデンサは充電され、第3の整流素子及び第2の整流素子が発光し得る。一方、スイッチ素子が導通状態で上記低電位の電圧パルスが上記接続点に印加されたときには、発光電流は、反転コンデンサ→第1の整流素子→スイッチ素子→第4の整流素子→上記接続点を通過し、反転コンデンサは放電され、第1の整流素子及び第4の整流素子が発光し得る。また、前記表示装置は、さらに、発光画素行ごとに配置された走査線と、発光画素列ごとに配置されたデータ線と、発光画素行を選択するための走査信号を、前記走査線を介して前記表示部に出力する走査線制御回路と、前記走査線制御回路から出力される前記走査信号に同期して、前記スイッチ部の導通及び非導通を切り換えるための、前記映像信号に対応したデータ信号を、前記データ線を介して前記スイッチ部に出力するデータ線制御回路と、前記高電位の電圧パルス及び前記低電位の電圧パルスを交互に発生して前記接続点に印加するパルス発生部とを備え、前記発光整流部は、前記スイッチ部が導通状態である場合に、前記接続点と前記反転コンデンサとの電位差により発生する前記整流された電流に応じて発光してもよい。この構成によれば、表示装置が、発光画素選択及び交流電圧パルス発生の機能を有する。また、前記スイッチ部は、さらに、前記スイッチ素子のソース電極及びゲート電極に接続されたコンデンサと、カソード電極が前記スイッチ素子のゲート電極に接続されアノード電極が前記データ線に接続された第5の整流素子とを備え、前記スイッチ素子のソース電極は、発光画素行ごとに配置された前記走査線に接続され、前記データ信号により前記スイッチ部が導通状態となった発光画素は、前記パルス発生部が前記高電位の電圧パルス及び前記低電位の電圧パルスを全画素の前記接続点に一斉に印加することにより一斉に発光してもよい。これによれば、全発光画素で一斉に発光動作をさせることが可能となる。また、前記スイッチ部は、さらに、前記スイッチ素子のソース電極及びゲート電極に接続されたコンデンサと、カソード電極が前記スイッチ素子のゲート電極に接続されアノード電極が前記データ線に接続された第5の整流素子とを備え、前記接続点は、発光画素行ごとに配置された前記走査線に接続され、前記走査線制御回路は、前記パルス発生部を含み、前記高電位の電圧パルス及び前記低電位の電圧パルスを常に前記接続点に出力し、また、前記走査信号を行順次に前記接続点に出力し、前記データ信号により前記スイッチ部が行順次に導通状態となった発光画素は、行順次に発光してもよい。これにより、走査線制御回路が上記走査電圧パルスを発光動作のための正負パルスに重畳して出力するので、走査線制御回路が上記走査電圧パルスを出力し電源線制御回路が発光動作のための正負パルスを出力する場合と比較して、各画素に結線される配線の数を少なくすることが可能である。また、前記表示装置は、さらに、消去線と、前記コンデンサに保持された、前記データ信号に対応した電圧を消去するための消去信号を、前記消去線を介して前記スイッチ素子のゲート電極に出力する消去線制御回路とを備え、前記スイッチ部は、さらに、アノード電極が前記スイッチ素子のゲート電極に接続されカソード電極が前記消去線に接続された第6の整流素子を備え、前記発光整流部が発光している発光画素は、前記消去線制御回路から前記消去信号が印加されることにより消灯してもよい。これにより、発光動作していた発光画素を消灯することが可能となる。また、前記第1~第4の整流素子のうち少なくとも1つは、有機EL素子であってもよい。また、前記第1~第4の整流素子のうち少なくとも1つは、無機EL素子であってもよい。また、本発明は、このような特徴的な手段を備える表示装置として実現することができるだけでなく、表示装置に含まれる特徴的な手段をステップとする表示装置の駆動方法として実現することができる。本発明の表示装置及びその駆動方法によれば、表示部の階調制御に必要となるのは、外部交流電圧の供給及びその印加時間制御、ならびに発光画素毎に設けられたスイッチ部のオンオフ動作であるため、従来の定電流源で発生していた電圧降下が原理的にゼロとなる。よって、ディスプレイの消費電力を大幅に低減することができる。以下、本発明を実施するための形態について、図面を参照しながら説明する。実施の形態1<表示装置の構成>図1は、本発明の実施の形態1に係る表示装置の機能ブロック図である。同図に記載された表示装置1は、サブフィールド処理回路2と、電源線制御回路3と、走査線制御回路4と、消去線制御回路5と、データ線制御回路6と、画素部10とを備える。サブフィールド処理回路2は、入力された映像信号に応じて、画素部10の画素ごとに発光させるサブフレームを割り当て、電源線制御回路3、走査線制御回路4、消去線制御回路5及びデータ線制御回路6に制御信号を出力する。走査線制御回路4は画素部10に走査電圧を印加し、データ線制御回路6は画素部10に信号電圧を印加し、消去線制御回路5は画素部10に消去電圧を印加し、電源線制御回路3は画素部10に電源電圧を印加する。以下、上述した表示装置1の構成要素について詳細に説明する。図2は、本発明の実施の形態1に係る表示装置が有する画素部の回路構成図である。画素部10は、ディスプレイの解像度m×nに応じたマトリクス状に配置された複数の発光画素が配置された表示部であるが、図2には、画素部10の一部である、隣接する4発光画素が記載されている。図2に記載された画素部10は、隣接する4つの発光画素と、画素列ごとに配置されたデータ線DT1及びDT2と、画素行ごとに配置された走査線SC1及びSC2と、電源線V1及びV2と、消去線E1及びE2とを備える。また、表示部である画素部10が有する複数の発光画素は、全て同じ回路構成となっており、例えば、図2に記載された画素10Aは、薄膜トランジスタスイッチ11Aと、有機EL素子101~104と、ダイオード105及び106と、コンデンサ12A及び13Aとを備える発光画素である。また、画素10Bは、薄膜トランジスタスイッチ11Bと、有機EL素子107~110と、ダイオード111及び112と、コンデンサ12B及び13Bとを備える発光画素である。ここで、画素10Aの各構成要素及びそれらの接続状態を説明する。電源線V2は、2行目の画素行に配置され、直列接続された有機EL素子102及び104の接続点に接続され、電源線制御回路3から供給された正負の電圧パルスを当該接続点に印加する。これにより、有機EL素子101~104には、正負の双方向電流が供給される。なお、本実施の形態では、n行ごとに配置された電源線V1~Vnは、同じパルス電圧が同じタイミングで印加されるので、全ての電源線が接続された共通線となっていてもよい。これにより、電源線制御回路3の駆動負荷が低減される。有機EL素子101~104は、電流駆動型の発光素子であり、ブリッジ接続されている。薄膜トランジスタスイッチ11Aは、例えば、nチャネルのMOSFETであり、入力された映像信号に基づいてゲート-ソース間に閾値電圧以上の電圧が印加されることにより、ドレイン-ソース間を導通状態とするスイッチ素子である。コンデンサ12Aは、電源線V2から供給された電流を、上記ダイオードブリッジを介して充電し、また、充電された電荷を、上記ダイオードブリッジを介して電源線V2へ放電する反転コンデンサである。コンデンサ13Aは、データ線DT1から供給されたデータ電圧に対応した電荷を、ダイオード105を介して蓄積し、また、蓄積された電荷を、ダイオード106を介して消去線E2へ放電する。消去線E2は、2行目の画素行に配置され、消去電圧が印加されることにより、コンデンサ13Aに蓄積された電荷を放電する。なお、本実施の形態では、n行ごとに配置された消去線E1~Enは、同じ消去電圧が同じタイミングで印加されるので、全ての消去線が接続された共通線となっていてもよい。これにより、消去線制御回路5の駆動負荷が低減される。第3の整流素子である有機EL素子103のカソードと第1の整流素子である有機EL素子101のアノードとの接続点にコンデンサ12Aの一方の電極である第1電極が接続され、コンデンサ12Aの他方の電極である第2電極は基準電極であるGND電極に接続されている。また、第4の整流素子である有機EL素子104のカソードと第2の整流素子である有機EL素子102のアノードとの接続点に電源線V2が接続されている。また、有機EL素子101のカソード及び有機EL素子102のカソードには、薄膜トランジスタスイッチ11Aのドレインが接続され、有機EL素子103のアノード及び有機EL素子104のアノードには、薄膜トランジスタスイッチ11Aのソース及び走査線SC2が接続されている。また、薄膜トランジスタスイッチ11Aのゲート-ソース端子間には、コンデンサ13Aが接続されている。また、薄膜トランジスタスイッチ11Aのゲートには、ダイオード105のカソード及びダイオード106のアノードが接続されている。また、第5の整流素子であるダイオード105のアノードは、データ線DT1に接続され、第6の整流素子であるダイオード106のカソードには、消去線E2が接続されている。薄膜トランジスタスイッチ11Aと、コンデンサ13Aと、ダイオード105と、ダイオード106とは、スイッチ部を構成する。上記回路構成により、薄膜トランジスタスイッチ11Aのゲート-ソース間に、閾値電圧よりも十分大きいデータ電圧がデータ線DT1及びダイオード105を介して印加されることにより、薄膜トランジスタスイッチ11Aのドレイン-ソース間はオン抵抗の低い導通状態となる。そして、電源線V2から供給される正負の電流に対して、上記ダイオードブリッジにより薄膜トランジスタスイッチ11Aに流れる電流は単方向となるため、単一のスイッチで有機EL素子101~104のオンオフ制御が可能となる。つまり、有機EL素子101~104で構成された上記ダイオードブリッジは、薄膜トランジスタスイッチ11Aが導通状態の場合に、正の電圧パルス及び負の電圧パルスが交互に印加されることにより発生する双方向電流を整流し、当該整流された電流を薄膜トランジスタスイッチ11Aに単方向に流し、当該整流された電流が流れることにより発光する発光整流部を構成している。なお、本実施の形態において、ダイオードブリッジの構成要素を、全て発光素子である有機EL素子としているが、4つの素子のうち少なくとも一素子を発光素子とすればよく、その他を非発光のダイオードで構成することも可能である。また、本実施の形態では、発光素子として有機EL素子を用いているが、当該発光素子は電流駆動型の発光素子であればよく、例えば、無機EL素子であってもよい。次に、走査線制御回路4について説明する。走査線制御回路4は、サブフィールド処理回路2からの制御信号により、書き込み期間において発光画素行を選択するための走査信号を、走査線を介して画素部に出力する。図3は、本発明の実施の形態1に係る表示装置が有する走査線制御回路の内部回路図である。走査線制御回路4は、出力ラインである走査線SC1~SCnに、それぞれ非選択電圧Vscnまたは走査信号であるGND電圧を供給するための2つのスイッチをライン毎に配置した回路構成となっている。画素行数がnである場合には、走査線制御回路4は、n本の走査線SC1~SCnを介して画素部10に接続されている。各走査線には、走査線制御回路4の信号に応じて、任意の順序で1ライン毎に走査線SC1~SCnに非選択電圧VscnまたはGND電圧を供給することが可能である。もちろん、走査線SC1、SC2、SCnという様に、行順次に走査電圧を印加することも可能であり、あるいは、全ての走査線に対し同時に非選択電圧VscnまたはGND電圧を供給することも可能である。非選択電圧パルスまたはGND電圧パルスを印加するタイミングについては、後述する。図3に記載された回路において、例えば、走査線SC1にGND電圧を印加し、その他の走査線に非選択電圧Vscnを印加する場合には、走査線制御回路4は、スイッチSW41B及びスイッチSW42A、SW43A、SW4nAをON状態とし、スイッチSW41A及びスイッチSW42B、SW43B、SW4nBをOFF状態とする。次に、消去線制御回路5について説明する。消去線制御回路5は、サブフィールド処理回路2からの制御信号により、コンデンサ13Aに保持された、データ信号に対応した電圧を消去するための消去信号を、消去線を介して薄膜トランジスタスイッチのゲートに出力する。図4は、本発明の表示装置が有する消去線制御回路の内部回路図である。消去線制御回路5は、発光画素行ごとに配置された消去線E1~Enに、それぞれ消去電圧VEもしくはGND電圧を供給するための2つのスイッチをライン毎に配置した回路構成となっている。画素行数がnである場合は、消去線制御回路5は、n本の消去線E1~Enを介して画素部10に接続されている。各消去線には、消去線制御回路5の信号に応じて、任意の消去線に消去電圧VEまたはGND電圧を供給することが可能である。勿論、消去線E1、E2、Enという様に、行順次に消去電圧を印加することも可能であり、あるいは、全ての消去線に対しを同時に消去電圧VEやGND電圧を供給することも可能である。消去電圧パルスを印加するタイミングについては、後述する。図4に記載された回路において、例えば、消去線E1に消去電圧VEを印加し、その他の走査線にGND電圧を印加する場合には、消去線制御回路5は、スイッチSW51A及びスイッチSW52B、SW53B、SW5nBをON状態とし、スイッチSW51B及びスイッチSW52A、SW53A、SW5nAをOFF状態とする。次に、電源線制御回路3について説明する。電源線制御回路3は、サブフィールド処理回路2からの制御信号により、正負の電圧パルスを交互に発生して各電源線に印加するパルス発生部である。図5は、本発明の表示装置が有する電源線制御回路の内部回路図である。同図に記載された電源線制御回路3は、各画素がR赤色画素、G緑色画素、B青色画素のいずれかの画素であって各発光素子の閾値電圧が異なる場合に、色毎に異なる電源電圧を印加できる回路構成となっている。例えば、赤色に対してはVRが、緑色に対してはVGが、青色に対してはVBが印加されるため、それぞれ所望の振幅に応じた正パルス用のスイッチ及び負パルスの用スイッチが配置され、R画素、G画素、B画素独立にパルス電源電圧を印加することが可能となっている。なお、これら3つのパルス電源電圧は同一であってもよい。その場合には、一対の正パルス用のスイッチ及び負パルス用のスイッチのみで回路構成が可能となる。電源線制御回路3は、画素部10の電源線に正負の電源電圧を印加するために、例えば、R画素の電源線には、任意の正の直流電圧VR及び任意の負の直流電圧-VRが直列に接続され、その中点をGND電位とし、直列接続されていない方の端子に、それぞれ、スイッチSW3AR及びSW3BRが接続されている。例えば、R画素に正の電圧VRを供給する場合には、スイッチSW3ARをON状態にする。また負の電圧-VRを供給する場合には、スイッチSW3BRをON状態にする。ここで、正負の電圧振幅は同一でも異なっても良い図5では、電圧振幅を同じとしている。次に、データ線制御回路6について説明する。データ線制御回路6は、サブフィールド処理回路2からの制御信号により、書き込み期間において走査線制御回路4から出力される走査信号に同期して、薄膜トランジスタスイッチの導通及び非導通を切り換えるための、映像信号に対応したデータ信号を、データ線を介して薄膜トランジスタスイッチに出力する。データ線制御回路6も走査線制御回路4とほぼ同様の回路構成であるため、図示を省略するが、映像信号に応じた駆動信号により、画素部10の解像度に応じた画素列数m本のデータ線を同時に制御可能とするためのメモリ機能を有している。<表示装置の動作>以下、図2、図6及び図7A~図7Dを用いて、表示装置1の動作について述べる。図6は、本発明の実施の形態1に係る表示装置の駆動タイミングチャートである。[書込み期間]書き込み期間における動作は、入力された映像信号に基づき、各画素の有する薄膜トランジスタスイッチの導通状態及び非導通状態を切り換える第1ステップである。このため、走査線制御回路4は、走査線ごとに、非選択電圧Vscnまたは、選択電圧であるGND電圧を印加する。これにより、選択された走査線が接続された画素行に属する画素に対して、対応するデータ線からのデータ電圧が印加され、薄膜トランジスタスイッチのゲート電圧が制御される。図6の駆動タイミングチャートは、例として、走査線SC1より行順次に走査した場合の、走査線SC2に接続された画素行に属する画素10A及び10Bについての動作を表している。また、サブフィールド処理回路2による処理により、図6におけるサブフィールド期間t0~t2では、画素10Aが発光状態で画素10Bが非発光状態であり、図6におけるサブフィールド期間t3~t5では、画素10Aが非発光状態で画素10Bが発光状態であるものと仮定している。時刻t0~時刻t1及び時刻t3~時刻t4では、走査線制御回路4は、各走査線に対し行順次に走査信号であるGND電圧を供給し、それ以外の非選択の走査線に非選択電圧Vscnを供給する。時刻t0~時刻t1の期間において、まず、走査線制御回路4は、走査線SC1に対しGND電圧を供給し、それ以外の走査線に非選択電圧Vscnを供給する。このとき、データ線DT1の電圧VDT1がGND電圧であるので、走査線SC1及びデータ線DT1に接続された画素に対して、書き込みは発生せず、当該画素はオフ状態となる。次に、走査線制御回路4は、走査線SC2にGND電圧を供給し、その他の走査線には、非選択電圧Vscnを供給する。このとき、データ線DT1の電圧VDT1がVdataであるので、書き込みが発生し、走査線SC2及びデータ線DT1が接続された画素10Aの薄膜トランジスタスイッチ11Aはオン状態となる。上述した時刻t0~時刻t1の期間における走査線制御回路4の動作は、発光画素行を選択するための走査信号を、発光画素行ごとに配置された走査線を介して薄膜トランジスタスイッチのソース電極に出力する走査信号出力ステップに相当する。また、上述した時刻t0~時刻t1の期間におけるデータ線制御回路6の動作は、走査信号出力ステップで出力された走査信号に同期して、薄膜トランジスタスイッチの導通及び非導通を切り換えるためのデータ信号を、発光画素列ごとに配置されたデータ線を介して薄膜トランジスタスイッチのゲート電極に出力するデータ信号出力ステップに相当する。図7Aは、本発明の表示装置が有する画素への書き込み動作を説明する状態遷移図である。すなわち、データ線DT1にVdataが印加された場合、図7Aに示されるように、データ線DT1→ダイオード105→コンデンサ13A→走査線SC2の順に電流が流れ、コンデンサ13Aが充電される。このとき、コンデンサ13Aの充電電圧はVdata-VGNDとなり、画素10Aの薄膜トランジスタスイッチ11Aのゲート-ソース間に保持される。この保持電圧が薄膜トランジスタスイッチ11Aの閾値電圧以上となった場合に、薄膜トランジスタスイッチ11Aがオン状態となり、走査線SC2の書込み動作が終了する。なお、非選択電圧Vscnは、信号電圧Vdata以上であることが望ましい。これにより、非選択の走査線にはVdata以上の非選択電圧Vscnが印加されているので、画素10Aで発生したコンデンサ13Aへの充電動作は起こらず、選択した走査線が接続された画素行のみに対して、コンデンサへの充電動作が起こる。その後、走査線SC2の電圧をVdata以上に保持することで、コンデンサ13Aに書き込まれた保持電圧は、データ線DT1の電圧VDT1がVdataであってもGNDであっても、ダイオード105が逆バイアス状態となるため変動しない。時刻t0~時刻t1の期間の次フィールドである時刻t3~時刻t4の期間においては、書き込み動作の対象となる画素が、図2に記載された画素10Bとなっている。走査線制御回路4は、時刻t0~時刻t1の期間において画素10Aに対して実行した書き込み動作と同様の動作を、画素10Bに対して実行する。以上のように、所望の画素に対し走査線毎に書き込み動作を行うことで、サブフィールド毎に全画素に対して書き込み制御を行うことが可能となる。[発光期間]発光期間では、各画素に接続された電源線に正負のパルス電圧を供給し、書き込み期間においてオン状態にされた画素に対して発光動作を行う。この発光動作は第2ステップに相当する。時刻t1~時刻t2の期間において、電源線制御回路3は、まず、電源線V2の電圧VV2を有機EL素子102及び103の閾値電圧以上の正の電圧に保持する。図7Bは、本発明の表示装置が有する画素への第1の発光動作を説明する状態遷移図である。同図に示されたように、電源線V2の電圧VV2をHIGHレベルとすることにより、書込み期間t0~t1において、薄膜トランジスタスイッチ11Aがオン状態となっている画素10Aに、電源線V2→有機EL素子102→薄膜トランジスタスイッチ11A→有機EL素子103→コンデンサ12Aの経路で発光電流が流れる。なお、図6には、上記発光電流を、有機EL素子102に流れる発光電流I102及び有機EL素子103に流れる発光電流I103として表している。その後、この発光電流により、コンデンサ12Aの電位が上昇し、電圧VV2と有機EL素子102及び103の閾値電圧とがバランスした時に上記発光電流は停止する。時刻t1~時刻t2に期間において、電源線制御回路3は、次に、電源線V2の電圧VV2を、その絶対値が有機EL素子101及び104の閾値電圧以上となる負の電圧に保持する。図7Cは、本発明の表示装置が有する画素への第2の発光動作を説明する状態遷移図である。同図に示されたように、電源線V2の電圧VV2をLOWレベル負電圧とすることにより、書き込み期間t0~t1において薄膜トランジスタスイッチ11Aがオン状態となっている画素10Aに、コンデンサ12A→有機EL素子101→薄膜トランジスタスイッチ11A→有機EL素子104→電源線V2の経路で発光電流が流れる。なお、図6には、上記発光電流を、有機EL素子101に流れる発光電流I101及び有機EL素子104に流れる発光電流I104として表している。その後、この発光電流により、コンデンサ12Aの電位が下降し、電圧VV2と有機EL素子101及び104の閾値電圧とがバランスした時に上記発光電流は停止する。図7B及び図7Cに示されたように、コンデンサ12Aは、有機EL素子101~104で構成されたダイオードブリッジらGND電極へ流れる電流により充電され、当該電流と逆方向に流れる電流により放電する。これにより、画素10Aのダイオードブリッジは、薄膜トランジスタスイッチ11Aが導通状態である場合に、有機EL素子102及び104の接続点とコンデンサ12Aとの電位差により発生する充電電流及び放電電流に応じて、双方向において発光する。また、薄膜トランジスタスイッチが導通状態となった画素は、電源線制御回路3が正負の交流電圧パルスを全画素の上記接続点に一斉に印加することにより一斉に発光する。また、書き込み期間t0~t1においてオフ状態となっている画素10Bには、発光電流は流れない。上述した発光期間における画素の発光電流の積算値は、電圧VV2をパルス状に正負に印加する回数に比例するため、発光期間における電源線の電圧パルス数と書き込み期間における薄膜トランジスタスイッチのオンオフ制御により、各画素の発光輝度を制御することが可能となる。時刻t1~時刻t2の期間の次フィールドである時刻t4~時刻t5の期間においては、発光動作の対象となる画素が、図2に記載された画素10Bとなっている。電源線制御回路3は、時刻t1~時刻t2の期間において画素10Aに対して実行した書き込み動作と同様の動作を、画素10Bに対して実行する。以上のように、事前に書き込み動作を行った画素に対して、サブフィールド毎に一斉に発光動作を行うことが可能となる。[消去期間]消去期間では、書き込み動作によりオン状態となった薄膜トランジスタスイッチのゲート電圧を再びゼロにするための消去電圧を印加し、画素を消灯させる消去動作を行う。時刻t2~時刻t3に期間において、電源線制御回路3は電圧VV2をGND電圧にし、走査線制御回路4は走査線SC2を非選択電位である非選択電圧Vscnに保持する。この状態で、消去線制御回路5は消去線E2をGND電圧とする。図7Dは、本発明の表示装置が有する画素への消去動作を説明する状態遷移図である。同図に示されるように、消去線E2の電圧VE2をLOWレベルGND電圧とすることにより、書込み期間t0~t1に薄膜トランジスタスイッチ11Aのゲート-ソース間に保持された保持電圧をゼロにするよう、コンデンサ13A→ダイオード106→消去線E2の経路で放電電流が流れる。つまり、ダイオードブリッジが発光している発光画素は、消去線制御回路5から消去信号が印加されることにより消灯する。この消去動作以降では、再び電源線V2に正負のパルス電圧を印加しても、画素回路に発光電流は流れない。時刻t5以降の期間においては、消去動作の対象となる画素が、図2に記載された画素10Bとなっている。消去線制御回路5は、時刻t2~時刻t3の期間において画素10Aに対して実行した消去動作と同様の動作を、画素10Bに対して実行する。以上説明した表示装置1の動作は、書込み動作、発光動作及び消去動作という一連の単位を1サブフィールドとし、当該サブフィールドを繰り返し実行する。本実施の形態においては、書き込み動作における走査線電圧制御は行順次に走査線を走査することにより実行され、発光動作における電源線電圧制御及び消去動作における消去線電圧制御は、全画素一斉に実行される。本実施の形態によれば、画素の有する薄膜トランジスタスイッチは、定電流源である必要はなく、画素回路のオンオフ状態を切り換えるスイッチ機能を有していればよい。よって、例えば、薄膜トランジスタスイッチに印加する信号電圧、つまり、ゲート-ソース間電圧を、ドレイン-ソース間電圧Vdsに対して十分大きく設定しておくことにより、薄膜トランジスタの線形領域を利用することができるので、ドレイン電流Idのオン抵抗を限りなく0にすることが可能となる。よって、薄膜トランジスタスイッチのドレイン-ソース間に発光電流が流れるときの電圧降下を低減でき、表示パネルの電力損失を大幅に低減することができる。つまり、画素回路の発光電流は、薄膜トランジスタの飽和領域を利用した定電流源により生成されるのではなく、電源線制御回路3から供給される正負のパルス信号及び画素部毎に設けられた薄膜トランジスタスイッチのオンオフ動作により実現される。これにより、定電流源を用いることなく発光電流のばらつきを抑制しかつ低損失なディジタル階調制御が可能となる。また、本発明の表示装置により、損失発生要因となるカレントミラー回路が不要となり、損失を低減可能となる。実施の形態2実施の形態1では、書込み期間と発光期間とを複数の画素行でまとめて時間的に分割して動作させているが、各画素行において書き込み動作終了から発光動作開始までの待ち時間が生ずるため、全体の駆動時間が長くなる。本実施の形態では、例えば、走査線SC1が接続された画素行の書込み動作が終了した際に、走査線SC2が接続された画素行の書込み動作が終了するのを待たずに、直ちに発光動作に移行する場合の表示装置について説明する。図8は、本発明の実施の形態2に係る表示装置が有する画素部の回路構成図である。本実施の形態に係る表示装置が有する画素部20には、実際にはディスプレイの解像度m×nに応じたマトリクス状に配置された複数の画素が配置されているが、図8には、画素部20の一部である、隣接する4画素が記載されている。図8に記載された画素部20は、隣接する4つの画素と、画素列ごとに配置された信号線DT1及びDT2と、画素行ごとに配置された走査線SC1及びSC2と、消去線E1及びE2とを備える。また、画素部20の有する複数の画素は、全て同じ回路構成となっており、例えば、図8に記載された画素20Aは、薄膜トランジスタスイッチ11Aと、有機EL素子101~104と、ダイオード105及び106と、コンデンサ12A及び13Aとを備える。また、画素10Bは、薄膜トランジスタスイッチ11Bと、有機EL素子107~110と、ダイオード111及び112と、コンデンサ12B及び13Bとを備える。ここで、画素10Aの各構成要素及びそれらの接続状態を説明する。図8に記載された画素部20の回路構成は、図2に記載された画素部10の回路構成と比較して、電源線V1及びV2がなく、電源線V1及びV2の代わりに、走査線SC1及びSC2が有機EL素子の直列接続点に接続されている点が異なる。以下、図2に記載された画素部10と同じ点は説明を省略し、画素20Aの各構成要素及びそれらの接続状態について異なる点のみ説明する。有機EL素子104のカソードと有機EL素子102のアノードとの接続点に走査線SC2が接続されている。走査線SC2は、2行目の画素行に配置され、上記接続点に接続され、走査線制御回路4から供給された正負の電圧パルスを当該接続点に印加する。これにより、有機EL素子101~104には、正負の電流が供給される。つまり、走査線SC2は、画素行の選択及び非選択を行うための走査電圧を画素に印加する機能と、発光電流を生成するための正負の電圧パルスを画素に印加する機能とを兼用している。コンデンサ12Aは、走査線SC2から供給された電流を、4つの有機EL素子からなるダイオードブリッジを介して充電し、また、充電された電荷を、上記ダイオードブリッジを介して走査線SC2へ放電する。上記回路構成により、薄膜トランジスタスイッチ11Aのゲート-ソース間に、薄膜トランジスタスイッチ11Aの閾値電圧よりも十分大きい信号電圧をデータ線DT1及びダイオード105を介して印加することにより、薄膜トランジスタスイッチ11Aのドレイン-ソース間はオン抵抗の低い導通状態となる。そして、走査線SC2から供給される正負の電流に対して、上記ダイオードブリッジにより薄膜トランジスタスイッチ11Aに流れる電流は単方向となるため、単一のスイッチで有機EL素子101~104のオンオフ制御が可能となる。次に、走査線制御回路4について説明する。走査線制御回路4は、サブフィールド処理回路2からの制御信号により、書き込み期間において各走査線に走査電圧を印加する。図9は、本発明の実施の形態2に係る表示装置が有する走査線制御回路の内部回路図である。同図に記載された走査線制御回路は2つの機能を持ち、1つは画素部20に正負のパルス電圧を印加する機能であり、もう1つは、正負のパルス電圧にバイアス電圧-Vbを重畳させた走査電圧を画素行毎に印加する機能である。走査線制御回路は、走査線SC1~SCnに、それぞれ、正パルス電圧Vf、負パルス電圧-Vf、走査電圧Vf-Vb及び走査電圧-Vf-Vbを供給するためのパルス発生用スイッチSW4AH及びSW4ALと、走査線に対応して配置されたスイッチSW41A~SW4nA及びSW41B~SW4nBとを備える。画素行数がnである場合には、走査線制御回路は、n本の走査線SC1~SCnを介して画素部20に接続されている。各走査線には、走査線制御回路の信号に応じて、任意の順序で1画素行毎に走査線SC1~SCnに走査電圧を供給することが可能である。もちろん、走査線SC1、SC2、SCnという様に、行順次に走査電圧を印加することも可能であり、あるいは、全ての走査線に対し同時に走査電圧を供給することも可能である。走査電圧パルスを印加するタイミングについては、後述する。図9に記載された回路において、画素部20の走査線に正負のパルス電圧を印加するために、例えば、全画素に正のパルス電圧Vfを供給する場合には、パルス発生用スイッチSW4AHをON状態、SW4ALをOFF状態、スイッチSW41A、SW42A、、SW4nAをON状態、スイッチSW41B、SW42B、、SW4nBをOFF状態とする。また、全画素に負のパルス電圧-Vfを供給する場合には、パルス発生用スイッチSW4ALをON状態、パルス発生用スイッチSW4AHをOFF状態、スイッチSW41A、SW42A、、SW4nAをON状態、スイッチSW41B、SW42B、、SW4nBをOFF状態にする。また、図9に記載された回路において、例えば、走査線SC1に走査電圧Vf-Vbを印加し、その他の走査線に正のパルス電圧を印加する場合には、走査線制御回路は、パルス発生用スイッチSW4AHをON状態、SW4ALをOFF状態、スイッチSW41B及びスイッチSW42A、SW43A、、SW4nAをON状態、スイッチSW41A及びスイッチSW42B、SW43B、、SW4nBをOFF状態とする。また、図9に記載された回路において、例えば、走査線SC1に走査電圧-Vf-Vbを印加し、その他の走査線に負のパルス電圧を印加する場合には、走査線制御回路は、パルス発生用スイッチSW4ALをON状態、SW4AHをOFF状態、スイッチSW41B及びスイッチSW42A、SW43A、、SW4nAをON状態、スイッチSW41A及びスイッチSW42B、SW43B、、SW4nBをOFF状態とする。<表示装置の動作>以下、図8、図10及び図11を用いて、表示装置の動作について述べる。図10は、本発明の実施の形態2に係る走査線制御回路の駆動タイミングチャートであり、図11は、本発明の実施の形態2に係る表示装置の動作タイミングチャートである。本実施の形態において、実施の形態1と動作面で異なる点は、図10に表された走査線制御回路が、常に正負のパルス電圧を全画素行に印加していることと、各画素行の選択書き込みを行う走査信号である走査電圧が発光動作のための上記正負パルスに重畳された電圧となっていることである。なお、図10の上部には、1行目の走査線SC1における期間消去書き込み、発光を明示している。上記走査電圧パルスを発光動作のための正負パルスに重畳することにより、各画素に結線される配線の数を、実施の形態1に比べて少なくすることが可能である。さらに、書き込み動作終了後の待ち時間が存在しないため、全体の駆動時間を大幅に短縮することが可能である。最も短くすることが可能となるのは、上記走査信号を全画素行の書き込みに必要な時間のみで駆動した場合である。この場合、発光時間は、他のラインの書き込み動作を行っている時間を充当することとなる。以下、動作面において実施の形態1と大きく異なる、書き込み動作と発光動作とを中心に説明する。図10に示されるように、走査線制御回路4は、常に、全ての走査線に対して同じタイミングで正負のパルス電圧を交互に各走査線へ出力している。このとき、上記正負のパルス電圧は、整流された発光電流となり、発光整流部である有機EL素子のダイオードブリッジ回路を流れる。よって、有機EL素子の閾値電圧をVelと定義した場合、Velよりも高い正のパルス電圧Vfもしくは、-Velよりも低い負のパルス電圧-Vfが供給されている。上記正負のパルス電圧が、常に、各発光画素へ供給されている状態で、書き込み動作において、各画素の有する薄膜トランジスタスイッチのオンオフ状態を制御する。この場合、書き込み動作時の走査電圧は、重畳元となる正負のパルス電圧に依存し、Vf-Vb、または-Vf-Vbとなっている。この走査電圧は書き込みを行うタイミングにより交互に変化しているため、どちらの走査電圧の場合でも正しく書き込みを行えるようなデータ電圧Vdataが必要となる。このとき、パルス電圧Vfよりも十分振幅が大きなバイアス電圧Vbを設定することで、より書き込み動作を正確に行うことが出来る。例えば、図10において、走査線SC1及びSC2は、書き込み動作のための走査電圧はVf-Vbであるのに対し、走査線SC3及びSC4は、書き込み動作のための走査電圧は-Vf-Vbとなっている。また、データ電圧Vdataは、走査電圧として最小値となる値つまり-Vf-Vbを、書き込み電圧のオフ状態の電圧とし、書き込み電圧のオン電圧を各画素の薄膜トランジスタスイッチのゲート-ソース間の閾値電圧以上となる値に設定する。これにより、例えば、図8の画素20Aでは、データ線DT1→ダイオード105→コンデンサ13A→ダイオード104→走査線SC2-Vf-Vbの順に電流が流れ、コンデンサ13Aを充電する。このコンデンサ13Aの電圧が薄膜トランジスタスイッチ11Aの閾値電圧以上となった場合に薄膜トランジスタスイッチ11Aがオン状態となり、走査線SC2による2行目の画素行の書き込み動作が終了する。次に、書き込まれた画素は、消去動作が行われるまでの間、正負のパルス電圧により、直ちに発光動作を行う。この発光動作は、実施の形態1で述べた発光動作と同様である。図11のタイミングチャートでは、時刻t10~t13のサブフィールド期間では1行目の画素図8の左上部の画素が発光し、時刻t14~t17のサブフィールド期間では2行目の画素20Bが発光し、時刻t16及びt17以降のサブフィールド期間では上記両方の画素が発光する例を表している。例えば、画素20Bでは、時刻t14で書き込み動作が行われ、時刻t14~t15の期間において、有機EL素子107~110で構成されるダイオードブリッジが、走査線制御回路4から有機EL素子108及び110の接続点に供給された正負のパルス電圧により発生する双方向電流を整流し、当該整流された電流を薄膜トランジスタスイッチ11Bに単方向に流し、当該整流された電流が流れることにより発光する。これにより、走査線制御回路4は、正負の交流電圧パルスを常に上記接続点に出力し、また、走査信号である走査電圧Vf-Vbまたは-Vf-Vbを行順次に上記接続点に出力し、データ信号により薄膜トランジスタスイッチが行順次に導通状態となった発光画素は、行順次に発光する。一方、書き込まれなかった画素は、上記正負のパルス電圧を印加されても、薄膜トランジスタスイッチがオフ状態であるため発光しない。次に、消去線制御回路5は、画素行ごとに配置された消去線E1~Enに対して、行順次に消去電圧VEを供給する。これにより、発光動作していた画素は、行順次に消灯する。上記で説明した書き込み動作、発光動作及び消灯動作が、他の画素行についても順次実行されるが、このとき、非選択画素に対するデータ電圧Vdataの干渉の有無が重要となる。実施の形態1では、書き込み動作と発光動作とが時間的に分離されていたため、発光動作中にデータ線の電位が変動することが無かった。これに対し、本実施の形態においては、書き込み動作が終わったラインに対し、直ちに発光動作に移行するため、発光動作中にデータ線電位が変動することになる。このとき、データ線電位は、正負のパルス電圧振幅に対して十分低い電圧-Vbを基準とした電位であるため、例えば、画素20Aのダイオード105のカソードが-Vf近傍であることに対し、ダイオード105のアノードの電位であるデータ線電位は十分低い電位となるため、ダイオード105は常に逆バイアス状態となるので、発光期間において、データ線電位を変動させても、既に書き込まれたラインに対する動作に影響は無い。本実施の形態によれば、実施の形態1と同様に、画素の有する薄膜トランジスタスイッチは、定電流源である必要はなく、画素回路のオンオフ状態を切り換えるスイッチ機能を有していればよい。よって、例えば、薄膜トランジスタスイッチに印加する信号電圧、つまり、ゲート-ソース間電圧を、ドレイン-ソース間電圧Vdsに対して十分大きく設定しておくことにより、薄膜トランジスタの線形領域を利用することができるので、ドレイン電流Idのオン抵抗を限りなく0にすることが可能となる。よって、薄膜トランジスタスイッチのドレイン-ソース間に発光電流が流れるときの電圧降下を低減でき、表示パネルの電力損失を大幅に低減することができる。また、本発明の表示装置により、損失発生要因となるカレントミラー回路が不要となり、損失を低減可能となる。さらに、本実施の形態では、書き込み期間と発光期間とを重畳させて駆動することが可能となるので、総駆動時間を短縮することができ、高精細な画素部でも高階調な表示を実現することができる。以上、本発明に係る表示装置及びその駆動方法について実施に形態1及び2に基づき説明したが、本発明に係る表示装置及びその駆動方法は、上述した実施の形態1及び2に限定されるものではない。実施の形態1及び2に対して、本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本発明に係る表示装置を内蔵した各種機器も本発明に含まれる。