メモリーコントローラー及びメモリーPHYにより制御される外部メモリーと接続し、通常モード及び省電力モードで動作可能な回路であって、省電力モードにおいて電源オフされる第一ブロック及び電源オフされない第二ブロックを含み、前記第一ブロックに、メモリーコントローラーに対するリクエストを調停する調停回路を備え、前記第二ブロックに、前記メモリーコントローラーと、メモリーPHYと、前記調停回路及び前記メモリーコントローラーの間に設けられ、省電力モード中に前記調停回路からの出力信号を所定のレベルに固定する信号レベル保持部と、を備える、ことを特徴とする回路。請求項1に記載の回路であって、前記第一ブロックに、前記メモリーコントローラーに対するリクエストを送る第一CPU及び所定の処理を行う複数の処理回路を備える、ことを特徴とする回路。請求項1又は2に記載の回路であって、前記第二ブロックに、第二CPUを備え、前記第二CPUは、省電力モード中に外部リクエスト又は内部リクエストの発生を監視し、外部リクエスト又は内部リクエストが発生した場合、通常モードへの復帰処理を開始する、ことを特徴とする回路。請求項3に記載の回路あって、通常モードにおいて前記第一ブロック及び前記第二ブロックの電源をオンし、省電力モードにおいて前記第一ブロックの電源をオフする電源供給部と接続され、前記第二CPUは、省電力モード中に外部リクエスト又は内部リクエストが発生した場合、前記電源供給部に前記第一ブロックの電源オンを指示する、ことを特徴とする回路。請求項3又は4に記載の回路であって、前記第二CPUは、通常モードへの復帰処理の開始後、前記メモリーをセルフリフレッシュ状態から通常アクセス状態へ復帰させる指示を前記メモリーコントローラーに送る、ことを特徴とする回路。請求項3~5いずれか一項に記載の回路であって、前記第一CPUは、通常モード中に、省電力モードへの移行要求を監視し、省電力モードへの移行要求があった場合、前記第二CPUに通知を行い、前記第二CPUは、前記第一CPUからの通知を受けて、省電力モードへの移行処理を開始する、ことを特徴とする回路。請求項1~6いずれか一項に記載の前記回路を備える電子機器。請求項1~6いずれか一項に記載の前記回路を備える印刷装置。ところで、省電力モード時に電源をOFFにするブロックと電源をOFFにしないブロックに、上記の各種デバイスをどのように配置するかによって、電子機器の回路規模や省電力の程度は異なってくる。本発明は、電子機器の省電力制御における回路規模をより小さくする一方法を提供することを目的とする。上記の課題を解決するための本発明の一態様は、メモリーコントローラー及びメモリーPHYにより制御される外部メモリーと接続し、通常モード及び省電力モードで動作可能な回路であって、省電力モードにおいて電源オフされる第一ブロック及び電源オフされない第二ブロックを含み、前記第一ブロックに、メモリーコントローラーに対するリクエストを調停する調停回路を備え、前記第二ブロックに、前記メモリーコントローラーと、メモリーPHYと、前記調停回路及び前記メモリーコントローラーの間に設けられ、省電力モード中に前記調停回路からの出力信号を所定のレベルに固定する信号レベル保持部と、を備える、ことを特徴とする。ここで、前記第一ブロックに、前記メモリーコントローラーに対するリクエストを送る第一CPU及び所定の処理を行う複数の処理回路を備える、ことを特徴としてもよい。また、前記第二ブロックに、第二CPUを備え、前記第二CPUは、省電力モード中に外部リクエスト又は内部リクエストの発生を監視し、外部リクエスト又は内部リクエストが発生した場合、通常モードへの復帰処理を開始する、ことを特徴としてもよい。また、前記回路は、通常モードにおいて前記第一ブロック及び前記第二ブロックの電源をオンし、省電力モードにおいて前記第一ブロックの電源をオフする電源供給部と接続され、前記第二CPUは、省電力モード中に外部リクエスト又は内部リクエストが発生した場合、前記電源供給部に前記第一ブロックの電源オンを指示する、ことを特徴としてもよい。また、前記第二CPUは、通常モードへの復帰処理の開始後、前記メモリーをセルフリフレッシュ状態から通常アクセス状態へ復帰させる指示を前記メモリーコントローラーに送る、ことを特徴としてもよい。また、前記第一CPUは、通常モード中に、省電力モードへの移行要求を監視し、省電力モードへの移行要求があった場合、前記第二CPUに通知を行い、前記第二CPUは、前記第一CPUからの通知を受けて、省電力モードへの移行処理を開始する、ことを特徴としてもよい。また、上記のいずれかの前記回路を備える電子機器であってもよい。また、上記のいずれかの上記回路を備える印刷装置であってもよい。以下、本発明の一実施形態の一例について、図面を参照して説明する。本実施形態では、電子機器として、画像処理装置であるプリンターを例に挙げて説明する。もちろん、電子機器は、プリンターに限られず、例えば、複合機、コピー機、スキャナーなど画像処理装置であってもよい。また、画像処理装置に限られず、他の種類の電子機器であってもよい。図1は、本発明の一実施形態の一例に係るプリンターの概略構成を示すブロック図である。プリンター1は、印刷データを受信して、当該印刷データに基づいて印刷媒体に印刷を行う装置である。プリンター1は、例えば、レーザー方式のページプリンターである。もちろん、インクジェット方式やシリアルプリンターであってもよい。プリンター1は、プリンター1を統合的に制御するコントローラー10と、印刷媒体への印刷を行う印刷エンジン60と、各種情報の表示やユーザー操作の入力受付などを行う操作パネル70とを備える。プリンター1は、通常モードと省電力モードとで動作可能である。コントローラー10は、SDRAM40を制御して各種プログラムによる処理を行う回路であるSoC20と、SoC20へ電源供給を行う電源供給ユニット30と、各種プログラムやデータを揮発的に記憶するSDRAMSynchronousDRAM40と、各種プログラムやデータを不揮発的に記憶するフラッシュROMなどのROM50とを備える。本実施形態では、SDRAM40は、例えば、DDRDoubleDataRate-SDRAMである。また、SDRAM40は、セルフリフレッシュ機能を有する。SDRAM40は高速に動作するため、後述するように、SDRAM40に対するアクセス制御は、メモリーコントローラーと、当該メモリーコントローラーとは分離したメモリーPHYPhysicalInterfaceと、SSTLI/OStubSeriesTerminationlogicIOとにより実現される。印刷エンジン60は、コントローラー10の制御の下、印刷データに基づいて印刷媒体に印刷を行うユニットである。印刷エンジン60は、例えば、トナーカートリッジ、感光体ドラム、レーザー光照射機構、転写機構、紙送り機構、給排紙機構などを有するレーザー方式のエンジンである。もちろん、印刷エンジン60は、レーザー方式に限られず、インクジェット方式であってもよい。操作パネル70は、プリンター1とユーザーの入出力インターフェイスである。操作パネル70は、例えば、液晶ディスプレイLiquidCrystalDisplayや有機ELディスプレイElectroLuminescenceDisplayなどのディスプレイと、入力装置として機能するタッチパネル、ハードスイッチ等を備える。なお、上記のプリンター1の構成は、本願発明の特徴を説明するにあたって主要構成を説明したのであって、上記に限られない。また、一般的なプリンターが備える他の構成を排除するものではない。例えば、SoC20は、一以上のASICで構成されていてもよい。図2は、本発明の一実施形態の一例に係るSoCの概略構成を示すブロック図である。SoC20は、メインCPU201と、処理回路202と、調停回路213と、信号レベル保持セル204と、メモリーコントローラー203と、サブCPU205と、電源管理回路206と、ネットワークI/Fインターフェイス207と、USBI/F208と、外部I/F209と、メモリーPHY211と、SSTLI/O212とを備える。本実施形態では、SoC20は、省電力モード時に電源がOFFされるブロックAと、常時通常モードと省電力モードにおいて電源がONされるブロックBとを有する。SoC20の各デバイスは、ブロックAとブロックBに分離して配置されている。ブロックAには、メインCPU201と、処理回路202と、調停回路213とが含まれる。ブロックBには、メモリーコントローラー203と、サブCPU205と、電源管理回路206と、ネットワークI/Fインターフェイス207と、USBI/F208と、外部I/F209と、メモリーPHY211と、SSTLI/O212とが含まれる。電源供給ユニット30は、電源管理回路206から出力される信号に従って、ブロックAに対して電源の供給を行ったり停止したりする。すなわち、電源OFFenable信号が入力されている間は、ブロックAへの電源を停止し、電源OFFenable信号が停止した場合は、ブロックAへの電源を供給する。電源供給ユニット30は、ブロックBに対しては、通常モードにおいても省電力モードにおいても常時電源を供給する。メインCPU201は、所定のプログラムを実行してプリンター1の主要な機能を実現する演算装置である。メインCPU201は、基本的にプリンター1が通常モードの場合に動作する。メインCPU201は、メモリーコントローラー203を介してSDRAM40にアクセスすることができる。メインCPU201は、プリンター1が通常モードの場合に、省電力モードへの移行要求があったか否かを監視する。例えば、ネットワークI/F207、USBI/F208、及び外部I/F209のいずれからもリクエストが入力されない状態が所定時間継続した場合に、省電力モードへ移行すべきと判定することができる。また、例えば、操作パネル70を介して省電力モードへの移行を指示するユーザーの操作があった場合に、省電力モードへ移行すべきと判定することができる。省電力モードへの移行要求があった場合、その旨をサブCPU205に通知する。処理回路202は、所定の処理を行う回路である。処理回路202は、本図では一つ図示されているが、複数個設けられている。処理回路202は、例えば、各種の画像処理やデータ処理などを行う回路である。処理回路202は、メモリーコントローラー203を介してSDRAM40にアクセスすることができる。調停回路213は、メインCPU201及び処理回路202からメモリーコントローラー203へのリクエストを調停する。サブCPU205は、所定のプログラムを実行して、プリンター1の省電力モードに関する機能を実現する演算装置である。サブCPU205は、基本的には、プリンター1が通常モードにおいても省電力モードにおいても動作する。サブCPU205は、メモリーコントローラー203を介してSDRAM40アクセスすることができる。サブCPU205は、メインCPU201から省電力モードへの移行要求に関する通知があった場合、移行処理を開始する。すなわち、メモリーコントローラー203に指示して所定のコマンドを発行させ、SDRAM40をセルフリフレッシュ状態に移行させる。メインCPU201が、SDRAM40をセルフリフレッシュ状態に移行させるようにしてもよい。また、サブCPU205は、電源管理回路206に指示して、電源供給ユニット30に対して電源OFFenable信号を出力させる。このようにして、プリンター1は、省電力モードに移行する。また、サブCPU205は、プリンター1が省電力モードの間、プリンター1の外部からのリクエスト又はプリンター1の内部からのリクエストを監視する。外部リクエストは、例えば、ネットワークI/F207、USBI/F208、及び外部I/F209のいずれから受信される。内部リクエストは、例えば、タイマーブロックAに含まれないによる割り込みなどである。リクエストが発生した場合、サブCPU205は、通常モードへの復帰処理を開始する。すなわち、電源管理回路206に指示して、電源供給ユニット30に対する電源OFFenable信号の出力を停止させる。また、サブCPU205は、メモリーコントローラー203に指示して所定のコマンドを発行させ、SDRAM40をセルフリフレッシュ状態から通常アクセス状態に移行させる。このようにして、プリンター1は、省電力モードから通常モードに移行する復帰する。メモリーコントローラー203は、SDRAM40に対するコマンド発行などを行う。メモリーコントローラー203は、メインCPU201、処理回路202等のマスターからのリクエストを、調停回路213及び信号レベル保持セル204を介して受け付け、該リクエストに対応するコマンドを生成し、メモリーPHY211に出力する。また、サブCPU205、ネットワークI/F207、USBI/F208、外部I/F209等からのリクエストを受け付け、該リクエストに対応するコマンドを生成し、メモリーPHY211に出力する。メモリーPHY211は、SDRAM40に対する物理層の制御を行う。メモリーPHY211は、例えば、メモリーコントローラー203から出力された信号の位相制御、タイミング制御等を行ってSDRAM40に出力する。SSTLI/O212は、メモリーPHY211及びSDRAM40と接続し、SDRAM40に対して高速かつ低信号振幅で信号を転送するためのインターフェイス回路である。電源管理回路206は、電源供給ユニット30に対する信号を出力する回路である。電源管理回路206は、サブCPU205の指示に従って、電源供給ユニット30に対する電源OFFenable信号の出力を開始又は停止する。ネットワークI/F207は、LANLocalAreaNetwork等のネットワークに接続し、データの送受信を制御するインターフェイス回路である。USBI/F208は、USBホストと接続し、USBによるデータの送受信を制御するインターフェイス回路である。外部I/F209は、ROM50、操作パネル70等の装置とのデータの送受信を制御するインターフェイス回路である。これらの回路は、外部からのリクエストを受信した場合、サブCPU205に通知する。信号レベル保持セル204は、省電力モード時ブロックAの電源OFF時に、ブロックAから出力される全ての信号をそれぞれ所定のレベルハイ又はロウに固定する。本実施形態では、調停回路213からの出力信号は、ブロックBの各種デバイスが誤動作しないように、例えば、メモリーコントローラー203に信号が入力されないように、所定のレベルに固定される。メモリーコントローラー203に信号が入力されなければ、SDRAM40がセルフリフレッシュ状態を維持できる。また、各種入出力信号は、ブロックBからブロックAへ又は逆に電流が流れないように、それぞれ所定のレベルに固定される。なお、信号レベル保持セル204は、通常モード時には、各種入出力信号をそのまま通す。上記のSoC20の構成は、本願発明の特徴を説明するにあたって主要構成を説明したのであって、上記に限られない。また、一般的なSoCが備える他の構成を排除するものではない。例えば、SoC20は、一以上のデバイスを含むASICを有していてもよい。次に、図3及び図4を参照して、本実施形態の一例に係るSoCの特徴をより明らかに説明する。以下では、SoC内の構成要素の配置として、例えば、従来の配置不図示と、図3の配置本実施形態と、図4の配置とを考える。なお、ここでは、主な構成要素として、メインCPU、処理回路群、メモリーコントローラー、及びメモリーPHYを例に挙げる。従来の配置では、メインCPU、処理回路群、調停回路、メモリーコントローラー、及びメモリーPHYは、ブロックBに配置される。図3の配置本実施形態では、メインCPU、処理回路群、及び調停回路は、ブロックAに配置され、メモリーコントローラー、及びメモリーPHYは、ブロックBに配置される。図4の配置では、メインCPU、処理回路群、調停回路、及びメモリーコントローラーは、ブロックAに配置され、メモリーPHYは、ブロックBに配置される。図3は、本発明の一実施形態の一例に係るSoCの構成要素の配置を説明するブロック図である。図3に示すように、ブロックAに含まれる調停回路213と、ブロックBに含まれるメモリーコントローラー203との間に、信号レベル保持セル204が設けられる。信号レベル保持セル204は、調停回路213からの出力信号に対応してセルを有する。そして、例えば、省電力モード時にメモリーコントローラー203に想定外の信号が入力されないように、出力信号を所定のレベルに固定する。ここで、調停回路213の出力信号は、入力を調停した後の出力であるため、メインCPU201及び複数の処理回路202と調停回路213間の信号よりも少ない。また、調停回路213の出力信号は、メインCPU201及び複数の処理回路202の数が増えても増加しないあるいは増加するとしても増加量が小さくて済む。従って、信号レベル保持セル204のセルも増加しないあるいは増加するとしても増加量が小さくて済む。また、調停回路213の出力信号は、メモリーコントローラー203からの各出力信号例えば、制御信号、データ信号、設定信号等よりも少ない。従って、図3の配置では、メインCPU201及び各処理回路202の出力信号の数に係わらず、その数よりも少ない調停回路213からの出力信号の数に応じて、信号レベル保持セルを設ければよい。そのため、図4の配置と比べて、回路規模が小さくなる。また、メインCPU201、各処理回路202、及び調停回路213が、ブロックAに配置されているため、従来の配置と比べて、省電力性が高い。図4は、本発明の一実施形態の特徴を有さないSoCの構成要素の配置例を説明するブロック図である。図4に示すように、ブロックAに含まれるメモリーコントローラー203と、ブロックBに含まれるメモリーPHY211との間に、信号レベル保持セル204が設けられる。信号レベル保持セル204は、メモリーコントローラー203からの各出力信号例えば、制御信号、データ信号、設定信号等に対応してセルを有する。そして、例えば、省電力モード時にSDRAM40がセルフリフレッシュ状態を維持できるように、それぞれの出力信号を所定のレベルに固定する。上述したように、メモリーコントローラー203の出力信号は、調停回路213の出力信号よりも多い。従って、図4の配置では、図3の配置と比べて、回路規模が大きくなる。以上のことから、本実施形態では、回路規模をより小さくすることができる図3の配置を選択している。以上、本発明の一実施形態の一例について説明した。本実施形態によれば、電子機器の省電力制御における回路規模をより小さくすることができる。また、回路規模を低減しつつ、省電力で動作させることができる。以上の本発明の実施形態は、本発明の要旨と範囲を例示することを意図し、限定するものではない。多くの代替物、修正および変形例が当業者にとって明らかである。