直流電源の両端に接続される少なくとも1つのスイッチング素子を有し、直流電圧を高周波電圧に変換するインバータ回路と、前記スイッチング素子を制御するインバータ制御回路と、前記インバータ制御回路へ電源を供給する制御電源回路と、前記インバータ制御回路の制御電源電圧を検出する制御電源電圧検出回路と、を備え、前記インバータ制御回路は、前記制御電源電圧の低下を検出したときに前記インバータ回路の動作を停止させる機能を有し、前記インバータ回路が動作を開始してから所定時間経過するまで前記制御電源電圧の検出を無効とする起動時動作マスク部を備える、電源装置。前記インバータ回路は、直列に接続された2つのスイッチング素子と、前記2つのスイッチング素子のうちハイサイド側を駆動する電源を供給するブートストラップ回路とを有する請求項1記載の電源装置。前記起動時動作マスク部は、前記インバータ回路が動作を開始してからの所定時間を計測するタイマ回路を有する請求項1または2記載の電源装置。前記起動時動作マスク部は、前記インバータ回路の発振回数をカウントすることにより、前記インバータ回路が動作を開始してからの所定時間を計測するカウンタ回路を有する請求項1または2記載の電源装置。上記のようなインバータ回路を備えた電源装置において、インバータ制御回路に与えられる制御電源電圧を検出する制御電源電圧検出回路を有し、制御電源電圧の低下を検出したときに、異常判定を行ってインバータ回路を停止させる機能を有するものがある。ここで、ブートストラップ回路を備えた電源装置において、上記の制御電源電圧の検出及びインバータ回路の動作制御を行う場合を想定する。この場合、制御電源電圧検出回路にて制御電源電圧の低下を検出し、制御電源回路の出力電圧が特定の基準電圧値を下回ったときには、異常であると判定してインバータ回路の動作を停止させる。これにより、制御電源電圧の低下によってインバータ回路が期待外動作となることを回避でき、装置を構成する各部品に想定外のストレスが発生することを防止できる。しかし、ブートストラップ回路を備えた電源装置では、インバータ回路が動作を開始したときに制御電源電圧が一時的に低下する。特にローサイドのスイッチング素子が初めてオンになるとき、制御電源電圧の低下は大きい。このとき、制御電源電圧の検出によってインバータ回路の動作制御を行うと、インバータ制御回路を駆動するための制御電源電圧を確保できたとしても、起動時にインバータ回路を起動することができないことがある。すなわち、制御電源電圧検出回路により制御電源電圧の低下を検出してインバータ回路を停止させると、スイッチング素子の発振が停止してしまい、インバータ回路を起動することができない。この問題を回避するには、インバータ回路が動作を開始する際、制御電源電圧が基準電圧値を下回らないように対策を施す必要がある。しかしながら、対策を施すことによって、起動時間が長くなる、効率の悪化、コスト上昇などの問題が生じる。本発明は、上記事情に鑑みてなされたもので、その目的は、インバータ回路を確実に起動させることが可能であり、効率の良い安価な電源装置を提供することにある。本発明の電源装置は、直流電源の両端に接続される少なくとも1つのスイッチング素子を有し、直流電圧を高周波電圧に変換するインバータ回路と、前記スイッチング素子を制御するインバータ制御回路と、前記インバータ制御回路へ電源を供給する制御電源回路と、前記インバータ制御回路の制御電源電圧を検出する制御電源電圧検出回路と、を備え、前記インバータ制御回路は、前記制御電源電圧の低下を検出したときに前記インバータ回路の動作を停止させる機能を有し、前記インバータ回路が動作を開始してから所定時間経過するまで前記制御電源電圧の検出を無効とする起動時動作マスク部を備える。また、本発明は、上記の電源装置であって、前記インバータ回路は、直列に接続された2つのスイッチング素子と、前記2つのスイッチング素子のうちハイサイド側を駆動する電源を供給するブートストラップ回路とを有するものを含む。また、本発明は、上記の電源装置であって、前記起動時動作マスク部は、前記インバータ回路が動作を開始してからの所定時間を計測するタイマ回路を有するものを含む。また、本発明は、上記の電源装置であって、前記起動時動作マスク部は、前記インバータ回路の発振回数をカウントすることにより、前記インバータ回路が動作を開始してからの所定時間を計測するカウンタ回路を有するものを含む。本発明によれば、インバータ回路を確実に起動させることが可能であり、効率の良い安価な電源装置を提供できる。以下の実施形態では、電源装置の例として、放電灯点灯装置に適用した構成を示す。放電灯点灯装置の構成例まず、ブートストラップ回路を備えた放電灯点灯装置の構成例及びその動作について説明する。図8は、放電灯点灯装置の構成例を示す回路構成図である。放電灯点灯装置510は、直流電源520と、インバータ回路530と、共振回路540と、制御電源回路550と、インバータ制御回路560とを有して構成されている。ここでは、主要部の動作を中心に説明し、回路構成等についての詳細な説明を省略する。インバータ回路530は、発振部531とブートストラップ回路532とを備えている。発振部531は、例えばスイッチング素子Q1、Q2を直列接続したハーフブリッジインバータで構成されており、直流電源520の出力端間に接続されている。スイッチング素子Q1はハイサイドに接続され、スイッチング素子Q2はローサイドに接続されている。スイッチング素子Q1、Q2のゲートには、それぞれゲート抵抗R31、R32を介して、インバータ制御回路560の駆動回路561からの駆動信号が入力され、スイッチング素子Q1、Q2が交互にスイッチングするようになっている。インバータ回路530は、スイッチング素子Q1、Q2のスイッチング動作発振動作により、直流電源520が生成する直流電圧Vinを交流電圧に変換して共振回路540に出力する。ブートストラップ回路532は、コンデンサC31とダイオードD31とを有して構成される。ブートストラップ回路532は、スイッチング素子Q1がオフ、Q2がオンである期間に、制御電源回路550のコンデンサC52の両端電圧を印加することにより、コンデンサC31に充電を行う。コンデンサC31に充電した電圧は、スイッチング素子Q1を駆動させるための電源となる。共振回路540は、インダクタL41と、共振用のコンデンサC41と、直流カット用のコンデンサC42とを有して構成される。共振回路540は、インバータ回路530の出力電力の周波数発振周波数により出力特性が変化し、発振周波数が低くなると出力が増加し、発振周波数が高くなると出力が減少する。共振回路540の出力には放電灯Laが接続されており、インバータ回路530から出力される高周波電力が共振回路540を介して供給されることにより、放電灯Laが点灯する。制御電源回路550は、起動回路551と、ダイオードD51、D52と、ツェナーダイオードZD51、コンデンサC51、C52とを有して構成される。制御電源回路550は、コンデンサC52の両端電圧以降、制御電源電圧Vccと称すを出力電圧として、インバータ制御回路560の駆動回路561の電源として機能している。コンデンサC52は、インバータ回路530が発振を開始する前は、起動回路551を通じて直流電源520からの直流電圧Vinが印加されることによって充電される。また、インバータ回路530が発振を開始した後は、コンデンサC52は、発振部531のスイッチング動作によって生成される交流電圧が、ダイオードD51、D52を通じて整流されて印加されることによって充電される。インバータ制御回路560は、駆動回路561と、周波数制御回路562と、タイマ回路563と、制御電源電圧検出回路565とを備えている。駆動回路561は、スイッチング素子Q1、Q2の各々に駆動信号を出力することで、スイッチング素子Q1、Q2のスイッチング制御を行っている。タイマ回路563は、駆動回路561が駆動信号を出力してからの経過時間を計測している。周波数制御回路562は、タイマ回路563が計測した経過時間に基づいて、駆動回路561が出力する駆動信号の周波数を制御することで、スイッチング素子Q1、Q2のスイッチング周波数発振周波数を制御している。また、周波数制御回路562は、制御電源電圧検出回路565の出力レベルを監視しており、制御電源電圧検出回路565の出力レベルがハイレベルになると、駆動回路561が出力する駆動信号をローレベルに固定することで、インバータ回路530の動作を停止させる。制御電源電圧検出回路565は、コンパレータCP61と、基準電圧生成部E61とを備えている。コンパレータCP61の非反転入力端子は基準電圧生成部E61が接続されており、基準電圧Vth1が印加される。コンパレータCP61の反転入力端子は、制御電源電圧Vccが印加される。制御電源電圧検出回路565は、コンパレータCP61により制御電源電圧Vccを基準電圧Vth1と比較し、制御電源電圧Vccが基準電圧Vth1を下回ると、出力レベルがローレベルからハイレベルに反転する。これに伴って、周波数制御回路562は駆動回路561から出力される駆動信号をローレベルとし、インバータ回路530の動作が停止する。制御電源電圧検出回路565を設けない場合、制御電源電圧Vccが低下してインバータ制御回路560を駆動するために必要な電源を供給できなくなったとき、対応動作ができないので、インバータ制御回路560が期待外動作を起こすことがある。このような場合、放電灯点灯装置を構成する各部品に想定外のストレスが発生する恐れがある。制御電源電圧検出回路65を用いることにより、制御電源電圧Vccが基準電圧Vth1を下回ったときに、これを検出してインバータ回路530の動作を即座に停止させ、インバータ回路530が期待外動作となることを回避できる。これによって、放電灯点灯装置を構成する各部品に想定外のストレスが発生することを防止できる。上記のように構成された放電灯点灯装置510において、定常時の消費電流を削減し、回路の動作効率を向上させるためには、制御電源電圧Vccをできるだけ低く設定するのが好ましい。しかし、この放電灯点灯装置510において、インバータ回路530が動作を開始したときに制御電源電圧Vccは一時的に低下する。特にスイッチング素子Q2が初めてオンになるとき、制御電源電圧Vccの低下は大きい。まず、この現象について説明する。インバータ回路530が動作を開始すると、初めにローサイドのスイッチング素子Q2がオンとなる。このとき、制御電源回路550のコンデンサC52の両端電圧、すなわち制御電源電圧Vccが、ブートストラップ回路532のコンデンサC31に印加されることでコンデンサC31は充電される。ただし、コンデンサC31は制御電源電圧Vccが印加される前に電荷を蓄積していないため、多量の電荷が制御電源回路550のコンデンサC52からコンデンサC31へと引き抜かれる。さらに、スイッチング素子Q2が初めてオンになった瞬間は、制御電源回路550のコンデンサC51を通じてコンデンサC52へ充電することができないため、コンデンサC51に蓄積された電荷が不足し、制御電源電圧Vccは一時的に低下することになる。このように、インバータ回路530が動作を開始したときに制御電源電圧Vccが低下したとしても、インバータ制御回路560を駆動するための電源電圧と、スイッチング素子Q1、Q2を駆動するための電源電圧を確保しなければならない。IC等で構成されたインバータ制御回路560を駆動するために必要な電源電圧は、インバータ制御回路560が動作しなくなる電圧、またはスイッチング素子Q1、Q2の駆動に必要な電圧よりも、余裕をもって若干高めに設定される。一般的には10V以上で設計することが多い。よって、インバータ制御回路560を駆動するための電源電圧として制御電源電圧Vccを確保するように、制御電源回路550のコンデンサC52及びブートストラップ回路532のコンデンサC31の値を設定することが必須である。例えば、制御電源回路550のコンデンサC52は容量を大きく設定し、コンデンサC52が蓄積する電荷を増やすことで、ブートストラップ回路532のコンデンサC31に充電が行われた場合の制御電源電圧Vccの低下を抑える。また、ブートストラップ回路532のコンデンサC31は容量を小さく設定し、コンデンサC31の充電に必要な電荷を少なくする。このようにして、ブートストラップ回路532の動作により一時的に制御電源電圧Vccが低下したとしても、インバータ制御回路560を駆動するための電源電圧を確保することは可能である。しかし、このようにして起動時にインバータ制御回路560を駆動するための電源電圧を確保できたとしても、上記のように制御電源電圧検出回路65を用いた動作制御を行うようにすると、インバータ回路530を起動することができないことがある。すなわち、制御電源電圧検出回路65により制御電源電圧Vccの低下を検出してインバータ回路530を停止させる制御を行うと、スイッチング素子Q1、Q2の発振が停止してしまい、インバータ回路530を起動することができない。図9は、図8の構成例の放電灯点灯装置510における起動時の動作を示すタイミングチャートであり、制御電源電圧Vccとスイッチング素子Q1、Q2の電圧波形を示したものである。図9において、Aは制御電源電圧Vccの検出及びインバータ回路530の動作制御を行わない場合、Bは制御電源電圧Vccの低下を検出してインバータ回路530の動作制御を行った場合をそれぞれ示している。上記起動時の問題を回避するには、インバータ回路が動作を開始する際、制御電源電圧Vccが基準電圧Vth1を下回らないように対策を施す必要がある。例えば、制御電源回路550のコンデンサC52の容量をさらに大きく設定する対策がある。しかし、この場合、電源投入時にコンデンサC52を充電する時間が長くなるため、制御電源電圧Vccの立ち上がりが遅くなり、起動に時間がかかるという問題が生じる。また、起動の時間を短くするためには、起動回路551の供給電流を増やす必要があり、電源装置のコスト上昇につながる。他には、ブートストラップ回路532のダイオードD31と直列に抵抗を挿入する対策がある。これにより、ブートストラップ回路532のコンデンサC31を充電する際に、制御電源回路550のコンデンサC52から急速に電荷が引き抜かれることを抑制し、制御電源電圧Vccの低下を抑えられる。しかし、この場合、コンデンサC31の立ち上がりが遅くなり、スイッチング素子Q1のゲート電圧を確保することが困難になるという問題が生じる。また、挿入した抵抗によって電力損失が増え、効率が悪化するという問題が生じる。そこで、以下の実施形態では、制御電源電圧の低下を検出してインバータ回路を停止させる制御を行う場合であっても、インバータ回路を確実に起動させることが可能であり、消費電力を抑えた安価な構成を実現した放電灯点灯装置の構成を示す。第1の実施形態図1は、第1の実施形態に係る放電灯点灯装置の構成を示す回路構成図である。放電灯点灯装置10Aは、直流電源20と、インバータ回路30と、共振回路40と、制御電源回路50と、インバータ制御回路60とを有して構成されている。直流電源20は、直流電圧Vinを生成し、インバータ回路30に出力する。インバータ回路30は、発振部31とブートストラップ回路32とを備えている。発振部31は、例えばnチャネルMOSFETからなるスイッチング素子Q1、Q2を直列接続したハーフブリッジインバータで構成されており、直流電源20の出力端間に接続されている。スイッチング素子Q1はハイサイドに接続され、スイッチング素子Q2はローサイドに接続されている。スイッチング素子Q1は、ゲート抵抗R31を介してインバータ制御回路60の駆動回路61に接続され、スイッチング素子Q2は、ゲート抵抗R32を介して駆動回路61に接続されている。スイッチング素子Q1、Q2のゲートには、それぞれ駆動回路61からの駆動信号が入力され、スイッチング素子Q1、Q2が交互にスイッチングするようになっている。インバータ回路30は、スイッチング素子Q1、Q2のスイッチング動作発振動作により、直流電源20が生成する直流電圧Vinを、例えば50~100kHz程度の交流電圧に変換して共振回路40に出力する。ブートストラップ回路32は、コンデンサC31とダイオードD31とを有して構成され、スイッチング素子Q1のソースと、制御電源回路50とに接続されている。ブートストラップ回路32は、スイッチング素子Q1がオフ、Q2がオンである期間に、制御電源回路50のコンデンサC52の両端電圧を印加することにより、コンデンサC31に充電を行う。コンデンサC31に充電した電圧は、スイッチング素子Q1を駆動させるための電源となる。共振回路40は、インダクタL41と、共振用のコンデンサC41と、直流カット用のコンデンサC42とを有して構成され、インバータ回路30の出力に接続されている。共振回路40は、インバータ回路30の出力電力の周波数発振周波数により出力特性が変化し、発振周波数が低くなると出力が増加し、発振周波数が高くなると出力が減少する。共振回路40の出力には放電灯Laが接続されており、インバータ回路30から出力される高周波電力が共振回路40を介して供給されることにより、放電灯Laが点灯する。制御電源回路50は、起動回路51と、ダイオードD51、D52と、ツェナーダイオードZD51、コンデンサC51、C52とを有して構成される。ダイオードD51は、アノードがグラウンドに接続され、カソードがコンデンサC51を介して発振部31のスイッチング素子Q1、Q2の接続点に接続される。ダイオードD52は、アノードがダイオードD51とコンデンサC52の接続点に接続され、カソードがコンデンサC52とツェナーダイオードZD51との並列回路を介してグラウンドに接続される。制御電源回路50は、コンデンサC52の両端の制御電源電圧Vccを出力電圧として、インバータ制御回路60の駆動回路61の電源として機能している。コンデンサC52は、インバータ回路30が発振を開始する前は、起動回路51を通じて直流電源20からの直流電圧Vinが印加されることによって充電される。また、インバータ回路30が発振を開始した後は、コンデンサC52は、発振部31のスイッチング動作によって生成される交流電圧が、ダイオードD51、D52を通じて整流されて印加されることによって充電される。インバータ制御回路60は、駆動回路61と、周波数制御回路62と、タイマ回路63と、制御電源電圧検出回路65とを備えている。駆動回路61は、スイッチング素子Q1、Q2の各々に駆動信号を出力することで、スイッチング素子Q1、Q2のスイッチング制御を行っている。タイマ回路63は、駆動回路61が駆動信号を出力してからの経過時間を計測している。周波数制御回路62は、タイマ回路63が計測した経過時間に基づいて、駆動回路61が出力する駆動信号の周波数を制御することで、スイッチング素子Q1、Q2のスイッチング周波数発振周波数を制御している。また、周波数制御回路62は、制御電源電圧検出回路65の出力レベルを監視しており、制御電源電圧検出回路65の出力レベルがハイレベルになると、駆動回路61が出力する駆動信号をローレベルに固定することで、インバータ回路30の動作を停止させる。制御電源電圧検出回路65は、コンパレータCP61と、基準電圧生成部E61と、AND論理素子G61と、マスク信号出力部65aとを備えている。コンパレータCP61の非反転入力端子は基準電圧生成部E61が接続されており、基準電圧Vth1が印加される。コンパレータCP61の反転入力端子は、制御電源電圧Vccが印加される。コンパレータCP61は、制御電源電圧Vccを基準電圧Vth1と比較し、制御電源電圧Vccが基準電圧Vth1を下回ると、出力レベルがローレベルからハイレベルに反転する。AND論理素子G61の一方の入力端子はコンパレータCP61の出力端子に接続され、他方の入力端子はマスク信号出力部65aに接続されている。マスク信号出力部65aは、タイマ回路63にて計時された経過時間に基づき、少なくともスイッチング素子Q2がインバータ回路起動時に初めてオンとなってから所定の期間は出力レベルをローレベルとする。すなわち、マスク信号出力部65aは、インバータ回路起動時の所定期間だけ制御電源電圧検出回路65の検出動作をマスクし、検出無効とする。AND論理素子G61の出力端子は、制御電源電圧検出回路65の出力として周波数制御回路62に接続されている。ここで、タイマ回路63、マスク信号出力部65a、AND論理素子G61が起動時動作マスク部の機能を実現する。よって、制御電源電圧検出回路65は、スイッチング素子Q2がインバータ回路起動時に初めてオンとなってから所定の期間経過後に、制御電源電圧Vccが基準電圧Vth1を下回ったときに、出力レベルがローレベルからハイレベルに反転する。これに伴って、周波数制御回路62は駆動回路61から出力される駆動信号をローレベルとし、インバータ回路30の動作が停止する。次に、第1の実施形態の放電灯点灯装置10Aの動作を説明する。図2は、第1の実施形態の放電灯点灯装置10Aにおける各部の動作波形を示すタイミングチャートである。図2aは、制御電源電圧Vccを示している。図2bは、スイッチング素子Q2のゲート信号の出力レベルを示している。図2cは、スイッチング素子Q1のゲート信号の出力レベルを示している。図2dは、コンパレータCP61の出力レベルを示している。図2eは、マスク信号出力部65aの出力レベルを示している。図2fは、AND論理素子G61の出力レベルを示している。まず、時間t0において、電源が投入されると、制御電源電圧Vccが発生する。時間t1において、駆動回路61からスイッチング素子Q2に対してゲート信号の出力が開始される。このとき、ブートストラップ回路32の動作により、制御電源電圧Vccが一時的に低下する。そして、時間t2において、制御電源電圧Vccが基準電圧Vth1を下回ると、コンパレータCP61の出力レベルがローレベルからハイレベルとなる。一方、インバータ回路起動時にスイッチング素子Q2が初めてオンしてから所定の期間経過するまでは、マスク信号出力部65aの出力レベルがローレベルとなっており、制御電源電圧Vccの検出を無効としている。このため、AND論理素子G61の出力レベルはローレベルを維持する。このように、ブートストラップ回路32によりインバータ回路起動時に制御電源電圧Vccが一時的に基準電圧Vth1を下回ったとしても、インバータ回路30を起動させることができる。スイッチング素子Q2がインバータ起動時に初めてオンとなってから所定の期間が経過した時間t3において、マスク信号出力部65aの出力レベルがローレベルからハイレベルとなり、制御電源電圧Vccの検出が有効となる。制御電源電圧Vccの検出が有効になった後の時間t4において、制御電源電圧Vccが基準電圧Vth1を下回ると、AND論理素子G61の出力レベルがローレベルからハイレベルとなり、インバータ回路30は動作を停止する。上述したように、本実施形態によれば、ブートストラップ回路の動作によりインバータ回路起動時に制御電源電圧が一時的に基準電圧値を下回るような場合であっても、インバータ回路を確実に起動させることができる。本実施形態は、マスク信号出力部65aとAND論理素子G61を設けるのみの簡易な構成で実現可能である。この際、インバータ回路起動時の対策のために、起動時間の長期化、電力損失の増加、効率の悪化などを招くこともない。ここで、本実施形態の放電灯点灯装置10Aを用いた照明器具の構成例を示す。図3は、本実施形態の放電灯点灯装置10Aを備える照明器具70の構成を示す外観図である。本実施形態の照明器具70は、放電灯点灯装置10Aと、放電灯Laと、器具本体80とを備えている。器具本体80は、略矩形箱状に形成され、内部に放電灯点灯装置10Aを収納している。器具本体80の長手方向両側には、一対のソケット90が設けられており、これらのソケット90の間に直管型の放電灯Laが装着されている。この構成において、放電灯点灯装置10Aからソケット90を介して放電灯Laに電力が供給されて、放電灯Laが点灯する。第2の実施形態図4は、第2の実施形態に係る放電灯点灯装置の構成を示す回路構成図である。なお、図1に示した第1の実施形態の放電灯点灯装置10Aと同様の構成には、同一符号を付して説明は省略する。第2の実施形態の放電灯点灯装置10Bは、インバータ制御回路60Bの構成が第1の実施形態と異なる。直流電源20、インバータ回路30、共振回路40、制御電源回路50の構成は第1の実施形態と同様である。インバータ制御回路60Bは、駆動回路61と、周波数制御回路62と、タイマ回路63と、カウンタ回路64と、制御電源電圧検出回路65と、を備えている。カウンタ回路64は、入力端が駆動回路61のスイッチング素子Q2へのゲート信号出力に接続され、スイッチング素子Q2のゲート信号の出力レベルを監視しており、当該ゲート信号が出力された回数、すなわちインバータ回路30の発振回数をカウントする。カウンタ回路64は、当該ゲート信号が出力された回数が所定の基準回数N1N1≧2回に達すると、マスク信号出力部65aへ出力するカウンタ出力信号の出力レベルをローレベルからハイレベルに変化させる。例えば、N1=2[回]として基準回数を設定すれば、インバータ起動時に発振部31のスイッチング素子Q2が初めてオンとなっている期間は、制御電源電圧Vccの検出が無効となる。ここで、カウンタ回路64、マスク信号出力部65a、AND論理素子G61が起動時動作マスク部の機能を実現する。図5は、カウンタ回路64の構成例を示す図であり、N1=2[回]としてフリップフロップを用いて構成した例を示している。図6は図5のカウンタ回路64における各部の動作波形を示すタイミングチャートである。カウンタ回路64は、Tフリップフロップ641と、RSフリップフロップ642とが直列接続されている。スイッチング素子Q2へのゲート信号出力が反転されてTフリップフロップ641のT入力に入力され、Tフリップフロップ641のQ出力がRSフリップフロップ642のS入力に入力される。RSフリップフロップ642のQ出力がカウンタ回路64の出力となり、マスク信号出力部65aへ出力される。なお、図示しないが、RSフリップフロップ642のR入力にはローレベルが入力される。この構成により、カウンタ回路64は、スイッチング素子Q2のゲート信号出力の立ち下がりでTフリップフロップ641のQ出力が交互に反転し、RSフリップフロップ642のQ出力は、一度ローレベルからハイレベルになった後はハイレベルを維持する。すなわち、カウンタ回路64は、電源投入後、スイッチング素子Q2のゲート信号出力が1回目にローレベル→ハイレベル→ローレベルとなったときに、カウンタ出力がローレベルからハイレベルとなり、以後はカウンタ出力をハイレベルに維持する。このように、カウンタ回路64は、スイッチング素子Q2のゲート信号の出力回数がN1=2[回]に達すると、カウンタ出力信号の出力レベルがローレベルからハイレベルに変化する。これにより、マスク信号出力部65aは、インバータ回路起動時のゲート信号の出力回数が所定回数となるまで制御電源電圧検出回路65の検出動作をマスクし、検出無効とする。なお、マスク信号出力部65aは、カウンタ回路64の出力とタイマ回路63の出力とを併用して、所定時間経過するまでは制御電源電圧Vccの検出を無効とするようにしてもよい。制御電源電圧検出回路65は、スイッチング素子Q2がインバータ回路起動時に初めてオンとなってから所定回数オンオフした後に、制御電源電圧Vccが基準電圧Vth1を下回ったときに、出力レベルがローレベルからハイレベルに反転する。これに伴って、周波数制御回路62は駆動回路61から出力される駆動信号をローレベルとし、インバータ回路30の動作が停止する。次に、第2の実施形態の放電灯点灯装置10Bの動作を説明する。図7は、第2の実施形態の放電灯点灯装置10Bにおける各部の動作波形を示すタイミングチャートである。図7aは、制御電源電圧Vccを示している。図7bは、スイッチング素子Q2のゲート信号の出力レベルを示している。図7cは、スイッチング素子Q1のゲート信号の出力レベルを示している。図7dは、コンパレータCP61の出力レベルを示している。図7eは、カウンタ回路64の出力レベルを示している。図7fは、マスク信号出力部65aの出力レベルを示している。図7gは、AND論理素子G61の出力レベルを示している。まず、時間t0において、電源が投入されると、制御電源電圧Vccが発生する。時間t1において、駆動回路61からスイッチング素子Q2に対してゲート信号の出力が開始される。このとき、ブートストラップ回路32の動作により、制御電源電圧Vccが一時的に低下する。そして、時間t2において、制御電源電圧Vccが基準電圧Vth1を下回ると、コンパレータCP61の出力レベルがローレベルからハイレベルとなる。このとき、スイッチング素子Q2のゲート信号が出力された回数は1回であり、基準回数N1に達しないため、カウンタ回路64の出力レベルはローレベルを維持する。これにより、マスク信号出力部65aの出力レベルもローレベルとなり、制御電源電圧Vccの検出を無効とする。このため、AND論理素子G61の出力レベルはローレベルを維持する。このように、ブートストラップ回路32によりインバータ回路起動時に制御電源電圧Vccが一時的に基準電圧Vth1を下回ったとしても、インバータ回路30を起動させることができる。時間t2以降は、カウンタ回路64の出力レベルがハイレベルとなるため、マスク信号出力部65aの出力レベルもハイレベルとなり、制御電源電圧Vccの検出が有効になる。制御電源電圧Vccの検出が有効になった後の時間t3において、制御電源電圧Vccが基準電圧Vth1を下回ると、AND論理素子G61の出力レベルがローレベルからハイレベルとなり、インバータ回路30は動作を停止する。上述したように、本実施形態によれば、ブートストラップ回路の動作によりインバータ回路起動時に制御電源電圧が一時的に基準電圧値を下回るような場合であっても、インバータ回路を確実に起動させることができる。本実施形態は、カウンタ回路64とマスク信号出力部65aとAND論理素子G61を設けるのみの簡易な構成で実現可能である。この際、インバータ回路起動時の対策のために、起動時間の長期化、電力損失の増加、効率の悪化などを招くこともない。なお、本発明は、本発明の趣旨ならびに範囲を逸脱することなく、明細書の記載、並びに周知の技術に基づいて、当業者が様々な変更、応用することも本発明の予定するところであり、保護を求める範囲に含まれる。また、発明の趣旨を逸脱しない範囲において、上記実施形態における各構成要素を任意に組み合わせてもよい。