"予め用意したA本ただしAは2以上の整数。の伝送線路からそれぞれ任意の伝送方式で送られてきたデータを伝送線路ごとに個別に受信するデータ受信手段と、このデータ受信手段の受信したA本それぞれの伝送線路のデータを、データの宛先となる装置との間で予め取り決めたビット位置ごとにB通りただしBは2以上の整数。に分配した混在データを作成する混在データ作成手段と、この混在データ作成手段で作成したB通りの混在データのそれぞれにデータの宛先となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを付加して全部でB通りのデータ本体を作成するデータ本体作成手段と、このデータ本体作成手段によって作成したデータ本体のそれぞれをペイロードに組み込んだB通りのデータ伝送用ハイブリッドMACMediaAccessControlフレームを組み立てるデータ伝送用ハイブリッドMACフレーム組立手段と、このデータ伝送用ハイブリッドMACフレーム組立手段によって組み立てられたそれぞれのデータ伝送用ハイブリッドMACフレームを予め用意したB本の伝送線路にそれぞれ対応付けて送り出すデータ伝送用ハイブリッドMACフレーム送出手段とを具備することを特徴とする送信側装置。前記データ本体作成手段で作成したB通りのデータ本体のそれぞれのビット位置に1ビットずつ対応付け、前記データの宛先となる装置との間で予め取り決めた異なったフレーム間でのエラーチェック用あるいはエラー修正用のフレーム間冗長ビットを演算するフレーム間冗長ビット演算手段と、このフレーム間冗長ビット演算手段で演算した結果得られた前記B通りのデータ本体と同一ビット長のフレーム間冗長ビットをC通りただしCは1以上の整数。のペイロードに組み込んだチェック用ハイブリッドMACフレームを組み立てるチェック用ハイブリッドMACフレーム組立手段と、このチェック用ハイブリッドMACフレーム組立手段によって組み立てられたC通りのチェック用ハイブリッドMACフレームを前記B本の伝送線路とは別に用意したC本の伝送線路に1つずつ割り振って送り出すチェック用ハイブリッドMACフレーム送出手段とを更に具備することを特徴とする請求項1記載の送信側装置。前記データ伝送用ハイブリッドMACフレーム送出手段によって伝送線路に送り出されるデータ伝送用ハイブリッドMACフレームおよびチェック用ハイブリッドMACフレームの長さは、前記データの宛先となる装置との間で予め取り決めた長さから装置間のクロックの誤差を吸収するための所定のビット数の調整ビットだけ短いことを特徴とする請求項2記載の送信側装置。予め用意したB本ただしBは2以上の整数。の伝送線路からそれぞれ送られてきたイーサネット登録商標によるMACフレームとしてのデータ伝送用ハイブリッドMACフレームを伝送線路ごとに個別に受信するデータ伝送用ハイブリッドMACフレーム受信手段と、このデータ伝送用ハイブリッドMACフレーム受信手段の受信したB本のデータ伝送用ハイブリッドMACフレームのそれぞれのペイロードに組み込まれたA通りただしAは2以上の整数。の伝送線路に対応するデータをデータの送信元となる装置との間で予め取り決めたビット位置ごとにA通りに分配することで全部でA通りのデータ本体に戻すデータ本体再構成手段と、このデータ本体再構成手段によって再構成されたA通りのデータ本体のそれぞれから前記データの送信元となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを分離する同一フレーム用冗長ビット分離手段と、この同一フレーム用冗長ビット分離手段によって分離したそれぞれの同一フレーム用冗長ビットを用いてA通りのデータ本体における受信すべきデータのエラー検出あるいは修正を行う同一フレーム用エラー検出修正手段と、この同一フレーム用エラー検出修正手段の処理の終了したA通りのデータを前記データの送信元となる装置との間で予め取り決めた伝送方式のデータ形式に変換するデータ形式変換手段と、このデータ形式変換手段で変換したA通りのデータを予め用意したA本の伝送線路にそれぞれ対応付けて送出する伝送線路送出手段とを具備することを特徴とする受信側装置。予め用意したB本ただしBは2以上の整数。の伝送線路からそれぞれ送られてきたイーサネット登録商標によるMACフレームとしてのデータ伝送用ハイブリッドMACフレームを伝送線路ごとに個別に受信するデータ伝送用ハイブリッドMACフレーム受信手段と、このデータ伝送用ハイブリッドMACフレーム受信手段の受信したB本のデータ伝送用ハイブリッドMACフレームのそれぞれのペイロードに組み込まれたA通りただしAは2以上の整数。の伝送線路に対応するデータをデータの送信元となる装置および中継を行う装置との間で予め取り決めたビット位置ごとにA通りに分配することで全部でA通りのデータ本体に戻すデータ本体再構成手段と、このデータ本体再構成手段によって再構成されたA通りのデータ本体のそれぞれから前記データの送信元となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを分離する同一フレーム用冗長ビット分離手段と、この同一フレーム用冗長ビット分離手段によって分離したそれぞれの同一フレーム用冗長ビットを用いてA通りのデータ本体における受信すべきデータのエラー検出あるいは修正を行う同一フレーム用エラー検出修正手段と、この同一フレーム用エラー検出修正手段の処理の終了したA通りのデータを前記データの送信元となる装置との間で予め取り決めた伝送方式のデータ形式に変換するデータ形式変換手段と、このデータ形式変換手段で変換したA通りのデータを、データの宛先となる装置および中継を行う装置との間で予め取り決めたビット位置ごとにB通りただしBは2以上の整数。に分配した混在データを再度作成する混在データ再作成手段と、この混在データ再作成手段で作成したB通りの混在データのそれぞれにデータの宛先となる装置および中継を行う装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを再度付加して全部でB通りのデータ本体を作成するデータ本体再作成手段と、このデータ本体再作成手段によって作成したデータ本体のそれぞれをペイロードに組み込んだB通りのデータ伝送用ハイブリッドMACフレームを再度組み立てるデータ伝送用ハイブリッドMACフレーム再組立手段と、このデータ伝送用ハイブリッドMACフレーム再組立手段によって組み立てられたそれぞれのデータ伝送用ハイブリッドMACフレームを予め用意したB本の伝送線路に再度それぞれ対応付けて送り出すデータ伝送用ハイブリッドMACフレーム再送出手段とを具備することを特徴とする中継装置。予め用意したA本ただしAは2以上の整数。の伝送線路からそれぞれ任意の伝送方式で送られてきたデータを伝送線路ごとに個別に受信するデータ受信手段と、このデータ受信手段の受信したA本それぞれの伝送線路のデータを、データの宛先となる装置との間で予め取り決めたビット位置ごとにB通りただしBは2以上の整数。に分配した混在データを作成する混在データ作成手段と、この混在データ作成手段で作成したB通りの混在データのそれぞれにデータの宛先となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを付加して全部でB通りのデータ本体を作成するデータ本体作成手段と、このデータ本体作成手段によって作成したデータ本体のそれぞれをペイロードに組み込んだB通りのデータ伝送用ハイブリッドMACフレームを組み立てるデータ伝送用ハイブリッドMACフレーム組立手段と、このデータ伝送用ハイブリッドMACフレーム組立手段によって組み立てられたそれぞれのデータ伝送用ハイブリッドMACフレームを予め用意したB本の伝送線路にそれぞれ対応付けて送り出すデータ伝送用ハイブリッドMACフレーム送出手段とを備えた送信側装置と、予め用意したB本の伝送線路からそれぞれ送られてきたイーサネット登録商標によるMACフレームとしてのデータ伝送用ハイブリッドMACフレームを伝送線路ごとに個別に受信するデータ伝送用ハイブリッドMACフレーム受信手段と、このデータ伝送用ハイブリッドMACフレーム受信手段の受信したB本のデータ伝送用ハイブリッドMACフレームのそれぞれのペイロードに組み込まれたA通りの伝送線路に対応するデータをデータの送信元となる装置との間で予め取り決めたビット位置ごとにA通りに分配することで全部でA通りのデータ本体に戻すデータ本体再構成手段と、このデータ本体再構成手段によって再構成されたA通りのデータ本体のそれぞれから前記データの送信元となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを分離する同一フレーム用冗長ビット分離手段と、この同一フレーム用冗長ビット分離手段によって分離したそれぞれの同一フレーム用冗長ビットを用いてA通りのデータ本体における受信すべきデータのエラー検出あるいは修正を行う同一フレーム用エラー検出修正手段と、この同一フレーム用エラー検出修正手段の処理の終了したA通りのデータを前記データの送信元となる装置との間で予め取り決めた伝送方式のデータ形式に変換するデータ形式変換手段と、このデータ形式変換手段で変換したA通りのデータを予め用意したA本の伝送線路にそれぞれ対応付けて送出する伝送線路送出手段とを備えた受信側装置とを具備することを特徴とする通信システム。予め用意したA本ただしAは2以上の整数。の伝送線路からそれぞれ任意の伝送方式で送られてきたデータを伝送線路ごとに個別に受信するデータ受信ステップと、このデータ受信ステップで受信したA本それぞれの伝送線路のデータを、データの宛先となる装置との間で予め取り決めたビット位置ごとにB通りただしBは2以上の整数。に分配した混在データを作成する混在データ作成ステップと、この混在データ作成ステップで作成したB通りの混在データのそれぞれにデータの宛先となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを付加して全部でB通りのデータ本体を作成するデータ本体作成ステップと、このデータ本体作成ステップによって作成したデータ本体のそれぞれをペイロードに組み込んだB通りのデータ伝送用ハイブリッドMACフレームを組み立てるデータ伝送用ハイブリッドMACフレーム組立ステップと、このデータ伝送用ハイブリッドMACフレーム組立ステップによって組み立てられたそれぞれのデータ伝送用ハイブリッドMACフレームを予め用意したB本の伝送線路にそれぞれ対応付けて送り出すデータ伝送用ハイブリッドMACフレーム送出ステップとを具備することを特徴とする送信方法。予め用意したB本ただしBは2以上の整数。の伝送線路からそれぞれ送られてきたイーサネット登録商標によるMACフレームとしてのデータ伝送用ハイブリッドMACフレームを伝送線路ごとに個別に受信するデータ伝送用ハイブリッドMACフレーム受信ステップと、このデータ伝送用ハイブリッドMACフレーム受信ステップで受信したB本のデータ伝送用ハイブリッドMACフレームのそれぞれのペイロードに組み込まれたA通りただしAは2以上の整数。の伝送線路に対応するデータをデータの送信元となる装置との間で予め取り決めたビット位置ごとにA通りに分配することで全部でA通りのデータ本体に戻すデータ本体再構成ステップと、このデータ本体再構成ステップによって再構成されたA通りのデータ本体のそれぞれから前記データの送信元となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを分離する同一フレーム用冗長ビット分離ステップと、この同一フレーム用冗長ビット分離ステップによって分離したそれぞれの同一フレーム用冗長ビットを用いてA通りのデータ本体における受信すべきデータのエラー検出あるいは修正を行う同一フレーム用エラー検出修正ステップと、この同一フレーム用エラー検出修正ステップでの処理の終了したA通りのデータを前記データの送信元となる装置との間で予め取り決めた伝送方式のデータ形式に変換するデータ形式変換ステップと、このデータ形式変換ステップで変換したA通りのデータを予め用意したA本の伝送線路にそれぞれ対応付けて送出する伝送線路送出ステップとを具備することを特徴とする受信方法。コンピュータに、予め用意したA本ただしAは2以上の整数。の伝送線路からそれぞれ任意の伝送方式で送られてきたデータを伝送線路ごとに個別に受信するデータ受信処理と、このデータ受信処理で受信したA本それぞれの伝送線路のデータを、データの宛先となる装置との間で予め取り決めたビット位置ごとにB通りただしBは2以上の整数。に分配した混在データを作成する混在データ作成処理と、この混在データ作成処理で作成したB通りの混在データのそれぞれにデータの宛先となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを付加して全部でB通りのデータ本体を作成するデータ本体作成処理と、このデータ本体作成処理によって作成したデータ本体のそれぞれをペイロードに組み込んだB通りのデータ伝送用ハイブリッドMACフレームを組み立てるデータ伝送用ハイブリッドMACフレーム組立処理と、このデータ伝送用ハイブリッドMACフレーム組立処理によって組み立てられたそれぞれのデータ伝送用ハイブリッドMACフレームを予め用意したB本の伝送線路にそれぞれ対応付けて送り出すデータ伝送用ハイブリッドMACフレーム送出処理とを実行させることを特徴とする送信プログラム。コンピュータに、予め用意したB本ただしBは2以上の整数。の伝送線路からそれぞれ送られてきたイーサネット登録商標によるMACフレームとしてのデータ伝送用ハイブリッドMACフレームを伝送線路ごとに個別に受信するデータ伝送用ハイブリッドMACフレーム受信処理と、このデータ伝送用ハイブリッドMACフレーム受信処理で受信したB本のデータ伝送用ハイブリッドMACフレームのそれぞれのペイロードに組み込まれたA通りただしAは2以上の整数。の伝送線路に対応するデータをデータの送信元となる装置との間で予め取り決めたビット位置ごとにA通りに分配することで全部でA通りのデータ本体に戻すデータ本体再構成手段と、このデータ本体再構成手段によって再構成されたA通りのデータ本体のそれぞれから前記データの送信元となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを分離する同一フレーム用冗長ビット分離処理と、この同一フレーム用冗長ビット分離処理によって分離したそれぞれの同一フレーム用冗長ビットを用いてA通りのデータ本体における受信すべきデータのエラー検出あるいは修正を行う同一フレーム用エラー検出修正処理と、この同一フレーム用エラー検出修正処理での処理の終了したA通りのデータを前記データの送信元となる装置との間で予め取り決めた伝送方式のデータ形式に変換するデータ形式変換処理と、このデータ形式変換処理で変換したA通りのデータを予め用意したA本の伝送線路にそれぞれ対応付けて送出する伝送線路送出処理とを実行させることを特徴とする受信プログラム。これらのパケット網を使用した技術では、パケット網における輻輳によるパケットロスの発生という問題がある。このため、信頼性を要求する通信方式の統合が難しい。そこで本発明の目的は、イーサネット登録商標フレームに各種の通信データをカプセル化することなく統合することのできる送信側装置、受信側装置、中継装置、通信システム、送信方法、受信方法、送信および受信プログラムを提供することにある。本発明では、イ予め用意したA本ただしAは2以上の整数。の伝送線路からそれぞれ任意の伝送方式で送られてきたデータを伝送線路ごとに個別に受信するデータ受信手段と、ロこのデータ受信手段の受信したA本それぞれの伝送線路のデータを、データの宛先となる装置との間で予め取り決めたビット位置ごとにB通りただしBは2以上の整数。に分配した混在データを作成する混在データ作成手段と、ハこの混在データ作成手段で作成したB通りの混在データのそれぞれにデータの宛先となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを付加して全部でB通りのデータ本体を作成するデータ本体作成手段と、ニこのデータ本体作成手段によって作成したデータ本体のそれぞれをペイロードに組み込んだB通りのデータ伝送用ハイブリッドMACMediaAccessControlフレームを組み立てるデータ伝送用ハイブリッドMACフレーム組立手段と、ホこのデータ伝送用ハイブリッドMACフレーム組立手段によって組み立てられたそれぞれのデータ伝送用ハイブリッドMACフレームを予め用意したB本の伝送線路にそれぞれ対応付けて送り出すデータ伝送用ハイブリッドMACフレーム送出手段とを送信側装置が具備する。また、本発明では、イ予め用意したB本ただしBは2以上の整数。の伝送線路からそれぞれ送られてきたイーサネット登録商標によるMACフレームとしてのデータ伝送用ハイブリッドMACフレームを伝送線路ごとに個別に受信するデータ伝送用ハイブリッドMACフレーム受信手段と、ロこのデータ伝送用ハイブリッドMACフレーム受信手段の受信したB本のデータ伝送用ハイブリッドMACフレームのそれぞれのペイロードに組み込まれたA通りただしAは2以上の整数。の伝送線路に対応するデータをデータの送信元となる装置との間で予め取り決めたビット位置ごとにA通りに分配することで全部でA通りのデータ本体に戻すデータ本体再構成手段と、ハこのデータ本体再構成手段によって再構成されたA通りのデータ本体のそれぞれから前記したデータの送信元となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを分離する同一フレーム用冗長ビット分離手段と、ニこの同一フレーム用冗長ビット分離手段によって分離したそれぞれの同一フレーム用冗長ビットを用いてA通りのデータ本体における受信すべきデータのエラー検出あるいは修正を行う同一フレーム用エラー検出修正手段と、ホこの同一フレーム用エラー検出修正手段の処理の終了したA通りのデータを前記したデータの送信元となる装置との間で予め取り決めた伝送方式のデータ形式に変換するデータ形式変換手段と、へこのデータ形式変換手段で変換したA通りのデータを予め用意したA本の伝送線路にそれぞれ対応付けて送出する伝送線路送出手段とを受信側装置が具備する。更に本発明では、イ予め用意したB本ただしBは2以上の整数。の伝送線路からそれぞれ送られてきたイーサネット登録商標によるMACフレームとしてのデータ伝送用ハイブリッドMACフレームを伝送線路ごとに個別に受信するデータ伝送用ハイブリッドMACフレーム受信手段と、ロこのデータ伝送用ハイブリッドMACフレーム受信手段の受信したB本のデータ伝送用ハイブリッドMACフレームのそれぞれのペイロードに組み込まれたA通りただしAは2以上の整数。の伝送線路に対応するデータをデータの送信元となる装置および中継を行う装置との間で予め取り決めたビット位置ごとにA通りに分配することで全部でA通りのデータ本体に戻すデータ本体再構成手段と、ハこのデータ本体再構成手段によって再構成されたA通りのデータ本体のそれぞれから前記したデータの送信元となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを分離する同一フレーム用冗長ビット分離手段と、ニこの同一フレーム用冗長ビット分離手段によって分離したそれぞれの同一フレーム用冗長ビットを用いてA通りのデータ本体における受信すべきデータのエラー検出あるいは修正を行う同一フレーム用エラー検出修正手段と、ホこの同一フレーム用エラー検出修正手段の処理の終了したA通りのデータを前記したデータの送信元となる装置との間で予め取り決めた伝送方式のデータ形式に変換するデータ形式変換手段と、へこのデータ形式変換手段で変換したA通りのデータを、データの宛先となる装置および中継を行う装置との間で予め取り決めたビット位置ごとにB通りただしBは2以上の整数。に分配した混在データを再度作成する混在データ再作成手段と、トこの混在データ再作成手段で作成したB通りの混在データのそれぞれにデータの宛先となる装置および中継を行う装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを再度付加して全部でB通りのデータ本体を作成するデータ本体再作成手段と、チこのデータ本体再作成手段によって作成したデータ本体のそれぞれをペイロードに組み込んだB通りのデータ伝送用ハイブリッドMACフレームを再度組み立てるデータ伝送用ハイブリッドMACフレーム再組立手段と、リこのデータ伝送用ハイブリッドMACフレーム再組立手段によって組み立てられたそれぞれのデータ伝送用ハイブリッドMACフレームを予め用意したB本の伝送線路に再度それぞれ対応付けて送り出すデータ伝送用ハイブリッドMACフレーム再送出手段とを中継装置が具備する。更にまた、本発明では、イ予め用意したA本ただしAは2以上の整数。の伝送線路からそれぞれ任意の伝送方式で送られてきたデータを伝送線路ごとに個別に受信するデータ受信手段と、このデータ受信手段の受信したA本それぞれの伝送線路のデータを、データの宛先となる装置との間で予め取り決めたビット位置ごとにB通りただしBは2以上の整数。に分配した混在データを作成する混在データ作成手段と、この混在データ作成手段で作成したB通りの混在データのそれぞれにデータの宛先となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを付加して全部でB通りのデータ本体を作成するデータ本体作成手段と、このデータ本体作成手段によって作成したデータ本体のそれぞれをペイロードに組み込んだB通りのデータ伝送用ハイブリッドMACフレームを組み立てるデータ伝送用ハイブリッドMACフレーム組立手段と、このデータ伝送用ハイブリッドMACフレーム組立手段によって組み立てられたそれぞれのデータ伝送用ハイブリッドMACフレームを予め用意したB本の伝送線路にそれぞれ対応付けて送り出すデータ伝送用ハイブリッドMACフレーム送出手段とを備えた送信側装置と、ロ予め用意したB本の伝送線路からそれぞれ送られてきたイーサネット登録商標によるMACフレームとしてのデータ伝送用ハイブリッドMACフレームを伝送線路ごとに個別に受信するデータ伝送用ハイブリッドMACフレーム受信手段と、このデータ伝送用ハイブリッドMACフレーム受信手段の受信したB本のデータ伝送用ハイブリッドMACフレームのそれぞれのペイロードに組み込まれたA通りの伝送線路に対応するデータをデータの送信元となる装置との間で予め取り決めたビット位置ごとにA通りに分配することで全部でA通りのデータ本体に戻すデータ本体再構成手段と、このデータ本体再構成手段によって再構成されたA通りのデータ本体のそれぞれから前記したデータの送信元となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを分離する同一フレーム用冗長ビット分離手段と、この同一フレーム用冗長ビット分離手段によって分離したそれぞれの同一フレーム用冗長ビットを用いてA通りのデータ本体における受信すべきデータのエラー検出あるいは修正を行う同一フレーム用エラー検出修正手段と、この同一フレーム用エラー検出修正手段の処理の終了したA通りのデータを前記したデータの送信元となる装置との間で予め取り決めた伝送方式のデータ形式に変換するデータ形式変換手段と、このデータ形式変換手段で変換したA通りのデータを予め用意したA本の伝送線路にそれぞれ対応付けて送出する伝送線路送出手段とを備えた受信側装置とを通信システムが具備する。また、本発明では、イ予め用意したA本ただしAは2以上の整数。の伝送線路からそれぞれ任意の伝送方式で送られてきたデータを伝送線路ごとに個別に受信するデータ受信ステップと、ロこのデータ受信ステップで受信したA本それぞれの伝送線路のデータを、データの宛先となる装置との間で予め取り決めたビット位置ごとにB通りただしBは2以上の整数。に分配した混在データを作成する混在データ作成ステップと、ハこの混在データ作成ステップで作成したB通りの混在データのそれぞれにデータの宛先となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを付加して全部でB通りのデータ本体を作成するデータ本体作成ステップと、ニこのデータ本体作成ステップによって作成したデータ本体のそれぞれをペイロードに組み込んだB通りのデータ伝送用ハイブリッドMACフレームを組み立てるデータ伝送用ハイブリッドMACフレーム組立ステップと、ホこのデータ伝送用ハイブリッドMACフレーム組立ステップによって組み立てられたそれぞれのデータ伝送用ハイブリッドMACフレームを予め用意したB本の伝送線路にそれぞれ対応付けて送り出すデータ伝送用ハイブリッドMACフレーム送出ステップとを送信方法が具備する。更に、本発明では、イ予め用意したB本ただしBは2以上の整数。の伝送線路からそれぞれ送られてきたイーサネット登録商標によるMACフレームとしてのデータ伝送用ハイブリッドMACフレームを伝送線路ごとに個別に受信するデータ伝送用ハイブリッドMACフレーム受信ステップと、ロこのデータ伝送用ハイブリッドMACフレーム受信ステップで受信したB本のデータ伝送用ハイブリッドMACフレームのそれぞれのペイロードに組み込まれたA通りただしAは2以上の整数。の伝送線路に対応するデータをデータの送信元となる装置との間で予め取り決めたビット位置ごとにA通りに分配することで全部でA通りのデータ本体に戻すデータ本体再構成ステップと、ハこのデータ本体再構成ステップによって再構成されたA通りのデータ本体のそれぞれから前記したデータの送信元となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを分離する同一フレーム用冗長ビット分離ステップと、ニこの同一フレーム用冗長ビット分離ステップによって分離したそれぞれの同一フレーム用冗長ビットを用いてA通りのデータ本体における受信すべきデータのエラー検出あるいは修正を行う同一フレーム用エラー検出修正ステップと、ホこの同一フレーム用エラー検出修正ステップでの処理の終了したA通りのデータを前記したデータの送信元となる装置との間で予め取り決めた伝送方式のデータ形式に変換するデータ形式変換ステップと、へこのデータ形式変換ステップで変換したA通りのデータを予め用意したA本の伝送線路にそれぞれ対応付けて送出する伝送線路送出ステップとを受信方法が具備する。更にまた、本発明では、コンピュータに、イ予め用意したA本ただしAは2以上の整数。の伝送線路からそれぞれ任意の伝送方式で送られてきたデータを伝送線路ごとに個別に受信するデータ受信処理と、ロこのデータ受信処理で受信したA本それぞれの伝送線路のデータを、データの宛先となる装置との間で予め取り決めたビット位置ごとにB通りただしBは2以上の整数。に分配した混在データを作成する混在データ作成処理と、ハこの混在データ作成処理で作成したB通りの混在データのそれぞれにデータの宛先となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを付加して全部でB通りのデータ本体を作成するデータ本体作成処理と、ニこのデータ本体作成処理によって作成したデータ本体のそれぞれをペイロードに組み込んだB通りのデータ伝送用ハイブリッドMACフレームを組み立てるデータ伝送用ハイブリッドMACフレーム組立処理と、ホこのデータ伝送用ハイブリッドMACフレーム組立処理によって組み立てられたそれぞれのデータ伝送用ハイブリッドMACフレームを予め用意したB本の伝送線路にそれぞれ対応付けて送り出すデータ伝送用ハイブリッドMACフレーム送出処理とを実行させる。また、本発明では、コンピュータに、イ予め用意したB本ただしBは2以上の整数。の伝送線路からそれぞれ送られてきたイーサネット登録商標によるMACフレームとしてのデータ伝送用ハイブリッドMACフレームを伝送線路ごとに個別に受信するデータ伝送用ハイブリッドMACフレーム受信処理と、ロこのデータ伝送用ハイブリッドMACフレーム受信処理で受信したB本のデータ伝送用ハイブリッドMACフレームのそれぞれのペイロードに組み込まれたA通りただしAは2以上の整数。の伝送線路に対応するデータをデータの送信元となる装置との間で予め取り決めたビット位置ごとにA通りに分配することで全部でA通りのデータ本体に戻すデータ本体再構成処理と、ハこのデータ本体再構成処理によって再構成されたA通りのデータ本体のそれぞれから前記したデータの送信元となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを分離する同一フレーム用冗長ビット分離処理と、ニこの同一フレーム用冗長ビット分離処理によって分離したそれぞれの同一フレーム用冗長ビットを用いてA通りのデータ本体における受信すべきデータのエラー検出あるいは修正を行う同一フレーム用エラー検出修正処理と、ホこの同一フレーム用エラー検出修正処理での処理の終了したA通りのデータを前記したデータの送信元となる装置との間で予め取り決めた伝送方式のデータ形式に変換するデータ形式変換処理と、へこのデータ形式変換処理で変換したA通りのデータを予め用意したA本の伝送線路にそれぞれ対応付けて送出する伝送線路送出処理とを実行させる。以上説明したように本発明では、イーサネット登録商標リンク上に、イーサネット登録商標とイーサネット登録商標以外の通信技術を統合する。この際、イーサネット登録商標以外の通信方式をカプセル化によりイーサネット登録商標上に統合するのではなく、イーサネット登録商標リンク上のビット位置を特定してイーサネット登録商標のデータとそれ以外のデータを所定のビット位置にマッピングする。これらのマッピングの仕方は、データの宛先となる装置あるいは中継を行う装置との取り決めで行う。したがって、データ伝送用ハイブリッドMACフレーム同士に対するデータの振り分けや同一のフレームのペイロードにおけるデータの振り分けについての具体的な取り決めを知らない第三者に対してデータのセキュリティを確保することができる。また、この取り決めを適宜変更することで、セキュリティを高めると共に、混在データを構成する複数種類のデータの状況に合わせた効率的な伝送が可能になる。また、本発明では、エラーチェック用あるいはエラー修正用の冗長ビットを組み込んでデータの送受信や中継を行う。これにより、伝送対象となるデータの信頼性を高め、再送処理を軽減することができる。図1は、本発明の送信側装置のクレーム対応図を示したものである。本発明の送信側装置10は、データ受信手段11と、混在データ作成手段12と、データ本体作成手段13と、データ伝送用ハイブリッドMACMediaAccessControlフレーム組立手段14と、データ伝送用ハイブリッドMACフレーム送出手段15を備えている。ここで、データ受信手段11は、予め用意したA本ただしAは2以上の整数。の伝送線路からそれぞれ任意の伝送方式で送られてきたデータを伝送線路ごとに個別に受信する。混在データ作成手段12は、データ受信手段11の受信したA本それぞれの伝送線路のデータを、データの宛先となる装置との間で予め取り決めたビット位置ごとにB通りただしBは2以上の整数。に分配した混在データを作成する。データ本体作成手段13は、混在データ作成手段12で作成したB通りの混在データのそれぞれにデータの宛先となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを付加して全部でB通りのデータ本体を作成する。データ伝送用ハイブリッドMACフレーム組立手段14は、データ本体作成手段13によって作成したデータ本体のそれぞれをペイロードに組み込んだB通りのデータ伝送用ハイブリッドMACフレームを組み立てる。データ伝送用ハイブリッドMACフレーム送出手段15は、データ伝送用ハイブリッドMACフレーム組立手段14によって組み立てられたそれぞれのデータ伝送用ハイブリッドMACフレームを予め用意したB本の伝送線路にそれぞれ対応付けて送り出す。図2は、本発明の受信側装置のクレーム対応図を示したものである。本発明の受信側装置20は、データ伝送用ハイブリッドMACフレーム受信手段21と、データ本体再構成手段22と、同一フレーム用冗長ビット分離手段23と、同一フレーム用エラー検出修正手段24と、データ形式変換手段25と、伝送線路送出手段26を備えている。ここで、データ伝送用ハイブリッドMACフレーム受信手段21は、予め用意したB本ただしBは2以上の整数。の伝送線路からそれぞれ送られてきたイーサネット登録商標によるMACフレームとしてのデータ伝送用ハイブリッドMACフレームを伝送線路ごとに個別に受信する。データ本体再構成手段22は、データ伝送用ハイブリッドMACフレーム受信手段21の受信したB本のデータ伝送用ハイブリッドMACフレームのそれぞれのペイロードに組み込まれたA通りただしAは2以上の整数。の伝送線路に対応するデータをデータの送信元となる装置との間で予め取り決めたビット位置ごとにA通りに分配することで全部でA通りのデータ本体に戻す。同一フレーム用冗長ビット分離手段23は、データ本体再構成手段22によって再構成されたA通りのデータ本体のそれぞれから前記したデータの送信元となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを分離する。同一フレーム用エラー検出修正手段24は、同一フレーム用冗長ビット分離手段23によって分離したそれぞれの同一フレーム用冗長ビットを用いてA通りのデータ本体における受信すべきデータのエラー検出あるいは修正を行う。データ形式変換手段25は、同一フレーム用エラー検出修正手段24の処理の終了したA通りのデータを前記したデータの送信元となる装置との間で予め取り決めた伝送方式のデータ形式に変換する。伝送線路送出手段26は、データ形式変換手段25で変換したA通りのデータを予め用意したA本の伝送線路にそれぞれ対応付けて送出する。図3は、本発明の中継装置のクレーム対応図を示したものである。本発明の中継装置30は、データ伝送用ハイブリッドMACフレーム受信手段31と、データ本体再構成手段32と、同一フレーム用冗長ビット分離手段33と、同一フレーム用エラー検出修正手段34と、データ形式変換手段35と、混在データ再作成手段36と、データ本体再作成手段37と、データ伝送用ハイブリッドMACフレーム再組立手段38と、データ伝送用ハイブリッドMACフレーム再送出手段39を備えている。ここで、データ伝送用ハイブリッドMACフレーム受信手段31は、予め用意したB本ただしBは2以上の整数。の伝送線路からそれぞれ送られてきたイーサネット登録商標によるMACフレームとしてのデータ伝送用ハイブリッドMACフレームを伝送線路ごとに個別に受信する。データ本体再構成手段32は、データ伝送用ハイブリッドMACフレーム受信手段31の受信したB本のデータ伝送用ハイブリッドMACフレームのそれぞれのペイロードに組み込まれたA通りただしAは2以上の整数。の伝送線路に対応するデータをデータの送信元となる装置および中継を行う装置との間で予め取り決めたビット位置ごとにA通りに分配することで全部でA通りのデータ本体に戻す。同一フレーム用冗長ビット分離手段33は、データ本体再構成手段32によって再構成されたA通りのデータ本体のそれぞれから前記したデータの送信元となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを分離する。同一フレーム用エラー検出修正手段34は、同一フレーム用冗長ビット分離手段33によって分離したそれぞれの同一フレーム用冗長ビットを用いてA通りのデータ本体における受信すべきデータのエラー検出あるいは修正を行う。データ形式変換手段35は、同一フレーム用エラー検出修正手段34の処理の終了したA通りのデータを前記したデータの送信元となる装置との間で予め取り決めた伝送方式のデータ形式に変換する。混在データ再作成手段36は、データ形式変換手段35で変換したA通りのデータを、データの宛先となる装置および中継を行う装置との間で予め取り決めたビット位置ごとにB通りただしBは2以上の整数。に分配した混在データを再度作成する。データ本体再作成手段37は、混在データ再作成手段36で作成したB通りの混在データのそれぞれにデータの宛先となる装置および中継を行う装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを再度付加して全部でB通りのデータ本体を作成する。データ伝送用ハイブリッドMACフレーム再組立手段38は、データ本体再作成手段37によって作成したデータ本体のそれぞれをペイロードに組み込んだB通りのデータ伝送用ハイブリッドMACフレームを再度組み立てる。データ伝送用ハイブリッドMACフレーム再送出手段39は、データ伝送用ハイブリッドMACフレーム再組立手段38によって組み立てられたそれぞれのデータ伝送用ハイブリッドMACフレームを予め用意したB本の伝送線路に再度それぞれ対応付けて送り出す。図4は、本発明の通信システムのクレーム対応図を示したものである。本発明の通信システム40は、送信側装置41と、受信側装置42を備えている。ここで、送信側装置41は、データ受信手段41aと、混在データ作成手段41bと、データ本体作成手段41cと、データ伝送用ハイブリッドMACフレーム組立手段41dと、データ伝送用ハイブリッドMACフレーム送出手段41eとを備えている。データ受信手段41aは、予め用意したA本ただしAは2以上の整数。の伝送線路からそれぞれ任意の伝送方式で送られてきたデータを伝送線路ごとに個別に受信する。混在データ作成手段41bは、データ受信手段41aの受信したA本それぞれの伝送線路のデータを、データの宛先となる装置との間で予め取り決めたビット位置ごとにB通りただしBは2以上の整数。に分配した混在データを作成する。データ本体作成手段41cは、混在データ作成手段41bで作成したB通りの混在データのそれぞれにデータの宛先となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを付加して全部でB通りのデータ本体を作成する。データ伝送用ハイブリッドMACフレーム組立手段41dは、データ本体作成手段41cによって作成したデータ本体のそれぞれをペイロードに組み込んだB通りのデータ伝送用ハイブリッドMACフレームを組み立てる。データ伝送用ハイブリッドMACフレーム送出手段41eは、データ伝送用ハイブリッドMACフレーム組立手段41dによって組み立てられたそれぞれのデータ伝送用ハイブリッドMACフレームを予め用意したB本の伝送線路にそれぞれ対応付けて送り出す。受信側装置42は、データ伝送用ハイブリッドMACフレーム受信手段42aと、データ本体再構成手段42bと、同一フレーム用冗長ビット分離手段42cと、同一フレーム用エラー検出修正手段42dと、データ形式変換手段42eと、伝送線路送出手段42fとを備えている。データ伝送用ハイブリッドMACフレーム受信手段42aは、予め用意したB本の伝送線路からそれぞれ送られてきたイーサネット登録商標によるMACフレームとしてのデータ伝送用ハイブリッドMACフレームを伝送線路ごとに個別に受信する。データ本体再構成手段42bは、データ伝送用ハイブリッドMACフレーム受信手段42aの受信したB本のデータ伝送用ハイブリッドMACフレームのそれぞれのペイロードに組み込まれたA通りの伝送線路に対応するデータをデータの送信元となる装置との間で予め取り決めたビット位置ごとにA通りに分配することで全部でA通りのデータ本体に戻す。同一フレーム用冗長ビット分離手段42cは、データ本体再構成手段42bによって再構成されたA通りのデータ本体のそれぞれから前記したデータの送信元となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを分離する。同一フレーム用エラー検出修正手段42dは、同一フレーム用冗長ビット分離手段42cによって分離したそれぞれの同一フレーム用冗長ビットを用いてA通りのデータ本体における受信すべきデータのエラー検出あるいは修正を行う。データ形式変換手段42eは、同一フレーム用エラー検出修正手段42dの処理の終了したA通りのデータを前記したデータの送信元となる装置との間で予め取り決めた伝送方式のデータ形式に変換する。伝送線路送出手段42fは、データ形式変換手段42eで変換したA通りのデータを予め用意したA本の伝送線路にそれぞれ対応付けて送出する。図5は、本発明の送信方法のクレーム対応図を示したものである。本発明の送信方法50は、データ受信ステップ51と、混在データ作成ステップ52と、データ本体作成ステップ53と、データ伝送用ハイブリッドMACフレーム組立ステップ54と、データ伝送用ハイブリッドMACフレーム送出ステップ55を備えている。ここで、データ受信ステップ51では、予め用意したA本ただしAは2以上の整数。の伝送線路からそれぞれ任意の伝送方式で送られてきたデータを伝送線路ごとに個別に受信する。混在データ作成ステップ52では、データ受信ステップ51で受信したA本それぞれの伝送線路のデータを、データの宛先となる装置との間で予め取り決めたビット位置ごとにB通りただしBは2以上の整数。に分配した混在データを作成する。データ本体作成ステップ53では、混在データ作成ステップ52で作成したB通りの混在データのそれぞれにデータの宛先となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを付加して全部でB通りのデータ本体を作成する。データ伝送用ハイブリッドMACフレーム組立ステップ54では、データ本体作成ステップ53によって作成したデータ本体のそれぞれをペイロードに組み込んだB通りのデータ伝送用ハイブリッドMACフレームを組み立てる。データ伝送用ハイブリッドMACフレーム送出ステップ55では、データ伝送用ハイブリッドMACフレーム組立ステップ54によって組み立てられたそれぞれのデータ伝送用ハイブリッドMACフレームを予め用意したB本の伝送線路にそれぞれ対応付けて送り出する。図6は、本発明の受信方法のクレーム対応図を示したものである。本発明の受信方法60は、データ伝送用ハイブリッドMACフレーム受信ステップ61と、データ本体再構成ステップ62と、同一フレーム用冗長ビット分離ステップ63と、同一フレーム用エラー検出修正ステップ64と、データ形式変換ステップ65と、伝送線路送出ステップ66を備えている。ここで、データ伝送用ハイブリッドMACフレーム受信ステップ61では、予め用意したB本ただしBは2以上の整数。の伝送線路からそれぞれ送られてきたイーサネット登録商標によるMACフレームとしてのデータ伝送用ハイブリッドMACフレームを伝送線路ごとに個別に受信する。データ本体再構成ステップ62では、データ伝送用ハイブリッドMACフレーム受信ステップ61で受信したB本のデータ伝送用ハイブリッドMACフレームのそれぞれのペイロードに組み込まれたA通りただしAは2以上の整数。の伝送線路に対応するデータをデータの送信元となる装置との間で予め取り決めたビット位置ごとにA通りに分配することで全部でA通りのデータ本体に戻す。同一フレーム用冗長ビット分離ステップ63では、データ本体再構成ステップ62によって再構成されたA通りのデータ本体のそれぞれから前記したデータの送信元となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを分離する。同一フレーム用エラー検出修正ステップ64では、同一フレーム用冗長ビット分離ステップ63によって分離したそれぞれの同一フレーム用冗長ビットを用いてA通りのデータ本体における受信すべきデータのエラー検出あるいは修正を行う。データ形式変換ステップ65では、同一フレーム用エラー検出修正ステップ64での処理の終了したA通りのデータを前記したデータの送信元となる装置との間で予め取り決めた伝送方式のデータ形式に変換する。伝送線路送出ステップ66では、データ形式変換ステップ65で変換したA通りのデータを予め用意したA本の伝送線路にそれぞれ対応付けて送出する。図7は、本発明の送信プログラムのクレーム対応図を示したものである。本発明の送信プログラム70は、コンピュータに、データ受信処理71と、混在データ作成処理72と、データ本体作成処理73と、データ伝送用ハイブリッドMACフレーム組立処理74と、データ伝送用ハイブリッドMACフレーム送出処理75を実行させるようにしている。ここで、データ受信処理71では、予め用意したA本ただしAは2以上の整数。の伝送線路からそれぞれ任意の伝送方式で送られてきたデータを伝送線路ごとに個別に受信する。混在データ作成処理72では、データ受信処理71で受信したA本それぞれの伝送線路のデータを、データの宛先となる装置との間で予め取り決めたビット位置ごとにB通りただしBは2以上の整数。に分配した混在データを作成する。データ本体作成処理73では、混在データ作成処理72で作成したB通りの混在データのそれぞれにデータの宛先となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを付加して全部でB通りのデータ本体を作成する。データ伝送用ハイブリッドMACフレーム組立処理74では、データ本体作成処理73によって作成したデータ本体のそれぞれをペイロードに組み込んだB通りのデータ伝送用ハイブリッドMACフレームを組み立てる。データ伝送用ハイブリッドMACフレーム送出処理75では、データ伝送用ハイブリッドMACフレーム組立処理74によって組み立てられたそれぞれのデータ伝送用ハイブリッドMACフレームを予め用意したB本の伝送線路にそれぞれ対応付けて送り出す。図8は、本発明の受信プログラムのクレーム対応図を示したものである。本発明の受信プログラム80は、コンピュータに、データ伝送用ハイブリッドMACフレーム受信処理81と、データ本体再構成処理82と、同一フレーム用冗長ビット分離処理83と、同一フレーム用エラー検出修正処理84と、データ形式変換処理85と、伝送線路送出処理86を実行させるようにしている。ここで、データ伝送用ハイブリッドMACフレーム受信処理81では、予め用意したB本ただしBは2以上の整数。の伝送線路からそれぞれ送られてきたイーサネット登録商標によるMACフレームとしてのデータ伝送用ハイブリッドMACフレームを伝送線路ごとに個別に受信する。データ本体再構成処理82では、データ伝送用ハイブリッドMACフレーム受信処理81で受信したB本のデータ伝送用ハイブリッドMACフレームのそれぞれのペイロードに組み込まれたA通りただしAは2以上の整数。の伝送線路に対応するデータをデータの送信元となる装置との間で予め取り決めたビット位置ごとにA通りに分配することで全部でA通りのデータ本体に戻す。同一フレーム用冗長ビット分離処理83では、データ本体再構成処理82によって再構成されたA通りのデータ本体のそれぞれから前記したデータの送信元となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを分離する。同一フレーム用エラー検出修正処理84では、同一フレーム用冗長ビット分離処理83によって分離したそれぞれの同一フレーム用冗長ビットを用いてA通りのデータ本体における受信すべきデータのエラー検出あるいは修正を行う。データ形式変換処理85では、同一フレーム用エラー検出修正処理84での処理の終了したA通りのデータを前記したデータの送信元となる装置との間で予め取り決めた伝送方式のデータ形式に変換する。伝送線路送出処理86では、データ形式変換処理85で変換したA通りのデータを予め用意したA本の伝送線路にそれぞれ対応付けて送出する。<発明の実施の形態>次に本発明の実施の形態を説明する。図9は、本発明の実施の形態による通信システムの概要を表わしたものである。この通信システム100は、送信側に送信側装置101を配置し、受信側に受信側装置102を配置した構成となっている。送信側装置101には、この例の場合に2本の通常リンク1031、1032と回線リンク104が、送信側のリンクとして接続されている。ここで通常リンク1031、1032とは、イーサネット登録商標のMACMediaAccessControlフレームを伝送するリンク伝送線路である。また、回線リンク104とは、イーサネット登録商標以外のデータを、単なるビット列とみなして伝送するリンクである。この通信システム100では、送信側装置101から受信側装置102には、イーサネット登録商標によるMACフレームによるデータと回線データの双方のデータを統合して転送するようになっている。すなわち、受信側装置102は、送信側装置101から送られてくるデータを、この例では3本のハイブリッドリンク1051~1053および1本のパリティリンク106を介して受信する。受信側装置102は、これを処理してイーサネット登録商標のMACフレームを2本の通常リンク1071、1072に送出し、回線データの方は1本の回線リンク108に送出する。ここで送信側装置101は、2本の通常リンク1031、1032と回線リンク104によって送られてきたデータを、ハイブリッドMACフレームの所定のビット位置にマッピングして、3本のハイブリッドリンク1051~1053を用いて受信側装置102へ伝送するようになっている。ハイブリッドMACフレームは、イーサネット登録商標と回線のデータを統合して伝送する特殊なフレームであり、次に具体的に説明する。パリティリンク106は、この例で3本のハイブリッドリンク1051~1053を流れるハイブリッドMACフレームの各データ部分における、先頭からの位置が同じビットのパリティ値を、自身のデータ部分に載せて伝送するリンクである。ところで本明細書でイーサネット登録商標リンクとして表現する伝送線路で接続された、データの入出力や中継を行う送信側装置101や受信側装置102等の装置は、一般にそれぞれ独自のクロック発生源を備えている。このため、これらの装置が使用するクロックは互いに非同期となっている。そこで本実施の形態の通信システム100では、MACフレームを扱う各装置が単位時間当たりに送受信するビット数が同じになるように制御することで、これらの装置間でビット位置を特定するようにして、複数のリンクの間でのデータの対応付けを可能にして回線の冗長性を実現している。これにより、通常リンク1031、1032で伝送されるデータ以外のデータとしての回線リンク104のデータを、カプセル化することなく、MACフレームにおける特定のビット位置に重畳して、送信側装置101から受信側装置102に伝送する。これらについても、後に詳しく説明する。図10は、送信側装置と受信側装置の間で伝送されるハイブリッドMACフレームのフォーマットを示したものである。図9と共に説明する。ハイブリッドMACフレーム120は、送信方向に向いたフレームの先端部分に8バイトのプリアンブルSFDStartFrameDelimiter部121を配置している。ここでプリアンブルSFD部121は、フレームの送信の開始箇所を判別させるビット列であり、信号1と信号0が交互に続くパターンで構成されている。SFDは、10101011というパターンからなり、次のMACヘッダ122との境界を判別させるビット列である。MACヘッダ122は、ハイブリッドMACフレーム120の宛先のMACアドレスを14バイトのデータで記述する部分である。MACヘッダ122の後には通信のためのデータを格納するペイロード123が続き、その後に4バイトのFCSFrameCheckSequence124と、IFGInterFrameGap125がこの順序に配置されている。IFGは最小で12バイトの長さであり、ハイブリッドMACフレーム120が終了してアイドル状態となることを示す信号状態をいう。IIFG125の後に次のハイブリッドMACフレーム120を伝送可能である。ハイブリッドMACフレーム120におけるペイロード123の部分には、凡例131で示すように制御情報132や、パリティチェックを行うためのパリティバイト133および伝送すべきデータ部分134が格納される。ここでデータ部分134には、通常リンク103と回線リンク104から送信側装置101に入力されたデータがマッピングされることになる。パリティバイト133は、これらデータ部分134に対してパリティチェックを行うためのデータである。制御情報132には、少なくともハイブリッドMACフレーム120を識別するためのシーケンス番号が記述される。図10では、ハイブリッドMACフレーム120の一例を示している。説明を簡単にするために、図9に示した通信システム100ではすべて同じ回線速度で通信が行われるものとし、一例として10ギガビットイーサネット登録商標であると想定する。この通信環境で、ハイブリッドMACフレーム120が1秒間に1,000,000フレーム送信されるものとする。この例の場合、図10に示すハイブリッドMACフレーム120は、8バイトのプリアンブルSFD部121から12バイトの最小IFG125までを含めた全フレーム長136が、10,000ビットから所定の調整ビット数を差し引いた長さとなるように設定する。ここで調整ビット数とは、送信側装置101と受信側装置102の間でクロック精度の差を吸収するためのビット数である。調整ビット数以内の範囲でハイブリッドMACフレーム120同士のIFG125を狭めることができるようにし、これにより、リンク間のクロック精度差を吸収するようにしている。リンク間のクロック精度差の吸収については、後に詳しく説明する。本明細書では、通常リンク103から送信側装置101に入力されるイーサネット登録商標フレームを構成するデータをパケットデータと呼び、回線リンク104から送信側装置101に入力されるビット列からなるデータを回線データと呼ぶことにする。本実施の形態では、送信側装置101が、図9に示す2本の通常リンク1031、1032を流れてきたMACフレームを構成する全データをハイブリッドMACフレーム120のペイロード123に収納して3本のハイブリッドリンク1051~1053に分けて受信側装置102に送出する。これら3本のハイブリッドリンク1051~1053に送出されるハイブリッドMACフレーム120のペイロード123には1本の回線リンク104を流れてきた回線データも同様に組み込まれる。もちろん、2本の通常リンク1031、1032を流れてきたMACフレームを構成する全データではなく、その中のペイロードに格納されているデータのみと、1本の回線リンク104を流れてきた回線データを3本のハイブリッドリンク1051~1053のペイロード123に割り当てるようにしてもよい。本実施の形態で示す例では、パリティリンク106を除外して考えると、2本の通常リンク1031、1032と1本の回線リンク104に対してデータ転送用に3本のハイブリッドリンク1051~1053を用意している。これは、送信側装置101が受信するパケットデータと回線データのデータ受信状況から、ハイブリッドMACフレーム120のペイロード123にこれらのデータを混在してマッピングするときハイブリッドリンク105が3本で足りることが事前に確認できていることを前提としている。仮にハイブリッドリンク105が3本では足りず4本必要な場合、送信側装置101と受信側装置102の間には4本のハイブリッドリンク1051~1054ただし、ハイブリッドリンク1054は図示せず。が用意されることになる。一方、送信側装置101と受信側装置102の間に用意されるパリティリンク106については、各ハイブリッドリンク105の同一ビット位置のビットに対してパリティチェックを行うので、1本で足りる。パリティチェックの代わりに、誤り検出あるいは訂正のために他の方式の冗長ビットフレーム間冗長ビットを採用する場合には、それに応じて必要とするパリティリンク106の本数が増加することになる。図11は、ハイブリッドMACフレームのペイロードの部分にパケットデータおよび回線データをマッピングした状態の一例を表わしたものである。図11で図10と同一部分には同一の符号を付している。図9および図10と共に説明する。ペイロード123の部分には、凡例141で示すようにパケットデータ142と回線データ143がペイロード123におけるそれぞれの区画ごとにマッピングされている。また、それぞれの区画に対して誤り訂正のためのパリティバイトが配置されている。3本のハイブリッドリンク1051~1053にパケットデータと回線データを時分割的に割り当てるとすると、入力されるパケットデータと回線データの受信状況によってはペイロード123における1つの区画にパケットデータ142のみというように一方のデータのみが割り当てられる場合がある。また、ペイロード123を構成する図10に示すデータ部分134パケットデータ142、回線データ143とパリティバイト133からなる区画の総数もペイロード123の長さによって異なってくることになる。ここでデータ部分134を構成する各区画は、たとえばパケットデータ142と回線データ143が1バイトずつの合計2バイトずつ等間隔に設定されるものであってもよい。また、図11に示すように1区画にパケットデータ142と回線データ143が異なった比でマッピングされたり、ある区画にはパケットデータと回線データの一方のみが存在するようなものであってもよい。3本のハイブリッドリンク1051~1053に区画ごとにパケットデータと回線データを割り当てる具体的な手法は、送信側装置101と受信側装置102の間の取り決めによって予め定められる。これについては、後にデータベースとして説明する。取り決めの内容は、送信側装置101から受信側装置102に送信されるパケットデータによって伝送してもよいし、その他の手法で伝達してもよい。取り決めの内容によっては、各区画が均等に配置される必要もない。図12は、パケットデータをハイブリッドMACフレームにマッピングする方法を示したものである。図12で図10および図11と同一部分には同一の符号を付している。なお、本実施の形態では図9に示す2本の通常リンク1031、1032によって送られてきたパケットデータが3本のハイブリッドリンク1051~1053を流れるハイブリッドMACフレームのペイロード123に割り当てられるが、ここでは、全体としてあたかも1本の通常リンク103によって送られてきたパケットデータが、同じく全体として1本のハイブリッドリンク105のペイロード123にマッピングされるような説明を行う。実際には、3本のハイブリッドリンク1051~1053のペイロード123に時分割的な振り分けでパケットデータのマッピングが行われるが、どのような順序で具体的なマッピングが行われかは送信側装置101と受信側装置102の間の取り決めによる。図12Aは、図9に示した送信側装置101に、第1のフレーム1511から第3のフレーム1513までMACフレームが順に入力される状態を示したものである。これらは2本の通常リンク1031、1032によって送られてきたフレーム151である。それぞれのフレーム1511~1513は、プリアンブルSFD部121で開始しIFG125で終了している。ペイロード123とIFG125はデータやフレーム間隔により長さが変わる。図12Bは、同図Aに示した第1~第3のフレーム1511~1513の各部を単なるビット列152と考えた信号構成を示したものである。8バイトのプリアンブルSFD部121から12バイトの最小IFG125までがすべてビット列152を構成することになる。図12Cは、図12Bに示したビット列152を複数のデータ格納領域153に区切った状態を示したものである。一例として示す4つの連続したデータ格納領域15321~15324には、図12Aにおけるペイロード123等の所定の範囲のデータが含まれている。IFG125の方にはプリアンブルSFD部121とみなされないパターンとしておくことでフレーム151ごとの区別が可能となる。図12Dは、あるハイブリッドMACフレーム154のペイロード123にこれらのデータ格納領域15321~15324が1つずつ時分割的に割り振られた状態を示している。これらのデータ格納領域15321~15324が間隔を置いて配置されているのは、これらの途中に次の図13で説明する回線データをマッピングしたり、1区画ごとにパリティバイトを配置する必要があるためである。前記したように図12Dに示したハイブリッドMACフレーム154は3本のハイブリッドリンク1051~1053を流れるハイブリッドMACフレームを1つのフレームに見立てて表わしている。したがって、たとえば通常リンク1031から送信側装置101に入力されたパケットデータが3本のハイブリッドリンク1051~1053を流れるハイブリッドMACフレーム154に順に割り振られる場合もあり得るし、たとえば1本のハイブリッドリンク1051を流れるハイブリッドMACフレーム154のみに格納される可能性もある。図13は、回線データをハイブリッドMACフレームにマッピングする方法を示したものである。図13で図10~図12と同一部分には同一の符号を付している。図13Aは、図9に示した回線リンク104を流れる回線データ162を示したものである。回線データ162は、図12Aに示した第1~第3のフレーム1511~1513のようなフレーム構造を採っていない。また、電話の音声データを回線データ162として伝送する場合のように、時間軸の全長にわたって有効なデータが隙間なく存在しているとは限らない。そこで回線データ162は回線リンク104から受信する段階で、必要に応じて回線の特徴に応じた変換を行ってもよい。たとえば回線上をパケットベースのデータが流れてる場合には、そのパケットを識別してパケット間隔を調整する。図13Bは、図13Aに示した回線データを、図12Bに示すビット列152と同様に所定単位のビット列162としてのデータ格納領域163に区切ったものである。それぞれのデータ格納領域163は、図12Bに示したビット列152と同一のサイズであってもよいし、異なったサイズであってもよい。図13Cは、図12Dに示したハイブリッドMACフレーム154に回線データの2つのデータ格納領域16321、16322を割り振った状態を示したものである。データ格納領域16321、16322の回線データは、ペイロード123におけるそれぞれの位置に単なるビット列として挿入する。図9に示す受信側装置102では、3本のハイブリッドリンク1051~1053を流れるハイブリッドMACフレームを受信すると、送信側装置101との取り決めに従って、それぞれのペイロード123から2本の通常リンク1031、1032に対応するパケットデータと、1本の回線リンク104に対応する回線データをそれぞれ抽出する。そして、2本の通常リンク1031、1032に対応するパケットデータについては、それぞれの通常リンク1031、1032に分離した形のパケットデータをリンク別に順に結合する。結合後のパケットデータは2本の通常リンク1071、1072の対応するものに送出される。1本の回線リンク104に対応する回線データについても、同様に抽出後のデータを順に結合する。結合された回線データは回線リンク108に送出される。これらのパケットデータと回線データの抽出処理の前に、次に説明するパリティチェックが行われる。なお、送信側装置101および受信側装置102は、それぞれ図示しないCPUCentralProcessingUnitを備えており、同じく図示しない記憶媒体にCPUが実行するプログラムを格納している。送信側装置101および受信側装置102のCPUは、これらのプログラムを適宜実行することで図12および図13に示したマッピングの処理や、データの抽出、結合および次に説明するエラーチェック用あるいはエラー修正に関する処理を実行することになる。図14は、パリティリンクを構成するハイブリッドMACフレーム上のパリティバイトの生成の様子を示したものである。本実施の形態でパリティバイトとは、ペイロード123でパリティチェックを行うためのチェックビットが1バイト分セットになったものである。パリティチェックでは、対象となるデータが壊れていないかを後に検証するためにチェックビットを配置する。図10および図11と共に説明する。まず、ペイロード123の先頭に配置されている制御情報132に対して第1のパリティバイト1331が配置されている。この第1のパリティバイト1331の次にこの例では第1のデータ部分1341として回線データ143とパケットデータ142の組が配置されている。そこで、これらのデータの後に第2のパリティバイト1332が配置されている。その後には、第2のデータ部分1342として回線データ143のみが配置されている。そこで、この後に第3のパリティバイト1333が配置されている。以下、同様にして第3のデータ部分1343に対して第4のパリティバイト1334が配置され、第4のデータ部分1344に対して第5のパリティバイト1335が配置されている。この例ではこれでペイロード123が終了する。図15は、図14に示した第1のデータ部分を例に採ってそのビット配列の一例とこれに対応する第2のパリティバイトにおけるビット配列を具体的に示したものである。この例では、第1のデータ部分1341が3バイト構成となっている。これに対して第2のパリティバイト1332は第1のデータ部分1341における同一の位置の3つのビットと加算した結果が偶数となるように偶パリティが0または1として計算されている。パリティを計算するデータ部分134が短いと、ペイロード中のデータ部の割合が減り、実データに使える回線帯域が減少する。このため、ハイブリッドリンクの物理的な信頼性と帯域使用率を考慮して、何バイト単位でパリティバイトを挿入するかを決めればよい。また、パリティバイトのようなエラーチェック用あるいはエラー修正用の冗長ビットは、パリティではなく、CRCCyclicRedundancyCheckを用いるようにしてもよい。図16は、パリティリンク上のハイブリッドMACフレームを作成する原理を示したものである。図9および図14と同一部分には同一の符号を付している。図16に示すように、図9に示した3本のハイブリッドリンク1051~1053上のハイブリッドMACフレーム1611~1613と、1本のパリティリンク106上のハイブリッドMACフレーム162が、受信側装置102で同期して再生されるものとする。偶パリティの計算に際しては、3つのハイブリッドMACフレーム1611~1613のデータ部分134における同一ビット位置の0または1を加算する。そして、同一ビット位置のハイブリッドMACフレーム161のビットが偶数のビットとなるように0または1を順に配置することになる。図17は、パリティリンク上のハイブリッドMACフレームにおける偶パリティの計算例を示したものである。ここでは、3本のハイブリッドリンク1051~1053のそれぞれのペイロード123における特定の1バイト分のデータ部分1711~1713と、1本のパリティリンク106のペイロード123における対応する特定の1バイト分の計算後のデータ部分172を表わしている。データ部分1711~1713における互いに同一ビット位置とデータ部分172のこれらに対応するビット位置のビットの加算値がすべて偶数となるようにチェックバイトが計算されて配置されていることが分かる。したがって、図9に示す受信側装置102がパリティチェックを行った結果、3つのハイブリッドMACフレーム1611~1613間におけるあるビット位置の4つのビットの加算値が偶数にならなかったような場合には、データ部分1711~1713、172の同一位置のいずれかのビットの値に異常が発生したと判別することができる。既に説明したように図15では同一フレームにおける時間軸方向のそれぞれ1バイト分のデータ部分134に対するパリティチェックを行っている。そこで、図17で説明したフレーム間におけるパリティチェックと、図15で説明した同一フレームにおけるパリティチェックを組み合わせたり、通常、物理層にて判断できるリンク断を検出する。これにより、3本のハイブリッドリンク1051~1053と1本のパリティリンク106のいずれにリンク障害が発生したかを1つのリンク障害に対して判別することができる。このように1本のパリティリンク106のデータ部134は、異常が発生したリンクのビットの値を再生するために用いられ、障害のビット位置の値を復元することができる。図18は、障害が発生した場合のハイブリッドMACフレームのデータ部分におけるデータの復元の様子の一例を示したものである。同図Aは1番目のハイブリッドリンク1051を示しており、同図Bは2番目のハイブリッドリンク1052を示している。同図Cは3番目のハイブリッドリンク1053を示しているが、これがリンク断となっている。このような場合、2本のハイブリッドリンク1051、1052と同図Dに示すパリティリンク106との間で互いに同一ビット位置の計算を行っても、これらの合計値が必ずしも偶数になるとは限らない。そこで、同図Eに示すように合計値が偶数になっているビットの値を0とし、合計値が奇数になっているビットの値を1とすることで、リンク断となった3番目のハイブリッドリンク1053についてのデータ部分1713を復元することができる。次にハイブリッドMACフレームの送信タイミングの制御について説明する。イーサネット登録商標では各リンクごとに独立したクロック発生源を使用しているのが通常である。このような通信システムでは、リンクごとにクロック精度も異なる。このため、クロック位置によってデータの送信タイミングを決めると、リンクごとに単位時間当たりのビット数が異なり、ハイブリッドリンク間でビット位置の対応付けを行うことができなくなる。図19は、クロック位置によって送信タイミングを決める場合の不具合を説明するためのものである。同図Aは第1のリンクを流れる第1のフレーム1811を示したものであり、これは同図Bに示す第1のクロック185に同期して送信タイミングが決定されている。一方、同図Cは、第2のリンクを流れる第2のフレーム1821、1822を示している。同図Dは、第2のフレーム1821、1822の送信タイミングを決定する第2のクロック186を示したものである。図示のように第1のリンクと第2のリンクでは、第1および第2のクロック185、186の周期が異なる。したがって、同一時間内に送信できるフレーム数も一般に異なってくることになる。同図Eは、同図Aに示した第1のフレーム1811、1812、......と同図Cに示した第2のフレーム1821、1822、......を時間軸上で圧縮して対比して示したものである。このように、一般にリンクが異なると、第1のフレーム1811、1812、......と第2のフレーム1821、1822、......はビット位置の対応付けができない。また、ネットワーク内の装置同士で単位時間当たりの送信レートが異なると、複数リンク間でのデータをビット位置により対応付けることができなくなる。このような問題点を解消するために、本実施の形態では送信タイミングを装置の中で1つだけ作り出すことにして、各ハイブリッドリンクはこの送信タイミングに合わせて送信を行うことにしている。図20は、クロックの周期が異なる2つのリンクの間で送信タイミングを合致させた場合のフレームの送信の様子を表わしたものである。このうち同図Aは第1のリンクを示したものであり、第1の送信タイミング1911で1番目の第1のフレーム2011が送信を開始され、所定のフレーム間隔I1の後に第2の送信タイミング1912で2番目の第1のフレーム2012が送信を開始される。同図Bは、このとき使用される第1のリンクの第1のクロック211を示したものである。一方、第2のリンクでは、同図Cに示すように第1の送信タイミング1911で1番目の第2のフレーム2021が送信を開始され、所定のフレーム間隔I2の後に第2の送信タイミング1912で2番目の第2のフレーム2022が送信を開始される。同図Dは、このとき使用される第2のリンクの第2のクロック212を示したものである。同図Eは、同図Aに示した第1のフレーム2011、2012、......と同図Cに示した第2のフレーム2021、2022、......を時間軸上で圧縮して対比して示したものである。同図Aに示した第1のリンクによるフレーム間隔I1と同図Cに示した第2のリンクによるフレーム間隔I2を適宜変更することで、第1のフレーム2011、2012、......と第2のフレーム2021、2022、......のそれぞれの送信タイミング1911、1912、......を両リンクで共通化することができる。ここでは第1のリンクと第2のリンクの2つのリンクについて説明したが、各リンクごとのフレーム間隔Iを適宜変更して2以上のリンクの間で送信タイミング1911、1912、......を共通化することができる。これにより、同図Eから分かるようにそれぞれのリンクにおける送信タイミングを共通して指定して送信する方式を採用すると、複数のリンクの間で同一時間に送信するフレーム201、202、......の数が互いに同一の値となる。この結果、複数リンク間でビット位置による対応付けができるようになる。以上のように複数のリンク間での調整は、リンクごとのフレーム間隔Iによって行う。最小IFG125の長さを調整することによっても調整は可能であるが、最小IFG125は最低で12バイトの長さを有する必要がある。したがって、最小IFG125を12バイト未満にするといった調整はできない。図10に示した全フレーム長136における調整ビット数を適切に設定することで、送信タイミング1911、1912、......をずらしても前後のフレームの送信が重ならないようにすることができる。調整ビット数は、通信規格において許容されるクロックの精度との関係で決定すればよい。イーサネット登録商標では、クロック精度として±100ppmpulseperminuteの誤差が許容されている。図21は、図9に示した通信システムにおける送信側装置と受信側装置の構成を具体的に示したものである。図11と共に説明する通信システム100を構成する送信側装置101には、2本の通常リンク1031、1032と回線リンク104が、送信側のリンクとして接続されている。通常リンク1031を伝送されるイーサネット登録商標フレームは、それぞれ対応する物理層受信部3011、3012でイーサネット登録商標の物理層における受信処理を行う。物理層受信部3011、3012の出力側にはスイッチ処理部302が配置されている。スイッチ処理部302は、MACフレームを転送するブリッジ機能を有する。回線リンク104とは、イーサネット登録商標以外のデータを、単なるビット列とみなして伝送するリンクである。送信側装置101内の回線変換部303は回線リンク104を伝送されるビット列としてのデータを受信して、3本のハイブリッドリンク1051~1053に転送する前に必要であればデータ変換を行う。また、回線変換部303はタイミングやビットレートについて必要な調整を行う。データ生成部304は、スイッチ処理部302および回線変換部303の出力側に配置されている。データ生成部304は、パケットデータと回線データからハイブリッドMACフレームの図11に示したデータ部分134パケットデータ142、回線データ143のビット列を生成する。また、データ生成部304はパケットデータ142と回線データ143からパリティリンク106のデータ部分を生成する。データ生成部304の出力側には、第1~第4のハイブリッドMAC生成部3051~3054が配置されている。第1~第3のハイブリッドMAC生成部3051~3053は、データ生成部304から受け取ったデータ部分のビット列からパリティバイトを生成して、ハイブリッドMACフレームを生成することになる。第4のハイブリッドMAC生成部3054はパリティリンク106に送出するためのハイブリッドMACフレームを生成する。送信タイミング生成部306は、図20で説明したように各リンクのフレームの送信タイミングを指示するための送信タイミング信号307を第1~第4のハイブリッドMAC生成部3051~3054に供給する。第1~第4のハイブリッドMAC生成部3051~3054の出力側には、第1~第4の物理層送信部3081~3084が配置されている。このうちの第1の物理層送信部3081はハイブリッドリンク1051に、第2の物理層送信部3082はハイブリッドリンク1052に、第3の物理層送信部3083はハイブリッドリンク1053に、それぞれ接続されている。第4の物理層送信部3084はパリティリンク106に接続されている。したがって、第1~第4の物理層送信部3081~3084は、送信タイミング信号307の指示によって、それぞれのハイブリッドMACフレームを3本のハイブリッドリンク1051~1053および1本のパリティリンク106に送出することになる。受信側装置102は、3本のハイブリッドリンク1051~1053と1本ずつ対をなして接続した第1~第3の物理層受信部3111~3113と、パリティリンク106に接続した第4の物理層受信部3114を備えている。これら第1~第4の物理層受信部3111~3114は、イーサネット登録商標の物理層における受信処理をする機能を有する。第1~第4の物理層受信部3111~3114の出力側には、それぞれ1つずつ対応して第1~第4のハイブリッドMAC終端部3121~3124が配置されている。第1~第4のハイブリッドMAC終端部3121~3124は、リンクの状態の正常性を確認し、各リンクにおけるハイブリッドMACフレーム中のデータをパリティバイトによって異常がないか確認する。その結果、異常がなければデータ部分を取り出す。異常があれば異常があったことを記録する。第1~第4のハイブリッドMAC終端部3121~3124の出力側にはデータ再生部313と、タイミング抽出部314が配置されている。データ再生部313は、3本のハイブリッドリンク1051~1053におけるハイブリッドMACフレームのシーケンス番号とビット位置を指定することで第1~第3のハイブリッドMAC終端部3121~3123からデータを取り出す。そして、取り出したデータに異常があれば、3本のハイブリッドリンク1051~1053と1本のパリティリンク106のデータから異常となったリンクのデータ部分を再生する。また、ビット位置からパケットデータ142と回線データ143を分離する。これにより、これらパケットデータ142と回線データ143を再生する。タイミング抽出部314は、第1~第4のハイブリッドMAC終端部3121~3124がハイブリッドMACフレームを受信したタイミングを抽出する。そして、このタイミングから、受信側装置102がハイブリッドMACフレームを送信するタイミングを調節して、第1~第4のハイブリッドMAC終端部3121~3124から取り出したデータをデータ再生部313に送出する。データ再生部313の出力側にはスイッチ処理部315と回線変換部316が配置されている。スイッチ処理部315はデータ再生部313によって再生されたパケットデータ142を仕分けして、その出力側に配置された第1および第2の物理層送信部3171、3172に割り振る。第1の物理層送信部3171は一方の通常リンク1071に接続されており、送信側装置101に接続されている一方の通常リンク1031から入力されたパケットデータを受信し再生したパケットデータを通常リンク1071に送信する。第2の物理層送信部3172は他方の通常リンク1072に接続されており、送信側装置101に接続されている他方の通常リンク1032から入力されたパケットデータを受信し再生したパケットデータを通常リンク1072に送信する。回線変換部316はデータ再生部313の分離した回線データ143の転送を受ける。回線変換部316は回線リンク108に接続されている。回線変換部316は、送信側装置101に接続されている回線リンク104から伝送されてきた回線データを受信し再生した回線データを回線リンク108に送信する。次に、図21を用いて本実施の形態の通信システム100の動作を更に具体的に説明する。図21における2本の通常リンク1031、1032からはMACフレームが送信側装置101に入力される。1本の回線リンク104からは、MACフレーム以外のデジタルデータのビット列が送信側装置101に入力される。物理層受信部3011、3012でMACフレームはイーサネット登録商標における物理層の処理を行い、MACフレームが再生される。スイッチ処理部302では、FDBFilteringDatabaseを参照してスイッチングが行われる。送信側装置101に入力されたデータが、図21に示すように受信側装置102へ転送される場合を説明する。回線変換部303では、回線リンク104から受信したビット列を、受信側装置102へ転送するビット列に変換する。変換したビット列は、データ生成部304に渡される。データ生成部304は、ビット列の意味を解析して転送に必要な情報だけを変換する。このような処理の必要がなければそのままのビット列をデータ生成部304に渡す。データ生成部304は、スイッチ処理部302から渡されたMACフレームを伝送するハイブリッドリンクごとに振り分ける。振り分け先はスイッチ処理部302が決定したポートに振り分けを行ったり、帯域を考慮してMACフレームを各リンクに順番に振り分けるようにしてもよい。受信側装置102は同じルールに従ってデータを再生することになる。図22は、データ生成部によるMACフレームの振り分けの処理の様子を表わしたものである。図21と共に説明する。データ生成部304は、図21に示すスイッチ処理部302から送られてくるパケットデータを格納するパケットデータ格納部321と、回線変換部303から送られてくる回線データを格納する回線データ格納部322を備えている。また、データ生成部304は、これらパケットデータ格納部321および回線データ格納部322からデータ部分の読み出しを指示するデータベース部323を備えている。パケットデータ格納部321および回線データ格納部322から読み出されたビット列は、第1~第4のハイブリッドMAC生成部3051~3054のうちの対応するものに振り分けられて送出される。図23は、データベース部の構成の一部を表わしたものである。データベース部323は、シーケンス番号とそのシーケンス番号におけるハイブリッドMACフレームの先頭からのビット位置ビット番号で特定したそれぞれの場所に存在するデータの種別を登録している。ここでデータの種別とは、該当位置に格納されているデータがパケットデータ、回線データ、パリティバイトのいずれであるかを示す情報をいう。図22と共に説明する。パケットデータ格納部321および回線データ格納部322は、データベース部323の指示に応じてパケットデータあるいは回線データを指示されたタイミングで読み出す。これら読み出されたビット列は第1~第4のハイブリッドMAC生成部3051~3054のうちの対応するものに振り分けられて送出される。データベース部323に示されたタイミングで送り出されたビット列は、ハイブリッドMACフレームのペイロードのデータ部分となる。パリティバイトの部分は何もマッピングしない。また、データ生成部304では、第1~第3のハイブリッドMAC生成部3051~3053に渡すデータからパリティリンクに渡すデータ部分を生成し、パリティリンク用の第4のハイブリッドMAC生成部3054にビット列を渡す。第1~第4のハイブリッドMAC生成部3051~3054に送出するタイミングで該当するMACフレームが存在しない場合には、図10に示すIFG125に相当するデータ部分であると判別する。この場合、データ生成部304は、プリアンブル121以外のパターンを第1~第4のハイブリッドMAC生成部3051~3054のうちの該当するものに送出する。第1~第4のハイブリッドMAC生成部3051~3054に送出するタイミングは、データベース部323に基づいて、決定する。データ生成部304は、回線変換部303から渡されたビット列を伝送するハイブリッドリンクを決定する。振り分け先は、回線変換部303が決定する等の方法を取ればよい。振り分けられたMACフレームは、プリアンブル、SFD、MACフレームを構成するビットとして第1~第4のハイブリッドMAC生成部3051~3054に送出する。第1~第3のハイブリッドMAC生成部3051~3053は、データ生成部304から受信したビット列にパリティバイトを付加してペイロードデータを付与する。この後、図示しない送信タイミングバッファを通した後にハイブリッドMACフレームのペイロード123図10参照内にコピーされる。この送信タイミングバッファは、送信タイミングが変動する幅を吸収するために用いられる。このため、通信を始める一番最初のデータを受信した際、特定のデータ量がバッファされた後で、送信タイミングにしたがって送信が開始される。送信タイミング生成部306は送信タイミングになったときに第1~第4のハイブリッドMAC生成部3051~3054に対してそれぞれ送信の指示を出す。この指示を受けて、第1~第4のハイブリッドMAC生成部3051~3054は第1~第4の物理層送信部3081~3084に対して送信を開始する。ハイブリッドMACフレームの送信は、ペイロード内のデータ部の生成が完了するのを待つことなく、ペイロードを構成するビットにデータ部分をコピーしながら送信を行うことも可能である。第1~第4の物理層送信部3081~3084ではハイブリッドMACフレームに対して符号化等のイーサネット登録商標における物理層の処理を行った後、3本のハイブリッドリンク1051~1053および1本のパリティリンク106に送信する。次に図21に示した受信側装置102の動作について説明する。受信側装置102は、3本のハイブリッドリンク1051~1053とパリティリンク106からハイブリッドMACフレームを入力する。第1~第4の物理層受信部3111~3114は、受信したMACフレームに対してイーサネット登録商標における物理層の処理を行い、ハイブリッドMACフレームを再生する。再生したこれらハイブリッドMACフレームは第1~第4のハイブリッドMAC終端部3121~3124に渡される。第1~第4のハイブリッドMAC終端部3121~3124は、リンクの状態の正常性を確認する。そして、各ハイブリッドMACフレーム中のデータをパリティバイトによって異常がないか確認し、異常がなければデータ部分を取り出す。異常があれば異常があったことを記録する。データ再生部313は、図22に示したデータベース部323と同一構造の図示しないデータベース部を備えている。データ再生部313はこのデータベース部に基づき、各ハイブリッドリンクのハイブリッドMACフレームのシーケンス番号とビットを指定して、第1~第4のハイブリッドMAC終端部3121~3124からデータを取り出す。この結果、取り出したデータに異常があれば、ハイブリッドリンク1051~1053とパリティリンク106のデータから異常となったリンクのデータ部分を再生する。また、ビット位置からパケットデータと回線データを分離することでこれらパケットデータと回線データを再生する。再生したパケットデータはスイッチ処理部315に転送され、回線データは回線変換部316に転送される。ところで、3本のハイブリッドリンク1051~1053のそれぞれは配線長によってパケットの遅延が異なる。このため、データ再生部313では、第1~第3のハイブリッドMAC終端部3121~3123からデータを取り込む前に、配線長差による遅延差を吸収するための待ち時間を要する。待ち時間は、3本のハイブリッドリンク1051~1053のうちの1つで受信を開始してから固定時間後まででもよいし、通信開始前に遅延差を測定しておいて、最大の遅延差を固定時間の代わりに用いるようにしてもよい。ハイブリッドMACフレームのパリティバイトやIFG、パケットデータにとっては回線データが、データを遅延させることにつながる。また、回線データにとってはパケットデータがデータを遅延させることにつながる。これらの遅延量は一定値とは限らない。このため、パケットデータも回線データも3本のハイブリッドリンク1051~1053を経由する間の遅延に対して遅延揺らぎが発生する。また、既に説明したように3本のハイブリッドリンク1051~1053の間には遅延差が存在する。この遅延差は送信側装置101の送信タイミングの変動により変動する。このため、データ再生部313ではこれらの要因により発生する遅延揺らぎを吸収するための工夫が必要になる。図24は、データ再生部における遅延揺らぎを吸収する回路部分を表わしたものである。データ再生部313は、前記した遅延揺らぎを吸収するためにパケットデータジッタバッファ341と、回線データジッタバッファ342を備えている。データ再生部313には、前記した図22に示したデータベース部323と同一構造のデータベース部343と、パケットデータと回線データの振り分けを行うビット振り分け部344を備えている。データベース部343は、データ再生部313内で再生されたデータ部分345をビット単位でパケットデータと回線データに振り分ける。このうちの振り分けられたパケットデータはパケットデータジッタバッファ341に格納され、ジッタを吸収する時間だけ遅延されて、図21に示す第1~第3のハイブリッドMAC生成部3051~3053に振り分けられる。回線データの方は回線データジッタバッファ342に格納され、ジッタを吸収する時間だけ遅延されて、図21に示す第4のハイブリッドMAC生成部3054に送出される。このように本実施の形態ではパケットデータジッタバッファ341と回線データジッタバッファ342を用いて遅延揺らぎを吸収している。このため、受信側装置102が通信を始める一番最初のデータを受信した際、特定のデータ量がデータジッタバッファ341と回線データジッタバッファ342に蓄積された後に、スイッチ処理部315と回線変換部316にこれらのデータの転送が開始されることになる。タイミング抽出部314は、第1~第4のハイブリッドMAC終端部3121~3124がハイブリッドMACフレームを受信したタイミングを抽出する。そして、自装置としての受信側装置102のハイブリッドMACフレームの送信タイミングを調節する。以上説明した本実施の形態の通信システム100によれば、次のような効果を奏することができる。第1の効果は、リンク間でのクロックが非同期であるイーサネット登録商標において、ビット位置によりデータを特定する手段を有し、単位時間当たりのビットレートを制御できる。このため、イーサネット登録商標と他の通信技術を同一イーサネット登録商標リンク上に統合することができる。第2の効果は、リンク間でのクロックが非同期であるイーサネット登録商標において、ビット位置によりデータを特定する手段を有し、複数リンクの間でビットの対応関係を定義できる。このため、複数リンクの先頭からの位置が同じビットのパリティを計算することができ、それを1つの専用リンクで送信することで、1つのリンク障害に対しては、データを復元することができ、パケットロスを防止することができる。第3の効果は、リンク間でのクロックが非同期であるイーサネット登録商標において、パリティ専用リンクを用いる。これによって、二重化よりも回線利用率を上げながら通信システム100を高信頼化することができる。第4の効果は、本実施の形態ではTDMTimeDivisionMultiplexingのように受信側の特定のビット位置から、送信側の特定のビット位置へ転送することにしている。このため、リンク速度が異なっていても低遅延での転送が可能となる。リンク間でのクロックが非同期であるイーサネット登録商標では、イーサネット登録商標フレーム以外のデータをカプセル化すると、パケット長に依存する伝送遅延が発生するが、本実施の形態の通信システム100で遅延を減少させることができる。第5の効果は、前記した送信タイミングバッファを用いることで、送信タイミングが変動する幅を吸収することができる。また、図24に示した、ジッタバッファを用いることにより受信レートと送信レートの変動が発生することを吸収できる。このため、回線データをイーサネット登録商標リンク上にビット位置を指定してマッピングすることができる。第6の効果は、本実施の形態では、パケットスイッチのような送信時の輻輳が発生せず、イーサネット登録商標上のどのビット位置に回線データをマッピングするかを指定できる。このため、回線データの転送時にはビットごとの転送が可能となり、パケットスイッチにおけるストアアンドフォワード転送のような、パケット長に比例する遅延を抑えることも可能であり、低遅延が求められる技術も統合することができる。このように本実施の形態では、従来技術における次のような問題を解消することができる。まず、パケット網においては、リンク異常時のためにリンク冗長を行っていたが、切り替えに時間がかかることがあり、送達確認を行う形式の通信に対しては、再送のための遅延が発生するという問題があったが、これを解消する。次に、従来のパケット網では装置間でのクロック同期が取られていない場合が多く、リンクごとにクロック精度が異なるため、転送においてはパケット全体を取り込んでから転送するストアアンドフォワード転送を用いることが多かった。これによるパケット長に起因する遅延が発生したが、これを解消する。更にパケット網では輻輳時に他パケットの長さに起因する遅延が発生するため、遅延が増加するとともに、遅延の揺らぎが発生するために受信側で同程度のバッファが必要となり、低遅延化が難しいという問題があったが、これも解消することができる。更に従来からLANLocalAreaNetwork、ストレージ、クラスタ等の用途によって異なる通信技術通信装置が使われており、前記したように煩雑化するという問題があった。具体的には、イーサネット登録商標とは異なるアドレス方式、スイッチ方式が採用されていたり、フロー制御によりパケットロスを低減する技術をベースにしていたり、カットスルーにより遅延を低減している技術のように、特性が異なる別の技術が使われていた。リンクの高信頼性が要求される通信技術では、無瞬断切り替えのために二重化することが良く行われるが、二重化では帯域の利用効率が低い。また、リンクアグリゲーション冗長では通常、異常が発生したときにリンクのパケットがロスしてしまう。単純な振り分けルールが使われることが多く、リンク障害が発生してから別のポートに切り替えたり、振り分け先対象ポートを絞って振り分けを開始するため、切り替えまでにパケットがロスしてしまう。帯域を有効に使うため、ある条件を満たすパケットの出力ポートを指定する手法によって、ある程度予測の付くトラフィック種別ごとに振り分け先を指定する方法もあるが、異常時に出力ポートの再設定をする必要があるため、切り替えに時間を要する。カプセル化による通信方式のイーサネット登録商標への統合方式では、パケット長に依存する伝送遅延が発生する。また、輻輳時には他パケットの送信待ちのためのパケット長に起因する遅延が発生する。本実施の形態では、基本的にクロック同期の取られていない装置間で、単位時間当たりの送信ビット数が同じになるように制御して、リンク間のデータをビット位置によって対応付けを可能としている。そして、パリティを用いて受信側でデータを復旧できるようにすることで、ロスを防止してリンクを高信頼化し、複数の通信方式をカプセル化せずにイーサネット登録商標リンク上に統合しながら、回線交換と同等の転送を可能とすることで低遅延化を実現する。これにより、様々な特性の通信方式をイーサネット登録商標上に統合することが可能になる。受信側装置では、所定のビット位置から、イーサネット登録商標かそれ以外のデータかを識別してデータを取り出し、それぞれイーサネット登録商標用のスイッチ処理部か回線データとして出力する。また、リンク高信頼化のために、各イーサネット登録商標リンクのパリティ値を伝送する専用のリンクを導入し、二重化よりも帯域利用率を高めながら高信頼化する。イーサネット登録商標以外の通信技術を、カプセル化によってイーサネット登録商標上に統合する場合、出力ポートで輻輳が発生し、他のパケットの長さに比例する伝送遅延が発生することがある。本実施の形態では、複数のリンク間のビット位置でデータの対応付けを行えるようにして、回線交換のようにビットごとの転送を可能にすることで低遅延化を実現する。これらは、ネットワーク内でクロックが非同期であるイーサネット登録商標網上の複数装置間で送信タイミングを合わせる方法と、調整ビット数と送信タイミング生成により、送信ビット数を複数リンク間で同一とする方法と、特定のフレームフォーマットとそのビット位置によりイーサネット登録商標とそれ以外のデータを識別する情報を保持するデータベースとにより、イーサネット登録商標とそれ以外の回線のデータを統合する方法と、リンク間のビットの対応付けをすることにより、1つのリンク異常に対してはデータの復元を可能とするパリティを伝送するリンクを構成する方法とそれらを適用した装置により、実現する。<発明の変形例>以上説明した本実施の形態の通信システム100では、送信側装置101と受信側装置102が3本のハイブリッドリンク1051~1053と1本のパリティリンク106によって直接接続された構成となっているが、これに限るものではない。たとえば3台以上の通信装置を使用した通信システムにも本発明を適用することができる。図25は、本発明の変形例における通信システムの構成を示したものである。変形例の通信システム100Aは、図21に示した送信側装置101と受信側装置102の間に中継装置401が配置された構成となっている。したがって、送信側装置101と受信側装置102の内部構成は図21に示したものと全く同一であり、これらの図示を省略している。ただし、図21で送信側装置101の出力側に接続された3本のハイブリッドリンク1051~1053は、図25で中継装置401を他方の接続先として、それぞれの符号の末尾にAを追加して区別している。パリティリンク106についても同様にパリティリンク106Aと表現している。また、中継装置401と受信側装置102を接続するリンクに関しては、同様にそれぞれの符号の末尾にBを追加して区別している。更に中継装置401の内部については、図21に示した送信側装置101および受信側装置102の内部と同一名称の部品について同一の符号の末尾にAを追加して示している。これらの部品の機能は送信側装置101および受信側装置102における符号の末尾にAが付いていない各部品と同一である。中継装置401内には、新たにスイッチ処理部411と回線転送部412が配置されている。これらは、データ再生部313Aとデータ生成部304Aの間に配置されている。スイッチ処理部411は、図21における受信側装置102内のスイッチ処理部315と送信側装置101内のスイッチ処理部302を併せ持った機能を備えている。同様に回線転送部412は、図21における受信側装置102内の回線変換部316と送信側装置101内の回線変換部303を併せ持った機能を備えている。このような構成の通信システム100Aで送信側装置101は、イーサネット登録商標フレームを伝送するリンクとしての2本の通常リンク1031、1032と、イーサネット登録商標以外のデータを、単なるビット列とみなして伝送するリンクとしての回線リンク104からデータを入力する。そして、図21で説明したように第1~第3の物理層送信部3081A~3083Aから3本のハイブリッドリンク1051A~1053Aに通常リンクと回線リンクのデータ所定のビット位置にマッピングしたハイブリッドMACフレームを送信する。第4の物理層送信部3084Aは3本のハイブリッドリンク1051~1053を流れるハイブリッドMACフレームのデータ部分における、先頭からの位置が同じビットのパリティ値をデータ部に載せて、パリティリンク106BにハイブリッドMACフレームを送信する。中継装置401は、第1~第4の物理層受信部3111A~3114Aを備えている。これら第1~第4の物理層受信部3111A~3114Aは、イーサネット登録商標の物理層における受信処理をする機能を有する。第1~第4の物理層送信部3081A~3084Aは、イーサネット登録商標の物理層における送信処理をする機能を有する。スイッチ処理部411はMACフレームを転送するブリッジ機能を有する。回線転送部412は、データ再生部313Aから受信したデータを、データ生成部304Aに転送する。データ再生部313Aは、3本のハイブリッドリンク1051A~1053AのハイブリッドMACフレームのシーケンス番号とビットを指定して第1~第3のハイブリッドMAC終端部3121A~3123Aからデータを取り出す。取り出したデータに異常があれば、データ再生部313Aは、3本のハイブリッドリンク1051A~1053Aと1本のパリティリンク106Aのデータから異常となったリンクのデータ部を再生し、ビット位置からパケットデータと回線データを分離してパケットデータ142と回線データ143図11参照を再生する。データ再生部313Aは、これら再生されたパケットデータ142をスイッチ処理部411に転送し、回線データ143を回線転送部412に転送する。データ生成部304Aは、パケットデータ142と回線データ143からハイブリッドMACフレームのデータ部分のビット列を生成する。データ生成部304Aは、また、パケットデータ142と回線データ143からパリティリンク106Bのデータ部を生成する。第1~第4のハイブリッドMAC終端部3121A~3124Aは、リンクの状態の正常性を確認し、各ハイブリッドMACフレーム中のデータをパリティバイトによって異常がないか確認する。異常がなければデータ部分を取り出す。異常があれば異常があったことを記録する。第1~第3のハイブリッドMAC生成部3051A~3053Aはデータ生成部304Aから受け取ったデータ部分のビット列からパリティバイトを生成し、ハイブリッドMACフレームを生成する。第4のハイブリッドMAC生成部3054Aはパリティリンク106Bに送出するためのハイブリッドMACフレームを生成する。タイミング抽出部314Aは、ハイブリッドMACフレームを受信したタイミングから、自装置としての中継装置401におけるハイブリッドMACフレームの送信タイミングを調節して、送信タイミング生成部306Aにタイミング情報を送る。送信タイミング生成部306Aは、タイミング抽出部314Aから得たタイミング情報を基に、送信タイミングを生成する。そして、第1~第4のハイブリッドMAC生成部3051A~3054Aに対して、各ハイブリッドMACフレームの送信タイミングを指示することになる。受信側装置102は、中継装置401と接続された3本のハイブリッドリンク1051B~1053Bおよび1本のパリティリンク106Bを介してハイブリッドMACフレームを受信する。このうち3本のハイブリッドリンク1051B~1053Bは、図21における3本のハイブリッドリンク1051~1053と同一性格のリンクであり、1本のパリティリンク106Bは図21における1本のパリティリンク106と同一性格のリンクである。受信側装置102は、図21に示したと同一の構成となっているので、受信およびデータの再生処理を同様に行う。そして、イーサネット登録商標のMACフレームについては2本の通常リンク1071、1072に送出し、それ以外のデータは1本の回線リンク108に送出することになる。ところで、変形例の通信システム100Aのように送信側装置101と受信側装置102を含めた通信装置の3台以上でハイブリッドMACフレームが通信される場合、これらの装置間で単位時間あたりの送信ビット数を合わせる必要が生じる。これを次に説明する。図26は、複数台の装置間で単位時間あたりの送信ビット数を合わせるようにした通信システムの原理的な構成を表わしたものである。この図に示した通信システム430では、第1~第8の通信装置431~438が通常のイーサネット登録商標リンクで接続されている。このうちの第2~第7の通信装置432~437が凡例441で示すようにハイブリッドリンクで接続されているとする。図26に示した接続構造では、ハイブリッドリンクによって第2~第7の通信装置432~437の接続経路がループ状となっている。このためタイミング制御のためのパケットをハイブリッドリンクに流すと、これがループに沿って永続的に循環するという不具合を発生させる。そこで、一例として第4の通信装置434をマスタとして、パケットがループ状に流れる可能性のある第2、第3、第5~第7の通信装置432、433、435~437をスレーブとする。そして、マスタの第4の通信装置434を頂点として、第2、第3、第5~第7の通信装置432、433、435~437との間にタイミング配信ツリー451を形成する。ツリー構成はSTPSpanningTreeProtocolのような仕組みによって作成することができる。これらのツリーの上位側のポートを凡例441に示すリファレンスポートとし、リファレンスポートから受信するハイブリッドMACフレームにより、タイミングを抽出する。マスタ以外の通信装置としての第1~第3、第5~第8の通信装置431~433、435~438は、抽出されたタイミングを、図21における送信タイミング生成部306あるいは図25における送信タイミング生成部306Aに送り、各ハイブリッドリンクの送信タイミングとして使用する。これにより、マスタの第4の通信装置434に対して、マスタ以外の第1~第3、第5~第8の通信装置431~433、435~438は、単位時間当たりに第4の通信装置434の送信フレーム数と同数のフレームを送信することができる。この変形例における通信システム100Aの動作について更に詳しく説明を行う。この変形例でマスタとなった図26における第4の通信装置434は、自装置のクロックを一定クロックごとにマスタクロックとして送信する。先の実施の形態では、ハイブリッドMACフレームを1秒間に1,000,000個送信する。この変形例でも同様にハイブリッドMACフレームを1秒間に1,000,000個送信するものとする。この場合、10GHzにおいて、10,000クロックごとにマスタクロックの送信タイミングとすればよい。ただし、通常は低い周波数のクロックを用いる。そこで、その低い周波数のクロックにおいて1/1,000,000秒に相当するクロックごとにマスタクロックの送信タイミングとすればよい。マスタ以外の装置としての図26における第1~第3、第5~第8の通信装置431~433、435~438は、第4の通信装置434と同様にそれぞれ自装置のクロックを基にして一定周期ごとに送信タイミングを生成する。しかしながら、これら第1~第3、第5~第8の通信装置431~433、435~438は、リファレンスポートからハイブリッドMACフレームのヘッダを読み込んだ際に、自装置のクロックの方がマスタクロックよりも早いか遅いかを判別して、自装置のクロックの送信タイミングを補正する。ただし、ハイブリッドMACフレームを読み込んでからのクロック数は、送信周期ごとに0に戻すものとする。すなわち、自装置のクロックの方が遅いと判断した場合には、自装置のクロックの送信周期を短くし、自装置のクロックの方が早いと判断した場合は、自装置のクロックの送信周期を長くする。このようにすることで、自装置の送信フレーム数を、マスタとなった第4の通信装置434の送信フレーム数に追従させることができる。また、マスタ以外の装置としての第1~第3、第5~第8の通信装置431~433、435~438は、単位時間当たりにマスタとなった第4の通信装置434の送信フレーム数と同数のフレームを送信することになる。図25に示す中継装置401は、データ再生部313Aの処理の後に、スイッチ処理部411と回線転送部412は、それぞれ再生したMACフレームと回線データを次のデータ生成部304Aに転送する。中継装置401のそれ以外の回路部分の動作は送信側装置101および受信側装置102と同様である。以上説明した変形例における通信システム100Aでは、図26に示したタイミング配信ツリー451を用いて送信側装置101、受信側装置102、中継装置401等の各通信装置がハイブリッドMACフレームを受信するタイミングを抽出する。そして、これによる送信タイミングの生成機構を用いて、通信システム100Aを構成する全通信装置のハイブリッドリンクにおける、単位時間当たりのデータ部分の送信ビット数を揃えることができる。また、前記した実施の形態で説明した送信タイミングバッファやジッタバッファを用いるようにすれば、複数リンク間でのビット位置の対応付けが可能となる。このため、パリティリンクを用いて単一リンクの障害に対してデータを復元することが可能になり、リンクの高信頼性を実現することができる。以上説明した変形例の通信システム100Aによれば、実施の形態による効果の他に次のような効果を奏することができる。この変形例では、リンク間でのクロックが非同期であるイーサネット登録商標において、ビット位置によりデータを特定する手段を有し、単位時間当たりのビットレートを制御できる。このため、複数装置間を経由するイーサネット登録商標以外の通信方式によるビット列をイーサネット登録商標上で回線交換を行う通信方式を統合することができる。また、変形例では、タイミング抽出部314Aが送信側装置101の送信タイミングを抽出し、それによって自装置の送信タイミングを修正する。自身がタイミングを抽出するリファレンスポートの選定は配信ツリーを構成して行う。これにより、通信システム100Aを構成する全通信装置のハイブリッドリンクにおける、単位時間当たりのデータ部分の送信ビット数を揃えることができる。<発明のその他の変形の可能性>以上説明した実施の形態および変形例ではパリティバイトを使用してエラーに対する検出や修正を行ったが、これに限るものではない。たとえばCRCCyclicRedundancyCheckを用いることも可能である。また、実施の形態および変形例ではリンク速度を10Gビットイーサネット登録商標に限定し、リンク速度を統一したが、リンク速度が違ってもよい。この場合には、ハイブリッドMACフレーム送信タイミングを速度差に応じて何倍かに調節すればよい。パケットのカットスルー転送ではリンク速度が異なるとストアアンドフォワード転送と同じになってしまう。本発明ではビットの対応付けでビットごとの転送が可能であるので、リンク速度が異なる場合でも低遅延での転送が可能である。また、通常はビットごとよりは8ビットを束ねたバイトごとの転送が想定されるが、バイト以外の複数のまとまりごとの転送を行ってもよいことはもちろんである。なお、実施の形態では、ネットワーク内の装置間でクロック自体の同期は取らないことにした。しかしながら、本発明は非同期系に限定されるものではなく、ある程度の同期を確保している系に対しても適用することができる。クロック自体の同期が必要な通信技術を統合する場合は、本発明を適用した装置に対して、クロック同期の仕組みを導入することでクロックを同期した状態で本技術を適用できる。また、本発明はリンクの冗長化についてのものであるが、スイッチ部などを二重化を組み合わせることにより、装置全体としての高信頼化も可能である。また、本発明は通信システムあるいは通信ネットワークのすべてに画一的に適用される必要がない。たとえば、一部のサーバエリアに限定して、局所的に複数の通信方式を統合したいニーズがある場合、これらのネットワークへの部分適用も可能である。本発明を適用する場合、イーサネット登録商標以外の通信技術にはビットを固定的に割り当てるため、イーサネット登録商標以外の通信がなされていないときに帯域を無駄にしてしまう。このため、比較的短時間の大容量転送に対して必要なときだけ回線データ用のビットを割り当てたり、小容量の回線データのみ常時確保したり、また、多少帯域が無駄になっても遅延を削減したい用途で使用するなど、カプセル化による統合方式とは補完関係になる。パリティリンクは常時ではなく、大容量データ転送時だけ有効にしてもよい。たとえば、小容量の回線データであれば、パリティリンクではなく、該当のビットのみ2つのリンクの同じビット位置を割り当てて2重化して使う等のように、状況に応じた使い分けにより、より効果を発揮することができる。複数リンクの信頼性をまとめて高める場合などにはパリティリンクが有効である。データバックアップなど短時間で、大容量の転送があり、送達確認が必要な種類のトラフィック等に対して有効である。再送の確率が減るため、高速にバックアップを終了できるからである。本発明はクロック同期技術とは補完関係となることができる。ネットワーク内で本発明を適用した装置のクロックが同期できている場合は、より有効に帯域を利用することができる。また、通信キャリア網で従来から使用されているSONET/SDHSynchronousOpticalNetworkSynchronousDigitalHierarchy、T1、E1などの回線などを重畳することが容易になり、またリンクの二重化相当の信頼性も備えることになる。以上説明した実施の形態の一部または全部は、以下の付記のようにも記載されるが、以下の記載に限定されるものではない。付記1予め用意したA本ただしAは2以上の整数。の伝送線路からそれぞれ任意の伝送方式で送られてきたデータを伝送線路ごとに個別に受信するデータ受信手段と、このデータ受信手段の受信したA本それぞれの伝送線路のデータを、データの宛先となる装置との間で予め取り決めたビット位置ごとにB通りただしBは2以上の整数。に分配した混在データを作成する混在データ作成手段と、この混在データ作成手段で作成したB通りの混在データのそれぞれにデータの宛先となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを付加して全部でB通りのデータ本体を作成するデータ本体作成手段と、このデータ本体作成手段によって作成したデータ本体のそれぞれをペイロードに組み込んだB通りのデータ伝送用ハイブリッドMACMediaAccessControlフレームを組み立てるデータ伝送用ハイブリッドMACフレーム組立手段と、このデータ伝送用ハイブリッドMACフレーム組立手段によって組み立てられたそれぞれのデータ伝送用ハイブリッドMACフレームを予め用意したB本の伝送線路にそれぞれ対応付けて送り出すデータ伝送用ハイブリッドMACフレーム送出手段とを具備することを特徴とする送信側装置。付記2前記データ本体作成手段で作成したB通りのデータ本体のそれぞれのビット位置に1ビットずつ対応付け、前記データの宛先となる装置との間で予め取り決めた異なったフレーム間でのエラーチェック用あるいはエラー修正用のフレーム間冗長ビットを演算するフレーム間冗長ビット演算手段と、このフレーム間冗長ビット演算手段で演算した結果得られた前記B通りのデータ本体と同一ビット長のフレーム間冗長ビットをC通りただしCは1以上の整数。のペイロードに組み込んだチェック用ハイブリッドMACフレームを組み立てるチェック用ハイブリッドMACフレーム組立手段と、このチェック用ハイブリッドMACフレーム組立手段によって組み立てられたC通りのチェック用ハイブリッドMACフレームを前記B本の伝送線路とは別に用意したC本の伝送線路に1つずつ割り振って送り出すチェック用ハイブリッドMACフレーム送出手段とを更に具備することを特徴とする付記1記載の送信側装置。付記3前記任意の伝送方式の少なくとも1つはイーサネット登録商標によるMACフレームを伝送する方式であることを特徴とする付記1記載の送信側装置。付記4前記任意の伝送方式の少なくとも1つは回線データをビット列として伝送する方式であることを特徴とする付記1記載の送信側装置。付記5前記混在データ作成手段は、イーサネット登録商標によるMACフレームの全体を前記ペイロードに組み込むデータとして混在データを作成することを特徴とする付記3記載の送信側装置。付記6前記混在データ作成手段は、イーサネット登録商標によるMACフレームのペイロードに格納されたデータを前記ペイロードに組み込むデータとして混在データを作成することを特徴とする付記3記載の送信側装置。付記7前記データ伝送用ハイブリッドMACフレーム送出手段によって伝送線路に送り出されるデータ伝送用ハイブリッドMACフレームおよびチェック用ハイブリッドMACフレームの長さは、前記データの宛先となる装置との間で予め取り決めた長さから装置間のクロックの誤差を吸収するための所定のビット数の調整ビットだけ短いことを特徴とする付記2記載の送信側装置。付記8前記同一フレーム用冗長ビットは、パリティチェック用のビットをバイト単位で使用することを特徴とする付記1記載の送信側装置。付記9前記同一フレーム用冗長ビットは、CRCCyclicRedundancyCheckを構成するビットであることを特徴とする付記1記載の送信側装置。付記10前記フレーム間冗長ビットはパリティチェック用のビットをバイト単位で使用し、前記C本の伝送線路は1本の伝送線路であることを特徴とする付記2記載の送信側装置。付記11前記フレーム間冗長ビットはCRCに必要とするビット数で構成され、前記C本の伝送線路はこのビット数に相当する本数の伝送線路であることを特徴とする付記2記載の送信側装置。付記12予め用意したB本ただしBは2以上の整数。の伝送線路からそれぞれ送られてきたイーサネット登録商標によるMACフレームとしてのデータ伝送用ハイブリッドMACフレームを伝送線路ごとに個別に受信するデータ伝送用ハイブリッドMACフレーム受信手段と、このデータ伝送用ハイブリッドMACフレーム受信手段の受信したB本のデータ伝送用ハイブリッドMACフレームのそれぞれのペイロードに組み込まれたA通りただしAは2以上の整数。の伝送線路に対応するデータをデータの送信元となる装置との間で予め取り決めたビット位置ごとにA通りに分配することで全部でA通りのデータ本体に戻すデータ本体再構成手段と、このデータ本体再構成手段によって再構成されたA通りのデータ本体のそれぞれから前記データの送信元となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを分離する同一フレーム用冗長ビット分離手段と、この同一フレーム用冗長ビット分離手段によって分離したそれぞれの同一フレーム用冗長ビットを用いてA通りのデータ本体における受信すべきデータのエラー検出あるいは修正を行う同一フレーム用エラー検出修正手段と、この同一フレーム用エラー検出修正手段の処理の終了したA通りのデータを前記データの送信元となる装置との間で予め取り決めた伝送方式のデータ形式に変換するデータ形式変換手段と、このデータ形式変換手段で変換したA通りのデータを予め用意したA本の伝送線路にそれぞれ対応付けて送出する伝送線路送出手段とを具備することを特徴とする受信側装置。付記13予め用意したC本ただしCは1以上の整数。の伝送線路からそれぞれ送られてきたイーサネット登録商標によるMACフレームとしてのチェック用ハイブリッドMACフレームを受信するチェック用ハイブリッドMACフレーム受信手段と、このチェック用ハイブリッドMACフレーム受信手段で受信したC本のチェック用ハイブリッドMACフレームのそれぞれのペイロードに組み込まれたエラーチェック用あるいはエラー修正用のフレーム間冗長ビットを分離するフレーム間冗長ビット分離手段と、前記エラー処理手段によって処理後のA通りのデータの同一ビット位置のビットを、前記フレーム間冗長ビット分離手段によって分離した前記フレーム間冗長ビットを用いてエラー検出あるいは修正を行うフレーム間エラー処理手段を備え、前記データ形式変換手段は前記同一フレーム用エラー検出修正手段の処理の終了したA通りのデータについて前記フレーム間エラー処理手段を用いてエラー検出あるいは修正を行うことを特徴とする付記12記載の受信側装置。付記14予め用意したB本ただしBは2以上の整数。の伝送線路からそれぞれ送られてきたイーサネット登録商標によるMACフレームとしてのデータ伝送用ハイブリッドMACフレームを伝送線路ごとに個別に受信するデータ伝送用ハイブリッドMACフレーム受信手段と、このデータ伝送用ハイブリッドMACフレーム受信手段の受信したB本のデータ伝送用ハイブリッドMACフレームのそれぞれのペイロードに組み込まれたA通りただしAは2以上の整数。の伝送線路に対応するデータをデータの送信元となる装置および中継を行う装置との間で予め取り決めたビット位置ごとにA通りに分配することで全部でA通りのデータ本体に戻すデータ本体再構成手段と、このデータ本体再構成手段によって再構成されたA通りのデータ本体のそれぞれから前記データの送信元となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを分離する同一フレーム用冗長ビット分離手段と、この同一フレーム用冗長ビット分離手段によって分離したそれぞれの同一フレーム用冗長ビットを用いてA通りのデータ本体における受信すべきデータのエラー検出あるいは修正を行う同一フレーム用エラー検出修正手段と、この同一フレーム用エラー検出修正手段の処理の終了したA通りのデータを前記データの送信元となる装置との間で予め取り決めた伝送方式のデータ形式に変換するデータ形式変換手段と、このデータ形式変換手段で変換したA通りのデータを、データの宛先となる装置および中継を行う装置との間で予め取り決めたビット位置ごとにB通りただしBは2以上の整数。に分配した混在データを再度作成する混在データ再作成手段と、この混在データ再作成手段で作成したB通りの混在データのそれぞれにデータの宛先となる装置および中継を行う装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを再度付加して全部でB通りのデータ本体を作成するデータ本体再作成手段と、このデータ本体再作成手段によって作成したデータ本体のそれぞれをペイロードに組み込んだB通りのデータ伝送用ハイブリッドMACフレームを再度組み立てるデータ伝送用ハイブリッドMACフレーム再組立手段と、このデータ伝送用ハイブリッドMACフレーム再組立手段によって組み立てられたそれぞれのデータ伝送用ハイブリッドMACフレームを予め用意したB本の伝送線路に再度それぞれ対応付けて送り出すデータ伝送用ハイブリッドMACフレーム再送出手段とを具備することを特徴とする中継装置。付記15予め用意したC本ただしCは1以上の整数。の伝送線路からそれぞれ送られてきたイーサネット登録商標によるMACフレームとしてのチェック用ハイブリッドMACフレームを受信するチェック用ハイブリッドMACフレーム受信手段と、このチェック用ハイブリッドMACフレーム受信手段で受信したC本のチェック用ハイブリッドMACフレームのそれぞれのペイロードに組み込まれたエラーチェック用あるいはエラー修正用のフレーム間冗長ビットを分離するフレーム間冗長ビット分離手段と、前記エラー処理手段によって処理後のA通りのデータの同一ビット位置のビットを、前記フレーム間冗長ビット分離手段によって分離した前記同一位置の同一フレーム用冗長ビットを用いてエラー検出あるいは修正を行うフレーム間エラー処理手段と、このフレーム間エラー処理手段によってエラー検出あるいは修正を行った後のA通りのデータを前記混在データ再作成手段によってB通りに分配した混在データを再度作成したとき、B通りのデータ本体のそれぞれのビット位置に対応付け、前記データの宛先となる装置および中継を行う装置との間で予め取り決めた異なったフレーム間でのエラーチェック用あるいはエラー修正用のフレーム間冗長ビットを再度演算するフレーム間冗長ビット再演算手段と、このフレーム間冗長ビット再演算手段で演算した結果得られた前記B通りのデータ本体と同一ビット長のフレーム間冗長ビットをC通りのペイロードに組み込んだチェック用ハイブリッドMACフレームを再度組み立てるチェック用ハイブリッドMACフレーム再組立手段と、このチェック用ハイブリッドMACフレーム再組立手段によって組み立てられたC通りのチェック用ハイブリッドMACフレームを前記B本の伝送線路とは別に用意したC本の伝送線路に1つずつ割り振って再度送り出すチェック用ハイブリッドMACフレーム再送出手段とを更に具備することを特徴とする付記14記載の中継装置。付記16予め用意したA本ただしAは2以上の整数。の伝送線路からそれぞれ任意の伝送方式で送られてきたデータを伝送線路ごとに個別に受信するデータ受信手段と、このデータ受信手段の受信したA本それぞれの伝送線路のデータを、データの宛先となる装置との間で予め取り決めたビット位置ごとにB通りただしBは2以上の整数。に分配した混在データを作成する混在データ作成手段と、この混在データ作成手段で作成したB通りの混在データのそれぞれにデータの宛先となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを付加して全部でB通りのデータ本体を作成するデータ本体作成手段と、このデータ本体作成手段によって作成したデータ本体のそれぞれをペイロードに組み込んだB通りのデータ伝送用ハイブリッドMACフレームを組み立てるデータ伝送用ハイブリッドMACフレーム組立手段と、このデータ伝送用ハイブリッドMACフレーム組立手段によって組み立てられたそれぞれのデータ伝送用ハイブリッドMACフレームを予め用意したB本の伝送線路にそれぞれ対応付けて送り出すデータ伝送用ハイブリッドMACフレーム送出手段とを備えた送信側装置と、予め用意したB本の伝送線路からそれぞれ送られてきたイーサネット登録商標によるMACフレームとしてのデータ伝送用ハイブリッドMACフレームを伝送線路ごとに個別に受信するデータ伝送用ハイブリッドMACフレーム受信手段と、このデータ伝送用ハイブリッドMACフレーム受信手段の受信したB本のデータ伝送用ハイブリッドMACフレームのそれぞれのペイロードに組み込まれたA通りの伝送線路に対応するデータをデータの送信元となる装置との間で予め取り決めたビット位置ごとにA通りに分配することで全部でA通りのデータ本体に戻すデータ本体再構成手段と、このデータ本体再構成手段によって再構成されたA通りのデータ本体のそれぞれから前記データの送信元となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを分離する同一フレーム用冗長ビット分離手段と、この同一フレーム用冗長ビット分離手段によって分離したそれぞれの同一フレーム用冗長ビットを用いてA通りのデータ本体における受信すべきデータのエラー検出あるいは修正を行う同一フレーム用エラー検出修正手段と、この同一フレーム用エラー検出修正手段の処理の終了したA通りのデータを前記データの送信元となる装置との間で予め取り決めた伝送方式のデータ形式に変換するデータ形式変換手段と、このデータ形式変換手段で変換したA通りのデータを予め用意したA本の伝送線路にそれぞれ対応付けて送出する伝送線路送出手段とを備えた受信側装置とを具備することを特徴とする通信システム。付記17前記送信側装置は、前記データ本体作成手段で作成したB通りのデータ本体のそれぞれのビット位置に1ビットずつ対応付け、前記データの宛先となる装置との間で予め取り決めた異なったフレーム間でのエラーチェック用あるいはエラー修正用のフレーム間冗長ビットを演算するフレーム間冗長ビット演算手段と、このフレーム間冗長ビット演算手段で演算した結果得られた前記B通りのデータ本体と同一ビット長のフレーム間冗長ビットをC通りただしCは1以上の整数。のペイロードに組み込んだチェック用ハイブリッドMACフレームを組み立てるチェック用ハイブリッドMACフレーム組立手段と、このチェック用ハイブリッドMACフレーム組立手段によって組み立てられたC通りのチェック用ハイブリッドMACフレームを前記B本の伝送線路とは別に用意したC本の伝送線路に1つずつ割り振って送り出すチェック用ハイブリッドMACフレーム送出手段とを更に具備し、前記受信側装置は、予め用意したC本の伝送線路からそれぞれ送られてきたイーサネット登録商標によるMACフレームとしてのチェック用ハイブリッドMACフレームを受信するチェック用ハイブリッドMACフレーム受信手段と、このチェック用ハイブリッドMACフレーム受信手段で受信したC本のチェック用ハイブリッドMACフレームのそれぞれのペイロードに組み込まれたエラーチェック用あるいはエラー修正用のフレーム間冗長ビットを分離するフレーム間冗長ビット分離手段と、前記エラー処理手段によって処理後のA通りのデータの同一ビット位置のビットを、前記フレーム間冗長ビット分離手段によって分離した前記フレーム間冗長ビットを用いてエラー検出あるいは修正を行うフレーム間エラー処理手段を備え、前記データ形式変換手段は前記同一フレーム用エラー検出修正手段の処理の終了したA通りのデータについて前記フレーム間エラー処理手段を用いてエラー検出あるいは修正を行うことを特徴とする付記16記載の通信システム。付記18予め用意したB本の伝送線路からそれぞれ送られてきたイーサネット登録商標によるMACフレームとしてのデータ伝送用ハイブリッドMACフレームを伝送線路ごとに個別に受信するデータ伝送用ハイブリッドMACフレーム受信手段と、このデータ伝送用ハイブリッドMACフレーム受信手段の受信したB本のデータ伝送用ハイブリッドMACフレームのそれぞれのペイロードに組み込まれたA通りの伝送線路に対応するデータをデータの送信元となる装置および中継を行う装置との間で予め取り決めたビット位置ごとにA通りに分配することで全部でA通りのデータ本体に戻すデータ本体再構成手段と、このデータ本体再構成手段によって再構成されたA通りのデータ本体のそれぞれから前記データの送信元となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを分離する同一フレーム用冗長ビット分離手段と、この同一フレーム用冗長ビット分離手段によって分離したそれぞれの同一フレーム用冗長ビットを用いてA通りのデータ本体における受信すべきデータのエラー検出あるいは修正を行う同一フレーム用エラー検出修正手段と、この同一フレーム用エラー検出修正手段の処理の終了したA通りのデータを前記データの送信元となる装置との間で予め取り決めた伝送方式のデータ形式に変換するデータ形式変換手段と、このデータ形式変換手段で変換したA通りのデータを、データの宛先となる装置および中継を行う装置との間で予め取り決めたビット位置ごとにB通りただしBは2以上の整数。に分配した混在データを再度作成する混在データ再作成手段と、この混在データ再作成手段で作成したB通りの混在データのそれぞれにデータの宛先となる装置および中継を行う装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを再度付加して全部でB通りのデータ本体を作成するデータ本体再作成手段と、このデータ本体再作成手段によって作成したデータ本体のそれぞれをペイロードに組み込んだB通りのデータ伝送用ハイブリッドMACフレームを再度組み立てるデータ伝送用ハイブリッドMACフレーム再組立手段と、このデータ伝送用ハイブリッドMACフレーム再組立手段によって組み立てられたそれぞれのデータ伝送用ハイブリッドMACフレームを予め用意したB本の伝送線路に再度それぞれ対応付けて送り出すデータ伝送用ハイブリッドMACフレーム再送出手段とを備えた中継装置を前記送信側装置および前記受信側装置との間にD台ただしDは1以上の整数。配置することを特徴とする付記16記載の通信システム。付記19前記送信側装置は、前記データ本体作成手段で作成したB通りのデータ本体のそれぞれのビット位置に1ビットずつ対応付け、前記データの宛先となる装置との間で予め取り決めた異なったフレーム間でのエラーチェック用あるいはエラー修正用のフレーム間冗長ビットを演算するフレーム間冗長ビット演算手段と、このフレーム間冗長ビット演算手段で演算した結果得られた前記B通りのデータ本体と同一ビット長のフレーム間冗長ビットをC通りただしCは1以上の整数。のペイロードに組み込んだチェック用ハイブリッドMACフレームを組み立てるチェック用ハイブリッドMACフレーム組立手段と、このチェック用ハイブリッドMACフレーム組立手段によって組み立てられたC通りのチェック用ハイブリッドMACフレームを前記B本の伝送線路とは別に用意したC本の伝送線路に1つずつ割り振って送り出すチェック用ハイブリッドMACフレーム送出手段とを更に具備し、前記受信側装置は、予め用意したC本の伝送線路からそれぞれ送られてきたイーサネット登録商標によるMACフレームとしてのチェック用ハイブリッドMACフレームを受信するチェック用ハイブリッドMACフレーム受信手段と、このチェック用ハイブリッドMACフレーム受信手段で受信したC本のチェック用ハイブリッドMACフレームのそれぞれのペイロードに組み込まれたエラーチェック用あるいはエラー修正用のフレーム間冗長ビットを分離するフレーム間冗長ビット分離手段と、前記エラー処理手段によって処理後のA通りのデータの同一ビット位置のビットを、前記フレーム間冗長ビット分離手段によって分離した前記フレーム間冗長ビットを用いてエラー検出あるいは修正を行うフレーム間エラー処理手段を備え、前記データ形式変換手段は前記同一フレーム用エラー検出修正手段の処理の終了したA通りのデータについて前記フレーム間エラー処理手段を用いてエラー検出あるいは修正を行い、前記D台の中継装置もB本の伝送線路とC本の伝送線路を用いてそれぞれ送られてきた前記データ伝送用ハイブリッドMACフレームおよび前記チェック用ハイブリッドMACフレームをそれぞれ受信して中継処理を行い、B本の伝送線路とC本の伝送線路を用いてこれらデータ伝送用ハイブリッドMACフレームおよびチェック用ハイブリッドMACフレームを次の送信先の装置に送信することを特徴とする付記18記載の通信システム。付記20前記送信側装置、受信側装置および中継装置のうちのパケットがループ状に流れる経路を構成する装置のそれぞれには、これら装置の中の任意の1台の装置あるいは他の1台の装置を起点として前記これらの装置をツリー構造で接続したタイミング用伝送線路が接続されており、このタイミング用伝送線路には前記データ伝送用ハイブリッドMACフレームおよび前記チェック用ハイブリッドMACフレームの伝送送信タイミングを定めるためのパケットが伝送されることを特徴とする付記19記載の通信システム。付記21予め用意したA本ただしAは2以上の整数。の伝送線路からそれぞれ任意の伝送方式で送られてきたデータを伝送線路ごとに個別に受信するデータ受信ステップと、このデータ受信ステップで受信したA本それぞれの伝送線路のデータを、データの宛先となる装置との間で予め取り決めたビット位置ごとにB通りただしBは2以上の整数。に分配した混在データを作成する混在データ作成ステップと、この混在データ作成ステップで作成したB通りの混在データのそれぞれにデータの宛先となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを付加して全部でB通りのデータ本体を作成するデータ本体作成ステップと、このデータ本体作成ステップによって作成したデータ本体のそれぞれをペイロードに組み込んだB通りのデータ伝送用ハイブリッドMACフレームを組み立てるデータ伝送用ハイブリッドMACフレーム組立ステップと、このデータ伝送用ハイブリッドMACフレーム組立ステップによって組み立てられたそれぞれのデータ伝送用ハイブリッドMACフレームを予め用意したB本の伝送線路にそれぞれ対応付けて送り出すデータ伝送用ハイブリッドMACフレーム送出ステップとを具備することを特徴とする送信方法。付記22前記データ本体作成ステップで作成したB通りのデータ本体のそれぞれのビット位置に1ビットずつ対応付け、前記データの宛先となる装置との間で予め取り決めた異なったフレーム間でのエラーチェック用あるいはエラー修正用のフレーム間冗長ビットを演算するフレーム間冗長ビット演算ステップと、このフレーム間冗長ビット演算ステップで演算した結果得られた前記B通りのデータ本体と同一ビット長のフレーム間冗長ビットをC通りただしCは1以上の整数。のペイロードに組み込んだチェック用ハイブリッドMACフレームを組み立てるチェック用ハイブリッドMACフレーム組立ステップと、このチェック用ハイブリッドMACフレーム組立ステップによって組み立てられたC通りのチェック用ハイブリッドMACフレームを前記B本の伝送線路とは別に用意したC本の伝送線路に1つずつ割り振って送り出すチェック用ハイブリッドMACフレーム送出手段ステップとを更に具備することを特徴とする付記21記載の送信方法。付記23予め用意したB本ただしBは2以上の整数。の伝送線路からそれぞれ送られてきたイーサネット登録商標によるMACフレームとしてのデータ伝送用ハイブリッドMACフレームを伝送線路ごとに個別に受信するデータ伝送用ハイブリッドMACフレーム受信ステップと、このデータ伝送用ハイブリッドMACフレーム受信ステップで受信したB本のデータ伝送用ハイブリッドMACフレームのそれぞれのペイロードに組み込まれたA通りただしAは2以上の整数。の伝送線路に対応するデータをデータの送信元となる装置との間で予め取り決めたビット位置ごとにA通りに分配することで全部でA通りのデータ本体に戻すデータ本体再構成ステップと、このデータ本体再構成ステップによって再構成されたA通りのデータ本体のそれぞれから前記データの送信元となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを分離する同一フレーム用冗長ビット分離ステップと、この同一フレーム用冗長ビット分離ステップによって分離したそれぞれの同一フレーム用冗長ビットを用いてA通りのデータ本体における受信すべきデータのエラー検出あるいは修正を行う同一フレーム用エラー検出修正ステップと、この同一フレーム用エラー検出修正ステップでの処理の終了したA通りのデータを前記データの送信元となる装置との間で予め取り決めた伝送方式のデータ形式に変換するデータ形式変換ステップと、このデータ形式変換ステップで変換したA通りのデータを予め用意したA本の伝送線路にそれぞれ対応付けて送出する伝送線路送出ステップとを具備することを特徴とする受信方法。付記24予め用意したC本ただしCは1以上の整数。の伝送線路からそれぞれ送られてきたイーサネット登録商標によるMACフレームとしてのチェック用ハイブリッドMACフレームを受信するチェック用ハイブリッドMACフレーム受信ステップと、このチェック用ハイブリッドMACフレーム受信ステップで受信したC本のチェック用ハイブリッドMACフレームのそれぞれのペイロードに組み込まれたエラーチェック用あるいはエラー修正用のフレーム間冗長ビットを分離するフレーム間冗長ビット分離ステップと、前記エラー処理ステップによって処理後のA通りのデータの同一ビット位置のビットを、前記フレーム間冗長ビット分離手段によって分離した前記フレーム間冗長ビットを用いてエラー検出あるいは修正を行うフレーム間エラー処理ステップを備え、前記データ形式変換ステップでは前記同一フレーム用エラー検出修正手段の処理の終了したA通りのデータについて前記フレーム間エラー処理手段を用いてエラー検出あるいは修正を行うことを特徴とする付記23記載の受信方法。付記25コンピュータに、予め用意したA本ただしAは2以上の整数。の伝送線路からそれぞれ任意の伝送方式で送られてきたデータを伝送線路ごとに個別に受信するデータ受信処理と、このデータ受信処理で受信したA本それぞれの伝送線路のデータを、データの宛先となる装置との間で予め取り決めたビット位置ごとにB通りただしBは2以上の整数。に分配した混在データを作成する混在データ作成処理と、この混在データ作成処理で作成したB通りの混在データのそれぞれにデータの宛先となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを付加して全部でB通りのデータ本体を作成するデータ本体作成処理と、このデータ本体作成処理によって作成したデータ本体のそれぞれをペイロードに組み込んだB通りのデータ伝送用ハイブリッドMACフレームを組み立てるデータ伝送用ハイブリッドMACフレーム組立処理と、このデータ伝送用ハイブリッドMACフレーム組立処理によって組み立てられたそれぞれのデータ伝送用ハイブリッドMACフレームを予め用意したB本の伝送線路にそれぞれ対応付けて送り出すデータ伝送用ハイブリッドMACフレーム送出処理とを実行させることを特徴とする送信プログラム。付記26前記データ本体作成処理で作成したB通りのデータ本体のそれぞれのビット位置に1ビットずつ対応付け、前記データの宛先となる装置との間で予め取り決めた異なったフレーム間でのエラーチェック用あるいはエラー修正用のフレーム間冗長ビットを演算するフレーム間冗長ビット演算処理と、このフレーム間冗長ビット演算処理で演算した結果得られた前記B通りのデータ本体と同一ビット長のフレーム間冗長ビットをC通りただしCは1以上の整数。のペイロードに組み込んだチェック用ハイブリッドMACフレームを組み立てるチェック用ハイブリッドMACフレーム組立処理と、このチェック用ハイブリッドMACフレーム組立処理によって組み立てられたC通りのチェック用ハイブリッドMACフレームを前記B本の伝送線路とは別に用意したC本の伝送線路に1つずつ割り振って送り出すチェック用ハイブリッドMACフレーム送出手段処理とを前記コンピュータに更に実行させることを特徴とする付記25記載の送信プログラム。付記27コンピュータに、予め用意したB本ただしBは2以上の整数。の伝送線路からそれぞれ送られてきたイーサネット登録商標によるMACフレームとしてのデータ伝送用ハイブリッドMACフレームを伝送線路ごとに個別に受信するデータ伝送用ハイブリッドMACフレーム受信処理と、このデータ伝送用ハイブリッドMACフレーム受信処理で受信したB本のデータ伝送用ハイブリッドMACフレームのそれぞれのペイロードに組み込まれたA通りただしAは2以上の整数。の伝送線路に対応するデータをデータの送信元となる装置との間で予め取り決めたビット位置ごとにA通りに分配することで全部でA通りのデータ本体に戻すデータ本体再構成手段と、このデータ本体再構成手段によって再構成されたA通りのデータ本体のそれぞれから前記データの送信元となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを分離する同一フレーム用冗長ビット分離処理と、この同一フレーム用冗長ビット分離処理によって分離したそれぞれの同一フレーム用冗長ビットを用いてA通りのデータ本体における受信すべきデータのエラー検出あるいは修正を行う同一フレーム用エラー検出修正処理と、この同一フレーム用エラー検出修正処理での処理の終了したA通りのデータを前記データの送信元となる装置との間で予め取り決めた伝送方式のデータ形式に変換するデータ形式変換処理と、このデータ形式変換処理で変換したA通りのデータを予め用意したA本の伝送線路にそれぞれ対応付けて送出する伝送線路送出処理とを実行させることを特徴とする受信プログラム。付記28予め用意したC本ただしCは1以上の整数。の伝送線路からそれぞれ送られてきたイーサネット登録商標によるMACフレームとしてのチェック用ハイブリッドMACフレームを受信するチェック用ハイブリッドMACフレーム受信処理と、このチェック用ハイブリッドMACフレーム受信処理で受信したC本のチェック用ハイブリッドMACフレームのそれぞれのペイロードに組み込まれたエラーチェック用あるいはエラー修正用のフレーム間冗長ビットを分離するフレーム間冗長ビット分離処理と、前記エラー処理処理によって処理後のA通りのデータの同一ビット位置のビットを、前記フレーム間冗長ビット分離手段によって分離した前記フレーム間冗長ビットを用いてエラー検出あるいは修正を行うフレーム間エラー処理処理とを前記コンピュータに更に実行させ、前記データ形式変換処理では前記同一フレーム用エラー検出修正手段の処理の終了したA通りのデータについて前記フレーム間エラー処理手段を用いてエラー検出あるいは修正を行うことを特徴とする付記27記載の受信プログラム。"