"第1のアルミ層を、半導体基板上に形成された層間絶縁膜の上方に堆積させ、第2のアルミ層を、前記第1のアルミ層上に堆積させ、第1のエッチングマスクを、パッド領域の前記第2のアルミ層上に形成し、前記第1のエッチングマスクを用いてエッチングを行うことにより、前記パッド領域にパッド上層を形成するとともに、配線領域の前記第2のアルミ層を除去し、第2のエッチングマスクを、前記パッド領域の前記パッド上層を覆い、かつ、前記配線領域で配線パターンを構成するように形成し、前記第2のエッチングマスクを用いてエッチングを行うことにより、前記パッド領域にパッド下層を形成するとともに、前記配線領域に配線を形成する、半導体装置の製造方法。前記パッド下層及び前記パッド上層の合計厚さは、800nm以上であることを特徴とする、請求項1に記載の半導体装置の製造方法。前記パッド下層の厚さは、450nm以上であることを特徴とする、請求項2に記載の半導体装置の製造方法。前記パッド上層の厚さは、450nm以上であることを特徴とする、請求項2に記載の半導体装置の製造方法。前記パッド上層の厚さは、450nm以上であり、前記パッド下層の厚さは、450nm以上であることを特徴とする、請求項2に記載の半導体装置の製造方法。第1の導電層を、前記第1のアルミ層上に堆積させ、前記第2のアルミ層を、前記第1の導電層に堆積させ、前記第1の導電層をエッチングストッパー層として用いることにより、前記第2のアルミ層を除去する、請求項1乃至5のいずれか一項に記載の半導体装置の製造方法。前記第1のアルミ層及び前記第1の導電層をエッチングすることにより、前記パッド下層及び前記配線を形成することを特徴とする、請求項6に記載の半導体装置の製造方法。前記パッド上層は、前記パッド下層よりも前記層間絶縁膜上における面積が小さいことを特徴とする、請求項1乃至7のいずれか一項に記載の半導体装置の製造方法。前記パッド上層の側壁は、前記パッド下層の側壁の内側に位置することを特徴とする、請求項8に記載の半導体装置の製造方法。前記パッド上層の側壁は、前記パッド下層の側壁と2μm以上離れていることを特徴とする、請求項9に記載の半導体装置の製造方法。前記パッド下層、前記パッド上層及び前記配線を覆う第1の絶縁層を更に形成し、前記第1の絶縁層の上面から前記パッド上層の上面までを貫通する第1の開口部を、前記第1の絶縁層に形成することを特徴とする、請求項1乃至10のいずれか一項に記載の半導体装置の製造方法。前記第1の開口部の開口面積は、前記パッド上層の面積よりも小さいことを特徴とする、請求項11に記載の半導体装置の製造方法。前記第1の開口部の側壁は、前記パッド上層の側壁の内側に位置することを特徴とする、請求項12に記載の半導体装置の製造方法。前記第1の開口部の側壁は、前記パッド上層の側壁と2μm以上離れていることを特徴とする、請求項13に記載の半導体装置の製造方法。前記パッド上層の上面には、銅ボディングワイヤが接合されることを特徴とする、請求項1乃至10のいずれか一項に記載の半導体装置の製造方法。前記パッド上層の上面には、前記第1の開口部を介して、銅ボディングワイヤが接合されることを特徴とする、請求項11乃至14のいずれか一項に記載の半導体装置の製造方法。前記パッド下層、前記パッド上層及び前記配線を覆う第2の絶縁層を、バイアスプラズマCVD法により形成し、前記第1の絶縁層を、前記第2の絶縁層上に形成し、前記第1及び第2の絶縁層を貫通する前記第1の開口部を形成することを特徴とする、請求項11乃至16のいずれか一項に記載の半導体装置の製造方法。下層配線を、前記半導体基板に形成し、前記層間絶縁膜に第2の開口部を形成し、前記第2の開口部に充填された前記下層配線と接するビアを形成し、前記第1のアルミ層を、前記層間絶縁膜及び前記ビアを覆って形成し、前記パッド上層を、下部に前記ビアが形成されていない位置に形成することを特徴とする、請求項1乃至17のいずれか一項に記載の半導体装置の製造方法。ところが、発明者は、上述の例には、以下の問題点があることを見出した。これまで、ボンディングワイヤは、接合作業の容易さなどからAuを材料とするものが主に用いられてきた。しかし、近年、コストの低減などを目的として、Cuを材料とするボンディングワイヤの採用が進展している。Cuボンディングワイヤは、コスト面では有利であるものの、パッドとの接合時により大きなエネルギーを掛ける必要がある。例えば、ボンディングワイヤとパッドとの接合には超音波が用いられるが、CuボンディングワイヤはAuボンディングワイヤと比べて、より大強度の超音波を導入する必要がある。このため、Cuボンディングワイヤを用いる場合、超音波の強度が大きいため、パッドの下の半導体基板にダメージが生じ、半導体装置の故障に繋がる恐れがある。そのため、Cuボンディングワイヤを用いるためには、Auボンディングワイヤを用いる場合よりも、パッドの厚みを増加させる必要がある。しかし、パッドの厚みを増加させるには、パッドを形成するための導電膜の厚みを増加させる必要がある。その結果、導電膜の成膜時間や導電膜のエッチング時間が延伸してしまう。よって、例えば特許文献1~4の構成では、スループットが低下してしまう。本発明の一態様である半導体装置の製造方法は、第1のアルミ層を、半導体基板上に形成された層間絶縁膜の上方に堆積させ、第2のアルミ層を、前記第1のアルミ層上に堆積させ、第1のエッチングマスクを、パッド領域の前記第2のアルミ層上に形成し、前記第1のエッチングマスクを用いてエッチングを行うことにより、前記パッド領域にパッド上層を形成するとともに、配線領域の前記第2のアルミ層を除去し、第2のエッチングマスクを、前記パッド領域の前記パッド上層を覆い、かつ、前記配線領域で配線パターンを構成するように形成し、前記第2のエッチングマスクを用いてエッチングを行うことにより、前記パッド領域にパッド下層を形成するとともに、前記配線領域に配線を形成するものである。本発明の一態様である半導体装置の製造方法は、パッド下層及びパッド上層によりパッドを構成できるので、少ない工程数で、十分な厚みを有するパッドを形成することができる。本発明によれば、所定値以上の厚みを有するパッドを少ない工程数で形成することができる半導体装置の製造方法を提供することができる。以下、図面を参照して本発明の実施の形態について説明する。各図面においては、同一要素には同一の符号が付されており、必要に応じて重複説明は省略される。実施の形態1本発明の実施の形態1にかかる半導体装置100について説明する。まず、半導体装置100の断面構成について、図1を参照して説明する。図1は、実施の形態1にかかる半導体装置100の構成を模式的に示す断面図である。本実施の形態にかかる半導体装置100は、最上層の配線層及びボンディングワイヤが接合するパッドの構成に着目するので、下層の配線、基板及びウェル層などの配線層よりも下層の構造については省略している。図1に示すように、半導体装置100は、配線領域101とパッド領域102とに区別される。配線領域101は、後述するパッド領域102以外の領域であり、トランジスタなどの素子と接続される配線2が配置される領域である。以下、特に断らない限り、配線領域101は同様の領域を指すものとする。配線領域101では、半導体基板不図示上に形成された層間絶縁膜1上に、配線2が形成される。配線2は、トランジスタ等の素子に形成される配線であり、導電層21及び23、アルミ層22により構成される。配線2の幅は、例えば0.24μmである。なお、アルミ層22は、第1のアルミ層に対応する。導電層21は、例えばチタンと窒化チタンの積層膜からなり、層間絶縁膜1上に形成される。アルミ層22は、配線領域101におけるアルミ配線として機能し、導電層21上に形成される。アルミ層22の厚さは、例えば450nmである。なお、アルミ層22は、主たる組成がアルミであればよく、例えば銅CuやシリコンSiを含むものであってもよい。導電層23は、例えば導電層21と同様にチタンと窒化チタンの積層膜からなり、アルミ層22上に形成される。露出する層間絶縁膜1と配線2とは、絶縁層3で覆われる。絶縁層3は、例えば酸窒化シリコンSiONからなる。絶縁層3上には、例えば感光性ポリイミドからなる保護膜4が形成される。パッド領域102は、半導体装置100の外部から半導体装置100にボンディングワイヤを接続するために用いられる領域である。よって、パッド領域102には、ボンディングワイヤが接合するパッド5が形成される。パッド5は、パッド下層51及びパッド上層52からなり、パッド上層52の幅W2はパッド下層51の幅W1よりも小さい。なお、パッド上層52は、パッド下層51の外周から2um以上内側に形成されることが望ましい。つまり、パッド上層52の側壁とパッド下層51の側壁との水平方向の距離L1は2um以上とすることが望ましい。これにより、後述するように、絶縁膜3のカバレッジを向上させることができる。パッド下層51は、配線領域101の配線2と同様の積層構造を有するので、説明を省略する。パッド上層52は、アルミ層24及び導電層25により構成される。アルミ層24は、第2のアルミ層に対応する。アルミ層24は、導電層23上に形成される。アルミ層24の厚さは、例えば450nmである。なお、アルミ層24は、アルミ層22と同様に、主たる組成がアルミであればよく、例えば銅CuやシリコンSiを含むものであってもよい。導電層25は、例えば窒化チタンからなり、アルミ層24上に形成される。また、パッド領域102は、配線領域101と同様に、絶縁層3で覆われ、絶縁層3上には保護膜4が形成される。但し、パッド領域102では、アルミ層24の中央部上方に、保護膜4、絶縁層3及び導電層25を貫通する開口部6が形成されている。開口部6は、第1の開口部に対応する。開口部6は、アルミ層24の外周から2μm以上内側に形成される。つまり、開口部6の側壁とアルミ層24の側壁との水平方向の距離L2は、2μm以上となる。なお、開口部6に露出している絶縁層3と導電層25との間の界面は、層間絶縁膜1の主面に対して平行である。一般に、露出した層間絶縁膜1の主面に対して垂直な絶縁層と導電層と間の界面は、熱ストレスに対して脆弱である。そのため、熱履歴により剥離などの現象を生じる恐れがある。ところが、本構成では、層間絶縁膜1の主面に対して垂直な絶縁層と導電層との間の界面が開口部を介して露出することは無い。よって、本構成は、絶縁層と導電層との間の界面の熱ストレス耐性に優れている。図2は、実施の形態1にかかる半導体装置100と銅ボンディングワイヤとが接続される態様を示す断面図である。図2に示すように、銅ボンディングワイヤ103は、開口部6を介して、アルミ層24と接合する。銅ボンディングワイヤ103とアルミ層24との間には、接合時に合金層26が形成される。なお、半導体装置100に銅ボンディングワイヤを接合する際に加わるダメージから半導体装置100を好適に保護するためには、パッド5の合計厚さは所定値以上であることが求められる。本実施の形態にかかる半導体装置100では、パッド5の厚さが800nm以上であれば、銅ボンディングワイヤ接合時のダメージから半導体装置100を好適に保護することが可能である。上述の例では、アルミ層22及び24の厚さは450nmであることからパッド5の厚さは900nm以上である。よって、上述の例では、銅ボンディングワイヤ接合時のダメージから半導体装置100を好適に保護することが可能である。また、上述のように、パッド開口部の絶縁層とパッドのアルミの界面が半導体装置表面に対して平行に外部に露出しているため,熱ストレスに対して界面での剥れが起こりにくい。次いで、半導体装置100の平面構成について、図3を参照して説明する。図3は、実施の形態1にかかる半導体装置100の構成を模式的に示す平面図である。図3では、半導体装置100の平面構造の理解を容易にするため、絶縁層3及び保護膜4を省略している。図3に示すように、層間絶縁膜1上に、配線2及びパッド層が形成されている。図3では、パッド下層51及び配線2の最上層である導電層23、パッド上層52の最上層である導電層25及び開口部6により露出するアルミ層24を表示している。図3に示すように、パッド上層52は、パッド下層51上の中央に、より小さな面積で形成される。また、開口部6は、パッド上層52上の中央に、より小さな面積で形成される。続いて、半導体装置100の製造方法について説明する。図4A~図4Iは、実施の形態1にかかる半導体装置100の製造工程を模式的に示す断面図である。はじめに、層間絶縁膜1上に、例えばスパッタリング法により、導電層21、アルミ層22、導電層23、アルミ層24及び導電層25をこの順に積層する図4A。次いで、パッド領域102に、例えばフォトリソグラフィにより、パッド上層52を形成するためのフォトレジスト7を形成する図4B。フォトレジスト7は、第1のエッチングマスクに対応する。そして、フォトレジスト7をエッチングマスクとして、例えばRIEなどのエッチングを行うことにより、導電層25及びアルミ層24を除去する。これにより、パッド上層52を形成する図4C。この際、導電層23は、エッチングストッパー層として機能する。エッチング終了後、例えばアッシングにより、フォトレジスト7を除去する図4D。次いで、配線領域101及びパッド領域102に、例えばフォトリソグラフィにより、配線2及びパッド下層51を形成するためのフォトレジスト8を形成する。フォトレジスト8は、第2のエッチングマスクに対応する。なお、既に作製したパッド上層52を保護するため、フォトレジスト8は、パッド上層52を覆うように形成される図4E。このとき、フォトレジスト8は、パッド上層52の外周から2um以上外側まで覆うように形成されることが望ましい。これにより、パッド上層52の側壁とパッド下層51の側壁との水平方向の距離L1を2um以上離すことができ、パッド上層52の上面から層間絶縁膜1の上面との間の段差を2段階にすることができる。これにより、段差の影響を緩和し、後述する絶縁膜3のカバレッジを向上させることができる。そして、フォトレジスト8をエッチングマスクとして、例えばRIEなどのエッチングを行うことにより、導電層23、アルミ層22及び導電層21を除去する。これにより、配線2及びパッド下層51を形成する図4F。エッチング終了後、例えばアッシングにより、フォトレジスト8を除去する図4G。次いで、例えばCVD法により、配線領域101及びパッド領域102を覆う絶縁層3を形成する図4H。そして、例えばフォトリソグラフィにより、絶縁層3上に保護膜4を形成する。例えば、保護膜4は、感光性ポリイミドを塗布し、その後、露光及び現像を行うことにより形成する。これにより、パッド上層52の上方の保護膜4には、開口部10が形成される図4I。次いで、保護膜4をエッチングマスクとして、例えばRIEなどのエッチングを行うことにより、絶縁層3及び導電層25を除去する。これにより、開口部6を形成する。このとき、開口部6は、アルミ層24の外周から2um以上内側に形成する。これにより、開口部6に露出している絶縁膜3と導電層25との間の界面を、層間絶縁膜1の主面に対して平行とすることができる。以上より、図1に示す半導体装置100を作製することができる。よって、本実施の形態にかかる半導体装置の製造方法によれば、アルミ層及び導電層を一括して形成して配線2及びパッド5を形成することができ、かつ、パッド5の合計厚さを容易に所望値以上とすることが可能である。また、本実施の形態にかかる半導体装置の製造方法によれば、配線とパッド層とを連結するビアを形成する必要が無い。さらに、配線を形成するための導電層とパッドを形成するための導電層とを、別々の成膜する必要もない。従って、本実施の形態にかかる半導体装置の製造方法によれば、通常の製造方法と比べて、工程数を削減することが可能である。実施の形態2次に、本発明の実施の形態2にかかる半導体装置200について説明する。図5は、実施の形態2にかかる半導体装置200の構成を模式的に示す断面図である。図5に示すように、半導体装置200は、半導体装置100の絶縁層3の下層に、絶縁層20が追加された構成を有する。絶縁層20は、例えば酸化シリコンSiONからなる。半導体装置100のその他の断面構成は、半導体装置100と同様であるので、説明を省略する。続いて、半導体装置200の製造方法について説明する。配線2及びパッド下層51を形成するまでの工程、すなわち図4A~図4Gで示す工程については、実施の形態1にかる半導体装置100と同様であるので、説明を省略する。よって、以下では、実施の形態1とは異なる工程について説明する。図6A~図6Cは、実施の形態2にかかる半導体装置200の製造工程を模式的に示す断面図である。配線2及びパッド下層51の形成図4G後、例えばバイアスプラズマCVD法により、配線領域101及びパッド領域102を覆う絶縁層20を形成する。これにより、絶縁層20は、配線2及びパッド5により生じる段差を軽減する図6A。次いで、例えばCVD法により、絶縁層20上に絶縁層3を形成する。これにより、段差は埋め込まれて、絶縁層3の上層は、層間絶縁膜1の主面と平行になる図6B。そして、例えばフォトリソグラフィにより、絶縁層3上に保護膜4を形成する。例えば、保護膜4は、感光性ポリイミドを塗布し、その後、露光及び現像を行うことにより形成する。これにより、パッド上層52の上方の保護膜4には、開口部10が形成される図6C。次いで、保護膜4をエッチングマスクとして、例えばRIEなどのエッチングを行うことにより、絶縁層3及び導電層25を除去する。これにより、開口部6を形成する。以上より、図4に示す半導体装置200を作製することができる。以上、本実施の形態にかかる半導体装置の製造方法は、実施の形態1にかかる半導体装置の製造方法と同様の作用効果を奏することが可能である。加えて、絶縁層20を設けることにより、その上の絶縁層3のカバレッジをさらに向上させることが可能である。実施の形態3次に、本発明の実施の形態3にかかる半導体装置300について説明する。まず、半導体装置300の断面構成について、図7を参照して説明する。本実施の形態にかかる半導体装置300は、下層配線及びビアが形成された構成転換例である。図7は、実施の形態3にかかる半導体装置300の構成を模式的に示す断面図である。図7に示すように、半導体装置300は、層間絶縁膜1の下部に半導体基板32を有する。半導体基板32の上部には、下層配線31が形成されている。パッド下層51の導電層の下面と下層配線31の上面との間には、層間絶縁膜1を貫くビア33が形成される。なお、ビア33は、パッド下層51の下方に位置するが、パッド上層52の外側に位置している。半導体装置300のその他の構成は、半導体装置100と同様であるので説明を省略する。次いで、半導体装置300の平面構成について、図8を参照して説明する。図8は、実施の形態3にかかる半導体装置300の構成を模式的に示す平面図である。図8では、半導体装置300の平面構造の理解を容易にするため、絶縁層3及び保護膜4を省略している。また、図8では、ビア33の位置を破線にて表示している。図8に示すように、上方から俯瞰すると、ビア33は、パッド上層52の外側のパッド下層51の下方に位置している。続いて、半導体装置300の製造方法について説明する。図9A~図9Kは、実施の形態3にかかる半導体装置300の製造工程を模式的に示す断面図である。はじめに、既知の方法により、半導体基板32の上部に、下層配線31を形成する。そして、例えばCVD法により、配線領域101及びパッド領域102を覆う、層間絶縁膜1を形成する図9A。その後、例えばリソグラフィにより、層間絶縁膜1に開口部34を設け、導電性材料を充填することにより、ビア33を形成する図9B。層間絶縁膜1の開口部34は、第2の開口部に対応する。その後、層間絶縁膜1及びビア33の上に、例えばスパッタリング法により、導電層21、アルミ層22、導電層23、アルミ層24及び導電層25をこの順に積層する図9C。次いで、パッド領域102に、例えばフォトリソグラフィにより、パッド上層52を形成するためのフォトレジスト7を形成する。この際、フォトレジスト7は、ビア33とオーバーラップしないように、すなわちフォトレジスト7の下方にビア33が位置しないように形成される図9D。そして、フォトレジスト7をエッチングマスクとして、例えばRIEなどのエッチングを行うことにより、導電層25及びアルミ層24を除去する。これにより、パッド上層52を形成する図9E。この際、導電層23は、エッチングストッパー層として機能する。エッチング終了後、例えばアッシングにより、フォトレジスト7を除去する図9F。次いで、配線領域101及びパッド領域102に、例えばフォトリソグラフィにより、配線2及びパッド下層51を形成するためのフォトレジスト8を形成する。なお、既に作製したパッド上層52を保護するため、フォトレジスト8は、パッド上層52を覆うように形成される。また、フォトレジスト8は、ビア33とオーバーラップするように、すなわちフォトレジスト8の下方にビア33が位置するように形成される図9G。そして、フォトレジスト8をエッチングマスクとして、例えばRIEなどのエッチングを行うことにより、導電層23、アルミ層22及び導電層21を除去する。これにより、配線2及びパッド下層51を形成する図9H。エッチング終了後、例えばアッシングにより、フォトレジスト8を除去する図9I。次いで、例えばCVD法により、配線領域101及びパッド領域102を覆う絶縁層3を形成する図9J。そして、例えばフォトリソグラフィにより、絶縁層3上に保護膜4を形成する。例えば、保護膜4は、感光性ポリイミドを塗布し、その後、露光及び現像を行うことにより形成する。これにより、パッド上層52の上方の保護膜4には、開口部10が形成される図9K。次いで、保護膜4をエッチングマスクとして、例えばRIEなどのエッチングを行うことにより、絶縁層3及び導電層25を除去する。これにより、開口部6を形成する。以上より、図7に示す半導体装置300を作製することができる。以上、本実施の形態にかかる半導体装置の製造方法によれば、半導体基板に他の構造物が有る場合でも、実施の形態1にかかる半導体装置の製造方法と同様の作用効果を奏することが可能である。そして、本実施の形態にかかる半導体装置の製造方法では、ビアをパッド上層が存在しない位置に形成することができる。よって、銅ボンディングワイヤをパッド上層に接合する際に、ビアにかかる負荷を軽減し、ビアの破損を防止することができる。その他の実施の形態なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、導電層21及び23は、チタンと窒化チタンの積層膜としたが、他の積層膜や、例えば窒化チタンからなる単層膜に置換することが可能である。また、導電層21、23及び25は必須ではなく、導電層21、23及び25のそれぞれを、適宜省略することが可能である。絶縁層3は酸窒化シリコンSiONに限らず、例えば酸化シリコンSiO2や窒化シリコンSiNなどの他の絶縁材料やそれらの積層したものを用いることも可能である。保護膜4は、感光性ポリイミドなるとしたが、他の感光性樹脂を用いることも可能である。また、非感光性の樹脂を塗布し、フォトリソグラフィ及びエッチングを用いて形成してもよい。"