同一動作を行う複数個の再構成可能な集積回路ユニットを備え、複数の該集積回路ユニットのそれぞれに複数のバンクを有する論理回路において、入力されたデータを、複数個の前記集積回路ユニットの各バンクに振り分けて入力する入力データ制御部と、複数個の前記集積回路ユニットの各バンクから出力されるデータを比較して、データ間の不一致を検出するエラー解析部と、前記エラー解析部から、データ間の不一致の通知を受けた場合に、前記複数個の前記集積回路ユニットの該当するバンクの再構成を行う構成情報制御部と、を備えた論理回路。複数個の前記集積回路ユニットの構成情報を保存する構成情報メモリをさらに備え、前記構成情報制御部は前記構成情報メモリに保存された構成情報を用いて、前記複数個の前記集積回路ユニットの該当するバンクの再構成を行うことを特徴とする請求項1に記載の論理回路。前記構成情報制御部は通知された情報からエラー箇所の特定を行うことなく該当バンクの再構成を行うことを特徴とする請求項1又は2に記載の論理回路。前記構成情報制御部は、該当バンクの再構成を行った後にデータ間の不一致がない旨の通知を前記エラー解析部から受けた場合に、前記構成情報メモリに再構成情報の保存を行うことを特徴とする請求項2に記載の論理回路。前記入力データ制御部は入力されたデータを振り分けて入力する場合に付与される入力順バンク番号を前記構成情報制御部に入力し、前記構成情報制御部は前記入力順バンク番号を用いて、前記複数個の前記集積回路ユニットの該当するバンクの再構成を行うことを特徴とする請求項1から4のいずれか1項に記載の論路回路。同一動作を行う複数個の再構成可能な集積回路ユニットを備え、複数の該集積回路ユニットのそれぞれに複数のバンクを有する論理回路のエラー修正方法において、入力されたデータを、複数個の前記集積回路ユニットの各バンクに振り分けて入力し、複数個の前記集積回路ユニットの各バンクから出力されるデータを比較して、データ間の不一致を検出し、データ間の不一致が検出された場合に、前記複数個の前記集積回路ユニットの該当するバンクの再構成を行うことを特徴とするエラー修正方法。前記論理回路は、複数個の前記集積回路ユニットの構成情報を保存する構成情報メモリをさらに備え、前記構成情報メモリに保存された構成情報を用いて、前記複数個の前記集積回路ユニットの該当するバンクの再構成を行うことを特徴とする請求項6に記載のエラー修正方法。データ間の不一致が検出された場合に、エラー箇所の特定を行うことなく該当バンクの再構成を行うことを特徴とする請求項6又は7に記載のエラー修正方法。該当バンクの再構成を行った後にデータ間の不一致がないことが検出された場合に、前記構成情報メモリに再構成情報の保存を行うことを特徴とする請求項7に記載のエラー修正方法。入力されたデータを振り分けて入力する場合に付与される入力順バンク番号を用いて、前記複数個の前記集積回路ユニットの該当するバンクの再構成を行うことを特徴とする請求項6から9のいずれか1項に記載のエラー修正方法。しかしながら、システム動作中にエラー箇所の特定を実施する際に、システムを停止しないでエラー発生前の信頼性を保ったままシステムを復帰させることは困難となっており、またエラー箇所の特定から復帰までを調査し、ロジックエレメントの再接続や再構成の際に、ロジックパスの経路探索などを実施し、何度も複雑な処理が発生し、システムにとって重い動作となっている。[発明の目的]このため、本発明の目的は、入力データ制御部と同一動作を行う複数個の再構成可能な集積回路ユニットを有し、入力データをバンク分けされた再構成可能な集積回路ユニットに入力し、複数個から出力されるデータをチェックし、エラー発生時に該当するバンク情報をある程度解析し、システムを停止することなく、構成情報制御部に出力する論理回路および制御方法を提供することにある。また、本発明の他の目的は、再構成可能な集積回路ユニットを再構成する際に、エラー特定箇所の解析にかかっていたシステム負荷を、単純な構成情報変更エリアの設定と出力結果の判定を行うことにより、システム負荷を低減する論理回路およびエラー修正方法を提供することにある。さらに、本発明の他の目的は、再構成可能な集積回路ユニットを再構成することにより、エラー発生前の信頼性まで引き上げた形で継続動作し、エラーがなくなった後の再構成情報を保存する論理回路およびエラー修正方法を提供することにある。本発明に係わる論理回路は、同一動作を行う複数個の再構成可能な集積回路ユニットを備え、複数の該集積回路ユニットのそれぞれに複数のバンクを有する論理回路において、入力されたデータを、複数個の前記集積回路ユニットの各バンクに振り分けて入力する入力データ制御部と、複数個の前記集積回路ユニットの各バンクから出力されるデータを比較して、データ間の不一致を検出するエラー解析部と、前記エラー解析部から、データ間の不一致の通知を受けた場合に、前記複数個の前記集積回路ユニットの該当するバンクの再構成を行う構成情報制御部と、を備えた論理回路である。本発明に係わる論理回路のエラー修正方法は、同一動作を行う複数個の再構成可能な集積回路ユニットを備え、複数の該集積回路ユニットのそれぞれに複数のバンクを有する論理回路のエラー修正方法において、入力されたデータを、複数個の前記集積回路ユニットの各バンクに振り分けて入力し、複数個の前記集積回路ユニットの各バンクから出力されるデータを比較して、データ間の不一致を検出し、データ間の不一致が検出された場合に、前記複数個の前記集積回路ユニットの該当するバンクの再構成を行うことを特徴とするエラー修正方法である。本発明による第1の効果は、入力されるデータに対し、データを解析し、特定バンクにデータを入力することにより、後にエラーが発生した際にある程度の発生箇所を特定させることができることである。本発明による第2の効果は、エラー発生時にシステムを停止せず、エラー箇所の構成情報制御をおこなうため、構成情報を正常な状態に戻しながら、システムの継続動作が実施できることである。本発明による第3の効果は、エラー発生時に単純な構成変更エリアを指定し、システムの入力から出力を継続動作させ、出力結果の判定のみでエラーチェックを行うため、エラー箇所の特定にかかる負荷を低減できることである。本発明による第4の効果は、エラー発生後に発生要因となった再構成可能な集積回路ユニットを再構成することにより、エラーをなくし、エラー発生前の信頼性まで向上し、最終的な変更後の構成情報を保存することで、別の再構成可能な集積回路ユニットでエラーが発生した場合に、すばやく再構成することが期待できることである。[構成の説明]以下、本発明の実施の形態について図面を参照して詳細に説明する。図1を参照すると、本発明の一実施形態に係わる論理回路が示されている。図1に示すように、入力データ制御部10は、入力データを、複数個の再構成可能な集積回路ユニット11の同一番号のバンクに同一データが入力されるように振り分けて出力する。複数の集積回路ユニット11は再構成可能で、それぞれ同一番号のバンクに振り分けられたデータを同一動作で処理する。なお、データを決められたバンクに挿入できるように設定されれば、必ずしも同一番号のバンクに入力しなくともよい。構成情報制御部12は、エラー解析出力データ制御部14からエラー情報を受け取り、構成情報の変更エリアを指定しながら、再構成可能な集積回路ユニット11へ再構成の指示をする。構成情報メモリ13は再構成可能な集積回路ユニット11の構成情報を記憶する。構成情報メモリ13には予め構成情報が記憶されており、構成情報の更新は構成情報制御部12が行う。エラー解析出力データ制御部14は、複数個の再構成可能な集積回路ユニット11から出力されたデータのチェックを行い、エラーが発生した再構成可能な集積回路ユニットのバンクを特定し、エラー情報を構成情報制御部12に出力し、且つエラーが発生した再構成可能な集積回路ユニットの外部出力を止める。図2を用いて、図1に示した論理回路を構成する入力データ制御部10について説明する。入力データ制御部10は、入力されたデータを解析し、データをバンクごとに振り分けて、バンク番号を付与し、入力順バンク番号101として構成情報制御部12へ出力する。バンクごとに振り分けられたデータは、N個のFIFOFirstInFirstOutにそれぞれ入力される。複数の集積回路ユニットの同一番号の各バンクに対応するFIFOFirstInFirstOutに入力する。FIFOFirstInFirstOut1~Nの各々は、複数の集積回路ユニット11の同一番号のバンクに、振り分けられたデータを入力する。例えば、図2に示すように、複数の集積回路ユニット11が3つの集積回路ユニットから構成されている場合、第1のFIFO図2中のFIFO1から出力されるデータは、第1から第3の集積回路ユニット図2中の集積回路ユニット1~3のそれぞれの第1番目のバンク図2の集積回路ユニット1~3のバンク1に入力される。集積回路ユニットの数は2以上であればよく、必要に応じて任意に決められる。集積回路ユニットのバンクの数も必要に応じて任意に決められる。図3を用いて、図1に示した論理回路を構成する構成情報制御部12、構成情報メモリ13について説明する。入力データ制御部10から入力される入力順バンク番号101は、構成情報制御部12のバンク番号FIFO200へ入力される。また、エラー解析出力データ制御部14からエラーチェック結果201が入力される。エラーチェック結果201が異常の場合は、バンク番号FIFO200から先頭の入力順バンク番号101を使用し、構成情報メモリ13から構成情報202と、暫定的に構成情報の変更エリア対象となる暫定ロジックエレメント番号203とを取り出す。そして、構成情報202と暫定ロジックエレメント番号203とを用いて、複数の集積回路ユニット11へ再構成の指示を行う。エラーチェック結果201が正常な場合は、バンク番号FIFO200から先頭の入力順バンク番号101を取り出すが、再構成は行わないため未使用のままとする。図4を用いて、図1に示した論理回路を構成するエラー解析出力データ制御部14について説明する。エラー解析出力データ制御部14は、同一動作する複数個の再構成可能な集積回路ユニット11から出力される出力結果300、出力結果301、出力結果302を入力し、比較器303によりエラーチェックを行う。例えば、出力結果300、出力結果301、出力結果302は、第1の集積回路ユニットの第1番目のバンクバンク1、第2の集積回路ユニットの第1番目のバンクバンク1、第3の集積回路ユニットの第1番目のバンクバンク1からの出力をそれぞれ示している。出力結果300、出力結果301、出力結果302の比較を行った結果、3つの出力結果間で異なるものがあれば、データ出力304から該当する出力結果を除外し、エラーチェック結果201を異常として、構成情報制御部12へ出力する。比較器303で3つの出力結果が全て一致していれば、エラーチェック結果201を正常とし、構成情報制御部12へデータ出力を行う。同一動作する複数個の再構成可能な集積回路ユニット11の同一番号のバンクからは順次出力結果が出力される。エラー解析出力データ制御部14の一部はエラー解析部として機能する。比較器303はエラー解析部の一部となる。[動作の説明]次に論理回路の動作について更に説明する。1.入力データが入力データ制御部10に対して入力されると、データの種類により、バンクに振り分け、バンク番号を入力順バンク番号101として構成情報制御部12へ通知する。例えば、32bitの最上位ビットが‘1’の場合は、バンク1からバンク32を使用するなどの振り分けを行う。また、データFIFO100へデータを入力し、同一動作を行う再構成可能な複数の集積回路ユニット11の同一番号のバンクへデータを出力する。2.同一動作を行う再構成可能な複数の集積回路ユニット11は、入力データ制御部10よりデータを受け取ると、バンク単位でデータの処理を実施し、エラー解析出力データ制御部14へデータを出力する。3.エラー解析出力データ制御部14は、同一動作を行う再構成可能な複数の集積回路ユニット11の同一番号のバンクからデータを受け取ると、比較器303にて複数データの比較を実施し、全てのデータが一致する場合は、エラーチェック結果201に正常結果を出力すると共に、データ出力304を外部へ出力する。比較器303にて複数データの比較結果に不一致が見つかった場合は、エラーチェック結果201に異常結果を出力すると共にデータ出力304から異常が見つかったデータの出力を取り除く。4.構成情報制御部12の動作説明は、図5に示す構成情報制御部の動作フローチャートを用いて説明する。入力データ制御部10から入力される入力順バンク番号101をバンク番号FIFO200へ入力し、エラー解析出力データ制御部14からのエラーチェック結果201を待つステップS400。エラーチェック結果201が入力されたときに、エラーチェック結果201を参照しステップS401、エラーチェック結果201においてエラーとされているか正常か異常かどうかを判断するステップS402。エラーチェック結果201が正常の場合は、バンク番号FIFO200から先頭の入力順バンク番号101を取り出し、再度エラーチェック結果201を待つ、ステップS400に戻るステップS403。エラーチェック結果201が異常の場合は、バンク番号FIFO200から先頭の入力順バンク番号101を取り出しステップS404、構成情報メモリ13からバンク番号に該当する暫定ロジックエレメント番号203と構成情報202を取り出すステップS405。取り出した構成情報202と暫定ロジックエレメント番号203をチェックしステップS406、暫定ロジックエレメント番号203に該当するロジックエレメントが使用されていない場合は、暫定ロジックエレメント番号203を更新し、暫定ロジックエレメント番号203に該当するロジックエレメントの使用有無のチェックステータスであるステップS406に戻るステップS407。暫定ロジックエレメント番号203に該当するロジックエレメントが使用されている場合は、構成情報202を書き換え、エラーが発生した再構成可能な集積回路ユニット11の構成情報202を書き換えると共にステップS408、構成情報メモリ13の構成情報202と暫定ロジックエレメント203を最新の値に更新するステップS409。なお、ステップS408の例として、図6に示す構成情報変更例を用いて説明する。図6において、黒四角は使用されているロジックエレメントを示し、図6の右図は再構成された集積回路ユニットを示している。図6の左図を参照すると、再構成可能な集積回路ユニット11内の暫定ロジックエレメント203に該当するロジックエレメントが使用されている状態となっており、該当するロジックエレメントを別のロジックエレメントに置き換え、暫定ロジックエレメント203’図6の右図参照として更新している。この更新後に、ステップS409のステータスを経て、再構成された再構成可能な集積回路ユニット11を用いてステップS400のステータスから再度実施する。5.構成情報制御部12は、図5のフローチャートの動作を実施し、エラー解析出力データ制御部14からエラーチェック結果201が異常となった場合は、ステップS404からステップS409の動作を繰り返し、エラーチェック結果201が正常となるまで暫定ロジックエレメント番号203と構成情報202を更新し続ける。ただし、同一動作を行う再構成可能な集積回路ユニット11が存在するため、入力と出力の動作は再構成実施中も継続動作をし、エラーとなった再構成可能な集積回路ユニット11以外の出力結果を採用しシステムの出力であるデータ出力304は停止しない。また、ステップS404からステップS409の動作を繰り返すことにより、暫定ロジックエレメント203により変更されたロジックエレメントが故障したロジックエレメントに該当し、再構成することにより未使用となる場合や、出力結果に影響を及ぼさない再構成結果となるなどして再構成可能な集積回路ユニットからの出力結果300、301、302がデータ全て一致した場合は、再構成エラー解析出力データ制御部14より、エラーチェック結果201が正常の結果が出力されるため、図5のステップS402の判定がNOとなり構成情報制御部12はステップS400とステップS403の動作を繰り返すフローに戻る。6.本実施形態では上記1から5までの動作を実施し、エラーが発生している間は、エラー解析出力データ制御部14でエラーが発生した再構成可能な集積回路ユニット11の出力が使用されることはなく、他の出力結果を用いることでシステムの継続動作を実施している。また、エラー発生の間は暫定ロジックエレメント203を用いて、エラー箇所の特定を実施することなく、暫定ロジックエレメント203に該当するロジックエレメントが使用中の場合は、別のロジックエレメントに再構成することで、同一動作を行う再構成可能な集積回路ユニット11の出力結果300、301、302が全て一致するまで再構成動作を繰り返す。このため、エラー箇所の特定は実施せず、出力結果が全て一致の場合は正常とし、不一致のデータが存在する場合は異常とする単純な判定のみで、再構成の実施の有無を判定している。エラーチェック結果201が異常判定から正常判定に戻った際に再構成が終了するため、構成情報メモリ13と暫定ロジックエレメント番号203に残っているデータが最終的な結果となる。このデータは再度エラーとなるまで更新されないため、別の再構成可能な集積回路ユニット11でエラーが発生した場合には同一のロジックエレメントが原因である可能性が高く、最終的な保存データを用いて再構成を実施し、正常判定にすばやく戻ることが期待できる。本実施形態に係わる論理回路は、入力データ制御部において、入力データの特徴から、再構成可能な集積回路ユニットのバンクに振り分け、再構成可能な集積回路ユニットから出力されたデータのチェックを行うことにより、エラー発生時に構成情報制御部がエラー情報を推測できる機能を有する。さらに、本実施形態に係わる論理回路は、エラー情報からシステムを停止することなく、構成情報の再構成を単純な構成変更エリアの設定と、出力結果の判定によりシステム付加を低減する機能を有する。さらに、本実施形態に係わる論理回路は、エラー発生がなくなるまで再構成を実施し、最終的な変更後の構成情報を保存することでエラー発生前の信頼性まで向上し、再度別の再構成可能な集積回路ユニットでエラーが発生した場合に、再構成の時間短縮が期待できる機能を有する。上述した実施形態に係わる論理回路はハードウェアで構成されるが、集積回路ユニット及び構成情報メモリを除く部分の一部又は全部はソフトウェアで実現することもできる。すなわち、入力データ制御部、構成情報制御部及びエラー解析出力データ制御部の一部又は全部を、ソフトウェアで実現することができる。コンピュータを、プログラムを記憶したROM等のメモリ、プログラムの実行に必要なデータを記憶するRAM等のメモリ、CPU、各部を接続するバスで構成する。図1~図5を用いて説明した論理回路の動作をプログラムで記述し、このプログラムをROM等のメモリに記憶し、演算に必要な情報をRAM等のメモリに記憶し、CPUで当該プログラムを動作させることで、本実施形態に係わる論理回路の機能をプログラムで実現することができる。上記の実施形態の一部又は全部は、以下の付記のようにも記載されうるが、以下の構成には限られない。付記1同一動作を行う複数個の再構成可能な集積回路ユニットを備え、複数の該集積回路ユニットのそれぞれに複数のバンクを有する論理回路において、入力されたデータを、複数個の前記集積回路ユニットの各バンクに振り分けて入力する入力データ制御部と、複数個の前記集積回路ユニットの各バンクから出力されるデータを比較して、データ間の不一致を検出するエラー解析部と、前記エラー解析部から、データ間の不一致の通知を受けた場合に、前記複数個の前記集積回路ユニットの該当するバンクの再構成を行う構成情報制御部と、を備えた論理回路。付記2複数個の前記集積回路ユニットの構成情報を保存する構成情報メモリをさらに備え、前記構成情報制御部は前記構成情報メモリに保存された構成情報を用いて、前記複数個の前記集積回路ユニットの該当するバンクの再構成を行うことを特徴とする付記1に記載の論理回路。付記3前記構成情報制御部は通知された情報からエラー箇所の特定を行うことなく該当バンクの再構成を行うことを特徴とする付記1又は2に記載の論理回路。付記4前記構成情報制御部は、該当バンクの再構成を行った後にデータ間の不一致がない旨の通知を前記エラー解析部から受けた場合に、前記構成情報メモリに再構成情報の保存を行うことを特徴とする付記2に記載の論理回路。付記5前記入力データ制御部は入力されたデータを振り分けて入力する場合に付与される入力順バンク番号を前記構成情報制御部に入力し、前記構成情報制御部は前記入力順バンク番号を用いて、前記複数個の前記集積回路ユニットの該当するバンクの再構成を行うことを特徴とする付記1から4のいずれかに記載の論路回路。付記6同一動作を行う複数個の再構成可能な集積回路ユニットを備え、複数の該集積回路ユニットのそれぞれに複数のバンクを有する論理回路のエラー修正方法において、入力されたデータを、複数個の前記集積回路ユニットの各バンクに振り分けて入力し、複数個の前記集積回路ユニットの各バンクから出力されるデータを比較して、データ間の不一致を検出し、データ間の不一致が検出された場合に、前記複数個の前記集積回路ユニットの該当するバンクの再構成を行うことを特徴とするエラー修正方法。付記7前記論理回路は、複数個の前記集積回路ユニットの構成情報を保存する構成情報メモリをさらに備え、前記構成情報メモリに保存された構成情報を用いて、前記複数個の前記集積回路ユニットの該当するバンクの再構成を行うことを特徴とする付記6に記載のエラー修正方法。付記8データ間の不一致が検出された場合に、エラー箇所の特定を行うことなく該当バンクの再構成を行うことを特徴とする付記6又は7に記載のエラー修正方法。付記9該当バンクの再構成を行った後にデータ間の不一致がないことが検出された場合に、前記構成情報メモリに再構成情報の保存を行うことを特徴とする付記7に記載のエラー修正方法。付記10入力されたデータを振り分けて入力する場合に付与される入力順バンク番号を用いて、前記複数個の前記集積回路ユニットの該当するバンクの再構成を行うことを特徴とする付記6から9のいずれか1に記載のエラー修正方法。付記11それぞれに複数のバンクを有し、同一動作を行う複数個の再構成可能な集積回路ユニットに対して、入力されたデータを、複数個の前記集積回路ユニットの各バンクに振り分けて入力する入力データ制御機能と、複数個の前記集積回路ユニットの各バンクから出力されるデータを比較して、データ間の不一致を検出するエラー解析機能と、前記エラー解析機能から、データ間の不一致の通知を受けた場合に、前記複数個の前記集積回路ユニットの該当するバンクの再構成を行う構成情報制御機能と、をコンピュータに実現させるプログラム。付記12前記構成情報制御機能は、複数個の前記集積回路ユニットの構成情報を保存する構成情報メモリに保存された構成情報を用いて、前記複数個の前記集積回路ユニットの該当するバンクの再構成を行うことを特徴とする付記11に記載のプログラム。付記13前記構成情報制御機能は通知された情報からエラー箇所の特定を行うことなく該当バンクの再構成を行うことを特徴とする付記11又は12に記載のプログラム。付記14前記構成情報制御機能は、該当バンクの再構成を行った後にデータ間の不一致がないことが前記エラー解析機能により検出された場合に、前記構成情報メモリに再構成情報の保存を行うことを特徴とする付記12に記載のプログラム。付記15前記入力データ制御機能は入力されたデータを振り分けて入力する場合に付与される入力順バンク番号を用いて、前記複数個の前記集積回路ユニットの該当するバンクの再構成を行うことを特徴とする付記11から14のいずれかに記載のプログラム。