第1のフレーム材料により形成されたアイランドおよび該アイランドから延在する第1リードと、前記アイランドに固着され上面に第1電極および第2電極が設けられた半導体チップと、第2のフレーム材料により形成され前記第1電極に固着される電極当接部および該電極当接部から延在する第2リードと、前記第2のフレーム材料により形成され前記第2電極と電気的に接続されるポストおよび該ポストから延在する第3リードと、前記アイランド、前記電極当接部、前記ポストおよび前記半導体チップと、前記第1リード、第2リードおよび第3リードのそれぞれの一部とを一体に被覆する絶縁樹脂層とを具備し、前記ポストと前記アイランドとを前記第1および第2のフレーム材料の打ち抜き加工に必要な離間距離より近接して対向配置したことを特徴とする半導体装置。前記ポストと前記アイランドとは同一平面上に配置されることを特徴とする請求項1に記載の半導体装置。前記第1リードは前記半導体チップの第1の辺側から外部に導出し、前記第2リードおよび前記第3リードは前記第1の辺に対向する第2の辺側から外部に導出することを特徴とする請求項1または請求項2に記載の半導体装置。前記ポストと前記第2電極は金属細線により接続されることを特徴とする請求項1から請求項3のいずれかに記載の半導体装置。アイランドと該アイランドから延在する第1リードとで構成される第1フレームを準備する工程と、電極当接部と、該電極当接部から導出する第2リードと、ポストと、該ポストから導出する第3リードとで構成される第2フレームを準備する工程と、上面に第1電極と第2電極が設けられた半導体チップを前記アイランドに固着する工程と、前記第1フレームおよび前記第2フレームを対向配置し前記ポストと前記アイランドとを前記第1および第2フレームの打ち抜き加工に必要な離間距離より近接させて前記第1電極に前記電極当接部を固着する工程と、前記第2電極と前記ポストを電気的に接続する工程と、前記アイランド、前記電極当接部、前記ポスト、前記第1リード、第2リードおよび第3リードのそれぞれの一部および前記半導体チップを絶縁樹脂で封止する工程とを具備することを特徴とする半導体装置の製造方法。前記ポストと前記アイランドは同一平面上に配置されることを特徴とする請求項5に記載の半導体装置の製造方法。前記ポストと前記第2電極を金属細線で接続することを特徴とする請求項5または請求項6に記載の半導体装置の製造方法。前記第1フレームと前記第2フレームとを位置合わせを前記第1フレームにインデックス孔を設け、該インデックス孔の周辺を折り曲げたガイド片に前記第2フレームのインデックス孔をはめ込んで行うことを特徴とする請求項5から請求項7のいずれかに記載の半導体装置の製造方法。前記第1フレームは単一のフレーム材料から形成されていることを特徴とする請求項5から請求項8のいずれかに記載の半導体装置の製造方法。前記第2フレームは他の単一のフレーム材料から形成されていることを特徴とする請求項5から請求項9のいずれかに記載の半導体装置の製造方法。図9Bを参照して、従来構造では、第2電極110が接続するポスト108とアイランド102とは単一の下フレーム104の打ち抜き加工により形成され、同一平面上にある。従ってこれらが対向配置される領域では、同じフレーム基材例えば銅板を打ち抜き加工する際の一定の離間距離クリアランスd1を確保する必要がある。この離間距離d1は下フレーム104板厚が一例として0.15mmの場合、0.12mm~0.13mm程度である。つまり、上記のフレームを採用する限りはこの離間距離d1は確保しなければならず、技術の進歩に伴い半導体チップ101のサイズを縮小できても、樹脂封止後のパッケージ115の外形サイズの小型化が進まない問題があった。本発明はかかる課題に鑑みてなされ、第1に、第1のフレーム材料により形成されたアイランドおよび該アイランドから延在する第1リードと、前記アイランドに固着され上面に第1電極および第2電極が設けられた半導体チップと、第2のフレーム材料により形成され前記第1電極に固着される電極当接部および該電極当接部から延在する第2リードと、前記第2のフレーム材料により形成され前記第2電極と電気的に接続されるポストおよび該ポストから延在する第3リードと、前記アイランド、前記電極当接部、前記ポストおよび前記半導体チップと、前記第1リード、第2リードおよび第3リードのそれぞれの一部とを一体に被覆する絶縁樹脂層とを具備し、前記ポストと前記アイランドとを前記第1および第2のフレーム材料の打ち抜き加工に必要な離間距離より近接して対向配置することにより解決するものである。第2に、アイランドと該アイランドから延在する第1リードとで構成される第1フレームを準備する工程と、電極当接部と、該電極当接部から導出する第2リードと、ポストと、該ポストから導出する第3リードとで構成される第2フレームを準備する工程と、上面に第1電極と第2電極が設けられた半導体チップを前記アイランドに固着する工程と、前記第1フレームおよび前記第2フレームを対向配置し前記ポストと前記アイランドとを前記第1および第2フレームの打ち抜き加工に必要な離間距離より近接させて前記第1電極に前記電極当接部を固着する工程と、前記第2電極と前記ポストを電気的に接続する工程と、前記アイランド、前記電極当接部、前記ポスト、前記第1リード、第2リードおよび第3リードのそれぞれの一部および前記半導体チップを絶縁樹脂で封止する工程とを具備することにより解決するものである。本発明の半導体装置に依れば、第1に、リードフレーム材の打ち抜き加工によってリードと一体的に成形された電極当接部を第1電極に直接固着する実装構造において、第2電極の取り出しとなるポストと、これと近接して対向配置されるアイランドの離間距離を低減できる。すなわち、アイランドとこれに連結するリードを第1フレームで成形し、半導体チップの表面の電極第1電極および第2電極に接続する電極当接部、ポストおよびこれらにそれぞれ連結するリードを第2フレームで成形する。これにより近接して対向配置されるポストとアイランドが別のフレーム材料となるため、打ち抜き加工上の制約を排除できる。つまりポストとアイランドを同一平面上に対向配置する場合であってもこれらを打ち抜き加工上必要な最小離間距離より近接して配置できる。これによりチップサイズが従来と同等の場合にはパッケージ外形のサイズを低減できる。あるいはアイランドサイズチップサイズを拡大してもパッケージ外形のサイズを従来と同等に維持できる。また本発明の半導体装置の製造方法に依れば、第1に2枚の別体の第1フレーム、第2フレームを用いることにより、半導体チップの下面と接するアイランドと半導体チップの上面の第1電極と接する電極当接部を立体的に重ねて配置でき、安価な打ち抜き加工パンチングフレームを用いて組立を行えることができ、量産性を向上できる。第2に、第2電極と接続するポストとアイランドが同一平面上にあり、ワイヤボンドの際にポストとアイランドを下方から同一面でボンディング装置の平坦な単一の載置台で支えることができるので、安定したワイヤボンドが可能となる。第3に、第1電極へのワイヤボンディングを省略できるので、工程の短縮化にも寄与できる。第4に、第1フレーム、第2フレームに対応する位置に位置合わせインデックス孔を設けて、ガイド片を用いて位置合わせを行えることにより、第2フレームの電極当接部と半導体チップの第1電極の位置合わせをほぼ自動的に行え、恰も1枚フレームと同様に扱える利点を有する。第5に、2枚のフレームを用いても従来の1枚のフレームの組立ラインをそのまま利用でき、完成した半導体装置は1枚のフレームで組み立てたものと同一のパッケージ形状に形成できる。本発明の実施の形態を、図1から図7を参照して説明する。図1は、本実施形態の半導体装置50を示す図であり、図1Aが実装構造を説明するための斜視図であり、パッケージ外形を構成する絶縁樹脂層は省略している。図1Bは絶縁樹脂層15で被覆された最終構造の半導体装置50の平面図である。図1Aを参照して、半導体装置50は、半導体チップ1と、アイランド2と、電極当接部6と、ポスト8と、第1リード3aと、第2リード3bと、第3リード3cと、絶縁樹脂層15とを有する。半導体チップ1は上面にパッド状の第1電極5と第2電極10が設けられている。半導体チップ1としては例えば、絶縁ゲート型半導体素子であるMOSFETMetalOxideSemiconductorFieldEffectTransistorあるいはMOSFETとトランジスタを組み合わせた複合素子であるIGBTInsulatedGateBipolarTransistorが用いられる。ここでは、半導体チップ1を構成する1つの基板に同一構成のMOSFETの素子領域を2つ形成した半導体チップ1を示しており、第1電極5および第2電極10はそれぞれ2つ設けられている。第1電極5は、トランジスタの駆動によって電流が通過する電流通過電極MOSFETであればソース電極である。したがって、第1電極5は2つの素子領域の大部分をそれぞれ占める面積に設けられる。第2電極10はトランジスタを駆動オンオフするための制御電極MOSFETであればゲート電極である。第2電極10は例えば金属細線17のボンディングが可能な面積を有し、第1電極5に比べて小さい。第1電極5および第2電極10は同じ電極材料例えばアルミニウム/チタニウム/ニッケル/金あるいは銀の蒸着により形成される。半導体チップ1は下面に金Auなどの裏張り電極により第3電極11が設けられている。第3電極11は他の電流通過電極MOSFETであればドレイン電極である。アイランド2は、第1フレーム4により形成される。第1リード3aは、アイランド2と一体的に連結し、矩形状のアイランド2の第1の辺長辺から第1の方向に延在する。第1リード3aとアイランド2は銅Cuなどを主材料とする単一のフレーム材料を打ち抜き加工して形成される。電極当接部6は、第2フレーム7により形成される。第2リード3bは、電極当接部6と一体的に連結し、アイランド2の第1の辺に対向する第2の辺長辺の近傍から、第1の方向とは逆の第2の方向に延在する。電極当接部6は、第1電極5と同程度の、すなわちMOSFETのそれぞれの素子領域の大半を占める面積の略矩形状を有する。電極当接部6は第1電極5のほぼ全面を覆うのが理想的である。しかし半導体チップ1との位置合わせの精度を考慮してその大きさが決定される。ポスト8は、金属細線17などの接続手段が固着可能な面積を有する接続部であり第2フレーム7により形成される。第3リード3cは、ポスト8と一体的に連結し、アイランド2の第2の辺長辺の近傍から第2の方向に延在する。電極当接部6、ポスト8、第2リード3bおよび第3リード3cは、第1フレーム4とは別の、銅などを主材料とする他の単一のフレーム材料を打ち抜き加工して形成される。ポスト8は、例えば金Auなどの金属細線17などにより第2電極10と電気的に接続される。半導体チップ1は第3電極11が導電性接着材例えば半田合金の溶融接合又は半田ペーストあるいは銀ペーストなどによりアイランド2の主面に固着される。そして、上面の第1電極5が電極当接部6と導電性接着材例えば半田合金の溶融接合または半田ペーストあるいは銀ペーストなどにより固着される。図1Bを参照して、半導体チップ1、アイランド2、電極当接部6、ポスト8および各リード3第1リード3a、第2リード3bおよび第3リード3cのそれぞれの一部は絶縁樹脂層により一体に被覆支持される。第1リード3aは矩形の絶縁樹脂層15の第1の辺側から第1の方向に向かって外部に導出し、第2リード3bおよび第3リード3cは、第1の辺に対向する第2の辺長辺側から第2の方向に向かって外部に導出する。つまり、絶縁樹脂層15の一辺側に第1フレーム4で構成された第1リード3aが配置され、これと対向する他の一辺側に第2フレーム7で構成された第2リード3bおよび第3リード3cが配置されるが、完成した半導体装置は50は絶縁樹脂層15から、2枚のフレームで形成された各リード第1リード3a、第2リード3bおよび第3リード3cが、があたかも1枚のフレームで形成されたように導出する。図2を参照して、第1フレーム4と第2フレーム7の形状について更に説明する。図2Aは第1フレーム4を説明する斜視図であり、図2Bは第2フレーム7を示す斜視図であり、ここでは枠部9の一部も示している。図2Cは図1Aの半導体装置50のa-a線断面図、図2Dは図1Aの半導体装置50のb-b線断面図、である。図2ACを参照して、第1フレーム4は、例えば板厚が0.15mmの銅などのフレーム材料を打ち抜き加工したものであり、第1リード3aが低く、アイランド2が第1リード3aの主面から高さhだけ上方に位置するように折り曲げ加工フォーミングされている。複数4本の第1リード3aの主面はすべて同じ高さである。図2BCを参照して、第2フレーム7は第1フレーム4とは別体の例えば板厚が0.15mmの銅などのフレーム材料を打ち抜き加工したものであり、第2リード3bが低く、電極当接部6は少なくとも、第2リード3bの主面からアイランド2主面までの高さhと半導体チップ1の厚み分上方に位置するようにフォーミングされている。第2リード3bから電極当接部6に至る形状は、まず枠部9から下方に第1の折り曲げがされ、そこから水平に延在するように第2の折り曲げがされて第2リード3bが形成される。そして第2リード3bから最上部に向かって上方に第3の折り曲げがされ、最上部から水平に延在するように第4の折り曲げがされ、そこから半導体チップ1の第1電極5の表面近傍まで下方に第5の折り曲げがされ、さらにそこから水平に第6の折り曲げがされて電極当接部6が形成されている。すなわち第4の折り曲げと第5の折り曲げの間の水平部分は電極当接部6よりも高い最上部となる。この形状により半導体チップ1の上面角部と第2リード3bとの短絡を防止している。尚、最終構造図2CDは、図2Bにおける第2の折り曲げから第3の折り曲げの間の一点鎖線で第2リード3bおよび第3リード3cが切り落とされている。電極当接部6は、第1フレーム4のアイランド2上に、より詳細には半導体チップ1の第1電極5上に重畳する位置に設けられる。また、電極当接部6より高い最上部を設けた折り曲げ構造とすることにより、第2リード3bのバネ作用で電極当接部6を上方向から第1電極5に圧着されるので、良好な接続構造を得られる。図2BDを参照して、第2フレーム7によってポスト8と第3リード3cも形成される。第3リード3cが低く、ポスト8が第3リード3cの主面から高さhだけ上方に位置するようにフォーミングされている。第3リード3cからポスト8に至る形状は、まず枠部9から下方に第1の折り曲げがされ、そこから水平に第2の折り曲げがされて第3リード3cが形成される。第3リード3cから上方に第3の折り曲げがされそこから水平に第4の折り曲げがされてポスト8が形成される。第2電極10と電気的に接続されるポスト8とアイランド2とは近接して対向配置される図2D。これらの離間距離d2は例えば、第1フレーム4および第2フレーム7の板厚の2分の1より小さく50μm程度である。本実施形態では、近接して対向配置されるポスト8とアイランド2とが図2ABの如く別のフレーム材料により構成される。従って、単一のフレーム材料の打ち抜き加工によりこれらを対向する同一平面上に形成する場合に必要な離間距離d1図9B参照の制約を排除できる。つまりポスト8とアイランド2を同一平面上に対向配置するフレーム形状であってもこれらを打ち抜き加工上必要な最小離間距離d1より近接して配置できる。打ち抜き加工による最小離間距離d1はフレーム材料の板厚と略同等であるが、本実施形態では離間距離d2を例えば板厚の2分の1以下にできる。これにより半導体チップ1のチップサイズが従来と同等の場合にはパッケージ外形のサイズを低減できる。あるいはアイランド2のサイズチップサイズを拡大してもパッケージ外形のサイズを従来と同等に維持できる。また、ポスト8とアイランド2はその主面裏側の主面が略同一平面上に配置される。すなわち第3リード3cと第1リード3aの主面が断面視においてほぼ同等の高さに位置し、ポスト8とアイランド2の主面は両リード3b、3cから同じ高さhの位置に存在する。これにより、ポスト8と第2電極10を電気的に接続する際、同じ載置台にこれらを載置できるので安定したワイヤボンディングが可能となる。尚、第1リード3a、第2リード3bおよび第3リード3cの主面、つまり図2CDの破線で示す絶縁樹脂層15から外部に導出する部分も、略同じ高さである。また、半導体チップ1は第1フレーム4のアイランド2と接し、上面のほとんどの部分は第2フレーム7の電極当接部6と接することになり、極めて放熱性が良好な構造を実現される。このために負荷ショートや過電流が流れても従来の金線のボンディング細線と異なり電極当接部6はすぐに溶断することが無く、また発熱に対してもすぐに放熱できるので、極めて破壊に強い半導体チップの実装構造を実現できる。図3から図7を参照して、本実施形態の半導体装置の製造方法について説明する。図3に半導体装置の製造方法の一例を説明するための工程フロー図を示す。半導体装置の製造方法は、ダイシング工程、ダイボンド工程、電極付け工程、ボンディング工程、モールド工程、半田メッキ工程、カットベンド工程を有する。ダイシング工程図3:ステップS1において、例えばMOSFETが多数個形成された半導体ウエファー図示せずは、スクライブライン上をダイシングソーでダイシングされて、個別の半導体チップ1に分離される。既に、各半導体チップ1の上面にはその面積の大部分を占める第1電極電流通過電極5と小さい第2電極制御電極10が設けられており、裏面には全面に第3電極他の電流通過電極11が設けられている図1A参照。ダイボンド工程図3:ステップS2では、第1フレーム4を準備し、第1フレーム4のアイランド2に半導体チップ1を固着する。図4は第1フレーム4の平面図であり、図4Aは1つの半導体装置を構成する要素単位絶縁樹脂層で一括封止されるパッケージ領域Pが複数設けられた第1フレーム4の平面図である。また、図4Bは1つのパッケージ領域Pの拡大平面図である。図4Aを参照して、1枚の第1フレーム4は額縁状の枠部9の内側に複数のパッケージ領域Pのパターンが形成されている。ここでは2つのパッケージ領域Pが枠部9で囲まれ、1つのユニット14となっている。第1フレーム4は例えば銅板厚は例えば0.15mmを主材料とし、打ち抜き加工によってアイランド2と第1リード3aとが形成される。アイランド2はパッケージ領域Pの略中央部に位置し、第1リード3aは例えば4本設けられ、アイランド2と一体に連結されアイランド2の第1の辺長辺から第1の方向ここでは下方に延びて周囲の枠部9aに達する。アイランド2の第2の辺他の長辺と対向する枠部9bはアイランド2の長辺と平行にこれと同等の幅の切欠き9cが設けられる。第1フレーム4の枠部9の上下両端部には丸いインデックス孔62がそれぞれ一定の間隔で形成され、各製造工程での駒送りや位置決めに利用される。また第1フレーム4の枠部9の上側端部には第1フレーム4と第2フレーム不図示の位置合わせをする位置合わせインデックス孔63mが設けられている。図4Bを参照して、第1フレーム4の各アイランド2にはそれぞれ半導体チップ1がダイボンディングされる。すなわち、第1フレーム4のアイランド2上に溶融半田または半田ペーストあるいは銀ペーストよりなる導電性接着材で半導体チップ1がダイボンダーを利用して固着される。このときに上下端部のインデックス孔62を用いてアイランド2の位置決めを行い且つ1駒ずつ送りながら、第1フレーム4のすべてのアイランド2に半導体チップ1を固着する。導電性接着材として半田を用いる場合は、予め各アイランド1に半田ワイヤを溶かして供給し、半田上に半導体チップ1を戴置しその後冷却して固着する。また半田ペーストあるいは銀ペーストを用いる場合は、予め各アイランド1にクリーム状のペーストを付着した後に、半導体チップ1を仮接着して非酸化雰囲気中で加熱してキュアして固着される。半導体チップ1のサイズが小さい場合は半田ワイヤで接着する方法が半田供給のコントロールが容易で好適である。電極付け工程図3:ステップS3では、第2フレーム7を準備し、第1フレーム4および第2フレーム7を対向配置し、ポスト8とアイランド2とを両フレームの打ち抜き加工に必要な離間距離より近接するよう第1フレーム4と第2フレーム7とを位置合わせし、第1電極5に電極当接部6を固着する。図5は第2フレーム7の平面図であり、図5Aはパッケージ領域Pが複数設けられた第2フレーム7の平面図である。また、図5Bは1つのパッケージ領域Pの拡大平面図である。第2フレーム7は、第1フレーム4とは同材料例えば銅、同板厚例えば0.15mmであるが別体のフレームであり、打ち抜き加工によって電極当接部6と、第2リード3b、ポスト8および第3リード3cが形成される。尚、ここでは1つのチップ上に2つのMOSFETの素子領域が集積化された半導体チップ1を例に説明しており、第2フレーム7は2組の電極当接部6、第2リード3b、ポスト8および第3リード3cを有するがこれらは同一構成である。電極当接部6は、パッケージ領域Pの略中央に設けられ、第2リード3bは電極当接部6と一体に連結されて周囲の枠部9dに向かって延在し、これに達する。ポスト8は、その先端が電極当接部6よりも枠部9dに近い位置に設けられ、第3リード3cはポスト8と一体に連結されて周囲の枠部9dに伸び、これに達する。枠部9dはアイランド2の長辺と平行に外枠9d側に凹状となる切欠き9eが設けられ、第2リード3bと第3リード3cは切欠き9e部分に連結する。一方、電極当接部6と対向する枠部9fにはリードが設けられない。第2フレーム7の枠部9の上下両端部にも第1フレーム4と同様に丸いインデックス孔62がそれぞれ一定の間隔で形成され、各製造工程での駒送りや位置決めに利用される。また第2フレーム7の枠部9の上側端部には位置合わせインデックス孔63uが設けられる。次に第1フレーム4と第2フレーム7とを位置合わせを行う。すなわち、両フレームに設けた対応する位置合わせインデックス孔63m、63uを重ねて行う。図6は位置合わせした後の第1フレーム4および第2フレーム7を示す図であり、図6Aが平面図、図6Bが斜視図である。また図7Aは1つのパッケージ領域Pを示す拡大平面図、図7Bが図7Aのc-c線断面図である。図6Aを参照して、第1フレーム4の位置合わせインデックス孔63m図4A参照は例えば、4辺に上方に折り曲げたガイド片が設けられている。そしてこのガイド片に同じ大きさに形成した第2フレーム7の位置合わせインデックス孔63uをはめ込むことにより、第1フレーム4と第2フレーム7の位置合わせを行う。このガイド片は最小限の高さに設計され、ダイボンド工程およびワイヤボンディング工程での駒送りの障害になることを防止している。なお、他の位置合わせ方法としては位置合わせインデックス孔63mにガイド片を形成しないで、両フレーム4、7とは別個に設けたガイドピン図示せずを両フレームの丸いインデックス孔62あるいは同一形状に形成した位置合わせインデックス孔63m、63uに差し込む方法も採用できる。この場合はガイド片がないので、ダイボンド工程およびワイヤボンディング工程での駒送りの障害になることはない。図6Bの如く、第1フレーム4と第2フレーム7の位置合わせによって、第2フレーム7の枠部9は、第1フレーム4の枠部9と重なる。詳細には、第1リード3a側では、第1リード3aと同一平面にある第1フレーム4の外枠9aの上に第2フレーム7の外枠9fが重なる。第2リード3b側では、第1フレーム4の枠部9bの上に第2フレーム7の枠部9dが重なる。枠部9dから第1フレーム4の厚み分だけ下方に折り曲げられた第2リード3bおよび第3リード3cは第1フレーム4の枠部9bに設けられた切欠き9c図4参照によって第1フレーム4と接触することなく第1フレームの枠部9b、9aと同一平面に延在する。第1フレーム4と第2フレーム7は枠部9a、9fと枠部9b、9dが重ねて配置されるが、アイランド2の一の長辺側には第1フレーム4の第1リード3aのみが配置され、他の長辺側には第2フレーム7の第2リード3bおよび第3リード3cが配置される。図7Aを参照して上述した位置合わせを終了すると、第2フレーム7の電極当接部6は半導体チップ1の第1電極5と重畳する。また、第2リード2bはアイランド2の第1の辺と対向する第2の辺長辺の近傍から周囲の枠部9に向かって、第1の方向とは逆の第2の方向ここでは上方に伸びる。またポスト8は、アイランド2の第2の辺の近傍にその先端が位置し、第3リード2cはアイランド2の第2の辺長辺の近傍から周囲の枠部9に向かって、第2の方向上方に伸びる。図7Bを参照して、第1フレーム4ではアイランド2が第1リード3aより高くなるように折り曲げ加工され、第1リード3aとこれに連続する枠部9fは同じ高さ同一平面に配置される。アイランド2と対向する枠部9bはアイランド2より低く第1リード3aおよびこれに連続する枠部9aと同じ高さ同一平面に配置される。第2フレーム7では枠部9dと枠部9fおよびポスト8は同じ高さ同一平面に位置する。すなわち枠部9dと枠部9fは第1フレーム4のアイランド2と同じ高さに位置する。第2リード3bと第3リード3cは第1リード3aと同じ高さになるように枠部9dの高さから第1フレーム4の厚み分下方に折り曲げ加工される。第2電極10と電気的に接続されるポスト8とアイランド2とはそれぞれの主面が略同一平面上で近接して対向配置される。本実施形態ではアイランド2が第1フレーム4、ポスト8が第2フレーム7と、それぞれ別のフレーム材料により構成される。従ってこれらの離間距離d2は、単一のフレーム材料の打ち抜き加工による最小離間距離d1より小さくすることができ、例えば、第1フレーム4および第2フレーム7の板厚の2分の1以下50μm程度である。そして電極当接部6が溶融半田または半田ペーストあるいは銀ペーストなどの導電性接着材で第1電極5と固着される。このときに電極当接部6は折り曲げ加工された第2リード3bのバネ作用で第1電極5に圧着されているので、良好な接続構造を得られる。この固着の工程条件はダイボンド工程と同様である。ボンディング工程図3:ステップS4では、半導体チップ1の第2電極10と対応するポスト8とを接続手段で電気的に接続する。引き続き図6および図7を参照する。ボンディング装置不図示にてワイヤボンディングを行うために、上下端部のインデックス孔62図6Aを用いてアイランド2の位置決めを行う。図7を参照して、ボンディング装置のクランパ不図示によって第1フレーム4および第2フレーム7の一部が抑えられ、ボンディング装置の載置台150上に第1フレーム4のアイランド2と第2フレーム7のポスト8が載置される。そして、第2電極10とポスト8は自動認識されつつ、例えば金Auの金属細線17を用いたボールボンディングにより電気的に接続される。このときもインデックス孔62を1駒ずつ送りながら、第1フレーム4のすべての半導体チップ1の第2電極10と対応するポスト8とのボンディングを自動的に行う。このボンディング工程では、連続して平坦な載置台150上に、第1フレーム4のアイランド2と第2フレーム7のポスト8が載置される。そして半導体チップ1の第2電極10上に金属細線17を支持供給するキャピラリ不図示を移動し金属細線17の一端をボールボンディングする。その後、例えば山状など所望のボンディングループを形成するようにキャピラリを移動させ、金属細線17の他端をポスト8上にボールボンディングし、金属細線17を切断する。本実施形態では、アイランド2とポスト8が別体のフレームであっても、これらが同じ高さに設けられて同一平面上載置台150で支持できるので、当該ボンディング工程において、安定したボンディングが行える。尚、金属細線17によるボンディングに変えて、リボンボンディングなどであってもよい。このように、第1フレーム4、第2フレーム7に対応する位置に位置合わせインデックス孔63m、63uを設けて、ガイド片を用いて位置合わせを行えることにより、第2フレーム7の電極当接部6と半導体チップ1の第1電極5の位置合わせをほぼ自動的に行え、恰も1枚フレームと同様に扱える利点を有する。モールド工程図3:ステップS5では、第1フレーム4のアイランド2と第1リード3aの一部、第2フレーム7の電極当接部6と第2リード3bの一部、ポスト8と第3リード3cの一部と半導体チップ1とをエポキシ等の絶縁樹脂でトランスファーモールドなどを行いこれらを一括で被覆、支持する。完成した半導体装置50は絶縁樹脂層15から8本のリード34本の第1リード3aとそれぞれ2本の第2リード3bおよび第3リード3cが、あたかも1枚のフレームで形成したように導出される図1参照。半田メッキ工程図3:ステップS6では、絶縁樹脂層15から導出したリード3に回路基板に表面実装できるように半田メッキを行い、リード3を錫等の半田金属で被覆する。カットベンド工程図3:ステップS7では、切断金型により第1フレーム4、第2フレーム7の各リード3と両フレーム4、7の枠部9とを切断して、個別の半導体装置50に分離する図1参照。その後必要な場合は、絶縁樹脂層15から導出したリード3を所望の形状にプレスで成形する図1参照。このように、本実施形態では2枚のフレームを用いても従来の1枚のフレームの組立ラインをそのまま利用でき、完成した半導体装置は1枚のフレームで組み立てたものと同一のパッケージ形状に形成できる。尚、上記の例では半導体チップ1として1チップデュアルMOSFETを例に説明したが、単一のMOSFETであっても同様に実施できる。