"複合共振型ハーフブリッジコンバータを備えた出力可変の電源装置であって、前記複合共振型ハーフブリッジコンバータは、トランスと、直流電源の端子間に接続された2つの第1スイッチ素子の直列回路と、一方の前記第1スイッチ素子の両端部と前記トランスの一次巻き線との間に接続されたLC共振回路と、前記トランスの二次巻き線に接続され、整流作用と位相制御作用を有する双方向性の第2スイッチ素子と、前記第1スイッチ素子及び前記第2スイッチ素子に位相差を有するゲート駆動信号を入力する制御回路を有し、前記トランスの二次巻き線出力を可変とすることを特徴とする電源装置。前記第2スイッチ素子は、前記トランスの二次巻き線に流れる電流に対して順方向及び逆方向の2つのチャンネル及びそれに対応する第1ゲート及び第2ゲートを有し、前記制御回路は、前記順方向のチャンネルに、前記第1スイッチ素子に入力される駆動信号に対して所定の位相差を有する第1ゲート駆動信号を入力して前記位相制御作用を実現し、前記逆方向のチャンネルに第2ゲート駆動信号を入力して同期整流を実現させることを特徴とする請求項1に記載の電源装置。前記制御回路は、前記第2ゲート駆動信号の立上がりを前記第1ゲート駆動信号の立上がりに対してタイミングを遅らせ、前記第2ゲート駆動信号の立下がりを前記第1ゲート駆動信号の立下がりに対してタイミングを早くすることを特徴とする請求項2に記載の電源装置。前記第2ゲート駆動信号の立下がりは、前記第1スイッチ素子に入力される駆動信号の立下がりよりも早いことを特徴とする請求項3に記載の電源装置。前記第2スイッチ素子は2つの前記第1スイッチ素子に対応して2つ設けられており、前記制御回路は、2つの前記第1スイッチ素子に対応して2つの前記第2スイッチ素子を交互に駆動することを特徴とする請求項1乃至請求項4のいずれか一項に記載の電源装置。前記第2スイッチ素子は、GaN/AlGaNを用いた横型トランジスタ構造を有するスイッチ素子であることを特徴とする請求項1乃至請求項5のいずれか一項に記載の電源装置。前記制御回路は、前記第2スイッチ素子の前記第1ゲート及び前記第2ゲートにそれぞれ接続された独立した第1ゲート駆動回路及び第2ゲート駆動回路を含み、前記制御回路は、前記第1ゲート駆動回路に、前記第1ゲート駆動信号を発生させる第1駆動パルス信号を入力し、前記第2ゲート駆動回路に、前記第1ゲート駆動信号とは波形の異なる前記第2ゲート駆動信号を発生させる第2駆動パルス信号を入力することを特徴とする請求項2乃至請求項6のいずれか一項に記載の電源装置。前記制御回路は、前記第2スイッチ素子の前記第1ゲート及び前記第2ゲートにそれぞれ接続された独立した第1ゲート駆動回路及び第2ゲート駆動回路を含み、前記制御回路は、前記第1ゲート駆動回路に、前記第1ゲート駆動信号を発生させる駆動パルス信号を入力すると共に、前記第2ゲート駆動回路に、前記第2ゲート駆動信号を発生させるために、位相調整回路を介して前記駆動パルス信号を入力することを特徴とする請求項2乃至請求項6のいずれか一項に記載の電源装置。前記制御回路は、前記第2スイッチ素子の前記第1ゲート及び前記第2ゲートにそれぞれ接続された独立した第1ゲート駆動回路及び第2ゲート駆動回路を含み、前記制御回路は、前記第1ゲート駆動回路に、前記第1ゲート駆動信号を発生させる駆動パルス信号を入力し、前記第2ゲート駆動回路に駆動電力のみを入力し、前記第2ゲート駆動回路は、前記第1ゲート駆動信号の電圧を検出する電圧検出回路を備え、前記第1ゲート駆動信号の電圧が所定の電圧降下を示したときに、前記駆動電力を用いて第2ゲート駆動信号を発生させることを特徴とする請求項2乃至請求項6のいずれか一項に記載の電源装置。前記制御回路は、前記第2スイッチ素子の前記第1ゲート及び前記第2ゲートにそれぞれ接続された第1ゲート駆動回路及び第2ゲート駆動回路を含み、前記第1ゲート駆動回路及び前記第2ゲート駆動回路は、それぞれトランスで絶縁され、前記第1ゲート駆動回路のトランスの一次側と前記第2ゲート駆動回路のトランスの一次側が共通化されており、前記制御回路は、前記第1ゲート駆動回路にのみ前記第1ゲート駆動信号を発生させる駆動パルス信号を入力し、前記第2ゲート駆動回路は、前記第1ゲート駆動信号の電圧を検出する電圧検出回路を備え、前記第1ゲート駆動信号の電圧が所定の電圧降下を示したときに、前記トランスの二次側に発生した電力を用いて第2ゲート駆動信号を発生させることを特徴とする請求項2乃至請求項6のいずれか一項に記載の電源装置。前記制御回路は、前記第2スイッチ素子の端子間に接続されたスナバ回路と、前記第2スイッチ素子の前記第1ゲート及び前記第2ゲートにそれぞれ接続された第1ゲート駆動回路及び第2ゲート駆動回路を含み、前記制御回路は、前記第1ゲート駆動回路の入力端子に対してのみ前記第1ゲート駆動信号を発生させる駆動パルス信号を入力し、前記第2スイッチ素子の第2ゲートには、前記スナバ回路から得られる電力を用いて前記第2ゲート駆動信号を発生させる第2ゲート駆動回路が接続され、前記第2ゲート駆動回路は、前記第1ゲート駆動信号の電圧を検出する電圧検出回路を備え、前記電圧検出回路が、前記第1ゲート駆動信号の電圧が所定の電圧降下を示したときに、前記スナバ回路から得られた電力を用いて前記第2ゲート駆動信号を発生させることを特徴とする請求項2乃至請求項6のいずれか一項に記載の電源装置。前記第2スイッチ素子と直列にトランスの一次巻き線が接続され、前記第2スイッチ素子の第1ゲートには、ゲート駆動回路が接続され、前記トランスの二次巻き線が前記第2スイッチ素子の第2ゲートに接続され、前記制御回路は、前記ゲート駆動回路にのみ、前記第1ゲート駆動信号を発生させる駆動パルス信号を入力し、前記トランスに流れる電流によって、直接前記第2ゲート駆動信号が発生されることを特徴とする請求項2乃至請求項6のいずれか一項に記載の電源装置。本発明の一実施形態に係る複合共振型ハーフブリッジコンバータを備えた出力可変型の電源装置について説明する。図1は、本実施形態に係る電源装置1の構成を示す。電源装置1において、トランス5の一次巻き線Np側に、例えばMOSFETなどの2つの第1スイッチ素子Q1及びQ2などで構成された複合共振型ハーフブリッジコンバータスイッチング回路が接続されている。直流電源2は、このスイッチング回路に接続されている。一方、トランス5の二次巻き線Ns側には、それぞれ第2スイッチ素子Q3及びQ4が接続されている。第2スイッチ素子Q3は、図16に示す従来例におけるダイオードD53とスイッチ素子Q53を兼ね、同期整流回路と同様の効果が得られる。また、第2スイッチ素子Q4は、ダイオードD54とスイッチ素子Q54を兼ねる。そのため、第2スイッチ素子Q3,Q4として、ゲートを2つ備えたデュアルゲート型スイッチ素子を用いている。第2スイッチ素子Q3及びQ4の一方のゲート第1ゲートには、第1スイッチ素子Q1及びQ2のゲート信号Vg1及びVg2と同期した位相制御信号が入力され、他方のゲート第2ゲートは同期整流と同等の効果が得られるように制御される。負荷3は、第2スイッチ素子Q3及びQ4に接続されている。なお、後述するように、これら第2スイッチ素子Q3及びQ4は、寄生ダイオードを有していないスイッチ素子である。また、第2スイッチ素子Q3及びQ4は、それぞれゲートを2つ有しており、デュアルゲート型スイッチ素子と呼ばれる。第2スイッチ素子Q3及びQ4の等価回路を図3に示す。第2スイッチ素子Q3及びQ4は、等価回路上2つのMOSFETQ11及びQ12を、寄生ダイオードD11とD12の向きが逆になるように接続したような構造を有している。構造上、寄生ダイオードD11及びD12は存在しないが、ゲートバイアスに拘わらず、ダイオードと同逆方向特性が得られる。なお、C11及びC12は寄生容量を示す。図4は、図3に示す双方向性の第2スイッチ素子Q2及びQ3の等価回路のうち片方を取り出し、その電圧電流特性を示したものである。ゲート電圧をVgsとして順バイアスを加えると、このスイッチ素子の順方向特性はトランジスタ特性を示し、逆方向特性はゲートバイアスに拘わらず、ダイオード特性を示す。なお、ゲートの順バイアス電圧が高いほど、上記ダイオード特性は図中右側にシフトする傾向を示す。その結果、オン電圧が低下し、あたかも同期整流のごとき効果が得られる。第1スイッチ素子Q1及びQ2と第2スイッチ素子Q3及びQ4には、それぞれ、図5a及びbに示すような駆動信号Vg1,Vg2,Vg3a,Vg3b,Vg4a,Vg4bが入力される。図5aは、第2スイッチ素子Q3及びQ4の第2ゲートにバイアスを与えず、常にLowレベルを維持することで得られるダイオード特性を活用する事例を示す。図4に示すように、ダイオード特性としては、オン電圧Vfが高いものの、ゲートバイアス回路を要しないので、簡単な回路構成が可能である。また、図5bは、第2スイッチ素子Q3及びQ4がダイオードとして機能する期間に、それらの第2ゲートにバイアスを加えて、オン電圧Vfを低減し、あたかも同期整流を行ったのと同様の効果を得る事例を示す。図5bにおいて、駆動信号Vg3a及びVg4aが第1スイッチ素子Q1及びQ2のゲート信号Vg1及びVg2と同期した位相制御信号第1ゲート駆動信号であり、駆動信号Vg3b及びVg4bが同期整流用の駆動信号第2ゲート駆動信号である。駆動信号Vg1及びVg2は、図15に示す従来例と同様に、同じ波形を有しており、デッドオフ時間を挟んで交互に出力される。それによって、第1スイッチ素子Q1とQ2が交互にオン/オフし、トランス5の一次側巻き線Npには交流電流が流れる。基本的に、これらの駆動信号Vg1,Vg2,Vg3a,Vg3b,Vg4a,Vg4bは制御回路6から出力されるものとして説明するが、後述するように、これらの全てが制御回路6から出力されるとは限らない。また、ゲート駆動回路がトランスで絶縁されている場合は、そのトランスの二次側に、整流後のこれらの駆動信号Vg1,Vg2,Vg3a,Vg3b,Vg4a,Vg4bが発生されるように、そのトランスの一次側には所定周波数のパルス信号が入力される。さらに、作図上の都合により、制御回路6と第1スイッチ素子Q1及びQ2と第2スイッチ素子Q3及びQ4のゲートとの結線は省略する。一方、第2スイッチ素子Q3,Q4は、位相制御用の第1ゲート駆動信号Vg3a及びVg4aが入力されている間だけ導通する。その間、第2ゲート駆動信号Vg3b及びVg4bが入力されなければ、第2スイッチ素子Q3,Q4のダイオード特性はオン電圧が高いので損失が大きくなり、構成は簡単ながら、従来例に対して有利とはいえない。従って、第1ゲート駆動信号Vg3a及びVg4aが入力されている間、一時的にでも第2ゲート駆動信号Vg3b及びVg4bを入力すれば、同期整流と同様な効果によってダイオード特性による損失を低減することができる。もしも、第2ゲート駆動信号Vg3b及びVg4bの期間を第1ゲート駆動信号Vg3a及びVg4aの期間と同じにしたとすると、寄生ダイオードD11による損失を最大限に低減することができる。ところが、同期整流を行った場合、ゲートを順バイアスするので、逆方向にも導通して出力が短絡する恐れがあり、第1ゲート駆動信号Vg3a及びVg4aの期間中に、必ず逆方向の電流が流れる期間が存在する。そのため、逆方向の電流が流れると予想される期間では、同期整流動作を停止して、本来のダイオード機能に戻す必要がある。そのため、第2ゲート駆動信号Vg3b及びVg4bの幅を第1ゲート駆動信号Vg3a及びVg4aの幅よりも短く設定する必要がある。第1ゲート駆動信号Vg3a及びVg4aと駆動信号Vg1及びVg2の位相差φを変化させることによって、出力を可変とすることができる。また、第2ゲート信号Vg3b及びVg4bの立上がりを第1ゲート駆動信号Vg3a及びVg4aの立上がりに対してΔt1だけ遅らせると共に、第2ゲート信号Vg3b及びVg4bの立下がりを第1ゲート駆動信号Vg3a及びVg4aの立下がりに対してΔt2だけ早めることにより、同期整流による二次短絡現象を回避することができる。なお、第2ゲート信号Vg3b及びVg4bの立下がりは、駆動信号Vg1及びVg2の立下がりよりも早いことを条件とする。図2は、第2スイッチ素子Q3及びQ4の2つのゲートG1及びG2に駆動信号を入力するためのゲート駆動回路の一構成例を示す。図2に示す構成例では、第2スイッチ素子Q3又はQ4の第1ゲートG1及び第2ゲートG2に対して、それぞれ独立した同じ構成を有する第1ゲート駆動回路21及び第2ゲート駆動回路22がそれぞれ接続されている。この場合、制御回路6は、第1ゲート駆動回路21の入力端子21aに対して上記第1ゲート駆動信号Vg3a又はVg4aを入力し、第2ゲート駆動回路22の入力端子22aに対して上記第2駆動信号Vg3b又はVg4bを入力する。なお、第1ゲート駆動回路21及び第2ゲート駆動回路22は、それぞれトランス21b及び22bで絶縁されているので、実際には、これらのゲート駆動信号Vg3a~Vg4bを発生させるような所定周波数のパルス信号列が入力される。以下の説明において、ゲート駆動信号Vg3a~Vg4bと区別するために、ゲート駆動信号Vg3a~Vg4bを発生させるためのパルス信号列を駆動パルス信号と呼ぶ。次に、第2スイッチ素子Q3,Q4として用いられるスイッチ素子の具体例について説明する。図6及び7は、GaN/AlGaNを用いた横型トランジスタ構造を有する双方向スイッチ素子300の構成を示す。図6は双方向スイッチ素子300の構成を示す平面図であり、図7はA-A断面図である。なお、この双方向スイッチ素子300は、2つの電極D1及びD2間に2つのゲートG1及びG2が設けられているので、デュアルゲート型と呼ばれている。図6及び7に示すように、横型のデュアルゲートトランジスタ構造の双方向スイッチ素子300は、耐圧を維持する箇所を1箇所とした損失の少ない双方向素子を実現する構造である。すなわち、ドレイン電極D1及びD2はそれぞれGaN層に達するように形成され、ゲート電極G1及びG2はそれぞれAlGaN層の上に形成されている。ゲート電極G1,G2に電圧が印加されていない状態では、ゲート電極G1,G2の直下のAlGaN/GaNヘテロ界面に生じる2次元電子ガス層に電子の空白地帯が生じ、電流は流れない。一方、ゲート電極G1,G2に電圧が印加されると、ドレイン電極D1からD2に向かって又はその逆にAlGaN/GaNヘテロ界面に電流が流れる。ゲート電極G1とG2の間は、耐電圧を必要とし、一定の距離を設ける必要があるが、ドレイン電極D1とゲート電極G1の間及びドレイン電極D2とゲート電極G2の間は耐電圧を必要としない。そのため、ドレイン電極D1とゲート電極G1及びドレイン電極D2とゲート電極G2とが、絶縁層Inを介して重複していてもよい。なお、この構成の素子はドレイン電極D1,D2の電圧を基準として制御する必要があり、2つのゲート電極G1,G2にそれぞれ駆動信号を入力する必要があるそのため、デュアルゲートトランジスタ構造と呼ぶ。このGaN/AlGaNを用いた横型トランジスタ構造を有する双方向スイッチ素子300は、MOSFETに比べて導通抵抗が小さく、スイッチ素子の導通時における損失がとても小さいという特徴を有している。図8は、ゲート駆動回路の他の構成例を示す。図8に示す構成例では、図2に示す構成例と同様に、第2スイッチ素子Q3又はQ4の第1ゲートG1及び第2ゲートG2に対して、それぞれ独立した同じ構成を有する第1ゲート駆動回路21及び第2ゲート駆動回路22が接続されている。但し、第2ゲート駆動回路22の入力端子22aは、立上がり/立下がりタイミング回路23を介して、第1ゲート駆動回路21の入力端子21aに接続されている。この場合、制御回路6は、第1ゲート駆動回路21の入力端子21aに対してのみ、上記第1駆動信号Vg3a又はVg4aを発生させるような駆動パルス信号を入力する。それによって、第2スイッチ素子Q3又はQ4の第1ゲートG1には、第1駆動信号Vg3a又はVg4aが入力される。一方、第2ゲート駆動回路22の入力端子22aには、立上がり/立下がりタイミング調整回路23によって遅延された上記駆動パルス信号が入力される。それによって、第2スイッチ素子Q3,Q4の第2ゲートG2には、第1ゲート駆動信号Vg3a又はVg4a対して立上がり/立下がりタイミングが調整された第2ゲート駆動信号Vg3b又はVg4bが入力される。図9は、ゲート駆動回路のさらに他の構成例を示す。図9に示す構成例では、第2スイッチ素子Q3又はQ4の第1ゲートG1及び第2ゲートG2に対して、それぞれ構成の異なる第1ゲート駆動回路21及び第2ゲート駆動回路22’が接続されている。第1ゲート駆動回路21は、上記図2又は図8に示す第1ゲート駆動回路21とほぼ同じ構成である。制御回路6は、第1ゲート駆動回路21の入力端子21aに対してのみ、上記第1駆動信号Vg3a又はVg4aを発生させるような駆動パルス信号を入力する。それによって、第2スイッチ素子Q3,Q4の第1ゲートG1には、第1駆動信号Vg3a又はVg4aが入力される。一方、第2ゲート駆動回路22’は、第1ゲート駆動信号Vg3a又はVg4aの電圧を検出する電圧検出回路24を備え、制御回路6は、ゲート駆動回路22’の入力端子22aに対して所定周波数のパルス信号列である搬送波電力を入力する。電圧検出回路24が、第1ゲート駆動信号Vg3a又はVg4aの電圧が所定の電圧降下を示したことを検出すると、ゲートドライバ22cを導通させる。それによって、トランス22bの二次側に発生した第2ゲート駆動信号Vg3b又はVg4bがゲートG2に入力される。この電圧降下に要する時間が位相差φとΔt1の和に相当し、さらに、上記電圧降下を検出する電圧検出回路24の高精度化によって、実質的にΔt2の設定も可能である。図10は、図9に示すゲート駆動回路の変形例を示す。図10に示す変形例では、第1ゲート駆動回路21のトランス21bと第2ゲート駆動回路22’のトランス22bの一次側が共通化されている。制御回路6は、第1ゲート駆動回路21の入力端子21aに対してのみ、上記第1駆動信号Vg3a又はVg4aを発生させるような駆動パルス信号を入力する。それによって、第2スイッチ素子Q3又はQ4の第1ゲートG1には、第1駆動信号Vg3a又はVg4aが入力される。また、電圧検出回路24が第1ゲート駆動信号Vg3a又はVg4aの電圧が所定の電圧降下を示したことを検出すると、ゲートドライバ22cの出力がハイレベルになる。それによって、第2ゲート駆動回路22’のトランス22bの二次側に発生した第2ゲート駆動信号Vg3b又はVg4bが第2ゲートG2に入力される。この場合、制御回路6は、第2ゲート駆動回路22’に対して所定周波数のパルス信号である搬送波電力を入力する必要がなくなる。図11は、ゲート駆動回路の他の構成例を示す。図11に示す構成例では、第2スイッチ素子Q3又はQ4の端子間にコンデンサ、抵抗及びダイオードで構成されたスナバ回路25が接続されている。第2スイッチ素子Q3,Q4の第1ゲートG1には、上記各構成例と同様の第1ゲート駆動回路21が接続されている。制御回路6は、第1ゲート駆動回路21の入力端子21aに対してのみ、上記第1駆動信号Vg3a又はVg4aを発生させるような駆動パルス信号を入力する。それによって、第2スイッチ素子Q3又はQ4の第1ゲートG1には、第1駆動信号Vg3a又はVg4aが入力される。第2スイッチ素子Q3又はQ4の第2ゲートG2には、スナバ回路25から得られる電力を用いて同期用の駆動信号を発生させる第2ゲート駆動回路22が接続されている。第2ゲート駆動回路22は、第1ゲート駆動信号Vg3a又はVg4aの電圧を検出する電圧検出回路24を備えている。電圧検出回路24が、第1ゲート駆動信号Vg3a又はVg4aの電圧が所定の電圧降下を検出すると、ゲートドライバ22cの出力がハイレベルになり、スナバ回路25から得られた電力を用いて同期用の第2駆動信号が第2ゲートG2に入力される。図12は、ゲート駆動回路の他の構成例を示す。図12に示す構成例では、第2スイッチ素子Q3又はQ4と直列にトランス26の一次巻き線が接続されており、トランス26の二次巻き線が第2スイッチ素子Q3又はQ4の第2ゲートG2に接続されている。また、第2スイッチ素子Q3,Q4の第1ゲートG1には、上記各構成例と同様の第1ゲート駆動回路21が接続されている。制御回路6は、ゲート駆動回路21の入力端子21aに対してのみ、上記第1ゲート駆動信号Vg3a又はVg4aを発生させるような駆動パルス信号を入力する。それによって、第2スイッチ素子Q3又はQ4の第1ゲートG1には、第1駆動信号Vg3a又はVg4aが入力される。この場合、電源装置1の二次側に接続されたトランス26に流れる電流によって、直接同期用の第2ゲート駆動信号が発生され、入力される。図13は、図12に示すゲート駆動回路の変形例を示す。図13に示す変形例では、トランス26と第2スイッチ素子Q3又はQ4の第2ゲートG2の間に、波形成形回路27が接続されている。図12に示す構成例では、第2スイッチ素子Q3又はQ4の第2ゲートG2に入力される第2ゲート駆動信号の波形は略円弧状又は略楕円弧状となるが、図13に示す変形例では、第2ゲート駆動信号の波形を矩形状とすることができる。以上説明したように、本発明によれば、複合共振型ハーフブリッジコンバータを備えた電源装置において、トランスの二次側に設けられる整流ダイオード及びMOSFETの直列回路図16参照を2つのゲートを有する双方向スイッチ素子に置き換えている。そのため、従来のものに比べてトランスの二次側の部品点数を減らすことができると共に、スイッチ素子による損失を低減することができる。また、第1ゲートに入力される第1ゲート駆動信号を、ブリッジ回路を構成するスイッチ素子の駆動信号に対して位相差φを設けて可変駆動すると共に、第2ゲートに入力される第2ゲート駆動信号を、第1ゲートに入力される第1ゲート駆動信号よりも遅いタイミングで立上げ、早いタイミングで立下げている。そのため、安定した同期整流機能が得られる。なお、出力を変える場合でも、コンバータを一定の周波数で駆動させることができるので、複合共振によるソフトスイッチング条件を維持することができる。その結果、損失の少ないスイッチング動作を可能とする複合共振型ハーフブリッジコンバータの特徴を損ねることなく、さらに小型高効率で安価な出力可変型電源装置を実現することができる。なお、本発明に係る複合共振型ハーフブリッジコンバータを備えた電源装置は、上記実施形態の構成に限定されるものではなく、少なくとも、トランスと、直流電源の端子間に接続された2つの第1スイッチ素子の直列回路と、前記第1スイッチ素子の一方の両端部と前記トランスの一次巻き線との間に接続されたLC共振回路と、前記トランスの二次巻き線に接続され、整流作用と位相制御作用を有する双方向性の第2スイッチ素子と、前記第1スイッチ素子及び前記第2スイッチ素子に位相差を有するゲート駆動信号を入力する制御回路を備えていればよい。上記構成において、前記第2スイッチ素子は、前記トランスの二次巻き線に流れる電流に対して順方向及び逆方向の2つのチャンネル及びそれに対応する第1ゲート及び第2ゲートを有し、前記制御回路は、前記順方向のチャンネルに、前記第1スイッチ素子に入力される駆動信号に対して所定の位相差を有する第1ゲート駆動信号を入力して前記位相制御作用を実現し、前記逆方向のチャンネルに第2ゲート駆動信号を入力して同期整流を実現させることが好ましい。また、前記制御回路は、前記第2ゲート駆動信号の立上がりを前記第1ゲート駆動信号の立上がりに対してタイミングを遅らせ、前記第2ゲート駆動信号の立下がりを前記第1ゲート駆動信号の立下がりに対してタイミングを早くすることが好ましい。また、前記第2ゲート駆動信号の立下がりは、前記第1スイッチ素子に入力される駆動信号の立下がりよりも早いことが好ましい。また、前記第2スイッチ素子は2つの前記第1スイッチ素子に対応して2つ設けられており、前記制御回路は、2つの前記第1スイッチ素子に対応して2つの前記第2スイッチ素子を交互に駆動することが好ましい。また、前記第2スイッチ素子は、GaN/AlGaNを用いた横型トランジスタ構造を有するスイッチ素子であることが好ましい。また、前記制御回路は、前記第2スイッチ素子の前記第1ゲート及び前記第2ゲートにそれぞれ接続された独立した第1ゲート駆動回路及び第2ゲート駆動回路を含み、前記制御回路は、前記第1ゲート駆動回路に、前記第1ゲート駆動信号を発生させる第1駆動パルス信号を入力し、前記第2ゲート駆動回路に、前記第1ゲート駆動信号とは波形の異なる前記第2ゲート駆動信号を発生させる第2駆動パルス信号を入力することが好ましい。または、前記制御回路は、前記第2スイッチ素子の前記第1ゲート及び前記第2ゲートにそれぞれ接続された独立した第1ゲート駆動回路及び第2ゲート駆動回路を含み、前記制御回路は、前記第1ゲート駆動回路に、前記第1ゲート駆動信号を発生させる駆動パルス信号を入力すると共に、前記第2ゲート駆動回路に、前記第2ゲート駆動信号を発生させるために、位相調整回路を介して前記駆動パルス信号を入力することが好ましい。または、前記制御回路は、前記第2スイッチ素子の前記第1ゲート及び前記第2ゲートにそれぞれ接続された独立した第1ゲート駆動回路及び第2ゲート駆動回路を含み、前記制御回路は、前記第1ゲート駆動回路に、前記第1ゲート駆動信号を発生させる駆動パルス信号を入力し、前記第2ゲート駆動回路に駆動電力のみを入力し、前記第2ゲート駆動回路は、前記第1ゲート駆動信号の電圧を検出する電圧検出回路を備え、前記第1ゲート駆動信号の電圧が所定の電圧降下を示したときに、前記駆動電力を用いて第2ゲート駆動信号を発生させることが好ましい。または、前記制御回路は、前記第2スイッチ素子の前記第1ゲート及び前記第2ゲートにそれぞれ接続された第1ゲート駆動回路及び第2ゲート駆動回路を含み、前記第2スイッチ素子の前記第1ゲート及び前記第2ゲートには、それぞれ第1ゲート駆動回路及び第2ゲート駆動回路が接続され、前記第1ゲート駆動回路及び前記第2ゲート駆動回路は、それぞれトランスで絶縁され、前記第1ゲート駆動回路のトランスの一次側と前記第2ゲート駆動回路のトランスの一次側が共通化されており、前記制御回路は、前記第1ゲート駆動回路にのみ前記第1ゲート駆動信号を発生させる駆動パルス信号を入力し、前記第2ゲート駆動回路は、前記第1ゲート駆動信号の電圧を検出する電圧検出回路を備え、前記第1ゲート駆動信号の電圧が所定の電圧降下を示したときに、前記トランスの二次側に発生した電力を用いて第2ゲート駆動信号を発生させることが好ましい。または、前記制御回路は、前記第2スイッチ素子の端子間に接続されたスナバ回路と、前記第2スイッチ素子の前記第1ゲート及び前記第2ゲートにそれぞれ接続された第1ゲート駆動回路及び第2ゲート駆動回路を含み、前記制御回路は、前記第1ゲート駆動回路の入力端子に対してのみ前記第1ゲート駆動信号を発生させる駆動パルス信号を入力し、前記第2スイッチ素子の第2ゲートには、前記スナバ回路から得られる電力を用いて前記第2ゲート駆動信号を発生させる第2ゲート駆動回路が接続され、前記第2ゲート駆動回路は、前記第1ゲート駆動信号の電圧を検出する電圧検出回路を備え、前記電圧検出回路が、前記第1ゲート駆動信号の電圧が所定の電圧降下を示したときに、前記スナバ回路から得られた電力を用いて前記第2ゲート駆動信号を発生させることが好ましい。または、前記第2スイッチ素子と直列にトランスの一次巻き線が接続され、前記第2スイッチ素子の第1ゲートには、ゲート駆動回路21が接続され、前記トランスの二次巻き線が前記第2スイッチ素子の第2ゲートに接続され、前記制御回路は、前記ゲート駆動回路にのみ、前記第1ゲート駆動信号を発生させる駆動パルス信号を入力し、前記トランスに流れる電流によって、直接前記第2ゲート駆動信号が発生されることが好ましい。本願は日本国特許出願2010-234517に基づいており、その内容は、上記特許出願の明細書及び図面を参照することによって結果的に本願発明に合体されるべきものである。また、本願発明は、添付した図面を参照した実施の形態により十分に記載されているけれども、さまざまな変更や変形が可能であることは、この分野の通常の知識を有するものにとって明らかであろう。それゆえ、そのような変更及び変形は、本願発明の範囲を逸脱するものではなく、本願発明の範囲に含まれると解釈されるべきである。"