"放射線のイメージングのための装置であって、放射線検出器セルのアレイを有しているイメージングデバイスをそれぞれが含み、組み合わされてイメージングアレイを形成する複数のタイルと、複数の前記タイルをそれぞれ支持している二つまたはそれ以上のモジュールと、前記二つまたはそれ以上のモジュールを支持しているモジュール支持構造とを含むことを特徴とする装置。請求項1に記載の装置において、前記タイルが前記二つかそれ以上のモジュールの各々に対して取外し可能なように取り付けられることを特徴とする装置。請求項1または請求項2に記載の装置において、前記イメージングデバイスが放射線検出器セルの二次元アレイを有することを特徴とする装置。請求項1乃至3の何れかに記載の装置において、前記二つまたはそれ以上のモジュールの各々がボードを備え、前記ボードはその第1の面上に、タイルの装着位置のアレイを含み、各装着位置は前記タイル上の対応しているタイル接点に接触するための装着位置接点の構成を含むことを特徴とする装置。請求項4に記載の装置において、前記ボードが細長いボードであり、二つまたはそれ以上の列のタイルを支持するための二つまたはそれ以上の列の装着位置を含む装置。請求項4または5に記載の装置において、前記ボードが前記第1の面上に、前記タイルで埋められていない回路領域を有し、前記回路領域は前記イメージングデバイスへのアクセス及び前記イメージングデバイスからの出力を制御するための制御回路を含むことを特徴とする装置。請求項6に記載の装置において、前記第1の面とは反対側の、前記ボードの面上に回路をさらに含むことを特徴とする装置。請求項7に記載の装置において、前記装着位置接点を前記回路に対して接続する導電性の経路を有し、前記回路および前記導電性の径路がタイルをクラスタの中に電子的にグループ化するように配置され、前記クラスタの前記タイル上のイメージングデバイスが直列に読み出されることを特徴とする装置。請求項8に記載の装置において、前記クラスタがメガクラスタの中に電子的にグループ化され、前記メガクラスタは、直列に読み出される一つまたはそれ以上の前記クラスタを含むことを特徴とする装置。請求項9に記載の装置において、前記クラスタのどれが前記メガクラスタに対して組み合わされているかを選定するための電子スイッチ回路を含むことを特徴とする装置。請求項10に記載の装置において、前記電子スイッチ回路が前記クラスタの選択的非活動化を提供するように配置されていることを特徴とする装置。請求項1乃至11の何れかに記載の装置において、前記二つまたはそれ以上のモジュールのそれぞれが細長いモジュールであり、前記モジュール支持構造が互いに隣のものと整列されている前記モジュールの一次元配列を支持することを特徴とする装置。請求項12に記載の装置において、前記各モジュールが平らなボードを含み、隣接しているモジュールが第1の方向に、そして反対の方向に交互に配置され、前記第1および反対の方向が前記ボードの面に対して垂直であることを特徴とする装置。請求項1乃至13の何れかに記載の装置において、隣接している前記イメージングデバイスの表面間に配置される絶縁材料のフィルムを含むことを特徴とする装置。請求項1乃至14の何れかに記載の装置において、インターフェース回路を含むインターフェースボードをさらに備え、前記二つまたはそれ以上のモジュールの各々が前記インターフェースボードに対して電気的に接続され、前記インターフェース回路が複数の前記モジュールに対してそれぞれのモジュールからの出力を多重化するための回路を含むことを特徴とする装置。請求項1乃至15の何れかに記載の装置において、イメージングカセットを含み、前記イメージングカセットは、前記イメージングカセットを外部プロセッサに対して接続するための外部コネクタを有することを特徴とする装置。請求項1乃至16の何れかに記載の装置および制御用エレクトロニクスおよび/または前記カセットから出力される信号を処理するためのイメージプロセッサを備えるイメージングシステム。したがって、支持平面上での多数の個々のタイルの正確な相対的な位置決めを容易化することなど、大面積のイメージングに関して解決されなければならない問題が残っている。また、そのタイルから読み出すことができるように、そのタイルの外部の電子部品に対して接続する装置を単純化するためのベースを提供する構造が必要である。本発明は、個々のタイルを相互に、そしてマスタの支持平面に対して正確に装着しやすくするための方法を探索する。本発明の特定の、そして好適な態様が、添付の独立の、および従属請求項の中で詳しく説明されている。従属請求項からの特徴を任意の適切な方法で、そしてその特許請求項の中で列挙されている特定の組合せにおいてだけでなく、独立請求項の特徴と組み合わせることができる。本発明の一つの態様によれば、放射線のイメージングのための装置が提供される。該装置は、放射線検出器セルのアレイを有しているイメージングデバイスを個々に含んでいる複数のタイルと、前記複数のタイルを支持している複数のモジュールと、前記モジュールを支持しているモジュール支持構造とを含んでいる。したがって、本発明によれば、イメージングアレイを形成するための複数のイメージングデバイスを装着するためのイメージングモジュールを提供することができ、そのイメージングモジュールは、マスタ支持構造の上に装着可能なように構成され、そして少なくとも一つのイメージングデバイスのタイルを所定の位置に支持するように構成されている。特定の応用に対して必要に応じて共通のモジュール支持構造上に一つまたは複数のモジュールを装着することができる。これによって複数のタイルのモジュール形式の装置が可能となり、タイルを互いに関して容易に配置することができ、それによってモジュールを互いに関連させてアセンブリし、大面積のイメージング装置を提供することができる。また、本発明によるイメージング装置は、本発明の好適な開発に関して以下に説明されるように、イメージングデバイスの外部の回路部品に対する接続および構成配置を単純化するためのベースも提供する。一つの好適な実施形態においては、たとえば、イメージングカセットを形成するために、タイルが一つのモジュール上に装着され、そして次にそのモジュールが支持構造の上に装着される。そのモジュールは一つまたはそれ以上の列の中に複数のタイルの装着位置を提供し、それによってタイルをモジュールに関して、そして互いに関して正確に装着することができ、その後、マスタの支持構造の上に装着することができる。好適には、タイルは必要な時に、故障しているタイルの交換、および/または分解能の異なるタイルの交換および/または異なるイメージング応用のための仕様のタイルの交換を容易化するために、取外し可能な方法でモジュール上に装着される。また、好適には、モジュールは取外し可能な方法で支持構造の上に装着され、必要な時に一つのモジュールをそっくり交換すること、および/または分解能が異なっているタイルを搭載しているモジュールおよび/または異なるイメージング応用のための仕様のモジュールの交換を容易化することができる。一つの実施形態においては、イメージングデバイスは二次元アレイの放射線検出器セルを有し、そしてモジュールは二次元アレイのタイルを支持する。一つの好適な実施形態においては、モジュールは1枚のボードを含み、そのボードの第1の面上に、タイルの装着位置のアレイを含み、各装着位置はタイル上のタイルの接点に対応している接触のための装着位置接点の装置を含んでいる。そのボードは細長く、そして二つまたはそれ以上の段のタイルを支持するための二つまたはそれ以上の装着位置を含む。そのボードは第1の面上に、タイルで埋められていない回路領域を備えている。好適には、その回路領域はボードの一端に隣接していて、イメージングのアレイのために利用できるサイズを最大にする。回路領域はそのイメージングデバイスに対するアクセスおよび信号の出力を制御するための制御回路を含むことができる。他の方法としては、またはさらに、回路はボードの第1の面と反対側の面上に設けることができる。したがって、モジュールは1枚のボード、たとえば、多層プリント基板を含むことができ、それは装着位置を伴う第1の領域およびタイルの外部の回路のための第2の領域を備えており、外部回路としては、たとえば、電源回路、モジュールコントローラ回路および外部インターフェース回路がある。そのボードは、装着位置の接点を回路に接続するための導電性トラックを含む多層プリント基板であることが好ましい。モジュールのあらかじめ定義された領域の中に回路を提供することによって、装置のモジュール性が向上し、特定の応用および技術に対して詳細設計を仕立て上げることができる。個々のタイルと外部コンピュータとの間の通信の性能を向上させるための好適な装置においては、モジュールの内部のタイルがクラスタに電気的にグループ化されている。クラスタの内部のタイルは直列に読み出されることが好ましく、そして一つまたはそれ以上のクラスタが直列に読み出され、実効的により大きなクラスタメガクラスタと呼ばれるを形成する。一つの好適な実施形態においては、メガクラスタが並列に読み出される。有利なこととして、いくつかのクラスタを選択的に非活動化することができ、したがって、読出しの速度を増加させ、イメージに必要な面積を少なくすることが望ましい場合に、メガクラスタに含まれるタイルの数をより少なくすることができる。一つの実施形態においては、モジュール当たり一つの出力を提供するようにするために、一つのモジュールのメガクラスタの出力がそのモジュール上で多重化される。他の方法としては、またはさらに、ディジタル化されるべき信号の総数をさらに減らすために、異なるモジュールからの出力を多重化することができる。一つの実施形態においては、イメージングデバイスのタイルがイメージングデバイスおよびマウントを含み、そのイメージングデバイスのイメージ検出面がそのマウントの装着の面に関して傾けられており、その装着面はそのモジュール上のタイルの装着位置における対応している装着位置の接点と相互接続可能なタイルの電気的接点を含んでいる。その支持構造上のモジュールの装着は、イメージ検出器の面と、その装置が装着されているイメージングカセットの面との間の角度に対して少なくとも部分的に補正するために、そのモジュールが傾斜されるように配置されている。イメージングデバイスの好適な一つの形式は、放射線に感じる一つまたはそれ以上の検出層と、一つまたはそれ以上の読出し層とを含み、検出層および読出し層は、読出し層にほぼ平行になっているイメージ検出面または検出器層の面と結合されている。検出器層は少なくとも二つのエッジにおいて読出し層を超えており、さらにもう一つのエッジが読出し層とマウントとの間の配線の接続を提供することが好ましい。エッジをイメージングデバイスとマウントとの間に設け、イメージングデバイスのイメージ検出面とマウントの装着面との間の角度を維持することができる。本発明の一つの好適な実施形態は、細長い形モジュールを含み、そしてその支持構造は、互いに隣と整列されている一次元のモジュールのアレイを支持する。隣接しているモジュールのイメージングデバイスを互いに機械的に連結されている状態にすることができる。他の方法としては、隣接しているモジュールが第1の方向において交互に配置され、反対の方向においてはそのモジュールの面に対してほぼ垂直になっている。また、装置はインターフェース回路を含んでいるインターフェースボードを含み、そのモジュールをインターフェースボードに対して電気的に接続することができる。インターフェース回路は、それぞれのモジュールからの出力を多重化するための回路を含む。また、本発明は上で定義されたような装置を含んでいるイメージングカセットをも提供する。そのイメージングカセットはイメージングカセットを外部プロセッサに対して接続するための外部コネクタを含むことができる。その支持構造をカセットのハウジングと一体化するか、あるいはそのカセットのハウジングの内部に含めることができる。そのカセットがX線のイメージングのための従来のフィルムカセットを置き換える場合、そのカセットはX線透過面を有しているハウジングを含む。本発明の一つの実施形態は合計のイメージング面積が、たとえば、約100×200mmで、厚さが2.5cm以下であるイメージングカセットを提供することができる。そのカセットはポータブルで軽量化することができる。また、欠陥のあるタイルを容易に交換することができる。35μmのピクセルサイズとして、100×200mmのイメージングカセットは約1600万個のピクセルを含むことができる。10または12ビットの分解能でのピクセルのディジタル化をピクセル当たり16ビットのコンピュータメモリによって提供することができる。カセットからコンピュータへの高速のデータ転送を、たとえば、5秒以下のデータ転送時間で実現することができる。本発明は、上記のような装置および制御用エレクトロニクスおよび/またはカセットからの出力信号を処理するためのイメージプロセッサを含んでいるイメージシステムを提供する。カセットの出力は信号を多重化した後、たとえば、外部コンピュータにおいてディジタル化することができる。他の方法としては、それを、たとえば、インターフェースボードまたはモジュールの中のインターフェース回路の一部とすることができる。アナログおよび/またはビデオのディジタル化を使うことができる。本発明のもう一つの態様によれば、上記のような装置について使うためのモジュールが提供され、そのモジュールによってタイルのアレイを装着することができ、各タイルは、放射線検出器セルのアレイを有していて、その装着面上に複数のタイル接点を有しているイメージングデバイスを含んでいるようにすることができる。そのモジュールは、第1の面上にタイルの装着位置のアレイを備え、各装着位置はタイル上のタイル接点に対応している接触のための装着位置接点の装置および、そのタイル装着位置においてそのタイルの取外し可能な装着を可能にする手段を含んでいるボードと、タイル装着位置に装着された時に、それぞれのタイルに対するアクセスおよびタイルからの出力を制御するための回路と、装着位置の接点から回路への電気的接続と、複数のそのようなモジュールに対する支持構造上にモジュールを装着するための手段とを含む。本発明のさらにもう一つの態様によれば、放射線のイメージンングのためのイメージングアレイを形成する方法が提供され、放射線検出器セルのアレイを備えているイメージングデバイスをそれぞれ含んでいる複数のタイルをイメージングモジュール上に装着するステップと、タイルのアレイを支持するモジュールをイメージングサポート上に、複数のモジュールを装着するステップとを含んでいる。本発明のさらにもう一つの態様によれば、イメージングデバイスのタイルを製造する方法が提供される。その方法は、一つのモールドの内部に所定の角度でタイルマウント上にイメージングデバイスを支持するステップと、イメージングデバイスとタイルマウントとの間の体積を充填材料で埋めるステップと、そのモールドからそのイメージングデバイスのタイルを取り除くステップとを含んでいる。本発明の実施形態が以下に例だけを示す方法によって、添付図面を参照して記述される。図1は、放射線14を受ける物体12の放射線イメージングのための本出願人の[特許文献1]の中で記述されているイメージングシステムの一例10の概略図である。たとえば、放射線はX線であってよく、そして物体12は、たとえば、人体の一部であってよい。イメージングデバイスは少なくとも一つのアクティブピクセル半導体イメージングデバイスASID16を含んでいるイメージングアレイ15を含む。図1には一つのASID16だけが示されているが、イメージングアレイは普通は複数のイメージングデバイス16を含む。各イメージングデバイス16は複数のイメージ、あるいはピクセルセル18を提供する。各イメージングデバイスはX線、γ線またはβ線またはα線などの高エネルギーの入射放射線を直接検出し、対応しているイメージ検出セル上の、あるいはそれに隣接しているランダムにアクセス可能なアクティブな、動的イメージセル回路の手段によって、各ピクセルセルにおいてそのイメージセルに入射する放射線を表す値を蓄積する。イメージングデバイス16は、各イメージ、あるいはピクセルセルがイメージング検出器セル19と、アクティブなイメージセル回路20とを含んでいる単独の半導体基板たとえば、シリコンとして構成することができ、あるいは代わりに二つの基板、すなわち、一つはイメージ検出器セル19のアレイ付きで、そしてもう一つはアクティブイメージセル回路20のアレイ付きで、その基板が互いに、たとえば、マイクロバンプバンプボンドによって機械的に連結されている基板として構成することができる。図2は、基板の連結を示している2基板イメージングデバイスの概略部分断面図である。イメージ検出器基板44の個々の検出器セル19は、マイクロバンプ46の手段によって読出し基板42の対応しているセル回路20に対して連結されている。セル回路20はFETのシンボルの手段によって、基板42の中に図式的に示されている。検出器基板44は入射放射線にさらされている基板44のサイドにある連続的な電極50を備えている。したがって、図2において入射放射線は上向きの方向に到着すると仮定される。検出器基板44の後面には、複数の検出器セル電極54が設けられている。それは検出器基板44の内部の個々のイメージ検出器セル19を実効的に形成する検出器セル電極54のアレイである。バイアス電圧が連続電極50に印加され、イメージセル検出ゾーン52が連続電極50とそれぞれの検出器セル電極54との間に形成されている。各検出器セル電極は、それぞれのマイクロバンプ46によってそれぞれのセル回路20に対して電気的および機械的に結合されている。図2の中の表現は、ごく概略的であり、正確な縮尺図ではないことを理解されたい。フォトンが検出器セル19において光吸収され、電荷を生成する時、あるいは荷電された放射線が検出器セル19における検出器基板44の検出ゾーン52をイオン化する時、電気パルスがそのイメージセル18に対する検出器基板検出ゾーン52からセル回路20へ流れる。次に、その電気パルスに関連付けられた値が電荷の値として直接に、あるいは後続の到来する放射線から生成される新しい電荷が絶えず加算されるように等価な電圧または電流の値としてのいずれかでアクティブな回路要素の中に蓄積される。可能な蓄積デバイスの例としては、集積されたキャパシタまたは集積されたトランジスタのゲートなどがある。セル回路20における電荷の蓄積プロセスは、実質的にランダムアクセスの方法で、各セル回路20をアドレスすることによって情報を読み出すプロセスを開始するために制御電極24から制御信号が発行されるまで継続する。蓄積された電荷の値の読出し時に、電荷が絶えず蓄積される。セル回路20は読出しの後、選択的にリセットすることができ、電荷の蓄積回路要素を放電することができ、そして実際的にデッドタイムなしで非常に短い時間の間、その時だけイメージセルが非活動化される。したがって、その検出器セル19の検出器ゾーン上に、たとえば、フォトンまたは放射線の荷電粒子が入射する時、検出器セルの中で生成された電荷を蓄積するために各イメージセル18に対してセル回路20が設けられている。アクティブなセル回路20および検出器セル19のサイズは、数十ミクロンたとえば、10~50μmのオーダとすることができる。セル回路の一例の概略図が図3を参照して説明される。この例のセル回路はカスケード接続された増幅器として配置されている電界効果型トランジスタFETを使用する。FETM11A70、および特にそのゲートが電荷蓄積回路を形成する。FETM11B72は読出し回路を形成する。FETM11C77はリセット回路を形成する。VBIAS60は、イメージセルの検出器セル19を形成しているデプレッションゾーンに加わるバイアス電圧入力である。検出器セル19はダイオードのシンボルD11によって表わされている。セル回路そのものの中で、SIGOUT62はアナログ信号出力であり、VANA64はアナログ電源の入力である。RES‐R‐166は、リセット入力であり、ENA‐R‐168はセル回路に対するイネーブル入力である。入射放射線に応答して検出器セル19の中で発生された電荷は、RES‐R‐166およびENA‐R‐168の入力が両方ともローである時、トランジスタM11A70のゲートの中に自動的に蓄積される。イメージセルを読み出すために、ENA‐R‐168がハイ状態にされ、それによってトランジスタM11A70から、トランジスタM11B72を通ってSIGOUT62へ電流が流れる。セル回路はRES‐R‐166をハイにすることによってリセットされ、その時、RES‐R‐166が僅かに数マイクロ秒μsの間ハイになっていた後、蓄積された電荷がすべてトランジスタM11A70のゲートから取り除かれている。RES‐R‐166がローレベルへ変わった直後に、電荷がトランジスタM11A70のゲートにおいて蓄積を開始することができる。リセットパルスがリセット入力RES‐R‐166へ供給されなかった場合、イネーブル入力ENA‐R‐168がハイになる時に読出し動作は、その電荷を破壊せず、蓄積された電荷に直接比例している電流を単に生じる。これによってリセットすることなしに複数回の読出しが可能である。図3に示されている例において、電荷蓄積機能は電荷蓄積トランジスタM11A70のゲートのキャパシタンスが、図3の検出器セル19、電荷蓄積回路70、読出し回路M11A72およびリセット回路77の実質的なたとえば、90以上の入力ノードキャパシタンス合計キャパシタンスを形成するように配置し、すべての他の回路および検出器のコンポーネントの寄生の、あるいは不要なキャパシタンスを最小化することによって、電荷蓄積能力を最大にすることができる。たとえば、35μm×35μmのセル回路の場合、M11A70のキャパシタンスは、2pFで、FETのゲート電圧のダイナミックレンジを最小2Vとすることができる。これは蓄積キャパシティの中での約25,000,000個の電子に対応する。図1に戻って、制御電極24は二方向の矢印22によって図式的に表わされている半導体基板上のセル回路18に接続されている、処理および制御の回路を含む。制御回路24によって、個々のイメージセル18におけるセル回路20の中に蓄積された電荷を読み出すために、アドレスされるたとえば、走査される個々のイメージセル18に関連付けられたセル回路20をイネーブルすることができる。電荷の読出しはディジタル化のためのアナログ-ディジタル変換器ADCおよび、バイナリ信号を処理するためのデータリダクションプロセッサDRPに対して供給される。制御回路24は矢印26によって図式的に表わされている径路を経由してイメージプロセッサ28に対してさらにインターフェースされる。イメージプロセッサ28はデータ記憶回路を含み、関連のイメージセル18の位置に沿って各イメージセルから読み出された電荷のディジタル値を記憶する。各イメージセル18に対して、そのイメージセルから読み出された電荷の値が、そのイメージセルに対して既に貯えられていた電荷の値に対して加算され、電荷の値が蓄積されるようにする。結果として、各イメージを、たとえば、データベースの中に格納することができるピクセル値の二次元アレイの表現として格納することができる。イメージプロセッサ28は与えられたイメージすべてのアレイまたはそのイメージの一部分そのイメージアレイの部分サンプルを選択するために、データベースの中の貯えられたイメージデータにアクセスすることができる。イメージプロセッサ28は、その選択されたイメージ位置に対する貯えられた値を読み出し、そして矢印30によって図式的に表わされている径路を経由してデータ表現をディスプレイ32上に表示させる。そのデータは表示以外の形式で、あるいは表示の他にプリントすることができ、そしてそれ以降の処理操作に対して提供することができる。たとえば、背景およびノイズを一定値として各ピクセルの電荷の値から差し引くことができる。このペデスタルおよび/または背景の減算は、イメージの採取の前に、空のイメージが取得される場合に可能である。各ピクセルに対して、背景の値が得られ、そして差し引かれるようにすることができる。矢印34によって図式的に表わされている径路によって接続されていて、二重矢印38によって図式的に表わされているディスプレイ32と対話することができるユーザ入力装置36を使って、イメージングシステムの動作を制御することができる。ユーザ入力装置36は、たとえば、キーボード、マウスなどを含むことができる。本出願人の同時係属出願の[特許文献5]において、個々の検出器を非破壊的に交換するためのオプションを同時に保存しながら、連続的なカバレージを提供するための方法が記述されている。詳しく言えば、この方法は本出願人の[特許文献1]の中で記述されているASICCMOS結晶シリコン読出しチップ42に対してバンプボンドされている半導体基板44を含んでいる、ハイブリッドのイメージングデバイスに対して適用される。添付図面の図4は、[特許文献5]の図3Bに対応している。ここで、図1~図3を参照して上で説明されたバンプボンドされた検出器読出し構造44/42を含んでいるイメージングデバイス16が、プリント基板PCBのマウント81上に装着され、タイル90と呼ばれるイメージングデバイスを形成する。検出器読出し構造44/42はくさび80または等価な構造の手段によってPCB81に関して傾けられている。この方法で、タイルたとえば、90.1のアクティブ領域94が後続のタイルすなわち、隣接しているタイル90.2の非活動領域92をカバーする。各タイルの領域92はPCB81と読出し基板42との間の配線の接続83のために確保されている。マスタサポート82と、PCB81との間の電気的接触は、導電性のバンプ、あるいはボール84および導電性のリングまたはパッド85の接続による手段によって実現される。リング85は絶縁層86の中の孔の手段によって所望の位置に置かれる。リング85の下に導電性の接点がある。タイル90はタイルマウントPCB81から突き出ているねじ88およびナット87の手段によって、マスタサポート82上に装着されている。他の方法としては、他の取外し可能な締結手段、たとえば、ゼロ挿入力コネクタ、クリップ、真空などの手段を使ってタイルをサポート上に取外し可能なように固定することができる。図4の平面に対して直角の方向に沿ってのイメージの連続性は検出器がこの方向に沿っての二つのエッジまでアクティブであることを必要とする。本出願人の同時係属出願の[特許文献6]号は、これに対する解決策を提供し、それによって検出器基板44がサイドまたは領域92を除いて三つのサイドのすべての上にある読出し基板42の上に延びている。図5は本発明の一つの実施形態のイメージングモジュールの一例の概略側面図a、平面図bおよび機能図cを含む。本発明の一つの実施形態はカセットの中のタイルの装着の問題を減らしながら、図1~図4を参照して上で説明されたような、イメージングタイルのアレイを含むイメージングの応用のためのイメージングカセットに適しているモジュールを提供しようとしている。したがって、本発明の一つの実施形態はモジュール構造を提供し、それによってカセットが複数のイメージングタイルを支持する一つまたはそれ以上のモジュールを含むことができる。本発明の一つの好適な実施形態においては、一つまたはそれ以上の列のタイルがモジュール上に提供されているラダーに似ている。実際に、そのモジュールはラダーとしても知られている。したがって、本発明の一つの好適な実施形態においては、従来のX線フィルムカセットに対する置換えとして構成することができるイメージングカセットは、一つまたはそれ以上のモジュールの集合を含み、各モジュールは、その上に装着されている一つまたはそれ以上のイメージングタイルの集合を含んでいる。一つの好適な実施形態においては、そのタイルは取外し可能な締結の手段、たとえば、ねじとナットによって非破壊的に取外し可能な方法でモジュール上に装着され、そしてそのモジュールは非破壊的に取外し可能な方法、たとえば、ねじおよびナットによってカセットの中に装着されている。これによって使用中のタイルおよびモジュールの交換が容易化され、たとえば、タイルまたはモジュールが故障している場合、および/または異なるカセット間でタイルまたはモジュールを移動させる時、および/またはカセット内のタイルおよび/またはモジュールのイメージング特性を変更する場合に、使用中のタイルおよびモジュールの交換が容易化される。図5aおよび図5bは、この好適な実施形態の一例の実装を示している。このラダーモジュールの例100は、多層プリント基板102の上に装着されている24個のイメージングタイル90を含む。タイル90は図5aに示されているように、モジュールボード102の上面に2段および12列の二次元のモザイクに配置されている。モジュール100の領域104は、特定の応用のために必要な、アナログの電子回路、マルチプレクサ、前置増幅器、アナログ-ディジタル変換器などの電子部品106のためにモジュールボード102の上で確保されている。モジュールボード102の先端108にある、たとえば、アパーチャすなわち、開口部110は、カセットのサポート図5には示されていない上にモジュール100を装着するためのねじまたは他の締結手段図5には示されていないを受け付けるために設けられている。ケーブルコネクタ109、エッジコネクタ、リボンケーブルなどの別の電気的接続装置を提供することもできる。他の方法としては、ボードを機械的に取り除くことができるようにモジュールボード102を配置し、そして電気的接続を提供するために役立つ、たとえば、ゼロ挿入力コネクタ、他のピンおよび/またはソケットコネクタ装置などの電気的コネクタ装置と組み合わせて提供することができる。絶縁材料112の層がタイル90をモジュールボード102から分離している。絶縁層112は1mmより厚くないことが好ましい。タイル90の上のバンプ形状の接点84図6参照を、モジュールボード102の上または中の接点および導電性の径路に対して電気的に電力および電子的に信号接続することができる、弾力性のある導電性要素であることが好ましい導電性のゴムのパッドまたはリング86図6参照または他の導電性の要素を配置するために、たとえば彫刻によって、孔85図6が設けられている。導電性のゴムのパッド86が使われる場合、そのゴムの厚さは0.5mmより薄いことが好ましい。スイッチ、キャパシタ、コイルなどのアナログの電子回路部品113は、図5aに示されているように、モジュールボードの下側に配置されることが好ましい。これらの部品は、たとえば、タイルの電子部品の直流電圧に附随するノイズを減らすか、あるいは消去するのに役立つ。この実施形態の中でモジュール100上のタイル90の二つの段を選定したのは、それが各タイル90に対して少なくとも一つのフリーエッジを提供し、したがって、交換が容易になり、そして同時に、電子部品106を装着するための領域104において十分なスペースを提供するので好ましいからである。しかし、他の実施形態においては、2個以外のタイル90の段が使えることに留意されたい。この実施形態においては、タイル90はクラスタ114の中に電気的および電子的にまとめられて配置され、各クラスタの内部の個々のタイルが直列にのみ読み出されるようになっている。個々のクラスタ114を一緒にまとめていわゆるメガクラスタ116を形成し、一つのメガクラスタの中のすべてのタイルが実効的にシリアルに読み出されるようにすることができる。その時、別々のメガクラスタは並列に読み出される。タイルの場所の接点から電子回路までの導電性の径路は、多層回路ボード102の中の層の上の導電性の径路によって形成される。層間の接続は従来の多層回路ボード技術に従って、メッキされたスルーホールによって与えられる。敏感な信号を回路ボードの内部の別の層に割り当て、遮蔽層によってシールドすることができる。図5cの実装例において、各クラスタ114は三つのタイルを含み、合計でそのようなクラスタが8個ある。詳しく言えば、タイル171、172、173がクラスタ201の中でカスケードになっており、タイル174、175、176はクラスタ202の中でカスケードになっており、タイル177、178、179はクラスタ203の中でカスケードになっており、タイル180、181、182はクラスタ204の中でカスケードになっており、タイル183、184、185はクラスタ205の中でカスケードになっており、タイル186、187、188はクラスタ206の中でカスケードになっており、タイル189、190、191はクラスタ207の中でカスケードになっており、そしてタイル192、193、194はクラスタ208の中でカスケードになっている。クラスタ201~208は、対になって各6個のタイルの4つのメガクラスタ116を形成し、一つのメガクラスタの内部の6個のタイルが直列に読み出され、そして4つのメガクラスタが並列に読み出される。詳しく言えば、クラスタ201、202が一つのメガクラスタ210を形成し、クラスタ203、204がもう一つのメガクラスタ212を形成し、クラスタ205、206がもう一つのメガクラスタ214を形成し、そしてクラスタ207、208がもう一つのメガクラスタ216を形成する。もう一つの実装例においては、クラスタ201、204、205および208が非活動化され、そしてクラスタ202、203、206および207だけがアクティブである。したがって、イメージング領域を削減して三つのタイルだけを直列に効果的に読み出すことによって読出しの速度を上げることができる。イメージング領域を大きくするか、小さくするかの選定は、電子回路106の中のスイッチの手段によって電子的に実行され、イメージングタイル90のどれかを取り外す必要はない。図5のモジュール100の特定の実装においては、タイル90が約18.13×9.85mmのイメージング領域を提供する。エッジのピクセルのいくつかを除いて、ピクセルのピッチは35μmである。256段および512列のピクセルがあり、したがって、合計でタイル当たり131,072個のピクセルがある。検出器基板は、タイルの側面に近い領域92の場合を除いて、検出器基板が読出し基板チップのエッジを超えて延びている図4および図6参照。したがって、図5bに示されているようにモジュール100の上側および下側のエッジに沿って検出器の層を物理的および機械的に接触させることができる。言い換えれば、モジュールがカセットの中で並べて配列されている時図7参照、モジュール100上の隣接しているタイルおよびカセットの隣接しているタイルの検出器基板のエッジ120を物理的機械的に接触させることができる図8a参照。エッジ92以外のエッジ上の読出し基板42を超えて検出器基板44が延びる広がりの大きさは、その検出器エッジがそれ自身定義される精度によって決定される。したがって、検出器基板のエッジは高精度たとえば、200μmの精度で形成されることが好ましい。この場合、検出器基板は少なくともこの量だけ読出し基板を超えて延びる。精度が100μmであって、検出器基板が読出し基板のエッジを少なくともこの量だけ超えて延びることがさらに好ましい。また、精度が50μmであって、検出器基板が少なくともこの量だけ半導体基板のエッジを超えて延びることがさらに好ましい。また、精度が10μmであって、検出器基板が少なくともこの量だけ半導体基板のエッジを超えて延びるのがさらに好ましい。この目的のために検出器の研磨を採用することができる。ここで、半導体基板のエッジに対する参照は、領域92に隣接している少なくとも二つのエッジに関連し、そしておそらくは領域92に対するイメージングデバイス16の反対側の端にあるエッジに関連することを理解されたい。もう一つの実施形態においては、薄い絶縁膜、たとえば、マイラーフィルムが直接接触して隣接している検出器面間に配置されているすなわち、図5bの120。この膜の厚さは10μmより薄いことが好ましい。膜の厚さは5μmより薄いことがさらに好ましい。膜の厚さは1μmより薄いことがさらに好ましい。代わりの実施形態においては、モジュール100を交互に上向きおよび下向きの構成で配置することができ図8b参照、一つのモジュールがモジュール平面に直角の方向に沿って直ぐ隣の各モジュールに相対的に、検出器の厚さより僅かに大きい量だけオフセットされている。この方法においては、検出器基板44は互いに物理的に接触している必要はないが、それらは互いに僅かに下または上になっている必要がある。検出器基板44のオーバラップはあまり大きい必要はなく、普通は300μm以下のオーバラップである。検出器基板の厚さは普通は約1mmになり得るので、カセットのために必要な追加の厚さは重要ではない。内部のタイルのアラインメントが、図6を参照して説明される。検出器基板44および読出し基板42は、図2を参照して説明されたようにマイクロバンプによって一緒にボンドされている。次に、結果のイメージングデバイス16がPCBの中の孔の中に配置されたねじ88によってタイルマウントPCB81上に正確に装着され、そのねじの端が下向きに突き出ている。その装着はジグおよび/またはモールドの手段によって実現される。50μmの機械的精度で機械加工された二片のアルミニウムモールドが使われることが好ましい。そのモールドは閉じられていて、イメージングデバイス16とタイルマウント81との間の体積がエポキシ樹脂で埋められている。モールドの領域は検出器のCMOSの上面およびPCBの底面をエポキシのリークから保護するためにシリコンゴムで覆われている。イメージングデバイス16とタイルマウント81の面によって定められている角度、言い換えれば、くさび80の挿入の角度はパララックス誤差を最小にするためにできるだけ小さい必要がある。それにもかかわらず、この角度が小さ過ぎた場合、領域94の中の読出し基板42は、それ以降のタイルの領域92に近くなり過ぎ、電気的な不安定性を引き起こす。この実装例においては、挿入の角度は5度である。ジグおよびモールドを使うことによって、この角度を高精度で決定することができる。この精度は1度より良好であることが好ましい。また、この精度は0.5度より良好であることがさらに好ましい。また、この精度は0.1度より良好であることがさらに好ましい。しかし、タイル間の角度の差はイメージングデバイスのソフトウェア校正において補正することができる。イメージングデバイス16とタイルマウント81との間の、図5aおよび図6の紙面に直角な方向に沿ってのアラインメントは、ジグおよびモールドを使うことによって保証される。タイルマウントは図5aおよび図6の紙面に直角な方向において検出器によって完全にカバーされている必要がある。言い換えれば、検出器のエッジ120は下にあるタイルマウントのエッジを超えて延びている。この方向において、すなわち、図5bのエッジ120に対して直角の方向において、タイルマウントのPCBは検出器基板44より約150μmだけ狭い。したがって、エッジのピクセルに関する検出器のエッジの正確な位置が重要である。また、図6は、ねじ88とナット87の手段によるモジュール支持構造102の上のタイルPCB81の装着および、タイルPCB上のバンプ形状の接点84およびモジュール支持構造102の上の絶縁層112の中の孔85にある導電性の円形パッド86の手段による電気的および電子的接続も示している。上記のように、本発明のこの好適な実施形態においては、モジュール基板102は信号および電力をタイルに対して回送することができる多層PCBである。たとえば、層の数を6つまたはそれ以上にすることができる。PCBのレイアウト設計はモジュールのPCBの各種の点におけるノイズフィルタのキャパシタの配置を提供する。ノイズに敏感な信号を保護するためにグランドプレーンも設けられている。ノイズに敏感な各信号にはそれ専用の層があることが好ましい。本発明のこの好適な実施形態においては、モジュールは支持構造の上に装着され、大型の頑丈なアセンブリ、またはカセット330を形成し、図7に示されているような大きなアクティブなイメージ領域16を形成する。カセット構造の例が図8a、図8b、図9および図10に示されている。モジュールは平行に置かれ、そして機械的に接触している状態に置かれることが好ましい。本発明のこの実施形態の実装例が図7および図8aに示されている。この例においては、6個のモジュール301、302、303、304、305、306が平行に置かれ、それぞれの長いエッジに沿って機械的に接触しており、概略面積が217.6×115.6mmの大きなイメージング面15を形成する。一つの代わりの実施形態においては、モジュール100を図8bに示されているように交互に上方向および下方向の構成に配置し、一つのモジュールがモジュールの面に対して直角の方向に沿って直ぐ隣の各モジュールに対して検出器の厚さより僅かに大きい量だけオフセットされている。この方法で、検出器基板44は互いに物理的に接触している必要はなく、互いに下または上にある。図9は、カセットの詳細断面図である。これはモジュールボードの中のアパーチャ108を通過しているねじ107の手段によってカセット330の内部のモジュール支持構造320上に装着されている一つのモジュールボード102を示している。ねじはモジュールボードの一端または両端に設けることができる。ねじがボードの一端に設けられている場合、そのボードの他端に対してモジュール支持構造320の上に噛み合わせ構造を設けることができる。モジュール支持構造はねじを入れるためのねじ切りをあらかじめしておくこと、あるいは別のナットの手段によって固定することができる。スペースまたは他の機構を設けてモジュールとモジュール支持構造の相対位置を調整することができ、たとえば、下記のように正しいパララックス誤差に対してモジュールを傾けることができる。たとえば、調整可能な機械的サポートを設けて機械的な位置を調整すること、そして検出器の角度を5度から2.5度まで補正すること、そしてカセットの中のすべてのモジュールをモジュールアレイの一端において、あるいは両端において同時に調整することができる。モジュールの中のアパーチャ108はモジュールの調整を容易化するため、そしてモジュールの設置および除去を容易化するために、図7に示されているように細長い形になっている。したがって、たとえば、モジュールアレイの真ん中にある一つのモジュールを設置するために、その周囲のモジュールの固定用ねじを緩めて、その新しいモジュールの位置から取り去り、新しいモジュールを装着して、そのねじを締めることができる。その後、周囲のモジュールを新しく設置されたモジュールの方向へ戻して、そのねじを締めることができる。同様に、中央にあるモジュールを取り除くには、その回りのモジュールを装着するためのねじを緩め、除去されるべきモジュールから取り去ることができる。この実施形態はモジュールの機械的な装着を提供するためにねじを使うように記述されているが、クリップ、差し込みピンのフィッティングなどの、代わりの機械的構造も使えることは理解される。さらに代わりの方法として、ゼロ挿入力コネクタ、プラグおよびソケットなどの電気的および機械的な構造を組み合わせたものを使うこともできる。本発明のこの好適な実施形態においては、別の電気的接続が、モジュールボード102の上に設けられているケーブルコネクタ109に接続するリボンケーブル111の手段によって実現される。リボンケーブルコネクタによって、モジュール100をインターフェースボード309に対して電気的に接続することができる。本発明のこの好適な実施形態においては、電源、モジュールシステム制御用エレクトロニクスおよびコンピュータインターフェースオプションとしてディジタル-アナログ変換器付きのを含んでいるインターフェースボード309が、マルチモジュールアセンブリ330のエッジの一つの近くに置かれている。この方法で、カセットの厚みが増加することが回避される。インターフェースボードはイメージングカセットの一部を形成するか、あるいはイメージングカセットと一緒に含まれる。カセットから、たとえば、外部コンピュータへの外部接続は、従来の外部コネクタたとえば、並列コネクタ354の手段によって提供される。そのコネクタはケーブル356を経由してコンピュータに接続することができる。ケーブル356を経由してのコンピュータに対する外部接続は比較的長くなり得るので、インターフェースボード309はインターフェースボードとコンピュータとの間で信号をやり取りするための従来の増幅器回路を含むことができる。図10はイメージングカセット330の概略外観図であり、カセットはX線透過型の上面352を備えている外部ハウジング350を含んでいる。また、図10は外部コネクタ354も示している。外部コネクタはカセットの一端に設けられ、使用中に、X線装置370の挿入スロット372の中で見られることに留意されたい。したがって、図10に示されているように、イメージングカセット330は従来のX線装置で使用するための従来のX線フィルムカセットを置き換えることが意図されている。普通、カセットの厚さは20~30mmで、外面は、たとえば、180×240mmたとえば、乳房のX線撮影用、または400×400mmたとえば、胸部のX線撮影用となる。モジュールおよびカセットの平面に関して検出面を傾けることによるパララックス誤差は検出器基板44の面と、タイルマウント用PCB81の面との間の角度を補正するためにカセットの平面の内部でモジュールを傾けることによって減らすことができる。図7に例が示されているこの傾斜は図5aのモジュールの左端の高さと等価である。例をあげれば、モジュールの合計長さが300mmの場合、モジュールを2.5度傾けることによって、モジュールの左側が13mmだけ持ち上がることになり、それは25mmの合計のカセットの厚さの全体的な制限の範囲内に十分ある。X線の入射角の2.5度は750μmの検出器の厚さに対して33μmのパララックス誤差に相当する。カセットに対する合計の読出し時間はピクセルの読出し/スイッチングレートおよびカセットのタイルの数によって変わる。本発明のこの好適な実施形態においては、メガクラスタに対する出力は図5aの中の104において識別されているモジュールの領域内の回路106におけるクラスタ出力を多重化することによって導かれる。総合の出力レートはメガクラスタの数に等しいファクタだけ増加される。図5cを参照して記述された実装例においては、4つのメガクラスタがある。したがって、5MHzのピクセルの読出し/スイッチングレートに対して、モジュールの出力レートが20MHzである。図7のフルカセットの中の144個のタイルで、ピクセルの合計数は1890万個に達する。したがって、2.5、5.0、10.0MHzのピクセルスイッチングレートの場合、合計の概略読出し時間はそれぞれ7.5秒、3.8秒および1.9秒である。半分のタイルだけが読出しのために選択された場合、その読出し時間はあるクロックレートに対して半分になる。ピクセルのスイッチングレートは2.5MHz以上であることが好ましい。また、ピクセルのスイッチングレートは5MHz以上であることがさらに好ましい。また、ピクセルのスイッチングレートは10MHz以上であることがさらに好ましい。本発明のこの好適な実施形態においては、各モジュールからのアナログの多重化された出力がカセットの中でさらに多重化される。図6の実装例においては、6個の各モジュールからのアナログ出力がインターフェースボード309上の4つのアナログマルチプレクサに供給され、そしてその結果のモジュールの出力信号の組合せを表わしている4つの信号がディジタル化される。そのディジタル化はコンピュータの制御用エレクトロニクスたとえば、図1に示されているような例の制御用エレクトロニクスの中のマルチチャネルADCに、インターフェースボードからの出力を供給することによって実行することができる。他の方法としては、ビデオのディジタル化を採用することもできる。したがって、本発明の一つの実施形態においては、カセット330は図1に示されているようなシステムのイメージングアレイ15を形成することができる。このように、第1の支持構造と複数の第2の支持構造と、そして複数のイメージングデバイスとを含んでいるモジュール構造を含んでいるイメージング装置が説明されてきた。それは第2の支持構造が第1の支持構造の上に機械的に装着され、複数のイメージングデバイスが第2の各支持構造の上に装着されるようになっている。そのイメージングデバイスは放射線に感じる一つまたはそれ以上の検出器層と、一つまたはそれ以上の読出し層とを含むことができ、その検出器層と読出し層が読出し層にほぼ平行であるイメージ検出面または検出器層の面と一緒に結合されている。本発明の実施形態が説明されてきたが、本発明はそれに限定されるものではないこと、そして記述された実施形態に対する多くの変更および置換えおよび追加が本発明の適用範囲内で考案され得ることを理解されたい。したがって、本発明の一つの実施形態が本出願人の以前の特許出願および特許の中で記述されているイメージングデバイスの技術に基づいて説明されてきたが、本発明は他の技術に基づいたイメージングデバイスに対しても適用可能である。たとえば、本発明は単独の一元基板の中にイメージ検出および読出しが実装されているイメージングデバイスに対して適用することができる。また、ラダーまたはモジュールがPCBの形式でのサポートを有していて、そのPCBの上にイメージングデバイスのタイルおよびさらに回路部品が装着されるものとして記述されてきたが、モジュールはイメージングデバイスのタイルおよびその他の回路に対して別々の支持構造を含むことができ、その別々の支持構造が適切な機械的および電気的接続構造によって相互に接続されるようにすることができる。また、ラダーモジュールおよびカセットの機械的および電気的な相互接続は任意の適切な方法で実現することができる。また、記述された実施形態に対して、個々の要素の特定の寸法および個数が与えられているが、これらは単に例として与えられているに過ぎず、任意の特定の応用および/または本発明の特定の応用において使われる技術に対して適応することができることを理解されたい。また、特定の構成が示されているが、これらは他の実施形態においては変更可能である。たとえば、モジュールおよびインターフェースボードからアナログの出力を提供する代わりに、アナログ-ディジタル変換器をインターフェースボードまたはモジュールにおいて提供し、インターフェースボードまたはモジュールのそれぞれからディジタル出力を提供することもできる。また、機能を適切に集積化することによって、インターフェースボードおよびモジュールの中のディスクリート部品を、大規模集積回路を使用した少数の部品たとえば、特定用途向けICASICで置き換えることができる。実際、インターフェースボードはその機能がモジュール上の大規模集積回路たとえば、ASICの中に組み込まれた場合、不要になると考えられる。"