ダイボンド基板と、前記ダイボンド基板上に半田によってダイボンドされた半導体チップとを備え、ダイボンド前の前記半導体チップの電気特性のチップ面内分布を不均一にすることで、ダイボンドにより前記半導体チップに印加される応力による前記半導体チップの電気特性の変化を打ち消して、ダイボンド後の前記半導体チップの電気特性のチップ面内分布を均一にすることを特徴とする絶縁ゲート型半導体装置。前記半導体チップは、第1主面及び第2主面を有する第1導電型の半導体基板と、前記半導体基板の前記第1主面に設けられた第2導電型のベース層と、前記ベース層の表層にストライプ状に設けられた第1導電型のエミッタ層と、前記ベース層と前記エミッタ層を貫通し、開口部が前記エミッタ層と交差するストライプ状に設けられた複数のトレンチと、前記複数のトレンチ内に絶縁膜を介して埋め込まれたゲート電極と、前記半導体基板の前記第2主面に設けられた第2導電型のコレクタ層とを有することを特徴とする請求項1に記載の絶縁ゲート型半導体装置。ダイボンド前の前記半導体チップの閾値電圧は、前記トレンチの長手方向に対して垂直に前記半導体基板の中央に向かって段階的又は連続的に高くなることを特徴とする請求項1又は2に記載の絶縁ゲート型半導体装置。ダイボンド前の前記半導体チップの前記ベース層のキャリア濃度は、前記トレンチの長手方向に対して垂直に前記半導体基板の中央に向かって段階的又は連続的に高くなることを特徴とした請求項3に記載の絶縁ゲート型半導体装置。ダイボンド前の前記半導体チップの通電状態における前記コレクタ層と前記エミッタ層との間の電圧は、前記半導体基板の中央に向かって段階的又は連続的に高くなることを特徴とする請求項1~4の何れか1項に記載の絶縁ゲート型半導体装置。ダイボンド前の前記半導体チップの前記半導体基板のキャリアのライフタイムは、前記半導体基板の中央に向かって段階的又は連続的に短くなることを特徴とした請求項5に記載の絶縁ゲート型半導体装置。半導体チップはダイボンド基板上に半田を用いて貼り付けられる。このダイボンドにより半導体チップに圧縮応力又は引張応力が印加される。チップが薄いほど応力が増大する。この応力により、チップ材料の結晶構造の歪みが増大して、チップ材料の物性が変化し、電気特性が変化してしまう。しかもチップ面内で発生する応力が違うため、チップ面内の電気特性が不均一になる。従って、局所的な電流集中が起こり、破壊耐量が低下してしまう。この結果、作製した半導体チップの特性が設計値から外れてしまうため、製品設計が難しくなり、設計期間が長期化して、設計費用が高くなる。本発明は、上述のような課題を解決するためになされたもので、その目的は、破壊耐量を向上させることができる絶縁ゲート型半導体装置を得るものである。本発明に係る絶縁ゲート型半導体装置は、ダイボンド基板と、前記ダイボンド基板上に半田によってダイボンドされた半導体チップとを備え、ダイボンド前の前記半導体チップの電気特性のチップ面内分布を不均一にすることで、ダイボンドにより前記半導体チップに印加される応力による前記半導体チップの電気特性の変化を打ち消して、ダイボンド後の前記半導体チップの電気特性のチップ面内分布を均一にする。本発明により、破壊耐量を向上させることができる。本発明の実施の形態に係る絶縁ゲート型半導体装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。実施の形態1.図1は本発明の実施の形態1に係る絶縁ゲート型半導体装置を示す上面図であり、図2は側面図である。なお、図1において、便宜的にトレンチ配置を表示するためにエミッタ電極を省略している。半導体チップ1が半田2によってダイボンド基板3へダイボンドされている。半導体チップ1上に、ゲートパッド4と、それに接続されたストライプ状のゲート電極5とが配置されている。半導体チップ1の主原料Siと半田2の主原料Snとの熱膨張率の違いにより、半導体チップ1の外周b、c、d、eから中心aに向かうベクトルを持つ圧縮応力がチップ裏面にて発生する。このため、半導体チップ1が歪んでしまい、結晶構造の歪みによりバンド構造内に複数の準位が生じる。この結果、キャリア移動度が変化して、閾値電圧が低下する。図3は本発明の実施の形態1に係るダイボンド前の半導体チップを拡大した上面図であり、図4は図3のI-I ́に沿った断面図であり、図5は図3のII-II ́に沿った断面図である。N型半導体基板6の第1主面にP型ベース層7が設けられている。P型ベース層7の表層にストライプ状にN型エミッタ層8が設けられている。複数のトレンチ9がP型ベース層7とN型エミッタ層8を貫通してN型半導体基板6に達する。トレンチ9の開口部は、N型エミッタ層8と交差するストライプ状に設けられている。複数のトレンチ9内に絶縁膜10を介してゲート電極5が埋め込まれている。N型半導体基板6の第2主面にNバッファ層11とP型コレクタ層12が設けられている。本実施の形態では、P型ベース層7のキャリア濃度は、イオン注入装置により高精度で制御され、トレンチ9の長手方向に対して垂直にN型半導体基板6の中央に向かって段階的に高くなる。即ち、P型ベース層7の領域7aから領域7cに向かってキャリア濃度が高くなる。このため、閾値電圧は、トレンチ9の長手方向に対して垂直にN型半導体基板6の中央に向かって段階的に高くなる。続いて、本実施の形態の効果について説明する。図6は、ダイボンド後の熱的応力のシミュレーション結果を示す図である。図7は、半導体チップのダイボンド前後の閾値電圧の変化量分布を実測した結果を示す図である。図6と図7は、それぞれチップを4分割した左上、つまり第2象限をシミュレーション又は測定した結果である。ただし、図6は、チップではなくSi基板をモデルにシミュレーションを行っており、トレンチなどのパターンを考慮した結果ではない。一方、図7は、図の上辺と平行方向にトレンチが形成されている。図6に示すように、チップ外周の領域13aからチップ中央の領域13dに向かって圧縮応力が大きくなる。一方、図7に示すように、トレンチ9の長手方向に対して垂直にチップ中央に向かって、閾値電圧の変化量ダイボンド前の閾値電圧からダイボンド後の閾値電圧を引いた値が大きくなる。即ち、領域14aから領域14cに向かって閾値電圧の変化量が増加する。そこで、本実施の形態では、P型ベース層7のキャリア濃度をトレンチ9の長手方向に対して垂直にN型半導体基板6の中央に向かって高くしている。このため、ダイボンド前において、閾値電圧は、トレンチ9の長手方向に対して垂直にN型半導体基板6の中央に向かって高くなる。従って、応力による閾値電圧の変化を打ち消すことができるため、ダイボンド後の閾値電圧のチップ面内分布を均一にして局所的な電流集中を防いで、破壊耐量を向上させることができる。なお、P型ベース層7のキャリア濃度がトレンチ9の長手方向に対して垂直にN型半導体基板6の中央に向かって連続的に高くなり、閾値電圧がトレンチ9の長手方向に対して垂直にN型半導体基板6の中央に向かって連続的に高くなるようにしても同様の効果を得ることができる。実施の形態2.図8は本発明の実施の形態2に係る絶縁ゲート型半導体装置を示す上面図である。なお、便宜的にトレンチ配置を表示するためにエミッタ電極を省略している。図9は本発明の実施の形態2に係るダイボンド前の半導体チップを拡大した上面図であり、図10は図9のI-I ́に沿った断面図であり、図11は図9のII-II ́に沿った断面図である。チップ裏面にて圧縮応力が発生した場合、閾値電圧だけでなく、通電状態におけるP型コレクタ層12とN型エミッタ層8との間の電圧以下、オン電圧と称するも変動する。このオン電圧は応力が大きいほど低下する。そこで、本実施の形態では、複数回の電子線照射により、N型半導体基板6のキャリアのライフタイムがN型半導体基板6の中央に向かって段階的に短くなるようにしている。即ち、N型半導体基板6の領域6aから領域6cに向かって格子欠陥の密度が増加して、キャリアのライフタイムが短くなる。このため、ダイボンド前において、オン電圧は、N型半導体基板6の中央に向かって段階的に高くなる。従って、応力によるオン電圧の変化を打ち消すことができるため、ダイボンド後のオン電圧のチップ面内分布を均一にして局所的な電流集中を防いで、破壊耐量を向上させることができる。なお、N型半導体基板6のキャリアのライフタイムがN型半導体基板6の中央に向かって連続的に短くなるようにし、ダイボンド前においてオン電圧がN型半導体基板6の中央に向かって連続的に高くなるようにしても同様の効果を得ることができる。実施の形態3.図12は本発明の実施の形態3に係るダイボンド前の半導体チップを拡大した上面図であり、図13は図12のI-I ́に沿った断面図であり、図14は図12のII-II ́に沿った断面図である。本実施の形態では、実施の形態1と同様にP型ベース層7のキャリア濃度をトレンチ9の長手方向に対して垂直にN型半導体基板6の中央に向かって高くし、かつ実施の形態2と同様にN型半導体基板6のキャリアのライフタイムがN型半導体基板6の中央に向かって短くなるようにしている。これにより、応力による閾値電圧及びオン電圧の変化を打ち消すことができるため、ダイボンド後の閾値電圧及びオン電圧のチップ面内分布を均一にして局所的な電流集中を防いで、破壊耐量を向上させることができる。なお、ダイボンドにより発生する応力のチップ面内分布は、半導体チップ1やダイボンド基板3の形状によっても変化する。従って、これを考慮してダイボンド前の閾値電圧やオン電圧のチップ面内分布を設定することが好ましい。