高電圧電源又は低電圧電源から負荷回路に電力を供給する電力供給装置において、前記高電圧電源に接続される第1電源線と前記負荷回路との間に主経路が接続される第1トランジスタと、前記低電圧電源に接続される第2電源線と前記負荷回路との間に主経路が接続される第2トランジスタと、前記第1トランジスタ又は前記第2トランジスタの駆動制御を行う制御部と、前記制御部によって駆動され、前記第1電源線及び前記第2電源線から前記負荷回路への電力供給を遮断する電源遮断時、又は、前記第2電源線から前記負荷回路に電力を供給する低電圧電力供給時に、前記第2トランジスタの制御端子電圧又は基板電圧を前記低電圧電源の出力電圧以下に低下させる電圧切替回路とを含む、電力供給装置。前記電圧切替回路は、前記第2電源線と前記第2トランジスタの制御端子との間に主経路が接続されるスイッチ素子を有し、前記スイッチ素子は、前記制御部により、前記電源遮断時にオンにされる、請求項1記載の電力供給装置。前記第2トランジスタの前記制御端子と、前記第2トランジスタの基板部は接続されている、請求項2記載の電力供給装置。前記電圧切替回路は、前記第2電源線と前記第2トランジスタの基板部との間に主経路が接続されるスイッチ素子を有し、前記スイッチ素子は、前記制御部により、前記低電圧電力供給時にオンにされるとともに、前記電源遮断時にオンにされる、請求項1記載の電力供給装置。前記電圧切替回路は、前記第2電源線と前記第2トランジスタの制御端子との間に主経路が接続される第1スイッチ素子と、前記第2電源線と前記第2トランジスタの基板部との間に主経路が接続される第2スイッチ素子とを有し、前記第1スイッチ素子は、前記制御部により、前記電源遮断時にオンにされ、前記第2スイッチ素子は、前記制御部により、前記低電圧電力供給時にオンにされるとともに、前記電源遮断時にオンにされる、請求項1記載の電力供給装置。前記電圧切替回路は、前記第2電源線と前記第2トランジスタの制御端子との間に主経路が接続される第1スイッチ素子と、前記第2電源線と前記第2トランジスタの基板部との間に主経路が接続される第2スイッチ素子と、前記第2電源線によって供給される低電圧電源を分圧する分圧回路と、前記分圧回路の中点と、前記第2トランジスタの基板部との間に主経路が接続される第3スイッチ素子とを有し、前記第1スイッチ素子は、前記制御部により、前記電源遮断時にオンにされ、前記第2スイッチ素子は、前記制御部により、前記電源遮断時にオンにされ、前記第3スイッチ素子は、前記制御部により、前記低電圧電力供給時にオンにされる、請求項1記載の電力供給装置。前記分圧回路の前記中点の電圧は、前記第2電源線の供給電圧より低く、かつ、前記供給電圧から前記第2トランジスタのボディ部と電流入出力端子との間の閾値電圧を引いた電圧より高い、請求項6記載の電力供給装置。請求項1乃至7のいずれか一項記載の電力供給装置と、前記電力供給装置から電力供給を受ける負荷回路とを含む、電子装置。ところで、従来の半導体装置は、長期にわたって使用した場合に電力供給装置に生じる経時変化に対する対策が十分ではなかった。例えば、電源を選択するスイッチング素子については、低電圧電源を選択するスイッチング素子よりも、高電圧電源を選択するスイッチング素子の方が高い電圧がかかるため、高電圧電源を選択するスイッチング素子の方が劣化が早く進行する。また、高電圧電源を選択するスイッチング素子よりも低電圧電源を選択するスイッチング素子を長時間にわたって使用する場合には、低電圧電源を選択するスイッチング素子の劣化も進行する。スイッチング素子の劣化が進行して閾値電圧が変動すると、スイッチング素子の駆動に影響が生じ、半導体装置の信頼性が低下する虞があった。スイッチング素子の閾値電圧は、高電圧電源を選択するスイッチング素子の動作電圧よりも低電圧電源を選択するスイッチング素子の動作電圧に近いため、閾値電圧のシフトによる駆動への影響は、特に、低電圧電源を選択するスイッチング素子において顕著であった。そこで、信頼性の向上を図った電力供給装置、及び、電子装置を提供することを目的とする。本発明の実施の形態の電力供給装置は、高電圧電源又は低電圧電源から負荷回路に電力を供給する電力供給装置において、前記高電圧電源に接続される第1電源線と前記負荷回路との間に主経路が接続される第1トランジスタと、前記低電圧電源に接続される第2電源線と前記負荷回路との間に主経路が接続される第2トランジスタと、前記第1トランジスタ又は前記第2トランジスタの駆動制御を行う制御部と、前記制御部によって駆動され、前記第1電源線及び前記第2電源線から前記負荷回路への電力供給を遮断する電源遮断時、又は、前記第2電源線から前記負荷回路に電力を供給する低電圧電力供給時に、前記第2トランジスタの制御端子電圧又は基板電圧を前記低電圧電源の出力電圧以下に低下させる電圧切替回路とを含む。信頼性の向上を図った電力供給装置、及び、電子装置を提供することができる。以下、本発明の電力供給装置、及び、電子装置を適用した実施の形態について説明する。実施の形態の電力供給装置について説明する前に、まず、図1乃至図3を用いて、比較例の電力供給装置の問題点について説明する。図1は、比較例の電力供給装置の回路構成を示す図である。比較例の電力供給装置1は、パワースイッチ10、20、バッファ30、40、及びPMUPowerManagementUnit50を含む。電力供給装置1は、高電圧ラインVDDHと低電圧ラインVDDLのいずれか一方から供給される電力を負荷回路60に供給する装置である。一例として、高電圧ラインVDDHの出力電圧は1.2Vであり、低電圧ラインVDDLの出力電圧は0.6Vである。パワースイッチ10は、ソースが高電圧ラインVDDHに接続され、ゲートがバッファ30の出力端子に接続され、ドレインが負荷回路60に接続されるPMOSFETPtypeMetalOxideSiliconFieldEffectTransistorによって構築される。パワースイッチ10は、バッファ30からゲートに入力される制御信号によってオンにされると、高電圧ラインVDDHから供給される高電圧電力を負荷回路60に供給する。このため、パワースイッチ10は、負荷回路60の容量に応じた数のPMOSFETを有する。パワースイッチ20は、ソースが低電圧ラインVDDLに接続され、ゲートがバッファ40の出力端子に接続され、ドレインが負荷回路60に接続されるPMOSFETである。パワースイッチ20は、バッファ40からゲートに入力される制御信号によってオンにされると、低電圧ラインVDDLから供給される低電圧電力を負荷回路60に供給する。このため、パワースイッチ20は、負荷回路60の容量に応じた数のPMOSFETを有する。バッファ30は、入力端子がPMU50の出力端子に接続され、出力端子がパワースイッチ10のゲートに接続され、高電圧ラインVDDHと接地グランドの間に配設されるバッファである。バッファ30は、PMU50から入力される制御信号に応じて、高電圧ラインVDDHから出力される高電圧、又は、接地電圧をパワースイッチ10のゲートに入力する。バッファ40は、入力端子がPMU50の出力端子に接続され、出力端子がパワースイッチ20のゲートに接続され、高電圧ラインVDDHと接地グランドの間に配設されるバッファである。バッファ40は、PMU50から入力される制御信号に応じて、高電圧ラインVDDHから出力される高電圧、又は、接地電圧をパワースイッチ20のゲートに入力する。PMUPowerManagementUnit50は、負荷回路60の動作状態に応じて、負荷回路60に電力供給を行うモードを切り替える。負荷回路60は、例えば、CPUCentralProcessingUnit:中央演算処理装置又は、SRAMStaticRamdomAccessMemory等の回路である。なお、以下では、電力供給装置1の出力電圧をVDDVと称す。出力電圧VDDVは、電力供給装置1から負荷回路60に供給される電力の電圧である。図2は、PMU50が切り替える電力供給モードを示す図である。PMU50は、負荷回路60の動作状態に応じて、VDDHモード、VDDLモード、又は電源遮断モードのいずれかの電力供給モードを選択する。負荷回路60は、例えば、負荷回路60の動作速度又は使用状況等に応じて電力供給モードを選択する。VDDHモードは、電力供給装置1が高電圧ラインVDDHから供給される電力を負荷回路60に供給するモードである。例えば、負荷回路60が高速動作する場合等は、高電圧電力が必要になるため、PMU50はVDDHモードを選択する。VDDLモードは、電力供給装置1が低電圧ラインVDDLから供給される電力を負荷回路60に供給するモードである。例えば、負荷回路60が低速動作する場合等は、低電圧電力で足りるため、PMU50はVDDLモードを選択する。電源遮断モードは、電力供給装置1が高電圧ラインVDDH及び低電圧ラインVDDLのいずれからも電力を供給せずに、負荷回路60への電力供給を遮断するモードである。例えば、負荷回路60が動作しない場合は、負荷回路60への電力供給が必要ないため、PMU50は電力遮断モードを選択する。図3は、比較例の電力供給装置1の駆動パターンを示す図である。図3には、VDDLモード、電源遮断モード、及びVDDHモードにおけるパワースイッチ20の基板電圧Vsub、電力供給装置1の出力電圧VDDV、及びパワースイッチ20のゲート電圧Vgateの関係を示す。また、図3では、パワースイッチ10、20をそれぞれPSW10、PSW20と記す。また、高電圧ラインVDDHから供給される電力の電圧をVDDH、低電圧ラインVDDLから供給される電力の電圧をVDDLと記す。また、パワースイッチ10、20がともにオフのときの出力電圧VDDVをVSSと記す。PMOSFETによって構築されるパワースイッチ10、20は、それぞれ、ゲート電圧がVDDHのときはオフであり、ゲート電圧がVSSのときはオンになるものとする。図3に示すように、VDDLモードでは、パワースイッチ10がオフ、パワースイッチ20がオンにされる。このため、基板電圧VsubはVDDH、出力電圧VDDVはVDDL、ゲート電圧VgateはVSSである。電源遮断モードでは、パワースイッチ10、20はともにオフにされるため、基板電圧VsubはVDDH、出力電圧VDDVはVSS、ゲート電圧VgateはVDDHである。VDDHモードでは、パワースイッチ10がオン、パワースイッチ20がオフにされる。このため、基板電圧VsubはVDDH、出力電圧VDDVはVDDH、ゲート電圧VgateはVDDHである。近年、LSILargeScaleIntegratedcircuit:大規模集積回路のような半導体集積回路の消費電力が増え、低消費電力化への要求が強くなっている。このため、上述のように負荷回路60への電力供給ラインを高電圧ラインVDDHと低電圧ラインVDDLで切り替えるとともに、負荷回路60のクロック周波数を切り替えることにより、負荷回路60の低消費電力化を図るDVFSDynamicVoltageandFrequencyScalingが行われている。ところで、電源遮断モードでは、パワースイッチ20のゲート電圧VgateはVDDHであり、出力電圧VDDVはVSSであるため、パワースイッチ20のゲートとドレイン間にVDDHという高電圧がかかる。また、VDDLモードでパワースイッチ20がオンになると、ゲート電圧VgateがVSS、基板電圧VsubがVDDHになるため、パワースイッチ20のゲートと基板の間にVDDHという高電圧がかかる。このため、パワースイッチ20がオフになる電源遮断モードでは、TDDBTimeDependentDielectricBreakdown:経時的絶縁膜破壊によりパワースイッチ20が劣化する虞がある。また、パワースイッチ20がオンになるVDDLモードでは、NBTINegativeBiasTemperatureInstability:負バイアス温度不安定性によりパワースイッチ20が劣化する虞がある。ここで、パワースイッチ10には、パワースイッチ20よりも高い電圧がかかるため、一般的に、パワースイッチ10はパワースイッチ20よりもTDDB又はNBTIによる劣化が生じやすい。しかしながら、最近のアプリケーションでは、例えばDVFSにおいて、低電圧ラインVDDLに接続されるパワースイッチ20を、高電圧ラインVDDHに接続されるパワースイッチ10よりも長い期間にわたってオンにすることがある。このように、パワースイッチ20をパワースイッチ10よりも長期間にわたってオンにする場合は、パワースイッチ20のNBTIによる劣化がパワースイッチ10と同程度になる虞がある。例えば、高電圧ラインVDDHの出力電圧が1.2V、低電圧ラインの出力電圧が0.6Vである場合において、パワースイッチ20がオンで、パワースイッチ10がオフであるには、パワースイッチ20を0.6Vという極めて低い電圧で動作させることになる。この動作領域では、パワースイッチ20のオン電流又はオフ電流は、パワースイッチ20のPMOSFETの閾値電圧Vthの影響を強く受けるようになり、指数関数的に変化する。また、基板バイアス効果によってパワースイッチ20のボディバイアスがバックゲートにかかることによって、閾値電圧Vthがさらに高くなるため、パワースイッチ20のオン電流は、閾値Vthの劣化上昇による影響をさらに被ることになる。このため、パワースイッチ20の経時劣化による閾値電圧Vthのシフトの影響は、無視できなくなる。一方、パワースイッチ10に関しては、高電圧VDDH=1.2Vで動作させるために、閾値電圧Vthのシフトによるオン電流、オフ電流への影響は、パワースイッチ20に比べて少ない。携帯機器のようにバッテリ駆動される電子装置向けの電力供給装置では、電源遮断モード及びVDDLモードで動作させる時間が長くなる傾向があるため、TDDB、NBTIによるパワースイッチ20の劣化の問題は、重要な問題であるといえる。また、図1の電力供給装置1において、太破線で示すように、バッファ40を低電圧ラインVDDLに接続するとともに、パワースイッチ20の基板部を低電圧ラインVDDLに接続することにより、パワースイッチ20のゲートや基板部ボディ層にかかる電圧を下げることが考えられる。しかしながら、バッファ40を低電圧ラインVDDLに接続すると、パワースイッチ10がオンでパワースイッチ20がオフの場合に、出力電圧VDDVが低電圧ラインVDDLよりも高い電圧になるために、パワースイッチ20のソース端子とドレイン端子の役割が逆になる。つまり、パワースイッチ20のソース端子は負荷回路60に接続される端子、ドレイン端子は低電圧ラインVDDLに接続される端子となる。このために、パワースイッチ20のゲート電圧Vgate=VDDL、ゲートソース間電圧Vgs≒-VDDH-VDDL、ソースドレイン間電圧Vds≒-VDDH-VDDLとなる。このため、パワースイッチ20を通じて、電流が低電圧ラインVDDLに向けて逆流する。また、パワースイッチ20の基板部を低電圧ラインVDDLに接続すると、パワースイッチ10をオン、パワースイッチ20をオフにした状態で、パワースイッチ20に逆方向電流が流れることになる。従って、単にバッファ40を低電圧ラインVDDLに接続するとともに、パワースイッチ20の基板部を低電圧ラインVDDLに接続することは困難である。以上のように、比較例の電力供給装置1では、TDDB、NBTI等によりパワースイッチ20の劣化が進行する虞があるという問題があった。パワースイッチ20の劣化が進行すると、電力供給装置1の信頼性が低下するという問題が生じる。このため、以下で説明する実施の形態1乃至5では、信頼性を改善した電力供給装置、及び、電子装置を提供することを目的とする。以下、実施の形態1乃至5の電力供給装置、及び、電子装置について説明する。<実施の形態1>図4は、実施の形態1の電力供給装置を含む携帯電話端末機80を示す図であり、Aは斜視透視図、Bは携帯電話端末機80に含まれる基板84を示す図である。図4Aに示すように、携帯電話端末機80の筐体81の外面には、表示部82及び操作部83が設けられており、筐体81の内部には、破線で示す基板84が収納されている。筐体81は、樹脂製又は金属製の筐体であり、表示部82及び操作部83を設置するための開口部を有する。表示部82は、例えば、文字、数字、画像等を表示できる液晶パネルであればよい。また、操作部83は、テンキーに加え、携帯電話端末機80の機能を選択するための種々の選択キーを含む。なお、携帯電話端末機80は、近接通信装置赤外線通信装置、電子マネー用の通信装置等又はカメラ等の付属装置を含んでもよい。また、図4Bに示す基板84は、例えばFR4FlameRetardanttype4:ガラス布基材エポキシ樹脂基板規格の基板であり、表面84Aには銅箔をパターニングすることにより配線部85が形成されている。配線部85は、電子機器の駆動に必要な各種信号の伝送経路となるものである。配線部85は、例えば、レジストを用いたエッチング処理によってパターニングされている。なお、図4Bには、基板84の表面に形成される配線部85を示すが、基板84は複数の配線部を有する積層基板であり、内層に電源用の配線部を含む。基板84には、携帯電話端末機80で通話等の通信を行うために必要なアンテナ91、RF通信部92、DAコンバータ93、ベースバンド処理部94、及びCPUCentralProcessingUnitチップ95が実装されており、配線部85によって接続されている。基板84として用いるFR4は、一般に、複数の絶縁層を積層し、各絶縁層の間層間、積層構造の最上面、及び積層構造の最下面にパターニングされた銅箔を有する。基板84は、配線部85を形成でき、回路を搭載することのできる誘電体製の基板であれば、FR4以外の基板であってもよい。アンテナ91、RF通信部92、DAコンバータ93、ベースバンド処理部94、及びCPUチップ95は、例えば、半田ボールによって配線部85に接続されることにより、基板84に実装されている。実施の形態1の電力供給装置は、例えば、CPUチップ95に含まれ、CPUチップ95内のCPUコアのような負荷回路に電力を供給する。CPUチップ95で処理が行われた音声等の信号は、ベースバンド処理部94でベースバンド処理が行われた後に、DAコンバータ93でアナログ信号に変換され、RF通信部92で増幅処理とフィルタ処理等が行われた後に、アンテナ91から放射される。なお、携帯電話端末機80及びCPUチップ95はそれぞれ電子装置の一例であり、基板84は回路基板の一例である。また、配線部85は、電力損失が小さく、導電率が高い金属であれば銅Cu以外の金属例えば、アルミニウムAl等であってもよい。なお、図4には、電子装置の一例として携帯電話端末機80を示したが、電子装置は、携帯電話端末機80に限定されず、例えば、スマートフォンの端末機、又は、PCPersonalComputer等であってもよい。図5は、実施の形態1の電力供給装置の回路構成を示す図である。実施の形態1の電力供給装置100は、パワースイッチ10、20、バッファ30、ゲート電圧切替回路140、及びPMU150を含む。これらの構成要素のうち、比較例の電力供給装置1図1参照の構成要素と同様の構成要素には同一符号を付し、その説明を省略する。なお、パワースイッチ10、20は、それぞれ、第1トランジスタ、第2トランジスタの一例である。パワースイッチ10は、主経路が高電圧ラインVDDHと接地との間に接続され、制御端子ゲートがバッファ30に接続されている。パワースイッチ20は、主経路が低電圧ラインVDDLと接地との間に接続され、制御端子ゲートがゲート電圧切替回路140に接続されている。ゲート電圧切替回路140は、高電圧ラインVDDH及び低電圧ラインVDDLに接続されており、PMU150から入力される制御信号に基づき、高電圧ラインVDDH又は低電圧ラインVDDLのいずれか一方から供給される電圧をパワースイッチ20のゲートに入力する。ゲート電圧切替回路140は、電圧切替回路の一例である。ゲート電圧切替回路140は、VDDLモードで接地電圧を出力し、VDDHモードで高電圧ラインVDDHから供給される電圧を出力する点は比較例のバッファ40と同様であるが、電源遮断モードで低電圧ラインVDDLから供給される電圧を出力する点が比較例のバッファ40と異なる。PMU150は、バッファ30とゲート電圧切替回路140に制御信号を入力する。PMU150がバッファ30に入力する制御信号Qmghは、比較例のPMU50図1参照がバッファ30に入力する制御信号と同様である。PMU150は、制御部の一例である。PMU150は、ゲート電圧切替回路140がVDDLモードで接地電圧を出力し、VDDHモードで高電圧ラインVDDHから供給される電圧を出力し、電源遮断モードで低電圧ラインVDDLから供給される電圧を出力するように、ゲート電圧切替回路140に制御信号を入力する。PMU150は、例えば、シーケンサで構築することができる。次に、図6を用いて、実施の形態1の電力供給装置100の具体的な回路構成について説明する。図6は、実施の形態1の電力供給装置100の詳細な回路構成を示す図である。図6は、図5に示すゲート電圧切替回路140を例示的な具体的な回路に置き換えた図である。電力供給装置100のゲート電圧切替回路140は、PMOSFET141、142、及びNMOSFETNtypeMetalOxideSiliconFieldEffectTransistor143を有する。PMOSFET141、142、及びNMOSFET143のゲートは、PMU150に接続されている。PMOSFET141は、ソースが高電圧ラインVDDHに接続され、ドレインがパワースイッチ20のゲートに接続される。PMOSFET142は、スイッチ素子の一例であり、ソースが低電圧ラインVDDLに接続され、ドレインがパワースイッチ20のゲートに接続される。PMOSFET142は、主経路が低電圧ラインVDDLとパワースイッチ20のゲートの間に接続され、制御端子ゲートがPMU150に接続されている。NMOSFET143は、ソースが接地され、ドレインがパワースイッチ20のゲートに接続される。PMU150は、PMOSFET141、142、及びNMOSFET143のゲートに、それぞれ、制御信号Qmglh、Qmgll、及びQmglsを入力する。このような電力供給装置100は、負荷回路60とともに、1つの半導体集積回路で実現することができる。なお、電力供給装置100は、負荷回路60とは別の半導体集積回路として構築されてもよい。また、負荷回路60は、半導体集積回路ではなくてもよい。次に、図7を用いて、実施の形態1の電力供給装置100の駆動パターンについて説明する。図7は、実施の形態1の電力供給装置100の駆動パターンを示す図である。図7には、VDDLモード、電源遮断モード、及びVDDHモードにおけるパワースイッチ10、20のオン/オフ、制御信号Qmgh、Qmglh、Qmgll、及びQmglsを示す。また、図7には、さらに、パワースイッチ20の基板電圧Vsub、電力供給装置100の出力電圧VDDV、及びパワースイッチ20のゲート電圧Vgateを示す。図7では、パワースイッチ10、20をそれぞれPSW10、PSW20と記す。また、高電圧ラインVDDHから供給される電力の電圧をVDDH、低電圧ラインVDDLから供給される電力の電圧をVDDLと記す。また、接地電位と、パワースイッチ10、20がともにオフのときの出力電圧VDDVとをともにVSSと記す。VDDLモードでは、PMU150は、QmghをVDDH、QmgllをVDDH、QmglhをVDDH、QmglsをVDDHにする。QmghがVDDHになることによりパワースイッチ10がオフ、QmgllがVDDHになることによりPMOSFET142がオフになる。また、QmglhがVDDHになることによりPMOSFET141がオフ、QmglsがVDDHになることによりNMOSFET143がオンになる。NMOSFET143がオンになると、パワースイッチ20のゲート電圧VgateがVSSになり、パワースイッチ20がオンになる。これにより、電力供給装置100の出力電圧VDDVがVDDLになり、VDDLモードになる。このとき、パワースイッチ20の基板電圧VsubはVDDHである。電源遮断モードでは、PMU150は、QmghをVDDH、QmgllをVSS、QmglhをVDDH、QmglsをVSSにする。QmghがVDDHになることによりパワースイッチ10がオフ、QmgllがVSSになることによりPMOSFET142がオンになる。また、QmglhがVDDHになることによりPMOSFET141がオフ、QmglsがVSSになることによりNMOSFET143がオフになる。PMOSFET142がオンになると、パワースイッチ20のゲート電圧VgateがVDDLになり、パワースイッチ20がオフになる。このとき、パワースイッチ10及びパワースイッチ20の両方がオフであるため、電力供給装置100の出力電圧VDDVはVSSになり、電源遮断モードになる。なお、パワースイッチ20の基板電圧VsubはVDDHである。VDDHモードでは、PMU150は、QmghをVSS、QmgllをVDDH、QmglhをVSS、QmglsをVSSにする。QmghがVSSになることによりパワースイッチ10がオン、QmgllがVDDHになることによりPMOSFET142がオフになる。また、QmglhがVSSになることによりPMOSFET141がオン、QmglsがVSSになることによりNMOSFET143がオフになる。PMOSFET141がオンになると、パワースイッチ20のゲート電圧VgateがVDDHになり、パワースイッチ20がオフになる。このとき、パワースイッチ10がオンであるため、電力供給装置100の出力電圧VDDVはVDDHになり、VDDHモードになる。なお、パワースイッチ20の基板電圧VsubはVDDHである。以上のように、実施の形態1の電力供給装置100によれば、電源遮断モードにおけるパワースイッチ20のゲート電圧VgateをVDDLにすることができる。ここで、比較例の電力供給装置1では電源遮断モードにおけるパワースイッチ20のゲート電圧VgateはVDDHであるため、実施の形態1によれば、電源遮断モードにおけるパワースイッチ20のゲート電圧VgateをVDDHからVDDLに低下させることができる。実施の形態1では、VDDHは1.2Vであり、VDDLは0.6Vである。従って、実施の形態1の電力供給装置100によれば、電源遮断モードにおけるパワースイッチ20のゲート電圧Vgateを低下させることにより、パワースイッチ20をオフにしているときのゲートドレイン間の電圧を低減することができる。このため、パワースイッチ20におけるTDDBによる劣化を抑制することができる。これは、電源遮断モードにおいて、パワースイッチ20の電界ストレスを低減したことによって得られる効果である。以上、実施の形態1によれば、電源遮断モードにおけるパワースイッチ20のゲート電圧Vgateを低減することにより、信頼性を改善した電力供給装置100を提供することができる。なお、以上では、図5に示すゲート電圧切替回路140が図6に示すPMOSFET141、142、及びNMOSFET143によって構築される形態について説明したが、同様の動作を行う回路であれば、ゲート電圧切替回路140の回路構成は他の構成であってもよい。<実施の形態2>図8は、実施の形態2の電力供給装置の回路構成を示す図である。実施の形態2の電力供給装置200は、パワースイッチ10、20、バッファ30、40、PMU250、及び基板電圧切替回路260を含む。これらの構成要素のうち、比較例の電力供給装置1図1参照の構成要素と同様の構成要素には同一符号を付し、その説明を省略する。基板電圧切替回路260は、高電圧ラインVDDH及び低電圧ラインVDDLに接続されており、PMU250から入力される制御信号に基づき、高電圧ラインVDDH又は低電圧ラインVDDLのいずれか一方から供給される電圧をパワースイッチ20の基板ボディ層に入力する。基板電圧切替回路260によってパワースイッチ20の基板ボディ層に入力される電圧により、パワースイッチ20の基板電圧Vsubが決定する。基板電圧切替回路260は、VDDLモード及び電源遮断モードで低電圧ラインVDDLから供給される電圧を出力し、VDDHモードで高電圧ラインVDDHから供給される電圧を出力する。PMU250は、バッファ30、40と基板電圧切替回路260に制御信号を入力する。PMU250は、バッファ30、40にそれぞれ制御信号Qmgh、Qmglを入力する。PMU250は、基板電圧切替回路260がVDDLモード及び電源遮断モードで低電圧ラインVDDLから供給される電圧を出力し、VDDHモードで高電圧ラインVDDHから供給される電圧を出力するように、基板電圧切替回路260に制御信号を入力する。次に、図9を用いて、実施の形態2の電力供給装置200の具体的な回路構成について説明する。図9は、実施の形態2の電力供給装置200の詳細な回路構成を示す図である。図9は、図8に示す基板電圧切替回路260を例示的な具体的な回路に置き換えた図である。電力供給装置200の基板電圧切替回路260は、PMOSFET261、262を有する。基板電圧切替回路260は、電圧切替回路の一例である。PMOSFET261及び262は、ゲートがPMU250に接続されており、それぞれ、制御信号Qmglh、Qmgllが入力される。PMOSFET261は、ソースが高電圧ラインVDDHに接続されており、ドレインがパワースイッチ20の基板ボディ層に接続されている。PMOSFET262は、ソースが低電圧ラインVDDLに接続されており、ドレインがパワースイッチ20の基板ボディ層に接続されている。PMOSFET262は、スイッチ素子の一例である。PMOSFET262は、主経路が低電圧ラインVDDLとパワースイッチ20の基板ボディ層の間に接続され、制御端子ゲートがPMU250に接続されている。次に、図10を用いて、実施の形態2の電力供給装置200の駆動パターンについて説明する。図10は、実施の形態2の電力供給装置200の駆動パターンを示す図である。図10には、VDDLモード、電源遮断モード、及びVDDHモードにおけるパワースイッチ10、20のオン/オフ、制御信号Qmgh、Qmgl、Qmblh、及びQmbllを示す。また、図10には、さらに、パワースイッチ20の基板電圧Vsub、電力供給装置200の出力電圧VDDV、及びパワースイッチ20のゲート電圧Vgateを示す。図10では、パワースイッチ10、20をそれぞれPSW10、PSW20と記す。また、高電圧ラインVDDHから供給される電力の電圧をVDDH、低電圧ラインVDDLから供給される電力の電圧をVDDLと記す。また、接地電位と、パワースイッチ10、20がともにオフのときの出力電圧VDDVとをともにVSSと記す。VDDLモードでは、PMU250は、QmghをVDDH、QmglをVSS、QmblhをVDDH、QmbllをVSSにする。QmghがVDDHになることによりパワースイッチ10がオフになる。QmglがVSSになることによりパワースイッチ20のゲート電圧VgateがVSSになりパワースイッチ20がオンになる。また、QmblhがVDDHになることによりPMOSFET261がオフ、QmbllがVSSになることによりPMOSFET262がオンになる。PMOSFET262がオンになると、パワースイッチ20の基板電圧VsubがVDDLになる。また、パワースイッチ20がオンになることにより、電力供給装置200の出力電圧VDDVはVDDLになり、VDDLモードになる。電源遮断モードでは、PMU250は、QmghをVDDH、QmglをVDDH、QmblhをVDDH、QmbllをVSSにする。QmghがVDDHになることによりパワースイッチ10がオフになる。QmglがVDDHになることによりパワースイッチ20のゲート電圧VgateがVDDHになりパワースイッチ20がオフになる。また、QmblhがVDDHになることによりPMOSFET261がオフ、QmbllがVSSになることによりPMOSFET262がオンになる。PMOSFET262がオンになると、パワースイッチ20の基板電圧VsubがVDDLになる。また、パワースイッチ10及びパワースイッチ20の両方がオフであるため、電力供給装置200の出力電圧VDDVはVSSになり、電源遮断モードになる。VDDHモードでは、PMU250は、QmghをVSS、QmglをVDDH、QmblhをVSS、QmbllをVDDHにする。QmghがVSSになることによりパワースイッチ10がオンになる。QmglがVDDHになることによりパワースイッチ20のゲート電圧VgateがVDDHになりパワースイッチ20がオフになる。また、QmblhがVSSになることによりPMOSFET261がオン、QmbllがVDDHになることによりPMOSFET262がオフになる。パワースイッチ10がオンになることにより電力供給装置200の出力電圧VDDVがVDDHになる。また、PMOSFET261がオンになると、パワースイッチ20の基板電圧VsubがVDDHになる。以上により、VDDHモードになる。以上のように、実施の形態2の電力供給装置200によれば、VDDLモード及び電源遮断モードにおけるパワースイッチ20の基板電圧VsubをVDDLにすることができる。ここで、比較例の電力供給装置1ではVDDLモード及び電源遮断モードにおけるパワースイッチ20の基板電圧VsubはVDDHである。このため、実施の形態2によれば、VDDLモード及び電源遮断モードにおけるパワースイッチ20の基板電圧VsubをVDDHからVDDLに低下させることができる。実施の形態2では、VDDHは1.2Vであり、VDDLは0.6Vである。従って、実施の形態2の電力供給装置200によれば、VDDLモードにおけるパワースイッチ20の基板電圧Vsubを低下させることにより、パワースイッチ20をオンにしているときのゲート基板間の電圧を低減することができる。この結果、パワースイッチ20の絶縁層に印加される電界が減少して、絶縁層の界面準位が増加しにくくなる。これにより、VDDLモードにおいて、パワースイッチ20におけるNBTIによる劣化を抑制することができる。これは、VDDLモードにおいて、パワースイッチ20の電界ストレスを低減したことによって得られる効果である。また、実施の形態2の電力供給装置200によれば、電源遮断モードにおけるパワースイッチ20の基板電圧Vsubを低下させることにより、パワースイッチ20をオフにしているときのゲート基板間の電圧を低減することができる。これにより、電源遮断モードにおいて、パワースイッチ20におけるTDDBによる劣化を抑制することができる。これは、電源遮断モードにおいて、パワースイッチ20の電界ストレスを低減したことによって得られる効果である。以上、実施の形態2によれば、VDDLモード及び電源遮断モードにおけるパワースイッチ20の基板電圧Vsubを低減することにより、信頼性を改善した電力供給装置200を提供することができる。なお、以上では、図8に示す基板電圧切替回路260が図9に示すPMOSFET261、26によって構築される形態について説明したが、同様の動作を行う回路であれば、基板電圧切替回路260の回路構成は他の構成であってもよい。<実施の形態3>図11は、実施の形態3の電力供給装置の回路構成を示す図である。実施の形態3の電力供給装置300は、パワースイッチ10、20、バッファ30、ゲート電圧切替回路140、基板電圧切替回路260、及びPMU350を含む。これらの構成要素のうち、比較例の電力供給装置1図1参照、実施の形態1の電力供給装置100図5参照、及び実施の形態2の電力供給装置200図8参照の構成要素と同様の構成要素には同一符号を付し、その説明を省略する。ゲート電圧切替回路140は、PMU350から入力される制御信号に基づき、高電圧ラインVDDH又は低電圧ラインVDDLのいずれか一方から供給される電圧をパワースイッチ20のゲートに入力する。基板電圧切替回路260は、PMU350から入力される制御信号に基づき、高電圧ラインVDDH又は低電圧ラインVDDLのいずれか一方から供給される電圧をパワースイッチ20の基板ボディ層に入力する。基板電圧切替回路260によってパワースイッチ20の基板ボディ層に入力される電圧により、パワースイッチ20の基板電圧Vsubが決定する。PMU350は、バッファ30、ゲート電圧切替回路140、及び基板電圧切替回路260に制御信号を入力する。PMU350は、ゲート電圧切替回路140がVDDLモードで接地電圧を出力し、VDDHモードで高電圧ラインVDDHから供給される電圧を出力し、電源遮断モードで低電圧ラインVDDLから供給される電圧を出力するように、ゲート電圧切替回路140に制御信号を入力する。また、PMU350は、基板電圧切替回路260がVDDLモード及び電源遮断モードで低電圧ラインVDDLから供給される電圧を出力し、VDDHモードで高電圧ラインVDDHから供給される電圧を出力するように、基板電圧切替回路260に制御信号を入力する。次に、図12を用いて、実施の形態3の電力供給装置300の具体的な回路構成について説明する。図12は、実施の形態3の電力供給装置300の詳細な回路構成を示す図である。図12は、図11に示すゲート電圧切替回路140を例示的な具体的な回路に置き換えた図である。電力供給装置300のゲート電圧切替回路140は、PMOSFET141、142、及びNMOSFET143を有する。これらは、実施の形態1のゲート電圧切替回路140のPMOSFET141、142、及びNMOSFET143と同様である。PMU350は、PMOSFET141、142、及びNMOSFET143のゲートに、それぞれ、制御信号Qmglh、Qmgll、及びQmglsを入力する。電力供給装置300の基板電圧切替回路260は、PMOSFET261、262を有する。PMOSFET261及び262は、ゲートがPMU350に接続されており、それぞれ、制御信号Qmglh、Qmgllが入力される。PMOSFET261、262は、実施の形態2の基板電圧切替回路260のPMOSFET261、262と同様である。なお、PMOSFET142は、第1スイッチ素子の一例であり、PMOSFET262は、第2スイッチ素子の一例である。PMOSFET142は、主経路が低電圧ラインVDDLとパワースイッチ20のゲートの間に接続され、制御端子ゲートがPMU350に接続されている。PMOSFET262は、主経路が低電圧ラインVDDLとパワースイッチ20の基板ボディ層の間に接続され、制御端子ゲートがPMU350に接続されている。次に、図13を用いて、実施の形態3の電力供給装置300の駆動パターンについて説明する。図13は、実施の形態3の電力供給装置300の駆動パターンを示す図である。図13には、VDDLモード、電源遮断モード、及びVDDHモードにおけるパワースイッチ10、20のオン/オフ、制御信号Qmgh、Qmgll、Qmglh、Qmgls、Qmblh、及びQmbllを示す。また、図13には、さらに、パワースイッチ20の基板電圧Vsub、電力供給装置300の出力電圧VDDV、及びパワースイッチ20のゲート電圧Vgateを示す。図13では、パワースイッチ10、20をそれぞれPSW10、PSW20と記す。また、高電圧ラインVDDHから供給される電力の電圧をVDDH、低電圧ラインVDDLから供給される電力の電圧をVDDLと記す。また、接地電位と、パワースイッチ10、20がともにオフのときの出力電圧VDDVとをともにVSSと記す。VDDLモードでは、PMU350は、QmghをVDDH、QmgllをVDDH、QmglhをVDDH、QmglsをVDDH、QmblhをVDDH、QmbllをVSSにする。QmghがVDDHになることによりパワースイッチ10がオフになる。QmgllがVDDHになることによりPMOSFET142がオフになる。QmglhがVDDHになることによりPMOSFET141がオフになる。QmglsがVDDHになることによりNMOSFET143がオンになる。これによりパワースイッチ20のゲート電圧VgateがVSSになり、パワースイッチ20がオンになる。また、QmblhがVDDHになることによりPMOSFET261がオフになる。QmbllがVSSになることによりPMOSFET262がオンになり、パワースイッチ20の基板電圧VsubがVDDLになる。パワースイッチ20がオンであるため、電力供給装置300の出力電圧VDDVはVDDLになり、VDDLモードになる。電源遮断モードでは、PMU350は、QmghをVDDH、QmgllをVSS、QmglhをVDDH、QmglsをVSS、QmblhをVDDH、QmbllをVSSにする。QmghがVDDHになることによりパワースイッチ10がオフになる。QmgllがVSSになることによりPMOSFET142がオンになる。QmglhがVDDHになることによりPMOSFET141がオフになる。QmglsがVSSになることによりNMOSFET143がオフになる。パワースイッチ20のゲート電圧VgateはVDDLになるため、パワースイッチ20はオフになる。また、QmblhがVDDHになることによりPMOSFET261がオフになる。QmbllがVSSになることによりPMOSFET262がオンになり、パワースイッチ20の基板電圧VsubがVDDLになる。パワースイッチ10及びパワースイッチ20の両方がオフであるため、電力供給装置300の出力電圧VDDVはVSSになり、電源遮断モードになる。VDDHモードでは、PMU350は、QmghをVSS、QmgllをVDDH、QmglhをVSS、QmglsをVSS、QmblhをVSS、QmbllをVDDHにする。QmghがVSSになることによりパワースイッチ10がオンになる。QmgllがVDDHになることによりPMOSFET142がオフになる。QmglhがVSSになることによりPMOSFET141がオンになる。QmglsがVSSになることによりNMOSFET143がオフになる。これによりパワースイッチ20のゲート電圧VgateがVDDHになり、パワースイッチ20がオフになる。また、QmblhがVSSになることによりPMOSFET261がオンになり、QmbllがVDDHになることによりPMOSFET262がオフになる。これにより、パワースイッチ20の基板電圧VsubがVDDHになる。パワースイッチ10がオンであるため、電力供給装置300の出力電圧VDDVはVDDHになり、VDDHモードになる。以上のように、実施の形態3の電力供給装置300によれば、VDDLモード及び電源遮断モードにおけるパワースイッチ20の基板電圧VsubをVDDLに低減できるとともに、電源遮断モードにおけるパワースイッチ20のゲート電圧VgateをVDDLに低減できる。ここで、比較例の電力供給装置1ではVDDLモード及び電源遮断モードにおけるパワースイッチ20の基板電圧VsubはVDDHである。このため、実施の形態3によれば、VDDLモード及び電源遮断モードにおけるパワースイッチ20の基板電圧VsubをVDDHからVDDLに低下させることができる。実施の形態3では、VDDHは1.2Vであり、VDDLは0.6Vである。従って、実施の形態3の電力供給装置300によれば、VDDLモードにおけるパワースイッチ20の基板電圧Vsubを低下させることにより、パワースイッチ20をオンにしているときのゲート基板間の電圧を低減することができる。この結果、パワースイッチ20がオンのときに、パワースイッチ20の絶縁層に印加される電界が減少して、絶縁層の界面準位が増加しにくくなる。これにより、VDDLモードにおいて、パワースイッチ20におけるNBTIによる劣化を抑制することができる。これは、VDDLモードにおいて、パワースイッチ20の電界ストレスを低減したことによって得られる効果である。また、実施の形態3の電力供給装置300によれば、電源遮断モードにおけるパワースイッチ20の基板電圧Vsubを低下させることにより、パワースイッチ20をオフにしているときのゲート基板間の電圧を低減することができる。これにより、電源遮断モードにおいて、パワースイッチ20におけるTDDBによる劣化を抑制することができる。これは、電源遮断モードにおいて、パワースイッチ20の電界ストレスを低減したことによって得られる効果である。また、比較例の電力供給装置1では電源遮断モードにおけるパワースイッチ20のゲート電圧VgateはVDDHであるため、実施の形態3によれば、電源遮断モードにおけるパワースイッチ20のゲート電圧VgateをVDDHからVDDLに低下させることができる。従って、実施の形態3の電力供給装置300によれば、電源遮断モードにおけるパワースイッチ20のゲート電圧Vgateを低下させることにより、パワースイッチ20をオフにしているときのゲートドレイン間の電圧を低減することができる。これにより、電源遮断モードにおいて、パワースイッチ20におけるTDDBによる劣化を抑制することができる。これは、電源遮断モードにおいて、パワースイッチ20の電界ストレスを低減したことによって得られる効果である。以上、実施の形態3によれば、VDDLモード及び電源遮断モードにおけるパワースイッチ20の基板電圧Vsubと、電源遮断モードにおけるパワースイッチ20のゲート電圧Vgateとを低減することにより、信頼性を改善した電力供給装置300を提供することができる。なお、以上では、図11に示すゲート電圧切替回路140及び基板電圧切替回路260が、それぞれ、図12に示すPMOSFET141、142、NMOSFET143、及び、PMOSFET261、262によって構築される形態について説明した。しかしながら、同様の動作を行う回路であれば、ゲート電圧切替回路140及び/又は基板電圧切替回路260の回路構成は他の構成であってもよい。<実施の形態4>図14は、実施の形態4の電力供給装置の回路構成を示す図である。実施の形態4の電力供給装置400は、パワースイッチ10、20、バッファ30、ゲート電圧切替回路140、PMU450、及び基板電圧切替回路460を含む。これらの構成要素のうち、比較例の電力供給装置1図1参照、実施の形態1の電力供給装置100図5参照、実施の形態2の電力供給装置200図8参照、及び実施の形態3の電力供給装置300図11参照の構成要素と同様の構成要素には同一符号を付し、その説明を省略する。ゲート電圧切替回路140は、PMU450から入力される制御信号に基づき、高電圧ラインVDDH又は低電圧ラインVDDLのいずれか一方から供給される電圧をパワースイッチ20のゲートに入力する。基板電圧切替回路460は、PMU450から入力される制御信号に基づき、VDDHモードにおいて、高電圧ラインVDDHから供給される電圧をパワースイッチ20の基板ボディ層に入力する。また、基板電圧切替回路460は、PMU450から入力される制御信号に基づき、電源遮断モードにおいて、低電圧ラインVDDLから供給される電圧パワースイッチ20の基板ボディ層に入力する。また、基板電圧切替回路460は、PMU450から入力される制御信号に基づき、VDDLモードにおいて、低電圧ラインVDDLから供給される電圧を降圧してパワースイッチ20の基板ボディ層に入力する。このように、基板電圧切替回路460は、VDDLモードにおいて、低電圧ラインVDDLから供給される電圧を降圧してパワースイッチ20の基板ボディ層に入力する点が、実施の形態2、3の基板電圧切替回路260と異なる。基板電圧切替回路460によってパワースイッチ20の基板ボディ層に入力される電圧により、パワースイッチ20の基板電圧Vsubが決定する。PMU450は、バッファ30、ゲート電圧切替回路140、及び基板電圧切替回路460に制御信号を入力する。PMU450は、ゲート電圧切替回路140がVDDLモードで接地電圧を出力し、VDDHモードで高電圧ラインVDDHから供給される電圧を出力し、電源遮断モードで低電圧ラインVDDLから供給される電圧を出力するように、ゲート電圧切替回路140に制御信号を入力する。また、PMU450は、基板電圧切替回路460が電源遮断モードで低電圧ラインVDDLから供給される電圧を出力し、VDDHモードで高電圧ラインVDDHから供給される電圧を出力するように、基板電圧切替回路460に制御信号を入力する。また、PMU450は、基板電圧切替回路460がVDDLモードで低電圧ラインVDDLから供給される電圧を降圧して出力するように、基板電圧切替回路460に制御信号を入力する。次に、図15を用いて、実施の形態4の電力供給装置400の具体的な回路構成について説明する。図15は、実施の形態4の電力供給装置400の詳細な回路構成を示す図である。図15は、図14に示すゲート電圧切替回路140を例示的な具体的な回路に置き換えた図である。電力供給装置400のゲート電圧切替回路140は、PMOSFET141、142、及びNMOSFET143を有する。これらは、実施の形態1、3のゲート電圧切替回路140のPMOSFET141、142、及びNMOSFET143と同様である。PMU450は、PMOSFET141、142、及びNMOSFET143のゲートに、それぞれ、制御信号Qmglh、Qmgll、及びQmglsを入力する。電力供給装置400の基板電圧切替回路460は、PMOSFET461、462、463、及び分圧回路464を有する。PMOSFET461及び462は、ゲートがPMU450に接続されており、それぞれ、制御信号Qmglh、Qmgllが入力される。PMOSFET461、462は、実施の形態2、3の基板電圧切替回路260のPMOSFET261、262と同様に、高電圧ラインVDDH、低電圧ラインVDDL、及びパワースイッチ20のゲートの間で接続されている。なお、PMOSFET142は、第1スイッチ素子の一例であり、PMOSFET462は、第2スイッチ素子の一例である。PMOSFET142は、主経路が低電圧ラインVDDLとパワースイッチ20のゲートの間に接続され、制御端子ゲートがPMU450に接続されている。PMOSFET462は、主経路が低電圧ラインVDDLとパワースイッチ20の基板ボディ層の間に接続され、制御端子ゲートがPMU450に接続されている。PMOSFET463は、ゲートがPMU450に接続され、ソースが分圧回路464の中点464Cに接続され、ドレインがパワースイッチ20の基板ボディ層に接続されている。PMOSFET463のソースは、分圧回路464の抵抗器464Aを介して、低電圧ラインVDDLに接続されている。PMOSFET463は、第3スイッチ素子の一例であり、主経路が分圧回路464の中点464Cと、パワースイッチ20の基板ボディ層との間に接続され、制御端子ゲートがPMU450に接続されている。分圧回路464は、低電圧ラインVDDLと接地との間に接続されており、抵抗器464A、464Bを有する。抵抗器464Aと464Bは直列に接続されており、分圧回路を構築している。抵抗器464A、464Bの中点464Cは、PMOSFET463のソースに接続されている。ここで、パワースイッチ20のボディ層n層とソースp層との間、及び、ボディ層n層とドレインp層との間に、それぞれpn接合によるダイオードがあると考え、ダイオードの閾値電圧がVthdであるとする。この場合に、分圧回路464は、PMOSFET463がオンになったときに、中点464Cにおける電位Vrefが次式1を満たすように、抵抗器464A、464Bの抵抗値が設定されている。VDDL-Vthd<Vref<VDDL1VrefとVDDLとの電位差がVthd以上の場合は、VDDLモード時において、パワースイッチ20の基板とドレインの間のダイオード電流リーク電流が急激に増加してしまい、無駄な電流消費が発生してしまう。このため、VDDL-Vthd<Vrefが成立するようにしている。また、分圧回路464は低電圧ラインVDDLの出力電圧VDDLを分圧するため、Vref<VDDLが成立する。次に、図16を用いて、実施の形態4の電力供給装置400の駆動パターンについて説明する。図16は、実施の形態4の電力供給装置400の駆動パターンを示す図である。図16には、VDDLモード、電源遮断モード、及びVDDHモードにおけるパワースイッチ10、20のオン/オフ、制御信号Qmgh、Qmgll、Qmglh、Qmgls、Qmblh、Qmbll、及びQmblrを示す。また、図16には、さらに、パワースイッチ20の基板電圧Vsub、電力供給装置400の出力電圧VDDV、及びパワースイッチ20のゲート電圧Vgateを示す。図16では、パワースイッチ10、20をそれぞれPSW10、PSW20と記す。また、高電圧ラインVDDHから供給される電力の電圧をVDDH、低電圧ラインVDDLから供給される電力の電圧をVDDLと記す。また、接地電位と、パワースイッチ10、20がともにオフのときの出力電圧VDDVとをともにVSSと記す。VDDLモードでは、PMU450は、QmghをVDDH、QmgllをVDDH、QmglhをVDDH、QmglsをVDDH、QmblhをVDDH、QmbllをVDDH、QmblrをVSSにする。QmghがVDDHになることによりパワースイッチ10がオフになる。QmgllがVDDHになることによりPMOSFET142がオフになる。QmglhがVDDHになることによりPMOSFET141がオフになる。QmglsがVDDHになることによりNMOSFET143がオンになる。これによりパワースイッチ20のゲート電圧VgateがVSSになり、パワースイッチ20がオンになる。また、QmblhがVDDHになることによりPMOSFET461がオフになり、QmbllがVDDHになることによりPMOSFET462がオフになる。QmblrがVSSになることにより、PMOSFET463がオンになり、パワースイッチ20の基板電圧VsubがVrefになる。パワースイッチ20がオンであるため、電力供給装置400の出力電圧VDDVはVDDLになり、VDDLモードになる。電源遮断モードでは、PMU450は、QmghをVDDH、QmgllをVSS、QmglhをVDDH、QmglsをVSS、QmblhをVDDH、QmbllをVSS、QmblrをVDDHにする。QmghがVDDHになることによりパワースイッチ10がオフになる。QmgllがVSSになることによりPMOSFET142がオンになる。QmglhがVDDHになることによりPMOSFET141がオフになる。QmglsがVSSになることによりNMOSFET143がオフになる。パワースイッチ20のゲート電圧VgateはVDDLになるため、パワースイッチ20はオフになる。また、QmblhがVDDHになることによりPMOSFET461がオフになる。QmbllがVSSになることによりPMOSFET462がオンになり、パワースイッチ20の基板電圧VsubがVDDLになる。QmblrがVDDHになることによりPMOSFET463はオフになる。パワースイッチ10及びパワースイッチ20の両方がオフであるため、電力供給装置400の出力電圧VDDVはVSSになり、電源遮断モードになる。VDDHモードでは、PMU450は、QmghをVSS、QmgllをVDDH、QmglhをVSS、QmglsをVSS、QmblhをVSS、QmbllをVDDH、QmblrをVDDHにする。QmghがVSSになることによりパワースイッチ10がオンになる。QmgllがVDDHになることによりPMOSFET142がオフになる。QmglhがVSSになることによりPMOSFET141がオンになる。QmglsがVSSになることによりNMOSFET143がオフになる。これによりパワースイッチ20のゲート電圧VgateがVDDHになり、パワースイッチ20がオフになる。また、QmblhがVSSになることによりPMOSFET461がオンになり、QmbllがVDDHになることによりPMOSFET462がオフになる。これにより、パワースイッチ20の基板電圧VsubがVDDHになる。なお、QmblrがVDDHになることによりPMOSFET463はオフになる。パワースイッチ10がオンであるため、電力供給装置400の出力電圧VDDVはVDDHになり、VDDHモードになる。以上のように、実施の形態4の電力供給装置400によれば、電源遮断モードにおけるパワースイッチ20の基板電圧VsubをVDDLできるとともに、電源遮断モードにおけるパワースイッチ20のゲート電圧VgateをVDDLにできる。また、VDDLモードにおけるパワースイッチ20の基板電圧VsubをVDDLを分圧回路464で分圧したVrefに低減できる。ここで、比較例の電力供給装置1ではVDDLモード及び電源遮断モードにおけるパワースイッチ20の基板電圧VsubはVDDHである。このため、実施の形態4によれば、電源遮断モードにおけるパワースイッチ20の基板電圧VsubをVDDHからVrefに低下させることができる。従って、実施の形態4の電力供給装置400によれば、VDDLモードにおけるパワースイッチ20の基板電圧Vsubを低下させることにより、パワースイッチ20をオンにしているときのゲート基板間の電圧を低減することができる。この結果、パワースイッチ20がオンのときに、パワースイッチ20の絶縁層に印加される電界が減少して、絶縁層の界面準位が増加しにくくなる。これにより、VDDLモードにおいて、パワースイッチ20におけるNBTIによる劣化を抑制することができる。これは、VDDLモードにおいて、パワースイッチ20の電界ストレスを低減したことによって得られる効果である。ここで、実施の形態4の電力供給装置400では、VDDLモードにおいて、パワースイッチ20の基板電圧VsubをVDDLを分圧回路464で分圧したVrefに低減しているため、NBTIによるパワースイッチ20の劣化を抑制する効果は、実施の形態3の電力供給装置300よりも大きい。また、実施の形態4の電力供給装置400によれば、電源遮断モードにおけるパワースイッチ20の基板電圧Vsubを低下させることにより、パワースイッチ20をオフにしているときのゲート基板間の電圧を低減することができる。これにより、電源遮断モードにおいて、パワースイッチ20におけるTDDBによる劣化を抑制することができる。これは、電源遮断モードにおいて、パワースイッチ20の電界ストレスを低減したことによって得られる効果である。また、実施の形態4によれば、電源遮断モードにおけるパワースイッチ20のゲート電圧Vgateを比較例におけるVDDHからVDDLに低下させることができる。従って、実施の形態4の電力供給装置400によれば、電源遮断モードにおけるパワースイッチ20のゲート電圧Vgateを低下させることにより、パワースイッチ20をオフにしているときのゲートドレイン間の電圧を低減することができる。これにより、電源遮断モードにおいて、パワースイッチ20におけるTDDBによる劣化を抑制することができる。これは、電源遮断モードにおいて、パワースイッチ20の電界ストレスを低減したことによって得られる効果である。また、実施の形態4では、上述のようにVDDLモードにおいてパワースイッチ20の基板電圧Vsubを低下させることができるので、パワースイッチ20のオン抵抗を小さくすることができる。これにより、パワースイッチ20の小型化を図ることができる。また、上述のようにVDDLモードにおいてパワースイッチ20の基板電圧Vsubを低下させることができるので、パワースイッチ20の絶縁層に印加される電界がさらに減少して、絶縁層の界面準位がさらに増加しにくくなり、NBTIによるパワースイッチ20の劣化がより抑制される。以上、実施の形態4によれば、VDDLモード及び電源遮断モードにおけるパワースイッチ20の基板電圧Vsubと、電源遮断モードにおけるパワースイッチ20のゲート電圧Vgateとを低減することにより、信頼性を改善した電力供給装置400を提供することができる。<実施の形態5>図17は、実施の形態5の電力供給装置の回路構成を示す図である。実施の形態5の電力供給装置500は、パワースイッチ10、520、バッファ30、ゲート電圧切替回路140、及びPMU550を含む。これらの構成要素のうち、比較例の電力供給装置1図1参照、及び、実施の形態1の電力供給装置100図5参照の構成要素と同様の構成要素には同一符号を付し、その説明を省略する。パワースイッチ520は、ボディ層とゲートが接続されている点が、実施の形態1のパワースイッチ20と異なる。パワートランジスタ520は、制御端子と基板部が接続された第2トランジスタの一例である。ゲート電圧切替回路140は、高電圧ラインVDDH及び低電圧ラインVDDLに接続されており、PMU550から入力される制御信号に基づき、高電圧ラインVDDH又は低電圧ラインVDDLのいずれか一方から供給される電圧をパワースイッチ520のゲートに入力する。PMU550は、バッファ30とゲート電圧切替回路140に制御信号を入力する。PMU550は、ゲート電圧切替回路140がVDDLモードで接地電圧を出力し、VDDHモードで高電圧ラインVDDHから供給される電圧を出力し、電源遮断モードで低電圧ラインVDDLから供給される電圧を出力するように、ゲート電圧切替回路140に制御信号を入力する。次に、図18を用いて、実施の形態5の電力供給装置500の具体的な回路構成について説明する。図18は、実施の形態5の電力供給装置500の詳細な回路構成を示す図である。図18は、図17に示すゲート電圧切替回路140を例示的な具体的な回路に置き換えた図である。電力供給装置500のゲート電圧切替回路140は、PMOSFET141、142、及びNMOSFETNtypeMetalOxideSiliconFieldEffectTransistor143を有する。PMOSFET141、142、及びNMOSFET143のゲートは、PMU550に接続されている。PMOSFET141は、ソースが高電圧ラインVDDHに接続され、ドレインがパワースイッチ520のゲートに接続される。PMOSFET142は、ソースが低電圧ラインVDDLに接続され、ドレインがパワースイッチ520のゲートに接続される。NMOSFET143は、ソースが接地され、ドレインがパワースイッチ520のゲートに接続される。PMU550は、PMOSFET141、142、及びNMOSFET143のゲートに、それぞれ、制御信号Qmglh、Qmgll、及びQmglsを入力する。次に、図19を用いて、実施の形態5の電力供給装置500の駆動パターンについて説明する。図19は、実施の形態5の電力供給装置500の駆動パターンを示す図である。図19には、VDDLモード、電源遮断モード、及びVDDHモードにおけるパワースイッチ10、520のオン/オフ、制御信号Qmgh、Qmglh、Qmgll、及びQmglsを示す。また、図19には、さらに、パワースイッチ520の基板電圧Vsub、電力供給装置500の出力電圧VDDV、及びパワースイッチ520のゲート電圧Vgateを示す。図19では、パワースイッチ10、520をそれぞれPSW10、PSW520と記す。また、高電圧ラインVDDHから供給される電力の電圧をVDDH、低電圧ラインVDDLから供給される電力の電圧をVDDLと記す。また、接地電位と、パワースイッチ10、520がともにオフのときの出力電圧VDDVとをともにVSSと記す。VDDLモードでは、PMU550は、QmghをVDDH、QmgllをVDDH、QmglhをVDDH、QmglsをVDDHにする。QmghがVDDHになることによりパワースイッチ10がオフ、QmgllがVDDHになることによりPMOSFET142がオフになる。また、QmglhがVDDHになることによりPMOSFET141がオフ、QmglsがVDDHになることによりNMOSFET143がオンになる。NMOSFET143がオンになると、パワースイッチ520のゲート電圧VgateがVSSになり、パワースイッチ520がオンになる。これにより、電力供給装置500の出力電圧VDDVがVDDLになり、VDDLモードになる。また、パワースイッチ520のゲート電圧VgateがVSSになることにより、パワースイッチ520のゲートと接続されているパワースイッチ520の基板の電圧VsubはVSSになる。電源遮断モードでは、PMU550は、QmghをVDDH、QmgllをVSS、QmglhをVDDH、QmglsをVSSにする。QmghがVDDHになることによりパワースイッチ10がオフ、QmgllがVSSになることによりPMOSFET142がオンになる。また、QmglhがVDDHになることによりPMOSFET141がオフ、QmglsがVSSになることによりNMOSFET143がオフになる。PMOSFET142がオンになると、パワースイッチ520のゲート電圧VgateがVDDLになり、パワースイッチ520がオフになる。また、パワースイッチ520のゲート電圧VgateがVDDLになることにより、パワースイッチ520のゲートと接続されているパワースイッチ520の基板の電圧VsubはVDDLになる。このとき、パワースイッチ10及びパワースイッチ520の両方がオフであるため、電力供給装置500の出力電圧VDDVはVSSになり、電源遮断モードになる。VDDHモードでは、PMU550は、QmghをVSS、QmgllをVDDH、QmglhをVSS、QmglsをVSSにする。QmghがVSSになることによりパワースイッチ10がオン、QmgllがVDDHになることによりPMOSFET142がオフになる。また、QmglhがVSSになることによりPMOSFET141がオン、QmglsがVSSになることによりNMOSFET143がオフになる。PMOSFET141がオンになると、パワースイッチ520のゲート電圧VgateがVDDHになり、パワースイッチ520がオフになる。また、パワースイッチ520のゲート電圧VgateがVDDHになることにより、パワースイッチ520のゲートと接続されているパワースイッチ520の基板の電圧VsubはVDDHになる。このとき、パワースイッチ10がオンであるため、電力供給装置500の出力電圧VDDVはVDDHになり、VDDHモードになる。以上のように、実施の形態5の電力供給装置500によれば、電源遮断モードにおけるパワースイッチ520の基板電圧VsubをVDDLできるとともに、電源遮断モードにおけるパワースイッチ520のゲート電圧VgateをVDDLにできる。また、VDDLモードにおけるパワースイッチ520の基板電圧VsubをVSSに低減できる。ここで、比較例の電力供給装置1ではVDDLモード及び電源遮断モードにおけるパワースイッチ20の基板電圧VsubはVDDHである。このため、実施の形態5によれば、電源遮断モードにおけるパワースイッチ520の基板電圧VsubをVDDHからVSSに低下させることができる。従って、実施の形態5の電力供給装置500によれば、VDDLモードにおけるパワースイッチ520の基板電圧Vsubを低下させることにより、パワースイッチ520をオンにしているときのゲート基板間の電圧を低減することができる。この結果、パワースイッチ520がオンのときに、パワースイッチ520の絶縁層に印加される電界が減少して、絶縁層の界面準位が増加しにくくなる。これにより、VDDLモードにおいて、パワースイッチ520におけるNBTIによる劣化を抑制することができる。これは、VDDLモードにおいて、パワースイッチ520の電界ストレスを低減したことによって得られる効果である。ここで、実施の形態5の電力供給装置500では、VDDLモードにおいて、パワースイッチ520の基板電圧VsubをVDDLをVSSに低減しているため、NBTIによるパワースイッチ520の劣化を抑制する効果は、実施の形態3の電力供給装置300よりも大きい。また、実施の形態5の電力供給装置500によれば、電源遮断モードにおけるパワースイッチ520の基板電圧Vsubを低下させることにより、パワースイッチ520をオフにしているときのゲート基板間の電圧を低減することができる。これにより、電源遮断モードにおいて、パワースイッチ520におけるTDDBによる劣化を抑制することができる。これは、電源遮断モードにおいて、パワースイッチ520の電界ストレスを低減したことによって得られる効果である。また、実施の形態5によれば、電源遮断モードにおけるパワースイッチ520のゲート電圧Vgateを比較例におけるVDDHからVDDLに低下させることができる。従って、実施の形態5の電力供給装置500によれば、電源遮断モードにおけるパワースイッチ520のゲート電圧Vgateを低下させることにより、パワースイッチ520をオフにしているときのゲートドレイン間の電圧を低減することができる。これにより、電源遮断モードにおいて、パワースイッチ520におけるTDDBによる劣化を抑制することができる。これは、電源遮断モードにおいて、パワースイッチ520の電界ストレスを低減したことによって得られる効果である。以上、実施の形態5によれば、VDDLモード及び電源遮断モードにおけるパワースイッチ520の基板電圧Vsubと、電源遮断モードにおけるパワースイッチ520のゲート電圧Vgateとを低減することにより、信頼性を改善した電力供給装置500を提供することができる。以上、本発明の例示的な実施の形態の電力供給装置、及び、電子装置について説明したが、本発明は、具体的に開示された実施の形態に限定されるものではなく、特許請求の範囲から逸脱することなく、種々の変形や変更が可能である。以上の実施の形態に関し、さらに以下の付記を開示する。付記1高電圧電源又は低電圧電源から負荷回路に電力を供給する電力供給装置において、前記高電圧電源に接続される第1電源線と前記負荷回路との間に主経路が接続される第1トランジスタと、前記低電圧電源に接続される第2電源線と前記負荷回路との間に主経路が接続される第2トランジスタと、前記第1トランジスタ又は前記第2トランジスタの駆動制御を行う制御部と、前記制御部によって駆動され、前記第1電源線及び前記第2電源線から前記負荷回路への電力供給を遮断する電源遮断時、又は、前記第2電源線から前記負荷回路に電力を供給する低電圧電力供給時に、前記第2トランジスタの制御端子電圧又は基板電圧を前記低電圧電源の出力電圧以下に低下させる電圧切替回路とを含む、電力供給装置。付記2前記電圧切替回路は、前記第2電源線と前記第2トランジスタの制御端子との間に主経路が接続されるスイッチ素子を有し、前記スイッチ素子は、前記制御部により、前記電源遮断時にオンにされる、付記1記載の電力供給装置。付記3前記第2トランジスタの前記制御端子と、前記第2トランジスタの基板部は接続されている、付記2記載の電力供給装置。付記4前記電圧切替回路は、前記第2電源線と前記第2トランジスタの基板部との間に主経路が接続されるスイッチ素子を有し、前記スイッチ素子は、前記制御部により、前記低電圧電力供給時にオンにされるとともに、前記電源遮断時にオンにされる、付記1記載の電力供給装置。付記5前記電圧切替回路は、前記第2電源線と前記第2トランジスタの制御端子との間に主経路が接続される第1スイッチ素子と、前記第2電源線と前記第2トランジスタの基板部との間に主経路が接続される第2スイッチ素子とを有し、前記第1スイッチ素子は、前記制御部により、前記電源遮断時にオンにされ、前記第2スイッチ素子は、前記制御部により、前記低電圧電力供給時にオンにされるとともに、前記電源遮断時にオンにされる、付記1記載の電力供給装置。付記6前記電圧切替回路は、前記第2電源線と前記第2トランジスタの制御端子との間に主経路が接続される第1スイッチ素子と、前記第2電源線と前記第2トランジスタの基板部との間に主経路が接続される第2スイッチ素子と、前記第2電源線によって供給される低電圧電源を分圧する分圧回路と、前記分圧回路の中点と、前記第2トランジスタの基板部との間に主経路が接続される第3スイッチ素子とを有し、前記第1スイッチ素子は、前記制御部により、前記電源遮断時にオンにされ、前記第2スイッチ素子は、前記制御部により、前記電源遮断時にオンにされ、前記第3スイッチ素子は、前記制御部により、前記低電圧電力供給時にオンにされる、付記1記載の電力供給装置。付記7前記分圧回路の前記中点の電圧は、前記第2電源線の供給電圧より低く、かつ、前記供給電圧から前記第2トランジスタのボディ部と電流入出力端子との間の閾値電圧を引いた電圧より高い、付記6記載の電力供給装置。付記8付記1乃至7のいずれか一項記載の電力供給装置と、前記電力供給装置から電力供給を受ける負荷回路とを含む、電子装置。