"第1及び第2の内部電極を含み前記第1及び第2の内部電極が誘電体層を介して隣接するように積層される第1のコンデンサ部と、第3及び第4の内部電極を含み前記第3及び第4の内部電極が誘電体層を介して隣接するように積層される第2のコンデンサ部とを有するコンデンサ素体と、前記コンデンサ素体の外表面に配置され、且つ、前記第1の内部電極に接続される第1の端子部と、前記コンデンサ素体の外表面に配置され、且つ、前記第2の内部電極に接続される第2の端子部と、前記コンデンサ素体の外表面に配置され、且つ、前記第3の内部電極に接続される第3の端子部と、前記コンデンサ素体の外表面に配置され、且つ、前記第4の内部電極に接続される第4の端子部と、を備え、前記第1及び第2の端子部の少なくとも一方が、前記第3及び第4の端子部よりも電気抵抗が高い高抵抗部を有していることを特徴とする積層コンデンサ。前記第1~第4の端子部それぞれは第1~第4の端子電極から構成されており、前記第1及び第3の端子電極が同極性となるように接続し且つ前記第2及び第4の端子部が同極性となるように接続する実装構造、又は、前記第1及び第4の端子電極が同極性となるように接続し且つ前記第2及び第3の端子部が同極性となるように接続する実装構造に用いられることを特徴とする請求項1に記載の積層コンデンサ。前記第1及び第2のコンデンサ部の境界域において、前記第1のコンデンサ部の前記第2のコンデンサ部寄りの前記第1又は第2の内部電極と、前記第2のコンデンサ部の前記第1のコンデンサ部寄りの前記第3又は第4の内部電極とが同極性となるように接続されることを特徴とする請求項2に記載の積層コンデンサ。前記第1のコンデンサ部と2つの前記第2のコンデンサ部とが積層方向においてサンドイッチ構造となっていることを特徴とする請求項1~3の何れか一項に記載の積層コンデンサ。前記コンデンサ素体は直方体形状を呈しており、前記第1及び第2の端子電極が前記コンデンサ素体の長手方向の側面に配置されていることを特徴とする請求項1~4の何れか一項に記載の積層コンデンサ。前記第1及び第2のコンデンサ部のうち静電容量が小さい方のコンデンサ部が実装面側に配置されていることを特徴とする請求項1~5の何れか一項に記載の積層コンデンサ。前記第1のコンデンサ部の静電容量が前記第2のコンデンサ部の静電容量よりも大きいことを特徴とする請求項1~6の何れか一項に記載の積層コンデンサ。前記第2のコンデンサ部の静電容量が前記第1のコンデンサ部の静電容量よりも大きいことを特徴とする請求項1~6の何れか一項に記載の積層コンデンサ。前記第1及び第3の端子部が第1の一体型端子電極に統合され、且つ、前記第2及び第4の端子部が第2の一体型端子電極に統合されていることを特徴とする請求項1に記載の積層コンデンサ。前記第1及び第3の内部電極と前記第2及び第4の内部電極の少なくとも一方の組の内部電極が積層方向における同一面上に配置されていることを特徴とする請求項9に記載の積層コンデンサ。前記コンデンサ素体は、第5及び第6の内部電極を含み前記第5及び第6の内部電極が誘電体層を介して隣接するように積層される第3のコンデンサ部を更に有し、前記第1~第3のコンデンサ部の静電容量が、前記第2のコンデンサ部、前記第1のコンデンサ部及び前記第3のコンデンサ部の順に小さくなることを特徴とする請求項9又は10に記載の積層コンデンサ。前記コンデンサ素体に含まれる第5の内部電極に接続される第5の端子部を更に備えており、前記第1の端子部は、直方体形状を呈する前記コンデンサ素体の長手方向の側面であって前記第3及び第5の端子部の間に配置されていることを特徴とする請求項9~11の何れか一項に記載の積層コンデンサ。上記特許文献1に記載の積層コンデンサは、例えばICIntegratedCircuit:集積回路におけるデカップリングコンデンサとして用いられる。このような積層コンデンサは、ESREquivalentSeriesResistance:等価直列抵抗の制御を広い周波数帯域において実現することが要求されている。本発明は、上記課題を解決するためになされたものであり、広い周波数帯域においてESRを制御することができる積層コンデンサを提供することを目的とする。上記課題を解決するため、本発明に係る積層コンデンサは、第1及び第2の内部電極を含み第1及び第2の内部電極が誘電体層を介して隣接するように積層される第1のコンデンサ部と第3及び第4の内部電極を含み第3及び第4の内部電極が誘電体層を介して隣接するように積層される第2のコンデンサ部とを有するコンデンサ素体と、コンデンサ素体の外表面に配置され且つ第1の内部電極に接続される第1の端子部と、コンデンサ素体の外表面に配置され且つ第2の内部電極に接続される第2の端子部と、コンデンサ素体の外表面に配置され且つ第3の内部電極に接続される第3の端子部と、コンデンサ素体の外表面に配置され且つ第4の内部電極に接続される第4の端子部とを備えている。この積層コンデンサでは、第1及び第2の端子部の少なくとも一方が、第3及び第4の端子部よりも電気抵抗が高い高抵抗部を有している。本発明に係る積層コンデンサでは、第1のコンデンサ部を構成する内部電極に接続される第1及び第2の端子部の少なくとも一方が、第3及び第4の端子部よりも電気抵抗が高い高抵抗部を有している。この場合、高抵抗部を有する端子部及び第1のコンデンサ部によって構成される集合体を、ESR値が制御可能なESR制御コンデンサ部とすることができるので、一般コンデンサ部とESR制御コンデンサ部とを備えた複合コンデンサを形成することができる。そして、このような複合コンデンサを、一般コンデンサ部とESR制御コンデンサ部とが並列になるように回路基板等に実装すると、広い周波数帯域でESR値を制御することが可能となる。上述した積層コンデンサでは、第1~第4の端子部それぞれは第1~第4の端子電極から構成されており、当該コンデンサを、第1及び第3の端子電極が同極性となるように接続し且つ第2及び第4の端子部が同極性となるように接続する実装構造、又は、第1及び第4の端子電極が同極性となるように接続し且つ第2及び第3の端子部が同極性となるように接続する実装構造に用いることが好ましい。この場合、第1及び第2のコンデンサ部に分離しているので、第1及び第3の端子電極が同極性となるように接続するか、又は、第1及び第4の端子電極が同極性となるように接続するかの何れであっても、静電容量を生じさせることができる。上述した積層コンデンサでは、第1及び第2のコンデンサ部の境界域において、第1のコンデンサ部の第2のコンデンサ部寄りの第1又は第2の内部電極と、第2のコンデンサ部の第1のコンデンサ部寄りの第3又は第4の内部電極とが同極性となるように接続されることが好ましい。この場合、2つのESR成分を結合させることなく分離することができるので、特定の周波数帯域のESR成分を制御することが可能となる。上述した積層コンデンサでは、第1のコンデンサ部と2つの第2のコンデンサ部とが積層方向においてサンドイッチ構造となっていることが好ましい。この場合、積層コンデンサが対称構造となるので、実装方向性がなくなり、また、特性変動を少なくすることができる。上述した積層コンデンサでは、コンデンサ素体は直方体形状を呈しており、第1及び第2の端子電極がコンデンサ素体の長手方向の側面に配置されていることが好ましい。この場合、第1及び第2の端子電極が高抵抗部を確実に有するように、これら端子電極を形成することができる。上述した積層コンデンサでは、第1及び第2のコンデンサ部のうち静電容量が小さい方のコンデンサ部が実装面側に配置されていることが好ましい。この場合、ESLEquivalentSeriesInductance:等価直列インダクタンスの低減化を図ることができる。上述した積層コンデンサにおいて、第1のコンデンサ部の静電容量が第2のコンデンサ部の静電容量よりも大きくなるようにしてもよい。この場合、低周波帯域において高ESRとすることができる。上述した積層コンデンサにおいて、第2のコンデンサ部の静電容量が第1のコンデンサ部の静電容量よりも大きくなるようにしてもよい。この場合、高周波帯域において高ESRとすることができる。上述した積層コンデンサでは、第1及び第3の端子部が第1の一体型端子電極に統合され、且つ、第2及び第4の端子部が第2の一体型端子電極に統合されていることが好ましい。この場合、第1~第4の端子部を2つの端子電極に統合しているため、実装の際の接続間違いを防止できる。また、2つの端子電極となるため、コンデンサとしての製造が容易となる。上述した積層コンデンサでは、第1及び第3の内部電極と第2及び第4の内部電極の少なくとも一方の組の内部電極が積層方向における同一面上に配置されていることが好ましい。この場合、2種類の内部電極を同一面上に配置するので、積層数を低減することが可能となる。上述した積層コンデンサでは、コンデンサ素体は、第5及び第6の内部電極を含み第5及び第6の内部電極が誘電体層を介して隣接するように積層される第3のコンデンサ部を更に有し、第1~第3のコンデンサ部の静電容量が、第2のコンデンサ部、第1のコンデンサ部及び第3のコンデンサ部の順に小さくなることが好ましい。この場合、中間帯域において高ESRとすることができる。上述した積層コンデンサでは、コンデンサ素体に含まれる第5の内部電極に接続される第5の端子部を更に備えており、第1の端子部は、直方体形状を呈するコンデンサ素体の長手方向の側面であって第3及び第5の端子部の間に配置されていることが好ましい。この場合、第1のコンデンサ部を構成する第1の内部電極の引き出し電極部の位置を明確にすることができる。その結果、第1の端子部に高抵抗部を形成しようとした場合、第1の端子部の位置を容易に確定できる。本発明によれば、広い周波数帯域においてESRを制御することができる積層コンデンサを提供することができる。以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。[第1実施形態]積層コンデンサ1は、図1に示されるように、略直方体形状のコンデンサ素体10と、コンデンサ素体10の外表面に配置される第1及び第2の端子電極20,21第1及び第2の端子部と、コンデンサ素体10の外表面に配置される第3及び第4の端子電極22,23第3及び第4の端子部とを備えている。コンデンサ素体10は、その外表面として、対向する長方形状の第1及び第2の主面10a,10bと、対向する第1及び第2の側面10c、10dと、対向する第3及び第4の側面10e,10fとを有する。第1及び第2の側面10c,10dは、第1及び第2の主面間を連結するように第1及び第2の主面10a,10bの長辺方向に伸びている。第3及び第4の側面10e,10fは、第1及び第2の主面間を連結するように第1及び第2の主面10a,10bの短辺方向に伸びている。第1の端子電極20は、コンデンサ素体10の第1の側面10cに配置されている。第1の端子電極20は、第1の側面10cの第3及び第4の側面10e,10fの対向方向の略中央を、第1及び第2の主面10a,10bの対向方向に沿って横断するように覆っている。第1の端子電極20は、第1及び第2の主面10a,10bの第1の側面10c側の端部の一部も覆っている。第2の端子電極21は、コンデンサ素体10の第2の側面10dに配置されている。第2の端子電極21は、第2の側面10dの第3及び第4の側面10e,10fの対向方向の略中央を、第1及び第2の主面10a,10bの対向方向に沿って横断するように覆っている。第2の端子電極21は、第1及び第2の主面10a,10bの第2の側面10d側の端部の一部も覆っている。第1及び第2の端子電極20,21は、第1及び第2の側面10c,10dの対向方向に対向している。第3の端子電極22は、コンデンサ素体10の第3の側面10eに配置されている。第3の端子電極22は、第3の側面10eの全面を覆い、さらに第1及び第2の主面10a,10b並びに第1及び第2の側面10c,10dの端部第3の側面10e側の端部に亘って形成されている。第4の端子電極23は、コンデンサ素体10の第4の側面10fに配置されている。第4の端子電極23は、第4の側面10fの全面を覆い、さらに第1及び第2の主面10a,10b並びに第1及び第2の側面10c,10dの端部第4の側面10f側の端部に亘って形成されている。第3及び第4の端子電極22,23は、第3及び第4の側面10e,10fの対向方向に対向している。コンデンサ素体10は、図2に示されるように、第1及び第2の主面10a,10bの対向方向に複数の誘電体層12a~12eが積層されて構成されている。各誘電体層12a~12eは、例えば誘電体セラミックBaTiO3系、BaO3系、又はBa,CaTiO3系等の誘電体セラミックを含むセラミックグリーンシートの焼結体から構成される。実際のコンデンサ素体10では、各誘電体層12a~12eの間の境界が視認できない程度に一体化されている。なお、誘電体層12eは、積層方向の最上層に位置する誘電体層であり、その表面がコンデンサ素体10の第1の主面10aを構成する。また、コンデンサ素体10の内部には、図2~図4に示されるように、誘電体層12a上に形成される第1の内部電極30と、誘電体層12b上に形成される第2の内部電極31と、誘電体層12c上に形成される第3の内部電極35と、誘電体層12d上に形成される第4の内部電極36とが配置されている。第1の内部電極30は、図3aに示されるように、主電極部30aと、引き出し電極部30bとを有する。主電極部30aは、矩形形状を呈し、誘電体層12aの略中央に配置される。引き出し電極部30bは、主電極部30aの第1の側面10c側の端部である長辺の略中央から第1の側面10cに引き出されるように伸びる。引き出し電極部30bは、その端が第1の側面10cに露出し、当該露出した端部で第1の端子電極20に接続される。第2の内部電極31は、図3bに示されるように、主電極部31aと、引き出し電極部31bとを有する。主電極部31aは、矩形形状を呈し、第1の内部電極30の主電極部30aと誘電体層12bを介して積層方向に略全面が対向するように誘電体層12bの略中央に配置される。引き出し電極部31bは、主電極部31aの第2の側面10d側の端部である長辺の略中央から第2の側面10dに引き出されるように伸びる。引き出し電極部31bは、その端が第2の側面10dに露出し、当該露出した端部で第2の端子電極21に接続される。第3の内部電極35は、図4aに示されるように、主電極部35aと、引き出し電極部35bとを有する。主電極部35aは、矩形形状を呈し、誘電体層12cの略中央に配置される。引き出し電極部35bは、主電極部35aの第3の側面10e側の端部から当該主電極部と同じ幅で第3の側面10eに引き出されるように伸びる。引き出し電極部35bは、その端が第3の側面10eに露出し、当該露出した端部で第3の端子電極22に接続される。第4の内部電極36は、図4bに示されるように、主電極部36aと、引き出し電極部36bとを有する。主電極部36aは、矩形形状を呈し、第3の内部電極35の主電極部35aと誘電体層12cを介して積層方向に略全面が対向するように誘電体層12dの略中央に配置される。引き出し電極部36bは、主電極部36aの第4の側面10f側の端部から当該主電極部と同じ幅で第4の側面10fに引き出されるように伸びる。引き出し電極部36bは、その端が第4の側面10fに露出し、当該露出した端部で第4の端子電極23に接続される。第1及び第2の内部電極30,31がこのように誘電体層12bを介して隣接するように積層されることで第1のコンデンサ部32が構成される。また、第3及び第4の内部電極35,36が誘電体層12cを介して隣接するように積層されることで第2のコンデンサ部37が構成される。第1のコンデンサ部32は、図2に示されるように、複数の第2のコンデンサ部37に対して積層方向に挟み込まれるようにその中央に配置される。すなわち、第1のコンデンサ部32と、その上下に位置する第2のコンデンサ部37とが積層方向においてサンドイッチ構造となっている。ここで、第1及び第2のコンデンサ部32,37を構成する内部電極30,31,35,36それぞれに接続される端子電極20~23の構成について更に詳細に説明する。第1の側面10cに配置される第1の端子電極20は、図2に示されるように、第1の主面10aから第2の主面10bに亘って多層となるように形成されている。この多層構成の第1の端子電極20は、第1の内部電極30の露出端を覆うように形成され且つNi、Cu等を主成分とする導電性金属粉末及びガラスフリットを含む第1の電極層20aと、第1の電極層20aを覆うように形成され且つ酸化ルテニウムRuO2又はカーボン等を主成分とする高抵抗層20b高抵抗部と、高抵抗層20bを覆うように形成され且つNi、Cu等を主成分とする第2の電極層20cとを有している。第2の側面10dに配置される第2の端子電極21は、第1の端子電極20と同様に、第1の主面10aから第2の主面10bに亘って多層となるように形成されており、第1及び第2の電極層と、その間に位置する高抵抗層高抵抗部とを有している。一方、第3及び第4の端子電極22,23は、例えばNi,Cu等を主成分とする導電性金属粉末及びガラスフリットを含む単一の電極層から形成されている。このように、第1及び第2の端子電極20,21は、高抵抗層20b,21bを有しているため、第3及び第4の端子電極22,23よりもその電気抵抗が高くなるように構成されている。上記構成の第1~第4の端子電極20~23は、上述した導電性ペーストや抵抗体ペーストをコンデンサ素体10の所定の外表面に付与し、焼き付けることによって形成される。なお、第1及び第2の端子電極20,21は、例えば各ペーストを転写方式によってコンデンサ素体10の第1及び第2の側面10c,10dに付与することによって形成されるため、精度よく配置させることができる。また、必要に応じて、焼き付けられた各端子電極20~23の上にNi、Sn等のめっき層を形成してもよい。第1~第4の端子電極20~23は、コンデンサ素体10の表面上においては互いに電気的に絶縁されている。続いて、第1及び第2の端子電極20,21が第3及び第4の端子電極22,23よりも電気抵抗が高い高抵抗部を有している積層コンデンサ1の特性について説明する。積層コンデンサ1は、図5に示されるように、例えばICチップへの電源供給用回路を形成する2本の電源ラインL1,L2の間にICチップと並列接続されるように回路基板に実装される。この実装構造では、第1及び第3の端子電極20,22が同極性極性となるように接続され、第2及び第4の端子電極21,23が同極性-極性となるように接続される。この接続により、積層コンデンサ1では、第1及び第2のコンデンサ部32,37の境界域において、第1のコンデンサ部32の第2のコンデンサ部37寄りの内部電極30又は31と、第2のコンデンサ部37の第1のコンデンサ部32寄りの内部電極36又は35とが同極性となる。そして、このような積層配置により、積層コンデンサ1は、図6aに示されるように、第1及び第2のコンデンサ部32,37が分離された回路となり、ESR成分が分離された構成となる。つまり、第1及び第2のコンデンサ部32,37の静電容量Cr,C1や抵抗Rの値を信号ノイズの性質等に応じて適宜設定することで、所定の周波数帯域におけるESR値を制御することができるようになる。具体的には、例えば、図6bに示されるように、積層コンデンサ1において、第2のコンデンサ部37の静電容量C1を第1のコンデンサ部32の静電容量Crよりも十分に小さくCr≫C1設定した場合には、低周波帯域において高ESRとすることができ且つ高周波帯域において低ESRとすることができる。一方、図6cに示されるように、積層コンデンサ1において、第2のコンデンサ部37の静電容量C1を第1のコンデンサ部32の静電容量Crよりも十分に大きく設定したC1≫Cr場合には、低周波帯域において低ESRとすることができ且つ高周波帯域において高ESRとすることができる。以上のように、本実施形態に係る積層コンデンサ1では、第1のコンデンサ部32を構成する第1及び第2の内部電極30,31に接続される第1及び第2の端子電極20,21が、第3及び第4の端子電極22,23よりも電気抵抗が高い高抵抗層を有する構成となっている。このため、高抵抗層を有する第1及び第2の端子電極20,21及び第1のコンデンサ部32によって構成される集合体を、ESR値が制御可能なESR制御コンデンサ部とすることができ、一般コンデンサ部とESR制御コンデンサ部とを備えた複合コンデンサを形成することができる。そして、このような複合コンデンサを、図5や図6aに示されるように、一般コンデンサ部第2のコンデンサ部37に相当とESR制御コンデンサ部第1のコンデンサ部32と抵抗Rに相当とが並列になるように回路基板に実装すると、図6b、c等に例示されるように、低周波帯域から高周波帯域に亘る広い周波数帯域でESR値を制御することが可能となる。また、積層コンデンサ1では、第1及び第2のコンデンサ部32,37の境界域において、第1のコンデンサ部32の第2のコンデンサ部37寄りの内部電極30又は31と、第2のコンデンサ部37の第1のコンデンサ部32寄りの内部電極36又は35とが同極性となるように接続されている。このため、積層コンデンサ1では、2つのESR成分を結合させることなく分離することができるので、特定の周波数帯域のESR成分を制御することが可能となる。また、積層コンデンサ1では、第1のコンデンサ部32と第2のコンデンサ部37とが積層方向においてサンドイッチ構造となっている。このため、積層コンデンサ1が積層方向において対称構造となるので、実装方向性がなくなり、また、特性変動を少なくすることができる。なお、本実施形態では、第2のコンデンサ部37の間に第1のコンデンサ部32を挟み込む構成としたが、図7に示されるように、第1のコンデンサ部32の間に第2のコンデンサ部37を挟み込む構成としてもよい。また、積層コンデンサ1では、コンデンサ素体10が直方体形状を呈しており、第1及び第2の端子電極20,21がコンデンサ素体10の長手方向の側面10c,10dに配置されている。このため、転写等によって、第1及び第2の端子電極20,21が高抵抗層を確実に有するように、これら端子電極20,21を形成することが容易に行える。なお、積層コンデンサ1では、第1及び第2のコンデンサ部32,37のうち静電容量が小さい方のコンデンサ部32又は37を実装面側に配置するようにしてもよい。このように配置することにより、ESLの低減化を図ることができる。[第2実施形態]次に、第2実施形態に係る積層コンデンサ41について説明する。積層コンデンサ41は、図8に示されるように、略直方体形状のコンデンサ素体50と、コンデンサ素体50の外表面に配置される第1及び第2の端子電極60,61第1及び第2の一体型端子電極とを備えている。コンデンサ素体50は、第1実施形態と同様、その外表面として、第1及び第2の主面50a,50bと、第1及び第2の側面50c、50dと、第3及び第4の側面50e,50fとを有している。第1の端子電極60は、コンデンサ素体50の第1の側面50cに配置されている。第1の端子電極60は、第1の側面50cの全面を覆い、さらに第1及び第2の主面50a,50b並びに第3及び第4の側面50e,50fの端部第1の側面50c側の端部に亘って形成されている。第2の端子電極61は、コンデンサ素体50の第2の側面50dに配置されている。第2の端子電極61は、第2の側面50dの全面を覆い、さらに第1及び第2の主面50a,50b並びに第3及び第4の側面50e,50fの端部第2の側面50d側の端部に亘って形成されている。第1及び第2の端子電極60,61は、第1及び第2の側面50c,50dの対向方向に対向している。コンデンサ素体50は、第1実施形態と同様に、第1及び第2の主面50a,50bの対向方向に複数の誘電体層12e~12gが積層されて構成されており、その内部には、図9に示されるように、誘電体層12f上に形成される第1及び第3の内部電極70,75と、誘電体層12g上に形成される第2及び第4の内部電極71,76とが交互に積層されている。なお、第1及び第3の内部電極70,75と第2及び第4の内部電極71,76との積層数は、制御したいESR値や静電容量の値に応じて適宜設定される。第1の内部電極70は、図9aに示されるように、主電極部70aと、引き出し電極部70bとを有する。主電極部70aは、矩形形状を呈し、誘電体層12fの中央から第3の側面50e寄りに配置されている。引き出し電極部70bは、主電極部70aの第1の側面50c側の端部である短辺の略中央から第1の側面50cに引き出されるように伸びる。引き出し電極部70bは、その端が第1の側面50cに露出し、当該露出した端部で第1の端子電極60に接続される。第2の内部電極71は、図9bに示されるように、主電極部71aと、引き出し電極部71bとを有する。主電極部71aは、矩形形状を呈し、第1の内部電極70の主電極部70aと誘電体層12fを介して積層方向に略全面が対向するように誘電体層12gの中央から第3の側面50e寄りに配置されている。引き出し電極部71bは、主電極部71aの第2の側面50d側の端部である短辺の略中央から第2の側面50dに引き出されるように伸びる。引き出し電極部71bは、その端が第2の側面50dに露出し、当該露出した端部で第2の端子電極61に接続される。第3の内部電極75は、図9aに示されるように、主電極部75aと、引き出し電極部75bとを有する。主電極部75aは、矩形形状を呈し、誘電体層12fの中央から第4の側面50f寄りに配置されている。引き出し電極部75bは、主電極部75aの第3の側面50c側の端部である長辺から第1の側面50cに引き出されるように伸びる。引き出し電極部75bは、その端が第1の側面50cに露出し、当該露出した端部で第1の端子電極60に接続される。第1及び第3の内部電極70,75は、同一面上に配置されているが、互いに離れて形成されており、電気的に絶縁されている。第4の内部電極76は、図9bに示されるように、主電極部76aと、引き出し電極部76bとを有する。主電極部76aは、矩形形状を呈し、第3の内部電極75の主電極部75aと誘電体層12fを介して積層方向に略全面が対向するように誘電体層12gの中央から第4の側面50f寄りに配置されている。引き出し電極部76bは、主電極部76aの第2の側面50d側の端部である長辺から第2の側面50dに引き出されるように伸びる。引き出し電極部76bは、その端が第2の側面50dに露出し、当該露出した端部で第2の端子電極61に接続される。第2及び第4の内部電極71,76は、同一面上に配置されているが、互いに離れて形成されており、電気的に絶縁されている。第1及び第2の内部電極70,71がこのように誘電体層12fを介して隣接するように積層されることで、第1のコンデンサ部72が構成される図10参照。また、第3及び第4の内部電極75,76が誘電体層12fを介して隣接するように積層されることで第2のコンデンサ部77が構成される。ここで、第1及び第2のコンデンサ部72,77を構成する内部電極70,71,75,76それぞれに接続される端子電極60,61の構成について図10を参照して更に詳細に説明する。第1の側面50cに配置される第1の端子電極60は、第1実施形態と同様、第1の主面50aから第2の主面50bに亘って多層となるように形成されている。但し、本実施形態では、第1の内部電極70が露出する端部付近では三層構成となっているのに対し、第3の内部電極75が露出する端部付近では二層構成となっている。このような多層構成の第1の端子電極60は、Ni等を主成分とする導電性金属粉末及びガラスフリットを含み第1の内部電極70の露出端を覆う第1の電極層60aと、第1の電極層60aを覆うように形成され且つ酸化ルテニウムRuO2等を主成分とする高抵抗層60b高抵抗部と、Ni等を主成分とした導電性金属粉末及びガラスフリットを含み第3の内部電極75の露出端を覆う第3の電極層60cと、高抵抗層60b及び第3の電極層60cを覆うように形成され且つNi等を主成分とする第2の電極層60dとを有している。第2の側面50dに配置される第2の端子電極61も、第1の端子電極60と同様に、第1の主面50aから第2の主面50bに亘って多層となるように形成され、第2の内部電極71が露出する端部付近では三層構成となり、第4の内部電極76が露出する端部付近では二層構成となっている。第2の端子電極61は、Cu、Ni等を主成分とする導電性金属粉末及びガラスフリットを含み第2の内部電極71の露出端を覆う第1の電極層61aと、第1の電極層61aを覆うように形成され且つ酸化ルテニウムRuO2等を主成分とする高抵抗層61b高抵抗部と、Cu、Ni等を主成分とした導電性金属粉末及びガラスフリットを含み第4の内部電極76の露出端を覆う第3の電極層61cと、高抵抗層61b及び第3の電極層61cを覆うように形成され且つCu、Ni等を主成分とする第2の電極層61dとを有している。第2の電極層61dの上にNi、Sn等のめっき層を形成してもよい。このように、本実施形態では、第1実施形態と異なり、第1の内部電極70に接続される第1の端子部と第3の内部電極75に接続される第3の端子部とが第1の端子電極60に統合されており、また、第2の内部電極71に接続される第2の端子部と第4の内部電極76に接続される第4の端子部とが第2の端子電極61に統合されていることになる。ところで、各端子部を個別にみると、第1の端子部は、第1の電極層60a,高抵抗層60b、及び高抵抗層60bを覆う第2の電極層60dの一部によって構成され、第2の端子部は、第1の電極層61a,高抵抗層61b、及び高抵抗層61bを覆う第2の電極層61dの一部によって構成される。また、第3の端子部は、第3の電極層60c,及び第3の電極層60cを覆う第2の電極層60dの一部によって構成され、第4の端子部は、第3の電極層61c,及び第3の電極層61cを覆う第2の電極層61dの一部によって構成される。すなわち、端子部としてみると、本実施形態に係る積層コンデンサ41でも、第1実施形態と同様に、第1のコンデンサ部72を構成する第1及び第2の内部電極70,71に接続される第1及び第2の端子部が、第3及び第4の端子部よりも電気抵抗が高い高抵抗層60b,61bを有する構成となっている。このため、積層コンデンサ41において、高抵抗層60b,61bを有する第1及び第2の端子部及び第1のコンデンサ部72によって構成される集合体を、ESR値が制御可能なESR制御コンデンサ部とすることができ、一般コンデンサ部とESR制御コンデンサ部とを備えた複合コンデンサを形成することができる。その結果、このような複合コンデンサを、図11aに示されるように、一般コンデンサ部第2のコンデンサ部77に相当とESR制御コンデンサ部第1のコンデンサ部72と抵抗Rに相当とが並列になるように回路基板に実装すると、例えば、図11bに示されるように、積層コンデンサ41において、第2のコンデンサ部77の静電容量C1を第1のコンデンサ部72の静電容量Crよりも十分に小さくCr≫C1設定した場合には、低周波帯域において高ESRとすることができ且つ高周波帯域において低ESRとすることができる。一方、図11cに示されるように、積層コンデンサ41において、第2のコンデンサ部77の静電容量C1を第1のコンデンサ部72の静電容量Crよりも十分に大きく設定したC1≫Cr場合には、低周波帯域において低ESRとすることができ且つ高周波帯域において高ESRとすることができる。つまり、積層コンデンサ41によれば、低周波帯域から高周波帯域に亘る広い周波数帯域でESR値を制御することが可能となる。なお、積層コンデンサ41では、上述したように、第1及び第3の端子部が第1の端子電極60に統合され、第2及び第4の端子部が第2の端子電極61に統合されている。このように第1~第4の端子部を2つの端子電極60,61に統合しているため、本実施形態に係る積層コンデンサ41によれば、回路基板等への実装の際の接続間違いを防止することができる。また、2つの端子電極60,61となるため、コンデンサとしての製造が容易ともなる。また、積層コンデンサ41では、第1及び第3の内部電極70,75と第2及び第4の内部電極71,76とが積層方向における同一面上に配置されている。このように、2種類の内部電極を同一面上に配置するので、第1~第4の内部電極70,71,75,76を別の誘電体層上に別々に配置する場合に比べ、積層数を低減できる。なお、本実施形態のように、第1及び第3の内部電極70,75と第2及び第4の内部電極71,76とをそれぞれ同一面上に配置させる場合において、例えば図12に示されるように、第1及び第3の内部電極70,75の大きさを略同一としたり、第2及び第4の内部電極71,76の大きさを略同一とさせたりしてもよい。[第3実施形態]次に、第3実施形態に係る積層コンデンサ81について説明する。積層コンデンサ81は、第2実施形態と同様、略直方体形状のコンデンサ素体50と、コンデンサ素体50の外表面に配置される第1及び第2の端子電極60,61とを備えている図8参照。第3実施形態に係る積層コンデンサ81では、コンデンサ素体50の内部に配置される各内部電極の構成が第2実施形態と異なっており、以下、図13,図14を参照して説明する。積層コンデンサ81では、図13aに示されるように、第1及び第3の内部電極70,75が配置される誘電体層12f上にさらに第5の内部電極78が配置され、第3及び第4の側面50e,50fの対向方向において、第3及び第5の内部電極75,78の間に第1の内部電極70が位置する構成となっている。第5の内部電極78は、第3の内部電極75と線対称な形状を呈し、主電極部78aと、引き出し電極部78bとを有する。主電極部78aは、矩形形状を呈し、誘電体層12fの中央から第3の側面50e寄りに配置されている。引き出し電極部78bは、主電極部78aの第1の側面50c側の端部から第1の側面50cに引き出されるように伸びる。引き出し電極部78bは、その端が第1の側面50cに露出し、当該露出した端部で第1の端子電極60第3の電極層60eに接続される。第1,第3及び第5の内部電極70,75,78は、同一面上に配置されているが、互いに離れており、電気的に絶縁されている。また、積層コンデンサ81では、図13bに示されるように、第2及び第4の内部電極71,76が配置される誘電体層12g上にさらに第6の内部電極79が配置され、第3及び第4の側面50e,50fの対向方向において、第4及び第6の内部電極76,79の間に、第2の内部電極71が位置する構成となっている。なお、第5及び第6の内部電極78,79によって、第2のコンデンサ部77と同様に、第3のコンデンサ部80が形成される。第6の内部電極79は、第4の内部電極76と線対称な形状を呈し、主電極部79aと、引き出し電極部79bとを有する。主電極部79aは、矩形形状を呈し、誘電体層12fの中央から第3の側面50e寄りに配置されている。引き出し電極部79bは、主電極部79aの第2の側面50d側の端部から第2の側面50dに引き出されるように伸びる。引き出し電極部79bは、その端が第2の側面50dに露出し、当該露出した端部で第2の端子電極61第3の電極層61eに接続される。第2,第4及び第6の内部電極71,76,79は、同一面上に配置されているが、互いに離れており、電気的に絶縁されている。このように、本実施形態では、第1の内部電極70に接続される第1の端子部と、第3の内部電極75に接続される第3の端子部と、第5の内部電極78に接続される第5の端子部とが第1の端子電極60に統合されていることになる。また、第2の内部電極71に接続される第2の端子部と、第4の内部電極76に接続される第4の端子部と、第6の内部電極79に接続される第6の端子部とが第2の端子電極61に統合されていることになる。そして、第2実施形態の場合と同じように各端子部を個別にみると、第1~第4の端子部の構成は第2実施形態と同様であり、更に、第5の端子部は、第3の電極層60e,及び第3の電極層60eを覆う第2の電極層60dの一部によって構成され、第6の端子部は、第3の電極層61e,及び第3の電極層61eを覆う第2の電極層61dの一部によって構成される。すなわち、端子部としてみると、本実施形態に係る積層コンデンサ81でも、第1及び第2実施形態と同様に、第1のコンデンサ部72を構成する第1及び第2の内部電極70,71に接続される第1及び第2の端子部が、第3~第6の端子部よりも電気抵抗が高い高抵抗層60b,61bを有する構成となっている。このため、積層コンデンサ81において、高抵抗層60b,61bを有する第1及び第2の端子部及び第1のコンデンサ部72によって構成される集合体を、ESR値が制御可能なESR制御コンデンサ部とすることができ、一般コンデンサ部とESR制御コンデンサ部とを備えた複合コンデンサを形成することができる。しかも、本実施形態では、一般コンデンサ部を2つ並列に設けることもできる。その結果、このような複合コンデンサを、図15aに示されるように、一般コンデンサ部第2及び第3のコンデンサ部77,80に相当とESR制御コンデンサ部第1のコンデンサ部72と抵抗Rに相当とが並列になるように回路基板に実装すると、例えば、図15bに示されるように、積層コンデンサ81において、第2及び第3のコンデンサ部77,80の静電容量C1C2C1=C2を第1のコンデンサ部72の静電容量Crよりも十分に大きくC1C2≫Cr設定した場合には、低周波帯域において低ESRとすることができ且つ高周波帯域において高ESRとすることができる。また、図15cに示されるように、積層コンデンサ81において、第2のコンデンサ部77の静電容量C1を第1のコンデンサ部72の静電容量Crよりも十分に大きく設定すると共に第3のコンデンサ部80の静電容量C2を第1のコンデンサ部72の静電容量Crよりも十分に小さく設定したC1≫Cr≫C2場合には、低周波帯域において低ESRとすることができ、中間帯域において高ESRとすることができ、高周波帯域において低ESRとすることができる。また、積層コンデンサ81では、コンデンサ素体50に含まれる第5の内部電極78に接続される第5の端子部を更に備えており、第1の端子部は、直方体形状を呈するコンデンサ素体50の長手方向の側面であって第3及び第5の端子部の間に配置されている。このため、第1のコンデンサ部を構成する第1の内部電極70の引き出し電極部70bの位置を明確にすることができる。その結果、第1の端子部に高抵抗層60bを形成しようとした場合、その位置を容易に確定できる。第2の端子部に高抵抗層61bを形成しようとした場合も同様である。なお、本実施形態のように第1~第3のコンデンサ部72,77,80を形成する場合において、図16及び図17に示されるように、第1及び第2の内部電極70,71を同一の誘電体層12f上に設けその間に中間電極73aを配置し、一方、第1及び第2の内部電極70,71の主電極部70a,71aと積層方向にその一端側が対向するように中間電極73b,73cを誘電体層12g上に配置するようにしてもよい。なお、中間電極73b,73cは、積層方向においてその他端側が中間電極73aに対向する。この場合には、第1のコンデンサ部72を直列に接続される複数のコンデンサから構成させることができる。以上、本発明の好適な実施形態について詳細に説明したが、本発明は上記実施形態に限定されるものではなく、種々の変形が可能である。例えば、第1実施形態等では、図5に示されるように、第1及び第3の端子電極20,22が同極性となるように接続し且つ第2及び第4の端子電極21,23が同極性となるように接続する実装構造を例示したが、第1及び第4の端子電極20,23が同極性となるように接続し且つ第2及び第3の端子電極21,22が同極性となるように接続する実装構造としてもよい。積層コンデンサ1は、第1及び第2のコンデンサ部32,37に分離しているので、第1及び第3の端子電極20,22が同極性となるように接続するか、又は、第1及び第4の端子電極20,23が同極性となるように接続するかの何れであっても、静電容量を生じさせることができる。また、第1実施形態では、高抵抗部を有する第1及び第2の端子電極20,21を第1及び第2の側面10c,10dに対向配置させていたが、これら第1及び第2の端子電極20,21を第3及び第4の側面10e,10fに対向配置させるようにしてもよい。この場合には、内部電極35,36によって第1のコンデンサ部32が構成され、内部電極30,31によって第2のコンデンサ部37が構成される。"