"100MHz程度の高周波におけるC-V特性を元に、酸化膜容量の影響を排除した半導体容量CDCIT~CDを計算する第1ステップと、1CDCIT2を、低周波準静電的C-V特性から計算される表面ポテンシャルψsに対してプロットする第2ステップと、ψs-1CDCIT2プロットの外挿値が原点を通るように定数項を定めることにより、表面ポテンシャルψsの絶対値を確定する第3ステップとを有することを特徴とする絶縁物/半導体界面の評価方法。前記第1ステップにおいては、を用い、前記第2ステップにおいては、を用い、前記第3ステップにおいては、を用いることを特徴とする請求項1に記載の絶縁物/半導体界面の評価方法。確定した前記表面ポテンシャルψsを用いて、酸化膜容量を差し引いた容量CDCITとψsとの関係を絶縁物/半導体界面における界面欠陥に起因する容量CITが無視できる程度の高周波および低周波で求める第4ステップと、前記1CDCIT2ψsプロットから求めたドーピング密度NDを用いて半導体容量CDの理論特性とに基づいて、低周波CDCIT特性と理論特性CD理論との差分が界面準位に起因する容量CITとなることを利用して、当該CIT値から界面準位密度DITを求める第5ステップとを有することを特徴とする絶縁物/半導体界面の評価方法。前記第4ステップにおいては、を用い、前記第5ステップにおいては、を用いることを特徴とする請求項3に記載の絶縁物/半導体界面の評価方法。前記理論特性CD理論の代わりに、十分周波数の高いCDCIT特性を用いて求めることを特徴とする請求項3又は4に記載の絶縁物/半導体界面の評価方法。前記半導体は、SiCであり、前記高周波は、100MHz程度の超高周波であることを特徴とする請求項5に記載の絶縁物/半導体界面の評価方法。請求項1又2に記載の絶縁物/半導体界面の評価方法で求めた表面ポテンシャルψsを、請求項3から5までのいずれか1項に記載の絶縁物/半導体界面の評価方法における前記第4のステップの表面ポテンシャルψsとして用いることを特徴とする絶縁物/半導体界面の評価方法。請求項1から7までのいずれか1項に記載の絶縁物/半導体界面の評価方法を、コンピュータに実行させるためのプログラム。絶縁物/半導体界面における界面欠陥に起因する容量CITが無視できる程度の高周波におけるC-V特性を元に、酸化膜容量の影響を排除した半導体容量CDCITを計算する半導体容量CDCIT演算部と、1CDCIT2を低周波準静電的C-V特性から計算される表面ポテンシャルψsに対してプロットする1/CDCIT2-ψsプロット部と、ψs-1CDCIT2プロットの外挿値が原点を通るように定数項を定めることにより、表面ポテンシャルψsの絶対値を確定する積分定数A演算部とを有することを特徴とする絶縁物/半導体界面の評価装置。確定した前記表面ポテンシャルψsを用いて、酸化膜容量を差し引いた容量CDCITとψsとの関係を絶縁物/半導体界面における界面欠陥に起因する容量CITが無視できる程度の高周波および低周波で求めるMOSキャパシタのVG-ψsプロット部と、前記1CDCIT2ψsプロットから求めたドーピング密度NDを用いて半導体容量Csの理論特性とに基づいて、低周波CDCIT特性と理論特性CD理論との差分が界面準位に起因する容量CITとなることを利用して、当該CIT値から界面準位密度DITを求めるDIT演算部とを有することを特徴とする請求項9に記載の絶縁物/半導体界面の評価装置。上記従来技術である3種類の代表的な界面準位密度評価法の問題点について、以下に説明する。1ターマン法:測定は簡便である。しかしながら、界面準位密度の絶対値に関する感度が低く、界面準位密度が3x1011cm-2eV-1以下になると、ノイズと計算誤差の影響を受けて界面準位密度を正確に評価できない。また、各々の界面準位密度に相当するエネルギー位置の求め方が極めて曖昧であり、正確な界面準位密度の分布を求めることが不可能である。2High-low法:QSと01-1MHzの高周波とで、C-V測定を行う方法であり、測定は比較的簡便である。また、界面準位密度の定量評価も比較的良好であるため、Siの分野では標準的な評価手法となっている。しかしながら、エネルギー位置の求め方に曖昧性があり、界面準位密度がバンド端近傍で急激な変化を示す場合SiCの場合などには、適用することが危険である。また、SiCの場合に適用すると、最も重要なバンド端近傍の界面準位密度を著しく過小評価することが知られており、問題となっていた。また、この過小評価の物理的理由も不明であった。3コンダクタンス法:界面準位密度の絶対評価という観点では、最も精度が良い。しかしながら、測定とデータ解析とに極めて長時間を要することが最大の問題であるhigh-low法に比べて3倍以上の時間が必要である。さらに、得られる界面準位密度は、特定のエネルギー位置に対応する不連続な点としてのみ求められ、デバイス特性解析に必要な界面準位密度のエネルギー分布を直接求めることが不可能である。加えて、high-low法の場合と同様に、エネルギー位置の曖昧性、バンド端近傍での界面準位密度の定量性に問題がある。本発明は、MISあるいはMOS界面の欠陥密度界面準位密度を簡便かつ高い精度で求めることを目的とする。本発明の一観点によれば、100MHz程度の高周波におけるC-V特性を元に、酸化膜容量の影響を排除した半導体容量CDCIT~CDを計算する第1ステップと、1CDCIT2を、低周波準静電的C-V特性から計算される表面ポテンシャルψsに対してプロットする第2ステップと、ψs-1CDCIT2プロットの外挿値が原点を通るように定数項を定めることにより、表面ポテンシャルψsの絶対値を確定する第3ステップとを有することを特徴とする絶縁物/半導体界面の評価方法が提供される。ここで、100MHz程度とは、絶縁物/半導体界面における界面欠陥に起因する容量CITが無視できる程度の高周波を示すものである。前記第1ステップにおいては、を用い、前記第2ステップにおいては、を用い、前記第3ステップにおいては、を用いることができる。また、本発明は、確定した前記表面ポテンシャルψsを用いて、酸化膜容量を差し引いた容量CDCITとψsとの関係を絶縁物/半導体界面における界面欠陥に起因する容量CITが無視できる程度の高周波および低周波で求める第4ステップと、前記1CDCIT2ψsプロットから求めたドーピング密度NDを用いて半導体容量CDの理論特性とに基づいて、低周波CDCIT特性と理論特性CD理論との差分が界面準位に起因する容量CITとなることを利用して、当該CIT値から界面準位密度DITを求める第5ステップとを有することを特徴とする絶縁物/半導体界面の評価方法である。ここで、前記第4ステップにおいては、を用い、前記第5ステップにおいては、を用いることができる。前記理論特性CD理論の代わりに、十分周波数の高いCDCIT特性を用いて求めることも可能である。前記半導体は、SiCであり、前記高周波は、100MHz程度の超高周波であることが好ましいが、Si,Ge,GaAs,GaNなど任意の半導体材料について適用可能である。禁制帯幅が比較的小さい半導体においては、室温で容易に反転層が形成されるために、広い電圧範囲で空乏層容量を求めることが困難であるが、そのような場合にはパルス電圧を用いたパルスC-V測定を行えば、深い空乏状態が得られ、広範囲で正確に空乏層容量を求めることができる。また、本発明は、上記第1から第3までのステップを含む絶縁物/半導体界面の評価方法で求めた表面ポテンシャルψsを、前記第4、第5のステップを含む絶縁物/半導体界面の評価方法における前記第4のステップの表面ポテンシャルψsとして用いることを特徴とする絶縁物/半導体界面の評価方法である。本発明は、上記のいずれかに記載の絶縁物/半導体界面の評価方法を、コンピュータに実行させるためのプログラムである。本発明は、当該プログラムを記録するコンピュータ読み取り可能な記録媒体であっても良い。本発明の他の観点によれば、絶縁物/半導体界面における界面欠陥に起因する容量CITが無視できる程度の高周波におけるC-V特性を元に、酸化膜容量の影響を排除した半導体容量CDCITを計算する半導体容量CDCIT演算部と、1CDCIT2を低周波準静電的C-V特性から計算される表面ポテンシャルψsに対してプロットする1/CDCIT2-ψsプロット部と、ψs-1CDCIT2プロットの外挿値が原点を通るように定数項を定めることにより、表面ポテンシャルψsの絶対値を確定する積分定数A演算部と、を有することを特徴とする絶縁物/半導体界面の評価装置が提供される。確定した前記表面ポテンシャルψsを用いて、酸化膜容量を差し引いた容量CDCITとψsとの関係を絶縁物/半導体界面における界面欠陥に起因する容量CITが無視できる程度の高周波および低周波で求めるMOSキャパシタのVG-ψsプロット部と、前記1CDCIT2ψsプロットから求めたドーピング密度NDを用いて半導体容量Csの理論特性とに基づいて、低周波CDCIT特性と理論特性CD理論との差分が界面準位に起因する容量CITとなることを利用して、当該CIT値から界面準位密度DITを求めるDIT演算部とを有することが好ましい。本発明によれば、MISあるいはMOS界面の欠陥密度界面準位密度を簡便高速かつ高い精度で得ることができる。また、不連続なデータになることなく、連続的なエネルギー分布を得ることができるため、精密な解析結果を得ることができる。以下、本発明の一実施の形態による絶縁物/半導体界面欠陥の評価技術について、図面を参照しながら説明を行う。図6は、本実施の形態で使用した絶縁膜/SiCキャパシタの構造の一例を示す図である。尚、絶縁膜/SiCキャパシタの構造、パラメータなどは、単なる一例であり、以下のものに限定されるものではなく、多くの構造に対して有効に用いることができる。図6に示す例では、n型4H-SiC基板上に、n型のSiCバッファ層、n型のSiC層、SiO2等の絶縁膜が形成され、絶縁膜上に第1電極が、n型基板に第2電極が形成されている。第1電極と第2電極との間に電圧Vgを印加することで、C-V測定を行い、キャパシタの容量を求めることができる。図1は、本発明の一実施の形態による、MOSキャパシタ図6参照のC-V測定結果を示す図であり、準静電的quasi-static:QSの状態DCに近い、10kHz、1MHz、100MHzにおける測定結果を示す図である。図2は、本実施の形態によるMOSキャパシタの等価回路図であり、図2aは、界面準位を含む一般的な界面構造の等価回路図であり、図2bは、MOSキャパシタにおいて多数キャリアが強く蓄積された状態における等価回路図である。図2aに示す等価回路図において、MOSキャパシタは、酸化膜の容量Coxと、半導体の容量CDVGと、界面準位に起因する容量CITと、界面におけるコンダクタンスGITと、直列インピーダンスZと、で表すことができる。周波数を高くすることによる蓄積容量の減少は、直列の寄生インピーダンスZに起因するものであり、COXとZとは、図2bに示すように、強い蓄積状態と想定されるVG=15Vにおけるインピーダンスより求めることができる。次に、本実施の形態による絶縁物/半導体界面欠陥の評価方法について、図1から図9までを参照しながら説明する。まず、以下の説明において用いる計算式を示す。1式は、VGに依存する表面ポテンシャルを求めるための式である。ここで、ψsVGは、VGに依存する表面ポテンシャルである。CQSは、準静電的な容量であり、COXは、酸化膜の容量であり、Aは、積分定数である。2式は、測定された容量Cと、半導体の容量CDと、酸化膜の容量COXとの関係を示す図である。左側の近似は、十分高い周波数のときに成立する。3式は、界面準位密度DITを求める式であり、ここで、CDCITが、界面準位を含めた半導体の容量であり、QSにおいて測定した容量に対応する。DITは、界面準位密度である。Sは、ゲート電極図6の第1電極の面積であり、eは、素電荷である。4式は、十分に高い周波数であり、かつ、強い空乏状態において、界面準位は応答しない状態における式である。ここで、Cdepletionは、空乏層容量であり、εSiCは、SiCの誘電率であり、NDは、SiCのドーピング濃度である。5式は、CDの理論値を求める式である。図8は、本実施の形態による半導体界面の評価方法の一例を示すフローチャート図である。図9は、絶縁物/半導体界面欠陥評価装置の一構成例を示す機能ブロック図である。図8のステップS1において、処理が開始される。次いで、ステップS2において、CV測定部ユーザが測定する場合、自動的に測定がなされる場合を含む。以下、同様である。100が、1QS準静電的なCV測定、2高周波のうち100MHzでのCV測定、31MHzでのCV測定を行う。尚、1MHzでの測定は任意であり、また、図1では、さらに、10kHzでの測定も行っているが、このステップS2において、QSと100MHzでの測定は必須である。ここで、高周波として100MHzを用いたのは、図2の等価回路で、CITの成分を無視できる程度に高い高周波として選択したものである。図1に示すように、従来から用いられてきた、1MHzの高周波では、周波数に依存する界面欠陥に起因する容量成分CITの影響を十分に取り除けていないことを、発明者が見出した。次いで、ステップS3において、半導体容量CDCIT演算部110が、ステップS2で求めた2の100MHzの容量から、上記2式により求めた容量Cから酸化物容量COX成分を減算し、CDCITを得る。ここで100MHzでは、周波数に依存する界面欠陥に起因する容量成分CITの影響を十分に取り除くことができ、すなわちCIT=0であるため、CDCIT=CDとすることができる図2参照。次いで、ステップS4において、ψs演算部120が、上記1式から、ステップS2の1のQS値を用いて図3参照、Aは不定のまま表面ポテンシャルψsVgを計算する。これにより、ψsとVgとの関係を、横軸の位置が不定A不定のまま決定することができる。図7は、ψsとVGとの関係の例を示す図である。ステップS4において、図7に示すψsとVGとの関係のカーブの形状だけは確定するが、実際にはVgが不確定のため、横軸を含めたψsとVGとの関係は決まっていない。次いで、ステップS5において、1/CDCIT2-ψsプロット部130が、ステップS4で求めたψsを用いて、高周波測定で得られた1/CDCIT2をψsに対してプロットする図3。図3は、高周波での、空乏状態における1/CDCIT2とψsとの関係をプロットした図である。ψsを決めるときにはQSで測定した容量を用い、図3の縦軸をプロットするときには高周波100MHで測定した容量を用いる。図3においては、100MHzでの測定値と、参考として1MHzでの測定値を示すが、両者では原点への外挿値がほぼ同じであることがわかる。尚、十分な空乏状態では、界面準位は1MHzに追随しないため、この領域の値を用いた外挿値は周波数依存性が小さく、精度が高い。次いで、ステップS6において、積分定数A演算部140が、ステップS5でプロットした1/CDCIT2-ψs特性図3において、上記4式を用いてプロットの外挿値が原点を通るように定数項を定めることにより表面ポテンシャルψsの絶対値を決定する。ここまでの処理で、表面ポテンシャルψsを求めることができる。半導体物理の考察に基づいている4式を参照すると、ψsは1/CDCIT2と原点を通る比例関係にあるため、1/CDCIT2-ψs特性の外挿入値が原点を通るようにすることで、1式の積分定数constAを求めることができる。このようにすると、表面ポテンシャルψsの絶対値を±0.02eVの精度で決定することができる。尚、従来法の精度は±0.1eV程度であり、本実施の形態による方法の方が高精度であることがわかる。図4は、CDCITとψsとの関係を種々の周波数で求めた特性と、理論特性とを示す図である。ここで、反転を考慮しない理論的な半導体容量CD理論もプロットした。周波数の増加に伴って、CDCITの測定値は、半導体容量CD理論に近づくことがわかる。すなわち、従来から用いていた1MHzでの測定値は理論値とは大きく異なるが、100MHzになると、かなり理論値に近くなることがわかった。次いで、ステップS7において、MOSキャパシタのVG-ψsプロット部150が、MOSキャパシタのVgとψsの関係を確定する。Vgとψsの関係は、定数項Aを除けばステップS4で既に求めている。そして、ステップS6において、積分定数Aが求まったため、同時にVgとψsの関係が確定したことになる。すなわち、図7のMOSキャパシタのVgとψsの関係を、横軸の位置を含めて全て確定することができる。次に、ステップS8において、ψs-CDCITプロット部160が、ψsとCDCITの関係をQSと理論値5式の理論特性でプロットする。ここで、理論値の代わりに100MHzでの測定値を用いてプロットしても良い。さらに、ステップS9において、DIT演算部170が、ステップS8のプロットにおける差分を求め、3式を用いてDITを求める。次いで、ステップS10において、エネルギー変換部180は、ψsをエネルギーEC-Eに変換し、EC-E-DITプロット部190が、エネルギーEC-E図5参照とDITとの関係をプロットする。この際、半導体不純物濃度既知のフェルミ準位EFを計算し図5参照、1×1016cm-3であれば、EC-EF=0.19eV、ここで、ψSが0になる。図5の横軸EC-Eは、EF-ψsで計算する。ψs=0の時に、EC-Eは0.1~0.2eV程度ドーピング密度に依存である。このように、図5に示すEC-EとDITとの関係を求めることができる。すなわち、伝導帯からのエネルギー準位と界面欠陥密度との関係を求めることができる。すなわち、絶縁膜/半導体界面欠陥の評価を行うことができる、ステップS11で当該処理を終了する。図5に示すように、100MHzで測定した界面欠陥密度DIT-EC-Eカーブは、コンダクタンス法で精度良く求めたプロット値と非常に良い一致を示していることがわかる。1MHzにおけるフラットバンド容量に基づいて計算した従来のhigh-low法で求めた値は、1MHz程度の高周波で測定しても応答する界面欠陥の影響を見落としており、DITを低く見積もりすぎであることがわかる。これに比べて、本実施の形態による界面欠陥の評価技術によれば、従来から高精度であるとされていたが、測定に時間を要するコンダクタンス法と同等の精度の測定を、より高速に行うことが可能であることがわかる。さらに、Ec-Eに対して連続した曲線を得ることができるため、コンダクタンス法よりも短い時間で、界面欠陥の評価がしやすいことがわかる。図10は、n型SiCMOSキャパシタについて、蓄積状態で測定したCDCITの周波数依存性を示す図である。従来のhigh-low法でよく用いられる周波数である1MHzでは、CDCIT値が理論計算値より明らかに大きく、応答の速い界面準位が追随していることが分かる。一方、100MHzの測定では、CDCIT値が、ほぼ理論値に一致しており、界面準位は追随していないことが分かる。高周波の値としては、50MHz以上が理論値に近いという意味では好ましく、特に、100MHzであれば、ほぼ理論値と同じであるという意味で、より好ましい。以上に説明したように、本実施の形態によれば、従来のいかなる評価手法よりも高い精度でMISあるいはMOS界面の欠陥密度界面準位密度を求めることができる。その絶対値だけでなく、そのエネルギー位置の精度も格段に優れている。しかも従来の標準的手法であるhigh-low法と測定解析時間はほぼ同じ簡便である。また、コンダクタンス法のように不連続なデータになることなく、連続的なエネルギー分布を得ることができる。バンド端近傍の界面準位密度の精密な評価にも対応しており、本手法の欠点はない。尚、上記の実施の形態において、添付図面に図示されている構成等については、これらに限定されるものではなく、本発明の効果を発揮する範囲内で適宜変更することが可能である。その他、本発明の目的の範囲を逸脱しない限りにおいて適宜変更して実施することが可能である。また、本実施の形態で説明した機能を実現するためのプログラムをコンピュータ読み取り可能な記録媒体に記録して、この記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することにより各部の処理を行ってもよい。"