セル領域及び周辺回路領域を有する基板上に層間絶縁膜及びゲート電極膜が交互に積層されたゲート構造物を形成するステップと、前記セル領域の前記ゲート構造物を選択的にエッチングして、複数層の前記ゲート電極膜を一方向から分離させる第1トレンチを形成するステップと、前記周辺回路領域のコンタクト予定領域に対応する前記ゲート構造物を選択的にエッチングして、第2トレンチを形成するステップと、を含むことを特徴とする不揮発性メモリ装置の製造方法。前記第2トレンチの水平方向の幅が、前記周辺回路領域のコンタクト予定領域に形成されるコンタクトの水平方向の幅より大きな値を有することを特徴とする請求項1に記載の不揮発性メモリ装置の製造方法。前記第1及び第2トレンチの形成ステップ後に、前記ゲート構造物を覆う絶縁膜を形成して、前記第2トレンチを絶縁膜として埋め込むステップと、前記周辺回路領域の前記コンタクト予定領域の前記第2トレンチ内の前記絶縁膜を選択的にエッチングして、コンタクト孔を形成するステップと、をさらに含むことを特徴とする請求項1に記載の不揮発性メモリ装置の製造方法。前記第1及び第2トレンチ形成ステップが、同時に行われることを特徴とする請求項1に記載の不揮発性メモリ装置の製造方法。前記セル領域のゲート構造物と前記周辺回路領域のゲート構造物とが、互いに分離されたことを特徴とする請求項1に記載の不揮発性メモリ装置の製造方法。前記セル領域のゲート構造物が、ある一層のゲート電極膜が自身の直上部層のゲート電極膜より突出した端部を有することを特徴とする請求項1に記載の不揮発性メモリ装置の製造方法。前記第1及び第2トレンチ形成ステップ後に、前記ゲート構造物を覆う絶縁膜を形成して、前記第2トレンチを絶縁膜で埋め込むステップと、前記セル領域の前記絶縁膜を選択的にエッチングして、各層のゲート電極膜の突出した端部を露出させる第1コンタクト孔を形成するステップと、前記周辺回路領域の前記コンタクト予定領域の前記第2トレンチ内の前記絶縁膜を選択的にエッチングして、第2コンタクト孔を形成するステップと、をさらに含むことを特徴とする請求項6に記載の不揮発性メモリ装置の製造方法。セル領域及び周辺回路領域を有する基板上に第1層間絶縁膜及び第1ゲート電極膜が交互に積層されたセルゲート構造物を形成するステップと、前記セル領域の前記セルゲート構造物を選択的にエッチングして、複数層の前記第1ゲート電極膜を一方向から分離させる第1トレンチを形成するステップと、前記周辺回路領域のコンタクト予定領域に対応する前記セルゲート構造物を選択的にエッチングして、第2トレンチを形成するステップと、第1及び第2トレンチが形成された結果物上に選択トランジスタを形成するための第2層間絶縁膜及び第2ゲート電極膜を含む選択ゲート構造物を形成するステップと、前記選択ゲート構造物を選択的にエッチングして、前記第1及び第2トレンチをそれぞれ露出させる第3及び第4トレンチを形成するステップと、を含むことを特徴とする不揮発性メモリ装置の製造方法。前記第2及び第4トレンチの水平方向の幅が、前記周辺回路領域のコンタクト予定領域に形成されるコンタクトの水平方向の幅より大きな値を有することを特徴とする請求項8に記載の不揮発性メモリ装置の製造方法。前記第3及び第4トレンチ形成ステップ後に、前記セルゲート構造物及び前記選択ゲート構造物を覆う絶縁膜を形成して、前記第2及び第4トレンチを前記絶縁膜で埋め込むステップと、前記周辺回路領域の前記コンタクト予定領域の前記第2及び第4トレンチ内の前記絶縁膜を選択的にエッチングして、コンタクト孔を形成するステップと、をさらに含むことを特徴とする請求項8に記載の不揮発性メモリ装置の製造方法。前記セル領域のセルゲート構造物及び選択ゲート構造物と、前記周辺回路領域のセルゲート構造物及び選択ゲート構造物とが、互いに分離されたことを特徴とする請求項8に記載の不揮発性メモリ装置の製造方法。前記セル領域のセルゲート構造物が、ある一層の第1ゲート電極膜が自身の直上部層の第1ゲート電極膜より突出した端部を有することを特徴とする請求項8に記載の不揮発性メモリ装置の製造方法。前記第3及び第4トレンチ形成ステップ後に、前記セルゲート構造物及び前記選択ゲート構造物を覆う絶縁膜を形成して、前記第2及び第4トレンチを前記絶縁膜で埋め込むステップと、前記セル領域の前記絶縁膜を選択的にエッチングして、各層の第1ゲート電極膜の突出した端部を露出させる第1コンタクト孔を形成するステップと、前記周辺回路領域の前記コンタクト予定領域の前記第2及び第4トレンチ内の前記絶縁膜を選択的にエッチングして、第2コンタクト孔を形成するステップと、をさらに含むことを特徴とする請求項12に記載の不揮発性メモリ装置の製造方法。前記セルゲート構造物の形成ステップ後に、前記セル領域の前記セルゲート構造物を貫通しながら前記第1トレンチにより分離される一対のセルチャネルホールを形成するステップと、前記選択ゲート構造物の形成ステップ後に、前記選択ゲート構造物を貫通して前記一対のセルチャネルホールを露出させながら、前記第3トレンチによって分離される一対の選択トランジスタチャネルホールを形成するステップと、をさらに含み、前記セル領域の基板は、パイプチャネルホールを有するパイプゲート電極膜を含み、前記一対のセルチャネルホールは、前記パイプチャネルホールによって接続されることを特徴とする請求項8に記載の不揮発性メモリ装置の製造方法。前記パイプチャネルホール、前記一対のセルチャネルホール及び前記一対の選択トランジスタチャネルホールの内壁にメモリゲート絶縁膜及びチャネル膜を形成するステップをさらに含むことを特徴とする請求項14に記載の不揮発性メモリ装置の製造方法。セル領域及び周辺回路領域を有する基板と、前記セル領域及び前記周辺回路領域の前記基板上に配置され、交互に積層された層間絶縁膜及びゲート電極膜を含むゲート構造物と、前記周辺回路領域のゲート構造物内にコンタクト予定領域と対応するように配置された第2トレンチと、を含むことを特徴とする不揮発性メモリ装置。前記第2トレンチの水平方向の幅が、前記周辺回路領域のコンタクト予定領域に形成されるコンタクトの水平方向の幅より大きな値を有することを特徴とする請求項16に記載の不揮発性メモリ装置。前記セル領域のゲート構造物内に配置され、一方向から複数層の前記ゲート電極膜を分離させるように形成された第1トレンチをさらに含み、前記第1及び第2トレンチが、同じ深さを有することを特徴とする請求項16に記載の不揮発性メモリ装置。前記第2トレンチを埋め込みながら前記ゲート構造物を覆う絶縁膜と、前記周辺回路領域の前記コンタクト予定領域の前記絶縁膜を貫通する第2コンタクト孔と、をさらに含むことを特徴とする請求項16に記載の不揮発性メモリ装置。前記セル領域のゲート構造物と前記周辺回路領域のゲート構造物とが、互いに分離されたことを特徴とする請求項16に記載の不揮発性メモリ装置。前記セル領域のゲート構造物が、ある一層のゲート電極膜が自身の直上部層のゲート電極膜より突出した端部を有することを特徴とする請求項16に記載の不揮発性メモリ装置。前記第2トレンチを埋め込みながら前記ゲート構造物を覆う絶縁膜と、前記セル領域の前記絶縁膜を貫通して、前記各層のゲート電極膜の突出した端部を露出させる第1コンタクト孔と、前記周辺回路領域の前記コンタクト予定領域の前記絶縁膜を貫通する第2コンタクト孔と、をさらに含むことを特徴とする請求項21に記載の不揮発性メモリ装置。前記ゲート構造物が、メモリセルを形成するための第1層間絶縁膜及び第1ゲート電極膜が交互に積層されたセルゲート構造物と、前記セルゲート構造物上に配置され選択トランジスタを形成するための第2層間絶縁膜及び第2ゲート電極膜を含む選択ゲート構造物と、を含むことを特徴とする請求項16に記載の不揮発性メモリ装置。前記セル領域の前記セルゲート構造物を貫通しながら、第1トレンチにより分離される一対のセルチャネルホールと、前記選択ゲート構造物を貫通して前記一対のセルチャネルホールを露出させながら、前記第1トレンチによって分離される一対の選択トランジスタチャネルホールと、をさらに含み、前記セル領域の基板が、パイプチャネルホールを有するパイプゲート電極膜を含み、前記一対のセルチャネルホールが、前記パイプチャネルホールによって接続されることを特徴とする請求項23に記載の不揮発性メモリ装置。前記パイプチャネルホール、前記一対のセルチャネルホール及び前記一対の選択トランジスタチャネルホールの内壁に配置されたメモリゲート絶縁膜及びチャネル膜をさらに含むことを特徴とする請求項24に記載の不揮発性メモリ装置。本発明は、上記のような従来技術の問題を解決するために提案されたものであって、その目的は、セル領域に垂直に積層される複数のメモリセルが配置されても、セル領域と周辺回路領域との間の段差が減少し、周辺回路領域のコンタクト形成が可能であり、その上、工程が容易かつ単純な不揮発性メモリ装置及びその製造方法を提供することにある。そこで、上記の目的を達成するための本発明に係る不揮発性メモリ装置の製造方法は、セル領域及び周辺回路領域を有する基板上に層間絶縁膜及びゲート電極膜が交互に積層されたゲート構造物を形成するステップと、前記セル領域の前記ゲート構造物を選択的にエッチングして、複数層の前記ゲート電極膜を一方向から分離させる第1トレンチを形成するステップと、前記周辺回路領域のコンタクト予定領域に対応する前記ゲート構造物を選択的にエッチングして、第2トレンチを形成するステップと、を含む。また、上記の目的を達成するための本発明に係る不揮発性メモリ装置の製造方法は、セル領域及び周辺回路領域を有する基板上に第1層間絶縁膜及び第1ゲート電極膜が交互に積層されたセルゲート構造物を形成するステップと、前記セル領域の前記セルゲート構造物を選択的にエッチングして、複数層の前記第1ゲート電極膜を一方向から分離させる第1トレンチを形成するステップと、前記周辺回路領域のコンタクト予定領域に対応する前記セルゲート構造物を選択的にエッチングして、第2トレンチを形成するステップと、第1及び第2トレンチが形成された結果物上に選択トランジスタを形成するための第2層間絶縁膜及び第2ゲート電極膜を含む選択ゲート構造物を形成するステップと、前記選択ゲート構造物を選択的にエッチングして、前記第1及び第2トレンチをそれぞれ露出させる第3及び第4トレンチを形成するステップと、を含む。また、上記の目的を達成するための本発明に係る不揮発性メモリ装置は、セル領域及び周辺回路領域を有する基板と、前記セル領域及び前記周辺回路領域の前記基板上に配置され、交互に積層された層間絶縁膜及びゲート電極膜を含むゲート構造物と、前記周辺回路領域のゲート構造物内にコンタクト予定領域と対応するように配置された第2トレンチと、を含む。本発明の不揮発性メモリ装置及びその製造方法によれば、セル領域に垂直に積層される複数のメモリセルが配置されても、セル領域と周辺回路領域との間の段差が減少し、周辺回路領域のコンタクト形成が可能で、その上、工程が容易かつ単純に行われることができる。以下では、本発明の最も好ましい実施形態が説明される。図面において、厚さと間隔は、説明の便宜のために表現されたものであって、実際の物理的厚さに比べて誇張されて図示されうる。本発明を説明するにあたって、本発明の要旨と無関係の公知の構成は省略されうる。各図面の構成要素に参照番号を付するにあたって、同じ構成要素に限っては、たとえ他の図面上に表示されても可能な限り同じ番号を有するようにしていることに留意すべきである。図2A~図2Mは、本発明の一実施形態に係る3次元構造の不揮発性メモリ装置及びその製造方法を説明するための断面図である。特に、図2Mは、本発明の一実施形態に係る3次元構造の不揮発性メモリ装置を示す断面図で、図2A~図2Lは、図2Mの装置を製造するための中間工程ステップを示す図である。まず、図2A~図2Mを参照して、本発明の一実施形態に係る不揮発性メモリ装置の製造方法を説明する。図2Aに示すように、垂直に積層される複数のメモリセルが形成されるセル領域及び周辺回路素子が形成される周辺回路領域を有する基板200を提供する。基板200は、例えば、シリコンなどのような半導体基板でありえ、自身の最上部に絶縁膜を含むことができる。次に、セル領域の基板200上にパイプチャネルを形成するための第1犠牲膜215が埋め込まれたパイプゲート電極膜210を形成する。さらに具体的に、セル領域の基板200上に第1導電膜210Aを形成し、第1導電膜210A上に絶縁膜を蒸着し、この絶縁膜をパターニングして第1犠牲膜215を形成した後、第1犠牲膜215により露出する第1導電膜210A上に第2導電膜210Bを形成する。このような第1及び第2導電膜210A、210Bがパイプゲート電極膜210をなす。第1及び第2導電膜210A、210Bは、例えば、不純物のドーピングされたポリシリコンを含むことができ、第1犠牲膜215は、例えば、窒化膜を含むことができる。また、周辺回路領域の基板200上に周辺回路素子として、例えば、周辺回路トランジスタ220を形成する。さらに具体的に、周辺回路トランジスタ220は、ゲート絶縁膜220A、第1ゲート電極220B及び第2ゲート電極220Cの積層構造と図示していないソース/ドレイン領域を含むことができ、その上、ゲート絶縁膜220A、第1ゲート電極220B及び第2ゲート電極220Cの積層構造の側壁のゲートスペーサ220Dをさらに含むことができる。周辺回路トランジスタ220の形成された結果物上には、キャップ用絶縁膜225及び層間絶縁膜230がさらに配置されることができる。図2Bに示すように、図2Aの工程結果物上に垂直方向に積層される複数のメモリセルを形成するために、第1層間絶縁膜235及び第1ゲート電極膜240を交互に積層する。このとき、第1層間絶縁膜235及び第1ゲート電極膜240が交互に積層された構造物は、セル領域だけでなく周辺回路領域にもすべて配置され、これは、セル領域と周辺回路領域との間の段差を減らすためである。以下、説明の便宜のために、第1層間絶縁膜235及び第1ゲート電極膜240が交互に積層された構造物をセルゲート構造物CGSとする。ここで、第1層間絶縁膜235は、複数層のメモリセル間を分離するためのものであって、例えば、酸化膜を含むことができ、第1ゲート電極膜240は、例えば、不純物のドーピングされたポリシリコンを含むことができる。本実施形態では、6層の第1ゲート電極膜240が示されているが、本発明がこれに限定されるものではない。次に、セルゲート構造物CGSを選択的にエッチングして第1犠牲膜215を露出させる一対の第1及び第2ホールH1、H2を形成する。第1及び第2ホールH1、H2は、メモリセルのチャネルを形成するための空間である。図2Cに示すように、第1及び第2ホールH1、H2内に埋め込まれる第2犠牲膜245を形成する。第2犠牲膜245は、後述する第1及び第2トレンチ形成工程図2D参照において第1及び第2ホールH1、H2によって第1ゲート電極膜240が露出している場合に発生できる損傷を防止するためである。第2犠牲膜245は、例えば、窒化膜を含むことができる。また、第2犠牲膜245は、第1及び第2ホールH1、H2を含む結果物上に第2犠牲膜245用絶縁膜を蒸着した後、セルゲート構造物CGSの表面が露出するまで平坦化工程、例えば、CMPChemicalMechanicalPolishingを行うことによって形成されることができる。図2Dに示すように、複数層の第1ゲート電極膜240が第1及び第2ホールH1、H2別に分離されるように、一対の第1及び第2ホールH1、H2間のセルゲート構造物CGSを選択的にエッチングして、第1トレンチS1を形成する。このとき、第1トレンチS1は、所定の一方向に延びるスリット状を有することができ、前記一方向は、本断面と垂直な方向である。ここで、第1トレンチS1を形成するためのセルゲート構造物CGSに対したエッチングは、最下部層の第1層間絶縁膜235をエッチング停止膜とするものの、最下部層の第1ゲート電極膜240が十分に分離されるように適切な過度エッチングを行うことができる。このような第1トレンチS1を形成することによって、一対の第1及び第2ホールH1、H2に配置されるセルチャネル図示せずに沿って形成されながら第1トレンチS1によって互いに分離される一対の垂直ストリングが形成されることができ、この一対の垂直ストリングは、後述するパイプトランジスタにより接続されて一つのU字型メモリセルストリングを形成できる。これについては、該当部分、例えば、図2Hの説明でさらに詳細に説明する。このとき、セル領域に第1トレンチS1を形成すると同時に、周辺回路領域のコンタクトの形成される領域以下、コンタクト予定領域とするに対応するセルゲート構造物CGSを選択的にエッチングすることによって、第2トレンチS2を形成する。第2トレンチS2は、前記一方向と同じ方向に延びるスリット状を有することができるが、本発明は、これに限定されない。第2トレンチS2は、水平方向でコンタクト予定領域の幅以上の幅を有するという条件下で、いかなる形状を有しても良い。また、第2トレンチS2は、第1トレンチS1と共に形成されるので、第2トレンチS2の深さは、第1トレンチS1の深さと実質的に同一である。後述するが、周辺回路領域のコンタクトは、例えば、周辺回路トランジスタ220のソース/ドレイン領域図示せず、第2ゲート電極220Cなどと接続されることができる。したがって、第2トレンチS2は、セルゲート構造物CGS内で、例えば、周辺回路トランジスタ220のソース/ドレイン領域図示せず及び第2ゲート電極220Cと対応する領域に形成されることができる。このように周辺回路領域のコンタクト予定領域に第2トレンチS2を形成すると、周辺回路領域のコンタクト予定領域にもうこれ以上セルゲート構造物CGS、特に、第1ゲート電極膜240が存在しない。したがって、後述するように、周辺回路領域にコンタクトを形成することが可能になり、これについては、該当部分、例えば、図2Mの説明でさらに詳細に説明する。特に、第2トレンチS2は、セル領域の第1トレンチS1形成工程で共に形成されるものであるため、追加工程が要求されない。図2Eに示すように、第1トレンチS1及び第2トレンチ2内に埋め込まれる第3犠牲膜250を形成する。第3犠牲膜250は、例えば、窒化膜を含むことができる。また、第3犠牲膜250は、第1及び第2トレンチS1、S2を含む結果物上に第3犠牲膜250用絶縁膜を蒸着した後、セルゲート構造物CGSの表面が露出するまで平坦化工程を行うことによって形成されることができる。図2Fに示すように、図2Eの工程結果物上に、選択トランジスタの形成のために第2層間絶縁膜255、第2ゲート電極膜260及び第2層間絶縁膜255を順次形成する。以下、説明の便宜のために、第2層間絶縁膜255、第2ゲート電極膜260及び第2層間絶縁膜255の積層構造物を選択ゲート構造物SGSとする。第2層間絶縁膜255は、例えば、酸化膜を含むことができ、第2ゲート電極膜260は、例えば、不純物がドーピングされたポリシリコンを含むことができる。次に、選択ゲート構造物SGSを選択的にエッチングして、一対の第1及び第2ホールH1、H2に埋め込まれた第2犠牲膜245を露出させる第3及び第4ホールH3、H4を形成する。第3及び第4ホールH3、H4は、選択トランジスタのチャネルが形成される領域である。図2Gに示すように、第3ホールH3及び第4ホールH4によって露出する第2犠牲膜245とその下部の第1犠牲膜215とを除去する。第2犠牲膜245及び第1犠牲膜215の除去工程は、ウェットエッチングを利用して行われることができる。例えば、第2犠牲膜245及び第1犠牲膜215が窒化膜を含む場合、リン酸などを含むエッチング溶液を利用して第2犠牲膜245及び第1犠牲膜215の除去を行うことができる。本工程結果、メモリセルのチャネル膜が形成される一対のセルチャネルホールH5、H6と、セルチャネルホールH5、H6の下部に配置されてこれらを互いに接続させるパイプチャネルホールH7とが形成される。セルチャネルホールH5、H6及びパイプチャネルホールH7は、全体的にU字型を有する。図2Hに示すように、図2Gの工程結果によって提供されるホール、すなわち、第3及び第4ホールH3、H4、セルチャネルホールH5、H6及びパイプチャネルホールH7の内壁に沿ってメモリゲート絶縁膜265を形成した後、メモリゲート絶縁膜265上にチャネル膜270を形成する。メモリゲート絶縁膜265は、電荷遮断膜、電荷トラップ膜及びトンネル絶縁膜を順次蒸着して形成されることができる。ここで、トンネル絶縁膜は、電荷トンネリングのためのものであって、例えば、酸化膜からなることができ、電荷トラップ膜は、電荷をトラップさせてデータを格納するためのものであって、例えば、窒化膜からなりえ、電荷遮断膜は、電荷トラップ膜内の電荷が外部に移動することを遮断するためのものであって、例えば、酸化膜からなりうる。すなわち、メモリゲート絶縁膜265は、ONOOxide-Nitride-Oxideの三重膜構造を有することができる。このようなメモリゲート絶縁膜265は、メモリセルを構成する第1ゲート電極膜240とチャネル膜270との間では、第1ゲート電極膜240とチャネル膜270とを電気的に絶縁させながら電荷をトラップして、実質的にデータを格納する機能を行うことができる。反面、メモリゲート絶縁膜265は、パイプトランジスタを構成するパイプゲート電極膜210とチャネル膜270との間では、これらを絶縁させるゲート絶縁膜としての機能を行い、選択トランジスタを構成する第2ゲート電極膜260とチャネル膜270との間では、これらを電気的に絶縁させるゲート絶縁膜としての機能を行うことができる。チャネル膜270は、メモリゲート絶縁膜265に沿って形成されながら、第3及び第4ホールH3、H4、セルチャネルホールH5、H6及びパイプチャネルホールH7を完全に埋め込まない薄い厚さで形成されることができる。チャネル膜270は、パイプトランジスタのチャネル、メモリセルのチャネル及び選択トランジスタのチャネルとして機能できる。すなわち、本実施形態では、第3及び第4ホールH3、H4、セルチャネルホールH5、H6及びパイプチャネルホールH7の内壁に沿ってメモリゲート絶縁膜265及びチャネル膜270を形成するので、メモリゲート絶縁膜265及びチャネル膜270がパイプトランジスタ、メモリセル及び選択トランジスタに同時に利用される。しかしながら、他の実施形態では、セルチャネルホールH5、H6及びパイプチャネルホールH7の内壁に沿って、メモリゲート絶縁膜及びチャネル膜を形成する工程と、第3及び第4ホールH3、H4の内壁に沿ってゲート絶縁膜及びチャネル膜を形成する工程が別に行われることもできる。本工程結果、一対のセルチャネルホールH5、H6の内壁に形成されたメモリゲート絶縁膜265及びチャネル膜270に沿って垂直に積層された第1ゲート電極膜240からなる複数層のメモリセルが形成される。一方のセルチャネルホールH5に沿って積層された複数層のメモリセル及び他方のセルチャネルホールH6に沿って積層された複数層のメモリセルは、それぞれ前述した第1トレンチS1によって互いに分離されて、一対の第1垂直ストリングST1及び第2垂直ストリングST2を構成する。本実施形態において、第1垂直ストリングST1及び第2垂直ストリングST2は、それぞれ6個のメモリセルを含むことができるが、本発明がこれに限定されるものではない。第1垂直ストリングST1及び第2垂直ストリングST2は、パイプチャネルホールH7の内壁に形成されたメモリゲート絶縁膜265及びチャネル膜270とこれらを取り囲むパイプゲート電極膜210からなるパイプトランジスタによって互いに接続される。結局、第1垂直ストリングST1、第2垂直ストリングST2及びパイプトランジスタが一つのU字型メモリセルストリングを構成する。本実施形態において、一つのU字型メモリセルストリングは、12個のメモリセルを含むことができるが、本発明がこれに限定されるものではない。図2Iに示すように、図2Hの結果物を覆うキャップ膜275を形成した後、第3及び第4ホールH3、H4間のキャップ膜275及び選択ゲート構造物SGSを選択的にエッチングすることによって、第3及び第4ホールH3、H4間の第2ゲート電極膜260を第1及び第2垂直ストリングST1、ST2別に分離する第3トレンチS3を形成する。第3トレンチS3は、第1トレンチS1に埋め込まれた第3犠牲膜250を露出させるように形成され、それによって前記一方向に延びるスリット状を有することができる。本工程結果、第1垂直ストリングST1の上部に配置されてこれを制御するための第1選択トランジスタSLT1と、第2垂直ストリングST2の上部に配置されてこれを制御するための第2選択トランジスタSLT2とが形成される。第1及び第2選択トランジスタSLT1、SLT2は、第3トレンチS3によって分離されている。このとき、セル領域に第3トレンチS3を形成しながら同時に周辺回路領域のキャップ膜275及び選択ゲート構造物SGSを選択的にエッチングして第4トレンチS4を形成する。第4トレンチS4は、第2トレンチS2に埋め込まれた第3犠牲膜250を露出させるように形成される。図2Jに示すように、第3及び第4トレンチS3、S4によって露出する第3犠牲膜250を除去する。これは、セル領域の第1及び第2ゲート電極膜240、260の側壁を露出させて、シリサイド工程遂行を可能にすると共に周辺回路領域のコンタクト予定領域を予めオープンさせるためである。次に、第3犠牲膜250の除去によって露出する第1及び第2ゲート電極膜240、260の側壁にシールラサイド工程によるシリサイド層図示せずを形成できる。これは、第1及び第2ゲート電極膜240、260の抵抗を低くするためである。本図2Jの工程は省略されうる。図2Kに示すように、セル領域のコンタクトを形成するために、一名スリミングパターニングslmmingpatterningと呼ばれるエッチング工程を行うことによって、セルゲート構造物CGS及び選択ゲート構造物SGSの端部が全体的に階段状を有するようにすることができる。すなわち、ある一層の第1ゲート電極膜240は、自身の直上部層の第1ゲート電極膜240より突出した端部を有する。最上部層の第1ゲート電極膜240は、第2ゲート電極膜260の端部より突出した端部を有する。このようなスリミングパターニングについて簡略に説明すると、まず、所定マスクを利用して複数層の積層構造物のうち、最上部に配置されるN個ここで、Nは、1以上の自然数であるの層以下、最上部層とするをエッチングすることによって、一個の段を作る。次に、マスク幅を一次に減少させて前記最上部層を再度エッチングするが、このとき、段差を維持しながら最上部の直下部に配置されるN個の層以下、第1下部層とするが共にエッチングされて、2つの段が形成される。次に、幅が一次に減少したマスクの幅を2次に減少させて、最上部層を再度エッチングするが、このとき、段差を維持しながら前記第1下部層と、前記第1下部層の直下部に配置されるN個の層以下、第2下部層とするとが共にエッチングされて、3つの段が形成される。このような方式でマスクの幅を順次減らしながら積層構造物をN個の層単位でエッチングすると、全体的に階段状の構造物が得られることができる。このとき、セル領域でスリミングパターニングが行われ、同時に周辺回路領域のセルゲート構造物CGS及びその上部の選択ゲート構造物SGSに対してもスリミングパターニングが行われることができる。それにより、図示のように、周辺回路領域のセルゲート構造物CGS及び選択ゲート構造物SGSの端部が互いに対称しながら全体的に階段状を有することができる。このようなスリミングパターニングによって、セル領域のセルゲート構造物CGS及び選択ゲート構造物SGSと、周辺回路領域のセルゲート構造物CGS及び選択ゲート構造物SGSが互いに分離されうる。図2Lに示すように、図2Kの工程結果物を覆う第3層間絶縁膜280を形成した後、平坦化工程、例えば、CMPを行う。ここで、第3層間絶縁膜280は、酸化膜を含むことができる。本工程結果物を述べると、セル領域及び周辺回路領域に各々実質的に同じ高さを有する構造物が形成されているので、第3層間絶縁膜280がほぼ平坦な表面を有することが分かる。すなわち、従来の技術のように、周辺回路領域の層間絶縁膜ディッシング現象が発生しないことが分かる。したがって、後述するコンタクト形成工程図2M参照が容易に行われることができる。図2Mに示すように、セル領域のコンタクト及び周辺回路領域のコンタクトを形成するために、セル領域及び周辺回路領域の第3層間絶縁膜280を選択的にエッチングすることによって、セル領域及び周辺回路領域において所定配線と接続が要求される部分を露出させるコンタクト孔H8、H9参照を形成する。例えば、セル領域では、各層の第1ゲート電極膜240の突出した端部をそれぞれ露出させる複数の第1コンタクト孔H8が形成されることができる。また、例えば、周辺回路領域では、周辺回路トランジスタ220のソース/ドレイン領域と第2ゲート電極220Cとをそれぞれ露出させる複数の第2コンタクト孔H9が形成されることができる。このとき、周辺回路領域には、前述した第2トレンチS2及び/または第4トレンチS4の形成工程によって、第2コンタクト孔H9と対応する部分のセルゲート構造物CGS、特に、第1ゲート電極膜240と、選択ゲート構造物SGS、特に第2ゲート電極膜260が除去されている。特に、第2トレンチS2及び/または第4トレンチS4の水平方向の幅は、第2コンタクト孔H9の水平方向の幅以上の値を有する。第2コンタクト孔H9内に埋め込まれるコンタクト図示せずは、第1ゲート電極膜240及び第2ゲート電極膜260と絶縁されるので、周辺回路領域にセルゲート構造物CGS及び選択ゲート構造物SGSが存在するにもかかわらず、周辺回路領域のコンタクト形成工程が可能である。なお、本実施形態によれば、第2コンタクト孔H9を形成するためのエッチングが容易に行われることができる。すなわち、第2コンタクト孔H9を形成する時に第3層間絶縁膜280のエッチングは、セル領域の第1コンタクト孔H8を形成するための第3層間絶縁膜280のエッチング時に共に行われることができ、その後、周辺回路領域の第3層間絶縁膜280の下部に存在する薄厚の絶縁膜、例えば、第1層間絶縁膜235、キャップ用絶縁膜225などをさらに除去さえすれば良いので、第2コンタクト孔H9の形成が容易に行われる。次に、図示していないが、第1及び第2コンタクト孔H8、H9に導電物質、例えば金属物質を埋め込んでコンタクトを形成し、第3層間絶縁膜280上にこれらのコンタクトと接続する所定配線、例えば、ワードライン、ビットラインなどを形成できる。以上説明した本実施形態の製造方法によれば、セル領域だけでなく周辺回路領域にもセルゲート構造物CGS及び選択ゲート構造物SGSを形成することによって、セル領域と周辺回路領域との間の段差発生を防止しながらも、周辺回路領域のコンタクト予定領域のセルゲート構造物CGS及び選択ゲート構造物SGSは、予め除去することによって、コンタクト形成を可能にすることができる。なお、周辺回路領域のコンタクト予定領域のセルゲート構造物CGS及び選択ゲート構造物SGSを除去する工程は、セル領域のトレンチ形成工程において共に行われるので、追加工程が要求されない。以下、図2Mを再度参照して、本発明の一実施形態に係る不揮発性メモリ装置について説明する。本実施形態の装置は、前述した図2Aないし図2lの工程によって製造されうるが、本発明がこれに限定されるものではなく、他の工程ステップによっても本実施形態の装置が製造されうる。図2Mに示すように、セル領域の基板200上には、パイプトランジスタを形成するためのパイプゲート電極膜210、複数層のメモリセルを形成するための第1層間絶縁膜235及び第1ゲート電極膜240が交互に積層されたセルゲート構造物CGS、及び選択トランジスタを形成するための第2層間絶縁膜255、第2ゲート電極膜260及び第2層間絶縁膜255が順次積層された選択ゲート構造物SGSが順に配置される。周辺回路領域の基板200上には、パイプゲート電極膜210の形成されたレベルと同じレベルに周辺回路素子、例えば周辺回路トランジスタ220が配置されることができ、周辺回路トランジスタ220の上部には、キャップ用絶縁膜225及び/または層間絶縁膜230がさらに配置されることができる。これに加えて、周辺回路領域のキャップ用絶縁膜225及び層間絶縁膜230上には、セルゲート構造物CGS及び選択ゲート構造物SGSが配置される。周辺回路領域のセルゲート構造物CGS及び選択ゲート構造物SGSは、セル領域のセルゲート構造物CGS及び選択ゲート構造物SGSと互いに分離されている。このとき、周辺回路領域の基板200上に配置されたセルゲート構造物CGS及び選択ゲート構造物SGSは、メモリセル及び選択トランジスタの形成のためのものでなく、セル領域との段差をなくすために配置された一種のダミーdummyである。前述したように、セル領域の基板200上には、パイプトランジスタ、複数層のメモリセル及び選択トランジスタが順に配置される。したがって、セル領域のパイプゲート電極膜210、セルゲート構造物CGS及び選択ゲート構造物SGSには、下記のような構成がさらに配置される。すなわち、セルゲート構造物CGS内には、これを貫通する一対のセルチャネルホールH5、H6が配置され、パイプゲート電極膜210内には、一対のセルチャネルホールH5、H6を接続させるパイプチャネルホールH7が配置される。選択ゲート構造物SGS内には、これを貫通して一対のセルチャネルホールH5、H6とそれぞれ接続する第3及び第4ホールH3、H4が配置される。第3及び第4ホールH3、H4、セルチャネルホールH5、H6及びパイプチャネルホールH7の内壁には、メモリゲート絶縁膜265及びチャネル膜270が配置される。しかしながら、本発明がこれに限定されるものではなく、他の実施形態において、セルチャネルホールH5、H6及びパイプチャネルホールH7の内壁には、メモリゲート絶縁膜265及びチャネル膜270が配置され、第3及び第4ホールH3、H4の内壁には、メモリゲート絶縁膜265と異なるゲート絶縁膜及びチャネル膜270と異なるチャネル用膜が配置されることもできる。セルチャネルホールH5、H6間の複数層の第1ゲート電極膜240は、最下部層の第1層間絶縁膜235を除いたセルゲート構造物CGSを貫通する第1トレンチS1によって互いに分離される。また、第3及び第4ホールH3、H4間の第2ゲート電極膜260は、選択ゲート構造物SGSを貫通する第3トレンチS3によって互いに分離される。結果的に、セル領域の基板200上には、パイプゲート電極膜210、パイプチャネルホールH7の内壁のメモリゲート絶縁膜265及びチャネル膜270からなるパイプトランジスタと、セルチャネルホールH5、H6のそれぞれの内壁に形成されたメモリゲート絶縁膜265及びチャネル膜270とこれらに沿って垂直に積層された第1ゲート電極膜240からなり、セルチャネルホールH5、H6別に分離された複数層のメモリセル、すなわち、第1及び第2垂直ストリングST1、ST2と、第3及び第4ホールH3、H4のそれぞれの内壁に形成されたメモリゲート絶縁膜265及びチャネル膜270と第2ゲート電極膜260からなり、第3及び第4ホールH3、H4別に分離された第1及び第2選択トランジスタSLT1、SLT2が配置される。反面、周辺回路領域の基板200上に配置されたセルゲート構造物CGS及び選択ゲート構造物SGSは、一種のダミーであるから、周辺回路領域にチャネル膜やメモリゲート絶縁膜が配置されない。ただし、周辺回路領域のコンタクト予定領域にセルゲート構造物CGS及び選択ゲート構造物SGSが存在する場合には、コンタクトとセルゲート構造物CGSの第1ゲート電極膜240または選択ゲート構造物SGSの第2ゲート電極膜260がショートされるという問題がある。そのため、周辺回路領域のコンタクト予定領域に対応するセルゲート構造物CGS及び選択ゲート構造物SGSは除去されており、該除去された空間には、絶縁膜、例えば第3層間絶縁膜280が埋め込まれる。ここで、セルゲート構造物CGS及び選択ゲート構造物SGSの除去された空間の水平方向の幅は、周辺回路領域のコンタクト予定領域の水平方向の幅以上の値を有することができる。このようなセル領域及び周辺回路領域のセルゲート構造物CGS及び選択ゲート構造物SGSの分離された端部は、互いに対称しながら実質的に階段状を有することができる。すなわち、ある一層の第1ゲート電極膜240は、自身の直上部層の第1ゲート電極膜240より突出した端部を有し、最上部層の第1ゲート電極膜240は、第2ゲート電極膜260の端部より突出した端部を有する。セル領域及び周辺回路領域のセルゲート構造物CGS及び選択ゲート構造物SGS上には、第3層間絶縁膜280が配置される。セル領域の第3層間絶縁膜280を貫通する第1コンタクト孔H8は、各層の第1ゲート電極膜240の突出した端部をそれぞれ露出させることができる。周辺回路領域の第3層間絶縁膜280を貫通する第2コンタクト孔H9は、第1層間絶縁膜235の下部の絶縁膜をさらに貫通して、周辺回路トランジスタ220のソース/ドレイン領域と第2ゲート電極220Cとをそれぞれ露出させることができる。なお、本発明は、上記の実施形態に限定されるものではなく、本発明に係る技術的思想から逸脱しない範囲内で様々な変更が可能であり、それらも本発明の技術的範囲に属する。例えば、本発明は、前述した実施形態にのみ適用されるものではなく、セル領域に複数層のメモリセル及び/または選択トランジスタを形成するために導電膜及び絶縁膜が交互に積層されるすべての構造において、セル領域と周辺回路領域との間の段差を減らしながら、コンタクト及びコンタクトの上部の配線形成工程を容易にするために適用されることができる。