少なくとも1つの導体と、前記少なくとも1つの導体に被着される電圧切り替え型誘電体材料VSDMと、少なくとも1つのリード線を有する電子素子であって、前記少なくとも1つのリード線は前記VSDMに電気的に接続される、電子素子と、を含む、ことを特徴とするプリント回路ボード。請求項1に記載のプリント回路ボードにおいて、前記電子素子が埋め込み素子である、ことを特徴とするプリント回路ボード。請求項2に記載のプリント回路ボードにおいて、前記埋め込み素子が、抵抗器、インダクタおよびコンデンサの1つ以上を含む、ことを特徴とするプリント回路ボード。請求項2に記載のプリント回路ボードにおいて、前記埋め込み素子が、ダイオード、トランジスタ、半導体デバイス、回路、チップおよび集積回路の1つ以上を含む、ことを特徴とするプリント回路ボード。請求項1に記載のプリント回路ボードにおいて、前記電子素子が表面実装素子である、ことを特徴とするプリント回路ボード。請求項5に記載のプリント回路ボードにおいて、前記表面実装素子が、抵抗器、インダクタおよびコンデンサの1つ以上を含む、ことを特徴とするプリント回路ボード。請求項5に記載のプリント回路ボードにおいて、前記表面実装素子が、ダイオード、トランジスタ、半導体デバイス、回路、チップおよび集積回路の1つ以上を含む、ことを特徴とするプリント回路ボード。請求項1に記載のプリント回路ボードにおいて、前記VSDMが層である、ことを特徴とするプリント回路ボード。請求項8に記載のプリント回路ボードにおいて、前記VSDM層が非導電層の内部に組み込まれる、ことを特徴とするプリント回路ボード。請求項8に記載のプリント回路ボードにおいて、前記VSDM層が少なくとも2つの非導電層の間に配備される、ことを特徴とするプリント回路ボード。少なくとも1つの非導電層と、少なくとも1つの導体と、前記非導電層の少なくとも1つに被着される電圧切り替え型誘電体材料VSDMと、少なくとも1つのリード線を有する電子素子であって、前記少なくとも1つのリード線は前記VSDMに電気的に接続される、電子素子と、を含む、ことを特徴とするプリント回路ボード。請求項11に記載のプリント回路ボードにおいて、前記電子素子が埋め込み素子である、ことを特徴とするプリント回路ボード。請求項12に記載のプリント回路ボードにおいて、前記埋め込み素子が、抵抗器、インダクタおよびコンデンサの1つ以上を含む、ことを特徴とするプリント回路ボード。請求項12に記載のプリント回路ボードにおいて、前記埋め込み素子が、ダイオード、トランジスタ、半導体デバイス、回路、チップおよび集積回路の1つ以上を含む、ことを特徴とするプリント回路ボード。請求項11に記載のプリント回路ボードにおいて、前記電子素子が表面実装素子である、ことを特徴とするプリント回路ボード。請求項15に記載のプリント回路ボードにおいて、前記表面実装素子が、抵抗器、インダクタおよびコンデンサの1つ以上を含む、ことを特徴とするプリント回路ボード。請求項15に記載のプリント回路ボードにおいて、前記表面実装素子が、ダイオード、トランジスタ、半導体デバイス、回路、チップおよび集積回路の1つ以上を含む、ことを特徴とするプリント回路ボード。請求項11に記載のプリント回路ボードにおいて、前記VSDMが層である、ことを特徴とするプリント回路ボード。請求項18に記載のプリント回路ボードにおいて、前記VSDM層が前記少なくとも1つの非導電層の内部に組み込まれる、ことを特徴とするプリント回路ボード。請求項18に記載のプリント回路ボードにおいて、前記VSDM層が少なくとも2つの前記非導電層の間に配備される、ことを特徴とするプリント回路ボード。いくつかの代表的な実施態様においては、ESDまたはEOSに対する保護がVSDMの使用を含むことができる。VSDMは、低電圧においては絶縁体として、高電圧においては導体として作用することができる。VSDMは特定の切り替え電圧を有することができ、その切り替え電圧は低導電性および高導電性の状態の間の範囲である。VSDMは、切り替え電圧を超える電圧値に対して回路および/または電子素子を保護するアースへの分路を提供することができる。これは、高電圧値において、電流が、保護されるデバイスまたは素子を流れるのではなく、VSDMを通ってアースに流れることを可能にすることによって行われる。本明細書においては、用語の冠詞aまたはanは、特許文献において通常用いられるように、1つ以上を含むものとして用いられる。また、本明細書においては、用語のまたはorは非排除的なまたはを指すものとして用いられる。すなわち、AまたはorBは、そうでない旨指示されない限り、AであるがBでないと、BであるがAでないと、AかつBであるとを含む。さらに、本明細書において言及されるすべての出版物、特許および特許文献は、恰も個別に参照によって組み込まれるように、参照によってその全体が本願に組み込まれる。本明細書と、そのように参照によって組み込まれたこれらの文献との間に一致しない語法が存在する場合は、組み込まれた参照文献の語法は、本明細書の語法に対する補足と見做されるべきである。すなわち、両立し得ない不一致については、本明細書の語法が優先する。本明細書において、代表的なexemplaryという用語は、事例、実例または例解と為るservingasanexample、instance、orillustrationを意味するものとして用いられる。本明細書において代表的なものとして記述されるいかなる実施態様も、他の実施態様より好ましい、あるいは他の実施態様より有利であると見做されるべきではない。同様に、用語としての実施態様embodimentは、すべての実施態様が論議された特徴、利点、あるいは操作モードを含むことを要求しない。本明細書において用いる用語としてのプリント回路ボードprintedcircuitboard:PCBは、プリント配線ボード、エッチング配線ボードまたは同類の基板に関係する。PCBは、個別の電子素子を機械的に支持し、かつ、非導電性の基板上に層状化または装着される導電リード線、配線、ライン、経路、トラックまたは信号トレースを用いてその個別電子素子を電気的に接続するために用いられる。いくつかの場合には、装着される種々の電子素子の間の電気的接続を提供するために、金属のリード線を例えば引き続いてエッチングされるCuの層として含めることができる。本明細書に開示されるいくつかの実施態様によれば、PCBは、単一基板として、あるいは、異なる層において同一または異なる導電性を有する多層基板として実施できる。本明細書において用いる用語としての電子素子は、受動素子および/または能動素子を意味することができ、抵抗器、インダクタ、コンデンサ、ダイオード、トランジスタ、半導体デバイス、回路、チップ、集積回路などを含むがこれに限定されない。通常、電子素子は、それを他の素子または経路に電気的に接続するための導電リード線を有する。本明細書に開示される実施態様によれば、電子素子は表面実装素子および埋め込み素子を含む。電子素子は、個別の要素または薄膜例えば、抵抗層、静電容量層などとして実施することが可能であり、PCBの基板上または層上に堆積またはスパッタ処理できる。本明細書において用いる用語としてのVSDMは、特定の値を超える電界または電圧が材料に印加されない限り、誘電体としての特性または非導電性を有する任意の組成物または組成物の組合せに関する。特定の値を超える電界または電圧が材料に印加されると、材料は導電性になる。従って、VSDMは、材料特有の値を超える、例えばESDまたはEOS事象によってもたらされるような電圧または電界が材料に印加されない限り誘電体である。そのような電圧または電界が印加されると、VSDMは導電性の状態に切り替わる。VSDMは、さらに、非線形的な抵抗材料として定義することができる。多くの用途において、VSDMの特性電圧は、回路またはデバイスの操作電圧レベルを何倍も超えた値の範囲にある。実施態様は計画された電気事象の使用を含むことができるが、このような電圧レベルは、例えば、静電放電のような電荷によって生成される過渡条件の程度である可能性がある。さらに、1つ以上の実施態様は、特性電圧を超える電圧が存在しない場合、非導電性または誘電体の材料に類似の挙動を示すVSDMを提供する。本明細書に開示される実施態様によれば、VSDMは、ポリマーベースの材料であり、充填剤入りのポリマーを含むことができる。充填剤入りポリマーは、絶縁体、導体および半導体材料の混合物を含むことができる。絶縁材料の例としては、シリコーンポリマー、エポキシ、ポリイミド、ポリエチレン、ポリプロピレン、ポリフェニレンオキシド、ポリスルホン、ゾルゲル材料、クリーマー、二酸化シリコーン、酸化アルミニウム、酸化ジルコニアおよび他の金属酸化物絶縁体が含まれるがこれに限定されない。導体材料の例としては、銅、アルミニウム、ニッケル、ステンレス鋼などの金属が含まれる。半導体材料の例としては、有機半導体および無機半導体の両者が含まれる。無機半導体の中には、シリコン、炭化ケイ素、窒化ホウ素、窒化アルミニウム、酸化ニッケル、酸化亜鉛および硫化亜鉛が含まれる。有機半導体の例としては、ポリ-3-エキシルチオフェン、ペンタセン、ペリレン、カーボンナノチューブ、フラーレンなどが含まれる。VSDMの特定の用途によく適合した機械的および電気的特性に対して、具体的な調合および組成を選択することができる。さらに、本明細書に開示される1つ以上の実施態様は、PCBの上部にVSDM層を組み込んでいる。このVSDM層は、切り替え電圧を超える電圧に対して回路および/または電子素子を保護するアースへの分路を提供することができる。この保護は、この電圧における電流が、保護される回路および/または電子素子を流れるのではなく、VSDM層を通ってアースに流れることを可能にすることによって行われる。図1は代表的なVSDM100を示す。VSDM100は、導電相110と、絶縁および/または半導体相120とを含むことができる。VSDM100は、低電圧においては絶縁体として作用し、切り替え電圧を超える電圧例えば、トリガ電圧を超える電圧、クランプ電圧を超える電圧などにおいては導体として作用することができる。通常、VSDM100は、アースに接続することができ、デバイスを保護している間、電流をアースに分路することができる。図2は、VSDM層を組み込んだ代表的な積層体200を示す。積層体200は、非導電性の基板202例えば、PCBおよび/またはその層、例えばプリプレグ層などを含み、また、VSDM層210をも含む。このVSDM層210は、被膜、層、線およびビアのどれかまたはすべてを含むことができる。VSDMは、任意の形状にすることができ、導体220に接続することができる。特定のいくつかの導体220は、過大電圧事象の間、電流がVSDM層を通ってアースに分路されるように、アースに電気的に接続することができる。導体は、導電層、配線、経路、ビア、接続子などを含むことができる。保護されるべき電子素子230例えば、抵抗器、インダクタ、コンデンサ、ダイオード、トランジスタ、回路、チップなどは、VSDM層210の上に装着することができる。いくつかの場合には、電子素子230を表面実装デバイスとすることができる。別の実施態様によれば、電子素子230を、VSDM層210の上に例えば抵抗インクとして直接堆積された実質的に平面状のデバイスとすることができる。さらに、電子素子230は1つ以上のリード線240例えばCuリード線を含むことができる。電子素子230を巻き込む過大電圧事象例えばESDまたはEOS事象の間、電流を、リード線240および/または素子230からVSDM層210を通って導体220に分路することができる。電流は、素子230および/またはリード線240と、ビア270によって導体220に電気的に接続することができる導電性パッド260との間のギャップ250を橋絡することができる。電子素子230は、抵抗、インダクタンス、静電容量などのような1つ以上の仕様値によって特徴付けることができる。いくつかの場合には、過大電圧および/または過大電流事象に耐え得る能力は特定されないことがある。例えば、ある抵抗器は、正常に例えば10ボルトまでの電圧において使用している間は1オームの抵抗を提供するように設計することができるが、さらに高い電圧においては損傷を受ける場合があり、耐損傷性を有するように設計される同様の抵抗器は、所与の用途には寸法が大き過ぎる可能性がある。VSDMを用いて小型抵抗器を保護すると、小型の素子を使用できるようになり、これは、PCBアセンブリのようなパッケージにおいては有利であり得る。0603および0402抵抗器のような大型の抵抗器は、過大電圧または過大電流事象に耐えるに十分な程大きいが、0201および01005抵抗器のような小型の抵抗器は、回路の完全性を維持するには保護を必要とする可能性がある。VSDM層210、導体220および電子素子230のいずれも、基板202の表面上に配備するか、あるいは、基板202の内部に設ける例えば埋め込むことができる。いくつかの実施態様においては、VSDM層210および電子素子230がPCBに埋め込まれる例えば、PCB積層体内に層として製作される。積層体200は、付加的なPCB素子例えばプリペグ付加層を加えかつ処理することによって埋め込むことができる。図3は、VSDM層を組み込んだ代表的な積層体300を示す。この例においては、積層体300は、非導電性の基板202例えばプリント回路ボードおよび/またはその層および/または他のアセンブリを含むことができる。VSDM層210は、被膜、層、線、ビアを含むことができ、および/または、任意の形状にすることができ、さらに全体として導体220に結合することができる。保護される電子素子230表面実装されるか埋め込まれるは、VSDM層210の上に実装するかあるいはその中に組み込むことができる。素子230を巻き込む過大電圧事象例えばESD事象の間、電流を、リード線および/または素子230自体からVSDM層210を通って導体220に分路することができる。いくつかの場合には、リード線240および/または素子230と導体220との間のギャップ350内に位置するVSDM層210の一部分に、作用容積を付属させることができる。作用容積は、VSDM層の厚さおよび例えば境界を接する導体の面積に関係付けることができ、主として、過大電圧事象の間に電流が流れる空間を表すことができる。積層体300は、付加的なPCB素子例えばプリペグ付加層などを加えかつ処理することによって埋め込むことができる。図4は代表的な積層体400の断面図を示す。図示のように、積層体400は、1つ以上の非導電性基板202と、少なくとも1つのVSDM層210とを含むことができる。VSDM層210は、被膜、膜、線、ビア、配線、経路として実施することができ、および/または、具体的な用途に応じて他の任意の適切な形状にすることができる。VSDM層210は、全体として、1つ以上の導体220、パッド260、ビア270またはそれらの組合せを介してアースに接続することができる。保護される電子素子430例えば薄膜抵抗層432および関連リード線440は、VSDM層210の上に、堆積、スパッタ、あるいはそれ以外の方法で形成することができる。電子素子430を巻き込む過大電圧事象例えばESDまたはEOS事象の間、過剰電流を、素子430を損傷するレベルで素子430を通すのではなくアースに分路することができる。電流は、ギャップ450を含むことができるVSDM層210を通して流すことによって分路することができる。いくつかの場合には、VSDM層210のESD/EOS保護能力に有害な影響を及ぼさない条件において、付加層例えば素子430に関連する膜が存在してもよい例えば、抵抗膜を特別に薄くすることができ、従って、抵抗層432が特に薄い時には、抵抗層432をリード線440の下に配備することができる。図5は積層体500の断面図を示す。この例においては、積層体500は、1つ以上の非導電性基板202と、VSDM層210とを含むことができる。VSDM層210は、被膜、膜、線、ビア、配線、経路として実施することができ、および/または、具体的な用途に応じて他の任意の適切な形状にすることができる。VSDM層210は、全体として、積層体500の表面上に配備される1つ以上の導体220を介して、かつまた、パッド260、ビア270またはそれらの組合せによって、アースに接続することができる。保護される電子素子430は、VSDM層210の上に、堆積、スパッタ処理、あるいはそれ以外の方法で形成することができる。電子素子430は、薄膜抵抗層432として実施することができ、関係する導電リード線440を含むことができる。この導電リード線440も、抵抗層432の上および/または積層体の1つの層の上に堆積またはスパッタ処理することができる。素子430を巻き込むESDまたはEOSに関わる過大電圧事象の場合には、過大電流を、電子素子430を通すのではなくアースに分路することができる。過剰電流は、ギャップ550を含むことがあるVSDM層210を通して流すことによって分路することができる。図6は代表的な積層体600の断面図を示す。この例によれば、積層体600は、電子素子430の複数の領域を保護する非導電性のVSDM層210を含むことができる。このVSDM層210は、全体として、積層体600内に配置される1つ以上の導体220を介して、かつ、パッド260、ビア270またはそれらの組合せによって、アースに接続することができる。保護される電子素子430は、VSDM層210の上に、堆積、スパッタ処理、あるいはそれ以外の方法で形成することができる。電子素子430は、薄膜例えば抵抗層として実施することができ、少なくとも1つの関係する導電リード線440を含むことができる。積層体600においては、第1ギャップ650および第2ギャップ652が、過大電圧事象の間に電流が流れることができるVSDM層210の分離領域を実質的に画定する。図7は代表的な積層体700の断面図を示す。この実施態様においては、積層体700は、VSDM層210に対して、VSDM層と保護される電子素子430との間において1つ以上の非導電性基板202を設けることができる。積層体700は、さらに、1つ以上の導体220と、1つ以上のビア270と、1つ以上のパッド260とを含むことができ、これらの各要素は、互いに相互接続されると共にアースに接続することができる。VSDM層210はギャップ750を含むことができる。電子素子430を巻き込む過大電圧事象の間、過剰電流を、素子430自体を通すのではなく、VSDM層210のギャップ750を経由してアースに分路することができる。これによって素子430が損傷または破壊から保護される。図8は代表的な積層体800の断面図を示す。図示のように、積層体800は、少なくとも2つの非導電性基板202と、基板202の間に配備されるVSDM層210と、1つ以上の導電リード線440を含む電子素子430と、導体220、ビア270、パッド260またはそれらの組合せのような複数の接続要素とを含むことができる。電子素子430は第1基板202の上に配置することができ、また、電子素子430は、VSDM層210と直接接触するのではなく、複数の接続要素によって実現される電気接点を有することができる。VSDM層210はギャップ850を含むことができる。このギャップ850は、過大電圧事象の場合の例えばギャップ850の両側のパッド260の間の電流流路の作用領域に関係付けることができる。図9A~Cは、VSDM要素を組み込むいくつかの回路構成を示す。これらの図においては、VSDM要素900は稲妻記号を有する電気弁として概略的に表現されている。これらの例においては、VSDM要素900は、アースに接続することができる導体に接続されると共に、保護される電子デバイスまたは電子素子に電気的にかつ場合によっては物理的に接続される。図9Aは、表面実装抵抗器または埋め込み抵抗器とすることができる抵抗器910を保護するVSDM900を示す。この例においては、VSDM900は抵抗器910のリード線に電気的に接続される。抵抗器910を損傷する虞れがあるESDまたはEOSのような過大電圧事象は、VSDM要素900を介して、過剰電流をアースに分路する結果をもたらすことができる。図9Bは、表面実装コンデンサまたは埋め込みコンデンサとすることができるコンデンサ920を保護するVSDM要素900を示す。この例においては、VSDM要素900はコンデンサ920の両側でリード線に接続される。コンデンサ920を損傷する虞れがある過大電圧事象は、VSDM要素900の少なくとも1つを介して、過剰電流をアースに分路する結果をもたらすことができる。図9Cは、埋め込みインダクタとすることができるインダクタ930を保護するVSDM要素900を示す。この例においては、VSDM要素900はインダクタ930のリード線に接続される。インダクタ930を損傷する虞れがある過大電圧事象の場合には、VSDM要素900を介して、過剰電流がアースに分路される。いくつかの実施態様は、種々のパラメータ例えば、電流、電圧、電力、抵抗、抵抗率、インダクタンス、静電容量、厚さ、ひずみ、温度、応力、濃度、深さ、長さ、幅、絶縁性および導電性の間の切り替え電圧およびまたは電圧密度、トリガ電圧、クランプ電圧、オフ状態電流流路、誘電率、時間、日付、および他の特性値を感知するセンサーを含むことができる。種々の装置が種々のセンサーを監視することができ、システムは自動制御によって作動させることができるソレノイド式、空圧方式、圧電方式など。いくつかの実施態様は、プロセッサおよび記憶装置に連結されるコンピュータ読み取り可能な保存媒体を含むことができる。PCB内に配置される電子素子を操作および/または保護する種々の方法を遂行、制御あるいは監視するために、プロセッサによって、コンピュータ読み取り可能な保存媒体上に保存された実行可能命令を実行することができる。センサーおよびアクチュエータは、プロセッサに連結することができ、入力を提供し、かつ種々の方法に関連する命令を受け取る。特定の命令は、パラメータを調整するために、入力を提供する連結センサーと命令を受け取る連結アクチュエータとを介する種々のパラメータの閉ループ制御用として提供される場合がある。種々の実施態様は、例えば、電話例えば携帯電話、ユニバーサルシリアルバスUSBデバイス例えばUSB保存装置、携帯型情報端末personaldigitalassistant:PDA、ラップトップコンピュータ、ネット書籍コンピュータ、タブレットパソコンPC、発光ダイオードLEDなどの異なる電子デバイスを含むことができる。以上の記述は、いかなる当業者も具体的な実施態様を想定または利用することが可能になるように提供されている。当業者には、これらの実施態様に対する種々の変形が明らかになるであろう。本明細書に規定される包括的な原理は、本開示の範囲から逸脱することなく他の実施態様にも適用することができる。従って、本開示は、本明細書に記述される実施態様に限定されるようには意図されておらず、本明細書に開示される原理と矛盾しない最も広い範囲を付与されるべきである。