バスと、マスタブロックとスレーブブロックとを含むIPコアと、前記IPコアの前記マスタブロックおよび前記スレーブブロックを前記バスに連結させるラッパとを含み、前記ラッパは前記マスタブロックのデータ伝送状態を示す第1データ伝送状態信号を前記マスタブロックに印加し、前記スレーブブロックのデータ伝送状態を示す第2データ伝送状態信号を前記スレーブブロックに印加し、前記マスタブロックからデータが伝送される第1時間と前記スレーブブロックにデータが伝送される第2時間は重畳することを特徴とするバスシステム。前記IPコアはAMBAプロトコルを基盤として設計されたIPコアであることを特徴とする請求項1に記載のバスシステム。前記第1データ伝送状態信号と前記第2データ伝送状態信号とは前記バスを通じた前記マスタブロックと前記スレーブブロックとのデータ伝送状態を示す信号であることを特徴とする請求項1に記載のバスシステム。前記マスタブロックが待機状態の場合にも、前記スレーブブロックは前記バスと連結された他のIPコアからデータが入力されることを特徴とする請求項1に記載のバスシステム。前記待機状態では前記第1データ伝送状態信号がローであることを特徴とする請求項4に記載のバスシステム。前記スレーブブロックは前記マスタブロックの動作を設定するレジスタであることを特徴とする請求項4に記載のバスシステム。前記スレーブブロックに入力される前記データは前記マスタブロックの設定状態を示すデータであることを特徴とする請求項4に記載のバスシステム。前記ラッパは前記マスタブロックと前記バスとの間の接続を提供するマスタラッパと、前記スレーブブロックと前記バスとの間の接続を提供するスレーブラッパとを含むことを特徴とする請求項1に記載のバスシステム。前記マスタラッパは前記第1データ伝送状態信号を前記マスタブロックに印加することを特徴とする請求項8に記載のバスシステム。前記スレーブラッパは前記第2データ伝送状態信号を前記スレーブブロックに印加することを特徴とする請求項8に記載のバスシステム。バスシステムにおいて、バスと、複数のIPコアと、前記IPコアの各々に対応し、各々の対応するIPコアを前記バスに連結させる複数のラッパとを含み、前記IPコアのうちのマスタ動作とスレーブ動作とを全部実行するIPコアはマスタブロックとスレーブブロックとで区分され、前記マスタブロック及び前記スレーブブロックを含んだIPコアに連結されたラッパは前記マスタブロックのデータ伝送状態を示す信号である第1データ伝送状態信号を前記マスタブロックに印加し、前記スレーブブロックのデータ伝送状態を示す第2データ伝送状態信号を前記スレーブブロックに印加し、前記スレーブブロックは前記マスタブロックの動作を設定するレジスタであり、前記マスタブロックからデータが伝送される第1時間と前記スレーブブロックにデータが伝送される第2時間は重畳することを特徴とするバスシステム。前記マスタブロックが待機状態である場合にも、前記スレーブブロックは前記バスと連結された他のIPコアからデータが入力されることを特徴とする請求項11に記載のバスシステム。本発明では上述の問題を解決するためにAMBAプロトコルを基盤として、マスタとスレーブとの両方で動作するIPコアを、開放形コアプロトコルを基盤とするバスに適用するとき、マスタとスレーブの各々のデータ伝送状態信号をマスタ用とスレーブ用とで区分し、各々マスタブロックとスレーブブロックに印加するバスシステムを提供する。本発明のバスシステムは開放形コアプロトコルを基盤とするバスと、マスタブロックとスレーブブロックとを含むIPコアおよびIPコアのマスタブロックとスレーブブロックとを各々バスに連結させるラッパとを含む。そして、ラッパはマスタブロックのデータ伝送状態を示す第1データ伝送状態信号をマスタブロックに印加し、スレーブブロックのデータ伝送状態を示す第2データ伝送状態信号をスレーブブロックに印加する。AMBAプロトコルを基盤とするIPコアを開放形コアプロトコル基盤のバスに適用する場合、本発明のバスシステムはIPコアのマスタブロックがデータを伝送中で待機状態にある間にもスレーブブロックの動作ができるようにし、バスの利用効率を高めることによってシステムの性能を向上させる。図4は図1のAMBAプロトコルに従うIPコアを図2のシリコンバックプレーンバスシステムに適用した本発明のバスシステムの実施形態を示すブロック図である。図4に示すように、本発明のバスシステムは開放形コアプロトコルを基盤とするシリコンバックプレーンマイクロネットワーク400とラッパブロック410とAMBAプロトコルを基盤とする複数のIPコア420、430、440とを含む。シリコンバックプレーンマイクロネットワーク400は開放形コアプロトコル基盤のシリコンバックプレーンバス402およびラッパ410と連結されて、各IPコア420、430、440とシリコンバックプレーンバス402との接続を提供し、シリコンバックプレーンマイクロネットワークプロトコルを実行するエージェント404、406、408を含む。ラッパブロック410は各IPコア420、430、440と連結されて各IPコア420、430、440をエージェント404、406、408に連結させる。すなわち、IPコア420、430、440とシリコンバックプレーンマイクロネットワーク400との接続を提供し、AMBAプロトコルを開放形コアプロトコルに、または開放形コアプロトコルをAMBAプロトコルに変換するプロトコル変換の機能を実行する。IPコア420、430、440には第1IPコア420のようにマスタ動作のみ実行するもの、第2IPコア430のようにマスタとスレーブの動作を全部実行するもの、および第3IPコア440のようにスレーブの動作のみを実行するものがある。したがって、第1IPコア420はマスタブロック422のみを含み、第2IPコア430はマスタブロック432とスレーブブロック434との両方を含む。そして、第3IPコア440はスレーブブロック442のみを含む。各IPコアのマスタブロック422、432は各々のマスタラッパと連結されてエージェントを介してシリコンバックプレーンバス402に接続し、スレーブブロック434、442はスレーブラッパ414、416と連結されてエージェントを介してシリコンバックプレーンバス402に接続する。一方、本発明のバスシステムで第2IPコア430のようにマスタブロック432とスレーブブロック434とを両方含むIPコアに連結されたラッパ415はマスタブロック432とスレーブブロック434の各々に対するデータの伝送状態信号をマスタ用HREADY_Mとスレーブ用HREADY_Sとで区分して各々マスタブロック432とスレーブブロック434とに印加する。すなわち、マスタラッパ2はマスタブロック432にマスタデータ伝送状態信号HREADY_Mを印加し、マスタラッパ2はスレーブブロック434にスレーブデータ伝送状態信号HREADY_Sを印加する。この時、スレーブデータ伝送状態信号HREADY_Sは常にハイ状態を維持するようにして、マスタブロック432の動作状態にかかわらず、外部からのデータ受信ができるようにする。特に、このような動作はマスタブロック432が待機状態にあり、外部の他のマスタブロックからスレーブブロック434にデータの入力が必要な場合に有用である。例えば、レジスタ基盤のIPコアの場合、外部の他のマスタからレジスタ設定のためのデータの入力が頻繁に発生する。そして、マスタブロック432がデータを送信中待機状態に入っていった場合にもマスタブロック432の動作を設定するためのレジスタの再設定が必要な場合がある。この場合、マスタデータ伝送状態信号HREADY_Mとスレーブデータ伝送状態信号HREADY_Sとを別途に区分して各々印加し、スレーブデータ伝送状態信号HREADY_Sをハイ状態に維持させることによって、マスタブロック432の動作とは無関係に必要な場合は常にスレーブブロック434にデータを入力することができる。図5は図4に示した本発明のバスシステムでマスタブロックとスレーブブロックの各々に対して別途のデータ伝送状態信号を使用する場合のデータ伝送タイミング図である。図5に示したように、ハイ状態を維持する別途のスレーブデータ伝送状態信号HREADY_Sをスレーブブロック434に印加することによって、マスタブロック432が待機状態である間にも、他の外部IPコア420からのデータDATA_Bの入力が可能である。以上では、本発明によるバスシステムの構成及び動作を詳細に説明したが、これは例示的なものに過ぎず、本発明の技術的思想を逸脱しない範囲内で多様な応用及び変更が可能である。