"複数の電圧である第1電圧群を発生し、前記第1電圧群のひとつである第1電圧が第1外部端子と接続されている第1の集積回路と、前記第1外部端子からの電圧を入力し、その入力された電圧を基に複数の電圧である第2電圧群を発生する第2の集積回路と、を備える電圧発生装置。前記第2の集積回路は、前記第2電圧群のひとつである第2電圧が第2外部端子と接続され、前記第1の集積回路は、前記第2外部端子からの電圧を入力し、その入力された電圧を基に前記第1電圧群を発生する、ことを特徴とする請求項1に記載の電圧発生装置。前記第1の集積回路は、前記第2電圧群を入力し、前記第1電圧群と前記第2電圧群から、表示装置を駆動する電圧を選択して出力し、前記第2の集積回路は、前記第1電圧群を入力し、前記第1電圧群と前記第2電圧群から、前記表示装置を駆動する電圧を選択して出力する、ことを特徴とする請求項2に記載の電圧発生装置。前記第1電圧は最大電圧であり、前記第2電圧は最小電圧であることを特徴とする請求項2に記載の電圧発生装置。しかし、ICを構成する素子の特性は、IC毎に異なるので、中間電圧発生部97の抵抗や演算増幅器の特性は、電圧発生装置91と92との間でばらつく。また、最大電圧VMAX及び最小電圧VMINも、電圧発生装置91と92との間でばらつく可能性がある。このため、電圧発生装置91から出力される電圧V[1:N]と、電圧発生装置92から出力される電圧V[1:N]とは、値が一致しない可能性がある。表示装置の場合、供給される電圧V[1:N]の誤差は、例えば10以下であることが期待されるが、図14の構成によると、半導体プロセスのばらつきの影響によって、この基準を満たすことができない可能性がある。本発明は、複数の電圧発生装置のそれぞれから複数の電圧を出力可能な電圧発生システムにおいて、複数の電圧発生装置の間で出力電圧がばらつかないようにすることを目的とする。本発明は、第1及び第2の電圧発生装置を備え、第1及び第2の電圧発生装置は、いずれも複数の電圧を発生させ、発生させた電圧を相互に供給し合うようにしたものである。第1及び第2の電圧発生装置は、いずれも、第1の電圧発生装置で発生させた電圧と第2の電圧発生装置で発生させた電圧とから、必要な電圧を選択して出力する。これによると、第1及び第2の電圧発生装置が出力する電圧は、第1及び第2の電圧発生装置のうちの一方で発生させた同一の電圧であるので、2つの電圧発生装置のそれぞれから電圧を出力する場合に、これらの電圧発生装置の間で出力電圧がばらつかないようにすることができる。また、必要とされる電圧を、2つの電圧発生装置の全体によって発生させれば十分であるので、各電圧発生装置の回路面積及び消費電力を抑えることができる。より具体的には、本発明は、電圧発生装置として、複数の電圧である第1電圧群を発生し、前記第1電圧群のひとつである第1電圧が第1外部端子と接続されている第1の集積回路と、前記第1外部端子からの電圧を入力し、その入力された電圧を基に複数の電圧である第2電圧群を発生する第2の集積回路とを備える。本発明によれば、複数の電圧発生装置のそれぞれから電圧を出力する場合に、複数の電圧発生装置の間で出力電圧がばらつかないようにすることができる。また、必要とされる電圧を、複数の電圧発生装置の全体によって発生させれば十分であるので、電圧発生システム全体の回路面積及び消費電力を抑えることができる。更に、表示装置を駆動する回路が簡単になるので、液晶表示装置やEL表示装置等において、画面の周囲の枠の狭小化狭縁化を図ることができる。以下、本発明の実施の形態について、図面を参照しながら説明する。第1の実施形態図1は、本発明の第1の実施形態に係る電圧発生システムの構成を示すブロック図である。図1の電圧発生システムは、電圧発生装置10,20を備えている。電圧発生装置10は、最大電圧VMAXを発生させ、電圧発生装置20に供給している。電圧発生装置20は、最小電圧VMINを発生させ、電圧発生装置10に供給している。電圧発生装置10は、最大電圧VMAX及び最小電圧VMINに基づいて、これらの電圧の間の複数の電圧を発生させ、発生させた複数の電圧を、電圧V[N/21:N]として電圧発生装置20に供給するNは2以上の整数。電圧発生装置20は、最大電圧VMAX及び最小電圧VMINに基づいて、これらの電圧の間の複数の電圧電圧V[N/21:N]とは異なる電圧を発生させ、発生させた複数の電圧を、電圧V[1:N/2]として電圧発生装置10に供給する。電圧V[1:N]には、最大電圧VMAX及び最小電圧VMINを含んでいてもよい。電圧発生装置10,20は、表示装置2に必要とされる電圧を電圧V[1:N]から選択して、表示装置2にそれぞれ電圧VO1,VO2として出力する。電圧発生装置10と電圧発生装置20とは、異なるICチップに属している。図2は、図1の電圧発生装置10の構成例を示すブロック図である。電圧発生装置10は、最大又は最小電圧発生部12と、中間電圧発生部14と、電圧選択部16とを備えている。図1の電圧発生装置20も同様に構成されている。但し、電圧発生装置10には、チップ識別信号PRとして高論理レベルHが与えられ、電圧発生装置20には、チップ識別信号SEとしてHが与えられている。また、電圧発生装置10では、最大又は最小電圧発生部12が最大電圧VMAXを中間電圧発生部14及び電圧発生装置20に出力し、中間電圧発生部14には電圧発生装置20から最小電圧VMINが与えられている。これに対して、電圧発生装置20では、最大又は最小電圧発生部12が最小電圧VMINを中間電圧発生部14及び電圧発生装置10に出力し、中間電圧発生部14には電圧発生装置10から最大電圧VMAXが与えられている。また、電圧発生装置10では、中間電圧発生部14が電圧V[N/21:N]を電圧選択部16及び電圧発生装置20に出力し、電圧選択部16には電圧発生装置20から電圧V[1:N/2]が与えられている。これに対して、電圧発生装置20では、中間電圧発生部14が電圧V[1:N/2]を電圧選択部16及び電圧発生装置10に出力し、電圧選択部16には電圧発生装置10から電圧V[N/21:N]が与えられている。このように、電圧発生装置10,20は、同様に構成されており、チップ識別信号PRがHである場合には電圧発生装置10として、チップ識別信号SEがHである場合には電圧発生装置20として動作する。図3は、図2の最大又は最小電圧発生部12の構成例を示すブロック図である。最大又は最小電圧発生部12は、D/Aコンバータ42と、バッファ演算増幅器44と、スイッチ46,47とを備えている。D/Aコンバータ42は、例えば6ビットのD/Aコンバータであって、チップ識別信号PRがHである場合には、その入力値として111111が与えられ、最大電圧VMAX例えば6Vをバッファ44に出力する。D/Aコンバータ42は、チップ識別信号SEがHである場合には、その入力値として000000が与えられ、最小電圧VMIN例えば4Vをバッファ44に出力する。バッファ44は、D/Aコンバータ42の出力を、インピーダンス変換してスイッチ46,47に出力する。スイッチ46は、チップ識別信号PRがHである場合にオンになり、スイッチ47は、チップ識別信号SEがHである場合にオンになる。したがって、最大又は最小電圧発生部12は、チップ識別信号PRがHである場合には最大電圧VMAXを出力し、チップ識別信号SEがHである場合には最小電圧VMINを出力する。なお、チップ識別信号PR,SEに従って最大電圧VMAX及び最小電圧VMINを出力することができる回路を、D/Aコンバータ42に代えて用いるようにしてもよい。例えば、抵抗を用いて電源電圧と接地電圧との間を分圧し、最大電圧VMAX及び最小電圧VMINを出力する回路を用いてもよい。図4は、図2の中間電圧発生部14の構成例を示す回路図である。中間電圧発生部14は、N-1個の抵抗R_1,...,R_N/2-1,R_N/2,R_N/21,...,R_N-1と、N個のスイッチ52A,52B,...,52Y,52Z,53A,53B,...,53Y,53Zと、N/2個のバッファ演算増幅器54A,54B,...,54Y,54Zとを備えている。抵抗R_1,...,R_N-1は直列に接続されて抵抗回路を構成しており、この抵抗回路の両端に最大電圧VMAX及び最小電圧VMINがそれぞれ与えられている。ここでは、これらの抵抗R_1,...,R_N-1の抵抗値はいずれも等しいとし、これらの抵抗R_1,...,R_N-1が接続されたノードの電圧を、小さい方から順に、電圧V[1],V[2],...,V[N-1],V[N]とする。電圧V[N/2]は、最大電圧VMAXと最小電圧VMINとの間の中点の電圧最大電圧VMAXと最小電圧VMINとの平均電圧である。チップ識別信号PRがHである場合には、スイッチ52A~52Zがオンになり、電圧V[N/21],V[N/22],...,V[N]がバッファ54A~54Zにそれぞれ与えられる。チップ識別信号SEがHである場合には、スイッチ53A~53Zがオンになり、電圧V[1],V[2],...,V[N/2]がバッファ54A~54Zにそれぞれ与えられる。バッファ54A~54Zは、それぞれに与えられた電圧をインピーダンス変換して電圧選択部16に出力する。電圧選択部16は、電圧V[1:N]の中から表示装置2に必要とされる電圧を選択して出力する。例えば電圧V[2]を出力する場合には、電圧発生装置20は、その中間電圧発生部14で発生させた電圧V[2]を表示装置2に出力し、電圧発生装置10は、電圧発生装置20から供給された電圧V[2]を表示装置2に出力する。また、例えば電圧V[N-1]を出力する場合には、電圧発生装置10は、その中間電圧発生部14で発生させた電圧V[N-1]を表示装置2に出力し、電圧発生装置20は、電圧発生装置10から供給された電圧V[N-1]を表示装置2に出力する。このように、電圧発生装置10,20のいずれからも同じ電圧を出力するように構成されているので、電圧発生装置10から出力される電圧と電圧発生装置20から出力される電圧とがずれないようにすることができる。また、各電圧発生装置で全ての電圧V[1:N]を発生させる場合には、各電圧発生装置にN個のバッファが必要であるが、図1の電圧発生システムでは、各電圧発生装置に必要なバッファの数はN/2個である。したがって、各電圧発生装置で全ての電圧V[1:N]を発生させる場合に比べて、消費電力及び回路面積を小さくすることができる。図5は、図1の電圧発生システムの変形例の構成を示すブロック図である。図5の電圧発生システムは、図1の電圧発生システムにおいて、電圧発生装置10,20に代えて電圧発生装置210,220をそれぞれ備えている。図5の電圧発生システムでは、電圧発生装置210と電圧発生装置220との間で、最大電圧VMAX及び最小電圧VMIN以外の同一の電圧であるべきノードどうしが接続されている。その他の点は、図1の電圧発生システムと同様である。図6は、図5の2つの電圧発生装置間の接続の例を示す回路図である。図5の電圧発生装置210,220は、図4の中間電圧発生部14と同様の中間電圧発生部214,224をそれぞれ備えている。抵抗RUは、図4の抵抗R_N/2,R_N/21,...,R_N-1をまとめて示したものであり、抵抗RLは、抵抗R_1,...,R_N/2-1をまとめて示したものである。図6のように、中間電圧発生部214と中間電圧発生部224との間では、最大電圧VMAX及び最小電圧VMINが与えられるノードだけではなく、中間電圧VMID電圧V[N/2]のノードも接続されている。このようにすると、電圧発生装置間における中間電圧VMIDのずれをほぼなくすことができるので、抵抗値のばらつきに起因する電圧発生装置間における電圧のばらつきを小さくすることができる。また、電圧の精度が向上するので、表示される画像データに応じて用いられる電圧V[1:N]のリニアリティを向上させることができる。なお、中間電圧VMIDは、電圧V[N/2]には限らず、電圧V[2]~V[N-1]のいずれかであればよい。図7は、図2の中間電圧発生部14の変形例の構成を示す回路図である。ここでは、図1の電圧発生システムにおいて、タイミング制御部362を更に備えるようにする。図7の中間電圧発生部314は、図4の中間電圧発生部14において、スイッチ52A~52Z,53A~53Zに代えてN個のスイッチ352A~352Zを備え、バッファ54A~54Zに代えてバッファ354を備えたものである。図8は、図7のタイミング制御部362が出力する信号のタイミングチャートである。タイミング制御部362は、図8のようにアクティブになるHになる期間を順次有するタイミング制御信号φ1,φ2,...,φNを生成し、出力する。スイッチ352A,352B,...,352Zは、タイミング制御信号φ1,φ2,...,φNにそれぞれ対応しており、それぞれに対応するタイミング制御信号がアクティブであるときにオンになる。表示装置2の表示周期をTとし、タイミング制御信号φ1,φ2,...,φNがHとなる期間の長さをそれぞれT1,T2,...,TNとすると、T≧T1T2...TNが成り立つ。電圧発生装置10,20は、中間電圧発生部14及び電圧選択部16に代えて中間電圧発生部314及び電圧選択部316を備えるようにする。電圧発生装置10の中間電圧発生部314にはタイミング制御信号φN,φN-1,...,φN/21が、電圧発生装置20の中間電圧発生部314にはタイミング制御信号φN/2,φN/2-1,...,φ1が与えられる。タイミング制御部362は、表示周期Tの1/Nの周期でタイミング制御信号φN,φN-1,...,φN/21を順次Hにする。電圧発生装置10では、バッファ354は、入力された電圧V[N],V[N-1],...,V[N/21]をインピーダンス変換して、順次、電圧選択部316及び電圧発生装置20に出力する。その後、タイミング制御部362は、表示周期Tの1/Nの周期でタイミング制御信号φN/2,φN/2-1,...,φ1を順次Hにする。電圧発生装置20では、バッファ354は、入力された電圧V[N/2],V[N/2-1],...,V[1]をインピーダンス変換して、順次、電圧選択部316及び電圧発生装置10に出力する。電圧発生装置10,20の電圧選択部316は、それぞれ表示装置2に必要な電圧を順次選択して、表示装置2に出力する。図7の中間電圧発生部314は、バッファを1つしか備えていないので、回路面積を更に小さくすることができる。図9は、図2の中間電圧発生部14に関する他の変形例の構成を示す回路図である。ここでは、図1の電圧発生システムにおいて、タイミング制御部462を更に備えるようにする。図9の中間電圧発生部14は、図4に示されたものであり、チップ識別信号PR,SEに代えてタイミング制御信号φA,φBがそれぞれ与えられるようになっている。すなわち、電圧発生装置10の中間電圧発生部14にはタイミング制御信号φAが、電圧発生装置20の中間電圧発生部14にはタイミング制御信号φBが与えられる。図10は、図8のタイミング制御部462が出力する信号のタイミングチャートである。タイミング制御部462は、図10のようにアクティブになる期間を交互に有するタイミング制御信号φA,φBを生成し、出力する。スイッチ52A~52Zは、タイミング制御信号φAがアクティブであるときにオンになり、スイッチ53A~53Zは、タイミング制御信号φBがアクティブであるときにオンになる。タイミング制御信号φA,φBがHとなる期間の長さをそれぞれT1,T2とする。期間T3,T4,T5の長さは、ここでは期間T1と同じであるとする。期間T1~T5は、表示装置2の表示周期Tに対して、T≧T1T2...T5を満たす。まず、タイミング制御部462は、タイミング制御信号φAをHにする。電圧発生装置10では、バッファ54Z~54Aは、それぞれ、入力された電圧V[N],V[N-1],...,V[N/21]をインピーダンス変換して、電圧選択部16及び電圧発生装置20に出力する。その後、タイミング制御部462は、タイミング制御信号φBをHにする。電圧発生装置20では、バッファ54Z~54Aは、それぞれ、入力された電圧V[N/2],V[N/2-1],...,V[1]をインピーダンス変換して、電圧選択部16及び電圧発生装置10に出力する。電圧発生装置10,20の電圧選択部16は、それぞれ表示装置2に必要な電圧を選択して、表示装置2に出力する。この場合も、各電圧発生装置に必要なバッファの数は、N個ではなく、N/2個であり、各電圧発生装置で全ての電圧V[1:N]を発生させる場合に比べて、消費電力及び回路面積を小さくすることができる。なお、電圧V[1:N]を、高い電圧のグループ電圧V[N]~V[N/21]と低い電圧のグループ電圧V[N/2]~V[1]とに分けて発生させる場合について説明したが、他の分け方を採用してもよい。例えば、電圧V[1:N]を、1つおきに選択したグループと、残りの電圧のグループとに分けるようにしてもよい。第2の実施形態図11は、本発明の第2の実施形態に係る電圧発生システムの構成を示すブロック図である。図11の電圧発生システムは、電圧発生装置510,520,530を備えている。電圧発生装置510は、最大電圧VMAXを発生させ、電圧発生装置520,530に供給している。電圧発生装置520は、最小電圧VMINを発生させ、電圧発生装置510,530に供給している。電圧発生装置510は、最大電圧VMAX及び最小電圧VMINに基づいて、これらの電圧の間の複数の電圧を発生させ、発生させた複数の電圧を、電圧V[2N/31:N]として電圧発生装置520,530に供給する。電圧発生装置520は、最大電圧VMAX及び最小電圧VMINに基づいて、これらの電圧の間の複数の電圧電圧V[2N/31:N]とは異なる電圧を発生させ、発生させた複数の電圧を、電圧V[N/31:2N/3]として電圧発生装置510,530に供給する。電圧発生装置530は、最大電圧VMAX及び最小電圧VMINに基づいて、これらの電圧の間の複数の電圧電圧V[N/31:N]とは異なる電圧を発生させ、発生させた複数の電圧を、電圧V[1:N/3]として電圧発生装置510,520に供給する。電圧V[1:N]には、最大電圧VMAX及び最小電圧VMINを含んでいてもよい。電圧発生装置510,520,530は、表示装置2に必要とされる電圧を電圧V[1:N]から選択して、表示装置2にそれぞれ電圧VO1,VO2,VO3として出力する。図1の電圧発生システムでは、2つの電圧発生装置10,20が電圧V[1:N]のうちの1/2ずつを発生させていたが、図11の電圧発生システムでは、3つの電圧発生装置510,520,530が電圧V[1:N]のうちの1/3ずつを発生させている。また、電圧発生装置510,520,530は、いずれも同様に構成されており、チップ識別信号PRがHである場合には電圧発生装置510として、チップ識別信号SEがHである場合には電圧発生装置520として、チップ識別信号THがHである場合には電圧発生装置530として動作する。その他の点は図1の電圧発生システムと同様であるので、詳細な説明は省略する。図11の電圧発生システムによると、3つの電圧発生装置510,520,530を備える場合においても、それぞれから出力される電圧の間でずれが生じないようにすることができる。また、各電圧発生装置に必要なバッファの数はN/3個である。したがって、各電圧発生装置で全ての電圧V[1:N]を発生させる場合に比べて、消費電力及び回路面積を小さくすることができる。図12は、本実施形態に係る電圧発生システムの変形例の構成を示すブロック図である。図12の電圧発生システムは、図1の電圧発生システムにおいて、電圧発生装置630を更に備えたものである。電圧発生装置630は、電圧発生装置10からは電圧V[N/21:N]を、電圧発生装置20からは電圧V[1:N/2]を受け取り、表示装置2に必要とされる電圧を電圧V[1:N]から選択して、表示装置2に出力する。電圧発生装置630は電圧を発生させる必要がないので、図12の電圧発生システムでは、図11の電圧発生システムよりも消費電力及び回路面積を小さくすることができる。以上では、電圧発生装置が2個の場合及び3個の場合について説明したが、より多くの電圧発生装置を備えるようにしてもよい。図13は、複数の電圧発生装置間において、同じ電圧であるべき複数のノードを接続した場合の例を示す回路図である。電圧発生システムが電圧発生装置710,720,...,790を備え、表示装置2を駆動している。電圧発生装置710,720,...,790は、いずれも、N-1個の抵抗R_1,...,R_N-1を備え、表示装置2に出力するための電圧を生成しているとする。電圧発生装置710,720,...,790において、図13のように、電圧V[1]であるべき各ノードの間、電圧V[2]であるべき各ノードの間、...、電圧V[N-1]であるべき各ノードの間、電圧V[N]であるべき各ノードの間を接続する。このようにすると、多くの電圧発生装置間における中間電圧VMIDのずれをほぼなくすことができるので、抵抗値のばらつきに起因する電圧発生装置間における電圧のばらつきを小さくし、図6の場合以上に電圧の精度を向上させることができる。"