"受信したFSK変調波の周波数偏移に応じた振幅値を示す周波数検波信号を生成する周波数検波部と、前記周波数検波信号の変曲点を変曲点検出回路によって検出して前記変曲点の検出時点の前記周波数検波信号に応じて前記周波数検波信号の周波数オフセット成分を除去する周波数オフセット除去部と、前記周波数オフセット除去部によって前記周波数オフセット成分が除去された前記周波数検波信号に応じて復調データを得るデータ復調部と、を備えるFSK復調回路であって、前記変曲点検出回路は、前記周波数検波信号の振幅値を所定の動作クロック毎にサンプリングしてサンプル値の変化に応じて前記変曲点を抽出する変曲点抽出部と、前記変曲点抽出部により抽出された前記変曲点の前後の前記周波数検波信号のサンプル値のピーク値間の大きさが第1所定の範囲内にあるか否かを判定する振幅判定部と、前記抽出された前記変曲点が属するシンボル及びその1つ前のシンボルのうちの少なくとも1つのシンボルの最初のサンプル値と最終のサンプルとの差分が第2所定の範囲内にあるか否かを判定するプリアンブル判定部と、前記振幅判定部により前記ピーク値間の大きさが前記第1所定の範囲内にあると判定されかつ前記プリアンブル判定部により前記差分が前記第2所定の範囲内にあると判定されたとき前記変曲点抽出部により抽出した前記変曲点が正規の変曲点であるとする論理積部と、を備えることを特徴とするFSK復調回路。前記変曲点抽出部は、前記周波数検波信号の振幅値を動作クロックに応じてサンプリングして複数のシンボル分だけ保持するシフトレジスタを有し、1シンボル分の前記周波数検波信号の複数のサンプル値に応じて2次微分値を求め、前記2次微分値が第1閾値以下であるサンプリング点を前記変曲点として抽出することを特徴とする請求項1記載のFSK復調回路。前記プリアンブル判定部は、前記抽出された現シンボルの前記変曲点のサンプル値と前記現シンボルの最終のサンプル値との第1差分が前記第2所定の範囲内にあるか否かを判定する第1プリアンブル判定部と、前記抽出された前記現シンボルの前記変曲点のサンプル値より1シンボル分だけ前のサンプル値と前記現シンボルの前記変曲点直前のサンプル値との第2差分が前記第2所定の範囲内にあるか否かを判定する第2プリアンブル判定部と、を含み、前記論理積部は、前記振幅判定部により前記ピーク値間の大きさが前記第1所定の範囲内にあると判定され、前記第1プリアンブル判定部により前記第1差分が前記第2所定の範囲内にあると判定され、かつ前記第2プリアンブル判定部により前記第2差分が前記第2所定の範囲内にあると判定されたとき前記変曲点抽出部により抽出した前記変曲点が正規の変曲点であるとすることを特徴とする請求項2記載のFSK復調回路。前記プリアンブル判定部により前記差分が前記第2所定の範囲内にあると判定されたときはシンボル周期で前記復調データが示す論理が反転しているときであることを特徴とする請求項1記載のFSK復調回路。前記シフトレジスタは32段シフトレジスタからなり、前記変曲点抽出部は、前記32段シフトレジスタの16番目の出力からその9番目の出力を差し引く第1減算回路と、前記32段シフトレジスタの24番目の出力からその17番目の出力を差し引く第2減算回路と、前記第2減算回路の出力から前記第1減算回路の出力を差し引く第3減算回路と、前記第3減算回路の出力の絶対値を算出する第1絶対値化回路と、前記第1絶対値化回路の算出絶対値を前記第1閾値と大小比較する第1比較回路と、を備え、前記振幅判定部は、前記32段シフトレジスタの16番目の出力からその1番目の出力を差し引く第4減算回路と、前記第4減算回路の出力の絶対値を算出する第2絶対値化回路と、前記第2絶対値化回路の算出絶対値を前記第1所定の範囲を示す第2閾値及び第3閾値と大小比較する第2比較回路と、を備え、前記第1プリアンブル判定部は、前記第2絶対値化回路の算出絶対値を第4閾値と大小比較する第3比較回路からなり、前記第2プリアンブル判定部は、前記32段シフトレジスタの32番目の出力からその17番目の出力を差し引く第5減算回路と、前記第5減算回路の出力の絶対値を算出する第3絶対値化回路と、前記第3絶対値化回路の算出絶対値を前記第4閾値と大小比較する第4比較回路と、を備え、前記論理積部は、前記第2比較回路の出力を1シンボル分の時間だけ遅延させる遅延回路と、前記第1比較回路の出力、前記第3比較回路の出力、前記第4比較回路の出力及び前記遅延回路の出力の論理積をとる論理積回路と、を備えること特徴とする請求項2記載のFSK復調回路。前記変曲点検出回路は、前記論理積部の出力の立ち上がりエッジを検出するエッジ検出部と、前記周波数検波信号の振幅値を前記エッジ検出部による検出エッジのタイミングで検出してそれをプレ周波数オフセット信号として出力するプレ周波数オフセット生成部と、を有し、前記周波数オフセット除去部は、プレ周波数オフセット信号を平均化して周波数オフセット信号を生成する平均化回路と、前記周波数検波信号から前記周波数オフセット信号を差し引いて前記周波数オフセット成分除去後の前記周波数検波信号を出力する減算回路と、を備えることを特徴とする請求項1又は2記載のFSK復調回路。前記変曲点検出回路は、前記論理積部の出力の立ち上がりエッジを検出するエッジ検出部と、前記エッジ検出部による検出エッジが2シンボル以上連続したことを検出して前記検出エッジを出力する変曲点連連続発生検出部と、前記周波数検波信号の振幅値を前記変曲点連連続発生検出部から出力される前記検出エッジのタイミングで検出してそれをプレ周波数オフセット信号として出力するプレ周波数オフセット生成部と、を有し、前記周波数オフセット除去部は、プレ周波数オフセット信号を平均化して周波数オフセット信号を生成する平均化回路と、前記周波数検波信号から前記周波数オフセット信号を差し引いて前記周波数オフセット成分除去後の前記周波数検波信号を出力する減算回路と、を備えることを特徴とする請求項1又は2記載のFSK復調回路。前記変曲点連連続発生検出部は、前記エッジ検出部による前記検出エッジに応じて前記検出エッジの時間位置が中央となって一定期間だけ高レベルの検出窓信号をシンボル周期で生成する変曲点検出窓生成回路と、前記エッジ検出部による検出エッジと前記検出窓信号との論理積を演算して変曲点タイミング信号を生成する第1論理積回路と、前記検出窓信号の高レベル時の前記変曲点タイミング信号を読み取って前記検出窓信号の高レベルから低レベルへの立ち下がりでその読み取り結果を変曲点の前回検出結果保持信号として出力する変曲点検出結果保持回路と、前記第1論理積回路から出力される前記変曲点タイミング信号と前記前回検出結果保持信号との論理積を演算することにより前記エッジ検出部による検出エッジが2シンボル以上連続したことを検出する第2論理積回路と、を備えることを特徴とする請求項7記載のFSK復調回路。受信したFSK変調波の周波数偏移に応じた振幅値を示す周波数検波信号を生成する周波数検波部と、前記周波数検波信号の変曲点を検出して前記変曲点の検出時点の前記周波数検波信号に応じて前記周波数検波信号の周波数オフセット成分を除去する周波数オフセット除去部と、前記周波数オフセット除去部によって前記周波数オフセット成分が除去された前記周波数検波信号に応じて復調データを得るデータ復調部と、を備えるFSK復調回路における変曲点検出方法であって、前記周波数検波信号の振幅値を所定の動作クロック毎にサンプリングしてサンプル値の変化に応じて前記変曲点を抽出する変曲点抽出ステップと、前記変曲点抽出部により抽出された前記変曲点の前後の前記周波数検波信号のサンプル値のピーク値間の大きさが第1所定の範囲内にあるか否かを判定する振幅判定ステップと、前記抽出された前記変曲点が属するシンボル及びその1つ前のシンボルのうちの少なくとも1つのシンボルの最初のサンプル値と最終のサンプルとの差分が第2所定の範囲内にあるか否かを判定するプリアンブル判定ステップと、前記振幅判定ステップにより前記ピーク値間の大きさが前記第1所定の範囲内にあると判定されかつ前記プリアンブル判定ステップにより前記差分が前記第2所定の範囲内にあると判定されたとき前記変曲点抽出ステップにより抽出した前記変曲点が正規の変曲点であるとする論理積ステップと、を備えることを特徴とする変曲点検出方法。しかしながら、上記した従来のFSK受信機の復調回路においては、ノイズ受信時や低CN環境下での変曲点の誤検出が発生してしまうという問題がある。すなわち、周波数検波信号S0のピークd,a間の大きさS3が一定の範囲閾値A,Bの範囲内にあるか否かを検知することによって抽出変曲点が有効及び無効のいずれであるかを判定しているので、ある程度ノイズの入った有効であるべき変曲点を検出しようとして大きさS3の許容範囲を広げようとした場合に、同範囲の拡大に比例して純粋なノイズの変曲点をも多く抽出してしまい変曲点の誤検出を招くという問題がある。誤検出した変曲点タイミングで周波数検波値が抽出されることにより、期待値からずれた周波数オフセット値が算出されてしまう。周波数オフセット値の期待値からの変動は受信特性に大きな影響を及ぼすため、ノイズを変曲点であるとする誤検出を減少させることが必要である。そこで、本発明の目的は、かかる点を鑑みてなされたものであり、周波数検波信号の有効であるべき変曲点をより多く抽出すると共にノイズによる変曲点の誤検出を減少させることができるFSK復調回路及び変曲点検出方法を提供することである。本発明のFSK復調回路は、受信したFSK変調波の周波数偏移に応じた振幅値を示す周波数検波信号を生成する周波数検波部と、前記周波数検波信号の変曲点を変曲点検出回路によって検出して前記変曲点の検出時点の前記周波数検波信号に応じて前記周波数検波信号の周波数オフセット成分を除去する周波数オフセット除去部と、前記周波数オフセット除去部によって前記周波数オフセット成分が除去された前記周波数検波信号に応じて復調データを得るデータ復調部と、を備えるFSK復調回路であって、前記変曲点検出回路は、前記周波数検波信号の振幅値を所定の動作クロック毎にサンプリングしてサンプル値の変化に応じて前記変曲点を抽出する変曲点抽出部と、前記変曲点抽出部により抽出された前記変曲点の前後の前記周波数検波信号のサンプル値のピーク値間の大きさが第1所定の範囲内にあるか否かを判定する振幅判定部と、前記抽出された前記変曲点が属するシンボル及びその1つ前のシンボルのうちの少なくとも1つのシンボルの最初のサンプル値と最終のサンプルとの差分が第2所定の範囲内にあるか否かを判定するプリアンブル判定部と、前記振幅判定部により前記ピーク値間の大きさが前記第1所定の範囲内にあると判定されかつ前記プリアンブル判定部により前記差分が前記第2所定の範囲内にあると判定されたとき前記変曲点抽出部により抽出した前記変曲点が正規の変曲点であるとする論理積部と、を備えることを特徴としている。本発明の変曲点検出方法は、受信したFSK変調波の周波数偏移に応じた振幅値を示す周波数検波信号を生成する周波数検波部と、前記周波数検波信号の変曲点を検出して前記変曲点の検出時点の前記周波数検波信号に応じて前記周波数検波信号の周波数オフセット成分を除去する周波数オフセット除去部と、前記周波数オフセット除去部によって前記周波数オフセット成分が除去された前記周波数検波信号に応じて復調データを得るデータ復調部と、を備えるFSK復調回路における変曲点検出方法であって、前記周波数検波信号の振幅値を所定の動作クロック毎にサンプリングしてサンプル値の変化に応じて前記変曲点を抽出する変曲点抽出ステップと、前記変曲点抽出部により抽出された前記変曲点の前後の前記周波数検波信号のサンプル値のピーク値間の大きさが第1所定の範囲内にあるか否かを判定する振幅判定ステップと、前記抽出された前記変曲点が属するシンボル及びその1つ前のシンボルのうちの少なくとも1つのシンボルの最初のサンプル値と最終のサンプルとの差分が第2所定の範囲内にあるか否かを判定するプリアンブル判定ステップと、前記振幅判定ステップにより前記ピーク値間の大きさが前記第1所定の範囲内にあると判定されかつ前記プリアンブル判定ステップにより前記差分が前記第2所定の範囲内にあると判定されたとき前記変曲点抽出ステップにより抽出した前記変曲点が正規の変曲点であるとする論理積ステップと、を備えることを特徴としている。本発明のFSK復調回路及び変曲点検出方法によれば、抽出された変曲点が属するシンボル及びその1つ前のシンボルのうちの少なくとも1つのシンボルの最初のサンプル値と最終のサンプルとの差分が第2所定の範囲内にあるか否かを判定することによってプリアンプルパターンを判定するので、周波数検波信号の変曲点抽出のために第1所定の範囲の許容範囲を広げた場合に、ノイズ周波数による変曲点の誤抽出が生じてもそれを抑制することができる。よって、周波数検波信号の変曲点を高精度でより多く抽出すると共に、純粋なノイズの変曲点の抽出を減少させることが可能となる。以下、本発明の実施例を図面を参照しつつ詳細に説明する。図5は本発明の第1実施例としてFSK復調回路に適用される変曲点検出回路の構成を示している。この変曲点検出回路は、32段シフトレジスタ51、変曲点抽出回路52、振幅監視回路53、プリアンブル検出回路5455、論理積回路56、エッジ検出回路C10、プレ周波数オフセット生成回路C11、及び遅延回路C16を備えている。32段シフトレジスタ51はシンボルレートに対し16倍の速度の動作クロックに応じて周波数検波信号S0をサンプリングしてそのサンプル値を周波数検波信号S0の振幅値として2シンボル分だけ保持する。また、32段シフトレジスタ51は図5に示すようにシフトレジスタ番号、1番目から32番目までの保持出力を有し、その1番目から順に入力される周波数検波信号S0のサンプル値を保持出力する。なお、サンプリングレートはシンボルレートに対して16倍に限定されず、例えば、32倍でも良いが、そうするとシフトレジスタ51の段数を64にする必要がある。変曲点抽出回路52は変曲点抽出部に相当し、図3に示した変曲点抽出回路32と同様に、減算回路C1~C3、絶対値化回路C6、及び比較回路C8を有する。ただし、減算回路C1はシフトレジスタ51の16番目の出力からシフトレジスタ51の9番目の出力を差し引き、減算回路C2はシフトレジスタ51の24番目の出力からシフトレジスタ51の17番目の出力を差し引く。振幅監視回路53は振幅判定部に相当し、図3に示した振幅監視回路33と同様に、減算回路C4、絶対値化回路C5、及び比較回路C7を備える。減算回路C4はシフトレジスタ51の16番目の出力からシフトレジスタ51の1番目の出力を差し引く。プリアンブル検出回路5455はプリアンブル判定部に相当する。プリアンブル検出回路54は、減算回路C12、絶対値化回路C13、及び比較回路C14を備える。減算回路C12はシフトレジスタ51の32番目の出力からシフトレジスタ51の17番目の出力を差し引く。絶対値化回路C13は減算回路C12の出力の絶対値を算出する。比較回路C14は絶対値化回路C13の出力を閾値Dと大小比較を行う。プリアンブル検出回路55は、比較回路C15からなる。比較回路C15は振幅監視回路53内の絶対値化回路C5の出力を閾値Dと大小比較を行う。遅延回路C16は振幅監視回路53内の比較回路C7の出力を遅延させる。論理積回路56は遅延回路C16と共に論理積部を構成し、比較回路C8,C14,C15の各出力と遅延回路C16の出力との論理積を演算する。エッジ検出回路C10及びプレ周波数オフセット生成回路C11については図3に示した変曲点検出回路のものと同一である。かかる構成の変曲点検出回路において、入力される周波数検波信号S0のレベルがシフトレジスタ51に動作クロックに同期して保存されつつシフトレジスタ番号、1番目から32番目の方向に1つずつシフトされる。ここで、図6に示す波形の周波数検波信号S0に対して、現在、シフトレジスタ51の1番目から32番目までの各出力は図6に示すように信号レベルを有するとする。変曲点抽出回路52では減算回路C1の演算結果S1及び減算回路C2の演算結果S2各々がb-a及びd-cとして得られ、それぞれ動作クロックで8クロック分に相当する期間の周波数検波信号の傾きが求められる。更に、減算回路C3による差分の差S2-S1=-が算出され、絶対値化回路C6により-が計算される。2つの差分S2,S1の差が2次微分値に相当するため、閾値C以下となるポイントを変曲点とみなすことができる。よって、その変曲点は比較回路C8の出力からH高レベルとして得ることができる。変曲点抽出回路52において減算回路C1の演算結果S1=b-a及び減算回路C2の演算結果S2=d-cが得られているとき、振幅監視回路53の減算回路C4ではb-eが得られる。遅延回路C16のタイミング調整により、振幅監視回路53の出力は8クロック分だけ遅れて論理積回路56に供給されることになる。よって、8クロック分だけ前の時点の振幅監視回路53では減算回路C4によりa-dが算出されるので、受信IF信号の周波数検波信号S0の振幅S3が絶対値化回路C5から得られる。その振幅S3が閾値A以上、又は閾値B以下の振幅が検出された場合には比較回路C7からノイズ有りに対応するHレベルの出力が生成される。また、絶対値化回路C5の出力値S3=b-eはプリアンブル検出回路55の比較回路C15で閾値Dと大小比較され、b-eが閾値D以下であるとき比較回路C15はHレベルの出力を生成する。プリアンブル検出回路54では、比較回路C12ではf-cが算出され、絶対値化回路C13から出力される絶対値f-cが閾値D以下であるとき比較回路C14がHレベルの出力を生成する。遅延回路C16の出力と比較回路C8C14C15の各出力との論理積が論理積回路56によって求められ、その論理積出力からエッジ検出回路C10にて立ち上がりエッジが検出される。この立ち上がりエッジが変曲点タイミング信号S4となり、プレ周波数オフセット生成回路C11に入力される。プレ周波数オフセット回路C11では、変曲点タイミング信号S4と周波数検波信号S0から変曲点となる周波数検波値を抽出し、この値をプレ周波数オフセット信号として次段の平均化回路22へ出力する。プレ周波数オフセット信号は平均化回路22において平均化されて最終的な周波数オフセット信号とされる。このように、第1の実施例においては、従来の変曲点検出回路図3参照に対してb-e≦閾値D、f-c≦閾値Dの条件が加わったことにより、1010又は0101パターンを監視することと等価な動作となる。これはプリアンブルパターンを監視しながら、変曲点監視を行うことを意味する。従って、プリアンブルパターンに特化した変曲点検出回路とすることで誤検出を低減できる効果があり、周波数オフセット値の安定性を向上させることができる。また、プリアンブルパターンの監視を、例えば、図1のシンボルタイミング再生回路13から得られる復調データ及び復調クロックを用いて行うことなく、変曲点検出回路内だけで構成することができるという利点もある。なお、上記した第1実施例においては、b-e≦閾値Dとf-c≦閾値Dとの双方の条件が成立することが検出されているので、連続する2つのシンボル各々で論理1から論理0又は論理0から論理1への反転を正確に判定することができ、これによりプリアンブルパターンを確実に検出することができる。また、本発明はb-e≦閾値Dとf-c≦閾値Dとの2つの条件のうちのいずれか一方の条件を検出するだけでも良く、一方の条件検出だけでも1シンボルの前後での論理の反転を検出することができる。例えば、図3の従来の変曲点検出回路において絶対値化回路C5の出力信号S3を閾値Dと比較する比較回路を設け、この比較回路の出力信号を8クロック分だけ遅延回路で遅延させて比較回路C7,C8各々の出力と共に論理積回路C9に供給する構成にしても良い。図7は本発明の第2実施例としてFSK復調回路に適用される変曲点検出回路の構成を示している。この変曲点検出回路は、図5の回路と同様に、32段シフトレジスタ51、変曲点抽出回路52、振幅監視回路53、プリアンブル検出回路5455、論理積回路56、エッジ検出回路C10、プレ周波数オフセット生成回路C11、及び遅延回路C16を備える他に、変曲点連続発生検出回路C17を備えている。変曲点連続発生検出回路C17はエッジ検出回路C10とプレ周波数オフセット生成回路C11との間に挿入されている。変曲点連続発生検出回路C17は、図8に示すように、変曲点検出窓生成回路C18、論理積回路C19、変曲点検出結果保持回路C20、及び論理積回路C21を備えている。変曲点検出窓生成回路C18はエッジ検出回路C10からの変曲点タイミング信号S4を入力とし、シンボルレート間隔で変曲点検出窓を生成する。論理積回路C19は変曲点タイミング信号S4と変曲点検出窓生成回路C18の出力である検出窓信号S6との論理積を演算して検出窓通過後の変曲点タイミング信号S7を生成する。変曲点検出結果保持回路C20は、論理積回路C19の出力である検出窓通過後の変曲点タイミング信号S7と変曲点検出窓生成回路C18の検出窓信号S6を入力とし、前回に検出窓信号がHレベルになっている区間に変曲点タイミング信号S4が検出できたか否かの結果を保持する。論理積回路C21は論理積回路C19の出力S7と変曲点検出結果保持回路C20の出力である変曲点の前回検出結果保持信号S8との論理積を演算して2回連続発生検出後の変曲点タイミング信号S5を生成する。その他の構成は図5に示した第1実施例の構成と同一であり、よって、エッジ検出回路C10の出力までの動作及びプレ周波数オフセット生成回路後の動作は第1実施例と同じである。次に、変曲点連続発生検出回路C17の動作を図9のタイムチャートを用いて説明する。変曲点検出窓生成回路C18は、エッジ検出回路C10の出力である変曲点タイミング信号S4から検出窓信号S6を生成する。ここで、検出窓信号S6はシンボルレート間隔である一定期間だけHレベルとなる信号であり、変曲点タイミング信号S4がHレベルとなるタイミングが検出窓信号S6のHレベル区間の中央となるように、変曲点タイミング信号S4に応じて検出窓信号S6が調整される。論理積回路C19から出力される検出窓通過後の変曲点タイミング信号S7は変曲点タイミング信号S4を検出窓信号S6によりゲートされた信号となる。変曲点検出結果保持回路C20においては、検出窓信号S6の立ち下りエッジタイミングで、その直前の検出窓信号S6のHレベル区間で検出窓通過後の変曲点タイミング信号S7がHレベルとなったどうかを判断し、検出窓通過後の変曲点タイミング信号S7がHレベルとなった場合にはHレベルを出力し、Lレベルであった場合にはLレベルを出力する。この判断結果の出力信号が変曲点の前回検出結果保持信号S8として論理積回路C21に供給される。論理積回路C21では、検出窓通過後の変曲点タイミング信号S7を変曲点の前回検出結果保持信号S8でゲートした2回連続発生検出後の変曲点タイミング信号S5が生成され、これが変曲点連続発生検出回路C17の出力となってプレ周波数オフセット回路C11に供給される。プレ周波数オフセット回路C11では、2回連続発生検出後の変曲点タイミング信号S5と周波数検波信号S0から変曲点となる周波数検波値を抽出し、この値をプレ周波数オフセット信号として次段の平均化回路22へ出力する。このように、第2実施例においては、シンボルレート間隔で、すなわち2以上連続するシンボル各々で変曲点が検出された場合に限りプレ周波数オフセット生成回路で使用される変曲点タイミング信号とみなすため、期待する信号の受信中に変曲点を検出している可能性が高く、第1実施例よりもノイズ等による誤検出の低減が期待でき、周波数オフセット値の安定性を向上および受信特性を改善させることができる。なお、第1及び第2実施例においては、2シンボル分の周波数検波信号を格納するための32段シフトレジスタ51を用いて変曲点検出を例に説明したが、シフトレジスタ段数を増やせばプリアンブルパターンのパターン監視長を長くすることができ、誤検出をより低減させることが可能である。また、第2実施例においては、変曲点連続発生検出回路において、2回連続検出を例に説明したが、3回連続以上とすれば更なる誤検出の低減を図ることが可能である。更に、上記した各実施例において変曲点検出回路のハードウエア構成を示したが、コンピュータ処理を用いて変曲点抽出ステップ、振幅判定ステップ、プリアンブル判定ステップ、及び論理積ステップを実行して変曲点を検出しても良い。"