"結晶シリコンからなる光電変換部と、前記光電変換部に接して形成されたi型半導体膜と、前記i型半導体膜に接して形成されたp型半導体膜と、前記p型半導体膜に接して形成されたn型半導体膜と、前記n型半導体膜に接して形成された透明導電膜とを備え、前記p型半導体膜および前記n型半導体膜の一方は、非晶質相からなり、前記p型半導体膜および前記n型半導体膜の他方は、微結晶相または非晶質相からなる、光電変換素子。前記光電変換部は、n型単結晶シリコンからなる、請求項1に記載の光電変換素子。前記光電変換部は、p型単結晶シリコンからなる、請求項1に記載の光電変換素子。前記i型半導体膜、前記p型半導体膜および前記n型半導体膜は、非晶質相からなる、請求項1から請求項3のいずれか1項に記載の光電変換素子。前記i型半導体膜は、i型アモルファスシリコンからなり、前記p型半導体膜は、p型アモルファスシリコンからなり、前記n型半導体膜は、n型アモルファスシリコンからなる、請求項4に記載の光電変換素子。前記i型半導体膜は、非晶質相からなり、前記p型半導体膜およびn型半導体膜の一方は、非晶質相からなり、前記p型半導体膜およびn型半導体膜の他方は、微結晶相からなる、請求項1から請求項3のいずれか1項に記載の光電変換素子。前記i型半導体膜は、i型アモルファスシリコンからなり、前記p型半導体膜は、p型微結晶シリコンからなり、前記n型半導体膜は、n型アモルファスシリコンからなる、請求項6に記載の光電変換素子。前記i型半導体膜は、i型アモルファスシリコンからなり、前記p型半導体膜は、p型アモルファスシリコンからなり、前記n型半導体膜は、n型微結晶シリコンからなる、請求項6に記載の光電変換素子。しかし、従来の太陽電池のように、透明導電膜に接してp型非晶質シリコンを形成した場合、透明導電膜とp型非晶質シリコンとの間に正孔に対してエネルギー障壁が形成される。その結果、光励起された正孔は、p型非晶質シリコンから透明導電膜へ効率良く伝導することが困難になり、太陽電池の曲線因子FF:FillFactorが低下する。また、上記のエネルギー障壁は、太陽電池内の拡散電位を低下させ、太陽電池の開放電圧を低下させる。そこで、この発明は、上記のエネルギー障壁による太陽電池の特性低下を解決すると言う新規な課題に着目してなされたものであり、変換効率を向上可能な光電変換素子を提供するものである。この発明の実施の形態によれば、光電変換素子は、光電変換部と、i型半導体膜と、p型半導体膜と、n型半導体膜と、透明導電膜とを備える。光電変換部は、結晶シリコンからなる。i型半導体膜は、光電変換部に接して形成される。p型半導体膜は、i型半導体膜に接して形成される。n型半導体膜は、p型半導体膜に接して形成される。透明導電膜は、n型半導体膜に接して形成される。そして、p型半導体膜およびn型半導体膜の一方は、非晶質相からなり、p型半導体膜およびn型半導体膜の他方は、微結晶相または非晶質相からなる。この発明の実施の形態による光電変換素子においては、光電変換部において光励起された電子は、光電変換部から外部のリード線および透明導電膜を介してn型半導体膜へ到達する。また、光電変換部において光励起された正孔は、i型半導体膜を介してp型半導体膜へ到達する。そして、n型半導体膜とp型半導体膜との界面に再結合準位が存在するため、n型半導体膜とp型半導体膜との界面における電子および正孔の再結合が促進される。また、n型半導体膜とp型半導体膜とからなるn/p接合は、n型半導体膜とp型半導体膜との界面に存在する再結合準位に起因して整流特性を殆ど示さず、p型半導体膜/i型半導体膜/光電変換部からなる接合における内部電位の低下を抑制する。その結果、光電変換素子の開放電圧および曲線因子が向上する。従って、光電変換素子の変換効率を向上できる。本発明の実施の形態について図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰返さない。この明細書において、非晶質相とは、シリコンSi原子等がランダムに配列された状態を言う。また、微結晶相とは、Si原子等のランダムなネットワークの中に粒径が10~100nm程度であるSi等の結晶粒が存在する状態を言う。更に、アモルファスシリコンをa-Siと表記するが、この表記は、実際には、水素H原子が含まれていることを意味する。アモルファスシリコンカーバイドa-SiC、アモルファスシリコンゲルマニウムa-SiGe、アモルファスゲルマニウムa-Ge、微結晶シリコンカーバイドμc-SiC、微結晶シリコンμc-Si、微結晶シリコンゲルマニウムμc-SiGe、および微結晶ゲルマニウムμc-Geについても、同様に、H原子が含まれていることを意味する。図1は、この発明の実施の形態による光電変換素子の構成を示す断面図である。図1を参照して、この発明の実施の形態による光電変換素子10は、透明導電膜1と、n型半導体膜2と、p型半導体膜3と、i型半導体膜4と、光電変換部5とを備える。透明導電膜1は、例えば、ITOIndiumTinOxide、SnO2およびZnO等からなる。n型半導体膜2は、透明導電膜1に接して配置される。そして、n型半導体膜2は、p型半導体膜3が非晶質相からなる場合、非晶質相または微結晶相からなる。また、n型半導体膜2は、p型半導体膜3が微結晶相からなる場合、非晶質相からなる。p型半導体膜3は、n型半導体膜2に接して配置される。そして、p型半導体膜3は、n型半導体膜2が非晶質相からなる場合、非晶質相または微結晶相からなる。また、p型半導体膜3は、n型半導体膜2が微結晶相からなる場合、非晶質相からなる。i型半導体膜4は、p型半導体膜3に接して配置される。そして、i型半導体膜4は、非晶質相からなる。光電変換部5は、i型半導体膜4に接して配置される。そして、光電変換部5は、単結晶シリコンまたは多結晶シリコンからなる。即ち、光電変換部5は、結晶シリコンからなる。光電変換素子10においては、太陽光は、透明導電膜1側から光電変換素子10に入射される。光電変換素子10は、i型半導体膜4、p型半導体膜3、n型半導体膜2および透明導電膜1を光電変換部5上に順次積層して製造される。上述したように、n型半導体膜2およびp型半導体膜3の一方が非晶質相からなり、かつ、n型半導体膜2およびp型半導体膜3の他方が非晶質相または微結晶相からなるので、n型半導体膜2とp型半導体膜3との界面には、再結合準位が存在する。また、n型半導体膜2とp型半導体膜3とからなる接合は、n型半導体膜2/p型半導体膜3界面に存在する再結合準位に起因して整流特性を殆ど示さないので、p型半導体膜3/i型半導体膜4/光電変換部5内の拡散電位の低下が抑制される。その結果、光電変換部5で光励起された正孔は、キャリア拡散および拡散電位によってp型半導体膜3へ移動し、n型半導体膜2とp型半導体膜3との界面に到達する。また、光電変換部5で光励起された電子は、光電変換部5から外部のリード線図示せずおよび透明導電膜1を介してn型半導体膜2に到達する。そして、電子と正孔は、n型半導体膜2とp型半導体膜3との界面において、再結合準位を介して再結合する。これによって、光電流Iphが光電変換素子10に流れる。このように、n型半導体膜2を透明導電膜1とp型半導体膜3との間に設けることによって、光電変換部5で光励起された正孔は、n型半導体膜2とp型半導体膜3との界面で電子と効率良く再結合する。従って、透明導電膜に接してp型半導体膜を形成したときに形成されるエネルギー障壁による拡散電位の低下および曲線因子の低下が抑制され、光電変換素子10の変換効率を向上できる。n型半導体膜2が非晶質相からなり、p型半導体膜3が微結晶相からなる場合、p型半導体膜3/i型半導体膜4/光電変換部5内の拡散電位は、p型半導体膜3が非晶質相からなる場合よりも大きくなるので、開放電圧Vocを大きくできる。また、p型半導体膜3が微結晶相からなる場合、p型半導体膜3の抵抗は、p型半導体膜3が非晶質相からなる場合よりも低くなるので、曲線因子FFを改善できる。その結果、光電変換素子10の変換効率を更に向上できる。以下、光電変換素子10の実施例について説明する。光電変換素子10を具体的に実現する場合、n型半導体膜2、p型半導体膜3およびi型半導体膜4は、n型半導体膜2およびp型半導体膜3の一方が非晶質相からなり、かつ、n型半導体膜2およびp型半導体膜3の他方が非晶質相または微結晶相からなる条件下において、表1に示す各材料からなる。実施例1図2は、実施例1における光電変換素子の構成を示す断面図である。図2を参照して、光電変換素子10Aは、集電電極9と、透明導電膜11と、n型非晶質膜21と、p型非晶質膜31と、i型非晶質膜41と、光電変換部51と、絶縁層61と、裏面電極62とを備える。i型非晶質膜41、p型非晶質膜31、n型非晶質膜21、透明導電膜11および集電電極9は、光電変換部51上に順次積層される。絶縁層61および裏面電極62は、透明導電膜11と反対側において、光電変換部51上に順次積層される。集電電極9は、例えば、銀Agからなり、透明導電膜11の表面に櫛型に形成される。透明導電膜11は、例えば、SnO2からなる。n型非晶質膜21は、例えば、n型a-Siからなり、膜厚は、例えば、5nmである。また、n型非晶質膜21中のリンP濃度は、5×1020cm-3~7×1020cm-3である。そして、n型非晶質膜21は、透明導電膜11に接する。p型非晶質膜31は、例えば、p型a-Siからなり、膜厚は、例えば、10nmである。そして、p型非晶質膜31は、n型非晶質膜21に接する。i型非晶質膜41は、例えば、i型a-Siからなり、膜厚は、例えば、10nmである。そして、i型非晶質膜41は、p型非晶質膜31に接する。光電変換部51は、例えば、面方位が100であり、比抵抗が0.1~1.0Ωcmであるn型単結晶シリコンからなり、厚みは、例えば、200~300μmである。そして、光電変換部51は、i型非晶質膜41に接する。絶縁層61は、例えば、二酸化シリコンSiO2とシリコンナイトライドSiNとの2層構造からなる。そして、絶縁層61は、SiO2が光電変換部51に接するように光電変換部51の表面に形成される。裏面電極62は、例えば、アルミニウムAlからなる。そして、裏面電極62は、絶縁層61に形成されたスルーホールを介して光電変換部51に接するとともに絶縁層61を覆う。このように、光電変換素子10Aは、光電変換素子10のn型半導体膜2、p型半導体膜3およびi型半導体膜4の全てに非晶質膜を用いて光電変換素子10を具体化したものである。光電変換素子10Aの製造方法について説明する。光電変換素子10Aは、プラズマ装置を用いてプラズマCVDChemicalVapourDeposition法によって製造される。プラズマ装置は、仕込室と、反応室CB1~CB3と、取出室と、整合器と、RF電源とを備える。仕込室、反応室CB1~CB3および取出室は、直線的に配置されている。そして、仕込室と反応室CB1との間、反応室CB1と反応室CB2との間、反応室CB2と反応室CB3との間、および反応室CB3と取出室との間は、仕切バルブで仕切られている。また、仕込室から反応室CB1、反応室CB2、反応室CB3および取出室へシリコンウェハを順次搬送する搬送機構がプラズマ装置に備えられている。仕込室は、加熱機構と排気機構とを備える。加熱機構は、シリコンウェハを所定の温度に昇温する。排気機構は、仕込室内のガスを排気し、仕込室の到達圧力を、例えば、1×10-5Pa以下に設定する。反応室CB1~CB3の各々は、平行平板電極と、加熱機構と、排気機構とを備える。加熱機構は、シリコンウェハを所定の温度に昇温する。排気機構は、反応室CB1~CB3内のガスを排気し、反応室CB1~CB3の到達圧力を、例えば、1×10-5Pa以下に設定する。平行平板電極は、整合器を介してRF電源に接続される。取出室は、排気機構を備える。排気機構は、取出室内のガスを排気し、取出室の到達圧力を、例えば、1×10-5Pa以下に設定する。仕込室、反応室CB1~CB3、および取出室の各排気機構は、ターボ分子ポンプ、メカニカルブースタポンプおよびロータリーポンプからなる。ターボ分子ポンプ、メカニカルブースタポンプおよびロータリーポンプは、ターボ分子ポンプが仕込室、反応室CB1~CB3および取出室に最も近くなるように仕込室、反応室CB1~CB3、および取出室に直列的に連結されている。そして、各排気機構は、ターボ分子ポンプ、メカニカルブースタポンプおよびロータリーポンプによって仕込室、反応室CB1~CB3および取出室内のガスを排気し、またはメカニカルブースタポンプおよびロータリーポンプによって仕込室、反応室CB1~CB3および取出室内のガスを排気する。RF電源は、例えば、13.56MHzのRF電力を整合器を介して反応室CB1~CB3の平行平板電極に印加する。光電変換素子10Aの製造が開始されると、光電変換部51としてのn型単結晶シリコンからなるシリコンウェハをエタノール等で超音波洗浄して脱脂し、その後、シリコンウェハをフッ酸中に浸漬してn型単結晶シリコンの表面に形成された自然酸化膜を除去するとともに、n型単結晶シリコンの表面を水素で終端する。なお、n型単結晶シリコンの表面をテクスチャ化する場合、シリコンウェハをエタノール等で超音波洗浄した後、シリコンウェハの表面をアルカリを用いて化学的に異方性エッチングし、n型単結晶シリコンの表面をテクスチャ化する。その後、上述したようにフッ酸を用いて自然酸化膜を除去するとともに、n型単結晶シリコンの表面を水素で終端する。シリコンウェハの洗浄が終了すると、シリコンウェハをプラズマ装置の仕込室の基板ホルダー上に配置する。そして、仕込室の排気機構は、1×10-5Pa以下に仕込室内のガスを排気し、仕込室の加熱機構は、シリコンウェハn型単結晶シリコンの温度を200°Cに設定するように基板ホルダーを加熱する。また、反応室CB1~CB3の加熱機構も、シリコンウェハn型単結晶シリコンの温度を200°Cに設定するように基板ホルダーを加熱する。シリコンウェハn型単結晶シリコンの温度が200°Cに達すると、仕込室と反応室CB1との間の仕切バルブが開けられ、シリコンウェハn型単結晶シリコンは、仕込室から反応室CB1へ搬送される。n型非晶質膜21、p型非晶質膜31およびi型非晶質膜41を形成するときの材料ガスの流量を表2に示す。シリコンウェハn型単結晶シリコンが反応室CB1へ搬送されると、10sccmのシランSiH4ガスと、100sccmの水素H2ガスとを反応室CB1に流し、反応室CB1の圧力を13.3Pa~665Paの範囲に設定する。そして、RF電源は、16~80mW/cm2の範囲のRFパワーを整合器を介して平行平板電極に印加する。これによって、反応室CB1内でプラズマが発生し、i型非晶質膜41としてのi型a-Siがn型単結晶シリコンの一主面上に堆積される。i型非晶質膜41の膜厚が10nmになると、反応室CB1の平行平板電極へのRFパワーの印加を停止するとともに、SiH4ガスおよびH2ガスの反応室CB1への供給を停止し、排気機構によって1×10-5Pa以下に反応室CB1を真空引きする。そして、仕切バルブを開け、i型非晶質膜41/n型単結晶シリコンを反応室CB1から反応室CB2へ搬送する。i型非晶質膜41/n型単結晶シリコンが反応室CB2へ搬送されると、2sccmのSiH4ガスと、42sccmのH2ガスと、水素希釈された12sccmのジボランB2H6ガスとを反応室CB2に流し、反応室CB2の圧力を13.3Pa~665Paの範囲に設定する。そして、RF電源は、16~80mW/cm2の範囲のRFパワーを整合器を介して平行平板電極に印加する。なお、水素希釈されたB2H6ガスの濃度は、0.1である。これによって、反応室CB2内でプラズマが発生し、p型非晶質膜31としてのp型a-Siがi型非晶質膜41上に堆積される。p型非晶質膜31の膜厚が10nmになると、反応室CB2の平行平板電極へのRFパワーの印加を停止するとともに、SiH4ガス、H2ガスおよびB2H6ガスの反応室CB2への供給を停止し、排気機構によって1×10-5Pa以下に反応室CB2を真空引きする。そして、仕切バルブを開け、p型非晶質膜31/i型非晶質膜41/n型単結晶シリコンを反応室CB2から反応室CB3へ搬送する。p型非晶質膜31/i型非晶質膜41/n型単結晶シリコンが反応室CB3へ搬送されると、20sccmのSiH4ガスと、150sccmのH2ガスと、水素希釈された50sccmのホスフィンPH3ガスとを反応室CB3に流し、反応室CB3の圧力を13.3Pa~665Paの範囲に設定する。そして、RF電源は、16~80mW/cm2の範囲のRFパワーを整合器を介して平行平板電極に印加する。これによって、反応室CB3内でプラズマが発生し、n型非晶質膜21としてのn型a-Siがp型非晶質膜31上に堆積される。なお、水素希釈されたPH3ガスの濃度は、0.2である。n型非晶質膜21の膜厚が5nmになると、反応室CB3の平行平板電極へのRFパワーの印加を停止するとともに、SiH4ガス、H2ガスおよびPH3ガスの反応室CB3への供給を停止し、排気機構によって1×10-5Pa以下に反応室CB3を真空引きする。そして、仕切バルブを開け、n型非晶質膜21/p型非晶質膜31/i型非晶質膜41/n型単結晶シリコンを反応室CB3から取出室へ搬送する。そして、取出室でn型非晶質膜21/p型非晶質膜31/i型非晶質膜41/n型単結晶シリコンを室温まで冷却した後、n型非晶質膜21/p型非晶質膜31/i型非晶質膜41/n型単結晶シリコンを取出室から取出し、n型非晶質膜21/p型非晶質膜31/i型非晶質膜41/n型単結晶シリコンをスパッタリング装置にセットする。そして、スパッタリング法によって透明導電膜11としてのSnO2をn型非晶質膜21上に形成し、その後、金属マスクを用いてスパッタリング法によって集電電極9としてのAgを透明導電膜11上に形成する。引き続いて、透明導電膜11と反対側のn型単結晶シリコンの表面にスパッタリング法によってSiO2およびSiNを順次積層する。そうすると、集電電極9/透明導電膜11/n型非晶質膜21/p型非晶質膜31/i型非晶質膜41/n型単結晶シリコン/SiO2/SiNをスパッタリング装置から取り出す。そして、集電電極9/透明導電膜11/n型非晶質膜21/p型非晶質膜31/i型非晶質膜41/n型単結晶シリコン/SiO2/SiNのSiNの表面にレジストを塗布し、その塗布したレジストをフォトリソグラフィによって所定のパターンにパターンニングする。その後、レジストパターンをマスクとしてSiO2/SiNをエッチングする。SiO2/SiNのエッチングは、化学的なウェットエッチングでも、プラズマを用いたドライエッチングでもよい。そして、レジストパターンを除去し、エッチングされたSiO2/SiNの全面に蒸着等によって裏面電極Alを形成する。これによって、光電変換素子10Aが完成する。このように、光電変換素子10Aは、i型非晶質膜41、p型非晶質膜31およびn型非晶質膜21をプラズマCVD法によって光電変換部51の一主面上に順次積層し、その後、スパッタリング法によって透明導電膜11SnO2および集電電極9Agをn型非晶質膜21上に順次積層し、絶縁層61SiO2/SiNおよび裏面電極62Alを光電変換部51の他方の表面上に順次積層することによって製造される。図3は、図2に示す光電変換素子10Aのエネルギーバンド図である。なお、図3においては、集電電極9、絶縁層61および裏面電極62が省略されている。図3を参照して、n型非晶質膜21およびp型非晶質膜31は、1.8eVの光学バンドギャップおよび0.20eVの活性化エネルギーを有し、i型非晶質膜41は、1.74eVの光学バンドギャップおよび0.73eVの活性化エネルギーを有し、光電変換部51としてのn型単結晶シリコンは、1.1eVの光学バンドギャップおよび0.4~0.5eVの活性化エネルギーを有する。その結果、p型非晶質膜31およびi型非晶質膜41は、ヘテロ接合を形成し、i型非晶質膜41およびn型単結晶シリコン光電変換部51も、ヘテロ接合を形成する。また、n型非晶質膜21は、n型a-Siからなり、p型非晶質膜31は、p型a-Siからなる。そして、n型非晶質膜21n型a-Siは、プラズマCVD法によってp型非晶質膜31p型a-Siに接してp型非晶質膜31p型a-Si上に堆積される。その結果、n型非晶質膜21n型a-Siの堆積時に、n型非晶質膜21n型a-Si中のP原子とp型非晶質膜31p型a-Si中のボロンB原子とが相互に拡散する。従って、n型非晶質膜21とp型非晶質膜31との界面には、再結合準位が存在する。そして、この再結合準位が存在するために、n型非晶質膜21とp型非晶質膜31とからなる接合n/p接合は、殆ど整流特性を示さない。その結果、p型非晶質膜31/i型非晶質膜41/n型単結晶シリコン光電変換部51からなるpin接合の拡散電位=内部電位Vbiは、殆ど低下しない。更に、i型非晶質膜41をp型非晶質膜31とn型単結晶シリコン光電変換部51との間に挿入することによって、p型非晶質膜31中のB原子と、n型単結晶シリコン光電変換部51中のP原子とが相互に混入するのを防止するとともに、n型単結晶シリコン光電変換部51の表面に存在するダングリングボンドをH原子によって終端する。その結果、p型非晶質膜31/i型非晶質膜41界面およびi型非晶質膜41/n型単結晶シリコン光電変換部51界面におけるキャリア電子および正孔の再結合が低減される。更に、絶縁層61のSiO2は、n型単結晶シリコン光電変換部51に接するため、n型単結晶シリコン光電変換部51/絶縁層61SiO2界面における電子および正孔の再結合が低減される。そうすると、n型単結晶シリコン光電変換部51において光励起された正孔は、キャリア拡散によってi型非晶質膜41側へ移動し、内部電位Vbiによってp型非晶質膜31へ移動する。また、n型単結晶シリコン光電変換部51において光励起された電子は、キャリア拡散によって裏面電極62側へ移動する。そして、電子は、裏面電極62、外部のリード線図示せずおよび透明導電膜11を介してn型非晶質膜21へ到達する。この場合、n型非晶質膜21とp型非晶質膜31との界面には、電子に対するエネルギー障壁φnが存在するので、n型非晶質膜21中の電子は、p型非晶質膜31へ移動することができない。また、p型非晶質膜31とn型非晶質膜21との界面には、正孔に対するエネルギー障壁φpが存在するので、p型非晶質膜31中の正孔は、透明導電膜11へ移動することができない。その結果、電子および正孔は、n型非晶質膜21とp型非晶質膜31との界面における再結合準位を介して効率的に再結合する。上述したように、n型非晶質膜21中のP濃度は、5×1020cm-3~7×1020cm-3であるので、n型非晶質膜21とp型非晶質膜31との界面における再結合準位が多くなり、電子および正孔は、この再結合準位を介して効率的に再結合する。これによって、光電変換素子10Aには、光電流Iphが流れ、曲線因子FFは、p型非晶質膜31が透明導電膜11に接する場合よりも改善される。また、上述したように、n型非晶質膜21およびp型非晶質膜31からなるn/p接合は、内部電位Vbiを殆ど低下させず、内部電位Vbiによる電子と正孔との分離効果が大きいので、光電流Iphが零になるときの電圧開放電圧Vocは、p型非晶質膜31が透明導電膜11に接する場合よりも大きくなる。従って、n型非晶質膜21を透明導電膜11とp型非晶質膜31との間に設けることによって光電変換素子10Aの変換効率を向上できる。そして、光電変換素子10Aにおいては、n型非晶質膜21の膜厚と、p型非晶質膜31の膜厚と、i型非晶質膜41の膜厚との合計は、25nmである。従って、n型半導体膜2、p型半導体膜3およびi型半導体膜4の全てに非晶質膜を適用することによって、熱拡散によってp/n接合を形成する従来の結晶シリコン系の光電変換素子に比べ、接合深さが浅くなるとともに、光電変換素子10Aの厚み方向におけるドーパントBの分布が急峻になる。その結果、光電変換部51n型単結晶シリコンの厚み方向の全領域において入射光によって電子および正孔を生成することができ、n型非晶質膜21/p型非晶質膜31界面における電子と正孔との再結合の促進との相乗効果によって短絡電流密度を大きくできる。なお、n型非晶質膜21は、n型a-Si以外にn型a-SiC,n型a-SiGe,n型a-Geのいずれかからなっていてもよい。この場合、n型a-SiCは、SiH4ガス、メタンCH4ガス、PH3ガスおよびH2ガスを材料ガスとして、上述したプラズマCVD法によって形成される。n型a-SiGeは、SiH4ガス、ゲルマンGeH4ガス、PH3ガスおよびH2ガスを材料ガスとして、上述したプラズマCVD法によって形成される。n型a-Geは、GeH4ガス、PH3ガスおよびH2ガスを材料ガスとして、上述したプラズマCVD法によって形成される。また、p型非晶質膜31は、p型a-Si以外にp型a-SiC,p型a-SiGe,p型a-Geのいずれかからなっていてもよい。この場合、p型a-SiCは、SiH4ガス、CH4ガス、B2H6ガスおよびH2ガスを材料ガスとして、上述したプラズマCVD法によって形成される。p型a-SiGeは、SiH4ガス、GeH4ガス、B2H6ガスおよびH2ガスを材料ガスとして、上述したプラズマCVD法によって形成される。p型a-Geは、GeH4ガス、B2H6ガスおよびH2ガスを材料ガスとして、上述したプラズマCVD法によって形成される。更に、i型非晶質膜41は、i型a-Si以外にi型a-SiC,i型a-SiGeのいずれかからなっていてもよい。この場合、i型a-SiCは、SiH4ガス、CH4ガスおよびH2ガスを材料ガスとして、上述したプラズマCVD法によって形成される。i型a-SiGeは、SiH4ガス、GeH4ガスおよびH2ガスを材料ガスとして、上述したプラズマCVD法によって形成される。なお、i型非晶質膜41としては、i型a-Geも想定されるが、i型a-Geは、n型単結晶シリコンよりも光学バンドギャップが小さいので、i型a-Geをi型非晶質膜41として用いた場合、開放電圧Vocの向上が困難である。光電変換素子10Aにおいては、i型非晶質膜41の光学バンドギャップが開放電圧Vocを支配的に決定するからである。そこで、この発明の実施の形態においては、n型単結晶シリコン光電変換部51の光学バンドギャップよりも大きいi型a-SiC,i型a-Si,i型a-SiGeをi型非晶質膜41として用いることにした。また、n型非晶質膜21、p型非晶質膜31およびi型非晶質膜41にa-Si等を適用することによって、n型非晶質膜21、p型非晶質膜31およびi型非晶質膜41は、プラズマCVD法によって200°C程度の低温で連続して光電変換部51n型単結晶シリコン上に積層される。また、絶縁層61および裏面電極62も、200°C以下の温度でスパッタリング法によって光電変換部51n型単結晶シリコン上に積層される。その結果、光電変換部51としてのn型単結晶シリコンの品質が熱ダメージによって劣化するのを防止できる。このように、実施例1においては、n型非晶質膜21、p型非晶質膜31およびi型非晶質膜41は、表1に示すa-SiC,a-Si,a-SiGe,a-Ge等の非晶質材料からなる。そして、p型非晶質膜31がp型a-SiGeからなり、i型非晶質膜41がi型a-Siからなる場合等のように、p型非晶質膜31の光学バンドギャップがi型非晶質膜41の光学バンドギャップよりも小さい場合、光電変換素子10Aのエネルギーバンド図において、p型a-SiGeの価電子帯の端がi型a-Siの価電子帯の端よりもエネルギー的に低くなる。即ち、p型a-SiGeの価電子帯の端は、図3の紙面において、i型a-Siの価電子帯の端よりも上側に位置する。その結果、光電変換部51n型単結晶シリコンにおいて光励起された正孔は、p型非晶質膜31へ到達した後、p型非晶質膜31に閉じ込められ、n型非晶質膜21/p型非晶質膜31界面において、電子と正孔との再結合が促進される。従って、p型非晶質膜31の光学バンドギャップがi型非晶質膜41の光学バンドギャップよりも小さくなる非晶質材料を用いて光電変換素子10Aを作製することによって、光電変換素子10Aの変換効率を向上可能である。なお、実施例1における光電変換素子10Aの光電変換部51は、n型多結晶シリコンからなっていてもよい。この場合、n型多結晶シリコンは、例えば、0.1~数Ωcmの比抵抗および200~300μmの厚みを有する。そして、n型多結晶シリコンを光電変換部51に適用した場合、好ましくは、200°C以下の温度でn型多結晶シリコンを水素プラズマ処理し、その後、i型非晶質膜41、p型非晶質膜31およびn型非晶質膜21をプラズマCVD法によってn型多結晶シリコン上に順次積層して光電変換素子10Aを作製する。これによって、n型多結晶シリコンの粒界がH原子によってパッシベートされ、粒界におけるキャリア電子および正孔の再結合を低減できる。また、n型多結晶シリコンの表面は、凹凸構造テクスチャ構造になっていてもよい。この場合、プラズマエッチングおよび反応性イオンエッチング等によってn型多結晶シリコンの表面を凹凸化する。実施例2図4は、実施例2における光電変換素子の構成を示す断面図である。図4を参照して、実施例2における光電変換素子10Bは、光電変換素子10Aの光電変換部51を光電変換部71に代えたものであり、その他は、光電変換素子10Aと同じである。このように、光電変換素子10Bは、光電変換素子10Aと同様に、光電変換素子10のn型半導体膜2、p型半導体膜3およびi型半導体膜4の全てに非晶質膜を用いて光電変換素子10を具体化したものである。光電変換部71は、例えば、面方位が100であり、比抵抗が0.1~1.0Ωcmであるp型単結晶シリコンからなり、厚みは、例えば、200~300μmである。そして、光電変換部71は、その一方の表面がi型非晶質膜41に接するとともに、他方の表面が絶縁層61および裏面電極62に接する。このように、光電変換素子10Bは、i型非晶質膜41、p型非晶質膜31、n型非晶質膜21、透明導電膜11および集電電極9を光電変換部71p型単結晶シリコンの一方の表面に順次積層し、絶縁層61および裏面電極62を光電変換部71p型単結晶シリコンの他方の表面に順次積層した構造からなる。光電変換素子10Bの製造方法について説明する。光電変換部71としてのp型単結晶シリコンからなるシリコンウェハを上述した方法によって洗浄する。この場合、p型単結晶シリコンの表面は、光電変換部51としてのn型単結晶シリコンと同様にテクスチャ化されてもよい。そして、シリコンウェハp型単結晶シリコンをプラズマ装置内にセットし、プラズマCVD法によって上述した条件を用いてi型非晶質膜41、p型非晶質膜31およびn型非晶質膜21をp型単結晶シリコン光電変換部71上に順次積層する。その後、透明導電膜11および集電電極9を上述した方法によって、n型非晶質膜21上に順次積層する。そして、絶縁層61および裏面電極62を上述した方法によってp型単結晶シリコン光電変換部71の他方の表面に順次積層する。これによって、光電変換素子10Bが完成する。光電変換素子10Bのエネルギーバンド図は、図3に示す光電変換素子10Aのエネルギーバンド図とほぼ同じであり、光電変換素子10Bにおける発電機構は、光電変換素子10Aと同じである。従って、電子および正孔は、n型非晶質膜21とp型非晶質膜31との界面における再結合準位を介して効率良く再結合する。また、光電変換素子10Bにおいても、n型非晶質膜21とp型非晶質膜31とからなるn/p接合は、上述した理由によって、p型非晶質膜31/i型非晶質膜41/p型単結晶シリコン光電変換部71からなる接合の内部電位Vbiを殆ど低下させない。その結果、光電変換部71としてp型単結晶シリコンを用いた場合も、開放電圧Vocおよび曲線因子FFが向上し、光電変換素子10Bの変換効率を向上できる。なお、実施例2における光電変換素子10Bの光電変換部71は、p型多結晶シリコンからなっていてもよい。この場合、p型多結晶シリコンは、例えば、0.1~数Ωcmの比抵抗および200~300μmの厚みを有する。そして、p型多結晶シリコンを光電変換部71に適用した場合、好ましくは、200°C以下の温度でp型多結晶シリコンを水素プラズマ処理し、その後、i型非晶質膜41、p型非晶質膜31およびn型非晶質膜21をプラズマCVD法によってp型多結晶シリコン上に順次積層して光電変換素子10Bを作製する。これによって、p型多結晶シリコンの粒界がH原子によってパッシベートされ、粒界におけるキャリア電子および正孔の再結合を低減できる。また、p型多結晶シリコンの表面は、凹凸構造テクスチャ構造になっていてもよい。この場合、プラズマエッチングおよび反応性イオンエッチング等によってp型多結晶シリコンの表面を凹凸化する。光電変換素子10Bについてのその他の説明は、光電変換素子10Aについての説明と同じである。実施例3図5は、実施例3における光電変換素子の構成を示す断面図である。図5を参照して、光電変換素子10Cは、図2に示す光電変換素子10Aのp型非晶質膜31をp型微結晶膜81に代えたものであり、その他は、光電変換素子10Aと同じである。このように、光電変換素子10Cは、光電変換素子10のn型半導体膜2およびi型半導体膜4に非晶質膜を用い、光電変換素子10のp型半導体膜3に微結晶膜を用いて光電変換素子10を具体化したものである。p型微結晶膜81は、例えば、p型μc-Siからなり、膜厚は、例えば、10nmである。そして、p型微結晶膜81は、n型非晶質膜21およびi型非晶質膜41に接してn型非晶質膜21とi型非晶質膜41との間に配置される。このように、光電変換素子10Cは、i型非晶質膜41、p型微結晶膜81、n型非晶質膜21、透明導電膜11および集電電極9を光電変換部51n型単結晶シリコンの一方の表面に順次積層し、絶縁層61および裏面電極62を光電変換部51n型単結晶シリコンの他方の表面に順次積層した構造からなる。光電変換素子10Cの製造方法について説明する。n型非晶質膜21、p型微結晶膜81およびi型非晶質膜41を形成するときの材料ガスの流量を表3に示す。光電変換部51としてのn型単結晶シリコンからなるシリコンウェハを上述した方法によって洗浄する。そして、シリコンウェハn型単結晶シリコンをプラズマ装置内にセットし、プラズマCVD法によって上述した条件を用いてi型非晶質膜41をn型単結晶シリコン光電変換部51上に堆積する。その後、2sccmのSiH4ガスと、140sccmのH2ガスと、水素希釈された12sccmのB2H6ガスとを材料ガスとしてプラズマCVD法によってp型微結晶膜81をi型非晶質膜41/n型単結晶シリコン光電変換部51上に堆積する。この場合、反応室CB2内の圧力は、13.3Pa~665Paの範囲であり、RFパワーは、16~80mW/cm2の範囲である。そして、p型微結晶膜81の膜厚が10nmになると、RFパワーの平行平板電極への印加およびSiH4ガス、H2ガスおよびB2H6ガスの反応室CB2への供給を停止する。引き続いて、プラズマCVD法によって上述した条件を用いてn型非晶質膜21をp型微結晶膜81/i型非晶質膜41/n型単結晶シリコン光電変換部51上に堆積する。その後、透明導電膜11および集電電極9を上述した方法によって、n型非晶質膜21上に順次積層する。そして、絶縁層61および裏面電極62を上述した方法によってn型単結晶シリコン光電変換部51の他方の表面に順次積層する。これによって、光電変換素子10Cが完成する。光電変換素子10Cにおいては、n型非晶質膜21n型a-Siは、プラズマCVD法によってp型微結晶膜81p型μc-Siに接してp型微結晶膜81p型μc-Si上に堆積される。その結果、n型非晶質膜21n型a-Si中のP原子と、p型微結晶膜81p型μc-Si中のB原子とが相互に拡散する。従って、n型非晶質膜21/p型微結晶膜81には、再結合準位が存在する。また、p型微結晶膜81は、上述したp型非晶質膜31よりも大きい1.97eVの光学バンドギャップおよびp型非晶質膜31=p型a-Siよりも小さい活性化エネルギーを有する。その結果、光電変換素子10Cのエネルギーバンド図は、p型微結晶膜81の伝導帯の端が図3に示すエネルギーバンド図におけるp型非晶質膜31=p型a-Siの伝導帯の端よりも上側に位置するエネルギーバンド図になる。そうすると、光励起された電子および正孔は、n型非晶質膜21/p型微結晶膜81界面における再結合準位を介して効率的に再結合し、p型微結晶膜81/i型非晶質膜41/n型単結晶シリコン光電変換部51からなるpin接合の内部電位は、p型半導体膜3が非晶質相からなる場合よりも大きくなり、p型半導体膜3の導電率は、p型半導体膜3が非晶質相からなる場合よりも高くなる。その結果、開放電圧Vocおよび曲線因子FFの向上によって光電変換素子10Cの変換効率を光電変換素子10Aの変換効率よりも向上できる。特に、曲線因子FFの向上は、p型微結晶膜81の高い導電率による直列抵抗の低下と、n型非晶質膜21/p型微結晶膜81界面における電子および正孔の再結合の促進との相乗効果によるものである。p型微結晶膜81は、p型μc-Si以外に、表1に示すようにp型μc-SiC,p型μc-SiGe,p型μc-Geのいずれかからなっていてもよい。そして、p型μc-SiCは、SiH4ガス、CH4ガス、B2H6ガスおよびH2ガスを材料ガスとして、上述したプラズマCVD法によって形成される。p型μc-SiGeは、SiH4ガス、GeH4ガス、B2H6ガスおよびH2ガスを材料ガスとして、上述したプラズマCVD法によって形成される。p型μc-Geは、GeH4ガス、B2H6ガスおよびH2ガスを材料ガスとして、上述したプラズマCVD法によって形成される。この場合、SiH4ガスとCH4ガスとB2H6ガスとの合計流量とH2ガスの流量との比[SiH4CH4B2H6]/[H2]は、1/10以下に設定される。また、p型μc-SiGe,p型μc-GeをプラズマCVD法によって形成する場合も、ガス流量比は、同様に設定される。上述したように、p型μc-SiC,p型μc-Si,p型μc-SiGe,p型μc-Geは、SiH4ガス等をH2ガスによって希釈した条件でプラズマCVD法によって形成されるので、プラズマ中の水素イオン等による下地層=n型非晶質膜21へのダメージによって、n型非晶質膜21の欠陥密度を増加させることができる。その結果、n型非晶質膜21/p型微結晶膜81界面における電子および正孔の再結合を促進できる。なお、実施例3においては、光電変換素子10Aから光電変換素子10Bへの変更と同じ変更を光電変換素子10Cに対して適用してもよい。この場合、光電変換部71は、p型単結晶シリコンまたはp型多結晶シリコンからなる。そして、p型単結晶シリコンまたはp型多結晶シリコンの表面は、凹凸構造テクスチャ構造になっていてもよい。光電変換素子10Cについてのその他の説明は、光電変換素子10Aについての説明と同じである。実施例4図6は、実施例4における光電変換素子の構成を示す断面図である。図6を参照して、光電変換素子10Dは、図2に示す光電変換素子10Aのn型非晶質膜21をn型微結晶膜91に代えたものであり、その他は、光電変換素子10Aと同じである。このように、光電変換素子10Dは、光電変換素子10のp型半導体膜3およびi型半導体膜4に非晶質膜を用い、n型半導体膜2に微結晶膜を用いて光電変換素子10を具体化したものである。n型微結晶膜91は、例えば、n型μc-Siからなり、膜厚は、例えば、5nmである。そして、n型微結晶膜91は、透明導電膜11およびp型非晶質膜31に接して透明導電膜11とp型非晶質膜31との間に配置される。このように、光電変換素子10Dは、i型非晶質膜41、p型非晶質膜31、n型微結晶膜91、透明導電膜11および集電電極9を光電変換部51n型単結晶シリコンの一方の表面に順次積層し、絶縁層61および裏面電極62を光電変換部51n型単結晶シリコンの他方の表面に順次積層した構造からなる。光電変換素子10Dの製造方法について説明する。n型微結晶膜91、p型非晶質膜31およびi型非晶質膜41を形成するときの材料ガスの流量を表4に示す。光電変換部51としてのn型単結晶シリコンからなるシリコンウェハを上述した方法によって洗浄する。そして、シリコンウェハn型単結晶シリコンをプラズマ装置内にセットし、プラズマCVD法によって上述した条件を用いてi型非晶質膜41およびp型非晶質膜31をn型単結晶シリコン光電変換部51上に順次堆積する。その後、4sccmのSiH4ガスと、250sccmのH2ガスと、水素希釈された25sccmのPH3ガスとを材料ガスとしてプラズマCVD法によってn型微結晶膜91をp型非晶質膜31/i型非晶質膜41/n型単結晶シリコン光電変換部51上に堆積する。この場合、反応室CB3内の圧力は、13.3Pa~665Paの範囲であり、RFパワーは、16~80mW/cm2の範囲である。そして、n型微結晶膜91の膜厚が5nmになると、RFパワーの平行平板電極への印加およびSiH4ガス、H2ガスおよびPH3ガスの反応室CB3への供給を停止する。引き続いて、透明導電膜11および集電電極9を上述した方法によってn型微結晶膜91上に順次積層する。そして、絶縁層61および裏面電極62を上述した方法によってn型単結晶シリコン光電変換部51の他方の表面に順次積層する。これによって、光電変換素子10Dが完成する。光電変換素子10Dは、n型微結晶膜91がp型非晶質膜31に直接接合したn/p接合を備える。そして、n型微結晶膜91n型μc-Siは、プラズマCVD法によってp型非晶質膜31p型a-Siに接してp型非晶質膜31p型a-Si上に堆積される。その結果、n型微結晶膜91n型μc-Siの堆積時に、n型微結晶膜91n型μc-Si中のP原子と、型非晶質膜31p型a-Si中のB原子とが相互に拡散する。従って、n型微結晶膜91/p型非晶質膜31界面に再結合準位が存在する。そして、n型微結晶膜91/p型非晶質膜31からなるn/p接合は、n型微結晶膜91/p型非晶質膜31界面における再結合準位に起因してp型非晶質膜31/i型非晶質膜41/n型単結晶シリコン光電変換部51からなるpin接合の内部電位の低下を抑制する。また、電子および正孔は、n型微結晶膜91/p型非晶質膜31界面において効率的に再結合する。従って、開放電圧Vocおよび曲線因子FFの向上によって光電変換素子10Dの変換効率を向上できる。n型微結晶膜91は、n型μc-Si以外に、表1に示すようにn型μc-SiC,n型μc-SiGe,n型μc-Geのいずれかからなっていてもよい。そして、n型μc-SiCは、SiH4ガス、CH4ガス、PH3ガスおよびH2ガスを材料ガスとして、上述したプラズマCVD法によって形成される。n型μc-SiGeは、SiH4ガス、GeH4ガス、PH3ガスおよびH2ガスを材料ガスとして、上述したプラズマCVD法によって形成される。n型μc-Geは、GeH4ガス、PH3ガスおよびH2ガスを材料ガスとして、上述したプラズマCVD法によって形成される。この場合、SiH4ガスとCH4ガスとPH3ガスとの合計流量とH2ガスの流量との比[SiH4CH4PH3]/[H2]は、1/10以下に設定される。また、n型μc-SiGe,n型μc-GeをプラズマCVD法によって形成する場合も、ガス流量比は、同様に設定される。なお、実施例4においては、光電変換素子10Aから光電変換素子10Bへの変更と同じ変更を光電変換素子10Dに対して適用してもよい。この場合、光電変換部71は、p型単結晶シリコンまたはp型多結晶シリコンからなる。そして、p型単結晶シリコンまたはp型多結晶シリコンの表面は、凹凸構造テクスチャ構造になっていてもよい。光電変換素子10Dについてのその他の説明は、光電変換素子10Aについての説明と同じである。実施例5図7は、実施例5における光電変換素子の構成を示す断面図である。図7を参照して、光電変換素子10Eは、図2に示す光電変換素子10Aの絶縁層61および裏面電極62をi型非晶質膜101、n型非晶質膜111、透明導電膜121および集電電極131に代えたものであり、その他は、光電変換素子10Aと同じである。このように、光電変換素子10Eは、光電変換素子10Aと同じように、光電変換素子10のn型半導体膜2、p型半導体膜3およびi型半導体膜4の全てに非晶質膜を用いて光電変換素子10を具体化したものである。i型非晶質膜101は、例えば、i型a-Siからなり、膜厚は、例えば、10nmである。そして、i型非晶質膜101は、光電変換部51n型単結晶シリコンに接する。n型非晶質膜111は、例えば、n型a-Siからなり、膜厚は、例えば、10nmである。そして、n型非晶質膜111は、i型非晶質膜101に接する。透明導電膜121は、例えば、SnO2からなる。そして、透明導電膜121は、n型非晶質膜111に接する。集電電極131は、例えば、Agからなり、透明導電膜121に接して櫛型に形成される。このように、光電変換素子10Eは、光電変換部51としてのn型単結晶シリコンの両面を非晶質膜で覆った構造からなる。光電変換素子10Eの製造方法について説明する。i型非晶質膜41、p型非晶質膜31、n型非晶質膜21、i型非晶質膜101およびn型非晶質膜111を形成するときの材料ガスの流量を表5に示す。光電変換部51としてのn型単結晶シリコンからなるシリコンウェハを上述した方法によって洗浄し、その洗浄したシリコンウェハn型単結晶シリコンをプラズマ装置にセットする。この場合、n型単結晶シリコンの表面は、凹凸構造テクスチャ構造になっていてもよい。そして、プラズマCVD法によって上述した条件を用いてi型非晶質膜41、p型非晶質膜31およびn型非晶質膜21をn型単結晶シリコン光電変換部51の一方の表面上に順次積層する。そして、n型非晶質膜21/p型非晶質膜31/i型非晶質膜41/n型単結晶シリコン光電変換部51をプラズマ装置から取り出し、n型非晶質膜21/p型非晶質膜31/i型非晶質膜41/n型単結晶シリコン光電変換部51の表裏を裏返してプラズマ装置にセットする。その後、n型単結晶シリコン光電変換部51/i型非晶質膜41/p型非晶質膜31/n型非晶質膜21が反応室CB1へ搬送されると、10sccmのSiH4ガスと100sccmのH2ガスとを反応室CB1へ供給し、反応室CB1の圧力を13.3Pa~665Paの範囲に設定し、平行平板電極に16~80mW/cm2の範囲のRFパワーを印加する。これによって、反応室CB1内でプラズマが発生し、i型非晶質膜101がn型単結晶シリコン光電変換部51の他方の表面上に堆積される。そして、i型非晶質膜101の膜厚が10nmになると、RFパワーの平行平板電極への印加を停止するとともに、SiH4ガスおよびH2ガスの反応室CB1への供給を停止する。その後、i型非晶質膜101/n型単結晶シリコン光電変換部51/i型非晶質膜41/p型非晶質膜31/n型非晶質膜21を反応室CB3へ搬送する。そして、20sccmのSiH4ガスと150sccmのH2ガスと水素希釈された50sccmのPH3ガスとを反応室CB3へ供給し、反応室CB3の圧力を13.3Pa~665Paの範囲に設定し、平行平板電極に16~80mW/cm2の範囲のRFパワーを印加する。これによって、反応室CB3内でプラズマが発生し、n型非晶質膜111がi型非晶質膜101上に堆積される。そして、n型非晶質膜111の膜厚が10nmになると、RFパワーの平行平板電極への印加を停止するとともに、SiH4ガス、H2ガスおよびPH3ガスの反応室CB3への供給を停止する。その後、n型非晶質膜111/i型非晶質膜101/n型単結晶シリコン光電変換部51/i型非晶質膜41/p型非晶質膜31/n型非晶質膜21をプラズマ装置から取り出してスパッタリング装置にセットする。そして、透明導電膜11としてのSnO2および集電電極9としてのAgを上述した方法によってn型非晶質膜21上に順次積層する。引き続いて、透明導電膜121としてのSnO2および集電電極131としてのAgを上述した方法によってn型非晶質膜111上に順次積層する。これによって、光電変換素子10Eが完成する。図8は、図7に示す光電変換素子10Eのエネルギーバンド図である。なお、図8においては、集電電極9,131が省略されている。また、図8においては、p型非晶質膜31/i型非晶質膜41/n型単結晶シリコン光電変換部51からなるpin接合の内部電位をVbi1と表記し、n型単結晶シリコン光電変換部51/i型非晶質膜101/n型非晶質膜111からなる接合の内部電位をVbi2と表記する。図8を参照して、n型非晶質膜21、p型非晶質膜31、i型非晶質膜41およびn型単結晶シリコン光電変換部51の部分のエネルギーバンド図については、図3において説明したとおりである。i型非晶質膜101としてのi型a-Siは、1.74eVの光学バンドギャップおよび0.73eVの活性化エネルギーを有するので、n型単結晶シリコン光電変換部51/i型非晶質膜101界面は、ヘテロ接合になる。そして、n型単結晶シリコン光電変換部51/i型非晶質膜101界面においては、バンドの不連続が存在する。また、n型非晶質膜111としてのn型a-Siは、1.80eVの光学バンドギャップおよび0.20eVの活性化エネルギーを有するので、i型非晶質膜101/n型非晶質膜111界面も、ヘテロ接合になる。そして、n型単結晶シリコン光電変換部51/i型非晶質膜101/n型非晶質膜111からなる接合には、内部電位Vbi2が発生する。更に、i型非晶質膜101をn型非晶質膜111とn型単結晶シリコン光電変換部51との間に挿入することによって、n型非晶質膜111/i型非晶質膜101界面およびi型非晶質膜101/n型単結晶シリコン光電変換部51界面におけるキャリア電子および正孔の再結合が低減される。そうすると、n型単結晶シリコン光電変換部51において光励起された電子は、キャリア拡散によってi型非晶質膜101側へ移動し、内部電界Vbi2によって透明導電膜121へ効率的に到達する。また、n型単結晶シリコン光電変換部51において光励起された正孔は、キャリア拡散によってi型非晶質膜41側へ移動し、内部電位Vbi1によってp型非晶質膜31へ効率的に到達する。そして、電子は、集電電極131、外部のリード線図示せず、集電電極9および透明導電膜11を介してn型非晶質膜21へ到達する。そうすると、n型非晶質膜21/p型非晶質膜31界面において、電子は、再結合準位を介して正孔と効率的に再結合する。また、上述したようにn型非晶質膜21およびp型非晶質膜31からなるn/p接合は、内部電位Vbi1の低下を抑制する。従って、開放電圧Vocおよび曲線因子FFの向上によって光電変換素子10Eの変換効率を向上できる。また、光電変換素子10Eは、i型非晶質膜41、p型非晶質膜31、n型非晶質膜21、透明導電膜11および集電電極9をn型単結晶シリコン光電変換部51の一方の表面上に順次積層し、i型非晶質膜101、n型非晶質膜111、透明導電膜121および集電電極131をn型単結晶シリコン光電変換部51の他方の表面上に順次積層した構造からなる。そして、i型非晶質膜41、p型非晶質膜31、n型非晶質膜21、透明導電膜11、集電電極9、i型非晶質膜101、n型非晶質膜111、透明導電膜121および集電電極131は、200°C以下の温度で形成される。従って、熱ダメージによるn型単結晶シリコン光電変換部51の品質劣化を防止できる。更に、光電変換素子10Eは、n型非晶質膜21を除いて、n型単結晶シリコン光電変換部51を中心として対称な構造からなる。従って、n型単結晶シリコン光電変換部51に印加される熱歪も対称になり、熱歪による光電変換素子10Eの反りを防止できる。i型非晶質膜101は、i型a-Si以外に、i型a-SiC,i型a-SiGeのいずれかからなっていてもよい。ここで、i型a-Geが除外されている理由は、上述した理由と同じである。また、n型非晶質膜111は、n型a-Si以外に、n型a-SiC,n型a-SiGe,n型a-Geのいずれかからなっていてもよい。これらのi型a-SiC,i型a-SiGe,n型a-SiC,n型a-SiGe,n型a-Geは、上述したようにプラズマCVD法によって形成される。なお、実施例5においては、光電変換素子10Eの光電変換部51は、p型単結晶シリコン、n型多結晶シリコンおよびp型多結晶シリコンのいずれかからなっていてもよい。この場合、p型単結晶シリコン、n型多結晶シリコンおよびp型多結晶シリコンは、その表面が凹凸構造テクスチャ構造になっていてもよい。そして、光電変換部51がn型多結晶シリコンまたはp型多結晶シリコンからなる場合、好ましくは、n型多結晶シリコンまたはp型多結晶シリコンの一方の表面をプラズマ処理した後に、i型非晶質膜41、p型非晶質膜31、n型非晶質膜21、透明導電膜11および集電電極9をプラズマCVD法によってn型多結晶シリコンまたはp型多結晶シリコンの一方の表面上に順次積層し、その後、n型多結晶シリコンまたはp型多結晶シリコンの他方の表面をプラズマ処理した後に、i型非晶質膜101、n型非晶質膜111、透明導電膜121および集電電極131をn型多結晶シリコンまたはp型多結晶シリコンの他方の表面上に順次積層する。これによって、n型多結晶シリコンまたはp型多結晶シリコンの粒界をH原子によってパッシベートでき、n型多結晶シリコンまたはp型多結晶シリコンの粒界におけるキャリア電子および正孔の再結合を低減できる。また、光電変換素子10Aから光電変換素子10C,10Dのいずれかへの変更と同じ変更を光電変換素子10Eに対して適用してもよい。更に、光電変換素子10Eにおいては、n型非晶質膜111に代えてn型微結晶膜を適用してもよい。この場合、n型微結晶膜は、n型μc-SiC,n型μc-Si,n型μc-SiGe,n型μc-Geからなる。そして、n型μc-SiC,n型μc-Si,n型μc-SiGe,n型μc-Geは、200°C以下の温度においてプラズマCVD法によってi型非晶質膜101上に堆積される。従って、熱ダメージによって光電変換部51単結晶シリコンまたは多結晶シリコンの品質が劣化するのを防止できる。また、熱歪による光電変換素子10Eの反りを防止できる。上記においては、n型非晶質膜21のP濃度は、5×1020cm-3~7×1020cm-3であると説明したが、この発明の実施の形態においては、これに限らず、n型非晶質膜21のP濃度は、5×1020cm-3~7×1020cm-3よりも低くてもよい。n型非晶質膜21のP濃度が5×1020cm-3~7×1020cm-3よりも低くても、n型非晶質膜21とp型非晶質膜31またはp型微結晶膜81との界面に再結合準位が存在し、電子および正孔の再結合が促進され、内部電位Vbiの低下が抑制されるからである。光電変換素子10Eについてのその他の説明は、光電変換素子10Aの説明と同じである。[p型半導体膜3の改良]p型半導体膜3は、非晶質相からなる層Aと、微結晶相からなる層Bとからなっていてもよい。層Aは、例えば、p型a-Siからなり、層Bは、例えば、p型μc-Siからなる。そして、層Aは、n型半導体膜2側に配置され、層Bは、i型半導体膜4側に配置される。このように、p型半導体膜3を2つの層A,Bによって構成することによって、n型半導体膜2/p型半導体膜3からなる接合が整流特性を殆ど示さなくなり、かつ、層B=p型μc-Si/i型半導体膜4/光電変換部5n型単結晶シリコン、p型単結晶シリコン、n型多結晶シリコンおよびp型多結晶シリコンのいずれかからなる接合が形成される。その結果、n型半導体膜2と層A=p型a-Siとの界面における電子および正孔の再結合が促進されるとともに、上記接合の内部電位が向上する。従って、開放電圧Vocおよび曲線因子FFの向上によって光電変換素子10の変換効率を向上できる。また、層Aの膜厚と層Bの膜厚との合計は、p型半導体膜3が単層からなる場合の膜厚と同じであっても、異なっていてもよい。更に、層Aの膜厚は、層Bの膜厚と同じであってもよく、層Bの膜厚と異なっていてもよい。層Aの膜厚と層Bの膜厚との合計がp型半導体膜31の膜厚よりも厚くても、層Bに用いられる微結晶膜の光吸収係数は、層Aに用いられる非晶質膜の光吸収係数よりも小さいので、光電変換部5へ入射する太陽光の強度をp型半導体膜3が非晶質膜からなる場合の強度と同じに保持できる。その結果、層Bの膜厚を層Aの膜厚よりも厚く設定すれば、p型半導体膜3/i型半導体膜4/光電変換部5からなる接合の内部電位を更に強くしてn型半導体膜2と層A=p型a-Siとの界面における電子および正孔の再結合を促進できる。また、層Aの膜厚と層Bの膜厚との合計がp型半導体膜3の膜厚と同じである場合、2つの層A,Bの透過光量は、p型半導体膜3が非晶質膜からなる場合よりも多くなるので、短絡電流密度Jscを大きくできる。このように、層Aの膜厚と層Bの膜厚との合計がp型半導体膜3の膜厚と同じである場合、電子と正孔との再結合を促進し、p型半導体膜3/i型半導体膜4/光電変換部5からなる接合の内部電位の低下を抑制したまま、短絡電流密度Jscを大きくできる。なお、層A,Bの組み合わせは、p型a-Si/p型μc-Siに拘わらず、p型a-SiC,p型a-Si,p型a-SiGe,p型a-Geのいずれか/p型μc-SiC,p型μc-Si,p型μc-SiGe,p型μc-Geのいずれかであればよい。今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。"