"電流入力部から入力される電流のうちの電流出力部から負荷に出力される出力電流を検出するための電流検出回路であって、ソース端子が前記電流入力部に接続されたPチャンネル型トランジスタ素子と、前記Pチャンネル型トランジスタ素子のドレイン端子に一端が接続された第1電流検出抵抗と、一端が前記第1電流検出抵抗の他端に接続されることによって当該第1電流検出抵抗と直列接続されると共に他端が前記電流出力部に接続された第2電流検出抵抗と、前記Pチャンネル型トランジスタ素子のゲート端子を接地する接地抵抗と、入力端子に入力される制御信号によって発光非発光が制御される発光素子、および当該発光素子と光電結合すると共に共通端子を基準として互いに逆極性で直列接続され、一対の出力端子のうちの対応する出力端子と前記共通端子との間を前記発光素子の発光非発光に同期して短絡開放させる一対のMOSトランジスタ素子を有し、前記一対の出力端子のうちの一方の出力端子が前記電流入力部に接続され、かつ他方の出力端子が前記第2電流検出抵抗の一端に接続され、かつ共通端子が前記ゲート端子に接続されたフォトMOSリレーとを備え、前記第1電流検出抵抗および前記第2電流検出抵抗の直列回路の両端が前記出力電流を検出するための検出点として規定されている電流検出回路。前記Pチャンネル型トランジスタ素子は、Pチャンネル型のMOS電界効果トランジスタで構成されている請求項1記載の電流検出回路。請求項1または2記載の電流検出回路と、前記一対の検出点に接続されて当該一対の検出点の電圧値を測定すると共に当該測定した電圧値と前記第1電流検出抵抗および前記第2電流検出抵抗の各抵抗値とに基づいて前記出力電流の電流値を測定する電流測定回路とを備えている電流測定装置。ところが、上記の各電流検出回路には、以下のような解決すべき課題が存在している。すなわち、この電流検出回路では、各検出点51,54,55から配線を3本引き出して、そのうちの1本の配線は電流測定回路53に直接接続し、他の2本の配線についてはアナログスイッチS1,S2を介在させて電流測定回路53に接続し、電流測定レンジの切り換えに連動してアナログスイッチS1,S2をオンオフさせることで、この他の2本の配線を電流測定回路53に選択的に接続している。しかしながら、電流検出抵抗としての抵抗R1,R2の端部に規定された検出点51,54,55と電流測定回路53とを3本の配線で接続して、このうちの2本を選択的に電流測定回路53に接続する上記の各電流検出回路の構成では、上記したように電流測定回路53に接続される2本の配線にアナログスイッチS1,S2を介在させる必要がある。このため、これらの配線の引き回しが複雑になったり、またこれらの配線が長くなったりすることに起因して、電流測定回路53で測定される電流値が外来ノイズの影響を受けやすくなる。すなわち、これらの電流検出回路には、電流の検出精度が低下するおそれがあるという解決すべき課題が存在している。本発明は、かかる課題を解決すべくなされたものであり、電流の検出精度の低下を回避し得る電流検出回路、およびこの電流検出回路を備えた電流測定装置を提供することを主目的とする。上記目的を達成すべく請求項1記載の電流検出回路は、電流入力部から入力される電流のうちの電流出力部から負荷に出力される出力電流を検出するための電流検出回路であって、ソース端子が前記電流入力部に接続されたPチャンネル型トランジスタ素子と、前記Pチャンネル型トランジスタ素子のドレイン端子に一端が接続された第1電流検出抵抗と、一端が前記第1電流検出抵抗の他端に接続されることによって当該第1電流検出抵抗と直列接続されると共に他端が前記電流出力部に接続された第2電流検出抵抗と、前記Pチャンネル型トランジスタ素子のゲート端子を接地する接地抵抗と、入力端子に入力される制御信号によって発光非発光が制御される発光素子、および当該発光素子と光電結合すると共に共通端子を基準として互いに逆極性で直列接続され、一対の出力端子のうちの対応する出力端子と前記共通端子との間を前記発光素子の発光非発光に同期して短絡開放させる一対のMOSトランジスタ素子を有し、前記一対の出力端子のうちの一方の出力端子が前記電流入力部に接続され、かつ他方の出力端子が前記第2電流検出抵抗の一端に接続され、かつ共通端子が前記ゲート端子に接続されたフォトMOSリレーとを備え、前記第1電流検出抵抗および前記第2電流検出抵抗の直列回路の両端が前記出力電流を検出するための検出点として規定されている。また、請求項2記載の電流検出回路は、請求項1記載の電流検出回路において、前記Pチャンネル型トランジスタ素子は、Pチャンネル型のMOS電界効果トランジスタで構成されている。請求項3記載の電流測定装置は、請求項1または2記載の電流検出回路と、前記一対の検出点に接続されて当該一対の検出点の電圧値を測定すると共に当該測定した電圧値と前記第1電流検出抵抗および前記第2電流検出抵抗の各抵抗値とに基づいて前記出力電流の電流値を測定する電流測定回路とを備えている。請求項1記載の電流検出回路およびこの電流検出回路を備えた請求項3記載の電流測定装置によれば、第1電流検出抵抗および第2電流検出抵抗の直列回路の両端に規定された各検出点と電流測定回路との間を2本の配線で接続したままの状態で、第1電流検出抵抗および第2電流検出抵抗を使用する構成と、第2電流検出抵抗のみを使用する構成とを切り換えることが可能であるため、各検出点と電流測定回路とを接続する配線へのスイッチの配設を回避でき、これによってこれらの配線の引き回しが複雑になったり、これらの配線が長くなったりといった事態を回避することができる。したがって、この電流検出回路によれば、2本の電流検出抵抗、2本の配線および電流測定回路で構成される電圧検出ループを小さくすることができるため、外来ノイズの影響を低減することができる結果、出力電流の検出精度の低下を回避することができる。また、この電流測定装置によれば、このようにして電流検出回路で検出された2つの検出点間の電圧に基づいて、電流測定回路が出力電流を測定することにより、出力電流の測定精度の低下を回避することができる。また、この電流検出回路およびこの電流測定装置によれば、一対のMOSトランジスタ素子、一対の出力端子および共通端子を備えたフォトMOSリレーをリレーとして使用してPチャンネル型トランジスタ素子に対する短絡開放制御を行う構成としたことにより、1つの制御信号でPチャンネル型トランジスタ素子を確実に短絡開放させて、2本の電流検出抵抗を使用する構成と、1本の電流検出抵抗のみを使用する構成とを切り換えることができる。また、請求項2記載の電流検出回路およびこの電流検出回路を備えた請求項3記載の電流測定装置によれば、Pチャンネル型トランジスタ素子としてPチャンネル型のMOS電界効果トランジスタを使用したことにより、オン抵抗の小さいMOS電界効果トランジスタを選定することでPチャンネル型トランジスタ素子での電圧降下を小さくすることができる。したがって、この電流検出回路およびこの電流測定装置によれば、電流入力部および電流出力部間の電位差の少ない状態においても、出力電流を精度良く測定することができる。以下、電流検出回路の実施の形態について、添付図面を参照して説明する。一例として、電流検出回路を有する電流測定装置について説明する。最初に、電流測定装置1の構成について、図面を参照して説明する。電流測定装置1は、図1に示すように、電流検出回路2と電流測定回路3とを少なくとも備えている。電流検出回路2は、電流入力部11、電流出力部12、Pチャンネル型トランジスタ素子21、抵抗14,15、接地抵抗22、およびリレー23を備えている。この場合、電流入力部11には電流源図示せずが接続され、電流出力部12には負荷図示せずが接続されて、電流検出回路2は、電流入力部11から入力される電流I1のうちの電流出力部12から負荷に出力される出力電流I2を検出する。Pチャンネル型トランジスタ素子21以下、単にトランジスタ素子21ともいうは、一例として、Pチャンネル型のMOS電界効果型トランジスタで構成されて、ソース端子が電流入力部11に接続されている。抵抗14は、一端がトランジスタ素子21のドレイン端子に接続されている。抵抗15は、一端が抵抗14の他端に接続されることによって抵抗14と直列接続されると共に、他端が電流出力部12に接続されている。この場合、トランジスタ素子21のドレイン端子抵抗14,15の直列回路の一端および電流出力部12抵抗14,15の直列回路の他端は、それぞれ検出点Pv1,Pv2として規定されている。なお、トランジスタ素子21として、Pチャンネル型のMOS電界効果型トランジスタに代えて、Pチャンネル型の接合形電界効果型トランジスタを使用することもできるし、PNP型のバイポーラトランジスタを使用することもできる。接地抵抗22は、トランジスタ素子21のゲート端子とグランドとの間に接続されている。また、接地抵抗22は、リレー23の後述する出力端子23b,23cが開放状態となっているときに、トランジスタ素子21のゲート端子にグランド電位を付与する。この場合、MOS電界効果型トランジスタのゲート漏れ電流は極めて小さい値例えば、数μA以下であるが、接地抵抗22の抵抗値は、ゲート漏れ電流のみが接地抵抗22に流れたときのゲート端子の電圧接地抵抗22での電圧降下で規定される電圧がトランジスタ素子21のソース端子の電圧つまり、電流入力部11の電圧に対してゲートソース間遮断電圧以上低くなるように規定されている。例えば、トランジスタ素子21は、そのゲート漏れ電流が0.5μAであり、そのゲートソース間遮断電圧が0.8Vから2.8Vの範囲であるとする。また、電流入力部11の電圧についての最小値が3Vであるとする。この場合、接地抵抗22によってトランジスタ素子21をオン状態に移行させるためには、ゲート端子の電圧を0.2V=3-2.8以下に規定する必要がある。この条件を満たす接地抵抗22の抵抗値の範囲は400kΩ=0.2V/0.5μA以下となる。また、接地抵抗22には、リレー23の出力端子23b,23cが短絡状態のときに電流I1の一部が流れるが、この一部の電流は少なくするのが好ましい。このため、この範囲内でできるだけ大きな値、本例では300kΩを接地抵抗22の抵抗値に規定する。このように接地抵抗22の抵抗値を規定することにより、リレー23の出力端子23b,23cが開放状態のときに、接地抵抗22の存在により、トランジスタ素子21は確実にオン状態に移行する。リレー23は、入力端子23aに入力される制御信号Scにより、一対の出力端子23b,23cのそれぞれと、共通端子23dとの間を短絡開放させる。また、リレー23は、一対の出力端子23b,23cのうちの一方の出力端子23bが電流入力部11に接続され、他方の出力端子23cが抵抗15の一端抵抗14との接続点に接続されている。また、リレー23は、その共通端子23dがトランジスタ素子21のゲート端子に接続されている。具体的には、リレー23は、フォトMOSリレーであって、入力端子23aに入力される制御信号この例では駆動電流Scによって発光素子D1に対する発光非発光が制御され、この発光素子D1と光電結合した一対のMOSトランジスタ素子Tra,Trb共通端子23dを基準として互いに逆極性で直列接続されたNチャンネル型のMOSトランジスタ素子Tra,Trb。以下、トランジスタ素子Tra,Trbともいい、特に区別しないときにはトランジスタ素子Trともいうが発光素子D1の発光非発光に連動してオンオフ状態に移行して、トランジスタ素子Traが出力端子23bと共通端子23dとの間を短絡開放し、トランジスタ素子Trbが出力端子23cと共通端子23dとの間を短絡開放する。また、トランジスタ素子Traによる出力端子23bと共通端子23dとの間の短絡開放と、トランジスタ素子Trbによる出力端子23cと共通端子23dとの間の短絡開放とが連動して行われるため、一対の出力端子23b,23c間も発光素子D1の発光非発光に連動して短絡開放される。なお、ダイオードD2a,D2bはそれぞれ、トランジスタ素子Tra,Trbの寄生ダイオードである。電流測定回路3は、2点間の電圧直流電圧を測定する電圧測定部を備え、電圧測定部によって測定された電圧と、各抵抗14,15の既知の抵抗値とに基づいて、電流検出回路2の電流出力部12から負荷に出力される出力電流I2の電流値を測定算出する。次に、電流測定装置1の動作について、電流検出回路2の動作と併せて図1を参照して説明する。まず、低電流測定レンジ例えば、1μA~100μAの範囲の出力電流I2を測定する測定レンジでの動作について説明する。この場合、リレー23には制御信号Scが供給されない。これにより、リレー23では、発光素子D1が非発光状態にあり、これに伴い、各トランジスタ素子Trはオフ状態に移行している。したがって、リレー23では、各トランジスタ素子Trが、出力端子23bと共通端子23dとの間、および出力端子23cと共通端子23dとの間を開放状態に移行させている。この状態において、電流測定装置1では、Pチャンネル型のMOS電界効果型トランジスタで構成されたトランジスタ素子21のゲート端子が接地抵抗22を介してグランドに接続されているため、上記したように、このゲート端子の電圧は、ソース端子を基準としたときに、ゲートソース間遮断電圧を超えて低くなる。このため、トランジスタ素子21は、オン状態に移行する。また、トランジスタ素子21のゲート端子には上記した程度のゲート漏れ電流が流れるが、トランジスタ素子21に対して下流側電流出力部12側に各抵抗14,15の直列回路が配設されているため、このゲート漏れ電流が出力電流I2に影響を与えることはない。これにより、電流入力部11から入力した電流I1のうちの出力電流I2はすべて、抵抗14および抵抗15を経由して、電流出力部12から出力される。このため、一対の検出点Pv1,Pv2間には、抵抗14および抵抗15の直列回路に出力電流I2が流れることによって発生する電圧降下により、検出点Pv2を基準として検出点Pv1が正電圧となる電圧V1が発生する。電流測定回路3は、この電圧V1を測定し、この電圧V1と、この電圧V1が発生している抵抗14および抵抗15の直列回路についての直列合成抵抗値R1R2とに基づいて、具体的には、電圧V1を抵抗値R1R2で除算することにより、出力電流I2の電流値を算出する。次いで、高電流測定レンジ例えば、100μA~100mAの範囲の出力電流I2を測定する測定レンジでの動作について説明する。この場合、リレー23には制御信号Scが供給される。これにより、リレー23では、発光素子D1が発光状態にあり、これに伴い、各トランジスタ素子Trはオン状態に移行している。したがって、リレー23では、各トランジスタ素子Trが、出力端子23bと共通端子23dとの間、および出力端子23cと共通端子23dとの間を短絡状態に移行させている。リレー23の短絡状態での出力端子23bと共通端子23dとの間の抵抗値この例では、トランジスタ素子Traのオン抵抗は、使用するフォトMOSリレーを選別することにより、数Ω以下好ましくは、数十mΩ~数百mΩ程度に抑えることが可能である。このため、一例として、この抵抗値が500mΩのリレー23を使用したときには、出力端子23bと共通端子23dとの間に流れる電流I1が1.6Aになるまで、共通端子23dを基準としたときの出力端子23bの電圧は、トランジスタ素子21のゲートソース間遮断電圧の最小値0.8V未満に維持される。つまり、トランジスタ素子21はオフ状態に維持される。また、共通端子23dは接地抵抗22を介してグランドに接地されているため、電流I1の一部が接地抵抗22を介してグランドに流れるが、接地抵抗22は極めて大きな抵抗値本例では300kΩに規定されているため、その電流値は10μA程度=3V/300kΩに抑制されている。また、トランジスタ素子21およびリレー23に対して下流側電流出力部12側に抵抗15が配設されているため、このゲート漏れ電流が抵抗15を流れる出力電流I2に影響を与えることはない。これにより、電流入力部11から入力される電流I1の電流値が1.6A未満の状態において、電流入力部11から入力した電流I1の多くは、リレー23の出力端子23b、他の出力端子23cおよび抵抗15を経由して、電流出力部12から出力電流I2として出力される。このため、一対の検出点Pv1,Pv2間には、抵抗15に出力電流I2が流れることによって発生する電圧降下により、検出点Pv2を基準として検出点Pv1が正電圧となる電圧V1が発生する。電流測定回路3は、この電圧V1を測定し、この電圧V1と、この電圧V1が発生している抵抗15の抵抗値R2とに基づいて、具体的には、電圧V1を抵抗値R2で除算することにより、出力電流I2の電流値を算出する。この高電流測定レンジでは、抵抗値R2での電圧降下に基づいて出力電流I2の電流値を算出するため、電流値の大きな出力電流I2を正確に測定可能となっている。このように、この電流検出回路2およびこの電流検出回路2を備えた電流測定装置1では、電流検出抵抗としての抵抗14,15に規定された検出点Pv1,Pv2と電流測定回路3との間を2本の配線で接続したままの状態で、2本の抵抗14,15を電流検出抵抗として使用する構成と、1本の抵抗15のみを電流検出抵抗として使用する構成とを切り換えることが可能となっている。このため、この電流検出回路2およびこの電流測定装置1によれば、検出点Pv1,Pv2と電流測定回路3とを接続する配線へのスイッチアナログスイッチなどの配設を回避でき、これによってこれらの配線の引き回しが複雑になったり、これらの配線が長くなったりといった事態を回避することができる。したがって、この電流検出回路2によれば、抵抗14,15、上記の2本の配線、および電流測定回路3で構成される電圧検出ループを小さくすることができるため、外来ノイズの影響を低減することができる結果、出力電流I2の検出精度の低下を回避することができる。また、この電流測定装置1によれば、このようにして電流検出回路2で検出された2つの検出点Pv1,Pv2間の電圧V1に基づいて、電流測定回路3が出力電流I2を測定することにより、出力電流I2の測定精度の低下を確実に回避することができる。また、この電流検出回路2およびこの電流測定装置1によれば、一対のトランジスタ素子Tra,Trbを有し、かつ一対の出力端子23b,23cおよび共通端子23dを備えたフォトMOSリレーをリレー23として使用してトランジスタ素子21に対する短絡開放制御を行う構成としたことにより、1つの制御信号Scでトランジスタ素子21を確実に短絡開放させて、2本の抵抗14,15を電流検出抵抗として使用する構成と、1本の抵抗15のみを電流検出抵抗として使用する構成とを切り換えることができる。また、フォトMOSリレーを使用したことにより、メカニカルリレーを使用した場合と比較して、切り換え時におけるチャッタリングの発生や、スパークの発生を確実に防止することができるため、電流検出回路2での出力電流I2の検出精度、ひいては電流測定装置1での出力電流I2の測定精度を十分に向上させることができる。また、フォトMOSリレーはメカニカルリレーよりも耐久性に優れているため、電流検出回路2および電流測定装置1の耐久性についても十分に高めることができる。また、この電流検出回路2およびこの電流測定装置1によれば、トランジスタ素子21としてMOS電界効果トランジスタを使用したことにより、オン抵抗の小さいMOS電界効果トランジスタを選定することでトランジスタ素子21での電圧降下を小さくすることができる。したがって、この電流検出回路2およびこの電流測定装置1によれば、電流入力部11および電流出力部12間の電位差の少ない状態においても、出力電流I2を精度良く測定することができる。"