"バスマスタと複数のバススレーブとを接続するバス接続回路であって、前記バスマスタが前記複数のバススレーブのうちの第1バススレーブのミラー領域へアクセスすることを検出して、検出信号を出力するミラー領域アクセス検出回路と、前記検出結果に基づいて、当該検出結果に対応して予め設定されている処理を、前記アクセスの対象としての領域又はデータに対して実行する処理回路とを具備するバス接続回路。請求項1に記載のバス接続回路において、前記ミラー領域アクセス検出回路は、前記第1バススレーブとしての転送元バススレーブのミラー領域へのアクセスを検出して、前記検出信号を出力し、前記処理回路は、前記検出結果に基づいて、当該検出結果に対応して予め設定されている処理として、前記アクセスに基づく前記転送元バススレーブからのリードデータを、前記バスマスタを介さずに、前記複数のバススレーブのうちの転送先バススレーブに転送するバス接続回路。請求項2に記載のバス接続回路において、前記処理回路は、前記検出信号に応答して、前記リードデータを、前記バスマスタを介さずに、前記バスマスタからのライトデータ出力線へ出力する第1のセレクタと、前記検出信号に応答して、前記転送先バススレーブに、前記ライトデータ出力線の前記リードデータと予め設定されたアドレスと転送イネーブル信号を入力する第2のセレクタとを備え、前記転送先バススレーブにおいて前記予め設定されたアドレスに前記リードデータが格納されるバス接続回路。請求項2又は3に記載のバス接続回路において、前記バスマスタは、前記転送元バススレーブから前記転送先バススレーブへの直接転送の際に、前記転送元バススレーブの前記ミラー領域へのアクセス及びライト要求を設定し、前記処理回路は、前記バスマスタからの前記転送元バススレーブの前記ミラー領域へのアクセスを検出した場合、前記ライト要求をリード要求に変換するWriteRead変換回路を更に備えるバス接続回路。請求項1に記載のバス接続回路において、前記ミラー領域アクセス検出回路は、前記第1バススレーブとしての転送先バススレーブのミラー領域へのアクセスを検出して、前記検出信号を出力し、前記処理回路は、前記検出結果に基づいて、当該検出結果に対応して予め設定されている処理として、前記複数のバススレーブのうちの転送元バススレーブの所定の領域にアクセスし、当該アクセスに基づくリードデータを、前記バスマスタを介さずに、前記転送先バススレーブに転送するバス接続回路。請求項5に記載のバス接続回路において、前記処理回路は、前記検出信号に応答して、前記転送元バススレーブの前記所定の領域にアクセスして、前記転送元バススレーブに前記リードデータを出力させる第2のセレクタと、前記リードデータを、前記バスマスタを介さずに、前記バスマスタからのライトデータ出力線へ出力する第1のセレクタと、を備え、前記転送先バススレーブにおいて前記ミラー領域へ前記リードデータが格納されるバス接続回路。バスマスタと、複数のバススレーブと、前記バスマスタと前記複数のバススレーブとを接続する、請求項1乃至6のいずれか一項に記載のバス接続回路とを具備する半導体装置。バスマスタと複数のバススレーブとを接続するバス接続回路の動作方法であって、前記バスマスタが前記複数のバススレーブのうちの第1バススレーブのミラー領域へアクセスすることを検出して、検出信号を出力するステップと、前記検出結果に基づいて、当該検出結果に対応して予め設定されている処理を、前記アクセスの対象としての領域又はデータに対して実行するステップとを具備するバス接続回路の動作方法。請求項8に記載のバス接続回路の動作方法において、前記検出信号を出力するステップは、前記第1バススレーブとしての転送元バススレーブのミラー領域へのアクセスを検出して、前記検出信号を出力するステップを備え、前記処理を実行するステップは、前記検出結果に基づいて、当該検出結果に対応して予め設定されている処理として、前記アクセスに基づく前記転送元バススレーブからのリードデータを、前記バスマスタを介さずに、前記複数のバススレーブのうちの転送先バススレーブに転送するバス接続回路の動作方法。請求項9に記載のバス接続回路の動作方法において、前記処理を実行するステップは、前記検出信号に応答して、前記リードデータを、前記バスマスタを介さずに、前記バスマスタからのライトデータ出力線へ出力するステップと、前記検出信号に応答して、前記転送先バススレーブに、前記ライトデータ出力線の前記リードデータと予め設定されたアドレスと転送イネーブル信号を入力するステップと、前記転送先バススレーブにおいて前記予め設定されたアドレスに前記リードデータを格納するステップとを備えるバス接続回路の動作方法。請求項9又は10に記載のバス接続回路の動作方法において、前記バスマスタが前記転送元バススレーブから前記転送先バススレーブへの直接転送の際に、前記転送元バススレーブの前記ミラー領域へのアクセス及びライト要求を設定するステップを更に具備し、前記処理を実行するステップは、前記バスマスタからの前記転送元バススレーブの前記ミラー領域へのアクセスを検出した場合、前記ライト要求をリード要求に変換するステップを更に備えるバス接続回路の動作方法。請求項8に記載のバス接続回路の動作方法において、前記検出信号を出力するステップは、前記第1バススレーブとしての転送先バススレーブのミラー領域へのアクセスを検出して、前記検出信号を出力するステップを備え、前記処理を実行するステップは、前記検出結果に基づいて、当該検出結果に対応して予め設定されている処理として、前記複数のバススレーブのうちの転送元バススレーブの所定の領域にアクセスし、当該アクセスに基づくリードデータを、前記バスマスタを介さずに、前記転送先バススレーブに転送するステップを備えるバス接続回路の動作方法。請求項12に記載のバス接続回路の動作方法において、前記処理を実行するステップは、前記検出信号に応答して、前記転送元バススレーブの前記所定の領域にアクセスして、前記転送元バススレーブに前記リードデータを出力させるステップと、前記リードデータを、前記バスマスタを介さずに、前記バスマスタからのライトデータ出力線へ出力するステップと、前記転送先バススレーブにおいて前記ミラー領域へ前記リードデータを格納するステップとを備えるバス接続回路の動作方法。特許文献1に記載の技術では、外部ROMから外部DRAMへの直接転送をする場合1サイクル転送の場合と直接転送をしない場合例示:2サイクル転送の場合とが混在するためバス転送性能が低下するという問題点がある。その理由は、以下のとおりである。外部ROMから外部DRAMへの直接転送を実行するためには、例えば、CPU110は外部ROMデバイス200に書き込まれている命令コードの最初のアドレス0xF001_0000番地を転送元アドレス、外部DRAMデバイス300へ書き込むための最初のアドレス0x0000_0000番地を転送先アドレス、複製する命令コードの総バイト数1MBを転送長としてMEMC160に設定する必要がある。そのため、外部ROMからのデータ読み出しにおいて、外部DRAMへの直接転送をする場合1サイクル転送の場合と直接転送をしない場合例示:2サイクル転送の場合とが混在すると、その直接転送をする度に、MEMCの動作を切り替えるためのMEMCの設定が必要となる。そのようなMEMCの設定はオーバーヘッドとなるため、バス転送性能が低下する。直接転送をする場合1サイクル転送の場合と直接転送をしない場合例示:2サイクル転送の場合とが混在しても、MEMC設定等の追加の動作を行うことなく、1サイクル転送する技術が望まれている。以下に、発明を実施するための形態で使用される番号符号を用いて、課題を解決するための手段を説明する。これらの番号符号は、特許請求の範囲の記載と発明を実施するための形態との対応関係を明らかにするために括弧付きで付加されたものである。ただし、それらの番号符号を、特許請求の範囲に記載されている発明の技術的範囲の解釈に用いてはならない。本発明のバス接続回路は、バスマスタ10と複数のバススレーブ12、15とを接続する。このバス接続回路は、ミラー領域アクセス検出回路13/63と、処理回路212214/216061とを具備している。ミラー領域アクセス検出回路13/63は、バスマスタ10が複数のバススレーブ12、15のうちの第1バススレーブ12/15のミラー領域へアクセスすることを検出して、検出信号35/62を出力する。処理回路212214/216061は、検出結果35/62に基づいて、当該検出結果35/62に対応して予め設定されている処理を、アクセスの対象としての領域又はデータに対して実行する。本発明の半導体装置は、バスマスタ10と、複数のバススレーブ12、15と、バス接続回路2、2a~2cとを具備している。バス接続回路2、2a~2cは、バスマスタ10と複数のバススレーブ12、15とを接続され、上記段落に記載されている。本発明のバス接続回路の動作方法は、バスマスタ10と複数のバススレーブ12、15とを接続するバス接続回路の動作方法である。バス接続回路の動作方法は、バスマスタ10が複数のバススレーブ12、15のうちの第1バススレーブ12/15のミラー領域へアクセスすることを検出して、検出信号35/62を出力するステップと、検出結果35/62に基づいて、当該検出結果35/62に対応して予め設定されている処理を、アクセスの対象としての領域又はデータに対して実行するステップとを具備している。本発明により、直接転送をする場合と直接転送をしない場合とが混在しても、MEMC設定等の追加の動作を行うことなく、1サイクル転送することが可能となる。以下、本発明のバス接続回路、半導体装置及びバス接続回路の動作方法の実施の形態に関して、添付図面を参照して説明する。第1の実施の形態本発明の第1の実施の形態に係るバス接続回路を備える半導体装置について説明する。図5は、本発明の第1の実施の形態に係るバス接続回路を備える半導体装置の構成の一例を示すブロック図である。半導体装置1は、半導体集積回路LSI:LargeScaleIntegrationに例示され、バスマスタ10と、複数のバススレーブ12、15と、バスマスタ10と複数のバススレーブ12、15とを接続するバス接続回路2とを具備している。この図の例では、バスマスタ10と、複数のバススレーブとしての転送元バススレーブ12と転送先バススレーブ15とが互いにバス接続回路2を介して接続されている。バス接続回路2は、バス回路11と直接転送ライトストローブ信号生成回路13とセレクタ14とを備えている。バスマスタ10は、例えばCPUCentralProcessingUnitやMEMCMemoryControllerである。以下では、バスマスタ10はCPUであるとして説明するCPU10。ただし、本発明はバスマスタ10がCPU10である場合に限定されるものではない。CPU10は、バススレーブに対してリードリクエストやライトリクエストを発行する。CPU10は、バス回路11へ、スレーブ選択信号40、アドレス信号31、CPUライトデータ38、転送イネーブル信号34及びライトストローブ信号41を出力し、CPUリードデータ39を受信する。バス回路11は、スレーブ選択信号40を受信した時に、アドレス信号31によって選択されたバススレーブに対してセレクト信号30、37を出力する。例えば、アドレス信号31により転送元バススレーブ12が選択されたときは、転送元セレクト信号30を出力する。アドレス信号31により転送先バススレーブ15が選択されたときは、転送元セレクト信号37を出力する。転送元セレクト信号30が出力された場合、転送元バススレーブ12からの転送元リードデータ33を読み出し、CPUリードデータ39とする。直接転送ライトストローブ信号35後述がハイレベルのときは、そのCPUリードデータ39をスレーブライトデータ32とする。直接転送ライトストローブ信号35後述がロウレベルのときは、CPUライトデータ38をスレーブライトデータ32とする。アドレス信号31と転送イネーブル信号34とライトストローブ信号41はバス回路11を通過するだけである。バス回路11は、アドレスデコーダ20とライトデータセレクタ21とリードデータセレクタ22とを備えている。アドレスデコーダ20は、スレーブ選択信号40を受信した時に、アドレス信号31によって選択されたバススレーブ12、15に対してセレクト信号30、37を出力する。リードデータセレクタ22は、バススレーブ12、15からのリードデータ33、36を読み出し、CPUリードデータ39とする例示:リードデータ33、36用配線をCPUリードデータ39用配線に接続する。ライトデータセレクタ21は、直接転送ライトストローブ信号35後述がハイレベルのときは、そのCPUリードデータ39をスレーブライトデータ32とする例示:CPUリードデータ39用配線をスレーブライトデータ32用配線に接続する。直接転送ライトストローブ信号35後述がロウレベルのときは、CPUライトデータ38をスレーブライトデータ32とする例示:CPUライトデータ38用配線をスレーブライトデータ32用配線に接続する。転送元バススレーブ12は、例えば、ROMReadOnlyMemory、RAMRandomAccessMemoryである。転送元バススレーブ12は、バス回路11から転送元セレクト信号30とアドレス信号31とスレーブライトデータ32と転送イネーブル信号34とライトストローブ信号41を受信し、転送元リードデータ33をバス回路11に出力する。直接転送ライトストローブ信号生成回路13は、転送元セレクト信号30とアドレス信号31と転送イネーブル信号34とを受信し、予め設定されたアドレス値の場合には直接転送ライトストローブ信号35をハイレベルにして出力する。直接転送ライトストローブ信号生成回路13は、アドレスデコーダ23と3入力AND回路24とを備えている。アドレスデコーダ23は、アドレス信号31の所定ビットが予め設定されたアドレス値の場合にはハイレベルの結果信号を出力する。所定ビットは、後述のミラー領域を示すビットである。3入力AND回路24は、その結果信号と転送元セレクト信号30と転送イネーブル信号34とのAND演算結果を直接転送ライトストローブ信号35として出力する。セレクタ14は、転送先バススレーブ15の直前に接続されている。直接転送ライトストローブ信号35がロウレベルのときは、バス回路11の信号転送先セレクト信号37、アドレス信号31、転送イネーブル信号34、ライトストローブ信号41を転送先バススレーブ15に出力する。しかし、直接転送ライトストローブ信号35がハイレベルのときは、転送先セレクト信号37と転送イネーブル信号34とライトストローブ信号41をアクティブにし、アドレス信号31を予めセレクタ14内に設定された値にして、転送先バススレーブ15に出力する。予めセレクタ14内に設定されたアドレス信号の値は、転送先バススレーブ15内のレジスタを表す値であり、その設定方法は、ハードウェアとしてセレクタ14内に埋め込む方法と、バスインターフェースを持ちCPU10から設定可能なレジスタとする方法がある。本実施の形態では、ハードウェアとしてセレクタ14内に埋め込む方法として説明している。転送先バススレーブ15は、例えば、ROMReadOnlyMemory、RAMRandomAccessMemoryである。転送先バススレーブ15は、バス回路11からスレーブライトデータ32を受信し、セレクタ14を介して転送先セレクト信号37、アドレス信号31、転送イネーブル信号34及びライトストローブ信号41を受信し、転送元リードデータ36をバス回路11に出力する。図6は、本発明の第1の実施の形態に係る半導体装置のメモリマップ70の一例を示す図である。次の条件の元で、以下の説明を行う。その条件は以下のとおりである。アドレス信号31は8ビットで構成されている。転送元バススレーブ12内に実装したレジスタの数は16個以下である。転送元バススレーブ12はレジスタの選択にアドレス信号31のbit[3:0]下位の4ビットのみを用いる。バス回路11内のアドレスデコーダ20はCPU10が出力するアドレス信号31のbit[7:6]上位2ビットが10である場合に、転送元バススレーブ選択信号30をアクティブにする。この条件下、以下に説明を行う。bit[7:6]が10のとき、転送元バススレーブ12の最初の一つのレジスタオフセットアドレス:0000は、10000000、10010000、10100000、10110000の4つのアドレスのいずれを用いてもアクセスすることが可能である。bit[3:0]下位の4ビットのみでレジスタが選択されるからである。このアドレスのうち、10010000、10100000、10110000の3つをミラー領域という。従って、これら4つのアドレスで示される領域3つのミラー領域を含むは、同一の領域同一のレジスタを示している。上述のように、アドレス信号31において、bit[7:6]は転送元バススレーブ12の選択に用いられ、bit[3:0]は転送元バススレーブ12内のレジスタの選択に用いられているが、bit[5:4]はミラー領域を表すだけで、実体的には何も用いられていない。そこで、本実施の形態では、転送元バススレーブ12から転送先バススレーブ15に直接転送を行う場合1サイクル転送の場合、CPU10でアドレス信号31のbit[5:4]に、01、10、11のいずれかを設定するものとする。一方、直接転送をしない場合例示:2サイクル転送の場合、CPU10でアドレス信号31のbit[5:4]に、00を設定するものとする。すなわち、アドレス信号でミラー領域bit[5:4]=01、10、11を指定するか否かにより、直接転送をするか否かを指定している。このように、本実施の形態では、これまで実体的には何ら用いられていなかったミラー領域へアクセスすることミラー領域をアドレス信号で指定することに対して、単にデータを指定するだけでなく、一つの命令動作を実行するように設定している。それにより、ミラー領域を有効に活用している。ここでは、その命令動作として、直接転送1サイクル転送を設定している。その結果、直接転送をする場合1サイクル転送の場合と直接転送をしない場合例示:2サイクル転送の場合とを、アドレス信号31のbit[5:4]の変更だけで対応することができる。その結果、直接転送をする度に1サイクル転送の動作と2サイクル転送の動作とを切り替えるための特許文献1に記載のような設定を行う、という手順が不要となる。この図の例では、メモリマップ70は、転送先バススレーブ15のメモリ領域71と、転送元バススレーブ12のメモリ領域72とを備えている。ここで、転送元バススレーブ12のメモリ領域72では、メモリ領域72a~72dの4つの領域が存在する。しかし、現実には1つのメモリ領域72しか存在せず、他の3つはミラー領域を示している。ここでは、上述のように、bit[5:4]が00のときは直接転送をしない場合例示:2サイクル転送の場合とし、bit[5:4]が01、10、11のいずれかのときは直接転送をする場合1サイクル転送の場合としている。従って、アドレス信号が10000000の場合、bit[5:4]は00なので、メモリ領域72aを示し、直接転送をしない例示:2サイクル転送をすることになる。また、アドレス信号が10010000の場合、bit[5:4]は01なので、メモリ領域72bを示し、直接転送をする1サイクル転送をすることになる。このとき、例えば、bit[5:4]の値が01メモリ領域72bにアクセスの場合に直接転送と設定されているとする。その場合、アドレスデコーダ23は、アドレス信号31をデコードしたとき、bit[5:4]の値が01の場合に、ハイレベルの信号を出力する。その結果、直接転送ライトストローブ信号生成回路13は、直接転送ライトストローブ信号35をアクティブにする。一方、bit[5:4]の値が00メモリ領域72aにアクセスの場合、ロウレベルの信号を出力する。その結果、直接転送ライトストローブ信号生成回路13は、直接転送ライトストローブ信号35をロウレベルにする。なお、bit[5:4]の値が10、11それぞれメモリ領域72c、72dにアクセスについては、直接転送する場合としても良いし、直接転送しない場合としても良いし、異なる他の命令としても良い。このようなアドレス信号31が示す値は、CPU10のプログラムコードに埋め込まれている。したがって、アドレス信号31が示す値をミラー領域に変更したことbit[5:4]を[00]から01、10、11のいずれかに変更したことによるオーバーヘッドはない。なお、図6に示すメモリマップ70は例示であり、本実施の形態がこの例に限定されることはない。すなわち、アドレス信号31で示されるミラー領域の少なくとも一つを、直接転送1サイクル転送に対応させておけば、メモリマップの構成は任意に設定することができる。以上のように、ミラー領域へのリードアクセスという命令に対して、追加的に他の命令動作を含ませることができる。例えば、上記実施の形態では、リードアクセスに対して更に直接転送を含ませることができる。すなわち、追加的な設定を何ら行うことなく、アドレス信号の変更ミラー領域の指定を行うことで、単なるリードアクセススだけでなく、追加的な他の命令動作を行わせることが可能となる。また、Read命令を検出してCPU10から転送元バススレーブ12にリードを行う構成にしたため、転送元バススレーブ12のアクセスするアドレス読み出し先のアドレスをCPU10から制御することが可能となる。次に、本発明の第1の実施の形態に係るバス接続回路の制御方法バス接続回路半導体装置の動作について説明する。図7は、本発明の第1の実施の形態に係るバス接続回路の制御方法を示すタイミングチャートである。aはクロック信号、bはスレーブ選択信号40、cは転送元セレクト信号30、dは転送元リードデータ33、eはアドレス信号31、fはCPUリードデータ39、gは転送イネーブル信号34、hは直接転送ライトストローブ信号35である。ここでは、CPU10が転送元バススレーブ12のミラー領域にリードアクセスをすることにより、直接転送1サイクル転送をする場合を考える。T1のタイミングにおいて、CPU10が転送元バススレーブ12のミラー領域にリードアクセスをするバス回路11上にリードリクエストを発行する。すなわち、CPU10は、スレーブ選択信号40bをハイレベルとし、アドレス信号31eを出力する。アドレスデコーダ20は、スレーブ選択信号40及びアドレス信号31に基づいて、転送元セレクト信号30cをハイレベルとして、アドレス信号31によって選択された転送元バススレーブ12にリードアクセス要求を行う。T2のタイミングにおいて、転送元バススレーブ12は、アドレス信号31によって指定された領域から転送元リードデータ33dを出力する。セレクタ22は、転送元セレクト信号30に基づいて、転送元リードデータ33をCPUリードデータ39とする例示:転送元リードデータ用の配線をCPUリードデータ用の配線に接続する。転送元リードデータ33はリードレスポンスとなる。また、T2のタイミングにおいて、CPU10は、転送イネーブル信号34gをハイレベルとする。直接転送ライトストローブ信号生成回路13は、アドレス信号31、転送元セレクト信号30及び転送イネーブル信号34に基づいて、直接転送ライトストローブ信号35hを生成する。このとき、転送元セレクト信号30がハイレベルであり、転送イネーブル信号34がハイレベルであり、ミラー領域を示すアドレス信号31のbit[5:4]をアドレスデコーダ23でデコードした結果がハイレベルとなったとき、直接転送ライトストローブ信号35がハイレベルとなる。また、T2のタイミングにおいて、ライトデータセレクタ21は、直接転送ライトストローブ信号35がハイレベルであることから、CPUリードデータ39をスレーブライトデータ32とする例示:CPUリードデータ用の配線をスレーブライトデータ用の配線に接続する。また、T2のタイミングにおいて、セレクタ14は、直接転送ライトストローブ信号35がハイレベルであることから、バス回路11からの転送先セレクト信号37、アドレス信号31、転送イネーブル信号34及びライトストローブ信号41のうち、転送先セレクト信号37と転送イネーブル信号34とライトストローブ信号41をアクティブにし、アドレス信号31を予めセレクタ14内に設定された値にして、転送先バススレーブ15に出力する。その結果、転送先バススレーブ15は、転送先セレクト信号37と転送イネーブル信号34とライトストローブ信号41と、予め設定されたアドレス信号31とに基づいて、スレーブライトデータ32を書き込むことができる。本実施の形態により、1サイクル転送する場合としない場合とが混在した場合でのバス転送性能の低下を防ぐことができる。その理由は、転送元バススレーブに対する通常のアクセスと1サイクル転送との区別を、ミラー領域を示すアドレス信号31から生成した直接転送ライトストローブ信号35で行うことが可能であり、メモリコントローラMEMCの設定を行なわずに1サイクル転送が可能となるからである。このとき、アドレス信号31が示す値はCPU10のプログラムコードに埋め込まれており、この値をミラー領域に変更したことによるオーバーヘッドはない。図8は、本発明の第1の実施の形態に係るバス接続回路を備える半導体装置の構成の変形例を示すブロック図である。この図の半導体装置1aは複数の転送先バススレーブ15a、15b、15cを備え、バス接続回路2aは複数の直接転送ライトストローブ信号生成回路13a、13b、13cを備えている点で、図5の半導体装置1及びバス接続回路2と相違している。複数の直接転送ライトストローブ信号生成回路13a、13b、13cは、複数の転送先バススレーブ15a、15b、15cに対応している。図5の例では、直接転送の対象となる転送先バススレーブ15が一つであるため、bit[5:4]が01、10、11のいずれかのときは直接転送とすれば良い。一方、この図の例では、直接転送の対象として複数の転送先バススレーブ15a、15b、15cが設けられている。この場合、bit[5:4]により各転送先を指定することができる。例えば、bit[5:4]が01の場合には第1の転送先バススレーブ15aに直接転送するとし、10の場合には第2の転送先バススレーブ15bに直接転送するとし、11の場合には第3の転送先バススレーブ15cに直接転送するとすることができる。直接転送ライトストローブ信号生成回路13a、13b、13cは、アドレス信号31、転送元セレクト信号30及び転送イネーブル信号34に基づいて、直接転送ライトストローブ信号35a、35b、36cを出力する。例えば、直接転送ライトストローブ信号生成回路13aにおいて、転送元セレクト信号30がハイレベルであり、転送イネーブル信号34がハイレベルであり、ミラー領域を示すアドレス信号31のbit[5:4]が01でアドレスデコーダ23aの出力がハイレベルとなったとき、直接転送ライトストローブ信号35aがハイレベルとなる。また、直接転送ライトストローブ信号生成回路13bにおいて、転送元セレクト信号30がハイレベルであり、転送イネーブル信号34がハイレベルであり、ミラー領域を示すアドレス信号31のbit[5:4]が10でアドレスデコーダ23bの出力がハイレベルとなったとき、直接転送ライトストローブ信号35bがハイレベルとなる。また、直接転送ライトストローブ信号生成回路13cにおいて、転送元セレクト信号30がハイレベルであり、転送イネーブル信号34がハイレベルであり、ミラー領域を示すアドレス信号31のbit[5:4]が11でアドレスデコーダ23cの出力がハイレベルとなったとき、直接転送ライトストローブ信号35cがハイレベルとなる。接転送ライトストローブ信号35a、35b、35cは、3入力OR回路28で束ねられ、ライトデータセレクタ21に入力される。また、転送先バススレーブ15、15a、15b、15cからのリードデータ36a、36b、36cは、3入力OR回路29で束ねられ、セレクタ22に入力される。その他の動作は、図5の場合と同様である。この変形例のように、アドレス信号31のミラー領域を示すビット例示:bit[5:4]を用いることにより、直接転送するか否かという命令動作だけでなく、直接転送の転送先を指定するという命令動作も同時に実行することも可能となる。以上のように、ミラー領域へのリードアクセスという命令に対して、追加的に他の命令動作を含ませることができる。例えば、上記変形例では、リードアクセスに対して更に転送先選択及び直接転送を含ませることができる。すなわち、追加的な設定を何ら行うことなく、アドレス信号の変更ミラー領域の指定を行うことで、単なるリードアクセスだけでなく、追加的な他の命令動作を行わせることが可能となる。第2の実施の形態次に、本発明の第2の実施の形態に係るバス接続回路を備える半導体装置について説明する。図9は、本発明の第2の実施の形態に係るバス接続回路を備える半導体装置の構成の一例を示すブロック図である。本実施の形態の半導体装置1b及びバス接続回路2bは、バス回路50、51、バスブリッジ回路53、54、及びWriteRead変換回路55を更に具備している点で第1の実施の形態の半導体装置1及びバス接続回路2と相違している。以下では、主に相違点について説明する。CPU10はバス回路50に接続されている。バスブリッジ53は、バス回路50とバス回路51とのデータの受け渡しを行う。バスブリッジ54は、バス回路51とバス回路11とのデータの受け渡しを行う。バスブリッジ53とバスブリッジ54は一般的なバスブリッジ回路である。また、バスブリッジ54とバス回路11との間のデータの受け渡しはWriteRead変換回路55を介して行う。WriteRead変換回路55は、そのデータの受け渡しの時、CPU10からのライトアクセス信号をリードアクセス信号に変換する。図10は、本発明の第2の実施の形態に係るバス接続回路のWriteRead変換回路の構成の一例を示すブロック図である。WriteRead変換回路55は、バスブリッジ54から受信したバススレーブ選択信号40とアドレス信号31と転送イネーブル信号34に基づいて、CPU10のアクセスがミラー領域へのアクセス直接転送か否かを検出する。当該ミラー領域へのアクセス直接転送の場合、バスブリッジ54から受信したライトストローブ信号41を反転しライトストローブ信号42としてバス回路11に出力する。また、バスブリッジ54からのバススレーブ選択信号40とアドレス信号31と転送イネーブル信号34は、更にバス回路11へも出力される。CPUリードデータ39及びCPUライトデータ38は、WriteRead変換回路55を通過するだけである。WriteRead変換回路55は、アドレスデコーダ83と3入力AND回路84とマルチプレクサ85とを備えている。アドレスデコーダ83は、バスブリッジ54から受信したアドレス信号31の所定ビットが予め設定されたアドレス値の場合直接転送の場合にはハイレベルの結果信号を出力する。所定ビットは、第1の実施の形態で説明されたミラー領域を示すビットである。図6の例では、bit[5:4]である。すなわち、ミラー領域へのアクセスの場合直接転送の場合には、ハイレベルの結果信号を出力する。3入力AND回路84は、その結果信号とバスブリッジ54から受信したバススレーブ選択信号40及び転送イネーブル信号34とのAND演算結果をマルチプレクサ85の制御信号として出力する。すなわち、ミラー領域へのアクセスの場合には、ハイレベルの制御信号を出力する。マルチプレクサ85は、制御信号に基づいて、ミラー領域へのアクセスの場合には、ライトストローブ信号41を反転したストローブ信号42としてバス回路11に出力する。このストローブ信号42はライトストローブ信号41を反転しているのでリードストローブ信号となる。一方、ミラー領域へのアクセスでない場合には、ロウレベルの制御信号を出力する。マルチプレクサ85は、制御信号に基づいて、ミラー領域へのアクセスでない場合には、ライトストローブ信号41を反転せずにそのままの状態のストローブ信号42としてバス回路11に出力する。このストローブ信号42はライトストローブ信号41そのままなのでライトストローブ信号となる。次に、本発明の第2の実施の形態に係るバス接続回路の制御方法バス接続回路半導体装置の動作について説明する。転送元バススレーブ12へのリードリクエストの場合、CPU10がリードリクエストを発行すると、リードリクエストは、バスブリッジ53、バスブリッジ54、転送元バススレーブ12に伝播する。転送元バススレーブ12がリードリクエストに応答してリードデータを発行すると、リードデータは、バスブリッジ54、バスブリッジ53、CPU10と伝播する。それにより、リードリクエストが完了する。そして、バスブリッジ53は、リードリクエストと対応するリードデータの転送完了をもってデータ転送完了通知リードレスポンスをCPU10へ発行することになる。それにより、リードリクエストの処理が完了する。一方、転送元バススレーブ12へのライトリクエストの場合、CPU10がライトリクエストを発行すると、ライトリクエストは、バスブリッジ53、バスブリッジ54、転送元バススレーブ12に伝播する。しかし、バスブリッジ53は、ライトリクエストの発行の次のクロックのタイミングでデータ転送完了通知ライトレスポンスをCPU10へ発行することができる。バスブリッジ53がライトデータ転送完了を待つ必要は無い。以上のことから、本実施の形態では、第1の実施の形態のようにリードリクエストで直接転送を行うのではなく、ライトリクエストで直接転送を行うことしている。それにより、複数のバスブリッジを経由して直接転送のリクエストを伝搬させる場合であっても、CPU10は短期間でデータ転送完了通知を得ることができる。ただし、リードリクエストを用いる第1の実施の形態のバス接続回路の構成を用いるべく、ライトリクエストをWriteRead変換回路55でリードリクエストに変更する。以下、詳細に説明する。図11は、本発明の第2の実施の形態に係るバス接続回路の制御方法を示すタイミングチャートである。ここでは、CPU10が転送元バススレーブ12のミラー領域にライトアクセスをすることにより、直接転送1サイクル転送をする場合を考える。T1のタイミングにおいて、CPU10は、バス回路50上にライトリクエストWを発行する。そのライトリクエストWは、転送元バススレーブ12のミラー領域へのライトリクエストである。バスブリッジ53は、バス回路50からライトリクエストWを受け取る。T2のタイミングにおいて、バスブリッジ53は、ライトリクエストWに応答して、バス回路50上にライトレスポンスWRを返しバス転送が完了する。CPU10は、バス転送が完了したため、T3のタイミングで次のライトリクエストWを発行することができる。T2のタイミングにおいて、バスブリッジ53は、ライトリクエストWに応答して、バス回路51上にライトリクエストWを発行する。バスブリッジ54は、バス回路51からライトリクエストWを受け取る。T3のタイミングにおいて、バスブリッジ54は、ライトリクエストWに応答して、バス回路51上にライトレスポンスWRを返しバス転送が完了する。バスブリッジ53は、バス転送が完了したため、T4のタイミングで次のライトリクエストWを発行することができる。T3のタイミングにおいて、バスブリッジ54は、ライトリクエストWに応答して、転送元バススレーブ12に対してライトリクエストWを発行する。それに対応して、WriteRead変換回路55は、そのライトリクエストWをリードリクエストRに変換し、バス回路11上に発行する。バス回路11は、WriteRead変換回路55からリードリクエストRを受け取る。加えて、バス回路11は、バスブリッジ54CPU10からのバススレーブ選択信号40とアドレス信号31と転送イネーブル信号34を受け取る。その後、第1の実施の形態と同様の動作を行い、直接転送を実行する。この場合、この図のT3が、第1の実施の形態のT1に対応する。また、この図のT4が、第1の実施の形態のT2に対応する。また、その結果、T4において、転送元バススレーブ12がリードデータをバス回路11上に出力することにより、バス回路11上にリードレスポンスRR;CPUリードデータ39が返信され、バス転送が完了する。図12は、本発明の第2の実施の形態に係るバス接続回路においてWriteRead変換回路を用いない場合Offにした場合での制御方法を示すタイミングチャートである。WriteRead変換回路55をOffにして用いない場合、WriteRead変換回路55によるライトリクエストからリードリクエストへの変換が行われない。従って、CPU10は、転送元バススレーブ12へリードリクエストRを発行する必要がある。その場合の動作は以下のようになる。T1のタイミングにおいて、CPU10は、バス回路50上にリードリクエストRを発行する。そのリードリクエストRは、転送元バススレーブ12のミラー領域へのライトリクエストである。バスブリッジ53は、バス回路50からリードリクエストRを受け取る。T2のタイミングにおいて、バスブリッジ53は、リードリクエストRに応答して、バス回路51上にリードリクエストRを発行する。バスブリッジ54は、バス回路51からリードリクエストRを受け取る。T3のタイミングにおいて、バスブリッジ54は、リードリクエストRに応答して、バス回路11上にリードリクエストRを発行する。加えて、バス回路11は、バスブリッジ54CPU10からのバススレーブ選択信号40とアドレス信号31と転送イネーブル信号34を受け取る。その後、第1の実施の形態と同様の動作を行い、直接転送を実行する。この場合、この図のT3が、第1の実施の形態のT1に対応する。また、この図のT4が、第1の実施の形態のT2に対応する。また、その結果、T4において、転送元バススレーブ12がリードデータをバス回路11上に出力することにより、バス回路11上にリードレスポンスRR;CPUリードデータ39が返信される。T5のタイミングにおいて、バスブリッジ54は、リードレスポンスRRに応答して、バス回路51上にリードレスポンスRRを発行する。バスブリッジ53は、バス回路51からリードレスポンスRRを受け取る。T6のタイミングにおいて、バスブリッジ53は、リードレスポンスRRに応答して、バス回路50上にリードリクエストRを発行する。CPU10は、バス回路50からードレスポンスRRを受け取る。以上のプロセスにより、バス転送が完了する。以上のように、WriteRead変換回路55をOffにした場合図12、T1のタイミングでCPU10から転送元バススレーブ12へ発生したリードリクエストは、T6のタイミングでバスブリッジ53からCPU10へリードレスポンスが返るまでリードデータ転送を完了することができない。すなわち、WriteRead変換回路55をOffにした場合、CPU10としては、1回の直接転送を完了するのにT1からT6の6クロックを必要とする。しかし、WriteRead変換回路55をOnにした場合図11、CPU10としては、1回の直接転送を完了するのにT1からT2の2クロックでよい。このように、WriteRead変換回路55を用いることで、CPU10は短期間でデータ転送完了通知を得ることができる。本実施の形態のバス接続回路においても、第1の実施の形態の効果を得ることができる。その理由は、WriteRead変換回路55によりライトリクエストがリードリクエストに変換されるため、第1の実施の形態と同様の構成及び方法により、転送元バススレーブ12から転送先バススレーブ15への直接転送を行うことができるからである。本実施の形態のバス接続回路では、更に、バスブリッジを介した多段構成バス回路の場合の1サイクル転送のスループットを向上することが可能となる。その理由は、ライトリクエストの場合には、バスブリッジは転送元バススレーブ12からの応答を待たずにバスマスタにライトレスポンスを返すことができ、バスマスタは次のライトリクエスト発行を開始することができるためである。以上のように、ミラー領域へのライトアクセスという命令に対して、追加的に他の命令動作を含ませることができる。例えば、上記実施の形態では、ライトアクセスに対して更にライトアクセスのリードアクセスへの変換及び直接転送を含ませることができる。すなわち、追加的な設定を何ら行うことなく、アドレス信号の変更ミラー領域の指定を行うことで、単なるライトアクセスだけでなく、追加的な他の命令動作を行わせることが可能となる。第3の実施の形態次に、本発明の第3の実施の形態に係るバス接続回路を備える半導体装置について説明する。図13は、本発明の第3の実施の形態に係るバス接続回路を備える半導体装置の構成の一例を示すブロック図である。本実施の形態の半導体装置1c及びバス接続回路2cは、転送元バススレーブ12のミラー領域にリードアクセスするのではなく、転送先バススレーブ15のミラー領域にライトアクセスすることで直接転送を実現する点で第1の実施の形態の半導体装置1及びバス接続回路2と相違している。以下では、主に相違点について説明する。バス接続回路2cは、第1の実施の形態のバス接続回路2と比較して、リードデータセレクタ22がセレクタ60に置き換えられ、セレクタ14がセレクタ61に置き換えられ、直接転送ライトストローブ信号生成回路13が直接転送リードストローブ信号生成回路63に置き換えられている。アドレスデコーダ20は、スレーブ選択信号40入力時に、アドレス信号31によって選択されたバススレーブ12、15に対してセレクト信号30、37を出力する。セレクタ60は、直接転送リードストローブ信号62後述がロウレベルのとき、かつ、転送先セレクト信号37がハイレベルのときは転送先リードデータ36をCPUリードデータ39として出力する例示:リードデータ36用配線をCPUリードデータ39用配線に接続する。また、直接転送リードストローブ信号62がロウレベルのとき、かつ、転送元セレクト信号30がハイレベルのときは転送元リードデータ33をCPUリードデータ39として出力する例示:リードデータ33用配線をCPUリードデータ39用配線に接続する。一方、セレクタ60は、直接転送リードストローブ信号62がハイレベルのとき、かつ、転送先セレクト信号37がハイレベルのときは転送元リードデータ33をCPUリードデータ39として出力する例示:リードデータ33用配線をCPUリードデータ39用配線に接続する。また、直接転送リードストローブ信号62がハイレベルのとき、かつ、転送元セレクト信号30がハイレベルのときは転送先リードデータ36をCPUリードデータ39として出力する例示:リードデータ36用配線をCPUリードデータ39用配線に接続する。ライトデータセレクタ21は、直接転送リードストローブ信号62後述がハイレベルのときは、そのCPUリードデータ39をスレーブライトデータ32とする例示:CPUリードデータ39用配線をスレーブライトデータ32用配線に接続する。直接転送ライトストローブ信号35がロウレベルのときは、CPUライトデータ38をスレーブライトデータ32とする例示:CPUライトデータ38用配線をスレーブライトデータ32用配線に接続する。直接転送リードストローブ信号生成回路63は、転送先セレクト信号37とアドレス信号31と転送イネーブル信号34とを受信し、予め設定されたアドレス値の場合には直接転送リードストローブ信号62にハイレベルを出力する。直接転送リードストローブ信号生成回路63は、アドレスデコーダ23と3入力AND回路24とを備えている。アドレスデコーダ23は、アドレス信号31の所定ビットが予め設定されたアドレス値の場合にはハイレベルの結果信号を出力する。所定ビットは、第1の実施の形態で説明されたミラー領域図6を示すビットである。3入力AND回路24は、その結果信号と転送元セレクト信号30と転送イネーブル信号34とのAND演算結果を直接転送リードストローブ信号62として出力する。セレクタ61は、転送元バススレーブ12の直前に接続されている。直接転送リードストローブ信号62がロウレベルのときは、バス回路11の信号転送元セレクト信号30、アドレス信号31、転送イネーブル信号34、ライトストローブ信号41を転送元バススレーブ12に出力する。しかし、直接転送リードストローブ信号62がハイレベルのときは、転送元セレクト信号30と転送イネーブル信号34とをアクティブにし、アドレス信号31を予めセレクタ61内に設定された値にして、転送元バススレーブ12に出力する。本実施の形態において、CPU10は、転送先バススレーブ15のミラー領域に対してライトアクセスを行う。ミラー領域の設定方法については、図6の方法が例示される。ただし、本実施の形態では、例えば、図6において、転送元バススレーブの領域と転送先バススレーブの領域とを入れ替える。すなわち、メモリマップ70において、転送先バススレーブ15に対してメモリ領域72を割り当て、転送元バススレーブ12に対してメモリ領域71を割り当てる。次に、本発明の第3の実施の形態に係るバス接続回路の制御方法バス接続回路半導体装置の動作について説明する。T1のタイミングにおいて、CPU10が転送先バススレーブ15のミラー領域にライトアクセスをするバス回路11上にライトリクエストを発行する。すなわち、CPU10は、スレーブ選択信号40をハイレベルとし、アドレス信号31を出力する。アドレスデコーダ20は、スレーブ選択信号40及びアドレス信号31に基づいて、転送元セレクト信号37をハイレベルとして、アドレス信号31によって選択された転送先バススレーブ15にライトアクセス要求を行う。T2のタイミングにおいて、CPU10は、転送イネーブル信号34をハイレベルとする。直接転送リードストローブ信号生成回路63は、ミラー領域へのアクセスを検出し、直接転送リードストローブ信号62にハイレベルにする。具体的には、直接転送リードストローブ信号生成回路63は、アドレス信号31、転送先セレクト信号37及び転送イネーブル信号34に基づいて、直接転送リードストローブ信号62を生成する。このとき、転送元セレクト信号37がハイレベルであり、転送イネーブル信号34がハイレベルであり、ミラー領域を示すアドレス信号31のbit[5:4]をアドレスデコーダ23でデコードした結果がハイレベルとなったとき、直接転送リードストローブ信号62がハイレベルとなる。セレクタ61は、直接転送リードストローブ信号62がハイレベルのとき、転送元セレクト信号30と転送イネーブル信号34とをアクティブにし、アドレス信号31を予めセレクタ61内に設定された値にして、転送元バススレーブ12に出力する。転送元バススレーブ12は、アドレス信号31によって指定された領域から転送元リードデータ33を出力する。セレクタ60は、直接転送リードストローブ信号62がハイレベルのとき、かつ、転送先セレクト信号37がハイレベルのとき、転送元リードデータ33をCPUリードデータ39として出力する例示:リードデータ33用配線をCPUリードデータ39用配線に接続する。転送元リードデータ33はリードレスポンスとなる。ライトデータセレクタ21は、直接転送リードストローブ信号62がハイレベルのときは、そのCPUリードデータ39をスレーブライトデータ32とする例示:CPUリードデータ39用配線をスレーブライトデータ32用配線に接続する。転送先バススレーブ15は、転送先セレクト信号37と転送イネーブル信号34とライトストローブ信号41とアドレス信号31とに基づいて、スレーブライトデータ32を書き込むことができるCPU10のライトアクセス。本実施の形態においても、第1の実施の形態と同様の効果を得ることができる。また、この場合にも、第1の実施の形態のような変形例が可能である。また、第2の実施の形態の場合にはWriteRead変換回路55が不要となる。また、Write命令を検出して転送先バススレーブ15から転送元バススレーブ12にリードを行う構成にしたため、転送先バススレーブ15のアクセスするアドレス書き込み先のアドレスをCPU10から制御することが可能となる。以上のように、ミラー領域へのライトアクセスという命令に対して、追加的に他の命令動作を含ませることができる。例えば、上記実施の形態では、ライトアクセスに対して更に直接転送を含ませることができる。すなわち、追加的な設定を何ら行うことなく、アドレス信号の変更ミラー領域の指定を行うことで、単なるリードアクセス又はライトアクセスだけでなく、追加的な他の命令動作を行わせることが可能となる。以上説明されたように、上記各実施の形態により、直接転送をする場合1サイクル転送の場合と直接転送をしない場合例示:2サイクル転送の場合とが混在しても、MEMC設定等の追加の動作を行うことなく、1サイクル転送することが可能となる。また、上記各実施の形態により、ミラー領域へのリードアクセス又はライトアクセスという命令に対して、追加的に他の命令動作を含ませることができる。例えば、上記実施の形態では、リードアクセスに対して更に直接転送を含ませたり図5、リードアクセスに対して更に転送先選択及び直接転送を含ませたり図8、ライトアクセスに対して更にライトアクセスのリードアクセスへの変換及び直接転送を含ませたり図9、図10、ライトアクセスに対して更に直接転送図13を含ませたりすることができる。すなわち、追加的な設定を何ら行うことなく、アドレス信号の変更ミラー領域の指定を行うことで、単なるリードアクセス又はライトアクセスだけでなく、追加的な他の命令動作を行わせることが可能となる。ミラー領域へのアクセス命令に対して追加的に含ませる他の命令動作としては、上記各実施の形態の例の他に種々の命令が考えられる。すなわち、例えば、第1の実施の形態における直接転送ライトストローブ信号35は、以下のような種々の用途に用いることが可能である。ただし、以下では、直接転送ライトストローブ信号35のことをミラー領域検出信号と呼ぶ。ミラー領域検出信号は、ミラー領域へのアクセスを検出することでハイレベルとなる信号である。ミラー領域検出信号をバススレーブに入力し、ミラー領域検出信号に基づいてバススレーブのレジスタインターフェース回路を制御する。それにより、バススレーブ内のリードオンリーレジスタにライトできるようになる。このとき、アドレス信号は、例えば、ミラー領域リードオンリーレジスタにライトする命令に対応リードオンリーレジスタ内のアドレスである。通常は、モード設定変更のためにレジスタアクセスが必要となるが、本発明では不要である。ミラー領域検出信号をバススレーブに入力し、ミラー領域検出信号に基づいてバススレーブのレジスタインターフェース回路を制御する。それにより、バススレーブ内のライトオンリーレジスタをリードできるようになる。このとき、アドレス信号は、例えば、ミラー領域ライトオンリーレジスタをリードする命令に対応ライトオンリーレジスタ内のアドレスである。通常は、モード設定変更のためにレジスタアクセスが必要となるが、本発明では不要である。ミラー領域検出信号をバススレーブに入力し、ミラー領域検出信号に基づいてバススレーブのレジスタインターフェース回路を制御する。それにより、バススレーブの隠しレジスタリードしてもレジスタ値に関わらず0が読み出せるの値をリードできるようになる。このとき、アドレス信号は、例えば、ミラー領域隠しレジスタをリードする命令に対応隠しレジスタ内のアドレスである。通常は、モード設定変更のためにレジスタアクセスが必要となるが、本発明では不要である。ミラー領域検出信号をバススレーブに入力し、ミラー領域検出信号に基づいてバススレーブのリードデータライトデータの接続を変更する。それにより、リードデータライトデータのエンディアンを変換できるようになる。このとき、アドレス信号は、例えば、ミラー領域リードデータライトデータの接続を変更する命令に対応リードデータ又はライトデータのアドレスである。通常は、モード設定変更のためにレジスタアクセスが必要となるが、本発明では不要である。ミラー領域検出信号をバススレーブに入力し、ミラー領域検出信号に基づいてバススレーブのリードデータライトデータに接続した型変換回路を制御する。それにより、リードデータライトデータの型変換Signed/Unsigned、固定小数点-浮動小数点ができるようになる。このとき、アドレス信号は、例えば、ミラー領域リードデータライトデータの型変換命令に対応リードデータ又はライトデータのアドレスである。通常は、モード設定変更のためにレジスタアクセスが必要となるが、本発明では不要である。ミラー領域検出信号をバススレーブに入力し、ミラー領域検出信号に基づいてバススレーブのレジスタインターフェース回路を制御する。それにより、リードデータライトデータのパッキング複数のbyteデータを1回で纏めてアクセスするができるようになる。このとき、アドレス信号は、例えば、ミラー領域リードデータライトデータのパッキング命令に対応リードデータ又はライトデータのアドレスである。通常は、モード設定変更のためにレジスタアクセスが必要となるが、本発明では不要である。ミラー領域検出信号をバススレーブに入力し、ミラー領域検出信号に基づいてバススレーブのリードデータライトデータに接続した画像フォーマット変換回路を制御する。それにより、リードデータライトデータの画像フォーマット変換YUV422,YUV420,YUV411,RGBetc.ができるようになる。このとき、アドレス信号は、例えば、ミラー領域リードデータライトデータの画像フォーマット変換命令に対応リードデータ又はライトデータのアドレスである。ミラー領域検出信号をバススレーブに入力することで、ミラー領域検出信号に基づいてバススレーブの機能を変更するex.UARTの送信FIFO領域の場合、ミラー領域ごとに出力フォーマットが変わることができるようになる。このとき、アドレス信号は、例えば、ミラー領域機能を変更する命令に対応バススレーブのアドレスである。通常は、モード設定変更のためにレジスタアクセスが必要となるが、本発明では不要である。本発明は上記各実施の形態に限定されるものではなく、発明の範囲及び精神を逸脱しない変形や変更が可能であることは明らかである。また、各実施の形態に用いられている各技術は、技術的矛盾の発生しない限り、他の実施の形態や応用例において適用可能である。本発明はいくつかの実施の形態と併せて上述されたが、これらの実施の形態は本発明を説明するために単に提供されたものであることは当業者にとって明らかであり、意義を限定するように添付のクレームを解釈するために頼ってはならない。"