"ゲート絶縁膜と、活性層としてSnZn及びO、又はSnGaZn及びOを主たる構成元素とする酸化物半導体層と、前記ゲート絶縁膜と前記酸化物半導体層との間に配置され、前記酸化物半導体層よりも抵抗率が高い酸化物中間層と、を有する電界効果型トランジスタ。前記酸化物中間層は、InGaZn及びO、又はSnGaZn及びOを主たる構成元素とする、請求項1に記載の電界効果型トランジスタ。前記酸化物中間層は、InGaZn及びOを主たる構成元素とする、請求項2に記載の電界効果型トランジスタ。前記酸化物半導体層は、SnGaZn及びOを主たる構成元素とする、請求項1~請求項3の何れか1項に記載の電界効果型トランジスタ。前記酸化物半導体層の元素組成比をSn:Ga:Zn=a:b:cとした場合、前記元素組成比が、ab=2、且つ1≦a≦2、且つ1≦c≦11/2、且つc≧-7b/411/4を満たす、請求項1~請求項4の何れか1項に記載の電界効果型トランジスタ。前記酸化物半導体層は、非晶質である、請求項1~請求項5の何れか1項に記載の電界効果型トランジスタ。前記酸化物半導体層の抵抗率は、1Ωcm以上1×106Ωcm以下である、請求項1~請求項6の何れか1項に記載の電界効果型トランジスタ。前記酸化物中間層の膜厚は、1nm以上50nm以下である、請求項1~請求項7の何れか1項に記載の電界効果型トランジスタ。請求項1~請求項8の何れか1項に記載の電界効果型トランジスタを備えた表示装置。請求項1~請求項8の何れか1項に記載の電界効果型トランジスタを備えたセンサ。基板上に形成されたゲート絶縁膜上にInGaZn及びO、又はSnGaZn及びOを主たる構成元素とする酸化物中間層を成膜する第一の工程と、前記酸化物中間層上にSnZn及びO、又はSnGaZn及びOを主たる構成元素とし、前記構成元素の元素組成比をSn:Ga:Zn=a:b:cとした場合、前記元素組成比が、ab=2、且つ1≦a≦2、且つ1≦c≦11/2、且つc≧-7b/411/4を満たす酸化物半導体層を成膜する第二の工程と、100°C以上300°C未満の熱処理を施す第三の工程と、をこの順に有する電界効果型トランジスタの製造方法。SnZn及びO、又はSnGaZn及びOを主たる構成元素とし、前記構成元素の元素組成比をSn:Ga:Zn=a:b:cとした場合、前記元素組成比が、ab=2、且つ1≦a≦2、且つ1≦c≦11/2、且つc≧-7b/411/4を満たす酸化物半導体層を基板上に成膜する第一の工程と、前記酸化物半導体層上にInGaZn及びO、又はSnGaZn及びOを主たる構成元素とする酸化物中間層を成膜する第二の工程と、前記酸化物中間層上にゲート絶縁膜を形成する第三の工程と、前記第二の工程後又は前記第三の工程後に、100°C以上300°C未満の熱処理を施す第四の工程と、を有する電界効果型トランジスタの製造方法。前記酸化物半導体層及び前記酸化物中間層は、スパッタリングで成膜する、請求項11又は請求項12に記載の電界効果型トランジスタの製造方法。しかしながら、特許文献1に記載のTFTは、活性領域となる第1の金属酸化物層活性層の構成元素としてSnを必須としていない。また、このトランジスタでは、閾値電圧の安定化を図るために、この第1の金属酸化物層を、ゲート絶縁膜と第2の金属酸化物層との間に配置しているが、このような配置では移動度の向上は図れないと考えられる。また、特許文献2に記載のTFTは、ゲート絶縁膜と活性層との間の中間層となり得る界面安定化層を備えているが、活性層の構成元素としてSnを必須としていない。また、特許文献2では、界面特性の向上を図ることを目的としており、SGZO系酸化物半導体で構成された活性層を備えるTFTの移動度向上については一切記載も示唆もされていない。本発明は上記事実に鑑みてなされたものであり、活性層としてSnZn及びO、又はSnGaZn及びOを主たる構成元素とする酸化物半導体層を備えつつ、移動度を向上した電界効果型トランジスタ、表示装置、センサ及び電界効果型トランジスタの製造方法を提供することを目的とする。本発明の上記課題は下記の手段によって解決された。<1>ゲート絶縁膜と、活性層としてSnZn及びO、又はSnGaZn及びOを主たる構成元素とする酸化物半導体層と、前記ゲート絶縁膜と前記酸化物半導体層との間に配置され、前記酸化物半導体層よりも抵抗率が高い酸化物中間層と、を有する電界効果型トランジスタ。<2>前記酸化物中間層は、InGaZn及びO、又はSnGaZn及びOを主たる構成元素とする、<1>に記載の電界効果型トランジスタ。<3>前記酸化物中間層は、InGaZn及びOを主たる構成元素とする、<2>に記載の電界効果型トランジスタ。<4>前記酸化物半導体層は、SnGaZn及びOを主たる構成元素とする、<1>~<3>の何れか1つに記載の電界効果型トランジスタ。<5>前記酸化物半導体層の元素組成比をSn:Ga:Zn=a:b:cとした場合、前記元素組成比が、ab=2、且つ1≦a≦2、且つ1≦c≦11/2、且つc≧-7b/411/4を満たす、<1>~<4>の何れか1つに記載の電界効果型トランジスタ。<6>前記酸化物半導体層は、非晶質である、請求項1~請求項5の何れか1項に記載の電界効果型トランジスタ。<7>前記酸化物半導体層の抵抗率は、1Ωcm以上1×106Ωcm以下である、<1>~<6>の何れか1つに記載の電界効果型トランジスタ。<8>前記酸化物中間層の膜厚は、1nm以上50nm以下である、<1>~<7>の何れか1つに記載の電界効果型トランジスタ。<9><1>~<8>の何れか1つに記載の電界効果型トランジスタを備えた表示装置。<10><1>~<8>の何れか1つに記載の電界効果型トランジスタを備えたセンサ。<11>基板上に形成されたゲート絶縁膜上にInGaZn及びO、又はSnGaZn及びOを主たる構成元素とする酸化物中間層を成膜する第一の工程と、前記酸化物中間層上にSnZn及びO、又はSnGaZn及びOを主たる構成元素とし、前記構成元素の元素組成比をSn:Ga:Zn=a:b:cとした場合、前記元素組成比が、ab=2、且つ1≦a≦2、且つ1≦c≦11/2、且つc≧-7b/411/4を満たす酸化物半導体層を成膜する第二の工程と、100°C以上300°C未満の熱処理を施す第三の工程と、をこの順に有する電界効果型トランジスタの製造方法。<12>SnZn及びO、又はSnGaZn及びOを主たる構成元素とし、前記構成元素の元素組成比をSn:Ga:Zn=a:b:cとした場合、前記元素組成比が、ab=2、且つ1≦a≦2、且つ1≦c≦11/2、且つc≧-7b/411/4を満たす酸化物半導体層を基板上に成膜する第一の工程と、前記酸化物半導体層上にInGaZn及びO、又はSnGaZn及びOを主たる構成元素とする酸化物中間層を成膜する第二の工程と、前記酸化物中間層上にゲート絶縁膜を形成する第三の工程と、前記第二の工程後又は前記第三の工程後に、100°C以上300°C未満の熱処理を施す第四の工程と、を有する電界効果型トランジスタの製造方法。<13>前記酸化物半導体層及び前記酸化物中間層は、スパッタリングで成膜する、<11>又は<12>に記載の電界効果型トランジスタの製造方法。本発明によれば、SnZn及びO、又はSnGaZn及びOを主たる構成元素とする酸化物半導体で構成された活性層を備えつつ、移動度を向上した電界効果型トランジスタ、表示装置、センサ及び電界効果型トランジスタの製造方法を提供することができる。以下、添付の図面を参照しながら、本発明の実施形態に係る電界効果型トランジスタ、表示装置、センサ及び電界効果型トランジスタの製造方法について具体的に説明する。なお、図中、同一又は対応する機能を有する部材構成要素には同じ符号を付して適宜説明を省略する。1.電界効果型トランジスタ本発明の実施形態に係る電界効果型トランジスタの製造方法について、TFTを一例に挙げて具体的に説明する。<TFTの概略構成>本発明の実施形態に係るTFTは、ゲート電極、ゲート絶縁膜、活性層、ソース電極及びドレイン電極を有し、ゲート電極に電圧を印加して、活性層に流れる電流を制御し、ソース電極とドレイン電極間の電流をスイッチングする機能を有するアクテイブ素子である。そして、本発明の実施形態に係るTFTではさらに、ゲート絶縁膜と活性層との間に酸化物中間層が配置されている。TFTの素子構造としては、ゲート電極の位置に基づいた、いわゆる逆スタガ構造ボトムゲート型とも呼ばれる及びスタガ構造トップゲート型とも呼ばれるのいずれの態様であってもよい。また、活性層とソース電極及びドレイン電極適宜、ソースドレイン電極という。との接触部分に基づき、いわゆるトップコンタクト型、ボトムコンタクト型のいずれの態様であってもよい。なお、トップゲート型とは、ゲート絶縁膜の上側にゲート電極が配置され、ゲート絶縁膜の下側に活性層が形成された形態であり、ボトムゲート型とは、ゲート絶縁膜の下側にゲート電極が配置され、ゲート絶縁膜の上側に活性層が形成された形態である。また、ボトムコンタクト型とは、ソースドレイン電極が活性層よりも先に形成されて活性層の下面がソースドレイン電極に接触する形態であり、トップコンタクト型とは、活性層がソースドレイン電極よりも先に形成されて活性層の上面がソースドレイン電極に接触する形態である。図1Aは、本発明の実施形態に係るTFTであって、トップゲート構造でトップコンタクト型のTFTの一例を示す模式図である。図1Aに示すTFT10では、基板12の一方の主面上に活性層となる酸化物半導体層14と、本発明の実施形態に係る酸化物中間層16とが、順に積層されている。そして、この酸化物中間層16上にソース電極18及びドレイン電極20が互いに離間して設置され、更にこれらの上にゲート絶縁膜22と、ゲート電極24とが順に積層されている。図1Bは、本発明の実施形態に係るTFTであって、トップゲート構造でボトムコンタクト型のTFTの一例を示す模式図である。図1Bに示すTFT30では、基板12の一方の主面上にソース電極18及びドレイン電極20が互いに離間して設置されている。そして、活性層となる酸化物半導体層14と、本発明の実施形態に係る酸化物中間層16と、ゲート絶縁膜22と、ゲート電極24と、が順に積層されている。図1Cは、本発明の実施形態に係るTFTであって、ボトムゲート構造でトップコンタクト型のTFTの一例を示す模式図である。図1Cに示すTFT40では、基板12の一方の主面上にゲート電極24と、ゲート絶縁膜22と、本発明の実施形態に係る酸化物中間層16と、活性層となる酸化物半導体層14と、が順に積層されている。そして、この酸化物半導体層14の表面上にソース電極18及びドレイン電極20が互いに離間して設置されている。図1Dは、本発明の実施形態に係るTFTであって、ボトムゲート構造でボトムコンタクト型のTFTの一例を示す模式図である。図1Dに示すTFT50では、基板12の一方の主面上にゲート電極24と、ゲート絶縁膜22と、が順に積層されている。そして、このゲート絶縁膜22の表面上にソース電極18及びドレイン電極20が互いに離間して設置され、更にこれらの上に、本発明の実施形態に係る酸化物中間層16と、活性層となる酸化物半導体層14と、が順に積層されている。なお、本実施形態に係るTFTは、上記以外にも、様々な構成をとることが可能であり、適宜、活性層上に保護層や基板上に絶縁層等を備える構成であってもよい。以下、各構成要素について詳述する。なお、代表例として図1Aに示すトップゲート構造でトップコンタクト型のTFT10を製造する場合について具体的に説明するが、本発明は他の形態のTFTを製造する場合についても同様に適用することができる。<TFTの詳細構成>-基板-まず、TFT10を形成するための基板12を用意する。基板12の形状、構造、大きさ等については特に制限はなく、目的に応じて適宜選択することが出来る。基板12の構造は単層構造であってもよいし、積層構造であってもよい。基板12の材質としては特に限定はなく、例えばガラス、YSZイットリウム安定化ジルコニウム等の無機基板、樹脂基板や、その複合材料等を用いることが出来る。中でも軽量である点、可撓性を有する点から樹脂基板やその複合材料が好ましい。具体的には、ポリブチレンテレフタレート、ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリブチレンナフタレート、ポリスチレン、ポリカーボネート、ポリスルホン、ポリエーテルスルホン、ポリアリレート、アリルジグリコールカーボネート、ポリアミド、ポリイミド、ポリアミドイミド、ポリエーテルイミド、ポリベンズアゾール、ポリフェニレンサルファイド、ポリシクロオレフィン、ノルボルネン樹脂、ポリクロロトリフルオロエチレン等のフッ素樹脂、液晶ポリマー、アクリル樹脂、エポキシ樹脂、シリコーン樹脂、アイオノマー樹脂、シアネート樹脂、架橋フマル酸ジエステル、環状ポリオレフィン、芳香族エーテル、マレイミドーオレフィン、セルロース、エピスルフィド化合物等の合成樹脂基板、酸化珪素粒子との複合プラスチック材料、金属ナノ粒子、無機酸化物ナノ粒子、無機窒化物ナノ粒子等との複合プラスチック材料、カーボン繊維、カーボンナノチューブとの複合プラスチック材料、ガラスフェレーク、ガラスファイバー、ガラスビーズとの複合プラスチック材料、粘土鉱物や雲母派生結晶構造を有する粒子との複合プラスチック材料、薄いガラスと上記単独有機材料との間に少なくとも1回の接合界面を有する積層プラスチック材料、無機層と有機層を交互に積層することで、少なくとも1回以上の接合界面を有するバリア性能を有する複合材料、ステンレス基板或いはステンレスと異種金属を積層した金属多層基板、アルミニウム基板或いは表面に酸化処理例えば陽極酸化処理を施すことで表面の絶縁性を向上させた酸化皮膜付きのアルミニウム基板等を用いることが出来る。また、樹脂基板は、耐熱性、寸法安定性、耐溶剤性、電気絶縁性、加工性、低通気性、又は低吸湿性等に優れていることが好ましい。前記樹脂基板は、水分や酸素の透過を防止するためのガスバリア層や、樹脂基板の平坦性や下部電極との密着性を向上するためのアンダーコート層等を備えていてもよい。また、本発明における基板12の厚みに特に制限はないが、50μm以上1000μm以下が好ましく、50μm以上500μm以下であることがより好ましい。基板12の厚みが50μm以上であると、基板12自体の平坦性がより向上する。また、基板12の厚みが500μm以下であると、基板12自体の可撓性がより向上し、フレキシブルデバイス用基板としての使用がより容易となる。-酸化物半導体層-次に、基板12上に、トランジスタとして主に活性層領域となる酸化物半導体層14を形成する。酸化物半導体層14は、SnZn及びO、又はSnGaZn及びOを主たる構成元素とする。これらの中でも、電気的安定性という観点から、SnGaZn及びOを主たる構成元素とすることが好ましい。なお、主たる構成元素とは、酸化物半導体層14の全構成元素に対するSnZn及びO、又はSnGaZn及びOの合計割合が98以上であることを意味するものとする。また、SnZn及びO、又はSnGaZn及びOを主たる構成元素とする際、その組成比をSnGaZn=abcとした場合、当該組成比が、ab=2、且つ1≦a≦2、且つ1≦c≦11/2、且つc≧-7b/411/4を満たすことが好ましい。本組成比の材料を用いることで酸化物半導体層14中の水分量が低減されて低温アニール後の水分量のバラツキも抑制される。これにより、当該水分量のバラツキに伴う電気特性バラツキも抑制され、且つ低温アニール時の酸化物半導体層14の低抵抗化も起こらずデバイス設計が容易となる。また、酸化物半導体層14は、非晶質又は結晶質のいずれであってもよい。ただし、非晶質の場合には、低温で成膜可能であるために、可撓性のある基板12上に好適に形成される。なお、酸化物半導体層14が非晶質であるかどうかは、X線回折測定により確認することができる。即ち、X線回折測定により、結晶構造を示す明確なピークが検出されなかった場合は、その酸化物半導体層14は非晶質であると判断することができる。酸化物半導体層14の膜厚は、特に限定されないが、薄膜の平坦性及び成膜時間の観点から5nm以上150nm以下であることが好ましい。酸化物半導体層14の成膜方法としては、SnZn及びOやSnGaZn及びOを主たる構成元素とする酸化物半導体の多結晶焼結体をターゲットとして、気相成膜法を用いるのが好ましい。気相成膜法の中でも、スパッタリング法、パルスレーザー蒸着法PLD法が適している。さらに、量産性の観点から、スパッタリング法が好ましい。例えば、RFマグネトロンスパッタリング蒸着法により、真空度及び酸素流量を制御して成膜される。特に、SnGaZnの組成比が上記のような組成比となる酸化物半導体薄膜を、スパッタリング法を用いて成膜する方法としては、成膜した酸化物半導体薄膜中のSnGaZn組成比が上記のような組成比となるような複合酸化物ターゲットの単独スパッタであってもよく、SnGaZn又はこれらの単純酸化物若しくはこれらの複合酸化物ターゲットを組み合わせて用いた共スパッタであってもよい。酸化物半導体層14の抵抗率は、一般的に半導体として振舞う抵抗率であればよいが、特には、活性領域とする観点から、室温20°Cでの抵抗率が、1Ωcm以上1×106Ωcm以下であるのが好ましい。酸化物半導体層14の抵抗率を制御するためには、成膜時の成膜室内の酸素分圧を任意に制御する。成膜室内の酸素分圧を制御する手法としては、成膜室内に導入するO2ガス量を変化させる方法であってもよく、酸素ラジカルやオゾンガスの導入量を変化させる方法であってもよい。また、酸素ガス導入を停止させた場合でも抵抗が高い場合には、成膜室内の全ガス分圧を低くする手法や、H2やN2等の還元性ガスを導入する手法を用いてもよい。酸素分圧を高くすれば、酸化物半導体層14の導電率を低下抵抗率を上昇させることができ、酸素分圧を低くすれば、膜中の酸素欠陥を増加させて酸化物半導体層14の導電率を上昇抵抗率を低下させることができる。なお、本実施形態の抵抗率は、4端子法によって測定電流源:Keithley社製ソースメジャーユニットSMU237、電圧計:Keithley社製ナノボルトメータ2182Aを使用、一部は2端子法により測定した値である。酸化物半導体薄膜の成膜後は、デバイスに応じて当該薄膜をパターンニングして、酸化物半導体層14を形成する。パターンニングはフォトリソグラフィー及びエッチングにより行うことが出来る。具体的には、残存させる部分にフォトリソグラフィーによりレジストパターンを形成し、塩酸、硝酸、希硫酸、又は燐酸、硝酸及び酢酸の混合液等の酸溶液によりエッチングすることによりパターンを形成する。-酸化物中間層-酸化物半導体層14上には、酸化物中間層16を形成する。この酸化物中間層16は、酸化物半導体層14よりも抵抗率が高くされている。このため、酸化物半導体層14に容易にチャネルを形成することが出来る。また、このように、SnZn及びO、又はInGaZn及びOを主たる構成元素とする酸化物半導体層14と、ゲート絶縁膜22との間に、酸化物半導体層14よりも抵抗率が高い酸化物中間層16を設けることで、設けない場合に比べてオン電流及び移動度を向上させることができる。なお、このような効果は、IGZO膜からなる酸化物半導体層14と酸化物中間層16とを備えたTFTでは発生しない特有の効果である。酸化物中間層16は、酸化物を構成元素とするものであれば特に限定されないが、SnGaZn及びO又はInGaZn及びOを主たる構成元素とする。中でも、移動度を飛躍的に向上させるという観点から、InGaZn及びOを主たる構成元素とすることがより好ましい。なお、主たる構成元素とは、酸化物中間層16の全構成元素に対するSnGaZn及びO、又はInGaZn及びOの合計割合が98以上であることを意味するものとする。酸化物中間層16の膜厚は、平坦性及び成膜時間等の観点から1nm以上50nm以下であることが好ましく、5nm以上25nm以下であることがより好ましい。酸化物中間層16の成膜方法としては、SnGaZn及びO又はInGaZn及びOを主たる構成元素とする酸化物の多結晶焼結体をターゲットとして、気相成膜法を用いるのが好ましい。気相成膜法の中でも、スパッタリング法、パルスレーザー蒸着法PLD法が適している。さらに、量産性の観点から、スパッタリング法が好ましい。例えば、RFマグネトロンスパッタリング蒸着法により、真空度及び酸素流量を制御して成膜される。このような酸化物中間層16を、スパッタを用いて成膜する方法は、複合酸化物ターゲットの単独スパッタであってもよく、例えばGaZn又はこれらの単純酸化物もしくはこれらの複合酸化物を組み合わせた共スパッタであってもよい。また、酸化物中間層16は、上述したように酸化物半導体層14に比べて高抵抗とされており、例えば1×106Ωcm超とされている。酸化物中間層16の抵抗率制御は、成膜時の成膜室内の酸素分圧を任意に制御することで行うことが出来る。成膜室内の酸素分圧を制御する手法としては、成膜室内に導入するO2ガス量を変化させる方法であってもよく、酸素ラジカルやオゾンガスの導入量を変化させる方法であってもよい。成膜室内に導入するO2ガス量が同じであっても成膜時の全ガス分圧を高くすることで、より成膜室内の酸素分圧を高くすることが出来る。酸素分圧を高くすれば、酸化物中間層16の導電率を低下抵抗率を上昇させることができ、酸素分圧を低くすれば、膜中の酸素欠陥を増加させて酸化物中間層16の導電率を上昇抵抗率を低下させることができる。酸化物薄膜の成膜後、デバイスに応じて当該薄膜をパターンニングして酸化物中間層16を形成する。なお、上記記載はトップゲート構造の場合を説明しているが、ボトムゲート構造の場合では、パターンニングは酸化物半導体層14形成前に行うよりも、界面汚染の影響を除去するため、酸化物半導体層14と同時にパターンニングすることが好ましい。-ソースドレイン電極-酸化物中間層16の上にソースドレイン電極1820を形成するための導電膜を形成する。ソースドレイン電極は高い導電性を有するものを用い、例えばAlMoCrTaTiAuAu等の金属、Al-Nd、Ag合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫ITO、酸化亜鉛インジウムIZO等の金属酸化物導電膜等を用いて形成することが出来る。ソースドレイン電極1820としてはこれらの導電膜を単層構造又は2層以上の積層構造として用いることが出来る。ソースドレイン電極1820の形成は、例えば印刷方式、コーティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレーティング法等の物理的方式、CVD、プラズマCVD法等の化学的方式等の中から使用する材料との適性を考慮して適宜選択した方法に従って成膜する。成膜する導電膜の膜厚は、成膜性やエッチングやリフトオフ法によるパターンニング性、導電性等を考慮すると、10nm以上1000nm以下とすることが好ましく、50nm以上500nm以下とすることがより好ましい。次いで、成膜した導電膜をエッチング又はリフトオフ法により所定の形状にパターンニングし、ソース電極及びドレイン電極1820を形成する。この際、ソースドレイン電極1820に接続する配線を同時にパターンニングすることが好ましい。-ゲート絶縁膜-ソースドレイン電極1820及び配線を形成した後、ゲート絶縁膜22を形成する。ゲート絶縁膜22は、高い絶縁性を有するものが好ましく、例えばSiO2SiNxSiONAl2O3Y2O3Ta2O5HfO2等の絶縁膜、又はこれらの化合物を少なくとも二つ以上含む絶縁膜としてもよい。ゲート絶縁膜22は、印刷方式、コーティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレーティング法等の物理的方式、CVD、プラズマCVD法等の化学的方式等の中から使用する材料との適性を考慮して適宜選択した方法に従って成膜する。次に、ゲート絶縁膜22は、フォトリソグラフィー及びエッチングによって所定の形状にパターンニングを行う。なお、ゲート絶縁膜22は、リーク電流の低下及び電圧耐性の向上のための厚みを有する必要がある一方、ゲート絶縁膜の厚みが大きすぎると駆動電圧の上昇を招いてしまう。ゲート絶縁膜は材質にもよるが、ゲート絶縁膜の厚みは10nm以上10μm以下が好ましく、50nm以上1000nm以下がより好ましく、100nm以上400nm以下が特に好ましい。-ゲート電極-ゲート絶縁膜22を形成した後、ゲート電極24を形成する。ゲート電極24は、高い導電性を有するものを用い、例えばAlMoCrTaTiAuAu等の金属、Al-Nd、Ag合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫ITO、酸化亜鉛インジウムIZO等の金属酸化物導電膜等を用いて形成することが出来る。ゲート電極24としては、これらの導電膜を単層構造又は2層以上の積層構造として用いることが出来る。ゲート電極24は、例えば印刷方式、コーティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレーティング法等の物理的方式、CVD、プラズマCVD法等の化学的方式等の中から使用する材料との適性を考慮して適宜選択した方法に従って成膜する。成膜する導電膜の膜厚は成膜性、エッチングやリフトオフ法によるパターンニング性、導電性等を考慮すると、10nm以上1000nm以下とすることが好ましく、50nm以上500nm以下とすることがより好ましい。成膜後、導電膜をエッチング又はリフトオフ法により所定の形状にパターンニングし、ゲート電極24を形成する。この際、ゲート電極24及びゲート配線を同時にパターンニングすることが好ましい。-ポストアニール-ゲート電極24パターンニング後に、ポストアニール処理を施す。ただし、このポストアニール処理は酸化物半導体層14成膜後であれば、特に手順は限定せず、酸化物半導体成膜直後でもよければ電極、絶縁膜の成膜或いはパターンニングが全て終わった後に行ってもよい。ポストアニールの温度は、電気特性のバラツキを抑えるために100°C以上300°C未満であることが好ましく、可撓性基板を用いる場合を考慮すると、100°C以上200°C以下で行うことがより好ましい。100°C以上であれば、熱処理の効果を十分に発揮させることができる。300°C未満であれば、膜中の酸素欠損量を変化させることなく、TFTの特性を改善することが出来る。200°C以下であれば耐熱性の低い樹脂基板への適用が容易となる。また、ポストアニール中の雰囲気は不活性雰囲気又は酸化性雰囲気にすることが好ましい。還元性雰囲気中でポストアニールを施すと酸化物半導体層中の酸素が抜け、余剰キャリアが発生し、電気特性バラツキが起こり易い。さらに、ポストアニール雰囲気の湿度が極めて高い場合には膜中に水分が取り込まれ易く、電気特性のバラツキが起こり易くなるため、室温での相対湿度は50以下で行うことが好ましい。さらにまた、ポストアニール時間に特に限定はないが、膜温度が均一になるのに要する時間等を考慮し、少なくとも10分以上保持することが好ましい。以上の製造方法により、本発明の実施形態に係るトップゲート構造でトップコンタクト型のTFT10が作製される。この製造方法は、上記例示のうち一例を組み合わせでまとめると、例えば、SnZn及びO、又はSnGaZn及びOを主たる構成元素とし、前記構成元素の元素組成比をSn:Ga:Zn=a:b:cとした場合、前記元素組成比が、ab=2、且つ1≦a≦2、且つ1≦c≦11/2、且つc≧-7b/411/4を満たす酸化物半導体層を基板上に成膜する第一の工程と、前記酸化物半導体層上にInGa,Zn及びO、又はSnGa,Zn及びOを主たる構成元素とする酸化物中間層を成膜する第二の工程と、前記酸化物中間層上にゲート絶縁膜を形成する第三の工程と、前記第二の工程後又は前記第三の工程後に、100°C以上300°C未満の熱処理を施す第四の工程と、を有するTFTの製造方法である。ただし、本発明は、上述したように他の形態及び製造方法のTFTであってもよい。例えば、ボトムゲート構造では、基板上に形成されたゲート絶縁膜上にInGaZn及びO、又はSnGa,Zn及びOを主たる構成元素とする酸化物中間層を成膜する第一の工程と、前記酸化物中間層上にSnZn及びO、又はSnGaZn及びOを主たる構成元素とし、前記構成元素の元素組成比をSn:Ga:Zn=a:b:cとした場合、前記元素組成比が、ab=2、且つ1≦a≦2、且つ1≦c≦11/2、且つc≧-7b/411/4を満たす酸化物半導体層を成膜する第二の工程と、100°C以上300°C未満の熱処理を施す第三の工程と、をこの順に有するTFTの製造方法がある。2.応用以上で説明した本実施形態のTFTの用途には特に限定はないが、例えば電気光学装置例えば液晶表示装置、有機ELElectroLuminescence表示装置、無機EL表示装置等の表示装置、等における駆動素子、特に大面積デバイスに用いる場合に好適である。さらに本実施形態のTFTは、樹脂基板を用いた低温プロセスで作製可能なデバイスに特に好適であり、X線センサなどの各種センサ、MEMSとして、好適に用いられるものである。3.電気光学装置及びセンサ本実施形態の電気光学装置又はセンサは、前述の本発明のTFTを備えて構成される。電気光学装置の例としては、表示装置例えば液晶表示装置、有機EL表示装置、無機EL表示装置、等がある。センサの例としては、CCDChargeCoupledDevice又はCMOSComplementaryMetalOxideSemiconductor等のイメージセンサや、X線センサ等が好適である。本実施形態の電気光学装置又はセンサは、低い消費電力により良好な特性を示す。ここで言うところの特性とは、電気光学装置表示装置の場合には表示特性、センサの場合には感度特性を示す。以下、本発明によって製造される薄膜トランジスタを備えた電気光学装置又はセンサの代表例として、液晶表示装置、有機EL表示装置、X線センサについて説明する。4.液晶表示装置図2に、本発明の電気光学装置の一実施形態の液晶表示装置について、その一部分の概略断面図を示し、図3にその電気配線の概略構成図を示す。図2に示すように、本実施形態の液晶表示装置100は、図1Aに示したトップゲート構造でトップコンタクト型のTFT10と、TFT10のパッシベーション層102で保護されたゲート電極24上に画素下部電極104およびその対向上部電極106で挟まれた液晶層108と、各画素に対応させて異なる色を発色させるためのRGBカラーフィルタ110とを備え、TFT10の基板12側およびRGBカラーフィルタ110上にそれぞれ偏光板112a、112bを備えた構成である。また、図3に示すように、本実施形態の液晶表示装置100は、互いに平行な複数のゲート配線112と、該ゲート配線112と交差する、互いに平行なデータ配線114とを備えている。ここでゲート配線112とデータ配線114は電気的に絶縁されている。ゲート配線112とデータ配線114との交差部付近に、TFT10が備えられている。TFT10のゲート電極24は、ゲート配線112に接続されており、TFT10のソース電極18はデータ配線114に接続されている。また、TFT10のドレイン電極20はゲート絶縁膜22に設けられたコンタクトホール116を介してコンタクトホール116に導電体が埋め込まれて画素下部電極104に接続されている。この画素下部電極104は、接地された対向上部電極106とともにキャパシタ118を構成している。図2に示した本実施形態の液晶装置においては、トップゲート構造のTFT10を備えるものとしたが、本発明の表示装置である液晶装置において用いられるTFTはトップゲート構造に限定されることなく、ボトムゲート構造のTFTであってもよい。本発明により製造されるTFTは、高い移動度を有するため、低消費電力で且つ高品位な表示が可能となる。特に、面内均一性、安定性、信頼性が非常に高いことから、大画面の液晶表示装置の製造に適している。また、低温でのアニール処理によって十分な特性を有するTFTを作製することができるため、基板としては樹脂基板プラスチック基板を用いることができる。従って、本発明によれば、大面積で均一、安定なフレキシブルな液晶表示装置を提供することができる。5.有機EL表示装置図4に、本発明の電気光学装置の一実施形態のアクティブマトリックス方式の有機EL表示装置について、その一部分の概略断面図を示し、図5に電気配線の概略構成図を示す。有機EL表示装置の駆動方式には、単純マトリックス方式とアクティブマトリックス方式の2種類がある。単純マトリックス方式は低コストで作製できるメリットがあるが、走査線を1本ずつ選択して画素を発光させることから、走査線数と走査線あたりの発光時間は反比例する。そのため高精細化、大画面化が困難となっている。アクティブマトリックス方式は画素ごとにトランジスタやキャパシタを形成するため製造コストが高くなるが、単純マトリックス方式のように走査線数を増やせないという問題はないため高精細化、大画面化に適している。本実施形態のアクティブマトリックス方式の有機EL表示装置200は、図1Aに示したトップゲート構造のTFT10が、パッシベーション層202を備えた基板12上に、駆動用TFT204およびスイッチング用TFT206として備えられ、該TFT204および206上に下部電極208および上部電極210に挟まれた有機発光層212からなる有機EL発光素子214を備え、上面もパッシベーション層216により保護された構成となっている。また、図5に示すように、本実施形態の有機EL表示装置200は、互いに平行な複数のゲート配線220と、該ゲート配線220と交差する、互いに平行なデータ配線222および駆動配線224とを備えている。ここで、ゲート配線220とデータ配線222、駆動配線224とは電気的に絶縁されている。スイッチング用TFT10bのゲート電極24は、ゲート配線220に接続されており、スイッチング用TFT10bのソース電極18はデータ配線222に接続されている。また、スイッチング用TFT10bのドレイン電極20は駆動用TFT10のゲート電極24に接続されるとともに、キャパシタ226を用いることで駆動用TFT10aをオン状態に保つ。駆動用TFT10aのソース電極18は駆動配線224に接続され、ドレイン電極20は有機EL発光素子214に接続される。図4に示した本実施形態の有機EL装置においては、トップゲート構造のTFT10aおよび10bを備えるものとしたが、本発明の表示装置である有機EL装置において用いられるTFTは、トップゲート構造に限定されることなく、ボトムゲート構造のTFTであってもよい。本発明により製造されるTFTは、高い移動度を有するため、低消費電力で且つ高品位な表示が可能となる。特に、面内均一性、安定性、信頼性が非常に高いことから、大画面の有機EL表示装置の製造に適している。また、低温でのアニール処理によって十分な特性を有するTFTを作製することができるため、基板としては樹脂基板プラスチック基板を用いることができる。従って、本発明によれば、大面積で均一、安定なフレキシブルな有機EL表示装置を提供することができる。なお、図4に示した有機EL表示装置において、上部電極210を透明電極としてトップエミッション型としてもよいし、下部電極208およびTFTの各電極を透明電極とすることによりボトムエミッション型としてもよい。6.X線センサ図6に、本発明のセンサの一実施形態であるX線センサについて、その一部分の概略断面図を示し、図7にその電気配線の概略構成図を示す。図6は、より具体的にはX線センサアレイの一部を拡大した概略断面図である。本実施形態のX線センサ300は基板12上に形成されたTFT10およびキャパシタ310と、キャパシタ310上に形成された電荷収集用電極302と、X線変換層304と、上部電極306とを備えて構成される。TFT10上にはパッシベーション膜308が設けられている。キャパシタ310は、キャパシタ用下部電極312とキャパシタ用上部電極314とで絶縁膜316を挟んだ構造となっている。キャパシタ用上部電極314は絶縁膜316に設けられたコンタクトホール318を介し、TFT10のソース電極18およびドレイン電極20のいずれか一方図6においてはドレイン電極20と接続されている。電荷収集用電極302は、キャパシタ310におけるキャパシタ用上部電極314上に設けられており、キャパシタ用上部電極314に接している。X線変換層304はアモルファスセレンからなる層であり、TFT10およびキャパシタ310を覆うように設けられている。上部電極306はX線変換層304上に設けられており、X線変換層304に接している。図7に示すように、本実施形態のX線センサ300は、互いに平行な複数のゲート配線320と、ゲート配線320と交差する、互いに平行な複数のデータ配線322とを備えている。ここでゲート配線320とデータ配線322は電気的に絶縁されている。ゲート配線320とデータ配線322との交差部付近に、TFT10が備えられている。TFT10のゲート電極24は、ゲート配線320に接続されており、TFT10のソース電極18はデータ配線322に接続されている。また、TFT10のドレイン電極20は電荷収集用電極302に接続されており、さらにこの電荷収集用電極302は、キャパシタ310に接続されている。本実施形態のX線センサ300において、X線は図6中、上部上部電極306側から照射され、X線変換層304で電子-正孔対を生成する。このX線変換層304に上部電極306によって高電界を印加しておくことにより、生成した電荷はキャパシタ310に蓄積され、TFT10を順次走査することによって読み出される。本実施形態のX線センサ300は、移動度及びオン電流が高く、感度特性に優れたTFT10を備えるため、S/Nが高く、大画面化に適している。また、感度特性に優れているため、X線デジタル撮影装置に用いた場合に広ダイナミックレンジの画像が得られる。特に本実施形態のX線デジタル撮影装置は、静止画撮影のみ可能なものではなく、動画による透視と静止画の撮影が1台で行えるX線デジタル撮影装置に用いるのが好適である。さらにTFT10における酸化物半導体層14が非晶質である場合には均一性に優れた画像が得られる。なお、図6に示した本実施形態のX線センサにおいては、トップゲート構造のTFTを備えるものとしたが、本発明のセンサにおいて用いられるTFTはトップゲート構造に限定されることなく、ボトムゲート構造のTFTであってもよい。以下に実施例を説明するが、本発明はこれら実施例により何ら限定されるものではない。酸化物半導体層としてSnZn及びO、又はSnGaZnOを主たる構成元素したSGZO膜を用いたTFTにおいて、酸化物中間層の有無、当該酸化物中間層の種類を変えてTFT特性評価を行った。図8Aは実施例及び比較例のTFTの平面図であり、図8Bは図8Aに示すTFTのA-A線矢視断面図である。図8A及び図8Bに示すように、実施例1~4では、基板として熱酸化膜504付p型Si基板5021inch角×1mmt、厚み:525μmt、熱酸化膜SiO2:100nmtを用い、熱酸化膜504をゲート絶縁膜として用いる簡易型のTFT500を作製した。具体的には、熱酸化膜付p型Si基板502上に、成膜時到達真空度:6×10-6Pa及び成膜時圧力:4.4×10-1Paの条件の下、以下表1に示すように、実施例毎にその他の条件を変えて酸化物中間層506を厚み5nmとしてスパッタ成膜した。その後、成膜時到達真空度及び成膜時圧力を同一としたまま連続して酸化物半導体層508としてのSGZO膜を、厚み50nm、縦横幅3mm×4mmとしてスパッタ成膜した。続いて、雰囲気を制御可能な電気炉にて、ポストアニール処理を施した。ポストアニール雰囲気はAr:160sccm、O2:40sccmとし、10°C/minで200°Cまで昇温、200°Cで10分保持後、炉冷で室温まで冷却を行った。なお、各スパッタ成膜では、メタルマスクを用いてパターン成膜している。また、同じ条件で成膜、ポストアニール処理を施し作製した成膜試料について、広がり抵抗測定を実施し、酸化物半導体層508の抵抗率が、酸化物中間層506の抵抗率よりも低いことを確認した。その後、酸化物中間層506SGZO膜上にソースドレイン電極510512をスパッタにより成膜した。ソースドレイン電極510512の成膜はメタルマスクを用いたパターン成膜にて作製し、Tiを10nm成膜後、Auを40nm成膜した。ソースドレイン電極510512のサイズは各々1mm角とし、電極間距離は0.2mmとした。以上の方法により、実施例1~4のTFTを作製した。一方、比較例1~3のTFTとして、実施例1~4のTFT500において酸化物中間層506を設けない構成のTFTを作製した。なお、酸化物中間層506に関するもの以外の製造方法及び条件は実施例1~4と同一である。以下に、上述した各実施例及び各比較例の製造条件を表1に示す。上記で得られた実施例1~4及び比較例1~3のTFTについて、半導体パラメータアナライザー4156Cアジレントテクノロジー社製を用い、トランジスタ特性Vg-Id特性及びオン電流、移動度μの測定を行った。なお、Vg-Id特性の測定は、ドレイン電圧Vdを5Vに固定し、ゲート電圧Vgを-15V~40Vの範囲内で変化させ、各ゲート電圧Vgにおけるドレイン電流Idを測定することにより行った。また、オン電流Ionは、得られたVg-Id特性からVg=20VでのIdとした。図9は、実施例12及び比較例1のTFTにおけるVg-Id特性を示す図である。表2は、実施例12及び比較例1のTFTにおける各特性をまとめた表である。なお、表中のIonはオン電流を意味し、μは移動度を意味する。図9及び表2に示すように、酸化物中間層506を設けていない比較例1のTFTに比べて酸化物中間層506を設けた実施例12のTFTは、オン電流が増大していることがわかる。移動度も比較例1のTFTに比べて、実施例12のTFTの方が増大していることがわかる。以上により、SnGnZn及びOSn:Ga:Zn=1:1:1であり、Oについては不定比量を主たる構成元素とする酸化物半導体層508と、ゲート絶縁膜熱酸化膜504との間に、酸化物半導体層508よりも抵抗率が高い酸化物中間層506を設けると、設けない場合に比べてオン電流及び移動度が向上していることを見出した。また、酸化物中間層506がない比較例1のTFT、及び酸化物中間層506をSGZOとした実施例2のTFTに比べて、酸化物中間層506をIGZOとした実施例1のTFTは、移動度が格段に向上していることを見出した。図10は、実施例3及び比較例2のTFTにおけるVg-Id特性を示す図である。表3は、実施例3及び比較例2のTFTにおける各特性をまとめた表である。図10及び表3に示すように、酸化物中間層506を設けていない比較例2のTFTに比べて酸化物中間層506を設けた実施例3のTFTはオン電流が増大していることがわかる。移動度も比較例2のTFTに比べて、実施例3のTFTの方が増大していることがわかる。以上により、実施例3では、実施例12に比べて酸化物半導体層508の組成比Zn組成比を変えているが、この場合でも、SnGnZn及びOSn:Ga:Zn=1:1:5.5であり、Oについては不定比量を主たる構成元素とする酸化物半導体層508と、ゲート絶縁膜熱酸化膜504との間に、酸化物半導体層508よりも抵抗率が高い酸化物中間層506を設けると、設けない場合に比べてオン電流及び移動度が向上していることを見出した。図11は、実施例4及び比較例3のVg-Id特性を示す図である。表4は、実施例4及び比較例3のTFTにおける各特性をまとめた表である。図11及び表4に示すように、酸化物中間層506を設けていない比較例3に比べて酸化物中間層506を設けた実施例4はオン電流が増大していることがわかる。移動度も比較例3のTFTに比べ、実施例4のTFTの方が増大していることがわかる。以上により、実施例4では、実施例12に比べて酸化物半導体層508の組成比を全て変えているが、この場合でも、SnZn及びOSn:Ga:Zn=2.0:0:5.5であり、Oについては不定比量を主たる構成元素とする酸化物半導体層508と、ゲート絶縁膜熱酸化膜504との間に、酸化物半導体層508よりも抵抗率が高い酸化物中間層506を設けると、設けない場合に比べてオン電流及び移動度が向上していることを見出した。次に、酸化物半導体層508をSGZO膜からIGZO膜に変えた場合に、酸化物中間層506を設けると、設けない場合に比べてオン電流及び移動度が向上するか否かを評価した。この評価のために、上記同様の方法で比較例4~6のTFTを作製した。以下、比較例4~6の製造条件を表5に示す。上記で得られた比較例4~6のTFTについて、半導体パラメータアナライザー4156Cアジレントテクノロジー社製を用い、トランジスタ特性Vg-Id特性及び移動度μの測定を行った。図12は、比較例4~6のVg-Id特性を示す図である。表6は、比較例4~6のTFTにおける各特性をまとめた表である。図12及び表6に示すように、酸化物中間層506を設けていない比較例4のTFTに比べて酸化物中間層506を設けた比較例5,6のTFTは、オン電流はほぼ変化していないことがわかる。移動度は、酸化物中間層506を設けていない比較例4に比べて酸化物中間層506を設けた比較例5,6は低下していることがわかる。以上により、IGZO膜からなる酸化物半導体層508の場合には、SGZO膜からなる酸化物半導体層508の場合と異なり、酸化物中間層506を設けても、設けない場合に比べてオン電流はほぼ変化せず、移動度はむしろ低下することを見出した。なお、上記各実施例および比較例における酸化物半導体層508及び酸化物中間層506のカチオン組成比は成膜後の膜の組成比を示すものである。成膜後の膜の組成比は、蛍光X線分析装置Panalytical製Axiosを用いて評価した。また、各例のいずれの酸化物半導体層508及び酸化物中間層506についても、X線回折測定の結果、結晶構造を示すピークが確認されず、いずれも非晶質であった。"