"基板上に絶縁体膜を形成する工程と、前記絶縁体膜上に密着層を積層する工程と、前記密着層上に下部電極を形成する工程と、有機バリウム化合物、有機ストロンチウム化合物及びチタンアルコキシドを、モル比がBa:Sr:Ti=1-x:x:yとなるように有機溶媒中に溶解してなるBa1xSrxTiyO3薄膜形成用組成物を前記下部電極上に塗布して乾燥し、塗膜を形成する工程と、前記塗膜が形成された基板を焼成することにより誘電体薄膜を形成する工程と、前記誘電体薄膜上に上部電極を形成する工程とを含む薄膜キャパシタの製造方法において、前記下部電極を形成した後に300°Cよりも高い温度のアニール処理を行わずに、前記組成物を前記下部電極上に塗布し、前記乾燥は室温~500°Cの範囲内の所定の温度で行い、前記焼成は前記乾燥温度よりも高い500~800°Cの範囲内の所定の温度で行い、前記塗布から焼成までの工程は前記塗布から焼成までの工程を1回又は2回以上行うか或いは前記塗布から乾燥までの工程を2回以上行った後、焼成を1回行い、初回の焼成後に形成される誘電体薄膜の厚さは20~600nmにすることを特徴とする薄膜キャパシタの製造方法。下部電極の厚さと初回の焼成後に形成される誘電体薄膜の厚さの比下部電極の厚さ/誘電体薄膜の厚さを0.10~15.0の範囲とする請求項1記載の薄膜キャパシタの製造方法。請求項1又は2記載の製造方法に用いられる支持体であって、前記支持体は、基板と、前記基板上に形成された絶縁体膜と、前記絶縁体膜上に密着層を介して形成された下部電極とを有し、前記下部電極中の平均結晶粒径が100nm以下であり、かつ111面、001面又は110面に優先配向し、前記下部電極の残留応力が-2000~-100MPaであり、前記下部電極の厚さが50~600nmである支持体。請求項1又は2記載の製造方法により得られた薄膜キャパシタを備えた電子デバイス。上記従来の特許文献2,3に示された技術は、薄膜キャパシタを製造する際に用いられる材料を改善することに依拠する。即ち、材料の改善によって、従来よりも低い焼成温度での誘電体薄膜の形成を可能とし、従来の高温焼成によって生じていた亀裂や気泡に起因するリーク電流特性、絶縁耐圧特性の低下を抑えるというものである。また、ヒロックについても、誘電体薄膜の成膜プロセスにおける焼成温度が高いほど発生し易いという事実が明らかになっているため、低温焼成による誘電体薄膜の形成が可能であればヒロックの抑制効果もある程度期待できると考えられる。一方、本発明者らは、ヒロックを発生させる要因が、必ずしも、この誘電体薄膜の成膜プロセスのみに存在するのではなく、上述した下部電極形成後のアニール処理等、他のプロセスにおいてもその要因が存在する可能性があるという観点に基づき本発明に至った。本発明の目的は、誘電体薄膜の成膜プロセス以外にも存在するヒロックの発生要因を解明し、その際の条件を制御することでヒロックを抑制し、リーク電流特性及び絶縁耐圧特性に優れた薄膜キャパシタを製造する方法を提供することにある。本発明の別の目的は、ヒロックの発生が少なく、リーク電流特性及び絶縁耐圧特性に優れた薄膜キャパシタ及び該薄膜キャパシタを備えた電子デバイスを提供することにある。本発明の第1の観点は、基板上に絶縁体膜を形成する工程と、絶縁体膜上に密着層を積層する工程と、密着層上に下部電極を形成する工程と、有機バリウム化合物、有機ストロンチウム化合物及びチタンアルコキシドを、モル比がBa:Sr:Ti=1-x:x:yとなるように有機溶媒中に溶解してなるBa1xSrxTiyO3薄膜形成用組成物を下部電極上に塗布して乾燥し、塗膜を形成する工程と、塗膜が形成された基板を焼成することにより誘電体薄膜を形成する工程と、誘電体薄膜上に上部電極を形成する工程とを含む薄膜キャパシタの製造方法において、下部電極を形成した後に300°Cよりも高い温度のアニール処理を行わずに、組成物を下部電極上に塗布し、乾燥は室温~500°Cの範囲内の所定の温度で行い、焼成は乾燥温度よりも高い500~800°Cの範囲内の所定の温度で行い、塗布から焼成までの工程は塗布から焼成までの工程を1回又は2回以上行うか或いは塗布から乾燥までの工程を2回以上行った後、焼成を1回行い、初回の焼成後に形成される誘電体薄膜の厚さは20~600nmにすることを特徴とする。本発明の第2の観点は、第1の観点に基づく発明であって、更に下部電極の厚さと初回の焼成後に形成される誘電体薄膜の厚さの比下部電極の厚さ/誘電体薄膜の厚さを0.10~15.0の範囲とすることを特徴とする。本発明の第3の観点は、第1又は第2の観点の製造方法に用いられる支持体であって、支持体は、基板と、基板上に形成された絶縁体膜と、絶縁体膜上に密着層を介して形成された下部電極とを有し、下部電極中の平均結晶粒径が100nm以下であり、かつ111面、001面又は110面に優先配向し、下部電極の残留応力が-2000~-100MPaであり、下部電極の厚さが50~600nmである支持体である。本発明の第4の観点は、第1又は第2の観点の製造方法により得られた薄膜キャパシタを備えた電子デバイスである。本発明の第1の観点の製造方法では、下部電極を形成した後に300°Cよりも高い温度のアニール処理を行わずに、組成物を下部電極上に塗布し、乾燥は室温~500°Cの範囲内の所定の温度で行い、焼成は乾燥温度よりも高い500~800°Cの範囲内の所定の温度で行い、塗布から焼成までの工程は塗布から焼成までの工程を1回又は2回以上行うか或いは塗布から乾燥までの工程を2回以上行った後、焼成を1回行い、初回の焼成後に形成される誘電体薄膜の厚さは20~600nmにする。これにより、ヒロックの発生を抑制し、リーク電流特性及び絶縁耐圧特性に優れた薄膜キャパシタを製造することができる。本発明の第3の観点の支持体は、下部電極中の平均結晶粒径が100nm以下であり、かつ111面、001面又は110面に優先配向し、下部電極の残留応力が-2000~-100MPaであり、下部電極の厚さが50~600nmであるため、本発明の第1又は第2の観点の製造方法に好適に用いることができる。本発明の第4の観点の電子デバイスは、本発明の製造方法により得られたリーク電流特性及び絶縁耐圧特性に優れた長寿命の薄膜キャパシタを備えるため、デバイスとしての長寿命化が図れる。次に本発明を実施するための形態を図面に基づいて説明する。本発明の薄膜キャパシタの製造方法では、先ず、図1に示すように基板11上に絶縁体膜12を形成する。基板11としては、Si基板等が挙げられ、絶縁体膜12には、例えばこのSi基板表面に酸化性ガス雰囲気下、ドライ酸化又はウェット酸化を施すことにより形成された熱酸化膜SiO2等が挙げられる。次に、上記絶縁体膜12上に密着層13を積層する。密着層13としては、Ti、Ta等の酸化親和性が高い金属薄膜又はそれらの酸化物を用いることができる。通常、この密着層13は、上記Ti等の金属薄膜をスパッタリング法等により成膜した後、密着性を高めるために600~800°Cで1~60分間熱処理することにより、金属酸化物の状態にしておく。密着層13の厚さは、10~50nmの範囲が好ましい。なお、密着層13は、後述の下部電極14とその下層との接着が十分であれば、特に設けなくてもよい。次いで、上記密着層13上に下部電極14を形成する。下部電極14の形成には、熱処理による酸化反応を起こしにくいPt、Ru又はIr等の貴金属材料が好適に用いられ、スパッタリング法、真空蒸着法等の気相成長法や、電極用ペーストを用いたスクリーン印刷法、スプレー法又は液滴吐出法等の種々の方法によって形成することができる。本発明の製造方法では、成膜後の良好な表面平滑性を得る理由から、スパッタリング法が好ましい。下部電極14の厚さは、キャパシタを搭載するデバイスの種類によっても異なるが、50~600nmとするのが好ましい。下限値未満では膜が島状に形成されてしまい、平面方向に連続的な膜を得るのが難しく、上限値を越えると材料コストの面から好ましくない。以上の工程によって得られる基板11と、基板11上に形成された絶縁体膜12と、絶縁体膜12上に密着層13を介して形成された下部電極14とを有する支持体20は、具体的にはPt/Ti/SiO2/Si、Pt/TiO2/SiO2/Si、Pt/IrO/Ir/SiO2/Si、Pt/TiN/SiO2/Si、Pt/Ta/SiO2/Si、Pt/Ir/SiO2/Siの積層構造の例に示される。本発明の薄膜キャパシタの製造方法において、この支持体20は、下部電極14中の平均結晶粒径が、100nm以下であることが好ましい。それは下部電極14における良好な表面平滑性を得るためである。ここで、本明細書中、平均結晶粒径は、走査型顕微鏡SEMにより観察し、測定される値である。また、111面、001面又は110面に優先配向する結晶配向性を有するのが好ましい。結晶配向性は、成膜温度や成膜速度等の成膜条件を最適化することによって、所望の面に優先配向させることができる。また、ヒロックの発生を抑制するために、下部電極14の残留応力が-2000~-100MPaであるものが好ましい。下部電極14の残留応力は、上記結晶配向性と同様、成膜条件を最適化することによって、上記範囲内に調整することができる。次に、上記下部電極14の形成に続いて、薄膜形成用組成物の塗布を行うが、本発明の製造方法では、下部電極14の形成後、300°Cよりも高い温度のアニール処理を行わずに、下部電極14上に薄膜形成用組成物を塗布する。ここで300°Cよりも高い温度のアニール処理を行わずとは、アニール処理を全く行わないか、又は300°C以下のアニール処理を行うことを意味する。通常、下部電極14を形成した後は、上述のように、密着層13と下部電極14との密着性を向上させる目的で、或いは後述する誘電体薄膜16を形成する際の焼成時に発生する亀裂を抑制するため、下部電極14の残留応力を低減させる目的で、所定の温度によりアニール処理を行う。しかしながら、ここでのアニール処理は、下部電極14の表面が剥き出しの状態であって上からの押さえ付け効果が皆無であることから、ヒロックの発生を促進させる原因になると考えられる。そのため、本発明では、後述の誘電体薄膜16の成膜プロセスにおける焼成において、このアニール処理を兼ねることにより、ヒロックの発生を抑制している。ここでのアニール処理を行った場合に、ヒロックの発生を促進させる処理温度は300°Cよりも高い温度である。薄膜形成用組成物としては、有機バリウム化合物、有機ストロンチウム化合物及びチタンアルコキシドを、モル比がBa:Sr:Ti=1-x:x:yとなるように有機溶媒中に溶解してなるBa1xSrxTiyO3薄膜形成用組成物が挙げられる。高い比誘電率を得るため、組成物中のモル比は、即ちx値及びy値は、0.2<x<0.6、かつ0.9<y<1.1の範囲にするのが好ましい。有機バリウム化合物及び有機ストロンチウム化合物は、一般式CnH2n1COOHただし、3≦n≦7で表されるカルボン酸の金属塩であって、次の式1の構造をとり得るカルボン酸塩を用いるのが好ましい。ただし、式1において、R1~R6は水素、メチル基又はエチル基であり、MはBa又はSrである。薄膜形成用組成物の塗布については、スピンコーティング法、ディップコーティング法又はスプレーコーティング法等の従来からの塗布法を好適に用いることができるが、膜厚の調整が容易であることから、スピンコーティング法が特に好ましい。上記薄膜形成用組成物を下部電極14上に塗布した後、これを乾燥し、塗膜を形成する。次いで、塗膜が形成された基板11を焼成することにより誘電体薄膜16を形成する。乾燥は、大気圧雰囲気下、室温~500°Cの範囲内の所定の温度で行う。乾燥の際の所定の温度が上限値を越えると、膜密度の面において不具合を生じる。また、焼成は乾燥温度よりも高い500~800°Cの範囲内の所定の温度で行う。焼成温度が下限値未満では、形成される誘電体薄膜16の結晶化が不十分になる。一方、焼成温度が上限値を越えると、電極を劣化させる不具合が生じる。このうち、好ましい焼成温度は、550~750°Cの範囲内の所定の温度である。また、焼成温度までの昇温速度は50~800°C/分の範囲内とするのが好ましく、焼成温度での保持時間は1~120分の範囲内が好ましい。焼成後に形成される誘電体薄膜16の総厚は、好ましくは100~600nmである。下部電極14上に上記所望の厚さの誘電体薄膜16を形成するに際し、本発明では、次の第1~第3の実施の形態のいずれかにより形成する。第1の実施の形態は、上記塗布から焼成までの工程を1回で行って形成する方法である。この形態では、第2及び第3の実施の形態と比較して、工程を短縮できるという利点がある。第2の実施の形態は、上記塗布から焼成までの工程を2回以上行って形成する方法である。この形態では、第1及び第3の実施の形態と比較して、誘電体薄膜16の表面に発生する亀裂を抑制することができる。第3の実施の形態は、上記塗布から乾燥までの工程を2回以上行った後、焼成を1回行い形成する方法である。この形態では、第1の実施の形態と比較して、より厚い膜を形成しやすいという利点がある。また、高温による焼成を1回のみ行うため、生産コストの面で優れる。上記いずれの形態においても、初回の焼成後に形成される誘電体薄膜の厚さは20~600nmの範囲内になるように形成する。このように、初回の焼成によって形成される誘電体薄膜16の厚さをある程度厚みのある厚さに形成することによって、比較的硬質の材料で形成される誘電体薄膜16による下部電極14の押さえ付け効果により、ヒロックの発生を抑制することができる。初回の焼成後に形成される誘電体薄膜16の厚さが20nm未満では、ヒロックの発生を抑制する効果が十分に得られない。一方、上限値を越えると、最終的に得られる誘電体薄膜16の厚さが厚くなり、静電容量低下のため、デバイスの小型化又は高集積化が不十分となる。上記範囲のうち、塗布から焼成までの工程を1回で行って誘電体薄膜16を形成する第1の実施の形態、及び塗布から乾燥までの工程を2回以上行った後、焼成を1回行って誘電体薄膜16を形成する第3の実施の形態では、初回の焼成後に形成される誘電体薄膜16の厚さは、上述した誘電体薄膜16の総厚の好ましい範囲に等しく、100~600nmの範囲内とするのが好ましい。一方、塗布から焼成までの工程を2回以上行って形成する第2の実施の形態では、最終的に得られる誘電体薄膜16の厚さを考慮して、初回の焼成後に形成される誘電体薄膜16の厚さは20~300nmの範囲内にするのが好ましい。更に、下部電極14の厚さと初回の焼成後に形成される誘電体薄膜16の厚さの比下部電極の厚さ/誘電体薄膜の厚さを0.10~15.0の範囲とするのが好ましい。厚さの比をこの範囲にすれば、上記誘電体薄膜16による下部電極14の押さえ付け効果により、ヒロックの発生を十分に抑制することができる。このうち、焼成を1回のみ行う第1及び第3の実施の形態では、下部電極14の厚さと初回の焼成後に形成される誘電体薄膜16の厚さの比は、下部電極14の厚さと誘電体薄膜16の総厚の比下部電極の厚さ/誘電体薄膜の厚さに等しく、0.50~6.0の範囲とするのが特に好ましい。一方、焼成を2回以上行って形成する第2の実施の形態では、0.50~10.0の範囲とするのが特に好ましい。上記誘電体薄膜16の形成に続いて、誘電体薄膜16上に上部電極17を形成し、薄膜キャパシタ10を得ることができる。この上部電極17も、上記下部電極14の形成に用いた貴金属材料が好適に用いられ、上記種々の方法によって形成することができるが、成膜後の良好な表面平滑性を得る理由から、スパッタリング法により形成するのが好ましい。以上の工程により製造された薄膜キャパシタ10は、下部電極14に発生するヒロックは1平方ミリメートル当り好ましくは2000個以下、更に好ましくは500個以下に抑えられる。これにより、上部電極17及び下部電極14間に生じる短絡を防止できると同時にリーク電流特性、絶縁耐圧特性の低下も阻止することができる。なお、上述した薄膜キャパシタ10の構成は、薄膜キャパシタの基本的な構造を示すものであり、この例に示す構成に限定されるものではない。本発明の製造方法により得られた薄膜キャパシタ10は、リーク電流特性及び絶縁耐圧特性に優れ、DRAM、FeRAM、RF回路、焦電型赤外線検出素子、圧電素子、電気光学素子、アクチュエータ、共振子、超音波モータ又はLCノイズフィルタ素子等の電子デバイスに好適に用いることができる。そして、この薄膜キャパシタ10を備える電子デバイスは、長寿命である点で優れる。次に本発明の実施例を比較例とともに詳しく説明する。<実施例1>先ず、図1に示すように、基板11上に絶縁体膜12を形成した。具体的には、厚さ500μmのSi基板を酸化性ガスの乾燥した雰囲気下、熱処理することにより、厚さ500nmのSiO2膜を形成した。次に、上記SiO2膜上に、スパッタリング法により金属Ti膜を成膜し、700°Cの温度で1分間熱処理することにより、厚さ30nmの密着層13を形成した。次に、Ptを貴金属材料として用い、スパッタリング法により、上記密着層13上に厚さ100nmの下部電極14を形成した。下部電極14における結晶配向性は111面に優先配向するように形成した。また、下部電極14の平均結晶粒径は40nmとなるように調整した。これにより、基板11と、基板11上に形成された絶縁体膜12と、絶縁体膜12上に密着層13を介して形成された下部電極14とから構成される支持体20を得た。続いて、有機バリウム化合物、有機ストロンチウム化合物及びチタンアルコキシドを、Ba、Sr、Tiのモル比が70:30:100となるように有機溶媒中に溶解して薄膜形成用組成物を調製した。この薄膜形成用組成物を、上記得られた支持体20、即ち下部電極14上に、アニール処理を行わずに、スピンコーティング法により塗布し、350°Cで5分間維持して乾燥し塗膜を形成した。更に、塗膜が形成された基板11を、昇温速度60°C/分で700°Cまで昇温させ、この温度焼成温度で5分間維持することにより、誘電体薄膜16を形成した。なお、上記薄膜形成用組成物の塗布から焼成までの工程は初回を含めて計3回繰り返し行い、初回の焼成後の厚さは50nmとし、2回目以降の各回の焼成後の厚さはそれぞれ125nmとし、総厚は300nmとした。次いで、形成した誘電体薄膜16上に、メタルマスクを用いて厚さ100nm、約250×250μm角のPt上部電極17をスパッタリング法にて形成することにより、薄膜キャパシタ10を得た。この薄膜キャパシタを実施例1とした。<実施例2>厚さが200nmであり、残留応力が次の表1に示す値の下部電極上に誘電体薄膜を形成したこと以外は実施例1と同様に薄膜キャパシタを得た。この薄膜キャパシタを実施例2とした。<実施例3>厚さが300nmであり、平均結晶粒径及び残留応力が次の表1に示す値の下部電極上に、誘電体薄膜を形成したこと以外は実施例1と同様に薄膜キャパシタを得た。この薄膜キャパシタを実施例3とした。<実施例4>厚さが500nmであり、平均結晶粒径及び残留応力が次の表1に示す値の下部電極上に、誘電体薄膜を形成したこと以外は実施例1と同様に薄膜キャパシタを得た。この薄膜キャパシタを実施例4とした。<実施例5>残留応力が、次の表1に示す値であり、結晶配向性が001面に優先配向する下部電極上に、誘電体薄膜を形成したこと以外は実施例3と同様に薄膜キャパシタを得た。この薄膜キャパシタを実施例5とした。<実施例6>平均結晶粒径及び残留応力が次の表1に示す値であり、結晶配向性が110面に優先配向する下部電極上に、誘電体薄膜を形成したこと以外は実施例3と同様に薄膜キャパシタを得た。この薄膜キャパシタを実施例6とした。<実施例7>初回の焼成後の誘電体薄膜の厚さを30nmとし、総厚を280nmとしたこと以外は実施例3と同様に薄膜キャパシタを得た。この薄膜キャパシタを実施例7とした。<実施例8>薄膜形成用組成物の塗布から焼成までの工程を1回で行い、初回の焼成後の誘電体薄膜の厚さ、即ち総厚を360nmとしたこと以外は実施例3と同様に薄膜キャパシタを得た。この薄膜キャパシタを実施例8とした。<実施例9>初回の焼成後の誘電体薄膜の厚さを20nmとし、総厚を395nmとしたこと以外は実施例3と同様に薄膜キャパシタを得た。この薄膜キャパシタを実施例9とした。<実施例10>初回の焼成後の誘電体薄膜の厚さを100nmとし、総厚を350nmとしたこと以外は実施例3と同様に薄膜キャパシタを得た。この薄膜キャパシタを実施例10とした。<実施例11>初回の焼成後の誘電体薄膜の厚さを200nmとし、総厚を325nmとしたこと以外は実施例3と同様に薄膜キャパシタを得た。この薄膜キャパシタを実施例11とした。<実施例12>薄膜形成用組成物の塗布から焼成までの工程を1回で行い、初回の焼成後の誘電体薄膜の厚さ、即ち総厚を600nmとしたこと以外は実施例3と同様に薄膜キャパシタを得た。この薄膜キャパシタを実施例12とした。<比較例1>下部電極を形成した後、薄膜形成用組成物を塗布する前に700°Cで1分間アニール処理を行ったこと、また、平均結晶粒径及び残留応力が次の表1に示す値の下部電極上に、誘電体薄膜を形成したこと以外は実施例3と同様に薄膜キャパシタを得た。この薄膜キャパシタを比較例1とした。<比較例2>初回の焼成後の誘電体薄膜の厚さを10nm、2回目以降の各回の焼成後の厚さをそれぞれ100nm、総厚を310nmとし、薄膜形成用組成物の塗布から焼成までの工程を初回を含めて計4回繰り返し行ったこと以外は実施例3と同様に薄膜キャパシタを得た。この薄膜キャパシタを比較例2とした。<比較例3>初回の焼成後の誘電体薄膜の厚さを6nm、2回目以降の各回の焼成後の厚さをそれぞれ100nm、総厚を306nmとし、薄膜形成用組成物の塗布から焼成までの工程を初回を含めて計4回繰り返し行ったこと以外は実施例1と同様に薄膜キャパシタを得た。この薄膜キャパシタを比較例3とした。<比較試験及び評価>実施例1~12及び比較例1~3で得られた支持体又は薄膜キャパシタについて、次の項目における評価を行った。これらの結果を以下の表1に示す。膜厚及び膜厚比:下部電極及び初回の焼成後の誘電体薄膜の厚さを走査型顕微鏡SEMにより計測し、これらの値から、下部電極の厚さと初回の焼成後の誘電体薄膜の厚さの比下部電極の厚さ/誘電体薄膜の厚さを算出した。平均結晶粒径:下部電極を走査型顕微鏡SEMにより観察し、その顕微鏡写真を用い、個々の結晶子で重心を通る最も長い径をその結晶子の粒径とし、それぞれ100個の結晶子においてこの値を得、その平均値を平均結晶粒径とした。結晶配向性:下部電極について、X線回折装置によりX線パターンを得て、結晶配向性を評価した。残留応力:X線回折装置を用いた並傾法により、薄膜形成用組成物を塗布する前の下部電極について、その残留応力を算出した。このとき、Ptの物性値としてヤング率168000MPa、ポアソン比0.38を用いた。ヒロック数:薄膜キャパシタの上部電極及び誘電体薄膜をエッチングによって除去した下部電極の表面について、光学顕微鏡により任意の100μm×100μm角の範囲に観察されたヒロックの個数を測定し、1平方ミリメートル当りの個数に換算した。リーク電流密度及び絶縁耐圧:薄膜キャパシタの下部電極と上部電極間に、直流電圧を印加し、I-V特性を評価した。具体的には、電流電圧測定装置ケースレー社製型式名:236SMUを用い、温度23°Cにて印加電圧を5Vとしたときのリーク電流密度を測定した。また、同装置を用い、温度23°Cにて0.5V単位で上昇させ、リーク電流密度が1A/cm2超える1つ手前の電圧の値を、薄膜キャパシタの絶縁耐圧とした。表1から明らかなように、実施例1~6と比較例1~3を比較すると、下部電極を形成した後にアニール処理を行わずに、組成物を塗布し、初回の焼成後に形成される誘電体薄膜の厚さを50nmとした、実施例1~6では、下部電極に発生するヒロックの数が極めて少なく、リーク電流密度、絶縁耐圧の評価において十分に優れた結果が得られた。一方、比較例1では、組成物を塗布する前に既に下部電極にはある程度ヒロックが存在していたため、リーク電流密度、絶縁耐圧の評価が大きく低下した。また、初回の焼成後に形成される誘電体薄膜の厚さが20nmに満たず、下部電極の厚さと初回の焼成後の誘電体薄膜の厚さの比下部電極の厚さ/誘電体薄膜の厚さが、15.0を超える比較例2,3では、実施例1~12と比べて、誘電体薄膜によるヒロック抑制効果が不十分となり、ヒロックが多く発生し、リーク電流密度、絶縁耐圧の評価ともに大きく低下した。"