"入力された画像信号について、前記画像信号に対応する画面を2つの小画面に分割し、前記分割された小画面のそれぞれに対応する画像信号を保持する保持部と、前記保持部から読み出された画像信号に対応する2つの小画面のそれぞれにおいて、画素を補完するアップコンバート処理を実行するアップコンバート部と、前記アップコンバート処理が施された前記2つ小画面のうち、第1の小画面に対応する画像信号を、第1のメモリブロック内の複数のラインメモリに保持し、第2の小画面に対応する画像信号を、第2のメモリブロック内の複数のラインメモリに保持し、前記第1のメモリブロックの複数のラインメモリにそれぞれ保持された信号を、自分に接続された表示装置のスキャンの方式に応じて定まる第1の順番で読み出すとともに、前記第2のメモリブロックの複数のラインメモリにそれぞれ保持された信号を前記表示装置のスキャンの方式に応じて定まる第2の順番で読み出すスキャン変更部とを備える解像度変換装置。前記保持部は、小画面のそれぞれに対応する画像信号が読み出されるとき、前記表示装置のスキャンの方式に基づいて、前記画像信号における画素の順番を、前記小画面毎に変更する請求項1に記載の解像度変換装置。前記保持部は、前記表示装置のスキャンの方式が、前記表示装置の画面を水平垂直方向に4つの小画面に分割し、それぞれの小画面において同時にスキャンされるものである場合、前記入力された画像信号に対応する画面を垂直方向上半分の小画面と、垂直方向下半分の小画面に分割し、前記分割された小画面のそれぞれに対応する画像信号を保持する請求項1に記載の解像度変換装置。前記保持部は、前記表示装置のスキャンの方式が、前記表示装置の画面を水平方向に4つの小画面に分割し、それぞれの小画面において同時にスキャンされるものである場合、または、前記表示装置の画面を分割せずにスキャンするものである場合、前記入力された画像信号に対応する画面を、奇数ラインのみで構成される小画面と、偶数ラインのみで構成される小画面に分割し、前記分割された小画面のそれぞれに対応する画像信号を保持する請求項1に記載の解像度変換装置。前記スキャン変更部は、前記第1のメモリブロックと前記第2のメモリブロックがそれぞれ4つのラインメモリを有し、前記第1のメモリブロックと前記第2のメモリブロックが、前記アップコンバート処理が施された前記2つ小画面のそれぞれに対応する画像信号を保持するとき、前記表示装置のスキャンの方式に応じて、前記4つのラインメモリであって、第1番目のラインメモリ乃至第4番目のラインメモリに順番に前記画像信号を入力するか、または、第1番目のラインメモリ乃至第4番目のラインメモリのそれぞれに同時に前記画像信号の一部を入力するかを切り替える請求項1に記載の解像度変換装置。前記スキャン変更部は、前記第1のメモリブロックと前記第2のメモリブロックがそれぞれ4つのラインメモリを有し、前記表示装置のスキャンの方式が、前記表示装置の画面を水平垂直方向に4つの小画面に分割し、それぞれの小画面において同時にラスタスキャンされる水平垂直分割通常方式である場合、前記第1のメモリブロックまたは前記第2のメモリブロックのいずれか一方の4つのラインメモリのうち、第1番目のラインメモリと第3番目のラインメモリに保持された信号を、同じ順序で同時に読出すと同時に、他方のメモリブロックの4つのラインメモリのうち、第1番目のラインメモリと第3番目のラインメモリに保持された信号を、同じ順序で同時に読出す請求項1に記載の解像度変換装置。前記スキャン変更部は、前記第1のメモリブロックと前記第2のメモリブロックがそれぞれ4つのラインメモリを有し、前記表示装置のスキャンの方式が、前記表示装置の画面を水平垂直方向に4つの小画面に分割し、それぞれの小画面においてスキャンされる画素が、あたかも前記表示装置の画面の中心から4つの角に向かって湧き出しているようにスキャンされる水平垂直分割湧き出し方式である場合、前記第1のメモリブロックまたは前記第2のメモリブロックのいずれか一方の4つのラインメモリのうち、第1番目のラインメモリと第3番目のラインメモリに保持された信号を、逆の順序で同時に読出すと同時に、他方のメモリブロックの4つのラインメモリのうち、第1番目のラインメモリと第3番目のラインメモリに保持された信号を、逆の順序で同時に読出す請求項1に記載の解像度変換装置。前記スキャン変更部は、前記第1のメモリブロックと前記第2のメモリブロックがそれぞれ4つのラインメモリを有し、前記表示装置のスキャンの方式が、前記表示装置の画面を水平方向に4つの小画面に分割し、それぞれの小画面においてラスタスキャンされる水平分割方式である場合、前記第1のメモリブロックの4つのラインメモリのそれぞれに保持された信号を、同じ順序で同時に読出し、その後、前記第2のメモリブロックの4つのラインメモリのそれぞれに保持された信号を、同じ順序で同時に読出す請求項1に記載の解像度変換装置。前記スキャン変更部は、前記第1のメモリブロックと前記第2のメモリブロックがそれぞれ4つのラインメモリを有し、前記表示装置のスキャンの方式が、前記表示装置の画面を分割せずにスキャンされる単画面方式である場合、前記第1のメモリブロックの4つのラインメモリのそれぞれ、および、前記第2のメモリブロックの4つのラインメモリのそれぞれに、1画素分ずつ信号を保持し、前記第1のメモリブロックの4つのラインメモリのそれぞれに保持された信号を、同じ順序で同時に読出し、その後、前記第2のメモリブロックの4つのラインメモリのそれぞれに保持された信号を、同じ順序で同時に読出す請求項1に記載の解像度変換装置。前記保持部から読み出された画像信号のうち、前記アップコンバート部により補完される画素に対応するラインの画素に対応する信号を抽出して、前記アップコンバート部に供給する供給部をさらに備える請求項1に記載の解像度変換装置。アップコンバート部は、前記アップコンバート処理を実行するとき、台形補正またはアスペクト変換をさらに施す請求項1に記載の解像度変換装置。保持部が、入力された画像信号について、前記画像信号に対応する画面を2つの小画面に分割し、前記分割された小画面のそれぞれに対応する画像信号を保持し、アップコンバート部が、前記保持部から読み出された画像信号に対応する2つの小画面のそれぞれにおいて、画素を補完するアップコンバート処理を実行し、スキャン変更部が、前記アップコンバート処理が施された前記2つ小画面のうち、第1の小画面に対応する画像信号を、第1のメモリブロック内の複数のラインメモリに保持し、第2の小画面に対応する画像信号を、第2のメモリブロック内の複数のラインメモリに保持し、前記第1のメモリブロックの複数のラインメモリにそれぞれ保持された信号を、自分に接続された表示装置のスキャンの方式に応じて定まる第1の順番で読み出すとともに、前記第2のメモリブロックの複数のラインメモリにそれぞれ保持された信号を表示装置のスキャンの方式に応じて定まる第2の順番で読み出すステップを含む解像度変換方法。ところで、4K表示装置での4K信号のスキャンについては標準となる方式が存在せず、表示装置毎に方式が決まっている。例えば、4K解像度の画面を一律にスキャンする単画面方式、または、4K解像度の画面を複数の画面に分割してスキャンする分割画面方式が存在する。さらに、分割画面方式の中には、4K解像度の画面の4分の1の面積の小画面であって、左上、右上、右下、および左下の4つの小画面に分割する水平垂直分割方式が存在する。また、分割画面方式の中には、例えば、4K解像度の画面の4分の1の面積の小画面であって、横一列に並んだ小画面に分割する水平分割方式が存在する。水平垂直分割方式は、例えば、分割された4つの小画面により構成される図形が漢字の田の字に似ていることから、田の字分割方式と称されることもある。また、水平分割方式は、分割された小画面の形状から、すだれ分割方式と称されることもある。また、水平垂直分割方式を採用する場合、各小画面のスキャンする際の方式を、水平垂直分割通常方式と、水平垂直分割湧き出し方式に、さらに細分化することができる。水平垂直分割通常方式では、例えば、次のように各小画面がスキャンされる。すなわち、各小画面について、画面左上の画素から、水平方向右に1行の画素をスキャンし、右端までスキャンしたら垂直方向に1段下に下がって、同じように左から右に次の1行をスキャンされる。水平垂直分割湧き出し方式では、例えば、次のように各小画面がスキャンされる。すなわち、左上の小画面については、画面右下の画素を起点とし、水平方向左に1行の画素をスキャンし、左端までスキャンしたら垂直方向に1段上に上がって、同じように右から左に次の1行をスキャンする。また、左下の小画面については、画面右上の画素を起点とし、水平方向左に1行の画素をスキャンし、左端までスキャンしたら垂直方向に1段下に下がって、同じように右から左に次の1行をスキャンする。さらに、右上の小画面については、画面左下の画素を起点とし、水平方向右に1行の画素をスキャンし、右端までスキャンしたら垂直方向に1段上に上がって、同じように左から右に次の1行をスキャンする。また、右下の小画面については、画面左上の画素を起点とし、水平方向右に1行の画素をスキャンし、右端までスキャンしたら垂直方向に1段下に下がって、同じように左から右に次の1行をスキャンする。このようなスキャンが行われると、スキャンされる画素が、あたかも4K解像度の画面の中心から4つの角に向かって湧き出しているように感じられるので、水平垂直分割湧き出し方式と称される。このように、4K表示装置での4K信号のスキャンについて複数のスキャンの方式が存在する。上述した各スキャンの方式において、アップコンバートを行う場合、例えば、水平垂直分割方式の場合、2K信号を4分割して4つのアップコンバートLSIに分配する。そして、分配された信号に対応する4つの画像のそれぞれを、独立した2K解像度の画像に対応する2K信号にアップコンバートし、4つ画像の出力を組み合わせて4K信号として転送する。しかしながら、この方式では、それぞれのアップコンバートLSIにフレームメモリが必要となるため、コスト高になる。また、フレームメモリを持たないLSIを使用する場合であっても、アップコンバートLSIの前段に、2K信号を分割して個々に画素を供給するためのLSI前段LSIが必要となる。この方式では、前段のLSIの他に4つのアップコンバートLSIを設ける必要があり、やはりコスト高になる。また、例えば、従来の技術において、水平分割方式を採用する場合、前段LSIに加え、出力信号の画素を並べ替えるためのLSI後段LSI、および、フレームメモリが必要となるため、やはりコスト高になる。また、例えば、表示装置がプロジェクタである場合、台形補正機能が必要となる。しかしながら、従来のアップコンバートLSIを流用する場合、分割された個々の小画面を組み合わせた画像において正しく台形補正を行うことができない。本技術はこのような状況に鑑みて開示するものであり、低コストで様々なスキャンの方式に対応するアップコンバートが可能となる構成を実現することができるようにするものである。本技術の一側面は、入力された画像信号について、前記画像信号に対応する画面を2つの小画面に分割し、前記分割された小画面のそれぞれに対応する画像信号を保持する保持部と、前記保持部から読み出された画像信号に対応する2つの小画面のそれぞれにおいて、画素を補完するアップコンバート処理を実行するアップコンバート部と、前記アップコンバート処理が施された前記2つ小画面のうち、第1の小画面に対応する画像信号を、第1のメモリブロック内の複数のラインメモリに保持し、第2の小画面に対応する画像信号を、第2のメモリブロック内の複数のラインメモリに保持し、前記第1のメモリブロックの複数のラインメモリにそれぞれ保持された信号を、自分に接続された表示装置のスキャンの方式に応じて定まる第1の順番で読み出すとともに、前記第2のメモリブロックの複数のラインメモリにそれぞれ保持された信号を前記表示装置のスキャンの方式に応じて定まる第2の順番で読み出すスキャン変更部とを備える解像度変換装置である。前記保持部は、小画面のそれぞれに対応する画像信号が読み出されるとき、前記表示装置のスキャンの方式に基づいて、前記画像信号における画素の順番を、前記小画面毎に変更するようにすることができる。前記保持部は、前記表示装置のスキャンの方式が、前記表示装置の画面を水平垂直方向に4つの小画面に分割し、それぞれの小画面において同時にスキャンされるものである場合、前記入力された画像信号に対応する画面を垂直方向上半分の小画面と、垂直方向下半分の小画面に分割し、前記分割された小画面のそれぞれに対応する画像信号を保持するようにすることができる。前記保持部は、前記表示装置のスキャンの方式が、前記表示装置の画面を水平方向に4つの小画面に分割し、それぞれの小画面において同時にスキャンされるものである場合、または、前記表示装置の画面を分割せずにスキャンするものである場合、前記入力された画像信号に対応する画面を、奇数ラインのみで構成される小画面と、偶数ラインのみで構成される小画面に分割し、前記分割された小画面のそれぞれに対応する画像信号を保持するようにすることができる。前記スキャン変更部は、前記第1のメモリブロックと前記第2のメモリブロックがそれぞれ4つのラインメモリを有し、前記第1のメモリブロックと前記第2のメモリブロックが、前記アップコンバート処理が施された前記2つ小画面のそれぞれに対応する画像信号を保持するとき、前記表示装置のスキャンの方式に応じて、前記4つのラインメモリであって、第1番目のラインメモリ乃至第4番目のラインメモリに順番に前記画像信号を入力するか、または、第1番目のラインメモリ乃至第4番目のラインメモリのそれぞれに同時に前記画像信号の一部を入力するかを切り替えるようにすることができる。前記スキャン変更部は、前記第1のメモリブロックと前記第2のメモリブロックがそれぞれ4つのラインメモリを有し、前記表示装置のスキャンの方式が、前記表示装置の画面を水平垂直方向に4つの小画面に分割し、それぞれの小画面において同時にラスタスキャンされる水平垂直分割通常方式である場合、前記第1のメモリブロックまたは前記第2のメモリブロックのいずれか一方の4つのラインメモリのうち、第1番目のラインメモリと第3番目のラインメモリに保持された信号を、同じ順序で同時に読出すと同時に、他方のメモリブロックの4つのラインメモリのうち、第1番目のラインメモリと第3番目のラインメモリに保持された信号を、同じ順序で同時に読出すようにすることができる。前記スキャン変更部は、前記第1のメモリブロックと前記第2のメモリブロックがそれぞれ4つのラインメモリを有し、前記表示装置のスキャンの方式が、前記表示装置の画面を水平垂直方向に4つの小画面に分割し、それぞれの小画面においてスキャンされる画素が、あたかも前記表示装置の画面の中心から4つの角に向かって湧き出しているようにスキャンされる水平垂直分割湧き出し方式である場合、前記第1のメモリブロックまたは前記第2のメモリブロックのいずれか一方の4つのラインメモリのうち、第1番目のラインメモリと第3番目のラインメモリに保持された信号を、逆の順序で同時に読出すと同時に、他方のメモリブロックの4つのラインメモリのうち、第1番目のラインメモリと第3番目のラインメモリに保持された信号を、逆の順序で同時に読出すようにすることができる。前記スキャン変更部は、前記第1のメモリブロックと前記第2のメモリブロックがそれぞれ4つのラインメモリを有し、前記表示装置のスキャンの方式が、前記表示装置の画面を水平方向に4つの小画面に分割し、それぞれの小画面においてラスタスキャンされる水平分割方式である場合、前記第1のメモリブロックの4つのラインメモリのそれぞれに保持された信号を、同じ順序で同時に読出し、その後、前記第2のメモリブロックの4つのラインメモリのそれぞれに保持された信号を、同じ順序で同時に読出すようにすることができる。前記スキャン変更部は、前記第1のメモリブロックと前記第2のメモリブロックがそれぞれ4つのラインメモリを有し、前記表示装置のスキャンの方式が、前記表示装置の画面を分割せずにスキャンされる単画面方式である場合、前記第1のメモリブロックの4つのラインメモリのそれぞれ、および、前記第2のメモリブロックの4つのラインメモリのそれぞれに、1画素分ずつ信号を保持し、前記第1のメモリブロックの4つのラインメモリのそれぞれに保持された信号を、同じ順序で同時に読出し、その後、前記第2のメモリブロックの4つのラインメモリのそれぞれに保持された信号を、同じ順序で同時に読出すようにすることができる。前記保持部から読み出された画像信号のうち、前記アップコンバート部により補完される画素に対応するラインの画素に対応する信号を抽出して、前記アップコンバート部に供給する供給部をさらに備えるようにすることができる。アップコンバート部は、前記アップコンバート処理を実行するとき、台形補正またはアスペクト変換をさらに施すようにすることができる。本技術の一側面は、保持部が、入力された画像信号について、前記画像信号に対応する画面を2つの小画面に分割し、前記分割された小画面のそれぞれに対応する画像信号を保持し、アップコンバート部が、前記保持部から読み出された画像信号に対応する2つの小画面のそれぞれにおいて、画素を補完するアップコンバート処理を実行し、スキャン変更部が、前記アップコンバート処理が施された前記2つ小画面のうち、第1の小画面に対応する画像信号を、第1のメモリブロック内の複数のラインメモリに保持し、第2の小画面に対応する画像信号を、第2のメモリブロック内の複数のラインメモリに保持し、前記第1のメモリブロックの複数のラインメモリにそれぞれ保持された信号を、自分に接続された表示装置のスキャンの方式に応じて定まる第1の順番で読み出すとともに、前記第2のメモリブロックの複数のラインメモリにそれぞれ保持された信号を表示装置のスキャンの方式に応じて定まる第2の順番で読み出すステップを含む解像度変換方法である。本技術の一側面においては、入力された画像信号について、前記画像信号に対応する画面を2つの小画面に分割し、前記分割された小画面のそれぞれに対応する画像信号が保持され、前記保持部から読み出された画像信号に対応する2つの小画面のそれぞれにおいて、画素を補完するアップコンバート処理が実行され、前記アップコンバート処理が施された前記2つ小画面のうち、第1の小画面に対応する画像信号を、第1のメモリブロック内の複数のラインメモリに保持し、第2の小画面に対応する画像信号を、第2のメモリブロック内の複数のラインメモリに保持し、前記第1のメモリブロックの複数のラインメモリにそれぞれ保持された信号が、自分に接続された表示装置のスキャンの方式に応じて定まる第1の順番で読み出されるとともに、前記第2のメモリブロックの複数のラインメモリにそれぞれ保持された信号が表示装置のスキャンの方式に応じて定まる第2の順番で読み出される。本技術によれば、低コストで様々なスキャンの方式に対応するアップコンバートが可能となる構成を実現することができる。以下、図面を参照して、ここで開示する技術の実施の形態について説明する。最初に、従来のアップコンバートの方式について説明する。いわゆる2K解像度の表示装置は、1920×1080画素の解像度を有している。一方、いわゆる4K解像度の表示装置は、3840×2160画素、4096×2160画素などの解像度を有している。例えば、2K解像度の画像信号2K信号を、4K解像度の表示装置で表示させる場合、2K信号を4K信号にアップコンバートして解像度を整合させる必要がある。図1は、従来の解像度変換装置10の構成例を示すブロック図である。同図に示される解像度変換装置10は、入力された2K信号を4K信号にアップコンバートして出力するようになされている。同図に示されるように、入力される2K信号は、画面の各領域に対応する4つの信号に分割される。すなわち、2K解像度の画面30が4分の1の面積の小画面であって、左上、右上、右下、および左下の4つの小画面に分割され、それぞれの小画面に対応する2K信号が入力される。すなわち、画面30の左上の小画面31に対応する2K信号は、アップコンバートLSI21-1に入力される。画面30の右上の小画面32に対応する2K信号は、アップコンバートLSI21-2に入力される。画面30の左下の小画面33に対応する2K信号は、アップコンバートLSI21-3に入力される。画面30の右下の小画面34に対応する2K信号は、アップコンバートLSI21-4に入力される。アップコンバートLSI21-1乃至アップコンバートLSI21-4のそれぞれは、入力された2K信号の画素を補完するアップコンバート処理を実行するようになされている。アップコンバート処理では、入力信号における予め定められた位置の画素が抽出されて所定の演算が施されることにより、出力信号における画素値が算出される。例えば、2K信号を4K信号にアップコンバートする場合、入力信号の1つの画素に対応して出力信号の画素が4つ生成される。なお、アップコンバート処理が実行される際、入力された2K信号が1度、フレームメモリ22-1乃至フレームメモリ22-4に保持されるようになされている。アップコンバートLSI21-1乃至アップコンバートLSI21-4のそれぞれは、出力信号において生成すべき画素の画素値を得るために必要となる入力信号の画素値を、フレームメモリ22-1乃至フレームメモリ22-4から読み出す。そして、アップコンバートLSI21-1乃至アップコンバートLSI21-4によって、出力信号の画素値が算出されて画素が生成されていく。つまり、アップコンバートLSI21-1乃至アップコンバートLSI21-4によって、小画面31乃至小画面34のそれぞれが、4倍の画素数により構成される1つの2K解像度の画面に拡大されることになる。上述のような処理が施されることによって、アップコンバートLSI21-1乃至アップコンバートLSI21-4から出力信号が出力される。すなわち、アップコンバートLSI21-1は、4K解像度の画面の左上の小画面41に対応する2K信号を出力する。アップコンバートLSI21-2は、4K解像度の画面の右上の小画面42に対応する2K信号を出力する。アップコンバートLSI21-3は、4K解像度の画面の左下の小画面43に対応する2K信号を出力する。アップコンバートLSI21-4は、4K解像度の画面の右下の小画面44に対応する2K信号を出力する。小画面41乃至小画面44に対応する2K信号を組み合わせることで、4K解像度の画面40に対応する4K信号が得られることになる。しかしながら、4K表示装置での4K信号のスキャンの方式については標準となる方式が存在せず、表示装置毎にスキャンの方式が決まっている。例えば、4K解像度の画面を一律にスキャンする単画面方式、または、4K解像度の画面を複数の画面に分割してスキャンする分割画面方式が存在する。図2は、単画面方式の例を説明する図である。単画面方式では、同図の矢印で示されるように、4K解像度の画面40において、画面40の左上の画素から、水平方向右に1行の画素をスキャンし、右端までスキャンしたら垂直方向に1段下に下がって、同じように左から右に次の1行をスキャンする。このようなスキャンは、ラスタスキャンとも称される。一方、分割画面方式の中には、4K解像度の画面の4分の1の面積の小画面であって、左上、右上、右下、および左下の4つの小画面に分割する水平垂直分割方式が存在する。また、分割画面方式の中には、例えば、4K解像度の画面の4分の1の面積の小画面であって、横一列に並んだ小画面に分割する水平分割方式が存在する。水平垂直分割方式は、例えば、分割された4つの小画面により構成される図形が漢字の田の字に似ていることから、田の字分割方式と称されることもある。また、水平分割方式は、分割された小画面の形状から、すだれ分割方式と称されることもある。また、水平垂直分割方式を採用する場合、各小画面のスキャンする際の方式を、水平垂直分割通常方式と、水平垂直分割湧き出し方式に、さらに細分化することができる。図3は、水平垂直分割通常方式の例を示す図である。同図に示されるように、水平垂直分割通常方式の場合、4K解像度の画面40が、4分の1の面積の小画面であって、左上、右上、右下、および左下の4つの小画面41乃至小画面44に分割されている。水平垂直分割通常方式では、例えば、図3の矢印で示されるように、4K解像度の画面40を構成する4つの小画面がスキャンされる。すなわち、小画面41乃至小画面44のそれぞれについて、画面左上の画素から、水平方向右に1行の画素をスキャンし、右端までスキャンしたら垂直方向に1段下に下がって、同じように左から右に次の1行がスキャンされる。図4は、水平垂直分割湧き出し方式の例を示す図である。同図に示されるように、水平垂直分割湧き出し方式の場合、やはり4K解像度の画面40が、4分の1の面積の小画面であって、左上、右上、右下、および左下の4つの小画面41乃至小画面44に分割されている。水平垂直分割湧き出し方式では、例えば、図4の矢印で示されるように、4K解像度の画面40を構成する4つの小画面がスキャンされる。すなわち、左上の小画面41については、画面右下の画素を起点とし、水平方向左に1行の画素をスキャンし、左端までスキャンしたら垂直方向に1段上に上がって、同じように右から左に次の1行をスキャンする。また、左下の小画面43については、画面右上の画素を起点とし、水平方向左に1行の画素をスキャンし、左端までスキャンしたら垂直方向に1段下に下がって、同じように右から左に次の1行をスキャンする。さらに、右上の小画面42については、画面左下の画素を起点とし、水平方向右に1行の画素をスキャンし、右端までスキャンしたら垂直方向に1段上に上がって、同じように左から右に次の1行をスキャンする。また、右下の小画面44については、画面左上の画素を起点とし、水平方向右に1行の画素をスキャンし、右端までスキャンしたら垂直方向に1段下に下がって、同じように左から右に次の1行をスキャンする。このようなスキャンが行われると、スキャンされる画素が、あたかも4K解像度の画面40の中心から4つの角に向かって湧き出しているように感じられるので、水平垂直分割湧き出し方式と称される。図5は、水平分割方式の例を示す図である。同図に示されるように、水平分割方式の場合、4K解像度の画面40が水平方向一列に並んだ小画面51乃至小画面54に分割されている。水平分割方式では、例えば、図5の矢印で示されるように、4K解像度の画面40を構成する4つの小画面がスキャンされる。すなわち、小画面51乃至小画面54のそれぞれについて、画面左上の画素から、水平方向右に1行の画素をスキャンし、右端までスキャンしたら垂直方向に1段下に下がって、同じように左から右に次の1行がスキャンされる。図1に示される解像度変換装置10は、図2乃至図5を参照して上述した4つの方式のうち、図3の水平垂直分割通常方式に対応するものといえる。もし仮に、解像度変換装置10を、図2、図4、または図5の方式に対応させる場合、アップコンバートLSI21-1乃至アップコンバートLSI21-4への入力信号と出力信号を組み替えるなどする必要がある。また、図1に示される解像度変換装置10の場合、アップコンバートLSI21-1乃至アップコンバートLSI21-4のそれぞれに、フレームメモリ22-1乃至フレームメモリ22-4を接続する必要があるため、コスト高になる。もし仮に、フレームメモリ22-1乃至フレームメモリ22-4を必要としない構成を採用する場合、例えば、アップコンバートLSI21-1乃至アップコンバートLSI21-4に2K信号を分割して個々の画素を供給するためのLSI前段LSIが必要となる。すなわち、この場合も、アップコンバートLSI21-1乃至アップコンバートLSI21-4の他に前段のLSIを設ける必要があり、やはりコスト高になる。そこで、本技術では、図2乃至図5を参照して上述した4つの方式のそれぞれに対応するとともに、低コストで構成できる解像度変換装置を開示する。図6は、本技術の一実施の形態に係る解像度変換装置の構成例を示すブロック図である。同図に示される解像度変換装置100は、入力された2K信号を4K信号にアップコンバートして出力するようになされている。解像度変換装置100から出力される4K信号は、例えば、解像度変換装置10に接続された4K解像度の表示装置に供給される。この例では、解像度変換装置100が、メモリ制御部110、垂直展開部120、アップコンバート部130-1、および、アップコンバート部130-2、並びにスキャン変更部140を有する構成とされている。メモリ制御部110は、例えば、内部に1フレーム分の画像に対応する2K信号を保持するメモリを有する構成とされる。図7は、メモリ制御部110への入力と、メモリ制御部110からの出力について説明する図である。同図に示されるように、メモリ制御部110には、2K解像度の画面200に対応する2K信号が入力される。メモリ制御部110は、入力された2K信号に対応する画面を2つの小画面に分割し、分割された小画面のそれぞれに対応する画像信号を保持するようになされている。4K解像度の表示装置において、水平垂直分割通常方式が採用される場合、メモリ制御部110は、画面200を、垂直方向の上半分の画面201と垂直方向の下半分の画面202に分割して、それぞれの画面に対応する2K信号を垂直展開部120に供給する。そして、メモリ制御部110は、画面201、および、画面202のそれぞれについて、画面の左上の画素から、水平方向右に1行の画素を出力し、右端まで出力したら垂直方向に1段下に下がって、同じように左から右に次の1行を出力する。水平垂直分割通常方式が採用される場合、メモリ制御部110は、このようにして画面201に対応する2K信号と、画面202に対応する2K信号を、垂直展開部120に供給する。4K解像度の表示装置において、水平垂直分割湧き出し方式が採用される場合、メモリ制御部110は、画面200を、垂直方向の上半分の画面211と垂直方向の下半分の画面212に分割して、それぞれの画面に対応する2K信号を垂直展開部120に供給する。そして、メモリ制御部110は、画面211について、画面左下の画素を起点とし、水平方向右に1行の画素を出力し、右端まで出力したら垂直方向に1段上に上がって、同じように左から右に次の1行を出力する。また、メモリ制御部110は、画面212について、画面左上の画素を起点とし、水平方向右に1行の画素を出力し、右端まで出力したら垂直方向に1段下に下がって、同じように左から右に次の1行を出力する。水平垂直分割湧き出し方式が採用される場合、メモリ制御部110は、このようにして画面211に対応する2K信号と、画面212に対応する2K信号を、垂直展開部120に供給する。4K解像度の表示装置において、単画面方式、または、水平分割方式が採用される場合、メモリ制御部110は、画面200を、奇数番目の行の画素奇数ラインのみで構成される画面221と、偶数番目の行の画素偶数ラインのみで構成される画面222に分割して、それぞれの画面に対応する2K信号を垂直展開部120に供給する。そして、メモリ制御部110は、画面221、および、画面222のそれぞれについて、画面の左上の画素から、水平方向右に1行の画素を出力し、右端まで出力したら垂直方向に1段下に下がって、同じように左から右に次の1行を出力する。単画面方式、または、水平分割方式が採用される場合、メモリ制御部110は、このようにして画面221に対応する2K信号と、画面222に対応する2K信号を、垂直展開部120に供給する。このように、メモリ制御部110は、保持された2K信号を垂直展開部120に供給するとき、4K解像度の表示装置のスキャンの方式に応じて2K信号における画素の順番を変更するようになされている。また、2K信号における画素の順番が小画面毎に変更されるようになされている。垂直展開部120は、例えば、内部に複数のラインメモリを有する構成とされ、アップコンバート部130-1およびアップコンバート部130-2のそれぞれに、複数のライン分の画素を供給するようになされている。ここで、ラインは、画面内の1行分の画素を意味している。図8は、垂直展開部120への入力、および、垂直展開部120からの出力を説明する図である。同図に示されるラインメモリ121-1乃至ラインメモリ121-4は、それぞれ画面201、画面211、または、画面221を構成する画素を1ラインずつ保持する。また、ラインメモリ122-1乃至ラインメモリ122-4は、それぞれ画面202、画面212、または、画面222を構成する画素を1ラインずつ保持する。垂直展開部120は、アップコンバート部130-1からの要求に基づいて、例えば、アップコンバート部130-1が4K解像度の画面の中で生成する画素のラインに対応する位置の4ライン分の画素を供給する。例えば、アップコンバート部130-1によって、4K解像度の画面の中で、第2行目のラインの画素を生成する場合、画面201の中の第1行目のライン乃至第4行面のラインの画素が供給される。また、垂直展開部120は、アップコンバート部130-2からの要求に基づいて、例えば、アップコンバート部130-2が4K解像度の画面の中で生成する画素のラインに対応する位置の4ライン分の画素を供給する。例えば、アップコンバート部130-2によって、4K解像度の画面の中で、第402行目のラインの画素を生成する場合、画面201の中の第1行目のライン乃至第4行面のラインの画素が供給される。なお、4K解像度の表示装置において、単画面方式、または、水平分割方式が採用される場合、垂直展開部120は、画面221および画面222の各ラインを並べ替えてから、4ライン分の画素をアップコンバート部130-1、または、アップコンバート部130-2に供給するようになされている。例えば、アップコンバート部130-1によって、4K解像度の画面の中で、奇数ラインの画素が生成される場合、画面221および画面222の奇数ラインと偶数ラインを交互に並べ替えて得られた画像の中から対応する4ライン分の画素を供給するようになされている。また、例えば、アップコンバート部130-2によって、4K解像度の画面の中で、偶数ラインの画素が生成される場合、画面221および画面222の奇数ラインと偶数ラインを交互に並べ替えて得られた画像の中から対応する4ライン分の画素を供給するようになされている。ここでは、垂直展開部120が、4ライン分の画素を供給する例について説明したが、これに限られるものではない。すなわち、垂直展開部120は、アップコンバート部130-1またはアップコンバート部130-2によって生成される画素の画素値を演算するために必要となる2K信号の画素を、複数のライン単位に供給するものとされる。また、垂直展開部120から供給されるラインは、必要に応じて変更されるようにしてもよい。例えば、水平垂直分割通常方式、または、水平垂直分割湧き出し方式が採用される場合、アップコンバート部130-1によって、垂直方向の下半分の画面の一部の画素が生成されるように、垂直展開部120から所定のラインの画素が供給されるようにしてもよい。また、アップコンバート部130-2によって、垂直方向の上半分の画面の一部の画素が生成されるように、垂直展開部120から所定のラインの画素が供給されるようにしてもよい。例えば、解像度変換装置100の後段で、分割された画面のそれぞれに対して画像処理が行われる場合、上述のように、アップコンバート部130-1とアップコンバート部130-2によって、一部の画素が重畳して生成されるようにすることで、分割境界における画面のつなぎ目を目立たなくすることができる。アップコンバート部130-1およびアップコンバート部130-2は、それぞれ入力された2K信号における画素を補完するアップコンバート処理を実行するようになされている。アップコンバート処理では、入力された2K信号における予め定められた位置の画素が抽出されて所定の演算が施されることにより、出力される4K信号における画素値が算出される。例えば、2K信号を4K信号にアップコンバートする場合、入力信号の1つの画素に対応して出力信号の画素が4つ生成される。図9は、アップコンバート部130-1の詳細な構成例を示す図である。なお、アップコンバート部130-2も、同様に同図の構成が適用される。図9に示されるように、アップコンバート部130-1は、内部にアップコンバータ131と、入出力対応座標計算部132を有する構成とされている。入出力対応座標計算部132は、例えば、入力された2K信号の各画素に対応して、出力される4K信号の中で生成される画素の座標を計算するようになされている。また、入出力対応座標計算部132は、4K信号の中で生成される画素の値を算出するために必要となる2K信号の中の画素を特定するようになされている。アップコンバータ131は、入出力対応座標計算部132により特定された2K信号の中の画素の値に所定の演算を施すことにより、4K信号の画素の値を算出するとともに、値が算出された画素を、入出力対応座標計算部132により計算された座標に配置する。このようにして、アップコンバータ131は、2K信号の画素1つに対応して、4K信号の画素を4つ生成する。これにより、アップコンバータ131から、2K信号の画素数を4倍にした4K信号が出力されることになる。なお、図7を参照して上述したように、水平垂直分割通常方式または水平垂直分割湧き出し方式が採用される場合、メモリ制御部110は、画面200を、垂直方向の上半分の画面201または画面211と垂直方向の下半分の画面202または画面211に分割して垂直展開部120に供給する。従って、水平垂直分割通常方式または水平垂直分割湧き出し方式が採用される場合、アップコンバート部130-1によって、上半分の画面の画素数を4倍にした画面画像に対応する4K信号が出力される。また、アップコンバート部130-2によって、下半分の画面の画素数を4倍にした画面画像に対応する4K信号が出力される。また、図7を参照して上述したように、単画面方式、または、水平分割方式が採用される場合、メモリ制御部110は、画面200を、奇数ラインのみで構成される画面221と、偶数ラインのみで構成される画面222に分割して垂直展開部120に供給する。従って、単画面方式、または、水平分割方式が採用される場合、アップコンバート部130-1によって、奇数ラインのみで構成される画面の画素数を4倍にした画面画像に対応する4K信号が出力される。また、アップコンバート部130-2によって、偶数ラインのみで構成される画面の画素数を4倍にした画面画像に対応する4K信号が出力される。さらに、アップコンバート部130-1およびアップコンバート部130-2は、例えば、必要に応じて台形補正も行うことができる。すなわち、入出力対応座標計算部132による、4K信号の中で生成される画素の座標の計算式を変更することにより、4K信号に対応する画像全体の形状を変化させることもできる。図10Aは、2K信号を4K信号にアップコンバートする場合、通常のアップコンバートが行われる時の2K信号の画素の位置と4K信号の画素の位置の関係を説明する図である。同図において、2K信号の画素は白丸、4K信号の画素は黒丸で示されている。図10Aの場合、2K信号の画素それぞれの周囲に4K信号の画素が4つずつ規則的に配置されている。図10Bは、2K信号を4K信号にアップコンバートする場合、台形補正が行われる時の2K信号の画素の位置と4K信号の画素の位置の関係を説明する図である。同図において、2K信号の画素は白丸、4K信号の画素は黒丸で示されている。図10Bの場合、2K信号の画素それぞれの周囲に4K信号の画素が4つずつ配置されているが、図10Aの場合のように規則的に配置されていない。すなわち、図中上側では、4K信号の画素どうしの間隔が広く設定されており、図中下側では、4K信号の画素どうしの間隔が狭く設定されている。図10Bの場合、図中の黒丸で示される画素により構成される画像であって、4K信号に対応する画像全体の形状が台形となっている。このような台形補正が行われることにより、例えば、スクリーンに対してプロジェクタから照射される光の光軸が垂直でない場合でも、歪みのない画像を表示させることが可能となる。ここでは、台形補正が行われる場合の例について説明したが、同様にして4K信号に対応する画像のアスペクト変換を行うことも可能である。このようにして、アップコンバート部130-1およびアップコンバート部130-2は、それぞれ4K信号を出力し、その4K信号がスキャン変更部140に供給されることになる。スキャン変更部140は、例えば、内部に複数のライメモリを有する構成とされ、ライメモリから読み出された画素の値を所定の順番で出力することにより、4K解像度の表示装置に入力される4K信号を生成する。図11は、図6のスキャン変更部140の詳細な構成例を示す図である。同図に示されるように、スキャン変更部140は、メモリブロック141乃至メモリブロック144を有する構成とされている。メモリブロック141乃至メモリブロック144は、それぞれ4つのラインメモリを有している。アップコンバート部130-1から出力された4K信号は、メモリブロック141に供給されてラインメモリ141-1乃至ラインメモリ141-4に記憶される。ラインメモリ141-1乃至ラインメモリ141-4のそれぞれは、4K信号に対応する画像における1/4ライン分の画素の値を保持するようになされている。例えば、アップコンバート部130-1から出力された4K信号の1ライン分の画素値が、ラインメモリ141-1乃至ラインメモリ141-4に順番に記憶されていく。この場合、ラインメモリ141-1乃至ラインメモリ141-4に記憶された画素値をラインメモリ141-1から順番に出力すれば、アップコンバート部130-1から出力された4K信号の1ライン分の画素値を再現できる。メモリブロック141とメモリブロック142は、一方が書込動作の時にもう一方は読出し動作となる。すなわち、書込動作中のメモリブロック141がアップコンバート部130-1から出力された4K信号の1ライン分の画素値を記憶している間、メモリブロック142は読出し動作となる。このとき、ラインメモリ142-1乃至ラインメモリ142-4から読み出された画素値により構成される4K信号が解像度変換装置100の出力信号の一部となる。また、メモリブロック141での4K信号の1ライン分の画素値の書込、およびメモリブロック142での4K信号の1ライン分の画素値の読出が終了すると、読み書きの動作が入れ替わり、メモリブロック141が読出し動作、メモリブロック142は書込動作を行う。この場合、ラインメモリ141-1乃至ラインメモリ141-4から読み出された画素値により構成される4K信号が解像度変換装置100の出力信号の一部となる。このように、4K信号の1ライン分の読み書きの終了する都度、上述のような動作を繰り返す。アップコンバート部130-2から出力された4K信号は、メモリブロック143に供給されてラインメモリ143-1乃至ラインメモリ143-4に記憶される。ラインメモリ143-1乃至ラインメモリ143-4のそれぞれは、4K信号に対応する画像における1/4ライン分の画素の値を保持するようになされている。例えば、アップコンバート部130-2から出力された4K信号の1ライン分の画素値が、ラインメモリ143-1乃至ラインメモリ143-4に順番に記憶されていく。この場合、ラインメモリ143-1乃至ラインメモリ143-4に記憶された画素値をラインメモリ143-1から順番に出力すれば、アップコンバート部130-2から出力された4K信号の1ライン分の画素値を再現できる。メモリブロック143とメモリブロック144は、一方が書込動作の時にもう一方は読出し動作となる。すなわち、書込動作中のメモリブロック143がアップコンバート部130-1から出力された4K信号の1ライン分の画素値を記憶している間、メモリブロック144は読出し動作となる。このとき、ラインメモリ144-1乃至ラインメモリ144-4から読み出された画素値により構成される4K信号が解像度変換装置100の出力信号の一部となる。また、メモリブロック143での4K信号の1ライン分の画素値の書込、およびメモリブロック144での4K信号の1ライン分の画素値の読出が終了すると、読み書きの動作が入れ替わり、メモリブロック143が読出し動作、メモリブロック144は書込動作を行う。この場合、ラインメモリ143-1乃至ラインメモリ143-4から読み出された画素値により構成される4K信号が解像度変換装置100の出力信号の一部となる。このように、4K信号の1ライン分の読み書きの終了する都度、上述のような動作を繰り返す。スキャン変更部140は、例えば、図2乃至図5を参照して上述した各スキャンの方式に対応して、メモリブロック142の各ラインメモリと、メモリブロック144の各ラインメモリの読み出し順を変更するようになされている。図12は、4K解像度の表示装置において図3を参照して上述した水平垂直分割通常方式が採用される場合における各ラインメモリの書き込み順と読み出し順を説明する図である。なお、同図においては、各ラインメモリの図中左端部に最初のアドレスに対応する記憶素子が存在し、図中右端部に最後のアドレスに対応する記憶素子が存在するものとして説明する。すなわち、入力された4K信号の画素値は、各ラインメモリの左から右へ順番に記憶されていったものとして説明する。図12において、アップコンバート部130-1から出力された4K信号は、メモリブロック141に供給されてラインメモリ141-1乃至ラインメモリ141-4に記憶される。この際、同図の矢印151で示されるように、ラインメモリ141-1に最初の1/4ラインの画素値が記憶され、ラインメモリ141-2に次の1/4ラインの画素値が記憶される。さらに、ラインメモリ141-3に次の1/4ラインの画素値が記憶され、ラインメモリ141-4に最後の1/4ラインの画素値が記憶される。上述したように、水平垂直分割通常方式が採用される場合、アップコンバート部130-1から出力された4K信号は、垂直方向の上半分の画面画像に対応するものとされる。一方、図12において、4K信号が出力される場合、メモリブロック142の各ラインメモリから画素値が読み出される。この際、同図の矢印152-1と矢印152-2で示されるように、2つの画素値が並行して読み出される。すなわち、矢印152-1で示されるように、ラインメモリ142-1の最初のアドレスから最後のアドレスまでの画素値が順番に出力され、その後、ラインメモリ142-2の最初のアドレスから最後のアドレスまでの画素値が順番に出力される。それと同時に、矢印152-2で示されるように、ラインメモリ142-3の最初のアドレスから最後のアドレスまでの画素値が順番に出力され、その後、ラインメモリ142-4の最初のアドレスから最後のアドレスまでの画素値が順番に出力される。矢印152-1に対応して読み出された画素値により構成される4K信号は、表示装置の左上の小画面例えば、図3の小画面41の画像を表示するための信号として4K解像度の表示装置に供給される。また、矢印152-2に対応して読み出された画素値により構成される4K信号は、表示装置の右上の小画面例えば、図3の小画面42の画像を表示するための信号として4K解像度の表示装置に供給される。また、図12において、アップコンバート部130-2から出力された4K信号は、メモリブロック143に供給されてラインメモリ143-1乃至ラインメモリ143-4に記憶される。この際、同図の矢印153で示されるように、ラインメモリ143-1に最初の1/4ラインの画素値が記憶され、ラインメモリ143-2に次の1/4ラインの画素値が記憶される。さらに、ラインメモリ143-3に次の1/4ラインの画素値が記憶され、ラインメモリ143-4に最後の1/4ラインの画素値が記憶される。なお、上述したように、水平垂直分割通常方式が採用される場合、アップコンバート部130-2から出力された4K信号は、垂直方向の下半分の画面画像に対応するものとされる。一方、図12において、4K信号が出力される場合、メモリブロック144の各ラインメモリから画素値が読み出される。この際、同図の矢印154-1と矢印154-2で示されるように、2つの画素値が並行して読み出される。すなわち、矢印154-1で示されるように、ラインメモリ144-1の最初のアドレスから最後のアドレスまでの画素値が順番に出力され、その後、ラインメモリ144-2の最初のアドレスから最後のアドレスまでの画素値が順番に出力される。それと同時に、矢印154-2で示されるように、ラインメモリ144-3の最初のアドレスから最後のアドレスまでの画素値が順番に出力され、その後、ラインメモリ144-4の最初のアドレスから最後のアドレスまでの画素値が順番に出力される。矢印154-1に対応して読み出された画素値により構成される4K信号は、表示装置の左下の小画面例えば、図3の小画面43の画像を表示するための信号として4K解像度の表示装置に供給される。また、矢印154-2に対応して読み出された画素値により構成される4K信号は、表示装置の右上の小画面例えば、図3の小画面44の画像を表示するための信号として4K解像度の表示装置に供給される。このように並行して出力される4つの4K信号が4K解像度の表示装置に入力されることで、図3を参照して上述したような、水平垂直分割通常方式によるスキャンが行われて4K解像度の表示装置に画像が表示されることになる。図13は、4K解像度の表示装置において図4を参照して上述した水平垂直分割湧き出し方式が採用される場合における各ラインメモリの書き込み順と読み出し順を説明する図である。なお、同図においては、各ラインメモリの図中左端部に最初のアドレスに対応する記憶素子が存在し、図中右端部に最後のアドレスに対応する記憶素子が存在するものとして説明する。すなわち、入力された4K信号の画素値は、各ラインメモリの左から右へ順番に記憶されていったものとして説明する。図13において、アップコンバート部130-1から出力された4K信号は、メモリブロック141に供給されてラインメモリ141-1乃至ラインメモリ141-4に記憶される。この際、同図の矢印161で示されるように、ラインメモリ141-1に最初の1/4ラインの画素値が記憶され、ラインメモリ141-2に次の1/4ラインの画素値が記憶される。さらに、ラインメモリ141-3に次の1/4ラインの画素値が記憶され、ラインメモリ141-4に最後の1/4ラインの画素値が記憶される。なお、上述したように、水平垂直分割湧き出し方式が採用される場合、アップコンバート部130-1から出力された4K信号は、垂直方向の上半分の画面画像に対応するものとされる。一方、図13において、4K信号が出力される場合、メモリブロック142の各ラインメモリから画素値が読み出される。この際、同図の矢印162-1と矢印162-2で示されるように、2つの画素値が並行して読み出される。すなわち、矢印162-1で示されるように、ラインメモリ142-2の最後のアドレスから最初のアドレスまでの画素値が順番に出力され、その後、ラインメモリ142-1の最後のアドレスから最初のアドレスまでの画素値が順番に出力される。それと同時に、矢印162-2で示されるように、ラインメモリ142-3の最初のアドレスから最後のアドレスまでの画素値が順番に出力され、その後、ラインメモリ142-4の最初のアドレスから最後のアドレスまでの画素値が順番に出力される。矢印162-1に対応して読み出された画素値により構成される4K信号は、表示装置の左上の小画面例えば、図4の小画面41の画像を表示するための信号として4K解像度の表示装置に供給される。また、矢印162-2に対応して読み出された画素値により構成される4K信号は、表示装置の右上の小画面例えば、図4の小画面42の画像を表示するための信号として4K解像度の表示装置に供給される。また、図13において、アップコンバート部130-2から出力された4K信号は、メモリブロック143に供給されてラインメモリ143-1乃至ラインメモリ143-4に記憶される。この際、同図の矢印163で示されるように、ラインメモリ143-1に最初の1/4ラインの画素値が記憶され、ラインメモリ143-2に次の1/4ラインの画素値が記憶される。さらに、ラインメモリ143-3に次の1/4ラインの画素値が記憶され、ラインメモリ143-4に最後の1/4ラインの画素値が記憶される。なお、上述したように、水平垂直分割湧き出し方式が採用される場合、アップコンバート部130-2から出力された4K信号は、垂直方向の下半分の画面画像に対応するものとされる。一方、図13において、4K信号が出力される場合、メモリブロック144の各ラインメモリから画素値が読み出される。この際、同図の矢印164-1と矢印164-2で示されるように、2つの画素値が並行して読み出される。すなわち、矢印164-1で示されるように、ラインメモリ144-2の最後のアドレスから最初のアドレスまでの画素値が順番に出力され、その後、ラインメモリ144-1の最後のアドレスから最初のアドレスまでの画素値が順番に出力される。それと同時に、矢印164-2で示されるように、ラインメモリ144-3の最初のアドレスから最後のアドレスまでの画素値が順番に出力され、その後、ラインメモリ144-4の最初のアドレスから最後のアドレスまでの画素値が順番に出力される。矢印164-1に対応して読み出された画素値により構成される4K信号は、表示装置の左下の小画面例えば、図4の小画面43の画像を表示するための信号として4K解像度の表示装置に供給される。また、矢印164-2に対応して読み出された画素値により構成される4K信号は、表示装置の右下の小画面例えば、図4の小画面44の画像を表示するための信号として4K解像度の表示装置に供給される。このように並行して出力される4つの4K信号が4K解像度の表示装置に入力されることで、図4を参照して上述したような、水平垂直分割湧き出し方式によるスキャンが行われて4K解像度の表示装置に画像が表示されることになる。図14は、4K解像度の表示装置において図5を参照して上述した水平分割方式が採用される場合における各ラインメモリの書き込み順と読み出し順を説明する図である。なお、同図においては、各ラインメモリの図中左端部に最初のアドレスに対応する記憶素子が存在し、図中右端部に最後のアドレスに対応する記憶素子が存在するものとして説明する。すなわち、入力された4K信号の画素値は、各ラインメモリの左から右へ順番に記憶されていったものとして説明する。図14において、アップコンバート部130-1から出力された4K信号は、メモリブロック141に供給されてラインメモリ141-1乃至ラインメモリ141-4に記憶される。この際、同図の矢印171で示されるように、ラインメモリ141-1に最初の1/4ラインの画素値が記憶され、ラインメモリ141-2に次の1/4ラインの画素値が記憶される。さらに、ラインメモリ141-3に次の1/4ラインの画素値が記憶され、ラインメモリ141-4に最後の1/4ラインの画素値が記憶される。なお、上述したように、水平分割方式が採用される場合、アップコンバート部130-1から出力された4K信号は、奇数ラインのみで構成される画面画像に対応するものとされる。一方、図14において、4K信号が出力される場合、メモリブロック142の各ラインメモリから画素値が読み出される。この際、同図の矢印172-1乃至矢印172-4で示されるように、4つの画素値が並行して読み出される。すなわち、矢印172-1で示されるように、ラインメモリ142-1の最初のアドレスから最後のアドレスまでの画素値が順番に出力される。それと同時に、矢印172-2で示されるように、ラインメモリ142-2の最初のアドレスから最後のアドレスまでの画素値が順番に出力される。また、同時に、矢印172-3で示されるように、ラインメモリ142-3の最初のアドレスから最後のアドレスまでの画素値が順番に出力される。さらに、同時に、矢印172-4で示されるように、ラインメモリ142-4の最初のアドレスから最後のアドレスまでの画素値が順番に出力される。矢印172-1に対応して読み出された画素値により構成される4K信号は、表示装置の小画面例えば、図5の小画面51の画像を表示するための信号として4K解像度の表示装置に供給される。また、矢印172-2に対応して読み出された画素値により構成される4K信号は、表示装置の別の小画面例えば、図5の小画面52の画像を表示するための信号として4K解像度の表示装置に供給される。さらに、矢印172-3に対応して読み出された画素値により構成される4K信号は、表示装置のさらに別の小画面例えば、図5の小画面53の画像を表示するための信号として4K解像度の表示装置に供給される。また、矢印172-4に対応して読み出された画素値により構成される4K信号は、表示装置のさらに別の小画面例えば、図5の小画面54の画像を表示するための信号として4K解像度の表示装置に供給される。また、図14において、アップコンバート部130-2から出力された4K信号は、メモリブロック143に供給されてラインメモリ143-1乃至ラインメモリ143-4に記憶される。この際、同図の矢印173で示されるように、ラインメモリ143-1に最初の1/4ラインの画素値が記憶され、ラインメモリ143-2に次の1/4ラインの画素値が記憶される。さらに、ラインメモリ143-3に次の1/4ラインの画素値が記憶され、ラインメモリ143-4に最後の1/4ラインの画素値が記憶される。上述したように、水平分割方式が採用される場合、アップコンバート部130-2から出力された4K信号は、偶数ラインのみで構成される画面画像に対応するものとされる。一方、図14において、4K信号が出力される場合、メモリブロック142の各ラインメモリから画素値が読み出される。この際、同図の矢印174-1乃至矢印174-4で示されるように、4つの画素値が並行して読み出される。すなわち、矢印174-1で示されるように、ラインメモリ144-1の最初のアドレスから最後のアドレスまでの画素値が順番に出力される。それと同時に、矢印174-2で示されるように、ラインメモリ144-2の最初のアドレスから最後のアドレスまでの画素値が順番に出力される。また、同時に、矢印174-3で示されるように、ラインメモリ144-3の最初のアドレスから最後のアドレスまでの画素値が順番に出力される。さらに、同時に、矢印174-4で示されるように、ラインメモリ144-4の最初のアドレスから最後のアドレスまでの画素値が順番に出力される。矢印174-1に対応して読み出された画素値により構成される4K信号は、表示装置の小画面例えば、図5の小画面51の画像を表示するための信号として4K解像度の表示装置に供給される。また、矢印174-2に対応して読み出された画素値により構成される4K信号は、表示装置の別の小画面例えば、図5の小画面52の画像を表示するための信号として4K解像度の表示装置に供給される。さらに、矢印174-3に対応して読み出された画素値により構成される4K信号は、表示装置のさらに別の小画面例えば、図5の小画面53の画像を表示するための信号として4K解像度の表示装置に供給される。また、矢印174-4に対応して読み出された画素値により構成される4K信号は、表示装置のさらに別の小画面例えば、図5の小画面54の画像を表示するための信号として4K解像度の表示装置に供給される。上述したように、水平分割方式が採用される場合、アップコンバート部130-1から出力された4K信号は、常に奇数ラインの画素を表示するための4K信号とされる。また、アップコンバート部130-2から出力された4K信号は、常に偶数ラインの画素を表示するための4K信号とされる。従って、いまの場合、スキャン変更部140は、メモリブロック142から出力される4つの4K信号を表示装置に出力した後、メモリブロック144から出力される4つの4K信号を表示装置に出力する。つまり、スキャン変更部140は、奇数ラインの画素を表示するための4K信号と偶数ラインの画素を表示するための4K信号とを交互に切り替えて出力するようにする。このように並行して出力される4つの4K信号が4K解像度の表示装置に入力されることで、図5を参照して上述したような、水平分割方式によるスキャンが行われて4K解像度の表示装置に画像が表示されることになる。図15は、4K解像度の表示装置において図2を参照して上述した単画面方式が採用される場合における各ラインメモリの書き込み順と読み出し順を説明する図である。なお、同図においては、各ラインメモリの図中左端部に最初のアドレスに対応する記憶素子が存在し、図中右端部に最後のアドレスに対応する記憶素子が存在するものとして説明する。すなわち、入力された4K信号の画素値は、各ラインメモリの左から右へ順番に記憶されていったものとして説明する。図15において、アップコンバート部130-1から出力された4K信号は、メモリブロック141に供給されてラインメモリ141-1乃至ラインメモリ141-4に記憶される。この際、同図の矢印181-1乃至181-4で示されるように、ラインメモリ141-1乃至ラインメモリ181-4のそれぞれに1画素値ずつ同時に記憶されていく。例えば、最初の1ラインにおいて、番号0、1,2,3,4、5、6、7のように画素が配列されている場合、次のように画素値が記憶されていく。すなわち、番号0の画素の値は、ラインメモリ141-1に記憶され、番号1の画素の値は、ラインメモリ141-2に記憶され、番号2の画素の値は、ラインメモリ141-3に記憶され、番号3の画素の値は、ラインメモリ141-4に記憶される。また、番号4の画素の値は、ラインメモリ141-1に記憶され、番号5の画素の値は、ラインメモリ141-2に記憶され、番号6の画素の値は、ラインメモリ141-3に記憶され、番号7の画素の値は、ラインメモリ141-4に記憶される。このように、ラインメモリ141-1には、例えば、番号0,4,8,16,の画素の値が順番に記憶され、1/4ラインの画素値が記憶されることになる。また、ラインメモリ141-2には、例えば、番号1,5,9,17,の画素の値が順番に記憶され、1/4ラインの画素値が記憶されることになる。同様にして、ラインメモリ141-3とラインメモリ141-4にも所定の番号の画素の値が記憶され、それぞれ1/4ラインの画素値が記憶されることになる。なお、上述したように、単画面方式が採用される場合、アップコンバート部130-1から出力された4K信号は、奇数ラインのみで構成される画面画像に対応するものとされる。一方、図15において、4K信号が出力される場合、メモリブロック142の各ラインメモリから画素値が読み出される。この際、同図の矢印182-1乃至矢印182-4で示されるように、4つの画素値が並行して読み出される。すなわち、矢印182-1で示されるように、ラインメモリ142-1の最初のアドレスから最後のアドレスまでの画素値が順番に出力される。それと同時に、矢印182-2で示されるように、ラインメモリ142-2の最初のアドレスから最後のアドレスまでの画素値が順番に出力される。また、同時に、矢印182-3で示されるように、ラインメモリ142-3の最初のアドレスから最後のアドレスまでの画素値が順番に出力される。さらに、同時に、矢印182-4で示されるように、ラインメモリ142-4の最初のアドレスから最後のアドレスまでの画素値が順番に出力される。いまの場合、矢印182-1乃至矢印182-4に対応して読み出された画素値により構成される4K信号が、表示装置の画面例えば、図2の画面40の画像を表示するための信号として4K解像度の表示装置に供給される。また、図15において、アップコンバート部130-2から出力された4K信号は、メモリブロック143に供給されてラインメモリ143-1乃至ラインメモリ143-4に記憶される。この際、同図の矢印183-1乃至183-4で示されるように、ラインメモリ143-1乃至ラインメモリ183-4のそれぞれに1画素値ずつ同時に記憶されていく。すなわち、メモリブロック141の場合と同様に、ラインメモリ143-1には、例えば、番号0,4,8,16,の画素の値が順番に記憶され、1/4ラインの画素値が記憶されることになる。また、ラインメモリ143-2には、例えば、番号1,5,9,17,の画素の値が順番に記憶され、1/4ラインの画素値が記憶されることになる。同様にして、ラインメモリ143-3とラインメモリ143-4にも所定の番号の画素の値が記憶され、それぞれ1/4ラインの画素値が記憶されることになる。なお、上述したように、単画面方式が採用される場合、アップコンバート部130-2から出力された4K信号は、偶数ラインのみで構成される画面画像に対応するものとされる。一方、図15において、4K信号が出力される場合、メモリブロック144の各ラインメモリから画素値が読み出される。この際、同図の矢印184-1乃至矢印184-4で示されるように、4つの画素値が並行して読み出される。すなわち、矢印184-1で示されるように、ラインメモリ144-1の最初のアドレスから最後のアドレスまでの画素値が順番に出力される。それと同時に、矢印184-2で示されるように、ラインメモリ144-2の最初のアドレスから最後のアドレスまでの画素値が順番に出力される。また、同時に、矢印184-3で示されるように、ラインメモリ144-3の最初のアドレスから最後のアドレスまでの画素値が順番に出力される。さらに、同時に、矢印184-4で示されるように、ラインメモリ144-4の最初のアドレスから最後のアドレスまでの画素値が順番に出力される。いまの場合、矢印184-1乃至矢印184-4に対応して読み出された画素値により構成される4K信号が、表示装置の画面例えば、図2の画面40の画像を表示するための信号として4K解像度の表示装置に供給される。上述したように、単画面分割方式が採用される場合、アップコンバート部130-1から出力された4K信号は、常に奇数ラインの画素を表示するための4K信号とされる。また、アップコンバート部130-2から出力された4K信号は、常に偶数ラインの画素を表示するための4K信号とされる。従って、いまの場合、スキャン変更部140は、メモリブロック142から出力される4つの4K信号を表示装置に出力した後、メモリブロック144から出力される4つの4K信号を表示装置に出力する。つまり、スキャン変更部140は、奇数ラインの画素を表示するための4K信号と偶数ラインの画素を表示するための4K信号とを交互に切り替えて出力するようにする。このように並行して出力される4つの4K信号が4K解像度の表示装置に入力されることで、図2を参照して上述したような、単画面方式によるスキャンが行われて4K解像度の表示装置に画像が表示されることになる。このように、本技術によれば、表示装置において、図2乃至図5を参照して上述した4つの方式のいずれの方式が採用されていたとしても、表示装置に対応する方式でアップコンバートすることができる。また、本技術によれば、いずれの方式であっても、単一の構成の解像度変換装置100によってアップコンバートすることができ、低コストで互換性の高い解像度変換装置を供給することが可能となる。さらに、本技術によれば、いずれの方式であっても、必要に応じて台形補正やアスペクト変換などの処理が施されたアップコンバートを実現することができる。次に、図16のフローチャートを参照して、図6の解像度変換装置100による解像度変換処理の例について説明する。この処理は、例えば、入力された2K信号をアップコンバートして、4K解像度の表示装置に出力するとき実行される。なお、解像度変換装置100には、例えば、自分に接続された表示装置において採用されるスキャンの方式を識別する情報が伝送されているものとする。ステップS21において、メモリ制御部110は、入力信号を記憶する。このとき、例えば、内部に1フレーム分の画像に対応する2K信号がメモリに保持される。ステップS22において、メモリ制御部110は、図17を参照して後述する画面分割処理を実行する。ここで、図17のフローチャートを参照して、図16のステップS22の画面分割処理の詳細な例について説明する。ステップS41において、メモリ制御部110は、表示装置のスキャンの方式をチェックする。このとき、例えば、解像度変換装置100が信号を出力する表示装置において採用されるスキャンの方式が図2乃至図5を参照して上述した4つの方式のうちのいずれであるかが特定される。ステップS42において、メモリ制御部110は、ステップS41の処理の結果特定されたスキャンの方式は、水平垂直分割の方式であるか否かを判定される。このとき、例えば、表示装置のスキャンの方式が図3に示される水平垂直分割通常方式、または、図4に示される水平垂直分割湧き出し方式であるか否かが判定される。ステップS42において、表示装置のスキャンの方式が図3に示される水平垂直分割通常方式、または、図4に示される水平垂直分割湧き出し方式であると判定された場合、処理は、ステップS44に進む。ステップS44において、メモリ制御部110は、入力信号に対応する画像画面を、垂直方向の上半分と下半分に分割する。このとき、例えば、図7を参照して上述したように、メモリ制御部110は、画面200を、垂直方向の上半分の画面201と垂直方向の下半分の画面202に分割して、それぞれの画面に対応する2K信号を垂直展開部120に供給する。そして、メモリ制御部110は、画面201、および、画面202のそれぞれについて、画面の左上の画素から、水平方向右に1行の画素を出力し、右端まで出力したら垂直方向に1段下に下がって、同じように左から右に次の1行を出力する。一方、ステップS42において、表示装置のスキャンの方式が図3に示される水平垂直分割通常方式、または、図4に示される水平垂直分割湧き出し方式ではないと判定された場合、処理は、ステップS43に進む。この場合、表示装置のスキャンの方式は、図2に示される単画面方式、または、図5に示される水平分割方式であったことになる。ステップS43において、メモリ制御部110は、入力信号に対応する画像画面を、奇数ラインの画面と偶数ラインの画面に分割する。このとき、例えば、図7を参照して上述したように、メモリ制御部110は、画面200を、奇数ラインのみで構成される画面221と、偶数ラインのみで構成される画面222に分割して、それぞれの画面に対応する2K信号を垂直展開部120に供給する。そして、メモリ制御部110は、画面221、および、画面222のそれぞれについて、画面の左上の画素から、水平方向右に1行の画素を出力し、右端まで出力したら垂直方向に1段下に下がって、同じように左から右に次の1行を出力する。このようにして、画面分割処理が実行される。図16に戻って、ステップS22の処理の後、処理は、ステップS23に進む。ステップS23において、垂直展開部120は、図18のフローチャートを参照して後述する垂直展開処理を実行する。ここで、図18のフローチャートを参照して、図16のステップS23の垂直展開処理の詳細な例について説明する。ステップS61において、垂直展開部120は、表示装置のスキャンの方式をチェックする。このとき、例えば、解像度変換装置100が信号を出力する表示装置において採用されるスキャンの方式が図2乃至図5を参照して上述した4つの方式のうちのいずれであるかが特定される。ステップS62において、垂直展開部120は、ステップS61の処理の結果特定されたスキャンの方式は、水平垂直分割の方式であるか否かを判定される。このとき、例えば、表示装置のスキャンの方式が図3に示される水平垂直分割通常方式、または、図4に示される水平垂直分割湧き出し方式であるか否かが判定される。ステップS62において、表示装置のスキャンの方式が図3に示される水平垂直分割通常方式、または、図4に示される水平垂直分割湧き出し方式ではないと判定された場合、処理は、ステップS63に進む。この場合、表示装置のスキャンの方式は、図2に示される単画面方式、または、図5に示される水平分割方式であったことになる。ステップS63において、ラインを再構成する。一方、ステップS62において、表示装置のスキャンの方式が図3に示される水平垂直分割通常方式、または、図4に示される水平垂直分割湧き出し方式であったと判定された場合、ステップS63の処理は、スキップされる。ステップS62において、表示装置のスキャンの方式が図3に示される水平垂直分割通常方式、または、図4に示される水平垂直分割湧き出し方式であったと判定された場合、または、ステップS63の処理の後、処理は、ステップS64に進む。ステップS64において、垂直展開部120は、これから生成される画素に対応するラインの画素を出力する。すなわち、図8を参照して上述したように、ステップS62乃至ステップS64の処理が実行される。例えば、垂直展開部120は、アップコンバート部130-1からの要求に基づいて、例えば、アップコンバート部130-1が4K解像度の画面の中で生成する画素のラインに対応する位置の4ライン分の画素を供給する。また、垂直展開部120は、アップコンバート部130-2からの要求に基づいて、例えば、アップコンバート部130-2が4K解像度の画面の中で生成する画素のラインに対応する位置の4ライン分の画素を供給する。また、4K解像度の表示装置において、単画面方式、または、水平分割方式が採用される場合、垂直展開部120は、画面221および画面222の各ラインを並べ替えて再構成してから、4ライン分の画素をアップコンバート部130-1、または、アップコンバート部130-2に供給する。例えば、アップコンバート部130-1によって、4K解像度の画面の中で、奇数ラインの画素が生成される場合、画面221および画面222の奇数ラインと偶数ラインを交互に並べ替えて得られた画像の中から対応する4ライン分の画素を供給する。また、例えば、アップコンバート部130-2によって、4K解像度の画面の中で、偶数ラインの画素が生成される場合、画面221および画面222の奇数ラインと偶数ラインを交互に並べ替えて得られた画像の中から対応する4ライン分の画素を供給する。このようにして、垂直展開処理が実行される。図16に戻って、ステップS23の処理の後、処理は、ステップS24に進む。ステップS24において、アップコンバート部130-1およびアップコンバート部130-2は、画素を生成してアップコンバートする。このとき、例えば、図10Aを参照して上述したように、2K信号の画素それぞれの周囲に4K信号の画素が4つずつ規則的に配置されるように、画素が生成されてアップコンバートされる。あるいはまた、図10Bを参照して上述したように、必要に応じて台形補正が行われる。なお、アスペクト変換が行われるようにしてもよい。図16に戻って、ステップS24の処理の後、処理は、ステップS25に進む。ステップS25において、スキャン変更部140は、図19を参照して後述するスキャン変更処理を実行する。ここで、図19のフローチャートを参照して、図16のステップS25のスキャン変更処理の詳細な例について説明する。ステップS81において、スキャン変更部140は、表示装置のスキャンの方式をチェックする。このとき、例えば、解像度変換装置100が信号を出力する表示装置において採用されるスキャンの方式が図2乃至図5を参照して上述した4つの方式のうちのいずれであるかが特定される。ステップS82において、スキャン変更部140は、ステップS61の処理の結果特定されたスキャンの方式は、水平垂直分割の方式であるか否かを判定される。このとき、例えば、表示装置のスキャンの方式が図3に示される水平垂直分割通常方式、または、図4に示される水平垂直分割湧き出し方式であるか否かが判定される。ステップS82において、表示装置のスキャンの方式が図3に示される水平垂直分割通常方式、または、図4に示される水平垂直分割湧き出し方式であると判定された場合、処理は、ステップS83に進む。ステップS83において、スキャン変更部140は、ステップS61の処理の結果特定されたスキャンの方式が、図3に示される水平垂直分割通常方式、または、図4に示される水平垂直分割湧き出し方式のうちのいずれの方式であるかを判定する。ステップS83において、水平垂直分割通常方式であると判定された場合、処理は、ステップS85に進む。ステップS85において、スキャン変更部140は、水平垂直分割通常方式に対応するラインメモリの書き込み読み出しの制御を行う。このとき、例えば、図12を参照して上述したように、スキャン変更部140の各ラインメモリに画素値が書き込まれ、また、それらの画素値が読み出されることになる。また、ステップS83において、水平垂直分割湧き出し方式であると判定された場合、処理は、ステップS84に進む。ステップS84において、スキャン変更部140は、水平垂直分割湧き出し方式に対応するラインメモリの書き込み読み出しの制御を行う。このとき、例えば、図13を参照して上述したように、スキャン変更部140の各ラインメモリに画素値が書き込まれ、また、それらの画素値が読み出されることになる。一方、ステップS82において、表示装置のスキャンの方式が図3に示される水平垂直分割通常方式、または、図4に示される水平垂直分割湧き出し方式ではないと判定された場合、処理は、ステップS86に進む。この場合、表示装置のスキャンの方式は、図2に示される単画面方式、または、図5に示される水平分割方式であったことになる。ステップS86において、スキャン変更部140は、ステップS61の処理の結果特定されたスキャンの方式が、図2に示される単画面方式、または、図5に示される水平分割方式のうちのいずれの方式であるかを判定する。ステップS86において、水平分割方式であると判定された場合、処理は、ステップS88に進む。ステップS88において、スキャン変更部140は、水平分割方式に対応するラインメモリの書き込み読み出しの制御を行う。このとき、例えば、図14を参照して上述したように、スキャン変更部140の各ラインメモリに画素値が書き込まれ、また、それらの画素値が読み出されることになる。また、ステップS86において、単画面方式であると判定された場合、処理は、ステップS87に進む。ステップS87において、スキャン変更部140は、単画面方式に対応するラインメモリの書き込み読み出しの制御を行う。このとき、例えば、図15を参照して上述したように、スキャン変更部140の各ラインメモリに画素値が書き込まれ、また、それらの画素値が読み出されることになる。このようにして、スキャン変更処理が実行される。図19に示される処理が終了すると、図16に示される解像度変換処理も終了されることになる。このようにして、解像度変換処理が実行される。以上においては、2K信号を入力信号と、4K信号を出力する解像度変換の例について説明したが、これら以外の信号の解像度変換であっても、本技術を適用することができる。なお、本明細書において上述した一連の処理は、記載された順序に沿って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理をも含むものである。また、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。なお、本技術は以下のような構成も取ることができる。1入力された画像信号について、前記画像信号に対応する画面を2つの小画面に分割し、前記分割された小画面のそれぞれに対応する画像信号を保持する保持部と、前記保持部から読み出された画像信号に対応する2つの小画面のそれぞれにおいて、画素を補完するアップコンバート処理を実行するアップコンバート部と、前記アップコンバート処理が施された前記2つ小画面のうち、第1の小画面に対応する画像信号を、第1のメモリブロック内の複数のラインメモリに保持し、第2の小画面に対応する画像信号を、第2のメモリブロック内の複数のラインメモリに保持し、前記第1のメモリブロックの複数のラインメモリにそれぞれ保持された信号を、自分に接続された表示装置のスキャンの方式に応じて定まる第1の順番で読み出すとともに、前記第2のメモリブロックの複数のラインメモリにそれぞれ保持された信号を前記表示装置のスキャンの方式に応じて定まる第2の順番で読み出すスキャン変更部とを備える解像度変換装置。2前記保持部は、小画面のそれぞれに対応する画像信号が読み出されるとき、前記表示装置のスキャンの方式に基づいて、前記画像信号における画素の順番を、前記小画面毎に変更する1に記載の解像度変換装置。3前記保持部は、前記表示装置のスキャンの方式が、前記表示装置の画面を水平垂直方向に4つの小画面に分割し、それぞれの小画面において同時にスキャンされるものである場合、前記入力された画像信号に対応する画面を垂直方向上半分の小画面と、垂直方向下半分の小画面に分割し、前記分割された小画面のそれぞれに対応する画像信号を保持する1または2に記載の解像度変換装置。4前記保持部は、前記表示装置のスキャンの方式が、前記表示装置の画面を水平方向に4つの小画面に分割し、それぞれの小画面において同時にスキャンされるものである場合、または、前記表示装置の画面を分割せずにスキャンするものである場合、前記入力された画像信号に対応する画面を、奇数ラインのみで構成される小画面と、偶数ラインのみで構成される小画面に分割し、前記分割された小画面のそれぞれに対応する画像信号を保持する1乃至3のいずれかに記載の解像度変換装置。5前記スキャン変更部は、前記第1のメモリブロックと前記第2のメモリブロックがそれぞれ4つのラインメモリを有し、前記第1のメモリブロックと前記第2のメモリブロックが、前記アップコンバート処理が施された前記2つ小画面のそれぞれに対応する画像信号を保持するとき、前記表示装置のスキャンの方式に応じて、前記4つのラインメモリであって、第1番目のラインメモリ乃至第4番目のラインメモリに順番に前記画像信号を入力するか、または、第1番目のラインメモリ乃至第4番目のラインメモリのそれぞれに同時に前記画像信号の一部を入力するかを切り替える1乃至4のいずれかに記載の解像度変換装置。6前記スキャン変更部は、前記第1のメモリブロックと前記第2のメモリブロックがそれぞれ4つのラインメモリを有し、前記表示装置のスキャンの方式が、前記表示装置の画面を水平垂直方向に4つの小画面に分割し、それぞれの小画面において同時にラスタスキャンされる水平垂直分割通常方式である場合、前記第1のメモリブロックまたは前記第2のメモリブロックのいずれか一方の4つのラインメモリのうち、第1番目のラインメモリと第3番目のラインメモリに保持された信号を、同じ順序で同時に読出すと同時に、他方のメモリブロックの4つのラインメモリのうち、第1番目のラインメモリと第3番目のラインメモリに保持された信号を、同じ順序で同時に読出す1乃至5のいずれかに記載の解像度変換装置。7前記スキャン変更部は、前記第1のメモリブロックと前記第2のメモリブロックがそれぞれ4つのラインメモリを有し、前記表示装置のスキャンの方式が、前記表示装置の画面を水平垂直方向に4つの小画面に分割し、それぞれの小画面においてスキャンされる画素が、あたかも前記表示装置の画面の中心から4つの角に向かって湧き出しているようにスキャンされる水平垂直分割湧き出し方式である場合、前記第1のメモリブロックまたは前記第2のメモリブロックのいずれか一方の4つのラインメモリのうち、第1番目のラインメモリと第3番目のラインメモリに保持された信号を、逆の順序で同時に読出すと同時に、他方のメモリブロックの4つのラインメモリのうち、第1番目のラインメモリと第3番目のラインメモリに保持された信号を、逆の順序で同時に読出す1乃至6のいずれかに記載の解像度変換装置。8前記スキャン変更部は、前記第1のメモリブロックと前記第2のメモリブロックがそれぞれ4つのラインメモリを有し、前記表示装置のスキャンの方式が、前記表示装置の画面を水平方向に4つの小画面に分割し、それぞれの小画面においてラスタスキャンされる水平分割方式である場合、前記第1のメモリブロックの4つのラインメモリのそれぞれに保持された信号を、同じ順序で同時に読出し、その後、前記第2のメモリブロックの4つのラインメモリのそれぞれに保持された信号を、同じ順序で同時に読出す1乃至8のいずれかに記載の解像度変換装置。9前記スキャン変更部は、前記第1のメモリブロックと前記第2のメモリブロックがそれぞれ4つのラインメモリを有し、前記表示装置のスキャンの方式が、前記表示装置の画面を分割せずにスキャンされる単画面方式である場合、前記第1のメモリブロックの4つのラインメモリのそれぞれ、および、前記第2のメモリブロックの4つのラインメモリのそれぞれに、1画素分ずつ信号を保持し、前記第1のメモリブロックの4つのラインメモリのそれぞれに保持された信号を、同じ順序で同時に読出し、その後、前記第2のメモリブロックの4つのラインメモリのそれぞれに保持された信号を、同じ順序で同時に読出す1乃至8のいずれかに記載の解像度変換装置。10前記保持部から読み出された画像信号のうち、前記アップコンバート部により補完される画素に対応するラインの画素に対応する信号を抽出して、前記アップコンバート部に供給する供給部をさらに備える1乃至9のいずれかに記載の解像度変換装置。11アップコンバート部は、前記アップコンバート処理を実行するとき、台形補正またはアスペクト変換をさらに施す1乃至10のいずれかに記載の解像度変換装置。12保持部が、入力された画像信号について、前記画像信号に対応する画面を2つの小画面に分割し、前記分割された小画面のそれぞれに対応する画像信号を保持し、アップコンバート部が、前記保持部から読み出された画像信号に対応する2つの小画面のそれぞれにおいて、画素を補完するアップコンバート処理を実行し、スキャン変更部が、前記アップコンバート処理が施された前記2つ小画面のうち、第1の小画面に対応する画像信号を、第1のメモリブロック内の複数のラインメモリに保持し、第2の小画面に対応する画像信号を、第2のメモリブロック内の複数のラインメモリに保持し、前記第1のメモリブロックの複数のラインメモリにそれぞれ保持された信号を、自分に接続された表示装置のスキャンの方式に応じて定まる第1の順番で読み出すとともに、前記第2のメモリブロックの複数のラインメモリにそれぞれ保持された信号を表示装置のスキャンの方式に応じて定まる第2の順番で読み出すステップを含む解像度変換方法。"