複数のセラミック層が積層されてなるもので、外表面として、互いに対向する第1および第2の主面、互いに対向する第1および第2の側面ならびに互いに対向する第1および第2の端面を有する、セラミック素体と、前記セラミック素体の内部に配置され、第1の対向部および前記第1の対向部から前記セラミック素体の前記外表面に引出された第1の引出し部を有する、第1の内部電極と、前記セラミック素体の内部に配置され、前記セラミック層を介して前記第1の対向部と対向する第2の対向部および前記第2の対向部から前記セラミック素体の前記外表面に引出された少なくとも2つの第2の引出し部を有する、第2の内部電極と、前記セラミック素体の前記外表面上に配置され、前記第1の引出し部の露出端を覆う、第1の外部電極と、前記セラミック素体の前記外表面上に配置され、前記第2の引出し部の露出端を直接覆うめっき膜を有し、前記第1の外部電極とは異なる電位に接続される、第2の外部電極と、を備え、前記セラミック層の積層方向に沿って、前記第1の内部電極および前記第2の内部電極がいずれも存在しない領域を非有効領域と定義したとき、前記非有効領域において、前記セラミック素体の前記外表面の少なくとも2箇所に引出されるようにして、かつ、前記第2の外部電極に電気的に接続されるようにして、ダミースルー導体が形成されている、積層セラミック電子部品。前記第2の内部電極は、前記第1の側面から前記第2の側面に至るようにして配置され、前記第2の外部電極は、前記第1および第2の側面上にそれぞれ配置され、前記ダミースルー導体は、前記第1の側面から前記第2の側面に至るようにして配置される、請求項1に記載の積層セラミック電子部品。前記第2の外部電極は、前記第1および第2の側面上にそれぞれ少なくとも1つずつ配置される、請求項2に記載の積層セラミック電子部品。前記第2の外部電極の前記めっき膜は、前記第1および第2の側面ならびに前記第1および第2の主面を周回するように配置される、請求項2に記載の積層セラミック電子部品。前記ダミースルー導体の少なくとも一部が、前記第1および第2の主面の各々上に露出する、請求項3または4に記載の積層セラミック電子部品。前記ダミースルー導体の少なくとも一部が、前記第1および第2の主面の各々上に、かつ、前記第1の側面から前記第2の側面にかけて露出する、請求項4に記載の積層セラミック電子部品。前記第1の内部電極は、前記第1の端面から前記第2の端面に至るようにして配置され、前記第1の外部電極は、前記第1および第2の端面上にそれぞれ少なくとも1つずつ配置される、請求項2ないし6のいずれかに記載の積層セラミック電子部品。前記ダミースルー導体は長方形状に形成される、請求項1ないし7のいずれかに記載の積層セラミック電子部品。そこで、この発明の目的は、上記のような問題を解決し得る構造を有する、積層セラミック電子部品を提供しようとすることである。この発明は、次のような構成を備える積層セラミック電子部品に向けられる。1複数のセラミック層が積層されてなるもので、外表面として、互いに対向する第1および第2の主面、互いに対向する第1および第2の側面ならびに互いに対向する第1および第2の端面を有する、セラミック素体、2セラミック素体の内部に配置され、第1の対向部および第1の対向部からセラミック素体の外表面に引出された第1の引出し部を有する、第1の内部電極、3セラミック素体の内部に配置され、セラミック層を介して第1の対向部と対向する第2の対向部および第2の対向部からセラミック素体の外表面に引出された少なくとも2つの第2の引出し部を有する、第2の内部電極、4セラミック素体の外表面上に配置され、第1の引出し部の露出端を覆う、第1の外部電極、ならびに、5セラミック素体の外表面上に配置され、第2の引出し部の露出端を直接覆うめっき膜を有し、第1の外部電極とは異なる電位に接続される、第2の外部電極。そして、この発明に係る積層セラミック電子部品は、前述した技術的課題を解決するため、次のような構成を備えることを特徴としている。すなわち、セラミック層の積層方向に沿って、第1の内部電極および第2の内部電極がいずれも存在しない領域を非有効領域と定義したとき、非有効領域において、セラミック素体の外表面の少なくとも2箇所に引出されるようにして、かつ、第2の外部電極に電気的に接続されるようにして、ダミースルー導体が形成されていることを特徴としている。好ましい実施態様では、第2の内部電極は、第1の側面から第2の側面に至るようにして配置され、第2の外部電極は、第1および第2の側面上にそれぞれ配置され、ダミースルー導体は、第1の側面から第2の側面に至るようにして配置される。上記好ましい実施態様において、第2の外部電極が、第1および第2の側面上にそれぞれ少なくとも1つずつ配置されても、第2の外部電極のめっき膜が、第1および第2の側面ならびに第1および第2の主面を周回するように配置されてもよい。上述の場合、ダミースルー導体の少なくとも一部は、第1および第2の主面の各々上に露出してもよい。また、上述のように、第2の外部電極のめっき膜が第1および第2の側面ならびに第1および第2の主面を周回するように配置されている場合、ダミースルー導体の少なくとも一部が、第1および第2の主面の各々上に、かつ、第1の側面から第2の側面にかけて露出することが好ましい。また、前述の好ましい実施態様において、第1の内部電極は、第1の端面から第2の端面に至るようにして配置され、第1の外部電極は、第1および第2の端面上にそれぞれ少なくとも1つずつ配置されることがより好ましい。また、この発明において、ダミースルー導体は長方形状に形成されることが好ましい。この発明によれば、非有効領域において、セラミック素体の外表面の少なくとも2箇所に引出されるようにして、すなわちセラミック素体を貫通するようにして、かつ、第2の外部電極に電気的に接続されるようにして、ダミースルー導体が形成されている。ここで、ダミースルー導体はセラミック素体の外表面における2箇所以上に露出するため、スチールボールなどのメディアがダミースルー導体の露出部のうち1箇所に接触すれば、残りの露出部にも通電する。つまり、メディアと接触する確率が高くなり、通電効率が高まる。これにより、第2の外部電極の下地となるめっき膜の形成のためのめっき時間が短縮される。このようなことから、積層セラミック電子部品の小型化が進んでも、第2の外部電極のめっき膜を能率的に形成することができる。この発明は、16081.6mm×0.8mm×0.8mm以下のサイズの積層セラミック電子部品に特に有用であり、中でも、10051.0mm×0.5mm×0.5mm、06030.6mm×0.3mm×0.3mm、04020.4mm×0.2mm×0.2mmといったより小型サイズのものに有用である。以下に、この発明を実施するための形態を説明するにあたり、積層セラミック電子部品として、積層セラミックコンデンサを例示する。[第1の実施形態]図1ないし図6は、この発明の第1の実施形態を説明するためのものである。第1の実施形態による積層セラミックコンデンサ1は、3端子タイプのものである。積層セラミックコンデンサ1は、セラミック素体2と、セラミック素体2の内部に配置された第1および第2の内部電極3および4ならびにダミースルー導体5と、セラミック素体2の外表面上に配置された第1および第2の外部電極6および7と、を備えている。以下、積層セラミックコンデンサ1の構造の詳細を、1セラミック素体、2内部電極、3ダミースルー導体、4外部電極に分けて説明し、その後、5製造方法について説明する。1セラミック素体セラミック素体2は、その外表面として、互いに対向する第1および第2の主面9および10と、互いに対向する1対の側面11および12と、互いに対向する1対の端面13および14とを有する、ほぼ直方体状をなしている。セラミック素体2は、コーナー部および稜部に丸みがつけられていることが好ましい。セラミック素体2は、図2に示すように、主面9および10の方向に延びかつ1対の主面9および10を結ぶ方向に積層された複数のセラミック層15からなる積層構造を有する。セラミック層15の各厚みは0.5~10μmであることが好ましい。セラミック層15を構成するセラミック材料としては、たとえば、BaTiO3、CaTiO3、SrTiO3、CaZrO3などを主成分とする誘電体セラミックを用いることができる。また、これらの主成分に、Mn化合物、Mg化合物、Si化合物、Co化合物、Ni化合物、希土類元素化合物などの副成分を添加したものを用いてもよい。2内部電極内部電極は、図4に示した複数の第1の内部電極3および図5に示した複数の第2の内部電極4を備える。複数の第1の内部電極3および複数の第2の内部電極4は、セラミック素体2の積層方向に交互に配列される。2-1.第1の内部電極第1の内部電極3は、図4に示すように、これと隣り合う第2の内部電極4に対向する第1の対向部17と、第1の対向部17からセラミック素体2の外表面に引出された第1の引出し部18とを有する。図4において、第1の内部電極3における第1の対向部17と第1の引出し部18との境界が破線で示されている。この実施形態においては、第1の内部電極3は長方形状に形成される。また、第1の内部電極3は、2つの第1の引出し部18を備え、2つの第1の引出し部18の一方および他方は、それぞれ、第1および第2の端面13および14に露出する露出端19を与えている。言い換えると、第1の内部電極3は、第1の端面13から第2の端面14に至るようにして配置される。2-2.第2の内部電極第2の内部電極4は、図5に示すように、これと隣り合う第1の内部電極3に対向する第2の対向部21と、第2の対向部21からセラミック素体2の外表面に引出された少なくとも2つの第2の引出し部22とを有する。この実施形態においては、第2の内部電極4は十字形状に形成され、第2の引出し部22の数は2つである。2つの第2の引出し部22の一方および他方は、それぞれ、第1および第2の側面11および12に露出する露出端23を与えている。言い換えると、第2の内部電極4は、第1の側面11から第2の側面12に至るようにして配置される。2-3.その他内部電極3および4を構成する導電材料としては、たとえば、Ni、Cu、Ag、Pd、Ag-Pd合金、Auなどを用いることができる。また、内部電極3および4の各厚みは、0.3~2.0μmであることが好ましい。第1の内部電極3の第1の対向部17と第2の内部電極4の第2の対向部21とがセラミック層15を挟んで対向する領域において静電容量が生じる。図2に示すように、セラミック素体2において、この領域を有効領域25と定義する。他方、セラミック層15の積層方向に沿って、第1の内部電極3および第2の内部電極4がいずれも存在しない領域を非有効領域26と定義する。非有効領域26は外層と呼ばれることもある。この実施形態において、非有効領域26は、セラミック素体2の第1の主面9側および第2の主面10側にそれぞれ存在する。3ダミースルー導体図2および図3に示すように、ダミースルー導体5は非有効領域26に配置される。ダミースルー導体5は、セラミック素体2の外表面の少なくとも2箇所に引出される。この実施形態において、ダミースルー導体5は、長方形状に形成され、セラミック素体2の外表面の2箇所、すなわち、第1の側面11および第2の側面12にそれぞれ引出される。言い換えると、ダミースルー導体5は、第1の側面11から第2の側面12に至るようにして配置される。このようにして、ダミースルー導体5は、第1および第2の側面11および12にそれぞれ露出する露出端27を有する。ダミースルー導体5は、上述のように、2箇所以上に露出端27を有するため、スチールボールなどのメディアがある特定の露出端27に接触すれば、残りの露出端27にも通電する。つまり、ダミースルー導体5が2箇所以上の露出端27を有すると、メディアと接触する確率が高くなり、通電効率が高まる。これにより、後述する第2の外部電極7の下地層となるめっき膜を形成するために必要なめっき時間が短縮される。ダミースルー導体5は、静電容量の形成に実質的に寄与しない。なお、ダミースルー導体5のうち有効領域25に最も近いものは、有効領域25の最上層または最下層に配置された第1の内部電極3との間に静電容量を形成することがあり得るが、この場合でも、両者の間で発生する静電容量が極力小さくなるように設計され得る。たとえば、両者の間の距離が第1の内部電極3および第2の内部電極4の対向距離に比べて長く設計されたり、両者の重なり面積が第1の内部電極3および第2の内部電極4の対向面積に比べて小さくされたりする。あるいは、有効領域25において、第2の内部電極4が最上層および最下層に配置されるようにしてもよい。ダミースルー導体5は、図2および図3に示すように、セラミック層15の積層方向に沿って連続して複数枚積層されている。また、ダミースルー導体5は、非有効領域26においてそれぞれ10~60枚程度配置されていることが好ましく、この場合、第1および第2の側面11および12非有効領域26の高さ位置において、第2の外部電極7の下地層となるめっき膜を成長させやすくなる。ダミースルー導体5は、内部電極3および4と同じ材料からなることが好ましく、ダミースルー導体5を構成する導電材料としては、前述したように、たとえば、Ni、Cu、Ag、Pd、Ag-Pd合金、Auなどを用いることができる。ダミースルー導体5の厚みは03~20μmであることが好ましい。4外部電極4-1.第1の外部電極第1の外部電極6は、セラミック素体2の第1および第2の端面13および14上にそれぞれ配置されている。この実施形態では、第1の外部電極6は、第1および第2の主面9および10ならびに第1および第2の側面11および12にまで回り込んでいる。第1の外部電極6は、第1の内部電極3と電気的に接続されるようにして、第1の引出し部18の露出端19を覆う。第1の外部電極6は、図2および図4ないし図6に示すように、第1の内部電極3の第1の引出し部18の露出端19と接触する下地層29およびその上に必要に応じて形成される上層30を含む。下地層29は、焼結金属膜、導電性樹脂膜などにより構成され得る。下地層29が焼結金属膜から構成される場合、焼結金属膜は、セラミック素体2および内部電極3および4と同時焼成したコファイアによって得られたものでも、焼成後のセラミック素体2に導電性ペーストを塗布して焼き付けたポストファイアによって得られたものでもよい。下地層29が導電性樹脂膜から構成される場合、導電性樹脂膜としては、熱硬化性樹脂および金属フィラーを混合したものを用いることができる。下地層29を構成する金属としては、たとえば、Cu、Ni、Ag、Pd、Ag-Pd合金、Auなどを用いることができる。下地層29が焼結金属膜または導電性樹脂膜から構成される場合、下地層29の厚みは、最も厚い部分において、10~50μmであることが好ましい。上層30は、めっき膜により構成される。めっき膜を構成する金属としては、たとえば、Cu、Ni、Ag、Pd、Ag-Pd合金、Au、Sn、Pb、Pd、Bi、Znなどを用いることができる。上層30となるめっき膜は、複数層から構成されてもよい。図示した上層30は、第1めっき層31とその上に形成される第2めっき層32とから構成される。この場合、好ましくは、第1めっき層31はNiめっき膜から構成され、第2めっき層32はSnめっき膜から構成される。上層30となるめっき膜の厚みは、1層あたり、1~10μmであることが好ましい。4-2.第2の外部電極第2の外部電極7は、第1の外部電極6とは異なる電位に接続されるもので、セラミック素体2の第1および第2の側面11および12上にそれぞれ配置されている。この実施形態では、第2の外部電極7は帯状であり、第1および第2の主面9および10にまで回り込んでいる。ただし、第2の外部電極7は、第1および第2の主面9および10には必ずしも回り込んでいる必要はなく、第1および第2の側面11および12上にのみ配置され得る。第2の外部電極7は、第2の内部電極4およびダミースルー導体5と電気的に接続されるようにして、第2の引出し部22の露出端23およびダミースルー導体5の露出端27を直接覆う。第1の外部電極6は、図3ないし図6に示すように、第2の内部電極4の第2の引出し部22の露出端23と接触する下地層33およびその上に必要に応じて形成される上層34を含む。下地層33は、めっき膜により構成される。めっき膜を構成する金属としては、たとえば、Cu、Ni、Ag、Pd、Ag-Pd合金、Au、Sn、Pb、Pd、Bi、Znなどを用いることができる。めっき膜の厚みは、最も厚い部分において、1~15μmであることが好ましい。第2の外部電極7において上層34が形成される場合、好ましくは、上述の下地層33がNiめっき膜から構成され、上層34がSnめっき膜から構成される。5製造方法積層セラミックコンデンサ1は、たとえば、次のようにして製造される。5-1.セラミック層15となるべきセラミックグリーンシート、内部電極用導電性ペースト、および外部電極用導電性ペーストを準備する。内部電極用導電性ペーストは、ダミースルー導体用導電性ペーストを兼ねる。セラミックグリーンシートならびに内部電極用および外部電極用の各導電性ペーストには、バインダおよび溶剤が含まれるが、公知の有機バインダや有機溶剤を用いることができる。5-2.セラミックグリーンシート上に、たとえばスクリーン印刷などにより所定のパターンで導電性ペーストを印刷し、内部電極パターンおよびダミースルー導体パターンを形成する。5-3.内部電極パターンが印刷されていない外層用セラミックグリーンシート、ダミースルー導体パターンが印刷されたセラミックグリーンシート、内部電極パターンが印刷されたセラミックグリーンシートを、それぞれ所定枚数かつ所定順序で積層し、マザー積層体を作製する。5-4.マザー積層体を静水圧プレスなどの手段により積層方向にプレスする。5-5.マザー積層体を所定のサイズにカットし、生のセラミック素体を切り出す。5-6.生のセラミック素体を焼成する。これによって、図示したセラミック素体2が得られる。焼成温度は、セラミックや内部電極の材料にもよるが、900~1300°Cであることが好ましい。この後、必要に応じて、バレル研磨を行なう。これにより、セラミック素体のコーナー部や稜部に丸みが付けられる。5-7.焼成後のセラミック素体2の両端面13および14に導電性ペーストを塗布し、焼き付けることによって、第1の外部電極6の下地層29を形成する。焼き付け温度は、700~900°Cであることが好ましい。5-8.第1の外部電極6の下地層29上に、上層30における第1めっき層31を形成するとともに、第2の外部電極7の下地層33を形成するため、めっき処理を行なう。めっき処理では、回転バレル法による電解めっきを適用することが好ましい。めっき処理には、スチールボール、スチールショット、はんだボールなどの導電性メディアが用いられる。ダミースルー導体5は、各々2つの露出端27を有しているため、めっき工程において、導電性メディアが露出端27のうちのいずれか1つに接触すれば、残りの露出端27にも通電する。つまり、メディアと接触する確率が高くなり、通電効率が高まる。これにより、第2の外部電極7の下地層33の形成のためのめっき時間が短縮される。めっき処理後、600~900°Cの温度で熱処理を行なうことが好ましい。これにより、セラミック素体に対するめっき膜の固着力が向上する。5-9.必要に応じて、第1の外部電極6の上層30における第2めっき層32を形成するとともに、第2の外部電極7の上層34を形成するため、めっき処理を行なう。以上のようにして、積層セラミックコンデンサ1が完成される。[第2の実施形態]この発明の第2の実施形態が図7ないし図9に示されている。図7ないし図9において、図1ないし図6に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。第2の実施形態による積層セラミックコンデンサ1aでは、第2の外部電極7aが、下地層33および上層34を含めて、セラミック素体2の第1および第2の側面11および12ならびに第1および第2の主面9および10を周回するように配置されていることを特徴としている。第2の外部電極7aの下地層33を形成するためのめっき工程において生じるめっき成長の過程で、めっき膜がセラミック素体2を周回するようにつながることにより、めっきの析出ポイントとなり得る電極面積が大きくなるので、その時点から通電効率が向上し、単位時間で生成できる膜厚が厚くなる。つまり、この実施形態によれば、第2の外部電極7aの下地層33において、所定の膜厚を形成する時間が短くなり、コスト削減となる。前述した第1の実施形態では、セラミック素体2の主面9および10に第2の外部電極7の先端部分が存在する。当該積層セラミックコンデンサ1を実装する基板のたわみなどにより、第2の外部電極7の先端部分に応力が加わると、ここを起点に下地層33が剥がれる可能性が高い。しかし、この実施形態では、第2の外部電極7aがエンドレスであり、先端部分がなくなるため、剥がれの問題が起こりにくくなる。また、第1の実施形態では、主面9および10上に位置する第2の外部電極7の下地層33の先端部分が、上層34をめっきにより形成する際に用いられるめっき液の浸入の入り口となって、信頼性が低下する可能性がある。しかし、この実施形態では、第2の外部電極7aの下地層33には、先端部分が存在しないため、信頼性低下の問題も起こりにくくなる。また、第2の外部電極7aはセラミック素体2を周回するめっき膜から構成されるので、この第2の外部電極7aを、セラミック素体2の外表面に沿う平滑なものとすることができる。このため、積層セラミックコンデンサ1aは、その実装時に転がりにくく、姿勢を安定なものとすることができる。この実施形態において、ダミースルー導体5の少なくとも一部は、図9に第1の主面9側がよく示されているように、第1および第2の主面9および10上に、かつ、第1の側面11から第2の側面12にかけて露出することが好ましい。これにより、主面9および10上にもめっきの析出ポイントが追加されるため、第2の外部電極7aの下地層33となる、周回するめっき膜の形成が促進される。なお、ダミースルー導体5は、主面9および10上に、その全面が露出している必要はなく、不連続状にたとえば、まだら状に分布して露出していてもよい。ただし、ダミースルー導体5の主面9および10における露出部分は、第1の側面11から第2の側面12にかけて一様に分布していることが好ましく、また、第1の側面11から第2の側面12にかけて途切れることなく露出していることが望ましい。このように、第1の側面11から第2の側面12にかけてわずかでもダミースルー導体5が連続的に露出している部分がある場合、通電面積が主面9および10における第1の側面11側から第2の側面12側にまで及ぶことになるため、最も通電効率が高くなる。第1および第2の主面9および10にダミースルー導体5を露出させるためには、たとえば、焼成後のバレル研磨の工程において、第1および第2の主面9および10の近くに位置するセラミック層15を削り取るようにすればよい。なお、ダミースルー導体5を露出させるため、サンドブラストを用いてもよい。[第3の実施形態]この発明の第3の実施形態が図10ないし図14に示されている。図10ないし図14において、図1ないし図6に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。第3の実施形態による積層セラミックコンデンサ1bでは、第1の外部電極6bにおいて、第1の内部電極3の第1の引出し部18の露出端19と接触する下地層29bが、めっき膜により構成されることを特徴としている。上記下地層29bとなるめっき膜の形成条件は、第2の外部電極7の下地層33を構成するめっき膜の場合と同様とすることが好ましい。これにより、第1の外部電極6bの下地層29bと、第2の外部電極7の下地層33とを、同時のめっきにより形成することができる。第1の外部電極6bにおいて、下地層29bがめっき膜から構成されることから、その上に形成される上層30bは単層のめっき膜とされ得る。この場合、下地層29bがNiめっき膜から構成され、上層30bがSnめっき膜から構成されることが好ましい。この実施形態では、図12ないし図14からわかるように、第1の外部電極6bは帯状であり、第1および第2の側面11および12には回り込んでいない。なお、図10では、第1の外部電極6bは、第1および第2の主面9および10に回り込んでいるように図示されているが、第1および第2の主面9および10にも回り込んでいる必要はなく、第1および第2の端面13および14上にのみ配置され得る。この実施形態では、第1の外部電極6bの下地層29bおよび第2の外部電極7の下地層33を構成するめっき膜の成長を容易にするため、図10および図13に示すように、第2の内部電極4と同一面上に第1のダミー電極41が配置され、図11および図12に示すように、第1の内部電極3と同一面上に第2のダミー電極42が配置され、図10および図14に示すように、ダミースルー導体5と同一面上に第3のダミー電極43が配置されている。第1のダミー電極41および第3のダミー電極43は、第1の外部電極6bに接続される。第2のダミー電極42は、第2の外部電極7に接続される。これら第1ないし第3のダミー電極41~43は、第1および第2の外部電極6bおよび7の下地層29bおよび33の各々を構成するめっき膜の析出ポイントとして機能し、通電効率を向上させる。また、セラミック素体2の強度向上にも寄与する。第1ないし第3のダミー電極41~43は、内部電極3および4ならびにダミースルー導体5と同じ金属により構成されることが好ましい。[第4の実施形態]この発明の第4の実施形態が図15および図16に示されている。図15および図16において、図1ないし図6に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。第4の実施形態による積層セラミックコンデンサ1cでは、セラミック層15の積層方向に沿って上下に有効領域25が分割されており、その間に位置する中間層が非有効領域26とされ、この非有効領域26に、ダミースルー導体5が配置されている。この実施形態によれば、非有効領域26となる中間層は、セラミック層15を構成するセラミックと内部電極3および4を構成する金属との収縮率の差に起因する内部応力を減少させるように機能させることができる。[他の実施形態]この発明は、以上説明した積層セラミックコンデンサに限らず、他の積層セラミック電子部品にも適用することができる。たとえば、セラミック素体を圧電体セラミックで構成した場合は、圧電部品として機能する積層セラミック電子部品とすることができ、セラミック素体をスピネル状セラミックなどの半導体セラミックで構成した場合は、サーミスタとして機能する積層セラミック電子部品とすることができる。