被試験信号を受ける入力手段と、基準試験パターン及び開始シーケンスを含むデジタル化データを蓄積するメモリと、上記被試験信号内の上記開始シーケンスを検出し、それに応答して同期信号を発生するパターン検出器と、上記同期信号に応答して上記メモリに上記基準試験パターンを出力させるメモリ制御器と、上記メモリからの上記基準試験パターンを上記被試験信号と比較するシンボル比較器と、上記入力手段からの上記被試験信号及び上記メモリからの上記デジタル化データを受け、この受けたデータを8bコードフォーマットから10bコードフォーマットに変換する1つ以上の8b対10b変換器と、該8b対10b変換器に結合され、上記10bコード化基準試験パターンを上記10bコード化被試験信号と比較するビット比較器とを具えた試験測定機器。ディスパリティエラーから独立してシンボル及びビットエラーレートを測定する方法であって、基準試験パターン及び開始シーケンスを含むデジタル化データをメモリに蓄積し、被試験信号を受け、上記被試験信号内の上記開始シーケンスを検出し、上記開始シーケンスに応答して同期信号を発生し、上記同期信号に応答して上記基準試験パターンを上記メモリから出力し、上記メモリからの上記基準試験パターンの8bコード化シンボルを上記被試験信号の8bコード化シンボルと比較して、シンボルエラーレート値を発生し、上記基準試験パターン及び上記被試験信号を8bコード化フォーマットから10bコード化フォーマットに変換し、上記10bコード化基準試験パターンを上記10bコード化被試験信号とビット毎に比較する試験測定方法。被試験信号を受ける入力手段と、基準試験パターン及び開始シーケンスを含むデジタル化データを発生するスクランブラ回路と、上記被試験信号内の上記開始シーケンスを検出し、それに応答して同期信号を発生するパターン検出器とを具え、上記スクランブラ回路は、上記同期信号に応答して上記基準試験パターンを出力し、上記スクランブラ回路からの上記基準試験パターンを上記被試験信号と比較するシンボル比較器と、上記入力手段からの上記被試験信号及び上記スクランブラ回路からの上記デジタル化データを受け、この受けたデータを8bコードフォーマットから10bコードフォーマットに変換する1つ以上の8b対10b変換器と、該1つ以上の8b対10b変換器に結合され、上記10bコード化基準試験パターンを上記10bコード化被試験信号と比較するビット比較器とを更に具えた試験測定機器。しかし、8b/10bのエンコード処理期間中、データストリームにディスパリティエラーが生じる。かかるディスパリティエラーは、データストリームの実際のビットエラーレートを増やすか、そうでなくても歪ませる。例えば、8b/10bエンコード方法に用いる共通制御信号は、K28.5と呼ばれる。K28.5のRD即ち、K28.5は、1100000101であり、K28.5のRD-即ち、K28.5-は、ビット毎の反転、即ち、0011111010である。K28.5のRD及びRD-ディスパリティの間に差の10ビットがある場合に、不規則なディスパリティを選択すると、1つの結果は、ビットエラーレートが10の量だけ誤って膨らむ。さらに、従来技術は、シンボルエラーレートをビットエラーレートと分けない。また、従来のビットエラーレート測定では、信号に生じた任意のディスパリティエラーから独立して、実際のビットエラーレートを正確に反映しない。そこで、ディスパリティエラーから独立してシンボルエラーレート及びビットエラーレートを測定する改良された方法及び装置が必要とされている。本発明の概念は、次の通りである。1被試験信号を受ける入力手段と;基準試験パターン及び開始シーケンスを含むデジタル化データを蓄積するメモリと;上記被試験信号内の上記開始シーケンスを検出し、それに応答して同期信号を発生するパターン検出器と;上記同期信号に応答して上記メモリに上記基準試験パターンを出力させるメモリ制御器と;上記メモリからの上記基準試験パターンを上記被試験信号と比較するシンボル比較器と;上記入力手段からの上記被試験信号及び上記メモリからの上記デジタル化データを受け、この受けたデータを8bコードフォーマットから10bコードフォーマットに変換する1つ以上の8b対10b変換器と;該8b対10b変換器に結合され、上記10bコード化基準試験パターンを上記10bコード化被試験信号と比較するビット比較器とを具えた試験測定機器。2上記ビット比較器に結合されたビットエラーカウンタを更に具え、該ビットエラーカウンタが任意のディスパリティエラーから独立してビットエラーレートを求める概念1の試験測定機器。3上記試験測定機器の上記入力手段が被試験装置から上記被試験信号を受け、上記ビットエラーカウンタが上記ビット比較器に応答し且つ上記被試験装置が導入した1つ以上のディスパリティエラーから独立して上記ビットエラーレートを決定する概念2の試験測定機器。4上記シンボル比較器に結合されたシンボルエラーカウンタを更に具え、該シンボルエラーカウンタが上記シンボル比較器に応答してシンボルエラーレートを求める概念1の試験測定機器。5上記メモリが上記シンボル比較器に結合され、上記シンボル比較器が上記メモリからの上記基準試験パターンを8bコード化フォーマットで受けると共に上記被試験信号を8bコード化フォーマットで受ける概念4の試験測定機器。6上記シンボル比較器が上記8bコード化基準試験パターンを上記8bコード化被試験信号と比較し、上記シンボルエラーカウンタが所定期間にわたってシンボルエラーの数の計数を行う概念5の試験測定機器。7上記シンボルエラーカウンタが上記ビット比較器に結合され、上記ビット比較器は、対応8bコード化シンボルに関連したシンボルエラーを検出する上記シンボル比較器に応答して、上記基準試験パターンからの10bコード化信号と上記被試験信号からの10bコード化シンボルとを比較する概念4の試験測定機器。8上記ビットエラーカウンタが所定期間にわたってビットエラーの数を計数し、ディスパリティエラーが上記計数から除かれる概念7の試験測定機器。9ディスパリティエラーレート値を発生するディスパリティエラーカウンタを更に具える概念4の試験測定機器。10上記シンボルエラーカウンタが上記ディスパリティエラーカウンタに結合され、上記ディスパリティエラーカウンタは、シンボルエラーを検出せずに上記シンボル比較器に応答してディスパリティエラーを検出する概念9の試験測定機器。11上記シンボル比較器に結合され、1つ以上のシンボルエラーを計数するシンボルエラーカウンタと;上記ビット比較器に結合され、1つ以上のビットエラーを計数するビットエラーカウンタと;1つ以上のディスパリティエラーを計数するディスパリティエラーカウンタと;上記シンボルエラーカウンタ、上記ビットエラーカウンタ及び上記ディスパリティエラーカウンタの出力並びに上記同期信号から選択を行う選択器とを更に具える概念1の試験測定機器。12上記選択器の出力に応答して上記被試験信号の取込みをトリガするトリガ回路を更に具える概念11の試験測定機器。13ディスパリティエラーから独立してシンボル及びビットエラーレートを測定する方法であって;基準試験パターン及び開始シーケンスを含むデジタル化データをメモリに蓄積し;被試験信号を受け;上記被試験信号内の上記開始シーケンスを検出し;上記開始シーケンスに応答して同期信号を発生し;上記同期信号に応答して上記基準試験パターンを上記メモリから出力し;上記メモリからの上記基準試験パターンの8bコード化シンボルを上記被試験信号の8bコード化シンボルと比較して、シンボルエラーレート値を発生し;上記基準試験パターン及び上記被試験信号を8bコード化フォーマットから10bコード化フォーマットに変換し;上記10bコード化基準試験パターンを上記10bコード化被試験信号とビット毎に比較する試験測定方法。14上記被試験信号が1つ以上のディスパリティエラーを含み;ビット毎の比較により上記1つ以上のディスパリティエラーから独立してビットエラーレート値を求める概念13の方法。15更に、上記8bコード化シンボルの比較に応答してシンボルエラーを検出し;上記シンボルエラーに応答して、上記基準試験パターンからの対応10bコード化信号と上記被試験信号からの10bコード化シンボルとをビット毎に比較する概念13の方法。16更に、シンボルエラーカウンタを用いて、上記シンボルエラーレート値を検出する概念13の方法。17更に、上記被試験信号からの8bコード化シンボル内のシンボルエラーをチェックし;シンボルエラーが見つからないとき、ディスパリティエラーカウンタを用いて、上記被試験信号からの対応10bコード化シンボル内のディスパリティエラーを検出する概念13の方法。18更に、シンボルエラー、ビットエラー、ディスパリティエラー及び同期信号の少なくとも1つに応答して、試験測定機器をトリガする概念13の方法。19被試験信号を受ける入力手段と;基準試験パターン及び開始シーケンスを含むデジタル化データを発生するスクランブラ回路と;上記被試験信号内の上記開始シーケンスを検出し、それに応答して同期信号を発生するパターン検出器とを具え;上記スクランブラ回路は、上記同期信号に応答して上記基準試験パターンを出力し;上記スクランブラ回路からの上記基準試験パターンを上記被試験信号と比較するシンボル比較器と;上記入力手段からの上記被試験信号及び上記スクランブラ回路からの上記デジタル化データを受け、この受けたデータを8bコードフォーマットから10bコードフォーマットに変換する1つ以上の8b対10b変換器と;該1つ以上の8b対10b変換器に結合され、上記10bコード化基準試験パターンを上記10bコード化被試験信号と比較するビット比較器とを更に具えた試験測定機器。20上記ビット比較器に結合され、任意のディスパリティエラーから独立してビットエラーレートを求めるビットエラーカウンタと;上記シンボル比較器に結合され、上記シンボル比較器に応答してシンボルエラーレートを求めるシンボルエラーカウンタとを更に具え;上記スクランブラ回路が上記シンボル比較器に結合され;上記シンボル比較器が上記スクランブラ回路からの上記基準試験パターンを8bコード化フォーマットで受けると共に上記被試験信号を8bコード化フォーマットで受け;上記シンボル比較器が上記8bコード化基準試験パターンを上記8bコード化ひしと比較し;上記シンボルエラーカウンタが所定期間にわたってシンボルエラーの数を計数し;上記シンボルエラーカウンタが上記ビット比較器に結合され;上記ビット比較器が、対応8bコード化シンボルに関連したシンボルエラーを検出する上記シンボル比較器に応答して、上記基準試験パターンからの10bコード化シンボルと上記被試験信号からの10bコード化信号を比較する概念19の試験測定機器。本発明の実施例は、デジタル化データ内のディスパリティエラーから独立してシンボルエラーレート及びビットエラーレートを検出する試験測定機器及び方法である。検出されたエラーは、例えば、処理され、測定され、分析され、適切なアプリケーション及び用途のためにデータの取込みに用いられる。本発明のこれら及びその他の特徴は、添付図を参照して更に説明する。図1は、信号発生器105と、被試験装置DUT110と、エラー検出器125を含む試験測定機器120とを具えるシステム100を示す。信号発生器105は、試験目的に合う信号を発生できる適切な装置である。信号発生器105は、例えば、任意波形発生器AWGの如き高速シリアル発生器でもよい。発生された試験信号対して、ジッタ、スペクトラム拡散クロックSSCなどによる意図的な障害を与えることができるので、DUT10のストレス試験ができる。DUT110は、信号を受けて伝送できる適切なデジタル又はアナログ装置でよい。DUT110は、例えば、受信器112、内部ロジック回路116及び送信器114を含む。DUT110の出力を試験測定機器120に結合する。試験測定機器120は、オシロスコープ、ロジックアナライザ、ネットワークアナライザなどでもよい。ここでは、便宜的に、試験測定機器120をオシロスコープと呼ぶ。オシロスコープ120は、エラー検出器125を含んでおり、このエラー検出器125は、被試験信号に生じた任意のディスパリティエラーから独立して、シンボルエラーレート及びビットエラーレートを検出し、測定するように構成されている。エラー検出器125のより詳細な説明は、図を参照して後述する。一般に、DUT110は、デジタルの時刻変更されたループバックデジタルリタイムドループバックとして構成できる。更に、システム100は、デジタルリタイムドループバックにより受信器試験を実行できるように構成されている。オシロスコープ120及びエラー検出器125を用いて、受信器マージン試験の如き試験を行うことができる。この試験は、ループバック、好ましくはリタイムドループバックモードを用いて、DUT110の受信器から任意のエラーを検出するように構成する。図2は、信号発生器105と、被試験装置210と、エラー検出器125を有する試験測定機器120とを含むシステム200を示す。DUT210は、例えば、受信器212を含む。DUT210の出力を試験測定機器120に供給する。一般的には、DUT210をアナログループバックとして構成できる。更に、システム200は、アナログループバックにより受信器試験を実行できるように構成する。オシロスコープ120及びエラー検出器125を用いて、受信器マージン試験の如き試験を実行できる。この試験は、ループバックモード、好ましくは、アナログループバックモードを用いて構成し、DUT210の受信器からの任意のエラーを検出できる。システム200のいくつかのコンポーネントは、上述したシステム100のコンポーネントと同じか類似であるので、これらの詳細説明を省略する。図3は、図1及び図2のエラー検出器125の本発明の実施例によるブロック図を示す。エラー検出器125は、入力手段312、この入力手段312に結合されたパターン検出器316、メモリ318、メモリ制御器MC319、入力手段312に結合されたシンボル比較器324、ビット比較器323を含む。入力手段312は、信号を受け、デジタル化データ314を出力する。実施例において、この信号は、デジタル信号である。別の実施例において、この信号は、デジタル化データ314を表すアナログ信号でもよい。例えば、入力手段312は、クロック及びデータ回復回路CDRを含んでいる。CDRは、信号内でエンコードされたデジタル化データ314を回復できる。他の実施例において、入力手段312は、アナログデジタル変換器を含んでおり、信号を、その信号のデジタル化表現に変換する。追加の回路は、デジタル化信号を、ある形式又は別の形式のデジタル化データ314に変換できる。例えば、入力手段312は、1個以上の10b対8b変換器を含んでもよく、この変換器は、シンボルを10bコード化フォーマットから8bコード化フォーマットに又はその逆に変換する。信号内のエンコードされたデジタル化データ314を回復できる任意の回路を入力手段312として用いることができると理解できよう。デジタル化データ314を種々のフォーマットで表現できる。例えば、デジタル化データ314は、シリアルデータ又はパラレルデータである。デジタル化データ314は、実行ディスパリティRD:runningdisparity情報、状態情報などを含む。デジタル化データ314は、そのデータに関連した追加の情報、信号などを含むことができる。例えば、上述の如く、入力手段312は、CDRでもよい。よって、デジタル化データ314は、回復クロックを含む。他の例において、デジタル化データ314は、フレームエラーの如きフレーミングframing情報、イリーガル不当8b/10bコードシーケンスの如きイリーガルコード情報、同期喪失情報などを含む。かかる情報は、デジタル化情報314に含まれる。他の例において、デジタル化データ314は、CDRからのリタイムドデマルチプレクスドデータretimeddemultiplexeddataである。メモリ318は、種々のメモリでよい。例えば、メモリ318は、ダイナミックメモリ、スタティックメモリ、ランダムアクセスメモリなどでよい。メモリ318は、基準試験パターンを含む基準デジタル化データを蓄積するように構成される。例えば、基準デジタル化データは、疑似ランダムビットシーケンスである。基準デジタル化データは、疑似ランダムパターンの長さに適切な特定の一連の1又は特定の一連の0である。他の例において、基準デジタル化データは、ユーザ定義パターン、業界標準パターンなどである。基準試験パターンは、全体的な繰り返しパターン内で独自のデータシーケンスである。更に、基準デジタル化データは、開始シーケンスを含んでもよい。後述の如く、この開始シーケンスを用いて、エラー検出を整列させる。メモリ318は、メモリ制御器MC319を含む。メモリ制御器319により、メモリ318は、同期信号320に応答して基準デジタル化データ322を出力する。実施例において、メモリ制御器319は、メモリ318と統合できる。しかし、他の実施例において、メモリ制御器319をメモリ318と分離してもよい。例えば、メモリ制御器319は、試験測定機器120の制御システムの一部でもよい。基準デジタル化データ322は、被試験信号を試験するための準備として、プロセッサによりメモリ318に8bコード化フォーマットで予め書き込まれている。代わりに、基準デジタル化データ322は、エラー検出器125によるデータ処理によって学習され、8bコード化シンボルとしてメモリ318に蓄積されるか、更新される。パターン検出器316は、デジタル化データ314内の開始シーケンスを検出し、それに応じて同期信号320を発生するように構成されている。実施例において、パターン検出器316は、トリガシステムの一部である。例えば、トリガシステムは、デジタル化データ314内の文字、ビットシーケンス、アライメント情報などを検出する。開始シーケンス又は他の類似のデータパターンは、検出できるデジタル化データ314内のかかるパターンの例である。パターン検出器316を他の回路の一部として説明したが、パターン検出器316は、トリガ回路334の入力とするように、他のシステムから分離してもよい。パターン検出器316は、同期信号320を出力する。同期信号320は、単一の信号又は複数の信号である。例えば、同期信号320は、デジタル化データ314内の基準試験パターン又はシーケンスのアライメントに関する情報を含んでいる。デジタル化データ314は、複数ビット幅でもよい。同期信号320は、どのビットで基準試験パターンが開始するかの指示を含む。実施例において、デジタル化データ314をグループ分けするか、又は、8ビットブロック又はシンボルでコード化する。メモリ318に蓄積された基準試験パターンシーケンスは、8ビットコード化フォーマットで蓄積された1つ以上のブロック又はシンボルを含む。同期信号320は、デジタル化データ314のどのブロック又はシンボルが開始シーケンス、即ち、基準試験パターンシーケンスの開始による1などを含むかを示す。エラー検出器125は、例えば、シンボル比較器324、ビット比較器323、1つ以上の8b対10b変換器325及び335などを含む。シンボル比較器は、メモリ318及び入力手段312に結合され、同期信号320を直接受ける。8b対10b変換器325は、メモリ318に結合され、メモリ318からの基準デジタル化データを受け、このデータを8bコード化フォーマットから10bコード化フォーマットに変換し、変換したデータをビット比較器323に出力する。8b対10b変換器335は、入力手段312に結合され、入力手段312からのデジタル化データ314、即ち被試験信号を受け、受けたデータを8bコード化フォーマットから10bコード化フォーマットに変換し、変換したデータをビット比較器323に出力する。同期信号320に応答して、メモリ318は、基準試験パターン322を含む基準デジタル化データ322を出力する。出力基準デジタル化データ322は、デジタル化データ314に適切に整列されるので、シンボル比較器324及び/又はビット比較器323に出力される基準デジタル化データ322は、デジタル化データ314にて期待されるデータである。開始シーケンスにより同期信号320が発生するが、開始シーケンスは、必要ではないが、メモリ318から出力される基準デジタル化データ322の開始である。例えば、開始シーケンスを認識してから、ある時間が経過するかもしれない。基準デジタル化データ322の出力を適切に制御できるので、開始シーケンスがデジタル化データ314内にもはや存在しなくても、適切な基準デジタル化データ322は、現在期待されるデジタル化データ314に対応する出力である。実施例において、同期信号320は、かかるオフセットを反映する。シンボル比較器324は、メモリから出力された8bコード化基準デジタル化データ322と8bコード化デジタル化データ314とを比較する。この比較は、種々の方法で実行できる。実施例において、シンボル比較器324は、基準デジタル化データ322のビットとデジタル化データ314のビットとを並列に比較する。別の実施例において、シンボル比較器324は、8bコード化基準試験パターン322を8bコード化被試験信号314と比較する。シンボル比較器328の出力は、デジタル化データ314の関連思慕が基準デジタル化データ322と一致しているか否かを示すシリアル又はパラレルデータである。シンボル比較器324の出力をシンボルエラーカウンタ326に供給する。このシンボルエラーカウンタ326は、シンボル比較器324に結合されている。シンボルエラーカウンタ326は、比較結果信号、即ち、シンボルエラー信号328に応答して、デジタル化データの種々の分析を実行する。例えば、シンボルエラーカウンタ326は、モニタされたシンボルの数に対して、所定期間にわたるシンボルエラーの数、即ち、エラーシンボルの数を計数して、計数出力を発生する。実施例において、シンボルエラーカウンタ326は、シンボル比較器324に応じてシンボルエラーレートを求め、シンボルにエラーがあるか否かを示し、シンボルエラーの数を計数し、1つ以上のエラーシンボルの位置を示したりする。かかる情報は、シンボルエラー信号332内に示される。更に、エラー検出器125は、シンボルエラー検出器326に結合された継続時間カウンタ327を含む。継続時間カウンタ327は、信号329を発生して、シンボルエラーカウンタ326をリセットし、シンボルエラーカウンタ326を付勢イネーブルしたりする。継続時間カウンタは、継続時間を出力する。よって、この経過時間を用いて、エラーレートを計算し、所定時間にわたってエラー検出をゲート、即ち、エラー検出を可能にする。実施例において、継続時間カウンタ327は、経過したビットの数を計数する。例えば、継続時間カウンタ327は、デジタル化データ314を受ける。他の実施例において、継続時間カウンタ327は、デジタル化データ314に関連したクロック信号を受ける。よって、継続時間カウンタ327は、経過したビットの数を求める。よって、経過したビット当たりのエラーのビットの如きエラーレートを計算できる。更に、継続時間カウンタ327は、デジタル化データ314に関連したスパン期間を測定できる。すなわち、上述のように、エラーの分析にて、時間及びビットの数を用いる。しかし、フレームの数、コードワードの数、シンボルなどの他の要素を用いることもできる。上述の如く、同期信号320に応答して、メモリ318は、基準試験パターン322を含む基準デジタル化データ322を出力する。8b対10b変換器325は、メモリ318から受けた8bコード化シンボルを10bコード化フォーマットに変換し、10bコード化シンボルをビット比較器323に伝送する。ビット比較器323は、メモリからの10bコード化基準デジタル化データ322と10bコード化デジタル化データ314とを比較する。実施例において、ビット毎に比較を行う。実施例において、シンボルエラー信号328に応答して比較を行う。すなわち、シンボル比較器324が8bコード化シンボルでのシンボルエラーを検出すると、ビット比較器323は、対応10bコード化シンボルでのビットエラーをチェックする。上述の如く、8b/10bエンコード処理期間中、又はDUT110の内部ロジック処理期間中、ディスパリティエラーがデータストリームに生じる。かかるディスパリティエラーは、被試験信号に挿入された又は生じた整列プリミティブ、オーダーセット、クロックアライメント、シフトシーケンスなどの結果である。かかるディスパリティエラーは、データストリームの実際のビットエラーレートを上げるか又は歪める。基準試験パターンは、一般的には、異なるディスパリティのために即ち、各8bシンボルを2つの10bシンボルの一方として表せるため、その長さ及び内容が固定されている。入力するデジタル化データ314の内容が変化すると、ビットエラーのモニタで、誤って高い計数が生じる。かかる誤った結論を避けるために、ビット比較器323が実行したビット毎の比較は、信号328を用いるシンボルエラーの指示を先ず提供するシンボル比較器に応答して、同期し、入力するデジタル化データ314をメモリ318からの基準試験パターンデータ322と比較する。すなわち、シンボル比較器324は、入力手段から8bコード化フォーマットでデジタル化データ314を受け、このデータをメモリ318からの基準試験パターン322と比較する。この点にて、更に何も行わなければ、エラーの検出は、単に8bシンボルを基本としたものとなる。しかし、所定の8bシンボルでのエラービットの数は、シンボルの2つのディスパリティの一方を表す対応10bシンボル内のエラーの数を必然的に表すものではない。なお、かかるシンボルは、DUT110からオシロスコープ120のエラー検出器125に伝送された実際のコード化である。シンボル内で生じる実際のビットエラーを計算するために、8b対10b変換器325及び335は、メモリ318及び入力手段312の両方からの8bコード化シンボル、信号即ち、被試験信号314及び基準試験パターン322の両方用の実行ディスパリティRD、及び/又はディスパリティエラー状態を受け、これらの値を用いて、8bコード化信号を10bコード化フォーマットに変換する。デジタル化データ314内の8bコード化シンボルが基準試験パターン322からの対応8bコード化シンボルに一致しないとシンボル比較器324が判断すると、シンボルエラー信号328により、ビット比較器は、ディスパリティ即ち、RD及び/又はRD-の一方又は両方に対して、対応10bコード化シンボル内のビットエラーをチェックする。これとは別に、ビット比較器323は、対応8bコード化シンボルに関連したシンボルエラー328を検出するシンボル比較器324に応答して、基準試験パターン322からの10bコード化信号を被試験信号314からの10bコード化信号と比較する。一方、シンボル比較器324がシンボルエラーを検出しないと、ディスパリティエラーカウンタ345は、ディスパリティエラーをチェック又は検出する。シンボルエラーカウンタは、ディスパリティエラーカウンタ345に結合され、必要に応じ、それに合図をしてディスパリティエラーをチェックする。ディスパリティエラーが検出されると、ディスパリティエラーカウンタ345がディスパリティエラー信号331を発生できる。更に、ディスパリティエラーカウンタ345は、このディスパリティエラーカウンタ345をリセットできる継続時間カウンタ327からの信号329を受け、ディスパリティエラーカウンタ345を付勢したりする。ディスパリティエラーカウンタ345を用いて、シンボル内に現れる任意のディスパリティエラーを別に計数する。この方法にて、ビットエラーカウンタ343は、所定期間にわたって実際のビットエラーの数を計数値を発生するが、この計数値にはディスパリティエラーが除外される。よって、ディスパリティエラーは、ビットエラーと分離して計数される。すなわち、ビット比較器323に結合されたビットエラーカウンタ343は、任意のディスパリティエラーから独立してビットエラーレートを求めることができる。例えば、DUT110が1つ以上のディスパリティエラーを被試験信号に導入すると、ビットエラーカウンタ343は、ビット比較器323に応答し、DUT110が導入した1つ以上のディスパリティエラーから独立して、ビットエラーレートを求める。なお、ディスパリティエラーがデータストリームに生じる。ビット比較器323が種々の方法でビット毎の比較を実行する。実施例において、ビット比較器323は、基準デジタル化データ322のビット10bコードに変換されているをデジタル化データ314のビット10bコードに変換されていると並列に比較する。別の実施例において、ビット比較器323は、10bコード化基準試験パターン322を10b被試験信号314と一度に1ビットずつ比較する。ビット比較器323の出力は、シリアル又はパラレルのデータであり、10bコード化デジタル化データ314の関連ビットが10bコード化基準デジタル化データ322に一致するかを示す。ビット比較器323の出力をビットエラーカウンタ343に供給する。このビットエラーカウンタ343は、ビット比較器323に結合している。ビットエラーカウンタ343は、ビット比較器323での比較に応答して、デジタル化データの種々の分析を行う。例えば、ビットエラーカウンタ343は、所定期間にわたってビットエラーの数の計数を行い、その計数値を発生する。実施例において、ビットエラーカウンタ343は、ビット比較器323に応答してビットエラーレートを求め、ビットエラーの数を計数し、1つ以上のビットエラーの場所を示したりする。かかる情報がビットエラー信号333内に現れる。更に、ビットエラーカウンタ343は、このビットエラーカウンタ343をリセットできる継続時間カウンタ327からの信号329を受け、ビットエラーカウンタ343を付勢したりする。更に、ブランキングプリミティブ検出器306を用いて、メモリ制御器319が、入力デジタル化データ314に存在するだろう任意のオーダーセット、整列されたプリミティブ、クロックアライメント、シフトシーケンなどをスキップする。すなわち、無視すべきデジタル化データ314の部分があると、ブランキングプリミティブ検出器306は、エラー検出器125の他のコンポーネントがこれらの部分を無視するようにする。ブランキングプリミティブ検出器306は、例えば、シンボル比較器324に結合され、シンボル比較器が任意のオーダーセット、整列されたプリミティブ、クロックアライメント、シフトシーケンなどをスキップする。シンボルエラー信号332、ビットエラー信号333、ディスパリティエラー信号331、同期信号320が選択器330に入力する。選択器330は、シンボルエラー信号332、ビットエラー信号333、ディスパリティエラー信号331、同期信号320、他の信号からの選択を行う。選択された信号は、トリガ回路334に入力する。パターン検出器316からの同期信号320が選択器330に入力すると説明したが、他の信号からの選択を行わず、同期信号320及び/又はエラー信号332、333及び/又は331をトリガ回路334に供給できる。よって、エラー信号332、333及び/又は331をトリガ回路334で利用できるので、エラー信号に応答して試験測定機器120の取込みをトリガできる。例えば、信号エラー、エラーの数、デジタル化データ314内の特定場所でのエラーなどにより取込みをトリガできる。その結果、ユーザは、デジタル化データ314のエラー部分に注意を払うことができる。実施例において、基準デジタル化データ322は、ユーザ定義デジタル化データである。メモリ318の点線の入力で示すように、入力手段312から受けたデジタルデータ314は、メモリ318に入力する。よって、デジタル化データ314をメモリに蓄積できる。よって、蓄積されたデジタル化データ314を基準デジタル化データ322として用いることができる。その結果、アルゴリズムなどで発生するシーケンス、所定シーケンスに基準デジタル化データ322を限定する必要がない。基準デジタル化データを、適切な基準シーケンスでユーザが望む任意のデータシーケンスにできる。ユーザデジタル化データがメモリ318に蓄積されると、基準シーケンスを識別できる。例えば、ユーザは、パターン内のシーケンスのアドレスを提供でき、ユーザが独特なシーケンスを識別する。これらをメモリ制御器319又は他のプロセッサが、蓄積されたユーザデジタル化データ内で捜すことができる。メモリ制御器319は、ユーザデジタル化データ内の独自のシーケンスを検索したりできる。よって、ユーザデジタル化データと新たな入力デジタル化データ314とのその後の比較のために、かかる基準シーケンスをパターン検出器316に提供できる。図4は、本発明の他の実施例による図1及び図2のエラー検出器125のブロック図を示す。このエラー検出器125は、入力手段312、パターン検出器316、スクランブラ回路404、シンボル比較器324及びビット比較器323を含む。図4のコンポーネントのいくつかは、図3のエラー検出器125のコンポーネントと同じ又は類似している。簡略化のため、これら同じ又は類似のコンポーネントの説明は繰り返さない。図4のエラー検出器125は、スクランブラ回路404を含んでおり、このスクランブラ回路404は、スクランブルされた試験パターン又はシーケンス422を発生する。例えば、適切なUSB3.0多項式を用いて、8bコード化フォーマットにてD0.0パターン即ち、16進法00をスクランブルできる。USB3.0標準にて用いる如きコンプライアンスパターンCP0は、例えば、スクランブルされたD0.0パターンである。パターン長例えば、655360ビットのため、パターンは、基準試験パターンを蓄積するメモリの容量を超えることがしばしばある。よって、スクランブラ回路404を用いて、試験パターンを作成又は再作成できる。パターン検出器316は、入力するデジタル化データ314をモニタして、スクランブルされた試験シーケンスの開始シーケンスを検出できる。開始シーケンスのかかる検出により、スクランブラリセット信号420の如き信号により、スクランブル動作を開始するようにスクランブラ回路404に合図するので、スクランブルされた試験パターン又はシーケンス422をシンボル比較器324及び/又は8b対10b変換器325/335に、結局、ビット比較器323に、10bコード化フォーマットで伝送できる。すなわち、スクランブラリセット信号420を用いて、入力するデジタル化データ314とスクランブラ回路404による基準試験パターン又はシーケンスの出力を同期できる。スクランブラ回路404は、基準試験パターン又はシーケンスを8bコード化フォーマットにて出力し、入力手段312は、デジタル化データ314をシンボル比較器324に8bコード化フォーマットにて伝送する。8b対10b変換器335が受信したデジタル化データ314は、実行ディスパリティRD情報を含むが、デジタル化データ314を8bコード化フォーマットで受ける。8b対10b変換器は、RD情報とRD状態情報の如き他の適切な情報とを用いて、データを10bコード化フォーマットに変換する。これら情報は、デジタル化データ314に伴うか関連する。8b対10b変換器325は、スクランブラ回路404からの8bコード化スクランブル基準試験パターン又はシーケンス422を受け、スクランブル試験パターンシーケンス用の実行ディスパリティRD値408を発生し維持する。この値を用いて、スクランブル試験パターンシーケンスを8bコード化フォーマットから10bコード化フォーマットに変換する。更に、ブランキングプリミティブ検出器406を用いて、入力するデジタル化データ314に存在するかもしれない任意のオーダーセット、整列されたプリミティブ、クロックアライメント、シフトシーケンなどをスクランブラ回路404がスキップできるようにする。すなわち、無視すべきデジタル化データ314の部分があると、ブランキングプリミティブ検出器406により、エラー検出器125の他のコンポーネントがこれらの部分を無視する。ブランキングプリミティブ検出器406は、例えば、シンボル比較器324にも結合されて、シンボル比較器が任意のオーダーセット、整列されたプリミティブ、クロックアライメント、シフトシーケンなどをスキップするようにする。ディスパリティエラーから独立して、シンボルエラーレート及びビットエラーレートを求める技術及び構成は、図4のエラー検出器125の実施例のコンポーネントを用いることにより達成できる。詳細な説明は上述したので、更なる説明を省略する。図5は、本発明の実施例により、ディスパリティエラーから独立して、シンボルエラーレート及びビットエラーレートを測定する動作を説明する流れ図500である。準備ステップとして、基準試験パターン及び開始シーケンスを含むデジタル化データをメモリに蓄積する。スクランブラ回路を用いると、かかる準備ステップが不要となる。ステップ505にて、被試験信号SUTをエラー検出器の入力手段が受ける。ステップ510にて、パターン検出器を用いて、被試験信号内の開始シーケンスを検出する。開始シーケンスが検出されると、ステップ515にて同期信号が発生する。ステップ525にて、シンボル比較器は、基準試験パターンの8bコード化シンボルを被試験信号の8bコード化シンボルを比較して、シンボルエラーレート値を発生する。一方、ステップ530にて、1つ以上の8b対10b変換器は、基準試験パターン及び被試験信号を8bコード化フォーマットから10bコード化フォーマットに変換する。ステップ535にて、シンボル比較器が所定8bシンボル内にシンボルエラーを検出したかを判断する。イエスの場合、処理はステップ545に進み、詳細に上述したように、ビット比較器が被試験信号からの対応10bコード化シンボルを基準試験パターンからの関連10bコード化信号と比較する。ステップ550にて、ビット比較器は、任意のディスパリティエラーから独立して、ビットエラーレート値を発生する。ステップ534でノーの場合、処理はステップ540に進み、ディスパリティエラーカウンタがディスパリティエラーを計数する。ディスパリティエラーは、例えば、対応10bシンボルに存在する。図6は、本発明の実施例による試験測定機器600のブロック図である。実施例において、試験測定機器600は、入力信号602を受けるように構成された入力手段を有する。デジタイザ604は、入力手段601に結合され、入力信号602をデジタル化信号606にデジタル化する。デジタル化信号606は、取込み回路608に取り込まれる。実施例において、入力手段601、デジタイザ604及び取込み回路608は、オシロスコープ、ロジックアナライザなどのチャネルである。更に、試験測定機器600は、データ回復回路610も含んでいる。データ回復回路610は、入力信号602内のエンコードされたデジタル化データ612を回復する。デジタイザ604及びデータ回復回路610の両方は、ある方法で入力信号602をデジタル化するが、デジタイザ604及びデータ回復回路610は、異なるデジタル化動作でもよい。例えば、デジタイザ604は、オシロスコープの10ビットアナログデジタル変換器でもよい。よって、デジタル化信号606は、アナログ入力信号602のデジタル化形態である。これとは反対に、データ回復回路610は、アナログ入力信号602内でエンコードされたデジタル化データを回復する。データ回復回路610は、種々の回路で実現できる。例えば、上述の入力手段12と同様に、データ回復回路は、1つ以上の10b対8b変換器と、クロック及びデータ回復回路CDRと、直交振幅変調QAM復調器又は周波数変調FM復調器の如き復調器と、光受信器と、入力信号602内でエンコードされたデジタル化データを回復する他の回路とを含む。その結果、回復したデジタル化データ612をエラー検出器又はエラートリガ回路614に供給する。エラー検出器又はエラートリガ回路614は、上述の如きシステムである。エラートリガにより、取込み回路608の取込みがトリガされる。よって、入力信号602内のエラー又は他のエンコードされた結果情報に応答して、デジタル化アナログ信号フォーマットの如きあるフォーマットのデータの表現が取り込まれる。エラートリガ回路614を取込み回路608の取込みをトリガするとして説明したが、他のトリガ回路をビットエラートリガ回路614と組合せて用いることもできる。よって、ビットエラーが簡単な又は複雑なトリガ式に組み込むことができる。本発明の特定の実施例について説明したが、本発明の原理がこれら実施例に限定されないことが理解できよう。本発明の要旨を逸脱することなく種々の変形変更が可能である。