"高周波の受信信号を周波数変換してベースバンドの受信信号を出力するミキサと、所定のゲインを用いて、前記ベースバンドの受信信号を増幅する少なくとも1つのVGAと、前記増幅された前記受信信号のうち、第1カットオフ周波数未満の帯域の受信信号を遮断する少なくとも1つのHPFと、前記HPFの出力信号をAD変換してデジタルの受信信号を出力するADCと、前記ADCの出力信号を復調するプロセッサと、AGC期間において、前記VGAに設定する前記所定のゲインに対応するゲインコードを出力するAGC制御部と、前記所定のゲインを所定量補正するVGAゲイン補正部と、を備え、前記AGC制御部は、前記AGC期間の開始時に前記HPFのカットオフ周波数を、前記第1カットオフ周波数より高い第2カットオフ周波数に設定し、前記AGC期間の終了前に前記HPFのカットオフ周波数を、前記1カットオフ周波数に設定し、前記VGAゲイン補正部は、前記HPFのカットオフ周波数が前記第2カットオフ周波数に設定された後に前記ゲインの補正量を第1補正量に設定し、前記HPFのカットオフ周波数が前記第1カットオフ周波数に設定された後に前記ゲインの補正量を前記第1補正量より小さい第2補正量に設定する受信回路。請求項1に記載の受信回路であって、前記第1補正量と前記第2補正量との差は、前記HPFのカットオフ周波数を前記第2カットオフ周波数への設定に起因して発生する前記ゲインのゲイン低下量に等しい受信回路。請求項1又は2に記載の受信回路であって、前記VGAゲイン補正部は、前記AGC制御部からの補正指示を基に、前記ゲインの補正量を定めるゲイン補正コードを算出し、前記VGAゲイン補正部により算出された前記ゲイン補正コードと前記AGC制御部から出力された前記ゲインコードとを、加算して前記少なくとも1つのVGAに出力する加算器を更に含む受信回路。請求項3に記載の受信回路であって、前記VGAゲイン補正部は、前記ゲイン補正コードを、前記HPFのカットオフ周波数が前記第2カットオフ周波数に設定された後に前記第1補正量を定める第1ゲイン補正コードに設定し、前記HPFのカットオフ周波数が前記第1カットオフ周波数に設定された後に前記第2補正量を定める第2ゲイン補正コードに設定する受信回路。請求項4に記載の受信回路であって、前記VGAゲイン補正部は、前記HPFのカットオフ周波数が前記第2カットオフ周波数への設定に起因して発生する前記ゲインのゲイン低下量を1ゲイン補正コードあたりの前記ゲインの変化量の平均値によって除算した値を少数第1位において四捨五入した値を、前記第1ゲイン補正コードと前記第2ゲイン補正コードとの差として算出する受信回路。請求項3~5のうちいずれか一項に記載の受信回路であって、前記加算器から出力された前記ゲイン調整コードと前記ゲインコードとの加算値を基に、同一の又は異なるゲインコードを各々の前記VGAに出力するVGAゲイン制御部と、を更に含む受信回路。請求項1に記載の受信回路であって、前記VGAゲイン補正部は、前記AGC制御部からの補正指示を基に、前記少なくとも1つのVGAにバイアス電流を供給し、前記VGAゲイン補正部は、前記バイアス電流を、前記HPFのカットオフ周波数が前記第2カットオフ周波数に設定された後に第2バイアス電流に設定し、前記HPFのカットオフ周波数が前記第1カットオフ周波数に設定された後に第1バイアス電流に設定する受信回路。請求項7に記載の受信回路であって、前記AGC期間において前記第2バイアス電流の供給に応じた前記少なくとも1つのVGAのゲインと、前記受信信号の受信期間において前記第1バイアス電流の供給に応じた前記少なくとも1つのVGAのゲインとが等しい受信回路。請求項3~8のうちいずれか一項に記載の受信回路であって、前記VGAゲイン補正部は、前記加算器から出力された前記ゲイン補正コードと前記ゲインコードとの加算値又は前記AGC制御部から出力された前記ゲインコードを基に、前記少なくとも1つのVGAに異なる又は同一のゲインコードを出力するVGAゲイン制御部を更に含む受信回路。請求項1~9のうちいずれか一項に記載の受信回路と、前記高周波の受信信号を受信する受信アンテナと、所定の周波数帯域のローカル信号を、生成して前記ミキサに出力するローカル信号生成器と、を備える受信機。例えば、広帯域且つ高周波の信号を取り扱うミリ波の通信では、プリアンブル期間が例えば1.2μ秒程度と短く、AGCに用いられる時間は600n秒程度であるため、AGCの収束時間を短くする必要がある。AGCの収束時間を600n秒程度にするためには、ハイパスフィルタ以下HPFというのカットオフ周波数を数百MHzにする必要があることが知られている。可変抵抗抵抗値Rとコンデンサ静電容量Cとを用いたHPFの構成では図18参照、カットオフ周波数fcは数式1により示され、可変抵抗の抵抗値Rは数kΩまで小さくなる可能性がある。図18は、VGAの小信号等価回路とHPFとを示す回路構成図である。電圧源と出力インピーダンス出力抵抗Routとを用いたVGAの小信号等価回路では図18参照、VGAとHPFとが直列接続されたHPFの出力電圧Vout_hpfは、数式2により示される。数式2において、パラメータRoutはVGAの出力インピーダンス、パラメータωは角周波数、パラメータVoutはVGAの出力端子に接続素子が無いVGAの出力電圧を表す。数式2において、HPFの出力電圧Vout_hpfは、HPFの抵抗値即ち、可変抵抗の抵抗値Rが小さくなるほど低下する。即ち、HPFの出力電圧Vout_hpfは、HPFのカットオフ周波数fcが大きくなるほど低下する。また、カットオフ周波数fcが大きくなるにつれて、低域の信号の除去量も増加する。従って、上述した特許文献1又は2の受信機の構成においてミリ波の高周波信号を取り扱うと、AGCの収束時間を低減するためにAGC期間ではHPFのカットオフ周波数fcを大きくした場合にVGAの利得ゲインが低下する。図19を参照して具体的に説明する。図19は、カットオフ周波数fcを大きくした場合にVGAのゲインがGdiff減少することを説明するための説明図である。図19の左側の目盛りは、信号受信期間における、VGAの制御変数であるデジタルゲインコード以下ゲインコードというDVGAとゲインコードDVGAに対応するゲインGVGAとの対応関係を示す。カットオフ周波数fcが所定の第1カットオフ周波数fc_normである。図19の右側の目盛りは、AGC期間における、ゲインコードDVGAとゲインコードDVGAに対応するゲインGVGAとの対応関係を示す。カットオフ周波数fcが第1カットオフ周波数fc_normより高い第2カットオフ周波数fc_wideである。なお、以下の説明において、第1カットオフ周波数fcは、AGCにおいて設定される通常値である。第1カットオフ周波数fc_normでは、VGAのゲインGVGAは、入力されたゲインコードDVGAのデジタル値に応じたゲインGVGADVGAとなる。例えば、ゲインコードDVGA=30がVGAに入力された場合には、VGAには、ゲインコードDVGA=30に対応するゲインG30が設定される。ところが、第2カットオフ周波数fc_wideでは、VGAのゲインGVGAは、入力されたゲインコードDVGAのデジタル値に応じたゲインGVGADVGAから所定のゲイン誤差Gdiffほど減少したゲインGVGADVGA-Gdiffとなる。ゲイン誤差Gdiffにより、AGCにおけるゲイン調整の精度が劣化し、AGCの収束時間を短縮することが困難であった。本発明は、上述した従来の事情に鑑みてなされたものであって、AGC期間におけるHPFのカットオフ周波数の設定に応じて発生するVGAのゲイン低下量に対応するゲインを補正し、AGC期間及び信号受信期間において受信信号のエラーレートの上昇を防止する受信回路及び受信機を提供することを目的とする。本発明は、上述した受信回路であって、高周波の受信信号を周波数変換してベースバンドの受信信号を出力するミキサと、所定のゲインを用いて、前記ベースバンドの受信信号を増幅する少なくとも1つのVGAと、前記増幅された前記受信信号のうち、第1カットオフ周波数未満の帯域の受信信号を遮断する少なくとも1つのHPFと、前記HPFの出力信号をAD変換してデジタルの受信信号を出力するADCと、前記ADCの出力信号を復調するプロセッサと、AGC期間において、前記VGAに設定する前記所定のゲインに対応するゲインコードを出力するAGC制御部と、前記所定のゲインを所定量補正するVGAゲイン補正部と、を備え、前記AGC制御部は、前記AGC期間の開始時に前記HPFのカットオフ周波数を、前記第1カットオフ周波数より高い第2カットオフ周波数に設定し、前記AGC期間の終了前に前記HPFのカットオフ周波数を、前記1カットオフ周波数に設定し、前記VGAゲイン補正部は、前記HPFのカットオフ周波数が前記第2カットオフ周波数に設定された後に前記ゲインの補正量を第1補正量に設定し、前記HPFのカットオフ周波数が前記第1カットオフ周波数に設定された後に前記ゲインの補正量を前記第1調整量より小さい第2調整量に設定する。また、本発明は、上述した受信機であって、上述した受信回路と、前記高周波の受信信号を受信する受信アンテナと、所定の周波数帯域のローカル信号を、生成して前記ミキサに出力するローカル信号生成器と、を備える。本発明によれば、AGC期間におけるHPFのカットオフ周波数の設定に応じて発生するVGAのゲイン低下量に対応するゲインを補正し、AGC期間及び信号受信期間において受信信号のエラーレートの上昇を防止できる。本発明に係る受信回路及び受信機の各実施形態を説明する前に、カットオフ周波数fcを大きくした場合にVGAのゲインがGdiff減少することについて、図1及び図2を参照してより具体的に説明する。図1は、AGC期間において、VGAのゲインが減少する具体例の説明図である。カットオフ周波数fcを第1カットオフ周波数fc_normから第2カットオフ周波数fc_wideに設定することで、VGAのゲインが減少している。図2は、AGCの粗調整期間及びAGCの微調整期間において、VGAのゲインが減少する具体例の説明図である。カットオフ周波数fcを第1カットオフ周波数fc_normから第2カットオフ周波数fc_wideに設定することで、VGAのゲインが減少する。このため、AGCの微調整期間において、VGAのゲインの収束が遅くなる。以下の説明において、第2カットオフ周波数fc_wideは、第1カットオフ周波数fc_normより高いとする。図1及び図2の説明において、プリアンブル期間でのAGC期間、及びプリアンブル期間後の信号受信期間におけるVGAの最適ゲインはG13とする。図1の左側の目盛りは、AGC期間に対応する。カットオフ周波数fcが第2カットオフ周波数fc_wideに設定され、ゲインコードDVGAとゲインコードDVGAに対応するゲインGVGAとの対応関係を示す。図1の右側の目盛りは、信号受信期間に対応する。カットオフ周波数fcが第1カットオフ周波数fc_normに設定され、ゲインコードDVGAとゲインコードDVGAに対応するゲインGVGAとの対応関係を示す。図1において、プリアンブル期間でのAGC期間にHPFのカットオフ周波数fcが第1カットオフ周波数fc_normから第2カットオフ周波数fc_wideに設定することで、VGAのゲインGVGAが全体的にGdiff減少する。即ち、数式3が成立する。Gdiffの減少分によって、AGC期間におけるVGAの最適ゲインを定めるゲインコードDVGAは、所望の最適ゲインG13と異なり、DVGA=20と判定される。以下の説明において、パラメータGdiffは、ゲインの低下量を表す。数式3において、パラメータGVGAは、AGC期間にHPFのカットオフ周波数fcが第1カットオフ周波数fc_normから第2カットオフ周波数fc_wideに設定された場合のVGAのゲインを表す。次に、プリアンブル期間後の信号受信期間にHPFのカットオフ周波数fcを第2カットオフ周波数fc_wideから第1カットオフ周波数fc_normに設定する。ここで、信号受信期間におけるVGAのゲインは、AGC期間に判定されたゲインコードDVGA=20に対応するゲインG20を用いるため、所望のVGAの最適ゲインG13に対し、Gdiff=G20-G13のゲイン誤差が発生する。このゲイン誤差により、信号受信期間において受信信号のエラーレートが上昇する。次に、図2において、プリアンブル期間のうちAGC期間を粗調整期間と微調整期間とに区分した場合について説明する。まず、AGCの粗調整期間にHPFのカットオフ周波数fcが第1カットオフ周波数fc_normから第2カットオフ周波数fc_wideに設定された場合に、図1と同様に、VGAのゲインGVGAが全体的にGdiff減少する。Gdiffの減少分によって、AGCの粗調整期間の結果として、AGCの粗調整期間におけるVGAの最適ゲインを定めるゲインコードDVGAは、所望の最適ゲインG13と異なり、DVGA=18~24の範囲に収束すると判定される。なお、AGCの粗調整においては、ゲインコードDVGAの収束範囲は6コード毎とし、AGCの微調整においてはゲインコードDVGAの収束範囲は1コード毎として説明する。次に、プリアンブル期間でのAGCの微調整期間にHPFのカットオフ周波数fcを第2カットオフ周波数fc_wideから第1カットオフ周波数fc_normに設定する。ここで、AGCの微調整期間におけるVGAのゲインは、AGCの粗調整期間に判定されたゲインコードDVGA=18~24の中点DVGA=21に対応するゲインG21を用いるため、AGCの微調整においては、ゲインコードDVGAの中点DVGA=21から±3コード分を微調整する。しかし、AGCの微調整期間においては、AGCの粗調整期間の結果として、実際のVGAの最適ゲインG13に対してゲイン誤差Gdiff=G20-G13が発生しているため、AGCの微調整幅図2の例では±3コードが、ゲイン誤差Gdiff分、増加している。これにより、AGCの収束時間が全体的に長くなり、信号受信期間において信号のレベル調整に時間がかかる。以下、本発明に係る受信回路及び受信機の各実施形態について、図面を参照しながら説明する。以下の説明において、説明を簡単にするため、プリアンブル期間でのAGC期間、及びプリアンブル期間後の信号受信期間における受信回路及び受信機の各VGAの最適ゲインは例えばG13とする。なお、ゲインG13は、AGC期間及び信号受信期間における受信回路及び受信機の各VGAの各最適ゲインの加算値でも良い。第1の実施形態図3は、第1の実施形態の受信回路100及び受信機1000の回路構成を示すブロック図である。図3に示す受信機1000は、受信アンテナAnt、ローカル信号生成器20及び受信回路100を含む構成である。図3に示す受信回路100は、LNALowNoiseAmplifier1、ミキサ2、VGA3、HPF4、VGA5、HPF6、ADCAnalogDigitalConverter7、DSP8DigitalSignalProcessor、AGC制御部9、VGAゲイン補正部10及び加算器11を含む構成である。受信アンテナAntは、例えばミリ波の高周波の信号を受信し、LNA2に出力する。また、受信アンテナAntは、アンテナ素子を用いて構成されても良い。ローカル信号生成器20は、ミキサ2におけるダウンコンバートのためのローカル信号を、生成してミキサ2に供給する。LNA1は、受信アンテナAntから出力された受信信号を、増幅してミキサ2に出力する。ミキサ2は、LNA1から出力された高周波の受信信号と、ローカル信号生成器20から供給されたローカル信号とを用いてダウンコンバート周波数変換し、ベースバンドの受信信号を生成する。ミキサ2は、ベースバンドの受信信号をVGA3に出力する。VGA3は、加算器11から出力されたゲインコードDVGA_compを基にVGA3のゲインを設定し、設定されたゲインを用いて、ミキサ2から出力された受信信号のレベルを増幅又は減衰する。VGA3は、レベルが増幅又は減衰された受信信号をHPF4に出力する。HPF4は、AGC制御部9から出力されたカットオフ周波数コードfccを基にHPF4のカットオフ周波数fcを設定し、VGA3から出力された受信信号を入力する。HPF4は、AGC制御部9から出力されたカットオフ周波数コードfccを基にカットオフ周波数fcを設定し、入力された受信信号のうち、設定されたカットオフ周波数fc未満の帯域の受信信号を遮断する。HPF4は、設定されたカットオフ周波数fc以上の帯域の受信信号を通過させてVGA5に出力する。VGA5は、加算器11から出力されたゲインコードDVGA_compを基にVGA5のゲインを設定し、設定されたゲインを用いて、HPF4から出力された受信信号のレベルを増幅又は減衰する。VGA5は、レベルが増幅又は減衰された受信信号をHPF6に出力する。HPF6は、AGC制御部9から出力されたカットオフ周波数コードfccを基にHPF6のカットオフ周波数fcを設定し、VGA5から出力された受信信号を入力する。HPF6は、AGC制御部9から出力されたカットオフ周波数コードfccを基にカットオフ周波数fcを設定し、入力された受信信号のうち、設定されたカットオフ周波数fc未満の帯域の受信信号を遮断する。HPF6は、設定されたカットオフ周波数fc以上の帯域の受信信号を通過させてADC7に出力する。ADC7は、HPF6から出力された受信信号を入力し、入力されたアナログの受信信号をAD変換してデジタルの受信信号を生成する。ADC7は、AD変換により生成されたデジタルの受信信号をDSP8に出力する。DSP8は、ADC7から出力された受信信号を入力し、入力された受信信号を所定の復調方式に従ってデジタル信号処理することにより復調する。DSP8に入力された受信信号レベルのデジタル値は、受信機1000の後段及びAGC制御部9にそれぞれ出力される。なお、DSP8は、DSP8の代わりに、CPUCentralProcessingUnitその他のプロセッサを用いて構成されても良い。AGC制御部9は、プリアンブル期間でのAGC期間、及びプリアンブル期間後の信号受信期間におけるVGA3,5の各最適ゲインを定めるゲインコードDVGAを加算器11に出力する。以下の各実施形態において、AGC期間及び信号受信期間において、最適受信レベルが、AGC制御部9の動作において予め既知であるとする。AGC制御部9は、AGC期間のゲイン調整において、DSP8から出力された受信信号レベルのデジタル値とADC7のダイナミックレンジから決まる最適受信信号レベルとを比較する。AGC制御部9は、比較結果を基に、ADC7のダイナミックレンジに整合するゲインを定めるゲインコードDVGAを決定する。AGC制御部9は、カットオフ周波数コードfccをHPF4,6にそれぞれ出力し、HPF4,6の各カットオフ周波数fcを設定する。具体的には、AGC制御部9は、AGC期間の開始時に、HPF4,6の各カットオフ周波数fcを第1カットオフ周波数fc_normより高い第2カットオフ周波数fc_wideに設定する。AGC制御部9は、AGC期間の終了前に、HPF4,6の各カットオフ周波数fcを第1カットオフ周波数fc_normに設定する。AGC制御部9は、HPF4,6の各カットオフ周波数fcを第2カットオフ周波数fc_wideに設定した後、VGA3,5の各ゲインを所定量増加させる補正指示をVGAゲイン補正部10に出力する。VGAゲイン補正部10は、VGA3,5のゲインを所定量補正する。VGAゲイン補正部10は、AGC制御部9から出力された補正指示を入力し、入力された補正指示を基に、VGA3,5の各ゲインの補正量を定めるゲイン補正コードDcoefを算出する。VGAゲイン補正部10は、算出されたゲイン補正コードDcoefを加算器11に出力する。補正指示には、AGC制御部9から出力されたカットオフ周波数コードfccが含まれる。VGAゲイン補正部10は、HPF4,6の各カットオフ周波数fcが第2カットオフ周波数fc_wideに設定された後にVGA3,5の各ゲインの補正量を、第1補正量に設定する。第1補正量は、後述する算出方法により算出されたゲイン補正コードDwideに対応するゲインDwide×Gstepである。VGAゲイン補正部10は、HPF4,6の各カットオフ周波数fcが第1カットオフ周波数fc_normに設定された後にVGA3,5の各ゲインの調整量を、第2補正量に設定する。第2補正量は、例えばゲイン補正コード0ゼロに対応するゼロゲインである。VGAゲイン補正部10によるゲイン補正コードDcoefの算出方法を具体的に説明する。以下の各実施形態において、ゲイン補正コードDcoefは、Dwide又は0ゼロのいずれかである数式4参照。Dwideは、HPF4,6の各カットオフ周波数fcが第1カットオフ周波数fc_normから第2カットオフ周波数fc_wideへの設定に起因して発生するVGA3,5の各ゲインのゲイン低下量Gdiffに等しいゲインを定めるゲイン補正コードである。従って、Dwideに対応するゲインとゼロに対応するゼロゲインとの差は、HPF4,6の各カットオフ周波数fcの第2カットオフ周波数fc_wideへの設定に起因して発生するVGA3,5の各ゲインのゲイン低下量Gdiffに等しい。VGAゲイン補正部10は、ゲイン補正コードDwideを数式5に従って算出する。roundGdiff/Gstepは、Gdiff/Gstepの小数点第1位を四捨五入することを表す演算子である。Gstepは、ゲインコードDVGAを1コード変化させた場合の受信機1000のVGA3,5の各ゲインの変化量の平均値を表し、数式6により示される。数式6において、Dmaxはゲインコードの最大値を表し、Dminはゲインコードの最小値を表し、GDmaxはゲインコードの最大値におけるVGA3,VGA5の各ゲインの加算値を表し、GDminはゲインコードの最小値におけるVGA3,VGA5の各ゲインの加算値を表す。なお、以下の各実施形態において、ゲイン低下量Gdiffは、シミュレーション又は実測を基にして予め測定されており既知とする。加算器11は、VGA3,5のゲインを所定量補正する。加算器11は、AGC制御部9から出力されたゲインコードDVGAと、VGAゲイン補正部10から出力されたゲイン補正コードDcoefとを、入力して加算する。ゲインコードDVGAとゲイン補正コードDcoefとの加算値をDVGA_compと表す。加算器11は、ゲインコードの加算値DVGA_compを、VGA3及びVGA5に出力する。次に、受信回路100のAGC期間における動作について、図4を参照して説明する。図4は、第1の実施形態の受信回路100のAGC期間における動作を説明するフローチャートである。図4において、AGCが開始されると、AGC制御部9は、VGA3,5の既知の各最適ゲインを定めるゲインコードDVGAを加算器11に出力する。AGC制御部9は、HPF4,6の各カットオフ周波数コードfccを第2カットオフ周波数コードfcc_wideに設定する。即ち、AGC制御部9は、HPF4,6の各カットオフ周波数fcを第2カットオフ周波数fc_wideに設定するS11。第2カットオフ周波数コードfcc_wideは、第2カットオフ周波数fc_wideに対応するコードである。AGC制御部9は、HPF4,6の各カットオフ周波数fcを第2カットオフ周波数fc_wideに設定した後、VGA3,5の各ゲインを所定量増加させる補正指示をVGAゲイン補正部10に出力する。VGAゲイン補正部10は、AGC制御部9から出力された補正指示を基に、VGA3,5の各ゲインの補正量を定めるゲイン補正コードDcoefを算出する。即ち、VGAゲイン補正部10は、HPF4,6の各カットオフ周波数fcが第2カットオフ周波数fc_wideに設定された後、VGA3,5の各ゲインの補正量第1補正量を定めるゲイン補正コードDwideを算出し、Dcoef=Dwideに設定するS12。VGAゲイン補正部10は、設定されたゲイン補正コードDcoefを加算器11に出力する。ゲイン補正コードDcoefがDwideに設定された後、AGC制御部9、VGAゲイン補正部10及び加算器11により、VGA3,5の各ゲインを調整するS13。VGA3,5の各ゲインの調整を以下に示す。例えば、加算器11は、AGC制御部9から出力されたゲインコードDVGAと、VGAゲイン補正部10から出力されたゲイン補正コードDcoefとを、入力して加算する。加算器11は、ゲインコードDVGA_compを、VGA3,5にそれぞれ出力する。加算器11から出力されたゲインコードDVGA_compを基にゲインが補正されたVGA3,5を介してDSP8に入力された受信信号レベルのデジタル値が、AGC制御部9において、最適受信信号レベルと等しい又は略等しいか否かが比較される。受信信号レベルのデジタル値と最適受信信号レベルとが等しく又は略等しくなるまで、AGC制御部9、VGAゲイン補正部10及び加算器11によるVGA3,5の各ゲインの調整が繰り返される。つまり、AGC期間においてHPF4,6の各カットオフ周波数fcが第2カットオフ周波数fc_wideに設定された場合に、加算器11から出力されたゲインコードDVGA_compを基にVGA3,5の各ゲインが補正される。これにより、VGA3,5の各ゲインは、Dwide×Gstep増加し、G13-GdiffDwide×Gstepとなり、最適ゲインG13に等しく又は略等しくなる図5参照。AGC制御部9は、受信信号レベルのデジタル値と最適受信信号レベルとが等しく又は略等しくなると判定した場合に、VGA3,5の各ゲインの調整が終了すると判定する。AGC期間におけるVGA3,5の各ゲインの調整が終了すると、AGC制御部9は、VGA3,5のゲインの所定量増加の補正を終了する旨の補正終了指示をVGAゲイン補正部10に出力する。VGAゲイン補正部10は、VGA3,5の各ゲインの補正量第2補正量を定めるゲイン補正コードとして、Dcoef=0ゼロに設定するS14。VGAゲイン補正部10は、設定されたゲイン補正コードDcoefを加算器11に出力する。AGC制御部9は、HPF4,6の各カットオフ周波数コードfcを第1カットオフ周波数コードfcc_normに設定する。即ち、AGC制御部9は、HPF4,6の各カットオフ周波数fcを第1カットオフ周波数fc_normに設定するS15。第1カットオフ周波数コードfcc_normは、第1カットオフ周波数fc_normに対応するコードである。これにより、受信回路100のAGC期間における動作が終了する。以上により、第1の実施形態の受信回路100及び受信機1000によれば、AGCにおいてHFP4,6の各カットオフ周波数fcが第1カットオフ周波数fc_normから第2カットオフ周波数fc_wideへ設定されたことに起因して発生するVGA3,5のゲイン低下量GdiffのAGC期間及び信号受信期間におけるゲイン低下に伴う受信信号のエラーレートの上昇を防止できる。図5は、第1の実施形態の受信回路100及び受信機1000の効果を説明するための説明図である。図5の左側の目盛りは、図4のS11に対応し、AGC期間において、カットオフ周波数fcを第2カットオフ周波数fc_wideに設定し、ゲイン補正コードDcoefが0ゼロのままの場合における、ゲインコードDVGAとVGA3,5の各ゲインGVGAとの対応関係を示す。図5の中央の目盛りは、図4のS12に対応し、AGC期間において、カットオフ周波数fcが第2カットオフ周波数fc_wideに設定し、更に、及びゲイン補正コードDcoefがDwideに設定した場合における、ゲインコードDVGAとVGA3,5の各ゲインGVGAとの対応関係を示す。図5の右側の目盛りは、AGC期間終了後の信号受信期間にカットオフ周波数fcが第1カットオフ周波数fc_normに設定されている場合における、ゲインコードDVGAとVGA3,5の各ゲインGVGAとの対応関係を示す。また、HPF4,6において、各カットオフ周波数fcが第2カットオフ周波数fc_wideであってゲイン補正コードDcoef=0ゼロのまま図4のS11では、VGA3,5の各ゲインは、ゲイン低下量Gdiff減少する。このため、受信回路100は、AGC期間では、HPF4,6の各カットオフ周波数fcを第2カットオフ周波数fc_wideに設定した後、VGAゲイン補正部10において、第1補正量として、ゲイン補正コードDcoefをDwideに設定する図4のS12。これにより、AGC期間では、ゲイン調整コードDcoef=Dwideに対応するゲインDwide×Gstep分、VGA3,5の各ゲインが全体的に増加し、所望の最適ゲインG13と等しい又は略等しいゲインG13-GdiffDwide×GstepがVGA3,5に設定される。このため、信号受信期間では、カットオフ周波数fcが第1カットオフ周波数fc_normに戻ったとしても、最適ゲインG13がVGA3,5に設定することができる。従って、受信回路100及び受信機1000は、AGC期間によって、最適ゲインをVGAに設定できるため、信号受信期間においてエラーレートの上昇を防止できる。第1の実施形態の変形例1図6は、第1の実施形態の変形例1の受信回路100a及び受信機1000aの回路構成を示すブロック図である。第1の実施形態の変形例1では、受信回路100a及び受信機1000aは、VGAゲインを補正するVGAゲイン制御部12を更に含む構成である。第1の実施形態と同一の構成要素については同一の符号を用いることにより、説明を省略する。VGAゲイン制御部12は、加算器11から出力されたゲインコードDVGAとゲイン調整コードDcoefとの加算値DVGA_compを入力する。VGAゲイン制御部12は、入力された加算値DVGA_compを基に、同一の又は異なるゲインコードをVGA3,5にそれぞれ出力する。具体的には、VGAゲイン制御部12は、図7に示すLUTルックアップテーブルを参照し、入力された加算値DVGA_compを基に、同一の又は異なるゲインコードDVGA1,DVGA2をVGA3,5にそれぞれ出力する。図7は、ルックアップテーブルの一例を示す構成図である。ルックアップテーブルは図6に図示していないメモリ部例えばRAM:RandomAccessMemoryに記憶されても良いし、ルックアップテーブルの内容がVGAゲイン制御部12の動作において予め規定されても良い。ルックアップテーブルでは、VGAゲイン制御部12に入力されるゲインコードの加算値DVGA_compと、VGA3に入力されるゲインコードDVGA1と、VGA5に入力されるゲインコードDVGA2とが規定されている。例えば、VGAゲイン制御部12に入力されるゲインコードの加算値DVGA_compが3である場合には、ゲインコードDVGA12がVGA3に出力され、ゲインコードDVGA11がVGA5に出力される。VGA3aは、VGAゲイン制御部12から出力されたゲインコードDVGA1を基にVGA3aのゲインを補正し、補正されたゲインを用いて、ミキサ2から出力された受信信号のレベルを増幅又は減衰する。VGA3aは、レベルが増幅又は減衰された受信信号をHPF4に出力する。VGA5aは、VGAゲイン制御部12から出力されたゲインコードDVGA2を基にVGA5aのゲインを補正し、補正されたゲインを用いて、ミキサ2から出力された受信信号のレベルを増幅又は減衰する。VGA5aは、レベルが増幅又は減衰された受信信号をHPF6に出力する。以上により、第1の実施形態の変形例1の受信回路100a及び受信機1000aにおいても、第1の実施形態の受信回路100及び受信機1000と同様の効果を得ることができる。第1の実施形態の変形例2図8は、第1の実施形態の変形例2の受信回路100b及び受信機1000bの回路構成を示すブロック図である。第1の実施形態の変形例2では、受信回路100b及び受信機1000bは、VGAゲインを補正するDACDigitalAnalogConverter13を更に含む構成である。第1の実施形態と同一の構成要素については同一の符号を用いることにより、説明を省略する。DAC13は、加算器11から出力されたゲインコードDVGAとゲイン補正コードDcoefとの加算値DVGA_compを入力する。DAC13は、入力されたデジタルの加算値DVGA_compをDA変換し、同一の又は異なるアナログのVGAゲイン制御電圧AVGA1,AVGA2を生成する。DAC13は、異なるVGAゲイン制御電圧を生成する場合、例えばDAC13の動作において予め規定されている比率に応じて、VGAゲイン制御電圧AVGA1,AVGA2を生成する。比率は、例えば、VGA3へのVGA制御電圧:VGA5へのVGA制御電圧=3:2である。VGA3bは、DAC13から出力されたVGAゲイン制御電圧AVGA1を基にVGA3bのゲインを補正し、補正されたゲインを用いて、ミキサ2から出力された受信信号のレベルを増幅又は減衰する。VGA3bは、レベルが増幅又は減衰された受信信号をHPF4に出力する。VGA5bは、DAC13から出力されたVGAゲイン制御電圧AVGA2を基にVGA5bのゲインを補正し、補正されたゲインを用いて、ミキサ2から出力された受信信号のレベルを増幅又は減衰する。VGA5bは、レベルが増幅又は減衰された受信信号をHPF6に出力する。以上により、第1の実施形態の変形例2の受信回路100b及び受信機1000bにおいても、第1の実施形態の受信回路100及び受信機1000と同様の効果を得ることができる。第2の実施形態第2の実施形態の受信回路及び受信機は第1の実施形態の受信回路100及び受信機1000と同様の構成であるため、回路構成を示すブロック図の図示を省略し、同様の参照符号を用いて説明する。第1の実施形態と同一の構成要素については同一の符号を用いることにより、説明を省略する。第2の実施形態では、AGC期間におけるゲイン調整を粗調整及び微調整の2段階とする。粗調整においてはHPF4,6の各カットオフ周波数fcは第2カットオフ周波数fc_wideに設定され、微調整においてはHPF4,6の各カットオフ周波数fcは第1カットオフ周波数fc_normに設定される。第2の実施形態の受信回路100のAGC期間における動作について、図9を参照して説明する。図9は、第2の実施形態の受信回路100のAGC期間における動作を説明するフローチャートである。本実施形態においては、AGC期間は、粗調整期間と微調整期間とを含む。図9において、AGCの粗調整が開始されると、AGC制御部9は、VGA3,5の既知の各最適ゲインを定めるゲインコードDVGAを加算器11に出力する。AGC制御部9は、HPF4,6の各カットオフ周波数コードfccを第2カットオフ周波数コードfcc_wideに設定する。即ち、AGC制御部9は、HPF4,6の各カットオフ周波数fcを第2カットオフ周波数fc_wideに設定するS21。AGC制御部9は、HPF4,6の各カットオフ周波数fcを第2カットオフ周波数fc_wideに設定した後、VGA3,5の各ゲインを所定量増加させる粗補正指示をVGAゲイン補正部10に出力する。VGAゲイン補正部10は、AGC制御部9から出力された粗調整指示を基に、VGA3,5の各ゲインの補正量を定めるゲイン補正コードDcoefを算出する。即ち、VGAゲイン補正部10は、HPF4,6の各カットオフ周波数fcが第2カットオフ周波数fc_wideに設定された後、VGA3,5の各ゲインの補正第1補正量を定めるゲイン補正コードDwideを算出し、Dcoef=Dwideに設定するS22。VGAゲイン補正部10は、設定されたゲイン補正コードDcoefを加算器11に出力する。ゲイン補正コードDcoefがDwideに設定された後、AGC制御部9、VGAゲイン補正部10及び加算器11により、VGA3,5の各ゲインを粗調整するS23。VGA3,5の各ゲインの粗調整を以下に示す。なお、上記より、AGCの粗調整においてはゲインコードDVGAの収束範囲は6コード毎とする。従って、AGCの粗調整の結果として、図10に示す粗調整期間に収束されたゲインコードDVGAは、例えば6Dwide~12Dwide又は12Dwide~18Dwideであると判定される。例えば、加算器11は、AGC制御部9から出力されたゲインコードDVGAと、VGAゲイン補正部10から出力されたゲイン補正コードDcoefとを、入力して加算する。加算器11は、ゲインコードDVGA_compを、VGA3,5にそれぞれ出力する。DSP8は、加算器11から出力されたゲインコードDVGA_compを基にゲインが補正されたVGA3,5を介して、受信信号レベルのデジタル値を出力する。AGC制御部9は、受信信号レベルのデジタル値と最適受信信号レベルとが、等しい又は略等しいか否かが比較される。受信信号レベルのデジタル値と最適受信信号レベルとが等しく又は略等しくなるまで、AGC制御部9、VGAゲイン補正部10及び加算器11によるVGA3,5の各ゲインの粗調整が繰り返される。つまり、AGCの粗調整期間においてHPF4,6の各カットオフ周波数fcが第2カットオフ周波数fc_wideに設定された場合に、加算器11から出力されたゲインコードDVGA_compを基にVGA3,5の各ゲインが補正される。これにより、VGA3,5の各ゲインは、Dwide×Gstep増加し、AGCの粗調整の結果として、ゲインコードが12Dwide~18Dwide、即ち、ゲインが{G12-GdiffDwide×Gstep}~{G18-GdiffDwide×Gstep}では、最適ゲインG13に等しく又は略等しくなると判定される図10参照。AGC制御部9は、受信信号レベルのデジタル値と最適受信信号レベルとが等しく又は略等しくなると判定した場合に、VGA3,5の各ゲインの粗調整が終了すると判定する。即ち、AGC制御部9は、AGCの粗調整の結果として、VGA3,5の各ゲインを定めるゲインコードDVGAの収束範囲を、12Dwide~18Dwideと判定する。AGCにおけるVGA3,5の各ゲインの粗調整が終了すると、AGC制御部9は、VGA3,5のゲインの所定量増加の補正を終了する旨の粗調整終了指示をVGAゲイン補正部10に出力する。VGAゲイン補正部10は、VGA3,5の各ゲインの補正量第2補正量を定めるゲイン補正コードとして、Dcoef=0ゼロに設定するS24。VGAゲイン補正部10は、設定されたゲイン補正コードDcoefを加算器11に出力する。AGC制御部9は、HPF4,6の各カットオフ周波数コードfcを第1カットオフ周波数コードfc_normに設定する。即ち、AGC制御部9は、HPF4,6の各カットオフ周波数fcを第1カットオフ周波数fc_normに設定するS25。HPF4,6の各カットオフ周波数fcが第1カットオフ周波数fc_normに設定された後、AGC制御部9により、VGA3,5の各ゲインを微調整するS26。VGA3,5の各ゲインの微調整を以下に示す。なお、上記より、AGCの微調整では、ゲインコードDVGAの収束範囲は1コード毎とする。従って、AGCの微調整の結果として、図10に示す微調整期間に収束されたゲインコードDVGAは、例えば12Dwide又は13Dwideであると判定される。例えば、AGC制御部9は、AGCの微調整の開始時におけるVGA3,5のゲインを定めるゲインコードを、AGCの粗調整の結果として判定されたゲインコード12Dwide~18Dwideのうちゲイン補正コードDcoef=0ゼロである場合の中点DVGA=15と判定する。AGC制御部9は、判定されたゲインコードDVGAをVGA3,5にそれぞれ出力する。AGC制御部9から出力されたゲインコードDVGAを基にゲインが補正されたVGA3,5を介してDSP8により受信信号レベルのデジタル値が、AGC制御部9において、最適受信信号レベルと等しいか否かが比較される。受信信号レベルのデジタル値と最適受信信号レベルとが等しくなるまで、AGC制御部9によるVGA3,5の各ゲインの微調整が繰り返される。つまり、AGCの微調整期間においてHPF4,6の各カットオフ周波数fcが第1カットオフ周波数fc_normに設定された場合に、AGC制御部9から出力されたゲインコードDVGAを基にVGA3,5の各ゲインが補正される。これにより、VGA3,5の各ゲインは、AGCの微調整の結果として、G13では最適ゲインG13に等しくなる図10参照。AGC制御部9は、受信信号レベルのデジタル値と最適受信信号レベルとが等しくなると判定した場合に、VGA3,5の各ゲインの微調整が終了すると判定する。即ち、AGC制御部9は、AGCの微調整の結果として、VGA3,5の各ゲインを定めるゲインコードDVGAを、DVGA=13と判定する。これにより、受信回路100のAGC期間における動作が終了する。以上により、第2の実施形態の受信回路100及び受信機1000によれば、第1の実施形態の受信回路100及び受信機1000の効果に加え、粗調整及び微調整の2段階によってAGCするため、高精度に実現できる。図10は、第2の実施形態の受信回路100及び受信機1000の効果を説明するための説明図である。図10の最も左側の目盛りは、AGC期間の粗調整期間におけるゲイン補正前に対応する。カットオフ周波数fcが第2カットオフ周波数fc_wideに設定され、ゲイン調整コードDcoefが0ゼロのままでのゲインコードDVGAとVGA3,5の各ゲインGVGAとの対応関係を示す。図10の中央左側の目盛りは、AGC期間の粗調整期間おけるゲイン補正後に対応する。カットオフ周波数fcが第2カットオフ周波数fc_wideに設定され、ゲイン調整コードDcoefがDwideに設定された場合における、ゲインコードDVGAとVGA3,5の各ゲインGVGAとの対応関係を示す。図10の中央右側の目盛りは、AGC期間の微調整期間に対応する。カットオフ周波数fcが第1カットオフ周波数fc_normに設定され、ゲイン調整コードDcoefが0ゼロに設定された場合における、ゲインコードDVGAとVGA3,5の各ゲインGVGAとの対応関係を示す。図10の最も右側の目盛りは、信号受信期間に対応する。カットオフ周波数fcが第1カットオフ周波数fc_normに設定されている場合における、ゲインコードDVGAとVGA3,5の各ゲインGVGAとの対応関係を示す。HPF4,6の各カットオフ周波数fcが第2カットオフ周波数fc_wideであってゲイン補正コードDcoef=0ゼロにそれぞれ設定された場合、VGA3,5の各ゲインは、ゲイン低下量Gdiff減少する。受信回路100は、AGCの粗調整期間にHPF4,6の各カットオフ周波数fcを第2カットオフ周波数fc_wideに設定した後、VGAゲイン補正部10においてゲイン補正コードDcoefをDwideに設定する。これにより、AGCの粗調整期間においては、ゲイン補正コードDcoef=Dwideに対応するゲインDwide×Gstep分、VGA3,5の各ゲインが補正され、全体的に増加する。従って、AGCの粗調整の結果として、ゲインコードDVGAが12Dwide~18Dwideである場合のVGA3,5の各ゲインGVGA{G12-GdiffDwide×Gstep}~{G18-GdiffDwide×Gstep}がVGA3,5の各最適ゲインG13に等しく又は略等しくなると判定される。受信回路100は、AGCの微調整期間にHPF4,6のカットオフ周波数fcを第1カットオフ周波数fc_normに設定した後、VGAゲイン補正部10においてゲイン補正コードDcoefを0ゼロに設定する。これにより、AGCの微調整期間においては、AGCの粗調整の結果として判定されたゲインコード12Dwide~18Dwideのうち、ゲイン補正コードDcoef=0ゼロである場合の中点DVGA=15を起点に、VGA3及び5の各最適ゲインG13との差であるG15-G13を微調整する。AGCの微調整後に、VGA3及び5の各最適ゲインG13がVGA3,5にそれぞれ設定される。また、信号受信期間においても、最適ゲインG13がVGA3,5に設定される。従って、受信回路100及び受信機1000は、微調整では、粗調整の結果を基にゲイン補正することで、微調整期間における所望の最適ゲインからの誤差が小さくなるため、微調整期間が短縮でき、更に、信号受信期間においても、AGC期間において最適ゲインに設定されているため、エラーレートの上昇を防止できる。第3の実施形態図11は、第3の実施形態の受信回路100c及び受信機1000cの回路構成を示すブロック図である。第3の実施形態では、受信回路100c及び受信機1000cは、図3の受信回路100及び受信機1000と比べて、VGAゲイン補正部10及び加算器11の代わりに、VGAゲインを補正するVGA電流制御部14を含む構成である。即ち、図11に示す受信機1000cは、受信アンテナAnt、ローカル信号生成器20及び受信回路100cを含む構成である。図11に示す受信回路100cは、LNA1、ミキサ2、VGA3c、HPF4、VGA5c、HPF6、ADC7、DSP8、AGC制御部9c及びVGA電流制御部14を含む構成である。第1の実施形態と同一の構成要素については同一の符号を用いることにより、説明を省略する。AGC制御部9cは、プリアンブル期間でのAGC期間、及びプリアンブル期間後の信号受信期間におけるVGA3,5の各最適ゲインを定めるゲインコードDVGAをVGA3,5にそれぞれ出力する。AGC制御部9cは、AGCのゲイン調整期間において、DSP8から出力された受信信号レベルのデジタル値を基に、受信信号レベルのデジタル値と上述した最適受信信号レベルとを比較する。AGC制御部9cは、比較結果を基に、ADC7のダイナミックレンジに整合するゲインを定めるゲインコードDVGAを決定する。AGC制御部9cは、カットオフ周波数コードfccをHPF4,6にそれぞれ出力し、HPF4,6の各カットオフ周波数fcを設定する。具体的には、AGC制御部9cは、AGCの開始時に、HPF4,6の各カットオフ周波数fcを第2カットオフ周波数fc_wideに設定する。AGC制御部9cは、AGCの終了時に、HPF4,6の各カットオフ周波数fcを第1カットオフ周波数fc_normに設定する。AGC制御部9cは、HPF4,6の各カットオフ周波数fcを第2カットオフ周波数fc_wideに設定した後、VGA3,5の各ゲインを所定量増加させる補正指示をVGA電流制御部14に出力する。AGC制御部9cは、HPF4,6の各カットオフ周波数fcを第1カットオフ周波数fc_normに設定した後、VGA3,5の各ゲインの所定量増加の補正を終了する旨の補正終了指示をVGA電流制御部14に出力する。VGAゲインを補正するVGA電流制御部14は、VGA3,5のゲインを所定量補正する。VGA電流制御部14は、AGC制御部9cから出力された補正指示を入力し、入力された補正指示を基に、VGA3,5の各ゲインを所定量増加させるための第2バイアス電流Ictrl1_high,Ictrl2_highをVGA3,5にそれぞれ供給する。VGA電流制御部14は、HPF4,6のカットオフ周波数fcが第2カットオフ周波数fc_wideに設定された後に、VGA3,5の各ゲインの補正量を定めるバイアス電流Ictrl1,Ictrl2を、第1バイアス電流Ictrl1_norm,Ictrl2_normより大きい第2バイアス電流Ictrl1_high,Ictrl2_highに設定する。VGA電流制御部14は、HPF4,6のカットオフ周波数fcが第1カットオフ周波数fc_normに設定された後に、VGA3,5の各ゲインの補正量を定めるバイアス電流Ictrl1,Ictrl2を、第1バイアス電流Ictrl1_norm,Ictrl2_normに設定する。VGA電流制御部14によるバイアス電流Ictrl1,Ictrl2の算出方法を具体的に説明する。以下の各実施形態において、バイアス電流Ictrl1,Ictrl2は、Ictrl1_norm,Ictrl2_norm又はIctrl1_high,Ictrl2_highのいずれかである数式7及び8参照。第2バイアス電流Ictrl1_high,Ictrl2_highは、HPF4,6の各カットオフ周波数fcの第2カットオフ周波数fc_wideへの設定に起因して発生するVGA3,5の各ゲインのゲイン低下量Gdiffと等しい又は略等しいゲインを増加させるためのバイアス電流である。従って、VGA電流制御部14は、HPF4,6の各カットオフ周波数fcが第2カットオフ周波数fc_wideに設定された場合にバイアス電流Ictrl1,Ictrl2を第2バイアス電流Ictrl1_high,Ictrl2_highに設定する。これにより、VGA電流制御部14は、VGA3,5において、HPF4,6の第2カットオフ周波数fc_wideへの設定に起因して発生するVGA3,5の各ゲインのゲイン低下量Gdiffと等しい又は略等しいゲインGIUP図13参照の増加を実現できる。VGA電流制御部14は、第1バイアス電流Ictrl1_high,Ictrl2_highを数式9に従って算出する。VGA3cは、AGC制御部9cから出力されたゲインコードDVGA及びVGA電流制御部14から出力されたバイアス電流Ictrl1を基にVGA3cのゲインを補正し、補正されたゲインを用いて、ミキサ2から出力された受信信号のレベルを増幅又は減衰する。VGA3cは、レベルが増幅又は減衰された受信信号をHPF4に出力する。VGA5cは、AGC制御部9cから出力されたゲインコードDVGA及びVGA電流制御部14から出力されたバイアス電流Ictrl2を基にVGA5cのゲインを補正し、補正されたゲインを用いて、ミキサ2から出力された受信信号のレベルを増幅又は減衰する。VGA5cは、レベルが増幅又は減衰された受信信号をHPF6に出力する。第3の実施形態の受信回路100cのAGC期間における動作について、図12を参照して説明する。図12は、第3の実施形態の受信回路100cのAGC期間における動作を説明するフローチャートである。図12において、AGCが開始されると、AGC制御部9cは、VGA3,5の既知の各最適ゲインに対応するゲインコードDVGAをVGA3,5にそれぞれ出力する。AGC制御部9cは、HPF4,6の各カットオフ周波数コードfccを第2カットオフ周波数コードfc_wideに設定する。即ち、AGC制御部9cは、HPF4,6の各カットオフ周波数fcを第2カットオフ周波数fc_wideに設定するS31。AGC制御部9cは、HPF4,6のカットオフ周波数fcを第2カットオフ周波数fc_wideに設定した後、VGA3,5の各ゲインを所定量増加させる補正指示をVGA電流制御部14に出力する。VGA電流制御部14は、AGC制御部9cから出力された補正指示を基に、VGA3,5の各ゲインの補正量を定めるバイアス電流Ictrl1,Ictrl2を、第2バイアス電流Ictrl1_high,Ictrl2_highに設定するS32。VGA電流制御部14は、設定された第2バイアス電流Ictrl1_high,Ictrl2_highをVGA3,5に供給する。バイアス電流Ictrl1,Ictrl2が第2バイアス電流Ictrl1_high,Ictrl2_highに設定された後、AGC制御部9c及びVGA電流制御部により、VGA3,5の各ゲインを調整するS33。VGA3,5の各ゲインの調整を以下に示す。VGA3,5は、AGC制御部9から出力されたゲインコードDVGAを入力し、VGA電流制御部14から供給された第2バイアス電流Ictrl1_high,Ictrl2_hightを入力する。VGA3,5は、入力されたゲインコードDVGA及び第2バイアス電流Ictrl1_high,Ictrl2_hightを基に、各VGA3,5の各ゲインを補正する。ゲインが補正されたVGA3,5を介してDSP8により受信信号レベルのデジタル値が、AGC制御部9cにおいて、最適受信信号レベルと等しい又は略等しいか否かが比較される。受信信号レベルのデジタル値と最適受信信号レベルとが等しく又は略等しくなるまで、AGC制御部9c及びVGA電流制御部14によるVGA3,5の各ゲインの調整が繰り返される。従って、AGC期間においてHPF4,6の各カットオフ周波数fcが第2カットオフ周波数fc_wideに設定された場合に、VGA電流制御部14から供給された第2バイアス電流Ictrl1_high,Ictrl2_highを基にVGA3,5の各ゲインが補正される。これにより、VGA3,5の各ゲインは、GIUP増加し、G13-GdiffGIUPとなり、最適ゲインG13に等しく又は略等しくなる図13参照。AGC制御部9cは、受信信号レベルのデジタル値と最適受信信号レベルとが等しく又は略等しくなると判定した場合に、VGA3,5の各ゲインの調整が終了すると判定する。AGCにおけるVGA3,5の各ゲインの調整が終了すると、AGC制御部9cは、VGA3,5のゲインの所定量増加の補正を終了する旨の補正終了指示をVGA電流制御部14に出力する。VGA電流制御部14は、AGC制御部9cから出力された補正終了指示を基に、VGA3,5の各ゲインの補正量を定めるバイアス電流Ictrl1,Ictrl2を、第2バイアス電流Ictrl1_norm,Ictrl2_normに設定するS34。VGA電流制御部14は、設定された第2バイアス電流Ictrl1_norm,Ictrl2_normをVGA3,5に供給する。AGC制御部9cは、HPF4,6の各カットオフ周波数コードfccを第1カットオフ周波数コードfcc_normに設定する。即ち、AGC制御部9cは、HPF4,6の各カットオフ周波数fcを第1カットオフ周波数fc_normに設定するS35。これにより、受信回路100cのAGC期間における動作が終了する。以上により、第3の実施形態の受信回路100c及び受信機1000cによれば、AGCにおいてHFP4,6の各カットオフ周波数fcが第1カットオフ周波数fc_normから第2カットオフ周波数fc_wideへ設定されたことに起因して発生するVGA3,5のゲイン低下量GdiffのAGC期間及び信号受信期間におけるゲイン低下に伴う受信信号のエラーレートの上昇を防止できる。図13は、第3の実施形態の受信回路100c及び受信機1000cの効果を説明するための説明図である。図13の左側の目盛りは、AGC期間のゲイン補正前のゲインコードDVGAとVGA3,5の各ゲインGVGAとの対応関係を示す。カットオフ周波数fcが第2カットオフ周波数fc_wide、及びバイアス電流Ictrl1,Ictrl2が第1バイアス電流Ictrl1_norm,Ictrl2_normに設定されている。図13の中央の目盛りは、AGC期間のゲイン補正後のゲインコードDVGAとVGA3,5の各ゲインGVGAとの対応関係を示す。カットオフ周波数fcが第2カットオフ周波数fc_wide、及びバイアス電流Ictrl1,Ictrl2が第2バイアス電流Ictrl1_high,Ictrl2_highに設定されている。図13の右側の目盛りは、信号受信期間のゲインコードDVGAとVGA3,5の各ゲインGVGAとの対応関係を示す。カットオフ周波数fcが第1カットオフ周波数fc_normに設定されている。HPF4,6の各カットオフ周波数fcが第2カットオフ周波数fc_wideであってバイアス電流Ictrl1,Ictrl2が第1バイアス電流Ictrl1_norm,Ictrl2_normにそれぞれ設定されたままでは、VGA3,5の各ゲインは、ゲイン低下量Gdiff減少する。このため、受信回路100cは、AGC期間では、HPF4,6の各カットオフ周波数fcを第2カットオフ周波数fc_wideに設定した後、VGA電流制御部14においてバイアス電流Ictrl1,Ictrl2を、数式9に従って算出された第2バイアス電流Ictrl1_high,Ictrl2_highに設定する。これにより、AGC期間においては、VGA電流制御部14から供給されるバイアス電流Ictrl1,Ictrl2に対応するゲインGIUP分、VGA3,5の各ゲインが補正されるため、全体的に増加し、所望の最適ゲインG13と等しい又は略等しいゲインG13-GdiffGIUPがVGA3,5にそれぞれ設定される。このため、信号受信期間では、カットオフ周波数fcが第1カットオフ周波数fc_normに戻ったとしても、所望の最適ゲインG13がVGA3,5に設定することができる。従って、受信回路100c及び受信機1000cは、AGC期間において、最適ゲインをVGAに設定できるため、信号受信期間において受信信号のエラーレートの上昇が防止できる。また、受信回路100c及び受信機1000cにおいて、図8に示すDAC13をAGC制御部9cとVGA3,5との間に設け、DAC13のDA変換により生成されたアナログ制御電圧AVGA1、AVGA2を各VGA3,5に供給してVGA3,5のゲインを調整させても良い。第3の実施形態の変形例図14は、第3の実施形態の変形例の受信回路100d及び受信機1000dの回路構成を示すブロック図である。第3の実施形態の変形例では、受信回路100d及び受信機1000dは、VGAゲインを補正するVGAゲイン制御部12dを更に含む構成である。第3の実施形態と同一の構成要素については同一の符号を用いることにより、説明を省略する。VGAゲイン制御部12dは、AGC制御部9cから出力されたゲインコードDVGAを入力し、入力されたゲインコードDVGAを基に、同一の又は異なるゲインコードをVGA3,5にそれぞれ出力する。具体的には、VGAゲイン制御部12dは、図7に示すLUTルックアップテーブルを参照し、入力されたゲインコードDVGAを基に、同一の又は異なるゲインコードDVGA1,DVGA2をVGA3,5にそれぞれ出力する。LUTの説明は省略する。VGA3dは、VGAゲイン制御部12dから出力されたゲインコードDVGA1及びVGA電流制御部14から供給されたバイアス電流Ictrlを基に、VGA3dのゲインを補正し、補正されたゲインを用いて、ミキサ2から出力された受信信号のレベルを増幅又は減衰する。VGA3dは、レベルが増幅又は減衰された受信信号をHPF4に出力する。VGA5dは、VGAゲイン制御部12dから出力されたゲインコードDVGA2及びVGA電流制御部14から供給されたバイアス電流Ictr2を基に、VGA5dのゲインを補正し、補正されたゲインを用いて、ミキサ2から出力された受信信号のレベルを増幅又は減衰する。VGA5dは、レベルが増幅又は減衰された受信信号をHPF6に出力する。以上により、第3の実施形態の変形例の受信回路100d及び受信機1000dにおいても、第3の実施形態の受信回路100c及び受信機1000cと同様の効果を得ることができる。第4の実施形態第4の実施形態の受信回路及び受信機は第3の実施形態の受信回路100c及び受信機1000cと同様であるため、回路構成を示すブロック図の図示を省略し、同様の参照符号を用いて説明する。第3の実施形態と同一の構成要素については同一の符号を用いることにより、説明を省略する。第4の実施形態では、AGCにおけるゲイン調整を粗調整及び微調整の2段階とする。粗調整においてはHPF4,6の各カットオフ周波数fcは第2カットオフ周波数fc_wideに設定され、微調整においてはHPF4,6の各カットオフ周波数fcは第1カットオフ周波数fc_normに設定される。第4の実施形態の受信回路100cのAGC期間における動作について、図15を参照して説明する。図15は、第4の実施形態の受信回路100cのAGC期間における動作を説明するフローチャートである。本実施形態においては、AGC期間は、粗調整期間と微調整期間とを含む。図15において、AGCの粗調整が開始されると、AGC制御部9cは、VGA3,5の既知の各最適ゲインを定めるゲインコードDVGAをVGA3,5にそれぞれ出力する。AGC制御部9cは、HPF4,6の各カットオフ周波数コードfccを第2カットオフ周波数コードfcc_wideに設定する。即ち、AGC制御部9cは、HPF4,6の各カットオフ周波数fcを第2カットオフ周波数fc_wideに設定するS41。AGC制御部9cは、HPF4,6の各カットオフ周波数fcを第2カットオフ周波数fc_wideに設定した後、VGA3,5の各ゲインを所定量増加させる粗調整指示をVGA電流制御部14に出力する。VGA電流制御部14は、AGC制御部9から出力された粗調整指示を基に、VGA3,5の各ゲインの補正量を定めるバイアス電流Ictrl,Ictrl2を、数式9に従って算出された第2バイアス電流Ictrl1_high,Ictrl2_highに設定するS42。VGA電流制御部14は、設定された第2バイアス電流Ictrl1_high,Ictrl2_highをVGA3,5に供給する。バイアス電流Ictrl1,Ictrl2が第2バイアス電流Ictrl1_high,Ictrl2_highに設定された後、AGC制御部9c及びVGA電流制御部14により、VGA3,5の各ゲインを粗調整するS43。VGA3,5の各ゲインの粗調整を以下に示す。なお、上記より、AGCの粗調整期間では、ゲインコードDVGAの収束範囲は6コード毎とする。従って、AGCの粗調整の結果として、図16に示す粗調整期間に収束されたゲインコードDVGAは、例えば6~12又は12~18であると判定される。VGA3,5は、AGC制御部9から出力されたゲインコードDVGAと、VGA電流制御部14から供給された第2バイアス電流Ictrl1_high,Ictrl2_hightを入力する。VGA3,5は、入力されたゲインコードDVGA及び数式9に従って算出された第2バイアス電流Ictrl1_high,Ictrl2_hightを基に、各VGA3,5の各ゲインを補正する。ゲインが補正されたVGA3,5を介してDSP8により受信信号レベルのデジタル値が、AGC制御部9cにおいて、所望の最適受信信号レベルと等しい又は略等しいか否かが比較される。受信信号レベルのデジタル値と最適受信信号レベルとが等しく又は略等しくなるまで、AGC制御部9c及びVGA電流制御部14によるVGA3,5の各ゲインの粗調整が繰り返される。つまり、AGCの粗調整期間においてHPF4,6の各カットオフ周波数fcが第2カットオフ周波数fc_wideに設定された場合に、AGC制御部9cから出力されたゲインコードDVGA及びVGA電流制御部14から供給された第2バイアス電流Ictrl1_high,Ictrl2_highを基にVGA3,5の各ゲインが補正される。これにより、VGA3,5の各ゲインは、GIUP増加し、AGCの粗調整の結果として、ゲインコードが12~18、即ち、ゲインが{G12-GdiffGIUP}~{G18-GdiffGIUP}では、最適ゲインG13に等しく又は略等しくなると判定される図16参照。AGC制御部9cは、受信信号レベルのデジタル値と最適受信信号レベルとが等しく又は略等しくなると判定した場合に、VGA3,5の各ゲインの粗調整が終了すると判定する。即ち、AGC制御部9cは、AGCの粗調整の結果として、VGA3,5の各ゲインを定めるゲインコードDVGAの収束範囲を、12~18と判定する。AGCにおけるVGA3,5の各ゲインの粗調整が終了すると、AGC制御部9cは、VGA3,5のゲインの所定量増加の補正を終了する旨の粗調整終了指示をVGA電流制御部14に出力する。VGA電流制御部14は、AGC制御部9cから出力された粗調整終了指示を基に、VGA3,5の各ゲインの補正量を定めるバイアス電流Ictrl1,Ictrl2を、第1バイアス電流Ictrl1_norm,Ictrl2_normに設定するS44。VGA電流制御部14は、設定された第1バイアス電流Ictrl1_norm,Ictrl2_normをVGA3,5に供給する。AGC制御部9cは、HPF4,6の各カットオフ周波数コードfcを第1カットオフ周波数コードfc_normに設定する。即ち、AGC制御部9cは、HPF4,6の各カットオフ周波数fcを第1カットオフ周波数fc_normに設定するS45。HPF4,6の各カットオフ周波数fcが第1カットオフ周波数fc_normに設定された後、AGC制御部9cにより、VGA3,5の各ゲインを微調整するS46。VGA3,5の各ゲインの微調整を以下に示す。なお、上記より、AGCの微調整期間では、ゲインコードDVGAの収束範囲は1コード毎とする。従って、AGCの微調整の結果として、図16に示す微調整期間に収束されたゲインコードDVGAは、例えば12又は13であると判定される。例えば、AGC制御部9cは、AGCの微調整期間の開始時におけるVGA3,5の各ゲインを定めるゲインコードを、AGCの粗調整の結果として判定されたゲインコードDVGA=12~18の中点DVGA=15と判定する。AGC制御部9cは、判定されたゲインコードDVGAをVGA3,5にそれぞれ出力する。AGC制御部9cから出力されたゲインコードDVGAを基にゲインが補正されたVGA3,5を介してDSP8により受信信号レベルのデジタル値が、AGC制御部9において、最適受信信号レベルと等しいか否かが比較される。受信信号レベルのデジタル値と最適受信信号レベルとが等しくなるまで、AGC制御部9によるVGA3,5の各ゲインの微調整が繰り返される。つまり、AGCの微調整期間においてHPF4,6の各カットオフ周波数fcが第1カットオフ周波数fc_normに設定された場合に、AGC制御部9cから出力されたゲインコードDVGAを基にVGA3,5の各ゲインが調整される。これにより、VGA3,5の各ゲインは、AGCの微調整の結果として、G13では最適ゲインG13に等しくなる図16参照。AGC制御部9cは、受信信号レベルのデジタル値と最適受信信号レベルとが等しくなると判定した場合に、VGA3,5の各ゲインの微調整が終了すると判定する。即ち、AGC制御部9cは、AGCの微調整の結果として、VGA3,5の各ゲインを定めるゲインコードDVGAを、DVGA=13と判定する。これにより、受信回路100のAGC期間における動作が終了する。以上により、第4の実施形態の受信回路100c及び受信機1000cによれば、第3の実施形態の受信回路100c及び受信機1000cの効果に加え、粗調整及び微調整の2段階によってAGCするため、AGCは高精度に実現できる。図16は、第4の実施形態の受信回路100c及び受信機1000cの効果を説明するための説明図である。図16の最も左側の目盛りは、AGC期間の粗調整期間のゲイン補正前における、ゲインコードDVGAとVGA3,5の各ゲインGVGAとの対応関係を示す。カットオフ周波数fcが第2カットオフ周波数fc_wide、及びバイアス電流Ictrl1,Ictrl2が第2バイアス電流Ictrl1_norm,Ictrl2_normに設定されている。図16の中央左側の目盛りは、AGCの粗調整期間のゲイン補正後における、ゲインコードDVGAとVGA3,5の各ゲインGVGAとの対応関係を示す。カットオフ周波数fcが第2カットオフ周波数fc_wide、及びバイアス電流Ictrl1,Ictrl2が第2バイアス電流Ictrl1_high,Ictrl2_highに設定されている。図16の中央右側の目盛りは、AGCの微調整期間における、ゲインコードDVGAとVGA3,5の各ゲインGVGAとの対応関係を示す。カットオフ周波数fcが第1カットオフ周波数fc_norm、及びバイアス電流Ictrl1,Ictrl2が第1バイアス電流Ictrl1_norm,Ictrl2_normに設定されている。図16の最も右側の目盛りは、信号受信期間における、ゲインコードDVGAとVGA3,5の各ゲインGVGAとの対応関係を示す。カットオフ周波数fcが第1カットオフ周波数fc_normに設定されている。HPF4,6の各カットオフ周波数fcが第2カットオフ周波数fc_wideであってバイアス電流Ictrl1,Ictrl2が第1バイアス電流Ictrl1_norm,Ictrl2_normにそれぞれ設定されたままでは、VGA3,5の各ゲインは、ゲイン低下量Gdiff減少する。このため、受信回路100cは、AGCの粗調整期間では、HPF4,6の各カットオフ周波数fcを第2カットオフ周波数fc_wideに設定した後、VGA電流制御部14においてバイアス電流Ictrl1,Ictrl2を、ゲイン補正された第2バイアス電流Ictrl1_high,Ictrl2_highに設定する。これにより、AGCの粗調整期間においては、第2バイアス電流Ictrl1_high,Ictrl2_highに対応するゲインGIUP分、VGA3,5の各ゲインが補正されるため、全体的に増加する。従って、AGCの粗調整の結果として、ゲインコードDVGAが12~18である場合のVGA3,5の各ゲインGVGA{G12-GdiffGIUP}~{G18-GdiffGIUPがVGA3,5の各最適ゲインG13に等しく又は略等しくなると判定される。次に、受信回路100cは、AGCの微調整期間にHPF4,6のカットオフ周波数fcを第1カットオフ周波数fc_normに設定した後、VGA電流制御部14においてバイアス電流Ictrl1,Ictrl2を第1バイアス電流Ictrl1_norm,Ictrl2_normに設定する。これにより、AGCの微調整期間においては、AGCの粗調整の結果として判定されたゲインコード12~18の中点DVGA=15を起点に、VGA3,5の各最適ゲインG13との差であるG15-G13の間を微調整する。AGCの微調整後に、VGA3,5の各最適ゲインG13がVGA3,5にそれぞれ設定される。次に、信号受信期間では、カットオフ周波数fcが既に第1カットオフ周波数fc_normに戻っているため、最適ゲインG13がVGA3,5に設定することができる。従って、受信回路100c及び受信機1000cは、微調整期間では、粗調整の結果を基にゲイン調整することで、微調整期間における最適ゲインからの誤差が小さくなるため、微調整期間を短縮でき、更に、信号受信期間においても、カットオフ周波数fcの変更による、ゲイン低下量Gdiffが考慮されてAGCされているため、エラーレートの上昇を防止できる。以上、図面を参照しながら各種の実施形態について説明したが、本発明はかかる例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。上述した各実施形態においては、AGC制御部は、各受信回路及び受信機のHPF4,6に同一のカットオフ周波数コードを出力していたが、異なるカットオフ周波数コードを出力しても良い。この場合、HPF4,6の各カットオフ周波数は異なる。上述した各実施形態の受信回路及び受信機の構成においては、2つのVGAと2つのHPFとがそれぞれ交互に配置されている構成として説明したが、VGA、HPFの数、及び配置場所は上述した各実施形態の構成に限定されない。なお、VGAの前段にHPFが配置される場合、ミキサ2を含めた回路構成を基に、ゲインコードDwideを算出することが好ましい。"