"キャパシタと、前記キャパシタに並列接続された複数のスイッチング素子と、前記各スイッチング素子におけるスイッチング動作を個別に制御するコントローラと、を備え、前記複数のスイッチング素子のうちいずれか1つと前記キャパシタとを含む閉回路が、前記スイッチング素子毎に形成された電力変換装置であって、前記コントローラは、前記各スイッチング素子で行われるオンまたはオフのスイッチング動作によって前記各閉回路に発生し、前記各閉回路に含まれるインダクタンスとその閉回路に含まれるスイッチング素子の出力容量とで規定される周波数をそれぞれ有するリンギング電圧が、前記複数の閉回路のうち少なくとも2つの閉回路間で互いに打ち消されるように、前記少なくとも2つの閉回路のスイッチング素子におけるスイッチング動作のタイミングを互いにずらす、電力変換装置。前記コントローラは、前記スイッチング動作のタイミングを、前記少なくとも2つの閉回路のスイッチング素子間で、互いに前記リンギング電圧の周期の略半周期分ずらす、請求項1に記載の電力変換装置。前記複数の閉回路は、それぞれ、第1、第2および第3のスイッチング素子を含む閉回路であり、前記コントローラは、前記第2のスイッチング素子におけるスイッチング動作のタイミングを、前記第1のスイッチング素子におけるスイッチング動作に対し前記リンギング電圧の略1/3周期遅延させ、かつ、前記第3のスイッチング素子におけるスイッチング動作のタイミングを、前記第1のスイッチング素子におけるスイッチング動作に対し前記リンギング電圧の略2/3周期分遅延させる、請求項1に記載の電力変換装置。前記コントローラは、キャリア信号を生成するキャリア信号生成部と、制御指令信号を生成する制御指令信号生成部と、前記スイッチング動作を行うタイミングを制御するためのパルス幅変調信号を、前記キャリア信号と前記制御指令信号との比較に基づき生成するパルス幅変調信号生成部と、前記パルス幅変調信号に基づき前記各スイッチング素子用のパルス幅変調信号を生成する位相シフト部であって、前記少なくとも2つの閉回路のスイッチング素子におけるスイッチング動作のタイミングを互いにずらすように、前記各スイッチング素子用のパルス幅変調信号間で所定の位相差を設ける位相シフト部と、を備える、請求項1に記載の電力変換装置。前記コントローラは、前記各スイッチング素子用のキャリア信号を生成するキャリア信号生成部であって、前記少なくとも2つの閉回路のスイッチング素子におけるスイッチング動作のタイミングを互いにずらすように、前記各スイッチング素子用のキャリア信号間で所定の位相差を設けたキャリア信号を生成するキャリア信号生成部と、制御指令信号を生成する制御指令信号生成部と、前記スイッチング動作を行うタイミングを制御するための前記各スイッチング素子用のパルス幅変調信号を、対応する各スイッチング素子用の前記キャリア信号と前記制御指令信号との比較に基づき生成するパルス幅変調信号生成部と、を備える、請求項1に記載の電力変換装置。前記各閉回路に含まれるインダクタンスは、前記各閉回路に対応するスイッチング素子に含まれる配線のインダクタンスLm、前記キャパシタに含まれるインダクタンスLcap、前記各閉回路に対応するスイッチング素子と前記キャパシタを接続する配線のインダクタンスLwからなり、前記各閉回路に発生するリンギング電圧の周波数frは、前記複数のスイッチング素子のうち一のスイッチング素子の出力容量Cossと、前記Lm、前記Lcap、前記Lwと、に基づき、により定義される、請求項1に記載の電力変換装置。前記周波数frの逆数を前記リンギング電圧の周期とし、前記コントローラは、前記スイッチング動作のタイミングが、前記少なくとも2つの閉回路のスイッチング素子間で互いに前記周期の略半周期分ずれるように制御する、請求項6に記載の電力変換装置。前記複数の閉回路は、それぞれ、第1、第2および第3のスイッチング素子を含む閉回路であり、前記周波数frの逆数を前記リンギング電圧の周期とし、前記コントローラは、前記第2のスイッチング素子におけるスイッチング動作のタイミングを、前記第1のスイッチング素子におけるスイッチング動作に対し前記周期の略1/3周期分遅延させ、かつ、前記第3のスイッチング素子におけるスイッチング動作のタイミングを、前記第1のスイッチング素子におけるスイッチング動作に対し前記周期の略2/3周期分遅延させる、請求項6に記載の電力変換装置。キャパシタと、前記キャパシタに並列接続されたスイッチング素子を含む、N個のアームにより構成されるN相ブリッジNは正の整数と、所定時間をかけて第1レベルから第2レベルへ遷移したのち第2レベルから第1レベルへのリセットを繰り返すキャリア信号を用いたパルス幅変調に基づき、前記各アームのスイッチング素子におけるスイッチング動作を制御するコントローラと、を備え、前記N個のアームのうちいずれか1つと前記キャパシタとを含む閉回路が、前記アーム毎に形成された電力変換装置であって、前記コントローラは、前記キャリア信号のリセットに伴って行われるスイッチング動作によって前記各閉回路に発生し、前記各閉回路に含まれるインダクタンスとその閉回路のアームを構成するスイッチング素子の出力容量とで規定される周波数をそれぞれ有するリンギング電圧が、前記複数の閉回路のうち少なくとも2つの閉回路間で互いに打ち消されるように、前記少なくとも2つの閉回路に対応するアームのスイッチング素子における、前記キャリア信号のリセットに伴って行われるスイッチング動作のタイミングを互いにずらす、電力変換装置。前記コントローラは、前記キャリア信号のリセットに伴って行われるスイッチング動作のタイミングを、前記少なくとも2つの閉回路に対応するアーム間で、互いに前記リンギング電圧の周期の略半周期分ずらす、請求項9に記載の電力変換装置。前記複数の閉回路は、それぞれ、U相アーム、V相アームおよびW相アームを含む閉回路であり、前記コントローラは、前記U相アームに対し、前記V相アームのスイッチング素子における前記キャリア信号のリセットに伴って行われるスイッチング動作のタイミングを、前記リンギング電圧の略1/3周期遅延させ、かつ、前記U相アームに対し、前記W相アームのスイッチング素子における前記キャリア信号のリセットに伴って行われるスイッチング動作のタイミングを、前記リンギング電圧の略2/3周期分遅延させる、請求項9に記載の電力変換装置。前記コントローラは、前記キャリア信号を生成するキャリア信号生成部と、制御指令信号を生成する制御指令信号生成部と、前記スイッチング動作を行うタイミングを制御するためのパルス幅変調信号を、前記キャリア信号と前記制御指令信号との比較に基づき生成するパルス幅変調信号生成部と、前記パルス幅変調信号に基づき前記各アーム用のパルス幅変調信号を生成する位相シフト部であって、前記少なくとも2つの閉回路に対応するアームのスイッチング素子における、前記キャリア信号のリセットに伴って行われるスイッチング動作のタイミングを互いにずらすように、各パルス幅変調信号間で所定の位相差を設ける位相シフト部と、を備える、請求項9に記載の電力変換装置。前記コントローラは、前記各アーム用のキャリア信号を生成するキャリア信号生成部であって、前記少なくとも2つの閉回路に対応するアームのスイッチング素子における、前記キャリア信号のリセットに伴って行われるスイッチング動作のタイミングを互いにずらすように、前記各アーム用のキャリア信号間で所定の位相差を設けたキャリア信号を生成するキャリア信号生成部と、制御指令信号を生成する制御指令信号生成部と、前記スイッチング動作を行うタイミングを制御するための前記各アーム用のパルス幅変調信号を、対応するアーム用の前記キャリア信号と前記制御指令信号との比較に基づき生成するパルス幅変調信号生成部と、を備える、請求項9に記載の電力変換装置。前記各閉回路に含まれるインダクタンスは、前記各閉回路に対応するアームのスイッチング素子に含まれる配線のインダクタンスLm、前記キャパシタに含まれるインダクタンスLcap、前記各閉回路に対応するアームのスイッチング素子と前記キャパシタを接続する配線のインダクタンスLwからなり、前記各閉回路に発生するリンギング電圧の周波数frは、前記N個のアームのうち一のアームを構成するスイッチング素子の出力容量Cossと、前記Lm、前記Lcap、前記Lwと、に基づき、により定義される、請求項9に記載の電力変換装置。前記周波数frの逆数を前記リンギング電圧の周期とし、前記コントローラは、前記キャリア信号のリセットに伴って行われる前記スイッチング動作のタイミングが、前記少なくとも2つの閉回路に対応するアーム間で互いに前記周期の略半周期分ずれるように制御する、請求項14に記載の電力変換装置。前記複数の閉回路は、それぞれ、U相アーム、V相アームおよびW相アームを含む閉回路であり、前記周波数frの逆数を前記リンギング電圧の周期とし、前記コントローラは、前記U相アームに対し、前記V相アームのスイッチング素子における前記キャリア信号のリセットに伴って行われるスイッチング動作のタイミングを、前記リンギング電圧の略1/3周期遅延させ、かつ、前記U相アームに対し、前記W相アームのスイッチング素子における前記キャリア信号のリセットに伴って行われるスイッチング動作のタイミングを、前記リンギング電圧の略2/3周期分遅延させる、請求項14に記載の電力変換装置。前記電力変換装置は、さらに、前記リンギング電圧に基づくノイズを検出するノイズ検出部を備え、前記ノイズ検出部の検出結果に応じて、前記スイッチング動作のタイミングのずれ量を可変とする、請求項1または請求項9に記載の電力変換装置。前記ノイズ検出部は、前記電力変換装置の入力端子におけるノイズを検出する、請求項17に記載の電力変換装置。前記ノイズ検出部は、前記電力変換装置の出力端子におけるノイズを検出する、請求項17に記載の電力変換装置。前記スイッチング素子におけるオンからオフへの遷移時間と、オフからオンへの遷移時間とが同一である、請求項1または請求項9に記載の電力変換装置。前記スイッチング素子は、ワイドバンドギャップ半導体により構成されている、請求項1または請求項9に記載の電力変換装置。しかしながら、図23に示す構成によれば、三相インバータ902から発生するスイッチングノイズが増大してしまうという問題があることを本願発明者は見出した。この詳細について図24を用いて説明する。図24は、従来例に係るスイッチング動作時のタイミングチャートを示す図であり、図23におけるハイサイドスイッチング素子群Q91の動作のみを抽出して示したものである。図24aはスイッチング素子Q91aの端子間電圧変動を、図24bはスイッチング素子Q91bの端子間電圧変動をそれぞれ示している。図24cは部分Dの拡大図である。図24a,bに示すように、スイッチング素子Q91a,Q91bにおけるオンオフのスイッチング動作により、各スイッチング素子の端子間電圧はハイレベルとローレベルの間を状態遷移する。しかし、ハイレベルとローレベル間を単純に状態遷移しているのではなく、状態遷移と同時に、スイッチング素子Q91a,Q91bの端子間には、それぞれVraおよびVrbで示すようなリンギング電圧が発生している。このリンギング電圧は、三相インバータを構成する回路が有する寄生インダクタンス成分Lおよび寄生容量成分Cに起因する共振である。本願発明者の鋭意検討の結果、このリンギング電圧がスイッチングノイズの原因の一つとなっていることが判明した。図23に示す構成によれば、スイッチング素子Q91aとQ91bは同期して動作しているため、図24cに示すように、スイッチング素子Q91a,Q91bの端子間に発生するリンギング電圧Vra,Vrbの位相も、当然ながら互いに同位相となってしまう。これはすなわち、リンギング電圧が重畳することによりスイッチングノイズが増大してしまうことと同義である。本発明は上記の問題点を鑑みてなされたもので、スイッチングノイズを効率的に抑制することが可能な電力変換装置を提供することを目的とする。上記目的を達成するため、本発明に係る電力変換装置は、キャパシタと、前記キャパシタに並列接続された複数のスイッチング素子と、前記各スイッチング素子におけるスイッチング動作を個別に制御するコントローラと、を備え、前記複数のスイッチング素子のうちいずれか1つと前記キャパシタとを含む閉回路が、前記スイッチング素子毎に形成された電力変換装置であって、前記コントローラは、前記各スイッチング素子で行われるオンまたはオフのスイッチング動作によって前記各閉回路に発生し、前記各閉回路に含まれるインダクタンスとその閉回路に含まれるスイッチング素子の出力容量とで規定される周波数をそれぞれ有するリンギング電圧が、前記複数の閉回路のうち少なくとも2つの閉回路間で互いに打ち消されるように、前記少なくとも2つの閉回路のスイッチング素子におけるスイッチング動作のタイミングを互いにずらす。本発明に係る電力変換装置の構成によれば、各スイッチング素子で行われるスイッチング動作によってキャパシタとスイッチング素子を含む閉回路に発生するリンギング電圧が、少なくとも2つの閉回路間で互いに打ち消される。ここで、リンギング電圧が打ち消されるようにとは、リンギング電圧が完全に打ち消される場合だけでなく、リンギング電圧が一部打ち消される場合も含んでいる。リンギング電圧の一部が打ち消される場合であっても、従来よりもスイッチングノイズを抑制することが可能である。一方、特許文献1に開示されているように、電力変換装置にノイズキャンセル回路を付加することにより、スイッチングノイズを抑制する手法をとることも考えられる。しかし、この手法によっては、スイッチング動作が引き金となって発生するスイッチングノイズを上記閉回路から電源側に伝導しないよう抑制することは可能であるが、スイッチングノイズ自体を上記閉回路内で抑制することはできない。そのため、システムを構成する回路に含まれる寄生容量や配線等を経由し電源側へと伝わる伝導ノイズには有効であるが、空間へ放射される放射ノイズに対しては抑制効果が低いといった問題がある。しかし、本発明に係る電力変換装置の構成によれば、特許文献1とは異なり、スイッチングノイズをその発生源である上記閉回路内で抑制することが可能である。その結果、電力変換装置内の寄生容量や配線等を経由し電源へと伝わる伝導ノイズはもちろんのこと、電力変換装置外の空間へ放射される放射ノイズに対する抑制効果も得られる。したがって、スイッチングノイズを効率的に抑制することが可能な電力変換装置を提供することが可能となる。以下、本発明の実施形態について、図面を参照しながら説明する。[第1の実施形態]≪構成≫図1は、第1の実施形態に係る電力変換装置を備える負荷駆動システム100の全体構成を示す図である。本実施形態では、三相交流モータ以下、モータと称する。を負荷とする構成を説明する。負荷駆動システム100は、直流電源DC,電力変換装置113,モータ104を備える。直流電源DCは電源系統を整流して得られる直流電源、または、バッテリタイプ代表的には、ニッケル水素またはリチウムイオン等の二次電池の直流電源である。電力変換装置113は、電圧検出部101,電流検出部103,三相インバータ102,コントローラ105からなる。電力変換装置113は、直流電源DCから供給される直流電力を、位相が各々120°、電気角で2π/3ラジアンずれたU相,V相,W相の三相交流電力に変換し、その三相交流電力をモータ104に供給する。モータ104は、三相交流電力の供給を受ける三相巻線から構成される三相交流モータである。電力変換装置113電圧検出部101,電流検出部103,キャパシタ111電圧検出部101は、直流電源DCの電圧、すなわち、三相インバータ102に入力される電圧を検出する。電流検出部103は、モータ104への入力電流、すなわち、三相インバータ102から出力される電流を検出する。キャパシタ平滑コンデンサ111は、電力変換装置113内の電圧変動を抑制するために設けられている。三相インバータ102三相インバータ102は三相ブリッジを構成しており、U相アーム112u,V相アーム112v,W相アーム112wを備える。各相のアームの構成は図23における三相インバータ902と同様であるので説明を省略する。また、スイッチング素子Q11aとQ11bのように、並列接続された関係にあるスイッチング素子は、耐圧や電流容量などの仕様が同一のスイッチング素子で構成されている。スイッチング素子Q11a~Q16a,Q11b~Q16bには絶縁ゲート型バイポーラトランジスタInsulatedGateBipolarTransistor:以下、IGBTと記載する。や金属-酸化物-半導体電界効果トランジスタMetal-Oxide-SemiconductorFieldEffectTransistor:以下、MOSFETと記載する。に代表されるパワー半導体素子が適用される。スイッチング素子Q11a,Q11b,Q12a,Q12bのコレクタ-エミッタ間またはドレイン-ソース間には、エミッタ側ソース側からコレクタ側ドレイン側へ電流を流すためのダイオードが接続されている。但し、MOSFETをスイッチング素子として使用する場合は、寄生ダイオードをダイオードとして使用する場合もあり得る。ここで、電力変換装置113には、スイッチング素子Q11a~Q16a,Q11b~Q16bのうちいずれか1つとキャパシタ111とを含む閉回路が、スイッチング素子毎に形成されている。例えば、ある一の閉回路には、スイッチング素子Q11aとキャパシタ111とが含まれており、このような閉回路が電力変換装置113にはスイッチング素子の個数分12個形成されている。コントローラ105コントローラ105は、三相インバータ102に含まれるスイッチング素子Q11a~Q16a,Q11b~Q16bのスイッチング動作を個別に制御する。具体的には、コントローラ105は、ゲート駆動回路GDへの指令信号であるパルス幅変調信号以下、PWM信号と称する。を生成する。このPWM信号を、ゲート駆動回路GDを介してスイッチング素子Q11a~Q16a,Q11b~Q16bのゲート端子へ出力することにより、上記の各スイッチング素子が個別に制御される。コントローラ105は、具体的には、キャリア信号生成部106,PWM信号生成部107,位相シフト部108,電流指令部109,電流制御部110から構成される。キャリア信号生成部106は、数10kHzの周波数の鋸波電圧であるキャリア信号Cr例えば、電圧が所定時間をかけて第1レベルから第2レベルへ漸減したのち第2レベルから第1レベルへのリセットを繰り返すことによりできる波形を生成し、これを次段のPWM信号生成部107へ出力する。電流指令部109は、モータ104を駆動制御するための電流指令を出力する。電流指令の値は目標とするモータ104の動作に対応して設定されるものであり、この指令には、次段の電流制御部110で生成されるべき制御指令信号の振幅ならびに周波数の情報が含まれている。電流制御部110は、電流指令部109からの電流指令に基づき正弦波形の制御指令信号を生成する。それとともに、実際に駆動しているモータ104の動作が目標とするモータ104の動作からずれている場合には、電流検出部103からのフィードバック信号を受けて、上記制御指令信号を適切な正弦波形に修正し、次段のPWM信号生成部107へ出力する。図1では、U相制御指令信号をDu,V相制御指令信号をDv,W相制御指令信号をDwで示している。上記の説明のように、電流指令部109と電流制御部110とで制御指令信号生成部が構成されている。PWM信号生成部107は、入力されたキャリア信号CrとU相制御指令信号Duとを比較し、その比較結果であるPWM信号Puを生成し、次段の位相シフト部108へ出力する。同様に、キャリア信号CrとV相制御指令信号Dv,キャリア信号CrとW相制御指令信号Dwとを比較し、その比較結果であるPWM信号Pv,Pwを生成し、位相シフト部108へ出力する。位相シフト部108は、入力されたPWM信号Pu,Pv,Pwに基づき、各スイッチング素子用のPWM信号を生成し、次段のゲート駆動回路GDに出力する。ハイサイドスイッチング素子群Q11を例に挙げて具体的に説明すると、位相シフト部108は、PWM信号Puを第1の位相角だけシフトさせてPWM信号Puaを生成するとともに、PWM信号Puを第2の位相角だけシフトさせてPWM信号Pubを生成する。第2の位相角は、第1の位相角に対して所定の位相差だけ遅れている。PWM信号Puaはスイッチング素子Q11a用のPWM信号として出力され、PWM信号Pubはスイッチング素子Q11b用のPWM信号として出力される。位相シフト部108は、PWM信号PuaとPub間の位相差のみを変化させるものである。位相シフト部108は、他のスイッチング素子群においても、並列接続された関係にあるスイッチング素子例えばQ14aとQ14bに出力されるPWM信号に対し同様の位相シフトを行う。図2は、位相シフト部108の構成の一例を示す回路図であり、PWM信号生成部107と位相シフト部108を取り出して図示している。U相位相シフト部108uは、抵抗R1,R2、キャパシタC1,C2、シュミットトリガSc1,Sc2からなる。上述の第1の位相角はR1とC1の積で決定され、第2の位相角はR2とC2の積で決定される。R1とC1の積に対し、R2とC2の積の方が大きくなるようにすることにより、シュミットトリガSc1から出力されるPWM信号Puaに対し、所定の位相差だけ遅れたPWM信号Pubが生成される。V相位相シフト部108vならびにW相位相シフト部108wは、U相位相シフト部108uと同様の構成であるので説明を省略する。このように、スイッチング素子Q11a用のPWM信号Puaとスイッチング素子Q11b用のPWM信号Pubとの間で所定の位相差を設けることにより、スイッチング素子Q11aとQ11bの間で、スイッチング動作のタイミングを互いにずらすことができる。このときの、スイッチング動作タイミングのずれ量は、スイッチング素子Q11aの端子間で発生するリンギング電圧と、スイッチング素子Q11bの端子間で発生するリンギング電圧とが互いに打ち消されるようなずれ量に設定されている。このずれ量の具体的な設定方法ならびにその効果について次項で説明する。≪スイッチングノイズ抑制原理≫図3を用いて本実施形態におけるスイッチングノイズ抑制原理について説明する。図3は第1の実施形態に係るタイミングチャートを示す図であり、ここではU相アーム112uのハイサイドスイッチング素子群Q11のみを取り上げて説明する。図3aは、PWM信号生成部107に入力される鋸波のキャリア信号CrとU相制御指令信号Duの電圧波形を示す図である。U相制御指令信号Duは正弦波形であるが、図3aは微小な時間を拡大して図示したものであり、ここではほとんど電圧が変動していないものとして図示した。図3bは、位相シフト部108から出力されるPWM信号Puaの電圧波形を、図3cは位相シフト部108から出力されるPWM信号Pubの電圧波形を、それぞれ示している。図3b,cに示すように、PWM信号PubはPWM信号Puaに対しα[sec]遅延しており、このαが、前述の所定の位相差に相当する。図2において、第1の位相角R1とC1の積を無視できる程度とし、第2の位相角R2とC2の積がαに相当するように、R1、R2、C1、C2の値を設定することにより、このような構成を実現することが可能である。図3dは、スイッチング素子Q11aの端子間の電圧変動を、図3eはスイッチング素子Q11bの端子間の電圧変動を、図3fは図3d,eに示すA付近の拡大図をそれぞれ示している。PWM信号生成部107でキャリア信号CrとU相制御指令信号Duの大小関係が反転することにより図3a、図3bに示すPWM信号Puaの電圧波形においてオンからオフ、またはオフからオンへの状態遷移が起こる。以下、U相制御指令信号Duよりもキャリア信号Crが大きくなった場合にオンからオフへの状態遷移が起こるものとして説明する。先ず、図3の時刻1について説明する。図3aにおいて、キャリア信号CrとU相制御指令信号Duが交差し、図3bに示すPWM信号Puaはオンからオフへ状態遷移する。この状態遷移に伴い、スイッチング素子Q11aはオンからオフへ切り換わり、スイッチング素子Q11aの端子間電圧はハイレベルからローレベルへ遷移する図3d。このとき、スイッチング素子Q11aにおいては短時間に大きな電流変化があるため、図3dに示すように、スイッチング素子Q11aの端子間に高周波の振動であるリンギング電圧Vraが発生する。発明が解決しようとする課題の項で述べたように、スイッチング素子に発生するリンギング電圧がスイッチングノイズの原因の一つとなっている。したがって、このリンギング電圧の発生を抑制することで、スイッチングノイズの抑制が可能となる。リンギング電圧は、三相インバータを構成する回路が有する寄生インダクタンス成分Lおよび寄生容量成分Cに起因する共振である。一般的に、リンギング電圧の周波数fは数1により定まる。次に、図3の時刻2について説明する。図3cに示すPWM信号Pubは、時刻1からα[sec]遅延して、オンからオフへ状態遷移する。この状態遷移に伴い、スイッチング素子Q11bはオンからオフへ切り換わり、スイッチング素子Q11bの端子間電圧はハイレベルからローレベルへ遷移する図3e。このとき、スイッチング素子Q11aと同様に、スイッチング素子Q11bにおいても短時間に大きな電流変化があり、図3eに示すように、スイッチング素子Q11bの端子間に高周波の振動であるリンギング電圧Vrbが発生する。ここで、三相インバータ102の構成で説明したように、スイッチング素子Q11aとQ11bは、耐圧や電流容量などの仕様が同一のスイッチング素子により構成されており、スイッチング素子Q11bに含まれる寄生インダクタンスLおよび寄生容量成分Cは、スイッチング素子Q11aに含まれるものと同一である。つまり、スイッチング素子Q11aの端子間に発生するリンギング電圧Vraの周波数frとスイッチング素子Q11bの端子間に発生するリンギング電圧Vrbの周波数frは同値である。リンギング電圧Vraの周波数frの逆数をリンギング電圧Vraの1周期とした場合、この位相差αはリンギング電圧Vraの半周期分に相当する。αはリンギング電圧Vraの周波数frを用いて数2で定義される。なお、リンギング電圧Vraの周波数frは、大まかには、スイッチング素子Q11aとキャパシタ111を含む閉回路リンギング電圧Vraの発生源となっている閉回路のインダクタンスとその閉回路に含まれるスイッチング素子Q11aの出力容量とで規定される。リンギング電圧Vraの周波数frの算出方法は後ほど詳細に説明する。したがって、リンギング電圧Vraとリンギング電圧Vrbは、図3fに示すように、互いに位相が反転した関係となる。このようにすることで、スイッチング素子Q11a,Q11bが行うオンからオフへのスイッチング動作に伴って発生するリンギング電圧Vra,Vrbは互いに打ち消され、その結果、これらのスイッチング素子から発生するスイッチングノイズが抑制される。続いて、時刻3について説明する。図3aにおいて、キャリア信号CrとU相制御指令信号Duが交差し、図3bに示すPWM信号Puaはオフからオンへ状態遷移する。この状態遷移に伴い、スイッチング素子Q11aはオフからオンへ切り換わり、スイッチング素子Q11aの端子間電圧はローレベルからハイレベルへ遷移する図3d。このときも時刻1と同様に、スイッチング素子Q11aの端子間にリンギング電圧Vraが発生する。次に、時刻4において、図3cに示すPWM信号Pubは、時刻3からα[sec]遅延して、オフからオンへ状態遷移する。この状態遷移に伴い、スイッチング素子Q11bはオフからオンへ切り換わり、スイッチング素子Q11bの端子間電圧はローレベルからハイレベルへ遷移する図3e。このときも時刻4と同様に、スイッチング素子Q11bの端子間にリンギング電圧Vrbが発生する。したがって、スイッチング素子Q11a,Q11bが行うオフからオンへのスイッチング動作に伴って発生するリンギング電圧Vra,Vrbは互いに打ち消され、その結果、これらのスイッチング素子から発生するスイッチングノイズが抑制される。以上説明したように、上記の構成によれば、スイッチング素子がオンからオフへの状態遷移に伴って発生するリンギング電圧、ならびに、オフからオンへの状態遷移に伴って発生するリンギング電圧の両方を打ち消すようにすることが可能である。≪周波数frの算出方法≫ここで、周波数frの算出方法を、図4を用いて説明する。図4は、周波数frを算出するための等価回路モデルを示す図である。図4では、図1における、U相アーム112u,キャパシタ111のみを図示している。ここで、図1に示したように、U相アーム112uは、スイッチング素子Q11a,Q11bとスイッチング素子Q12a,Q12bがそれぞれ並列接続されているため、スイッチング素子Q11aとQ11b間で流れる電流量は略同一であり、スイッチング素子Q12aとQ12b間で流れる電流量も略同一である。したがって、簡略化のために、図4ではU相アーム112uのスイッチング素子が、スイッチング素子Q11aとスイッチング素子Q12aのみから構成されているものとみなした。したがって、図4では、スイッチング素子Q11aまたはスイッチング素子Q11bとキャパシタ111とを含む閉回路と、スイッチング素子Q12aまたはスイッチング素子Q12bとキャパシタ111とを含む閉回路を示していることになる。図4において、キャパシタ111は、スイッチングのエネルギーを供給する場合には十分大きな容量として設定されるため、キャパシタ111は理想的な電圧源とみなすことができる。だたし、キャパシタ111には、キャパシタ111と他の構成要素とを接続する配線などによる寄生インダクタンス成分があり、そのインダクタンスをLcap_1,Lcap_2とおく。U相アーム112uにおいて、スイッチング素子Q11スイッチング素子Q11aの出力容量をCoss_1,スイッチング素子Q11に含まれる配線のインダクタンスをLm_1,Lm_2とおく。一方、スイッチング素子Q12スイッチング素子Q12aの出力容量をCoss_2,スイッチング素子Q12と他の構成要素とを接続する配線のインダクタンスをLm_3,Lm_4とおく。キャパシタ111とU相アーム112uとを接続する配線のインダクタンスを、Lw_1、Lw_2とおく。ここで、スイッチング素子Q11aスイッチング素子Q11とキャパシタ111とを含む閉回路においては、スイッチング素子Q11aに含まれる配線のインダクタンスがLm_1,Lm_2に、キャパシタ111に含まれるインダクタンスがLcap_1,Lcap_2に、スイッチング素子Q11aとキャパシタ111を接続する配線のインダクタンスがLm_3,Lm_4,Lw_1、Lw_2に、それぞれ相当する。したがって、スイッチング素子Q11aとキャパシタ111とを含む閉回路のインダクタンスは、Lcap_1,Lcap_2,Lw_1、Lw_2,Lm_1,Lm_2,Lm_3,Lm_4とからなることになる。一方、スイッチング素子Q12aスイッチング素子Q12とキャパシタ111とを含む閉回路においては、スイッチング素子Q12aに含まれる配線のインダクタンスがLm_3,Lm_4に、キャパシタ111に含まれるインダクタンスがLcap_1,Lcap_2に、スイッチング素子Q12aとキャパシタ111を接続する配線のインダクタンスがLm_1,Lm_2,Lw_1、Lw_2に、それぞれ相当する。したがって、スイッチング素子Q12aとキャパシタ111とを含む閉回路のインダクタンスは、Lcap_1,Lcap_2,Lw_1、Lw_2,Lm_1,Lm_2,Lm_3,Lm_4とからなることになる。このように、図4に示す等価回路モデルは、寄生インダクタンス成分Lと寄生容量成分Cからなる共振回路を形成している。図4の等価回路モデルにおける周波数frは、当該等価回路に数1を適用することで算出できる。実際に周波数frを算出するにあたって、1スイッチング素子Q11aがオフでスイッチング素子Q12aがオンの場合と、2スイッチング素子Q11aがオンでスイッチング素子Q12aがオフの場合の2つの場合を考える。先ず、1の場合、スイッチング素子Q11aのオフへのスイッチング動作が引き金となって、スイッチング素子Q11aの端子間にリンギング電圧が発生する。このとき、スイッチング素子Q12aは単なる配線、より正確には、スイッチング素子のオン抵抗による抵抗体とみなすことができる。よって、1の場合のリンギング電圧の周波数fr1は数3で表される。次に、2の場合、スイッチング素子Q12aのオフへのスイッチング動作が引き金となって、スイッチング素子Q12aの端子間にリンギング電圧が発生する。このとき、スイッチング素子Q11aは単なる配線、より正確には、スイッチング素子のオン抵抗による抵抗体とみなすことができる。よって、2の場合のリンギング電圧の周波数fr2は数4で表される。したがって、キャリア信号CrがU相制御指令信号Duよりも大きくなる時刻、すなわち、スイッチング素子Q11aがオンからオフ、スイッチング素子Q12aがオフからオンとなる時刻に発生するリンギング電圧の周波数frは数5のようになる。数5より、周波数frはモータ104には影響されず、キャパシタ111とU相アーム112uとで決定される。電磁界シミュレーション等を用いてLm_1やLm_2等の各寄生インダクタンス成分を算出すれば、設計段階で数5より周波数frを求めることができる。また、周波数frが求まることにより数2の位相シフト量α[sec]も求まることとなる。よって、設計段階で所定の位相差αの値を設定することが可能である。なお、図4ではU相アーム112uのみに対する周波数frを算出したが、V相アーム112v、W相アーム112wがU相アーム112uと仕様が同一の部品で構成されているため、V相アーム112v、W相アーム112wにおけるスイッチング動作で発生するリンギング電圧の周波数frは、数5に示すものとなる。≪まとめ≫本実施形態に係る電力変換装置の構成によれば、各スイッチング素子の端子間に発生するリンギング電圧が、各スイッチング素子間で互いに打ち消される。また、本実施形態では特許文献1とは異なり、各スイッチング素子から発生するスイッチングノイズを、その発生源である、スイッチング素子Q11a,Q11bとキャパシタ111とを結ぶ閉回路内で抑制することが可能である。図5は、本実施形態に係る効果を説明するための図である。図5では、図4と同様に、U相アーム112u,キャパシタ111のみを図示している。スイッチング素子Q11は、スイッチング素子Q11a,スイッチング素子Q11bを区別して図示しているが、スイッチング素子Q12は図4と同様に、簡略化したものを図示している。上述したように、スイッチング素子Q11aとQ11bには仕様が同一のスイッチング素子が使用されているため、これらのスイッチング素子の出力容量Coss_1や、これらと他の構成要素等とを結ぶ配線のインダクタンスLm_1,Lm_2は同一である。また、キャパシタ111とスイッチング素子Q11aとを結ぶ配線距離と、キャパシタ111とスイッチング素子Q11bとを結ぶ配線距離が同一であれば、これらの配線のインダクタンスはともにLw_1とおける。したがって、スイッチング素子Q11a,Q11bの端子間に発生するリンギング電圧Vra,Vrbの周波数frは同一となる。図5に示すように、本実施形態においては、リンギング電圧Vra,Vrbを、スイッチング素子Q11a,Q11bとキャパシタ111とを結ぶ閉回路内で打ち消し合うことができ、図5のVrで示すように閉回路内における電圧変動が抑制される。したがって、電力変換装置内の寄生容量や配線等を経由し電源へと伝わる伝導ノイズはもちろんのこと、電力変換装置外の空間へ放射される放射ノイズに対する抑制効果も期待できる。また、スイッチングノイズを、発生源である上記閉回路内で抑制するので、いわゆるノーマルモードノイズとコモンモードノイズの両方に対して抑制効果を発揮することができる。また、本実施形態の手法によれば、三相インバータ102よりも負荷側モータ104側でリンギング電圧を打ち消し合う手法とは異なり、EMIフィルターやシールドなどの各種ノイズ抑制部品を使用することなく、スイッチングノイズの抑制効果が得られる。ノイズ抑制部品を使用する場合であっても、ノイズ抑制効果の小さな部品で済むので、負荷駆動システム100が大型化することがない。[第1の実施形態の変形例]第1の実施形態図1では、PWM信号生成部107で生成されたPWM信号を、位相シフト部108で位相シフトさせることにより、各スイッチング素子用のPWM信号を生成する構成であった。一方、本変形例では、各スイッチング素子用のキャリア信号を生成し、それらの信号を基に各スイッチング素子用のPWM信号を生成する構成である。以下、図6を参照しながら具体的に説明する。図6は第1の実施形態の変形例に係る電力変換装置を備える負荷駆動システム100Aの全体構成を示す図である。図6に示す構成と第1の実施形態図1との異なる点は、電力変換装置113Aにおけるコントローラ105Aの構成、主にキャリア信号生成部106AとPWM信号生成部107Aである。以下、U相アーム112uのハイサイドスイッチング素子群Q11を中心に説明を続ける。キャリア信号生成部106Aは、スイッチング素子Q11a,Q11b用のPWM信号Pua,Pubを生成するための鋸波のキャリア信号Cra,Crbを生成し、次段のPWM信号生成部107Aに出力する。図7は、本変形例に係るキャリア信号生成部106Aの構成の一例を示す回路図である。パルス信号発生部は、一定周期で発生する幅の狭いパルス波形であるパルス信号Plを生成し、次段の位相シフト回路に出力する。位相シフト回路は、入力されたパルス信号Plに基づき、各スイッチング素子用のパルス信号を生成する。位相シフト回路は、パルス信号Plを第3の位相角だけシフトさせてパルス信号Pl1を生成するとともに、パルス信号Plを第4の位相角だけシフトさせてパルス信号Pl2を生成する。第4の位相角は、第3の位相角に対してα[sec]だけ遅れている。パルス信号Pl1はトランジスタTr1に出力され、パルス信号Pl2はトランジスタTr2に出力される。トランジスタTr1,Tr2は、パルス信号Pl1,Pl2が入力されることにより、一定の周期で一瞬の期間だけオンとなる。また、パルス信号Pl2はパルス信号Pl1に対し、α[sec]遅延しているので、それに従って、トランジスタTr2がオンとなるタイミングもトランジスタTr1に対しα[sec]遅延することとなる。トランジスタTr1Tr2がオフの期間では、キャパシタC3は定電流源Iへ向けて放電しており、キャパシタC3の電圧は一定速度で降下する。一方、トランジスタTr1Tr2がオンの期間では、キャパシタC3は充電を行っており、キャパシタC3の電圧は一定周期で瞬時に上昇する。その結果、所定時間をかけて第1レベルから第2レベルへ遷移したのち第2レベルから第1レベルへのリセットを繰り返し、かつ、互いに位相がα[sec]ずれた鋸波のキャリア信号Cra,Crbが生成される。また、図7で示した回路構成以外にも、例えば、特許文献2の図3に開示されているような回路構成によっても実施することが可能である。PWM信号生成部107A図6は、キャリア信号CraとCrbに基づき、スイッチング素子Q11a用のPWM信号Puaおよびスイッチング素子Q11b用のPWM信号Pubを生成する。最終的にスイッチング素子Q11a,Q11bに出力されるPWM信号Pua,Pubは、第1の実施形態におけるPWM信号Pua,Pub図3b、cと同一のものとなる。したがって、本変形例においても第1の実施形態と同様のノイズ抑制効果を得ることが可能である。[第2の実施形態]第1の実施形態においては、2個のスイッチング素子間でリンギング電圧を互いに打ち消されるようにする構成を示した。本実施形態では、3個のスイッチング素子間でリンギング電圧を互いに打ち消されるようにする構成について説明する。構成図8は、第2の実施形態に係る電力変換装置の一部構成、特に三相インバータ202および位相シフト部208を示す図である。本実施形態に係る三相インバータ202は、第1の実施形態と同様に、U相アーム212u,V相アーム212v,W相アーム212wを構成するハイサイドスイッチング素子群Q21,Q23,Q25およびローサイドスイッチング素子群Q22,Q24,Q26のそれぞれにおいて、複数のスイッチング素子が並列接続されてなる。しかし、並列接続されているスイッチング素子の個数が第1の実施形態と異なる。図8に示すように、U相アーム212uにおいて、ハイサイドスイッチング素子群Q21は、スイッチング素子Q21a,Q21b,Q21cの3個のスイッチング素子が並列接続されてなり、ローサイドスイッチング素子群Q22は、スイッチング素子Q22a,Q22b,Q22cの3個のスイッチング素子が並列接続されてなる。また、U相アーム212uと同様に、V相アーム212vのハイサイドスイッチング素子群Q23は、スイッチング素子Q23a,Q23b,Q23cの3個のスイッチング素子が、ローサイドスイッチング素子群Q24は、スイッチング素子Q24a,Q24b,Q24cの3個のスイッチング素子がそれぞれ並列接続されてなる。さらに、W相アーム212wにおいても同様に、ハイサイドスイッチング素子群Q25は、スイッチング素子Q25a,Q25b,Q25cの3個のスイッチング素子が、ローサイドスイッチング素子群Q26は、スイッチング素子Q26a,Q26b,Q26cの3個のスイッチング素子がそれぞれ並列接続されてなる。なお、位相シフト部208は、第1の実施形態に係る位相シフト部108と略同様の構成であり、図8に特に図示していない構成も、第1の実施形態と略同様である。以下、U相アーム212uのハイサイドスイッチング素子群Q21を中心に説明する。位相シフト部208は、PWM信号生成部図示せずから入力されたPWM信号Puに基づき、スイッチング素子Q21a用のPWM信号Pua,スイッチング素子Q21b用のPWM信号Pub,スイッチング素子Q21c用のPWM信号Pucを生成し、次段のゲート駆動回路GDに出力する。位相シフト部208は、PWM信号Puを第1の位相角だけシフトさせてPWM信号Puaを生成し、PWM信号Puを第2の位相角だけシフトさせてPWM信号Pubを生成し、PWM信号Puを第3の位相角だけシフトさせてPWM信号Pucを生成する。第2の位相角は、第1の位相角に対してα[sec]第1の実施形態で説明したものと同一である。だけ遅れており、第3の位相角は、第2の位相角に対してα[sec]だけ遅れている。このようにすることにより、スイッチング素子Q21a,Q21b,Q21cの間で、スイッチング動作のタイミングを互いにずらすことができる。スイッチングノイズ抑制原理図9を用いて本実施形態におけるスイッチングノイズ抑制原理について説明する。図9は第2の実施形態に係るタイミングチャートを示す図である。ここではU相アーム212uのハイサイドスイッチング素子群Q21のみを取り上げて説明する。図9aは、本実施形態に係るPWM信号生成部に入力される鋸波のキャリア信号CrとU相制御指令信号Duの電圧波形を示す図であり、これらの電圧波形は第1の実施形態に係るもの図3aと同様である。図9bは位相シフト部208から出力されるPWM信号Puaの電圧波形を、図9cはPWM信号Pubの電圧波形を、図9dはPWM信号Pucの電圧波形をそれぞれ示している。図9b,c,dに示すように、PWM信号PucはPWM信号Puaに対し2α[sec]αは第1の実施形態で説明したものと同一である。、PWM信号Pubに対しα[sec]遅延している。図9eは、スイッチング素子Q21aの端子間の電圧変動を、図9fはスイッチング素子Q21bの端子間の電圧変動を、図9gは、スイッチング素子Q21cの端子間の電圧変動を、図9hは図9e,f,gに示すB付近の拡大図をそれぞれ示している。以下、第1の実施形態と同様に、U相制御指令信号Duよりもキャリア信号Crが大きくなった場合にオンからオフへの状態遷移が起こるものとして説明する。先ず、図9の時刻1について説明する。図9aにおいて、キャリア信号CrとU相制御指令信号Duが交差し、図9bに示すPWM信号Puaはオンからオフへ状態遷移する。この状態遷移に伴い、スイッチング素子Q21aはオンからオフへ切り換わり、スイッチング素子Q21aの端子間電圧はハイレベルからローレベルへ遷移する図9e。このとき、スイッチング素子Q21aの端子間にはリンギング電圧Vraが発生する。次に、図9の時刻2について説明する。図9cに示すPWM信号Pubは、時刻1からα[sec]遅延して、オンからオフへ状態遷移する。この状態遷移に伴い、スイッチング素子Q21bはオンからオフへ切り換わり、スイッチング素子Q21bの端子間電圧はハイレベルからローレベルへ遷移する図9f。このとき、スイッチング素子Q21bの端子間にはリンギング電圧Vrbが発生する。そうすると、図9hに示すように、リンギング電圧Vraとリンギング電圧Vrbは、互いに位相が反転した関係となる。このようにすることで、スイッチング素子Q21a,Q21bが行うオンからオフへのスイッチング動作に伴って発生するリンギング電圧Vra,Vrbは互いに打ち消され、その結果、これらのスイッチング素子から発生するスイッチングノイズが抑制される。次に、図9の時刻3について説明する。図9dに示すPWM信号Pucは、時刻2からα[sec]、時刻1から2α[sec]遅延してオンからオフへ状態遷移する。この状態遷移に伴い、スイッチング素子Q21cはオンからオフへ切り換わり、スイッチング素子Q21cの端子間電圧はハイレベルからローレベルへ遷移する図9g。このとき、スイッチング素子Q21cの端子間にはリンギング電圧Vrcが発生する。このリンギング電圧Vrcは他のリンギング電圧と互いに打ち消されることなくそのまま残ることとなる。続いて、時刻4について説明する。図9aにおいて、キャリア信号CrとU相制御指令信号Duが交差し、図9bに示すPWM信号Puaはオフからオンへ状態遷移する。この状態遷移に伴い、スイッチング素子Q21aはオフからオンへ切り換わり、スイッチング素子Q21aの端子間電圧はローレベルからハイレベルへ遷移する図9e。このときも時刻1と同様に、スイッチング素子Q21aの端子間にリンギング電圧Vraが発生する。次に、時刻5において、図9cに示すPWM信号Pubは、時刻4からα[sec]遅延して、オフからオンへ状態遷移する。この状態遷移に伴い、スイッチング素子Q21bはオフからオンへ切り換わり、スイッチング素子Q21bの端子間電圧はローレベルからハイレベルへ遷移する図9f。このときも時刻2と同様に、スイッチング素子Q21bの端子間にリンギング電圧Vrbが発生する。次に、図9の時刻6について説明する。図9dに示すPWM信号Pucは、時刻5からα[sec]、時刻4から2α[sec]遅延してオフからオンへ状態遷移する。この状態遷移に伴い、スイッチング素子Q21cはオフからオンへ切り換わり、スイッチング素子Q21cの端子間電圧はローレベルからハイレベルへ遷移する図9g。このときも時刻3と同様に、スイッチング素子Q21cの端子間にリンギング電圧Vrcが発生する。このリンギング電圧Vrcは他のリンギング電圧と互いに打ち消されることなくそのまま残ることとなる。以上説明したように、上記の構成によれば、リンギング電圧Vra,Vrbについては、スイッチング素子がオンからオフへの状態遷移に伴って発生する場合、ならびに、オフからオンへの状態遷移に伴って発生する場合の両方を打ち消すようにすることが可能である。一方、リンギング電圧Vrcは打ち消されずに残ってしまうため、第1の実施形態と比較するとスイッチングノイズ抑制効果は劣る。しかしながら、従来のように3個のスイッチング素子が同期して動作させる場合と比較すると、スイッチングノイズは3分の1程度に抑制することが可能である。[第2の実施形態の変形例]本変形例では、第2の実施形態と同様に3個のスイッチング素子間でリンギング電圧が互いに打ち消されるようにする構成であるが、各スイッチング素子で発生するリンギング電圧が理想的な正弦波である場合に、特に良好なノイズ抑制効果を奏する構成について説明する。本変形例の構成は第2の実施形態図8と同様である。本変形例に係る位相シフト部は、第2の実施形態に係る位相シフト部208と同様に、PWM信号Pua,Pub,Pucを生成するが、第2の実施形態にあっては所定の位相差がα[sec]であったのに対し、本変形例ではこの所定の位相差はβ[sec]である。βはスイッチング素子に発生するリンギング電圧の周波数frを用いて数6で定義される。数6から分かるように、位相差βはリンギング電圧の3分の1周期分に相当する。図10を用いて、本変形例における具体的なスイッチングノイズ抑制原理について説明する。図10は本変形例に係るタイミングチャートを示す図であり、図10a,b,cは、それぞれ、スイッチング素子Q21a,Q21b,Q21cに発生するリンギング電圧Vra,Vrb,Vrcの波形の拡大図である。位相差βをリンギング電圧の3分の1周期分に相当する値に設定することにより、リンギング電圧Vra,Vrb,Vrcが正確な正弦波である場合には、これらのリンギング電圧の足し合わせはゼロとなり、リンギング電圧が互いに相殺される。実際上は、リンギング電圧Vra,Vrb,Vrcは正確な正弦波とならないため、リンギング電圧の足し合わせはゼロとはならないものの、効率の良いスイッチングノイズ抑制効果が期待できる。[第3の実施形態]第1の実施形態では、スイッチング素子を2個並列に接続することで定格電流を倍増させた三相インバータにおいて、並列関係にあるスイッチング素子のスイッチングのタイミングをずらすことで、これらのスイッチング素子から発生するリンギング電圧を打ち消すようにする構成を説明した。第3の実施形態では、U相アームを構成するスイッチング素子,V相アームを構成するスイッチング素子,W相アームを構成するスイッチング素子のスイッチングのタイミングをずらすことで、U相アーム,V相アーム,W相アーム間でリンギング電圧を打ち消すようにする構成を説明する。構成図11は、第3の実施形態に係る電力変換装置を備える負荷駆動システム300の全体構成を示す図である。負荷駆動システム300は、直流電源DC,電力変換装置313,モータ304を備える。直流電源DC、モータ304は、それぞれ、第1の実施形態における直流電源DC,モータ104と同一の構成であるが、電力変換装置313は第1の実施形態における電力変換装置113と構成が異なる。電力変換装置313は、電圧検出部301,電流検出部303,三相インバータ302,コントローラ305からなる。電圧検出部301,電流検出部303はそれぞれ、第1の実施形態における電圧検出部101,電流検出部103と同一の構成である。一方、三相インバータ302,コントローラ305は、第1の実施形態における三相インバータ102,コントローラ105と構成が異なる。三相インバータ302は、U相アーム312u,V相アーム312v,W相アーム312wを備え、U相アーム312uは、さらに、直列接続されたハイサイドスイッチング素子Q31とローサイドスイッチング素子Q32から構成される。第1の実施形態とは異なり、本実施形態のハイサイドスイッチング素子Q31およびローサイドスイッチング素子Q32は、それぞれ単一のスイッチング素子から構成されている。V相アーム312vとW相アーム312wは、U相アーム312uと同様の構成である。また、スイッチング素子Q31~Q36は、共通のスイッチング素子により構成されている。本実施形態の電力変換装置313においては、U相アーム312u,V相アーム312v,W相アーム312wのうちいずれか1つとキャパシタ311とを含む閉回路が、アーム毎に形成されている。すなわち、ある一の閉回路には、U相アーム312uとキャパシタ311とが含まれており、このような閉回路が電力変換装置313にはアームの個数分3個形成されている。以下、ハイサイドスイッチング素子Q31,Q33,Q35を中心に説明する。コントローラ305は、キャリア信号生成部306,PWM信号生成部307,位相シフト部308,電流指令部309,電流制御部310から構成される。キャリア信号生成部306,PWM信号生成部307,電流指令部309,電流制御部310は、それぞれ、第1の実施形態におけるキャリア信号生成部106,PWM信号生成部107,電流指令部109,電流制御部110と同一の構成である。一方、位相シフト部308は、第1の実施形態における位相シフト部108と構成が異なる。位相シフト部308は、入力されたPWM信号Pu,Pv,Pwに基づきハイサイドスイッチング素子Q31に出力されるPWM信号Pu’,ハイサイドスイッチング素子Q33に出力されるPWM信号Pv’,ハイサイドスイッチング素子Q35に出力されるPWM信号Pw’を生成し、次段のゲート駆動回路GDに出力する。位相シフト部308は、PWM信号Puを第1の位相角だけシフトさせてPWM信号Pu’を生成し、PWM信号Pvを第2の位相角だけシフトさせてPWM信号Pv’を生成し、PWM信号Pwを第3の位相角だけシフトさせてPWM信号Pw’を生成する。第2の位相角は、第1の位相角に対してα[sec]第1の実施形態で説明したものと同一である。だけ遅れており、第3の位相角は、第2の位相角に対してα[sec]だけ遅れている。このようにすることにより、ハイサイドスイッチング素子Q31,Q33,Q35との間で、スイッチング動作のタイミングを互いにずらすことが可能となる。ここで、U相アーム312uのスイッチング素子Q31のスイッチング動作により、U相アーム312uとキャパシタ311を含む閉回路に発生するリンギング電圧の周波数は、当該閉回路に含まれるインダクタンスとその閉回路に含まれるアームを構成するスイッチング素子Q31の出力容量とで規定される。また、図4において、スイッチング素子Q11,Q12を、それぞれ本実施形態におけるスイッチング素子Q31,Q32と置き換えると、図4は、U相アーム312uとキャパシタ311を含む閉回路を示していることになる。したがって、図4において説明した周波数frの算出方法を本実施形態においても適用することができる。U相アーム312uとキャパシタ311を含む閉回路においては、スイッチング素子Q31に含まれる配線のインダクタンスがLm_1,Lm_2に、キャパシタ311に含まれるインダクタンスがLcap_1,Lcap_2に、スイッチング素子Q31とキャパシタ311を接続する配線のインダクタンスがLm_3,Lm_4,Lw_1、Lw_2に、それぞれ相当する。したがって、この閉回路に含まれるインダクタンスは、Lcap_1,Lcap_2,Lw_1、Lw_2,Lm_1,Lm_2,Lm_3,Lm_4とからなることになる。スイッチングノイズ抑制原理図12に示すタイミングチャート図を用いて、本実施形態におけるスイッチングノイズ抑制原理について説明する。図12aは、PWM信号生成部307に入力される鋸波のキャリア信号Cr、U相制御指令信号Du、V相制御指令信号Dv、W相制御指令信号Dwの電圧波形を示す図である。キャリア信号Crは、第1の実施形態の場合と同様の鋸波波形である。U相制御指令信号Du、V相制御指令信号Dv、W相制御指令信号Dwは位相が各々120°、電気角で2π/3ラジアンずれている。図12bは、位相シフト部308から出力されるPWM信号Pu’の電圧波形を示している。図12cは、位相シフト部308に入力されるPWM信号Pvの電圧波形点線と、位相シフト部308から出力されるPWM信号Pv’実線をそれぞれ示している。PWM信号Pv’はPWM信号Pvに対し、α[sec]遅延している。図12dは、位相シフト部308に入力されるPWM信号Pwの電圧波形点線と、位相シフト部308から出力されるPWM信号Pw’実線をそれぞれ示している。PWM信号Pw’はPWM信号Pwに対し、2α[sec]遅延している。図12eは、ハイサイドスイッチング素子Q31の端子間の電圧変動を、図12fはハイサイドスイッチング素子Q33の端子間の電圧変動を、図12gは、ハイサイドスイッチング素子Q35の端子間の電圧変動を、図12hは図12e,f、gに示すC付近の拡大図をそれぞれ示している。以下、制御指令信号Du、Dv、Dwよりもキャリア信号Crが大きくなった場合にオンからオフへの状態遷移が起こるものとして説明する。先ず、図12の時刻1について説明する。図12aにおいて、キャリア信号CrとU相制御指令信号Duが交差し、図12bに示すPWM信号Pu’はオンからオフへ状態遷移する。この状態遷移に伴い、ハイサイドスイッチング素子Q31はオンからオフへ切り換わり、ハイサイドスイッチング素子Q31の端子間電圧はハイレベルからローレベルへ遷移する図12e。このとき、ハイサイドスイッチング素子Q31の端子間にはリンギング電圧Vruが発生する。ここで、本実施形態のようにキャリア信号として鋸波を用いている場合、時刻1においては、制御指令信号Dv,Dwもキャリア信号Crと交差するため、PWM信号生成部307から出力されるPWM信号Pv,Pwにおいてもオンからオフへの状態遷移が起こる。仮に、このPWM信号Pv,Pwを位相シフト部308で位相シフトさせずにハイサイドスイッチング素子Q33,Q35のゲート端子に出力した場合には、ハイサイドスイッチング素子Q31,Q33,Q35で同時にスイッチング動作が行われてしまうことになる。そうすると、ハイサイドスイッチング素子Q31,Q33,Q35からは、互いに同位相のリンギング電圧が発生してしまうこととなるため、スイッチングノイズが三重に重畳してしまう。そこで、本実施形態においては、同時にスイッチング動作が行われることがないよう、PWM信号Pv,Pwの位相を位相シフト部308でずらす構成としている。次に、図12の時刻2について説明する。上述した理由により、位相シフト部308から出力されるPWM信号Pv’は、PWM信号Pvに対してα[sec]の位相差が設けられている図12c。ここでのαは第1の実施形態における数2で定義される。本実施形態では、数2における周波数frはハイサイドスイッチング素子Q31に発生するリンギング電圧Vruの周波数としている。なお、前述したように、スイッチング素子Q31~Q36は、耐圧や電流容量などの仕様が同一のスイッチング素子により構成されているため、各スイッチング素子に発生するリンギング電圧の周波数は同値である。図12の時刻2において、図12cに示すPWM信号Pv’は、時刻1からα[sec]遅延して、オンからオフへ状態遷移する。この状態遷移に伴い、ハイサイドスイッチング素子Q33はオンからオフへ切り換わり、ハイサイドスイッチング素子Q33の端子間電圧はハイレベルからローレベルへ遷移する図12f。このとき、ハイサイドスイッチング素子Q33の端子間にはリンギング電圧Vrvが発生する。そうすると、図12hに示すように、リンギング電圧Vruとリンギング電圧Vrvは、互いに位相が反転した関係となる。このようにすることで、ハイサイドスイッチング素子Q31,Q33が行うオンからオフへのスイッチング動作に伴って発生するリンギング電圧Vru,Vrvは互いに打ち消され、その結果、これらのスイッチング素子から発生するスイッチングノイズが抑制される。次に、図12の時刻3について説明する。V相と同様の理由により、図12dに示すPWM信号Pw’は、時刻1から2α[sec]遅延して、オンからオフへ状態遷移する。この状態遷移に伴い、ハイサイドスイッチング素子Q35はオンからオフへ切り換わり、ハイサイドスイッチング素子Q35の端子間電圧はハイレベルからローレベルへ遷移する図12g。このとき、ハイサイドスイッチング素子Q35の端子間にはリンギング電圧Vrwが発生する。このリンギング電圧Vrwは他のリンギング電圧と互いに打ち消されることなくそのまま残ることとなる。以上説明したように、上記の構成によれば、スイッチング素子がオンからオフへの状態遷移に伴って発生する場合において、リンギング電圧Vru,Vrvを互いに打ち消すようにすることが可能である。一方、リンギング電圧Vrwは打ち消されずに残ってしまうため、第1の実施形態と比較するとスイッチングノイズ抑制効果は劣る。しかしながら、図12b~dの点線で示すように、U相,V相,W相のスイッチング素子全てが同時にスイッチング動作させる場合と比較すると、スイッチングノイズは3分の1程度に抑制することが可能である。また、本実施形態のように、U相,V相,W相のスイッチング素子間でリンギング電圧を互いに打ち消し合うようにするには、キャリア信号としては、例えば、鋸波のように、所定時間をかけて第1レベルから第2レベルへ遷移したのち第2レベルから第1レベルへのリセットを繰り返すようなキャリア信号を用いることが好ましい。このようなキャリア信号を用いた場合、キャリア信号がリセットされる時刻図12の時刻1においては、U相,V相,W相のPWM信号全てでオンからオフもしくはオフからオンの状態遷移が起こる。その結果、U相,V相,W相のスイッチング素子で同時にスイッチング動作が行われてしまい、スイッチングノイズ増大につながることとなる。上述したように、同時にスイッチング動作が行われる時刻はキャリア信号がリセットされるタイミングに対応して周期的に起こるものであり、かつ、デューティ比によって変動しない。本実施形態では、この同時にスイッチング動作が行われるタイミングがデューティ比によって変動しない点に着目し、この時刻を位相シフトの基準として利用することにより、各相のスイッチング素子におけるスイッチング動作のタイミングを制御することが可能となっている。なお、第1の実施形態においては、スイッチング素子がオンからオフへの状態遷移に伴って発生するリンギング電圧、ならびに、オフからオンへの状態遷移に伴って発生するリンギング電圧の両者を打ち消すようにすることが可能であった。しかしながら、本実施形態では、打ち消すことができるリンギング電圧はどちらか一方に限られる。なぜなら、図12b~dに示すように、キャリア信号が所定時間をかけて第1レベルから第2レベルへ遷移している期間においては、キャリア信号と制御指令信号が交差するタイミングはデューティ比によって変動するからである。そのため、キャリア信号と制御指令信号が交差するタイミングを位相シフトの基準として利用することは困難である。しかしながら、どちらか一方のリンギング電圧は打ち消すことができるので、各相用のPWM信号を位相シフトさせない場合と比較してノイズレベルは約半分に抑制することができる。なお、第1の実施形態の変形例図6のように、あらかじめ各相間で所定の位相差を設けた各相用のキャリア信号を生成しておき、それらのキャリア信号を基に各相用のPWM信号を生成する構成をとることも可能である。≪スイッチングノイズ抑制原理の検証≫本実施形態に係るスイッチングノイズ抑制原理の検証結果を、図13乃至図15を用いて説明する。本実施形態に係るスイッチングノイズ抑制原理の検証は、具体的には図13に示す回路を用いて行った。図13に示す原理検証用の回路は図11に示す回路構成を基本としており、図11におけるものと同一の構成には同じ符号を付している。先ず、パルスジェネレータ321からハイサイドスイッチング素子Q31、Q33のゲート端子へパルス信号が送られる。このパルス信号が入力されることにより、ハイサイドスイッチング素子Q31,Q33においてスイッチング動作が行われる。ここで、パルスジェネレータ321から出力されるパルス信号は、ハイサイドスイッチング素子Q31とQ33間で時間差が設けられており、これによってスイッチング動作のタイミングがずれることとなる。次に、ハイサイドスイッチング素子Q31,Q33をスイッチング動作させた状態での、ローサイドスイッチング素子のQ32,Q34の端子間電圧を、それぞれU相電圧検出部322u,V相電圧検出部322vで観測した。なお、U相アームとV相アームには負荷320が接続されている。電圧検出部322u,322vで観測したローサイドスイッチング素子のQ32,Q34の端子間電圧変動を図14に示す。図14aは本実施形態のスイッチング動作を想定した場合の結果であり、図14bは比較例における結果である。また、各図において、ローサイドスイッチング素子Q32の端子間電圧変動を実線で、ローサイドスイッチング素子Q34の端子間電圧変動を点線でそれぞれ示している。本実施形態を想定した図14aにおいては、ハイサイドスイッチング素子Q31,Q33に入力されるパルス信号の時間差を上記のα[sec]としており、リンギング電圧の位相が互いに反転するようにしている。一方、比較例の図14bにおいては、入力されるパルス信号の時間差は略ゼロであり、リンギング電圧の位相は略同じである。続いて、直流電源DCと三相インバータとの間に、擬似電源回路網LISN318図13を接続し、ローサイドスイッチング素子Q32,Q34の端子間に図14に示すような電圧変動が起こっている状態で、スペクトラムアナライザ319によりノイズスペクトラムを計測し、その結果を図15に示した。図15の実線が本実施形態における結果図14aに対応する。、点線が比較例における結果図14bに対応する。である。図15に示すように、比較例では、60[MHz],65[MHz]の周波数帯域に、大きなノイズレベルのピーク値が観測されている。一方、本実施の形態では、60[MHz]で約4dB、65[MHz]で約10dB程度、ノイズを抑制することが可能であることが分かった。図14aの細部に注目すると、50nsecの期間はリンギング電圧の約3周期分に相当し、このことより、リンギング電圧の1周期は約16.7nsecであることが分かる。そして、この16.7nsecの逆数をとると約60[MHz]となり、これはすなわち、図15においてノイズ抑制効果が顕著に表れた周波数帯域と一致する。以上のことより、リンギング電圧が打ち消されるようにしたことによって、三相インバータから直流電源DCへ伝導するノイズが抑制されたことが示された。本実施形態においては、リンギング電圧の打ち消し合いがなされるスイッチング素子は、互いに異なる相のスイッチング素子である。よって、これらのスイッチング素子に入力されるPWM信号は、位相の異なる制御指令信号に基づき生成されるものである。一方、第1、第2の実施形態およびその変形例においては、リンギング電圧の打ち消し合いがなされるスイッチング素子は、同一相におけるスイッチング素子である。よって、これらのスイッチング素子に入力されるPWM信号は、同じ制御指令信号に基づき生成されるものである。したがって、第1,第2の実施形態およびその変形例の場合のように、同一相におけるスイッチング素子同士でリンギング電圧の打ち消し合いがなされる実施形態の方が、より精度の良いノイズ抑制を図ることが可能である。[第3の実施形態の変形例]本変形例では、第3の実施形態と同様にU相,V相,W相のスイッチング素子間でリンギング電圧が互いに打ち消されるようにする構成であるが、各スイッチング素子で発生するリンギング電圧が理想的な正弦波である場合に、特に良好なノイズ抑制効果を奏する構成について説明する。本変形例の構成は第3の実施形態図11と同様である。本変形例に係る位相シフト部は、第3の実施形態に係る位相シフト部308と同様に、PWM信号Pu’,Pv’,Pw’を生成するが、第3の実施形態にあっては所定の位相差がα[sec]であったのに対し、本変形例ではこの所定の位相差はβ[sec]である。このβは第2の実施形態の変形例と同様に、スイッチング素子に発生するリンギング電圧の周波数frを用いて数6で定義される。本変形例では、数6における周波数frはハイサイドスイッチング素子Q31に発生するリンギング電圧Vruの周波数である。第2の実施形態の変形例と同様に、この位相差βはリンギング電圧の3分の1周期分に相当する。次に、図16を用いて、本変形例における具体的なスイッチングノイズ抑制原理について説明する。図16は本変形例に係るタイミングチャートを示す図であり、図16a,b,cは、それぞれ、ハイサイドスイッチング素子Q31,Q33,Q35に発生するリンギング電圧Vru,Vrv,Vrwの波形の拡大図である。位相差βをリンギング電圧の3分の1周期分に相当する値に設定することにより、リンギング電圧Vru,Vrv,Vrwが正確な正弦波である場合には、これらのリンギング電圧の足し合わせはゼロとなり、リンギング電圧が互いに相殺される。実際上は、リンギング電圧Vru,Vrv,Vrwは正確な正弦波とならないため、リンギング電圧の足し合わせはゼロとはならないものの、効率の良いスイッチングノイズ抑制効果が期待できる。[第4の実施形態]図17は、第4の実施形態に係る電力変換装置を備える負荷駆動システム400の全体構成を示す図である。図17を用いて第4の実施形態について説明する。負荷駆動システム400は、直流電源DC,電力変換装置413,モータ404を備える。直流電源DC,モータ404は、それぞれ、第3の実施形態図11における直流電源DC,モータ304と同一の構成であるが、電力変換装置413は第3の実施形態における電力変換装置313と構成が異なる。電力変換装置413は、電圧検出部401,電流検出部403,三相インバータ402,コントローラ405からなる。電流検出部403,三相インバータ402は、それぞれ、第3の実施形態における電流検出部303,三相インバータ302と同一の構成である。一方、電圧検出部401,コントローラ405は、第3の実施形態における電圧検出部301,コントローラ305と構成が異なる。コントローラ405は、キャリア信号生成部406,PWM信号生成部407,位相シフト部408,電流指令部409,電流制御部410から構成される。キャリア信号生成部406,PWM信号生成部407,電流指令部409,電流制御部410は、それぞれ、第3の実施形態におけるキャリア信号生成部306,PWM信号生成部307,電流指令部309,電流制御部310と同一の構成である。一方、位相シフト部408は、第3の実施形態における位相シフト部308と構成が異なる。したがって、本実施形態に係る負荷駆動システム400と第3の実施形態との違いは、電圧検出部401で検出した直流電源DCの電圧値を位相シフト部408への入力として追加した点である。リンギング電圧の周波数は、数1より、スイッチング素子の出力容量Cによって定まるが、スイッチング素子の端子間の電圧が高くなると、スイッチング素子の出力容量は小さくなる特性をもっていることが知られている。よって、リンギング電圧に基づくノイズが三相インバータ402から直流電源DC側へ伝導することにより電源電圧値が上がるにしたがって、リンギング電圧の周波数は大きくなる。そのため、電源電圧が大きく変動するシステムにおいて良好なノイズ抑制効果を得るためには、位相シフト部における位相差の設定値を可変にする必要がある。そこで、本実施形態では、電圧検出部401で検出した電源電圧値にしたがって、位相シフト部408において設ける位相差の設定値を可変とする。これは、電圧検出部401で検出した電源電圧値に対応する位相差の設定値を、あらかじめデータベースとして用意しておく等の方法により実施することが可能である。具体的には、各電源電圧値におけるスイッチング素子の出力容量が分かれば、数5によりリンギング電圧の周波数を算出することができる。そして、この周波数に基づき数2または数6から位相差の設定値を算出することによって、データベースを作成することができる。位相シフト部408は、電圧検出部401で検出した電源電圧値に基づくフィードバック信号を得て、当該信号に応じた位相差の設定値をデータベースから読み込み、位相シフト動作を行う。以上説明したように、本実施形態によれば電源電圧値が大きく変動するシステムにおいても、効率的なノイズ抑制効果を得ることができる。[第5の実施形態]図18は、第5の実施形態に係る電力変換装置を備える負荷駆動システム500の全体構成を示す図である。図18を用いて第5の実施形態について説明する。負荷駆動システム500は、直流電源DC,電力変換装置513,モータ504を備える。直流電源DC,モータ504は、それぞれ、第4の実施形態図17における直流電源DC,モータ404と同一の構成であるが、電力変換装置513は第4の実施形態における電力変換装置413と構成が異なる。電力変換装置513は、電流検出部501,503、三相インバータ502、コントローラ505からなる。電流検出部503,三相インバータ502は、それぞれ、第4の実施形態における電流検出部403,三相インバータ402と同一の構成である。一方、コントローラ505は、第4の実施形態におけるコントローラ405と構成が異なり、電流検出部501は第4の実施形態にはない構成である。コントローラ505は、キャリア信号生成部506,PWM信号生成部507,位相シフト部508,電流指令部509,電流制御部510から構成される。キャリア信号生成部506,PWM信号生成部507,電流指令部509,電流制御部510は、それぞれ、第4の実施形態におけるキャリア信号生成部406,PWM信号生成部407,電流指令部409,電流制御部410と同一の構成である。一方、位相シフト部508は、第4の実施形態における位相シフト部408と構成が異なる。したがって、本実施形態に係る負荷駆動システム500と第4の実施形態との違いは、電流検出部501で検出した直流電源DCの電流値を位相シフト部508への入力とした点である。電流検出部501はハイパスフィルターを備えており、三相インバータ502から直流電源DC側へ伝導するリンギング電圧成分を検出する。リンギング電圧成分のゼロクロスを判定することでリンギング電圧の周波数を算出し、このリンギング電圧の周波数に基づき、数2または数6から位相差の設定値を決定する。位相シフト部508は、このように決定した位相差に基づき、位相シフト動作を行う。以上説明したように、本実施形態によればリンギング電圧の周波数帯域が変動するシステムにおいても、効率的なノイズ抑制効果を得ることができる。[第6の実施形態]図19は、第6の実施形態に係る電力変換装置を備える負荷駆動システム600の全体構成を示す図である。図19を用いて第6の実施形態について説明する。負荷駆動システム600は、直流電源DC,電力変換装置613,モータ604を備える。直流電源DC,モータ604は、それぞれ、第5の実施形態図18における直流電源DC,モータ504と同一の構成であるが、電力変換装置613は第5の実施形態における電力変換装置513と構成が異なる。電力変換装置613は、電圧検出部601,電流検出部603,三相インバータ602,コントローラ605からなる。電圧検出部601,三相インバータ602は、それぞれ、第3の実施形態における電流検出部301、第5の実施形態における三相インバータ502と同一の構成である。一方、電流検出部603,コントローラ605は、第5の実施形態における電流検出部503,コントローラ505と構成が異なる。コントローラ605は、キャリア信号生成部606,PWM信号生成部607,位相シフト部608,電流指令部609,電流制御部610から構成される。キャリア信号生成部606,PWM信号生成部607,電流指令部609,電流制御部610は、それぞれ、第5の実施形態におけるキャリア信号生成部506,PWM信号生成部507,電流指令部509,電流制御部510と同一の構成である。一方、位相シフト部608は、第5の実施形態における位相シフト部508と構成が異なる。したがって、第5の実施形態では直流電源DCの電流、すなわち、三相インバータ502の入力電流値を位相シフト部508への入力とする例を説明したが、本実施形態では、三相インバータ602の出力電流値を位相シフト部608への入力する点が異なる。電流検出部603はハイパスフィルターを備えており、三相インバータ602からモータ604側へ伝導するリンギング電圧成分を検出する。リンギング電圧成分のゼロクロスを判定することでリンギング電圧の周波数を算出し、このリンギング電圧の周波数に基づき、数2または数6から位相差の設定値を決定する。位相シフト部608は、このように決定した位相差に基づき、位相シフト動作を行う。本実施形態によれば、第5の実施形態と同様に、リンギング電圧の周波数帯域が変動するシステムにおいても、効率的なノイズ抑制効果を得ることができる。さらに、本実施形態では、三相インバータ602の出力側の電流値を検出する構成であるので、第5の実施形態とは異なり、U相,V相,W相毎に出力電流値を検出することが可能である。したがって、本実施形態は、リンギング電圧の周波数がU相,V相,W相で異なるような場合に効果的であると言える。[第7の実施形態]第1~第6の実施形態においては、三相インバータを構成する各スイッチング素子の電流流通率を変えて出力電圧を制御するPWM方式による説明をしたが、本発明はこれに限られない。本実施形態では、直流電源と三相インバータとの間にチョッパ回路を接続し、チョッパ回路の出力電圧を可変することでモータの入力電圧を可変制御する駆動方式、いわゆるPAMPulseAmplitudeModulation方式による電力変換装置についての実施例を説明する。図20は本実施形態に係る電力変換装置を備える負荷駆動システム700の全体構成を示す図である。負荷駆動システム700は直流電源DC,電力変換装置713,モータ704からなる。直流電源DCは電源系統を整流して得られる直流電源、または、バッテリタイプの直流電源である。電力変換装置713は、昇圧チョッパ回路716,三相インバータ702,コントローラ705からなり、直流電源DCから供給される電力をU相,V相,W相の三相交流電力に変換し、モータ704に給電する。昇圧チョッパ回路716は直流電源DCの電圧を昇圧し、昇圧後の直流電圧を三相インバータ702に出力する回路である。昇圧チョッパ回路716は、インダクタ714,ダイオード715,スイッチング素子群Q7,キャパシタ711を備える一般的な構成である。スイッチング素子群Q7は、第1および第2の実施形態のスイッチング素子群と同様に、スイッチング素子群Q7に流せる電流量を増加させることを目的として、スイッチング素子Q7a,Q7bが並列接続して構成されている。スイッチング素子Q7a,Q7bのゲート端子にはゲート駆動回路GDが接続されている。三相インバータ702は、昇圧チョッパ回路716から出力される電力を三相交流電力に変換し、これをモータ704に給電する。三相インバータ702の詳細な構成は図示していないが、第3の実施形態における三相インバータ302と同様に、三相ブリッジにより構成されている。コントローラ705は、ゲート駆動回路GDへの指令信号であるPWM信号を生成する。このPWM信号をゲート駆動回路GDを介してスイッチング素子Q7a,Q7bのゲート端子へ出力することにより、各スイッチング素子が個別に制御される。また、コントローラ705は三相インバータ702への指令信号も生成している。モータ704は、三相インバータ702から三相交流電力の供給を受ける三相巻線から構成される三相交流モータである。ここで、仮に並列接続された関係にあるスイッチング素子Q7a,Q7bを同期して動作させた場合には、スイッチング動作に伴うリンギング電圧が重畳してしまい、スイッチングノイズが増大する。そこで、本実施形態におけるコントローラ705は、スイッチング素子Q7a,Q7bから発生するリンギング電圧を互いに打ち消すようにするために、スイッチング素子Q7a、Q7の動作タイミングが互いにずれるようなPWM信号を生成する。このPWM信号の生成するための具体的なコントローラ705の動作は、第1の実施形態におけるコントローラ105と同様であるので、ここでは説明を省略する。以上説明したように、PAM方式による電力変換装置においても、スイッチングノイズを効果的に抑制することが可能である。なお、図20ではスイッチング素子群Q7が2個のスイッチング素子からなる構成であったが、個数はこれに限定されず、3個のスイッチング素子からなることとしてもよい。その場合には、第2の実施形態およびその変形例の構成を採用することができる。[第8の実施形態]本実施形態では、本発明を三相コンバータに適用した実施例を説明する。図21は本実施形態に係る電力変換装置を備える負荷駆動システム800の全体構成を示す図である。図21に示すように、負荷駆動システム800はコンバータインバータ方式の電力変換装置を備える負荷駆動システムであり、三相交流電源AC,電力変換装置813,モータ804からなる。三相交流電源ACは、位相が各々120°、電気角で2π/3ラジアンずれたU相、V相、W相の交流電力を出力する。電力変換装置813は、三相コンバータ817,三相インバータ802,コントローラ805,キャパシタ811からなり、三相交流電源ACから供給される三相交流電力を直流電力に整流したのち、再びU相,V相,W相の三相交流電力に変換し、モータ804に給電するものである。三相コンバータ817は、三相交流電源ACから供給される三相交流電力を直流電力に整流するものであり、U相アーム817u,V相アーム817v,W相アーム817wの三相ブリッジからなる。U相アーム817uは直列接続されたハイサイドスイッチング素子Q81とローサイドスイッチング素子Q82から構成され、V相アーム817v,W相アーム817wも同様に、直列接続されたハイサイドスイッチング素子Q83とローサイドスイッチング素子Q84,ハイサイドスイッチング素子Q85とローサイドスイッチング素子Q86から構成されている。スイッチング素子Q81~Q86の各ゲート端子にはゲート駆動回路GDが接続されている。三相インバータ802は、三相コンバータ817から出力される直流電力を三相交流電力に変換し、これをモータ804に給電する。三相インバータ802の詳細な構成は図示していないが、第3の実施形態における三相インバータ302と同様に、三相ブリッジにより構成されている。コントローラ805は、ゲート駆動回路GDへの指令信号であるPWM信号を生成する。このPWM信号をゲート駆動回路GDを介してスイッチング素子Q81~Q86のゲート端子へ出力することにより、各スイッチング素子が個別に制御される。また、コントローラ805は三相インバータ802への指令信号も生成している。キャパシタ811は、電力変換装置813内の電圧変動を抑制するために設けられている。ここで、第1~6の実施形態と同様にコントローラ805はキャリア信号と制御指令信号との比較によりU相,V相,W相用のPWM信号を生成するのであるが、第3の実施形態で述べたように、鋸波のように所定時間をかけて第1レベルから第2レベルへ遷移したのち第2レベルから第1レベルへのリセットを繰り返すキャリア信号を用いた場合、ノイズが増大する問題が生じる。これは、第3の実施形態で述べた、U相,V相,W相のスイッチング素子間で同時にスイッチング動作が行われることによるリンギング電圧の重畳が三相コンバータ817でも起こるからである。そこで、本実施形態におけるコントローラ805は、U相,V相,W相のスイッチング素子から発生するリンギング電圧を互いに打ち消すようにするために、スイッチング素子Q81とQ82とQ83の間、ならびに、スイッチング素子Q84とQ85とQ86の間の動作タイミングが互いにずれるようなPWM信号を生成する。このPWM信号の生成するための具体的なコントローラ805の動作は、第3の実施形態およびその変形例におけるコントローラ305と同様であるので、ここでは説明を省略する。以上説明したように、コンバータインバータ方式の電力変換装置においても、スイッチングノイズを効果的に抑制することが可能である。以上、第1~第8の実施形態について説明したが、本発明はこれらの実施形態に限られない。例えば、以下のような変形例等が考えられる。[変形例]1第1、第2の実施形態およびその変形例では、U相アームのハイサイドスイッチング素子群のみを取り上げてノイズ抑制原理について説明したが、ローサイドスイッチング素子群は、オンとオフを逆にすることで同様に説明することができる。V相アーム,W相アームの各スイッチング素子群の場合についても、U相アームと同様の原理で説明できる。また、第3の実施形態およびその変形例では、ハイサイドスイッチング素子のみを取り上げてノイズ抑制原理について説明したが、ローサイドスイッチング素子は、オンとオフを逆にすることで同様に説明することができる。2第1,第2,第3の実施形態では、位相差αがリンギング電圧の半周期分、すなわち0.5周期である構成を示したが、この位相差αは1.5周期、2.5周期のように、0.5×NNは正の奇数に相当する遅延量であればリンギング電圧を互いに打ち消すようにすることができるため、ノイズ抑制効果を得ることが可能である。しかし、この場合には、遅れた周期分のリンギングが打ち消されずに残ってしまうため、位相差αが0.5周期である構成と比較して、ノイズ抑制効果は低いものとなる。なお、上記の実施形態、例えば第1の実施形態では、スイッチング素子Q11aに対してスイッチング素子Q11bのスイッチング動作のタイミングを遅延させる例を示したが、スイッチング素子Q11aに対してスイッチング素子Q11bのスイッチング動作のタイミングを進めることでも同様のノイズ抑制効果を得ることができる。3第1,第2,第3の実施形態およびその変形例では、位相差αがリンギング電圧の半周期分である、もしくは、位相差βがリンギング電圧の3分の1周期分として説明したが、この位相差α,βは正確に半周期分,3分の1周期分である必要はなく、略半周期分,略3分の1周期分であればよい。ここで、略半周期もしくは略3分の1周期の範囲は、リンギング電圧を打ち消すことによるノイズ抑制効果が発揮されている場合におけるノイズレベルが、従来の構成におけるノイズレベルの半分以下となる範囲まで許容される。また、ここでの従来の構成とは、図23で示すように、並列接続されたスイッチング素子を同期させて動作させる場合の構成を指す。具体例を図22を用いて説明する。図22は、リンギング電圧の波形が正確な正弦波であると仮定した場合のノイズレベルをシミュレーションしたものである。当該シミュレーションは、第1の正弦波に対し振幅および周波数が同一であり、かつ位相が180°ずれている反転位相である第2の正弦波を用いて行った。第2の正弦波の位相を10ずつ18°ずつずらしながら、両正弦波を足し合わせた。図22において、第1の正弦波に対し第2の正弦波の位相が1018°ずれているものを10ずれ実線、2036°ずれているものを20ずれ点線、3054°ずれているものを30ずれ一点鎖線、4072°ずれているものを40ずれ二点鎖線として図示している。比較例として、従来の構成におけるノイズレベルを破線で示している。言うまでもなく、第2の正弦波の位相がずれていない場合は、第1の正弦波との足し合わせはゼロレベルとなる。図22に示すように、第2の正弦波の位相が30ずれている場合は、従来の構成におけるノイズレベルの半分以下となる。一方、第2の正弦波の位相が40ずれている場合は従来の構成におけるノイズレベルの半分以上となる。よって、従来の構成におけるノイズレベルの半分となるずれは、およそ3563°であることが分かる。したがって、スイッチング素子が2個並列接続されており、かつ、各スイッチング素子から発生するリンギング電圧が正確な正弦波であると仮定した場合の略半周期の範囲は、117°から243°である。4第1,第2の実施形態およびその変形例において、並列接続された関係にあるスイッチング素子におけるオンからオフ、オフからオンへの遷移時間は同一とすることが望ましい。具体的には、例えば、第1の実施形態のスイッチング素子Q11aにおけるオンからオフへの遷移時間と、スイッチング素子Q11bにおけるオンからオフへの遷移時間とを同一とすることが望ましい。というのは、各スイッチング素子の端子間に発生するリンギング電圧を互いに打ち消すように、スイッチング素子Q11aに対して所定の位相差を設けてスイッチング素子Q11bを動作させても、スイッチング素子間で遷移時間に差があると、打ち消されるリンギング電圧成分が減り、ひいてはノイズ抑制効果が低減してしまうからである。また、第3の実施形態およびその変形例における、スイッチング素子Q31,Q33,Q35間においても、オンからオフ、オフからオンへの遷移時間は同一とすることが望ましい。5通常、同一相のアームのハイサイドスイッチング素子群とローサイドスイッチング素子群が同時にオンとなることによる短絡防止のため、デッドタイムが設けられる。すなわち、第1の実施形態の場合、スイッチング素子Q11a,Q11bがオンからオフへ状態遷移してから、所定時間をおいてスイッチング素子Q12a,Q12bがオフからオンへ状態遷移し、この所定時間をデッドタイムと呼んでいる。ここで、スイッチング素子Q12aに設けられるデッドタイムと、スイッチング素子Q12bに設けられるデッドタイムは同一であることが望ましい。このようにすることで、デッドタイムの設定期間の差による、ノイズ抑制効果の低減を防ぐことができる。6上記の実施形態における位相シフト回路としては、例えば、FPGAField-ProgrammableGateArrayを使用することができる。以下、第3の実施形態図11を例に挙げて説明する。FPGAは、約200[MHz]約5[nsec]程度のクロックまで動作させることが可能である。仮に、スイッチング素子Q31を容量、スイッチング素子Q32を抵抗体とみなす場合を考える。スイッチング素子Q31,Q32とキャパシタ311とを結ぶ閉回路に含まれる寄生インダクタンスの総和が50[nH]、スイッチング素子Q31の出力容量が120[pF]であるとすると、数1より、リンギング電圧の周波数fは約65[MHz]である。そうすると、数2よりαは約7.7[nsec]と算出されるので、FPGAにより第3の実施形態のような制御を行うことが可能である。なお、言うまでもなく、位相シフト回路としてFPGA以外のゲートアレイを用いることも可能である。7本発明に係る電力変換装置のノイズ抑制手法は、近年注目されているSiCやGaN等のワイドバンドギャップ半導体をスイッチング素子に適用した場合に、さらに有効である。この理由について以下に説明する。これらのワイドバンドギャップ半導体をスイッチング素子に適用した場合には、スイッチング周波数を増加させることができ、電源装置の小型化が可能であると考えられている。かかる場合には、スイッチング周波数の増加に伴ってスイッチング素子の端子間における電圧の時間変化を速くする必要があるため、現行のSiデバイス以上の電流変化率となると考えられる。また、電源装置を小型化すると、さまざまな回路要素の物理的な間隔が狭くなるため、寄生容量成分が増加する。したがって、ワイドバンドギャップ半導体をスイッチング素子に適用した場合、この電流変化率および寄生容量成分の増加によって、スイッチング素子から大きいリンギング電圧が発生し、このことが今後大きな問題となることが予想される。しかしながら、本実施形態に係る電力変換装置によれば、問題となる大きいリンギング電圧を、その発生源である、各スイッチング素子とキャパシタを結ぶ閉回路内で抑制することが可能である。換言すると、本実施形態に係る電力変換装置は、そのスイッチング素子としてスイッチング周波数の高いものを用いる場合ほど、より顕著なノイズ抑制効果を発揮することができると言える。さらに、位相シフト回路として上記のFPGAを用いる場合、スイッチング素子としてワイドバンドギャップ半導体を用いることが好ましい。この詳細について、第3の実施形態図11および第3の実施形態の変形例を例に挙げ、スイッチング素子Q31~Q36に現行のSiデバイスを使用した場合、および、スイッチング素子Q31~Q36にワイドバンドギャップ半導体により構成されたデバイスを使用した場合とを比較しながら説明する。まず、SiデバイスであるSi-IGBTを用いた場合を説明する。変形例6と同様に、仮に、スイッチング素子Q31を容量、スイッチング素子Q32を抵抗体とみなす場合を考える。スイッチング素子Q31,Q32とキャパシタ311とを結ぶ閉回路に含まれる寄生インダクタンスの総和が50[nH]、スイッチング素子Q31の出力容量が25[pF]であるとすると、数1より、リンギング電圧の周波数fは約142[MHz]と算出される。したがって、第3の実施形態におけるαは、数2より約3.5[nsec]と算出され、第3の実施形態の変形例におけるβは、数6より約2.3[nsec]と算出される。上述したように、FPGAは約5[nsec]程度のクロックまでしか動作させることができないため、Si-IGBTを用いた場合には、第3の実施形態およびその変形例のような制御を行うことができないことが分かる。一方、ワイドバンドギャップ半導体のデバイスとしてSiC-MOSFETを用いた場合、上記閉回路に含まれる寄生インダクタンスの総和が50[nH]、スイッチング素子Q31の出力容量が250[pF]であるとすると、数1より、リンギング電圧の周波数fは約45[MHz]と算出される。ワイドバンドギャップ半導体を用いた場合のリンギング電圧は、Siデバイスを用いた場合と比較して約3分の1となる。そして、第3の実施形態におけるαは、数2より約11.1[nsec]と算出され、第3の実施形態の変形例におけるβは、数6より約7.4[nsec]と算出される。この結果、SiC-MOSFETを用いた場合には、FPGAにより第3の実施形態およびその変形例のような制御を行うことが可能であることが分かる。8第1,第2の実施形態およびその変形例では、キャリア信号を鋸波とする例を説明したが、キャリア信号の種類は鋸波に限られない。キャリア信号として三角波等を使用する場合であっても、同様のノイズ抑制効果を得ることができる。9第1~第6の実施形態では、三相インバータ内にキャパシタが含まれる例を図示しているが、キャパシタが三相インバータ内に含まれていない構成であってもよい。10位相シフト部で設ける所定の位相差を、各スイッチング素子群間または、各相アーム間で同一の値とすることもできるし、異なる値とすることもできる。異なる値とすると、各スイッチング素子群または、各相アーム間で発生するリンギング電圧の周波数が異なる場合に有効である。11第1,第2の実施形態において、一つのスイッチング素子群において並列接続されたスイッチング素子の数は2または3であった。上記の実施形態の構成を応用することで、これ以上の数のスイッチング素子が並列接続された場合に対応することが可能である。例えば、スイッチング素子が4つ並列接続されている場合には、第1のスイッチング素子と第2のスイッチング素子を同期させ、第3のスイッチング素子と第4のスイッチング素子を同期させて動作させることで、第1のスイッチング素子から発生するリンギング電圧と第3のスイッチング素子から発生するリンギング電圧とを互いに打ち消すようにすることができる。第2のスイッチング素子と第4のスイッチング素子についても同様である。また、スイッチング素子が5つ並列接続されている場合には、第1と第2のスイッチング素子については第1の実施形態の構成を採用し、第3と第4と第5のスイッチング素子については第2の実施形態の構成を採用することで、スイッチングノイズ抑制を図ることが可能である。12第4~第6の実施形態では、リンギング電圧に基づくノイズを検出するノイズ検出部を用いることにより、リンギング電圧の周波数帯域が変動するシステムであっても、効率的なノイズ抑制効果を得ることを可能としている。具体的には、第4の実施形態におけるノイズ検出部は電圧検出部401に、第5の実施形態におけるノイズ検出部は電流検出部501に、第6の実施形態におけるノイズ検出部は電流検出部603に、それぞれ相当する。ノイズ検出部は上記の構成に限られず、例えば、三相インバータの出力側の電圧値を検出する構成によっても、上記の効果を得ることができる。また、電圧検出部401、電流検出部501,603といった、一般的な電力変換装置に含まれているような回路を用いた場合には、別途にノイズ検出部を設けていないので、製造コストならびに実装体積を減少させることができる。言うまでもなく、別途にノイズ検出部を設ける構成をとることも可能である。13リングング電圧が打ち消し合う効果を高めるためには、キャパシタと打ち消し合いたい各スイッチング素子を結ぶ配線の距離を同じにすることが望ましい。例えば、第1の実施形態図1の場合、キャパシタ111とスイッチング素子Q11aとを結ぶ配線と、キャパシタ111とスイッチング素子Q11bを結ぶ配線の距離を同一にすることが望ましい。このようにすることで、これらの配線に含まれる寄生インダクタンスを略同一にすることができるため、発生するリンギング電圧の周波数を略同一にすることが可能である。したがって、リングング電圧が打ち消し合う効果を高めることができる。14各図は、本発明が理解できる程度に配置関係を概略的に示してあるに過ぎず、従って、本発明は図示例に限定されるものではない。また、図を分かり易くするために、一部省略した部分がある。15上記の実施形態および変形例は単なる好適例に過ぎず、何らこれに限定されない。また、これらの実施形態および変形例に挙げた構成を適宜好適に組み合わせることも可能である。16各構成成分間の特性差等が同一という場合、例えば、スイッチング素子間でオンからオフ、オフからオンへの遷移時間が同一であるといった場合等において、製造誤差等の範囲内での誤差は当然許容されるものとする。"