第1入力ノードおよび第2入力ノードに入力される信号を整流して、第1出力ノードから電流を出力する整流回路と、前記整流回路から出力される電流を平滑化する平滑部と、第1電圧に基づく基準電圧を前記整流回路に供給する電圧供給部とを備え、前記整流回路は、前記第1入力ノードと前記第1出力ノードとの間に、前記第1入力ノード側から順に直列に配置された第1キャパシタおよび第1ダイオードと、前記第2入力ノードと前記第1出力ノードとの間に、前記第2入力ノード側から順に直列に配置された第2キャパシタおよび第2ダイオードと、第1共通ノードと前記第1入力ノードとの間に、前記第1共通ノード側から順に直列に配置された第3キャパシタおよび第3ダイオードと、前記第1共通ノードと前記第2入力ノードとの間に、前記第1共通ノード側から順に直列に配置された第4キャパシタおよび第4ダイオードとを備え、前記電圧供給部は、バイアス電流に応じて、前記第1電圧を生成する第5ダイオードと、前記第1ダイオード、前記第2ダイオード、前記第3ダイオードおよび前記第4ダイオードにそれぞれ対応して設けられ、前記第1電圧を第1入力端子で受け、出力端子から出力される電圧をフィードバックした電圧を第2入力端子で受け、前記第1入力端子および前記第2入力端子間の電圧に基づく電圧を前記出力端子から出力する差動アンプと、前記第1ダイオード、前記第2ダイオード、前記第3ダイオードおよび前記第4ダイオードの各アノードと前記各差動アンプの前記出力端子との間にそれぞれ配置された第1抵抗とを備えていることを特徴とする信号検波回路。前記第1入力ノードに接続され、前記第1入力ノードに入力される信号の直流成分を除去する第5キャパシタと、前記第2入力ノードに接続され、前記第2入力ノードに入力される信号の直流成分を除去する第6キャパシタと、前記第1入力ノードおよび前記第2入力ノードにバイアス電圧を供給するバイアス回路とを備えていることを特徴とする請求項1記載の信号検波回路。第1入力ノードおよび第2入力ノードに入力される信号を整流して、第1出力ノードから電流を出力する整流回路と、前記整流回路から出力される電流を平滑化する平滑部と、第1電圧に基づく基準電圧を前記整流回路に供給する電圧供給部とを備え、前記整流回路は、前記第1入力ノードと前記第1出力ノードとの間に、前記第1入力ノード側から順に直列に配置された第1キャパシタおよび第1ダイオードと、前記第2入力ノードと前記第1出力ノードとの間に、前記第2入力ノード側から順に直列に配置された第2キャパシタおよび第2ダイオードと、第1共通ノードと前記第1入力ノードとの間に、前記第1共通ノード側から順に直列に配置された第3キャパシタおよび第3ダイオードと、前記第1共通ノードと前記第2入力ノードとの間に、前記第1共通ノード側から順に直列に配置された第4キャパシタおよび第4ダイオードとを備え、前記電圧供給部は、バイアス電流に応じて、前記第1電圧を生成する第5ダイオードと、前記第1電圧を第1入力端子で受け、出力端子から出力される電圧をフィードバックした電圧を第2入力端子で受け、前記第1入力端子および前記第2入力端子間の電圧に基づく電圧を前記出力端子から出力する差動アンプと、前記差動アンプの前記出力端子に一端が接続された第1抵抗と、前記第1ダイオード、前記第2ダイオード、前記第3ダイオードおよび前記第4ダイオードの各アノードと前記第1抵抗の他端との間にそれぞれ配置された第2抵抗とを備えていることを特徴とする信号検波回路。第1入力ノードおよび第2入力ノードに入力される信号を整流して、第1出力ノードから電流を出力する整流回路と、前記整流回路から出力される電流を平滑化する平滑部と、第1電圧に基づく基準電圧を前記整流回路に供給する電圧供給部と、前記第1入力ノードに接続され、前記第1入力ノードに入力される信号の直流成分を除去する第5キャパシタと、前記第2入力ノードに接続され、前記第2入力ノードに入力される信号の直流成分を除去する第6キャパシタと、前記第1入力ノードおよび前記第2入力ノードにバイアス電圧を供給するバイアス回路とを備え、前記整流回路は、前記第1入力ノードと前記第1出力ノードとの間に、前記第1入力ノード側から順に直列に配置された第1キャパシタおよび第1ダイオードと、前記第2入力ノードと前記第1出力ノードとの間に、前記第2入力ノード側から順に直列に配置された第2キャパシタおよび第2ダイオードとを備え、前記電圧供給部は、バイアス電流に応じて、前記第1電圧を生成する第5ダイオードと、前記第1ダイオードおよび前記第2ダイオードにそれぞれ対応して設けられ、前記第1電圧を第1入力端子で受け、出力端子から出力される電圧をフィードバックした電圧を第2入力端子で受け、前記第1入力端子および前記第2入力端子間の電圧に基づく電圧を前記出力端子から出力する差動アンプと、前記第1ダイオードおよび前記第2ダイオードの各アノードと前記各差動アンプの前記出力端子との間にそれぞれ配置された第1抵抗とを備えていることを特徴とする信号検波回路。第1入力ノードおよび第2入力ノードに入力される信号を整流して、第1出力ノードから電流を出力する整流回路と、前記整流回路から出力される電流を平滑化する平滑部と、第1電圧に基づく基準電圧を前記整流回路に供給する電圧供給部と、前記第1入力ノードに接続され、前記第1入力ノードに入力される信号の直流成分を除去する第5キャパシタと、前記第2入力ノードに接続され、前記第2入力ノードに入力される信号の直流成分を除去する第6キャパシタと、前記第1入力ノードおよび前記第2入力ノードにバイアス電圧を供給するバイアス回路とを備え、前記整流回路は、前記第1入力ノードと前記第1出力ノードとの間に、前記第1入力ノード側から順に直列に配置された第1キャパシタおよび第1ダイオードと、前記第2入力ノードと前記第1出力ノードとの間に、前記第2入力ノード側から順に直列に配置された第2キャパシタおよび第2ダイオードとを備え、前記電圧供給部は、バイアス電流に応じて、前記第1電圧を生成する第5ダイオードと、前記第1電圧を第1入力端子で受け、出力端子から出力される電圧をフィードバックした電圧を第2入力端子で受け、前記第1入力端子および前記第2入力端子間の電圧に基づく電圧を前記出力端子から出力する差動アンプと、前記差動アンプの前記出力端子に一端が接続された第1抵抗と、前記第1ダイオードおよび前記第2ダイオードの各アノードと前記第1抵抗の他端との間にそれぞれ配置された第2抵抗とを備えていることを特徴とする信号検波回路。前記電圧供給部は、前記バイアス電流を調整する電流調整部を有し、前記第5ダイオードにより生成される前記第1電圧は、前記バイアス電流を調整することにより調整されることを特徴とする請求項1、請求項3、請求項4および請求項5のいずれか1項記載の信号検波回路。前記電圧供給部は、前記第5ダイオードのサイズを変更するサイズ調整部を有し、前記第5ダイオードにより生成される前記第1電圧は、前記サイズを変更することにより調整されることを特徴とする請求項1、請求項3、請求項4および請求項5のいずれか1項記載の信号検波回路。前記第1抵抗は、抵抗値を変更可能な可変抵抗であることを特徴とする請求項1、請求項3、請求項4および請求項5のいずれか1項記載の信号検波回路。前記差動アンプの前記出力端子に接続され、容量値を変更可能な可変キャパシタを備えていることを特徴とする請求項1、請求項3、請求項4および請求項5のいずれか1項記載の信号検波回路。MOSトランジスタを用いた整流回路は、MOSトランジスタの耐圧が低いため、微小な振幅の信号から例えばパワーアンプ出力に相当する10Vの大振幅の信号まで検知する信号検波回路に用いることはできない。特に、小型化のために、カプラが省かれた無線送信端末では、パワーアンプの出力がカプラを介さずに信号検波回路に入力されるため、MOSトランジスタを入力信号の整流に用いることはできない。また、整流に大電圧供給時でも耐えられるPN接合ダイオードを用いた場合、ダイオードには閾値電圧が存在するため、閾値電圧より小さい微小な振幅の入力信号は検知されない。さらに、ダイオードの閾値電圧は、温度変化や製造プロセスのばらつき等により変化するため、入力信号をダイオードで整流する一般的な信号検波回路では、入力信号を精度よく検知できない。本発明の目的は、微小な振幅の信号から大振幅の信号までの信号検波を、素子を破壊することなく精度よく行うことである。本発明の一形態では、信号検波回路は、第1入力ノードおよび第2入力ノードに入力される信号を整流して、第1出力ノードから電流を出力する整流回路と、整流回路から出力される電流を平滑化する平滑部と、第1電圧に基づく基準電圧を整流回路に供給する電圧供給部とを有し、整流回路は、第1入力ノードと第1出力ノードとの間に、第1入力ノード側から順に直列に配置された第1キャパシタおよび第1ダイオードと、第2入力ノードと第1出力ノードとの間に、第2入力ノード側から順に直列に配置された第2キャパシタおよび第2ダイオードと、第1共通ノードと第1入力ノードとの間に、第1共通ノード側から順に直列に配置された第3キャパシタおよび第3ダイオードと、第1共通ノードと第2入力ノードとの間に、第1共通ノード側から順に直列に配置された第4キャパシタおよび第4ダイオードとを有し、電圧供給部は、バイアス電流に応じて、第1電圧を生成する第5ダイオードと、第1ダイオード、第2ダイオード、第3ダイオードおよび第4ダイオードにそれぞれ対応して設けられ、第1電圧を第1入力端子で受け、出力端子から出力される電圧をフィードバックした電圧を第2入力端子で受け、第1入力端子および第2入力端子間の電圧に基づく電圧を出力端子から出力する差動アンプと、第1ダイオード、第2ダイオード、第3ダイオードおよび第4ダイオードの各アノードと各差動アンプの出力端子との間にそれぞれ配置された第1抵抗とを有している。微小な振幅の信号から大振幅の信号までの信号検波を、素子を破壊することなく精度よく行うことができる。以下、実施形態を図面を用いて説明する。図1は、一実施形態における信号検波回路DETの例を示している。なお、図中の符号VAは、信号検波回路DETに入力される交流信号の電圧振幅を示している。例えば、信号検波回路DETに入力される信号は、RFRadioFrequency周波数の搬送波に低周波例えば、20MHz以下のベースバンド成分エンベローブ信号がミキシングされた変調波信号である。これは、移動体通信に用いられているOFDM直交波周波数分割多重信号等の信号である。信号検波回路DETは、無線送信端末に搭載され、無線送信端末から送信される信号の電力を検出する。信号検波回路DETは、振幅VAの高周波差動信号交流電圧を端子PIN10、PIN20で受け、振幅VAに応じた直流信号直流電圧を端子POUTから出力する。信号検波回路DETは、ノードNI10、NI20に入力される交流信号を整流する整流回路10と、整流回路10から出力される電流を平滑化する平滑部20と、基準電圧を整流回路10に供給する電圧供給部30とを有している。整流回路10は、ノードNI10、NI20に入力される交流電圧を整流して、整流した電圧に応じた電流をノードNO10から出力する。ノードNI10、NI20は、整流回路10の入力ノードであり、端子PIN10、PIN20にそれぞれ接続されている。また、ノードNO10は、整流回路10の出力ノードであり、端子POUTに接続されている。整流回路10は、ブリッジ型に配置されたダイオードD10、D20、D30、D40と、ダイオードD10、D20、D30、D40のアノードにそれぞれ接続されたキャパシタC10、C20、C30、C40とを有している。すなわち、ダイオードD10、D20の各アノードは、容量C10、C20により、振幅VAの入力信号と直流的に分離されている。また、ダイオードD30、D40の各アノードは、容量C30、C40により、ノードNC10と直流的に分離されている。そして、ダイオードD10、D20、D30、D40のアノードには、バイアス電圧としての基準電圧が電圧供給部30から供給される。これにより、ダイオードD10、D20、D30、D40のアノードに入力される信号の振幅の中心は、基準電圧に設定される。キャパシタC10およびダイオードD10は、ノードNI10からノードNO10の方向に電流を流すように、ノードNI10、NO10間に直列に接続されている。ダイオードD10は、アノードがキャパシタC10に接続され、カソードがノードNO10に接続されている。このように、キャパシタC10およびダイオードD10は、ノードNI10、NO10間に、ノードNI10側から順に直列に配置されている。キャパシタC20およびダイオードD20は、ノードNI20からノードNO10の方向に電流を流すように、ノードNI20、NO10間に直列に接続されている。ダイオードD20は、アノードがキャパシタC20に接続され、カソードがノードNO10に接続されている。このように、キャパシタC20およびダイオードD20は、ノードNI20、NO10間に、ノードNI20側から順に直列に配置されている。キャパシタC30およびダイオードD30は、ノードNC10からノードNI10の方向に電流を流すように、ノードNC10、NI10間に直列に接続されている。ダイオードD30は、アノードがキャパシタC30に接続され、カソードがノードNI10に接続されている。このように、キャパシタC30およびダイオードD30は、ノードNC10、NI10間に、ノードNC10側から順に直列に配置されている。キャパシタC40およびダイオードD40は、ノードNC10からノードNI20の方向に電流を流すように、ノードNC10、NI20間に直列に接続されている。ダイオードD40は、アノードがキャパシタC40に接続され、カソードがノードNI20に接続されている。このように、キャパシタC40およびダイオードD40は、ノードNC10、NI20間に、ノードNC10側から順に直列に配置されている。平滑部20は、整流回路10で整流された信号の高周波成分を除去して直流電圧に変換するためのLPFLowPassFilterとして機能する。平滑部20は、整流回路10から出力される電流を直流電圧に変換するための抵抗RLおよびキャパシタCLを有している。抵抗RLおよびキャパシタCLは、ノードNO10、NC10間に並列に接続されている。また、ノードNC10には、接地電圧0Vが供給される。これにより、振幅VAに応じた直流電圧が端子POUTから出力される。なお、平滑部20の構成は、この例に限定されない。電圧供給部30は、基準電圧を生成する4つの基準電圧生成部RGENRGEN1、RGEN2、RGEN3、RGEN4を有している。図1では、基準電圧生成部RGEN4の構成を詳細に示している。なお、図1では、図を見やすくするために、ダイオードD50のバイアス電流ICを生成するための回路等の記載を省略している。また、基準電圧生成部RGEN1、RGEN2、RGEN3の構成は、基準電圧生成部RGEN4と同じである。基準電圧生成部RGEN1、RGEN2、RGEN3、RGEN4は、ダイオードD10、D20、D30、D40にそれぞれ対応して設けられている。基準電圧生成部RGEN1、RGEN2、RGEN3、RGEN4は、ダイオードD10、D20、D30、D40のアノードノードNI12、NI22、NI14、NI24に基準電圧をそれぞれ供給する。各基準電圧生成部RGENは、正入力側の端子図の端子と負入力側の端子図の-端子との間の電圧に基づく電圧を出力端子から出力する差動アンプDAMPと、ダイオードD50と、抵抗R10、R12とを有している。以下、差動アンプDAMPの正入力側の端子および負入力側の端子を、プラス端子およびマイナス端子ともそれぞれ称する。ダイオード50は、ダイオードD10等と同じサイズのダイオードである。ダイオードD50のカソードは、接地電圧0Vに固定されている。また、ダイオードD50のアノードには、バイアス電流ICに応じた電圧VDが生成される。そして、ダイオードD50のアノードの電圧VDは、差動アンプDAMPのプラス端子に供給される。すなわち、ダイオードD50は、差動アンプDAMPのプラス端子に供給する電圧VDアノードの電圧VDを、バイアス電流ICに応じて生成する。また、差動アンプDAMPのマイナス端子は、抵抗R12、R10を介して差動アンプDAMPの出力端子に接続されている。したがって、差動アンプDAMPは、出力端子から出力される電圧をフィードバックした電圧をマイナス端子で受ける。すなわち、差動アンプDAMPは、ボルテージフォロファ回路として機能する。これにより、差動アンプDAMPの出力は、ダイオードD50のアノードの電圧VDプラス端子の電圧VDとほぼ同じ電圧になる。差動アンプDAMPの出力電圧は、基準電圧として、整流回路10に抵抗R10を介して供給される。なお、抵抗R10は、ダイオードD10、D20、D30、D40の各アノードと基準電圧生成部RGEN1、RGEN2、RGEN3、RGEN4の各差動アンプDAMPの出力端子との間にそれぞれ配置されている。ダイオードD10のアノードノードNI12に基準電圧を供給する基準電圧生成部RGEN1では、抵抗R10と抵抗R12との接続ノードがダイオードD10のアノードに接続されている。したがって、ダイオードD10は、振幅VAの交流電圧がノードNI10に入力されたとき、基準電圧を中心にして変化する振幅VAの交流電圧を、アノードで受ける。基準電圧をダイオードD10の閾値電圧と同じ電圧に設定することにより、ノードNI10に入力される交流電圧の振幅VAが閾値電圧より小さいときにも、ダイオードD10のアノードには、閾値電圧以上の電圧が印加される。すなわち、ダイオードD10、D20の閾値電圧と基準電圧が同じときには、ダイオードD10、D20は、閾値電圧の影響の無い状態で、入力信号を受けることができる。これにより、信号検波回路DETは、閾値電圧より小さい微小な振幅VAの交流電圧が端子PIN10、PIN20に入力されたときにも、入力電圧を検知できる。図2は、図1に示した基準電圧生成部RGEN内のダイオードD50の電流-電圧特性の一例を示している。図の横軸は、ダイオードD50のアノードカソード間の電圧順方向の電圧を示し、縦軸は、ダイオードD50に流れる電流を示している。ダイオードD50のアノードカソード間の電圧VDは、電流ICによって一意に決まる。したがって、ダイオードD50のカソードが接地電圧0Vに固定されているときには、ダイオードD50のアノードの電圧は、電流ICによって一意に決まる。このとき、基準電圧生成部RGENでは、ダイオードD50のアノードカソード間の電圧VDがダイオードD50の閾値に近い電圧になるように、微小な電流ICが設定される。基準電圧生成部RGENは、バイアス部や電流源から供給される電流をカレントミラー等によりコピーして、極力小さい電流ICを生成する。図3は、図1に示した基準電圧生成部RGENの一例を示している。なお、図3は、ノードNI12図1に示したダイオードD10のアノードに基準電圧を供給する基準電圧生成部RGEN1の一例を示している。基準電圧生成部RGEN2、RGEN3、RGEN4の構成は、基準電圧生成部RGEN1と同じである。このため、基準電圧生成部RGEN1について説明する。なお、図3の差動アンプDAMPのプラス端子INPおよびマイナス端子INMは、図1の差動アンプDAMPの端子および-端子にそれぞれ対応している。基準電圧生成部RGEN1は、nMOSトランジスタMN10、MN12、pMOSトランジスタMP10、MP12、差動アンプDAMP、ダイオードD50、抵抗R10、R12を有している。ダイオードD50のバイアス電流ICは、電流源IS10からnMOSトランジスタMN10に供給される電流をカレントミラーでコピーすることにより生成される。nMOSトランジスタMN10は、ドレインが電流源IS10に接続され、ソースが接地電圧0Vに固定されている。そして、nMOSトランジスタMN10のゲートは、nMOSトランジスタMN10のドレインおよびnMOSトランジスタMN12のゲートに接続されている。また、nMOSトランジスタMN12のソースは、接地電圧0Vに固定され、nMOSトランジスタMN12のドレインは、pMOSトランジスタMP10のドレインに接続されている。これにより、nMOSトランジスタMN12およびpMOSトランジスタMP10には、電流源IS10からnMOSトランジスタMN10に供給される電流をコピーした電流が流れる。nMOSトランジスタMN10、MN12にそれぞれ流れる電流の比は、nMOSトランジスタMN10、MN12のサイズゲート幅/ゲート長の比に一致する。pMOSトランジスタMP10、MP12のソースは、電源に接続されている。そして、pMOSトランジスタMP10、MP12のゲートは、pMOSトランジスタMP10のドレインに接続されている。すなわち、pMOSトランジスタMP10、MP12のゲートは、互いに接続されている。また、pMOSトランジスタMP12のドレインは、ダイオードD50のアノードに接続されている。これにより、pMOSトランジスタMP12およびダイオードD50には、pMOSトランジスタMP10に流れる電流をコピーした電流が流れる。pMOSトランジスタMP10、MP12にそれぞれ流れる電流の比は、pMOSトランジスタMP10、MP12のサイズゲート幅/ゲート長の比に一致する。このように、ダイオードD50に流れるバイアス電流ICは、電流源IS10からnMOSトランジスタMN10に供給される電流をカレントミラーでコピーすることにより生成される。ダイオードD50は、カソードが接地電圧0Vに固定され、アノードが差動アンプDAMPのプラス端子INPに接続されている。したがって、差動アンプDAMPのプラス端子INPには、バイアス電流ICに応じて生成される電圧VDダイオードD50のアノードの電圧VDが供給される。差動アンプDAMPは、例えば、2段アンプで形成されている。差動アンプDAMPは、nMOSトランジスタMN14、MN16、MN18、MN20、pMOSトランジスタMP14、MP16、MP18、MP20、MP22、抵抗RPおよびキャパシタCPを有している。nMOSトランジスタMN14は、ソースが接地電圧0Vに固定され、ゲートが端子BIを介してnMOSトランジスタMN10のゲートに接続され、ドレインがpMOSトランジスタMP14のドレインに接続されている。したがって、nMOSトランジスタMN14およびpMOSトランジスタMP14には、電流源IS10からnMOSトランジスタMN10に供給される電流をコピーした電流が流れる。pMOSトランジスタMP14、MP16、MP22は、カレントミラーとして機能する。pMOSトランジスタMP14、MP16、MP22のソースは、電源に接続されている。そして、pMOSトランジスタMP14、MP16、MP22のゲートは、pMOSトランジスタMP14のドレインに接続されている。すなわち、pMOSトランジスタMP14、MP16、MP22のゲートは、互いに接続されている。これにより、pMOSトランジスタMP16、MP22には、pMOSトランジスタMP14に流れる電流をコピーした電流が流れる。pMOSトランジスタMP16は、1段目入力段のアンプの電流源として機能し、pMOSトランジスタMP22は、2段目出力段のアンプの電流源として機能する。nMOSトランジスタMN16、MN18、pMOSトランジスタMP18、MP20は、1段目のアンプを形成する。nMOSトランジスタMN16、MN18のソースは、接地電圧0Vに固定され、nMOSトランジスタMN16、MN18のゲートは、nMOSトランジスタMN16のドレインに接続されている。すなわち、nMOSトランジスタMN16、MN18のゲートは、互いに接続されている。そして、nMOSトランジスタMN16、MN18のドレインは、pMOSトランジスタMP18、MP20のドレインにそれぞれ接続されている。pMOSトランジスタMP18、MP20のソースは、pMOSトランジスタMP16のドレインに接続されている。そして、pMOSトランジスタMP18、MP20のゲートは、マイナス端子INMおよびプラス端子INPにそれぞれ接続されている。すなわち、pMOSトランジスタMP20は、電圧VDをゲートで受ける。nMOSトランジスタMN20は、2段目のアンプソース接地増幅器として機能する。nMOSトランジスタMN20は、ソースが接地電圧0Vに固定され、ドレインが出力端子OUTおよびpMOSトランジスタMP22のドレインに接続され、ゲートがnMOSトランジスタMN18のドレインに接続されている。抵抗RPおよびキャパシタCPは、位相補償のための回路であり、nMOSトランジスタMN18のドレインとnMOSトランジスタMN20のドレインとの間に直列に接続されている。なお、差動アンプDAMPの構成は、この例に限定されない。差動アンプDAMPは、2段以外の段数のアンプで形成されてもよい。あるいは、差動アンプDAMPは、nMOSトランジスタのゲートで差動入力信号を受けるように形成されてもよい。抵抗R10、R12は、差動アンプDAMPの出力端子OUTとマイナス端子INMとの間に、直列に接続されている。基準電圧生成部RGEN1では、抵抗R10と抵抗R12との接続ノードNRは、図1に示したダイオードD10のアノードノードNI12に接続されている。すなわち、差動アンプDAMPの出力端子OUTは、ダイオードD10のアノードに抵抗R10を介して接続され、差動アンプDAMPのマイナス端子INMは、ダイオードD10のアノードに抵抗R12を介して接続されている。ここで、ダイオードD10のアノードノードNI12は、信号検波回路DETに入力される変調波信号の振幅とほぼ同じ振幅の交流電圧を受ける。したがって、ノードNI12は、変調波信号によって電圧が大きく振れるノードである。大振幅の交流電圧が信号検波回路DETに入力されたとき、大電圧がノードNI12に一時的に印加される。このため、差動アンプDAMPの出力端子OUTおよびマイナス端子INMがノードNI12に直接接続された構成では、差動アンプDAMPの耐圧以上の電圧がノードNI12に印加されたとき、出力端子OUTおよびマイナス端子INMに耐圧以上の電圧が印加される。このときには、差動アンプDAMPのnMOSトランジスタMN20、pMOSトランジスタMP18、MP22等が破壊されるおそれがある。これに対し、この実施形態では、基準電圧生成部RGEN1は、ノードNI12から出力端子OUTおよびマイナス端子INMに伝達される信号の周波数成分を除去するための抵抗R10、R12を有している。これにより、この実施形態では、大振幅の交流電圧が信号検波回路DETに入力されたときにも、差動アンプDAMPのnMOSトランジスタMN20、pMOSトランジスタMP18、MP22等が破壊されることを防止できる。差動アンプDAMPの出力端子OUTには、寄生容量等による出力容量が形成されている。この出力容量と抵抗R10とで形成されるLPFにより、この実施形態では、ノードNI12の交流成分をフィルタリングすることができる。これにより、この実施形態では、ノードNI12に大電圧が供給されたときも、差動アンプDAMPの出力端子OUTの電圧変動を抑制できる。この結果、この実施形態では、nMOSトランジスタMN20およびpMOSトランジスタMP22等に耐圧以上の電圧が印加されることを防止できる。また、差動アンプDAMPのマイナス端子INMには、寄生容量等による入力容量が形成されている。この入力容量と抵抗R12とで形成されるLPFにより、ノードNI12の交流成分がフィルタリングされた安定した直流電圧が、マイナス端子INMに供給される。これにより、この実施形態では、プラス端子INPの電圧VDとマイナス端子INMの電圧とがほぼ同じ電圧になるようにフィードバックをかけることができる。また、この実施形態では、ノードNI12に大電圧が供給されたときも、差動アンプDAMPのマイナス端子INMの電圧変動が抑制されるため、pMOSトランジスタMP18等に耐圧以上の電圧が印加されることを防止できる。ここで、例えば、2GHzの搬送波に約20MHz以下の低周波ベースバンド成分エンベローブ信号がミキシングされた変調波信号が信号検波回路DETに入力されたときを考える。差動アンプDAMPの出力容量が10pFのとき、出力端子OUTの電圧変動をノードNI12の電圧振幅の約1/10にフィルタリングするためには、抵抗R10を約8kΩにする必要がある。また、差動アンプDAMPの入力容量が1pFのとき、マイナス端子INMの電圧変動をノードNI12の電圧振幅の約1/10にフィルタリングするためには、抵抗R12を約80kΩにする必要がある。このように、この実施形態では、変調波信号の周波数、寄生容量およびトランジスタの耐圧等に応じて、抵抗R10、R12の抵抗値を適切に設定することにより、差動アンプDAMPを安定に動作させることができる。なお、差動アンプDAMPは、回路の熱放出等による温度変化に起因するダイオードD50の閾値変動に追従できればよい。このため、差動アンプDAMPの帯域やスルーレートに対する要求は緩和される。したがって、一般的な差動入力シングル出力のアンプを差動アンプDAMPとして用いることができる。例えば、低周波ベースバンド成分エンベローブ信号の周波数の1/100以下20MHzのエンベローブ信号では、200kHz以下の帯域を目安に差動アンプDAMPを設計すると、リップルの影響を低減でき、差動アンプDAMPを適切に動作させることができる。このように、低周波ベースバンド成分エンベローブ信号には追従しないような帯域で動作する差動アンプDAMPを設計することにより、リップルの影響を低減でき、差動アンプDAMPを適切に動作させることができる。なお、ノードNI12の交流成分エンベローブ信号のフィルタリングは、差動アンプDAMPの帯域によっても、調節される。50Ω終端された無線送信端末では、ピーク対平均電力比PAPRが6dBmのときには、最大の信号パワーが30dBmであることを考えた場合、信号検波回路DETに入力される信号の振幅は5V変化する。したがって、ノードNI12の電圧振幅は、5V変化する。このとき、差動アンプDAMPの出力のリップルを5mV以下にするためには、ノードNI12の交流成分エンベローブ信号を1/1000にフィルタリングする必要がある。差動アンプDAMPの入力容量と抵抗R12とで形成されるLPFがノードNI12の交流成分エンベローブ信号を1/10にフィルタリングするとき、差動アンプDAMPは、ノードNI12の交流成分エンベローブ信号を1/100にフィルタリングするような帯域に設計される。このように、この実施形態では、変調波信号のPAPRを考慮して差動アンプDAMPの帯域を設計することにより、リップルを効果的に低減できる。また、差動アンプDAMPの帯域は狭くても動作可能となるため、差動アンプDAMPを低電力化できる。なお、基準電圧生成部RGENの構成は、この例に限定されない。例えば、差動アンプDAMPのマイナス端子INMは、差動アンプDAMPの出力端子OUTに抵抗R10、R12を介さずに接続されてもよい。すなわち、図3に示した基準電圧生成部RGEN1から抵抗R12が省かれ、差動アンプDAMPのマイナス端子INMが差動アンプDAMPの出力端子OUTに接続されてもよい。あるいは、差動アンプDAMPのマイナス端子INMは、差動アンプDAMPの出力端子OUTに抵抗R10を介さずに接続され、かつ、抵抗R12の一端は、ノードNRに接続されずに、差動アンプDAMPの出力端子OUTに接続されてもよい。また、nMOSトランジスタMN10、MN12、pMOSトランジスタMP10、MP12およびダイオードD50等は、基準電圧生成部RGEN1、RGEN2、RGEN3、RGEN4で共有されてもよい。すなわち、基準電圧生成部RGEN2、RGEN3、RGEN4は、図3に示した基準電圧生成部RGEN1からnMOSトランジスタMN10、MN12、pMOSトランジスタMP10、MP12およびダイオードD50が省かれてもよい。このときには、基準電圧生成部RGEN1、RGEN2、RGEN3、RGEN4の各差動アンプDAMPのプラス端子INPは、基準電圧生成部RGEN1のダイオードD50のアノードに共通に接続される。このときにも、差動アンプDAMPは、ダイオードD10、D20、D30、D40にそれぞれ対応して設けられている。図4は、図1に示した整流回路10の動作波形の一例を示している。なお、図4は、振幅VAの交流電圧が整流回路10に入力されたときのノードNI12、NI22の電圧波形を示している。また、図4の例では、ダイオードD10、D20の閾値電圧Vtとほぼ同じ基準電圧がノードNI12、ノードNI22に供給されている。図4の破線は、キャパシタC10、C20、C30、C40および電圧供給部30が省かれた比較例のダイオードD10、D20のアノードの電圧波形を示している。図4の太線および太い破線は、整流波形を示している。整流回路10のダイオードD10、D20のアノードノードNI12、ノードNI22は、ダイオードD10、D20の閾値電圧Vtに相当する基準電圧でバイアスされている。このため、整流回路10は、振幅VAの信号がノードNI12、ノードNI22に入力されるとともに、整流を開始できる。したがって、この実施形態では、閾値電圧Vtより小さい微小な振幅VAの交流電圧が端子PIN10、PIN20に入力されたときにも、入力電圧を検知できる。これに対し、比較例では、ダイオードD10、D20のアノードの電圧が閾値電圧Vt以上になるまで、整流は開始されない。このため、比較例では、閾値電圧Vtより小さい微小な振幅の入力信号は、検知されない。また、この実施形態では、ダイオードD10、D20のアノードに供給される基準電圧は、ダイオードD50のアノードの電圧VDに基づいて生成されている。このため、温度変化、電源電圧変化、製造プロセスばらつき等によって、ダイオードD10等の閾値電圧Vtが変化したとき、ダイオードD50のアノードの電圧VDも同様に変化する。したがって、ダイオードD10等の閾値電圧Vtの変化は、リアルタイムで基準電圧に反映される。すなわち、この実施形態では、温度変化や製造プロセスばらつき等によりダイオードD10等の閾値電圧Vtが変化したときにも、ダイオードD10等のアノードのバイアス電圧を閾値電圧Vtに相当する電圧に固定できる。この結果、この実施形態では、ダイオードD10等のアノードのバイアス電圧を閾値電圧Vtの変化に追従させることができる。これにより、この実施形態では、温度変化や製造プロセスばらつき等に依存しない信号検波回路DETを実現できる。図5は、図1に示した信号検波回路DETのシミュレーション結果の一例を示している。なお、図5は、温度を125°C、25°C、-30°Cに変化させたときの入力電力に対する出力電圧を示している。図の横軸は、信号検波回路DETに入力される信号の電力単位はdBmを示し、縦軸は、信号検波回路DETの出力端子POUTの電圧単位はVを示している。図の破線は、キャパシタC10、C20、C30、C40および電圧供給部30が省かれた比較例のシミュレーション結果の一例を示している。以下にシミュレーション条件を示す。入力信号は、50Ω終端された無線送信端末から出力される2GHzの正弦波であり、-10dBmから30dBmまで変化させている。また、基準電圧生成部RGENの抵抗R10、R12は、それぞれ8kΩおよび80kΩであり、ダイオードD50のバイアス電流ICは、5μAである。平滑回路20の抵抗RLおよびキャパシタCLは、それぞれ20kΩおよび8pFである。したがって、平滑回路20のカットオフ周波数は、約1MHzに設定されている。信号検波回路DETでは、出力電圧の線形性が維持される範囲が、検波可能な入力レンジに対応する。この実施形態の信号検波回路DETでは、出力電圧の線形性は、入力電力が約0dBmから30dBmまでの範囲で維持されている。さらに、この入力レンジでは、出力電圧の温度依存はほとんどない。これに対し、比較例では、出力電圧の線形性は入力電力が約20dBmから30dBmまでの範囲で維持されている。なお、比較例では、温度によって出力特性に差異が生じる。すなわち、比較例では、出力電圧の温度依存は大きい約2dB。このように、この実施形態では、入力レンジを比較例に対して約20dBm改善できる。さらに、この実施形態では、出力電圧の温度依存を低減できる。以上、この実施形態では、信号検波回路DETは、整流回路10のダイオードD10、D20、D30、D40のアノードに基準電圧を供給する電圧供給部30を有している。整流回路10のダイオードD10、D20、D30、D40は、ブリッジ型に配置されている。そして、整流回路10は、ダイオードD10、D20、D30、D40のアノードに入力される信号の直流成分を除去するキャパシタC10、C20、C30、C40を有している。また、電圧供給部30は、ダイオード50のアノードの電圧VDに基づいて、基準電圧を生成する。これにより、ダイオードD10、D20の閾値電圧Vtと基準電圧が同じときには、ダイオードD10、D20は、閾値電圧Vtの影響の無い状態で、入力信号を受けることができる。したがって、この実施形態では、信号検波回路DETは、閾値電圧より小さい微小な振幅VAの交流電圧が端子PIN10、PIN20に入力されたときにも、入力電圧を検知できる。この結果、この実施形態では、微小な振幅の信号から大振幅の信号まで精度よく検知できる。図6は、別の実施形態における信号検波回路DETの一例を示している。上述した実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。この実施形態の信号検波回路DETは、図1に示した信号検波回路DETに、キャパシタC50、C60およびバイアス回路40が追加されている。信号検波回路DETのその他の構成は、上述した実施形態と同じである。キャパシタC50は、端子PIN10とノードNI10との間に配置されている。すなわち、キャパシタC50は、ノードNI10に接続され、ノードNI10に入力される交流信号の直流成分を除去する。また、ノードNI10には、バイアス回路40からバイアス電圧が供給される。キャパシタC60は、端子PIN20とノードNI20との間に配置されている。すなわち、キャパシタC60は、ノードNI20に接続され、ノードNI20に入力される交流信号の直流成分を除去する。また、ノードNI20には、バイアス回路40からバイアス電圧が供給される。このように、バイアス回路40は、ノードNI10、NI20にバイアス電圧を供給する。これにより、ノードNI10、NI20のバイアス電圧は、バイアス回路40により決定される。したがって、この実施形態では、信号検波回路DETに入力される信号の振幅VAの中心が整流の基準となる接地電圧0Vと異なるときにも、ノードNI10、NI20に入力される信号の振幅の中心を、バイアス回路40で適切な電圧に任意に設定できる。この結果、整流回路10は、交流信号を適切に受けることができ、入力信号を適切に整流できる。なお、信号検波回路DETの構成は、この例に限定されない。キャパシタC50は、ノードNI10とダイオードD30のカソードとの間に配置されてもよい。また、キャパシタC60は、ノードNI20とダイオードD40のカソードとの間に配置されてもよい。このときには、バイアス回路40は、ダイオードD30、D40のカソードにバイアス電圧を供給する。この構成でも、信号検波回路DETに入力される信号の振幅VAの中心の電圧に拘わらず、ダイオードD30、D40のカソードに伝達される信号の振幅の中心を、バイアス回路40で適切な電圧に任意に設定できる。以上、この実施形態においても、上述した実施形態と同様の効果を得ることができる。この実施形態では、信号検波回路DETは、ノードNI10に入力される交流信号の直流成分を除去するキャパシタC50と、ノードNI20に入力される交流信号の直流成分を除去するキャパシタC60と、ノードNI10、NI20にバイアス電圧を供給するバイアス回路40とを有している。これにより、この実施形態では、信号検波回路DETに入力される信号の振幅VAの中心が整流の基準となる接地電圧0Vと異なるときにも、整流回路10に入力される信号の振幅の中心を接地電圧0Vに一致させることができる。すなわち、この実施形態では、信号検波回路DETに入力される信号の振幅VAの中心の電圧に拘わらず、ノードNI10、NI20に入力される信号の振幅の中心を、整流の基準となる接地電圧0Vと同じ電圧に設定できる。この結果、整流回路10は、信号検波回路DETに入力される信号の振幅VAの中心が整流の基準となる接地電圧0Vと異なるときにも、交流信号を適切に受けることができ入力信号を精度よく検知できる。図7は、図6に示した信号検波回路DETの変形例を示している。上述した実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。この実施形態の信号検波回路DETは、図7に示したバイアス回路40として、抵抗RB10、RB20が形成されている。信号検波回路DETのその他の構成は、図6で説明した実施形態と同じである。抵抗RB10は、一端がノードNI10に接続され、他端が接地電圧0Vに固定されている。また、抵抗RB20は、一端がノードNI20に接続され、他端が接地電圧0Vに固定されている。これにより、ノードNI10、NI20のバイアス電圧は、信号検波回路DETに入力される信号の振幅VAの中心の電圧に拘わらず、整流の基準となる接地電圧0Vと同じ電圧に設定される。このように、抵抗RB10、RB20は、ノードNI10、NI20に接地電圧0Vを供給するバイアス回路40として機能する。なお、ノードNI10、NI20に伝達される信号のロスを小さくするためには、例えば、約100kΩ以上の高抵抗が抵抗RB10、RB20として用いられる。以上、この実施形態においても、図6で説明した実施形態と同様の効果を得ることができる。図8は、別の実施形態における信号検波回路DETの一例を示している。上述した実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。この実施形態の信号検波回路DETは、図1に示した電圧供給部30の代わりに、電圧供給部32を有している。信号検波回路DETのその他の構成は、図1-図5で説明した実施形態と同じである。電圧供給部32は、図1に示した電圧供給部30から基準電圧生成部RGEN2、RGEN3、RGEN4が省かれ、抵抗R21、R22、R23、R24が追加されている。電圧供給部32のその他の構成は、電圧供給部30と同じである。すなわち、電圧供給部32は、基準電圧生成部RGEN1、抵抗R21、R22、R23、R24を有している。基準電圧生成部RGEN1は、図3に示した基準電圧生成部RGEN1と同じである。抵抗R21は、抵抗R10と抵抗R12との接続ノード図3のノードNRとダイオードD10のアノードノードNI12との間に配置されている。抵抗R22は、抵抗R10と抵抗R12との接続ノードとダイオードD20のアノードノードNI22との間に配置されている。抵抗R23は、抵抗R10と抵抗R12との接続ノードとダイオードD30のアノードノードNI14との間に配置されている。抵抗R24は、抵抗R10と抵抗R12との接続ノードとダイオードD40のアノードノードNI24との間に配置されている。すなわち、抵抗R21、R22、R23、R24は、ダイオードD10、D20、D30、D40の各アノードと抵抗R10との間にそれぞれ配置されている。したがって、基準電圧生成部RGEN1は、抵抗R21、R22、R23、R24を介して、ダイオードD10、D20、D30、D40の各アノードに基準電圧を供給する。抵抗R21、R22、R23、R24は、下記の条件1および条件2を満たすような抵抗値に設定されている。条件1は、ダイオードD10、D20、D30、D40の各アノードに伝達される信号検波回路DETに入力される信号のロスを小さくするような抵抗値である。条件2は、ダイオードD10、D20、D30、D40の各アノードの交流成分が基準電圧生成部RGEN1の出力抵抗R10と抵抗R12との接続ノードに伝達されないような抵抗値である。これにより、基準電圧生成部RGEN1は、ダイオード50のアノードの電圧VDに基づく基準電圧を、ダイオードD10、D20、D30、D40の各アノードに供給できる。さらに、上述の条件1および条件2を満たすことにより、この実施形態では、ダイオードD10、D20、D30、D40の各アノードの交流信号が基準電圧を中心に互いに独立して振れるように設定することができる。これにより、整流回路10は、基準電圧生成部RGEN1をダイオードD10、D20、D30、D40で共有したときにも、交流信号を適切に受けることができ、小面積化が図れる。なお、信号検波回路DETの構成は、この例に限定されない。図6や図7に示した信号検波回路DETにおいて、電圧供給部30の代わりに、電圧供給部32が形成されてもよい。このときにも、図6や図7で説明した実施形態と同様の効果を得ることができる。以上、この実施形態においても、上述した実施形態と同様の効果を得ることができる。さらに、この実施形態では、基準電圧が1つの基準電圧生成部RGEN1からダイオードD10、D20、D30、D40の各アノードに供給されるため、基準電圧生成部RGENの数を、図1で説明した実施形態に比べて低減できる。すなわち、この実施形態では、電圧供給部32の回路規模を低減できる。図9は、別の実施形態における信号検波回路DETの一例を示している。上述した実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。この実施形態の信号検波回路DETは、図6に示した整流回路10および電圧供給部30の代わりに、整流回路12および電圧供給部30Aを有している。信号検波回路DETのその他の構成は、図6で説明した実施形態と同じである。整流回路12は、図6に示したダイオードD30、D40、キャパシタC30、C40が整流回路10から省かれている。整流回路12のその他の構成は、図6に示した整流回路10と同じである。整流回路12は、直列に接続されたキャパシタC10およびダイオードD10と、直列に接続されたキャパシタC20およびダイオードD20とを有している。なお、キャパシタC10およびダイオードD10は、ノードNI10、NO10間に、ノードNI10側から順に直列に配置されている。また、キャパシタC20およびダイオードD20は、ノードNI20、NO10間に、ノードNI20側から順に直列に配置されている。電圧供給部30Aは、図1に示した基準電圧生成部RGEN3、RGEN4が電圧供給部30から省かれている。電圧供給部30Aのその他の構成は、図1に示した電圧供給部30と同じである。すなわち、電圧供給部30Aは、整流回路12のダイオードD10、D20のアノードノードNI12、NI22に基準電圧をそれぞれ供給する基準電圧生成部RGEN1、RGEN2を有している。基準電圧生成部RGEN1、RGEN2は、図3に示した基準電圧生成部RGEN1と同じである。なお、基準電圧生成部RGEN1、RGEN2は、図3に示したnMOSトランジスタMN10、MN12、pMOSトランジスタMP10、MP12およびダイオードD50等を共有してもよい。整流回路12の入力ノードであるノードNI10、NI20は、バイアス回路40により、適切な電圧例えば、整流の基準となる接地電圧0Vにバイアスされている。これにより、整流回路12は、交流信号を適切に受けることができる。この結果、整流回路12は、ノードNI10、NI20で受けた信号を適切に整流できる。適切な電圧にバイアスされたノードNI10に信号が入力されるため、キャパシタC10およびダイオードD10は、プラス側に振れる信号に対して整流する半波整流器として機能する。また、適切な電圧にバイアスされたノードNI20に信号が入力されるため、キャパシタC20およびダイオードD20は、プラス側に振れる信号に対して整流する半波整流器として機能する。差動信号がノードNI10、NI20に入力されるため、整流回路12は、振幅VAの交流信号を整流する全波整流器として機能する。なお、この実施形態においても、基準電圧をダイオードD10、D20の閾値電圧と同じ電圧に設定することにより、ダイオードD10、D20は、上述した実施形態と同様に、閾値電圧の影響の無い状態で、入力信号を受けることができる。以上、この実施形態においても、上述した実施形態と同様の効果を得ることができる。さらに、この実施形態では、整流回路12および電圧供給部30Aの回路規模を、図6で説明した実施形態に比べて低減できる。すなわち、この実施形態では、信号検波回路DETの回路規模を、図6で説明した実施形態に比べて低減できる。図10は、図9に示した信号検波回路DETの変形例を示している。上述した実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。この実施形態の信号検波回路DETは、図9に示したバイアス回路40として、抵抗RB10、RB20が形成されている。信号検波回路DETのその他の構成は、図9で説明した実施形態と同じである。抵抗RB10は、一端がノードNI10に接続され、他端が接地電圧0Vに固定されている。また、抵抗RB20は、一端がノードNI20に接続され、他端が接地電圧0Vに固定されている。これにより、ノードNI10、NI20のバイアス電圧は、信号検波回路DETに入力される信号の振幅VAの中心の電圧に拘わらず、整流の基準となる接地電圧0Vと同じ電圧に設定される。このように、抵抗RB10、RB20は、ノードNI10、NI20に接地電圧0Vを供給するバイアス回路40として機能する。なお、ノードNI10、NI20に伝達される信号のロスを小さくするためには、例えば、約100kΩ以上の高抵抗が、抵抗RB10、RB20として用いられる。以上、この実施形態においても、図9で説明した実施形態と同様の効果を得ることができる。図11は、別の実施形態における信号検波回路DETの一例を示している。上述した実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。この実施形態の信号検波回路DETは、図9に示した電圧供給部30Aの代わりに、電圧供給部32Aを有している。信号検波回路DETのその他の構成は、図9で説明した実施形態と同じである。電圧供給部32Aは、図9に示した電圧供給部30Aから基準電圧生成部RGEN2が省かれ、抵抗R21、R22が追加されている。電圧供給部32Aのその他の構成は、電圧供給部30Aと同じである。すなわち、電圧供給部32Aは、基準電圧生成部RGEN1、抵抗R21、R22を有している。基準電圧生成部RGEN1は、図3に示した基準電圧生成部RGEN1と同じである。抵抗R21は、基準電圧生成部RGEN1の出力端子図3のノードNRとダイオードD10のアノードノードNI12との間に、配置されている。抵抗R22は、基準電圧生成部RGEN1の出力端子とダイオードD20のアノードノードNI22との間に、配置されている。すなわち、抵抗R21、R22は、ダイオードD10、D20の各アノードと図3に示した抵抗R10との間にそれぞれ配置されている。したがって、基準電圧生成部RGEN1は、抵抗R21、R22を介して、ダイオードD10、D20の各アノードに基準電圧を供給する。抵抗R21、R22は、図8で説明した条件1および条件2を満たすような抵抗値に設定されている。これにより、この実施形態では、ダイオードD10、D20の各アノードの交流信号が基準電圧を中心に互いに独立して振れるように設定することができる。したがって、整流回路12は、基準電圧生成部RGEN1をダイオードD10、D20で共有したときにも、交流信号を適切に受けることができる。なお、信号検波回路DETの構成は、この例に限定されない。例えば、図10に示した信号検波回路DETにおいて、電圧供給部30Aの代わりに、電圧供給部32Aが形成されてもよい。以上、この実施形態においても、図9で説明した実施形態と同様の効果を得ることができる。さらに、この実施形態では、基準電圧が1つの基準電圧生成部RGEN1からダイオードD10、D20の各アノードに供給されるため、基準電圧生成部RGENの数を、図9で説明した実施形態に比べて低減できる。すなわち、この実施形態では、電圧供給部32Aの回路規模を低減できる。図12は、上述した実施形態の基準電圧生成部RGEN1の変形例を示している。上述した実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。この実施形態の基準電圧生成部RGEN1は、nMOSトランジスタMN12およびpMOSトランジスタMP12のサイズゲート幅/ゲート長が可変であることを除いて、図3に示した基準電圧生成部RGEN1と同じである。なお、図12の差動アンプDAMPは、例えば、図3に示した差動アンプDAMPである。したがって、差動アンプDAMPのプラス端子INPおよびマイナス端子INMは、図1の差動アンプDAMPの端子および-端子にそれぞれ対応している。nMOSトランジスタMN12A、MN12B、MN12C、スイッチSW1、SW2、SW3を含むトランジスタ群は、図3に示したnMOSトランジスタMN12に対応する。以下、nMOSトランジスタMN12A、MN12B、MN12Cにより形成されるnMOSトランジスタを、可変nMOSトランジスタMN12とも称する。nMOSトランジスタMN12A、MN12B、MN12Cのソースは、接地電圧0Vに固定され、nMOSトランジスタMN12A、MN12B、MN12Cのドレインは、pMOSトランジスタMP10のドレインに接続されている。なお、nMOSトランジスタMN12A、MN12B、MN12Cのゲートの接続先は、スイッチSW1、SW2、SW3により設定される。スイッチSW1、SW2、SW3は、nMOSトランジスタMN12A、MN12B、MN12Cのゲートを、nMOSトランジスタMN10のゲートまたは接地線のいずれかに接続する。接地線には、接地電圧0Vが供給されている。nMOSトランジスタMN12A、MN12B、MN12Cのうち、ゲートがnMOSトランジスタMN10のゲートに接続されたnMOSトランジスタには、nMOSトランジスタMN10の電流をコピーした電流が流れる。なお、nMOSトランジスタMN12A、MN12B、MN12Cのうち、ゲートが接地線に接続されたnMOSトランジスタには電流は流れない。このように、スイッチSW1、SW2、SW3は、nMOSトランジスタMN10の電流をカレントコピーする可変nMOSトランジスタMN12のサイズゲート幅/ゲート長を可変に設定する。すなわち、スイッチSW1、SW2、SW3は、カレントミラーの比率を調整する。これにより、可変nMOSトランジスタMN12およびpMOSトランジスタMP10には、電流源IS10からnMOSトランジスタMN10に供給される電流を任意の比率でコピーした電流が流れる。すなわち、この実施形態では、カレントミラーの比率をスイッチSW1、SW2、SW3で調整することにより、pMOSトランジスタMP10に流れる電流を調整できる。なお、nMOSトランジスタMN12A、MN12B、MN12Cのサイズゲート幅/ゲート長は、互いに同じでもよいし、異なっていてもよい。また、可変nMOSトランジスタMN12を形成するnMOSトランジスタの数は、3つ以外でもよい。pMOSトランジスタMP12A、MP12B、MP12C、スイッチSW4、SW5、SW6を含むトランジスタ群は、図3に示したpMOSトランジスタMP12に対応する。以下、pMOSトランジスタMP12A、MP12B、MP12Cにより形成されるpMOSトランジスタを、可変pMOSトランジスタMP12とも称する。pMOSトランジスタMP12A、MP12B、MP12Cのソースは、電源に接続され、pMOSトランジスタMP12A、MP12B、MP12Cのドレインは、ダイオードD50のアノードに接続されている。なお、pMOSトランジスタMP12A、MP12B、MP12Cのゲートの接続先は、スイッチSW4、SW5、SW6により設定される。スイッチSW4、SW5、SW6は、pMOSトランジスタMP12A、MP12B、MP12Cのゲートを、pMOSトランジスタMP10のゲートまたは電源のいずれかに接続する。pMOSトランジスタMP12A、MP12B、MP12Cのうち、ゲートがpMOSトランジスタMP10のゲートに接続されたpMOSトランジスタには、pMOSトランジスタMP10の電流をコピーした電流が流れる。なお、pMOSトランジスタMP12A、MP12B、MP12Cのうち、ゲートが電源に接続されたpMOSトランジスタには電流は流れない。このように、スイッチSW4、SW5、SW6は、pMOSトランジスタMP10の電流をカレントコピーする可変pMOSトランジスタMP12のサイズゲート幅/ゲート長を可変に設定する。すなわち、スイッチSW4、SW5、SW6は、カレントミラーの比率を調整する。これにより、可変pMOSトランジスタMP12およびダイオードD50には、pMOSトランジスタMP10に流れる電流を任意の比率でコピーした電流が流れる。この実施形態では、カレントミラーの比率をスイッチSW4、SW5、SW6で調整することにより、ダイオードD50に流れるバイアス電流ICを調整できる。なお、pMOSトランジスタMP12A、MP12B、MP12Cのサイズゲート幅/ゲート長は、互いに同じでもよいし、異なっていてもよい。また、可変pMOSトランジスタMP12を形成するpMOSトランジスタの数は、3つ以外でもよい。このように、この実施形態では、スイッチSW1、SW2、SW3、SW4、SW5、SW6を調整することにより、適切なバイアス電流ICを生成できる。すなわち、スイッチSW1、SW2、SW3、SW4、SW5、SW6は、バイアス電流ICを調整する電流調整部としての機能を有している。この実施形態では、スイッチSW1、SW2、SW3、SW4、SW5、SW6を調整することにより、バイアス電流ICを微小な電流に設定できる。バイアス電流ICを微小な電流に設定することにより、基準電圧ダイオードD10等のアノードのバイアス電圧をダイオードD10等の閾値に近づけることができる。基準電圧は、ダイオードD50のアノードの電圧VDに基づいて生成される。そして、電圧VDは、バイアス電流ICをダイオードD50に流すことにより生成される。したがって、バイアス電流ICが増加することにより、電圧VDが大きくなる。電圧VDが大きくなることにより、基準電圧も大きくなる。このときには、整流回路10のダイオードD10のアノードに閾値以上の基準電圧が印加される。この結果、電流ICとほぼ同じ電流がダイオードD10に流れ、信号検波回路DETの出力端子POUTには、電流ICに相当するオフセット電圧が発生してしまう。このオフセット電圧は、入力信号に依存せず発生し、特に、無信号入力時や入力信号のパワーが小さい場合には、オフセット電圧の影響が顕著になる。この実施形態では、バイアス電流ICを微小な電流に設定することにより、基準電圧を適切に設定できる。図2に示したダイオードD50の電流-電圧特性の一例に示すように、バイアス電流ICを小さくすることにより、電圧VDは小さくなる。基準電圧は、電圧VDとほぼ同じ電圧に設定されるため、バイアス電流ICの調整により任意に設定される。また、電圧VDに基づく基準電圧は、ダイオードD50の特性やカレントミラーのコピー誤差によっても変動する可能性がある。このときにも、この実施形態では、スイッチSW1、SW2、SW3、SW4、SW5、SW6を調整することにより、バイアス電流ICを適切な電流微小な電流に設定できる。なお、基準電圧生成部RGEN1の構成は、この例に限定されない。例えば、可変nMOSトランジスタMN12および可変pMOSトランジスタMP12の一方は、サイズゲート幅/ゲート長が固定でもよい。すなわち、可変nMOSトランジスタMN12の代わりに、図3に示したnMOSトランジスタMN12が形成されてもよい。あるいは、可変pMOSトランジスタMP12の代わりに、図3に示したpMOSトランジスタMP12が形成されてもよい。また、可変nMOSトランジスタMN12および可変pMOSトランジスタMP12は、カレントミラーの比率を調整できればよく、図12に示した構成に限定されない。以上、この実施形態においても、上述した実施形態と同様の効果を得ることができる。さらに、この実施形態では、カレントミラーの比率をスイッチSW1、SW2、SW3、SW4、SW5、SW6で調整することにより、電圧VDを調整できる。これにより、この実施形態では、基準電圧生成部RGEN1等のばらつきにより、ダイオードの電流-電圧特性がばらついたときにも、カレントミラーの比率をスイッチSW1、SW2、SW3、SW4、SW5、SW6で調整することにより、ばらつきの影響を低減できる。したがって、製造ばらつき等により、閾値以上の基準電圧が供給される場合が生じた時でも、電流ICを適切に調整し、閾値以上の基準電圧が発生しないように、つまり、電流ICに相当するオフセット電圧を出力に発生させないようにすることが可能になる。図13は、上述した実施形態の基準電圧生成部RGEN1の別の変形例を示している。上述した実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。この実施形態の基準電圧生成部RGEN1は、ダイオードD51、D52、スイッチSW10、SW11、SW12が図3に示した基準電圧生成部RGEN1に追加されている。基準電圧生成部RGEN1のその他の構成は、図3に示した基準電圧生成部RGEN1と同じである。なお、図13の差動アンプDAMPは、図3に示した差動アンプDAMPである。したがって、差動アンプDAMPのプラス端子INPおよびマイナス端子INMは、図1の差動アンプDAMPの端子および-端子にそれぞれ対応している。ダイオードD50、D51、D52は、差動アンプDAMPのプラス端子INPと接地線との間に並列に配置されている。ダイオードD50、D51、D52のカソードは、接地電圧0Vが供給される接地線に接続されている。そして、ダイオードD50、D51、D52のアノードは、スイッチSW10、SW11、SW12をそれぞれ介して、差動アンプDAMPのプラス端子INPに接続されている。ダイオードD50、D51、D52は、スイッチSW10、SW11、SW12がそれぞれオンしたとき、差動アンプDAMPのプラス端子INPにそれぞれ接続される。以下、ダイオードD50、D51、D52のうち、差動アンプDAMPのプラス端子INPに接続されたダイオードを1つのダイオードとして、ダイオードD5とも称する。スイッチSW10、SW11、SW12は、バイアス電流ICを受けるダイオードD5のサイズを変更するサイズ調整部としての機能を有している。なお、差動アンプDAMPのプラス端子INPと接地線との間に並列に配置されるダイオードの数は、3つ以外でもよい。また、ダイオードD50、D51、D52のサイズは、互いに同じでもよいし、異なっていてもよい。この実施形態では、スイッチSW10、SW11、SW12のオン/オフを制御することにより、バイアス電流ICを受けるダイオードD5のサイズを増減できる。なお、バイアス電流ICを受けるダイオードD5のサイズの増減には、差動アンプDAMPのプラス端子INPに接続されるダイオードダイオードD50、D51、D52の個数の増減も含まれる。ダイオードD5のサイズを変更することにより、ダイオードD5の電流-電圧特性は変化する。ダイオードD5のサイズを整流回路10のダイオードD10のサイズと異ならせることにより、ダイオードD5の電流-電圧特性は、ダイオードD10の電流-電圧特性と異なる特性に変更される。図14は、図13に示したダイオードD5の電流-電圧特性の一例を示している。図の横軸は、ダイオードD5のアノードカソード間の電圧順方向の電圧を示し、縦軸は、ダイオードD5に流れる電流を示している。図の太線は、図13に示したスイッチSW10、SW11、SW12が全てオンしたときの電流-電圧特性に対応している。また、図の細い線は、図13に示したスイッチSW10のみがオンしたときの電流-電圧特性に対応している。すなわち、これは、図2に示した電流-電圧特性に対応している。ダイオードD5のサイズを大きくすることにより、ダイオードD5の電流-電圧特性は、図2に示した電流-電圧特性ダイオードD50や整流回路10のダイオードD10の電流-電圧特性に比べて、急峻に電流が流れるような特性になる。このため、電流ICが流れ始める電圧VDは、ダイオードD5のサイズが大きくなるにしたがい、小さくなる。スイッチSW10のみがオンしたときには、電流ICがダイオードD5に流れ始める電圧は、電圧VD2である。一方、スイッチSW10、SW11、SW12が全てオンしたときダイオードD5のサイズが大きいときには、電流ICがダイオードD5に流れ始める電圧は、電圧VD2より小さい電圧VD1になる。このように、この実施形態では、バイアス電流ICを受けるダイオードD5のサイズを調整することにより、電圧VDを調整できる。したがって、この実施形態では、基準電圧生成部RGEN1のばらつき等による電圧VDの誤差を、ダイオードD5のサイズを調整することにより低減できる。以上、この実施形態においても、上述した実施形態と同様の効果を得ることができる。さらに、この実施形態では、ダイオードD5のサイズを調整することにより、電圧VDを調整できる。これにより、この実施形態では、基準電圧生成部RGEN1等のばらつきにより、ダイオードの電流-電圧特性がばらついたときにも、ダイオードD5のサイズを調整することにより、ばらつきの影響を低減できる。したがって、製造ばらつき等により、閾値以上の基準電圧が供給される場合が生じた時でも、ダイオードD5のサイズを適切に調整し、信号検波回路DETの出力端子POUTにオフセット電圧を発生させないようにすることが可能になる。図15は、上述した実施形態の基準電圧生成部RGEN1の別の変形例を示している。上述した実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。この実施形態の基準電圧生成部RGEN1は、図3に示した抵抗R10、R12の代わりに、可変抵抗R10A、R12Aを有している。基準電圧生成部RGEN1のその他の構成は、図3に示した基準電圧生成部RGEN1と同じである。なお、図15の差動アンプDAMPは、図3に示した差動アンプDAMPである。したがって、差動アンプDAMPのプラス端子INPおよびマイナス端子INMは、図1の差動アンプDAMPの端子および-端子にそれぞれ対応している。可変抵抗R10Aは、一端が差動アンプDAMPの出力端子OUTに接続され、他端がノードNRに接続されている。可変抵抗R12Aは、一端が差動アンプDAMPのマイナス端子INMに接続され、他端がノードNRに接続されている。この実施形態では、可変抵抗R10A、R12Aの抵抗値を調整することにより、用いる変調波信号の信号帯域や周波数が変化したときにも、差動アンプDAMPの出力端子OUTやマイナス端子INMに伝達される信号の周波数成分を適切に除去できる。すなわち、この実施形態では、可変抵抗R10A、R12Aの抵抗値を調整することにより、様々な周波数の変調波信号に対応できる。この実施形態では、変調波信号の信号帯域や周波数に応じて可変抵抗R10Aの抵抗値を調整することにより、差動アンプDAMPのnMOSトランジスタMN20およびpMOSトランジスタMP22等に耐圧以上の電圧が印加されることを防止できる。また、この実施形態では、変調波信号の信号帯域や周波数に応じて可変抵抗R12Aの抵抗値を調整することにより、差動アンプDAMPのプラス端子INPの電圧VDとマイナス端子INMの電圧とが耐圧以上の電圧が印加されることを防止しつつ、ほぼ同じ電圧になるようにフィードバックをかけることができる。この実施形態では、差動アンプDAMPのpMOSトランジスタMP18等に耐圧以上の電圧が印加されることを防止できる。なお、基準電圧生成部RGENの構成は、この例に限定されない。例えば、差動アンプDAMPのマイナス端子INMは、差動アンプDAMPの出力端子OUTに可変抵抗R10A、R12Aを介さずに接続されてもよい。すなわち、図15に示した基準電圧生成部RGEN1から可変抵抗R12Aが省かれ、差動アンプDAMPのマイナス端子INMが差動アンプDAMPの出力端子OUTに接続されてもよい。あるいは、差動アンプDAMPのマイナス端子INMは、差動アンプDAMPの出力端子OUTに可変抵抗R10Aを介さずに接続されてもよい。可変抵抗R12Aの一端は、ノードNRに接続されずに、差動アンプDAMPの出力端子OUTに接続されてもよい。以上、この実施形態においても、上述した実施形態と同様の効果を得ることができる。さらに、この実施形態では、可変抵抗R10A、R12Aの抵抗値を調整することにより、変調波信号の信号帯域や周波数に応じて、耐圧以上の電圧が印加されることを防止することが可能になる。図16は、上述した実施形態の基準電圧生成部RGEN1の別の変形例を示している。上述した実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。この実施形態の基準電圧生成部RGEN1は、可変キャパシタCV10、CV20が図3に示した基準電圧生成部RGEN1に追加されている。基準電圧生成部RGEN1のその他の構成は、図3に示した基準電圧生成部RGEN1と同じである。なお、図16の差動アンプDAMPは、図3に示した差動アンプDAMPである。したがって、差動アンプDAMPのプラス端子INPおよびマイナス端子INMは、図1の差動アンプDAMPの端子および-端子にそれぞれ対応している。可変キャパシタCV10は、一端が差動アンプDAMPの出力端子OUTに接続され、他端が接地電圧0Vに固定されている。可変キャパシタCV20は、一端が差動アンプDAMPのマイナス端子INMに接続され、他端が接地電圧0Vに固定されている。可変キャパシタCV10、CV20は、低周波ベースバンド成分エンベローブ信号の周波数成分をさらにフィルタリングするためのキャパシタである。ここで、例えば、20MHzの低周波ベースバンド成分エンベローブ信号がミキシングされた変調波信号が信号検波回路DETに入力されたときを考える。差動アンプDAMPの出力容量が1pFで、抵抗R10が8kΩのとき、出力端子OUTの電圧変動をノードNI12の電圧振幅の約1/100にフィルタリングするためには、可変キャパシタCV10を約100pFに設定する。また、差動アンプDAMPの入力容量が1pFで、抵抗R12が80kΩのとき、マイナス端子INMの電圧変動をノードNI12の電圧振幅の約1/100にフィルタリングするためには、可変キャパシタCV20を約9pFに設定する。このように、この実施形態では、差動アンプDAMPの出力端子OUTやマイナス端子INMに伝達される信号の周波数成分を効果的に除去できる。したがって、この実施形態では、可変キャパシタCV10、CV20の容量値を調整することにより、変調波信号の信号帯域や周波数が変化したときにも、差動アンプDAMPの出力端子OUTやマイナス端子INMに伝達される信号の周波数成分を適切に除去できる。すなわち、この実施形態では、可変キャパシタCV10、CV20の容量値を調整することにより、様々な周波数の変調波信号に対応できる。この実施形態では、変調波信号の信号帯域や周波数に応じて可変キャパシタCV10の容量値を調整することにより、差動アンプDAMPのnMOSトランジスタMN20およびpMOSトランジスタMP22等に耐圧以上の電圧が印加されることを防止できる。また、この実施形態では、変調波信号の信号帯域や周波数に応じて可変キャパシタCV20の容量値を調整することにより、差動アンプDAMPのプラス端子INPの電圧VDとマイナス端子INMの電圧とが耐圧以上の電圧が印加されることを防止しつつ、ほぼ同じ電圧になるようにフィードバックをかけることができる。この実施形態では、差動アンプDAMPのpMOSトランジスタMP18等に耐圧以上の電圧が印加されることを防止できる。なお、基準電圧生成部RGENの構成は、この例に限定されない。例えば、差動アンプDAMPのマイナス端子INMは、差動アンプDAMPの出力端子OUTに抵抗R10、R12を介さずに接続されてもよい。すなわち、図16に示した基準電圧生成部RGEN1から抵抗R12が省かれ、差動アンプDAMPのマイナス端子INMが差動アンプDAMPの出力端子OUTに接続されてもよい。このときには、可変キャパシタCV10、CV20の一方は、省かれてもよい。以上、この実施形態においても、上述した実施形態と同様の効果を得ることができる。さらに、この実施形態では、基準電圧生成部RGEN1は、可変キャパシタCV10、CV20を有しているため、低周波ベースバンド成分エンベローブ信号の周波数成分を効果的にフィルタリングできる。また、この実施形態では、可変キャパシタCV10、CV20の容量値を調整することにより、変調波信号の信号帯域や周波数に応じて、耐圧以上の電圧が印加されることを防止することが可能になる。図17は、上述した実施形態の信号検波回路DETが搭載される無線装置SYSの一例を示している。無線装置SYSは、例えば、無線送信端末である。無線装置SYSは、ベースバンドプロセッサ100、RFトランスミッタ110、パワーアンプ120を有している。RFトランスミッタ110は、ベースバンドプロセッサ100からの信号をRF信号に変換する。これにより、RF周波数の搬送波に低周波ベースバンド成分エンベローブ信号がミキシングされた変調波信号が生成される。パワーアンプ120は、RFトランスミッタからのRF信号を増幅する。パワーアンプ120で増幅されたRF信号は、アンテナを介して送信される。パワーアンプ120から出力される変調波信号は、微小な振幅から大振幅まで大きく変動する信号である。また、パワーアンプ120は、信号検波回路DETを有している。パワーアンプ120から出力される変調波信号のパワー送信電力は、ゲイン調整等を実施するために、信号検波回路DETでモニタされる。信号検波回路DETの入力端子PIN10、PIN20には、パワーアンプ120の出力信号変調波信号が入力される。そして、信号検波回路DETは、パワーアンプ120の出力信号変調波信号を検知し、検知結果端子POUTの電圧をベースバンドプロセッサ100にフィードバックする。このフィードバックにより、パワーアンプ120の出力信号のパワーは、所定のパワーに制御される。なお、無線装置SYSの構成は、この例に限定されない。例えば、信号検波回路DETは、パワーアンプ120の外部に設けられてもよい。あるいは、無線装置SYSは、パワーアンプ120の出力端にカプラを有してもよい。すなわち、信号検波回路DETは、パワーアンプ120の出力を、カプラを介して受けてもよい。以上の詳細な説明により、実施形態の特徴点および利点は明らかになるであろう。これは、特許請求の範囲がその精神および権利範囲を逸脱しない範囲で前述のような実施形態の特徴点および利点にまで及ぶことを意図するものである。また、当該技術分野において通常の知識を有する者であれば、あらゆる改良および変更に容易に想到できるはずであり、発明性を有する実施形態の範囲を前述したものに限定する意図はなく、実施形態に開示された範囲に含まれる適当な改良物および均等物に拠ることも可能である。