"1つの入力端子と2つの出力端子及び1つの帰還端子を有して前記入力端子に供給される入力周波数信号に対して前記帰還端子に供給される帰還信号を負帰還して得られる帰還処理信号の同相信号若しくは逆相信号を前記2つの出力端子の各々において出力する電力分配負帰還回路と、前記出力端子の一方の出力の所定周波数帯域を除く残余の成分のみを中継する選択的中継回路と、前記出力端子の他方の出力のその少なくとも実数成分を中継する実数成分中継回路と、前記選択的中継回路の中継出力と前記実数成分回路の中継出力との差若しくは和信号を前記帰還端子に前記帰還信号として中継する帰還回路と、からなることを特徴とする複合負帰還型周波数選択出力回路。前記電力分配負帰還回路は、第1及び第2トランジスタを含む差動対増幅回路からなり、前記第1及び第2トランジスタの制御端子の一方及び他方をそれぞれ前記入力端子及び前記帰還端子とし、前記第1及び第2トランジスタの共通接続端子以外の2つの電流路形成端子を前記2つの出力端子とする、ことを特徴とする請求項1記載の複合負帰還型周波数選択出力回路。前記電力分配負帰還回路は、前記入力端子及び前記帰還端子としての正入力端及び負入力端を有して前記正及び負入力端各々への2つの入力信号の差信号を出力する前段部と、前記前段部の差信号出力の同相信号及び逆相信号をその2つの出力端の各々において生成する後段部と、を含み、前記後段部の前記2つの出力端を前記2つの出力端子とする二段増幅回路からなることを特徴とする請求項1記載の複合負帰還型周波数選択出力回路。前記電力分配負帰還回路は、前記入力端子及び前記帰還端子としての正入力端及び負入力端を有して前記正及び負入力端各々への2つの入力信号の差信号を出力する前段部と、前記前段部の差信号出力を入力としてこれによって励磁される1次巻線及び中点が基準電位に接続されて前記1次巻線への入力信号の同相信号及び逆相信号をその2つの出力端において出力する2次巻線からなるトランス回路と、からなり、前記2次巻線の2つの出力端を前記2つの出力端子とする増幅トランス回路からなることを特徴とする請求項1記載の複合負帰還型周波数選択出力回路。前記電力分配負帰還回路は、各々の中点が基準電位に接続されている1次及び2次巻線を含むトランス回路からなり、前記1次巻線の両端が各々前記入力端子及び前記帰還端子とされ、前記2次巻線の両端が各々前記2つの出力端子とされていることを特徴とする請求項1記載の複合負帰還型周波数選択出力回路。前記電力分配負帰還回路は、少なくとも5つの遅延素子からなりかつ2つの入力端及び2つの出力端を有する四端子網からなり、前記2つの入力端が前記入力端子及び前記帰還端子とされ、前記2つの出力端が前記2つの出力端子とされていることを特徴とする請求項1記載の複合負帰還型周波数選択出力回路。前記電力分配負帰還回路は、前記入力端子に接続された非反転入力端子と、前記帰還端子に接続された反転入力端子と、前記出力端子の一方に接続された第1出力端とを有する第1演算増幅器と、前記入力端子に接続された反転入力端子、前記帰還端子に接続された非反転入力端子と、前記出力端子の他方に接続された第2出力端とを有する第2演算増幅器と、を有することを特徴とする請求項1記載の複合負帰還型周波数選択出力回路。前記選択的中継回路は、反共振特性を有する反共振回路、又は帯域通過若しくは帯域阻止フィルタを含むことを特徴とする請求項1記載の複合負帰還型周波数選択出力回路。前記実数成分中継回路は、純抵抗回路からなることを特徴とする請求項1記載の複合負帰還型周波数選択出力回路。前記実数成分中継回路は、周波数特性を有して虚数成分も中継することを特徴とする請求項1記載の複合負帰還型周波数選択出力回路。前記実数成分中継回路は、可変ゲインを有することを特徴とする請求項1記載の複合負帰還型周波数選択出力回路。前記帰還回路は、位相特性を有することを特徴とすることを特徴とする請求項1記載の複合負帰還型周波数選択出力回路。請求項1乃至12のいずれか1つに記載の複合負帰還型周波数選択出力回路と、前記電力分配負帰還型周波数選択出力回路の前記2つの出力端子から出力される信号のいずれか一方を、前記入力周波数信号として帰還せしめる正帰還路と、からなることを特徴とする発振回路。前記正帰還路は、位相シフト特性を有することを特徴とする請求項13に記載の発振回路。本発明は、無負荷状態における共振先鋭度Q値を劣化させることなく出力する共振回路とそれを用いた発振回路を提供することを目的とする。本発明に係る複合負帰還型周波数選択出力回路は、1つの入力端子と2つの出力端子及び1つの帰還端子を有して前記入力端子に供給される入力周波数信号に対して前記帰還端子に供給される帰還信号を負帰還して得られる帰還処理信号の同相信号若しくは逆相信号を前記2つの出力端子の各々において出力する電力分配負帰還回路と、前記出力端子の一方の出力の所定周波数帯域を除く残余の成分のみを中継する選択的中継回路と、前記出力端子の他方の出力をその少なくとも実数成分を中継する実数成分中継回路と、前記選択的中継回路の中継出力と前記実数成分回路の中継出力との差若しくは和信号を前記帰還端子に前記帰還信号として中継する帰還回路と、からなることを特徴とする。本発明に係る発振回路は、上述の複合負帰還型周波数選択出力回路と、電力分配負帰還型周波数選択出力回路の2つの出力端子から出力される信号のいずれか一方を、前記入力周波数信号として帰還せしめる正帰還路と、からなる。本発明の複合負帰還型周波数選択出力回路によれば、無負荷時における実効的な共振先鋭度Q値が高い出力信号を得ることができる。本発明の発振回路によれば、複合負帰還型周波数選択出力回路の利点を維持しつつ、正帰還回路の帰還度を調節することによって、発振周波数及び発振出力の尖鋭度を向上せしめることができる。図1において、複合負帰還型周波数選択出力回路1は、基準端子2、入力端子3、及び出力端子4、5を有する。電力分配負帰還回路23は、入力端子T11及び帰還端子T12、同相出力端子T31及び逆相出力端子T32、第1電力分配回路6、第1増幅演算回路7、第2電力分配回路16、第2演算増幅回路8を有する。電力分配負帰還回路23の入力端子T11は、入力端子3を介して、例えば、標準信号発生器図示せずに接続されている。標準信号発生器は、例えば、出力が一定に維持され、かつ、周波数fが、例えば、10MHzを中心として可変である入力周波数信号を生成する装置である。標準信号発生器からの入力周波数信号が電力分配負帰還回路23の入力端子T11に印加される。電力分配負帰還回路23の帰還端子T12には、第1アナログ加算回路13からの帰還信号が印加される。第1電力分配回路6は、入力端子T11に接続された入力端子T6‐1並びに入力端子T6‐1に接続された第1及び第2の出力端子T6‐2、T6‐3を有する。第1電力分配回路6においては、入力端子T6‐1に入力された入力信号が、その信号レベル及び位相を保持したまま、第1及び第2の出力端子T6‐2、T6‐3に分配出力される。ここで、分配出力される信号レベルをe0とする。第5電力分配回路16は、帰還端子T12に接続された入力端子T16‐1並びに第1及び第2の出力端子T16‐2、T16‐3を有する。第5電力分配回路16においては、入力端子T16‐1に入力された入力信号が、その信号レベル及び位相を保持したまま、第1及び第2の出力端子T16‐2、T16‐3に分配出力される。ここで、分配出力される信号レベルをe3とする。第1増幅演算回路7は、同相入力端子T7‐1、逆相入力端子T7‐2、及び正相出力端子T7‐3を有する。同相入力端子T7‐1は第1電力分配回路6の第1の出力端子T6‐2に接続されている。逆相入力端子T7‐2は第5電力分配回路16の第1の出力端子T16‐2に接続されている。第1増幅演算回路7は、同相入力端子T7‐1に供給される入力信号に対して位相を保持し且つその入力信号レベルを増幅率μa1で増幅する位相非反転回路と、逆相入力端子T7‐2に供給される入力信号に対して位相を反転させ且つその入力信号レベルを増幅率μb1で増幅する位相反転回路と、位相非反転回路及び位相反転回路からの出力信号をアナログ的に加算するアナログ加算回路とから構成される。尚、位相反転回路の増幅率μa1と、位相非反転回路の増幅率μb1とは、実質的に等しく設定され得るし、異なる増幅率を有し得る。μa1及びμb1を、共振器回路11の端子T11‐1に供給された信号レベルe1と、第1増幅演算回路7の同相入力端子T7‐1に供給された信号レベルe0との比として、第1差動入力増幅回路7の増幅率μ1とする。第2差動入力増幅回路8は、同相入力端子T8‐1、逆相入力端子T8‐2、及び正相出力端子T8‐3を有する。同相入力端子T8‐1は第2電力分配回路16の第2の出力端子T16‐3に接続され、逆相入力端子T8‐2は第1電力分配回路6の第2の出力端子T6‐3に接続されている。第2差動入力増幅回路8は、同相入力端子T8‐1に供給される入力信号に対して位相を保持し且つその入力信号レベルを増幅率μa2で増幅する位相非反転回路と、逆相入力端子T8‐2に供給される入力信号に対して位相を反転させ且つその入力信号レベルを増幅率μb2で増幅する位相反転回路と、位相非反転回路及び位相反転回路からの出力信号をアナログ的に加算するアナログ加算回路とから構成される。位相反転回路の増幅率μa2と、位相非反転回路の増幅率μb2とは、実質的に等しく設定され得るし、異なる増幅率を有し得る。μa2及びμb2を、補償回路12の一方の端子T12‐1に供給された信号レベルe2と、第2差動入力増幅回路8の逆相入力端子T8‐2に供給された信号レベルe0の位相を反転した信号レベルとの比として、第2差動入力増幅回路8の増幅率μ2とする。第2電力分配回路9は、入力端子T9-1および第1及び第2の出力端子T9‐2、T9-3を有する。入力端子T9-1は電力分配負帰還回路23の同相出力端子T31に接続されている。第1の出力端子T9‐2は端子T41を介して共振回路11の端子T11‐1に接続されている。第2の出力端子T9-3は第1出力端子4に接続されている。第2電力分配回路9は、入力端子T9-1に入力された入力信号を、その信号レベル及び位相を保持したまま、第1及び第2の出力端子T9‐2、T9-3に分配出力する。第3電力分配回路10は、入力端子T10-1、第1の出力端子T10‐2、及び第2の出力端子T10-3を有する。入力端子T10-1は電力分配負帰還回路23の逆相出力端子T32に接続されている。第1の出力端子T10-2は補償回路12の端子T12‐1に接続されている。第2の出力端子T10‐3は第2出力端子5に接続されている。第3電力分配回路10は、入力端子T10-1に入力された入力信号を、その信号レベル及び位相を保持したまま、第1及び第2の出力端子T10‐2、T10-3に分配出力する。電力分配負帰還回路23において、入力端子3から供給される入力周波数信号が同相入力端子T11から入力され、第1アナログ加算回路13から帰還された帰還信号が逆相入力端子T12から入力される。入力周波数信号と同位相である信号が同相出力端子T31において出力され、入力周波数信号に対して逆位相である信号が逆相出力端子T32において出力される。共振器回路11は、端子T11‐1及び端子T11-2を有し、それら端子間に並列接続されたコイルL、コンデンサC、及び抵抗Rpとからなる並列共振回路である。共振器回路11は、反共振周波数fpにおいてその出力が減衰するNull特性を有する。よって、反共振周波数fp近傍の帯域において減衰された共振出力が端子T11-2から第1アナログ加算回路13へ出力される。補償回路12は、端子T12‐1及びT12‐2を有し、それら端子間に接続された抵抗R2を有する純抵抗回路である。補償回路12において、端子T12‐1に供給された入力信号は、抵抗R2を介して、その信号レベルが減衰されて、端子T12‐2から第1アナログ加算回路13へ出力される。第1アナログ加算回路13は、第1の入力端子T13‐1、第2の入力端子T13‐2、及び出力端子T13‐3を有する。第1の入力端子T13‐1は共振器回路11の端子T11-2に接続されている。第2の入力端子T13‐2は補償回路12の端子T12-2に接続されている。第1アナログ加算回路13においては、第1の入力端子T13‐1と第2の入力端子T13‐2とに供給された信号をアナログ的に加算して、その和を、出力端子T13‐3を介して、端子T61に出力する。第1アナログ加算回路13の3つの端子、T13‐1、T13‐2、T13‐3の接続点を、第1仮想アナログ加算点17と称する。第1アナログ加算回路13の第1仮想アナログ加算点17と出力端子T13‐3との間のレベル降下は無視できるほど小さい。第1仮想アナログ加算点17での信号レベルをe3とする。第4電力分配回路14は、入力端子T14‐1および第1及び第2の出力端子T14‐2、T14‐3を有する。入力端子T14‐1は端子T61を介して第1アナログ加算回路13の出力端子T13‐3に接続されている。第1の出力端子T14‐2は第1等価負荷回路15の入力端子T15-1に接続されている。第2の出力端子T14‐3は端子T72を介して電力分配負帰還回路23の帰還端子T12に接続されている。第4電力分配回路14において、入力端子T14‐1に供給された信号は、第1の出力端子T14‐2及び第2の出力端子T14‐3に各々出力される。第1等価負荷回路15は、入力端子T15-1及び出力端子T15-2と、これら端子の間に接続された抵抗R3と、を含む純抵抗回路である。入力端子T15-1は、第4電力分配回路14の第1の出力端子T14‐2に接続されている。出力端子T15-2は、基準端子2に接続されている。図2を用いて、図1の複合負帰還型周波数選択出力回路1の作用について説明する。図2のシミュレーション結果は、図1の入力端子3に印加される入力周波数信号の電圧を1μVに設定して、その周波数を9900000Hzから10100000Hzに掃引することによって得られた。第1増幅演算回路7の増幅率μ1、第2演算増幅回路8の増幅率μ2、共振器回路11、補償回路12、及び第1等価負荷回路15の回路定数は、表1に示すように設定した。図2の横軸は、図1の入力端子3に印加される入力周波数信号の周波数Hzであり、縦軸は第1増幅演算回路7の正相出力端子T7-3、すなわち、第1出力端子4に生ずる電圧の絶対値ボルト:Vである。図2に示すように、第1等価負荷回路15の抵抗値R3を800Ωから1000Ωまで、20Ωステップで変化させたところ、特定の抵抗値R3において第1出力端子4に生ずる電圧が周波数に依存してピークを示す、すなわち、共振現象が現れる結果が得られた。特に、曲線Aは、R3=900Ωの場合、曲線Bは、920Ωの場合である。実効Q値をピーク電圧値と、ピーク電圧値を2の平方根で割った値になる周波数間隔と、から算出した。その結果、曲線Aの場合における実効Q値は、約500であり、かかる値は、共振器回路11を構成するコイルのQ値の約50倍である。よって、複合負帰還型周波数選択出力回路1を用いることによって、共振器回路11自体のQ値無負荷時のQ値=10を、約50倍にまで大きくすることができる。尚、第2出力端子5に発現する電圧の絶対値は第1出力端子4と実質的に同一の電圧である。図3を用いて、図1の複合負帰還型周波数選択出力回路1のさらなる作用について説明する。図3のシミュレーション結果は、図2の数値シミュレーションと同じ設定で得られた。図3の横軸は、図1の入力端子3に印加される入力周波数信号の周波数Hzである。縦軸は図1の入力端子3に印加される入力周波数信号の位相値を基準にした場合の第1出力端子4に生ずる出力信号の位相値°である。第1出力端子4に生ずる出力信号の位相値が0であるとき、第1出力端子4に生ずる出力信号の位相値と入力周波数信号の位相値とが同相であることを意味する。図2に示すように、第1等価負荷回路15の抵抗値R3を800Ωから1000Ωまで、20Ωステップで変化させたところ、幾つか特徴的な現象が発現している。第1に、入力端子3への入力周波数信号の位相を一定とし、R3の値を800Ωから1000Ωまで20Ωステップで変化させた場合、第1出力端子4に生ずる出力信号は、共振器回路11の反共振周波数fpにおいて、0及び-180°の2つの値を呈する。第2に、図示はしていないが、第1と同様に、第2出力端子5の位相も、R3の値を変化させることによって、-180°及び0°の2つの値を呈する。第3に、位相の変化を周波数の変化で割り算した傾きは、この抵抗値R3の値によって、逆転する。第4に、第1出力端子4と第2出力端子5とにおいては、互いに逆相、即ち、互いに位相反転関係にある2つの出力が得られる。第5に、入力端子3に供給される入力周波数信号の位相は抵抗値R3の値によって制御され得る。尚、上記した第1及び第4の現象は、第1等価負荷回路15の抵抗値R3の値を固定し、補償回路12の抵抗値R2の値を変化させた場合であっても発現する。図2及び図3に示した複合負帰還型周波数選択出力回路1の動作原理を、数式を用いて説明する。図1の複合負帰還型周波数選択出力回路1の第1増幅演算回路7の同相入力端子T7‐1における電圧e0に対する第1増幅演算回路7の同相出力端子T7‐3における電圧e1の比は、数式1によって与えられる。ここで、μ1及びμ2は、それぞれ第1増幅演算回路7及び第2演算増幅回路8による増幅率である。yr、y2、y3は、それぞれ、共振器回路11の伝達アドミタンス、補償回路12の伝達アドミタンス、第1等価負荷回路15のアドミタンスである。数式1を構成する全ての変数は、残留インダクタンス、浮遊容量、及び走行時間等により、純実数ではなく、一般には複素数であるが、ここでは、共振器回路11の伝達アドミタンスyr以外は、純実数として説明する。数式1において、共振器回路11の伝達アドミタンスyrが分母に現われているので、アドミタンスを反転する効果が発現する。すなわち、イミタンスを反転するジャイレータ効果が発現する。従って、共振器回路11の反共振特性は、共振特性に反転される。共振器回路11の伝達アドミタンスyrは、一般的に、次式で表せる。ここで、Reyr、Imyrは、それぞれ伝達アドミッタンスの実数成分及び虚数成分である。図1に示した共振器回路11の場合、Reyrは、抵抗Rpの逆数である。Imyrは、コイルのインダクタンス値Lとコンデンサの容量値Cとの並列回路が呈するサセプタンス値であり、インダクタンス値Lと容量値Cとから算出される反共振周波数fpで、0零を呈する。また、図1に示した補償回路12の伝達アドミタンスは、R2を純抵抗としてあるので、y2は正の実数である。更に、図1に示した第1等価負荷回路15のアドミタンスは、R3を純抵抗としてあるので、y3は正の実数である。以上を整理すると、数式1の右辺の第3項の分子は、このシミュレーションでは、μ1=μ2としてあるので、常に正の値を取る。一方、分母は、反共振周波数では虚数成分Imyrはゼロであるので、これを除けば、残りは実数成分のみとなる。ここで、数式1の右辺の第3項の分母の中のy2を含む項に-マイナス記号が付いていることに着目する。このことは、複素成分から虚数成分を除いた残りの実数成分の値が、μと、y2と、y3と、の相対関係で、負、零、正の、値を取り得ることを意味する。このことは、R3を変化させることによって図2に示すように実効Q値が改善され且つ、図3に示すように位相が反転されることを示している。振幅特性及び位相特性の双方の特性は、共振器回路11の損失成分Reyrに対して、増幅率μ1及びμ2、補償回路の損失成分y2、並びに、第1等価負荷回路15の損失成分y3によって支配される。ここで、共振器回路11の伝達アドミタンスyr、補償回路12の伝達アドミタンスy2、及び、等価負荷回路15のアドミタンスy3の属性についてより詳細に説明する。複合負帰還型周波数選択回路1の状態式は、数式1で表されるが、共振器回路11の伝達アドミタンスyr、補償回路12の伝達アドミタンスy2、及び、等価負荷回路15のアドミタンスy3は、全て複素数である。また、増幅器には入出力間に位相遅れがあるので、増幅率も複素数である。更に、これら複素数は、回路実装時に避けられない浮遊容量や残留インダクタンス等を含む。ここで、数式1のyrを含む分母において、yrと、複素数であり且つ増幅率に依存する係数を含むy2及びy3とが加減算のみで現われていることに着目する。ここで、μ1とμ2とは、等しいとして、分母の第4項を零として説明をする。増幅率に依存した係数の演算を実行した結果を、改めて、y2及びy3と見なすと、yr、y2、及びy3は、全て複素数である。ここで、複素数であるyr、y2、及びy3と、それぞれの実数部及び虚数部と、の加減算を実行すると、Reyr-Rey2Rey3及びImyr-Imy2Imy3という数式が得られる。第1に実数成分損失成分の和について説明する。Reyr-Rey2Rey3の第1項は共振器回路11のコンダクタンス成分であり且つ抵抗成分Rpの逆数である。その第2項は補償回路12のコンダクタンス成分であり、補償抵抗成分R2の逆数である。その第3項は等価負荷回路15のコンダクタンス成分であり、抵抗成分R3の逆数である。Rey2にマイナス符号が付いているので、Reyr-Rey2Rey3の値は、負、零、正の値を取り得る。このことにより、実効Q値を大幅に制御することが可能になる。更に、実効Q値を大幅に制御する別な方法が存在する。即ち、y2及びy3には、陰に増幅率を含んでいるので、2つの増幅率を変えても、同様に可能である。第2に虚数成分の和について説明する。Imyr-Imy2Imy3の第1項は、共振器回路11のコイルLとコンデンサCの並列回路の呈するサセプタンス成分である。第2項の補償回路12のサセプタンス成分と、第3項の等価負荷回路15のサセプタンス成分と、は共に零としてある。かかる成分を零とすることによって、2つのサセプタンス成分を、第1項の共振器回路11の呈するサセプタンス成分に組み入れることができる。従って、例えば、第3項の等価負荷回路にリアクタンス成分を配置し、この値を変化させることにより、共振器回路11の回路素子の等価定数を変えなくとも、共振器回路11の等価定数を変えることと等価になり、反並列共振周波数を調整可能とする。y2及びy3の抵抗R以外のリアクタンス素子虚数成分を変化させた場合には、反並列共振周波数が変化するのみであって、図2及び図3に示された特性を呈し得ない。図2及び図3に示された特性を呈し得るのは、y2及びy3のリアクタンス素子虚数成分以外の抵抗成分実数成分を変化させた場合である。従って、y2及びy3を純実数に設定することによって、図1に示した複合負帰還型周波数選択出力回路1の実効Q値が高められる。図4a乃至eを用いて、図1に示す電力分配負帰還回路23の変形例について、説明する。端子記号は、図1の端子記号と対応している。図4aに示すように、図1に示した電力分配負帰還回路23は、トランジスタQ1及びトランジスタQ2を有する差動対増幅回路によって構成することもできる。トランジスタQ1及びQ2のベースはそれぞれ同相入力端子T11及び逆相入力端子T12に接続されている。トランジスタQ1及びQ2のエミッタは共通抵抗Reを介して基準端子2に接続されている。トランジスタQ1及びQ2のコレクタはそれぞれ逆相出力信号T32及び同相出力端子T31に接続されている。図4aに示す電力分配負帰還回路23において、同相入力端子T11から供給された信号と同相の信号が、トランジスタQ2のコレクタにおいてに生成され、この信号が同相出力信号T31において出力される。また、同相入力端子T11から供給された信号と逆相の信号がトランジスタQ1のコレクタにおいて生成され、この信号が逆相出力端子T32において出力される。尚、当該差動対増幅回路は、バイポーラートランジスタによって構成されており、直流バイアス抵抗、DCカットコンデンサ等は省略して説明した。図4aに示す電力分配負帰還回路23とした場合、T11に供給される入力信号はトランジスタQ1、Q2を介して、T31の同相信号及びT32の逆相信号を出力する。更に、T12の帰還端子への入力である帰還信号はトランジスタQ1、Q2を介して、T31の同相信号及びT32の逆相信号に対して負帰還している。図4bに示すように、電力分配負帰還回路23は、トランジスタQ1を有する前段部とトランジスタQ2を有する後段部とから構成することもできる。前段部において、トランジスタQ1のベースは逆相入力端子T12に接続されている。トランジスタQ1のエミッタは抵抗Re1を介して基準端子2に接続されている。トランジスタQ1のコレクタは同相入力端子T11及びトランジスタQ2のベースに接続されている。後段部において、トランジスタQ2のベースは同相入力端子T11及びトランジスタQ1のコレクタに接続されている。トランジスタQ2のエミッタは抵抗Re2を介して基準端子2及び同相出力端子T31に接続されている。トランジスタQ2のコレクタは逆相出力端子T32に接続されている。前段部において、逆相入力端子T12における入力信号がトランジスタQ1のベースに供給されて、逆相入力端子T12における入力信号に対して増幅され且つ位相反転された信号がトランジスタQ1のコレクタに生成される。トランジスタQ1のコレクタに生成された信号と、同相入力端子T11における入力信号とがA点においてアナログ的に加算される。後段部において、当該加算信号がトランジスタQ2のベースに印加されて、トランジスタQ2のエミッタ及びコレクタにそれぞれ同相出力信号と逆相出力信号が生成され、同相出力端子T31及び逆相出力端子T32にそれぞれ出力される。従って、図4bに示すように、電力分配負帰還回路23を構成した場合は、図1に示す複合負帰還型周波数選択出力回路1において、T11への入力である入力信号はA点及びトランジスタQ2を介して、T31の同相信号及びT32の逆相信号を出力する。更に、T12の帰還端子への入力である帰還信号はトランジスタQ1、Q2を介して、T31の同相信号及びT32の逆相信号に対して負帰還している。即ち、複合負帰還回路を構成する。また、図4bに示す電力分配負帰還回路23は、差動入力差動出力回路と入出力間で位相反転のない増幅回路との組み合わせと見なすこともできる。図4cに示すように、電力分配負帰還回路23を構成した場合、トランジスタQ1のベースは、逆相入力端子T12に接続されている。トランジスタQ1のコレクタは、同相入力端子T11、抵抗Rc、ヤーマントランスTYの1次側の正極入力端子に接続されている。ヤーマントランスTYの1次側の負極入力端子は基準端子2に接続されている。ヤーマントランスTYの2次側の正及び負極入力端子は同相出力端子T31及び逆相出力端子T32にそれぞれ接続されている。同相入力端子T11からの信号は、ヤーマントランスTYの一次側の正極入力端子であるA点に供給される。逆相入力端子T12からトランジスタQ1のベースに供給された信号に応じて増幅され且つ位相反転されてA点に供給される。かかる2つの信号は、A点でアナログ的に加算され、ヤーマントランスTYの1次側の正極入力端子に供給されて、ヤーマントランスTYの2次側の正及び負極出力端子から同相出力端子T31及び逆相出力端子T32に出力される。トランス記号の中のは、正極側を示す。ヤーマントランスTYの2次側の中間の端子は、基準端子2に接続されている。図4c示す変形回路は、第1負帰還電流路ループ70と、第2負帰還電流路ループ80と、にのみ、増幅機能を配置する場合に利用しても良い。従って、図4cに示すように、電力分配負帰還回路23を構成した場合は、図1に示す複合負帰還型周波数選択出力回路1のT11への入力である入力信号がA点を介して、ヤーマントランスTYの一次側入力端しに供給されて、同二次側出力端子からT31の同相信号及びT32の逆相信号が出力される。更に、T12の帰還端子への入力である帰還信号はトランジスタQ1により位相反転されてA点に供給されることにより、T31の同相信号及びT32の逆相信号が負帰還される。図4dに示す電力分配負帰還回路23の変形回路においては、トランスTの1次側巻線は、正極入力端子、1次側中間タップ及び負極入力端子を有する。トランスの2次側巻線は、正極出力端子、2次側中間タップ及び負極出力端子を有する。かかる回路は、1次側巻線及び2次側巻線の双方に中間タップを有する6端子構成のトランスによって構成されている。図4dのトランス記号の中のは、正極側を示す。図4dに示す変形回路は、同相入力端子T11から供給された信号をトランスの1次側の正極入力端子に出力し、逆相入力端子T12から供給された信号をトランスの2次側の負極入力端子に出力する。トランスの2次側の正極出力端子からの信号は同相出力端子T31に出力され、トランスの2次側巻線の負極出力端子からの信号は逆相出力端子T32に出力される。図4dに示す変形回路は、互いに近接配置された複数のλ/2等のストリップライン共振回路を結合することによっても形成され得る。図4dに示す電力分配負帰還回路23において、図1に示す複合負帰還型周波数選択出力回路1のT11への入力である入力信号は、トランスTを介してT31において同相信号及びT32において逆相信号を出力する。トランスTを介してT31における同相信号及びT32における逆相信号が負帰還されて、帰還端子T12において帰還信号として入力される。図4dに示す電力分配負帰還回路23は、差動入力差動出力回路であって、増幅機能を有していない。必要であれば、第1負帰還電流路70或は第2負帰還電流路80内の所定の場所、例えば、負帰還電流路60に増幅機能を有する回路を配置すればよい。図4eに示す電力分配帰還回路23の変形回路は、その1次側に正極入力端子T11及び負極入力端子T12を有し、その2次側に正極出力端子T31及び負極出力端子T32を有する。正極入力端子T11及び正極出力端子T31の間には、直列に接続されたマイクロストリップライン共振回路a、bが接続されている。負極入力端子T12及び負極出力端子T32の間には、直列に接続されたマイクロストリップライン共振回路d、eが接続されている。マイクロストリップライン共振回路a、bの中点と、マイクロストリップライン共振回路d、eの中点と、の間には、マイクロストリップライン共振回路cが接続されている。これら5つのマイクロストリップライン共振回路は、対称型ラダー回路の一例であるT型回路として構成されている。図4eに示した電力分配帰還回路23においては、正極入力端子T11及び正極出力端子T31の間の電流路には、2つのλ/2マイクロストリップライン共振回路aと、bが従属接続されているので、かかる電流路において、実効的な伝播波長がλ1波長である回路が構成されている。この場合、2つの端子T11及びT31における位相は、同相である。負極入力端子T12及び負極出力端子T32の間の電流路には、2つのλ/2マイクロストリップライン共振回路d、eが従属接続されているので、かかる電流路において、実効的な伝播波長がλ1波長である回路が構成されている。この場合、2つの端子T12及びT32における信号の位相は、同相である。正極入力端子T11及び負極出力端子T32の間の電流路には、3つのλ/2マイクロストリップライン共振回路a、c、eが従属接続されているので、かかる電流路において、実効的な伝播波長が3/2λ1.5波長である回路が構成される。この場合、2つの端子T11及びT32における信号の位相は、逆相である。負極入力端子T12及び正極出力端子T31の間の電流路において、3つのλ/2マイクロストリップライン共振回路d、c、bが従属接続されているので、かかる電流路において、実効的な伝播波長が3/2λ1.5波長である回路が構成される。この場合、2つの端子T12及びT31における信号の位相は、逆相である。図4eに示す電力分配機関回路23において、図1に示す複合負帰還型周波数選択出力回路1のT11への入力信号は、マイクロストリップライン共振回路a、b、及びa、c、eを介して、T31において同相信号を出力し且つT32において逆相信号を出力する。更に、T31における同相信号及びT32における逆相信号が負帰還されて、帰還信号として帰還端子T12へ入力される。図4eに示す電力分配機関回路23は、差動入力差動出力回路であって、増幅機能を有していない。この場合、第1負帰還電流路70又は第2負帰還電流路80内の所定の場所、例えば、負帰還電流路60に増幅機能を有する回路が挿入され得る。図4eに示すマイクロストリップライン共振回路は、何れもλ/2マイクロストリップライン共振回路であるが、マイクロストリップライン共振回路の形状寸法は、これに限定しない。即ち、実効的な伝播波長がn1/2λnはnは零を含む自然数であるマイクロストリップライン共振回路が構成され得る。ここにnは零を含む自然数である。図4fに示す電力分配帰還回路23の変形回路は、その1次側に正極入力端子T11及び負極入力端子T12を有し、その2次側に正極出力端子T31及び負極出力端子T32を有する。正極入力端子T11と負極入力端子T12の間には、λ/2マイクロストリップライン共振回路aが接続されている。正極入力端子T11と負極出力端子T32の間には、λ/2マイクロストリップライン共振回路bが接続されている。負極入力端子T12と正極出力端子T31の間には、λ/2マイクロストリップライン共振回路cが接続されている。正極出力端子T31と負極出力端子T32の間には、λ/2マイクロストリップライン共振回路dが接続されている。図4fに示した電力分配帰還回路23において、正極入力端子T11と正極出力端子T31の間の電流路に、2つのλ/2マイクロストリップライン共振回路a及びcが従属接続され、更に、2つのλ/2マイクロストリップライン共振回路b及びdが従属接続されている。2つの端子T11及びT31の間において、実効的な伝播波長がλ1波長である回路が構成されている。この場合、2つの端子T11及びT31における位相は、同相である。負極入力端子T12と負極出力端子T32の間の電流路に、2つのλ/2マイクロストリップライン共振回路a及びbが従属接続され、更に、2つのλ/2マイクロストリップライン共振回路c及びdが従属接続されている。2つの端子T12及びT32の間において、実効的な伝播波長がλ1波長である回路が構成されている。この場合、2つの端子T12及びT32における信号の位相は、同相である。正極入力端子T11と負極出力端子T32の間の電流路において、λ/2マイクロストリップライン共振回路bが接続され、更に、3つのλ/2マイクロストリップライン共振回路a、c及びdが従属接続されている。2つの端子T11とT32の間において、実効的な伝播波長がそれぞれλ/20.5波長及び3/2λ1.5波長である回路が構成されている。この場合、2つの端子T11及びT32における位相は、互いに逆相である。負極入力端子T12と正極出力端子T31の間の電流路において、λ/2マイクロストリップライン共振回路cが接続されている。2つの端子T12及びT31の間において、実効的な伝播波長がλ/20.5波長及び3/2λ1.5波長である回路が構成されている。この場合、2つの端子T12及びT31における信号の位相は、互いに逆相となる。図4f示す電力分配帰還回路23の変形回路において、同相入力端子T11から供給された信号は、マイクロストリップライン複合回路の1次側の正極入力端子T11に供給され、逆相入力端子T12から供給された信号は、マイクロストリップライン複合回路の2次側の負極入力端子に供給される。マイクロストリップライン複合回路の2次側の正極出力端子からの信号は、同相出力端子T31において出力され、マイクロストリップライン複合回路の2次側の負極出力端子からの信号は逆相出力端子T32おいて出力される。従って、図4fに示す電力分配機関回路23は、図1に示す複合負帰還型複合共振回路1において、T11への入力である入力信号はマイクロストリップライン共振回路a、c、及びbを介して、T31の同相信号及びT32の逆相信号を出力する。更に、T12の帰還端子への入力である帰還信号はマイクロストリップライン共振回路c及びc、dを介して、T31の同相信号及びT32の逆相信号に対して負帰還される。図1に示す複合負帰還型周波数選択出力回路1の共振器回路11の変形例について図5a乃至iを用いて説明する。図5aに示す共振器回路11は、入力端子T11-1及び出力端子T11-2の間において、コイルL及びコンデンサC1の直列回路と、コンデンサC2との並列回路を有する。この回路は、所定の周波数帯においてNull特性を呈する。図5bに示す共振器回路11は、入力端子T11-1及び出力端子T11-2の間において、コイルL1及びコンデンサCの直列回路と、コイルL2との並列回路を有する。この回路は、所定の周波数帯においてNull特性を呈する。図5cに示す共振器回路11は、入力端子T11-1及び出力端子T11-2の間において、各々がコイルL1,L2及びコンデンサC1,C2からなる2つの直列回路が並列に接続された並列回路を有する。この回路は、所定の周波数帯においてNull特性を呈する。図5dに示す共振器回路11は、入力端子T11-1及び出力端子T11-2の間において、コイルL1及びコンデンサC1、コイルL2及びコンデンサC2、並びにコンデンサC3からなる回路と、コンデンサC4とからなる並列回路である。この回路は、所定の周波数帯においてNull特性を呈する。図5eに示す共振器回路11は、入力端子T11-1及び出力端子T11-2の間において、コイルL1及びコンデンサC1からなる直列回路を有し、当該コイルL1及びコンデンサC1の中点と基準端子2との間において、コイルL2及びコンデンサC2の直列回路と、コンデンサC3とからなる並列回路が接続されている。この回路は、所定の周波数帯においてNull特性を呈する。図5fに示す共振器回路11は、入力端子T11-1及び出力端子T11-2の間において、第1及び第2のインピーダンス回路I1,I2を有し、第1及び第2のインピーダンス回路I1,I2の中点と基準端子2との間に、コイルL1とコンデンサC1との直列回路が接続されている。この回路は、所定の周波数帯においてNull特性を呈する。図5gに示す共振器回路11は、入力端子T11-1及び出力端子T11-2の間において、コイルL1とコンデンサC1とが並列に接続された第1の並列回路と、コイルL2とコンデンサC2とが並列に接続された第2の並列回路とを有し、第1及び第2の並列回路の中点と基準端子2との間に、コイルL3とコンデンサC3との直列回路が接続されて、3端子回路を形成している。この3端子回路は、T型帯域阻止濾波器の1つの構成例である。かかる回路により、従来技術による帯域通過濾波器に比べて、挿入損失や減衰傾度を格段に改善した性能を実現できる。尚、図5gのコンデンサを可変コンデンサとして、その帯域そのものを周波数可変とする濾波器を構成した回路は、例えば、コグニティブラジオの濾波器に利用できる。図5hに示す共振器回路11は、入力端子T11-1及び出力端子T11-2の間において、第1の減衰回路ATT1及び第1の水晶振動子Cr1が縦続接続された第1の回路と、第2の減衰回路ATT2及び第2の水晶振動子Cr2が縦続接続された第2の回路と、が並列に接続された回路である。第1及び第2の減衰回路ATT1,ATT2は、入力信号に対してその信号レベルを増幅又は減衰することができる回路である。第1及び第2の水晶振動子の各々は、所定の共振周波数を有する素子である。第1及び第2の減衰回路ATT1,ATT2の一方又は双方の減衰量を変えることにより、反共振周波数を変えることができる。図5iに示す共振器回路11において、入力端子T11-1及び出力端子T11-2の間において、第1の減衰回路ATT1、コイルL1及びコンデンサC1が縦続接続された第1の回路と、第2の減衰回路ATT2、コンデンサC2及びコイルL2が縦続接続された第2の回路と、が並列に接続されている。第1の回路のコイル及びコンデンサの中点と基準端子2との間において、第1の水晶振動子Cr1が接続されている。第2の回路コンデンサ及びコイルの中点と基準端子2との間において、第2の水晶振動子Cr2が接続されている。第1及び第2の減衰回路ATT1,ATT2は、入力信号に対してその信号レベルを増幅又は減衰することができる回路である。第1及び第2の水晶振動子の各々は、所定の共振周波数を有する素子である。第1及び第2の減衰回路ATT1,ATT2の一方又は双方の減衰量を変えることにより、反共振周波数を変えることができる。図1に示した共振器回路11、図5a乃至iに示した変形例は、何れも、所定の周波数帯において、反共振特性を示す反共振回路である。よって、これら回路は、本発明に係る選択的中継回路として機能する。さらに、反共振回路に限定されず、所定の周波数帯の周波数入力信号のみ出力する帯域通過フィルタ又は帯域阻止フィルタも本発明に係る選択的中継回路として機能する。図1に示す複合負帰還型周波数選択出力回路1の補償回路12の変形例について説明する。図6aに示す補償回路12は、入力端子T12-1及び出力端子T12-2の間に、互いに並列接続された抵抗R及びコンデンサCからなる。図6bに示す補償回路12は、入力端子T12-1及び出力端子T12-2の間において互いに直列に接続された抵抗R及びコンデンサCからなる。図6cに示す補償回路12は、入力端子T12-1及び出力端子T12-2の間に、互いに並列接続された抵抗R及びコイルLからなる。図6dに示す補償回路12は、入力端子T12-1及び出力端子T12-2の間において互いに直列に接続された抵抗R及びコイルLからなる。図6eに示す補償回路12は、入力端子T12-1及び出力端子T12-2の間において互いに直列に接続されたコイルL及びコンデンサCと、コイルL及びコンデンサCの中点と基準端子2との間に接続された抵抗Rからなる。図6fに示す補償回路12は、入力端子T12-1及び出力端子T12-2の間において互いに並列接続されたコンデンサC及び2つの直列抵抗R1,R2と、2つの直列抵抗の中点と基準端子2との間に直列接続された抵抗R3及びコイルLからなる。図6a乃至図fに示した補償回路において、コンデンサやコイル等のリアクタンス素子は、固定であり得るし、所定の制御信号に応じて可変でもあり得る。補償回路は、これら変形例に限定されず、複合負帰還型周波数選択出力回路1における不要な浮遊容量や残留インダクタンス成分等を補償し得る容量素子及びインダクタンス素子によっても構成され得る。よって、図1に示した補償回路12、及び図6a乃至図fに示したその変形例は、本発明の実数成分中継回路として機能する。図7a乃至cを用いて、複合負帰還型周波数選択出力回路1の第1等価負荷回路15の変形例について説明する。図7aに示す第1等価負荷回路は、入力端子T15-1及び出力端子T15-2の間において互いに並列接続された抵抗R及びコンデンサCからなる。図7bに示す第1等価負荷回路は、入力端子T15-1及び出力端子T15-2の間において直列接続された抵抗R及びコイルLからなる。図7cに示す第1等価負荷回路は、入力端子T15-1及び出力端子T15-2の間において互いに並列接続された抵抗R、コイルL、及びコンデンサCからなる。図7a乃至図cに示した第1等価負荷回路において、抵抗素子やコンデンサ又はコイル等のリアクタンス素子は、固定であり得るし、所定の制御信号に応じて可変でもあり得る。第1等価負荷回路は、これら変形例に限定されず、複合負帰還型周波数選択出力回路1における不要な浮遊容量や残留インダクタンス成分等を補償し得る容量素子及びインダクタンス素子によっても構成され得る。第1等価負荷回路15に含まれるリアクタンス成分を可変することにより、安定した周波数調整が可能である。次に、複合負帰還型周波数選択出力回路1を、電力分配負帰還回路23、共振器回路11、補償回路12、第1等価負荷回路15、3つの電流路第1同相電流路40、第1逆相電流路50、第1負帰還電流路60、2つのループ第1負帰還電流路ループ70、第2負帰還電流路ループ80の7つの観点から説明する。複合負帰還型周波数選択出力回路1の第1同相電流路40は、第1入力端子3、電力分配負帰還回路23の同相入力端子T11、電力分配負帰還回路23の同相出力端子T31、端子T41、端子T51、第1アナログ加算回路13の第1の入力端子T13‐1、第1仮想アナログ加算点17に至る電流路である。第1同相電流路40は、この電流路に含まれる共振器回路11又は補償回路12の影響を除けば、第1入力端子3に印加された信号と実質的に同位相の信号が第1アナログ加算回路13の第1の入力端子T13‐1を介して、第1仮想アナログ加算点17に流れ込む特徴を有する。従って、第1同相電流路40は、0を含む偶数段のπαなる位相シフトを施す位相シフト回路或いは位相反転回路が含まれる回路と等価である。第1逆相電流路50は、第1入力端子3、電力分配負帰還回路23の同相入力端子T11、電力分配負帰還回路23の逆相出力端子T32、端子T42、端子T52、第1アナログ加算回路13の第2の入力端子T13‐2、第1仮想アナログ加算点17に至る電流路である。第1逆相電流路50は、この電流路に含まれる共振器回路11或いは補償回路12の影響を除けば、第1入力端子3に印加された信号と実質的に逆位相の信号が第1アナログ加算回路13の第1の入力端子T13‐2を介して、第1仮想アナログ加算点17に流れ込む特徴を有する。従って、第1逆相電流路50は、奇数段のπαなる位相シフトを施す位相シフト回路或いは位相反転回路が含まれる回路と等価である。第1帰還電流路60は、第1仮想アナログ加算点17、第1アナログ加算回路13の、出力端子T13‐3、端子T61、第4電力分配回路14の入力端子T14‐1、第2の出力端子T14‐3、端子T72、逆相入力端子T12に至る電流路である。尚、第1帰還電流路60は、一端を基準端子2に接続する第1等価負荷回路15を接続する。ここで必要ならば、第1等価負荷回路15と共に、所定の減衰回路をも配置し得る。複合負帰還型周波数選択出力回路1の第1負帰還電流路ループ70は、第1仮想アナログ加算点17、端子T61、端子T72、逆相入力端子T12、同相出力端子T31、端子T41、端子T51、第1仮想アナログ加算点17を経由する電流路ループである。第1負帰還電流路ループ70は、第1同相電流路40の一部と、第1帰還電流路60と、が含まれる。第1負帰還電流路ループ70を任意の点、例えば、第1仮想アナログ加算点17の直前で切断して、開ループ化する。この時の開ループ利得の位相は、接続される共振器回路11或いは補償回路12の影響を除くと、奇数段のπαの位相シフトをなす位相シフト回路或いは位相反転回路が含まれていることと等価である。従って、第1負帰還電流路ループ70は、第1同相電流路40に、第1入力端子3に印加された信号と逆位相の信号を流す。即ち、負帰還作用を呈する。また、この時の利得の絶対値は、|μ1|である。この利得を発現させる増幅機能を持つ回路は、ループ内の任意の所に配置すれば良い。また、増幅機能を持つ回路は、分散して配置しても良いし、集中して配置してもよい。ループ内の損失は、減衰率として組み込めばよい。複合負帰還型周波数選択出力回路1の第2負帰還電流路ループ80は、第1仮想アナログ加算点17、端子T61、端子T72、逆相入力端子T12、逆相出力端子T32、端子42、端子T52、第1仮想アナログ加算点17を経由する電流路ループである。第2負帰還電流路ループ80は、第1逆相電流路50の一部と、第1帰還電流路60と、を含む。第2負帰還電流路ループ80を任意の点、例えば、第1仮想アナログ加算点17の直前で切断して、開ループ化する。この時の開ループ利得の位相は、接続される共振器回路11或いは補償回路12の影響を除くと、奇数段のπαの位相シフトをなす位相シフト回路或いは位相反転回路が含まれていることと等価である。従って、第2負帰還電流路ループ80は、第1逆相電流路50に、第1入力端子3に印加された信号と同位相の信号を流す。即ち、負帰還作用を呈する。また、この時の利得の絶対値は、|μ2|である。この利得を発現させる増幅機能を持つ回路は、ループ内の任意の所に配置すれば良い。又、増幅機能を持つ回路は、分散して配置しても良いし、集中して配置してもよい。ループ内の損失は、減衰率として組み込めばよい。従って、複合負帰還型周波数選択出力回路1は、第1仮想アナログ加算点17において、第1同相電流路40に逆位相の電流を流す第1負帰還電流路ループ70と、第1逆相電流路50に逆位相の電流を流す第2負帰還電流路ループ80と、とからなる複合負帰還回路としても捉えられ得る。実際の回路では、第1負帰還電流路ループ70及び第2負帰還電流路ループ80内において、電圧降下及び位相回転が生じ得るが、第1等価負荷回路15の抵抗値R3や、2つの演算増幅回路7、8の増幅率μ1、μ2を変えることによって、かかる電圧降下及び位相回転を抑制することができる。共振器回路11と補償回路12との配置について説明する。図1に示した実施例は、第1同相電流路40に、共振器回路11を、第1逆相電流路50に、補償回路12を、接続した構成であるが、本発明は、これに限定しない。即ち、第1同相電流路40と、第1逆相電流路50と、の一方に、共振器回路11を、他方に、補償回路12を、接続した構成であればよい。図8a乃至eを用いて、本発明に係る複合負帰還型周波数選択出力回路1の等価回路について説明する。図8a乃至eの参照符号は、図1の参照符号と対応する。図8a乃至eにおけるπは位相を反転する反転素子を示しており、θ11及びR12は、図1の共振器回路11及び補償回路12にそれぞれ対応している。図8aに示す等価回路において、電力分配負帰還回路23の出力端子T31における出力信号は入力端子T11における入力信号と同位相であり、T32における出力信号はT31における出力信号とは逆相である。出力端子T31及びT32における逆相信号が出力されて、θ11及びR12のそれぞれを介して中継された信号が、第1アナログ加算回路13において加算されて、その差信号が得られる。差信号は、電力分配負帰還回路23の帰還端子T12に帰還される。電力分配負帰還回路23において、入力端子T11及び出力端子T31における位相は同相であり、入力端子T11及び出力端子T32における位相は逆相であり、帰還端子T12及び出力端子T31における位相は逆相であり、帰還端子T12及び出力端子T32における位相は同相である。図8bの電力分配負帰還回路23において、電力分配負帰還回路23の2つの出力信号T31及びT32同士は互いに同相となっている。出力端子T31及びT32における同相信号が出力されて、θ11及びR12のそれぞれを介して中継された信号が、第1アナログ加算回路13において互いに逆相にされて、加算されて、その差信号が得られる。差信号は、電力分配負帰還回路23の帰還端子T12に帰還される。電力分配負帰還回路23において、入力端子T11及び出力端子T31における位相は同相であり、入力端子T11及び出力端子T32における位相は同相であり、帰還端子T12及び出力端子T31における位相は逆相であり、帰還端子T12及び出力端子T32における位相は逆相である。図8cの電力分配負帰還回路23において、電力分配負帰還回路23の2つの出力信号T31及びT32同士は互いに同相となっている。出力端子T31及びT32における同相信号が出力されて、θ11及びR12のそれぞれを介して中継された信号が、第1アナログ加算回路13において互いに逆相にされて、加算されて、その差信号が得られる。差信号は、第1アナログ加算回路13において逆相にされて、電力分配負帰還回路23の帰還端子T12に帰還される。電力分配負帰還回路23において、入力端子T11及び出力端子T31における位相は同相であり、入力端子T11及び出力端子T32における位相は同相であり、帰還端子T12及び出力端子T31における位相は同相であり、帰還端子T12及び出力端子T32における位相は同相である。図8dの電力分配負帰還回路23において、電力分配負帰還回路23の2つの出力信号T31及びT32同士は互いに同相となっている。出力端子T31及びT32における同相信号が出力されて、θ11及びR12のそれぞれを介して中継された信号が、第1アナログ加算回路13において互いに逆相にされて、加算されて、その差信号が得られる。差信号は、第1アナログ加算回路13において逆相にされて、電力分配負帰還回路23の帰還端子T12に帰還される。電力分配負帰還回路23において、入力端子T11及び出力端子T31における位相は同相であり、入力端子T11及び出力端子T32における位相は同相であり、帰還端子T12及び出力端子T31における位相は同相であり、帰還端子T12及び出力端子T32における位相は同相である。図8eの電力分配負帰還回路23において、電力分配負帰還回路23の2つの出力信号T31及びT32同士は互いに逆相となっている。出力端子T31及びT32における逆相信号が出力されて、θ11及びR12のそれぞれを介して中継された信号が、第1アナログ加算回路13において、加算されて、その差信号が得られる。差信号は、第1アナログ加算回路13において逆相にされて、電力分配負帰還回路23の帰還端子T12に帰還される。電力分配負帰還回路23において、入力端子T11及び出力端子T31における位相は同相であり、入力端子T11及び出力端子T32における位相は逆相であり、帰還端子T12及び出力端子T31における位相は同相であり、帰還端子T12及び出力端子T32における位相は逆相である。本発明による複合負帰還型周波数選択装置1においては、入力周波数信号に対して帰還信号を負帰還処理して得られる帰還処理信号を2つの伝送路に分配して、これらの伝送路の一方において周波数選択をなすと共に他方の伝送路において実数成分のみを伝送することとして当該伝送路を経た2つの伝送信号の差分に相当する差分信号を当該帰還信号とするのである。かかる構成によって、入力周波数信号の選択された周波数成分の実数部を抑制した信号が当該入力周波数信号に対して負帰還されることになり、損失が抑制されかつ十分なゲインを備えた周波数選択装置が得られる。図9を用いて、図1に示す複合負帰還型周波数選択出力回路1を用いた本発明の発振回路の実施例である損失低減型発振回路300について説明する。損失低減型発振回路300の複合負帰還型周波数選択出力回路1において、信号レベルがe0である入力信号が供給されて、第1出力端子4において信号レベルがe1である出力信号が出力される。出力信号は、第6電力分配回路302に供給される。尚、複合負帰還型周波数選択出力回路1及び第6電力分配回路302の間に、外部信号に応じて出力端子4又は出力端子5のうち一方のみを出力するスイッチ回路を挿入してもよい。複合負帰還型周波数選択出力回路1の第1入力端子3の信号e0と第1出力端子4の信号e1との比であるe1/e0総合増幅率をGtとする。第6電力分配回路302は、複合負帰還型周波数選択出力回路1の第1出力端子4に接続された入力端子T302-1と、第1及び第2の出力端子T302-2、T302-3とを有する。第6電力分配回路302において、入力端子T302-1に供給された信号は、その信号レベル及び位相を保持したまま、第1及び第2の出力端子T302-2、T302-3に分配出力される。第2の出力端子T302-3における出力信号が、損失低減型発振回路300の発振出力として出力端子301から出力される。第1同相帰還回路303は、第6電力分配回路302の第1の出力端子T302-2に接続された入力端子T303-1と、第1及び第2の出力端子T303-2、T303-3とを有する。第1同相帰還回路303においては、第1及び第2の出力端子T303-2、T303-3の間において互いに並列接続されたコンデンサ及び抵抗が接続されている。さらに、コンデンサ及び抵抗の並列接続と第2の出力端子T303-3の中点と基準端子との間において互いに並列接続されたコンデンサ及び抵抗が接続されている。第1同相帰還回路303においては、入力端子T303-1に供給された信号は、その信号レベルを減衰し且つその位相をシフトさせて、第1の出力端子T303-2に出力する。第1同相帰還回路303の入力端子T303-1の信号レベルe7と出力端子T303-2の信号レベルe8との比であるe8/e7を、帰還率β1とする。信号レベルe7は複合負帰還型周波数選択出力回路1からの信号レベルe1と実質的に同一である。また、信号レベルe8と、複合負帰還型周波数選択出力回路1に供給される信号レベルe0とは実質的に同一である。第1同相帰還回路303の出力端子T303-2から出力された信号は、端子T302を介して、第1入力端子3に供給される。第1同相帰還回路303における減衰処理は、複合負帰還型周波数選択出力回路1の総合増幅率Gtと第1同相帰還回路303の帰還率β1とを乗じた積の絶対値は、例えば、1より、大きくなるように設定される。実際は、この大きさの程度は、例えば、余剰利得として2dB程度に設定すればよい。この減衰処理により、発振が開始され且つ持続される。第1同相帰還回路303における位相シフト処理は、図9に示した損失低減型発振回路300の発振ループのループ周波数である発振周波数fLと、複合負帰還型周波数選択出力回路1の共振器回路11の反共振周波数fpと、を変化させることによってなされる。さらに、位相シフト処理は、共振器回路11の伝達アドミタンスが極を呈する周波数と発振周波数とが一致しないようになされる。発振ループに存在する浮遊容量や残留インダクタンスによる影響を最小化するために、第1同相帰還回路303に含まれるリアクタンス素子は、外部信号に応じて可変であり得る。損失低減型発振回路300によれば、複合負帰還型周波数選択出力回路の回路定数を変えることなく、第1同相帰還回路303の帰還率β1を調節することによって、発振周波数及び発振出力の尖鋭度を向上せしめることができる。"