入出力を絶縁するトランスと、前記トランスの二次側に接続されるスイッチング素子と、前記スイッチング素子に接続されるLCフィルタと、前記スイッチング素子と前記LCフィルタとの間のノードに接続される同期整流素子と、本同期整流型コンバータの出力電圧を監視して過電圧を検出する過電圧保護回路と、前記同期整流素子の動作を停止させるための同期整流停止回路と、を備えることを特徴とする同期整流型コンバータ。前記同期整流素子はFETであり、同期整流停止回路は、前記FETをオフするための信号を供給することを特徴とする請求項1に記載の同期整流型コンバータ。前記同期整流停止回路は、前記トランスの2次側の入力電圧を整流する第1ダイオードと、前記第1ダイオードにより整流された電圧を平滑化するRCフィルタと、前記RCフィルタの出力電圧を検出する検出回路と、を含み、前記検出回路は、前記出力電圧の低下に応じて、前記FETのゲート電圧を低下させることを特徴とする請求項2に記載の同期整流型コンバータ。前記同期整流停止回路は、前記FETのゲート端子に接続されるテスト端子を含み、前記テスト端子には、前記同期整流型コンバータの出力端子に試験用の電圧を印加して過電圧試験するとき、グラウンド電位が印加されることを特徴とする請求項2に記載の同期整流型コンバータ。請求項1から4のいずれかに記載の同期整流型コンバータと、前記同期整流型コンバータの出力端子に試験用の電圧を印加する外部電源装置と、前記過電圧保護回路の動作を試験する過電圧試験装置と、を備えることを特徴とする同期整流型コンバータの試験システム。同期整流型コンバータの出力端子に試験用の電圧を印加して過電圧試験するとき、同期整流素子の動作を停止させることを特徴とする同期整流型コンバータの試験方法。FETは双方向に電流を流す性質があるため、電源装置の出力端子に外部から高電圧を印加すると、同期整流素子であるFETに電流が流れ、外部電源による電流が逆流してしまう。電流が逆流すると電源装置の出力電圧が上昇しなくなり、過電圧保護回路の動作試験が困難になる。本発明はこうした状況に鑑みてなされたものであり、その目的は、同期整流素子を用いた電源装置の過電圧保護回路の動作試験を、出力端子から外部電圧を印加する方法で実現できるようにする技術を提供することにある。上記課題を解決するために、本発明のある態様の同期整流型コンバータは、入出力を絶縁するトランスと、トランスの二次側に接続されるスイッチング素子と、スイッチング素子に接続されるLCフィルタと、スイッチング素子とLCフィルタとの間のノードに接続される同期整流素子と、本同期整流型コンバータの出力電圧を監視して過電圧を検出する過電圧保護回路と、同期整流素子の動作を停止させるための同期整流停止回路と、を備える。たとえば、同期整流素子にはFETが用いられてもよい。その場合、同期整流停止回路はFETをオフするための信号を供給する。この態様によると、同期整流型コンバータの過電圧保護回路の動作試験を、同期整流型コンバータの出力端子から外部電圧を印加する方法で行うことができる。同期整流停止回路は、トランスの2次側の入力電圧を整流する第1ダイオードと、第1ダイオードにより整流された電圧を平滑化するRCフィルタと、RCフィルタの出力電圧を検出する検出回路と、を含んでもよい。検出回路は、出力電圧の低下に応じて、FETのゲート電圧を低下させてもよい。同期整流停止回路は、転流用FETのゲート端子に接続されるテスト端子を含んでもよい。テスト端子には、同期整流型コンバータの出力端子に試験用の電圧を印加して過電圧試験するとき、グラウンド電位が印加されてもよい。本発明の別の態様は、同期整流型コンバータの試験システムである。この同期整流型コンバータの試験システムは、上述の同期整流型コンバータと、同期整流型コンバータの出力端子に試験用の電圧を印加する外部電源装置と、過電圧保護回路の動作を試験する過電圧試験装置と、を備える。本発明のさらに別の態様は、同期整流型コンバータの試験方法である。この方法は、同期整流型コンバータの出力端子に試験用の電圧を印加して過電圧試験するとき、同期整流素子の動作を停止させる。本発明によれば、同期整流素子を用いた電源装置の過電圧保護回路の動作試験を、出力端子から外部電圧を印加する方法で実現できるようになる。図1は、比較例に係る、同期整流型コンバータの試験システム500の構成を示す図である。試験システム500は、DC-DCコンバータ100、外部電源装置200および過電圧試験装置300を備える。図1に示すDC-DCコンバータ100は、ステップダウンDC-DCコンバータであり、直流電源から入力される直流電力を降圧して出力する。なお、交流電源が用いられる場合、交流電源とDC-DCコンバータ100との間にダイオードブリッジ回路などで構成される整流回路が挿入される。この場合、整流回路を含めた回路全体ではAC-DCコンバータとなる。図1に示すDC-DCコンバータ100は絶縁型でフルブリッジ型で同期整流型のコンバータである。DC-DCコンバータ100は、Hブリッジ回路、トランスT1、第1抵抗R1、第2抵抗R2、第1FETQ1、第2FETQ2、LCフィルタ、第3抵抗R3、第4抵抗R4、コンパレータCP1、誤差増幅部12およびPWM制御部11を備える。Hブリッジ回路は、第1スイッチS1、第2スイッチS2、第3スイッチS3および第4スイッチS4を含む。第1スイッチS1および第2スイッチS2の高電位側端子は、プラスの入力端子に接続される。第3スイッチS3および第4スイッチS4の低電位側端子は、マイナスの入力端子に接続される。第1スイッチS1の低電位側端子と第3スイッチS3の高電位側端子とが接続され、そのノードはトランスT1の一次巻線の一方の端子に接続される。第2スイッチS2の低電位側端子と第4スイッチS4の高電位側端子とが接続され、そのノードはトランスT1の一次巻線の他方の端子に接続される。第1スイッチS1、第2スイッチS2、第3スイッチS3および第4スイッチS4のオンオフは、PWM制御部11により制御される。PWM制御部11により第1スイッチS1および第4スイッチS4がオン、第2スイッチS2および第3スイッチS3がオフに制御されるとトランスT1の一次巻線に順方向電流が流れる。一方、PWM制御部11により第1スイッチS1および第4スイッチS4がオフ、第2スイッチS2および第3スイッチS3がオンに制御されるとトランスT1の一次巻線に逆方向電流が流れる。トランスT1の一次巻線に流れる電流量は、PWM制御部11により制御されるデューティ比により決定される。トランスT1は入出力すなわち、一次側と二次側を絶縁する。トランスT1の二次巻線には、一次巻線と二次巻線との巻数比および一次巻線に流れる電流に応じた電流が流れる。図1に示す構成では二次巻線上の二つのノードから二次側のプラスの入力端子とマイナスの入力端子が取り出される。二次巻線の二つのノードは、所定の分圧比で分圧される地点に設けられる。第1FETQ1はトランスT1の二次側に接続される。より具体的には、第1FETQ1にはnチャネルのMOSFETやパワーMOSFETが採用され、第1FETQ1のソース端子は二次側のプラスの入力端子に接続され、そのゲート端子は第1抵抗R1を介してトランスT1の二次巻線の一端と接続され、そのドレイン端子はLCフィルタに接続される。第1FETQ1は二次側の入力電圧を降圧するスイッチング素子として機能する。LCフィルタは第1FETQ1に接続される。LCフィルタはインダクタL1および第1容量C1により構成される。インダクタL1の一端は第1FETQ1のドレイン端子に接続され、その他端はDC-DCコンバータ100のプラスの出力端子に接続される。第1容量C1はインダクタL1より後段に設けられ、DC-DCコンバータ100のプラスの出力端子とマイナスの出力端子との間に接続される。LCフィルタは、DC-DCコンバータ100の出力電圧を平滑化する。第2FETQ2は、第1FETQ1とLCフィルタとの間のノードに接続される。より具体的には、第2FETQ2にはnチャネルのMOSFETやパワーMOSFETが採用され、第2FETQ2のソース端子は二次側のマイナスの入力端子に接続され、そのゲート端子は第2抵抗R2を介してトランスT1の二次巻線の他端と接続され、そのドレイン端子は第1FETQ1とLCフィルタとの間のノードに接続される。第2FETQ2は同期整流型の転流素子である。第2FETQ2は第1FETQ1がオフのときオンする。第2FETQ2がオンするとインダクタL1に蓄積されたエネルギが出力端子に転流する。なお、転流素子にダイオードではなくFETを用いることにより、電源の変換ロスを小さくできる。DC-DCコンバータ100の出力電圧は誤差増幅部12に入力される。誤差増幅部12は、当該出力電圧と目標電圧とを比較し、その誤差を増幅してPWM制御部11に出力する。PWM制御部11は、当該出力電圧が当該目標電圧より低い場合、デューティ比を大きくしてトランスT1の一次巻線に流れる電流量が増大するよう制御する。一方、当該出力電圧が当該目標電圧より高い場合、デューティ比を小さくしてトランスT1の一次巻線に流れる電流量が減少するよう制御する。このフィードバック制御によりDC-DCコンバータ100の出力電圧を安定化させることができる。DC-DCコンバータ100の出力電圧は第3抵抗R3および第4抵抗R4により分圧され、コンパレータCP1にも入力される。コンパレータCP1は、分圧電圧が参照電圧Vrefを超えると有意な信号たとえば、ハイレベル信号を出力する。コンパレータCP1は過電圧保護回路として機能する。図示しないが、DC-DCコンバータ100の実使用時にはコンパレータCP1が過電圧を検出すると、トランスT1の一次巻線への電圧印加が停止されるよう構成される。また、コンパレータCP1が過電圧を検出するとアラームが鳴るよう構成されてもよい。DC-DCコンバータ100の実使用時にはDC-DCコンバータ100の出力端子には負荷が接続されるが、試験時には外部電源装置200が接続される。外部電源装置200は、DC-DCコンバータ100の出力端子に試験用の電圧を印加する。この電圧は過電圧試験装置300の制御にしたがい漸次的に上昇していく電圧である。過電圧試験装置300は、コンパレータCP1の出力端子に接続され、コンパレータCP1の出力が反転するタイミングを検出する。過電圧試験装置300は、このタイミングで外部電源装置200がDC-DCコンバータ100の出力端子に印加している電圧を検出する。過電圧試験装置300は、たとえば、PCと電圧検出装置で構成することができる。しかしながら、比較例に係る試験システム500では、外部電源装置200からDC-DCコンバータ100の出力端子に印加する電圧を上昇させていくと、第1FETQ1のオン期間が短くなり、第2FETQ2のオン期間が長くなる。これにより、インダクタL1、第2FETQ2を通じで電流が逆流してしまい、DC-DCコンバータ100の出力端子の電圧が上昇しないという問題がある。図2は、本発明の実施の形態に係る、同期整流型コンバータの試験システム500の構成を示す図である。図2に示す構成は、図1に示す構成と比較し、同期整流停止回路20が追加された構成である。同期整流停止回路20は、同期整流素子の動作を停止させるための回路である。本実施の形態では、同期整流素子として第2FETQ2が用いられるため、同期整流停止回路20は、第2FETQ2をオフするための信号を供給する回路である。以下、同期整流停止回路20の具体的な構成例を説明する。図3は、実施例1に係る、同期整流型コンバータの試験システム500の構成を示す図である。実施例1では、同期整流停止回路20は、第1ダイオードD1、第2ダイオードD2、RCフィルタおよび検出回路M1により構成される。第1ダイオードD1のアノード端子は二次側のプラスの入力端子に接続され、そのカソード端子はRCフィルタに接続される。第1ダイオードD1はトランスT1の二次側の入力電圧を整流する。RCフィルタは第5抵抗R5および第2容量C2により構成される。第5抵抗R5の一端は第1ダイオードD1のカソード端子と接続され、その他端は第2容量C2の一端に接続される。第2容量C2の他端はグラウンドに接続される。RCフィルタは、第1ダイオードD1により整流された電圧を平滑化する。第5抵抗R5と第2容量C2との間のノードに検出回路M1が接続される。第2ダイオードD2のアノード端子は第2FETQ2のゲート端子と第2抵抗R2との間のノードに接続され、そのカソード端子は検出回路M1に接続される。検出回路M1は、RCフィルタの出力電圧を検出し、その出力電圧の低下に応じて第2FETQ2のゲート電圧を低下させる。すなわち、その出力電圧の低下に応じて、第2ダイオードD2のカソード端子の電圧を下げることにより、第2FETQ2のゲート端子から電流を引き抜いて、当該ゲート端子の電圧を低下させる。検出回路M1は、たとえば、コンパレータとスイッチで構成することができる。当該スイッチは第2ダイオードD2のカソード端子とグラウンドとの間に挿入される。当該コンパレータはRCフィルタの出力電圧が参照電圧を超えると当該スイッチをオンさせる。これにより、第2ダイオードD2が導通し、第2FETQ2のゲート端子の電圧がゼロになり、第2FETQ2がオフする。図4は、実施例1に係る、同期整流型コンバータの試験システム500の動作を説明するためのタイミングチャートを示す図である。外部電源装置200からDC-DCコンバータ100の出力端子に外部電圧を印加すると、PWM制御によりトランスT1に印加されるパルス波形のオン幅Tonが狭くなる。これに伴い、トランスT1の二次側の入力端子に接続されている第2ダイオードD2のアノード側のパルス波形のオン幅Tonも狭くなる。第1ダイオードD1のカソード端子の電圧はRCフィルタにより平滑化され、直流電圧に変換される。この直流電圧はオン幅Tonの減少とともに低下する。検出回路M1はこの直流電圧の低下を検出し、第2ダイオードD2のカソード端子をグラウンドに引き込むことにより、同期整流素子である第2FETQ2の動作を停止させる。これにより、第2FETQ2に電流が逆流することなく、DC-DCコンバータ100の出力端子に印加される外部電圧が上昇し、過電圧保護回路の試験が的確に実施できる。図5は、実施例2に係る、同期整流型コンバータの試験システム500の構成を示す図である。実施例2では、同期整流停止回路20は第2ダイオードD2およびテスト端子により構成される。当該テスト端子は、第2ダイオードD2を介して第2FETQ2のゲート端子に接続される。より具体的には、第2ダイオードD2のアノード端子は第2FETQ2のゲート端子と第2抵抗R2との間のノードに接続され、そのカソード端子は当該テスト端子に接続される。当該テスト端子には、DC-DCコンバータ100の出力端子に試験用の電圧を印加して過電圧試験するとき、グラウンド電位が印加される。図5に示す例では外部電源装置200からグラウンド電位を印加する例を描いているが、外部電源装置200以外からグラウンド電位が印加されてもよい。これにより、同期整流素子である第2FETQ2の動作を停止させることができる。よって、第2FETQ2に電流が逆流することなく、DC-DCコンバータ100の出力端子に印加される外部電圧が上昇し、過電圧保護回路の試験が的確に実施できる。以上説明したように本実施の形態によれば、同期整流素子の動作を停止させる同期整流停止回路20を設けたことにより、同期整流素子を用いた電源装置の過電圧保護回路の動作試験を、出力端子から外部電圧を印加する方法で的確に実施できるようになる。ボリュームを誤差増幅部12の入力に接続して、手動で電圧を調整する必要がないため、過電圧保護回路の動作試験を自動試験機にて容易に実行できる。以上、本発明を実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。上述した実施の形態では、DC-DCコンバータ100として、フルブリッジ方式を採用した例を説明した。この点、ハーフブリッジ方式、プッシュプル方式を採用してもよい。また、フォワード方式やフライバック方式を採用してもよい。また、自己駆動型の第1FETQ1および第2FETQ2を用いる例を説明したが、第1FETQ1および第2FETQ2をPWM制御部11により駆動する構成であってもよい。