オペアンプと、前記オペアンプの反転入力端子に接続される入力抵抗と、前記オペアンプの出力端子と前記反転入力端子との間に接続される帰還抵抗と、から構成される反転アンプを有する半導体装置であって、アイソレーションにより分離された半導体基板に形成され、前記半導体基板を絶縁する絶縁層と、前記絶縁層上に形成され、前記入力抵抗と、前記帰還抵抗とを形成する抵抗層とを有することを特徴とする半導体装置。前記半導体基板に形成されたエピタキシャル層を有することを特徴とする請求項1記載の半導体装置。前記半導体基板上に形成されたバイポーラ素子を含むことを特徴とする請求項1記載の半導体装置。前記抵抗層上に絶縁層を介して形成され、前記抵抗層を前記抵抗層の一方の電極に接続され、前記抵抗層を該電極の電位でシールドするシールド層を有することを特徴とする請求項1乃至3のいずれか一項記載の半導体装置。前記抵抗層は、ポリシリコン抵抗材料からなることを特徴とする請求項1乃至3のいずれか一項記載の半導体装置。前記ポリシリコン抵抗材料は、CMOS集積回路においてゲートとして用いられているポリシリコン抵抗材料からなることを特徴とする請求項5に記載の半導体装置。前記抵抗層は、金属抵抗材料からなることを特徴とする請求項1乃至3のいずれか一項に記載の半導体装置。しかるに、従来の半導体装置の抵抗は、エピタキシャル層4にバイアス電圧Vbiasを印加し、エピタキシャル層4とベース拡散層5との間に逆方向電圧を印加していた。このため、エピタキシャル層4とベース拡散層5との間に空乏層が生じ、この空乏層の影響によりベース拡散層5に電圧依存性が生じる。この電圧依存性は特に反転アンプの帰還抵抗として用いた場合に問題となる。図4は従来の半導体装置の一例の抵抗素子を用いた回路の構成図を示す。図4Aはブロック図、図4Bは抵抗素子の断面図を示す。同図中、図3と同一構成部分には同一符号を付し、その説明は省略する。反転アンプ10は、オペアンプ11及び入力抵抗Rg、帰還抵抗Rfから構成される。入力信号は、入力端子Tinに供給され、入力抵抗Rgを介してオペアンプ11の反転入力端子に供給される。オペアンプ11の非反転入力端子には、定電圧が印加される。また、オペアンプ11の出力端子と反転入力端子とは帰還抵抗Rfを介して接続される。上記構成の反転アンプ10の入力抵抗Rg及び帰還抵抗Rfとして上記図3に示すような構成の拡散抵抗を用いる場合、図4Bに示すように抵抗素子Rg、Rfの拡散層6に電源電圧Vccを印加する。これにより、入力抵抗Rg及び帰還抵抗Rfの抵抗の電圧による変動の影響が小さくできる。次に、入力抵抗Rg及び帰還抵抗Rfの抵抗の電圧依存性について説明する。このとき、図3、図4Bに示す抵抗素子の電圧依存性は、拡散層6に印加された電圧に対する依存性となる。電圧依存性は、ベース拡散層5に生じる空乏層によって発生する。空乏層は、拡散層6に印加された電圧に対してベース拡散層5に印加される電圧が逆バイアス方向に大きくなる程、大きくなる。空乏層が大きくなると、抵抗が大きくなる。このとき、反転アンプ10では、入力抵抗Rgと帰還抵抗Rfとでは印加電圧が反転する。このため、入力抵抗Rgと帰還抵抗Rfに印加される電圧の極性は反転する。したがって、入力抵抗Rgが電圧依存性によって、大きくなると帰還抵抗Rfは小さくなる。このため、入力抵抗Rgと帰還抵抗Rfとの比が入力信号に応じて大きく変動するため、増幅率が変動してしまう。このため、反転アンプ10により増幅される信号が歪むなどの問題点があった。本発明は上記の点に鑑みてなされたもので、印加電圧により抵抗値にバラツキが生じない半導体装置を提供することを目的とする。本発明の請求項1は、オペアンプ11と、前記オペアンプ11の反転入力端子に接続される入力抵抗Rgと、前記オペアンプ11の出力端子と前記反転入力端子との間に接続される帰還抵抗Rfと、から構成される反転アンプ10を有する半導体装置100であって、アイソレーションにより分離された半導体基板上2に形成され、前記半導体基板2を絶縁する絶縁層101と、前記絶縁層101上に形成され、前記入力抵抗Rgと、前記帰還抵抗Rfとを形成する抵抗層102とを有することを特徴とする。請求項2は、半導体基板2に形成されたエピタキシャル層4を有してなる。請求項3は、半導体基板2上に形成されたバイポーラ素子を含んでなる。請求項4は、抵抗層102上に絶縁層103を介して形成され、抵抗層102の一方の電極に接続され、抵抗層102を電極の電位でシールドするシールド層を設けてなる。請求項5は、抵抗層102を、ポリシリコン抵抗材料から構成してなる。請求項6は、ポリシリコン抵抗材料を、CMOS集積回路においてゲートとして用いられているポリシリコン抵抗材料から構成してなる。請求項7は、抵抗層102を、金属抵抗材料から構成してなる。本実施例によれば、半導体基板2上に絶縁層101を形成し、この絶縁層101上に抵抗層102を形成することにより、抵抗素子を形成しているため、pn接合が構成されないので、バイアス電圧を印加して、空乏層が形成されることがなく、よって、抵抗層102の抵抗の電圧依存性が生じることがない。このため、抵抗層102に印加される電圧によって、抵抗が変化して回路に流れる信号への悪影響を防止できる。なお、上記括弧内の符号は、本発明の理解を容易にするために付したものであり、一例に過ぎず、これらに限定されるものではない。上述の如く、本発明によれば、半導体基板上に絶縁層を形成し、この絶縁層上に抵抗層を形成することにより、抵抗素子を形成しているため、pn接合が構成されないので、バイアス電圧による空乏層が形成されることがなく、よって、抵抗層の抵抗に電圧依存性が生じることがないため、抵抗層に印加される電圧によって、抵抗が変化して回路に流れる信号への悪影響を防止できる等の特長を有する。図1は本発明の一実施例の構成図を示す。同図中、図2と同一構成部分には同一符号を付し、その説明は省略する。本実施例の半導体装置100は、アイソレーション層3により分離されたエピタキシャル層4が形成された半導体基板2上に絶縁層101を形成し、さらに、絶縁層101上に抵抗層102を形成した構成とされている。抵抗層102は、例えば、ポリシリコン抵抗材料や金属抵抗材料が用いられる。ポリシリコン抵抗材料は、例えば、CMOS集積回路においてゲートとして用いられている。抵抗層102は、このCMOS集積回路においてゲートとして用いられているポリシリコン抵抗材料をCMOSプロセスにより形成される。抵抗層102上には絶縁層103が形成される。絶縁層103には、抵抗層102の両端にコンタクト104、105が形成される。絶縁層103の上には、配線106、107が形成される。配線106は、絶縁層103に形成されたコンタクト104を通して抵抗層102に接続される。また、配線107は、絶縁層103に形成されたコンタクト105を通して抵抗層102に接続される。配線107は、コンタクト105上だけでなく、抵抗層102上に延在され、抵抗層102を絶縁層103を介してシールドするシールド部108を有する。配線106、107上に保護層9が積層される。本実施例によれば、半導体基板2にアイソレーション層3により分離された形成されたエピタキシャル層4上に絶縁層101を介して抵抗層102を形成したため、エピタキシャル層4にバイアス電圧を印加することがないので、抵抗層102への入出力配線106、107を配置すればよく、よって、配線を簡略化できるとともに、占有面積を小さくでき、半導体装置全体の小型化に寄与できる。また、抵抗に電圧依存性がないので、回路を正確に動作させることができる。特に、図4Aに示すような反転アンプ10の入力抵抗Rg、帰還抵抗Rfとして用いた場合に、入力信号によって入力抵抗Rg、帰還抵抗Rfの抵抗値が変動してしまうことがない。よって、入力抵抗Rg、帰還抵抗Rfの比を入力信号によらずに一定に保持できるため、反転アンプ10の増幅率を一定にでき、したがって、信号に歪みを生じさせることがなくなる。なお、非反転アンプの帰還抵抗に用いても同様な作用を奏する。また、このとき、上記のポリシリコン抵抗は、両端に印加される電圧に対して電圧依存性を有する。図2は本発明の一実施例の抵抗素子の電圧依存性を示す図を示す。図2に示すように、ポリシリコン抵抗の抵抗の電圧依存性は、その両端に印加される電圧がシールド部108が接続される電極側を基準とし、印加される電圧が順方向に大きいほど大きくなり、逆方向に大きいほど、小さくなる特性を有する。入力抵抗Rgと帰還抵抗Rfとの電圧依存性が一致するようにシールド部108を接続することにより、入力抵抗Rgと帰還抵抗Rfとの電圧依存性を同等にでき、よって、入力抵抗Rgと帰還抵抗Rfとの抵抗比を略一定にできる。入力抵抗Rgと帰還抵抗Rfとの抵抗比が略一定になることにより、反転アンプ100の増幅度を一定にできる。増幅度が一定になることにより、歪率を小さくできる。