"受信した信号を増幅する増幅部と、前記信号の電力に応じて前記増幅部の利得を調整する調整部と、増幅された前記信号を復調する復調部と、前記信号から同一内容の情報が連続している区間を検出する検出部とを含み、前記調整部は、前記区間の検出結果に応じて、前記増幅部の利得を調整する処理を制限する受信装置。前記調整部は、前記区間における前記増幅部の利得を調整する処理を停止する請求項1に記載の受信装置。前記調整部は、前記区間における、増幅された前記信号の電力に応じて前記増幅部の利得を調整する際の追従速度を低下させる請求項1に記載の受信装置。前記調整部は、増幅後の前記信号を入力とするフィードバック型、または増幅前の前記信号を入力とするフィードフォワード型の少なくとも一方である請求項2に記載の受信装置。受信した信号を増幅する増幅部と、前記信号の電力に応じて前記増幅部の利得を調整する調整部と、増幅された前記信号を復調する復調部とを備える受信装置の受信装置方法において、前記受信装置による、前記信号から同一内容の情報が連続している区間を検出する検出ステップと、前記区間の検出結果に応じて、前記増幅部の利得を調整する処理を制限する制限ステップとを含む受信方法。受信した信号を増幅する増幅部と、前記信号の電力に応じて前記増幅部の利得を調整する調整部と、増幅された前記信号を復調する復調部とを備える受信装置の制御用のプログラムであって、前記信号から同一内容の情報が連続している区間を検出する検出ステップと、前記区間の検出結果に応じて、前記増幅部の利得を調整する処理を制限する制限ステップとを含む処理を受信装置のコンピュータに実行させるプログラム。上述したように、DVBC2ではコンスタレーションに高密度の4096QAMが採用されているが故に、伝送容量の大容量化が実現される。ただし、その反面、コンスタレーションが高密度化されたために、伝送された信号を高い精度で復調することが要求されている。本開示はこのような状況に鑑みてなされたものであり、伝送された信号を高い精度で復調できるようにするものである。本開示の一側面である受信装置は、受信した信号を増幅する増幅部と、前記信号の電力に応じて前記増幅部の利得を調整する調整部と、増幅された前記信号を復調する復調部と、前記信号から同一内容の情報が連続している区間を検出する検出部とを含み、前記調整部は、前記区間の検出結果に応じて、前記増幅部の利得を調整する処理を制限する。前記調整部は、前記区間における前記増幅部の利得を調整する処理を停止することができる。前記調整部は、前記区間における、増幅された前記信号の電力に応じて前記増幅部の利得を調整する際の追従速度を低下させることができる。前記調整部は、増幅後の前記信号を入力とするフィードバック型、または増幅前の前記信号を入力とするフィードフォワード型の少なくとも一方とすることができる。本開示の一側面である受信方法は、受信した信号を増幅する増幅部と、前記信号の電力に応じて前記増幅部の利得を調整する調整部と、増幅された前記信号を復調する復調部とを備える受信装置の受信装置方法において、前記受信装置による、前記信号から同一内容の情報が連続している区間を検出する検出ステップと、前記区間の検出結果に応じて、前記増幅部の利得を調整する処理を制限する制限ステップとを含む。本開示の一側面であるプログラムは、受信した信号を増幅する増幅部と、前記信号の電力に応じて前記増幅部の利得を調整する調整部と、増幅された前記信号を復調する復調部とを備える受信装置の制御用のプログラムであって、前記信号から同一内容の情報が連続している区間を検出する検出ステップと、前記区間の検出結果に応じて、前記増幅部の利得を調整する処理を制限する制限ステップとを含む処理を受信装置のコンピュータに実行させる。本開示の一側面においては、信号から同一内容の情報が連続している区間が検出され、前記区間の検出結果に応じて、増幅部の利得を調整する処理が制限される。本発明の一側面によれば、伝送された信号を高い精度で復調することができる。以下、本開示を実施するための最良の形態以下、実施の形態と称するについて、図面を参照しながら詳細に説明する。<1.DVBC2について>初めに、DVBC2について説明する。図1はDVBC2のフレーム構造を、図2はDVBC2のSymbolの構造を、図3は、PreambleHeaderの構造を示している。すなわち、DVBC2のフレームC2Frameは、その先頭に1以上8個以下で可変数のPreambleSymbol1乃至Nから成るPreambleSymbolが配置され、それに続いて固定数448個のDataSymbol1乃至448から成るDataSymbolsが配置されている。なお、1個のPreambleSymbolと1個のDataSymbolのシンボル長は同一である。PreambleSymbolには、DataSymbolsに格納されているデータを復号するために必要なL1signalingpart2と称する情報が格納されている。L1signalingpart2の情報長は、DataSlice数やPLP数に応じて決まり、DataSlice数やPLP数が多くなれば、L1signalingpart2の情報長は長くなる。PreambleSymbolを構成するPreambleSymbolの数は、L1signalingpart2の情報長と、L1signalingpart2を送信するときの時間方向への分散配置を示すTimeInterleaveのModeに応じて決定される。なお、L1INFOSIZEとL1TIMODEは、各PreambleSymbolの先頭に設けられるPreambleHeaderに格納されている。L1INFOSIZEに対しては14ビットが割り当てられている。L1TIMODEに対しては、2ビットが割り当てられており、00はNoTimeInterleaving、01はBestFit、10は4OFDMSymbols、11は8OFDMSymbolsをそれぞれ示している。L1TIMODE00が示すNoTimeInterleavingは、L1signalingpart2を時間方向に分散せずに送信することを意味する。L1TIMODE01が示すBestFitは、PreambleSymbolをL1signalingpart2の情報長L1INFOSIZEに応じたPreambleSymbolの個数で構成することを意味する。L1TIMODE10が示す4OFDMSymbolsは、PreambleSymbolを4個のPreambleSymbolで構成することを意味する。L1TIMODE11が示す8OFDMSymbolsは、PreambleSymbolを8個のPreambleSymbolで構成することを意味する。L1TIMODEを011011とすることにより、L1signalingpart2を時間方向に分散させることができるので、受信時の欠損、誤りなどの訂正精度の向上が期待できる。図4はL1TIMODE01BestFitの場合を示している。この場合、L1signalingpart2の情報長がPreambleSymbolの2個数分に相当するので、L1signalingpart2が所定のサイズに分割されて、2個のPreambleSymbol12に均等に分散配置され、それらに同一のPreambleHeaderが付加される。さらに、周波数方向に761MHz分の幅になるまで、PreambleHeaderと分割されたL1signalingpart2が繰り返し配置される。このように周波数方向に繰り返し配置することにより、受信時のSN比を向上させることができる。図5はL1TIMODE104OFDMSymbolsの場合を示している。この場合、L1signalingpart2の情報長に拘わらず、L1signalingpart2が所定のサイズに分割されて、4個のPreambleSymbol1乃至4に均等に分散配置され、それらに同一のPreambleHeaderが付加される。さらに、周波数方向に761MHz分の幅になるまで、PreambleHeaderと分割されたL1signalingpart2が繰り返し配置される。このように周波数方向に繰り返し配置することにより、受信時のSN比を向上させることができる。図示は省略するが、L1TIMODE118OFDMSymbolsの場合、L1signalingpart2の情報長に拘わらず、L1signalingpart2が所定のサイズに分割されて、8個のPreambleSymbol1乃至8に均等に分散配置され、それらに同一のPreambleHeaderが付加される。さらに、周波数方向に761MHz分の幅になるまで、PreambleHeaderと分割されたL1signalingpart2が繰り返し配置される。なお、DVBC2のフレームが送信される場合、図6に示されるように、PreambleSymbolについては6キャリアに1キャリアの割合でPreamblePilot信号が、DataSymbolsについては、12または24キャリアに1キャリアの割合でScatteredPilot信号が配置される。受信装置においては、PreamblePilot信号とScatteredPilot信号の間隔の違いも基づいて、PreambleSymbolを検出し、検出したPreambleSymbolからL1signalingpart2を読み出して、DataSymbolsに格納されているデータを復号するようになされている。ところで、L1signalingpart2の情報長が短い場合、以下に示す事象が発生し得る。図7は、L1signalingpart2の情報長が短い場合に発生し得る事象を示している。上述したように、L1TIMODE104OFDMSymbolsの場合、L1signalingpart2の情報長が短いと、4個のPreambleSymbol1乃至4に均等に分散配置される情報量も少なくなるので、繰り返し配置される回数も多くなる。ここで、例えばPreambleSymbol2に配置された情報のビットに偏りがある例えば、1だけまたは0だけが連続するなど場合、PreambleSymbol2の電力がその前後に比較して著しく大きくなったり、小さくなったりしてしまうことになる。一方、CATV網を介して放送信号を受信する従来の一般的な受信装置では、放送信号の強度電力に応じて、受信した信号を増幅する際の利得を調整するAGCを有している。AGCは後段に入力される信号の電力が一定となるよう増幅時の利得を調整するものである。したがって、PreambleSymbol2の電力がその前後に比較して著しく大きかったり小さかったりしてっている放送信号を受信した場合、図8に示されるように、AGCにより利得が不必要に変動してしまうことになる。この結果、後段に入力される信号の電力も不必要に変更してしまい復調エラーが発生し易くなってしまう。このような復調エラーは、コンスタレーションに高密度の4096QAMを採用しているDBVC2の場合に顕著で現れることになる。そこで、上述したようなビットの偏りが繰り返されることによって生じ得る放送信号の電力の偏りに対処できる受信装置が必要となる。<2.実施の形態>[受信装置の第1の構成例]図9は、CATV網を介して送信されるDVBC2に準拠した放送信号において、ビットの偏りが繰り返されることによって生じ得る電力の偏りに対処できる受信装置の第1の構成例を示している。この受信装置10は、フィードバック型AGC機能を有するものであり、RFチューナ20、復調部30、およびMPEGデコーダ40から構成される。RFチューナ20は、局部発振器21、ミキサ22、およびIFアンプ23から成り、CATV網を介して入力される放送信号としての高周波信号RF信号から、選局に対応した周波数成分を抽出し、中間周波数信号IF信号に変換して復調部30に出力する。なお、IFアンプ23は、復調部30のAGC部37からフィードバックされる利得に従ってIF信号を増幅する。復調部30は、局部発振器31、ミキサ32、FFT部33、等化部34、FEC部35、PreambleSymbol検出部36、およびAGC部37から構成され、RFチューナ20から入力されたIF信号をベースバンド信号BB信号にダウンコンバートして復調し、その結果得られる符号化信号をMPEGデコーダ40に出力する。PreambleSymbol検出部36は、FFT部33から出力されるOFDM信号に含まれるPilot信号に基づいてPreambleSymbol区間を検出し、PreambleSymbol区間である旨を示すAGC制御フラグをAGC部37に通知する。AGC部37は、IF信号の電力に応じて、RFチューナ20のIFアンプ23の利得を決定、通知する。ただし、AGC部37は、PreambleSymbol検出部36からAGC制御フラグが通知されている場合、その動作を停止する。これにより、IFアンプ23では、AGC部37が動作を停止する前の利得が継続されることになる。なお、PreambleSymbol検出部36からAGC制御フラグが通知されている場合、その動作を停止する代わりに、IF信号の電力に応じて利得を変化させるときの追従速度を遅くするようにしてもよい。MPEGデコーダ40は、復調部30から入力された符号化信号をデコードし、その結果として得られるテレビジョン番組のAV信号を後段のモニタ不図示に出力する。なお、受信装置10は、DVBC2に準拠した放送信号の受信を想定しているので、PreambleSymbol検出部36に対してはFFT部33から出力されるOFDM信号を入力しているが、DVBT2に準拠した放送信号の受信を想定した場合、PreambleSymbol検出部36に対してはミキサ32から出力されるBB信号を入力するようにすればよい。[動作説明]図10は、受信装置10によるAGC調整処理を説明するフローチャートである。このAGC調整処理は、受信装置10にて放送信号の受信が行われている間、継続して実行される。ステップS1において、PreambleSymbol検出部36は、FFT部33からのOFDM信号に含まれるPilot信号に基づいてPreambleSymbol区間を検出し、PreambleSymbol区間である旨を示すAGC制御フラグをAGC部37に通知する。なお、PreambleSymbol区間の検出は、具体的には、DataSymbolからPreambleSymbolに変わる境界を始点とし、PreambleSymbolからDataSymbolに変わる境界を終点としてPreambleSymbol区間を検出する。または、DataSymbolからPreambleSymbolに変わる境界を始点とし、PreambleHeaderを復号して得られるL1INFOSIZEおよびL1TIMODEに基づいてPreambleSymbol数を算出してPreambleSymbol区間を検出する。ステップS2において、AGC部37は、AGC制御フラグに応じ、IFアンプ23の利得の決定、通知を停止する。これにより、IFアンプ23の利得は一時的に固定される。または、AGC部37は、IF信号の電力に対する利得の変化の追従速度を遅くする。これにより、利得の変化速度が抑制される。ステップS3において、PreambleSymbol検出部36は、PreambleSymbol区間が終了したか否かを判定し、終了したと判定するまで待機する。この間、AGC制御フラグの通知は継続される。その後、PreambleSymbol区間が終了したと判定された場合、処理はステップS4に進められる。ステップS4において、PreambleSymbol検出部36は、AGC部37に対するAGC制御フラグの通知を停止する。これに応じてAGC部37は、通常の動作IF信号の電力に応じてIFアンプ23の利得を決定、通知するを再開する。この後、処理ステップS1に戻り、それ以降が繰り返される。以上に説明したAGC調整処理によれば、IF信号の電力がその前後に比較して著しく大きかったり小さかったりした場合であってもIFアンプ23の利得の著しい変動を抑止することができる。図11は、図8に示された、PreambleSymbol2の電力がその前後に比較して著しく大きかったり小さかったりしている場合に対する受信装置10の対処を示している。GC部37がAGC制御フラグに応じてIFアンプ23の利得の決定、通知を停止した場合、図11Aに示されるように、IFアンプ23の利得は一時的に固定される。AGC部37がIF信号の電力に対する利得の変化の追従速度を遅くした場合、図11Bに示されるように、利得の変化速度が抑制される。したがって、復調部30における復調エラーの発生を抑止することができる。[受信装置の第2の構成例]図12は、CATV網を介して送信されるDVBC2に準拠した放送信号において、ビットの偏りが繰り返されることによって生じ得る電力の偏りに対処できる受信装置の第2の構成例を示している。なお、第1の構成例である受信装置10と共通の構成要素については、同一の符番を付しているので、その説明は省略する。この受信装置50は、フィードバック型AGC機能およびフィードフォワード型AGC機能を有するものであり、受信装置10に、BBアンプ61およびAGC部62を追加したものである。BBアンプ61は、BB信号の電力に応じてAGC部62が決定する利得に従い、BB信号を増幅して後段に出力する。AGC部62は、AGC部37と同様、BB信号の電力に応じて、BBアンプ61の利得を決定、通知する。ただし、AGC部62は、PreambleSymbol検出部36からAGC制御フラグが通知されている場合、その動作を停止する。受信装置50の動作については、上述した受信装置10の動作を同様であるので、その説明は省略する。なお、本開示は、実施の形態である、DVBC2に準拠した放送信号の受信を想定した受信装置10,50のみならず、AGC機能を有する様々な受信装置に適用ができる。ところで、上述した一連の処理は、ハードウェアにより実行することもできるし、ソフトウェアにより実行することもできる。一連の処理をソフトウェアにより実行する場合には、そのソフトウェアを構成するプログラムが、専用のハードウェアに組み込まれているコンピュータ、または、各種のプログラムをインストールすることで、各種の機能を実行することが可能な、例えば汎用のパーソナルコンピュータなどに、プログラム記録媒体からインストールされる。図13は、上述した一連の処理をプログラムにより実行するコンピュータのハードウェアの構成例を示すブロック図である。このコンピュータ100において、CPUCentralProcessingUnit101,ROMReadOnlyMemory102,RAMRandomAccessMemory103は、バス104により相互に接続されている。バス104には、さらに、入出力インタフェース105が接続されている。入出力インタフェース105には、キーボード、マウス、マイクロホンなどよりなる入力部106、ディスプレイ、スピーカなどよりなる出力部107、ハードディスクや不揮発性のメモリなどよりなる記憶部108、ネットワークインタフェースなどよりなる通信部109、磁気ディスク、光ディスク、光磁気ディスク、或いは半導体メモリなどのリムーバブルメディア111を駆動するドライブ110が接続されている。以上のように構成されるコンピュータ100では、CPU101が、例えば、記憶部108に記憶されているプログラムを、入出力インタフェース105およびバス104を介して、RAM103にロードして実行することにより、上述した一連の処理が行われる。なお、コンピュータが実行するプログラムは、本明細書で説明する順序に沿って時系列に処理が行われるプログラムであってもよいし、並列に、あるいは呼び出しが行われたとき等の必要なタイミングで処理が行われるプログラムであってもよい。また、プログラムは、1台のコンピュータにより処理されるものであってもよいし、複数のコンピュータによって分散処理されるものであってもよい。さらに、プログラムは、遠方のコンピュータに転送されて実行されるものであってもよい。なお、本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。"