電源用パッド、グラウンド用パッドおよび信号用パッドを有する半導体チップと、前記半導体チップを実装するパッケージ基板とを具備し、前記パッケージ基板は、前記半導体チップの周囲における最内周のリング状領域に配列された第1の端子群と、前記半導体チップの周囲に、かつ、前記最内周のリング状領域の外側に配列された第2の端子群とを具備し、前記第1の端子群は、前記電源用パッドにボンディングワイヤを介して接続された電源用端子群と、前記グラウンド用パッドにボンディングワイヤを介して接続されたグラウンド用端子群とを具備し、前記第2の端子群は、前記信号用パッドにボンディングワイヤを介して接続された信号用端子群を具備する半導体装置。請求項1に記載の半導体装置において、前記電源用端子群は、複数の前記電源用パッドに共通接続された共通電源用端子を具備し、前記グラウンド用端子群は、複数の前記グラウンド用パッドに共通接続された共通グラウンド用端子を具備する半導体装置。請求項1または2に記載の半導体装置において、前記第1の端子群は、前記信号用パッドにボンディングワイヤを介して接続された信号用端子をさらに具備する半導体装置。請求項1~3のいずれかに記載の半導体装置において、前記第2の端子群は、前記グラウンド用パッドにボンディングワイヤを介して接続されたシールド用端子をさらに具備する半導体装置。請求項1~4のいずれかに記載の半導体装置において、前記電源用端子群と、前記グラウンド用端子群は、前記最内周のリング状領域において交互に配列されている半導体装置。請求項1~5のいずれかに記載の半導体装置において、前記半導体チップは、前記半導体チップの表面における最外周のリング状領域に配列された第1のパッド群と、前記半導体チップの表面における、前記最外周のリング状領域より内側の領域に配列された第2のパッド群とを具備し、前記第1のパッド群は、前記電源用パッド群と、前記グラウンド用パッド群とを具備し、前記第2のパッド群は、前記信号用パッド群を具備する半導体装置。請求項1~6のいずれかに記載の半導体装置において、前記パッケージ基板は、前記電源用端子群、前記グラウンド用端子群および前記信号用端子群に電気的に接続されたボールグリッドアレイをさらに具備する半導体装置。複数の電源パッド、複数のグランドパッドを有する半導体チップと、前記半導体チップを搭載するパッケージ基板と、前記パッケージ基板の一辺と前記半導体チップの間に存在する前記パッケージ基板上の領域において、所定の方向に沿って並ぶ複数の端子である第1端子グループと、前記パッケージ基板の前記一辺と前記第1端子グループの間に存在する前記パッケージ基板上の領域において、所定の方向に沿って並ぶ複数の端子である第2端子グループと、少なくとも前記第1グループの端子のそれぞれと前記電源パッド及び前記グランドパッドのそれぞれを接続するボンディングワイヤと、を有し、前記第1端子グループでは、前記ボンディングワイヤを介して前記電源パッドに接続されている複数の端子により構成される電源端子グループと、前記ボンディングワイヤを介して前記グランドパッドに接続されている複数の端子から構成されるグランド端子グループと、が交互に並んでいることを特徴とする半導体装置。前記半導体チップは前記電源パッドのそれぞれ、及び前記グランドパッドのそれぞれとは異なる、複数の信号パッドを有し、前記第2端子グループは、前記ボンディングワイヤを介して前記信号パッドに接続されている複数の端子により構成される信号端子グループを含むことを特徴とする請求項8に記載の半導体装置。前記電源端子グループの端子のそれぞれ、および前記グランド端子グループの端子のそれぞれは、前記前記信号端子グループの端子のそれぞれより、前記ボンディングワイヤがボンディングされる面の面積が大きいことを特徴とする請求項9に記載の半導体装置。前記電源端子グループの一の端子に、複数のボンディングワイヤがボンディングされていることを特徴とする請求項10に記載の半導体装置。前記グランド端子グループの一の端子に、複数のボンディングワイヤがボンディングされていることを特徴とする請求項10に記載の半導体装置。前記電源端子グループと前記グラント端子グループの間に、前記ボンディングワイヤを介して前記信号パッドに接続された少なくとも一つ端子が存在することを特徴とする請求項8に記載の半導体装置。前記第2端子グループ内に、前記ボンディングワイヤを介して前記グランドパッドに接続された少なくとも一つの端子が存在することを特徴とする請求項9に記載の半導体装置。図1は、従来技術による半導体装置の部分的な構成を概略的に示す平面図である。図1は、特許文献3における図8に基づいて、構成要素の名称や符号などを変更したものである。図1に示した従来技術による半導体装置の構成について説明する。パッケージ基板112の、半導体チップ110を囲む最内周のリング状領域には、グラウンド用リング状端子130が配置されている。グラウンド用リング状端子130の外側に隣接するリング状領域には、電源用リング状端子140が配置されている。電源用リング状端子140の外側には、信号用端子160がリング状に配列されている。半導体チップ110には、各種パッド120が、少なくとも4重のリング状の領域に分けられて配列されている。ここで、最外周のリング状領域には、グラウンド用パッド121が配列されている。最外周の内側に隣接する外周のリング状領域には、電源用パッド122が配列されている。外周のリング状領域の内側に隣接する内周のリング状領域と、内周のリング状領域の内側に隣接する最内周のリング状領域とには、信号用パッド123および124がそれぞれ配列されている。第1のボンディングワイヤ121aは、グラウンド用パッド121をグラウンド用リング状端子130に接続している。第2のボンディングワイヤ122aは、電源用パッド122を電源用リング状端子140に接続している。第3のボンディングワイヤ123aは、内周のリング状領域における信号用パッド123を信号用リング状端子160に接続している。第4のボンディングワイヤ124aは、最内周のリング状領域における信号用パッド124を信号用リング状端子160に接続している。図1に示した従来技術による半導体装置では、上記のように構成することで、グラウンド用パッド121および電源用パッド122のそれぞれにおける総数を増やし、同時に、ボンディングワイヤ120aの総数を増やしている。こうすることで、電源に係るノイズに対する耐性が強化されている。また、それ以前の公知技術と比較して、半導体チップサイズの縮小が図られている。しかしながら、図1に示した従来技術では、半導体装置全体としてのコストダウンが得られない。その理由は、第1に、電源用リング状端子140およびグラウンド用リング状端子130として2つ分のリング状領域を確保する必要があるために、パッケージ基板面積が増大しているからである。第2に、電源用パッド122およびグラウンド用パッド121に2つ分のリング状領域を確保する必要があるために、半導体チップの面積が増大するからである。これは、半導体チップにおいて、各種パッド121~124の直下には回路を配置出来ないため、半導体チップの面積が各種パッド121~124に依存しない場合に特に顕著である。第3に、ノイズ耐性を強化するためにボンディングワイヤの本数を増加させているために、ボンディングワイヤの総延長が伸び、コストが増加している。以下に、発明を実施するための形態で使用される番号を用いて、課題を解決するための手段を説明する。これらの番号は、特許請求の範囲の記載と発明を実施するための形態との対応関係を明らかにするために付加されたものである。ただし、それらの番号を、特許請求の範囲に記載されている発明の技術的範囲の解釈に用いてはならない。本発明の半導体装置によれば、半導体チップ10と、パッケージ基板20とを具備する。ここで、半導体チップ10は、電源用パッド11、グラウンド用パッド12および信号用パッド13~15を有する。パッケージ基板20は、半導体チップ10を実装する。パッケージ基板20は、第1の端子群21、22と、第2の端子群23~25とを具備する。ここで、第1の端子群21、22は、半導体チップ10の周囲における最内周のリング状領域に配列されている。第2の端子群23~25は、半導体チップ10の周囲に、かつ、最内周のリング状領域の外側に配列されている。第1の端子群21、22は、電源用端子群21と、グラウンド用端子群22とを具備する。ここで、電源用端子群21は、電源用パッド11にボンディングワイヤを介して接続されている。グラウンド用端子群22は、グラウンド用パッド12にボンディングワイヤを介して接続されている。第2の端子群23~25は、信号用パッド13~15にボンディングワイヤを介して接続された信号用端子群23~25を具備する。本発明の半導体装置によれば、パッケージ基板上の半導体チップ周辺に電源およびグラウンドの端子を設けるにあたって、1列分のリング状スペースで済ませられる。従来は2列分のリング状スペースが必要だったので、その分だけ半導体装置のサイズダウンが可能となり、ボンディングワイヤの総延長も短縮され、したがってコストダウンも可能となる。添付図面を参照して、本発明による半導体装置を実施するための形態を以下に説明する。第1の実施形態図2Aは、本発明の第1の実施形態による半導体装置の全体的な構成を概略的に示す平面図である。図2Bは、本発明の第1の実施形態による半導体装置の全体的な構成を概略的に示す正面図である。図2Aおよび図2Bの半導体装置の構成要素について説明する。図2Aおよび図2Bの半導体装置は、半導体チップ10と、パッケージ基板20と、ボンディングワイヤ30とを具備している。半導体チップ10は、電源用パッド11と、グラウンド用パッド12と、信号用パッド13、14とを具備している。パッケージ基板20は、電源用端子21と、グラウンド用端子22と、信号用端子23、24と、積層基板26と、BGABallGridArray:ボールグリッドアレイ27とを具備している。なお、積層基板26は、一般的な場合と同様に、導体層、絶縁層、コンタクトホール、などを具備するものとするが、ここでは特に図示しない。また、積層基板26の表面において、半導体チップ10が実装されている面積においても、導体パターンによる回路が形成されていても構わないが、ここでは図示しない。図2Aおよび図2Bの半導体装置の構成要素の接続関係について説明する。図2Aでは、ボンディングワイヤ30を一部省略している。すなわち、図2Aの半導体装置において、左辺には電源用パッド11およびグラウンド用パッド12に係るボンディングワイヤ30だけを示し、上辺には信号用パッド13に係るボンディングワイヤ30だけを示し、右辺には信号用パッド14に係るボンディングワイヤ30だけを示し、下辺には全てのボンディングワイヤ30を示している。実際には、左辺、上辺、右辺の全てにおいても、下辺に示したボンディングワイヤ30の全てがあるものとする。電源用パッド11およびグラウンド用パッド12は、半導体チップ10における最外周のリング状領域に配置されている。電源用端子21およびグラウンド用端子22は、パッケージ基板20における最内周のリング状領域に配置されている。電源用パッド11は、ボンディングワイヤ30を介して、パッケージ基板20の電源用端子21に接続されている。ここで、複数の電源用パッド11が同一の電源用端子21に共通接続されていても構わない。このように、複数の電源用パッド11に共通接続された電源用端子21を、単独の電源用パッド11に一対一対応で接続された電源用端子21と区別する意味で、ここでは共通電源用端子21と呼ぶ。なお、複数の電源用パッド11を一の共通電源用端子21によって共通に接続できる理由は、ボンディングワイヤのそれぞれが同電位の信号を伝達するに過ぎず、通常の信号用のボンディングワイヤのそれぞれの間隔と比べて各ワイヤの間隔が接近しても、クロストークによるノイズの問題を考慮する必要がないからである。グラウンド用パッド12は、ボンディングワイヤ30を介して、パッケージ基板20のグラウンド用端子22に接続されている。ここで、複数のグラウンド用パッド12が同一のグラウンド用端子22に共通接続されていても構わない。このように、複数のグラウンド用パッド12に共通接続された電源用端子22を、単独のグラウンド用パッド12に一対一対応で接続されたグラウンド用端子22と区別する意味で、ここでは共通グラウンド用端子22と呼ぶ。一部の信号用パッド13は、半導体チップ10における、最外周のリング状領域の内側に隣接するリング状領域に配置されている。その他の信号用パッド14は、半導体チップ10における最内周のリング状領域に配置されている。一部の信号用端子23は、パッケージ基板20における最内周のリング状領域の外側に隣接するリング状領域に配置されている。その他の信号用端子24は、パッケージ基板20における最外周のリング状領域に配置されている。信号用パッド13は、ボンディングワイヤ30を介して、パッケージ基板20の信号用端子23に接続されている。信号用パッド14は、ボンディングワイヤ30を介して、パッケージ基板20の信号用端子24に接続されている。なお、複数のグラウンド用パッド12を一の共通グラウンド用端子22によって共通に接続できる理由は、ボンディングワイヤのそれぞれが同電位の信号を伝達するに過ぎず、通常の信号用のボンディングワイヤのそれぞれの間隔と比べて各ワイヤの間隔が接近してもクロストークによるノイズの問題を考慮する必要がないからである。なお、パッケージ基板20における共通電源用端子21、共通グラウンド用端子22および信号用端子23、24は、一般的な場合と同様に、コンタクトホールや導体層などを介して、BGA27に接続されているものとするが、ここでは特に図示しない。ここで、各種パッド11~14の総数、各種端子21~24の総数、半導体チップ上の各種リング状領域の総数およびパッケージ基板上の各種リング状領域の総数は、あくまでも一例に過ぎず、本発明を限定するものではない。図3は、本発明の第1の実施形態による半導体装置の一部の構成を詳細に示す平面図である。図3の平面図には、半導体チップ10の一部と、一部の電源用パッド11と、一部のグラウンド用パッド12と、一部の信号用パッド13と、パッケージ基板20の一部と、一部の共通電源用端子21と、一部の共通グラウンド用端子22と、一部の信号用端子23と、一部のボンディングワイヤ30とが示されている。本実施形態では、一つの理想的な例として、一つの共通電源用端子21に複数の電源用バッド11を共通接続出来るように、共通電源用端子21の配列方向のサイズを、信号用端子23の数倍長くしている。同様に、一つの共通グラウンド用端子22に複数のグラウンド用バッド12を共通接続出来るように、共通電源用端子22の配列方向のサイズを、信号用端子23の数倍長くしている。こうすることで、各種端子21~24同士の間に本来なら設けるべき間隔を節約することが可能となり、半導体装置のさらなるサイズダウンに繋がっている。また、より一般的に言えば、共通電源用端子21のそれぞれの、ボンディングワイヤがボンディングされる面の面積は、信号用端子23のそれぞれのボンディングワイヤがボンディングされる面の面積より大きい。同様に、共通グラウンド用端子22のそれぞれの、ボンディングワイヤがボンディングされる面の面積は、信号用端子23のそれぞれのボンディングワイヤがボンディングされる面の面積より大きい。さらに、電源用端子21およびグラウンド用端子22は、パッケージ基板20における最内周のリング状領域に沿って、交互に配置されている。こうすることで、半導体チップ10の周囲に配置された電源用端子21およびグラウンド用端子22の偏りを減らし、半導体チップ10内部の回路設計の自由度を高めている。また、これらの工夫に合わせて、半導体チップ10における電源用パッド11は、同一の電源用端子21に接続されるもの同士で集められている。同様に、半導体チップ10におけるグラウンド用パッド12も、同一のグラウンド用端子22に接続されるもの同士で集められている。なお、半導体チップ10における各種パッド11、12および13は、全体としていわゆる千鳥構成となるように、リング状領域ごとに配列方向にずれていることが好ましい。こうすることで、ボンディングワイヤ30同士の接触や短絡が避けやすくなっている。図4Aは、従来技術による半導体装置における、各種パッド11、12および13ならびに各種端子21、22、23および24の配置例を示す平面図である。図4Bは、本発明の第1の実施形態による半導体装置における、各種パッド11、12および13ならびに各種端子21、22、23および24の配置例を示す平面図である。図4Aおよび図4Bにおいて、半導体チップ10における電源用パッド11、グラウンド用パッド12および信号用パッド13の密度は同じである。また、パッケージ基板20における信号用端子23、24の密度も同じである。図4Aおよび図4Bにおける第1の違いは、パッケージ基板20に電源用端子21およびグラウンド用端子22を配置するにあたって、従来技術では2重のリング状領域を必要とするところを、本実施形態では1つのリング状領域しか必要としていない点である。図4Aおよび図4Bにおける第2の違いは、半導体チップ10に電源用パッド11およびグラウンド用パッド12を配置するに当たって、従来技術では2重のリング状領域を必要とするところを、本実施停滞では1つのリング状領域しか必要としていない点である。図4Aおよび図4Bを比較すると、本実施形態による半導体チップ10およびパッケージ基板20の面積が、従来技術の場合よりも節約出来ることが分かる。これらのサイズダウンは、半導体装置全体としてのサイズダウンにつながる。図5は、本発明および従来技術による半導体装置のサイズの差を示す平面図群である。図5aは、従来技術による半導体装置の部分的な構成を示す平面図である。図5bは、本実施形態による半導体装置の部分的な構成を示す平面図である。図5aおよび図5bの半導体装置において、半導体チップにおける信号用パッドの総数および密度は同じであり、また、パッケージ基板における信号用端子の総数および密度も同じである。ここで、パッケージ基板における信号用端子の、図5における縦方向のピッチを、L1と置く。本実施形態によれば、従来技術と比較して、パッケージ基板のサイズを、4辺のそれぞれにおいてL1の長さだけ縮小することが可能となり、すなわちそれだけのコストダウンが可能となる。また、半導体チップにおける信号用パッドの、図5における縦方向のピッチを、L2と置く。本実施形態によれば、従来技術と比較して、半導体チップのサイズを、4辺のそれぞれにおいてL2の長さだけ縮小することが可能となり、すなわちそれだけのコストダウンが可能となる。さらに、図5aに示した従来技術による半導体装置の、パッケージ基板における最外周の信号用端子の中心から、半導体チップにおける最内周の信号用パッドまでの距離を、L3Aと置く。L3Aは、従来技術による半導体装置の、半導体チップにおける最内周のリング状領域に配置された信号用パッドと、パッケージ基板における最外周のリング示威領域に配置された信号用端子を接続する、最長クラスのボンディングワイヤ群の長さにほぼ等しい。同様に、図5bに示した本実施形態による半導体装置の、パッケージ基板における最外周の信号用端子の中心から、半導体チップにおける最内周の信号用パッドまでの距離を、L3Bと置く。L3Bは、本実施形態による半導体装置の、半導体チップにおける最内周のリング状領域に配置された信号用パッドと、パッケージ基板における最外周のリング示威領域に配置された信号用端子を接続する、最長クラスのボンディングワイヤ群の長さにほぼ等しい。本実施形態によれば、必要となるボンディングワイヤの長さおよび総数を減らすことが可能となり、すなわちそれだけのコストダウンが可能となる。図6は、本発明および従来技術による半導体装置のサイズの差を示す平面図群である。図6aは、本実施形態による半導体装置の部分的な構成を示す平面図である。図6bは、従来技術による半導体装置の部分的な構成を示す平面図である。図6は、各パッドおよび各端子の総数および配置が図5とは異なる場合を示している。すなわち、図6aに示した本実施形態による半導体装置では、半導体チップにおける信号パッドを図5bの場合よりも増やして従来技術の場合と同じ4つのリング状領域に配置している。同様に、図6aに示した本実施形態による半導体装置では、パッケージ基板における信号端子を図5bの場合よりも増やして従来技術の場合と同じ4つのリング状領域に配置している。なお、図6aおよび図6bの半導体装置において、半導体チップにおける信号用パッドの総数および密度は同じであり、また、パッケージ基板における信号用端子の総数および密度も同じである。ただし、図6aの半導体装置では、4つのリング状領域のうち、最内周に設けられた第1のリング状領域には電源用パッド11およびグランド用パッド12が配置されており、その外周に設けられた第2~第4のリング状領域には第1~第3の信号用端子23~25が配置されている。そして、図6bの半導体装置では、4つのリング状領域のうち、最内周に設けられた第1のリング状領域には電源リング状端子130が配置されており、その外周に設けられた第2のリング状領域にはグランドリング状端子140が配置されており、そのさらに外周に設けられた第3および第4のリング状領域には信号用端子160が配置されている。このとき、図6bに示した従来技術で、図6aに示した本実施形態と同数の信号用パッドおよび信号用端子を、それぞれ4重のリング状領域に納めるためには、図6の横方向のサイズを拡大する必要がある。図6aに示した本実施形態によって実現されるこの方向でのサイズダウンは、図6に示した長さL4の2倍となる。このように、多重リング状領域の総数が同じであっても、従来技術よりも本実施形態の方が半導体装置のサイズを縮小することが可能であり、したがってコストダウンが可能である。第2の実施形態図7は、本発明の第2の実施形態による半導体装置の構成を部分的に示す平面図である。図7に示した本実施形態による半導体装置は、図3に示した本発明の第1の実施形態による半導体装置に、以下の変更を加えたものに等しい。すなわち、パッケージ基板20における電源用端子21を、半導体チップにおける電源用パッド11毎に1つずつ設ける。同様に、パッケージ基板20におけるグラウンド用端子22を、半導体チップにおけるグラウンド用パッド12毎に1つずつ設ける。このような変更を加えることによって、パッケージ基板20において電源用端子21およびグラウンド用端子22が占める面積は、本発明の第1の実施形態の場合よりも多少増加する。その反面、パッケージ基板20における電源用端子21およびグラウンド用端子22の配置にさらなる自由度が得られる。したがって、半導体チップ10における電源用パッド11およびグラウンド用パッド12の配置にも同様にさらなる自由度が得られ、半導体チップ10の回路全体としての設計がより容易となる。なお、図7では、複数の電源用端子21をまとめて配置しており、また、複数のグラウンド用端子22をまとめて配置しているが、これはあくまでも一例であって、本発明を限定するものではない。例えば、電源用端子21およびグラウンド用端子22を1つおきに配置しても構わない。また、本実施形態における、1つの電源用パッド11またはグラウンド用パッド12に接続される電源用端子21またはグラウンド用端子22と、本発明の第1の実施形態における、複数の電源用パッド11または複数のグラウンド用パッド12に共通接続される電源用端子21またはグラウンド用端子22とを、混在して配置しても構わない。しかし、いずれにしても、本発明においては、電源用端子21およびグラウンド用端子22を、パッケージ基板における最内周のリング状領域に集めることが好ましい。また、電源用パッド11およびグラウンド用パッド12を、半導体チップにおける最外周のリング状領域に集めることが好ましい。第3の実施形態図8は、本発明の第3の実施形態による半導体装置の構成を部分的に示す平面図である。図8に示した本実施形態による半導体装置は、図7に示した本発明の第2の実施系板による半導体装置に、以下の変更を加えたものに等しい。すなわち、半導体チップ10における最外周のリング状領域に信号用パッド13を設け、パッケージ基板20における最内周のリング状領域に信号用端子23を設ける。本発明の半導体装置では、基本的に、電源用パッド11およびグラウンド用パッド12を、半導体チップにおける最外周のリング状領域に集めている。しかし、一部の信号用パッド13を例外的に半導体チップにおける最外周のリング状領域に配置することを禁止するものではない。同様に、本発明の半導体装置では、基本的に、電源用端子21およびグラウンド用端子22を、パッケージ基板における最内周のリング状領域に集めている。しかし、一部の信号用端子23を例外的にパッケージ基板における最内周のリング状領域に配置することを禁止するものではない。特に、図8の場合は、例外的な配置をされた信号用パッド13および信号用端子23を接続するボンディングワイヤ30の左右を、グラウンド用パッド12およびグラウンド用端子22を接続するボンディングワイヤ30で挟み込んでいる。こうすることで、例外的な配置をされた信号用パッド13および信号用端子23を接続するボンディングワイヤ30の、ノイズに対する耐性を上げることが可能となっている。第4の実施形態図9は、本発明の第4の実施形態による半導体装置の構成を部分的に示す平面図である。図9に示した本実施形態による半導体装置は、図7に示した本発明の第2の実施系板による半導体装置に、以下の変更を加えたものに等しい。すなわち、半導体チップ10における最内周のリング状領域にグラウンド用パッド12を設け、パッケージ基板20における最外周のリング状領域にグラウンド用端子22を設ける。本発明の半導体装置では、基本的に、電源用パッド11およびグラウンド用パッド12を、半導体チップ10における最外周のリング状領域に集めている。しかし、一部のグラウンド用パッド12を例外的に半導体チップにおける最外周以外のリング状領域に配置することを禁止するものではない。同様に、本発明の半導体装置では、基本的に、電源用端子21およびグラウンド用端子22を、パッケージ基板20における最内周のリング状領域に集めている。しかし、一部のグラウンド用端子22を例外的にパッケージ基板20における最内周以外のリング状領域に配置することを禁止するものではない。特に、図9の場合は例外的な配置をされたグラウンド用パッド12およびグラウンド用端子22を接続するボンディングワイヤ30が、左右に隣接する信号用パッド14および信号用端子24を接続するボンディングワイヤ30にとっての、シールドとして作用する。こうすることで、一部の信号用パッドおよび一部の信号用端子を接続するボンディングワイヤ30の、ノイズに対する耐性を上げることが可能となっている。なお、図9の場合は、例外的なグラウンド用パッド12が半導体チップ10における最内周のリング状領域に配置されているが、実際にはとのリング状領域に配置されていても構わない。同様に、図9の場合は、例外的なグラウンド用端子22がパッケージ基板20における最外周のリング状領域に配置されているが、実際にはどのリング状領域に配置されていても構わない。以上の説明において、リング状領域に配列された各種端子11~15および各種パッド21~25は、半導体装置の各辺において直線的に配列されているが、これはあくまでも一例であって、例えば曲線的に配列されていても構わない。これらの実施形態による構成は、技術的に矛盾しない範囲内で、自由に組み合わせることが可能である。例えば、本発明による半導体装置において、パッケージ基板20における、実装された半導体チップ10を囲む最内周のリング状領域に、単独の電源用端子21、共通電源用端子21、単独のグラウンド用端子、共通グラウンド用端子および信号用端子23が混在していても良い。