2つのインターフェースユニットを有するインターフェース回路を備える電子装置であって、前記インターフェース回路は、前記電子装置から出力する左チャンネルオーディオ信号及び右チャンネルオーディオ信号を伝送するために用いられ、各々の前記インターフェースユニットは、第一ピン及び前記第一ピンに分離可能に電気的に接続される第二ピンと、干渉防止素子と、を備え、各々の前記第一ピンは、前記電子装置に接続されて前記右チャンネルオーディオ信号を受信し、各々の前記第二ピンは、前記電子装置に接続されて前記左チャンネルオーディオ信号を受信し、且つ対応する干渉防止素子を介して対応する前記第一ピンに分離可能に電気的に接続され、各々の前記干渉防止素子は、対応する前記第一ピンと対応する前記第二ピンとが電気的に接続されると、前記左チャンネルオーディオ信号及び前記右チャンネルオーディオ信号の中の一方を減衰し、対応する前記第一ピンと対応する前記第二ピンとの間にプラグを電気的に差し込むと、開放回路状態になることを特徴とする電子装置。2つの前記インターフェースユニットの干渉防止素子は、それぞれ第一レジスター及び第二レジスターであることを特徴とする請求項1に記載の電子装置。前記電子装置は、前記インターフェース回路に電気的に接続される処理ユニットをさらに備え、前記処理ユニットは、前記左チャンネルオーディオ信号を出力する左チャンネル出力端及び前記右チャンネルオーディオ信号を出力する右チャンネル出力端を備え、各々の前記第一ピンは、前記右チャンネル出力端に電気的に接続されて前記右チャンネルオーディオ信号を受信し、各々の前記第二ピンは、前記左チャンネル出力端に電気的に接続されて前記左チャンネルオーディオ信号を受信することを特徴とする請求項2に記載の電子装置。前記インターフェース回路は、構造及び機能が同じである4つのインターフェースサブ回路をさらに備え、2つの前記インターフェースサブ回路の一端は電気的に接続されたのち、さらに前記右チャンネル出力端に電気的に接続され、2つの前記インターフェースサブ回路の他端は2つの前記第一ピンにそれぞれに電気的に接続され、他の2つの前記インターフェースサブ回路の一端は電気的に接続されたのち、さらに前記左チャンネル出力端に電気的に接続され、他の2つの前記インターフェースサブ回路の他端は2つの前記第二ピンにそれぞれに電気的に接続されることを特徴とする請求項3に記載の電子装置。各々の前記インターフェースサブ回路は、別々に第三レジスター、第四レジスター、インダクター及びキャパシターを備え、2つの前記第三レジスターの一端は電気的に接続されたのち、さらに前記右チャンネル出力端に電気的に接続され、2つの前記第三レジスターの他端は別々に対応する前記インダクターを介して2つの前記第一ピンにそれぞれに電気的に接続され、且つ2つの前記第三レジスターの他端は別々に対応する前記インダクター及び対応する前記キャパシターを順次に通して電気的に接地し、他の2つの前記第三レジスターの一端は電気的に接続されたのち、さらに前記左チャンネル出力端に電気的に接続され、他の2つの前記第三レジスターの他端は別々に対応する前記インダクターを介して2つの前記第二ピンにそれぞれに電気的に接続され、且つ2つの前記第三レジスターの他端は別々に対応する前記インダクター及び対応する前記キャパシターを順次に通して電気的に接地し、各々の前記第四レジスターの一端は、対応する前記第三レジスターと対応する前記インダクターとの間に電気的に接続されることを特徴とする請求項4に記載の電子装置。各々の前記インターフェースサブ回路の第三レジスター、インダクター及びキャパシターは、RLCフィルタ回路を構成し、各々の前記インターフェースサブ回路の前記第四レジスターは、プルダウン電圧レジスターであることを特徴とする請求項5に記載の電子装置。前記第一レジスターの抵抗値及び前記第二レジスターの抵抗値は、それぞれ前記第三レジスターの抵抗値の3~10倍であることを特徴とする請求項5に記載の電子装置。前記プラグは、前記左チャンネルオーディオ信号を入力する左チャンネル入力ポート及び前記右チャンネルオーディオ信号を入力する右チャンネル入力ポートを備え、前記プラグが1つの前記インターフェースユニットに差し込まれている場合、前記プラグが差し込まれた前記インターフェースユニットの第一ピンと第二ピンとの間の電気接続が切られ、前記右チャンネル入力ポートが前記第一ピンに電気的に接続され、前記左チャンネル入力ポートが前記第二ピンに電気的に接続され、前記プラグが差し込まれた前記インターフェースユニットの干渉防止素子は開放回路状態になることを特徴とする請求項5に記載の電子装置。左チャンネルオーディオ信号及び右チャンネルオーディオ信号を出力する電子装置に用いられ、且つ前記電子装置から出力する左チャンネルオーディオ信号及び右チャンネルオーディオ信号を伝送するインターフェース回路であって、2つのインターフェースユニットを備え、各々の前記インターフェースユニットは、第一ピン及び前記第一ピンに分離可能に電気的に接続される第二ピンと、干渉防止素子と、を備え、各々の前記第一ピンは、前記電子装置に接続されて前記右チャンネルオーディオ信号を受信し、各々の前記第二ピンは、前記電子装置に接続されて前記左チャンネルオーディオ信号を受信し、且つ対応する干渉防止素子を介して対応する前記第一ピンに分離可能に電気的に接続され、各々の前記干渉防止素子は、対応する前記第一ピンと対応する前記第二ピンとが電気的に接続されると、前記左チャンネルオーディオ信号及び前記右チャンネルオーディオ信号の中の一方を減衰し、対応する前記第一ピンと対応する前記第二ピンとの間にプラグを電気的に差し込むと、開放回路状態になることを特徴とするインターフェース回路。前記インターフェース回路の1つのインターフェースユニットにプラグを差し込み、前記インターフェース回路の他の1つのインターフェースユニットにプラグが差し込まれないと、プラグが差し込まれた前記インターフェースユニットの第一ピンと第二ピンとの間の接続が切られるが、プラグが差し込まれなかった前記インターフェースユニットの第一ピンと第二ピンとの間は電気接続を保持するので、前記電子装置が出力する左チャンネルオーディオ信号及び右チャンネルオーディオ信号の中の一方は、プラグが差し込まれた前記インターフェースユニットの第一ピン及び第二ピンの中の一方に入って、プラグが差し込まれた前記インターフェースユニットの第一ピン又は第二ピンが左チャンネルオーディオ信号及び右チャンネルオーディオ信号を同時に出力して、左右チャンネルの干渉現象を招く。本発明の目的は、前記課題を解決し、左右チャンネルの干渉現象の発生を防止することができるインターフェース回路及び該インターフェース回路を有する電子装置を提供することである。本発明に係る電子装置は、2つのインターフェースユニットを有するインターフェース回路を備え、前記インターフェース回路は、前記電子装置から出力する左チャンネルオーディオ信号及び右チャンネルオーディオ信号を伝送するために用いられ、各々の前記インターフェースユニットは、第一ピン及び前記第一ピンに分離可能に電気的に接続される第二ピンと、干渉防止素子と、を備え、各々の前記第一ピンは、前記電子装置に接続されて前記右チャンネルオーディオ信号を受信し、各々の前記第二ピンは、前記電子装置に接続されて前記左チャンネルオーディオ信号を受信し、且つ対応する干渉防止素子を介して対応する前記第一ピンに分離可能に電気的に接続され、各々の前記干渉防止素子は、対応する前記第一ピンと対応する前記第二ピンとが電気的に接続されると、前記左チャンネルオーディオ信号及び前記右チャンネルオーディオ信号の中の一方を減衰し、対応する前記第一ピンと対応する前記第二ピンとの間にプラグを電気的に差し込むと、開放回路状態になる。本発明に係るインターフェース回路は、左チャンネルオーディオ信号及び右チャンネルオーディオ信号を出力する電子装置に用いられ、且つ前記電子装置から出力する左チャンネルオーディオ信号及び右チャンネルオーディオ信号を伝送するために用いられ、且つ2つのインターフェースユニットを備え、各々の前記インターフェースユニットは、第一ピン及び前記第一ピンに分離可能に電気的に接続される第二ピンと、干渉防止素子と、を備え、各々の前記第一ピンは、前記電子装置に接続されて前記右チャンネルオーディオ信号を受信し、各々の前記第二ピンは、前記電子装置に接続されて前記左チャンネルオーディオ信号を受信し、且つ対応する干渉防止素子を介して対応する前記第一ピンに分離可能に電気的に接続され、各々の前記干渉防止素子は、対応する前記第一ピンと対応する前記第二ピンとが電気的に接続されると、前記左チャンネルオーディオ信号及び前記右チャンネルオーディオ信号の中の一方を減衰し、対応する前記第一ピンと対応する前記第二ピンとの間にプラグを電気的に差し込むと、開放回路状態になる。従来の技術に比べて、本発明のインターフェース回路及び該インターフェース回路を有する電子装置において、前記インターフェース回路の中の1つのインターフェースユニットにプラグを差し込み且つ他の1つのインターフェースユニットにプラグを差し込まない場合、プラグが差し込まれなかった前記インターフェースユニットに干渉防止素子を設置することにより、プラグが差し込まれなかった前記インターフェースユニットの左チャンネルオーディオ信号及び右チャンネルオーディオ信号の中の一方を減衰して、プラグが差し込まれなかった前記インターフェースユニットの左チャンネルオーディオ信号及び右チャンネルオーディオ信号の中の一方が、プラグが差し込まれた前記インターフェースユニットに入ることを防止して、プラグが差し込まれた前記インターフェースユニットの左右チャンネルの干渉現象を免れる。又、プラグが差し込まれた前記インターフェースユニットの干渉防止素子は開放回路状態になるので、プラグが差し込まれた前記インターフェースユニットの左チャンネルオーディオ信号及び右チャンネルオーディオ信号の伝送を影響しない。以下、図面を参照して、本発明の実施形態について説明する。図1は、本発明の実施形態に係る電子装置100の機能ブロック図である。本実施形態において、前記電子装置100は、DVDであるが、他の実施形態において、前記電子装置100は、カラオケなどのAVオーディオビデオ電子製品であることができる。前記電子装置100は、オーディオ信号を出力する処理ユニット10及び前記処理ユニット10に電気的に接続されるインターフェース回路30を備える。前記インターフェース回路30に1つの又は2つのスピーカーを接続することができる。本実施形態において、第一スピーカー40及び第二スピーカー43を前記インターフェース回路30に接続することができる。前記インターフェース回路30は、前記処理ユニット10から出力するオーディオ信号を前記第一スピーカー40又は前記第二スピーカー43に伝送して、前記第一スピーカー40又は前記第二スピーカー43から前記オーディオ信号に対応する音声を放送する。前記処理ユニット10は、左チャンネルオーディオ信号L-CHを出力する左チャンネル出力端11及び右チャンネルオーディオ信号R-CHを出力する右チャンネル出力端13を備える。前記左チャンネルオーディオ信号L-CH及び前記右チャンネルオーディオ信号R-CHが組み合わせて前記オーディオ信号を構成する。前記第一スピーカー40は、前記インターフェース回路30に電気的に差し込むために用いられるプラグ41を備える。前記プラグ41は、前記左チャンネルオーディオ信号L-CHを入力する左チャンネル入力ポート410及び前記右チャンネルオーディオ信号R-CHを入力する右チャンネル入力ポート412を備える。前記第二スピーカー43は、前記インターフェース回路30に電気的に差し込むために用いられるプラグ44を備える。前記プラグ44は、前記左チャンネルオーディオ信号L-CHを入力する左チャンネル入力ポート440及び前記右チャンネルオーディオ信号R-CHを入力する右チャンネル入力ポート442を備える。前記インターフェース回路30は、同じな機能及び構造を有する第一インターフェースユニット21及び第二インターフェースユニット23と、同じな機能及び構造を有する第一インターフェースサブ回路31、第二インターフェースサブ回路33、第三インターフェースサブ回路35及び第四インターフェースサブ回路37と、を備える。前記第一インターフェースサブ回路31の一端は、前記右チャンネル出力端13に電気的に接続され、前記第一インターフェースサブ回路31の他端は、前記第一インターフェースユニット21を介して前記第一スピーカー40の右チャンネル入力ポート412に電気的に接続される。前記第二インターフェースサブ回路33の一端は、前記左チャンネル出力端11に電気的に接続され、前記第二インターフェースサブ回路33の他端は、前記第一インターフェースユニット21を介して前記第一スピーカー40の左チャンネル入力ポート410に電気的に接続される。前記第三インターフェースサブ回路35の一端は、前記右チャンネル出力端13に電気的に接続され、前記第三インターフェースサブ回路35の他端は、前記第二インターフェースユニット23を介して前記第二スピーカー43の右チャンネル入力ポート442に電気的に接続される。前記第四インターフェースサブ回路37の一端は、前記左チャンネル出力端11に電気的に接続され、前記第四インターフェースサブ回路37の他端は、前記第二インターフェースユニット23を介して前記第二スピーカー43の左チャンネル入力ポート440に電気的に接続される。前記第一インターフェースユニット21は、前記左チャンネルオーディオ信号L-CH及び前記右チャンネルオーディオ信号R-CHを受信するために用いられ、且つ前記第一スピーカー40のプラグ41を前記第一インターフェースユニット21に差し込むと、前記左チャンネルオーディオ信号L-CH及び前記右チャンネルオーディオ信号R-CHは、前記第一スピーカー40に伝送される。前記第二インターフェースユニット23も前記左チャンネルオーディオ信号L-CH及び前記右チャンネルオーディオ信号R-CHを受信するために用いられ、且つ前記第二スピーカー43のプラグ44を前記第二インターフェースユニット23に差し込むと、前記左チャンネルオーディオ信号L-CH及び前記右チャンネルオーディオ信号R-CHは、前記第二スピーカー43に伝送される。前記第一インターフェースユニット21は、第一ピン213、第二ピン214、第三ピン211、第四ピン212、第五ピン215及び第一干渉防止素子216を備える。前記第三ピン211は、電気的に接地する。前記第四ピン212は、前記第一インターフェースサブ回路31を介して前記右チャンネル出力端13に電気的接続される。前記第一ピン213は、前記第四ピン212に電気的に接続される。前記第二ピン214は、前記第一干渉防止素子216を介して前記第一ピン213に分離可能に電気的に接続される。前記第五ピン215は、前記第二ピン214に電気的に接続され、且つ第二インターフェースサブ回路33を介して前記左チャンネル出力端11に電気的に接続される。前記第一インターフェースユニット21に前記第一スピーカー40のプラグ41を差し込む時、前記第一干渉防止素子216は前記第一ピン213と分離して、前記第一ピン213と前記第二ピン214との間の電気接続を切る。前記第一インターフェースユニット21に前記第一スピーカー40のプラグ41を差し込まない時、前記第一干渉防止素子216は前記第一ピン213に電気的に接続される。前記第四ピン212及び前記第五ピン215を省略することができ、従って前記第一ピン213は前記第一インターフェースサブ回路31を介して前記右チャンネル出力端13に電気的に接続され、前記第二ピン214は第二インターフェースサブ回路33を介して前記左チャンネル出力端11に電気的に接続される。前記第二インターフェースユニット23は、第六ピン233、第七ピン234、第八ピン231、第九ピン232、第十ピン235及び第二干渉防止素子236を備える。前記第八ピン231は、電気的に接地する。前記第九ピン232は、前記第三インターフェースサブ回路35を介して前記右チャンネル出力端13に電気的に接続される。前記第六ピン233は、前記第九ピン232に電気的に接続される。前記第七ピン234は、前記第二干渉防止素子236を介して前記第六ピン233に分離可能に電気的に接続される。前記第十ピン235は、前記第七ピン234に電気的に接続され、且つ第四インターフェースサブ回路37を介して前記左チャンネル出力端11に電気的に接続される。前記第二インターフェースユニット23に前記第二スピーカー43のプラグ44を差し込む時、前記第二干渉防止素子236は前記第六ピン233と分離して、前記第六ピン233と前記第七ピン234との間の電気接続を切る。前記第二インターフェースユニット23に前記第二スピーカー43のプラグ44を差し込まない時、前記第二干渉防止素子236は前記第六ピン233に電気的に接続される。前記第九ピン232及び前記第十ピン235を省略することができ、従って前記第六ピン233は前記第三インターフェースサブ回路35を介して前記右チャンネル出力端13に電気的に接続され、前記第七ピン234は第四インターフェースサブ回路37を介して前記左チャンネル出力端11に電気的に接続される。前記第一インターフェースサブ回路31及び前記第三インターフェースサブ回路35は、前記右チャンネルオーディオ信号R-CHを前記第四ピン212及び前記第九ピン232に伝送するために用いられる。前記第二インターフェースサブ回路33及び前記第四インターフェースサブ回路37は、前記左チャンネルオーディオ信号L-CHを前記第五ピン215及び前記第十ピン235に伝送するために用いられる。前記第一干渉防止素子216及び前記第二干渉防止素子236は、前記処理ユニット10の左チャンネル出力端11及び右チャンネル出力端13に電気的に接続される場合、前記処理ユニット10から出力するオーディオ信号を減衰するために用いられ、即ち前記左チャンネルオーディオ信号L-CH及び前記右チャンネルオーディオ信号R-CHの中の一方を減衰する。前記第一インターフェースユニット21に前記第一スピーカー40のプラグ41を差し込み、且つ前記第二インターフェースユニット23に前記第二スピーカー43のプラグ44を差し込まない場合、前記第一インターフェースユニット21の第一ピン213と第二ピン214との間の電気接続は切られて、前記プラグ41の右チャンネル入力ポート412及び左チャンネル入力ポート410にそれぞれに電気的に接続され、前記第一干渉防止素子216は開放回路状態になり、前記第一干渉防止素子216は前記第一インターフェースユニット21の左チャンネルオーディオ信号L-CH及び右チャンネルオーディオ信号R-CHを減衰しない。即ち、前記第一干渉防止素子216は、前記左チャンネルオーディオ信号L-CH及び前記右チャンネルオーディオ信号R-CHの伝送を影響しない。前記第二スピーカー43のプラグ44が差し込まれなかった前記第二インターフェースユニット23において、前記第二干渉防止素子236は前記処理ユニット10の左チャンネル出力端11及び右チャンネル出力端13に電気的に接続されるので、前記第二干渉防止素子236は、前記第二インターフェースユニット23の左チャンネルオーディオ信号L-CH及び右チャンネルオーディオ信号R-CHを減衰する。だから、前記第二スピーカー43のプラグ44が差し込まれなかった前記第二インターフェースユニット23は、前記第一スピーカー40のプラグ41が差し込まれた前記第一インターフェースユニット21の信号伝送に影響を与えない。従って、前記第一スピーカー40のプラグ41が差し込まれた前記第一インターフェースユニット21に左右チャンネルの干渉現象が発生しない。同様に、前記第二インターフェースユニット23に前記第二スピーカー43のプラグ44を差し込み、且つ前記第一インターフェースユニット21に前記第一スピーカー40のプラグ41を差し込まない場合、前記第一干渉防止素子216は、前記第一インターフェースユニット21の左チャンネルオーディオ信号L-CH及び右チャンネルオーディオ信号R-CHを減衰するので、前記第一スピーカー40のプラグ41が差し込まれなかった前記第一インターフェースユニット21は、前記第二スピーカー43のプラグ44が差し込まれた前記第二インターフェースユニット23の信号伝送に影響を与えない。従って、前記第二スピーカー43のプラグ44が差し込まれた前記第二インターフェースユニット23に左右チャンネルの干渉現象が発生しない。図2及び図3を参照すると、本実施形態において、前記第一干渉防止素子216は第一レジスターR1であり、前記第二干渉防止素子236は第二レジスターR2である。前記第一インターフェースサブ回路31は、第三レジスターR3、第四レジスターR4、第一インダクターL1及び第一キャパシターC1を備える。前記第三レジスターR3の一端は、前記右チャンネル出力端13に電気的に接続され、前記第三レジスターR3の他端は、前記第一インダクターL1の一端に電気的に接続され、前記第一インダクターL1の他端は、前記第四ピン212に電気的に接続される。前記第四レジスターR4の一端は、前記第三レジスターR3と前記第一インダクターL1との間に電気的に接続され、前記第四レジスターR4の他端は、電気的に接地する。前記第一キャパシターC1の一端は、前記第一インダクターL1と前記第四ピン212との間に電気的に接続され、前記第一キャパシターC1の他端は、電気的に接地する。前記第三レジスターR3、前記第一インダクターL1及び前記第一キャパシターC1は、RLCフィルタ回路を構成し、前記第四レジスターR4は、プルダウン電圧レジスターpulldownvoltageresistorである。前記第二インターフェースサブ回路33は、第五レジスターR5、第六レジスターR6、第二インダクターL2及び第二キャパシターC2を備える。前記第三インターフェースサブ回路35は、第七レジスターR7、第八レジスターR8、第三インダクターL3及び第三キャパシターC3を備える。前記第四インターフェースサブ回路37は、第九レジスターR9、第十レジスターR10、第四インダクターL4及び第四キャパシターC4を備える。前記第二インターフェースサブ回路33、前記第三インターフェースサブ回路35及び前記第四インターフェースサブ回路37の機能及び構造は、前記第一インターフェースサブ回路31の機能及び構造と同じであるので、前記第二インターフェースサブ回路33、前記第三インターフェースサブ回路35及び前記第四インターフェースサブ回路37の各素子の間の電気接続関係の詳しい説明を省略する。前記第三レジスターR3、前記第五レジスターR5、前記第七レジスターR7及び前記第九レジスターR9の抵抗値は同じであり、前記第一レジスターR1及び前記第二レジスターR2の抵抗値は、前記第三レジスターR3、前記第五レジスターR5、前記第七レジスターR7及び前記第九レジスターR9のどのレジスターの抵抗値よりとても大きい。図3に示したように、前記第一インターフェースユニット21に前記第一スピーカー40のプラグ41を差し込み、且つ前記第二インターフェースユニット23に前記第二スピーカー43のプラグ44を差し込まない場合、前記第一インターフェースユニット21の第一ピン213と第二ピン214との間の電気接続が切られ、前記プラグ41の右チャンネル入力ポート412及び左チャンネル入力ポート410にそれぞれに電気的に接続され、前記第一レジスターR1は開放回路状態になり、前記第一レジスターR1は前記第一インターフェースユニット21が受信する左チャンネルオーディオ信号L-CH及び右チャンネルオーディオ信号R-CHを減衰しない。即ち、前記第一レジスターR1は、前記左チャンネルオーディオ信号L-CH及び前記右チャンネルオーディオ信号R-CHの伝送を影響しない。前記第二インターフェースユニット23に前記第二スピーカー43のプラグ44を差し込まなく、前記第六ピン233は前記第二レジスターR2を介して前記第七ピン234に電気的に接続され、且つ前記第六ピン233は前記第八レジスターR8を介して電気的に接地し、前記第七ピン234は前記第十レジスターR10を介して電気的に接地する。前記左チャンネル出力端11が出力する左チャンネルオーディオ信号L-CHは、順次に前記第五レジスターR5、前記第二インダクターL2及び前記第五ピン215を通して前記プラグ41の左チャンネル入力ポート410に伝送される。前記右チャンネル出力端13が出力する右チャンネルオーディオ信号R-CHは、前記第三レジスターR3、前記第一インダクターL1及び前記第四ピン212を通して前記プラグ40の右チャンネル入力ポート412に伝送されるばかりでなく、さらに前記左チャンネル出力端11、前記第七レジスターR7、前記第三インダクターL3、前記第九ピン232、前記第六ピン233、前記第二レジスターR2、前記第七ピン234、前記第十ピン235、前記第四インダクターL4、前記第九レジスターR9、前記第五レジスターR5、前記第二インダクターL2、前記第五ピン215を順次通り、前記プラグ41の左チャンネル入力ポート410に伝送される。前記第五ピン215は、前記左チャンネル出力端11から出力する左チャンネルオーディオ信号L-CHを伝送するばかりでなく、前記右チャンネル出力端13から出力する右チャンネルオーディオ信号R-CHも伝送する。前記第二レジスターR2の抵抗値は、前記第三レジスターR3、前記第五レジスターR5、前記第七レジスターR7及び前記第九レジスターR9の中のいずれか1つのレジスターの抵抗値よりとても大きいので、前記第二レジスターR2は、前記右チャンネルオーディオ信号R-CHを最小まで減衰することができ、従って前記第五ピン215は、ほぼ前記左チャンネル出力端11から出力する左チャンネルオーディオ信号L-CHだけを伝送する。だから、前記第二スピーカー43のプラグ44が差し込まれなかった前記第二インターフェースユニット23は、前記第一スピーカー40のプラグ41が差し込まれた前記第一インターフェースユニット21の信号伝送に影響を与えず、前記第五ピン215に左右チャンネルの干渉現象が発生しない。前記第一レジスターR1及び前記第二レジスターR2の抵抗値は前記第三レジスターR3の抵抗値の3~10倍であることが好ましい。同様に、前記第二インターフェースユニット23に前記第二スピーカー43のプラグ44を差し込み、且つ前記第一インターフェースユニット21に前記第一スピーカー40のプラグ41を差し込まない場合、前記第一レジスターR1は、前記左チャンネルオーディオ信号L-CHを最小まで減衰することができるので、前記第一スピーカー40のプラグ41が差し込まれなかった前記第一インターフェースユニット21は、前記第二スピーカー43のプラグ44が差し込まれた前記第二インターフェースユニット23の信号伝送を影響しなく、前記第十ピン235に左右チャンネルの干渉現象が発生しない。本発明の電子装置100において、前記インターフェース回路30の第一インターフェースユニット21及び第二インターフェースユニット23の中の一方にプラグを差し込む場合、前記インターフェース回路30の第一インターフェースユニット21及び第二インターフェースユニット23の中の他方は、対応する前記第一干渉防止素子216又は前記第二干渉防止素子236を設置することにより、前記第一インターフェースユニット21又は前記第二インターフェースユニット23の左チャンネルオーディオ信号L-CH又は右チャンネルオーディオ信号R-CHを減衰して、前記第二インターフェースユニット23又は前記第一インターフェースユニット21の左チャンネルオーディオ信号L-CH又は右チャンネルオーディオ信号R-CHが前記第一インターフェースユニット21又は前記第二インターフェースユニット23に入ることを防止して、前記第一インターフェースユニット21又は前記第二インターフェースユニット23の左右チャンネルの干渉現象を免れる。又、前記インターフェース回路30の第一インターフェースユニット21及び第二インターフェースユニット23の中の一方にプラグを差し込む場合、前記第一干渉防止素子216又は前記第二干渉防止素子236は開放回路状態になるので、前記第一インターフェースユニット21又は前記第二インターフェースユニット23の左チャンネルオーディオ信号L-CH又は右チャンネルオーディオ信号R-CHの伝送に影響しない。以上、本発明を実施形態に基づいて具体的に説明したが、本発明は、上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲において、種々の変更が可能であることは勿論であって、本発明の技術的範囲は、以下の特許請求の範囲から決まる。