ベース基板と、ベース基板上に形成され画素領域を限定するゲートライン及びデータラインと、導電性材料により製造されるブラックマトリクスと、を含む薄膜トランジスタ液晶ディスプレイアレイ基板であって、それぞれの前記画素領域内には、画素電極と、薄膜トランジスタと、前記画素電極と共に多次元空間複合電場を形成する共通電極とが設置され、前記ブラックマトリクスは前記共通電極と電気接続されることを特徴とする薄膜トランジスタ液晶ディスプレイアレイ基板。前記薄膜トランジスタはゲート電極と、活性層と、ソース電極とドレイン電極とを含み、パッシベーション層は、ベース基板の全体を覆うように前記薄膜トランジスタ上に形成される、請求項1に記載された薄膜トランジスタ液晶ディスプレイアレイ基板。前記共通電極は順次並べられた複数の電極ストリップを含み、前記パッシベーション層上に形成され、前記ブラックマトリクスは前記パッシベーション層と前記共通電極上に形成される請求項2に記載された薄膜トランジスタ液晶ディスプレイアレイ基板。前記共通電極とブラックマトリクスは同一なパターニング加工工程により形成される請求項3に記載された薄膜トランジスタ液晶ディスプレイアレイ基板。前記ブラックマトリクスは前記パッシベーション層上に形成され、前記共通電極は順次並べられた複数の電極ストリップを含み、前記ブラックマトリクス上に形成される請求項2記載の薄膜トランジスタ液晶ディスプレイアレイ基板。前記ブラックマトリクスと共通電極はそれぞれのパターニング加工工程により形成される請求項5記載の薄膜トランジスタ液晶ディスプレイアレイ基板。前記ブラックマトリクスは前記ゲートライン及び/あるいはデータラインの上方に位置する部分を含む請求項1記載の薄膜トランジスタ液晶ディスプレイアレイ基板。前記ブラックマトリクスは前記薄膜トランジスタの上方に位置する部分を含む請求項7記載の薄膜トランジスタ液晶ディスプレイアレイ基板。前記ブラックマトリクスの表面に防反射層が設置されている請求項7記載の薄膜トランジスタ液晶ディスプレイアレイ基板。前記ブラックマトリクスは金属薄膜材料により製造される請求項1記載の薄膜トランジスタ液晶ディスプレイアレイ基板。前記ブラックマトリクスはカーボンナノチューブ材料により製造される請求項1記載の薄膜トランジスタ液晶ディスプレイアレイ基板。ブラックマトリクスを構成する前記導電性材料の導電性は共通電極の導電性より強い請求項1記載の薄膜トランジスタ液晶ディスプレイアレイ基板。ベース基板上にゲートライン、データライン、画素電極と薄膜トランジスタを形成するステップ1と、前記ステップ1を完了したベース基板上に共通電極とブラックマトリクスを形成し、前記ブラックマトリクスと前記共通電極を電気的に接続させるステップ2と、を含む薄膜トランジスタ液晶ディスプレイアレイ基板製造方法。ベース基板上にゲートライン、データライン、画素電極と薄膜トランジスタを形成する工程は、ベース基板上にゲート金属薄膜を堆積し、該ゲート金属薄膜をパターニングしゲートラインとゲート電極を形成するステップと、ベース基板上にゲート絶縁層、半導体薄膜とドップされた半導体薄膜を順次堆積し、パターニング加工により薄膜トランジスタの活性層を形成するステップと、ベース基板上に透明導電性薄膜を堆積し、該透明導電性薄膜をパターニングし画素電極を形成するステップと、ベース基板上にソースドレイン金属薄膜を堆積し、該ソースドレイン金属薄膜をパターニングしデータラインとソース電極、ドレイン電極及びTFTチャネル領域を形成するステップとを含み、前記活性層は半導体層とドップされた半導体層の積層を含み、ゲート絶縁層上に形成されゲート電極の上方に位置し、前記ソース電極の一端は活性層上に位置し、他端はデータラインと接続され、前記ドレイン電極の一端は活性層上に位置し、他端は画素電極と直接接続され、前記ソース電極とドレイン電極の間にチャネル領域が形成される、請求項13記載の薄膜トランジスタ液晶ディスプレイアレイ基板製造方法。共通電極とブラックマトリクスを形成する工程は、前記ステップ1が完了したベース基板上に、パッシベーション層と透明導電性薄膜を順次堆積し、該透明導電性薄膜をパターニングし、複数の電極ストリップを順次並べられた共通電極を形成ステップと、共通電極が完成したベース基板上にブラックマトリクス導電性薄膜を堆積し、該ブラックマトリクス導電性薄膜をパターニングし共通電極と接続されるブラックマトリクスを形成するステップと、を含む請求項13記載の薄膜トランジスタ液晶ディスプレイアレイ基板製造方法。共通電極とブラックマトリクスを形成する工程は、前記ステップ1が完了したベース基板上に、まずパッシベーション層を堆積し、その後透明導電性薄膜とブラックマトリクス導電性薄膜を順次堆積するステップと、ブラックマトリクス導電性薄膜上に一層のフォトレジストを塗布するステップと、ハーフトーンまたはグレートーンマスクを用いフォトレジストに露光を施し、露光後のフォトレジストは、ブラックマトリクスパターンが位置する領域に対応したフォトレジスト完全保留領域、共通電極パターンが位置する領域に対応したフォトレジスト一部保留領域、前記パターン以外の領域に対応したフォトレジスト完全除去領域、を形成するステップと、第一回エッチングによりフォトレジスト完全除去領域のブラックマトリクス導電性薄膜と透明導電性薄膜をエッチングして除去し、ブラックマトリクスを形成するステップと、アッシングによりフォトレジスト一部保留領域のフォトレジストを除去し、該領域のブラックマトリクス導電性薄膜を露出させるステップと、第二回エッチングによりフォトレジスト一部保留領域のブラックマトリクス導電性薄膜を完全にエッチングにより除去し、共通電極を形成するステップと、残留したフォトレジストを剥離するステップと、を含む請求項13記載の薄膜トランジスタ液晶ディスプレイアレイ基板製造方法。共通電極とブラックマトリクスを形成する工程は、前記ステップ1が完了したベース基板上にパッシベーション層とブラックマトリクス導電性薄膜を堆積し、該ブラックマトリクス導電性薄膜をパターニングしブラックマトリクスを形成するステップと、ブラックマトリクスが完成したベース基板上に透明導電性薄膜を堆積し、該透明導電性薄膜をパターニングし、複数の順次並べられた電極ストリップを含むとともにブラックマトリクスと電気接続される共通電極を形成するステップと、を含む請求項13記載の薄膜トランジスタ液晶ディスプレイアレイ基板製造方法。前記ブラックマトリクス導電性薄膜は、金属薄膜材料あるいはカーボンナノチューブ材料である請求項13記載の薄膜トランジスタ液晶ディスプレイアレイ基板製造方法。前記ブラックマトリクスを構成する導電性薄膜材料の導電性は共通電極の導電性より強い請求項13記載の薄膜トランジスタ液晶ディスプレイアレイ基板製造方法。本発明の実施例は、ベース基板、及びこのベース基板上に形成され画素領域を限定するゲートライン及びデータラインを含むTFT-LCDアレイ基板を提供し、前記画素領域内には画素電極、薄膜トランジスタ、及び前記画素電極と共に多次元空間複合電場を形成する共通電極が形成される。また導電性薄膜材料により製造されるブラックマトリクスを含み、前記ブラックマトリクスは前記共通電極と接続される。本発明の他の実施例では、アレイ基板上にゲートライン、データライン、画素電極と薄膜トランジスタを形成するステップ1と、前記ステップ1完了後のアレイ基板上に共通電極とブラックマトリクスを形成し、前記ブラックマトリクスと前記共通電極を電気接続するステップ2とを含むTFT-LCDアレイ基板の製造方法を提供する。以下、図面と実施例に基づき、本発明の技術方案についてさらなる詳細説明をする。図面における各薄膜の厚さと領域の大きさ及び形状はTFT-LCDアレイ基板の実際の比例を反映するものではなく、本発明内容を例示的に説明するためのものに過ぎない。図1は、本発明におけるTFT-LCDアレイ基板の第一実施例の平面図であり、一つの画素ユニットの構造を示す。また、図2は図1におけるA1-A1線に沿った断面図、図3は図1におけるB1-B1線に沿った断面図である。図1ないし図3に示すように、本発明の実施例におけるTFT-LCDアレイ基板の本体構造は、ベース基板1上に形成されたゲートライン11、データライン12、画素電極13、共通電極14、ブラックマトリクス9と薄膜トランジスタTを含む。ゲートライン11とデータライン12は互いに交差して画素領域を限定する。また、各画素領域内には画素電極13、共通電極14と薄膜トランジスタTが形成される。ゲートライン11は薄膜トランジスタTにオンまたはオフ信号を提供するのに用いられる。データライン12は薄膜トランジスタTを通し画素電極13にデータ信号を提供しディスプレイを行うのに用いられる。共通電極14は順次並べられた複数の電極ストリップからなり、下方の画素電極13とともに多次元空間複合電場を形成するのに用いられる。金属薄膜により製造されるブラックマトリクス9はゲートライン11、データライン12と薄膜トランジスタTの上方に形成され、共通電極14と接続される。そのため、漏光領域の遮蔽に用いるだけでなく、共通電極14のバスラインにも用いられる。具体的に、本発明におけるTFT-LCDアレイ基板は、ベース基板1上に形成されたゲートライン11とゲート電極2を含み、ゲート電極2はゲートライン11と接続される。ゲート絶縁層3はゲートライン11とゲート電極2上に形成され、ベース基板1の全体を覆う。薄膜トランジスタの活性層半導体層4とドープされた半導体層5の積層を含むはゲート絶縁層3上に形成され、ゲート電極2の上方に位置する。画素電極13はゲート絶縁層3上に形成され、各画素領域内に位置する。薄膜トランジスタのソース電極6の一端は活性層上に位置し、他端はデータライン12と接続され、ドレイン電極7の一端は活性層上に位置し、他端は画素電極13と接続され、ソース電極6とドレイン電極7の間にTFTのチャネル領域が形成される。このチャネル領域内のドープされた半導体層5はエッチングにより完全に除去され、半導体層4の一部もエッチングにより除去されているため、このチャネル領域内の半導体層4は露出される。パッシベーション層8は、ベース基板1の全体を覆うように前記構造の上に形成される。共通電極14はパッシベーション層8上に形成される。ブラックマトリクス9は前記構造の上に形成されるとともに、ゲートライン11、データライン12と薄膜トランジスタの上方に位置し、共通電極14と直接接続される。前記実施例において、画素電極13は板状とする。しかし、画素電極13は複数の互いに平行したスリットを有し、共通電極14の電極ストリップと対応するものでも良い。あるいは、画素電極13は複数の互いに平行した電極ストリップにより構成され、画素電極13の電極ストリップの間の空間は共通電極14の電極ストリップと対応するものでも良い。図4ないし図13は本発明におけるTFT-LCDアレイ基板の第一実施例の製造工程を示す。これに基づき本発明の技術方案についてさらなる説明をする。この実施例では板状画素電極の形成を例にとる。以下の説明において、本発明に述べるパターニング加工とは、フォトレジストの塗布、マスキング、フォトレジスト露光と現像を含み、フォトレジストパターンのエッチングやフォトレジスト剥離などの加工を使用する。また、フォトレジストはポジ型フォトレジストを例にとる。図4は本発明におけるTFT-LCDアレイ基板の第一実施例の第一回パターニング工程後の平面図であり、一つの画素ユニットの構造を示す。図5は図4におけるA2-A2線に沿った断面図である。まず、マグネトロンスパッタまたは熱蒸着法で、ベース基板1例えばガラス基板または石英基板上にゲート金属薄膜を堆積させた後、通常のマスクを用いパターニング加工によりこのゲート金属薄膜をパターニングし、ゲートライン11とゲート電極2を含むパターンを形成し、ゲート電極2とゲートライン11を接続する図4と図5に示す。図6は本発明におけるTFT-LCDアレイ基板の第一実施例の第二回パターニング後の平面図であり、一つの画素ユニットの構造を示す。図7は図6におけるA3-A3線に沿った断面図である。前記図4に示すパターニング完了後の基板上に、プラズマ強化化学気相堆積法略称PECVDを用い、ゲート絶縁層、半導体薄膜とドープされた半導体薄膜を順次堆積し、通常のマスクを用いパターニング加工によりゲート絶縁層、半導体薄膜とドープされた半導体薄膜の積層をパターニングし、薄膜トランジスタの活性層を含むパターンを形成する。この活性層は半導体層4とドープされた半導体層5の積層を含み、ゲート絶縁層上に形成されゲート電極2の上方に位置する図6と図7に示す。図8は本発明におけるTFT-LCDアレイ基板の第一実施例の第三回のパターニング後の平面図であり、一つの画素ユニットの構造を示す。図9は図8におけるA4-A4線に沿った断面図、図10は図8におけるB4-B4線に沿った断面図である。前記図6に示すパターニング完了後のベース基板上に、マグネトロンスパッタまたは熱蒸着法を用いて透明導電性薄膜を堆積し、通常のマスクを用いパターニングによりこの透明導電性薄膜をパターニングし、画素領域内に画素電極13を含むパターンを形成する図8ないし図10に示す。図11は本発明におけるTFT-LCDアレイ基板の第一実施例の第四回のパターニング後の平面図であり、一つの画素ユニットの構造を示す。図12は図11におけるA5-A5線に沿った断面図、図13は図11におけるB5-B5線に沿った断面図である。前記図8に示すパターニング完了後の基板上に、マグネトロンスパッタまたは熱蒸着法を用いてソースドレイン金属薄膜を堆積し、通常のマスクを用いパターニング加工によりこのソースドレイン金属薄膜をパターニングし、データライン12及び薄膜トランジスタのソース電極6、ドレイン電極7とチャネル領域などを含むパターンを形成する図11ないし図13に示す。今回のパターニング後、薄膜トランジスタのソース電極6の一端は活性層上に位置し、他端はデータライン12と接続され、ドレイン電極7の一端は活性層上に位置し、他端は画素電極13と直接接続され、ソース電極6とドレイン電極7の間にチャネル領域が形成される。このチャネル領域内のドープされた半導体層5はエッチングにより完全に除去され、半導体層4の厚さ方向の一部もエッチングにより除去されているため、これによりこのチャネル領域内の半導体層4は露出される。図14は本発明におけるTFT-LCDアレイ基板の第一実施例の第五回のパターニング後の平面図であり、一つの画素ユニットの構造を示す。図15は図14におけるA6-A6線に沿った断面図、図16は図14におけるB6-B6線に沿った断面図である。前記図11に示すパターニング完了後の基板上に、PECVD方法を用い、ベース基板1の全体を覆うようにパッシベーション層8を堆積する。その後マグネトロンスパッタまたは熱蒸着法を用いて透明導電性薄膜を堆積し、通常のマスクを用いパターニング加工によりこの透明導電性薄膜をパターニングし、共通電極14を含むパターンを形成する図14ないし図16に示す。画素領域内の共通電極14は順次並べられ平行した複数の電極ストリップからなり、画素電極13とともに多次元空間複合電場を形成する。複数の電極ストリップの端部はゲートライン11の上方に掛けられているがそれとは互い絶縁する。また、データライン12の上方にも共通電極14の電極ストリップが形成される。最後に、前記図14に示すパターニング完了後の基板上に、マグネトロンスパッタまたは熱蒸着法を用いてブラックマトリクス金属薄膜を堆積する。ブラックマトリクス金属薄膜にはMo、Al、Ti、Cr、Ta、CuまたはAlNdなどの金属を用いることができる。パターニング加工によりこのブラックマトリクス金属薄膜をパターニングし、ブラックマトリクス9を含むパターンを形成する。ブラックマトリクス9は共通電極14を覆いそれと直接電気接続するようになる。第六回のパターニングを完了して得られた製品は図1ないし図3に示す。今回のパターニング後、ブラックマトリクス9はゲートライン11、データライン12、ソース電極6とドレイン電極7の上方に位置する。複数の電極ストリップを含む共通電極14はゲートライン11の上方にかけられているため、ゲートライン11上方のブラックマトリクス9は複数の電極ストリップ上に圧着され、ブラックマトリクス9と共通電極14の直接電気接続を実現する。これによりブラックマトリクス9は漏光領域を有効に遮蔽できるだけでなく、共通電極14のバスラインとすることもできる。今回のパターニングにおいて、共通電極は透明導電性薄膜材料で、ブラックマトリクスは金属薄膜材料であるため、金属薄膜のエッチング速度が速く、透明導電性薄膜のエッチング速度が遅いエッチング液を採用することで今回のパターニングを実現できる。本実施例におけるブラックマトリクスは金属材料であるため、ブラックマトリクスによる光の反射を防止するため、ブラックマトリクスの表面に防反射層を一層施しても良い。説明すべきことに、図1に示す構造は本発明におけるTFT-LCDアレイ基板の構造の一実施形態に過ぎず、本実施例の思想による相応の構造変形が存在する。例えば、本実施例の技術方案において、ゲートラインの上方のみにブラックマトリクスパターンを設置し、他の位置例えばデータラインや薄膜トランジスタなどの位置の上方にはブラックマトリクスを設置せず、このような他の位置はカラーフィルム基板上の対応位置にある別のブラックマトリクスにより遮蔽されるように形成されてもよい。また、データラインの上方のみにブラックマトリクスパターンを設置し、他の位置例えばゲートラインや薄膜トランジスタなどの位置の上方にはブラックマトリクスを設置しないが、このような他の位置はカラーフィルム基板上の対応位置にある別のブラックマトリクスにより遮蔽されてもよい。この場合、電極ストリップ構造を持つ共通電極は接続ストリップを介して互いに接続され、ブラックマトリクスと接続できる。また、例えばゲートラインとデータラインの上方のみにブラックマトリクスパターンを設置し、他の位置例えば薄膜トランジスタなどの位置の上方にはブラックマトリクスを設置せず、このような他の位置はカラーフィルム基板上の対応位置にあるブラックマトリクスにより遮蔽されてもよい。また、前記図8に示すパターニング加工により得られる画素電極の中に、互いに平行した複数のスリットを形成しても良いし、画素電極も互いに平行に伸びる複数の電極ストリップを含むように形成しても良い。さらに、図4ないし図16に示した製造工程も本発明におけるTFT-LCDアレイ基板の製造方法の一例に過ぎず、実際ではパターニング加工の回数を増加または減少させることにより新たな製造工程を形成できる。例えば、第五回パターニングにおいて、ハーフトーンまたはグレートーンマスクを用い一回のパターニング加工により共通電極とブラックマトリクスパターンを同時に形成しても良い。以下この製造工程を簡単に説明する。図17は本発明におけるTFT-LCDアレイ基板の第一実施例の第五回のパターニングにおいて、フォトレジスト露光及び現像後のB6-B6線に沿った断面図である。まず、PECVD方法を用いパッシベーション層8を堆積し、その後マグネトロンスパッタまたは熱蒸着法を用いて透明導電性薄膜21とブラックマトリクス金属薄膜22を連続して堆積する。ブラックマトリクス金属薄膜22上にフォトレジスト20を一層塗布し、ハーフトーンまたはグレートーンマスクを用いフォトレジスト20に露光を施し、露光後のフォトレジスト20には未露光領域Aフォトレジスト完全保留領域、完全露光領域Bフォトレジスト完全除去領域と一部露光領域Cフォトレジスト一部保留領域を形成する図17に示す。このうち、未露光領域Aはブラックマトリクスパターンが位置する領域に対応し、一部露光領域Cは共通電極パターンが位置する領域に対応し、完全露光領域Bは前記パターン以外の領域に対応する。未露光領域Aのフォトレジストの厚さは一部露光領域Cのフォトレジストの厚さよりも大きい。図18は本発明におけるTFT-LCDアレイ基板の第一実施例の第五回パターニング加工において、第一回エッチング後のB6-B6線に沿った断面図である。第一回エッチングを経て完全露光領域Bのブラックマトリクス金属薄膜22と透明導電性薄膜21を除去し、ブラックマトリクス9を含むパターンを形成する図18に示す。図19は本発明におけるTFT-LCDアレイ基板の第一実施例の第五回のパターニング加工において、アッシング工程後のB6-B6線に沿った断面図である。アッシングにより、一部露光領域Cのフォトレジストを除去し、この領域のブラックマトリクス金属薄膜22を露出させ、同時に未露光領域Aのフォトレジストの厚さが薄まる図19に示す。図20は本発明におけるTFT-LCDアレイ基板の第一実施例の第五回のパターニング加工において、第二回のエッチング後のB6-B6線に沿った断面図である。第二回のエッチングを経て、一部露光領域Cのブラックマトリクス金属薄膜22を完全に除去し、共通電極14を含むパターンを形成する図20に示す。最後に残留したフォトレジストを剥離し、本発明におけるTFT-LCDアレイ基板第一実施例の第五回のパターニング加工を完了する図3に示す。図21は本発明におけるTFT-LCDアレイ基板の第二実施例の平面図であり、一つの画素ユニットの構造を示す。図22は図1におけるC1-C1線に沿った断面図であり、図23は図21におけるD1-D1線に沿った断面図である。図21ないし図23に示すように、本実施例は前記第一実施例の構造変形である。本体構造は前記第一実施例とほぼ同じであるが、本実施例の共通電極はブラックマトリクス上に位置しており、即ち電極ストリップ構造である共通電極はブラックマトリクス上にかけるように設置され、共通電極とブラックマトリクスの直接接続を実現する点で第1実施例と異なる。本実施例の製造工程も前記第一実施例の製造工程とほぼ同じであるが、本実施例ではパッシベーション層上に先にブラックマトリクスパターンを形成し、その後共通電極パターンを形成し、共通電極とブラックマトリクスを接続する点で第一実施例と異なる。同様に、本実施例においてブラックマトリクスの表面上に防反射層を塗布しても良いし、ゲートライン、データラインあるいはゲートライン及びデータラインの上方のみにブラックマトリクスパターンを設置しても良いが、ここでは説明を省く。本発明の実施例はTFT-LCDアレイ基板を提供する。ブラックマトリクスパターンをアレイ基板上に設置し、ブラックマトリクスと共通電極を接続することで、ブラックマトリクスは漏光領域を有効に遮蔽できるだけでなく、共通電極のバスラインとすることもでき、現在の構造において生産コストが高いことや、共通電極の遅延などの技術欠陥を有効に解決できる。金属薄膜材料であるブラックマトリクスはゲートライン、データライン、ソース電極とドレイン電極の上方に形成されるため、ブラックマトリクスの幅を有効に減らすことができ、開口率を高めることができる。ブラックマトリクスと共通電極は共にアレイ基板上に設置され、直接接続されるため、従来の構造における共通電極の遅延の欠陥を完全に取り除くことができ、大型ディスプレイ及び液晶テレビなどの分野において幅広く応用できる。本発明におけるTFT-LCDアレイ基板製造方法の実施例は以下のステップを含む。ステップ1、基板上にゲートライン、データライン、画素電極と薄膜トランジスタを含むパターンを形成する。ステップ2、前記ステップ1を完了した基板上に共通電極と、前記共通電極を電気接続するブラックマトリクスとを含むパターンを形成する。本発明の実施例ではTFT-LCDアレイ基板の製造方法を提供する。ブラックマトリクスパターンをアレイ基板上に設置し、ブラックマトリクスと共通電極を接続することで、ブラックマトリクスは漏光領域を有効に遮蔽できるだけでなく、共通電極のバスラインとすることもでき、従来の構造において生産コストが高いことや、共通電極の遅延などの技術欠陥を有効に解決できる。アレイ基板上におけるブラックマトリクスの製造は従来の技術設備と加工を用いることができるため、新たな生産設備を追加する必要はなく、カラーフィルム上でブラックマトリクスを製造する設備と加工の使用を減らしたため、生産コストを有効に抑えることができる。前記ステップ1はさらに以下のものを含む。ステップ11、ベース基板上にゲート金属薄膜を堆積し、パターニング加工によりゲートラインとゲート電極を含むパターンを形成する。ステップ12、前記ステップ11を完了したベース基板上にゲート絶縁層、半導体薄膜とドープされた半導体薄膜を順次堆積し、パターニング加工により活性層を含むパターンを形成する。活性層は、半導体層とドープされた半導体層の積層を含み、ゲート絶縁層上に形成されゲート電極の上方に位置する。ステップ13、前記ステップ12を完了した基板上に透明導電性薄膜を堆積し、パターニング加工により画素電極を含むパターンを形成する。ステップ14、前記ステップ13を完了した基板上にソースドレイン金属薄膜を堆積し、パターニング加工によりデータラインと薄膜トランジスタのソース電極、ドレイン電極及びチャネル領域を含むパターンを形成する。前記ソース電極の一端は活性層上に位置し、他端はデータラインと接続される。また、前記ドレイン電極の一端は活性層上に位置し、他端は画素電極と直接接続される。前記ソース電極とドレイン電極の間にチャネル領域が形成される。前記製造工程については既に前記図4ないし図13に示す技術方案において詳細な説明をしたので、ここではさらなる説明を省く。本発明におけるTFT-LCDアレイ基板製造方法の実施例の第一変形例において、ステップ2は以下のステップを含む。ステップ211、前記ステップ1が完了したベース基板上にパッシベーション層と透明導電性薄膜を堆積し、通常のマスクを用いパターニング加工によりこの透明導電性薄膜をパターニングし、共通電極を含むパターンを形成する。前記共通電極は順次並べられ平行した複数の電極ストリップからなる。ステップ212、前記ステップ211が完了した基板上にブラックマトリクス金属薄膜を堆積し、通常のマスクを用いパターニング加工によりこのブラックマトリクス金属薄膜をパターニングし、ブラックマトリクスを含むパターンを形成する。前記ブラックマトリクスは共通電極と接続される。本実施例は二回のパターニング加工を用いてブラックマトリクスと共通電極パターンを形成する技術方案であり、かつブラックマトリクスは共通電極の上方に位置する。この製造工程については既に前記図14ないし図16に示す技術方案において詳細な説明をした。本発明におけるTFT-LCDアレイ基板製造方法の実施例の第二変形例において、ステップ2は以下のステップを含む。ステップ221、前記ステップ1が完了したベース基板上に、まず、パッシベーション層を堆積し、その後透明導電性薄膜とブラックマトリクス金属薄膜を順次堆積する。ステップ222、ブラックマトリクス金属薄膜上に一層のフォトレジストを塗布する。ステップ223、ハーフトーンまたはグレートーンマスクを用いフォトレジストに露光を施し、露光後のフォトレジストはフォトレジスト完全保留領域、フォトレジスト完全除去領域とフォトレジスト一部保留領域を形成する。このうち、フォトレジスト完全保留領域はブラックマトリクスパターンが位置する領域に対応し、フォトレジスト一部保留領域は共通電極パターンが位置する領域に対応し、フォトレジスト完全除去領域は前記パターン以外の領域に対応する。ステップ224、第一回エッチングによりフォトレジスト完全除去領域のブラックマトリクス金属薄膜と透明導電性薄膜を除去し、ブラックマトリクスを含むパターンを形成する。ステップ225、アッシングによりフォトレジスト一部保留領域のフォトレジストを除去し、この領域のブラックマトリクス金属薄膜を露出させる。ステップ226、第二回エッチングによりフォトレジスト一部保留領域のブラックマトリクス金属薄膜を完全に除去し、共通電極を含むパターンを形成する。ステップ227、残留したフォトレジストを剥離する。本実施例は一回のパターニング加工を用いてブラックマトリクスと共通電極パターンを同時に形成する技術方案である。ブラックマトリクスは共通電極の上方に位置する。この製造工程については既に前記図17ないし図20に示す技術方案において詳細な説明をした。本発明におけるTFT-LCDアレイ基板製造方法の実施例の第三実施例において、ステップ2は以下のステップを含む。ステップ231、前記ステップ1が完了した基板上にパッシベーション層とブラックマトリクス金属薄膜を堆積し、通常のマスクを用いパターニング加工によりブラックマトリクス金属薄膜をパターニングし、ブラックマトリクスを含むパターンを形成する。ステップ232、前記ステップ231が完了した基板上に透明導電性薄膜を堆積し、通常のマスクを用いパターニング加工によりこの透明導電性薄膜をパターニングし、共通電極を含むパターンを形成し、前記共通電極は順次並べられ平行した複数の電極ストリップを含み、前記共通電極はブラックマトリクスと接続される。本実施例は二回のパターニング加工を用いてブラックマトリクスと共通電極パターンを形成する技術方案である。共通電極はブラックマトリクスの上方に位置する。本発明の実施例におけるブラックマトリクスは金属材料であるため、ブラックマトリクスによる光の反射を防止するため、ステップ2の後にブラックマトリクスの表面に防反射層を一層施すステップを追加しても良い。本発明の実施例において、前記ブラックマトリクスは非金属導電性薄膜材料、例えばカーボンナノチューブ材料により製造しても良い。ブラックマトリクスを構成する導電性薄膜材料の導電性は共通電極の導電性より強くても良い。ブラックマトリクスはまた、共通電極と水平に接続され、同じ層に形成されても良い。最後に説明すべきことに、以上の発明は本発明の技術方案を説明するためのみのものであり、これを制限するものではなく、好適な発明を参照に本発明について詳細な説明をしたが、本分野の一般技術者は、本発明における技術方案の趣旨と範囲を逸脱しないうえで本発明の技術方案に変更や同等変換を加えられるとのことを理解すべきである。