"第1導電層と、前記第1導電層の少なくとも一部に対向して、前記第1導電層に合わせた平面形状の開口を有する絶縁膜と、前記開口を塞ぐと共に前記開口内で前記第1導電層に接するパッチ部を含む第2導電層とを備えた薄膜トランジスタアレイ。前記第1導電層は、第1配線を含み、前記第2導電層は、前記パッチ部と、前記パッチ部とは電気的に分離された第2配線とを含み、前記開口内に、前記第1配線と前記パッチ部との二重配線が構成されている請求項1記載の薄膜トランジスタアレイ。前記第1導電層は、前記第1配線としての走査線を含む下部導電層であり、前記第2導電層は、前記パッチ部と、前記第2配線としての信号線とを含む上部導電層である請求項2記載の薄膜トランジスタアレイ。前記第1導電層は、前記第1配線としての信号線を含む上部導電層であり、前記第2導電層は、前記パッチ部と、前記第2配線としての画素電極とを含む最上部導電層である請求項2記載の薄膜トランジスタアレイ。前記第1導電層は、前記第1配線としての信号線を含む上部導電層であり、前記第2導電層は、前記パッチ部と、前記第2配線としての走査線とを含む下部導電層である請求項2記載の薄膜トランジスタアレイ。前記開口および前記パッチ部は、前記第1配線の断線部が生じている部分に選択的に設けられている請求項2記載の薄膜トランジスタアレイ。前記開口および前記パッチ部は、前記第1配線の全体にわたって配置されている請求項2記載の薄膜トランジスタアレイ。可撓性基板に設けられている請求項1記載の薄膜トランジスタアレイ。第1導電層を形成する工程と、前記第1導電層の上に絶縁膜を形成し、前記絶縁膜に、前記第1導電層の少なくとも一部に対向して、前記第1導電層に合わせた平面形状の開口を設ける工程と、前記絶縁膜の上に、前記開口を塞ぐと共に前記開口内で前記第1導電層に接するパッチ部を含む第2導電層を形成する工程とを含む薄膜トランジスタアレイの製造方法。前記第1導電層は、第1配線を含み、前記第2導電層は、前記パッチ部と、前記パッチ部とは電気的に分離された第2配線とを含み、前記開口内に、前記第1配線と前記パッチ部との二重配線を構成する請求項9記載の薄膜トランジスタアレイの製造方法。前記第1導電層として、前記第1配線としての走査線を含む下部導電層を形成し、前記第2導電層として、前記パッチ部と、前記第2配線としての信号線とを含む上部導電層を形成する請求項10記載の薄膜トランジスタアレイの製造方法。前記第1導電層として、前記第1配線としての信号線を含む上部導電層を形成し、前記第2導電層として、前記パッチ部と、前記第2配線としての画素電極とを含む最上部導電層を形成する請求項10記載の薄膜トランジスタアレイの製造方法。パッチ部を含む第2導電層を形成する工程と、前記第2導電層の上に絶縁膜を形成し、前記絶縁膜に、前記パッチ部に対向して、前記パッチ部に合わせた平面形状の開口を設ける工程と、前記絶縁膜の上に、前記開口を塞ぐと共に前記開口内で前記パッチ部に接する第1導電層を形成する工程とを含む薄膜トランジスタアレイの製造方法。前記第1導電層は、第1配線を含み、前記第2導電層は、前記パッチ部と、前記パッチ部とは電気的に分離された第2配線とを含み、前記開口内に、前記第1配線と前記パッチ部との二重配線を構成する請求項13記載の薄膜トランジスタアレイの製造方法。前記第1導電層として、前記第1配線としての信号線を含む上部導電層を形成し、前記第2導電層として、前記パッチ部と、前記第2配線としての走査線とを含む下部導電層を形成する請求項14記載の薄膜トランジスタアレイの製造方法。薄膜トランジスタアレイと、表示層とを備え、前記薄膜トランジスタアレイは、第1導電層と、前記第1導電層の少なくとも一部に対向して、前記第1導電層に合わせた平面形状の開口を有する絶縁膜と、前記開口を塞ぐと共に前記開口内で前記第1導電層に接するパッチ部を含む第2導電層とを備えた表示装置。しかしながら、特許文献1では、本来必要な配線の隙間に、導電性ペースト膜を設けるためのスペースが必要となっていた。そのため、配線密度が高くなってしまい、短絡などの欠陥が増えるおそれがあるという問題があった。更に、フレキシブル性を持たせる際に導電性ペースト箇所が本来の構造部と比較し短絡、断線などの欠陥が増えるおそれがあった。特許文献2では、フレキシブル性を持たせる際にレーザーメルト箇所が本来の構造部と比較し短絡、断線などの欠陥が増えるおそれがあった。本開示の目的は、配線密度を高くしすぎることなく断線を修復することが可能であり、フレキシブル性を持たせる場合に短絡や断線などを抑えることが可能な薄膜トランジスタアレイおよびその製造方法、並びにこの薄膜トランジスタアレイを備えた表示装置を提供することにある。本開示による薄膜トランジスタアレイは、以下のA~Cの構成要素を備えたものである。A第1導電層B第1導電層の少なくとも一部に対向して、第1導電層に合わせた平面形状の開口を有する絶縁膜C開口を塞ぐと共に開口内で第1導電層に接するパッチ部を含む第2導電層本開示の薄膜トランジスタアレイでは、絶縁膜に、第1導電層に合わせた平面形状の開口が設けられている。この開口は、第2導電層のパッチ部により塞がれており、開口内で第2導電層のパッチ部と第1導電層とが接している。よって、開口内は第1導電層と第2導電層のパッチ部との二重層となり、第1導電層に断線がある場合にも、その断線は第2導電層のパッチ部により修復されている。本開示による第1の薄膜トランジスタの製造方法は、以下のA~Cの工程を含むものである。A第1導電層を形成する工程B第1導電層の上に絶縁膜を形成し、絶縁膜に、第1導電層の少なくとも一部に対向して、第1導電層に合わせた平面形状の開口を設ける工程C絶縁膜の上に、開口を塞ぐと共に開口内で第1導電層に接するパッチ部を含む第2導電層を形成する工程本開示による第2の薄膜トランジスタの製造方法は、以下のA~Cの工程を含むものである。Aパッチ部を含む第2導電層を形成する工程B第2導電層の上に絶縁膜を形成し、絶縁膜に、パッチ部に対向して、パッチ部に合わせた平面形状の開口を設ける工程C絶縁膜の上に、開口を塞ぐと共に開口内でパッチ部に接する第1導電層を形成する工程本開示による表示装置は、上記本開示による薄膜トランジスタアレイと、表示層とを備えたものである。本開示の表示装置では、薄膜トランジスタアレイにより表示層が駆動され、表示動作がなされる。本開示の薄膜トランジスタアレイ、または本開示の表示装置によれば、絶縁膜に、第1導電層に合わせた平面形状の開口を設け、この開口を第2導電層のパッチ部により塞ぎ、開口内でパッチ部と第1導電層とを接触させるようにしている。よって、第1導電層に断線がある場合にも、その断線を第2導電層のパッチ部により修復することが可能となる。従って、配線の隙間に導電性ペースト膜やバイパスパターンを設ける必要はなくなり、配線密度を高くしすぎることなく断線を修復することが可能となる。また、導電性ペースト箇所やレーザーメルト箇所において短絡、断線などの欠陥が増えることがなくなり、可撓性基板によりフレキシブル性を持たせる場合に短絡や断線などを抑えることが可能となる。本開示の第1の薄膜トランジスタの製造方法によれば、絶縁膜に、第1導電層に合わせた平面形状の開口を設け、この開口を第2導電層のパッチ部により塞ぎ、開口内でパッチ部と第1導電層とを接触させるようにしている。また、本開示の第2の薄膜トランジスタの製造方法によれば、絶縁膜に、第2導電層のパッチ部に合わせた平面形状の開口を設け、この開口を第1導電層で塞ぎ、開口内でパッチ部と第1導電層を接触させるようにしている。よって、上記本開示の薄膜トランジスタアレイを容易に製造することが可能となる。以下、本開示の実施の形態について図面を参照して詳細に説明する。なお、説明は以下の順序で行う。1.第1の実施の形態走査線の断線を、信号線と同層のパッチ部により修復する例2.変形例1パッチ部をTFTアレイの全体に適用した例3.第2の実施の形態信号線の断線を、画素電極と同層のパッチ部により修復する例4.変形例2パッチ部をTFTアレイの全体に適用した例5.第3の実施の形態信号線の断線を、走査線と同層のパッチ部により修復する例6.適用例第1の実施の形態図1は、本開示の第1の実施の形態に係る表示装置の概略構成を模式的に表したものであり、図1Bは平面構成上面構成を、図1Aは、図1BにおけるIA-IA線に沿った矢視断面構成を、それぞれ示している。この表示装置1は、基板11、TFTアレイ12、表示層13および透明基板14をこの順に積層したものである。具体的には、基板11における表示領域10A上には、TFTアレイ12、表示層13および透明基板14が積層される一方、基板11における額縁領域非表示領域10B上には、TFTアレイ12、表示層13および透明基板14は積層されていない。基板11は、例えば、ガラスなどの無機材料,金属薄膜,またはプラスチック材料により構成されている。無機材料としては、例えば、ガラス,石英,シリコン,ガリウム砒素が挙げられる。プラスチック材料としては、例えば、ポリイミド,ポリエチレンテレフタレートPET,ポリエチレンナフタレートPEN,ポリメチルメタクリレートPMMA,ポリカーボネートPC,ポリエーテルスルホンPES,ポリエチルエーテルケトンPEEK,芳香族ポリエステル液晶ポリマーが挙げられる。この基板11は、ウェハなどの剛性の基板であってもよく、薄層ガラスやフィルムなどの可撓性基板フレキシブル基板であってもよい。TFTアレイ12は、薄膜金属膜等の導電膜や、絶縁膜などを含む複数のデバイスを含む層である。このデバイスとしては、画素を選択するためのスイッチング素子としてのTFTの他、容量素子保持容量素子など、配線走査線,信号線などおよび電極画素電極など等が挙げられる。すなわち、TFTアレイ12に含まれるデバイスは、TFT、容量素子、配線および電極のうちの少なくとも1つである。ここで、上記したTFTは、チャネル層として無機半導体層を用いた無機TFTあるいは、有機半導体層を用いた有機TFTのどちらにより構成されていてもよい。表示層13は、例えば画素電極と対向電極との間に電気泳動型表示体を有するものである。すなわち、表示装置1は、電気泳動現象を利用して画像例えば文字情報等を表示する電気泳動型ディスプレイいわゆる電子ペーパーディスプレイである。画素電極はTFTアレイ12に画素ごとに設けられている。対向電極は透明基板14の一面に設けられている。透明基板14は、例えば、基板11と同様の材料を用いて構成されている。なお、この透明基板14上に、更に表示層13への水分の浸入を防止する防湿膜および外光の表示面への映り込みを防止するための光学機能膜を設けるようにしてもよい。なお、水分や有機ガスによるTFTアレイ12および表示層13の劣化を防止するため、基板11とTFTアレイ12との間にバリア層を設けてもよい。このようなバリア層は、例えばAlOxN1-Xただし、X=0.01~0.2または窒化シリコンSi3N4からなる。図2は、図1に示した表示領域10Aの断面構成を表したものである。表示領域10Aには、上述したように、基板11に、TFTアレイ12,表示層13,対向電極15および透明基板14がこの順に積層されている。TFTアレイ12は、例えば、基板11の側から順に、下部導電層20,ゲート絶縁膜30,半導体層40図2には図示せず、図3参照。,上部導電層50,パッシベーション膜保護膜61,平坦化膜62および最上部導電層70を有している。対向電極15は、透明基板14の表示層13に対向する面に、表示領域10Aの全体にわたって設けられた共通電極である。図3は、図2に示したTFTアレイ12の下部導電層20,ゲート絶縁膜30および上部導電層50の平面構成を表したものである。なお、図3以降では、基板11の主面に対して垂直な方向をz方向積層方向、基板11の主面内における左右方向をx方向、基板11の主面内における上下方向をy方向という。下部導電層20は、例えば、走査線21と、容量素子CSの下部電極22とを含んでいる。図3では、下部導電層20に左下がりの斜線を施して表している。走査線21は、基板11上にy方向に延在し、TFTのゲート電極21G図2および図3には図示せず、図5参照。を含んでいる。走査線21および下部電極22は、同一材料により構成されると共に、後述する製造方法において同一工程により形成されたものである。走査線21および下部電極22は、例えば、モリブデンMo,クロムCr,タンタルTa,チタンTi,アルミニウムAlおよびアルミニウム合金等のうちの1種よりなる単層膜、または2種以上よりなる積層膜により構成されている。アルミニウム合金としては、例えばアルミニウム-ネオジムAl-Nd合金が挙げられる。ゲート絶縁膜30は、下部導電層20と、半導体層40および上部導電層50との間に、表示領域10Aの全体にわたって設けられている。ゲート絶縁膜30は、例えば、SiO2,Si3N4,SiNOおよびAl2O3等のうちの1種よりなる単層膜である。半導体層40は、走査線21と信号線51との交点に島状に設けられている。半導体層40の構成材料は、シリコン、酸化物半導体または有機物半導体のいずれでもよい。上部導電層50は、信号線51と、容量素子CSの上部電極52とを含んでいる。図3では、上部導電層50に網掛けを施して表している。信号線51は、ゲート絶縁膜30および半導体層40上にx方向に延在し、TFTのソース電極51Sを兼ねている。上部電極52は、TFTのドレイン電極52Dに接続されている。信号線51および上部電極52は、同一材料により構成されると共に、後述する製造方法において同一工程により形成されたものである。信号線51および上部電極52は、例えば、モリブデンMo,クロムCr,タンタルTa,チタンTi,アルミニウムAlおよびアルミニウム合金等のうちの1種よりなる単層膜、または2種以上よりなる積層膜により構成されている。アルミニウム合金としては、例えばアルミニウム-ネオジム合金が挙げられる。パッシベーション膜61は、上部導電層50の保護膜としての機能を有するものであり、平坦化膜62は、最上部導電層70の画素電極71を形成するために表面を平坦化するものである。パッシベーション膜61および平坦化膜62は、例えば、有機膜あるいは無機膜のいずれか、またはその組合せにより構成されている。最上部導電層70は、平坦化膜62の上に設けられ、画素電極71を含んでいる。最上部導電層70は、例えば、モリブデンMo,クロムCr,タンタルTa,チタンTi,In合金であるITOやIGO,IGZO等の透明電極、アルミニウムAlおよびアルミニウム合金等のうちの1種よりなる単層膜、または2種以上よりなる積層膜により構成されている。アルミニウム合金としては、例えばアルミニウム-ネオジム合金が挙げられる。図4は、図3のIV-IV線における断面構成を表し、図5は、図3のV-V線における断面構成を表している。ゲート絶縁膜30は、走査線21上に、走査線21に沿った細長い矩形の平面形状の開口31を有している。この開口31は、上部導電層50の一部をなすパッチ部53により塞がれている。パッチ部53は、開口31内で走査線21に接している。これにより、この表示装置1では、配線密度を高くしすぎることなく走査線21の断線部21Aを修復することが可能であり、可撓性の基板11によりフレキシブル性を持たせる場合に短絡や断線などを抑えることが可能となっている。開口31は必ずしも走査線21と同じ形状寸法である必要はなく、製造工程でのマスク位置合わせの余裕などを考慮して、走査線21に合わせた平面形状形状は走査線21と同じであり、幅や長さなどの寸法は走査線21よりも小さいとされている。パッチ部53は、開口31内において走査線21との二重配線を構成することにより、走査線21の断線部21Aを修復補修するバイパス配線としての機能を有するものである。パッチ部53は、例えば、開口31と同様に、走査線21に沿った細長い矩形であり、開口31の全体を塞ぐことが可能な寸法を有している。パッチ部53は、信号線51や容量素子CSの上部電極52と共に、上部導電層50に含まれている。つまり、パッチ部53と、信号線51および上部電極52とは、いずれも上部導電層50の一部として、同一材料により構成されると共に、後述する製造方法において同一工程により形成されたものである。ただし、パッチ部53は、信号線51や上部電極52とは物理的電気的に分離されている。開口31およびパッチ部53は、走査線21と信号線51との交差部を回避して、走査線21が信号線51と重ならず単独で設けられている領域の少なくとも一部に配置されている。具体的には、開口31およびパッチ部53は、走査線21の断線部21Aが生じている部分に選択的に設けられている。ここで、下部導電層20は、本開示における第1導電層の一具体例に対応している。走査線21は、本開示における第1配線の一具体例に対応している。ゲート絶縁膜30は、本開示における絶縁膜の一具体例に対応している。開口31は、本開示における開口の一具体例に対応している。パッチ部53を含む上部導電層50は、本開示における第2導電層の一具体例に対応している。信号線51は、本開示における第2配線の一具体例に対応している。この表示装置1は、例えば、次のようにして製造することができる。図6ないし図9は、表示装置1の製造方法を工程順に表したものである。なお、図6ないし図9において、Aは図3のIV-IV線における断面、Bは図3のV-V線における断面をそれぞれ表している。まず、図6に示したように、例えば、基板11上に導電材料膜図示せずを成膜し、この導電材料膜に対してフォトリソグラフィおよびエッチングを行うことにより、走査線21,ゲート電極21Gおよび容量素子CSの下部電極22を含む下部導電層20を形成する。ここで、走査線21には、膜剥がれや異物によるパターニング不良に起因して、断線部21A図3参照。が生じるおそれがある。また、基板11がプラスチック材料により構成されている場合には、プラスチック表面の傷や段差などの局所的な不良の影響によって断線部21Aが生じる場合もある。プラスチック基板が大面積であるほど、そのような局所的な不良が走査線21の形成位置にあたってしまう可能性が高くなる。また、走査線21は基板11に最も近い位置に設けられるので、そのような基板11の局所的な不良の影響も大きくなる。従って、光学検査または電気検査により、走査線21の断線部21A図3参照。の有無を調べ、断線部21Aが生じていた場合にはその位置を特定する。次いで、図7に示したように、第1導電層20上にゲート絶縁膜30を形成し、ゲート絶縁膜30に、走査線21の断線部21Aが生じている部分の上に、走査線21に沿った細長い矩形の平面形状の開口31を設ける。なお、開口31は、ゲートコンタクト図示せず形成時のフォトリソグラフィおよびエッチングにより同時に形成することが可能である。そののち、図8に示したように、走査線21のゲート電極21Gとなる部分の上に、半導体層40を形成する。続いて、同じく図8に示したように、ゲート絶縁膜30および半導体層40の上に、導電材料膜図示せずを成膜し、この導電材料膜に対してフォトリソグラフィおよびエッチングを行うことにより、信号線51,ソース電極51S,容量素子CSの上部電極52,ドレイン電極52Dおよびパッチ部53を含む上部導電層50を形成する。これにより、TFTおよび容量素子CSが形成される。同時に、パッチ部53が開口31内で走査線21に接触し、開口31内でパッチ部53と走査線21との二重配線が形成され、断線部21Aが修復される。これに対して従来では、配線上にコンタクトホールを形成し、断線が発生した場合には、断線した部分を挟むコンタクトホール二つにわたって導電性ペーストを用いて導電膜を形成し、断線を修復するようにしていた。そのため、プロセスの途中、または完成後に別途導電性ペーストにて導電膜を形成する工程を必要としていた。また、導電性ペーストを使用しない場合でも、液状態の導電性物質によって所望の形状に形成するようにしていたので、同様に導電膜を形成する工程を追加で必要としていた。本実施の形態では、パッチ部53は、上部導電層50の一部として、信号線51および容量素子CSの上部電極52と同一材料および同一工程で形成することが可能であり、パッチ部53のための追加の工程は不要である。よって、従来のようにプロセスの途中、または完成後に別途導電性ペーストを用いて導電膜を形成する工程を追加する必要がなくなり、タクトタイムおよび製造コストの増加を抑えることが可能となる。また、パッチ部53は、走査線21に重ねて形成することが可能であり、従来のように走査線21や信号線51の隙間をぬって導電性ペースト膜を設ける必要はなくなる。よって、配線密度が高くなりすぎることがなくなり、短絡などの欠陥の発生が抑えられる。更に、従来より行われているレーザを用いた断線および短絡の修正は、基板11がガラスにより構成されている場合は可能であるが、基板11がプラスチックにより構成されている場合には、プラスチックが熱により損傷を受けるため使用することができなかった。特に有色のプラスチックの場合には影響が大きかった。一方、本実施の形態では、レーザを用いずに断線部21Aを修復することが可能であり、基板11がプラスチックにより構成されている場合に好適である。加えて、従来のように導電性ペーストやレーザーメルトにより修復を行った場合には、導電性ペースト箇所やレーザーメルト箇所が本来の構造部と比較して短絡、断線などの欠陥を発生しやすくなるおそれがあった。これに対して本実施の形態では、走査線21に合わせた平面形状の開口31を形成し、この開口31内でパッチ部53を走査線21に接触させて二重配線を形成するようにしている。パッチ部53は、従来の導電性ペースト箇所やレーザーメルト箇所とは異なり、本来の構造部である信号線51や上部電極52と同じ材料により構成されている。よって、プラスチック等の可撓性の基板11によりフレキシブル性を持たせる場合に、従来の導電性ペースト箇所やレーザーメルト箇所とは異なり、短絡や断線の増加を抑えることが可能となる。そののち、図9に示したように、上部導電層50の上に、パッシベーション膜61,平坦化膜62,および画素電極71を含む最上部導電層70を順に形成する。これにより、図2に示したTFTアレイ12が形成される。最後に、図2に示したように、画素電極71の上に表示層13を形成し、この表示層13の上に、対向電極15を形成した透明基板14を配置する。以上により、図1ないし図5に示した表示装置1が完成する。この表示装置1では、表示層13において、画素電極71と対向電極15との間に印加された映像電圧に基づいて電気泳動型の表示体により表示が行われる。ここでは、ゲート絶縁膜30に、走査線21に沿った細長い矩形の平面形状の開口31が設けられている。この開口31は、上部導電層50のパッチ部53により塞がれており、開口31内でパッチ部53と走査線21とが接している。よって、開口31内は走査線21とパッチ部53との二重配線となり、走査線21の断線部21Aがパッチ部53により修復されている。よって、断線部21Aが生じて走査線21に正常に電圧が印加されない場合でも、パッチ部53がバイパス配線となって、断線部21A以降にも電圧が印加される。従って、断線部21Aに起因する点状欠陥や線状欠陥が抑えられ、表示品質が向上する。このように本実施の形態では、ゲート絶縁膜30に、走査線21に対向して、走査線21に合わせた平面形状の開口31を設け、この開口31を、上部導電層50のパッチ部53により塞ぎ、開口31内でパッチ部53と走査線21とを接触させるようにしている。よって、走査線21に断線部21Aが生じている場合にも、その断線部21Aをパッチ部53により修復することが可能となる。従って、従来のように配線の隙間に導電性ペースト膜を設ける必要はなくなり、配線密度を高くしすぎることなく断線部21Aを修復することが可能となる。また、従来のように導電性ペースト箇所やレーザーメルト箇所において短絡、断線などの欠陥が増えることがなくなり、可撓性の基板11によりフレキシブル性を持たせる場合にも好適である。また、パッチ部53は、上部導電層50の一部として、信号線51および容量素子CSの上部電極52と同一材料および同一工程で形成することが可能であり、パッチ部53のための追加の工程は不要である。よって、従来のようにプロセスの途中、または完成後に別途導電性ペーストを用いて導電膜を形成する工程を追加する必要がなくなり、タクトタイムおよび製造コストの増加を抑えることが可能となる。変形例1なお、上記実施の形態では、走査線21に断線部21Aが発生した場合、断線部21Aの位置を特定し、その箇所のみに選択的に開口31およびパッチ部53を設けて断線部21Aを修復する場合について説明した。しかしながら、開口31およびパッチ部53は、図10に示したように、冗長設計としてTFTアレイ12の走査線21の全体にわたって配置することも可能である。すなわち、開口31およびパッチ部53は、走査線21と信号線51との交差部を回避して、走査線21が信号線51と重ならず単独で設けられている領域の全部に配置することも可能である。特にプラスチックよりなる基板11を用いた場合には、プラスチック表面の傷や段差などの局所的な不良の影響により、断線部21Aが多数発生するおそれがある。そのため、欠陥検査により断線部21Aの位置を特定するよりも、開口31およびパッチ部53の形成を予め製造工程に組み込むほうが、製造効率や歩留まりを更に向上させることが可能となる。とりわけ走査線21は基板11に最も近い位置に設けられ、基板11表面の局所的な不良に起因する断線部21Aが発生しやすいので、より高い効果が得られる。第2の実施の形態図11は、本開示の第2の実施の形態に係るTFTアレイ12の平面構成を表したものである。本実施の形態は、信号線51に断線部51Aが生じた場合に、その断線部51Aを、最上部導電層70において画素電極71と同層のパッチ部72により修復するようにしたものである。このことを除いては、本実施の形態に係る表示装置1は上記第1の実施の形態と同様の構成、作用および効果を有している。よって、対応する構成要素には同一の符号を付して説明する。下部導電層20,ゲート絶縁膜30,半導体層40,上部導電層50,パッシベーション膜61,平坦化膜62および画素電極71は、第1の実施の形態と同様に構成されている。なお、図11では、簡単のため、走査線21には断線部21Aが生じていない場合を表しているが、本実施の形態と第1の実施の形態とを組み合わせて、走査線21の断線部21Aに開口31およびパッチ部53を設けることも可能である。また、本実施の形態と変形例1とを組み合わせて、開口31およびパッチ部53を冗長設計としてTFTアレイ12の走査線21の全体に配置することも可能である。図12は、図11のXII-XII線における断面構成、図13は、図11のXIII-XIII線における断面構成をそれぞれ表したものである。パッシベーション膜61および平坦化膜62は、信号線51上に、信号線51に沿った細長い矩形の平面形状の開口63を有している。この開口63は、最上部導電層70の一部をなすパッチ部72により塞がれている。パッチ部72は、開口63内で信号線51に接している。これにより、この表示装置1では、配線密度を高くしすぎることなく信号線51の断線部51Aを修復することが可能であり、可撓性の基板11によりフレキシブル性を持たせる場合に短絡や断線などを抑えることが可能となっている。開口63は必ずしも信号線51と同じ形状寸法である必要はなく、製造工程でのマスク位置合わせの余裕などを考慮して、信号線51に合わせた平面形状形状は信号線51と同じであり、幅や長さなどの寸法は信号線51よりも小さいとされている。パッチ部72は、開口63内において信号線51との二重配線を形成することにより、信号線51の断線部51Aを修復補修するバイパス配線としての機能を有するものである。パッチ部72は、例えば、開口63と同様に、信号線51に沿った細長い矩形であり、開口63の全体を塞ぐことが可能な寸法を有している。パッチ部72は、画素電極71と共に最上部導電層70に含まれている。つまり、パッチ部72と画素電極71とは、いずれも最上部導電層70の一部として、同一材料により構成されると共に、後述する製造方法において同一工程により形成されたものである。ただし、パッチ部72は、画素電極71とは物理的電気的に分離されている。開口63およびパッチ部72は、信号線51が画素電極71と重ならず単独で設けられている領域の少なくとも一部に配置されている。具体的には、開口63およびパッチ部72は、信号線51の断線部51Aが生じている部分に選択的に設けられている。ここでは、上部導電層50が、本開示における第1導電層の一具体例に対応し、信号線51が、本開示における第1配線の一具体例に対応している。パッシベーション膜61および平坦化膜62が、本開示における絶縁膜の一具体例に対応している。開口63が、本開示における開口の一具体例に対応している。最上部導電層70が、本開示における第2導電層の一具体例に対応し、画素電極71が、本開示における第2配線の一具体例に対応している。この表示装置1は、例えば、次のようにして製造することができる。図14ないし図18は、表示装置1の製造方法を工程順に表したものである。なお、図14ないし図18において、Aは図11のXII-XII線における断面、Bは図11のXIII-XIII線における断面をそれぞれ表している。まず、図14に示したように、例えば、基板11上に導電材料膜図示せずを成膜し、この導電材料膜に対してフォトリソグラフィおよびエッチングを行うことにより、走査線21,ゲート電極21Gおよび容量素子CSの下部電極22を含む下部導電層20を形成する。次いで、図15に示したように、下部導電層20上にゲート絶縁膜30を形成する。続いて、走査線21のゲート電極21Gとなる部分の上に、半導体層40図15には図示せず、図11参照。を形成する。そののち、図16に示したように、ゲート絶縁膜30および半導体層40の上に、導電材料膜図示せずを成膜し、この導電材料膜に対してフォトリソグラフィおよびエッチングを行うことにより、信号線51,ソース電極51S,容量素子CSの上部電極52およびドレイン電極52Dを含む上部導電層50を形成する。これにより、TFTおよび容量素子CSが形成される。ここで、信号線51には、膜剥がれや異物によるパターニング不良に起因して、断線部51A図11参照。が生じるおそれがある。また、基板11がプラスチック材料により構成されている場合には、プラスチック表面の傷や段差などの局所的な不良の影響によって断線部51Aが生じる場合もある。プラスチック基板が大面積であるほど、そのような局所的な不良が信号線51の形成位置にあたってしまう可能性が高くなる。従って、光学検査または電気検査などにより、信号線51の断線部51A図11参照。の有無を調べ、断線部51Aが生じていた場合にはその位置を特定する。続いて、図17に示したように、上部導電層50の上にパッシベーション膜61および平坦化膜62を形成し、それらパッシベーション膜61および平坦化膜62に、信号線51の断線部51Aが生じている部分の上に、信号線51に沿った細長い矩形の平面形状の開口63を設ける。なお、開口63は、画素電極71との接続孔64形成時のフォトリソグラフィおよびエッチングにより同時に形成することが可能である。そののち、図18に示したように、パッシベーション膜61および平坦化膜62の上に、導電材料膜図示せずを成膜し、この導電材料膜に対してフォトリソグラフィおよびエッチングを行うことにより、画素電極71およびパッチ部72を形成する。これにより、画素電極71が接続孔64を介して容量素子CSの上部電極52に接続される。同時に、パッチ部72が開口63内で信号線51に接触し、開口63内でパッチ部72と信号線51との二重配線が形成され、断線部51Aが修復される。以上により、図11に示したTFTアレイ12が形成される。ここでは、パッチ部72は、最上部導電層70の一部として、画素電極71と同一材料および同一工程で形成することが可能であり、パッチ部72のための追加の工程は不要である。よって、従来のようにプロセスの途中、または完成後に別途導電性ペーストを用いて導電膜を形成する工程を追加する必要がなくなり、タクトタイムおよび製造コストの増加を抑えることが可能となる。また、パッチ部72は、信号線51に重ねて形成することが可能であり、従来のように走査線21や信号線51の隙間をぬって導電性ペースト膜を設ける必要はなくなる。よって、配線密度が高くなりすぎず、短絡などの欠陥の発生が抑えられる。更に、従来のようなレーザを用いた断線および短絡の修正は、基板11がガラスにより構成されている場合は可能であるが、基板11がプラスチックにより構成されている場合には、プラスチックが熱により損傷を受けるため使用することができない。特に有色のプラスチックの場合には影響が大きい。これに対して、本実施の形態では、レーザを用いずに断線部51Aを修復することが可能であり、基板11がプラスチックにより構成されている場合に好適である。加えて、従来のように導電性ペーストやレーザーメルトにより修復を行った場合には、導電性ペースト箇所やレーザーメルト箇所が本来の構造部と比較して短絡、断線などの欠陥を発生しやすくなるおそれがあった。これに対して本実施の形態では、信号線51に合わせた平面形状の開口63を形成し、この開口63内でパッチ部72を信号線51に接触させて二重配線を形成するようにしている。パッチ部72は、従来の導電性ペースト箇所やレーザーメルト箇所とは異なり、本来の構造部である画素電極71と同じ材料により構成されている。よって、プラスチック等の可撓性の基板11によりフレキシブル性を持たせる場合に、従来の導電性ペースト箇所やレーザーメルト箇所とは異なり、短絡や断線の増加を抑えることが可能となる。最後に、図2に示したように、画素電極71の上に表示層13を形成し、この表示層13の上に、対向電極15を形成した透明基板14を配置する。以上により、図1および図2に示した表示装置1が完成する。この表示装置1では、表示層13において、画素電極71と対向電極15との間に印加された映像電圧に基づいて電気泳動型の表示体により表示が行われる。ここでは、パッシベーション膜61および平坦化膜62に、信号線51に沿った細長い矩形の平面形状の開口63が設けられている。この開口63は、最上部導電層70のパッチ部72により塞がれており、開口63内でパッチ部72と信号線51とが接している。よって、開口63内は信号線51とパッチ部72との二重配線となり、信号線51の断線部51Aがパッチ部72により修復されている。よって、断線部51Aが生じて信号線51に正常に電圧が印加されない場合でも、パッチ部72がバイパス配線となって、断線部51A以降にも電圧が印加される。従って、断線部51Aに起因する点状欠陥や線状欠陥が抑えられ、表示品質が向上する。このように本実施の形態では、パッシベーション膜61および平坦化膜62に、信号線51に対向して、信号線51に合わせた平面形状の開口63を設け、この開口63を、最上部導電層70のパッチ部72により塞ぎ、開口63内でパッチ部72と信号線51とを接触させるようにしている。よって、信号線51に断線部51Aが生じている場合にも、その断線部51Aをパッチ部72により修復することが可能となる。従って、従来のように配線の隙間に導電性ペースト膜を設ける必要はなくなり、配線密度を高くしすぎることなく断線部51Aを修復することが可能となる。また、従来のように導電性ペースト箇所やレーザーメルト箇所において短絡、断線などの欠陥が増えることがなくなり、可撓性の基板11によりフレキシブル性を持たせる場合にも好適である。また、パッチ部72は、最上部導電層70の一部として、画素電極71と同一材料および同一工程で形成することが可能であり、パッチ部72のための追加の工程は不要である。よって、従来のようにプロセスの途中、または完成後に別途導電性ペーストを用いて導電膜を形成する工程を追加する必要がなくなり、タクトタイムおよび製造コストの増加を抑えることが可能となる。変形例2なお、上記実施の形態では、信号線51に断線部51Aが発生した場合、断線部51Aの位置を特定し、その箇所のみに選択的に開口63およびパッチ部72を設けて断線部51Aを修復する場合について説明した。しかしながら、開口63およびパッチ部72は、図19に示したように、冗長設計としてTFTアレイ12の信号線51の全体にわたって、配置することも可能である。特にプラスチックよりなる基板11を用いた場合には、プラスチック表面の傷や段差などの局所的な不良の影響により、断線部51Aが多数発生するおそれがある。そのため、欠陥検査により断線部51Aの位置を特定するよりも、開口63およびパッチ部72の形成を予め製造工程に組み込むほうが、製造効率や歩留まりを更に向上させることが可能となる。なお、図19では、開口63およびパッチ部72が、走査線21と信号線51との交差部を回避して各画素ごとに分かれて設けられている場合を表しているが、開口63およびパッチ部72は、信号線51が画素電極71と重ならず単独で設けられている領域の全部に設けることが可能である。第3の実施の形態図20は、本開示の第3の実施の形態に係るTFTアレイ12の平面構成を表したものである。本実施の形態は、信号線51に断線部51Aが生じた場合に、その断線部51Aを、下部導電層20において走査線21等と同層のパッチ部23により修復するようにしたものである。このことを除いては、本実施の形態に係る表示装置1は上記第1の実施の形態と同様の構成、作用および効果を有している。よって、対応する構成要素には同一の符号を付して説明する。下部導電層20,ゲート絶縁膜30,半導体層40,上部導電層50,パッシベーション膜61,平坦化膜62および最上部導電層70は、第1の実施の形態と同様に構成されている。なお、図20では、簡単のため、走査線21には断線部21Aが生じていない場合を表しているが、本実施の形態と第1の実施の形態とを組み合わせて、走査線21の断線部21Aに開口31およびパッチ部53を設けることも可能である。また、本実施の形態と変形例1とを組み合わせて、開口31およびパッチ部53を冗長設計としてTFTアレイ12の走査線21の全体に形成することも可能である。図21は、図11のXXI-XXI線における断面構成、図22は、図11のXXII-XXII線における断面構成をそれぞれ表したものである。ゲート絶縁膜30は、信号線51の下に、信号線51に沿った細長い矩形の平面形状の開口32を有している。この開口32は、下部導電層20の一部をなすパッチ部23により下から塞がれている。パッチ部23は、開口32内で上部導電層50の信号線51に接している。これにより、この表示装置1では、配線密度を高くしすぎることなく信号線51の断線部51Aを修復することが可能であり、可撓性の基板11によりフレキシブル性を持たせる場合に短絡や断線などを抑えることが可能となっている。開口32は必ずしも信号線51と同じ形状寸法である必要はなく、製造工程でのマスク位置合わせの余裕などを考慮して、信号線51に合わせた平面形状形状は信号線51と同じであり、幅や長さなどの寸法は信号線51よりも小さいとされている。パッチ部23は、開口32内において信号線51との二重配線を構成することにより、信号線51の断線部51Aを修復補修するバイパス配線としての機能を有するものである。パッチ部23は、例えば、開口32と同様に、信号線51に沿った細長い矩形であり、開口32の全体を塞ぐことが可能な寸法を有している。パッチ部23は、走査線21および容量素子CSの下部電極22と共に、下部導電層20に含まれている。つまり、パッチ部23と、走査線21および容量素子CSの下部電極22とは、いずれも下部導電層20の一部として、同一材料により構成されると共に、後述する製造方法において同一工程により形成されたものである。ただし、パッチ部23は、走査線21および下部電極22とは物理的電気的に分離されている。開口32およびパッチ部23は、TFTアレイ12の信号線51の全体にわたって設けることが望ましい。すなわち、開口32およびパッチ部23は、走査線21と信号線51との交差部を回避して、信号線51が走査線21と重ならず単独で設けられている領域の全部に配置されていることが好ましい。後述する製造工程においてパッチ部23は信号線51よりも先に形成されるので、予め断線部51Aの発生位置を特定することは難しいからである。ここでは、上部導電層50が、本開示における第1導電層の一具体例に対応し、信号線51が、本開示における第1配線の一具体例に対応している。絶縁膜30が、本開示における絶縁膜の一具体例に対応している。開口32が、本開示における開口の一具体例に対応している。下部導電層20が、本開示における第2導電層の一具体例に対応し、走査線21が、本開示における第2配線の一具体例に対応している。この表示装置1は、例えば、次のようにして製造することができる。図23ないし図26は、表示装置1の製造方法を工程順に表したものである。なお、図23ないし図26において、Aは図20のXXI-XXI線における断面、Bは図20のXXII-XXII線における断面をそれぞれ表している。まず、図23に示したように、例えば、基板11上に導電材料膜図示せずを成膜し、この導電材料膜に対してフォトリソグラフィおよびエッチングを行うことにより、走査線21,ゲート電極21G,容量素子CSの下部電極22およびパッチ部23を含む下部導電層20を形成する。パッチ部23は、信号線51の形成予定領域のうち信号線51が走査線21と重ならず単独で設けられる領域の全部に、信号線51に沿う細長い矩形に設ける。次いで、図24に示したように、下部導電層20上にゲート絶縁膜30を形成し、このゲート絶縁膜30に、パッチ部23上に、パッチ部23に沿った細長い矩形の平面形状の開口32を設ける。なお、開口32は、ゲートコンタクト図示せず形成時のフォトリソグラフィおよびエッチングにより同時に形成することが可能である。続いて、走査線21のゲート電極21Gとなる部分の上に、半導体層40図24には図示せず、図20参照。を形成する。そののち、図25に示したように、ゲート絶縁膜30および半導体層40の上に、導電材料膜図示せずを成膜し、この導電材料膜に対してフォトリソグラフィおよびエッチングを行うことにより、信号線51,ソース電極51S,容量素子CSの上部電極52およびドレイン電極52Dを含む上部導電層50を形成する。これにより、TFTおよび容量素子CSが形成される。ここで、信号線51には、膜剥がれや異物によるパターニング不良に起因して、断線部51A図20参照。が生じるおそれがある。また、基板11がプラスチック材料により構成されている場合には、プラスチック表面の傷や段差などの局所的な不良の影響によって断線部51Aが生じる場合もある。プラスチック基板が大面積であるほど、そのような局所的な不良が信号線51の形成位置にあたってしまう可能性が高くなる。しかしながら、信号線51は、開口32内でパッチ部23に接触し、開口32内で信号線51とパッチ部23との二重配線が形成される。従って、信号線51に断線部51Aが生じた場合にも、その断線部51Aはパッチ部23により修復される。ここでは、パッチ部23は、下部導電層20の一部として、走査線21などと同一材料および同一工程で形成することが可能であり、パッチ部23のための追加の工程は不要である。よって、従来のようにプロセスの途中、または完成後に別途導電性ペーストを用いて導電膜を形成する工程を追加する必要がなくなり、タクトタイムおよび製造コストの増加を抑えることが可能となる。また、パッチ部23は、信号線51に重ねて形成することが可能であり、従来のように走査線21や信号線51の隙間をぬって導電性ペースト膜を設ける必要はなくなる。よって、配線密度が高くなりすぎず、短絡などの欠陥の発生が抑えられる。更に、従来のようなレーザを用いた断線および短絡の修正は、基板11がガラスにより構成されている場合は可能であるが、基板11がプラスチックにより構成されている場合には、プラスチックが熱により損傷を受けるため使用することができない。特に有色のプラスチックの場合には影響が大きい。これに対して、本実施の形態では、レーザを用いずに断線部51Aを修復することが可能であり、基板11がプラスチックにより構成されている場合に好適である。加えて、従来のように導電性ペーストやレーザーメルトにより修復を行った場合には、導電性ペースト箇所やレーザーメルト箇所が本来の構造部と比較して短絡、断線などの欠陥を発生しやすくなるおそれがあった。これに対して本実施の形態では、信号線51に合わせた平面形状の開口32を形成し、この開口32内でパッチ部23を信号線51に接触させて二重配線を形成するようにしている。パッチ部23は、従来の導電性ペースト箇所やレーザーメルト箇所とは異なり、本来の構造部である走査線21や下部電極22と同じ材料により構成されている。よって、プラスチック等の可撓性の基板11によりフレキシブル性を持たせる場合に、従来の導電性ペースト箇所やレーザーメルト箇所とは異なり、短絡や断線の増加を抑えることが可能となる。続いて、図26に示したように、上部導電層50の上に、パッシベーション膜61,平坦化膜62,および画素電極71を含む最上部導電層70を順に形成する。これにより、図2に示したTFTアレイ12が形成される。最後に、図2に示したように、画素電極71の上に表示層13を形成し、この表示層13の上に、対向電極15を形成した透明基板14を配置する。以上により、図1ないし図5に示した表示装置1が完成する。この表示装置1では、表示層13において、画素電極71と対向電極15との間に印加された映像電圧に基づいて電気泳動型の表示体により表示が行われる。ここでは、ゲート絶縁膜30に、信号線51に沿った細長い矩形の開口32が設けられている。この開口32は、下部導電層20のパッチ部23により塞がれており、開口32内でパッチ部23と信号線51とが接している。よって、開口32内は信号線51とパッチ部23との二重配線となり、信号線51の断線部51Aがパッチ部23により修復されている。よって、断線部51Aが生じて信号線51に正常に電圧が印加されない場合でも、パッチ部23がバイパス配線となって、断線部51A以降にも電圧が印加される。従って、断線部51Aに起因する点状欠陥や線状欠陥が抑えられ、表示品質が向上する。このように本実施の形態では、ゲート絶縁膜30に、信号線51に対向して、信号線51に合わせた平面形状の開口32を設け、この開口32を、下部導電層20のパッチ部23により塞ぎ、開口32内でパッチ部23と信号線51とを接触させるようにしている。よって、信号線51に断線部51Aが生じている場合にも、その断線部51Aをパッチ部23により修復することが可能となる。従って、従来のように配線の隙間に導電性ペースト膜を設ける必要はなくなり、配線密度を高くしすぎることなく断線部51Aを修復することが可能となる。また、従来のように導電性ペースト箇所やレーザーメルト箇所において短絡、断線などの欠陥が増えることがなくなり、可撓性の基板11によりフレキシブル性を持たせる場合にも好適である。また、パッチ部23は、下部導電層20の一部として、走査線21などと同一材料および同一工程で形成することが可能であり、パッチ部23のための追加の工程は不要である。よって、従来のようにプロセスの途中、または完成後に別途導電性ペーストを用いて導電膜を形成する工程を追加する必要がなくなり、タクトタイムおよび製造コストの増加を抑えることが可能となる。適用例続いて、図27ないし図34を参照して、上記実施の形態に係る表示装置の適用例について説明する。上記実施の形態の表示装置は、テレビジョン装置,デジタルカメラ,ノート型パーソナルコンピュータ、携帯電話やスマートホン等の携帯端末装置あるいはビデオカメラなどのあらゆる分野の電子機器に適用することが可能である。言い換えると、この表示装置は、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器に適用することが可能である。モジュール上記実施の形態の表示装置は、例えば、図27に示したようなモジュールとして、後述する適用例1~7などの種々の電子機器に組み込まれる。このモジュールは、例えば、基板11の額縁領域10Bに、配線を延長して外部接続端子図示せずを形成したものである。外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板FPC;FlexiblePrintedCircuit81が設けられていてもよい。適用例1図28Aおよび図28Bはそれぞれ、上記実施の形態の表示装置が適用される電子ブックの外観を表したものである。この電子ブックは、例えば、表示部210および非表示部220を有しており、この表示部210が上記実施の形態の表示装置により構成されている。適用例2図29は、上記実施の形態の表示装置が適用されるスマートフォンの外観を表したものである。このスマートフォンは、例えば、表示部230および非表示部240を有しており、この表示部230が上記実施の形態の表示装置により構成されている。適用例3図30は、上記実施の形態の表示装置が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル310およびフィルターガラス320を含む映像表示画面部300を有しており、この映像表示画面部300は、上記実施の形態の表示装置により構成されている。適用例4図31は、上記実施の形態の表示装置が適用されるデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部410、表示部420、メニュースイッチ430およびシャッターボタン440を有しており、この表示部420が上記実施の形態の表示装置により構成されている。適用例5図32は、上記実施の形態の表示装置が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体510,文字等の入力操作のためのキーボード520および画像を表示する表示部530を有しており、この表示部530が上記実施の形態の表示装置により構成されている。適用例6図33は、上記実施の形態の表示装置が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部610,この本体部610の前方側面に設けられた被写体撮影用のレンズ620,撮影時のスタート/ストップスイッチ630および表示部640を有している。そして、この表示部640が上記実施の形態の表示装置により構成されている。適用例7図34は、上記実施の形態の表示装置が適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体710と下側筐体720とを連結部ヒンジ部730で連結したものであり、ディスプレイ740,サブディスプレイ750,ピクチャーライト760およびカメラ770を有している。そして、これらのうちのディスプレイ740またはサブディスプレイ750が、上記実施の形態の表示装置により構成されている。以上、実施の形態を挙げて本開示を説明したが、本開示は上記実施の形態に限定されるものではなく、種々変形が可能である。例えば、上記実施の形態では、TFTアレイ12の走査線21の断線部21Aまたは信号線51の断線部51Aの修復を例として説明したが、本開示は、TFTを設けず単に配線を交差させる場合にも適用可能である。また、例えば、上記実施の形態において説明した各層の材料および厚み、または成膜方法および成膜条件などは限定されるものではなく、他の材料および厚みとしてもよく、または他の成膜方法および成膜条件としてもよい。更に、上記実施の形態では、表示装置1およびTFTアレイ12の構成を具体的に挙げて説明したが、全ての層を備える必要はなく、また、他の層を更に備えていてもよい。例えば、ソース電極51Sおよびドレイン電極52Dは、図5に示したように半導体層40上に直接設けられていてもよいが、必要に応じて層間絶縁膜図示せずの接続孔図示せずを介して半導体層40に接続されていてもよい。加えて、本開示は、表示層13が電気泳動型表示体により構成されている場合について説明したが、表示層13は、有機ELElectroluminescence、液晶、無機EL、またはエレクトロデポジション型もしくエレクトロクロミック型の表示体などの他の表示体により構成されていることも可能である。なお、本技術は以下のような構成を取ることも可能である。1第1導電層と、前記第1導電層の少なくとも一部に対向して、前記第1導電層に合わせた平面形状の開口を有する絶縁膜と、前記開口を塞ぐと共に前記開口内で前記第1導電層に接するパッチ部を含む第2導電層とを備えた薄膜トランジスタアレイ。2前記第1導電層は、第1配線を含み、前記第2導電層は、前記パッチ部と、前記パッチ部とは電気的に分離された第2配線とを含み、前記開口内に、前記第1配線と前記パッチ部との二重配線が構成されている前記1記載の薄膜トランジスタアレイ。3前記第1導電層は、前記第1配線としての走査線を含む下部導電層であり、前記第2導電層は、前記パッチ部と、前記第2配線としての信号線とを含む上部導電層である前記2記載の薄膜トランジスタアレイ。4前記第1導電層は、前記第1配線としての信号線を含む上部導電層であり、前記第2導電層は、前記パッチ部と、前記第2配線としての画素電極とを含む最上部導電層である前記2または3記載の薄膜トランジスタアレイ。5前記第1導電層は、前記第1配線としての信号線を含む上部導電層であり、前記第2導電層は、前記パッチ部と、前記第2配線としての走査線とを含む下部導電層である前記2または3記載の薄膜トランジスタアレイ。6前記開口および前記パッチ部は、前記第1配線の断線部が生じている部分に選択的に設けられている前記2ないし5のいずれか1項に記載の薄膜トランジスタアレイ。7前記開口および前記パッチ部は、前記第1配線の全体にわたって配置されている前記2ないし5のいずれか1項に記載の薄膜トランジスタアレイ。8可撓性基板に設けられている1ないし7のいずれか1項に記載の薄膜トランジスタアレイ。9第1導電層を形成する工程と、前記第1導電層の上に絶縁膜を形成し、前記絶縁膜に、前記第1導電層の少なくとも一部に対向して、前記第1導電層に合わせた平面形状の開口を設ける工程と、前記絶縁膜の上に、前記開口を塞ぐと共に前記開口内で前記第1導電層に接するパッチ部を含む第2導電層を形成する工程とを含む薄膜トランジスタアレイの製造方法。10前記第1導電層は、第1配線を含み、前記第2導電層は、前記パッチ部と、前記パッチ部とは電気的に分離された第2配線とを含み、前記開口内に、前記第1配線と前記パッチ部との二重配線を構成する前記9記載の薄膜トランジスタアレイの製造方法。11前記第1導電層として、前記第1配線としての走査線を含む下部導電層を形成し、前記第2導電層として、前記パッチ部と、前記第2配線としての信号線とを含む上部導電層を形成する前記10記載の薄膜トランジスタアレイの製造方法。12前記第1導電層として、前記第1配線としての信号線を含む上部導電層を形成し、前記第2導電層として、前記パッチ部と、前記第2配線としての画素電極とを含む最上部導電層を形成する前記10または11記載の薄膜トランジスタアレイの製造方法。13パッチ部を含む第2導電層を形成する工程と、前記第2導電層の上に絶縁膜を形成し、前記絶縁膜に、前記パッチ部に対向して、前記パッチ部に合わせた平面形状の開口を設ける工程と、前記絶縁膜の上に、前記開口を塞ぐと共に前記開口内で前記パッチ部に接する第1導電層を形成する工程とを含む薄膜トランジスタアレイの製造方法。14前記第1導電層は、第1配線を含み、前記第2導電層は、前記パッチ部と、前記パッチ部とは電気的に分離された第2配線とを含み、前記開口内に、前記第1配線と前記パッチ部との二重配線を構成する前記13記載の薄膜トランジスタアレイの製造方法。15前記第1導電層として、前記第1配線としての信号線を含む上部導電層を形成し、前記第2導電層として、前記パッチ部と、前記第2配線としての走査線とを含む下部導電層を形成する前記14記載の薄膜トランジスタアレイの製造方法。16薄膜トランジスタアレイと、表示層とを備え、前記薄膜トランジスタアレイは、第1導電層と、前記第1導電層の少なくとも一部に対向して、前記第1導電層に合わせた平面形状の開口を有する絶縁膜と、前記開口を塞ぐと共に前記開口内で前記第1導電層に接するパッチ部を含む第2導電層とを備えた表示装置。"