ネットワークを介して互いにアクセス可能に接続され、複数の処理を分散して実行する、複数の計算機、を具備し、前記複数の計算機の各々は、割り当てられた処理を実行する演算処理装置と、第1領域及び第2領域を有する、ローカルメモリ群と、入出力制御回路とを備え、前記演算処理装置は、第1期間において、前記第1領域をアクセス先アドレスとして処理を実行し、前記第1期間に続く第2期間において、前記第2領域をアクセス先アドレスとして処理を実行し、前記入出力制御回路は、前記複数の計算機間で通信を行なうことにより、前記ローカルメモリ群に格納されたデータを最新のデータになるように更新する、更新部を備え、前記更新部は、前記第2期間において、前記第1領域に格納されたデータを更新するように構成されている並列処理システム。請求項1に記載された並列処理システムであって、前記入出力制御回路は、更に、前記第1期間の長さを変更する、規定時間変更部を有している並列処理システム。請求項1又は2に記載された並列処理システムであって、前記第1領域及び前記第2領域は、それぞれ、前記複数の計算機の全てに対応する複数の部分領域を有しており、前記各計算機において、前記演算処理装置は、処理の実行結果を、前記複数の部分領域のうちの対応する部分領域に書き込む並列処理システム。請求項3に記載された並列処理システムであって、前記演算処理装置は、処理の実行結果の書込み先となる部分領域を他の部分領域に変更することが可能となるように、構成されている並列処理システム。請求項1乃至4のいずれかに記載された並列処理システムであって、前記更新部は、前記第2期間において、前記複数の計算機間で前記1領域に格納されたデータがリレーされるように、前記第1領域に格納されたデータを次の計算機にコピーし、前記第1領域の更新を行なう並列処理システム。ネットワークを介して互いにアクセス可能に接続され、複数の処理を分散して実行する、複数の計算機、を具備し、前記複数の計算機の各々は、割り当てられた処理を実行する演算処理装置と、複数の領域を有する、ローカルメモリ群と、入出力制御回路とを備え、前記演算処理装置は、前記複数の領域のうちのいずれかの領域をアクセス先として処理を実行し、予め定められた規定時間が経過するたびに、アクセス先を、前記複数の領域のうちの他の領域に切り替え、前記入出力制御回路は、前記複数の計算機間で通信を行なうことにより、前記ローカルメモリ群に格納されたデータを最新のデータになるように更新する、更新部を備え、前記更新部は、前記演算処理装置が前記複数の領域のうちの一の領域をアクセス先として処理を実行している間に、前記複数の領域のうちの他の領域に格納されたデータを更新する並列処理システム。ネットワークを介して互いにアクセス可能に接続された、複数の計算機、を具備し、前記複数の計算機の各々は、割り当てられた処理を実行する演算処理装置と、第1領域及び第2領域を有する、ローカルメモリ群と、入出力制御回路とを備える並列処理システムの動作方法であって、前記演算処理装置が、第1期間において、前記第1領域をアクセス先アドレスとして処理を実行するステップと、前記演算処理装置が、前記第1期間に続く第2期間において、前記第2領域をアクセス先アドレスとして処理を実行するステップと、前記入出力制御回路が、前記複数の計算機間で通信を行なうことにより、前記ローカルメモリ群に格納されたデータを最新のデータになるように更新するステップと、を具備し、前記更新するステップは、前記第2期間において、前記第1領域に格納されたデータを更新するステップを含んでいる並列処理システムの動作方法。ネットワークを介して互いにアクセス可能に接続された、複数の計算機、を具備し、前記複数の計算機の各々は、割り当てられた処理を実行する演算処理装置と、複数の領域を有する、ローカルメモリ群と、入出力制御回路とを備える並列処理システムの動作方法であって、前記演算処理装置が、前記複数の領域のうちのいずれかの領域をアクセス先として処理を実行するステップと、前記演算処理装置が、予め定められた規定時間が経過するたびに、アクセス先を、前記複数の領域のうちの他の領域に切り替えるステップと、前記入出力制御回路が、前記複数の計算機間で通信を行なうことにより、前記ローカルメモリ群に格納されたデータを最新のデータになるように更新するステップと、を具備し、前記更新するステップは、前記演算処理装置が前記複数の領域のうちの一の領域をアクセス先として処理を実行している間に、前記複数の領域のうちの他の領域に格納されたデータを更新するステップを含んでいる並列処理システムの動作方法。図1Aに示したように、共有メモリ型の並列処理システム100では、同一の共有メモリ101に対して、複数の計算機102がアクセスする。そのため、複数の計算機102間において、アクセスが競合する場合がある。アクセスの競合が頻発すると、処理性能が向上しない。一方、図1Bに示したように、分散メモリ型の並列処理システム100では、アクセスの競合は発生しない。しかしながら、同期処理を行う必要がある。同期処理を行うために、各計算機102は、複雑な制御機能を有していなければならない。従って、本発明の課題は、複雑な制御機能を設けることなく、処理性能を向上させることのできる、並列処理システム及び並列処理システムの動作方法を提供することにある。本発明に係る並列処理システムは、ネットワークを介して互いにアクセス可能に接続され、複数の処理を分散して実行する、複数の計算機を具備する。前記複数の計算機の各々は、割り当てられた処理を実行する演算処理装置と、第1領域及び第2領域を有する、ローカルメモリ群と、入出力制御回路とを備える。前記演算処理装置は、第1期間において、前記第1領域をアクセス先アドレスとして処理を実行し、前記第1期間に続く第2期間において、前記第2領域をアクセス先アドレスとして処理を実行する。前記入出力制御回路は、前記複数の計算機間で通信を行なうことにより、前記ローカルメモリ群に格納されたデータを最新のデータになるように更新する、更新部を備える。前記更新部は、前記第2期間において、前記第1領域に格納されたデータを更新するように構成されている。この発明によれば、各計算機は、ローカルメモリ群をアクセス先として割り当てられた処理を実行するので、メモリアクセスの競合が発生することはない。また、各計算機では、第1期間において、第1領域をアクセス先として処理が実行される。そして、第2期間においては、第2領域をアクセス先として処理が実行される。また、第1領域に格納されたデータは、第2期間において更新される。すなわち、第2期間において、第2領域をアクセス先とする処理の実行と、第1領域の更新とが、平行して行なわれる。同期処理を行うために、各計算機における処理の実行を停止する必要がない。従って、並列処理システムにおける処理性能を向上することができる。本発明に係る並列処理システムの動作方法は、ネットワークを介して互いにアクセス可能に接続された、複数の計算機を具備する並列処理システムの動作方法である。前記複数の計算機の各々は、割り当てられた処理を実行する演算処理装置と、第1領域及び第2領域を有する、ローカルメモリ群と、入出力制御回路とを備える。その動作方法は、前記演算処理装置が、第1期間において、前記第1領域をアクセス先アドレスとして処理を実行するステップと、前記演算処理装置が、前記第1期間に続く第2期間において、前記第2領域をアクセス先アドレスとして処理を実行するステップと、前記入出力制御回路が、前記複数の計算機間で通信を行なうことにより、前記ローカルメモリ群に格納されたデータを最新のデータになるように更新するステップとを具備する。前記更新するステップは、前記第2期間において、前記第1領域に格納されたデータを更新するステップを含んでいる。本発明によれば、複雑な制御機能を設けることなく、処理性能を向上させることのできる、並列処理システム及び並列処理システムの動作方法が提供される。以下に、図面を参照しつつ、本発明の実施形態について説明する。第1の実施形態図2は、本実施形態に係る並列処理システム1を示す概略図である。図2に示されるように、並列処理システム1は、複数の計算機コンピュータ2-1~2-nを備えており、これらは、ネットワーク3を介して互いにアクセス可能になるように接続されている。並列処理システム1により実行されるプログラムには、複数の処理が含まれている。複数の処理は、複数の計算機2-1~2-nに分散するように割り当てられ、並列的に実行される。複数の計算機2-1~2-nの各々は、CPU4演算処理装置、ローカルメモリ群5、及び入出力制御回路6を有している。また、複数の計算機2-1~2-nのうちの少なくとも一つには、タイマー回路10が設けられている。本実施形態では、計算機2-1にタイマー回路10が設けられている。CPU4演算処理装置、ローカルメモリ群5、入出力制御回路6、及びタイマー回路10は、互いにバスを介して接続されている。各計算機2では、CPU4が、ローカルメモリ群5に格納されたデータを利用して、割り当てられた処理を実行する。タイマー回路10は、タイマー信号を生成し、複数の計算機2-1~2-nに供給する機能を有している。タイマー回路10には、予め、規定時間が設定されている。タイマー回路10は、規定時間が経過する度に、タイマー信号を生成し、CPU4及び入出力制御回路6に供給する。入出力制御回路6に供給されたタイマー信号は、ネットワーク3を介して、他の計算機2-2~2-nに供給される。他の計算機2-2~2-nでは、入出力制御回路6を介して、タイマー信号がCPU4に供給される。ローカルメモリ群5は、第1領域及び第2領域を有している。図3は、各計算機2におけるCPU4のメモリ空間を示す概念図である。図3に示されるように、メモリ空間には、第1領域及び第2領域が、別々の領域に割り当てられている。第1領域及び第2領域には、それぞれ、複数の部分領域が設定されている。複数の部分領域は、複数の計算機2-1~2-nに対応するように設定されている。CPU4は、第1領域及び第2領域のいずれかの領域をアクセス先アドレスとして、割り当てられた処理を実行し、割り当てられた処理の実行結果を、自計算機に対応する部分領域に書き込む。例えば、計算機2-1においては、CPU4は、割り当てられた処理の実行結果を、第1領域又は第2領域の部分領域1計算機2-1に対応する部分領域に書き込む。また、CPU4は、タイマー信号を取得するたびに、アクセス先の領域を、第1領域と第2領域との間で切り替えるように構成されている。すなわち、CPU4は、規定時間が経過するたびに、アクセス先の領域を切り替える。再び図2を参照する。入出力制御回路6は、ネットワーク3に接続されており、他の計算機2との間でデータの送受信を行う機能を有している。図2に示されるように、入出力制御回路6は、更新部7を備えている。更新部7は、複数の計算機2間で通信を行い、ローカルメモリ群5に格納されたデータを、最新のデータになるように更新する機能を有している。続いて、並列処理システム1の動作方法について説明する。図4は、並列処理システム1の動作方法を説明するための図である。図4には、時刻と、第1領域及び第2領域に対する処理との関係が示されている。図4において、タイマー回路10が最初にタイマー信号を生成する時刻が、時刻t0として示されている。時刻t0の次にタイマー信号が供給される時刻が、時刻t1として示されている。時刻t1の次にタイマー信号が供給される時刻が、時刻t2として示されている。時刻t2の次にタイマー信号が供給される時刻が、時刻t3として示されている。時刻t0においてタイマー信号が供給されると、次にタイマー信号が供給される時刻t1までの間第1期間、CPU4は、第1領域をアクセス先として、割り当てられた処理を実行する。時刻t1においてタイマー信号が供給されると、CPU4はアクセス先を第2領域に切り替える。すなわち、時刻t1から時刻t2までの間第2期間、CPU4は、第2領域をアクセス先として、割り当てられた処理を実行する。時刻t2においてタイマー信号が供給されると、CPU4は、再び、アクセス先を第1領域に切り替える。そして、時刻t2から時刻t3までの期間第1期間、CPU4は、時刻t0から時刻t1までの期間と同様に、第1領域をアクセス先として処理を実行する。一方で、時刻t0から時刻t1までの期間においては、入出力制御回路6の更新部7が、第2領域に格納されたデータを更新する。また、時刻t1から時刻t2までの期間において、更新部7は、第1領域に格納されたデータを更新する。そして、時刻t2から時刻t3までの期間において、更新部7は、第2領域に格納されたデータを更新する。すなわち、本実施形態においては、CPU4が第1領域をアクセス先として割り当てられた処理を実行している期間第1期間において、更新部7が、第2領域に格納されたデータを更新する。また、CPU4が第2領域をアクセス先として割り当てられた処理を実行している期間第2期間において、更新部7が、第1領域に格納されたデータを更新する。図5A及び図5Bを参照して、第1期間及び第2期間における動作例を詳細に説明する。図5Aは、第1期間における動作例を説明するための図である。図5Aには、計算機2-1、計算機2-2、及び計算機2-3における動作状態が示されている。既述のように、第1期間においては、CPU4が第1領域を利用して、割り当てられた処理を実行する。その結果、図5Aに示される例では、計算機2-1において、第1領域の部分領域1計算機2-1に対応する部分領域に、処理結果が書き込まれる。また、計算機2-2では、第1領域の部分領域2計算機2-2に対応する部分領域に、処理結果が書き込まれる。また、計算機2-3では、第1領域の部分領域3計算機2-3に対応する部分領域に、処理結果が格納される。一方、第2領域に格納されたデータは、更新部7により、更新される。図5Bは、第2期間における動作例を説明するための図である。既述のように、第2期間においては、更新部7により、第1領域に格納されデータが更新される。すなわち、図5Bに示されるように、計算機2-1の第1領域の部分領域1に書き込まれたデータが、計算機2-2及び計算機2-3の各々の第1領域の部分領域1に、コピーされる。同様に、計算機2-2の第1領域の部分領域2に書き込まれたデータが、計算機2-1及び計算機2-3の各々の第1領域の部分領域2に、コピーされる。同様に、計算機2-3の第1領域の部分領域3に書き込まれたデータが、計算機2-1及び計算機2-2の各々の第1領域の部分領域3に、コピーされる。これにより、各計算機2において第1領域に格納されたデータが、最新のデータになるように更新される。一方、CPU4は、第2領域を利用して、割り当てられた処理を実行する。図5Bに示される例では、計算機2-1において、CPU4が、第2領域の部分領域1に、処理の実行結果を書き込む。また、計算機2-2においては、第2領域の部分領域2に、処理の実行結果が書き込まれる。計算機2-3においては、第2領域の部分領域3に、処理の実行結果が書き込まれる。各計算機2の第2領域に書き込まれたデータは、次の第1期間において、他の計算機の第2領域にコピーされる。以上説明したように、本実施形態によれば、第1領域を利用して割り当てられた処理が実行されている間に、第2領域の更新が行なわれ、第2領域を利用して割り当てられた処理が実行されている間に、第1領域の更新が行なわれる。従って、各期間において、各計算機2は、スタンドアローンにより割り当てられた処理を実行することができ、同期処理を行う必要がない。同期処理の為に複雑な制御機能を搭載することなく、処理性能を向上させることができる。尚、本実施形態においては、ローカルメモリ群5に第1領域及び第2領域が設けられており、第1期間と第2期間との間でアクセス先の領域が切り替えられる場合について説明した。但し、ローカルメモリ群5には、3以上の領域が設けられていてもよい。この場合、各計算機2において、一の領域を利用して割り当てられた処理が実行されている期間に、他の領域の更新が行なわれる。このような構成を採用しても、本実施形態と同様の効果を得ることができる。また、第1領域及び第2領域は、異なるメモリ素子に割り当てられていることが好ましい。すなわち、各計算機2において、ローカルメモリ群5は、第1メモリ素子及び第2メモリ素子を備えており、第1メモリ素子に第1領域が割り当てられており、第2メモリ素子に第2領域が割り当てられていることが好ましい。このような構成を採用すれば、CPU4は、第1期間においては、第1メモリ素子にのみアクセスすればよく、第2期間においては、第2メモリ素子にのみアクセスすればよい。従って、CPU4が各メモリ素子にアクセスする際の動作と、更新部7が各メモリ素子にアクセスする際の動作とを、完全に分けることが可能になる。CPU4によるメモリアクセス動作と、更新部7によるメモリアクセス動作とが競合することがなくなり、処理性能をより向上させることが可能になる。第2の実施形態続いて、第2の実施形態について説明する。図6は、本実施形態に係る並列処理システム1を示す概略図である。図6に示されるように、本実施形態では、入出力制御回路6に、規定時間変更部9が追加されている。その他の点については、第1の実施形態と同様の構成を採用することができるので、詳細な説明は省略する。既定時間変更部9は、タイマー回路10に設定された規定時間を変更する機能を有している。例えば、既定時間変更部9は、ユーザから、ネットワークに接続された入力装置図示せず等を介して既定時間変更指示を取得した場合に、既定時間変更指示に基づいて、タイマー回路10の設定を変更する。以降の動作では、第1期間及び第2期間の各々の長さが、変更後の既定時間になる。本実施形態によれば、並列処理システム1において実行されるプログラムの形態に合わせて、最適な規定時間を設定することができる。例えば、規定時間を長くすることにより、複雑な処理に対応することができるようになる。また、規定時間を短くすることにより、処理のリアルタイム性を高めることが可能になる。第3の実施形態続いて、第3の実施形態について説明する。本実施形態では、各計算機2において、CPU4が、処理の実行結果を書き込む部分領域を、他の部分領域に切り替えることができるように構成されている。その他の点については、既述の実施形態と同様とすることができるので、詳細な説明は省略する。図7は、本実施形態に係る並列処理システム1の動作方法を説明するための説明図である。本実施形態においては、各計算機2において、第1領域及び第2領域のそれぞれに、全ての計算機2に対応するように複数の部分領域が設けられている。図7には、計算機2-1の構成が概略的に示されている。図7に示されるように、計算機2-1においては、CPU4が、処理の実行結果を、自計算機に対応する部分領域部分領域1に書き込む。ここで、ネットワーク1に接続される計算機の数が変更された場合等には、各計算機2を、他の計算機として機能させることが求められる場合がある。このような場合、本実施形態においては、各計算機2のCPU4に、書込み先の部分領域を変更する旨を示す指示が与えられる。この指示は、例えば、ネットワーク1に接続された図示しない入力装置などによって、与えられる。各計算機2では、取得した指示に基づいて、CPU4が、処理結果の書込み先となる部分領域を書き換える。図7に示される例では、計算機2-1において、書込み先となる部分領域が、部分領域1から部分領域nに切り替えられる。これにより、計算機2-1を計算機2-nとして機能させることが可能になる。本実施形態によれば、第1領域及び第2領域のそれぞれに、全ての計算機2に対応するように複数の部分領域が設けられている。そのため、処理結果の書き込み先となる部分領域を変更することにより、各計算機2を、ネットワーク1に接続された他の計算機として機能させることが可能になる。従って、ネットワーク1に接続される計算機1の数が変更された場合等においても、並列処理システム1を矛盾なく動作させることが可能となる。並列処理システム1において、容易に冗長性及び拡張性を持たせることが可能になる。第4の実施形態続いて、第4の実施形態について説明する。本実施形態においては、更新部7の動作が工夫されている。その他の点については、第1の実施形態と同様とすることができるので、詳細な説明は省略する。本実施形態においては、複数の計算機2間においてリレー動作によりコピー動作が実行されるように、更新部7が更新処理を行う。図8は、更新処理の一例を説明するための説明図である。尚、図8に示される例では、ネットワーク1に接続された計算機2の数は、3台であるものとする。図8には、計算機2-1、計算機2-2、及び計算機2-3の各々における第1領域の様子が示されている。図8に示される例において、第1期間に、計算機2-1の部分領域1に処理結果aが書き込まれ、計算機2-2の部分領域2に処理結果bが書き込まれ、計算機2-3の部分領域3に処理結果cが書き込まれているものとする図中、斜線部。この場合、第2期間においては、まず、計算機2-1から計算機2-2に対して、部分領域1に書き込まれたデータ処理結果aがコピーされる。次に、計算機2-2から計算機2-3に対して、部分領域1及び部分領域2に書き込まれたデータ処理結果a及び処理結果bが、コピーされる。次に、計算機2-3から計算機2-1に対して、部分領域2及び部分領域3に書き込まれたデータ処理結果b、cが、コピーされる。次に、計算機2-1から、計算機2-2に対して、部分領域3に書き込まれたデータ処理結果cがコピーされる。これにより、各計算機2において、第1領域に処理結果a~cが格納され、第1領域が最新のデータになるように更新される。第2領域の更新を行なう際の動作も、同様である。本実施形態によれば、複数の計算機2間において、ローカルメモリ群5に格納されたデータが、リレーされるように順次コピーされる。従って、ネットワーク1に接続される計算機2の数が変更された場合であっても、全ての計算機2において、ローカルメモリ群5に格納されたデータを、容易に統一することが可能になる。以上、本発明について、第1~第4の実施形態について説明した。尚、これらの実施形態は独立するものではなく、矛盾のない範囲内で組み合わせて用いることも可能である。