"バッテリを構成する直列に接続された複数の電池セルそれぞれの端子電圧が入力され当該端子電圧をセレクタ信号に基づいて多重化するセレクタと、前記セレクタの出力をレベルシフトして出力するレベルシフタであって、その入力側に入力インピーダンス回路要素が設けられた当該レベルシフタと、前記レベルシフタの出力をアナログ/デジタル変換して出力するアナログ/デジタル変換器と、前記アナログ/デジタル変換器の出力を制御信号に基づいて前記複数の電池セルそれぞれのセル電圧に対応したデジタル値に変換する前段デジタル処理器と、前記前段デジタル処理器から出力されたデジタル値に対して前記入力インピーダンス回路要素のバイアス依存性に基づく誤差成分を除去すべくデジタル補正して出力する後段デジタル処理器と、前記セレクタ信号及び前記制御信号を少なくとも生成する制御器と、を備える電池電圧検出システム。前記前段デジタル処理器は、前記アナログ/デジタル変換器の出力が前記セル電圧に対応したデジタル値に分離される前に、前記アナログ/デジタル変換器の出力に対してオフセット補正並びにゲイン補正を行うように構成されている、請求項1に記載の電池電圧検出システム。前記入力インピーダンス回路要素はキャパシタであり、前記後段デジタル処理器は、前記キャパシタのバイアス依存性に基づく誤差成分を除去すべくデジタル補正を行うように構成されている、請求項1又は2に記載の電池電圧検出システム。前記入力インピーダンス回路要素は抵抗であり、前記後段デジタル処理器は、前記抵抗のバイアス依存性に基づく誤差成分を除去すべくデジタル補正を行うように構成されている、請求項1又は2に記載の電池電圧検出システム。ところで、図9に示す電池電圧検出システムの場合、セル電圧を高精度に検出するために複雑なスイッチの制御が必要という問題がある。そこで、図9に示すカウンタ50等を設けないで、例えば、電池セルBV4のセル電圧を検出する場合、スイッチSW3,SW4をオンするとともにその他のスイッチSW0,SW1,SW2をオフすればよい。これにより、電池セルBV4のプラス側の端子電圧V4とマイナス側の端子電圧V3との差に応じた電圧がオペアンプ20の出力電圧Voutとして出力され、不図示のアナログ/デジタル変換器において出力電圧Voutがデジタル値に変換されることで、マイコン55は電池セルBV4のセル電圧を検出できる。他の電池セルBV1~BV3のセル電圧も同様に検出することができる。但し、この場合、オペアンプ20の他方の入力端子に接続されたキャパシタC1の両電極間にかかるバイアス電圧は、セル電圧の検出対象となる電池セルが異なる毎に変化する。例えば、電池セルBV1~BV4にリチウムイオン電池を採用する場合、満充電時における各電池セルBV1~BV4は4.5V近くに達することが知られている。ここで、電池セルBV1~BV4の電圧が全て5Vとし、基準電圧Vref1が2.5Vの場合とする。つまり、V0=0V、V1=5V、V2=10V、V3=15V、V4=20Vの場合である。この場合、オペアンプ20のオフセットを考慮に入れなければ、キャパシタC1の両電極間にかかるバイアス電圧は、-2.5V=Vss-Vref1,2.5V=V1-Vref1,7.5V=V2-Vref1,12.5V=V3-Vref1,又は17.5V=V4-Vref1となる。このように、電池セルBV1~BV4それぞれのセル電圧は全て5Vであるにも関わらず、キャパシタC1の両電極間にかかるバイアス電圧が異なってくるので、電池セルBV1~BV4それぞれのセル電圧として検出された電圧は、キャパシタC1のバイアス依存性に応じて相違が生じる。例えば、キャパシタC1のバイアス依存性が0.1/Vの誤差として表される場合において、電池セルBV1のセル電圧として検出される電圧は0.25=2.5×0.1分の電圧誤差-25mVを生じ、電池セルBV2のセル電圧として検出される電圧は最大で0.75=7.5×0.1分の電圧誤差-75mVを生じ、電池セルBV3のセル電圧として検出される電圧は最大で1.25=12.5×0.1分の電圧誤差-125mVを生じ、電池セルBV4のセル電圧として検出される電圧は最大で1.75=17.5×0.1分の電圧誤差-175mVを生じる。このように、電池セルBV1~BV4それぞれのセル電圧は全て5Vであるにも関わらず、各セル電圧を適切に検出できないという問題があった。なお、図9に示す電圧検出システムの構成の他に、例えば、図9に示す電圧検出システムにおいてキャパシタC1,C2が抵抗に置き換えられた場合であっても、当該抵抗のバイアス依存性によって同様の問題が生じることとなる。本発明は、このような課題を解決するためになされたものであり、バッテリを構成する直列に接続された複数の電池セルそれぞれのセル電圧を簡易な構成で高精度に検出可能な電池電圧検出システムを提供することを目的とする。上記の課題を解決するために、本発明のある形態aspectに係る電池電圧検出システムは、バッテリを構成する直列に接続された複数の電池セルそれぞれの端子電圧が入力され当該端子電圧をセレクタ信号に基づいて多重化するセレクタと、前記セレクタの出力をレベルシフトして出力するレベルシフタであって、その入力側に入力インピーダンス回路要素が設けられた当該レベルシフタと、前記レベルシフタの出力をアナログ/デジタル変換して出力するアナログ/デジタル変換器と、前記アナログ/デジタル変換器の出力を制御信号に基づいて前記複数の電池セルそれぞれのセル電圧に対応したデジタル値に変換する前段デジタル処理器と、前記前段デジタル処理器から出力されたデジタル値に対して前記入力インピーダンス回路要素のバイアス依存性に基づく誤差成分を除去すべくデジタル補正して出力する後段デジタル処理器と、前記セレクタ信号及び前記制御信号を少なくとも生成する制御器と、を備えるものである。この構成によれば、セレクタの出力、即ち複数の電池セルそれぞれの端子電圧の相違に伴う入力インピーダンス回路要素のバイアス依存性に基づく誤差成分を除去することができ、複数の電池セルそれぞれのセル電圧を高精度に検出することが可能となる。前記電池電圧検出システムにおいて、前記前段デジタル処理器は、前記アナログ/デジタル変換器の出力が前記セル電圧に対応したデジタル値に分離される前に、前記アナログ/デジタル変換器の出力に対してオフセット補正並びにゲイン補正を行うように構成されている、としてもよい。この構成によれば、レベルシフタの入力インピーダンス回路要素のバイアス依存性に基づく誤差成分を除去する前にセレクタ及びレベルシフタのオフセット誤差並びにゲイン誤差成分を除去することにより、複数の電池セルそれぞれのセル電圧をさらに高精度に検出することが可能となる。前記電池電圧検出システムにおいて、前記入力インピーダンス回路要素はキャパシタであり、前記後段デジタル処理器は、前記キャパシタのバイアス依存性に基づく誤差成分を除去すべくデジタル補正を行うように構成されている、としてもよい。この構成によれば、レベルシフタの入力インピーダンス回路要素としてのキャパシタのバイアス依存性に基づく誤差成分を除去することができ、複数の電池セルそれぞれのセル電圧をさらに高精度に検出することが可能となる。前記電池電圧検出システムにおいて、前記入力インピーダンス回路要素は抵抗であり、前記後段デジタル処理器は、前記抵抗のバイアス依存性に基づく誤差成分を除去すべくデジタル補正を行うように構成されている、としてもよい。この構成によれば、レベルシフタの入力インピーダンス回路要素としての抵抗のバイアス依存性に基づく誤差成分を除去することができ、複数の電池セルそれぞれのセル電圧をさらに高精度に検出することが可能となる。本発明によれば、バッテリを構成する直列に接続された複数の電池セルそれぞれのセル電圧を簡易な構成で高精度に検出可能な電池電圧検出システムを提供することができる。以下、本発明の好ましい実施の形態を、図面を参照しながら説明する。なお、以下では全ての図を通じて同一又は相当する要素には同一の参照符号を付して、その重複する説明を省略する。実施の形態1[構成例]以下、本発明の実施の形態1について図1を用いて説明する。なお、図1は本発明の実施の形態1に係る電池電圧検出システムの構成例を示す図である。図1に示す電池電圧検出システムは、バッテリ110を構成する4つの電池セルBV1~BV4それぞれのセル電圧を多重化multiplexingにより連続したデジタル値に変換するとともに、連続したデジタル値を複数のセル電圧に応じた個々のデジタル値に多重分離demultiplexingして外部のシステムコントローラに向けて出力するように構成されたシステムである。なお、図1に示すバッテリでは、4つの電池セルBV1~BV4が直列に接続されて構成された場合とするが、この構成に限定されるものではない。また、4つの電池セルBV1~BV4それぞれのセル電圧は均一な値でもよいし互いに異なる値でもよい。例えば、電池セルBV1~BV4それぞれのセル電圧は全て5Vであってもよいし、電池セルBV1のセル電圧は2.5V、電池セルBV2のセル電圧は5V、電池セルBV3のセル電圧は1V、及び電池セルBV4のセル電圧は4Vであってもよい。図1に示す電池電圧検出システムは、セレクタ120と、レベルシフタ130と、アナログ/デジタル変換器140と、前段デジタル処理器150と、後段デジタル処理器160と、レジスタ170と、制御器180と、を備えている。セレクタ120は、4つの電池セルBV1~BV4それぞれの端子電圧VC0~VC4が入力され、制御器180からのセレクタ信号によってこれらの端子電圧VC0~VC4のうちの1つを選択して、それをレベルシフタ130の入力電圧信号Vinとして出力するように構成されている。具体的には、セレクタ120は、その一端には端子電圧VC0~VC4が入力されるとともにその他端が互いに共通に接続されているスイッチSW0~SW4により構成されている。なお、制御器180からのセレクタ信号に基づいて端子電圧VC0~VC4が巡回的に選択されるため、セレクタ120からレベルシフタ130に向けて出力される入力電圧信号Vinは端子電圧VC0~VC4が繰り返し連続するように構成される。レベルシフタ130は、セレクタ120からの入力電圧信号Vinをレベルシフトして得られる出力電圧信号Voutを出力するように構成されている。本実施の形態では、レベルシフタ130は、差動増幅器131にキャパシタC1,C2,C3を接続した反転増幅回路として実現されている。具体的には、レベルシフタ130は、差動増幅器131と、差動増幅器131の非反転入力端に参照電圧Vrefを印加させる電圧源132と、その一方の電極がセレクタ120の出力と接続されその他方の電極が差動増幅器131の反転入力端と接続されるキャパシタC1と、その一方の電極がキャパシタC1の他方の電極及び差動増幅器131の反転入力端と接続されたキャパシタC2と、差動増幅器131の反転入力端と出力端との間に設けられたキャパシタC3と、キャパシタC2の他方の電極とグランドとの間に設けられたスイッチSW_Nと、キャパシタC2の他方の電極と参照電圧Vrefを生成する電圧源133との間に設けられたスイッチSW_P1と、キャパシタC3と並列に接続されたスイッチSW_P2と、を備えてなる。なお、レベルシフタ130は、差動増幅器131を使用せずに構成されてもよいし、後述のアナログ/デジタル変換器140の入力部に含まれるように構成されてもよい。アナログ/デジタル変換器140は、レベルシフタ130からのアナログ出力信号Voutをデジタル変換してデジタル出力信号ADCOUTとして出力する。アナログ/デジタル変換器140の出力信号ADCOUTは電池セルBV1~BV4それぞれの端子電圧VC0~VC4のデジタル変換値が連続するように構成されている。アナログ/デジタル変換器140はデルタシグマΔΣ型や逐次比較型SAR型など種類は問わない。なお、ΔΣ型の場合は、後段にデジタルフィルタが必要であるが、この場合は前段デジタル処理器150に含まれるものとする。前段デジタル処理器150は、アナログ/デジタル変換器140の出力信号ADCOUTから4つの電池セルBV1~BV4それぞれのセル電圧に応じた個々のデジタル値Data1~Data4に多重分離して出力するように構成されている。さらに、前段デジタル処理器150は、セレクタ120及びレベルシフタ130のオフセット誤差やゲイン誤差の影響を取り除くべく、アナログ/デジタル変換器140の出力信号ADCOUTを子後段デジタル処理器160に出力する前にデジタル補正するように構成されている。なお、前段デジタル処理器150は、DSPや論理回路等によって実現される。また、前段デジタル処理器150は、アナログ/デジタル変換器140の出力信号ADCOUTを多重分離せずに連続したデジタル値Data1~Data4を出力するように構成されてもよい。この場合においても、前段デジタル処理器150は、セレクタ120及びレベルシフタ130のオフセット誤差やゲイン誤差の影響を取り除くべく、アナログ/デジタル変換器140の出力信号ADCOUTをデジタル補正するように構成される。後段デジタル処理器160は、キャパシタC1のバイアス依存性に基づく誤差成分を除去すべく、前段デジタル処理器150から出力される個々のデジタル値Data1~Data4をデジタル補正し、その結果を対応するレジスタ170a~170dそれぞれに格納するように構成されている。例えば、キャパシタC1のバイアス依存性を0.1/Vとした場合、端子電圧VC1と参照電圧Vrefとの差電圧VC1-Vrefに関して発生する誤差成分ΔVは0.001×VC1-Vrefとなり、後段デジタル処理器160はこの誤差成分ΔVを除去すべくデジタル補正を遂行する。なお、後段デジタル処理器160は、前段デジタル処理器150と同様に、DSPや論理回路等によって実現される。レジスタ170a~170dは、測定データを管理する外部のシステムコントローラ図示せずがアクセス可能となるように構成されている。システムコントローラは、例えばマイクロコントローラやCPU等である。制御器180は、電池電圧検出システム全体の制御を司るものであり、特に、セレクタ120のスイッチSW0~SW4を巡回的にオンオフするためのセレクタ信号、レベルシフタ130のスイッチSW_P1,SW_P2,SW_Nをオンオフするための制御信号、及び前段デジタル処理器150における多重分離を制御するための制御信号等を生成する。なお、制御器180は、DSPや論理回路等で実現される。また、複数の制御器180が後述の制御を分散処理する形態であってもよい。あるいは、制御器180は、外部のシステムコントローラと一体的に構成されてもよい。[前段デジタル処理器]図2は、前段デジタル処理器150のデジタル補正に係る機能ブロック図であり、同図に示すように、前段デジタル処理器150は、入力信号に補正値k1を加算するオフセット補正用の加算器151と加算器151の出力に補正値k2を乗算するゲイン補正用の乗算部152とを備えている。図3は、図2に示す前段デジタル処理器150によるデジタル補正の内容を説明するための概念図である。図3に示すように、入力信号のセンタコード中央値に応じた出力が出力センタとなるように入力信号に補正値k1が加算オフセット補正された後、入力信号のフルコード最大値並びにゼロコード最小値それぞれに応じた出力が理想値に近づくようにオフセット補正後の入力信号に補正値k2が乗算ゲイン補正される。このように、後段デジタル処理器160によるデジタル補正よりも先に、前段デジタル処理器150によってオフセット補正並びにゲイン補正が実行されることによって、後段デジタル処理器160によるデジタル補正を高精度に実行することができる。[後段デジタル処理器]図4は、後段デジタル処理器160のデジタル補正に係る機能ブロック図である。同図において、Data1は電池セルBV1のセル電圧=VC1-VC0に対応したデジタル値であり、Data2は電池セルBV2のセル電圧=VC2-VC1に対応したデジタル値であり、Data3は電池セルBV3のセル電圧=VC3-VC2に対応したデジタル値であり、Data4は電池セルBV4のセル電圧=VC4-VC3に対応したデジタル値である。図4に示す後段デジタル処理器160は、デジタル値Data1とデジタル値Data2とを加算する加算器161aと、加算器161aの出力Data2B=Data1Data2とデジタル値Data3とを加算する加算器161bと、加算器161bの出力Data3B=Data1Data2Data3とデジタル値Data4とを加算する加算器161cと、を備える。なお、加算器161cの出力Data4BはData1Data2Data3Data4である。ここで、デジタル値Data1、加算器161aの出力Data2B、加算器161bの出力Data3B、加算器161cの出力Data4Bはそれぞれ次式のとおり電池セルBV1~BV4それぞれの端子電圧に対応する。Data1=VC1-VC01-1Data2B=Data1Data2=VC1-VC0VC2-VC1=VC2-VC01-2Data3B=Data1Data2Data3=VC1VC2-VC1VC3-VC2=VC3-VC01-3Data4B=Data1Data2Data3Data4=VC1VC2-VC1VC3-VC2VC4-VC3=VC4-VC01-4つまり、前段デジタル処理器150においてアナログ/デジタル変換器140の出力信号ADCOUTに含まれる電池セルBV1~BV4それぞれの端子電圧VC0~VC4が電池セルBV1~BV4それぞれのセル電圧に変換されている。そこで、加算器161a~161cにより電池セルBV1~BV4それぞれのセル電圧に相当するデジタル値Data1~Data4が、電池セルBV1~BV4それぞれの端子電圧VC1~VC4に相当するデジタル値に一旦戻される。また、図4に示す後段デジタル処理器160は、デジタル値Data1を補正値k3に基づきデジタル補正する演算器162aと、加算器161aの出力Data2Bを補正値k3に基づきデジタル補正する演算器162bと、加算器161bの出力Data3Bを補正値k3に基づきデジタル補正する演算器162cと、加算器161cの出力Data4Bを補正値k3に基づきデジタル補正する演算器162dとを備える。つまり、加算器161a~161dにより電池セルBV1~BV4それぞれの端子電圧VC1~VC4に相当するデジタル値に戻された値に対して、演算器162a~162dによりデジタル補正が実行される。さらに、図4に示す後段デジタル処理器160は、演算器162bの出力Dout2Bから演算器162aの出力Dout1Bを減算する減算器163aと、演算器162cの出力Dout3Bから演算器162bの出力Dout2Bを減算する減算器163bと、演算器162dの出力Dout4Bから演算器162cの出力Dout3Bを減算する減算器163cとを備える。ここで、演算器162aの出力Dout1、減算器163aの出力Dout2、減算器163bの出力Dout3、減算器163cの出力Dout4は、全ての演算器162a~162dにおいて入力=出力の条件が成り立つとすれば、それぞれ次式のとおり、電池セルBV1~BV4それぞれのセル電圧である。Dout1=VC1-VC02-1Dout2=Dout2B-Dout1B=VC2-VC12-2Dout3=Dout3B-Dout2B=VC3-VC22-3Dout4=Dout4B-Dout3B=VC4-VC32-4つまり、演算器162a~162dによりデジタル補正された後の電池セルBV1~BV4それぞれの端子電圧VC1~VC4に相当するデジタル値が、減算器163a~163dにより電池セルBV1~BV4それぞれのセル電圧に相当するデジタル値に戻される。図5は、図4に示す演算器162162a~162dの機能ブロック図である。図5に示す演算器162は、入力Dinの二乗に補正値k3を乗算する乗算器164と、入力Dinから乗算器164の出力を減算する減算器165とを備える。つまり、減算器165の出力Doutは次式のとおり入力Dinの二次関数となる。Dout=Din-k3Din^23図6は、図4に示す演算器162162a~162のその他の機能ブロック図である。図6に示す演算器162は、図5に示す乗算器164及び減算器165の他に、入力Dinを二乗する乗算器166と、乗算器166の出力に対して補正値k3とは異なる補正値k4を乗算する乗算器167と、減算器165の出力から乗算器167の出力を減算する減算器168とを備えてなる。つまり、減算器168の出力Doutは次式のとおり入力Dinの二次関数となる。Dout=Din1-k3-k4Din4なお、図4に示す演算器162162a~162dは、図5、図6に示す構成例に限られず、例えば入力Dinの三次以上の関数となるように構成されてもよい。この演算器162により実現される入力Dinの関数の次数は、後述のとおり、キャパシタC1のバイアス依存性を定義した関数の次数に応じて決定される。[システム動作例]図1に示す電池電圧検出システムの動作例を図7を用いて説明する。図7は図1に示す電池電圧検出システムの主要信号の波形図である。電池セルBV1のセル電圧の検出動作を説明する。まず、セレクタ120のスイッチSW0がオンするとともに、レベルシフタ130のスイッチSW_P1,SW_P2がオンする。なお、その他のスイッチSW1~SW4、SW_Nはすべてオフしている。このとき、差動増幅器131の反転入力端側のキャパシタC1及びC3の電極電圧は、差動増幅器131の非反転入力端に印加された参照電圧Vrefと等しくなる。ここで、セレクタ120側のキャパシタC1の電極電圧は電池セルBV1の一方の端子電圧VC0であるので、キャパシタC1には電池セルBV1の一方の端子電圧VC0と参照電圧Vrefとの差電圧VC0-Vrefが印加される。なお、このときキャパシタC1に蓄積される電荷をQ1Aと表すと、この電荷Q1Aは次式のように表される。Q1A=VC0-Vref×C15差動増幅器131の出力端側のキャパシタC3の電極電圧は参照電圧Vrefである。ここで、差動増幅器131の反転入力端側のキャパシタC3の電極電圧も参照電圧Vrefであるので、キャパシタC3の両電極間は短絡された状態となり、キャパシタC3に既に充電されていた電荷がリセット放電される。つぎに、セレクタ120のスイッチSW0がオンからオフに切り替わるとともに、レベルシフタ130のスイッチSW_P1,SW_P2がオンからオフに切り替わる。そして、セレクタ120のスイッチSW1がオフからオンに切り替わるとともにレベルシフタ130のスイッチSW_Nがオフからオンに切り替わる。このとき、セレクタ120側のキャパシタC1の電極電圧は電池セルBV1の他方の端子電圧VC1となる。また、差動増幅器131の反転入力端側のキャパシタC1の電極電圧は参照電圧Vrefと等しくなる。このため、キャパシタC1の両電極間の電圧VC1-Vrefに相当する電荷がキャパシタC2に転送される。なお、このときキャパシタC2に転送される電荷をQ1Bと表すとすると、この電荷Q1Bは次式のように表される。Q1B=VC1-Vref×C16キャパシタC3には参照電圧Vrefとグランドとの差電圧に相当する電荷が充電されるとともに、これと同じ電荷がキャパシタC2にも充電される。なお、このとき、キャパシタC2,C3に蓄積される電荷をQ3Bと表すとすると、この電荷Q3Bは次式のように表される。Q3B=-Vref×C37この結果、電池セルBV1のセル電圧に相当する差動増幅器131の出力電圧Voutは、キャパシタC3の両電極間の電圧とキャパシタC2の両電極間の電圧との和として、次式のとおり表される。Vout=Q1A-Q1B-Q3B=Vref×C3/C2-{VC1-VC0×C1/C2}8つぎに、電池セルBV2のセル電圧の検出動作を説明する。まず、セレクタ120のスイッチSW1がオンするとともに、レベルシフタ130のスイッチSW_P1,SW_P2がオンする。なお、その他のスイッチSW0,SW2~SW4、SW_Nはすべてオフである。このとき、差動増幅器131の反転入力端側のキャパシタC1及びC3の電極電圧は、差動増幅器131の非反転入力端に印加された参照電圧Vrefと等しくなる。ここで、セレクタ120側のキャパシタC1の電極電圧は電池セルBV2の一方の端子電圧VC1であるので、キャパシタC1には電池セルBV2の一方の端子電圧VC1と参照電圧Vrefとの差電圧VC1-Vrefが印加される。また、差動増幅器131の出力端側のキャパシタC3の電極電圧は参照電圧Vrefである。よって、キャパシタC3は短絡されてキャパシタC3に既に充電されていた電荷がリセット放電される。つぎに、セレクタ120のスイッチSW1がオンからオフに切り替わるとともに、レベルシフタ130のスイッチSW_P1,SW_P2がオンからオフに切り替わる。そして、セレクタ120のスイッチSW2がオフからオンに切り替わるとともに、レベルシフタ130のスイッチSW_Nがオフからオンに切り替わる。このとき、セレクタ120側のキャパシタC1の電極電圧は電池セルBV2の他方の端子電圧VC2となる。また、差動増幅器131の反転入力端側のキャパシタC1の電極電圧は参照電圧Vrefと等しくなる。このため、キャパシタC1の両電極間の電圧VC2-Vrefに相当する電荷がキャパシタC2に転送される。また、差動増幅器131の反転入力端と非反転入力端との間の仮想短絡により、キャパシタC3には参照電圧Vrefに相当する電荷が充電される。この結果、電池セルBV2のセル電圧に相当する差動増幅器131の出力電圧Voutは、次式のとおり表される。Vout=Vref×C3/C2-{VC2-VC1×C1/C2}9つぎに、電池セルBV3のセル電圧の検出動作を説明する。まず、セレクタ120のスイッチSW2がオンするとともにレベルシフタ130のスイッチSW_P1,SW_P2がオンする。なお、その他のスイッチSW0、SW1、SW3、SW4、SW_Nはすべてオフである。このとき、差動増幅器131の反転入力端側のキャパシタC1及びC3の電極電圧は、差動増幅器131の非反転入力端に印加された参照電圧Vrefと等しくなる。ここで、セレクタ120側のキャパシタC1の電極電圧は電池セルBV3の一方の端子電圧VC2であるので、キャパシタC1には電池セルBV3の一方の端子電圧VC2と参照電圧Vrefとの差電圧VC0-Vrefが印加される。また、差動増幅器131の出力端側のキャパシタC3の電極電圧は参照電圧Vrefである。よって、キャパシタC3の両電極間は短絡された状態となり、キャパシタC3に既に充電されていた電荷がリセット放電される。つぎに、セレクタ120のスイッチSW2がオンからオフに切り替わるとともに、レベルシフタ130のスイッチSW_P1,SW_P2がオンからオフに切り替わる。そして、セレクタ120のスイッチSW3がオフからオンに切り替わるとともにレベルシフタ130のスイッチSW_Nがオフからオンに切り替わる。このとき、セレクタ120側のキャパシタC1の電極電圧は電池セルBV3の他方の端子電圧VC3となる。また、差動増幅器131の反転入力端側のキャパシタC1の電極電圧は参照電圧Vrefと等しくなる。このため、キャパシタC1の両電極間の電圧VC3-Vrefに相当する電荷がキャパシタC2に転送される。また、差動増幅器131の反転入力端と非反転入力端との間の仮想短絡により、キャパシタC3には参照電圧Vrefに相当する電荷が充電される。この結果、電池セルBV3のセル電圧に相当する差動増幅器131の出力電圧Voutは、次式のとおり表される。Vout=Vref×C3/C2-{VC3-VC2×C1/C2}10つぎに、電池セルBV4のセル電圧の検出動作を説明する。まず、セレクタ120のスイッチSW3がオンするとともに、レベルシフタ130のスイッチSW_P1,SW_P2がオンする。なお、その他のスイッチSW0~SW2、SW4、SW_Nはすべてオフである。このとき、差動増幅器131の反転入力端側のキャパシタC1及びC3の電極電圧は、差動増幅器131の非反転入力端に印加された参照電圧Vrefと等しくなる。ここで、セレクタ120側のキャパシタC1の電極電圧は電池セルBV4の一方の端子電圧VC3であるので、キャパシタC1には電池セルBV4の一方の端子電圧VC3と参照電圧Vrefとの差電圧VC3-Vrefが印加される。また、差動増幅器131の出力端側のキャパシタC3の電極電圧は参照電圧Vrefである。よって、キャパシタC3は短絡された状態となり、キャパシタC3に既に充電されていた電荷がリセット放電される。つぎに、セレクタ120のスイッチSW3がオンからオフに切り替わるとともに、レベルシフタ130のスイッチSW_P1,SW_P2がオンからオンに切り替わる。そして、セレクタ120のスイッチSW4がオフからオンに切り替わるとともに、レベルシフタ130のスイッチSW_Nがオフからオンに切り替わる。このとき、セレクタ120側のキャパシタC1の電極電圧は電池セルBV4の他方の端子電圧VC4となる。また、差動増幅器131の反転入力端側のキャパシタC1の電極電圧は参照電圧Vrefと等しくなる。このため、キャパシタC1の両電極間の電圧VC4-Vrefに相当する電荷がキャパシタC2に転送される。また、差動増幅器131の反転入力端と非反転入力端との間の仮想短絡により、キャパシタC3には参照電圧Vrefに相当する電荷が充電される。この結果、電池セルBV4のセル電圧に相当する差動増幅器131の出力電圧Voutは、次式のとおり表される。Vout=Vref×C4/C2-{VC4-VC2×C1/C2}11以上の動作が繰り返されることで、電池セルBV1の両端子電圧の差電圧VC1-VC0の検出電圧であるVdata1、電池セルBV2の両端子電圧の差電圧VC2-VC1の検出電圧であるVdata2、電池セルBV3の両端子電圧の差電圧VC3-VC2の検出電圧であるVdata3、及び電池セルBV4の両端子電圧の差電圧VC4-VC3の検出電圧であるVdata4が、差動増幅器131の出力電圧Voutとして順次出力される。Vdata1=Vref×C3/C2-{VC1-VC0×C1/C2}12Vdata2=Vref×C3/C2-{VC2-VC1×C1/C2}13Vdata3=Vref×C3/C2-{VC3-VC2×C1/C2}14Vdata4=Vref×C3/C2-{VC4-VC3×C1/C2}15差動増幅器131の出力電圧Voutとして得られる電池セルBV1~BV4それぞれの検出電圧Vdata1~Vdata4は、アナログ/デジタル変換器140によりデジタル値に変換され、前段デジタル処理器150によってオフセット補正及びゲイン補正された後に個々のデジタル値Data1~Data4に多重分離される。さらに、後段デジタル処理器160によってキャパシタC1のバイアス依存性に基づく誤差成分を除去すべく前段デジタル処理器150から入力されたデジタル値Data1~Data4に対するデジタル補正が遂行される。これにより、レジスタ170a~170dには、セレクタ120及びレベルシフタ130のオフセット誤差やゲイン誤差、さらにはキャパシタC1のバイアス依存性に基づく誤差成分が除去された電池セルBV1~BV4のセル電圧が格納されることとなる。[バイアス依存性に基づく誤差成分の除去例]ところで、キャパシタC1のバイアス依存性をαと表し、キャパシタC1の両電極間の電位差が0Vの時の容量値をC10と表し、キャパシタC1の両電極間にかかる電圧をΔVとすると、キャパシタC1の容量値は次式のように表される。C1=C10×1α×ΔV16式5、6、7それぞれに式13を適用すると、電荷Q1A,Q1B、Q3Bはそれぞれ次式のように表される。Q1A=VC0-Vref×C10×{1α×VC0-Vref}17Q1B=VC1-Vref×C10×{1α×VC1-Vref18Q3B=-Vref×C319ここで、キャパシタC2,C3のバイアス依存性は考慮せずに、また説明の簡略化のために基準電圧Vrefが0Vとすると、差動増幅器131の出力電圧Voutとして出現する電池セルBV1の検出電圧Vdata1αは、次式のように表される。なお、説明の簡略化のために、C1/C2を1とした。Vdata1α=Q1A-Q1B-Q3B=VC0-VC1×C1/C2α×C1/C2VC02-VC12=VC0-VC1α×VC02-VC1220したがって、キャパシタC1のバイアス依存性αの影響により、式20のα×C1/C2VC02-VC12の項がVdata1αの誤差成分となる。ここで、この誤差成分をΔVe1と表す。ΔVe1=α×VC02-VC1221同様に、電池セルBV2の検出電圧Vdata2α、電池セルBV3の検出電圧Vdata3α、及び電池セルBV4の検出電圧Vdata4αは、それぞれ次式のように表される。Vdata2α=VC1-VC2α×VC12-VC2222Vdata3α=VC2-VC3α×VC22-VC3223Vdata4α=VC3-VC4α×VC32-VC4224また、Vdata2αの誤差成分ΔVe2、Vdata3αの誤差成分ΔVe3、及びVdata4αの誤差成分ΔVe4は、それぞれ次式のように表される。ΔVe2=α×VC12-VC2225ΔVe3=α×VC22-VC3226ΔVe4=α×VC32-VC4227ここで、図4に示す後段デジタル処理器160のData1、Data2B、Data3B、Data4Bは次式のように表される。Data1=Vdata1α=VC0-VC1α×VC02-VC1228Data2B=Vdata1αVdata2α=VC0-VC2α×V02-V2229Data3B=Vdata1αVdata2αVdata3α=VC0-VC3α×V02-V3230Data4B=Vdata1αVdata2αVdata3αVdata4α=VC0-VC4α×V02-V4231VC0は基準電圧として0Vにできるため、上式のData1、Data2B~4Bは次式のようにセル電圧の絶対値に比例した関数として表すことができる。Data1=-VC1―α×VC1232Data2B=-VC2―α×VC2233Data3B=-VC3―α×VC3234Data4B=-VC4―α×VC4235ここで、図4に示す後段デジタル処理器160の演算器162a~162dがそれぞれ図5に示す構成である場合とする。演算器162aを例に挙げると、乗算器164の出力Deoは、補正値k3をαに設定すれば、次式のように近似される。なお、αの二乗はαよりも十分小さいものとして扱う。Deo=α×{-VC1―α×VC12}2≒α×VC1236したがって、演算器162aの出力Dout1は、次式のように、誤差成分ΔVe1が打ち消されていることが分かる。Dout1=Data1-Deo=-VC1―α×VC12α×VC12=-VC137なお、上記の説明では、キャパシタC1のバイアス依存性を次式のように1次関数として定義した。C1=C10×1α×ΔV38これ以外に、キャパシタC1のバイアス依存性を次式のように2次関数として定義してもよい。C1=C10×1α×ΔVβ×ΔV239この場合には、図4に示す後段デジタル処理器160の演算器162a~162dは図6に示すような2次関数に準じた構成が必要となる。実施の形態2以下、本発明の実施の形態2について図8を用いて説明する。なお、図8は本発明の実施の形態2に係る電池電圧検出システムの構成例を示す図である。図8に示す電池電圧検出システムは、図1に示す電池電圧検出システムと比較して、セレクタ120、レベルシフタ130及びアナログ/デジタル変換器140の構成が相違する。なお、その他の構成は同じである。セレクタ120は、4つの電池セルBV1~BV4それぞれの端子電圧VC0~VC4が入力され、制御器180からのセレクタ信号によって、4つの電池セルBV1~BV4それぞれのセル電圧に応じた2つの端子電圧を選択して、それらをレベルシフタ130の差動入力電圧信号VinP,VinNとして出力するように構成されている。具体的には、セレクタ120は、その一端には端子電圧VC0~VC4が入力されるとともにその他端が互いに共通に接続されているスイッチSW0P~SW4Pと、同様に、その一端には端子電圧VC0~VC4が入力されるとともにその他端が互いに共通に接続されているスイッチSW0N~SW4Nと、を備え、スイッチSW0P~SW4Pの他端から一方の差動入力電圧信号VinPが出力されるとともに、スイッチSW0N~SW4Nの他端から他方の差動入力電圧信号VinNが出力されるように構成されている。なお、スイッチSW0P,SW0N、スイッチSW1P,SW1N、スイッチSW2P,SW2N,スイッチSW3P,3Nはそれぞれ制御器180からのセレクタ信号によって同時にオンオフするように構成されている。レベルシフタ130は、セレクタ120からの差動入力電圧信号VinP,VinNをそれぞれレベルシフトして得られる差動出力電圧信号VoutP,VoutNを出力するように構成されている。本実施の形態では、レベルシフタ130は、2つの差動増幅器134,135によって構成された2つの反転増幅回路として実現されている。具体的には、レベルシフタ130は、差動増幅器134と、差動増幅器134の非反転入力端に参照電圧VrefPを印加させる電圧源136と、その一方の電極がセレクタ120の出力と接続されその他方の電極が差動増幅器134の反転入力端と接続される抵抗R1Pと、差動増幅器134の反転入力端と出力端との間に設けられた抵抗R2Pと、を備える。差動増幅器134の出力が一方の差動出力電圧信号VoutPである。さらに、レベルシフタ130は、差動増幅器135と、差動増幅器135の非反転入力端に参照電圧VrefNを印加させる電圧源137と、その一方の電極がセレクタ120の出力と接続されその他方の電極が差動増幅器135の反転入力端と接続される抵抗R1Nと、差動増幅器135の反転入力端と出力端との間に設けられた抵抗R2Nと、を備える。差動増幅器135の出力が一方の差動出力電圧信号VoutNである。アナログ/デジタル変換器140は、レベルシフタ130から出力された差動出力電圧信号VoutP,VoutNの差電圧VoutP-VoutNをデジタル値に変換して前段デジタル処理器150に向けて出力するように構成されている。つまり、差動入力型になっている以外は、図1に示すアナログ/デジタル変換器140と同じであり、デルタシグマΔΣ型や逐次比較型SAR型など種類は問わない。以上の構成により、アナログ/デジタル変換器140によりデジタル値に変換され、前段デジタル処理器150によりオフセット補正及びゲイン補正された後に個々のデジタル値Data1~Data4に多重分離される。さらに、後段デジタル処理器160により抵抗R1P,R1Nそれぞれのバイアス依存性に基づく誤差成分を除去すべく前段デジタル処理器150から入力されたデジタル値Data1~Data4に対するデジタル補正が遂行される。これにより、レジスタ170a~170dには、セレクタ120及びレベルシフタ130のオフセット誤差やゲイン誤差、さらには抵抗R1P,R1Nそれぞれのバイアス依存性に基づく誤差が除去された電池セルBV1~BV4のセル電圧が格納されることとなる。上記説明から、当業者にとっては、本発明の多くの改良や他の実施形態が明らかである。従って、上記説明は、例示としてのみ解釈されるべきであり、本発明を実行する最良の態様を当業者に教示する目的で提供されたものである。本発明の精神を逸脱することなく、その構造及び/又は機能の詳細を実質的に変更できる。"