"AISG規格に準拠した入力コネクタおよび出力コネクタと、前記入力コネクタから入力された制御信号を一定電圧昇圧して出力する電圧シフト回路と、を備えたことを特徴とするAISGデバイス用インターフェイス回路。制御信号の送受信を行う制御信号用トランシーバを備え、AISG規格に準拠してアンテナの制御を行うAISGデバイスに搭載され、前記電圧シフト回路を、前記制御信号用トランシーバと前記入力コネクタ間の制御信号伝送ラインに設け、前記入力コネクタから入力された制御信号を一定電圧昇圧して前記制御信号用トランシーバに出力すると共に、前記制御信号用トランシーバから入力された制御信号を一定電圧降圧して前記入力コネクタに出力するように構成した請求項1記載のAISGデバイス用インターフェイス回路。前記電圧シフト回路が昇圧するシフト電圧は、前記入力コネクタから入力された制御信号を昇圧した際の、昇圧後の制御信号の電圧が、前記制御信号用トランシーバが受信可能な電圧範囲内となるように設定される請求項2記載のAISGデバイス用インターフェイス回路。前記入力コネクタには、前記AISGデバイスに制御信号を送信し、前記AISGデバイスを制御して前記アンテナの制御を行うと共に、前記AISGデバイスに電源信号を送信する制御装置が接続されており、前記電圧シフト回路が降圧するシフト電圧は、前記制御信号用トランシーバから入力された制御信号を降圧した際の、降圧後の制御信号の電圧が、前記制御装置で受信可能となるように設定される請求項2または3記載のAISGデバイス用インターフェイス回路。前記入力コネクタから入力された制御信号の最低電圧を検出し、その検出した最低電圧が、前記制御信号用トランシーバが受信可能な電圧範囲内にあるか判断する最低電圧検出回路と、該最低電圧検出回路が、制御信号の最低電圧が前記制御信号用トランシーバが受信可能な電圧範囲内にないと判断したとき、前記制御信号用トランシーバと前記入力コネクタ間の制御信号伝送ラインに前記電圧シフト回路を挿入し、制御信号の最低電圧が前記制御信号用トランシーバが受信可能な電圧範囲内にあると判断したとき、前記制御信号用トランシーバと前記入力コネクタ間の制御信号伝送ラインに前記電圧シフト回路を挿入しないように切り替える切替回路と、をさらに備えた請求項2~4いずれかに記載のAISGデバイス用インターフェイス回路。前記電圧シフト回路は、ツェナーダイオードまたは直列接続した複数個のダイオードを備え、前記ツェナーダイオードによるツェナー電圧または前記複数個のダイオードによる順方向電圧降下により、前記入力コネクタから入力された制御信号を一定電圧昇圧して出力するように構成される請求項1~5いずれかに記載のAISGデバイス用インターフェイス回路。前記電圧シフト回路を、前記入力コネクタと前記出力コネクタ間の制御信号伝送ラインに設け、前記入力コネクタから入力された制御信号を一定電圧昇圧して前記出力コネクタに出力すると共に、前記出力コネクタから入力された制御信号を一定電圧降圧して前記入力コネクタに出力するように構成した請求項1~6いずれかに記載のAISGデバイス用インターフェイス回路。外部で発生したサージ電圧から内部回路を保護するためのサージ保護回路をさらに備えた請求項1~7いずれかに記載のAISGデバイス用インターフェイス回路。制御信号の同相雑音を除去する同相雑音除去フィルタをさらに備えた請求項1~8いずれかに記載のAISGデバイス用インターフェイス回路。請求項1~9いずれかに記載のAISGデバイス用インターフェイス回路を搭載したことを特徴とするAISGデバイス。ところで、制御ケーブル204の電源線ここでは10~30V電源線とDCリターン用電源線には、電源電流が流れるため、制御ケーブル204の導体抵抗成分により電圧降下が発生してしまう。制御ケーブル204の電源線の単位長さあたりの導体抵抗をR0、ケーブル伝送距離制御ケーブル204のケーブル長をLとすると、電源線の導体抵抗成分はR0Lとなるので、アンテナ制御システム201は、図23に示すような等価回路で表すことができる。電源電流をI0とすると、制御ケーブル204にてI0R0Lの電圧降下が発生することになる。制御装置203にてV0の電圧を出力する場合、DCリターン出力端子203bの電圧を基準0Vとして電源出力端子203aからV0の電圧を出力することになるが、AISGデバイス202の電源入力端子ここでは、入力コネクタ2の6番のピン端子202aに入力される電圧V1は、制御ケーブル204での電圧降下により、下式1V1=V0-I0R0L1となる。同様に、AISGデバイス202のDCリターン入力端子入力コネクタ2の7番のピン端子202bの電圧DCリターン電圧というV2は、0Vよりも上昇し、下式2V2=I0R0L2となる。式2より、制御ケーブル204のケーブル伝送距離Lが長くなったり、正電源系のAISGデバイス202を多段接続するなどして消費電力が大きく電源電流I0が大きくなると、AISGデバイス202におけるDCリターン電圧V2が上昇してしまうことがわかる。これに対して、制御信号を伝送する制御信号線に流れる電流は非常に小さいため、制御信号は、制御装置203から出力された電圧と略同じ電圧でAISGデバイス202に到達する。その結果、DCリターン電圧V2を基準にすると、制御信号の電圧は、相対的に低くなってしまう。制御信号用トランシーバ7は、AISGデバイス202の他の内部回路6と同様に、制御装置203から供給された電源により駆動される。つまり、制御信号用トランシーバ7は、DCリターン電圧V2を基準電圧として使用している。また、通常の制御信号用トランシーバ7で受信可能な電圧範囲は、基準電圧に対して-7V~12V程度と有限である。よって、図24に示すように、ケーブル伝送距離Lが長くなり、DCリターン電圧V2が上昇し、それに伴って制御信号用トランシーバ7で受信される制御信号の電圧が相対的に低くなると、制御信号が制御信号用トランシーバ7で受信可能な電圧範囲図24にハッチングで示す範囲を外れて制御信号の識別が困難となり、正常な通信ができなくなるおそれがある。図24では、制御信号のハイレベル信号電圧をVH、ローレベル信号電圧をVLとして示しているが、この例では、ケーブル伝送距離LがL0より大きくなると、ローレベル信号電圧VLが制御信号用トランシーバ7で受信可能な下限電圧を下回り、正常な通信ができなくなる。本発明は上記事情に鑑み為されたものであり、制御ケーブルでの電圧降下によりDCリターン電圧が上昇しても、正常に通信を行うことを可能とするAISGデバイス用インターフェイス回路及びAISGデバイスを提供することを目的とする。本発明は上記目的を達成するために創案されたものであり、AISG規格に準拠した入力コネクタおよび出力コネクタと、前記入力コネクタから入力された制御信号を一定電圧昇圧して出力する電圧シフト回路と、を備えたAISGデバイス用インターフェイス回路である。制御信号の送受信を行う制御信号用トランシーバを備え、AISG規格に準拠してアンテナの制御を行うAISGデバイスに搭載され、前記電圧シフト回路を、前記制御信号用トランシーバと前記入力コネクタ間の制御信号伝送ラインに設け、前記入力コネクタから入力された制御信号を一定電圧昇圧して前記制御信号用トランシーバに出力すると共に、前記制御信号用トランシーバから入力された制御信号を一定電圧降圧して前記入力コネクタに出力するように構成してもよい。前記電圧シフト回路が昇圧するシフト電圧は、前記入力コネクタから入力された制御信号を昇圧した際の、昇圧後の制御信号の電圧が、前記制御信号用トランシーバが受信可能な電圧範囲内となるように設定されてもよい。前記入力コネクタには、前記AISGデバイスに制御信号を送信し、前記AISGデバイスを制御して前記アンテナの制御を行うと共に、前記AISGデバイスに電源信号を送信する制御装置が接続されており、前記電圧シフト回路が降圧するシフト電圧は、前記制御信号用トランシーバから入力された制御信号を降圧した際の、降圧後の制御信号の電圧が、前記制御装置で受信可能となるように設定されてもよい。前記入力コネクタから入力された制御信号の最低電圧を検出し、その検出した最低電圧が、前記制御信号用トランシーバが受信可能な電圧範囲内にあるか判断する最低電圧検出回路と、該最低電圧検出回路が、制御信号の最低電圧が前記制御信号用トランシーバが受信可能な電圧範囲内にないと判断したとき、前記制御信号用トランシーバと前記入力コネクタ間の制御信号伝送ラインに前記電圧シフト回路を挿入し、制御信号の最低電圧が前記制御信号用トランシーバが受信可能な電圧範囲内にあると判断したとき、前記制御信号用トランシーバと前記入力コネクタ間の制御信号伝送ラインに前記電圧シフト回路を挿入しないように切り替える切替回路と、をさらに備えてもよい。前記電圧シフト回路は、ツェナーダイオードまたは直列接続した複数個のダイオードを備え、前記ツェナーダイオードによるツェナー電圧または前記複数個のダイオードによる順方向電圧降下により、前記入力コネクタから入力された制御信号を一定電圧昇圧して出力するように構成されてもよい。前記電圧シフト回路を、前記入力コネクタと前記出力コネクタ間の制御信号伝送ラインに設け、前記入力コネクタから入力された制御信号を一定電圧昇圧して前記出力コネクタに出力すると共に、前記出力コネクタから入力された制御信号を一定電圧降圧して前記入力コネクタに出力するように構成してもよい。外部で発生したサージ電圧から内部回路を保護するためのサージ保護回路をさらに備えてもよい。制御信号の同相雑音を除去する同相雑音除去フィルタをさらに備えてもよい。また、本発明は、前記AISGデバイス用インターフェイス回路を搭載したAISGデバイスである。本発明によれば、制御ケーブルでの電圧降下によりDCリターン入力端子電圧が上昇しても、正常に通信を行うことができる。以下、本発明の実施の形態を添付図面にしたがって説明する。図1は、本実施の形態に係るAISGデバイス用インターフェイス回路を搭載したAISGデバイスの概略構成図であり、bは、その電圧シフト回路と制御信号用トランシーバの回路構成図である。図1aに示すように、AISGデバイス10には、本発明のAISGデバイス用インターフェイス回路以下、単にインターフェイス回路という1が搭載されている。AISGデバイス10は、例えばRETユニットであり、制御信号の送受信を行う制御信号用トランシーバRS485トランシーバ7を内部回路6に備え、AISG規格に準拠してアンテナの制御を行うものである。本実施の形態に係るインターフェイス回路1は、AISG規格に準拠した入力コネクタ2および出力コネクタ3と、電圧シフト回路RS485信号電圧シフト回路8と、を備えている。入力コネクタ2には、図示しない制御ケーブルを介して、AISGデバイス10に制御信号を送信し、AISGデバイス10を制御してアンテナの制御を行うと共に、AISGデバイス10に電源信号を送信する制御装置図示せずが接続される。両コネクタ2,3の対応するピン端子同士は、入出力コネクタ間接続線電源ライン4および制御信号伝送ライン5により電気的に接続されている。図1aでは、一例として、AISGデバイス10が必須接続の10~30V電源を使用する場合を示している。この場合、両コネクタ2,3間で6番のピン端子同士を接続する10~30V電源ライン4aと、7番のピン端子同士を接続するDCリターンライン4bとが、電源ライン4として、AISGデバイス10の内部回路6の電源回路図示せずに電気的に接続される。両コネクタ2,3間で3,5番のピン端子同士を接続するラインRS485AのラインとRS485Bのラインは、制御信号伝送ライン5として、AISGデバイス10の内部回路6の制御信号用トランシーバ7に電気的に接続される。電圧シフト回路8は、入力コネクタ2から入力された制御信号を一定電圧昇圧して出力するものであり、制御信号用トランシーバ7と入力コネクタ2間の制御信号伝送ライン5に設けられる。ここでは、入力コネクタ2と出力コネクタ3の3,5番のピン端子同士を接続するラインから分岐して制御信号用トランシーバ7に延びる制御信号伝送ライン5に、電圧シフト回路8を設けている。図1bに示すように、電圧シフト回路8は、制御信号伝送ライン5のRS485AのラインとRS485Bのラインのそれぞれに設けられた2個の直流定電圧源B1,B2より構成される。両直流定電圧源B1,B2の電源電圧EB1,EB2は、所望のシフト電圧Esと等しくなるように設定される。より具体的には、電圧シフト回路8は、低圧側入出力端子11a,11bと、高圧側入出力端子12a,12bとを備えており、低圧側入出力端子11aと高圧側入出力端子12aとが直流定電圧源B1を介して電気的に接続され、低圧側入出力端子11bと高圧側入出力端子12bとが直流定電圧源B2を介して電気的に接続されている。入力コネクタ2側の制御信号伝送ライン5のRS485Aのラインは低圧側入出力端子11aに、RS485Bのラインは低圧側入出力端子11bにそれぞれ電気的に接続されている。また、高圧側入出力端子12a,12bは、制御信号伝送ライン5のRS485A,RS485Bのラインを介して、制御信号用トランシーバ7の入出力端子A,Bとそれぞれ電気的に接続されている。これにより、入力コネクタ2から入力された制御信号RS485A,RS485Bは、電圧シフト回路8で一定電圧所望のシフト電圧Es昇圧され、その昇圧後の制御信号電圧シフト後RS485A,電圧シフト後RS485Bが制御信号用トランシーバ7の入出力端子A,Bへ入力されることになる。また、制御信号用トランシーバ7の入出力端子A,Bから出力された信号は、電圧シフト回路8で一定電圧所望のシフト電圧Es降圧され、その降圧後の制御信号が入力コネクタ2および出力コネクタ3に出力されることになる。電圧シフト回路8が昇圧または降圧するシフト電圧Esは、入力コネクタ2から入力された制御信号を昇圧した際の、昇圧後の制御信号の電圧が、制御信号用トランシーバ7が受信可能な電圧範囲内となるように設定される。また、電圧シフト回路8が昇圧または降圧するシフト電圧Esは、制御信号用トランシーバ7から入力された制御信号を降圧した際の、降圧後の制御信号の電圧が、制御装置で受信可能となるようにつまり制御装置に搭載された制御信号用トランシーバが受信可能な電圧範囲内となるように設定される。ここで、シフト電圧Esの具体的な設定例について説明しておく。制御装置の出力部分からAISGデバイス10までのDCリターン電圧V2の上昇電圧Eu制御装置の出力部分でのDCリターン電圧は0Vであるため、DCリターン電圧V2と等しいは、制御装置とAISGデバイス10間を接続する制御ケーブルの導体抵抗成分による電圧降下分に等しいので、図2に示すように、ケーブル伝送距離Lが長くなるほど上昇する。制御信号用トランシーバ7として、基準電圧に対して-7V~12Vの範囲で受信可能な一般的な制御信号用トランシーバを用いるとすると、制御信号用トランシーバ7で受信可能な電圧範囲は、図2にハッチングで示す範囲となる。制御信号のハイレベル信号電圧VH、ローレベル信号電圧VLは、制御ケーブルでの電圧降下が殆どないので、図2に破線で示すように、ケーブル伝送距離Lにかかわらず略一定の値になる。10~30V電源を使用する場合、最大30Vの電源電圧が供給されるので、最大電力供給の原理より、供給される電圧が電源電圧の1/2の15Vとなるケーブル伝送距離Lが最大伝送距離となる。このときのDCリターン電圧V2の上昇電圧Euは、15Vの1/2の7.5Vとなる。つまり、DCリターン電圧V2は7.5V程度上昇する可能性がある。なお、小電力のAISGデバイスであればこれ以上のDCリターン電圧V2であっても接続される可能性がある。これに対して、制御信号のローレベル信号電圧VLは0~0.2V程度であるから、Eu>7Vとなれば、DCリターン電圧V2を基準としたローレベル信号電圧VLつまりVL-Euは-7Vより小さくなり、制御信号用トランシーバ7で受信可能な電圧範囲から外れてしまうので、正常な通信ができなくなる。よって、DCリターン電圧V2を基準としたローレベル信号電圧VLを制御信号用トランシーバ7で受信可能な電圧範囲とするためには、VL-EuEs≧-7Vとなるようにシフト電圧Esを設定する必要がある。例えば、Eu≦7.5VとするとEs≧0.5V、Eu≦10VとするとEs≧3Vとなる。他方、DCリターン電圧V2を基準としたハイレベル信号電圧VHを制御信号用トランシーバ7で受信可能な電圧範囲とするためには、VH-EuEs≦12となるようにシフト電圧Esを設定する必要がある。ハイレベル信号電圧VHは2~5V程度であるから、Eu=0Vケーブル伝送距離Lが0の場合にも受信可能とするためには、Es≦7Vとする必要がある。さらに、制御信号用トランシーバ7から出力された制御信号は、シフト電圧Es降圧されてAISGデバイス10から出力されるので、降圧後の制御信号が制御装置で受信可能となるように、シフト電圧Esを設定する必要がある。図3に示すように、AISGデバイス10の制御信号用トランシーバ7からは、DCリターン電圧V2を基準としてハイレベル信号電圧VH、ローレベル信号電圧VLが出力されるので、電圧シフト回路8で電圧シフトした後の電圧、すなわちAISGデバイス10から出力される際の電圧は、EuVH-Es、EuVL-Esとなる。よって、例えば、基準電圧に対して-7V~12Vの範囲で受信可能な一般的な制御信号用トランシーバが制御装置に搭載されているとすると、EuVL-Es≧-7V、EuVH-Es≦12Vとする必要がある。以上より、AISGデバイス10と制御装置の両者に、基準電圧に対して-7V~12Vの範囲で受信可能な一般的な制御信号用トランシーバを用いる場合については、Eu≦10Vであれば3V≦Es≦7V、Eu≦7.5Vであれば0.5V≦Es≦7Vとなるようにシフト電圧Esを設定すれば、正常な通信が可能となる。換言すれば、DCリターン電圧V2の上昇電圧Euが0~10Vの範囲のときは3V≦Es≦7V、DCリターン電圧V2の上昇電圧Euが0~7.5Vの範囲のときは0.5V≦Es≦7Vとすれば、AISGデバイス10と制御装置のいずれにおいても制御信号用トランシーバへの入力信号電圧が受信可能な電圧範囲内となり、正常な通信が可能となる。なお、DCリターン電圧V2の上昇電圧Euの最大値最大Euに対するシフト電圧Esの許容範囲の関係は図4のようになる。次に、電圧シフト回路8の回路構成について具体的に説明する。図5aに示す電圧シフト回路8aは、ツェナーダイオードZD1,ZD2を備え、ツェナーダイオードZD1,ZD2によるツェナー電圧により電圧シフトを行うように構成したものである。ツェナーダイオードZD1は、低圧側入出力端子11aと高圧側入出力端子12a間に設けられ、アノードが低圧側入出力端子11a側、カソードが高圧側入出力端子12a側となるように設けられる。また、ツェナーダイオードZD1のカソードは、定電流源CS1を介して正電源端子13に電気的に接続される。同様に、ツェナーダイオードZD2は、低圧側入出力端子11bと高圧側入出力端子12b間に設けられ、アノードが低圧側入出力端子11b側、カソードが高圧側入出力端子12b側となるように設けられる。また、ツェナーダイオードZD2のカソードは、定電流源CS2を介して正電源端子13に電気的に接続される。ツェナーダイオードZD1,ZD2としては、そのツェナー電圧VZD1、VZD2が等しいものを用いる。また、定電流源CS1,CS2としては、その電流値ICS1,ICS2が互いに等しいものを用いる。この電圧シフト回路8aでは、低圧側入出力端子11a,11bから入力された制御信号は、ツェナーダイオードZD1、ZD2のツェナー電圧VZD1、VZD2と等しい電圧昇圧され、高圧側入出力端子12a,12bから出力される。また、高圧側入出力端子12a,12bから入力された制御信号は、ツェナーダイオードZD1、ZD2のツェナー電圧VZD1、VZD2と等しい電圧降圧され、低圧側入出力端子11a,11bから出力される。ツェナーダイオードZD1、ZD2のツェナー電圧VZD1、VZD2は、所望のシフト電圧Esと等しく設定される。定電流源CS1,CS2の具体的な回路構成は、特に限定するものではないが、例えば、図5bに示すように、抵抗R1,R2R1=R2により定電流源CS1,CS2を構成してもよい。また、図5cに示すように、抵抗R1~R4とトランジスタQ1~Q3を組み合わせたカレントミラー回路により、定電流源CS1,CS2を構成してもよい。各トランジスタQ1~Q3のコレクタ端子は、それぞれ抵抗R1~R3を介して正電源端子13に電気的に接続され、各トランジスタQ1~Q3のベース端子は、互いに電気的に接続され、トランジスタQ1のエミッタ端子に電気的に接続される。また、トランジスタQ2,Q3のエミッタ端子は、ツェナーダイオードZD1、ZD2のカソードに電気的に接続され、トランジスタQ1のエミッタ端子は、抵抗R4を介して負電源端子14に電気的に接続される。負電源端子14は、DCリターンまたは負電源に電気的に接続される。図5cの電圧シフト回路8aでは、R1=R2=R3とし、トランジスタQ1~Q3として同じ型式のPNPトランジスタを用いる。図5bの電圧シフト回路8aを模した図6aに示すようなシミュレーション回路を作成し、抵抗R1を100kΩ、ツェナーダイオードZD1のツェナー電圧VZD1を4.7V、正電源V0を5V,10V,15V,20Vとし、低圧側入出力端子11aからの入力電圧Vinを-10V~10Vの範囲で変化させたときの、高圧側入出力端子12aからの出力電圧Voutをシミュレーションにより求めた。結果を図6bに示す。また、このときツェナーダイオードZD1を流れる電流I0を図6cに示す。図6bに示すように、入力電圧Vinに対する出力電圧Voutのシフト電圧Esは約4V程度となっており、ツェナーダイオードZD1のツェナー電圧VZD1と略等しいシフト電圧Esとなっていることが分かる。また、正電源V0を5V、10Vとした場合においては、入力電圧Vinが高くなると、正常な動作が得られていないことが分かる。これは、入力電圧Vinが高くなり、Vin≧V0-VZD1となると、ツェナーダイオードZD1に印加される電圧がツェナー電圧VZD1以下となり、ツェナーダイオードZD1が正常に動作しなくなるためである。つまり、電圧シフト回路8aで正常な動作を得るためには、Vin<V0-VZD1とする必要がある。図6cに示すように、電流I0は、入力電圧Vinが高くなるにしたがい小さくなっており、Vin>V0の領域V0=5Vの場合におけるVin>5Vの領域では、符号が反転して電流が逆流してしまっていることが分かる。同様に、図5cの電圧シフト回路8aを模したシミュレーション回路を作成し、R1=R2=R3=20kΩ、R4=200kΩ、VZD1=VZD2=4.7V、基準電位を0Vとしてシミュレーションを行った。結果を図7a,bに示す。図7a,bに示すように、図5cの電圧シフト回路8aでは、Vin<V0-VZD1の領域において電流I0がほぼ一定となる点が図5bの電圧シフト回路8aと異なるものの、Vin<V0-VZD1の領域においては、入力電圧Vinに対する出力電圧Voutのシフト電圧Esが約4V程度となっており、ツェナーダイオードZD1のツェナー電圧VZD1=VZD2と略等しいシフト電圧Esとなっていることが分かる。次に、電圧シフト回路8の他の例を説明する。図8aに示す電圧シフト回路8bは、図5aの電圧シフト回路8aにおいて、低圧側入出力端子11a,11bとツェナーダイオードZD1,ZD2との間に、逆流防止用ダイオードD1,D2を設けたものである。図8bの電圧シフト回路8bは、図8aの電圧シフト回路8bにおいて、抵抗R1,R2により定電流源CS1,CS2を構成したものであり、図8cに示す電圧シフト回路8bは、カレントミラー回路により定電流源CS1,CS2を構成したものである。逆流防止用ダイオードD1,D2を設けることで、入力電圧が正電源よりも高くなってしまった場合であっても、電流の逆流を防止することが可能になる。図9aに示す電圧シフト回路8cは、図5aの電圧シフト回路8aにおいて、ツェナーダイオードZD1,ZD2のアノードを、定電流源CS3,CS4を介してそれぞれ負電源端子14に接続するように構成したものである。各定電流源CS1~CS4の電流値ICS1~ICS4は、互いに等しくされる。図9bの電圧シフト回路8cは、抵抗値の等しい抵抗R1~R4により定電流源CS1~CS4を構成したものであり、図9cの電圧シフト回路8cは、カレントミラー回路により定電流源CS1~CS4を構成したものである。図9cの電圧シフト回路8cでは、R1=R2=R3、R5=R6=R7とし、トランジスタQ1~Q3として同じ型式のPNPトランジスタ、トランジスタQ4~Q6として同じ型式のNPNトランジスタを用いる。なお、例えば、定電流源CS1,CS2をカレントミラー回路で構成すると共に、定電流源CS3,CS4を抵抗で構成するなど、抵抗とカレントミラー回路を併用した回路構成も可能である。図5の電圧シフト回路8aでは、制御信号が入力されないときに高圧側入出力端子12a,12bが開放された状態となってしまうが、図9の電圧シフト回路8cでは、ツェナーダイオードZD1,ZD2のアノードが接地あるいは負電源に接続されているため、高圧側入出力端子12a,12bが開放された状態にならない。図10aに示す電圧シフト回路8dは、図9aの電圧シフト回路8cにおいて、ツェナーダイオードZD1,ZD2の代わりに、直列接続した複数個のダイオードD11~D1n、D21~D2nを設け、複数個のダイオードD11~D1n、D21~D2nによる順方向電圧降下により、電圧シフトを行うように構成したものである。図10bは、抵抗値の等しい抵抗R1~R4により定電流源CS1~CS4を構成したものである。なお、図示していないが、定電流源CS1~CS4をカレントミラー回路で構成することも勿論可能である。本実施の形態の作用を説明する。本実施の形態に係るインターフェイス回路1では、入力コネクタ2から入力された制御信号を一定電圧昇圧して出力する電圧シフト回路8を備えている。電圧シフト回路8を備えることにより、制御ケーブルでの電圧降下によりDCリターン電圧V2が上昇し、AISGデバイス10へ入力された制御信号の電圧が、制御信号用トランシーバ7が受信可能な電圧範囲を下回る場合であっても、制御信号を制御信号用トランシーバ7が受信可能な電圧範囲内まで昇圧させて、正常に通信を行うことが可能になる。例えば、制御信号用トランシーバ7の受信可能な電圧範囲が-7V~12Vであり、10~30V電源を使用する場合には、DCリターン電圧V2の上昇電圧Euが10V以下であれば、シフト電圧Esを3V~7Vに設定することにより、制御信号の正常な送受信が可能になる。次に、本発明の他の実施の形態を説明する。図11に示すAISGデバイス110は、インターフェイス回路111を搭載したものである。インターフェイス回路111は、図1のインターフェイス回路1において、電圧シフト回路8を、入力コネクタ2と出力コネクタ3間の制御信号伝送ライン5に設け、入力コネクタ2から入力された制御信号を一定電圧昇圧して出力コネクタ3に出力すると共に、出力コネクタ3から入力された制御信号を一定電圧降圧して入力コネクタ2に出力するように構成したものである。インターフェイス回路111においては、コネクタ2,3の3,5番のピン端子同士は、電気的に接続されない。インターフェイス回路111によれば、出力コネクタ3にデイジーチェーン接続されるAISGデバイスに、電圧シフト回路8で昇圧した制御信号を出力することができるので、後段に接続されるAISGデバイスが、本発明のインターフェイス回路1,111を備えない一般のAISGデバイスであっても、当該AISGデバイスで正常な通信を行うことが可能となる。図12に示すAISGデバイス120は、図1のAISGデバイス10において、内部回路6を省略したものである。つまり、AISGデバイス120は、インターフェイス回路1を単独でデバイス化したものである。このAISGデバイス120を一般のAISGデバイスの前段に設けることにより、後段の一般のAISGデバイスで正常な通信を行うことが可能となる。図13に示すAISGデバイス130は、図12のAISGデバイス120において、同一筐体内に、3つの出力コネクタ131を備えた分配器AISG信号分配器132を内蔵したものである。なお、ここでは分配器132を内蔵した場合を示しているが、これに限らず、同一筐体内にアレスタ等を設けることも可能である。図13aは、入力コネクタ2から入力された電源を電源回路DC/DCコンバータ133で変換してから電圧シフト回路8に入力し、電圧シフト回路8の正電源として使用する場合を示しており、図13bは、入力コネクタ2から入力された電源をそのまま電圧シフト回路8に入力して、電圧シフト回路8の正電源として使用する場合を示している。図13bのように入力コネクタ2から入力された電源をそのまま電圧シフト回路8に入力する場合は、図14に示す電圧シフト回路8eのように、正電源として入力された電圧を一定電圧降下させる電圧降下手段141を備えたものを、電圧シフト回路8として用いるようにしてもよい。図14aは、抵抗R1,R2と正電源端子13間に、電圧降下手段141としての共通のツェナーダイオードZD3を設けた場合を示しており、図14bは、抵抗R1,R2とツェナーダイオードZD1,ZD2間に、電圧降下手段141としてのツェナーダイオードZD3,ZD4を個別に設けた場合を示している。なお、電圧降下手段141は、ツェナーダイオードに限定されない。なお、図14では、一例として、図5bの電圧シフト回路8aに電圧降下手段141を設けた場合を示しているが、これに限定されるものではない。また、図15に示す電圧シフト回路8fのように、正電源端子13と負電源端子14間に電圧制限素子としてのツェナーダイオードZD3を設け、正電源端子13と負電源端子14間が一定の電圧となるように構成してもよい。抵抗R5は、ツェナーダイオードZD3に流れる電流を抑制するためのものである。なお、図15では、一例として、図8cの電圧シフト回路8bにツェナーダイオードZD3を設けた場合を示しているが、これに限定されるものではない。電圧シフト回路8fでは、ツェナーダイオードZD3により正電源の電圧の変化に伴う定電流源の電流値の変化を少なくすることも可能であるため、正電源の電圧が安定しない場合にも好適に用いることができる。図16に示すインターフェイス回路161は、図1のインターフェイス回路1において、最低電圧検出回路RS485信号最低電圧検出回路162と、切替回路163と、をさらに備えたものである。なお、図16では、図の簡略化のため、出力コネクタ3と、電源ライン4と、両コネクタ2,3間を接続する入出力コネクタ間接続線を省略している。最低電圧検出回路162は、入力コネクタ2から入力された制御信号の最低電圧つまりローレベル信号電圧VLを検出し、その検出した最低電圧が、制御信号用トランシーバ7が受信可能な電圧範囲内にあるか判断する回路である。本実施の形態では、最低電圧検出回路162は、検出した最低電圧が、制御信号用トランシーバ7が受信可能な電圧範囲内にないと判断したとき、切替回路163に切替制御信号を出力するように構成される。最低電圧検出回路162の具体的な回路構成の一例を図17に示す。図17の最低電圧検出回路162では、制御信号であるRS485AとRS485Bを入力する入力端子171,172に反転増幅回路173,174を接続して、制御信号を反転させ、その反転増幅回路173,174の出力を、ピークホールド回路175に入力して最大電圧を検出し、検出した最大電圧をコンパレータ176で基準電圧と比較して、基準電圧より大きい場合つまり制御信号の最低電圧が所定値より小さい場合に、切替制御信号としてハイレベル信号を出力端子177から出力するように構成されている。反転増幅回路173は、入力端子171とオペアンプOP1の反転入力端子とを抵抗R21を介して電気的に接続すると共に、オペアンプOP1の非反転入力端子を接地DCリターンに接続し、かつ、オペアンプOP1の反転入力端子と出力端子とを抵抗R22を介して電気的に接続して構成される。反転増幅回路174も同様である。なお、反転増幅回路173,174の構成はこれに限定されるものではない。ピークホールド回路175は、反転増幅回路173,174の出力オペアンプOP1,OP2の出力端子にアノードがそれぞれ電気的に接続されたダイオードD1,D2と、一端がダイオードD1,D2のカソードに電気的に接続され、他端が接地DCリターンに接続されたコンデンサC1と、一端がダイオードD1,D2のカソードコンデンサC1の一端に電気的に接続され、他端が接地DCリターンに接続された抵抗R25と、からなる。このピークホールド回路175では、反転増幅回路173,174から出力される電圧がコンデンサC1に充電された電圧より高いときは、ダイオードD1,D2に電流が流れてコンデンサ177に充電がなされ、コンデンサC1の一端から常に最大電圧を出力できるようになっている。ピークホールド回路175の出力は、抵抗R25を介して接地されており、コンデンサC1が自然に放電されるようになっている。図16に戻り、切替回路163は、最低電圧検出回路162が、制御信号の最低電圧が制御信号用トランシーバ7が受信可能な電圧範囲内にないと判断したとき最低電圧検出回路162から切替制御信号が入力されたとき、制御信号用トランシーバ7と入力コネクタ2間の制御信号伝送ライン5に電圧シフト回路8を挿入し、制御信号の最低電圧が制御信号用トランシーバ7が受信可能な電圧範囲内にあると判断したとき最低電圧検出回路162から切替制御信号が入力されないとき、制御信号用トランシーバ7と入力コネクタ2間の制御信号伝送ライン5に電圧シフト回路8を挿入しないように切り替えるものである。本実施の形態では、電圧シフト回路8を設けた制御信号伝送ライン5とは別に電圧シフト回路8をバイパスするバイパス伝送ライン164を設け、制御信号伝送ライン5を電圧シフト回路8側に切り替えるか、あるいはバイパス伝送ライン164側に切り替えるかを、切替回路163で切替制御するように構成した。なお、インターフェイス回路161では、制御信号の最低電圧が制御信号用トランシーバ7が受信可能な電圧範囲内にあるときには、電圧シフト回路8を使用しなくなる。よって、制御信号の最低電圧が制御信号用トランシーバ7が受信可能な電圧範囲内にあるときには、電圧シフト回路8の電源を遮断するように切替回路163を構成することが望ましい。切替回路163は、図16aに示すように、電圧シフト回路8の入力コネクタ2側、制御信号用トランシーバ7側の両方に設けてもよいし、図16bに示すように、制御信号用トランシーバ7側のみに設けてもよい。切替回路163を制御信号用トランシーバ7側のみに設ける場合、バイパス伝送ライン164の入力コネクタ2側の端部は、入力コネクタ2と電圧シフト回路8間の制御信号伝送ライン5に直接電気的に接続するとよい。また、切替回路163を電圧シフト回路8内に組み込むことも可能である。図18に示す電圧シフト回路8gは、図5bの電圧シフト回路8aにおいて、ツェナーダイオードZD1,ZD2をバイパスするか否かを切り替える短絡スイッチSW1,SW2を切替回路163として設けたものである。短絡スイッチSW1,SW2は、最低電圧検出回路162により制御される。インターフェイス回路161によれば、制御信号の電圧が制御信号用トランシーバ7が受信可能な電圧範囲にあるときは、電圧シフト回路8を経由せずに、制御信号を直接制御信号用トランシーバ7に入力することが可能になる。このとき、使用しない電圧シフト回路8の電源を遮断するように切替回路163を構成すれば、省電力化が可能である。図19aに示すインターフェイス回路191は、入力コネクタ2と電圧シフト回路8間に、外部で発生したサージ電圧から内部回路を保護するためのサージ保護回路192をさらに備えたものである。図19bに示すインターフェイス回路193は、図19aのインターフェイス回路191において、サージ保護回路192と電圧シフト回路8間に、制御信号の同相雑音を除去する同相雑音除去フィルタ194をさらに備えたものである。なお、入力コネクタ2から入力された制御信号を電圧シフト回路8で昇圧して出力コネクタ3に出力するように構成する場合図11参照には、図19cに示すインターフェイス回路195のように、同相雑音除去フィルタ194を、電圧シフト回路8と制御信号用トランシーバ7間に備えるようにしてもよい。また、出力コネクタ3側にもサージ保護回路196を備えるようにしてもよい。本発明は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々の変更を加え得ることは勿論である。"