マトリクス状に配置された複数の画素電極と、前記画素電極が配列する行に沿って延びるゲート配線と、列に沿って延びるソース配線と、前記複数の画素電極が配置された領域の周囲の領域において前記画素電極と同層に配置され前記ゲート配線に印加されるゲート電位が供給される電極と、を備えた第1基板と、前記複数の画素電極が配置された領域および前記周囲の領域と対向した共通電極を備え前記第1基板と対向して配置された第2基板と、前記第1基板と前記第2基板との間に挟持された液晶層と、を備え、前記共通電極は、少なくとも前記電極の端部と対向する部分に電極除去部を備える液晶表示装置。前記電極除去部は前記電極全体と対向するように設けられている請求項1記載の液晶表示装置。前記電極除去部は複数の前記電極と対向するように設けられている請求項1記載の液晶表示装置。前記電極は絶縁層上に配置され、前記電極の端部の下において前記絶縁層は平坦である請求項1乃至請求項3のいずれか1項記載の液晶表示装置。前記電極は光透過性を有する導電材料により形成されている請求項1乃至請求項4のいずれか1項記載の液晶表示装置。前記第1基板と前記第2基板とは前記複数の画素電極が配置された領域を囲むように配置されたシール剤により固定され、前記液晶層は、前記第1基板と、前記第2基板と、前記シール剤とにより囲まれた領域に充填され、前記電極は、前記シール剤よりも内側に配置されている請求項1乃至請求項5のいずれか1項記載の液晶表示装置。前記共通電極は、前記複数の画素電極が配置された領域と対向する部分において、前記ソース配線と略平行に延びた電極が前記ゲート配線の延びる方向に間隔を置いて並んで配置されたストライプ状である請求項1乃至請求項6のいずれか1項記載の液晶表示装置。前記共通電極は、前記複数の画素電極が配置された領域と対向する部分において格子状に配置されている請求項1乃至請求項6のいずれか1項記載の液晶表示装置。前記第1基板は、さらに、前記画素電極および前記電極を覆う第1配向膜を備え、前記第2基板は、さらに、前記共通電極を覆う第2配向膜を備え、前記第1配向膜では第1配向処理方向に前記液晶分子が初期配向し、前記第2配向膜では第2配向処理方向に前記液晶分子が初期配向し、前記第1配向処理方向と前記第2配向処理方向は互いに平行で且つ同じ向きである請求項1乃至8のいずれか1項記載の液晶表示装置。マトリクス状に配置された複数の画素電極と、前記画素電極が配列する行に沿って延びるゲート配線と、列に沿って延びるソース配線と、前記複数の画素電極が配置された領域の周囲の領域に配置された静電気防止回路と、を備えた第1基板と、前記複数の画素電極が配置された領域および前記周囲の領域と対向した共通電極を備え前記第1基板と対向して配置された第2基板と、前記第1基板と前記第2基板との間に挟持された液晶層と、を備え、前記静電気防止回路は、薄膜トランジスタと、前記薄膜トランジスタのゲート電極と電気的に接続して前記ゲート配線に印加される電位が供給され、前記画素電極と同層に配置された電極と、を備え、前記共通電極は、少なくとも前記電極の端部と対向する部分に電極除去部を備える液晶表示装置。前記電極除去部は前記電極全体と対向するように設けられている請求項10記載の液晶表示装置。前記電極除去部は複数の前記電極と対向するように設けられている請求項10記載の液晶表示装置。前記電極は絶縁層上に配置され、前記電極の端部の下において前記絶縁層は平坦である請求項10乃至請求項12のいずれか1項記載の液晶表示装置。前記電極は光透過性を有する導電材料により形成されている請求項10乃至請求項13のいずれか1項記載の液晶表示装置。前記第1基板と前記第2基板とは前記複数の画素電極が配置された領域を囲むように配置されたシール剤により固定され、前記液晶層は、前記第1基板と、前記第2基板と、前記シール剤とにより囲まれた領域に充填され、前記静電気防止回路は、前記シール剤よりも内側に配置されている請求項11乃至請求項14のいずれか1項記載の液晶表示装置。液晶表示装置を高温多湿の環境において長時間継続して使用した場合、アクティブエリアの周囲の領域における電極や配線の腐食が発生することがあった。アクティブエリアの周囲に配置された電極や配線が腐食すると、電極や配線を含む回路の機能が低下して信頼性が低下し、さらに駆動回路やアクティブエリアへ腐食が進むと、表示品位の低下につながる可能性があった。本発明が解決しようとする課題は、信頼性の高い液晶表示装置を提供することである。実施形態によれば、マトリクス状に配置された複数の画素電極と、前記画素電極が配列する行に沿って延びるゲート配線と、列に沿って延びるソース配線と、前記複数の画素電極が配置された領域の周囲の領域において前記画素電極と同層に配置され前記ゲート配線に印加されるト電位が供給される電極と、を備えた第1基板と、前記複数の画素電極が配置された領域および前記周囲の領域と対向した共通電極を備え前記第1基板と対向して配置された第2基板と、前記第1基板と前記第2基板との間に挟持された液晶層と、を備え、前記共通電極は、少なくとも前記電極の端部と対向する部分に電極除去部を備える液晶表示装置が提供される。以下、本実施形態について、図面を参照しながら詳細に説明する。なお、各図において、同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。図1は、本実施形態における液晶表示装置の構成及び等価回路を概略的に示す図である。すなわち、液晶表示装置は、アクティブマトリクスタイプの液晶表示パネルLPNを備えている。液晶表示パネルLPNは、第1基板であるアレイ基板ARと、アレイ基板ARに対向して配置された第2基板である対向基板CTと、これらのアレイ基板ARと対向基板CTとの間に保持された液晶層LQと、を備えている。このような液晶表示パネルLPNは、画像を表示するアクティブエリアACTを備えている。このアクティブエリアACTは、m×n個のマトリクス状に配置された複数の画素PXによって構成されている但し、m及びnは正の整数である。液晶表示パネルLPNは、アクティブエリアACTにおいて、n本のゲート配線GG1~Gn、n本の補助容量線CC1~Cn、m本のソース配線SS1~Smなどを備えている。ゲート配線G及び補助容量線Cは、例えば、第1方向Xに沿って略直線的に延出している。これらのゲート配線G及び補助容量線Cは、第1方向Xに交差する第2方向Yに沿って交互に並列配置されている。ここでは、第1方向Xと第2方向Yとは互いに略直交している。ソース配線Sは、ゲート配線G及び補助容量線Cと交差している。ソース配線Sは、第2方向Yに沿って略直線的に延出している。なお、ゲート配線G、補助容量線C、及び、ソース配線Sは、必ずしも直線的に延出していなくても良く、それらの一部が屈曲していてもよい。各ゲート配線Gは、アクティブエリアACTの外側に引き出され、ゲートドライバGDに接続されている。各ソース配線Sは、アクティブエリアACTの外側に引き出され、ソースドライバSDに接続されている。これらのゲートドライバGD及びソースドライバSDの少なくとも一部は、例えば、アレイ基板ARに形成され、コントローラを内蔵した駆動ICチップ2と接続されている。各画素PXは、スイッチング素子SW、画素電極PE、共通電極CEなどを備えている。保持容量Csは、例えば補助容量線Cと画素電極PEとの間に形成される。補助容量線Cは、補助容量電圧が印加される電圧印加部VCSと電気的に接続されている。なお、本実施形態においては、液晶表示パネルLPNは、画素電極PEがアレイ基板ARに形成される一方で共通電極CEの少なくとも一部が対向基板CTに形成された構成であり、これらの画素電極PEと共通電極CEとの間に形成される電界を主に利用して液晶層LQの液晶分子をスイッチングする。画素電極PEと共通電極CEとの間に形成される電界は、第1方向Xと第2方向Yとで規定されるX-Y平面あるいは基板主面に対してわずかに傾いた斜め電界あるいは、基板主面にほぼ平行な横電界である。スイッチング素子SWは、例えば、nチャネル薄膜トランジスタTFTによって構成されている。このスイッチング素子SWは、ゲート配線G及びソース配線Sと電気的に接続されている。このようなスイッチング素子SWは、トップゲート型あるいはボトムゲート型のいずれであっても良い。また、スイッチング素子SWの半導体層は、例えば、アモルファスシリコンによって形成されているが、ポリシリコンによって形成されていても良い。画素電極PEは、各画素PXに配置され、スイッチング素子SWに電気的に接続されている。共通電極CEは、液晶層LQを介して複数の画素PXの画素電極PEに対して共通に配置されている。このような画素電極PE及び共通電極CEは、例えば、インジウムティンオキサイドITOやインジウムジンクオキサイドIZOなどの光透過性を有する導電材料によって形成されているが、アルミニウム、銀、モリブデン、アルミニウム、タングステン、チタンなどの他の金属材料及びそれらの合金によって形成されても良い。アレイ基板ARは、アクティブエリアACTの周囲の領域において、ゲートドライバGD及びソースドライバSDとアクティブエリアACTとの間の領域Aに、後述する静電気防止回路100が配置されている。静電気防止回路100は、シール材SBよりも内側に配置されている。また、アレイ基板ARは、アクティブエリアACTの周囲の領域において、アクティブエリアACTを囲むように配置されたコモン配線COMを備えている。コモン配線COMの両端は接続パッドに接続されている。コモン配線COMには、接続パッドを介して外部から共通電圧が供給される。共通電極CEは、アクティブエリアACTにおいてアレイ基板ARと対向するように略一様に延び、導電部材TRを介して、アレイ基板ARのコモン配線COMと電気的に接続されている。図2は、図1に示した液晶表示パネルLPNを対向基板側から見たときの一画素PXの構造例を概略的に示す平面図である。ここでは、X-Y平面における平面図を示している。なお、図2では、共通電極CEおよび画素電極PE以外の構成は省略し、共通電極CEと画素電極PEとの位置関係の一例を示している。図示した画素PXは、破線で示したように、第1方向Xに沿った長さが第2方向Yに沿った長さよりも短い長方形状である。共通電極CEは第2方向に延びている。画素電極PEは、隣接する共通電極CEの間に配置されている。画素電極PEは、互いに電気的に接続された主画素電極PA及びコンタクト部PCを備えている。主画素電極PAは、コンタクト部PCから画素PXの上側端部付近及び下側端部付近まで第2方向Yに沿って直線的に延出している。このような主画素電極PAは、第1方向Xに沿って略同一の幅を有する帯状に形成されている。コンタクト部PCは、コンタクトホールCHを介してスイッチング素子SWと電気的に接続されている。このコンタクト部PCは、主画素電極PAよりも幅広に形成されている。共通電極CEは、X-Y平面内において、主画素電極PAを挟んだ両側で主画素電極PAと略平行な第2方向Yに沿って直線的に延出した主共通電極CAを備えている。あるいは、主共通電極CAは、ソース配線Sとそれぞれ対向するとともに主画素電極PAと略平行に延出していてもよい。このような主共通電極CAは、第1方向Xに沿って略同一の幅を有する帯状に形成されている。図示した例では、主共通電極CAは第1方向Xに沿って2本平行に並んでおり、画素PXの左右両端部にそれぞれ配置されている。これらの主共通電極CAは、アクティブエリアACT内あるいはアクティブエリアACT外において互いに電気的に接続されている。すなわち、共通電極CEは、アクティブエリアACTにおいて第2方向Yに延びる主共通電極CAが所定の間隔をおいて第1方向Xに並んで配置されたストライプ形状である。画素電極PEと主共通電極CAとの位置関係に着目すると、画素電極PEと主共通電極CAとは、第1方向Xに沿って交互に配置されている。これらの画素電極PEと主共通電極CAとは、互いに略平行に配置されている。このとき、X-Y平面内において、主共通電極CAのいずれも画素電極PEとは重ならない。すなわち、隣接する主共通電極CAの間には、1本の画素電極PEが位置している。換言すると、隣接する主共通電極CAは、画素電極PEの直上の位置を挟んだ両側に配置されている。あるいは、画素電極PEは、主共通電極CAの間に配置されている。これらの画素電極PEと共通電極CEとの第1方向Xに沿った間隔は略一定である。図3は、図2に示した液晶表示パネルLPNを線III-IIIで切断したときの断面構造の一例を概略的に示す断面図である。なお、ここでは、説明に必要な箇所のみを図示している。また、この例では主共通電極CAは信号線Sと対向するように配置されている。液晶表示パネルLPNを構成するアレイ基板ARの背面側には、バックライト4が配置されている。バックライト4としては、種々の形態が適用可能であり、また、光源として発光ダイオードLEDを利用したものや冷陰極管CCFLを利用したものなどのいずれでも適用可能であり、詳細な構造については説明を省略する。アレイ基板ARは、光透過性を有する第1絶縁基板10を用いて形成されている。ソース配線Sは、第1層間絶縁膜11の上に形成され、第2層間絶縁膜12および平坦化膜13によって覆われている。なお、図示しないゲート配線や補助容量線は、例えば、第1絶縁基板10と第1層間絶縁膜11の間に配置されている。画素電極PEは、平坦化膜13の上に形成されている。この画素電極PEは、隣接するソース配線Sのそれぞれの直上の位置よりもそれらの内側に位置している。なお、平坦化膜13はアクティブエリアACTに配置され、アクティブエリアACTの周囲の領域においては除去されている。第1配向膜AL1は、アレイ基板ARの対向基板CTと対向する面に配置され、アクティブエリアACTの略全体およびアクティブエリアACTの外部に亘って延在している。この第1配向膜AL1は、画素電極PEなどを覆っており、第2層間絶縁膜12の上にも配置されている。このような第1配向膜AL1は、水平配向性を示す材料によって形成されている。なお、アレイ基板ARは、さらに、共通電極CEの一部を備えていても良い。対向基板CTは、光透過性を有する第2絶縁基板20を用いて形成されている。この対向基板CTは、ブラックマトリクスBM、カラーフィルタCF、オーバーコート層OC、共通電極CE、第2配向膜AL2などを備えている。ブラックマトリクスBMは、各画素PXを区画し、画素電極PEと対向する開口部APを形成する。すなわち、ブラックマトリクスBMは、ソース配線S、ゲート配線G、補助容量線C、スイッチング素子SWなどの配線部に対向するように配置されている。ここでは、ブラックマトリクスBMは、第2方向Yに沿って延出した部分のみが図示されているが、第1方向Xに沿って延出した部分を備えていても良い。このブラックマトリクスBMは、第2絶縁基板20のアレイ基板ARに対向する内面20Aに配置されている。カラーフィルタCFは、各画素PXに対応して配置されている。すなわち、カラーフィルタCFは、第2絶縁基板20の内面20Aにおける開口部APに配置されるとともに、その一部がブラックマトリクスBMに乗り上げている。第1方向Xに隣接する画素PXにそれぞれ配置されたカラーフィルタCFは、互いに色が異なる。例えば、カラーフィルタCFは、赤色、青色、緑色といった3原色にそれぞれ着色された樹脂材料によって形成されている。赤色に着色された樹脂材料からなる赤色カラーフィルタCFRは、赤色画素に対応して配置されている。青色に着色された樹脂材料からなる青色カラーフィルタCFBは、青色画素に対応して配置されている。緑色に着色された樹脂材料からなる緑色カラーフィルタCFGは、緑色画素に対応して配置されている。これらのカラーフィルタCF同士の境界は、ブラックマトリクスBMと重なる位置にある。オーバーコート層OCは、カラーフィルタCFを覆っている。このオーバーコート層OCは、カラーフィルタCFの表面の凹凸の影響を緩和する。共通電極CEは、オーバーコート層OCのアレイ基板ARと対向する側に形成されている。本実施形態では、この共通電極CEと画素電極PEとの第3方向Zに沿った間隔は略一定である。第3方向Zとは、第1方向X及び第2方向Yに直交する方向、あるいは、液晶表示パネルLPNの法線方向である。第2配向膜AL2は、対向基板CTのアレイ基板ARと対向する面に配置され、アクティブエリアACTの略全体に亘って延在している。この第2配向膜AL2は、共通電極CE及びオーバーコート層OCなどを覆っている。このような第2配向膜AL2は、水平配向性を示す材料によって形成されている。上述したようなアレイ基板ARと対向基板CTとは、それぞれの第1配向膜AL1及び第2配向膜AL2が対向するように配置されている。このとき、アレイ基板ARの第1配向膜AL1と対向基板CTの第2配向膜AL2との間には、例えば、樹脂材料によって一方の基板に一体的に形成された柱状スペーサ図示せずにより、所定のセルギャップが形成される。アレイ基板ARと対向基板CTとは、所定のセルギャップが形成された状態で、アクティブエリアACTの外側のシール材SBによって貼り合わせられている。液晶層LQは、アレイ基板ARと対向基板CTとの間に形成されたセルギャップに保持され、第1配向膜AL1と第2配向膜AL2との間に配置されている。このような液晶層LQは、例えば、誘電率異方性が正ポジ型の液晶材料によって構成されている。アレイ基板ARの外面、つまり、アレイ基板ARを構成する第1絶縁基板10の外面10Bには、第1光学素子OD1が接着剤などにより貼付されている。この第1光学素子OD1は、液晶表示パネルLPNのバックライト4と対向する側に位置しており、バックライト4から液晶表示パネルLPNに入射する入射光の偏光状態を制御する。対向基板CTの外面、つまり、対向基板CTを構成する第2絶縁基板20の外面20Bには、第2光学素子OD2が接着剤などにより貼付されている。この第2光学素子OD2は、液晶表示パネルLPNの表示面側に位置しており、液晶表示パネルLPNから出射した出射光の偏光状態を制御する。次に、上記構成の液晶表示パネルLPNの動作について、図2及び図3を参照しながら説明する。すなわち、液晶層LQに電圧が印加されていない状態、つまり、画素電極PEと共通電極CEとの間に電位差あるいは電界が形成されていない状態OFF時には、液晶層LQの液晶分子LMは、その長軸が第1配向膜AL1の第1配向処理方向及び第2配向膜AL2の第2配向処理方向を向くように配向している。このようなOFF時が初期配向状態に相当し、OFF時の液晶分子LMの配向方向が初期配向方向に相当する。なお、厳密には、液晶分子LMは、X-Y平面に平行に配向しているとは限らず、プレチルトしている場合が多い。このため、ここでの液晶分子LMの初期配向方向とは、OFF時の液晶分子LMの長軸をX-Y平面に正射影した方向である。以下では、説明を簡略にするために、液晶分子LMは、X-Y平面に平行に配向しているものとし、X-Y平面と平行な面内で回転するものとして説明する。ここでは、第1配向処理方向及び第2配向処理方向は、ともに第2方向Yと略平行な方向である。OFF時においては、液晶分子LMは、図2に破線で示したように、その長軸が第2方向Yと略平行な方向に初期配向する。つまり、液晶分子LMの初期配向方向は、第2方向Yと平行あるいは、第2方向Yに対して0°である。第1配向処理方向及び第2配向処理方向が平行且つ同じ向きである場合、液晶層LQの断面において、液晶分子LMは、液晶層LQの中間部付近で略水平プレチルト角が略ゼロに配向し、ここを境界として第1配向膜AL1の近傍及び第2配向膜AL2の近傍において対称となるようなプレチルト角を持って配向するスプレイ配向。第1配向処理方向及び第2配向処理方向が互いに平行且つ逆向きである場合、液晶層LQの断面において、液晶分子LMは、第1配向膜AL1の近傍、第2配向膜AL2の近傍、及び、液晶層LQの中間部において略均一なプレチルト角を持って配向するホモジニアス配向。図2に示した例では、画素電極PEと左側の主共通電極CAとの間の領域内の液晶分子LMは、第2方向Yに対して時計回りに回転し、図中の左下を向くように配向する。画素電極PEと右側の主共通電極CAとの間の領域内の液晶分子LMは、第2方向Yに対して反時計回りに回転し、図中の右下を向くように配向する。このように、各画素PXにおいて、画素電極PEと共通電極CEとの間に電界が形成された状態では、液晶分子LMの配向方向は、画素電極PEと重なる位置を境界として複数の方向に分かれ、それぞれの配向方向でドメインを形成する。つまり、一画素PXには、複数のドメインが形成される。図4は、図1に示した静電気防止回路100の構成の一例に対応した等価回路図である。すなわち、静電気防止回路100は、薄膜トランジスタを含んでいる。図示した例では、静電気防止回路100は、4つの薄膜トランジスタTr1乃至Tr4を含んでいる。静電気防止回路100の一端側において、薄膜トランジスタTr1のゲート電極及びソース電極、及び、薄膜トランジスタTr2のソース電極は互いに接続されている。薄膜トランジスタTr1のドレイン電極は、薄膜トランジスタTr2のゲート電極、薄膜トランジスタTr3のゲート電極、及び、薄膜トランジスタTr4のソース電極に接続されている。薄膜トランジスタTr2のドレイン電極は、薄膜トランジスタTr3のソース電極に接続されている。静電気防止回路100の他端側において、薄膜トランジスタTr3のドレイン電極、薄膜トランジスタTr4のゲート電極及びドレイン電極は互いに接続されている。上記静電気防止回路100において、例えば薄膜トランジスタTr1のゲート電極とソース電極とは画素電極PEと同層に配置されたコンタクト電極により電気的に接続されている。すなわち、薄膜トランジスタTr1のゲート電極はゲート配線Gと同層に配置され例えばAlNdにより形成されている。薄膜トランジスタTr1のソース電極はソース配線と同層に配置され例えばCrにより形成されている。コンタクト電極は、薄膜トランジスタTr1のゲート電極上に配置された層間絶縁膜11、12に設けられたコンタクトホールにおいてゲート電極と電気的に接続し、ソース電極上に配置された層間絶縁膜12に設けられたコンタクトホールにおいてソース電極と電気的に接続している。コンタクト電極は画素電極PEと同層に配置され、例えばITO等の光透過性の導電材料により形成されている。上記静電気防止回路100は、コモン配線COMと電気的に接続されている。コモン配線COMは他の配線と比較して配線幅が広く容量が大きいためである。図5に、静電気防止回路100に設けられたコンタクト電極EBが配置された位置における液晶表示パネルLPNの断面の一構成例比較例を示す。コンタクト電極EBは薄膜トランジスタのゲート電極EGとソース電極とを電気的に接続し、画素電極PEと同層に配置されている。コンタクト電極EBには、薄膜トランジスタのゲート電極EGからゲート電位が供給される。薄膜トランジスタのゲート電極EGは、ゲート線Gと電気的に接続しているあるいは一体に形成されている。この比較例の液晶表示パネルLPNを高温多湿例えば温度が65°Cであって湿度が93の環境において、1000時間継続して動作させて評価試験を行ったところ、静電気防止回路100において、腐食が観察される場合があった。さらに、この腐食は、ゲート電位が供給されるコンタクト電極EBの近傍において顕著であった。これは、ゲート電位が供給されるコンタクト電極EBと、コンタクト電極EBに対向する共通電極CEとの電位差が大きくなり、電気的溶融現象が生じたためと考えられる。なお、本実施形態では、ゲート電位が供給されるコンタクト電極EBと共通電極CEとの電位差は例えば11.5Vである。電気的溶融現象とは、液晶比抵抗が低くなりアレイ基板ARと対向基板CTとの間で電流が流れる現象である。この電気的溶融現象により導電材料であるITOが溶融し、シール材SBの外部から吸湿により液晶層LQが汚染され、ITOが溶融した部分の下層に配置されたAlNdの電喰やブラックマトリクスBMの腐食へと広がったものと考えられる。図6に、静電気防止回路100に配置されたコンタクト電極EAが配置された位置における液晶表示パネルLPNの断面の一構成例比較例を示す。コンタクト電極EAは薄膜トランジスタのゲート電極EGとソース電極とを電気的に接続し、画素電極PEと同層に配置されている。さらに、コンタクト電極上に配置された配向膜AL1の厚さにより、コンタクト電極の腐食の度合いに差があった。図5に示すコンタクト電極EBの下層にはゲート電極EGがコンタクト電極EBの端部を渡って延びている。一方、コンタクト電極EAの下層には、ゲート電極EGがコンタクト電極EAの端部まで延びておらず、ゲート電極EGの端部はコンタクト電極EAの端部よりも内側に位置している。従って、コンタクト電極EAの端部はゲート電極EGの端部上に配置された層間絶縁膜11、12の傾斜に沿って配置され、コンタクト電極EAの端部近傍にはコンタクト電極EAの厚さに加えてゲート電極EGの厚さ分の段差が生じる。そのため、コンタクト電極EAの端部上には、層間絶縁膜11、12の傾斜部分において他の部分よりも厚く溜まった配向膜AL1が配置される。これに対しコンタクト電極EBの端部は、層間絶縁膜11、12の略平坦な部分の上に配置され、コンタクト電極EBの端部にはコンタクト電極EBの厚さ分の段差が生じるのみである。そのため、コンタクト電極EBの端部上の配向膜AL1は、コンタクト電極EA上の配向膜AL1よりも薄くなる。さらに、コンタクト電極EBの端部が逆テーパー状であると、配向膜AL1によるカバー状態が悪くなる。本願発明者らは、コンタクト電極EBの端部のように、上層に配置された配向膜AL1が薄い部分で腐食がさらに顕著であることを見出した。そこで、本実施形態では、少なくともゲート電位が供給されるコンタクト電極EBの端部と対向する共通電極CEの部分を除去し、コンタクト電極EBの端部と共通電極CEとの間に高電位が発生することを回避している。図7に、本実施形態の液晶表示装置において、線B-Bにおける液晶表示パネルLPNの断面の一構成例を示す。この例では、上記静電気防止回路100のコンタクト電極EBの端部と対向する共通電極CEの部分において電極が除去された電極除去部CEAが形成されている。図8に、本実施形態の液晶表示装置の共通電極CEの一構成例を示す。共通電極CEは、アクティブエリアACTにおいて第2方向Yに延びた電極が所定の間隔を置いて第1方向Xに並んだストライプ状のパタンを有している。共通電極CEは、アクティブエリアACTの周囲において静電気防止回路100が配置される領域Aと対向する部分には、コンタクト電極EBの端部と対向する電極が除去された電極除去部CEAが設けられている。共通電極CEはアクティブエリアACTの周囲に配置された導電部材TRにより給電される。このように、コンタクト電極EBの端部と対向する部分の共通電極CEを除去すると、コンタクト電極RBの端部と共通電極CEとの間の電位差が大きくなることが回避され、したがって電気的溶融現象が生じることも回避される。その結果、本実施形態によれば、高温多湿のような過酷な環境において長時間使用した場合であっても、回路の腐食等の劣化が生じることなく、信頼性高い液晶表示装置を提供することができる。なお、図7および図8に示す例では、静電気防止回路100のコンタクト電極EBの端部と対向する部分にのみ共通電極CEが除去されていたが、電極除去部CEAは少なくともゲート電位が供給され、画素電極PEと同層に配置された電極の端部と対向するように設けられていればよく、静電気防止回路100以外の電極にも適用することができる。その場合でも上記効果を得ることができる。さらに、略平坦な層上に配置された電極の端部と対向する部分に電極除去部CEAを配置すると、より効果的である。図9に、本実施形態の液晶表示装置において、線B-Bにおける液晶表示パネルLPNの断面の他の構成例を示す。この例では、静電気防止回路100のコンタクト電極EB全体と対向する共通電極CEの部分において電極が除去された電極除去部CEAが形成されている。図10に、本実施形態の液晶表示装置の共通電極CEの他の構成例を示す。この例では、共通電極CEは、アクティブエリアACTの周囲において静電気防止回路100が配置される領域Aと対向する部分には、コンタクト電極EB全体と対向する電極が除去された電極除去部CEAが設けられている。この点以外は上記図8および図9に示した例と同様である。このように、コンタクト電極EB全体と対向する部分の共通電極CEを除去した場合も、高温多湿のような過酷な環境において長時間使用した場合であっても、回路の腐食等の劣化が生じることなく、信頼性高い液晶表示装置を提供することができる。なお、図9および図10に示す例では、静電気防止回路100の全てのコンタクト電極EB全体と対向する部分の共通電極CEが除去されていたが、電極除去部CEAは少なくともゲート電位が供給され、画素電極PEと同層に配置された電極全体と対向するように設けられていればよく、静電気防止回路100以外の電極にも適用可能である。その場合でも上記効果を得ることができる。さらに、略平坦な層上に配置された電極全体と対向する部分に電極除去部CEAを配置すると、より効果的である。図11に、本実施形態の液晶表示装置の共通電極CEの他の構成例を示す。この例では、共通電極CEは、アクティブエリアACTの周囲において静電気防止回路100が配置される領域Aと対向する部分の電極が除去された電極除去部CEAが設けられている。この点以外は上記図7および図8に示した例と同様である。このように領域Aと対向する部分の共通電極CEを除去した場合も、高温多湿のような過酷な環境において長時間使用した場合であっても、回路の腐食等の劣化が生じることなく、信頼性高い液晶表示装置を提供することができる。さらに図11に示すように、共通電極CEを除去する領域を大きくすると、たとえば製造段階や使用段階において液晶層LQに導電性部材が混入した場合に、静電気防止回路100のコンタクト電極と共通電極CEとが導電性部材により導通することが回避され、表示品位の劣化を回避することが可能となる。なお、共通電極CEを除去した電極除去部CEAを大きくすると、共通電極CEの電気抵抗が大きくなるため、電極除去部CEAの大きさは電気抵抗の値を考慮して設計することが望ましい。また、図11に示す例では、領域Aと対向する部分と対向する共通電極CEの部分が除去されていたが、電極除去部CEAは少なくともゲート電位が供給され、画素電極PEと同層に配置された電極を含む複数の電極と対向するように設けられていればよく、静電気防止回路100が配置される領域A外に設けられてもよい。その場合でも上記効果を得ることができる。なお、本実施形態によれば、主共通電極CAは、それぞれソース配線Sと対向している。特に、主共通電極CAがそれぞれソース配線Sの直上に配置されている場合には、主共通電極CAがソース配線Sよりも画素電極PE側に配置された場合と比較して、開口部APを拡大することができ、画素PXの透過率を向上することが可能となる。また、主共通電極CAをそれぞれソース配線Sの直上に配置することによって、画素電極PEと主共通電極CAとの間の電極間距離を拡大することが可能となり、より水平に近い横電界を形成することが可能となる。このため、従来の構成であるIPSモード等の利点である広視野角化も維持することが可能となる。また、本実施形態によれば、一画素内に複数のドメインを形成することが可能となる。このため、複数の方向で視野角を光学的に補償することができ、広視野角化が可能となる。また、上記の例では、液晶層LQが正ポジ型の誘電率異方性を有する液晶材料によって構成された場合について説明したが、液晶層LQは、誘電率異方性が負ネガ型の液晶材料によって構成されていても良い。本実施形態において、画素PXの構造は、図2に示した例に限定されるものではない。共通電極CEは、上記した主共通電極CAの他に、第1方向Xに沿って延出した副共通電極図示せずを含んでいてもよい。これらの主共通電極CA及び副共通電極は、一体的あるいは連続的に形成されている。副共通電極は、ゲート配線Gの各々と対向している。したがってこの場合には、アクティブエリアACTにおける共通電極CEのパタンは格子状となる。アクティブエリアACTにおける共通電極CEのパタンを格子状とすると、共通電極CEの電気抵抗をより小さくすることができる。なお、本実施形態においては、共通電極CEは、対向基板CTに備えられた主共通電極CAに加えて、アレイ基板ARに備えられ主共通電極CAと対向するあるいはソース配線Sと対向する第2主共通電極を備えていても良い。この第2主共通電極は、主共通電極CAと略平行に延出し、しかも、主共通電極CAと同電位である。このような第2主共通電極を設けることにより、ソース配線Sからの不所望な電界をシールドすることが可能である。また、共通電極CEは、対向基板CTに備えられた主共通電極CAに加えて、アレイ基板ARに備えられゲート配線Gや補助容量線Cと対向する第2副共通電極を備えていても良い。この第2副共通電極は、主共通電極CAと交差する方向に延出し、しかも、主共通電極CAと同電位である。このような第2副共通電極を設けたことにより、ゲート配線Gや補助容量線Cからの不所望な電界をシールドすることが可能である。このような第2主共通電極や第2副共通電極を備えた構成によれば、更なる表示品位の劣化を抑制することが可能となる。以上説明したように、本実施形態によれば、信頼性の高い液晶表示装置を提供することが可能となる。本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。