ネガティブパスとポジティブパスとを有し、前記ネガティブパスには、a1第1位相シフタと、b1前記第1位相シフタの出力と接続される第1増幅器と、c1前記第1増幅器の出力と接続される第2位相シフタとが設けられ、前記ポジティブパスには、a2第3位相シフタと、b2前記第3位相シフタの出力と接続される第2増幅器と、c2前記第2増幅器の出力と接続される第4位相シフタとが設けられ、さらに、前記ネガティブパスと前記ポジティブパスとを結合する電力結合器を備える半導体装置であって、前記電力結合器は、前記ネガティブパスと前記ポジティブパスとの間に並列接続された偶数個の容量素子を含んでいることを特徴とする半導体装置。請求項1記載の半導体装置であって、前記偶数個の容量素子は、第1容量素子と第2容量素子から構成されていることを特徴とする半導体装置。請求項2記載の半導体装置であって、前記第1容量素子は、多層配線基板の第1層に形成された第1上部電極と、前記多層配線基板の前記第1層よりも下層にある第2層に形成された第1下部電極と、前記第1層と前記第2層の間に挟まれた容量絶縁層から構成され、前記第2容量素子は、前記多層配線基板の前記第1層に形成された第2上部電極と、前記多層配線基板の前記第2層に形成された第2下部電極と、前記容量絶縁層から構成されていることを特徴とする半導体装置。請求項3記載の半導体装置であって、前記第1容量素子の容量値と、前記第2容量素子の容量値は、等しいことを特徴とする半導体装置。請求項3記載の半導体装置であって、前記第1下部電極の面積と前記第2下部電極の面積との差は、前記第1上部電極の面積と前記第1下部電極の面積の差よりも小さいことを特徴とする半導体装置。請求項5記載の半導体装置であって、前記第1下部電極の面積と、前記第2下部電極の面積は、等しいことを特徴とする半導体装置。請求項3記載の半導体装置であって、前記第1下部電極の形状と前記第2下部電極の形状との差異は、前記第1上部電極の形状と前記第1下部電極の形状との差異よりも小さいことを特徴とする半導体装置。請求項7記載の半導体装置であって、前記第1下部電極の形状と前記第2下部電極の形状とは、等しい形状であることを特徴とする半導体装置。請求項3記載の半導体装置であって、前記第1下部電極の形状と前記第2下部電極の形状との間に存在する対称関係は、前記第1上部電極の形状と前記第1下部電極の形状との間に存在する対称関係よりも高いことを特徴とする半導体装置。請求項3記載の半導体装置であって、前記第1上部電極の面積と前記第2上部電極の面積との差は、前記第1上部電極の面積と前記第1下部電極の面積の差よりも小さいことを特徴とする半導体装置。請求項10記載の半導体装置であって、前記第1上部電極の面積と、前記第2上部電極の面積は、等しいことを特徴とする半導体装置。請求項3記載の半導体装置であって、前記第1上部電極の形状と前記第2上部電極の形状との差異は、前記第1上部電極の形状と前記第1下部電極の形状との差異よりも小さいことを特徴とする半導体装置。請求項3記載の半導体装置であって、前記第1上部電極の形状と前記第2上部電極の形状との間に存在する対称関係は、前記第1上部電極の形状と前記第1下部電極の形状との間に存在する対称関係よりも高いことを特徴とする半導体装置。請求項13記載の半導体装置であって、前記第1上部電極と前記第2上部電極は、鏡像対称の関係を満たすことを特徴とする半導体装置。請求項3記載の半導体装置であって、前記第1上部電極と前記第1下部電極との間の距離と、前記第2上部電極と前記第2下部電極との間の距離は、等しいことを特徴とする半導体装置。請求項3記載の半導体装置であって、前記第1上部電極の電位と前記第2下部電極の電位は同電位となっており、前記第2上部電極の電位と前記第1下部電極の電位とは同電位となっていることを特徴とする半導体装置。請求項3記載の半導体装置であって、前記多層配線基板の前記第2層よりも下層にある第3層に基準電位が印加される基準電位用導体プレーンが形成されていることを特徴とする半導体装置。請求項17記載の半導体装置であって、前記第1下部電極の面積と前記第2下部電極の面積との差は、前記第1上部電極の面積と前記第1下部電極の面積の差よりも小さく、前記第1下部電極と前記基準電位用導体プレーンとの間の距離と、前記第2下部電極と前記基準電位用導体プレーンとの間の距離は、等しいことを特徴とする半導体装置。近年、GSMGlobalSystemforMobileCommunications登録商標方式、PCSPersonalCommunicationSystems方式、PDCPersonalDigitalCellular方式、およびCDMACodeDivisionMultipleAccess方式といった通信方式に代表される移動体通信機器例えば、携帯電話機が世界的に普及している。一般に、この種の移動体通信機器は、電波の放射と受信をするアンテナ、アンテナでの送受信を切り替えるアンテナスイッチ、電力変調された高周波信号を増幅してアンテナへ供給する電力増幅器PAモジュール、アンテナで受信した高周波信号を信号処理する受信部、これらの制御を行う制御部、そしてこれらに電源電圧を供給する電池バッテリーで構成される。携帯電話機に含まれる電力増幅器は、例えば、送信信号を増幅する増幅経路が単一であるシングルアンプから構成されている。すなわち、シングルアンプでは、送信信号を入力して増幅した後、増幅した送信信号を出力するものであるが、この送信信号を入力して増幅した後に出力する経路が単一経路となっている。このとき、シングルアンプでは、シングルアンプで電力を増幅された送信信号がアンテナに向かって出力される。シングルアンプでは、シングルアンプに接続されている負荷の変動によりシングルアンプから出力される送信信号の変動が生じやすいという問題点がある。すなわち、アンテナを金属物質に接触させたり、アンテナを手で持つなどの動作が加わると、シングルアンプの出力に接続されている負荷が変動する。この負荷変動により、負荷のインピーダンスが変化する。これにより、シングルアンプから出力される送信信号の電力が変動することになる。例えば、電力の変動によりシングルアンプから出力される送信信号の電力が規定範囲よりも大きくなると、移動体通信機器を使用している人の体に悪影響を及ぼすことになる。一方、電力の変動により、シングルアンプから出力される送信信号の規定範囲よりも小さくなると、移動体通信機器の送信が途切れることになる。そこで、本発明者らは、電力増幅器より出力される送信信号の電力が負荷の変動に影響されにくくするため、電力増幅器をバランスアンプから構成することを検討した。バランスアンプは、互いに90度の位相差を有する送信信号が伝達する2つの増幅経路を有しており、最終的に、この2つの増幅経路を伝達するそれぞれの送信信号を電力結合器によって単一の出力とするものである。このバランスアンプによれば、2つの増幅経路を伝達する送信信号の位相が90度ずれているので、バランスアンプの出力端子に接続されている負荷の変動があってもバランスアンプからの出力をほぼ一定に制御できる利点がある。つまり、バランスアンプでは、2つの増幅経路のうち一方の増幅経路が負荷変動によって高インピーダンスに変化する場合、他方の増幅経路が負荷変動に対して低インピーダンスに変化する。このため、2つの増幅経路を伝達する送信信号を結合すると、互いに負荷変動に対する送信信号の電力の変化を補完し合うことができる。この結果、バランスアンプから出力される送信信号の電力は、負荷変動に左右されずにほぼ一定にすることができる。したがって、電力増幅器をバランスアンプから構成することにより、負荷変動に強い電力増幅器を構成することが可能となる。ここで、電力結合器では、互いに90度の位相差を有する送信信号の位相差を0に戻してから2つの増幅経路を伝達するそれぞれの送信信号の電力を結合する。この場合、2つの増幅経路から電力結合器へ入力される送信信号の位相差が丁度ゼロになると、電力結合器における電力合成の損失が最も少なくなる。このことから、2つの増幅経路から電力結合器へ入力される送信信号のフェイズバランスが整っていることが望ましい。言い換えれば、2つの増幅経路から電力結合器へ入力される送信信号のフェイズバランスがずれていると劣化すると、電力結合器における電力合成の損失が大きくなってしまう。本発明の目的は、携帯電話機などの移動体通信機器に搭載される電力増幅器をバランスアンプから構成する場合に、電力結合器における電力合成の損失を低減することができる技術を提供することにある。本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。代表的な実施の形態における半導体装置は、ネガティブパスとポジティブパスとを有する。そして、前記ネガティブパスには、a1第1位相シフタと、b1前記第1位相シフタの出力と接続される第1増幅器と、c1前記第1増幅器の出力と接続される第2位相シフタとが設けられている。また、前記ポジティブパスには、a2第3位相シフタと、b2前記第3位相シフタの出力と接続される第2増幅器と、c2前記第2増幅器の出力と接続される第4位相シフタとが設けられている。さらに、前記ネガティブパスと前記ポジティブパスとを結合する電力結合器を備える。このとき、前記電力結合器は、前記ネガティブパスと前記ポジティブパスとの間に並列接続された偶数個の容量素子を含んでいることを特徴とするものである。本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。携帯電話機などの移動体通信機器に搭載される電力増幅器をバランスアンプから構成する場合に、電力結合器における電力合成の損失を低減することができる。以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等個数、数値、量、範囲等を含むに言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。さらに、以下の実施の形態において、その構成要素要素ステップ等も含むは、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうではないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。また、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。なお、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。実施の形態1<<送受信部構成>>図1は、携帯電話機の送受信部の構成を示すブロック図である。図1に示すように、携帯電話機1は、アプリケーションプロセッサ2、メモリ3、ベースバンド部4、RFIC5、電力増幅器6、SAWSurfaceAcousticWaveフィルタ7、アンテナスイッチ8およびアンテナ9を有している。アプリケーションプロセッサ2は、例えば、CPUCentralProcessingUnitから構成され、携帯電話機1のアプリケーション機能を実現する機能を有している。具体的には、メモリ3から命令を読みだして解読し、解読した結果に基づいて各種の演算や制御することによりアプリケーション機能を実現している。メモリ3は、データを記憶する機能を有しており、例えば、アプリケーションプロセッサ2を動作させるプログラムや、アプリケーションプロセッサ2での処理データを記憶するように構成されている。また、メモリ3は、アプリケーションプロセッサ2だけでなく、ベースバンド部4ともアクセスできるようになっており、ベースバンド部で処理されるデータの記憶にも使用できるようになっている。ベースバンド部4は、中央制御部であるCPUを内蔵し、送信時には、操作部を介したユーザ通話者からの音声信号アナログ信号をデジタル処理してベースバンド信号を生成できるように構成されている。一方、受信時には、デジタル信号であるベースバンド信号から音声信号を生成できるように構成されている。RFIC5は、送信時にはベースバンド信号を変調して無線周波数の信号を生成し、受信時には、受信信号を復調してベースバンド信号を生成することができるように構成されている。電力増幅器6は、微弱な入力信号と相似な大電力の信号を電源から供給される電力で新たに生成して出力する回路である。SAWフィルタ7は、受信信号から所定の周波数帯の信号だけを通過させるように構成されている。アンテナスイッチ8は、携帯電話機1に入力される受信信号と携帯電話機1から出力される送信信号とを分離するためのものであり、アンテナ9は、電波を送受信するためのものである。携帯電話機1は、上記のように構成されており、以下に、その動作について簡単に説明する。まず、信号を送信する場合について説明する。ベースバンド部4で音声信号などのアナログ信号をデジタル処理することにより生成されたベースバンド信号は、RFIC5に入力する。RFIC5では、入力したベースバンド信号を、変調信号源およびミキサによって、無線周波数RFRadioFrequency周波数の信号に変換する。無線周波数に変換された信号は、RFIC5から電力増幅器PAモジュール6に出力される。電力増幅器6に入力した無線周波数の信号は、電力増幅器6で増幅された後、アンテナスイッチ8を介してアンテナ9より送信される。次に、信号を受信する場合について説明する。アンテナ9により受信された無線周波数の信号受信信号は、SAWフィルタ7を通過した後、RFIC5に入力する。RFIC5では、入力した受信信号を増幅した後、変調信号源およびミキサによって、周波数変換を行なう。そして、周波数変換された信号の検波が行なわれ、ベースバンド信号が抽出される。その後、このベースバンド信号は、RFIC5からベースバンド部4に出力される。このベースバンド信号がベースバンド部4で処理され、音声信号が出力される。上述したように、デジタル携帯電話機から信号を送信する際、電力増幅器6によって信号は増幅された後、アンテナスイッチ8を介してアンテナ9から出力される。<<PAモジュールシングルアンプの構成>>以下では、このPAモジュールPA図1の電力増幅器6の回路ブロック構成について説明する。まず、図2は、PAモジュールPAをシングルアンプから構成する例を示す回路ブロック図である。シングルアンプとは、送信信号を増幅する経路が単一経路となっているPAモジュールPAをいうものとする。図2において、PAモジュールPAは、入力端子ITEと出力端子OTEとの間に、入力整合回路IMN、初段増幅回路FAMP、段間整合回路MMN、終段増幅回路SAMPおよび出力整合回路OMNを有している。入力整合回路IMNは、入力端子ITEから入力した入力信号送信信号を効率よく初段増幅回路FAMPに出力するための回路である。具体的に、入力整合回路IMNは、容量素子やインダクタ素子などの受動部品から構成されており、入力信号に対するインピーダンス整合をとることができるように組み合わされている。初段増幅回路FAMPは、入力整合回路IMNから出力された送信信号の電力を増幅できるように構成されている。例えば、初段増幅回路FAMPは、HBT、HEMTなどの化合物半導体デバイス、シリコンバイポーラトランジスタ、LDMOSFETなどが、目的や状況に応じて使用される。段間整合回路MMNは、初段増幅回路FAMPで増幅された送信信号を効率よく終段増幅回路SAMPに伝達するための回路である。具体的に、段間整合回路MMNは、容量素子やインダクタ素子などの受動部品から構成されており、送信信号に対するインピーダンス整合をとることができるように組み合わされている。終段増幅回路SAMPは、段間整合回路MMNから出力された送信信号の電力を増幅できるように構成されている。例えば、終段増幅回路SAMPも初段増幅回路FAMPと同様に、HBT、HEMTなどの化合物半導体デバイス、シリコンバイポーラトランジスタ、LDMOSFETなどが、目的や状況に応じて使用される。出力整合回路OMNは、終段増幅回路SAMPで増幅された送信信号を効率よく出力端子OTEから出力するための回路である。具体的に、出力整合回路OMNは、容量素子やインダクタ素子などの受動部品から構成されており、送信信号に対するインピーダンス整合をとることができるように組み合わされている。シングルアンプから構成されているPAモジュールPAは上記のように構成されており、以下に、その動作について図2を参照しながら説明する。まず、入力端子ITEに送信信号が入力されると、送信信号は入力端子ITEから入力整合回路IMNに入力する。この入力整合回路IMNは、送信信号に対してインピーダンス整合がとられるように構成されているため、入力整合回路IMNに入力した送信信号は反射が抑制されて効率よく入力整合回路IMNから出力される。続いて、入力整合回路IMNから出力された送信信号は、初段増幅回路FAMPに入力する。初段増幅回路FAMPでは、送信信号の電力が増幅される。そして、初段増幅回路FAMPで増幅された送信信号は、段間整合回路MMNに入力する。このとき、段間整合回路MMNでも送信信号に対してインピーダンス整合がとられているので、効率よく段間整合回路MMNから送信信号が出力される。その後、段間整合回路MMNから出力された送信信号は、終段増幅回路SAMPに入力する。終段増幅回路SAMPでは、送信信号の電力が増幅される。そして、終段増幅回路SAMPで増幅された送信信号は、出力整合回路OMNに入力する。出力整合回路OMNでも送信信号に対してインピーダンス整合がとられているので、効率よく出力整合回路OMNから送信信号が出力される。出力整合回路OMNから出力された送信信号は、出力端子OTEを介してPAモジュールPAの外部に出力される。以上のようにして、PAモジュールPAで送信信号の電力を増幅することができる。このように構成されているPAモジュールPAでは、PAモジュールPAで電力を増幅された送信信号がアンテナに向って出力される。このとき、PAモジュールPAをシングルアンプから構成する場合、シングルアンプに接続されている負荷の変動によりシングルアンプから出力される送信信号の変動が生じやすいという問題点がある。例えば、電力の変動によりシングルアンプから出力される送信信号の電力が規定範囲よりも大きくなると、移動体通信機器を使用している人の体に悪影響を及ぼすことになる。一方、電力の変動により、シングルアンプから出力される送信信号の規定範囲よりも小さくなると、移動体通信機器の送信が途切れることになる。<<PAモジュールバランスアンプの構成>>そこで、PAモジュールPAより出力される送信信号の電力が負荷の変動に影響されにくくするため、PAモジュールPAをバランスアンプから構成することが検討されている。バランスアンプは、互いに90度の位相差を有する送信信号が伝達する2つの増幅経路を有しており、最終的に、この2つの増幅経路を伝達するそれぞれの送信信号を電力結合器によって単一の出力とするものである。図3は、PAモジュールPAをバランスアンプから構成する例を示す回路ブロック図である。図3に示すバランスアンプおいては、入力端子ITEと出力端子OTEの間に2つの増幅経路が存在する。この2つの増幅経路のうち、一方の増幅経路をネガティブパスと呼び、他方の増幅経路をポジティブパスと呼ぶことにする。ネガティブパスとポジティブパスとは、同一の入力端子ITEに接続された電力分割器PD1によって分岐されている。まず、ネガティブパスの構成について説明する。ネガティブパスにおいては、電力分割器PD1と電力結合器PCとの間に、入力整合回路IMN1n、初段増幅回路FAMP1n、段間整合回路MMN1n、終段増幅回路SAMP1n、出力整合回路OMN1nとを有している。入力整合回路IMN1n位相シフタは、電力分割器PD1で分割された入力信号送信信号を効率よく初段増幅回路FAMP1nに出力するための回路である。具体的に、入力整合回路IMN1nは、容量素子やインダクタ素子などの受動部品から構成されており、入力信号に対するインピーダンス整合をとることができるように組み合わされている。この入力整合回路IMN1nは、インピーダンス整合をとる機能と、入力整合回路IMN1nを伝達する送信信号の位相を調整する機能を有している。つまり、バランスアンプでは、ネガティブパスとポジティブパスとを伝達する送信信号の位相を90度異なるようにしているため、まず、電力分割器PD1で分割された送信信号を入力する入力整合回路IMN1nでネガティブパスを伝達する送信信号の位相を調整している。初段増幅回路FAMP1nは、入力整合回路IMN1nから出力された送信信号の電力を増幅できるように構成されている。例えば、初段増幅回路FAMP1nは、HBT、HEMTなどの化合物半導体デバイス、シリコンバイポーラトランジスタ、LDMOSFETなどが、目的や状況に応じて使用される。段間整合回路MMN1nは、初段増幅回路FAMP1nで増幅された送信信号を効率よく終段増幅回路SAMP1nに伝達するための回路である。具体的に、段間整合回路MMN1nは、容量素子やインダクタ素子などの受動部品から構成されており、送信信号に対するインピーダンス整合をとることができるように組み合わされている。終段増幅回路SAMP1nは、段間整合回路MMN1nから出力された送信信号の電力を増幅できるように構成されている。例えば、終段増幅回路SAMP1nも初段増幅回路FAMP1nと同様に、HBT、HEMTなどの化合物半導体デバイス、シリコンバイポーラトランジスタ、LDMOSFETなどが、目的や状況に応じて使用される。出力整合回路OMN1n位相シフタは、終段増幅回路SAMP1nで増幅された送信信号を効率よく出力端子OTEから出力するための回路である。具体的に、出力整合回路OMN1nは、容量素子やインダクタ素子などの受動部品から構成されており、送信信号に対するインピーダンス整合をとることができるように組み合わされている。さらに、バランスアンプにおいて、出力整合回路OMN1nは、インピーダンス整合をとる機能とともに、ネガティブパスを伝達する送信信号の位相を調整する機能も有している。つまり、バランスアンプでは、ネガティブパスとポジティブパスの間で送信信号の位相を90度ずらすように調整されているが、最終的に、電力結合器PCで、ネガティブパスを伝達する送信信号と、ポジティブパスを伝達する送信信号とを結合させるため、電力結合器PCへ入力する直前の出力整合回路OMN1nで送信信号の位相を調整するように構成されている。続いて、ポジティブパスの構成について説明する。ポジティブパスにおいては、電力分割器PD1と電力結合器PCとの間に、入力整合回路IMN1p、初段増幅回路FAMP1p、段間整合回路MMN1p、終段増幅回路SAMP1p、出力整合回路OMN1pとを有している。入力整合回路IMN1p位相シフタは、電力分割器PD1で分割された入力信号送信信号を効率よく初段増幅回路FAMP1pに出力するための回路である。具体的に、入力整合回路IMN1pは、容量素子やインダクタ素子などの受動部品から構成されており、入力信号に対するインピーダンス整合をとることができるように組み合わされている。この入力整合回路IMN1pは、インピーダンス整合をとる機能と、入力整合回路IMN1pを伝達する送信信号の位相を調整する機能を有している。つまり、バランスアンプでは、ネガティブパスとポジティブパスとを伝達する送信信号の位相を90度異なるようにしているため、まず、電力分割器PD1で分割された送信信号を入力する入力整合回路IMN1pでポジティブパスを伝達する送信信号の位相を調整している。初段増幅回路FAMP1pは、入力整合回路IMN1pから出力された送信信号の電力を増幅できるように構成されている。例えば、初段増幅回路FAMP1pは、HBT、HEMTなどの化合物半導体デバイス、シリコンバイポーラトランジスタ、LDMOSFETなどが、目的や状況に応じて使用される。段間整合回路MMN1pは、初段増幅回路FAMP1pで増幅された送信信号を効率よく終段増幅回路SAMP1pに伝達するための回路である。具体的に、段間整合回路MMN1pは、容量素子やインダクタ素子などの受動部品から構成されており、送信信号に対するインピーダンス整合をとることができるように組み合わされている。終段増幅回路SAMP1pは、段間整合回路MMN1pから出力された送信信号の電力を増幅できるように構成されている。例えば、終段増幅回路SAMP1pも初段増幅回路FAMP1pと同様に、HBT、HEMTなどの化合物半導体デバイス、シリコンバイポーラトランジスタ、LDMOSFETなどが、目的や状況に応じて使用される。出力整合回路OMN1p位相シフタは、終段増幅回路SAMP1pで増幅された送信信号を効率よく出力端子OTEから出力するための回路である。具体的に、出力整合回路OMN1pは、容量素子やインダクタ素子などの受動部品から構成されており、送信信号に対するインピーダンス整合をとることができるように組み合わされている。さらに、バランスアンプにおいて、出力整合回路OMN1pは、インピーダンス整合をとる機能とともに、ポジティブパスを伝達する送信信号の位相を調整する機能も有している。つまり、バランスアンプでは、ネガティブパスとポジティブパスの間で送信信号の位相を90度ずらすように調整されているが、最終的に、電力結合器PCで、ネガティブパスを伝達する送信信号と、ポジティブパスを伝達する送信信号とを結合させるため、電力結合器PCへ入力する直前の出力整合回路OMN1pで送信信号の位相を調整するように構成される。なお、図3では、ネガティブパスの出力整合回路OMN1nと、ポジティブパスの出力整合回路OMN1pと電力結合器PCを合わせて、出力整合回路OMNを構成している。以上のようにバランスアンプにはネガティブパスとポジティブパスという2つの増幅経路が存在するが、バランスアンプの特徴は、ネガティブパスを伝達する送信信号の位相とポジティブパスを伝達する送信信号の位相が90度ずれていることにある。つまり、図3に示すように、まず、入力端子ITEを通って電力分割器PD1からネガティブパスとポジティブパスへそれぞれ出力される送信信号の位相は同一である。次に、ネガティブパスの入力整合回路IMN1nとポジティブパスの入力整合回路IMN1pで送信信号の位相が調整される結果、ネガティブパスの入力整合回路IMN1nから出力された送信信号の位相と、ポジティブパスの入力整合回路IMN1pから出力された送信信号の位相とは、90度の位相差が生じている。そして、この90度の位相差が生じた状態で、ネガティブパスの初段増幅回路FAMP1n、段間整合回路MMN1n、終段増幅回路SAMP1nと、ポジティブパスの初段増幅回路FAMP1p、段間整合回路MMN1p、終段増幅回路SAMP1pとを、それぞれの送信信号が伝達する。そして、ネガティブパスの出力整合回路OMN1nと、ポジティブパスの出力整合回路OMN1pで、それぞれの送信信号の位相が調整され、ネガティブパスの出力整合回路OMN1nから出力された送信信号の位相と、ポジティブパスの出力整合回路OMN1pから出力された送信信号の位相が同一となる。そして、同一となった送信信号が電力結合器PCで結合されるのである。このバランスアンプによれば、2つの増幅経路を伝達する送信信号の位相が90度ずれているので、バランスアンプの出力端子に接続されている負荷の変動があってもバランスアンプからの出力をほぼ一定に制御できる利点がある。つまり、2つの増幅経路のうち一方の増幅経路が負荷変動によって高インピーダンスに変化する場合、他方の増幅経路が負荷変動に対して低インピーダンスに変化する。このため、2つの増幅経路を伝達する送信信号を結合すると、互いに負荷変動に対する送信信号の電力の変化を補完し合うことができる。この結果、バランスアンプから出力される送信信号の電力は、負荷変動に左右されずにほぼ一定にすることができる。したがって、PAモジュールPAをバランスアンプから構成することにより、負荷変動に強いPAモジュールPAを構成することができる。さらに、RFICの内部構成を単純化できるバランスアンプの構成について説明する。図4は、PAモジュールPAをバランスアンプから構成する例を示す回路ブロック図である。図4に示すバランスアンプおいては、入力端子ITE1nと入力端子ITE1pを有している。つまり、図4に示すバランスアンプと、図3に示すバランスアンプの相違点は、図3に示すバランスアンプでは、1つの入力端子ITEから送信信号を入力するのに対し、図4に示すバランスアンプでは、2つの入力端子ITE1n、ITE1pから互いに位相が180度異なる差動信号を送信信号として入力している。その他の構成は、図3に示すバランスアンプと、図4に示すバランスアンプでほぼ同一の構成をしている。図3に示すバランスアンプの場合、1つの入力端子ITEから送信信号を入力し、PAモジュールPA内部で入力した送信信号を電力分割器PD1によってネガティブパスを伝達する送信信号と、ポジティブパスを伝達する送信信号に分割している。ここで、PAモジュールPAに送信信号を入力するRFICの内部にあるミキサは2つの出力端子を有する差動回路で構成し、ミキサの出力信号は互いに位相が180度異なる差動信号とする事が一般的である。このため、図3に示すバランスアンプの場合、RFIC内部に上記差動信号をシングルエンド信号に変換する回路を設ける必要がある。したがって、この場合、送信信号はRFIC内部で差動信号からシングルエンド信号に変換された後でPAモジュールPAに入力され、PAモジュールPA内部の電力分割器PD1で再度分割されるため回路構成が冗長である。これに対し、図4に示すバランスアンプの場合、ネガティブパスに入力する入力端子ITE1nとポジティブパスに入力する入力端子ITE1pは別々になっており、入力端子ITE1nに入力される送信信号と、入力端子ITE1pに入力される送信信号とは180度の位相差を有し、差動入力となっている。したがって、RFIC内部の差動信号とシングルエンド信号を変換する回路と、PAモジュールPA内部の電力分割器PD1が不要となるため、上記回路構成の冗長性が解消できる。これは、不要となった上記の2つの回路の伝送損失が無くなる結果として効率的な送信信号の伝送が可能となるため、図4に示すバランスアンプは、消費電力が少なくなる特性を有していることになる。そこで、本実施の形態1では、図4に示すバランスアンプからPAモジュールPAを構成する例について説明する。ただし、本実施の形態1の技術的思想は、図4に示すバランスアンプに限定されるものではなく、例えば、図3に示すバランスアンプにも適用できるものである。<<PAモジュールバランスアンプの動作>>バランスアンプから構成されているPAモジュールPAは上記のように構成されており、以下に、その動作について図5および図6を参照しながら説明する。まず、負荷変動が生じていない場合のバランスアンプの動作について図5を参照しながら説明する。図5において、ネガティブパスでは、入力端子ITE1nから入力された送信信号は、入力整合回路IMN1nで、例えば、90度に位相調整された後、初段増幅回路FAMP1nおよび終段増幅回路SAMP1nで増幅される。そして、増幅された送信信号は、出力整合回路OMN1nで位相調整され、出力整合回路OMN1nから出力された送信信号の位相は、例えば、45度となる。一方、ポジティブパスでは、ネガティブパスに入力される送信信号と位相が180度異なる送信信号が入力端子ITE1pに入力される。入力端子ITE1pから入力された送信信号は、入力整合回路IMN1pで、例えば、0度に位相調整された後、初段増幅回路FAMP1pおよび終段増幅回路SAMP1pで増幅される。そして、増幅された送信信号は、出力整合回路OMN1pで位相調整され、出力整合回路OMN1pから出力された送信信号の位相は、例えば、45度となる。そして、ネガティブパスの出力整合回路OMN1nから出力された送信信号と、ポジティブパスの出力整合回路OMN1pから出力された送信信号とは、電力結合器PCによって結合され、出力端子OTEから出力される。出力端子OTEから出力された送信信号は、アンテナANTから送信される。ここで、ネガティブパスを伝達する送信信号の位相と、ポジティブパスを伝達する送信信号の位相との関係に着目して説明する。図5に示すように、まず、ネガティブパスの入力整合回路IMN1nに入力する前の送信信号の位相と、ポジティブパスの入力整合回路IMN1pに入力する前の送信信号の位相との位相差は180度となっている。次に、ネガティブパスにおいて、入力整合回路IMN1nから出力された後の送信信号の位相は90度となっている。このときの送信信号の位相と振幅の大きさは、図5に示すように、例えば、位相が90度方向を向いており、振幅の大きさが1となっている。一方、ポジティブパスにおいて、入力整合回路IMN1pから出力された後の送信信号の位相は0度となっている。このときの送信信号の位相と振幅の大きさは、図5に示すように、例えば、位相が0度方向を向いており、振幅の大きさが1となっている。したがって、ネガティブパスにおける入力整合回路IMN1nから出力された送信信号の位相90度と、ポジティブパスにおける入力整合回路IMN1pから出力された送信信号の位相0度との位相差は90度となっている。続いて、ネガティブパスにおいて、出力整合回路OMN1nから出力された後の送信信号の位相は45度となっている。このときの送信信号の位相と振幅の大きさは、図5に示すように、例えば、位相が45度方向を向いており、振幅の大きさが1となっている。一方、ポジティブパスにおいて、出力整合回路OMN1pから出力された後の送信信号の位相は45度となっている。このときの送信信号の位相と振幅の大きさは、図5に示すように、例えば、位相が45度方向を向いており、振幅の大きさが1となっている。したがって、ネガティブパスにおける出力整合回路OMN1nから出力された送信信号の位相45度と、ポジティブパスにおける出力整合回路OMN1pから出力された送信信号の位相45度との位相差は0度となっている。このようにネガティブパスの出力整合回路OMN1nから出力された送信信号と、ポジティブパスの出力整合回路OMN1pから出力された送信信号は、ともに、位相が45度となっており同一の位相を有している。このため、ネガティブパスの送信信号とポジティブパスの送信信号とを電力結合器PCで結合すると、電力結合器PCから出力端子OTEに出力される送信信号の位相は45度で、かつ、振幅の大きさは11=2となる。この送信信号がアンテナANTから送信される。以上は負荷変動が生じていない場合のバランスアンプの動作である。次に、負荷変動が生じている場合のバランスアンプの動作について図6を参照しながら説明する。図6において、ネガティブパスでは、入力端子ITE1nから入力された送信信号は、入力整合回路IMN1nで、例えば、90度に位相調整された後、初段増幅回路FAMP1nおよび終段増幅回路SAMP1nで増幅される。そして、増幅された送信信号は、出力整合回路OMN1nで位相調整され、出力整合回路OMN1nから出力された送信信号の位相は、例えば、45度となる。一方、ポジティブパスでは、ネガティブパスに入力される送信信号と位相が180度異なる送信信号が入力端子ITE1pに入力される。入力端子ITE1pから入力された送信信号は、入力整合回路IMN1pで、例えば、0度に位相調整された後、初段増幅回路FAMP1pおよび終段増幅回路SAMP1pで増幅される。そして、増幅された送信信号は、出力整合回路OMN1pで位相調整され、出力整合回路OMN1pから出力された送信信号の位相は、例えば、45度となる。そして、ネガティブパスの出力整合回路OMN1nから出力された送信信号と、ポジティブパスの出力整合回路OMN1pから出力された送信信号とは、電力結合器PCによって結合され、出力端子OTEから出力される。出力端子OTEから出力された送信信号は、アンテナANTから送信される。ここで、ネガティブパスを伝達する送信信号の位相および振幅の大きさと、ポジティブパスを伝達する送信信号の位相および振幅の大きさとの関係に着目して説明する。図6に示すように、まず、ネガティブパスの入力整合回路IMN1nに入力する前の送信信号の位相と、ポジティブパスの入力整合回路IMN1pに入力する前の送信信号の位相との位相差は180度となっている。次に、ネガティブパスにおいて、入力整合回路IMN1nから出力された後の送信信号の位相は90度となっている。このときの送信信号の位相と振幅の大きさは、図6に示すように、例えば、位相が90度方向を向いており、振幅の大きさが1.5となっている。このように負荷変動が生じた場合、例えば、ネガティブパスを伝達する送信信号の振幅が1から1.5に変化する。一方、ポジティブパスにおいて、入力整合回路IMN1pから出力された後の送信信号の位相は0度となっている。このときの送信信号の位相と振幅の大きさは、図6に示すように、例えば、位相が0度方向を向いており、振幅の大きさが0.5となっている。このように負荷変動が生じた場合、例えば、ポジティブパスを伝達する送信信号の振幅が1から0.5に変化する。これは、2つの増幅経路ネガティブパスとポジティブパスが負荷変動に対して、互いに出力電力の変化を補完し合うようになっているからである。続いて、ネガティブパスにおいて、出力整合回路OMN1nから出力された後の送信信号の位相は45度となっている。このときの送信信号の位相と振幅の大きさは、図6に示すように、例えば、位相が45度方向を向いており、振幅の大きさが1.5となっている。一方、ポジティブパスにおいて、出力整合回路OMN1pから出力された後の送信信号の位相は45度となっている。このときの送信信号の位相と振幅の大きさは、図6に示すように、例えば、位相が45度方向を向いており、振幅の大きさが0.5となっている。したがって、ネガティブパスにおける出力整合回路OMN1nから出力された送信信号の位相45度と、ポジティブパスにおける出力整合回路OMN1pから出力された送信信号の位相45度との位相差は0度となっている。このようにネガティブパスの出力整合回路OMN1nから出力された送信信号と、ポジティブパスの出力整合回路OMN1pから出力された送信信号は、ともに、位相が45度となっており同一の位相を有している。このため、ネガティブパスの送信信号とポジティブパスの送信信号とを電力結合器PCで結合すると、電力結合器PCから出力端子OTEに出力される送信信号の位相は45度で、かつ、振幅の大きさは1.50.5=2となる。この送信信号がアンテナANTから送信される。したがって、負荷変動が生じても、アンテナANTから送信される送信信号の振幅の大きさは2となる。つまり、負荷変動が生じる前後で、アンテナANTから送信される送信信号の振幅の大きさは変化しない。このことは、バランスアンプでは、負荷変動が生じても、送信される送信信号の電力を一定にできることを意味している。したがって、PAモジュールPAをバランスアンプから構成することにより、負荷変動に強いPAモジュールPAを構成することができることがわかる。<<PAモジュールバランスアンプのデュアルバンド化>>近年の携帯電話機では音声通話機能だけでなく様々なアプリケーション機能が追加されている。すなわち、携帯電話機を用いた配信音楽の視聴、動画伝送、データ転送などの音声通話機能以外の機能が携帯電話機に追加されている。このような携帯電話機の多機能化に伴い、世界各国での周波数帯GSMGlobalSystemforMobilecommunications帯、PCSPersonalCommunicationServices帯などや変調方式GSM、EDGEEnhancedDataratesforGSMEvolution、WCDMAWidebandCodeDivisionMultiplexAccessなどが多数存在することになっている。したがって、携帯電話機では、複数の異なる周波数帯や異なる変調方式に対応した送受信信号に対応する必要がある。このことから、携帯電話機内に存在するPAモジュールPAにもそれぞれ異なる周波数帯の信号を増幅する機能が求められており、PAモジュールPAを構成する1つの半導体チップ内に異なる周波数帯の送信信号を増幅できるように構成することが行なわれている。すなわち、例えば、異なる2つの周波数帯の送信信号ローバンド信号第1周波数帯の信号とハイバンド信号第2周波数帯の信号と呼ぶを増幅する場合を考えると、ローバンド信号用の増幅回路と、ハイバンド信号用の増幅回路を1つの半導体チップに形成することになる。このことは、PAモジュールPAをバランスアンプから構成する場合も同様に、1つの半導体チップにローバンド信号用バランスアンプと、ハイバンド信号用バランスアンプを形成することになる。図7は、ローバンド信号用バランスアンプと、ハイバンド信号用バランスアンプとを形成したPAモジュールPAのブロック図である。図7において、まず、ローバンド信号用バランスアンプの構成について説明する。図7に示すように、PAモジュールPAには、入力端子ITE1nと入力端子ITE1pが形成されている。入力端子ITE1nに接続されている経路がローバンド信号用バランスアンプのネガティブパスである。具体的に、ローバンド信号用バランスアンプのネガティブパスには、入力端子ITE1nに接続された入力整合回路IMN1n、この入力整合回路IMN1nに接続された初段増幅回路FAMP1n、この初段増幅回路FAMP1nに接続された段間整合回路MMN1nが形成されている。さらに、ローバンド信号用バランスアンプのネガティブパスには、この段間整合回路MMN1nに接続された終段増幅回路SAMP1nと、この終段増幅回路SAMP1nに接続された出力整合回路OMN1nが形成されている。同様に、ローバンド信号用バランスアンプのポジティブパスには、入力端子ITE1pに接続された入力整合回路IMN1p、この入力整合回路IMN1pに接続された初段増幅回路FAMP1p、この初段増幅回路FAMP1pに接続された段間整合回路MMN1pが形成されている。さらに、ローバンド信号用バランスアンプのポジティブパスには、この段間整合回路MMN1pに接続された終段増幅回路SAMP1pと、この終段増幅回路SAMP1pに接続された出力整合回路OMN1pが形成されている。そして、出力整合回路OMN1nと出力整合回路OMN1pは、電力結合器PC1に接続されており、この電力結合器PC1の出力は出力端子OTE1に接続されている。このようにして、ローバンド信号用バランスアンプが構成されている。続いて、ハイバンド信号用バランスアンプの構成について説明する。図7に示すように、PAモジュールPAには、入力端子ITE2nと入力端子ITE2pが形成されている。入力端子ITE2nに接続されている経路がハイバンド信号用バランスアンプのネガティブパスである。具体的に、ハイバンド信号用バランスアンプのネガティブパスには、入力端子ITE2nに接続された入力整合回路IMN2n、この入力整合回路IMN2nに接続された初段増幅回路FAMP2n、この初段増幅回路FAMP2nに接続された段間整合回路MMN2nが形成されている。さらに、ハイバンド信号用バランスアンプのネガティブパスには、この段間整合回路MMN2nに接続された終段増幅回路SAMP2nと、この終段増幅回路SAMP2nに接続された出力整合回路OMN2nが形成されている。同様に、ハイバンド信号用バランスアンプのポジティブパスには、入力端子ITE2pに接続された入力整合回路IMN2p、この入力整合回路IMN2pに接続された初段増幅回路FAMP2p、この初段増幅回路FAMP2pに接続された段間整合回路MMN2pが形成されている。さらに、ハイバンド信号用バランスアンプのポジティブパスには、この段間整合回路MMN2pに接続された終段増幅回路SAMP2pと、この終段増幅回路SAMP2pに接続された出力整合回路OMN2pが形成されている。そして、出力整合回路OMN2nと出力整合回路OMN2pは、電力結合器PC2に接続されており、この電力結合器PC2の出力は出力端子OTE2に接続されている。このようにして、ハイバンド信号用バランスアンプが構成されている。以上のように、図7を参照して、ローバンド信号用バランスアンプと、ハイバンド信号用バランスアンプとを形成したPAモジュールPAについて説明したが、この図7の構成要素のうち、破線で囲まれた領域に存在するものが半導体チップCHPに形成される。このとき、図7では、ローバンド信号用バランスアンプのネガティブパスおよびポジティブパスと、ハイバンド信号用バランスアンプのネガティブパスおよびポジティブパスとが、並行に並ぶように配置されている。この場合、ローバンド信号用の増幅経路ネガティブパスおよびポジティブパスと、ハイバンド信号用の増幅経路ネガティブパスおよびポジティブパスが近接した配線間を伝達することになるので、近接した配線間のカップリング容量が大きくなり、ローバンド信号とハイバンド信号の間のクロストークが問題として顕在化する。したがって、ローバンド信号用バランスアンプと、ハイバンド信号用バランスアンプとを1つの小さな半導体チップ内に形成する場合、ローバンド信号とハイバンド信号との間のクロストークを抑制するために、ローバンド信号用バランスアンプと、ハイバンド信号用バランスアンプとのレイアウト構成を工夫する必要がある。そこで、本実施の形態1では、ローバンド信号用バランスアンプと、ハイバンド信号用バランスアンプのレイアウト配置に工夫を施している。<<PAモジュールバランスアンプの構成デュアルバンド>>図8は、本実施の形態1におけるPAモジュールPAの構成を示す図である。図8において、本実施の形態1におけるPAモジュールPAの特徴は、PAモジュールPAの中心線CL2に対して、片側にローバンド信号用バランスアンプを形成し、かつ、もう一方の片側にハイバンド信号用バランスアンプを形成している点にある。そして、中心線CL2のそばに入力端子ITE1n、ITE1pおよび入力端子ITE2n、ITE2pを形成している点にある。このように構成することにより、概略的に、ローバンド信号用バランスアンプでは、入力端子ITE1n、ITE1pから入力した送信信号が図8の右側に向って進む経路が取られる。これに対し、ハイバンド信号用バランスアンプでは、入力端子ITE2n、ITE2pから入力した送信信号が図8の左側に向って進む経路が取られる。したがって、ローバンド信号用バランスアンプの増幅経路と、ハイバンド信号用バランスアンプの増幅経路とが正反対の方向に進むことになる。このことは、ローバンド信号用バランスアンプの増幅経路と、ハイバンド信号用バランスアンプの増幅経路とが互いに並走することなく配置できることを意味している。このため、ローバンド信号用バランスアンプの増幅経路と、ハイバンド信号用バランスアンプの増幅経路との並走によるクロストークを防止できる。この結果、ローバンド信号用バランスアンプとハイバンド信号用バランスアンプを搭載したPAモジュールPAの特性向上を図ることができる。次に、具体的なPAモジュールPAの構成について説明する。図8に示すように、矩形形状をしたPAモジュールPAの中心線CL2の右側にローバンド信号用バランスアンプが形成されている。このローバンド信号用バランスアンプの構成について説明する。図8に示すように、PAモジュールPAの中心線CL2近傍には、入力端子ITE1nと入力端子ITE1pが形成されている。入力端子ITE1nに接続されている経路がローバンド信号用バランスアンプのネガティブパスである。ローバンド信号用バランスアンプのネガティブパスには、入力端子ITE1nに接続された入力整合回路IMN1n、この入力整合回路IMN1nに接続された初段増幅回路FAMP1n、この初段増幅回路FAMP1nに接続された段間整合回路MMN1nが形成されている。さらに、ローバンド信号用バランスアンプのネガティブパスには、この段間整合回路MMN1nに接続された終段増幅回路SAMP1nと、この終段増幅回路SAMP1nに接続された出力整合回路OMN1nが形成されている。同様に、ローバンド信号用バランスアンプのポジティブパスには、入力端子ITE1pに接続された入力整合回路IMN1p、この入力整合回路IMN1pに接続された初段増幅回路FAMP1p、この初段増幅回路FAMP1pに接続された段間整合回路MMN1pが形成されている。さらに、ローバンド信号用バランスアンプのポジティブパスには、この段間整合回路MMN1pに接続された終段増幅回路SAMP1pと、この終段増幅回路SAMP1pに接続された出力整合回路OMN1pが形成されている。そして、出力整合回路OMN1nと出力整合回路OMN1pは、電力結合器PC1に接続されており、この電力結合器PC1の出力は出力端子OTE1に接続されている。このようにして、ローバンド信号用バランスアンプが構成されている。このローバンド信号用バランスアンプの構成要素のうち点線で囲まれている領域は、半導体チップCHPに形成されている。半導体チップCHPに形成されているローバンド信号用バランスアンプネガティブパス用の増幅器とポジティブパス用の増幅器の構成要素のうち、入力整合回路IMN1n、初段増幅回路FAMP1n、段間整合回路MMN1nおよび終段増幅回路SAMP1nによる経路をローバンド信号用ネガティブパスLBnと呼ぶことにする。同様に、入力整合回路IMN1p、初段増幅回路FAMP1p、段間整合回路MMN1pおよび終段増幅回路SAMP1pによる経路をローバンド信号用ポジティブパスLBpと呼ぶことにする。続いて、ハイバンド信号用バランスアンプの構成について説明する。図8に示すように、PAモジュールPAの中心線CL2近傍には、入力端子ITE2nと入力端子ITE2pが形成されている。入力端子ITE2nに接続されている経路がハイバンド信号用バランスアンプのネガティブパスである。具体的に、ハイバンド信号用バランスアンプのネガティブパスには、入力端子ITE2nに接続された入力整合回路IMN2n、この入力整合回路IMN2nに接続された初段増幅回路FAMP2n、この初段増幅回路FAMP2nに接続された段間整合回路MMN2nが形成されている。さらに、ハイバンド信号用バランスアンプのネガティブパスには、この段間整合回路MMN2nに接続された終段増幅回路SAMP2nと、この終段増幅回路SAMP2nに接続された出力整合回路OMN2nが形成されている。同様に、ハイバンド信号用バランスアンプのポジティブパスには、入力端子ITE2pに接続された入力整合回路IMN2p、この入力整合回路IMN2pに接続された初段増幅回路FAMP2p、この初段増幅回路FAMP2pに接続された段間整合回路MMN2pが形成されている。さらに、ハイバンド信号用バランスアンプのポジティブパスには、この段間整合回路MMN2pに接続された終段増幅回路SAMP2pと、この終段増幅回路SAMP2pに接続された出力整合回路OMN2pが形成されている。そして、出力整合回路OMN2nと出力整合回路OMN2pは、電力結合器PC2に接続されており、この電力結合器PC2の出力は出力端子OTE2に接続されている。このようにして、ハイバンド信号用バランスアンプが構成されている。このハイバンド信号用バランスアンプの構成要素のうち点線で囲まれている領域は、半導体チップCHPに形成されている。半導体チップCHPに形成されているハイバンド信号用バランスアンプネガティブパス用の増幅器とポジティブパス用の増幅器の構成要素のうち、入力整合回路IMN2n、初段増幅回路FAMP2n、段間整合回路MMN2nおよび終段増幅回路SAMP2nによる経路をハイバンド信号用ネガティブパスHBnと呼ぶことにする。同様に、入力整合回路IMN2p、初段増幅回路FAMP2p、段間整合回路MMN2pおよび終段増幅回路SAMP2pによる経路をハイバンド信号用ポジティブパスHBpと呼ぶことにする。以上のようにして、本実施の形態1におけるPAモジュールPAでは、ローバンド信号用バランスアンプとハイバンド信号用バランスアンプとを中心線CL2に対して反対側に配置しているので、ローバンド信号用バランスアンプの増幅経路と、ハイバンド信号用バランスアンプの増幅経路が互いに並走することなく配置できる。この結果、ローバンド信号用バランスアンプとハイバンド信号用バランスアンプ間でのクロストークを抑制でき、PAモジュールPAの特性向上を図ることができる。<<PAモジュールバランスアンプのレイアウト構成>>続いて、本実施の形態1におけるPAモジュールPAの実装構成について説明する。図9は、本実施の形態1におけるPAモジュールPAの実装構成を示す図である。図9に示すように、本実施の形態1におけるPAモジュールPAにおいて、矩形形状をした配線基板WBの中央部に半導体チップCHPが搭載されており、配線基板WBに搭載された半導体チップCHPの周囲に受動部品が搭載されている。ここで、図8と図9の対応関係について説明すると、図8の破線で囲まれた構成要素が図9に示す半導体チップCHPに形成されており、図8に示す出力整合回路OMN1n、出力整合回路OMN1pおよび電力結合器PC1は、図9に示す配線基板WBの右側領域に形成されている受動部品と配線から構成されている。一方、図8に示す出力整合回路OMN2n、出力整合回路OMN2pおよび電力結合器PC2は、図9に示す配線基板WBの左側領域に形成されている受動部品と配線から構成されている。具体的に、図9では、配線基板WBの左側領域に形成されている受動部品に符号が付けられている。例えば、図8に示す出力整合回路OMN2n、出力整合回路OMN2pおよび電力結合器PC2は、図9に示す容量素子Ch1、インダクタ素子Ll1、抵抗素子Rc、インダクタ素子Lc2、容量素子C1、インダクタ素子Lh1、容量素子Cblk1、容量素子Cblk2、容量素子Cl1、および、容量素子Ct1を含むように構成されている。<<現状のPAモジュールにおける問題点>>本実施の形態1におけるPAモジュールPAでは、上述した電力結合器PC1や電力結合器PC2の構成に工夫を施して、電力結合器PC1や電力結合器PC2における電力合成の損失を低減している。以下では、まず、現状のPAモジュールで使用されている電力結合器の問題点について説明した後、この問題点を解決する工夫を施した本実施の形態1におけるPAモジュールPAの特徴について説明する。なお、上述した記載では、デュアルバンド化したPAモジュールPAについて説明しているため、ローバンド信号用の電力結合器PC1と、ハイバンド信号用の電力結合器PC2が存在するが、本実施の形態1における技術的思想は、電力結合器PC1と電力結合器PC2に同等に適用することができるため、以下の説明では、ハイバンド信号用の電力結合器PC2に着目して説明する。ただし、本実施の形態1における技術的思想は、ハイバンド信号用の電力結合器PC2に適用できるだけでなく、ローバンド信号用の電力結合器PC1にも適用できるとともに、デュアルバンド化されたPAモジュールPAバランスアンプだけでなく、シングルバンドのPAモジュールPAバランスアンプに使用される電力結合器にも適用することができる。図10は、現状のPAモジュールに使用される出力整合回路OMN2n、出力整合回路OMN2pおよび電力結合器PC2の回路構成を示す回路図である。図10において、ハイバンド信号用ネガティブパスは、端子OMNin_nと接続されており、この端子OMNin_nに出力整合回路OMN2nの入力が接続されている。一方、ハイバンド信号用ポジティブパスは、端子OMNin_pと接続されており、この端子OMNin_pに出力整合回路OMN2pの入力が接続されている。そして、出力整合回路OMN2nの出力は、端子Combin_nを介して電力結合器PC2の入力と接続され、出力整合回路OMN2pの出力は、端子Combin_pを介して電力結合器PC2の入力と接続されている。そして、電力結合器PC2の出力は、出力端子OTE2に接続されている。ここで、現状のPAモジュールにおいて、出力整合回路OMN2nは、端子OMNin_nと端子Combin_nとの間に直列接続された容量素子Ch1と、端子Combin_nとグランドとの間に接続されたインダクタ素子Lh1から構成されている。このように構成されている出力整合回路OMN2nでは、端子OMNin_nから入力する送信信号の位相を-45度だけシフトするとともに、インピーダンス整合が取れるようになっている。同様に、出力整合回路OMN2pは、端子OMNin_pと端子Combin_pとの間に直列接続されたインダクタ素子Ll1と、端子Combin_pとグランドとの間に接続された容量素子Cl1aから構成されている。このように構成されている出力整合回路OMN2pでは、端子OMNin_pから入力する送信信号の位相を45度だけシフトするとともに、インピーダンス整合が取れるようになっている。続いて、電力結合器PC2は、端子Combin_nと端子Combin_pの間に接続された抵抗素子Rcと、端子Combin_nとグランドとの間に接続される容量素子C2と、端子Combin_nと出力端子OTE2の間に直列接続されたインダクタ素子Lc2と、出力端子OTE2とグランドとの間に接続された容量素子C1aとを有している。さらに、電力結合器PC2は、端子Combin_pとグランドとの間に接続される容量素子Cl1bと、端子Combin_pと出力端子OTE2の間に直列接続されたインダクタ素子Lc2と、出力端子OTE2とグランドとの間に接続された容量素子C1bとを有している。このように構成されている電力結合器PC2は、いわゆるウィルキンソン型電力結合器と呼ばれる。図10に示す出力整合回路OMN2n、出力整合回路OMN2pおよび電力結合器PC2によれば、まず、端子OMNin_nに入力する送信信号以下、第1送信信号というと、端子OMNin_pに入力する送信信号以下、第2送信信号というとの間の位相差は90度あるが、第1送信信号が出力整合回路OMN2nを通過することにより、第1送信信号の位相が-45度シフトし、第2送信信号が出力整合回路OMN2pを通過することにより、第2送信信号の位相が45度シフトする。この結果、端子Combin_nに入力する第1送信信号の位相と、端子Combin_pに入力する第2送信信号の位相が揃うことになる。この位相の揃った第1送信信号と第2送信信号が電力結合器PC2で合成され、合成された信号が出力端子OTE2から出力されることになる。このウィルキンソン型の電力結合器PC2は、端子Combin_nに入力する第1送信信号の位相と、端子Combin_pに入力する第2送信信号の位相が揃っているときに電力合成の損失が最も少なくなる。さらに、ウィルキンソン型の電力結合器PC2では、端子Combin_nと端子Combin_pの間に接続されている抵抗素子Rcを流れる信号と、端子Combin_nから出力端子OTE2を経由して端子Combin_pに流れる信号の位相差が180度となる。このため、端子Combin_nから抵抗素子Rcを経由して端子Combin_pに流れる信号と、端子Combin_nから出力端子OTE2を経由して端子Combin_pに流れる信号が端子Combin_pでキャンセルされる。この結果、端子Combin_nと端子Combin_pとの間のアイソレーション特性が確保される。このように構成されているウィルキンソン型電力結合器を使用することにより、ハイバンド信号用ネガティブパスを伝達する第1送信信号と、ハイバンド信号用ポジティブパスを伝達する第2送信信号とを合成することができる。このとき、電力結合器PC2は、例えば、図9に示すように、配線基板WB上に形成されるチップ部品と配線によって形成される。このため、PAモジュールのコスト低減および小型化を図る観点から、電力結合器PC2を構成するチップ部品の削減が望まれている。したがって、図10に示すウィルキンソン型の電力結合器PC2では、電力結合器PC2を構成する4つのチップコンデンサを削減する取り組みが進められている。例えば、図10に示すように、出力整合回路OMN2pを構成する容量素子Cl1aと、電力結合器PC2を構成する容量素子Cl1bは、ともに、端子Combin_pとグランドの間に並列接続されている部品であるため、1つの容量素子に共通化することができると考えられる。同様に、電力結合器PC2を構成する容量素子C1aと、電力結合器PC2を構成する容量素子C1bは、ともに、出力端子OTE2とグランドとの間に並列接続されている部品であるため、1つの容量素子に共通化することができると考えられる。図11は、部品の共通化を進めた出力整合回路OMN2n、出力整合回路OMN2pおよび電力結合器PC2の構成を示す回路図である。図11に示す容量素子Cl1は、図10に示す容量素子Cl1aと容量素子Cl1bを共通化した部品であり、図11に示す容量素子C1は、図10に示す容量素子C1aと容量素子C1bを共通化した部品である。図10と図11を見比べるとわかるように、図10に示す電力結合器PC2では、4つの容量素子容量素子C2、容量素子C1a、容量素子C1b、容量素子Cl1bが必要であるのに対し、図11に示す電力結合器PC2では、3つの容量素子容量素子C2、容量素子C1、容量素子Cl1で構成することができる。この結果、図11に示す電力結合器PC2では、図10に示す電力結合器PC2に比べて部品数を削減することができる。このように図11に示す電力結合器PC2では、図10に示す電力結合器PC2に比べて部品数の削減を図ることができるが、さらなるPAモジュールのコスト低減および小型化を推進することが望まれている。このため、例えば、図11に示すウィルキンソン型の電力結合器PC2を構成する容量素子C2を削除することが行なわれている。つまり、容量素子C2は、互いに並列接続されている容量素子がないため、部品の共通化ができず残存しているが、この容量素子C2を削除することにより、さらなるPAモジュールのコスト低減および小型化を図ることが行なわれている。このとき、容量素子C2は、ウィルキンソン型の電力結合器PC2を構成する必須部品であるため、削除すると、ウィルキンソン型の電力結合器PC2の特性を劣化させることになる。すなわち、容量素子C2を削除することにより、電力合成の損失も増加してしまう。さらに、容量素子C2を削除したウィルキンソン型の電力結合器PC2では、端子Combin_nと端子Combin_pの間に接続されている抵抗素子Rcを流れる信号と、端子Combin_nから出力端子OTE2を経由して端子Combin_pに流れる信号の位相差が180度とならない。このため、端子Combin_nから抵抗素子Rcを経由して端子Combin_pに流れる信号と、端子Combin_nから出力端子OTE2を経由して端子Combin_pに流れる信号が端子Combin_pでキャンセルされないことになる。この結果、端子Combin_nと端子Combin_pとの間のアイソレーション特性が劣化してしまう。このように容量素子C2を削除すると、電力結合器PC2の特性劣化が生じるが、現状では、この電力結合器PC2の特性劣化がありながらも、容量素子C2を削除することにより、PAモジュールのコスト低減および小型化を優先させている。つまり、現状では、電力結合器PC2の特性劣化について妥協し、PAモジュールのコスト低減および小型化を優先させているのである。このようにウィルキンソン型の電力結合器PC2では、電力結合器PC2の特性劣化の犠牲を払いながら、PAモジュールのコスト低減および小型化を図っていることがわかる。したがって、ウィルキンソン型の電力結合器PC2では、さらなるPAモジュールのコスト低減および小型化を図ることは困難であると考えられる。このことから、電力結合器PC2として、ウィルキンソン型の電力結合器とは異なるタイプの電力結合器を使用することにより、PAモジュールのコスト低減および小型化を図るアプローチがなされている。具体的には、PAモジュールを構成する電力結合器PC2として、ウィルキンソン型の電力結合器に代えてウェブWebb型の電力結合器を使用することが検討されている。以下に、このウェブ型の電力結合器PC2について説明する。図12は、PAモジュールに使用される出力整合回路OMN2n、出力整合回路OMN2pおよび電力結合器PC2の回路構成を示す回路図である。図12において、ハイバンド信号用ネガティブパスは、端子OMNin_nと接続されており、この端子OMNin_nに出力整合回路OMN2nの入力が接続されている。一方、ハイバンド信号用ポジティブパスは、端子OMNin_pと接続されており、この端子OMNin_pに出力整合回路OMN2pの入力が接続されている。そして、出力整合回路OMN2nの出力は、端子Combin_nを介して電力結合器PC2の入力と接続され、出力整合回路OMN2pの出力は、端子Combin_pを介して電力結合器PC2の入力と接続されている。そして、電力結合器PC2の出力は、出力端子OTE2に接続されている。ここで、PAモジュールにおいて、出力整合回路OMN2nは、端子OMNin_nと端子Combin_nとの間に直列接続された容量素子Ch1と、端子Combin_nとグランドとの間に接続されたインダクタ素子Lh1から構成されている。このように構成されている出力整合回路OMN2nでは、端子OMNin_nから入力する送信信号の位相を-45度だけシフトするとともに、インピーダンス整合が取れるようになっている。同様に、出力整合回路OMN2pは、端子OMNin_pと端子Combin_pとの間に直列接続されたインダクタ素子Ll1と、端子Combin_pとグランドとの間に接続された容量素子Cl1から構成されている。このように構成されている出力整合回路OMN2pでは、端子OMNin_pから入力する送信信号の位相を45度だけシフトするとともに、インピーダンス整合が取れるようになっている。続いて、電力結合器PC2は、端子Combin_nと端子Combin_pの間に接続された抵抗素子Rcおよび容量素子アイソレーション容量素子Cisoと、端子Combin_nと出力端子OTE2の間に直列接続されたインダクタ素子Lc2と、出力端子OTE2とグランドとの間に接続された容量素子C1aとを有している。さらに、電力結合器PC2は、端子Combin_pと出力端子OTE2の間に直列接続されたインダクタ素子Lc2と、出力端子OTE2とグランドとの間に接続された容量素子C1bとを有している。このように構成されている電力結合器PC2は、いわゆるウェブ型電力結合器と呼ばれる。図12に示す出力整合回路OMN2n、出力整合回路OMN2pおよび電力結合器PC2によれば、まず、端子OMNin_nに入力する第1送信信号と、端子OMNin_pに入力する第2送信信号との間の位相差は90度あるが、第1送信信号が出力整合回路OMN2nを通過することにより、第1送信信号の位相が-45度シフトし、第2送信信号が出力整合回路OMN2pを通過することにより、第2送信信号の位相が45度シフトする。この結果、端子Combin_nに入力する第1送信信号の位相と、端子Combin_pに入力する第2送信信号の位相が揃うことになる。この位相の揃った第1送信信号と第2送信信号が電力結合器PC2で合成され、合成された信号が出力端子OTE2から出力されることになる。このウェブ型の電力結合器PC2は、ウィルキンソン型の電力結合器と同様に、端子Combin_nに入力する第1送信信号の位相と、端子Combin_pに入力する第2送信信号の位相が揃っているときに電力合成の損失が最も少なくなる。また、ウェブ型の電力結合器PC2では、端子Combin_nと端子Combin_pの間に接続されている抵抗素子Rcおよび容量素子Cisoを流れる信号と、端子Combin_nから出力端子OTE2を経由して端子Combin_pに流れる信号の位相差が180度となる。このため、端子Combin_nから抵抗素子Rcを経由して端子Combin_pに流れる信号と、端子Combin_nから出力端子OTE2を経由して端子Combin_pに流れる信号が端子Combin_pでキャンセルされる。この結果、端子Combin_nと端子Combin_pとの間のアイソレーション特性が確保される。ここで、ウェブ型の電力結合器とウィルキンソン型の電力結合器の相違点について説明する。まず、上述したように、ウィルキンソン型の電力結合器において、端子Combin_nから抵抗素子Rcを介して端子Combin_pに伝わる信号では、抵抗素子Rcが位相をシフトさせる機能を有していないことから、端子Combin_nから出力される信号の位相と、抵抗素子Rcを介して端子Combin_pに入力される信号との間の位相差はない。一方、ウィルキンソン型の電力結合器において、端子Combin_nから出力端子OTE2を介して端子Combin_pに伝わる信号では、図11に示すインダクタ素子Lc2および容量素子容量素子C2、容量素子C1、容量素子Cl1による位相シフト機能によって、端子Combin_nから出力される信号の位相と、出力端子OTE2を介して端子Combin_pに入力される信号との間に180度の位相差が生じる。これにより、端子Combin_nから抵抗素子Rcを介して端子Combin_pに伝わる信号と、端子Combin_nから出力端子OTE2を介して端子Combin_pに伝わる信号が、端子Combin_pで重ね合わされるとキャンセルされる。このようにして、ウィルキンソン型の電力結合器では、端子Combin_nと端子Combin_pとの間のアイソレーション特性が確保される。これに対し、ウェブ型の電力結合器において、端子Combin_nから抵抗素子Rcおよび容量素子Cisoを介して端子Combin_pに伝わる信号では、容量素子Cisoが位相を-90度シフトさせる機能を有しており、端子Combin_nから出力される信号の位相と、抵抗素子Rcおよび容量素子Cisoを介して端子Combin_pに入力される信号との間の位相差は-90度となる。そして、ウェブ型の電力結合器において、端子Combin_nから出力端子OTE2を介して端子Combin_pに伝わる信号では、図12に示すインダクタ素子Lc2および容量素子容量素子C1a、容量素子C1bによる位相シフト機能によって、端子Combin_nから出力される信号の位相と、出力端子OTE2を介して端子Combin_pに入力される信号との間に90度の位相差が生じる。これにより、端子Combin_nから抵抗素子Rcおよび容量素子Cisoを介して端子Combin_pに伝わる信号の位相と、端子Combin_nから出力端子OTE2を介して端子Combin_pに伝わる信号の位相が、端子Combin_pで180度となり、これらの信号が端子Combin_pで重ね合わされるとキャンセルされる。このようにして、ウェブ型の電力結合器では、端子Combin_nと端子Combin_pとの間のアイソレーション特性が確保される。以上にように、ウェブ型の電力結合器とウィルキンソン型の電力結合器とは、端子Combin_nと端子Combin_pとの間のアイソレーション特性を確保する構成が相違しているのである。ここで、図12に示すウェブ型の電力結合器PC2において、電力結合器PC2を構成する容量素子C1aと、電力結合器PC2を構成する容量素子C1bは、ともに、出力端子OTE2とグランドとの間に並列接続されている部品であるため、1つの容量素子に共通化することができると考えられる。図13は、部品の共通化を進めた出力整合回路OMN2n、出力整合回路OMN2pおよび電力結合器PC2の構成を示す回路図である。図13に示すように、ウェブ型の電力結合器PC2では、2つの容量素子容量素子Ciso、容量素子C1で構成することができる。この結果、図13に示すウェブ型の電力結合器PC2では、PAモジュールのコスト低減および小型化を図る観点から有用であることがわかる。つまり、図11に示すウィルキンソン型の電力結合器PC2では、3つの容量素子容量素子C2、容量素子C1、容量素子Cl1が必要であるが、上述したように、電力結合器PC2の特性を犠牲にして、容量素子C2を削除することにより、PAモジュールのコスト低減および小型化を図っている。これに対し、ウェブ型の電力結合器PC2では、図13に示すように、電力結合器PC2の特性を犠牲にしなくても、2つの容量素子容量素子Ciso、容量素子C1で構成できるので、ウィルキンソン型の電力結合器PC2に比べて、ウェブ型の電力結合器PC2では、電力結合器PC2の特性を維持しながら、PAモジュールのコスト低減および小型化を図ることができる利点があることがわかる。そして、さらなるPAモジュールのコスト低減および小型化を図る観点から、ウェブ型の電力結合器PC2を構成する容量素子Cisoをチップ部品でなく、多層配線基板の層間容量素子として形成することが検討されている。ところが、容量素子Cisoを配線基板の層間容量素子として形成すると、次のような問題点が発生することを本発明者は見出した。以下に、本発明者が見出した問題点について説明する。図14は、PAモジュールが形成されている配線基板WBの各層の一部領域を示す平面図である。配線基板WBは、多層配線構造をしており、例えば、図14では、層間絶縁膜で分離された4層構造となっている。具体的に、配線基板WBの第1層表面には、図14aに示すように、半導体チップCHPやチップ部品受動部品が搭載されている。そして、図14aに示す導体パターンCP1が図13に示す端子Combin_nと同電位のパターンであり、図14aに示す導体パターンCP2が図13に示す端子Combin_pと同電位のパターンである。続いて、図14bに示すように、配線基板WBの第1層の下層には第2層が形成されており、この第2層に上部電極UE1と導体パターンCP3が形成されている。このとき、上部電極UE1は、図14aに示す導体パターンCP1と、例えば、プラグ図示せずを介して電気的に接続されている。つまり、配線基板WBの第2層に形成されている上部電極UE1は、配線基板WBの第1層に形成されている導体パターンCP1と同電位となっている。一方、導体パターンCP3は、図14aに示す導体パターンCP2と、例えば、プラグ図示せずを介して電気的に接続されている。つまり、配線基板WBの第2層に形成されている導体パターンCP3は、配線基板WBの第1層に形成されている導体パターンCP2と同電位となっている。そして、第2層には、上部電極UE1および導体パターンCP3の周囲を囲むようにグランドパターン基準電位用導体プレーンGP1が形成されている。次に、図14cに示すように、配線基板WBの第2層の下層には第3層が形成されており、この第3層に下部電極BE1が形成されている。ここで、下部電極BE1は、図14bに示す導体パターンCP3と、例えば、プラグ図示せずを介して電気的に接続されている。つまり、配線基板WBの第3層に形成されている下部電極BE1は、配線基板WBの第2層に形成されている導体パターンCP3と同電位となっている。したがって、配線基板WBの第1層に形成されている導体パターンCP2と、第2層に形成されている導体パターンCP3と、第3層に形成されている下部電極BE1とは、互いに電気的に接続されて同電位となっている。そして、第3層には、下部電極BE1の周囲を囲むようにグランドパターンGP2が形成されている。続いて、図14dに示すように、配線基板WBの第3層の下層には第4層が形成されており、この第4層が配線基板WBの裏面となっている。配線基板WBの第4層には、グランドパターンGP3が形成されている。このように構成されている4層構造の配線基板WBにおいては、第2層に形成されている上部電極UE1と、第3層に形成されている下部電極BE1と、上部電極UE1と下部電極BE1に挟まれた層間絶縁膜容量絶縁膜として機能するによって、図13に示す容量素子Cisoが形成される。このようにして、図13に示す容量素子Cisoをチップ部品ではなく、配線基板WBの層間容量素子として形成することにより、チップ部品の削減を図ることができる。ところが、容量素子Cisoを層間容量素子として形成すると、以下のような問題点が顕在化してくる。すなわち、図14bに示すように、容量素子Cisoを構成する上部電極UE1の周囲には、基準電位に固定されているグランドパターンGP1が形成されていることから、この上部電極UE1とグランドパターンGP1との間に寄生容量が形成される。一方、図14cに示すように、容量素子Cisoを構成する下部電極BE1の周囲には、基準電位に固定されているグランドパターンGP2が形成されていることから、この下部電極BE1とグランドパターンGP2との間に寄生容量が形成される。さらに下部電極BE1の下層の第4層にはグランドパターンGP3が形成されているため、この下部電極BE1とグランドパターンGP3との間にも寄生容量が存在することになる。以上のことから、上部電極UE1と同電位となっている端子Combin_nとグランドとの間と、下部電極BE1と同電位となっている端子Combin_pとグランドとの間のいずれにも寄生容量が存在することになる。図15は、PAモジュールに使用される出力整合回路OMN2n、出力整合回路OMN2pおよびウェブ型の電力結合器PC2の回路構成を寄生容量も含めて示す回路図である。図15に示すように、容量素子Cisoを配線基板WBの層間容量素子として形成した結果、端子Combin_nとグランドとの間に寄生容量Cnnが形成され、端子Combin_pとグランドとの間に寄生容量Cppが形成されていることがわかる。ここで、寄生容量Cnnは、主に、図14bに示す上部電極UE1とグランドパターンGP1による寄生容量である。これに対し、寄生容量Cppは、主に、図14bに示す導体パターンCP3とグランドパターンGP1による寄生容量と、図14cに示す下部電極BE1とグランドパターンGP2による寄生容量と、図14cと図14dに示す下部電極BE1とグランドパターンGP3による寄生容量とを組み合わせた寄生容量となる。したがって、寄生容量Cnnの容量値と、寄生容量Cppの容量値とは大幅に異なることになる。ここで、例えば、図15において、ウェブ型の電力結合器PC2の一方の入力ポートである端子Combin_nに入力される第1送信信号の位相と、ウェブ型の電力結合器PC2の他方の入力ポートである端子Combin_pに入力される第2送信信号の位相が揃っている場合に、ウェブ型の電力結合器PC2による電力合成の損失が最も小さくなる。しかし、図15に示すように、端子Combin_nに入力される第1送信信号の位相と、ウェブ型の電力結合器PC2の他方の入力ポートである端子Combin_pに入力される第2送信信号の位相が揃うように、出力整合回路OMN2nと出力整合回路OMN2pを設計しても、容量値の異なる寄生容量Cnnと寄生容量Cppが存在すると、第1送信信号の位相と、第2送信信号の位相がずれてしまうのである。つまり、寄生容量Cnnと寄生容量Cppが存在しても、それぞれの容量値が等しければ、第1送信信号の位相と第2送信信号の位相のずれが生じにくくなるが、寄生容量Cnnの容量値と寄生容量Cppの容量値が異なると、ウェブ型の電力結合器PC2に入力する第1送信信号と第2送信信号のフェイズバランスがずれてしまうのである。この結果、ウェブ型の電力結合器PC2における電力合成の損失が大きくなってしまう問題点が発生する。そこで、本発明者は、PAモジュールのコスト低減および小型化を図る観点から、ウェブ型の電力結合器PC2の構成部品である容量素子Cisoを配線基板WBの層間容量素子から形成することを前提として、容量素子Cisoを層間容量素子から構成することにより発生する寄生容量Cnnと寄生容量Cppの容量値をできるだけ等しくする工夫を施している。以下に、この工夫を施した本実施の形態における技術的思想について説明する。<<本実施の形態における特徴回路構成>>図16は、本実施の形態における出力整合回路OMN2n、出力整合回路OMN2pおよびウェブ型の電力結合器PC2の回路構成を寄生容量も含めて示す回路図である。図16において、ハイバンド信号用ネガティブパスは、端子OMNin_nと接続されており、この端子OMNin_nに出力整合回路OMN2nの入力が接続されている。一方、ハイバンド信号用ポジティブパスは、端子OMNin_pと接続されており、この端子OMNin_pに出力整合回路OMN2pの入力が接続されている。そして、出力整合回路OMN2nの出力は、端子Combin_nを介して電力結合器PC2の入力と接続され、出力整合回路OMN2pの出力は、端子Combin_pを介して電力結合器PC2の入力と接続されている。そして、電力結合器PC2の出力は、出力端子OTE2に接続されている。ここで、PAモジュールにおいて、出力整合回路OMN2nは、端子OMNin_nと端子Combin_nとの間に直列接続された容量素子Ch1と、端子Combin_nとグランドとの間に接続されたインダクタ素子Lh1から構成されている。このように構成されている出力整合回路OMN2nでは、端子OMNin_nから入力する送信信号の位相を-45度だけシフトするとともに、インピーダンス整合が取れるようになっている。同様に、出力整合回路OMN2pは、端子OMNin_pと端子Combin_pとの間に直列接続されたインダクタ素子Ll1と、端子Combin_pとグランドとの間に接続された容量素子Cl1から構成されている。このように構成されている出力整合回路OMN2pでは、端子OMNin_pから入力する送信信号の位相を45度だけシフトするとともに、インピーダンス整合が取れるようになっている。続いて、電力結合器PC2は、端子Combin_nと端子Combin_pの間に接続された抵抗素子Rc、容量素子アイソレーション容量素子CisoAおよび容量素子アイソレーション容量素子CisoBと、端子Combin_nと出力端子OTE2の間に直列接続されたインダクタ素子Lc2と、出力端子OTE2とグランドとの間に接続された容量素子C1とを有している。図16に示す出力整合回路OMN2n、出力整合回路OMN2pおよび電力結合器PC2によれば、まず、端子OMNin_nに入力する第1送信信号と、端子OMNin_pに入力する第2送信信号との間の位相差は90度あるが、第1送信信号が出力整合回路OMN2nを通過することにより、第1送信信号の位相が-45度シフトし、第2送信信号が出力整合回路OMN2pを通過することにより、第2送信信号の位相が45度シフトする。この結果、端子Combin_nに入力する第1送信信号の位相と、端子Combin_pに入力する第2送信信号の位相が揃うことになる。この位相の揃った第1送信信号と第2送信信号が電力結合器PC2で合成され、合成された信号が出力端子OTE2から出力されることになる。なお、図16において、出力整合回路OMN2nに設けられている容量素子Cblk1は、DC成分直流成分を遮断するために設けられている。例えば、図16において、端子OMNin_pの前段には終段増幅回路SAMP2pが接続されるが図8参照、この終段増幅回路SAMP2pを構成するMISFETのドレインに直流バイアス電圧が印加される。つまり、終段増幅回路SAMP2pを構成するMISFETのドレインと接続される端子OMNin_pに直流バイアス電圧が印加される。このとき、容量素子Cblk1が存在しない場合、端子OMNin_pは、端子Combin_p→抵抗素子Rc→端子Combin_n→インダクタ素子Lh1を介してグランドと接続されることになり、端子OMNin_pとグランドとの間に直流電流が流れてしまう。このことから、インダクタ素子Lh1とグランドとの間に容量素子Cblk1を設けることにより、端子OMNin_pとグランドとの間に直流電流が流れないようにしている。同様に、出力端子OTE2に直列接続されている容量素子Cblk2も、DC成分直流成分を遮断する機能を有している。また、図16において、出力端子OTE2とグランドとの間に設けられている容量素子Ct1は、高調波をグランドに流すトラップ機能を有している。すなわち、電力結合器PC2では、第1送信信号と第2送信信号とを合成した信号が出力端子OTE2から出力されるが、この第1送信信号や第2送信信号には、本来送信すべき信号の2倍の周波数や3倍の周波数を有する高調波も含まれている。そこで、この高調波を出力端子OTE2から出力する前に除去するため、高調波トラップフィルタとして機能する容量素子Ct1を出力端子OTE2とグランドとの間に設けているのである。つまり、容量素子Ct1は、周波数が大きい信号に対して短絡しているとみなすことができるため、本来送信すべき信号の周波数よりも高い高調波に対して短絡しているとみなせる容量値を選択することにより、本来送信すべき信号よりも周波数の高い高調波について出力端子OTE2ではなく、グランドへ流すことができる。この結果、出力端子OTE2から出力される高調波を低減することができるのである。本実施の形態における出力整合回路OMN2n、出力整合回路OMN2pおよびウェブ型の電力結合器PC2は上記のように構成されており、本実施の形態における特徴は、以下に示すようなものである。すなわち、本実施の形態における特徴は、端子Combin_nと端子Combin_pの間に並列接続された2つの容量素子CisoAと容量素子CisoBを備えることにある。つまり、図15に示すように、アイソレーション容量素子を1つの容量素子Cisoから構成し、この容量素子Cisoをチップ部品ではなく、配線基板WBの層間容量素子として形成すると、容量素子Cisoを構成する上部電極UE1とグランド間に発生する寄生容量Cnnと、容量素子Cisoを構成する下部電極BE1とグランド間に発生する寄生容量Cppが大幅に異なることになる。この結果、ウェブ型の電力結合器PC2に入力する第1送信信号と第2送信信号のフェイズバランスがずれてしまい、ウェブ型の電力結合器PC2における電力合成の損失が大きくなってしまう。そこで、本実施の形態では、端子Combin_nと端子Combin_pの間に接続されるアイソレーション容量素子を、並列接続された2つの容量素子CisoAと容量素子CisoBから構成している。この場合、2つの容量素子CisoAと容量素子CisoBの形状の対称性を高めることにより、図16に示す寄生容量Cnの容量値と寄生容量Cpの容量値をほぼ等しくすることができるのである。この結果、ウェブ型の電力結合器PC2に入力する第1送信信号と第2送信信号のフェイズバランスの劣化を抑制することができ、ウェブ型の電力結合器PC2における電力合成の損失を小さくすることができる。つまり、本実施の形態における技術的思想は、アイソレーション容量素子を、並列接続された対称性の高い2つの容量素子CisoAと容量素子CisoBに分割することにより、容量素子CisoAおよび容量素子CisoBを配線基板WBの層間容量素子として形成する場合であっても、それぞれの容量素子CisoAと容量素子CisoBに起因する寄生容量をほぼ等しくできることに特徴がある。このように本実施の形態における基本思想は、アイソレーション容量素子を1つの容量素子ではなく、対称性の高い2つの容量素子で構成することにより、端子Combin_nとグランドの間に形成される寄生容量Cnの容量値と、端子Combin_pとグランドの間に形成される寄生容量Cpの容量値とを等しくするものである。したがって、本実施の形態では、アイソレーション容量素子を対称性の高い2つの容量素子から構成する例について説明するが、その基本概念は、アイソレーション容量素子を、並列接続された対称性の高い偶数個の容量素子から構成する場合にも拡張することができる。すなわち、アイソレーション容量素子を、並列接続された対称性の高い偶数個の容量素子から構成する場合も、端子Combin_nとグランドの間に形成される寄生容量Cnの容量値と、端子Combin_pとグランドの間に形成される寄生容量Cpの容量値とを等しくすることができる。この結果、ウェブ型の電力結合器PC2に入力する第1送信信号と第2送信信号のフェイズバランスの劣化を抑制することができ、ウェブ型の電力結合器PC2における電力合成の損失を小さくすることができる効果が得られる。このように本実施の形態における技術的思想は、アイソレーション容量素子を、並列接続された対称性の高い偶数個の容量素子から構成する場合にも適用できるが、本実施の形態では、具体的に、アイソレーション容量素子を、並列接続された対称性の高い2つの容量素子CisoAと容量素子CisoBに分割する構成について説明する。すなわち、以下では、アイソレーション容量素子を、並列接続された対称性の高い2つの容量素子CisoAと容量素子CisoBから構成することにより、端子Combin_nとグランドの間に形成される寄生容量Cnの容量値と、端子Combin_pとグランドの間に形成される寄生容量Cpの容量値とをほぼ等しくできることについて、レイアウト構成の観点から説明する。<<本実施の形態における特徴レイアウト構成>>図17は、実施の形態において、PAモジュールが形成されている配線基板WBの各層の一部領域を示す平面図である。配線基板WBは、多層配線構造をしており、例えば、図17では、層間絶縁膜で分離された4層構造となっている。具体的に、配線基板WBの第1層表面には、図17aに示すように、半導体チップCHPやチップ部品受動部品が搭載されている。そして、図17aに示す導体パターンCP1が図16に示す端子Combin_nと同電位のパターンであり、図17aに示す導体パターンCP2が図16に示す端子Combin_pと同電位のパターンである。続いて、図17bに示すように、配線基板WBの第1層の下層には第2層が形成されており、この第2層に上部電極UE1と上部電極UE2が形成されている。このとき、上部電極UE1は、図17aに示す導体パターンCP1と、例えば、プラグ図示せずを介して電気的に接続されている。つまり、配線基板WBの第2層に形成されている上部電極UE1は、配線基板WBの第1層に形成されている導体パターンCP1と同電位となっている。一方、上部電極UE2は、図17aに示す導体パターンCP2と、例えば、プラグ図示せずを介して電気的に接続されている。つまり、配線基板WBの第2層に形成されている上部電極UE2は、配線基板WBの第1層に形成されている導体パターンCP2と同電位となっている。そして、第2層には、上部電極UE1および上部電極UE2の周囲を囲むようにグランドパターン基準電位用導体プレーンGP1が形成されている。次に、図17cに示すように、配線基板WBの第2層の下層には第3層が形成されており、この第3層に下部電極BE1と下部電極BE2が形成されている。ここで、下部電極BE1は、図17bに示す上部電極UE2と、例えば、プラグ図示せずを介して電気的に接続されている。つまり、配線基板WBの第3層に形成されている下部電極BE1は、配線基板WBの第2層に形成されている上部電極UE2と同電位となっている。したがって、配線基板WBの第1層に形成されている導体パターンCP1と、第2層に形成されている上部電極UE1と、第3層に形成されている下部電極BE2とは、互いに電気的に接続されて同電位となっている。また、配線基板WBの第1層に形成されている導体パターンCP2と、第2層に形成されている上部電極UE2と、第3層に形成されている下部電極BE1とは、互いに電気的に接続されて同電位となっている。そして、第3層には、下部電極BE1および下部電極BE2の周囲を囲むようにグランドパターンGP2が形成されている。続いて、図17dに示すように、配線基板WBの第3層の下層には第4層が形成されており、この第4層が配線基板WBの裏面となっている。配線基板WBの第4層には、グランドパターンGP3が形成されている。このように構成されている4層構造の配線基板WBにおいては、第2層に形成されている上部電極UE1と、第3層に形成されている下部電極BE1と、上部電極UE1と下部電極BE1に挟まれた層間絶縁膜容量絶縁膜として機能するによって、図16に示す容量素子CisoAが形成される。一方、第2層に形成されている上部電極UE2と、第3層に形成されている下部電極BE2と、上部電極UE2と下部電極BE2に挟まれた層間絶縁膜容量絶縁膜として機能するによって、図16に示す容量素子CisoBが形成される。このようにして、図16に示す容量素子CisoAおよび容量素子CisoBをチップ部品ではなく、配線基板WBの層間容量素子として形成することにより、チップ部品の削減を図ることができる。ここで、本実施の形態におけるレイアウト構成上の特徴について説明する。まず、図17bに示すように、本実施の形態では、容量素子CisoAの上部電極UE1と、容量素子CisoBの上部電極UE2との対称性が高められている。具体的に、上部電極UE1と上部電極UE2との対称性が高められているとは、本明細書では、上部電極UE1と上部電極UE2の間に対称性がある場合だけでなく、厳密にいえば対称性が存在しなくても、上部電極UE1と上部電極UE2の間に対称性が存在するものと近似的にみなすことができる場合も含む広い概念である。例えば、図17bに示すように、上部電極UE1と上部電極UE2は鏡像対称の関係にあるとみなすことができる。言い換えれば、このことは、上部電極UE1の面積と、上部電極UE2の面積が等しいということもできるし、また、上部電極UE1の形状と、上部電極UE2の形状が等しいということもできる。さらに、厳密にいえば対称性が存在しなくても、上部電極UE1と上部電極UE2の間に対称性が存在するものと近似的にみなすことができる場合とは、例えば、以下に示すような場合である。すなわち、図17bと図17cに示すように、例えば、容量素子CisoAは、上部電極UE1と下部電極BE1とを有し、容量素子CisoBは、上部電極UE2と下部電極BE2を有している。このとき、図17bおよび図17cから明らかなように、上部電極UE1の形状と下部電極BE1の形状の差よりも、上部電極UE1の形状と上部電極UE2の形状の差のほうが小さくなっている。このような場合、厳密に上部電極UE1と上部電極UE2の間に対称性が存在しなくても、本明細書では、上部電極UE1と上部電極UE2の間の対称性が高められているものということにする。つまり、本明細書で、上部電極UE1と上部電極UE2の対称性が高められている場合とは、上部電極UE1と上部電極UE2の間に明らかな対称性が存在する場合だけでなく、例えば、上部電極UE1の形状と下部電極BE1の形状との差よりも、上部電極UE1の形状と上部電極UE2の形状との差のほうが小さい場合も含む広い概念である。このとき、上部電極UE1の形状と下部電極BE1の形状との差よりも、上部電極UE1の形状と上部電極UE2の形状との差のほうが小さいということは、言い換えれば、上部電極UE1の面積と下部電極BE1の面積との差よりも、上部電極UE1の面積と上部電極UE2の面積との差のほうが小さいということもできる。さらに、上部電極UE1と上部電極UE2の対称性が高められている場合とは、上部電極UE1と下部電極BE1との間に存在する対称関係よりも、上部電極UE1と上部電極UE2の間に存在する対称関係のほうが高い場合も当然含まれる。同様に、本実施の形態では、図17cに示すように、容量素子CisoAの下部電極BE1と、容量素子CisoBの下部電極BE2との対称性が高められている。具体的に、下部電極BE1と下部電極BE2との対称性が高められているとは、本明細書では、下部電極BE1と下部電極BE2の間に対称性がある場合だけでなく、厳密にいえば対称性が存在しなくても、下部電極BE1と下部電極BE2の間に対称性が存在するものと近似的にみなすことができる場合も含む広い概念である。例えば、図17cに示すように、下部電極BE1と下部電極BE2はほぼ点対称の関係にあるとみなすことができる。言い換えれば、このことは、下部電極BE1の面積と、下部電極BE2の面積がほぼ等しいということもできるし、また、下部電極BE1の形状と、下部電極BE2の形状がほぼ等しいということもできる。さらに、厳密にいえば対称性が存在しなくても、下部電極BE1と下部電極BE2の間に対称性が存在するものと近似的にみなすことができる場合とは、例えば、以下に示すような場合である。すなわち、図17bと図17cに示すように、例えば、容量素子CisoAは、上部電極UE1と下部電極BE1とを有し、容量素子CisoBは、上部電極UE2と下部電極BE2を有している。このとき、図17bおよび図17cから明らかなように、上部電極UE1の形状と下部電極BE1の形状の差よりも、下部電極BE1の形状と下部電極BE2の形状の差のほうが小さくなっている。このような場合、厳密に下部電極BE1と下部電極BE2の間に対称性が存在しなくても、本明細書では、下部電極BE1と下部電極BE2の間の対称性が高められているものということにする。つまり、本明細書で、下部電極BE1と下部電極BE2の対称性が高められている場合とは、下部電極BE1と下部電極BE2の間に明らかな対称性が存在する場合だけでなく、例えば、上部電極UE1の形状と下部電極BE1の形状との差よりも、下部電極BE1の形状と下部電極BE2の形状との差のほうが小さい場合も含む広い概念である。このとき、上部電極UE1の形状と下部電極BE1の形状との差よりも、下部電極BE1の形状と下部電極BE2の形状との差のほうが小さいということは、言い換えれば、上部電極UE1の面積と下部電極BE1の面積との差よりも、下部電極BE1の面積と下部電極BE2の面積との差のほうが小さいということもできる。さらに、下部電極BE1と下部電極BE2の対称性が高められている場合とは、上部電極UE1と下部電極BE1との間に存在する対称関係よりも、下部電極BE1と下部電極BE2の間に存在する対称関係のほうが高い場合も当然含まれる。このように構成されている2つの容量素子CisoAと容量素子CisoBにおいて、容量素子CisoAの上部電極UE1と、容量素子CisoBの上部電極UE2の対称性が高められており、かつ、容量素子CisoAの下部電極BE1と、容量素子CisoBの下部電極BE2の対称性が高められている。そして、容量素子CisoAを構成する上部電極UE1と、容量素子CisoBを構成する上部電極UE2が配線基板WBの第2層に形成され、かつ、容量素子CisoAを構成する下部電極BE1と、容量素子CisoBを構成する下部電極BE2が配線基板WBの第3層に形成されている。このことから、容量素子CisoAを構成する上部電極UE1と下部電極BE1との間の距離と、容量素子CisoBを構成する上部電極UE2と下部電極BE2との間の距離が等しくなる。この結果、本実施の形態では、アイソレーション容量素子を構成する2つの容量素子CisoAと容量素子CisoBの容量値がほぼ等しくなる。つまり、本実施の形態によれば、容量値のほぼ等しい容量素子CisoAと容量素子CisoBとを端子Combin_nと端子Combin_pの間に並列接続させることにより、アイソレーション容量素子を形成している。この場合、以下に示すように、端子Combin_nとグランドとの間に形成される寄生容量Cnの容量値と、端子Combin_pとグランドとの間に形成される寄生容量Cpの容量値とをほぼ等しくすることができることについて説明する。まず、図17bに示すように、互いに対称性が高められている上部電極UE1と上部電極UE2の周囲を囲むようにグランドパターンGP1が形成されている。また、図17cに示すように、互いに対称性が高められている下部電極BE1と下部電極BE2の周囲を囲むようにグランドパターンGP2が形成されている。そして、図17dに示すように、下部電極BE1および下部電極BE2が形成されている第3層の下層の第4層にグランドパターンGP3が形成されている。このような構成のもと、まず、端子Combin_nとグランドとの間の寄生容量Cnについて考える。例えば、図17aに示す導体パターンCP1は、端子Combin_nと同電位であり、この導体パターンCP1と、図17bに示す上部電極UE1が電気的に接続されていることから、上部電極UE1と端子Combin_nとは同電位となる。このため、上部電極UE1と、この上部電極UE1を囲むように形成されているグランドパターンGP1によって寄生容量Cnの一部が形成されることがわかる。さらに、例えば、図17bに示す上部電極UE1は、端子Combin_nと同電位であり、この上部電極UE1と、図17cに示す下部電極BE2が電気的に接続されていることから、下部電極BE2と端子Combin_nとは同電位となる。このため、下部電極BE2と、この下部電極BE2を囲むように形成されているグランドパターンGP2によっても寄生容量Cnの一部が形成されることがわかる。また、下部電極BE2の下層にグランドパターンGP3が形成されていることから、この下部電極BE2と、この下部電極BE2の下層に形成されているグランドパターンGP3によっても寄生容量Cnの一部が形成されることがわかる。以上より、端子Combin_nとグランドとの間に形成される寄生容量Cnは、主に、A1上部電極UE1と、この上部電極UE1を囲むように形成されているグランドパターンGP1によって形成される寄生容量、A2下部電極BE2と、この下部電極BE2を囲むように形成されているグランドパターンGP2によって形成される寄生容量、および、A3下部電極BE2と、この下部電極BE2の下層に形成されているグランドパターンGP3によって形成される寄生容量から構成されることになる。一方、端子Combin_pとグランドとの間の寄生容量Cpについて考える。例えば、図17aに示す導体パターンCP2は、端子Combin_pと同電位であり、この導体パターンCP2と、図17bに示す上部電極UE2が電気的に接続されていることから、上部電極UE2と端子Combin_pとは同電位となる。このため、上部電極UE2と、この上部電極UE2を囲むように形成されているグランドパターンGP1によって寄生容量Cpの一部が形成されることがわかる。さらに、例えば、図17bに示す上部電極UE2は、端子Combin_pと同電位であり、この上部電極UE2と、図17cに示す下部電極BE1が電気的に接続されていることから、下部電極BE1と端子Combin_pとは同電位となる。このため、下部電極BE1と、この下部電極BE1を囲むように形成されているグランドパターンGP2によっても寄生容量Cpの一部が形成されることがわかる。また、下部電極BE1の下層にグランドパターンGP3が形成されていることから、この下部電極BE1と、この下部電極BE1の下層に形成されているグランドパターンGP3によっても寄生容量Cpの一部が形成されることがわかる。以上より、端子Combin_pとグランドとの間に形成される寄生容量Cpは、主に、B1上部電極UE2と、この上部電極UE2を囲むように形成されているグランドパターンGP1によって形成される寄生容量、B2下部電極BE1と、この下部電極BE1を囲むように形成されているグランドパターンGP2によって形成される寄生容量、および、B3下部電極BE1と、この下部電極BE1の下層に形成されているグランドパターンGP3によって形成される寄生容量から構成されることになる。以上のことから、寄生容量Cnは、主に、A1A2A3から構成され、寄生容量Cpは、主に、B1B2B3から構成されることになる。ここで、まず、寄生容量Cnの一部を構成するA1と、寄生容量Cpの一部を構成するB1を比較すると、上部電極UE1と上部電極UE2の対称性が高められており、かつ、この上部電極UE1と上部電極UE2の周囲を囲むようにグランドパターンGP1が形成されていることから、A1≒B1が成立すると考えられる。そして、寄生容量Cnの一部を構成するA2と、寄生容量Cpの一部を構成するB2を比較すると、下部電極BE1と下部電極BE2の対称性が高められており、かつ、この下部電極BE1と下部電極BE2の周囲を囲むようにグランドパターンGP2が形成されていることから、A2≒B2が成立すると考えられる。さらに、寄生容量Cnの一部を構成するA3と、寄生容量Cpの一部を構成するB3を比較すると、下部電極BE1と下部電極BE2の対称性が高められており、かつ、この下部電極BE1と下部電極BE2の下層にグランドパターンGP3が形成されており、下部電極BE1とグランドパターンGP3との間の距離と、下部電極BE2とグランドパターンGP3との間の距離が等しいため、A3≒B3が成立すると考えられる。したがって、主に、A1A2A3から構成される寄生容量Cnの容量値と、主に、B1B2B3から構成される寄生容量Cpの容量値がほぼ等しくなる。この結果、ウェブ型の電力結合器PC2に入力する第1送信信号と第2送信信号のフェイズバランスの劣化を抑制することができ、ウェブ型の電力結合器PC2における電力合成の損失を小さくすることができる。<<変形例におけるレイアウト構成>>続いて、変形例におけるレイアウト構成について説明する。図18は、変形例において、PAモジュールが形成されている配線基板WBの各層の一部領域を示す平面図である。配線基板WBは、多層配線構造をしており、例えば、図18では、層間絶縁膜で分離された4層構造となっている。具体的に、配線基板WBの第1層表面には、図18aに示すように、半導体チップCHPやチップ部品受動部品が搭載されている。そして、図18aに示す導体パターンCP1が図16に示す端子Combin_nと同電位のパターンであり、図18aに示す導体パターンCP2が図16に示す端子Combin_pと同電位のパターンである。本変形例では、この導体パターンCP1が容量素子CisoAの上部電極UE1となり、導体パターンCP2が容量素子CisoBの上部電極UE2となっている。続いて、図18bに示すように、配線基板WBの第1層の下層には第2層が形成されており、この第2層に下部電極BE1と下部電極BE2が形成されている。このとき、下部電極BE1は、図18aに示す導体パターンCP2上部電極UE2と、例えば、プラグ図示せずを介して電気的に接続されている。つまり、配線基板WBの第2層に形成されている下部電極BE1は、配線基板WBの第1層に形成されている導体パターンCP2上部電極UE2と同電位となっている。一方、下部電極BE2は、図18aに示す導体パターンCP1上部電極UE1と、例えば、プラグ図示せずを介して電気的に接続されている。つまり、配線基板WBの第2層に形成されている下部電極BE2は、配線基板WBの第1層に形成されている導体パターンCP1上部電極UE1と同電位となっている。そして、第2層には、下部電極BE1および下部電極BE2の周囲を囲むようにグランドパターン基準電位用導体プレーンGP1が形成されている。次に、図18cに示すように、配線基板WBの第2層の下層には第3層が形成されており、この第3層にグランドパターンGP2が形成されている。そして、図18dに示すように、配線基板WBの第3層の下層には第4層が形成されており、この第4層が配線基板WBの裏面となっている。配線基板WBの第4層には、グランドパターンGP3が形成されている。このように構成されている4層構造の配線基板WBにおいては、第1層に形成されている上部電極UE1導体パターンCP1と、第2層に形成されている下部電極BE1と、上部電極UE1導体パターンCP1と下部電極BE1に挟まれた層間絶縁膜容量絶縁膜として機能するによって、図16に示す容量素子CisoAが形成される。一方、第1層に形成されている上部電極UE2導体パターンCP2と、第2層に形成されている下部電極BE2と、上部電極UE2導体パターンCP2と下部電極BE2に挟まれた層間絶縁膜容量絶縁膜として機能するによって、図16に示す容量素子CisoBが形成される。このようにして、図16に示す容量素子CisoAおよび容量素子CisoBをチップ部品ではなく、配線基板WBの層間容量素子として形成することにより、チップ部品の削減を図ることができる。ここで、図18aに示すように、本変形例では、容量素子CisoAの上部電極UE1と、容量素子CisoBの上部電極UE2との対称性が高められている。具体的に、上部電極UE1と上部電極UE2との対称性が高められているとは、本明細書では、上部電極UE1と上部電極UE2の間に対称性がある場合だけでなく、厳密にいえば対称性が存在しなくても、上部電極UE1と上部電極UE2の間に対称性が存在するものと近似的にみなすことができる場合も含む広い概念である。例えば、図18aに示すように、上部電極UE1と上部電極UE2は鏡像対称の関係にあるとみなすことができる。言い換えれば、このことは、上部電極UE1の面積と、上部電極UE2の面積が等しいということもできるし、また、上部電極UE1の形状と、上部電極UE2の形状が等しいということもできる。さらに、厳密にいえば対称性が存在しなくても、上部電極UE1と上部電極UE2の間に対称性が存在するものと近似的にみなすことができる場合とは、例えば、以下に示すような場合である。すなわち、図18aと図18bに示すように、例えば、容量素子CisoAは、上部電極UE1と下部電極BE1とを有し、容量素子CisoBは、上部電極UE2と下部電極BE2を有している。このとき、図18aおよび図18bから明らかなように、上部電極UE1の形状と下部電極BE1の形状の差よりも、上部電極UE1の形状と上部電極UE2の形状の差のほうが小さくなっている。このような場合、厳密に上部電極UE1と上部電極UE2の間に対称性が存在しなくても、本明細書では、上部電極UE1と上部電極UE2の間の対称性が高められているものということにする。つまり、本明細書で、上部電極UE1と上部電極UE2の対称性が高められている場合とは、上部電極UE1と上部電極UE2の間に明らかな対称性が存在する場合だけでなく、例えば、上部電極UE1の形状と下部電極BE1の形状との差よりも、上部電極UE1の形状と上部電極UE2の形状との差のほうが小さい場合も含む広い概念である。このとき、上部電極UE1の形状と下部電極BE1の形状との差よりも、上部電極UE1の形状と上部電極UE2の形状との差のほうが小さいということは、言い換えれば、上部電極UE1の面積と下部電極BE1の面積との差よりも、上部電極UE1の面積と上部電極UE2の面積との差のほうが小さいということもできる。さらに、上部電極UE1と上部電極UE2の対称性が高められている場合とは、上部電極UE1と下部電極BE1との間に存在する対称関係よりも、上部電極UE1と上部電極UE2の間に存在する対称関係のほうが高い場合も当然含まれる。同様に、本変形例では、図18bに示すように、容量素子CisoAの下部電極BE1と、容量素子CisoBの下部電極BE2との対称性が高められている。具体的に、下部電極BE1と下部電極BE2との対称性が高められているとは、本明細書では、下部電極BE1と下部電極BE2の間に対称性がある場合だけでなく、厳密にいえば対称性が存在しなくても、下部電極BE1と下部電極BE2の間に対称性が存在するものと近似的にみなすことができる場合も含む広い概念である。例えば、図18bに示すように、下部電極BE1と下部電極BE2はほぼ点対称の関係にあるとみなすことができる。言い換えれば、このことは、下部電極BE1の面積と、下部電極BE2の面積がほぼ等しいということもできるし、また、下部電極BE1の形状と、下部電極BE2の形状がほぼ等しいということもできる。さらに、厳密にいえば対称性が存在しなくても、下部電極BE1と下部電極BE2の間に対称性が存在するものと近似的にみなすことができる場合とは、例えば、以下に示すような場合である。すなわち、図18aと図18bに示すように、例えば、容量素子CisoAは、上部電極UE1と下部電極BE1とを有し、容量素子CisoBは、上部電極UE2と下部電極BE2を有している。このとき、図18aおよび図18bから明らかなように、上部電極UE1の形状と下部電極BE1の形状の差よりも、下部電極BE1の形状と下部電極BE2の形状の差のほうが小さくなっている。このような場合、厳密に下部電極BE1と下部電極BE2の間に対称性が存在しなくても、本明細書では、下部電極BE1と下部電極BE2の間の対称性が高められているものということにする。つまり、本明細書で、下部電極BE1と下部電極BE2の対称性が高められている場合とは、下部電極BE1と下部電極BE2の間に明らかな対称性が存在する場合だけでなく、例えば、上部電極UE1の形状と下部電極BE1の形状との差よりも、下部電極BE1の形状と下部電極BE2の形状との差のほうが小さい場合も含む広い概念である。このとき、上部電極UE1の形状と下部電極BE1の形状との差よりも、下部電極BE1の形状と下部電極BE2の形状との差のほうが小さいということは、言い換えれば、上部電極UE1の面積と下部電極BE1の面積との差よりも、下部電極BE1の面積と下部電極BE2の面積との差のほうが小さいということもできる。さらに、下部電極BE1と下部電極BE2の対称性が高められている場合とは、上部電極UE1と下部電極BE1との間に存在する対称関係よりも、下部電極BE1と下部電極BE2の間に存在する対称関係のほうが高い場合も当然含まれる。このように構成されている2つの容量素子CisoAと容量素子CisoBにおいて、容量素子CisoAの上部電極UE1と、容量素子CisoBの上部電極UE2の対称性が高められており、かつ、容量素子CisoAの下部電極BE1と、容量素子CisoBの下部電極BE2の対称性が高められている。そして、容量素子CisoAを構成する上部電極UE1と、容量素子CisoBを構成する上部電極UE2が配線基板WBの第1層に形成され、かつ、容量素子CisoAを構成する下部電極BE1と、容量素子CisoBを構成する下部電極BE2が配線基板WBの第2層に形成されている。このことから、容量素子CisoAを構成する上部電極UE1と下部電極BE1との間の距離と、容量素子CisoBを構成する上部電極UE2と下部電極BE2との間の距離が等しくなる。この結果、本変形例では、アイソレーション容量素子を構成する2つの容量素子CisoAと容量素子CisoBの容量値がほぼ等しくなる。つまり、本変形例によれば、容量値のほぼ等しい容量素子CisoAと容量素子CisoBとを端子Combin_nと端子Combin_pの間に並列接続させることにより、アイソレーション容量素子を形成している。この場合、以下に示すように、端子Combin_nとグランドとの間に形成される寄生容量Cnの容量値と、端子Combin_pとグランドとの間に形成される寄生容量Cpの容量値とをほぼ等しくすることができることについて説明する。まず、図18bに示すように、互いに対称性が高められている下部電極BE1と下部電極BE2の周囲を囲むようにグランドパターンGP1が形成されている。そして、図18cおよび図18dに示すように、下部電極BE1および下部電極BE2が形成されている第2層の下層の第3層にグランドパターンGP2が形成され、この第3層の下層の第4層にグランドパターンGP3が形成されている。このような構成のもと、まず、端子Combin_nとグランドとの間の寄生容量Cnについて考える。例えば、図18aに示す上部電極UE1は、端子Combin_nと同電位であり、この上部電極UE1と、図18bに示す下部電極BE2が電気的に接続されていることから、下部電極BE2と端子Combin_nとは同電位となる。このため、下部電極BE2と、この下部電極BE2を囲むように形成されているグランドパターンGP1によって、寄生容量Cnの一部が形成されることがわかる。また、下部電極BE2の下層にグランドパターンGP2が形成されていることから、この下部電極BE2と、この下部電極BE2の下層に形成されているグランドパターンGP2によっても寄生容量Cnの一部が形成されることがわかる。なお、グランドパターンGP2の下層にグランドパターンGP3が形成されているが、下部電極BE2とグランドパターンGP3の間の距離は、下部電極BE2とグランドパターンGP2の間の距離よりも大きいので、寄生容量としては小さくなるので、ここでは考慮しないことにする。以上より、端子Combin_nとグランドとの間に形成される寄生容量Cnは、主に、A1下部電極BE2と、この下部電極BE2を囲むように形成されているグランドパターンGP1によって形成される寄生容量、および、A2下部電極BE2と、この下部電極BE2の下層に形成されているグランドパターンGP2によって形成される寄生容量から構成されることになる。一方、端子Combin_pとグランドとの間の寄生容量Cpについて考える。例えば、図18aに示す上部電極UE2は、端子Combin_pと同電位であり、この上部電極UE2と、図18bに示す下部電極BE1が電気的に接続されていることから、下部電極BE1と端子Combin_pとは同電位となる。このため、下部電極BE1と、この下部電極BE1を囲むように形成されているグランドパターンGP1によって、寄生容量Cpの一部が形成されることがわかる。また、下部電極BE1の下層にグランドパターンGP2が形成されていることから、この下部電極BE1と、この下部電極BE1の下層に形成されているグランドパターンGP2によっても寄生容量Cpの一部が形成されることがわかる。以上より、端子Combin_pとグランドとの間に形成される寄生容量Cpは、主に、B1下部電極BE1と、この下部電極BE1を囲むように形成されているグランドパターンGP1によって形成される寄生容量、および、B2下部電極BE1と、この下部電極BE1の下層に形成されているグランドパターンGP2によって形成される寄生容量から構成されることになる。以上のことから、寄生容量Cnは、主に、A1A2から構成され、寄生容量Cpは、主に、B1B2から構成されることになる。ここで、まず、寄生容量Cnの一部を構成するA1と、寄生容量Cpの一部を構成するB1を比較すると、下部電極BE1と下部電極BE2の対称性が高められており、かつ、この下部電極BE1と下部電極BE2の周囲を囲むようにグランドパターンGP1が形成されていることから、A1≒B1が成立すると考えられる。そして、寄生容量Cnの一部を構成するA2と、寄生容量Cpの一部を構成するB2を比較すると、下部電極BE1と下部電極BE2の対称性が高められており、かつ、この下部電極BE1と下部電極BE2の下層にグランドパターンGP2が形成されており、下部電極BE1とグランドパターンGP2との間の距離と、下部電極BE2とグランドパターンGP2との間の距離が等しいため、A2≒B2が成立すると考えられる。したがって、主に、A1A2から構成される寄生容量Cnの容量値と、主に、B1B2から構成される寄生容量Cpの容量値がほぼ等しくなる。この結果、本変形例においても、実施の形態と同様に、ウェブ型の電力結合器PC2に入力する第1送信信号と第2送信信号のフェイズバランスの劣化を抑制することができ、ウェブ型の電力結合器PC2における電力合成の損失を小さくすることができる。特に、本変形例では、配線基板WBの第1層に形成されている導体パターンCP1が上部電極UE1を兼ねており、かつ、配線基板WBの第1層に形成されている導体パターンCP2が上部電極UE2を兼ねている。このため、4層構造の配線基板WBの各層のパターニングを実施の形態に比べて簡素化できるので、さらなるPAモジュールのコスト低減も図ることができる。<<本実施の形態における効果>>本実施の形態における技術的思想によれば、アイソレーション容量素子を、並列接続された対称性の高い偶数個の容量素子から構成することにより、端子Combin_nとグランドの間に形成される寄生容量Cnの容量値と、端子Combin_pとグランドの間に形成される寄生容量Cpの容量値とを等しくすることができる。この結果、ウェブ型の電力結合器PC2に入力する第1送信信号と第2送信信号のフェイズバランスの劣化を抑制することができ、ウェブ型の電力結合器PC2における電力合成の損失を小さくすることができる効果を得ることができる。具体的に、本実施の技術的思想の有用性についてグラフを参照しながら説明する。図19は、本実施の形態における技術的思想を適用したバランスアンプと、従来技術におけるバランスアンプにおいて、アンプリチュードバランスAmplitudeBalanceと搬送周波数Frequencyとの関係を示すグラフである。図19において、横軸は搬送周波数Hzを示しており、縦軸はアンプリチュードバランスを示している。このとき、実線が従来技術によるバランスアンプを示しており、破線が本実施の形態におけるバランスアンプを示している。図19に示すように、対象としている搬送周波数1.92GHz~1.98GHzの領域においては、従来技術のバランスアンプと本実施の形態のバランスアンプのアンプリチュードバランスは同等であることがわかる。続いて、図20は、本実施の形態における技術的思想を適用したバランスアンプと、従来技術におけるバランスアンプにおいて、フェイズバランスPhaseBalanceと搬送周波数Frequencyとの関係を示すグラフである。図20において、横軸は搬送周波数Hzを示しており、縦軸はフェイズバランスを示している。このとき、実線が従来技術によるバランスアンプを示しており、破線が本実施の形態におけるバランスアンプを示している。図20に示すように、対象としている搬送周波数1.92GHz~1.98GHzの領域においては、従来技術のバランスアンプでは、フェイズバランスが約87度程度であるのに対し、本実施の形態のバランスアンプでは、フェイズバランスが約90.8度程度となっている。つまり、図20から、本実施の形態のバランスアンプによれば、ネガティブパスに存在する寄生容量の容量値と、ポジティブパスに存在する寄生容量の容量値をほぼ等しくすることができた結果、寄生容量の容量差に基づくフェイズバランスの劣化を抑制できていることがわかる。次に、図21は、本実施の形態における技術的思想を適用したバランスアンプと、従来技術におけるバランスアンプにおいて、アイソレーションIsolationと搬送周波数Frequencyとの関係を示すグラフである。図21において、横軸は搬送周波数Hzを示しており、縦軸はアイソレーションを示している。このとき、実線が従来技術によるバランスアンプを示しており、破線が本実施の形態におけるバランスアンプを示している。図21に示すように、対象としている搬送周波数1.92GHz~1.98GHzの領域においては、従来技術のバランスアンプと本実施の形態のバランスアンプのアイソレーションは同等であることがわかる。以上のことから、本実施の形態における技術的思想を適用したバランスアンプによれば、従来技術におけるバランスアンプと同等のアンプリチュードバランスとアイソレーションを確保しながら、従来技術よりも優れたフェイズバランスを得ることができることがわかる。以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。