制御端と電流路の一端及び他端を有する半導体素子と、一次巻線及び該一次巻線に疎結合された二次巻線を有するトランスと、整流素子1、整流素子2、整流素子3、整流素子4と、を備え、外部から供される一方の極性の電位1は、外部の負荷の一端に印加されるべく構成され、前記外部から供される他方の極性の電位2は、前記電流路の他端に印加されるべく構成され、前記外部の負荷の他端の電位3は、該電位3に順方向に存在する前記整流素子1を介して、一端が前記電流路の一端に該電位3を印加すべく構成された前記一次巻線の他端と前記二次巻線の一端との接続間に印加されるべく構成され、前記一次巻線から相互誘導を受け前記二次巻線の他端に発生すべく電位4は、該電位4に順方向に存在する前記整流素子2を介して前記外部の負荷の一端に印加されるべく構成され、前記一次巻線の一端と前記外部の負荷の一端との間に、前記整流素子3が、該一次巻線の自己誘導により発生する電位に順方向に挿入され、前記二次巻線の他端と前記外部の負荷の他端との間に、前記整流素子4が、前記一次巻線の自己誘導電圧に起因する相互誘導により該二次巻線の他端に発生する電位に順方向に挿入されていることを特徴とするフォワードフライバック電源回路。前記電位1と前記電位2間に電位差があり、前記制御端に前記電流路を導通させる電位が印加されたとき、前記電位差により、前記整流素子1及び前記一次巻線を介して前記外部の負荷に電流が流れるとともに、該一次巻線からの相互誘導に起因して前記二次巻線の他端に発生する電位4により、前記整流素子2を介して、該外部の負荷に電流が流れ、前記制御端に前記電流路を非導通とさせる電位が印加されたとき、前記一次巻線に発生する自己誘導電圧と該自己誘導電圧に起因する相互誘導により前記二次巻線の他端に発生する電位により、前記整流素子3及び前記整流素子4を介して前記外部の負荷に電流が流れることを特徴とする請求項1に記載のフォワードフライバック電源回路。以上の現状に鑑み本発明は、演算増幅器を使用せず、かつ、演算増幅器を多段接続せず突入電流防止の応答速度の遅延が無い。さらに、本発明では、一次巻線の電流を断続するスイッチング素子の導通/非導通により、トランスの一次巻線及び二次巻線の電流方向が交互に変換するので、トランスの磁気回路に磁気飽和が発生しない。さらにまた、フォワード及びフライバック電流の双方が負荷に供給され、高効率に優れている。上記の目的を実現するべく本発明は以下の構成とする。1請求項1に係るフォワードフライバック電源回路は、制御端と電流路の一端及び他端を有する半導体素子と、一次巻線及び該一次巻線に疎結合された二次巻線を有するトランスと、整流素子1、整流素子2、整流素子3、整流素子4と、を備え、外部から供される一方の極性の電位1は、外部の負荷の一端に印加されるべく構成され、前記外部から供される他方の極性の電位2は、前記電流路の他端に印加されるべく構成され、前記外部の負荷の他端の電位3は、該電位3に順方向に存在する前記整流素子1を介して、一端が前記電流路の一端に該電位3を印加すべく構成された前記一次巻線の他端と前記二次巻線の一端との接続間に印加されるべく構成され、前記一次巻線から相互誘導を受け前記二次巻線の他端に発生すべく電位4は、該電位4に順方向に存在する前記整流素子2を介して前記外部の負荷の一端に印加されるべく構成され、前記一次巻線の一端と前記外部の負荷の一端との間に、前記整流素子3が、該一次巻線の自己誘導により発生する電位に順方向に挿入され、前記二次巻線の他端と前記外部の負荷の他端との間に、前記整流素子4が、前記一次巻線の自己誘導電圧に起因する相互誘導により該二次巻線の他端に発生する電位に順方向に挿入されていることを特徴とする。2請求項1に係るフォワードフライバック電源回路は、請求項1において、前記電位1と前記電位2間に電位差があり、前記制御端に前記電流路を導通させる電位が印加されたとき、前記電位差により、前記整流素子1及び前記一次巻線を介して前記外部の負荷に電流が流れるとともに、該一次巻線からの相互誘導に起因して前記二次巻線の他端に発生する電位4により、前記整流素子2を介して、該外部の負荷に電流が流れ、前記制御端に前記電流路を非導通とさせる電位が印加されたとき、前記一次巻線に発生する自己誘導電圧と該自己誘導電圧に起因する相互誘導により前記二次巻線の他端に発生する電位により、前記整流素子3及び前記整流素子4を介して前記外部の負荷に電流が流れることを特徴とする。トランスの一次巻線により突入電流を防止し、半導体素子の制御端に半導体素子の電流路を導通させる電位が印加されたとき、一次巻線を介して突入電流防止負荷に電流が流れるフォワード動作とともに、一次巻線からの相互誘導に起因して二次巻線に発生する電圧により、負荷に電流が流れフォワード動作、制御端に前記電流路を非導通とさせる電位が印加されたとき、一次巻線の自己誘導電圧フライバック動作と、この電圧に起因する相互誘導により二次巻線に発生する電圧の加算電圧により、負荷に電流が流れるフライバックに起因するため、1突入電流を防止し、かつ、2トランスのフォワード電流、3トランスのフライバック電流を負荷に供給できる効率の良い電源回路を実現した。1フォワードフライバック電源回路の実施の形態1-1回路構成図1は、本発明による実施の形態であるフォワードフライバック電源回路の回路構成図である。以下、図1を参照して、フォワードフライバック電源回路の実施の形態である回路構成を説明する。本発明の回路は、以下の素子から構成される。破線で囲まれた符号TFのトランスTF、トランスTFに備わる符号L1の一次巻線L1、トランスTFに備わる符号L2の二次巻線L2、トランスTFに備わる符号MCの磁気回路MC、符号Dドレイン、符号Sソース、符号Gゲートを備える符号Q1の半導体素子Q1NチャネルFET、符号D1~D4の整流素子D1~D4から構成される。これらの名称は、特許請求の範囲では、単に、トランス、一次巻線、二次巻線、半導体素子、半導体素子においては、ゲートは制御端、ドレインは電流路の一端、ソースは他端、整流素子は、整流素子1、整流素子2、整流素子3、整流素子4と称される。符号T1~T4、Tg、符号S、T、Uは、発明の要素ではないが、発明の説明に寄与する端子T1~端子T4、端子Tg、接続部S、接続部T、接続部Uである。トランスTFの磁気回路MCは、一次巻線L1と二次巻線L2を疎結合とする構造である。相互インダクタンスが一般のトランスよりも小さい。たとえば、磁気回路MCがEI型の磁気回路であれば、対向する一対のヨークと、両ヨークを連結する磁気回路の左脚、右脚又は中間脚の一部にエアギャップを設けることで実現可能である。また、その他の例として磁気回路の左右脚中間脚の全部にギャップを設ける場合、左右脚のギャップは磁束の通過を抑制磁束を通過させるが、通過を妨げる要素する材質を設け、中央脚はエアギャップとすることも有り得る。以下、図1に示すフォワードフライバック電源回路の接続関係を説明をする。端子T1には、整流素子D3のカソード、整流素子D2のカソード及び端子T3が接続され、端子T1には直流の一方の極性正極の電位が印加される。端子T2には、半導体素子Q1FETQ1のソースSが接続され、端子T2には直流の他方の極性負極:これを基準電位とすると0電位の電位が印加される。半導体素子Q1のドレインDには、トランスTFの一次巻線の一端黒丸印で表示及び整流素子D3のアノードが接続接続部Sされ、半導体素子Q1のゲートGは端子Tgに接続されている。端子T3には整流素子D2のカソード、端子T4には整流素子D1のアノード及び整流素子D4のアノードが接続され、整流素子D2のアノード、整流素子D4のカソード及びトランスTFの二次巻線L2の他端黒丸印無しが接続接続部Uされている。端子T3、端子T4は、外部の負荷に電力を供給する端子で、端子T3は正極電位、端子T4は負極電位を発生する。トランスTFの一次巻線L1の他端黒丸印無し、トランスTFの二次巻線L2の一端黒丸印で表示及び整流素子D1のカソードが接続接続部Tされている。上記の構成で、端子T1に外部の電源の一方の極性正極電位、端子T2に外部の電源の他方の極性負極電位を印加し、端子Tgに正極電位PWMPulseWidthModulationパルス信号を入力すると、端子T3、端子T4間に接続した負荷の電流量を制御できる。端子T3、端子T4間に必要に応じて平滑コンデンサを接続しても良い。整流素子D1~整流素子D4のいずれか又は全部は、シリコン接合型ダイオードで良いが、FETを電流路としたFETの導通/非導通を制御する制御回路付きの整流回路を使用しても良い。FETは、Nチャネル型が良いが、Pチャネル型でも良い。Pチャネル型の場合、各部の電位極性は反転し、整流素子の順方向も反転する。Pチャネル型FETは、ソースからドレインに流れる電流を制御する。Pチャネル型FETのソースS、ドレインDの位置は、Nチャネル型FETと同様であり、入れ替えない。すなわち、ソースが正極電位の電流遮断/導通機能を有する。1フォワードフライバック電源回路の実施の形態1-2回路動作図1を参照し、本発明によるフォワードフライバック電源回路の実施の形態である回路動作を説明する。端子T1に正極電位を印加し、端子T2に負極電位基準電位である0電位を印加する。端子Tg半導体素子Q1のゲートGと同電位に負極電位、0電位又は半導体素子Q1が導通状態とならない正極低電位を印加しているとき、図1の回路は動作せず、端子T3、端子T4間に電圧が出力されない。基準電位に対し、端子Tgに正極電位半導体素子Q1が導通するに必要十分な電位を印加すると、端子T3端子T1と同電位、端子T4間に電位差が発生する。すなわち、端子Tgに正極電位が印加されることで、半導体素子Q1が導通し、図1に以下の電流路が構成される。端子T1→端子T3→外部の負荷→端子T4→整流素子D1→接続部T→一次巻線L1→接続部S→半導体素子Q1のドレインD→半導体素子Q1のソースS→端子T2。さらに、一次巻線L1と二次巻線L2の相互誘導により、二次巻線L2の他端黒丸印無しに正極電位が誘起され以下の電流路が構成される。二次巻線L2の他端→接続部U→整流素子D2→端子T3→外部の負荷→端子T4→整流素子D1→接続部T→二次巻線L2の一端黒丸印で表示。上記で説明したとおり一次巻線L1と二次巻線L2は疎結合されている。ギャップの設け方は、上記で説明したとおりであるが、たとえば、EI型磁気コアでは、通常、第1端部左端、中間中央の場合が多い、第2端部右端の磁気回路のいずれかにエアギャップが施されているものが多い。一次巻線L1と二次巻線L2が疎結合されているため、半導体素子Q1が導通トランスTFにおいてフォワード動作した瞬間、一次巻線L1が突入電流を緩衝し、かつ、過緩慢一次巻線L1に流れる電流の立ち上がりが緩慢になり過ぎない。すなわち、電流の立ち上がりが過剰に緩慢にならない。を回避する。一般的なトランスでは、一次巻線L1と二次巻線L2が密結合されているため、二次巻線L2に負荷が接続されている場合、負荷においても突入電流が流れ、一次巻線L1にリアクタンスが発生せず又は極めて小さく、一次巻線L1は単なる導線と同様な作用となり、上記で説明した電流路に突入電流が発生し、負荷及び/又は電源部を損傷したり半導体素子Q1を焼損したりする場合がある。半導体素子Q1のゲート電位により、半導体素子Q1が導通状態であり、一次巻線L1に電流が流れているとき、端子Tgに負極電位、0電位又は半導体素子Q1が導通状態とならない正極低電位を印加し、半導体素子Q1のゲート電位により半導体素子Q1を非導通に遷移させたとき、一次巻線L1は自己誘導により、一次巻線の一端黒丸印で示す。に正極電位が誘起され以下の電流路が構成される。一次巻線L1の一端→接続部S→整流素子D3→端子T3→外部の負荷→端子T4→整流素子D4→接続部U→二次巻線L2の他端黒丸印なし→二次巻線L2の一端→一次巻線L1の他端黒丸印なし。本発明の実施の形態である図1においては、通常のスイッチング電源が構成する一次巻線とスイッチング素子の直列接続回路に直接直流電源が接続されているというものではないため本発明の構成要素の一部である一次巻線L1には、フライバックによるスパイク電圧自己誘導電圧の内、特に高圧であるものが発生しない。すなわち、本発明では、図1と明細書の説明により、一次巻線L1と負荷が直列接続端子T3、端子T4間されているため。なお、半導体素子Q1の非導通に起因するフライバック動作で、一次巻線L1の自己誘導により発生する一次巻線L1の電圧は、相互誘導により二次巻線L2に一次巻線L1と同一極性両巻線の黒丸印の巻線の端部が同一極性で電圧が発生するので、一次巻線L1と二次巻線L2は直列接続により両巻線の電圧は加算され、外部の負荷に印加される。トランスTFの一次巻線L1、二次巻線L2発生する電位は、半導体素子Q1が導通フォワード動作のとき、一次巻線L1の一端及び二次巻線L2の一端が負極性であり、半導体素子Q1が非導通の瞬間フライバック動作は、一次巻線L1の一端及び二次巻線L2の一端が正極性である。端子Tgには、PWMパルスが印加されるので、半導体素子Q1の導通/非導通の周期は、PWMパルスの周波数によって制御され、PWMパルスのディユーティ比が平均50であれば、トランスTFの磁気回路MCは、図1の回路が動作中において固定的直流磁化されない。したがって、磁気回路MCのB-H曲線のB磁束密度、単位T:テスラの変動幅磁気飽和しない領域が大きくとれ、効率の良いトランスの使用回路が実現できる。なお、Hは磁場A/mである。半導体素子Q1は、ゲートGにPWMパルス信号が印加されるため、半導体素子Q1の電流路を流れる電流量を制御できる。すなわち、負荷への供給電力を調節できる。本発明は、突入電流防止作用が働くので、負荷が半導体発光素子LED発光ダイオードの場合、LEDを突入電流から保護し、かつ、PWMにより制御された負荷電流により、LEDの発光量を調節調光できる。本発明では、PWMの周波数を高くすることで、LED発光のチラ付きが無い。トランスTFに替えて、単一巻線であるチョークコイルと負荷を端子T1と半導体素子Q1のドレインD間に接続し、整流素子D1~D4を取り除いた負荷への突入電流防止回路も考えられる。そのような場合、チョークコイルの磁気回路が直流磁化し磁気飽和状態にならない限り、チョークコイルにリアクタンスは発生し、突入電流を防止するが、リアクタンスが大きいため負荷に供給する電流の立ち上がりが悪くなる。すなわち、PWM信号に対する負荷電流への周波数応答性が悪くなる。このため、チョークコイルによる突入電流防止回路使用したPWM制御でLEDを駆動すると発光にチラ付きが発生する。