"指定されたアドレスに複数のデータを上書きの形で同時に書き込み又は同時に読み出せる複数のメモリバンクと、前記複数のメモリバンクから同時に読み出された複数の被演算データが供給されると、前記複数の被演算データを用い所定の演算処理を行って複数の演算結果を同時に出力し、前記演算処理を所定回数繰り返す演算手段と、前記複数のメモリバンクに対する書き込みデータの制御を行うメモリ制御手段と、を用いたメモリ制御方法であって、前記メモリ制御手段により、前記演算手段から同時に出力された前記複数の演算結果を入力し、前記演算手段が次回の演算処理に必要とする複数のデータを同時に供給可能なようにデータ順を入れ替えて前記複数のメモリバンクに書き込むことを特徴とするメモリ制御方法。高速フーリエ変換又は逆高速フーリエ変換のデータ数がRn個但し、RはRadix数、nは処理の回数である高速フーリエ変換処理又は逆高速フーリエ変換処理においてデータを上書きの形で同時に書き込み又は同時に読み出せる各Rn-1サイズのR個のメモリバンクと、前記R個のメモリバンクから同時に読み出されたR個の被演算データが供給されると、前記R個の被演算データを用い前記高速フーリエ変換処理又は前記逆高速フーリエ変換処理を行ってR個の処理結果を同時に出力し、前記高速フーリエ変換処理又は前記逆高速フーリエ変換処理をRn-1×n回繰り返す演算回路とを用いて、前記R個のメモリバンクに対する書き込みデータの制御を行うメモリ制御方法であって、前記各メモリバンクのk段目但し、kは処理の段数の前記高速フーリエ変換処理又は前記逆高速フーリエ変換処理においてR間隔但し、前記高速フーリエ変換処理又は前記逆高速フーリエ変換処理の最終段の処理は間隔が1のデータを前記R個のメモリバンクから読み込むことを特徴とするメモリ制御方法。指定されたアドレスに複数のデータを上書きの形で同時に書き込み又は同時に読み出せる複数個のメモリバンクと、前記複数個のメモリバンクから同時に読み出された複数の被演算データが供給されると、前記複数の被演算データを用い所定の演算処理を行って複数の演算結果を同時に出力し、前記演算処理を所定回数繰り返す演算回路と、前記演算回路から同時に出力された前記複数の演算結果を入力し、前記演算回路が次回の演算処理に必要とする複数のデータを同時に供給可能なようにデータ順を入れ替えて前記複数個のメモリバンクに上書きの形で書き込むメモリ制御回路と、を備えたことを特徴とする演算装置。前記演算回路は、高速フーリエ変換処理又は逆高速フーリエ変換処理を行う回路であることを特徴とする請求項3記載の演算装置。前記演算回路は、第1の高速フーリエ変換処理又は逆高速フーリエ変換処理と、第2の高速フーリエ変換処理又は逆高速フーリエ変換処理と、が切り替え可能な回路であることを特徴とする請求項3記載の演算装置。前記メモリ制御回路は、前記演算回路から同時に出力された前記複数の演算結果をそれぞれ保持する複数個の初段データ保持回路と、前記複数個の初段データ保持回路からそれぞれ出力された複数の保持結果をそれぞれ保持する複数個且つ複数段の後段データ保持回路と、前記初段データ保持回路と前記後段データ保持回路との間、及び前記各後段データ保持回路間にそれぞれ設けられ、前段側の前記複数個の初段データ保持回路から出力された前記複数の保持結果を選択して前記後段データ保持回路又は他の回路へ与え、前段側の前記複数個の後段データ保持回路から出力された前記複数の保持結果を選択して後段側の前記後段データ保持回路又は他の回路へ与える複数個の段間セレクタと、前記初段データ保持回路から出力された前記保持結果、前記後段データ保持回路から出力された前記保持結果、又は前記段間セレクタから出力された選択結果をそれぞれ選択して前記各メモリバンクに同時に与える複数個の出力段セレクタと、を有することを特徴とする請求項3~5のいずれか1項に記載の演算装置。図7は、従来のRadix2、Radix4のFFT又はIFFT処理の演算フローを示す図である。この図7では、データ数が42=a0-a15の場合の例が示されている。なお、図7中の実線は加算パス、破線は減算パスを示している。ここでFFT処理又はIFFT処理、このIFFT処理はFFT処理と同様に行われるので、以下説明を簡略化するためにFFT処理について説明する。に同時に使用されるデータに注目し、Radix2の場合のFFT処理1と、Radix4の場合のFFT処理2について説明する。1Radix2の場合のFFT処理図7のフローで示される1回のFFT処理Radix2FFT基本演算処理を左から1段目処理T1、2段目処理T2、3段目処理T3、4段目処理T4とする。図示しないクロックに同期して1段目処理T1から4段目処理T4へ実行されて行く。1段目処理T1では、データa0,a8,a1,a9,a2,a10,a3,a11,a4,a12,a5,a13,a6,a14,a7,a15が同時に使用されている。つまり、1段目処理T1のためにはデータa0,a1,a2,a3,a4,a5,a6,a7が同一メモリバンク例えば、11-1に格納され、データa8,a9,a10,a11,a12,a13,a14,a15が別のメモリバンク例えば、11-2に格納されている必要がある。2段目処理T2では、データa0,a4,a1,a5,a2,a6,a3,a7,a8,a12,a9,a13,a10,a14,a11,a15が同時に使用されている。つまり、2段目処理T2のためにはデータa0,a1,a2,a3,a8,a9,a10,a11が同一メモリバンク例えば、11-3に格納され、データa4,a5,a6,a7,a12,a13,a14,a15が別のメモリバンク例えば、11-4に格納されている必要がある。ここで、1段目処理T1の結果としてデータa0,a8は同時に得られるが、2段目処理T2で使用されることを考慮した場合、データa0,a8は同一のメモリバンクに格納される必要がある。そのため、複数のクロックを用いて、データの格納先の変更処理が必要になり、高速処理を阻害していた。2Radix4の場合のFFT処理FFTフローグラフで示される1回のFFT処理Radix4FFT基本演算処理を左から1段目処理T10、2段目処理T20とする。1段目処理T10では、データa0,a4,a8,a12,a1,a5,a9,a13,a2,a6,a10,a14,a3,a7,a11,a18が同時に使用されている。つまり、1段目処理T10のためにはデータa0,a1,a2,a3がメモリバンク11-1に格納され、データa4,a5,a6,a7がメモリバンク11-2に格納され、データa8,a9,a10,a11がメモリバンク11-3に格納され、データa12,a13,a14,a15がメモリバンク11-4に格納されている必要がある。2段目処理T20では、データa0,a1,a2,a3,a4,a5,a6,a7,a8,a9,a10,a11,a12,a13,a14,a15が同時に使用されている。つまり、2段目処理T20のためにはデータa0,a4,a8,a12がメモリバンク11-1に格納され、データa1,a5,a9,a13がメモリバンク11-2に格納され、データa2,a6,a10,a14がメモリバンク11-3に格納され、データa3,a7,a11,a15がメモリバンク11-4に格納されている必要がある。ところが、1段目処理T10の結果として、データa0,a4,a8,a12は同時に得られる。2段目処理T20の処理で使用されることを考慮した場合、データa0,a4,a8,a12は同一のメモリバンクに格納される必要がある。そのため、複数のクロックを用いて、データの格納先の変更処理が必要になり、高速処理を阻害していた。このような問題を図8を参照しつつ詳細に説明する。図8は、従来のRadix4のFFT処理データ数45=1024、データa0~a1023の一例を示す図である。Radix4の1024ポイントpointのFFTを4個のメモリバンク11-1~11-4で実現する時、データa0~a1023をどのメモリバンク11-1~11-4に入れるかを考える。1FFT1段目処理T10の入力メモリバンク11-1012345...255メモリバンク11-2256257258259...511メモリバンク11-3512513514515...767メモリバンク11-4768769770771...10232FFT2段目処理T20の入力メモリバンク11-101...63256257...319512513...575768769...831メモリバンク11-26465...127320321...383576577...639832833...895メモリバンク11-3128129...191384385...447640641...703896897...959メモリバンク11-3192193...255448449...511704705...767960961...10233FFT3段目処理T30の入力メモリバンク11-101...156465...79128129...143...960961...975メモリバンク11-21617...318081...95144145...159...976977...991メモリバンク11-33233...479697...111160161...175...992993...1007メモリバンク11-34849...63112113...127176177...191...10081009...10234FFT4段目処理T40の入力メモリバンク11-101231617181932333435...1008100910101011メモリバンク11-245672021222336373839...1012101310141015メモリバンク11-38910112425262740414243...1016101710181019メモリバンク11-3121314152829303144454647...10201021102210235FFT5段目処理T50の入力メモリバンク11-104812...1008101210161020メモリバンク11-215913...1009101310171021メモリバンク11-3261014...1010101410181022メモリバンク11-3371115...1011101510191023これから分かるように、単純にデータa0~a1023順にFFTを行うと、次段のFFT処理時にデータを提供できない。つまり、FFTの1段目処理T10ではメモリバンク11-1であるデータa0~a255は、FFTの2段目処理T20では64個づつの4メモリバンク11-1~11-4となる。本発明のメモリ制御方法では、指定されたアドレスに複数のデータを上書きの形で同時に書き込み又は同時に読み出せる複数のメモリバンクと、前記複数のメモリバンクから同時に読み出された複数の被演算データが供給されると、前記複数の被演算データを用い所定の演算処理を行って複数の演算結果を同時に出力し、前記演算処理を所定回数繰り返す演算手段と、前記複数のメモリバンクに対する書き込みデータの制御を行うメモリ制御手段とを使用する。そして、前記メモリ制御手段により、前記演算手段から同時に出力された前記複数の演算結果を入力し、前記演算手段が次回の演算処理に必要とする複数のデータを同時に供給可能なようにデータ順を入れ替えて前記複数のメモリバンクに書き込むようにしている。本発明の他のメモリ制御方法では、FFT又はIFFTのデータ数がRn個但し、RはRadix数、nは処理の回数であるFFT処理又はIFFT処理においてデータを上書きの形で同時に書き込み又は同時に読み出せる各Rn-1サイズのR個のメモリバンクと、前記R個のメモリバンクから同時に読み出されたR個の被演算データが供給されると、前記R個の被演算データを用い前記FFT処理又は前記IFFT処理を行ってR個の処理結果を同時に出力し、前記FFT処理又は前記IFFT処理をRn-1×n回繰り返す演算回路とを使用する。そして、前記R個のメモリバンクに対する書き込みデータの制御を行う際に、前記各メモリバンクのk段目但し、kは処理の段数の前記FFT処理又は前記IFFT処理においてRn-k-1間隔但し、前記FFT処理又は前記IFFT処理の最終段の処理は間隔が1のデータを前記R個のメモリバンクから読み込むようにしている。又、本発明の演算装置は、指定されたアドレスに複数のデータを上書きの形で同時に書き込み又は同時に読み出せる複数個のメモリバンクと、前記複数個のメモリバンクから同時に読み出された複数の被演算データが供給されると、前記複数の被演算データを用い所定の演算処理を行って複数の演算結果を同時に出力し、前記演算処理を所定回数繰り返す演算回路と、前記演算回路から同時に出力された前記複数の演算結果を入力し、前記演算回路が次回の演算処理に必要とする複数のデータを同時に供給可能なようにデータ順を入れ替えて前記複数個のメモリバンクに上書きの形で書き込むメモリ制御回路とを備えている。本発明のメモリ制御方法、及びそれを用いた演算装置によれば、メモリ制御手段或いはメモリ制御回路により、演算手段或いは演算回路から出力される演算結果のデータ順を入れ替えてメモリの指定箇所或いは複数個のメモリバンクに読み込むようにしているので、次の1、2のような効果がある。1演算手段或いは演算回路の1回の演算結果データを次回の演算処理に最適なメモリの指定箇所或いはブロック分けされる形でメモリバンクに格納することが可能となる。これより演算処理を中断することなく、効率よく実現出来る。2或る回の演算処理で使用されたデータと同じメモリ指定箇所或いはメモリバンクアドレスに次回の演算処理で使用されるデータを書き込むことが可能となるため、従来は2面それぞれ必要だった複数個のメモリバンクをそれぞれ1面にすることが出来、ハード規模を小さくすることが可能となる。本発明を実施するための形態の演算装置では、指定されたアドレスに複数のデータを上書きの形で同時に書き込み又は同時に読み出せる複数個のメモリバンクと、前記複数個のメモリバンクから同時に読み出された複数の被演算データが供給されると、前記複数の被演算データを用い所定の演算処理を行って複数の演算結果を同時に出力し、前記演算処理を所定回数繰り返すFFT又はIFFT処理を行う演算回路と、前記演算回路から同時に出力された前記複数の演算結果を入力し、前記演算回路が次回の演算処理に必要とする複数のデータを同時に供給可能なようにデータ順を入れ替えて前記複数個のメモリバンクに上書きの形で書き込むメモリ制御回路と、を備えている。実施例1の構成図1a、bは、本発明の実施例1のRadix4FFT演算装置を示す概略の構成図であり、同図aが全体図、及び同図bがその中のFFTメモリ制御回路の構成図である。図1aに示すRadix4FFT演算装置は、Radix4FFT処理をハードで実行する装置であり、従来の図6と同様に、演算手段例えば、Radix4FFT演算回路20と、この演算回路20に対して複素データを与えるRAM等のメモリ30とを備えている。メモリ30は、複数個例えば、4個のメモリバンク31-1~31-4に分割され、これらの各メモリバンク31-1~31-4に対してアクセス用のアドレスを指定するための各アドレス発生回路adrgen32-1~32-4がそれぞれ接続されている。4個のメモリバンク31-1~31-4は、FFT演算回路20に対して4個の複素データを同時に供給可能となっており、又、複素データの格納も同時に4個可能な構成になっている。本実施例1のRadix4FFT処理装置では、Radix4FFT演算回路20とメモリ30との間に、データ順を入れ替えるためのメモリ制御手段例えば、FFTメモリ制御回路40が新たに設けられている点が、従来の装置と異なっている。FFTメモリ制御回路40は、FFT演算回路20から4個の演算結果が入力され、同時に次段のFFT処理を考慮して即ち、同時に必要なデータが同時に提供可能なようにバンク分けして、データ順を入れ替えた演算結果をメモリ30へ出力する回路である。例えば、1段目のFFT処理を0,64,128,192,1,65,129,193,の順番で行う。すると出力は、1段目0:0256512768←2段目ではメモリバンク31-11段目64:64320576832←2段目ではメモリバンク31-21段目128:128384640896←2段目ではメモリバンク31-31段目192:192448704960←2段目ではメモリバンク31-4となる。これにFFTメモリ制御回路40を使用することで、2段目のFFT処理時に同時出力可能なようにメモリバンク31-1~31-4に書き込むことが出来る。図1bに示すFFTメモリ制御回路40は、FFT演算回路20から出力されたデータ等を保持するための複数個の初段データ保持回路及び複数個且つ複数段の後段データ保持回路例えば、4×4個のレジスタReg41-00~41-03,,41-30~41-33と、各段のレジスタ間に設けられた複数個の段間セレクタ例えば、6個の2入力1出力のセレクタ42-00~41-33と、メモリバンク31-1~31-4へデータを出力するために出力段に設けられた複数個の出力段セレクタ例えば、4個の4入力1出力のセレクタ43-1~43-4とを有している。各セレクタ42-00~41-33,43-1~43-4の入出力は、図示しない制御信号等により切り替えられるようになっている。レジスタ間のセレクタ42-00~41-33の内、1段目セレクタ42-00は、1段目レジスタ41-00,41-01の出力のいずれか一方を選択して2段目レジスタ41-10へ与え、2段目セレクタ42-10は、2段目レジスタ41-10の出力又は1段目レジスタ41-02の出力のいずれか一方を選択して3段目レジスタ41-20へ与え、2段目セレクタ42-11は、2段目レジスタ41-11,41-12の出力のいずれか一方を選択して3段目レジスタ41-21へ与え、3段目セレクタ42-20は、3段目レジスタ41-20の出力又は1段目レジスタ41-03の出力のいずれか一方を選択して4段目レジスタ41-30へ与え、3段目セレクタ42-21は、3段目レジスタ41-21の出力又は2段目レジスタ41-13の出力のいずれか一方を選択して4段目レジスタ41-31へ与え、3段目セレクタ42-22は、3段目レジスタ41-22,41-23の出力のいずれか一方を選択して4段目レジスタ41-32へ与えるように接続されている。出力段のセレクタ43-1~43-4の内、セレクタ43-1は、4段目レジスタ41-30~41-33の出力のいずれか1つを選択してメモリバンク31-1へ与え、セレクタ43-2は、4段目レジスタ41-32又は3段目レジスタ41-20~41-22の出力のいずれか1つを選択してメモリバンク31-2へ与え、セレクタ43-3は、4段目レジスタ41-30、3段目レジスタ41-21又は2段目レジスタ41-10,41-11の出力のいずれか1つを選択してメモリバンク31-3へ与え、セレクタ43-4は、4段目レジスタ41-30、3段目レジスタ41-20、2段目レジスタ41-10又は1段目レジスタ41-00の出力のいずれか1つを選択してメモリバンク31-4へ与えるように接続されている。実施例1のメモリ制御方法図2は、図1bのレジスタ41-00~41-33の時刻以下Timeという。0~Time3におけるデータ格納状態を示す図である。図2において、例えば、Time0では、1024ポイント以下pointという。のRadix4FFTの1段目の4回目の処理結果がFFTメモリ制御回路40に入った時を示している。この時、レジスタ41-00にpoint192の1段目FFT処理結果が入り、レジスタ41-10にpoint128の1段目FFT処理結果が入っていることを示している。又、括弧[]書きの数字がメモリ30への出力データ、括弧書きの数字がFFT演算回路20からの入力データを示している。図2の他のTime1~Time3を示す図も同様である。FFTメモリ制御回路40では、図示しないクロックに同期して、以下の1~5のようなTime0~Time3の処理を繰り返す。1Time0の処理Time0では同時に以下の処理を行う。レジスタ41-30point0の処理結果をセレクタ43-1からメモリバンク31-1に出力し、レジスタ41-03point960の処理結果をセレクタ42-20を介してレジスタ41-30に入力する。レジスタ41-20point64の処理結果をセレクタ43-2からメモリバンク31-2に出力し、レジスタ41-02point704の処理結果をセレクタ42-10を介してレジスタ41-20に入力する。レジスタ41-10point128の処理結果をセレクタ43-3からメモリバンク31-3に出力し、レジスタ41-01point448の処理結果をセレクタ42-00を介してレジスタ42-10に入力する。レジスタ41-00point192の処理結果をセレクタ43-4からメモリバンク31-4に出力し、FFT演算回路20からpoint1の処理結果をレジスタ41-00に入力する。レジスタ41-01にFFT演算回路20からpoint257の処理結果を入力する。レジスタ41-02にFFT演算回路20からpoint523の処理結果を入力する。レジスタ41-03にFFT演算回路20からpoint769の処理結果を入力する。2Time1の処理Time1では同時に以下の処理を行う。レジスタ41-31point256の処理結果をセレクタ43-1からメモリバンク31-1に出力し、レジスタ41-13point896の処理結果をセレクタ42-21を介してレジスタ41-31に入力する。レジスタ41-21point320の処理結果をセレクタ43-2からメモリバンク31-2に出力し、レジスタ41-12point640の処理結果をセレクタ42-11を介してレジスタ41-21に入力する。レジスタ41-11point384の処理結果をセレクタ43-3からメモリバンク31-3に出力し、レジスタ41-01point257の処理結果をレジスタ41-11に入力する。レジスタ41-10point448の処理結果をセレクタ43-4からメモリバンク31-4に出力し、レジスタ41-00point1の処理結果をセレクタ42-00を介してレジスタ41-10に入力する。レジスタ41-12にレジスタ41-02point523の処理結果を入力する。レジスタ41-13にレジスタ41-03point769の処理結果を入力する。レジスタ41-00にFFT演算回路20からpoint65の処理結果を入力する。レジスタ41-01にFFT演算回路20からpoint321の処理結果を入力する。レジスタ41-02にFFT演算回路20からpoint577の処理結果を入力する。レジスタ41-03にFFT演算回路20からpoint833の処理結果を入力する。3Time2の処理Time2では同時に以下の処理を行う。レジスタ41-32point512の処理結果をセレクタ43-1からメモリバンク31-1に出力し、レジスタ41-23point832の処理結果をセレクタ42-22を介してレジスタ41-32に入力する。レジスタ41-22point576の処理結果をセレクタ43-2からメモリバンク31-2に出力し、レジスタ41-12point523の処理結果をレジスタ41-22に入力する。レジスタ41-21point640の処理結果をセレクタ43-3からメモリバンク31-3に出力し、レジスタ41-11point257の処理結果をセレクタ42-11を介してレジスタ41-21に入力する。レジスタ41-20point704の処理結果をセレクタ43-4を介してメモリバンク31-4に出力し、レジスタ41-10point1の処理結果をセレクタ42-10を介してレジスタ41-20に入力する。レジスタ41-23にレジスタ41-13の値を入力する。レジスタ41-10にセレクタ42-00を介してレジスタ41-00の値を入力する。レジスタ41-11にレジスタ41-01の値を入力する。レジスタ41-12にレジスタ41-02の値を入力する。レジスタ41-13にレジスタ41-03の値を入力する。レジスタ41-01にFFT演算回路20からpoint129の処理結果を入力する。レジスタ41-01にFFT演算回路20からpoint385の処理結果を入力する。レジスタ41-02にFFT演算回路20からpoint641の処理結果を入力する。レジスタ41-03にFFT演算回路20からpoint897の処理結果を入力する。4Time3の処理Time3では同時に以下の処理を行う。レジスタ41-33point768の処理結果をセレクタ43-1からメモリバンク31-1に出力し、レジスタ41-23point769の処理結果をレジスタ41-33に入力する。レジスタ41-32point832の処理結果をセレクタ43-2からメモリバンク31-2に出力し、レジスタ41-22point523の処理結果をセレクタ42-22を介してレジスタ41-32に入力する。レジスタ41-31point896の処理結果をセレクタ43-3からメモリバンク31-3に出力し、レジスタ41-21point257の処理結果をセレクタ42-21を介してレジスタ41-31に入力する。レジスタ41-30point960の処理結果をセレクタ43-4からメモリバンク31-4に出力し、レジスタ41-20point1の処理結果をセレクタ42-20を介してレジスタ41-30に入力する。レジスタ41-20にセレクタ42-10を介してレジスタ41-10の値を入力する。レジスタ41-21にセレクタ42-11を介してレジスタ41-11の値を入力する。レジスタ41-22にレジスタ41-12の値を入力する。レジスタ41-23にレジスタ41-13の値を入力する。レジスタ41-10にセレクタ42-00を介してレジスタ41-00の値を入力する。レジスタ41-11にレジスタ41-01の値を入力する。レジスタ41-12にレジスタ41-02の値を入力する。レジスタ41-13にレジスタ41-03の値を入力する。レジスタ41-00にFFT演算回路20からpoint193の処理結果を入力する。レジスタ41-01にFFT演算回路20からpoint449の処理結果を入力する。レジスタ41-02にFFT演算回路20からpoint705の処理結果を入力する。レジスタ41-03にFFT演算回路20からpoint961の処理結果を入力する。5Time3の処理終了後Time3での処理終了後のFFTメモリ制御回路40の状態はTime0と同じ状態である。即ち、Time0の動作を繰り返す。メモリ制御方法の数式表現図1の演算装置を用いたメモリ制御方法を数式で表現すると、以下のようになる。図1の演算装置を有効に使用するためには、メモリアクセスが重要になる。例えば、Radix4の場合では、メモリ30が4分割されたメモリバンク31-1~31-4の内容を次のように読み込んでいく必要がある。0番目のアドレスメモリバンク31-1~31-4共にのデータ64番目のアドレスメモリバンク31-1~31-4のデータ128番目のアドレスメモリバンク31-1~31-4のデータ即ち、メモリアドレッシングも必要な構成要素となる。アドレッシングとしては、ポイント数であるデータ数がRn但し、RはRadix数、nは処理の回数で表現される場合、Radix4ならばRn=4である。処理の回数nは、例えば1024データのRadix4FFTならば、45=1024から、n=5となる。FFTの処理の段数kとしては、n回行われるので、次のようになる。1回目はRn-2毎のデータを読み込み→Radix4の時は43=642回目はRn-3毎のデータを読み込み→Radix4の時は42=163回目はRn-4毎のデータを読み込み→Radix4の時は41=44回目はRn-5毎のデータを読み込み→Radix4の時は40=15回目はRn-5毎のデータを読み込み→Radix4の時は40=1但し、最後の処理段数k=5のみ特別扱いとなる。こうすることによって図1の演算装置は有効に使用できる。因みにR=2,8Radix2,Radix8の時も同様である。以上のことを数式で表現すると、次のようになる。図1の演算装置を用いたメモリの制御方法では、メモリ30をRRadix数に分割したメモリバンク31-1~31-4のk段目のFFT処理又はIFFT処理において、Rn-k-1間隔のデータを読み込みこと但し、FFT最後の段の処理は間隔は1を特徴としている。実施例1の効果本実施例1によれば、FFT演算回路20とメモリ30との間にFFTメモリ制御回路40を設け、このFFTメモリ制御回路40を、次段のFFT処理で同時に必要なデータを別々のメモリバンク31-1~31-4に格納可能とし、且つ使用したメモリ番地に上書きの形でのFFT処理を実現可能としたので、次のa~cのような効果がある。aFFTの1段の演算結果データを次段の演算処理に最適なブロック分けされる形でメモリ30に格納することが可能となる。これよりFFT処理を中断することなく効率よく実現出来る。bある段のFFT処理で使用されたデータ、同じアドレスに次段のFFT処理で使用されるデータを書き込むことが可能となるため、従来の図6では2面必要だったメモリ10,10を1面30にすることが出来、ハード規模を小さくすることが可能となる。c本実施例1によるFFTメモリ制御回路40では、データの並べ替えを行うとき必要なレジスタ41-00~41-33を最小限に出来るため、ハードコストを最小にすることが出来る。しかも、レジスタ間に設けられるセレクタ42-00~42-22が2入力1出力型のセレクタのみであり、小さい回路で実現することが可能である。実施例2の構成図3は、本発明の実施例2を示すRadix2Radix4兼用型のRadix2Radix4FFT演算回路及びFFTメモリ制御回路の構成図であり、実施例1を示す図1中の要素と共通の要素には共通の符号が付されている。本実施例2は、Radix2Radix4兼用型のFFT演算装置において、演算手段例えば、Radix2Radix4FFT演算回路20Aとメモリ30との間に、メモリ制御手段例えば、FFTメモリ制御回路40Aが設けられている。Radix2Radix4FFT演算回路20Aは、第1のFFT処理例えば、Radix2FFT演算機能と第2のFFT処理例えば、Radix4FFT演算機能とを有し、これらが切り替えられるようになっている。FFTメモリ制御回路40Aは、図1のFFTメモリ制御回路40に対して、レジスタ間において2入力1出力のセレクタReg42-02,42-12,42-13が追加され、図1の出力段の4入力1出力のセレクタ43-2,43-1に代えて、5入力1出力のセレクタ43-2A,43-1Aが設けられている点が異なっている。追加されたレジスタ間のセレクタ42-02,42-12,42-13は、これらの入出力が図示しない制御信号により切り替えられるものであり、この内、セレクタ42-02は、1段目レジスタ41-02,41-03の出力のいずれか一方を選択して2段目レジスタ41-12へ与え、セレクタ42-12は、1段目レジスタ41-02又は2段目レジスタ41-12の出力のいずれか一方を選択して出力段レジスタ43-2Aへ与え、セレクタ42-13は、2段目レジスタ41-12,41-13の出力のいずれか一方を選択して出力段レジスタ43-1Aへ与えるように接続されている。本実施例2のRadix2Radix4兼用型のFFT処理装置は、Radix4とRadix2FFTの両方に対応し、これはFFTのpoint数を任意に定めた場合に有効である。この理由は、以下の通りである。Radix4FFTはRadix2FFTに比べて同じpoint数のFFTを実行する場合、演算回数を約25少なく出来るが、FFTのpoint数が4のべきで表現される必要がある。このため、4のべきで表現出来ないpoint数のFFTを実行する場合、Radix4FFTとRadix2FFTと混在して使用する。本回路はそれに対応している。実施例2のメモリ制御方法FFTメモリ制御回路40Aは、Radix4FFTの処理の時は、図1のFFTメモリ制御回路40と同様の処理を行う。例えば、1024pointRadix2FFT処理の時は、レジスタ41-20,41-21,41-22,41-23,41-30,41-31,41-32,41-33を使用しない。図4は、図3のレジスタ41-00~41-33のTime0~Time1におけるデータ格納状態を示す図である。この図の意味は図2と同様である。例えば、1024pointRadix2FFT処理の場合、FFTメモリ制御回路40Aは、図示しないクロックに同期して、以下の1~3のようなTime0~Time1の処理を繰り返す。1Time0の処理Time0では同時に以下の処理を行う。レジスタ41-00point64の処理結果をセレクタ43-4からメモリバンク31-4に出力し、FFT演算回路20Aからpoint128の処理結果をレジスタ41-00に入力する。レジスタ41-10point0の処理結果をセレクタ43-3からメモリバンク31-3に出力し、レジスタ41-01point320の処理結果をセレクタ42-00を介してレジスタ41-10に入力する。レジスタ41-02point576の処理結果をセレクタ42-12,43-2Aからメモリバンク31-2に出力し、FFT演算回路20Aからpoint640の処理結果をレジスタ41-02に入力する。レジスタ41-12point512の処理結果をセレクタ42-13,43-1Aからメモリバンク31-1に出力し、レジスタ41-03point320の処理結果をセレクタ42-02を介してレジスタ41-12に入力する。レジスタ41-01にFFT演算回路20Aからpoint384の処理結果を入力する。レジスタ41-03にFFT演算回路20Aからpoint896の処理結果を入力する。2Time1の処理Time1では同時に以下の処理を行う。レジスタ41-10point320の処理結果をセレクタ43-4からメモリバンク31-4に出力し、レジスタ41-00point128の処理結果をセレクタ42-00を介してレジスタ41-10に入力する。レジスタ41-11point256の処理結果をセレクタ43-3からメモリバンク31-3に出力し、レジスタ41-01point384の処理結果をレジスタ41-11に入力する。レジスタ41-12point832の処理結果をセレクタ42-12,43-2Aからメモリバンク31-2に出力し、レジスタ41-02point640の処理結果をセレクタ42-02を介してレジスタ41-12に入力する。レジスタ41-13point768の処理結果をセレクタ42-13,43-1Aからメモリバンク31-1に出力し、レジスタ41-03point896の処理結果をレジスタ41-13に入力する。レジスタ41-00にFFT演算回路20Aからpoint192の処理結果を入力する。レジスタ41-01にFFT演算回路20Aからpoint448の処理結果を入力する。レジスタ41-02にFFT演算回路20Aからpoint704の処理結果を入力する。レジスタ41-03にFFT演算回路20Aからpoint960の処理結果を入力する。3Time1終了後Time1での処理終了後のFFTメモリ制御回路40Aの状態は、Time0と同じ状態である。即ち、Time0の動作を繰り返すこととなる。実施例2の効果本実施例2のFFTメモリ制御回路40Aによれば、次段のFFT処理で同時に必要なデータを別々のメモリバンク31-1~31-4に格納可能とし、使用したメモリ番地に上書きの形でのFFT処理を実現可能とし、且つRadix2FFTとRadix4FFTの両者に対応可能な構成にしたので、実施例1とほぼ同様の効果がある上に、FFTのpoint数を任意に定めた場合に有効である。本発明は上記実施例1、2に限定されず、種々の変形が可能である。この変形例である実施例3としては、例えば、次のA~Cのようなものがある。A実施例1、2では、メモリ30を4分割したメモリバンク31-1~31-4を使用する例について説明したが、これに代えて、メモリ30中の4つの指定場所を使用しても良い。例えば、メモリ30において、m但し、mは任意の正整数行目且つn但し、nは任意の正整数列目の指定場所メモリバンク31-1に対応、m行目且つn1列目の指定場所メモリバンク31-2に対応、m1行目且つn列目の指定場所メモリバンク31-3に対応、及び、m1行目且つn1列目の指定場所メモリバンク31-4に対応を使用して、データの読み出しと書き込みを行うようにしても、実施例1、2とほぼ同様の作用効果を奏することが出来る。B実施例1、2では、FFT処理について説明したが、IFFT処理に適用しても、ほぼ同様の作用効果が得られる。C図1のFFT演算回路20,20Aは、Radix2FFT、Radix4FFT以外の構成に変更したり、メモリバンク31-1~31-4の個数或いはメモリ30の指定場所の数を4個以外の数に変更したり、図1、図3のFFTメモリ制御回路40,40Aの構成要素を図示以外の段数や個数等に変更しても良い。"