抵抗値に重み付けをした複数の抵抗素子を直列接続した抵抗分割回路であって、前記抵抗素子とそれぞれ並列に接続されたスイッチ素子を備え、対応する前記抵抗素子の抵抗値と前記スイッチ素子がショート状態のときの抵抗値との比は一定である、ことを特徴とする抵抗分割回路。前記スイッチ素子はMOSトランジスタで構成されている、ことを特徴とする請求項1に記載の抵抗分割回路。請求項1または2に記載の抵抗分割回路と、前記スイッチ素子を制御する制御回路と、前記抵抗分割回路の出力電圧を所望の電圧と比較する比較回路と、を備えた電圧検出回路。しかしながら、図3および図4に示した従来の抵抗分割回路では、ブリーダ抵抗回路の抵抗値を階段状に変化させたとき全ての段差が均一にならないという問題点がある。これは、トランジスタスイッチのオン抵抗がゼロではないことが原因である。段の下と上で、オンに制御されているトランジスタスイッチの数の差が大きいほど、本来の段差であるRからずれる。図5は、従来の抵抗分割回路のスイッチ素子による抵抗値の差を示す表である。各トリミング条件におけるトランジスタスイッチのオン抵抗の和と、隣接するトリミング条件へ切り替わる時のオン抵抗の和の差を表にまとめたものである。1つのトランジスタスイッチのオン抵抗値はronとしている。最も大きいのは15Rから16Rに切り替わる場合であり、オン抵抗の和の差は3ronである。つまり、15Rから16Rに切り替わるときの抵抗値の差は、16R-15R=Rではなく16R4ron-15Rron=R3ronとなり、段差は3ronだけ大きくなる。従って、この時のトリミング誤差も3ronの分だけ大きくなる。このようにスイッチのオン抵抗の影響により、特定のトリミング条件下におけるトリミング誤差が大きくなってしまう。図5に示したのは5ビット構成のブリーダ抵抗回路の場合であり、6ビット構成になるとさらにトランジスタスイッチのオン抵抗による誤差の最大値は大きくなる。本発明は上記課題に鑑みてなされたものであり、トランジスタスイッチのオン抵抗の影響により特定のトリミング条件下におけるトリミングの誤差が大きくなることを回避する手段を提供するものである。上記目的を達成するため、本発明の抵抗分割回路は、抵抗値に重み付けをした複数の抵抗素子を直列接続した抵抗分割回路であって、前記抵抗素子とそれぞれ並列に接続されたスイッチ素子を備え、対応する前記抵抗素子の抵抗値と前記スイッチ素子がショート状態のときの抵抗値との比は一定である、ことを特徴としている。本発明の抵抗分割回路によれば、トランジスタスイッチのオン抵抗の影響を排除することにより、トリミングの誤差が特定の条件において大きくなることを回避することができる。従って、電圧検出回路の精度がよくなる。図1は、本実施形態の抵抗分割回路を備えた電圧検出回路を示すブロック図である。本実施形態の抵抗分割回路は、例として5ビット構成となっている。本実施形態の電圧検出回路は、発振回路30と、分周回路40と、制御回路71~75と、抵抗分割回路80と、基準電圧回路50と、比較回路60と、を備えている。抵抗分割回路80は、抵抗分割回路トリミングブロック10と、抵抗9と、を備えている。抵抗分割回路トリミングブロック10は、抵抗11~15が直列に接続されており、それぞれの抵抗とトランジスタスイッチ21~25が並列に接続されている。抵抗11~15の抵抗値は、例として抵抗11が最小の抵抗値Rであり、抵抗12から順にRの2のn乗倍の抵抗値をもつnは正の整数。即ち、抵抗11は抵抗値はR、抵抗12は抵抗値は2R、抵抗15は抵抗値は16R、に設定される。トランジスタスイッチ21~25のL長は、トランジスタスイッチ21が最小のL長値Lであり、トランジスタスイッチ21から順にLの2のn乗倍のL長値に設定されている。即ち、トランジスタスイッチ21のオン抵抗はron、トランジスタスイッチ22のオン抵抗は2ron、トランジスタスイッチ25は16ron、に設定される。従って、抵抗11~15と、それぞれ並列に接続されたトランジスタスイッチ21~25の抵抗の比は、常にR/ronとなる。図1の抵抗分割回路において、抵抗分割回路トリミングブロック10の抵抗値を変更する動作について説明する。抵抗分割回路トリミングブロック10は、抵抗値を15Rにするためには、トランジスタスイッチ21~24をオフオープン、トランジスタスイッチ25をオンショートにする。このとき、抵抗分割回路トリミングブロック10の抵抗値は、トランジスタスイッチ25のオン抵抗を含めると、15R16ronとなる。次に、抵抗分割回路トリミングブロック10の抵抗値を16Rにするためには、トランジスタスイッチ21~24をオンショート、トランジスタスイッチ26をオフオープンにする。このとき、抵抗分割回路トリミングブロック10の抵抗値は、トランジスタスイッチ21~24のオン抵抗を含めると、16R15ronとなる。したがって、これら2つのトリミング条件の抵抗値の差は、次式で表される。16R15ron-15R16ron=R-ronとなる。即ち、トランジスタスイッチのオン抵抗の差は、-ronである。図6は、本実施形態の抵抗分割回路のスイッチ素子による抵抗値の差を示す表である。図1の抵抗分割回路において、トランジスタスイッチのオン抵抗の和と、隣接するトリミング条件へ切り替わる時のオン抵抗の和の差を表にまとめたものである。すべての条件間でオン抵抗値の和の差が-ronとなっており、特定のトリミング条件において抵抗値の差が大きくなる現象は起こらない。これは、トランジスタスイッチのオン抵抗の影響によりトリミングの誤差が特定の条件において大きくならず、常に一定の誤差でトリミングができることを意味している。なお、図1の抵抗分割回路では、トランジスタスイッチのオン抵抗をL長を変化させることで調整した例を示したが、W長を調整する方法や、トランジスタスッチの並列接続数を調整する方法などによって、対応する抵抗分割回路の抵抗値とトランジスタスイッチのオン抵抗値を一定の比にすることで、同様の効果が得られる。