"絶縁基板にシリコン層を貼り合せることによって製造された貼り合せウェハに、複数の半導体チップ部を形成する工程と、絶縁膜を含む下部層と該下部層上に備えられたメタル配線を含む上部層とを有する配線層を形成するプロセスを複数回行うことによって、前記複数の半導体チップ部上に、前記配線層が複数重ねられた多層配線構造を形成する工程とを有し、前記複数の半導体チップ部は、個片化後に半導体チップとして使用される製品チップ部と、使用されないダミーチップ部とを含み、前記ダミーチップ部上に複数重ねられた前記配線層は、前記製品チップ部上における配線層と同じ形状を持つ第1の配線層と、該第1の配線層と異なる形状を持つ第2の配線層とを含み、前記ダミーチップ部上に複数重ねられた前記配線層のいずれかにおける前記下部層は、貫通メタル配線を持たない絶縁膜であることを特徴とする半導体装置の製造方法。前記ダミーチップ部上における第1の配線層は、前記貼り合せウェハに2番目に近い配線層であり、前記ダミーチップ部上における第2の配線層は、前記貼り合せウェハに最も近い配線層であることを特徴とする請求項1に記載の半導体装置の製造方法。前記ダミーチップ部上における第2の配線層の上部層は、前記ダミーチップ部上の全面を覆うように形成されたメタル層であることを特徴とする請求項1又は2に記載の半導体装置の製造方法。前記ダミーチップ部上における第1の配線層は、ホトリソグラフィ技術を用いる前記製品チップ部上における第1の配線層の形成プロセスと同じ形成プロセルによって形成されることを特徴とする請求項1から3までのいずれか1項に記載の半導体装置の製造方法。前記貫通メタル配線を持たない前記絶縁膜である下部層は、前記貼り合せウェハに最も近い配線層の下部層を含むことを特徴とする請求項1から4までのいずれか1項に記載の半導体装置の製造方法。前記貫通メタル配線を持たない前記絶縁膜である下部層は、前記貼り合せウェハに2番目に近い配線層の下部層を含むことを特徴とする請求項1から5までのいずれか1項に記載の半導体装置の製造方法。前記ダミーチップ部上における第1の配線層は、前記貼り合せウェハに最も近い配線層であり、前記ダミーチップ部上における第2の配線層は、前記貼り合せウェハに2番目に近い配線層であることを特徴とする請求項1に記載の半導体装置の製造方法。前記ダミーチップ部上における第2の配線層の上部層は、前記ダミーチップ部上の全面を覆うように形成されたメタル層であることを特徴とする請求項1又は7に記載の半導体装置の製造方法。前記ダミーチップ部上における第1の配線層は、ホトリソグラフィ技術を用いる前記製品チップ部上における第1の配線層の形成プロセスと同じ形成プロセルによって形成されることを特徴とする請求項1、7及び8のいずれか1項に記載の半導体装置の製造方法。前記貫通メタル配線を持たない前記絶縁膜である下部層は、前記貼り合せウェハから3番目に近い配線層の下部層を含むことを特徴とする請求項1及び請求項7から9までのいずれか1項に記載の半導体装置の製造方法。前記貫通メタル配線を持たない前記絶縁膜である下部層は、前記貼り合せウェハから2番目に近い配線層の下部層を含むことを特徴とする請求項1及び請求項7から10までのいずれか1項に記載の半導体装置の製造方法。前記複数重ねられた配線層は、3層以上の配線層であり、前記貼り合せウェハ側から3番目以降の配線層の上部層は、前記ダミーチップ部上の全面を覆うように形成されたメタル層であることを特徴とする請求項1及び請求項7から11までのいずれか1項に記載の半導体装置の製造方法。前記絶縁基板は、クォーツ又は石英のいずれかを主成分とする基板を含むことを特徴とする請求項1から12までのいずれか1項に記載の半導体装置の製造方法。前記ダミーチップ部は、前記複数の半導体チップ部を含むチップ形成領域の外周に接する部分を有する半導体チップ部であることを特徴とする請求項1から13までのいずれか1項に記載の半導体装置の製造方法。前記ダミーチップ部は、前記複数の半導体チップ部を含むチップ形成領域の外周に一致する辺を有する半導体チップ部であることを特徴とする請求項1から13までのいずれか1項に記載の半導体装置の製造方法。前記ダミーチップ部は、前記複数の半導体チップ部を含むチップ形成領域の外周に一致する辺を2つ有する半導体チップ部であることを特徴とする請求項1から13までのいずれか1項に記載の半導体装置の製造方法。しかしながら、貼り合せウェハ上に多層配線構造を形成するために絶縁膜及びメタル層の形成プロセスを繰り返すと、微小であったクラックが徐々に大きくなって、製品チップ部内にまで延びることがあり、製品チップ部を用いて製造される半導体装置の品質の低下及び製造歩留まりの低下を招くという問題があった。そこで、本発明は、上記従来技術の課題を解決するためになされたものであり、その目的は、半導体装置の品質及び製造歩留まりを向上させることができる半導体装置の製造方法を提供することにある。本発明の一態様に係る半導体装置の製造方法は、絶縁基板にシリコン層を貼り合せることによって製造された貼り合せウェハに、複数の半導体チップ部を形成する工程と、絶縁膜を含む下部層と該下部層上に備えられたメタル配線を含む上部層とを有する配線層を形成するプロセスを複数回行うことによって、前記複数の半導体チップ部上に、前記配線層が複数重ねられた多層配線構造を形成する工程とを有し、前記複数の半導体チップ部は、個片化後に半導体チップとして使用される製品チップ部と、使用されないダミーチップ部とを含み、前記ダミーチップ部上に複数重ねられた前記配線層は、前記製品チップ部上における配線層と同じ形状を持つ第1の配線層と、該第1の配線層と異なる形状を持つ第2の配線層とを含み、前記ダミーチップ部上に複数重ねられた前記配線層のいずれかにおける前記下部層は、貫通メタル配線を持たない絶縁膜であることを特徴としている。本発明に係る半導体装置の製造方法を用いれば、半導体装置の品質及び製造歩留まりを向上させることができるという効果がある。《1》実施の形態の概要《1-1》第1比較例先ず、本発明の実施の形態に係る半導体装置の製造方法の効果を説明するために用いる第1比較例の半導体装置の製造方法を説明する。図8は、第1比較例の半導体装置の製造方法によって製造されたダミーチップ部の断面構造、クォーツ板1内の圧縮応力、及び配線層41,42,43内の熱応力を示す図である。第1比較例の半導体装置の製造方法では、絶縁基板としてのクォーツ板1にSi層2を貼り合せることによって製造された貼り合せウェハであるSOQウェハ3に、半導体チップの本質的な機能を担う回路素子又は集積回路などを形成することによって、チップ形成領域図7における領域125に複数の半導体チップ部図7における長方形の領域126及び127を形成し、その上に多層配線構造4を形成する。多層配線構造4の形成に際しては、先ず、SOQウェハ3のSi層2上に、製品チップ部上における配線層の形成プロセスホトリソグラフィ技術及びCVD法などを用いると同じ形成プロセルによって、ダミーチップ部上の配線層41を形成する。図8の例では、ダミーチップ部上の配線層41は、下部層411と上部層412とを有している。下部層411は、絶縁膜411bと貫通メタル配線メタルプラグ411aとを有し、上部層412は、絶縁膜412bとメタル配線パターニングされたメタル層412aとを有している。次に、ダミーチップ部上の配線層41上に、製品チップ部上における配線層の形成プロセスホトリソグラフィ技術及びCVD法などを用いると同じ形成プロセルによって、ダミーチップ部上の配線層42を形成する。図8の例では、配線層42は、下部層421と上部層422とを有している。下部層421は、絶縁膜421bと貫通メタル配線メタルプラグ421aとを有し、上部層422は、絶縁膜422bとメタル配線パターニングされたメタル層422aとを有している。次に、ダミーチップ部上の配線層42上に、製品チップ部上における配線層の形成プロセスホトリソグラフィ技術及びCVD法などを用いると同じ形成プロセルによって、ダミーチップ部上の配線層43を形成する。図8の例では、配線層43は、下部層431を有し、下部層431は、絶縁膜431bと貫通メタル配線431aとを有している。図8に示される第1比較例の多層配線構造4をSOQウェハ3上に形成した場合には、メタル配線412a,422a内に発生する熱応力の影響に加えて、貫通メタル配線411a,421a,431a内に発生する熱応力の影響が、SOQウェハ3に与えられる。言い換えれば、メタル配線の構成材料の熱膨張係数は、SOQウェハ3を構成するクォーツ板1の熱膨張係数及びSi層2の熱膨張係数のいずれよりも大きいので、温度上昇に伴い、SOQウェハ3は、多層配線構造4から水平方向外向きの引っ張り力F1を受ける。さらに、図8の構成では、貫通メタル配線411a,421a,431aがSOQウェハ3の真上に重なっており、且つ、貫通メタル配線411a,421a,431aは、SOQウェハ3に近い位置に存在するので、SOQウェハ3が、多層配線構造4から受ける水平方向外向きの引っ張り力F1は、貫通メタル配線411aの真下に集中し易い。このため、例えば、SOQウェハ3の貫通メタル配線411aの真下の部分に、貫通メタル配線411a,421a,431a内に発生した熱応力に対応する水平方向の引っ張り力図8において外向きの矢印で示す力が局所的に掛かり、SOQウェハ3内にクラック105が発生し易くなる。《1-2》第2比較例本発明の実施の形態に係る半導体装置の製造方法の効果を説明するために用いる第2比較例の半導体装置の製造方法を説明する。図9は、第2比較例の半導体装置の製造方法によって製造されたダミーチップ部の断面構造、クォーツ板1内の圧縮応力、及び配線層51,52,53内の熱応力を示す図である。第2比較例の半導体装置の製造方法では、先ず、絶縁基板としてのクォーツ板1にSi層2を貼り合せることによって製造された貼り合せウェハであるSOQウェハ3に、半導体チップの本質的な機能を担う回路素子又は集積回路などを形成することによって、チップ形成領域図7における領域125に複数の半導体チップ部図7における長方形の領域126及び127を形成し、その上に多層配線構造5を形成する。多層配線構造5の形成に際しては、先ず、SOQウェハ3のSi層2上に、ホトリソグラフィ技術及びCVD法などを用いて、ダミーチップ部上の配線層51を形成する。図9の例では、配線層51は、下部層511と上部層512とを有し、下部層511は、その全域全面がシリコン酸化膜などの絶縁膜であり、上部層512は、その全域全面がメタル層である。次に、配線層51の形成プロセスと同様に、配線層51上に、ダミーチップ部上の配線層52を形成する。図9の例では、配線層52は、下部層521と上部層522とを有し、下部層521は、その全域全面がシリコン酸化膜などの絶縁膜であり、上部層522は、その全域全面がメタル層である。次に、配線層52の形成プロセスと同様に、配線層52上に、ダミーチップ部上の配線層53を形成する。図9の例では、配線層53は、下部層531を有し、下部層531はその全域全面がシリコン酸化膜などの絶縁膜である。図9に示される第2比較例の多層配線構造5をSOQウェハ3上に形成した場合には、配線層51,52の上部層メタル層512,522内に発生する熱応力の影響が、SOQウェハ3に与えられる。言い換えれば、メタル層の構成材料の熱膨張係数は、SOQウェハ3を構成するクォーツ板1の熱膨張係数及びSi層2の熱膨張係数のいずれよりも大きいので、温度上昇に伴い、SOQウェハ3は、多層配線構造5から水平方向外向きの引っ張り力F2を受ける。また、配線層51,52の上部層メタル層512,522は、ダミーチップ部の全域全面に形成されているので、上部層メタル層512,522内に発生する熱応力は大きく、さらに、複数の上部層メタル層512,522が重ねて、SOQウェハ3に近い位置SOQウェハに最も近い配線層51と2番目に近い配線層52に配置されているので、これらの中で発生する熱応力に対応してSOQウェハ3に掛かる水平方向外向きの引っ張り力図9において外向きの矢印で示す力F2は大きい力になり、SOQウェハ3内にクラック105が発生しやすくなる。《1-3》実施の形態の原理図10は、本発明の実施の形態に係る半導体装置の製造方法によって製造された半導体チップ部のうちのダミーチップ部の構造を概略的に示す図である。図10に示されるように、本発明の実施の形態に係る半導体装置の製造方法においては、絶縁基板としてのクォーツ板1にSi層2を貼り合せることによって製造された貼り合せウェハであるSOQウェハ3に、半導体チップの本質的な機能を担う回路素子又は集積回路などを形成することによって、チップ形成領域図7における領域125に複数の半導体チップ部図7における長方形の領域126及び127を形成し、その上に多層配線構造6を形成する。なお、複数の半導体チップ部は、個片化後に半導体チップとして使用される製品チップ部図7における長方形の領域127と、使用されないダミーチップ部図7における126とを含む。多層配線構造6の形成に際しては、先ず、SOQウェハ3のSi層2上に、絶縁膜を含む下部層611とこの上に備えられたメタル配線を含む上部層612とを有する配線層61を形成する。配線層61は、SOQウェハ3に最も近い配線層である。次に、配線層61上に、絶縁膜を含む下部層621とこの上に備えられたメタル配線を含む上部層622とを有する配線層62を形成する。配線層62は、SOQウェハ3に2番目に近い配線層である。必要に応じ、配線層62上に、絶縁膜を含む下部層631とこの上に備えられたメタル配線を含む上部層632とを有する配線層63を形成する。配線層63は、SOQウェハ3に3番目に近い配線層である。さらに、必要に応じて、配線層63上に1層又は複数層の配線層を形成する。なお、配線層63以降の配線層は、必須の構成ではない。ダミーチップ部上に複数重ねられた配線層61,62,...は、製品チップ部上における配線層と同じ形状を持つ第1の配線層61又は62,...と、第1の配線層と異なる形状を持つ第2の配線層62又は61,...とを含む。第2の配線層における上部層は、例えば、ダミーチップ部の全域全面をメタル層とした層である。製品チップ部上における配線層と同じ形状を持つダミーチップ部上の第1の配線層61又は62,...は、製品チップ部上における配線層の形成プロセスホトリソグラフィ技術及びCVD法などを用いると同じ形成プロセルによって、ダミーチップ部上に形成された配線層61又は62,...である。また、図10の多層配線構造6において、ダミーチップ部上に複数重ねられた配線層のいずれかにおける下部層611又は621,...は、貫通メタル配線メタルプラグを持たない絶縁膜である。なお、配線層61,62,...の構造の具体例は、第1及び第2の実施形態において説明する。図10に示される多層配線構造6においては、ダミーチップ部上に複数重ねられた配線層61,62,...は、製品チップ部上における配線層と同じ形状を持つ第1の配線層例えば、配線層61又は62と、第1の配線層と異なる形状を持つ第2の配線層例えば、配線層62又は61とを含む。このように、ダミーチップ部上に複数重ねられた配線層例えば、配線層61と62が、互いに異なる形状配線パターンを持つように構成した場合には、配線層例えば、配線層61と62内で発生する熱応力に対応してSOQウェハ3に掛かる引っ張り力の影響が、図8及び図9の力F1、F2のようにSOQウェハ3の同じ位置に集中することを緩和できる。例えば、図8の第1比較例の場合には、同じ配線パターンで形成された貫通メタル配線411a,421a,431a内に発生する熱応力の影響によってSOQウェハ3の貫通メタル配線411aの真下の部分に、局所的に大きな水平方向の引っ張り力図8において外向きの矢印F1で示す力が掛かり、SOQウェハ3内におけるクラック105の発生が生じやすくなる。しかし、図10に示される実施の形態の半導体装置の製造方法の場合には、ダミーチップ部上に複数重ねられた配線層61,62,...には、異なる形状配線パターンを持つものが含まれており、且つ、ダミーチップ部上に複数重ねられた配線層のいずれかにおける下部層611又は621,...は、貫通メタル配線を持たない絶縁膜であるので、SOQウェハ3の特定箇所例えば、貫通メタル配線の真下などに局所的に大きな水平方向の力が掛かるといった好ましくない状況を生じさせないようすることができる。同様に、例えば、図9の第2比較例の場合には、同じ形状の大面積の上部層メタル層512,522内に発生する熱応力の影響によってSOQウェハ3の特定箇所に局所的に大きな水平方向の引っ張り力図9において外向きの矢印F2で示す力が掛かり、SOQウェハ3内におけるクラックの発生が生じやすくなる。しかし、図10に示される実施の形態の半導体装置の製造方法の場合には、ダミーチップ部上に複数重ねられた配線層61,62,...は、異なる形状配線パターンを持つので、SOQウェハ3の特定箇所に局所的に大きな水平方向の力が掛かるといった好ましくない状況を生じさせないようすることができる。《2》第1の実施形態図11は、本発明の第1の実施形態に係る半導体装置の製造方法によって製造された半導体チップ部のうちのダミーチップ部を概略的に示す縦断面図である。図11に示されるように、第1の実施形態に係る半導体装置の製造方法においては、クォーツ板1にSi層2を貼り合せることによって製造された貼り合せウェハであるSOQウェハ3に、半導体チップの本質的な機能を担う回路素子又は集積回路などを形成することによって、チップ形成領域図7における領域125に複数の半導体チップ部図7における長方形の領域126及び127を形成し、その上に多層配線構造7を形成する。なお、複数の半導体チップ部は、個片化後に半導体チップとして使用される製品チップ部図7における長方形の領域127と、使用されないダミーチップ部図7における長方形のクロスハッチング領域126とを含む。多層配線構造7の形成に際しては、先ず、SOQウェハ3のSi層2上に、絶縁膜を含む下部層711とこの上に備えられたメタル配線としてのメタル層を含む上部層712とを有する配線層71を形成する。下部層711は、例えば、シリコン酸化膜又はシリコン窒化膜などであり、CVD法などにより形成される。上部層712は、例えば、ダミーチップ部上における全面に形成されたメタル層であり、CVD法などにより形成される。メタル層、メタル配線、貫通メタル配線としては、例えば、タングステン、銅、アルミニウムなどを含む導電性の金属及び合金を用いることができる。次に、配線層71上に、絶縁膜を含む下部層721とこの上に備えられたメタル配線を含む上部層722とを有する配線層72を形成する。下部層721は、例えば、シリコン酸化膜又はシリコン窒化膜などであり、CVD法などにより形成される。上部層722は、ホトリソグラフィ技術及びCVD法などを用いて、製品チップ部上における配線層の形成プロセスと同じ形成プロセルによって形成される。上部層722は、絶縁膜722bとメタル配線722aとを有している。メタル配線722aの形状は、図示の例には限定されず、製品チップ部の配線パターンと同じ形状を有している、他の形状であってもよい。次に、配線層72上に、製品チップ部上における配線層の形成プロセスホトリソグラフィ技術及びCVD法などを用いると同じ形成プロセルによって、ダミーチップ部上の配線層73を形成する。配線層73は、下部層731を有し、下部層731は、絶縁膜731bと貫通メタル配線731aとを有している。また、貫通メタル配線731aの位置、形状、個数は、図示の例には限定されず、製品チップ部の配線パターンに応じて、種々の位置、種々の形状、種々の個数を採用することができる。図12は、図11に示される半導体チップ部のうちのダミーチップ部におけるクォーツ板1内の圧縮応力及び配線層71,72,73内の熱応力を示す図である。図11及び図12に示されるように、第1の実施形態に係る半導体装置の製造方法を用いて、多層配線構造7をSOQウェハ3上に形成した場合には、温度上昇に伴い、SOQウェハ3は、多層配線構造7から水平方向外向きの引っ張り力F3を受ける。しかし、多層配線構造7においては、配線層71の上部層712は全面をメタル層で構成しているが、その上の配線層73の上部層722は、製品チップ部上における配線層の形成プロセスホトリソグラフィ技術及びCVD法などを用いると同じ形成プロセルによって、ダミーチップ部上に形成されたメタル配線722aを有している。このように、第1の実施形態の多層配線構造7においては、図9第2比較例に示されるようなダミーチップ部の全域に広がるメタル層が、SOQウェハ3の近傍層例えば、1番近い層と2番目に近い層において、複数層重ならないようにしている。このような構成により、大面積の複数のメタル層が重ねて配置された場合にSOQウェハ3に掛かり易い水平方向外向きの引っ張り力F3が過大になることを防いでいる。また、第1の実施形態の多層配線構造7においては、SOQウェハ3に最も近い配線層71の絶縁膜711及びSOQウェハ3に2番目に近い配線層72の絶縁膜721に貫通メタル配線メタルプラグを備えていない。このため、第1の実施形態の多層配線構造7においては、図8第1比較例に示されるような貫通メタル配線の重なりによって、SOQウェハ3が、多層配線構造4から受ける水平方向外向きの引っ張り力F3が、貫通メタル配線411aの真下に集中しないようにすることができる。なお、図11では、SOQウェハ3に最も近い配線層71の絶縁膜711及びSOQウェハ3に2番目に近い配線層72の絶縁膜721の両方が、貫通メタル配線メタルプラグを備えていない場合を例示したが、絶縁膜711が貫通メタル配線を備えておらず、絶縁膜721が貫通メタル配線を備えている場合にも、又は、絶縁膜711が貫通メタル配線を備えており、絶縁膜721が貫通メタル配線を備えている場合にも、SOQウェハ3が、多層配線構造4から受ける水平方向外向きの引っ張り力F3が、ある程度、貫通メタル配線411aの真下に集中しないようにすることができる。以上の理由から、第1の実施形態に係る半導体装置の製造方法を用いれば、SOQウェハ3にクラックが発生し難くなり、個片化された半導体チップを用いた半導体装置の品質及び製造歩留まりを向上させることができる。図13は、第1の実施形態に係る半導体装置の製造方法の変形例によって製造された半導体チップ部のうちのダミーチップ部を概略的に示す縦断面図である。図13において、図11に示される構成と同一又は対応する構成には、同じ符号を付す。図13に示される半導体装置の製造方法は、多層配線構造7aが、SOQウェハ3から3番目の配線層73aの形成を、製品チップ部上における配線層SOQウェハ3からの順番が同じ順番の配線パターンのものの形成プロセスホトリソグラフィ技術及びCVD法などを用いると同じ形成プロセルによって行い、さらに、配線層73a上に、配線層74を形成する。図13の例では、配線層73aは、下部層731と上部層732とを有している。下部層731は、絶縁膜と貫通メタル配線とを有し、上部層732は、絶縁膜とメタル配線とを有している。また、配線層74は、下部層741を有している。下部層741は、絶縁膜と貫通メタル配線とを有している。図13の例では、SOQウェハ3から3番目以降の配線層が、貫通メタル配線メタルプラグを備えているが、貫通メタル配線がSOQウェハ3から離れているので、貫通メタル配線が重った構成の熱応力によって、SOQウェハ3が多層配線構造4から受ける水平方向外向きの引っ張り力は小さい。したがって、図13の場合にも、図11の場合と同様に、SOQウェハ3にクラックは発生し難い。図14は、第1の実施形態に係る半導体装置の製造方法の他の変形例によって製造された半導体チップ部のうちのダミーチップ部を概略的に示す縦断面図である。図14において、図13に示される構成と同一又は対応する構成には、同じ符号を付す。図14に示される半導体装置の製造方法は、多層配線構造7bが、SOQウェハ3から4番目の配線層74aの形成を、製品チップ部上における配線層製品チップ部とダミーチップ部において、配線パターンが同じになるの形成プロセスホトリソグラフィ技術及びCVD法などを用いると同じ形成プロセルによって行い、さらに、配線層74a上に、配線層75を形成する。図14の例では、配線層74aは、下部層741と上部層742とを有している。下部層741は、絶縁膜と貫通メタル配線とを有し、上部層742は、絶縁膜とメタル配線とを有している。また、配線層75は、下部層751を有している。下部層751は、絶縁膜と貫通メタル配線とを有している。図14の例では、SOQウェハ3から3番目以降の配線層が、貫通メタル配線メタルプラグを備えているが、貫通メタル配線はSOQウェハ3から離れているので、貫通メタル配線の重った構成の熱応力によって、SOQウェハ3が多層配線構造4から受ける水平方向外向きの引っ張り力は小さい。したがって、図14の場合にも、図11及び図13の場合と同様に、SOQウェハ3にクラックは発生し難い。《3》第2の実施形態図15は、第2の実施形態に係る半導体装置の製造方法によって製造された半導体チップ部のうちのダミーチップ部を概略的に示す縦断面図である。図15に示されるように、第2の実施形態に係る半導体装置の製造方法においては、クォーツ板1にSi層2を貼り合せることによって製造された貼り合せウェハであるSOQウェハ3に、半導体チップの本質的な機能を担う回路素子又は集積回路などを形成することによって、チップ形成領域図7における領域125に複数の半導体チップ部図7における長方形の領域126及び127を形成し、その上に多層配線構造8を形成する。なお、複数の半導体チップ部は、個片化後に半導体チップとして使用される製品チップ部図7における長方形の領域127と、使用されないダミーチップ部図7における長方形のクロスハッチング領域126とを含む。多層配線構造8の形成に際しては、先ず、SOQウェハ3のSi層2上に、製品チップ部上における配線層の形成プロセスホトリソグラフィ技術及びCVD法などを用いると同じ形成プロセルによって、ダミーチップ部上の配線層81を形成する。配線層81は、下部層811を有し、下部層811は、絶縁膜811bと貫通メタル配線811aとを有している。また、貫通メタル配線811aの位置、形状、個数は、図示の例には限定されず、製品チップ部の配線パターンに応じて、種々の位置、種々の形状、種々の個数を採用することができる。上部層812は、絶縁膜812bとメタル配線812aとを有している。メタル配線812aの形状は、図示の例には限定されず、製品チップ部の配線パターンと同じ形状を有している。次に、ダミーチップ部上の配線層81上に、ダミーチップ部上の配線層82を形成する。配線層82は、下部層821と上部層822とを有している。下部層821は、絶縁膜821bと貫通メタル配線821aとを有している。また、貫通メタル配線821aの位置、形状、個数は、図示の例には限定されず、製品チップ部の配線パターンに応じて、種々の位置、種々の形状、種々の個数を採用することができる。ダミーチップ部上の上部層822は、その全域全面がメタル材料で形成されたメタル層である。次に、ダミーチップ部上の配線層82上に、ダミーチップ部上の配線層83を形成する。配線層83は、下部層831を有し、下部層831は、絶縁膜から構成され、貫通メタル配線を備えていない。図16は、図15に示される半導体チップ部のうちのダミーチップ部におけるクォーツ板1内の圧縮応力及び配線層81,82,83内の熱応力を示す図である。図15及び図16に示されるように、第2の実施形態に係る製造方法を用いて、多層配線構造8をSOQウェハ3上に形成した場合には、温度上昇に伴い、SOQウェハ3は、多層配線構造8から水平方向外向きの引っ張り力F4を受ける。しかし、多層配線構造8においては、配線層81の上部層812を全面メタル層ではなく、製品チップ部上における配線層の形成プロセスホトリソグラフィ技術及びCVD法などを用いると同じ形成プロセルによって、ダミーチップ部上に形成されたパターンを持つメタル配線812aを有している。このように、第2の実施形態の多層配線構造7においては、図9第2比較例に示されるようなダミーチップ部の全域全面に広がる大面積のメタル層が、SOQウェハ3の近傍層において、複数層重ならないようにしている。このため、大面積の複数のメタル層が重ねて配置された場合にSOQウェハ3に掛かる大きな水平方向外向きの引っ張り力を、抑制することができる。また、第2の実施形態の多層配線構造8においては、SOQウェハ3に3番目に近い配線層83の絶縁膜831に貫通メタル配線メタルプラグを備えていない。このため、第2の実施形態の多層配線構造8においては、図8第1比較例に示されるような貫通メタル配線の重なりによって、SOQウェハ3が、多層配線構造8から受ける水平方向外向きの引っ張り力が、貫通メタル配線811aの真下に集中しないようにすることができる。なお、図15では、SOQウェハ3に最も近い配線層81の絶縁膜811及びSOQウェハ3に2番目に近い配線層82の絶縁膜821の両方が、貫通メタル配線メタルプラグを備えている場合を例示したが、絶縁膜811が貫通メタル配線を備えておらず、絶縁膜821が貫通メタル配線を備えている場合にも、又は、絶縁膜811が貫通メタル配線を備えており、絶縁膜821が貫通メタル配線を備えている場合にも、SOQウェハ3が、多層配線構造4から受ける水平方向外向きの引っ張り力が、貫通メタル配線411aの真下に集中しないようにすることができる。また、図15に示される多層配線構造8においては、ダミーチップ部上に複数重ねられた配線層81,82,83は、製品チップ部上における配線層と同じ形状を持つ配線層81と、配線層81と異なる形状全面をメタル層としているを持つ配線層82とを含む。このように、ダミーチップ部上に複数重ねられた配線層81と配線層82とが、互いに異なる形状配線パターンを持つように構成した場合には、配線層81と配線層82の熱応力の影響が、SOQウェハ3の同じ位置に集中し難い。以上の理由から、第2の実施形態に係る半導体装置の製造方法を用いれば、SOQウェハ3にクラックが発生し難くなり、個片化された半導体チップを用いた半導体装置の品質及び製造歩留まりを向上させることができる。図17は、第2の実施形態に係る半導体装置の製造方法の変形例によって製造された半導体チップ部のうちのダミーチップ部を概略的に示す縦断面図である。図17において、図15に示される構成と同一又は対応する構成には、同じ符号を付す。図17に示される半導体装置の製造方法は、多層配線構造8aが、SOQウェハ3から3番目の配線層83aを、貫通メタル配線を持たない絶縁膜831と全面メタル層832とから構成し、配線層83a上に、絶縁膜841からなる貫通メタル配線を持たない配線層84を形成している。図17の例では、SOQウェハ3から3番目以降の配線層が、上部層として全面メタル層832を備えているが、SOQウェハ3から離れているので、全面メタル層の重なり上部層822と832によって、SOQウェハ3が、多層配線構造4から受ける水平方向外向きの引っ張り力は小さい。したがって、図17の場合にも、図15の場合と同様に、SOQウェハ3にクラックは発生し難い。図18は、第2の実施形態に係る半導体装置の製造方法の他の変形例によって製造された半導体チップ部のうちのダミーチップ部を概略的に示す縦断面図である。図18において、図15に示される構成と同一又は対応する構成には、同じ符号を付す。図18に示される半導体装置の製造方法は、多層配線構造8bにおける、SOQウェハ3から2番目の配線層82aの下部層821aが、貫通メタル配線を持たない点において、図15の例と相違する。図18の例では、SOQウェハ3から2番目以降の配線層で、貫通メタル配線メタルプラグを備えていないので、SOQウェハ3が、貫通メタル配線811aの真下で多層配線構造4から受ける水平方向外向きの引っ張り力は小さい。したがって、図18の場合にも、図15の場合と同様に、SOQウェハ3にクラックは発生し難い。《4》変形例図19は、第1及び第2の実施形態においてSOQウェハ上に形成された半導体チップである製品チップ部及びダミーチップ部の配置の他の例を概略的に示す平面図である。図19において、図7の構成と同一又は対応する構成には、同じ符号を付す。図7では、複数の半導体チップ部を含むチップ形成領域125の外周辺に接する部分を有する半導体チップ部半導体チップ部の1辺、又は2辺、又は、角部がチップ形成領域125に接しているものをダミーチップ部クロスハッチング部分としている。しかし、図19に示されるように、チップ形成領域125の外周辺に一致する辺を有する半導体チップ部半導体チップ部の1辺又は2辺がチップ形成領域125に接しているものである。このように、することによって、クラックの影響による不良品発生率が高まる可能性があるが、製品歩留りを向上させることができる。図20は、第1及び第2の実施形態における、SOQウェハの製品チップ部とダミーチップ部との配置のさらに他の例を概略的に示す平面図である。図20において、図7の構成と同一又は対応する構成には、同じ符号を付す。図7では、複数の半導体チップ部を含むチップ形成領域125の外周辺に接する部分を有する半導体チップ部半導体チップ部の2辺がチップ形成領域125に接しているものをダミーチップ部クロスハッチング部分としている。図20に示されるように、チップ形成領域125の外周辺に一致する2辺を有する半導体チップ部半導体チップ部の1辺又は2辺がチップ形成領域125に接しているものである。このように、することによって、クラックの影響による不良品発生率が高まる可能性があるが、製品歩留りを向上させることができる。以上の説明では、絶縁基板1として、クォーツ板を用いた場合を説明したが、絶縁基板1は、石英板などの他の材質の基板であってもよい。また、半導体チップ部の配置、ダミーチップ部の配置は、他の構成でもよく、ウェハの外周からの距離が所定値以内の領域に一部でも重なる半導体チップ部、又は、全域が含まれる半導体チップ部をダミーチップ部としてもよい。"