互いに対向する第1の主面から第2の主面に向かって延伸し、且つ底部が前記第2の主面に達しない複数の溝部が形成された第1導電型の半導体積層体と、それぞれの外縁領域の一部が前記溝部の側面に露出するように前記半導体積層体の前記第1の主面に互いに離間して埋め込まれた第2導電型の複数のアノード領域と、前記複数のアノード領域の形成されていない領域において前記半導体積層体とショットキー接合を形成し、且つ前記複数のアノード領域とオーミック接合を形成して、前記半導体積層体の前記第1の主面に配置されたアノード電極と、前記半導体積層体の前記第2の主面に配置されたカソード電極とを備えることを特徴とする半導体装置。前記半導体積層体が、前記カソード電極に接する半導体基板と、前記アノード電極に接し、不純物濃度が前記半導体基板より低い半導体層とを積層した構造を備え、前記溝部の底部が前記半導体基板に達していないことを特徴とする請求項1に記載の半導体装置。前記アノード領域の側端面が前記溝部に露出していることを特徴とする請求項1又は2に記載の半導体装置。前記アノード領域の外縁領域を貫通して前記溝部が形成されていることを特徴とする請求項1又は2に記載の半導体装置。前記溝部が絶縁膜で埋め込まれていることを特徴とする請求項1乃至4のいずれか1項に記載の半導体装置。MPS構造ではpn接合が形成されるために、同一チップサイズのSiCショットキーバリアダイオードに比べて、ショットキー接合の面積が小さい。このため、MPS構造の半導体装置では、SiCショットキーバリアダイオードに比べて順方向電圧降下が大きい。順方向電圧降下を小さくするために、pn接合の面積を狭くすることが有効である。しかし、pn接合の面積を狭くすると、pn接合に加わる電圧が、pn接合ダイオードがバイポーラ動作するために必要な電圧を超えない場合がある。その結果、順方向サージ耐量が改善されないという問題が生じる。上記問題点に鑑み、本発明は、順方向電圧降下の増大が抑制され、且つ順方向サージ耐量の高い、整流機能を有する半導体装置を提供することを目的とする。本発明の一態様によれば、イ互いに対向する第1の主面から第2の主面に向かって延伸し、且つ底部が第2の主面に達しない複数の溝部が形成された第1導電型の半導体積層体と、ロそれぞれの外縁領域の一部が溝部の側面に露出するように半導体積層体の第1の主面に互いに離間して埋め込まれた第2導電型の複数のアノード領域と、ハ複数のアノード領域の形成されていない領域において半導体積層体とショットキー接合を形成し、且つ複数のアノード領域とオーミック接合を形成して、半導体積層体の第1の主面に配置されたアノード電極と、ニ半導体積層体の第2の主面に配置されたカソード電極とを備える半導体装置が提供される。本発明によれば、順方向電圧降下の増大が抑制され、且つ順方向サージ耐量の高い、整流機能を有する半導体装置を提供できる。次に、図面を参照して、本発明の第1及び第2の実施形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。又、以下に示す第1及び第2の実施形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の実施形態は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この発明の実施形態は、特許請求の範囲において、種々の変更を加えることができる。第1の実施形態本発明の第1の実施形態に係る半導体装置1は、図1に示すように、互いに対向する第1の主面110から第2の主面120に向かって延伸し、且つ底部が第2の主面120に達しない複数の溝部15が形成された第1導電型の半導体積層体10と、それぞれの外縁領域の一部が溝部15の側面に露出するように半導体積層体10の第1の主面110に互いに離間して埋め込まれた第2導電型の複数のアノード領域20と、複数のアノード領域20の形成されていない領域において半導体積層体10とショットキー接合を形成し、且つ複数のアノード領域20とオーミック接合を形成して、半導体積層体10の第1の主面110に配置されたアノード電極30と、半導体積層体10の第2の主面120に配置されたカソード電極40とを備える。第1導電型と第2導電型とは互いに反対導電型である。すなわち、第1導電型がn型であれば、第2導電型はp型であり、第1導電型がp型であれば、第2導電型はn型である。ここでは、第1導電型がn型、第2導電型がp型の場合について説明する。アノード領域20の形成されていない領域において半導体積層体10とアノード電極30が接触する領域には、ショットキーバリアダイオードが形成されている。ショットキーバリアダイオードが形成される領域を、以下においてショットキー接合部分という。また、半導体積層体10とアノード領域20が接する領域には、pn接合ダイオードが形成されている。pn接合ダイオードが形成される領域を、以下においてpn接合部分という。上記のように、半導体装置1は、ショットキー接合とpn接合を併設したMPS構造を有する。図1に示した半導体装置1では、溝部15がpn接合部分とショットキー接合部分との境界に形成されている。つまり、アノード領域20の側端面が溝部15の側面に露出している。図1に示した半導体積層体10は、半導体基板11と半導体層12の積層体である。半導体基板11が第2の主面120でカソード電極40に接し、半導体層12が第1の主面110でアノード電極30と接する。図1に示した例では、第1の主面110から半導体積層体10の内部に延伸する溝部15は、半導体層12内部で止まり、半導体基板11には達していない。半導体基板11には、例えばシリコンカーバイトSiC基板や窒化ガリウムGaN基板などを採用可能である。また、半導体層12は、半導体基板11上に成長されたエピタキシャル層などである。例えば、半導体基板11は膜厚が300μm~400μm、不純物濃度が1×1018cm3~1×1019cm3程度のSiC基板であり、半導体層12はエピタキシャル成長された膜厚5μm~15μm、不純物濃度1×1015cm3~1×1017cm3程度のSiC層である。アノード領域20の厚さは例えば0.1μm~1.0μmであり、不純物濃度は1×1017cm3~1×1019cm3程度である。アノード領域20にドープされるp型不純物には、アルミニウムAlなどが使用される。アノード電極30には、半導体層12との界面にショットキーバリア接合を形成し、且つ、アノード領域20との界面にオーミック接合を形成する金属材料などを採用可能である。カソード電極40には、半導体基板11とオーミック接合を形成する金属材料などを採用可能である。半導体装置1では、アノード電極30とカソード電極40間に順方向電圧が印加されると、半導体積層体10を介してアノード電極30からカソード電極40に順方向電流Ifが流れる。このとき、順方向電圧が小さい間は、図2に示すように、ショットキー接合部分を通過した順方向電流Ifが、溝部15に沿って半導体積層体10の厚さ方向に進んだ後、pn接合部分の下方の半導体層12を経由してカソード電極40に流れる。これは、順方向電圧降下が小さい間は、pn接合ダイオードがバイポーラ動作せず、pn接合部分に順方向電流Ifが流れないためである。溝部15には、例えば酸化シリコン膜などの絶縁膜が埋め込まれている。これは、ショットキー接合部分下方の半導体層12からpn接合領域下方の半導体層12に向かって、溝部15を横切って順方向電流Ifが流れるのを防止するためである。このため、順方向電流Ifが溝部15内部を流れるのを防止できるのであれば、溝部15を埋め込む材料は絶縁膜に限定されず、或いは溝部15の内部に空洞があってもよい。一般的に、MPS構造を有する半導体装置以下において、MPS素子という。では、pn接合ダイオードがバイポーラ動作することによって、順方向サージ耐量が改善される。即ち、n型半導体層にp型半導体層から正孔が注入されることにより、n型半導体層中の電子が本来の不純物濃度以上の高濃度になる。これによりMPS素子に大電流が流れて、順方向サージ耐量が改善される。一方、pn接合部分が形成されるために、同一チップサイズのSiCショットキーバリアダイオードに比べて、MPS素子のショットキー接合部分の面積は小さい。このため、MPS素子の定格動作時における順方向電圧降下Vfは、SiCショットキーバリアダイオードに比べて大きい。したがって、MPS素子においては、順方向電圧降下Vfを小さくすることが要求される。そのためには、pn接合部分の面積を小さくすることが有効である。しかし、MPS素子のpn接合ダイオードがバイポーラ動作するためには、後述するように、pn接合部分の接合面と平行な幅以下において、単に幅という。が一定以上であることが必要である。pn接合部分の幅を一定限度を超えて狭くすると、pn接合ダイオードがバイポーラ動作しなくなり、順方向サージ耐量が改善されない。以下に、pn接合部分の幅とpn接合ダイオードのバイポーラ動作との関係について説明する。MPS素子のpn接合ダイオードがバイポーラ動作するためには、pn接合ダイオードが動作するために必要な電圧以下において、閾値電圧という。以上の順方向電圧が、pn接合に加わる必要がある。MPS素子のpn接合に加わる電圧は、ショットキー接合部分からアノード領域20の下方に流れ込む電流による電圧降下に依存する。このため、pn接合部分の幅が狭いほど、pn接合に加わる電圧は小さい。図3に示すような溝部15が形成されないMPS素子では、pn接合部分の外縁領域、即ちpn接合部分のショットキー接合部分に最も近い領域では、pn接合に加わる電圧は0Vである。図3に示すように、アノード領域20下方の半導体積層体10を通過して順方向電流Ifが流れる。このため、ショットキー接合部分から遠ざかるほど、pn接合部分の下方を流れる順方向電流Ifによる電圧降下が大きくなる。即ち、ショットキー接合部分との境界からの距離が長い領域ほどpn接合に加わる電圧が増大し、pn接合部分の中央部でpn接合に加わる電圧は最大になる。pn接合部分の下方を流れる順方向電流Ifによる電圧降下がバイポーラ動作に必要な閾値電圧を超えると、pn接合ダイオードはバイポーラ動作し始める。したがって、pn接合部分の幅を一定限度を超えて狭くすると、順方向電流Ifによる電圧降下が閾値電圧を超えられず、pn接合ダイオードがバイポーラ動作しないのである。以上に説明したように、溝部15が形成されないMPS素子では、順方向電圧降下Vfを小さくするためにpn接合部分の面積を狭くすると、pn接合部分における電圧降下が小さくなる。その結果、pn接合ダイオードがバイポーラ動作しないおそれがある。pn接合ダイオードがバイポーラ動作しない場合、MPS素子の順方向サージ耐量改善の効果は極端に小さくなる。しかしながら、図1に示した半導体装置1では、半導体積層体10の第1の主面110に溝部15が形成されているため、順方向電流Ifによる電圧降下が大きい。即ち、図2に示すように、ショットキー接合部分から半導体積層体10に流れ込んだ順方向電流Ifは、溝部15の側面に沿って第1の主面110と垂直な方向に流れた後、溝部15の底部の下方を通過し、pn接合部分の下方を流れる。溝部15が形成されない図3に示したMPS素子では、順方向電流Ifによるpn接合部分における電圧降下は、ショットキー接合部分との境界からの距離にのみ依存する。一方、図1に示した半導体装置1では、pn接合部分における電圧降下は、ショットキー接合部分との境界からの距離と溝部15の深さとの和に依存する。つまり、半導体積層体10の第1の主面110に溝部15を形成することにより、順方向電流Ifの電流経路が溝部15の深さの分だけ増大する。したがって、半導体装置1のpn接合部分の各領域に加わる電圧は、溝部15の側面に沿った深さ方向の電圧降下分とpn接合部分の幅方向の電圧降下分との和になる。例えば、pn接合部分の最外縁部に加わる電圧は、順方向電流Ifが溝部15の側面に沿って流れて生じた電圧降下分である。このように、溝部15が無い場合に比べて、半導体装置1のpn接合部分の電圧降下は大きい。上記のように、半導体装置1においては、pn接合部分の幅を短くしても、pn接合ダイオードはバイポーラ動作する。なお、溝部15の深さは、pn接合部分での電圧降下がバイポーラ動作に必要な閾値電圧を超えるように、pn接合部分の幅などを考慮して設定される。ただし、溝部15の深さはアノード領域20の厚さ以上であることが好ましい。溝部15の幅は、pn接合部分とショットキー接合部分とを絶縁分離できる程度の幅であればよく、例えば0.1μm~1μm程度である。以下に、1500V耐圧のMPS素子の特性について、溝部15の有無を比較した結果を示す。図4は、図1に示した溝部15の有る半導体装置1と図3に示した溝の無い比較例の、順方向電流電圧特性を示す。図4において、半導体装置1の順方向電流電圧特性を特性A、比較例の順方向電流電圧特性を特性Bとして示している。なお、半導体装置1及び比較例の半導体基板11の厚さは360μm、n型不純物濃度は2×1018cmであり、半導体層12の厚さは10μm、n型不純物濃度は8×1015cm3である。また、アノード領域20の厚さは0.5μm、p型不純物濃度は1×1019cm3である。なお、溝部15の幅は0.5μm、深さは8μmである。図4に示すように、順方向電圧降下Vfが4V付近以上で、半導体装置1の特性Aと比較例の特性Bとで大きな差が生じている。具体的には、半導体装置1の方が比較例よりも、同一の順方向電圧降下Vfでの順方向電流Ifが大きい。このように特性の差が生じるのは、順方向電圧降下Vfが4V付近で半導体装置1のpn接合ダイオードがバイポーラ動作を開始し、一方、比較例のpn接合ダイオードはバイポーラ動作しないためである。即ち、半導体装置1では比較例に比べて順方向電圧降下Vfの増大が抑制され、小さな順方向電圧降下Vfで大きな電流を流すことができる。以上に説明したように、本発明の第1の実施形態に係る半導体装置1では、pn接合部分の外縁領域に溝部15が形成されているため、ショットキー接合部分からpn接合部分の下方の半導体積層体10に流れる順方向電流Ifの電流経路が長い。このため、順方向電流Ifによる電圧降下が大きく、pn接合に加わる電圧は溝部15が形成されない場合に比べて大きい。したがって、半導体装置1においては、順方向電圧降下Vfの増大を抑制するためにpn接合部分の幅を狭くしても、pn接合部分での電圧降下が閾値電圧を超える。その結果、pn接合ダイオードがバイポーラ動作するので、順方向サージ耐量改善の効果は低下しない。つまり、半導体装置1によれば、順方向電圧降下Vfの増大を抑制しながら、順方向サージ耐量の高い半導体装置を実現することができる。また、溝部15の深さがアノード領域20の厚さ以上である場合、溝部15の幅を広げることなくpn接合ダイオードを動作させることができる。そのため、順方向サージ耐量の高い半導体装置1のチップサイズを小さくできる。第2の実施形態図1に示した半導体装置1では、アノード領域20の側端面が溝部15の側面に露出している。つまり、溝部15は、pn接合部分とショットキー接合部分との境界に形成されている。しかし、図5に示すように、アノード領域20の外縁領域を貫通して溝部15を形成してもよい。MPS素子では、pn接合に生じる空乏層によってショットキー接合を覆うことにより、逆方向漏れ電流が低減される。このため、ショットキー接合部分の幅が短いことが好ましい。この場合、順方向電圧降下Vfの増大を抑制するために、ショットキー接合部分の幅を狭くすることに応じてpn接合部分の幅も狭くする必要がある。図5に示した第2の実施形態に係る半導体装置1では、図1に示した半導体装置1と同様に、半導体積層体10の第1の主面110に溝部15を形成することによって、pn接合部分の幅を狭くしても順方向サージ耐量が高い。更に、pn接合部分を貫通して溝部15を形成することにより、図5に示した半導体装置1の溝部15とショットキー接合部分との間に、pn接合部分の一部が存在する。このため、逆バイアス時にpn接合部分から延びる空乏層が、ショットキー接合部分に広がる。したがって、図5に示した半導体装置1では、pn接合に生じる空乏層によってショットキー接合を覆うことにより、逆方向漏れ電流が低減される。なお、溝部15の両側において、アノード領域20とアノード電極30とはオーミック接合を形成する。また、アノード領域20の外縁から溝部15までの距離dは、pn接合部分での電圧降下がバイポーラ動作に必要な閾値電圧を超えるように設定される。距離dは、pn接合部分から延びる空乏層がショットキー接合部分を覆うように設定される。例えば、距離dをアノード領域20の厚さ以上とする。本発明の第2の実施形態に係る半導体装置1によれば、逆方向漏れ電流を低減するためにショットキー接合部分の幅を狭くした場合において、順方向電圧降下Vfの増大を抑制するためにpn接合部分の幅を狭くしても、pn接合部分での電圧降下が閾値電圧を超える。その結果、pn接合ダイオードがバイポーラ動作するので、順方向サージ耐量改善の効果は低下しない。つまり、図5に示した半導体装置1によれば、順方向電圧降下Vfの増大を抑制しながら、逆方向漏れ電流が低減され、且つ順方向サージ耐量の高い半導体装置を実現することができる。他は、第1の実施形態と実質的に同様であり、重複した記載を省略する。その他の実施形態上記のように本発明は第1及び第2の実施形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。既に述べた第1及び第2の実施形態の説明においては、溝部15の深さが半導体層12の膜厚より短く、溝部15が半導体基板11にまで達していない例を示した。しかし、図6に示すように、溝部15が半導体層12を貫通して、溝部15の底部が半導体基板11の内部に達していてもよい。このように、本発明はここでは記載していない様々な実施形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。