プラズマを用いて、被処理基板にドーパントを注入してドーピングを行うプラズマドーピング装置であって、その内部で被処理基板にドーパントを注入させる処理容器と、前記処理容器内にドーピングガスおよびプラズマ励起用の不活性ガスを供給するガス供給部と、前記処理容器内に配置され、その上で前記被処理基板を支持する支持台と、マイクロ波を用い、前記処理容器内にプラズマを発生させるプラズマ発生機構と、前記処理容器内の圧力を調整する圧力調整機構と、前記支持台にバイアス電力を供給可能なバイアス電力供給機構と、前記プラズマドーピング装置を制御する制御部と、を備え、前記制御部は、前記ドーパントのイオンエネルギーが100eV未満となるよう前記バイアス電力供給機構により供給するバイアス電力を制御する、プラズマドーピング装置。前記制御部は、前記支持台にバイアス電力を供給しないよう前記バイアス電力供給機構を制御する、請求項1に記載のプラズマドーピング装置。前記制御部は、前記バイアス電力供給機構により供給するバイアス電力の周波数を13.56~300MHzの範囲とする、請求項1に記載のプラズマドーピング装置。前記制御部は、前記処理容器内の圧力を50mTorr以上となるよう前記圧力調整機構を制御する、請求項1~3の何れか一項に記載のプラズマドーピング装置。前記制御部は、ドーピングを行う前記被処理基板の表面に、選択的にプラズマによって分解したドーピングガスの分子または原子を吸着させる温度に、前記被処理基板を加熱する、請求項1~4の何れか一項に記載のプラズマドーピング装置。前記制御部は、前記ガス供給部から前記ドーピングガスを供給する前に、ドーピングを行う前記被処理基板の表面に、前記不活性ガスを供給する、請求項1~5の何れか一項に記載のプラズマドーピング装置。前記制御部は、前記被処理基板にドーピングを行った後に、ドーピングを行った前記被処理基板の表面に、前記不活性ガスを供給する、請求項1~6の何れか一項に記載のプラズマドーピング装置。前記プラズマ発生機構は、プラズマ励起用のマイクロ波を発生させるマイクロ波発生器と、前記マイクロ波発生器により発生させたマイクロ波を前記処理容器内へ透過させる誘電体窓と、複数のスロット孔が設けられており、前記マイクロ波を前記誘電体窓に放射するスロットアンテナ板とを含む、請求項1~7の何れか一項に記載のプラズマドーピング装置。前記プラズマ発生機構により発生させるマイクロ波プラズマは、ラジアルラインスロットアンテナRLSAにより生成される、請求項8に記載のプラズマドーピング装置。前記ガス供給部は、ドーピングガスとして、B2H6、PH3、AsH3、GeH4、CH4、NH3、NF3、N2、HF、およびSiH4からなる群から選択される少なくとも一種のガスを供給する、請求項1~9の何れか一項に記載のプラズマドーピング装置。プラズマを用いて、被処理基板にドーパントを注入してドーピングを行うプラズマドーピング方法であって、処理容器内に配置された支持台上に被処理基板を支持し、前記処理容器内にドーピングガスおよびプラズマ励起用の不活性ガスを供給し、マイクロ波を用いて前記処理容器内にプラズマを発生させ、ドーパントのイオンエネルギーが100eV未満となるよう前記支持台にバイアス電力を供給し、前記被処理基板にドーパントを注入する、プラズマドーピング方法。プラズマを用いて、被処理基板にドーパントを注入してドーピングを行うプラズマドーピング方法であって、処理容器内に配置された支持台上に被処理基板を支持し、前記処理容器内にドーピングガスおよびプラズマ励起用の不活性ガスを供給し、マイクロ波を用いて前記処理容器内にプラズマを発生させて、前記支持台にバイアス電力を供給せずに前記被処理基板にドーパントを注入する、プラズマドーピング方法。供給するバイアス電力の周波数を13.56~300MHzの範囲とする、請求項11に記載のプラズマドーピング方法。前記処理容器内の圧力を50mTorr以上として前記被処理基板にドーパントを注入する、請求項11~13の何れか一項に記載のプラズマドーピング方法。ドーピングを行う前記被処理基板の表面に、選択的にプラズマによって分解したドーピングガスの分子または原子を吸着させる温度に、前記被処理基板を加熱する、請求項11~14の何れか一項に記載のプラズマドーピング方法。前記ドーピングガスを供給する前に、ドーピングを行う前記被処理基板の表面に、前記不活性ガスを供給する、請求項11~15の何れか一項に記載のプラズマドーピング方法。前記被処理基板にドーピングを行った後に、ドーピングを行った前記被処理基板の表面に、前記不活性ガスを供給する、請求項11~16の何れか一項に記載のプラズマドーピング方法。マイクロ波を用いて発生させるプラズマは、ラジアルラインスロットアンテナRLSAにより生成される、請求項11~17の何れか一項に記載のプラズマドーピング方法。プラズマを用いて、被処理基板にドーパントを注入して製造される半導体素子の製造方法であって、処理容器内に配置された支持台上に被処理基板を支持し、前記処理容器内にドーピングガスおよびプラズマ励起用の不活性ガスを供給し、マイクロ波を用いて前記処理容器内にプラズマを発生させ、ドーパントのイオンエネルギーが100eV未満となるよう前記支持台にバイアス電力を供給し、前記被処理基板にドーパントを注入する工程を含む、半導体素子の製造方法。プラズマを用いて、被処理基板にドーパントを注入して製造される半導体素子の製造方法であって、処理容器内に配置された支持台上に被処理基板を支持し、前記処理容器内にドーピングガスおよびプラズマ励起用の不活性ガスを供給し、マイクロ波を用いて前記処理容器内にプラズマを発生させ、前記支持台にバイアス電力を供給せずに前記被処理基板にドーパントを注入する工程を含む、半導体素子の製造方法。プラズマを用いて、被処理基板にドーパントを注入して製造される半導体素子であって、処理容器内に配置された支持台上に被処理基板を支持し、前記処理容器内にドーピングガスおよびプラズマ励起用の不活性ガスを供給し、マイクロ波を用いて前記処理容器内にプラズマを発生させ、ドーパントのイオンエネルギーが100eV未満となるよう前記支持台にバイアス電力を供給し、前記被処理基板にドーパントを注入して製造される、半導体素子。プラズマを用いて、被処理基板にドーパントを注入して製造される半導体素子であって、処理容器内に配置された支持台上に被処理基板を支持し、前記処理容器内にドーピングガスおよびプラズマ励起用の不活性ガスを供給し、マイクロ波を用いて前記処理容器内にプラズマを発生させ、前記支持台にバイアス電力を供給せずに前記被処理基板にドーパントを注入して製造される、半導体素子。被処理基板に対するドーパントの注入については、ドーズ量の制御等の容易性の観点から、従来においては、イオン注入装置が用いられていた。しかし、このようなイオン注入装置によると、以下の問題があった。従来のイオン注入装置は、イオンクラスターをドーピング対象物である被処理基板に順次衝突させてイオン注入を行う方式であるが、イオンのエネルギーが高いためにドーピング時における結晶構造へのダメージが生じやすく、ドーピングされる側の結晶構造を大きくアモルファス化していた。このようなアモルファス化された層においては、ドーピングの後の処理となるアニール工程において回復を行うことができるが、アモルファス層の形成領域が多かったり、深かったりすると、このアニール工程についても長時間、および高温での処理が要求される。また、ドーピング時に意図しない金属イオン等の汚染物質もドーピングしてしまうおそれもあった。すなわち、エネルギーの高いイオンが被処理基板のみならず、処理装置内部を構成する部材に衝突し、そこから意図しない金属イオン等の汚染物質が発生する。そして、このような意図しない金属イオン等の汚染物質が、まだドーピングを行っていない被処理基板上の領域に堆積する。それらの汚染物質が、イオン注入の際にドーパントと共に被処理基板の内部に打ち込まれてしまう問題があった。特に、昨今では、30nmトランジスタにおいて要求されるPN接合時の接合耐圧や接合リークの低減の観点から、極浅接合Xj時における被処理基板へのダメージの軽減と、ドーピングされる汚染物質の低減が求められる。さらに、イオン注入装置では、被処理基板の上方側からイオンクラスターを衝突させてドーピングを行っているため、等方的なイオン注入が困難であった。例えば、アスペクト比の高い凹部の形成された被処理基板に対して、上部側の層と側部側の層とを、均一に、具体的には、所望のドーピング深さにほぼ同量のドーピングを行うことが困難である。すなわち、等方的なドーピングを行うのが難しいという問題もある。ここで、ICPInductively-coupledPlasma等により発生させたプラズマを用いてドーピングを行うことも考えられる。しかし、ICPプラズマによっても、電子温度が比較的高い状態でプラズマドーピングを行うことになり、発生するイオンエネルギーが大きいために、被処理基板に対するプラズマダメージは大きい。よって、さらなるダメージの低減が求められている。さらに、昨今においては、ドーピング時における処理の均一性の向上も強く要求されていることから、ICP等を用いたプラズマドーピングを行う際の課題となっている。この発明の目的は、被処理基板へのダメージの軽減と、ドーピングされる汚染物質の低減を図ることができるプラズマドーピング装置を提供することである。この発明の他の目的は、被処理基板へのダメージの軽減と、ドーピングされる汚染物質の低減を図ることができるプラズマドーピング方法を提供することである。この発明のさらに他の目的は、被処理基板へのダメージの軽減と、ドーピングされる汚染物質の低減を図ることができる半導体素子の製造方法を提供することである。この発明のさらに他の目的は、被処理基板へのダメージの軽減と、ドーピングされる汚染物質の低減を図ることができる半導体素子を提供することである。この発明に係るプラズマドーピング装置は、プラズマを用いて、被処理基板にドーパントを注入してドーピングを行うプラズマドーピング装置であって、その内部で被処理基板にドーパントを注入させる処理容器と、処理容器内にドーピングガスおよびプラズマ励起用の不活性ガスを供給するガス供給部と、処理容器内に配置され、その上で被処理基板を支持する支持台と、マイクロ波を用い、処理容器内にプラズマを発生させるプラズマ発生機構と、処理容器内の圧力を調整する圧力調整機構と、支持台にバイアス電力を供給可能なバイアス電力供給機構と、プラズマドーピング装置を制御する制御部とを備える。制御部は、ドーパントのイオンエネルギーが100eV未満となるようバイアス電力供給機構により供給するバイアス電力を制御する。このように、プラズマを用いてドーピングを行う際に、マイクロ波を用いてプラズマを発生させ、プラズマドーピング時におけるドーパントのイオンエネルギーを100eV未満となるようにバイアス電力が制御されているため、プラズマドーピング時における被処理基板に対するプラズマダメージを低減することができると共に、ドーピング時における結晶構造のアモルファス化を抑制することができる。このようなアモルファス化の抑制により、被処理基板の表面状態を良好にすることができると共に、後に形成されたアモルファス層の回復を行うためのアニール処理の省略や簡略化したりすることができる。また、このようなマイクロ波を用いたプラズマによるドーピングによると、被処理基板の全面をほぼ一様に処理することができると共に、ドーピング時にプラズマ励起用の不活性ガスの供給による被処理基板の表面状態のクリーニングを行うことができるため、コンタミとなる金属イオンや意図しない不純物としてのイオン等の汚染物質のドーピングのおそれを低減することができる。さらには、このような汚染物質の堆積がないため、堆積物によるエネルギーのロスが少なく、低いエネルギーでより深くドーピングすることができる。また、被処理基板の形状に起因することなく、一様に表層から所望の深さにドーピングすることができるため、アスペクト比の高い凹部が形成された被処理基板であっても、均一な処理を行うことができる。すなわち、等方的なドーピングを行うことができる。したがって、このようにしてドーピングされた層は、その特性が非常に良好である。以上より、このようなプラズマドーピング装置は、被処理基板へのダメージの軽減と、ドーピングされる汚染物質の低減を図ることができる。この発明の他の局面において、プラズマドーピング方法は、プラズマを用いて、被処理基板にドーパントを注入してドーピングを行うプラズマドーピング方法であって、処理容器内に配置された支持台上に被処理基板を支持し、処理容器内にドーピングガスおよびプラズマ励起用の不活性ガスを供給し、マイクロ波を用いて処理容器内にプラズマを発生させ、ドーパントのイオンエネルギーが100eV未満となるよう支持台にバイアス電力を供給し、被処理基板にドーパントを注入する。この発明のさらに他の局面において、プラズマドーピング方法は、プラズマを用いて、被処理基板にドーパントを注入してドーピングを行うプラズマドーピング方法であって、処理容器内に配置された支持台上に被処理基板を支持し、処理容器内にドーピングガスおよびプラズマ励起用の不活性ガスを供給し、マイクロ波を用いて処理容器内にプラズマを発生させて、支持台にバイアス電力を供給せずに被処理基板にドーパントを注入する。この発明のさらに他の局面において、半導体素子の製造方法は、プラズマを用いて、被処理基板にドーパントを注入して製造される半導体素子の製造方法であって、処理容器内に配置された支持台上に被処理基板を支持し、処理容器内にドーピングガスおよびプラズマ励起用の不活性ガスを供給し、マイクロ波を用いて処理容器内にプラズマを発生させ、ドーパントのイオンエネルギーが100eV未満となるよう支持台にバイアス電力を供給し、被処理基板にドーパントを注入する工程を含む。この発明のさらに他の局面において、半導体素子の製造方法は、プラズマを用いて、被処理基板にドーパントを注入して製造される半導体素子の製造方法であって、処理容器内に配置された支持台上に被処理基板を支持し、処理容器内にドーピングガスおよびプラズマ励起用の不活性ガスを供給し、マイクロ波を用いて処理容器内にプラズマを発生させ、支持台にバイアス電力を供給せずに被処理基板にドーパントを注入する工程を含む。この発明のさらに他の局面において、半導体素子は、プラズマを用いて、被処理基板にドーパントを注入して製造される半導体素子であって、処理容器内に配置された支持台上に被処理基板を支持し、処理容器内にドーピングガスおよびプラズマ励起用の不活性ガスを供給し、マイクロ波を用いて処理容器内にプラズマを発生させ、ドーパントのイオンエネルギーが100eV未満となるよう支持台にバイアス電力を供給し、被処理基板にドーパントを注入して製造される。この発明のさらに他の局面において、半導体素子は、プラズマを用いて、被処理基板にドーパントを注入して製造される半導体素子であって、処理容器内に配置された支持台上に被処理基板を支持し、処理容器内にドーピングガスおよびプラズマ励起用の不活性ガスを供給し、マイクロ波を用いて処理容器内にプラズマを発生させ、支持台にバイアス電力を供給せずに被処理基板にドーパントを注入して製造される。このようなプラズマドーピング装置、プラズマドーピング方法、および半導体素子の製造方法によると、プラズマを用いてドーピングを行う際に、マイクロ波を用いてプラズマを発生させ、プラズマドーピング時におけるドーパントのイオンエネルギーを100eV未満となるようにバイアス電力が制御されているため、プラズマドーピング時における被処理基板に対するプラズマダメージを低減することができると共に、ドーピング時における結晶構造のアモルファス化を抑制することができる。このようなアモルファス化の抑制により、被処理基板の表面状態を良好にすることができると共に、後に形成されたアモルファス層の回復を行うためのアニール処理の省略や簡略化したりすることができる。また、このようなマイクロ波を用いたプラズマによるドーピングによると、被処理基板の全面をほぼ一様に処理することができると共に、ドーピング時にプラズマ励起用の不活性ガスの供給による被処理基板の表面状態のクリーニングを行うことができるため、コンタミとなる金属イオンや意図しない不純物としてのイオン等の汚染物質のドーピングのおそれを低減することができる。さらには、このような汚染物質の堆積がないため、堆積物によるエネルギーのロスが少なく、低いエネルギーでより深くドーピングすることができる。また、被処理基板の形状に起因することなく、一様に表層から所望の深さにドーピングすることができるため、アスペクト比の高い凹部が形成された被処理基板であっても、均一な処理を行うことができる。すなわち、等方的なドーピングを行うことができる。したがって、このようにしてドーピングされた層は、その特性が非常に良好である。以上より、被処理基板へのダメージの軽減と、ドーピングされる汚染物質の低減を図ることができる。また、このような半導体素子は、被処理基板へのダメージが軽減されており、ドーピングされる汚染物質の低減が図られている。以下、この発明の実施の形態を、図面を参照して説明する。まず、この発明の一実施形態に係る半導体素子の構成について説明する。図1は、この発明の一実施形態に係るMOS型半導体素子の一部を示す概略断面図である。なお、図1に示すMOS型半導体素子において、導電層をハッチングで示している。図1によれば、MOS型半導体素子11には、シリコン基板12上に、素子分離領域13、p型ウェル14a、n型ウェル14b、高濃度n型不純物拡散領域15a、高濃度p型不純物拡散領域15b、n型不純物拡散領域16a、p型不純物拡散領域16b、およびゲート酸化膜17が形成されている。ゲート酸化膜17を間に挟むように形成される高濃度n型不純物拡散領域15aのいずれか一方、およびゲート酸化膜17を間に挟むように形成される高濃度p型不純物拡散領域15bのいずれか一方は、ドレインとなり、他方はソースとなる。また、ゲート酸化膜17の上には、導電層となるゲート電極18が形成されており、ゲート電極18の側部には、絶縁膜となるゲート側壁部19が形成される。さらに、上記したゲート電極18等が形成されたシリコン基板12の上には、絶縁膜21が形成される。絶縁膜21には、高濃度n型不純物拡散領域15aおよび高濃度p型不純物拡散領域15bに接続してコンタクトホール22が形成され、コンタクトホール22内には穴埋め電極23が形成される。さらにその上に導電層となるメタル配線層24が形成される。さらに、絶縁層となる層間絶縁膜図示せずおよび導電層となるメタル配線層を交互に形成し、最後に外部との接点となるパッド図示せずを形成する。このようにMOS型半導体素子11が形成されている。この発明の一実施形態に係るMOS型半導体素子11は、n型不純物拡散領域16a、およびp型不純物拡散領域16bにおいて、後述するプラズマドーピング装置によって、ドーパントを注入、すなわち、ドーピングすることにより形成されている。具体的には、例えば、n型不純物拡散領域16aにおいて、ドーピングガスとしてB2H6ガスが用いられ、ドーパントとしてBボロン:ホウ素が注入されている。このような領域においては、極浅接合、いわゆるシャロージャンクションの形成が要求され、接合耐圧や接合リークの低減が求められているが、後述するこの発明の一実施形態に係るプラズマドーピング装置によると、被処理基板へのダメージの軽減と、ドーピングされる汚染物質の低減を図ることができる。次に、この発明の一実施形態に係る半導体素子の製造方法に用いられるプラズマドーピング装置の構成および動作について説明する。図2は、この発明の一実施形態に係るプラズマドーピング装置の要部を示す概略断面図である。また、図3は、図2に示すプラズマドーピング装置に含まれるスロットアンテナ板を下方側、すなわち、図2中の矢印IIIの方向から見た図である。なお、図2において、理解を容易とするために、部材の一部のハッチングを省略している。図2および図3を参照して、プラズマドーピング装置31は、その内部で被処理基板Wにプラズマドーピングを行う処理容器32と、処理容器32内にプラズマ励起用のガスや、注入するドーパントの基となるドーピングガスを供給するガス供給部33と、その上で被処理基板Wを支持する円板状の支持台34と、マイクロ波を用い、処理容器32内にプラズマを発生させるプラズマ発生機構39と、プラズマドーピング装置31全体の動作を制御する制御部28とを備える。制御部28は、ガス供給部33におけるガス流量、処理容器32内の圧力等、プラズマドーピング装置31全体の制御を行う。処理容器32は、支持台34の下方側に位置する底部41と、底部41の外周から上方向に延びる側壁42とを含む。側壁42は、略円筒状である。処理容器32の底部41には、その一部を貫通するように排気用の排気孔43が設けられている。処理容器32の上部側は開口しており、処理容器32の上部側に配置される蓋部44、後述する誘電体窓36、および誘電体窓36と蓋部44との間に介在するシール部材としてのOリング45によって、処理容器32は密封可能に構成されている。ガス供給部33は、被処理基板Wの中央に向かってガスを吹付ける第一のガス供給部46と、被処理基板Wの外側からガスを吹付ける第二のガス供給部47とを含む。第一のガス供給部46においてガスを供給するガス供給孔30は、誘電体窓36の径方向中央であって、支持台34と対向する対向面となる誘電体窓36の下面48よりも誘電体窓36の内方側に後退した位置に設けられている。第一のガス供給部46は、第一のガス供給部46に接続されたガス供給系49により流量等を調整しながらプラズマ励起用の不活性ガスやドーピングガスを供給する。第二のガス供給部47は、側壁42の上部側の一部において、処理容器32内にプラズマ励起用の不活性ガスやドーピングガスを供給する複数のガス供給孔50を設けることにより形成されている。複数のガス供給孔50は、周方向に均等に設けられている。第一のガス供給部46および第二のガス供給部47には、同じガス供給源から同じ種類のプラズマ励起用の不活性ガスやドーピングガスが供給される。なお、要求や制御内容に応じて、第一のガス供給部46および第二のガス供給部47から別のガスを供給することもでき、それらの流量比等を調整することもできる。支持台34には、RFradiofrequencyバイアス用の高周波電源58がマッチングユニット59を介して支持台34内の電極に電気的に接続されている。この高周波電源58は、例えば、13.56MHzの高周波を所定の電力バイアスパワーで出力可能である。マッチングユニット59は、高周波電源58側のインピーダンスと、主に電極、プラズマ、処理容器32といった負荷側のインピーダンスとの間で整合をとるための整合器を収容しており、この整合器の中に自己バイアス生成用のブロッキングコンデンサが含まれている。支持台34は、静電チャック図示せずによりその上に被処理基板Wを支持可能である。また、支持台34は、加熱のためのヒータ図示せず等を備え、支持台34の内部に設けられた温度調整機構29により所望の温度に設定可能である。支持台34は、底部41の下方側から垂直上方に延びる絶縁性の筒状支持部51に支持されている。上記した排気孔43は、筒状支持部51の外周に沿って処理容器32の底部41の一部を貫通するように設けられている。環状の排気孔43の下方側には排気管図示せずを介して排気装置図示せずが接続されている。排気装置は、ターボ分子ポンプなどの真空ポンプを有している。排気装置により、処理容器32内を所定の圧力まで減圧することができる。プラズマ発生機構39は、処理容器32外に設けられており、プラズマ励起用のマイクロ波を発生させるマイクロ波発生器35と、支持台34と対向する位置に配置され、マイクロ波発生器35により発生させたマイクロ波を処理容器32内に導入する誘電体窓36と、複数のスロット孔40が設けられており、誘電体窓36の上方側に配置され、マイクロ波を誘電体窓36に放射するスロットアンテナ板37と、スロットアンテナ板37の上方側に配置され、後述する同軸導波管56により導入されたマイクロ波を径方向に伝播する誘電体部材38とを含む。マッチング機構53を有するマイクロ波発生器35は、モード変換器54および導波管55を介して、マイクロ波を導入する同軸導波管56の上部に接続されている。例えば、マイクロ波発生器35で発生させたTEモードのマイクロ波は、導波管55を通り、モード変換器54によりTEMモードへ変換され、同軸導波管56を伝播する。マイクロ波発生器35において発生させるマイクロ波の周波数としては、例えば、2.45GHzが選択される。誘電体窓36は、略円板状であって、誘電体で構成されている。誘電体窓36の下面48の一部には、導入されたマイクロ波による定在波の発生を容易にするためのテーパ状に凹んだ環状の凹部57が設けられている。この凹部57により、誘電体窓36の下部側にマイクロ波によるプラズマを効率的に生成することができる。なお、誘電体窓36の具体的な材質としては、石英やアルミナ等が挙げられる。スロットアンテナ板37は、薄板状であって、円板状である。複数の長孔状のスロット孔40については、図3に示すように、一対のスロット孔40が略ハの字状に直交するように設けられており、一対をなしたスロット孔40が周方向に所定の間隔を開けて設けられている。また、径方向においても、複数の一対のスロット孔40が所定の間隔を開けて設けられている。マイクロ波発生器35により発生させたマイクロ波は、同軸導波管56を通って、誘電体部材38に伝播される。マイクロ波は、その内部に冷媒等を循環させる循環路29を有し、誘電体部材38等の温度調整を行なう冷却ジャケット52とスロットアンテナ板37に挟まれた誘電体部材38の内部を径方向外側に向かって放射状に広がり、スロットアンテナ板37に設けられた複数のスロット孔40から誘電体窓36に放射される。誘電体窓36を透過したマイクロ波は、誘電体窓36の直下に電界を生じさせ、処理容器32内にプラズマを生成させる。すなわち、プラズマドーピング装置31において処理に供されるマイクロ波プラズマは、上記した構成の冷却ジャケット52、スロットアンテナ板37および誘電体部材38からなるラジアルラインスロットアンテナRLSA:RadialLineSlotAntenaから放射されるマイクロ波により処理容器32内に生成される。なお、以下の説明においては、このようにして生成されたプラズマを、RLSAプラズマという場合がある。図4は、プラズマドーピング装置31においてプラズマを発生させた際の処理容器32内における誘電体窓36の下面48からの距離とプラズマの電子温度との関係を示すグラフである。図5は、プラズマドーピング装置31においてプラズマを発生させた際の処理容器32内における誘電体窓36の下面48からの距離とプラズマの電子密度との関係を示すグラフである。図4および図5を参照して、誘電体窓36の直下の領域、具体的には、一点鎖線で示すおおよそ10mm程度までの領域26は、いわゆるプラズマ生成領域と呼ばれる。この領域26においては、電子温度が高く、電子密度が1×1012cm-3よりも大きい。一方、二点鎖線で示す10mmを越える領域27は、プラズマ拡散領域と呼ばれる。この領域27においては、電子温度が1.0~1.3eV程度、少なくとも1.5eVよりも低く、電子密度が1×1012cm-3程度、少なくとも1×1011cm-3よりも高い。後述する被処理基板Wに対するプラズマドーピングは、例えば、このようなプラズマ拡散領域で行われる。すなわち、プラズマドーピング工程は、被処理基板Wの表面近傍において、プラズマの電子温度が1.5eVよりも低く、かつプラズマの電子密度が1×1012cm-3よりも高いマイクロ波プラズマを用いることが望ましい。なお、参考までに、ICPにおける電子温度と電子密度の関係について説明する。図6は、ICPおよび上記したRLSAを用いたマイクロ波プラズマ、いわゆるRLSAプラズマにおける電子温度と電子密度との関係を示すグラフである。図6中、縦軸は、電子温度eVを示し、横軸は、電子密度/cm3を示す。図6中、黒三角印が、処理容器内の圧力を20mTorrとしたICPの場合を示し、白抜き三角印が、処理容器内の圧力を50mTorrとしたICPの場合を示し、黒丸印が、処理容器内の圧力を20mTorrとしたRLSAプラズマの場合を示し、白抜き丸印が、処理容器内の圧力を50mTorrとしたRLSAプラズマの場合を示す。図6を参照して、プラズマドーピング処理において、高い電子密度および低い電子温度を実現するには、データがグラフの紙面右下側に寄っている方が好ましい。これについては、以下のことが考えられる。高い電子密度の状態は、イオン密度が高い状態ともなり、ドーピングするドーパントの数が多くなって、ドーピングが効率的、すなわち、短時間でより多くのドーパントを注入することができるからである。また、高い電子密度の状態は、ドーピングガスの解離を完全にする方向に働くため、ドーピングに好適なドーパント、すなわち、完全に原子まで分解されたドーパント、具体的には、例えば、PH分子よりも、P原子をより多く生成することができる状態とすることができるからである。また、低い電子密度の状態においては、プラズマドーピングにおける被処理基板への低ダメージを図ることができるからである。なお、ICPの場合、圧力が高い状態においては、そのプラズマ発生の機構から、プラズマの均一性が非常に悪いものとなる。また、電子とドーピングガスとの衝突が多くなるので、密度が減少することになる。すなわち、ICPの場合、高い圧力で高密度のプラズマの状態を形成することが極めて困難である。したがって、ICPの場合においては、一般に数mTorrという非常に低い圧力で、処理を行うこととなり、プロセスの観点からも好ましくないものである。一方、本願発明によれば、処理容器内の圧力を50mTorr以上としたRLSAプラズマにおいて、より高い電子密度および低い電子温度を実現することができる。すなわち、処理容器内の圧力を高くしたRLSAプラズマによれば、比較的低い電子温度および比較的高い電子密度でプラズマ処理を行うことができる。なお、上記した構成のプラズマドーピング装置31は、プラズマエッチング装置、およびプラズマCVD装置としても適用可能である。すなわち、例えば、エッチングガスおよびプラズマ励起用のガスをガス供給部から供給し、エッチングにおける好適な所定の条件とすることにより、被処理基板Wに対するエッチングを行うことができる。次に、上記したプラズマドーピング装置31を用いて、被処理基板にドーパントを注入して製造される半導体素子の製造方法について説明する。図1~図6、および後述する図7~図9を参照して、まず、処理容器32内に配置された支持台34上に半導体素子の基となる被処理基板Wを静電チャックにより支持させる。ここで、被処理基板としてのシリコン基板については、その表面に極薄の自然酸化膜が形成されている。この自然酸化膜については、CH4やCO2、H2O等の汚染物質が吸着している。この状態を、図7を用いて示す。図7は、被処理基板としてのシリコン基板61の表面に形成された自然酸化膜62に汚染物質63が吸着した断面を示す概略断面図である。なお、自然酸化膜62の厚みとしては、おおよそ1nm未満である。次に、Heガス、Arガス、Xeガス、Krガス等の不活性ガスをプラズマ励起用のガスとしてガス供給部33から供給する。ここで、バイアス電力供給機構により供給されるバイアス電力を、ドーパントのイオンエネルギーが100eV未満となるようにする。また、処理容器32内の圧力が50mTorrとなるよう処理容器32内の圧力を制御しながら行う。また、支持台34の内部に設けられている温度調整機構29を用いて、支持台34上に支持されたシリコン基板61の温度を400°Cとする。すなわち、後述するように、ドーピングを行う被処理基板の表面に、選択的にプラズマによって分解したドーピングガスの分子または原子を吸着させる温度に、被処理基板を加熱する。このような状態で、処理容器32内にマイクロ波プラズマを生成させる。図8は、マイクロ波プラズマ65を生成した状態を示す概略図である。この場合、シリコン基板61の表面に形成され、汚染物質63が吸着した自然酸化膜62は、生成されたマイクロ波プラズマ65により除去され、クリーンなシリコン基板61の表面64となる。この場合、プラズマを発生させる前の不活性ガスの供給により、汚染物質の除去等のクリーニングを行うこともできる。次に、処理容器32内にドーピングガスを供給し、プラズマドーピングを行う。図9は、ドーピングガスを供給した状態を示す概略図である。ドーピングガスの供給は、ガス供給部33を用いて行う。この場合、プラズマ励起用の不活性ガスに混合するような形で、ドーピングガスを供給する。なお、ドーピング種としては、Bホウ素、Pリン、Asヒ素、C炭素、N窒素、Fフッ素、Geゲルマニウム、Siケイ素、BF2フッ化ホウ素等が挙げられる。そして、このようなドーピング種をドーピングするガス種としては、B2H6、PH3、AsH3、GeH4、CH4、NH3、NF3、N2、HF、およびSiH4等のガスがある。すなわち、ガス供給部33から供給されるドーピングガスは、B2H6、PH3、AsH3、GeH4、CH4、NH3、NF3、N2、HF、およびSiH4からなる群から選択される少なくとも一種のガスを含むものである。この場合、まず、ドーピングガスにより供給されたドーパント66は、図9に示すように、まず、シリコン基板61の表面64付近に吸着する。この場合、シリコン基板61の表面64は、不活性ガスからなるマイクロ波プラズマ65によりあらかじめクリーンな状態とされているため、汚染物質63の吸着がほとんどない状態で吸着する。このとき、被処理基板の温度が例えば400°C程度に加熱されていれば、CH4やCO2、H2O等の汚染物質が吸着しにくい状態とすることができる。そして、マイクロ波プラズマ65と、シリコン基板61との間にできるプラズマシース部分でイオンが加速され、このイオンが表面に吸着した分子あるいは原子と衝突したエネルギーにより内部にドーパントが拡散する。このようにして、マイクロ波プラズマによるプラズマドーピングが行われる。このようにしてプラズマドーピングを行い、この発明の一実施形態に係るシリコン基板を含む半導体素子を得る。このように、プラズマを用いてドーピングを行う際に、マイクロ波を用いてプラズマを発生させ、プラズマドーピング時におけるドーパントのイオンエネルギーを100eV未満となるように制御されているため、プラズマドーピング時における被処理基板に対するプラズマダメージを低減することができると共に、ドーピング時における結晶構造のアモルファス化を抑制することができる。そのため、ドーピング後に必要となる形成されたアモルファス層の回復を行うためのアニール処理の省略または簡略化ができる。また、被処理基板の全面をほぼ一様に処理することができると共に、ドーピング時にプラズマ励起用の不活性ガスの供給による被処理基板の表面状態のクリーニングを行うことができるため、コンタミとなる金属イオンや意図しない不純物としてのイオン等の汚染物質のドーピングのおそれを低減することができる。また、被処理基板の形状に起因することなく、一様に表層から所望の深さにドーピングすることができるため、アスペクト比の高い凹部が形成された被処理基板であっても、均一な処理を行うことができる。すなわち、等方的なドーピングを行うことができる。したがって、このようにしてドーピングされた層は、その特性が非常に良好である。また、処理容器32内の圧力を50mTorrとしているため、生成するRLSAプラズマにおいて、より高い電子密度およびより低い電子温度で、プラズマ処理を行うことができる。したがって、プラズマダメージを大きく低減することができる。この場合、支持台34上に支持されたシリコン基板61の温度を400°Cとしているため、シリコン基板61の表面64に、低温で比較的吸着しやすい汚染物質を吸着させず、ドーピングガスを積極的に吸着させることができる。具体的には、CH4やCO2、H2O等の汚染物質を吸着しにくくすることができる。したがって、汚染物質のイオン注入を著しく低減することができる。また、上記したように、汚染物質の堆積による打ち込み時のエネルギーロスを大きく低減することができる。これについて、より詳しく述べると以下の通りである。例えば、PH3ガスとHeガスとの混合ガスを用いてプラズマドーピングを行う場合、P、PH、PH2、PH3、H、H2、Heのラジカル種がプラズマによって生成される。ここで、被処理基板の表面に吸着するガス成分について考える。まず、Heについては、室温においても吸着することはない。また、Hは、およそ200°Cで脱離するものである。すなわち、Hが吸着するような200°C程度までの被処理基板の温度とすると、被処理基板の表面がHおよびPの吸着した状態となり、Hも一緒にPとドーピングされることになる。このHのドーピングは後のアニール処理で脱離するので、Hのドーピングに要するエネルギーが全く無駄になる。そこで、例えば、被処理基板の温度を、P電子だけしか吸着しないような200°Cよりも高い温度とし、Pのみが被処理基板の表面に吸着した状態を形成すると、非常に効率的なドーピング、すなわち、意図したドーパントをより低エネルギーでより深くドーピングすることができる。ここで、このようなプラズマドーピングにおいては、ドーパントの拡散深さ、いわゆるドーピング深さは、不活性ガス例えば、Heガスなどのイオンが加速された時の進入深さによって決定される。以上より、このようなプラズマドーピングによれば、被処理基板へのダメージの軽減と、ドーピングされる汚染物質の低減を図ることができる。なお、参考までにイオン注入装置でドーピングを行った場合のメカニズムについて説明する。図10は、イオン注入装置を用いてドーピングを行う場合のシリコン基板の表面付近の状態を示す概略図である。図10を参照して、イオン注入装置においては、複数のドーパント75から構成される大きな塊のイオンクラスター74を、ビームとしてシリコン基板71の各領域に走査して、イオンクラスター74を構成するドーパント75をシリコン基板71に注入するものである。シリコン基板71上には、自然酸化膜72が形成されており、自然酸化膜72の上に、種々の堆積層73が吸着している。この堆積層73は、イオンクラスター74の衝突時に生成されたドーパント75や汚染物質で構成されている。そして、イオン注入により、イオンクラスター74を、シリコン基板71に対して衝突させる。そうすると、イオンクラスター74が衝突した際に、ドーパント75の一部がシリコン基板71の内部側に注入される。このようにしてイオン注入が行われる。しかし、イオンクラスター74が衝突した際には、シリコン基板71の表面付近における内部層において、衝突のエネルギーによるダメージ76が生じる。また、ドーパント75以外にも、表層付近に堆積していた堆積層73の一部がコンタミとして注入される。さらには、シリコン基板71の表面付近についても、結晶構造が崩され、アモルファス層77が形成される。そして、衝突時に砕けたドーパント75の塊の一部が堆積層73として他の領域に堆積され、他の領域におけるイオン注入を阻害する。このようにしてドーピングされたシリコン基板71については、図11に示すように、ドーパント75が適当に注入されているものの、表層付近におけるシリコン基板71のダメージ76が多数生じ、かつ、その表層においてアモルファス層77が形成されることになる。さらには、ドーパント75以外のものもドーピングにより注入されることになり、好ましくないものである。また、参考までにICPを用いてドーピングを行った場合のメカニズムについても説明する。図12および図13は、ICPによりドーピングを行った場合のシリコン基板の表面付近の状態を示す概略図である。ICPによるドーピングの際には、DCパルスバイアスの印加が行われる。図12は、DCパルスバイアスがオフの場合を示し、図13は、DCパルスバイアスがオンの場合を示す。ここで、図12に示すように、DCパルスバイアスがオフの状態のときは、バイアス電力が印加されておらず、生成されたプラズマ83の下部側において、シリコン基板81の表面にドーパント82が吸着している状態である。そして、図13に示すように、DCパルスバイアスがオンの状態のときに、DCパルスバイアスによりシリコン基板81の内部にドーパント82が引き込まれる。ここで、ICPによって発生されたイオンのエネルギーは500~1000eVと非常に高く、かつ、DCパルスバイアスによるイオン引き込みの影響で、上記したイオン注入装置における場合と同様に、ダメージ84がシリコン基板81の内部層に生じる。さらに、表層部分の結晶構造が崩され、アモルファス層85が形成されることになる。このようなシリコン基板の内部層のダメージに対しては、アニール処理による回復を行うことができるが、高温かつ長時間のアニール処理が要求される場合には、スループットが増大し、接合幅の増大の観点からも好ましくないものである。すなわち、本願発明においては、比較的高い電子密度であって比較的低い電子温度のプラズマを用い、バイアス電力の印加を抑えてドーピング時のイオンエネルギーを小さくすることによって、ドーパントを引き込む際に生じるシリコン基板の内部のダメージの低減を図るものである。さらに、上記したプラズマによって、ドーパントを注入する際に、堆積物を生じさせず、かつ、シリコン基板の結晶構造の表層の構造を崩さずに、シリコン基板全面に対して一度にイオン注入を行うものである。さらには、プラズマによるダメージが生じたとしても、そのダメージは非常に小さいものであり、アニール処理によりダメージの回復を図る際にも、より低温かつ短時間のアニール処理によりダメージの回復を図ることができる。なお、上記の実施の形態においては、プラズマドーピング時におけるドーパントのイオンエネルギーを100eV未満となるように制御することとしたが、そのためには、バイアス電力を印加しなくてもよいし、シリコン基板に注入されるドーパントのイオンエネルギーが高くならないように比較的弱いバイアス電力を印加しながら、プラズマドーピングを行うこととしてもよい。具体的には、例えば、ドーパントのイオンエネルギーが100eV未満となるようにバイアス電力を印加し、ドーパントを注入するようにする。ドーパントのイオンエネルギーが100eVとは、例えば、バイアス電力を300W印加した場合に相当する。また、上記の実施の形態においては、プラズマドーピングを行う際に、プラズマ励起用のガスとなる不活性ガスを、被処理基板の表面に供給し、被処理基板の表面をクリーニングすることとしたが、これに限らず、プラズマドーピングを行う前に、不活性ガスを被処理基板の表面に供給し、被処理基板の表面をクリーニングすることにしてもよい。こうすることにより、さらに汚染物質のドーピングのおそれを低減することができる。また、プラズマドーピングを行った後においても、不活性ガスを被処理基板の表面に供給し、クリーニングを行うこととしてもよい。こうすることにより、ドーピング後の工程において、汚染物質による影響を低減することができる。ここで、AFMAtomicForceMicroscopeを用い、シリコン基板の表面性状について観察した。表1は、各処理の後におけるシリコン基板の表面粗さを示す。表1中、表面粗さRaは、算術平均粗さを示し、表面粗さRmaxは、最大高さを示す。いずれも単位は、nmナノメーターである。表1を参照して、リファレンス、すなわち、何もドーピング処理を行っていない場合のシリコン基板の表面粗さRaは、0.10nmであり、表面粗さRmaxは、1.12nmである。これに対し、プラズマドーピングにおいてバイアス電力を印加しなかったサンプルAの場合、シリコン基板の表面粗さRaは、0.09nmであり、表面粗さRmaxは、0.97nmである。また、プラズマドーピングにおいてバイアスを印加せず、後にDIリンスを行ったサンプルBの場合、シリコン基板の表面粗さRaは、0.09nmであり、表面粗さRmaxは、1.02nmである。また、プラズマドーピングにおいてバイアス電力を100Wとし、その周波数を13.56MHzとしたサンプルCの場合、シリコン基板の表面粗さRaは、0.09nmであり、表面粗さRmaxは、1.11nmである。また、プラズマドーピングにおいてバイアス電力を100Wとし、その周波数を13.56MHzとして、DIDeIonize:脱イオンリンスを行ったサンプルDの場合、シリコン基板の表面粗さRaは、0.11nmであり、表面粗さRmaxは、1.13nmである。すなわち、いずれの場合もシリコン基板の表面粗さRa、表面粗さRmax共に非常に小さく、何もドーピングを行っていない場合のシリコン基板の表面に比べ、ほとんどその値が変わらないことが把握できる。したがって、AFMによるシリコン基板の表面性状の観察からは、バイアス電力が0Wから100Wまでの範囲においては、その形状が良好であることが分かる。すなわち、本願発明は、被処理基板の表面に敢えてアモルファス層を形成し、その層にドーピングを行うものではなく、あくまで、被処理基板に対するプラズマダメージを低減させてアモルファス層の形成を極力抑制した上で、ドーピングを行うものである。次に、ドーピングを行った際のドーピングの状態について説明する。図14は、Pリンを本願発明に係るプラズマドーピング装置でドーピングした場合の被処理基板の一部をアトムプローブで分析した状態を示す図である。この場合、バイアス電力を300Wとしている。図14中における黒色のドットは、リン原子の存在を示すものであり、黒色のドットの密度が濃い部分は、リン原子が多く密集しているものと考えられるものである。図14に示す領域は、後述するFinFETのいわゆる肩の部分の領域である。図14を参照して、リン原子の分布の状態は、等方的であることが把握できる。次に、バイアス電力を0W、100W、200W、300Wとしてプラズマドーピングを行った場合のそれぞれのシリコン基板の表面付近におけるTEM写真を示す。図15は、バイアス電力が0Wの場合のシリコン基板の表面付近におけるTEM写真であり、図16は、バイアス電力が100Wの場合のシリコン基板の表面付近におけるTEM写真であり、図17は、バイアス電力が200Wの場合のシリコン基板の表面付近におけるTEM写真であり、図18は、バイアス電力が300Wの場合のシリコン基板の表面付近におけるTEM写真である。図18等において、色の濃い領域、すなわち、黒い領域部分が、プラズマダメージを受けている領域を示す。図15~図18を参照して、バイアス電力が大きくなるにつれ、プラズマダメージを受けている領域が広くなっていることが把握できる。また、実線で囲む領域86、87については、EOREndOfRange:端部層ダメージが生じていることが把握できる。また、バイアス電力が大きくなるにつれ、その表層部分におけるアモルファス層の領域が大きくなっていることも把握できる。すなわち、バイアス電力が大きくなるにつれ、シリコン基板内に生じるプラズマダメージが大きくなり、その表層部分におけるアモルファス層の領域も増大することが把握できる。これは、図17中のA1で示すアモルファス層の厚みよりも、図18中のA2で示すアモルファス層の厚みの方が厚くなっていることからも把握できる。図18に示す状態は、バイアス電力が300Wの状態であり、このような状態を抑制するように、プラズマドーピングを行うのがよい。そうすると、ドーパントのイオンエネルギーとしては、バイアス電力の300Wに相当する100eV未満とするのがよい。ここで、A1、A2で示すアモルファス層の厚みは、2~3nm程度である。なお、参考までに、ICPによりプラズマドーピングを行った場合のシリコン基板の表面付近におけるTEM写真を図19に示す。図19を参照して、表層付近には、アモルファス層が明確に形成されていることが把握できる。ここでのアモルファス層の厚みは、約5nmである。次に、バイアスを印加した場合におけるバイアスの周波数について説明する。図20は、バイアス電力を100Wとし、バイアス周波数を400kHzとした場合のシリコン基板の表面付近におけるTEM写真である。また、図21は、バイアス電力を100Wとし、バイアス周波数を13.56MHzとした場合のシリコン基板の表面付近におけるTEM写真である。図20等においても、色の濃い領域、すなわち、黒い領域部分が、プラズマダメージを受けている領域を示す。図20および図21を参照して、図20よりも図21に示す方が、表層付近における色の濃い領域が多いことが把握できる。すなわち、バイアスを印加する場合におけるバイアスの周波数については、高い方が、プラズマダメージが小さいことがわかる。この場合、バイアス電力の周波数を13.56MHzとすることにより、プラズマダメージを低減することができる。なお、実使用状況においては、13.56MHよりも大きい領域、具体的には、マイクロ波によるプラズマ処理に適用される13.56~300MHzの範囲内とするのがよい。なお、このようなプラズマドーピングについては、FinFET等の3Dデバイスの構造に対して、有効に適用できる。図22は、FinFETの概略的な構成を示す概略斜視図である。図22を参照して、FinFET91においては、フィン92と呼ばれるシリコン基板の表面から上方向に長く突出した部分が紙面表裏方向に延びるように形成されている。そしてフィン92の一部を覆うようにして、ゲート93が形成されている。フィン92のうち、ゲート93の手前側にソース94が形成され、奥側にドレイン95が形成される。このようなFinFET91の構造に対するプラズマドーピングに対しては、有効に適用することができる。なお、このような構造のFinFET91に対し、図22中のハッチング96で示す領域においてプラズマドーピングが行われる。図23は、このようなフィン92に対し、イオン注入装置を用いてドーピングを行う場合を示す図である。一方、図24は、本願発明に係るプラズマドーピングを行う場合を示す図である。まず、図23を参照して、シリコン基板97上に形成されたフォトレジスト層98がフィン92に対して比較的高く形成されている。このような場合、イオン注入装置を用いてのドーピングでは、イオン注入が異方性を有するため、図23中の点線99で示す斜め方向から照射されるイオンは、高く形成されるフォトレジスト層98の影となり、フィン92に適切にイオン注入できないことになる。すなわち、フォトレジスト層98の近傍に配置されるフィン92において、フォトレジスト層98側のイオン注入が不十分となってしまう。これに対し、図24を参照して、マイクロ波によるプラズマにおいては、フォトレジスト層98の高さに関わらず、フィン92が形成されている領域において、均等にプラズマが生成され、拡散される。そして、フォトレジスト層98の高さに関係なく、フィン92の全面に対して、等方的にプラズマドーピングがなされる。したがって、このようなFinFET91に対し、適切なドーピングが可能になる。また、このようなFinFET構造においては、エロージョン、すなわち、処理における形状の変化、具体的には、フィンの角部におけるいわゆる肩落ちを抑制することができ、かつ、処理の均一性の向上を図ることができる。図25は、バイアス電力を0Wとした場合のFinFETのSSRMを示す図である。図26は、バイアス電力を100Wとし、バイアス電力の周波数を400kHzとした場合のFinFETのSSRMを示す図である。図27は、バイアス電力を100Wとし、バイアス電力の周波数を13.56MHzとした場合のFinFETのSSRMを示す図である。図25~図27に示すサンプルにおいては、RTARapidThermalAnnealとも呼ばれるランプアニール、ここでは、950°C、60秒のアニール処理を施している。また、図25~図27において、それぞれ符号67、68、69で示すグレーの比較的濃い領域が、低抵抗、すなわち、ドーパントが注入された領域を示すものである。図25を参照して、バイアス電力を0Wとした場合においては、適切にフィンの形状に沿って、ドーパントが注入されていることが把握できる。すなわち、グレーの比較的濃い領域が、フィンの外形形状に沿って形成されていることが把握できる。図27においても同様に、フィンの外形形状に沿って、ドーパントが注入されていることが把握できる。一方、図26に示す場合においては、ややイオン注入が不均一となっている。これは、バイアス周波数を400kHzにすることで、13.56MHzに比較して結晶構造のダメージが多いために、アニール時の拡散が不均一になったものと思われる。すなわち、このようなFinFETのような形状にドーピングを行う際、図25、図27よりバイアス周波数が13.56MHzの場合には、ドーパントの注入の均一性を十分に確保することができるものである。なお、上記の実施の形態においては、スロットアンテナ板を用いたRLSAによるマイクロ波によりプラズマ処理を行うこととしたが、これに限らず、くし型のアンテナ部を有するマイクロ波プラズマ処理装置やスロットからマイクロ波を放射し表面波プラズマ生成するマイクロ波プラズマ処理装置を用いてもよい。また、上記の実施の形態においては、プラズマ処理は、プラズマの電子温度が1.5eVよりも低く、かつプラズマの電子密度が1×1011cm-3よりも高いマイクロ波プラズマを用いた処理としたが、これに限らず、例えば、プラズマの電子密度が1×1011cm-3よりも低い領域においても適用される。なお、上記の実施の形態においては、被処理基板としてシリコン基板を用いることとしたが、これに限らず、例えば、層間膜におけるドーピングを行う際にも、十分に適用できるものである。以上、図面を参照してこの発明の実施形態を説明したが、この発明は、図示した実施形態のものに限定されない。図示した実施形態に対して、この発明と同一の範囲内において、あるいは均等の範囲内において、種々の修正や変形を加えることが可能である。