"データ処理命令に応答して少なくとも1つのデータ値に対してデータ処理動作を実行するように構成されたデータ処理装置であって、前記データ処理装置内の経路上に位置する遅延ユニットであって、前記経路上の信号の伝搬に遅延を適用するように構成される遅延ユニットを備え、前記経路上の前記信号の伝搬は、前記データ処理動作の一部を形成し、前記データ処理装置は、所定の時点において前記データ処理動作の結果を決定するように構成され、前記所定の時点は、所定の時間間隔だけ前記データ処理動作の開始の後でああり、前記遅延ユニットは、前記データ処理動作を実行するための時間に前記遅延を加えたものが前記所定の時間間隔未満であるように構成され、前記遅延ユニットは、前記データ処理命令に応答して、前記遅延を、前記少なくとも1つのデータ値に対する前記データ処理動作の以降の実行に対して変化させるように構成される、データ処理装置。同期して動作するように構成され、前記所定の時間間隔は、クロック間隔である、請求項1に記載のデータ処理装置。非同期で動作するように構成され、前記所定の時間間隔は、ハンドシェイクイベント間の間隔である、請求項1に記載のデータ処理装置。前記遅延の長さは、ランダム制御ソースを参照して決定される、請求項1に記載のデータ処理装置。前記遅延の長さは、決定論的アルゴリズムによって決定される、請求項1に記載のデータ処理装置。前記データ処理装置内の少なくとも1つのさらなる経路上に位置する少なくとも1つのさらなる遅延ユニットであって、前記少なくとも1つのさらなる経路上のさらなる信号の伝搬にさらなる遅延を適用するように構成される、少なくとも1つのさらなる遅延ユニットを備え、前記少なくとも1つのさらなる経路上の前記さらなる信号の伝搬は、前記データ処理動作の一部を形成し、前記さらなる少なくとも1つの遅延ユニットは、前記データ処理動作を実行するための時間に前記さらなる遅延を加えたものが前記所定の時間間隔未満であるように構成され、前記さらなる少なくとも1つの遅延ユニットは、前記さらなる遅延を、前記データ処理動作の以降の実行に対して変化させるように構成される、請求項1に記載のデータ処理装置。前記遅延ユニットおよび前記少なくとも1つのさらなる遅延ユニットは、前記遅延および前記さらなる遅延が互いに異なるように構成される、請求項6に記載のデータ処理装置。前記経路は、データ経路であり、前記信号は、前記少なくとも1つのデータ値の少なくとも1つのデータビットを表す、請求項1に記載のデータ処理装置。前記少なくとも1つのデータ値は、複数のデータビットを備え、前記信号は、前記複数のデータビットを表す、請求項8に記載のデータ処理装置。前記少なくとも1つのデータ値は、複数のデータビットを備え、前記信号は、前記複数のデータビットのうちの1つのデータビットを表す、請求項8に記載のデータ処理装置。前記経路は、制御経路であり、前記信号は、前記少なくとも1つのデータ値に対して前記データ処理動作を実行するように前記データ処理装置を構成するように構成される制御値を表す、請求項1に記載のデータ処理装置。前記制御値は、前記データ処理動作を実行するように実行ユニットを構成する、請求項11に記載のデータ処理装置。前記少なくとも1つのデータ値は、前記制御値に依存してデータストアから検索される、請求項11に記載のデータ処理装置。前記データストアは、レジスタバンクである、請求項13に記載のデータ処理装置。前記経路は、クロック経路であり、前記信号は、クロック信号を表し、前記データ処理装置は、前記クロック信号を参照して前記データ処理動作を実行するように構成される、請求項1のいずれかに記載のデータ処理装置。前記遅延は、システムレジスタに記憶された値を参照して決定される、請求項1に記載のデータ処理装置。前記システムレジスタに記憶される前記値は、さらなるデータ処理命令によって設定される、請求項16に記載のデータ処理装置。データ処理命令に応答して少なくとも1つのデータ値に対してデータ処理動作を実行するように構成されたデータ処理装置であって、前記データ処理装置内の経路上に位置する遅延手段であって、前記経路上の信号の伝搬に遅延を適用するための遅延手段を備え、前記経路上の前記信号の伝搬は、前記データ処理動作の一部を形成し、前記データ処理装置は、所定の時点において前記データ処理動作の結果を決定するように構成され、前記所定の時点は、所定の時間間隔だけ前記データ処理動作の開始の後であり、前記遅延手段は、前記データ処理動作を実行するための時間に前記遅延を加えたものが前記所定の時間間隔未満であるように構成され、前記遅延手段は、前記データ処理命令に応答して、前記遅延を、前記少なくとも1つのデータ値に対する前記データ処理動作の以降の実行に対して変化させるように構成される、データ処理装置。データ処理の方法であって、データ処理命令に応答して、データ処理装置で少なくとも1つのデータ値に対してデータ処理動作を実行するステップと、前記データ処理装置内の経路上の信号の伝搬に遅延を適用するステップであって、前記経路上の前記信号の伝搬は、前記データ処理動作の一部を形成する、適用するステップと、所定の時点において前記データ処理動作の結果を決定するステップであって、前記所定の時点は、所定の時間間隔だけ前記データ処理動作の開始の後であり、前記遅延を適用するステップは、前記データ処理動作を実行するための時間に前記遅延を加えたものが、前記所定の時間間隔未満であるように実行される、決定するステップと、前記データ処理命令に応答して、前記遅延を、前記少なくとも1つのデータ値に対する前記データ処理動作の以降の実行に対して変化させるステップと、を含む、方法。第1の態様から見ると、本発明は、データ処理命令に応答して少なくとも1つのデータ値に対してデータ処理動作を実行するように構成されたデータ処理装置であって、該データ処理装置内の経路上に位置する遅延ユニットであって、該経路上の信号の伝搬に遅延を適用するように構成される遅延ユニットを備え、該経路上の該信号の伝搬は、該データ処理動作の一部を形成し、該データ処理装置は、所定の時点において該データ処理動作の結果を決定するように構成され、該所定の時点は、所定の時間間隔だけ該データ処理動作の開始の後であり、該遅延ユニットは、該データ処理動作を実行するための時間に該遅延を加えたものが該所定の時間間隔未満であるように構成され、該遅延ユニットは、該データ処理命令に応答して、該遅延が、該少なくとも1つのデータ値に対する該データ処理動作の以降の実行に対して変更されるように構成される、データ処理装置を提供する。本発明の技法によれば、データ処理装置内の経路には、その経路に沿って伝搬する信号を遅延させるように構成される遅延ユニットが提供され、経路に沿ったこの信号の伝搬は、データ処理命令に応答してデータ処理動作の一部を形成する。ここでのデータ処理命令は、例えば、アセンブラ言語で書かれた一連のプログラム命令の一部を形成する命令として理解され得るが、同様に、例えば、状態機械例えば、配線暗号エンジンによって提供される制御値一式を表し得ることを理解されたい。データ処理装置は、所定の時間間隔だけデータ処理動作の開始の後にある例えば、データ処理動作は、立ち上がりクロックエッジによって開始され、時間間隔は、その立ち上がりクロックエッジと次の立ち下がりクロックエッジとの間の期間である、所定の時点例えば、立ち下がりクロックエッジ上においてデータ処理動作の結果を決定するように構成される。遅延ユニットは、データ処理動作を実行するための時間に遅延を加えたものがこの所定の時間間隔未満であるように、経路に対して遅延を適用するように構成される。例えば、データ処理動作が2つのデータ値の加算であり、データ処理装置内の加算器が、立ち上がりクロックエッジの後にその加算動作を開始するように構成されている場合、データ処理装置は、以降の立ち下がりクロックエッジ上の加算器出力を示す値として、結果値を決定するように構成される。この例示的な状態において、遅延ユニットは、経路に対して遅延を適用するように構成され、よって、加算動作の実行に必要とされる時間および課された遅延の組み合わせは、クロックエッジ間の間隔を超えず、したがって、加算器の出力は、遅延の導入による影響を受けない。遅延ユニットは、同じデータ処理動作が再度実行された時に、同じデータ処理命令によって開始されて、同じデータ値に対して動作し、遅延を変化させるように、さらに構成される。所定の時間間隔中に、データ処理装置がデータ処理動作を実行した時のデータ処理装置の電力消費は、典型的に、実行されている特定のデータ処理動作およびその動作が実行されているデータ値の双方の影響を受ける。電力解析攻撃は、この事実に依存し、かつ繰り返し観察に基づいて統計データを収集することによって、動作および/またはデータ値に関する情報を推測することができる場合がある。しかしながら、本発明の技法によれば、データ処理動作で使用される経路のうちの1つに対する遅延の適用が、該データ処理動作と関連する電力消費を変化させることになる。これは、データ処理動作が、実行される動作およびそのデータ処理動作の対象であるデータ値の両方を特定する、データ処理装置内の特定の一組の信号によって構成されているからである。それらの信号のうちの1つを搬送する経路に遅延が適用された場合、データ処理装置の内部状態は、遅延が経過して、遅延信号がその宛先に到達した時に変化する。データ処理装置の内部状態の変化は、その電力消費の変化によって反映され、したがって、遅延の導入は、電力消費の時間プロファイルに影響を及ぼす。さらに、本発明によるデータ処理装置は、遅延ユニットが、同じデータ処理動作の以降の実行に対して異なる遅延を適用し、したがって、データ処理動作の第1の実行の電力消費特性が、そのデータ処理動作の以降の実行の電力消費とは異なるように構成される。したがって、システムに対する入力刺激が同じままであっても、データ処理装置の内部構成は、データ処理動作の各実行の電力消費が大きく異なるものとなり、したがって、電力解析攻撃をより困難にする。したがって、本発明の技法によれば、所与のデータ処理動作の実行ごとに変動する遅延が、データ処理装置内の特定の経路に適用され、遅延の長さに関する制約は、データ処理動作に費やされる時間と遅延との合計が、所定の時間間隔未満でなければならないことであり、よって、データ処理動作の結果が決定された時に、その結果は、経路に適用される遅延の影響を受けない。所定の時点および所定の時間間隔の性質は、データ処理装置の種類に応じて異なってもよい。一実施形態において、該データ処理装置は、同期して動作するように構成され、該所定の時間間隔は、クロック間隔である。したがって、そのような同期デバイスにおいて、クロックエッジが同期点を各クロックサイクル上に形成する場合、データ処理装置は、例えば、1つのクロックエッジの後にデータ処理動作があり、次のクロックエッジが発生した場合に、データ処理動作の結果を決定するように構成されてもよい。典型的に、1つの種類のクロックエッジ例えば、立ち上がりエッジが選択されて使用される。この状態において、経路に適用される遅延その経路上の信号の伝搬は、データ処理動作の一部を形成するは、データ処理動作を実行するための時間に遅延を加えたものが、選択されたクロックエッジ間の間隔未満であるように制約され、よって、クロック間隔中の遅延の導入にもかかわらず、立ち下がりクロックエッジにおいて決定された結果値は、それでも、遅延の導入による影響を受けない。代替として、別の実施形態において、該データ処理装置は、非同期で動作するように構成され、該所定の時間間隔は、ハンドシェイクイベント間の間隔である。この実施形態には同じ一般原理を適用する。すなわち、経路上の遅延の導入は、データ処理装置内で付加的な状態変化または、状態変化が起こった時に、少なくともある変動を引き起こし、したがって、データ処理動作の実行に関連する電力消費の時間プロファイルの変化を引き起こす。非同期で動作するにもかかわらず、そのようなデータ処理装置は、それでも、装置の非同期構成要素がそれら自体を再調整し、かつ結果値を確実に決定することができる、明確なハンドシェイクイベントを有しなければならない。本発明の技法によれば、課された遅延は、付加的な遅延がハンドシェイクイベント間の間隔中に導入されたにもかかわらず、以降のハンドシェイクイベントで決定される結果値が影響を受けないように制約される。遅延の長さに対する前述の制約に加えて、任意の所与の反復に適用される特定の遅延は、多数の方法で決定されてもよい。一実施形態において、遅延の長さは、ランダム制御ソースを参照して決定される。故に、遅延の長さはランダム化することができ、特定のデータ処理動作と関連する電力消費をさらに難読化するのを補助する。ランダム制御ソースは、当然、データ処理装置内に提供されてもよく、または、同様に、このランダム情報のソースは、データ処理装置の外部にあってもよい。別の実施形態において、該遅延の長さは、決定論的アルゴリズムによって決定される。例えば、多少複雑であるが、それでも決定論的であり、それにもかかわらずデータ処理動作と関連する電力消費をさらに難読化するのに十分である様態で、反復する度に遅延の変化を引き起こす、アルゴリズムを提供してもよい。データ処理装置内の1つの経路上に1つの遅延ユニットしか位置しない場合があるが、いくつかの実施形態において、該データ処理装置は、該データ処理装置内の少なくとも1つのさらなる経路上に位置する少なくとも1つのさらなる遅延ユニットであって、該少なくとも1つのさらなる経路上のさらなる信号の伝搬にさらなる遅延を適用するように構成される、少なくとも1つのさらなる遅延ユニットを備え、該少なくとも1つのさらなる経路上の該さらなる信号の伝搬は、該データ処理動作の一部を形成し、該さらなる少なくとも1つの遅延ユニットは、該データ処理動作を実行するための時間に該さらなる遅延を加えたものが該所定の時間間隔未満であるように構成され、該さらなる少なくとも1つの遅延ユニットは、該さらなる遅延を、該データ処理動作の以降の実行に対して変化させるように構成される。故に、データ処理装置の中のさらなる経路には、それぞれが前述した様態で動作するように構成される遅延ユニットが提供されてもよい。そのようなさらなる遅延ユニットの提供は、データ処理装置内のさらなる状態変化を、所定の時間間隔内で起こすことができ、したがって、データ処理動作の実行に関連するデータ処理装置の時間ベースの電力消費プロファイルのさらなる歪みを起こすことができることを意味する。そのような遅延ユニットがより多く提供されるほど、データ処理動作の電力消費特性がより大きく変化することを認識されるであろう。さらに、各遅延ユニットが、データ処理動作の以降の実行に対して遅延を変化させるように構成されるとすれば、その電力消費シグネチャに基づいて特定のデータ処理動作を識別することがますます困難になる。さらに、そのような実施形態の複数の遅延ユニットは、各反復に対して同じ遅延を適用するように構成され得るが、一実施形態において、該遅延ユニットおよび該少なくとも1つのさらなる遅延ユニットは、該遅延および該さらなる遅延が互いに異なるように構成される。したがって、遅延ユニットのうちのいくつか、またはそれらの全てでさえ、異なる遅延を有し得、データ処理動作の各反復に対する電力シグネチャにさらなる変化を加える。経路は、様々な形態を取ることができる。一実施形態において、該経路はデータ経路であり、該信号は、該少なくとも1つのデータ値の少なくとも1つのデータビットを表す。したがって、少なくとも1つのデータ値の少なくとも1つのデータビットが、例えば、新しい入力データ値が、実行ユニットの中に読み込まれる時に変化する場合、このデータ経路上の遅延の導入は、その入力値を2度変化させることになり、データ処理装置の電力消費の関連する変化を伴う。遅延は、複数のデータビットに適用することができ、一実施形態において、該少なくとも1つのデータ値は、複数のデータビットを備え、該信号は、該複数のデータビットを表すことを理解されるであろう。代替として、遅延は、唯一のデータビットに適用することができ、一実施形態において、該少なくとも1つのデータ値は、複数のデータビットを備え、該信号は、該複数のデータビットのうちの1つのデータビットを表す。他の実施形態において、該経路は、制御経路であり、該信号は、該少なくとも1つのデータ値に対して該データ処理動作を実行するように該データ処理装置を構成するように構成される制御値を表す。したがって、そのような制御経路に対する遅延の適用は、所定の時間間隔中に、データ処理装置の構成信号の変化を引き起こし、したがって、電力消費に変化を引き起こす。制御値によるデータ処理装置の構成は、多数の方法で起こり得るが、一実施形態において、該制御値は、該データ処理動作を実行するように実行ユニットを構成する。例えば、実行ユニットは、多数の周知のデータ処理動作追加、乗算、シフト等を実行するように構成することができ、特定の動作は、1つ以上のそのような制御値によって決定される。代替として、制御値は、データ処理動作に使用されるデータ値を決定することができ、一実施形態において、該少なくとも1つのデータ値は、該制御値に依存してデータストアから検索される。例えば、制御値は、データストアにおけるアドレス指定の一部を形成することができる。一実施形態において、このデータストアは、レジスタバンクである。さらに別の代替として、該経路は、クロック経路であり、該信号は、クロック信号を表し、該データ処理装置は、該クロック信号を参照して該データ処理動作を実行するように構成される。データ処理装置の副構成要素の編成は、クロック信号に依存することになり、したがって、遅延を副構成要素のうちの1つの中の経路に適用することによって、装置の内部調整に影響を及ぼし、また、その電力消費シグネチャを変化させることを認識されるであろう。いくつかの実施形態において、プログラム可能な遅延の構成を可能にするように、システムレジスタが提供されてもよく、一実施形態において、該遅延は、システムレジスタに記憶された値を参照して決定される。一実施形態において、該システムレジスタに記憶される該値は、さらなるデータ処理命令によって設定される。第2の態様から概観すると、本発明は、データ処理命令に応答して少なくとも1つのデータ値に対してデータ処理動作を実行するように構成されたデータ処理装置であって、該データ処理装置内の経路上に位置する遅延手段であって、該経路上の信号の伝搬に遅延を適用するための遅延手段を備え、該経路上の該信号の伝搬は、該データ処理動作の一部を形成し、該データ処理装置は、所定の時点において該データ処理動作の結果を決定するように構成され、該所定の時点は、所定の時間間隔だけ該データ処理動作の開始の後であり、該遅延手段は、該データ処理動作を実行するための時間に該遅延を加えたものが該所定の時間間隔未満であるように構成され、該遅延手段は、該データ処理命令に応答して、該遅延を、該少なくとも1つのデータ値に対する該データ処理動作の以降の実行に対して変化させるように構成される、データ処理装置を提供する。第3の態様から概観すると、本発明は、データ処理命令に応答して、データ処理装置で少なくとも1つのデータ値に対してデータ処理動作を実行するステップと、該データ処理装置内の経路上の信号の伝搬に遅延を適用するステップであって、該経路上の該信号の伝搬は、該データ処理動作の一部を形成する、適用するステップと、所定の時点において該データ処理動作の結果を決定するステップであって、該所定の時点は、所定の時間間隔だけ該データ処理動作の開始の後であり、該遅延を適用するステップは、該データ処理動作を実行するための時間に該遅延を加えたものが該所定の時間間隔未満であるように実行される、決定するステップと、該データ処理命令に応答して、該遅延を、該少なくとも1つのデータ値に対する該データ処理動作の以降の実行に対して変化させるステップとを含む、データ処理の方法を提供する。以下、例を使い、添付図面に示されているその実施形態を参照して、本発明をさらに説明する。図1は、実行ユニット20に接続されるレジスタバンク10を概略的に示す。レジスタバンク10および実行ユニット20は、データ処理装置の一部を形成し、そのさらなる詳細は、図示を明確にするため省略する。実行ユニット20は、多数の異なるデータ処理動作を実行するように構成可能な多目的デバイスであり得、または専用のデータ処理デバイスALU、乗算器、シフタ等であり得る。実行ユニット20は、レジスタバンク10から検索されたデータ値を受け取り、それらのデータ値に対してデータ処理動作を実行して、結果値を生成するように構成される。示される実施例において、レジスタバンク10から実行ユニット20にデータ値AおよびBがそこに沿って渡される経路には、それぞれ、遅延制御図示せずによって制御される遅延ユニットが提供される。これらの遅延ユニット30,40は、それらが遅延制御から受け取る信号に依存して、遅延をそれらのそれぞれの経路に提供するように構成される。これらの遅延ユニットの効果を、図1Bに示されるタイミング図にさらに詳細に示す。図1Bは、実行ユニット20が、データ値AおよびBをともに加える加算器として構成された時の、図1Aに示されるようなデータ処理装置の中の種々の信号の相対的タイミングを概略的に示す。図1Bで分かるように、最初に、実行ユニットに提供されているAデータは、0x0000である一方で、実行ユニット20に提供されているBデータは、0x0001である。この時、加算器出力は、0x0001である。立ち上がりクロックエッジの後、レジスタバンク10は、AおよびBの新しい値、すなわち、それぞれ0xFFFFおよび0x0000を実行ユニット20に渡すように構成される。しかしながら、図1Bは、遅延ユニット40によって遅延がB経路に適用される状態を概略的に示す。図1Bに示される実施例において、遅延は、A経路には適用されない。したがって、立ち上がりクロックエッジの後、実行ユニット20が受け取ったAデータがすぐに0xFFFFに変化する一方で、実行ユニットがB系路上の新しいBデータ0x0000を受け取るまでには遅延がある。この結果、最初に加算器出力が0x0001から0x0000に遷移し、次いで、その後すぐに、遅延Bデータが0xFFFFに変化する。加算器出力の中の連続した3つの遷移のうちの2つのシーケンスは、信号が加算器を通して伝搬する間、加算器出力結果値が不確定である、短い期間を表す。加算器出力のこれらの変化は、電力消費図1Cを参照の関連する変化によって認識することができる。図示を明確にするため、図1Bおよび図1Cに表される実施例では、1つの遅延だけがB値に全般的に適用され、A値はそのままである。複数の遅延を複数のデータ経路に適用する、やや複雑な実施例を図2A~図2Cに概略的に示す。また、図1Bに示される実施例において、関連するクロック間隔データ処理動作の開始から、データ処理動作の結果の決定までは、立ち上がりクロックエッジから、その後の立ち下がりクロックエッジまでとして示される。しかしながら、別の典型的な実装は、開始および終了の間隔を画定するために、同じクロックエッジ例えば、立ち上がりクロックエッジを使用する。図2Aは、図1Aに示されるものと同様の配設を概略的に示す。ここで、レジスタバンク50は、データ値をALU60に提供し、ALU60は、該データ値に依存して結果値を生成する。示されるように、データ値AおよびBは、レジスタバンク50からALU60に渡される。データ値Aは4ビット値であり、データ値Aのそれぞれは別々のデータ経路上に提供される。遅延ユニット70は、これらのデータ経路の全域に位置し、かつ各経路上の個々の遅延を提供するように制御可能である、4つの個々の遅延バッファを備える。遅延ユニット70は、ランダムタイミングソース90を参照して遅延バッファのそれぞれに対する遅延を生成する、遅延制御80によって制御される。図2Aに示される配設の効果を、図2Bのタイミング図に示す。ここで、立ち上がりクロックエッジの後、ALU60に進入するAデータの4つのビットが、それぞれ異なる時間に到達することが分かる。これは、ランダム化された遅延が、遅延ユニット70内の遅延バッファのそれぞれに適用されることによって生じる。全体として、加算器出力の結果値に対するこの配設の効果は、Aデータの第1のビットが変化してからA’[0]、Aデータの最終ビットが移行した後までA’[1]、加算器出力が決定論的な状態を取らないことである。したがって、図2Cに示されるように、ALU60によってデータ値AおよびBに対して実行されるデータ動作と関連する、継続的で複雑な電力消費シグネチャがある。さらに、図2Aに示されるデータ処理装置が、同じデータ処理動作を実行するように設定されたすなわち、データ処理命令が、同じ入力データ値に対して同じ動作を実行するようにALU60を構成する場合、遅延ユニット60の中の遅延バッファに適用されたランダム化された遅延が変化して、電力消費シグネチャを変えるので、このデータ処理動作の観察される電力消費は、同じにはならない。図3Aは、種類の異なる経路に遅延がどのように適用され得るのかを概略的に示す。ここで、レジスタバンク100は、ここでも、実行ユニット110によるデータ処理動作を受ける入力データ値を提供する。レジスタバンク100から出力されるように選択されたデータ値は、レジスタ制御105によって制御される。実行ユニット110は、種々のデータ処理動作を実行することができ、任意の時に実行される特定の動作は、常に実行制御115によって構成される。図3Aに示されるように、一組の遅延ユニット120が、実行制御ユニット115を実行ユニット110に接続する、経路上に位置する。遅延ユニット120は、遅延制御125によって構成される遅延を、実行制御ユニット115から実行ユニット110に渡される制御信号に提供するように構成される。したがって、実行ユニット110の動作を構成する制御信号に遅延ユニット120によって適用される1つまたは複数の遅延は、実行ユニット110に、実行制御ユニット115によって命令される構成状態に設定される前の、少なくとも1つの中間構成状態を通しての遷移を引き起こす。したがって、データ値の経路も、図1A~図1Cおよび図2A~図2Cを参照して論じたような構成であり得るが実行ユニット110に入力される一定のデータ値についても、実行ユニット110の構成を変化させることで、データ処理装置の電力消費シグネチャを変化させ、したがって、実行ユニット110によって実行されている真のデータ動作を難読化する。さらに、実行ユニット110が同じデータ処理動作同じ命令、同じ入力値を繰り返す場合であっても、遅延ユニット120によって適用される新しい遅延は、関連する電力消費シグネチャを変化させる。図3Bは、遅延ユニットが、データ処理装置の中の制御信号を搬送する経路に適用され得る別の方法を、概略的に示す。ここで、レジスタバンク100から実行ユニット110に渡されるデータ値は、レジスタバンク100に渡すレジスタ選択信号を使用して、レジスタ制御ユニット105によって決定される。図3Bに示されるように、遅延制御135によって制御される一組の遅延ユニット130は、レジスタ制御105とレジスタバンク100との間のマルチビットレジスタ選択信号経路上に位置している。これらの遅延ユニットの効果は、レジスタバンク100が受け取るレジスタ選択信号を一時的に変化させることである。これは、実行110によって受け取る入力値を変化させ、したがって、電力消費信号を変化させる効果を有する。図4Aは、遅延ユニットをデータ処理装置内の経路に適用することができる前述した経路遅延の他の様式と組み合わせる場合もあるさらなる方法を概略的に示す。ここで、遅延が適用される経路は、クロック信号を搬送する。クロック信号を遅延させる第1の態様を図4Aの左側に示し、図中、ベクタ140は、レジスタバンク150に渡される。ベクタ140は、4ビット値であり、各ビットは、レジスタバンク150への途中で、フリップフロップ142,144,146,148によって一時的にバッファリングされる。フリップフロップ142~148は、通常、共通クロック信号を共有する場合があるが、ここでは、一組の遅延ユニット155が、フリップフロップのそれぞれについて1つの、4つのクロック信号CLK0-3を生成する。遅延をクロック信号に適用する第2の態様を、図4Aの右側に示し、図中、実行ユニット160は、クロック信号CLK[0:N]に依存して動作するように構成される。これらのクロック信号は、単一の元のクロック信号CLKから遅延ユニット165によって生成される。双方の実施例において、異なるクロック信号システムの異なる副構成要素に提供することは、ここでも前述のように、電力消費シグネチャの変動を引き起こす。さらに、これらのクロック信号の変動は、同じデータ処理動作が実行される度に変化し、電力解析攻撃をかなり困難にする。前述の実施形態の遅延ユニットの構成は、遅延制御ユニットによって実行されてもよく、いくつかの実施形態では、システムプログラマが遅延ユニットをどのように動作させるのかといった態様を構成することができるように、システムレジスタとして構成されてもよい。図4Bは、システムレジスタに依存して制御されている8ビットAデータ信号上の遅延ユニットの制御を概略的に示す。代替として、遅延制御ユニットは、反復する度に遅延を変化させるように、決定論的アルゴリズムによってプログラムされてもよい。図5は、一実施形態によるデータ処理装置に取り入れられる一連のステップを概略的に示す。フローは、新しいデータ処理命令を受け取る、ステップ200から始まる。ステップ205で、データ処理装置は、必然的なデータ処理動作を実行するために、データ処理命令に依存して構成される。ステップ210で、データ処理装置の一部を形成する経路上の遅延ユニットは、ステップ215で信号がデータ処理動作の一部を介して伝搬する前に、ランダム化された遅延を伴って構成される。遅延が適用されている特定の種類の経路に依存して、ステップ205および210が同時に行われると考えられ得ること、またはステップ205に先行してステップ210が行われることもあり得ることを理解されるであろう。ステップ220で、データ処理動作が終了し、フローは、ステップ200に戻る。次のデータ処理命令が同じであり、かつ同じデータ値に対して動作される場合であっても、経路に適用されるランダム化された遅延ステップ210は、このデータ処理動作に起因する電力消費が異なることを意味する。図6は、データ処理装置が非同期デバイスである実施形態の、相対的タイミングを概略的に示す。したがって、システムの副構成要素は、それらの間に時間の制約を伴わずに、それらの動作の種々の態様を自由に実行し、必要に応じて副構成要素の定期的な再調整を伴う。これらの定期的な再調整が起こる地点は、ハンドシェイクイベントとして周知である。したがって、本発明の概念はまた、そのような非同期デバイスにも適用することができ、データ処理動作は、第1のハンドシェイクイベントの後に始まり、そのデータ処理動作の結果は、以降のハンドシェイクイベントでしか有意ではない。其の間に、種々の同期実施形態という状況で前述したものと同様に、これらの遅延の適用が、次のハンドシェイクイベントを超える有効なデータ処理期間の延長を引き起こさないのであれば、デバイスの電力シグネチャを歪ませるように、1つ以上の遅延をデバイスの中の1つ以上の経路に適用することができる。特定の実施形態を本明細書で説明してきたが、本発明は、それに限定されるものではなく、その実施形態への多くの変更および追加が本発明の範囲内で行われる場合があることが認識されるであろう。例えば、本発明の範囲を逸脱しない範囲で、添付の特許請求の範囲に含まれる従属請求項の特徴の、独立請求項の特徴との種々の組み合わせを行うことができる。"