"物理量を検知する画素が行列状に2次元に配置されてなる画素アレイ部と、前記画素アレイ部から読み出したアナログの複数の系統の画素信号に対してADAnalogtoDigital変換を行うAD変換部と、前記画素信号のゲイン設定に応じて、前記AD変換部によるAD変換の量子化単位を設定する制御部とを備え、前記制御部は、前記画素信号のゲイン設定に応じて、少なくとも1系統の前記画素信号に対するAD変換のデジタル出力の階調数を決定する固体撮像素子。前記制御部は、前記画素信号のゲインを上げるときに、前記AD変換部によるAD変換の量子化単位を小さくするとともに、少なくとも1系統の前記画素信号に対するAD変換のデジタル出力の階調数を大きくする請求項1に記載の固体撮像素子。前記AD変換部は、感度の異なる複数の系統の前記画素信号に対してAD変換を行い、前記制御部は、前記画素信号のゲインを上げるときに、前記AD変換部によるAD変換の量子化単位を小さくするとともに、感度が高い少なくとも1系統の前記画素信号に対するAD変換のデジタル出力の階調数を大きくする請求項2に記載の固体撮像素子。前記制御部は、前記画素信号のゲインを上げるときに、感度が低い少なくとも1系統の前記画素信号に対するAD変換のデジタル出力の階調数を変化させない請求項3に記載の固体撮像素子。前記制御部は、前記画素信号のゲインを上げる前の、感度が高い少なくとも1系統の前記画素信号に対するAD変換のデジタル出力の階調数を、感度が低い少なくとも1系統の前記画素信号に対するAD変換のデジタル出力の階調数より小さくさせる請求項3に記載の固体撮像素子。前記AD変換部は、前記画素が物理量を検知する検知時間を異ならせることによって感度の異なる複数の系統の前記画素信号に対してAD変換を行う請求項3に記載の固体撮像素子。物理量を検知する画素が行列状に2次元に配置されてなる画素アレイ部と、前記画素アレイ部から読み出したアナログの複数の系統の画素信号に対してADAnalogtoDigital変換を行うAD変換部と、前記画素信号のゲイン設定に応じて、前記AD変換部によるAD変換の量子化単位を設定する制御部とを備える固体撮像素子の駆動方法であって、前記画素信号のゲイン設定に応じて、少なくとも1系統の前記画素信号に対するAD変換のデジタル出力の階調数を決定する制御ステップを含む駆動方法。物理量を検知する画素が行列状に2次元に配置されてなる画素アレイ部と、前記画素アレイ部から読み出したアナログの複数の系統の画素信号に対してADAnalogtoDigital変換を行うAD変換部と、前記画素信号のゲイン設定に応じて、前記AD変換部によるAD変換の量子化単位を設定する制御部とを備え、前記制御部は、前記画素信号のゲイン設定に応じて、少なくとも1系統の前記画素信号に対するAD変換のデジタル出力の階調数を決定する固体撮像素子を備える電子機器。上述した手法において、画面の低照度部分の情報は露光時間の長い信号から、高照度部分の情報は露光時間の短い信号から得られる。しかしながら、被写体が低照度のときは、少なくとも長い方の露光時間を延ばす必要があるが、長い方の露光時間を延ばすには限界がある。例えば、動画では、通常、最大130秒までしか露光時間を取ることができない。また、静止画の場合でも、手ぶれや被写体ぶれを抑えるために、一定時間以上露光時間を延ばすことは避けたい。このような場合、露光時間の長い方の信号でも信号量が小さいため、固体撮像素子のゲイン設定を上げる必要がある。ゲイン設定を上げるには、ADAnalogtoDigital変換前のアナログゲインを上げる手法と、AD変換後のデジタルゲインを上げる手法との2通りの手法がある。デジタルゲインを上げる手法では、デジタルゲインを上げることにより画像の階調が荒くなる。また、アナログゲインを上げる手法では、画面の一部分が明るい場合に、その明るい部分の信号がAD変換を行うAD変換回路の入力レンジを超えてしまい、本来は信号があるのにもかかわらず、それを捨ててしまうことになる。もちろん、その明るい部分の信号は、露光時間の短い信号から得ることができるが、露光時間の長い信号と比較してSNSignalNoiseが低いので、得られる画像のSNが低くなってしまう恐れがあった。本技術は、このような状況に鑑みてなされたものであり、感度の異なる複数の信号を得てダイナミックレンジを拡大する場合、アナログゲインを上げたときに、感度の高い信号と低い信号と接続する部分の情報の損失を防ぎ、高SNの画像を得ることができるようにするものである。本技術の一側面の固体撮像素子は、物理量を検知する画素が行列状に2次元に配置されてなる画素アレイ部と、前記画素アレイ部から読み出したアナログの複数の系統の画素信号に対してADAnalogtoDigital変換を行うAD変換部と、前記画素信号のゲイン設定に応じて、前記AD変換部によるAD変換の量子化単位を設定する制御部とを備え、前記制御部は、前記画素信号のゲイン設定に応じて、少なくとも1系統の前記画素信号に対するAD変換のデジタル出力の階調数を決定する。前記制御部には、前記画素信号のゲインを上げるときに、前記AD変換部によるAD変換の量子化単位を小さくするとともに、少なくとも1系統の前記画素信号に対するAD変換のデジタル出力の階調数を大きくさせることができる。前記AD変換部には、感度の異なる複数の系統の前記画素信号に対してAD変換を行わせ、前記制御部には、前記画素信号のゲインを上げるときに、前記AD変換部によるAD変換の量子化単位を小さくさせるとともに、感度が高い少なくとも1系統の前記画素信号に対するAD変換のデジタル出力の階調数を大きくさせることができる。前記制御部には、前記画素信号のゲインを上げるときに、感度が低い少なくとも1系統の前記画素信号に対するAD変換のデジタル出力の階調数を変化させないようにできる。前記制御部には、前記画素信号のゲインを上げる前の、感度が高い少なくとも1系統の前記画素信号に対するAD変換のデジタル出力の階調数を、感度が低い少なくとも1系統の前記画素信号に対するAD変換のデジタル出力の階調数より小さくさせることができる。前記AD変換部には、前記画素が物理量を検知する検知時間を異ならせることによって感度の異なる複数の系統の前記画素信号に対してAD変換を行わせることができる。本技術の一側面の駆動方法は、物理量を検知する画素が行列状に2次元に配置されてなる画素アレイ部と、前記画素アレイ部から読み出したアナログの複数の系統の画素信号に対してADAnalogtoDigital変換を行うAD変換部と、前記画素信号のゲイン設定に応じて、前記AD変換部によるAD変換の量子化単位を設定する制御部とを備える固体撮像素子の駆動方法であって、前記画素信号のゲイン設定に応じて、少なくとも1系統の前記画素信号に対するAD変換のデジタル出力の階調数を決定する制御ステップを含む。本技術の一側面の電子機器は、物理量を検知する画素が行列状に2次元に配置されてなる画素アレイ部と、前記画素アレイ部から読み出したアナログの複数の系統の画素信号に対してADAnalogtoDigital変換を行うAD変換部と、前記画素信号のゲイン設定に応じて、前記AD変換部によるAD変換の量子化単位を設定する制御部とを備え、前記制御部は、前記画素信号のゲイン設定に応じて、少なくとも1系統の前記画素信号に対するAD変換のデジタル出力の階調数を決定する固体撮像素子を備える。本技術の一側面においては、画素アレイ部から読み出したアナログの複数の系統の画素信号に対してAD変換が行われ、画素信号のゲイン設定に応じて、AD変換部によるAD変換の量子化単位が設定され、画素信号のゲイン設定に応じて、少なくとも1系統の画素信号に対するAD変換のデジタル出力の階調数が決定される。本技術の一側面によれば、感度の異なる複数の信号を得てダイナミックレンジを拡大する場合、アナログゲインを上げたときに、情報の損失を防ぎ、高SNの画像を得ることが可能となる。以下、本技術の実施の形態について図を参照して説明する。[固体撮像素子の構成]図1は、本技術の一実施形態に係る固体撮像素子の構成を示す図である。本実施形態では、固体撮像素子として、可視光の光量に応じた電荷量を物理量として画素単位で検知する、例えばCMOSComplementaryMetalOxideSemiconductorイメージセンサを例に挙げて説明するものとする。図1に示すように、本実施形態に係るCMOSイメージセンサ10は、入射する可視光をその光量に応じた電荷量に光電変換する光電変換素子を含む単位画素11以下、単に、画素11ともいうが行列状マトリックス状に2次元配置されてなる画素アレイ部12を有する。CMOSイメージセンサ10は、画素アレイ部12に加えて、CMOSイメージセンサ10全体の制御を行う制御回路13、画素アレイ部12の各画素11を駆動する垂直駆動回路14、各画素11から出力される信号を処理するn系統nは2以上の整数、本例ではn=2のカラム信号処理回路15,16、水平駆動回路17,18、水平信号線19,20および出力回路21,22を備える。具体的には、CMOSイメージセンサ10は、2系統の信号処理手段、すなわち、カラム信号処理回路15、水平駆動回路17、水平信号線19、および出力回路21と、カラム信号処理回路16、水平駆動回路18、水平信号線20、および出力回路22とが、画素アレイ部12の上下両側にそれぞれ配置されたシステム構成となっている。このシステム構成において、制御回路13は、CMOSイメージセンサ10の動作モードなどを指令するデータを外部から受け取り、また、CMOSイメージセンサ10の情報を含むデータを外部に出力する。さらに、制御回路13は、垂直同期信号Vsync、水平同期信号HsyncおよびマスタクロックMCKに基づいて、垂直駆動回路14、カラム信号処理回路15,16および水平駆動回路17,18などの回路動作の基準となるクロック信号や制御信号などを生成する。制御回路13で生成されたクロック信号や制御信号などは、垂直駆動回路14、カラム信号処理回路15,16および水平駆動回路17,18などに対して与えられる。画素アレイ部12には、単位画素11が行列状に2次元配置されている。図1に示すように、単位画素11は、ほぼ正方格子に並んで配置されている。これは、光電変換素子や金属配線などによって規定される光学的開口がほぼ正方格子に並んで配置されているという意味であり、単位画素11の回路部分はこの限りでない。すなわち、単位画素11の後述する回路部分については、必ずしも、ほぼ正方格子に並んで配置されている必要はない。さらに、画素アレイ部12には、単位画素11の行列状配列に対して画素行ごとに画素駆動配線23が図の左右方向画素行の画素の配列方向に沿って形成され、画素列ごとに垂直信号線24が図の上下方向画素列の画素の配列方向に沿って形成されている。この画素駆動配線23の一端は、垂直駆動回路14の各画素行に対応した出力端に接続されている。垂直駆動回路14は、シフトレジスタやアドレスデコーダなどによって構成され、画素アレイ部12の各画素11を行単位で順次選択走査し、その選択行の各画素に対して画素駆動配線23を通して必要な駆動パルス制御パルスを供給する。垂直駆動回路14は、具体的な構成については図示を省略するが、信号を読み出す画素11を行単位で順に選択走査を行うための読み出し走査系と、当該読み出し走査系によって読み出し走査が行われる読み出し行に対して、その読み出し走査よりもシャッタスピードの時間分だけ先行して当該読み出し行の画素11の光電変換素子から不要な電荷を掃き出すリセットする掃き出し走査を行うための掃き出し走査系とを有する構成となっている。この掃き出し走査系による不要電荷の掃き出しリセットにより、いわゆる電子シャッタ動作が行われる。以下では、掃き出し走査系を電子シャッタ走査系と呼ぶ。ここで、電子シャッタ動作とは、光電変換素子の光電荷を捨て、新たに露光を開始する光電荷の蓄積を開始する動作のことを言う。読み出し走査系による読み出し動作によって読み出される信号は、その直前の読み出し動作または電子シャッタ動作以降に入射した光量に対応するものである。そして、直前の読み出し動作による読み出しタイミングまたは電子シャッタ動作による掃き出しタイミングから、今回の読み出し動作による読み出しタイミングまでの期間が、単位画素11における光電荷の蓄積時間露光時間となる。選択行の各画素11から出力される信号は、垂直信号線24の各々を通してカラム信号処理回路15またはカラム信号処理回路16に供給される。カラム信号処理回路15,16は、画素アレイ部12の例えば画素列ごとに、すなわち、画素列に対して1対1の対応関係をもって画素アレイ部12の上下にそれぞれ配置されている。これらカラム信号処理回路15,16は、画素アレイ部12の画素行ごとに、選択行の各画素11から出力される信号を画素列ごとに受けて、その信号に対して画素固有の固定パターンノイズを除去するためのCDSCorrelatedDoubleSampling;相関二重サンプリング処理や信号増幅処理、AD変換処理などの信号処理を行う。なお、ここでは、カラム信号処理回路15,16を画素列に対して1対1の対応関係をもって配置した構成を採る場合を例に挙げて示しているが、この構成に限られるものではなく、例えば、複数の画素列垂直信号線24ごとにカラム信号処理回路15,16を1個ずつ配置し、これらカラム信号処理回路15,16を複数の画素列間で時分割にて共用する構成などを採ることも可能である。水平駆動回路17は、シフトレジスタやアドレスデコーダなどによって構成され、水平走査パルスを順次出力することによってカラム信号処理回路15を順番に選択する。水平駆動回路18も、水平駆動回路17と同様に、シフトレジスタやアドレスデコーダなどによって構成され、水平走査パルスを順次出力することによってカラム信号処理回路16を順番に選択する。なお、図示を省略するが、カラム信号処理回路15,16の各出力段には、水平選択スイッチが水平信号線19,20との間に接続されて設けられている。水平駆動回路17,18から順次出力される水平走査パルスφH1~φHxは、カラム信号処理回路15,16の各出力段に設けられた水平選択スイッチを順番にオンさせる。これら水平選択スイッチは、水平走査パルスに応答して順にオンすることで、画素列ごとにカラム信号処理回路15,16で処理された画素信号を水平信号線19,20に順番に出力させる。出力回路21,22は、カラム信号処理回路15,16の各々から水平信号線19,20を通して順に供給される画素信号に対して種々の信号処理を施して出力する。これら出力回路21,22での具体的な信号処理としては、例えば、バッファリングだけする場合もあるし、あるいはバッファリングの前に黒レベル調整、列ごとのばらつきの補正、信号増幅、色関係処理などを行うこともある。[単位画素の回路構成]図2は、単位画素11の回路構成の一例を示す図である。図2に示される単位画素11は、光電変換素子であるフォトダイオード41、転送トランジスタ42、リセットトランジスタ43、増幅トランジスタ44、および選択トランジスタ45を有する。ここでは、転送トランジスタ42乃至選択トランジスタ45の4つのトランジスタとして、例えばNチャネルのMOSトランジスタを用いている。ただし、ここでの転送トランジスタ42、リセットトランジスタ43、増幅トランジスタ44、および選択トランジスタ45の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。また、図2に示されるように、単位画素11に対しては、画素駆動配線23として、例えば、転送配線23a、リセット配線23b、および選択配線23cの3本の駆動配線が同一画素行の各画素について共通に設けられている。転送配線23a、リセット配線23b、および選択配線23cの各一端は、垂直駆動回路14の各画素行に対応した出力端に、画素行単位で接続されている。フォトダイオード41は、アノードが負側電源、例えばグランドに接続されており、受光した光をその光量物理量に応じた電荷量の光電荷ここでは、光電子に光電変換する。フォトダイオード41のカソードは、転送トランジスタ42を介して増幅トランジスタ44のゲートと電気的に接続されている。この増幅トランジスタ44のゲートと電気的に繋がったノード46をFDフローティングディフュージョン部と呼ぶ。転送トランジスタ42は、フォトダイオード41のカソードとFD部46との間に接続され、高レベル例えば、Vddレベルがアクティブ以下、Highアクティブと記述するの転送パルスφTRFが転送配線23aを介してゲートに与えられることによってオン状態となり、フォトダイオード41で光電変換された光電荷をFD部46に転送する。リセットトランジスタ43は、ドレインが画素電源Vddに、ソースがFD部46にそれぞれ接続され、HighアクティブのリセットパルスφRSTがリセット配線23bを介してゲートに与えられることによってオン状態となり、フォトダイオード41からFD部46への信号電荷の転送に先立って、FD部46の電荷を画素電源Vddに捨てることによってFD部46をリセットする。増幅トランジスタ44は、ゲートがFD部46に、ドレインが画素電源Vddにそれぞれ接続され、リセットトランジスタ43によってリセットした後のFD部46の電位をリセットレベルとして出力し、さらに転送トランジスタ42によって信号電荷を転送した後のFD部46の電位を信号レベルとして出力する。選択トランジスタ45は、例えば、ドレインが増幅トランジスタ44のソースに、ソースが垂直信号線24にそれぞれ接続され、Highアクティブの選択パルスφSELが選択配線23cを介してゲートに与えられることによってオン状態となり、単位画素11を選択状態として増幅トランジスタ44から出力される信号を垂直信号線24に中継する。なお、選択トランジスタ45については、画素電源Vddと増幅トランジスタ44のドレインとの間に接続した回路構成を採ることも可能である。また、単位画素11としては、上記構成の4トランジスタ構成のものに限られるものではなく、増幅トランジスタ44と選択トランジスタ45を兼用した3トランジスタ構成のものなどであっても良く、その回路構成は問わない。[感度の異なる複数の系統の信号を得る例]上記構成の本実施形態に係るCMOSイメージセンサ10では、広ダイナミックレンジ化を図るために、画素アレイ部12の各画素11から感度の異なる複数の系統、本例では2系統の信号を得るようにしている。垂直駆動回路14は、画素アレイ部12の各画素11に対し、電子シャッタ走査系によるシャッタ走査と、読み出し走査系による2系統の読み出し走査とを実行し、画素11が物理量として光量を検知する検知時間、すなわち露光時間を異ならせることにより、感度の異なる2系統の信号を得る2系統の信号の感度を異ならせるようにしている。この露光時間検知時間の長さは、2系統の読み出し走査の間隔で調整される。以下に、具体的に説明する。読み出し走査では、図3の左側に示すように、2つの画素行を2系統の読み出し行1,2としてそれぞれ走査を行い、これら2行の読み出し行1,2から各画素の信号を垂直信号線24の各々に読み出す。なお、2系統のカラム信号処理回路15,16は、この2系統の読み出し走査に対応して設けられている。この垂直走査により、図3の右側に示すように、シャッタ行から1回目の読み出し走査が行われる読み出し行1まで走査する時間が露光時間1となり、読み出し行1から2回目の読み出し走査が行われる読み出し行2まで走査する時間が露光時間2となるために、これら連続する2つの露光時間蓄積時間1,2を異ならせることにより、同じ画素から感度の異なる2つの信号、すなわち、短い方の露光時間1に基づく低感度の信号と、長い方の露光時間2に基づく高感度の信号とが連続して得られる。露光時間1,2の設定は、制御回路13によって行われる。この感度の異なる2つの信号、すなわち、低感度の信号と高感度の信号とを、後段の合成回路図示せずで合成することにより、ダイナミックレンジの広い画像信号を得ることができる。このようにして得られる画像信号の高照度部分の情報は、短い方の露光時間1に基づく低感度の信号から得られ、得られる画像信号の低照度部分の情報は、長い方の露光時間2に基づく高感度の信号から得られる。以下においては、低感度の信号を高照度信号といい、高感度の信号を低照度信号ということとする。ちなみに、上述したシャッタ走査および読み出し走査については、次のような構成によって実現することができる。すなわち、先述したように、読み出し走査系と電子シャッタ走査系掃き出し走査系とを有する垂直駆動回路14において、電子シャッタ走査系については、例えばシフトレジスタで構成し、シフトレジスタから電子シャッタパルスを1行目から画素行単位で順番に出力することにより、1行目から順にシャッタ走査を行ういわゆるローリングシャッタ動作または、フォーカルプレーンシャッタ動作を行うことができる。一方、読み出し走査系については、2本のシフトレジスタで構成し、この2本のシフトレジスタから読み出し行1,2を選択する走査パルス1,2を順に出力することによって2系統の読み出し走査を行うことができる。また、読み出し走査系をアドレスデコーダで構成し、当該アドレスデコーダによる読み出し行1,2の各行アドレスの指定によっても2系統の読み出し走査を行うことができるこのようにして、電子シャッタ走査系によるシャッタ走査と、読み出し走査系による2系統の読み出し走査とを実行することにより、感度の異なる2系統の信号を得ることができる。具体的には、図3の左側に示すように、まずシャッタ行を走査し、その後で2つの読み出し行1,2を走査する。例えば、読み出し行1の各画素から出力された信号はカラム信号処理回路15に、読み出し行2の各画素から出力された信号はカラム信号処理回路16にそれぞれ読み出すことができる。読み出し行1,2とカラム信号処理回路15,16との組み合わせは違えることもできる。読み出し行1,2のどちらの行の信号をカラム信号処理回路15,16のどちらの回路に読み出すかは、カラム信号処理回路15,16の各々の動作タイミングで決まる。すなわち、読み出し行1の走査タイミングでカラム信号処理回路1516が動作すれば、読み出し行1の各画素の信号がカラム信号処理回路1516に読み出され、読み出し行2の走査タイミングでカラム信号処理回路1615が動作すれば、読み出し行2の各画素の信号がカラム信号処理回路1615に読み出される。図3の右側では、横軸に時間をとって、走査の様子を示している。ここでは、読み出し行1を短い露光時間1とし、読み出し行2を長い露光時間2とし、理解を容易にするために、一例として、露光時間1を2行分の時間2HHは水平期間とし、露光時間2を8行分の時間8Hとしている。よって、読み出し行1の各画素の感度が低く、読み出し行2の各画素は読み出し行1の各画素の4倍感度が高い。[カラム信号処理回路の構成]図4は、カラム信号処理回路15,16の構成の一例を示すブロック図である。ここでは、説明の都合上、カラム信号処理回路15,16ともに信号が左から右に流れる向きに図示している。カラム信号処理回路15は、CDS処理回路51、AD変換回路52、およびラッチ回路53から構成される。CDS処理回路51は、画素アレイ部12を構成する画素11から垂直信号線24を通して供給される先述したリセットレベルと信号レベルとの差分をとるCDS処理を行うことにより、入射光の光量に応じた信号レベル高照度信号から画素固有の固定パターンノイズを除去する。AD変換回路52は、制御回路13の制御に基づいて、CDS処理回路51においてノイズ除去されたアナログ信号高照度信号をデジタル信号に変換する。ラッチ回路53は、AD変換回路52からAD変換されて出力されるデジタル信号を格納する。カラム信号処理回路16も、基本的に、カラム信号処理回路15と同じ構成となっている。具体的には、カラム信号処理回路16は、CDS処理回路61、AD変換回路62、およびラッチ回路63から構成される。すなわち、CDS処理回路61は、画素アレイ部12を構成する画素11から垂直信号線24を通して供給される先述したリセットレベルと信号レベルとの差分をとるCDS処理を行うことにより、入射光の光量に応じた信号レベル低照度信号から画素固有の固定パターンノイズを除去する。AD変換回路62は、制御回路13の制御に基づいて、CDS処理回路61においてノイズ除去されたアナログ信号低照度信号をデジタル信号に変換する。ラッチ回路63は、AD変換回路62からAD変換されて出力されるデジタル信号を格納する。このようにしてラッチ回路53に格納された高照度信号に対応するデジタル信号DHは、水平信号線19を通して、水平駆動回路17による水平走査によって読み出され、ラッチ回路63に格納された低照度信号に対応するデジタル信号DLは、水平信号線20を通して、水平駆動回路18による水平走査によって読み出される。そして、合成回路71は、ラッチ回路53から読み出された高照度信号に対応するデジタル信号DHと、ラッチ回路63から読み出された低照度信号に対応するデジタル信号DLとを合成し、合成信号Dとして出力する。なお、合成回路71は、複数行分の信号を保持するメモリを備えており、読み出し行1からの信号を一時的に保持しておき、読み出し行2から同一画素の信号が読み出された時に、それぞれの信号を合成するようになされる。なお、図4においては、出力回路21,22の図示を省略しているが、実際には、図1を参照して説明したように、カラム信号処理回路15からの画素信号は出力回路21に供給され、カラム信号処理回路16からの画素信号は出力回路22に供給される。すなわち、合成回路71は、出力回路21から出力されるデジタル信号DHと、出力回路22から出力されるデジタル信号DLとを合成する。[低照度信号と高照度信号との合成]ここで、図5,6を参照して、合成回路71による高照度信号に対応するデジタル信号DHと、低照度信号に対応するデジタル信号DLとの合成処理について説明する。なお、以下においては、高照度信号に対応するデジタル信号DH、および、低照度信号に対応するデジタル信号DLを、それぞれ、単に、高照度信号DH、および、低照度信号DLということとする。図5は、CMOSイメージセンサ10の入射光量に対する低照度信号DLおよび高照度信号DHのダイナミックレンジを示している。ここで、アナログの低照度信号と高照度信号の感度の比感度比、言い換えると、単位光量当たりの画素11のアナログ出力の比が4:1である場合、低照度信号と高照度信号の1mV当たりの光量の比光量比は1:4となり、AD変換の量子化単位1LSB当たりの低照度信号DLと高照度信号DHについて、以下の式1に示す関係が成り立つ。低照度信号DL=高照度信号DH×41このとき、合成回路71は、画面の低照度部分については低照度信号DLをそのまま合成信号Dとして出力し、画面の高照度部分については高照度信号DHを4倍して合成信号Dとして出力する。すなわち、合成回路71は、低照度信号DLまたは高照度信号DHのいずれかを選択的に合成信号Dとして出力する。これにより、ダイナミックレンジを拡大することができる。しかしながら、実際には、式1に示される関係には誤差が含まれるため、低照度信号DLまたは高照度信号DHのいずれかを選択する際の境界となる光量付近において、正確なデジタル信号を出力できなかった。そこで、合成回路71は、光量が、図5に示されるLa乃至Lbの範囲の低照度側である場合には、低照度信号DLに重み付けし、La乃至Lbの範囲の高照度側である場合には、高照度信号DHに重み付けする加重平均するようして、以下の式2に示す合成信号Dを出力する。合成信号D=低照度信号DL×α高照度信号DH×4×1-α2なお、式2において、係数αは、図6に示されるような値をとる。すなわち、係数αは、低照度信号DLが光量Laに対応する値aより小さい場合には1をとり、低照度信号DLが光量Lbに対応する値bより大きい場合には0をとる。また、低照度信号DLが光量Laに対応する値aより大きく、光量Lbに対応する値bより小さい場合には、低照度信号DLの値の増加に応じて、係数αは1から0へと変化する。なお、式2における値4は、量子化単位当たりの低照度信号と高照度信号の光量比による値である。これにより、合成回路71は、光量がLaより小さい場合には低照度信号DL図5中、低照度信号の太線部分を合成信号Dとして出力し、光量がLbより大きい場合には高照度信号DH図5中、高照度信号の太線部分を4倍して合成信号Dとして出力するのに加え、光量がLaより大きくLbにより小さい場合には、上述の式2に示される加重平均された合成信号Dを出力する。以上のようにして、合成回路71は、ダイナミックレンジを拡大しつつ、正確なデジタル信号を出力することができる。ところで、本実施形態に係るCMOSイメージセンサ10のゲイン設定を上げる場合、アナログゲインを上げる手法がとられる。具体的には、制御回路13が、アナログゲインのゲイン設定に応じて、AD変換回路52,62によるAD変換の量子化単位1LSBを設定することで、アナログゲインが上げられる。具体的には、例えば、合成回路71から出力されるデジタル信号、言い換えれば、カラム信号処理回路15,16から出力される低照度信号DLおよび高照度信号DHのゲインを2倍にするには、AD変換回路52,62によるAD変換の量子化単位が1/2倍されるようになる。ここで、図4において、画素アレイ部12の画素11からの信号アナログ信号が最大で400mV出力され、AD変換回路52,62それぞれの入力レンジが0乃至500mVであるとする。アナログゲインのゲイン設定が1倍×1である場合には、図7に示されるように、低照度信号および高照度信号はともに画素11の出力最大値400mVまでAD変換される。しかしながら、アナログゲインのゲイン設定が2倍×2である場合には、AD変換の量子化単位が1/2倍されるため、相対的にAD変換回路52,62それぞれの入力レンジは0乃至250mVとなる。したがって、図7に示されるように、低照度信号および高照度信号はともに250mVまでの信号分しかAD変換されなくなり、250乃至400mVの信号に対応する情報を損失してしまうことになる。この場合、例えば図5の低照度信号において、合成信号Dとしてそのまま出力される太線部分で示される信号のうちの、光量La近傍で得られる信号に対応する情報を損失してしまうことになる。この損失された情報を高照度信号から得るようにすることもできるが、高照度信号は低照度信号と比較してSNが低いので、得られる画像のSNが低くなってしまう恐れがある。そこで、制御回路13は、アナログゲインのゲイン設定に応じて、AD変換回路62による低照度信号に対するAD変換のデジタル出力の階調数を決定するようにする。具体的には、制御回路13は、アナログゲインを上げるとき、AD変換回路62による低照度信号に対するAD変換のデジタル出力の階調数、すなわち出力bit数を大きくするようにする。ここで、階調数とは、10bitであれば1024、12bitであれば4096等の、2の累乗となるAD変換の階調の数である。なお、AD変換回路の種類によっては、2の累乗ではない、例えば3000等の階調数でAD変換を行うようにすることもできる。[アナログゲインと低照度信号に対するAD変換の階調数との関係]ここで、図8および図9を参照して、ゲイン設定とAD変換の階調数との関係について説明する。図8は、アナログゲインと低照度信号および高照度信号に対するAD変換の階調数との関係を示しており、図9は、アナログゲインに対する低照度信号および高照度信号のAD変換の階調数、入力レンジ、量子化単位1LSB、および1LSBあたりの光量比を示している。なお、AD変換回路52,62はそれぞれ、最大12bitのデジタル出力のAD変換を行うことができ、その出力bit数階調数は可変であるものとする。具体的には、例えば、AD変換回路52,62が、参照電圧をスイープしながら、参照電圧と入力電圧を比較する構成を有する場合、または、デルタシグマ型AD変換回路である場合、カウンタの動作周波数を変えるか、または、AD変換にかける時間を変えることで、階調数を可変とすることができる。また、AD変換回路52,62が、逐次比較型AD変換回路である場合、比較回数によって階調数を可変とすることができる。さらに、AD変換回路52,62が、フラッシュ型AD変換回路である場合には、不要な比較器をスタンバイ状態とすることで、階調数を可変とすることができ、AD変換回路52,62が、パイプライン型AD変換回路である場合には、使用する段数によって階調数を可変とすることができる。なお、AD変換回路52,62は、上述した構成に限らず、その階調数が可変である構成であればよい。1ゲイン設定を行わない通常ゲインゲイン設定が1倍の場合まず、図8上段に示されるように、低照度信号および高照度信号はともに、画素アレイ部12の画素11の出力最大値例えば400mVまでAD変換される。このとき、制御回路13によって、AD変換回路62による低照度信号に対するAD変換のデジタル出力は最大10bitとされ、AD変換回路52による高照度信号に対するAD変換のデジタル出力は最大12bitとされている。この場合、図9に示されるように、AD変換回路52,62それぞれの入力レンジは、0乃至500mVであり、AD変換回路52,62によるAD変換の量子化単位は、それぞれおよそ013mV,05mVとなる。また、低照度信号と高照度信号の感度比、すなわち、単位光量当たりの画素11のアナログ出力の比が16:1であるものとすると、低照度信号と高照度信号の1mV当たりの光量比は1:16となるので、低照度信号と高照度信号の量子化単位1LSB当たりの光量比は1:4となる図9においては、量子化単位当たりの低照度信号の光量の大きさを1としたときの、高照度信号の光量の大きさを表す値4が記されている。また、低照度信号の量子化単位1LSBを基準にすると、高照度信号についてのAD変換回路52の入力レンジは、14bit分となる。よって、合成信号Dは14bitとなる。2ゲイン設定が2倍の場合この場合、制御回路13によって、AD変換回路52,62によるAD変換の量子化単位が、通常ゲインの場合の値に対して1/2倍される。このとき、制御回路13によって、図8中段に示されるように、AD変換回路62による低照度信号に対するAD変換のデジタル出力は最大11bitとされ、AD変換回路52による高照度信号に対するAD変換のデジタル出力は最大12bitのままとされる。これにより、高照度信号は250mVまでの信号分しかAD変換されなくなり、250乃至400mVの信号に対応する情報を損失してしまうが、低照度信号は画素11の出力最大値までAD変換される。すなわち、図9に示されるように、AD変換回路52,62の入力レンジは、それぞれ250mV,500mVとなり、AD変換回路52,62によるAD変換の量子化単位は、それぞれおよそ0063mV,025mVとなる。また、低照度信号と高照度信号の感度比が16:1であるものとすると、低照度信号と高照度信号の1mV当たりの光量比は1:16となるので、通常ゲインの場合と同様に、低照度信号と高照度信号の量子化単位1LSB当たりの光量比は1:4となる。また、低照度信号の量子化単位1LSBを基準にすると、高照度信号についてのAD変換回路52の入力レンジは、14bit分となる。よって、合成信号Dは14bitとなる。3ゲイン設定が4倍の場合この場合、制御回路13によって、AD変換回路52,62によるAD変換の量子化単位が、ゲイン設定が2倍の場合の値に対して1/2倍される。このとき、制御回路13によって、図8下段に示されるように、AD変換回路62による低照度信号に対するAD変換のデジタル出力は最大12bitとされ、AD変換回路52による高照度信号に対するAD変換のデジタル出力は最大12bitのままとされる。これにより、高照度信号は125mVまでの信号分しかAD変換されなくなり、125乃至400mVの信号に対応する情報を損失してしまうが、低照度信号は画素11の出力最大値までAD変換される。すなわち、図9に示されるように、AD変換回路52,62の入力レンジは、それぞれ125mV,500mVとなり、AD変換回路52,62によるAD変換の量子化単位は、それぞれおよそ0031mV,013mVとなる。また、低照度信号と高照度信号の感度比が16:1であるものとすると、低照度信号と高照度信号の1mV当たりの光量比は1:16となるので、通常ゲインの場合と同様に、低照度信号と高照度信号の量子化単位1LSB当たりの光量比は1:4となる。また、低照度信号の量子化単位1LSBを基準にすると、高照度信号についてのAD変換回路52の入力レンジは、14bit分となる。よって、合成信号Dは14bitとなる。4ゲイン設定が8倍の場合この場合、制御回路13によって、AD変換回路52,62によるAD変換の量子化単位が、ゲイン設定が4倍の場合の値に対して1/2倍される。ここで、AD変換回路52,62はそれぞれ、最大12bitまでのデジタル出力のAD変換を行うので、制御回路13によって、AD変換回路62による低照度信号に対するAD変換のデジタル出力も、AD変換回路52による高照度信号に対するAD変換のデジタル出力も最大12bitのままとされる。これにより、高照度信号は63mVまでの信号分しかAD変換されなくなり、63乃至400mVの信号に対応する情報を損失してしまい、さらに、低照度信号は250mVまでの信号分しかAD変換されなくなり、250乃至400mVの信号に対応する情報を損失してしまうことになる。すなわち、図9に示されるように、AD変換回路52,62の入力レンジは、それぞれ63mV,250mVとなり、AD変換回路52,62によるAD変換の量子化単位は、それぞれおよそ0016mV,0063mVとなる。また、低照度信号と高照度信号の感度比が16:1であるものとすると、低照度信号と高照度信号の1mV当たりの光量比は1:16となるので、通常ゲインの場合と同様に、低照度信号と高照度信号の量子化単位1LSB当たりの光量比は1:4となる。また、低照度信号の量子化単位1LSBを基準にすると、高照度信号についてのAD変換回路52の入力レンジは、14bit分となる。よって、合成信号Dは14bitとなる。5ゲイン設定が16倍の場合この場合、制御回路13によって、AD変換回路52,62によるAD変換の量子化単位が、ゲイン設定が8倍の場合の値に対して1/2倍される。ここで、AD変換回路52,62はそれぞれ、最大12bitまでのデジタル出力のAD変換を行うので、ゲイン設定が8倍の場合と同様、制御回路13によって、AD変換回路62による低照度信号に対するAD変換のデジタル出力も、AD変換回路52による高照度信号に対するAD変換のデジタル出力も最大12bitのままとされる。これにより、高照度信号は31mVまでの信号分しかAD変換されなくなり、31乃至400mVの信号に対応する情報を損失してしまい、さらに、低照度信号は125mVまでの信号分しかAD変換されなくなり、125乃至400mVの信号に対応する情報を損失してしまうことになる。すなわち、図9に示されるように、AD変換回路52,62の入力レンジは、それぞれ31mV,125mVとなり、AD変換回路52,62によるAD変換の量子化単位は、それぞれおよそ0008mV,0031mVとなる。また、低照度信号と高照度信号の感度比が16:1であるものとすると、低照度信号と高照度信号の1mV当たりの光量比は1:16となるので、通常ゲインの場合と同様に、低照度信号と高照度信号の量子化単位1LSB当たりの光量比は1:4となる。また、低照度信号の量子化単位1LSBを基準にすると、高照度信号についてのAD変換回路52の入力レンジは、14bit分となる。よって、合成信号Dは14bitとなる。以上のように、通常ゲインの場合には、制御回路13は、AD変換回路62による低照度信号に対するAD変換の階調数を、AD変換回路52による高照度信号に対するAD変換の階調数より小さいbit数に決定し、ゲイン設定を上げる毎に、AD変換回路62による低照度信号に対するAD変換の階調数を大きくするbit数を増やすことで、量子化単位が小さくなっても、AD変換回路62の入力レンジを、通常ゲインの場合と同様に維持することができる。また、AD変換回路62は、最大12bitまでのデジタル出力のAD変換を行うので、上述した例では、ゲイン設定が8倍以上の場合には、AD変換回路62による低照度信号に対するAD変換の階調数を大きくするbit数を増やすことはできなくなる。この場合、AD変換されない低照度信号に対応する情報は損失されることになる。このように、図9の例においては、4倍のゲイン設定まで、AD変換回路62の入力レンジを、通常ゲインの場合と同様に維持することができる。ここで、AD変換回路62を、最大14bitまでのデジタル出力のAD変換を行えるようにした場合には、さらに高いゲイン設定まで、AD変換回路62の入力レンジを、通常ゲインの場合と同様に維持することができるようになる。すなわち、図10に示されるように、ゲイン設定が8倍の場合、制御回路13によって、AD変換回路52,62によるAD変換の量子化単位が、ゲイン設定が4倍の場合の値に対して1/2倍される。このとき、制御回路13によって、AD変換回路62による低照度信号に対するAD変換のデジタル出力は最大13bitとされ、AD変換回路52による高照度信号に対するAD変換のデジタル出力は最大12bitのままとされる。これにより、高照度信号は63mVまでの信号分しかAD変換されなくなり、63乃至400mVの信号に対応する情報を損失してしまうが、低照度信号は画素11の出力最大値までAD変換される。また、ゲイン設定が16倍の場合、制御回路13によって、AD変換回路52,62によるAD変換の量子化単位が、ゲイン設定が8倍の場合の値に対して1/2倍される。このとき、制御回路13によって、AD変換回路62による低照度信号に対するAD変換のデジタル出力は最大14bitとされ、AD変換回路52による高照度信号に対するAD変換のデジタル出力は最大12bitのままとされる。これにより、高照度信号は31mVまでの信号分しかAD変換されなくなり、31乃至400mVの信号に対応する情報を損失してしまうが、低照度信号は画素11の出力最大値までAD変換される。このように、図10の例においては、16倍のゲイン設定まで、AD変換回路62の入力レンジを、通常ゲインの場合と同様に維持することができる。また、図10の例において、感度比が16倍で、ゲイン設定が16倍である場合には、低照度信号の500mV分と高照度信号の31mV分は、実質同じ光量に相当するので、高照度信号は不要になる。このような条件では、図11に示されるように、高照度信号を非使用とするようにしてもよい。なお、上述した説明においては、AD変換回路52,62それぞれについて、AD変換の出力bit数階調数が可変であるものとしたが、AD変換回路52の出力bit数を12bit固定として、AD変換回路62の出力bit数のみを可変とするようにしてもよい。また、上述した説明において、高照度信号の階調数をゲインによらず一定としたのは、合成信号Dのbit数を例えば14等の一定の値にするためである。これにより、後段のシステムにおいては、前段の、本技術を適用した構成を意識することなく、一般的な14bit信号処理を行うことが可能となる。合成信号Dのbit数が一定でなくてもよいシステムにおいては、ゲインを上げるとともに、高照度信号の階調数を増加させることで、合成信号Dのbit数が変化するが、特定の手段でその情報を参照しながら信号処理を行うことで、最大限の情報を得ることが可能となる。[信号出力処理について]次に、図12を参照して、CMOSイメージセンサ10において、画素アレイ部12からの低照度信号と高照度信号とを合成してデジタル信号として出力する信号出力処理について説明する。ステップS11において、カラム信号処理回路15は、画素アレイ部12からの高照度信号をAD変換する。具体的には、カラム信号処理回路15において、CDS処理回路51は、画素アレイ部12の画素11からの信号高照度信号に対してCDS処理を行い、AD変換回路52に供給する。AD変換回路52は、制御回路13の制御に基づいて、CDS処理回路51からのアナログの高照度信号をAD変換する。ここで、アナログゲインのゲイン設定が指示されている場合、制御回路13は、指示されているアナログゲインのゲイン設定に応じて、AD変換回路52によるAD変換の量子化単位を設定する。AD変換回路52によってAD変換されたデジタルの高照度信号DHは、ラッチ回路53に格納される。ステップS12において、カラム信号処理回路16は、画素アレイ部12からの低照度信号をAD変換する低照度信号AD変換処理を実行する。低照度信号AD変換処理の詳細は、図13を参照して後述するが、低照度信号AD変換処理の結果得られたデジタルの低照度信号DLは、ラッチ回路63に格納される。ステップS13において、合成回路71は、上述した式2に基づいて、ラッチ回路53に格納されている高照度信号DHと、ラッチ回路63に格納されている低照度信号DLとを合成し、合成信号Dとして出力する。[低照度信号AD変換処理について]次に、図13を参照して、図12のフローチャートのステップS12において実行される低照度信号AD変換処理の詳細について説明する。ステップS31において、制御回路13は、ゲインアップが指示されたか、すなわち、アナログゲインのゲイン設定を上げる旨の指示がされたか否かを判定する。ステップS31において、ゲインアップが指示されたと判定された場合、処理はステップS32に進み、制御回路13は、指示されたゲインに応じて、AD変換回路62によるAD変換の階調数を決定する。例えば、ゲイン設定を2倍にする旨の指示がされた場合、上述した図9の例においては、AD変換回路62によるAD変換の階調数は、11bitに決定される。ステップS33において、AD変換回路62は、制御回路13によって決定された階調数で低照度信号をAD変換する。具体的には、CDS処理回路61は、画素アレイ部12の画素11からの信号低照度信号に対してCDS処理を行い、AD変換回路62に供給する。AD変換回路62は、アナログゲインのゲイン設定に応じて制御回路13によって設定されるAD変換の量子化単位、および、制御回路13によって決定されたAD変換の階調数に基づいて、CDS処理回路61からのアナログの低照度信号をAD変換する。AD変換回路62によってAD変換されたデジタルの低照度信号DLは、ラッチ回路63に格納される。一方、ステップS31において、ゲインアップが指示されていないと判定された場合、処理はステップS34に進む。ステップS34において、AD変換回路62は、制御回路13によって既に決定された、既定の階調数でCDS処理回路61からのアナログの低照度信号をAD変換する。AD変換回路62によってAD変換されたデジタルの低照度信号DLは、ラッチ回路63に格納される。以上の処理によれば、ゲイン設定を上げるときに、AD変換回路62による低照度信号に対するAD変換の階調数を大きくするbit数を増やすことで、量子化単位が小さくなっても、AD変換回路62の入力レンジを、ゲイン設定を上げる前と同様に維持することができる。したがって、感度の異なる複数の信号を得てダイナミックレンジを拡大する場合に、例えば図5の低照度信号において、合成信号Dとしてそのまま出力される太線部分で示される信号のうちの、光量La近傍で得られる信号に対応する情報の損失を防ぎ、高SNの画像を得ることが可能となる。また、AD変換回路62は、高い出力bit数階調数でAD変換を行うことが可能であるが、ゲイン設定が低い場合には、出力bit数を低くしてAD変換を行うように制御駆動されるので、低ゲイン設定時には、AD変換回路62のAD変換に要する消費電力を抑えることが可能となる。さらに、図9を参照して説明したように、ゲイン設定を変化させても、低照度信号と高照度信号の量子化単位当たりの光量比は1:4で変化しない。したがって、式2で示される合成信号Dの計算式を変える必要がないので、合成回路71における演算の負荷増大を避けることが可能となる。なお、以上においては、本技術を、露光時間を異ならせることにより、感度の異なる複数の信号を得てダイナミックレンジを拡大する構成に対して適用した例について説明したが、本技術は、感度の異なる複数の信号を得るその他の構成に対しても適用することができる。すなわち、例えば、本技術を、画素内の読み出し部の容量差により、感度の異なる複数の信号を得てダイナミックレンジを拡大する構成に対して適用するようにしてもよい。また、以上においては、カラム信号処理回路が1列に2つ画素アレイ部12の上下に2つ設けるようにしたが、例えば、カラム信号処理回路を1列に1つ設けて、その1つのカラム信号処理回路で複数行の各画素の信号を順に処理するようにしてもよい。さらに、本技術は、固体撮像素子への適用に限られるものではない。すなわち、本技術は、デジタルスチルカメラやビデオカメラ等の撮像装置や、撮像機能を有する携帯端末装置や、画像読取部に固体撮像素子を用いる複写機など、画像取込部光電変換部に固体撮像装置を用いる電子機器全般に対して適用可能である。固体撮像素子は、ワンチップとして形成された形態であってもよいし、撮像部と信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。[本技術を適用した電子機器の構成例]図14は、本技術を適用した電子機器としての撮像装置の構成例を示すブロック図である。図14の撮像装置300は、レンズ群などからなる光学部301、上述した単位画素11の各構成が採用される固体撮像素子撮像デバイス302、およびカメラ信号処理回路であるDSPDigitalSignalProcessor回路303を備える。また、撮像装置300は、フレームメモリ304、表示部305、記録部306、操作部307、電源部308、およびCPU309も備える。DSP回路303、フレームメモリ304、表示部305、記録部306、操作部307、電源部308、およびCPU309は、バスライン310を介して相互に接続されている。光学部301は、被写体からの入射光像光を取り込んで固体撮像素子302の撮像面上に結像する。固体撮像素子302は、光学部301によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。この固体撮像素子302として、上述した実施の形態に係るCMOSイメージセンサ10等の固体撮像素子、すなわちダイナミックレンジの拡大を実現できる固体撮像素子を用いることができる。表示部305は、例えば、液晶パネルや有機ELパネル等のパネル型表示装置からなり、固体撮像素子302で撮像された動画または静止画を表示する。記録部306は、固体撮像素子302で撮像された動画または静止画を、ビデオテープやDVDDigitalVersatileDisk等の記録媒体に記録する。操作部307は、ユーザによる操作の下に、撮像装置300が持つ様々な機能について操作指令を発する。電源部308は、DSP回路303、フレームメモリ304、表示部305、記録部306および操作部307の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。CPU309は、撮像装置300全体の動作を制御する。なお、撮像装置300においては、図4で説明した合成回路71は、固体撮像素子302の出力側に含まれるようにしてもよいし、DSP回路303が、合成回路71における演算を行うようにしてもよい。また、固体撮像素子302とDSP回路303とを1つの固体撮像素子とみなして、DSP回路303が、低照度信号および高照度信号のAD変換を行い、合成信号の演算を行うようにしてもよい。ここで、図15のフローチャートを参照して、撮像装置300におけるゲイン設定処理について説明する。図15のゲイン設定処理は、例えば、撮像装置300における撮影モードが自動撮影モードに設定されている場合等に実行される。ステップS51において、DSP回路303は、固体撮像素子302で撮像された画像の輝度が十分であるか否かを判定する。具体的には、DSP回路303は、固体撮像素子302からの画素信号の輝度値が所定の値より大きいか否かを判定する。ステップS51において、輝度が十分でないと判定された場合、ステップS52において、DSP回路303は、固体撮像素子302に対してゲインアップを指示する。具体的には、DSP回路303は、固体撮像素子302の制御回路例えば、CMOSイメージセンサ10の制御回路13に対応するに対してアナログゲインのゲイン設定を上げる旨の指示をする。これにより、固体撮像素子302は、ゲインアップされたデジタル信号画素信号を出力することができる。一方、ステップS51において、輝度が十分であると判定された場合、処理は終了する。以上の処理が、所定の間隔で実行されることにより、暗い場所であっても明るく見える画像を表示または記録することが可能となる。また、上述したように、固体撮像素子302として、上述した実施の形態に係るCMOSイメージセンサ10を用いることで、ダイナミックレンジを拡大することができるとともに、高いSNを確保することができる。従って、ビデオカメラやデジタルスチルカメラ、さらには携帯電話機等のモバイル機器向けカメラモジュールなどの撮像装置300においても、撮像画像の高画質化を図ることができる。また、上述した実施形態においては、可視光の光量に応じた信号電荷を物理量として検知する単位画素が行列状に配置されてなるCMOSイメージセンサに適用した場合を例に挙げて説明した。しかしながら、本技術はCMOSイメージセンサへの適用に限られるものではなく、画素アレイ部の画素列ごとにカラム処理部を配置してなるカラム方式の固体撮像素子全般に対して適用可能である。また、本技術は、可視光の入射光量の分布を検知して画像として撮像する固体撮像素子への適用に限らず、赤外線やX線、あるいは粒子等の入射量の分布を画像として撮像する固体撮像素子や、広義の意味として、圧力や静電容量など、他の物理量の分布を電気信号に変え時間積分して画像として撮像する指紋検出センサ等の固体撮像素子物理量分布検知装置全般に対して適用可能である。なお、本明細書において、フローチャートに記述されたステップは、記載された順序に沿って時系列的に行われる場合はもちろん、必ずしも時系列的に処理されなくとも、並列に、あるいは呼び出しが行われたとき等の必要なタイミングで実行されてもよい。本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。"