アレイ基板を備える液晶ディスプレーであって、前記アレイ基板においてゲートラインとデータラインと画素電極が形成され、同一列の奇数行目の画素電極は、当該列の両側のデータラインにおける一方によりデータ信号が入力され、偶数行目の画素電極は、この列の両側のデータラインにおける他方によりデータ信号が入力され、同一行の画素電極はそれぞれ当該行の画素電極の両側の2本のデータラインにおける一方により制御され、各ゲートラインのそれぞれが制御する画素電極は同一行に位置し、且つ隣接する2行の画素電極間にゲートラインが2本あり、隣接する2本のデータラインの間の、同一行に位置し、且つ隣接する二つの画素電極は、それぞれ当該行の画素電極の両側の2本のゲートラインにおける一方により制御され、且つそれぞれ隣接する2本のデータラインにおける一方によりデータ信号が入力されることを特徴とする液晶ディスプレー。同一行の画素電極において、同一のデータラインの両側に位置するかつ隣接する二つの画素電極は、同一のゲートラインにより制御されることを特徴とする請求項1に記載の液晶ディスプレー。各データラインに接続され、1フレーム期間内に、奇数本目のデータラインに第1極性のデータ信号を入力し、偶数本目のデータラインに第2の極性のデータ信号を入力し、且つ隣接する次のフレーム期間内に、奇数本目のデータラインに第2の極性のデータ信号を入力し、偶数本目のデータラインに第1の極性のデータ信号を入力するデータライン駆動モジュールを更に備えることを特徴とする請求項1に記載の液晶ディスプレー。アレイ基板を備える液晶ディスプレーであって、前記アレイ基板においてゲートラインとデータラインと画素電極が形成され、同一列の画素電極において、隣接する2つの画素電極が1セットを構成し、奇数セット目の画素電極は、当該列の画素電極の両側のデータラインにおける一方によりデータ信号が入力され、偶数セット目の画素電極は、当該列の両側のデータラインにおける他方によりデータ信号が入力され、同一行の画素電極は、それぞれ当該行の画素電極の両側の2本のゲートラインにおける一方により制御され、各ゲートラインのそれぞれが制御する画素電極は同一行に位置し、隣接する2行の画素電極間にゲートラインが2本あり、隣接する2本のデータライン間に、同一行に位置し、且つ隣接する2つの画素電極はそれぞれ当該行の画素電極の両側の2本のゲートラインにおける一方により制御され、且つそれぞれ前記隣接する2本のデータラインにおける一方によりデータ信号が入力されることを特徴とする液晶ディスプレー。同一行の画素電極におけて、同一のデータラインの両側に位置し、且つ隣接する2つの画素電極は、同一のゲートラインにより制御されることを特徴とする請求項4に記載の液晶ディスプレー。各データラインに接続され、1フレーム期間内に、奇数本目のデータラインに第1極性のデータ信号を入力し、偶数本目のデータラインに第2の極性のデータ信号を入力し、且つ隣接する次のフレーム期間内に、奇数本目のデータラインに第2の極性のデータ信号を入力し、偶数本目のデータラインに第1の極性のデータ信号を入力するデータライン駆動モジュールを更に備えることを特徴とする請求項4又は5に記載の液晶ディスプレー。本発明は、従来技術において液晶ディスプレーの電力消費が大きすぎるという課題を解決するための液晶ディスプレーを提供することを目的とする。本発明が液晶ディスプレーを提供し、アレイ基板においてゲートラインとデータラインと画素電極が形成され、同一列の奇数行目の画素電極は当該列の両側のデータラインにおける一方によってデータ信号を入力され、偶数行目の画素電極はこの列の両側のデータラインにおける他方によってデータ信号を入力され、同一行の画素電極はそれぞれ当該行の画素電極の両側の2本のゲートラインにおける一方によって制御され、各ゲートラインのそれぞれが制御する画素電極は同一行に位置し、隣接する2行の画素電極間にゲートラインが2本あり、隣接する2本のデータライン間に、同一行の、且つ隣接する2つの画素電極は、それぞれ当該行の画素電極の両側の2本のゲートラインにおける一方によって制御され、且つそれぞれ隣接する2本のデータラインにおける一方によってデータ信号を入力される。本発明がアレイ基板を備える液晶ディスプレーを提供し、前記アレイ基板においてゲートラインとデータラインと画素電極が形成され、同一列の画素電極における、隣接する2つの画素電極が1セットを構成し、奇数セット目の画素電極は当該列の画素電極の両側のデータラインにおける一方によってデータ信号を入力され、偶数セット目の画素電極は当該列の両側のデータラインにおける他方によってデータ信号を入力され、同一行の画素電極はそれぞれ当該行の画素電極の両側の2本のゲートラインにおける一方に制御され、各ゲートラインのそれぞれが制御する画素電極は同一行に位置し、隣接する2行の画素電極間にゲートラインが2本あり、隣接する2本のデータライン間に同一行の、且つ隣接する2つの画素電極はそれぞれ当該行の画素電極の両側の2本のゲートラインにおける1本により制御され、且つ前記隣接する2本のデータラインにおける1本によってデータ信号を入力される。本発明各実施例が提供した液晶ディスプレーは、同一列の奇数行目の画素電極が当該列の両側のデータラインにおける一方によってデータ信号を入力され、偶数行目の画素電極が当該列の両側のデータラインにおける他方によってデータ信号を入力される。しかも、隣接する2本のデータライン間に同一行の、且つ隣接する二つの画素電極はそれぞれ当該行の画素電極両側の2本のゲートラインにおける一方によって制御され、それぞれ隣接する2本のデータラインにおける一方によってデータ信号を入力される。このように、同一のデータラインによってデータ信号を入力された各画素の電極は交差して配置され、隣接する任意な二つの画素点の極性が異なるので、良い光学均一性を有し、且つフレーム時間内に各本のデータラインから出力された信号の極性を変化させる必要とならず、液晶ディスプレーの電力消費を低減できる。本発明の実施例の目的、技術案及びメリットを更に明瞭にするために、以下は、本発明の実施例の図面を結合して、本発明の実施例の技術案を明らか且つ完全に説明する。下記の実施例は本発明の一部の実施例に過ぎず、全部の実施例を含まれないのである。本発明の実施例に基づいて、当業者は創造的な労働を支払わないで得られた全ての他の実施例も、本発明の保護した範囲に属する。図3は、本発明に係る液晶ディスプレーの第1実施例の構造模式図である。当該液晶ディスプレーはアレイ基板を備える。アレイ基板には、ゲートライン、データライン、画素電極1を形成する。図3にはアレイ基板の一部が示されたが、図示しない部分は示した部分の構造と類似している。図3に示したゲートラインはそれぞれGi、Gi1、Gi2、Gi3、Gi4、Gi5、Gi6及びGi7で標識される。図3に示したデータラインはそれぞれDj、Dj1、Dj2、Dj3、Dj4及びDj5で標識される。図3に示すように、縦方向に配列する画素電極はそれぞれ第n列の画素電極、第n1列の画素電極、第n2列の画素電極、第n3列の画素電極、第n4列の画素電極、第n5列の画素電極、第n6列の画素電極、第n7列の画素電極、第n8列の画素電極、第n9列の画素電極、第n10列の画素電極、第n11列の画素電極と称する。図3において、同列の奇数行目の画素電極には、当該列の両側のデータラインにおける一方によりデータ信号が入力され、偶数行目の画素電極には、当該列の両側のデータラインにおける他方でデータ信号が入力される。同行の画像電極は、二つずつ1セットにされ、各セットは、当該行の画素電極の両側に位置する2本のゲートラインにおける一方により交替的に制御される。各ゲートラインのそれぞれに制御される画素電極は同一行に位置する。隣接する2行の画素電極の間に2本のゲートラインがある。隣接する2本のデータラインの間の、同一行に位置するかつ隣接する二つの画素電極は、それぞれ当該行の画素電極の両側に位置する2本のゲートラインにおける一方により制御され、且つそれぞれ隣接する2本のデータラインにおける一方によりデータ信号が入力される。例えば、第m行における第n列の画素電極と第n2列の画素電極は、共にデータラインDj1によりデータ信号が入力される。第m行における第n1列の画素電極と第n3列の画素電極は、共にデータラインDjによりデータ信号が入力される。第m行の画素電極にとって、データラインDjとDj1との間の二つの画素電極は、一つがゲートラインGiにより制御され、他の一つがゲートラインGi1により制御される。データラインDj1とDj2との間の二つの画素電極は、一つがゲートラインGi1により制御され、他の一つがゲートラインGiにより制御される。図3において、同一行の画素電極において、同一データラインの両側に位置する二つの隣接する画素電極は、同一のゲートラインにより制御される。例えば、第m行の画素電極において、データラインDjの両側に位置する二つの画素電極は、共にゲートラインGiにより制御される。データラインDj1の両側に位置する二つの画素電極は、共にゲートラインGi1により制御される。同一行の画素電極において、同一データラインの両側の隣接する二つの画素電極は、それぞれ当該行の画素電極の両側に位置する2本のデータラインにおける一方により制御されることもできる。図4は本発明に係る液晶ディスプレーの第2実施例の構成模式図である。本実施例は、図3の実施例の上で、データライン駆動モジュール2を加える。当該データライン駆動モジュールは、各データラインにそれぞれ接続され、1フレームの期間内に、奇数本目のデータラインに第1極性のデータ信号を入力し、偶数本目のデータラインに第2極性のデータ信号を入力する。かつ、隣接する次のフレームの期間内に、奇数本目のデータラインに第2極性のデータ信号を入力し、偶数本目のデータラインに第1極性のデータ信号を入力する。図5と図6は、それぞれ本発明に係る液晶ディスプレーの第xフレームと第x1フレームの駆動信号の模式図であり、その中、xは自然数である。図7は、図4に示す液晶ディスプレーの各画素電極の極性が反転された後の模式図である。図5と図6における各ゲートラインが出力する信号は図2と同じ、共通電極に入力される信号も図2の信号と同じ。図5と図6における信号DATAODDとDATAEVENは、図2の信号と異なる。図5と図6に示す信号DATAODDとDATAEVENは、1フレームにおいて同じ極性を持ち、図2に示す信号DATAODDとDATAEVENの極性は1フレームにおいて頻繁に変更する。図5と図6を比較すると、信号DATAODDとDATAEVENの極性はそれぞれ反転することが分かる。図5、図6と図2の区別は、図1と図4に示す液晶ディスプレーのアレイ基板の構成差別により決定される。以下、図4、図5、図6と図7に合わせて、隣接する二つのフレームを例にして、本発明に係る液晶ディスプレーの動作原理を説明する。ここで説明する必要のあるのは、図5に示す部分が液晶ディスプレーの局部図であり、他の部分における類似した構成が示さないので、以下に原理を紹介する過程において、主に示された部分について紹介を行い、示されない部分の原理は示された部分に一致する。1第xフレーム図4と図5を参照するゲートラインGiがオンされる時Giの出力がハイレベルであることを例にする。第m行画素電極における第n列、第n1列、第n4列、第n5列、第n8列、第n9列の画素電極には、データ信号が入力される。その中、第n列、第n4列、第n8列の画素電極でのデータ信号の極性はであり、第n1列、第n5列、第n9列の画素電極でのデータ信号の極性は-である。それに応じて、データラインDj、Dj2、Dj4が出力するデータ信号の極性はであり、データラインDj1、Dj3、Dj5が出力するデータ信号の極性はーである。ゲートラインGi1がハイレベルを出力する時、第m行画素電極における第n2列、第n3列、第n6列、第n7列、第n10列、第n11列にはデータ信号が入力される。その中、第n2列、第n6列、第n10列の画素電極でのデータ信号の極性はであり、第n3列、第n7列、第n11列の画素電極でのデータ信号の極性は-である。それに応じて、データラインDj、Dj2、Dj4が出力するデータ信号の極性はであり、データラインDj1、Dj3、Dj5が出力するデータ信号の極性はーである。ゲートラインGi2がハイレベルを出力する時、第m1行画素電極における第n2列、第n3列、第n6列、第n7列、第n10列、第n11列にはデータ信号が入力される。その中、第n2列、第n6列、第n10列の画素電極でのデータ信号の極性は-であり、第n3列、第n7列、第n11列の画素電極でのデータ信号の極性はである。データラインDj、Dj2、Dj4が出力するデータ信号の極性はであり、データラインDj1、Dj3、Dj5が出力するデータ信号の極性はーである。ゲートラインGi3がハイレベルを出力する時、第m1行画素電極における第n列、第n1列、第n4列、第n5列、第n8列、第n9列にはデータ信号が入力される。その中、第n列、第n4列、第n8列の画素電極でのデータ信号の極性は-であり、第n1列、第n5列、第n9列の画素電極でのデータ信号の極性はである。データラインDj、Dj2、Dj4が出力するデータ信号の極性はであり、データラインDj1、Dj3、Dj5が出力するデータ信号の極性はーである。ゲートラインGi4がハイレベルを出力する時、第m2行画素電極における第n列、第n1列、第n4列、第n5列、第n8列、第n9列にはデータ信号が入力される。その中、第n列、第n4列、第n8列の画素電極でのデータ信号の極性はであり、第n1列、第n5列、第n9列の画素電極でのデータ信号の極性は-である。それに応じて、データラインDj、Dj2、Dj4が出力するデータ信号の極性はであり、データラインDj1、Dj3、Dj5が出力するデータ信号の極性はーである。ゲートラインGi5がハイレベルを出力する時、第m2行画素電極における第n2列、第n3列、第n6列、第n7列、第n10列、第n11列にはデータ信号が入力される。その中、第n2列、第n6列、第n10列の画素電極でのデータ信号の極性はであり、第n3列、第n7列、第n11列の画素電極でのデータ信号の極性は-である。それに応じて、データラインDj、Dj2、Dj4が出力するデータ信号の極性はであり、データラインDj1、Dj3、Dj5が出力するデータ信号の極性はーである。ゲートラインGi6がハイレベルを出力する時、第m3行画素電極における第n2列、第n3列、第n6列、第n7列、第n10列、第n11列にはデータ信号が入力される。その中、第n2列、第n6列、第n10列の画素電極でのデータ信号の極性は-であり、第n3列、第n7列、第n11列の画素電極でのデータ信号の極性はである。それに応じて、データラインDj、Dj2、Dj4が出力するデータ信号の極性はであり、データラインDj1、Dj3、Dj5が出力するデータ信号の極性はーである。ゲートラインGi7がハイレベルを出力する時、第m3行画素電極における第n列、第n1列、第n4列、第n5列、第n8列、第n9列にはデータ信号が入力される。その中、第n列、第n4列、第n8列の画素電極でのデータ信号の極性は-であり、第n1列、第n5列、第n9列の画素電極でのデータ信号の極性はである。それに応じて、データラインDj、Dj2、Dj4が出力するデータ信号の極性はであり、データラインDj1、Dj3、Dj5が出力するデータ信号の極性はーである。第xフレームにおいて、各ゲートラインの極性がともに変更しなく、第x1フレームにおいて、各ゲートラインの極性がともに変更して各画素電極での極性を反転させられる。2第x1フレーム図6と図7を参照するゲートラインGiがハイレベルを出力する時、第m行画素電極における第n列、第n1列、第n4列、第n5列、第n8列、第n9列にはデータ信号が入力される。その中、第n列、第n4列、第n8列の画素電極でのデータ信号の極性は-であり、第n1列、第n5列、第n9列の画素電極でのデータ信号の極性はである。それに応じて、データラインDj、Dj2、Dj4が出力するデータ信号の極性はーであり、データラインDj1、Dj3、Dj5が出力するデータ信号の極性はである。ゲートラインGi1がハイレベルを出力する時、第m行画素電極における第n2列、第n3列、第n6列、第n7列、第n10列、第n11列にはデータ信号が入力される。その中、第n2列、第n6列、第n10列の画素電極でのデータ信号の極性は-であり、第n3列、第n7列、第n11列の画素電極でのデータ信号の極性はである。それに応じて、データラインDj、Dj2、Dj4が出力するデータ信号の極性はーであり、データラインDj1、Dj3、Dj5が出力するデータ信号の極性はである。ゲートラインGi2がハイレベルを出力する時、第m1行画素電極における第n2列、第n3列、第n6列、第n7列、第n10列、第n11列にはデータ信号が入力される。その中、第n2列、第n6列、第n10列の画素電極でのデータ信号の極性はであり、第n3列、第n7列、第n11列の画素電極でのデータ信号の極性は-である。それに応じて、データラインDj、Dj2、Dj4が出力するデータ信号の極性はーであり、データラインDj1、Dj3、Dj5が出力するデータ信号の極性はである。ゲートラインGi3がハイレベルを出力する時、第m1行画素電極における第n列、第n1列、第n4列、第n5列、第n8列、第n9列にはデータ信号が入力される。その中、第n列、第n4列、第n8列の画素電極でのデータ信号の極性はであり、第n1列、第n5列、第n9列の画素電極でのデータ信号の極性は-である。それに応じて、データラインDj、Dj2、Dj4が出力するデータ信号の極性はーであり、データラインDj1、Dj3、Dj5が出力するデータ信号の極性はである。ゲートラインGi4がハイレベルを出力する時、第m2行画素電極における第n列、第n1列、第n4列、第n5列、第n8列、第n9列にはデータ信号が入力される。その中、第n列、第n4列、第n8列の画素電極でのデータ信号の極性は-であり、第n1列、第n5列、第n9列の画素電極でのデータ信号の極性はである。それに応じて、データラインDj、Dj2、Dj4が出力するデータ信号の極性はーであり、データラインDj1、Dj3、Dj5が出力するデータ信号の極性はである。ゲートラインGi5がハイレベルを出力する時、第m2行画素電極における第n2列、第n3列、第n6列、第n7列、第n10列、第n11列にはデータ信号が入力される。その中、第n2列、第n6列、第n10列の画素電極でのデータ信号の極性は-であり、第n3列、第n7列、第n11列の画素電極でのデータ信号の極性はである。それに応じて、データラインDj、Dj2、Dj4が出力するデータ信号の極性はーであり、データラインDj1、Dj3、Dj5が出力するデータ信号の極性はである。ゲートラインGi6がハイレベルを出力する時、第m3行画素電極における第n2列、第n3列、第n6列、第n7列、第n10列、第n11列にはデータ信号が入力される。その中、第n2列、第n6列、第n10列の画素電極でのデータ信号の極性はであり、第n3列、第n7列、第n11列の画素電極でのデータ信号の極性は-である。それに応じて、データラインDj、Dj2、Dj4が出力するデータ信号の極性はーであり、データラインDj1、Dj3、Dj5が出力するデータ信号の極性はである。ゲートラインGi7がハイレベルを出力する時、第m3行画素電極における第n列、第n1列、第n4列、第n5列、第n8列、第n9列にはデータ信号が入力される。その中、第n列、第n4列、第n8列の画素電極でのデータ信号の極性はであり、第n1列、第n5列、第n9列の画素電極でのデータ信号の極性は-である。それに応じて、データラインDj、Dj2、Dj4が出力するデータ信号の極性はーであり、データラインDj1、Dj3、Dj5が出力するデータ信号の極性はである。従来技術の液晶ディスプレーに比べて、本発明の各実施例に提供する液晶ディスプレーは、同列の奇数行目の画素電極に、当該列の両側のデータラインにおける一方によりデータ信号が入力され、偶数行目の画素電極に、当該列の両側のデータラインにおける他方によりデータ信号が入力される。かつ、隣接する2本のデータラインの間の、同一行にある且つ隣接する二つの画素電極は、それぞれ当該行の画素電極の両側の2本のデータラインにおける一方により制御され、それぞれ隣接する2本のデータラインにおける一方によりデータ信号が入力される。そして、同一のデータラインによりデータ信号が入力される各画素電極は、交差に配置され、隣接する任意な二つの画素点の極性がともに異なり、とてもよい光学均一性がある。かつ、1フレームにおいて、各データラインが出力する信号の極性を頻繁に変更する必要がないので、液晶ディスプレーの電力消費を減少することができる。なお、画面全体において、やや明るい或いはやや暗いの画素電極が交差して配置され、画面全体の表示効果を均一させて、これにより、フラッシュなど現象が避けられる。図8は本発明に係る液晶ディスプレーの第3実施例の構成模式図である。当該液晶ディスプレーは、同一列の画素電極において、隣接する二つの画素電極が1セットを構成し、奇数セット目の画素電極に、当該列の画素電極の両側に位置するデータラインにおける一方によりデータ信号が入力され、偶数セット目の画素電極に、当該列の画素電極の両側に位置するデータラインにおける他方によりデータ信号が入力される。同じ行の画素電極は、それぞれ当該行の画素電極の両側に位置する2本のデータラインにおける一方により制御され、各ゲートラインのそれぞれが制御する画素電極は同一行に位置する。隣接する二つの画素電極の間に2本のデータラインがある。隣接する2本のデータラインの間に、同一行に位置するかつ隣接する二つの画素電極は、それぞれ当該行の画素電極の両側に位置する2本のデータラインにおける一方により制御され、且つ前記隣接する2本のデータラインにおける一方によりデータ信号が入力される。第3実施例と第1実施例の区別は、第3実施例で、同一列の画素電極において、隣接する二つの画素電極が1セットを構成し、セット毎の二つの画素電極に同じデータラインによりデータ信号が入力されるが、第1実施例で、同一列の画素電極において、隣接する任意な二つのセットの画素電極がそれぞれ異なるデータラインによりデータ信号が入力される。図8に示す実施例で、同一行の画素電極において、隣接する任意な二つの画素電極の極性がともに異なり、同一列の画素電極において、同一セットに属する、同一のデータラインによりデータ信号が入力される二つの画素電極の極性が同じ、隣接する任意な二つの画素電極の極性が異なる。図8に示す構成は、前記実施例に比べて、光学均一性が少し悪くなるが、このような構成は、駆動された時にも各データラインの極性を1フレームにおいてそのまま保持することが保証でき、電力消費を減少する目的を達成することができる。図8に示す実施例で、同一行の画素において、同一データラインの両側の隣接する二つの画素電極は、それぞれ当該行の画素電極の両側に位置する2本のゲートラインにおける一方により制御されることもできる。図8に示す液晶ディスプレーでは、図4に示すデータライン駆動モジュール2を備えることができ、データライン駆動モジュールの駆動方式は、前記各実施例とほとんど同じである。最後に、以下のように説明する必要がある。即ちち、上記した実施形態は、本発明の技術案を説明するに用いられるものだけであり、それを制限するものではない。好適な実施例を参照して本発明を詳細に説明したが、依然として本発明の技術案を補正し、或いは同等のな取替を行うことができ、この補正又は取替が補正後の技術案の本質を本発明の各実施例の技術案の主旨と範囲から離脱させないことは当業者にとって理解するところである。