行列状に配置された複数の画素と、2画素行ごとに配置された走査線と、画素行ごとに配置された制御線と、画素列ごとに配置された信号線とを備え、前記複数の画素のうち、一の前記走査線と一の前記信号線との交点に対応する2画素のうちの第1の画素は、第1発光素子と、前記信号線のデータ電圧に対応した電圧を保持する第1コンデンサと、前記第1コンデンサに保持された電圧がゲート電極とソース電極またはドレイン電極との間に印加されることにより、当該電圧に応じたドレイン電流を前記第1発光素子に流して前記第1発光素子を発光させる第1駆動素子と、前記信号線と前記第1コンデンサとの導通及び非導通を切り換える第1スイッチ素子と、前記第1駆動素子のソース電極またはドレイン電極と前記第1コンデンサとの導通及び非導通を切り換える第2スイッチ素子と、前記第1スイッチ素子のゲート電極と前記走査線との導通及び非導通を切り換える第3スイッチ素子とを備え、前記複数の画素のうち、前記交点に対応する2画素のうちの、前記第1の画素の属する画素行と異なる画素行に配置された第2の画素は、第2発光素子と、前記信号線のデータ電圧に対応した電圧を保持する第2コンデンサと、前記第2コンデンサに保持された電圧がゲート電極とソース電極またはドレイン電極との間に印加されることにより、当該電圧に応じたドレイン電流を前記第2発光素子に流して前記第2発光素子を発光させる第2駆動素子と、前記信号線と前記第2コンデンサとの導通及び非導通を切り換える第4スイッチ素子と、前記第2駆動素子のソース電極またはドレイン電極と前記第2コンデンサとの導通及び非導通を切り換える第5スイッチ素子と、前記第4スイッチ素子のゲート電極と前記走査線との導通及び非導通を切り換える第6スイッチ素子とを備え、前記第2スイッチ素子のゲート電極と前記第6スイッチ素子のゲート電極とは、前記画素行ごとに配置された制御線のうち、前記第1の画素及び前記第2の画素の一方が属する画素行に配置された第1の制御線に接続され、前記第3スイッチ素子のゲート電極と前記第5スイッチ素子のゲート電極とは、前記画素行ごとに配置された制御線のうち、前記第1の画素及び前記第2の画素の他方が属する画素行に配置された第2の制御線に接続されている表示装置。さらに、前記走査線、前記第1の制御線、前記第2の制御線及び前記信号線の電圧を制御する駆動部を備え、前記駆動部は、前記第3スイッチ素子及び前記第5スイッチ素子が導通状態であるように前記第2の制御線に、各スイッチ素子が導通状態となるゲート電圧である選択電圧を出力している状態で、前記第1の制御線に、各スイッチ素子が非導通状態となるゲート電圧である非選択電圧を出力することにより、前記第2スイッチ素子及び前記第6スイッチ素子を非導通状態とし、前記第3スイッチ素子が導通状態かつ前記第6スイッチ素子が非導通状態で、前記走査線に前記選択電圧を出力することにより、前記走査線の前記選択電圧が前記第3スイッチ素子を介して前記第1スイッチ素子のゲート電極に印加されて前記第1スイッチ素子を導通状態とし、前記第1スイッチ素子が導通状態で、前記信号線に前記データ電圧を出力することにより、前記第1コンデンサに前記データ電圧に対応した電圧を保持させ、前記第2スイッチ素子及び前記第6スイッチ素子が導通状態であるように前記第1の制御線に前記選択電圧を出力している状態で、前記第2の制御線に前記非選択電圧を出力することにより、前記第3スイッチ素子及び前記第5スイッチ素子を非導通状態とし、前記第6スイッチ素子が導通状態かつ前記第3スイッチ素子が非導通状態で、前記走査線に前記選択電圧を出力することにより、前記走査線の前記選択電圧を、前記第6スイッチ素子を介して前記第4スイッチ素子のゲート電極に印加して前記第4スイッチ素子を導通状態とし、前記第4スイッチ素子が導通状態で、前記信号線に前記データ電圧を出力することにより、前記第2コンデンサに前記データ電圧に対応した電圧を保持させる請求項1に記載の表示装置。さらに、前記複数の画素の全てに同一の参照電圧を供給する参照電源線を備え、前記第1の画素は、さらに、前記第1コンデンサの一方の電極と前記参照電源線との導通及び非導通を切り換える第7スイッチ素子を備え、前記第2の画素は、さらに、前記第2コンデンサの一方の電極と前記参照電源線との導通及び非導通を切り換える第8スイッチ素子を備え、前記第1コンデンサの一方の電極は、前記第1駆動素子のゲート電極に接続され、前記第2コンデンサの一方の電極は、前記第2駆動素子のゲート電極に接続され、前記第1スイッチ素子は、前記信号線と前記第1コンデンサの他方の電極との導通及び非導通を切り換え、前記第4スイッチ素子は、前記信号線と前記第2コンデンサの他方の電極との導通及び非導通を切り換え、前記第2スイッチ素子は、前記第1駆動素子のソース電極またはドレイン電極と前記第1コンデンサの他方の電極との導通及び非導通を切り換え、前記第5スイッチ素子は、前記第2駆動素子のソース電極またはドレイン電極と前記第2コンデンサの他方の電極との導通及び非導通を切り換え、前記第3スイッチ素子は、前記第1スイッチ素子のゲート電極及び前記第7スイッチ素子のゲート電極と前記走査線との導通及び非導通を切り換え、前記第6スイッチ素子は、前記第4スイッチ素子のゲート電極及び前記第8スイッチ素子のゲート電極と前記走査線との導通及び非導通を切り換える請求項1または2に記載の表示装置。さらに、前記複数の画素の全てに同一の参照電圧を供給する参照電源線を備え、前記第1スイッチ素子は、前記信号線と前記第1コンデンサの一方の電極との導通及び非導通を切り換え、前記第4スイッチ素子は、前記信号線と前記第2コンデンサの一方の電極との導通及び非導通を切り換え、前記第1の画素は、さらに、前記第1コンデンサの他方の電極と前記参照電源線との導通及び非導通を切り換える第7スイッチ素子を備え、前記第2の画素は、さらに、前記第2コンデンサの他方の電極と前記参照電源線との導通及び非導通を切り換える第8スイッチ素子を備え、前記第1コンデンサの一方の電極は、前記第1駆動素子のゲート電極に接続され、前記第2コンデンサの一方の電極は、前記第2駆動素子のゲート電極に接続され、前記第2スイッチ素子は、前記第1駆動素子のソース電極またはドレイン電極と前記第1コンデンサの他方の電極との導通及び非導通を切り換え、前記第5スイッチ素子は、前記第2駆動素子のソース電極またはドレイン電極と前記第2コンデンサの他方の電極との導通及び非導通を切り換え、前記第3スイッチ素子は、前記第1スイッチ素子のゲート電極及び前記第7スイッチ素子のゲート電極と前記走査線との導通及び非導通を切り換え、前記第6スイッチ素子は、前記第4スイッチ素子のゲート電極及び前記第8スイッチ素子のゲート電極と前記走査線との導通及び非導通を切り換える請求項1または2に記載の表示装置。前記第1発光素子及び前記第2発光素子は、有機EL発光素子である請求項1~4のうちいずれか1項に記載の表示装置。前記第1発光素子及び前記第2発光素子は、無機EL発光素子である請求項1~4のうちいずれか1項に記載の表示装置。行列状に配置された複数の画素と、2画素行ごとに配置された走査線と、画素行ごとに配置された制御線と、画素列ごとに配置された信号線とを備え、前記複数の画素のうち、一の前記走査線と一の前記信号線との交点に対応する2画素のうちの第1の画素は、第1発光素子と、前記信号線のデータ電圧に対応した電圧を保持する第1コンデンサと、前記第1コンデンサに保持された電圧がゲート電極とソース電極またはドレイン電極との間に印加されることにより、当該電圧に応じたドレイン電流を前記第1発光素子に流して前記第1発光素子を発光させる第1駆動素子と、前記信号線と前記第1コンデンサとの導通及び非導通を切り換える第1スイッチ素子と、前記第1駆動素子のソース電極またはドレイン電極と前記第1コンデンサとの導通及び非導通を切り換える第2スイッチ素子と、前記第1スイッチ素子のゲート電極と前記走査線との導通及び非導通を切り換える第3スイッチ素子とを備え、前記複数の画素のうち、前記交点に対応する2画素のうちの、前記第1の画素の属する画素行と異なる画素行に配置された第2の画素は、第2発光素子と、前記信号線のデータ電圧に対応した電圧を保持する第2コンデンサと、前記第2コンデンサに保持された電圧がゲート電極とソース電極またはドレイン電極との間に印加されることにより、当該電圧に応じたドレイン電流を前記第2発光素子に流して前記第2発光素子を発光させる第2駆動素子と、前記信号線と前記第2コンデンサとの導通及び非導通を切り換える第4スイッチ素子と、前記第2駆動素子のソース電極またはドレイン電極と前記第2コンデンサとの導通及び非導通を切り換える第5スイッチ素子と、前記第4スイッチ素子のゲート電極と前記走査線との導通及び非導通を切り換える第6スイッチ素子とを備え、前記第2スイッチ素子のゲート電極と前記第6スイッチ素子のゲート電極とは、前記画素行ごとに配置された制御線のうち、前記第1の画素及び前記第2の画素の一方が属する画素行に配置された第1の制御線に接続され、前記第3スイッチ素子のゲート電極と前記第5スイッチ素子のゲート電極とは、前記画素行ごとに配置された制御線のうち、前記第1の画素及び前記第2の画素の他方が属する画素行に配置された第2の制御線に接続された、表示装置の駆動方法であって、前記第2の制御線に、各スイッチ素子が導通状態となるゲート電圧である選択電圧を出力している状態で、前記第2スイッチ素子及び前記第6スイッチ素子を非導通状態とするように、前記第1の制御線に、各スイッチ素子が非導通状態となるゲート電圧である非選択電圧を出力する第1ステップと、前記第1ステップと同時又はその後に、前記第1スイッチ素子を導通状態とするように、前記走査線に前記選択電圧を出力する第2ステップと、前記第2ステップと同時又はその後に、前記第1コンデンサに前記データ電圧に対応した電圧を保持させるように、前記信号線に前記データ電圧を出力する第3ステップと、前記第1の制御線に前記選択電圧を出力している状態で、前記第3スイッチ素子及び前記第5スイッチ素子を非導通状態とするように、前記第2の制御線に前記非選択電圧を出力する第4ステップと、前記第4ステップと同時又はその後に、前記第4スイッチ素子を導通状態とするように、前記走査線に前記選択電圧を出力する第5ステップと、前記第5ステップと同時又はその後に、前記第2コンデンサに前記データ電圧に対応した電圧を保持させるように、前記信号線に前記データ電圧を出力する第6ステップとを含む表示装置の駆動方法。しかしながら、特許文献1に記載された従来の有機EL表示装置500では、1つの発光画素510を制御するのに、行方向に2ライン走査線517及び518及び列方向に1ライン信号線516の計3ラインの制御配線を必要とする。画像の高精細化が進む中で、1発光画素を制御するのに3本の制御配線が必要であり、特に、行方向に2本ずつ必要となると、表示パネル内での配線幅が狭くなり、配線抵抗及び配線面積が増加する。これにより、画素回路に不要な容量が増え、消費電力の増加が懸念される。また、表示パネルの構造によっては、配線面積の増加により、発光の取り出し率が減少して、パネルそのものの発光効率の低下を引き起こしてしまう。上記課題に鑑み、本発明は、行方向の制御配線の数を低減し、高精細化した場合においても消費電力の増加を抑制できる表示装置及びその駆動方法を提供することを目的とする。上記課題を解決するために、本発明の一態様に係る表示装置は、行列状に配置された複数の画素と、2画素行ごとに配置された走査線と、画素行ごとに配置された制御線と、画素列ごとに配置された信号線とを備え、前記複数の画素のうち、一の前記走査線と一の前記信号線との交点に対応する2画素のうちの第1の画素は、第1発光素子と、前記信号線のデータ電圧に対応した電圧を保持する第1コンデンサと、前記第1コンデンサに保持された電圧がゲート電極とソース電極またはドレイン電極との間に印加されることにより、当該電圧に応じたドレイン電流を前記第1発光素子に流して前記第1発光素子を発光させる第1駆動素子と、前記信号線と前記第1コンデンサとの導通及び非導通を切り換える第1スイッチ素子と、前記第1駆動素子のソース電極またはドレイン電極と前記第1コンデンサとの導通及び非導通を切り換える第2スイッチ素子と、前記第1スイッチ素子のゲート電極と前記走査線との導通及び非導通を切り換える第3スイッチ素子とを備え、前記複数の画素のうち、前記交点に対応する2画素のうちの、前記第1の画素の属する画素行と異なる画素行に配置された第2の画素は、第2発光素子と、前記信号線のデータ電圧に対応した電圧を保持する第2コンデンサと、前記第2コンデンサに保持された電圧がゲート電極とソース電極またはドレイン電極との間に印加されることにより、当該電圧に応じたドレイン電流を前記第2発光素子に流して前記第2発光素子を発光させる第2駆動素子と、前記信号線と前記第2コンデンサとの導通及び非導通を切り換える第4スイッチ素子と、前記第2駆動素子のソース電極またはドレイン電極と前記第2コンデンサとの導通及び非導通を切り換える第5スイッチ素子と、前記第4スイッチ素子のゲート電極と前記走査線との導通及び非導通を切り換える第6スイッチ素子とを備え、前記第2スイッチ素子のゲート電極と前記第6スイッチ素子のゲート電極とは、前記画素行ごとに配置された制御線のうち、前記第1の画素及び前記第2の画素の一方が属する画素行に配置された第1の制御線に接続され、前記第3スイッチ素子のゲート電極と前記第5スイッチ素子のゲート電極とは、前記画素行ごとに配置された制御線のうち、前記第1の画素及び前記第2の画素の他方が属する画素行に配置された第2の制御線に接続されていることを特徴とする。従来の表示装置では、駆動素子のゲート電極-ソース電極間に印加すべき電圧を保持する機能を有するコンデンサに正確な電圧を記録させるため、1画素につき2本の走査線及び1本の信号線、つまり独立した3本の制御配線が必要であった。これに対して、本発明の上記構成によれば、隣接する2画素につき1本の走査線、2本の制御線及び1本の信号線が配置される。言い換えれば、本発明の表示装置では、1画素につき、0.5本の走査線及び1本の制御線及び1本の信号線、つまり独立した2.5本の制御配線を配置すればよい。よって、特に、画素行方向の制御配線の数を低減させることができ、配線損失を低減できる。よって、高精細化した場合においても省電力化を図ることが可能となる。また、さらに、前記走査線、前記第1の制御線、前記第2の制御線及び前記信号線の電圧を制御する駆動部を備え、前記駆動部は、前記第3スイッチ素子及び前記第5スイッチ素子が導通状態であるように前記第2の制御線に、各スイッチ素子が導通状態となるゲート電圧である選択電圧を出力している状態で、前記第1の制御線に、各スイッチ素子が非導通状態となるゲート電圧である非選択電圧を出力することにより、前記第2スイッチ素子及び前記第6スイッチ素子を非導通状態とし、前記第3スイッチ素子が導通状態かつ前記第6スイッチ素子が非導通状態で、前記走査線に前記選択電圧を出力することにより、前記走査線の前記選択電圧が前記第3スイッチ素子を介して前記第1スイッチ素子のゲート電極に印加されて前記第1スイッチ素子を導通状態とし、前記第1スイッチ素子が導通状態で、前記信号線に前記データ電圧を出力することにより、前記第1コンデンサに前記データ電圧に対応した電圧を保持させ、前記第2スイッチ素子及び前記第6スイッチ素子が導通状態であるように前記第1の制御線に前記選択電圧を出力している状態で、前記第2の制御線に前記非選択電圧を出力することにより、前記第3スイッチ素子及び前記第5スイッチ素子を非導通状態とし、前記第6スイッチ素子が導通状態かつ前記第3スイッチ素子が非導通状態で、前記走査線に前記選択電圧を出力することにより、前記走査線の前記選択電圧を、前記第6スイッチ素子を介して前記第4スイッチ素子のゲート電極に印加して前記第4スイッチ素子を導通状態とし、前記第4スイッチ素子が導通状態で、前記信号線に前記データ電圧を出力することにより、前記第2コンデンサに前記データ電圧に対応した電圧を保持させてもよい。これにより、隣接する画素間で走査線を共通化させ、奇数画素行を奇数行順次に書き込む期間と偶数画素行を偶数行順次に書き込む期間とを設けることにより、当該画素間で干渉することなく書き込み動作及び発光動作させることが可能となる。また、さらに、前記複数の画素の全てに同一の参照電圧を供給する参照電源線を備え、前記第1の画素は、さらに、前記第1コンデンサの一方の電極と前記参照電源線との導通及び非導通を切り換える第7スイッチ素子を備え、前記第2の画素は、さらに、前記第2コンデンサの一方の電極と前記参照電源線との導通及び非導通を切り換える第8スイッチ素子を備え、前記第1コンデンサの一方の電極は、前記第1駆動素子のゲート電極に接続され、前記第2コンデンサの一方の電極は、前記第2駆動素子のゲート電極に接続され、前記第1スイッチ素子は、前記信号線と前記第1コンデンサの他方の電極との導通及び非導通を切り換え、前記第4スイッチ素子は、前記信号線と前記第2コンデンサの他方の電極との導通及び非導通を切り換え、前記第2スイッチ素子は、前記第1駆動素子のソース電極またはドレイン電極と前記第1コンデンサの他方の電極との導通及び非導通を切り換え、前記第5スイッチ素子は、前記第2駆動素子のソース電極またはドレイン電極と前記第2コンデンサの他方の電極との導通及び非導通を切り換え、前記第3スイッチ素子は、前記第1スイッチ素子のゲート電極及び前記第7スイッチ素子のゲート電極と前記走査線との導通及び非導通を切り換え、前記第6スイッチ素子は、前記第4スイッチ素子のゲート電極及び前記第8スイッチ素子のゲート電極と前記走査線との導通及び非導通を切り換えてもよい。また、さらに、前記複数の画素の全てに同一の参照電圧を供給する参照電源線を備え、前記第1スイッチ素子は、前記信号線と前記第1コンデンサの一方の電極との導通及び非導通を切り換え、前記第4スイッチ素子は、前記信号線と前記第2コンデンサの一方の電極との導通及び非導通を切り換え、前記第1の画素は、さらに、前記第1コンデンサの他方の電極と前記参照電源線との導通及び非導通を切り換える第7スイッチ素子を備え、前記第2の画素は、さらに、前記第2コンデンサの他方の電極と前記参照電源線との導通及び非導通を切り換える第8スイッチ素子を備え、前記第1コンデンサの一方の電極は、前記第1駆動素子のゲート電極に接続され、前記第2コンデンサの一方の電極は、前記第2駆動素子のゲート電極に接続され、前記第2スイッチ素子は、前記第1駆動素子のソース電極またはドレイン電極と前記第1コンデンサの他方の電極との導通及び非導通を切り換え、前記第5スイッチ素子は、前記第2駆動素子のソース電極またはドレイン電極と前記第2コンデンサの他方の電極との導通及び非導通を切り換え、前記第3スイッチ素子は、前記第1スイッチ素子のゲート電極及び前記第7スイッチ素子のゲート電極と前記走査線との導通及び非導通を切り換え、前記第6スイッチ素子は、前記第4スイッチ素子のゲート電極及び前記第8スイッチ素子のゲート電極と前記走査線との導通及び非導通を切り換えてもよい。これらにより、駆動素子に流れる電流は、常に発光素子経由のみとなるので、参照電源線及び信号線には定常電流は流れない。よって、駆動素子のゲート電極-ソース電極間に印加すべき電圧を保持する機能を有するコンデンサの両端電極に、正確な電位を記録することができ、映像信号を反映した高精度な画像表示をすることが可能となる。また、前記第1発光素子及び前記第2発光素子は、有機EL発光素子であってもよい。また、前記第1発光素子及び前記第2発光素子は、無機EL発光素子であってもよい。また、本発明は、このような特徴的な手段を備える表示装置として実現することができるだけでなく、表示装置に含まれる特徴的な手段をステップとする表示装置の駆動方法として実現することができる。本発明の表示装置及びその駆動方法によれば、隣接する発光画素間で走査線を共通化させ、当該発光画素間で干渉することなく動作させることが可能となる。よって、行方向の制御配線の数を低減させることが可能となり、高精細化した場合においても省電力化を図ることが可能となる。以下、本発明の実施の形態について、図面を参照しながら説明する。なお、実施の形態1及び2を通じて、便宜上、トランジスタのゲート電極、ソース電極及びドレイン電極を、それぞれ、単に、ゲート、ソース及びドレインと記載し、有機EL素子のアノード電極及びカソード電極を、それぞれ、単に、アノード及びカソードと省略して記載する。実施の形態1図1は、本発明の表示装置の電気的な構成を示すブロック図である。同図における表示装置1は、制御回路2と、メモリ3と、走査線駆動回路4と、信号線駆動回路5と、表示部6とを備える。また、図2は、本発明の実施の形態1に係る表示部の隣接する発光画素の回路構成及びその周辺回路との接続を示す図である。同図における発光画素10Aは、スイッチトランジスタ11A、12A、19A及び23Aと、コンデンサ13Aと、駆動トランジスタ14Aと、有機EL素子15Aとを備える第1の画素である。また、発光画素10Bは、発光画素10Aに隣接し、発光画素10Aと同一画素列であって発光画素10Aと異なる画素行に配置され、スイッチトランジスタ11B、12B、19B及び23Bと、コンデンサ13Bと、駆動トランジスタ14Bと、有機EL素子15Bとを備える第2の画素である。また、発光画素10A及び10Bの属する画素列には信号線16が配置されている。また、発光画素10Aの属する画素行には制御線18Aが配置され、発光画素10Bの属する画素行には制御線18Bが配置されている。また、発光画素10Aの属する画素行及び発光画素10Bの属する画素行に共通して、走査線17が配置されている。さらに、各発光画素には、参照電源線20と、正電源線21と、負電源線22とが配置されている。また、表示部6の周辺回路は、走査線駆動回路4と、信号線駆動回路5とを備える。発光画素10A及び10Bは、行列状に配置された複数の画素のうち、一の走査線17と一の信号線16との交点に対応する2画素である。図1及び図2に記載された構成要素について、以下、その接続関係および機能を説明する。制御回路2は、走査線駆動回路4、信号線駆動回路5、及びメモリ3の制御を行う機能を有する。メモリ3には、各発光画素の補正データなどが記憶されており、制御回路2は、メモリ3に書き込まれた補正データを読み出し、外部から入力された映像信号を、その補正データに基づいて補正して、信号線駆動回路5へと出力する。走査線駆動回路4は、走査線17ならびに制御線18A及び18Bに接続されている。走査線駆動回路4は、走査線17に対して、スイッチトランジスタ11A、11B、12A及び12Bのゲート信号となり得る走査信号を出力する。また、走査線駆動回路4は、制御線18Aに対して、スイッチトランジスタ19A及び23Bの導通及び非導通を同時制御する制御信号を出力する。また、走査線駆動回路4は、制御線18Bに対して、スイッチトランジスタ19B及び23Aの導通及び非導通を同時制御する制御信号を出力する。信号線駆動回路5は、信号線16に接続されており、映像信号に基づいたデータ信号を発光画素10A及び10Bへ出力する。表示部6は、行列状に配置された複数の画素を備え、外部から表示装置1へ入力された映像信号に基づいて画像を表示する。スイッチトランジスタ12A及び12Bは、ゲートが、それぞれ、スイッチトランジスタ23A及び23Bのソース及びドレインの一方に接続され、ソース及びドレインの一方が、それぞれ、コンデンサ13A及び13Bの他方の電極に接続され、ソース及びドレインの他方が、信号線16に接続されている。スイッチトランジスタ12A及び12Bは、それぞれ、信号線16とコンデンサ13A及び13Bの他方の電極との導通及び非導通を切り換える機能を有する第1及び第4スイッチ素子である。スイッチトランジスタ11A及び11Bは、ゲートが、それぞれ、スイッチトランジスタ23A及び23Bのソース及びドレインの一方に接続され、ソース及びドレインの一方が参照電源線20に接続され、ソース及びドレインの他方が、それぞれ、コンデンサ13A及び13Bの一方の電極に接続されている。スイッチトランジスタ11A及び11Bは、それぞれ、参照電源線20とコンデンサ13A及び13Bの一方の電極との導通及び非導通を切り換える機能を有する第7及び第8スイッチ素子である。スイッチトランジスタ11A、11B、12A及び12Bは、例えば、n型の薄膜トランジスタn型TFTで構成される。コンデンサ13A及び13Bは、それぞれ、一方の電極が駆動トランジスタ14A及び14Bのゲートに接続され、他方の電極がスイッチトランジスタ19A及び19Bを介して駆動トランジスタ14A及び14Bのソースに接続される第1及び第2コンデンサである。コンデンサ13Aは、信号線16から供給されるデータ信号に対応した電圧を保持し、スイッチトランジスタ11A及び12Aが非導通状態となった後に、駆動トランジスタ14Aのゲート-ソース間電圧Vgsを安定的に保持し、駆動トランジスタ14Aから有機EL素子15Aへ供給する電流を安定化する機能を有する。また、コンデンサ13Bは、信号線16から供給されるデータ信号に対応した電圧を保持し、スイッチトランジスタ11B及び12Bが非導通状態となった後に、駆動トランジスタ14BのVgsを安定的に保持し、駆動トランジスタ14Bから有機EL素子15Bへ供給する電流を安定化する機能を有する。駆動トランジスタ14A及び14Bは、それぞれ、ドレインが正電源線21に接続され、ソースが有機EL素子15A及び15Bのアノードに接続された第1及び第2駆動素子である。駆動トランジスタ14A及び14Bは、データ信号であるデータ電圧に対応したゲート-ソース間電圧Vgsを、当該データ電圧に対応したドレイン電流に変換する。そして、このドレイン電流を発光電流として有機EL素子15A及び15Bに供給する。駆動トランジスタ14A及び14Bは、例えば、n型の薄膜トランジスタn型TFTで構成される。有機EL素子15A及び15Bは、それぞれ、カソードが負電源線22に接続された第1発光素子及び第2発光素子であり、駆動トランジスタ14A及び14Bにより上記発光電流が流れて発光する。スイッチトランジスタ19A及び19Bは、それぞれ、ゲートが制御線18A及び18Bに接続され、ソース及びドレインの一方がコンデンサ13A及び13Bの他方の電極に接続され、ソース及びドレインの他方が駆動トランジスタ14A及び14Bのソースに接続されている。スイッチトランジスタ19Aが導通状態となることにより、コンデンサ13Aに保持された電圧が駆動トランジスタ14Aのゲート-ソース間に印加される。また、スイッチトランジスタ19Bが導通状態となることにより、コンデンサ13Bに保持された電圧が駆動トランジスタ14Bのゲート-ソース間に印加される。スイッチトランジスタ19A及び19Bは、それぞれ、駆動トランジスタ14A及び14Bのソースとコンデンサ13A及び13Bとの導通及び非導通を切り換える第2及び第5スイッチ素子である。スイッチトランジスタ19A及び19Bは、例えば、n型の薄膜トランジスタn型TFTで構成される。スイッチトランジスタ23Aは、ゲートが制御線18Bに接続され、ソース及びドレインの一方がスイッチトランジスタ11A及び12Aのゲートに接続され、ソース及びドレインの他方が走査線17に接続されている。また、スイッチトランジスタ23Bは、ゲートが制御線18Aに接続され、ソース及びドレインの一方がスイッチトランジスタ11B及び12Bのゲートに接続され、ソース及びドレインの他方が走査線17に接続されている。スイッチトランジスタ23Aが導通状態であり、かつ、ソース及びドレインの他方に、スイッチトランジスタを導通状態とするためのゲート電圧である選択電圧が印加されている場合、スイッチトランジスタ11A及び12Aが導通状態となり、コンデンサ13Aの一方の電極には参照電源線20の参照電圧VREFが印加され、コンデンサ13Aの他方の電極には信号線16のデータ電圧Vdataが印加される。また、スイッチトランジスタ23Bが導通状態であり、かつ、ソース及びドレインの他方に上記選択電圧が印加されている場合、スイッチトランジスタ11B及び12Bが導通状態となり、コンデンサ13Bの一方の電極には参照電源線20の参照電圧VREFが印加され、コンデンサ13Bの他方の電極には信号線16のデータ電圧Vdataが印加される。つまり、スイッチトランジスタ23A及び23Bは、それぞれ、スイッチトランジスタ12A及び12Bのゲートと走査線17との導通及び非導通を切り換える第3及び第6スイッチ素子である。スイッチトランジスタ23A及び23Bは、例えば、n型の薄膜トランジスタn型TFTで構成される。信号線16は、信号線駆動回路5に接続され、発光画素10A及び10Bを含む画素列に属する各発光画素へ接続され、発光強度を決定するデータ電圧を供給する機能を有する。また、表示装置1は、画素列ごとに配置された画素列数分の信号線16を備える。走査線17は、走査線駆動回路4に接続され、発光画素10Aを含む画素行及び発光画素10Bを含む画素行に属する各発光画素に共通して接続されている。つまり、走査線17は、2画素行ごとに配置され、表示装置1は、画素行数の半数の走査線17を備える。これにより、走査線17は、隣接する発光画素10A及び10Bへ上記データ電圧を書き込むタイミングを供給する機能、及び駆動トランジスタ14A及び14Bのゲートに参照電圧VREFを印加するタイミングを供給する機能を有する。なお、走査線17が、隣接する画素行で共用されることで、データ電圧を書き込むタイミングを供給する走査線の本数を削減できるので、回路構成を簡素化できる。制御線18Aは、走査線駆動回路4に接続され、スイッチトランジスタ19Aのゲート及びスイッチトランジスタ23Bのゲートに接続された第1の制御線である。これにより、制御線18Aは、発光画素10Aに対し、コンデンサ13Aの他方の電極の電位を駆動トランジスタ14Aのソースに印加するタイミングを供給する機能、及び、発光画素10Bに対し、走査線17及び信号線16と同期することによりコンデンサ13Bへデータ電圧に対応した電圧を書き込む機能を有する。制御線18Bは、走査線駆動回路4に接続され、スイッチトランジスタ19Bのゲート及びスイッチトランジスタ23Aのゲートに接続された第2の制御線である。これにより、制御線18Bは、発光画素10Bに対し、コンデンサ13Bの他方の電極の電位を駆動トランジスタ14Bのソースに印加するタイミングを供給する機能、及び、発光画素10Aに対し、走査線17及び信号線16と同期することによりコンデンサ13Aへデータ電圧に対応した電圧を書き込む機能を有する。表示装置1は、画素行ごとに配置された画素行数分の制御線を備える。なお、図1、図2には記載されていないが、参照電源線20、正電源線21及び負電源線22は、それぞれ、他の発光画素にも接続されており電圧源に接続されている。以下、上述した回路構成による回路動作を説明する。まず、発光画素10Aへのデータ電圧の書き込み動作時には、制御線18Bからのハイレベルの選択電圧VHによるスイッチトランジスタ23Aの導通により、走査線17からのハイレベルの選択電圧VHがスイッチトランジスタ11A及び12Aのゲートに印加される。これにより、スイッチトランジスタ11A及び12Aが導通状態となり、当該導通期間内に、コンデンサ13Aの他方の電極に対して信号線16からデータ電圧Vdataが印加され、コンデンサ13Aの一方の電極に対して参照電源線20から参照電圧VREFが印加される。これにより、コンデンサ13Aには、データ電圧Vdataに対応した書き込み電圧が保持される。このとき、走査線17の選択電圧VHは、同時に発光画素10Bのスイッチトランジスタ23Bのソースにも印加されるが、制御線18Aからのローレベルの非選択電圧VLにより、スイッチトランジスタ23Bは非導通状態となっているため、発光画素10Bへの書き込み動作は実行されない。ここで、上記選択電圧VHとは、各スイッチングトランジスタを導通状態とするためのゲート電極に印加される電圧であり、上記非選択電圧VLとは、各スイッチングトランジスタを非導通状態とするためのゲート電極に印加される電圧である。上述した発光画素10Aへのデータ電圧の書き込み動作時において、発光画素10Bでは、制御線18Bからのハイレベルの選択電圧VHによるスイッチトランジスタ19Bの導通状態により、コンデンサ13Bに保持されている書き込み電圧が駆動トランジスタ14Bのゲート-ソース間に継続印加されており、当該書き込み電圧に対応した発光電流が有機EL素子15Bに流れている。一方、発光画素10Bへのデータ電圧の書き込み動作時には、制御線18Aからのハイレベルの選択電圧VHによるスイッチトランジスタ23Bの導通により、走査線17からのハイレベルの選択電圧VHがスイッチトランジスタ11B及び12Bのゲートに印加される。これにより、スイッチトランジスタ11B及び12Bが導通状態となり、当該導通期間内に、コンデンサ13Bの他方の電極に対して信号線16からデータ電圧Vdataが印加され、コンデンサ13Bの一方の電極に対して参照電源線20から参照電圧VREFが印加される。これにより、コンデンサ13Bには、データ電圧Vdataに対応した書き込み電圧が保持される。このとき、走査線17の選択電圧VHは、同時に発光画素10Aのスイッチトランジスタ23Aのソースにも印加されるが、制御線18Bからのローレベルの非選択電圧VLにより、スイッチトランジスタ23Aは非導通状態となっているため、発光画素10Aへの書き込み動作は実行されない。上述した発光画素10Bへの書き込み動作時において、発光画素10Aでは、制御線18Aからの選択電圧VHによるスイッチトランジスタ19Aの導通状態により、コンデンサ13Aに保持されている書き込み電圧が駆動トランジスタ14Aのゲート-ソース間に継続印加されており、当該書き込み電圧に対応した発光電流が有機EL素子15Aに流れている。以上のように、共通の走査線17が配置された、隣接する画素行では、走査線17、制御線18A及び18B、ならびに信号線16が所定のタイミングで制御されることにより、書き込み動作と書き込み電圧に対応した発光動作とが排他的に実行される。次に、本実施の形態に係る表示装置1の走査線駆動回路4及び信号線駆動回路5が実行する駆動方法について図3~図4Cを用いて説明する。図3は、本発明の実施の形態1に係る表示装置の駆動方法を説明する動作タイミングチャートである。同図において、横軸は時間を表している。また縦方向には、上から順に、信号線16、走査線17、制御線18A、及び制御線18Bに発生する電圧の波形図が示されている。まず、時刻t01において、走査線駆動回路4は、制御線18Aの電圧をVHからVLに変化させ、スイッチトランジスタ19Aを非導通状態とする。これにより、駆動トランジスタ14Aのソースとコンデンサ13Aの他方の電極とは非導通となる。なお、本実施の形態において、例えば、制御線18AのVHは20V、VLは-10Vに設定されている。図4Aは、本発明の実施の形態1に係る表示装置の時刻t01及び時刻t03における動作を説明する状態遷移図である。同図に記載されているように、時刻t01において、制御線18Bの電圧がVHを継続していることから、発光画素10Aではスイッチトランジスタ23Aのみが導通状態となっている一方で、発光画素10Bではスイッチトランジスタ19B及び駆動トランジスタ14Bが導通状態となっており有機EL素子15Bは発光している。次に、時刻t02において、走査線駆動回路4は、走査線17の電圧をVLからVHに変化させ、スイッチトランジスタ23A及び23BのソースにVHを印加する。このとき、スイッチトランジスタ23Aのゲート線である制御線18Bの電圧は既にVHとなっているので、スイッチトランジスタ23Aは導通状態となる。これにより、スイッチトランジスタ23AのソースのVHがドレインを介してスイッチトランジスタ11A及び12Aのゲートに印加されるので、スイッチトランジスタ11A及び12Aは導通状態となる。図4Bは、本発明の実施の形態1に係る表示装置の時刻t02における動作を説明する状態遷移図である。同図に記載されているように、スイッチトランジスタ11Aの導通により、コンデンサ13Aの一方の電極には参照電源線20の参照電圧VREFが印加され、スイッチトランジスタ12Aの導通により、コンデンサ13Aの他方の電極には信号線16よりデータ電圧Vdataが印加される。つまり、時刻t02では、発光画素10Aに書き込むべきデータ電圧に対応した電圧をコンデンサ13Aに保持させている。また、駆動トランジスタ14Aのソースとコンデンサ13Aの他方の電極とは非導通となっている。ここで、駆動トランジスタ14Aのゲート電極に印加される参照電圧VREFは、駆動トランジスタ14Aがオフ状態となる電位に設定されていることが好ましい。これにより、駆動トランジスタ14Aのドレイン電流は流れないので、有機EL素子15Aは発光しない。なお、参照電圧VREFが駆動トランジスタ14Aのゲートに印加されることにより有機EL素子15Aが発光する場合であっても、ゲートの電圧に応じて有機EL素子15Aが発光する期間である時刻t02から時刻t04は、時刻t04以降における、駆動トランジスタ14Aのゲート-ソース間電圧に応じた発光期間に比べて非常に短いため、時刻t02から時刻t04における発光動作は表示品質には影響しない。なお、本実施の形態において、例えば、走査線17のVHは20V、VLは-10Vに設定されている。また、例えば、VREFは0Vに、Vdataは-5V~0Vに設定されている。一方、時刻t02において、発光画素10Bでは、スイッチトランジスタ23Bのゲート線である制御線18Aの電圧がVLを維持していることから、スイッチトランジスタ23B、11B及び12Bは非導通状態であり、書き込み動作を実行していない。また、時刻t01と同様に、スイッチトランジスタ19B及び駆動トランジスタ14Bが導通状態となっており有機EL素子15Bの発光動作を継続している。時刻t02~時刻t03の期間、走査線17の電圧はVHであるので、発光画素10Aと同様に、発光画素10Aを含む画素行に属する各発光画素に対してもデータ電圧Vdataが供給される。この期間において、参照電源線20には容量性負荷であるコンデンサ13Aのみが接続されているので、定常電流による参照電源線20の電圧降下は発生しない。またスイッチトランジスタ11Aのドレイン-ソース間に発生する電位差は、コンデンサ13Aの充電が完了した際は0Vとなる。信号線16とスイッチトランジスタ12Aについても同様である。よって、コンデンサ13Aの両電極には、それぞれ、正確な電圧VREF及びVdataが書き込まれる。次に、時刻t03において、走査線駆動回路4は、走査線17の電圧をVHからVLに変化させ、スイッチトランジスタ11A及び12Aを非導通状態とする。これにより、コンデンサ13Aの一方の電極と参照電源線20とは非導通となり、かつ、コンデンサ13Aの他方の電極と信号線16とは非導通となる。これにより、発光画素10Aが属する画素行への書き込み動作が完了する。図4Aに記載されているように、時刻t03において、制御線18Bの電圧がVHを継続していることから、発光画素10Aではスイッチトランジスタ23Aのみが導通状態となっている一方で、発光画素10Bではスイッチトランジスタ19B及び駆動トランジスタ14Bが導通状態となっており有機EL素子15Bは発光している。次に、時刻t04において、走査線駆動回路4は、制御線18Aの電圧をVLからVHに変化させ、スイッチトランジスタ19Aを導通状態とする。図4Cは、本発明の実施の形態1に係る表示装置の時刻t04における動作を説明する状態遷移図である。同図に記載されているように、時刻t04において、駆動トランジスタ14Aのソースとコンデンサ13Aの他方の電極とは導通する。また、時刻t03以降、コンデンサ13Aの一方の電極は参照電源線20と遮断され、他方の電極は信号線16と遮断されている。よって、駆動トランジスタ14Aのゲート電位はソース電位の変動と共に変化し、かつ、ゲート-ソース間には、コンデンサ13Aの両端電圧であるVREF-Vdataが印加されるので、この両端電圧に対応した発光電流が有機EL素子15Aに流れる。なお、本実施の形態において、例えば、駆動トランジスタ14Aのソース電位はスイッチトランジスタ19Aの導通により、0Vから10Vに変化する。また、正電源線21の電圧VDDは20V、負電源線22の電圧VEEは0Vに設定されている。一方、時刻t04において、発光画素10Bでは、スイッチトランジスタ23Bのゲート線である制御線18Aの電圧がVHに変化することから、スイッチトランジスタ23Bは導通状態となるが、走査線17の電圧がVLであることからスイッチトランジスタ11B及び12Bは非導通状態であり、書き込み動作を実行していない。また、スイッチトランジスタ19B及び駆動トランジスタ14Bは継続して導通状態となっており有機EL素子15Bの発光動作を継続している。時刻t04以降において、駆動トランジスタ14Aのゲート-ソース間には、コンデンサ13Aの両端電圧であるVREF-Vdataが印加され続け、上記発光電流が流れることにより有機EL素子15Aは発光を持続する。一方、時刻t04~時刻t05の期間において、スイッチトランジスタ19B及び駆動トランジスタ14Bは継続して導通状態となっており有機EL素子15Bの発光動作を継続している。時刻t01~時刻t05において、上述した発光画素10Aの属する奇数画素行における書き込み動作と同様の書き込み動作が、奇数行順次に実行され、時刻t05までに、奇数行における全ての発光画素の書き込み動作が完了する。次に、時刻t05以降において、走査線駆動回路4及び信号線駆動回路5は、発光画素10Bの属する画素行における書き込み動作及び発光動作を開始する。まず、時刻t05において、走査線駆動回路4は、制御線18Bの電圧をVHからVLに変化させ、スイッチトランジスタ19Bを非導通状態とする。これにより、駆動トランジスタ14Bのソース電極とコンデンサ13Bの他方の電極とは非導通となる。なお、本実施の形態において、例えば、制御線18BのVHは20V、VLは-10Vに設定されている。時刻t05において、制御線18Aの電圧がVHを継続していることから、発光画素10Bではスイッチトランジスタ23Bのみが導通状態となっている一方で、発光画素10Aではスイッチトランジスタ19A及び駆動トランジスタ14Aが導通状態となっており有機EL素子15Aは発光している。次に、時刻t06において、走査線駆動回路4は、走査線17の電圧をVLからVHに変化させ、スイッチトランジスタ23A及び23BのソースにVHを印加する。このとき、制御線18Aの電圧は既にVHとなっているので、スイッチトランジスタ23Bは導通状態となる。これにより、スイッチトランジスタ11B及び12Bは導通状態となる。スイッチトランジスタ11Bの導通により、コンデンサ13Bの一方の電極には参照電源線20の参照電圧VREFが印加され、スイッチトランジスタ12Bの導通により、コンデンサ13Bの他方の電極には信号線16よりデータ電圧Vdataが印加される。つまり、時刻t06では、発光画素10Bに書き込むべきデータ電圧に対応した電圧をコンデンサ13Bに保持させている。また、駆動トランジスタ14Bのソースとコンデンサ13Bの他方の電極とは非導通となっている。一方、時刻t06において、発光画素10Aでは、スイッチトランジスタ23A、11A及び12Aは非導通状態であり、書き込み動作を実行していない。また、時刻t05と同様に、スイッチトランジスタ19A及び駆動トランジスタ14Aが導通状態となっており有機EL素子15Aの発光動作を継続している。時刻t06~時刻t07の期間、走査線17の電圧はVHであるので、発光画素10Bと同様に、発光画素10Bを含む画素行に属する各発光画素に対してもデータ電圧Vdataが供給される。この期間において、コンデンサ13Bの両電極には、それぞれ、正確な電圧VREF及びVdataが書き込まれる。次に、時刻t07において、走査線駆動回路4は、走査線17の電圧をVHからVLに変化させ、スイッチトランジスタ11B及び12Bを非導通状態とする。これにより、発光画素10Bが属する画素行への書き込み動作が完了する。時刻t07において、制御線18Aの電圧がVHを継続していることから、発光画素10Bではスイッチトランジスタ23Bのみが導通状態となっている一方で、発光画素10Aではスイッチトランジスタ19A及び駆動トランジスタ14Aが導通状態となっており有機EL素子15Aは発光している。次に、時刻t08において、走査線駆動回路4は、制御線18Bの電圧をVLからVHに変化させ、スイッチトランジスタ19Bを導通状態とする。時刻t08において、駆動トランジスタ14Bのソースとコンデンサ13Bの他方の電極とは導通する。また、時刻t07以降、コンデンサ13Bの一方の電極は参照電源線20と遮断され、他方の電極は信号線16と遮断されている。よって、駆動トランジスタ14Bのゲート電位はソース電位の変動と共に変化し、かつ、ゲート-ソース間には、コンデンサ13Bの両端電圧であるVREF-Vdataが印加されるので、この両端電圧に対応した発光電流が有機EL素子15Bに流れる。一方、時刻t08において、発光画素10Aでは、制御線18Bの電圧がVHに変化することから、スイッチトランジスタ23Aは導通状態となるが、走査線17の電圧がVLであることからスイッチトランジスタ11A及び12Aは非導通状態であり、書き込み動作を実行していない。また、スイッチトランジスタ19A及び駆動トランジスタ14Aは継続して導通状態となっており有機EL素子15Aの発光動作を継続している。時刻t08以降において、駆動トランジスタ14Bのゲート-ソース間には、コンデンサ13Bの両端電圧であるVREF-Vdataが印加され続け、上記発光電流が流れることにより有機EL素子15Bは発光を持続する。時刻t04以降において、上述した発光画素10Bの属する偶数画素行における書き込み動作と同様の書き込み動作が、偶数行順次に実行される。時刻t01~時刻t04における奇数行の書き込み期間及び時刻t05以降における偶数行の書き込み期間を併せた期間は、表示装置1の有する全ての発光画素の発光強度が更新される1フレーム期間に相当し、当該期間の動作が繰り返される。なお、上述した表示装置の駆動方法では、例えば、発光画素10Aに書き込み動作を実行する場合、時刻01において制御線18AをVLに変化させた状態で、時刻t02において走査線17をVHに変化させている。つまり、図3に記載された動作タイミングでは、制御線18Aの時刻t01及び時刻t04における電圧変化タイミングならびに制御線18Bの時刻t05及び時刻t08における電圧変化タイミングを、走査線17の電圧変化タイミングと独立に制御している。これにより、1フレーム期間内における発光時間、つまりDuty制御を任意に調整することができる。これに対し、発光画素10Aに書き込み動作を実行する場合、時刻01及び時刻t04での制御線18Aの電圧変化と走査線17の電圧変化とを同時に実行してもよい。つまり、走査線17のVLからVHへの電位変化及びVHからVLへの電位変化のタイミングと制御線18AのVHからVLへの電圧変化及びVLからVHへの電位変化のタイミングとを同時に実行してもよい。また同様に、発光画素10Bに書き込み動作を実行する場合、走査線17のVLからVHへの電位変化及びVHからVLへの電位変化のタイミングと制御線18BのVHからVLへの電圧変化及びVLからVHへの電位変化のタイミングとを同時に実行してもよい。これにより、走査線17と制御線18A及び18Bが連動するので、走査線駆動回路4が簡素になるため回路規模を小さくすることができる。以上のように、本発明の実施の形態1に係る表示装置及びその駆動方法によれば、発光画素の駆動トランジスタに流れる電流は、常に有機EL素子経由のみとなるので、参照電源線20及び信号線16には定常電流は流れない。よって、駆動トランジスタのゲート-ソース間に印加すべき電圧を保持する機能を有するコンデンサの両端電極に、正確な電位を記録することができ、映像信号を反映した高精度な画像表示をすることが可能となる。また、隣接する発光画素間で走査線を共通化させ奇数画素行を奇数行順次に書き込む期間と偶数画素行を偶数行順次に書き込む期間とを設けることにより、当該発光画素間で干渉することなく書き込み動作及び発光動作させることが可能となる。また、従来の表示装置では、1発光画素につき2本の走査線及び1本の信号線、つまり独立した3本の制御配線が必要であったのに対して、本発明の実施の形態1に係る表示装置1では、隣接する2発光画素につき1本の走査線、2本の制御線及び1本の信号線が必要となる。言い換えれば、本発明の実施の形態1に係る表示装置1では、1発光画素につき、0.5本の走査線及び1本の制御線及び1本の信号線、つまり独立した2.5本の制御配線を配置すればよい。よって、画素行方向の制御配線の数を低減させることが可能となり、高精細化した場合においても省電力化を図ることが可能となる。実施の形態2本実施の形態では、実施の形態1に係る発光画素10A及び10Bと回路構成が異なる発光画素を有する表示装置及びその駆動方法について説明する。なお、図1に記載された表示装置の機能ブロック図は、本実施の形態にも適用される。図5は、本発明の実施の形態2に係る表示部の隣接する発光画素の回路構成及びその周辺回路との接続を示す図である。同図における発光画素30Aは、スイッチトランジスタ31A、32A、19A及び23Aと、コンデンサ33Aと、駆動トランジスタ14Aと、有機EL素子15Aとを備える。また、発光画素30Bは、発光画素30Aに隣接し、発光画素30Aと同一画素列に配置され、スイッチトランジスタ31B、32B、19B及び23Bと、コンデンサ33Bと、駆動トランジスタ14Bと、有機EL素子15Bとを備える。また、発光画素30A及び30Bの属する画素列には信号線36が配置されている。また、発光画素30Aの属する画素行には制御線18Aが配置され、発光画素30Bの属する画素行には制御線18Bが配置されている。また、発光画素30Aの属する画素行及び発光画素30Bの属する画素行に共通して、走査線17が配置されている。さらに、各発光画素には、参照電源線20と、正電源線21と、負電源線22とが配置されている。また、表示部6の周辺回路は、走査線駆動回路4と、信号線駆動回路5とを備える。本実施の形態に係る画素回路は、実施の形態1に係る画素回路と比較して、駆動トランジスタのゲートにデータ電圧が印加されること、及び、駆動トランジスタのゲート-ソース間電圧Vgsを保持するコンデンサへ電圧を印加するための構成が異なる。以下、実施の形態1と同じ点は説明を省略し、異なる点のみ説明する。走査線駆動回路4は、走査線17ならびに制御線18A及び18Bに接続されている。走査線駆動回路4は、走査線17に対して、スイッチトランジスタ31A、31B、32A及び32Bのゲート信号となり得る走査信号を出力する。信号線駆動回路5は、信号線36に接続されており、映像信号に基づいたデータ信号を発光画素30A及び30Bへ出力する。スイッチトランジスタ32A及び32Bは、ゲートが、それぞれ、スイッチトランジスタ23A及び23Bのソース及びドレインの一方に接続され、ソース及びドレインの一方が、それぞれ、コンデンサ33A及び33Bの他方の電極に接続され、ソース及びドレインの他方が、参照電源線20に接続されたている。スイッチトランジスタ32A及び32Bは、それぞれ、参照電源線20とコンデンサ33A及び33Bの他方の電極との導通及び非導通を切り換える機能を有する第7及び第8スイッチ素子である。スイッチトランジスタ31A及び31Bは、ゲートが、それぞれ、スイッチトランジスタ23A及び23Bのソース及びドレインの一方に接続され、ソース及びドレインの一方が信号線36に接続され、ソース及びドレインの他方が、それぞれ、コンデンサ33A及び33Bの一方の電極に接続されている。スイッチトランジスタ31A及び31Bは、それぞれ、信号線36とコンデンサ33A及び33Bの一方の電極との導通及び非導通を切り換える機能を有する第1及び第2スイッチ素子である。スイッチトランジスタ31A、31B、32A及び32Bは、例えば、n型の薄膜トランジスタn型TFTで構成される。コンデンサ33A及び33Bは、それぞれ、一方の電極が駆動トランジスタ14A及び14Bのゲートに接続され、他方の電極がスイッチトランジスタ19A及び19Bを介して駆動トランジスタ14A及び14Bのソースに接続された第1及び第2コンデンサである。コンデンサ33Aは、信号線36から供給されるデータ信号に対応した電圧を保持し、スイッチトランジスタ31A及び32Aが非導通状態となった後に、駆動トランジスタ14Aのゲート-ソース間電圧Vgsを安定的に保持し、駆動トランジスタ14Aから有機EL素子15Aへ供給する電流を安定化する機能を有する。また、コンデンサ33Bは、信号線36から供給されるデータ信号に対応した電圧を保持し、スイッチトランジスタ31B及び32Bが非導通状態となった後に、駆動トランジスタ14BのVgsを安定的に保持し、駆動トランジスタ14Bから有機EL素子15Bへ供給する電流を安定化する機能を有する。スイッチトランジスタ19A及び19Bは、それぞれ、ゲートが制御線18A及び18Bに接続され、ソース及びドレインの一方がコンデンサ33A及び33Bの他方の電極に接続され、ソース及びドレインの他方が駆動トランジスタ14A及び14Bのソースに接続されている。スイッチトランジスタ19Aが導通状態となることにより、コンデンサ33Aに保持された電圧が駆動トランジスタ14Aのゲート-ソース間に印加される。また、スイッチトランジスタ19Bが導通状態となることにより、コンデンサ33Bに保持された電圧が駆動トランジスタ14Bのゲート-ソース間に印加される。スイッチトランジスタ19A及び19Bは、それぞれ、駆動トランジスタ14A及び14Bのソースとコンデンサ33A及び33Bとの導通及び非導通を切り換える第2及び第5スイッチ素子である。スイッチトランジスタ19A及び19Bは、例えば、n型の薄膜トランジスタn型TFTで構成される。スイッチトランジスタ23Aは、ゲートが制御線18Bに接続され、ソース及びドレインの一方がスイッチトランジスタ31A及び32Aのゲートに接続され、ソース及びドレインの他方が走査線17に接続されている。また、スイッチトランジスタ23Bは、ゲートが制御線18Aに接続され、ソース及びドレインの一方がスイッチトランジスタ31B及び32Bのゲートに接続され、ソース及びドレインの他方が走査線17に接続されている。スイッチトランジスタ23Aが導通状態であり、かつ、ソース及びドレインの他方に、スイッチトランジスタを導通状態とするためのゲート電圧である選択電圧が印加されている場合、スイッチトランジスタ31A及び32Aが導通状態となり、コンデンサ33Aの一方の電極には信号線36のデータ電圧Vdataが印加され、コンデンサ33Aの他方の電極には参照電源線20の参照電圧VREFが印加される。また、スイッチトランジスタ23Bが導通状態であり、かつ、ソース及びドレインの他方に上記選択電圧が印加されている場合、スイッチトランジスタ31B及び32Bが導通状態となり、コンデンサ33Bの一方の電極には信号線36のデータ電圧Vdataが印加され、コンデンサ33Bの他方の電極には参照電源線20の参照電圧VREFが印加される。つまり、スイッチトランジスタ23A及び23Bは、それぞれ、スイッチトランジスタ31A及び31Bのゲートと走査線17との導通及び非導通を切り換える第3及び第6スイッチ素子である。スイッチトランジスタ23A及び23Bは、例えば、n型の薄膜トランジスタn型TFTで構成される。信号線36は、信号線駆動回路5に接続され、発光画素30A及び30Bを含む画素列に属する各発光画素へ接続され、発光強度を決定するデータ電圧を供給する機能を有する。また、表示装置1は、画素列数分の信号線36を備える。走査線17は、走査線駆動回路4に接続され、発光画素30Aを含む画素行及び発光画素30Bを含む画素行に属する各発光画素に共通して接続されている。つまり、走査線17は、2画素行ごとに配置され、表示装置1は、画素行数の半数の走査線17を備える。これにより、走査線17は、隣接する発光画素30A及び30Bへ上記データ電圧を書き込むタイミングを供給する機能、及び駆動トランジスタ14A及び14Bのゲートにデータ電圧Vdataを印加するタイミングを供給する機能を有する。制御線18Aは、走査線駆動回路4に接続され、スイッチトランジスタ19Aのゲート及びスイッチトランジスタ23Bのゲートに接続された第1の制御線である。これにより、制御線18Aは、発光画素30Aに対し、コンデンサ33Aの他方の電極の電位を駆動トランジスタ14Aのソースに印加するタイミングを供給する機能、及び、発光画素30Bに対し、走査線17及び信号線36と同期することによりコンデンサ33Bへデータ電圧に対応した電圧を書き込む機能を有する。制御線18Bは、走査線駆動回路4に接続され、スイッチトランジスタ19Bのゲート及びスイッチトランジスタ23Aのゲートに接続された第2の制御線である。これにより、制御線18Bは、発光画素30Bに対し、コンデンサ33Bの他方の電極の電位を駆動トランジスタ14Bのソースに印加するタイミングを供給する機能、及び、発光画素30Aに対し、走査線17及び信号線36と同期することによりコンデンサ33Aへデータ電圧に対応した電圧を書き込む機能を有する。表示装置1は、画素行ごとに配置された画素行数分の制御線を備える。以下、上述した回路構成による回路動作を説明する。まず、発光画素30Aへのデータ電圧の書き込み動作時には、制御線18Bからのハイレベルの選択電圧VHによるスイッチトランジスタ23Aの導通により、走査線17からのハイレベルの選択電圧VHがスイッチトランジスタ31A及び32Aのゲートに印加される。これにより、スイッチトランジスタ31A及び32Aが導通状態となり、当該導通期間内に、コンデンサ33Aの一方の電極に対して信号線36からデータ電圧Vdataが印加され、コンデンサ33Aの他方の電極に対して参照電源線20から参照電圧VREFが印加される。これにより、コンデンサ33Aには、データ電圧Vdataに対応した書き込み電圧が保持される。このとき、走査線17の選択電圧VHは、同時に発光画素30Bのスイッチトランジスタ23Bのソースにも印加されるが、制御線18Aからのローレベルの非選択電圧VLにより、スイッチトランジスタ23Bは非導通状態となっているため、発光画素30Bへの書き込み動作は実行されない。上述した発光画素30Aへのデータ電圧の書き込み動作時において、発光画素30Bでは、制御線18Bからのハイレベルの選択電圧VHによるスイッチトランジスタ19Bの導通状態により、コンデンサ33Bに保持されている書き込み電圧が駆動トランジスタ14Bのゲート-ソース間に継続印加されており、当該書き込み電圧に対応した発光電流が有機EL素子15Bに流れている。一方、発光画素30Bへのデータ電圧の書き込み動作時には、制御線18Aからのハイレベルの選択電圧VHによるスイッチトランジスタ23Bの導通により、走査線17からのハイレベルの選択電圧VHがスイッチトランジスタ31B及び32Bのゲートに印加される。これにより、スイッチトランジスタ31B及び32Bが導通状態となり、当該導通期間内に、コンデンサ33Bの一方の電極に対して信号線36からデータ電圧Vdataが印加され、コンデンサ33Bの他方の電極に対して参照電源線20から参照電圧VREFが印加される。これにより、コンデンサ33Bには、データ電圧Vdataに対応した書き込み電圧が保持される。このとき、走査線17の選択電圧VHは、同時に発光画素30Aのスイッチトランジスタ23Aのソースにも印加されるが、制御線18Bからのローレベルの非選択電圧VLにより、スイッチトランジスタ23Aは非導通状態となっているため、発光画素30Aへの書き込み動作は実行されない。上述した発光画素30Bへの書き込み動作時において、発光画素30Aでは、制御線18Aからの選択電圧VHによるスイッチトランジスタ19Aの導通状態により、コンデンサ33Aに保持されている書き込み電圧が駆動トランジスタ14Aのゲート-ソース間に継続印加されており、当該書き込み電圧に対応した発光電流が有機EL素子15Aに流れている。以上のように、共通の走査線17が配置された、隣接する画素行では、走査線17、制御線18A及び18B、ならびに信号線36が所定のタイミングで制御されることにより、書き込み動作と書き込み電圧に対応した発光動作とが排他的に実行される。次に、本実施の形態に係る表示装置の走査線駆動回路4及び信号線駆動回路5が実行する駆動方法について図6~図7Cを用いて説明する。図6は、本発明の実施の形態2に係る表示装置の駆動方法を説明する動作タイミングチャートである。同図において、縦方向には、上から順に、信号線36、走査線17、制御線18A、及び制御線18Bに発生する電圧の波形図が示されている。まず、時刻t11において、走査線駆動回路4は、制御線18Aの電圧をVHからVLに変化させ、スイッチトランジスタ19Aを非導通状態とする。これにより、駆動トランジスタ14Aのソースとコンデンサ13Aの他方の電極とは非導通となる。図7Aは、本発明の実施の形態2に係る表示装置の時刻t11及び時刻t13における動作を説明する状態遷移図である。同図に記載されているように、時刻t11において、制御線18Bの電圧がVHを継続していることから、発光画素30Aではスイッチトランジスタ23Aのみが導通状態となっている一方で、発光画素30Bではスイッチトランジスタ19B及び駆動トランジスタ14Bが導通状態となっており有機EL素子15Bは発光している。次に、時刻t12において、走査線駆動回路4は、走査線17の電圧をVLからVHに変化させ、スイッチトランジスタ23A及び23BのソースにVHを印加する。このとき、スイッチトランジスタ23Aのゲート線である制御線18Bの電圧は既にVHとなっているので、スイッチトランジスタ23Aは導通状態となる。これにより、スイッチトランジスタ23AのソースのVHがドレインを介してスイッチトランジスタ31A及び32Aのゲートに印加されるので、スイッチトランジスタ31A及び32Aは導通状態となる。図7Bは、本発明の実施の形態2に係る表示装置の時刻t12における動作を説明する状態遷移図である。同図に記載されているように、スイッチトランジスタ31Aの導通により、コンデンサ33Aの一方の電極には信号線36よりデータ電圧Vdataが印加され、スイッチトランジスタ12Aの導通により、コンデンサ13Aの他方の電極には参照電源線20の参照電圧VREFが印加される。つまり、時刻t02では、発光画素30Aに書き込むべきデータ電圧に対応した電圧をコンデンサ33Aに保持させている。また、駆動トランジスタ14Aのソースとコンデンサ33Aの他方の電極とは非導通となっている。ここで、駆動トランジスタ14Aのゲート電極に印加されるデータ電圧Vdataは、駆動トランジスタ14Aがオフ状態となる電位に設定されていることが好ましい。これにより、駆動トランジスタ14Aのドレイン電流は流れないので、有機EL素子15Aは発光しない。なお、データ電圧Vdataが駆動トランジスタ14Aのゲートに印加されることにより有機EL素子15Aが発光する場合であっても、ゲートの電圧に応じて有機EL素子15Aが発光する期間である時刻t12から時刻t14は、時刻t14以降における、駆動トランジスタ14Aのゲート-ソース間電圧に応じた発光期間に比べて非常に短いため、時刻t12から時刻t14における発光動作は表示品質には影響しない。一方、時刻t12において、発光画素30Bでは、スイッチトランジスタ23Bのゲート線である制御線18Aの電圧がVLを維持していることから、スイッチトランジスタ23B、31B及び32Bは非導通状態であり、書き込み動作を実行していない。また、時刻t11と同様に、スイッチトランジスタ19B及び駆動トランジスタ14Bが導通状態となっており有機EL素子15Bの発光動作を継続している。時刻t12~時刻t13の期間、走査線17の電圧はVHであるので、発光画素30Aと同様に、発光画素30Aを含む画素行に属する各発光画素に対してもデータ電圧Vdataが供給される。この期間において、参照電源線20には容量性負荷であるコンデンサ33Aのみが接続されているので、定常電流による参照電源線20の電圧降下上昇は発生しない。またスイッチトランジスタ31Aのドレイン-ソース間に発生する電位差は、コンデンサ33Aの充電が完了した際は0Vとなる。信号線36とスイッチトランジスタ32Aについても同様である。よって、コンデンサ33Aの両電極には、それぞれ、正確な電圧VREF及びVdataが書き込まれる。次に、時刻t13において、走査線駆動回路4は、走査線17の電圧をVHからVLに変化させ、スイッチトランジスタ31A及び32Aを非導通状態とする。これにより、コンデンサ33Aの他方の電極と参照電源線20とは非導通となり、かつ、コンデンサ13Aの一方の電極と信号線36とは非導通となる。これにより、発光画素30Aが属する画素行への書き込み動作が完了する。図7Aに記載されているように、時刻t13において、制御線18Bの電圧がVHを継続していることから、発光画素30Aではスイッチトランジスタ23Aのみが導通状態となっている一方で、発光画素30Bではスイッチトランジスタ19B及び駆動トランジスタ14Bが導通状態となっており有機EL素子15Bは発光している。次に、時刻t14において、走査線駆動回路4は、制御線18Aの電圧をVLからVHに変化させ、スイッチトランジスタ19Aを導通状態とする。図7Cは、本発明の実施の形態2に係る表示装置の時刻t14における動作を説明する状態遷移図である。同図に記載されているように、時刻t14において、駆動トランジスタ14Aのソースとコンデンサ33Aの他方の電極とは導通する。また、時刻t13以降、コンデンサ33Aの他方の電極は参照電源線20と遮断され、一方の電極は信号線36と遮断されている。よって、駆動トランジスタ14Aのゲート電位はソース電位の変動と共に変化し、かつ、ゲート-ソース間には、コンデンサ33Aの両端電圧であるVdata-VREFが印加されるので、この両端電圧に対応した発光電流が有機EL素子15Aに流れる。一方、時刻t14において、発光画素30Bでは、スイッチトランジスタ23Bのゲート線である制御線18Aの電圧がVHに変化することから、スイッチトランジスタ23Bは導通状態となるが、走査線17の電圧がVLであることからスイッチトランジスタ31B及び32Bは非導通状態であり、書き込み動作を実行していない。また、スイッチトランジスタ19B及び駆動トランジスタ14Bは継続して導通状態となっており有機EL素子15Bの発光動作を継続している。時刻t14以降において、駆動トランジスタ14Aのゲート-ソース間には、コンデンサ33Aの両端電圧であるVdata-VREFが印加され続け、上記発光電流が流れることにより有機EL素子15Aは発光を持続する。一方、時刻t14~時刻t15の期間において、スイッチトランジスタ19B及び駆動トランジスタ14Bは継続して導通状態となっており有機EL素子15Bの発光動作を継続している。時刻t11~時刻t15において、上述した発光画素30Aの属する奇数画素行における書き込み動作と同様の書き込み動作が、奇数行順次に実行され、時刻t15までに、奇数行における全ての発光画素の書き込み動作が完了する。次に、時刻t15以降において、走査線駆動回路4及び信号線駆動回路5は、発光画素30Bの属する画素行における書き込み動作及び発光動作を開始する。まず、時刻t15において、走査線駆動回路4は、制御線18Bの電圧をVHからVLに変化させ、スイッチトランジスタ19Bを非導通状態とする。これにより、駆動トランジスタ14Bのソース電極とコンデンサ33Bの他方の電極とは非導通となる。時刻t15において、制御線18Aの電圧がVHを継続していることから、発光画素30Bではスイッチトランジスタ23Bのみが導通状態となっている一方で、発光画素30Aではスイッチトランジスタ19A及び駆動トランジスタ14Aが導通状態となっており有機EL素子15Aは発光している。次に、時刻t16において、走査線駆動回路4は、走査線17の電圧をVLからVHに変化させ、スイッチトランジスタ23A及び23BのソースにVHを印加する。このとき、制御線18Aの電圧は既にVHとなっているので、スイッチトランジスタ23Bは導通状態となる。これにより、スイッチトランジスタ31B及び32Bは導通状態となる。スイッチトランジスタ31Bの導通により、コンデンサ33Bの一方の電極には信号線36よりデータ電圧Vdataが印加され、スイッチトランジスタ32Bの導通により、コンデンサ33Bの他方の電極には参照電源線20の参照電圧VREFが印加される。つまり、時刻t16では、発光画素30Bに書き込むべきデータ電圧に対応した電圧をコンデンサ33Bに保持させている。また、駆動トランジスタ14Bのソースとコンデンサ33Bの他方の電極とは非導通となっている。一方、時刻t16において、発光画素30Aでは、スイッチトランジスタ23A、31A及び32Aは非導通状態であり、書き込み動作を実行していない。また、時刻t15と同様に、スイッチトランジスタ19A及び駆動トランジスタ14Aが導通状態となっており有機EL素子15Aの発光動作を継続している。時刻t16~時刻t17の期間、走査線17の電圧はVHであるので、発光画素30Bと同様に、発光画素30Bを含む画素行に属する各発光画素に対してもデータ電圧Vdataが供給される。この期間において、コンデンサ33Bの両電極には、それぞれ、正確な電圧VREF及びVdataが書き込まれる。次に、時刻t17において、走査線駆動回路4は、走査線17の電圧をVHからVLに変化させ、スイッチトランジスタ31B及び32Bを非導通状態とする。これにより、発光画素30Bが属する画素行への書き込み動作が完了する。時刻t17において、制御線18Aの電圧がVHを継続していることから、発光画素30Bではスイッチトランジスタ23Bのみが導通状態となっている一方で、発光画素30Aではスイッチトランジスタ19A及び駆動トランジスタ14Aが導通状態となっており有機EL素子15Aは発光している。次に、時刻t18において、走査線駆動回路4は、制御線18Bの電圧をVLからVHに変化させ、スイッチトランジスタ19Bを導通状態とする。時刻t18において、駆動トランジスタ14Bのソースとコンデンサ33Bの他方の電極とは導通する。また、時刻t17以降、コンデンサ33Bの他方の電極は参照電源線20と遮断され、一方の電極は信号線36と遮断されている。よって、駆動トランジスタ14Bのゲート電位はソース電位の変動と共に変化し、かつ、ゲート-ソース間には、コンデンサ33Bの両端電圧であるVdata-VREFが印加されるので、この両端電圧に対応した発光電流が有機EL素子15Bに流れる。一方、時刻t18において、発光画素30Aでは、制御線18Bの電圧がVHに変化することから、スイッチトランジスタ23Aは導通状態となるが、走査線17の電圧がVLであることからスイッチトランジスタ31A及び32Aは非導通状態であり、書き込み動作を実行していない。また、スイッチトランジスタ19A及び駆動トランジスタ14Aは継続して導通状態となっており有機EL素子15Aの発光動作を継続している。時刻t18以降において、駆動トランジスタ14Bのゲート-ソース間には、コンデンサ33Bの両端電圧であるVdata-VREFが印加され続け、上記発光電流が流れることにより有機EL素子15Bは発光を持続する。時刻t14以降において、上述した発光画素30Bの属する偶数画素行における書き込み動作と同様の書き込み動作が、偶数行順次に実行される。時刻t11~時刻t14における奇数行の書き込み期間及び時刻t15以降における偶数行の書き込み期間を併せた期間は、表示装置の有する全ての発光画素の発光強度が更新される1フレーム期間に相当し、当該期間の動作が繰り返される。なお、上述した表示装置の駆動方法では、実施の形態1と同様に、発光画素30Aに書き込み動作を実行する場合、走査線17のVLからVHへの電位変化及びVHからVLへの電位変化のタイミングと制御線18AのVHからVLへの電圧変化及びVLからVHへの電位変化のタイミングとを同時に実行してもよい。また同様に、発光画素30Bに書き込み動作を実行する場合、走査線17のVLからVHへの電位変化及びVHからVLへの電位変化のタイミングと制御線18BのVHからVLへの電圧変化及びVLからVHへの電位変化のタイミングとを同時に実行してもよい。以上のように、本発明の実施の形態2に係る表示装置及びその駆動方法によれば、発光画素の駆動トランジスタに流れる電流は、常に有機EL素子経由のみとなるので、参照電源線20及び信号線36には定常電流は流れない。よって、駆動トランジスタのゲート-ソース間に印加すべき電圧を保持する機能を有するコンデンサの両端電極に、正確な電位を記録することができ、映像信号を反映した高精度な画像表示をすることが可能となる。また、隣接する発光画素間で走査線を共通化させ奇数画素行を奇数行順次に書き込む期間と偶数画素行を偶数行順次に書き込む期間とを設けることにより、当該発光画素間で干渉することなく書き込み動作及び発光動作させることが可能となる。また、従来の表示装置では、1発光画素につき3本の制御配線が必要であったのに対して、本発明の実施の形態2に係る表示装置では、1発光画素につき2.5本の制御配線を配置すればよい。よって、画素行方向の制御配線の数を低減させることが可能となり、高精細化した場合においても省電力化を図ることが可能となる。以上、本発明に係る表示装置及びその駆動方法について実施に形態1及び2に基づき説明したが、本発明に係る表示装置及びその駆動方法は、上述した実施の形態1及び2に限定されるものではない。上記実施の形態1及び2に対して、本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本発明に係る表示装置を内蔵した各種機器も本発明に含まれる。なお、以上述べた実施の形態では、スイッチトランジスタのゲートの電圧レベルがHIGHの場合にオン状態になるn型トランジスタとして記述しているが、これらをp型トランジスタで形成し、走査線の極性を反転させた表示装置でも、上述した各実施の形態と同様の効果を奏する。また、本発明に係る実施の形態1及び2では、スイッチトランジスタは、ゲート、ソース及びドレインを有するFETであることを前提として説明してきたが、これらのトランジスタには、ベース、コレクタ及びエミッタを有するバイポーラトランジスタが適用されてもよい。この場合にも、本発明の目的が達成され同様の効果を奏する。また、本発明に係る実施の形態1及び2では、発光素子として有機EL素子を用いているが、当該発光素子は電流駆動型の発光素子であればよく、例えば、無機EL素子であってもよい。この場合にも、本発明の目的が達成され同様の効果を奏する。また、例えば、本発明に係る表示装置は、図8に記載されたような薄型フラットTVに内蔵される。本発明に係る表示装置が内蔵されることにより、映像信号を反映した高精度な画像表示が可能な薄型フラットTVが実現される。また、本発明に係る実施の形態1及び2では、走査線を共用する隣接する発光画素行において、上段行が奇数画素行及び下段行が偶数画素行である場合を例示したが、隣接する発光画素行の組み合わせとして上段行が偶数画素行及び下段行が奇数画素行であってもよい。