"第1導電型の第1の埋め込み拡散層を上層部として有する支持基板と、前記支持基板上に形成され、前記第1導電型と同じ導電型のシンカー層を有するエピタキシャル層と、前記シンカー層から前記支持基板の厚み方向とは垂直な横方向に離れた領域で前記エピタキシャル層上に形成された電極層とを備え、前記支持基板の上層部は、前記エピタキシャル層の上面に向けて突出する凸状部を有し、前記シンカー層は、前記エピタキシャル層の上面近傍から前記凸状部における前記第1の埋め込み拡散層にまで前記厚み方向に延在する不純物拡散領域からなることを特徴とする半導体装置。請求項1に記載の半導体装置であって、前記第1の埋め込み拡散層は、前記凸状部から前記電極層の直下位置まで連続的に形成されていることを特徴とする半導体装置。請求項1または2に記載の半導体装置であって、前記シンカー層は、前記電極層を取り囲むように環状に形成されていることを特徴とする半導体装置。請求項1から3のうちのいずれか1項に記載の半導体装置であって、前記支持基板の上層部は、前記第1の埋め込み拡散層とは異なる領域に前記第1導電型とは異なる第2導電型の第2の埋め込み拡散層を有し、前記エピタキシャル層は、前記第2導電型と同じ導電型の不純物拡散領域からなる基板コンタクト層を内部に有し、前記基板コンタクト層は、前記エピタキシャル層の上面近傍から前記第2の埋め込み拡散層にまで前記厚み方向に延在していることを特徴とする半導体装置。請求項4に記載の半導体装置であって、前記エピタキシャル層は、前記電極層の周縁部近傍に前記第2導電型と同じ導電型の不純物拡散領域を有することを特徴とする半導体装置。請求項1から5のうちのいずれか1項に記載の半導体装置であって、前記電極層は、前記エピタキシャル層の上面とショットキー接合していることを特徴とする半導体装置。請求項1から5のうちのいずれか1項に記載の半導体装置であって、前記エピタキシャル層の上面と前記電極層との間に介在するゲート絶縁膜をさらに備え、前記電極層は、ゲート電極であり、前記エピタキシャル層の上層部は、前記ゲート電極の前記横方向両側に前記第1導電型とは異なる導電型の不純物拡散領域からなるソース領域及びドレイン領域をそれぞれ有することを特徴とする半導体装置。支持基板の主面を加工して前記支持基板の厚み方向に突出する凸状部を形成する工程と、前記凸状部を含む前記支持基板の上層部に不純物を導入して第1導電型の第1の埋め込み拡散層を形成する工程と、前記支持基板上にエピタキシャル層を成長させる工程と、前記凸状部の直上の前記エピタキシャル層の内部に前記第1導電型と同じ導電型の不純物を導入して、前記エピタキシャル層の上面近傍から前記第1の埋め込み拡散層にまで前記厚み方向に延在するシンカー層を形成する工程と、前記シンカー層から前記厚み方向とは垂直な横方向に離れた領域で前記エピタキシャル層上に電極層を形成する工程とを備えることを特徴とする半導体装置の製造方法。請求項8に記載の半導体装置の製造方法であって、前記シンカー層を形成する当該工程は、前記エピタキシャル層上に前記凸状部の直上に開口部を有するレジストパターンを形成する工程と、前記レジストパターンをマスクとして前記第1導電型と同じ導電型の当該不純物を前記エピタキシャル層の内部に選択的にイオン注入する工程と、当該イオン注入された不純物を熱拡散させる工程とを含むことを特徴とする半導体装置の製造方法。請求項9に記載の半導体装置の製造方法であって、前記シンカー層を形成する当該工程の前に、前記エピタキシャル層の上面を平坦化する工程をさらに備えることを特徴とする半導体装置の製造方法。請求項10に記載の半導体装置の製造方法であって、前記エピタキシャル層の上面を平坦化する当該工程はCMP法により実行されることを特徴とする半導体装置の製造方法。請求項8から11のうちのいずれか1項に記載の半導体装置の製造方法であって、前記第1の埋め込み拡散層は、前記凸状部から前記電極層の直下位置まで連続的に形成されることを特徴とする半導体装置の製造方法。請求項8から12のうちのいずれか1項に記載の半導体装置の製造方法であって、前記シンカー層は、前記電極層を取り囲むように環状に形成されることを特徴とする半導体装置の製造方法。請求項8から13のうちのいずれか1項に記載の半導体装置の製造方法であって、前記エピタキシャル層を成長させる当該工程の前に、前記第1の埋め込み層とは異なる領域に前記支持基板の上層部に不純物を導入して前記第1導電型とは異なる第2導電型の第2の埋め込み拡散層を形成する工程と、前記第2の埋め込み拡散層の直上の前記エピタキシャル層の内部に前記第2導電型と同じ導電型の不純物を導入して、前記エピタキシャル層の上面近傍から前記第2の埋め込み拡散層にまで前記厚み方向に延在する基板コンタクト層を形成する工程とをさらに備えることを特徴とする半導体装置の製造方法。請求項14に記載の半導体装置の製造方法であって、前記エピタキシャル層の内部に前記第2導電型と同じ導電型の不純物を導入して前記電極層の周縁部近傍に不純物拡散領域を形成する工程をさらに備えることを特徴とする半導体装置の製造方法。請求項8から15のうちのいずれか1項に記載の半導体装置の製造方法であって、前記電極層は、前記エピタキシャル層の上面とショットキー接合することを特徴とする半導体装置の製造方法。請求項8から15のうちのいずれか1項に記載の半導体装置の製造方法であって、前記電極層を形成する当該工程の前に、前記エピタキシャル層上にゲート絶縁膜を形成する工程をさらに備え、前記電極層は、前記ゲート絶縁膜上にゲート電極として形成されることを特徴とする半導体装置の製造方法。上記パワー半導体デバイスを構成するエピタキシャル層内には、シンカー層と呼ばれる不純物拡散領域が形成されることがある。シンカー層は、支持基板上層部の不純物拡散層埋め込み拡散層と呼ばれる。と同じ導電型の不純物がエピタキシャル層の上面近傍から、埋め込み拡散層が存在する深い領域にまで縦方向に分布する不純物拡散領域であり、エピタキシャル層の上面付近の導電領域を埋め込み拡散層と電気的に接続する機能を有するものである。一方、上記パワー半導体デバイスの耐圧性能は、エピタキシャル層の厚さに依存し、エピタキシャル層の厚さが大きいほど、その耐圧性能も高くなる傾向にある。シンカー層の形成は、イオン注入装置を用いて加速された不純物イオンをフォトレジストなどのマスクを介してエピタキシャル層の内部に選択的に打ち込み、その後、打ち込まれた不純物イオンを熱処理ドライブインで縦方向に熱拡散させることで行われる。しかしながら、エピタキシャル層の厚さがイオン注入装置の限界を超えて大きい場合、エピタキシャル層内の深い領域にまで高いドーズ量の不純物イオンを打ち込むことができない。このため、エピタキシャル層の厚さが増すほど、シンカー層を形成することが技術的に難しくなるという問題がある。そこで、エピタキシャル層内に不純物イオンを打ち込んだ後に、熱処理条件を工夫して深い領域にまで不純物を熱拡散させることが可能である。しかしながら、この熱処理の際には、埋め込み拡散層内の不純物も縦方向に拡散してしまい、これによりエピタキシャル層の実効的な厚さが小さくなるので、耐圧性能を向上させることが難しいという問題がある。また、この熱処理の際に、不純物が縦方向だけでなく横方向にも過剰に熱拡散することでパワー半導体デバイスの電気的特性を劣化させるおそれもある。上記に鑑みて本発明の目的は、シンカー層を内部に有するエピタキシャル層の厚さを増大させて耐圧性能を向上させることができる半導体装置及びその製造方法を提供することである。本発明の第1の態様による半導体装置は、第1導電型の第1の埋め込み拡散層を上層部として有する支持基板と、前記支持基板上に形成され、前記第1導電型と同じ導電型のシンカー層を有するエピタキシャル層と、前記シンカー層から前記支持基板の厚み方向とは垂直な横方向に離れた領域で前記エピタキシャル層上に形成された電極層とを備え、前記支持基板の上層部は、前記エピタキシャル層の上面に向けて突出する凸状部を有し、前記シンカー層は、前記エピタキシャル層の上面近傍から前記凸状部における前記第1の埋め込み拡散層にまで前記厚み方向に延在する不純物拡散領域からなることを特徴とする。本発明の第2の態様による半導体装置の製造方法は、支持基板の主面を加工して前記支持基板の厚み方向に突出する凸状部を形成する工程と、前記凸状部を含む前記支持基板の上層部に不純物を導入して第1導電型の第1の埋め込み拡散層を形成する工程と、前記支持基板上にエピタキシャル層を成長させる工程と、前記凸状部の直上の前記エピタキシャル層の内部に前記第1導電型と同じ導電型の不純物を導入して、前記エピタキシャル層の上面近傍から前記第1の埋め込み拡散層にまで前記厚み方向に延在するシンカー層を形成する工程と、前記シンカー層から前記厚み方向とは垂直な横方向に離れた領域で前記エピタキシャル層上に電極層を形成する工程とを備えることを特徴とする。本発明によれば、シンカー層は、支持基板の凸状部上で厚み方向に延在するため、エピタキシャル層の厚さを増大させても、エピタキシャル層の実効的な厚さを犠牲にすることなくシンカー層は埋め込み拡散層と接合することができる。したがって、耐圧性能を向上させることができる。以下、本発明に係る実施の形態について図面を参照しつつ説明する。実施の形態1.図1は、本発明に係る実施の形態1のショットキーバリアダイオード構造SBD構造:SchottkyBarrierDiodeStructureを有する半導体装置1の構成を概略的に示す断面図である。図1に示されるように、本実施の形態の半導体装置1は、シリコン基板などの結晶基板からなる支持基板10と、この支持基板10上に形成されたN型のエピタキシャル層20とを有する。支持基板10の上層部は、横方向支持基板10の厚み方向とは垂直な方向に連続的に延在するN型不純物拡散領域からなるN型埋め込み拡散層NBL:N-typeBuriedLayer16Na,16Nd,16Nbを含む。エピタキシャル層20の内部には、当該エピタキシャル層20の上面からN型埋め込み拡散層16Na,16Nbにまで縦方向支持基板10の厚み方向に延在するN型不純物拡散領域からなるシンカー層21Na,21Nbが形成されている。これらシンカー層21Na,21Nbよりも浅い領域には、シンカー層21Na,21Nbとそれぞれ接合する比較的高濃度のN型拡散領域22Na,22Nbが形成されている。また、支持基板10の上層部は、N型埋め込み拡散層16Na,16Nd,16Nbとは異なる領域にP型不純物拡散領域からなるP型埋め込み拡散層PBL:P-typeBuriedLayer17Pを含む。このP型埋め込み拡散層17Pの直上のエピタキシャル層20の内部には、比較的低濃度のP-型不純物拡散領域からなる基板コンタクト層27Pが形成されており、この基板コンタクト層27Pは、当該エピタキシャル層20の上面近傍からP型埋め込み拡散層17Pにまで縦方向に延在している。この基板コンタクト層27Pよりも浅い領域には、基板コンタクト層27Pと接合する比較的高濃度のP型拡散領域28Pが形成されている。エピタキシャル層20の上面には、LOCOSLOCalOxidationofSilicon法によりフィールド絶縁膜30Da,30Db,30c,30dが形成されている。図1に示したフィールド絶縁膜30Da,30Dbは、エピタキシャル層20の上面に環状に連続形成されたフィールド絶縁膜の一部をなし、フィールド絶縁膜30c,30dは、内側のフィールド絶縁膜30Da,30Dbを取り囲むようにエピタキシャル層20の上面に環状に連続形成された別のフィールド絶縁膜の一部をなしている。なお、本実施の形態では、フィールド絶縁膜30Da,30Db,30c,30dはLOCOS法で形成される熱酸化膜であるが、これに限定されるものではない。たとえば、エピタキシャル層20の上面をエッチングして溝を形成し、当該溝内に絶縁材料を埋め込むことでフィールド絶縁膜30Da,30Db,30c,30dと同様な機能を持つ絶縁膜を形成することができる。フィールド絶縁膜30Da,30Dbで囲まれる領域では、エピタキシャル層20上に電極層31が形成されている。この電極層31は、エピタキシャル層20とショットキー接合する金属層あるいはシリサイドなどの合金層であり、電極層31とエピタキシャル層20との接合部ショットキー接合部にショットキー障壁を形成するものである。電極層31がシリサイドからなる場合には、電極層31として、たとえば、ニッケルシリサイド膜やタングステンシリサイド膜を形成することができる。また、電極層31の周縁部近傍におけるエピタキシャル層20の上層部には、比較的低濃度のP-型拡散領域24Pa,24Pbと、比較的高濃度のP型拡散領域25Pa,25Pbとが形成されており、P型拡散領域25Pa,25Pbは、P-型拡散領域24Pa,24Pbとそれぞれ接合し、かつ、P-型拡散領域24Pa,24Pbよりも浅い領域に形成されている。また、高濃度のP型拡散領域25Pa,25Pbは電極層31とオーミック接合している。これらP-型拡散領域24Pa,24PbとP型拡散領域25Pa,25Pbとは、逆バイアス印加時にショットキー接合部の周縁付近の電界強度を緩和させる耐圧構造を構成している。なお、図1に示したシンカー層21Na,21Nbは、上面視で電極層31を取り囲むように環状に連続形成されたシンカー層N型不純物拡散領域の一部である。また、図1に示したP-型拡散領域24Pa,24Pbは、上面視で電極層31の周縁部を取り囲むように環状に連続形成された環状のP-型拡散領域の一部をなし、図1に示したP型拡散領域25Pa,25Pbも、上面視で電極層31の周縁部を取り囲むように環状に連続形成されたP型拡散領域の一部をなしている。上記したSBD構造上には層間絶縁膜40と上部配線層45,46とが形成されている。上部配線層45は、層間絶縁膜40内のタングステンなどの導電性材料からなるコンタクトプラグ41,42を介して電極層31とP型拡散領域25Paとに電気的に接続されており、上部配線層46は、層間絶縁膜40内のタングステンなどの導電性材料からなるコンタクトプラグ43を介してN型拡散領域22Naと電気的に接続されている。上部配線層45,46は、たとえば、銅やアルミニウムなどの配線材料を用いて形成することができる。電極層31とコンタクトプラグ41とはSBDのアノードを構成し、コンタクトプラグ43はSBDのカソードを構成する。本実施の形態では、図1に示されるように、支持基板10の上層部がエピタキシャル層20の上面に向けて突出する凸状部10Pa,10Pbを有し、これら凸状部10Pa,10PbにそれぞれN型埋め込み拡散層16Na,16Nbが形成されている。凸状部10Pa,10Pbは、上面視で環状に連続形成された環状凸状部の一部をなすものである。次に、図2~図13を参照しつつ、上記半導体装置1の製造方法について説明する。図2~図13は、実施の形態1の半導体装置1の製造工程の例を概略的に示すための断面図である。まず、図2に示されるようにP型シリコン基板からなる支持基板10を用意する。支持基板10の上面主面には、図1のSBD構造を形成するための素子形成予定領域DAと、図1の基板コンタクト層27Pを形成するための基板コンタクト形成予定領域CAとが割り当てられている。この支持基板10の上面に対して800°C~1100°C程度の温度でウェット酸化を実行して膜厚が5000Å程度の熱酸化膜11を形成する。次に、フォトリソグラフィにより図2の構造上にレジストパターン図示せずを形成し、このレジストパターンをエッチングマスクとして下地の熱酸化膜11にドライエッチングを施す。その後、レジストパターンは除去される。この結果、図3に示されるように素子形成予定領域DAにハードマスク11Mが形成される。このハードマスク11Mは上面視で環状に形成されている。図3には、ハードマスク11Mの一部をなす熱酸化膜11Ma,11Mbが示されている。次に、このハードマスク11Mを用いて支持基板10の上面を選択的にドライエッチングすることで図4の環状凸状部10Pが形成される。環状凸状部10Pの形成後、たとえばHF水溶液を用いてハードマスク11Mは除去される。図4には、環状凸状部10Pの一部をなす凸状部10Pa,10Pbが示されている。環状凸状部10Pの高さ支持基板10の上面のうち平坦面と環状凸状部10Pの上端との段差は、たとえば2μm程度とすればよい。次に、図4の基板表面に対して800°C~1100°C程度の温度条件でウェット酸化を実行して膜厚が350Å~450Å程度のパッド酸化膜12図5を形成する。さらに、たとえば減圧CVD法により、パッド酸化膜12上に膜厚が1650Å~2150Å程度の窒化膜図示せずを成膜し、次いで、フォトリソグラフィによりこの窒化膜上に図6のレジストパターン14を形成する。そして、このレジストパターン14をマスクとして窒化膜をドライエッチングすることで、図6に示されるように基板コンタクト形成予定領域CAを被覆するプロテクト窒化膜13が形成される。次に、プロテクト窒化膜13とレジストパターン14とをマスクとして、リンやアンチモンなどのN型不純物をパッド酸化膜12を介して支持基板10にイオン注入する。具体的には、たとえば、まず、打ち込みエネルギーが約150keV、ドーズ量が約5.0×1013ions/cm2の条件下、支持基板10の上面に対して垂直な方向から約7°の入射角度でリンをイオン注入した後、打ち込みエネルギーが約120keV、ドーズ量が約1.22×1015ions/cm2の条件下、約7°の入射角度でアンチモンをイオン注入すればよい。その後、レジストパターン14は除去される。続けて、注入されたN型不純物を熱処理ドライブインにより熱拡散させる。具体的には、たとえば、トランス1,2-ジクロロエチレントランスLCなどの塩素系ガスを用いて800°C以上の温度で熱処理を実行すればよい。この熱処理の際、プロテクト窒化膜13は耐酸化マスクとして機能する。結果として、図7に示されるように、素子形成予定領域DAにおいて、厚膜たとえば、約5500Åの膜厚の熱酸化膜12Dが形成され、この熱酸化膜12Dの下方にN型埋め込み拡散層16Na,16Nd,16Nbが形成される。N型埋め込み拡散層16Na,16Nbは、凸状部10Pa,10Pb内にそれぞれ形成されたN型不純物拡散領域であり、N型埋め込み拡散層16Ndは、凸状部10Pa,10Pbで囲まれた上面が平坦な領域に形成されたN型不純物拡散領域である。これらN型埋め込み拡散層16Na,16Nd,16Nbは、互いに分断されることなく横方向に連続的に形成されている。次に、たとえばリン酸溶液を用いてプロテクト窒化膜13を除去する。その後、厚膜の熱酸化膜12Dをマスクとして、ボロンなどのP型不純物をパッド酸化膜12Cを介して支持基板10にイオン注入する。具体的には、たとえば、打ち込みエネルギーが約40keV、ドーズ量が約1.0×1013ions/cm2の条件でボロンをイオン注入すればよい。そして、注入されたP型不純物を熱処理でたとえば、窒素ガス雰囲気下、1000°Cで60分間拡散させる。この結果、図8に示されるように、基板コンタクト形成予定領域CAにおいて支持基板10の上層部にP型埋め込み拡散層17Pが形成される。その後、HF水溶液やバッファードフッ酸を用いてパッド酸化膜12Cと熱酸化膜12Dとを除去することで図9の構造が得られる。次に、たとえば気相エピタキシャル成長VPE:VaporPhaseEpitaxy法により、図9の支持基板10上にN型のエピタキシャル層20図10を形成する。エピタキシャル層20の厚さは、たとえば、約3μm程度とすることができる。ここで、気相エピタキシャル成長法に代えて、分子線エピタキシャル成長法MBE:MolecularBeamEpitaxy法や固相エピタキシャル成長SPE:SolidPhaseEpitaxy法などの他のエピタキシャル成長法を使用してもよい。エピタキシャル層20の成長の際は、下地の凹凸がエピタキシャル層20の表面に転写されるため、図10に示されるように凸状部10Pa,10Pbの形状がエピタキシャル層20の表面に転写される。その後、CMPChemicalMechanicalPolishing:化学的機械研磨により図10のエピタキシャル層20の上面を平坦化することで図11の構造が得られる。次に、フォトリソグラフィにより図11の構造上にレジストパターン図示せずを形成し、このレジストパターンをマスクとして凸状部10Pa,10Pbの直上のエピタキシャル層20の内部領域に選択的にN型不純物をイオン注入する。具体的には、たとえば、まず、打ち込みエネルギーが約2000keV、ドーズ量が約2.0×1013ions/cm2の条件でリン質量数:31をイオン注入した後、打ち込みエネルギーが約1000keV、ドーズ量が約8.0×1012ions/cm2の条件でリン質量数:31をイオン注入することができる。その後、注入されたN型不純物を熱処理で拡散させる。この結果、図12に示されるように、凸状部10Paの直上には、エピタキシャル層20の上面からN型埋め込み拡散層16Naにまで延在するシンカー層21Naが形成され、凸状部10Pbの直上には、エピタキシャル層20の上面からN型埋め込み拡散層16Nbにまで延在するシンカー層21Nbが形成される。これらシンカー層21Na,21Nbは、上面視でエピタキシャル層20内に環状に連続形成されたシンカー層21Nの一部をなすものである。その後は、図13に示されるように、エピタキシャル層20上にフィールド絶縁膜30D,30c,30dと電極層31とが形成される。フィールド絶縁膜30Dは、上面視で環状に形成されており、図13に示したフィールド絶縁膜30Da,30Dbはこのフィールド絶縁膜30Dの一部をなすものである。また、エピタキシャル層20の内部には、イオン注入工程を複数回実行することにより、基板コンタクト層27P、環状P-型拡散領域24P、環状P型拡散領域25P及び環状N型拡散領域22Nが形成される。図13に示したP-型拡散領域24Pa,24Pbは、環状P-型拡散領域24Pの一部をなし、P型拡散領域25Pa,25Pbは、環状P型拡散領域25Pの一部をなし、環状N型拡散領域22Nは、N型拡散領域22Na,22Nbの一部をなすものである。その後、この図13の構造上に、図1に示した層間絶縁膜40、コンタクトプラグ41~43及び上部配線層45,46を形成することでSBD構造を有する半導体装置1が完成する。以下、上記実施の形態1の半導体装置1及びその製造方法の効果について説明する。本実施の形態の半導体装置1では、シンカー層21Na,21Nbがエピタキシャル層20の上面近傍から支持基板10の凸状部10Pa,10Pbにまで縦方向に延在するので、エピタキシャル層20の厚さHd図11を増大させても、凸状部10Pa,10Pbの直上のエピタキシャル層20の厚さHr図11を増大させずに済むので、エピタキシャル層20の実効的な厚さを犠牲にすることなく、シンカー層21Na,21NbはN型埋め込み拡散層16Na,16Nbと接合することができる。したがって、エピタキシャル層20の厚さHdを増大させることで半導体装置1の耐圧性能を向上させることができる。図14は、実施の形態1の半導体装置1と対比するための比較例の半導体装置100の構成を概略的に示す断面図である。この半導体装置100の製造工程は、上記凸状部10Pa,10Pbの形成工程とCMP工程とを含まない点を除いて、実施の形態1の半導体装置1の製造工程とほぼ同じである。このため、半導体装置100の構成要素は、N型埋め込み拡散層16とシンカー層121Na,212Nbとを除いて、半導体装置1の構成要素と同様の工程で形成される。この比較例の半導体装置100では、エピタキシャル層20の厚さが大きい程、イオン注入装置の限界によりエピタキシャル層20内の深い領域にまで高いドーズ量で不純物イオンを打ち込むことが難しくなる。このため、エピタキシャル層20の厚さが増すほど、シンカー層121Na,121NbをN型埋め込み拡散層16に到達させることが技術的に難しくなるという問題がある。これに対し、実施の形態1の半導体装置1では、凸状部10Pa,10Pbの直上のエピタキシャル層20の厚さHr図11を局所的に小さくすることができるので、エピタキシャル層20の厚さHd図11を大きくしても、シンカー層121Na,121NbをN型埋め込み拡散層16Na,16Nbに容易に到達させることができる。また、比較例の半導体装置100には、エピタキシャル層20の厚さが大きい程、シンカー層121Na,121Nbの不純物濃度の低下を抑制することが難しく、寄生抵抗が増大するという問題がある。これに対し、実施の形態1の半導体装置1では、エピタキシャル層20の厚さHr図11を局所的に小さくすることができるので、エピタキシャル層20の厚さHd図11を大きくして耐圧性能を高めても、イオン注入装置の限界の影響を受けずに、N型埋め込み拡散層16Na,16Nbの不純物濃度の低下を抑制することが可能である。さらに、本実施の形態の半導体装置1は、比較例の半導体装置100よりも、シンカー層21Na,21Nbの不純物濃度を高めることが容易なので、寄生抵抗を低くすることができる。これにより、カソード抵抗を低くしてアノードとカソード間の順方向電圧印加時の許容電流量を増加させることができる。以上に説明したように実施の形態1の半導体装置1及びその製造方法は、高い耐圧性能と良好な電気的特性とを有するSBD構造を実現することができる。本実施の形態のSBD構造を、たとえば、送受信回路の周波数ミキサー回路、ダイオード検波回路、インバータ回路、あるいは、サージやノイズなどの過電圧から内部回路を保護する過電圧保護回路に適用することが可能である。実施の形態2.上記SBD構造に限らず、MIS構造Metal-Insulator-SemiconductorStructureなどの他のパワー半導体デバイス構造にも本発明を適用することが可能である。図15は、本発明に係る実施の形態2のMIS構造を有する半導体装置2の構成を概略的に示す断面図である。この半導体装置2は、MIS構造の一種である高耐圧Pチャネル型MOSHVPMOS:HighVoltageP-typeMetalOxideSemiconductor構造を有している。図15に示されるように、この半導体装置2は、上記実施の形態1の半導体装置1と同様に、支持基板10とエピタキシャル層20とを含む下部構造を有する。この下部構造の製造工程は、図1~図12で示した製造工程とほぼ同じである。本実施の形態の半導体装置2では、エピタキシャル層20の上面にフィールド絶縁膜30e,30f,30g,30h,30i,30jが形成されている。フィールド絶縁膜30g,30h間の領域には、エピタキシャル層20上にゲート絶縁膜60を介してゲート電極61が形成されている。ゲート絶縁膜60は、たとえば、エピタキシャル層20の表面を熱酸化することにより形成される。ゲート電極61は、ポリシリコンなどの下部電極62と上部電極63とからなる2層構造を有する。このゲート電極61の両側壁には、シリコン酸化物やシリコン窒化物などの絶縁材料からなるサイドウォールスペーサ64,65が形成されている。ゲート電極61の横方向両端部は、図15に示されるようにフィールド絶縁膜30g,30h上に乗り上げているので、ゲート電極61の両端部下方の電界強度を緩和させることができる。一方、エピタキシャル層20の内部には、ゲート電極61の両側にソース領域及びドレイン領域としての一対のP-型不純物拡散領域54S,54Dが形成されている。これらP-型不純物拡散領域54S,54D間におけるゲート絶縁膜60の直下の領域は、ゲート電極61への電圧印加に応じて導電チャネルが形成される領域である。エピタキシャル層20の上層部においては、P-型不純物拡散領域54S,54Dよりも浅い領域にこれらP-型不純物拡散領域54S,54Dと接合するP型拡散領域55S,55Dが形成されている。また、基板コンタクト層27Pよりも浅い領域には、この基板コンタクト層27Pと接合するP型拡散領域58Pが形成されている。さらに、シンカー層21Na,21Nbよりも浅い領域にはこれらシンカー層21Na,21Nbとそれぞれ接合するN型拡散領域52Na,52Nbが形成されている。本実施の形態のN型のシンカー層21Naは、P型の基板コンタクト層27PとP-型不純物拡散領域54S,54Dとの間に介在している。このため、シンカー層21Naは、P型の基板コンタクト層27PとP-型不純物拡散領域54S,54Dとの間のリーク電流の発生を抑制するガードリングとして機能することができる。実施の形態1の半導体装置1と同様に、凸状部10Paが形成されない場合よりも、本実施の形態のシンカー層21Naの不純物濃度を高くすることができるので、シンカー層21Naはガードリングとして高い機能を発揮することができる。たとえば、P型の基板コンタクト層27PとN型のシンカー層21NaとP-型不純物拡散領域54S,54Dとで寄生PNPトランジスタが構成される場合、ベース領域であるシンカー層21Naの不純物濃度を高くすることで、寄生PNPトランジスタの電流増幅率hFEを低下させてラッチアップの発生を抑制することができる。また、実施の形態1の半導体装置1と同様に、凸状部10Pa,10Pb以外の領域のエピタキシャル層20の厚さを増大させても、エピタキシャル層20の実効的な厚さを犠牲にすることなく、シンカー層21NaをN型埋め込み拡散層16Naに到達させることが容易である。これにより、寄生PNPトランジスタの電流増幅率hFEを低下させることができるので、耐圧性能を犠牲にすることなく、ガードリングとしての機能を向上させることができる。以上に説明したように本実施の形態の半導体装置2及びその製造方法は、高い耐圧性能と良好な電気的特性とを有するMIS構造を実現することができる。このようなMIS構造を用いて、たとえば耐圧性能に優れたMOSFETMOSField-EffectTransistorを実現することが可能である。実施の形態1,2の変形例.以上、図面を参照して本発明に係る種々の実施の形態について述べたが、これらは本発明の例示であり、上記以外の様々な形態を採用することもできる。たとえば、図15のMIS構造内の不純物拡散領域の導電型を逆の導電型に変更することでNチャネル型MIS構造を構成することも可能である。また、実施の形態1のSBD構造と実施の形態2のMIS構造とを同一の支持基板10上に並べて形成した形態もあり得る。"