半導体抵抗素子の抵抗値の応力起因変動を補償する方法であって、該方法は、前記半導体抵抗素子及び基準構成部を有する半導体デバイスを設ける半導体デバイス準備ステップであり、前記基準構成部は金属基準抵抗及び半導体基準抵抗を有するものとした、該半導体デバイス準備ステップと、前記金属基準抵抗及び半導体基準抵抗の抵抗値における前記応力起因変化、又はそれに機能的に関連する少なくとも1つの量における前記応力起因変化を測定することにより補償パラメータを生成する、補償パラメータ生成ステップと、及び前記補償パラメータを使用して前記半導体抵抗素子の抵抗値の応力起因変動を補償する、補償パラメータ使用ステップと、を有することを特徴とする、方法。請求項1に記載の方法において、前記補償パラメータは、前記金属基準抵抗の抵抗値と前記半導体基準抵抗の抵抗値との第1の比を測定することにより生成する、方法。請求項2に記載の方法において、前記補償パラメータは、前記金属基準抵抗の抵抗値と前記半導体基準抵抗の抵抗値との第2の比であって、基準条件下で決定される該第2の基準の比に、前記第1の比を比較することにより生成する、方法。請求項3に記載の方法において、前記補償パラメータは、前記第2の比に対する前記第1の比の比、又はそれに機能的に関連する量を得ることにより生成する、方法。請求項1~4のいずれか一項に記載の方法において、前記補償パラメータ生成ステップは、前記金属基準抵抗及び前記半導体基準抵抗の測定抵抗値における温度起因変動を補償する温度補償ステップを有する、方法。請求項5に記載の方法において、前記温度補償ステップは、金属抵抗及び半導体抵抗の温度の関数とした抵抗値のデータベース又は数学的モデルを参照して行う、方法。請求項1~6のいずれか一項に記載の方法において、前記補償パラメータ生成ステップは、前記金属基準抵抗及び前記半導体基準抵抗のゲージ率の比を補正するステップを含む、方法。請求項4に記載の方法において、補正因子は以下の関係式、すなわち、で与えられ、ここで、RRΔSは前記第1の比、RRは前記第2の比、GSは前記半導体基準抵抗における半導体材料のゲージ率、GMは前記金属基準抵抗における金属材料のゲージ率、ΔSSは前記半導体基準抵抗が受ける歪みの変化、ΔSMは前記金属基準抵抗が受ける歪みの変化であり、また、随意に、項GM/GS及びΔSM/ΔSSの一方又は双方を無視する、方法。請求項1~8のいずれか一項に記載の方法において、前記半導体抵抗素子はRC発振器の一部を形成し、前記補償パラメータ使用ステップは、前記補償パラメータを前記半導体抵抗素子の抵抗値における前記応力起因変動の指標として使用するステップと、前記応力起因変動の指標を考慮して前記RC発振器を調整し、所望の出力周波数を実現するステップとを含む、方法。半導体抵抗素子の抵抗値の応力起因変動を補償する装置であって、該装置は、前記半導体抵抗素子及び基準構成部を有する半導体デバイスであり、前記基準構成部は金属基準抵抗及び半導体基準抵抗とを有する、該半導体デバイスと、前記金属基準抵抗及び前記半導体基準抵抗の抵抗値における応力起因変化、又はそれに機能的に関係する少なくとも1つの量における応力起因変化を測定する測定構成部を有し、該測定構成部により測定された前記応力起因変化から補償パラメータを生成する補償パラメータ生成器と、前記補償パラメータを用いて前記半導体抵抗素子の抵抗値の応力起因変動を補償する補償器と、を備えた、ことを特徴とする、装置。請求項10に記載の装置において、前記半導体デバイスは集積回路とした、装置。請求項11に記載の装置において、前記金属基準抵抗は、前記集積回路上の複数のビアを接続することにより形成した、装置。請求項12に記載の装置において、前記ビアを直列接続した、装置。請求項10~13のいずれか一項に記載の装置において、前記金属基準抵抗は、タングステン又はタングステン合金から形成する、装置。請求項10~14のいずれか一項に記載の装置において、前記半導体基準抵抗は、ポリシリコン又はドープしたシリコンから形成する、装置。請求項10~15のいずれか一項に記載の装置において、前記半導体デバイスはRC発振器を有し、また前記半導体抵抗素子は前記RC発振器の一部を形成する、装置。請求項16に記載の装置において、前記補償器は、前記半導体抵抗素子の抵抗値における前記応力起因変動の指標として前記補償パラメータを使用し、前記応力起因変動を考慮して前記RC発振器を調整し所望の出力周波数を達成する、装置。請求項10~17のいずれか一項に記載の装置において、前記補償パラメータ生成器は、前記金属基準抵抗及び前記半導体基準抵抗の測定抵抗値における温度起因変動を補償する温度補償器を有する、装置。請求項18に記載の装置において、前記温度補償器は、金属基準抵抗及び半導体基準抵抗の温度の関数とした抵抗値のデータベースを有する、又は金属基準抵抗及び半導体基準抵抗の温度の関数とした抵抗値の数学的モデルを利用するよう構成し、また前記温度補償器は、さらに、温度を測定する温度測定デバイスと、該温度測定デバイスにより測定された温度を前記データベース又は前記数学的モデルの基準データとして使用して、前記測定構成部により測定された抵抗値を、前記データベース又は数学的モデルと比較する比較器とを有する構成とした、装置。集積回路上で実現できる半導体デバイスの特定例は、RC発振器のような電子振動子である。上述の考察から明らかなように、シリコンチップに応力が加わると、パッケージRC発振器には周波数がシフトし、この周波数シフトは、半導体チップの応力印加前に精密に校正されたか否かに無関係に生ずる。自然発生するウェーハ毎に発生するプロセス変動を排除するために、RC発振器を精密に校正することは既知である。典型的には、この校正calibrationプロセスは製造プロセス中又は直後、例えばウェーハプローブ検査時に行うことができる。この時、温度に関する装置の応答を校正してその後の温度依存変動を排除できるように、温度掃引スイープを実行することが既知である。しかし、これらの既知の校正手法は、シリコンチップのパッケージングにより引き起こされる応力変化に起因するRC製品中のその後の変化を考慮していない。パッケージ起因応力を完全に予測するのは容易ではなく、本発明は、パッケージ応力の補償には、適切な補償を行う前にパッケージ応力又はその影響を監視するシステムが必要である、という原則に基づいている。応力起因歪みの機械的測定のために歪みゲージを用いることは既知であるが、典型的には、これらデバイスは、歪んでいる1以上のコンポーネント構成要素と比較される歪みがない基準コンポーネントに依存している。代案として、電圧又は電流のような既知の基準量を用いて歪みゲージ特性を測定することができる。このことは、シリコンダイ上への実装に対する主要な妨げを意味しており、これはすなわち、ダイ上の全てのコンポーネントには何らかの応力が加わっており、理想的な基準コンポーネント又は基準量は存在しないからである。本発明は、少なくとも幾つかの実施形態において、上述の問題及び要求に対処する。特に、本発明は、RC発振器における応力起因変動を補償する方法及び装置を提供する。しかし、より一般的には、本発明は、別の目的に使用される半導体抵抗素子の抵抗値における応力起因変動の補償に適用できる。例えば、本発明はバンドギャップ基準システム、ピエゾ抵抗デバイス、センサ、又は抵抗値の微細制御を要する別の半導体デバイスに使用できる。本発明の第1の態様によれば、半導体抵抗素子の抵抗値の応力起因変動を補償する方法を提供し、その方法は、前記半導体抵抗素子及び基準構成部を含む半導体デバイスを設ける半導体デバイス準備ステップであって、前記基準構成部は金属基準抵抗及び半導体基準抵抗を有する構成とした、該半導体デバイス準備ステップと、前記金属基準抵抗及び前記半導体基準抵抗の抵抗値における前記応力起因変化、又はそれに機能的に関連する少なくとも1つの量における前記応力起因変化を測定することにより補償パラメータを生成する、補償パラメータ生成ステップと、及び前記補償パラメータを使用して前記半導体抵抗素子における抵抗値の応力起因変動を補償する、補償パラメータ使用ステップと、を有することを特徴とする。本発明は、金属及び半導体材料が示す応力に対しての異なる感度を利用して、応力により誘発される抵抗値変化を決定し、また定量化する。典型的には、前記半導体抵抗素子及び前記半導体基準抵抗は、同一の半導体材料から形成する。有利には、少なくとも前記半導体基準抵抗、及び随意に前記金属基準抵抗を、前記半導体抵抗素子の位置の近傍に配置する。有利には、前記補償パラメータは、前記金属基準抵抗の抵抗値と前記半導体基準抵抗の抵抗値との第1の比を測定することにより生成する。好都合には、前記補償パラメータは、前記金属基準抵抗の抵抗値と前記半導体基準抵抗の抵抗値との第2の比であって、基準条件下で決定される該第2の基準の比に、前記第1の比を比較することにより生成する。一般的には、前記第2の基準の比は、製造時、又はウェーハプローブ検査時のような製造直後に決定する。これは、温度依存校正を含むことができるより大きな校正プロセスの一部として行うことができる。好適な実施形態において、前記補償パラメータは、前記第2の比に対する前記第1の比、又はそれに機能的に関連する量を得ることにより生成する。有利には、前記補償パラメータ生成ステップは、前記金属基準抵抗及び前記半導体基準抵抗の測定抵抗値における温度起因変動を補償する温度補償ステップを有するものとする。こうして、温度変化に起因する測定抵抗値の変動を考慮することができる。残りの抵抗値変動は、基準条件下で存在しない別の応力の存在に関与するものとすることができる。好適には、前記温度補償ステップは、金属基準抵抗及び半導体基準抵抗の温度の関数とした抵抗値のデータベース又は数学的モデルに関連して行う。一実施形態において、温度校正手続を行って前記金属基準抵抗の抵抗値と前記半導体基準抵抗の抵抗値との比又はそれぞれに機能的に関連する少なくとも1つの量間の比の温度依存性を曲線適合法フィッティングにより決定する。前記補償パラメータ生成ステップは、前記金属基準抵抗及び前記半導体基準抵抗のゲージ率の比を修正するステップを含むことができる。ゲージ率Gは、関係式ΔR/R=GΔL/Lにより定義される。ここで、ΔRは印加応力変化に起因する抵抗値変化、Rは応力変化前の抵抗値、ΔLは印加応力変化に起因する長さ変化、及びLは応力変化前の長さであり、つまり、ΔL/Lは軸歪みを表している。好適な実施形態において、補正因子は以下の関係式から得られる。ここで、RRΔSは前記第1の比、RRは前記第2の比、GSは前記半導体基準抵抗における半導体材料のゲージ率、GMは前記金属基準抵抗における金属材料のゲージ率、ΔSSは前記半導体基準抵抗が受ける歪みの変化、ΔSMは前記金属基準抵抗が受ける歪みの変化である。随意に、項GM/GS及びΔSM/ΔSSの1つ又は両方を無視できる。しかし、これらの比の1つ又は両方を考慮することにより、より正確な抵抗値補償を得ることができる。特に、項GM/GSを計上することができる。補正因子は、以下の関係から得られる。この関係は、2次以上の展開項を無視することにより、式1から得ることができる。しかし、補正因子は、本明細書に記載する別の手法アプローチを用いて得ることができる。有利には、金属基準抵抗及び半導体基準抵抗は、直列接続する。この構成は、これら素子における抵抗値の比の簡便測定を可能にする。しかし、別の構成及び関連する測定技法を実装することができる。好適には、前記半導体抵抗素子はRC発振器の一部を形成し、前記補償パラメータ使用ステップは、前記補償パラメータを前記半導体抵抗素子の抵抗値における応力起因変動の指標として使用するステップと、前記応力起因変動の指標を考慮し、前記RC発振器を調整して所望の出力周波数を達成するステップとを含むものとする。しかし、前記補償パラメータを任意の適切な様式で使用して、多くの別の用途に使用される1以上の半導体抵抗素子の抵抗値における応力起因変動を補償できる。本発明の第2の態様によれば、半導体抵抗素子の抵抗値の応力起因変動を補償する装置を提供し、該装置は、前記半導体抵抗素子及び基準構成部を有する半導体デバイスであって、前記基準構成部は金属基準抵抗及び半導体基準抵抗を有する、該半導体デバイスと、前記金属基準抵抗及び前記半導体基準抵抗の抵抗値における応力起因変化、又はそれに機能的に関連する少なくとも1つの量における応力起因変化を測定する測定構成部を有し、該測定構成部により測定された前記応力起因変化から補償パラメータを生成する補償パラメータ生成器と、前記補償パラメータを使用して前記半導体抵抗素子の抵抗値の応力起因変動を補償する補償器と、を備える。好適には、前記半導体装置は集積回路とする。好都合には、集積回路において、前記金属基準抵抗は、前記集積回路における複数のビアを接続することにより形成する。ビアは直列接続するが、別の構成も利用することができる。金属基準抵抗は、タングステン又はタングステン合金から形成できる。タングステンは、低いゲージ率、及びポリシリコンのような多くの半導体材料よりも低い弾性率であるという利点を有し、その結果、応力により誘発される歪みは、このような半導体材料よりも小さく、従って、式1の括弧内の第2項はより小さい。本発明の特定の簡便な実施形態において、金属基準抵抗は、集積回路における接続された複数のタングステンビアから形成する。半導体基準抵抗は、ポリシリコン又はドープしたシリコンのような任意の適切な半導体材料から形成することができる。典型的には、半導体基準抵抗及び前記半導体抵抗素子は、同一の半導体材料から形成する。好適には、半導体デバイスはRC発振器を有し、また半導体抵抗素子が前記RC発振器の一部を形成するものとする。これらの実施形態において、補償器は、補償パラメータを半導体抵抗素子の抵抗値における応力起因変動の指標として使用し、応力起因変動の指標を考慮してRC発振器を調整して所望の出力周波数を達成することができる。補償パラメータ生成器は、金属基準抵抗及び半導体基準抵抗の測定抵抗値における温度起因変動を補償する温度補償器を有することができる。温度補償器は、金属基準抵抗及び半導体基準抵抗の温度の関数とした抵抗値のデータベースを有する、又は金属参照抵抗及び半導体基準抵抗の温度の関数とした抵抗値の数学的モデルを利用するよう構成することができ、また温度補償器は、さらに、温度を測定する温度測定デバイスと、該温度測定デバイスにより測定された温度を前記データベース又は前記数学的モデルに対する基準データとして使用して、前記測定構成部により測定された抵抗値を、前記データベース又は数学的モデルと比較する比較器とを有する構成とする。本発明は上記の通りであるが、本発明は、上記の態様、あるいは以下の説明、図面又は特許請求の範囲における任意の発明の組み合わせに及ぶ。例えば、本発明による第1の態様の要素を、本発明による第2の態様に組み込むことができ、又はその逆も可能である。以下に、本発明による装置及び方法の実施形態を添付図面につき説明する。図1は、本発明による集積回路10の模式図であり、この集積回路10は、プログラマブルRC発振器12、該RC発振器12のための制御構成部14、補償パラメータ生成器16、及び温度センサ18を備える。補償パラメータ生成器16は、測定構成部16aと補償パラメータ計算器16bとを有する。測定構成部16aは、金属基準抵抗と半導体基準抵抗図1に示さずとを含む。当業者であれば容易に理解できるように、プログラマブルRC発振器12は複数のキャパシタ及び抵抗を備え、これらキャパシタ及び抵抗は相互接続して、RC製品によりほぼ決定される所望周波数の出力信号を供給できるようにする。RC発振器におけるキャパシタ及び抵抗の構成部は、制御構成部14により制御できる。プログラマブルRC発振器12における抵抗、並びに測定構成部16aにおける金属基準抵抗及び半導体基準抵抗は全て集積回路10上に配置しており、従ってほぼ同一の応力を受ける。有利には、少なくとも半導体基準抵抗は、RC発振器12の抵抗の位置に近接させて集積回路上に物理的に配置する。以下により詳細に説明するように、補償パラメータ計算器16bは、測定構成部16aにおける金属基準抵抗と半導体基準抵抗との比の測定値を利用して、補償パラメータを導き出し、この補償パラメータは、集積回路が受ける応力により誘発される抵抗率変化の指標である。本発明は、金属材料及び半導体材料が示す、応力に対する異なる感度を利用する。このことは、材料のゲージ率として理解でき、また定量化できる。ゲージ率は、応力を受けたときの3次元固体の幾何学的形状ジオメトリ的変形に起因する。印加応力の変化はΔL/Lの歪みを引き起こし、ひいてはこの歪みがポアソン比vv=軸方向歪み/横方向歪みにより定義される物理的固体の断面積の変化を引き起こす。小さな変形に対しては、材料の伸張は体積に関して、ΔV/V=1-2vΔL/Lと表すことができる。歪みは抵抗素子のジオメトリを変化させる。0.5のポアソン比を有する固体は、変化する応力条件下で一定の体積を維持するが、形状変化を示すであろう。このことを図2に示し、図2aは軸方向応力変化前の素子20の斜視図及び断面図を示し、図2bは軸方向応力変化が軸歪みを引き起こした後の素子20の斜視図及び断面図を示す。軸歪みは素子の長さを増加させるが、断面積を低減させることが分かる。例として、歪みを受けて1伸張している金属抵抗は、1小さな断面積も有し、従って1の歪みに対して約2の抵抗変化を示す。ゲージ率は、抵抗値の微小変化を長さの微小変化に関連させ、また関係式G=ΔR/R/ΔL/Lにより定義される。ここで、ΔRは印加応力変化に起因する抵抗値変化、Rは応力変化前の抵抗値、ΔLは付加応力変化に起因する長さ変化、Lは応力変化前の長さであり、つまりΔL/Lは軸歪みを表す。ほとんどの金属は2に近いゲージ率を有しているが、これはなぜなら、これら材料が歪みの下でほぼ一定体積を保持するものの、比較的小さな応力下では目立った抵抗値変更効果を示さないからである。これに対して、ポリシリコンのような半導体材料は、より高いゲージ率を有している。これは、長さ及び断面積の変化を引き起こすのに加えて、これら材料の歪みが、半導体材料内の少数キャリアの数及びキャリア移動度の変化をも引き起こすからである。例として、ポリシリコンのゲージ率は約20である。本発明は、半導体基準抵抗の挙動を金属基準抵抗の挙動と比較することにより、金属及び半導体材料の異なるゲージ率を利用する。金属抵抗の抵抗値は、半導体抵抗に比べて歪みに影響されないので、金属基準抵抗及び半導体基準抵抗の抵抗値の微分解析から、歪みの影響に由来し得る抵抗値の変動を得ることができる。理想的なシステムにおいては、基準抵抗の1つはゲージ率がゼロであり、またその結果、歪み不感基準として作用するものとする。本発明は、この理想的な基準抵抗は存在しないことを認識しているだけでなく、差動抵抗構成を用いて優れた補償を達成できることも認識している。約2のゲージ率を有する金属基準抵抗、及びゲージ率が約20であるポリシリコン半導体基準抵抗を用いる場合、抵抗値変化の約90が印加応力により誘発されたものであると容易に見なすことができる。これは優れた抵抗値補正を提供でき、例えば500ppmの非補償の応力起因抵抗変化を50ppmまで容易に低減できる。しかし、以下により詳細に説明するように、基準抵抗の既知のゲージ率に対する更なる補償により、これを容易に改善できる。これらの実施形態において、補正における主要な誤差は、追加の補償のために使用されるゲージ率のあらゆる誤差に起因し、またこの残差は、基準抵抗の実際のゲージ率を考慮するための補正を何ら行わない実施形態に関連する誤差よりも著しく小さいと予想される。図3は、図1の測定構成部16aにおける金属基準抵抗30及び半導体基準抵抗32のあり得る構成を示す。図3に示す構成において、金属基準抵抗30及び半導体基準抵抗32は直列に配置されている。適切な電源電流が抵抗30及び32に供給されると、電圧比V1/V2を容易に測定でき、ここで、V1は半導体基準抵抗32にかかる電圧であり、V2は金属基準抵抗30にかかる電圧である。この電圧比は、抵抗32及び30の抵抗値の比を表しており、電源電流に独立である。基準抵抗からデータを得るこの方法は便利であるが、当業者であれば、周知技術を用いた多くの別の比較方法が存在することを理解するであろう。例えば、抵抗を並列接続し、電流ミラー回路により得られる同一電流を供給することができる。電圧比を一方の電圧を基準レベルとして使用し、他方をアナログ-デジタル変換器用の入力レベルとして使用することにより測定してもよい。別の適切な技術も当業者には明らかであろう。応力がない場合、半導体基準抵抗の抵抗値Rsemi及び金属基準抵抗の抵抗値Rmetalは、Rsemi=R1f1T及びRmetal=R2f2Tと記載でき、その結果、抵抗比は、で与えられる。f1T及びf2Tは、個々の抵抗値の温度依存性を表し、RRTは、抵抗比の温度依存性を表す。抵抗比の温度依存性は、多くの方法で決定できる。例えば、抵抗の温度依存挙動又は抵抗比の直接測定は、集積回路のパッケージング前に決定することができる。典型的には、RC発振器は集積回路のパッケージング前に校正し、また好都合には、抵抗比の温度依存性はこの時点又はこの時点前後で決定できる。その関係性を確立するために、曲線フィッティングを行うことができる。金属の温度係数は、半導体材料よりも大きく、また、したがって、Rsemi値がRmetal値よりも極めて大きく、その結果、抵抗値の温度起因変化が類似した程度の大きさとなり、Rsemiの応力起因変化が、Rmetalの温度起因変化によって圧倒されないことを確実にするのが望ましい。パッケージング後、集積回路が受ける応力変化は、Rsemi及びRmetalの変化を誘起し、その結果、抵抗比は、となる。ここでΔSは歪み変化、GΔSは、この歪み変化に起因する抵抗値の微小変化、添え字は半導体S又は金属Mを示す。従って、元の抵抗比に対する応力変化後の抵抗比の比は、と表すことができる。抵抗値の微小変化をδRで示し、半導体抵抗値の微小変化に対する金属抵抗値の微小変化の比をkで示し、ここでkがである場合、抵抗比の比は、と表すことができ、従って、半導体抵抗値の微小変化は、抵抗比の比から計算することができる。式2を用いて、近似の程度を変化させて応力起因抵抗変化の補償パラメータを導出できる。金属抵抗値の変化は半導体抵抗値の変化よりもはるかに小さいことが既知であり、よってkは極めて小さいため、式2の分母の第1項は完全に無視できる。その代わりに、金属及び半導体材料のゲージ率の比が既知であるか、又は決定できる場合、より高い精度を得ることができる。例えば、上述のように、金属/ポリシリコンに対する比GM/GSは約0.1であることが既知である。印加応力が金属基準抵抗及び半導体基準抵抗に類似した歪みレベルを生ずるつまり、ΔSS~ΔSMと仮定する場合、kを0.1で近似できる。kのより正確な値を得るために、金属材料及び半導体材料の弾性率の知識を利用することにより、実際の比ΔSM/ΔSSをより高精度にして考慮できる。元の抵抗比に対する応力変化後の抵抗比の比から半導体抵抗値の応力起因変化に対する値を得るために、様々な方法を実装してもよいことが分かる。この値は、図1に示すような適切に構成された補償パラメータ計算器16bを用いて計算できる。図1に示したプログラマブルRC発振デバイスがある状況で、値errsは、応力の効果を補償するために発振器のプログラミングコードに適用する必要がある変化を表す。その値は、補償パラメータ計算器16bからプログラマブルRC発振器に対する制御構成部14に送信できる。制御構成部14は、値δRSを受信し、またその値を使用して、RC発振器が所望の周波数出力を生成するのを確実にできるようにする。制御構成部14は、受信値に応答して当業者が容易に想到するであろう多くの方法でプログラマブルRC発振器12の動作を制御できる。例えば、制御構成部14は、抵抗値の応力起因変化が検出されない状況に対して、抵抗とキャパシタとの異なる組み合わせ、及び/又は異なる相互接続手法を相対的に使用することを確実にできる。付加的に、又は代替的に、プログラマブル発振器12により出力された信号の周波数を微調整するために、ディザリング手法を実装してもよい。様々な金属を使用して金属基準抵抗を作製することができる。選択した金属の抵抗値は、応力に対して低い感度を示し、また半導体基準抵抗に使用する半導体材料に近い温度依存性を有することが好ましい。半導体基準抵抗をポリシリコンから形成するとき、使用できる金属の例としては特にタングステンであるが、これに限定されない。利点は、低いゲージ率及びポリシリコンよりも低い弾性率弾性率はポリシリコンの約1/3にあり、その結果、共通応力により誘発される歪みはより小さくなる。このことは、式2の分母における項kがより小さく、またこの結果として、この項の値における誤差が計算された半導体抵抗値の変化に与える影響がより小さくなるという効果を有する。金属基準抵抗は、種々の方法で形成できる。多くの標準シリコンウェーハは、100μΩ/□オーダーの典型的なシート抵抗値を有する金属抵抗を提供する。このような構造に関連する抵抗値は、多くの用途に好ましいものよりも小さい傾向にあるが、金属基準抵抗はこれらの標準的な金属抵抗を用いて製造できる。より大きなシート抵抗値の金属抵抗を有するシリコンウェーハを採用するのが有利である。代替的アプローチにおいて、ビア構造の新規の使用が提案される。多くの標準シリコンウェーハは、絶縁層間の孔に満たされた導電材料の小ポストであるビア構造を有し、その結果、ビアの上方及び下方の導電層が電気的に接続される。図4は、集積回路の一部の断面図を示し、第1絶縁層40上に第2絶縁層を形成した状況を示す。第1絶縁層40に隣接して導電層44を設け、また他の導電層46を第2絶縁層42上に形成する。図4は、第2絶縁層42に形成された開孔内に位置するビア構造48を示す。ビア48は、金属材料から形成し、導電層44及び46を電気的に接続することが分かる。様々な材料を使用してビア48を形成できるが、一般的にはタングステンで形成する。本発明者らは、複数のビアを互いに接続して、簡便な方法で金属基準抵抗を形成することができ、これら金属基準抵抗を標準シリコンウェーハとしての設計体に容易に集積できることに気付いた。金属基準抵抗は、複数のビアの直列構成により簡便に形成できる。タングステンビアの構成をこの目的のために用いるのが特に好ましく、これは、上で議論したタングステンの有利な特性のせいであり、また各タングステンビアの抵抗値は典型的には約5Ωであり、従って、利用可能な抵抗値例えば、約数kΩを有する金属基準抵抗が、標準シリコンウェーハを使用して容易に製造できるからである。しかし、金属基準抵抗を形成する別の方法、及び金属基準抵抗に使用する別の適切な金属も、業者であれば、本明細書に記載した原理を用いて容易に想到するであろう。