第1または第2導電型層の上に第1導電型のドリフト層2を備え、主表面がオフ角を有する炭化珪素半導体基板1、2に形成され、前記炭化珪素半導体基板1、2における前記ドリフト層2の表面に形成された一方向を長手方向とするトレンチ6の両側面をチャネル形成面として、前記トレンチ6内にゲート絶縁膜8を介して形成されたゲート電極9に対するゲート電圧の印加に基づいて前記トレンチ6の側面を通じて電流を流すように構成されたトレンチゲート構造の縦型半導体素子を有する炭化珪素半導体装置であって、前記炭化珪素半導体基板1のオフ方向に対する垂直方向が前記トレンチ6の長手方向とされていることを特徴とする炭化珪素半導体装置。前記主表面がSi面とされ、前記オフ方向は<11-20>方向とされていると共に、前記トレンチ6の長手方向が<1-100>方向とされていることを特徴とする請求項1に記載の炭化珪素半導体装置。前記主表面がSi面とされ、前記オフ方向は<1-100>方向とされていると共に、前記トレンチ6の長手方向が<11-20>方向とされていることを特徴とする請求項1に記載の炭化珪素半導体装置。前記主表面がC面とされ、前記オフ方向は<11-20>方向とされていると共に、前記トレンチ6の長手方向が<1-100>方向とされていることを特徴とする請求項1に記載の炭化珪素半導体装置。前記主表面がC面とされ、前記オフ方向は<1-100>方向とされていると共に、前記トレンチ6の長手方向が<11-20>方向とされていることを特徴とする請求項1に記載の炭化珪素半導体装置。しかしながら、トレンチゲート構造の縦型MOSFETなどを形成すると、トレンチの側面や底面に凹凸が発生し、その上に形成されるゲート絶縁膜の絶縁耐圧、寿命を低下させるという問題があることが確認された。SiC半導体装置では、SiCの破壊電界強度がシリコンの10倍あることから、シリコンデバイスの10倍近い電圧をかけた状態で使用される。このため、ゲート絶縁膜にもシリコンデバイスの10倍の強度の電界がかかり、ゲート絶縁膜の絶縁耐圧、寿命が特に問題になる。本発明者らが上記のようにトレンチの側面や底面に凹凸が発生する要因について検討したところ、SiC半導体基板の表面のステップバンチングに起因していることを確認した。これについて、図8を参照して説明する。図8aは、トレンチを形成したときのSiC半導体基板の上面レイアウト図、図8bは、図8aのF-F’断面図である。SiCでは、基板表面へのSiCのエピタキシャル成長が行えるようにするためにオフ角を有するオフ基板がSiC半導体基板J1として用いられる。SiC半導体基板J1は、図8aに示すように一方向をオフ方向としており、このオフ方向に平行方向がトレンチJ2の長手方向とされている。トレンチゲート構造の縦型MOSFETなどを有するSiC半導体装置では、不純物層を形成するためにイオン注入、活性化アニールなどの工程を行ったり、トレンチ形成のために酸化膜形成、現像、酸化膜パターニングによるマスク形成、酸化膜マスクを用いたトレンチエッチングなどの工程を行っている。図9は、これら各工程を示した斜視断面図である。図9aに示すようにn型ドリフト層J3が備えられたSiC半導体基板J1の表層部にイオン注入することでp型ベース領域J4やn型ソース領域J5を形成し、その後、図9bに示すように活性化アニールを行う。続いて、図9cに示すように酸化膜J6およびレジストJ7を配置したのち、図9dに示すように現像処理によってレジストJ7をパターニングする。そして、レジストJ7をマスクとして図9eに示すように酸化膜J6をエッチングしたのち、図9fに示すように酸化膜J6をマスクとしてトレンチJ2を形成する。このようにしてトレンチJ2を形成しているが、図9bに示すようにトレンチJ2を形成する前に行っている活性化アニール時に、SiC半導体基板J1の表面、つまりオフ基板の表面に元々形成されていた原子のステップが崩れて大きくなり、ステップバンチングSBが形成される。このステップバンチングSBがトレンチエッチング用のマスクとなる酸化膜J6にも引き継がれ、トレンチエッチングを行った際にトレンチJ2の側面や底面にも凹凸が形成されるのである。ステップバンチングSBの底や角ではプラズマ粒子等のエッチングガス分子が集中し、エッチング速度が大きくなる。トレンチ側面においてもステップバンチングSBの底や角が過度にエッチングされ凹凸ができ、それが基点となってトレンチ底に向かって凹凸が引き継がれる。ステップバンチングSBの影響の低減としては、プレーナ型のMOSFETにおいて、ステップバンチングSBの長手方向と平行方向にキャリアが移動するようにチャネルを配置するというものがあるが特許文献4参照、チャネル移動度の向上が図れるだけであり、ゲート絶縁膜の絶縁耐圧、寿命を向上させることはできない。また、ステップバンチングSBを低減する方法として、CVD法によりカーボン膜を基板表面全面に形成し、活性化熱処理を行うという方法が提案されているが特許文献5参照、十分にステップバンチングを低減することはできないし、製造工程が増加するという問題も発生させる。本発明は上記点に鑑みて、トレンチの側面や底面の凹凸を抑制し、ゲート絶縁膜の絶縁耐圧、寿命の低下を抑制できる構造のSiC半導体装置を提供することを目的とする。上記目的を達成するため、請求項1に記載の発明では、第1または第2導電型層の上に第1導電型のドリフト層2を備え、主表面がオフ角を有する炭化珪素半導体基板1、2に形成され、炭化珪素半導体基板1、2におけるドリフト層2の表面に形成された一方向を長手方向とするトレンチ6の両側面をチャネル形成面として、トレンチ6内にゲート絶縁膜8を介して形成されたゲート電極9に対するゲート電圧の印加に基づいてトレンチ6の側面を通じて電流を流すように構成されたトレンチゲート構造の縦型半導体素子を有する炭化珪素半導体装置であって、炭化珪素半導体基板1のオフ方向に対する垂直方向がトレンチ6の長手方向とされていることを特徴としている。例えば、請求項2に記載したように、主表面をSi面とし、オフ方向を<11-20>方向、トレンチ6の長手方向を<1-100>方向とすることができる。トレンチ6の長手方向を<1-100>方向とする場合、トレンチ6の側面、つまりチャネル形成面が11-20面となる。この面は、チャネル移動度が高く、オン抵抗低減を図る上で好ましい。また、請求項3に記載したように、主表面をSi面とし、オフ方向を<1-100>方向、トレンチ6の長手方向を<11-20>方向とすることもできる。また、請求項4に記載したように、主表面をC面とし、オフ方向を<11-20>方向、トレンチ6の長手方向を<1-100>方向とすることもできる。SiC半導体基板1、2としてオフ基板が用いられていることから、トレンチ6を形成したときに、その側面が目標とする面からオフ角分ずれることになり、チャネル移動度の低下に繋がる。しかしながら、C面を主表面とする場合には、オフ角分ずれたときのチャネル移動度の低下率がSi面を主表面とする場合と比較して小さくできる。このため、主表面をC面とするSiC半導体基板を用いると、よりチャネル移動度の低下を抑制することが可能となる。また、請求項5に記載したように、主表面をC面とし、オフ方向を<1-100>方向、トレンチ6の長手方向を<11-20>方向とすることもできる。なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。第1実施形態本発明の第1実施形態について説明する。ここではSiC半導体装置に備えられる素子として反転型のトレンチゲート構造のMOSFETについて説明する。図1は、本実施形態にかかるトレンチゲート構造のMOSFETの斜視断面図である。この図は、MOSFETの1セル分を抽出したものに相当する。本図ではMOSFETの1セル分しか記載していないが、図1に示すMOSFETと同様の構造のMOSFETが複数列隣り合うように配置されている。また、図2a~図2dは、図1のMOSFETの断面図である。図2aは、図1中のA-A線においてxz平面と平行に切断したときの断面、図2bは、図1中のB-B線においてxz平面と平行に切断したときの断面、図2cは、図1中のC-C線においてyz平面と平行に切断したときの断面、図2dは、図1中のD-D線においてyz平面と平行に切断したときの断面である。図1および図2a~図2dに示すMOSFETは、SiCからなるn型基板1が半導体基板として用いられている。n型基板1は、リン等のn型不純物濃度が例えば1.0×1019/cm3とされ、厚さが300μm程度とされている。n型基板1は、主表面がSi面とされ、オフ角を有するオフ基板によって構成され、オフ方向が<11-20>方向を向けられている。このn型基板1の表面には、リン等のn型不純物濃度が例えば3.0~7.0×1015/cm3で厚さ10~15μm程度のSiCからなるn型ドリフト層2が形成されている。このn型ドリフト層2は、エピタキシャル成長によって形成されており、n型基板1の表面の結晶構造が引き継がれているため、n型ドリフト層2の表面も<11-20>方向をオフ方向とするオフ角を有している。このn型ドリフト層2の不純物濃度は深さ方向において一定であっても良いが、濃度分布に傾斜を付け、n型ドリフト層2のうちn型基板1側の方がn型基板1から離れる側よりも高濃度となるようにすると好ましい。例えば、n型ドリフト層2のうちn型基板1の表面から3~5μm程度の部分の不純物濃度が2.0×1015/cm3程度他の部分よりも高くなるようにすると良い。このようにすると、n型ドリフト層2の内部抵抗を低減できるため、オン抵抗を低減することが可能となる。このn型ドリフト層2の表層部にはp型ベース領域3が形成されており、さらに、p型ベース領域3の上層部分にはn型ソース領域4およびp型コンタクト層5が形成されている。本実施形態の場合、n型基板1およびn型ドリフト層2をSiC半導体基板として、このSiC半導体基板の表層部に対して、不純物のイオン注入を行ったのち活性化アニールを行うことで、p型ベース領域3、n型ソース領域4およびp型コンタクト層5などの不純物層を形成してある。p型ベース領域3は、ボロンもしくはアルミニウム等のp型不純物濃度が例えば5.0×1016~2.0×1019/cm3、厚さ2.0μm程度で構成されている。n型ソース領域4は、表層部におけるリン等のn型不純物濃度表面濃度が例えば1.0×1021/cm3、厚さ0.3μm程度で構成されている。p型コンタクト層5は、例えば表層部におけるボロンもしくはアルミニウム等のp型不純物濃度表面濃度が例えば1.0×1021/cm3、厚さ0.3μm程度で構成されている。n型ソース領域4は、後述するトレンチゲート構造の両側に配置されており、p型コンタクト層5は、n型ソース領域4を挟んでトレンチゲート構造と反対側に備えられている。これらn型ソース領域4およびp型コンタクト層5は、共に、図1中のY方向を長手方向として延設されている。また、p型ベース領域3およびn型ソース領域4を貫通してn型ドリフト層2に達するように、例えば幅が1.4~2.0μm、深さが2.0μm以上例えば2.4μmのトレンチ6が形成されている。このトレンチ6の側面と接するように上述したp型ベース領域3およびn型ソース領域4が配置されている。さらに、トレンチ6の内壁面はゲート絶縁膜としてのゲート酸化膜8にて覆われており、ゲート酸化膜8の表面に形成されたドープトPoly-Siにて構成されたゲート電極9により、トレンチ6内が埋め尽くされている。ゲート酸化膜8は、トレンチ6の内壁面を熱酸化することで形成されており、ゲート酸化膜8の厚みはトレンチ6の側面側と底部側共に100nm程度となっている。このようにして、トレンチゲート構造が構成されている。このトレンチゲート構造は、図1中のy方向を長手方向として延設されている。すなわち、SiC半導体基板のオフ方向である<11-20>方向に対して垂直な方向である<1-100>方向を長手方向としてトレンチ6を形成しており、この方向が図1中のy方向とされている。トレンチ6の長手方向を<1-100>方向とする場合、トレンチ6の側面、つまりチャネル形成面が11-20面となる。この面は、チャネル移動度が高く、オン抵抗低減を図る上で好ましい。そして、複数のトレンチゲート構造が図1中のx方向に平行に並べられることでストライプ状とされている。また、上述したn型ソース領域4およびp型コンタクト層5もトレンチゲート構造の長手方向に沿って延設された構造とされている。さらに、n型ドリフト層2のうちp型ベース領域3よりも下方位置において、トレンチゲート構造に対して交差する方向に延設されたp型ディープ層10が形成されている。本実施形態の場合、p型ディープ層10は、トレンチゲート構造におけるトレンチ6の側面のうちチャネル領域が構成される部分に対する法線方向図1中のx方向、つまりトレンチ6の長手方向に対する垂直方向に延設され、それがトレンチ6の長手方向において複数本並べられて配置されている。このp型ディープ層10は、トレンチ6の底部よりも深く形成されており、p型ベース領域3の表面からの深さが例えば2.6~3.0μm程度p型ベース領域3の底部からの深さが例えば0.6~1.0μmとされている。また、p型ディープ層10は、ゲート酸化膜8内での電界集中を緩和して絶縁破壊を防止できるように耐圧を見込んでボロンもしくはアルミニウム等のp型不純物濃度が設定されており、例えば1.0×1017/cm3~1.0×1019/cm3とされている。このp型ディープ層10は、p型ベース領域3と接することでp型ベース領域3と同電位に固定される。また、n型ソース領域4およびp型コンタクト層5の表面やゲート電極9の表面には、ソース電極11やゲート配線図示せずが形成されている。ソース電極11およびゲート配線は、複数の金属例えばNi/Al等にて構成されており、少なくともn型SiC具体的にはn型ソース領域4やnドープの場合のゲート電極9と接触する部分はn型SiCとオーミック接触可能な金属で構成され、少なくともp型SiC具体的にはp型コンタクト層5やpドープの場合のゲート電極9と接触する部分はp型SiCとオーミック接触可能な金属で構成されている。なお、これらソース電極11およびゲート配線は、層間絶縁膜12上に形成されることで電気的に絶縁されており、層間絶縁膜12に形成されたコンタクトホールを通じてソース電極11はn型ソース領域4およびp型コンタクト層5と電気的に接触させられ、ゲート配線はゲート電極9と電気的に接触させられている。そして、n型基板1の裏面側にはn型基板1と電気的に接続されたドレイン電極13が形成されている。このような構造により、nチャネルタイプの反転型のトレンチゲート構造のMOSFETが構成されている。このような構造により、本実施形態にかかる反転型のトレンチゲート構造のMOSFETが構成されている。このような構造の場合、トレンチゲート構造の長手方向をオフ方向である<11-20>方向に垂直な<1-100>方向としていることから、トレンチ6の側壁および底面にほぼステップバンチングによる凹凸が存在しないものにできる。この理由について、図3を参照して説明する。図3aは、トレンチ6を形成したときのSiC半導体基板の上面レイアウト図、図3bは、図3aのE-E’断面図である。この図に示されるように、SiC半導体装置の製造段階ではSiC半導体基板はウェハ状態となっており、そのオフ方向が<11-20>方向とされている。これに対してステップバンチングSBは、オフ方向である<11-20>方向の垂直な方向に形成され、トレンチ6の長手方向と平行になる。このため、ステップバンチングSBがトレンチ6内を交差せず、ほぼn型ソース領域4などのSiC半導体基板の表面にのみ形成され、トレンチ6内にはほぼ形成されていない状態となる。よって、本実施形態のように、トレンチ6の長手方向をオフ方向である<11-20>方向に垂直な<1-100>方向とすることにより、トレンチ6の側面および底面にステップバンチングSBがほとんど形成されていない構造とすることができるのである。したがって、トレンチ6の側壁および底面上に形成されるゲート酸化膜8についても、凹凸が無い面上に形成されることになり、ゲート酸化膜8の絶縁耐圧、寿命の低下を抑制することが可能となる。このように構成された反転型のトレンチゲート構造のMOSFETは、以下のように動作する。まず、ゲート電極9にゲート電圧を印加する前の状態では、p型ベース領域3およびp型ディープ層10に反転層が形成されない。したがって、ドレイン電極13に正の電圧を加えたとしても、n型ソース領域4から電子はp型ベース領域3内に到達することはできず、ソース電極11とドレイン電極13との間に電流が流れない。次に、オフ時ゲート電圧=0V、ドレイン電圧=650V、ソース電圧=0Vには、ドレイン電極13に電圧を加えても逆バイアスになるため、p型ベース領域3とn型ドリフト層2の間より空乏層が広がる。このとき、p型ベース領域3の濃度がn型ドリフト層2より高いので、空乏層はほとんどn型ドリフト層2側に広がる。例えば、p型ベース領域3の不純物濃度をn型ドリフト層2の不純物濃度の10倍とした場合、p型ベース領域3側に約0.7μm伸び、n型ドリフト層2側に約7.0μm伸びるが、p型ベース領域3の厚みを2.0μmと空乏層の伸び量よりも大きくしてあるため、パンチスルーしないようにできる。そして、ドレイン0Vの場合より空乏層が広がっているため、絶縁体として振舞う領域は更に広がっているので、ソース電極11とドレイン電極13との間に電流が流れない。また、ゲート電圧が0Vになっているため、ドレイン-ゲート間にも電界がかかる。このため、ゲート酸化膜8の底部にも電界集中が発生し得る。しかしながら、トレンチ6よりも深いp型ディープ層10を備えた構造としているため、p型ディープ層10とn型ドリフト層2とのPN接合部での空乏層がn型ドリフト層2側に大きく伸びることになり、ドレイン電圧の影響による高電圧がゲート酸化膜8に入り込み難くなる。これにより、ゲート酸化膜8内での電界集中、特にゲート酸化膜8のうちのトレンチ6の底部での電界集中を緩和することが可能となり、ゲート酸化膜8が破壊されることを防止することが可能となる。特に、本実施形態のようにトレンチ6の側面や底面にステップバンチングSBによる凹凸がほとんど無い状態とされていれば、凹凸部分においてゲート酸化膜8に局所的な電界集中が発生することを防止でき、ゲート酸化膜8の絶縁耐圧、寿命低下を抑制することが可能となる。一方、オン時ゲート電圧=20V、ドレイン電圧=1V、ソース電圧=0Vには、ゲート電極9にゲート電圧として20Vが印加されるため、p型ベース領域3のうちトレンチ6に接している表面にチャネルが形成される。このため、ソース電極11から注入された電子はn型ソース領域4からp型ベース領域3に形成されたチャネルを通った後、n型ドリフト層2に到達する。これにより、ソース電極11とドレイン電極13との間に電流を流すことができる。次に、図1に示すトレンチゲート構造のMOSFETの製造方法について説明する。図4~図5は、図1に示すトレンチゲート構造のMOSFETの製造工程を示した断面図である。図4および図5中、左側に図1中のB-B線においてxz平面と平行に切断した断面図図2bと対応する場所を示してあり、右側に図1中のD-D線においてyz平面と平行に切断した断面図図2dと対応する場所を示してある。以下、これらの図を参照して説明する。図4aに示す工程まず、窒素等のn型不純物濃度が例えば1.0×1019/cm3で厚さ300μm程度のn型基板1を用意する。このn型基板1の表面に窒素等のn型不純物濃度が例えば3.0×1015~2.0×1016/cm3で厚さ15μm程度のSiCからなるn型ドリフト層2をエピタキシャル成長させる。図4bに示す工程n型ドリフト層2の表面にLTOなどで構成されるマスク20を形成したのち、フォトリソグラフィ工程を経て、p型ディープ層10の形成予定領域においてマスク20を開口させる。そして、マスク20上からp型不純物例えばボロンやアルミニウムのイオン注入および活性化を行うことで、p型ディープ層10を形成する。例えばボロンもしくはアルミニウム濃度が1.0×1016~1.0×1019/cm3となるようにイオン注入を行っている。図4cに示す工程p型ディープ層10およびn型ドリフト層2の表面に、ボロンもしくはアルミニウム等のp型不純物濃度が例えば1.0×1015~2.0×1019/cm3、厚さ2.0μm程度となるp型不純物層をエピタキシャル成長させることにより、p型ベース領域3を形成する。図5aに示す工程続いて、p型ベース領域3の上に、例えばLTO等で構成されるマスク図示せずを成膜したのち、フォトリソグラフィ工程を経て、n型ソース領域4の形成予定領域上においてマスクを開口させる。その後、n型不純物例えば窒素をイオン注入する。さらに、先程使用したマスクを除去した後、再びマスク図示せずを成膜し、フォトリソグラフィ工程を経て、p型コンタクト層5の形成予定領域上においてマスクを開口させる。その後、p型不純物例えばボロンやアルミニウムをイオン注入する。そして、注入されたイオンを活性化することで、窒素等のn型不純物濃度表面濃度が例えば1.0×1021/cm3、厚さ0.3μm程度のn型ソース領域4を形成すると共に、ボロンもしくはアルミニウム等のp型不純物濃度表面濃度が例えば1.0×1021/cm3、厚さ0.3μm程度のp型コンタクト層5を形成する。その後、マスクを除去する。図5bに示す工程p型ベース領域3、n型ソース領域4およびp型コンタクト層5の上に、エッチングマスクとなる酸化膜21を成膜したのち、トレンチ6の形成予定領域において酸化膜21を開口させる。そして、酸化膜21をエッチングマスクとして用いたエッチングを行ったのち、必要に応じて犠牲酸化工程を行うことで、トレンチ6を形成する。この後、エッチングマスクとして用いた酸化膜21を除去する。図5cに示す工程ゲート酸化膜形成工程を行うことにより、トレンチ6内を含む基板表面全面にゲート酸化膜8を形成する。具体的には、ウェット雰囲気を用いたパイロジェニック法によるゲート酸化熱酸化によりゲート酸化膜8を形成する。続いて、ゲート酸化膜8の表面にn型不純物をドーピングしたポリシリコン層を例えば600°Cの温度下で440nm程度成膜したのち、エッチバック工程等を行うことにより、トレンチ6内にゲート酸化膜8およびゲート電極9を残す。この後の工程に関しては、従来と同様であるため図示しないが、層間絶縁膜12を成膜したのち、層間絶縁膜12をパターニングしてn型ソース領域4やp型コンタクト層5に繋がるコンタクトホールを形成すると共に、ゲート電極9に繋がるコンタクトホールを別断面に形成する。続いて、コンタクトホール内を埋め込むように電極材料を成膜したのち、これをパターニングすることでソース電極11やゲート配線を形成する。また、n型基板1の裏面側にドレイン電極13を形成する。このような製造方法によって図1に示したトレンチゲート構造のMOSFETを製造することができるが、上記図5a、bに示す工程において、不純物層を形成するためにイオン注入、活性化アニールなどの工程を行ったり、トレンチ形成のために酸化膜形成、現像、酸化膜パターニングによるマスク形成、酸化膜マスクを用いたトレンチエッチングなどの工程を行っている。このとき、上記したように、本実施形態では、トレンチゲート構造の長手方向をオフ方向である<11-20>方向に垂直な<1-100>方向としていることから、トレンチ6の側壁および底面にほぼステップバンチングによる凹凸が存在しないものにできる。図6は、上記図5a、bで説明した各工程を更に詳細に示したときの斜視断面図である。図6aに示すようにn型ドリフト層2の上のp型ベース領域3にn型不純物をイオン注入してn型ソース領域4を形成したり、図示しないがp型不純物をイオン注入してp型コンタクト層5を形成したのち、活性化アニールを行っている。この活性化アニールによって、図6bに示すようなステップバンチングSBが形成される。続いて、図6cに示すように酸化膜21およびレジスト22を配置するが、これらにステップバンチングSBによる凹凸が引き継がれる。そして、図6dに示すように現像処理によってレジスト22をパターニングしたのち、レジスト22をマスクとして図6eに示すように酸化膜21をエッチングし、さらに図6fに示すように酸化膜21をマスクとしてトレンチ6を形成している。このとき、ステップバンチングSBによる凹凸が引き継がれた酸化膜21をエッチングマスクとして用いてトレンチ6を形成することになる。しかしながら、本実施形態では、トレンチゲート構造の長手方向をオフ方向である<11-20>方向に垂直な<1-100>方向としており、トレンチ6の長手方向とステップバンチングSBの長手方向が平行になるため、ステップバンチングSBがトレンチ6を横切らないようにできる。このため、上記したように、トレンチ6の側面や底面にステップバンチングSBによる凹凸がほぼ形成されないようにできるのである。以上説明したように、本実施形態では、SiC半導体基板のオフ方向である<11-20>方向に対して垂直な方向である<1-100>方向を長手方向としてトレンチ6を形成するようにしている。これにより、ステップバンチングSBがトレンチ6を横切らないようにでき、トレンチ6の側面や底面にステップバンチングSBによる凹凸がほぼ形成されないようにできる。したがって、トレンチ6の側壁および底面上に形成されるゲート酸化膜8についても、凹凸が無い面上に形成されることになり、ゲート酸化膜8の絶縁耐圧、寿命の低下を抑制することが可能となる。第2実施形態本発明の第2実施形態について説明する。本実施形態は、第1実施形態に対してオフ方向とトレンチ6の長手方向を変更したものであり、その他に関しては第1実施形態と同様であるため、第1実施形態と異なる部分についてのみ説明する。図7は、トレンチ6を形成したときのSiC半導体基板の上面レイアウト図である。この図に示されるように、SiC半導体基板のオフ方向を<1-100>方向とすることもできる。この場合には、トレンチ6の長手方向をオフ方向である<1-100>方向に対する垂直方向である<11-20>方向とすればよい。このように、オフ方向を<1-100>、トレンチ6の長手方向を<11-20>方向とするようにしても、第1実施形態と同様の効果を得ることができる。他の実施形態1上記第1、第2実施形態では、Si面のSiC半導体基板を用いる場合において、オフ方向を<11-20>方向、トレンチ6の長手方向を<1-100>方向とする場合と、オフ方向を<1-100>方向、トレンチ6の長手方向を<11-20>方向とする場合について説明した。しかしながら、これらは単なる一例を示したに過ぎず、基本的にはオフ方向とトレンチ6の長手方向とが垂直になるようにトレンチ6を形成すれば良い。また、Si面ではなくC面のSiC半導体基板を用いる場合にも、同様の構成とすることができる。例えば、C面のSiC半導体基板を用いる場合において、オフ方向を<11-20>方向、トレンチ6の長手方向を<1-100>方向とすることもできるし、オフ方向を<1-100>方向、トレンチ6の長手方向を<11-20>方向とすることもできる。SiC半導体基板1、2としてオフ基板が用いられていることから、トレンチ6を形成したときに、その側面が目標とする面からオフ角分ずれることになり、チャネル移動度の低下に繋がる。しかしながら、C面を主表面とする場合には、オフ角分ずれたときのチャネル移動度の低下率がSi面を主表面とする場合と比較して小さくできる。このため、主表面をC面とするSiC半導体基板を用いると、よりチャネル移動度の低下を抑制することが可能となる。2上記各実施形態では、第1導電型をn型、第2導電型をp型としたnチャネルタイプのMOSFETを例に挙げて説明したが、各構成要素の導電型を反転させたpチャネルタイプのMOSFETに対しても本発明を適用することができる。また、上記説明では、トレンチゲート構造のMOSFETを例に挙げて説明したが、同様のトレンチゲート構造のIGBTに対しても本発明を適用することができる。IGBTは、上記各実施形態に対して基板1の導電型をn型からp型に変更するだけであり、その他の構造や製造方法に関しては上記各実施形態と同様である。3上記各実施形態では、ゲート絶縁膜として熱酸化によるゲート酸化膜8を例に挙げて説明したが熱酸化によらない酸化膜もしくは窒化膜などを含むものであっても構わない。4なお、結晶の方位を示す場合、本来ならば所望の数字の上にバー-を付すべきであるが、電子出願に基づく表現上の制限が存在するため、本明細書においては、所望の数字の前にバーを付すものとする。