"バスコントローラと、それぞれが、各マスタデータバスを経由して前記バスコントローラと相互接続しており、データを求める要求を発行するとともに、前記要求に対するデータを受信する少なくとも1つのマスタと、それぞれが、各スレーブデータバスを経由して前記バスコントローラと相互接続しており、データを求める要求を受信するとともに、その要求に対するデータを提供する少なくとも1つのスレーブと、前記バスコントローラによって発行される制御信号であって、マスタが、要求したデータをスレーブから受信する準備ができていることを各スレーブに対して示す制御信号とを備えるシステムオンチップSoC集積回路IC。前記制御信号は、どのマスタが、要求したデータを受信する準備ができていないのかを各スレーブに対して示す請求項1に記載のシステムオンチップSoC集積回路IC。前記制御信号は更に、どのマスタが、要求したデータを受信する準備ができているのかを各スレーブに対して示す請求項2に記載のシステムオンチップSoC集積回路IC。第1のマスタが、要求した第1のデータを受信する準備ができていないことを第1の制御信号が示す場合、第1のスレーブが、前記第1のマスタによって要求された第1のデータを転送することを遅らせる請求項2に記載のシステムオンチップSoC集積回路IC。前記第1の制御信号は更に、第2のマスタが、要求した第2のデータを前記第1のスレーブから受信する準備ができていることを示し、前記第1のスレーブは、前記第1の制御信号に応じ、前記要求された第2のデータを前記第2のマスタへ転送する請求項2に記載のシステムオンチップSoC集積回路IC。前記スレーブの各々はそれぞれバッファを含んでおり、要求元のマスタによって要求された特定のスレーブからのデータは、対応する制御信号が、前記要求元のマスタが、前記要求したデータを受信する準備ができていないことを前記特定のスレーブに対して示す場合には、前記特定のスレーブのバッファ内に保持され、前記要求されたデータは、前記対応する制御信号が、前記マスタが、前記要求したデータを前記特定のスレーブから受信する準備ができていることを前記特定のスレーブに対して示すまで、前記特定のスレーブのバッファ内に保持される請求項2に記載のシステムオンチップSoC集積回路IC。バスコントローラと、それぞれが、各マスタデータバスを経由して前記バスコントローラと相互接続しており、データを求める要求を発行するとともに、前記要求に対するデータを受信する少なくとも1つのマスタと、それぞれが、各スレーブデータバスを経由して前記バスコントローラと相互接続しており、データを求める要求を受信するとともに、前記要求に対するデータを提供するように構成された少なくとも1つのスレーブと、前記バスコントローラによって前記スレーブへ発行される制御信号であって、要求したデータを前記マスタが受信する準備ができていることを前記スレーブに対して示す制御信号とを備える電子システム。前記制御信号は、どのマスタが、要求したデータを受信する準備ができていないのかを前記スレーブに対して示す請求項7に記載の電子システム。前記制御信号は、どのマスタが、要求したデータを受信する準備ができていないのかを前記スレーブに対して示す請求項8に記載の電子システム。第1のマスタが、要求した第1のデータを受信する準備ができていないことを第1の制御信号が示す場合、第1のスレーブが、前記第1のマスタによって要求された第1のデータを転送することを遅らせる請求項8に記載の電子システム。前記第1の制御信号は更に、第2のマスタが、要求した第2のデータを前記第1のスレーブから受信する準備ができていることを示し、前記第1のスレーブは、前記第1の制御信号に応じ、前記要求された第2のデータを前記第2のマスタへ転送する請求項8に記載の電子システム。前記スレーブの各々はそれぞれバッファを含んでおり、要求元のマスタによって要求された特定のスレーブからのデータは、対応する制御信号が、前記要求元のマスタが、前記要求したデータを受信する準備ができていないことを前記特定のスレーブに対して示す場合には、前記特定のスレーブのバッファ内に保持され、前記要求されたデータは、前記対応する制御信号が、前記マスタが、前記要求したデータを前記特定のスレーブから受信する準備ができていることを前記特定のスレーブに対して示すまで、前記特定のスレーブのバッファ内に保持される請求項8に記載の電子システム。基板と、前記基板上に配置されたバスコントローラと、それぞれが、前記基板上に配置された各マスタデータバスを経由して前記バスコントローラと相互接続しており、データを求める要求を発行するとともに、前記要求に対するデータを受信する少なくとも1つのマスタと、それぞれが、前記基板上に配置された各スレーブデータバスを経由して前記バスコントローラと相互接続しており、データを求める要求を受信するとともに、前記要求に対するデータを提供するように構成された少なくとも1つのスレーブと、前記バスコントローラによって前記スレーブへ発行される制御信号であって、要求したデータを前記マスタが受信する準備ができていることを前記スレーブに対して示す制御信号とを備えるシステムオンチップSoC集積回路IC。前記制御信号は、どのマスタが、要求したデータを受信する準備ができていないのかを前記スレーブに対して示す請求項13に記載のシステムオンチップSoC集積回路IC。前記制御信号は、どのマスタが、要求したデータを受信する準備ができているのかを前記スレーブに対して示す請求項14に記載のシステムオンチップSoC集積回路IC。第1のマスタが、要求した第1のデータを受信する準備ができていないことを第1の制御信号が示す場合、第1のスレーブが、前記第1のマスタによって要求された第1のデータを転送することを遅らせる請求項13に記載のシステムオンチップSoC集積回路IC。前記第1の制御信号は更に、第2のマスタが、要求した第2のデータを前記第1のスレーブから受信する準備ができていることを示し、前記第1のスレーブは、前記第1の制御信号に応じ、前記要求された第2のデータを前記第2のマスタへ転送する請求項13に記載のシステムオンチップSoC集積回路IC。前記スレーブの各々はそれぞれバッファを含んでおり、要求元のマスタによって要求された特定のスレーブからのデータは、対応する制御信号が、前記要求元のマスタが、前記要求したデータを受信する準備ができていないことを前記特定のスレーブに対して示す場合には、前記特定のスレーブのバッファ内に保持され、前記要求されたデータは、前記対応する制御信号が、前記マスタが、前記要求したデータを前記特定のスレーブから受信する準備ができていることを前記特定のスレーブに対して示すまで、前記特定のスレーブのバッファ内に保持される請求項13に記載のシステムオンチップSoC集積回路IC。電子システム内でデータを転送する方法であって、要求したデータを1又は複数のマスタに提供する要求を1又は複数のスレーブに対して発行することと、1又は複数の第1のマスタが、要求したデータを第1のスレーブから受信する準備ができていない時を前記第1のスレーブに示すことと、前記第1のスレーブから前記1又は複数の第1のマスタへのデータの転送を遅らせることとを備える方法。前記遅らせるステップは更に、要求を行い、前記第1のスレーブからデータを受信する準備ができている第2のマスタへ、前記第1のスレーブからデータを転送することを備える請求項19に記載のデータ転送方法。前記遅らせるステップは、前記第1のマスタによって要求されたデータを、前記第1のスレーブのバッファ内に保持することを含む請求項19に記載のデータ転送方法。前記示すステップは、前記1又は複数のスレーブに対して制御信号を発行することを備え、前記制御信号は、前記1又は複数のマスタの各々が、前記1又は複数のスレーブの各々からデータを受信する準備ができているかを示す請求項19に記載のデータ転送方法。システムオンチップSoC集積回路IC内のバスコンテンションを低減し、バス利用度を改善する方法であって、前記システムオンチップSoC集積回路ICは、1又は複数のスレーブから、それぞれのマスタバスを経由してデータを受信するように構成された1又は複数のマスタを有しており、前記方法は、要求したデータを、それぞれのマスタバスを経由して前記1又は複数のマスタへ提供する要求を前記1又は複数のスレーブに対して発行することと、前記第1のマスタのうちの1又は複数が、それぞれのマスタバスを経由してデータを受信しており、もって、前記要求したデータを第1のスレーブから受信する準備ができていないときを前記第1のスレーブに示すことと、それぞれのマスタバスを経由してデータを受信しており、もって、前記第1のスレーブからデータを受信する準備ができていない前記1又は複数の第1のマスタへの、前記第1のスレーブからのデータの転送を遅らせることによって、バスコンテンションを低減することとを備える方法。データを要求し、前記データを前記第1のスレーブから受信する準備ができている第2のマスタへ、前記第1のスレーブからデータを転送することによって、バスコンテンションを改善するステップを更に備える請求項23に記載の方法。前記バスコンテンションを低減するステップは、前記第1のマスタによって要求されたデータを、前記第1のスレーブのバッファ内に保持することを含む請求項24に記載の方法。前述又はその他の機能及び特徴、及び、それらを達成する方法は、下記の添付図面と連携した実施形態を参照することによって、より明白にかつより良く理解されるであろう。対応する参照符号は、幾つかの視点について一貫した対応部分を示している。本明細書で示された実例は、1つの好適な実施形態を1つの形式で例示し、そのような実例は、何れにせよ、本明細書のみならず特許請求の範囲のスコープを制限するものとして解釈されるべきではない。特に図1に示すように、システムオンチップSoC集積回路IC10の1つの実施形態が示される。SoCIC10は、SoCIC10の全ての回路が製造される基板12を含んでいる。SoCIC10は、様々な機能を行なうための複数の回路ブロックを含んでいる。更に詳しくは、SoCIC10は、複数のマスタ14A,14B,14C,,14N以下、集合的にマスタ14と称すると、複数のスレーブ16A,16B,16C,,16N以下、集合的にスレーブ16と称するとを含む。マスタ14とスレーブ16は、例えば、マイクロプロセッサとメモリアレイのように、従来式のマスタデバイス及びスレーブデバイスとしてそれぞれ形成される。マスタ14はそれぞれ個別の対応するバス22A,22B,22C,,22N以下、しばしば、マスタ-コントローラバス22、あるいは単にマスタバス22と称するを介してバスコントローラ20と相互接続されている。同様に、スレーブ16はそれぞれ個別の対応するバス24A,24B,24C,,24N以下、しばしば、スレーブ-コントローラバス22、あるいは単にスレーブバス24と称するを介してバスコントローラ20と相互接続されている。マスタ14およびスレーブ16はまた一般に、他のバス又は信号ラインを経由して、SoCIC10内の他のコア何れも図示せずと相互接続されている。各マスタ14は好適には、マスタバッファ32A,32B,32C,,32Nを含み、同様に、各スレーブ16は好適には、スレーブバッファ34A,34B,34C,,34Nを含んでいる。バスコントローラ20は、従来式のスイッチマトリクス形式のバスコントローラの機能を実行することに加えて、スレーブ16A,16B,16C,,16Nに制御信号50A,50B,50C,,50N以下、集合的に制御信号50と称するを発行するロジック回路40を含む。一般に、制御信号50は、各マスタ14がデータを受信する準備ができていることをスレーブ16に示す。更に詳しくは、制御信号50は、マスタ14が、特定のスレーブからのデータを受信する準備ができ、受信することができるのかを各スレーブ16に対して示す。従って、逆の観点から見ると、制御信号50は、マスタ14がビジーである時、あるいは、要求したデータを受信することができず、特定のデータ転送を完了できない時を各スレーブ16に示す。制御信号50は、共有されるか、あるいはバスコントローラ20からスレーブ16へのポイントツーポイントかもしれない。各制御信号50A,50B,50C,,50Nは、ステータス、すなわち、マスタ14の動作状態に少なくとも部分的に依存する。マスタ14が、スレーブ16のうちの特定された1つから要求したデータを受信する準備ができている場合、コントローラ20は、特定されたスレーブ16に対して対応する制御信号50を発行し、要求元のマスタ14が、要求したデータを受信する準備ができていることを示す以下、この制御信号をレディ制御信号と称する。逆に、例えば、要求元のマスタ14が、スレーブ16のうちの別の1つから、前に要求したデータを受信している場合、あるいはビジーである場合のように、マスタ14が、スレーブ16のうちの特定した1つから、要求したデータを受信する準備ができていない場合、コントローラ20は、特定されたスレーブ16に対して制御信号50を発行し、要求元のマスタ14が、前に要求したデータを受信する準備ができていないことを示す以下、この制御信号50を非レディ制御信号又はビジー制御信号と称する。制御信号50は、与えられたリードサイクル中に、唯一の要求元マスタのために、唯一のスレーブ16のみが、スレーブ-制御バス24、コントローラ-マスタバス22上にデータを配置することを保証する。従って、制御信号50は、2以上のスレーブ16が、同じ要求元マスタ14に向けられたデータをコントローラ20に与えた場合、コントローラ-マスタバス22上で生じうるデータ衝突を回避する。更に、要求元のマスタが、要求したデータを特定のスレーブから受信する準備ができていないことを示す場合、制御信号50は、スレーブに対して、もしも準備できているのであれば、別の要求マスタに対して別のデータ転送を行うように指示する。従って、スレーブは、マスタがデータを受信するのにレディになることを待つアイドル状態にはならず、データを受信することがレディである別の要求元マスタに対して別のデータ転送を行う。遅れたデータ転送動作の完了を待つのではなく、別のデータ転送動作を実行することによって、バスによって処理されるデータ効率、すなわち、バス利用度が改善される。他の応答は、バスコンテンションによってコントローラが受け付けることができない応答の陰でブロックされうるので、これはまた、要求のレイテンシ全体をも低減しうる。SoC10の動作、及び、システムオンチップ集積回路におけるバス利用度を改善する方法を例示する典型的なデータ転送処理が、図2に示され、以下に説明される。時間t0において、マスタ14Aは、マスタバス22Aを経由してバスコントローラ20へ、スレーブ16Aからデータを読み取る要求M0R0を発行する。また、時間t0の間、マスタ14Bは、マスタバス22Bを経由してバスコントローラ20へ、スレーブAからデータを読み取る要求M1R0を発行する。時間t1において、マスタ14Aは、マスタバス22Aを経由してバスコントローラ20へ、スレーブ16Bからデータを読み取る要求M0R1を発行する。従って、2つのマスタマスタ14A,14Bが同じスレーブスレーブ16Aからデータを要求し、1つのマスタマスタ14Aが、2つの異なるスレーブスレーブ16A,16Bからデータを要求している。更に、時間t1では、バスコントローラ20が時間t0においてマスタ14Aによって発行されたスレーブ16Aからデータを求める要求M0ROを、スレーブバス24Aを経由してスレーブ16Aに渡す。同様に、時間t2では、バスコントローラ20が時間t0においてマスタ14Bによって発行されたスレーブ16Aからデータを求める要求M1ROを、スレーブバス24Aを経由してスレーブ16Aに渡す。更に、時間t2では、バスコントローラ20が時間t1においてマスタ14Aによって発行されたスレーブ16Bからデータを求める要求M0R1を、スレーブバス24Bを経由してスレーブ16Bに渡す。制御信号50A,50Bは、図2に示すように、時間t0において、デフォルト値、又は、例えばレディ状態のようなデフォルト状態に初期設定され、全てのマスタ14が、データを受信する準備ができていることを示す。時間t3では、バスコントローラ20が、制御信号50を発行又は更新し、要求データのうちの少なくとも1セットの転送を可能にする。更に詳しくは、制御信号50Bが更新され、マスタ14Aが、前に要求したデータをスレーブ16Bから受信する準備ができていることが示される。この例では、制御信号50はレディ状態に初期化されるので、制御信号50Bに対する変更はない。反対に、制御信号50A,50C,,50Nが更新され、マスタ14Aがビジー動作中であること、すなわち、データを受信する処理をしていることがスレーブ16A,16C,16Nにそれぞれ示される。簡潔さと明瞭さの理由で、制御信号50A,50Bのみが図2で示される。更に同じ理由で、当業者であれば、各制御信号50は実際には複数の信号であることを認識するであろうが、図2は、各制御信号に対して1のみの信号ラインを示し、マスタ14に関連する信号ラインの適切な条件又は状態を示している。時間t4では、スレーブ16A16Bの各々が、前に要求したマスタであるマスタ14Aへデータを転送する準備ができる。更に詳しくは、時間t4において、スレーブ16Aは、要求M0R0に関連するデータをマスタ14Aへ転送する準備ができ、スレーブ16Bは、要求M0R1に関連するデータをマスタ14Aへ転送する準備ができる。スレーブ16A,16Bはともにマスタ14Aへデータを提供する準備ができているが、スレーブ16Bは、上述したように、コントローラ20によって発行される制御信号50によって優先度が与えられる。与えられた任意の読み取りサイクルにおいても、1つのマスタ14に対してデータを送る準備ができているスレーブ16間の相対的な優先度は、当業者に周知の所望あるいは好適な方法に従って予め定められることが特に留意されるべきである。この優先度は、例えば、任意に設定されたり、あるいは、特定のスレーブが、特定の回路又はアプリケーションに照らし合わせて提供しうる予測又は予期された重要度に従って設定される。あるいは、その他任意の所望の基準に従って設定される。スレーブ16Aは、時間t4において、マスタ14Aに、要求M0ROに関連するデータを返すことを試みる。しかしながら、そうすることは、上述したように、マスタ14Aがビジーであることをスレーブ16Aに示す制御信号50Aによって阻止される。従来技術によるSoCICシステムでは、そのような状況は、スレーブ16Aがマスタ14Aに対してデータを戻すことを試みた場合、戻されているデータをバッファするようにコントローラ20に要求することであるマスタバス22Aにおけるデータ衝突、あるいは、スレーブ16Aが、要求M0ROに関連するデータのマスタ14Aへの転送を完了できるまで、スレーブ16Aにおいて、その他全ての要求データのマスタ14への転送を遅らせることのうちの何れかの結果になるであろう。対照的に、そして以下に更に詳しく説明するように、スレーブ16Aは、要求された他のデータを、他の要求元のマスタ14へ転送し、もって、バス22,24をより効率的に利用し、より効率的なデータ転送を達成する。また、時間t4において、スレーブ16Bは、要求M0R1に関連したマスタ14Aへのデータの転送を始める。このデータ転送は、時間t3において、マスタ14Aが、スレーブ16Bからのデータを受信する準備ができていることを示すように制御信号50Bを設定し、マスタ14Aがビジーであり、スレーブ16A,16C,,16Nからのデータを受信する準備ができていないことを示すように制御信号50Aを設定するコントローラ20によって少なくとも部分的にイネーブルされる。時間t4から時間t6まで、要求M0R1に関連するデータは、スレーブバス24Bを経由してスレーブ16Bからバスコントローラ20へ戻され、マスタバス22Aを経由してバスコントローラ20からマスタ14Aへ戻される。上述したデータ転送方法、すなわち、一般に、対応するスレーブバス24を経由したスレーブ16からのバスコントローラ20への転送、対応するマスタバス22を経由したバスコントローラ20からのマスタ14への転送では、バスコントローラ20は、本質的には、マスタとスレーブとの間の関係を単に確立するスイッチマトリックスとして動作することに特に注目されるべきである。転送されるデータは、コントローラ20において格納されるのではなく、スレーブ16において、あるいは、スレーブ16のバッファ34内に格納され続ける。従って、バスコントローラ20内でのストレージレジスタ又はバッファリングに対するニーズは本質的に低減する。従って、バスコントローラ20はサイズを低減することができ、かつ、かなりの数のバッファ/ストレージレジスタを必要とする従来式のバスコントローラよりも少ない電力しか消費しない。上述したように、スレーブ16、及び、バス22,24の一部に対して、要求元のマスタ14がデータを受信する準備ができるまでアイドルになるように強制するのではなく、本明細書に記載のシステムオンチップ集積回路においてバス利用度を改善する方法及びSoCIC10は、スレーブが、要求された他のデータを、他の要求元のマスタ14に対して転送することを可能にするので、バス22,24をより効率的に利用し、より効率的なデータ転送を達成する。この局面は、マスタ14Aが、遅れた要求M0ROに関連するデータを受信する準備ができるまで、スレーブ16Aが全てのデータの転送を遅らせるのではなく、スレーブ16Aが、時間t5において、要求M1R0に関連するデータのマスタ14Bへの転送を開始する場合として図2に例示されている。要求M1R0に関連したデータの転送は、マスタ14Aはビジーであるが、マスタ14Bはデータを受信する準備ができていることをスレーブ16Aに示す制御信号50によってイネーブルされる。従って、時間t4において、スレーブ16Aからマスタ14Aへのデータの転送を遅らせることによって、かつ、時間t5において、スレーブ16Aが、マスタ14Bへのデータ転送を開始できるようにすることによって、時間t4におけるマスタ-コントローラバス22A上のデータ衝突が回避され、時間t4におけるマスタ-コントローラバス22Aとスレーブ-コントローラバス24Aの利用が高められ、もって、データ転送効率が向上する。スレーブ16Aは、時間t9において、マスタ14Bへの、要求M1R0に関連する転送を完了する。従って、時間t10において、制御信号50がコントローラ20によって更新され、スレーブ16に対して、マスタ14Bが再びデータを受信する準備ができたことを示す図2には図示せず。示された例では、更なるデータはマスタ14Bに転送されない。時間t6において、スレーブ16Bは、マスタ14Aへの、要求M0R1に関連するデータの転送を完了する。従って、時間t7において、制御信号50がコントローラ20によって更新され、スレーブ16に対して、マスタ14Aが再びデータを受信する準備ができたことを示す。時間t8において、制御信号50が再びコントローラ20によって更新され、マスタ14Aが再びデータを受信する準備をしていること、あるいは、マスタ14Aがデータを受信している途中であることを示す。更に詳しくは、時間t8において、制御信号50がコントローラ20によって更新され、制御信号50Aが、スレーブ16Aに対して、マスタ14Aが、要求M0R0に関連するデータを受信する準備ができるようになる。そして、制御信号50B,50C,,50Nが更新され、マスタ14Aがビジーであることが示される。その後、時間t9において、要求M0ROに関連するスレーブ16Aからマスタ14Aへのデータの転送が始まる。上述した説明は、好適な設計を参照しているが、この好適な設計は更に、本開示の範囲及び精神の中で変形することができる。従って、本応用は、本明細書で開示された一般的な原理を用いて、好適な設計のあらゆる変形、利用、又は適応をカバーすることが意図されている。更に、本応用は、関連技術における周知又は慣例的な実施内で見い出され、かつ、特許請求の範囲の制限内にあるような本開示からの新案もカバーすることが意図されている。"