アレイ基板と、前記アレイ基板と対向するように配置された対向基板と、前記アレイ基板と前記対向基板との間に挟持された液晶層と、マトリクス状に配置された複数の表示画素を含む表示部と、前記表示部を囲む額縁部と、を備え、前記アレイ基板は前記額縁部に配置され前記表示部から離れる方向に延びる避雷針パタンを備えた第1配線と、外部信号源と電気的に接続可能な接続パッドと、テスト信号が入力されるテスタパッドと、テスタ配線とを、備え、前記テスタパッドと前記テスタ配線とは前記表示部を挟んで配置され、前記避雷針パタンは絶縁層を介して前記テスタ配線の少なくとも一部と重畳している液晶表示装置。前記アレイ基板は、各表示画素に配置された画素電極を備え、前記対向基板は、複数の画素電極と対向するように配置された対向電極を備え、前記第1配線は、導電部材を介して前記対向電極と電気的に接続されている請求項1記載の液晶表示装置。前記アレイ基板は、前記テスタ配線の上層に配置された遮光層をさらに備える請求項1又は請求項2記載の液晶表示装置。前記第1配線はコモン配線である請求項1乃至請求項3のいずれか1項記載の液晶表示装置。マトリクス状に配置された複数の画素電極を含む第1領域と、前記第1領域を囲む第2領域と、を備えたアレイ領域を複数備えるマザー基板であって、前記第2領域に配置され外部信号源と接続可能な接続パッドと、前記接続パッドにテスト信号を供給するためのテストパッドと、複数の第2領域に渡って前記テストパッドと前記接続パッドとの間に延びるテスタ配線と、前記2領域に配置され前記第1領域から離れる方向に延びる避雷針パタンを備えた第1配線と、を備え、前記避雷針パタンは前記テスタ配線の少なくとも一部と絶縁層を介して重畳しているマザー基板。1つの第1マザー基板からより多くのアレイ基板を切り出すために、隣接するアレイ基板同士が隙間なく配置することがある。この場合、テスタパッドをアレイ基板となる領域の間に配置することができなくなるため、テスタパッドを表示部の周囲の領域に配置し、隣接するアレイ基板の表示部の周囲の領域に検査用スイッチや、テスタパッドから延びるアレイテスタ配線を引き回して配置することがある。液晶表示装置の製造工程、モジュール組立工程、または、モジュール完成後に、隣接アレイ基板に配置されたアレイテスタ配線で静電気が発生すると、表示部の周囲に配置された遮光層パターンが静電気エネルギーにより部分的に消失し、ピンホールが発生することがあった。このピンホールはランダムな箇所に複数発生し、微輝点のように視認され外観不良の原因となることがあった。特に、アレイ基板側に遮光層が配置されている場合、アレイテスタ配線間で発生した静電気エネルギーが遮光層に伝わりやすいため、外観不良となることが多かった。本発明は上記事情を鑑みて成されたものであって、外観の良好な液晶表示装置およびそのマザー基板を提供することを目的とする。実施形態によれば、アレイ基板と、前記アレイ基板と対向するように配置された対向基板と、前記アレイ基板と前記対向基板との間に挟持された液晶層と、マトリクス状に配置された複数の表示画素を含む表示部と、前記表示部を囲む額縁部と、を備え、前記アレイ基板は前記額縁部に配置され前記表示部から離れる方向に延びる避雷針パタンを備えた第1配線と、外部信号源と電気的に接続可能な接続パッドと、テスト信号が入力されるテスタパッドと、前記表示部に対して前記テスタパッドと対向する位置に配置されたテスタ配線と、備え、前記避雷針パタンは絶縁層を介して前記テスタ配線の少なくとも一部と重畳している液晶表示装置が提供される。以下、実施形態について、図面を参照して説明する。図1に本実施形態に係る液晶表示装置の一構成例を示す。本実施形態に係る液晶表示装置は、マトリクス状に配置された表示画素PXを含む表示部DYPと、表示部DYPを囲む額縁部FRMと、アレイ基板20と、アレイ基板20と対向するように配置された対向基板10と、アレイ基板20と対向基板10との間に挟持された液晶層LQと、を備えている。アレイ基板20は、絶縁性基板200図2に示すと、絶縁性基板200の上層に配置され表示画素PXが配列する行に沿って延びる走査線YY1、Y2、...と、表示画素PXが配列する列に沿って延びる信号線XX1、X2、...と、各表示画素PXに配置された画素電極PEと、画素スイッチSWと、走査線Yを駆動する走査線駆動回路YDと、信号線Xを駆動する信号線駆動回路XDと、OLBOuterLeadBondingパッド26A、26Bと、テスタパッドと、表示部DYPを囲むコモン配線COMと、信号線駆動回路XDに映像信号や制御信号を供給する配線や、走査線駆動回路YDに制御信号を供給する配線等を含む各種配線と、を備えている。画素電極PEは、透明電極材料、例えば、ITOIndiumTinOxide、IZOindiumzincoxide等により形成されている。画素スイッチSWは、走査線Yと信号線Xとが交差する位置近傍に配置され、走査線Yから印加される信号に基づいて信号線Xと画素電極PEとの電気的接続を切替える。画素スイッチSWは例えばポリシリコンあるいはアモルファスシリコンの半導体層210図2に示すを含む薄膜トランジスタを備えている。図2に本実施形態の液晶表示装置の画素スイッチSWの一構成例を示す。画素スイッチSWのゲート電極GEは、走査線Yなどとともに絶縁基板200の上に配置されている。ゲート電極GEは、ゲート絶縁膜絶縁層L1によって覆われている。このゲート絶縁膜L1は、例えば、窒化シリコンSi3N4などによって形成されている。画素スイッチSWの半導体層210は、ゲート絶縁膜L1の上に配置されている。この半導体層210には、画素スイッチSWのソース電極SE及びドレイン電極DEがコンタクトしている。これらのソース電極SE及びドレイン電極DEは、パッシベーション膜L2によって覆われている。このパッシベーション膜L2は、例えば、窒化シリコンSi3N4などによって形成されている。画素スイッチSWのゲート電極GEは対応する走査線Yと電気的に接続されている。画素スイッチSWのソース電極SEは対応する信号線Xと電気的に接続されている。画素スイッチSWのドレイン電極DEは、パッシベーション膜L2に設けられたコンタクトホールにおいて対応する画素電極PEと電気的に接続されている。走査線駆動回路YDは、走査線Yが延びる方向において表示部DYPの両脇に配置された第1走査線駆動回路YDRと第2走査線駆動回路YDLとを備えている。第1走査線駆動回路YDRと第2走査線駆動回路YDLとは、複数の走査線Yの両端から走査信号を供給する。信号線駆動回路XDには信号線Xが電気的に接続されている。信号線駆動回路XDは、外部信号源図示せずから供給された映像信号を対応する信号線Xに出力する。OLBOuterLeadBondingパッド26A、26Bは、例えばフレキシブル配線基板等の接続部材の一端が電気的に接続され、接続部材を介してタイミングコントローラ等の外部信号源と電気的に接続される接続パッドである。OLBパッド26A、26Bには、コモン配線COMおよびその他各種配線が電気的に接続されている。外部信号源から供給された信号はOLBパッド26A、26Bを介して、各種配線に印加される。本実施形態では、アレイ基板20の額縁部FRMに2つのOLBパッド26A、26Bが配置されている。図3に、複数のアレイ基板20となるマザー基板の一構成例を示す。なお、図3において、OLBパッド26A、26B、テスタパッドPDV、PDC、テスタ配線WV、WC、Wcom、および、コモン配線COM以外の構成は省略している。複数のアレイ基板20は、隣り合う基板との間の隙間がないように形成されている。アレイ基板20は、複数の画素電極PEがマトリクス状に配置された第1領域20Aと、第1領域20Aを囲む第2領域20Bと、を備えている。アレイ基板20と対向基板10とを対向させて貼り合わせることにより、第1領域20Aは表示部DYPを形成し、第2領域20Bは額縁部FRMを形成する。テスタパッドは、OLBパッド26A、26Bのそれぞれにテスト信号を入力するための複数のビデオパッドPDVと、複数のコントロールパッドPDCとを備えている。ビデオパッドPDVには試験装置のプローブが接触しテスト用映像信号が入力される。ビデオパッドPDVは、複数のパッドを含んでいてもよい。アレイ基板20を切り出す前の状態では、ビデオパッドPDVあるいは複数のパッドのそれぞれとOLBパッド26A、26Bとの間にはテスタ配線WVが電気的に接続されている。コントロールパッドPDCには試験装置のプローブが接触しテスト用制御信号やテスト用コモン電圧が入力される。アレイ基板20を切り出す前の状態では、コントロールパッドPDCとOLBパッド26A、26Bとの間には、テスタ配線WCとテスタ配線Wcomとが電気的に接続されている。コントロールパッドPDCは、複数のテスタ配線WCが接続される複数のパッドと、テスタ配線Wcomが接続されるパッドとを含んでいてもよい。テスタ配線WCにはテスト用制御信号が入力され、テスタ配線Wcomにはテスト用コモン電圧が入力される。ビデオパッドPDVおよびコントロールパッドPDCは、図示した数に限られず、OLBパッド26A、26Bに入力する信号の種類の数に応じて、配置される数を調整してもよい。テスタ配線WV、WC、Wcomはいずれも隣のアレイ基板の第2領域を介して、テスタパッドPDV、PDCからOLBパッド26A、26Bへ延びている。ビデオパッドPDVとOLBパッド26A、26Bとは、テスタ配線WVに設けられたテスト用スイッチ図示せずにより電気的な接続を切替え可能としてもよい。コントロールパッドPDCとOLBパッド26A、26Bとは、テスタ配線WC、Wcomに設けられたテスト用スイッチ図示せずにより電気的な接続を切替え可能としてもよい。テスト用スイッチを切り替える信号は、コントロールパッドPDCあるいはビデオパッドPDVから供給される。なお、図1および図3では、テスタ配線WV、WCは、1本のラインで描かれているが、それぞれが複数の配線を備えている。額縁部FRMにおいて、アレイ基板20のコモン配線COMや各種配線の上層にはブラックマトリクスBM図5に示すが表示部DYPを囲むように配置されている。対向基板10は、複数の画素電極PEと対向するように配置された対向電極CEを備えている。対向電極CEは、透明電極材料、例えば、ITOIndiumTinOxide、IZOindiumzincoxide等により形成されている。対向電極CEには、例えば導電ペースト図示せず等の導電部材を介してアレイ基板20のコモン配線COMからコモン電圧が印加される。カラー表示タイプの液晶表示装置の場合、複数の表示画素PXは複数種類の色表示画素、例えば赤を表示する赤色画素、緑を表示する緑色画素、青を表示する青色画素を有している。すなわち、赤色画素は、赤色の主波長の光を透過する赤色カラーフィルタ図示せずを備えている。緑色画素は、緑色の主波長の光を透過する緑色カラーフィルタを備えている。青色画素は、青色の主波長の光を透過する青色カラーフィルタを備えている。これらカラーフィルタは、アレイ基板20または対向基板10の主面に配置される。複数の画素電極PEと対向電極CEとの上には、互いに対向する一対の配向膜図示せずが配置されている。一対の配向膜の表面は、液晶層LQに含まれる液晶分子の配向状態を規定するために所定の方向にラビング処理がなされている。アレイ基板20と対向基板10とは、シール部材SLにより、所定の間隙をおいて固定されている。シール部材SLは、表示部DYPを囲むように配置され、一部で開口して注入口が形成されている。注入口は液晶材料が注入された後に封止剤により封止されている。ここで、液晶表示装置の製造工程、モジュール組立工程、モジュール完成後に、テスタ配線WV、WC、Wcomで静電気が発生すると、表示部DYPの周囲に配置されたブラックマトリクスBMが静電気エネルギーにより部分的に消失し、ピンホールが発生することがあった。このピンホールはランダムな箇所に複数発生し、微輝点のように視認され外観不良の原因となることがあった。そこで、本実施形態では、コモン配線COMが避雷針パタン24を備えている。避雷針パタン24は、表示部DYPから離れる方向に向かってコモン配線COMから延びている。テスタ配線WCと避雷針パタン24とは、絶縁層L1を介して重畳して配置されている。図4に避雷針パタン24近傍における避雷針パタン24とテスタ配線WCとの位置関係の一例を示す。図5に、図4に示す線IV-IVにおける断面の一例を示す。コモン配線COMは2つの避雷針パタン24を備えている。本実施形態では、避雷針パタン24は、シール部材SLに設けられた注入口の下層に設けられている。コモン配線COMは、注入口の下地となる下地パタン25を備え、2つの避雷針パタン24は下地パタン25からコモン配線COMが延びる方向と略直交する方向に延びている。コモン配線COMは走査線Yと同じ層に配置されている。コモン配線COM上に配置されている絶縁層L1は、例えば窒化シリコンSi3N4等の無機層であって、層の厚さは0.3~0.8μmである。なお、避雷針パタン24とテスタ配線WCとの間には複数の絶縁層が配置されてもよい。テスタ配線WCは、信号線Xと同じ層に配置されている。テスタ配線WCには、ブラックマトリクスBMが配置されている。ブラックマトリクスBMは、例えば黒色に着色された樹脂によって形成された遮光層である。上記のように、コモン配線COMが避雷針パタン24を備えると、製造工程、モジュール組立工程、および、モジュール完成後にテスタ配線WCに静電気が蓄積したとしても、テスタ配線WCと避雷針パタン24とが重畳している部分の上層でのみ静電気エネルギーによるブラックマトリクスBMのピンホールが生じやすくなる。したがって、従来、ランダムかつ複数発生していたピンホールは避雷針パタン24とテスタ配線WCとが重畳する位置近傍にのみ生じることになる。本実施形態では、避雷針パタン24は、表示部DYPに含まれる第1領域20Aから離れる方向に延びてテスタ配線WCと重畳しているため、ブラックマトリクスBMに生じるピンホールは表示部DYPの近傍には生じず、ピンホールによる微輝点が視認されることもなくなる。なお、避雷針パタン24とテスタ配線WCとが重畳する位置は、表示部DYPから離れている方が望ましい。一方で、避雷針パタン24は、テスタ配線WV、Wcom、WCのうち、第1領域20Aの近傍に配置される少なくとも1つの配線と重畳することが望ましい。そこで本実施形態では、テスタ配線WCは、第1領域20A側から外側に引き回されて、第1領域20Aから離れた位置で避雷針パタン24と重畳している。また、図3乃至図5では、テスタ配線WCと重畳する避雷針パタン24のみ示しているが、テスタ配線WV、Wcomのぞれぞれと重畳する避雷針パタンをさらに設けてもよい。上記液晶表示装置の製造過程において、駆動回路や各種配線のテストを行う場合には、マザー基板から複数のアレイ基板20を切り出す前に、試験装置のプローブからテスタパッドPDV、PDCへテスト信号を入力してテスタ配線WV、WC、WcomからOLBパッド26A、26Bへテスト信号を入力して、駆動回路、画素回路、各種配線等について試験を行う。このとき、テスト中のアレイ基板のテスタ配線と重畳する避雷針パタン24は、隣接するアレイ基板の第2領域に配置されたコモン配線COMに設けられている。したがって、テスト中は避雷針パタン24には信号が入力されていないため、静電気エネルギーによりテスト信号が入力されたテスタ配線と対向する避雷針パタンとがショートしたとしても、避雷針パタンに信号が入力されていないためテストに影響することはない。なお、避雷針パタンとテスタ配線と対向する面積実効避雷針エリアを極力小さくすることで、テスタ配線と避雷針パタンとの間の電位差が発生しやすくなる。したがって、実効避雷針エリアが小さいほど、避雷針パタン近傍でピンホールが形成されやすくなり、より避雷針としての効果を発揮することができる。また、避雷針パタン24は、可能であればブラックマトリクスBMが配置されていない領域に配置してもよい。その場合には、ブラックマトリクスBMにピンホールが形成されることを回避することができる。さらに、避雷針パタン24は、液晶表示装置を組立てた後にさらにベゼル等により遮光されるエリアに設けることが望ましい。また、上記実施形態では、ブラックマトリクスBMはアレイ基板20側に配置されていたが、ブラックマトリクスBMが対向基板10側に配置されている場合であっても、避雷針パタン24と対向する位置近傍にのみブラックマトリクスBMのピンホールが形成されることになり、微輝点が視認されることを回避することができる。すなわち、本実施形態に係る液晶表示装置およびマザー基板によれば、外観の良好な液晶表示装置およびそのマザー基板を提供することが可能となる。さらに、上記のように避雷針パタン24を、容量の大きいコモン配線COMに形成することで、飛び込み電荷による電位上昇を抑えることができる。また、コモン配線COMにはスイッチング素子が接続されていないため、飛び込み電荷によりスイッチング素子の不具合が発生することもない。なお、上記実施形態では、避雷針パタン24はコモン配線COMに設けられていたが、避雷針パタンはコモン配線COM以外の配線に設けられてもよい。避雷針パタン24は、比較的容量が大きく、スイッチング素子等が接続されていない配線に設けることが望ましい。また、上記実施形態では、避雷針パタン24は注入口の下地パタン25から延びていたが、表示部DYPから離れる方向に延びるように配置されていれば注入口の下地パタン25以外の位置に形成してもよい。その場合にも表示部DYPから離れる方向に延びるように避雷針パタン24を設けることにより、ピンホールが表示部DYPの近傍に生じることを回避することができる。さらに、上記実施形態では、OLBパッド26Aに接続されたテスタ配線WCと、OLBパッド26Bに接続されたテスタ配線WCとが電気的に接続されているため、テスタ配線WCの一部に断線が生じた場合であっても、OLBパッド26A、26BいずれかのコントロールパッドPDCからテスト信号を入力することが可能となる。本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。