第1導電型のドリフト層11と、前記ドリフト層11上に形成された第2導電型のチャネル領域12と、前記チャネル領域12内における当該チャネル領域12の表層部に形成され、当該チャネル領域12を挟んで前記ドリフト層11から離間して形成され、前記ドリフト層11より高不純物濃度とされた第1導電型の第1不純物領域19と、前記第1不純物領域19と前記ドリフト層11との間に挟まれた前記チャネル領域12の表面にゲート絶縁膜17を介して形成されたゲート電極18と、前記ドリフト層11と接触し、当該ドリフト層11よりも高不純物濃度とされ、前記チャネル領域12から離間して形成された第1導電型または第2導電型の第2不純物領域10と、前記第1不純物領域19および前記チャネル領域12と電気的に接続された第1電極24と、前記第2不純物領域10と電気的に接続された第2電極25と、を有し、前記チャネル領域12のうち、前記ゲート絶縁膜17を挟んで前記ゲート電極18と反対側に位置する部分に反転型のチャネルを形成し、当該チャネルを通じて前記第1電極24と前記第2電極25の間に電流を流す絶縁ゲート構造の半導体素子を備えた素子部2と、前記素子部2の外周に設けられた外周領域部3と、を備えた半導体装置であって、前記素子部2は、前記第1電極24が前記第1不純物領域19および前記チャネル領域12と電気的に接続された部分であるコンタクト26を備えており、前記コンタクト26は、前記第1電極24が前記第1不純物領域19および前記チャネル領域12と電気的に接続された一面14において、前記外周領域部3側の端部26aの単位面積当たりの抵抗値が、前記端部26aよりも前記素子部2側の単位面積当たりの抵抗値よりも高いことを特徴とする半導体装置。前記素子部2は、前記一面14に層間膜22を備え、前記層間膜22から前記第1不純物領域19の一部および前記チャネル領域12の一部が露出する前記層間膜22の開口部が前記コンタクト26とされており、前記層間膜22の開口部のうち前記コンタクト26の端部26aにおける開口幅が、前記層間膜22の開口部のうち前記端部26aよりも前記素子部2側における開口幅よりも狭いことにより、前記コンタクト26は、前記一面14において、前記外周領域部3側の端部26aの単位面積当たりの抵抗値が、前記端部26aよりも前記素子部2側の単位面積当たりの抵抗値よりも高いことを特徴とする請求項1に記載の半導体装置。前記層間膜22の開口幅は、前記コンタクト26の端部26aの最先端に向かって段階的に狭くなっていることを特徴とする請求項2に記載の半導体装置。前記層間膜22の開口幅は、前記コンタクト26の端部26aの最先端に向かって連続的に狭くなっていることを特徴とする請求項2に記載の半導体装置。前記素子部2は、前記チャネル領域12のうちの前記第1電極24側に前記チャネル領域12よりも不純物濃度が高いと共に前記第1電極24と電気的に接続された第2導電型のボディ領域21を備えており、前記ボディ領域21のうちの前記コンタクト26の端部26aにおける不純物濃度が、前記コンタクト26の端部26aよりも前記素子部2側における不純物濃度よりも低いことにより、前記コンタクト26は、前記一面14において、前記外周領域部3側の端部26aの単位面積当たりの抵抗値が、前記端部26aよりも前記素子部2側の単位面積当たりの抵抗値よりも高いことを特徴とする請求項1ないし4のいずれか1つに記載の半導体装置。第1導電型のドリフト層11と、前記ドリフト層11の表層部に互いに離間して形成されている複数の第2導電型のチャネル領域12と、隣接する前記チャネル領域12において、一方の前記チャネル領域12に形成され、前記ドリフト層11よりも高不純物濃度とされた第1導電型の第1不純物領域19と、隣接する前記チャネル領域12において、他方の前記チャネル領域12に形成され、前記ドリフト層11よりも高不純物濃度とされた第1導電型の第2不純物領域10と、前記チャネル領域12の表面にゲート絶縁膜17を介して形成されたゲート電極18と、前記第1不純物領域19と電気的に接続された第1電極24と、前記第2不純物領域10と電気的に接続された第2電極25と、を有し、前記チャネル領域12のうち、前記ゲート絶縁膜17を挟んで前記ゲート電極18と反対側に位置する部分に反転型のチャネルを形成し、当該チャネルを通じて前記第1電極24と前記第2電極25の間に電流を流す絶縁ゲート構造の半導体素子を備えた素子部2と、前記素子部2の外周に設けられた外周領域部3と、を備えた半導体装置であって、前記素子部2は、前記第1電極24が前記第1不純物領域19および当該第1不純物領域19が形成されている前記チャネル領域12と電気的に接続された部分であるコンタクト26と、前記第2電極25が前記第2不純物領域10および当該第2不純物領域10が形成されている前記チャネル領域12と電気的に接続された部分であるコンタクト26とを備えており、前記コンタクト26は、前記第1電極24が前記第1不純物領域19および当該第1不純物領域19が形成されている前記チャネル領域12と電気的に接続された一面14と、前記第2電極25が前記第2不純物領域10および当該第2不純物領域10が形成されている前記チャネル領域12と電気的に接続された一面14とにおいて、前記外周領域部3側の端部26aの単位面積当たりの抵抗値が、前記端部26aよりも前記素子部2側の単位面積当たりの抵抗値よりも高いことを特徴とする半導体装置。前記素子部2は、前記一面14に層間膜22を備え、前記層間膜22から前記第1不純物領域19の一部、前記第2不純物領域10の一部および前記チャネル領域12の一部が露出する前記層間膜22の開口部が前記コンタクト26とされており、前記層間膜22の開口部のうち前記コンタクト26の端部26aにおける開口幅が、前記層間膜22の開口部のうち前記端部26aよりも前記素子部2側における開口幅よりも狭いことにより、前記コンタクト26は、前記一面14において、前記外周領域部3側の端部26aの単位面積当たりの抵抗値が、前記端部26aよりも前記素子部2側の単位面積当たりの抵抗値よりも高いことを特徴とする請求項6に記載の半導体装置。前記層間膜22の開口幅は、前記コンタクト26の端部26aの最先端に向かって段階的に狭くなっていることを特徴とする請求項7に記載の半導体装置。前記層間膜22の開口幅は、前記コンタクト26の端部26aの最先端に向かって連続的に狭くなっていることを特徴とする請求項7に記載の半導体装置。前記素子部2は、前記チャネル領域12に前記チャネル領域12よりも不純物濃度が高いと共に前記第1電極24または前記第2電極25と電気的に接続された第2導電型のボディ領域21を備えており、前記ボディ領域21のうちの前記コンタクト26の端部26aにおける不純物濃度が、前記コンタクト26の端部26aよりも前記素子部2側における不純物濃度よりも低いことにより、前記コンタクト26は、前記一面14において、前記外周領域部3側の端部26aの単位面積当たりの抵抗値が、前記端部26aよりも前記素子部2側の単位面積当たりの抵抗値よりも高いことを特徴とする請求項6ないし9のいずれか1つに記載の半導体装置。前記素子部2の全体で、前記コンタクト26の端部26aの抵抗値が、前記端部26aよりも前記素子部2側の抵抗値よりも高くされていることを特徴とする請求項1ないし10のいずれか1つに記載の半導体装置。前記ドリフト層11には一方向を長手方向とするトレンチ29が形成され、当該トレンチ11内には第2導電型の領域30が埋め込まれており、前記ドリフト層11のうち前記トレンチ29の間に残された部分である第1導電型の領域31と前記第2導電型の領域30とによってスーパージャンクション構造が構成されていることを特徴とする請求項1ないし11のいずれか1つに記載の半導体装置。しかしながら、上記従来の技術では、ゲートランナ領域のホールを抜きやすくするため、P型ウェルに抵抗を下げる複数のP型のコンタクト領域を形成している。これにより、半導体装置のリカバリ耐量は向上するが、各コンタクト領域の不純物濃度のばらつきによって抵抗が低いコンタクト領域にホールが集中してしまう。このため、ホールが集中した場所の温度が上昇し、やがてリカバリ破壊が起こってしまう。このように、複数のコンタクト領域を形成した構造では、安定したリカバリ耐量を得られないという問題があった。なお、上記では半導体装置としてIGBTを例に説明したが、外周領域にホールが蓄積される構造、例えばMOSFET等の他の半導体素子においても上記と同様に安定したリカバリ耐量が得られないという問題がある。本発明は上記点に鑑み、安定したリカバリ耐量が得られる半導体装置を提供することを目的とする。上記目的を達成するため、発明者らは、半導体チップにおいて、なぜ、安定してリカバリ耐量が得られずにリカバリ破壊が起こるのかを調べた。以下では、半導体素子としてMOSFETを採用した場合について説明する。図14は、半導体チップに対して行ったワイヤボンディングのボンディング位置による破壊箇所を示した模式的な平面図である。この図に示されるように、半導体チップ100は矩形状をなしており、半導体チップ100の一面における長辺方向に沿ってゲートパッド101とソースパッド102とが形成されている。これらゲートパッド101およびソースパッド102に図示しないワイヤが半導体チップ100の一面における短辺方向に沿ってボンディングされている。ゲートパッド101には1本のワイヤがボンディングされ、ソースパッド102には2本のワイヤがボンディングされている。なお、半導体チップ100の裏面には図示しないドレインパッドが設けられている。図14aでは、ソースパッド102に対するワイヤのボンディング位置103が半導体チップ100の短辺方向の中心に位置している。このようなボンディング位置103でのリカバリ耐量は33Aであり、リカバリ耐量は安定していた。そして、リカバリ破壊の破壊位置104は、半導体チップ100のゲートパッド101側のうち半導体チップ100の短辺方向の中心に対して一方左側のコーナー部であった。図14bでは、ソースパッド102に対するワイヤのボンディング位置105が半導体チップ100の短辺方向の中心に対して一方左側に位置している。このようなボンディング位置105でのリカバリ耐量は21Aであり、上記のボンディング位置103のものよりもリカバリ耐量が低下した。そして、リカバリ破壊の破壊位置106は、半導体チップ100のゲートパッド101側のうち、ボンディング位置103と同様に、半導体チップ100の短辺方向の中心に対して一方左側のコーナー部であった。図14cでは、ソースパッド102に対するワイヤのボンディング位置107が半導体チップ100の短辺方向の中心に対して他方右側に位置している。このようなボンディング位置107でのリカバリ耐量は23Aであり、上記のボンディング位置103のものよりもリカバリ耐量が低下した。また、リカバリ破壊の破壊位置108は、半導体チップ100のゲートパッド101側のうち、ボンディング位置107と同様に、半導体チップ100の短辺方向の中心に対して他方右側のコーナー部であった。図14bおよび図14cに示されるように、ボンディング位置105、107が半導体チップ100の短辺方向の中心に対してずれるとリカバリ耐量が大幅に減少することがわかった。なお、図14aではボンディング位置103は半導体チップ100の短辺方向の中心に位置しているが、ボンディング位置103の位置のばらつきによって、ボンディング位置103が半導体チップ100の短辺方向の中心に対して一方左側にずれたため、破壊位置104も当該一方左側のコーナー部になったと考えられる。そして、発明者らは、上記のようにボンディング位置103、105、107を変化させたときのリカバリ耐量の依存性を調べた。その結果を図15に示す。図15に示されるように、半導体チップ100の短辺方向の中心を0点としている。そして、横軸は0点からのボンディング位置X[μm]を示し、縦軸は破壊時逆回復電流[A]を示している。縦軸の数値が高いほど、リカバリ耐量が高いことを示している。図15に示されるように、0点からのボンディング位置が0に近いほど、具体的にはソースパッド102の中央から200μm以内の範囲でボンディングできれば安定したリカバリ耐量が得られている。一方、0点からのボンディング位置が大きくなるほど、すなわち半導体チップ100の短辺方向の中心から離れるほど、リカバリ耐量が小さくなることがわかった。以上のように、半導体チップ100の短辺方向の中心に対してボンディング位置が遠くなると破壊が起こり、その破壊場所は半導体チップ100のコーナー部となる。この結果を踏まえて、半導体チップ100のコーナー部の破壊場所の電流密度について発明者らはシミュレーションを行った。その結果を図16および図17に示す。図16は半導体チップ100のコーナー部の平面図である。この図に示されるように、MOSFETのトレンチゲート構造109が示され、P型のボディ領域110が露出するようにコンタクト111が形成されている。また、トレンチゲート構造109の外周に外周耐圧部としてのP型のリサーフ領域112が形成されている。図17aは、図16のF-F断面図である。この図に示されるように、リサーフ領域112はN-型のドリフト層113の表層部に形成されている。また、酸化膜114によりコンタクト111が露出している。このコンタクト111に図示しないソース電極が接続される。このような構造における電流密度のシミュレーション結果を図17bに示す。この図では、電流密度を線の密度で表現している。図17bに示されるように、ボディ領域110の表層部に電流が集中していることがわかる。すなわち、リカバリ動作時にゲートパッド101の下部や半導体チップ100のコーナー部に蓄積された残留キャリアホールが一気にボディ領域110ソースへ抜けようとしている。そのため、ホールは半導体チップ100の外周領域からコンタクト111まで最短経路で流れようとする。事実、図14に示されるように、半導体チップ100においてソースパッド102に対するボンディング位置105、107が半導体チップ100の短辺方向の中心からずれた方向のコーナー部で破壊が起こっている。これは、半導体チップ100の外周領域からコンタクト111を経由してソースパッド102に接合されたワイヤに至るまでの距離が最も短く、抵抗が小さいからである。したがって、半導体チップ100において高リカバリ耐量を保持するためには、常に半導体チップ100の短辺方向の中央にワイヤボンディングを行う必要がある。しかし、ワイヤボンディングのボンディング位置の自由度の観点から、ソースパッド102のどの位置にワイヤボンディングを行ってもリカバリ耐量を安定させることが望ましい。なお、ここでは絶縁ゲート構造の半導体スイッチング素子として縦型のMOSFETを例に挙げて説明したが、他の構造のMOSFET、例えば横型、プレーナ型、コンケーブ型などのいずれのMOSFETに対しても同様の問題があり、また、MESFETやIGBTについても同様の問題がある。そこで、発明者らは、従来構造のように、半導体チップ100の外周領域からコンタクト111を介してワイヤに至るまでの経路の抵抗が小さいとホールの流れが集中することに着目し、半導体チップ100の外周領域からコンタクト111までの経路でホールが流れにくくなれば、外周領域のどの位置からも均等にコンタクト111を介してホールが抜けるようになるのではないかと考えた。したがって、請求項1に記載の発明では、第1導電型のドリフト層11と、ドリフト層11上に形成された第2導電型のチャネル領域12と、チャネル領域12内における当該チャネル領域12の表層部に形成され、当該チャネル領域12を挟んでドリフト層11から離間して形成され、ドリフト層11より高不純物濃度とされた第1導電型の第1不純物領域19と、第1不純物領域19とドリフト層11との間に挟まれたチャネル領域12の表面にゲート絶縁膜17を介して形成されたゲート電極18と、ドリフト層11と接触し、当該ドリフト層11よりも高不純物濃度とされ、チャネル領域12から離間して形成された第1導電型または第2導電型の第2不純物領域10と、第1不純物領域19およびチャネル領域12と電気的に接続された第1電極24と、第2不純物領域10と電気的に接続された第2電極25と、を有し、チャネル領域12のうち、ゲート絶縁膜17を挟んでゲート電極18と反対側に位置する部分に反転型のチャネルを形成し、当該チャネルを通じて第1電極24と第2電極25の間に電流を流す絶縁ゲート構造の半導体スイッチング素子を備えた素子部2と、素子部2の外周に設けられた外周領域部3と、を備えた半導体装置であって、以下の点を特徴としている。すなわち、素子部2は、第1電極24が第1不純物領域19およびチャネル領域12と電気的に接続された部分であるコンタクト26を備えている。そして、コンタクト26は、第1電極24が第1不純物領域19およびチャネル領域12と電気的に接続された一面14において、外周領域部3側の端部26aの単位面積当たりの抵抗値が、端部26aよりも素子部2側の単位面積当たりの抵抗値よりも高いことを特徴とする。これによると、外周領域部3に蓄積されたホールがコンタクト26の端部26aに流れにくくなるので、リカバリ時にホールが外周領域部3からコンタクト26の端部26aに集中して流れることはない。このように、ホールがコンタクト26の一箇所に集中しにくくなり、外周領域部3からコンタクト26へのホールの流れが均等化される。したがって、安定したリカバリ耐量を得ることができる。請求項2に記載の発明では、素子部2は、一面14に層間膜22を備え、層間膜22から第1不純物領域19の一部およびチャネル領域12の一部が露出する層間膜22の開口部がコンタクト26とされている。そして、層間膜22の開口部のうちコンタクト26の端部26aにおける開口幅が、層間膜22の開口部のうち端部26aよりも素子部2側における開口幅よりも狭いことにより、コンタクト26は、一面14において、外周領域部3側の端部26aの単位面積当たりの抵抗値が、端部26aよりも素子部2側の単位面積当たりの抵抗値よりも高い構造とすることができる。請求項3に記載の発明では、請求項2に記載の半導体装置において、層間膜22の開口幅を、コンタクト26の端部26aの最先端に向かって段階的に狭くすることができる。また、請求項4に記載の発明のように、請求項2に記載の半導体装置において、層間膜22の開口幅を、コンタクト26の端部26aの最先端に向かって連続的に狭くしても良い。一方、請求項5に記載の発明のように、素子部2は、チャネル領域12のうちの第1電極24側にチャネル領域12よりも不純物濃度が高いと共に第1電極24と電気的に接続された第2導電型のボディ領域21を備えている。そして、ボディ領域21のうちのコンタクト26の端部26aにおける不純物濃度が、コンタクト26の端部26aよりも素子部2側における不純物濃度よりも低いことにより、コンタクト26は、一面14において、外周領域部3側の端部26aの単位面積当たりの抵抗値が、端部26aよりも素子部2側の単位面積当たりの抵抗値よりも高い構造とすることもできる。また、請求項6に記載の発明では、第1導電型のドリフト層11と、ドリフト層11の表層部に互いに離間して形成されている複数の第2導電型のチャネル領域12と、隣接するチャネル領域12において、一方のチャネル領域12に形成され、ドリフト層11よりも高不純物濃度とされた第1導電型の第1不純物領域19と、隣接するチャネル領域12において、他方のチャネル領域12に形成され、ドリフト層11よりも高不純物濃度とされた第1導電型の第2不純物領域10と、チャネル領域12の表面にゲート絶縁膜17を介して形成されたゲート電極18と、第1不純物領域19と電気的に接続された第1電極24と、第2不純物領域10と電気的に接続された第2電極25と、を有し、チャネル領域12のうち、ゲート絶縁膜17を挟んでゲート電極18と反対側に位置する部分に反転型のチャネルを形成し、当該チャネルを通じて第1電極24と第2電極25の間に電流を流す絶縁ゲート構造の半導体素子を備えた素子部2と、素子部2の外周に設けられた外周領域部3と、を備えた半導体装置であって、以下の点を特徴としている。すなわち、素子部2は、第1電極24が第1不純物領域19および当該第1不純物領域19が形成されているチャネル領域12と電気的に接続された部分であるコンタクト26と、第2電極25が第2不純物領域10および当該第2不純物領域10が形成されているチャネル領域12と電気的に接続された部分であるコンタクト26とを備えている。そして、コンタクト26は、第1電極24が第1不純物領域19および当該第1不純物領域19が形成されているチャネル領域12と電気的に接続された一面14と、第2電極25が第2不純物領域10および当該第2不純物領域19が形成されているチャネル領域12と電気的に接続された一面14とにおいて、外周領域部3側の端部26aの単位面積当たりの抵抗値が、端部26aよりも素子部2側の単位面積当たりの抵抗値よりも高いことを特徴とする。これによると、請求項1に記載の発明と同様に、外周領域部3に蓄積されたホールがコンタクト26の端部26aに流れにくくなるので、リカバリ時にホールが外周領域部3からコンタクト26の端部26aに集中して流れることはない。したがって、安定したリカバリ耐量を得ることができる。請求項7に記載の発明のように、素子部2は、一面14に層間膜22を備え、層間膜22から第1不純物領域19の一部、第2不純物領域10の一部およびチャネル領域12の一部が露出する層間膜22の開口部がコンタクト26とされているものとすることができる。そして、層間膜22の開口部のうちコンタクト26の端部26aにおける開口幅が、層間膜22の開口部のうち端部26aよりも素子部2側における開口幅よりも狭いことにより、コンタクト26は、一面14において、外周領域部3側の端部26aの単位面積当たりの抵抗値が、端部26aよりも素子部2側の単位面積当たりの抵抗値よりも高い構造とすることができる。また、請求項8に記載の発明のように、請求項7に記載の発明において、層間膜22の開口幅は、コンタクト26の端部26aの最先端に向かって段階的に狭くなっている構造とすることができる。さらに、請求項9に記載の発明のように、層間膜22の開口幅は、コンタクト26の端部26aの最先端に向かって連続的に狭くなっている構造とすることができる。さらに、請求項10に記載の発明のように、素子部2は、チャネル領域12にチャネル領域12よりも不純物濃度が高いと共に第1電極24または第2電極25と電気的に接続された第2導電型のボディ領域21を備えているものとすることができる。そして、ボディ領域21のうちのコンタクト26の端部26aにおける不純物濃度が、コンタクト26の端部26aよりも素子部2側における不純物濃度よりも低いことにより、コンタクト26は、一面14において、外周領域部3側の端部26aの単位面積当たりの抵抗値が、端部26aよりも素子部2側の単位面積当たりの抵抗値よりも高い構造とすることができる。請求項11に記載の発明では、素子部2の全体で、コンタクト26の端部26aの抵抗値が、端部26aよりも素子部2側の抵抗値よりも高くされていることを特徴とする。これによると、素子部2の場所による抵抗値のアンバランスが解消されるので、コンタクト26の端部26aの抵抗値を素子部2の全体で均等化することができる。これにより、リカバリ耐量をより安定させることができる。また、請求項12に記載の発明のように、ドリフト層11には一方向を長手方向とするトレンチ29が形成され、当該トレンチ11内には第2導電型の領域30が埋め込まれており、ドリフト層11のうちトレンチ29の間に残された部分である第1導電型の領域31と第2導電型の領域30とによってスーパージャンクション構造が構成されていてもよい。これによれば、オン抵抗の低減を図りつつ、安定したリカバリ耐量を得ることができる。なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。また、以下の各実施形態で示されるN-型、N型は本発明の第1導電型に対応し、P型、P型は本発明の第2導電型に対応している。第1実施形態以下、本発明の第1実施形態について図を参照して説明する。図1は、本実施形態に係る半導体装置としての半導体チップ1の平面図である。この図に示されるように、半導体チップ1は、半導体素子が形成された素子部2と、素子部2の外周に設けられた外周領域部3と、を備えている。また、半導体チップ1は、この素子部2に設けられた半導体チップ1の一面側にゲートパッド4とソースパッド5とを備え、一面とは反対側の他面に図示しないドレインパッドを備えている。素子部2は、半導体素子が形成されたセル領域と、このセル領域の外周に設けられていると共にセル領域を一周囲むダイオード領域と、で構成されている。本実施形態では、半導体素子としてMOSFETまたはMESFETが採用される。以下では、トレンチゲート型のMOSFETについて説明する。まず、MOSFETの構造について説明する。図2は、図1のA-A断面図である。この図に示されるように、MOSFETは、N型の支持基板10に形成されている。この支持基板10の主表面上には、エピタキシャル成長等により支持基板10よりも低不純物濃度となるように形成されたN-型のドリフト層11が備えられている。すなわち、支持基板10はドリフト層11と接触し、当該ドリフト層11よりも高不純物濃度とされ、チャネル領域12から離間している。また、ドリフト層11の表層部には、所定深さのP型のチャネル領域12が形成されている。言い換えると、ドリフト層11上にチャネル領域12が形成されているとも言える。なお、本実施形態では、支持基板10の上にドリフト層11が形成されたものを半導体基板13とする。また、ドリフト層11の表面つまりチャネル領域12の表面を半導体基板13の一面14とし、この一面14の反対面つまり支持基板10においてドリフト層11とは反対側の面を半導体基板13の他面15とする。そして、チャネル領域12を貫通してドリフト層11まで達するように複数個のトレンチ16が形成されている。本実施形態では、トレンチ16は、半導体チップ1の短辺方向に沿って複数個等間隔に平行に形成されている。各トレンチ16内は、各トレンチ16の内壁表面を覆うように形成されたゲート絶縁膜17と、このゲート絶縁膜17の上に形成されたポリシリコン等により構成されるゲート電極18とにより埋め込まれている。これにより、絶縁ゲート構造すなわちトレンチゲート構造が構成されている。ゲート電極18は、図示しない配線部を介してゲートパッド4に接続されている。また、チャネル領域12の表層部に、当該チャネル領域12を挟んでドリフト層11から離間して形成されたN型のソース領域19が形成されている。N型のソース領域19は、N-型のドリフト層11よりも高不純物濃度で構成され、セル領域内において終端しており、かつ、トレンチ16の側面に接するように形成されている。本実施形態では、半導体基板13の一面14において、ソース領域19の一部はゲート絶縁膜17で覆われている。これによると、ゲート電極18は、ソース領域19とドリフト層11との間に挟まれたチャネル領域12の表面にゲート絶縁膜17を介して形成されている。本実施形態では、トレンチゲート構造が採用されているので、トレンチ16の壁面がチャネル領域12の表面に対応する。さらに、チャネル領域12には、当該チャネル領域12の上層部に、ソース領域19に挟まれるようにP型の第1ボディ領域20が形成されている。この第1ボディ領域20の表層部に、第1ボディ領域20よりも高不純物濃度で構成されたP型の第2ボディ領域21が形成されている。上記構成において、ゲート絶縁膜17およびゲート絶縁膜17から露出するゲート電極18の上にはBPSG等の層間膜22が形成されている。ゲート絶縁膜17および層間膜22にはコンタクトホール23が形成されており、コンタクトホール23からソース領域19の一部および第2ボディ領域21が露出している。すなわち、コンタクトホール23は層間膜22の開口部である。そして、層間膜22の上にソース電極24が形成されると共にコンタクトホール23を通じてソース電極24がソース領域19の一部およびチャネル領域12に形成された第2ボディ領域21に電気的に接続されている。これによると、上述の半導体基板13の一面14は、ソース電極24がソース領域19およびチャネル領域12に形成された第2ボディ領域21と電気的に接続された面に相当する。このソース電極24は、上述のソースパッド5に接続されている。また、支持基板10の他面15にドレイン電極25が形成されている。このように、半導体基板13の一面14のうち、コンタクトホール23から露出した領域が、半導体基板13とソース電極24とが電気的に接続されるコンタクト26とされる。すなわち、素子部2は、半導体基板13とソース電極24とが電気的に接続されるコンタクト26を備えている。このコンタクト26は、半導体基板13において、ソース電極24がソース領域19および第2ボディ領域21と電気的に接続された部分である。本実施形態では、層間膜22からソース領域19の一部および第2ボディ領域21が露出する層間膜22の開口部がコンタクト26とされている。以上が、MOSFETの構造である。このような構造では、ゲート電極18に所定の電圧が印加されると、チャネル領域12のうち、ゲート絶縁膜17を挟んでゲート電極18と反対側に位置する部分に反転型のチャネルが形成される。これにより、当該チャネルを通じてソース電極24とドレイン電極25との間に電流が流れるようになっている。続いて、セル領域の外周に位置するダイオード領域等の外周構造について、図3~図5を参照して説明する。図3は、図1のB部拡大平面図である。図3ではソース電極24を省略している。上述のように、素子部2を構成するセル領域の外周にはダイオード領域が設けられているので、図3に示されるようにダイオード領域の外側に外周領域部3が位置している。また、図3に示されるように、トレンチ16、ゲート絶縁膜17、およびゲート電極18で構成されたトレンチゲート構造が素子部2と外周領域部3の境界付近まで延設されている。これによると、素子部2はトレンチ16が形成された領域とも言える。なお、図3ではトレンチゲート構造をGateで示している。図4は、図3のC-C断面図である。この図に示されるように、チャネル領域12が外周領域部3まで延設されている。素子部2では、チャネル領域12の表層部に第1ボディ領域20が形成され、第1ボディ領域20の表層部に第2ボディ領域21が形成されている。また、外周領域部3では、半導体基板13の一面14にSiO2等の酸化膜27が形成されている。この酸化膜27のうちの素子部2側の端部がコンタクト26の終端部最端部となる。つまり、コンタクト26の終端部とは、コンタクト26のうち最も外周領域部3側に位置する部分である。なお、外周領域部3には、ドリフト層11の表層部に図示しないP-型のリサーフ領域が形成されていても良い。一方、図3に示されるように、層間膜22の開口部コンタクトホール23のうちコンタクト26の外周領域部3側の端部26aにおける開口幅が、層間膜22の開口部のうち端部26aよりも内側素子部2側における開口幅よりも狭くなっている。ここで、開口幅は、半導体基板13の一面14において、コンタクト26の延設方向に対する垂直方向の幅である。このようなコンタクトホール23の開口幅の制御は、素子部2の全体で行われている。なお、本実施形態では、コンタクト26の外周領域部3側の端部26aとは、言い換えると、コンタクト26のうちダイオード領域に位置する部分のことであり、コンタクト26の端部26aよりも素子部2側とは、言い換えると、コンタクト26のうちセル領域に位置する部分のことである。コンタクトホール23の開口幅の違いを図5に示す。図5aは図3のD-D断面図であり、図5bは図3のE-E断面図である。これらの図に示されるように、素子部2のダイオード領域では、ソース電極24とドレイン電極25との間でN-型のドリフト層11とP型のチャネル領域12とのPN接合が構成されている。このダイオード素子が、セル領域の外周の耐圧領域として機能する。そして、図5aに示されるコンタクトホール23の開口幅は、素子部2のセル領域における開口幅である。コンタクト26の端部26aにおけるコンタクトホール23の開口幅は、図5bに示されるように、コンタクト26の端部26aよりも素子部2側の開口幅よりも狭くなっている。このように、コンタクトホール23の開口幅によってコンタクト26の端部26aとこの端部26aよりも素子部2側とでコンタクト26の面積が異なる。これにより、コンタクト26は、半導体基板13の一面14において、素子部2のうち外周領域部3側の端部26aの単位面積当たりの抵抗値が、端部26aよりも素子部2側の単位面積当たりの抵抗値よりも高くなる。言い換えると、ドリフト層11からコンタクト26の端部26aを介してソース電極24に至る経路の抵抗が、ドリフト層11からコンタクト26のうち端部26aよりも素子部2側を介してソース電極24に至る経路の抵抗よりも高くなる。ここで、上記では抵抗の定義を半導体基板13の一面14における単位面積当たりの抵抗値としているが、これは半導体基板13を流れるホールの流れにくさを表現していることと同じである。したがって、この抵抗は半導体基板13とソース電極24との接触抵抗ではない。以上が、本実施形態に係る半導体装置の構成である。次に、上記の半導体チップ1の製造方法について説明する。まず、N型のウェハを用意し、ウェハの表面にN-型のドリフト層11をエピタキシャル成長させる。また、ドリフト層11の表層部にイオン注入および熱拡散を行うことでチャネル領域12、第1ボディ領域20、第2ボディ領域21、ソース領域19を形成する。そして、ウェハのうち各素子部2においてチャネル領域12を貫通してドリフト層11に達するトレンチ16を形成する。この後、トレンチ16の内壁表面を酸素雰囲気中で熱酸化させてゲート絶縁膜17を形成し、ゲート絶縁膜17の上にCVD法等でゲート電極18としてポリシリコンを形成する。続いて、ゲート絶縁膜17上の不要なポリシリコンを除去し、ゲート絶縁膜17の上にゲート電極18を覆うように層間膜22をCVD法等で形成する。そして、フォトリソグラフィエッチング工程によりゲート絶縁膜17および層間膜22にコンタクトホール23を形成し、コンタクト26となる部分を形成する。この場合、コンタクト26の端部26aにおけるコンタクトホール23の開口幅が、コンタクト26の端部26aよりも素子部2側の開口幅よりも狭くなるように、層間膜22にコンタクトホール23を形成する。続いて、半導体基板13の一面14にコンタクトホール23を埋めるようにAl等のソース電極24をCVD法等で形成する。また、図示しない絶縁膜で各電極を覆うと共に、ゲートパッド4およびソースパッド5を形成する。そして、ウェハの裏面側を研削研磨し、ウェハの裏面にAl等のドレイン電極25を形成し、絶縁膜等を形成してドレインパッドを形成する。この後、ウェハを個々にダイシングカットする。こうして、本実施形態に係る半導体チップ1が完成する。以上説明したように、本実施形態では、素子部2において、コンタクト26の端部26aにおけるコンタクトホール23の開口幅が、コンタクト26の端部26aよりも素子部2側の開口幅よりも狭くなっていることが特徴となっている。これによると、半導体チップ1の外周領域部3に蓄積されたホールがコンタクト26の端部26aに流れにくくなるので、リカバリ時にホールがコンタクト26の端部26aに集中して流れることはない。このことについて、図6を参照して説明する。図6は、リカバリ時に外周領域部3からコンタクト26へのホールの流れを模式的に示した図であり、図3のC-C断面に相当する図である。なお、図6ではソース電極24とドレイン電極25を省略している。MOSFETの内蔵ダイオードが通電すると、第1ボディ領域20からドリフト層11にホールが流れ、ドリフト層11にホールが蓄積される。この後、MOSFETがオンすると、ドリフト層11に流れていたホールが第1ボディ領域20側に逆流するため、これがリカバリ電流となって流れる。この場合、外周領域部3のドリフト層11に蓄積されたホールは、最も近いコンタクト26の端部26aを介してソース電極24に抜けようとする。しかしながら、本実施形態では、コンタクト26の端部26aにおけるコンタクトホール23の開口幅が端部26aの素子部2側よりも狭くなっているので、外周領域部3からコンタクト26の端部26aを介してソース電極24に至る経路の抵抗が高くなっている。このため、図6に示されるように、外周領域部3に蓄積されたホールは、コンタクト26の端部26aに流れにくく、コンタクト26のうち端部26aよりも素子部2側に流れるようになる。このように、コンタクト26の端部26aを介する経路の抵抗が高くなったことで、ホールがコンタクト26の端部26aである一箇所に集中しにくくなる。このため、外周領域部3からコンタクト26へのホールの流れが均等化される。したがって、安定したリカバリ耐量を得ることができる。そして、コンタクトホール23の開口幅によってソース電極24に至る経路でのホールの流れにくさを制御しているので、ソースパッド5に対するワイヤボンディングの位置に依存せずにリカバリ耐量が得られる。このため、半導体チップ1のリカバリ耐量が、ソースパッド5に対するワイヤのボンディング位置に影響されないようにすることができる。さらに、本実施形態では、素子部2の全体で、コンタクト26の端部26aの抵抗値を、素子部2のうち端部26aよりも素子部2側の抵抗値よりも高くしているので、素子部2の場所による抵抗値のアンバランスを解消することができる。このため、コンタクト26の端部26aの抵抗値を素子部2の全体で均等化でき、リカバリ耐量をより安定させることができる。なお、本実施形態の記載と特許請求の範囲の記載との対応関係については、ソース領域19が特許請求の範囲の第1不純物領域に対応し、支持基板10が特許請求の範囲の第2不純物領域に対応する。また、ソース電極24が特許請求の範囲の第1電極に対応し、ドレイン電極25が特許請求の範囲の第2電極に対応する。第2実施形態本実施形態では、第1実施形態と異なる部分について説明する。図7は、本実施形態に係る半導体チップの一部拡大平面図であり、図1のB部に相当する平面図である。図7に示されるように、本実施形態では、コンタクト26の端部26aにおけるコンタクトホール23の開口幅がコンタクト26の最端部に向かって段階的に狭くなっている。これにより、外周領域部3のドリフト層11からコンタクト26を介してソース電極24に至る経路の抵抗を、コンタクト26の最端部に向かって段階的に高くすることができる。したがって、コンタクト26の端部26aの抵抗値を細かく制御することができる。なお、図7ではコンタクトホール23の開口幅はコンタクト26の端部26aの最先端に向かって段階的に狭くなっているが、コンタクトホール23の開口幅はコンタクト26の端部26aの最先端に向かって連続的に狭くなっていっても良い。この場合、コンタクトホール23の開口部において最も外周領域部3側の先端部は、電界集中を回避する観点から尖っているのではなく丸まっていることが好ましい。第3実施形態本実施形態では、第1、第2実施形態と異なる部分について説明する。上記各実施形態では、コンタクトホール23の開口幅を制御することで、コンタクト26を介する経路の抵抗値を制御していたが、本実施形態では第2ボディ領域21の不純物濃度によって半導体基板13を介する経路の抵抗値を制御することが特徴となっている。図8は、本実施形態に係る半導体チップの一部拡大平面図であり、図1のB部に相当する平面図である。この図に示されるように、本実施形態では、半導体基板13の一面14においてコンタクト26の延設方向に対する垂直方向におけるコンタクト26の幅は端部26aに限らず一定である。しかしながら、本実施形態では、第2ボディ領域21が次のようにされている。図9は、図8中のF-F ́線に沿った半導体基板13の一面14の不純物濃度の分布を示す図である。図9に示されるように、本実施形態では、第2ボディ領域21のうちのコンタクト26の端部26a第2ボディ領域21のうちダイオード領域における不純物濃度が、素子部2のうちコンタクト26の端部26aよりも素子部2第2ボディ領域21のうちセル領域側における不純物濃度よりも低くなっている。具体的には、第2ボディ領域21のうちのコンタクト26の端部26a第2ボディ領域21のうちダイオード領域における不純物濃度は、素子部2のうちコンタクト26の端部26aよりも素子部2第2ボディ領域21のうちセル領域側における不純物濃度から徐々に低くなっている。これにより、第2ボディ領域21において不純物濃度が低い領域の抵抗値が高くなる。したがって、コンタクト26において、素子部2のうち外周領域部3側の端部26aの単位面積当たりの抵抗値を、端部26aよりも素子部2側の単位面積当たりの抵抗値よりも高くすることができる。なお、第2ボディ領域21のうちセル領域に形成されている部分では、不純物濃度は一定とされている。以上のように、第2ボディ領域21の不純物濃度を制御しているので、コンタクトホール23の開口幅は一定でも良い。もちろん、第2ボディ領域21の不純物濃度を制御しつつ、上記各実施形態のようにコンタクトホール23の開口幅を制御しても良い。なお、上記半導体チップは、例えば、第2ボディ領域21を形成する際、セル領域に第2ボディ領域21を構成する不純物をイオン注入し、第2ボディ領域21の不純物濃度がコンタクト26の端部26a第2ボディ領域21のうちダイオード領域よりコンタクト26の端部26aよりも素子部2第2ボディ領域21のうちセル領域側の方が低くなるように、不純物を熱拡散せることにより製造される。また、第2ボディ領域21を形成する際、セル領域が開口しているマスクを配置して不純物をイオン注入すると共にダイオード領域が開口しているマスクを配置してセル領域にイオン注入するドーズ量よりも少ないドーズ量の不純物をイオン注入し、これら不純物を熱拡散させることによっても製造される。さらに、上記では、第2ボディ領域21の不純物濃度を制御することについて述べたが、他の構造を採用した場合では、第1ボディ領域20と第2ボディ領域21との両方が備えられていない可能性もある。例えば、第1ボディ領域20が形成されていない場合も考えられる。この場合は上述のように第2ボディ領域21の不純物濃度を制御すれば良い。一方、第2ボディ領域21が形成されない可能性もある。この場合は第1ボディ領域20の不純物濃度を制御すれば良い。本実施形態の記載と特許請求の範囲の記載との対応関係については、第2ボディ領域21が特許請求の範囲のボディ領域に対応する。他の実施形態上記各実施形態で示された半導体装置の構成は一例であり、上記で示した内容に限定されることなく、本発明の特徴を含んだ他の構成とすることもできる。例えば、素子部2のセル領域に形成される半導体素子はMOSFETやMESFETに限らずIGBT等の他の素子でも良い。図10は、素子部2に半導体素子としてIGBT素子が形成された半導体装置の断面図であり、図1のA-A断面に相当する図である。IGBT素子の場合、図2に示される構造においてN型の支持基板10が図10に示されるようにP型の支持基板10となる。また、ゲート構造についてもトレンチゲート型に限らず、プレーナ型でも良い。さらに、MOSFET、MESFET、IGBT等の各素子は半導体基板13の一面14と他面15との間に電流が流れる縦型の構造に限らず、半導体基板13の一面14または他面15の面に沿って半導体基板13の内部に電流が流れる横型でも良い。図11aは素子部2に横型の半導体素子が形成された半導体装置の断面図、図11bは図11aの平面図である。なお、図11bでは、半導体基板13の一面14上に形成されるソース電極24等を省略してある。図11に示されるように、半導体装置は、N-型のドリフト層11の表層部にP型のチャネル領域12が複数個、互いに所定間隔空けて形成されている。そして、チャネル領域12には、当該チャネル領域12を貫通するP型のボディ領域21が形成されている。また、隣接するチャネル領域12のうち、一方にはボディ領域21の内側にN型のソース領域19が形成され、他方にはボディ領域21の内側にN型のドレイン領域10が形成されている。ドリフト層11の表面のうち少なくともチャネル領域12の表面を覆うようにゲート絶縁膜17が形成され、当該ゲート絶縁膜17上にゲート電極18が形成されている。このゲート電極18は層間膜22で覆われており、層間膜22にはコンタクトホール23が形成されている。そして、半導体基板13の一面14上には、コンタクトホール23を通じてソース領域19、チャネル領域12、ボディ領域21と電気的に接続されるソース電極24と、ドレイン領域10、チャネル領域12、ボディ領域21と電気的に接続されるドレイン電極25とがバリアメタル膜28を介して形成されている。このように、半導体装置は、半導体基板13の一面14または他面15の面に沿って半導体基板13の内部に電流が流れる横型でも良い。なお、このような半導体装置において、コンタクト26とは、半導体基板13とソース電極24とが電気的に接続される領域および半導体基板13とドレイン電極25とが電気的に接続される領域である。つまり、ソース電極24がソース領域19、チャネル領域12、ボディ領域21と電気的に接続された部分であり、ドレイン電極25がドレイン領域10、チャネル領域12、ボディ領域21と電気的に接続された部分である。言い換えると、層間膜22からソース領域19の一部、ドレイン領域10の一部、チャネル領域12の一部、第2ボディ領域21の一部が露出する層間膜22の開口部がコンタクト26である。また、このような半導体装置と特許請求の範囲の記載との対応関係については、ドレイン領域10が特許請求の範囲の第2不純物領域に対応している。また、ボディ領域21は備えられていなくてもよい。さらに、半導体基板13にスーパージャンクション構造が構成された半導体装置とすることもできる。図12は、スーパージャンクション構造を有する半導体素子が形成された半導体装置の断面図であり、図1のA-A断面図である。図12に示されるように、この半導体装置では、ドリフト層11に一方向図12中紙面奥行き方向を長手方向とする複数のトレンチ29がストライプ状に形成されており、当該トレンチ29にはP型領域30が埋め込まれている。そして、ドリフト層11のうちトレンチ29の間に残されたN型領域31とP型領域30とが交互に繰り返し配置され、これによりスーパージャンクション構造が形成されている。また、複数のトレンチ16は、それぞれN型領域31に達するように形成されている。このような半導体装置についても本発明を適用することができる。なお、図12において、トレンチ29は支持基板10が露出するまで形成され、このトレンチ29内にP型領域30が埋め込まれたスーパージャンクション構造とされていてもよい。また、第1実施形態や第2実施形態では、コンタクトホール23はコンタクト26の端部26aまで連続的に形成されていたが、コンタクト26の端部26aではコンタクトホール23が断続的に形成されていても良い。図13は、他の実施形態に係る半導体チップの一部拡大平面図である。図13に示されるように、コンタクト26の端部26aにおけるコンタクトホール23は、ビアホールのように複数の開口部とされており、外周領域部3側に向かって開口面積が小さくされている。これにより、コンタクト26において素子部2のうち外周領域部3側の端部26aの単位面積当たりの抵抗値を、端部26aよりも素子部2側の単位面積当たりの抵抗値よりも高くすることができる。なお、コンタクト26の端部26aにおけるコンタクトホール23は、複数の開口部とされていれば各開口部が同じ開口面積とされていても、コンタクト26において素子部2のうち外周領域部3側の端部26aの単位面積当たりの抵抗値を、端部26aよりも素子部2側の単位面積当たりの抵抗値よりも高くすることができるそして、上記各実施形態では、支持基板10の上にドリフト層11が形成された構造について説明したが、支持基板10の上にフィールドストップ層等のバッファー層が設けられる場合もある。この場合は、バッファー層はドリフト層11のうち支持基板10側に設けられた層であるとすることができる。すなわち、バッファー層をドリフト層11の一部とする。これにより、支持基板10はドリフト層11つまりバッファー層と接触し、当該ドリフト層11よりも高不純物濃度とされ、チャネル領域12から離間して形成されていると言える。上記各実施形態では、素子部2はセル領域とダイオード領域とを備えている例を説明したが、ダイオード領域は備えられていなくてもよい。この場合は、コンタクト26のうちのセル領域の外縁部が特許請求の範囲の端部に相当する。