第1導電型の半導体層と、前記半導体層の第1面側に、前記半導体層と接して配置された前記第1導電型と逆導電型である第2導電型の第1半導体領域と、前記第1半導体領域を貫通し、前記半導体層に達するように設けられた溝内にゲート絶縁膜を介して設けられたゲート電極と、前記第1半導体領域の前記第1面側に、前記溝に接するように設けられた前記第1導電型の第2半導体領域と、前記半導体層の前記第1面側と逆側である第2面側に接して配置された前記第1導電型の第1高濃度半導体領域と、前記第1高濃度半導体領域の前記第2面側に接して配置された前記第2導電型の第2高濃度半導体領域と、を有し、前記第1高濃度半導体領域と前記第2高濃度半導体領域との接合は、トンネル接合である半導体装置。前記半導体層の第1面側に配置され、前記第2半導体領域と電気的に接続される第1電極と、前記半導体層の第2面側に配置され、第2高濃度半導体領域と接するように配置された第2電極と、を有する請求項1記載の半導体装置。前記第1高濃度半導体領域と前記第2高濃度半導体領域の接合部における不純物濃度は、1×1019cm-3以上である請求項1記載の半導体装置。前記第1高濃度半導体領域と前記第2高濃度半導体領域の接合部における不純物濃度は、3×1020cm-3以下である請求項3記載の半導体装置。前記第1高濃度半導体領域の厚さは50nm以下である請求項1記載の半導体装置。前記第2高濃度半導体領域の厚さは50nm以下である請求項1記載の半導体装置。前記半導体層と第1高濃度半導体領域とのとの間に前記半導体層より不純物濃度が高い前記第1導電型の第3半導体領域を有する請求項1記載の半導体装置。前記半導体層と前記第1半導体領域との間に前記半導体層より不純物濃度が高い前記第1導電型の第4半導体領域を有する請求項1記載の半導体装置。第1導電型の半導体層と、前記半導体層の第1面側の一部に前記半導体層と接して配置された前記第1導電型と逆導電型である第2導電型の第1半導体領域と、前記第1半導体領域の前記第1面側の一部に前記第1半導体領域と接して設けられた前記第1導電型の第2半導体領域と、前記第1半導体領域上にゲート絶縁膜を介して設けられたゲート電極と、前記半導体層の前記第1面側の一部に前記半導体層と接し、前記第1半導体領域と離間して配置された前記第1導電型の第1高濃度半導体領域と、前記第1高濃度半導体領域の前記第1面側の一部に第1高濃度半導体領域と接して設けられた第2高濃度半導体領域と、を有し、前記第1高濃度半導体領域と前記第2高濃度半導体領域との接合は、トンネル接合である半導体装置。前記半導体層の第1面側に配置され、前記第2半導体領域と電気的に接続される第1電極と、前記半導体層の第1面側に配置され、第2高濃度半導体領域と接するように配置された第2電極と、を有する請求項9記載の半導体装置。前記第1高濃度半導体領域と前記第2高濃度半導体領域の接合部における不純物濃度は、1×1019cm-3以上である請求項9記載の半導体装置。前記第1高濃度半導体領域と前記第2高濃度半導体領域の接合部における不純物濃度は、3×1020cm-3以下である請求項11記載の半導体装置。第1導電型の半導体層と、前記半導体層の第1面側に前記半導体層と接して配置された前記第1導電型と逆導電型である第2導電型の第1半導体領域と、前記半導体層の前記第1面側と逆側である第2面側に接して配置された前記第1導電型の第1高濃度半導体領域と、前記第1高濃度半導体領域の前記第2面側に接して配置された前記第2導電型の第2高濃度半導体領域と、を有し、前記第1高濃度半導体領域と前記第2高濃度半導体領域との接合は、トンネル接合である半導体装置。前記半導体層の第1面側に配置され、前記第1半導体領域と電気的に接続される第1電極と、前記半導体層の第2面側に配置され、第2高濃度半導体領域と接するように配置された第2電極と、を有する請求項13記載の半導体装置。前記第1高濃度半導体領域と前記第2高濃度半導体領域の接合部における不純物濃度は、1×1019cm-3以上である請求項13記載の半導体装置。前記第1高濃度半導体領域と前記第2高濃度半導体領域の接合部における不純物濃度は、3×1020cm-3以下である請求項15記載の半導体装置。前記第2高濃度半導体領域の厚さは50nm以下である請求項13記載の半導体装置。前記第1高濃度半導体領域の厚さは50nm以下である請求項13記載の半導体装置。前記IGBTと前記ダイオードとが、並列であって、順方向が逆向きに接続された並列回路を有する電力変換装置であって、前記IGBTと前記ダイオードとして、請求項1記載の半導体装置を有する電力変換装置。前記IGBTと前記ダイオードとが、並列であって、順方向が逆向きに接続された並列回路を有する電力変換装置であって、前記ダイオードとして、請求項13記載の半導体装置を有する電力変換装置。しかしながら、上記特許文献1、非特許文献1および2などに開示されるIGBTとダイオードとを一体的に形成した装置構造では、追って詳細に説明するように、IGBTの動作時にスナップバックが生じ、装置特性が劣化する。また、ダイオード動作時に、電流が集中しやすく、ダイオードの順方向電圧降下が増大するなど、その特性が劣化する。そこで、本発明の目的は、半導体装置の特性を向上させることができる技術を提供することにある。具体的には、IGBTとダイオードとを同一の半導体基板に内蔵した半導体装置の特性を向上させる技術を提供することにある。本発明の上記目的およびその他の目的と新規な特徴は、本願明細書の記載および添付図面から明らかになるであろう。本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。本願において開示される発明のうち、代表的な実施の形態に示される半導体装置は、第1導電型の半導体層と、上記半導体層の第1面側に、上記半導体層と接して配置された上記第1導電型と逆導電型である第2導電型の第1半導体領域と、上記第1半導体領域を貫通し、上記半導体層に達するように設けられた溝内にゲート絶縁膜を介して設けられたゲート電極と、上記第1半導体領域の上記第1面側に、上記溝に接するように設けられた上記第1導電型の第2半導体領域と、上記半導体層の上記第1面側と逆側である第2面側に接して配置された上記第1導電型の第1高濃度半導体領域と、上記第1高濃度半導体領域の上記第2面側に接して配置された上記第2導電型の第2高濃度半導体領域と、を有し、上記第1高濃度半導体領域と上記第2高濃度半導体領域との接合は、トンネル接合である。本願において開示される発明のうち、代表的な実施の形態に示される半導体装置は、第1導電型の半導体層と、上記半導体層の第1面側の一部に上記半導体層と接して配置された上記第1導電型と逆導電型である第2導電型の第1半導体領域と、上記第1半導体領域の上記第1面側の一部に上記第1半導体領域と接して設けられた上記第1導電型の第2半導体領域と、上記第1半導体領域上にゲート絶縁膜を介して設けられたゲート電極と、上記半導体層の上記第1面側の一部に上記半導体層と接し、上記第1半導体領域と離間して配置された上記第1導電型の第1高濃度半導体領域と、上記第1高濃度半導体領域の上記第1面側の一部に第1高濃度半導体領域と接して設けられた第2高濃度半導体領域と、を有し、上記第1高濃度半導体領域と上記第2高濃度半導体領域との接合は、トンネル接合である。本願において開示される発明のうち、代表的な実施の形態に示される半導体装置は、第1導電型の半導体層と、上記半導体層の第1面側に上記半導体層と接して配置された上記第1導電型と逆導電型である第2導電型の第1半導体領域と、上記半導体層の上記第1面側と逆側である第2面側に接して配置された上記第1導電型の第1高濃度半導体領域と、上記第1高濃度半導体領域の上記第2面側に接して配置された上記第2導電型の第2高濃度半導体領域と、を有し、上記第1高濃度半導体領域と上記第2高濃度半導体領域との接合は、トンネル接合である。上記半導体装置は、上記IGBTと上記ダイオードとが、並列であって、順方向が逆向きに接続された並列回路を有する電力変換装置の上記IGBTと上記ダイオードとして、または、上記ダイオードととして組み込むことができる。上記電力変換装置電力変換器は、例えば、一対の直流端子と、交流の相数と同数の交流端子と、上記一対の直流端子間に接続され、それぞれスイッチング素子と逆極性のダイオードの並列回路を2個直列接続した構成からなり、並列回路の相互接続点が異なる交流端子に接続された交流の相数と同数の電力変換単位と、を具備する。本願において開示される発明のうち、以下に示す代表的な実施の形態に示される半導体装置によれば、半導体装置の特性を向上させることができる。以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、応用例、詳細説明、補足説明等の関係にある。また、以下の実施の形態において、要素の数等個数、数値、量、範囲等を含むに言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。さらに、以下の実施の形態において、その構成要素要素ステップ等も含むは、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数等個数、数値、量、範囲等を含むについても同様である。以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一または関連する符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。また、実施の形態で用いる図面においては、断面図であっても図面を見易くするためにハッチングを省略する場合もある。また、平面図であっても図面を見易くするためにハッチングを付す場合もある。実施の形態1以下、図面を参照しながら本実施の形態の半導体装置の構造と製造方法について詳細に説明する。[構造説明]図1は、本実施の形態の半導体装置を示す要部断面図である。本実施の形態の半導体装置は、IGBTIGBT部とダイオードダイオード部、高濃度pn接合部とを有する。当該半導体装置は、ダイオード内蔵のIGBT逆導通IGBTとも言える。このIGBTは、いわゆるトレンチゲート型と呼ばれる構造である。IGBTは、パワーMISFETの一種であり、いわゆる縦型や横型と呼ばれるものがあり、さらにゲート電極部の構造に応じてトレンチ溝ゲート型やプレーナゲート型といった構造に分類される。本実施の形態のIGBTは、いわゆる縦型のMISFETで、トレンチゲート型と呼ばれる構造である。図1に示すように、IGBTは、基板n-型ドリフト層1の表面第1面、上面側に配置されている。このIGBTは、ドレイン領域となるn-型ドリフト層1と、ソース領域となるn型ソース領域n型の半導体領域、エミッタ領域4と、これらの間に位置し、チャネル領域となるp型チャネル領域p型の半導体領域2と、このp型チャネル領域2に接するゲート絶縁膜3と、p型チャネル領域2上にゲート絶縁膜3を介して配置されたゲート電極5とを有する。このゲート絶縁膜3とゲート電極5とは、溝T内に配置されている。また、別の言い方をすれば、IGBTは、n-型ドリフト層1と、この第1面側に接して配置されたp型チャネル領域2と、p型チャネル領域2を貫通し、n-型ドリフト層1に達するように設けられた溝T内にゲート絶縁膜3を介して設けられたゲート電極5と、p型チャネル領域2の第1面側に溝Tに接するように設けられたn型ソース領域4とを有する。ダイオードは、基板n-型ドリフト層1の裏面第2面、下面側に配置されている。このダイオードは、高濃度n型領域6と高濃度p型領域7とを有する。高濃度n型領域6は、n-型ドリフト層1の裏面側に接して配置され、この高濃度n型領域6の裏面側には高濃度p型領域7が配置されている。言い換えれば、高濃度p型領域7は、高濃度n型領域6の裏面側に接して配置されている。この高濃度n型領域6と高濃度p型領域7との接合は、後述するようにトンネル接合である。また、基板n-型ドリフト層1の表面側には、n型ソース領域4と電気的に接続されるエミッタ電極8が配置され、基板n-型ドリフト層1の裏面側の高濃度p型領域7上には、コレクタ電極9が配置されている。なお、図中および本明細書において、のnまたはpの後の-は不純物濃度が低いこと、は不純物濃度が高いことを示す。また、nまたはpの後に-またはの表示がない場合は、-より不純物濃度が高く、より不純物濃度が低いことを示す。また、は、より、不純物濃度が高いことを示す。よって、高濃度n型領域6は、例えば、n型ソース領域4よりn型の不純物濃度が高く、また、高濃度p型領域7は、例えば、p型チャネル領域2よりp型の不純物濃度が高い。これらの不純物濃度は、pn接合部の界面において、1×1019cm-3以上である。ここで、不純物濃度が高くなり、例えば、3×1020cm-3を越えると、後述するように、IGBT導通時オン時のオン電圧が高くなることが本発明者の検討により判明している。よって、高濃度n型領域6の不純物濃度は、3×1020cm-3以下が好ましい。このように、本実施の形態によれば、IGBTとダイオードとを同一の基板中に複合的に組み込んだので、半導体装置の多機能化を図ることができる。具体的には、1チップで、IGBTと、このIGBTに逆並列に接続されたダイオードとを構成することができる効果1。このようなチップIGBTとダイオードは、実施の形態9図21で詳細に説明する回路インバータ回路、電力変換回路に用いて好適である。図21に示す回路において、フライホイールダイオード601a~603a、601b~603bは、上記ダイオードと対応付けられ、IGBT701a~703a、701b~703bは、上記IGBTに対応付けられる。IGBT701bには、IGBT701bと逆並列にフライホイールダイオード601bが接続されている。フライホイールダイオード601bは、例えば、IGBT701aがオフした場合、そのIGBT701aに流れていた電流を、マイナス側の電源端子901にエミッタが繋がるIGBT701b下アームのIGBTと逆並列のフライホイールダイオード601bに転流することで、モータ950のコイルに貯まっているエネルギーを開放する。再び上アームのIGBT701aをオンすると、下アームのフライホイールダイオード601bは非導通状態となり、上アームのIGBT701aを通じてモータ950に電力が供給される。このように、フライホイールダイオード601bは、IGBT701aのオン、オフに応じて非導通と導通を繰り返す。図22は、本実施の形態の比較例1の半導体装置を示す要部断面図である。図22の半導体装置においても、n-型ドリフト層1と、n型ソース領域4と、これらの間のp型チャネル領域2と、ゲート絶縁膜3と、ゲート電極5とを有するIGBTが基板n-型ドリフト層1の表面側に配置されている。しかしながら、この場合においては、n-型ドリフト層1とコレクタ電極9との間にはn型バッファ層Bが設けられているだけで、ダイオード機能を有さない。よって、例えば、図21に示すインバータに適用する場合には、フライホイールダイオード601a~603a、601b~603bを別チップとして組み込む必要がある。具体的に、比較例1の半導体装置IGBT、例えば、特許文献2および非特許文献3等も参照においては、IGBTが非導通時オフ時、即ち、逆並列に接続されたフライホイールダイオードを導通させる場合に、エミッタ電極8に正の電圧例えば、1~2V程度が印加されても、p型チャネル領域2とn-型ドリフト層1からなるpn接合は逆バイアスされるので、IGBTに電流は流れない。即ち、逆導通せず、ダイオードとしては機能し得ない。図23は、本実施の形態の比較例2の半導体装置を示す要部断面図である。図23の半導体装置IGBTにおいては、n-型ドリフト層1とコレクタ電極9との間には、n型バッファ層Bとp型コレクタ層Cとが設けられているが、このn型バッファ層Bとp型コレクタ層Cの接合部もダイオードとしては機能しない。即ち、IGBTが非導通時オフ時に逆導通せず、ダイオードとしては機能し得ない。これに対し、本実施の形態の半導体装置においては、エミッタ電極8に正の電圧例えば、1~2V程度が印加された場合に電流が流れる。即ち、逆導通する。図2に、高濃度のpn接合からなるダイオードの出力特性を示す。例えば、高濃度n型領域6と高濃度p型領域7からなる高濃度のpn接合においては、アノード高濃度p型領域7とカソード高濃度n型領域6の間に、正の電圧を印加すると、0Vゼロボルトから電流が立ち上がった後、電圧が増加するにしたがい、電流が減少する領域負性抵抗を経て、再び電流が増加する第1象限I。一方、負の電圧を印加する即ち、逆バイアスを印加すると、逆方向に電流が流れる第3象限III。このような出力特性を示すダイオードはトンネルダイオード、または発見者の名をとってエサキダイオードと呼ばれる。即ち、本実施の形態においては、IGBT動作時オン時には、第1象限Iの網掛け部分に示す特性を利用してIGBTとして動作させる。具体的には、エミッタ電極8とコレクタ電極9の間に正の電圧例えば、数十ボルトから数千ボルト程度の電圧を加えた後、ゲート電極5とエミッタ電極8との間に数十ボルトの電圧例えば、15V程度の電圧を加える。ゲート電極5に加えられた電圧によって、p型チャネル領域2とゲート絶縁膜3との境界部分にチャネル反転層が形成される。この反転層により、n-型ドリフト層1とn型ソース領域4とが電気的に接続され、電子がn型ソース領域4からn-型ドリフト層1に注入される。この電子の流れが、n-型ドリフト層1、p型チャネル領域2およびn型ソース領域4から成るバイポーラトランジスタのベース電流として作用し、バイポーラトランジスタが導通する。即ち、上記電子により、コレクタ電極9側からのホールの注入を促し、コレクタ電極9側から注入されたホールはn-型ドリフト層1を通り、さらに、p型チャネル領域2を通ってエミッタ電極8に流れ込む。このように、コレクタ電流が流れるIGBTがオンする。この際、n-型ドリフト層1には、上記電子およびホールが供給されるので、n-型ドリフト層1には過剰な電子とホールが蓄積される。これは伝導度変調と呼ばれる現象で、IGBT導通時オン時の抵抗を大きく減少させている。一方、IGBTとして動作させない時オフ時には、第3象限IIIの網掛け部分に示す特性を利用してダイオードとして動作させる。具体的には、トンネル現象を利用して、ダイオードを導通させる。言い換えれば、IGBTを逆導通させる。図3は、高濃度pn接合間を流れる電流の伝導メカニズムを説明するためのバンド図である。図3Aは、本実施の形態のダイオードが導通する時のバンド図であり、図2の第3象限IIIの網掛け部分に対応する。図3Aに示すように、エミッタ電極8に正の電圧例えば、1~2V程度が印加された場合、ダイオードにおいて、電子は、p層高濃度p型領域7からn層高濃度n型領域6に向かって、トンネル現象により流れる。即ち、高濃度n型領域6から高濃度p型領域7にトンネル電流が流れる。一方、図3Bは、本実施の形態のIGBT導通時オン時のバンド図であり、図2の第1象限Iの網掛け部分に対応する。この時、ホールは、p層高濃度p型領域7からn層高濃度n型領域6に向かって、拡散により流れる。よって、ダイオード高濃度pn接合部、ここでは、高濃度n型領域6および高濃度p型領域7が、IGBTの導通を阻害することはない。このように、高濃度のpn接合部6、9を設けることで、上記トンネル現象を生じさせることができる。有効にトンネル現象を生じさせるための、高濃度n型領域6および高濃度p型領域7の不純物濃度は、前述したように、1×1019cm-3以上であることが好ましい。また、不純物濃度の上限について本発明者が検討したところ、不純物濃度が高すぎると、IGBT導通時オン時のオン抵抗が高くなるという知見を得た。図4は、高濃度pn接合部の不純物濃度が3×1020cm-3より大きい場合におけるpn接合を流れる電流の伝導メカニズムを説明するバンド図である。図4Aに示すように、ダイオードが導通する場合は、図3Aと同様にトンネル現象により、電流が流れる。しかしながら、IGBTとして導通する場合は、図4Bに示すように、トンネル現象により、電子が高濃度n型領域6n層から高濃度p型領域7p層に流れるので、高濃度n型領域6n層からn-型ドリフト層1にホールが注入されず、前述した伝導導変調が抑制される。このためオン抵抗が高くなり、オン電圧を大きくせざるを得ない。以上により、高濃度pn接合部の不純物濃度を、1×1019cm-3以上3×1020cm-3以下の範囲とすることにより、ダイオード内蔵のIGBTとして動作させるとともに、IGBTのオン電圧の増大を抑制することができる。さらに、高濃度pn接合の構成について、本発明者が検討したところ、高濃度n型領域6n層の厚さおよび高濃度p型領域7p層の厚さについて、より好適な範囲があることを見出した。即ち、高濃度n型領域6n層が厚いと、IGBT導通時オン時に、高濃度n型領域6n層から注入されたホールが、高濃度n型領域6n層において電子と再結合しやすくなるため、n-型ドリフト層1にホールが注入され難くなる。これにより、前述した伝導導変調が抑制される。よって、伝導導変調を効率よく生じさせる観点から、高濃度n型領域6n層の厚さは50nm以下とすることが好ましい。また、高濃度p型領域7p層が厚すぎると、IGBT導通時オン時において、高濃度p型領域7p層から注入されるホールが増加するので、IGBTがターンオフする時の損失ターンオフ損失が増加する。よって、このターンオフ損失の低減の観点から、高濃度p型領域7p層の厚さは50nm以下とすることが好ましい。一方、ダイオード内蔵のIGBTとしては、図24に示す半導体装置の構成とすることも考えられる。図24は、本実施の形態の比較例3の半導体装置を示す要部断面図である。図24においては、n-型ドリフト層1と、n型ソース領域4と、これらの間のp型チャネル領域2と、ゲート絶縁膜3と、ゲート電極5とを有するIGBTが基板n-型ドリフト層1の表面側に配置されている。さらに、n-型ドリフト層1とコレクタ電極9との間には、n型バッファ層Bとp型コレクタ層Cとが設けられ、p型コレクタ層Cを分割するようにn型層Dが設けられている。このn型層D、p型チャネル領域2およびn-型ドリフト層1により、pin型のダイオードが構成される。かかる構成の半導体装置をコレクタショート構造の逆導通IGBTと言うことがある。しかしながら、上記比較例3の半導体装置においては、順方向の出力特性において、いわゆるスナップバックSnapBackが生じるという課題がある。図25は、比較例1および比較例3の半導体装置の順方向出力特性を示すグラフである。横軸は、コレクタ電圧VceVで、縦軸は、コレクタ電流IcAである。図示するように、比較例1の半導体装置、即ち、逆導通ではないIGBTのコレクタ電流-コレクタ電圧特性実線においては、コレクタ電圧が、pn接合の拡散電圧例えば、0.7V程度となると、コレクタ電流が、立ち上がり、指数関数的に増加する。一方、比較例3の半導体装置、即ち、コレクタショート構造の逆導通IGBTのコレクタ電流-コレクタ電圧特性点線においては、コレクタ電圧が拡散電圧例えば、0.7V程度となっても、コレクタ電流が立ち上がらず、拡散電圧以上の電圧が印加された後、一旦、コレクタ電圧が急峻に降下し、その後、コレクタ電流が増加する。この現象がスナップバックと呼ばれる。比較例3の半導体装置ダイオード内蔵のIGBTにおいては、コレクタ電圧を上げると、コレクタ電流はコレクタショートのn型層D領域に集中して流れMISFET動作、さらにコレクタ電圧を上げると、p型チャネル領域2からn-型ドリフト層1にホールが注入されIGBT動作、伝導度変調により、n-型ドリフト層1の抵抗が減少し、コレクタ電圧が低下する。上記MISFET動作から、IGBT動作に切り替わるタイミングでスナップバックが生じるのである。さらに、比較例3の半導体装置ダイオード内蔵のIGBTにおいては、上記スナップバックに加え、電流集中という課題もある。例えば、半導体装置が、ダイオードとして動作している時、ダイオード電流はコレクタショートのn型層Dに集中して流れる。このため、ダイオードの順方向電圧降下が増大し、装置特性の劣化を招くこととなる。これに対し、本実施の形態の前述した構成によれば、比較例3のようなn型層Dに局所的に電流が流れる構成となっておらず、コレクタ電極9に接する領域高濃度pn接合部、6、7全面において電流が流れるため、上記スナップバックや電流集中の問題を回避することができる効果2。[製法説明]次いで、図5~図10を参照しながら、本実施の形態の半導体装置の製造方法を説明するとともに、当該半導体装置の構成をより明確にする。図5~図10は、本実施の形態の半導体装置の製造工程を示す要部断面図である。まず、図5に示すように、n型第1導電型の不純物例えばリンPなどを含有するn-型単結晶シリコンよりなる基板半導体基板の表面第1面、上面に、p型チャネル領域p型の半導体領域2を形成する。p型チャネル領域2は、p型第2導電型の不純物例えばホウ素Bなどをイオン注入することによって形成する。上記n-型単結晶シリコンよりなる基板は、n-型ドリフト層n型の半導体領域1となる。なお、n型の不純物を含有するn型単結晶シリコンよりなる支持基板上に、エピタキシャル成長させたn-型のシリコン層n-型ドリフト層1を有する基板を用い、その表面に、p型チャネル領域2を形成してもよい。次いで、図6に示すように、トレンチ型のゲート電極導電性膜5を形成する。まず、フォトリソグラフィ技術を用いて露光現像されたフォトレジスト膜図示せずをマスクとしてp型チャネル領域2およびn-型ドリフト層1をドライエッチングし、溝トレンチTを形成する。この溝Tは、p型チャネル領域2を貫通し、n-型ドリフト層1まで到達している。次いで、溝Tの側壁および底部にゲート絶縁膜3を形成する。例えば、基板に熱酸化処理を施すことにより、溝Tの側壁および底部に酸化シリコン膜よりなるゲート絶縁膜3を形成する。次いで、溝T内を含む基板上に、導電性膜として、例えば、n型の不純物例えばリンPがドープされた多結晶シリコン膜を、CVDChemicalVaporDeposition:化学的気相成長法などを用いて、溝Tを埋め込む程度の膜厚で堆積する。次いで、上記多結晶シリコン膜を、例えば、全面エッチバックし、溝Tの内部に多結晶シリコン膜を残存させることにより、ゲート電極5を形成する。次いで、図7に示すように、フォトリソグラフィ技術によってゲート電極5の近傍のp型チャネル領域2の表面において溝Tに接するようにn型ソース領域n型の半導体領域4を形成する。n型ソース領域4は、n型第1導電型の不純物例えばリンPなどを、フォトリソグラフィ技術を用いて露光現像されたフォトレジスト膜図示せずをマスクとしてイオン注入することによって形成する。なお、n型ソース領域4が形成されないp型の半導体領域p型チャネル領域2を、p型ウエル10と呼ぶ。ここまでの工程により、n-型ドリフト層1をドレイン領域と、n型ソース領域n型の半導体領域4をソース領域と、これらの間のp型チャネル領域p型の半導体領域2をチャネル領域とし、このチャネル領域に接するゲート絶縁膜3を介してゲート電極5が配置されたIGBTを形成することができる。次いで、図8に示すように、n型ソース領域4と電気的に接続されるエミッタ電極8を形成する。例えば、基板上に導電性膜として例えばアルミニウムAl膜をスパッタリング法などにより堆積する。なお、基板とAl膜との間に、バリア導体膜として例えば窒化タングステンTiW膜などを形成してもよい。その後、フォトリソグラフィ技術によりパターニングされたフォトレジスト膜をマスクとしてAl膜をエッチングドライエッチングまたはウエットエッチングすることにより、エミッタ電極8を形成する。次いで、図9に示すように、基板の裏面第1面と逆側の面、第2面、下面側、即ち、n-型ドリフト層1を裏面側から薄膜化する。例えば、基板の表面をテープ等で保護した後、保護面を下側とし、n-型ドリフト層1の裏面を研削する。次いで、n-型ドリフト層1の裏面側研磨された面に、ダイオードを構成する高濃度n型領域6および高濃度p型領域7を形成する。例えば、n-型ドリフト層1の裏面側から、n型の不純物例えばリンPなどをイオン注入することによって、高濃度n型領域6を形成する。次いで、n-型ドリフト層1の裏面側から、p型の不純物例えばホウ素Bなどをイオン注入することによって、高濃度p型領域7を形成する。この後、熱処理アニールを行い、注入した不純物を活性化する。なお、高濃度n型領域6および高濃度p型領域7の形成順序は逆でもよい。この際、図9に示すように、高濃度p型領域7をn-型ドリフト層1の裏面側に形成し、高濃度n型領域6は、n-型ドリフト層1の裏面側から見て、高濃度p型領域7より深い位置に延在するように、イオン打ち込みエネルギーなどのイオン注入条件を調整する。また、上記熱処理アニール温度としては、Al膜よりなるエミッタ電極8の特性を劣化させないように、エミッタ電極8の近傍では、600°C以下としつつ、不純物の活性度を向上させるため、高濃度n型領域6および高濃度p型領域7の近傍では800°C以上の温度とすることが好ましい。例えば、レーザーアニールによれば、局所的な熱処理が可能であり、高濃度n型領域6および高濃度p型領域7の近傍を十分高温としつつ、エミッタ電極8の近傍での温度上昇を抑制することができ、熱処理手段として有効である。次いで、図10に示すように、基板の裏面、即ち、n-型ドリフト層1ここでは、高濃度p型領域7の裏面上に、導電性膜として、例えば、チタンTi膜、ニッケルNi膜および金Au膜の積層膜を、スパッタリング法などにより堆積し、これらの積層膜よりなるコレクタ電極9を形成する。この後、基板の表面の上記テープを剥がし、ウエハ状態の基板を、分割領域に沿ってダイシングし、複数のチップとする。さらに、個々のチップを、例えば、外部端子を有する実装板上などに搭載し、樹脂等で封止する実装する。これにより、本実施の形態の半導体装置が略完成する。なお、本実施の形態の半導体装置図1においては、一のIGBTおよびダイオードを示して説明を行ったが、パワー半導体においては、大きな電力を得るために、上記部位IGBTおよびダイオードを複数個繰り返し配置した構造が採用されている。実施の形態2実施の形態1においては、高濃度n型領域6および高濃度p型領域7を、それぞれ、イオン注入によって形成したが、これらの領域をエピタキシャル成長により形成してもよい。なお、本実施の形態の半導体装置の構成は、実施の形態1において図1等を参照しながら説明した構成動作も含むと同様であるためその説明を省略する。図11~図13は、本実施の形態の半導体装置の製造工程を示す要部断面図である。以下、図面を参照しながら本実施の形態の半導体装置の製造工程について説明する。図11に示すように、基板の主表面にIGBTを形成する。なお、このIGBTの形成工程は、図5~図7を参照しながら説明した実施の形態1の場合と同様であるため、その詳細な説明を省略する。即ち、n-型単結晶シリコンよりなる基板n-型ドリフト層の表面に、p型チャネル領域2を形成した後、p型チャネル領域2を貫通し、n-型ドリフト層1まで到達する溝Tを形成する。次いで、溝Tの内部に、ゲート絶縁膜3およびゲート電極5を形成し、さらに、ゲート電極5の近傍のp型チャネル領域2の表面にn型ソース領域4を形成する。これにより、n-型ドリフト層1をドレイン領域と、n型ソース領域4をソース領域と、これらの間のp型チャネル領域2をチャネル領域とし、このチャネル領域に接するゲート絶縁膜3を介してゲート電極5が配置されたIGBTを形成することができる。次いで、図12に示すように、基板の裏面第1面と逆側の面、第2面、下面側、即ち、n-型ドリフト層1を裏面側から薄膜化する。例えば、基板の表面をテープ等で保護した後、保護面を下側とし、n-型ドリフト層1の裏面を研削する。次いで、n-型ドリフト層1の裏面側研磨された面に、ダイオードを構成する高濃度n型領域6および高濃度p型領域7を形成する。例えば、n-型ドリフト層1の裏面に、n型の不純物例えばリンPなどをドープしながら単結晶シリコン層をエピタキシャル成長させることにより、高濃度n型領域6を形成する。次いで、高濃度n型領域6上に、p型の不純物例えばホウ素Bなどをドープしながら単結晶シリコン層をエピタキシャル成長させることにより、高濃度p型領域7を形成する。次いで、図13に示すように、基板の表面にエミッタ電極8を、基板の裏面にコレクタ電極9を形成する。これらの形成工程の順序に制限はないが、例えば、基板の表面の上記テープを剥がし、基板上に導電性膜として例えばAl膜をスパッタリング法などにより堆積した後、所望の形状にエッチングすることにより、エミッタ電極8を形成する。次いで、基板の裏面、即ち、n-型ドリフト層1ここでは、高濃度p型領域7の裏面上に、導電性膜として、例えば、チタンTi膜、ニッケルNi膜および金Au膜の積層膜を、スパッタリング法などにより堆積し、これらの積層膜よりなるコレクタ電極9を形成する。この後、ウエハ状態の基板を、分割領域に沿ってダイシングし、複数のチップとする。さらに、個々のチップを、例えば、外部端子を有する実装板上などに搭載し、樹脂等で封止する実装する。これにより、本実施の形態の半導体装置が略完成する。このように、高濃度n型領域6および高濃度p型領域7を、エピタキシャル成長により形成した後、エミッタ電極8を形成することで、エピタキシャル成長温度を、Alの融点以上例えば、900°C以上とすることができ、特性の良好なエピタキシャル層を形成することができる。また、エミッタ電極8をその後形成することで、汎用性の高いAlを電極として用いることができる。実施の形態3本実施の形態においては、実施の形態1のn-型ドリフト層1と高濃度n型領域6との間に、n型バッファ層11が設けられている。[構造説明]図14は、本実施の形態の半導体装置を示す要部断面図である。本実施の形態の半導体装置は、実施の形態1図1と同様に、IGBTとダイオードとを有し、ダイオード内蔵のIGBTである。即ち、実施の形態1と同様に、n-型ドリフト層1と、n型ソース領域4と、これらの間のp型チャネル領域2と、ゲート絶縁膜3と、ゲート電極5とを有するIGBTが基板n-型ドリフト層1の表面側に配置されている。さらに、基板n-型ドリフト層1の裏面側に、高濃度n型領域6と高濃度p型領域7とを有するダイオードが配置されている。また、基板n-型ドリフト層1の表面側には、n型ソース領域4と電気的に接続されるエミッタ電極8が配置され、基板n-型ドリフト層1の裏面側の高濃度p型領域7上には、コレクタ電極9が配置されている。実施の形態1図1との違いは、n-型ドリフト層1と高濃度n型領域6との間に、n型バッファ層11が設けられている点である。このn型バッファ層11の不純物濃度は、高濃度n型領域6の不純物濃度より低く、n-型ドリフト層1の不純物濃度より高い。例えば、比較例2図23の半導体装置において、n型バッファ層Bは、空乏層がp型チャネル領域2まで到達することを抑制する役割を果たしている。本実施の形態においても、実施の形態1で説明した効果例えば、前述の効果1および効果2に加え、n型バッファ層11を設けることで、空乏層の伸びを押さえ、耐圧を確保することができる。また、比較例2図23の半導体装置の耐圧設計を踏襲すれば、容易にダイオードを組み込んだIGBTを設計することができる。[製法説明]本実施の形態の半導体装置は、実施の形態1と同様に形成することができる。例えば、実施の形態1において、ダイオードを構成する高濃度n型領域6および高濃度p型領域7を形成する際、n型バッファ層11も同様に、基板n-型ドリフト層1の裏面側から、n型の不純物例えばリンPなどをイオン注入することによって形成すればよい。実施の形態4実施の形態1図1においては、ゲート電極5の一方にp型チャネル領域2を配置し、ゲート電極5の他方にp型ウエルp型の半導体領域10を配置したが、このp型ウエル10を省略し、ゲート電極5およびp型チャネル領域2を密に配置してもよい。[構造説明]図15は、本実施の形態の半導体装置を示す要部断面図である。本実施の形態の半導体装置は、実施の形態1図1と同様に、IGBTとダイオードとを有し、ダイオード内蔵のIGBTである。即ち、実施の形態1と同様に、n-型ドリフト層1と、n型ソース領域4と、これらの間のp型チャネル領域2と、ゲート絶縁膜3と、ゲート電極5とを有するIGBTが基板n-型ドリフト層1の表面側に配置されている。さらに、基板n-型ドリフト層1の裏面側に、高濃度n型領域6と高濃度p型領域7とを有するダイオードが配置されている。また、基板n-型ドリフト層1の表面側には、n型ソース領域4と電気的に接続されるエミッタ電極8が配置され、基板n-型ドリフト層1の裏面側の高濃度p型領域7上には、コレクタ電極9が配置されている。実施の形態1図1との違いは、p型ウエル10が省略され、ゲート電極5およびp型チャネル領域2が繰り返し密に設けられている点である。実施の形態1図1のp型ウエル10は、ゲート電極5、エミッタ電極8およびコレクタ電極9のいずれとも接続されておらず、フローティング状態である。このような、フローティング状態のp型ウエル10を設けた場合には、IGBTの過電流による素子破壊を低減でき、また、導通損失の低減や、オン電圧の低減を図ることができる。一方、p型ウエル10は電気的にフローティング状態となるため、IGBTがターンオンする時に、p型ウエル10の電位が上昇し、p型ウエル10とゲート電極5の間の寄生容量を介して、ゲート電極5の電位が上昇し、IGBTのターンオンが加速される。このため、コレクタ電流の変化率di/dtが大きくなり、EMIElectromagneticInterference:電磁妨害ノイズが増加する恐れがある。これに対し、本実施の形態によれば、実施の形態1で説明した効果例えば、前述の効果1および効果2に加え、p型ウエル10を省略した構成により、上記EMIノイズを抑制することができる。[製法説明]本実施の形態の半導体装置は、実施の形態1と同様に形成することができる。例えば、実施の形態1のp型ウエル10に対応する領域にも、n型ソース領域4およびエミッタ電極8を形成するとともに、ゲート電極5を蜜に形成すればよい。実施の形態5本実施の形態においては、実施の形態4のp型チャネル領域2とn-型ドリフト層1との間に、n型ホールバリア層12が設けられている。[構造説明]図16は、本実施の形態の半導体装置を示す要部断面図である。本実施の形態の半導体装置は、実施の形態4図15と同様に、IGBTとダイオードとを有し、ダイオード内蔵のIGBTである。即ち、実施の形態4と同様に、n-型ドリフト層1と、n型ソース領域4と、これらの間のp型チャネル領域2と、ゲート絶縁膜3と、ゲート電極5とを有するIGBTが基板n-型ドリフト層1の表面側に配置されている。さらに、基板n-型ドリフト層1の裏面側に、高濃度n型領域6と高濃度p型領域7とを有するダイオードが配置されている。また、基板n-型ドリフト層1の表面側には、n型ソース領域4と電気的に接続されるエミッタ電極8が配置され、基板n-型ドリフト層1の裏面側の高濃度p型領域7上には、コレクタ電極9が配置されている。実施の形態4図15との違いは、p型チャネル領域2とn-型ドリフト層1との間に、n型ホールバリア層n型の半導体領域12が設けられている点である。ここで、ゲート電極5およびゲート絶縁膜3が配置されている溝Tは、p型チャネル領域2およびn型ホールバリア層12を貫通し、n-型ドリフト層1まで到達している。このように、p型チャネル領域2の下部にn型ホールバリア層12を設けることにより、IGBT導通時のオン電圧を低減できる。このn型ホールバリア層12の不純物濃度は、n-型ドリフト層1の不純物濃度より高く、高濃度n型領域6の不純物濃度より低い。即ち、本実施の形態のように、実施の形態1のp型ウエルを省略した構成においては、前述したとおり、EMIノイズを低減できるものの、IGBT導通時に、高濃度p型領域7p層から注入されたホールが、p型チャネル領域2を経由して、エミッタ電極8に抜けやすくなる。その結果、n-型ドリフト層1のホール濃度が低くなり、オン電圧が高くなりやすい。これに対し、本実施の形態においては、IGBT導通時において、n型ホールバリア層12がホールに対する堰の役割を担うため、ホールがn-型ドリフト層1に滞留しやすくなり、オン電圧を低減できる。このように、本実施の形態によれば、実施の形態1で説明した効果例えば、前述の効果1および効果2に加え、n型ホールバリア層12を設ける構成により、IGBT導通時のオン電圧を低減できる。[製法説明]本実施の形態の半導体装置は、実施の形態1と同様に形成することができる。例えば、実施の形態1のp型ウエル10に対応する領域にも、n型ソース領域4およびエミッタ電極8を形成するとともに、ゲート電極5を蜜に形成すればよい。また、n-型単結晶シリコンよりなる基板半導体基板の表面に、p型チャネル領域p型の半導体領域2を形成する際、その下層に、n型ホールバリア層12をn型第1導電型の不純物例えばリンPなどをイオン注入することによって形成しておく。さらに、p型チャネル領域2およびn型ホールバリア層12を貫通し、n-型ドリフト層1まで到達する溝Tを形成した後、その内部に、実施の形態1と同様にゲート絶縁膜3およびゲート電極5を形成すればよい。実施の形態6実施の形態1図1においては、いわゆる、縦型のMISFETで、トレンチゲート型のIGBTを例に説明したが、前述したように、IGBTの構造には、縦型や横型と呼ばれるものがあり、さらにゲート電極部の構造に応じてトレンチ溝ゲート型やプレーナゲート型といった構造のものがある。よって、他の構造を採用したIGBTとしてもよい。ここでは、縦型のMISFETで、プレーナゲート型のIGBTおよび、横型のMISFETで、プレーナゲート型のIGBTを例として説明する。A[構造説明]図17は、本実施の形態の半導体装置を示す要部断面図であり、図17Aは、縦型のMISFETで、プレーナゲート型のIGBTの構成を示す。本実施の形態の半導体装置は、実施の形態1図1と同様に、IGBTとダイオードとを有し、ダイオード内蔵のIGBTである。但し、IGBTのゲート電極5は、プレーナゲート型の構成となっている。具体的には、図17Aに示すように、ドレイン領域となるn-型ドリフト層1の主表面に、チャネル領域となるp型チャネル領域p型の半導体領域2が配置され、このp型チャネル領域2の内部に、ソース領域となるn型ソース領域n型の半導体領域4が配置されている。この場合、ゲート電極5は、n-型ドリフト層1、n型ソース領域4およびp型チャネル領域2上にゲート絶縁膜3を介して配置されている。ダイオードを構成する高濃度n型領域6は、基板n-型ドリフト層1の裏面側に配置され、高濃度p型領域7は、高濃度n型領域6の内部に配置されている。また、エミッタ電極8は、基板n-型ドリフト層1の表面側に、n型ソース領域4と電気的に接続されるように配置され、コレクタ電極9は、基板の表面側に、高濃度n型領域6および高濃度p型領域7と接するように配置されている。ここで、高濃度n型領域6は、例えば、n型ソース領域4よりn型の不純物濃度が高く、また、高濃度p型領域7は、例えば、p型チャネル領域2よりp型の不純物濃度が高い。これらの不純物濃度は、pn接合部の界面において、1×1019cm-3以上である。また、上記pn接合部の不純物濃度が高くなり、例えば、3×1020cm-3以上となると、前述したように、IGBT導通時のオン電圧が高くなることが本発明者の検討により判明している。よって、上記pn接合部の不純物濃度は、1×1019cm-3以上3×1020cm-3以下が好ましい。また、実施の形態1等で説明したように、伝導導変調を効率よく生じさせる観点から、高濃度n型領域6n層の厚さは50nm以下とすることが好ましい。また、ターンオフ損失の低減の観点から、高濃度p型領域7p層の厚さは50nm以下とすることが好ましい。このように、本実施の形態によれば、IGBTとダイオードとを同一の基板中に複合的に組み込んだので、半導体装置の多機能化を図るなど、実施の形態1で詳細に説明した効果例えば、前述の効果1および効果2を奏することができる。[製法説明]本実施の形態の半導体装置の製造方法について制限はないが、例えば、イオン注入技術を用いて、基板n-型ドリフト層1に、p型チャネル領域2、n型ソース領域4、高濃度n型領域6および高濃度p型領域7を形成した後、基板上に、熱酸化処理等によりゲート絶縁膜3を形成した後、n型の不純物例えばリンPがドープされた多結晶シリコン膜を堆積し、パターニングすることによりゲート電極5をn-型ドリフト層1からp型チャネル領域2を介してn型ソース領域4まで覆うように形成する。さらに、ゲート電極5上に絶縁膜ILを形成した後、基板上に導電性膜として例えばアルミニウムAl膜を堆積し、パターニングすることにより、n型ソース領域4上にエミッタ電極8を形成し、また、高濃度p型領域7の裏面側に導電性膜よりなるコレクタ電極9を形成する。B[構造説明]図17は、本実施の形態の半導体装置を示す要部断面図であり、図17Bは、横型のMISFETで、プレーナゲート型のIGBTの構成を示す。本実施の形態の半導体装置は、実施の形態1図1と同様に、IGBTとダイオードとを有し、ダイオード内蔵のIGBTである。但し、IGBTは、横型の構成となっており、また、ダイオードを構成する高濃度n型領域6と高濃度p型領域7も横方向に配置されている。具体的には、図17に示すように、ドレイン領域となるn-型ドリフト層1の主表面に、チャネル領域となるp型チャネル領域p型の半導体領域2が配置され、このp型チャネル領域2の内部に、ソース領域となるn型ソース領域n型の半導体領域4が配置されている。この場合、ゲート電極5は、n-型ドリフト層1とn型ソース領域4との間に位置するp型チャネル領域2上にゲート絶縁膜3を介して配置されている。ダイオードを構成する高濃度n型領域6は、基板n-型ドリフト層1の表面側に配置され、ダイオードを構成する高濃度p型領域7は、高濃度n型領域6の内部配置されている。また、エミッタ電極8は、基板n-型ドリフト層1の表面側に、n型ソース領域4と電気的に接続されるように配置され、コレクタ電極9は、基板の表面側に、高濃度n型領域6および高濃度p型領域7と接するように配置されている。ここで、高濃度n型領域6は、例えば、n型ソース領域4よりn型の不純物濃度が高く、また、高濃度p型領域7は、例えば、p型チャネル領域2よりp型の不純物濃度が高い。これらの不純物濃度は、pn接合部の界面において、1×1019cm-3以上である。また、上記pn接合部の不純物濃度が高くなり、例えば、3×1020cm-3以上となると、前述したように、IGBT導通時のオン電圧が高くなることが本発明者の検討により判明している。よって、上記pn接合部の不純物濃度は、1×1019cm-3以上3×1020cm-3以下が好ましい。また、実施の形態1等で説明したように、伝導導変調を効率よく生じさせる観点から、高濃度n型領域6n層の厚さ深さは50nm以下とすることが好ましい。また、ターンオフ損失の低減の観点から、高濃度p型領域7p層の厚さ深さは50nm以下とすることが好ましい。このように、本実施の形態によれば、IGBTとダイオードとを同一の基板中に複合的に組み込んだので、半導体装置の多機能化を図るなど、実施の形態1で詳細に説明した効果例えば、前述の効果1および効果2を奏することができる。また、横型の構成を採用することにより、制御回路や駆動回路の実装、集積化などが容易となり、付加的な機能の向上を図ることができる。また、pn分離や誘電体分離構造の採用や、SOISilicononInsulator基板の活用により、寄生素子のラッチアップ対策が容易となり、機能的な電力変換装置などに適用することができる。[製法説明]本実施の形態の半導体装置の製造方法について制限はないが、例えば、イオン注入技術を用いて、基板n-型ドリフト層1に、p型チャネル領域2、n型ソース領域4、高濃度n型領域6および高濃度p型領域7を形成した後、基板上に、熱酸化処理等によりゲート絶縁膜3を形成した後、n型の不純物例えばリンPがドープされた多結晶シリコン膜を堆積し、パターニングすることによりゲート電極5をn-型ドリフト層1からp型チャネル領域2を介してn型ソース領域4まで覆うように形成する。さらに、基板上に導電性膜として例えばアルミニウムAl膜を堆積し、パターニングすることにより、n型ソース領域4上にエミッタ電極8を形成し、また、高濃度n型領域6および高濃度p型領域7上に導電性膜を堆積し、パターニングすることによりコレクタ電極9を形成する。実施の形態7上記実施の形態1~6においては、ダイオード内蔵のIGBTに高濃度pn接合部6、7を適用したが、高濃度pn接合部6、7を適用した素子を単なるダイオード素子として用いてもよい。[構造説明]図18は、本実施の形態の半導体装置ダイオード素子を示す要部断面図である。本実施の形態の半導体装置ダイオード素子は、基板n-型ドリフト層1の表面側に配置された、p型アノード領域20と、基板n-型ドリフト層1の裏面側に配置され、高濃度n型領域6および高濃度p型領域7よりなる高濃度pn接合部とを有する。高濃度n型領域6は、n-型ドリフト層1の裏面側に配置され、この高濃度n型領域6上には高濃度p型領域7が配置されている。また、基板n-型ドリフト層1の表面側には、p型カソード領域p型半導体領域20と電気的に接続されるアノード電極21が配置され、基板n-型ドリフト層1の裏面側の高濃度p型領域7上にはカソード電極22が配置されている。本実施の形態の半導体装置ダイオード素子は、図1のエミッタ電極8の中央部を縦方向に切り出した断面と対応する構成である。つまり、上記断面において、エミッタ電極8をアノード電極21に、コレクタ電極9をカソード電極22に、p型チャネル領域2をp型アノード領域20に置き代えたものと対応付けられる。ここで、高濃度n型領域6は、例えば、n-型ドリフト層1よりn型の不純物濃度が高く、また、高濃度p型領域7は、例えば、p型アノード領域20よりp型の不純物濃度が高い。この高濃度n型領域6と高濃度p型領域7との接合は、後述するようにトンネル接合であり、これらの不純物濃度は、pn接合部の界面において、1×1019cm-3以上である。このように、ダイオード素子に、高濃度pn接合部6、7を組み込んだ場合、ダイオード素子のリカバリー特性が向上する。ダイオード素子のリカバリーがハードである、即ち、電流および電圧の変化率が急峻になると、EMIノイズが増大するという課題がある。図19は、高濃度のpn接合部の出力特性を示す。図2を参照しながら実施の形態1において説明したように、高濃度n型領域6と高濃度p型領域7からなる高濃度のpn接合においては、アノード高濃度p型領域7とカソード高濃度n型領域6の間に、正の電圧を印加すると、0Vゼロボルトから電流が立ち上がった後、電圧が増加するにしたがい、電流が減少する領域負性抵抗を経て、再び電流が増加する第1象限I。一方、負の電圧を印加すると、逆方向に電流が流れる第3象限III。本実施の形態において、高濃度のpn接合部が導通する際には、第3象限IIIの網掛け部分に示す特性を利用して、トンネル電流により、ゼロボルトから電流が流れる。一方、ダイオード素子をリカバリーする際には、第1象限Iの網掛け部分に示す特性を利用して、拡散によりホールが、高濃度p型領域7から高濃度n型領域6を介してn-型ドリフト層1に注入される。ホールが注入されることで、リカバリーの電流と電圧の波形がソフトとなる。即ち、電流および電圧の変化率が穏やかとなり、EMIノイズが低減する。この場合も、有効にトンネル現象を生じさせるためには、高濃度n型領域6および高濃度p型領域7のpn接合部界面の不純物濃度が、1×1019cm-3以上であることが好ましい。また、不純物濃度の上限について本発明者が検討したところ、不純物濃度が高すぎると、リカバリーの時、EMIノイズが増加するという知見を得た。このEMIノイズが増加する理由は、ホールが高濃度p型領域7p層から高濃度n型領域6n層に拡散注入されず、電子が高濃度n型領域6n層から高濃度p型領域7p層にトンネル現象により流れるためである。よって、高濃度n型領域6n層と高濃度p型領域7p層の不純物濃度を、1×1019cm-3以上3×1020cm-3以下とすることで、EMIノイズを低減し、また、ダイオードの順方向電圧降下の増大を抑制することができる。さらに、高濃度pn接合の構成について、本発明者が検討したところ、高濃度n型領域6n層および高濃度p型領域7p層の厚さについて、より好適な範囲があることを見出した。高濃度n型領域6n層の厚さについては、厚すぎると、リカバリーが導通する時、高濃度p型領域7p層から注入されたホールが、高濃度n型領域6n層で電子と再結合するため、n-型ドリフト層1へのホールの注入が抑制され、EMIノイズの低下効果が小さくなる。このEMIノイズの抑制効果の観点から、高濃度n型領域6n層の厚さは50nm以下であることが好ましい。また、高濃度p型領域7p層の厚さについては、厚すぎると、リカバリー時に、高濃度p型領域7p層から注入されるホールが増加するため、リカバリー損失が増加する。このリカバリー損失の低減の観点から、高濃度p型領域7p層の厚さは50nm以下であることが好ましい。[製法説明]本実施の形態の半導体装置の製造方法について制限はないが、例えば、イオン注入技術を用いて、基板n-型ドリフト層1の表面に、p型アノード領域20を形成し、基板n-型ドリフト層1の裏面カソード側に、高濃度n型領域6および高濃度p型領域7を形成する。その後、基板の表面および裏面上に導電性膜を堆積することにより、アノード電極21およびカソード電極22を形成する。実施の形態8実施の形態7図18においては、p型アノード領域20を、ほぼ単一のp型の不純物の濃度層としたが、このp型アノード領域をp型領域20Aおよびp-型領域23で構成してもよい。[構造説明]図20は、本実施の形態の半導体装置を示す要部断面図である。本実施の形態の半導体装置ダイオード素子は、基板n-型ドリフト層1の表面側に配置された、p型アノード領域を構成するp型領域20Aおよびp-型領域23と、基板n-型ドリフト層1の裏面側に配置され、高濃度n型領域6および高濃度p型領域7よりなる高濃度pn接合部とを有する。高濃度n型領域6は、n-型ドリフト層1の裏面側に配置され、この高濃度n型領域6の裏面側には高濃度p型領域7が配置されている。また、基板n-型ドリフト層1の表面側には、p型カソード領域p型半導体領域20と電気的に接続されるアノード電極21が配置され、基板n-型ドリフト層1の裏面側の高濃度p型領域7の裏面側にはカソード電極22が配置されている。実施の形態7図19との違いは、p型アノード領域が、p型領域20Aと、このp型領域20Aよりp型不純物濃度が低いp-型領域23とを有する点である。このように、p-型領域23を設けることで、実施の形態7の場合と比較し、リカバリーをさらにソフト化することができる。特に、p型領域20Aとp-型領域23との面積比を最適化することで、さらに、リカバリーをソフト化することができる。このように、本実施の形態によれば、実施の形態7で説明した効果に加え、リカバリー特性のさらなる向上を図ることができる。[製法説明]本実施の形態の半導体装置の製造方法について制限はないが、例えば、イオン注入技術を用いて、基板n-型ドリフト層1の表面に、p型領域20Aおよびp-型領域23を形成し、基板n-型ドリフト層1の裏面に、高濃度n型領域6および高濃度p型領域7を形成する。その後、基板の表面および裏面上に導電性膜を堆積することにより、アノード電極21およびカソード電極22を形成する。実施の形態9上記実施の形態1~6で説明した半導体装置ダイオード内蔵のIGBTの適用箇所に制限はないが、例えば、ハイブリッド車などに使用される3相モータの駆動回路インバータ回路、電力変換装置に使用することができる。図21は、本実施の形態における3相モータの回路図を示す図である。601a~603aおよび601b~603bはフライホイールダイオード、701a~703aおよび701b~703bはIGBT、801a~803aおよび801b~803bはゲート回路、900は電源端子のうちのP端子、901は電源端子のうちのN端子、910、911、912は、それぞれU端子、V端子、W端子、950はモータ、960は、電源である。かかる3相モータにおいては、いわゆるインバータ回路によりモータ950を可変速制御することができる。具体的には、電源960からの電気エネルギーを、IGBT701a~703a、701b~703bを使って、所望の周波数の交流に変え、モータ950の回転数を可変速制御する。モータ950は3相モータで、U相910、V相911、W相912の入力を持つ。例えば、U相910の入力電力は、プラス側の電源端子900にコレクタが繋がるIGBT701a上アームのIGBTのゲート回路801aをオンすると、供給される。一方、U相910の入力電力を停止するには、そのゲート回路801aをオフすればよい。これを繰り返すことにより、所望の周波数の電力をモータ950に供給することができる。IGBT701bには、IGBT701bと逆並列にフライホイールダイオード601bが接続されている。フライホイールダイオード601bは、例えば、IGBT701aがオフした場合、そのIGBT701aに流れていた電流を、マイナス側の電源端子901にエミッタが繋がるIGBT701b下アームのIGBTと逆並列のフライホイールダイオード601bに転流することで、モータ950のコイルに貯まっているエネルギーを開放する。再び上アームのIGBT701aをオンすると、下アームのフライホイールダイオード601bは非導通状態となり、上アームのIGBT701aを通じてモータ950に電力が供給される。このように、フライホイールダイオード601bは、IGBT701aのオン、オフに応じて非導通と導通を繰り返す。同様に、フライホイールダイオード601aは、IGBT701bのオン、オフに応じて非導通と導通を繰り返す。このように、IGBTなどのスイッチング素子単体では、この逆方向電流を流し得る機能をもたないので、IGBTなどのスイッチング素子に逆並列にダイオードを接続することで、逆方向電流を流すことができる。よって、実施の形態1~6で説明した半導体装置ダイオード内蔵のIGBTを上記3相モータの回路のIGBTおよびこれと逆並列にフライホイールダイオードよりなる並列回路部に適用することができる。これにより、3相モータの回路に組み込むチップ数を低減することができる。即ち、各IGBTおよび各フライホイールダイオードをそれぞれ別チップで構成した場合、6つのチップが必要であるのに対し、実施の形態1~6で説明した半導体装置ダイオード内蔵のIGBTを用いることで、チップ数を3個とすることができる。よって、インバータ回路の小型化や抵コスト化を図ることができる。さらに、前述したように実施の形態1~6で説明した半導体装置ダイオード内蔵のIGBTによれば、スナップバックや電流集中の問題を回避でき、その装置特性が良好であるため、モータの制御性を向上させるなど、3相モータの回路特性を向上させることができる。なお、実施の形態7および8で説明した半導体装置ダイオード素子をフライホイールダイオードとして上記3相モータの回路に組み込んでもよい。この場合も、前述したように、EMIノイズの低減など、半導体装置ダイオード素子の特性が向上しているため、それを組み込んだ3相モータの回路の特性を向上させることができる。なお、図21に示す回路は、一例にすぎず、例えば、スッチング素子とダイオードが逆並列された並列回路が直列に組み合わせた回路部を、交流出力の相数と同数結合したインバータ回路に広く適用することができる。また、ここでは、直流を交流に変換するインバータ回路を例に説明したが、交流を直流に変換するコンバータ回路についても適用可能であることは明らかである。以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。例えば、実施の形態5のn型ホールバリア層12を実施の形態1図1の半導体装置に適用する、また、IGBTおよびダイオードの導電型を逆にするなど、種々の変形が可能である。