"所定の期間を単位とするa回の電圧印加により光学状態が第1状態から第2状態に変化する複数の電気光学素子に対応する複数の画素の各々について、現在の階調値を記憶した第1メモリー、次に表示される階調値を記憶した第2メモリー、および電圧印加の残回数を示すb個のインデックスb<aのうちいずれかのインデックスを記憶した第3メモリーへのアクセスを制御するメモリー制御手段と、前記インデックスと前記残回数との対応関係を示す第1情報を記憶する記憶手段と、前記複数の画素のうち処理対象となる対象画素について、前記第1メモリーに記憶されている階調値と前記第2メモリーに記憶されている階調値とが異なり、かつ前記第3メモリーに記憶されているインデックスにより示される残回数がゼロである場合、残回数a回に対応するインデックスが前記記憶手段に記憶されているか判断する第1判断手段と、残回数a回に対応するインデックスとして第1インデックスが前記記憶手段に記憶されていると判断された場合、前記対象画素のインデックスとして前記第1インデックスを前記第3メモリーに書き込むように前記メモリー制御手段を制御するインデックス制御手段と、前記対象画素について、前記第3メモリーに記憶されているインデックスにより示される残回数がゼロでない場合、前記対象画素への電圧印加を行わせる制御をする駆動制御手段と、前記所定の期間が経過すると、前記記憶手段に記憶されている前記第1情報により示される残回数をデクリメントする制御を行う残回数制御手段とを有する制御装置。残回数a回に対応するインデックスが前記記憶手段に記憶されていないと前記第1判断手段により判断された場合、前記記憶手段において前記b個のインデックスのうち残回数との対応関係が定義されていない第2インデックスがあるか判断する第2判断手段を有し、前記第2インデックスがあると判断された場合、前記残回数制御手段は、前記第2インデックスと残回数a回との対応関係を示す情報を前記記憶手段に書き込み、前記インデックス制御手段は、前記対象画素のインデックスとして前記第2インデックスを前記第3メモリーに書き込むように前記メモリー制御手段を制御することを特徴とする請求項1に記載の制御装置。前記第2インデックスが無いと前記第2判断手段により判断された場合、前記インデックス制御手段は、前記所定の期間においては、前記対象画素について、前記第3メモリーへのインデックスの書き込みを行わず待機することを特徴とする請求項2に記載の制御装置。前記メモリー制御手段は、前記複数の画素の各々について、前に表示された階調値を示すデータを記憶した第4メモリーへのアクセスを制御し、前記記憶手段は、前記第4メモリーに記憶されている階調値、前記第1メモリーに記憶されている階調値、残回数、および印加電圧を対応させる第2情報を記憶しており、前記メモリー制御手段は、前記第1メモリーに記憶されている階調値と前記第2メモリーに記憶されている階調値とが異なり、かつ前記第3メモリーに記憶されているインデックスにより示される残回数がゼロである場合、第4メモリーに第1メモリーの値を代入し、第1メモリーに第2メモリーの値を代入し、前記駆動制御手段は、前記電圧印加において、前記第4メモリーに記憶されている階調値、前記第1メモリーに記憶されている階調値、前記第3メモリーに記憶されているインデックスに対応する残回数、および前記記憶手段に記憶されている前記第2情報に基づいて決定された電圧を印加させることを特徴とする請求項1ないし3のいずれか一項に記載の制御装置。請求項1ないし4のいずれか一項に記載の制御装置と、前記複数の電気光学素子とを有する電気光学装置。請求項5に記載の電気光学装置を有する電子機器。所定の期間を単位とするa回の電圧印加により光学状態が第1状態から第2状態に変化する複数の電気光学素子と、制御装置と、前記複数の電気光学素子に対応する複数の画素の各々について、現在の階調値を記憶した第1メモリーと、前記複数の画素の各々について、次に表示される階調値を記憶した第2メモリーと、前記複数の画素の各々について、電圧印加の残回数を示すb個のインデックスb<aのうちいずれかのインデックスを示すデータを記憶した第3メモリーと、前記インデックスと前記残回数との対応関係を示す第1情報を記憶する記憶手段とを有する電気光学装置の制御方法であって、前記複数の画素のうち処理対象となる対象画素について、前記第1メモリーに記憶されている階調値と前記第2メモリーに記憶されている階調値とが異なり、かつ前記第3メモリーに記憶されているインデックスにより示される残回数がゼロである場合、残回数a回に対応するインデックスが前記記憶手段に記憶されているか前記制御装置が判断するステップと、残回数a回に対応するインデックスとして第1インデックスが前記記憶手段に記憶されていると判断された場合、前記制御装置が、前記対象画素のインデックスとして前記第1インデックスを前記第3メモリーに書き込むステップと、前記対象画素について、前記第3メモリーに記憶されているインデックスにより示される残回数がゼロでない場合、前記制御装置が、前記対象画素への電圧印加を行わせる制御をするステップと、前記所定の期間が経過すると、前記制御装置が、前記記憶手段に記憶されている前記第1情報により示される残回数をデクリメントするステップとを有する制御方法。特許文献1に記載された技術の場合、複数の領域を並列的に書き換えるためには、領域の数だけパイプラインが必要である。換言すれば、特許文献1に記載された技術において、並列的に書き換えることができる領域の数は、パイプラインの数によって制限される。また、特許文献1に記載された技術においては、書き換え対象のある領域と他の領域とが重なる場合には、この領域の書き換えが終了してからでなければ、他の領域の書き換えを開始することができない。本発明は、複数回の電圧印加により画像を書き換える表示装置において、ユーザーの体感的な書き換え速度を向上させる技術を提供する。本発明は、所定の期間を単位とするa回の電圧印加により光学状態が第1状態から第2状態に変化する複数の電気光学素子に対応する複数の画素の各々について、現在の階調値を記憶した第1メモリー、次に表示される階調値を記憶した第2メモリー、および電圧印加の残回数を示すb個のインデックスb<aのうちいずれかのインデックスを記憶した第3メモリーへのアクセスを制御するメモリー制御手段と、前記インデックスと前記残回数との対応関係を示す第1情報を記憶する記憶手段と、前記複数の画素のうち処理対象となる対象画素について、前記第1メモリーに記憶されている階調値と前記第2メモリーに記憶されている階調値とが異なり、かつ前記第3メモリーに記憶されているインデックスにより示される残回数がゼロである場合、残回数a回に対応するインデックスが前記記憶手段に記憶されているか判断する第1判断手段と、残回数a回に対応するインデックスとして第1インデックスが前記記憶手段に記憶されていると判断された場合、前記対象画素のインデックスとして前記第1インデックスを前記第3メモリーに書き込むように前記メモリー制御手段を制御するインデックス制御手段と、前記対象画素について、前記第3メモリーに記憶されているインデックスにより示される残回数がゼロでない場合、前記対象画素への電圧印加を行わせる制御をする駆動制御手段と、前記所定の期間が経過すると、前記記憶手段に記憶されている前記第1情報により示される残回数をデクリメントする制御を行う残回数制御手段とを有する制御装置を提供する。この制御装置によれば、複数回の電圧印加により画像を書き換える表示装置において、進行中の書き換え動作が完了してから新たに書き換えを行う領域の書き換え動作を開始する構成と比較して、ユーザーの体感的な書き換え速度を向上させることができる。好ましい態様において、この制御装置は、残回数a回に対応するインデックスが前記記憶手段に記憶されていないと前記第1判断手段により判断された場合、前記記憶手段において前記b個のインデックスのうち残回数との対応関係が定義されていない第2インデックスがあるか判断する第2判断手段を有し、前記第2インデックスがあると判断された場合、前記残回数制御手段は、前記第2インデックスと残回数a回との対応関係を示す情報を前記記憶手段に書き込み、前記インデックス制御手段は、前記対象画素のインデックスとして前記第2インデックスを前記第3メモリーに書き込むように前記メモリー制御手段を制御してもよい。この制御装置によれば、空きインデックス第2インデックスを、新たに書き込みが始まる画素に割り当てることができる。別の好ましい態様において、前記第2インデックスが無いと前記第2判断手段により判断された場合、前記インデックス制御手段は、前記所定の期間においては、前記対象画素について、前記第3メモリーへのインデックスの書き込みを行わず待機してもよい。この制御装置によれば、空きインデックスが無い場合、空きインデックスが発生するまで待機することができる。さらに別の好ましい態様において、前記メモリー制御手段は、前記複数の画素の各々について、前に表示された階調値を示すデータを記憶した第4メモリーへのアクセスを制御し、前記記憶手段は、前記第4メモリーに記憶されている階調値、前記第1メモリーに記憶されている階調値、残回数、および印加電圧を対応させる第2情報を記憶しており、前記メモリー制御手段は、前記第1メモリーに記憶されている階調値と前記第2メモリーに記憶されている階調値とが異なり、かつ前記第3メモリーに記憶されているインデックスにより示される残回数がゼロである場合、第4メモリーに第1メモリーの値を代入し、第1メモリーに第2メモリーの値を代入し、前記駆動制御手段は、前記電圧印加において、前記第4メモリーに記憶されている階調値、前記第1メモリーに記憶されている階調値、前記第3メモリーに記憶されているインデックスに対応する残回数、および前記記憶手段に記憶されている前記第2情報に基づいて決定された電圧を印加させてもよい。この制御装置によれば、複数階調表示を行う場合に、ユーザーの体感的な書き換え速度を向上させることができる。また、本発明は、上記いずれかの制御装置と、前記複数の電気光学素子とを有する電気光学装置を提供する。この電気光学装置によれば、複数回の電圧印加により画像を書き換える表示装置において、進行中の書き換え動作が完了してから新たに書き換えを行う領域の書き換え動作を開始する構成と比較して、ユーザーの体感的な書き換え速度を向上させることができる。さらに、本発明は、上記の電気光学装置を有する電子機器を提供する。この電子機器によれば、複数回の電圧印加により画像を書き換える表示装置において、進行中の書き換え動作が完了してから新たに書き換えを行う領域の書き換え動作を開始する構成と比較して、ユーザーの体感的な書き換え速度を向上させることができる。さらに、本発明は、所定の期間を単位とするa回の電圧印加により光学状態が第1状態から第2状態に変化する複数の電気光学素子と、制御装置と、前記複数の電気光学素子に対応する複数の画素の各々について、現在の階調値を記憶した第1メモリーと、前記複数の画素の各々について、次に表示される階調値を記憶した第2メモリーと、前記複数の画素の各々について、電圧印加の残回数を示すb個のインデックスb<aのうちいずれかのインデックスを示すデータを記憶した第3メモリーと、前記インデックスと前記残回数との対応関係を示す第1情報を記憶する記憶手段とを有する電気光学装置の制御方法であって、前記複数の画素のうち処理対象となる対象画素について、前記第1メモリーに記憶されている階調値と前記第2メモリーに記憶されている階調値とが異なり、かつ前記第3メモリーに記憶されているインデックスにより示される残回数がゼロである場合、残回数a回に対応するインデックスが前記記憶手段に記憶されているか前記制御装置が判断するステップと、残回数a回に対応するインデックスとして第1インデックスが前記記憶手段に記憶されていると判断された場合、前記制御装置が、前記対象画素のインデックスとして前記第1インデックスを前記第3メモリーに書き込むステップと、前記対象画素について、前記第3メモリーに記憶されているインデックスにより示される残回数がゼロでない場合、前記制御装置が、前記対象画素への電圧印加を行わせる制御をするステップと、前記所定の期間が経過すると、前記制御装置が、前記記憶手段に記憶されている前記第1情報により示される残回数をデクリメントするステップとを有する制御方法を提供する。この制御方法によれば、複数回の電圧印加により画像を書き換える表示装置において、進行中の書き換え動作が完了してから新たに書き換えを行う領域の書き換え動作を開始する構成と比較して、ユーザーの体感的な書き換え速度を向上させることができる。1.構成図1は、一実施形態に係る電子機器1の外観を示した図である。電子機器1は、画像を表示する表示装置である。この例で、電子機器1は、電子書籍文書の一例を閲覧するための装置、いわゆる電子ブックリーダーである。電子書籍は複数ページの画像を含むデータである。電子機器1は、電子書籍をある単位例えば1ページずつで表示部1に表示する。電子書籍に含まれる複数ページのうち、表示の対象となる一のページを、選択ページという。選択ページは、ユーザーによるボタン9A~9Fの操作に応じて変更される。すなわち、ユーザーは、ボタン9A~9Fの操作により、電子書籍のページをめくることページ送りまたはページ戻しができる。図2は、電子機器1のハードウェア構成を示すブロック図である。電子機器1は、表示部10と、コントローラー20と、CPUCentralProcessingUnit30と、VRAMVideoRandomAccessMemory40と、RAMRandomAccessMemory50と、記憶部60と、入力部70とを有する。表示部10は、画像を表示する表示素子を含むディスプレイパネルを有する。この例で、表示部10は、電圧の印加等によりエネルギーを与えなくても表示を保持するメモリー性の表示素子として、電気泳動粒子を用いた表示素子を有する。この表示素子により、表示部10は、モノクロ複数階調この例では白黒2階調の像を表示する。コントローラー20は、表示部10を制御する制御装置である。CPU30は、電子機器1の各部を制御する装置である。CPU30は、RAM50をワークエリアとして、ROMReadOnlyMemory、図示略または記憶部60に記憶されているプログラムを実行する。VRAM40は、表示部10に表示させる画像を示す画像データを記憶するメモリーである。RAM50は、データを記憶する揮発性のメモリーである。記憶部60は、電子書籍のデータ書籍データに加え、各種のデータおよびアプリケーションプログラムを記憶する記憶装置であり、HDDHardDiskDriveまたはフラッシュメモリーなど不揮発性のメモリーを有する。記憶部60は、複数の電子書籍のデータを記憶することができる。入力部70は、ユーザーの指示を入力するための入力装置であり、例えば、タッチスクリーン、キーパッド、またはボタンを含む。以上の要素は、バスにより接続されている。図3は、表示部10の断面構造を示す模式図である。表示部10は、第1基板11と、電気泳動層12と、第2基板13とを有する。第1基板11および第2基板13は、電気泳動層12を挟持するための基板である。第1基板11は、基板111と、接着層112と、回路層113とを有する。基板111は、絶縁性及び可撓性を有する材料、例えばポリカーボネートで形成されている。基板111は、軽量性、可撓性、弾性及び絶縁性を有するものであれば、ポリカーボネート以外の樹脂材料により形成されてもよい。別の例で、基板111は、可撓性を有しないガラスにより形成されていてもよい。接着層112は、基板111と回路層113とを接着する層である。回路層113は、電気泳動層12を駆動するための回路を有する層である。回路層113は、画素電極114を有する。電気泳動層12は、マイクロカプセル121と、バインダー122とを有する。マイクロカプセル121は、バインダー122によって固定されている。バインダー122としては、マイクロカプセル121との親和性が良好で電極との密着性が優れ、かつ絶縁性を有する材料が用いられる。マイクロカプセル121は、内部に分散媒および電気泳動粒子が格納されたカプセルである。マイクロカプセル121は、柔軟性を有する材料、例えばアラビアゴムゼラチン系の化合物またはウレタン系の化合物等が用いられる。なお、マイクロカプセル121と画素電極114との間には、接着剤により形成された接着層が設けられてもよい。分散媒は、水、アルコール系溶媒メタノール、エタノール、イソプロパノール、ブタノール、オクタノール、メチルセルソルブなど、エステル類酢酸エチル、酢酸ブチルなど、ケトン類アセトン、メチルエチルケトン、メチルイソブチルケトンなど、脂肪族炭化水素ぺンタン、ヘキサン、オクタンなど、脂環式炭化水素シクロへキサン、メチルシクロへキサンなど、芳香族炭化水素ベンゼン、トルエン、長鎖アルキル基を有するベンゼン類キシレン、ヘキシルベンゼン、ヘブチルベンゼン、オクチルベンゼン、ノニルベンゼン、デシルベンゼン、ウンデシルベンゼン、ドデシルベンゼン、トリデシルベンゼン、テトラデシルベンゼンなど、ハロゲン化炭化水素塩化メチレン、クロロホルム、四塩化炭素、1,2-ジクロロエタンなど、またはカルボン酸塩である。別の例で、分散媒は、その他の油類であってもよい。また、分散媒は、これらの物質が混合されたものでもよい。さらに別の例で、分散媒には、界面活性剤などが配合されてもよい。電気泳動粒子は、分散媒中で電界によって移動する性質を有する粒子高分子またはコロイドである。本実施形態においては白の電気泳動粒子と黒の電気泳動粒子がマイクロカプセル121内に格納されている。黒の電気泳動粒子は、例えば、アニリンブラックやカーボンブラック等の黒色顔料を含む粒子であり、本実施形態では正に帯電されている。白の電気泳動粒子は、例えば、二酸化チタンや酸化アルミニウム等の白色顔料を含む粒子であり、本実施形態では負に帯電されている。第2基板13は、共通電極131と、フィルム132とを有する。フィルム132は、電気泳動層12の封止および保護をするものである。フィルム132は、透明で絶縁性を有する材料、例えばポリエチレンテレフタレートにより形成される。共通電極131は、透明で導電性を有する材料、例えば酸化インジウムスズIndiumTinOxide、ITOにより形成される。図4は、表示部10の回路の構成を示す図である。表示部10とコントローラー20とをあわせて電気光学装置という。表示部10は、m本の走査線115と、n本のデータ線116と、m×n個の画素14と、走査線駆動回路16と、データ線駆動回路17とを有する。走査線駆動回路16およびデータ線駆動回路17は、コントローラー20により制御される。走査線115は、行方向x方向に沿って配置されており、走査信号を伝達する。走査信号は、m本の走査線115の中から一の走査線115を順次排他的に選択する信号である。データ線116は、列方向y方向に沿って配置されており、データ信号を伝達する。データ信号は、各画素の階調を示す信号である。走査線115とデータ線116とは絶縁されている。画素14は、走査線115およびデータ線116の交差に対応して設けられており、データ信号に応じた階調を示す。なお、複数の走査線115のうち一の走査線115を他と区別する必要があるときは、第1行、第2行、、第m行の走査線115という。データ線116についても同様である。m×n個の画素14により、表示領域15が形成される。表示領域15のうち、第i行第j列の画素14を他の画素14と区別するときは、画素j,iという。階調値等、画素14と一対一に対応するパラメーターについても同様である。走査線駆動回路16は、m本の走査線115の中から、一の走査線115を順次排他的に選択するための走査信号Yを出力する。走査信号Yは、順次排他的にHHighレベルとなる信号である。データ線駆動回路17は、データ信号Xを出力する。データ信号Xは、画素の階調値に応じたデータ電圧を示す信号である。データ線駆動回路17は、走査信号により選択されている行の画素に対応するデータ電圧を示すデータ信号を出力する。走査線駆動回路16およびデータ線駆動回路17は、コントローラー20により制御される。図5は、画素14の等価回路を示す図である。画素14は、トランジスター141と、容量142と、電気泳動素子143とを有する。電気泳動素子143は、画素電極114と、電気泳動層12と、共通電極131とを有する。トランジスター141は、画素電極114へのデータの書き込みを制御するスイッチング手段の一例であり、例えばnチャネルのTFTThinFilmTransistorである。トランジスター141のゲート、ソース、およびドレインはそれぞれ、走査線115、データ線116、および画素電極114に接続されている。LLowレベルの走査信号非選択信号がゲートに入力されているとき、トランジスター141のソースとドレインは絶縁する。Hレベルの走査信号選択信号がゲートに入力されると、トランジスター141のソースとドレインは導通し、画素電極114にデータ電圧が書き込まれる。また、トランジスター141のドレインには容量142も接続されている。容量142は、データ電圧に応じた電荷を保持する。画素電極114は、画素14に一つずつ設けられており、共通電極131と対向している。共通電極131は、すべての画素14に共通であり、電位EPcomが与えられる。画素電極114と共通電極131との間には電気泳動層12が挟まれている。画素電極114、電気泳動層12、および共通電極131により、電気泳動素子143が形成される。電気泳動層12には、画素電極114と共通電極131との電位差に相当する電圧が印加される。マイクロカプセル121において、電気泳動層12に印加されている電圧に応じて電気泳動粒子が移動し、階調表現をする。共通電極131の電位EPcomに対して画素電極114の電位が正例えば15Vである場合、負に帯電している白の電気泳動粒子が画素電極114側に移動し、正に帯電している黒の電気泳動粒子が共通電極131側に移動する。このとき第2基板13側から表示部10を見ると、画素が黒に見える。共通電極131の電位EPcomに対して画素電極114の電位が負例えば-15Vである場合、正に帯電している黒の電気泳動粒子が画素電極114側に移動し、負に帯電している白の電気泳動粒子が共通電極131側に移動する。このとき、画素が白に見える。なお、以下の説明においては、走査線駆動回路16が第1行の走査線を選択してから第m行の走査線の選択が終了するまでの期間をフレーム期間または単にフレームという。各走査線115は、1フレームに一回づつ選択され、各画素14には1フレームに一回づつデータ信号が供給される。図6は、電子機器1特にコントローラー20の機能構成を示すブロック図である。VRAM40は、現在メモリー41第1メモリーの一例と、次メモリー42第2メモリーの一例と、インデックスメモリー43第3メモリーの一例とを有する。現在メモリー41は、複数の画素14の各々について、現在の階調値Cj,iを記憶するメモリーである。現在メモリー41に記憶されているデータにより表される画像を現在画像という。なお、現在の階調値Cj,i及び現在画像は、必ずしもすべてのタイミングにおいてその時点の画像を表すものではなく、少なくとも、所定の書き換えシーケンスが完了した際においてその画素の階調値を表すものである。複数の画素14は、所定の期間例えばフレームを単位とするa回の電圧印加により光学状態が第1状態例えば黒から第2状態例えば白に変化する複数の電気泳動素子143電気光学素子の一例に対応する。次メモリー42は、複数の画素の各々について、次の期間フレーム以降に表示される階調値Nj,i、すなわち、次に書き込みが予定される画像を記憶するメモリーである。次メモリー42に記憶されているデータにより表される画像を次画像という。インデックスメモリー43は、複数の画素14の各々について、電圧印加の残回数を示すb個のインデックスb<aのうちいずれかのインデックスIj,iを記憶するメモリーである。コントローラー20は、記憶手段22と、メモリー制御手段21と、第1判断手段23と、インデックス制御手段24と、駆動制御手段25と、残回数制御手段26とを有する。メモリー制御手段21は、VRAM40へのアクセスデータの書き込みまたは読み出しを制御する。記憶手段22は、インデックスと残回数との対応関係を示す第1情報を記憶する。第1判断手段23は、複数の画素14のうち処理対象となる対象画素について、現在メモリー41に記憶されている階調値と次メモリー42に記憶されている階調値とが異なり、かつインデックスメモリー43に記憶されているインデックスにより示される残回数がゼロである場合、残回数a回に対応するインデックスが記憶手段22に記憶されているか判断する。インデックス制御手段24は、残回数a回に対応するインデックスとして第1インデックスが記憶手段22に記憶されていると判断された場合に、対象画素のインデックスとして第1インデックスをインデックスメモリー43に書き込むようにメモリー制御手段21を制御する。駆動制御手段25は、対象画素について、インデックスメモリー43に記憶されているインデックスにより示される残回数がゼロでない場合に、対象画素への電圧印加を行わせる制御をする。残回数制御手段26は、所定の期間1フレームが経過すると、記憶手段22に記憶されている残回数をデクリメントする制御を行う。この例で、コントローラー20は、さらに第2判断手段27を有する。第2判断手段27は、残回数a回に対応するインデックスが記憶手段22に記憶されていないと第1判断手段23により判断された場合、記憶手段22においてb個のインデックスのうち残回数との対応関係が定義されていない第2インデックスがあるか判断する。第2インデックスがあると判断された場合、残回数制御手段26は、第2インデックスと残回数a回との対応関係を示す情報を記憶手段22に書き込み、インデックス制御手段24は、対象画素のインデックスとして第2インデックスをインデックスメモリー43に書き込むようにメモリー制御手段21を制御する。図7は、コントローラー20の構成の具体例を示す図である。コントローラー20は、ホストバスIF201と、メモリーコントローラー202と、FIFOFirstInFirstOut203と、FIFO204と、FIFO205と、画素制御部206と、描画回数制御部207と、ラインメモリー208と、タイミングジェネレーター209と、LUTLookUpTableメモリー210と、レジスター211とを有する。ホストバスIF201は、システムバスを介してデータの入出力を行うインターフェースである。メモリーコントローラー202は、VRAM40等の外部メモリーに対するデータの書き込み、または外部メモリーからのデータの読み出しを行う。FIFO203、FIFO204、およびFIFO205は、メモリーコントローラー202が外部メモリーから読み出したデータ、または外部メモリーに書き込むデータを記憶するメモリーである。特に、FIFO203は現在メモリー41から読み出したデータ、または現在メモリー41に書き込むデータを記憶するメモリーである。FIFO204は、次メモリー42から読み出したデータを記憶するメモリーである。FIFO205は、インデックスメモリー43から読み出したデータ、またはインデックスメモリー43に書き込むデータを記憶するメモリーである。画素制御部206は、対象画素について、ラインメモリー208へのデータの書き込み等の制御をする。描画回数制御部207は、FIFO205に対するデータの読み出しおよび書き込み、LUTメモリー210に対するデータの読み出しおよび書き込み、およびレジスター211からのデータの読み出しを行う。LUTメモリー210は、インデックスLUT2101を記憶するメモリーである。インデックスLUT2101は、インデックスと残回数との対応関係を定義するテーブルである。レジスター211は、残回数の初期値を記憶するメモリーである。ラインメモリー208は、複数の画素14のうち対象となる一行分の画素群について、印加電圧を示すデータを記憶するメモリーである。タイミングジェネレーター209は、1フレーム毎の所定のタイミングでラインメモリー208からデータを読み出し、読み出したデータに応じた信号を表示部10に供給する。メモリーコントローラー202は、メモリー制御手段21の一例である。LUTメモリー210は、記憶手段22の一例である。インデックスLUT2101は、第1情報の一例である。描画回数制御部207は、第1判断手段23、インデックス制御手段24、残回数制御手段26および第2判断手段27の一例である。画素制御部206、ラインメモリー208、およびタイミングジェネレーター209は、駆動制御手段25の一例である。2.動作2-1.動作の概要図8は、コントローラー20の動作を示すフローチャートである。図8のフローは、画像書き換えの契機となるイベントが発生したことを契機として開始される。このイベントは、例えば、CPU30から画像書き換え命令が入力されたというイベントである。ステップS101において、メモリーコントローラー202は、新たなフレームが開始されたか判断する。新たなフレームの開始は、例えば、リアルタイムクロック図示略から出力される同期信号により示される。新たなフレームが開始されたと判断された場合ステップS101:YES、メモリーコントローラー202は、処理をステップS102に移行する。新たなフレームが開始されていないと判断された場合ステップS101:NO、メモリーコントローラー202は、新たなフレームが開始されるまで待機する。ステップS102において、メモリーコントローラー202は、処理ループ1のループカウンターiを初期化する。ループカウンターiは、処理対象となる行を特定するパラメーターである。この例で、ループカウンターiは、i=1に初期化される。ループカウンターiは、ループ端で1ずつインクリメントされる。処理ループ1は、m行分、すなわちi=mまで繰り返される。ステップS103において、メモリーコントローラー202は、処理ループ2のループカウンターjを初期化する。ループカウンターjは、処理対象となる列を特定するパラメーターである。すなわち、対象画素は、第i行第j列の画素である。この例で、ループカウンターjは、j=1に初期化される。ループカウンターjは、ループ端で1ずつインクリメントされる。処理ループ2は、n列分、すなわちj=nまで繰り返される。ステップS104において、メモリーコントローラー202は、対象画素の階調値およびインデックスを示すデータを取得する。具体的には、メモリーコントローラー202は、対象画素の現フレームの階調値Cj,iを現在メモリー41から読み出し、読み出した階調値をFIFO203に書き込む。また、メモリーコントローラー202は、対象画素の次画像の階調値Nj,iを次メモリー42から読み出し、読み出した階調値をFIFO204に書き込む。さらに、メモリーコントローラー202は、対象画素のインデックスIj,iをインデックスメモリー43から読み出し、読み出したインデックスをFIFO205に書き込む。ステップS105において、画素制御部206は、対象画素について、現フレームの階調値Cj,iと次画像の階調値Nj,iとが一致するか判断する。具体的には、画素制御部206は、FIFO203から階調値Cj,iを、FIFO204から階調値Nj,iを、それぞれ読み出し、これら2つの階調値が一致するか判断する。これら2つの階調値が一致すると判断された場合ステップS105:YES、画素制御部206は、処理をステップS111に移行する。これら2つの階調値が一致しないと判断された場合ステップS105:NO、画素制御部206は処理をステップS106に移行する。ステップS106において、画素制御部206は、インデックスIj,iにより示される残回数がゼロであるか判断する。具体的には、画素制御部206は、FIFO205からインデックスIj,iを読み出す。次に、画素制御部206は、LUTメモリー210に記憶されているインデックスLUT2101から、インデックスIj,iに対応する残回数を読み出す。画素制御部206は、読み出した残回数がゼロであるか判断する。残回数がゼロでなかった場合ステップS106:NO、画素制御部206は、処理をステップS111に移行する。残回数がゼロであった場合ステップS106:YES、画素制御部206は、処理をステップS107に移行する。ステップS107において、描画回数制御部207は、残回数a回に対応するインデックスがインデックスLUT2101に登録されているか、すなわち、残回数a回に対応するインデックスがインデックスLUT2101において定義されているか判断する。残回数a回に対応するインデックスがインデックスLUT2011に登録されていると判断された場合ステップS107:YES、描画回数制御部207は、処理をステップS110に移行する。残回数a回に対応するインデックスがインデックスLUT2011に登録されていないと判断された場合ステップS107:NO、描画回数制御部207は、処理をステップS108に移行する。ステップS108において、描画回数制御部207は、空きインデックスがあるか判断する。空きインデックスとは、インデックスLUT2101において残回数との対応関係が定義登録されていないインデックスをいう。空きインデックスがあると判断された場合ステップS108:YES、描画回数制御部207は、処理をステップS109に移行する。空きインデックスがないと判断された場合ステップS108:NO、描画回数制御部207は、処理をステップS111に移行する。ステップS109において、描画回数制御部207は、空きインデックスと残回数a回との対応関係をインデックスLUT2101に書き込む。より具体的には、描画回数制御部207は、レジスター211から、残回数の初期値を読み出す。残回数の初期値は、温度等の条件に応じて決定される。温度は、例えば温度センサー図示略により測定される。CPU30が、温度センサーにより測定された温度に基づいて残回数の初期値を決定し、決定した初期値をレジスター211に書き込む。描画回数制御部207は、インデックスLUT2101の空きインデックスに対応する記憶領域に、レジスター211から読み出した残回数の初期値を書き込む。ステップS110において、描画回数制御部207は、残回数a回に対応するインデックスを、インデックスメモリー43に書き込む。より具体的には、描画回数制御部207は、残回数a回に対応するインデックスを、FIFO205に書き込む。メモリーコントローラー202は、FIFO205からインデックスを読み出し、読み出したインデックスを、インデックスメモリー43のうち対象画素の記憶領域に書き込む。なお、空きインデックスが無い場合には、ステップS109およびS110の処理がスキップされるので、描画回数制御部207は、空きインデックスが発生するまで、インデックスメモリー43への書き込みは行わず待機しているといえる。ステップS111において、画素制御部206は、インデックスIj,iに応じたデータを、ラインメモリー208に書き込む。ここで書き込まれるデータは、電気泳動素子143に印加される電圧の極性および電圧値を示す。この例で、ラインメモリー208に書き込まれるデータは、-1、0、および1のいずれかである。例えば、インデックスIj,iにより白書き込みが行われていることが示される場合、データとして1が書き込まれる。インデックスIj,iにより黒書き込みが行われていることが示される場合、データとして-1が書き込まれる。インデックスIj,iにより白書き込みも黒書き込みも行われていないことが示される場合、データとして0が書き込まれる。また、このとき、画素制御部206は、インデックスIj,iにより示される残回数が1である場合、現在メモリー41に記憶されている対象画素の階調値Cj,iを書き換える。すなわち、画素制御部206は、Cj,i=Nj,iとする。より具体的には、画素制御部206は、書き換え後のデータを、FIFO203に書き込む。メモリーコントローラー202は、FIFO203からデータを読み出し、読み出したデータを、現在メモリー41のうち対象画素の記憶領域に書き込む。さらにこの場合、描画回数制御部207は、対象画素のインデックスをリセットする。すなわち、描画回数制御部207は、対象画素のインデックスとして、残回数0回に相当するインデックスをインデックスメモリー43に書き込む。ステップS112において、メモリーコントローラー202は、処理ループ2のループ端の処理を行う。具体的には、メモリーコントローラー202は、ループカウンターjがj=nであるか判断する。j=nでない場合、メモリーコントローラー202は、ループカウンターjをインクリメントし、処理をステップS104に移行する。j=nである場合、メモリーコントローラー202は、処理をステップS112に移行する。ステップS113において、タイミングジェネレーター209は、表示部10を駆動する信号を出力する。具体的には、タイミングジェネレーター209は、ラインメモリー208からデータを読み出し、読み出したデータを、走査線115の走査と同期したタイミングでデータ線駆動回路17に出力する。また、第1行が処理対象の行である場合、タイミングジェネレーター209は、走査線115の走査を開始させる信号を、走査線駆動回路16に出力する。第2行以降の行が処理対象の行である場合、タイミングジェネレーター209は、走査のタイミングを示す信号を、走査線駆動回路16に出力する。表示部10においては、これらの信号により、第i行の画素14にデータが書き込まれる。ステップS114において、メモリーコントローラー202は、処理ループ1のループ端の処理を行う。具体的には、メモリーコントローラー202は、ループカウンターiがi=mであるか判断する。i=mでない場合、メモリーコントローラー202は、ループカウンターiをインクリメントし、処理をステップS103に移行する。i=mである場合、メモリーコントローラー202は、処理をステップS115に移行する。ステップS115において、描画回数制御部207は、インデックスLUT2101に記録されているすべての残回数をデクリメントする。描画回数制御部207は、デクリメントにより残回数が0になったインデックスがあるか判断する。残回数が0になったインデックスがあった場合、描画回数制御部207は、そのインデックスに対応する残回数を未定義を示すデータまたはヌル値に書き換える。ステップS116において、描画回数制御部207は、すべての画素の残回数がゼロであるか判断する。具体的には、描画回数制御部207は、インデックスLUT2101に記録されているすべての残回数がゼロであるか判断する。残回数がゼロでない画素があると判断された場合ステップS116:NO、描画回数制御部207は、処理をステップS101に移行する。すべての画素の残回数がゼロであると判断された場合ステップS116:YES、描画回数制御部207は、図8のフローを終了する。2-2.動作例図9は、動作例の初期状態を示す図である。ここでは、以下の具体例を用いて説明する。表示部10は、4行4列の画素14を有する。すなわち、m=n=4である。画像データ、すなわち、階調値Cおよび階調値Nは、0または1の2値のいずれかの値をとる。この例では、0は黒を、1は白を、それぞれ示す。黒表示の画素以下黒画素というから白表示の画素以下白画素というへの表示の書き換え以下白書き込みというの電圧印加回数、および白画素から黒画素への表示の書き換え以下黒書き込みというの電圧印加回数は、いずれも7回、すなわちa=7である。インデックスIは、0から3までのいずれかの整数である。すなわち、インデックスメモリー43は各画素につき2ビットの記憶領域を有するメモリーである。また、インデックスLUT2101には、インデックス0、1、2、および3に対応する残回数が記録されている。インデックス0に対応する残回数は0に固定されている。残回数は、電圧印加回数および印加電圧の極性すなわち白書き込みと黒書き込みのどちらであるかを示す情報を含んでいる。この例では、正負の符号で印加電圧の極性を示す。例えば、残回数7は、白書き込みの電圧印加の残回数が7回であることを示している。別の例で、残回数-4は、白書き込みの電圧印加の残回数が4回であることを示している。なお、以下、残回数の表示において正符号は省略し単に7と表す。また、記号-は、残回数との対応関係が定義されていない状態を示している。初期状態において、インデックス1、2、および3については、残回数との対応関係が定義されていない。以下の図において、表示部10における画素14の光学状態は、0から7の整数を用いて表される。0は黒表示の状態を示し、7は白表示の状態を示している。1から6までは、黒表示または白表示に遷移する途中の状態を示している。初期状態において、表示部10は全画素が黒表示の状態である。現在メモリー41のデータは全画素についてC=0である。次メモリー42のデータは、N1,1=N2,2=N2,3=1であり、それ以外の画素についてはN=0である。インデックスメモリー43のデータは、全画素についてI=0である。CPU30から画面の書き換え命令が入力されると、図8のフローの処理が開始される。まず第1フレームにおいて、画素1,1、画素2,2、および画素2,3については、C≠NでありステップS105:NO、かつ、残回数はゼロであるステップS106:YES。インデックスLUT2101において、残回数7回に対応するインデックスは定義されていないステップS107:NOが、空きインデックスは存在するステップS108:YES。したがって、空きインデックス、ここでは、複数の空きインデックスのうち最も番号が小さいインデックスであるインデックス1に、残回数7回が割り当てられる。インデックス1と残回数7回との対応関係を示す情報が、インデックスLUT2101に書き込まれるステップS109。画素1,1、画素2,2、および画素2,3について、残回数7回に対応するインデックス1が、インデックスメモリー43に書き込まれるステップS110。図10は、すべての画素についてステップS110の処理が終わった状態を示している。なお、表示部10の電気光学素子143への電圧の印加はインデックスメモリー43へのデータの書き込みとともに1行ずつ行われるので、この時点で、画素1,1、画素2,2、および画素2,3の光学状態は変化しているが、ここでは説明を簡単にするため、電気光学素子143への電圧印加がまだ行われていない仮想的な状態を図示している。以下の図についても同様である。インデックスメモリー43に記憶されているデータは、I1,1=I2,2=I2,3=1である。インデックスLUT2101において、インデックス1に対応する残回数が7回であることが定義されている。この状態で、残回数が0でない画素に対応する電気光学素子143には、電圧が印加される。この例では、画素1,1、画素2,2、および画素2,3に、白書き込みの電圧が印加されるステップS113。電圧印加後、インデックスLUT2101の残回数はデクリメントされるステップS115。すなわち、インデックス1の残回数は7から6にデクリメントされる。図11は、第1フレームのステップS115の処理が終わった状態を示している。この時点で、画素1,1、画素2,2、および画素2,3において、電気光学素子143の光学状態は、白書き込みの電圧が1回印加された状態である。インデックスメモリー43に記憶されているデータは、I1,1=I2,2=I2,3=1である。インデックス1と対応する書き込み回数は6であることがインデックスLUT2101により示されている。図12は、第2フレームのステップS115の処理が終わった状態を示している。この時点で、画素1,1、画素2,2、および画素2,3において、電気光学素子143の光学状態は、白書き込みの電圧が2回印加された状態である。インデックスメモリー43に記憶されているデータは、I1,1=I2,2=I2,3=1である。インデックス1と対応する書き込み回数は5であることがインデックスLUT2101により示されている。ここから、第2フレームの処理が行われる。図13は、第3フレームのステップS115の処理が終わった状態を示している。この時点で、画素1,1、画素2,2、および画素2,3において、電気光学素子143の光学状態は、白書き込みの電圧が3回印加された状態である。インデックスメモリー43に記憶されているデータは、I1,1=I2,2=I2,3=1である。インデックス1と対応する書き込み回数は4であることがインデックスLUT2101により示されている。また、ステップS115の前の時点で、CPU30により、次メモリー42のデータが書き換えられている。具体的には、次メモリー42において、N2,1、N4,1、N3,3、およびN1,4のデータが、0から1に書き換えられている。第4フレームにおいて、画素2,1、画素4,1、画素3,3、および画素1,4について、C≠NでありステップS105:NO、かつ、残回数はゼロであるステップS106:YES。インデックスLUT2101において、残回数7回に対応するインデックスは定義されていないステップS107:NOが、空きインデックスは存在するステップS108:YES。したがって、空きインデックス、ここでは、複数の空きインデックスのうち最も番号が小さいインデックスであるインデックス2に、残回数7回が割り当てられる。インデックス2と残回数7回との対応関係を示す情報が、インデックスLUT2101に書き込まれるステップS109。画素2,1、画素4,1、画素3,3、および画素1,4について、残回数7回に対応するインデックス2が、インデックスメモリー43に書き込まれるステップS110。図14は、第4フレームにおいてすべての画素についてステップS110の処理が終わった状態を示している。インデックスメモリー43に記憶されているデータは、I1,1=I2,2=I2,3=1I2,1=I4,1=I3,3=I1,4=2である。インデックスLUT2101において、インデックス1に対応する残回数が4回であること、およびインデックス2に対応する残回数が7回であることが定義されている。この状態で、残回数が0でない画素に対応する電気光学素子143には、電圧が印加されるステップS113。電圧印加後、インデックスLUT2101の残回数はデクリメントされるステップS115。すなわち、インデックス1の残回数は4から3に、インデックス2の残回数は7から6に、それぞれデクリメントされる。図15は、第4フレームのステップS115の処理が終わった状態を示している。この時点で、画素1,1、画素2,2、および画素2,3において、電気光学素子143の光学状態は、白書き込みの電圧が4回印加された状態である。画素2,1、画素4,1、画素3,3、および画素1,4において、電気光学素子143の光学状態は、白書き込みの電圧が1回印加された状態である。インデックスメモリー43に記憶されているデータは、I1,1=I2,2=I2,3=1I2,1=I4,1=I3,3=I1,4=2である。インデックス1と対応する書き込み回数は3であること、およびインデックス2と対応する書き込み回数は6であることがインデックスLUT2101により示されている。また、ステップS115の前の時点で、CPU30により、次メモリー42のデータが書き換えられている。具体的には、次メモリー42において、N3,1のデータが、0から1に書き換えられている。第5フレームにおいて、画素3,1について、C≠NでありステップS105:NO、かつ、残回数はゼロであるステップS106:YES。インデックスLUT2101において、残回数7回に対応するインデックスは定義されていないステップS107:NOが、空きインデックスは存在するステップS108:YES。したがって、空きインデックス、ここでは、インデックス3に、残回数7回が割り当てられる。インデックス3と残回数7回との対応関係を示す情報が、インデックスLUT2101に書き込まれるステップS109。画素3,1について、残回数7回に対応するインデックス3が、インデックスメモリー43に書き込まれるステップS110。図16は、第5フレームにおいてすべての画素についてステップS110の処理が終わった状態を示している。インデックスメモリー43に記憶されているデータは、I1,1=I2,2=I2,3=1I2,1=I4,1=I3,3=I1,4=2I3,1=3である。インデックスLUT2101において、インデックス1に対応する残回数が3回であること、インデックス2に対応する残回数が6回であること、およびインデックス3に対応する残回数が7回であることが定義されている。この状態で、残回数が0でない画素に対応する電気光学素子143には、電圧が印加されるステップS113。電圧印加後、インデックスLUT2101の残回数はデクリメントされるステップS115。すなわち、インデックス1の残回数は3から2に、インデックス2の残回数は6から5に、インデックス3の残回数は7から6に、それぞれデクリメントされる。図17は、第5フレームのステップS115の処理が終わった状態を示している。この時点で、画素1,1、画素2,2、および画素2,3において、電気光学素子143の光学状態は、白書き込みの電圧が5回印加された状態である。画素2,1、画素4,1、画素3,3、および画素1,4において、電気光学素子143の光学状態は、白書き込みの電圧が2回印加された状態である。画素3,1において、電気光学素子143の光学状態は、白書き込みの電圧が1回印加された状態である。インデックスメモリー43に記憶されているデータは、I1,1=I2,2=I2,3=1I2,1=I4,1=I3,3=I1,4=2I3,1=3である。インデックス1と対応する書き込み回数は2であること、インデックス2と対応する書き込み回数は5であること、およびインデックス3と対応する書き込み回数は6であることがインデックスLUT2101により示されている。また、ステップS115の前の時点で、CPU30により、次メモリー42のデータが書き換えられている。具体的には、次メモリー42において、画素1,2のデータが、0から1に書き換えられている。第6フレームにおいて、画素1,2について、C≠NでありステップS105:NO、かつ、残回数はゼロであるステップS106:YES。インデックスLUT2101において、残回数7回に対応するインデックスは定義されていないステップS107:NOが、空きインデックスは存在しないステップS108:NO。したがって、インデックスLUT2101やインデックスメモリー43へのデータの書き込みは行われない。図18は、第6フレームのステップS115の処理が終わった状態を示している。この時点で、画素1,1、画素2,2、および画素2,3において、電気光学素子143の光学状態は、白書き込みの電圧が6回印加された状態である。画素2,1、画素4,1、画素3,3、および画素1,4において、電気光学素子143の光学状態は、白書き込みの電圧が3回印加された状態である。画素3,1において、電気光学素子143の光学状態は、白書き込みの電圧が2回印加された状態である。インデックスメモリー43に記憶されているデータは、I1,1=I2,2=I2,3=1I2,1=I4,1=I3,3=I1,4=2I3,1=3である。インデックス1と対応する書き込み回数は1であること、インデックス2と対応する書き込み回数は4であること、およびインデックス3と対応する書き込み回数は5であることがインデックスLUT2101により示されている。第7フレームのステップS115において、インデックス1の残回数は1から0にデクリメントされ、インデックス1の残回数は、未定義の状態になる。また、画素1,1、画素2,2、および画素2,3について、インデックスメモリー43にインデックス0が書き込まれる。さらに、これらの画素について、現在メモリー41にデータ1が書き込まれる。図19は、第7フレームのステップS115の処理が終わった状態を示している。この時点で、画素1,1、画素2,2、および画素2,3において、電気光学素子143の光学状態は、白書き込みの電圧が7回印加された状態である。画素2,1、画素4,1、画素3,3、および画素1,4において、電気光学素子143の光学状態は、白書き込みの電圧が4回印加された状態である。画素3,1において、電気光学素子143の光学状態は、白書き込みの電圧が3回印加された状態である。インデックスメモリー43に記憶されているデータは、I2,1=I4,1=I3,3=I1,4=2I3,1=3である。インデックス1と対応する書き込み回数が未定義であること、インデックス2と対応する書き込み回数は3であること、およびインデックス3と対応する書き込み回数は4であることがインデックスLUT2101により示されている。第8フレームにおいて、画素1,2について、C≠NでありステップS105:NO、かつ、残回数はゼロであるステップS106:YES。インデックスLUT2101において、残回数7回に対応するインデックスは定義されていないステップS107:NOが、空きインデックスは存在するステップS108:YES。したがって、空きインデックス、ここでは、インデックス1に、残回数7回が割り当てられる。インデックス1と残回数7回との対応関係を示す情報が、インデックスLUT2101に書き込まれるステップS109。画素1,2について、残回数7回に対応するインデックス1が、インデックスメモリー43に書き込まれるステップS110。図20は、第8フレームにおいてすべての画素についてステップS110の処理が終わった状態を示している。インデックスメモリー43に記憶されているデータは、I1,2=1I2,1=I4,1=I3,3=I1,4=2I3,1=3である。インデックスLUT2101において、インデックス1に対応する残回数が7回であること、インデックス2に対応する残回数が3回であること、およびインデックス3に対応する残回数が4回であることが定義されている。この状態で、残回数が0でない画素に対応する電気光学素子143には、電圧が印加されるステップS113。電圧印加後、インデックスLUT2101の残回数はデクリメントされるステップS115。すなわち、インデックス1の残回数は7から6に、インデックス2の残回数は3から2に、インデックス3の残回数は4から3に、それぞれデクリメントされる。図21は、第8フレームのステップS115の処理が終わった状態を示している。この時点で、画素1,1、画素2,2、および画素2,3において、電気光学素子143の光学状態は、白書き込みの電圧が7回印加された状態である。画素2,1、画素4,1、画素3,3、および画素1,4において、電気光学素子143の光学状態は、白書き込みの電圧が5回印加された状態である。画素3,1において、電気光学素子143の光学状態は、白書き込みの電圧が4回印加された状態である。画素1,2において、電気光学素子143の光学状態は、白書き込みの電圧が1回印加された状態である。インデックスメモリー43に記憶されているデータは、I1,2=1I2,1=I4,1=I3,3=I1,4=2I3,1=3である。インデックス1と対応する書き込み回数が6であること、インデックス2と対応する書き込み回数は3であること、およびインデックス3と対応する書き込み回数は4であることがインデックスLUT2101により示されている。図22は、第9フレームのステップS115の処理が終わった状態を示している。この時点で、画素1,1、画素2,2、および画素2,3において、電気光学素子143の光学状態は、白書き込みの電圧が7回印加された状態である。画素2,1、画素4,1、画素3,3、および画素1,4において、電気光学素子143の光学状態は、白書き込みの電圧が6回印加された状態である。画素3,1において、電気光学素子143の光学状態は、白書き込みの電圧が5回印加された状態である。画素1,2において、電気光学素子143の光学状態は、白書き込みの電圧が2回印加された状態である。また、インデックスメモリー43に記憶されているデータは、I1,2=1I2,1=I4,1=I3,3=I1,4=2I3,1=3である。インデックス1と対応する書き込み回数が5であること、インデックス2と対応する書き込み回数は1であること、およびインデックス3と対応する書き込み回数は2であることがインデックスLUT2101により示されている。また、ステップS115の前の時点で、CPU30により、次メモリー42のデータが書き換えられている。具体的には、N1,1が、1から0に書き換えられている。第10フレームにおいて、画素1,1について、C≠NでありステップS105:NO、かつ、残回数はゼロであるステップS106:YES。インデックスLUT2101において、残回数7回に対応するインデックスは定義されていないステップS107:NOが、空きインデックスは存在しないステップS108:NO。したがって、インデックスLUT2101やインデックスメモリー43へのデータの書き込みは行われない。図23は、第10フレームのステップS115の処理が終わった状態を示している。この時点で、画素1,1、画素2,2、画素2,3、画素2,1、画素4,1、画素3,3、および画素1,4において、電気光学素子143の光学状態は、白書き込みの電圧が7回印加された状態である。画素3,1において、電気光学素子143の光学状態は、白書き込みの電圧が6回印加された状態である。画素1,2において、電気光学素子143の光学状態は、白書き込みの電圧が3回印加された状態である。また、インデックスメモリー43に記憶されているデータは、I1,2=1I3,1=3である。インデックス1と対応する書き込み回数が4であること、インデックス2と対応する書き込み回数は未定義であること、およびインデックス3と対応する書き込み回数は1であることがインデックスLUT2101により示されている。第11フレームにおいて、画素1,1について、C≠NでありステップS105:NO、かつ、残回数はゼロであるステップS106:YES。インデックスLUT2101において、残回数7回に対応するインデックスは定義されていないステップS107:NOが、空きインデックスは存在するステップS108:YES。したがって、空きインデックス、ここでは、インデックス2に、残回数7回が割り当てられる。このときの書き込みの極性は-である。インデックス2と残回数7回との対応関係を示す情報が、インデックスLUT2101に書き込まれるステップS109。画素1,1について、残回数7回に対応するインデックス2が、インデックスメモリー43に書き込まれるステップS110。図24は、第11フレームにおいてすべての画素についてステップS110の処理が終わった状態を示している。インデックスメモリー43に記憶されているデータは、I1,2=1I1,1=2I3,1=3である。インデックスLUT2101において、インデックス1に対応する残回数が4回であること、インデックス2に対応する残回数が7回であること、およびインデックス3に対応する残回数が1回であることが定義されている。この状態で、残回数が0でない画素に対応する電気光学素子143には、電圧が印加されるステップS113。電圧印加後、インデックスLUT2101の残回数はデクリメントされるステップS115。すなわち、インデックス1の残回数は4から3に、インデックス2の残回数は7から6に、インデックス3の残回数は1から0に、それぞれデクリメントされる。図25は、第11フレームのステップS115の処理が終わった状態を示している。この時点で、画素1,1において、電気光学素子143の光学状態は、黒書き込みの電圧が1回印加された状態である。画素2,2、画素2,3、画素2,1、画素4,1、画素3,3、画素1,4、および画素3,1において、電気光学素子143の光学状態は、白書き込みの電圧が7回印加された状態である。画素1,2において、電気光学素子143の光学状態は、白書き込みの電圧が4回印加された状態である。また、インデックスメモリー43に記憶されているデータは、I1,2=1I1,1=2I3,1=3である。インデックス1と対応する書き込み回数が3であること、インデックス2と対応する書き込み回数が6であること、およびインデックス3と対応する書き込み回数が未定義であることがインデックスLUT2101により示されている。図26は、第17フレームのステップS115の処理が終わった状態を示している。この例では、図25の状態から、次メモリー42の書き換えは行われていない。この時点で、画素1,1において、電気光学素子143の光学状態は、白書き込みの電圧が7回印加された状態である。画素2,2、画素2,3、画素2,1、画素4,1、画素3,3、画素1,4、画素3,1、および画素1,2において、電気光学素子143の光学状態は、白書き込みの電圧が7回印加された状態である。また、インデックスメモリー43に記憶されているデータは、すべて0である。インデックス1、2、および3と対応する書き込み回数が未定義であることがインデックスLUT2101により示されている。以上で説明したように、コントローラー20によれば、先に書き換えが開始された領域の書き換え動作が進行中の場合において新たに書き換えを行う領域が生じたときでも、書き換えが進行中でない部分については、書き換えが直ぐに開始される。したがって、進行中の書き換え動作が完了してから新たに書き換えを行う領域の書き換え動作を開始する構成と比較して、ユーザーにの体感的な表示速度を早くすることができる。また、本実施形態によれば、単一のフレーム内において、正電圧が印加される画素と負電圧が印加される画素を共存させることができるこのように、単一のフレームで正電圧と負電圧の両方を選択できる駆動を、両極駆動という。また、コントローラー20によれば、インデックスメモリー43およびインデックスLUT2101を用いず、画素毎の残回数をメモリーに記憶する構成と比較して、メモリー容量およびデータ転送量を低減することができる。電圧印加回数aは、単一の表示部10においても、例えば温度などの環境条件やその他の条件に応じて変化する。例えば、室温での電圧印加回数aが7回であるが、電圧印加回数aの最大値例えば動作下限温度における電圧印加回数がamax=256である場合、画素毎の残回数を記憶するメモリーを用いると、このメモリーは、各画素につき8ビットの記憶容量が必要である。しかし、動作例で説明した4個のインデックスを用いると、インデックスメモリー43は、各画素につき2ビットの記憶容量を有していればよく、メモリー容量およびデータ転送量を1/4に低減することができる。3.変形例本発明は上述の実施形態に限定されるものではなく、種々の形態で実施が可能である。以下、変形例をいくつか説明する。以下の変形例のうち、2つ以上のものが組み合わせて用いられてもよい。3-1.変形例1現在メモリー41において階調値Cを更新するタイミングは実施形態で説明したものに限定されない。実施形態においては、インデックスIj,iに対応する書き込み回数がフレームごとにデクリメントされていき、インデックスIj,iに残り回数0回を示す0が書き込まれた段階で、Cj,iにNj,iの値を代入している図19。しかし、階調値Cを更新するタイミングは、これ以外の態様であってもよい。例えば、Nj,iが書き換えられてCj,i≠NJ,iとなり、図8のステップS107~S110において所定の値がIj,iに書き込まれた段階でCj,iにNj,iの値を代入してもよい。この場合、各フレームにおいて、対象画素のCj,iとNj,iとが一致するか否かに関わらず、その画素のインデックスIj,iが示す残回数がゼロでない場合にはその画素に白黒書き込み電圧が1回印加され、ゼロである場合には印加されない。3-2.変形例2図27は、変形例1に係る電子機器1の機能構成を示すブロック図である。実施形態においては、画素14の階調が白と黒の2値である例を説明したが、変形例1において、画素14の階調はk値k≧3である。変形例1において、VRAM40は、図6の構成に加え、前メモリー44第4メモリーの一例を有する。前メモリー44は、複数の画素14の各々について、書き換え前、すなわち現在の期間フレームの前の期間以前における階調値Pj,iを記憶するメモリーである。現在メモリー41、次メモリー42、および前メモリー44は、k階調に相当する記憶領域を有する。例えば、4階調k=4の場合、現在メモリー41、次メモリー42、および前メモリー44は、各画素につき2ビットの記憶領域を有する。メモリー制御手段21は、現在メモリー41、次メモリー42、およびインデックスメモリー43に加え、前メモリー44へのアクセスを制御する。また、記憶手段22は第2情報を記憶している。第2情報は、階調値Pj,i、階調値Cj,i、残回数、および印加電圧を対応させる情報である。駆動制御手段25は、階調値Pj,i、階調値Cj,i、インデックスIj,iに対応する残回数、および記憶手段22に記憶されている第2情報に基づいて決定された電圧を印加させる。図28は、変形例1に係るコントローラー20の構成を示す図である。コントローラー20は、図7の構成に加え、FIFO212および波形メモリー213を有する。FIFO212は、前メモリー44から読み出したデータ、または前メモリー44に書き込むデータを記憶するメモリーである。波形メモリー213は、波形テーブル2131を記憶している。また、変形例1に係るコントローラー20は、レジスター211を有していない。図29は、波形テーブル2131を例示する図である。ここでは、4階調k=4の場合を例として示している。波形テーブル2131は、条件例えば温度条件に応じて複数用意されているが、ここではある一の温度条件に対応するテーブルのみを示している。階調値は、0黒:B、1ダークグレー:DG、2ライトグレー:LG、または3白:Wであり、これらは、相対輝度0、33、67、および100に相当する。この例で、波形テーブル2131は、階調値Pと、階調値Cと、電圧印加回数と、残回数毎の印加電圧値とを含むデータセットを、複数含んでいる。例えば、階調値P=0から階調値C=1に書き換える場合、電圧印加回数は3回であり、最初の2回の印加電圧はVwであり、最後の1回の印加電圧はVnであることが示されている。以下、図8を参照して、変形例1に係るコントローラー20の動作を説明する。一例として、Pj,i=0B、Cj,i=3W、Nj,i=3W、Ij,i=0となっているある画素において、Nj,i=2LGと書き換えられた場合について説明する。ステップS101~S103の処理は、実施形態で説明したものと同様である。ステップS104において、メモリーコントローラー202は、対象画素の階調値およびインデックスを示すデータを取得する。メモリーコントローラー202は、実施形態で説明した、階調値Cj,i、階調値Nj,i、およびIj,iに加え、階調値Pj,iを前メモリー44から読み出し、読み出した階調値をFIFO212に書き込む。ステップS105、S106の処理は、実施形態で説明したものと同様である。具体的には、Cj,i≠Nj,iかつIj,i0のためステップS105:NO、ステップS106:YESステップS107に進む。ここで、本変形例においては、ステップS107の開始前に、Pj,iにCj,iの値を代入し、Cj,iにNj,iの値を代入するステップが含まれる。よって、Pj,i=3、Cj,i=2、Nj,i=2となる。本変形例では、ステップS107において残回数を取得する工程は、図29の波形テーブルにおいてPj,i、Cj,iの値を参照することで行われる。すなわち、Cj,i=3、Nj,i=2のため、図29の波形テーブルにおいて最下段の波形電圧印加回数:3回が選択される。残回数3回のインデックスが定義されておらずステップS107:NO、かつ空きインデックスがある場合ステップS108:YES、ステップS109に進む。ステップS109において、描画回数制御部207は、空きインデックスと残回数a回との対応関係をインデックスLUT2101に書き込む。より具体的には、描画回数制御部207は、波形メモリー213に記憶されている波形テーブル2131から、Pj,i=3およびCj,i=2に対応する電圧印加回数3を読み出す。描画回数制御部207は、読み出した電圧印加回数3を、残回数の初期値として、インデックスLUT2101の空きインデックスに対応する記憶領域に書き込む。ステップS110の処理は、実施形態で説明したものと同様である。ステップS111において、画素制御部206は、階調値Pj,i、階調値Cj,i、およびインデックスIj,iに応じた電圧値を、波形テーブル2131から読み出す。例えば、Pj,i=3およびCj,i=2であり、インデックスIj,iにより示される残回数が3回である場合、画素制御部206は、波形テーブル2131から電圧値Vbを読み出す。画素制御部206は、読み出した電圧値を示すデータを、ラインメモリー208に書き込む。以降、フレームごとにPj,i、Cj,i、及びIj,iの示される残回数と図29の波形テーブルとから印加する電圧値を参照して画素に電圧を印加し、IJ,iが示す残回数の値をデクリメントしていく。書き換えが完了する前にNj,iの値が変化した場合であっても、Pj,i、Cj,iにより参照される波形は変化がないため、所定の波形で書き換えシーケンスを完了することができる。書き換えが完了する前にNj,iの値が変化した場合、Ij,i=0となったところでステップS106、Pj,iにCj,iの値を代入し、Cj,iにNj,iの値を代入するステップが行われ、新たなIj,iが設定されて書き換えシーケンスが開始される。変形例1によれば、多階調表示を行う表示部10においても、メモリー容量およびデータ転送量を低減しつつ、ユーザーが体感する表示速度を向上させることができる。3-3.変形例3実施形態においては、白書き込みの場合と黒書き込みの場合とで残回数の初期値が同一である例を説明したが、白書き込みの場合と黒書き込みの場合とで残回数の初期値が異なっていてもよい。この場合、レジスター211は、白書き込み用の初期値と、黒書き込み用の初期値とを記憶している。描画回数制御部207は、レジスター211から、書き込みの極性に応じた初期値を読み出す。また、変形例1においては、階調値Pと階調値Nとの組み合わせによって電圧印加回数すなわち残回数の初期値が異なっている例を説明した。しかし、多階調表示の場合にも、白書き込みの場合と黒書き込みの場合とで残回数の初期値が同一であってもよい。3-4.変形例4コントローラー20の構成は、図7および図28で例示したものに限定されない。図6および図27の機能を実現できるものであれば、コントローラー20はどのような構成を有していてもよい。別の例で、コントローラー20の機能の一部を、CPU30やRAM50等の他の要素が有していてもよい。この場合、電子機器1が全体として、図6および図27で説明した機能を有していればよい。また、コントローラー20の動作、特に処理の順序は、図8のフローで説明したものに限定されない。例えば、対象画素のインデックスをリセットする処理は、ステップS111の前に行われてもよい。3-5.変形例5第1情報および第2情報は、インデックスLUT2101および波形テーブル2131に限定されない。例えば第1情報については、インデックスと残回数とを対応させる情報であれば、情報の形式はテーブルに限られずどのようなものであってもよい。波形テーブル2131についても同様である。3-6.他の変形例電子機器1は、電子ブックリーダーに限定されない。電子機器1は、パーソナルコンピューター、PDAPersonalDigitalAssistant、携帯電話、スマートフォン、タブレット端末、または携帯ゲーム機であってもよい。画素14の等価回路は、実施形態で説明されたものに限定されない。画素電極114と共通電極131との間に制御された電圧を印加できる構成であれば、スイッチング素子および容量素子はどのように組み合わせられてもよい。また、この画素を駆動する方法は、単一のフレームにおいて、印加電圧の極性が異なる電気泳動素子143が存在する両極駆動、または、単一のフレームにおいてはすべての電気泳動素子143において同一の極性の電圧が印加される片極駆動のいずれであってもよい。画素14の構造は、実施形態で説明したものに限定されない。例えば、荷電粒子の極性は実施形態で説明したものに限定されない。黒の電気泳動粒子が負に帯電し、白の電気泳動粒子が正に帯電していてもよい。この場合は、画素に印加する電圧の極性は実施形態で説明したものと逆になる。また、表示素子は、マイクロカプセルを用いた電気泳動方式の表示素子に限定されない。液晶素子または有機ELElectroLuminescence素子など、他の表示素子が用いられてもよい。実施形態で説明したパラメーター例えば、階調数、画素数、電圧値、電圧印加回数などはあくまで例示であり、本発明はこれに限定されない。"