a成膜装置の処理室内に第1半導体基板を搬入し、前記第1半導体基板上に化学気相成長法により第1膜を形成する工程と、bプラズマ装置内から、Alを含有する材料よりなる配管であって、その内壁にコーティング材料層を有する配管を通して、前記処理室内にラジカル化されたガスを導入することにより前記処理室の内壁に付着した前記第1膜を除去する工程と、を有するとを特徴とする半導体装置の製造方法。前記配管は、前記成膜装置と前記プラズマ装置とを接続する配管であることを特徴とする請求項1記載の半導体装置の製造方法。前記ラジカル化されたガスは、フッ素ラジカルを含有するガスであることを特徴とする請求項1記載の半導体装置の製造方法。前記コーティング材料層は、酸化アルミニウム、酸化イットリウム、窒化アルミニウムおよびポリテトラフルオロエチレンから選択された材料を含有することを特徴とする請求項1記載の半導体装置の製造方法。c前記b工程の後、前記成膜装置内に第2半導体基板を搬入し、前記第2半導体基板上に化学気相成長法により前記第1膜を形成する工程を有することを特徴とする請求項1記載の半導体装置の製造方法。前記b工程は、前記配管を冷却しながら行われることを特徴とする請求項1記載の半導体装置の製造方法。前記配管は、前記成膜装置と前記プラズマ装置とを接続する配管であって、屈曲部を有することを特徴とする請求項1記載の半導体装置の製造方法。前記プラズマ装置は、前記成膜装置の内部に配置された半導体基板の搭載台より下方に配置されていることを特徴とする請求項1記載の半導体装置の製造方法。前記a工程は、高密度プラズマ下における化学気相成長法により行われることを特徴とする請求項1記載の半導体装置の製造方法。前記a工程の前に、d前記処理室の内壁に前記化学気相成長法により第3膜を形成する工程を有することを特徴とする請求項1記載の半導体装置の製造方法。前記a工程において、前記第1半導体基板を含む複数枚の半導体基板上にそれぞれ前記第1膜を形成した後、前記b工程を行うことを特徴とする請求項1記載の半導体装置の製造方法。前記第1膜は、酸化シリコン膜であることを特徴とする請求項1記載の半導体装置の製造方法。前記酸化シリコン膜は、前記第1半導体基板に形成された素子分離溝上に形成されることを特徴とする請求項12記載の半導体装置の製造方法。前記酸化シリコン膜は、前記第1半導体基板の上部に形成された導電性膜上に形成されることを特徴とする請求項12記載の半導体装置の製造方法。前記半導体装置の製造方法は、MISFETを有する半導体装置の製造方法であって、前記酸化シリコン膜は、前記第1半導体基板上にゲート絶縁膜を介して形成されたゲート電極上に形成されることを特徴とする請求項12記載の半導体装置の製造方法。成膜成分を含有する原料ガスを供給するノズルと、半導体基板の搭載台と、前記成膜成分を除去するラジカル化されたガスを供給する供給孔と、を有し、前記供給孔に接続され、Alを含有する材料よりなる配管であって、その内壁にコーティング材料層を有する配管が接続されることを特徴とする成膜装置。前記コーティング材料層は、酸化アルミニウム、酸化イットリウム、窒化アルミニウムおよびポリテトラフルオロエチレンから選択された材料を含有することを特徴とする請求項16記載の成膜装置。前記配管は、冷却機構が備え付けられていることを特徴とする請求項16記載の成膜装置。前記配管は、その一端が前記供給孔に接続され、その他端がプラズマ装置に接続されるものであり、屈曲部を有することを特徴とする請求項16記載の成膜装置。前記プラズマ装置は、前記搭載台より下方に配置されることを特徴とする請求項19記載の成膜装置。a成膜装置の処理室内の搭載台であって、Alを含有する材料よりなる部材よりなり、その表面にコーティング材料層を有する部材を有する搭載台上に、第1半導体基板を搭載し、前記第1半導体基板上に化学気相成長法により第1膜を形成する工程と、bプラズマ装置内から、前記処理室内にラジカル化されたガスを導入することにより前記処理室の内壁に付着した前記第1膜を除去する工程と、を有するとを特徴とする半導体装置の製造方法。前記コーティング材料層は、酸化アルミニウム、酸化イットリウム、窒化アルミニウムおよびポリテトラフルオロエチレンから選択された材料を含有することを特徴とする請求項21記載の半導体装置の製造方法。c前記b工程の後、前記成膜装置内に第2半導体基板を搬入し、前記第2半導体基板上に化学気相成長法により前記第1膜を形成する工程を有することを特徴とする請求項21記載の半導体装置の製造方法。前記a工程において、前記部材に、高周波が印加されていることを特徴とする請求項21記載の半導体装置の製造方法。前記b工程において、前記ガスは、前記プラズマ装置内から、Alを含有する材料よりなる配管であって、その内壁にコーティング材料層を有する配管を通して、前記処理室内に導入されることを特徴とする請求項21記載の半導体装置の製造方法。成膜成分を含有する原料ガスを供給するノズルと、半導体基板の搭載台と、前記成膜成分を除去するラジカル化されたガスを供給する供給孔と、を有し、前記搭載台は、Alを含有する材料よりなる部材であって、その表面にコーティング材料層を有する部材を有することを特徴とする成膜装置。前記部材は、リング状の部材であることを特徴とする請求項26記載の成膜装置。前記リング状の部材は、前記半導体基板の突き上げ用の針を内蔵するための孔を有することを特徴とする請求項27記載の成膜装置。前記部材は、高周波電源と接続されていることを特徴とする請求項26記載の成膜装置。本発明者らは、上記CVD法を用いた成膜工程を有する半導体装置の研究開発に従事している。本発明者らの検討によれば、異物を防御するための、クリーニング装置であるリモートプラズマ装置を用いてクリーニング処理を行ったにも関わらず、発塵が認められた。これについて、詳細に検討したところ、追って説明するように、リモートプラズマ装置とCVD装置とを接続する配管に起因する発塵であることが判明した。そこで、本発明の目的は、半導体装置の特性を向上させることができる半導体装置の製造方法を提供することにある。特に、発塵を低減することができる半導体装置の製造方法を提供することにある。また、クリーニング効率を向上することができる半導体装置の製造方法を提供することにある。また、本発明の他の目的は、性能の良好な成膜装置を提供することにある。特に、発塵を低減することができる成膜装置を提供することにある。本発明の上記目的およびその他の目的と新規な特徴は、本願明細書の記載および添付図面から明らかになるであろう。本願において開示される発明のうち、代表的な実施の形態に示される半導体装置の製造方法は、以下のaおよびb工程を有する。aは、成膜装置の処理室内に第1半導体基板を搬入し、上記第1半導体基板上に化学気相成長法により第1膜を形成する工程である。bは、プラズマ装置内から、Alを含有する材料よりなる配管であって、その内壁にコーティング材料層を有する配管を通して、上記処理室内にラジカル化されたガスを導入することにより上記処理室の内壁に付着した上記第1膜を除去する工程である。本願において開示される発明のうち、代表的な実施の形態に示される成膜装置は、成膜成分を含有する原料ガスを供給するノズルと、半導体基板の搭載台と、上記成膜成分を除去するラジカル化されたガスを供給する供給孔と、を有し、上記供給孔に接続され、Alを含有する材料よりなる配管であって、その内壁にコーティング材料層を有する配管が接続される。本願において開示される発明のうち、代表的な実施の形態に示される半導体装置の製造方法は、以下のaおよびb工程を有する。aは、成膜装置の処理室内の搭載台であって、Alを含有する材料よりなる部材よりなり、その表面にコーティング材料層を有する部材を有する搭載台上に、第1半導体基板を搭載し、上記第1半導体基板上に化学気相成長法により第1膜を形成する工程である。bは、プラズマ装置内から、上記処理室内にラジカル化されたガスを導入することにより上記処理室の内壁に付着した上記第1膜を除去する工程である。本願において開示される発明のうち、代表的な実施の形態に示される成膜装置は、成膜成分を含有する原料ガスを供給するノズルと、半導体基板の搭載台と、上記成膜成分を除去するラジカル化されたガスを供給する供給孔と、を有し、上記搭載台は、Alを含有する材料よりなる部材であって、その表面にコーティング材料層を有する部材を有する。本願において開示される発明のうち、以下に示す代表的な実施の形態に示される半導体装置の製造方法によれば、半導体装置の特性を向上させることができる。また、半導体装置の製造コストを低減することができる。本願において開示される発明のうち、以下に示す代表的な実施の形態に示される成膜装置によれば、特性の良好な半導体装置を製造することができる。また、ランニングコストを低減することができる。以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、応用例、詳細説明、補足説明等の関係にある。また、以下の実施の形態において、要素の数等個数、数値、量、範囲等を含むに言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。さらに、以下の実施の形態において、その構成要素要素ステップ等も含むは、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数等個数、数値、量、範囲等を含むについても同様である。以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一または関連する符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。また、実施の形態で用いる図面においては、断面図であっても図面を見易くするためにハッチングを省略する場合もある。また、平面図であっても図面を見易くするためにハッチングを付す場合もある。実施の形態1以下、図面を参照しながら本実施の形態の半導体装置の製造方法に用いられるHDP-CVD装置およびHDP-CVD装置を用いた半導体装置の製造方法について説明する。[HDP-CVD装置の構成説明]図1は、本実施の形態の半導体装置の製造に用いられるHDP-CVD装置の構成を示す断面図である。図1に示すHDP-CVD装置1以下、単に装置1と示す場合があるは、セラミック製のドームチャンバ蓋32aとステンレスまたはAlアルミニウムを主要な材料とする筐体チャンバ外壁32bとで構成される処理室反応室、チャンバを有する。処理室の中央部には、ステージ半導体基板の搭載台33が配置され、処理基板成膜対象の半導体基板100は、筐体32bに設けられた扉ゲート、搬入搬出口、図示せずから搬入され、ステージ33上に搭載される。ステージ33の周囲には、原料ガスの供給ノズルノズル36が配置される。また、筐体32bには、減圧ポンプ37として、例えば、ターボ分子ポンプが接続されている。この減圧ポンプ37により、処理室内を減圧状態とすることができる。なお、減圧ポンプ37の後段に粗引きポンプなどを配置し、複数のポンプにより処理室内の圧力を制御してもよい。ドーム32aの外側には、原料ガスのプラズマ化用の高周波電源35が配置され、高周波例えば、400KHzが印加されることにより、処理室内の原料ガスが高密度にプラズマ化する。例えば、プラズマ密度を1010~1012個/cm3とすることができる。このプラズマ化により成膜反応が促進され、成膜効率が向上する。また、ステージ33には、バイアス用の高周波電源34が配置され、成膜処理時に、ステージ33を介して半導体基板基板、半導体ウエハ100に高周波例えば、13.56MHzを印加することにより、処理室内のイオン種例えば、Arなどを引き寄せ、成膜成分をスパッタするように作用させる。このように、成膜とスパッタを同時に進行させながら成膜することにより、微細な凹凸を有する下地上にも、成膜成分を埋め込むように良好に膜を形成することができ、また、膜の表面の平坦性も向上する。ここで、本実施の形態のHDP-CVD装置1は、接続孔接続口、繋ぎ口39を有し、配管10を介してリモートプラズマ装置リモートプラズマシステム装置、RemortPlasmaSystemRPS、プラズマ装置20と接続されている。リモートプラズマ装置20は、処理室の内壁に成長した成膜成分を分解し除去するためのクリーニングガスエッチングガス、分解ガス、除去ガスをプラズマ化するための装置である。リモートプラズマ装置20の構成に制限はないが、クリーニングガスの供給孔を有し、プラズマ励起室の内部に高周波を印加することにより、クリーニングガスをプラズマ化励起、活性化する。このプラズマ化されたクリーニングガスは、配管10を通過して、接続孔39からHDP-CVD装置1の処理室内に導入され、処理室の内壁に成長した成膜成分を分解し除去する。例えば、成膜成分が酸化シリコンSiO2である場合には、NF3などのフッ素系のガスがクリーニングガスとして用いられ、フッ素ラジカルFによりSiO2が分解される。この分解反応式は、SiO2s4F→SiF4gO2gで表される。カッコ内のsは固体を、gは、気体を表す。図2は、本実施の形態のHDP-CVD装置に用いられる配管の断面図である。本実施の形態の配管10は、Al製Alを含有する材料製であり、その内部が、コーティングされている。言い換えれば、配管10は、Alを含有する材料よりなる配管であって、外枠を構成する金属部Al部10aと、その内壁のコーティング材料層10bとを有する。コーティング材料層10bとしては、酸化アルミニウムAl2O3、アルマイト登録商標を用いることができる。酸化アルミニウムは、例えば、Al製の金属部10aを陽極酸化することにより形成することができる。例えば、金属部10aの厚さは2~4mm、コーティング材料層10bとしての酸化アルミニウムの厚さは10~30μm程度とする。また、酸化アルミニウムに変えて、酸化イットリウムY2O3、イットリアまたは窒化アルミニウムAlNなどを用いてもよい。また、ポリテトラフルオロエチレンpolytetrafluoroethylene、PTFE、いわゆるテフロン登録商標を用いてもよい。酸化イットリウムは、CVD法により、配管10金属部10aの内壁に形成することができる。例えば、その膜厚は、0.5~50μm程度である。また、窒化アルミニウムは、CVD法により、配管10金属部10aの内壁に形成することができる。例えば、その膜厚は、10~50μm程度である。ポリテトラフルオロエチレンは、塗装および焼成することにより、配管10金属部10aの内壁に形成することができる。例えば、その膜厚は、50~500μm程度である。ここでは、Al製の配管10を用いたが、金属部10aにステンレスCrやNiを含有する合金鋼、ステンレス鋼、SUSを用いてもよい。この場合、酸化アルミニウムをCVD法により、配管10金属部10aの内壁に形成することができる。また、酸化イットリウム、窒化アルミニウム、ポリテトラフルオロエチレンについては、上記と同様の方法で、ステンレス製の配管10金属部10aの内壁に形成することができる。また、図2に示すように、上記配管10は、屈曲部10cを有する。特に、HDP-CVD装置1の下方には、ステージ33の支持部材が配置され、また、HDP-CVD装置1の上部は、そのメンテナンスのため、取り外し可能なドーム32aが配置されているため、HDP-CVD装置1の略横側にリモートプラズマ装置20を配置し、これらの装置間を配管10で接続することが多く、この場合、配管10を屈曲せざるを得ない場合が多い。このように、配管10に、屈曲部10cが生じる場合がある。ここで、本実施の形態においては、配管10の内壁にコーティング材料層10bを設けたので、発塵を低減し、さらに、フッ素ラジカルの導入効率を向上させることができる。例えば、配管10にコーティング材料層10bが形成されていない場合、即ち、Alの無垢管を用いた場合、フッ素ラジカルが、金属部10aに直接作用し、金属部10aの削れによる金属粒や金属化合物例えば、フッ化物などの異物を生じさせる。特に、Alなどの金属製の異物は、半導体装置の金属汚染メタル汚染の要因となり、その特性を著しく劣化させる。さらに、フッ化物の生成により、本来、処理室内のクリーニングに寄与すべきフッ素ラジカルが消費され、その量が低減する。これにより、フッ素ラジカルの導入効率が低減し、クリーニング効率が低下する。また、クリーニングレートの変動により、その制御が困難となる。特に、配管10に屈曲部10cを有する場合には、直線的に飛び出したフッ素ラジカルが衝突し、作用しやすく、この屈曲部10cにおいて、異物が生じやすく、また、フッ素ラジカルが消費されやすい。これに対し、本実施の形態によれば、コーティング材料層10bにより、金属部10aへのフッ素ラジカルの作用を低減し、金属粒や金属化合物例えば、フッ化物などの異物を低減することができる。その結果、異物による半導体装置の特性の劣化を防止することができる。また、フッ素ラジカル量を確保することができ、クリーニング効率を向上させることができる。このように、半導体装置の特性を向上させることができる。また、半導体装置の製造歩留まりを向上させ、また、半導体装置の製造コストを低減することができる。また、配管10の長寿命化を図ることができ、その取替え頻度を低減することができる。また、部品管理の簡素化を図ることができる。このように、成膜装置のランニングコストの低減を図ることができる。また、本実施の形態において、配管10に屈曲部10cを有する場合には、屈曲部10cのコーティング材料層10bの膜厚を、他の直線部の膜厚と比較して大きくしてもよい。ここで、上記配管10において、フッ素ラジカルと金属部10aとの作用を更に低減するため、配管10に冷却機構冷却手段を設けていもよい。図3は、本実施の形態のHDP-CVD装置に用いられる他の配管の構成例を示す斜視図である。冷却手段としては、例えば、冷却管10dを用い、配管10の近傍に、冷却管10dを配置する。この冷却管10dの内部に冷却溶媒を流すことによって配管10を冷却する。図3においては、冷却管10dを配管10に巻きつけ、内部に冷却溶媒として水を流すことにより、配管10を冷却している。このように、配管10を冷却することで、フッ素ラジカルと金属部10aとの作用を更に低減することができ、異物を低減することができる。また、フッ素ラジカルの導入効率を向上させ、クリーニング効率を向上させることができる。なお、冷却管10dの配置状態は図3に示すものに限られるものではなく、また、冷却溶媒も水以外の物質を用いてもよい。また、前述したように、屈曲部10cにおいてフッ素ラジカルの作用が大きいため、屈曲部10cにのみ冷却管10dを設けてもよい。また、冷却管10dを巻く付ける際、屈曲部10cにおいて他の直線部と比較して、冷却管10dの巻数を大きくし、屈曲部10cにおいて、冷却効率を向上させてもよい。次いで、本発明者らの検討事項実験例を説明する。図4は、本実施の形態の比較例の配管のクリーニング工程時における温度を示すグラフである。図5は、本実施の形態の冷却機構およびコーティング材料層を有する配管のクリーニング工程時における温度を示すグラフである。図4および図5において、縦軸は温度Temp;°Cを、横軸は時間Time;secを示す。図6は、図4および図5に示すA~Dと配管の部位との対応関係を示す配管の断面図である。即ち、上記図4および図5は、配管のA~Dの部位の温度を示す。図6に示すように、Aは、配管のフッ素ラジカル供給側リモートプラズマ装置20側の第1の屈曲部の温度変化を示す。また、Bは、第1の屈曲部から第2の屈曲部までの直線部ストレート部の温度変化を示す。また、Cは、配管のフッ素ラジカル排出側HDP-CVD装置1側の第2の屈曲部の温度変化を示す。また、Dは、HDP-CVD装置1の処理室筺体部の温度変化を示す。図4に示す比較例においては、内部にコーティングを施していない配管Alの無垢管を用いている。この場合、直線部Bより、屈曲部A、Cの温度が高い事が確認される。これは、フッ素ラジカルが配管金属部10aに衝突、反応することに起因するものと考えられる。このような、配管の高温化により、フッ素ラジカルと金属部10aとの作用反応が更に促進され、異物の発生が懸念される。これに対し、図5に示す内部にコーティングを施した配管を冷却した場合、屈曲部A、Cの温度が直線部Bより高くなるという傾向は見られるものの、その温度は、図4に示す場合より低下している。例えば、図4において、屈曲部A、Cの温度は、70°C近辺まで上昇しているのに対し、図5の場合は、屈曲部A、Cの温度は、50°C程度までしか上昇していない。よって、上記異物の低減を図ることができる。さらに、内部にコーティングを施していない配管を用いた場合比較例およびコーティングを施した配管を冷却した場合本実施の形態について、クリーニングレートクリーニング速度を比較した。前者比較例のクリーニングレートを1とした場合、後者本実施の形態のクリーニングレートは、1.1となり、10程度のクリーニング効率の向上が確認できた。なお、後者において、配管のコーティング材料として膜厚15μm程度の酸化アルミニウムを用い、冷却溶媒として25°Cの水を用いた。上記クリーニング効率の向上は、フッ素ラジカルと金属部10aとの作用反応が抑制され、処理室まで到達するフッ素ラジカルの量が増加し、クリーニングに寄与するフッ素ラジカルの量が増加したためと考察される。このように、本実施の形態によれば、コーティング材料層10bまたは冷却機構10dにより、金属部10aへのフッ素ラジカルの作用を低減し、金属粒や金属化合物例えば、フッ化物などの異物を低減することができる。その結果、異物による半導体装置の特性の劣化を防止することができる。また、フッ素ラジカル量を確保することができ、クリーニング効率を向上させることができる。半導体装置の製造方法続いて、上記HDP-CVD装置1を用いた半導体装置の製造方法について説明する。具体的には、上記HDP-CVD装置1を用いて、1処理室をプリコートする工程プリコート工程、2半導体基板を搬入し半導体基板上に膜を形成する工程成膜工程、および3処理室内の膜をクリーニングする工程クリーニング工程、について詳細に説明する。図7および図9~図16は、本実施の形態の半導体装置の製造工程を示す基板の要部断面図である。図7に示すように、例えば1~10Ωcm程度の比抵抗を有するp型の単結晶シリコンなどからなる半導体基板半導体ウエハ1を複数枚例えば、1ロット準備する。次いで、図7に示すように、素子分離領域以外の領域に形成された膜図示せずをマスクに、半導体基板100をエッチングすることにより素子分離溝2gを形成する。この素子分離溝2gの形成工程を複数枚例えば、1ロットの半導体基板100について行い、素子分離溝2gが形成された半導体基板100を複数枚準備する。図8は、本実施の形態の半導体装置の製造工程に用いて好適なマルチチャンバ型のHDP-CVD装置1の構成の一例を示す平面図である。図8に示す装置51には、ロードポート保管室52およびウエハロード/アンロード室自動搬送装置54が配置されている。また、真空搬送室56を略中心として、3つのCVDチャンバ57a、57b、57cが配置されている。ウエハロード/アンロード室自動搬送装置54と真空搬送室56との間には、ロードロック室55が配置されている。複数枚の半導体基板被処理基板100は、フープ密閉型ウエハ搬送容器53に内蔵され、このフープ53がロードポート52にセットされる。各装置や各部屋室間には、開閉自在な扉が設けられ、連続する領域を減圧状態とした後、扉を開けて半導体基板100を搬送入する。例えば、ロードポート52にセットされた半導体基板100は、ウエハロード/アンロード室54のロボットロボットアーム59により、ロードロック室55を通るように搬送され、真空搬送室56のロボットロボットアーム58に受け渡される。真空搬送室56のロボット58は、受け取った半導体基板100を3つのCVDチャンバ57a、57b、57cのいずれかに順次搬送する。各CVDチャンバ57a、57b、57cは、図1等を参照しながら説明したHDP-CVD装置1と同様の構成である。即ち、各CVDチャンバ57a、57b、57cは、セラミック製のドームチャンバ蓋32aとステンレスまたはAlアルミニウムを主要な材料とする筐体チャンバ外壁32bとで構成される処理室反応室を有する。処理室の中央部には、ステージ半導体基板の搭載台33が配置され、処理基板成膜対象の半導体基板100は、筐体32bに設けられた扉ゲート、搬入搬出口、図示せずから搬入され、ステージ33上に搭載される。ステージ33の周囲には、原料ガスの供給ノズル36が配置される。ドーム32aの外側には、原料ガスのプラズマ化用の高周波電源35が配置され、ステージ33には、バイアス用の高周波電源34が配置される。また、筐体32bには、減圧ポンプ37として、例えば、ターボ分子ポンプが接続されている図1参照。また、各CVDチャンバ57a、57b、57cには、配管10を介してリモートプラズマ装置20が接続されている。これらの接続状態は、図1および図2等を参照しながら説明したとおりである。具体的には、リモートプラズマ装置20は、前述したとおり、NF3などのクリーニングガスエッチングガス、分解ガス、除去ガスをプラズマ化し配管10を介してCVDチャンバ57a、57b、57cに導入するための装置である。配管10は、Al製であり、その内部にコーティング材料層10bを有する図2参照。コーティング材料層10bとしては、酸化アルミニウム、酸化イットリウム、窒化アルミニウムまたはポリテトラフルオロエチレンなどが用いられる。1プリコート工程上記マルチチャンバ型のHDP-CVD装置を用いて酸化シリコン膜2を成膜するのであるが、この成膜工程に先立って、各CVDチャンバ57a、57b、57cにプリコートを施す。言い換えれば、各CVDチャンバ57a、57b、57cの内壁にプリコート膜を形成する。即ち、半導体基板100を搬入する前に半導体基板100がステージ33上に無い状態で、CVDチャンバに原料ガスを導入し、CVDチャンバの内壁に薄い被膜この場合、薄い酸化シリコン膜を形成する。例えば、導入ガス原料ガス、プロセスガスとして、SiH4、O2およびHeを、それぞれ50~500sccm例えば、130sccm、10~1000sccm例えば、190sccm、0~2000sccm例えば、500sccmの流量でCVDチャンバ内に導入し、その内壁に成膜を施す。なお、上記導入ガスに加え、H2を、0~2000sccm例えば、200sccmの範囲で添加してもよい。また、原料ガスのプラズマ化用の高周波電源35の2つの電極には、それぞれ、2000~8000W例えば、4000Wの高周波および0~5000W例えば、2000Wの高周波が印加される。また、CVDチャンバ内の圧力は、例えば、0.1~1.3Paとする。sccmは、StandardCubicCentimeterperMinutesを意味し、標準状態のときの1分あたりの流量cc=mlを示す。このように、予めCVDチャンバの内壁にプリコート処理を施すことにより、後述する半導体基板への成膜工程での異物低減を図ることができる。また、クリーニング工程により、フッ素ラジカルとCVDチャンバの内壁、特に、Alを主要な材料とする筐体32bとの作用反応が抑制され、異物の低減を図ることができる。また、筐体32bには、配管10のようなコーティング処理を施す必要がなくなる。また、クリーニングに寄与するフッ素ラジカルの量を確保でき、クリーニング効率を向上させることができる。2成膜工程次いで、素子分離溝2gが形成された複数枚の半導体基板100を、図8に示すロードポート52にセットし、ロボット59および58により、3つのCVDチャンバ57a、57b、57cのいずれかに順次搬送し、成膜する。即ち、図9に示すように、半導体基板100上に、素子分離溝2gを埋め込む程度の膜厚で、酸化シリコン膜2をHDP-CVD法を用いて堆積する。例えば、導入ガス原料ガスとして、SiH4、O2、HeおよびH2を、それぞれ10~500sccm例えば、100sccm、10~1000sccm例えば、145sccm、50~2000sccm例えば、300sccm、50~4000sccm例えば、400sccm、の流量でCVDチャンバ内に導入し、半導体基板100上に酸化シリコン膜2を形成する。なお、原料ガスのプラズマ化用の高周波電源35の2つの電極には、それぞれ0~5000W例えば、500Wの高周波、1000~8000W例えば、4500Wの高周波が印加され、ステージ33のバイアス用の高周波電源34には、1000~8000W例えば、3800Wの高周波が印加される。また、CVDチャンバ内の圧力は、例えば、0.1~1.3Paとする。このようなHDP-CVD法によれば、微細な素子分離溝2gの内部にも精度好く酸化シリコン膜2を埋め込むことができる。このような成膜工程について、各CVDチャンバ57a、57b、57cにおいて所定の枚数例えば、1~6枚程度の半導体基板100の成膜工程を終えた後、半導体基板100を装置51から搬出する。このように、マルチチャンバを用いることにより、処理速度を向上させることができる。3クリーニング工程その後、処理室の内壁に成長した成膜成分を分解し除去するためのクリーニングを行う。即ち、図8に示すリモートプラズマ装置20に、NF3などのクリーニングガスエッチングガス、分解ガス、除去ガスを導入し、プラズマ化することにより、フッ素ラジカルを生成する。生成されたフッ素ラジカルは、配管10を介してCVDチャンバ57a、57b、57cに導入される。このフッ素ラジカルにより酸化シリコン膜SiO2、成膜成分が分解され、除去される。例えば、導入ガスクリーニングガスとして、NF3を、500~4000sccm例えば、2000sccmの流量でリモートプラズマ装置20内に導入し、高周波電源をオン状態とする。即ち、NF3のプラズマ化を行う。この際、CVDチャンバ内の圧力は、例えば、100~1500Pa例えば、400Paとする。このように、半導体基板100の1~6枚程度の処理毎に、1プリコート工程、2成膜工程、および3クリーニング工程を繰り返すことにより、準備した複数枚例えば、1ロットの半導体基板100の全てに酸化シリコン膜2を形成する。次いで、図10に示すように、素子分離溝2g以外の酸化シリコン膜2を化学的機械的研磨CMP;chemicalmechanicalpolishing法やエッチバック法などを用いて除去する。これにより、素子分離溝2g内に酸化シリコン膜2を埋め込む。このような素子分離方法を、STIshallowtrenchisolation法という。以上の工程により、素子分離領域が形成される。この素子分離領域により、nチャネル型MISFETが形成されるnMIS形成領域1Bおよびpチャネル型MISFETが形成されるpMIS形成領域1Aが区画分離される。この素子分離領域で区画された素子形成領域を活性領域ということがある。次いで、半導体基板100のnMIS形成領域1Bにホウ素Bなどのp型不純物をイオン打ち込みした後、熱処理により不純物を拡散させることにより、p型ウエル3を形成する。また、半導体基板100のpMIS形成領域1AにリンPまたはヒ素Asなどのn型不純物をイオン打ち込みした後、熱処理により不純物を拡散させることにより、n型ウエル4を形成する。この後、必要に応じて、半導体基板100p型ウエル3またはn型ウエルの上層部に対して、MISFETの閾値調整用のイオン注入いわゆるチャネルドープイオン注入を行なってもよい。次いで、図11に示すように、半導体基板100p型ウエル3およびn型ウエル4の表面を酸素雰囲気中で熱酸化することにより、ゲート絶縁膜5として酸化シリコン膜を形成する。熱処理温度は、例えば、1000°C程度である。なお、熱酸化法に代えて、CVD法などで酸化シリコン膜を形成してもよい。次いで、半導体基板100の表面すなわちゲート絶縁膜5の表面上に、シリコン膜9を形成する。シリコン膜9は、多結晶シリコン膜または非晶質シリコン膜とすることができるが、成膜時には非晶質シリコン膜であった場合でも、成膜後の熱処理例えばソースドレイン用に導入した不純物の活性化アニールで多結晶シリコン膜となる。次に、図12に示すように、シリコン膜9を、例えば、フォトリソグラフィ技術およびドライエッチング技術を用いてパターニングすることで、シリコン膜9よりなるゲート電極GE1、GE2を形成する。なお、ゲート電極をシリコン膜9に代えてAlなどの金属膜で構成してもよい。また、ゲート電極GE1、GE2をTiN膜などの金属膜とシリコン膜9との積層膜で構成してもよい。このような構成のゲート電極をメタルゲートということがある。なお、このメタルゲート用の金属膜は、金属伝導を示す導電膜を言い、単体の金属や合金だけでなく、金属伝導を示す金属化合物膜窒化金属膜や炭化金属膜なども含むものである。次いで、図13に示すように、nMIS形成領域1Bを開口したフォトレジスト膜図示せずをマスクに、ゲート電極GE1の両側のp型ウエル3に、リンPまたはヒ素Asなどのn型の不純物をイオン注入することにより、n-型半導体領域エクステンション領域、LDDLightlydopedDrain領域11bを形成する。また、pMIS形成領域1Aを開口したフォトレジスト膜図示せずをマスクに、ゲート電極GE2の両側のn型ウエル4に、ホウ素Bなどのp型の不純物をイオン注入することにより、p-型半導体領域エクステンション領域、LDD領域11aを形成する。次いで、ゲート電極GE1、GE2の側壁上に、絶縁体からなるサイドウォール側壁スペーサ、側壁絶縁膜13を形成する。例えば、半導体基板100上にゲート電極GE1、GE2を覆うように窒化シリコン膜を形成した後、この窒化シリコン膜を異方性エッチングエッチバックすることにより、ゲート電極GE1、GE2のそれぞれの側壁に窒化シリコン膜を自己整合的に残存させることにより、サイドウォール側壁スペーサ、側壁絶縁膜13を形成する。次いで、nMIS形成領域1Bを開口したフォトレジスト膜図示せずをマスクに、ゲート電極GE1およびサイドウォール13の両側のp型ウエル3に、リンPまたはヒ素Asなどのn型の不純物をイオン注入することにより、n型半導体領域12bを形成する。n型半導体領域12bは、n-型半導体領域11bよりも不純物濃度が高くかつ接合深さが深い領域である。また、pMIS形成領域1Aを開口したフォトレジスト膜図示せずをマスクに、ゲート電極GE2およびサイドウォール13の両側のn型ウエル4に、ホウ素Bなどのp型の不純物をイオン注入することにより、p型半導体領域12aを形成する。p型半導体領域12aは、p-型半導体領域11aよりも不純物濃度が高くかつ接合深さが深い領域である。この後、導入した不純物の活性化のために、1000°C程度のアニール処理活性化アニール、熱処理を行う。これにより、n-型半導体領域11b、p-型半導体領域11a、n型半導体領域12bおよびp型半導体領域12aなどに導入された不純物を活性化することができる。この工程により、n-型半導体領域11bおよびn型半導体領域12bよりなるLDD構成のnチャネル型MISFETQnのソース、ドレイン領域が形成される。また、p-型半導体領域11aおよびp型半導体領域12aよりなるLDD構成のpチャネル型MISFETQpのソース、ドレイン領域が形成される。ここで、本実施の形態においては、上記クリーニング工程において、コーティング材料層10bを有する配管10を介してフッ素ラジカルをCVDチャンバ内に導入したので、フッ素ラジカルと配管10の金属部10aとの作用を抑制でき、異物の発生が低減できる。特に、Alなどの金属製の異物を低減することができ、上記MISFETなどの半導体装置の特性の劣化を低減することができる。次いで、図14に示すように、サリサイド技術により、n型半導体領域12b、p型半導体領域12a、ゲート電極GE1およびGE2のそれぞれの上面にシリサイド層14を形成する。シリサイド層14としては、NiSiニッケルシリサイドまたはCoSiコバルトシリサイドなどを用いることができる。続いて、MISFETQn、Qp上に、層間絶縁膜18として、酸化シリコン膜を形成する。この酸化シリコン膜の形成に際しても、上記酸化シリコン膜2の形成工程と同様に、1プリコート工程、2成膜工程、および3クリーニング工程を繰り返すことにより形成してもよい。これにより、前述したように異物による半導体装置の特性の劣化を防止することができる。また、フッ素ラジカル量を確保することができ、クリーニング効率を向上させることができる。また、HDP-CVD法を用いることで、微細なピッチで配置されたゲート電極GE1、GE2間を精度好く埋め込むことができる。この後、層間絶縁膜18の表面を、例えばCMP法を使用して平坦化してもよい。次いで、図15に示すように、MISFETQn、Qpのソースドレイン領域12a、12b上の層間絶縁膜18をドライエッチングすることにより、コンタクトホール貫通孔、孔、穴を形成する。なお、ゲート電極GE1およびGE2上にコンタクトホールを形成してもよい。次いで、コンタクトホール内に、タングステンWなどからなる導電性膜を埋め込むことによりプラグ接続用導体部P1を形成する。例えば、コンタクトホールの内部を含む層間絶縁膜18上に、バリア膜例えばチタン膜、窒化チタン膜、あるいはそれらの積層膜を堆積した後、W膜を堆積する。この後、層間絶縁膜18上の不要なバリア膜およびW膜をCMP法またはエッチバック法などによって除去することにより、プラグP1を形成する。次いで、プラグP1上を含む層間絶縁膜18上に、導電性膜として例えば金属膜を形成し、パターニングすることにより第1層配線M1を形成する。次いで、図16に示すように、第1層配線M1上を含む層間絶縁膜18上に、層間絶縁膜19として、酸化シリコン膜を形成する。この酸化シリコン膜の形成に際しても、上記酸化シリコン膜2の形成工程と同様に、1プリコート工程、2成膜工程、および3クリーニング工程を繰り返すことにより形成してもよい。これにより、前述したように異物による半導体装置の特性の劣化を防止することができる。また、フッ素ラジカル量を確保することができ、クリーニング効率を向上させることができる。また、HDP-CVD法を用いることで、微細なピッチで配置された第1層配線M1間を精度好く埋め込むことができる。この後、プラグ、配線および層間絶縁膜の形成工程を繰り返すことにより、多層の配線を形成してもよい。ここで、上記実施の形態の3クリーニング工程において、図3を参照しながら説明したように、冷却機構により配管10を冷却してもよい。なお、上記実施の形態においては、1プリコート工程、2成膜工程および3クリーニング工程の一連の工程を例に説明したが、2成膜工程および3クリーニング工程だけでも十分な効果し、1プリコート工程は必ずしも必須ではない。また、上記実施の形態においては、素子分離領域の酸化シリコン膜2の形成、層間絶縁膜18および19の形成に際して、上記1プリコート工程、2成膜工程および3クリーニング工程を適用したが、他の膜、例えば、サイドウォール13を構成する絶縁膜の成膜時や、層間絶縁膜19より上部に位置する層間絶縁膜の成膜時に、上記1~3の工程を適用してもよい。また、最上層配線上に形成される保護絶縁膜パッシベーション膜の成膜時に、上記1~3の工程を適用してもよい。また、上記実施の形態においては、金属膜のパターニングにより配線を形成したが、絶縁膜に配線用の溝を形成し、Cu銅などの金属膜を埋め込む、いわゆるダマシン配線を用いてもよい。この場合も、上記配線溝が形成される絶縁膜やダマシン配線間に位置する層間絶縁膜の形成に際して、上記1プリコート工程、2成膜工程および3クリーニング工程を適用してもよい。また、上記実施の形態においては、酸化シリコン膜の形成に際して、上記1プリコート工程、2成膜工程および3クリーニング工程を適用したが、他の膜、例えば、窒化シリコン膜や酸窒化シリコン膜などの成膜時に、上記1~3の工程を適用してもよい。窒化シリコン膜を形成する際には、クリーニングガスとしてNF3を用いることができる。また、酸窒化シリコン膜を形成する際には、クリーニングガスとしてNF3を用いることができる。また、上記実施の形態においては、半導体素子としてMISFETQn、Qpを形成したが、他の半導体素子を形成してもよい。また、上記実施の形態においては、筐体チャンバ外壁32bの横側にリモートプラズマ装置20を配置し、これらの間を配管10aを屈曲させながら接続したが図1参照、後述する実施の形態2図17に示すように、装置1の上部にリモートプラズマ装置20を配置し、配管10をほぼ直線上に配置してもよい。また、上記実施の形態においては、HDP-CVD装置1による成膜を例に説明したが、単なる、CVD装置いわゆる並行平板型のCVD装置による成膜時にも、上記1プリコート工程、2成膜工程および3クリーニング工程を適用することができる。これについては、実施の形態2において詳細に説明する。実施の形態2以下、図面を参照しながら本実施の形態の半導体装置の製造方法に用いられるCVD装置およびCVD装置を用いた半導体装置の製造方法について説明する。[CVD装置の構成説明]図17は、本実施の形態の半導体装置の製造に用いられるCVD装置の構成を示す断面図である。図17に示す並行平板型のCVD装置1aは、筐体チャンバ外壁32で囲まれる処理室反応室、チャンバを有する。処理室の中央部には、ステージ半導体基板の搭載台33が配置され、処理基板成膜対象の半導体基板100は、筐体32に設けられた扉ゲート、搬入搬出口、図示せずから搬入され、ステージ33上に搭載される。ステージ33の上部には、シャワーヘッド36aが配置され、その孔から処理室内へ原料ガスプロセスガスが供給される。この原料ガスは、配管11を介してシャワーヘッド36aに接続されている。また、筐体32には、減圧ポンプ37aとして、例えば、粗引きポンプが接続され、処理室内の圧力を制御している。シャワーヘッド36aには、高周波電源35が配置され、シャワーヘッド36aに高周波が印加される。また、ステージ33および筐体チャンバ外壁32は、接地されている。ここで、本実施の形態のCVD装置1aは、配管10を介してリモートプラズマ装置20が接続されている。リモートプラズマ装置20は、実施の形態1で説明したように、処理室の内壁に成長した成膜成分を分解し除去するためのクリーニングガスエッチングガス、分解ガス、除去ガスをプラズマ化するための装置である。リモートプラズマ装置20の構成に制限はないが、クリーニングガスの供給孔を有し、プラズマ励起室の内部に高周波を印加することにより、クリーニングガスをプラズマ化励起、活性化する。このプラズマ化されたクリーニングガスは、配管10を通過して、シャワーヘッド36aからCVD装置1aの処理室内に導入され、処理室の内壁に成長した成膜成分を分解し除去する。例えば、成膜成分が酸化シリコンSiO2である場合には、NF3などのフッ素系のガスがクリーニングガスとして用いられ、フッ素ラジカルFによりSiO2が分解される。この分解反応式は、SiO2s4F→SiF4gO2gで表される。カッコ内のsは固体を、gは、気体を表す。図18は、本実施の形態のCVD装置に用いられる配管の断面図である。本実施の形態の配管10は、Al製Alを含有する材料製であり、その内部が、コーティングされている。言い換えれば、配管10は、Alを含有する材料よりなる配管であって、外枠を構成する金属部10aと、その内壁のコーティング材料層10bとを有する。コーティング材料層10bとしては、酸化アルミニウムAl2O3、アルマイト登録商標を用いることができる。酸化アルミニウムは、例えば、Al製の金属部10aを陽極酸化することにより形成することができる。また、酸化アルミニウムに変えて、酸化イットリウムY2O3、イットリアまたは窒化アルミニウムAlNなどを用いてもよい。また、ポリテトラフルオロエチレンpolytetrafluoroethylene、PTFEを用いてもよい。これらの材料のコーティング方法は、実施の形態1と同様である。また、実施の形態1と同様に、配管10の材料としてAlに代えてステンレスを用い、その内部にコーティング材料層10bを形成してもよい。なお、図17においては、筐体チャンバ外壁32上にリモートプラズマ装置20を配置し、配管10をほぼ直線上に配置しているが、実施の形態1と同様に、筐体チャンバ外壁32の横側にリモートプラズマ装置20を配置し、配管10を屈曲させながら接続してもよい図1参照。また、図17においては、配管11の途中に配管10を接続しているため、配管11の内壁を配管10と同様にコーティングしてもよい。また、配管11の途中に配管10を接続せず、配管10を直接シャワーヘッド36bに接続してもよい。また、図17に示す配管10に冷却機構を設けても良い。この冷却機構については、実施の形態1において図3を参照しながら説明した構成を採用することができる。このように、本実施の形態においても、コーティング材料層10bを有する配管10を設け、この配管10を介してフッ素ラジカルを導入することで、金属部10aへのフッ素ラジカルの作用を低減し、金属粒や金属化合物例えば、フッ化物などの異物を低減することができる。その結果、異物による半導体装置の特性の劣化を防止することができる。また、フッ素ラジカル量を確保することができ、クリーニング効率を向上させることができる。このように、半導体装置の特性を向上させることができる。また、半導体装置の製造歩留まりを向上させ、また、半導体装置の製造コストを低減することができる。また、配管10の取替え頻度を低減することができる。また、部品管理の簡素化を図ることができる。半導体装置の製造方法続いて、上記CVD装置1aを用いた半導体装置の製造方法について説明する。具体的には、上記CVD装置1aを用いて、1処理室をプリコートする工程プリコート工程、2半導体基板を搬入し半導体基板上に膜を形成する工程成膜工程、および3処理室内の膜をクリーニングする工程クリーニング工程について説明する。なお、本実施の形態の半導体装置の製造工程は、図7~図16を参照しながら説明した実施の形態1の工程と同様であるため、その詳細な説明を省略し、簡易に説明する。実施の形態1と同様に、複数枚例えば、1ロットの半導体基板100を準備し、それぞれの半導体基板100に素子分離溝2gを形成する図7参照。次いで、マルチチャンバ型のCVD装置を用いて酸化シリコン膜を成膜するのであるが、この成膜工程に先立って、各CVDチャンバにプリコートを施す。本実施の形態のマルチチャンバ型のCVD装置は、図8に示すCVDチャンバ57a、57b、57c、リモートプラズマ装置20および配管10に、図17に示すCVD装置1a、リモートプラズマ装置20および配管10を適用した構成となる。1プリコート工程上記マルチチャンバ型のCVD装置の各CVDチャンバ57a、57b、57cにプリコートを施す。即ち、図8および図17において、半導体基板100を搬入する前に半導体基板100がステージ33上に無い状態で、CVDチャンバに原料ガスを導入し、CVDチャンバの内壁に薄い被膜この場合、薄い酸化シリコン膜を形成する。例えば、導入ガス原料ガスとして、TEOSテトラエトキシシラン;SiOC2H54を、1000~8000mg/m例えば、5250mg/mとなるよう、HeおよびO2と混合し、CVDチャンバ内に導入する。Heは、1000~8000sccm例えば、4000sccmの流量、O2は、1000~8000sccm例えば、4200sccmの流量とする。また、高周波電源35の電極には、500~5000W例えば、1250Wの高周波が印加される。また、CVDチャンバ内の圧力は、2~15Torr例えば、8.2Torr;1Torr=約133.322Paとし、CVDチャンバ内の温度は、300~450°C例えば、400°Cとする。このように、予めCVDチャンバの内壁にプリコート処理を施すことにより、後述するクリーニング工程により、フッ素ラジカルとCVDチャンバの内壁材料との作用反応が抑制され、異物の低減を図ることができる。また、クリーニングに寄与するフッ素ラジカルの量を確保でき、クリーニング効率を向上させることができる。2成膜工程次いで、素子分離溝2gが形成された複数枚の半導体基板100を、実施の形態1と同様に、CVDチャンバ57a、57b、57cのいずれかに搬送し、成膜する図8。例えば、導入ガス原料ガスとして、TEOSを、1000~8000mg/m例えば、5250mg/mとなるよう、HeおよびO2と混合し、CVDチャンバ内に導入する。Heは、1000~8000sccm例えば、4000sccmの流量、O2は、1000~8000sccm例えば、4200sccmの流量とする。また、高周波電源35の電極には、500~5000W例えば、1250Wの高周波が印加される。また、CVDチャンバ内の圧力は、2~15Torr例えば、8.2Torrとし、CVDチャンバ内の温度は、300~450°C例えば、400°Cとする。上記CVD法により素子分離溝2g内に、酸化シリコン膜2を埋め込む図9。各CVDチャンバ57a、57b、57cにおいて数枚例えば、1~6枚程度の半導体基板100の成膜工程を終えた後、半導体基板100をマルチチャンバ型のCVD装置から搬出する。3クリーニング工程その後、処理室の内壁に成長した成膜成分を分解し除去するためのクリーニングを行う。即ち、リモートプラズマ装置20に、NF3などのクリーニングガスエッチングガス、分解ガス、除去ガスを導入し、プラズマ化することにより、フッ素ラジカルを生成する。生成されたフッ素ラジカルは、配管10を介してCVDチャンバ57a、57b、57cに導入される。このフッ素ラジカルにより酸化シリコン膜SiO2、成膜成分が分解され、除去される。例えば、導入ガスクリーニングガスとして、NF3を、500~7000sccm例えば、2800sccmの流量、さらに、Arアルゴンを、500~9000sccm例えば、5600sccmの流量で、リモートプラズマ装置20内に導入し、高周波電源をオン状態とする。即ち、NF3のプラズマ化を行う。この際、CVDチャンバ内の圧力は、例えば、0.5~5Torr例えば、4.0Torrとし、CVDチャンバ内の温度は、例えば、300~450°C例えば、400°Cとする。このように、半導体基板100の1~6枚程度の処理毎に、1プリコート工程、2成膜工程、および3クリーニング工程を繰り返すことにより、準備した複数枚例えば、1ロットの半導体基板100の全てに酸化シリコン膜2を形成する。次いで、実施の形態1と同様に、素子分離溝2g以外の酸化シリコン膜2を化学的機械的研磨法やエッチバック法などを用いて除去する図10。次いで、実施の形態1と同様に、p型ウエル3およびn型ウエル4を形成する。次いで、ゲート絶縁膜5およびゲート電極GE1、GE2を形成する図11、図12。次いで、n-型半導体領域11b、p-型半導体領域11aを形成した後、絶縁体からなるサイドウォール側壁スペーサ、側壁絶縁膜13を形成し、さらに、n型半導体領域12bおよびp型半導体領域12aを形成する図13。この後、導入した不純物の活性化のために、1000°C程度のアニール処理を行い、LDD構成のnチャネル型MISFETQnおよびLDD構成のpチャネル型MISFETQpを形成する。次いで、シリサイド層14を形成した後、MISFETQn、Qpに、層間絶縁膜18として、酸化シリコン膜を形成する図14。この酸化シリコン膜の形成に際しても、上記酸化シリコン膜2の形成工程と同様に、1プリコート工程、2成膜工程、および3クリーニング工程を繰り返すことにより形成してもよい。この後、プラグP1および第1層配線M1を形成し図15、第1層配線M1上を含む層間絶縁膜18上に、層間絶縁膜19として、酸化シリコン膜を形成する図16。この酸化シリコン膜の形成に際しても、上記酸化シリコン膜2の形成工程と同様に、1プリコート工程、2成膜工程、および3クリーニング工程を繰り返すことにより形成してもよい。この後、プラグ、配線および層間絶縁膜の形成工程を繰り返すことにより、多層の配線を形成してもよい。このように、CVD法を用いた成膜においても、実施の形態1と同様の効果を奏する。なお、実施の形態1と同様に、冷却機構により配管10を冷却するなど、実施の形態1で詳細に説明した種々の適用例が本実施の形態においても適用可能であることは言うまでもない。なお、上記実施の形態1および2において、配管10は、装置1、1aの付随物部品として販売されることが多い。よって、配管10は、装置1、1aの一部として取り扱ってもよいし、また、装置1、1aとは、別部品として取り扱ってもよい。また、リモートプラズマ装置20の付随物部品として取り扱ってもよい。実施の形態3上記実施の形態1および2においては、処理室チャンバとリモートプラズマ装置20との接続を図る配管10の内側のコーティングについて説明したが、処理室チャンバ内においても配管10と同様な金属材料から構成されている部材が存在する。例えば、ステージの外周に配置されるAlなどの金属材料よりなるリングリング状の部材である。かかる部材についても、コーティングを施すことにより、異物の発生を抑え、また、クリーニング効率を向上させることができる。以下、図面を参照しながら本実施の形態の成膜装置に用いられるステージの構成およびこの成膜装置を用いた半導体装置の製造方法について説明する。[成膜装置のステージ部の構成説明]図19は、本実施の形態の成膜装置に用いられるステージの構成を示す断面図であり、図20~図22は、本実施の形態の成膜装置に用いられるステージの構成を示す上面図である。図19に示すように、ステージ33は、静電チャックESC;ElectrostaticChuckの機能を有する円板部位静電チャックの表面部33bと、その外周に配置されたガードリング33cと、このガードリング33cの内側に配置され、ガードリング33cよりも薄く低く構成されたリングAlリング、内部リング33aとを有する。リング33aは、Alを含有する材料よりなるリング状の部材であって、図20に示すように、外側に3箇所の切り欠き部貫通孔a1を有する。この切り欠き部a1の内部に、ステージ33の下側から突き上げ針ウエハピン、リフトピン、ピンを突出させることにより、円板部位33b上に配置された半導体基板100を持ち上げることができる。よって、円板部位静電チャックの表面部33bは、上記切り欠き部a1に対応する位置に切り欠き部b1が配置され、突き上げ針の通過を阻害しない構成となっている図22。上記リング33aは、ガードリング33cの内部に嵌め込まれ図21、リング33aの上部には、円板部位静電チャックの表面部33bが配置される。この際、前述したように、切り欠き部a1とb1とが重なり、ガードリング33cとの間に、突き上げ針が通る穴が形成される。この円板部位静電チャックの表面部33bおよびガードリング33cは、例えば、セラミック製である。ここで、本実施の形態においては、リング33aの外周、切り欠き部a1の内部表面も含む領域にコーティング材料層が設けられている。コーティング材料層としては、酸化アルミニウムを用いることができる。酸化アルミニウムは、例えば、Al製のリング33aを陽極酸化することにより形成することができる。また、酸化アルミニウムに変えて、酸化イットリウムY2O3、イットリアまたは窒化アルミニウムAlNなどを用いてもよい。また、ポリテトラフルオロエチレンpolytetrafluoroethylene、PTFEを用いてもよい。これらの材料のコーティング方法は、実施の形態1と同様である。なお、実施の形態1と同様に、リング33aの材料としてAlに代えてステンレスなどの他の金属を用い、その内部にコーティング材料層を形成してもよい。このように、ステージ33を構成するリング33aの外周にコーティング材料層を設け、当該ステージ33を実施の形態1のHDP-CVD装置図1や実施の形態2のCVD装置図17に適用する。かかる装置を用いて、実施の形態1および2で詳細に説明した、1プリコート工程、2成膜工程、および3クリーニング工程により半導体基板100上に成膜を行う。このように、本実施の形態によれば、リング33aの外周にコーティング材料層を設けたので、フッ素ラジカルなどのプラズマ化されたクリーニングガスがリング33aと接触しても、フッ素ラジカルの作用を低減することができる。その結果、異物による半導体装置の特性の劣化を防止することができる。特に、実施の形態1のHDP-CVD装置1図1においては、ステージ33にバイアス用の高周波電源34が接続され、成膜時にステージ33自身に高周波が印加される。よって、ステージ33の近傍のクリーニングガスは、上記高周波によりプラズマ化し、リング33aとの作用が大きくなり、異物が生じやすい。また、ステージ33は、半導体基板100と近接しており、異物が半導体基板100に影響を与えやすい。さらに、実施の形態1のAl製の筐体32bの内壁などにはプリコート工程によるプリコート膜が形成されやすいが、上記リング33aなどの小さな構造物にはプリコートは施され難い。特に、微細な切り欠き部a1などには、プリコートは施され難い。これに対し、本実施の形態においては、リング33aの外周にコーティング材料層を設けたので、異物による半導体装置の特性の劣化を防止することができる。半導体装置の製造方法続いて、上記ステージ33図19~図22が用いられた成膜装置を用いた半導体装置の製造方法について説明する。具体的には、上記ステージ33を適用した実施の形態1のHDP-CVD装置図1や実施の形態2のCVD装置図17を用いて、1処理室をプリコートする工程プリコート工程、2半導体基板を搬入し半導体基板上に膜を形成する工程成膜工程、および3処理室内の膜をクリーニングする工程クリーニング工程を行う。なお、本実施の形態の半導体装置の製造工程は、図7~図17を参照しながら説明した実施の形態1および実施の形態2の半導体装置の製造方法と同様であるため、その詳細な説明を省略する。実施の形態1等と同様に、複数枚例えば、1ロットの半導体基板100を準備し、1プリコート工程の後、装置1、1a内のステージ33上に搭載し、2成膜工程により、半導体基板100上に成膜を行う。次いで、3クリーニング工程を行う。以上の1~3の工程により、実施の形態1と同様に、素子分離領域の酸化シリコン膜2や、ゲート電極GE1、GE2上の層間絶縁膜18や、第1層配線M1上の層間絶縁膜19の形成などを行う図7、図9~図16参照。このように、本実施の形態の半導体装置の製造工程においては、実施の形態1および2で説明した効果に加え、リング33aによる異物の発生を低減することができ、半導体装置の特性の向上を図ることができる。なお、本実施の形態においては、実施の形態1のHDP-CVD装置図1や実施の形態2のCVD装置図17に上記ステージ33を適用したが、リング33aのコーティングによる異物の低減と、配管10のコーティングによる異物の低減とは個別に生じる効果である。よって、本実施の形態においては、配管10をAlの無垢管としてもよい。もちろん、リング33aと配管10との双方にコーティングを施した方が、効果が大きいことは言うまでもない。以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。