"ドーパントを有するシリコンで形成された第1基板を準備する工程と、前記第1基板の主面に、前記第1基板のドーパント濃度よりも高いドーパント濃度を有するシリコンをエピタキシャル成長させて第1半導体層を形成する工程と、前記第1半導体層の主面にシリコンをエピタキシャル成長させて第2半導体層を形成する工程と、前記第2半導体層に絶縁材料からなる第2基板を貼り合わせる工程と、次いで、前記第1基板を除去して、前記第1半導体層を露出させる工程と、次いで、前記第1半導体層側からエッチャントを用いて前記第2半導体層の厚みの途中まで選択エッチングする工程とを備えており、前記エッチャントに、前記第1半導体層のドーパント濃度よりも低いドーパント濃度である閾値のドーパント濃度において、シリコンに対するエッチングレートが一定値以上低下するものを用い、前記半導体層を形成する工程において、前記第2半導体層を、前記第1半導体層に接し、ドーパント濃度が前記閾値まで低下する第1領域を厚み方向に有するように形成する、複合基板の製造方法。前記第2半導体層を形成する工程において、前記第2半導体層を、前記第1半導体層から離れるにつれてドーパント濃度が低下するように形成する、請求項1記載の複合基板の製造方法。前記第2半導体層を形成する工程において、前記第2半導体層のエピタキシャル成長を、前記第1半導体層から前記ドーパントを拡散させながら行ない、拡散によるドーパント濃度が飽和する前に終わらせる、請求項2に記載の複合基板の製造方法。前記第2半導体層を形成する工程において、前記第2半導体層を、前記第1半導体層と反対側の主面から前記第1半導体層側に向かって、ドーパント濃度が低下する第2領域を厚み方向に有するように形成する、請求項1に記載の複合基板の製造方法。前記第2半導体層を形成する工程において、前記第2半導体層を、前記第2領域の前記第1半導体層と反対側の主面におけるドーパント濃度が前記閾値よりも高くなるように形成する、請求項4記載の複合基板の製造方法。前記第2半導体層を形成する工程において、前記第2半導体層を、前記第1領域と前記第2領域との間に、ドーパント濃度が前記閾値以下である中間領域を有するように形成する、請求項4または5に記載の複合基板の製造方法。前記第2半導体層を形成する工程において、前記第2半導体層を厚みが前記第2基板の平坦度以上の厚みとなるように形成する、請求項1乃至6のいずれかに記載の複合基板の製造方法。前記第2基板を貼り合わせる工程において、前記第2半導体層および前記第2基板の貼り合わせる主面同士を活性化して常温で接触させることによって両者を貼り合わせる、請求項1乃至7のいずれかに記載の複合基板の製造方法。前記第2基板を貼り合わせる工程において、前記第2半導体層の主面をアモルファス状態にしてから貼り合わせる、請求項1乃至8のいずれかに記載の複合基板の製造方法。前記第1半導体層を形成する工程において、前記第1半導体層を10μm以上の厚みを有するように形成する、請求項1乃至9のいずれかに記載の複合基板の製造方法。前記第1半導体層を露出させる工程において、第2のエッチャントを用いて前記第1基板を除去する、請求項1記載の複合基板の製造方法。絶縁性の基板と、該基板の上面に一方主面が接合されている、シリコンからなる半導体層とを有しており、前記半導体層のドーパント濃度は、他方主面から前記基板側に近づくにつれて低くなっている、複合基板。絶縁性の基板と、該基板の上面に一方主面が接合されている、シリコンからなる半導体層とを有しており、前記半導体層のドーパント濃度は、厚み方向の途中から他方主面側および前記基板側に近づくにつれて高くなっている、複合基板。しかし、特許文献1に記載された技術では、シリコンとサファイアとの格子構造の違いによって、シリコンに格子欠陥が生じてしまっていた。本発明は、上述の事情のもとで考え出されたものであって、格子欠陥の少ないシリコン層を有する複合基板を提供することを目的とする。本発明の複合基板の製造方法の実施形態では、ドーパントを有するシリコンで形成された第1基板を準備する工程と、前記第1基板の主面に、前記第1基板のドーパント濃度よりも高いドーパント濃度を有するシリコンをエピタキシャル成長させて第1半導体層を形成する工程と、前記第1半導体層の主面にシリコンをエピタキシャル成長させて第2半導体層を形成する工程と、前記第2半導体層に絶縁材料からなる第2基板を貼り合わせる工程と、次いで、前記第1基板を除去して、前記第1半導体層を露出させる工程と、次いで、前記第1半導体層側からエッチャントを用いて前記第2半導体層の厚みの途中まで選択エッチングする工程とを備えており、前記エッチャントに、前記第1半導体層のドーパント濃度よりも低いドーパント濃度である閾値のドーパント濃度において、シリコンに対するエッチングレートが一定値以上低下するものを用い、前記半導体層を形成する工程において、前記第2半導体層を、前記第1半導体層に接し、ドーパント濃度が前記閾値まで低下する第1領域を厚み方向に有するように形成する。本発明の実施形態の複合基板は、絶縁性の基板と、該基板の上面に一方主面が接合されているシリコンからなる半導体層とを有しており、前記半導体層のドーパント濃度は、他方主面から前記基板側に近づくにつれて低くなっている。本発明の実施形態の複合基板は、該基板の上面に一方主面が接合されているシリコンからなる半導体層とを有しており、前記半導体層のドーパント濃度は、厚み方向の途中から、他方主面側および前記基板側に近づくにつれて高くなっている。本発明によれば、格子欠陥の少ないシリコン層を有する複合基板を提供することができる。本発明の複合基板の製造方法の実施形態の一例について、図面を参照しつつ、説明する。まず、図1aに示したように、シリコンSiで形成された第1基板10を準備する。この第1基板10のシリコンとしては、0.04Ωcm以上の抵抗値を有するものが用いられる。この例では、1Ωcm以上の抵抗値を有するものが用いられる。このような抵抗値を実現するためには、例えば不純物としてBを1×1016atoms/cm3以下の濃度で含むものとすればよい。次に、図1bに示したように、第1基板10の主面10aに、シリコンをエピタキシャル成長させて第1半導体層20を形成する。このエピタキシャル成長の方法としては、第1基板10を加熱しながら、当該第1基板10の表面に気体状のシリコン化合物を通過させて熱分解させて成長させる熱化学気相成長法熱CVD法などの種々の方法を採用できる。この第1半導体層20は、シリコン基板の上にエピタキシャル成長させているので、サファイア基板の上にエピタキシャル成長させた場合に比べて格子欠陥を少なくすることができる。ここで、第1半導体層20のドーパント濃度は、第1基板10のドーパント濃度および後述の閾値よりも高いドーパント濃度とする。具体的に例示すると、相対的に高濃度のpおよびn、ならびに中濃度のpおよびnのものが採用できる。pのドーパント濃度としては、1×1018以上1×1021atoms/cm3以下の範囲が挙げられる。pのドーパント濃度としては、1×1016以上1×1018atoms/cm3未満の範囲が挙げられる。nのドーパント濃度としては、5×1017以上1×1021atoms/cm3以下の範囲が挙げられる。nのドーパント濃度としては、5×1015以上5×1017atoms/cm3未満の範囲が挙げられる。本実施形態では、p型でドーパント濃度がpのものを第1基板として採用する。具体的には、ドーパント濃度が1019atoms/cm3以上としている。なお、pおよびnの右上に記載しているおよびの記載は、シリコンの抵抗値を基準とするものである。ここで、第1半導体層20のドーパント濃度は、厚み方向に一定であっても分布を持っていてもよい。例えば、厚み方向の途中から両主面側に離れるに連れてドーパント濃度が低下するような分布をもっていてもよい。このようなドーパント濃度の調整は、例えば、エピタキシャル成長させる際に供給する不純物量を調整することで実現することができる。このような第1半導体層20の厚みは特に限定されないが、後述の第2基板50のうねりや厚みのばらつき以上の厚みを有することが好ましい。例えば、10μm以上とすればよい。次に、第1半導体層20の矢印D1方向側の上面主面に、シリコンをエピタキシャル成長させ、図1cに示したように第2半導体層30を形成する。このエピタキシャル成長の方法としては、第1基板10を加熱しながら、当該第1基板10の表面に気体状のシリコン化合物を通過させて熱分解させて成長させる熱化学気相成長法熱CVD法などの種々の方法を採用できる。この第2半導体層30は、第1半導体層20を介してシリコン基板の上にエピタキシャル成長させているので、サファイア基板の上にエピタキシャル成長させた場合に比べて格子欠陥を少なくすることができる。この第2半導体層30としては、p型またはn型のシリコンで、且つ第1基板10よりもドーパントが少ないものを採用できる。この第2半導体層30は、第1基板10側から上面側に向かって、ドーパント濃度が徐々に薄くなるように形成される。この第2半導体層30の上面部は、相対的に低濃度のp-およびn-のドーパント濃度、ならびにノンドープのいずれか1つとなるように形成される。p-のドーパント濃度としては、1×1016atoms/cm3未満の範囲が挙げられる。n-のドーパント濃度としては、5×1015atoms/cm3未満の範囲が挙げられる。ここでノンドープのシリコンとしているものは、単に不純物を意図してドープしないシリコンであって、不純物を含まない真性シリコンに限られるものではない。本実施形態の第2半導体層30は、p型のシリコンを採用し、上面部のドーパント濃度がp-となるように形成する。なお、pおよびnの右上に記載している-の記載は、シリコンの抵抗値を基準とするものである。この第2半導体層30のドーパント濃度は、エピタキシャル成長させる際の不純物の供給量を調整することで制御できる。この不純物の供給をゼロにすることで、ノンドープのシリコンを形成することができる。また、エピタキシャル成長させる際に生じるドーパントの拡散減少によって、ドーパント濃度の徐々に変化させてもよい。このように第2半導体層30を構成することにより、第2半導体層30は、その厚み方向においてドーパント濃度の分布をもつこととなる。言い換えると、第2半導体層30は、少なくとも、厚み方向において第1半導体層20に接する第1領域30xを有するように形成されている。この第1領域30xは、第1半導体層20から離れるにつれてドーパント濃度が後述の閾値まで低下するように形成されている。本実施形態では、第1領域30xから離れるにつれ、ドーパント濃度は閾値からも低下し続けるものとなる。このような第2半導体層30の厚みは、特に限定されないが、2μm以上とすることが好ましい。このような厚みにより、第2半導体層30を、不純物を供給せずに、第1半導体層20からドーパントを拡散させながらエピタキシャル成長させる場合であっても、第1領域30xを確実に形成することができるためである。なお、第1領域30xの厚みとしては0.5μm~0.7μmが例示できる。上述の工程において、第2半導体層30は、ドーパントの拡散濃度が飽和するまでエピタキシャル成長をしなくてもよい。この場合、形成したエピタキシャル層は、ドーパント濃度が第1半導体層20側から徐々に変化する遷移領域のみで構成されることとなる。例えば、エッチング液のエッチングの速度が大きく変化する境界的なドーパント濃度を少し超えた程度に、エピタキシャル層のドーパント濃度を留めておくことによって、当該エピタキシャル層の厚みをエッチングによって、より薄くできる。上述の工程を経ることにより、第1基板10の一主面10a上に第1半導体層20,第2半導体層30を順に積層させた基体40を準備することができる。次に、図2aに示したように、絶縁性の第2基板50を準備する。この第2基板50の形成材料としては、酸化アルミニウム単結晶サファイア、炭化シリコンなどを用いることができる。本実施形態では、第2基板50としてサファイアを採用する。次に、図2bに示したように、第2基板50と、第2半導体層30のD1方向の主面第1基板10と反対側に位置する主面とを貼り合わせる。貼り合わせの方法としては、貼り合わせる面の表面を活性化して接合する方法、および静電気力を利用して接合する方法が挙げられる。表面の活性化する方法としては、例えば真空中でイオンビームや中性子ビームを照射して表面をエッチングして活性化する方法、化学溶液で表面をエッチングして活性化する方法などが挙げられる。この接合を常温下で行ってもよい。なお、この接合は、樹脂系などの接着剤を使用しない方法によるものであり、原子間力などを利用した固相接合SolidStateBondingによって、第2半導体層30と第2基板50とが直接的に接合される。この直接的な接合に際しては、第2半導体層30と第2基板50との間に混成層が形成される場合もある。この固相接合によって接合する場合、第2半導体層30および第2基板50は、接合する面の面粗さが小さいことが好ましい。この面荒さは、例えば算術平均粗さRaで表される。この算術平均粗さRaの範囲としては、10nm未満が挙げられる。算術平均粗さを小さくすることによって、互いに接合する際に加える圧力を小さくすることができる。ここまでの工程を経ることによって、第1基板10と第2基板50との間に、半導体層20,30を有する中間製造物ができる。次に、中間製造物を矢印D2方向側第1基板10側から加工して、図2cに示したように第1基板10を除去して1半導体層20を露出させる。この第1基板10を除去する加工方法としては、例えば砥粒研磨、化学エッチング、イオンビームエッチングなど種々のものが採用でき、複数の方法を組み合わせてもよい。このとき、第1基板10とともに、厚み方向において第1半導体層20の一部が除去されてもよい。次に、図2dに示すように、エッチャントエッチング液を用いて第1半導体層20側から第2半導体層30の厚みの途中までエッチングを行なう。このエッチングでは、ドーパント濃度の違いによってエッチングの速度が大きく変化する、選択性のエッチング液を採用することで可能となる。この選択性のエッチング液としては、例えばフッ酸、硝酸、および酢酸の混合液、ならびにフッ酸、硝酸、および水の混合液などが挙げられる。本実施形態では、フッ酸、硝酸、および酢酸の混合液をエッチング液として採用する。これらの溶液の混合比によりエッチングレートやドーパント濃度に対するエッチングレートの変化の様子すなわち閾値によるエッチング速度の低下割合、変化の急峻度が変化するため、所望の条件に合わせればよいが、例えば、順に1:3:8の割合で混合させればよい。なお、上述のようなエッチャント調整の観点から、第1基板10、第1半導体層20、第2半導体層30はp型またはn型の一方に統一するように、ドーパントを選択することが好ましい。そして、このエッチャントは、第1半導体層20のドーパント濃度よりも低いドーパント濃度である閾値のドーパント濃度において、シリコンに対するエッチングレートが一定値以上低下するように調整されている。ここで、エッチングレートが一定値以上低下するとは、エッチングレートとドーパント濃度との関係を示すグラフを作成したときに、変曲点となるような場合や、閾値においてエッチングレートが1/10以上低下するような場合を指す。この例では、このエッチング液は、p型シリコンを採用している本実施形態において、閾値となるドーパント濃度が7×1017~2×1018[atoms/cm3]を境にしてエッチング速度が著しく低下するように調整されている。具体的には、閾値を境にしてエッチングレートが1/1000以上低下するように設定されている。なお、選択性のエッチングをする他の法としては、5程度のフッ化水素溶液内での電界エッチング法、KOH溶液でのパルス電極陽極酸化法などが挙げられる。この第2半導体層30は、第1領域30xがエッチングされることとなる。ここでは、エッチングによって厚みが薄くなった第2半導体層の部分を、機能層31とする。この機能層31の厚みとしては、例えば数百ナノメートルから2ミクロン程度の範囲が挙げられる。ここまでの工程を経ることによって、図3に示したような、絶縁性の基板50の矢印D2方向側の上面に、半導体層31が積層された複合基板60を製造することができる。言い換えると、この複合基板60は、基板50の矢印D2方向側の上面に半導体層31の一方主面が接合されている。この半導体層21のドーパント濃度は、他方主面側に比べて接合側一方主面側,基板50側が低くなっている。また、ドーパント濃度を電気抵抗の大きさとして考えた場合、この半導体層21の電気抵抗は、表面側他方主面側から接合側一方主面側,基板50側に近づくにつれて小さくなっている。図3において、絶縁性の基板50は、上述の製造方法を経た第2基板50を指し、半導体層21は、上述の製造方法を経て、第2半導体層30が薄層化された機能層31を指すものである。上述の製造方法では、第2基板50に接合する前に、当該第2基板50に接合する側の面に機能層31となる第2半導体層30のドーパント濃度の勾配を形成している。このように接合前に勾配を形成することによって、接合後に勾配を形成する場合に比べて、第2基板50の上面に形成する機能層31の厚みのバラツキを低減することができる。接合後に勾配を形成すると、第1基板10の下面から加工することになるので、当該第1基板10の厚みのバラツキによる影響を受けたり、第2基板50の反りによる影響を受けたりするからである。第1基板10の厚みのバラツキ量、および第2基板50の反り量の少なくとも一方よりも厚みの薄い機能層を形成する場合は、特に有効になる。なお、サファイアウエハは、一般的に±10μmの厚みバラツキがあると言われている。この厚みバラツキは、SOS基板のシリコンに求められている厚みである、数十ナノメートルから数百ナノメートルのサブミクロンの値に比べてとても大きい。上述の工程では、第2半導体層30のうち、第2基板50側においてもっともドーパント濃度が低く電気抵抗が高いものとなっている。このような構成により、複合基板60の機能層31に半導体素子機能部を形成したときに寄生容量やノイズの少ない優れた特性を実現することができる。また、上述の工程を経ることにより、機能層31の面内における厚みばらつきを低減させることができる。本効果について詳述する。高品質な機能層31を実現させるためには、単結晶のSi基板を用いる必要がある。一方、生産性よく、かつ精度よく、所望の厚みの機能層を得るためには、基体40をドーパント濃度の違いを利用して薄層化させる有効である。すなわち、厚み方向に、閾値以上のドーパント濃度を有する領域と閾値以下のドーパント濃度を有する領域とを有するようにドーパント濃度に違いを出す必要がある。このような所望のドーパント濃度の違いを所望の厚み位置に形成するために、Si単結晶基板上にエピタキシャル成長させている。ここで、Si基板自体を高いドーパント濃度抵抗値0.04未満を有するものを用いると、Si単結晶基板には、基板の製造時に生じる、面内における同心円状のドーパント濃度分布を有するものとなる。このような基板上にエピタキシャル成長させた半導体層は、基板のドーパント濃度分布を反映させ、面内において同心円状の濃度分布を有するものとなる。以上より、高いドーパント濃度を有するSi基板を、ドーパント濃度の違いを利用したエッチングに用いる場合には、面内においてエッチングレートに差異が生じ、その結果、面内において均一な厚みの機能層31を実現することは困難である。これに対して、本実施形態によれば、第1半導体層20が第1基板10に比べ高いドーパント濃度を有しているため、第1基板10から第1半導体層20、第2半導体層30へのドーパント拡散は発生せず、その結果、第1基板10が例え面内においてドーパントの濃度分布を有していたとしても第1半導体層20、第2半導体層30にその分布が反映することはない。このため、機能層31の面内における厚みのバラつきも抑制することができる。さらに、同心円状のドーパント濃度分布が発生しない範囲のドーパント濃度の基板を第1基板10として用いるときには、その上に形成するエピタキシャル層第1半導体層20、第2半導体層30は、面内においてドーパント濃度のばらつきをより確実に抑制することができ、その結果、機能層31の面内における厚みのバラつきも抑制することができる。すなわち、高品質で厚みのばらつきの少ない機能層を実現するためには、Si単結晶基板を用い、かつその上に閾値およびSi単結晶基板のドーパント濃度を越える高いドーパント濃度を有する第1半導体層20を形成し、その上に第1領域30xを有する第2半導体層30を形成することで、初めて実現することができる。複合基板60の製造後に、当該複合基板60を精密研磨してもよい。この精密研磨によって、機能層31の厚みの均一性を向上させることができる。この精密エッチングに用いるエッチング手段としては、例えばドライエッチングが挙げられる。このドライエッチングには、化学的な反応によるものと、物理的な衝突によるものとが含まれる。化学的な反応を利用するものとしては、反応性の気体ガス、イオンおよびイオンビーム、ならびにラジカルを利用するものなどが挙げられる。この反応性イオンに使われるエッチングガスとしては、六フッ化硫黄SF6、四フッ化炭素CF4などが挙げられる。また、物理的な衝突によるものとしては、イオンビームを利用するものが挙げられる。このイオンビームを利用するものには、ガスクラスタイオンビームGasClusterIonBeam;GCIBを用いた方法が含まれている。これらのエッチング手段を用いて狭い領域をエッチングしながら、可動ステージで基板素材20Xを走査することで、大面積の素材基板であっても良好に精密エッチングをすることができる。上述の工程では、基板等を洗浄する工程を明記していないが、必要に応じて基板の洗浄をしてもよい。基板の洗浄方法としては、超音波を用いた洗浄、有機溶媒を用いた洗浄、化学薬品を用いた洗浄、およびO2アッシングを用いた洗浄などの種々の方法が挙げられる。これらの洗浄方法は、組み合わせて採用してもよい。上述の例では、第2半導体層30は、第1半導体層20から離れるにつれて連続的にドーパント濃度が低下し続ける場合を例に説明したが、第1領域30xを有していればよく、この例に限定されない。例えば、第2半導体層20のうち、第1領域30x挟んで第1半導体層20と反対側に位置する領域のドーパント濃度は、閾値以上となってもよいし、閾値と同程度の値としてもよいし、厚み方向において段階的に変化するものであってもよい。変形例:第1基板10上述の例では、第1基板10の抵抗値が1Ωcm以上である場合を例に説明したが、上述の通り、第1基板10は第1半導体層20よりもドーパント濃度が低ければ問題ない。例えば、面内において同心円状のドーパント濃度分布が生じないような、抵抗値が0.04Ωcm以上であることが好ましい。例えば、0.04~0.08Ωcm程度としたときには、ドーパントを1016atoms/cm3オーダーで含むものとなり、第1半導体層20を露出させる工程において、選択エッチングを行なう工程において使用するエッチャントと同じエッチャントを用いて、第1半導体層20を露出させる工程と選択エッチングを行なう工程とを連続的に行なうことができる。また、第1基板10は第1半導体層20に比べて厚みが厚いため、エッチングレートを重視して、選択エッチングを行なう工程で用いるエッチャントとは異なる第2のエッチャントを用いてもよい。第2のエッチャントとしては、ドーパント濃度の違いを利用して選択的にエッチングするものであり、例えば、フッ酸、硝酸、および酢酸を、順に2:3:5の割合で混合した混合液を用いればよい。このように、第1基板10がドーパントを1016atoms/cm3オーダーで含むものとすることで、第1半導体層20を露出させる工程において、第1基板10を機械的に除去するのではなくエッチャントにより除去することができる。これにより、第2基板50の平坦度の影響によらず、第1基板10を除去することができる。この場合には、第1半導体層20の厚みも第2基板50の平坦度以下の厚みとすることができる。変形例:第2半導体層30上述の例では、第2半導体層30は、第1半導体層20から離れるにつれて連続的にドーパント濃度が低下し続ける場合を例に説明したが、第1領域30xを有していればよく、この例に限定されない。例えば、第2半導体層30のうち、第1領域30xを挟んで第1半導体層20と反対側に位置する領域のドーパント濃度は、閾値以上となってもよいし、閾値と同程度の値としてもよいし、厚み方向において段階的に変化するものであってもよい。変形例:第1領域30x上述の例では、第1領域30xは、第1半導体層20から離れるに連れてドーパント濃度が閾値まで低下する場合について説明したが、厚み方向において、第1領域30xは、ドーパント濃度が閾値以上の領域から閾値まで低下するような分布をもっていればよい。すなわち、第1半導体層20から離れるに連れてドーパント濃度が上昇してから閾値まで低下するような分布を有するものとしてもよいし、第1半導体層20側から一定区間においてはドーパント濃度が一定でありその後閾値まで低下するような分布を有するものとしてもよいし、厚み方向において段階的に変化するようなものであってもよい。第2の実施形態図4~6は、本発明の第2の実施形態の例の複合基板の製造方法を模式的に示す工程図である。なお、本例においては、前述した第1の実施形態の例と異なる部分について説明し、同様の要素工程については重複する説明を省略する。本実施形態の基体40Aは、第2半導体層30Aを有する点で基体40と異なる。このため、第2半導体層30Aを形成する工程を中心に説明する。図1a,bと同様の工程を経た後に、第1半導体層20の矢印D1方向側の上面に、シリコンをエピタキシャル成長させ、第2半導体層30Aを形成する。第2半導体層30Aは、第1基板10側から順に、第1部分半導体層30aと第2部分半導体層30bを積層して形成される。具体的には、まず、図4aに示したように第1部分半導体層30aを形成する。この第1部分半導体層30aは、図1cにおける第2半導体層20とほぼ同様に形成することができる。すなわち、第1部分半導体層30aは、その第1半導体層20と接する部位に第1領域30xを有するものである。次に、第1部分半導体層30aの矢印D1方向側の上面に、シリコンをエピタキシャル成長させ、図4bに示したように第2部分半導体層30bを形成する。この第2部分半導体層30bは、シリコン基板の上にエピタキシャル成長させているので、サファイア基板の上にエピタキシャル成長させた場合に比べて格子欠陥を少なくすることができる。この第2部分半導体層30bとしては、p型またはn型のシリコンで、且つ第1部分半導体層30aよりもドーパントが多いものを採用できる。この第2部分半導体層30bは、第1部分半導体層30a側から矢印D1方向側の上面側に向かって、ドーパント濃度が徐々に濃くなるように形成される。この第2部分半導体層30bの上面部は、n、n、p、およびpのいずれか1つのドーパント濃度となるように形成される。本実施形態の第2部分半導体層30bは、p型のシリコンを採用し、上面部のドーパント濃度がpとなるように形成する。ここでは、第1部分半導体層30aと第2部分半導体層30bとを別々に形成しているが、連続的に成長させてもよい。第1部分半導体層30aと第2部分半導体層30bとを一体的に形成するには、不純物の供給量の調整することで形成できる。この一体的な半導体層30Aでは、ドーパント濃度の増減が変わる変曲点を境にして、第1部分半導体層30aと第2部分半導体層30bとに分かれているものと考えられる。このようにして形成した第2半導体層30Aは、厚み方向の途中のドーパント濃度が最も低くなり、上面側および下面側第1基板10側に近づくにつれてドーパント濃度が高くなる。すなわち、第2半導体層30Aは、厚み方向において、第1基板10側に、第1領域30xを有し、第1基板10と反対側の主面側に第2領域30yを有するものとなる。第2領域30yは、厚み方向において、第1基板10と反対側の主面から第1基板10側に向かうに連れてドーパント濃度が低下するように形成されている。この例では、さらに、第2領域30yの第1基板10と反対側の主面におけるドーパント濃度は閾値よりも高くなっている。そして、第1領域30xと第2領域30yとの間には、ドーパント濃度が閾値以下である中間領域30zを有している。上述の工程において、第1部分半導体層30aおよび第2部分半導体層30bは、ドーパントの拡散濃度が飽和するまでエピタキシャル成長をしなくてもよい。このように第2半導体層30Aを形成した後に、図2a~dと同様の工程を経ることにより、図5に示すような、第2基板50上に、第2半導体層20Aのうち中間領域30zと第2領域30yとからなる、機能層31Aを有する複合基板60Aを製造することができる。ここで、第2基板50は絶縁性の基板であり、機能層31Aは、一方主面が第2基板に接合され、かつ、そのドーパント濃度は、厚み方向の途中から、他方主面側および基板50側に近づくにつれて高くなっている、半導体層である。言い換えると、この複合基板60Aは、この半導体層31Aのドーパントは、矢印方向D1,D2の途中が両端側に比べて少なくなっている。逆に、この機能層のドーパントは、厚み方向の途中から両端側に近づくにつれて多くなっている。加えて、ドーパント濃度を電気抵抗の大きさとして考えた場合、この機能層の電気抵抗は、厚み方向の途中部から両端側に近づくにつれて小さくなっている。上述の製造方法では、第2基板50に接合する前に、当該第2基板50に接合する側の面にドーパント濃度の勾配を形成している。このように接合前に勾配を形成することによって、接合後に勾配を形成する場合に比べて、第2基板50の上面に形成する機能層の厚みのバラツキを低減することができる。接合後に勾配を形成すると、第1基板10の下面から加工することになるので、当該第1基板10の厚みのバラツキによる影響を受けたり、第2基板50の反りによる影響を受けたりするからである。第1基板10の厚みのバラツキ量、および第2基板50の反り量の少なくとも一方よりも厚みの薄い機能層を形成する場合は、特に有効になる。上述の製造方法のように、半導体層20Aの厚み方向におけるドーパント濃度を設計することにより、機能層として残す部分のドーパント濃度を自由に設計できる。例えば、機能層として閾値以上のドーパント濃度を必要とする場合であっても、所望のドーパント濃度を有する機能層を所望の厚みで精度よく製造することができるものとなる。上述の例では、第2半導体層30Aは、第1領域30xと第2領域30yとの間に中間領域30zを有するものとしたが、第2基板30と接合する前に、第2半導体層20bの第2領域を除去するエッチング工程を設けたが、中間層30zのないものとしてもよい。その場合には、機能層として低抵抗の層を残すことができる。また、上述の例では、第2半導体層30Aをそのまま第2基板50に接合したが、両者を接合する前に、半導体層30Aの第2部分半導体層30bを矢印D1方向側からエッチングし、厚みを薄くしてもよい。すなわち、第2領域30yを除去してもよい。このエッチングでは、ドーパント濃度の違いによってエッチングの速度が大きく変化する、選択性のエッチング液を採用することで可能となる。この選択性のエッチングは、第1の実施形態におけるエッチャントと同様に、フッ酸、硝酸、および酢酸の混合液をエッチャントとして採用すればよい。このような工程を追加することにより、機能層として高抵抗の層を残すことができる。上述の例では、第2領域30yは、第1基板10と反対側の主面において閾値以上のドーパント濃度を有するように形成したが、閾値以下であってもよい。第1の実施形態と第2実施形態の変形例上述の各実施形態の例において、第2半導体層30,30Aと第2基板50とを接合する際に、半導体層30,30Aのうち第1基板10と反対側の主面をアモルファス状態としてもよい。また、第2半導体層30,30Aを、第2基板50のうねり以上の厚みを有するように形成することが好ましい。このように形成することにより、第2基板50のうねりによらず、所望の厚みの機能層31,31Aを形成することができる。"