第1画素領域及び前記第1画素領域の第1方向に配置された第2画素領域を有する絶縁基板と、前記絶縁基板上に前記第1方向と交差する第2方向に延長する第1ゲートラインと、前記第1画素領域に配置された第1下部電極と、前記第2画素領域に配置された第2下部電極と、前記第1画素領域に前記第1下部電極とオーバーラップし、前記第1方向及び前記第2方向と異なる第3方向に延長した第1スリットパターンを有する第1上部電極と、前記第2画素領域に前記第2下部電極とオーバーラップし、前記第1~第3方向と異なった第4方向に延長した第2スリットパターンを有する第2上部電極と、を含むことを特徴とする表示基板。前記第1上部電極及び前記第2上部電極が形成された絶縁基板上に配置され、前記第1画素領域及び前記第2画素領域の各々においての配向方向が互いに同じ配光膜をさらに含むことを特徴とする請求項1に記載の表示基板。前記配光膜の配向方向は、前記第1方向または前記第2方向であることを特徴とする請求項2に記載の表示基板。前記第2方向は前記第1方向に対して垂直な方向であり、前記第3方向と前記第4方向は前記第2方向を基準として互いに対称であることを特徴とする請求項1に記載の表示基板。前記絶縁基板は、前記第1画素領域の前記第2方向に配置された第3画素領域及び前記第2画素領域の前記第2方向に配置された第4画素領域をさらに含み、前記第3画素領域に配置された第3下部電極と、前記第4画素領域に配置された第4下部電極と、前記第3画素領域に前記第3下部電極とオーバーラップし、前記第3方向に延長した第3スリットパターンを有する第3上部電極と、前記第4画素領域に前記第4下部電極とオーバーラップし、前記第4方向に延長した第4スリットパターンを有する第4上部電極と、をさらに含むことを特徴とする請求項1に記載の表示基板。前記第1ゲートラインと平行な第2ゲートラインと、前記第1ゲートライン及び前記第2ゲートラインと交差する第1データラインと、前記第1画素領域に形成され、前記第1ゲートライン及び前記第1データラインと電気的に接続された第1スイッチング素子と、前記第2画素領域に形成されて前記第2ゲートライン及び前記第1データラインと電気的に接続された第2スイッチング素子と、をさらに含み、前記第1下部電極及び前記第2下部電極、または、前記第1上部電極及び前記第2上部電極それぞれは、前記第1スイッチング素子及び前記第2スイッチング素子と接続されることを特徴とする請求項1に記載の表示基板。前記第1ゲートラインは前記第1画素領域と前記第2画素領域との間に配置され、前記第1ゲートラインと前記第2ゲートラインとの間に前記第2画素領域が配置されることを特徴とする請求項6に記載の表示基板。前記第1ゲートラインと前記第2ゲートラインとの間に前記第1及び前記第2画素領域が配置されることを特徴とする請求項6に記載の表示基板。前記第1ゲートラインと平行な第2ゲートラインと、前記第1ゲートライン及び前記第2ゲートラインと交差する第1データラインと、前記第1データラインと平行であり、前記第1ゲートライン及び前記第2ゲートラインと交差する第2データラインと、前記第1画素領域に形成され、前記第1ゲートライン及び前記第2データラインと電気的に接続された第1スイッチング素子と、前記第2画素領域に形成され、前記第2ゲートライン及び前記第1データラインと電気的に接続された第2スイッチング素子と、をさらに含み、前記第1下部電極及び前記第2下部電極、または、前記第1上部電極及び前記第2上部電極それぞれは、前記第1スイッチング素子及び前記第1スイッチング素子と接続されることを特徴とする請求項1に記載の表示基板。前記第1ゲートラインは前記第1画素領域と前記第2画素領域との間に配置され、前記第1ゲートラインと前記第2ゲートラインとの間に前記第2画素領域が配置されることを特徴とする請求項9に記載の表示基板。前記第1ゲートラインと前記第2ゲートラインとの間に、前記第1画素領域及び前記第2画素領域が配置されることを特徴とする請求項9に記載の表示基板。前記第1上部電極と前記第2上部電極は、互いに接続した一体型構造を有し、前記第1スリットパターン及び前記第2スリットパターンは互いに接続された構造を有することを特徴とする請求項11に記載の表示基板。前記第1データラインと前記第2データラインとの間に前記第1画素領域及び前記第2画素領域が配置され、前記第1スイッチング素子は、前記第2データラインに隣接して配置され、前記第2スイッチング素子は、前記第1データラインに隣接して配置されることを特徴とする請求項11に記載の表示基板。前記絶縁基板は、前記第2画素領域の前記第1方向に配置された第3画素領域をさらに含み、前記第2方向に延長し前記第3画素領域と前記第2ゲートラインとの間に配置された第3ゲートラインと、前記第3画素領域に配置された第3下部電極と、前記第3画素領域に第3下部電極と、前記第3画素領域に前記第3下部電極とオーバーラップして前記第3方向に延長した第3スリットパターンを有する第3上部電極と、前記第3ゲートラインと接続されて前記第3ゲートラインと隣接して前記第3画素領域に配置された第3スイッチング素子と、をさらに含むことを特徴とする請求項11に記載の表示基板。前記第1ゲートラインと交差する方向に延長し、互いに平行な第1データライン及び第2データラインをさらに含み、前記第1データラインと前記第2データラインとの間に前記第1画素領域及び前記第2画素領域が配置され、前記第1データラインに隣接した前記第1上部電極及び前記第2上部電極の辺は前記第1データラインと平行であり、前記第2データラインに隣接した前記第1上部電極及び前記第2上部電極の辺は前記第2データラインと平行であることを特徴とする請求項11に記載の表示基板。前記第1データライン及び前記第2データライン各々は、前記第1スリットパターンと平行になるように延長した第1延長部及び前記第2スリットパターンと平行になるように延長した第2延長部を含むことを特徴とする請求項15に記載の表示基板。前記第1データライン及び前記第2データライン各々は、前記第1方向に従って一直線形態で延長したことを特徴とする請求項15に記載の表示基板。前記第1スリットパターンは両端のうち、少なくとも一端に前記第2方向に対する前記第3方向の傾斜角より小さい傾斜角を有する第1折り曲げ部を含み、前記第2スリットパターンは両端のうち、少なくとも一端に前記第2方向に対する前記第4方向の傾斜角より小さい傾斜角を有する第2折り曲げ部を含むことを特徴とする請求項1に記載の表示基板。第1画素領域及び前記第1画素領域の第1方向に配置された第2画素領域を有する絶縁基板と、前記絶縁基板上に前記第1方向と交差する第2方向に延長し、前記第1画素領域と前記第2画素領域との間に配置される第1ゲートラインと、前記第1画素領域に配置される第1下部電極と、前記第2画素領域に配置される第2下部電極と、前記第1画素領域に前記第1下部電極とオーバーラップし、前記第1方向に向かって前記第1方向及び前記第2方向と違って、互いに異なる第3方向及び第4方向に順次に延長した第1スリットパターンを有する第1上部電極と、前記第2画素領域に前記第2下部電極とオーバーラップし、前記第1方向に向かって前記第4方向及び第3方向に順次に延長した第2スリットパターンを有する第2上部電極と、を含むことを特徴とする表示基板。前記第1及び第2上部電極が形成された絶縁基板上に形成されて、前記第1画素領域及び前記第2画素領域各々での配向方向が互いに同じ配光膜をさらに含むことを特徴とする請求項19に記載の表示基板。前記配光膜の配向方向は、前記第1方向または前記第2方向であることを特徴とする請求項20に記載の表示基板。前記第2方向は前記第1方向に対して垂直な方向であり、前記第3方向と前記第4方向は前記第2方向を基準として互いに対称な構造であることを特徴とする請求項19に記載の表示基板。前記絶縁基板は、前記第1画素領域の前記第2方向に配置された第3画素領域及び前記第2画素領域の前記第2方向に配置された第4画素領域をさらに含み、前記第3画素領域に配置された第3下部電極と、前記第4画素領域に配置された第4下部電極と、前記第3画素領域に前記第3下部電極とオーバーラップし、前記第1方向に向かって前記第3方向及び第4方向に順次に延長した第3スリットパターンを有する第3上部電極と、前記第4画素領域に前記第4下部電極とオーバーラップし、前記第1方向に向かって前記第4方向及び第3方向に順次に延長した第4スリットパターンを有する第4上部電極と、をさらに含むことを特徴とする請求項19に記載の表示基板。前記第1ゲートラインと平行な第2ゲートラインと、前記第1ゲートライン及び前記第2ゲートラインと交差する第1データラインと、前記第1ゲートライン及び前記第2ゲートラインと交差して前記第1データラインと平行な第2データラインと、前記第1画素領域に形成されて前記第1ゲートライン及び前記第2データラインと電気的に接続された第1スイッチング素子と、前記第2画素領域に形成され、前記第2ゲートライン及び前記第1データラインと電気的に接続された第2スイッチング素子と、をさらに含み、前記第1下部電極及び前記第2下部電極、または、前記第1上部電極及び前記第2上部電極それぞれは、前記第1スイッチング素子及び前記第2スイッチング素子と電気的に接続されることを特徴とする請求項19に記載の表示基板。前記第1データラインと前記第2データラインとの間に前記第1画素領域及び前記第2画素領域が配置され、前記第1スイッチング素子は前記第2データラインに隣接して配置され、前記第2スイッチング素子は前記第1データラインに隣接して配置されることを特徴とする請求項24に記載の表示基板。前記第1ゲートラインと交差する方向に延長し、互いに平行な第1データライン及び第2データラインをさらに含み、前記第1データラインと前記第2データラインとの間に前記第1及び第2画素領域が配置され、前記第1データラインに隣接した前記第1及び第2上部電極の辺は前記第1データラインと平行であり、前記第2データラインに隣接した前記第1上部電極及び前記第2上部電極の辺は前記第2データラインと平行であることを特徴とする請求項19に記載の表示基板。前記第1データライン及び前記第2データライン各々は、前記第1スリットパターンと平行な第1延長部及び前記第2スリットパターンと平行な第2延長部を含むことを特徴とする請求項26に記載の表示基板。前記第1スリットパターンは一端に形成し、前記第2方向に対する前記第3方向の傾斜角より小さい傾斜角を有する第1折り曲げ部及び他端に形成されて前記第2方向に対する前記第4方向の傾斜角より小さい傾斜角を有する第2折り曲げ部のうち、少なくとも1つを含み、前記第2スリットパターンは一端に形成され、前記第2方向に対する前記第4方向の傾斜角より小さい傾斜角を有する第3折り曲げ部及び他端に形成されて前記第2方向に対する前記第3方向の傾斜角より小さい傾斜角を有する第4折り曲げ部のうち、少なくとも1つを含むことを特徴とする請求項19に記載の表示基板。第1画素領域及び前記第1画素領域の第1方向に配置された第2画素領域を有する絶縁基板と、前記絶縁基板上に前記第1方向と交差する第2方向に延長した第1ゲートラインと、前記第1画素領域及び前記第2画素領域各々に形成された第1下部電極及び第2下部電極と、前記第1画素領域に前記第1下部電極とオーバーラップし、前記第1方向及び前記第2方向と異なる第3方向に延長した第1スリットパターンを有する第1上部電極と、前記第2画素領域に前記第2下部電極とオーバーラップし、前記第1~第3方向と異なる第4方向に延長した第2スリットパターンを有する第2上部電極とを含む表示基板と、前記対向基板は前記表示基板と対向し、前記第1画素領域及び前記第2画素領域にオーバーラップするカラーフィルタが形成された対向基板と、前記表示基板と前記対向基板との間に介在する液晶層と、を含むことを特徴とする表示パネル。前記表示基板は、前記第1及び第2上部電極が形成された絶縁基板上に形成され、前記第1及び第2画素領域各々での配向方向が互いに同一な第1配光膜をさらに含むことを特徴とする請求項29に記載の表示パネル。前記第1配光膜の配向方向は前記第1方向または前記第2方向であることを特徴とする請求項30に記載の表示パネル。前記対向基板は、前記カラーフィルタが形成された対向基板上に形成され、前記第1画素領域及び前記第2画素領域に対向する部分での配向方向が互いに同一な第2配光膜をさらに含むことを特徴とする請求項30に記載の表示パネル。前記第2配光膜の配向方向は、前記第1配光膜の配向方向と同一であることを特徴とする請求項32に記載の表示パネル。前記表示基板の下部面に配置され、前記第1配光膜の配向方向と同一な偏光軸を有する第1偏光板と、前記対向基板の上部面に配置され、前記第1偏光板の偏光軸に対して垂直な偏光軸を有する第2偏光板と、をさらに含むことを特徴とする請求項30に記載の表示パネル。前記表示基板は前記第1ゲートラインと平行になるように配置された第2ゲートラインをさらに含み、前記第1ゲートラインは前記第1画素領域と前記第2画素領域との間に配置され、前記第1ゲートラインと前記第2ゲートラインとの間に前記第2画素領域が配置されることを特徴とする請求項29に記載の表示パネル。前記表示基板は前記第1ゲートラインと平行になるように配置された第2ゲートラインをさらに含み、前記第1ゲートラインと前記第2ゲートラインとの間に前記第1画素領域及び前記第2画素領域が配置されることを特徴とする請求項29に記載の表示パネル。前記絶縁基板は、前記第2画素領域の前記第1方向に配置された第3画素領域をさらに含み、前記表示基板は、前記第2方向に延長し、前記第3画素領域と前記第2ゲートラインとの間に配置された第3ゲートラインと、前記絶縁基板上に前記第3画素領域に配置された第3下部電極と、前記第3下部電極とオーバーラップし、前記第3方向に延長する第3スリットパターンを有する第3上部電極と、前記第3ゲートラインと電気的に接続され、前記第3画素領域に形成された第3スイッチング素子と、をさらに含むことを特徴とする請求項36に記載の表示パネル。前記対向基板は、前記第1及び第2スイッチング素子にオーバーラップする遮光パターンをさらに含み、前記第1方向を基準として前記第2画素領域と前記第3画素領域との間にオーバーラップする前記遮光パターンの幅は、前記第2スイッチング素子の一端から、前記第2ゲートライン及び第3ゲートラインを介して反対側の前記第3スイッチング素子の他端までの距離より狭いことを特徴とする請求項37に記載の表示パネル。第1画素領域及び前記第1画素領域の第1方向に配置された第2画素領域を有する絶縁基板と、前記絶縁基板上に前記第1方向と交差する第2方向に延長し、前記第1画素領域と前記第2画素領域の間に配置された第1ゲートラインと、前記第1及び第2画素領域各々に形成された第1下部電極及び第2下部電極と、前記第1画素領域に前記第1下部電極とオーバーラップし、前記第1方向に向かって前記第1及び第2方向と違って、互いに異なる第3方向及び第4方向に順次に延長した第1スリットパターンを有する第1上部電極と、前記第2画素領域に前記第2下部電極とオーバーラップし、前記第1方向に向かって前記第4方向及び第3方向に順次に延長した第2スリットパターンを第2上部電極とを含む表示基板と、前記表示基板と対向して前記第1及び第2画素領域にオーバーラップするカラーフィルタが形成された対向基板と、前記表示基板と前記対向基板との間に介在される液晶層と、を含むことを特徴とする表示パネル。前記第1上部電極及び前記第2上部電極が形成された絶縁基板上に形成され、前記第1画素領域及び前記第2画素領域各々での配向方向が互いに同じ第1配光膜をさらに含むことを特徴とする請求項39に記載の表示パネル。前記第1配光膜の配向方向は、前記第1方向または前記第2方向であることを特徴とする請求項40に記載の表示パネル。前記カラーフィルタが形成された対向基板上に形成され、前記第1画素領域及び前記第2画素領域に対向する部分での配向方向が互いに同じ第2配光膜をさらに含むことを特徴とする請求項40に記載の表示パネル。前記第2配光膜の配向方向は、前記第1配光膜の配向方向と同一であることを特徴とする請求項42に記載の表示パネル。前記表示基板の下部面に配置され、前記第1配光膜の配向方向と同じ偏光軸を有する第1偏光板と、前記対向基板の上部面に配置され、前記第1偏光板の偏光軸に対して垂直な偏光軸を有する第2偏光板と、をさらに含むことを特徴とする請求項39に記載の表示パネル。第1下部電極及び前記第1下部電極にオーバーラップし、第1スリットパターンを有する第1上部電極を含む第1画素と、前記第1画素の第1方向に配置されて第2下部電極及び前記第2下部電極にオーバーラップし、前記第1スリットパターンの延長方向と異なる方向に延長した第2スリットパターンを有する第2上部電極を含む第2画素と、前記第1方向と異なる第2方向に延長した第1ゲートラインとを含む表示パネルと、第1ガンマ基準電圧集合及び前記第1ガンマ基準電圧集合と異なる電圧レベルを有する第2ガンマ基準電圧集合を生成するガンマ電圧生成部と、前記第1画素データ及び前記第2画素に各々該当する第1画素データ及び第2画素データを出力する制御部と、前記第1画素データは前記第1ガンマ基準電圧集合に基づいて対応するアナログ形態の第1画素電圧に変換して出力し、前記第2画素データは前記第2ガンマ基準電圧集合に基づいて対応するアナログ形態の第2画素電圧に変換して出力するデータ駆動部と、を含むことを特徴とする表示装置。前記制御部は外部から提供される映像信号を処理して前記第1画素データ及び前記第2画素データを出力し、前記第1ガンマ基準電圧集合及び第2ガンマ基準電圧集合の選択を制御するためのガンマ選択信号を共に出力し、前記データ駆動部は前記ガンマ選択信号に従って前記第1ガンマ基準電圧集合及び前記第2ガンマ基準電圧集合のうち、いずれか1つを選択するガンマ電圧選択部を含むことを特徴とする請求項45に記載の表示装置。前記制御部は外部から提供される映像信号を処理して前記第1及び第2画素データを出力し、前記第1ガンマ基準電圧集合及び第2ガンマ基準電圧集合の選択を制御するためのガンマ選択信号を共に出力し、前記ガンマ電圧生成部は前記ガンマ選択信号により前記第1ガンマ基準電圧集合または前記第2ガンマ基準電圧集合を選択的に出力することを特徴とする請求項45に記載の表示装置。前記ガンマ電圧生成部は、第1抵抗列を含み、外部から提供される電源電圧を利用して前記第1ガンマ基準電圧集合を生成する第1ガンマ部と、前記第1抵抗列と異なる第2抵抗列を含み、前記電源電圧を利用して前記第2ガンマ基準電圧集合を生成する第2ガンマ部と、前記第1ガンマ基準電圧集合及び第2ガンマ基準電圧集合のうち、前記ガンマ選択信号に従って、前記第1ガンマ基準電圧集合または前記第2ガンマ基準電圧集合を選択的に出力するガンマ電圧選択部と、を含むことを特徴とする請求項47に記載の表示装置。前記第1ガンマ基準電圧集合及び第2ガンマ基準電圧集合は、ガンマ値が互いに異なることを特徴とする請求項45に記載の表示装置。前記第1スリットパターンの延長方向と前記第2スリットパターンの延長方向は、前記第2方向を基準として互いに対称であることを特徴とする請求項45に記載の表示装置。前記表示パネルは、前記第1方向に延長して前記第1ゲートラインと交差し、前記第1画素及び第2画素のうち、少なくともいずれか1つと接続される第1データラインをさらに含むことを特徴とする請求項45に記載の表示装置。前記第1及び第2画素は順次に動作し、前記第1ガンマ基準電圧集合及び第2ガンマ基準電圧集合の選択周期は、前記第1画素及び前記第2画素の動作周期と同一であることを特徴とする請求項45に記載の表示装置。本発明の一目的は高い透過率と共に視野角及び視認性を向上させることのできる表示装置を提供することにある。本発明の他の目的は高い透過率と共に視野角及び視認性を向上させることのできる表示基板を提供することにある。本発明のまた他の目的は高い透過率と共に視野角及び視認性を向上させることのできる表示パネルを提供することにある。本発明の実施形態に係る表示基板は絶縁基板、第1ゲートライン、第1下部電極、第2下部電極、第1上部電極、及び第2上部電極を含む。前記絶縁基板は第1画素領域及び前記第1画素領域の第1方向に配置された第2画素領域を有する。前記第1ゲートラインは、前記絶縁基板上に前記第1方向と交差する第2方向に延長する。前記第1下部電極は前記第1画素領域に配置され、前記第2下部電極は前記第2画素領域に配置される。前記第1上部電極は、前記第1画素領域に前記第1下部電極とオーバーラップし、前記第1及び第2方向と異なる第3方向に延長した第1スリットパターンを有する。前記第2上部電極は、前記第2画素領域に前記第2下部電極とオーバーラップし、前記第1~第3方向と異なった第4方向に延長した第2スリットパターンを有する。一実施形態において、前記第1及び第2上部電極が形成された絶縁基板上に配置され、前記第1及び第2画素領域の各々においての配向方向が互いに同じ配光膜をさらに含むようにすることができる。この時、前記配光膜の配向方向は、前記第1方向または前記第2方向でありうる。一実施形態において、前記第2方向は前記第1方向に対して垂直な方向であり、前記第3方向と前記第4方向は前記第2方向を基準として互いに対称でありうる。一実施形態において、前記絶縁基板は前記第1画素領域の前記第2方向に配置された第3画素領域及び前記第2画素領域の前記第2方向に配置された第4画素領域をさらに含む。また、前記第3画素領域に配置された第3下部電極と、前記第4画素領域に配置された第4下部電極と、前記第3画素領域に前記第3下部電極とオーバーラップし、前記第3方向に延長した第3スリットパターンを有する第3上部電極と、前記第4画素領域に前記第4下部電極とオーバーラップし、前記第4方向に延長した第4スリットパターンを有する第4上部電極をさらに含むようにすることができる。一実施形態において、前記表示基板は前記第1ゲートラインと平行な第2ゲートラインと、前記第1及び第2ゲートラインと交差する第1データラインと、前記第1画素領域に形成されて前記第1ゲートライン及び前記第1データラインと電気的に接続された第1スイッチング素子と、前記第2画素領域に形成されて前記第2ゲートライン及び前記第1データラインと電気的に接続された第2スイッチング素子と、をさらに含むようにすることができ、前記第1下部電極または前記第1上部電極は、前記第1スイッチング素子と接続され、前記第2下部電極または前記第2上部電極は前記第2スイッチング素子と接続されるようにすることができる。この時、一実施形態において、前記第1ゲートラインは前記第1画素領域と前記第2画素領域との間に配置され、前記第1ゲートラインと前記第2ゲートラインとの間に前記第2画素領域が配置されるようにすることができる。他の実施形態において、前記第1ゲートラインと前記第2ゲートラインとの間に前記第1及び第2画素領域が配置されるようにすることができる。一実施形態において、前記第1ゲートラインと平行な第2ゲートラインと、前記第1及び第2ゲートラインと交差する第1データラインと、前記第1データラインと平行であり、前記第1及び第2ゲートラインと交差する第2データラインと、前記第1画素領域に形成されて前記第1ゲートライン及び前記第2データラインと電気的に接続された第1スイッチング素子と、前記第2画素領域に形成されて前記第2ゲートライン及び前記第1データラインと電気的に接続された第2スイッチング素子と、をさらに含むようにすることができ、前記第1下部電極または前記第1上部電極は、前記第1スイッチング素子と接続され、前記第2下部電極または前記第2上部電極は前記第2スイッチング素子と接続されるようにすることができる。この時、一実施形態において、前記第1ゲートラインは前記第1画素領域と前記第2画素領域との間に配置され、前記第1ゲートラインと前記第2ゲートラインとの間に前記第2画素領域が配置されるようにすることができる。他の実施形態において、前記第1ゲートラインと前記第2ゲートラインとの間に、前記第1及び第2画素領域が配置されるようにすることができる。また、前記第1上部電極と前記第2上部電極は、互いに接続した一体型構造を有し、前記第1及び第2スリットパターンは互いに接続された構造を有するようにすることができる。一実施形態において、前記絶縁基板は前記第2画素領域の前記第1方向に配置された第3画素領域をさらに含むようにすることができる。また、前記第2方向に延長し前記第3画素領域と前記第2ゲートラインとの間に配置された第3ゲートラインと、前記第3画素領域に配置された第3下部電極と、前記第3画素領域に前記第3下部電極とオーバーラップして前記第3方向に延長した第3スリットパターンを有する第3上部電極と、前記第3ゲートラインと接続されて前記第3ゲートラインと隣接して前記第3画素領域に配置された第3スイッチング素子と、をさらに含むようにすることができる。一実施形態において、前記第1ゲートラインと交差する方向に延長し、互いに平行な第1及び第2データラインをさらに含むようにすることができる。また、前記第1データラインと前記第2データラインとの間に前記第1及び第2画素領域が配置され、前記第1データラインに隣接した前記第1及び第2上部電極の辺は前記第1データラインと平行であり、前記第2データラインに隣接した前記第1及び第2上部電極の辺は前記第2データラインと平行になるようにすることができる。この時、前記第1及び第2データライン各々は、前記第1スリットパターンと平行になるように延長した第1延長部及び前記第2スリットパターンと平行になるように延長した第2延長部を含むようにすることができる。前記第1及び第2データライン各々は、前記第1方向に従って一直線形態で延長したものでありうる。一実施形態において、前記第1スリットパターンは両端のうち、少なくとも一端に前記第2方向に対する前記第3方向の傾斜角より小さい傾斜角を有する第1折り曲げ部を含み、前記第2スリットパターンは両端のうち、少なくとも一端に前記第2方向に対する前記第4方向の傾斜角より小さい傾斜角を有する第2折り曲げ部を含むようにすることができる。本発明の実施形態に係る表示基板は絶縁基板、第1ゲートライン、第1下部電極、第2下部電極、第1上部電極、及び第2上部電極を含む。前記絶縁基板は第1画素領域及び前記第1画素領域の第1方向に配置された第2画素領域を有する。前記第1ゲートラインは前記絶縁基板上に前記第1方向と交差する第2方向に延長し、前記第1画素領域と前記第2画素領域との間に配置される。前記第1下部電極は前記第1画素領域に配置され、前記第2下部電極は前記第2画素領域に配置される。前記第1上部電極は前記第1画素領域に前記第1下部電極とオーバーラップし、前記第1方向に向かって前記第1及び第2方向と異なり、互いに異なる第3方向及び第4方向に順次に延長した第1スリットパターンを有する。前記第2上部電極は前記第2画素領域に前記第2下部電極とオーバーラップし、前記第1方向に向かって前記第4方向及び第3方向に順次に延長した第2スリットパターンを有する第2上部電極を含む。一実施形態において、前記第1及び第2上部電極が形成された絶縁基板上に形成されて、前記第1及び第2画素領域各々での配向方向が互いに同じ配光膜をさらに含むようにすることができる。前記配光膜の配向方向は、前記第1方向または前記第2方向でありうる。一実施形態において、前記第2方向は前記第1方向に対して垂直な方向であり、前記第3方向と前記第4方向は前記第2方向を基準として互いに対称になるようにすることができる。一実施形態において、前記絶縁基板は、前記第1画素領域の前記第2方向に配置された第3画素領域及び前記第2画素領域の前記第2方向に配置された第4画素領域をさらに含むようにすることができる。また、前記第3画素領域に配置された第3下部電極と、前記第4画素領域に配置された第4下部電極と、前記第3画素領域に前記第3下部電極とオーバーラップし、前記第1方向に向かって前記第3方向及び第4方向に順次に延長した第3スリットパターンを有する第3上部電極と、前記第4画素領域に前記第4下部電極とオーバーラップし、前記第1方向に向かって前記第4方向及び第3方向に順次に延長した第4スリットパターンを有する第4上部電極をさらに含むようにすることができる。一実施形態において、前記表示基板は前記第1ゲートラインと平行な第2ゲートラインと、前記第1及び第2ゲートラインと交差する第1データラインと、前記第1及び第2ゲートラインと交差して前記第1データラインと平行な第2データラインと、前記第1画素領域に形成されて前記第1ゲートライン及び前記第2データラインと電気的に接続された第1スイッチング素子と、前記第2画素領域に形成され、前記第2ゲートライン及び前記第1データラインと電気的に接続された第2スイッチング素子をさらに含むようにすることができ、前記第1下部電極または前記第1上部電極は、前記第1スイッチング素子と接続され、前記第2下部電極または前記第2上部電極は前記第2スイッチング素子と接続されるようにすることができる。この時、前記第1データラインと第2データラインとの間に前記第1及び第2画素領域が配置され、前記第1スイッチング素子は前記第2データラインに隣接して配置され、前記第2スイッチング素子は前記第1データラインに隣接して配置されるようにすることができる。一実施形態において、前記第1ゲートラインと交差する方向に延長し、互いに平行な第1及び第2データラインをさらに含み、前記第1データラインと前記第2データラインとの間に前記第1及び第2画素領域が配置され、前記第1データラインに隣接した前記第1及び第2上部電極の辺は前記第1データラインと平行であり、前記第2データラインに隣接した前記第1及び第2上部電極の辺は前記第2データラインと平行になるようにすることができる。この時、前記第1及び第2データライン各々は前記第1スリットパターンと平行な第1延長部及び前記第2スリットパターンと平行な第2延長部を含むようにすることができる。一実施形態において、前記第1スリットパターンは一端に形成し、前記第2方向に対する前記第3方向の傾斜角より小さい傾斜角を有する第1折り曲げ部及び他端に形成され、前記第2方向に対する前記第4方向の傾斜角より小さい傾斜角を有する第2折り曲げ部のうち、少なくとも1つを含み、前記第2スリットパターンは一端に形成され、前記第2方向に対する前記第4方向の傾斜角より小さい傾斜角を有する第3折り曲げ部及び他端に形成され、前記第2方向に対する前記第3方向の傾斜角より小さい傾斜角を有する第4折り曲げ部のうち、少なくとも1つを含むようにすることができる。本発明の実施形態に係る表示パネルは表示基板、対向基板、及び液晶層を含む。前記表示基板は第1画素領域及び前記第1画素領域の第1方向に配置された第2画素領域を有する絶縁基板と、前記絶縁基板上に前記第1方向と交差する第2方向に延長した第1ゲートラインと、前記第1及び第2画素領域各々に形成された第1下部電極及び第2下部電極と、前記第1画素領域に前記第1下部電極とオーバーラップし、前記第1及び第2方向と異なる第3方向に延長した第1スリットパターンを有する第1上部電極と、前記第2画素領域に前記第2下部電極とオーバーラップし、前記第1~第3方向と異なる第4方向に延長した第2スリットパターンを有する第2上部電極とを含む。前記対向基板は前記表示基板と対向して前記第1及び第2画素領域にオーバーラップするカラーフィルタを含む。前記液晶層は前記表示基板と前記対向基板との間に介在する。一実施形態において、前記表示基板は前記第1及び第2上部電極が形成された絶縁基板上に形成され、前記第1及び第2画素領域各々での配向方向が互いに同一な第1配光膜をさらに含むようにすることができる。この時、前記第1配光膜の配向方向は前記第1方向または前記第2方向でありうる。一実施形態において、前記対向基板は前記カラーフィルタが形成された対向基板上に形成され、前記第1及び第2画素領域に対向する部分での配向方向が互いに同一な第2配光膜をさらに含むようにすることができる。この時、前記第2配光膜の配向方向は前記第1配光膜の配向方向と同一でありうる。一実施形態において、前記表示基板の下部面に配置されて前記第1配光膜の配向方向と同一な偏光軸を有する第1偏光板と、前記対向基板の上部面に配置されて前記第1偏光板の偏光軸に対して垂直な偏光軸を有する第2偏光板をさらに含むようにすることができる。一実施形態において、前記表示基板は前記第1ゲートラインと平行になるように配置された第2ゲートラインをさらに含み、前記第1ゲートラインは前記第1画素領域と前記第2画素領域との間に配置され、前記第1ゲートラインと前記第2ゲートラインとの間に前記第2画素領域が配置されるようにすることができる。一実施形態において、前記表示基板は前記第1ゲートラインと平行になるように配置された第2ゲートラインをさらに含み、前記第1ゲートラインと前記第2ゲートラインとの間に前記第1及び第2画素領域が配置されるようにすることができる。この時、前記絶縁基板は、前記第2画素領域の前記第1方向に配置された第3画素領域をさらに含み、前記表示基板は前記第2方向に延長し、前記第3画素領域と前記第2ゲートラインとの間に配置された第3ゲートラインと、前記絶縁基板上に前記第3画素領域に配置された第3下部電極と、前記第3下部電極とオーバーラップし、前記第3方向に延長する第3スリットパターンを有する第3上部電極と、前記第3ゲートラインと電気的に接続され、前記第3画素領域に形成された第3スイッチング素子をさらに含むようにすることができる。また、前記対向基板は、前記第1及び第2スイッチング素子にオーバーラップする遮光パターンをさらに含むようにすることができ、前記第1方向を基準として前記第2画素領域と前記第3画素領域との間にオーバーラップする前記遮光パターンの幅は、前記第2スイッチング素子の一端から、前記第2及び第3ゲートラインを介して反対側の前記第3スイッチング素子の他端までの距離より狭いこともある。本発明の実施形態に係る表示パネルは表示基板、対向基板及び液晶層を含む。前記表示基板は第1画素領域及び前記第1画素領域の第1方向に配置された第2画素領域を有する絶縁基板と、前記絶縁基板上に前記第1方向と交差する第2方向に延長し、前記第1画素領域と前記第2画素領域の間に配置された第1ゲートラインと、前記第1及び第2画素領域各々に形成された第1下部電極及び第2下部電極と、前記第1画素領域に前記第1下部電極とオーバーラップし、前記第1方向に向かって前記第1及び第2方向と異なり、互いに異なる第3方向及び第4方向に順次に延長した第1スリットパターンを有する第1上部電極と、前記第2画素領域に前記第2下部電極とオーバーラップし、前記第1方向に向かって前記第4方向及び第3方向に順次に延長した第2スリットパターンを第2上部電極を含む。前記対向基板は前記表示基板と対向して前記第1及び第2画素領域にオーバーラップするカラーフィルタを含む。前記液晶層は前記表示基板と前記対向基板との間に介在する。一実施形態において、前記第1及び第2上部電極が形成された絶縁基板上に形成され、前記第1及び第2画素領域各々での配向方向が互いに同じ第1配光膜をさらに含むようにすることができる。この時、前記第1配光膜の配向方向は前記第1方向または前記第2方向でありうる。一実施形態において、前記カラーフィルタが形成された対向基板上に形成され、前記第1及び第2画素領域に対向する部分での配向方向が互いに同じ第2配光膜をさらに含むようにすることができる。この時、前記第2配光膜の配向方向は前記第1配光膜の配向方向と同一でありうる。一実施形態において、前記表示基板の下部面に配置されて前記第1配光膜の配向方向と同じ偏光軸を有する第1偏光板及び前記対向基板の上部面に配置され、前記第1偏光板の偏光軸に対して垂直な偏光軸を有する第2偏光板をさらに含むようにすることができる。本発明の実施形態に係る表示装置は表示パネル、ガンマ電圧生成部、制御部、及びデータ駆動部を含む。前記表示パネルは、第1下部電極及び前記第1下部電極にオーバーラップし、第1スリットパターンを有する第1上部電極を含む第1画素と、前記第1画素の第1方向に配置されて第2下部電極及び前記第2下部電極にオーバーラップし、前記第1スリットパターンの延長方向と異なる方向に延長した第2スリットパターンを有する第2上部電極を含む第2画素と、前記第1方向と異なる第2方向に延長した第1ゲートラインを含む。前記ガンマ電圧生成部は、第1ガンマ基準電圧集合及び前記第1ガンマ基準電圧集合と異なる電圧レベルを有する第2ガンマ基準電圧集合を生成する。前記制御部は前記第1及び第2画素に各々該当する第1及び第2画素データを出力する。前記データ駆動部は、前記第1画素データは前記第1ガンマ基準電圧集合に基づいて対応するアナログ形態の第1画素電圧に変換して出力し、前記第2画素データは前記第2ガンマ基準電圧集合に基づいて対応するアナログ形態の第2画素電圧に変換して出力する。一実施形態において、前記制御部は外部から提供される映像信号を処理して前記第1及び第2画素データを出力し、前記第1及び第2ガンマ基準電圧集合の選択を制御するためのガンマ選択信号を共に出力し、前記データ駆動部は前記ガンマ選択信号により前記第1ガンマ基準電圧集合及び前記第2ガンマ基準電圧集合のうち、いずれか1つを選択するガンマ電圧選択部を含むようにすることができる。一実施形態において、前記制御部は外部から提供される映像信号を処理して前記第1及び第2画素データを出力し、前記第1及び第2ガンマ基準電圧集合の選択を制御するためのガンマ選択信号を共に出力し、前記ガンマ電圧生成部は前記ガンマ選択信号により前記第1ガンマ基準電圧集合または前記第2ガンマ基準電圧集合を選択的に出力することができる。この時、前記ガンマ電圧生成部は第1抵抗列を含み、外部から提供される電源電圧を利用して前記第1ガンマ基準電圧集合を生成する第1ガンマ部と、前記第1抵抗列と異なる第2抵抗列を含み、前記電源電圧を利用して前記第2ガンマ基準電圧集合を生成する第2ガンマ部、そして前記第1及び第2ガンマ基準電圧集合のうち、前記ガンマ選択信号に従って、前記第1ガンマ基準電圧集合または、前記第2ガンマ基準電圧集合を選択的に出力するガンマ電圧選択部を含むようにすることができる。一実施形態において、前記第1及び第2ガンマ基準電圧集合はガンマ値が互いに異なることができる。一実施形態において、前記第1スリットパターンの延長方向と前記第2スリットパターンの延長方向は、前記第2方向を基準として互いに対称になるようにすることができる。一実施形態において、前記表示パネルは前記第1方向に延長して前記第1ゲートラインと交差し、前記第1及び第2画素のうち、少なくともいずれか1つと接続される第1データラインをさらに含むようにすることができる。一実施形態において、前記第1及び第2画素は順次に動作し、前記第1及び第2ガンマ基準電圧集合の選択周期は前記第1及び第2画素の動作周期と同一であるようにすることができる本発明の表示基板、表示パネル、及び表示装置によれば、画素各々は下部電極及び上部電極を有し、前記上部電極に形成されたスリットパターンによってシングルドメインを形成するので、高透過率を有するようにすることができる。同時に垂直な方向に隣接する画素の間には互いに異なるドメインを形成し、特に互いに対称なドメインを形成するのでマルチドメインの長所である視野角及び視認性を向上させることができる。従って、透過率低下によってマルチドメインの形成が難しい小型サイズの表示装置でマルチドメインの効果を獲得して視野角及び視認性の向上と共に透過率を向上させることができる。また、ゲートラインは互いに異なるドメインを有する2つの画素領域単位で配置させることによって、ゲートラインにオーバーラップする遮光領域を集中させることができて前記遮光領域により互いに異なるドメインを形成する画素間の輝度差で発生する横線視認性問題を改善することができる。また、互いに異なるシングルドメインを有する第1及び第2画素の駆動であって、互いに異なるガンマ基準電圧セットを利用して互いに異なるレベルの画素電圧を利用することによって、隣接画素の間に互いに異なるドメインによって発生する横線視認性問題を改善することができる。本明細書に開示されている本発明の実施形態に対して、特定の構造的ないし機能的説明は、単に本発明の実施形態を説明するための目的で例示されたものであり、本発明の実施形態は多様な形態で実施することができ、本明細書に説明された実施形態に限定されるものではない。本発明は多様な変更を加えることができ、種々の形態を有するようにすることができるが、特定の実施形態を図面に例示して本明細書に詳細に説明する。しかし、これは本発明を特定の開示形態に限定しようとするものではなく、本発明の思想及び技術範囲に含まれるすべての変更、均等物ないし代替物を含むものであると理解するべきである。本明細書において、第1、第2等の用語は多様な構成要素を説明するのに使用することができるが、これらの構成要素がこのような用語によって限定されてはならない。前記用語は一つの構成要素を他の構成要素から区別する目的で使われる。例えば、本発明の権利範囲から逸脱せずに第1構成要素は第2構成要素と命名することができ、類似に第2構成要素も第1構成要素と命名することができる。ある構成要素が他の構成要素に連結されている、または接続されていると言及された場合には、その他の構成要素に直接的に連結されていたり、接続されていたりすることも意味するが、中間に他の構成要素が存在する場合も含むものであると理解するべきである。一方、ある構成要素が他の構成要素に直接連結されている、または直接接続されていると言及された場合には、中間に他の構成要素が存在しないと理解すべきである。構成要素の間の関係を説明する他の表現、すなわち~間にとすぐに~間にまたは~に隣接すると~に直接隣接する等も同じように解釈すべきである。本明細書で使用した用語は単に特定の実施形態を説明するために使用したもので、本発明を限定するものではない。単数の表現は文脈上明白に異なるように意味しない限り、複数の表現を含む。本明細書で、含むまたは有する等の用語は明細書上に記載された特徴、数字、段階、動作、構成要素、部品または、これを組み合わせたのが存在するということを示すものであって、一つまたはそれ以上の他の特徴や数字、段階、動作、構成要素、部品または、これを組み合わせたものなどの存在または、付加の可能性を、予め排除するわけではない。また、別に定義しない限り、技術的或いは科学的用語を含み、本明細書中において使用される全ての用語は本発明が属する技術分野で通常の知識を有する者であれば、一般的に理解するのと同一の意味を有する。一般的に使用される辞書において定義する用語と同じ用語は関連技術の文脈上に有する意味と一致する意味を有するものと理解するべきで、本明細書において明白に定義しない限り、理想的或いは形式的な意味として解釈してはならない。以下、添付図面を参照して、本発明の望ましい実施形態をより詳細に説明する。図面上の同一構成要素に対しては同一参照符号を使用し、同一構成要素に対してのオーバーラップした説明は省略する。図1は本発明の第1の実施形態に係る表示装置の構成図であり、図2は図1に図示したデータ駆動部の構成図である。図1及び図2を参照すれば、表示装置10は表示パネル100、ガンマ電圧生成部12、データ駆動部14、制御部16、及びゲート駆動部18を含む。前記ガンマ電圧生成部12、前記データ駆動部14、前記制御部16、及び前記ゲート駆動部18は外部のグラフィック機器などのような画像ソースから提供される映像信号を利用して映像が表示されるように表示パネル100を駆動する。図1に図示はしなかったが表示装置10は表示パネル100で光を照射するバックライトアセンブリをさらに含む。前記バックライトアセンブリは、表示パネル100の背面部に配置される。映像の表示方向は前記バックライトアセンブリから表示パネル100に照射される光の進行方向として定義できる。表示パネル100は表示基板或いは、下部基板、対向基板或いは、上部基板及び液晶層を含む。前記対向基板は前記表示基板に対向する。前記液晶層は前記表示基板と前記対向基板との間に介在する。表示パネル100は複数の画素PX及び前記画素PXに接続された複数の信号ラインGL1、GL2、DL1、DL2を含む。例えば、複数の画素PXは第1画素PX1、第2画素PX2、第3画素PX3及び第4画素PX4を含むようにすることができる。平面上で第2画素PX2は第1画素PX1の第1方向D1に配置された画素として定義できる。そこで、第1方向D1は縦方向或いは、列方向でありうる。また、第3及び第4画素PX3、PX4は各々第1及び第2画素PX1、PX2の第2方向D2に配置された画素として定義できる。そこで、第2方向D2は第1方向D1と交差する方向、例えば、第1方向D1と垂直な方向であって横方向或いは行方向でありうる。即ち、画素PXはマトリックス形態で配列された構造でありうる。前記信号ラインGL、DLは、ゲートラインGL及びゲートラインGLと交差するデータラインDLを含む。例えば、前記信号ラインGL、DLは、第1及び第2ゲートラインGL1、GL2と、第1及び第2データラインDL1、DL2を含むようにすることができる。第1及び第2ゲートラインGL1、GL2は、第2方向D2に延長しながら互いに並ぶようにすることができる。第1及び第2データラインDL1、DL2は、第1及び第2ゲートラインGL1、GL2と交差する方向に延長しながら互いに並ぶようにすることができる。第1及び第2データラインDL1、DL2は、第2方向D2と交差する第1方向D1に延長しながら互いに並ぶようにすることができる。前記信号ラインGL、DLは、画素PXと接続される。例えば、画素PX各々は、1つのゲートラインGL及び1つのデータラインDLと接続されるようにすることができる。詳細に図示はしなかったが、画素PX各々は一対の電界形成電極と前記液晶層を含む。前記一対の電界形成電極は下部電極及び下部電極にオーバーラップする上部電極を含む。上部電極はドメイン形成のためのスリットパターンを有する。画素PXそれぞれの上部電極に形成されたスリットパターンに沿う電界を通じて前記画素PX各々にドメインが形成される。第1及び第2画素PX1、PX2は、互いに異なるドメインを有する。例えば、第1画素PX1と第2画素PX2のドメインは、ゲートラインGLのうちの1つを基準として互いに対称な構造でありうる。つまり、第1及び第2画素PX1、PX2のドメインは、ゲートラインGLの延長方向の第2方向D2を基準として対称な構造でありうる。また、第3及び第4画素PX3、PX4は互いに異なるドメインを有する。例えば、ゲートラインGL或いは第2方向D2を基準として互いに対称な構造でありうる。その時、第3及び第4画素PX3、PX4のドメインは各々第1及び第2画素PX1、PX2のドメインと同一でもありうる。即ち、画素ゲートラインGLの延長方向の第2方向D2に沿って配置された画素PXは互いに同一ドメインを有し、データラインDLの延長方向の第1方向D1に沿って配置され、互いに隣接した画素PXは互いに異なるドメインを有する。表示パネル100の構造に対しては、以下で図面を添付しより詳細に説明する。ガンマ電圧生成部12は表示パネル100の画素PXで印加される階調電圧の基礎になるガンマ基準電圧集合VREF1、VREF2を生成する。特に、ガンマ電圧生成部200は第1ガンマ基準電圧集合VREF1及び第2ガンマ基準電圧集合VREF2を生成する。第1及び第2ガンマ基準電圧集合VREF1、VREF2は、互いに異なる電圧レベルを有する。例えば、第1ガンマ基準電圧集合VREF1は第1ガンマ値を有する第1ガンマカーブによる電圧の集合であり、第2ガンマ基準電圧集合VREF2は、第1ガンマ値と異なる第2ガンマ値を有する第2ガンマカーブによる電圧の集合でありうる。前記第1及び第2ガンマ値は、各々第1及び第2画素PX1、PX2のドメインにともなう偏差を補償するための値でありうる。第1ガンマ基準電圧集合VREF1は第1画素PX1の補償駆動のための電圧レベルを有し、第2ガンマ基準電圧集合VREF2は、第2画素PX2の補償駆動のための電圧レベルを有するようにすることができる。また、画素第1及び第2ガンマ基準電圧集合VREF1、VREF2は、第1方向D1に沿って配列された画素PXごとに別に適用するための電圧集合でありうる。詳細に図示はしなかったが、ガンマ電圧生成部12は第1ガンマ基準電圧集合VREF1の生成のための第1ガンマ部及び第2ガンマ基準電圧集合VREF2の生成のための第2ガンマ部を含むようにすることができる。前記第1ガンマ部は電圧分配のための第1抵抗列を含む。前記第2ガンマ部は電圧分配のための第2抵抗列を含む。前記第1及び第2抵抗列は互いに異なる複数の抵抗を含む。第1及び第2ガンマ部は各々電源発生部図示せずから電源電圧を提供され、前記電源電圧を分配して第1及び第2ガンマ基準電圧集合VREF1、VREF2を生成する。ガンマ電圧生成部12は生成された第1ガンマ基準電圧集合VREF1と第2ガンマ基準電圧集合VREF2を共にデータ駆動部300に供給する。データ駆動部14は、制御部16から画素PXの画素データDATA’及び制御信号CONT1、GSELの提供を受ける。データ駆動部14は、第1及び第2ガンマ基準電圧集合VREF1、VREF2に基づいて画素データDAT’を前記画素データDATA’と対応するアナログ形態の画素電圧に変換してデータラインDLを通じて該当画素PXに出力する。この時、第1画素PX1に該当する第1画素データは第1ガンマ基準電圧集合VREF1に基づいて第1画素電圧に変換され、前記第1画素電圧は前記第1画素PX1に出力される。これとは異なって、第2画素PX2に該当する第2画素データは、第2ガンマ基準電圧集合VREF2に基づいて第2画素電圧に変換され、前記第2画素電圧は前記第2画素PX2に出力される。制御部400で提供される画素PXの画素データDATA’はデジタル形態である。従って、データ駆動部14はデジタル形態の画素データDATA’を対応するアナログ形態の画素電圧に変換して出力する。制御信号CONT1、GSELは、データ制御信号CONT1及びガンマ選択信号GSELを含む。データ制御信号CONT1は第2方向D2に沿って配列された行単位の画素PXに対するデータの伝送を指示する水平開始信号STH、データラインDLに該当画素電圧を印加するロード信号LOAD及びタイミング同期のためのデータクロック信号DCLKを含む。また、データ制御信号CONT1は、画素電圧の極性を反転させる極性反転信号をさらに含むようにすることができる。ガンマ選択信号GSELは、第1及び第2ガンマ基準電圧集合VREF1、VREF2の選択を制御するための信号である。ガンマ選択信号GSELは、第1ガンマ基準電圧集合VREF1または第2ガンマ基準電圧集合VREF2の選択を指示する制御信号である。第1及び第2画素PX1に該当する画素データ変換に各々第1及び第2ガンマ基準電圧集合VREF1、VREF2が利用されるので、ガンマ選択信号GSELは、画素水平開始信号STHと同一周期を有するようにすることができる。即ち、第1方向に沿って配置された第1及び第2画素PX1、PX2は順次に動作し、前記第1及び第2ガンマ基準電圧集合VREF1、VREF2の選択周期は前記第1及び第2画素PX1、PX2の動作周期と同一である。データ駆動部14はシフトレジスタ14a、ラッチ14b、デジタル-アナログ変換器14c、バッファ14d及びガンマ電圧選択部14eを含む。シフトレジスタ14aは水平開始信号STH及びデータクロック信号DCLKを入力受ける。シフトレジスト14aは水平開始信号STHが印加されれば、データクロック信号DCLKにより入力される画素データDATA’を順にシフトさせてラッチ14bに提供する。ラッチ14bはシフトレジスタ14aから提供された画素データDATA’を蓄積し、ロード信号LOADに応答して蓄積された画素データDATA’を同時にデジタル-アナログ変換器14cに出力する。デジタル-アナログ変換器14cはガンマ電圧選択部14eから提供される第1ガンマ基準電圧集合VREF1、または、第2ガンマ基準電圧集合VREF2に基づいて画素データDATA’を対応するアナログ形態の画素電圧に変換してバッファ14dに出力する。図示はしなかったが、デジタル-アナログ変換器14cは極性反転信号を入力受けることができ、極性反転信号により極性が反転した画素電圧を出力する。バッファ14dはデジタル-アナログ変換器14cから提供される画素電圧をデータラインDLに出力することによって、該当画素PXに提供する。ガンマ電圧選択部14eはガンマ電圧生成部12から第1及び第2ガンマ基準電圧集合VREF1、VREF2の入力を共に受けて、ガンマ選択信号GSELに従って第1及び第2ガンマ基準電圧集合VREF1、VREF2のうち、いずれか1つの集合を選択してデジタル-アナログ変換器14cに出力する。結果的に、ガンマ電圧選択部14eは第1画素PX1の駆動区間に第1ガンマ基準電圧集合VREF1を選択して出力し、第2画素PX2の駆動区間に第2ガンマ基準電圧集合VREF2を選択して出力する。ガンマ電圧選択部14eは複数の信号のうちのいずれか1つを出力するマルチプレクサMultiplexerを含むようにすることができる。制御部16はグラフィック機器のような外部の画像ソースから映像信号DATA及び同期信号CONTの入力を受ける。同期信号CONTは垂直同期信号Vsync、水平同期信号Hsync、データイネイブル信号DE、メインクロック信号MCLKを含む。制御部16は入力を受けた同期信号CONTに基づいて表示パネル100を駆動するためのガンマ選択信号GSEL、データ制御信号CONT1及びゲート制御信号CONT2を生成し出力する。データ制御信号CONT1及びゲート制御信号CONT2は、各々データ駆動部14及びゲート駆動部18に出力する。データ駆動部14に出力される画素PXの画素データは、赤色画素、緑色画素及び青色画素に対応する3色の画素データを含むようにすることができる。ゲート駆動部18は制御部16に提供されるゲート制御信号CONT2に応答してゲートラインGLを活性化させるゲート信号を順次に出力する。即ち、ゲート信号を順次に出力することによって、前記ゲート駆動部18と接続された画素PXを順次に活性化させて画素電圧の印加を受けるための準備状態にさせる。ゲート制御信号CONT2は走査開始を知らせる走査開始信号STV及びゲートオン電圧Vonの出力時間を制御するためのクロック信号CLKを含む。ゲート駆動部18は、ゲート信号の生成のためのゲートオン電圧VON及びゲートオフ電圧VOFFを電源発生部図示せずから提供を受ける。以下、表示パネル100に対してより詳細に説明する。図3aは本発明の一実施形態に係る表示パネルを説明するための平面図であり、bはaのI-Iラインに沿って切断した表示パネルの断面図である。図3a及び図3bを参照すれば、表示パネル100は表示基板110、対向基板120及び液晶層130を含む。対向基板120は表示基板110に対向し、液晶層130は表示基板110と対向基板120との間に介在する。液晶層130は液晶分子LCを含むようにすることができる。表示パネル100は第1偏光板102及び第2偏光板104をさらに含むようにすることができる。表示基板110は第1絶縁基板111及び第1絶縁基板111上に形成された複数の信号ラインと電界形成のための複数の電界形成電極を含む。表示基板110は前記電界形成電極の動作制御のためのスイッチング素子SW1、SW2、SW3、SW4と液晶分子LCの初期配向のため第1配光膜112をさらに含むようにすることができる。第1絶縁基板111はガラス、または、プラスチックなどの透明な絶縁材質で形成される。第1絶縁基板11は画素PXに対応する複数の画素領域PA1、PA2、PA3、PA4を有する。例えば、複数の画素領域PA1、PA2、PA3、PA4は、第1画素領域PA1、第2画素領域PA2、第3画素領域PA3、及び第4画素領域PA4を含むようにすることができる。第1~第4画素領域PA1、PA2、PA3、PA4は、各々図1及び図2で説明した第1~第4画素PX1、PX2、PX3、PX4を形成するための領域として定義する。第2画素領域PA2は、第1画素領域PA1の第1方向D1に配置された画素領域として定義できる。そこで、第1方向D1は縦方向或いは、列方向でありうる。また、第3画素領域PA3は、第1画素領域PA1の第2方向D2に配置された画素領域として定義でき、第4画素領域PA4は第2画素領域PA2の第2方向D2に配置された画素領域として定義できる。即ち、第1~第4画素領域PA1、PA2、PA3、PA4は、マトリックス形態で配列される。そこで、第2方向D2は第1方向D1に対して垂直な方向であって、横方向或いは、行方向でありうる。前記信号ラインは第1ゲートラインGL1及び第2ゲートラインGL2と、第1データラインDL1及び第2データラインDL2を含むようにすることができる。第1及び第2ゲートラインGL1、GL2は、第2方向D1に延長することができる。第1ゲートラインGL1は第1画素領域PA1と第2画素領域PA2との間及び第3画素領域PA3と第4画素領域PA4との間に配置されるようにすることができる。第2ゲートラインGL2は、第1ゲートラインGL1の第1方向D1に配置される。例えば、第2ゲートラインGL2は第1ゲートラインGL1と並ぶように配置され、第2画素領域PA2及び第4画素領域PA4が、第1ゲートラインGL1と第2ゲートラインGL2との間に配置される。第1データラインDL1と第2データラインDL2は、第1方向D1に延長することができる。第1及び第2データラインDL1、DL2は、ジグザグzigzag形態で第1方向D1に延長されるようにすることができ、ジグザグ形態は電界形成電極の形状によって定義できる。図面では図示することはなかったが、表示基板100は第1及び第2ゲートラインGL1、GL2の一端に形成されたパッド部図示せずをさらに含むようにすることができる。パッド部はゲート駆動部18と電気的に接続する。前記電界形成電極は第1~第4下部電極113_1、113_2、113_3、113_4と、第1~第4上部電極114_1、114_2、114_3、114_4を含む。第1~第4下部電極113_1、113_2、113_3、113_4と、第1~第4上部電極114_1、114_2、114_3、114_4は、透明導電性物質から形成された透明電極でありうる。これとは異なって、第1~第4上部電極114_1、114_2、114_3、114_4は、透明導電性物質から形成された透明電極であり、第1~第4下部電極113_1、113_2、113_3、113_4は、不透明導電性物質から形成された不透明電極でもある。第1下部電極113_1は第1画素領域PA1に形成される。第1下部電極113_1はプレート形態を有するようにすることができる。第1下部電極113_1の外郭は第1ゲートラインGL1、第1及び第2データラインDL1、DL2と部分的にオーバーラップすることができる。第2下部電極113_2は第2画素領域PA2に形成される。第2下部電極113_2はプレート形態を有するようにすることができる。第2下部電極113_2の外郭は第1及び第2ゲートラインGL1、GL2、第1及び第2データラインDL1、DL2と部分的にオーバーラップするようにすることができる。第1下部電極113_1と第2下部電極113_2は、一体で形成されるようにすることができる。第1下部電極113_1と第2下部電極113_2が互いに隣接する領域で第1及び第2下部電極113_1、113_2の終端が互いに接続されるようにすることができる。例えば、第1ゲートラインGL1上で第1下部電極113_1と第2下部電極113_2とが、互いに接続されるようにすることができる。第1下部電極113_1及び第2下部電極113_2は、共通電圧が印加される共通電極でありうる。これとは異なって、第1下部電極113_1と第2下部電極113_2は離隔されて物理的に互いに分離し、図示していない別途の共通電極線を通じて共通電圧の印加を受ける分離型構造でありうる。例えば、前記分離型構造は、島型でありうる。第3下部電極113_3は第3画素領域PA3に形成され、第4下部電極113_4は、第4画素領域PA4に形成される。第3及び第4下部電極113_3、113_4は、第1及び第2下部電極113_1、113_2の場合のように、その終端が互いに接続された一体型構造を有するようにすることができる。これとは異なって、第3及び第4下部電極113_3、113_4は、互いに独立的な構造を有し、図示されなかった別途の共通電極線を通じて共通電圧の印加を受けることができる。第3及び第4下部電極113_3、113_4各々は、実質的に第1及び第2下部電極113_1、113_2と同じ構造を有するようにすることができる。図3a及び図3bでは第1及び第2下部電極113_1、113_2が一体型構造を有し、第3及び第4下部電極113_3、113_4が一体型構造を有する。例えば、第1~第4下部電極113_1、113_2、113_3、113_4は、ストライプ構造を有する。これとは異なって、第1~第4下部電極113_1、113_2、113_3、113_4は全体的に一体型構造を有するようにすることもできる。第1~第4下部電極113_1、113_2、113_3、113_4が一体型構造を有する場合、一体型構造の電極はスイッチング素子SW1、SW2、SW3、SW4及びコンタクト領域を除いた領域、または、少なくともスイッチング素子SW1、SW2、SW3、SW4のコンタクト領域を除いた領域に形成される。第1上部電極114_1は第1画素領域PA1に形成され、第1下部電極113_1と絶縁してオーバーラップする。第1上部電極114_1は液晶層130のドメインdomain形成のために、第1スリットパターン115_1を有する。第1スリットパターン115_1は、第1及び第2方向D1、D2と異なる第3方向に延長する。そこで、第3方向は第1及び第2方向D1、D2に対して、所定角度に傾斜する方向でありうる。第1スリットパターン115_1のスリットは同一間隔で互いに離隔されて平行になるように配置することができる。第1上部電極114_1は第1スイッチング素子SW1と電気的に接続することができる。第1スイッチング素子SW1は、第1ゲートラインGL1及び第1データラインDL1と電気的に接続する。第1スイッチング素子SW1は第1画素領域PA1に配置される。第1スイッチング素子SW1は第1ゲートラインGL1と接続されたゲート電極GE、第1データラインDL1と接続されたソース電極SE、半導体層116aと半導体層116a上に形成されたオーミックコンタクト層116bを含むアクティブパターンAP及びソース電極SEと離隔されたドレーン電極DEを含むようにすることができる。ドレーン電極DEは第1上部電極114_1とコンタクトcontactすることによって、第1上部電極114_1が第1スイッチング素子SW1と電気的に接続することができる。第1上部電極114_1は第1スイッチング素子SW1のスイッチング動作によって第1データラインDL1から画素電圧の印加を受ける画素電極でありうる。第2~第4上部電極114_2、114_3、114_4各々は形成位置及びスリットパターンの延長方向を除いては第1上部電極114_1と実質的に同一であり、第2~第4スイッチング素子SW2、SW3、SW4は、電気的連結を除いては第1スイッチング素子SW1と実質的に同一である。従って、繰り返しの説明は省略し、主に差異点を簡略に説明する。第2上部電極114_2は、第2画素領域PA2に形成され、第2下部電極113_2と絶縁してオーバーラップする。第2上部電極114_2は液晶層130のドメインを形成するための第2スリットパターン115_2を有する。第2スリットパターン115_2は、第1及び第2方向D1、D2と異なり、第3方向とも異なる第4方向に延長する。例えば、第4方向は、第1ゲートラインGL1を基準として第3方向と対称な方向でありうる。即ち、第4方向は第2方向D2を基準として第3方向と対称な方向でありうる。第2スリットパターン115_2のスリットは、同一間隔で互いに離隔して平行になるように配置される。第2上部電極114_2は第2スイッチング素子SW2と電気的に接続する。第2スイッチング素子SW2は、第2ゲートラインGL2及び第1データラインDL1と電気的に接続する。第2スイッチング素子SW2は第2画素領域PA2に配置される。第2上部電極114_2は、第2スイッチング素子SW2と電気的に接続することによって、第2スイッチング素子SW2のスイッチング動作によって第1データラインDL1から画素電圧の印加を受ける画素電極でありうる。第1及び第2データラインDL1、DL2と隣接した第1及び第2上部電極114_1、114_2それぞれの辺は、第1及び第2スリットパターン115_1、115_2の延長方向に延長する。従って、第1上部電極114_1の辺は第1スリットパターン115_1と平行であり、第2上部電極114_2の辺は第2スリットパターン115_2と平行である。第2データラインDL2は、折り曲げ構造を有するようにすることができる。表示基板110全体として見る時、第2データラインDL2は、第1方向D1を沿って折り曲げ構造が繰り返しのジグザグパターンを有するようにすることができる。この時、第2データラインDL2は第1スリットパターン115_1及び第2スリットパターン115_2と平行になるように延長した部分を含むようにすることができる。具体的に、第2データラインDL2は第1画素領域PA1と第3画素領域PA3との間で第1スリットパターン115_1の延長方向と同じ第3方向に延長した部分を含む。また、前記第2データラインDL2は、第2画素領域PA2と第4画素領域PA4との間で第2スリットパターン115_2の延長方向と同じ第4方向に延長した部分を含む。また、第1データラインDL1は第2データラインDL2と同じ折り曲げ構造を有するようにすることができる。第1データラインDL1は第1方向D1に沿って折り曲げ構造が繰り返しのジグザグパターンを有するようにすることができる。第1及び第2データラインDL1、DL2は、第1及び第2画素領域PA1、PA2を間に置いて配置される。第1データラインDL1が第2データラインDL2と同じ形状を有するようにすることによって、第1及び第2データラインDL1、DL2は互いに平行になることができる。第1及び第2データラインDL1、DL2と隣接した第1及び第2上部電極114_1、114_2の辺は、第1及び第2データラインDL1、DL2と平行になることができる。第3上部電極114_3は、第3画素領域PA3に形成され、第3下部電極113_3とオーバーラップする。第3上部電極114_3は第1スリットパターン115_1と同じ方向に延長した第3スリットパターン115_3を含む。即ち、第3上部電極114_3は第3方向に延長する第3スリットパターン115_3を含む。第3上部電極114_3は第3スイッチング素子SW3と接続される。第3スイッチング素子SW3は第1ゲートラインGL1及び第2データラインDL2と電気的に接続する。第3スイッチング素子SW3は、第3画素領域PA3に配置される。第3上部電極114_3は、第3スイッチング素子SW3と電気的に接続することによって、第3スイッチング素子SW3のスイッチング動作に伴って第2データラインDL2から画素電圧の印加を受ける画素電極でありうる。第4上部電極114_4は、第4画素領域PA4に形成され第4下部電極113_4とオーバーラップする。第4上部電極114_4は第2スリットパターン115_2と同じ方向に延長した第4スリットパターン115_4を含む。即ち、第4上部電極114_4は、第4方向に延長する第4スリットパターン115_4を含む。第4上部電極114_4は第4スイッチング素子SW4と接続される。第4スイッチング素子SW4は、第2ゲートラインGL2及び第2データラインDL2と電気的に接続する。第4スイッチング素子SW4は、第4画素領域PA4に配置される。第4上部電極114_4は第4スイッチング素子SW4と電気的に接続することによって、第4スイッチング素子SW4のスイッチング動作に伴って第2データラインDL2から画素電圧の印加を受ける画素電極でありうる。従って、第3上部電極114_3は第1上部電極114_1と同じ方向に液晶層130のドメインを形成し、第4上部電極114_4は第2上部電極114_2と同じ方向に液晶層130のドメインを形成する。第1~第4上部電極114_1、114_2、114_3、114_4は、行方向に配置された電極は、互いに同一ドメインを有し、列方向に配置された電極は互いに異なるドメインを有する。行単位で同一ドメインを有しながら、列方向に隣接する行間は互いに異なるドメインを有する構成である。第1配光膜112は、前記第1~第4上部電極114_1、114_2、114_3、114_4が形成された第1絶縁基板111上に形成される。第1配光膜112は第1~第4画素領域PA1、PA2、PA3、PA4での配向方向が互いに同一になるように処理されて、平面から見る時、前記第1~第4画素領域PA1、PA2、PA3、PA4での第1配光膜112の表面方向性が互いに同一であるようにすることもできる。即ち、第1配光膜112は前記第1~第4画素領域PA1、PA2、PA3、PA4で単一配向方向に処理される。前記第1配光膜112が前記第1~第4画素領域PA1、PA2、PA3、PA4で単一配向方向に処理されるということは、第1配光膜112は第1絶縁基板111の全面に形成され、第1絶縁基板111の全面に対して単一配向方向を有することを意味する。そこで、第1配光膜112の配向方向は、第1配光膜112が液晶を配向させる方向として定義できる。第1配光膜112はラビング処理または光配向処理を通じて前記配向方向を有するようにすることができる。第1配光膜112は多様な方式で前記配向方向を有するようにすることができる。第1配光膜112の配向方向は第1方向D1または第2方向D2を有するようにすることができる。第1配光膜112が第1~第4画素領域PA1、PA2、PA3、PA4に対して第1方向D1または第2方向D2の配向方向を有するようにすることによって、第1及び第2スリットパターン115_1、115_2の方向に対する均衡を成すことができる。従って、第1画素領域PA1と第2画素領域PA2は、互いに対称な方向への液晶駆動が可能であり、第3画素領域PA3と第4画素領域PA4は互いに対称な方向への液晶駆動が可能になる。従って、前記表示基板110を利用する場合、全体的に左右両側方向への視野角が均衡を成すようにすることができる。このような表示基板110の製造方法に対して簡略に説明する。第1絶縁基板111上にゲート金属層を形成し、ゲート金属層をパターニングして第1及び第2ゲートラインGL1、GL2とゲート電極GEを含むゲートパターンを形成する。ゲート金属層は導電性金属としてアルミニウムAl、銀Ag、モリブデンMo、クロムCrなどを含むようにすることができる。ゲートパターンが形成された第1絶縁基板111上にゲート絶縁膜117を形成する。例えば、ゲート絶縁膜117は窒化ケイ素SiNx、酸化ケイ素SiOx等で形成されるようにすることができる。ゲート絶縁膜117上にはアクティブパターンAPをゲート電極GEとオーバーラップするように形成する。アクティブパターンAPは半導体層116aと半導体層116a上に形成されるオーミックコンタクト層116bを含むようにすることができる。続いて、アクティブパターンAPが形成された絶縁基板111上にデータ金属層を形成し、データ金属層をパターニングして第1及び第2データラインDL1、DL2、ソース電極SE及びドレーン電極DEを含むソースパターンを形成する。ソースパターンが形成された第1絶縁基板111上にパッシベーション層118を形成する。第1パッシベーション層118上に第1透明電極層を形成しパターニングして第1~第4画素領域PA1、PA2、PA3、PA4各々に第1~第4下部電極113_1、113_2、113_3、113_4を形成する。続いて、第1~第4下部電極113_1、113_2、113_3、113_4が形成された第1絶縁基板111上に第2パッシベーション層119を形成する。第2パッシベーション層119は前記第1~第4下部電極113_1、113_2、113_3、113_4をカバーすることができる。第1及び第2パッシベーション層118、119をエッチングしてコンタクトホールを形成する。コンタクトホールを通じてドレーン電極DEの一部が露出する。コンタクトホールが形成された第1及び第2パッシベーション層118、119上に第2透明電極層を形成しパターニングして第1~第4上部電極114_1、114_2、114_3、114_4を形成する。第1~第4上部電極114_1、114_2、114_3、114_4各々は、液晶のドメイン形成のため第1~第4スリットパターン115_1、115_2、115_3、115_4を有する。第1及び第3上部電極114_1、114_3各々に形成された第1及び第3スリットパターン115_1、115_3は互いに同じ第3方向に延長する。また、第2及び第4上部電極114_2、114_4各々に形成された第2及び第4スリットパターン115_2、115_4は互いに同じ第4方向に延長する。ここで、第3方向と第4方向は互いに異なる方向であり、望ましくは第1ゲートラインGL1を基準例えば、第2方向を基準として互いに対称な方向でありうる。第1~第4上部電極114_1、114_2、114_3、114_4が形成された第1絶縁基板111上に予備膜を形成し、予備膜表面を第1方向D1でラビング処理または、光配向処理して第1配光膜112を形成することができる。予備膜表面は第2方向D2でラビング処理することもできる。第1配光膜112は第1~第4画素領域PA1、PA2、PA3、PA4全体で互いに同じ配向方向を有するようにすることができる。配向方向は液晶を配向させる方向として定義することができる。前記表示基板110の製造方法は、前記説明した順序と異なる工程順序によって形成されるようにすることができ、必ず上記において説明した方法で制限されるのではない。対向基板120は第2絶縁基板121と前記絶縁基板121上に形成された遮光パターンBM及びカラーフィルタCFを含む。対向基板120は液晶の初期配向のために第2配光膜122をさらに含むようにすることができる。遮光パターンBMは表示基板110に形成されたスイッチング素子SW1、SW2、SW3、SW4、信号ラインGL1、GL2、DL1、DL2にオーバーラップするように形成される。カラーフィルタCFは表示基板110の画素領域PA1、PA2、PA3、PA4各々にオーバーラップするように形成される。カラーフィルタCFは赤色フィルタR、緑色フィルタG、青色フィルタBを含むようにすることができる。これとは異なって、カラーフィルタCFは、他の色を含むようにすることもできる。カラーフィルタCFの色組合は、多様に適用可能であり、カラーフィルタCFの色組合によってその範囲が制限されるのではない。第2配光膜122は遮光パターンBM及びカラーフィルタCFが形成された第2絶縁基板120上に形成される。第2配光膜122は表示基板110と対向して液晶層130と接する第2絶縁基板120の一面に形成される。第2配光膜122は実質的に第1配光膜112と同じ方式で形成される。具体的に、第2配光膜122は第1~第4画素領域PA1、PA2、PA3、PA4に対応する領域での配向方向が互いに同一になるように処理されて、平面から見る時、第1~第4画素領域PA1、PA2、PA3、PA4に対応する領域での表面方向性が互いに同一なこともある。即ち、第2配光膜122は第2絶縁基板121の全面に対して単一配向方向を有するように形成する。第2配光膜122の配向方向形成はラビング処理または光配向処理を通じて形成されるようにすることができる。ここで、配向方向は、第2配光膜122が液晶を配向させる方向として定義することができる。第2配光膜121の配向方向は第1配光膜112の配向方向と同一なこともある。即ち、第2配光膜121の配向方向は第1方向D1または第2方向D2でありうる。例えば、第1配光膜112の配向方向が第1方向D1ならば第2配光膜121の配向方向も第1方向D1であり、第1配光膜112の配向方向が第2方向D2ならば第2配光膜122の配向方向も第2方向D2となる。第1偏光板102及び第2偏光板104各々は表示基板110及び対向基板120の外側面に配置される。第1偏光板102は表示基板110の下部ならば、即ち、第1絶縁基板111で液晶層130と接する面の反対面に配置される。第1偏光板102は表示基板110に備わった第1配光膜112の配向方向と同じ方向の偏光軸を有する。例えば、第1配光膜112の配向方向が第1方向D1ならば第1偏光板102は第1方向D1の偏光軸を有し、第1配光膜の配向方向が第2方向D2ならば第1偏光板102は第2方向D2の偏光軸を有する。第2偏光板104は対向基板120の上部ならば、即ち、第2絶縁基板121で液晶層130と接する面の反対面に配置される。第2偏光板104の偏光軸は第1偏光板102の偏光軸と垂直なように配置される。従って、第2偏光板104は対向基板120に備わった第2配光膜122の配向方向と垂直な方向の偏光軸を有する。表示パネル100で第1~第4画素PX1、PX2、PX3、PX4は第1~第4画素領域PA1、PA2、PA3、PA4に形成された電界形成電極及び液晶層によって定義できる。即ち、第1画素PX1は、第1下部電極113_1、第1上部電極114_1及び第1画素領域PA1にオーバーラップする液晶層130で定義できる。第2画素PX2は第2下部電極113_2、第2上部電極114_2及び第2画素領域PA2にオーバーラップする液晶層130で定義できる。第3画素PX3は第3下部電極113_3、第3上部電極114_3及び第3画素領域PA3にオーバーラップする液晶層130で定義できる。第4画素PX4は第4下部電極113_4、第4上部電極114_4及び第4画素領域PA4にオーバーラップする液晶層130で定義できる。上記説明によれば、第1~第2画素PX1、PX2、PX3、PX4各々はドメイン形成のために電界形成電極のうちのいずれか1つの第1~第4上部電極114_1、114_2、114_3、114_4に各々第1~第4スリットパターン115_1、115_2、115_3、115_4を適用する。具体的に、第1~第4画素PX1、PX2、PX3、PX4各々がシングルドメインを有しながら、第1及び第2画素PX1、PX2のドメイン方向を互いに異なるようにし、前記第3及び第4画素PX3、PX4のドメイン方向を互いに異なるように構成する。第1ゲートラインGL1を基準として第1及び第2画素PX1、PX2のドメインが互いに対称になるようにし、第3及び第4画素PX3、PX4のドメインが互いに置き換える。同時に、第1配光膜112の配向方向を表示基板110に対し全体的に単一方向に形成する。これに伴い、シングルドメインを通じて透過率を向上させると同時に、マルチドメインを通じて視野角及び視認性を向上させることができる。それとともに、互いにドメインが異なる第1画素PX1と第2画素PX2の駆動電圧の基礎となるガンマ基準電圧集合を互いに異なる集合を使うことによって、ドメイン形成により発生できる輝度差を補償して横線視認性問題を改善する。図4は本発明の他の実施形態に係る表示装置の構成図であり、図5は図4に図示したガンマ電圧生成部の構成図であり、図6は図4に図示したデータ駆動部の構成図である。図4、図5及び図6を参照すれば、表示装置20は表示パネル200、ガンマ電圧生成22及びデータ駆動部24、制御部26、及びゲート駆動部28を含む。ガンマ電圧生成部22及びデータ駆動部24、制御部26、及びゲート駆動部28は外部のグラフィック機器などのような画像ソースから提供される映像信号を利用して映像が表示されるように表示パネル200を駆動する。ここで、本発明の第2の実施形態に他の表示装置20はガンマ電圧生成部22及びデータ駆動部24を除いては図1及び図2で説明した表示装置10と実質的に同一である。従って、繰り返しの説明は省略し、差異点中心に簡略に説明する。ガンマ電圧生成部22は表示パネル200の画素PXで印加される実質的な駆動電圧、例えば、階調電圧の基礎となるガンマ基準電圧集合VREF1、VREF2を生成する。特に、ガンマ電圧生成部22は第1ガンマ基準電圧集合VREF1及び第2ガンマ基準電圧集合VREF2を生成し、第1ガンマ基準電圧集合VREF1または第2ガンマ基準電圧集合VREF2を選択的に出力する。第1及び第2ガンマ基準電圧集合VREF1、VREF2は、互いに異なる電圧レベルを有する。例えば、第1ガンマ基準電圧集合VREF1は第1ガンマ値を有する第1ガンマカーブによる電圧の集合であり、第2ガンマ基準電圧集合VREF2は第1ガンマ値と異なる第2ガンマ値を有する第2ガンマカーブによる電圧の集合でありうる。前記第1及び第2ガンマ値は各々第1及び第2画素PX1、PX2のドメインにともなう偏差を補償するための値でありうる。第1ガンマ基準電圧集合VREF1は第1画素PX1の補償駆動のための電圧レベルを有し、第2ガンマ基準電圧集合VREF2は第2画素PX2の補償駆動のための電圧レベルを有するようにすることができる。ガンマ電圧生成部22は制御部26からガンマ選択信号GSELを提供される。ガンマ選択信号GSELは、第1及び第2ガンマ基準電圧集合VREF1、VREF2の選択を制御するための信号である。ガンマ選択信号GSELは第1ガンマ基準電圧集合VREF1または第2ガンマ基準電圧集合VREF2の選択を指示する制御信号である。第1及び第2画素PX1に該当する画素データ変換に各々第1及び第2ガンマ基準電圧集合VREF1、VREF2が利用されるので、ガンマ選択信号GSELはヘン単位の画素PXに対するデータ伝送を知らせる水平開始信号STHと同一周期を有するようにすることができる。即ち、第1方向について配置された第1及び第2画素PX1、PX2は次々と動作し、前記第1及び第2ガンマ基準電圧集合の選択周期は前記第1及び第2画素PX1、PX2の動作周期と同一である。ガンマ電圧生成部22は第1ガンマ部22a、第2ガンマ部22b、及びガンマ電圧選択部22cを含む。第1ガンマ部22aは電源発生部図示せずからガンマ基準電圧生成のための電源電圧を提供され、これを電圧分配して第1ガンマ基準電圧集合VREF1を生成する。第1ガンマ部22aは電圧分配のための複数の抵抗からなる第1抵抗列を含む。第2ガンマ部22bは電源発生部図示せずから前記電源電圧を提供され、これを電圧分配して第2ガンマ基準電圧集合VREF2を生成する。第2ガンマ部22bは電圧分配のための複数の抵抗からなる第2抵抗列を含む。前記第2抵抗列は抵抗の構成が前記第1抵抗列と互いに異なる。ガンマ電圧選択部22cは、第1及び第2ガンマ部22a、22bから各々第1及び第2ガンマ基準電圧集合VREF1、VREF2の入力を受け、制御部28からガンマ選択信号GSELを提供される。ガンマ電圧選択部22cはガンマ選択信号GSELに従って第1及び第2ガンマ基準電圧集合VREF1、VREF2のうちいずれか1つの電圧集合を選択して出力する。ガンマ電圧選択部22cで選択されて出力される電圧集合はデータ駆動部24に提供される。ガンマ電圧選択部22cはガンマ選択信号GSELに基づいて第1画素PX1の動作区間に第1ガンマ基準電圧集合VREF1を選択して出力し、第2画素PX2の動作区間に第2ガンマ基準電圧集合VREF2を選択して出力する役割をする。ガンマ電圧選択部22cはマルチプレクサMultiplexerを含むようにすることができる。上述通りに、ガンマ電圧生成部22は同一時点に第1ガンマ基準電圧集合VREF1または第2ガンマ基準電圧集合VREF2を1つだけ出力する。データ駆動部24は制御部26から画素PXの画素データDATA’及びデータ制御信号CONT1の提供を受ける。データ駆動部24は、画素データDATA’を対応するアナログ形態の画素電圧に変換してデータラインDLを通じて該当画素PXに出力する。この時、第1画素PX1に該当する第1画素データは第1ガンマ基準電圧集合VREF1に基づいて対応する第1画素電圧に変換して出力する。これとは異なって、第2画素PX2に該当する第2画素データは、第2ガンマ基準電圧集合VREF2に基づいて対応する第2画素電圧に変換して出力する。タイミング制御部400から提供される画素PXの画素データDATA’はデジタル形態である。従って、データ駆動部14はデジタル形態の画素データDATA’を対応するアナログ形態の画素電圧に変換して出力することを意味する。データ制御信号CONT1は、第2方向D2に沿って配列された行単位の画素PXに対するデータの伝送を知らせる水平開始信号STH、データラインDLに該当画素電圧を印加するロード信号LOAD、及びタイミング同期のためのデータクロック信号DCLKを含む。また、データ制御信号CONT1は画素電圧の極性を反転させる極性反転信号を含むようにすることができる。データ駆動部24は、シフトレジスタ24a、ラッチ24b、デジタル-アナログ変換器24c、及びバッファ24dを含む。ここで、シフトレジスタ24a、ラッチ24b、デジタル-アナログ変換器24c、及びバッファ24dは、図2で説明したシフトレジスタ14a、ラッチ14b、デジタル-アナログ変換器14c、及びバッファ124dと実質的に同一なので、詳細な説明は省略する。ただし、デジタル-アナログ変換器24cはガンマ電圧生成部22から第1ガンマ基準電圧集合VREF1または第2ガンマ基準電圧集合VREF2を選択的に提供される。図7は本発明の他の実施形態ともなう表示パネルを説明するための平面図である。図7に図示した本発明の他の実施形態に係る表示パネル300は図1及び図2で説明した表示装置10、または、図4~図6で説明した表示装置20に含まれることができる。表示パネル300は表示基板310を除けば、図3a及び図3bで説明した表示パネル100と実質的に同一である。また、図7に図示した表示基板310は第1~第4上部電極314_1、314_2、314_3、314_4それぞれのスリットパターンの構造を除けば、図3a及び図3bで説明した表示基板110と実地的に同一である。従って、繰り返しの説明は省略し、差異点中心に簡略に説明する。図7を参照すれば、表示基板310は絶縁基板図示せず、複数の信号ライン、複数個の電界形成電極を含み、電界形成電極の動作制御のためのスイッチング素子SW1、SW2、SW3、SW4と液晶の初期配向のため第1配光膜図示せずを含むようにすることができる。絶縁基板は第1~第4画素領域PA1、PA2、PA3、PA4を有する。第1画素領域PA1の第1方向D1に第2画素領域PA2が配置され、第3及び第4画素領域PA3、PA4各々は、第1及び第2画素領域PA1、PA2の第2方向D2に配置される。信号ラインは第1及び第2ゲートラインGL1、GL2と第1及び第2データラインDL1、DL2を含み、互いに交差して形成される。第1及び第2ゲートラインGL1、GL2は、第2方向D2に延長し、第1及び第2データラインDL1、DL2は、第1方向D1にジグザグ形態で延長することができる。第1~第4画素領域PA1、PA2、PA3、PA4に各々第1~第4下部電極313_1、313_2、313_3、313_4が形成され、第1~第4下部電極313_1、313_2、313_3、313_4と各々オーバーラップして第1~第4上部電極314_1、314_2、314_3、314_4が形成される。第1~第4上部電極314_1、314_2、314_3、314_4は各々第1~第4スリットパターン315_1、315_2、315_3、315_4を含む。第1及び第3スリットパターン315_1、315_3は第1及び第2方向D1、D2と他の第3方向に延長する。第2及び第4スリットパターン315_2、315_4は第1及び第2方向D1、D2と違って、第3方向と異なる第4方向に延長する。第1上部電極314_1に形成された第1スリットパターン315_1は、一端に第2方向D2に対して傾斜角が小さくなるように第1折り曲げ部315_1aを有する。即ち、第1折り曲げ部315_1aは第2方向D2に近接した方向に第1スリットパターン315_1aの一端が折り曲げられた構造を有する。第1スリットパターン315_1aの端部が角ばった構造の場合、前記第1スリットパターン315_1の端部領域で電界わい曲が発生し、これによって開口率が低下するようにすることができる。従って、第1折り曲げ部315_1aを具備することによって第1スリットパターン315_1の端部領域で電界わい曲を最小化させて開口率を向上させることができる。第2上部電極314_2に形成された第2スリットパターン315_2aは一端に第2方向D2に対して前記第2方向D2に行くにつれ小さくなる傾斜角を有する第2折り曲げ部315_2aを含む。第2折り曲げ部315_2aは第2方向D2に近接した方向に第2スリットパターン315_2aの一端を折り曲げた構造である。電界効果は第1折り曲げ部315_1aの場合と類似しているように第2折り曲げ部315_2aによって最小化されるようにすることができる。また、第3上部電極314_3に形成された第3スリットパターン315_3は一端に第3折り曲げ部315_3aを有し、第3スリットパターン315_3が第1スリットパターン315_1と同じ方向に延長することによって第3折り曲げ部315_3aは第1折り曲げ部315_1aと同じ構造を有する。第4上部電極314_4に形成された第4スリットパターン315_4は、一端に第4折り曲げ部315_4を有し、第4スリットパターン315_4が第2スリットパターン315_2と同じ方向に延長することによって第4折り曲げ部315_4aは第2折り曲げ部315_2aと同じ構造を有する。ここで、第1及び第2折り曲げ部315_1a、315_2aは、第1ゲートラインGL1を基準として対称なパターンを有するようにすることができる。即ち、第1折り曲げ部315_1aは、第1ゲートラインGL1を基準として遠く離れた第1スリットパターン315_1の一端に構成され、第2折り曲げ部315_2aは第1ゲートラインGL1を基準として遠く離れた第2スリットパターン315_2の一端に構成されるようにすることができる。第3及び第4折り曲げ部315_3a、315_4a各々は、第1及び第2折り曲げ部315_1a、315_2aの場合と同一である。上記において、第1~第4折り曲げ部315_1a、315_2a、315_3a、315_4aが、各々第1~第4スリットパターン315_1、315_2、315_3、315_4の一端に備えられると説明した。これとは異なって、第1~第4折り曲げ部315_1a、315_2a、315_3a、315_4aが、各々第1~第4スリットパターン315_1、315_2、315_3、315_4の一端及び他端例えば、両端全部に備えられるようにすることもできる。図8は本発明のまた他の実施形態に係る表示パネルを説明するための平面図である。図8に図示した本発明のまた他の実施形態に係る表示パネル400は図1及び図2で説明した表示装置10、または、図4、図5及び図6で説明した表示装置20に含まれることができる。表示パネル400は表示基板410を除けば、図3a及び図3bで説明した表示パネル100と実質的に同一である。また、図8に図示した表示基板410は第1~第4上部電極414_1、414_2、414_3、414_4それぞれのスリットパターンの構造及び第1~第4スイッチング素子SW1、SW2、SW3、SW4の配置構造を除けば、図3a及び図3bで説明した表示基板110と類似している。従って、繰り返しの説明は省略し、差異点中心に簡略に説明する。図8を参照すれば、表示基板410は絶縁基板図示せず、複数の信号ライン、複数個の電界形成電極を含む。複数の信号ライン及び複数個の電界形成電極は、絶縁基板上に形成される。電界形成電極の動作制御のためのスイッチング素子SW1、SW2、SW3、SW4と液晶の初期配向のための第1配光膜図示せずを含むようにすることができる。絶縁基板は第1~第4画素領域PA1、PA2、PA3、PA4を有する。第1画素領域PA1の第1方向D1に第2画素領域PA2が配置される。第3及び第4画素領域PA3、PA4は、各々第1及び第2画素領域PA1、PA2の第2方向D2に配置される。信号ラインは第1及び第2ゲートラインGL1、GL2と第1及び第2データラインDL1、DL2を含み、互いに交差して形成される。第1及び第2ゲートラインGL1、GL2は第2方向D2で延びて、第1及び第2データラインDL1、DL2は第1方向D1でジグザグ形態に延長することができる。第1~第4画素領域PA1、PA2、PA3、PA4に各々第1~第4下部電極413_1、413_2、413_3、413_4が形成され、第1~第4下部電極413_1、413_2、413_3、413_4と各々オーバーラップし、第1~第4上部電極414_1、414_2、414_3、414_4が形成される。第1~第4上部電極414_1、414_2、414_3、414_4は、各々第1~第4スリットパターン415_1、415_2、415_3、415_4を含む。第1及び第3スリットパターン415_1、415_3各々は第3方向に延長する。第2及び第4スリットパターン415_2、415_4の各々は、第4方向に延長する。第1上部電極414_1に形成された第1スリットパターン415_1は、一端及び他端の各々に第2方向D2に対する傾斜角が小さくなるように第1折り曲げ部415_1aを有する。第1折り曲げ部415_1aは、第2方向D2に近接した方向で第1スリットパターン415_1の一端及び他端で折り曲げられた部分である。第1折り曲げ部415_1aの機能は先立って説明した第1折り曲げ部315_1a、図7参照の場合と実質的に同一である。第2上部電極414_2に形成された第2スリットパターン415_2は一端及び他端の各々に第2方向D2に対する傾斜角が小さくなるように第2折り曲げ部415_2aを有する。第2折り曲げ部415_2aは、第2方向D2に近接した方向に第2スリットパターン415_2の一端及び他端で折り曲げられた部分である。第2折り曲げ部415_2aの機能は先立って説明した第2折り曲げ部315_2a図7参照の場合と実質的に同一である。また、第3上部電極414_3に形成された第3スリットパターン415_3は、一端及び他端の各々に第3折り曲げ部415_3aを有し、第3スリットパターン415_3が第1スリットパターン415_1と同一方向に延長することによって第3折り曲げ部415_3aは第1折り曲げ部415_1aと同じ構造を有する。第4上部電極414_4に形成された第4スリットパターン415_4は一端及び他端に第4折り曲げ部415_4aを有し、第4スリットパターン415_4が第2スリットパターン415_2と同一方向に延長することによって第4折り曲げ部415_4aは第2折り曲げ部415_2aと同じ構造を有する。ここで、第1及び第2折り曲げ部415_1a、415_2aは、第1ゲートラインGL1を基準として互いに対称なパターンを有するようにすることができ、第3及び第4折り曲げ部415_3a、415_4aはやはり第1ゲートラインGL1を基準として互いに対称なパターンを有するようにすることができる。第1上部電極414_1は、第1スイッチング素子SW1と電気的に接続できる。第1スイッチング素子SW1は、第1ゲートラインGL1及び第2データラインDL2と接続される。第1及び第2データラインDL1、DL2は、第1及び第2画素領域PA1、PA2を間に置いて互いに平行になるように配置することができる。第2上部電極414_2は、第2スイッチング素子SW2と電気的に接続できる。第2スイッチング素子SW2は、第2ゲートラインGL2及び第1データラインDL1と接続する。このように、第1及び第2スイッチング素子SW1、SW2の各々は、互いに異なる第1及び第2データラインDL1、DL2に接続される。また、第1スイッチング素子SW1は第2データラインDL2に隣接して配置され、第2スイッチング素子SW2は第1データラインDL1に隣接して配置される。従って、第1及び第2スイッチング素子SW1、SW2の配置は対称な構造を有する。例えば、第1スイッチング素子SW1は第1画素領域PA1で第2データラインDL2に隣接した右側部位に配置され、第2スイッチング素子SW2は、第2画素領域PA2で第1データラインDL1に隣接した左側部位に配置される。一方、第3及び第4上部電極414_3、414_4は、各々第3及び第4スイッチング素子SW3、SW4と電気的に接続するが、第3及び第4スイッチング素子SW3、SW4の各々は、第1及び第2スイッチング素子SW1、SW2と実質的に同じ構造を有するようにすることができる。このように、前記第1~第4スイッチング素子SW1、SW2、SW3、SW4の配置が、第1方向D1によって異なって、前記第1~第4画素領域PA1、PA2、PA3、PA4が他の構造を有するようにすることによって、光が遮断される領域が交互に配置するので前記表示装置は左右方向でバランスの取れた視認性を有するようにすることができる。図9は本発明のまた他の実施形態に係る表示パネルを説明するための平面図である。図9に図示した本発明のまた他の実施形態に係る表示パネル500は、図1及び図2で説明した表示装置10、または、図4、図5及び図6で説明した表示装置20に含まれることができる。表示パネル500は、表示基板510の一部構成を除けば、図3a及び図3bで説明した表示パネル100と実質的に同一である。従って、繰り返しの説明は省略し、差異点中心に簡略に説明する。図9を参照すれば、表示基板510は絶縁基板図示せず、複数の信号ライン、複数個の電界形成電極を含み、電界形成電極の動作制御のためのスイッチング素子SW1、SW2、SW3、SW4と液晶の初期配向のための配光膜図示せずを含むようにすることができる。絶縁基板は第1~第4画素領域PA1、PA2、PA3、PA4を有する。第1画素領域PA1の第1方向D1に第2画素領域PA2が配置され、第3及び第4画素領域PA3、PA4各々は、第1及び第2画素領域PA1、PA2の第2方向D2に配置される。ここで、第1~第4画素領域PA1、PA2、PA3、PA4は、各々四角形状を有するようにすることができる。一例として、第1~第4画素領域PA1、PA2、PA3、PA4は各々長方形状を有するようにすることができる。信号ラインは第1及び第2ゲートラインGL1、GL2と第1及び第2データラインDL1、DL2を含み、互いに交差して形成される。第1及び第2ゲートラインGL1、GL2は、第2方向D2に延長し、第1及び第2データラインDL1、DL2は第1方向D1に延長することができる。第1及び第2データラインDL1、DL2各々は、第1方向D1に沿って一直線形態に延長することができ、第1及び第2データラインDL1、DL2は互いに平行になるようにすることができる。第1及び第2データラインDL1、DL2はその間に第1及び第2画素領域PA1、PA2が位置するように配置される。第1~第4画素領域PA1、PA2、PA3、PA4に各々第1~第4下部電極513_1、513_2、513_3、513_4が形成され、第1~第4下部電極513_1、513_2、513_3、513_4の各々とオーバーラップして第1~第4上部電極514_1、514_2、514_3、514_4が形成される。第1~第4上部電極514_1、514_2、514_3、514_4は各々第1~第4スリットパターン515_1、515_2、515_3、515_4を含む。第1及び第3スリットパターン515_1、515_3は第1及び第2方向D1、D2と他の第3方向に延長する。第2及び第4スリットパターン515_2、515_4は、第1及び第2方向D1、D2と違って、第3方向と異なる第4方向に延長する。第3方向及び第4方向は第1ゲートラインGL1を基準として互いに対称な方向でありうる。第1上部電極514_1に形成された第1スリットパターン515_1は、一端及び他端の各々に第2方向D2に対する傾斜角が小さくなるように第1折り曲げ部515_1aを有する。即ち、第1折り曲げ部515_1aは、第2方向D2に近接した方向に第1スリットパターン515_1の一端及び他端で折り曲げられた部分である。第1折り曲げ部515_1aの機能は、先立って説明した第1折り曲げ部315_1a図7参照と同一である。第2上部電極514_2に形成された第2スリットパターン515_2は一端及び他端の各々に第2方向D2に対する傾斜角が小さくなるように第2折り曲げ部515_2aを有する。第2折り曲げ部515_2aは第2方向D2に近接した方向に第2スリットパターン515_2の一端及び他端で折り曲げられた部分である。第2折り曲げ部515_2aの機能は、先立って説明した第2折り曲げ部315_2a図7参照と同一である。また、第3上部電極514_3に形成された第3スリットパターン515_3は、一端及び他端の各々に第3折り曲げ部515_3aを有し、第3スリットパターン515_3が第1スリットパターン515_1と同一方向に延長することによって第3折り曲げ部515_3aは第1折り曲げ部515_1aと同じ構造を有する。第4上部電極514_4に形成された第4スリットパターン515_4は、一端及び他端に第4折り曲げ部515_4aを有し、第4スリットパターン515_4が第2スリットパターン515_2と同一方向に延長することによって第4折り曲げ部515_4aは第2折り曲げ部515_2aと同じ構造を有する。ここで、第1及び第2折り曲げ部515_1a、515_2aは、第1ゲートラインGL1を基準として対称なパターンを有するようにすることができ、第3及び第4折り曲げ部515_3a、515_4aは、やはり第1ゲートラインGL1を基準として対称なパターンを有するようにすることができる。第1上部電極514_1は第1スイッチング素子SW1と電気的に接続することができる。第1スイッチング素子SW1は第1ゲートラインGL1及び第2データラインDL2と接続される。第1及び第2データラインDL1、DL2は、第1画素領域PA1と第2画素領域PA2との間に置いて互いに平行になるように配置されるようにすることができる。第2上部電極514_2は第2スイッチング素子SW2と電気的に接続することができる。第2スイッチング素子SW2は第2ゲートラインGL2及び第1データラインDL1と接続される。このように、第1及び第2スイッチング素子SW1、SW2が互いに異なるデータラインに接続される。従って、第1及び第2スイッチング素子SW1、SW2の配置は、先立って図8で説明した第4の実施形態の場合と同一である。第3及び第4上部電極514_3、514_4の各々は、第3及び第4スイッチング素子SW3、SW4と電気的に接続するが、第3及び第4スイッチング素子SW3、SW4の各々は第1及び第2スイッチング素子SW1、SW2と実質的に同じ構造を有するようにすることができる。第1及び第2データラインDL1、DL2と隣接した第1及び第2上部電極514_1、514_2の辺は、第1及び第2データラインDL1、DL2と平行になるように形成される。従って、第1及び第2上部電極514_1、514_2は、各々長方形構造を有するようにすることができる。同様に第3及び第4上部電極514_3、514_4は各々長方形構造を有するようにすることができる。上述通り、第1~第4画素領域PA1、PA2、PA3、PA4が長方形状を有し、電界形成電極がそれに対応する形状を有する。従って、各画素部の区画が容易になる。反面、第1~第4スリットパターン515_1、515_2、515_3、515_4を介して傾斜した方向で電界を形成することによって、第1及び第2画素領域PA1、PA2が互いに異なる方向へのドメインを形成して視野角及び視認性向上と、開口率を向上させることができる。図10は、本発明のまた他の実施形態に係る表示パネルを説明するための平面図である。図10に図示した本発明のまた他の実施形態に係る表示パネル600は図1及び図2で説明した表示装置10、または、図4、図5及び図6で説明した表示装置20に含まれることができる。表示パネル600は表示基板610の一部構成を除けば、図3a及び図3bで説明した表示パネル100と実質的に同一である。従って、繰り返しの説明は省略し、差異点を中心に簡略に説明する。図10を参照すれば、表示基板610は絶縁基板図示せず、複数の信号ライン、複数個の電界形成電極を含み、電界形成電極の動作制御のためのスイッチング素子SW1、SW2、SW3、SW4と液晶の初期配向のための第1配光膜図示せずを含むようにすることができる。絶縁基板は第1~第4画素領域PA1、PA2、PA3、PA4を有する。第1画素領域PA1の第1方向D1に第2画素領域PA2が配置され、第3及び第4画素領域PA3、PA4の各々は第1及び第2画素領域PA1、PA2の第2方向D2に配置される。信号ラインは第1及び第2ゲートラインGL1、GL2と第1及び第2データラインDL1、DL2を含み、互いに交差して形成される。第1及び第2ゲートラインGL1、GL2は第2方向D2に延長し、第1ゲートラインGL1は、第1画素領域PA1と第2画素領域PA2との間に配置される。第1及び第2データラインDL1、DL2は、第1方向D1でジグザグ形態で延長し、第1及び第2データラインDL1、DL2の各々は、第1画素領域PA1と第3画素領域PA3との間の区間で少なくとも1回折り曲がるということを有するようにすることによって、ジグザグ形態を有するようにすることができる。第1~第4画素領域PA1、PA2、PA3、PA4に各々第1~第4下部電極613_1、613_2、613_3、613_4が形成され、第1~第4下部電極613_1、613_2、613_3、613_4と各々重なり第1~第4上部電極614_1、614_2、614_3、614_4が形成される。第1~第4上部電極614_1、614_2、614_3、614_4は、各々液晶のドメインを形成するための第1~第4スリットパターン615_1、615_2、615_3、615_4を含む。第1スリットパターン615_1は、第1及び第2方向D1、D2と違って互いに異なる方向の第3方向と第4方向に順次に延長した部分を含む。例えば、第1スリットパターン615_1は、第1方向D1に向かって第3方向及び第4方向に順次に延長した構造を有する。即ち、第1スリットパターン615_1は、第3方向に延長した第1延長部、前記第4方向に延長した第2延長部、及び前記第1及び第2延長部を接続する折り曲げ部を含む構造を有するようにすることができる。ここで、第3方向及び第4方向、は第2方向D2を基準として互いに対称な方向でありうる。第2スリットパターンh615_2は、第4方向及び第3方向に延長した部分を含む。例えば、第2スリットパターン615_2は第1方向D1に向かって第4方向及び第3方向に順次に延長した構造を有する。即ち、第2スリットパターン615_2は折り曲げ構造を有し、第1スリットパターン615_1とは反対向きの構造を有する。第3スリットパターン615_3は第1スリットパターン615_1と平行な構造を有し、第4スリットパターン615_4は第2スリットパターン615_2と平行な構造を有する。つまり、第3及び第4スリットパターン615_3、615_4は、各々第1及び第2スリットパターン615_1、615_2と同一形態を有する。第1スリットパターン615_1は一端に第2方向D2に対して傾斜角が小さくなるように第1折り曲げ部615_1aを有する。第1折り曲げ部615_1aは第3方向に延長した端部に配置され、第2方向D2に対して第3方向より傾斜角が小さい構造を有する。また、第1スリットパターン615_1は、第1折り曲げ部615_1aが形成された一端の反対側他端に第2方向D2に対して傾斜角が小さくなるように第2折り曲げ部615_1bを有する。第2折り曲げ部615_1bは第4方向に延長した端部に配置され、第2方向D2に対して第4方向より傾斜角が小さい構造を有する。第2スリットパターン615_2は一端に第2方向D2に対して傾斜角が小さくなるように第3折り曲げ部615_2aを有する。第3折り曲げ部615_2aは第3方向に延長した端部に配置され、第2方向D2に対して第3方向より傾斜角が小さい構造を有する。また、第2スリットパターン615_2は第3折り曲げ部615_2aが形成された一端の反対側の他端に第2方向D2に対して傾斜角が小さくなるように第4折り曲げ部615_2bを有する。第2折り曲げ部615_2bは第4方向に延長した端部に配置され、第2方向D2に対して第4方向より傾斜角が小さい構造を有する。ここで、第1折り曲げ部615_1aが形成された第1スリットパターン615_1の一端は第3折り曲げ部615_2aが形成された第2スリットパターン615_2の一端と反対側である。第3スリットパターン615_3は一端に第5折り曲げ部615_3aを有し、他端に第6折り曲げ部615_3bを有する。第5及び第6折り曲げ部615_3a、615_3bは第1スリットパターン615_1に形成された第1及び第2折り曲げ部615_1a、615_1bと実質的に同一である。第4スリットパターン615_4は一端に第7折り曲げ部615_4aを有し、他端に第8折り曲げ部615_4bを有する。第7及び第8折り曲げ部615_4a、615_4bは、第2スリットパターン615_2に形成された第3及び第4折り曲げ部615_2a、615_2bと実質的に同一である。また、第1上部電極614_1は、第1スイッチング素子SW1と電気的に接続する。第1スイッチング素子SW1は第1ゲートラインGL1及び第2データラインDL2と接続される。第2上部電極614_2は第2スイッチング素子SW2と電気的に接続する。第2スイッチング素子SW2は第2ゲートラインGL2及び第1データラインDL1と接続される。このように、第1及び第2スイッチング素子SW1、SW2は、互いに異なるデータラインに接続される。従って、第1及び第2スイッチング素子SW1、SW2の配置は先立って図9を参照して説明した第4の実施形態の場合と実質的に同一である。例えば、第1スイッチング素子SW1は第2データラインDL2に隣接して第1画素領域PA1で右側に配置され、第2スイッチング素子SW2は第1データラインDL1に隣接して第2画素領域PA2で左側に配置される。第3及び第4上部電極615_3、615_4の各々は、第3及び第4スイッチング素子SW3、SW4と電気的に接続するが、第3及び第4スイッチング素子SW3、SW4の構造は、第1及び第2スイッチング素子SW1、SW2の構造と同一である。一方、第1及び第2データラインDL1、DL2は、第1及び第2画素領域PA1、PA2を間に置いて配置され、第1スリットパターン615_1と平行になるように延長した部分及び第2スリットパターン615_2と平行になるように延長した部分を含んで構成される。即ち、第1及び第2データラインDL1、DL2はジグザグzigzag構造を有する。これに、第1及び第2画素領域PA1、PA2の各々が2つのドメインを形成しながら、第1ゲートラインGL1を基準としてドメインは対称である。従って、開口率、視野角及び視認性を向上させることができる。図11aは本発明のまた他の実施形態に係る表示パネルを説明するための平面図であり、図11bは図11aのII-II’ラインに沿って切断した表示パネルの断面図である。図11a及び図11bに図示した本発明のまた他の実施形態に係る表示パネル700は、図1及び図2で説明した表示装置10、または、図4、図5及び図6で説明した表示装置20に含まれることができる。図11a及び図11bを参照すれば、表示パネル700は表示基板710、対向基板720及び液晶層730を含む。対向基板720は表示基板710と対向して液晶層720は表示基板710と対向基板720との間に介在する。液晶層730は液晶LCを含むようにすることができる。表示パネル700は第1偏光板702及び第2偏光板704をさらに含む。ここで、表示パネル700は表示基板710の一部構成を除けば図3a及び図3bで説明した表示パネル100と実質的に同一である。図11aに図示した表示基板710は、図3a及び図3bに図示した表示基板100とは別に、下部電極がスイッチング素子と電気的に接続する。従って、繰り返しの説明は省略し、差異点中心に簡略に説明する。表示基板710は、絶縁基板711と前記絶縁基板711上に形成された複数の信号ライン、電界形成のための複数個の電界形成電極を含む。表示基板710は電界形成電極の動作制御のためのスイッチング素子SW1、SW2、SW3、SW4と液晶の初期配向のための第1配光膜712をさらに含む。絶縁基板711は第1~第4画素領域PA1、PA2、PA3、PA4を有する。第1画素領域PA1を基準として第2画素領域PA2は第1方向D1に配置され、第3及び第4画素領域PA3、PA4の各々は、第1及び第2画素領域PA1、PA2の第2方向D2に配置される。ここで、第1方向D1と第2方向D2は互いに垂直な方向でありうる。信号ラインは第1及び第2ゲートラインGL1、GL2と第1及び第2データラインDL1、DL2を含み、互いに交差する。第1及び第2ゲートラインGL1、GL2は第2方向D2に延長し、第1ゲートラインGL1は、第1画素領域PA1と第2画素領域PA2との間に配置されるようにすることができる。第2ゲートラインGL2は第2画素領域PA2を間に置いて第1ゲートラインGL1と並ぶようにするように配置される。前記電界形成電極は第1~第4下部電極713_1、713_2、713_3、713_4及び第1~第4上部電極714_1、714_2、714_3、714_4を含む。第1~第4下部電極713_1、713_2、713_3、713_4は各々第1~第4画素領域PA1、PA2、PA3、PA4に形成される。第1~第4下部電極713_1、713_2、713_3、713_4と第1及び第2ゲートラインGL1、GL2の間にはゲート絶縁膜717が形成され絶縁される。第1~第4下部電極713_1、713_2、713_3、713_4は各々隣接した信号ラインと重ならないことが望ましい。従って、第1~第4下部電極713_1、713_2、713_3、713_4は、各々端部の辺が信号ラインと所定の間隔で離隔される。この時、場合によって第1~第4下部電極713_1、713_2、713_3、713_4は、ストレージ形成のために隣接するゲートラインと部分的にオーバーラップするように形成することができる。または、ストレージ形成のために第1~第4下部電極713_1、713_2、713_3、713_4とオーバーラップするようにストレージ電極図示せずが備えられるようにすることができる。前記ストレージ電極は通常、ゲートラインと平行になるように形成されたストレージラインに電気的に接続され、ゲートラインと同一金属層で形成されるようにすることができる。第1下部電極713_1は第1スイッチング素子SW1と電気的に接続することができる。第1スイッチング素子SW1は第1ゲートラインGL1及び第1データラインDL1と電気的に接続する。第1下部電極713_1は第1スイッチング素子SW1のスイッチング動作に従がって第1データラインDL1から映像の表示のための画素電圧の印加を受ける画素電極でありうる。第2下部電極713_2は第2スイッチング素子SW2と電気的に接続することができる。第2スイッチング素子SW2は第2ゲートラインGL2及び第1データラインDL1と電気的に接続する。前記第2下部電極713_2は、第2スイッチング素子SW2のスイッチング動作に従って、第1データラインDL1から映像の表示のための画素電圧の印加を受ける画素電極でありうる。第3及び第4下部電極713_3、713_4は、各々第3及び第4スイッチング素子SW3、SW4を通じて第2データラインDL2と電気的に接続する。第1~第4下部電極713_1、713_2、713_3、713_4各々はプレート形状を有するようにすることができる。第1~第4上部電極714_1、714_2、714_3、714_4は、各々第1~第4画素領域PA1、PA2、PA3、PA4に形成される。第1~第4上部電極714_1、714_2、714_3、714_4は、各々第1~第4下部電極713_1、713_2、713_3、713_4にオーバーラップする。第1~第4上部電極714_1、714_2、714_3、714_4と第1~第4下部電極713_1、713_2、713_3、713_4との間には第1パッシベーション層718が配置して絶縁される。第1~第4上部電極714_1、714_2、714_3、714_4は、各々液晶のドメイン形成のため第1~第4スリットパターン715_1、715_2、715_3、715_4を有する。第1~第4スリットパターン715_1、715_2、715_3、715_4は、各々図3a及び図3bで説明した第1の実施形態の表示基板110の第1~第4スリットパターン115_1、115_2、115_3、115_4と同一である。第1~第4上部電極714_1、714_2、714_3、714_4は、共通電圧が印加される共通電極でありうる。図11a及び図11bの図面では第1及び第2上部電極714_1、714_2が、一体型構造を有し、第3及び第4上部電極714_3、714_4が一体型構造を有する。例えば、第1~第4上部電極714_1、714_2、714_3、714_4は、ストライプ構造を有するようにすることができる。または、第1~第4上部電極714_1、714_2、714_3、714_4が一部領域を除いて形成された1つの一体型構造を有するようにすることもできる。即ち、表示基板710の全面に対して上部電極が一体型構造を有するようにすることもできる。または、第1~第4上部電極714_1、714_2、714_3、714_4は、個別的に分離した構造例えば、アイルランド型を有するようにすることができ、この場合、共通電圧ラインが別途で備わって第1~第4上部電極714_1、714_2、714_3、714_4に電気的に接続することができる。このような、表示パネル700は、第1~第4上部電極714_1、714_2、714_3、714_4に形成された第1~第4スリットパターン715_1、715_2、715_3、715_4を通じて液晶のドメインを形成する。具体的に、画素領域ごとにシングルドメインを形成し、第1方向D1で隣接した画素領域の間に互いに異なる方向、例えば、互いに対称な方向のドメインを形成してマルチドメイン効果を得る。従って、開口率向上と共に視野角及び視認性を向上させることができる。第1配光膜712は、第1~第4上部電極714_1、714_2、714_3、714_4が形成された絶縁基板711上に形成される。第1配光膜712は第1~第4画素領域PA1、PA2、PA3、PA4の各々での配向方向が互いに同一に処理されて、平面から見る時、表面方向性が単一方向を構成する。第1配光膜712の配向方向は、液晶を配向させる方向として定義することができる。第1配光膜712の配向方向は第1方向D1または第2方向D2でありうる。第1配光膜712は液晶層と接する絶縁基板712の一面に形成される。対向基板720は絶縁基板721と絶縁基板721上に形成された遮光パターンBM及びカラーフィルタCFを含む。対向基板720は液晶の初期配向のための第2配光膜722をさらに含むようにすることができる。遮光パターンBMは信号ラインGL1、GL2、DL1、DL2とスイッチング素子SW1、SW2、SW3、SW4にオーバーラップして形成される。遮光パターンBMは光の透過を遮断する。カラーフィルタCFは画素領域PA1、PA2、PA3、PA4に各々オーバーラップするように形成される。カラーフィルタCFは3色構成を有するようにすることができ、場合によって、白色或いは、透明カラーフィルタCFをさらに含むようにすることができる。第2配光膜722は表示基板7100と対向して液晶層730と接する第2絶縁基板721の一面に形成される。第2配光膜722は第1~第4画素領域PA1、PA2、PA3、PA4に対応する領域での配向方向が互いに同一であるように処理されて、平面から見る時、第1~第4画素領域PA1、PA2、PA3、PA4に対応する領域での表面方向性が互いに同一であるようにすることもできる。即ち、第2配光膜722は絶縁基板721の全面に対して単一配向方向で形成される。第2配光膜722の配向はラビング処理または光配向処理を通じて形成されるようにすることができる。第2配光膜722の配向方向は第1配光膜712の配向方向と同じ方向である。第1偏光板702は、表示基板710の下部ならば、例えば、第1絶縁基板711で液晶層730と接する面の反対面に配置される。第1偏光板702は表示基板710に備わった第1配光膜712の配向方向と同じ方向の偏光軸を有する。第2偏光板704は、対向基板720の上部ならば、例えば、第2絶縁基板721で液晶層730と接する面の反対面に配置される。第2偏光板704は第1偏光板702の偏光軸に対して垂直な偏光軸を有する。図12は本発明のまた他の実施形態に係る表示パネルを説明するための平面図である。図12に図示した本発明のまた他の実施形態に係る表示パネル800は図1及び図2で説明した表示装置10または、図4、図5及び図6で説明した表示装置20に含まれることができる。表示パネル800は表示基板810を除けば、図11a及び図11bで説明した表示パネル700と実質的に同一である。また、図12に図示した表示基板810は第1~第4上部電極814_1、814_2、814_3、814_4それぞれのスリットパターンの構造を除けば、図11a及び図11bで説明した表示基板710と実地的に同一である。従って、繰り返しの説明は省略して、差異点中心に簡略に説明する。図12を参照すれば、表示基板810は絶縁基板811、複数の信号ライン、複数の電界形成電極、複数のスイッチング素子SW1、SW2、SW3、SW4及び第1配光膜図示せずを含むようにすることができる。絶縁基板811は第1~第4画素領域PA1、PA2、PA3、PA4を有する。第1画素領域PA1の第1方向D1に第2画素領域PA2が配置されて、第3及び第4画素領域PA3、PA4各々は、第1及び第2画素領域PA1、PA2の第2方向D2に配置される。信号ラインは第1及び第2ゲートラインGL1、GL2と第1及び第2データラインDL1、DL2を含み、互いに交差して形成される。第1及び第2ゲートラインGL1、GL2は第2方向D2に延長し、第1及び第2データラインDL1、DL2は第1方向D1方向にジグザグ形態に延長することができる。第1~第4画素領域PA1、PA2、PA3、PA4は各々第1~第4下部電極813_1、813_2、813_3、813_4が形成され、第1~第4下部電極813_1、813_2、813_3、813_4とオーバーラップされて第1~第4上部電極814_1、814_2、814_3、814_4が形成される。第1下部電極813_1は第1スイッチング素子SW1と電気的に接続する。第1スイッチング素子SW1は第1ゲートラインGL1及び第1データラインDL1と電気的に接続する。前記第1下部電極813_1は画素電圧の印加を受ける画素電極でありうる。第2下部電極813_2は、第2スイッチング素子SW2と電気的に接続する。第2スイッチング素子SW2は第2ゲートラインGL2及び第1データラインDL1と電気的に接続する。前記第2下部電極813_2は画素電圧の印加を受ける画素電極でありうる。第3及び第4下部電極813_3、813_4各々は第3及び第4スイッチング素子SW3、SW4を通じて第2データラインDL2と電気的に接続され、第2データラインDL2から映像の表示のための画素電圧の印加を受ける画素電極でありうる。第1~第4上部電極814_1、814_2、814_3、814_4は各々液晶のドメイン形成のため第1~第4スリットパターン815_1、815_2、815_3、815_4を含む。第1~第4スリットパターン815_1、815_2、815_3、815_4は図7で説明した第3の実施形態の表示基板310の第1~第4スリットパターン315_1、315_2、315_3、315_4と同一である。第1~第4上部電極814_1、814_2、814_3、814_4は共通電圧が印加される共通電極でありうる。第1~第4上部電極814_1、814_2、814_3、814_4は第7の実施形態で説明したストライプ構造、または、一体型構造、または、分離型構造を有するようにすることができる。図13は本発明のまた他の実施形態に係る表示パネルを説明するための平面図である。図13に図示した本発明のまた他の実施形態に係る表示パネル900は、図1及び図2で説明した表示装置10または、図4、図5及び図6で説明した表示装置20に含まれることができる。表示パネル900は表示基板910を除けば、図11a及び図11bで説明した表示パネル700と実質的に同一である。また、図13に図示した表示基板910は第1~第4上部電極414_1、414_2、414_3、414_4それぞれのスリットパターンの構造及び第1~第4スイッチング素子SW1、SW2、SW3、SW4の配置構造を除けば、図11a及び図11bで説明した表示基板710と実質的に同一である。従って、繰り返しの説明は省略して、差異点中心に簡略に説明する。図13を参照すれば、表示基板900は絶縁基板図示せず、複数の信号ライン、複数の電界形成電極、複数のスイッチング素子SW1、SW2、SW3、SW4及び第1配光膜図示せずを含むようにすることができる。前記絶縁基板は第1~第4画素領域PA1、PA2、PA3、PA4を有する。第1画素領域PA1の第1方向D1に第2画素領域PA2が配置され、第3及び第4画素領域PA3、PA4各々は第1及び第2画素領域PA1、PA2の第2方向D2に配置される。信号ラインは第1及び第2ゲートラインGL1、GL2と第1及び第2データラインDL1、DL2を含む。第1及び第2ゲートラインGL1、GL2は第2方向D2で延びて、第1及び第2データラインDL1、DL2は第1方向D1でジグザグ形態に延長することができる。第1及び第2データラインDL1、DL2は第1及び第2画素領域PA1、PA2を間に置いて平行に配置されるようにすることができる。第1~第4画素領域PA1、PA2、PA3、PA4各々には第1~第4下部電極913_1、913_2、913_3、913_4が形成され、第1~第4下部電極913_1、913_2、913_3、913_4とオーバーラップして第1~第4上部電極914_1、914_2、914_3、914_4が形成される。第1下部電極913_1は第1スイッチング素子SW1と電気的に接続する。第1スイッチング素子SW1は第1ゲートラインGL1及び第2データラインDL2と接続される。第1下部電極913_1は画素電圧が印加される画素電極である。第2下部電極913_2は第2スイッチング素子SW2と電気的に接続する。第2スイッチング素子SW2は第2ゲートラインGL2及び第1データラインDL1と接続される。第2下部電極913_2は画素電圧が印加される画素電極である。このように、第1及び第2スイッチング素子SW1、SW2が互いに異なるデータラインに接続される。また、第1スイッチング素子SW1は第2データラインDL2に隣接して配置され、第2スイッチング素子SW2は第1データラインDL1に隣接して配置される。従って、第1及び第2スイッチング素子SW1、SW2の配置は画素領域別に対称な構造を有する。一方、第3及び第4下部電極913_3、913_4各々は第3及び第4スイッチング素子SW3、SW4と電気的に接続するが、第3及び第4スイッチング素子SW3、SW4の構造は第1及び第2スイッチング素子SW1、SW2の構造と同一である。第1~第4上部電極914_1、914_2、914_3、914_4は各々第1~第4スリットパターン915_1、915_2、915_3、915_4を含む。第1~第4スリットパターン915_1、915_2、915_3、915_4は、図8で説明した第4の実施形態の表示基板410の第1~第4スリットパターン415_1、415_2、415_3、415_4と同一である。第1~第4上部電極914_1、914_2、914_3、914_4は共通電圧が印加される共通電極でありうる。第1~第4上部電極914_1、914_2、914_3、914_4は第7の実施形態で説明したことがあるストライプ構造、または、一体型構造、または、分離型構造を有するようにすることができる。図14は本発明のまた他の実施形態に係る表示パネルを説明するための平面図である。図14に図示した本発明のまた他の実施形態に係る表示パネル1000は図1及び図2で説明した表示装置10または、図4、図5及び図6で説明した表示装置20に含まれることができる。表示パネル1000は表示基板1010の一部構成を除けば、図11a及び図11bで説明した表示パネル700と実質的に同一である。従って、繰り返しの説明は省略し、差異点中心に簡略に説明する。図14を参照すれば、表示基板1010は絶縁基板図示せず、複数の信号ライン、複数の電界形成電極、複数のスイッチング素子SW1、SW2、SW3、SW4及び第1配光膜図示せずを含むようにすることができる。前記絶縁基板は第1~第4画素領域PA1、PA2、PA3、PA4を有する。第1画素領域PA1の第1方向D1に第2画素領域PA2が配置され、第3及び第4画素領域PA3、PA4各々は第1及び第2画素領域PA1、PA2の第2方向D2に配置される。ここで、第1~第4画素領域PA1、PA2、PA3、PA4各々は直射各形態を有するようにすることができる。信号ラインは第1及び第2ゲートラインGL1、GL2と第1及び第2データラインDL1、DL2を含み、互いに交差する。第1及び第2ゲートラインGL1、GL2は第2方向D2で延びて、第1及び第2データラインDL1、DL2は第1方向D1に延長することができる。第1及び第2データラインDL1、DL2各々は第1方向D1を従って、一直線形態で延びられるし、第1及び第2データラインDL1、DL2は互いに平行にすることができる。第1及び第2データラインDL1、DL2の間に第1及び第2画素領域PA1、PA2位置するように配置される。第1~第4画素領域PA1、PA2、PA3、PA4は各々第1~第4下部電極1013_1、1013_2、1013_3、1013_4が形成され、第1~第4下部電極1013_1、1013_2、1013_3、1013_4とオーバーラップして第1~第4上部電極1014_1、1014_2、1014_3、1014_4が形成される。第1~第4上部電極1014_1、1014_2、1014_3、1014_4は各々第1~第4スリットパターン1015_1、1015_2、1015_3、1015_4を含む。第1~第4スリットパターン1015_1、1015_2、1015_3、1015_4は図9で説明した第5の実施形態の表示基板510の第1~第4スリットパターン514_1、514_2、514_3、514_4と同一である。第1下部電極1013_1は第1スイッチング素子SW1と電気的に接続する。第1スイッチング素子SW1は第1ゲートラインGL1及び第2データラインDL2と接続される。第1下部電極1013_1は画素電極である。第2下部電極1013_2は第2スイッチング素子SW2と電気的に接続する。第2スイッチング素子SW2は第2ゲートラインGL2と第1データラインDL1と接続される。第2下部電極1013_2は画素電極である。第1スイッチング素子SW1は第2データラインDL2に隣接して配置されて、第2スイッチング素子SW2は第1データラインDL1に隣接して配置される。従って、第1及び第2スイッチング素子SW1、SW2の配置は画素領域別に対称な構造を有する。第3及び第4下部電極1013_3、1013_4は各々第3及び第4スイッチング素子SW3、SW4と電気的に接続するが、第3及び第4スイッチング素子SW3、SW4の構造は第1及び第2スイッチング素子SW1、SW2の構造と同一である。第1~第4上部電極1014_1、1014_2、1014_3、1014_4でデータラインと隣接した辺はデータラインと平行になるように形成される。従って、第1~第4上部電極1014_1、1014_2、1014_3、1014_4は各々長方形構造を有するようにすることができる。図15は本発明のまた他の実施形態に係る表示パネルを説明するための平面図である。図15に図示した本発明のまた他の実施形態に係る表示パネル1100は図1及び図2で説明した表示装置10または、図4、図5及び図6で説明した表示装置20に含まれることができる。表示パネル1100は表示基板1110の一部構成を除けば、図11a及び図11bで説明した表示パネル700と実質的に同一である。従って、繰り返しの説明は省略し、差異点中心に簡略に説明する。図15を参照すれば、表示基板1100は絶縁基板図示せず、複数の信号ライン、複数個の電界形成電極、スイッチング素子SW1、SW2、SW3、SW4及び第1配光膜図示せずを含むようにすることができる。前記絶縁基板は第1~第4画素領域PA1、PA2、PA3、PA4を有する。第1画素領域PA1の第1方向D1に第2画素領域PA2が配置され、第3及び第4画素領域PA3、PA4各々は第1及び第2画素領域PA1、PA2の第2方向D2に配置される。信号ラインは第1及び第2ゲートラインGL1、GL2と第1及び第2データラインDL1、DL2を含み、互いに交差して形成される。第1及び第2ゲートラインGL1、GL2は第2方向D2に延長し、第1ゲートラインGL1は第1及び第2画素領域PA1、PA2の間に配置される。第1及び第2データラインDL1、DL2は第1方向D1にジグザグ形態で延長して、第1及び第2データラインDL1、DL2各々は第1画素領域PA1と第3画素領域PA3との間の区間で少なくとも1回折り曲げられることを有するようにすることによってジグザグ形態を有するようにすることができる。第1~第4画素領域PA1、PA2、PA3、PA4には各々第1~第4下部電極1113_1、1113_2、1113_3、1113_4が形成され、第1~第4下部電極1113_1、1113_2、1113_3、1113_4とオーバーラップして第1~第4上部電極1114_1、1114_2、1114_3、1114_4が形成される。第1~第4上部電極1114_1、1114_2、1114_3、1114_4は各々液晶のドメイン形成のため第1~第4スリットパターン1115_1、1115_2、1115_3、1115_4を含む。第1~第4スリットパターン1115_1、1115_2、1115_3、1115_4は図10で説明した第6の実施形態の表示基板610の第1~第4スリットパターン615_1、615_2、615_3、615_4と同一である。第1下部電極1113_1は第1スイッチング素子SW1と電気的に接続する。第1スイッチング素子SW1は第1ゲートラインGL1及び第2データラインDL2と接続される。第1下部電極1113_1は画素電極である。第2下部電極1113_2は第2スイッチング素子SW2と電気的に接続する。第2スイッチング素子SW2は第2ゲートラインGL2及び第1データラインDL1と接続される。第2下部電極1113_2は画素電極である。第1及び第2スイッチング素子SW1、SW2が互いに異なるデータラインに接続される。また、第1スイッチング素子SW1は第2データラインDL2に隣接して配置されて、第2スイッチング素子SW2は第1データラインDL1に隣接して配置される。従って、第1及び第2スイッチング素子SW1、SW2の配置は画素領域別に対称な構造を有する。第3及び第4下部電極924、928の各々は、第3及び第4スイッチング素子SW3、SW4と電気的に接続するが、第3及び第4スイッチング素子SW3、SW4の構造は第1及び第2スイッチング素子SW1、SW2の構造と実質的に同一である。第1及び第2データラインDL1、DL2の形態は図10で説明した第6の実施形態の表示基板610の第1及び第2データラインDL1、DL2と同一である。図16a及び図16bは、本発明のまた他の実施形態に係る表示パネルを説明するための等価回路図及び平面図である。図16a及び図16bに図示した本発明のまた他の実施形態に係る表示パネル1200は図1及び図2で説明した表示装置10または、図4、図5及び図6で説明した表示装置20に含まれることができる。表示パネル1200は表示基板1210の一部構成を除けば、図3a及び図3bで説明した表示パネル100と実質的に同一である。従って、繰り返しの説明は省略して、差異点中心に簡略に説明する。図16a及び図16bを参照すれば、表示パネル1200は表示基板1210或いは、下部基板、対向基板或いは、上部基板及び液晶層を含む。前記対向基板は表示基板1210に対向して、前記液晶層は表示基板1210と前記対向基板との間に介在する。表示パネル1200は等価回路的に見る時、複数の画素PX及び前記画素PXに接続された複数の信号ラインGL、DLを含む。複数の画素PXはマトリックス形態で配列される。例えば、複数の画素PXは第1~第8画素PX1~PX8を含むようにすることができる。平面上で第1画素PX1を基準として第1方向D1に順に配置された画素を第2~第4画素PX2、PX3、PX4として各々定義することができる。第1方向D1は縦方向或いは、列方向でありうる。第5~第8画素PX5、PX6、PX7、PX8は各々第1~第4画素PX1、PX2、PX3、PX4の第2方向D2に配置された画素で定義することができる。即ち、第1画素PX1の第2方向D2に配置された画素を第5画素PX5として定義することができる。第5画素PX5を基準として第1方向D1に順に配置された画素を第6~第8画素PX6、PX7、PX8として各々定義することができる。第2方向D2は第1方向D1と交差する方向、例えば、第1方向D1と垂直な方向で横方向或いは、行方向でありうる。画素PXはマトリックス形態で配列される。画素PXは各々表示基板1210上に形成された一対の電界形成電極と液晶層を含む。一例として、第1画素PX1の場合、一対の電界形成電極で、第1下部電極1213_1及び第1下部電極1213_1にオーバーラップする第1上部電極1214_1を含む。第1上部電極1214_1はドメイン形成のため第1スリットパターン1215_1を有する。画素PXはそれぞれの上部電極に形成されたスリットパターンによる電界を通じてドメインを形成する。第1及び第2画素PX1、PX2は互いに異なるドメインを有する。第1画素PX1と第2画素PX2のドメインはゲートラインGLを基準として互いに対称な構造でありうる。即ち、第1及び第2画素PX1、PX2のドメインはゲートラインGLの延長方向の第2方向D2を基準として互いに対称な構造でありうる。第3及び第4画素PX3、PX4は互いに異なるドメインを有する。第3及び第4画素PX3、PX4はゲートラインGL或いは第2方向D2を基準として互いに対称な構造でありうる。第3及び第4画素PX3、PX4は互いに異なるドメインを有する。第5及び第6画素PX5、PX6は、ゲートラインGL或いは第2方向D2を基準として互いに対称な構造でありうる。第7及び第8画素PX7、PX8は互いに異なるドメインを有する。第7及び第8画素PX7、PX8は、ゲートラインGL或いは第2方向D2を基準として互いに対称な構造でありうる。この時、第1、第3、第5、第7画素PX1、PX3、PX5、PX7は、互いに同じドメインであり、第2、第4、第6、第8画素PX2、PX4、PX6、PX8は互いに同じドメインでありうる。即ち、画素PXはゲートラインGLの延長方向の第2方向D2について配置された画素PXは互いに同一ドメインを有し、データラインDLの延長方向の第1方向D1に沿って配置された隣接した画素PXは互いに異なるドメインを有する構造でありうる。前記信号ラインGL、DLはゲートラインGL及びゲートラインGLと交差するデータラインDLを含む。前記信号ラインは画素PXと接続される。例えば、画素PX各々は1つのゲートラインGL及び1つのデータラインDLと接続されるようにすることができる。例えば、前記信号ラインは第1~第4ゲートラインGL1、GL2、GL3、GL4と、第1~第3データラインDL1、DL2、DL3を含むようにすることができる。表示基板1210は絶縁基板図示せず、複数の信号ライン、複数の電界形成電極、複数のスイッチング素子及び第1配光膜図示せずを含む。前記絶縁基板は第1~第8画素領域PA1~PA8を有する。第1~第8画素PA1~PA8は、先立って等価回路図で説明した第1~第8画素PX1~PX8と同じ配置を有する。即ち、第1~第4画素領域PA1、PA2、PA3、PA4は第1方向D1に沿って、順次に配置された画素領域として定義することができる。第5~第8画素領域PA5、PA6、PA7、PA8は、各々第1~第4画素領域PA1、PA2、PA3、PA4の第2方向D1に配置された画素領域として定義することができる。信号ラインは第1~第4ゲートラインGL1、GL2、GL3、GL4と第1~第3データラインDL1、DL2、DL3を含み、互いに交差して形成される。第1~第4ゲートラインGL1、GL2、GL3、GL4は、第2方向D2に延長し、互いに並ぶように配置される。特に、第1及び第2ゲートラインGL1、GL2は第1及び第2画素領域PA1、PA2と第5及び第6画素領域PA5、PA6を間に置いて互いに並ぶように配置される。第1ゲートラインGL1は第1及び第5画素領域PA1、PA5の一側例えば、上方に配置され、第2ゲートラインGL2は反対方向第2及び第6画素領域PA2、PA6の他側例えば、下方に配置される。第2ゲートラインGL2は、第2画素領域PA2と第3画素領域PA3との間及び第6画素領域PA6と第7画素領域PA7との間に配置される。第3及び第4ゲートラインGL3、GL4は第3及び第4画素領域PA3、PA4と第7及び第8画素領域PA7、PA8を間に置いて互いに並ぶように配置される。第3ゲートラインGL3は第3及び第7画素領域PA3の一側例えば、上方に配置され、第4ゲートラインGL4は反対方向第4及び第8画素領域PA4、PA8の他側例えば、下方に配置される。第3ゲートラインGL3は第2画素領域PA2と第3画素領域PA3との間及び第6画素領域PA6と第7画素領域PA7との間に配置される。第3ゲートラインGL3は第2ゲートラインGL2と第3画素領域PA3との間及び第2ゲートラインGL2と第7画素領域PA7との間に配置される。従って、第1画素領域PA1と第2画素領域PA2との間及び第5画素領域PA5と第6画素領域PA6との間にはゲートラインGLが配置されない。反面、第2画素領域PA2と第3画素領域PA3との間及び第6画素領域PA6と第7画素領域PA7との間には2つのゲートラインGLが配置される。結果的に、ゲートラインGLは第1方向D1に2つの画素領域PA単位ごとに2つの配線が配置される構造である。第1~第3データラインDL、DL2、DL3は、第1~第2ゲートラインGL1、GL2、GL3、GL4と交差する方向、例えば、第2方向D2と交差する第1方向D1に延長しながら互いに並ぶようにすることができる。例えば、第1及び第2データラインDL1、DL2は、各々第1及び第5画素領域PA1、PA5の一側例えば、左側に配置され、第3データラインDL3は第2データラインDL2の反対方向に第5画素領域PA5の他側例えば、右側に配置される。前記電界形成電極は第1~第8下部電極1213_1~1213_8と、第1~第8上部電極1214_1~1214_8を含む。第1~第8画素領域PA1~PA8に各々第1~第8下部電極1213_1~1213_8が形成され、第1~第8下部電極1213_1~1213_8とオーバーラップして第1~第8上部電極1214_1~1214_8が形成される。第1~第8上部電極1214_1~1214_8は各々第1~第8スリットパターン1215_1~1215_8を含む。第1、第3、第5及び第7スリットパターン1215_1、1215_3、1215_5、1215_7は、第1及び第2方向D1、D2と他の第3方向に延長する。第2、第4、第6及び第7スリットパターン1215_2、1215_4、1215_6、1215_8は、第1及び第2方向D1、D2と違って第3方向と異なる第4方向に延長する。第3方向と第4方向はゲートラインGLの延長方向の第2方向D2を基準として互いに対称な構造でありうる。第1~第8上部電極1214_1~1214_8は各々第1~第8スイッチング素子SW1~SW8と電気的に接続することによって、信号ラインと電気的に接続する。第1~第8上部電極1214_1~1214_8は画素電圧を提供する画素電極でありうる。第1~第8スイッチング素子SW1~SW8は各々第1~第8画素領域PA1~PA8に配置される。第1~第4スイッチング素子SW1、SW2、SW3、SW4は各々第1~第4ゲートラインGL1、GL2、GL3、GL4に電気的に接続され、全部第1データラインDL1に電気的に接続する。第4~第8スイッチング素子SW5、SW6、SW7、SW8は、各々第1~第4ゲートラインGL1、GL2、GL3、GL4に電気的に接続されて、全部第2データラインDL2に電気的に接続する。第1~第8スイッチング素子SW1~SW8は、各々電気的に接続された信号配線に隣接するように配置されるようにすることができる。前記で説明した表示基板1210でデータラインDLの形態、下部電極、上部電極、スリットパターンの構造的特徴は図8~図11で説明した第3の実施形態~第6の実施形態に係る表示基板310、410、510、610と同一でありうる。図示はしていないが、対向基板は絶縁基板上に形成された遮光パターン、カラーフィルタ及び第2配光膜を含む。図17は本発明のまた他の実施形態に係る表示パネルで対向基板に含まれる遮光パターンを説明するための平面図である。図17を参照すれば、遮光パターンBMは表示基板1210に形成された信号ラインGL1~GL4、DL1~DL3及びスイッチング素子SW1~SW8にオーバーラップするように形成される。遮光パターンBMは第1方向D1に対する幅d1を遮光対象より相対的に狭く形成される。具体的に、ゲートラインGL及びゲートラインGLと接続されたスイッチング素子SWを含んでゲートパターンとする時、第1方向D1を基準として前記ゲートパターンにオーバーラップする遮光パターンBMの幅d1は前記ゲートパターンの幅d2より狭く形成される。例えば、第1方向D1を基準として第2画素領域PA2と第3画素領域PA3の間に配置された遮光パターンBMの幅d1は、第2及び第3ゲートラインGL2、GL3と、これに接続された第2及び第3スイッチング素子SW2、SW3の全体幅d2より狭く形成される。この時、前記ゲートパターンの幅d2は第2スイッチング素子SW2の一端から始まって反対方向から第3スイッチング素子SW3の他端までの距離で定義することができる。このように、遮光パターンBMを前記ゲートパターンの幅より狭く形成することによって、表示基板1210と対向基板図示せずを接合する時、アラインマージンを確保することができる。従って、アラインミスによる開口率減少を改善できるようになる。遮光パターンBMは第2方向D2に対する幅はデータラインDLに対して同一であるか、または、相対的に狭いこともある。図18は本発明のまた他の実施形態に係る表示パネルを説明するための平面図である。図18に図示した本発明のまた他の実施形態に係る表示パネル1300は、図1及び図2で説明した表示装置10または、図4、図5及び図6で説明した表示装置20に含まれることができる。表示パネル1300は表示基板1310の一部構成を除けば、図16a及び図16bで説明した表示パネル1200と実質的に同一である。従って、繰り返しの説明は省略して、差異点中心に簡略に説明する。図18を参照すれば、表示基板1210は絶縁基板図示せず、複数の信号ライン、複数の電界形成電極、複数のスイッチング素子及び第1配光膜図示せずを含む。前記絶縁基板は第1~第8画素領域PA1~PA8を有する。第1~第4画素領域PA1、PA2、PA3、PA4は第1方向D1に沿って、順次に配置された画素領域で定義することができる。第5~第8画素領域PA5、PA6、PA7、PA8は、各々第1~第4画素領域PA1、PA2、PA3、PA4の第2方向D1に配置された画素領域で定義することができる。信号ラインは第1~第4ゲートラインGL1、GL2、GL3、GL4と第1~第3データラインDL1、DL2、DL3を含み、互いに交差して形成される。前記電界形成電極は第1~第8下部電極1213_1~1213_8と、第1~第8上部電極1214_1~1214_8とを含む。第1~第8画素領域PA1~PA8に各々第1~第8下部電極1213_1~1213_8が形成され、第1~第8下部電極1213_1~1213_8とオーバーラップして第1~第8上部電極1214_1~1214_8が形成される。第1~第8上部電極1214_1~1214_8は各々第1~第8スリットパターン1215_1~1215_8を含む。第1~第8上部電極1214_1~1214_8は各々第1~第8スイッチング素子SW1~SW8と電気的に接続することによって、信号ラインと電気的に接続する。第1~第8上部電極1214_1~1214_8は画素電圧を提供される画素電極でありうる。第1~第8スイッチング素子SW1~SW8は各々第1~第8画素領域PA1~PA8に配置される。第1~第4スイッチング素子SW1、SW2、SW3、SW4は各々第1~第4ゲートラインGL1、GL2、GL3、GL4に電気的に接続され、第2及び第4スイッチング素子SW2、SW4は第1データラインDL1に接続され、第1及び第3スイッチング素子SW1、SW3は第2データラインDL2に接続される。第4~第8スイッチング素子SW5、SW6、SW7、SW8は各々第1~第4ゲートラインGL1、GL2、GL3、GL4に電気的に接続されて、第6及び第8スイッチング素子SW6、SW8は第2データラインDL2に接続され、第5及び第7スイッチング素子SW5、SW7は第3データラインDL2に接続される。このように、スイッチング素子SW1~SW8の配置が第1方向D1に沿って、他の構造を有するようにすることによって、光が遮断される領域が交互に配置されるので左右方向での視認性が均衡を有するようにすることができる。また、スイッチング素子SW1~SW8が第1方向D1を従って、互いに異なるデータラインDLに交互しながら接続されるようにすることによって、ライン反転方式で画素電圧印加を通じてドット駆動の効果を得ることができる。前記で説明した表示基板1310でデータラインDLの形態、下部電極、上部電極、スリットパターンの構造的特徴は図8~図11で説明した第3の実施形態~第6の実施形態に係る表示基板310、410、510、610と同一であるようにすることもできる。図示はしていないが、表示パネル1300は表示基板1310に対向する対向基板を含む。前記対向基板は遮光パターンを含み、前記遮光パターンは図18で説明した第12の実施形態の場合と実質的に同一である。図19a及び図19bは本発明のまた他の実施形態に係る表示パネルを説明するための等価回路図及び平面図である。図19a及び図19bに図示した本発明のまた他の実施形態に係る表示パネル1400は図1及び図2で説明した表示装置10または、図4、図5及び図6で説明した表示装置20に含まれることができる。表示パネル1400は表示基板1210の一部構成を除けば、図12及び図13で説明した表示パネル700と実質的に同一である。従って、繰り返しの説明は省略して、差異点中心に簡略に説明する。図19a及び図19bを参照すれば、表示パネル1400は表示基板1410或いは下部基板、対向基板或いは、上部基板及び液晶層を含む。表示パネル1400は等価回路的に見るとき、複数の画素PX及び前記画素PXに接続された複数の信号ラインGL、DLを含む。複数の画素PXはマトリックス形態で配列される。例えば、複数の画素PXは第1~第8画素PX1~PX8を含むようにすることができる。画素PXは各々表示基板1410上に形成された一対の電界形成電極と液晶層を含む。画素PXはそれぞれの上部電極に形成されたスリットパターンによる電界を通じてドメインを形成する。画素PXはゲートラインGLの延長方向の第2方向D2に沿って配置された画素PXは互いに同一ドメインを有し、データラインDLの延長方向の第1方向D1に沿って配置された隣接した画素PXは互いに異なるドメインを有する構造でありうる。前記信号ラインGL、DLはゲートラインGL及びゲートラインGLと交差するデータラインDLを含む。前記信号ラインは画素PXと接続される。例えば、前記信号ラインは第1~第4ゲートラインGL1、GL2、GL3、GL4と、第1~第3データラインDL1、DL2、DL3とを含むようにすることができる。表示基板1410は絶縁基板図示せず、複数の信号ライン、複数の電界形成電極、複数のスイッチング素子及び第1配光膜図示せずを含む。前記絶縁基板は第1~第8画素領域PA1~PA8を有する。第1~第4画素領域PA1、PA2、PA3、PA4は第1方向D1に沿って、順次に配置された画素領域として定義することができる。第5~第8画素領域PA5、PA6、PA7、PA8は各々第1~第4画素領域PA1、PA2、PA3、PA4の第2方向D1に配置された画素領域として定義することができる。信号ラインは第1~第4ゲートラインGL1、GL2、GL3、GL4と第1~第3データラインDL1、DL2、DL3とを含み、互いに交差して形成される。前記信号ラインは図16a及び図16bで説明した表示パネル1200の場合と実質的に同一である。前記電界形成電極は第1~第8下部電極1413_1~1413_8と、第1~第8上部電極1414_1~1414_8とを含む。第1~第8画素領域PA1~PA8に各々第1~第8下部電極1413_1~1413_8が形成され、第1~第8下部電極1413_1~1413_8とオーバーラップして第1~第8上部電極1414_1~1414_8が形成される。第1~第8下部電極1413_1~1413_8は各々第1~第8スイッチング素子SW1~SW8と電気的に接続することによって、信号ラインと電気的に接続する。第1~第8下部電極1414_1~1414_8は画素電圧を提供される画素電極でありうる。第1~第8上部電極1414_1~1414_8は各々第1~第8スリットパターン1415_1~1415_8を含む。第1、第3、第5及び第7スリットパターン1415_1、1415_3、1415_5、1415_7は、第1及び第2方向D1、D2と他の第3方向に延長する。第2、第4、第6及び第7スリットパターン1415_2、1415_4、1415_6、1415_8は、第1及び第2方向D1、D2と違って第3方向と異なる第4方向に延長する。第3方向と第4方向はゲートラインGLの延長方向の第2方向D2を基準として互いに対称な構造でありうる。特に、第1及び第2上部電極1414_1、1414_2は一体型構造を有するようにすることができる。また、第1及び第2上部電極1414_1、1414_2に形成された第1及び第2スリットパターン1415_1、1415_2は互いに接続された構造を有するようにすることができる。即ち、第2スリットパターン1415_2の一端例えば、上端と、これに向き合う第1スリットパターン1415_1の他端例えば、下端が互いに接続された構造を有するようにすることができる。このように、第1及び第2スリットパターン1415_1、1415_2が互いに接続された構造を有することによって、第1上部電極1414_1と第2上部電極1414_2の境界部で電界わい曲が減少する。これによって、横線視認性が改善される。第1~第8スイッチング素子SW1~SW8は各々第1~第8画素領域PA1~PA8に配置される。第1~第4スイッチング素子SW1、SW2、SW3、SW4は各々第1~第4ゲートラインGL1、GL2、GL3、GL4に電気的に接続され、全部第1データラインDL1に電気的に接続する。第4~第8スイッチング素子SW5、SW6、SW7、SW8は各々第1~第4ゲートラインGL1、GL2、GL3、GL4に電気的に接続され、全部第2データラインDL2に電気的に接続する。第1~第8スイッチング素子SW1~SW8は各々電気的に接続された信号配線に隣接するように配置されるようにすることができる。前記で説明した表示基板1210でデータラインDLの形態、下部電極、上部電極、スリットパターンの構造的特徴は図14~図17で説明した第8の実施形態~第11の実施形態に係る表示基板810、910、1010、1110と同一であるようにすることもできる。図示はしていないが、表示パネル1400は表示基板1410に対向する対向基板を含む。前記対向基板は遮光パターンを含み、前記遮光パターンは図18で説明した第12の実施形態の場合と実質的に同一である。図20は本発明のまた他の実施形態に係る表示パネルを説明するための平面図である。図20に図示した本発明のまた他の実施形態に係る表示パネル1500は図1及び図2で説明した表示装置10または、図4、図5及び図6で説明した表示装置20に含まれることができる。表示パネル1500は表示基板1510の一部構成を除けば、図19a及び図19bで説明した表示パネル1400と実質的に同一である。従って、繰り返しの説明は省略して、差異点中心に簡略に説明する。図20を参照すれば、表示基板1510は絶縁基板図示せず、複数の信号ライン、複数の電界形成電極、複数のスイッチング素子及び第1配光膜図示せずを含む。前記絶縁基板は第1~第8画素領域PA1~PA8を有する。第1~第4画素領域PA1、PA2、PA3、PA4は第1方向D1に沿って、順次に配置された画素領域として定義することができる。第5~第8画素領域PA5、PA6、PA7、PA8は、各々第1~第4画素領域PA1、PA2、PA3、PA4の第2方向D1に配置された画素領域として定義することができる。信号ラインは第1~第4ゲートラインGL1、GL2、GL3、GL4と第1~第3データラインDL1、DL2、DL3とを含み、互いに交差して形成される。互いに交差して形成される。前記信号ラインは図16a及び図16bで説明した表示基板1210の場合と実質的に同一である。前記電界形成電極は第1~第8下部電極1513_1~1513_8と、第1~第8上部電極1514_1~1514_8とを含む。第1~第8画素領域PA1~PA8に各々第1~第8下部電極1513_1~1513_8が形成され、第1~第8下部電極1513_1~1513_8とオーバーラップして第1~第8上部電極1514_1~1514_8が形成される。第1~第8上部電極1514_1~1514_8は各々第1~第8スリットパターン1515_1~1515_8を含む。第1~第8下部電極1513_1~1513_8は各々第1~第8スイッチング素子SW1~SW8と電気的に接続することによって、信号ラインと電気的に接続する。第1~第8下部電極1514_1~1514_8は画素電圧を提供される画素電極でありうる。第1~第8上部電極1514_1~1514_8は各々第1~第8スリットパターン1515_1~1515_8を含む。第1~第8スリットパターン1515_1~1515_8は図19a及び図19bで説明した表示基板1410の第1~第8スリットパターン1415_1~1415_8と同一である。第1~第8スイッチング素子SW1~SW8は各々第1~第8画素領域PA1~PA8に配置される。第1~第8スイッチング素子SW1~SW8と信号ラインGL、DLの連結は図19a及び図19bで説明した表示基板1410の第1~第8スイッチング素子SW1~SW8の場合と実質的に同一である。前記で説明した表示基板1310でデータラインDLの形態、下部電極、上部電極、スリットパターンの構造的特徴は図8~図11で説明した第3の実施形態~第6の実施形態に係る表示基板300、400、500、600と同一であるようにすることもできる。図示はしていないが、表示パネル1300は表示基板1310に対向する対向基板を含む。前記対向基板は遮光パターンを含み、前記遮光パターンは図18で説明した第12の実施形態の場合と実質的に同一である。以上、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明はかかる例に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと了解される。