"同期モータへのトルク指令に基づいて、リラクタント電流及びマグネット電流の電流設定値を設定する設定手段と、前記同期モータに流れる電流を計測する計測手段と、前記計測手段によって計測された電流から、前記リラクタント電流及び前記マグネット電流の値を算出する電流値算出手段と、前記設定手段によって設定された前記電流設定値と、前記計測手段によって計測された計測値との差分を算出する減算手段と、前記差分を比例積分した結果を変換することによって、リラクタント電圧及びマグネット電圧の電圧設定値を算出する変換手段と、前記リラクタント電圧及び前記マグネット電圧の前記電圧設定値に基づいて、前記同期モータの固定子巻線に印加する電圧の値を算出する電圧値算出手段と、前記電流変換手段によって算出された前記リラクタント電圧の前記電圧設定値、及び前記マグネット電圧の前記電圧設定値のうちの一方の前記電圧設定値が閾値を超えた場合に、他方の前記電圧設定値の増加を制限する制限手段と、を備えるモータ制御装置。前記リアクタント電圧の前記電圧設定値、及び前記マグネット電圧の前記電圧設定値を順次記憶する記憶手段を備え、前記制限手段は、他方の前記電圧設定値を、一方の前記電圧設定値が閾値を超える前に記憶された前記電圧設定値と等しい値とする請求項1に記載のモータ制御装置。前記閾値は、前記同期モータの磁気飽和が起こるときの前記電圧設定値より小さい請求項1又は2に記載のモータ制御装置。前記電流電圧変換部は、前記リラクタント電流の差分と前記マグネット電流の差分の極性が異なる場合に、前記比例積分のゲインを変える請求項1乃至3のいずれか一項に記載のモータ制御装置。前記電流電圧変換部は、前記リラクタント電流の差分と前記マグネット電流の差分の大きさに応じて前記ゲインを変える請求項4に記載のモータ制御装置。前記制限手段は、前記電流電圧変換部によって算出された前記リラクタント電圧の前記電圧設定値、及び前記マグネット電圧の前記電圧設定値のうちの一方の前記電圧設定値が閾値を超えてから、所定時間経過してから、他方の前記電圧設定値を制限する請求項1乃至5のいずれか一項に記載のモータ制御装置。前記所定の時間は、前記マグネット電流の値に依存する請求項6に記載のモータ制御装置。同期モータへのトルク指令に基づいて、リラクタント電流及びマグネット電流の電流設定値を設定する工程と、前記同期モータに流れる電流を計測する工程と、計測した前記同期モータの電流から、前記リラクタント電流及びマグネット電流の値を算出する工程と、前記リラクタント電流とマグネット電流の電流設定値と、計測された前記同期モータに流れる電流の値との差分を算出する工程と、前記差分を比例積分した結果を変換することによって、リラクタント電圧及びマグネット電圧の電圧設定値を算出する工程と、前記リラクタント電圧及び前記マグネット電圧の前記電圧設定値に基づいて、前記同期モータの固定子巻線に印加する電圧の値を算出する工程と、算出された前記リラクタント電圧の前記電圧設定値、及び前記マグネット電圧の前記電圧設定値のうちの一方の前記電圧設定値が閾値を超えた場合に、他方の前記電圧設定値の増加を制限する工程と、を含む制御方法。コンピュータに、同期モータへのトルク指令に基づいて、リラクタント電流及びマグネット電流の電流設定値を設定する手順と、前記同期モータの電流から、前記リラクタント電流及びマグネット電流の値を算出する手順と、前記リラクタント電流とマグネット電流の電流設定値と、前記同期モータに流れる電流の値との差分を算出する手順と、前記差分を比例積分した結果を変換することによって、リラクタント電圧及びマグネット電圧の電圧設定値を算出する手順と、前記リラクタント電圧及び前記マグネット電圧の前記電圧設定値に基づいて、前記同期モータの固定子巻線に印加する電圧の値を算出する手順と、算出された前記リラクタント電圧の前記電圧設定値、及び前記マグネット電圧の前記電圧設定値のうちの一方の前記電圧設定値が閾値を超えた場合に、他方の前記電圧設定値の増加を制限する手順と、を実行させるためのプログラム。特許文献1乃至4に開示された技術を用いることで、モータに流れる電流を制限することができ、磁気飽和に起因する過電流の発生を抑制することができる。しかしながら、上記技術では、モータの出力が変動する場合に安定した制御ができないという不都合がある。本発明は、上述の事情の下になされたもので、磁気飽和を回避して、モータを安定的に制御することを目的とする。上記目的を達成するため、本発明の第1の観点に係るモータ制御装置は、同期モータへのトルク指令に基づいて、リラクタント電流及びマグネット電流の電流設定値を設定する設定手段と、前記同期モータに流れる電流を計測する計測手段と、前記計測手段によって計測された電流から、前記リラクタント電流及び前記マグネット電流の値を算出する電流値算出手段と、前記設定手段によって設定された前記電流設定値と、前記計測手段によって計測された計測値との差分を算出する減算手段と、前記差分を比例積分した結果を変換することによって、リラクタント電圧及びマグネット電圧の電圧設定値を算出する変換手段と、前記リラクタント電圧及び前記マグネット電圧の前記電圧設定値に基づいて、前記同期モータの固定子巻線に印加する電圧の値を算出する電圧値算出手段と、前記電流変換手段によって算出された前記リラクタント電圧の前記電圧設定値、及び前記マグネット電圧の前記電圧設定値のうちの一方の前記電圧設定値が閾値を超えた場合に、他方の前記電圧設定値の増加を制限する制限手段と、を備える。本発明の第2の観点に係る制御方法は、同期モータへのトルク指令に基づいて、リラクタント電流及びマグネット電流の電流設定値を設定する工程と、前記同期モータに流れる電流を計測する工程と、計測した前記同期モータの電流から、前記リラクタント電流及びマグネット電流の値を算出する工程と、前記リラクタント電流とマグネット電流の電流設定値と、計測された前記同期モータに流れる電流の値との差分を算出する工程と、前記差分を比例積分した結果を変換することによって、リラクタント電圧及びマグネット電圧の電圧設定値を算出する工程と、前記リラクタント電圧及び前記マグネット電圧の前記電圧設定値に基づいて、前記同期モータの固定子巻線に印加する電圧の値を算出する工程と、算出された前記リラクタント電圧の前記電圧設定値、及び前記マグネット電圧の前記電圧設定値のうちの一方の前記電圧設定値が閾値を超えた場合に、他方の前記電圧設定値の増加を制限する工程と、を含む。本発明の第3の観点に係るプログラムは、コンピュータに、同期モータへのトルク指令に基づいて、リラクタント電流及びマグネット電流の電流設定値を設定する手順と、前記同期モータの電流から、前記リラクタント電流及びマグネット電流の値を算出する手順と、前記リラクタント電流とマグネット電流の電流設定値と、前記同期モータに流れる電流の値との差分を算出する手順と、前記差分を比例積分した結果を変換することによって、リラクタント電圧及びマグネット電圧の電圧設定値を算出する手順と、前記リラクタント電圧及び前記マグネット電圧の前記電圧設定値に基づいて、前記同期モータの固定子巻線に印加する電圧の値を算出する手順と、算出された前記リラクタント電圧の前記電圧設定値、及び前記マグネット電圧の前記電圧設定値のうちの一方の前記電圧設定値が閾値を超えた場合に、他方の前記電圧設定値の増加を制限する手順と、を実行させる。本発明によれば、同期モータのリラクタント電圧及びマグネット電圧の電圧設定値のうちの一方の電圧設定値が閾値を超えた場合に、リラクタント電圧或いはマグネット電圧の増加が制限される。これにより、同期モータの磁気飽和が回避され、同期モータを安定的に制御することができる。以下、本発明の一実施形態を、図面を参照しつつ説明する。図1は、本実施形態に係るモータシステム100のブロック図である。モータシステム100は、制御装置200からの指示に基づいて、モータ90を駆動するシステムである。このモータシステム100は、モータ90と、このモータ90を駆動する駆動ユニット10を有している。モータ90は、円筒状の回転子の外周に沿ってN極とS極とが交互に現れるように配置された永久磁石を有する回転界磁形のSPMSurfacePermanentMagnetモータである。このモータ90の電気角は、モータ90に取り付けられた電気角検出ユニット91によって検出される。電気角検出ユニット91は、レゾルバ等のセンサからなり、連続的な電気角を検出するためのユニットである。この電気角検出ユニット91は、回転子の電気角θrを通常12ビットの分解能で検出することができる。駆動ユニット10は、トルク/電流変換部11、減算回路12、PI変換部13、制限部14、加算回路15、二相/三相変換部16、変調回路17、PWM出力部18、駆動部19、角速度演算部20、遅れ補償演算部21、三相/二相変換部22、及び非干渉制御部23を有している。トルク/電流変換部11は、制御装置200によって指示される出力トルクTrと、角速度演算部20によって算出される角速度ωとから、出力トルクTrでモータ90を駆動するために必要なリラクタント電流d軸電流Id、及びマグネット電流q軸電流Iqを算出する。そして、d軸電流Idの値に応じた信号id1と、q軸電流Iqの値に応じた信号iqを、減算回路12へ出力する。具体的には、まずトルク/電流変換部11は、指数idrefを算出する。この指数idrefの値は、図2に示されるように、角速度演算部20から出力されたモータ90の角速度ωの値がω1以上のときは、ωの増加に比例して小さくなる。そして、角速度ωの値がω2>ω1以上のときは、-idmaxとなる。なお、idmaxは、モータ90の永久磁石の減磁が起きない範囲内の値に設定される。具体的には、idmaxは次式に基づいて設定される。ここで、βはarctanId/Iq、degは、後述する遅れ補償電気角である。θlimitは、限界進み角である。kθは、通常は値が1の係数である。idmax=iqtan[θlimit-deg/kθ]θlimit≧kθβdeg指数idrefには、d軸電流とq軸電流の総和が上限値を超えないようにするために、リミッタが設定されている。本実施形態では、d軸電流Idを優先的に制限する観点から、図3に示されるように、指数idrefの上限値を√imax2-iq2に制限する。なお、imaxは、例えば、モータ90の電流の上限値である。従って、例えば、0≧idref≧-√imax2-iqt2が成立するときは、指数idrefと等価な値の信号idが出力される。また、-√imax2-iq2≧idrefが成立するときは、値が-√imax2-iq2の信号idが出力される。減算回路12は、トルク/電流変換部11からの信号idの値から、三相/二相変換部22からの信号idrの値を減算する。そして、信号idと信号idrとの偏差ΔIdの値に応じた信号Δidを出力する。また、減算回路12は、トルク/電流変換部11からの信号iqの値から、三相/二相変換部22から信号iqrの値を減算する。そして、信号iqと信号iqrとの偏差ΔIqの値に応じた信号Δiqを出力する。PI変換部13は、信号Δidを比例積分し、積分結果を電流電圧変換することによって、d軸電圧Vdの目標増加量を示す信号vd1を出力する。また、信号Δiqを比例積分し、積分結果を電流電圧変換することによって、q軸電圧Vqの目標増加量を示す信号vq1を出力する。図4は、PI変換部13のブロック図である。図4に示されるように、PI変換部13は、比例積分回路13a,13b及び電流電圧変換部13cを有している。比例積分回路13aは、信号Δidを比例積分する回路である。この比例積分回路13aは、Pゲイン回路31、積分不感帯回路32、Iゲイン回路33を有している。Pゲイン回路31は、信号ΔidにPゲインを乗ずる。このPゲインは、図5に示されるように、信号Δidの絶対値がΔi1以下のときはP2に維持され、信号Δidの絶対値がΔi1からΔi2までの間では、信号Δidの絶対値が大きくなるに従って大きくなる。そして、信号Δidの絶対値がΔi2以上のときはP1に維持される。このため、信号Δidの絶対値がΔi1以下のときには、信号ΔidにP2を乗じることで求められる信号PΔidが、Pゲイン回路31から出力される。また、信号Δidの絶対値がΔi2以上のときには、信号ΔidにP1を乗じることで求められる信号PΔidが、Pゲイン回路31から出力される。そして、信号Δidの絶対値が、Δi1からΔi2までの間にあるときは、信号Δidの絶対値に比例したゲインを乗じることで求められる信号PΔidが、Pゲイン回路31から出力される。積分不感帯回路32は、信号Δidの値が零を含む所定の範囲にある場合には、Δidの値を零に補正する。Iゲイン回路33は、積分不感帯回路32から出力された信号Δidに、Iゲインを乗ずる。図6は、Iゲイン回路33のブロック図である。図6に示されるように、Iゲイン回路33は、選択回路141、Kゲイン回路142、累算回路143、Inゲイン回路144、及びリミッタ回路145を有している。選択回路141は、通常は図6に示される状態であり、Pゲイン回路31の出力の極性と、累算回路143からの出力の極性とが異なる場合に動作する。このため、Pゲイン回路31の出力の極性と、累算回路143の出力の極性とが等しい場合には、信号Δidは、Kゲイン回路142を経由することなく、累算回路143へ入力される。一方、Pゲイン回路31の出力の極性と、累算回路143からの出力の極性とが異なる場合には、信号Δidは、Kゲイン回路142へ入力される。Kゲイン回路142に信号Δidが入力されると、当該信号ΔidにゲインKを乗じて求められる信号が、累算回路143へ出力される。累算回路143は、選択回路141から直接入力される信号Δid、或いはKゲイン回路142を経由して入力される信号Δidを積分する。そして、成分結果に応じた信号を出力する。Inゲイン回路144は、累算回路143から出力される信号にゲインInを乗じて出力する。リミッタ回路145は、Inゲイン回路144から出力される出力信号の値が所定の閾値以上の場合には、Inゲイン回路144からの出力信号を、閾値と等価な値の信号として出力する。リミッタ回路145から出力される信号は、信号IΔidとして出力される。Pゲイン回路31から出力された信号PΔidと、Iゲイン回路33から出力された信号IΔidは、加算器34によって加算されて電流電圧変換部13cへ出力される。比例積分回路13bは、信号Δiqを比例積分する回路である。この比例積分回路13bは、上述した比例積分回路13aと同様に、Pゲイン回路31、積分不感帯回路32、Iゲイン回路33を有している。そして、Pゲイン回路31から出力される信号PΔiqと、Iゲイン回路33から出力される信号IΔiqとを加算して、電流電圧変換部13cへ出力する。電流電圧変換部13cは、比例積分回路13a及び比例積分回路13bからの出力を、変換することによって、d軸電圧Vd及びq軸電圧Vqの目標増加量に応じた信号vd1と、q軸電圧Vqの目標増加量に応じた信号vq1とを生成し、出力する。図1に戻り、制限部14は、PI変換部13から出力された信号vd1,vq1の増加を制限する。図7は、制限部14のブロック図である。図7に示されるように、制限部14は、vd限界値記憶部41、vq限界値記憶部51、比較部42,52、vdリミッタ制御部43,vqリミッタ制御部53、フラグ設定部60、及び飽和時リミッタ制御部55を有している。比較部42は、信号vd1の絶対値|vd1|と予め記憶した閾値kvd1とを比較する。そして、絶対値|vd1|の値が、閾値kvd1よりも大きい場合にハイレベルとなりそれ以外のときにローレベルとなる信号svdを出力する。比較部52は、信号vq1の絶対値|vq1|と予め記憶した閾値kvq1とを比較する。そして、絶対値|vq1|の値が、閾値kvq1よりも大きい場合にハイレベルとなりそれ以外のときにローレベルとなる信号svqを出力する。vd限界値記憶部41は、比較部52から出力される信号svqがローレベルのときに、PI変換部13から出力される信号vd1の値を時系列的に記憶する。これにより、q軸電圧Vqの目標増加量が所定の値以下のときの信号vd1の値が順次記憶される。vq限界値記憶部51は、比較部42から出力される信号svdがローレベルのときに、PI変換部13から出力される信号vq1の値を時系列的に記憶する。これにより、d軸電圧Vdの目標増加量が所定の値以下のときの信号vq1の値が順次記憶される。論理回路44は、いずれかの入力がハイレベルとなったときにハイレベルとなる信号s1を出力する回路である。この論理回路44には、比較部42からの信号svdと、比較部52からの信号svqが入力される。そして、論理回路44から出力される信号s1は、信号svd或いは信号svqのいずれかがハイレベルとなったときにハイレベルとなる。このため、論理回路44から出力される信号s1は、d軸電圧Vdの目標増加量が所定の値以上となったとき、或いはq軸電圧の目標増加量が所定の値以上となったときにハイレベルとなる。論理回路54は、すべての入力がローレベルとなったときにハイレベルとなる信号s2を出力する回路である。この論理回路54には、比較部42からの信号svd及び比較部52からの信号svqの双方がローレベルのときにハイレベルとなる信号s2を出力する。このため、論理回路54から出力される信号s2は、d軸電圧Vdの増加量が所定の値未満となるとともに、q軸電圧Vqの増加量が所定の値未満となったときにハイレベルとなる。フラグ設定部60は、論理回路44から出力される信号s1がハイレベルのときに、フラグをセットする。また、論理回路54から出力される信号s2がハイレベルのときにフラグをリセットする。つまり、フラグ設定部60は、d軸電圧の増加量又はq軸電圧の増加量が所定の値以上のときに、フラグをセットし、d軸電圧の増加量及びq軸電圧の増加量の双方が所定の値未満のときに、フラグをリセットする。フラグ設定部60は、フラグがセットされた場合に、vdリミッタ制御部43及びvqリミッタ制御部53へ出力される信号sd,sqをハイレベルにする。vdリミッタ制御部43は、フラグ設定部60から出力される信号sdがハイレベルのときには、信号vd1の値を制限して出力する。以下、vdリミッタ制御部43の動作について説明する。図8は、信号vd1と信号vq1との関係を示す図である。図8に示されるように、vdリミッタ制御部43は、信号vq1の値がa2以上でa1以下のときには、信号vd1の値が信号vq1の値と比例するように、信号vd1の値を制御する。これにより、信号vq1の値の増加に比例して、信号vd1の値も増加する。そして、信号vq1の値の減少に比例して、信号vd1の値も減少する。一方、vdリミッタ制御部43は、信号vq1の値がa1を上回るときには、信号vq1の値の大きさにかかわらず、信号vd1の値がb1となるように、信号vd1の値を制御する。これにより、信号vq1の値にかかわらず、信号vd1の値がb1と一定に維持される。また、信号vq1の値がa2を下回るときには、信号vq1の値の大きさにかかわらず、信号vd1の値がb2となるように、信号vd1の値を制御する。これにより、信号vq1の値にかかわらず、信号vd1の値がb2と一定に維持される。上述のa1,a2,b1,b2の大きさは、モータ90に磁気飽和が起きない程度の大きさに設定される。ここでは、a1の値は、vd限界値記憶部41に記憶された信号vd1の最大値と等価な値に設定される。また、a2の値は、vd限界値記憶部41に記憶された信号vd1の最小値と等価な値に設定される。そして、b1,b2の値は、信号vd1の値がa1,a2になるときの信号vq1の値に設定される。このため、信号vd1,vq1の値が増加したときには、信号vd1の値が制限され、モータ90の磁気飽和が回避される。vqリミッタ制御部53は、フラグ設定部60から出力される信号sqがハイレベルのときには、信号vq1の値を制限して出力する。以下、vqリミッタ制御部53の動作について説明する。図9は、信号vq1と信号vd1との関係を示す図である。図9に示されるように、vqリミッタ制御部53は、信号vd1の値がc2以上でc1以下のときには、信号vq1の値が信号vd1の値と比例するように、信号vq1の値を制御する。これにより、信号vd1の値の増加に比例して、信号vq1の値も増加する。そして、信号vd1の値の減少に比例して、信号vq1の値も減少する。一方、vqリミッタ制御部53は、信号vd1の値がc1を上回るときには、信号vd1の値の大きさにかかわらず、信号vq1の値がd1となるように、信号vq1の値を制御する。これにより、信号vd1の値にかかわらず、信号vq1の値がd1と一定に維持される。また、信号vd1の値がc2を下回るときには、信号vd1の値の大きさにかかわらず、信号vq1の値がd2となるように、信号vq1の値を制御する。これにより、信号vd1の値にかかわらず、信号vq1の値がd2と一定に維持される。上述のc1,c2,d1,d2の大きさは、モータ90に磁気飽和が起きない程度の大きさに設定される。ここでは、c1の値は、vq限界値記憶部51に記憶された信号vq1の最大値と等価な値に設定される。また、c2の値は、vq限界値記憶部51に記憶された信号vq1の最小値と等価な値に設定される。そして、d1,d2の値は、信号vq1の値がc1,c2になるときの信号vd1の値に設定される。このため、信号vd1,vq1の値が増加したときには、信号vq1の値が制限され、モータ90の磁気飽和が回避される。飽和時リミッタ制御部55は、信号vd1に時間的なヒステリシスをもたせるための回路である。図10は、飽和時リミッタ制御部55のブロック図である。図10に示されるように、飽和時リミッタ制御部55は、比較部61,63、ローパスフィルタ62、論理回路64、スルーレート制限部65、スイッチ66、演算部67を有している。比較部61は、角速度演算部20によって算出される角速度ωの絶対値|ω|と予め記憶した閾値kωとを比較する。そして、絶対値|ω|の値が、閾値kωよりも大きい場合にハイレベルとなる信号を出力する。一方比較部63は、ローパスフィルタ62を通過した信号vqの絶対値|vq1|と、kvq2とを比較する。そして、絶対値|vq1|の値が、閾値kvq2よりも大きい場合にハイレベルとなる信号を出力する。論理回路64は、比較部61,63から出力される信号双方がハイレベルになったときに、ハイレベルになる信号を出力する。スイッチ66は、入力される信号vd1を、スルーレート制限部65を経由して出力するか、或いはスルーレート制限部65を経由することなく直接出力するかを選択するためのスイッチである。このスイッチ66は、図10に示されるように、通常は入力される信号vd1が、スルーレート制限部65を経由することなく、飽和時リミッタ制御部55から出力される状態になっている。そして、論理回路64から出力される信号がハイレベルとなったときには、入力される信号vd1が、スルーレート制限部65を経由して出力される状態になる。これにより、飽和時リミッタ制御部55に入力された信号vd1は、角速度ωの絶対値|ω|が閾値kωを上回り、マグネット電圧を示す信号vq1の絶対値|vq1|が閾値kvq2を上回ったときに、スルーレート制限部65を経由して、飽和時リミッタ制御部55から出力される。スルーレート制限部65は、信号vd1の現在値vd1tと、所定時間前の信号vd1の値vd1t-1にαを加えた値vd1t-1αと、所定時間前の信号vd1の値vd1t-1からαを減じた値vd1t-1-αの3つの値を比較する。そして、当該3つの値のうちの中央値を算出する。ここで、αは、演算部67によって算出された信号iqの値iqtの変化量diqt/dtである。そして、算出した中央値と等価な値の信号vd1を出力する。スルーレート制限部65が上述の動作をすることにより、角速度ωの絶対値|ω|が閾値kωを上回り、マグネット電圧を示す信号vq1の絶対値|vq1|が閾値kvq2を上回ったときには、信号vd1の増加量が±αの範囲に制限される。なお、スルーレート制限部65によって実行される演算は、3つの値x,y,zのうちの中央値を出力する関数MEDx,y,zを用いると、MEDvd1t-1α,vd1t,vd1t-1-αと表すことができる。図1に戻り、加算回路15は、制限部14からの信号vd1の値と、非干渉制御部23からの信号vd2の値とを加算する。そして、加算結果としての信号vd3を出力する。また、制限部15からの信号vq1の値と、非干渉制御部23からの信号vq2の値とを加算する。そして、加算結果としての信号vq3を出力する。二相/三相変換部16は、加算回路15からの信号vd3,vq3によって示されるd軸電圧Vd3,q軸電圧Vq3について、逆パーク変換を示す次式1に示される演算を行って、電圧vα,vβを算出する。なお、θの値としては、電気角検出ユニット91によって検出された電気角θrが用いられる。次に、二相/三相変換部16は、逆クラーク変換を示す次式2に示される演算を行って、三相電圧Vu,Vv,Vwを算出する。二相/三相変換部16は、三相電圧Vu,Vv,Vwを算出すると、三相電圧Vu,Vv,Vwの値にそれぞれ応じた信号vu1,vv1,vw1を出力する。変調回路17は、二相/三相変換部16からの信号vu1,vv1,vw1に包絡線中心シフト変調を施す。具体的には、変調回路17は、信号vu1、vv1、vw1の値を互いに比較する。そして、最大値と最小値を除いて、信号vu1、vv1、vw1の値のうちの中間値を特定する。そして、この中間値の1/2の値を補正値とする。例えば、vu>vv>vwの関係が成立しているとすると、vvが中間値となり、補正値shは、vv/2となる。変調回路17は、補正値を算出すると、信号vu1,vv1,vw1の値から、補正値shを減じることによって、信号vu1,vv1,vw1の値を補正する。例えば、信号vu1,vv1,vw1の値がそれぞれvu,vv,vwである場合には、信号vu1の値はvu-shに補正される。また、信号vv1の値はvv-shに補正される。そして、信号vw1の値はvw-shに補正される。PWM出力部18は、変調回路17で補正された信号vu1,vv1,vw1に基づいて、駆動部を構成するスイッチング素子を駆動するためのPWM駆動信号pwmu,pwmv,pwmwを出力する。駆動部19は、ブリッジ接続された6つのスイッチング素子を有している。駆動部19は、PWM駆動信号pwmu、pwmv、pwmwに従って、スイッチング素子を駆動して、モータ90に三相の電圧Vu2,Vv2,Vw2を印加する。これにより、モータ90は、印可された電圧Vu2,Vv2,Vw2の周期に応じた速度で回転する。また、駆動部19は、モータ90に三相の電圧Vu2,Vv2,Vw2を印可したときに、モータ90の3つの巻線に流れる励磁電流Iu,Iv,Iwを計測する。そして、励磁電流Iu,Iv,Iwの値に応じた信号iu,iv,iwを出力する。励磁電流Iu,Iv,Iwの計測は、例えばCTCurrentTransformerを用いて行うことができる。また、励磁電流Iu,Iv,Iwのベクトル和は零であるため、励磁電流Iu,Iv,Iwのうちのいずれか2つを計測することとしてもよい。角速度演算部20は、電気角θrの変化から回転子の角速度ωを算出する。角速度演算部20は、算出した角速度ωを示す情報を出力する。遅れ補償演算部21は、モータ90の回転の遅れを補償して、モータ90の応答性を向上させるために設けられている。一般に、モータの回転の遅れの要因としては、ソフトウエアの演算処理に要する時間、モータ90の各相の電流の励磁電流Iu、Iv、Iwの計測に要する時間、モータ90の応答の遅れ等がある。本来、これらの要因を分離し、それぞれ補償量を求めることが理想であるが、その場合、演算量が増大し、処理負担が大きくなってしまう。遅れ補償演算部21は、無駄時間と一次遅れ系による遅延時間の和を、遅れ時間として算出する。次に、この遅れ時間と、モータ90の角速度ωとから遅れ角dを算出する。そして、遅れ補償演算部21は、電気角検出ユニット91によって検出された電気角θrに遅れ角dを加算することによって、電気角θrを補正する。そして、補正された電気角θrを示す情報を出力する。三相/二相変換部22は、モータ90の角相の励磁電流Iu,Iv,Iwについて、クラーク変換とパーク変換を示す次式3に示される演算を行って、d軸電流Idrと、q軸電流Iqrとを算出する。三相/二相変換部22は、d軸電流Idr,q軸電流Iqrを算出すると、d軸電流Idr,q軸電流Iqrの値にそれぞれ応じた信号idr,iqrを出力する。非干渉制御部23は、角速度ωと、信号idr,iqrに示されるd軸電流Idr,q軸電流Iqrについて、次式4に示される演算を行い、補正値Vd2,Vq2を算出する。非干渉制御部23は、補正値Vd2,Vq2を算出すると、補正値Vd2,Vq2の値にそれぞれ応じた信号vd2,vq2を出力する。なお、Raはモータ90を構成する角相の巻線の抵抗値である。また、Ldは、d軸のリアクタンスであり、Lqはq軸のリアクタンスである。上述のように構成された駆動ユニット10では、例えば車両に搭載されたECUなどの制御装置200から出力トルクTrを示す情報が出力されると、トルク/電流変換部11によって、出力トルクTrに応じたd軸電流Idを示す信号id、及びq軸電流Iqを示す信号iqが生成される。次に、現在のd軸電流を示す信号idrと、目標とするd軸電流を示す信号idとの差を示す信号Δidが生成される。この信号Δidは、d軸電流の目標増加量を示す。そして、現在のq軸電流を示す信号iqrと、目標とするq軸電流を示す信号iqとの差を示す信号Δiqが生成される。この信号Δiqは、q軸電流の目標増加量を示す。次に、PI変換部13によって、信号Δidが、リラクタント電圧d軸電圧の目標増加量を示す信号vd1に変換される。そして、信号Δiqが、マグネット電圧q軸電圧の目標増加量を示す信号vq1に変換される。本実施形態では、図6を参照するとわかるように、Iゲイン回路33は、Pゲイン回路31の出力の極性と、累算回路143からの出力の極性とが異なる場合に動作する選択回路141を備えている。これにより、d軸電流の増加量の極性とq軸電流の増加量の極性とが異なる場合には、Kゲイン回路142によって、Iゲイン回路33のゲインがK倍になる。このため、Kゲイン回路142のゲインを適当に設定することで、モータ90の出力が、残っている積分量により遅れることがなくなる。また、本実施形態に係るPI変換部13のPゲイン回路31の特性は、図5に示されるように、信号Δidの絶対値がΔi1からΔi2までの間では、信号Δidの絶対値が大きくなるに従って大きくなる。このため、モータ90の出力が急峻に変化することがなくなる。図1に示されるように、PI変換部13から出力される信号vd1、及び信号vd2は、制限部14に入力される。本実施形態では、上述したように、制限部14によって、d軸電圧Vd或いはq軸電圧Vqの目標増加量が所定の値以上となったときには、vdリミッタ制御部43或いはvqリミッタ制御部53によって、信号vd1、及び信号vd2の増加が制限される。これにより、信号vd1、及び信号vd2に示されるリラクタント電圧の増加量及びマグネット電圧の増加量が制限され、モータ90の出力が急峻に変化することがなくなる。また、制限部14は、飽和時リミッタ制御部55を有している。この飽和時リミッタ制御部55は、上述したように、絶対値|ω|が閾値kωを上回り、マグネット電圧を示す信号vq1の絶対値|vq1|が閾値kvq2を上回ったときに、信号vd1をスルーレート制限部65へ入力する。これにより、信号vd1の値は、±αの範囲に制限され、結果的に信号vd1に応じたリラクタント電圧の目標増加量が所定の範囲内に収束する。このため、モータ90の出力が急峻に変化することがなくなる。以上説明したように本実施形態では、制御装置200から出力トルクTrを示す情報が出力されたときに、モータ90の出力が急峻に変化することがなくなる。したがって、モータ90を安定的に制御することが可能となる。以上、本発明の実施形態について説明したが、本発明は上記実施形態によって限定されるものではない。例えば、本実施形態では、モータシステム100がハードウェアによって構成されている場合について説明した。これに限らず、モータシステム100は、通常のコンピュータシステムを含んで構成されていてもよい。図11は、コンピュータシステムによって実現された駆動ユニット10を有するモータシステム100Aのブロック図である。図11に示されるように、本実施形態に係るモータシステム100Aは、第1の実施形態に係るトルク/電流変換部11、減算回路12、PI変換部13、制限部14、加算回路15、二相/三相変換部16、変調回路17、PWM出力部18、角速度演算部20、遅れ補償演算部21、三相/二相変換部22、及び非干渉制御部23の機能を実行する処理装置30を備えている。図12は、処理装置30のブロック図である。処理装置30は、パーソナルコンピュータ或いはマイクロコンピュータである。この処理装置30は、CPUCentralProcessingUnit30a、主記憶部30b、補助記憶部30c、表示部30d、入力部30e、インタフェース部30f、及び上記各部を相互に接続するシステムバス30gを有している。CPU30aは、補助記憶部30cに記憶されているプログラムに従って、第1の実施形態に係る駆動ユニット10を構成する各部が行う処理と同等の処理を実行する。主記憶部30bは、RAMRandomAccessMemory等を含んで構成され、CPU30aの作業領域として用いられる。補助記憶部30cは、ROMReadOnlyMemory、磁気ディスク、半導体メモリ等の不揮発性メモリを含んで構成されている。この補助記憶部30cは、CPU30aが実行するプログラム、及び各種パラメータなどを記憶している。また、CPU30aによる処理結果などを含む情報を順次記憶する。表示部30dは、LCDLiquidCrystalDisplayを有し、CPU30aの処理結果等を表示する。入力部30eは、タッチパネルや操作スイッチからなるインタフェースを有している。オペレータの指示は、この入力部30eを介して入力され、システムバス30gを経由してCPU30aに通知される。インタフェース部30fは、制御装置200、駆動部19、及び電気角検出ユニット19との通信インタフェースを備えている。制御装置200、駆動部19、及び電気角検出ユニット91は、インタフェース部30fを介してシステムバス30gに接続される。上述のように構成された処理装置30は、上記実施形態に係るトルク/電流変換部11、PI変換部13、制限部14等と同等の処理を実行する。なお、補助記憶部30cに記憶されているプログラムは、フレキシブルディスク、CD-ROMCompactDiskReadOnlyMemory、DVDDigitalVersatileDisk、MOMagnetoOpticaldisk等のコンピュータで読み取り可能な記録媒体に格納して配布し、そのプログラムをコンピュータにインストールすることにより、上述の処理を実行する装置を構成することとしてもよい。また、プログラムは、全部又は一部をサーバ装置上で実行させ、その処理に関する情報を通信ネットワークを介して送受信しながら、上述の処理を実行することとしてもよい。本発明は、本発明の広義の精神と範囲を逸脱することなく、様々な実施形態及び変形が可能とされるものである。また、上述した実施形態は、本発明を説明するためのものであり、本発明の範囲を限定するものではない。"