"半導体基板と、前記半導体基板に形成され、前記半導体基板の裏面側に位置するドレイン層と、前記半導体基板の表面に形成された凹部の内壁に形成されたゲート絶縁膜と、前記凹部に埋め込まれ、上端が前記半導体基板の表面よりも低いゲート電極と、前記半導体基板の表面側に形成されたソース層と、前記ゲート電極上に形成され、上面が前記半導体基板の表面よりも高い第1絶縁膜と、前記第1絶縁膜上に形成され、前記第1絶縁膜よりも酸素透過性が低い低酸素透過性絶縁膜と、を備える半導体装置。請求項1に記載の半導体装置において、前記低酸素透過性絶縁膜はSiN膜、SiC膜、及びSiCN膜の少なくとも一つである半導体装置。請求項1又は2に記載の半導体装置において、前記低酸素透過性絶縁膜は、SiN膜であり、その膜厚は、6nm以上7nm以下である半導体装置。請求項1~3のいずれか一項に記載の半導体装置において、前記第1絶縁膜はNSGNondopedSilicateGlass膜、及びSOGSpinonGlass膜の少なくとも一つである半導体装置。請求項1~4のいずれか一項に記載の半導体装置において、前記低酸素透過性絶縁膜上に形成され、前記低酸素透過性絶縁膜よりも酸素透過性が高い第2絶縁膜を備える半導体装置。請求項5に記載の半導体装置において、前記第2絶縁膜は、NSG膜、BPSG膜、及びSOG膜の少なくとも一つである半導体装置。請求項1~6のいずれか一項に記載の半導体装置において、前記第1絶縁膜は、前記ゲート電極上及びその周囲に位置する前記半導体基板上にも形成されており、前記ゲート電極上に位置する前記第1絶縁膜の表面と、前記半導体基板上に位置する前記第1絶縁膜の表面との高低差は、100nm以下である半導体装置。裏面側にドレイン層を有する半導体基板の表面に、凹部を形成する工程と、前記凹部の内壁にゲート絶縁膜を形成する工程と、前記凹部にゲート電極を、上端が前記半導体基板の表面よりも低くなるように埋め込む工程と、前記半導体基板の表面側にソース層を形成する工程と、前記ゲート電極上に、上面が前記半導体基板の表面よりも高い第1絶縁膜を形成する工程と、前記第1絶縁膜上に、前記第1絶縁膜よりも酸素透過性が低い低酸素透過性絶縁膜を形成する工程と、前記低酸素透過性絶縁膜上及び前記半導体基板上から酸化性雰囲気で処理する工程と、を備える半導体装置の製造方法。請求項8に記載の半導体装置の製造方法において、前記低酸素透過性絶縁膜はSiN膜、SiC膜、及びSiCN膜の少なくとも一つである半導体装置の製造方法。請求項8又は9に記載の半導体装置の製造方法において、前記第1絶縁膜はNSGNondopedSilicateGlass膜、及びSOGSpinonGlass膜の少なくとも一つである半導体装置の製造方法。請求項8~10のいずれか一項に記載の半導体装置の製造方法において、前記低酸素透過性絶縁膜を形成する工程の後に、前記低酸素透過性絶縁膜上に、前記低酸素透過性絶縁膜よりも酸素透過性が高い第2絶縁膜を形成する工程を備える半導体装置の製造方法。請求項11に記載の半導体装置の製造方法において、前記第2絶縁膜はNSGNondopedSilicateGlass膜、BPSGBoronPhosphorusSilicateGlass膜、及びSOGSpinonGlass膜の少なくとも一つである半導体装置の製造方法。電源から供給される電力によって駆動する負荷への電源供給を制御する半導体装置を備えた電子装置であって前記半導体装置は、半導体基板と、前記半導体基板に形成され、前記半導体基板の裏面側に位置するドレイン層と、前記半導体基板に形成された凹部の内壁に形成されたゲート絶縁膜と、前記凹部に埋め込まれ、上端が前記半導体基板の表面よりも低いゲート電極と、前記半導体基板の表面側に形成されたソース層と、前記ゲート電極上に形成され、上面が前記半導体基板の表面よりも高い第1絶縁膜と、前記第1絶縁膜上に形成され、前記第1絶縁膜よりも酸素透過性が低い低酸素透過性絶縁膜と、前記低酸素透過性絶縁膜上及び前記半導体基板上に形成された層間絶縁膜と、を備える電子装置。縦型トランジスタに求められる特性の一つに、ゲート絶縁膜の経時絶縁破壊TDDB:TimeDependenceonDielectricBreakdownがある。一方、縦型トランジスタには、閾値電圧のばらつきが少ないことも求められる。本発明によれば、半導体基板と、前記半導体基板に形成され、前記半導体基板の裏面側に位置するドレイン層と、前記半導体基板の表面に形成された凹部の内壁に形成されたゲート絶縁膜と、前記凹部に埋め込まれ、上端が前記半導体基板の表面よりも低いゲート電極と、前記半導体基板の表面側に形成されたソース層と、前記ゲート電極上に形成され、上面が前記半導体基板の表面よりも高い第1絶縁膜と、前記第1絶縁膜上に形成され、前記第1絶縁膜よりも酸素透過性が低い低酸素透過性絶縁膜と、を備える半導体装置が提供される。本発明者が検討した結果、ゲート電極の上端が半導体基板の表面よりも低い場合、ゲート電極上に絶縁膜を形成した後、この絶縁膜上から酸化性の雰囲気で処理すると、TDDB耐性が向上することが判明した。これは、酸素が、ゲート絶縁膜上の絶縁膜を介してゲート絶縁膜のうちゲート電極で覆われていない領域に到達し、この領域のゲート絶縁膜を緻密化させるため、と考えられる。一方、絶縁膜が酸素を透過しすぎると、ゲート絶縁膜の膜厚にばらつきが生じることも判明した。ゲート絶縁膜の膜厚にばらつきが生じると、縦型トランジスタの閾値電圧にばらつきが生じてしまう。これに対して本発明では、第1絶縁膜上に、低酸素透過性絶縁膜を形成している。従って、絶縁膜が酸素を透過しすぎることを抑制できる。本発明によれば、裏面側にドレイン層を有する半導体基板の表面に、凹部を形成する工程と、前記凹部の内壁にゲート絶縁膜を形成する工程と、前記凹部にゲート電極を、上端が前記半導体基板の表面よりも低くなるように埋め込む工程と、前記半導体基板の表面側にソース層を形成する工程と、前記ゲート電極上に、上面が前記半導体基板の表面よりも高い第1絶縁膜を形成する工程と、前記第1絶縁膜上に、前記第1絶縁膜よりも酸素透過性が低い低酸素透過性絶縁膜を形成する工程と、前記低酸素透過性絶縁膜上及び前記半導体基板上から酸化性雰囲気で処理する工程と、を備える半導体装置の製造方法が提供される。本発明によれば、電源から供給される電力によって駆動する負荷への電源供給を制御する半導体装置を備えた電子装置であって前記半導体装置は、半導体基板と、前記半導体基板に形成され、前記半導体基板の裏面側に位置するドレイン層と、前記半導体基板に形成された凹部の内壁に形成されたゲート絶縁膜と、前記凹部に埋め込まれ、上端が前記半導体基板の表面よりも低いゲート電極と、前記半導体基板の表面側に形成されたソース層と、前記ゲート電極上に形成され、上面が前記半導体基板の表面よりも高い第1絶縁膜と、前記第1絶縁膜上に形成され、前記第1絶縁膜よりも酸素透過性が低い低酸素透過性絶縁膜と、前記低酸素透過性絶縁膜上及び前記半導体基板上に形成された層間絶縁膜と、を備える電子装置が提供される。本発明によれば、縦型トランジスタのTDDB耐性を向上させることができ、かつ、閾値電圧がばらつくことも抑制できる。以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。第1の実施形態図1は、第1の実施形態に係る半導体装置10の構成を示す断面図である。半導体装置10は、縦型MOSトランジスタ20を有している。縦型MOSトランジスタ20は、半導体基板100を用いて形成されており、p型ドレイン層130、n型ベース層150、ゲート絶縁膜110、ゲート電極120、p型ソース層140、及び絶縁層340を有している。p型ドレイン層130は、半導体基板100に形成されており、半導体基板100の裏面側に位置している。n型ベース層150は、半導体基板100に形成されており、p型ドレイン層130よりも上に位置している。半導体基板100は、サブ基板102の上にエピタキシャル層104を形成したものである。サブ基板102は、例えばp型のシリコン基板であり、エピタキシャル層104は、例えばp-型のシリコン層である。サブ基板102はp型ドレイン層130として機能する。サブ基板102の裏面には、ドレイン電極202が形成されている。n型ベース層150は、エピタキシャル層104にn型の不純物を注入することにより、形成されている。そしてエピタキシャル層104のうちn型ベース層150が形成されていない層は、p-層132として、p型ドレイン層130とn型ベース層150の間に位置している。また、n型ベース層150の表層には、n型層151が形成されている。n型層151は、n型ベース層150に基準電圧を与えるために設けられており、下端がn型ベース層150に繋がっている。具体的には、n型層151は、n型ベース層150の表層のうちp型ソース層140が形成されていない領域に形成されている。n型層151は、p型ソース層140よりも深い。n型層151の不純物濃度は、n型ベース層150の不純物濃度よりも高い。半導体基板100には凹部108が形成されている。凹部108は、エピタキシャル層104に形成されており、下端がn型ベース層150よりも下に位置している。なお、凹部108の下端は、p-層132に位置しており、p型ドレイン層130には達していない。ゲート絶縁膜110は、凹部108の内壁及び底面に形成されている。ゲート電極120は、凹部108に埋め込まれている。ゲート電極120の上端は、半導体基板100の表面よりも低くなっている。p型ソース層140は、n型ベース層150に、n型ベース層150よりも浅く形成されている。p型ソース層140は、平面視で凹部の隣に位置している。エピタキシャル層104の表面には、素子分離膜図示せずが形成されている。この素子分離膜は、例えばLOCOS法により形成されている。平面視において、素子分離膜の内側には、ゲート電極120を埋め込むための凹部、及びp型ソース層140が形成されている。凹部108は溝状に形成されており、この溝の両脇に、p型ソース層140が位置している。上記したように、ゲート電極120の上端は、半導体基板100の表面よりも下に位置している。ゲート電極120の上端と半導体基板100の表面との高低差は、例えば30nm以上170nm以下である。そして絶縁層340は、ゲート電極120上及びその周囲に位置する半導体基板100上に形成されている。絶縁層340は、第1絶縁膜342及び低酸素透過性絶縁膜344を有している。第1絶縁膜342は、例えばNSGNondopedSilicateGlass膜及びSOGSpinonGlass膜の少なくとも一つである。第1絶縁膜342は、ゲート電極120上に形成され、上面が半導体基板100の表面よりも高い。第1絶縁膜342の膜厚は、例えば180nm以上250nm以下である。上記したように、ゲート電極120の上端は、半導体基板100の表面よりも下に位置している。このため、第1絶縁膜342の上面のうち凹部108と重なる領域は窪んでいる。このくぼみの深さは、ゲート電極120の上端と半導体基板100の表面との高低差よりも浅く、例えば10nm以上100nm以下である。第1絶縁膜342は、図2を用いて後述するように低酸素透過性絶縁膜344に屈曲部が形成されることを抑制する機能を有している。低酸素透過性絶縁膜344は、第1絶縁膜342上に形成されており、第1絶縁膜342よりも酸素透過性が低い材料により形成されている。低酸素透過性絶縁膜344は、第1絶縁膜342よりも高融点の材料であるのが好ましく、例えばSiN膜、SiC膜、及びSiCN膜の少なくとも一つである。第1絶縁膜342がNSGである場合、低酸素透過性絶縁膜344は、SiN膜であるのが好ましい。この場合、低酸素透過性絶縁膜344の膜厚は、3nm以上7nm以下、好ましくは6nm以上7nm以下である。さらに本実施形態では、低酸素透過性絶縁膜344上に第2絶縁膜346を有している。第2絶縁膜346は、低酸素透過性絶縁膜344よりも酸素透過性が高い材料により形成されている。第2絶縁膜346の厚さは、例えば500nm以上900nm以下である。第2絶縁膜346は、例えばNSG膜、BPSG膜、及びSOG膜の少なくとも一つである。第2絶縁膜346は、熱処理により流動して平坦化する膜であるのが好ましい。低酸素透過性絶縁膜344がSiNである場合、第2絶縁膜346は、例えばBPSG膜である。半導体基板100上及び絶縁層340上には、ソース配線204が形成されている。ソース配線204は、p型ソース層140及びn型層151に接続している。なお、ゲート電極120上には絶縁層340が形成されているため、ソース配線204とゲート電極120との間は絶縁されている。なお、第2絶縁膜346は、ゲート電極120とソース配線204との絶縁性を確保するための必要な厚さを有している。図2aは、第1絶縁膜342及び低酸素透過性絶縁膜344の位置を示す拡大図である。本実施形態では、図2aに示すように、ゲート電極120の上端は、半導体基板100の表面よりも下に位置している。このため、第1絶縁膜342の底部は、凹部108の中に入り込んでいる。そして第1絶縁膜342の上面は、半導体基板100の表面よりも上に位置している。第1絶縁膜342の表面には、半導体基板100の表面とゲート電極120の上端との段差に起因した段差が形成されている。この段差の大きさdすなわち、第1絶縁膜342にのうちゲート電極120の上に位置する部分と半導体基板100上に位置する部分との高低差は、第1絶縁膜342を十分厚くすることにより、例えば100nm以下にすることができる。図2bは、比較例における第1絶縁膜342及び低酸素透過性絶縁膜344の位置を示す図である。本図に示す例では、第1絶縁膜342は、図2aよりも薄く、上面が、半導体基板100の表面よりも下に位置している。この場合、第1絶縁膜342の表面に形成された段差dは、図2aに示した例と比較して大きい。また、符号αで示すように、低酸素透過性絶縁膜344に、急激な屈曲部が形成されてしまう。このような屈曲部が形成されると、この屈曲部において低酸素透過性絶縁膜344が薄くなったり、屈曲部に応力が集中してしまう。第1絶縁膜342を形成せずに低酸素透過性絶縁膜344を形成した場合も、同様である。これに対して図2aに示す例では、図2bの符号αで示したような屈曲部が形成されていないため、上記した問題は生じない。図3は、縦型MOSトランジスタ20の平面図である。縦型MOSトランジスタ20の一部には、センス用縦型トランジスタ21が形成されている。センス用縦型トランジスタ21は、縦型MOSトランジスタ20の出力を制御するために用いられる。センス用縦型トランジスタ21の出力電流は、縦型MOSトランジスタ20の制御回路に入力される。この制御回路は、センス用縦型トランジスタ21の出力電流に基づいて、縦型MOSトランジスタ20を制御する。センス用縦型トランジスタ21は、縦型MOSトランジスタ20と同様の構成を有しているが、平面形状は小さい。縦型MOSトランジスタ20のセンス用縦型トランジスタ21に対する面積比は、例えば500以上50000以下である。図4は、縦型MOSトランジスタ20とセンス用縦型トランジスタ21の関係を示す回路図である。本図に示すように、センス用縦型トランジスタ21は縦型MOSトランジスタ20に対して並列に設けられている。センス用縦型トランジスタ21のソース電圧Vs2は、縦型MOSトランジスタ20のソース電圧Vs1と同じ接地電圧である。図5は、ゲート電極120、p型ソース層140、及びn型層151の配置を示す平面図である。本図に示す例では、平面視において、p型ソース層140の外形は、矩形である。そして、p型ソース層140の内側にn型層151が形成されており、p型ソース層140の外周にゲート絶縁膜110が形成されている。p型ソース層140は格子点状に規則正しく配置されている。ゲート電極120は、p型ソース層140の間を引き回されている。すなわち、ゲート電極120は格子の枠に沿う形状に引き回されている。そしてゲート電極120の間隙に、p型ソース層140及びn型層151が配置されている。また、縦型MOSトランジスタ20の外周部には、ゲート配線122が形成されている。ゲート配線122は、半導体基板100上に形成されている。上記したように、ゲート電極120は、半導体基板100に形成された凹部の中に埋め込まれているが、ゲート電極120の端部121は、ゲート配線122の下に位置している。すなわちゲート配線122は、ゲート電極120の端部121を介して、ゲート電極120に接続している。なお、ゲート配線122も、ゲート電極120と同一の材料、例えばポリシリコンにより形成されている。なお、縦型MOSトランジスタ20の平面レイアウトは、図5に示す例に限定されない。図6~図9は、図1に示した半導体装置の製造方法を示す断面図である。まず図6に示すように、p型のサブ基板102を準備する。次いで、サブ基板102上に、p-型のエピタキシャル層104を形成する。次いで、エピタキシャル層104の表層に、素子分離膜不図示を形成する。次いで、半導体基板100に、ゲート電極120を埋め込むための凹部108を形成する。次いで、半導体基板100を熱酸化する。これにより、凹部108の内側壁及び底面に、ゲート絶縁膜110が形成される。なお、半導体基板100の表面のうち素子分離膜不図示で覆われていない領域にも、熱酸化膜が形成される。次いで、凹部108の内部及び半導体基板100上に、ポリシリコン膜を、例えばCVD法を用いて形成する。次いで、半導体基板100上に位置するポリシリコン膜を、例えばエッチバックにより除去する。これにより、凹部108の内部にゲート電極120が埋め込まれる。この工程において、ゲート電極120の上端は、半導体基板100の表面よりも低くなる。次いで、半導体基板100のエピタキシャル層104に、n型の不純物をイオン注入する。これにより、n型ベース層150が、ゲート電極120よりも浅く形成される。その後、n型ベース層150にp型の不純物をイオン注入する。これにより、p型ソース層140が形成される。さらに、n型ベース層150にn型の不純物をイオン注入する。これにより、n型層151が形成される。次いで図7に示すように、ゲート電極120上及び半導体基板100上半導体基板100上にゲート絶縁膜110が形成されている場合はその上に、第1絶縁膜342,低酸素透過性絶縁膜344、及び第2絶縁膜346を、この順に形成する。これらの膜は、例えばプラズマCVD法又は熱CVD法などのCVD法により形成される。例えば低酸素透過性絶縁膜344がSiN膜である場合、低酸素透過性絶縁膜344は、SiH4及びNH3を用いたプラズマCVD法、又はSiH2Cl2及びNH3を用いた熱CVD法により形成される。低酸素透過性絶縁膜344がSiN膜であるときなど、成膜時に水素が生じる場合、この水素が、半導体基板100表面のダングリングボンドを終端させる。これにより、縦型MOSトランジスタ20の閾値電圧がばらつくことを抑制できる。この工程において、第1絶縁膜342がNSG膜であり、第2絶縁膜346がBPSG膜である場合、第1絶縁膜342は、第2絶縁膜346に含まれる不純物が半導体基板100に拡散することを抑制する。またこの状態において、第2絶縁膜346の上面のうちゲート電極120の上に位置する部分は窪んでいる。そこで、第2絶縁膜346がBPSG膜で形成されている場合、第2絶縁膜346を水蒸気雰囲気中で熱処理する。これにより、第2絶縁膜346は流動し、上面が平坦化される。なお、低酸素透過性絶縁膜344が第2絶縁膜346よりも高融点である場合、この工程中に低酸素透過性絶縁膜344の膜厚の均一性は低下しない。またこの工程において、図8に示すように、水蒸気中の酸素図8中、破線矢印で示すの一部は絶縁層340を介して半導体基板100に到達する。これにより、ゲート絶縁膜110は緻密化される。従って、TDDB耐性は向上する。また、ゲート絶縁膜110のうち少なくとも凹部108の上端に位置する部分すなわち開口部コーナーの近傍はさらに厚くなり、丸められる。これにより、ゲート絶縁膜110のうち少なくとも凹部108の上端に位置する部分すなわち開口部コーナーの近傍に電界が集中することを抑制できる。また、絶縁層340が酸素を透過しすぎると、ゲート絶縁膜110の膜厚にばらつきが生じる可能性が高くなる。ゲート絶縁膜110の膜厚にばらつきが生じると、縦型MOSトランジスタ20の閾値電圧にばらつきが生じてしまう。これに対して本実施形態では、第1絶縁膜342上に低酸素透過性絶縁膜344を形成している。従って、絶縁層340が酸素を透過しすぎることを抑制できる。次いで、図9に示すように、絶縁層340上にレジストパターン50を形成する。ここで絶縁層340の第2絶縁膜346がBPSG膜であり、第2絶縁膜346の上面が平坦化されている場合、レジストパターン50を高い精度で形成できる。次いで、レジストパターン50をマスクとして絶縁層340をエッチングする。これにより、絶縁層340は、ゲート電極120上及びその周囲に位置する部分を除いて、除去される。その後、レジストパターン50を除去する。次いで、半導体基板100上及び絶縁層340上に、金属膜例えばAl膜を、例えばスパッタリング法を用いて形成する。これにより、ソース配線204が形成される。なお、必要に応じて、ソース配線204上にレジストパターンを形成し、このレジストパターンをマスクとしてソース配線204をエッチングする。これにより、ソース配線204のうち不要な部分は除去される。また、半導体基板100の裏面にドレイン電極202を形成する。次に、本実施形態の作用及び効果について説明する。本実施形態において、絶縁層340を形成した後、半導体基板100及び絶縁層340は、酸化性の雰囲気例えば水蒸気雰囲気で処理される。これにより、酸化性ガスに含まれる酸素の一部は、絶縁層340を介して半導体基板100に到達する。これにより、ゲート絶縁膜110は緻密化される。従って、TDDB耐性は向上する。ここで、絶縁層340が酸素を透過しすぎると、ゲート絶縁膜110の膜厚にばらつきが生じる可能性が高くなる。これに対して本実施形態では、第1絶縁膜342上に低酸素透過性絶縁膜344を形成している。従って、絶縁層340が酸素を透過しすぎることを抑制できる。図10は、第1絶縁膜342としてNSG膜を使用し、低酸素透過性絶縁膜344としてSiNを使用し、第2絶縁膜346としてBPSG膜を使用した場合における、TDDB耐性及び閾値電圧のばらつきの、低酸素透過性絶縁膜344の膜厚依存を示している。本図に示すように、低酸素透過性絶縁膜344の膜厚が薄いほど、TDDB耐性は向上している。具体的には、低酸素透過性絶縁膜344が7nm以下の場合、TDDB耐性は高くなっている。特に低酸素透過性絶縁膜344が6nm以下の場合、低酸素透過性絶縁膜344がない場合と同程度のTDDB耐性を実現できる。一方、縦型MOSトランジスタ20の閾値電圧のばらつきは、低酸素透過性絶縁膜344の膜厚が薄くなるにつれて大きくなっている。具体的には、低酸素透過性絶縁膜344の膜厚が6nmを下回ると、閾値電圧のばらつきは大きくなっている。以上のことから、低酸素透過性絶縁膜344としてSiNを使用した場合、低酸素透過性絶縁膜344の膜厚は、6nm以上7nm以下であるのが好ましい。第2の実施形態図11は、第2の実施形態に係る半導体装置10の構成を示す断面図である。本実施形態に係る半導体装置10は、縦型MOSトランジスタ20がn型埋込層152を有している点を除いて、第1の実施形態に係る半導体装置10と同様の構成である。具体的には、半導体基板100のうちn型層151の下方には、n型埋込層152が形成されている。深さ方向で見た場合、n型埋込層152は、n型ベース層150の下に位置しており、n型ベース層150に繋がっている。本実施形態によっても、第1の実施形態と同様の効果を得ることができる。また、n型埋込層152により、耐圧向上の効果を得ることが出来る。第3の実施形態図12は、第3の実施形態に係る半導体装置10の構成を示す断面図である。本実施形態に係る半導体装置10は、縦型MOSトランジスタ20の代わりにIGBTInsulatedGateBipolarTransistor22を有している点を除いて、第1または第2の実施形態と同様である。IGBT22は、縦型MOSトランジスタ20において、p型ドレイン層130とドレイン電極202の間に、n型コレクタ層134を追加した構成を有している。本実施形態では、サブ基板102はn型のシリコン基板であり、n型コレクタ層134として機能する。また、p型ドレイン層130及びp-層132は、サブ基板102上に、エピタキシャル成長法により形成されている。本実施形態に係る半導体装置10の製造方法は、サブ基板102としてn型のシリコン基板を用いる点、及びサブ基板102の上に、p型ドレイン層130及びp-層132をこの順にエピタキシャル成長させる点を除いて、第1の実施形態に係る半導体装置10の製造方法と同様である。本実施形態によっても、第1の実施形態と同様の効果を得ることができる。第4の実施形態図13は、第4の実施形態に係る半導体装置10を有する電子装置の回路構成を示す図である。この電子装置は、例えば図14に示す車両に用いられており、電子装置2、電源4、及び負荷6を有している。電源4は例えば車両に搭載されているバッテリーである。負荷6は、例えば車両に搭載されている電子部品、例えば図14に示すヘッドランプ400である。そして電子装置2は、電源4から負荷6に供給する電力を制御している。電子装置2は、回路基板例えばプリント配線基板上に半導体装置10,12,14を搭載したものである。本図に示す例において、半導体装置10は、縦型MOSトランジスタ20を有している。半導体装置12は、マイコンであり、回路基板の配線を介して半導体装置14に接続している。半導体装置14は、縦型MOSトランジスタ20の制御回路を有している。半導体装置12は、半導体装置14を介して、半導体装置10を制御している。詳細には、半導体装置12は、半導体装置14の制御回路に制御信号を入力する。そして半導体装置14の制御回路は、半導体装置12から入力された制御信号に従って、半導体装置10が有する縦型MOSトランジスタ20のゲート電極120に信号を入力する。縦型MOSトランジスタ20が制御されることにより、電源4からの電力が、適宜負荷6に供給される。なお、半導体装置10及び半導体装置14はCoCChiponChip構造を有していても良いし、SIPSystemInPackage構造を有していても良い。半導体装置10及び14がCoC構造を有する場合、図15に示すように、半導体装置10は、銀ペースト又はDAFDieAttachmentFilmを介して、配線基板440上に搭載されている。半導体装置10と配線基板440は、ボンディングワイヤ426を介して互いに接続している。また半導体装置10上には、半導体装置14が銀ペースト又はDAFを介して搭載されている。半導体装置14は、ボンディングワイヤ422を介して配線基板440と接続し、かつボンディングワイヤ424を介して半導体装置10に接続している。そして、半導体装置10、半導体装置14、及びボンディングワイヤ422,424,426は、封止樹脂410によって封止されている。なお、配線基板440の裏面には、複数のハンダボール460が取り付けられている。第5の実施形態図16は、第5の実施形態に係る半導体装置10の構成を示す断面図である。本実施形態において、半導体基板100は、縦型MOSトランジスタ20が形成されているパワー制御領域と、制御回路30が形成されているロジック領域とを有している点を除いて、第1の実施形態に係る半導体装置10と同様の構成である。制御回路30は、図15に示した半導体装置14と同様の回路を有している。制御回路30は、縦型MOSトランジスタ20のゲート電極120に入力される制御信号を生成している。制御回路30は、プレーナ型のMOSトランジスタ31を有している。MOSトランジスタ31は、ロジック領域に位置する半導体基板100に形成されている。MOSトランジスタ31は、p型である場合、エピタキシャル層104に形成されたn型のウェル32に形成されており、ゲート絶縁膜34、ゲート電極36、並びにソース及びドレインとなる不純物領域38を有している。なお、MOSトランジスタ31がn型である場合、p型のエピタキシャル層104をそのままウェルとして使用しても良い。また不純物領域38は、エクステンション領域を有していても良い。この場合、ゲート電極36の側壁には、サイドウォールが形成される。半導体基板100上のうち制御回路30が形成されている領域には、層間絶縁膜300が形成されている。なお、層間絶縁膜300は絶縁層340と同一工程で形成されても良いし、絶縁層340とは別工程で形成されても良い。層間絶縁膜300が絶縁層340と同一工程で形成される場合、層間絶縁膜300は、第1絶縁膜342、低酸素透過性絶縁膜344、及び第2絶縁膜346の積層構造を有していても良いし、第1絶縁膜342及び第2絶縁膜346のみで形成されても良い。層間絶縁膜300が低酸素透過性絶縁膜344を有していると、以下の効果が得られる。まず、第2絶縁膜346がBPSG膜である場合、第2絶縁膜346に含まれる不純物が第1絶縁膜342及びその下の層に向けて拡散することを抑制できる。また、制御回路30に過度に酸素が供給されることを抑制できる。さらに、低酸素透過性絶縁膜344がSiN膜であるときなど、成膜時に水素が生じる場合、この水素が、制御回路30においても、半導体基板100表面のダングリングボンドを終端させる。層間絶縁膜300には、コンタクト304を埋め込むための接続孔が形成されている。コンタクト304は、配線314とMOSトランジスタ31とを接続しており、配線314と一体に形成されている。配線314及びコンタクト304は、ソース配線204と同一工程で形成されている。図17は、図16に示した半導体装置10を用いた電子装置の回路構成を示す図であり、第4の実施形態における図13に対応している。本図に示す回路は、半導体装置14の代わりに制御回路30が用いられている点を除いて、図13に示した回路と同様の構成である。縦型MOSトランジスタ20及び制御回路30は、半導体装置10内に設けられている。本実施形態によっても、第1の実施形態と同様の効果を得ることができる。また、縦型MOSトランジスタ20を制御する制御回路30を、縦型MOSトランジスタ20と同一の半導体基板100に形成することができる。以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。"