力率改善部と、電流共振コンバータ部とを含み、前記電流共振コンバータ部のスイッチ素子の一部または全てを前記力率改善部のスイッチ素子と共通化したAC/DCコンバータ回路を備え、交流電源の交流入力電圧の力率を改善しつつ直流電圧に変換して出力するスイッチング電源装置の制御方法であって、前記スイッチ素子のオンデューティを変化させて前記力率改善部の出力電圧を制御し、かつ、前記スイッチ素子のスイッチング周波数を変化させて前記AC/DCコンバータ回路の出力電圧を制御するとともに、前記スイッチ素子のオンデューティに応じて前記スイッチ素子のデッドタイム制御を行うことを特徴とするスイッチング電源装置の制御方法。前記スイッチング電源装置は、第1、第2スイッチ素子を共有する力率改善部と電流共振コンバータ部とを組み合わせたフルブリッジ型のAC/DCコンバータ回路を備え、前記力率改善部は、前記第1、第2スイッチ素子の直列回路と、第1、第2ダイオードの直列回路と、前記第1、第2スイッチ素子の直列回路と並列に接続された第1平滑コンデンサを含み、前記第1、第2スイッチ素子の直列回路と第1、第2ダイオードの直列回路とは並列接続されて、両直列回路の中間点間に昇圧インダクタと交流電源の直列回路が接続され、前記電流共振コンバータ部は、前記第1、第2スイッチ素子の直列回路と第3、第4スイッチ素子の直列回路とを、前記第1、第3スイッチ素子を高圧側に配置し、前記第2、第4スイッチ素子を低圧側に配置して並列接続したフルブリッジ回路と、該フルブリッジ回路により駆動される高周波トランスと、該高周波トランスの一次巻線に接続された直列共振回路とを含んでおり、前記力率改善部の前記第1平滑コンデンサの両端間電圧であるPFC電圧を検出するPFC電圧検出部と、前記電流共振コンバータ部の前記高周波トランスの二次側に設けられた第2平滑コンデンサの両端間電圧である出力電圧を検出する出力電圧検出部と、前記第1~第4スイッチ素子のオンオフ動作を制御するスイッチング制御部とをさらに備え、前記スイッチング制御部は、前記PFC電圧検出部からの出力信号に基づいて前記第1、第2スイッチ素子のオンデューティを変化させて前記PFC電圧を制御し、かつ、前記出力電圧検出部からの出力信号に基づいて前記フルブリッジ回路のスイッチング周波数を変化させて前記出力電圧を制御し、さらに、前記スイッチング制御部は、前記第1スイッチ素子のオンデューティに基づいて前記PFC電圧を制御する場合には、前記第3スイッチ素子を前記第1スイッチ素子と同一のオンデューティを有するようにオンオフ動作させ、かつ、前記第2、第4スイッチ素子を、それぞれ前記第1、第3スイッチ素子に対して相補的にオンオフ動作させるように制御し、前記第2スイッチ素子のオンデューティに基づいて前記PFC電圧を制御する場合には、前記第4スイッチ素子を前記第2スイッチ素子と同一のオンデューティを有するようにオンオフ動作させ、かつ、前記第1、第3スイッチ素子を、それぞれ前記第2、第4スイッチ素子に対して相補的にオンオフ動作させるように制御するとともに、前記第1、第2スイッチのオンデューティに応じて、前記第1、第2スイッチが同時にオフとなるデッドタイム及び前記第3、第4スイッチが同時にオフとなるデッドタイムを制御することを特徴とする請求項1に記載のスイッチング電源装置の制御方法。前記スイッチング電源装置は、前記交流電源の極性を検出する極性検出部をさらに備えており、前記極性検出部からの出力信号に基づいて前記交流電源の極性の切替わりを判別し、前記交流電源の前記第1、第2スイッチ素子の直列回路の中間点側が正極となる正の半サイクルの間は、前記第2スイッチ素子を、そのオンデューティに基づいて前記PFC電圧を制御するようにオンオフ動作させ、前記交流電源の前記第1、第2スイッチ素子の直列回路の中間点側が負極となる負の半サイクルの間は、前記第1スイッチ素子を、そのオンデューティに基づいて前記PFC電圧を制御するようにオンオフ動作させることを特徴とする請求項2に記載のスイッチング電源装置の制御方法。前記スイッチング制御部により、前記PFC電圧検出部からの出力信号と前記出力電圧検出部からの出力信号をそれぞれA/D変換するA/D変換工程と、前記A/D変換された信号から前記第1~第4スイッチ素子を駆動するパルス信号の制御周波数及びオンデューティを演算する演算工程と、前記制御周波数及びオンデューティに基づいて、前記第1~第4スイッチ素子を駆動するパルス信号を生成して出力するPWM出力処理工程とを実行し、前記PWM出力処理工程は、前記オンデューティが第1領域に属する場合、前記デッドタイムとして、予め用意された第1デッドタイムを適用する第1デッドタイム設定工程と、前記オンデューティが第2領域に属する場合、前記デッドタイムとして、前記オンデューティ、前記第1デッドタイム、及び所定の係数に基づいて導出された第2デッドタイムを適用する第2デッドタイム設定工程と、を含むことを特徴とする請求項2または3に記載のスイッチング電源装置の制御方法。前記第1デッドタイムは、前記スイッチング電源装置の仕様及び前記スイッチング電源装置に接続される負荷の仕様のいずれか一方または両方に応じて、前記スイッチング電源装置毎に設定されることを特徴とする請求項4に記載のスイッチング電源装置の制御方法請求項5。前記オンデューティの第1領域は、前記第1~第4スイッチ素子がゼロボルトスイッチング動作を行える領域であり、前記オンデューティの第2領域は、前記第1~第4スイッチ素子がゼロボルトスイッチング動作を行えない領域であるとともに、前記第1及び第2領域のそれぞれは、前記スイッチング電源装置の仕様及び前記スイッチング電源装置に接続される負荷の仕様のいずれか一方または両方に応じて、前記スイッチング電源装置毎に設定されることを特徴とする請求項4または5に記載のスイッチング電源装置の制御方法。前記所定の係数は、前記スイッチング電源装置の仕様及び前記スイッチング電源装置に接続される負荷の仕様のいずれか一方または両方に応じて、前記スイッチング電源装置毎に設定されることを特徴とする請求項4から6のいずれか1項に記載のスイッチング電源装置の制御方法。一般に、スイッチング電源装置において、効率の向上とノイズの低減を図るためには、各スイッチ素子を、ゼロボルトスイッチングZVS及びゼロカレントスイッチングZCSのようなソフトスイッチングで動作させることが望ましい。この点で、個別の力率改善部と電流共振コンバータ部とを多段接続してなる従来のスイッチング電源装置では、PWM制御される力率改善部と、PFM制御される電流共振コンバータ部に対して、それぞれ適切なソフトスイッチング技術を適用することが可能である。一方、本出願人により先に提案されたようなスイッチング電源装置は、力率改善部と電流共振コンバータ部のスイッチ素子を共通化することにより、低廉かつ簡易な回路構成により高い変換効率を実現するものの、共通化されたスイッチ素子の動作に関して、電流共振コンバータの動作から要求される周波数可変範囲中に、力率改善部の動作から要求されるオンデューティを確保しつつ、通常適用されるソフトスイッチング技術例えば擬似共振モード制御を適用することが困難な範囲が生じる場合がある。したがって、このようなスイッチング電源装置のさらなる高効率化の観点から、その制御方法に改善の余地がある。本発明は、上記課題に鑑みてなされたものであって、その目的は、力率改善部と電流共振コンバータ部のスイッチ素子を共通化してなるスイッチング電源装置について、さらなる高効率化を達成可能な制御方法を提供することにある。以下の発明の態様は、本発明の構成を例示するものであり、本発明の多様な構成の理解を容易にするために、項別けして説明するものである。各項は、本発明の技術的範囲を限定するものではなく、発明を実施するための最良の形態を参酌しつつ、各項の構成要素の一部を置換し、削除し、又は、さらに他の構成要素を付加したものについても、本願発明の技術的範囲に含まれ得るものである。1力率改善部と、電流共振コンバータ部とを含み、前記電流共振コンバータ部のスイッチ素子の一部または全てを前記力率改善部のスイッチ素子と共通化したAC/DCコンバータ回路を備え、交流電源の交流入力電圧の力率を改善しつつ直流電圧に変換して出力するスイッチング電源装置の制御方法であって、前記スイッチ素子のオンデューティを変化させて前記力率改善部の出力電圧を制御し、かつ、前記スイッチ素子のスイッチング周波数を変化させて前記AC/DCコンバータ回路の出力電圧を制御するとともに、前記スイッチ素子のオンデューティに応じて前記スイッチ素子のデッドタイム制御を行うことを特徴とするスイッチング電源装置の制御方法請求項1。21項に記載のスイッチング電源装置の制御方法において、前記スイッチング電源装置は、第1、第2スイッチ素子を共有する力率改善部と電流共振コンバータ部とを組み合わせたフルブリッジ型のAC/DCコンバータ回路を備え、前記力率改善部は、前記第1、第2スイッチ素子の直列回路と、第1、第2ダイオードの直列回路と、前記第1、第2スイッチ素子の直列回路と並列に接続された第1平滑コンデンサを含み、前記第1、第2スイッチ素子の直列回路と第1、第2ダイオードの直列回路とは並列接続されて、両直列回路の中間点間に昇圧インダクタと交流電源の直列回路が接続され、前記電流共振コンバータ部は、前記第1、第2スイッチ素子の直列回路と第3、第4スイッチ素子の直列回路とを、前記第1、第3スイッチ素子を高圧側に配置し、前記第2、第4スイッチ素子を低圧側に配置して並列接続したフルブリッジ回路と、該フルブリッジ回路により駆動される高周波トランスと、該高周波トランスの一次巻線に接続された直列共振回路とを含んでおり、前記力率改善部の前記第1平滑コンデンサの両端間電圧であるPFC電圧を検出するPFC電圧検出部と、前記電流共振コンバータ部の前記高周波トランスの二次側に設けられた第2平滑コンデンサの両端間電圧である出力電圧を検出する出力電圧検出部と、前記第1~第4スイッチ素子のオンオフ動作を制御するスイッチング制御部とをさらに備え、前記スイッチング制御部は、前記PFC電圧検出部からの出力信号に基づいて前記第1、第2スイッチ素子のオンデューティを変化させて前記PFC電圧を制御し、かつ、前記出力電圧検出部からの出力信号に基づいて前記フルブリッジ回路のスイッチング周波数を変化させて前記出力電圧を制御し、さらに、前記スイッチング制御部は、前記第1スイッチ素子のオンデューティに基づいて前記PFC電圧を制御する場合には、前記第3スイッチ素子を前記第1スイッチ素子と同一のオンデューティを有するようにオンオフ動作させ、かつ、前記第2、第4スイッチ素子を、それぞれ前記第1、第3スイッチ素子に対して相補的にオンオフ動作させるように制御し、前記第2スイッチ素子のオンデューティに基づいて前記PFC電圧を制御する場合には、前記第4スイッチ素子を前記第2スイッチ素子と同一のオンデューティを有するようにオンオフ動作させ、かつ、前記第1、第3スイッチ素子を、それぞれ前記第2、第4スイッチ素子に対して相補的にオンオフ動作させるように制御するとともに、前記第1、第2スイッチのオンデューティに応じて、前記第1、第2スイッチが同時にオフとなるデッドタイム及び前記第3、第4スイッチが同時にオフとなるデッドタイムを制御することを特徴とするスイッチング電源装置の制御方法請求項2。32項に記載に記載のスイッチング電源装置の制御方法において、前記スイッチング電源装置は、前記交流電源の極性を検出する極性検出部をさらに備えており、前記極性検出部からの出力信号に基づいて前記交流電源の極性の切替わりを判別し、前記交流電源の前記第1、第2スイッチ素子の直列回路の中間点側が正極となる正の半サイクルの間は、前記第2スイッチ素子を、そのオンデューティに基づいて前記PFC電圧を制御するようにオンオフ動作させ、前記交流電源の前記第1、第2スイッチ素子の直列回路の中間点側が負極となる負の半サイクルの間は、前記第1スイッチ素子を、そのオンデューティに基づいて前記PFC電圧を制御するようにオンオフ動作させることを特徴とするスイッチング電源装置の制御方法請求項3。42または3項に記載のスイッチング電源装置の制御方法において、前記スイッチング制御部により、前記PFC電圧検出部からの出力信号と前記出力電圧検出部からの出力信号をそれぞれA/D変換するA/D変換工程と、前記A/D変換された信号から前記第1~第4スイッチ素子を駆動するパルス信号の制御周波数及びオンデューティを演算する演算工程と、前記制御周波数及びオンデューティに基づいて、前記第1~第4スイッチ素子を駆動するパルス信号を生成して出力するPWM出力処理工程とを実行し、前記PWM出力処理工程は、前記オンデューティが第1領域に属する場合、前記デッドタイムとして、予め用意された第1デッドタイムを適用する第1デッドタイム設定工程と、前記オンデューティが第2領域に属する場合、前記デッドタイムとして、前記オンデューティ、前記第1デッドタイム、及び所定の係数に基づいて導出された第2デッドタイムを適用する第2デッドタイム設定工程と、を含むことを特徴とするスイッチング電源装置の制御方法請求項4。54項に記載のスイッチング電源装置の制御方法において、前記第1デッドタイムは、前記スイッチング電源装置の仕様及び前記スイッチング電源装置に接続される負荷の仕様のいずれか一方または両方に応じて、前記スイッチング電源装置毎に設定されることを特徴とするスイッチング電源装置の制御方法請求項5。64または5項に記載のスイッチング電源装置の制御方法において、前記オンデューティの第1領域は、前記第1~第4スイッチ素子がゼロボルトスイッチング動作を行える領域であり、前記オンデューティの第2領域は、前記第1~第4スイッチ素子がゼロボルトスイッチング動作を行えない領域であるとともに、前記第1及び第2領域のそれぞれは、前記スイッチング電源装置の仕様及び前記スイッチング電源装置に接続される負荷の仕様のいずれか一方または両方に応じて、前記スイッチング電源装置毎に設定されることを特徴とするスイッチング電源装置の制御方法請求項6。74~6項に記載のスイッチング電源装置の制御方法において、前記所定の係数は、前記スイッチング電源装置の仕様及び前記スイッチング電源装置に接続される負荷の仕様のいずれか一方または両方に応じて、前記スイッチング電源装置毎に設定されることを特徴とするスイッチング電源装置の制御方法請求項7。本発明に係るスイッチング電源装置の制御方法によれば、力率改善部と、電流共振コンバータ部とを含み、電流共振コンバータ部のスイッチ素子の一部または全てを前記力率改善部のスイッチ素子と共通化したAC/DCコンバータ回路を備え、交流電源の交流入力電圧の力率を改善しつつ直流電圧に変換して出力するスイッチング電源装置において、スイッチ素子のオンデューティに応じてスイッチ素子のデッドタイム制御を行うことにより、特に、スイッチ素子のオンデューティが小さくなる制御領域において、スイッチ素子のターンオン時のスイッチング損失が軽減され、力率改善部と電流共振コンバータ部のスイッチ素子を共通化して高効率を実現するスイッチング電源装置の効率を、さらに向上させることができる。以下に、図面を参照して、本発明の好ましい実施形態を説明する。図1は、本発明の一実施形態における制御方法が適用されるスイッチング電源装置の要部をなすAC/DCコンバータ回路1を示す回路構成図である。図1に示すAC/DCコンバータ回路1は、力率改善PFC部2と電流共振LLC共振型DC/DCコンバータ部以下、電流共振コンバータ部という3から構成される。力率改善部2は、第1、第2ダイオードD1、D2の直列回路と第1、第2スイッチ素子Q1、Q2の直列回路とが並列接続され、両直列回路の中間点間に昇圧インダクタL1と交流電源Vacが直列に接続されており、さらに、第1、第2ダイオードD1、D2の直列回路の両端に対して第1平滑コンデンサCiが並列接続されている。電流共振コンバータ部3は、力率改善部2と第1、第2スイッチ素子Q1、Q2を共有し、この第1、第2スイッチ素子Q1、Q2の直列回路と、第3、第4スイッチ素子Q3、Q4の直列回路とが並列接続され、4つのスイッチ素子Q1~Q4のブリッジ構成からなるフルブリッジ回路5が構成されている。このとき、第1、第3スイッチ素子Q1、Q3が高圧側に配置され、第2、第4スイッチ素子Q2、Q4が低圧側に配置されている。また、電流共振コンバータ部3は、フルブリッジ回路5の後段に、高周波トランスTを挟んで、高周波トランスTの一次側に共振インダクタLrと共振コンデンサCrを含む直列共振回路6を有し、高周波トランスTの二次側に整流ダイオードD3、D4と第2平滑コンデンサCoを含む整流回路を有している。直列共振回路6は、高周波トランスTの一次巻線と直列に接続され、第1、第2スイッチ素子Q1、Q2の中間点と第3、第4スイッチ素子Q3、Q4の中間点との間に接続されている。さらに、AC/DCコンバータ回路1は、力率改善部2の第1平滑コンデンサCiの両端間電圧以下、PFC電圧ともいうを検出するPFC電圧検出部10と、AC/DCコンバータ回路1の出力電圧すなわち、第2平滑コンデンサCoの両端間電圧を検出する出力電圧検出部11と、交流電源Vacの極性を検出する極性検出部13と、第1~第4スイッチ素子Q1~Q4のオンオフ動作を制御するスイッチング制御部12とを備えている。PFC電圧検出部10、出力電圧検出部11、及び極性検出部13からの出力信号は、スイッチング制御部12に入力され、スイッチング制御部12は、これらの出力信号に基づいて、第1~第4スイッチ素子Q1~Q4を駆動するパルス信号を生成して、各スイッチ素子に出力する。尚、通常、第1~第4スイッチ素子Q1~Q4はMOSFETにより構成され、この場合、各スイッチ素子Q1~Q4を駆動するパルス信号は、ゲート駆動信号である。ここで、図1に示す回路構成において、昇圧インダクタL1は、一端が第1、第2ダイオードD1、D2の中間点に接続され、他端が交流電源Vacの一端に接続されているが、交流電源Vacと昇圧インダクタL1が逆の配置構成でもよく、また、直列共振回路6の共振コンデンサCrと共振インダクタLrのいずれか一方または両方を、第3、第4スイッチ素子Q3、Q4の中間点と高周波トランスTの一次巻線との間に接続してもよい。また、共振インダクタLrは、高周波トランスTの漏れインダクタンスで代替することもできる。以下では、まず、力率改善部2及び電流共振コンバータ部3の基本動作を実現する第1~第4スイッチ素子Q1~Q4の駆動制御について説明する。以下の説明において、交流電源Vacの極性が、第1、第2スイッチ素子Q1、Q2の中間点側が正極となる間を正の半サイクルといい、第1、第2スイッチ素子Q1、Q2の中間点側が負極となる間を負の半サイクルという。力率改善部2は、第1平滑コンデンサCiの両端間電圧を出力電圧以下、PFC電圧というとするデュアルブースト型の昇圧コンバータ回路を構成しており、PFC電圧検出部10からの出力信号に基づいて、PFC電圧をパルス幅変調PWM制御するものである。このような力率改善部2の構成要素としての機能に着目して、第1、第2スイッチ素子Q1、Q2の動作を説明すれば、次の通りである。力率改善部2において、交流電源Vacの正の半サイクルの間は、第2スイッチ素子Q2が昇圧コンバータ回路の主スイッチ素子として機能し、そのオンデューティに基づいて、力率改善部2のPFC電圧がPWM制御され、この間、第1スイッチ素子Q1は、第2スイッチ素子Q2と相補的にオンオフ動作するように駆動される。そして、正の半サイクルの間、第2スイッチ素子Q2がオンかつ、第1スイッチ素子Q1がオフ状態のとき、昇圧インダクタL1にエネルギーが蓄積され、第2スイッチ素子Q2がオフかつ、第1スイッチ素子Q1がオンされると、昇圧インダクタL1に蓄えられたエネルギーが第1平滑コンデンサCiに移送され、AC入力電圧が昇圧されて、第1平滑コンデンサCiの両端間電圧としてPFC電圧が出力される。一方、交流電源Vacの負の半サイクルの間は、第1、第2スイッチ素子Q1、Q2の果たす機能が正の半サイクルに対して切替わる。すなわち、負の半サイクルの間、第1スイッチ素子Q1が主スイッチ素子として機能し、そのオンデューティに基づいて力率改善部2のPFC電圧が制御され、この間、第2スイッチ素子Q2は、第1スイッチ素子Q1と相補的にオンオフ動作するように駆動される。そして、負の半サイクルの間、第1スイッチ素子Q1がオンかつ、第2スイッチ素子Q2がオフ状態のとき、昇圧インダクタL1にエネルギーが蓄積され、第1スイッチ素子Q1がオフかつ、第2スイッチ素子Q2がオンされると、昇圧インダクタL1に蓄えられたエネルギーが第1平滑コンデンサCiに移送され、AC入力電圧が昇圧されて、第1平滑コンデンサCiの両端間電圧としてPFC電圧が出力される。そして、電流共振コンバータ部3は、力率改善部2のPFC電圧を入力し、この入力電圧を、第1~第4スイッチ素子Q1~Q4から構成されるフルブリッジ回路5のスイッチングにより高周波電圧に変換して高周波トランスTの一次巻線の両端に印加し、高周波トランスTの二次側に発生する高周波電圧を、整流ダイオードD3、D4と第2平滑コンデンサCoにて整流かつ平滑化することによって、所定の直流出力電圧第2平滑コンデンサCoの両端間電圧を得る構成となっている。一般に、このような直列共振回路6を有する電流共振コンバータ部3では、そのゲイン特性に基づいて、フルブリッジ回路5のスイッチング周波数を変動させることによって、出力電圧を制御することができ、AC/DCコンバータ回路1では、出力電圧検出部11の出力電圧に基づいて、出力電圧をパルス周波数変調PFM制御するものである。このような電流共振コンバータ部3の構成要素としての機能に着目して、第1~第4スイッチ素子Q1~Q4の動作を説明すれば、次の通りである。交流電源Vacの正の半サイクルの間、第4スイッチ素子Q4は、この間にPFC電圧を制御するオンデューティを有する第2スイッチ素子Q2と同一のオンデューティを有し、かつ、第2スイッチ素子Q2に対してスイッチング周期Tの半周期T/2分ずれてオン動作するように制御される。また、この間、第3スイッチ素子Q3は、第4スイッチ素子Q4と相補的にオンオフ動作するように駆動される。これによって、第1、第4スイッチ素子Q1、Q4がオンかつ、第2、第3スイッチ素子Q2、Q3がオフの状態と、第2、第3スイッチ素子Q2、Q3がオンかつ、第1、第4スイッチ素子Q1、Q4がオフの状態とが、スイッチング周期の半周期T/2毎に交互に繰り返され、このようなフルブリッジ回路5のスイッチング動作により、PFC電圧が周期Tの高周波電圧に変換される。一方、交流電源Vacの負の半サイクルの間は、第3スイッチ素子Q3が、この間にPFC電圧を制御するオンデューティを有する第1スイッチ素子Q1と同一のオンデューティを有し、かつ、第1スイッチ素子Q1に対してスイッチング周期Tの半周期T/2分ずれてオン動作するように制御される。また、この間、第4スイッチ素子Q4は、第3スイッチ素子Q3と相補的にオンオフ動作するように駆動される。これによって、正の半サイクルと同様に、第1、第4スイッチ素子Q1、Q4がオンかつ、第2、第3スイッチ素子Q2、Q3がオフの状態と、第2、第3スイッチ素子Q2、Q3がオンかつ、第1、第4スイッチ素子Q1、Q4がオフの状態とが、スイッチング周期の半周期T/2毎に交互に繰り返され、このようなフルブリッジ回路5のスイッチング動作により、PFC電圧が周期Tの高周波電圧に変換される。以下の説明において、PFC電圧を制御するオンデューティを有するように駆動されているスイッチ素子すなわち、正の半サイクルでは、第2、第4スイッチ素子Q2、Q4、負の半サイクルでは、第1、第3スイッチ素子Q1、Q3を制御ゲートともいう。このスイッチング電源装置は、上述したような力率改善部2におけるPFC電圧のPWM制御と、フルブリッジ回路5のスイッチング周波数を変えることによる電流共振コンバータ3の出力電圧の制御とを独立に実行することができる。また、力率改善部2と電流共振コンバータ部3とで、第1、第2スイッチ素子Q1、Q2を共有しているため、フルブリッジ方式のスイッチング電源装置を、全波整流ブリッジを要することなく、部品点数を削減して低廉かつ簡易に構成するとともに、スイッチング損失を低減しかつ回路構成を多段化することがないため、高効率、高力率のスイッチング電源装置が実現される。また、AC/DCコンバータ回路1では、上述したように、交流電源Vacの正の半サイクルにおいて、第4スイッチ素子Q4のオンデューティは第2スイッチ素子Q2のオンデューティと等しくなるように動作し、負の半サイクルにおいて、第3スイッチ素子Q3のオンデューティは第1スイッチ素子Q1のオンデューティと等しくなるように動作しているため、フルブリッジ回路5の出力電圧を対称的なパルス波形とすることができる。ここで、一般に、フルブリッジ回路5のアームを構成する第1、第2スイッチ素子Q1、Q2の直列回路と第3、第4スイッチ素子Q3、Q4の直列回路の動作において、第1、第2スイッチ素子Q1、Q2の相補的なオンオフ動作、及び、第3、第4スイッチ素子Q3、Q4の相補的なオンオフ動作には、貫通電流を防止するために、それぞれ、第1、第2スイッチ素子Q1、Q2が同時にオフとなるデッドタイム、及び、第3、第4スイッチ素子Q3、Q4が同時にオフとなるデッドタイムが設けられる。本実施形態におけるスイッチング電源装置の制御方法は、このようなデッドタイムを、制御ゲートのオンデューティに応じて制御することをその主要な特徴とするものであり、次に、図2及び図3を参照して、本実施形態におけるスイッチング電源装置の制御方法第1~第4スイッチ素子Q1~Q4の駆動制御方法を実装するスイッチング制御部12の構成、及び、スイッチング制御部12による第1~第4スイッチ素子Q1~Q4の駆動制御手順の好適な例について説明する。スイッチング制御部12は、マイクロコンピュータ、DSP、FPGA等のプログラマブルデバイスを用いてデジタル制御装置として構成されており、図2に示すように、その機能ブロックとして、PFC電圧検出部10からの出力信号が入力するPFC電圧A/D変換部21と、出力電圧検出部11からの出力信号が入力する出力電圧A/D変換部22と、PID演算部23と、出力リミッタ部24と、PWM出力処理部25とを有している。さらに、PWM出力処理部25は、極性検出部13からの出力信号が入力する電圧極性検出部26と、PWM出力制御部27と、スイッチ素子ドライブ回路28の、各機能ブロックを有しており、PWM出力制御部27には、デューティ取得部27a及びデッドタイム制御部27bが含まれる。尚、このようなスイッチング制御部12を構成する各機能ブロックは、以下に説明する制御手順を実行する限り、任意の適切なハードウェアまたはソフトウェア、あるいはそれらの組合せにより実装することができる。スイッチング制御部12は、制御開始後、所定の初期設定を実行し、次いで、PFC電圧検出部10からの出力信号と出力電圧検出部11からの出力信号とを、それぞれPFC電圧A/D変換部21及び出力電圧A/D変換部22によりA/D変換し、これによって、デジタルデータであるPFC電圧データ及び出力電圧データが生成される。そして、PID演算部23は、生成されたPFC電圧データ及び出力電圧データに基づいて、PID演算を用いて制御周波数及びオンデューティを演算する。次いで、出力リミッタ部24は、演算により得られた制御周波数及びオンデューティが、予め設定された上下限により定まる範囲内に制限する。具体的には、出力リミッタ部24は、PID演算部23で得られた制御周波数が所定の最大値を超えていた場合には、この所定の最大値を制御周波数として設定し、PID演算部23で得られた制御周波数が所定の最小値未満であった場合には、この所定の最小値を制御周波数として設定する。また、PID演算部23で得られた制御周波数が、所定の最小値以上かつ所定の最大値以下であった場合には、PID演算部23で得られた値が制御周波数としてそのまま設定される。出力リミッタ部24は、オンデューティに対しても、制御周波数に対する上述した処理と同様の処理を実行する。次いで、PWM出力処理部25は、PID演算部23及び出力リミッタ部24によって設定された制御周波数及びオンデューティに基づいて、第1~第4スイッチ素子Q1~Q4を駆動するパルス信号ゲート駆動信号を生成して、各スイッチ素子Q1~Q4に出力する。これによって、1回のPWM出力処理は終了し、以後、このPWM出力処理が繰り返される。このように、AC/DCコンバータ回路1では、PFC電圧をPWM制御により所望の電圧に制御し、同時に、出力電圧を、直列共振回路のゲイン特性に基づいて、PFM制御によって制御することにより、PFC電圧と出力電圧の2つの制御量を異なる変調方式で制御することができ、合理的かつ効率的に第1~第4スイッチ素子Q1~Q4を制御することが可能となる。ここで、PWM出力処理部25の動作について詳述すれば、次の通りである。PWM出力制御部27には、電圧極性検出部26から交流電源Vac電圧の極性を示す出力信号が入力されており、PWM出力制御部27は、この出力信号に基づいて、現在の状態が正の半サイクルまたは負の半サイクルのいずれであるかが判別可能なように構成されている。そして、この判別により、現在の状態が負の半サイクルであると判別された場合、デューティ取得部27aは、このサイクルの制御ゲートである第1、第3スイッチ素子Q1、Q3のオンデユーティとして、出力リミッタ部24から出力されるオンデューティを取得する。また、現在の状態が正の半サイクルであると判別された場合、デューティ取得部27aは、このサイクルの制御ゲートである第2、第4スイッチ素子Q2、Q4のオンデユーティとして、出力リミッタ部24から出力されるオンデューティを取得する。次いで、デッドタイム制御部27bは、後述するように、出力リミッタ部24から出力されてデューティ取得部27aが取得するオンデューティに応じて、第1、第2スイッチ素子Q1、Q2及び第3、第4スイッチ素子Q3、Q4のデッドタイムを設定する。そして、PWM出力制御部27は、制御ゲートが第1、第3スイッチ素子Q1、Q3である場合、第1スイッチ素子Q1のゲート駆動信号に関する指令信号PQ1、出力リミッタ部24から得られる制御周波数に基づくスイッチング周期Tにより、第1スイッチ素子Q1のオン動作に対して半周期T/2分だけずれるように設定された第3スイッチ素子Q3のゲート駆動信号に関する指令信号PQ3、及び、デッドタイム制御部27bによって設定されたデッドタイムを指定する信号図示は省略するを、スイッチ素子ドライブ回路28に出力する。スイッチ素子ドライブ回路28は、指令信号PQ1、PQ3、及びデッドタイムを指定する信号に基づいて、第1、第3スイッチ素子Q1、Q3のゲート駆動信号及び、それぞれに対して指定されたデッドタイムを有して相補的に動作する第2、第4スイッチ素子Q2、Q4のゲート駆動信号を生成し、第1~第4スイッチ素子Q1~Q4に対して出力する。また、PWM出力制御部27は、制御ゲートが第2、第4スイッチ素子Q2、Q4である場合、第2スイッチ素子Q2のゲート駆動信号に関する指令信号PQ2、出力リミッタ部24から得られる制御周波数に基づくスイッチング周期Tにより、第2スイッチ素子Q2のオン動作に対して半周期T/2分だけずれるように設定された第4スイッチ素子Q4のゲート駆動信号に関する指令信号PQ4、及び、デッドタイム制御部27bによって設定されたデッドタイムを指定する信号図示は省略するを、スイッチ素子ドライブ回路28に出力する。スイッチ素子ドライブ回路28は、指令信号PQ2、PQ4、及びデッドタイムを指定する信号に基づいて、第2、第4スイッチ素子Q2、Q4のゲート駆動信号及び、それぞれに対して指定されたデッドタイムを有して相補的に動作する第1、第3スイッチ素子Q1、Q3のゲート駆動信号を生成し、第1~第4スイッチ素子Q1~Q4に対して出力する。尚、スイッチング制御部12において、PWM出力制御部27は、電圧極性検出部26から入力される交流電源Vac電圧の極性を示す出力信号に基づいて、例えば直前の状態との比較により、負の半サイクルから正の半サイクルまたは、正の半サイクルから負の半サイクルへの極性の切替わりが発生したか否かを判別可能なように構成されていてもよく、それによって、交流電源Vac電圧の極性の切替わる前後においても、高周波トランスTの一次巻線に印加される電圧が確実に正負対称となるように、スイッチング素子Q1~Q4のオンオフ制御をするものであってもよい。また、図2に示すスイッチング制御部12では、PWM出力制御部27から、制御ゲート第1、第3スイッチ素子Q1、Q3または第2、第4スイッチ素子Q2、Q4のゲート駆動信号に関する指令信号PQ1及びPQ3、またはPQ2及びPQ4と、デッドタイム制御部27bによって設定されたデッドタイムを指定する信号が、スイッチ素子ドライブ回路28に出力され、スイッチ素子ドライブ回路28は、入力される指令信号及びデッドタイムを指定する信号に基づいて、制御ゲートと相補的に動作するスイッチ素子第2、第4スイッチ素子Q2、Q4または第1、第3スイッチ素子Q1、Q3のゲート駆動信号を生成するものとしたが、スイッチ制御部12において、PWM出力制御部27は、全スイッチ素子Q1~Q4についてのデッドタイムを含むゲート駆動信号に関する指令信号をスイッチ素子ドライブ回路28に出力し、スイッチ素子ドライブ回路28は、これらの指令信号に従って各スイッチ素子Q1~Q4のゲート駆動信号を出力するものであってもよい。次に、図3を参照して、デッドタイム制御部27bにおけるデッドタイム制御について詳述する。デッドタイム制御部27bは、予め設定された基準オンデューティRd0が備えられており、本実施形態では、この基準オンデューティRd0よりも大きいオンデューティの範囲が第1領域、基準オンデューティRd0以下のオンデューティの範囲が第2領域である。そして、デッドタイム制御部27bは、出力リミッタ部24からオンデューティRdutyを取得するとステップS2、取得したオンデューティRdutyが基準オンデューティRd0以下であるか否かが判別されステップS3、取得したオンデューティRdutyが基準オンデユーティRd0よりも大きいすなわち、第1領域に属する場合No、ステップS6に制御が移行する。ステップS6では、予め用意された固定値を有するデッドタイムTd0以下、第1デッドタイムともいうが、互いに相補的にオンオフ動作するスイッチ素子Q1-Q2、及び、Q3-Q4のデッドタイムとして設定される。一方、ステップS3において、取得したオンデューティRdutyが基準オンデユーティRd0以下であるすなわち、第2領域に属する場合Yes、ステップS4に制御が移行する。ステップS4では、取得されたオンデューティRduty、第1デッドタイムTd0、及び所定の係数Aに基づいて、可変制御されるデッドタイムTdead以下、第2デッドタイムともいうが、次式1により算出される。Tdead=Rd0-Rduty×ATd01式1から分かるように、第2デッドタイムTdeadは、基準オンデューティRd0と、出力リミッタ部24から取得されたすなわち、制御ゲートの次のスイッチング動作に対して適用されるオンデューティRdutyとの差分を所定の係数Aによって増倍した値を、第1デッドタイムTd0に対して加算して導出されるものであり、第1デッドタイムTd0を最小値このとき、Rduty=Rdoとして、オンデューティRdutyが減少する程増大する。次いで、ステップS5において、オンデューティRdutyに応じて算出された第2デッドタイムTdeadが、相補的にオンオフ動作するスイッチ素子Q1-Q2、及び、Q3-Q4のデッドタイムとして設定される。一般に、図1に示すAC/DCコンバータ回路1を備えたスイッチング電源装置において、制御ゲート負の半サイクルにおけるスイッチ素子Q1、Q3または正の半サイクルにおけるスイッチ素子Q2、Q4のオンオフ動作のオンデューティが十分大きい場合、図4に示すように、制御ゲートのターンオンの時点破線の長円部で示すで、ドレイン電流Idに励磁電流が残存しているため、そのターンオンは、ゼロボルトスイッチングZVSとなり、ターンオン損失は生じない。一方、制御ゲートのオンオフ動作のオンデューティが小さい場合には、制御ゲートのターンオンの時点におけるドレイン電流Idに励磁電流が残存しておらず、制御ゲートは、そのドレイン-ソース電圧が高い状態のままターンオンすることになるため、ターンオン損失が発生する。しかしながら、このような場合でも、制御ゲートに対して相補的にオンオフ動作するスイッチ素子例えば、負の半サイクルにおけるスイッチ素子Q2のターンオフ後、一定のデッドタイムを経て、制御ゲート例えば、負の半サイクルにおけるスイッチ素子Q1がターンオンする際、制御ゲートのドレイン-ソース間電圧は、デッドタイムの期間長に応じて減少する。そして、本発明に係るスイッチング電源装置の制御方法では、オンデューティの可変範囲のうち、制御ゲートが図4に示すようなZVSを行える領域と行えない領域との境界のオンデューティを基準オンデューティRd0とし、制御ゲートのオンデューティRdutyがZVSを行えないすなわち、基準オンデューティRd0以下の第2領域に属する場合には、互いに相補的にオンオフ動作するスイッチ素子Q1-Q2及びQ3-Q4のデッドタイムを、オンデューティRdutyが小さくなる程増大するように可変制御するものである。例えば、制御ゲートのオンデューティRdutyが第2領域に属する場合、互いに相補的にオンオフ動作するスイッチ素子のデッドタイムに適用される第2デッドタイムTdeadは、制御ゲートのオンデューティRdutyが第1領域に属する場合の第1デッドタイムTd0よりも長くなるため、図5bに示すように、制御ゲートに対して相補的にオンオフ動作するスイッチ素子この例では、スイッチ素子Q2のターンオフ後、第2デッドタイムTdeadを経て、制御ゲートこの例では、スイッチ素子Q1がターンオンする際、制御ゲートQ1のドレイン-ソース間電圧Vdsは、対応するデッドタイムを仮に第1デッドタイムTd0に固定した場合図5a参照と比べて低い値となり、これによって、ターンオン損失を低減することができる。図6には、オンデューティが基準オンデューティRd0以下である第2領域において、本実施形態におけるスイッチング電源装置の制御方法を適用し、第2デッドタイムTdeadを用いてオンデューティに応じてデッドタイムを可変制御した場合の効率ηTdeadと、比較のためにデッドタイムを第1デッドタイムTd0に固定した場合の効率ηTd0が示されている。図6から、本実施形態におけるスイッチング電源の制御方法により効率が改善され、また、その効果は、オンデューティが小さくなるほど大きくなることが分かる。本発明者らは、例えば、交流電源Vacの電圧が100V、負荷率3に相当するオンデューティにおいて、Δηが約7となる改善効果を確認した。ここで、制御ゲートのオンデューティRdutyが第1領域に属する場合には、図4に示すようなZVSが実現されているため、第1デッドタイムTd0は、スイッチング電源装置の仕様及びスイッチング電源装置に接続される負荷の仕様のいずれか一方または両方に応じて、スイッチング電源装置毎に設定される任意の固定値とすることができる。例えば、第1デッドタイムTd0として、貫通電流を防止するために必要な最小の時間を用いるものであってもよい。また、本実施形態において、基準オンデューティRd0は、スイッチング電源装置の仕様及びスイッチング電源装置に接続される負荷の仕様のいずれか一方または両方に応じて、スイッチング電源装置毎に設定されるものであってもよい。このような基準オンデューティは、例えば、85程度の値となる。あるいは、基準オンデューティRd0は、予め電源装置毎に制御ゲートのオンオフ動作のオンデューティを変化させて、そのドレイン-ソース間電圧Vdsとドレイン電流Idを測定し、それらの測定からZVSができなくなるオンデューティを測定する方法で特定するものであってもよい。あるいは、基準オンデューティRd0は、制御ゲートのオンオフ動作のオンデューティを変化させて効率を測定することによって、電源装置毎に予め得られるターンオン損失によって低下する効率の低下率変化率が所定値となるオンデューティとしてもよい。また、第2デッドタイムTdeadの算出に用いられる係数Aは、スイッチング電源装置の仕様及びスイッチング電源装置に接続される負荷の仕様のいずれか一方または両方に応じて、スイッチング電源装置毎に設定されるものであってもよい。第1デッドタイムTd0、基準オンデューティRd0、及び係数Aを電源装置毎に設定することにより、効率特性の個体ばらつきを抑制することが可能となる。以上、本発明を好ましい実施形態を用いて説明したが、本発明は上述した実施形態に限定されるものではない。例えば、図2、図3を参照して上述したスイッチング制御部12の構成及びその制御手順は、本発明に係るスイッチング電源装置の制御方法を実装するスイッチング制御部12の構成及びその制御手順の一例に過ぎず、本発明に係るスイッチング電源装置の制御方法を実装するスイッチング制御部を、アナログ回路によって構成するものであってもよい。また、図1に示すAC/DCコンバータ回路1は、力率改善部2と電流共振コンバータ部3で共有する2つのスイッチ素子Q1、Q2を含む4つのスイッチ素子Q1~Q4によりフルブリッジ回路5を構成するものとしたが、本発明に係るスイッチング電源装置は、力率改善部2と電流共振コンバータ部3で共有する2つのスイッチ素子によりハーフブリッジ回路を構成するものであってもよく、上述した制御方法は同様に適用されるものである。