信号発信元から入力される通信用の主信号を光通信網側へ送出する送信側回路部と、前記光通信網側から送り込まれる通信用の主信号を前記信号発信元側へ送出する受信側回路部と、前記送信側回路部の前記発信元側に位置する入力端部および前記受信側回路部の前記発信元側に位置する出力端部にそれぞれ装備された主信号補正回路とを備えた光トランシーバにおいて、前記入力端部に装備された主信号補正回路と前記出力端部に装備された主信号補正回路とは、それぞれ、前記信号発信元側に装備された一方の信号処理回路部と前記光通信網側に装備された他方の信号処理回路部とを有し、前記一方および他方の信号処理回路部には、予め設定された一方の電源回路と他方の電源回路とをそれぞれ個別に接続し、前記一方および他方の主信号補正回路のそれぞれの前記他方の信号処理回路部に接続された前記他方の電源回路のオンオフ動作を外部指令に基づいて制御する主制御部を設けたことを特徴とする光トランシーバ。請求項1に記載の光トランシーバにおいて、前記主制御部に、当該主制御部からの指令に基づいて作動し前記他方の電源回路のオンオフ動作を設定する電源スイッチング回路部を併設したことを特徴とする光トランシーバ。請求項2に記載の光トランシーバにおいて、前記電源スイッチング回路部を、スイッチングFETと、当該スイッチングFETの動作点を設定するバッファとを備えて構成したことを特徴とする光トランシーバ。請求項1または2に記載の光トランシーバにおいて、前記主制御部は、外部から通常の動作モードが設定された場合に機能して前記他方の電源回路をオン状態に設定する電源オン設定機能と、外部から待機モードが設定された場合に機能して前記他方の電源回路をオフ状態に設定する電源オフ設定機能とを備えていることを特徴とする光トランシーバ。請求項1に記載の光トランシーバにおいて、前記入力端部に装備された主信号補正回路と前記出力端部に装備された主信号補正回路とのそれぞれの前記一方の信号処理回路を、前記主信号を増幅する信号増幅回路部をそれぞれ備えて構成したことを特徴とする光トランシーバ。信号発信元から入力される通信用の主信号を光通信網側へ送出する送信側回路部と、前記光通信網側から送り込まれる通信用の主信号を前記信号発信元側へ送出する受信側回路部と、前記送信側回路部の前記発信元側に位置する入力端部および前記受信側回路部の前記発信元側に位置する出力端部にそれぞれ装備された主信号補正回路と、これら各構成要素の動作を制御する主制御部とを備えて成る光トランシーバにあって、前記各主信号補正回路の前記信号発信元側に予め配設された一方の信号処理回路部、および各主信号補正回路の前記光通信網側に予め配設された他方の信号処理回路部には、予め別に設定された一方の電源回路と他方の電源回路とがそれぞれ個別に接続されており、外部指令として前記主制御部に所定の動作モード設定指令が入力された場合に機能し当該外部指令が通常モードか否かを判定し、前記動作モード設定指令が通常モードの場合に機能し前記他方の電源回路を通常動作状態に設定し、前記動作モード設定指令が通常モードでない場合に機能し当該外部指令が待機モードか否かを判定し、前記動作モード設定指令が待機モードの場合に機能し前記他方の電源回路を停止状態に設定制御するようにしたことを特徴とした光トランシーバ用電源供給制御方法。請求項6に記載の光トランシーバ用電源供給制御方法において、前記動作モード設定指令が待機モードでない場合に機能し当該動作モード設定指令が電源オフモードであるか否かを判定し、前記動作モード設定指令が電源オフモードの場合に機能し前記一方および他方の電源回路の全体を停止状態に設定制御する構成としたことを特徴とする光トランシーバ用電源供給制御方法。信号発信元から入力される通信用の主信号を光通信網側へ送出する送信側回路部と、前記光通信網側から送り込まれる通信用の主信号を前記信号発信元側へ送出する受信側回路部と、前記送信側回路部の前記発信元側に位置する入力端部および前記受信側回路部の前記発信元側に位置する出力端部にそれぞれ装備された主信号補正回路と、これら各構成要素の動作を制御する主制御部とを備えて成る光トランシーバにあって、前記各主信号補正回路の前記信号発信元側に予め配設された一方の信号処理回路部、および各主信号補正回路の前記光通信網側に予め配設された他方の信号処理回路部には、予め別に設定された一方の電源回路と他方の電源回路とがそれぞれ個別に接続されており、外部指令として前記主制御部に所定の動作モード設定指令が入力された場合に機能し当該外部指令が通常モードか否かを判定する通常モード判定処理機能、前記動作モード設定指令が通常モードの場合に機能し前記他方の電源回路を通常動作状態に設定する全体電源供給処理機能、前記動作モード設定指令が通常モードでない場合に機能し当該外部指令が待機モードか否かを判定する待機モード判定処理機能、および前記動作モード設定指令が待機モードの場合に機能し前記他方の電源回路を停止状態に設定制御する電源回路一部停止制御処理機能を設け、これらを前記主制御部が備えているコンピュータに実現させるようにしたことを特徴とした光トランシーバ用電源供給制御プログラム。請求項8に記載の光トランシーバ用電源供給制御プログラムにおいて、前記動作モード設定指令が待機モードでない場合に機能し当該動作モード設定指令が電源オフモードか否かを判定する電源オフモード判定処理機能、および前記動作モード設定指令が電源オフモードの場合に前記一方および他方の電源回路全体を停止状態に設定制御する装置電源停止制御処理機能を備える構成としたことを特徴とする光トランシーバ用電源供給制御プログラム。光トランシーバを複数実装して光通信装置を構成する場合にも低消費電力化が求められる。光トランシーバを備える光通信装置では、多くの場合、通信中の光トランシーバとは別に予備の光トランシーバを備えて冗長的構成が採用されている。この場合、通信中の光トランシーバがたとえば故障するなどの際に、予備の光トランシーバを使用するように待機モードから通常動作モードに切り替えて、その予備の光トランシーバを通常動作を行う通常動作モードとすることが考えられる。しかしながら、光トランシーバは、待機モードから通常動作モードへの切り替えを考慮して、ホスト側ネットワーク装置に接続されて情報のやりとりを行う主信号ラインの機能を動作状態に維持している必要がある。したがって、光トランシーバをそのまま待機モードにして動作を停止しておくことができないという問題があった。このため、従来の待機モード時において光トランシーバの消費電力を低減することが困難であった。発明の目的本発明は、このような従来の課題を解決するために、待機モード時における消費電力を低減することのできる光トランシーバ、その電源供給制御方法およびその制御プログラムを提供することを目的とする。上記課題を解決するために、本発明に係る光トランシーバは、信号発信元から入力される通信用の主信号を光通信網側へ送出する送信側回路部と、光通信網側から送り込まれる通信用の主信号を信号発信元側へ送出する受信側回路部と、送信側回路部の発信元側に位置する入力端部および受信側回路部の発信元側に位置する出力端部にそれぞれ装備された主信号補正回路とを備えた光トランシーバにおいて、入力端部に装備された主信号補正回路と出力端部に装備された主信号補正回路とは、それぞれ、信号発信元側に装備された一方の信号処理回路部と光通信網側に装備された他方の信号処理回路部とを有し、一方および他方の信号処理回路部には、予め設定された一方の電源回路と他方の電源回路とをそれぞれ個別に接続し、一方および他方の主信号補正回路のそれぞれの他方の信号処理回路部に接続された他方の電源回路のオンオフ動作を外部指令に基づいて制御する主制御部を設けたことを特徴とする。また、上記課題を解決するために、本発明に係る光トランシーバ用電源供給制御方法は、信号発信元から入力される通信用の主信号を光通信網側へ送出する送信側回路部と、光通信網側から送り込まれる通信用の主信号を信号発信元側へ送出する受信側回路部と、送信側回路部の発信元側に位置する入力端部および受信側回路部の発信元側に位置する出力端部にそれぞれ装備された主信号補正回路と、これら各構成要素の動作を制御する主制御部とを備えて成る光トランシーバにあって、各主信号補正回路の信号発信元側に予め配設された一方の信号処理回路部、および各主信号補正回路の光通信網側に予め配設された他方の信号処理回路部には、予め別に設定された一方の電源回路と他方の電源回路とがそれぞれ個別に接続されており、外部指令として主制御部に所定の動作モード設定指令が入力された場合に機能し当該外部指令が通常モードか否かを判定し、動作モード設定指令が通常モードの場合に機能し他方の電源回路を通常動作状態に設定し、動作モード設定指令が通常モードでない場合に機能し当該外部指令が待機モードか否かを判定し、動作モード設定指令が待機モードの場合に機能し他方の電源回路を停止状態に設定制御するようにしたことを特徴とする。また、上記課題を解決するために、本発明に係る光トランシーバ用電源供給制御プログラムは、信号発信元から入力される通信用の主信号を光通信網側へ送出する送信側回路部と、光通信網側から送り込まれる通信用の主信号を信号発信元側へ送出する受信側回路部と、送信側回路部の発信元側に位置する入力端部および受信側回路部の発信元側に位置する出力端部にそれぞれ装備された主信号補正回路と、これら各構成要素の動作を制御する主制御部とを備えて成る光トランシーバにあって、各主信号補正回路の信号発信元側に予め配設された一方の信号処理回路部、および各主信号補正回路の光通信網側に予め配設された他方の信号処理回路部には、予め別に設定された一方の電源回路と他方の電源回路とがそれぞれ個別に接続されており、外部指令として主制御部に所定の動作モード設定指令が入力された場合に機能し当該外部指令が通常モードか否かを判定する通常モード判定処理機能、動作モード設定指令が通常モードの場合に機能し他方の電源回路を通常動作状態に設定する全体電源供給処理機能、動作モード設定指令が通常モードでない場合に機能し当該外部指令が待機モードか否かを判定する待機モード判定処理機能、および動作モード設定指令が待機モードの場合に機能し他方の電源回路を停止状態に設定制御する電源回路一部停止制御処理機能を設け、これらを主制御部が備えているコンピュータに実現させるようにしたことを特徴とする。本発明は以上のように構成したので、一方の信号処理回路部に電源を供給して動作させている状態にて、他方の信号処理回路部を動作停止状態に制御することができ、これにより、待機モード中に消費される電力を大幅に削減するという優れた光トランシーバ、その電源供給制御方法およびその制御プログラムを提供することができる。以下、本発明に係る光トランシーバ、その電源供給制御方法およびその制御プログラムの第1の実施形態を図1ないし図8を参照して説明する。第1の実施形態図2を参照すると同図には、ホスト側ネットワーク装置10から接続線AおよびBと、接続線CおよびDとを介して光トランシーバ20が接続され、光トランシーバ20から光ファイバEおよびFを介して光通信網30と接続する光通信システム32が示されている。光通信網30にはホスト側ネットワーク装置10と通信可能な他の装置として、たとえば通信機器40および42がそれぞれ光ファイバGおよびHを介して接続される。なお接続線AないしDは、電気信号を伝達するための電線などの他に、たとえば、着脱可能に接続するための接続コネクタおよび接続端子などを含む。また、光ファイバGおよびHは、光ファイバを着脱可能に接続するための光コネクタなどを含む。本実施形態における光トランシーバ20は、情報を10Gbpsの速度にて高速伝送する10ギガビットイーサネット登録商標着脱モジュールの標準規格XFPFormfactorPluggableに準拠する光トランシーバ、すなわち光モジュールである。本発明はXFPに限らず、他の標準規格に準拠する構成でもよい。光トランシーバ20は、信号発信元であるホスト側ネットワーク装置10から出力される通信用の主信号を光信号に変換して光通信網30に出力するとともに、光通信網30から伝送される光信号を電気信号である主信号に変換して、この通信用の主信号をホスト側ネットワーク装置10へ出力する送受信機能を有している。光トランシーバ20はさらに、ホスト側ネットワーク装置10から出力される制御情報に含まれる制御命令外部指令を受けて、通常動作を行う通常モードと一部機能の動作を停止させる待機モードとを切り替えて設定する動作モード設定指令機能を有している。本実施形態における光トランシーバ20の構成例を図1に示す。図示するようにホスト側ネットワーク装置10に接続される接続線Aは、送信側回路部の入力端部に装備された送信側主信号補正回路50に接続されている。この送信側主信号補正回路50は、入力信号を整形して歪みを除去する波形整形機能と、入力信号を正しいタイミングで送出するタイミング再生機能と、信号を識別する識別再生機能とを有し、主信号を補正するアイオープナー回路である。これら3つの機能のそれぞれ英語の頭文字を取って3R機能と称している。この送信側主信号補正回路50は集積化されており、入力信号を補正するための複数の回路部を含み、各回路部に個別の電源入力端子を有する。また、この送信側主信号補正回路50は、通常モードと待機モードとのそれぞれに応じた電源供給を受けて動作し、とくに待機モード時において、回路部に対する選択的な電源供給を受けて低消費電力がなされる構成となっている。さらに、この送信側主信号補正回路50は、ホスト側ネットワーク装置10図2側から出力される主信号が接続線Aを介して入力される最前段に配置された最前段回路54一方の信号処理回路部と、最前段回路54の後段に接続線Jを介して接続される後段回路56他方の信号処理回路部とを含む。最前段回路54には、電源供給回路52から直接電源供給を受ける接続線Iが接続される。最前段回路54は、この電源供給回路52から電源供給を受けて動作する。また、後段回路56には、接続線Kを介して電源スイッチング回路58が接続される。さらに、この後段回路56は、この電源スイッチング回路58から電源供給を受けて動作する。これら最前段回路54および後段回路56の詳細構成については後述する。後段回路56の出力は上記送信側主信号補正回路50の出力を構成し、接続線Lを介して送信側光素子回路60に接続されている。送信側光素子回路60は、送信側主信号補正回路50にて補正された主信号を光信号に変換する半導体レーザダイオードと光変調器とを有している。送信側光素子回路60は、光出力制御回路62から接続線を介して供給される制御信号に応じた出力レベルの光信号に主信号を変換する。送信側光素子回路60は変換した光信号を光ファイバEを介して光通信網30に送信する。光出力制御回路62は、接続線を介して制御回路64に接続され、制御回路64の制御を受けて送信側光素子回路60が生成する光信号の出力レベルを制御する。このように、これら送信側主信号補正回路50、送信側光素子回路60および光出力制御回路62は光トランシーバ20の送信側回路部を構成している。光通信網30から光ファイバFを介して受信側光素子回路66が接続され、受信側光素子回路66は、入力される光信号を電気信号に変換し、変換した電気信号を接続線Mを介して受信側回路部の出力端部に装備された受信側主信号補正回路68に出力する。上記受信側主信号補正回路68は、送信側主信号補正回路50と同様の機能構成3R機能を有し、受信側光素子回路66とともに受信側回路部を構成している。また、受信側主信号補正回路68は、各部のそれぞれに専用の電源入力端子を有し、通常モードと待機モードとのそれぞれに応じた電源供給を受けて動作する。しかし、受信側主信号補正回路68の内部回路における電源供給に関係する構成については、上述した送信側主信号補正回路50とは異なる。この受信側主信号補正回路68は、接続線Mを介して入力される主信号を補正して、ホスト側ネットワーク装置10が接続された接続線Bに出力するアイオープナー回路である。この受信側主信号補正回路68は、電源供給回路52から直接電源供給を受けるための接続線Iが接続され、出力側の最後段に配置された最後段回路70一方の信号処理回路部と、最後段回路70の前段に接続線Nを介して接続される前段回路72他方の信号処理回路部とを含む。前段回路72は、接続線Pを介して電源スイッチング回路74に接続され、電源スイッチング回路74から供給される電源を受けて動作する。これら最後段回路70および前段回路72の詳細構成については後述する。電源スイッチング回路58および74は、制御回路64の制御を受けて、送信側主信号補正回路50および受信側主信号補正回路68への電源供給を切り替える電源切替機能を有している。電源スイッチング回路58および74は、通常モード時には、電源供給回路52から供給される電源を制御回路64の制御に応じてそれぞれ接続線KおよびPを介して送信側主信号補正回路50および受信側主信号補正回路68に供給する。また、待機モード時には、電源スイッチング回路58および74は、送信側主信号補正回路50および受信側主信号補正回路68への電源供給を制御回路64の制御に応じて停止する他方の電源回路。電源供給回路52は、接続線Iを介して光トランシーバ20内の各部に直接接続されて、送信側主信号補正回路50および受信側主信号補正回路68と、送信側光素子回路60と、光出力制御回路62と、受信側光素子回路66と、電源スイッチング回路58および74と、制御回路64との各部に必要な電源を直接供給する一方の電源回路。電源供給回路52は、後述する制御回路64が電源オフモードを設定すると、各部に供給する電源をオフにする機能を有している。電源供給回路52へ供給される元の電源は、図示はしていないがホスト側ネットワーク装置10から供給されるとよい。制御回路64は、回路全体の動作をホスト側ネットワーク装置10から接続線Cを介して送られる制御情報に含まれる制御命令等の外部指令、もしくはオペレータの指示命令等による外部指令に基づいて制御する主制御部である。とくに制御回路64は、送信側主信号補正回路50および受信側主信号補正回路68をそれぞれ通常動作させる通常モードと、これら主信号補正回路50および68の内部を部分的に動作停止して、低消費電力動作をさせる待機モードとのいずれかの動作モードを、上記制御命令もしくは外部指令に従って設定し、通常モードと待機モードとを切り替える制御信号を接続線PおよびQを介して電源スイッチング回路58および74に出力する。さらに制御回路64は、電源供給回路52に対して、回路全体の電源供給を制御する全体電源制御機能を有している。この電源供給回路52は、この制御回路64の制御を受けて、接続線Iを介して電源供給を行い、制御回路64の電源オフモード制御を受けると各部に対する電源の供給遮断を行う。制御回路64は、ホスト側ネットワーク装置10に対する応答を接続線Dに出力する。制御回路64は、これら制御を実行するためのコンピュータプログラムをメモリに格納し、このプログラムを実行するコンピュータとして、CPUおよびコンピュータ周辺回路などを含む。ここで電源スイッチング回路58の構成例を図3を参照して説明する。図示するように電源スイッチング回路58は、制御回路64から出力される制御信号をバッファ76にて保持し、バッファ76の出力をスイッチングFET78のゲートGに入力して動作点を設定する構成である。スイッチングFET78のドレインDは電源供給回路52の出力に接続線Iを介して接続され、ソースSは3つの接続線Kb、KcおよびKdに分岐されてそれぞれが送信側主信号補正回路50に接続される。本実施形態におけるスイッチングFET78は、ソース-ゲート間電圧に応じてオンまたはオフし、ソース-ドレイン間を導通状態または遮断状態とするN型電界効果トランジスタが適用されている。本実施形態では、通常モードにおいてバッファ76からローレベル0の制御信号がスイッチングFET78のゲートに入力されるとオン状態となり、待機モードではバッファ76からハイレベル1の制御信号がそのゲートに入力されてオフ状態となる。このような構成により、通常モードおよび待機モードに応じて送信側主信号補正回路50への電源供給が接続線Kを介して制御することができる。次に電源スイッチング回路74の構成例を図4を参照して説明する。電源スイッチング回路74は、図3に示した電源スイッチング回路58と同様の構成でよい。つまり、電源スイッチング回路74は、図4に示すように、制御回路64から出力される制御信号をバッファ80にて保持し、バッファ80の出力をスイッチングFET82のゲートGに入力して動作点を設定する構成である。スイッチングFET82のドレインDは電源供給回路52の出力に接続線Iを介して接続され、ソースSは3つの接続線Pa、PbおよびPcに分岐されてそれぞれが受信側主信号補正回路68に接続される。スイッチングFET82は、スイッチングFET78と同様に、N型電界効果トランジスタが適用され、通常モードではスイッチングFET82はオン状態となり、待機モードではスイッチングFET82がオフ状態となる。このような構成により、通常モードおよび待機モードに応じて受信側主信号補正回路68への電源供給が接続線Pを介して制御することができる。ここで図5を参照して、送信側主信号補正回路50の内部構成例を説明する。図示するように送信側主信号補正回路50は、主信号を処理するための複数段の回路部を含み、ホスト側ネットワーク装置10から出力される主信号を接続線Aを介して入力する最前段回路54一方の信号処理回路部に、その主信号を増幅するリミッティングアンプLA84を備えている。リミッティングアンプ84は、入力信号を差動増幅する演算増幅回路にて形成されて、最大信号レベルを予め設定したリミット電圧に制限して増幅し、増幅した主信号を出力する信号増幅回路部。リミッティングアンプ84は、送信側回路のうち、主信号発信元側であるホスト側ネットワーク装置10に接続される初段回路である。また、リミッティングアンプ84は、電源供給回路52からの電源供給を接続線Iを介して直接受ける電源入力を有し、この電源入力に印加される電源を受けて駆動される。リミッティングアンプ84の出力は、最前段回路54の出力を構成し、接続線Jを介して後段回路56他方の信号処理回路部に接続されている。後段回路56において接続線Sは分岐されて、一方は位相検出回路86に接続され、他方はD型フリップフロップ回路DFF88に接続されている。位相検出回路86は、リミッティングアンプ84にて増幅された主信号の位相を検出し、位相差に応じた位相差信号をループフィルタ90に出力する。位相検出回路86は、電源スイッチング回路58図1、図3から供給される電源を接続線Kbを介して受ける電源入力を有し、この電源入力に印加される電源を受けて駆動される。ループフィルタ90は、入力される位相差信号から交流分を除去した信号を制御電圧として電圧制御型発振回路92に供給するローパスフィルタである。電圧制御型発振回路92は、ループフィルタ90から与えられる制御電圧に応じて周波数を可変とした発振信号を生成する発振回路である。これら位相検出回路86、ループフィルタ90および電圧制御型発振回路92を用いて、リミッティングアンプ84にて増幅された主信号からクロック抽出を行う。電圧制御型発振回路92の出力はD型フリップフロップ回路DFF88のクロックCLK入力に接続されている。電圧制御型発振回路92は、電源スイッチング回路58から供給される電源を接続線Kcを介して受ける電源入力を有し、この電源入力に印加される電源を受けて駆動される。D型フリップフロップ回路DFF88は、リミッティングアンプ84の出力に接続線Jを介して接続され、増幅された主信号を一時保持し、クロックCLK入力に応じたタイミングにて主信号を遅延出力する遅延回路である。D型フリップフロップ回路DFF88の出力はバッファアンプ94に接続されている。バッファアンプ94は、D型フリップフロップ回路88の出力信号を入力して増幅する増幅回路である。本実施形態におけるバッファアンプ94には2つの増幅器が備えられて、入力した主信号を増幅してそれぞれの出力に出力する。バッファアンプ94の出力は、後段回路56の出力を構成するとともに送信側主信号補正回路50の出力を構成している。送信側主信号補正回路50にて補正された主信号は接続線Lを介して送信側光素子回路60図1に入力される。また、バッファアンプ94は、電源スイッチング回路58から供給される電源を接続線Kdを介して受ける電源入力を有し、この電源入力に印加される電源を受けて駆動される。このように送信側主信号補正回路50は、ホスト側ネットワーク装置10に直接接続されたリミッティングアンプ84に対して、通常モード時および待機モード時に共通して電源供給回路52から電源が供給される構成である。また、送信側主信号補正回路50は、ホスト側ネットワーク装置10に直接には接続されていない後段回路56内の位相検出回路86と、電圧制御型発振回路92と、バッファアンプ94とに対しては、通常モード時と待機モード時とでは異なる電源供給を電源スイッチング回路58図1を介して受ける。送信側主信号補正回路50は、待機モード時にこれら選択される回路に対する電源供給が遮断されて、低消費電力動作となる。このように、送信側主信号補正回路50が通常モードと待機モードとに対応するために、2系統の電源供給経路が用意されている。次に受信側主信号補正回路68の内部構成例を図6に示す。図示するように受信側主信号補正回路68は、前段回路72内にリミッティングアンプLA100と、位相検出回路104と、ループフィルタ108と、電圧制御型発振回路112と、D型フリップフロップ回路DFF116とを備え、最後段回路70にバッファアンプ120を備えている。これらリミッティングアンプ100、位相検出回路104、ループフィルタ108、電圧制御型発振回路112、D型フリップフロップ回路DFF116およびバッファアンプ120は、それぞれ、図5に示した送信側主信号補正回路50の同一名称の各構成と同様の構成でよいのでその詳細説明を省略する。しかし、最後段回路70および前段回路72に対する電源供給については受信側主信号補正回路68と送信側主信号補正回路50とは異なるので主に異なる点について説明する。まず、受信側主信号補正回路68のリミッティングアンプ100は、光通信網30側から伝送される光信号を電気信号に変換した主信号を入力して増幅する回路である。リミッティングアンプ100は、電源スイッチング回路74に接続線Paを介して接続されて電源供給を受ける電源入力を有し、この電源入力に印加される電源を受けて駆動される。リミッティングアンプ100の出力は接続線Tを介して位相検出回路104に接続され、位相検出回路104は電源スイッチング回路74に接続線Pbを介して接続されて電源供給を受ける電源入力を有し、この電源入力に印加される電源を受けて駆動される。位相検出回路104の出力はループフィルタ108に接続され、ループフィルタ108の出力は電圧制御型発振回路112に接続されている。電圧制御型発振回路112は、電源スイッチング回路74に接続線Pcを介して接続されて電源供給を受ける電源入力を有し、この電源入力に印加される電源を受けて駆動される。電圧制御型発振回路112の出力はD型フリップフロップ回路DFF116のクロックCLK入力に接続されている。D型フリップフロップ回路DFF116は、リミッティングアンプ100の出力に接続線Tを介して接続され、増幅された主信号をクロックCLK入力に応じたタイミングにて遅延して出力する。D型フリップフロップ回路116の出力は前段回路72一方の信号処理回路部の出力を構成し、接続線Nを介して最後段回路70一方の信号処理回路部に配置されたバッファアンプ120に接続されている。最後段回路70内のバッファアンプ120は、受信側主信号補正回路68の各機能部における最終段に配置された回路であり信号増幅回路部、その出力が接続線Bを介してホスト側ネットワーク装置14図2に接続される。このバッファアンプ120は、電源供給回路52に接続線Iを介して接続されて、電源供給回路52から直接電源が供給される電源入力を有し、この電源入力に印加される電源を受けて駆動される。このように、受信側主信号補正回路68は、ホスト側ネットワーク装置10に接続された最後段のバッファアンプ120に対して、通常モード時および待機モード時に共通して電源供給回路52から電源を供給する構成である。また、受信側主信号補正回路68は、ホスト側ネットワーク装置10に直接接続されていない前段のリミッティングアンプ100と、位相検出回路104と、電圧制御型発振回路112とに対しては、通常モード時と待機モード時とでは異なる電源供給を電源スイッチング回路74図1を介して行う。受信側主信号補正回路68は、待機モード時にこれら選択される回路に対する電源供給が遮断されて、低消費電力動作となる。このように受信側主信号補正回路68が通常モードと待機モードとに対応するために、2系統の電源供給経路が用意されている。また、ホスト側ネットワーク装置10から出力された主信号を光信号に変換して光通信網30へ送信する場合に、送信側主信号補正回路50では、最前段回路54を通常モードおよび待機モードの各動作モードにおいて動作状態とし、最前段よりも後に配置された後段回路56に対しては待機モード時に電源供給を遮断して動作を停止させるようにしている。さらに、光通信網30から伝送された光信号を電気信号の主信号に変換し、主信号補正してホスト側ネットワーク装置10に送信する場合に、受信側主信号補正回路68では、最終段回路70を各動作モードにおいて動作状態とし、最終段よりも前に配置された前段回路72に対しては待機モード時に電源供給を遮断して動作を停止させ、通常モード時に電源供給を行うようにしている。このような構成により第1の実施形態では、待機モード時における低消費電力化が実現される。これとともにホスト側ネットワーク装置10からは、待機モード中の光トランシーバ20が正常に動作している状態であることが検出される。以上のような構成で、光トランシーバ20の電源供給動作を図7に示すフローチャートと、図8に示すタイミングチャートとを参照して説明する。まず、時間t1において、ホスト側ネットワーク装置10から光トランシーバ20に対して電源供給を受けて電源が投入オンされると、電源供給回路52図1が各部に接続線Iを介して電源を供給する図7:ステップS700。このとき、とくに送信用主信号補正回路50内最前段回路54のリミッティングアンプ84図5動作用の電源と、受信用主信号補正回路68内最後段回路70のバッファアンプ120図6動作用の電源とが、電源供給回路52から接続線Iを介してそれぞれ供給されて、これらの回路が動作状態となる。次に、通常モードが設定されているか否かが制御回路64にて判定される図7:ステップS701/通常モード判定工程。ここで通常モードが設定されていると制御回路64が判定すると、送信側主信号補正回路50内後段回路56の位相検出回路86と、電圧制御型発振回路92と、バッファアンプ94とに対して、電源スイッチング回路58が、それぞれ接続線Kb、KcおよびKdを介して電源供給を開始して、これらの回路が動作状態となる。また、前段回路72内のリミッティングアンプ100と、位相検出回路104と、電圧制御型発振回路112とに対しては、電源スイッチング回路74が電源供給を開始して、これらの回路が動作状態となる図7:ステップS702/全体電源供給制御工程。こうして送信側主信号補正回路50および受信側主信号補正回路68の回路全体に対し電源供給が行われると、送信側主信号補正回路50および受信側主信号補正回路68の全体の動作が始まり、それぞれ接続線AおよびPから入力される主信号が補正される。通常モードが設定されていることが制御回路64にて判定されなかった場合には、次に、待機モードが設定されているか否かが制御回路64にて判定される図7:ステップS703/待機モード判定工程。ここで時間t2において、ホスト側ネットワーク装置10が通常モードから待機モードに切り替える制御命令が制御回路64に与えられると、待機モードが設定されたことが制御回路64にて判定される。待機モードの設定が判定されると、制御回路64の制御を受けた電源スイッチング回路58が、後段回路56内の位相検出回路86と、電圧制御型発振回路92と、バッファアンプ94とに供給している電源をそれぞれ遮断して、それぞれの回路が動作停止となる図7:ステップS704/電源回路一部停止制御工程。しかし、リミッティングアンプ84への電源は通常モード時と同様に電源供給回路52が供給し続けているので、送信側主信号補正回路50の入力側接続線Aの電位は、たとえばホスト側ネットワーク装置10の出力レベルに応じた電圧に保持され、ホスト側ネットワーク装置10はこの電圧を検出することができる。また、この待機モードの設定が制御回路64にて判定されると、制御回路64の制御を受けた電源スイッチング回路74が、前段回路72内のリミッティングアンプ100と、位相検出回路104と、電圧制御型発振回路112とに対する電源供給をそれぞれ遮断して、それぞれの回路が動作停止となる図7:ステップS704/電源回路一部停止制御工程。しかし、出力バッファであるバッファアンプ120への電源は通常モード時と同様に供給され続けているので、出力側の接続線Bの電位は、信号出力がないレベル、たとえば出力0状態を表す所定の信号レベルに保持される。この信号レベルは、ホスト側ネットワーク装置10が検出することができる。こうして、待機モードにおける電源供給遮断がなされると、次に、電源オフモードが設定されたか否かを制御回路64が判定する図7:ステップS705/電源オフモード判定工程。また、上述の待機モードが設定されていないと判定された場合ステップS703も同様に、電源オフモードが設定されたか否かが制御回路64にて判定される図7:ステップS705/電源オフモード判定工程。電源オフモードが設定されたことを制御回路64が判定すると、制御回路64が、電源供給回路52と、電源スイッチング回路58および68との全体を動作停止状態に設定制御して、一連の処理が終了する図7:ステップS706/装置電源停止制御工程。また、電源オフモードが設定されたことが制御回路64にて判定されなかった場合には、通常モードが設定されているか否かの判定処理に戻る図7:ステップS701。ここで、通常モードが設定されていることが制御回路64にて判定されると、上述した通常モード時の電源供給状態となって、送信側主信号補正回路50および受信側主信号補正回路68全体が動作状態となる図7:ステップS702。第1の実施形態の効果以上のように、第1の実施形態の光トランシーバ20によれば、機能ブロックごとに分けられた電源入力端子への給電を制御し、待機モード時に送信側主信号補正回路50および受信側主信号補正回路68内の一部回路部を動作停止状態とすることにより、待機モード中に消費される電力を削減することができる。このとき、送信側最前段の最前段回路54に配置されたリミッティングアンプ84と、受信側最後段の最後段回路70に配置されたバッファアンプ120とはそれぞれ電源供給回路52から直接給電されて、ホスト側ネットワーク装置10に接続した状態でそれぞれへの電源供給が維持されている。したがって、ホスト側ネットワーク装置10は、光トランシーバ20内の送信側主信号補正回路50および受信側主信号補正回路68が制御回路64とともに継続して動作しているように検出することができる。すなわち待機モードに切り替えても、主信号ラインの入出力機能は動作状態を維持することができ、この入出力機能を除く他の機能について、動作を停止させて電力消費を低減することができる。また、待機モードが解除されて通常モードに切り替わると、送信側主信号補正回路50および受信側主信号補正回路68への電源が電源スイッチング回路58および74を介して投入される。このとき、動作が開始するまでの時間は、約10msecと非常に短い時間であるので、主信号への影響がなく、光トランシーバ20の復帰動作完了時間を十分に満足する。また、本実施形態における構成例では、光トランシーバ20の消費電力を待機モード時では通常モード時よりも約400mW削減することが可能となる。この場合、たとえば、伝送速度が10Gbpsの光トランシーバであるXFPでは、待機モード時に規定されている15Wの消費電力から約25パーセントもの大幅に電力を削減する効果がある。第2の実施形態電源スイッチング回路の他の構成例次に、本発明の第2の実施形態について、図9および図10を参照して説明する。図9を参照すると、本発明が適用された光トランシーバの他の構成例が示されている。同図を参照すると、各送信側主信号補正回路50および受信側主信号補正回路68への電源供給を1つの電源スイッチング回路900を用いて行う光トランシーバ902が示されている。また、同図において、図1に示した構成と同様の構成には同じ参照符号を付すものとする。また、光トランシーバ902のホスト側ネットワーク装置10と光通信網30との接続は図2に示した接続例と同様の接続でよい。図9に示すように本実施形態における電源スイッチング回路900は、通常モード時には、電源供給回路52から接続線Iを介して供給される電源を接続線KおよびPを介して送信側主信号補正回路50および受信側主信号補正回路68に制御回路64の制御に応じて供給する。また、待機モード時には電源スイッチング回路900は、送信側主信号補正回路50および受信側主信号補正回路68への電源供給を遮断して供給停止する。次に図10を参照すると、電源スイッチング回路900の構成例が示されている。電源スイッチング回路900は、制御回路64図1から出力される制御信号を接続線Qを介して入力し、これをバッファ904にて保持し、バッファ904の出力をスイッチングFET906のゲートGに入力して動作点を設定する。スイッチングFET906のドレインは電源供給回路52の出力に接続線Iを介して接続され、ソース側Uは複数に分岐されて、一方は接続線Kb、KcおよびKdを介して送信側主信号補正回路50に接続され、他方は接続線Pa、PbおよびPcを介して受信側主信号補正回路68に接続されている。スイッチングFET906は、通常モードではオン状態となり、待機モードではオフ状態となる。このような構成により、通常モードおよび待機モードに応じて送信側主信号補正回路50および受信側主信号補正回路68への電源供給をともに制御することができる。本第2の実施の形態における光トランシーバ902の動作は、1つの電源スイッチング回路900が、送信側主信号補正回路50および受信側主信号補正回路68に対し電源供給制御を行う点を除いて、図1に示した光トランシーバ20の動作と同様の動作でよい。その他の構成およびその動作は、前述した第1の実施形態と同一となっている。第2の実施形態の効果第2の実施形態の光トランシーバ902によれば、第1の実施形態と同様の効果があるとともに回路構成を簡略化することができる。ここで、上記第1および第2の実施形態では、図2に示したように1つの光トランシーバ20がホスト側ネットワーク装置10に接続される接続例を説明したが、これに限らず、たとえば図11に示すように、複数の光トランシーバ20をホスト側ネットワーク装置10と光通信網30に接続する通信システム1000とするとよい。この場合、それぞれの光トランシーバ20は、たとえばホスト側ネットワーク装置10の制御を受けて、通常モードと待機モードとを個別に設定されるとよく、この場合、一部の光トランシーバ20を接続した状態にて待機モードに設定しておき、予備の光トランシーバ20とすることができる。いずれかの光トランシーバ20がたとえば故障した際には、その光トランシーバ20を待機モードに制御するとともに、予備の光トランシーバ20を待機モードから通常モードに切り替えて起動し、光通信網30との通信を継続させることができる。また、上述した第1および第2の実施形態では、送信側主信号補正回路50および受信側主信号補正回路68の内部回路に対して選択的な電源供給と、電源遮断とを実行したが、本発明はこれに限定されない。本発明は、送信側主信号補正回路50および受信側主信号補正回路68の内部回路に対して電源供給を完全に遮断すること以外に、たとえば印加電圧や供給電流を可変に制御し、印加電圧や供給電流を制限することで、動作を実質的に停止させることも可能である。本発明は、このような電源供給制御を行って待機モードとすることで、電力消費を低減させることを含むことができる。ここで、上述した第1および第2の実施形態における動作にあって、上記各工程で実行される各実行内容をプログラム化し、そのプログラムをコンピュータに機能させるようにしてもよい。なお、この場合、本プログラムは、非一時的な記録媒体、たとえば、DVD商標、CD商標、フラッシュメモリなどに読み出し可能に記録されてもよい。その場合、本プログラムは、記録媒体からコンピュータによって読み出され、実行される。上述した各実施形態については、その新規な技術内容をまとめると、以下のようになる。なお、上記各実施形態の一部または全部は、新規な技術として以下のようにまとめられるが、本発明は必ずしもこれに限定されるものではない。付記1信号発信元から入力される通信用の主信号を光通信網側へ送出する送信側回路部と、前記光通信網側から送り込まれる通信用の主信号を前記信号発信元側へ送出する受信側回路部と、前記送信側回路部の前記発信元側に位置する入力端部および前記受信側回路部の前記発信元側に位置する出力端部にそれぞれ装備された主信号補正回路とを備えた光トランシーバにおいて、前記入力端部に装備された主信号補正回路と前記出力端部に装備された主信号補正回路とは、それぞれ、前記信号発信元側に装備された一方の信号処理回路部と前記光通信網側に装備された他方の信号処理回路部とを有し、前記一方および他方の信号処理回路部には、予め設定された一方の電源回路と他方の電源回路とをそれぞれ個別に接続し、前記一方および他方の主信号補正回路のそれぞれの前記他方の信号処理回路部に接続された前記他方の電源回路のオンオフ動作を外部指令に基づいて制御する主制御部を設けたことを特徴とする光トランシーバ。付記2付記1に記載の光トランシーバにおいて、前記主制御部に、当該主制御部からの指令に基づいて作動し前記他方の電源回路のオンオフ動作を設定する電源スイッチング回路部を併設したことを特徴とする光トランシーバ。付記3付記2に記載の光トランシーバにおいて、前記電源スイッチング回路部を、スイッチングFETと、当該スイッチングFETの動作点を設定するバッファとを備えて構成したことを特徴とする光トランシーバ。付記4付記1または2に記載の光トランシーバにおいて、前記主制御部は、外部から通常の動作モードが設定された場合に機能して前記他方の電源回路をオン状態に設定する電源オン設定機能と、外部から待機モードが設定された場合に機能して前記他方の電源回路をオフ状態に設定する電源オフ設定機能とを備えていることを特徴とする光トランシーバ。付記5付記1に記載の光トランシーバにおいて、前記入力端部に装備された主信号補正回路と前記出力端部に装備された主信号補正回路とのそれぞれの前記一方の信号処理回路を、前記主信号を増幅する信号増幅回路部をそれぞれ備えて構成したことを特徴とする光トランシーバ。付記6信号発信元から入力される通信用の主信号を光通信網側へ送出する送信側回路部と、前記光通信網側から送り込まれる通信用の主信号を前記信号発信元側へ送出する受信側回路部と、前記送信側回路部の前記発信元側に位置する入力端部および前記受信側回路部の前記発信元側に位置する出力端部にそれぞれ装備された主信号補正回路と、これら各構成要素の動作を制御する主制御部とを備えて成る光トランシーバにあって、前記各主信号補正回路の前記信号発信元側に予め配設された一方の信号処理回路部、および各主信号補正回路の前記光通信網側に予め配設された他方の信号処理回路部には、予め別に設定された一方の電源回路と他方の電源回路とがそれぞれ個別に接続されており、外部指令として前記主制御部に所定の動作モード設定指令が入力された場合に機能し当該外部指令が通常モードか否かを判定し通常モード判定工程、前記動作モード設定指令が通常モードの場合に機能し前記他方の電源回路を通常動作状態に設定し全体電源供給制御工程、前記動作モード設定指令が通常モードでない場合に機能し当該外部指令が待機モードか否かを判定し待機モード判定工程、前記動作モード設定指令が待機モードの場合に機能し前記他方の電源回路を停止状態に設定制御する電源回路一部停止制御工程ようにしたことを特徴とした光トランシーバ用電源供給制御方法。付記7付記6に記載の光トランシーバ用電源供給制御方法において、前記動作モード設定指令が待機モードでない場合に機能し当該動作モード設定指令が電源オフモードであるか否かを判定し電源オフモード判定工程、前記動作モード設定指令が電源オフモードの場合に機能し前記一方および他方の電源回路の全体を停止状態に設定制御する装置電源停止制御工程構成としたことを特徴とする光トランシーバ用電源供給制御方法。付記8信号発信元から入力される通信用の主信号を光通信網側へ送出する送信側回路部と、前記光通信網側から送り込まれる通信用の主信号を前記信号発信元側へ送出する受信側回路部と、前記送信側回路部の前記発信元側に位置する入力端部および前記受信側回路部の前記発信元側に位置する出力端部にそれぞれ装備された主信号補正回路と、これら各構成要素の動作を制御する主制御部とを備えて成る光トランシーバにあって、前記各主信号補正回路の前記信号発信元側に予め配設された一方の信号処理回路部、および各主信号補正回路の前記光通信網側に予め配設された他方の信号処理回路部には、予め別に設定された一方の電源回路と他方の電源回路とがそれぞれ個別に接続されており、外部指令として前記主制御部に所定の動作モード設定指令が入力された場合に機能し当該外部指令が通常モードか否かを判定する通常モード判定処理機能、前記動作モード設定指令が通常モードの場合に機能し前記他方の電源回路を通常動作状態に設定する全体電源供給処理機能、前記動作モード設定指令が通常モードでない場合に機能し当該外部指令が待機モードか否かを判定する待機モード判定処理機能、および前記動作モード設定指令が待機モードの場合に機能し前記他方の電源回路を停止状態に設定制御する電源回路一部停止制御処理機能を設け、これらを前記主制御部が備えているコンピュータに実現させるようにしたことを特徴とした光トランシーバ用電源供給制御プログラム。付記9付記8に記載の光トランシーバ用電源供給制御プログラムにおいて、前記動作モード設定指令が待機モードでない場合に機能し当該動作モード設定指令が電源オフモードか否かを判定する電源オフモード判定処理機能、および前記動作モード設定指令が電源オフモードの場合に前記一方および他方の電源回路全体を停止状態に設定制御する装置電源停止制御処理機能を備える構成としたことを特徴とする光トランシーバ用電源供給制御プログラム。