トレンチ型の半導体素子が形成される素子領域と、前記素子領域を包囲する外周領域と、に区分されたパワー半導体装置であって、前記素子領域及び前記外周領域に渡って設けられた第1の導電型を有する第1の半導体層と、前記素子領域及び前記外周領域において前記第1の半導体層の表面上に形成された第2導電型を有する第2の半導体層と、前記素子領域において前記第2の半導体層の表面に形成された第1導電型を有する第3の半導体層と、前記素子領域において前記第2の半導体層及び前記第3の半導体層を貫通して前記第1の半導体層に到達する第1のトレンチと、前記外周領域において前記第2の半導体層を貫通して前記第1の半導体層に到達する第2のトレンチと、前記素子領域における前記第2の半導体層及び前記第3の半導体層の表面上と前記外周領域における前記第2の半導体層の表面上とに電気的に接続された金属層と、を備えることを特徴とするパワー半導体装置。前記第1のトレンチ及び前記第2のトレンチの内部に形成された第1及び第2の絶縁膜と、前記絶縁膜を介して前記第1のトレンチ及び前記第2のトレンチの内部に形成された第1及び第2の導電層と、を備えることを特徴とする請求項1に記載のパワー半導体装置。トレンチ型の半導体素子が形成される素子領域と、前記素子領域を包囲する外周領域と、に区分されたパワー半導体装置の製造方法であって、第1導電型を有する第1の半導体層の表面上に第2導電型を有する第2の半導体層を形成する工程と、前記素子領域において前記第2の半導体層を貫通して前記第1の半導体層に到達する第1のトレンチを形成し、且つ、前記外周領域において前記第2の半導体層を貫通して前記第1の半導体層に到達する第2のトレンチを形成する工程と、前記素子領域において前記第2の半導体層の表面に第1の導電型を有する第3の半導体層を形成する工程と、前記素子領域における前記第2の半導体層及び前記第3の半導体層と前記外周領域における前記第2の半導体層との表面上に金属膜を形成する工程と、を備えることを特徴とするパワー半導体装置の製造方法。しかしながら、従来のパワー半導体装置をスイッチング電源装置に適用し、スイッチング動作させた場合、パワー半導体装置を流れる電流によるチップの発熱が大きく、発煙及び発火につながる懸念があった。また、パワー半導体装置の発熱を抑制するために大型の放熱フィンを設けると、スイッチング電源装置の小型化及び低コスト化を妨げてしまう。本発明は、スイッチング動作時の発熱を抑制でき、スイッチング電源装置の小型化及び低コスト化に寄与するパワー半導体装置を提供することを目的とする。本発明の一態様によれば、トレンチ型の半導体素子が形成される素子領域と、前記素子領域を包囲する外周領域と、に区分されたパワー半導体装置であって、前記素子領域及び前記外周領域に渡って設けられた第1の導電型を有する第1の半導体層と、前記素子領域及び前記外周領域において前記第1の半導体層の表面上に形成された第2導電型を有する第2の半導体層と、前記素子領域において前記第2の半導体層の表面に形成された第1導電型を有する第3の半導体層と、前記素子領域において前記第2の半導体層及び前記第3の半導体層を貫通して前記第1の半導体層に到達する第1のトレンチと、前記外周領域において前記第2の半導体層を貫通して前記第1の半導体層に到達する第2のトレンチと、前記素子領域における前記第2の半導体層及び前記第3の半導体層の表面上と前記外周領域における前記第2の半導体層の表面上とに電気的に接続された金属層と、を備えることを特徴とするパワー半導体装置が提供される。また、本発明の一態様によれば、トレンチ型の半導体素子が形成される素子領域と、前記素子領域を包囲する外周領域と、に区分されたパワー半導体装置の製造方法であって、第1導電型を有する第1の半導体層の表面上に第2導電型を有する第2の半導体層を形成する工程と、前記素子領域において前記第2の半導体層を貫通して前記第1の半導体層に到達する第1のトレンチを形成し、且つ、前記外周領域において前記第2の半導体層を貫通して前記第1の半導体層に到達する第2のトレンチを形成する工程と、前記素子領域において前記第2の半導体層の表面に第1の導電型を有する第3の半導体層を形成する工程と、前記素子領域における前記第2の半導体層及び前記第3の半導体層と前記外周領域における前記第2の半導体層との表面上に金属膜を形成する工程と、を備えることを特徴とするパワー半導体装置の製造方法が提供される。本発明によれば、スイッチング動作時の発熱を抑制でき、スイッチング電源装置の小型化及び低コスト化に寄与するパワー半導体装置を提供できる。次に、図面を参照して、本発明の実施形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。また、以下に示す実施形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この発明の技術的思想は、特許請求の範囲において、種々の変更を加えることができる図1は、本発明の実施形態に係るパワー半導体装置10の構造を示す断面図である。本発明の実施形態に係るパワー半導体装置10は、第1の半導体層2と第2の半導体層3と第3の半導体層4と第1のトレンチ5aと第2のトレンチ5bと金属層10Sとを備える。本実施形態に係るパワー半導体装置10は、n-型第1の導電型を有するドリフト層第1の半導体層2と、ドリフト層2の表面図1における上面上に形成されたp型第2の導電型を有するボディ層第2の半導体層3と、ボディ層3の表面領域において島状に形成されたn型を有するソース層第3の半導体層4と、を含む半導体基板を備える。なお、本実施形態に係るパワー半導体装置10を構成する半導体基板は、例えばシリコンSiや炭化シリコンSiCからなり、n型を有するドレイン層第4の半導体層1を備えるが、ドレイン層1を省略することもできる。また、半導体基板は、図1に示すように破線を境に少なくとも1つのパワー半導体素子が形成される素子領域と、平面的に見て素子領域を包囲するように半導体チップの外縁付近に形成される外周領域と、に区分される。図1に示すように、本実施形態に係るパワー半導体装置10において、ドレイン層1とドリフト層2とボディ層3とは、素子領域から外周領域に跨って形成され、ソース層4は、素子領域にのみ形成される。本実施形態に係るパワー半導体装置10は、素子領域において、半導体基板の表面からソース層4とボディ層3とを貫通する少なくとも1つの第1のトレンチTrench5aが形成される。第1のトレンチ5aの外底面は、少なくともドリフト層2の内部に到達し、第1のトレンチ5aの外側面は、ドリフト層2とボディ層3とソース層4とに隣接する。パワー半導体装置10は、素子領域において、第1のトレンチ5aの内底面及び内側面を被覆するように形成されるゲート絶縁膜第1の絶縁膜6aを備える。ゲート絶縁膜6aは、例えばシリコン酸化膜SiOx膜で形成しても良く、シリコン窒化膜SiN膜等の絶縁物で形成しても良い。また、ゲート電極第1の導電層7a10Gが、ゲート絶縁膜6aを介して第1のトレンチ5aの内部を充填するように形成される。ゲート電極7aの下部は、ドリフト層2と対向するように形成され、ゲート電極7aの上部は、ソース層4と対向し且つ半導体基板の表面に露出しないように形成される。ゲート電極7aは、n型を有するポリシリコン多結晶Siからなる。また、層間絶縁膜8が、第1のトレンチ5aの内部におけるゲート電極7aの上部に形成される。層間絶縁膜8は、ゲート絶縁膜6aと同様にシリコン酸化膜からなり、ゲート電極7aと後述するソース電極とを電気的に絶縁する。本実施形態に係るパワー半導体装置10は、外周領域において、半導体基板の表面からボディ層3を貫通する少なくとも1つの第2のトレンチTrench5bが形成される。第2のトレンチ5bの外底面は、少なくともドリフト層2の内部に到達し、第2のトレンチ5bの外側面は、ドリフト層2とボディ層3とに隣接する。パワー半導体装置10は、外周領域において、第2のトレンチ5bの内底面及び内側面を被覆するように形成される絶縁膜第2の絶縁膜6bを備える。絶縁膜6bは、ゲート絶縁膜6aと同様にシリコン酸化膜で形成しても良く、異なる絶縁物で形成しても良い。また、ダミー電極第2の導電層7bが、絶縁膜6bを介して第2のトレンチ5bの内部を充填するように形成される。ダミー電極7bの下部は、ドリフト層2と対向するように形成され、ダミー電極7bの上部は、ボディ層3と対向し且つ半導体基板の表面に露出しないように形成される。ダミー電極7bは、ゲート電極7aと同様にn型を有するポリシリコンからなる。また、シリコン酸化膜からなる層間絶縁膜8が、第2のトレンチ5bの内部におけるダミー電極7bの上部に形成される。パワー半導体装置10は、半導体基板の表面図1の上面及び裏面図1の下面において素子領域から外周領域に跨って形成されるドレイン電極10Dとソース電極10Sとを有する。ドレイン電極10Dは、ドレイン層1を介してドリフト層2にオーミック接続され、ソース電極10Sは、素子領域においてフラットな表面をなすボディ層3とソース層4とにオーミック接続され、且つ、外周領域においてフラットな表面をなすボディ層3にオーミック接続される。ドレイン電極10Dは、例えばチタンTi及びニッケルNiの積層構造又はNi層で形成され、ソース電極は、アルミニウムAlやAl-Si合金等で形成される。上記のように、本実施形態に係るパワー半導体装置10は、トレンチ型のMOSFETMetalOxideSemiconductorFieldEffectTransistorであり、素子領域において半導体素子としてのトレンチ型のMOSFETを有する。なお、外周領域に形成された第2のトレンチ5b及びダミー電極6bは、ソース層4が形成されないため第1のトレンチ5a及びゲート電極6aのように、ソース電極10Sとドレイン電極10Dとの間に流れる電流を制御することはできない。外周領域におけるソース電極10Sは、ドリフト層2及びボディ層3により形成される寄生pnダイオード回生ダイオードのアノード電極として機能し、外周領域におけるドレイン電極10Dは、上記寄生pnダイオードのカソード電極として機能する。本実施形態に係るパワー半導体装置10は、半導体チップの外周領域において第2のトレンチ5b、ダミー電極6b及び層間絶縁膜8が形成される点、及び、外周領域においてソース電極10Sがボディ層3の平坦な表面と隣接する点で従来のパワー半導体装置と異なる。図2乃至4は、本発明の実施形態に係るパワー半導体装置10の製造方法を示す工程断面図である。図2乃至4の各図において、左側に素子領域の製造工程を、右側に外周領域の製造工程を並べて示す。マスクを形成する工程まず、ドレイン層1として使用できるn型の基板を用意し、ドレイン層1の表面上にn-型の半導体層をエピタキシャル成長させ、ドリフト層2を形成する。さらに、ドリフト層2の表面にボロンBを注入し、その後熱処理することによりBをドリフト層2内に拡散させ、p型のボディ層3を形成する。ボディ層3は、図2aの外周領域に示すようにドリフト層2と直線的な接合界面をなすように、ドリフト層2の全面にBを注入して形成することができる。また、ボディ層3は、ドリフト層2の一部にBを注入し、ドリフト層2と湾曲部を含む接合界面をなすように形成しても良い。ドリフト層2の表面上にボディ層3を形成した後、ボディ層3の表面上に、所定の開孔22及び23を有しシリコン酸化膜からなるマスク21が形成される図2a。所定の開孔22及び23は、シリコン酸化膜に周知のフォトリソグラフィ工程及びパターニング工程を施し、素子領域における第1のトレンチ5aが形成される位置と、外周領域における第2のトレンチ5bが形成される位置と、に形成される。トレンチを形成する工程次に、マスク21が形成された半導体基板に対しRIEReactiveIonEtching等のドライエッチングを施し、半導体基板の表面からボディ層3を貫通しドリフト層2に到達する第1のトレンチ5a及び第2のトレンチ5bを形成する図2b。当該ドライエッチング工程は、トレンチエッチング工程と言い換えても良い。第1のトレンチ5a及び第2のトレンチ5bは、平面的に見てストライプ状、環状または円形や方形のドット状に形成される。なお、第2のトレンチ5bは、第1のトレンチ5aと同一の寸法および間隔で形成されることが好ましい。また、第1のトレンチ5a及び第2のトレンチ5bを形成した後、ドライエッチングによるダメージ欠陥を除去するための犠牲酸化膜を形成する工程及び犠牲酸化膜をエッチング除去する工程を行うことが好ましい。ポリシリコン層を堆積する工程次に、第1のトレンチ5a及び第2のトレンチ5bが形成された半導体基板に対し熱酸化又はCVDChemicalVaporDeposition等を施し、ボディ層3の表面及び上記のトレンチの内壁に沿って延伸するゲート絶縁膜6a及び絶縁膜6bを形成する。本実施例に係るパワー半導体装置の製造方法において、ゲート絶縁膜6aと絶縁膜6bとは単一の工程により形成するが、素子領域及び外周領域に対する異なる要求特性に応えるために個別の工程により形成しても良い。さらに、LP-CVDLowPressureCVDにより第1のトレンチ5a及び第2のトレンチ5bの内部と、半導体基板ボディ層3の表面上と、にゲート絶縁膜6a及び絶縁膜6bを介してn型のポリシリコン層24を堆積させる図3a。なお、不純物を含まないポリシリコンを堆積した後、Pを注入し、Pを熱拡散させることでn型のポリシリコン層24を形成することもできる。ポリシリコン層をエッチングする工程次に、半導体基板の表面上に堆積されたポリシリコン層をエッチングにより除去し、続けて、第1のトレンチ5a及び第2のトレンチ5bの内部に埋め込まれたポリシリコン層の一部をエッチングにより除去する。当該エッチング工程は、エッチバック工程と言い換えても良く、n型ポリシリコン層24の上面部がボディ層3の表面よりも深くなるまで行われる。ポリシリコン層24をエッチングする工程により、ゲート電極7aが素子領域の第1のトレンチ5aの内部に形成され、ダミー電極7bが外周領域の第2のトレンチ5bの内部に形成される図3b。ポリシリコン層をエッチングする工程次に、ゲート絶縁膜6a、絶縁膜6b及びダミー電極7bの表面上に、所定の開孔26を有し周知のフォトレジスト材料からなるマスク25が形成される。所定の開孔26は、周知のフォトリソグラフィ工程及びパターニング工程を経て、ゲート電極6aとゲート絶縁膜6aの第1のトレンチ5aの周辺部分とに形成される。外周領域において、少なくとも絶縁膜6bの表面は全面的にマスク25に覆われ、ダミー電極7bの上面にもマスク25が形成されることが好ましい。ソース層を形成する工程次に、図中に矢印で示すように、マスク25が形成された半導体基板の上面からヒ素Asをイオン注入するイオン注入工程。Asイオンは、マスク25の開孔26を介してボディ層3の内部に到達するように注入されるため、第1のトレンチ5aに隣接するボディ層3にAsが拡散し、ソース層4が形成される図4a。層間絶縁膜を形成する工程次に、マスク25を除去し、CVDまたはSOGSpinOnGlass等により、ゲート絶縁膜6a、絶縁膜6b、ゲート電極7a及びダミー電極7bの表面上にシリコン酸化膜からなる絶縁膜を形成する。続けて、当該絶縁膜、ゲート絶縁膜6a、絶縁膜6b及びマスク21に対しエッチングエッチバック処理が施される。当該エッチバック工程により、ボディ層3及びソース層4の表面が露出し、且つ、層間絶縁膜8が第1のトレンチ5a及び第2のトレンチ5bの内部に形成される図4b。層間絶縁膜8の上面は、半導体基板ボディ層3及びソース層4の表面と同一平面をなすか、または当該表面よりも低くなることが好ましい。電極を形成する工程次に、スパッタ工程により、ボディ層3及びソース層4が形成する平坦な表面上に金属膜を形成した後、ドレイン層1の表面上に金属膜を形成し、ソース電極10S及びドレイン電極10Dが形成される。さらに、素子領域のゲート電極5a10Gを引き出す工程等が施され、図1に示すパワー半導体装置10が形成される。本実施形態に係るパワー半導体装置10の製造方法は、半導体チップの外周領域において、第2のトレンチ5bが形成される工程、ダミー電極6bが形成される工程及び層間絶縁膜8が形成される工程を備え、且つ、外周領域においてソース電極10Sがボディ層3の平坦な表面上に形成される工程を備える点で従来のパワー半導体装置の製造方法と異なる。本実施形態に係るパワー半導体装置10及びその製造方法は、以下の作用効果を有する。1パワー半導体装置10は、外周領域において、ボディ層3を貫通する第2のトレンチ5bと、ボディ層3と電気的に接続するソース電極10Sと、を備える。第2のトレンチ5bが形成されることで、後述のように外周領域においてマスク21が確実に除去されるため、ボディ層3とソース電極10Sとの接触面積が増加する。従って、パワー半導体装置10に内蔵されたpnダイオードは、スイッチング動作時において大電流を流すことができ、パワー半導体装置10の発熱を抑制することができる。2また、第2のトレンチ5bは、第1のトレンチ5aと同時に形成されるため、パワー半導体装置10を簡易な製造工程により安価に製造することができる。3パワー半導体装置10は、絶縁膜6b及びダミー電極7bが堆積された第2のトレンチ5bを備える。第2のトレンチ5bの内部が埋め込まれることにより、半導体基板の表面が平坦化され、ソース電極10Sを形成するスパッタ工程において金属層のカバレッジが改善される。従って、ソース電極10Sを構成する金属層の厚みバラツキが低減され、パワー半導体装置10の特性が安定し、製造歩留まりが改善される。4パワー半導体装置10の製造方法は、外周領域において第2のトレンチ5bを形成する工程トレンチエッチング工程を備える。トレンチエッチング工程において第1のトレンチ5bのみを形成する場合、層間絶縁膜を形成する工程エッチバック工程において、外周領域に形成されたシリコン酸化膜例えばマスク21が除去されずボディ層3の表面に残留することがあった図5a。ボディ層3の表面上に残留したシリコン酸化膜により、ボディ層3とソース電極10Sとの接触面積が縮小されると、パワー半導体装置10に内蔵されたpnダイオードの面積が小さくなり、従来のパワー半導体装置のようにスイッチング動作時の発熱が問題となる。本実施形態におけるパワー半導体装置10の製造方法によれば、素子領域及び外周領域におけるシリコン酸化膜のエッチングレートが略等しくなるため、ボディ層3の表面上にシリコン酸化膜が残留することを抑制できる図5b。従って、スイッチング動作時における発熱を抑制することができるパワー半導体装置10が提供される。5第1のトレンチ5a及び第2のトレンチ5bは、単一のトレンチエッチング工程により形成されるため、従来の製造工程を複雑化すること必要がなく、パワー半導体装置10を安価に製造することができる。以上の実施形態で説明された構成、形状、大きさおよび配置関係については、本発明が理解実施できる程度に概略的に示したものにすぎない。従って本発明は、説明された実施形態に限定されるものではなく、特許請求の範囲に示される技術的思想の範囲を逸脱しない限り様々な形態に変更することができる。例えば、ボディ層3とソース電極10Sとの接触抵抗を低減するために、素子領域及び外周領域においてボディ層3の表面にpコンタクト層を島状に形成しても良い。また、ソース層4を自己整合的に形成するために、ゲート絶縁膜6aの一部を薄層化又は除去してからイオン注入を行っても良い。