"フォトダイオードであって、アバランシェダイオードを構成する中央部と、周辺部でのブレイクダウンを防止するガードリング部と、を含み、前記中央部または前記ガードリング部に外部から所定の元素を導入して拡散することによって、前記中央部と前記ガードリング部とのイオン化率の差がイオンまたは原子の拡散前より大きくなるようにイオン化率を変化させる、ことを特徴とするフォトダイオード。請求項1に記載のフォトダイオードであって、前記元素の導入は、イオン打ち込みである、ことを特徴とするフォトダイオード。請求項2に記載のフォトダイオードであって、前記イオン打ち込みの後に、アニーリングを行い、前記イオン打ち込みに伴う基板へのダメージを緩和する、ことを特徴とするフォトダイオード。請求項2に記載のフォトダイオードであって、前記中央部にイオンを打ち込んでイオン化率を向上させる、ことを特徴とするフォトダイオード。請求項1~4のいずれか1つに記載のフォトダイオードであって、全体が、シリコンにより構成される、ことを特徴とするフォトダイオード。請求項5に記載のフォトダイオードであって、中央部に炭素を打ち込むことによりイオン化率を向上させる、ことを特徴とするフォトダイオード。請求項6に記載のフォトダイオードであって、打ち込む炭素濃度が1程度である、ことを特徴とするフォトダイオード。請求項1~7のいずれか1つに記載されたフォトダイオードをアレイ化したことを特徴とするフォトダイオードアレイ。ここで、特許文献1のようにエピタキシャル成長を用いてイオン化率すなわち禁止帯幅の異なる層を積層する方法では、ガードリング外側でのブレイクダウンを防ぐことができない。すなわち、図2に示すように特許文献では、Aでのブレイクダウンは防ぐことができるが、Bでのブレイクダウンは防げない。また、特許文献1における実施例では、III,V族半導体の組成を変化させることにより禁止帯幅を変化させているため、IV族であるシリコン等で製作されたAPDには適用不能である。本発明は、フォトダイオードであって、アバランシェダイオードを構成する中央部と、周辺部でのブレイクダウンを防止するガードリング部と、を含み、前記中央部または前記ガードリング部に外部から所定の元素を導入して拡散することによって、前記中央部と前記ガードリング部とのイオン化率の差がイオンまたは原子の拡散前より大きくなるようにイオン化率を変化させたことを特徴とする。また、前記元素の導入は、イオン打ち込みであることが好適である。また、前記イオン打ち込みの後に、アニーリングを行い、前記イオン打ち込みに伴う基板へのダメージを緩和することが好適である。また、前記中央部にイオンを打ち込んでイオン化率を向上させることが好適である。また、全体が、シリコンにより構成されていることが好適である。また、中央部に炭素を打ち込むことによりイオン化率を向上させることが好適である。打ち込む炭素濃度が1程度である。また、上述したフォトダイオードをアレイ化してフォトダイオードアレイを構成することが好適である。本発明によれば、中央部のイオン化率がガードリング部のイオン化率よりも高く、ガードリング部でのブレークダウンが起こりにくい。このため、比較的小さなガードリングを利用することが可能になる。以下、本発明の実施形態について、図面に基づいて説明する。図3に、本実施形態の構成の説明図を示す。ガードリング部12の内側に中央部有効開口部10を設ける。この例では、シリコン基板を用い、ここにリンや、ボロンをドープして、P型領域や、N型領域を形成し、ガードリング部12や中央部10を形成している。特に、図3の実施形態では、シリコン基板を利用しており、中央部10に炭素を注入している。炭素を注入することで、中央部10におけるイオン化率を、大きくするすなわち、禁止体幅を小さくする。これによって、ガードリング部12におけるイオン化率と中央部10におけるイオン化率の差が大きくなり、カードリング部10におけるブレイクダウンが発生し難くなる。従って、比較的小さなガードリング部12によりエッジブレイクダウンを防ぐことができ、高い開口率と量子効率を両立することができる。ここで、APDの構造について説明する。図4には、基板ダイオードの構成が示されている。この基板ダイオードでは、例えば、P型の基板20の表面にN型の領域N領域22が形成される。従って、基板20中におけるN領域22の界面にPN接合が形成され、基板20をアノード、N領域22をカソードとする基板ダイオードが形成される。そして、アノードカソード間に降伏電圧以上の逆電圧が抵抗を介して印加し、フォトンの入射による降伏電流を検出する。光の入射方向は、図における上面からでも下面からでもよい。一般に、下面からの場合、シリコン基板の厚さは2μm以下、umと記す~50um程度である。なお、PとNは逆でもよい。図5には、基板絶縁ダイオードの構成が示されている。P型の基板Psub20の表面にN型のウェルNwell24が形成され、このNwell24内にP型のP領域26が形成される。これによって、Nwell24をカソード、P領域26をアノードとするダイオードが形成される。この場合、基板20は、アノード、カソードとは別の基板電位に維持される。なお、この場合も、PとNは逆でもよい。また、Nwell24およびカソード電極は、基板上に存在する複数のダイオードで共有してもよい。図6に、拡散ガードリングを備える基板ダイオードを示す。基板20の表面部にN領域22が形成され、この部分がPN接合を有する中央部10となる。このN領域を取り囲んで、N-領域30が形成される。このN-領域30はN領域22より深く形成され、このN-領域30がガードリング12となる。すなわち、図中破線で示すように、N領域22に比べN-領域30の方が、空乏層が広がるため、デバイス端でのブレイクダウンを抑制できる。また、基板20P領域において、深くなるに従って濃度が薄くなるような不純物濃度を持っていた場合、ガードリングを構成するN-領域30付近ではP層の空乏層も長くなり、よりデバイス端でのブレイクダウンが起こりにくくなる。なお、PとNは逆でもよい。また、基板絶縁ダイオードでもよい。図7に浮遊ガードリングを備える基板ダイオードを示す。このタイプでは、N領域22とN-領域30は直接接しておらず、基板20のP領域が存在する。従って、N領域22からN-領域30への間に電圧ドロップが発生する。このため、N-領域30と基板20の間は比較的低電圧であり、N-領域30と基板20の間のブレイクダウンを抑制できる。なお、PとNは逆でもよく、基板絶縁ダイオードでもよい。N領域22と基板20との界面が含まれる部分が中央部10、その周辺がガードリング12となる。図8に打ち込みマスクガードリングを備える基板ダイオードを示す。P型の基板20の表面部にN型のウェルNwell24を形成するが、このNwell24の底部の基板20との境界部分にP-領域32を形成してある。すなわち、デバイス端をマスクし、ダイオード中央部のみにP-領域32を打ち込み形成する。これにより、中央部での空乏層を短くし、中央部でアバランシェ増幅を起こりやすくする。周辺部の空乏層を比較的長くでき、短くしてもデバイス端周辺でのブレイクダウンを抑制できる。なお、PとNは逆でもよく、基板絶縁ダイオードでもよい。P-領域32とウェル24との接合を有する部分が中央部10となり、その周辺がガードリング12となる。実施例1実施例1を図9に示す。実施例1は、シリコン基板に炭素を打ち込むタイプであり、打ち込みマスクガードリングを有する。図9に示すように、シリコン基板20は、P型であり、表面側にDeepNwell40が形成され、その表面部にPwell44が形成されている。さらに、Pwell44の底部のDeepNwell40との界面部にN-領域42が形成されるとともに、Pwell44とN-領域42との界面部に炭素Cを打ち込んだ炭素打ち込み領域46が形成されている。そして、Pwell44がアノード、DeepNwell40がカソードとなっている。本実施例において、基板20は、シリコン基板であり、不純物濃度の低い導電型がP型P-の基板である。この基板20に、まずダイオード中央部以外になる部分にインプランテーションマスクをCVD成膜フォトリソグラフィエッチングにより形成する。インプランテーションマスクは、0.3um程度のシリコン酸化膜と0.2um程度のシリコン窒化膜からなる。次に、ドーズ4×1015atoms/cm2程度で炭素を打ち込む。加速エネルギーは、20keV程度である。これにより、炭素を1程度点線で囲まれた炭素打ち込み領域46に導入することができる。これにより、バンドギャップが小さくなり、イオン化率が向上する。なお、シリコンに対する炭素の打ち込みにより、イオン化率が向上することについては、例えば特許文献2などに示されている。このようにして、中央部でのブレイクダウン電圧は小さくなり、周辺部でのブレイクダウンが起こりづらくなる。従って、ガードリングの面積を小さくでき、開口率を向上できる。このような、炭素の打ち込みが終了した場合には、インプランテーションマスクをエッチングにより取り除く。次に、基板20内に深いNウェルDeepNwell40を形成するために、ドーズ3×1013atoms/cm2程度でヒ素Asをインプラントする。マスクの形成パターニングも炭素同様行うがここでは省略した。DeepNwell40とP基板20との間のPN接合深さは、2um程度である。次に、中央部の空乏層の広がり抑制を狙ったN-領域42をインプラントする。ドーズ7×1013atoms/cm2程度でリンPをインプラントする。次に、アノードを形成するPウェルPwell44をインプラントする。ドーズ1×1014atoms/cm2程度でホウ素Bをインプラントする。図ではPwell44のアノードは一つだけ示してあるが、実際には共通のDeepNwell40中に複数のPwell44およびアノードを形成する。アノードカソードコンタクト用に、電極付近にP領域、N領域のコンタクト部図示省略を形成する。このようにして、コンタクト部が形成した後、シリコン酸化膜を全面にCVDで形成し、シリコン酸化膜のアノードカソードコンタクト部をエッチングし、チタンをスパッタで成膜し、電極を形成する。その上にタングステンをCVDで成膜し、ビアを形成する。配線としてアルミニウムをスパッタし、フォトリソグラフィによりパターニングする。カソードにブレイクダウン電圧より高い40V程度の電圧をかけ、アノードは抵抗を介して0Vに接続する。上面からの光の入射により発生した空乏層中の電子正孔対が降伏状態を引き起こす。降伏電流を抵抗に発生する電圧降下として検出する。なお、上記したプロセス運用は、一例であって本発明を限定するものではない。実施例2実施例2は、シリコン基板に炭素を打ち込むタイプであり、浮遊ガードリングを有する。図10に示すように、シリコン基板20は、P型であり、その表面部にN領域22が形成されている。さらに、N領域22から少し離れて、N領域22を取り囲むようにガードリングとして機能するN領域50が形成されている。また、N領域50から少し離れたところに、円筒状のトレンチ52が形成されている。そして、N領域22の底部の基板20との境界部分に炭素Cをイオン注入した炭素打ち込み領域46が形成されている。そして、裏面側には、ITOIndiumTinOxide層54が形成されており、ここがアノードとなっている。また、N領域22がカソードとなっている。本実施例では、まず、中間絶縁層を有する導電型がP型のSOISiliconOnInsulator基板を用意する。次に、ICP-DRIEInductivelyCoupledPlasmaICP-DeepReactiveIonEtchingDRIEにより上面シリコンの一部をエッチングし、中間絶縁層に達するアスペクト比の高いトレンチを形成する。さらに、CVDにより、このトレンチ内にシリコン酸化膜を成膜する。ダイオード中央部以外になる部分にインプランテーションマスクをCVD成膜フォトリソグラフィエッチングにより形成する。インプランテーションマスクは、0.3um程度のシリコン酸化膜と0.2um程度のシリコン窒化膜からなる。次に、ドーズ4×1015atoms/cm2程度で炭素Cを打ち込む。加速エネルギーは20keV程度である。図において、破線で示す炭素打ち込み領域46に炭素がイオン打ち込みされる。次に、インプランテーションマスクをエッチングにより取り除く。次に、カソードを形成するNをインプラントする。ドーズ1×1014atoms/cm2程度でリンPをインプラントする。マスクの形成パターニングは炭素の打ち込みの場合と同様行う。基板裏側の中間絶縁膜とシリコン基板を、エッチングにより取り除く。アノードコンタクト形成のために、ボロンを裏面から打ち込む。ドーズは1×1014atoms/cm2程度である。シリコン酸化膜を表面にCVDで形成し、カソードコンタクト部をエッチングし、チタンをスパッタで成膜する。その上にタングステンをCVDで成膜し、ビアを形成する。配線としてアルミニウムをスパッタし、フォトリソグラフィによりパターニングする。蒸着により裏面にITOを成膜し、アノード電極とする。カソードにブレイクダウン電圧より高い40V程度の電圧をかけ、アノードは抵抗を介して0Vに接続する。上面からの光の入射により発生した空乏層中の電子正孔対が降伏状態を引き起こす。降伏電流を抵抗に発生する電圧降下として検出する。なお、上記したプロセス運用は、一例であって本発明を限定するものではない。その他の構成ここで、炭素の打ち込みなど、イオン化率を変更するために、イオンや原子の打ち込みを行うと基板に欠陥が生じる。そして、このような欠陥によって、大きな暗電流や不均一な電界分布を引き起こす可能性がある。そこで、プロセスフローの最初にイオンまたは原子打ち込みを行い、その後に高温でアニーリングを行い、格子欠陥を取り除く。例えば、1000度程度でアニーリングを行えばよい。これによって、イオン打ち込みなどによって生じた欠陥が修復され、上述のような問題を解消することができる。実施形態の効果非特許文献1によると、イオン化係数αは、電界Eと係数Kを用いて、α=KE7と近似できる。ここで、Kは、バンドギャップEGと定数A、bを用いて、K=9×10-38A216m/b0.85EG15と表される。また、アノードカソード間がステップ接合で近似できるとすると、ブレイクダウンが起こる際の空乏層の幅WBDは、WBD={8ε7/Kq7NB7]1/8と表わされる。つまり、WBD∝EG15/8である。この式に従えば、炭素を1中央部に打ち込んだ際、周辺部でのバンドギャップは1.12eV、対して中央部のバンドギャップが0.86eVであるので、周辺部の空乏層幅は中央部と比べて61である。0.86/1.1215/8=0.61例えば、中央部のガードリング幅が1umのとき、周辺部のガードリング幅は0.61umである。典型的なガイガーモードのAPDでは、有効開口8umφ、ガードリング幅1umである。この時、フィルファクターは、直径4umの円の面積と一辺811umの正方形の面積の比であるので42×3.14/8112=0.50である。一方で、炭素を中央部に打ち込むことによりガードリング幅を0.6umに小さくした場合のフィルファクターは、42×3.14/80.60.62=0.59である。このように、炭素を1中央部に打ち込むと、周辺部でのバンドギャップは1.12eVであり、中央部のバンドギャップが0.86eVであるので、周辺部の空乏層幅は40小さくなる。これにより、有効開口8umφ、ガードリング幅lumのAPDにおけるフィルファクター50が、ガードリング幅を0.6umに小さくすることにより59に量子効率中央部の空乏層の幅を変えることなく向上する。例えば、従来では、図11に示すように、中央部10の径が8umの場合には、ガードリング部12の外形として10um必要とした。しかし、本実施形態によれば、中央部10の径が8umの場合に、ガードリング部12の外形として9.2um程度でよいことになり、ブレイクダウンを防止しつつ高い量子効率を維持することができる図12参照。"