所定周波数のキャリア信号で変調されたPWM波形信号の基本波成分のみを表示するように構成された波形測定装置において、前記PWM波形信号をデジタル信号に変換するA/D変換器と、前記キャリア信号の周期ごとに前記A/D変換器の出力データを積算する積算器と、前記キャリア信号の周期数で前記積算器の積算結果を割算することにより前記キャリア信号の周期間の平均値を算出する割算器、を設けたことを特徴とする波形測定装置前記A/D変換器の出力データから前記積算器に入力されるキャリア信号の周期に応じたエッジを検出するとともに前記割算器に入力される周期数を検出するエッジ検出時間測定部を設けたことを特徴とする請求項1に記載の波形測定装置。前記PWM波形信号系統と前記PWM波形信号のキャリア信号系統とを個別に入力するように構成されたことを特徴とする請求項1記載の波形測定装置。前記積算器に入力されるキャリア信号の周期に応じたエッジおよび前記割算器に入力される前記キャリア信号の周期数を出力する信号発生器を設けたことを特徴とする請求項1記載の波形測定装置。しかし、図5に示す従来の構成によれば、ローパスフィルタ2を通しているため、ローパスフィルタ2に設定されるカットオフ周波数がキャリア周波数に近いとキャリア周波数を十分に取りきれず、基本波成分にキャリア成分が含まれてしまったり、高調波成分が除去しきれずにリプル成分が残ってしまうことがある。また、逆にカットオフ周波数を低く設定しすぎると、基本波成分の振幅波形が歪んでしまうなどの影響が出たり、基本波成分に遅延が発生して真の値を正確に求めることが困難になってしまう。図6は図5の装置による測定波形例図であり、AはPWM信号の原波形を示し、Bはローパスフィルタ2の出力信号波形を示し、CはAの拡大ズーム波形を示し、DはBの拡大ズーム波形を示している。これらBおよびDの波形によれば、ローパスフィルタ2のカットオフ周波数がキャリア周波数に近く、高調波成分が十分に除去できていないことが明らかである。なお、図6のAおよびCで白くなっているデータ欠落部分は、A/D変換器3のサンプリングがPWM波形の変化に追従できずデータが取り込めなかった部分である。また、測定対象波形のキャリア周波数や基本波周波数はさまざまであり、1台の測定器で種々の波形に対応しようとすると、ローパスフィルタ2を多数のカットオフ周波数が選択できるように構成しなければならない。多数のカットオフ周波数が選択できるローパスフィルタ2をアナログフィルタで実現しようとすると、回路規模が大きくなることから現実的ではない。これに対し、デジタルフィルタで構成することも考えられるが、カットオフ周波数を変えるとタップ数が変化して遅延量が変化してしまうという問題もある。本発明は、このような課題を解決するものであり、その目的は、ローパスフィルタを用いることなくPWM波形信号からリアルタイムに基本波成分を表示でき、また、基本波成分の遅延量が基本波周波数によらず一定している波形測定装置を提供することにある。このような課題を解決するために、請求項1の発明は、所定周波数のキャリア信号で変調されたPWM波形信号の基本波成分のみを表示するように構成された波形測定装置において、前記PWM波形信号をデジタル信号に変換するA/D変換器と、前記キャリア信号の周期ごとに前記A/D変換器の出力データを積算する積算器と、前記キャリア信号の周期数で前記積算器の積算結果を割算することにより前記キャリア信号の周期間の平均値を算出する割算器、を設けたことを特徴とする波形測定装置である。請求項2の発明は、請求項1に記載の波形測定装置において、前記A/D変換器の出力データから前記積算器に入力されるキャリア信号の周期に応じたエッジを検出するとともに前記割算器に入力される周期数を検出するエッジ検出時間測定部を設けたことを特徴とする。請求項3の発明は、請求項1に記載の波形測定装置において、前記PWM波形信号系統と前記PWM波形信号のキャリア信号系統とを個別に入力するように構成されたことを特徴とする。請求項4の発明は、請求項1に記載の波形測定装置において、前記積算器に入力されるキャリア信号の周期に応じたエッジおよび前記割算器に入力される前記キャリア信号の周期数を出力する信号発生器を設けたことを特徴とする。これらの構成により、ローパスフィルタを用いることなくPWM波形信号からリアルタイムに基本波成分を表示でき、また、基本波成分の遅延量は基本波周波数によらず一定したものになる。以下、本発明の実施形態について詳細に説明する。図1は本発明の一実施例を示すブロック図であり、図5と共通する部分には同一の符号を付けている。図1と図5の構成の相違点は、図1では図5のA/D変換器3の前段に設けられているローパスフィルタ2を取り除いていることと、A/D変換器3とメモリ制御回路4との間に積算器8とエッジ検出時間測定部9と割算器10を設けていることである。すなわち、A/D変換器3の出力信号は積算器8およびエッジ検出時間測定部9に入力され、積算器8の出力信号は割算器10に入力され、エッジ検出時間測定部9のエッジ検出タイミング出力信号は積算器8に入力され、エッジ検出時間測定部9のエッジ間隔時間出力信号は割算器10に入力され、割算器10の出力信号はメモリ制御回路4に入力されている。図1の構成において、インバータなどからのPWM波形信号は、その振幅がアンプ1により正規化されてA/D変換器3に入力される。A/D変換器3は、アンプ1を介して入力されるPWM波形信号を所定のサンプリングタイミングでデジタル信号に変換し、サンプリングタイミング毎に変換出力するデジタル信号を積算器8とエッジ検出時間測定部9に入力する。エッジ検出時間測定部9は、A/D変換器3の出力データの中からあらかじめ設定された正側の設定値SPと負側の設定値SP-よりなる正負2つのレベルに対するエッジを検出してエッジ検出タイミングデータを積算器8に入力するとともに、エッジ検出からエッジ検出までの間隔時間データすなわちサンプリング個数を計測して割算器10に入力する。図2は、エッジ検出時間測定部9の動作をアナログ信号波形を用いて模式的に示したものである。具体的には、エッジ検出にあたり、正側の設定値SPに対しては設定値SPに対する立ち上がりエッジを検出し、負側の設定値SP-に対しては設定値SP-に対する立ち下りエッジを検出する。積算器8は、エッジ検出時間測定部9から入力されるエッジ検出信号ごとにA/D変換器3の出力データに対する積算を行い、積算結果を割算器10に出力する。割算器10は、積算器8から入力される積算結果に対してエッジ検出時間測定部9から入力されるサンプリング個数に基づく割算積算結果/サンプリング個数を行う。この割算結果は、メモリ制御回路4を介して波形メモリ5に格納される。以上のような一連の動作を行うことにより、PWM波形のキャリア周期間の平均値を求めることができる。そして、このような一連の動作を繰り返すことによりキャリア周波数ごとの平均値を求めることができ、PWM波形信号から変調前の基本波成分を求めることができる。なお、上記実施例では、積算器8の積算タイミングデータすなわちキャリア信号をエッジ検出時間測定部9を用いてPWM波形信号のエッジを検出することにより再生しているが、図3に示すようにPWM波形信号系統とPWM波形信号のキャリア信号系統とを個別に入力するように構成してもよい。図3において、PWM波形信号は、図1と同様に、アンプ1→A/D変換器3→積算器8→割算器10の系統を経てメモリ制御回路4に入力される。これに対し、キャリア信号は、アンプ11→A/D変換器12の系統を経てエッジ検出時間測定部9に入力される。エッジ検出時間測定部9は、A/D変換器12の出力データの中からキャリア信号のエッジを検出してエッジ検出タイミングデータを積算器8に入力するとともに、エッジ検出からエッジ検出までの間隔時間データすなわちサンプリング個数を計測して割算器10に入力する。図3のように構成することにより、PWM波形信号が過変調、たとえばモータ駆動の効率を上げるためにPWM波形信号のDUTY100が所定期間連続するような信号であっても、高精度で基本波成分を復調表示することができる。図4も、本発明の他の実施例を示すブロック図である。図4の実施例では、図3のキャリア信号系統に代えて、等時間間隔信号発生器13を設けている。等時間間隔信号発生器13は、あらかじめキャリア周波数と同じ周波数に設定されたエッジ間隔時間を計数することにより、図1および図3と同様にエッジ間隔時間ごとのエッジ検出タイミングデータを発生して積算器8に入力するとともに、エッジ検出からエッジ検出までの間隔時間データすなわちサンプリング個数を計測して割算器10に入力する。これにより、図1および図3と同様の演算を行うことができる。以上説明したように、本発明によれば、アナログフィルタを用いることなく、PWM波形信号の変調前信号を、リアルタイムで波形として記録表示することができる。アナログフィルタを使用していないので、リプルが発生することはなく、キャリア周波数や変調前の波形周波数が変化しても、カットオフ周波数などの調整を行う必要はない。また、一連の演算処理は十分速くできるので、キャリア信号の1周期遅れで基本波成分を復調表示できる。