"主面上に複数個の第1の接続パッドと複数個の第2の接続パッドとを有する配線基板と、該配線基板の主面上に搭載され、複数個の第1の電極パッドを有する第1の半導体チップと、前記配線基板の主面上に搭載され、前記複数個の第1の電極パッドより小さいサイズの複数個の第2の電極パッドを有する第2の半導体チップと、前記複数個の第1の電極パッドと前記複数個の第1の接続パッドとをそれぞれ接続する複数本の第1のワイヤと、前記複数個の第2の電極パッドと前記複数個の第2の接続パッドとをそれぞれ接続し、一端に幅広部を有する複数本の第2のワイヤと、を含む半導体装置であって、前記複数個の第1の電極パッドは前記複数本の第2のワイヤの幅広部より大きく、前記複数個の第2の電極パッドは前記複数本の第2のワイヤの幅広部より小さく構成され、前記複数本の第2のワイヤは、前記幅広部が前記複数個の第2の接続パッドに接続されると共に、他端が前記複数個の第2の電極パッド上に前記複数個の第2の電極パッドより小さい複数個のバンプ電極を介して接続される、ことを特徴とする半導体装置。前記第1の半導体チップと前記第2の半導体チップとが、前記配線基板の主面上に積層されている、請求項1に記載の半導体装置。前記第2の半導体チップが前記配線基板の主面上に搭載され、前記第1の半導体チップが前記第2の半導体チップ上に積層されている、ことを特徴とする請求項2に記載の半導体装置。前記第1の半導体チップは、前記複数個の第2の電極パッドを露出させるように、ずらして前記第2の半導体チップ上に積層されている、請求項3に記載の半導体装置。前記複数個の第1の電極パッドの中の特定の第1の電極パッドと、前記複数個の第2の電極パッドの中の特定の第2の電極パッドとが同電位である場合、前記複数本の第1のワイヤの中の特定の第1のワイヤは、前記特定の第1の電極パッドと前記特定の第2の電極パッドとを接続する、請求項4に記載の半導体装置。前記第1の半導体チップは、スペーサを介して、前記第2の半導体チップ上に積層されている、請求項3に記載の半導体装置。前記第1の半導体チップは、前記複数個の第2のワイヤを埋め込み可能な接着部材を介して、第2の半導体チップ上に積層されている、請求項3に記載の半導体装置。前記第1の半導体チップが前記配線基板の主面上に搭載され、前記第2の半導体チップが前記第1の半導体チップ上に積層されている、ことを特徴とする請求項2に記載の半導体装置。前記第2の半導体チップは、前記複数個の第1の電極パッドを露出させるように、ずらして前記第1の半導体チップ上に積層されている、請求項8に記載の半導体装置。前記第1の半導体チップと前記第2の半導体チップとが、前記配線基板の主面上に並置されている、請求項1に記載の半導体装置。しかしながら、特許文献1に開示された半導体装置では、次に述べるような問題点がある。近年は、携帯機器の小型化等によりチップサイズや電極パッドサイズが小型化した半導体チップが出てきている。その為、複数の半導体チップを組み合せたMCP型半導体装置においては、同一パッケージ内に電極パッドのサイズが異なる複数の半導体チップが混在する場合がある。この場合、大きい電極パッドに合わせた径大径のワイヤを用いると、小さい電極パッドにワイヤボンディングを良好に行なえない恐れがある。また小さい電極パッドに合わせた径小径のワイヤを用いると、モールド時にワイヤが変形し易くなり、ワイヤショートやワイヤ流れを引き起こすリスクが高くなる。一方、特許文献2に開示された半導体装置では、次に述べるような問題点がある。特許文献2では、ワイヤの幅広部を千鳥状に配置する構成も記載されているものの、電極パッドのサイズが異なる複数の半導体チップを組み込んだMCP型半導体装置への考慮がされていない。そのため、パッドサイズが小さく、狭ピッチで配置された電極パッドへの幅広部の接続には限界があり、モールド時の樹脂の流動によるワイヤショートのリスクが残る。本発明による半導体装置は、主面上に複数個の第1の接続パッドと複数個の第2の接続パッドとを有する配線基板と、この配線基板の主面上に搭載され、複数個の第1の電極パッドを有する第1の半導体チップと、配線基板の主面上に搭載され、複数個の第1の電極パッドより小さいサイズの複数個の第2の電極パッドを有する第2の半導体チップと、複数個の第1の電極パッドと複数個の第1の接続パッドとをそれぞれ接続する複数本の第1のワイヤと、複数個の第2の電極パッドと複数個の第2の接続パッドとをそれぞれ接続し、一端に幅広部を有する複数本の第2のワイヤと、を含む半導体装置であって、複数個の第1の電極パッドは複数本の第2のワイヤの幅広部より大きく、複数個の第2の電極パッドは複数本の第2のワイヤの幅広部より小さく構成され、複数本の第2のワイヤは、幅広部が複数個の第2の接続パッドに接続されると共に、他端が複数個の第2の電極パッド上に複数個の第2の電極パッドより小さい複数個のバンプ電極を介して接続される、ことを特徴とする。本発明によると、パッドサイズの異なる半導体チップが混在したMCPにおいても、小径のパッドはバンプ電極を介して、太いワイヤで接続することができ、ワイヤショートやワイヤ流れのリスクを低減し、良好にワイヤ接続することができる。その結果、半導体装置の信頼性を向上させることができる。本発明の主な特徴は、以下の通りである。すなわち、本発明の半導体装置は、主面上に第1及び第2の接続パッドを有する配線基板と、配線基板の主面上に搭載され、第1の電極パッドを有する第1の半導体チップと、配線基板の主面上に搭載され、第1の電極パッドより小さいサイズの第2の電極パッドを有する第2の半導体チップと、第1の電極パッドと第1の接続パッドとを接続する第1のワイヤと、第2の電極パッドと第2の接続パッドとを接続し、一端に幅広部を有する第2のワイヤと、からなる半導体装置であって、第1の電極パッドは第2のワイヤの幅広部より大きく、第2の電極パッドは第2のワイヤの幅広部より小さく構成され、第2のワイヤは幅広部が第2の接続パッドに接続されると共に、他端が第2の電極パッド上に第2の電極パッドより小さいバンプ電極を介して接続されることを特徴とする。このような構成の半導体装置によれば、パッドサイズの異なる半導体チップが混在したMCPにおいても、小径の電極パッドはバンプ電極を介して、太いワイヤで接続することができ、ワイヤショートやワイヤ流れのリスクを低減し、良好にワイヤ接続することができる。その結果、半導体装置の信頼性を向上させることができる。また、第2のワイヤの一端の幅広部を第2の接続パッドに接続し、第2のワイヤの他端を小径のバンプ電極を介して第2の電極パッドに接続することで、第2のワイヤの幅広部より小さく、狭ピッチで配置された第2の電極パッドに、大径の第2のワイヤを狭ピッチでワイヤ接続できる。さらに、第2のワイヤの幅広部を第2の接続パッドに接続することで、第2の接続パッドのワイヤ張設方向の長さを、第1の接続パッドと比べて短く構成できるため、配線基板の小型化を図ることができる。第1の半導体チップと第2の半導体チップとは、それらを配線基板の主面上に積層した、チップ積層体としてもよい。チップ積層体は、第2の半導体チップが配線基板の主面上に搭載され、第1の半導体チップが第2の半導体チップ上に積層されるものであってよい。この場合、第2のワイヤのワイヤ長を短く形成できるため、小径で狭ピッチで配置された第2のワイヤでのショートやワイヤ流れの発生をさらに低減できる。また、チップ積層体は、第1の半導体チップが配線基板の主面上に搭載され、第2の半導体チップが第1の半導体チップ上に積層されるものであってよい。この場合、上段の第2の半導体チップのワイヤループ高さを低くできるため、封止樹脂を薄型化することができ、半導体装置を薄型化できる。図1及び図2を参照して、本発明の第1の実施例に係るMCP型半導体装置10について説明する。図1はMCP型半導体装置10の概略構成を示す断面図であり、図2はMCP型半導体装置10のワイヤ接続部分を示す要部平面図である。尚、図2の要部平面図では、封止樹脂層図1の26が省略されている。ここでは、図1及び図2に示されるように、直交座標系X,Y,Zを使用している。図1及び図2に図示した状態では、直交座標系X,Y,Zにおいて、X軸方向は前後方向奥行方向であり、Y軸方向は左右方向幅方向であり、Z軸方向は上下方向高さ方向である。図示の半導体装置10は、1枚の配線基板12と、第1の半導体チップ14と、第2の半導体チップ16と、第1の接着部材18と、第2の接着部材20と、複数本の第1のワイヤ22と、複数本の第2のワイヤ24と、封止樹脂層26と、複数個の半田ボール28とを有する。配線基板12は、例えば、略矩形板状のガラスエポキシ基板から成る。配線基板12は、互いに対向する上面121a及び下面121bを持つ絶縁基材121と、この絶縁基材121の上面121a及び下面121bにそれぞれパターン形成された上側配線層図示せず及び下側配線層図示せずと、これら上側配線層及び下側配線層をそれぞれ覆うように形成された上側絶縁膜122及び下側絶縁膜123とを有している。配線基板12の上側配線層には複数個の第1の接続パッド124と複数個の第2の接続パッド125とが接続形成され、配線基板12の下側配線層には複数個のランド部126が接続形成されている。複数個の第1の接続パッド124および複数個の第2の接続パッド125は、図2に示すように、配線基板12の主面上面12aの周縁部近傍に配置されている。図示の例では、複数個の第1の接続パッド124は、後述する第1の半導体チップ14および第2の半導体チップ16を間に挟んで、左右方向Yに互いに離間して両側に配置され、前後方向Xに延在している。また、複数個の第2の接続パッド125は、第2の半導体チップ16の左側に、前後方向Xに延在している。但し、図2から明らかなように、複数個の第2の接続パッド125の幾つかは、複数個の第1の接続パッド124の間にも配置されている。一方、複数個のランド部126は、配線基板12の裏面下面12bに格子状に配置されている。複数個の第1の接続パッド124および複数個の第2の接続パッド125と、複数個のランド部126とは、それらに連続する配線と絶縁基材121を貫くビア図示せず等により互いに接続されている。複数個の第1の接続パッド124にはそれぞれ複数本の第1のワイヤ22が接続され、複数本の第2の接続パッド125にはそれぞれ複数本の第2のワイヤ24が接続される。また、各ランド部126には各半田ボール28が搭載される。上側絶縁膜122は、例えばソルダーレジストSRから構成される。上側絶縁膜122は、予め定められた所定の領域を除いて、絶縁基材121の上面121a全面に形成される。換言すると、上側絶縁膜122は、その一部が所定の領域に関して除去されており、複数の開口部122aを有している。これら開口部122aは、複数個の第1の接続パッド124および複数個の第2の接続パッド125が形成された領域及びその周辺領域を露出させる。下側絶縁膜123も、例えばソルダーレジストSRから構成される。第2の半導体チップ16は、略矩形の板状で、その主面上面16a側に所定の回路及び複数個の第2の電極パッド161が形成されている。複数個の第2の電極パッド161は、第2の半導体チップ16の一辺図示の例では、左辺に沿って配列形成されている。第2の半導体チップ16は、配線基板12の主面12a側の中央付近で、図1の左側に偏った位置に搭載されている。第2の半導体チップ16は、第1の接着層18を介して、配線基板12の主面上面12aの上方に搭載されている。第1の接着層18は、例えばDAFDieAttachedFilmから成る。第1の半導体チップ14は、第2の半導体チップ16と同様に、略矩形の板状で、その主面上面14a側に所定の回路及び複数個の第1の電極パッド141が形成されている。複数個の第1の電極パッド141は、第1の半導体チップ14の左右方向Yに対向する2辺に沿って配列形成されている。第1の半導体チップ14は、第2の半導体チップ16上に、対応する辺同士が互いに平行となるように積層配置されている。第1の半導体チップ14は、第2の半導体チップ16の複数個の第2の電極パッド161が形成された領域を覆うことがないように、図1の右側にずれて配置される。その結果、第1の半導体チップ14の一部は、第2の半導体チップ16に対して外側に突き出している。第1の半導体チップ14は、第2の接着部材20を介して、第2の半導体チップ16の主面上面16aの上方に搭載されている。第2の接着部材20は、例えばDAFDieAttachedFilmから成る。図2から明らかなように、第2の半導体チップ16の複数個の第2の電極パッド161の各々は、第1の半導体チップ14の複数個の第1の電極パッド141の各々より小さい幅で構成されている。また、複数個の第2の電極パッド161は、複数個の第1の電極パッド141よりも狭ピッチで配置されている。第2の半導体チップ16は下段半導体チップとも呼ばれ、第1の半導体チップ14は上段半導体チップとも呼ばれる。また、第1の実施例では、第1の半導体チップ14と第2の半導体チップ16とは積層されているので、これら半導体チップ14、16は、チップ積層体と総称される。上述したように、配線基板12の主面12a上に、下段半導体チップ第2の半導体チップ16が第1の接着部材18を介して搭載され、この下段半導体チップ16上に上段半導体チップ第1の半導体チップ14が第2の接着部材20を介して積層搭載されている。第1および第2の半導体チップ14および16は、それぞれ、複数個の第1の電極パッド141および複数個の第2の電極パッド161が形成されている。本第1の実施例では、下段半導体チップ16の電極パッド第2の電極パッド161は、上段半導体チップ14の電極パッド第1の電極パッド141より小さい幅で構成されている。また、下段半導体チップ16は、例えば一側辺に沿って複数個の第2の電極パッド161が狭ピッチで配置されている。第1の半導体チップ14は、複数個の第2の電極パッド161を露出させるようにずらして積層されている。複数本の第1及び第2のワイヤ22、24の各々は、例えば、Au、Cu等の導電性金属からなる。複数本の第1のワイヤ22は、複数個の第1の電極パッド141と複数個の第1の接続パッド124との間を電気的に接続する。複数本の第2のワイヤ24は、複数個の第2の電極パッド161と複数個の第2の接続パッド125との間を電気的に接続する。詳述すると、複数本の第1のワイヤ22は、一端に幅広部221を有し、複数本の第2のワイヤ24も、一端に幅広部241を有する。第1の電極パッド141は、第2のワイヤ24の幅広部241より大きく、第2の電極パッド161は、第2のワイヤ24の幅広部241より小さく構成されている。第2のワイヤ24は、その幅広部241が第2の接続パッド125に接続されると共に、その他端が第2の電極パッド161上に第2の電極パッド161より小さいバンプ電極30を介して接続されている。小さいバンプ電極30は、例えばAu、Cu等からなるワイヤバンプである。したがって、ワイヤ24より細い径のワイヤによりワイヤバンプを形成することで、小さいバンプ電極30を形成することができる。封止樹脂層26は、絶縁性樹脂からなり、配線基板12の主面上面12a側に形成されている。すなわち、封止樹脂層26によって、第1及び第2の半導体チップ14、16のほぼ全面と複数本の第1及び第2のワイヤ22、24とが覆われる。上述したように、本第1の実施例による半導体装置10は、ワイヤボンディング工程の効率化の観点から2つの半導体チップ14、16をずらして積層した構造の半導体装置である。換言すれば、本第1の実施例による半導体装置10は、主面12a上に複数個の第1の接続パッド124と複数個の第2の接続パッド125、とを有する配線基板12と、この配線基板12の主面12a上に搭載され、複数個の第1の電極パッド141を有する第1の半導体チップ14と、配線基板12の主面12a上に搭載され、複数個の第1の電極パッドより小さいサイズの複数個の第2の電極パッド161を有する第2の半導体チップ16と、複数個の第1の電極パッド141と複数個の第1の接続パッド124とをそれぞれ接続する複数本の第1のワイヤ22と、複数個の第2の電極パッド161と複数個の第2の接続パッド125とをそれぞれ接続し、一端に幅広部241を有する複数本の第2のワイヤ24と、を含む半導体装置であって、複数個の第1の電極パッド141は複数本の第2のワイヤ24の幅広部241より大きく、複数個の第2の電極パッド161は複数本の第2のワイヤ24の幅広部241より小さく構成され、複数本の第2のワイヤ24は、幅広部241が複数個の第2の接続パッド125に接続されると共に、他端が複数個の第2の電極パッド161上に複数個の第2の電極パッド161より小さい複数個のバンプ電極30を介して接続される、ことを特徴とする。そして、本第1の実施例による半導体装置10では、第1の半導体チップ14と第2の半導体チップ16とが、配線基板12の主面12a上に積層されている。第2の半導体チップ16が配線基板12の主面12a上に搭載され、第1の半導体チップ14が第2の半導体チップ16上に積層されている。第1の半導体チップ14は、複数個の第2の電極パッド161を露出させるように、ずらして第2の半導体チップ16上に積層されている。次に、第1の実施例に係る半導体装置10に係る効果について説明する。第1に、半導体装置10の信頼性を向上できることである。その理由は、パッドサイズの異なる半導体チップ14、16が混在したMCPにおいても、小径の第2の電極パッド161はバンプ電極30を介して、太い第2のワイヤ24で接続することができ、ワイヤショートやワイヤ流れのリスクを低減し、良好にワイヤ接続することができるからである。第2に、第2のワイヤ24の幅広部241より小さく、狭ピッチで配置された第2の電極パッド161に、大径の第2のワイヤ24を狭ピッチでワイヤ接続できることである。その理由は、一端の幅広部241を第2の接続パッド125に接続し、他端を小径のバンプ電極30を介して第2の電極パッド161に接続しているからである。第3に、配線基板12の小型化を図ることができることである。その理由は、第2のワイヤ24の幅広部241を第2の接続パッド125に接続することで、第2の接続パッド125のワイヤ張設方向の長さを、第1の接続パッド124と比べて短く構成できるからである。第4に、小径で狭ピッチで配置された第2のワイヤ24でのショートやワイヤ流れの発生をさらに低減できることである。その理由は、第2の半導体チップ16が配線基板12の主面12a上に搭載され、第1の半導体チップ14が第2の半導体チップ16上に積層されることにより、第2のワイヤ24のワイヤ長を短く形成できるからである。図3は、半導体装置10の組立フローを示す断面図である。図3aを参照して、配線母基板32は、位置決め穴図示せずが形成された枠部図示せずに囲まれた領域に、マトリックス状に配置された複数の製品形成部34を有する。製品形成部34の各々には、配線母基板32の主面上面32a上に複数個の第1の接続パッド124と複数個の第2の接続パッド125とが形成され、配線母基板32の裏面下面32b上に複数個のランド部126が形成されている。これら製品形成部34が後にダイシングライン36に沿って個々に切断され、配線基板12となる。引き続いて、図3aに示されるように、配線母基板32の主面上面32a上の複数の製品形成部34に、複数個の第2の半導体チップ16と複数個の第1の半導体チップ14とを順番に搭載する。各第2の半導体チップ16は、その裏面下面に設けられた第1の接着部材18により、配線母基板32の主面32a上に接着固定される。各第1の半導体チップ14は、その裏面下面に設けられた第2の接着部材20により、対応する第2の半導体チップ16の主面上に接着固定される。このとき、第1の半導体チップ14は、第2の半導体チップ16の複数個の第2の電極パッド161を露出させるように、積層される。引き続いて、図3aに示されるように、複数個の第2の電極パッド161上にそれぞれバンプ電極ワイヤバンプ30を形成する。次に、ワイヤバンプ30の形成について説明する。ワイヤバンプ30は、例えばAu或いはCu等からなり、図示しないワイヤボンディング装置により、溶融され先端にボールが形成されたワイヤを、第2の半導体チップ16の第2のバンプ電極161上に超音波熱圧着することで接続し、その後、後端を引き切ることで形成される。本第1の実施例では、第1及び第2のワイヤ22、24の径よりも小さい径のワイヤを用いることで、小径のワイヤバンプ30を形成することができる。ここで、第1の電極パッド141、第2の電極パッド161のサイズ幅と、第1および第2のワイヤ22、24の径、幅広部221、241の径、バンプ電極ワイヤバンプ30の径、およびワイヤバンプ30を形成するために使用する小径ワイヤの径の具体的な大きさ例について説明する。第1の電極パッド141のサイズ幅は80μmである。第2の電極パッド161のサイズ幅は40μmである。第1および第2のワイヤ22、24の径は27μmである。幅広部221、241の径は60μmである。バンプ電極ワイヤバンプ30の径は35μmである。小径ワイヤの径は15μmである。次に、図3bに示されるように、第2の半導体チップ16の複数個の第2の電極パッド161と対応する複数個の第2の接続パッド125との間を、それぞれ、複数本の第2のワイヤ24により接続する。このとき、第2のワイヤ24の幅広部241が、第2の接続パッド125に接続されると共に、第2のワイヤ24の他端が、ワイヤバンプバンプ電極30を介して第2の電極パッド161に接続される。引き続いて、図3bに示されるように、第1の半導体チップ14の複数個の第1の電極パッド141と対応する複数個の第1の接続パッド124との間を、それぞれ、複数本の第1のワイヤ22により接続する。このとき、第1のワイヤ22の幅広部221が、第1の電極パッド141に接続されると共に、第1のワイヤ22の他端が、第1の接続パッド124に接続される。次に、図3cに示されるように、配線母基板32の主面上面32a側に、一括モールドによって封止樹脂層26を形成する。次に、図3dに示されるように、配線母基板32の上下を引っ繰り返して、配線母基板32の裏面下面32b側の複数個のランド部126にそれぞれ複数個の半田ボール28を搭載する。これらの半田ボール28が、半導体装置10の外部端子として利用される。複数個の半田ボール28の搭載は、例えば、複数個のランド部126に対応して配列形成された複数の吸着孔を備える吸着機構図示せずを用いて行なうことができる。この場合、吸着機構に複数個の半田ボール28を吸着保持させ、保持された複数個の半田ボール28にフラックスを転写形成して、配線母基板32の複数個のランド部126に一括搭載する。その後、リフロー処理により、複数個の半田ボール28と複数個のランド部126との間を接続固定する。次に、図3eに示されるように、封止樹脂層26をダイシングテープ38に接着し、封止樹脂層26及び配線母基板32をダイシングテープ38に支持させる。それから図示しないダイシングブレードを用いて、配線母基板32及び封止樹脂層26をダイシングライン36図3a参照に沿って縦横に切断する。これにより、配線母基板32は、製品形成部34毎に個片化される。その後、個片化された製品形成部34及び封止樹脂層26をダイシングテープ38からピックアップすることで、図1に示すような半導体装置10が得られる。尚、上記半導体装置10の製造方法では、ワイヤバンプ30を、チップ積層後に形成した場合について説明したが、ウエハ状態でワイヤバンプ30を形成し、チップ毎に切断し、ワイヤバンプ付きの半導体チップ16を形成するように構成しても良い。[変形例1]図4を参照して、本発明の第1の実施例の第1の変形例に係るMCP型半導体装置10Aについて説明する。図4はMCP型半導体装置10Aを示す要部断面図である。図1及び図2に示したMCP型半導体装置10と同様の機能を有するものには同一の参照符号を付し、説明の簡略化のために以下では相違点についてのみ説明する。図示の半導体装置10Aは、第1の半導体チップ14と第2の半導体チップ16との間に、シリコン基板からなるスペーサ40および第3の接着部材42が介装されている点を除いて、第1の実施例に係る半導体装置10と同様の構成を有する。なお、第1の半導体チップ14と第2の半導体チップ16とは、互いの位置をずらすことなく、積層されている。すなわち、図示の半導体装置10Aは、シリコン基板からなるスペーサ40を介してパッドサイズの異なる複数の半導体チップ14、16が搭載された半導体装置である。本第1の変形例の半導体装置10Aも、上記第1の実施例に係る半導体装置10と同様の効果が得られる。[変形例2]図5を参照して、本発明の第1の実施例の第2の変形例に係るMCP型半導体装置10Bについて説明する。図5はMCP型半導体装置10Bを示す要部断面図である。図1及び図2に示したMCP型半導体装置10と同様の機能を有するものには同一の参照符号を付し、説明の簡略化のために以下では相違点についてのみ説明する。図示の半導体装置10Bは、第1の半導体チップ14と第2の半導体チップ16との間に、ワイヤを埋め込み接着可能な接着部材44が介装されている点を除いて、第1の実施例に係る半導体装置10と同様の構成を有する。このような接着部材44としては、例えば、FOWFilmOnWireを用いることができる。なお、第1の半導体チップ14と第2の半導体チップ16とは、互いの位置をずらすことなく、積層されている。すなわち、図示の半導体装置10Bは、ワイヤを埋め込み接着可能な接着部材例えば、FOWFilmOnWire44を用いてパッドサイズの異なる複数の半導体チップ14、16が搭載された半導体装置である。本第2の変形例の半導体装置10Bも、上記第1の実施例に係る半導体装置10と同様の効果が得られる。次に、図6を参照して、本発明の第2の実施例に係るMCP型半導体装置10Cについて説明する。図6はMCP型半導体装置10Cの概略構成を示す要部断面図である。図1及び図2に示したMCP型半導体装置10と同様の機能を有するものには同一の参照符号を付し、説明の簡略化のために以下では相違点についてのみ説明する。図示の半導体装置10Cは、第1の実施例に係る半導体装置10と同様に構成されており、第1半導体チップ14と第2の半導体チップ16とからなるチップ積層体の積層関係が異なっている。詳述すると、第2の実施例に係る半導体装置10Cでは、第1の半導体チップ14は、配線基板12の主面12a側の中央付近で、図6の左側に偏った位置に搭載されている。第1の半導体チップ14は、例えばDAFDieAttachedFilmから成る、第1の接着層18を介して、配線基板12の主面上面12aの上方に搭載されている。第2の半導体チップ16は、第1の半導体チップ14上に、対応する辺同士が互いに平行となるように積層配置されている。第2の半導体チップ16は、第1の半導体チップ14の複数個の第1の電極パッド141が形成された領域を覆うことがないように、図6の右側にずれて配置される。その結果、第2の半導体チップ16の一部は、第1の半導体チップ14に対して外側に突き出している。第2の半導体チップ16は、例えばDAFDieAttachedFilmから成る、第2の接着部材20を介して、第1の半導体チップ14の主面上面14aの上方に搭載されている。換言すれば、本第2の実施例による半導体装置10Cは、主面12a上に複数個の第1の接続パッド124と複数個の第2の接続パッド125とを有する配線基板12と、この配線基板の主面上に搭載され、複数個の第1の電極パッド141を有する第1の半導体チップ14と、配線基板の主面上に搭載され、複数個の第1の電極パッドより小さいサイズの複数個の第2の電極パッド161を有する第2の半導体チップ16と、複数個の第1の電極パッド141と複数個の第1の接続パッド124とをそれぞれ接続する複数本の第1のワイヤ22と、複数個の第2の電極パッド161と複数個の第2の接続パッド125とをそれぞれ接続し、一端に幅広部241を有する複数本の第2のワイヤ24と、を含む半導体装置であって、複数個の第1の電極パッド141は複数本の第2のワイヤ24の幅広部241より大きく、複数個の第2の電極パッド161は複数本の第2のワイヤ24の幅広部241より小さく構成され、複数本の第2のワイヤ24は、幅広部241が複数個の第2の接続パッド125に接続されると共に、他端が複数個の第2の電極パッド161上に複数個の第2の電極パッドより小さい複数個のバンプ電極30を介して接続される、ことを特徴とする。そして、本第2の実施例による半導体装置10Cでは、第1の半導体チップ14と第2の半導体チップ16とが、配線基板12の主面12a上に積層されている。第1の半導体チップ14が配線基板12の主面12a上に搭載され、第2の半導体チップ16が第1の半導体チップ14上に積層されている。第2の半導体チップ16は、複数個の第1の電極パッド141を露出させるように、ずらして第1の半導体チップ14上に積層されている。次に、第2の実施例に係る半導体装置10Cに係る効果について説明する。第1に、半導体装置10Cの信頼性を向上できることである。その理由は、パッドサイズの異なる半導体チップ14、16が混在したMCPにおいても、小径の第2の電極パッド161はバンプ電極30を介して、太い第2のワイヤ24で接続することができ、ワイヤショートやワイヤ流れのリスクを低減し、良好にワイヤ接続することができるからである。第2に、第2のワイヤ24の幅広部241より小さく、狭ピッチで配置された電極パッド161に、大径の第2のワイヤ24を狭ピッチでワイヤ接続できることである。その理由は、一端の幅広部241を第2の接続パッド125に接続し、他端を小径のバンプ電極30を介して第2の電極パッド161に接続しているからである。第3に、半導体装置10Cを薄型化できることである。その理由は、第1の半導体チップ14が配線基板12の主面12a上に搭載され、小さい第2の電極パッド161を持つ第2の半導体チップ16が第1の半導体チップ14上に積層されることで、上段の半導体チップ16のワイヤループ高さを低くすることができ、配線基板12上に形成される封止樹脂層26の厚さを薄くすることができるからである。次に、図7を参照して、本発明の第3の実施例に係るMCP型半導体装置10Dについて説明する。図7はMCP型半導体装置10Dの概略構成を示す要部断面図である。図1及び図2に示したMCP型半導体装置10と同様の機能を有するものには同一の参照符号を付し、説明の簡略化のために以下では相違点についてのみ説明する。図示の半導体装置10Dは、第1の実施例に係る半導体装置10と同様に構成されており、第1の半導体チップ14と第2の半導体チップ16の同電位の電極パッド等の共通ピンを第2の電極パッド161上で接続する構造が異なっている。詳述すると、第3の実施例に係る半導体装置10Dにおいて、複数個の第1の電極パッド141の中の特定の第1の電極パッド141-1と、複数個の第2の電極パッド161の中の特定の第2の電極パッド161-1とが同電位であるとする。この場合、複数本の第1のワイヤ22の中の特定の第1のワイヤ22-1は、特定の第1の電極パッド141-1と特定の第2の電極パッド161-1とを接続する。換言すれば、本第3の実施例による半導体装置10Dは、主面12a上に複数個の第1の接続パッド124と複数個の第2の接続パッド125とを有する配線基板12と、この配線基板の主面上に搭載され、複数個の第1の電極パッド141を有する第1の半導体チップ14と、配線基板の主面上に搭載され、複数個の第1の電極パッドより小さいサイズの複数個の第2の電極パッド161を有する第2の半導体チップ16と、複数個の第1の電極パッド141と複数個の第1の接続パッド124とをそれぞれ接続する複数本の第1のワイヤ22と、複数個の第2の電極パッド161と複数個の第2の接続パッド125とをそれぞれ接続し、一端に幅広部241を有する複数本の第2のワイヤ24と、を含む半導体装置であって、複数個の第1の電極パッド141は複数本の第2のワイヤ24の幅広部241より大きく、複数個の第2の電極パッド161は複数本の第2のワイヤ24の幅広部241より小さく構成され、複数本の第2のワイヤ24は、幅広部241が複数個の第2の接続パッド125に接続されると共に、他端が複数個の第2の電極パッド161上に複数個の第2の電極パッドより小さい複数個のバンプ電極30を介して接続される、ことを特徴とする。そして、本第3の実施例による半導体装置10Dでは、第1の半導体チップ14と第2の半導体チップ16とが、配線基板12の主面12a上に積層されている。第2の半導体チップ16が配線基板12の主面12a上に搭載され、第1の半導体チップ14が第2の半導体チップ16上に積層されている。第1の半導体チップ14は、複数個の第2の電極パッド161を露出させるように、ずらして第2の半導体チップ16上に積層されている。複数個の第1の電極パッド141の中の特定の第1の電極パッド141-1と、複数個の第2の電極パッド161の中の特定の第2の電極パッド161-1とが同電位である場合、複数本の第1のワイヤ22の中の特定の第1のワイヤ22-1は、特定の第1の電極パッド141-1と特定の第2の電極パッド161-1とを接続する。本第3の実施例に係る半導体装置10Dでも、上記第1の実施例に係る半導体装置10と同様な効果が得られると共に、さらに第1の半導体チップ14と第2の半導体チップ16の共通ピンを接続することで、配線基板12上の接続パッド124、125の配線を簡略化できる。また、配線基板12上の接続パッド124、125のワイヤ張設方向の長さを短くできるため、配線基板12の小型化を図ることができる。次に、図8を参照して、本発明の第4の実施例に係るMCP型半導体装置10Eについて説明する。図8はMCP型半導体装置10Eの概略構成を示す断面図である。図1及び図2に示したMCP型半導体装置10と同様の機能を有するものには同一の参照符号を付し、説明の簡略化のために以下では相違点についてのみ説明する。図示の半導体装置10Eは、第1の半導体チップ14と第2の半導体チップ16とが、配線基板12の主面12a上に並置されている点を除いて、第1の実施例に係る半導体装置10と同様の構成を有する。すなわち、図示の半導体装置10Eは、配線基板12の主面12a上に並置されたパッドサイズの異なる半導体チップ14、16を搭載した半導体装置である。換言すれば、本第3の実施例による半導体装置10Eは、主面12a上に複数個の第1の接続パッド124と複数個の第2の接続パッド125とを有する配線基板12と、この配線基板の主面上に搭載され、複数個の第1の電極パッド141を有する第1の半導体チップ14と、配線基板の主面上に搭載され、複数個の第1の電極パッドより小さいサイズの複数個の第2の電極パッド161を有する第2の半導体チップ16と、複数個の第1の電極パッド141と複数個の第1の接続パッド124とをそれぞれ接続する複数本の第1のワイヤ22と、複数個の第2の電極パッド161と複数個の第2の接続パッド125とをそれぞれ接続し、一端に幅広部241を有する複数本の第2のワイヤ24と、を含む半導体装置であって、複数個の第1の電極パッド141は複数本の第2のワイヤ24の幅広部241より大きく、複数個の第2の電極パッド161は複数本の第2のワイヤ24の幅広部241より小さく構成され、複数本の第2のワイヤ24は、幅広部241が複数個の第2の接続パッド125に接続されると共に、他端が複数個の第2の電極パッド161上に複数個の第2の電極パッドより小さい複数個のバンプ電極30を介して接続される、ことを特徴とする。そして、本第4の実施例による半導体装置10Eでは、第1の半導体チップ14と第2の半導体チップ16とが、配線基板12の主面12a上に並置されている。次に、第4の実施例に係る半導体装置10Eに係る効果について説明する。第1に、半導体装置10Eの信頼性を向上できることである。その理由は、パッドサイズの異なる半導体チップ14、16が混在したMCPにおいても、小径の第2の電極パッド161はバンプ電極30を介して、太い第2のワイヤ24で接続することができ、ワイヤショートやワイヤ流れのリスクを低減し、良好にワイヤ接続することができるからである。第2に、第2のワイヤ24の幅広部241より小さく、狭ピッチで配置された第2の電極パッド161に、大径の第2のワイヤ24を狭ピッチでワイヤ接続できることである。その理由は、一端の幅広部241を第2の接続パッド125に接続し、他端を小径のバンプ電極30を介して第2の電極パッド161に接続しているからである。第3に、小径で狭ピッチで配置された第2のワイヤ24でのショートやワイヤ流れの発生をさらに低減できることである。その理由は、第2の半導体チップ16が配線基板12の主面12a上に搭載されることにより、第2のワイヤ24のワイヤ長を短く形成できるからである。第4に、半導体装置10Eを薄型化できることである。その理由は、第1の半導体チップ14および第2の半導体チップ16が配線基板12の主面12a上に並置されることで、半導体チップ14、16のワイヤループ高さを低くすることができ、配線基板12上に形成される封止樹脂層26の厚さを薄くすることができるからである。以上、本発明者によってなされた発明をいくつかの実施例に即して具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々の変更変形が可能であることは言うまでもない。例えば、上記実施例では、パッドサイズの異なる2つの半導体チップを配線基板の主面上に搭載した半導体装置について説明したが、パッドサイズの異なる2つの半導体チップを含む3つ以上の半導体チップを配線基板の主面上に搭載した半導体装置に対しても、本発明を適用することができる。さらに、上記実施例では、ガラスエポキシ基材からなる配線基板を備える半導体装置について説明したが、本発明は、ポリイミド基材からなるフレキシブル配線基板を備えた半導体装置に適用することもできる。本発明は、様々な半導体装置に搭載することができる。即ち、半導体装置は、それぞれ情報記憶機能を備えたCPUCentralProcessingUnit、MCUMicroControlUnit、DSPDigitalSignalProcessor、ASICApplicationSpecificIntegratedCircuit、ASSPApplicationSpecificStandardCircuit等の半導体製品全般に、本願発明が適用できる。また本願を適用したデバイスは、MCPマルチチップパッケージ以外に、SOCシステムオンチップやPOPパッケージオンパッケージ等の半導体装置に適用できる。また、トランジスタは、電界効果トランジスタFiledEffectTransistorFETであればよく、MOSMetalOxideSemiconductor以外にもMISMetalInsulatorSemiconductor、TFTThinFilmTransistor等の様々なFETに適用できる。トランジスタは、FET以外のトランジスタであっても良い。また、Pチャンネル型のトランジスタまたはPMOSトランジスタは、第1導電型のトランジスタ、Nチャンネル型のトランジスタまたはNMOSトランジスタは、第2導電型のトランジスタの代表例である。更に、P型の半導体基板に限らず、N型の半導体基板であっても良いし、SOISilicononInsulator構造の半導体基板であっても、それ以外の半導体基板であっても良い。"