"複数の誘電体層と複数の電極層との積層体であり、前記複数の電極層で、第1キャパシタ電極と、この第1キャパシタ電極に対向する第2キャパシタ電極と、第1キャパシタ電極に第1端が接続され、第2キャパシタ電極に第2端が接続され、前記第1端を始点、前記第2端を終点とするループを形成するインダクタ電極とが構成され、前記インダクタ電極は、前記誘電体層に沿って形成された線路電極と前記誘電体層の積層方向に延びるビア電極とで構成され、前記第1キャパシタ電極、前記第2キャパシタ電極および前記インダクタ電極によって構成されるLC並列共振器が三つ以上の複数個設けられた積層帯域通過フィルタにおいて、前記複数のLC並列共振器のインダクタ電極は、当該インダクタ電極のループ面が前記誘電体層の積層方向に延びる中心軸から放射状となるように配置され、入力段のLC並列共振器のインダクタ電極と出力段のLC並列共振器のインダクタ電極とが隣接している、積層帯域通過フィルタ。前記複数のLC並列共振器は、入力段である一段目のLC並列共振器、出力段である三段目のLC並列共振器、および二段目のLC並列共振器で構成された、請求項1に記載の積層帯域通過フィルタ。前記三つのLC並列共振器のインダクタ電極のループ面は前記中心軸に対して等角度で配置されている、請求項2に記載の積層帯域通過フィルタ。前記複数のLC並列共振器のうち、入力段のLC並列共振器と出力段のLC並列共振器とを結合させる飛び結合用キャパシタ電極を前記積層体内に備えた、請求項1~3のいずれかに記載の積層帯域通過フィルタ。前記飛び結合用キャパシタ電極は、前記誘電体層の積層方向から透視して、前記入力段のLC並列共振器のキャパシタ電極と前記出力段のLC並列共振器のキャパシタ電極とに重なり、且つ他のLC並列共振器のキャパシタ電極とは重ならない位置に配置された、請求項4に記載の積層帯域通過フィルタ。前記インダクタ電極の第2端は二箇所にあり、各インダクタ電極のループ面は二面で構成され、隣接するLC並列共振器のインダクタ電極の前記ループ面同士がほぼ平行に対向する、請求項1~5のいずれかに記載の積層帯域通過フィルタ。図1に示されるような構造によれば、ループ型のインダクタを備えることにより、LC並列共振器のQ特性が向上し、フィルタの減衰特性が改善されるという効果がある。また、図1に示されるような構造によれば、誘電体層の積層方向から透視して二段目の共振器のキャパシタ電極が飛び結合用のキャパシタ電極に重ならないため、その間の寄生容量を減らすことができる。しかしながら、特許文献2に示されている構造では、三段以上のLC並列共振器を含む場合に、すべてのLC並列共振器のループ面が平行になるように、LC並列共振器を一列に配置していた。このため、各LC並列共振器のインダクタ電極は隣接するLC並列共振器のインダクタ電極との間で電磁結合の調整ができるものの、入力段のLC並列共振器のインダクタ電極と出力段のLC並列共振器のインダクタ電極との間の電磁結合については、その調整設定が殆どできないという問題があった。このため、フィルタの減衰特性特に減衰極の位置および帯域の調整設定自由度が低いという問題があった。本発明は、入力段のLC並列共振器のインダクタ電極と出力段のLC並列共振器のインダクタ電極との間の電磁結合を容易に設定できるようにして、フィルタの減衰特性を自由に定められるようにした積層帯域通過フィルタを提供することを目的としている。本出願の積層帯域通過フィルタは、1複数の誘電体層と複数の電極層との積層体であり、前記複数の電極層で、第1キャパシタ電極と、この第1キャパシタ電極に対向する第2キャパシタ電極と、第1キャパシタ電極に第1端が接続され、第2キャパシタ電極接地電極に第2端が接続され、前記第1端を始点、前記第2端を終点とするループを形成するインダクタ電極とが構成され、前記インダクタ電極は、前記誘電体層に沿って形成された線路電極と前記誘電体層の積層方向に延びるビア電極とで構成され、前記第1キャパシタ電極、前記第2キャパシタ電極および前記インダクタ電極によって構成されるLC並列共振器が三つ以上の複数個設けられた積層帯域通過フィルタにおいて、前記複数のLC並列共振器のインダクタ電極は、当該インダクタ電極のループ面が前記誘電体層の積層方向に延びる中心軸から放射状となるように配置され、入力段のLC並列共振器のインダクタ電極と出力段のLC並列共振器のインダクタ電極とが隣接していることを特徴とする。この構成により、入力段のLC並列共振器のインダクタ電極と出力段のLC並列共振器のインダクタ電極との間の電磁結合を自由に定めることができるようになるため、フィルタの減衰特性を自由に設定できる。2例えば、前記複数のLC並列共振器は、入力段である一段目のLC並列共振器、出力段である三段目のLC並列共振器、および二段目のLC並列共振器で構成されている。この構造により、帯域通過フィルタを構成する全てのLC並列共振器のインダクタ電極間の電磁結合を自由に設定できる。このため、フィルタの減衰特性の設定自由度がさらに増す。31または2の構成において、前記三つのLC並列共振器のインダクタ電極のループ面は前記中心軸に対して等角度で配置されている。この構成により、各LC並列共振器の共振特性が同じあれば、等角度で3つのインダクタ電極を並べることにより、入出力電極をどのLC並列共振器から取り出しても同じ減衰特性のフィルタが得られるので、実装基板にあわせて、入出力電極を自由に設計できる。41~3のいずれかの構成において、前記複数のLC並列共振器のうち、入力段のLC並列共振器と出力段のLC並列共振器とを容量結合させる飛び結合用キャパシタ電極を前記積層体内に備える。この構成により、入出力のLC並列共振器は隣接しながら、放射状に配置されているので、その角度を変えることで、それぞれのLC並列共振器のインダクタ電極間の電磁結合を調整できる。一方、飛び結合の容量値はLC並列共振器間の角度と関係なく、飛び結合容量のキャパシタ電極と入出力共振器のキャパシタ電極との重なる面積あるいは距離で決定される。このため、キャパシタ電極同士の結合とインダクタ電極同士の結合をそれぞれ独立に設定できるため、減衰極の周波数の設計範囲が広くなる。因みに、LC並列共振器を一列に並べた従来構造であっても、共振器あるいは飛び結合容量のキャパシタ電極を大きくすれば、キャパシタ電極同士の結合とインダクタ電極同士の結合を独立に調整できるが、全体のサイズが大きくなってしまうという問題点がある。54において、前記飛び結合用キャパシタ電極は、前記誘電体層の積層方向から透視して、前記入力段のLC並列共振器のキャパシタ電極と前記出力段のLC並列共振器のキャパシタ電極とに重なり、且つ他のLC並列共振器のキャパシタ電極とは重ならない位置に配置されたものとする。この構成により、入出力間のLC並列共振器が隣接しているため、飛び結合の容量を構成するキャパシタ電極は他のLC並列共振器と重なることなく飛び結合を形成できる。そのため、不要な寄生容量を減らすことができ、素子のQ特性が向上する。61~5において、前記インダクタ電極の第2端は二箇所にあり、各インダクタ電極のループ面は二面で構成され、隣接するLC並列共振器のインダクタ電極の前記ループ面同士がほぼ平行に対向する。この構成により、各インダクタ電極のループ面は二面で構成され、隣接するLC並列共振器のインダクタ電極のそれぞれの片方のループ面同士がほぼ平行に対向するので、隣接するLC並列共振器間の電磁結合を強くできる。本発明によれば、入力段のLC並列共振器と出力段のLC並列共振器との間の電磁結合を自由に定めることができるようになるため、フィルタの減衰特性を自由に設定できる。《第1の実施形態》第1の実施形態に係る積層帯域通過フィルタについて図2~図6を参照して説明する。図2は第1の実施形態に係る積層帯域通過フィルタ101の分解斜視図、図3は積層帯域通過フィルタ101の外観斜視図である。積層帯域通過フィルタ101は三段のLC並列共振器によって構成されている。入力端子には一段目のLC並列共振器が接続され、出力端子には三段目のLC並列共振器が接続され、入力端子および出力端子いずれにも接続されないのが二段目のLC並列共振器である。なお、積層帯域通過フィルタ101の回路構成については、後で詳細に述べる。図2に示すように、この積層帯域通過フィルタ101は、複数の誘電体層D1~D6の積層体である。誘電体層D1の上面には接地電極Gが形成されている。この接地電極Gは一段目のLC並列共振器、二段目のLC並列共振器、三段目のLC並列共振器のそれぞれの第2キャパシタ電極に相当する。誘電体層D2の上面にはキャパシタ電極P1,P2,P3が形成されている。キャパシタ電極P1は一段目のLC並列共振器の第1キャパシタ電極、キャパシタ電極P2は二段目のLC並列共振器の第1キャパシタ電極、キャパシタ電極P3は三段目のLC並列共振器の第1キャパシタ電極にそれぞれ対応する。これらの第1キャパシタ電極P1,P2,P3は接地電極G第2キャパシタ電極に対向してそれらの間にキャパシタを構成する。誘電体層D3の上面にはキャパシタ電極P12,P23および一段目と三段目のLC並列共振器を結合させるための飛び結合用キャパシタ電極P13がそれぞれ形成されている。キャパシタ電極P12はキャパシタ電極P2に対向し、このキャパシタ電極P2との間にキャパシタを構成する。キャパシタ電極P23はキャパシタ電極P2に対向し、このキャパシタ電極P2との間にキャパシタを構成する。飛び結合用キャパシタ電極P13はキャパシタ電極P1,P3に対向し、これらのキャパシタ電極P1,P3との間にキャパシタを構成する。誘電体層D5の上面には線路電極S1,S2,S3が形成されている。線路電極S1は一段目のLC並列共振器のインダクタ電極の一部、線路電極S2は二段目のLC並列共振器のインダクタ電極の一部、線路電極S3は三段目のLC並列共振器のインダクタ電極の一部である。誘電体層D3,D4,D5にはこれらの誘電体層の積層方向に延びるビア電極V11,V21,V31が形成されている。また、誘電体層D2,D3,D4,D5にはこれらの誘電体層の積層方向に延びるビア電極V12,V22,V32が形成されている。ビア電極V11はキャパシタ電極P1から線路電極S1の第1端まで延びている。ビア電極V12は線路電極S1の第2端から接地電極Gまで延びている。ビア電極V21はキャパシタ電極P2から線路電極S2の第1端まで延びている。ビア電極V22は線路電極S2の第2端から接地電極Gまで延びている。ビア電極V31はキャパシタ電極P3から線路電極S3の第1端まで延びている。ビア電極V32は線路電極S3の第2端から接地電極Gまで延びている。ビア電極V11,V12および線路電極S1により、一段目のLC並列共振器のインダクタ電極がループ形状に構成されている。ビア電極V21,V22および線路電極S2により、二段目のLC並列共振器のインダクタ電極がループ形状に構成されている。ビア電極V31,V32および線路電極S3により、三段目のLC並列共振器のインダクタ電極がループ状に構成している。なお、一段目、二段目、三段目のLC並列共振器のインダクタ電極のループ面は、いずれも積層方向に対して平行である。このように、各種電極パターンを形成した複数の誘電体層が積層されることによって、複数の誘電体層と複数の電極層との積層体が構成される。三つのLC並列共振器のインダクタ電極は、それらのループ面が誘電体層の積層方向に延びる中心軸から放射状となる積層体の辺縁に向かう方向に拡がるように配置されている。そのため、入力端子と接続されている一段目のLC並列共振器のインダクタ電極と出力端子に接続されている三段目のLC並列共振器のインダクタ電極とが隣接している。この構造により、入力段のLC並列共振器と出力段のLC並列共振器のインダクタ電極間の電磁結合も利用してフィルタの減衰特性を自由に定めることがきる。図3に表れているように、積層体の対向する二つの側面端面に入力端子IN、出力端子OUT、および接地端子GNDが形成されている。接地端子GNDには図2の引出電極EG11,EG12,EG13,EG21,EG22,EG23が導通している。入力端子INには引出電極EP1,EP12が導通している。出力端子OUTには引出電極EP3,EP23が導通している。また、積層体の上面には、入力端子の位置を示すマークMKが形成されている。前記各層の誘電体層部分は誘電率が6以上80以下の範囲内である低温焼結セラミックLTCCである。前記線路電極を含む電極層に積層されている誘電体層の比誘電率は6以上80以下の範囲内にある。また、キャパシタ電極が形成された誘電体層の比誘電率は20以上である。各誘電体層は、例えば酸化チタン、酸化バリウム、アルミナ等の成分のうち、少なくとも1つ以上の成分と、ガラス成分とから形成される低温焼結セラミックスを用いて形成される。各誘電体層を形成する材料は以降に示す別の実施形態についても同様である。図4および図5は第1の実施形態の積層帯域通過フィルタ101の等価回路図である。図4は三つのLC並列共振器の位置関係も含めて表した等価回路図、図5は一般的な表現による等価回路図である。図4および図5において、インダクタL1は、ビア電極V11,V12、線路電極S1により構成されるインダクタである。インダクタL2は、ビア電極V21,V22、線路電極S2により構成されるインダクタである。インダクタL3は、ビア電極V31,V32、線路電極S3により構成されるインダクタである。また、キャパシタC1はキャパシタ電極P1と接地電極Gとの間に構成されるキャパシタである。キャパシタC2はキャパシタ電極P2と接地電極Gとの間に構成されるキャパシタである。キャパシタC3はキャパシタ電極P3と接地電極Gとの間に構成されるキャパシタである。キャパシタC12はキャパシタ電極P12とキャパシタ電極P2との間に構成されるキャパシタである。キャパシタC23はキャパシタ電極P23とキャパシタ電極P2との間に構成されるキャパシタである。キャパシタC13は飛び結合用キャパシタ電極P13とキャパシタ電極P1,P3との間に構成されるキャパシタである。前記インダクタL1とキャパシタC1とによって一段目のLC並列共振器、インダクタL2とキャパシタC2とによって二段目のLC並列共振器、インダクタL3とキャパシタC3とによって三段目のLC並列共振器がそれぞれ構成されている。図2に表れているように、それぞれビア電極と線路電極とによるインダクタ電極のループ面は誘電体層の積層方向に延びる中心軸を中心とする所定角度120度で配置されているので、隣接するインダクタ電極同士が電磁結合する。図4および図5に示した電磁結合M12は一段目のLC並列共振器と二段目のLC並列共振器との間の電磁結合、電磁結合M23は二段目のLC並列共振器と三段目のLC並列共振器との間の電磁結合、電磁結合M13は一段目のLC並列共振器と三段目のLC並列共振器との間の電磁結合である。本発明のように一段目から三段目のLC並列共振器を配置することで、入力段一段目のLC並列共振器と出力段三段目のLC並列共振器とをキャパシタC13で飛び結合させること以外に、電磁結合M13で飛び結合させることができる。図6は第1の実施形態の積層帯域通過フィルタ101の通過特性SパラメータのS21特性と反射特性SパラメータのS11特性を表した図である。図6において、減衰極P1は一段目のLC並列共振器と三段目のLC並列共振器との飛び結合によるものである。減衰極P2は一段目のLC並列共振器と二段目のLC並列共振器との結合、および二段目のLC並列共振器と三段目のLC並列共振器との結合によるものである。第1の実施形態によれば一段目のLC並列共振器と三段目のLC並列共振器のインダクタ電極間を電磁結合させることができる上に、その結合度を任意に定められる。これにより、一段目と三段目のLC並列共振器のインダクタ電極間の結合度を一段目と二段目のLC並列共振器、あるいは、二段目と三段目のLC並列共振器のインダクタ電極間の結合度を大きくすることもできる。これにより、共振器間の結合による減衰極の調整を任意に行えることで、減衰極の調整範囲が従来構造の積層帯域通過フィルタより広くとれるようになる。図2に示したように、入力段一段目のLC並列共振器と出力段三段目のLC並列共振器が隣接しているため、飛び結合用キャパシタ電極P13は、誘電体層の積層方向から透視して、入力段のLC並列共振器のキャパシタ電極P1と出力段のLC並列共振器のキャパシタ電極P3とに重なり、且つ他の二段目のLC並列共振器のキャパシタ電極P2とは重ならない位置に配置できる。この構成により、飛び結合用キャパシタ電極P13は二段目のLC並列共振器と重なることなく飛び結合を形成できる。そのため、積層帯域通過フィルタ101の寸法を大きくすることなく、不要な寄生容量を減らすことができ、素子のQ特性が向上する。第1の実施形態では、三つのLC並列共振器のインダクタ電極のループ面は中心軸に対して等角度120度で配置されている。そのため、各LC並列共振器の共振特性が同じあれば、等角度で3つのインダクタ電極を並べることにより、入出力電極をどの共振器から取り出しても同じ減衰特性のフィルタが得られる。したがって、入力端子と出力端子の配置位置の自由度が高い。なお、前記各三つのLC並列共振器のそれぞれビア電極と線路電極とによるインダクタ電極のループ面は誘電体層の積層方向に延びる中心軸を中心として非等角度であってもよい。すなわち、その角度によって、隣接するLC並列共振器同士の電磁結合を定めるようにしてもよい。《第2の実施形態》図7は第2の実施形態に係る積層帯域通過フィルタ102の分解斜視図である。積層帯域通過フィルタ102は三段のLC並列共振器によって構成されている。入力端子には一段目のLC並列共振器が接続され、出力端子には三段目のLC並列共振器が接続され、入力端子および出力端子いずれにも接続されないのが二段目のLC並列共振器である。なお、積層帯域通過フィルタ102の回路構成については、第1の実施形態と同じである。図7に示すように、この積層帯域通過フィルタ102は、複数の誘電体層D1~D6の積層体である。誘電体層D1の上面には接地電極Gが形成されている。この接地電極Gは一段目のLC並列共振器、二段目のLC並列共振器、三段目のLC並列共振器のそれぞれの第2キャパシタ電極に相当する。誘電体層D2の上面にはキャパシタ電極P1,P2,P3が形成されている。キャパシタ電極P1は一段目のLC並列共振器の第1キャパシタ電極、キャパシタ電極P2は二段目のLC並列共振器の第1キャパシタ電極、キャパシタ電極P3は三段目のLC並列共振器の第1キャパシタ電極にそれぞれ対応する。これらの第1キャパシタ電極P1,P2,P3は接地電極G第2キャパシタ電極に対向してそれらの間にキャパシタを構成する。誘電体層D3の上面には飛び結合用キャパシタ電極P13が形成されている。この飛び結合用キャパシタ電極P13はキャパシタ電極P1,P3に対向し、これらのキャパシタ電極P1,P3との間にキャパシタを構成する。誘電体層D5の上面には線路電極S11,S12,S21,S22,S31,S32が形成されている。線路電極S11,S12は一段目のLC並列共振器のインダクタ電極の一部、線路電極S21,S22は二段目のLC並列共振器のインダクタ電極の一部、線路電極S31,S32は三段目のLC並列共振器のインダクタ電極の一部である。誘電体層D3,D4,D5にはこれらの誘電体層の積層方向に延びるビア電極V11,V21,V31が形成されている。また、誘電体層D2,D3,D4,D5にはこれらの誘電体層の積層方向に延びるビア電極V12,V13,V22,V23,V32,V33が形成されている。ビア電極V11はキャパシタ電極P1から線路電極S11,S12のそれぞれの第1端線路電極S11と線路電極S12との接続点まで延びている。ビア電極V12は線路電極S11の第2端から接地電極Gまで延びている。ビア電極V13は線路電極S12の第2端から接地電極Gまで延びている。ビア電極V21はキャパシタ電極P2から線路電極S21,S22のそれぞれの第1端まで延びている。ビア電極V22は線路電極S21の第2端から接地電極Gまで延びている。ビア電極V23は線路電極S22の第2端から接地電極Gまで延びている。ビア電極V31はキャパシタ電極P3から線路電極S31,S32のそれぞれの第1端まで延びている。ビア電極V32は線路電極S31の第2端から接地電極Gまで延びている。ビア電極V33は線路電極S32の第2端から接地電極Gまで延びている。ビア電極V11,V12,V13および線路電極S11,S12により、一段目のLC並列共振器のインダクタ電極はループ形状に構成されている。ビア電極V21,V22,V23および線路電極S21,S22により、二段目のLC並列共振器のインダクタ電極がループ形状に構成されている。ビア電極V31,V32,V33および線路電極S31,S32により三段目のLC並列共振器のインダクタ電極がループ形状に構成されている。一段目のLC並列共振器のインダクタ電極の第1端は、キャパシタ電極P1に対するビア電極V11の接続点であり、一段目のLC並列共振器のインダクタ電極の第2端は、接地電極Gに対するビア電極V12,V13の接続点である。すなわちインダクタ電極の第2端は二箇所にあり、インダクタ電極のループ面は二面で構成されている。ビア電極V11,V12および線路電極S11によって第1のループ面が構成され、ビア電極V11,V13および線路電極S12によって第2のループ面が構成されている。二段目、三段目のLC並列共振器についても同様であり、中心軸に対して互いに120度の等角度関係でそれらのインダクタ電極が配置されている。第2の実施形態によれば、各インダクタ電極のループ面は二面で構成され、いずれの面も積層方向に平行となるように配置される。さらに、隣接するLC並列共振器のインダクタ電極のそれぞれの片方のループ面同士がほぼ平行に対向するので、隣接するLC並列共振器間の電磁結合を強くできる。図7に示した例では、隣接するLC並列共振器のインダクタ電極のそれぞれの片方のループ面同士を平行に対向させたが、このループ面同士のなす角度を定めることによって、LC並列共振器間の結合度を定めることができる。または、隣接するLC並列共振器のループ面の間隔を定めることによって、この隣接するLC並列共振器間の結合度を定めることもできる。なお、誘電体層の積層方向に延びる前記中心軸は積層体の中心を通る軸に限らず、複数のインダクタ電極の放射中心となる軸であればよい。《他の実施形態》以上に示した各実施形態では、三段のLC並列共振器の例を示したが、同様にして四段以上のLC並列共振器を設けてもよい。四段以上であっても、入力段と出力段のLC並列共振器同士は隣接することになるので、入力段のLC並列共振器と出力段のLC並列共振器との間の電磁結合を容易に設定できる。"