センサ部が設けられた透明基板と、対向基板とを有し、前記透明基板と前記対向基板は、光を吸収する材料を含有したシール材で接着されており、前記センサ部は前記シール材で囲まれていることを特徴とする半導体装置。センサ部と画素部が設けられた透明基板と、対向基板とを有し、前記透明基板と前記対向基板は、光を吸収する材料を含有したシール材で接着されており、前記センサ部と画素部の間には前記シール材が設けられている特徴とする半導体装置。センサ部と画素部が設けられた透明基板と、対向基板と、バックライトとを有し、前記透明基板と前記対向基板は、光を吸収する材料を含有したシール材で接着されており、前記センサ部と画素部の間には前記シール材が設けられている特徴とする半導体装置。請求項1乃至3のいずれか一において、前記対向基板において、前記透明基板と反対側の面に、光信号を読み取るための窓を有する遮光物が設けられていることを特徴とする半導体装置。請求項4において、前記遮光物は前記シール材と重なるように設けられていることを特徴とする半導体装置。本発明は、同一基板上に表示部とイメージセンサを有する液晶表示パネルに関して、良好な画像を読み込むことのできるセンサ部を有する安価な液晶表示パネルを提供することを課題とする。特に、ガラス基板内で複雑に反射を繰り返しセンサ部に入射する光によるノイズを防ぐ構成とすることを課題とする。上述した課題を解決するために、本発明のセンサ部を遮光物または光吸収膜で取り囲む構成とする。本明細書で開示される本発明の構成は、少なくともマトリクス状に画素電極と、前記画素電極に接続された第1のアクティブ素子を有する画素マトリクスからなる表示部と、少なくとも光電変換素子と、前記光電変換素子に接続された第2のアクティブ素子からなるセンサ部とが同一基板上に設けられ、前記センサ部を囲って、底部を有する溝部が設けられ、前記溝部の底部は基板であり、且つ、前記溝部には、光吸収物が埋め込まれていることを特徴とするイメージセンサ機能を有する一体型液晶表示パネルである。また、他の発明の構成は、少なくともマトリクス状に画素電極と、前記画素電極に接続された第1のアクティブ素子を有する画素マトリクスからなる表示部と、少なくとも光電変換素子と、前記光電変換素子に接続された第2のアクティブ素子からなるセンサ部とが同一基板上に設けられ、前記センサ部を囲って、底部を有する溝部が設けられ、前記溝部の底部は基板であり、且つ、前記溝部には、光吸収物からなる層と絶縁物からなる層が積層されていることを特徴とするイメージセンサ機能を有する一体型液晶表示パネルである。なお、上記構成において、前記光吸収物は顔料またはカーボン系材料が分散された有機樹脂材料からなることを特徴とするイメージセンサ機能を有する一体型液晶表示パネルである。また、他の発明の構成は、少なくともマトリクス状に画素電極と、前記画素電極に接続された第1のアクティブ素子を有する画素マトリクスからなる表示部と、少なくとも光電変換素子と、前記光電変換素子に接続された第2のアクティブ素子からなるセンサ部とが同一基板上に設けられたイメージセンサ機能を有する一体型液晶表示パネルの作製方法であって、絶縁物層を除去して、センサ部を囲む溝部を形成する工程と、前記溝部に光吸収物を埋め込む工程と、を有することを特徴とするイメージセンサ機能を有する一体型液晶表示パネルである。本発明は、センサ受光部の箇所以外に、外部遮光物と光吸収膜を設けることで、基板内の散乱光、または、バックライトからの光を遮断し、センサ部のノイズを抑えた。本発明は、同一基板上に表示部とイメージセンサを有する液晶表示パネルに関して、良好な画像を読み込むことのできるセンサ部を有する安価な液晶表示パネルを得ることができる。図1、2を用いて、本実施形態のイメージセンサ機能を有する一体型液晶表示パネルを説明する。図1は本実施形態の概略の断面構成図であり、図2は本実施形態の上面図である。図1に示すように、液晶表示部においては、素子基板100と、対向基板101との間に液晶106を有している構造となっている。素子基板100には、薄膜トランジスタからなる表示部104と、光電変換素子からなるセンサ部105が形成されている。センサ部の側部には、光吸収膜107が設けられている。光を吸収または遮断する材料を含有しているシール材103で素子基板100と、対向基板101とを接着している。また、素子基板100の裏面のセンサ部の下部に相当する箇所には、外部遮光物110が設けられており、対向基板101にも同様に外部遮光物111が設けられている。さらに遮光性をあげるために対向基板の両面に遮光物111、光吸収膜108を設ける構成とした。そして、図2に示すように、液晶表示部104と周辺駆動回路112とセンサ部105とが同一基板上に設けられている。対向基板の外部遮光物111には、光信号を読み取るための窓を有している。これらの遮光物の内、センサ部の側部に設けられた光吸収膜107は、素子基板の製造プロセスで素子と同時に形成される。この光吸収膜107は、素子基板とできるだけ接して形成することが望ましい。また、この光吸収膜107の膜厚は、0.01~1μm、好ましくは0.1~0.5μmとする。この光吸収膜107は、主にガラス基板内で複雑に反射を繰り返している光を吸収する目的で設けられている。そのため、厚さよりも溝の幅が広ければ広いほど基板内で反射する光を吸収できる。この光吸収膜107の溝幅は、0.01μm以上、好ましくは10μm~5cm、代表的には100μm~3cmとする。この光吸収膜107の代わりに、グリット状細かい網目状に溝を形成し、その溝に光吸収物を埋める構成としてもよい。そして素子基板を完成させた後、遮光物110、111を基板に貼りつけて作製される。この遮光物および遮光膜は、光を遮るものであれば材質は特に限定されない。上記構成とすることによって、ガラス基板内で複雑に反射を繰り返している光は、ガラス基板内で反射を繰り返している間に、基板と接して設けられた光吸収膜107に吸収される。また、バックライト109からの光を遮光物110、111及び光吸収膜107により、遮断することができる。以下、本発明の実施例を説明するが、本発明がこの実施例に限定されないことは勿論である。本実施例においては、センサ部を光吸収膜または遮光物で囲み、ノイズとなる光の入射を遮断したイメージセンサ機能を有する一体型液晶表示パネルの作製工程例を図3~4を用いて詳述する。まず、透明基板全面に下地膜301を形成する。透明基板300としてガラス基板や石英基板を用いることができる。下地膜として、プラズマCVD法によって、酸化珪素膜を200nmの厚さに形成した。次に、プラズマCVD法によって非晶質珪素膜を30~100nm好ましくは30nmの厚さに成膜し、エキシマレーザ光を照射して、多結晶珪素膜を形成した。なお、非晶質珪素膜の結晶化方法として、SPCと呼ばれる熱結晶化法、赤外線を照射するRTA法、熱結晶化とレーザアニールとの用いる方法等を用いることができる。次に、多結晶珪素膜をパターニングして、TFTのソース領域、ドレイン領域、チャネル形成領域を構成する島状の半導体層302を形成する。次に、これら半導体層を覆うゲイト絶縁膜303を形成する。ゲイト絶縁膜はシランSiH4とN2Oを原料ガスに用いて、プラズマCVD法で120nmの厚さに形成する。図3A次に、スパッタ法でアルミニウム膜を300~500nmの厚さ、本実施例では、300nmに形成する。ヒロックやウィスカーの発生を抑制するために、アルミニウム膜にはスカンジウムScやチタンTiやイットリウムYを0.04~1.0重量含有させる。次に、アルミニウム膜の表面に、図示しない緻密な膜質を有する陽極酸化膜を形成する。陽極酸化膜を形成するには、3の酒石酸を含んだエチレングリコール溶液中で、アルミニウム膜を陽極にし白金を陰極にして、この電極間に電流を流せばよい。陽極酸化膜の膜厚は印加電圧によって制御する。本実施例では、陽極酸化膜の膜厚を10~30nmとする。次に、レジストマスクを形成し、アルミニウム膜をパターニングして、電極パターンを形成する。そして、再び陽極酸化を行い、電極パターンの側面に多孔質状の陽極酸化膜306をそれぞれ形成する。この場合の陽極酸化工程は、電極パターンを陽極にし、白金を陰極にして、濃度3のシュウ酸水溶液中で、この電極間に電流を流せばよい。陽極酸化膜の膜厚は電圧の印加時間によって制御できる。陽極酸化膜は、半導体層に低濃度不純物領域を自己整合的に形成するために利用される。そして、レジストマスクを専用の剥離液によって除去した後、再び陽極酸化工程を行い、電極パターンの周囲に、緻密な膜質を有する陽極酸化膜305を形成する。以上の陽極酸化工程において陽極酸化されなかった電極パターンが、実質的なゲイト電極として機能する。これらゲイト電極の周囲に形成された緻密な膜質を有する陽極酸化膜は、ゲイト電極を電気的、物理的に保護する機能を果たす。更に、これらの陽極酸化膜によって、オフセット構造を自己整合的に形成することができる。次に、半導体にN型の導電性を付与するために、Pイオンをドープする。本実施例では、イオンドーピング法を用いる。条件はドーズ量1×1015/cm2、加速電圧80kvとする。この結果、ゲイト電極304および陽極酸化膜305がマスクとして機能し、半導体層にそれぞれ、N型不純物領域が自己整合的に形成される図3B。次に、多孔質状の陽極酸化膜306を除去した後、再び、イオンドーピング法でPイオンをドープする。ドーピング条件はドーズ量5×1013/cm2、加速電圧70kvとする。この結果、2回のドーピング工程ともPイオンが注入された領域はN型の高濃度不純物領域307、311となり、2度目のドーピング工程のみ、Pイオンが注入された領域はN型の低濃度不純物領域308、310となる。また、2回のドーピング工程ともPイオンが注入されなかった領域はチャネル形成領域309となる。図3Cまた、ソース領域とドレイン領域の間の領域の内の緻密な陽極酸化膜の下部領域にはオフセット構造が自己整合的に形成される。この後、図示しないが、CMOS構造を構成するPチャネル型TFTを作製する場合、半導体層のN型の不純物領域をP型に反転するため、他の半導体層をレジストマスクで覆う。この状態で、P型の導電性を付与するBイオンをイオンドーピング法で注入する。条件はドーズ量2×1015/cm2、加速電圧65kVとする。この結果、N型の不純物領域の導電型が反転し、P型の不純物領域となる。そしてレーザアニールを行い、ドーピングされたPイオン、Bイオンを活性化することによって、Pチャネル型TFTを作製することができる。そして、第1の層間絶縁膜312を形成し、N型高濃度不純物領域に達するコンタクトホールを形成する。この時、同時に遮光膜を形成するための大きな溝が形成される。コンタクトホールの底部はシリコンがストッパーとなっているが、光吸収膜形成領域320にはストッパーが存在しないため、エッチング条件によっては、下地膜、さらには基板表面の一部をも除去される。また、基板表面が除去されると、基板内の反射光が散乱されるので好ましい。また、コンタクトホール形成する工程と遮光膜を形成するための溝を形成する工程とを別々に行う構成としてもよい。しかる後、金属膜を形成し、パターニングして、配線313を形成する。図3Dなお、CMOS構造を得る場合は、この工程において配線でN型高濃度不純物領域とP型不純物領域とを接続する。本実施例では、第1の層間絶縁膜を厚さ500nmの窒化珪素膜で形成する。第1の層間絶縁膜として、窒化珪素膜の他に、酸化珪素膜、窒化珪素膜を用いることができる。また、これらの絶縁膜の多層膜としても良い。また、配線の出発膜となる金属膜として、本実施例では、スパッタ法で、チタン膜、アルミニウム膜、チタン膜でなる積層膜を形成する。これらの膜厚はそれぞれ100nm、300nm、100nmとする。以上のプロセスを経て、受光部TFTが同時に完成する。次に、TFTを覆う、第2の層間絶縁膜314を形成する。第2の層間絶縁膜としては、下層の凹凸を相殺して、平坦な表面が得られる樹脂膜が好ましい。このような樹脂膜として、ポリイミド、ポリアミド、ポリイミドアミド、アクリルを用いることができる。また、第2の層間絶縁膜の表面層は平坦な表面を得るため樹脂膜とし、下層は酸化珪素、窒化珪素、酸化窒化珪素等の無機絶縁材料の単層、多層としても良い。本実施例では、第2の層間絶縁膜としてポリイミド膜を1.5μmの厚さに形成する。次に、第2の層間絶縁膜に受光部TFTの配線に達するコンタクトホールを形成し、同時に、遮光膜を形成するための大きな溝状に第2の層間絶縁膜を除去する。この後、導電膜を形成する。本実施例では導電膜として厚さ200nmのチタン膜をスパッタ法で成膜する。次に、導電膜をパターニングし、受光部TFTに接続された下側電極315を形成する。この導電膜としてチタン、クロムを用いることができる。図3E次に、光電変換層として機能する、水素を含有する非晶質珪素膜316以下、a-Si:H膜と表記するを基板全面に成膜する。次に、基板全面に透明導電膜317を成膜し、パターニングして、光電変換素子の透明電極を形成する。透明導電膜にはITOやSnO2を用いることができる。本実施例では、透明導電膜として厚さ120nmのITO膜を形成する。また、同時に、遮光膜を形成するため非晶質珪素膜と透明導電膜を除去する。図4A次に、溝にスピンコート法にて黒色顔料を分散させたアクリル樹脂を塗布し硬化させて、光吸収膜318を0.3~5μmの厚さに形成する。本実施例においては、光吸収膜318の厚さを0.5μmとした。また、この光吸収膜107の溝幅は、0.01μm以上、好ましくは10μm~5cm、本実施例では、1cmとした。また、基板内を複雑に反射する光を吸収する光吸収膜318は、基板に可能な限り接して形成すると、光を吸収しやすいため、下地膜等が存在しないほうが望ましい。この光吸収膜318は、溶液から形成できる塗布膜を用いる。このような塗布膜としてアクリル、ポリイミド、ポリアミド、エポキシ、ポリイミドアミド等の有機樹脂膜が用いられる。また、溶液から形成できる膜として、PSG、SiO2等の酸化珪素系塗布膜を用いることができる。また、溝部には、光吸収物からなる層と絶縁物からなる層を積層する構成としてもよい。以上の工程を経て、図4Cに示すような素子基板が完成する。実施例1では、受光素子を構成するTFTをトップゲイト型TFTで作製した例を示した。本実施例では、これらのTFTをボトム型のTFTで構成する例を示す。図5に本実施例の素子基板の断面構成図を示す。本実施例のボトム型ゲイトのTFTは、下地膜501上に形成されたゲイト電極505と、ゲイト絶縁膜503上に形成された半導体層502、半導体層のチャネル領域上に形成されたチャネルストッパー523と、半導体層に接続された配線514、515を有する。518は下部電極、519は光電変換層、520は上部電極となっている。また、521は光吸収膜である。この光吸収膜521は0.5~4μmの厚さに形成する。本実施例においては、光吸収膜318の厚さを0.8μmとした。また、この光吸収膜107の溝幅は、0.01μm以上、好ましくは10μm~5cm、本実施例では、3cmとした。本実施例のボトムゲイト型のTFTの作製工程は、公知の製造方法を採用すればよく、実施例1と同様に全てのTFTを同一の工程により完成させる。実施例1または実施例2で形成される装置をモジュール化した場合の電子機器の一例を図7に示す。図7Aはノ─ト型パソコンであり、表示部2001とセンサ部2003に本実施例パネルを適用する。図7Bはセンサ付きテレビ電話であり、小型の表示部2101とセンサ部2103を有する装置である。図7Cは、表示部2201と2つのエリアセンサ2203をノート型パソコンに適用した1例を示した。図7Dは、センサ付きの携帯情報端末機であり、同様に表示部2301とセンサ部2303を備えた装置である。