半導体基板11上に、下部クラッド層12、バルク材料からなる光吸収層13、および、上部クラッド層14が順次積層された導波路構造と、少なくともその一部が該導波路構造の上方に形成される上部電極22と、前記半導体基板の下方に形成される下部電極23と、を備え、入力されるポンプ光の光強度に応じて前記光吸収層の吸収係数が変化する相互吸収飽和特性を利用して、光信号のサンプリングを行うために用いられる光ゲート素子であって、前記導波路構造の光の導波方向の少なくとも一方の側方に、前記ポンプ光または前記光信号により前記光吸収層内に発生したキャリアを一時的に蓄積するための容量領域を備えることを特徴とする光ゲート素子。前記上部電極は、前記導波路構造の少なくとも一部の上方に形成される主電極部22aと、前記導波路構造の前記導波方向の少なくとも一方の側方に形成される電極パッド部22bと、前記主電極部と前記電極パッド部とを電気的に接続する接続部22cと、を含み、前記容量領域は、前記電極パッド部と、前記下部電極と、前記電極パッド部および前記下部電極に挟まれた領域における前記半導体基板と、を含むことを特徴とする請求項1に記載の光ゲート素子。前記電極パッド部は、前記導波路構造の前記導波方向の両側方に形成された溝部20f、20gの少なくとも一方の底面上に形成されることを特徴とする請求項2に記載の光ゲート素子。前記導波路構造は、ハイメサ導波路構造と、光入射端面10aおよび光出射端面10bのうちの少なくとも一方の端面と前記ハイメサ導波路構造との間に形成され、前記ハイメサ導波路構造と前記導波方向に連続する埋込み導波路構造と、を含むことを特徴とする請求項2または請求項3に記載の光ゲート素子。前記主電極部が、前記ハイメサ導波路構造の上方のみに形成されることを特徴とする請求項4に記載の光ゲート素子。相互吸収飽和特性を利用してEA光変調器を動作させる場合には、既に述べたように外部から高周波電圧信号を入力させることはないが、ポンプ光や光信号により発生したキャリアを逆バイアス電圧の印加により引き抜く必要がある。このとき、ボンディングワイヤのインダクタンスにより、速やかに光吸収層から引き抜かれなかった残留キャリアが原因で、ゲート幅の裾引きを招く場合があり問題となっていた。本発明は、このような従来の課題を解決するためになされたものであって、発生キャリアを光吸収層から効率的に引き抜くことができ、ゲート幅の裾引きを改善することが可能な光ゲート素子を提供することを目的とする。上記課題を解決するために、本発明の請求項1の光ゲート素子は、半導体基板上に、下部クラッド層、バルク材料からなる光吸収層、および、上部クラッド層が順次積層された導波路構造と、少なくともその一部が該導波路構造の上方に形成される上部電極と、前記半導体基板の下方に形成される下部電極と、を備え、入力されるポンプ光の光強度に応じて前記光吸収層の吸収係数が変化する相互吸収飽和特性を利用して、光信号のサンプリングを行うために用いられる光ゲート素子であって、前記導波路構造の光の導波方向の少なくとも一方の側方に、前記ポンプ光または前記光信号により前記光吸収層内に発生したキャリアを一時的に蓄積するための容量領域を備える構成を有している。この構成により、光吸収層内に発生したキャリアを一時的に蓄積するための容量領域を備えることにより、発生キャリアを光吸収層から効率的に引き抜くことができ、ゲート幅の裾引きを改善することが可能な光ゲート素子を実現できる。また、本発明の請求項2の光ゲート素子は、前記上部電極は、前記導波路構造の少なくとも一部の上方に形成される主電極部と、前記導波路構造の前記導波方向の少なくとも一方の側方に形成される電極パッド部と、前記主電極部と前記電極パッド部とを電気的に接続する接続部と、を含み、前記容量領域は、前記電極パッド部と、前記下部電極と、前記電極パッド部および前記下部電極に挟まれた領域における前記半導体基板と、を含む構成を有していてもよい。また、本発明の請求項3の光ゲート素子は、前記電極パッド部が、前記導波路構造の前記導波方向の両側方に形成された溝部の少なくとも一方の底面上に形成される構成を有している。この構成により、さらに容量領域の静電容量が大きくなるため、さらに効率的に発生キャリアを光吸収層から引き抜くことができる。また、本発明の請求項4の光ゲート素子は、前記導波路構造は、ハイメサ導波路構造と、光入射端面および光出射端面のうちの少なくとも一方の端面と前記ハイメサ導波路構造との間に形成され、前記ハイメサ導波路構造と前記導波方向に連続する埋込み導波路構造と、を含んでいてもよい。また、本発明の請求項5の光ゲート素子は、前記主電極部が、前記ハイメサ導波路構造の上方のみに形成される構成を有している。この構成により、埋込み導波路構造の上方に電極が形成されないため、埋込み層を介したリーク電流を低減することができる。本発明は、光吸収層内に発生したキャリアを一時的に蓄積するための容量領域を備えることにより、発生キャリアを光吸収層から効率的に引き抜くことができ、ゲート幅の裾引きを改善することが可能な光ゲート素子を提供するものである。以下、本発明に係る光ゲート素子の実施形態について図面を用いて説明する。本発明に係る光ゲート素子は、入力されるポンプ光の光強度に応じて光吸収層の吸収係数が変化する相互吸収飽和特性を利用して光信号のサンプリングを行うものである。第1の実施形態図1は本実施形態に係る光ゲート素子1の概略構成を示す斜視図であり、図2は上面図、図3は正面図a、図2のA-A線断面図b、および図2のB-B線断面図cである。なお、各図面上の各構成の寸法比は、実際の寸法比と必ずしも一致していない。図2に示すように、光ゲート素子1は、劈開によって形成された光入射端面10aと光出射端面10bとの間に形成された導波路構造を備える。この導波路構造は、さらに、ハイメサ導波路構造Iと、光入射端面10aおよび光出射端面10bのうちの少なくとも一方の端面とハイメサ導波路構造Iとの間に形成され、ハイメサ導波路構造Iと光の導波方向に連続する埋込み導波路構造IIa、IIbと、を含む。ここで、IIaは光入射端面10a側の埋込み導波路構造を、IIbは光出射端面10b側の埋込み導波路構造を指している。なお、以降では、単に導波路構造と記述する場合は、ハイメサ導波路構造Iと埋込み導波路構造IIa、IIbの両方を指すものとする。導波路構造I、IIa、IIbの光の導波方向の両側方には、溝部20a、20b、20cが形成されている。図1、図3に示すように、導波路構造I、IIa、IIbは、n-InPからなる半導体基板11と、半導体基板11上に形成されたn-InPからなるn型クラッド層下部クラッド層12と、n型クラッド層12の上方に形成されたバルクのInGaAsPからなる光吸収層13と、光吸収層13の上方に形成されたp-InPからなるp型クラッド層上部クラッド層14と、を有する。n型クラッド層12、光吸収層13、およびp型クラッド層14は、この順に積層されている。さらに、光吸収層13は、InGaAsPからなるSCH層光閉じ込め層15、16に上下を挟まれていてもよいが、これらのSCH層15、16は必須の構成要件ではない。光吸収層13は、光入射端面10aから入射した光信号を導波させ、導波の過程でこの光信号を吸収するようになっている。埋込み導波路構造IIa、IIbにおいては、光吸収層13の光の導波方向に直交する幅方向の側面に、p-InPからなる下部埋込み層17およびn-InPからなる上部埋込み層18が形成されている。逆バイアス電圧非印加時には、n-InPからなる上部埋込み層18およびp-InPからなる下部埋込み層17は、逆バイアスの方向となり、電流ブロック層として機能する。一方、逆バイアス電圧印加時には、n-InPからなるn型クラッド層12およびp-InPからなる下部埋込み層17、ならびに、n-InPからなる上部埋込み層18およびp-InPからなるp型クラッド層14が、電流ブロック層として機能する。導波路構造I、IIa、IIbに含まれるp型クラッド層14上には、p-InGaAsまたはp-InGaAsPからなるコンタクト層19が形成されている。一方、図2、図3に示した溝部20a、20b、20cによって導波路構造I、IIa、IIbと隔てられたp型クラッド層14の上面、ならびに、溝部20a~20cの側面および底面には、例えばSiNx膜またはSiO2膜からなる絶縁層21が形成されている。さらに、p型クラッド層14上には、コンタクト層19または絶縁層21を介して、p型の上部電極22が取付られている。一方、半導体基板11の下面にはn型の下部電極23が取付けられている。逆バイアス電圧Vbは、上部電極22と下部電極23を介して光吸収層13に印加されるようになっている。上部電極22は、導波路構造I、IIa、IIbの上部にコンタクト層19を介して形成される主電極部22aと、導波路構造I、IIa、IIbの光の導波方向の少なくとも一方の側方に形成される電極パッド部22bと、主電極部22aと電極パッド部22bとを電気的に接続する接続部22cと、からなる。なお、図2の上面図において、間隔の広い斜線を施した部分は上部電極22を示しており、間隔の狭い斜線を施した部分は光吸収層13を示している。電極パッド部22bは、溝部20b、20cによって導波路構造I、IIa、IIbと隔てられた領域の下部埋込み層17、上部埋込み層18、およびp型クラッド層14の上部に絶縁層21を介して形成される。電極パッド部22bには、外部の電圧源から逆バイアス電圧Vbを印加するためのボンディングワイヤ例えば、Auワイヤ不図示が接続されるようになっている。コンタクト層19は、図3cなどに示したように、主電極部22aの直下に形成されるが、電極パッド部22bの直下、かつ、下部埋込み層17および上部埋込み層18の直上には形成されないことが好ましい。これは、上部電極22および下部電極23間の下部埋込み層17および上部埋込み層18を介したリーク電流を低減するためである。また、光ゲート素子1は、導波路構造I、IIa、IIbの光の導波方向の少なくとも一方の側方に、ポンプ光または光信号により光吸収層13内に発生したキャリアを一時的に蓄積するための容量領域を備える。図3cに示すように、容量領域は、電極パッド部22bと、下部電極23と、電極パッド部22bおよび下部電極23に挟まれた領域における、半導体基板11、n型クラッド層12、下部埋込み層17、上部埋込み層18、およびp型クラッド層14からなる。容量領域は、ポンプ光として光吸収層13に入力される光パルスPsがオフとなる瞬間に、光吸収層13への逆バイアス電圧Vbの印加によって吸収し切れなかった発生キャリアを一時的に蓄積するために、光ゲート素子1の素子内部に設けられるものである。具体的には、従来の電界吸収効果を利用したEA光変調器において極力小さく設けられていた電極パッド部ボンディングパッドを拡大することにより、静電容量を増加させた領域を容量領域とする。このような容量領域を設けることにより、ポンプ光の光パルスPsがオフとなる期間内に、容量領域に蓄積されたキャリアを順次光吸収層13において吸収できるため、発生キャリアを効率的に光吸収層13から引き抜くことができる。図4は、電極パッド部の面積に応じて、光ゲート素子のゲート幅が変化する様子を示すグラフである。ここで、ゲート幅とは、光ゲート素子にポンプ光の光パルスPsが入力された際に光ゲートが開く時間である。図4aは、図2に示した本実施形態の光ゲート素子1におけるゲート幅を示すアイパターンの測定例を示している。図4bは、比較例の光ゲート素子のゲート幅を示すアイパターンの測定例を示している。なお、上記の2つのアイパターンの測定条件逆バイアス電圧Vb、光パルスPsの光強度、パルス幅等は同一である。図4bにアイパターンを示した光ゲート素子比較例の上面図を図5に示す。光ゲート素子比較例は、本実施形態の光ゲート素子1の電極パッド部22bよりも面積の小さな電極パッド部32bを有する。なお、本実施形態の光ゲート素子1と図5に示した比較例の光ゲート素子は、電極パッド部の面積が異なる以外は同一の構成を有している。電極パッド部に接続されるAuワイヤの径がφ20μmであるとすると、ボンディングによりつぶれたAuワイヤの先端ボール部分の直径は約3倍程度の60μmとなる。このため、電極パッド部の面積としては最低3600μm2程度が必要となり、従来のEA光変調器においてはこの程度の値が採用されてきた。そこで、比較例の電極パッド部32bの面積を3600μm2とした。容量領域の静電容量は電極パッド部の面積にほぼ比例するため、電極パッド部の面積を増大させれば、キャリアが光吸収層13から効率的に引き抜かれるようになることが期待される。そこで、本実施形態の光ゲート素子1の電極パッド部22bの面積を従来の3600μm2から増大させた。電極パッド部22bの面積が10000μm2以上になると、比較例の光ゲート素子のアイパターン図4bに見られたゲート幅の裾引き図中の破線で囲んだ部分が明らかに改善される。図4aは、電極パッド部22bの面積を10000μm2としたときのアイパターンを示している。なお、本実施形態における容量領域に代えて、光ゲート素子1の外部にコンデンサを配置し、該コンデンサを光ゲート素子1の電極パッド部22bおよび下部電極23にボンディングワイヤで接続する構成も考えられるが、この場合にはボンディングワイヤによってインダクタンスが導入され、キャリアの速やかな吸収が妨げられてしまう。従って、本実施形態の光ゲート素子1のように、素子内部に容量領域を設けることが好ましく、特に素子内の光吸収層13の近接した位置に容量領域を設けることが好ましい。なお、電極パッド部の構成としては、図2に示した電極パッド部22b以外に、図6、図7に示す例が挙げられる。図6は、図2に示した構成において、導波路構造I、IIa、IIbを素子の中心からずらすことにより、電極パッド部22bの面積を拡大した構成を示している。一方、図7は、導波路構造I、IIa、IIbの両側方に形成された溝部20b、20c、20d、20eによって導波路構造I、IIa、IIbと隔てられた領域に電極パッド部22b、22dが形成された例を示している。電極パッド部22b、22dは、それぞれ接続部22c、22eを介して、主電極部22aと電気的に接続される。以下、導波路構造I、IIa、IIbが有する光吸収層13の構成について詳細に述べる。埋込み導波路構造IIa、IIbにおける光吸収層13は、光の導波方向に直交する幅が、光入射端面10aおよび光出射端面10bのうちの少なくとも一方の端面に向かって狭くなる幅減少領域図2中のテーパ部を有する。さらに、埋込み導波路構造IIa、IIbにおける光吸収層13は、光入射端面10aおよび光出射端面10bのうちの少なくとも一方の端面と幅減少領域との間に、幅減少領域と光の導波方向に連続し、かつ、光の導波方向に直交する幅が一定である幅一定領域図2中の平行部をさらに有していてもよい。なお、図1~図3には、光入射端面10aおよび光出射端面10bの両端面とハイメサ導波路構造Iとの間に埋込み導波路構造IIa、IIbが形成される構成を示した。光入射端面10aおよび光出射端面10bにおける光吸収層13の幅Wa、Wbは、光入射端面10aおよび光出射端面10bのそれぞれを介して光結合する光ファイバや光導波路素子との結合効率が適切な値となるように設定すればよい。どちらか一方の端面を介した光結合のみで高い結合効率を得られればよい場合には、図8に示すように、埋込み導波路構造IIaまたはIIbが該一方の端面とハイメサ導波路構造Iとの間のみに形成されてもよい。即ち、10aを光入射端面、10bを光出射端面としてもよく、またはその逆としてもよい。なお、光入射端面10aおよび光出射端面10bにおける光吸収層13の幅Wa、Wbは、ハイメサ導波路構造Iにおける光吸収層13の幅よりも細くすることが望ましい。また、光入射端面10aおよび光出射端面10bにおける光吸収層13の幅Wa、Wbが適切な値でありさえすれば、光吸収層13の幅減少領域の幅は、図2や図8に示したテーパ状に限らず、例えば、階段状などの任意の形状に従って減少してもよい。なお、下部埋込み層17および上部埋込み層18は、上述のp型およびn型のInPの代わりに、例えばFeドープの半絶縁性InPやノンドープInPを用いて形成してもよい。また、半導体基板11としてn-InP材料を採用したが、p-InP基板や半絶縁性InP基板などを採用してもよい。また、光吸収層13を構成するバルク材料としてInGaAsPを採用したが、InGaAsやInGaAlAsを採用してもよい。以下、本実施形態に係る光ゲート素子1の製造方法の一例を図9、図10を用いて説明する。まず、100結晶面を上面とし、長尺方向が<011>方向、短尺方向が<0-11>方向である長方形に形成され、n型の不純物がドープされたn-InPからなる半導体基板11を準備する。図9aに示すように、半導体基板11の上面に、有機金属気相成長MOVPE法を用いて、層厚が0.5μmのn-InPからなるn型クラッド層12を形成する。このn型クラッド層12の上面に、層厚が100nm程度のInGaAsPからなるSCH層15を積層する。そして、SCH層15の上面に、層厚が0.1~0.3μm程度でノンドープのInGaAsPからなるバルクの光吸収層13を形成し、これに引き続き層厚が100nm程度のSCH層16を積層する。次に、プラズマCVD法を用いて、SiNx膜またはSiO2膜をSCH層16の上面に積層した後、レジスト不図示を塗布し、フォトリソグラフィによって光吸収層13およびSCH層15、16からなる光導波路層を形成するための形状を有したマスクパターンを露光して現像する。そして、フッ酸によるエッチングでマスクパターンをSiNx膜またはSiO2膜に転写して、絶縁性のエッチングマスク27を形成する。なお、図9aにはマスクパターン27として1つの素子に相当する部分のみを示しているが、同様のマスクパターンが素子の長尺方向である<011>方向に繰り返し形成されていてもよい。次に、図9bに示すように、上記により形成されたエッチングマスク27を用いて、SCH層16、光吸収層13、SCH層15、およびn型クラッド層12の途中までをウェットエッチングまたはドライエッチングする。ウェットエッチングの場合は、エッチング液として塩酸系あるいは塩酸/リン酸系のエッチング液を使用することにより、<0-11>方向にほぼ垂直のエッチング面を形成することができる。次に、図9cに示すように、エッチングで除去された部分にMOVPE法を用い、エッチングマスク27を成長阻害マスクとして利用して、p-InPからなる下部埋込み層17およびn-InPからなる上部埋込み層18を順次積層する。次に、エッチングマスク27をフッ酸で除去して、図10dに示すように、p-InPからなるp型クラッド層14と、p-InGaAsまたはInGaAsPからなるコンタクト層19を積層して、上部埋込み層18の上面を覆う。さらに、図10dに示すように、プラズマCVD法を用いて、SiNx膜またはSiO2膜をコンタクト層19の上面に積層した後、レジスト不図示を塗布し、フォトリソグラフィによって導波路構造I、IIa、IIbを形成するための形状を有したマスクパターンを露光して現像する。そして、フッ酸によるエッチングでマスクパターンをSiNx膜またはSiO2膜に転写して、絶縁性のエッチングマスク28を形成する。次に、上記により形成されたエッチングマスク28を用いて、コンタクト層19、p型クラッド層14、上部埋込み層18、下部埋込み層17、およびn型クラッド層12をウェットエッチングまたはドライエッチングする。なお、このエッチングは、n型クラッド層12の底面まで行ってもよいし、n型クラッド層12の途中まで行ってもよい。既に述べたように、ウェットエッチングの場合は、<0-11>方向に垂直な面を形成するために、エッチング液として塩酸系あるいは塩酸/リン酸系のエッチング液を使用する。そして、図10eに示すように、エッチングマスク28をフッ酸で除去して、コンタクト層19の上面を露出させる。次に、エッチングマスク不図示を用いて導波路構造I、IIa、IIbの上部以外のコンタクト層19をエッチングで除去する。そして、導波路構造I、IIa、IIbの上部のコンタクト層19、およびコンタクト層19が形成されていないp型クラッド層14の上面と、エッチングマスク28を用いたエッチングによって形成されたp型クラッド層14、上部埋込み層18、下部埋込み層17、およびn型クラッド層12の各側面と、n型クラッド層12または半導体基板11の上面に、SiNx膜またはSiO2膜からなる絶縁層21を形成する。そして、図10fに示すように、主電極部22aが形成される部分の絶縁層21をフッ酸で除去する。最後に、図1に示したように、コンタクト層19の上面および絶縁層21の上面の一部にp型の上部電極22を蒸着形成し、さらに、半導体基板11の下面にn型の下部電極23を蒸着形成する。なお、以上の説明では1つの素子に相当する部分のみを示したが、実際には図9、図10に示した工程において、素子の長尺方向や短尺方向に複数の素子が連なった半導体ウエハを形成し、最後に劈開を行って個々の光ゲート素子に分離する。なお、埋込み導波路構造IIa、IIbにおける光吸収層13が既に述べた幅一定領域光吸収層13の幅が一定を有する場合には、劈開位置が<011>方向に多少前後しても光入射端面10aおよび光出射端面10bにおける光吸収層13の幅Wa、Wbが変化しないため好ましい。以上のように製造される本実施形態の光ゲート素子1の動作を、光ゲート素子1をサンプリング波形測定装置に適用した場合を例に取って説明する。ここでは、光ゲート素子1は、ポンプ光として入力される光パルスPsの光強度に応じて光吸収層13の吸収係数が変化する相互吸収飽和特性を利用して、光信号の強度変調を行うとする。図11は、本実施形態の光ゲート素子1を適用したサンプリング波形測定装置の要部の構成を示す概略図である。光ゲート素子1の光吸収層13に、光入射端面10a側から光通信システム不図示からの光信号例えば、40Gbpsが入力される。光ゲート素子1には、光信号の波長に対して高い吸収係数を示す逆バイアス電圧Vbが、直流電源40から上部電極22および下部電極23を介して加えられている。この状態で、光パルス発生器不図示からの光パルスPsが光サーキュレータ50を介して光出射端面10b側から光吸収層13に入力される。光パルスPsがオンとなる期間では、光吸収層13内でキャリアが励起される。この励起キャリアが光吸収層13内に蓄積されることにより、光吸収層13における光吸収が飽和し、吸収係数光損失が小さい状態即ち、ゲートが開いた状態となる。一方、光パルスPsがオフとなる瞬間には、光パルスPsがオンとなる期間に励起されたキャリアの少なくとも一部が速やかに光吸収層13に吸収され、光吸収層13は吸収係数光損失が大きい状態即ち、ゲートが閉じている状態となる。光パルスPsがオフとなる瞬間に光吸収層13に吸収されなかった励起キャリアは一時的に容量領域に蓄積される。容量領域に蓄積された励起キャリアは、光パルスPsがオフとなる期間内に、ゲートが閉じた状態を維持できる程度に徐々に光吸収層13に流れ込み、吸収される。これにより、光パルスPsがオンとなるタイミングで光信号がサンプリングされて光出射端面10b側から出力される。サンプリングされた光信号は光サーキュレータ50を介して受光器不図示に入力される。図12は、サンプリング波形測定装置のサンプリング波形の測定原理を説明する説明図である。光パルスPs図12bの繰返し周期は光信号図12aの繰返し周期の整数倍よりも僅かに長く設定されており、光信号のパルス波形上の相対的なサンプリング位置は、その一つ前のサンプリング位置よりも僅かに後方となる。この相対的なサンプリング位置の差をΔtとすると、光信号が繰返し波形の場合、光信号を0、Δt、2Δt、3Δtの位置でサンプリングしたものと等価な信号が光ゲート素子1から出力される。光ゲート素子1の出力信号図12cからは、光信号のパルス波形を時間軸方向に拡大した包絡線が得られる。従って、低速の受光器不図示やAD変換回路不図示を用いて高速の光信号の波形を観測することが可能になる。以上説明したように、本発明に係る光ゲート素子は、光吸収層内に発生したキャリアを一時的に蓄積するための容量領域を備えることにより、発生キャリアを光吸収層から効率的に引き抜くことができ、ゲート幅の裾引きを改善することができる。第2の実施形態本発明に係る光ゲート素子の第2の実施形態を図面を参照しながら説明する。なお、第1の実施形態と同様の事項については適宜説明を省略する。図13は第2の実施形態に係る光ゲート素子2の概略構成を示す斜視図であり、図14は上面図、図15は正面図a、および図14のA-A線断面図bである。図14、図15に示すように、導波路構造I、IIa、IIbの光の導波方向の両側方には、溝部20f、20gが形成されている。溝部20f、20gは、p型クラッド層14、上部埋込み層18、下部埋込み層17、およびn型クラッド層12をウェットエッチングまたはドライエッチングすることにより形成されるものである。即ち、溝部20f、20gの下方には、半導体基板11あるいは、n型クラッド層12および半導体基板11が配置されるが、p-InPまたはn-InPからなる埋込み層は配置されない。上部電極22は、主電極部22aと、電極パッド部22bと、接続部22cと、からなる。本実施形態においては、電極パッド部22bは、ハイメサ導波路構造Iの両側方に設けられた溝部20f、20gの少なくとも一方の底面上に形成される。なお、図14、図15は、電極パッド部22bが溝部20fの底面上に形成された例を示している。従って、本実施形態の光ゲート素子2における容量領域は、図15bに示すように、電極パッド部22bと、下部電極23と、電極パッド部22bおよび下部電極23に挟まれた領域における、半導体基板11およびn型クラッド層12からなる。即ち、本実施形態の光ゲート素子2においては、電極パッド部22bと下部電極23との電極間距離が第1の実施形態の光ゲート素子1と比較して小さい。容量領域の静電容量は、電極パッド部22bと下部電極23との電極間距離にほぼ反比例するため、本実施形態に係る光ゲート素子2は、第1の実施形態に係る光ゲート素子1と比較して、さらに容量領域の静電容量を増加させることが可能となる。これにより、光ゲート素子2は、さらに効率的に発生キャリアを光吸収層13から引き抜くことができる。なお、図16に示すように、主電極部22aは、ハイメサ導波路構造Iの上方のみに形成されてもよい。この構成により、下部埋込み層17および上部埋込み層18をそれぞれ有する埋込み導波路構造IIa、IIbの上方に電極が形成されないため、埋込み層を介したリーク電流を低減することができる。