窒化物半導体からなる機能層と、前記機能層上に離間して配置されたソース電極及びドレイン電極と、前記ソース電極と前記ドレイン電極間で前記機能層上に配置されたゲート電極と、前記機能層上に配置された層間絶縁膜と、前記層間絶縁膜上に配置され、前記ドレイン電極と電気的に接続されたドレイン電極配線とを備え、前記ゲート電極と前記ドレイン電極間において、前記層間絶縁膜を介して前記ドレイン電極配線が前記機能層と対向する領域を有さないことを特徴とする窒化物半導体装置。平面的に見た場合に、前記ドレイン電極配線の前記ゲート電極側の端部が、前記ドレイン電極の前記ゲート電極側の端部よりも前記ゲート電極から離れて位置していることを特徴とする請求項1に記載の窒化物半導体装置。前記ドレイン電極配線の下方において前記層間絶縁膜の膜厚が2μm以下であることを特徴とする請求項1又は2に記載の窒化物半導体装置。前記ソース電極と電気的に接続し、平面的に見た場合に前記ドレイン電極側の端部の位置が前記ゲート電極の前記ドレイン電極側の端部の位置よりも前記ドレイン電極に近いソース電極配線を更に備え、該ソース電極配線と前記ドレイン電極配線間の距離が、前記ゲート電極と前記ドレイン電極間の距離の半分よりも長いことを特徴とする請求項1乃至3のいずれか1項に記載の窒化物半導体装置。前記機能層が、キャリア供給層、及び前記キャリア供給層とヘテロ接合を形成するキャリア走行層を積層した構造を有することを特徴とする請求項1乃至4のいずれか1項に記載の窒化物半導体装置。従来、ドレイン電極のフランジ部やドレイン電極配線が電流コラプス現象に与える影響については十分な検討が行われてこなかった。電流コラプス現象は、ゲート電極とドレイン電極間への逆バイアス印加オフ状態後に窒化物半導体装置のオン抵抗が増大する現象である。このオン抵抗の増大は、逆バイアス時に窒化物半導体層の表面準位トラップに負電荷電子が捕獲され、電子濃度が減少することにより生じるといわれている。通常、オン抵抗の増大は逆バイアス印加電圧に比例して大きくなる。上記問題点に鑑み、本発明は、ドレイン電極配線によって形成されるフィールドプレートに起因する電流コラプス現象への影響が抑制された窒化物半導体装置を提供することを目的とする。本発明の一態様によれば、イ窒化物半導体からなる機能層と、ロ機能層上に離間して配置されたソース電極及びドレイン電極と、ハソース電極とドレイン電極間で機能層上に配置されたゲート電極と、ニ機能層上に配置された層間絶縁膜と、ホ層間絶縁膜上に配置され、ドレイン電極と電気的に接続されたドレイン電極配線とを備え、ゲート電極とドレイン電極間において、層間絶縁膜を介してドレイン電極配線が機能層と対向する領域を有さない窒化物半導体装置が提供される。本発明によれば、ドレイン電極配線によって形成されるフィールドプレートに起因する電流コラプス現象への影響が抑制された窒化物半導体装置を提供できる。次に、図面を参照して、本発明の実施形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各部の長さの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。又、以下に示す実施形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は、構成部品の形状、構造、配置等を下記のものに特定するものでない。この発明の実施形態は、特許請求の範囲において、種々の変更を加えることができる。本発明の実施形態に係る窒化物半導体装置1は、図1に示すように、窒化物半導体からなる機能層20と、機能層20上に離間して配置されたソース電極3及びドレイン電極4と、ソース電極3とドレイン電極4間で機能層20上に配置されたゲート電極5と、機能層20、ソース電極3、ドレイン電極4及びゲート電極5上に配置された層間絶縁膜7と、層間絶縁膜7上に配置され、ドレイン電極4と電気的に接続されたドレイン電極配線41とを備える。ドレイン電極配線41はドレイン電極4の上方に配置され、膜厚方向に沿って平面的に見たときのドレイン電極4のゲート電極5側の端部以下において、ゲート側端部という。の位置が、ドレイン電極配線41のゲート電極5側の端部の位置よりも距離tだけゲート電極5に近い。つまり、窒化物半導体装置1は、ゲート電極5とドレイン電極4間において、層間絶縁膜7を介してドレイン電極配線41が機能層20と対向する領域を有さない。図1に示した例では、機能層20が、キャリア供給層22、及びキャリア供給層22とヘテロ接合を形成するキャリア走行層21を積層した構造を有する。即ち、窒化物半導体装置1は窒化物半導体を用いた高電子移動度トランジスタHEMTである。バンドギャップエネルギーが互いに異なる窒化物半導体からなるキャリア走行層21とキャリア供給層22間の界面にヘテロ接合面が形成され、ヘテロ接合面近傍のキャリア走行層21に電流通路チャネルとしての二次元キャリアガス層23が形成される。また、図1に示したように、基板10上にバッファ層11が配置され、バッファ層11上に機能層20が配置されている。図1に示した窒化物半導体装置1をより詳細に説明すると、層間絶縁膜7は機能層20上に第1の層間絶縁膜71と第2の層間絶縁膜72をこの順に積層した構造である。ソース電極3及びドレイン電極4は、機能層20と第1の層間絶縁膜71との間に配置されている。ソース電極配線31とドレイン電極配線41は、第2の層間絶縁膜72上に配置されている。第1の層間絶縁膜71及び第2の層間絶縁膜72の開口部において、ソース電極3とソース電極配線31とが接続し、ドレイン電極4とドレイン電極配線41とが接続する。ゲート電極5は、第1の層間絶縁膜71の開口部において機能層20に接続する。ゲート電極5の外縁部は第1の層間絶縁膜71上に配置された構造であり、第1の層間絶縁膜71を介して機能層20と対向するフランジ部である。つまり、ゲート電極5の外縁部はフィールドプレートとして機能する。ゲート電極5のフランジ部を以下においてゲートFP50という。ゲートFP50によってゲート電極5のドレイン側端部の空乏層の曲率が制御されて、ゲート電極5のドレイン側端部に集中するバイアス電界の集中が緩和される。以下に、図2を参照して、ゲート電極5のフランジ部であるゲートFP50、ソース電極配線31及びドレイン電極配線41が電流コラプス現象に与える影響について説明する。発明者らは、後述するように、ドレイン電極4と電気的に接続するフィールドプレートは、電流コラプス現象を悪化させ、オン抵抗の増大などを招くことを見出した。そして、機能層20と層間絶縁膜7を挟んで対向する領域がドレイン電極配線41に存在する場合は、この領域が、ドレイン電極4と電気的に接続するフィールドプレートとして機能する。また、機能層20と層間絶縁膜7を挟んで対向する領域がソース電極配線31に存在する場合は、この領域が、ソース電極3と電気的に接続するフィールドプレートとして機能する。図2に示すように、ゲート電極5とドレイン電極4間においてフィールドプレートとして機能するドレイン電極配線41の領域をドレインFP40とする。また、ゲート電極5とドレイン電極4間においてフィールドプレートとして機能するソース電極配線31の領域をソースFP30とする。なお、図2に示すように、第1の層間絶縁膜71を介して機能層20と対向する長さであるゲート電極5のフランジ部の長さを、ゲートFP50の長さG50とする。また、ゲートFP50のドレイン側端部よりもドレイン電極4側に延伸したソース電極配線31の領域の長さを、ソースFP30の長さS30とする。更に、ドレイン電極4のゲート側端部よりもゲート電極5側に延伸したドレイン電極配線41の領域の長さを、ドレインFP40の長さD40とする。図3に、ドレインFP40の長さD40を変化させて形成したサンプルの例を示す。サンプルS1~S5において、ソースFP30の長さS30は2μm、ゲートFP50の長さG50は2μmである。なお、ゲートFP50とドレイン電極4間の距離は10μmである。サンプルS1は、長さD40が-0.5μmである。即ち、膜厚方向に沿って上方から見たときに、ドレイン電極配線41のゲート側端部が、ドレイン電極4のゲート側端部よりも0.5μmだけゲート電極5から離れて位置している。つまり、ドレイン電極4のゲート側端部がドレイン電極配線41よりも張り出している構造である。サンプルS2は、長さD40が0μmである。即ち、ドレイン電極4のゲート側端部とドレイン電極配線41のゲート側端部とが上方から見たときに一致している。したがって、サンプルS1、S2では、ゲート電極5とドレイン電極4間において、層間絶縁膜7を介してドレイン電極配線41が機能層20と対向する領域がない。一方、サンプルS3~S5は、長さD40がそれぞれ1μm、2μm、3μmである。サンプルS1~S5のリーク電流特性を図4に示す。図4の横軸はドレイン-ソース間電圧Vdsであり、縦軸はゲート電流Ig及び基板電流Isubである。このときのサンプルS1~S5の電流コラプス特性を図5に示す。図5の横軸はドレイン-ソース間電圧Vdsであり、縦軸はVds=0Vでのオン抵抗RPon_0を基準とするオン抵抗比RPon/RPon_0である。図5に示すように、ドレインFP40の長さD40が長いほど、オン抵抗が大きい。一方、ドレイン電極配線41のゲート側端部がドレイン電極4よりも引っ込んでいるサンプルS1、及びドレイン電極4とドレイン電極配線41のゲート側端部が一致しているサンプルS2では、オン抵抗が小さい。上記のように、サンプルS3~S5のようにドレインFP40が存在することによって、電流コラプス特性が悪化することが確認された。つまり、サンプルS1、S2のようにドレインFP40をなくすことにより、ドレイン電極配線41によって形成されるフィールドプレートに起因する電流コラプス現象が抑制され、良好な電流コラプス特性が得られる。したがって、ドレイン電極4のゲート側端部よりもドレイン電極配線41のゲート側端部がゲート電極5から離れて位置する図1に示す窒化物半導体装置1の場合、及び、図6に示すような、ドレイン電極4とドレイン電極配線41のゲート側端部が一致している窒化物半導体装置1の場合に、ドレイン電極4と電気的に接続するフィールドプレートに起因する電流コラプス現象の悪化を抑制できる。つまり、ドレイン電極配線41のゲート電極5側の端部の位置が、ドレイン電極4のゲート電極5側の端部の位置よりもゲート電極5に近くなければよい。ところで、層間絶縁膜7の膜厚が厚くなるほど、ドレイン電極配線41によるフィールドプレート効果が小さくなる。図7に、ドレインFP40下の層間絶縁膜7の膜厚を変化させた場合のドレイン-ソース間電圧Vdsとオン抵抗比の関係を示す。オン抵抗比は、Vds=0Vでのオン抵抗RPon_0を基準とする抵抗比である。図7において、特性A、Bは、層間絶縁膜7の膜厚がそれぞれ0.5μm、1.0μmの場合の特性であり、特性CはドレインFP40がない場合の特性である。なお、ソースFP30の長さS30は2μm、ゲートFP50の長さG50は2μm、ドレインFP40の長さD40は2μm、ゲートFP50とドレイン電極4間の距離は10μmである。図7に示した層間絶縁膜7の膜厚が0.5μm、1.0μmの場合のデータから、耐圧600V程度の窒化物半導体装置1を実現するために必要な層間絶縁膜7の膜厚は2μm程度である。また、ドレインFP40下の層間絶縁膜7の膜厚が2μmより厚ければ、ドレインFP40がない場合と同等以下のオン抵抗を実現できる。即ち、ドレインFP40下の層間絶縁膜7の膜厚が2μm以上の場合に、ドレインFP40がない場合と同等の効果を得ることができる。したがって、図8に示すように層間絶縁膜7の膜厚dが2μmより厚い窒化物半導体装置1においては、ドレインFP40の長さD40に関係なく、ドレイン電極配線41に起因する電流コラプス現象の悪化を考慮する必要はない。なお、図9に示すように、ソース電極3と電気的に接続するソース電極配線31のドレイン側端部がゲート電極5のドレイン側端部よりもドレイン電極4に近く位置する窒化物半導体装置1については、以下の点に考慮する必要がある。即ち、ソース電極配線31とドレイン電極配線41間の距離w1が、ゲート電極5とドレイン電極4間の距離w2の半分よりも長いことが必要である。これは、リーク電流が増大して窒化物半導体装置1の耐圧が低下することを防ぐためである。以上に説明したように、本発明の実施形態に係る窒化物半導体装置1では、ドレイン電極配線41のゲート側端部をドレイン電極4のゲート側端部よりもゲート電極5よりも遠くに配置し、或いはドレイン電極配線41とドレイン電極4のゲート側端部の位置を一致させることによって、ドレインFP40が存在しない構造とする。これにより、窒化物半導体装置1には、ゲート電極5とドレイン電極4間において、層間絶縁膜7を介してドレイン電極配線41が機能層20と対向する領域が存在しない。その結果、ドレイン電極配線41によって形成されるフィールドプレートに起因する電流コラプス現象が抑制された窒化物半導体装置1を提供することができる。以下に、窒化物半導体装置1の具体的な構成例を示す。基板10には、シリコンSi基板、シリコンカーバイトSiC基板、GaN基板等の半導体基板や、サファイア基板、セラミック基板等の絶縁体基板を採用可能である。例えば、基板10に大口径化が容易なシリコン基板を採用することにより、窒化物半導体装置1の製造コストを低減できる。バッファ層11は、有機金属気相成長MOCVD法等のエピタキシャル成長法で形成できる。図1では、バッファ層11を1つの層として図示しているが、バッファ層11を複数の層で形成してもよい。例えば、バッファ層11を窒化アルミニウムAlNからなる第1のサブレイヤー第1の副層とGaNからなる第2のサブレイヤー第2の副層とを交互に積層した多層構造バッファとしてもよい。なお、バッファ層11はHEMTの動作に直接には関係しないため、バッファ層11を省いてもよい。バッファ層11上に配置されたキャリア走行層21は、例えば不純物が添加されていないアンドープGaNを、MOCVD法等によりエピタキシャル成長させて形成する。ここでノンドープとは、不純物が意図的に添加されていないことを意味する。キャリア走行層21上に配置されたキャリア供給層22は、キャリア走行層21よりもバンドギャップが大きく、且つキャリア走行層21より格子定数の小さい窒化物半導体からなる。キャリア供給層22としてアンドープのAlxGa1xNが採用可能である。キャリア供給層22は、MOCVD法等によるエピタキシャル成長によってキャリア走行層21上に形成される。キャリア供給層22とキャリア走行層21は格子定数が異なるため、格子歪みによるピエゾ分極が生じる。このピエゾ分極とキャリア供給層22の結晶が有する自発分極により、ヘテロ接合付近のキャリア走行層21に高密度のキャリアが生じ、電流通路チャネルとしての二次元キャリアガス層23が形成される。機能層20上に、ソース電極3及びドレイン電極4が形成される。ソース電極3及びドレイン電極4は、機能層20と低抵抗接触オーミック接触可能な金属により形成される。例えばアルミニウムAl、チタンTiなどがソース電極3及びドレイン電極4に採用可能である。或いはTiとAlの積層体として、ソース電極3及びドレイン電極4は形成される。機能層20上に、例えばシリコン酸化SiOx膜からなる第1の層間絶縁膜71が形成される。第1の層間絶縁膜71の膜厚は、100nm~500nm程度である。第1の層間絶縁膜71に開口部が形成され、この開口部を埋め込むようにしてゲート電極5が形成される。フランジ部を有するようにゲート電極5をパターニングすることによって、ゲート電極5とゲートFP50を同時に形成できる。ゲート電極5には、例えばニッケル金NiAuなどが採用可能である。ゲート電極5及び第1の層間絶縁膜71上に、第2の層間絶縁膜72が形成される。第2の層間絶縁膜72は、膜厚が500nm~1500nm程度のSiOx膜などである。なお、第1の層間絶縁膜71と第2の層間絶縁膜72の膜厚の合計は2μm以下である。フォトリソグラフィ技術などを用いて、第1の層間絶縁膜71と第2の層間絶縁膜72が積層された層間絶縁膜7の所定の位置、即ち、ソース電極3とドレイン電極4がそれぞれ配置された位置に、開口部を形成する。この開口部を埋め込むようにして、ソース電極配線31とドレイン電極配線41が形成される。ソース電極配線31及びドレイン電極配線41には、Auめっき或いはAlなどを採用可能である。既に述べたように、ドレイン電極配線41のゲート側端部の位置が、ドレイン電極4のゲート側端部の位置よりもゲート電極5に近くならないように、ドレイン電極配線41は形成される。したがって、窒化物半導体装置1の製造においては、ドレイン電極4とドレイン電極配線41の製造工程での位置合わせズレを考慮する必要がある。つまり、ドレイン電極配線41のゲート側端部の位置よりもドレイン電極4のゲート側端部の位置をゲート電極5に近づけて形成することにより、ドレインFP40が確実に形成されないようにすることが好ましい。なお、上記に述べた窒化物半導体装置1の構成は一例であり、この変形例を含めて、これ以外の種々の構成により窒化物半導体装置1を実現可能であることは勿論である。なお、ドレイン電極4が、図10に示すようにフランジ部45を有する場合には、フランジ部45のゲート側端部がドレイン電極4のゲート側端部であるとする。また、図11aに示すように、機能層20の上部の一部を掘り込んで形成した凹部にドレイン電極4を配置してもよい。或いは、図11bに示すように、機能層20の表面に形成した凹部に配置されたドレイン電極4の外縁部が、機能層20の表面上に乗り上げていてもよい。図11bの場合には、ドレイン電極4の機能層20に乗り上げた領域のゲート側端部4gがドレイン電極4のゲート側端部であるとする。その他の実施形態上記のように、本発明は実施形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。例えば、実施形態では窒化物半導体装置1がHEMTである例を示したが、窒化物半導体装置1が窒化物半導体を用いた電界効果トランジスタFETなどの他の構造のトランジスタであってもよい。このように、本発明はここでは記載していない様々な実施形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。