TFTのソース部と接続するソース電極の上に、第1の絶縁膜が形成され、前記第1の絶縁膜の上に有機絶縁膜が形成され、前記有機絶縁膜の上に画素電極が形成され、前記画素電極の上に第2の絶縁膜が形成され、前記第2の絶縁膜の上に櫛歯状のコモン電極が形成された液晶表示装置であって、前記コモン電極は、前記有機絶縁膜と前記第1の絶縁膜に形成されたスルーホールを介して前記ソース電極と接続し、前記第1の絶縁膜は上層と下層の2層に分かれていることを特徴とする液晶表示装置。前記第1の絶縁膜の上層の厚さは20nm~40nmであることを特徴とする請求項1に記載の液晶表示装置。前記第1の絶縁膜の全体の厚さをd1とし、上層の厚さをd2とした場合、前記d2d1は7から13であることを特徴とする請求項2に記載の液晶表示装置。前記第1の絶縁膜の下端におけるテーパ角度は70度以下であることを特徴とする請求項2に記載の液晶表示装置。TFTのソース部と接続するソース電極の上に、第1の絶縁膜が形成され、前記第1の絶縁膜の上に有機絶縁膜が形成され、前記有機絶縁膜の上に画素電極が形成され、前記画素電極の上に第2の絶縁膜が形成され、前記第2の絶縁膜の上に櫛歯状のコモン電極が形成された液晶表示装置の製造方法であって、前記ソース電極の上に前記第1の絶縁膜を形成し、前記第1の絶縁膜の上に前記有機絶縁膜を形成し、前記有機絶縁膜にスルーホールを形成し、前記有機絶縁膜をレジストとして前記第1の絶縁膜にエッチングによってスルーホールを形成し、前記スルーホールを覆って前記画素電極を形成することを特徴とする液晶表示装置の製造方法。TFTのソース部と接続するソース電極の上に、第1の絶縁膜が形成され、前記第1の絶縁膜の上に有機絶縁膜が形成され、前記有機絶縁膜の上に画素電極が形成され、前記画素電極の上に第2の絶縁膜が形成され、前記第2の絶縁膜の上に櫛歯状のコモン電極が形成された液晶表示装置の製造方法であって、前記ソース電極の上に前記第1の絶縁膜の下層をCVDによって形成し、前記下層の上に前記第1の絶縁膜の上層を前記下層とは異なる条件のCVDによって形成し、前記第1の絶縁膜の上層の上に前記有機絶縁膜を形成し、前記有機絶縁膜にスルーホールを形成し、前記有機絶縁膜をレジストとして前記第1の絶縁膜にエッチングによってスルーホールを形成し、前記スルーホールを覆って前記画素電極を形成することを特徴とする液晶表示装置の製造方法。図8は、特許文献1に記載されているトップゲートのTFTを用いた場合であって、平面ベタのコモン電極110に対して第2層間絶縁膜111を介して櫛歯状の画素電極112を配置している方式である。以後、この方式を画素電極トップ方式と呼ぶ。TFT等の詳細構造については、後で説明する。図8の構成を実現するためのフォトリソグラフィプロセスは次のとおりである。すなわち、半導体層103のパターニング、ゲート電極105のパターニング、第1層間絶縁膜106のパターニング、ソース電極107およびドレイン電極のパターニング、有機パッシベーション膜109のパターニング、第2層間絶縁膜111と無機パッシベーション膜108のパターニング、画素電極112のパターニングである。絶縁膜のパターニングとは、スルーホールの形成を言う。第2層間絶縁膜111と無機パッシベーション膜108のパターニングには一括で行うので、フォトリソグラフィ工程は8工程である。図9は、平面ベタで形成したコモン電極110の上に、図示しない第2層間絶縁膜111を介して櫛歯状の画素電極112を配置した状態を示す平面図である。櫛歯状の画素電極112の間にはスリット115が形成されており、図8に示すように、このスリット115を介して電気力線が画素電極112からコモン電極110に向かい、液晶分子301を制御する。図8に示す画素電極トップ方式の問題点は、TFTのソース電極107と画素電極112を接続するためのスルーホール130の径が大きくなることである。すなわち、第2層間絶縁膜111にもスルーホール130を形成する必要があるからである。また、コモン電極110は、スルーホール130の径よりも大きくする必要があるので、画素領域における画像形成に使用できる領域に制約が生ずる。したがって、透過率を十分に大きくとることが出来ない。これに対して、後で詳細に説明する画素電極112を平面ベタで形成し、第2層間絶縁膜111を介して櫛歯状のコモン電極110を形成する方式以後、この方式をコモン電極トップ方式と呼ぶは透過率をより大きくすることが出来る。第1の理由は、ソース電極107と画素電極112を接続するためのスルーホール130は、第2層間絶縁膜111には形成する必要が無いので、その分、ソース電極107の径を小さくすることが出来ること。第2の理由は、画素電極112とコモン電極110とで形成される液晶分子301を制御する領域は、スルーホール130の径の端部まで、あるいは、スルーホール130の側壁にまで形成することができるということである。このようにコモン電極トップは透過率を向上させることが出来る点で有利であるが、従来例においては、フォトリソグラフィプロセスが9工程必要であり、画素電極トップの場合に比べて1工程多いという問題があった。すなわち、画素電極トップの場合には図8に示すように、有機パッシベーション膜109にスルーホール130を形成した後、第2層間絶縁膜111と無機パッシベーション膜108をフォトリソグラフィ工程によってエッチングを行ってスルーホール130を形成するが、第2層間絶縁膜111と無機パッシベーション膜108は同じマスクを用いて同時にエッチングすることが出来る。この点、画素電極トップ方式は、従来方式におけるコモン電極トップ方式のフォトリソグラフィ工程の数よりも1工程少なくすることが出来る。本発明の課題は、コモン電極トップのIPS方式において、フォトリソグラフィ工程を画素電極トップと同じ8工程に抑えることができる構造およびプロセスを実現することである。本発明は上記課題を解決するものであり、具体的な手段は次のとおりである。1TFTのソース部と接続するソース電極の上に、第1の絶縁膜が形成され、前記第1の絶縁膜の上に有機絶縁膜が形成され、前記有機絶縁膜の上に画素電極が形成され、前記画素電極の上に第2の絶縁膜が形成され、前記第2の絶縁膜の上に櫛歯状のコモン電極が形成された液晶表示装置であって、前記コモン電極は、前記有機絶縁膜と前記第1の絶縁膜に形成されたスルーホールを介して前記ソース電極と接続し、前記第1の絶縁膜は上層と下層の2層に分かれていることを特徴とする液晶表示装置。2前記第1の絶縁膜の上層の厚さは20nm~40nmであることを特徴とする1に記載の液晶表示装置。3前記第1の絶縁膜の全体の厚さをd1とし、上層の厚さをd2とした場合、前記d2d1は7から13であることを特徴とする2に記載の液晶表示装置。4前記第1の絶縁膜の下端におけるテーパ角度は70度以下であることを特徴とする2に記載の液晶表示装置。5TFTのソース部と接続するソース電極の上に、第1の絶縁膜が形成され、前記第1の絶縁膜の上に有機絶縁膜が形成され、前記有機絶縁膜の上に画素電極が形成され、前記画素電極の上に第2の絶縁膜が形成され、前記第2の絶縁膜の上に櫛歯状のコモン電極が形成された液晶表示装置の製造方法であって、前記ソース電極の上に前記第1の絶縁膜を形成し、前記第1の絶縁膜の上に前記有機絶縁膜を形成し、前記有機絶縁膜にスルーホールを形成し、前記有機絶縁膜をレジストとして前記第1の絶縁膜にエッチングによってスルーホールを形成し、前記スルーホールを覆って前記画素電極を形成することを特徴とする液晶表示装置の製造方法。6TFTのソース部と接続するソース電極の上に、第1の絶縁膜が形成され、前記第1の絶縁膜の上に有機絶縁膜が形成され、前記有機絶縁膜の上に画素電極が形成され、前記画素電極の上に第2の絶縁膜が形成され、前記第2の絶縁膜の上に櫛歯状のコモン電極が形成された液晶表示装置の製造方法であって、前記ソース電極の上に前記第1の絶縁膜の下層をCVDによって形成し、前記下層の上に前記第1の絶縁膜の上層を前記下層とは異なる条件のCVDによって形成し、前記第1の絶縁膜の上層の上に前記有機絶縁膜を形成し、前記有機絶縁膜にスルーホールを形成し、前記有機絶縁膜をレジストとして前記第1の絶縁膜にエッチングによってスルーホールを形成し、前記スルーホールを覆って前記画素電極を形成することを特徴とする液晶表示装置の製造方法。本発明によれば、透過率の高い、コモン電極トップのIPS方式の液晶表示装置をフォトリソグラフィ工程数の増加を伴うことなく実現することが出来る。また、本発明によれば、スルーホール部における有機パッシベーション膜の庇が発生することを防止し、また、スルーホール部における無機パッシベーション膜の下端部におけるテーパ角を70度以下に押さえることが出来るので、ITOで形成されたコモン電極がスルーホールにて断切れを起こすことを防止することが出来る。以下に実施例を用いて本発明を詳細に説明する。図1は本発明が適用されるコモン電極トップ構造の画素領域の断面図である。図1におけるTFTは、いわゆるトップゲートタイプのTFTであり、使用される半導体としては、LTPSLowTemperaturePoli-Siが使用されている。一方、a-Si半導体を使用した場合は、いわゆるボトムゲート方式のTFTが多く用いられる。以後の説明では、トップゲート方式のTFTを用いた場合を例にして説明するが、ボトムゲート方式のTFTを用いた場合についても、本発明を適用することが出来る。図1において、ガラス基板100の上にSiNからなる第1下地膜101およびSiO2からなる第2下地膜102がCVDChemicalVaporDepositionによって形成される。第1下地膜101および第2下地膜102の役割はガラス基板100からの不純物が半導体層103を汚染することを防止することである。第2下地膜102の上には半導体層103が形成される。この半導体層103は第2下地膜102に上にCVDによってa-Si膜を形成し、これをレーザアニールすることによってpoly-Si膜に変換したものである。このpoly-Si膜をフォトリソグラフィによってパターニングする。半導体膜103の上にはゲート絶縁膜104が形成される。このゲート絶縁膜104はTEOSテトラエトキシシランによるSiO2膜である。この膜もCVDによって形成される。その上にゲート電極105が形成される。ゲート電極105は走査信号線と同層で、同時に形成される。ゲート電極105は例えば、MoW膜によって形成される。ゲート配線105の抵抗を小さくする必要があるときはAl合金が使用される。ゲート電極105はフォトリソグラフィによってパターニングされるが、このパターニングの際に、イオンインプランテーションによって、リンあるいはボロン等の不純物をpoly-Si層にドープしてpoly-Si層にソースSあるいはドレインDを形成する。また、ゲート電極105のパターニングの際のフォトレジストを利用して、poly-Si層のチャネル層と、ソースSあるいはドレインDとの間にLDDLightlyDopedDrain層を形成する。その後、ゲート電極105あるいはゲート配線を覆って層間絶縁膜106をSiO2によって形成する。第1層間絶縁膜106はゲート配線105とソース電極107を絶縁するためである。第1層間絶縁膜106およびゲート絶縁膜104には、半導体層103のソース部Sをソース電極107と接続するためのスルーホール120が形成される。第1層間絶縁膜106とゲート絶縁膜104にスルーホール120を形成するためのフォトリソグラフィは同時に行われる。第1層間絶縁膜106の上にソース電極107が形成される。ソース電極107は、スルーホール120を介して画素電極112と接続する。図1においては、ソース電極107は広く形成され、TFTを覆う形となっている。一方、TFTのドレインDは、図示しない部分においてドレイン電極と接続している。ソース電極107、ドレイン電極および映像信号線は、同層で、同時に形成される。ソース電極107、ドレイン電極および映像信号線以後ソース電極107で代表させるは、抵抗を小さくするために、例えば、AlSi合金が使用される。AlSi合金はヒロックを発生したり、Alが他の層に拡散したりするので、例えば、図示しないMoWによるバリア層、およびキャップ層によってAlSiをサンドイッチする構造がとられている。ソース電極107を覆って無機パッシベーション膜絶縁膜108が被覆され、TFT全体を保護する。無機パッシベーション膜108は第1下地膜101と同様にCVDによって形成される。無機パッシベーション膜108を覆って有機パッシベーション膜109が形成される。有機パッシベーション膜109は感光性のアクリル樹脂で形成される。有機パッシベーション膜109は、アクリル樹脂の他、シリコーン樹脂、エポキシ樹脂、ポリイミド樹脂等でも形成することが出来る。有機パッシベーション膜109は平坦化膜としての役割を持っているので、厚く形成される。有機パッシベーション膜109の膜厚は1~4μmであるが、多くの場合は2μm程度である。画素電極110とソース電極107との導通を取るために、無機パッシベーション膜108および有機パッシベーション膜109にスルーホール130が形成される。有機パッシベーション膜109は感光性の樹脂を使用している。感光性の樹脂を塗付後、この樹脂を露光すると、光が当たった部分のみが特定の現像液に溶解する。すなわち、感光性樹脂を用いることによって、フォトレジストの形成を省略することが出来る。有機パッシベーション膜109にスルーホール130を形成したあと、230°C程度で有機パッシベーション膜を焼成することによって有機パッシベーション膜109が完成する。有機パッシベーション膜109をレジストとしてエッチングすることにより無機パッシベーション膜108にスルーホールを形成する。こうして、ソース電極107と画素電極110を導通するためのスルーホール130が形成される。パターニングされた有機パッシベーション膜109をレジストとして無機パッシベーション膜108をエッチングするので、新たなマスクを使用する必要はなく、フォトリソグラフィ工程は1工程で済む。有機パッシベーション膜109は厚いので、スルーホール130の上側と下側では、孔の大きさが異なる。このようにして形成された有機パッシベーション膜109の上面は平坦となっている。有機パッシベーション膜109の上にアモルファスITOIndiumTinOxideをスパッタリングによって被着し、フォトレジストによって、パターニングした後、蓚酸でエッチングし、画素電極112のパターニングを行う。画素電極112はスルーホールをも覆って形成される。画素電極112は透明電極であるITOによって形成され、厚さは例えば、50~70μmである。その後、画素電極112を覆って、第2層間絶縁膜111をCVDによって成膜する。このときのCVDの温度条件は、200°C程度であり、これは低温CVDと呼ばれる。低温CVDを用いるのは、すでに形成されている有機パッシベーション膜109の変質を防止するためである。フォトリソグラフィ工程によって、層間絶縁膜111のパターニングを行うが、このパターニングは端子部分のパターニングであり、スルーホール領域におけるパターニングは不要である。第2層間絶縁膜111の上にアモルファスITOをスパッタリングし、フォトリソグラフィ工程によって、櫛歯状のコモン電極110を形成する。コモン電極の膜厚は例えば、30nm程度である。このように、コモン電極110を薄く形成するのは、コモン電極110の上に形成される配向膜113をラビングする場合に、ラビング影による配向不良を防止するためである。図2は、櫛歯状のコモン電極110と平面ベタで形成された画素電極112の関係を示す平面図である。図2において、コモン電極110は、図示していない第2層間絶縁膜を挟んで画素電極112の上に配置されている。櫛歯状のコモン電極110の間のスリット115を通して、図1に示すように、コモン電極110上面から画素電極112に電気力線が伸び、この電気力線によって液晶分子を回転させる。図1において、画素電極112もコモン電極110もスルーホール130領域に形成される。したがって、液晶分子301の配向を適正に行うことが出来れば、スルーホール130の上端部、あるいは、スルーホール130の内壁にも、光を透過する領域を形成することが出来る。したがって、画素電極トップの場合に比較して、画素領域を画像形成のために、より効率的に使用することが出来る。図1において、液晶層300を挟んで対向基板200が配置されている。対向基板200の内側には、カラーフィルタ201が形成されている。カラーフィルタ201は画素毎に、赤、緑、青のカラーフィルタが形成されており、カラー画像が形成される。カラーフィルタ201とカラーフィルタ201の間にはブラックマトリクス202が形成され、画像のコントラストを向上させている。なお、ブラックマトリクス202はTFTの遮光膜としての役割も有し、TFTに光電流が流れることを防止している。カラーフィルタ201およびブラックマトリクス202を覆ってオーバーコート膜203が形成されている。カラーフィルタ201およびブラックマトリクス202の表面は凹凸となっているために、オーバーコート膜203によって表面を平らにしている。オーバーコート膜203の上には、液晶の初期配向を決めるための配向膜113が形成されている。なお、図2はIPSであるから、コモン電極はTFT基板100側に形成されており、対向基板200側には形成されていない。図1に示すように、IPSでは、対向基板200の内側には導電膜が形成されていない。そうすると、対向基板200の電位が不安定になる。また、外部からの電磁ノイズが液晶層300に侵入し、画像に対して影響を与える。このような問題を除去するために、対向基板200の外側に外部導電膜210が形成される。外部導電膜210は、透明導電膜であるITOをスパッタリングすることによって形成される。図3は以上で説明したコモン電極トップ構造を形成するための、従来例におけるスルーホール130の形成プロセスを示す断面図である。図3Aにおいて、第1層間絶縁膜106の上にソース電極107が形成され、その上に無機パッシベーション膜108が形成されている。第1層間絶縁膜106より下層の構成は省略されている。図3Bは、スルーホール130を形成するためにフォトリソグラフィ工程において、レジスト10を形成した状態を示す断面図である。図3Cは、レジスト10を用いて無機パッシベーション膜108をドライエッチングした状態を示す断面図である。ドライエッチングは、6フッ化硫黄SF6と酸素O2の流量比を、例えば、1:1としたものが用いられる。無機パッシベーション膜108にスルーホール130を形成した後、感光性のアクリル樹脂等を塗布し、焼成、および、パターニングを行って有機パッシベーション膜109を形成する。図3に示すように、従来は、スルーホール130を形成するために、2回のフォトリソグラフィ工程を必要としていた。このために、コモン電極トップ方式のIPSは、全体で9回のフォトリソグラフィ工程が必要となっており、この点、画素電極トップのIPSに比べてコスト高となっていた。図4は、本発明によるスルーホール130の形成工程を示す断面図である。図4Aにおいて、第1層間絶縁膜106の上にソース電極107が形成され、その上に無機パッシベーション膜109が形成されている。第1層間絶縁膜106より下層の構成は省略されている。図4Bは無機パッシベーション膜108の上に感光性のアクリル樹脂等を塗布し、焼成、および、パターニングを行って有機パッシベーション膜109を形成した状態を示す断面図である。従来例と異なるところは、無機パッシベーション膜108をパターニングする前に有機パッシベーション膜を塗布し、パターニングすることである。図4Cは、このようにして形成した有機パッシベーション膜109をレジストにして無機パッシベーション膜108にスルーホール130を形成した状態を示す断面図である。図4A~Cに示すように、本発明では、スルーホール130を形成するためのフォトリソグラフィ工程は、1工程で済む。したがって、コモン電極トップ方式のIPSを形成するための、フォトリソグラフィ工程は、全体で8工程で済むので、画素電極トップに比較してフォトリソグラフィ工程が増加するという問題を除去することが出来る。したがって、本発明によれば、製造コストの増加を伴うことなく、画素領域における透過率を向上させることが出来るコモン電極トップ構造のIPSを実現することが出来る。実施例1では、パターニングした有機パッシベーション膜109をレジストにして無機パッシベーション膜108をドライエッチングした。この時、ドライエッチングの条件を正確に制御しないと、図5に示すように無機パッシベーション膜108が過剰にエッチングされ、有機パッシベーション膜109の庇が形成される場合がある。図5Aにおいて、第1層間絶縁膜106の上にソース電極107が形成され、その上に無機パッシベーション膜108が形成されている。図5Bは無機パッシベーション膜108の上に感光性のアクリル樹脂等を塗布し、焼成、および、パターニングを行って有機パッシベーション膜109を形成した状態を示す断面図である。しかし、その後のドライエッチングの条件によっては、無機パッシベーション膜108のサイドエッチングが進行し、図5Cに示すような有機パッシベーション膜109の庇が形成される場合がある。このような断面構造において、画素電極112をスルーホール130内に形成すると、画素電極112が断線し、画素電極112への映像信号の供給が出来なくなる。このような断面形状を防止するには、ドライエッチングの条件を選定し、例えば、6フッ化硫黄SF6と酸素O2の流量比を1:0に近づける等の対策を行うことが出来るが、プロセスの裕度が低下することになる。また、ドライエッチングの条件を制御して有機パッシベーション膜109の庇を無くすことが出来たとしても、図6に示すように、無機パッシベーション膜108の下端部のテーパ角度は、90度近くになる場合があり、画素電極112の断切れを生じやすい。したがって、製造歩留まりの低下をきたす。図7は第2の実施例におけるスルーホール130の形成プロセスを示す断面図である。図7Aにおいて、第1層間絶縁膜106の上にソース電極107が形成され、その上に無機パッシベーション膜108が形成されている。無機パッシベーション膜108は上層1082と下層1081の2層になっている。上層1082も下層1081もSiNであり、いずれもCVDによって成膜されるが、上層1082は、下層1081よりもエッチングされやすい膜構造となっている。具体的には、上層1082は下層1081よりも密度が粗になっている。但し、上層1082は下層1081に続いてCVDの条件を変えるだけで連続して形成することが出来る。CVDの条件はRFのパワー、CVDの材料の流量比、圧力、電極間距離等を制御することによって調整することが出来る。図7Bは、無機パッシベーション膜108の上に有機パッシベーション膜109を形成し、パターニングを行った状態の断面図である。図7Cは、この状態で、有機パッシベーション膜109をレジストにして無機パッシベーション膜108をドライエッチングした後の状態を示す。本実施例では、無機パッシベーション膜108の上層1082が下層1081よりもエッチングレートが大きくなっているので、無機パッシベーション膜108の下端部のテーパ角θを70度以下というように、画素電極が断切れを生じない程度の角度に調整することが可能である。ここで、無機パッシベーション膜108全体の厚さd1を300nmとした場合、上層1082の厚さd2は20~40nm程度である。上層の厚さd2全体の厚さd1は7~13である。ただし、d2の絶対値は重要であり、無機パッシベーション膜108の厚さd1が300nmよりも大きくなった場合でも、小さくなった場合でも、上層1082の厚さd2は20~40nmを維持することが望ましい。以上のように、本実施例によれば、スルーホール130において、有機パッシベーション膜109の庇の発生を防止することができる。また、無機パッシベーション膜108の下端部のテーパ角度を70度以下に制御することが可能になる。したがって、スルーホール130における画素電極112の断切れを防止することが出来、液晶表示装置の製造裕度を向上させることが出来、コモン電極トップのIPS方式液晶表示装置の製造歩留まりを向上させることが出来る。以上の説明は、半導体にLTPS等を使用した場合の、トップゲートのTFTを用いたIPS方式液晶表示装置を例にとって説明したが、半導体にa-Siを用いた、ボトムゲートのTFTを用いたIPS方式液晶表示装置についても適用することが出来る。