"シリコン基板をプロセスするための方法であって、異方性エッチャントを前記シリコン基板の表面に塗布することであって、前記シリコン基板は、前記表面においてSi1,0,0格子配向を有する、異方性エッチャントを塗布することと、前記塗布された異方性エッチャントにより前記シリコン基板の前記表面上に切り込みを形成することであって、前記切り込みは、Si1,1,1格子配向を有する少なくとも1つの面により画定される、切り込みを形成することと、前記切り込みの前記Si1,1,1格子配向をともなう前記少なくとも1つの面上に、発光ダイオード構造を形成することと、を含む方法。前記方法は、前記シリコン基板の前記表面上にマスク材料を堆積させることと、前記マスク材料をパターン化して、前記シリコン基板の前記表面に複数の開口部を形成することと、をさらに含み、異方性エッチャントを塗布することは、水酸化テトラ-メチル-アンモニウムTMAH、水酸化カリウムKOH、水酸化アンモニウムNH4OH、およびエチレンジアミンピロカテコールEDPのうちの少なくとも1つを含む溶液を、前記開口部を介して、前記シリコン基板の前記表面に塗布することを含み、切り込みを形成することは、共に前記シリコン基板に向かって前記表面から深さ方向に延在する第1のSi1,1,1面および第2のSi1,1,1面を個々に有する複数の切り込みを形成することを含み、前記第1のSi1,1,1面および第2のSi1,1,1面は、ジグザグパターンを形成し、前記方法は、約100ミクロンを超える前記深さの値を達成するように、前記異方性エッチャントの濃度、エッチング温度、およびエッチング期間のうちの少なくとも1つを調節することをさらに含み、発光ダイオード構造を形成することは、金属有機化学気相堆積法MOCVDを介して、N型窒化ガリウムGaN材料、窒化インジウムガリウムInGaN材料、およびP型GaN材料を、前記第1のSi1,1,1面および第2のSi1,1,1面に順番に堆積させることを含み、前記N型GaN、InGaN、およびP型GaN材料は、前記第1のSi1,1,1面および第2のSi1,1,1面の前記ジグザグパターンに概して適合する面を有する、請求項1に記載の方法。前記方法は、前記シリコン基板の前記表面上にマスク材料を堆積させることと、前記マスク材料をパターン化して、前記シリコン基板の前記表面に複数の開口部を形成することと、をさらに含み、異方性エッチャントを塗布することは、水酸化テトラ-メチル-アンモニウムTMAH、水酸化カリウムKOH、水酸化アンモニウムNH4OH、およびエチレンジアミンピロカテコールEDPのうちの少なくとも1つを含む溶液を、前記開口部を介して、前記シリコン基板の前記表面に塗布することを含み、切り込みを形成することは、共に前記シリコン基板に向かって前記表面から深さ方向に延在する第1のSi1,1,1面および第2のSi1,1,1面を個々に有する複数の切り込みを形成することを含み、前記第1のSi1,1,1面および第2のSi1,1,1面は、ジグザグパターンを形成し、前記方法は、約1ミクロン未満の前記深さの値を達成するように、前記異方性エッチャントの濃度、エッチング温度、およびエッチング期間のうちの少なくとも1つを調節することをさらに含み、発光ダイオード構造を形成することは、金属有機化学気相堆積法MOCVDを介して、N型窒化ガリウムGaN材料、窒化インジウムガリウムInGaN材料、およびP型GaN材料を、前記第1のSi1,1,1面および第2のSi1,1,1面に順番に堆積することと、前記MOCVD操作中に、前記N型GaN、InGaN、およびP型GaN材料のうちの少なくとも1つを合体させることとを含む、請求項1に記載の方法。異方性エッチャントを塗布することは、水酸化テトラ-メチル-アンモニウムTMAH、水酸化カリウムKOH、水酸化アンモニウムNH4OH、およびエチレンジアミンピロカテコールEDPのうちの少なくとも1つを含む溶液を、前記シリコン基板の前記表面に塗布することを含み、発光ダイオード構造を形成することは、N型窒化ガリウムGaN材料、窒化インジウムガリウムInGaN材料、およびP型GaN材料を、前記第1のSi1,1,1面および第2のSi1,1,1面に順番に堆積させることを含む、請求項1に記載の方法。切り込みを形成することは、第1のSi1,1,1面、第2のSi1,1,1面、ならびに前記第1のSi1,1,1面と前記第2のSi1,1,1と面の間に延在するSi1,0,0面を有する切り込みを形成することを含む、請求項1に記載の方法。切り込みを形成することは、第1のSi1,1,1面、および接合部で前記第1のSi1,1,1面と出合う第2のSi1,1,1面を有する切り込みを形成することを含む、請求項1に記載の方法。発光ダイオード構造を形成することは、N型GaN材料、InGaN材料、およびP型GaN材料を、前記切り込みの少なくとも1つの面上に順番に堆積することを含み、前記面は、前記Si1,1,1格子配向を有する、請求項1に記載の方法。切り込みを形成することは、前記シリコン基板に向かって前記表面から深さ方向に延在する切り込みを形成することを含み、前記方法は、前記深さの所望の値を達成するように、前記異方性エッチャントの濃度、エッチング温度、およびエッチング期間のうちの少なくとも1つを調節することをさらに含む、請求項1に記載の方法。シリコン基板をプロセスするための方法であって、シリコン基板の表面を異方性エッチャントと反応させることであって、前記シリコン基板の少なくとも一部は、前記表面上にSi1,0,0格子配向を有する、反応させることと、前記シリコン基板の前記表面から、Si1,1,1面に沿ってよりも速くSi1,0,0面に沿ってシリコン材料を除去し、それによりSi1,1,1面を露出させることと、エピタキシャル成長を介して、N型GaN材料、InGaN材料、およびP型GaN材料を、前記露出したSi1,1,1面上に順番に堆積させることと、を含む、方法。シリコン基板の表面を異方性エッチャントと反応させることは、前記シリコン基板の前記表面を前記異方性エッチャントとのように反応させることを含む、請求項9に記載の方法。シリコン基板の表面を異方性エッチャントと反応させることは、前記シリコン基板の前記表面を、水酸化テトラ-メチル-アンモニウムTMAH、水酸化カリウムKOH、水酸化アンモニウムNH4OH、およびエチレンジアミンピロカテコールEDPのうちの少なくとも1つと反応させることを含む、請求項9に記載の方法。シリコン基板の表面を異方性エッチャントと反応させることは、前シリコン基板の前記表面を前記異方性エッチャントとのように反応させることを含み、シリコン材料を除去することは、前記Si1,1,1面をエッチストップとして使用しながら、前記Si1,0,0面に沿って前記シリコン材料を優先的に除去することを含む、請求項9に記載の方法。シリコン基板の表面を異方性エッチャントと反応させることは、前記シリコン基板の前記表面を前記異方性エッチャントとのように反応させることを含み、シリコン材料を除去することは、前記Si1,1,1面をエッチストップとして使用しながら、前記Si1,0,0面に沿って前記シリコン材料を優先的に除去することを含み、N型GaN材料、InGaN材料、およびP型GaN材料を堆積させることは、前記N型GaN材料、InGaN材料、およびP型GaN材料を前記Si1,1,1面に概して適合させることを含む、請求項9に記載の方法。シリコン基板の表面を異方性エッチャントと反応させることは、前記シリコン基板の前記表面を前記異方性エッチャントとのように反応させることを含み、シリコン材料を除去することは、前記Si1,1,1面をエッチストップとして使用しながら、前記Si1,0,0面に沿って前記シリコン材料を優先的に除去することを含み、N型GaN材料、InGaN材料、およびP型GaN材料を堆積させることは、N型GaN材料、InGaN材料、およびP型GaN材料を前記露出したSi1,1,1面上に堆積させることを含み、前記N型GaN材料、InGaN材料、およびP型GaN材料は、個々にジグザグパターンを形成する、請求項9に記載の方法。シリコン基板の表面を異方性エッチャントと反応させることは、前記シリコン基板の前記表面を前記異方性エッチャントとのように反応させることを含み、シリコン材料を除去することは、前記Si1,1,1面をエッチストップとして使用しながら、前記Si1,0,0面に沿って前記シリコン材料を優先的に除去することを含み、N型GaN材料、InGaN材料、およびP型GaN材料を堆積させることは、前記N型GaN材料、前記InGaN材料、および前記P型GaN材料のうちの少なくとも1つを前記Si1,1,1面に合体させることを含む、請求項9に記載の方法。シリコン基板の表面を異方性エッチャントと反応させることは、前記シリコン基板の前記表面を前記異方性エッチャントとのように反応させることを含み、シリコン材料を除去することは、前記Si1,1,1面をエッチストップとして使用しながら、前記Si1,0,0面に沿って前記シリコン材料を優先的に除去することを含み、N型GaN材料、InGaN材料、およびP型GaN材料を堆積させることは、前記N型GaN材料、InGaN材料、およびP型GaN材料を前記露出したSi1,1,1面上に堆積させることを含み、前記N型GaN材料、InGaN材料、およびP型GaN材料のうちの少なくとも1つは、略平面を有する、請求項9に記載の方法。発光ダイオードであって、N型窒化ガリウムGaN材料と、前記N型GaN材料から離間したP型GaN材料と、前記N型GaN材料と前記P型GaN材料との直接間にある窒化インジウムガリウムInGaN材料と、を備え、前記N型GaN材料、InGaN材料、およびP型GaN材料のうちの少なくとも1つは、非平面状の面を有する、発光ダイオード。非平面状の面は、ジグザグパターンを有する、請求項17に記載の発光ダイオード。非平面状の面は、接合部で互いに接合した第1の面および第2の面により形成された複数の切り込みを有する、請求項17に記載の発光ダイオード。非平面状の面は、接合部で互いに接合した第1の面および第2の面により形成された複数の切り込みを有し、前記第1および第2の面は、約72°の角度を形成する、請求項17に記載の発光ダイオード。非平面状の面は、第1の面、第2の面、ならびに前記第1の面と第2の面との間に延在する第3の面により形成された複数の切り込みを有し、前記第1の面および第2の面は、それぞれ、前記第3の面と約54°および約126°の角度を形成する、請求項17に記載の発光ダイオード。前記N型GaN、InGaN、およびP型GaN材料は、個々に、ジグザグパターンをともなう表面を有する、請求項17に記載の発光ダイオード。前記N型GaN材料、InGaN材料、およびP型GaN材料のうちの少なくとも1つは、第1の表面、および前記第1の表面と対向する第2の表面を有し、前記第1の表面は、非平面状であり、前記第2の表面は、略平面状である、請求項17に記載の発光ダイオード。前記N型GaN材料、InGaN材料、およびP型GaN材料のうちの少なくとも1つは、第1の表面、および前記第1の表面と対向する第2の表面を有し、前記第1の表面は、ジグザグパターンを有し、前記第2の表面は、略平面状である、請求項17に記載の発光ダイオード。LEDがその上に形成されたマイクロ電子基板の様々な実施形態、および関連した製造方法を、以下で説明する。マイクロ電子基板という用語は、全体において、その上および/またはその中に、マイクロ電子デバイス、マイクロ機械デバイス、データ記憶素子、読み出し/書き込みコンポーネント、および他の特徴が製造された基板を含むように使用される。シリコンケイ素という用語は、概して、5.430710オングストロームの格子面間隔を有する、面心立方ダイヤモンド構造を有する単結晶シリコン材料を指す。Si1,0,0という用語およびSi1,1,1という用語は、概して、それぞれミラー指数により定義される1,0,0および1,1,1の結晶格子配向を指す。ミラー指数についての議論は、WilliamC.O’MaraによるHandbookofSemiconductorSiliconTechnologyに見出すことができ、その開示はその全体が本明細書に組み込まれる。また、本技術が追加の実施形態を有すしてもよいこと、および本技術が、図2A~図5Bを参照して以下で説明される実施形態の詳細のいくつかがなくても実践されてもよいことも、当業者は理解するであろう。図2Aおよび図2Bは、本技術の実施形態による表面修飾のプロセスが施されるマイクロ電子基板100の一部の断面図である。図2Aおよび図2Bに示される実施形態において、マイクロ電子基板100は、Si1,0,0配向を有するシリコン材料を含む。他の実施形態において、マイクロ電子基板100は、Si1,0,0配向を有するシリコン材料に加えて、またはその代わりに、サファイアAl2O3、窒化シリコンSiN、および/または他の適切な基板材料を含んでもよい。図2Aに示されるように、プロセスの初期段階は、マイクロ電子基板100の表面101上にマスク材料102を堆積させることを含むことができる。一実施形態において、マスク材料102は、熱酸化、化学気相堆積法CVD、原子層堆積法ALD、および/または他の適切な技術により表面101上に形成された、酸化シリコンSiO2および/または窒化シリコンSiNを含む。他の実施形態において、マスク材料102は、スピンコーティングおよび/または他の適切な堆積技術を介して堆積された、フォトレジストおよび/または他の適切なマスク材料を含むことができる。次いで、プロセスは、フォトリソグラフィーおよび/または他の好適な技術を介して、堆積されたマスク材料102をパターン化することを含むことができる。その後、パターン化されたマスク材料102のある特定の部分を、湿式エッチング、プラズマエッチング、レーザアブレーション、および/または他の材料除去技術により除去することができる。図2Aに示されるように、マスク材料102の選択された部分を除去することにより、マイクロ電子基板100の表面101の選択された部分がそれを通して露出する開口部104を有するマスクが形成される。図2Bに示されるように、プロセスは、表面101の露出した部分から材料を除去する例えば、開口部104を介してマイクロ電子基板100をエッチングすることにより、マイクロ電子基板100の表面101上に六方格子面を形成することを含むことができる。例示された実施形態において、マイクロ電子基板100は、アルカリ性の異方性エッチャント例えば、約12を超えるpHを有するエッチャントとのように反応することができるSi1,0,0ウエハを含む。異方性エッチャントの例としては、水酸化テトラ-メチル-アンモニウムTMAH、水酸化カリウムKOH、水酸化アンモニウムNH4OH、エチレンジアミンピロカテコールEDP、および/または別の適切な異方性エッチャントを挙げることができる。他の実施形態において、プロセスは、表面101の露出した部分を、マイクロ電子基板100の特定材料に基づいて他の適切な種類のエッチャントで処理することを含むことができる。理論に束縛されるものではないが、TMAHおよび他の異方性エッチャントは、異なる結晶面に沿って、異なる材料除去速度でシリコン基板をエッチングすることができると考えられる。例えば、TMAHは、Si1,1,1面よりもはるかに速くSi1,0,0面からシリコン材料を除去することができるが、これは、これらの面内のシリコン原子の結合エネルギーの差に少なくともある程度起因すると考えられる。結果として、Si1,1,1面は、Si1,0,0面内のシリコン材料がエッチングされる一方で、エッチストップとして機能することができる。したがって、マイクロ電子基板100の表面101の露出した部分をアルカリ性エッチャントで処理することにより、Si1,1,1面106を有する複数の切り込み111を形成させることができる。次いで、マスク材料102は、湿式エッチング、レーザアブレーション、および/または他の適切な技術により除去することができる。切り込み111は、材料除去操作の様々なパラメータを制御することにより、ある特定の側面を有することができる。例えば、図2Bに示されるように、個々の切り込み111は、長いエッチング期間を使用した場合、表面101からマイクロ電子基板100に向かって延在し、接合点107において互いに出会ってジグザグパターンを形成する、2つの隣接するSi1,1,1面106を含むことができる。2つの隣接するSi1,1,1面106は、約72°の角度を形成することができる。他の実施形態において、図2Cに示されるように、個々の切り込み111は、エッチング期間が短縮された場合、表面101からマイクロ電子基板100に向かって延在する2つSi1,0,0面106、および2つの隣接したSi1,1,1面106の間のSi1,1,1面105を含むことができる。第1の面106および第2の面106は、Si1,0,0面105に対して約54°および126°の角度を形成する。上記実施形態のいずれにおいても、個々の切り込み111は、表面101から深さdまで、マイクロ電子基板100内に延在することができる。ある特定の実施形態において、プロセスは、個々の切り込み111の深さdおよび/または最終形状を制御するようにエッチングパラメータを調節することを含む。エッチングパラメータは、エッチャントの濃度、エッチング温度、エッチング期間、適切な添加剤の添加、および/または他の好適なエッチングパラメータを含むことができる。ある特定の実施形態において、深さdは、図3A~3Cを参照してより詳細に後述されるように、後に形成されるGaN/InGaN材料116および118図3A~3Cがマイクロ電子基板100上で合体しないように十分大きくする例えば、約100ミクロンを超えることができる。例えば、そのような実施形態において、GaN/InGaN材料116および115のそれぞれは、独立した略一定の厚さを有することができる。他の実施形態において、深さdは、図4A~4Cを参照してより詳細に後述されるように、後に形成されるGaN/InGaN材料がマイクロ電子基板100上で合体するように十分小さくても例えば約1ミクロン未満でもよい。そのような実施形態において、GaN/InGaN材料の1つ以上は、変動する厚さを有することができる。さらなる実施形態において、深さdは、後に形成されるGaN/InGaN材料が部分的に合体するように、他の所望の値を有することができる。図3A~図3Cは、本技術の実施形態による非平面LED構造を形成するプロセスが施されるマイクロ電子基板100の一部の断面図である。図3Aに示されるように、プロセスは、切り込み111を有するマイクロ電子基板100の表面101上にLED構造108を形成することを含むことができる。一実施形態において、LED構造108を形成することは、N型GaN材料114例えば、シリコンドープされた、InGaN材料116およびP型GaN材料118例えば、マグネシウムドープされたを、マイクロ電子基板100上に順番に堆積させることを含むことができる。他の実施形態において、LED構造108を形成することはまた、ガリウムヒ素GaAs、アルミニウムガリウムヒ素AlGaAs、ガリウムヒ素リンGaAsP、アルミニウムガリウムインジウムリンAlGaInP、ガリウムIIIリンGaP、セレン化亜鉛ZnSe、窒化ホウ素BN、窒化アルミニウムAlN、窒化アルミニウムガリウムAlGaN、窒化アルミニウムガリウムインジウムAlGaInN、および/または他の適切な半導体材料のうちの少なくとも1つを堆積させることを含むことができる。LED構造108を形成するための技術は、金属有機CVDMOCVD、分子線エピタキシーMBE、液相エピタキシー、および/または他の適切な技術を含むことができる。図3Aの例示された実施形態において、LED構造108は、個々にジグザグパターンを有する非平面の第1の表面120および第2の表面122を含む。第1の表面120および第2の表面122は、基板の表面101上のSi1,1,1面106のジグザグパターンに概して適合する。理論に束縛されるものではないが、第1の表面120および第2の表面122のジグザグパターンは、熱応力下でのマイクロ電子基板100に対するGaN/InGaN材料114、116および118の屈曲を少なくとも低減することができると考えられる。GaN/InGaN材料114、116、および118と基板100とのTECの差が、第1の表面120および第2の表面122に沿って矢印124aおよび124bにより示されるように引張応力を形成する可能性があると考えられる。図3Aに示されるように、ジグザグパターンは、ジグザグパターンの2つの面に沿って、引張応力124aおよび124bが相互に少なくとも部分的に反対方向となるように強制する。その結果、引張応力124aおよび124bは相互に少なくとも部分的に相殺し例えば、横軸Xにおいて、GaN/InGaN材料114、116、および118の湾曲および/または他の方法により屈曲を低減することができる。図3Bに示されるように、次いでプロセスは、裏面研削等の機械的プロセス、および/または他の適切な技術により、マイクロ電子基板100の底部103を除去することを含むことができる。図3Cに示されるように、プロセスはまた、湿式エッチング、乾式エッチング、および/または他の適切な技術を介して、LED構造108から残りのマイクロ電子基板100を除去することを含むことができる。プロセスは、さらに、P型GaN材料118およびN型GaN材料114用のそれぞれ第1の接点20および第2の接点22を形成すること、ならびに/または他の後続のプロセス操作を含むことができる。図4Aおよび図4Bは、本技術の実施形態による部分的に平面状のLED構造を形成するプロセスが施されるマイクロ電子基板100の一部の断面図である。図4Cは、図4B中の平面LEDの一部の部分拡大断面図である。図4Aに示されるように、プロセスは、N型GaN材料114例えば、シリコンドープされた、InGaN材料116およびP型GaN材料118例えば、マグネシウムドープされたを、マイクロ電子基板100上に順番に堆積させることにより、マイクロ電子基板100上にLED構造108を形成することを含むことができる。例示された実施形態において、N型GaN材料114は、マイクロ電子基板100上に形成される間に合体する。その結果、N型GaN材料114がマイクロ電子基板100とは反対側に略平面状の面115を有するように、N型GaN材料114の厚さは一定ではない。他の実施形態において、InGaN材料116および/またはP型GaN材料118は、合体して略平面状の面図示せずを有することができる。次いでプロセスは、図4Bに示されるようなLED構造108を得るために、図3Bおよび3Cを参照して上述したように、裏面研削によりマイクロ電子基板100の底部を除去すること、ならびに湿式エッチング、乾式エッチング、および/または他の適切な技術により、LED構造108から残りのマイクロ電子基板100を除去することを含むことができる。GaN/InGaN材料114、116および118のうちの少なくとも1つを合体させることにより、LED構造108における転位密度を低減することができると考えられる。転位という用語は、概して、結晶構造内の結晶学的欠陥、または不規則性を指す。例えば、図4Cに示されるように、N型GaN材料114は、ジグザグパターンの2つの側面上に、第1の転位126aおよび第2の転位126bを含む。N型GaN材料114の堆積中、表面張力および/または他の物理的/化学的相互作用により、第1の転位126aおよび第2の転位126bのバーガーズベクトルが異なる符号を有する場合、これらの2つの転位126aおよび126bがお互いに向かって屈曲してループを形成する場合があると考えられる。その結果、第1および第2の転位126aおよび126bのいずれも、N型GaN材料114の表面115に至るまで延在することにならず、したがってN型GaN材料114の転位密度が低減される。図2A~図5Bを参照して上で議論したLED108のいくつかの実施形態は、従来のLEDと比較して増加した発光表面領域を有することができる。例えば、図2Bおよび図2Cに示されるように、切り込み111は、LED構造108図3A~図3Cをその上に形成することができる表面積を増加することができる。その結果、LED構造108は、LED構造108の設置面積を増加させることなく、増加した発光面積を有することができる。LED構造108は、ジグザグパターンを有する少なくとも1つの表面を有するものとして上で議論されたが、他の実施形態において、LED構造108はまた、他の表面パターンを有することもできる。例えば、図5Aに示されるように、マスク材料102図2Aおよび図2Bの幅を調節することにより、切り込み111は、N型GaN材料114の平面部分115により互いに分離されてもよく、InGaNおよびP型GaN材料116および118は、N型GaN材料114に概して適合してもよい。その結果、LED構造108は、非平面状の第1の表面120および第2の表面122を含むことができる。別の実施形態において、図5Bに示されるように、InGaN116およびP型GaN材料118のうちの少なくとも1つは、N型GaN材料114上で合体してもよい。その結果、LED構造108は、略平面状の第1の表面120および非平面状の第2の表面122を含むことができる。他の実施形態において、LED構造108は、他の適切な表面パターンを有してもよい。ある特定の実施形態において、プロセスはまた、ミラー層例えばアルミニウム、図示せずおよび支持構造例えばシリコンおよび/または酸化シリコン材料、図示せずを、LED構造108の第1の表面120図3A~図3C上に形成することも含むことができる。さらなる実施形態において、プロセスは、N型GaN材料114がマイクロ電子基板100上に形成される前に、緩衝材料例えば、酸化アルミニウム、窒化アルミニウム等および/または他の適切な材料を、マイクロ電子基板100図3Aの表面上に堆積させることを含むことができる。上記から、本明細書において本技術の特定の実施形態が例示を目的として説明されたが、本開示から逸脱せずに様々な修正が行われてもよいことが理解されるであろう。一実施形態の多くの要素を、他の実施形態の要素に加えて、またはその代わりに、他の実施形態と組み合わせてもよい。したがって、本開示は、添付の特許請求の範囲によるものを除いて限定されない。"