"第1入射方向から第1入射角を有する光が入射する複数の第1フォトセンサと、前記第1入射方向とは異なる第2入射方向から第2入射角を有する光が入射する複数の第2フォトセンサとを有し、前記複数の第1フォトセンサのうち少なくとも2つは、前記第1入射角が互いに異なる固体撮像装置。第1入射方向から第1入射角を有する光が入射する複数の第1フォトセンサと、前記第1入射方向とは異なる第2入射方向から第2入射角を有する光が入射する複数の第2フォトセンサとを有し、前記複数の第1フォトセンサのうち、前記第1入射方向の上流側の一つの第1フォトセンサの方が、前記第1入射方向の下流側の他の一つの第1フォトセンサよりも、前記第1入射角が大きい固体撮像装置。第1入射方向から第1入射角を有する光が入射する複数の第1フォトセンサと、前記第1入射方向とは異なる第2入射方向から第2入射角を有する光が入射する複数の第2フォトセンサとを有し、前記複数の第1フォトセンサのうち少なくとも2つは、前記第1入射角が互いに異なり、前記複数の第2フォトセンサのうち少なくとも2つは、前記第2入射角が互いに異なる固体撮像装置。第1入射方向から第1入射角を有する光が入射する複数の第1フォトセンサと、前記第1入射方向とは異なる第2入射方向から第2入射角を有する光が入射する複数の第2フォトセンサとを有し、前記複数の第1フォトセンサのうち、前記第1入射方向の上流側の一つの第1フォトセンサの方が、前記第1入射方向の下流側の他の一つの第1フォトセンサよりも、前記第1入射角が大きく、前記複数の第2フォトセンサのうち、前記第2入射方向の上流側の一つの第2フォトセンサの方が、前記第2入射方向の下流側の他の一つの第2フォトセンサよりも、前記第2入射角が大きい固体撮像装置。請求項1乃至請求項4のいずれか1項において、前記複数の第1フォトセンサ、または前記複数の第2フォトセンサは、入射する光の強度により流れる電流値が定まるフォトダイオードと、前記電流値により蓄積される電荷の量が定まり、なおかつ前記電荷の量を情報として含む出力信号を生成する増幅回路とをそれぞれ有する固体撮像装置。第1入射方向から第1入射角を有する光が入射する複数の第1フォトセンサと、前記第1入射方向とは異なる第2入射方向から第2入射角を有する光が入射する複数の第2フォトセンサと、単数、或いは複数の表示素子と、を有し、前記表示素子は、液晶素子と、前記液晶素子への電位の供給を制御するスイッチング素子とを有し、前記複数の第1フォトセンサのうち少なくとも2つは、前記第1入射角が互いに異なる半導体表示装置。第1入射方向から第1入射角を有する光が入射する複数の第1フォトセンサと、前記第1入射方向とは異なる第2入射方向から第2入射角を有する光が入射する複数の第2フォトセンサと、単数、或いは複数の表示素子と、を有し、前記表示素子は、液晶素子と、前記液晶素子への電位の供給を制御するスイッチング素子とを有し、前記複数の第1フォトセンサのうち、前記第1入射方向の上流側の一つの第1フォトセンサの方が、前記第1入射方向の下流側の他の一つの第1フォトセンサよりも、前記第1入射角が大きい半導体表示装置。第1入射方向から第1入射角を有する光が入射する複数の第1フォトセンサと、前記第1入射方向とは異なる第2入射方向から第2入射角を有する光が入射する複数の第2フォトセンサと、単数、或いは複数の表示素子と、を有し、前記表示素子は、液晶素子と、前記液晶素子への電位の供給を制御するスイッチング素子とを有し、前記複数の第1フォトセンサのうち少なくとも2つは、前記第1入射角が互いに異なり、前記複数の第2フォトセンサのうち少なくとも2つは、前記第2入射角が互いに異なる半導体表示装置。第1入射方向から第1入射角を有する光が入射する複数の第1フォトセンサと、前記第1入射方向とは異なる第2入射方向から第2入射角を有する光が入射する複数の第2フォトセンサと、単数、或いは複数の表示素子と、を有し、前記表示素子は、液晶素子と、前記液晶素子への電位の供給を制御するスイッチング素子とを有し、前記複数の第1フォトセンサのうち、前記第1入射方向の上流側の一つの第1フォトセンサの方が、前記第1入射方向の下流側の他の一つの第1フォトセンサよりも、前記第1入射角が大きく、前記複数の第2フォトセンサのうち、前記第2入射方向の上流側の一つの第2フォトセンサの方が、前記第2入射方向の下流側の他の一つの第2フォトセンサよりも、前記第2入射角が大きい半導体表示装置。請求項6乃至請求項9のいずれか1項において、前記複数の第1フォトセンサ、または前記複数の第2フォトセンサは、入射する光の強度により流れる電流値が定まるフォトダイオードと、前記電流値により蓄積される電荷の量が定まり、なおかつ前記電荷の量を情報として含む出力信号を生成する増幅回路とをそれぞれ有する半導体表示装置。しかし、上記非特許文献1に記載されたタッチパネルでは、被写体からの光を検出できる検出可能領域が狭く、また、検出可能領域の分布にむらが存在する。具体的には、画素部の法線方向における検出可能領域の幅が、画素部の中央部よりも端部の方で短くなる。検出可能領域が狭く、その分布にむらが存在すると、画素部の部位によっては、被写体がタッチパネルの表面から少しでも離れると、位置情報の取得が困難になる。よって、指やスタイラスなどをタッチパネルに近づけたときに、画素部の部位によって位置情報を取得できる場合とできない場合とが生じてしまうため、ユーザーの立場からすると使い勝手が悪い。また、画素部の部位によっては、位置情報を取得するためにタッチパネルの表面を指やスタイラスなどで直接触れる必要が生じるため、タッチパネルの表面に汚れが付着する、或いは、擦過痕が形成されるなどの、使用頻度に伴うタッチパネルの品質の低下を招く。また、指が直接タッチパネルの表面に繰り返し接触することによって、ユーザーの疲労感を増大させてしまう。上述の課題に鑑み、本発明は、非接触にて、被写体の位置情報の取得を容易に行うことができる固体撮像装置、または半導体表示装置の提供を目的の一とする。或いは、本発明は、非接触にて、被写体の位置情報の取得を容易に行うことができる固体撮像装置の駆動方法、または半導体表示装置の駆動方法の提供を目的の一とする。被写体からの光を検出できる検出可能領域の範囲は、フォトセンサに入射する光の入射角によって定まる。しかし、検出可能領域を広げるために各フォトセンサに入射する光の入射角の範囲を単純に広げると、各フォトセンサにおいて指向性の低い光が受光されることになる。したがって、検出された被写体の位置と、実際の被写体の位置との間に誤差が生じるため、位置情報の正確性が下がる。そこで、本発明の一態様では、上記課題を解決するために、複数の第1フォトセンサにそれぞれ入射する光の入射角を一律に揃えるのではなく、上記入射角に変化を付ける。或いは、複数の第2フォトセンサにそれぞれ入射する光の入射角を一律に揃えるのではなく、上記入射角に変化を付ける。具体的に、本発明の一態様に係る固体撮像装置または半導体表示装置は、第1入射方向から第1入射角を有する光が入射する複数の第1フォトセンサと、前記第1入射方向とは異なる第2入射方向から第2入射角を有する光が入射する複数の第2フォトセンサとを有している。そして、複数の第1フォトセンサのうち少なくとも2つは、第1入射角が互いに異なる。或いは、複数の第2フォトセンサのうち少なくとも2つは、第2入射角が互いに異なる。なお、第1入射角及び第2入射角は、0度以上90度以下である。そして、被写体から発せられる光、或いは被写体において反射した光は、複数の第1フォトセンサのいずれかと、複数の第2フォトセンサのいずれかに、選択的に入射する。入射した光を光電変換することにより得られた電流値または電圧値から、上記光が選択的に入射した第1フォトセンサ及び第2フォトセンサを抽出し、その位置と第1入射角及び第2入射角とによって、被写体の位置情報を得ることができる。上記構成により、各フォトセンサに入射する光の入射角を選択的に定めつつ、複数のフォトセンサ全体で受光できる光の入射角の範囲を広げることができ、よって、検出可能領域が広い固体撮像装置、または半導体表示装置を実現することができる。なお、上記構成に加えて、第1入射角が互いに異なる少なくとも2つの第1フォトセンサは、第1入射方向の上流側の第1フォトセンサの方が、第1入射方向の下流側の第1フォトセンサよりも、第1入射角が大きいことを特徴としていても良い。上記構成を付加することで、検出可能領域の分布のむらをなくし、検出可能領域をより広げることができる。或いは、上記構成に加えて、第2入射角が互いに異なる少なくとも2つの第2フォトセンサは、第2入射方向の上流側の第2フォトセンサの方が、第2入射方向の下流側の第2フォトセンサよりも、第2入射角が大きいことを特徴としていても良い。上記構成を付加することで、検出可能領域の分布のむらをなくし、検出可能領域をより広げることができる。本発明の一態様により、非接触にて、被写体の位置情報の取得を容易に行うことができる固体撮像装置、または半導体表示装置を提供することができる。或いは、本発明の一態様により、非接触にて、被写体の位置情報の取得を容易に行うことができる固体撮像装置の駆動方法、または半導体表示装置の駆動方法を提供することができる。以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。実施の形態1本発明の一態様に係る固体撮像装置、または半導体表示装置は、画素部に複数のフォトセンサを有する。上記複数のフォトセンサは、入射される光の入射方向によって分類することができる。本発明の一態様では、少なくとも第1入射方向からの光が入射される複数の第1フォトセンサと、第1入射方向とは異なる第2入射方向からの光が入射される複数の第2フォトセンサとを有する。複数の第1フォトセンサPSRと、複数の第2フォトセンサPSLとが交互に配置された画素部の構成を例に挙げて、本発明の一態様に係る固体撮像装置、または半導体表示装置について説明する。図1に、画素部の断面図を一例として示す。具体的に図1では、9つの第1フォトセンサPSR0~PSR8と、9つの第2フォトセンサPSL0~PSL8とが交互に並んでいる場合を例示しており、図面に向かって左から、PSR0、PSL8、PSR1、PSL7、...、PSR7、PSL1、PSR8、PSL0の順に上記フォトセンサが並んでいる。また、図1では、第1入射方向が、図面に向かって右から左の方向に相当し、第2入射方向が、図面に向かって左から右の方向に相当する場合を例示している。すなわち、第1入射方向と第2入射方向の間の角度が180度である場合を例示している。なお、第1入射方向と第2入射方向の間の角度は180度に限定されず、0度より大きく180度以下の範囲に収まるように、実施者が上記角度を適宜設定することができる。ただし、第1入射方向と第2入射方向の間の角度を90度以上180度以下に設定することで、検出可能領域100をより広げることができるので、望ましい。第1フォトセンサPSR0~PSR8には、第1入射方向から、第1入射角を有する光が入射される。また、第2フォトセンサPSL0~PSL8には、第2入射方向から、第2入射角を有する光が入射される。次いで、図2を用いて、本明細書における入射角と入射方向の定義について説明する。図2に示すように、x軸とy軸で形成される境界面上において、第1フォトセンサPSR及び第2フォトセンサPSLがx軸上に配置されているとし、境界面フォトセンサの受光面に相当するの法線方向をz軸と仮定する。そして、第1フォトセンサPSRに入射する光を第1入射光とし、第2フォトセンサPSLに入射する光を第2入射光とすると、第1入射光及び第2入射光の入射面は、x軸とz軸で形成される面と平行となる。第1入射角は、上記入射面内において第1入射光とz軸のなす角に相当する。第2入射角は、上記入射面内において第2入射光とz軸のなす角に相当する。そして、第1入射方向は、第1入射光のうち、境界面に平行な成分の方位に相当する。第2入射方向は、第2入射光のうち、境界面に平行な成分の方位に相当する。なお、図2では、第1入射方向と第2入射方向の間の角度が180度である場合を例示しており、第1入射面と第2入射面とが一致するため、第1入射面と第2入射面とを単に入射面として示している。ただし、第1入射方向と第2入射方向の間の角度が0度以上180度未満である場合は、第1入射面と第2入射面とは一致しない。再び図1に戻り、本発明の一態様に係る構成について説明をする。図1では、各フォトセンサに入射する光の経路を、光線として破線で示している。ただし、フォトセンサにおいて光電変換できる波長の光には、可視光や赤外光など指向性の低い光も含まれる。よって、実際には、各入射角の値は幅を有しており、その範囲は明確ではなく、理論上は無限大に及んでいる。本発明では、例えば、光電変換により得られる電圧値または電流値が最も高い場合における角度を、入射角とすることができる。そして、本発明の一態様では、複数の第1フォトセンサPSRのそれぞれにおける第1入射角が異なっている。上記構成により、複数の各第1フォトセンサPSRに入射する光の第1入射角を選択的に定めつつ、複数の第1フォトセンサPSR全体で受光できる光の入射角の範囲を広げることができ、よって、検出可能領域100が広い固体撮像装置、または半導体表示装置を実現することができる。また、本発明の一態様では、複数の第2フォトセンサPSLのそれぞれにおける第2入射角が異なっている。上記構成により、複数の各第2フォトセンサPSLに入射する光の第2入射角を選択的に定めつつ、複数の第2フォトセンサPSL全体で受光できる光の入射角の範囲を広げることができ、よって、検出可能領域100が広い固体撮像装置、または半導体表示装置を実現することができる。具体的に図1では、第1フォトセンサPSR0~PSR8のそれぞれにおける第1入射角をαR0~αR8とすると、第1入射方向側から最も遠い第1入射角αR0が最も小さく、第1入射方向側に近づくに連れて第1入射角αR1~αR8の順に大きくなっている場合を例示している。すなわち、第1入射角が互いに異なる少なくとも2つの第1フォトセンサPSRは、第1入射方向の上流側の第1フォトセンサPSRの方が、第1入射方向の下流側の第1フォトセンサPSRよりも、第1入射角が大きくなっている。複数の第1フォトセンサPSRにおける第1入射角の大小関係に上記構成を採用することで、固体撮像装置、または半導体表示装置の検出可能領域100をより広げることができる。また、具体的に図1では、第2フォトセンサPSL0~PSL8のそれぞれにおける第2入射角をαL0~αL8とすると、第2入射方向側から最も遠い第2入射角αL0が最も小さく、第2入射方向側に近づくに連れて第2入射角αL1~αL8の順に大きくなっている場合を例示している。すなわち、第2入射角が互いに異なる少なくとも2つの第2フォトセンサPSLは、第2入射方向の上流側の第2フォトセンサPSLの方が、第2入射方向の下流側の第2フォトセンサPSLよりも、第2入射角が大きくなっている。複数の第2フォトセンサPSLにおける第2入射角の大小関係に上記構成を採用することで、固体撮像装置、または半導体表示装置の検出可能領域100をより広げることができる。なお、検出可能領域100は、入射方向の異なる少なくとも2つのフォトセンサに光が入射する範囲である。よって、図1の場合、第1フォトセンサPSRの少なくとも1つ、及び第2フォトセンサPSLの少なくとも1つに光が入射する範囲が、検出可能領域100となる。また、複数の第1フォトセンサにおける光の第1入射角は、必ずしも全て互いに異なっている必要はない。複数の第1フォトセンサのうち、少なくとも一つの第1フォトセンサにおける第1入射角が、他の一つの第1フォトセンサにおける第1入射角と異なっていれば、検出可能領域100を広げるという効果を得ることができる。また、複数の第2フォトセンサにおける光の第2入射角は、必ずしも全て互いに異なっている必要はない。複数の第2フォトセンサのうち、少なくとも一つの第2フォトセンサにおける第2入射角が、他の一つの第2フォトセンサにおける第2入射角と異なっていれば、検出可能領域100を広げるという効果を得ることができる。なお、複数の第1フォトセンサにおける光の第1入射角が異なっているか、若しくは、複数の第2フォトセンサにおける光の第2入射角が異なっているかの、いずれか一つの構成を採用するだけでも、検出可能領域100を広げるという効果は、得ることができる。そして、被写体から発せられる光、或いは被写体において反射した光は、複数の第1フォトセンサPSRのいずれかと、複数の第2フォトセンサPSLのいずれかに、選択的に入射する。入射した光を光電変換することにより得られた電流値または電圧値から、上記光が選択的に入射した第1フォトセンサPSR及び第2フォトセンサPSLを抽出し、その位置と第1入射角及び第2入射角とによって、被写体の位置情報を得ることができる。例えば、図3Aに、図1に示した第1フォトセンサPSR0~PSR8と第2フォトセンサPSL0~PSL8のうち、第1フォトセンサPSR2及び第2フォトセンサPSL4に、被写体101からの光が選択的に入射している場合の断面図を示す。図3Aの場合、第1フォトセンサPSR2に入射する光線の経路と、第2フォトセンサPSL4に入射する光線の経路とが交差するポイントに、被写体101が存在する。よって、第1フォトセンサPSR2と第2フォトセンサPSL4の距離と、第1フォトセンサPSR2における第1入射角αR2と、第2フォトセンサPSL4における第2入射角αL4とから、被写体101の位置情報を算出することができる。なお、被写体101からの光が指向性の高いものである場合は、第1フォトセンサPSR0~PSR8のいずれか一つ、及び、第2フォトセンサPSL0~PSL8のいずれか一つにおいて得られる電流値または電圧値と、他のフォトセンサにおいて得られる電流値または電圧値との差が大きくなる。しかし、被写体101からの光が、可視光や赤外光などのように指向性がさほど高くない場合、被写体101からの光は、必ずしも一つの第1フォトセンサPSR及び一つの第2フォトセンサPSLにのみ入射するとは限らない。実際には、互いに隣接する複数のフォトセンサに、被写体101からの光が入射する。被写体101が図3Aに示した位置に存在する場合の、第1フォトセンサPSR0~PSR8と第2フォトセンサPSL0~PSL8においてそれぞれ得られる電圧値を、図3Bに一例として示す。横軸は第1フォトセンサPSR0~PSR8と第2フォトセンサPSL0~PSL8の位置を示し、縦軸は各フォトセンサにおいて、被写体101からの光により得られる電圧値を示している。図3Bでは、第1フォトセンサPSR0~PSR8のうち、第1フォトセンサPSR2において得られる電圧値が最も高い。そして、第1フォトセンサPSR2に隣接する第1フォトセンサPSR1及び第1フォトセンサPSR3において得られる電圧値も、他の第1フォトセンサPSRにおいて得られる電圧値より高い。また、図3Bでは、第2フォトセンサPSL0~PSL8のうち、第2フォトセンサPSL4において得られる電圧値が最も高い。そして、第2フォトセンサPSL4に隣接する第2フォトセンサPSL3及び第2フォトセンサPSL5において得られる電圧値も、他の第2フォトセンサPSLにおいて得られる電圧値より高い。よって、図3Bに示すように、第1フォトセンサPSR2に入射する光線の経路と、第2フォトセンサPSL4に入射する光線の経路とが交差するポイントと一致するように、被写体101が存在する場合でも、隣接するフォトセンサにおいて、被写体101からの光の入射により電圧値または電流値が高くなる。ただし、最も高い電圧値または電流値が得られる第1フォトセンサPSRと第2フォトセンサPSLを抽出することで、被写体101からの光の指向性が低い場合でも、被写体101の位置情報を得ることができる。また、被写体101が、複数の第1フォトセンサPSRに入射する光線の経路と、複数の第2フォトセンサPSLに入射する光線の経路とから外れたポイントに存在する場合もあり得る。図4Aに、被写体101が、各フォトセンサに入射する光線の経路から外れている場合の断面図を示す。図4Aの場合、第1フォトセンサPSR1に入射する光線の経路と、第1フォトセンサPSR2に入射する光線の経路の間、及び、第2フォトセンサPSL3に入射する光線の経路と、第2フォトセンサPSL4に入射する光線の経路の間に、被写体101が存在する。この場合、これらの光線の経路が交差する4つのポイントA乃至Dの中に、被写体101が存在する。なお、ポイントAは、第1フォトセンサPSR1に入射する光線の経路と、第2フォトセンサPSL4に入射する光線の経路が交差するポイントである。ポイントBは、第1フォトセンサPSR2に入射する光線の経路と、第2フォトセンサPSL4に入射する光線の経路が交差するポイントである。ポイントCは、第1フォトセンサPSR2に入射する光線の経路と、第2フォトセンサPSL3に入射する光線の経路が交差するポイントである。ポイントDは、第1フォトセンサPSR1に入射する光線の経路と、第2フォトセンサPSL3に入射する光線の経路が交差するポイントである。図4Aの場合、被写体101の位置情報にさほど正確性の高さが要求されていないのであれば、最も高い電圧値または電流値が得られる第1フォトセンサPSRと第2フォトセンサPSLを抽出することで、ポイントA乃至Dのうち、被写体101に最も近いポイントの位置情報を、被写体101の位置情報として得ることができる。被写体101が図4Aに示した位置に存在する場合の、第1フォトセンサPSR0~PSR8と第2フォトセンサPSL0~PSL8においてそれぞれ得られる電圧値を、図4Bに一例として示す。横軸は第1フォトセンサPSR0~PSR8と第2フォトセンサPSL0~PSL8の位置を示し、縦軸は各フォトセンサにおいて、被写体101からの光により得られる電圧値を示している。図4Bでは、第1フォトセンサPSR2において得られる電圧値が、第1フォトセンサPSR0~PSR8の中で最も高い。また、第2フォトセンサPSL4において得られる電圧値が、第2フォトセンサPSL0~PSL8の中で最も高い。従って、第1フォトセンサPSR2に入射する光線の経路と、第2フォトセンサPSL4に入射する光線の経路が交差するポイントBが、最も被写体101に近いことが分かる。ポイントBの位置情報は、第1フォトセンサPSR2と第2フォトセンサPSL4の距離と、第1フォトセンサPSR2における第1入射角αR2と、第2フォトセンサPSL4における第2入射角αL4とから算出することができる。そして、算出された位置情報を、被写体101の位置情報の近似値として用いることができる。なお、図4Aの場合において、被写体101の位置情報に高い正確性が要求されているのであれば、ポイントA乃至Dの位置情報と、各フォトセンサにおいて得られる電圧値または電流値から、被写体101の位置情報を算出すれば良い。この場合、被写体101からの光の拡散を予め把握しておくことで、算出される位置情報の正確性をより高めることができる。よって、被写体101が、ポイントA乃至Dの各ポイントに一致している場合に各フォトセンサにおいて得られる電圧値または電流値を、事前に計測しておくことが望ましい。なお、図1と図3及び図4では、複数の第1フォトセンサPSRと複数の第2フォトセンサPSLとが1つずつ交互に配置されている場合を例示しているが、本発明はこの構成に限定されない。複数の第1フォトセンサPSRと複数の第2フォトセンサPSLとが複数ずつ交互に配置されていても良い。また、図1と図3及び図4の場合だと、第1入射方向側により近づくほど、第1フォトセンサPSRに入射する光線の間隔が狭く、逆に、第1入射方向側から遠ざかるほど、第1フォトセンサPSRに入射する光線の間隔が広くなっている。これは、フォトセンサが形成されている境界面から離れた領域ほど顕著である。そこで、光線の間隔をより一定に近づけるために、第1入射方向側により近づくほど、第1フォトセンサPSRの間隔が広くなるように、逆に、第1入射方向側から遠ざかるほど、第1フォトセンサPSRの間隔が狭くなるように、複数の第1フォトセンサPSRを配置するようにしても良い。そして、間隔が広くなるように配置された第1フォトセンサPSR間に、第2フォトセンサPSLを複数配置するようにしても良い。また、間隔が狭くなるように配置された第1フォトセンサPSR間には、第2フォトセンサPSLを単数配置するか、或いは第1フォトセンサPSRのみを連続して配置するようにしても良い。上記構成により、光線の間隔をより一定に近づけることができるため、位置情報の取得をより正確に行うことができる。また、図1と図3及び図4の場合だと、第1入射方向と平行になるように複数の第1フォトセンサPSRが一列に配置されており、第2入射方向と平行になるように複数の第2フォトセンサPSLが一列に配置されている。しかし、本発明の一態様では、共通の入射方向からの光が入射する複数のフォトセンサにおいて、必ずしも上記光の入射面が共通である必要はない。すなわち、上記複数のフォトセンサは、同じ入射方向からの光が入射されていれば良く、入射方向と平行になるように一列に配置されている必要はない。比較例次いで、検出可能領域を広げるという本発明の一態様によって得られる効果を分かりやすく説明するために、第1入射角と第2入射角とが一律に定められている場合の、画素部の構成について説明する。図5に、第1入射角と第2入射角とが一律に定められている複数のフォトセンサが形成された、画素部の断面図を一例として示す。具体的に図5では、図1と同様に、9つの第1フォトセンサPSR0~PSR8と、9つの第2フォトセンサPSL0~PSL8とが交互に並んでいる場合を例示しており、図面に向かって左から、PSR0、PSL8、PSR1、PSL7、...、PSR7、PSL1、PSR8、PSL0の順に上記フォトセンサが並んでいる。また、図5では、第1入射方向が、図面に向かって右から左の方向に相当し、第2入射方向が、図面に向かって左から右の方向に相当する場合を例示している。すなわち、第1入射方向と第2入射方向の間の角度が180度である場合を例示している。第1フォトセンサPSR0~PSR8には、第1入射方向から、第1入射角を有する光が入射される。また、第2フォトセンサPSL0~PSL8には、第2入射方向から、第2入射角を有する光が入射される。そして、図5では、複数の第1フォトセンサPSRにおける第1入射角αRが全て同じ値を有しており、なおかつ、複数の第2フォトセンサPSLにおける第2入射角αLが全て同じ値を有している。そのため、図5の場合、検出可能領域200が、第1フォトセンサPSR0に入射する光線と、第2フォトセンサPSL0に入射する光線とで囲まれた領域となる。図5の場合、検出可能領域200の分布にむらが存在する。具体的には、画素部の法線方向における検出可能領域200の幅が、画素部の中央部よりも端部の方で短くなる。よって、複数の第1フォトセンサPSRと複数の第2フォトセンサPSLが形成されている境界面からの距離が同じであっても、画素部の部位によって、被写体が検出できる場合とできない場合とが生じる。また、図5の場合、第1入射角αRを小さくすることで、検出可能領域200を広げることはできる。しかし、第1入射角αRが小さい場合、被写体からの光が少しでも拡散すると、上記光が互いに隣接する複数の第1フォトセンサPSRに同時に入りやすくなる。そのため、第1フォトセンサPSRによって得られる位置情報の正確性が低くなる。また、第1入射角αRが小さい場合、外光、具体的には、被写体以外の物体から発せられる光、或いは被写体以外の物体において反射する光などが、第1フォトセンサPSRに入りやすくなる。そのため、第1フォトセンサPSRの感度が低くなる。そして、第1入射角αRを小さくし、なおかつ複数の第1フォトセンサPSRにおける第1入射角αRを全て同じ値に設定すると、各第1フォトセンサPSRに入射する光線どうしの間隔が狭くなるため、位置情報の正確性がさらに低くなりやすく、また、感度がさらに低くなりやすい。また、第2フォトセンサPSLにおける第2入射角αLについても、同じ事が言える。すなわち、第2入射角αLを小さくすることで、検出可能領域200を広げることはできる。しかし、第2入射角αLが小さい場合、被写体からの光が少しでも拡散すると、上記光が互いに隣接する複数の第2フォトセンサPSLに同時に入りやすくなる。そのため、第2フォトセンサPSLによって得られる位置情報の正確性が低くなる。また、第2入射角αLが小さい場合、外光、具体的には、被写体以外の物体から発せられる光、或いは被写体以外の物体において反射する光などが、第2フォトセンサPSLに入りやすくなる。そのため、第2フォトセンサPSLの感度が低くなる。そして、第2入射角αLを小さくし、なおかつ複数の第2フォトセンサPSLにおける第2入射角αLを全て同じ値に設定すると、各第2フォトセンサPSLに入射する光線どうしの間隔が狭くなるため、位置情報の正確性がさらに低くなりやすく、また、感度がさらに低くなりやすい。一方、図1に示した、本発明の一態様に係る固体撮像装置または半導体表示装置では、共通の入射方向を有する複数のフォトセンサの入射角を全て同じにせず、少なくとも一つを他の一つと異ならせている。上記構成により、上記複数のフォトセンサにおける入射角を一律に小さくしなくとも、検出可能領域100を広げることができる。また、入射角が小さいフォトセンサにおいても、隣接するフォトセンサと入射角を異ならせることで、各フォトセンサに入射する光線どうしの間隔を図5の場合よりも広げることができる。従って、本発明の一態様に係る固体撮像装置または半導体表示装置では、位置情報の正確性の高さと、感度の高さを確保しつつも、検出可能領域100を広げることができる。位置情報の算出方法の一例位置情報の算出は、三角測量法などを用いて行うことができる。次いで、位置情報の具体的な算出方法について、一例を挙げて説明する。まず、位置情報の取得を行うための、固体撮像装置または半導体表示装置の構造の一例を図6に示す。図6の固体撮像装置または半導体表示装置の画素部の断面図では、第1入射方向を有する5つの第1フォトセンサPSR0~PSR4と、第1入射方向とは逆方向の第2入射方向を有する5つの第2フォトセンサPSL0~PSL4との配置を示している。具体的に、図6では、基板120上に遮蔽膜121が形成されており、遮蔽膜121上に第1フォトセンサPSR0~PSR4と第2フォトセンサPSL0~PSL4と、が配置されている。そして、第1フォトセンサPSR0~PSR4と第2フォトセンサPSL0~PSL4は、図面に向かって左側から、PSR0、PSL4、PSR1、PSL3、...、PSR3、PSL1、PSR4、PSL0の順に交互に並んでいると仮定する。また、第1フォトセンサPSR0~PSR4及び第2フォトセンサPSL0~PSL4を間に挟むように、基板120と対峙する位置に基板122が配置されており、基板122上には部分的に開口部を有する遮蔽膜123が形成されている。なお、図6では、基板122のうち、第1フォトセンサPSR0~PSR4及び第2フォトセンサPSL0~PSL4に近い側の面上に遮蔽膜123が形成されている例を示しているが、本発明の一態様はこの構成に限定されない。基板122のうち、第1フォトセンサPSR0~PSR4及び第2フォトセンサPSL0~PSL4に近い側の面とは異なる面上に、遮蔽膜123が形成されていても良い。また、図6では、第1フォトセンサPSR0~PSR4にそれぞれ入射する光の入射角を、αR0~αR4として示す。αR0は0度であり、αR0からαR4まで順にその値が大きくなるものと仮定する。また、図6では、第2フォトセンサPSL0~PSL4にそれぞれ入射する光の入射角を、αL0~αL4として示す。αL0は0度であり、αL0からαL4まで順にその値が大きくなるものと仮定する。なお、入射角は、遮蔽膜123が有する開口部の位置によって制御することができる。すなわち、開口部と第1フォトセンサPSR0~PSR4を結ぶ方向と、基板120の法線方向とがなす角度がαR0~αR4となる位置に、遮蔽膜123において開口部を設けることで、第1入射角を制御することができる。また、遮蔽膜123において開口部を、第2フォトセンサPSL0~PSL4となす角度がαL0~αL4となる位置に設けることで、第2入射角を制御することができる。また、第1フォトセンサPSR0の位置を原点0、0にとり、第1入射方向の方向、すなわち図面に向かって右方向をx軸、上方向をz軸とする。第1フォトセンサPSRnn=0~4の位置を座標xRn、0、被写体の位置を座標xd、zdで表すとする。そして、第1フォトセンサPSRnにおいて被写体からの光が入射したとすると、以下の式1の関係が成り立つ。xd=xRnzdtanαRn式1また、第2フォトセンサPSL0の位置を座標W、0で表すとする。すなわち、第2フォトセンサPSL0は第1フォトセンサPSR0からx軸方向にW離れた位置にあるとする。そして、第2フォトセンサPSLmm=0~4の位置は、座標W-xLm、0xL0=0で表されるとする。第2フォトセンサPSLmにおいて被写体からの光が入射したとすると、以下の式2の関係が成り立つ。W-xd=xLmzdtanαLm式2よって、上記式1と式2から、以下の式3と式4が導き出される。xd=xRntanαLmW-xLmtanαRn/tanαRntanαLm式3zd=W-xRn-xLm/tanαRntanαLm式4なお、第1フォトセンサPSRnを一定間隔ピッチpで形成し、各第1フォトセンサPSRnに入射する光線が仮想焦点DRx、-DRzで交差するとした場合、以下の式5が成り立つ。tanαRn=pn-DRx/DRz式5また、同様に、第2フォトセンサPSLmを一定間隔ピッチpで形成し、各第2フォトセンサPSLmに入射する光線が仮想焦点W-DLx、-DLzで交差するとした場合、以下の式6が成り立つ。tanαLm=pm-DLx/DLz式6仮想焦点の位置と、上記式5または式6を用いることで、xd、zdの算出の際に用いるtanαRn、tanαLmの値をフォトセンサの数だけ用意する必要がなく、座標xd、zdの算出が容易になる。なお、本実施の形態では、1次元に配列されたフォトセンサを用いて、被写体の位置情報を得る方法について示したが、同様に、画素部において二次元に配列されたフォトセンサを用いて、被写体の位置情報を得ることもできる。また、被写体の距離、すなわち、zdが特定の値にあることを検出した場合、予め設定された制御信号を生成することが可能である。例えば、zdが特定の値以下にあることを検出した場合、特定のキー入力を意味する制御信号を生成することが可能である。上記構成とすることで、固体撮像装置または半導体表示装置に被写体が触れることなく、被写体の位置情報を得ることができる固体撮像装置または半導体表示装置を提供することができる。実施の形態2本実施の形態では、本発明の一態様に係る固体撮像装置または半導体表示装置が有する、フォトセンサの具体的な構成について説明する。図7Aは、フォトセンサ301の接続構成を示す回路図の一例である。フォトセンサ301は、フォトダイオード302と、増幅回路303とを有している。フォトダイオード302は、半導体の接合部に光があたると電流が発生する性質を有する光電変換素子である。増幅回路303は、フォトダイオード302が受光することで得られる電流を増幅する、或いは、上記電流によって蓄積された電荷を保持する回路である。増幅回路303の構成は、フォトダイオード302において生じる電流を増幅できる、或いは、上記電流によって蓄積された電荷を保持できるのであれば良く、あらゆる形態を採用することができるが、少なくとも増幅回路303は、フォトダイオード302において生じる電流を増幅するトランジスタ305を有する。なお、トランジスタが有するソース電極とドレイン電極は、トランジスタの極性及び各電極に与えられる電位の高低差によって、その呼び方が入れ替わる。一般的に、nチャネル型トランジスタでは、低い電位が与えられる電極がソース電極と呼ばれ、高い電位が与えられる電極がドレイン電極と呼ばれる。また、pチャネル型トランジスタでは、低い電位が与えられる電極がドレイン電極と呼ばれ、高い電位が与えられる電極がソース電極と呼ばれる。以下、ソース電極とドレイン電極のいずれか一方を第1端子、他方を第2端子とし、図7Aに示したフォトセンサ301の、具体的な構成について説明する。図7Aに示すフォトセンサ301は、増幅回路303が、増幅回路303内への上記電流の供給を制御するスイッチング素子として機能するトランジスタ304と、トランジスタ304の第2端子に与えられる電位に従って、その第1端子と第2端子間の電流値或いは抵抗値が定まるトランジスタ305と、上記電流値或いは抵抗値によって定まる出力信号の電位を、配線OUTに供給するためのスイッチング素子として機能するトランジスタ306とを有する。具体的に、図7Aでは、フォトダイオード302の陽極が、配線PRに接続されている。また、フォトダイオード302の陰極が、トランジスタ304の第1端子に接続されている。トランジスタ304の第2端子は、増幅回路303内の他の半導体素子に接続されているため、増幅回路303内の構成によって、トランジスタ304の第2端子の接続先は異なるが、図7Aでは、トランジスタ304の第2端子がトランジスタ305のゲート電極に接続されている。また、トランジスタ304のゲート電極は、配線TXに接続されている。配線TXには、トランジスタ304のスイッチングを制御するための信号の電位が与えられている。トランジスタ305の第1端子は、ハイレベルの電源電位VDDが与えられている配線VRに接続されている。トランジスタ305の第2端子は、トランジスタ306の第1端子に接続されている。トランジスタ306の第2端子は、配線OUTに接続されている。トランジスタ306のゲート電極は、配線SEに接続されており、配線SEにはトランジスタ306のスイッチングを制御する信号の電位が与えられる。そして、配線OUTには、増幅回路303から出力される出力信号の電位が与えられる。図7Aでは、トランジスタ304の第2端子とトランジスタ305のゲート電極が接続されているノードを、ノードFDとして示している。ノードFDに蓄積される電荷の量によって、出力信号の電位が定まる。ノードFDにおいて電荷をより確実に保持するために、ノードFDに保持容量を接続するようにしても良い。なお、本明細書において接続とは電気的な接続を意味しており、電流、電圧または電位が、供給可能、或いは伝送可能な状態に相当する。従って、接続している状態とは、直接接続している状態を必ずしも指すわけではなく、電流、電圧または電位が、供給可能、或いは伝送可能であるように、配線、抵抗、ダイオード、トランジスタなどの回路素子を介して間接的に接続している状態も、その範疇に含む。また、回路図上は独立している構成要素どうしが接続されている場合であっても、実際には、例えば配線の一部が電極として機能する場合など、一の導電膜が、複数の構成要素の機能を併せ持っている場合もある。本明細書において接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。なお、図7Aでは、配線PRと、配線TXと、配線OUTとが各フォトセンサ301に接続されている場合を例示しているが、本発明の一態様では、各フォトセンサ301が有する配線の数はこれに限定されない。上記配線に加えて、電源電位が与えられる配線、増幅回路303に保持されている電荷の量をリセットするための信号の電位が与えられる配線などが、各フォトセンサ301に接続されていても良い。なお、図7Aでは、増幅回路303がスイッチング素子として機能するトランジスタ304を一つだけ有するフォトセンサ301の構成を示しているが、本発明はこの構成に限定されない。本発明の一態様では、一のトランジスタが一のスイッチング素子として機能する構成を示しているが、複数のトランジスタが一のスイッチング素子として機能していても良い。複数のトランジスタが一のスイッチング素子として機能する場合、上記複数のトランジスタは並列に接続されていても良いし、直列に接続されていても良いし、直列と並列が組み合わされて接続されていても良い。本明細書において、トランジスタが直列に接続されている状態とは、例えば、第1のトランジスタの第1端子と第2端子のいずれか一方のみが、第2のトランジスタの第1端子と第2端子のいずれか一方のみに接続されている状態を意味する。また、トランジスタが並列に接続されている状態とは、第1のトランジスタの第1端子が第2のトランジスタの第1端子に接続され、第1のトランジスタの第2端子が第2のトランジスタの第2端子に接続されている状態を意味する。また、図7Aでは、トランジスタ304がゲート電極を活性層の片側にのみ有している場合を示している。トランジスタ304が、活性層を間に挟んで存在する一対のゲート電極を有している場合、一方のゲート電極にはスイッチングを制御するための信号が与えられ、他方のゲート電極は、電気的に絶縁しているフローティングの状態であっても良いし、電位が他から与えられている状態であっても良い。後者の場合、一対の電極に、同じ高さの電位が与えられていても良いし、他方のゲート電極にのみグラウンドなどの固定電位が与えられていても良い。他方のゲート電極に与える電位の高さを制御することで、トランジスタ304の閾値電圧を制御することができる。なお、図7Aにおいて、増幅回路303を構成しているトランジスタ304、トランジスタ305、トランジスタ306は、その活性層に、酸化物半導体が用いられていても良いし、酸化物半導体以外の、非晶質、微結晶、多結晶、または単結晶の、シリコンまたはゲルマニウムなどの半導体が用いられていても良い。フォトセンサ301内の全てのトランジスタの活性層に、同じ材料の半導体を用いることで、プロセスを簡略化することができる。また、トランジスタ304の活性層に、酸化物半導体を用いることで、トランジスタ304のオフ電流を著しく小さくすることができる。トランジスタ304は、フォトセンサ301において蓄積された電荷を保持するためのスイッチング素子として機能するため、電荷保持期間における電荷のリークを小さく抑えることができる。また、トランジスタ305、トランジスタ306の活性層に、例えば、多結晶または単結晶のシリコンなどのように、酸化物半導体よりも高い移動度が得られる半導体材料を用いることで、フォトセンサ301からの位置情報の読み出しを高速で行うことができる。なお、特に断りがない限り、本明細書でオフ電流とは、nチャネル型トランジスタにおいては、ドレイン電極をソース電極とゲート電極よりも高い電位とした状態において、ソース電極の電位を基準としたときのゲート電極の電位が0以下であるときに、ソース電極とドレイン電極の間に流れる電流のことを意味する。或いは、本明細書でオフ電流とは、pチャネル型トランジスタにおいては、ドレイン電極をソース電極とゲート電極よりも低い電位とした状態において、ソース電極の電位を基準としたときのゲート電極の電位が0以上であるときに、ソース電極とドレイン電極の間に流れる電流のことを意味する。なお、電子供与体ドナーとなる水分または水素などの不純物が低減されることで高純度化され、なおかつ酸素欠損が低減された酸化物半導体purifiedOSは、i型真性半導体又はi型に限りなく近い。そのため、上記酸化物半導体を用いたトランジスタは、オフ電流が著しく低いという特性を有する。具体的に、高純度化され、なおかつ酸素欠損が低減された酸化物半導体は、二次イオン質量分析法SIMS:SecondaryIonMassSpectrometryによる水素濃度の測定値が、5×1019/cm3以下、好ましくは5×1018/cm3以下、より好ましくは5×1017/cm3以下、さらに好ましくは1×1016/cm3以下とする。また、ホール効果測定により測定できる酸化物半導体膜のキャリア密度は、1×1014/cm3未満、好ましくは1×1012/cm3未満、さらに好ましくは1×1011/cm3未満とする。また、酸化物半導体のバンドギャップは、2eV以上、好ましくは2.5eV以上、より好ましくは3eV以上である。水分または水素などの不純物濃度が十分に低減されることで高純度化され、なおかつ酸素欠損が低減された酸化物半導体膜を用いることにより、トランジスタのオフ電流を下げることができる。ここで、酸化物半導体膜中の、水素濃度の分析について触れておく。酸化物半導体膜中及び導電膜中の水素濃度測定は、SIMSで行う。SIMSは、その原理上、試料表面近傍や、材質が異なる膜との積層界面近傍のデータを正確に得ることが困難であることが知られている。そこで、膜中における水素濃度の厚さ方向の分布をSIMSで分析する場合、対象となる膜が存在する範囲において、値に極端な変動が無く、ほぼ一定の値が得られる領域における平均値を、水素濃度として採用する。また、測定の対象となる膜の厚さが小さい場合、隣接する膜内の水素濃度の影響を受けて、ほぼ一定の値が得られる領域を見いだせない場合がある。この場合、当該膜が存在する領域における、水素濃度の極大値または極小値を、当該膜中の水素濃度として採用する。さらに、当該膜が存在する領域において、極大値を有する山型のピーク、極小値を有する谷型のピークが存在しない場合、変曲点の値を水素濃度として採用する。具体的に、高純度化され、なおかつ酸素欠損が低減された酸化物半導体膜を活性層として用いたトランジスタのオフ電流が低いことは、いろいろな実験により証明できる。例えば、チャネル幅が1×106μmでチャネル長が10μmの素子であっても、ソース電極とドレイン電極間の電圧ドレイン電圧が1Vから10Vの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち1×10-13A以下という特性を得ることができる。この場合、オフ電流をトランジスタのチャネル幅で除した数値に相当するオフ電流密度は、100zA/μm以下であることが分かる。また、容量素子とトランジスタとを接続して、容量素子に流入または容量素子から流出する電荷を当該トランジスタで制御する回路を用いて、オフ電流密度の測定を行った。当該測定では、上記トランジスタに高純度化された酸化物半導体膜をチャネル形成領域に用い、容量素子の単位時間あたりの電荷量の推移から当該トランジスタのオフ電流密度を測定した。その結果、トランジスタのソース電極とドレイン電極間の電圧が3Vの場合に、数十yA/μmという、さらに低いオフ電流密度が得られることが分かった。したがって、本発明の一態様に係る半導体表示装置では、高純度化された酸化物半導体膜を活性層として用いたトランジスタのオフ電流密度を、ソース電極とドレイン電極間の電圧によっては、100yA/μm以下、好ましくは10yA/μm以下、更に好ましくは1yA/μm以下にすることができる。従って、高純度化された酸化物半導体膜を活性層として用いたトランジスタは、オフ電流が、結晶性を有するシリコンを用いたトランジスタに比べて著しく低い。なお、酸化物半導体としては、好ましくはInまたはZnを含有する酸化物半導体を用いるとよく、さらに好ましくは、In及びGaを含有する酸化物半導体、またはIn及びZnを含有する酸化物半導体を用いるとよい。酸化物半導体膜をi型真性とするため、後に説明する脱水化または脱水素化は有効である。また、酸化物半導体を用いたトランジスタの電気特性のばらつきを低減するためのスタビライザーとして、それらに加えてガリウムGaを含むことが好ましい。また、スタビライザーとしてスズSnを含むことが好ましい。また、スタビライザーとしてハフニウムHfを含むことが好ましい。また、スタビライザーとしてアルミニウムAlを含むことが好ましい。また、他のスタビライザーとして、ランタノイドである、ランタンLa、セリウムCe、プラセオジムPr、ネオジムNd、サマリウムSm、ユウロピウムEu、ガドリニウムGd、テルビウムTb、ジスプロシウムDy、ホルミウムHo、エルビウムEr、ツリウムTm、イッテルビウムYb、ルテチウムLuのいずれか一種または複数種を含んでいてもよい。例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化物であるIn-Zn系酸化物、Sn-Zn系酸化物、Al-Zn系酸化物、Zn-Mg系酸化物、Sn-Mg系酸化物、In-Mg系酸化物、In-Ga系酸化物、三元系金属の酸化物であるIn-Ga-Zn系酸化物IGZOとも表記する、In-Al-Zn系酸化物、In-Sn-Zn系酸化物、Sn-Ga-Zn系酸化物、Al-Ga-Zn系酸化物、Sn-Al-Zn系酸化物、In-Hf-Zn系酸化物、In-La-Zn系酸化物、In-Ce-Zn系酸化物、In-Pr-Zn系酸化物、In-Nd-Zn系酸化物、In-Sm-Zn系酸化物、In-Eu-Zn系酸化物、In-Gd-Zn系酸化物、In-Tb-Zn系酸化物、In-Dy-Zn系酸化物、In-Ho-Zn系酸化物、In-Er-Zn系酸化物、In-Tm-Zn系酸化物、In-Yb-Zn系酸化物、In-Lu-Zn系酸化物、四元系金属の酸化物であるIn-Sn-Ga-Zn系酸化物、In-Hf-Ga-Zn系酸化物、In-Al-Ga-Zn系酸化物、In-Sn-Al-Zn系酸化物、In-Sn-Hf-Zn系酸化物、In-Hf-Al-Zn系酸化物を用いることができる。また、上記酸化物半導体は、珪素を含んでいてもよい。なお、例えば、In-Ga-Zn系酸化物とは、InとGaとZnを含む酸化物という意味であり、InとGaとZnの比率は問わない。また、InとGaとZn以外の金属元素を含んでいてもよい。In-Ga-Zn系酸化物は、無電界時の抵抗が十分に高くオフ電流を十分に小さくすることが可能であり、また、移動度も高いため、固体撮像装置、または半導体表示装置に用いる半導体材料としては好適である。或いは、酸化物半導体は、化学式InMO3ZnOmm>0で表記される材料を用いてもよい。Mは、Ga、Al、MnおよびCoから選ばれた一または複数の金属元素を示す。例えば、Mとして、Ga、Ga及びAl、Ga及びFe、Ga及びNi、Ga及びMn、Ga及びCoなどを適用することができる。また、酸化物半導体として、In3SnO5ZnOnn>0、且つ、nは整数で表記される材料を用いてもよい。なお、上述の組成は結晶構造から導き出されるものであり、あくまでも一例に過ぎないことを付記する。例えば、In:Ga:Zn=1:1:1=1/3:1/3:1/3あるいはIn:Ga:Zn=2:2:1=2/5:2/5:1/5の原子数比のIn-Ga-Zn系酸化物やその組成の近傍の酸化物を用いることができる。あるいは、In:Sn:Zn=1:1:1=1/3:1/3:1/3、In:Sn:Zn=2:1:3=1/3:1/6:1/2あるいはIn:Sn:Zn=2:1:5=1/4:1/8:5/8の原子数比のIn-Sn-Zn系酸化物やその組成の近傍の酸化物を用いるとよい。しかし、これらに限られず、必要とする半導体特性移動度、しきい値、ばらつき等に応じて適切な組成のものを用いればよい。また、必要とする半導体特性を得るために、キャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間結合距離、密度等を適切なものとすることが好ましい。なお、例えば、In、Ga、Znの原子数比がIn:Ga:Zn=a:b:cabc=1である酸化物の組成が、原子数比がIn:Ga:Zn=A:B:CABC=1の酸化物の組成の近傍であるとは、a、b、cが、a―A2b―B2c―C2≦r2を満たすことを言い、rは、例えば、0.05とすればよい。他の酸化物でも同様である。また、酸化物半導体膜は、アモルファス非晶質であってもよいし、結晶性を有していてもよい。後者の場合、単結晶でもよいし、多結晶でもよいし、一部分が結晶性を有する構成でもよいし、アモルファス中に結晶性を有する部分を含む構造でもよいし、非アモルファスでもよい。一部分が結晶性を有する構成の一例として、c軸配向し、かつab面、表面または界面の方向から見て三角形状または六角形状の原子配列を有し、c軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列しており、ab面においてはa軸またはb軸の向きが異なるc軸を中心に回転した結晶CAAC:CAxisAlignedCrystallineともいう。を含む酸化物を用いてもよい。アモルファス状態の酸化物半導体は、比較的容易に平坦な表面を得ることができるため、これを用いてトランジスタを作製した際の界面散乱を低減でき、比較的容易に、比較的高い移動度を得ることができる。また、結晶性を有する酸化物半導体は、アモルファス状態の酸化物半導体に比較してバルク内欠陥を低減することができ、表面の平坦性を高めればアモルファス状態の酸化物半導体以上の移動度を得ることができる。表面の平坦性を高めるためには、平坦な表面上に酸化物半導体を形成することが好ましく、具体的には、平均面粗さRaが1nm以下、好ましくは0.3nm以下、より好ましくは0.1nm以下の表面上に形成するとよい。なお、Raは、JISB0601で定義されている中心線平均粗さを面に対して適用できるよう三次元に拡張したものであり、基準面から指定面までの偏差の絶対値を平均した値と表現でき、以下の式7にて定義される。なお、上記式7において、S0は、測定面座標x1,y1x1,y2x2,y1x2,y2で表される4点によって囲まれる長方形の領域の面積を指し、Z0は測定面の平均高さを指す。Raは原子間力顕微鏡AFM:AtomicForceMicroscopeにて評価可能である。図7Bに、図7Aに示したフォトセンサ301を有する画素部の構成を一例として示す。図7Bでは、複数のフォトセンサ301がマトリクス状に配置されている。各列のフォトセンサ301は、複数の配線PR配線PR1~配線PRxと表記するのいずれか1つと、複数の配線TX配線TX1~配線TXxと表記するのいずれか1つと、複数の配線OUT配線OUT1~配線OUTxと表記するのいずれか1つ、複数の配線VR配線VR1~配線VRxと表記するのいずれか1つと接続されている。また、各行のフォトセンサ301は、複数の配線SE配線SE1~配線SEyと表記するのいずれか1つと接続されている。次いで、図7A及び図7Bに示したフォトセンサ301の動作の一例について説明する。まず、各フォトセンサ301の動作について説明する。図8に、図7A及び図7Bに示したフォトセンサ301に与えられる各種電位のタイミングチャートを一例として示す。なお、図8に示すタイミングチャートでは、フォトセンサ301の動作を分かりやすく説明するため、配線TX、配線SE、配線PRには、ハイレベルかローレベルの電位が与えられるものと仮定する。具体的に、配線TXには、ハイレベルの電位HTXと、ローレベルの電位LTXが与えられるものとし、配線SEには、ハイレベルの電位HSEと、ローレベルの電位LSEが与えられるものとし、配線PRには、ハイレベルの電位HPRと、ローレベルの電位LPRが与えられるものとする。まず、時刻T1において、配線TXの電位を、電位LTXから電位HTXに変化させる。配線TXの電位が電位HTXになると、トランジスタ304はオンになる。なお、時刻T1において、配線SEには電位LSEが与えられ、配線PRには電位LPRが与えられている。次いで、時刻T2において、配線PRの電位を、電位LPRから電位HPRに変化させる。また、時刻T2において、配線TXの電位は電位HTXのままであり、配線SEの電位は電位LSEのままである。よって、ノードFDには配線PRの電位HPRが与えられるため、ノードFDに保持されている電荷の量はリセットされる。次いで、時刻T3において、配線PRの電位を、電位HPRから電位LPRに変化させる。時刻T3の直前まで、ノードFDの電位は電位HPRに保たれているため、配線PRの電位が電位LPRになると、フォトダイオード302に逆方向バイアスの電圧が印加されることになる。そして、フォトダイオード302に逆方向バイアスの電圧が印加された状態で、フォトダイオード302に光が入射すると、フォトダイオード302の陰極から陽極に向かって電流が流れる。上記電流の値は光の強度に従って変化する。すなわち、フォトダイオード302に入射する光の強度が高いほど上記電流値は高くなり、ノードFDからの電荷の流出も大きくなる。逆に、フォトダイオード302に入射する光の強度が低いほど上記電流値は低くなり、ノードFDからの電荷の流出も小さくなる。よって、ノードFDの電位は、光の強度が高いほど変化が大きく、光の強度が低いほど変化が小さい。次いで、時刻T4において、配線TXの電位を電位HTXから電位LTXに変化させると、トランジスタ304はオフになる。よって、ノードFDからフォトダイオード302への電荷の移動が止まるため、ノードFDの電位が定まる。次いで、時刻T5において、配線SEの電位を電位LSEから電位HSEに変化させると、トランジスタ306はオンになる。すると、ノードFDの電位に応じて配線VRから配線OUTへと電荷が移動する。次いで、時刻T6において、配線SEの電位を電位HSEから電位LSEに変化させると、配線VRから配線OUTへの電荷の移動が停止し、配線OUTの電位が決定する。この配線OUTの電位が、フォトセンサ301の出力信号の電位に相当する。そして、出力信号の電位には、撮像された被写体の位置情報が含まれている。上記一連の動作は、リセット動作、蓄積動作、読み出し動作に分類することができる。すなわち、時刻T2から時刻T3までの動作がリセット動作、時刻T3から時刻T4までの動作が蓄積動作、時刻T5から時刻T6までの動作が読み出し動作に相当する。リセット動作、蓄積動作、読み出し動作を行うことで、位置情報の取得を行うことができる。また、蓄積動作が終了してから読み出し動作が開始されるまでの期間、すなわち、時刻T4から時刻T5までの期間が、ノードFDにおいて電荷が保持されている電荷保持期間に相当する。なお、本発明の一態様に係る固体撮像装置または半導体表示装置では、ローリングシャッタ方式で画素部を動作させても良いし、グローバルシャッタ方式で画素部を動作させても良い。ローリングシャッタ方式は、フォトダイオードにおける電荷の蓄積動作と、読み出し動作とを、行ごとに順次行う駆動方法である。グローバルシャッタ方式は、全画素で蓄積動作を一斉に行う駆動方法である。まず、ローリングシャッタ方式を用いた画素部の駆動について、一例を挙げて説明する。図9に、図7Bに示した画素部において、ローリングシャッタ方式を用いた場合の、配線TX1から配線TXx、配線SE1から配線SEyに与えられる電位のタイミングチャートを、一例として示す。図9に示すタイミングチャートでは、時刻T2から時刻T4までに行われるリセット動作及び蓄積動作が、フォトセンサ301の行ごとに順に行われる。すなわち、時刻T2乃至時刻T4のタイミングが、フォトセンサ301の行ごとに異なる。よって、配線TX1が電位LTXから電位HTXに変化し、次いで電位HTXから電位LTXに変化した後、配線TX2から配線TXxも順にその電位が同様に変化する。図9では、リセット動作及び蓄積動作が行われる期間を、露光期間310として示す。また、図9に示すタイミングチャートでは、時刻T5から時刻T6までに行われる読み出し動作が、フォトセンサ301の行ごとに順に行われる。すなわち、時刻T5と時刻T6のタイミングが、フォトセンサ301の行ごとに異なる。具体的には、配線SE1が電位LSEから電位HSEに変化し、次いで電位HSEから電位LSEに変化した後、配線SE2から配線SEyも順にその電位が同様に変化する。図9では、読み出し動作が行われる期間を、読み出し期間311として示す。次いで、グローバルシャッタ方式を用いた画素部の駆動について、一例を挙げて説明する。図10に、図7Bに示した画素部において、グローバルシャッタ方式を用いた場合の、配線TX1から配線TXx、配線SE1から配線SEyに与えられる電位のタイミングチャートを、一例として示す。図10に示すタイミングチャートでは、時刻T2から時刻T4までに行われるリセット動作及び蓄積動作が、全てのフォトセンサ301において並行して行われる。よって、配線TX1から配線TXxの電位は、時刻T1において一斉に電位LTXから電位HTXに変化し、時刻T4において一斉に電位HTXから電位LTXに変化する。図10では、リセット動作及び蓄積動作が行われる期間を、露光期間310として示す。また、図10に示すタイミングチャートでは、時刻T5から時刻T6までに行われる読み出し動作が、フォトセンサ301の行ごとに順に行われる。すなわち、時刻T5と時刻T6のタイミングが、フォトセンサ301の行ごとに異なる。具体的には、配線SE1が電位LSEから電位HSEに変化し、次いで電位HSEから電位LSEに変化した後、配線SE2から配線SEyも順にその電位が同様に変化する。図10では、読み出し動作が行われる期間を、読み出し期間311として示す。なお、ローリングシャッタ方式での撮像は、蓄積動作を行う期間が最初の行と最後の行とで異なっている。そのため、高速で移動する被写体をローリングシャッタ方式で撮像すると、歪んだ被写体の位置情報を取得することになる。一方、グローバルシャッタ方式は、全画素で蓄積動作を一斉に行う方式であるため、蓄積動作を行う期間が全ての行で一致している。そのため、グローバルシャッタ方式の場合、上記位置情報の歪みを解消することができる。ところが、グローバルシャッタ方式では、蓄積動作が一斉に行われるのに対し、読み出し動作がフォトセンサの行ごとに行われる。そのため、露光期間310が終了してから、読み出し期間311が開始されるまでの電荷保持期間312は、フォトセンサの行ごとに長さが異なっており、最終行のフォトセンサにおける電荷保持期間312が最長となる。そして、ノードFDに蓄積されている電荷は時間の経過と共にリークするので、電荷保持期間312の長さがフォトセンサの行ごとに異なる場合、フォトセンサの出力信号の電位が行ごとに異なってしまう。よって、被写体からの光が選択的に入射したフォトセンサを正確に抽出することが難しくなり、被写体の正確な位置情報を得ることが困難になる。しかし、本発明の一態様では、トランジスタ304の活性層に酸化物半導体膜を用いても良い。トランジスタ304の活性層に酸化物半導体膜を用いることで、そのオフ電流を著しく小さくすることができる。オフ電流の著しく小さいトランジスタ304を、フォトセンサ301において蓄積された電荷、具体的にはノードFDに蓄積された電荷を保持するためのスイッチング素子として用いることで、電荷保持期間における電荷のリークを小さく抑えることができる。よって、グローバルシャッタ方式を用いて撮像を行っても、電荷保持期間が異なることにより誤ったフォトセンサが抽出されるのを防ぎ、位置情報の正確性を高めることができる。なお、固体撮像装置の場合、外光を利用して撮像を行うこともできるが、例えば密着型のエリアセンサのように、外光ではなくバックライトの光を利用して撮像を行うこともできる。そして、本発明の一態様では、バックライトを用いる場合、異なる色の光を発する複数の光源をバックライトに用い、上記光源を順次点灯させるフィールドシーケンシャル駆動FS駆動を用いて、カラーの位置情報を取得するようにしても良い。FS駆動では、複数の色にそれぞれ対応する位置情報を取得し、それら複数の位置情報を用いた加法混色により、カラーの位置情報を取得することができる。なお、さらに消灯期間を追加し、当該消灯期間において位置情報を取得してもよい。各色に対応した位置情報から消灯期間における位置情報を差し引くことで、外光の影響を低減した、コントラストの高いカラーの位置情報を取得することができる。FS駆動でバックライトを動作させる場合、単色の光源とカラーフィルタを組み合わせる場合とは異なり、各色の光源を順次切り換えて発光させる必要がある。さらに、上記光源の切り換えが行われる周波数は、単色の光源を用いた場合のフレーム周波数よりも高い値に設定する必要がある。例えば、単色の光源を用いた場合のフレーム周波数を60Hzとすると、赤、緑、青の各色に対応する光源を用いてFS駆動を行う場合、光源の切り替えを行う周波数は、約3倍の180Hzとなる。よって、各色の光源が発光する点灯期間は、非常に短い。しかし、グローバルシャッタ方式を用いて撮像を行う場合、電荷のリセット動作と蓄積動作を全画素において一斉に行うことができる。よって、全画素において蓄積動作を完了させるまでの期間が、ローリングシャッタ方式を用いた場合よりも短くすることができる。そのため、FS駆動を採用することで各色の光源が発光する点灯期間が短くなっても、上記期間内において全画素の蓄積動作を完了させることができる。また、FS駆動を用いることで、各画素にカラーフィルタを設ける必要がなくなり、バックライトからの光の利用効率を高めることができる。よって、固体撮像装置の消費電力を低減することができる。また、1つの画素で各色に対応する位置情報の取得、或いは画像の表示を行うことができるため、高精細な位置情報の取得、或いは高精細な画像の表示を行うことができる。次いで、本発明の一態様に係る半導体表示装置の、画素の一例について説明する。固体撮像装置の場合、各画素にフォトセンサが設けられているが、半導体表示装置の場合、フォトセンサに加えて表示素子が各画素に設けられている。半導体表示装置の場合でも、フォトセンサどうしの接続構成は、図7Bに示した構成を採用することができる。また、半導体表示装置の場合でも、図7Aに示したフォトセンサの構造を採用することができる。図11に、半導体表示装置が有する画素の構成を、一例として回路図で示す。図11では、画素320が、4つの表示素子321と、1つのフォトセンサ301とを有している。図11では、図7Aに示した構成を有するフォトセンサ301を画素320に用いている場合を例示している。なお、本発明の一態様に係る半導体表示装置では、各画素の有する表示素子321とフォトセンサ301の数は、図11に示した形態に限定されない。表示素子321は、液晶素子322と、上記液晶素子322の動作を制御するトランジスタなどの回路素子を有する。具体的に、図11では、表示素子321が、液晶素子322と、スイッチング素子として機能するトランジスタ323と、容量素子324とを有する場合を例示している。液晶素子322は、画素電極、対向電極、及び前記画素電極と前記対向電極とにより電圧が印加される液晶を有する。なお、表示素子321は、必要に応じて、トランジスタ、ダイオード、抵抗素子、容量素子、インダクタンスなどのその他の回路素子を、さらに有していても良い。トランジスタ323のゲート電極は、走査線GLに接続されている。トランジスタ323は、その第1端子が信号線SLに接続されており、その第2端子が液晶素子322の画素電極に接続されている。容量素子324が有する一対の電極は、一方が液晶素子322の画素電極に接続され、他方は固定の電位が与えられている配線COMに接続されている。次いで、図11に示した画素320の上面図の一例を、図12に示す。図12に示す画素320は、図11と同様に、一のフォトセンサ301と、4つの表示素子321とを有している。図13に、図12に示した表示素子321の一つを、拡大して示す。表示素子321は、走査線GLとして機能する導電膜201と、信号線SLとして機能する導電膜202と、配線COMとして機能する導電膜203とを有している。導電膜201は、トランジスタ323のゲート電極としても機能する。また、導電膜202は、トランジスタ323の第1端子としても機能する。さらに、表示素子321は、画素電極204、導電膜205、導電膜206を有している。導電膜206は、トランジスタ323の第2端子として機能する。そして、導電膜206と画素電極204は接続されている。また、導電膜206は、導電膜205に接続されており、配線COMとして機能する導電膜203と導電膜205とが、ゲート絶縁膜を間に挟んで重なり合っている部分が、容量素子324として機能する。なお、図12、図13では、配線、トランジスタ、容量素子などの各種回路素子の構成をより明確にするために、ゲート絶縁膜を含む各種絶縁膜を図示していない。導電膜201、導電膜205は、絶縁表面上に形成された一の導電膜を所望の形状に加工することで形成することができる。導電膜201、導電膜205上にはゲート絶縁膜が形成されている。さらに、導電膜202、導電膜203、導電膜206は、ゲート絶縁膜上に形成された一の導電膜を所望の形状に加工することで形成することができる。なお、トランジスタ323がボトムゲート型であり、なおかつその活性層253に酸化物半導体を用いている場合、図13に示すように、ゲート電極として機能する導電膜201に活性層253が完全に重なる構成を用いることが望ましい。上記構成を採用することで、基板側から入射した光により活性層253中の酸化物半導体が劣化するのを防ぎ、よって、トランジスタ323の閾値電圧がシフトするなどの特性の劣化が引き起こされるのを防ぐことができる。また、図14Aに、図12に示したフォトセンサ301の一つを、拡大して示す。図14Bには、図14Aの破線A1―A2における断面図を示す。フォトセンサ301は、配線PRとして機能する導電膜210と、配線TXとして機能する導電膜211と、配線SEとして機能する導電膜212と、配線VRとして機能する導電膜213と、配線OUTとして機能する導電膜214とを有している。フォトセンサ301の有するフォトダイオード302は、順に積層されたp型の半導体膜215と、i型の半導体膜216と、n型の半導体膜217とを有している。導電膜210は、フォトダイオード302の陽極として機能するp型の半導体膜215に接続されている。フォトセンサ301の有する導電膜218は、トランジスタ304のゲート電極として機能しており、さらに、導電膜211に接続されている。フォトセンサ301の有する導電膜219は、トランジスタ304の第1端子として機能する。フォトセンサ301の有する導電膜220は、トランジスタ304の第2端子として機能する。フォトセンサ301の有する導電膜221は、n型の半導体膜217と、導電膜219とに接続されている。フォトセンサ301の有する導電膜222は、トランジスタ305のゲート電極として機能しており、さらに、導電膜220に接続されている。フォトセンサ301の有する導電膜223は、トランジスタ305の第1端子として機能する。フォトセンサ301の有する導電膜224は、トランジスタ305の第2端子、及びトランジスタ306の第1端子として機能する。また、導電膜214は、トランジスタ306の第2端子として機能する。導電膜212は、トランジスタ306のゲート電極としても機能する。フォトセンサ301の有する導電膜225は、導電膜223及び導電膜213に接続されている。なお、図14では、フォトセンサ301の有する導電膜226は、配線PRとして機能する導電膜210に接続されている。また、フォトセンサ301の有する導電膜227は、配線TXとして機能する導電膜211に接続されている。導電膜212、導電膜218、導電膜222、導電膜225、導電膜226、導電膜227は、絶縁表面上に形成された一の導電膜を所望の形状に加工することで形成することができる。導電膜212、導電膜218、導電膜222、導電膜225、導電膜226、導電膜227上にはゲート絶縁膜228が形成されている。さらに、導電膜210、導電膜211、導電膜213、導電膜214、導電膜219、導電膜220、導電膜223、導電膜224は、ゲート絶縁膜228上に形成された一の導電膜を所望の形状に加工することで形成することができる。なお、図14Bに示すフォトセンサ301の断面図は、導電膜221まで形成された状態を示している。半導体表示装置の場合は、フォトセンサ301に加えて表示素子321が画素320に設けられているので、実際には、導電膜221を形成した後に、液晶素子の形成を行う。なお、トランジスタ304がボトムゲート型であり、なおかつその活性層250に酸化物半導体を用いている場合、図14に示すように、ゲート電極として機能する導電膜218に活性層250が完全に重なる構成を用いることが望ましい。上記構成を採用することで、基板251側から入射した光により活性層250中の酸化物半導体が劣化するのを防ぎ、よって、トランジスタ304の閾値電圧がシフトするなどの特性の劣化が引き起こされるのを防ぐことができる。なお、トランジスタ305と、トランジスタ306についても、上記構成を採用することで、同様の効果が得られる。図15に示す画素の断面図では、表示素子321のトランジスタ323と、フォトセンサ301のフォトダイオード302とが図示されている。トランジスタ323の第2端子として機能する導電膜206は、画素電極204に接続されている。フォトダイオード302に接続されている導電膜221と、画素電極204とは、トランジスタ323とフォトダイオード302を覆っている絶縁膜231上に形成された一の導電膜を、所望の形状に加工することで形成することができる。また、画素電極204が形成されている基板251と対峙するように、基板236が配置されている。基板236上には対向電極233が形成されており、画素電極204と対向電極233の間には液晶を含む液晶層234が設けられている。画素電極204と、対向電極233と、液晶層234とが重なる部分に液晶素子322が形成される。なお、画素電極204と液晶層234の間、または対向電極233と液晶層234の間に、配向膜を適宜設けても良い。配向膜は、ポリイミド、ポリビニルアルコールなどの有機樹脂を用いて形成することができ、その表面には、ラビングなどの、液晶分子を一定方向に配列させるための配向処理が施されている。ラビングは、配向膜に接するように、ナイロンなどの布を巻いたローラーを回転させて、上記配向膜の表面を一定方向に擦ることで、行うことができる。なお、酸化珪素などの無機材料を用い、配向処理を施すことなく、蒸着法で配向特性を有する配向膜を直接形成することも可能である。また、液晶層234を形成するために行われる液晶の注入は、ディスペンサ式滴下式を用いても良いし、ディップ式汲み上げ式を用いていても良い。なお、基板236上には、画素間における液晶の配向の乱れに起因するディスクリネーションが視認されるのを防ぐため、或いは、拡散した光が隣接する複数の画素に並行して入射するのを防ぐために、光を遮蔽することができる遮蔽膜235が設けられている。遮蔽膜235には、カーボンブラック、二酸化チタンよりも酸化数が小さい低次酸化チタンなどの黒色顔料を含む有機樹脂を用いることができる。または、クロムを用いた膜で、遮蔽膜を形成することも可能である。遮蔽膜235は、表示素子321のみならず、フォトセンサ301にも設けることが望ましい。遮蔽膜235を形成することで、表示素子321及びフォトセンサ301を構成しているトランジスタの活性層に酸化物半導体が用いられていても、遮蔽膜235により活性層が遮光されるので、酸化物半導体の光劣化を防ぎ、トランジスタの閾値電圧がシフトするなどの特性の劣化が引き起こされるのを防ぐことができる。なお、駆動回路をパネルに形成する場合、駆動回路に用いられるトランジスタにも、ゲート電極或いは遮蔽膜による遮光を行うことで、トランジスタの閾値電圧がシフトするなどの特性の劣化が引き起こされるのを防ぐことができる。画素電極204と対向電極233は、例えば、酸化珪素を含む酸化インジウムスズITSO、酸化インジウム酸化スズ混合物ITO、酸化亜鉛ZnO、酸化インジウム亜鉛IZO、ガリウムを添加した酸化亜鉛GZOなどの透光性を有する導電材料を用いることができる。また、液晶層234に用いられる液晶材料の一例としては、ネマチック液晶、コレステリック液晶、スメクチック液晶、ディスコチック液晶、サーモトロピック液晶、リオトロピック液晶、低分子液晶、高分子分散型液晶PDLC、強誘電液晶、反強誘電液晶、主鎖型液晶、側鎖型高分子液晶、バナナ型液晶などを挙げることができる。また液晶の駆動方法としては、TNTwistedNematicモード、STNSuperTwistedNematicモード、VAVerticalAlignmentモード、MVAMulti-domainVerticalAlignmentモード、IPSIn-PlaneSwitchingモード、OCBOpticallyCompensatedBirefringenceモード、ECBElectricallyControlledBirefringenceモード、FLCFerroelectricLiquidCrystalモード、AFLCAntiFerroelectricLiquidCrystalモード、PDLCPolymerDispersedLiquidCrystalモード、PNLCPolymerNetworkLiquidCrystalモード、ゲストホストモードなどを適用することが可能である。また、配向膜を用いないブルー相を示す液晶を液晶層234に用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、カイラル剤や紫外線硬化樹脂を添加して温度範囲を改善する。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が1msec以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さいため好ましい。また、図15では、画素電極204と対向電極233の間に液晶層234が挟まれている構造を有する液晶素子を例に挙げて説明したが、本発明の一態様に係る半導体表示装置はこの構成に限定されない。IPS型の液晶素子やブルー相を用いた液晶素子のように、一対の電極が共に一の基板に形成されていても良い。なお、本発明の一態様では、遮蔽膜235に形成する開口部の位置を制御することで、フォトダイオード302における光の入射角と入射方向とを、選択的に定めることができる。図15では、破線で示すように、基板251側からのバックライトの光が、液晶素子322を通った後、遮蔽膜235に形成された開口部241を通り、基板236を透過する。そして、基板236を透過した光は、被写体240である指において反射し、再び基板236に入射する。基板236に入射した光は、遮蔽膜235に形成された開口部242を通り、フォトダイオード302に入射する。そして、フォトダイオード302に入射する光の入射角と入射方向は、フォトダイオード302に対する開口部242の相対的な位置により定まる。なお、図15では、透過型の液晶素子322を用いた場合の画素の断面図を示しているが、本発明の一態様に係る半導体表示装置は、半透過型の液晶素子を用いていても良いし、反射型の液晶素子を用いていても良い。反射型の液晶素子を用いる場合、画素電極204には外光を反射する導電性の材料、例えば、アルミニウム、チタン、銀、ロジウム、ニッケルなどの可視光の反射率が高い金属、或いは、これら金属の少なくとも1つを含む合金を用いる。なお、半透過型、或いは反射型の液晶素子を用いる場合、図15の場合とは異なり、異なる材料で形成された導電膜を所望の形状に加工することで、導電膜221と画素電極204とをそれぞれ形成する。なお、反射型の液晶素子を用いる場合、被写体が光を発する光源であれば、バックライトを設ける必要はない。しかし、反射型の液晶素子を用いる場合、被写体が光を発するものでなければ、バックライトを設けることが望ましい。図16に、図12に示した画素320に遮蔽膜235を重ねた様子を示す。図16では、遮蔽膜235が、表示素子321の画素電極204と重なる領域に開口部241を有し、フォトセンサ301のフォトダイオード302と重なる領域に開口部242を有している。フォトダイオード302に対する開口部242の相対的な位置は、そのフォトダイオード302において求められる入射角の値と入射方向とに従って定めれば良い。例えば、図16のようにフォトダイオード302の一部と重なる領域に開口部242を形成することで、光の入射角を0度に設定することができる。なお、実際にフォトダイオード302における光の入射角の値と入射方向とは、幅を有している。本発明の一態様では、最も光の強度が高い入射角と入射方向とを、フォトダイオード302に対する開口部242の相対的な位置により制御できればよい。次いで、図17乃至図19を用いて、遮蔽膜が有する開口部と、フォトダイオードの位置関係について、詳しく説明する。図17Aは、複数の第1フォトセンサがそれぞれ有する第1フォトダイオードPDR0~PDR5と、複数の第2フォトセンサがそれぞれ有する第2フォトダイオードPDL0~PDL5とが、交互に配置されている様子を上面図で示している。具体的に図17Aでは、図面に向かって左から、PDR0、PDL5、PDR1、PDL4、...、PDR4、PDL1、PDR5、PDL0の順に、第1フォトダイオードと第2のフォトダイオードが並んでいる。なお、フォトダイオードはフォトセンサの一部であるため、実際にはフォトセンサを構成する各種トランジスタがフォトダイオードと共に配置されているはずであるが、図17Aではフォトダイオードの位置を明確にするために、フォトダイオード以外の半導体素子を省略している。また、図17Aでは、開口部を有する遮蔽膜350が、第1フォトダイオードPDR0~PDR5及び第2フォトダイオードPDL0~PDL5と重なるように配置されている。そして、遮蔽膜350が有する開口部と、第1フォトダイオードPDR0~PDR5及び第2フォトダイオードPDL0~PDL5の位置関係により、第1フォトダイオードPDR0~PDR5及び第2フォトダイオードPDL0~PDL5のそれぞれにおける光の入射角と入射方向とが定まる。なお、図17では、第1入射方向が、図面に向かって右から左の方向に相当し、第2入射方向が、図面に向かって左から右の方向に相当する場合を例示している。図17Bに、図17Aの破線A1-A2における断面図を示す。図17Bに示すように、第1フォトダイオードPDR0~PDR5のそれぞれにおける入射角αR0~αR5は、その値が大きくなるほど、光の経路となる開口部351R0~351R5の位置が、第1フォトダイオードPDR0~PDR5の位置から第1入射方向側に近づいている。また、第2フォトダイオードPDL0~PDL5のそれぞれにおける入射角αL0~αL5は、その値が大きくなるほど、光の経路となる開口部351L0~351L5の位置が、第2フォトダイオードPDL0~PDL5の位置から第2入射方向側に近づいている。なお、図17では、第1フォトダイオードと第2フォトダイオードが一直線上に配置されている場合を例示しているが、第1フォトダイオードと第2フォトダイオードは、異なる直線上に配置されていても良い。図18に、複数の第1フォトセンサがそれぞれ有する複数の第1フォトダイオードPDRと、複数の第2フォトセンサがそれぞれ有する複数の第2フォトダイオードPDLとが、異なる直線上に配置されている様子を上面図で示す。図18では、開口部を有する遮蔽膜350が、複数の第1フォトダイオードPDR及び複数の第2フォトダイオードPDLと重なるように配置されている。また、図18では、第1入射方向が、図面に向かって右から左の方向に相当し、第2入射方向が、図面に向かって左から右の方向に相当する場合を例示している。なお、図18では、第1入射方向に沿うように、複数の第1フォトダイオードPDRが一直線上に配置されているが、複数の第1フォトダイオードPDRは第1入射方向とは異なる方位に沿うように、一直線上に配置されていても良い。同様に、図18では、第2入射方向に沿うように、複数の第2フォトダイオードPDLが一直線上に配置されているが、複数の第2フォトダイオードPDLは第2入射方向とは異なる方位に沿うように、一直線上に配置されていても良い。また、図17、図18では、互いに異なる入射方向からの光が入射する第1フォトダイオードと第2フォトダイオードを用いた場合を例示しているが、本発明はこの構成に限定されない。本発明の一態様では、互いに異なる入射方向からの光が入射する3以上のフォトダイオードを用いていても良い。図19に、複数の第1フォトセンサがそれぞれ有する複数の第1フォトダイオードPDRと、複数の第2フォトセンサがそれぞれ有する複数の第2フォトダイオードPDLと、複数の第3フォトセンサがそれぞれ有する複数の第3フォトダイオードPDUと、複数の第4フォトセンサがそれぞれ有する複数の第4フォトダイオードPDDとが、配置されている様子を上面図で示す。また、図19では、開口部を有する遮蔽膜350が、複数の第1フォトダイオードPDR、複数の第2フォトダイオードPDL、複数の第3フォトダイオードPDU、及び複数の第4フォトダイオードPDDと重なるように配置されている。また、図19では、第1入射方向が、図面に向かって右から左の方向に相当し、第2入射方向が、図面に向かって左から右の方向に相当し、第3入射方向が、図面に向かって上から下の方向に相当し、第4入射方向が、図面に向かって下から上の方向に相当する場合を例示している。互いに異なる入射方向からの光が入射する3以上のフォトダイオードを用いることで、入射方向の異なるフォトダイオードが2つの場合よりも、被写体の位置情報の正確性を高めることができる。なお、本発明の固体撮像装置または半導体表示装置は、一対の基板間に画素部が形成されたパネルと、上記パネルに駆動回路、コントローラ、CPU、メモリ等を含むICや、バックライトを実装した状態にあるモジュールとをその範疇に含む。駆動回路は、パネル内に形成されていても良い。実施の形態3本実施の形態では、図2Aとは異なる回路構成を有するフォトセンサ301について説明する。図20Aに、フォトセンサ301の一例を回路図で示す。図20Aに示すフォトセンサ301は、増幅回路303が、トランジスタ304、トランジスタ305、トランジスタ306、トランジスタ307を有している。トランジスタ304は、増幅回路303内への、フォトダイオード302において生じる電流の供給を制御する。トランジスタ305は、トランジスタ304の第2端子に与えられる電位に従って、その第1端子と第2端子間の電流値或いは抵抗値が定まる。また、トランジスタ306は、上記電流値或いは抵抗値によって定まる出力信号の電位を、配線OUTに供給するためのスイッチング素子として機能する。トランジスタ307は、増幅回路303に蓄積された電荷の量をリセットする機能を有する。具体的に、図20Aでは、トランジスタ304の第1端子がフォトダイオード302の陰極に接続され、トランジスタ304の第2端子がトランジスタ305のゲート電極及びトランジスタ307の第1端子に接続されている。トランジスタ305の第1端子及びトランジスタ307の第2端子は、ハイレベルの電源電位VDDが与えられている配線VRに接続されている。トランジスタ307のゲート電極は、配線RSに接続されており、配線RSにはトランジスタ307のスイッチングを制御する信号の電位が与えられる。トランジスタ305の第2端子は、トランジスタ306の第1端子に接続されている。トランジスタ306の第2端子は、配線OUTに接続されている。トランジスタ306のゲート電極は、配線SEに接続されており、配線SEにはトランジスタ306のスイッチングを制御する信号の電位が与えられる。図20Aでは、トランジスタ304の第2端子と、トランジスタ307の第1端子と、トランジスタ305のゲート電極とが接続されているノードを、ノードFDとして示している。ノードFDに蓄積される電荷の量によって、出力信号の電位が定まる。ノードFDにおいて電荷をより確実に保持するために、ノードFDに容量素子を接続するようにしても良い。次いで、図20Aに示したフォトセンサ301の動作の一例について説明する。図21に、図20Aに示したフォトセンサ301に与えられる各種電位のタイミングチャートを、一例として示す。なお、図21に示すタイミングチャートでは、フォトセンサ301の動作を分かりやすく説明するため、配線TX、配線SE、配線RSには、ハイレベルかローレベルの電位が与えられるものと仮定する。具体的に、配線TXには、ハイレベルの電位HTXと、ローレベルの電位LTXが与えられるものとし、配線SEには、ハイレベルの電位HSEと、ローレベルの電位LSEが与えられるものとし、配線RSには、ハイレベルの電位HRSと、ローレベルの電位LRSが与えられるものとする。また、配線PRには、ローレベルの電源電位VSSが与えられている。まず、時刻T1において、配線TXの電位を、電位LTXから電位HTXに変化させる。配線TXの電位が電位HTXになると、トランジスタ304はオンになる。なお、時刻T1において、配線SEには電位LSEが与えられ、配線RSには電位LRSが与えられている。次いで、時刻T2において、配線RSの電位を、電位LRSから電位HRSに変化させる。配線RSの電位が電位HRSになると、トランジスタ307はオンになる。また、時刻T2において、配線TXの電位は電位HTXのままであり、配線SEの電位は電位LSEのままである。よって、ノードFDには電源電位VDDが与えられるため、ノードFDに保持されている電荷の量はリセットされる。また、フォトダイオード302には、逆方向バイアスの電圧が印加される。次いで、時刻T3において、配線RSの電位を、電位HRSから電位LRSに変化させる。時刻T3の直前まで、ノードFDの電位は電源電位VDDに保たれているため、配線RSの電位が電位LRSになった後も、フォトダイオード302に逆方向バイアスの電圧が印加された状態が続く。そして、この状態で、フォトダイオード302に光が入射すると、フォトダイオード302の陰極から陽極に向かって電流が流れる。上記電流の値は光の強度に従って変化する。すなわち、フォトダイオード302に入射する光の強度が高いほど上記電流値は高くなり、ノードFDからの電荷の流出も大きくなる。逆に、フォトダイオード302に入射する光の強度が低いほど上記電流値は低くなり、ノードFDからの電荷の流出も小さくなる。よって、ノードFDの電位は、光の強度が高いほど変化が大きく、光の強度が低いほど変化が小さい。次いで、時刻T4において、配線TXの電位を電位HTXから電位LTXに変化させると、トランジスタ304はオフになる。よって、ノードFDからフォトダイオード302への電荷の移動が止まるため、ノードFDの電位が定まる。次いで、時刻T5において、配線SEの電位を電位LSEから電位HSEに変化させると、トランジスタ306はオンになる。すると、ノードFDの電位に応じて配線VRから配線OUTへと電荷が移動する。次いで、時刻T6において、配線SEの電位を電位HSEから電位LSEに変化させると、配線VRから配線OUTへの電荷の移動が停止し、配線OUTの電位が決定する。この配線OUTの電位が、フォトセンサ301の出力信号の電位に相当する。そして、出力信号の電位には、撮像された被写体の位置情報が含まれている。上記一連の動作は、リセット動作、蓄積動作、読み出し動作に分類することができる。すなわち、時刻T1から時刻T3までの動作がリセット動作、時刻T3から時刻T4までの動作が蓄積動作、時刻T5から時刻T6までの動作が読み出し動作に相当する。リセット動作、蓄積動作、読み出し動作を行うことで、位置情報の取得を行うことができる。次いで、図2A、図20Aとは異なる接続構造を有するフォトセンサ301について説明する。図20Bに、フォトセンサ301の一例を回路図で示す。図20Bに示すフォトセンサ301は、増幅回路303が、トランジスタ304、トランジスタ305、トランジスタ306、トランジスタ307を有している。トランジスタ304は、増幅回路303内への、フォトダイオード302おいて生じる電流の供給を制御する。トランジスタ305は、トランジスタ304の第2端子に与えられる電位に従って、その第1端子と第2端子間の電流値或いは抵抗値が定まる。また、トランジスタ306は、上記電流値或いは抵抗値によって定まる出力信号の電位を、配線OUTに供給するためのスイッチング素子として機能する。トランジスタ307は、増幅回路303に蓄積された電荷の量をリセットする機能を有する。具体的に、図20Bでは、トランジスタ304の第1端子がフォトダイオード302の陰極に接続され、トランジスタ304の第2端子がトランジスタ305のゲート電極及びトランジスタ307の第1端子に接続されている。トランジスタ305は、その第1端子がトランジスタ306の第2端子に接続され、その第2端子が配線OUTに接続されている。トランジスタ306の第1端子及びトランジスタ307の第2端子は、ハイレベルの電源電位VDDが与えられている配線VRに接続されている。トランジスタ307のゲート電極は、配線RSに接続されており、配線RSにはトランジスタ307のスイッチングを制御する信号の電位が与えられる。トランジスタ306のゲート電極は、配線SEに接続されており、配線SEにはトランジスタ306のスイッチングを制御する信号の電位が与えられる。図20Bでは、トランジスタ304の第2端子と、トランジスタ307の第1端子と、トランジスタ305のゲート電極とが接続されているノードを、ノードFDとして示している。ノードFDに蓄積される電荷の量によって、出力信号の電位が定まる。ノードFDにおいて電荷をより確実に保持するために、ノードFDに容量素子を接続するようにしても良い。図20Bに示すフォトセンサ301の動作については、図21に示したタイミングチャートを参照することができる。また、図20Aまたは図20Bにおいて、増幅回路303を構成しているトランジスタ304、トランジスタ305、トランジスタ306、トランジスタ307は、その活性層に、酸化物半導体が用いられていても良いし、或いは、酸化物半導体以外の、非晶質、微結晶、多結晶、または単結晶の、シリコン、またはゲルマニウムなどの半導体が用いられていても良い。フォトセンサ301内の全てのトランジスタの活性層に同じ材料の半導体を用いることで、プロセスを簡略化することができる。また、トランジスタ304の活性層に、酸化物半導体を用いることで、トランジスタ304のオフ電流を著しく小さくすることができる。トランジスタ304は、フォトセンサ301において蓄積された電荷を保持するためのスイッチング素子として機能するため、電荷保持期間における電荷のリークを小さく抑えることができる。また、トランジスタ305、トランジスタ306、トランジスタ307の活性層に、例えば、多結晶または単結晶のシリコンなどのように、酸化物半導体よりも高い移動度が得られる半導体材料を用いることで、フォトセンサ301からの位置情報の読み出しを高速で行うことができる。なお、上記図20に示したフォトセンサ301は、ローリングシャッタ方式で駆動させることもできるし、グローバルシャッタ方式で駆動させることもできる。次いで、図2A、図20とは異なる回路構成を有するフォトセンサ301について説明する。図22Aに、フォトセンサ301の一例を回路図で示す。図22Aに示すフォトセンサ301は、増幅回路303が、トランジスタ304、トランジスタ305、トランジスタ307を有している。トランジスタ304は、増幅回路303内への、フォトダイオード302において生じる電流の供給を制御する。トランジスタ305は、トランジスタ304の第2端子に与えられる電位に従って、その第1端子と第2端子間の電流値或いは抵抗値が定まる。トランジスタ307は、増幅回路303に蓄積された電荷の量をリセットする機能を有する。具体的に、図22Aでは、トランジスタ304の第1端子がフォトダイオード302の陰極に接続され、トランジスタ304の第2端子がトランジスタ305のゲート電極及びトランジスタ307の第1端子に接続されている。トランジスタ305の第1端子及びトランジスタ307の第2端子は、ハイレベルの電源電位VDDが与えられている配線VRに接続されている。トランジスタ307のゲート電極は、配線RSに接続されており、配線RSにはトランジスタ307のスイッチングを制御する信号の電位が与えられる。トランジスタ305の第2端子は、配線OUTに接続されている。図22Aでは、トランジスタ304の第2端子と、トランジスタ307の第1端子と、トランジスタ305のゲート電極とが接続されているノードを、ノードFDとして示している。ノードFDに蓄積される電荷の量によって、出力信号の電位が定まる。ノードFDにおいて電荷をより確実に保持するために、ノードFDに容量素子を接続するようにしても良い。次いで、図2A、図20及び図22Aとは異なる回路構成を有するフォトセンサ301について説明する。図22Bに、フォトセンサ301の一例を回路図で示す。図22Bに示すフォトセンサ301は、増幅回路303が、トランジスタ304、トランジスタ305、トランジスタ307を有している。トランジスタ304は、増幅回路303内への、フォトダイオード302において生じる電流の供給を制御する。トランジスタ305は、トランジスタ304の第2端子に与えられる電位に従って、その第1端子と第2端子間の電流値或いは抵抗値が定まる。トランジスタ307は、増幅回路303に蓄積された電荷の量をリセットする機能を有する。具体的に、図22Bでは、トランジスタ304の第1端子がフォトダイオード302の陰極に接続され、トランジスタ304の第2端子がトランジスタ305のゲート電極及びトランジスタ307の第1端子に接続されている。トランジスタ307の第2端子は、ハイレベルの電源電位VDD1が与えられている配線VR1に接続されている。トランジスタ305の第1端子は、ハイレベルの電源電位VDD2が与えられている配線VR2に接続されている。トランジスタ307のゲート電極は、配線RSに接続されており、配線RSにはトランジスタ307のスイッチングを制御する信号の電位が与えられる。トランジスタ305の第2端子は、配線OUTに接続されている。図22Bでは、トランジスタ304の第2端子と、トランジスタ307の第1端子と、トランジスタ305のゲート電極とが接続されているノードを、ノードFDとして示している。ノードFDに蓄積される電荷の量によって、出力信号の電位が定まる。ノードFDにおいて電荷をより確実に保持するために、ノードFDに容量素子を接続するようにしても良い。次いで、図2A、図20図22A、及び図22Bとは異なる回路構成を有するフォトセンサ301について説明する。図22Cに、フォトセンサ301の一例を回路図で示す。図22Cに示すフォトセンサ301は、増幅回路303が、トランジスタ304、トランジスタ305、トランジスタ307を有している。トランジスタ304は、増幅回路303内への、フォトダイオード302において生じる電流の供給を制御する。トランジスタ305は、トランジスタ304の第2端子に与えられる電位に従って、その第1端子と第2端子間の電流値或いは抵抗値が定まる。トランジスタ307は、増幅回路303に蓄積された電荷の量をリセットする機能を有する。具体的に、図22Cでは、トランジスタ304の第1端子がフォトダイオード302の陰極に接続され、トランジスタ304の第2端子がトランジスタ305のゲート電極及びトランジスタ307の第1端子に接続されている。トランジスタ305の第1端子は、ハイレベルの電源電位VDDが与えられている配線VRに接続されている。トランジスタ307のゲート電極は、配線RSに接続されており、配線RSにはトランジスタ307のスイッチングを制御する信号の電位が与えられる。トランジスタ307の第2端子及びトランジスタ305の第2端子は、配線OUTに接続されている。図22Cでは、トランジスタ304の第2端子と、トランジスタ307の第1端子と、トランジスタ305のゲート電極とが接続されているノードを、ノードFDとして示している。ノードFDに蓄積される電荷の量によって、出力信号の電位が定まる。ノードFDにおいて電荷をより確実に保持するために、ノードFDに容量素子を接続するようにしても良い。なお、上記図22に示したフォトセンサ301は、ローリングシャッタ方式で駆動させることができる。本実施の形態は、他の実施の形態と組み合わせて実施することが可能である。実施の形態4本実施の形態では、シリコンを用いたトランジスタと、酸化物半導体を用いたトランジスタとを有する、本発明の一態様に係る固体撮像装置または半導体表示装置の作製方法について説明する。なお、本発明の一態様では、増幅回路を構成するトランジスタに、酸化物半導体を用いていても良いし、ゲルマニウム、シリコン、シリコンゲルマニウムや、単結晶炭化シリコンなどを用いた、通常の半導体を用いていても良い。例えば、シリコンを用いたトランジスタは、シリコンウェハなどの単結晶半導体基板、SOI法により作製されたシリコン薄膜、気相成長法により作製されたシリコン薄膜などを用いて形成することができる。まず、図23Aに示すように、基板700の絶縁表面上に、公知のCMOSの作製方法を用いて、フォトダイオード704、nチャネル型トランジスタ705を形成する。本実施の形態では、単結晶の半導体基板から分離された単結晶半導体膜を用いて、フォトダイオード704、nチャネル型トランジスタ705を形成する場合を例に挙げている。具体的な単結晶半導体膜の作製方法の一例について、簡単に説明する。まず、単結晶の半導体基板に、電界で加速されたイオンでなるイオンビームを注入し、半導体基板の表面から一定の深さの領域に、結晶構造が乱されることで局所的に脆弱化された脆化層を形成する。脆化層が形成される領域の深さは、イオンビームの加速エネルギーとイオンビームの入射角によって調節することができる。そして、半導体基板と、絶縁膜701が形成された基板700とを、間に当該絶縁膜701が挟まるように貼り合わせる。貼り合わせは、半導体基板と基板700とを重ね合わせた後、半導体基板と基板700の一部に、1N/cm2以上500N/cm2以下、好ましくは11N/cm2以上20N/cm2以下程度の圧力を加える。圧力を一部に加えると、その部分から半導体基板と絶縁膜701とが接合を開始し、最終的には密着した面全体に接合がおよぶ。次いで、加熱処理を行うことで、脆化層に存在する微小ボイドが膨張して、微小ボイドどうしが結合する。その結果、脆化層において半導体基板の一部である単結晶半導体膜が、半導体基板から分離する。上記加熱処理の温度は、基板700の歪み点を越えない温度とする。そして、上記単結晶半導体膜をエッチング等により所望の形状に加工することで、島状の半導体膜702、島状の半導体膜703を形成することができる。フォトダイオード704は、絶縁膜701上の島状の半導体膜702を用いて形成されており、nチャネル型トランジスタ705は、絶縁膜701上の島状の半導体膜703を用いて形成されている。また、フォトダイオード704は、島状の半導体膜702内にp型の導電性を有する領域727と、i型の導電性を有する領域728と、n型の導電性を有する領域729とが形成された横型接合タイプである。また、nチャネル型トランジスタ705は、ゲート電極707を有している。そして、nチャネル型トランジスタ705は、島状の半導体膜703とゲート電極707の間に、絶縁膜708を有する。なお、i型の導電性を有する領域728は、半導体膜のうち、含まれるp型若しくはn型を付与する不純物が1×1020cm-3以下の濃度であり、暗伝導度に対して光伝導度が100倍以上である領域を指す。i型の導電性を有する領域728には、周期表第13族若しくは第15族の不純物元素を有するものも、その範疇に含む。すなわち、i型の半導体は、価電子制御を目的とした不純物元素を意図的に添加しないときに弱いn型の電気伝導性を示すので、i型の導電性を有する領域728は、p型を付与する不純物元素を、成膜時或いは成膜後に、意図的若しくは非意図的に添加されたものをその範疇に含む。基板700として使用することができる素材に大きな制限はないが、透過型、或いは半透過型の液晶素子を用いる場合、基板700も透光性を有する素材とする。また、基板700として使用することができる素材は、少なくとも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、基板700には、フュージョン法やフロート法で作製されるガラス基板、石英基板、セラミック基板等を用いることができる。ガラス基板としては、後の加熱処理の温度が高い場合には、歪み点が730°C以上のものを用いると良い。また、反射型の液晶素子を用いる場合であって、バックライトを使用しないのであれば、ステンレス基板を含む金属基板またはシリコン基板の表面に絶縁膜を形成したものを用いても良い。プラスチック等の可撓性を有する合成樹脂からなる基板は、一般的に上記基板と比較して耐熱温度が低い傾向にあるが、作製工程における処理温度に耐え得るのであれば用いることが可能である。なお、本実施の形態では、単結晶の半導体膜を用いてフォトダイオード704とnチャネル型トランジスタ705を形成する例について説明しているが、本発明はこの構成に限定されない。例えば、絶縁膜701上に気相成長法を用いて形成された多結晶、微結晶の半導体膜を用いても良いし、上記半導体膜を公知の技術により結晶化しても良い。公知の結晶化方法としては、レーザ光を用いたレーザ結晶化法、触媒元素を用いる結晶化法がある。或いは、触媒元素を用いる結晶化法とレーザ結晶化法とを組み合わせて用いることもできる。また、石英のような耐熱性に優れている基板を用いる場合、電熱炉を使用した熱結晶化方法、赤外光を用いたランプアニール結晶化法、触媒元素を用いる結晶化法、950°C程度の高温アニール法を組み合わせた結晶化法を用いても良い。また、図23Aでは、絶縁膜708上に導電膜を形成した後、上記導電膜をエッチング等により所望の形状に加工することで、ゲート電極707と共に、配線711を形成する。次いで、図23Aに示すように、フォトダイオード704、nチャネル型トランジスタ705、配線711を覆うように、絶縁膜712を形成する。なお、本実施の形態では、単層の絶縁膜712を用いる場合を例示しているが、上記絶縁膜712は単層である必要はなく、2層以上の絶縁膜を積層させて絶縁膜712として用いても良い。絶縁膜712は、後の作製工程における加熱処理の温度に耐えうる材料を用いる。具体的に、絶縁膜712として、酸化珪素、窒化珪素、窒化酸化珪素、酸化窒化珪素、窒化アルミニウム、酸化アルミニウムなどを用いるのが望ましい。なお、本明細書において酸化窒化物とは、その組成として、窒素よりも酸素の含有量が多い物質であり、また、窒化酸化物とは、その組成として、酸素よりも窒素の含有量が多い物質を意味する。絶縁膜712は、その表面をCMP法などにより平坦化させても良い。次いで、図23Aに示すように、絶縁膜712上に、ゲート電極713を形成する。ゲート電極713の材料は、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカンジウム等の金属材料、これら金属材料を主成分とする合金材料を用いた導電膜、或いはこれら金属の窒化物を、単層で又は積層で用いることができる。なお、後の工程において行われる加熱処理の温度に耐えうるのであれば、上記金属材料としてアルミニウム、銅を用いることもできる。アルミニウムまたは銅は、耐熱性や腐食性の問題を回避するために、高融点金属材料と組み合わせて用いると良い。高融点金属材料としては、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカンジウム等を用いることができる。例えば、二層の積層構造を有するゲート電極713として、アルミニウム膜上にモリブデン膜が積層された二層の積層構造、銅膜上にモリブデン膜を積層した二層構造、銅膜上に窒化チタン膜若しくは窒化タンタル膜を積層した二層構造、または、窒化チタン膜とモリブデン膜とを積層した二層構造とすることが好ましい。3層の積層構造を有するゲート電極713としては、アルミニウム膜、アルミニウムとシリコンの合金膜、アルミニウムとチタンの合金膜またはアルミニウムとネオジムの合金膜を中間層とし、タングステン膜、窒化タングステン膜、窒化チタン膜またはチタン膜を上下層として積層した構造とすることが好ましい。また、ゲート電極713に酸化インジウム、酸化インジウム酸化スズ混合物、酸化インジウム酸化亜鉛混合物、酸化亜鉛、酸化亜鉛アルミニウム、酸窒化亜鉛アルミニウム、または酸化亜鉛ガリウム等の透光性を有する酸化物導電膜を用いることもできる。ゲート電極713の膜厚は、10nm~400nm、好ましくは100nm~200nmとする。本実施の形態では、タングステンターゲットを用いたスパッタ法により150nmのゲート電極用の導電膜を形成した後、該導電膜をエッチングにより所望の形状に加工パターニングすることで、ゲート電極713を形成する。なお、形成されたゲート電極の端部がテーパー形状であると、上に積層するゲート絶縁膜の被覆性が向上するため好ましい。なお、レジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。次いで、図23Bに示すように、ゲート電極713上に、ゲート絶縁膜714を形成した後、ゲート絶縁膜714上においてゲート電極713と重なる位置に、島状の酸化物半導体膜715を形成する。ゲート絶縁膜714は、プラズマCVD法又はスパッタリング法等を用いて、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、窒化酸化アルミニウム膜、酸化ハフニウム膜または酸化タンタル膜を単層で又は積層させて形成することができる。ゲート絶縁膜714は、水分や、水素などの不純物を極力含まないことが望ましい。スパッタリング法により酸化珪素膜を成膜する場合には、ターゲットとしてシリコンターゲット又は石英ターゲットを用い、スパッタガスとして酸素又は、酸素及びアルゴンの混合ガスを用いる。不純物を除去することによりi型化又は実質的にi型化された酸化物半導体高純度化された酸化物半導体は界面準位、界面電荷に対して極めて敏感であるため、高純度化された酸化物半導体とゲート絶縁膜714との界面は重要である。そのため高純度化された酸化物半導体に接するゲート絶縁膜GIは、高品質化が要求される。例えば、μ波周波数2.45GHzを用いた高密度プラズマCVDは、緻密で絶縁耐圧の高い高品質な絶縁膜を形成できるので好ましい。高純度化された酸化物半導体と高品質ゲート絶縁膜とが密接することにより、界面準位を低減して界面特性を良好なものとすることができるからである。もちろん、ゲート絶縁膜714として良質な絶縁膜を形成できるものであれば、スパッタリング法やプラズマCVD法など他の成膜方法を適用することができる。また、成膜後の熱処理によって膜質や、酸化物半導体との界面特性が改善される絶縁膜であっても良い。いずれにしても、ゲート絶縁膜としての膜質が良好であることは勿論のこと、ゲート絶縁膜と酸化物半導体との界面準位密度を低減し、良好な界面を形成できるものであれば良い。バリア性の高い材料を用いた絶縁膜と、窒素の含有比率が低い酸化珪素膜、酸化窒化珪素膜などの絶縁膜とを積層させた構造を有するゲート絶縁膜714を形成しても良い。この場合、酸化珪素膜、酸化窒化珪素膜などの絶縁膜は、バリア性の高い絶縁膜と酸化物半導体膜の間に形成する。バリア性の高い絶縁膜として、例えば窒化珪素膜、窒化酸化珪素膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜などが挙げられる。バリア性の高い絶縁膜を用いることで、水分または水素などの雰囲気中の不純物、或いは基板内に含まれるアルカリ金属、重金属などの不純物が、酸化物半導体膜内、ゲート絶縁膜714内、或いは、酸化物半導体膜と他の絶縁膜の界面とその近傍に入り込むのを防ぐことができる。また、酸化物半導体膜に接するように窒素の含有比率が低い酸化珪素膜、酸化窒化珪素膜などの絶縁膜を形成することで、バリア性の高い絶縁膜が直接酸化物半導体膜に接するのを防ぐことができる。例えば、第1のゲート絶縁膜としてスパッタリング法により膜厚50nm以上200nm以下の窒化珪素膜SiNyy>0を形成し、第1のゲート絶縁膜上に第2のゲート絶縁膜として膜厚5nm以上300nm以下の酸化珪素膜SiOxx>0を積層して、膜厚100nmのゲート絶縁膜714としても良い。ゲート絶縁膜714の膜厚は、トランジスタに要求される特性によって適宜設定すればよく、350nm乃至400nm程度でもよい。本実施の形態では、スパッタ法で形成された膜厚50nmの窒化珪素膜上に、スパッタ法で形成された膜厚100nmの酸化珪素膜を積層させた構造を有する、ゲート絶縁膜714を形成する。なお、ゲート絶縁膜714は後に形成される酸化物半導体と接する。酸化物半導体は、水素が含有されるとトランジスタ特性に悪影響を及ぼすので、ゲート絶縁膜714は水素、水酸基および水分が含まれないことが望ましい。ゲート絶縁膜714に水素、水酸基及び水分がなるべく含まれないようにするためには、成膜の前処理として、スパッタリング装置の予備加熱室でゲート電極713が形成された基板700を予備加熱し、基板700に吸着した水分または水素などの不純物を脱離し排気することが好ましい。なお、予備加熱の温度は、100°C以上400°C以下、好ましくは150°C以上300°C以下である。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。なお、この予備加熱の処理は省略することもできる。島状の酸化物半導体膜715は、ゲート絶縁膜714上に形成した酸化物半導体膜を所望の形状に加工することで、形成することができる。上記酸化物半導体膜の膜厚は、2nm以上200nm以下、好ましくは3nm以上50nm以下、さらに好ましくは3nm以上20nm以下とする。酸化物半導体膜は、酸化物半導体をターゲットとして用い、スパッタ法により成膜する。また、酸化物半導体膜は、希ガス例えばアルゴン雰囲気下、酸素雰囲気下、又は希ガス例えばアルゴン及び酸素混合雰囲気下においてスパッタ法により形成することができる。なお、酸化物半導体膜をスパッタ法により成膜する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、ゲート絶縁膜714の表面に付着している塵埃を除去することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、アルゴン雰囲気下で基板側にRF電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウムなどを用いてもよい。また、アルゴン雰囲気に酸素、亜酸化窒素などを加えた雰囲気で行ってもよい。また、アルゴン雰囲気に塩素、四フッ化炭素などを加えた雰囲気で行ってもよい。酸化物半導体膜には、上述したように、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化物であるIn-Zn系酸化物、Sn-Zn系酸化物、Al-Zn系酸化物、Zn-Mg系酸化物、Sn-Mg系酸化物、In-Mg系酸化物、In-Ga系酸化物、三元系金属の酸化物であるIn-Ga-Zn系酸化物IGZOとも表記する、In-Al-Zn系酸化物、In-Sn-Zn系酸化物、Sn-Ga-Zn系酸化物、Al-Ga-Zn系酸化物、Sn-Al-Zn系酸化物、In-Hf-Zn系酸化物、In-La-Zn系酸化物、In-Ce-Zn系酸化物、In-Pr-Zn系酸化物、In-Nd-Zn系酸化物、In-Sm-Zn系酸化物、In-Eu-Zn系酸化物、In-Gd-Zn系酸化物、In-Tb-Zn系酸化物、In-Dy-Zn系酸化物、In-Ho-Zn系酸化物、In-Er-Zn系酸化物、In-Tm-Zn系酸化物、In-Yb-Zn系酸化物、In-Lu-Zn系酸化物、四元系金属の酸化物であるIn-Sn-Ga-Zn系酸化物、In-Hf-Ga-Zn系酸化物、In-Al-Ga-Zn系酸化物、In-Sn-Al-Zn系酸化物、In-Sn-Hf-Zn系酸化物、In-Hf-Al-Zn系酸化物などを用いることができる。酸化物半導体としては、好ましくはInまたはZnを含有する酸化物半導体を用いるとよく、さらに好ましくは、In、及びGaを含有する酸化物半導体、またはIn及びZnを含有する酸化物半導体を用いるとよい。酸化物半導体膜をi型真性とするため、後に説明する脱水化または脱水素化は有効である。また、酸化物半導体を用いたトランジスタの電気特性のばらつきを低減するためのスタビライザーとして、それらに加えてガリウムGaを含むことが好ましい。また、スタビライザーとしてスズSnを含むことが好ましい。また、スタビライザーとしてハフニウムHfを含むことが好ましい。また、スタビライザーとしてアルミニウムAlを含むことが好ましい。また、他のスタビライザーとして、ランタノイドである、ランタンLa、セリウムCe、プラセオジムPr、ネオジムNd、サマリウムSm、ユウロピウムEu、ガドリニウムGd、テルビウムTb、ジスプロシウムDy、ホルミウムHo、エルビウムEr、ツリウムTm、イッテルビウムYb、ルテチウムLuのいずれか一種または複数種を含んでいてもよい。本実施の形態では、Inインジウム、Gaガリウム、及びZn亜鉛を含むターゲットを用いたスパッタ法により得られる膜厚30nmのIn-Ga-Zn系酸化物半導体の薄膜を、酸化物半導体膜として用いる。In-Ga-Zn系酸化物半導体膜をスパッタリング法で成膜する場合、好ましくは、原子数比がIn:Ga:Zn=1:1:1、4:2:3、3:1:2、1:1:2、2:1:3、または3:1:4で示されるIn-Ga-Zn系酸化物のターゲットを用いる。前述の原子数比を有するIn-Ga-Zn系酸化物のターゲットを用いて酸化物半導体膜を成膜することで、多結晶またはCAACが形成されやすくなる。また、In、Ga、及びZnを含むターゲットの充填率は90以上100以下、好ましくは95以上100未満である。充填率の高いターゲットを用いることにより、成膜した酸化物半導体膜は緻密な膜となる。なお、酸化物半導体としてIn-Zn系酸化物の材料を用いる場合、用いるターゲットの組成比は、原子数比で、In:Zn=50:1~1:2モル数比に換算するとIn2O3:ZnO=25:1~1:4、好ましくはIn:Zn=20:1~1:1モル数比に換算するとIn2O3:ZnO=10:1~1:2、さらに好ましくはIn:Zn=1.5:1~15:1モル数比に換算するとIn2O3:ZnO=3:4~15:2とする。例えば、In-Zn系酸化物である酸化物半導体膜の形成に用いるターゲットは、原子数比がIn:Zn:O=X:Y:Zのとき、Z>1.5XYとする。Znの比率を上記範囲に収めることで、移動度の向上を実現することができる。本実施の形態では、減圧状態に保持された処理室内に基板を保持し、処理室内の残留水分を除去しつつ水素及び水分が除去されたスパッタガスを導入し、上記ターゲットを用いて基板700上に酸化物半導体膜を成膜する。成膜時に、基板温度を100°C以上600°C以下、好ましくは200°C以上400°C以下としても良い。基板を加熱しながら成膜することにより、成膜した酸化物半導体膜に含まれる不純物濃度を低減することができる。また、スパッタリングによる損傷が軽減される。処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて成膜室を排気すると、例えば、水素原子、水H2Oなど水素原子を含む化合物より好ましくは炭素原子を含む化合物も等が排気されるため、当該成膜室で成膜した酸化物半導体膜に含まれる不純物の濃度を低減できる。成膜条件の一例としては、基板とターゲットの間との距離を100mm、圧力0.6Pa、直流DC電源0.5kW、酸素酸素流量比率100雰囲気下の条件が適用される。なお、パルス直流DC電源を用いると、成膜時に発生する塵埃が軽減でき、膜厚分布も均一となるために好ましい。なお、酸化物半導体膜に水素、水酸基及び水分がなるべく含まれないようにするために、成膜の前処理として、スパッタリング装置の予備加熱室でゲート絶縁膜714までが形成された基板700を予備加熱し、基板700に吸着した水分または水素などの不純物を脱離し排気することが好ましい。なお、予備加熱の温度は、100°C以上400°C以下、好ましくは150°C以上300°C以下である。また、予備加熱室に設ける排気手段はクライオポンプが好ましい。なお、この予備加熱の処理は省略することもできる。また、この予備加熱は、後に行われる絶縁膜722の成膜前に、導電膜720、導電膜721まで形成した基板700にも同様に行ってもよい。なお、島状の酸化物半導体膜715を形成するためのエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。ドライエッチングに用いるエッチングガスとしては、塩素を含むガス塩素系ガス、例えば塩素Cl2、三塩化硼素BCl3、四塩化珪素SiCl4、四塩化炭素CCl4などが好ましい。また、フッ素を含むガスフッ素系ガス、例えば四弗化炭素CF4、六弗化硫黄SF6、三弗化窒素NF3、トリフルオロメタンCHF3など、臭化水素HBr、酸素O2、これらのガスにヘリウムHeやアルゴンArなどの希ガスを添加したガス、などを用いることができる。ドライエッチング法としては、平行平板型RIEReactiveIonEtching法や、ICPInductivelyCoupledPlasma:誘導結合型プラズマエッチング法を用いることができる。所望の加工形状にエッチングできるように、エッチング条件コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等を適宜調節する。ウェットエッチングに用いるエッチング液として、燐酸と酢酸と硝酸を混ぜた溶液、クエン酸やシュウ酸などの有機酸を用いることができる。本実施の形態では、ITO-07N関東化学社製を用いる。島状の酸化物半導体膜715を形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。なお、次工程の導電膜を形成する前に逆スパッタを行い、島状の酸化物半導体膜715及びゲート絶縁膜714の表面に付着しているレジスト残渣などを除去することが好ましい。なお、スパッタ等で成膜された酸化物半導体膜中には、不純物としての水分または水素水酸基を含むが多量に含まれていることがある。水分または水素はドナー準位を形成しやすいため、酸化物半導体にとっては不純物である。そこで、本発明の一態様では、酸化物半導体膜中の水分または水素などの不純物を低減脱水化または脱水素化するために、減圧雰囲気下、窒素や希ガスなどの不活性ガス雰囲気下、酸素ガス雰囲気下、または超乾燥エアCRDSキャビティリングダウンレーザー分光法方式の露点計を用いて測定した場合の水分量が20ppm露点換算で-55°C以下、好ましくは1ppm以下、好ましくは10ppb以下の空気雰囲気下で、島状の酸化物半導体膜715に加熱処理を施す。島状の酸化物半導体膜715に加熱処理を施すことで、島状の酸化物半導体膜715中の水分または水素を脱離させることができる。具体的には、250°C以上750°C以下、好ましくは400°C以上基板の歪み点未満の温度で加熱処理を行えば良い。例えば、500°C、3分間以上6分間以下程度で行えばよい。加熱処理にRTA法を用いれば、短時間に脱水化または脱水素化が行えるため、ガラス基板の歪点を超える温度でも処理することができる。本実施の形態では、加熱処理装置の一つである電気炉を用いる。なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、GRTAGasRapidThermalAnneal装置、LRTALampRapidThermalAnneal装置等のRTARapidThermalAnneal装置を用いることができる。LRTA装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光電磁波の輻射により、被処理物を加熱する装置である。GRTA装置は、高温のガスを用いて加熱処理を行う装置である。気体には、アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不活性気体が用いられる。なお、加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水分または水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、6N99.9999以上、好ましくは7N99.99999以上、即ち不純物濃度を1ppm以下、好ましくは0.1ppm以下とすることが好ましい。以上の工程により、島状の酸化物半導体膜715中の水素の濃度を低減し、高純度化することができる。それにより酸化物半導体膜の安定化を図ることができる。また、ガラス転移温度以下の加熱処理で、キャリア密度が極端に少なく、バンドギャップの広い酸化物半導体膜を形成することができる。このため、大面積基板を用いてトランジスタを作製することができ、量産性を高めることができる。また、当該水素濃度が低減され高純度化された酸化物半導体膜を用いることで、耐圧性が高く、オフ電流の著しく低いトランジスタを作製することができる。上記加熱処理は、酸化物半導体膜の成膜以降であれば、いつでも行うことができる。なお、酸化物半導体膜を加熱する場合、酸化物半導体膜の材料や加熱条件にもよるが、その表面に板状結晶が形成されることがある。板状結晶は、酸化物半導体膜の表面に対して略垂直にc軸配向した単結晶体であることが好ましい。また、単結晶体でなくとも、各結晶が、酸化物半導体膜の表面に対して略垂直にc軸配向した多結晶体であることが好ましい。そして、上記多結晶体は、c軸配向している事に加えて、各結晶のab面が一致するか、a軸、或いは、b軸が一致していることが好ましい。なお、酸化物半導体膜の下地表面に凹凸がある場合、板状結晶は多結晶体となる。したがって、下地表面は可能な限り平坦であることが望まれる。次に、絶縁膜708、絶縁膜712、ゲート絶縁膜714を部分的にエッチングすることで、島状の半導体膜702、島状の半導体膜703、配線711に達するコンタクトホールを形成する。そして、酸化物半導体膜715を覆うように、スパッタ法や真空蒸着法で導電膜を形成したあと、エッチング等により該導電膜をパターニングすることで、図23Cに示すように、ソース電極、ドレイン電極、または配線として機能する導電膜716~導電膜721を形成する。なお、導電膜716及び導電膜717は、島状の半導体膜702に接している。導電膜718及び導電膜719は、島状の半導体膜703に接している。導電膜720は、配線711及び酸化物半導体膜715に接している。導電膜721は、酸化物半導体膜715に接している。導電膜716~導電膜721となる導電膜の材料としては、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等が挙げられる。また、アルミニウム、銅などの金属膜の下側もしくは上側にクロム、タンタル、チタン、モリブデン、タングステンなどの高融点金属膜を積層させた構成としても良い。また、アルミニウムまたは銅は、耐熱性や腐食性の問題を回避するために、高融点金属材料と組み合わせて用いると良い。高融点金属材料としては、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカンジウム、イットリウム等を用いることができる。また、導電膜は、単層構造でも、2層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する2層構造、チタン膜と、そのチタン膜上に重ねてアルミニウム膜を積層し、さらにその上にチタン膜を成膜する3層構造などが挙げられる。また、導電膜716~導電膜721となる導電膜としては、導電性の金属酸化物で形成しても良い。導電性の金属酸化物としては酸化インジウム、酸化スズ、酸化亜鉛、酸化インジウム酸化スズ混合物、酸化インジウム酸化亜鉛混合物または前記金属酸化物材料にシリコン若しくは酸化シリコンを含ませたものを用いることができる。導電膜形成後に加熱処理を行う場合には、この加熱処理に耐える耐熱性を導電膜に持たせることが好ましい。なお、導電膜のエッチングの際に、酸化物半導体膜715がなるべく除去されないようにそれぞれの材料及びエッチング条件を適宜調節する。エッチング条件によっては、島状の酸化物半導体膜715の露出した部分が一部エッチングされることで、溝部凹部が形成されることもある。本実施の形態では、導電膜にチタン膜を用いる。そのため、アンモニアと過酸化水素水を含む溶液アンモニア過水を用いて、選択的に導電膜をウェットエッチングすることができるが、酸化物半導体膜715も一部エッチングされる。アンモニア過水を含む溶液は、具体的には、31重量の過酸化水素水と、28重量のアンモニア水と水とを、体積比5:2:2で混合した水溶液を用いる。或いは、塩素Cl2、塩化硼素BCl3などを含むガスを用いて、導電膜をドライエッチングしても良い。なお、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透過した光に多段階の強度をもたせる多階調マスクによって形成されたレジストマスクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジストマスクは複数の膜厚を有する形状となり、エッチングを行うことでさらに形状を変形することができるため、異なるパターンに加工する複数のエッチング工程に用いることができる。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジストマスクを形成することができる。よって露光マスク数を削減することができ、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。次いで、N2O、N2、またはArなどのガスを用いたプラズマ処理を行う。このプラズマ処理によって露出している酸化物半導体膜の表面に付着した水などを除去する。また、酸素とアルゴンの混合ガスを用いてプラズマ処理を行ってもよい。なお、プラズマ処理を行った後、図23Cに示すように、導電膜716~導電膜721と、酸化物半導体膜715とを覆うように、絶縁膜722を形成する。絶縁膜722は、水分や、水素、酸素などの不純物を極力含まないことが望ましく、単層の絶縁膜であっても良いし、積層された複数の絶縁膜で構成されていても良い。絶縁膜722に水素が含まれると、その水素が酸化物半導体膜へ侵入し、又は水素が酸化物半導体膜中の酸素を引き抜き、酸化物半導体膜のバックチャネル部が低抵抗化n型化してしまい、寄生チャネルが形成されるおそれがある。よって、絶縁膜722はできるだけ水素を含まない膜になるように、成膜方法に水素を用いないことが重要である。上記絶縁膜722には、バリア性の高い材料を用いるのが望ましい。例えば、バリア性の高い絶縁膜として、窒化珪素膜、窒化酸化珪素膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜などを用いることができる。複数の積層された絶縁膜を用いる場合、窒素の含有比率が低い酸化珪素膜、酸化窒化珪素膜などの絶縁膜を、上記バリア性の高い絶縁膜よりも、酸化物半導体膜715に近い側に形成する。そして、窒素の含有比率が低い絶縁膜を間に挟んで、導電膜716~導電膜721及び酸化物半導体膜715と重なるように、バリア性の高い絶縁膜を形成する。バリア性の高い絶縁膜を用いることで、酸化物半導体膜715内、ゲート絶縁膜714内、或いは、酸化物半導体膜715と他の絶縁膜の界面とその近傍に、水分または水素などの不純物が入り込むのを防ぐことができる。また、酸化物半導体膜715に接するように窒素の比率が低い酸化珪素膜、酸化窒化珪素膜などの絶縁膜を形成することで、バリア性の高い材料を用いた絶縁膜が直接酸化物半導体膜715に接するのを防ぐことができる。本実施の形態では、スパッタ法で形成された膜厚200nmの酸化珪素膜上に、スパッタ法で形成された膜厚100nmの窒化珪素膜を積層させた構造を有する、絶縁膜722を形成する。成膜時の基板温度は、室温以上300°C以下とすればよく、本実施の形態では100°Cとする。なお、絶縁膜722を形成した後に、加熱処理を施しても良い。加熱処理は、窒素、超乾燥空気、または希ガスアルゴン、ヘリウムなどの雰囲気下において、好ましくは200°C以上400°C以下、例えば250°C以上350°C以下で行う。上記ガスは、水の含有量が20ppm以下、好ましくは1ppm以下、より好ましくは10ppb以下であることが望ましい。本実施の形態では、例えば、窒素雰囲気下で250°C、1時間の加熱処理を行う。或いは、導電膜716~導電膜721を形成する前に、水分または水素を低減させるための酸化物半導体膜に対して行った先の加熱処理と同様に、高温短時間のRTA処理を行っても良い。酸素を含む絶縁膜722が設けられた後に、加熱処理が施されることによって、酸化物半導体膜に対して行った先の加熱処理により、酸化物半導体膜715に酸素欠損が発生していたとしても、絶縁膜722から酸化物半導体膜715に酸素が供与される。そして、酸化物半導体膜715に酸素が供与されることで、酸化物半導体膜715において、ドナーとなる酸素欠損を低減し、化学量論的組成比を満たすことが可能である。酸化物半導体膜715には、化学量論的組成比を超える量の酸素が含まれていることが好ましい。その結果、酸化物半導体膜715をi型に近づけることができ、酸素欠損によるトランジスタの電気特性のばらつきを軽減し、電気特性の向上を実現することができる。この加熱処理を行うタイミングは、絶縁膜722の形成後であれば特に限定されず、他の工程、例えば樹脂膜形成時の加熱処理や、透明導電膜を低抵抗化させるための加熱処理と兼ねることで、工程数を増やすことなく、酸化物半導体膜715をi型に近づけることができる。また、酸素雰囲気下で酸化物半導体膜715に加熱処理を施すことで、酸化物半導体に酸素を添加し、酸化物半導体膜715中においてドナーとなる酸素欠損を低減させても良い。加熱処理の温度は、例えば100°C以上350°C未満、好ましくは150°C以上250°C未満で行う。上記酸素雰囲気下の加熱処理に用いられる酸素ガスには、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する酸素ガスの純度を、6N99.9999以上、好ましくは7N99.99999以上、即ち酸素中の不純物濃度を1ppm以下、好ましくは0.1ppm以下とすることが好ましい。或いは、イオン注入法またはイオンドーピング法などを用いて、酸化物半導体膜715に酸素を添加することで、ドナーとなる酸素欠損を低減させても良い。例えば、2.45GHzのマイクロ波でプラズマ化した酸素を酸化物半導体膜715に添加すれば良い。なお、図23Cに示すように、絶縁膜722上に導電膜を形成した後、該導電膜をパターニングすることで、酸化物半導体膜715と重なる位置にバックゲート電極を形成しても良い。バックゲート電極を形成した場合は、バックゲート電極を覆うように絶縁膜を形成するのが望ましい。バックゲート電極は、ゲート電極713、或いは導電膜716~導電膜721と同様の材料、構造を用いて形成することが可能である。バックゲート電極の膜厚は、10nm~400nm、好ましくは100nm~200nmとする。例えば、チタン膜、アルミニウム膜、チタン膜が積層された構造を有する導電膜を形成した後、フォトリソグラフィ法などによりレジストマスクを形成し、エッチングにより不要な部分を除去して、該導電膜を所望の形状に加工パターニングすることで、バックゲート電極を形成すると良い。以上の工程により、トランジスタ724が形成される。トランジスタ724は、ゲート電極713と、ゲート電極713上のゲート絶縁膜714と、ゲート絶縁膜714上においてゲート電極713と重なっている酸化物半導体膜715と、酸化物半導体膜715上に形成された一対の導電膜720または導電膜721とを有する。さらに、トランジスタ724は、絶縁膜722を、その構成要素に含めても良い。図23Cに示すトランジスタ724は、導電膜720と導電膜721の間において、酸化物半導体膜715の一部がエッチングされたチャネルエッチ構造である。なお、トランジスタ724はシングルゲート構造のトランジスタを用いて説明したが、必要に応じて、電気的に接続された複数のゲート電極713を有することで、チャネル形成領域を複数有する、マルチゲート構造のトランジスタも形成することができる。なお、酸化物半導体膜715に接する絶縁膜本実施の形態においては、ゲート絶縁膜714、絶縁膜722が該当する。は、第13族元素および酸素を含む絶縁材料を用いるようにしても良い。酸化物半導体材料には第13族元素を含むものが多く、第13族元素を含む絶縁材料は酸化物半導体との相性が良く、これを酸化物半導体膜に接する絶縁膜に用いることで、酸化物半導体膜との界面の状態を良好に保つことができる。第13族元素を含む絶縁材料とは、絶縁材料に一または複数の第13族元素を含むことを意味する。第13族元素を含む絶縁材料としては、例えば、酸化ガリウム、酸化アルミニウム、酸化アルミニウムガリウム、酸化ガリウムアルミニウムなどがある。ここで、酸化アルミニウムガリウムとは、ガリウムの含有量原子よりアルミニウムの含有量原子が多いものを示し、酸化ガリウムアルミニウムとは、ガリウムの含有量原子がアルミニウムの含有量原子以上のものを示す。例えば、ガリウムを含有する酸化物半導体膜に接して絶縁膜を形成する場合に、絶縁膜に酸化ガリウムを含む材料を用いることで酸化物半導体膜と絶縁膜の界面特性を良好に保つことができる。例えば、酸化物半導体膜と酸化ガリウムを含む絶縁膜とを接して設けることにより、酸化物半導体膜と絶縁膜の界面における水素のパイルアップを低減することができる。なお、絶縁膜に酸化物半導体の成分元素と同じ族の元素を用いる場合には、同様の効果を得ることが可能である。例えば、酸化アルミニウムを含む材料を用いて絶縁膜を形成することも有効である。なお、酸化アルミニウムは、水を透過させにくいという特性を有しているため、当該材料を用いることは、酸化物半導体膜への水の侵入防止という点においても好ましい。また、酸化物半導体膜715に接する絶縁膜は、酸素雰囲気下による熱処理や、酸素ドープなどにより、絶縁材料を化学量論的組成比より酸素が多い状態とすることが好ましい。酸素ドープとは、酸素をバルクに添加することをいう。なお、当該バルクの用語は、酸素を薄膜表面のみでなく薄膜内部に添加することを明確にする趣旨で用いている。また、酸素ドープには、プラズマ化した酸素をバルクに添加する酸素プラズマドープが含まれる。また、酸素ドープは、イオン注入法またはイオンドーピング法を用いて行ってもよい。例えば、酸化物半導体膜715に接する絶縁膜として酸化ガリウムを用いた場合、酸素雰囲気下による熱処理や、酸素ドープを行うことにより、酸化ガリウムの組成をGa2OXX=3α、0<α<1とすることができる。また、酸化物半導体膜715に接する絶縁膜として酸化アルミニウムを用いた場合、酸素雰囲気下による熱処理や、酸素ドープを行うことにより、酸化アルミニウムの組成をAl2OXX=3α、0<α<1とすることができる。また、酸化物半導体膜715に接する絶縁膜として酸化ガリウムアルミニウム酸化アルミニウムガリウムを用いた場合、酸素雰囲気下による熱処理や、酸素ドープを行うことにより、酸化ガリウムアルミニウム酸化アルミニウムガリウムの組成をGaXAl2-XO3α0<X<2、0<α<1とすることができる。酸素ドープ処理を行うことにより、化学量論的組成比より酸素が多い領域を有する絶縁膜を形成することができる。このような領域を備える絶縁膜と酸化物半導体膜が接することにより、絶縁膜中の過剰な酸素が酸化物半導体膜に供給され、酸化物半導体膜中、または酸化物半導体膜と絶縁膜の界面における酸素欠陥を低減し、酸化物半導体膜をi型化またはi型に限りなく近い酸化物半導体とすることができる。なお、化学量論的組成比より酸素が多い領域を有する絶縁膜は、酸化物半導体膜715に接する絶縁膜のうち、上層に位置する絶縁膜または下層に位置する絶縁膜のうち、どちらか一方のみに用いても良いが、両方の絶縁膜に用いる方が好ましい。化学量論的組成比より酸素が多い領域を有する絶縁膜を、酸化物半導体膜715に接する絶縁膜の、上層及び下層に位置する絶縁膜に用い、酸化物半導体膜715を挟む構成とすることで、上記効果をより高めることができる。また、酸化物半導体膜715の上層または下層に用いる絶縁膜は、上層と下層で同じ構成元素を有する絶縁膜としても良いし、異なる構成元素を有する絶縁膜としても良い。例えば、上層と下層とも、組成がGa2OXX=3α、0<α<1の酸化ガリウムとしても良いし、上層と下層の一方を組成がGa2OXX=3α、0<α<1の酸化ガリウムとし、他方を組成がAl2OXX=3α、0<α<1の酸化アルミニウムとしても良い。また、酸化物半導体膜715に接する絶縁膜は、化学量論的組成比より酸素が多い領域を有する絶縁膜の積層としても良い。例えば、酸化物半導体膜715の上層に組成がGa2OXX=3α、0<α<1の酸化ガリウムを形成し、その上に組成がGaXAl2-XO3α0<X<2、0<α<1の酸化ガリウムアルミニウム酸化アルミニウムガリウムを形成してもよい。なお、酸化物半導体膜715の下層を、化学量論的組成比より酸素が多い領域を有する絶縁膜の積層としても良いし、酸化物半導体膜715の上層及び下層の両方を、化学量論的組成比より酸素が多い領域を有する絶縁膜の積層としても良い。本実施の形態は、他の実施の形態と組み合わせて実施することが可能である。実施の形態5本実施の形態では、実施の形態4とは異なる構造を有する、酸化物半導体膜を用いたトランジスタについて説明する。図24Aに示す固体撮像装置または半導体表示装置では、実施の形態4と同様に、フォトダイオード704と、nチャネル型トランジスタ705とを有している。そして、図24Aでは、フォトダイオード704と、nチャネル型トランジスタ705上に、酸化物半導体膜を用いたチャネル保護構造の、ボトムゲート型のトランジスタ724が形成されている。トランジスタ724は、絶縁膜712上に形成されたゲート電極730と、ゲート電極730上のゲート絶縁膜731と、ゲート絶縁膜731上においてゲート電極730と重なっている酸化物半導体膜732と、ゲート電極730と重なる位置において酸化物半導体膜732上に形成されたチャネル保護膜733と、酸化物半導体膜732上に形成された導電膜734、導電膜735とを有する。さらに、トランジスタ724は、導電膜734、導電膜735及びチャネル保護膜733上に形成された絶縁膜736を、その構成要素に含めても良い。チャネル保護膜733を設けることによって、酸化物半導体膜732のチャネル形成領域となる部分に対する、後の工程における、エッチング時のプラズマやエッチング剤による膜減りなどのダメージを防ぐことができる。従ってトランジスタの信頼性を向上させることができる。チャネル保護膜733には、酸素を含む無機材料酸化珪素、窒化酸化珪素、酸化窒化珪素、酸化アルミニウム、または酸化窒化アルミニウムなどを用いることができる。チャネル保護膜733は、プラズマCVD法や熱CVD法などの気相成長法やスパッタリング法を用いて形成することができる。チャネル保護膜733は成膜後にエッチングにより形状を加工する。ここでは、スパッタ法により酸化珪素膜を形成し、フォトリソグラフィによるマスクを用いてエッチング加工することでチャネル保護膜733を形成する。酸素を含む無機材料をチャネル保護膜733に用いることで、水分または水素を低減させるための加熱処理により酸化物半導体膜732中に酸素欠損が発生していたとしても、酸化物半導体膜732にチャネル保護膜733から酸素を供給し、ドナーとなる酸素欠損を低減して化学量論的組成比を満たす構成とすることが可能である。酸化物半導体膜732には、化学量論的組成比を超える量の酸素が含まれていることが好ましい。よって、チャネル形成領域を、i型に近づけることができ、酸素欠損によるトランジスタ724の電気特性のばらつきを軽減し、電気特性の向上を実現することができる。図24Bに示す固体撮像装置または半導体表示装置は、実施の形態4と同様に、結晶性シリコンを用いたフォトダイオード704と、nチャネル型トランジスタ705を有している。そして、図24Bでは、フォトダイオード704と、nチャネル型トランジスタ705上に、酸化物半導体膜を用いたボトムコンタクト型のトランジスタ724が形成されている。トランジスタ724は、絶縁膜712上に形成されたゲート電極741と、ゲート電極741上のゲート絶縁膜742と、ゲート絶縁膜742上の導電膜743、導電膜744と、ゲート絶縁膜742を間に挟んでゲート電極741と重なっている酸化物半導体膜745と、を有する。さらに、トランジスタ724は、酸化物半導体膜745上に形成された絶縁膜746を、その構成要素に含めても良い。なお、図24A、図24Bに示したトランジスタ724は、バックゲート電極を更に有していても良い。図24Cに示す固体撮像装置または半導体表示装置は、実施の形態4と同様に、結晶性シリコンを用いたフォトダイオード704と、nチャネル型トランジスタ705を有している。そして、図24Cでは、フォトダイオード704と、nチャネル型トランジスタ705上に、酸化物半導体膜を用いたトップコンタクト型のトランジスタ724が形成されている。トランジスタ724は、絶縁膜712上に形成された酸化物半導体膜755と、酸化物半導体膜755上の導電膜753及び導電膜754と、酸化物半導体膜755、導電膜753及び導電膜754上のゲート絶縁膜752と、ゲート絶縁膜752を間に挟んで酸化物半導体膜755と重なっているゲート電極751と、を有する。さらに、トランジスタ724は、ゲート電極751上に形成された絶縁膜756を、その構成要素に含めても良い。図24Dに示す固体撮像装置または半導体表示装置は、実施の形態4と同様に、結晶性シリコンを用いたフォトダイオード704と、nチャネル型トランジスタ705を有している。そして、図24Dでは、フォトダイオード704と、nチャネル型トランジスタ705上に、酸化物半導体膜を用いたトップコンタクト型のトランジスタ724が形成されている。トランジスタ724は、絶縁膜712上に形成された導電膜763及び導電膜764と、導電膜763及び導電膜764上の酸化物半導体膜765と、酸化物半導体膜765、導電膜763及び導電膜764上のゲート絶縁膜762と、ゲート絶縁膜762を間に挟んで酸化物半導体膜765と重なっているゲート電極761と、を有する。さらに、トランジスタ724は、ゲート電極761上に形成された絶縁膜766を、その構成要素に含めても良い。本実施の形態は、他の実施の形態と組み合わせて実施することが可能である。実施の形態6本実施の形態では、c軸配向し、かつab面、表面または界面の方向から見て三角形状または六角形状の原子配列を有し、c軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列しており、ab面においてはa軸またはb軸の向きが異なるc軸を中心に回転した結晶CAAC:CAxisAlignedCrystalともいう。を含む酸化物について説明する。CAACを含む酸化物とは、広義に、非単結晶であって、そのab面に垂直な方向から見て、三角形、六角形、正三角形または正六角形の原子配列を有し、かつc軸方向に垂直な方向から見て、金属原子が層状、または金属原子と酸素原子が層状に配列した相を含む酸化物をいう。CAACは単結晶ではないが、非晶質のみから形成されているものでもない。また、CAACは結晶化した部分結晶部分を含むが、1つの結晶部分と他の結晶部分の境界を明確に判別できないこともある。CAACに酸素が含まれる場合、酸素の一部は窒素で置換されてもよい。また、CAACを構成する個々の結晶部分のc軸は一定の方向例えば、CAACを支持する基板面、CAACの表面などに垂直な方向に揃っていてもよい。または、CAACを構成する個々の結晶部分のab面の法線は一定の方向例えば、CAACを支持する基板面、CAACの表面などに垂直な方向を向いていてもよい。CAACは、その組成などに応じて、導体であったり、半導体であったり、絶縁体であったりする。また、その組成などに応じて、可視光に対して透光性を有していたり、有していなかったりする。このようなCAACの例として、膜状に形成され、膜表面または支持する基板面に垂直な方向から観察すると三角形または六角形の原子配列が認められ、かつその膜断面を観察すると金属原子または金属原子及び酸素原子または窒素原子の層状配列が認められる結晶を挙げることもできる。CAACに含まれる結晶構造の一例について図27乃至図29を用いて詳細に説明する。なお、特に断りがない限り、図27乃至図29は上方向をc軸方向とし、c軸方向と直交する面をab面とする。なお、単に上半分、下半分という場合、ab面を境にした場合の上半分、下半分をいう。図27Aに、1個の6配位のInと、Inに近接の6個の4配位の酸素原子以下4配位のOと、を有する構造を示す。ここでは、金属原子が1個に対して、近接の酸素原子のみ示した構造を小グループと呼ぶ。図27Aの構造は、八面体構造をとるが、簡単のため平面構造で示している。なお、図27Aの上半分及び下半分にはそれぞれ3個ずつ4配位のOがある。図27Aに示す小グループは電荷が0である。図27Bに、1個の5配位のGaと、Gaに近接の3個の3配位の酸素原子以下3配位のOと、Gaに近接の2個の4配位のOと、を有する構造を示す。3配位のOは、いずれもab面に存在する。図27Bの上半分及び下半分にはそれぞれ1個ずつ4配位のOがある。また、Inも5配位をとるため、図27Bに示す構造をとりうる。図27Bに示す小グループは電荷が0である。図27Cに、1個の4配位のZnと、Znに近接の4個の4配位のOと、を有する構造を示す。図27Cの上半分には1個の4配位のOがあり、下半分には3個の4配位のOがある。または、図27Cの上半分に3個の4配位のOがあり、下半分に1個の4配位のOがあってもよい。図27Cに示す小グループは電荷が0である。図27Dに、1個の6配位のSnと、Snに近接の6個の4配位のOと、を有する構造を示す。図27Dの上半分には3個の4配位のOがあり、下半分には3個の4配位のOがある。図27Dに示す小グループは電荷が1となる。図27Eに、2個のZnを含む小グループを示す。図27Eの上半分には1個の4配位のOがあり、下半分には1個の4配位のOがある。図27Eに示す小グループは電荷が-1となる。ここでは、複数の小グループの集合体を中グループと呼び、複数の中グループの集合体を大グループユニットセルともいう。と呼ぶ。ここで、これらの小グループ同士が結合する規則について説明する。図27Aに示す6配位のInの上半分の3個のOは、下方向にそれぞれ3個の近接Inを有し、下半分の3個のOは上方向にそれぞれ3個の近接Inを有する。5配位のGaの上半分の1個のOは下方向に1個の近接Gaを有し、下半分の1個のOは、上方向に1個の近接Gaを有する。4配位のZnの上半分の1個のOは下方向に1個の近接Znを有し、下半分の3個のOは上方向にそれぞれ3個の近接Znを有する。このように、金属原子の上方向の4配位のOの数と、そのOの下方向にある近接金属原子の数は等しく、同様に金属原子の下方向の4配位のOの数と、そのOの上方向にある近接金属原子の数は等しい。Oは4配位なので、下方向にある近接金属原子の数と、上方向にある近接金属原子の数の和は4になる。したがって、金属原子の上方向にある4配位のOの数と、別の金属原子の下方向にある4配位のOの数との和が4個のとき、金属原子を有する二種の小グループ同士は結合することができる。例えば、6配位の金属原子InまたはSnが下半分の4配位のOを介して結合する場合、4配位のOが3個であるため、5配位の金属原子GaまたはIn、または4配位の金属原子Znのいずれかと結合することになる。これらの配位数を有する金属原子は、c軸方向において、4配位のOを介して結合する。また、このほかにも、層構造の合計の電荷が0となるように複数の小グループが結合して中グループを構成する。図28Aに、In-Sn-Zn系酸化物の層構造を構成する中グループのモデル図を示す。図28Bに、3つの中グループで構成される大グループを示す。なお、図28Cは、図28Bの層構造をc軸方向から観察した場合の原子配列を示す。図28Aにおいては、簡単のため、3配位のOは省略し、4配位のOは個数のみ示し、例えば、Snの上半分及び下半分にはそれぞれ3個ずつ4配位のOがあることを丸枠の3として示している。同様に、図28Aにおいて、Inの上半分及び下半分にはそれぞれ1個ずつ4配位のOがあり、丸枠の1として示している。また、同様に、図28Aにおいて、下半分には1個の4配位のOがあり、上半分には3個の4配位のOがあるZnと、上半分には1個の4配位のOがあり、下半分には3個の4配位のOがあるZnとを示している。図28Aにおいて、In-Sn-Zn系酸化物の層構造を構成する中グループは、上から順に4配位のOが3個ずつ上半分及び下半分にあるSnが、4配位のOが1個ずつ上半分及び下半分にあるInと結合し、そのInが、上半分に3個の4配位のOがあるZnと結合し、そのZnの下半分の1個の4配位のOを介して4配位のOが3個ずつ上半分及び下半分にあるInと結合し、そのInが、上半分に1個の4配位のOがあるZn2個からなる小グループと結合し、この小グループの下半分の1個の4配位のOを介して4配位のOが3個ずつ上半分及び下半分にあるSnと結合している構成である。この中グループが複数結合して大グループを構成する。ここで、3配位のO及び4配位のOの場合、結合1本当たりの電荷はそれぞれ-0.667、-0.5と考えることができる。例えば、In6配位または5配位、Zn4配位、Sn5配位または6配位の電荷は、それぞれ3、2、4である。従って、Snを含む小グループは電荷が1となる。そのため、Snを含む層構造を形成するためには、電荷1を打ち消す電荷-1が必要となる。電荷-1をとる構造として、図27Eに示すように、2個のZnを含む小グループが挙げられる。例えば、Snを含む小グループが1個に対し、2個のZnを含む小グループが1個あれば、電荷が打ち消されるため、層構造の合計の電荷を0とすることができる。具体的には、図28Bに示した大グループが繰り返されることで、In-Sn-Zn系酸化物の結晶In2SnZn3O8を得ることができる。なお、得られるIn-Sn-Zn系酸化物の層構造は、In2SnZn2O7ZnOmmは0または自然数。とする組成式で表すことができる。また、このほかにも、四元系金属の酸化物であるIn-Sn-Ga-Zn系酸化物や、三元系金属の酸化物であるIn-Ga-Zn系酸化物IGZOとも表記する。、In-Al-Zn系酸化物、Sn-Ga-Zn系酸化物、Al-Ga-Zn系酸化物、Sn-Al-Zn系酸化物や、In-Hf-Zn系酸化物、In-La-Zn系酸化物、In-Ce-Zn系酸化物、In-Pr-Zn系酸化物、In-Nd-Zn系酸化物、In-Sm-Zn系酸化物、In-Eu-Zn系酸化物、In-Gd-Zn系酸化物、In-Tb-Zn系酸化物、In-Dy-Zn系酸化物、In-Ho-Zn系酸化物、In-Er-Zn系酸化物、In-Tm-Zn系酸化物、In-Yb-Zn系酸化物、In-Lu-Zn系酸化物や、二元系金属の酸化物であるIn-Zn系酸化物、Sn-Zn系酸化物、Al-Zn系酸化物、Zn-Mg系酸化物、Sn-Mg系酸化物、In-Mg系酸化物や、In-Ga系酸化物などを用いた場合も同様である。例えば、図29Aに、In-Ga-Zn系酸化物の層構造を構成する中グループのモデル図を示す。図29Aにおいて、In-Ga-Zn系酸化物の層構造を構成する中グループは、上から順に4配位のOが3個ずつ上半分及び下半分にあるInが、4配位のOが1個上半分にあるZnと結合し、そのZnの下半分の3個の4配位のOを介して、4配位のOが1個ずつ上半分及び下半分にあるGaと結合し、そのGaの下半分の1個の4配位のOを介して、4配位のOが3個ずつ上半分及び下半分にあるInと結合している構成である。この中グループが複数結合して大グループを構成する。図29Bに3つの中グループで構成される大グループを示す。なお、図29Cは、図29Bの層構造をc軸方向から観察した場合の原子配列を示している。ここで、In6配位または5配位、Zn4配位、Ga5配位の電荷は、それぞれ3、2、3であるため、In、Zn及びGaのいずれかを含む小グループは、電荷が0となる。そのため、これらの小グループの組み合わせであれば中グループの合計の電荷は常に0となる。また、In-Ga-Zn系酸化物の層構造を構成する中グループは、図29Aに示した中グループに限定されず、In、Ga、Znの配列が異なる中グループを組み合わせた大グループも取りうる。本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。実施の形態7本実施の形態では、上述の実施の形態で説明したトランジスタの理想の移動度について説明する。酸化物半導体に限らず、実際に測定される絶縁ゲート型トランジスタの移動度は、さまざまな理由によって本来の移動度よりも低くなる。移動度を低下させる要因としては半導体内部の欠陥や半導体と絶縁膜との界面の欠陥があるが、Levinsonモデルを用いると、半導体内部に欠陥がないと仮定した場合の移動度を理論的に導き出せる。半導体本来の移動度をμ0、測定される移動度をμとし、半導体中に何らかのポテンシャル障壁粒界等が存在すると仮定すると、移動度μは以下の式8で表現できる。なお、Eはポテンシャル障壁の高さであり、kがボルツマン定数、Tは絶対温度である。また、ポテンシャル障壁が欠陥に由来すると仮定すると、Levinsonモデルでは、以下の式9が成り立つ。なお、eは電気素量、Nはチャネル内の単位面積当たりの平均欠陥密度、εは半導体の誘電率、nは単位面積当たりのチャネルに含まれるキャリア数、Coxは単位面積当たりの容量、Vgはゲート電圧、tはチャネル形成領域の厚さである。なお、厚さ30nm以下の半導体膜であれば、チャネル形成領域の厚さは半導体膜の厚さと同一として差し支えない。線形領域におけるドレイン電流Idは、以下の式10で表される。Lはチャネル長、Wはチャネル幅であり、ここでは、L=W=10μmである。また、Vdはドレイン電圧である。上式の両辺をVgで割り、更に両辺の対数を取ると、以下の式11のようになる。式11の右辺はVgの関数である。この式11からわかるように、縦軸をlnId/Vg、横軸を1/Vgとして実測値をプロットして得られるグラフの直線の傾きから欠陥密度Nが求められる。すなわち、トランジスタのId―Vg特性から、欠陥密度を評価できる。酸化物半導体としては、インジウムIn、スズSn、亜鉛Znの比率が、In:Sn:Zn=1:1:1のものでは欠陥密度Nは1×1012/cm2程度である。このようにして求めた欠陥密度等をもとに式8及び式9よりμ0=120cm2/Vsが導出される。欠陥のあるIn-Sn-Zn系酸化物で測定される移動度は35cm2/Vs程度である。しかし、半導体内部及び半導体と絶縁膜との界面の欠陥が無い酸化物半導体の移動度μ0は120cm2/Vsとなると予想できる。ただし、半導体内部に欠陥がなくても、チャネル形成領域とゲート絶縁膜との界面での散乱によってトランジスタの輸送特性は影響を受ける。すなわち、ゲート絶縁膜界面からxだけ離れた場所における移動度μ1は、以下の式12で表される。Dはゲート方向の電界、B、Gは定数である。B及びGは、実際の測定結果より求めることができ、上記の測定結果からは、B=4.75×107cm/s、G=10nm界面散乱が及ぶ深さである。Dが増加するすなわち、ゲート電圧Vgが高くなると式12の第2項が増加するため、移動度μ1は低下することがわかる。半導体内部の欠陥が無い理想的な酸化物半導体をチャネル形成領域に用いたトランジスタの移動度μ2を、シミュレーションした結果を、図30に示す。なお、シミュレーションにはシノプシス社製デバイスシミュレーションソフト、SentaurusDeviceを使用し、酸化物半導体のバンドギャップ、電子親和力、比誘電率、厚さをそれぞれ、2.8電子ボルト、4.7電子ボルト、15、15nmとした。これらの値は、スパッタリング法により形成された薄膜を測定して得られたものである。さらに、ゲート、ソース、ドレインの仕事関数をそれぞれ、5.5電子ボルト、4.6電子ボルト、4.6電子ボルトとした。また、ゲート絶縁膜の厚さは100nm、比誘電率は4.1とした。チャネル長L及びチャネル幅Wはともに10μm、ドレイン電圧Vdは0.1Vである。図30で示されるように、ゲート電圧Vgが1V強で移動度μ2は100cm2/Vs以上のピークをつけるが、ゲート電圧Vgがさらに高くなると、界面散乱が大きくなり、移動度μ2が低下する。なお、界面散乱を低減するためには、半導体膜表面を原子レベルで平坦にすることAtomicLayerFlatnessが望ましい。このような移動度を有する酸化物半導体を用いて作製した微細なトランジスタの特性を、シミュレーションした結果を図31乃至図33に示す。なお、シミュレーションに用いたトランジスタの断面構造を図34に示す。図34に示すトランジスタは酸化物半導体膜にnの導電型を呈する半導体領域1303a及び半導体領域1303cを有する。半導体領域1303a及び半導体領域1303cの抵抗率は2×10-3Ωcmとする。図34Aに示すトランジスタは、下地絶縁膜1301と、下地絶縁膜1301に埋め込まれるように形成された酸化アルミニウムよりなる埋め込み絶縁物1302の上に形成される。トランジスタは半導体領域1303a、半導体領域1303cと、それらに挟まれ、チャネル形成領域となる真性の半導体領域1303bと、ゲート1305を有する。ゲート1305の幅を33nmとする。ゲート1305と半導体領域1303bの間には、ゲート絶縁膜1304を有し、また、ゲート1305の両側面には側壁絶縁物1306a及び側壁絶縁物1306b、ゲート1305の上部には、ゲート1305と他の配線との短絡を防止するための絶縁物1307を有する。側壁絶縁物の幅は5nmとする。また、半導体領域1303a及び半導体領域1303cに接して、ソース1308a及びドレイン1308bを有する。なお、このトランジスタにおけるチャネル幅を40nmとする。図34Bに示すトランジスタは、下地絶縁膜1301と、酸化アルミニウムよりなる埋め込み絶縁物1302の上に形成され、半導体領域1303a、半導体領域1303cと、それらに挟まれた真性の半導体領域1303bと、幅33nmのゲート1305とゲート絶縁膜1304と側壁絶縁物1306a及び側壁絶縁物1306bと絶縁物1307とソース1308a及びドレイン1308bを有する点で図34Aに示すトランジスタと同じである。図34Aに示すトランジスタと図34Bに示すトランジスタの相違点は、側壁絶縁物1306a及び側壁絶縁物1306bの下の半導体領域の導電型である。図34Aに示すトランジスタでは、側壁絶縁物1306a及び側壁絶縁物1306bの下の半導体領域はnの導電型を呈する半導体領域1303a及び半導体領域1303cであるが、図34Bに示すトランジスタでは、真性の半導体領域1303bである。すなわち、図34Bに示す半導体膜において、半導体領域1303a半導体領域1303cとゲート1305がLoffだけ重ならない領域ができている。この領域をオフセット領域といい、その幅Loffをオフセット長という。図から明らかなように、オフセット長は、側壁絶縁物1306a側壁絶縁物1306bの幅と同じである。その他の計算に使用するパラメータは上述の通りである。計算にはシノプシス社製デバイスシミュレーションソフト、SentaurusDeviceを使用した。図31は、図34に示される構造のトランジスタのドレイン電流Id、実線及び移動度μ、点線のゲート電圧Vg、ゲートとソースの電位差依存性を示す。ドレイン電流Idは、ドレイン電圧ドレインとソースの電位差を1Vとし、移動度μはドレイン電圧を0.1Vとして計算したものである。図31Aはゲート絶縁膜の厚さtを15nmとしたものであり、図31Bはtを10nmとしたものであり、図31Cはtを5nmとしたものである。ゲート絶縁膜の厚さtが薄くなるほど、特にオフ状態でのドレイン電流Idオフ電流が顕著に低下する。一方、移動度μのピーク値やオン状態でのドレイン電流Idオン電流には目立った変化が無い。図32は、図34Bに示される構造のトランジスタで、オフセット長Loffを5nmとしたもののドレイン電流Id実線及び移動度μ点線のゲート電圧Vg依存性を示す。ドレイン電流Idは、ドレイン電圧を1Vとし、移動度μはドレイン電圧を0.1Vとして計算したものである。図32Aはゲート絶縁膜の厚さtを15nmとしたものであり、図32Bはtを10nmとしたものであり、図32Cはtを5nmとしたものである。また、図33は、図34Bに示される構造のトランジスタで、オフセット長Loffを15nmとしたもののドレイン電流Id実線及び移動度μ点線のゲート電圧依存性を示す。ドレイン電流Idは、ドレイン電圧を1Vとし、移動度μはドレイン電圧を0.1Vとして計算したものである。図33Aはゲート絶縁膜の厚さtを15nmとしたものであり、図33Bはtを10nmとしたものであり、図33Cはtを5nmとしたものである。いずれもゲート絶縁膜が薄くなるほど、オフ電流が顕著に低下する一方、移動度μのピーク値やオン電流には目立った変化が無い。なお、移動度μのピークは、図31では80cm2/Vs程度であるが、図32では60cm2/Vs程度、図33では40cm2/Vs程度と、オフセット長Loffが増加するほど低下する。また、オフ電流も同様な傾向がある。一方、オン電流もオフセット長Loffの増加にともなって減少するが、オフ電流の低下に比べるとはるかに緩やかである。実施の形態8本実施の形態では、In、Sn、及びZnを主成分として含む酸化物半導体膜In-Sn-Zn系酸化物半導体膜の一例をチャネル形成領域に用いたトランジスタについて説明する。In、Sn、及びZnを主成分として含む酸化物半導体膜をチャネル形成領域に用いたトランジスタは、酸化物半導体膜を形成する際に基板を加熱した状態で成膜すること、または酸化物半導体膜の成膜後に熱処理を行うことで良好な特性を得ることができる。なお、主成分とは組成比で5atomic以上含まれる元素をいう。In、Sn、及びZnを主成分として含む酸化物半導体膜の形成する際に、基板を意図的に加熱した状態で成膜することで、トランジスタの移動度を向上させることが可能となる。また、トランジスタのしきい値電圧をプラスシフトさせ、ノーマリオフ化させることが可能となる。例えば、図35A~Cは、In、Sn、及びZnを主成分として含み、チャネル長Lが3μm、チャネル幅Wが10μmである酸化物半導体膜と、厚さ100nmのゲート絶縁膜を用いたトランジスタの電気特性を示す図である。なお、Vdは10Vとした。図35Aは基板を意図的に加熱せずにスパッタリング法でIn、Sn、及びZnを主成分として含む酸化物半導体膜を形成したときのトランジスタ特性を示す図である。このとき移動度は18.8cm2/Vsが得られている。一方、基板を意図的に加熱してIn、Sn、及びZnを主成分として含む酸化物半導体膜を形成すると移動度を向上させることが可能となる。図35Bは基板を200°Cに加熱してIn、Sn、及びZnを主成分として含む酸化物半導体膜を形成したときのトランジスタ特性を示すが、移動度は32.2cm2/Vsが得られている。移動度は、In、Sn、及びZnを主成分として含む酸化物半導体膜を形成した後に熱処理をすることによって、さらに高めることができる。図35Cは、In、Sn、及びZnを主成分として含む酸化物半導体膜を200°Cでスパッタリング法にて成膜した後、650°Cで熱処理をしたときのトランジスタ特性を示す。このとき移動度は34.5cm2/Vsが得られている。基板を意図的に加熱することで、スパッタリング法で成膜中にて水分が酸化物半導体膜中に取り込まれるのを低減する効果が期待できる。また、成膜後に熱処理をすることによっても、酸化物半導体膜から水素や水酸基若しくは水分を放出させ除去することができ、上記のように移動度を向上させることができる。このような移動度の向上は、脱水化脱水素化による不純物の除去のみならず、高密度化により原子間距離が短くなるためとも推定される。また、酸化物半導体から不純物を除去して高純度化することで結晶化を図ることができる。このように高純度化された非単結晶酸化物半導体は、理想的には100cm2/Vsecを超える移動度を実現することも可能になると推定される。また、In、Sn、及びZnを主成分として含む酸化物半導体膜に酸素イオンを注入し、熱処理により該酸化物半導体に含まれる水素や水酸基若しくは水分を放出させ、その熱処理と同時に又はその後の熱処理により酸化物半導体を結晶化させても良い。このような結晶化若しくは再結晶化の処理により結晶性の良い非単結晶酸化物半導体を得ることができる。基板を意図的に加熱して成膜すること、及び/又は成膜後に熱処理することの効果は、移動度の向上のみならず、トランジスタのノーマリオフ化を図ることにも寄与している。基板を意図的に加熱しないで形成されたIn、Sn、及びZnを主成分として含む酸化物半導体膜をチャネル形成領域としたトランジスタは、しきい値電圧がマイナスシフトしてしまう傾向がある。しかし、基板を意図的に加熱して形成された酸化物半導体膜を用いた場合、このしきい値電圧のマイナスシフト化は解消される。つまり、しきい値電圧はトランジスタがノーマリオフとなる方向に動き、このような傾向は図35Aと図35Bの対比からも確認することができる。なお、しきい値電圧はIn、Sn及びZnの比率を変えることによっても制御することが可能であり、組成比としてIn:Sn:Zn=2:1:3とすることでトランジスタのノーマリオフ化を期待することができる。また、原子数比がIn:Sn:Zn=1:1:1、2:1:3、1:2:2、または20:45:35で示されるIn-Sn-Zn系酸化物のターゲットを用いて酸化物半導体膜を成膜することで、多結晶またはCAACが形成されやすくなる。意図的な基板加熱温度若しくは熱処理温度は、150°C以上、好ましくは200°C以上、より好ましくは400°C以上であり、より高温で成膜する、または熱処理することでトランジスタのノーマリオフ化を図ることが可能となる。また、意図的に基板を加熱した成膜、及び/又は成膜後に熱処理をすることで、ゲートバイアスストレスに対する安定性を高めることができる。例えば、2MV/cm、150°C、1時間印加の条件において、ドリフトがそれぞれ±1.5V未満、好ましくは1.0V未満を得ることができる。実際に、酸化物半導体膜成膜後に加熱処理を行っていない試料1と、650°Cの加熱処理を行った試料2のトランジスタに対してBTバイアス-熱ストレス試験を行った。まず、基板温度を25°Cとし、Vdを10Vとし、トランジスタのVg-Id特性の測定を行った。なお、Vdはドレイン電圧ドレインとソースの電位差を示す。次に、基板温度を150°Cとし、Vdを0.1Vとした。次に、ゲート絶縁膜に印加される電界強度が2MV/cmとなるようにVgに20Vを印加し、そのまま1時間保持した。次に、Vgを0Vとした。次に、基板温度25°Cとし、Vdを10Vとし、トランジスタのVg-Id測定を行った。これをプラスBT試験と呼ぶ。同様に、まず基板温度を25°Cとし、Vdを10Vとし、トランジスタのVg-Id特性の測定を行った。次に、基板温度を150°Cとし、Vdを0.1Vとした。次に、ゲート絶縁膜に印加される電界強度が-2MV/cmとなるようにVgに-20Vを印加し、そのまま1時間保持した。次に、Vgを0Vとした。次に、基板温度25°Cとし、Vdを10Vとし、トランジスタのVg-Id測定を行った。これをマイナスBT試験と呼ぶ。試料1のプラスBT試験の結果を図36Aに、マイナスBT試験の結果を図36Bに示す。また、試料2のプラスBT試験の結果を図37Aに、マイナスBT試験の結果を図37Bに示す。試料1のプラスBT試験及びマイナスBT試験によるしきい値電圧の変動は、それぞれ1.80V及び0.42Vであった。また、試料2のプラスBT試験及びマイナスBT試験によるしきい値電圧の変動は、それぞれ0.79V及び0.76Vであった。試料1及び試料2のいずれも、BT試験前後におけるしきい値電圧の変動が小さく、信頼性が高いことがわかる。熱処理は酸素雰囲気中で行うことができるが、まず、窒素若しくは不活性ガス、または減圧下で熱処理を行ってから酸素を含む雰囲気中で熱処理を行ってもよい。最初に脱水化脱水素化を行ってから酸素を酸化物半導体に加えることで、熱処理の効果をより高めることができる。また、後から酸素を加えるには、酸素イオンを電界で加速して酸化物半導体膜に注入する方法を適用してもよい。酸化物半導体中及び該酸化物半導体と接する膜との界面には、酸素欠損による欠陥が生成されやすいが、かかる熱処理により酸化物半導体中に酸素を過剰に含ませることにより、定常的に生成される酸素欠損を過剰な酸素によって補償することが可能となる。過剰酸素は主に格子間に存在する酸素であり、その酸素濃度は1×1016/cm3以上2×1020/cm3以下のとすれば、結晶に歪み等を与えることなく酸化物半導体中に含ませることができる。また、熱処理によって酸化物半導体に結晶が少なくとも一部に含まれるようにすることで、より安定な酸化物半導体膜を得ることができる。例えば、組成比In:Sn:Zn=1:1:1のターゲットを用いて、基板を意図的に加熱せずにスパッタリング法で成膜した酸化物半導体膜は、X線回折XRD:X-RayDiffractionでハローパタンが観測される。この成膜された酸化物半導体膜を熱処理することによって結晶化させることができる。熱処理温度は任意であるが、例えば650°Cの熱処理を行うことで、X線回折により明確な回折ピークを観測することができる。実際に、In-Sn-Zn系酸化物半導体膜のXRD分析を行った。XRD分析には、BrukerAXS社製X線回折装置D8ADVANCEを用い、Out-of-Plane法で測定した。XRD分析を行った試料として、試料A及び試料Bを用意した。以下に試料A及び試料Bの作製方法を説明する。まず、脱水素化処理済みの石英基板上にIn-Sn-Zn系酸化物半導体膜を100nmの厚さで成膜した。In-Sn-Zn系酸化物半導体膜は、スパッタリング装置を用い、酸素雰囲気で電力を100WDCとして成膜した。ターゲットは、In:Sn:Zn=1:1:1[原子数比]のIn-Sn-Zn系酸化物ターゲットを用いた。なお、成膜時の基板加熱温度は200°Cとした。このようにして作製した試料を試料Aとした。次に、試料Aと同様の方法で作製した試料に対し加熱処理を650°Cの温度で行った。加熱処理は、はじめに窒素雰囲気で1時間の加熱処理を行い、温度を下げずに酸素雰囲気でさらに1時間の加熱処理を行っている。このようにして作製した試料を試料Bとした。図38に試料A及び試料BのXRDスペクトルを示す。試料Aでは、結晶由来のピークが観測されなかったが、試料Bでは、2θが35deg近傍及び37deg~38degに結晶由来のピークが観測された。このように、In、Sn、及びZnを主成分として含む酸化物半導体は、成膜時に意図的に加熱すること、及び/又は成膜後に熱処理することによりトランジスタの特性を向上させることができる。この基板加熱や熱処理は、酸化物半導体にとって悪性の不純物である水素や水酸基を膜中に含ませないようにする効果、または膜中から除去する効果がある。すなわち、酸化物半導体中でドナーを発生させる不純物である水素を除去することで高純度化を図ることができ、それによってトランジスタのノーマリオフ化を図ることができ、酸化物半導体が高純度化されることによりオフ電流を1aA/μm以下にすることができる。ここで、上記オフ電流値の単位は、チャネル幅1μmあたりの電流値を示す。図39に、トランジスタのオフ電流と、オフ電流測定時の基板温度絶対温度の逆数との関係を示す。図39では、測定時の基板温度の逆数に1000を掛けた数値1000/Tを横軸としている。図39に示すように、基板温度が125°Cの場合にはオフ電流を1aA/μm1×10-18A/μm以下、85°Cの場合にはオフ電流を100zA/μm1×10-19A/μm以下、室温27°Cの場合にはオフ電流を1zA/μm1×10-21A/μm以下にすることができる。好ましくは、125°Cにおいてオフ電流を0.1aA/μm1×10-19A/μm以下に、85°Cにおいてオフ電流を10zA/μm1×10-20A/μm以下に、室温においてオフ電流を0.1zA/μm1×10-22A/μm以下にすることができる。なお、酸化物半導体膜の成膜時に水素や水分が膜中に混入しないように、成膜室外部からのリークや成膜室内の内壁からの脱ガスを十分抑え、スパッタガスの高純度化を図ることが好ましい。例えば、スパッタガスは水分が膜中に含まれないように露点-70°C以下であるガスを用いることが好ましい。また、ターゲットそのものに水素や水分などの不純物が含まれていていないように、高純度化されたターゲットを用いることが好ましい。In、Sn、及びZnを主成分として含む酸化物半導体は熱処理によって膜中の水分を除去することができるが、In、Ga、及びZnを主成分として含む酸化物半導体と比べて水分の放出温度が高いため、好ましくは最初から水分の含まれない膜を形成しておくことが好ましい。また、酸化物半導体膜成膜後に650°Cの加熱処理を行った試料Bを用いたトランジスタにおいて、基板温度と電気的特性の関係について評価した。測定に用いたトランジスタは、図43A及び図43Bに示す構造のトランジスタを参照することができる。図43Aはトランジスタの上面図である。また、図43Bは図43Aの一点鎖線A-Bに対応する断面図である。チャネル長Lが3μm、チャネル幅Wが10μm、Lovが0μm、dWが0μmである。なお、Vdは10Vとした。なお、基板温度は-40°C、-25°C、25°C、75°C、125°C及び150°Cで行った。なお、上記トランジスタにおいて、ゲート電極1210と一対の電極1214との重畳する幅をLovと呼び、酸化物半導体膜1206に対する一対の電極1214のはみ出しをdWと呼ぶ。図40に、Id実線及び移動度点線のVg依存性を示す。また、図41Aに基板温度としきい値電圧の関係を、図41Bに基板温度と移動度の関係を示す。図41Aより、基板温度が高いほどしきい値電圧は低くなることがわかる。なお、その範囲は-40°C~150°Cで1.09V~-0.23Vであった。また、図41Bより、基板温度が高いほど移動度が低くなることがわかる。なお、その範囲は-40°C~150°Cで36cm2/Vs~32cm2/Vsであった。従って、上述の温度範囲において電気的特性の変動が小さいことがわかる。上記のようなIn、Sn、及びZnを主成分として含む酸化物半導体をチャネル形成領域とするトランジスタによれば、オフ電流を1aA/μm以下に保ちつつ、移動度を30cm2/Vs以上、好ましくは40cm2/Vs以上、より好ましくは60cm2/Vs以上とし、LSIで要求されるオン電流の値を満たすことができる。例えば、L/W=33nm/40nmのFETで、ゲート電圧2.7V、ドレイン電圧1.0Vのとき12μA以上のオン電流を流すことができる。またトランジスタの動作に求められる温度範囲においても、十分な電気的特性を確保することができる。このような特性であれば、Si半導体で作られる集積回路の中に酸化物半導体で形成されるトランジスタを混載しても、動作速度を犠牲にすることなく新たな機能を有する集積回路を実現することができる。本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。実施の形態9本実施の形態では、実施の形態4、5とは異なる構造を有する、酸化物半導体膜を用いたトランジスタについて説明する。酸化物半導体膜を構成する酸化物半導体は、In、Sn、及びZnを含む酸化物半導体In-Sn-Zn系酸化物半導体を用いてもよいし、他の実施の形態において説明した他の酸化物半導体を用いてもよい。図42は、コプラナー型であるトップゲートトップコンタクト構造のトランジスタの上面図及び断面図である。図42Aにトランジスタの上面図を示す。また、図42Bに図42Aの一点鎖線A-Bに対応する断面A-Bを示す。図42Bに示すトランジスタは、基板1100と、基板1100上に設けられた下地絶縁膜1102と、下地絶縁膜1102の周辺に設けられた保護絶縁膜1104と、下地絶縁膜1102及び保護絶縁膜1104上に設けられた高抵抗領域1106a及び低抵抗領域1106bを有する酸化物半導体膜1106と、酸化物半導体膜1106上に設けられたゲート絶縁膜1108と、ゲート絶縁膜1108を介して酸化物半導体膜1106と重畳して設けられたゲート電極1110と、ゲート電極1110の側面と接して設けられた側壁絶縁膜1112と、少なくとも低抵抗領域1106bと接して設けられた一対の電極1114と、少なくとも酸化物半導体膜1106、ゲート電極1110及び一対の電極1114を覆って設けられた層間絶縁膜1116と、層間絶縁膜1116に設けられた開口部を介して少なくとも一対の電極1114の一方と接続して設けられた配線1118と、を有する。なお、図示しないが、層間絶縁膜1116及び配線1118を覆って設けられた保護膜を有する構造としてもよい。保護膜を設けることで、層間絶縁膜1116の表面伝導に起因して生じる微小リーク電流を低減することができ、トランジスタのオフ電流を低減することができる。本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。実施の形態10本実施の形態では、実施の形態4、5、9とは異なる構造を有する、酸化物半導体膜を用いたトランジスタについて説明する。なお、本実施の形態では酸化物半導体膜を構成する酸化物半導体として、In、Sn、及びZnを含む酸化物半導体In-Sn-Zn系酸化物半導体を用いた場合について説明するが、他の実施の形態において説明した他の酸化物半導体を用いることもできる。図43は、本実施例で作製したトランジスタの構造を示す上面図および断面図である。図43Aはトランジスタの上面図である。また、図43Bは図43Aの一点鎖線A-Bに対応する断面図である。図43Bに示すトランジスタは、基板1200と、基板1200上に設けられた下地絶縁膜1202と、下地絶縁膜1202上に設けられた酸化物半導体膜1206と、酸化物半導体膜1206と接する一対の電極1214と、酸化物半導体膜1206および一対の電極1214上に設けられたゲート絶縁膜1208と、ゲート絶縁膜1208を介して酸化物半導体膜1206と重畳して設けられたゲート電極1210と、ゲート絶縁膜1208およびゲート電極1210を覆って設けられた層間絶縁膜1216と、層間絶縁膜1216に設けられた開口部を介して一対の電極1214と接続する配線1218と、層間絶縁膜1216および配線1218を覆って設けられた保護膜1220と、を有する。基板1200としてはガラス基板を、下地絶縁膜1202としては酸化シリコン膜を、酸化物半導体膜1206としてはIn-Sn-Zn系酸化物半導体膜を、一対の電極1214としてはタングステン膜を、ゲート絶縁膜1208としては酸化シリコン膜を、ゲート電極1210としては窒化タンタル膜とタングステン膜との積層構造を、層間絶縁膜1216としては酸化窒化シリコン膜とポリイミド膜との積層構造を、配線1218としてはチタン膜、アルミニウム膜、チタン膜がこの順で形成された積層構造を、保護膜1220としてはポリイミド膜を、それぞれ用いた。なお、図43Aに示す構造のトランジスタにおいて、ゲート電極1210と一対の電極1214との重畳する幅をLovと呼ぶ。同様に、酸化物半導体膜1206に対する一対の電極1214のはみ出しをdWと呼ぶ。本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。実施の形態11本実施の形態では、本発明の一態様に係る半導体表示装置における、パネルとバックライトの配置について説明する。図25は、本発明の一態様に係る半導体表示装置の構造を示す斜視図の一例である。図25に示す半導体表示装置は、表示素子とフォトセンサを含む画素が一対の基板間に形成されたパネル1601と、第1の拡散板1602と、プリズムシート1603と、第2の拡散板1604と、導光板1605と、反射板1606と、複数の光源1607を有するバックライト1608と、回路基板1609とを有している。パネル1601と、第1の拡散板1602と、プリズムシート1603と、第2の拡散板1604と、導光板1605と、反射板1606とは、順に積層されている。光源1607は導光板1605の端部に設けられており、導光板1605内部に拡散された光源1607からの光は、第1の拡散板1602、プリズムシート1603及び第2の拡散板1604によって、対向基板側から均一にパネル1601に照射される。なお、本実施の形態では、第1の拡散板1602と第2の拡散板1604とを用いているが、拡散板の数はこれに限定されず、単数であっても3以上であっても良い。そして、拡散板は導光板1605とパネル1601の間に設けられていれば良い。よって、プリズムシート1603よりもパネル1601に近い側にのみ拡散板が設けられていても良いし、プリズムシート1603よりも導光板1605に近い側にのみ拡散板が設けられていても良い。またプリズムシート1603は、図25に示した断面が鋸歯状の形状に限定されず、導光板1605からの光をパネル1601側に集光できる形状を有していれば良い。回路基板1609には、パネル1601に入力される各種信号を生成もしくは処理する回路、パネル1601から出力される各種信号を処理する回路などが設けられている。そして図25では、回路基板1609とパネル1601とが、FPCFlexiblePrintedCircuit1611を介して接続されている。なお、上記回路は、COGChipOnGlass法を用いてパネル1601に接続されていても良いし、上記回路の一部がFPC1611にCOFChipOnFilm法を用いて接続されていても良い。図25では、光源1607の駆動を制御する、制御系の回路が回路基板1609に設けられており、該制御系の回路と光源1607とがFPC1610を介して接続されている例を示している。ただし、上記制御系の回路はパネル1601に形成されていても良く、この場合はパネル1601と光源1607とがFPCなどにより接続されるようにする。光源1607として、例えばLED、OLEDなどの発光素子を用いることができる。なお、図25は、パネル1601の端に光源1607を配置するエッジライト型の光源を例示しているが、本発明の一態様に係る半導体表示装置は光源1607がパネル1601の直下に配置される直下型であっても良い。例えば、被写体である指1612をパネル1601に近づけると、バックライト1608からの光が、パネル1601を通過し、その一部が指1612において反射し、再びパネル1601に入射する。各色に対応する光源1607を順に点灯させ、色ごとに位置情報の取得を行うことで、被写体である指1612のカラーの位置情報を得ることが出来る。本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。本発明の一態様に係る固体撮像装置或いは半導体表示装置は、検出可能領域を広げ、検出可能領域の分布のむらを小さくすることができるため、被写体の正確な位置情報の取得を、非接触にて容易に行うことができるという特徴を有している。また、本発明の一態様に係る固体撮像装置或いは半導体表示装置は、上記構成により、パネルの表面における汚れの付着、または擦過痕の形成など、使用頻度に伴うパネルの品質の低下を防ぐことができ、ユーザーの疲労感を小さくすることができるという特徴を有している。よって、本発明の一態様に係る固体撮像装置或いは半導体表示装置を用いた電子機器は、ユーザーの使用感に優れ、品質の低下が起こりにくい。本発明の一態様に係る固体撮像装置或いは半導体表示装置は、表示装置、ノート型パーソナルコンピュータ、記録媒体を備えた画像再生装置代表的にはDVD:DigitalVersatileDisc等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置に用いることができる。その他に、本発明の一態様に係る固体撮像装置或いは半導体表示装置を用いることができる電子機器として、携帯電話、携帯型ゲーム機、携帯情報端末、電子書籍、ビデオカメラ、デジタルスチルカメラ、ゴーグル型ディスプレイヘッドマウントディスプレイ、ナビゲーションシステム、音響再生装置カーオーディオ、デジタルオーディオプレイヤー等、複写機、ファクシミリ、プリンター、プリンター複合機、現金自動預け入れ払い機ATM、自動販売機などが挙げられる。これら電子機器の具体例を図26に示す。図26Aは表示装置であり、筐体5001、表示部5002、支持台5003等を有する。本発明の一態様に係る半導体表示装置は、表示部5002に用いることができる。表示部5002に本発明の一態様に係る半導体表示装置を用いることで、ユーザーの使用感に優れ、品質の低下が起こりにくい表示装置を提供することができる。なお、表示装置には、パーソナルコンピュータ用、TV放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。図26Bは携帯情報端末であり、筐体5101、表示部5102、操作キー5103等を有する。本発明の一態様に係る半導体表示装置は、表示部5102に用いることができる。表示部5102に本発明の一態様に係る半導体表示装置を用いることで、ユーザーの使用感に優れ、品質の低下が起こりにくい携帯情報端末を提供することができる。図26Cは現金自動預け入れ払い機であり、筐体5201、表示部5202、硬貨投入口5203、紙幣投入口5204、カード投入口5205、通帳投入口5206等を有する。本発明の一態様に係る半導体表示装置は、表示部5202に用いることができる。表示部5202に本発明の一態様に係る半導体表示装置を用いることで、ユーザーの使用感に優れ、品質の低下が起こりにくい現金自動預け入れ払い機を提供することができる。そして、本発明の一態様に係る半導体表示装置を用いた現金自動預け入れ払い機は、FS駆動を採用することで、指紋、顔、手形、掌紋及び手の静脈の形状、虹彩等の、生体認証に用いられる生体情報の読み取りを、より高精度で行うことが出来る。よって、生体認証における、本人であるにもかかわらず本人ではないと誤認識してしまう本人拒否率と、他人であるにもかかわらず本人と誤認識してしまう他人受入率とを、低く抑えることができる。図26Dは携帯型ゲーム機であり、筐体5301、筐体5302、表示部5303、表示部5304、マイクロホン5305、スピーカー5306、操作キー5307、スタイラス5308等を有する。本発明の一態様に係る半導体表示装置は、表示部5303または表示部5304に用いることができる。表示部5303または表示部5304に本発明の一態様に係る半導体表示装置を用いることで、ユーザーの使用感に優れ、品質の低下が起こりにくい携帯型ゲーム機を提供することができる。なお、図26Dに示した携帯型ゲーム機は、2つの表示部5303と表示部5304とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない。図26Eは携帯電話であり、筐体5401、表示部5402、音声入力部5403、音声出力部5404、操作キー5405、受光部5406等を有する。受光部5406において受信した光を電気信号に変換することで、外部の画像を取り込むことができる。本発明の一態様に係る半導体表示装置は、表示部5402に用いることができる。表示部5402に本発明の一態様に係る半導体表示装置を用いることで、ユーザーの使用感に優れ、品質の低下が起こりにくい携帯電話を提供することができる。また、本発明の一態様に係る固体撮像装置は、受光部5406において受信した光を電気信号に変換するのに用いることができる。本発明の一態様に係る固体撮像装置を用いることで、ユーザーの使用感に優れ、品質の低下が起こりにくい携帯電話を提供することができる。或いは、本発明の一態様に係る固体撮像装置を用いることで、携帯電話の消費電力を低減させることができる。本実施例は、他の実施の形態と適宜組み合わせて実施することが可能である。"