第1導電形の第1の半導体層と、前記第1の半導体層の上に設けられ、前記第1の半導体層の第1導電形の不純物濃度より低い濃度の第1導電形の不純物を有する第1導電形の第2の半導体層と、前記第2の半導体層の前記第1の半導体層とは反対側の表面に形成された第2導電形の第3の半導体層と、前記第3の半導体層の前記第1の半導体層とは反対側の表面に形成され、前記第2の半導体層の第1導電形の不純物濃度より高い濃度の第1導電形の不純物を有する第1導電形の第4の半導体層と、前記第2の半導体層、前記第3の半導体層、及び前記第4の半導体層に接して設けられたゲート絶縁膜と、前記ゲート絶縁膜を介して前記第2の半導体層、前記第3の半導体層、及び前記第4の半導体層に対向して設けられたゲート電極と、前記ゲート電極上に設けられ、前記ゲート絶縁膜とともに前記ゲート電極を覆う層間絶縁膜と、前記第1の半導体層の前記第2の半導体層とは反対側の表面上に設けられた第2導電形の第5の半導体層と、前記第5の半導体層の前記第1の半導体層とは反対側の表面上に設けられ、前記第5の半導体層の第2導電形の不純物濃度より高い濃度の第2導電形不純物を有する第2導電形の第6の半導体層と、前記第5の半導体層内に設けられ、前記第5の半導体層の前記表面と平行な平面と前記平面内に設けられた隙間を有する絶縁性の電流狭窄体と、前記第6の半導体に電気的に接続された第1の電極と、前記第3の半導体層と前記第4の半導体層とに電気的に接続された第2の電極と、を備えたことを特徴とする電力用半導体装置。前記電流狭窄体の前記隙間には、前記第5の半導体層が充填され、前記隙間を介して前記第5の半導体層と前記第6の半導体層が電気的に接続されることを特徴とする請求項1記載の電力用半導体装置。前記電流狭窄体は、前記第6の半導体層に隣接することを特徴とする請求項1又は2に記載の電力用半導体装置。前記電流狭窄体は、前記第6の半導体層と前記第5の半導体層を介して離間していることを特徴とする請求項1又は2に記載の電力用半導体装置。前記電流狭窄体は、前記第1の半導体層と前記第5の半導体層を介して離間していることを特徴とする請求項1~4のいずれか1つに記載の電力用半導体装置。前記第5の半導体層の正味の第2導電形不純物の濃度は、前記第1の半導体層の正味の第1導電形の不純物の濃度よりも高いことを特徴とする請求項1~5のいずれか1つに記載の電力用半導体装置。前記電流狭窄体は、絶縁膜であることを特徴とする請求項1~6のいずれか1つに記載の電力用半導体装置。前記絶縁膜は、シリコン酸化膜又はシリコン窒化膜であることを特徴とする請求項7記載の電力用半導体装置。前記電流狭窄体は、空洞であることを特徴とする請求項1~6のいずれか1つに記載の電力用半導体装置。前記第4の半導体層と隣接し、前記第4の半導体層の表面から前記第3の半導体層を貫通し、前記第2の半導体層中に達するトレンチが形成され、前記ゲート電極は、前記ゲート絶縁膜を介して前記トレンチ内に設けられたことを特徴とする請求項1~9のいずれか1つに記載の電力用半導体装置。オン抵抗が低くターンオフ損失が小さい電力用半導体装置を提供する。実施形態の半導体装置は、第1導電形の第1の半導体層と、第1導電形の第2の半導体層と、第2導電形の第3の半導体層と、第1導電形の第4の半導体層と、ゲート絶縁膜と、ゲート電極と、層間絶縁膜と、第2導電形の第5の半導体層と、第2導電形の第6の半導体層と、絶縁性の電流狭窄体と、第1の電極と、第2の電極と、を備える。第2の半導体層は、第1の半導体層の上に設けられ、第1の半導体層の第1導電形の不純物濃度より低い濃度の第1導電形の不純物を有する。第3の半導体層は、第2の半導体層の第1の半導体層とは反対側の表面に形成される。第4の半導体層は、第3の半導体層の第1の半導体層とは反対側の表面に形成され、第2の半導体層の第1導電形の不純物濃度より高い濃度の第1導電形の不純物を有する。ゲート絶縁膜は、第2の半導体層、第3の半導体層、及び第4の半導体層に接して設けられる。ゲート電極は、ゲート絶縁膜を介して、第2の半導体層、第3の半導体層、及び第4の半導体層に対向して設けられる。層間絶縁膜は、ゲート電極上に設けられ、ゲート絶縁膜とともにゲート電極を覆う。第5半導体層は、第1の半導体層の第2の半導体層とは反対側の表面上に設けられる。第6の半導体層は、第5の半導体層の第1の半導体層とは反対側の表面上に設けられ、第5の半導体層の第2導電形の不純物濃度より高い濃度の第2導電形不純物を有する。電流狭窄体は、第5の半導体層内に設けられ、第5の半導体層の表面と平行な平面とその平面内に設けられた隙間を有する。第1の電極は、第6の半導体に電気的に接続される。第2の電極は、第3の半導体層と第4の半導体層とに電気的に接続される。以下、本発明の実施形態について図を参照しながら説明する。実施例中の説明で使用する図は、説明を容易にするための模式的なものであり、図中の各要素の形状、寸法、大小関係などは、実際の実施においては必ずしも図に示されたとおりとは限らず、本発明の効果が得られる範囲内で適宜変更可能である。半導体材料はシリコンを一例に説明する。第1導電形及び第2導電形は、それぞれ、n形及びp形の場合で説明する。n-形、n形、及びn形が用いられる場合は、その不純物濃度に、n-<n<nの関係があるものとする。p-形、p形、及びp形に関しても同様である。なお、例えば、単にp形不純物の濃度という場合は、半導体層中に含まれる実際のp形不純物の濃度を意味し、正味のp形不純物の濃度という場合は、半導体層中に含まれるn形不純物との補償後の濃度を意味するものとする。n形不純物の濃度と正味のn形不純物の濃度に関しても同様である。各実施形態は、電力用半導体装置として、IGBTInsulatedGateBipolarTransistorを例に説明するが、これらの実施形態は、IEGTInjectionEnhancedGateTransistor等の半導体装置に関しても同様に適用することが可能である。第1の実施の形態第1の実施の形態について、図1を用いて説明する。図1は、第1の実施形態に係る電力用半導体装置であるIGBT100の要部断面図である。図1に示したように、本実施形態に係るIGBT100は、n形第1導電形バッファ層第1の半導体層1と、n-形ベース層第2の半導体層2と、p形第2導電形ベース層第3の半導体層3と、n形エミッタ層第4の半導体層4と、ゲート絶縁膜6と、ゲート電極7と、層間絶縁膜8と、p-形第1コレクタ層第5の半導体層9と、p形第2コレクタ層第6の半導体層10と、絶縁性の電流狭窄体11と、コレクタ電極第1の電極12と、エミッタ電極第2の電極13と、を備える。n形バッファ層1、n-形ベース層2、p形ベース層3、n形エミッタ層4、p-形第1コレクタ層、及びp形第2コレクタ層第6の半導体層は、シリコンである場合を例に説明する。n形バッファ層1は、例えば膜厚が約10μmであり、n形不純物濃度が1015~1016cm-3である。n-形ベース層2は、n形バッファ層1の上に設けられ、n形バッファ層1のn形不純物の濃度よりも低い濃度のn形不純物を有する。例えば、n-形ベース層2の膜厚が約30μmであり、n形不純物濃度が1013~1014cm-3である。p形ベース層3は、n-形ベース層2のn形バッファ層1とは反対側の表面に形成される。p形ベース層3の膜厚は数μmであり、p形不純物の濃度は1016~1017cm-3である。n形エミッタ層4は、p形ベース層のn形バッファ層1とは反対側の表面に形成され、n-形ベース層2のn形不純物濃度より高い濃度のn形不純物を有する。n形エミッタ層2の膜厚は、約1μmであり、n形不純物の濃度は1019~1020cm-3である。トレンチ5が、n形エミッタ層4と隣接し、n形エミッタ層4の表面からp形ベース層を貫通し、n-形ベース層2中に達するように設けられる。ゲート絶縁膜6は、トレンチ5の内面全体側壁及び底面の全体を覆うように設けられる。ゲート絶縁膜6は、例えば熱酸化により形成されたシリコン酸化膜とすることができるが、CVD等で形成されたシリコン酸化膜とすることも可能である。また、シリコン酸化膜の代わりに、シリコン窒化膜やその他の誘電体材料を用いることも可能である。ゲート電極7は、ゲート絶縁膜6を介してトレンチ5内に設けられる。ゲート電極7は、n形にドープされたポリシリコンとすることができる。層間絶縁膜8は、ゲート電極7の上端部を覆いゲート絶縁膜6と接続されるように設けられる。層間絶縁膜8は、ゲート絶縁膜同様に、熱酸化又はCVDにより形成されたシリコン酸化膜とすることができる。ゲート電極7は、層間絶縁膜8に設けられた図示しない開口部からトレンチ5外部のゲート配線層に引き出される部分を除いて、ゲート絶縁膜6及び層間絶縁膜8に囲まれることによりトレンチの外部から絶縁される。p-形第1コレクタ層9は、n形バッファ層1のn-形ベース層2とは反対側の表面上に設けられ、p形ベース層3のp形不純物濃度よりも低いp形不純物を有する。p-形第1コレクタ層9は、例えば膜厚が数μmであり、p形不純物の濃度が1015~1016cm-3である。ここで、p-形第1コレクタ層9の正味のp形不純物濃度は、n形バッファ層1の正味のn形不純物濃度よりも高くなるように設定されることが望ましい。このようにp-形第1コレクタ層の不純物濃度が設定されると、ターンオフ時のp-形第1コレクタ層9からn形バッファ層1への正孔の排出がされやすくなるので、ターンオフ損失が低減される。p形第2コレクタ層10は、p-形第1コレクタ層9のn形バッファ層1とは反対側の表面上に設けられ、p-形第1コレクタ層9のp形不純物濃度よりも高い濃度のp形不純物を有する。p形第2コレクタ層10のp形不純物濃度は、例えば、1019~1020cm-3である。電流狭窄体11は、p-形第1コレクタ層9内に設けられ、p-形第1のコレクタ層9の上記表面と平行な平面及びその平面内に設けられた隙間11Aを有する。電流狭窄体11は、p-形第1コレクタ層9の上記表面に垂直な方向積層方向に電流を通さないための十分な絶縁性を有する。電流狭窄体11は、例えば、シリコン酸化膜、又はシリコン窒化膜等の絶縁膜とすることができる。電流狭窄体11の隙間11Aには、p-形第1コレクタ層9が充填される。電流狭窄体11は、p形第2コレクタ層10と隣接しており、p-形第1のコレクタ層9を介してn形バッファ層1と離間する。電流狭窄体11が、シリコン酸化膜又はシリコン窒化膜の場合、例えば、以下のようにして電流狭窄体が形成可能である。p形第2コレクタ層の上にp-形第1コレクタ層をエピタキシャル成長後、p-形第1コレクタ層のp形第2コレクタ層とは反対側の表面から、p-形第1コレクタ層中のp形第2コレクタ層と隣接する部分に、酸素イオン又は窒素イオンを所定のマスクを用いてイオン注入し、その後熱処理を実施することで、シリコン酸化膜又はシリコン窒化膜の電流狭窄体11が形成可能である。コレクタ電極12は、p形第2コレクタ層と電気的に接続される。エミッタ電極13は、n形エミッタ層4とp形ベース層3とに電気的に接続される。図1では、エミッタ電極13は、ゲート電極7上に形成されず、n形エミッタ層4とp形ベース層上にだけ形成された図となっているが、これはあくまでも一例である。エミッタ電極13は、ゲート電極7上を層間絶縁膜8を介して跨った構造とすることも勿論可能である。また、エミッタ電極13は、p形ベース層よりもp形不純物濃度が高い図示しないp形コレクタ層を間に介して、p形ベース層3と電気的に接続されることも勿論可能である。次に、本実施形態に係るIGBT100の動作について説明する。エミッタ電極13に対してコレクタ電極12に正の電圧を印加した状態で、エミッタ電極13に対してゲート電極7に閾値を超える電圧を印加すると、p形ベース層3のゲート絶縁膜6と隣接する部分に反転分布によるチャネル層が形成される。このチャネル層を介して、エミッタ電極13から、n形エミッタ層4、及びチャネル層を介してn-形ベース層2中に電子が供給される。この電子に見合った量の正孔が、コレクタ電極12から、p形第2コレクタ層10、p-形第1コレクタ層9、及びn形バッファ層1を介して、n-形ベース層2に供給される。この電子と正孔がn-形ベース層2に蓄積されることにより、伝導度変調が発生してオン抵抗が激減し、IGBT100がオン状態になる。ゲート電極7に印加された電圧を閾値以下にすることにより、上記チャネル層が消失することで、n-形ベース層2中への電子と正孔の供給が絶たれ、IGBTはオン状態からオフ状態に切り替わる。このとき、n-形ベース層中に蓄積されていた過剰の電子と正孔がそれぞれ、コレクタ電極及びエミッタ電極に向かって流れ続けるので、残留電流として電流がしばらく流れ続ける。この残留電流により、ターンオフ損失が発生する。このターンオフ損失を低減するためには、p形第2コレクタ層10からn-形ベース層2への正孔の注入を抑制することが効果的である。その1つの手段としてp形第2コレクタ層12のp形不純物濃度を低くすることが考えられるが、これは、p形第2コレクタ層中でのコレクタ抵抗の増大をもたらし、IGBT100のオン抵抗の増大をもたらす。本実施形態に係るIGBT100は、p-形第1コレクタ層内に積層方向に電流を遮断する電流狭窄体11を有し、電流狭窄体11は、p-形第1コレクタ層9の上記表面と平行な平面及びその平面内に設けられた隙間11Aを有する。隙間11Aには、p-形第1コレクタ層9が充たされている。この隙間11Aにおいて、p-形第1コレクタ層9とp形第2コレクタ層10とが電気的に接続される。これにより、p形第2コレクタ層10からp-形第1コレクタ層へ流れる電流は、電流狭窄体11により狭窄され、隙間11Aの部分に集中させられる。この結果、p-形第1コレクタ層9の電流狭窄体11の隙間11Aの部分では、エミッタ電極13から供給された電子及びコレクタ電極12から供給された正孔のキャリア密度が増大するため、キャリアライフタイムが短くなって、電子とホールの再結合が促進される。この電子とホールの再結合により、p形第2コレクタ層10からn-形ベース層への正孔の供給量が低減される。従って、本実施形態に係るIGBT100では、ターンオフ損失を増大させることなく、オン抵抗を低減するために、p形第2コレクタ層のp形不純物の濃度を増大させることが可能となる。第2の実施の形態次に、第2の実施形態に係る半導体装置200を、図2を用いて説明する。図2は、第2の実施形態に係る半導体装置であるIGBT200の要部断面図である。なお、第1の実施形態で説明した構成と同じ構成の部分には同じ参照番号又は記号を用いその説明は省略する。第1の実施形態との相異点について主に説明する。図2に示したように、本実施形態に係るIGBT200は、電流狭窄体14が空洞になっている点で、第1の実施形態に係るIGBT100と相異する。これ以外は、両者は同じ構造を有する。すなわち、本実施形態に係るIGBT200は、第1の実施形態に係るIGBT100において、電流狭窄体11の絶縁膜を空洞に置き換えた構造を有する。このような空洞によって形成される電流狭窄体は、例えば、予めp-形第1コレクタ層及びp形第2コレクタ層と比べてエッチングされやすい犠牲層により電流狭窄体を形成しておき、p形第2コレクタ層の表面から犠牲層に達する図示しないエッチング用のビアを介して犠牲層をエッチングすることにより形成が可能である。空洞内は、IGBT200の外部の雰囲気により充たされる。このような空洞による電流狭窄体11により電流が隙間14Aに集中させられるので、本実施形態に係るIGBT200も、第1の実施形態に係るIGBT100と同様の効果が得られる。上記それぞれの実施形態では、電流狭窄体11、14は、p形第2コレクタ層と隣接していたが、p-形第1コレクタ層9を介してp形第2コレクタ層10と離間する構造とすることで、さらにコレクタ抵抗を低減でき、オン抵抗が低減可能である。また、ゲート電極がトレンチ型のIGBTについて説明したが、ゲート電極がプレーナ形のIGBTについても適用できることは、勿論のことである。また、IGBT100、200は、図1及び図2に示した断面構造を有しておれば、ゲート電極7及び電流狭窄体11、14が、ストライプ形状、格子形状、千鳥格子形状オフセット格子形状、及び蜂の巣形状などのパターンであってもよい。また、第1導電形をn形、第2導電形をp形の場合で各実施形態を説明したが、それぞれn形とp形とを入れ替えた構造とすることも可能である。本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。