配線基板と、前記配線基板上に実装された半導体チップと、を備え、前記配線基板は、一面において前記半導体チップと対向する基材と、前記配線基板を、前記半導体チップを除く外部に接続する端子と、前記基材の前記一面上に設けられ、かつ前記端子に接続するダミー配線と、前記基材上および前記ダミー配線上に設けられた絶縁膜と、を有する半導体装置。請求項1に記載の半導体装置において、前記ダミー配線は、前記端子と前記半導体チップを繋ぐ配線にのみ接続されている半導体装置。請求項1または2に記載の半導体装置において、前記端子は、電源端子またはグランド端子である半導体装置。請求項1ないし3いずれか1項に記載の半導体装置において、前記ダミー配線は、平面視で前記半導体チップと重なっている半導体装置。請求項1ないし4いずれか1項に記載の半導体装置において、前記配線基板は、BGA基板である半導体装置。半導体チップを実装するために用いられる配線基板であって、一面において前記半導体チップと対向する基材と、前記配線基板を、前記半導体チップを除く外部に接続する端子と、前記基材の一面上に設けられ、かつ前記端子に接続するダミー配線と、前記基材上および前記ダミー配線上に設けられた絶縁膜と、を備える配線基板。請求項6に記載の配線基板において、前記端子は、電源端子またはグランド端子である配線基板。請求項6または7に記載の配線基板において、前記配線基板は、BGA基板である配線基板。半導体装置においては、特許文献1に記載されるように、配線基板を構成する基材上にダミー配線を形成することがある。しかし、ダミー配線の電位が浮遊電位となっている場合、ダミー配線は他の配線に対し干渉ノイズを発生させることがあった。これにより、半導体装置の信頼性は低下してしまう。本発明によれば、配線基板と、前記配線基板上に実装された半導体チップと、を備え、前記配線基板は、一面において前記半導体チップと対向する基材と、前記配線基板を、前記半導体チップを除く外部に接続する端子と、前記基材の前記一面上に設けられ、かつ前記端子に接続するダミー配線と、前記基材上および前記ダミー配線上に設けられた絶縁膜と、を有する半導体装置が提供される。本発明によれば、基材上に設けられたダミー配線は、端子と接続している。このため、ダミー配線に対し固定電位を与えることができる。これにより、配線基板に設けられた近接する他の配線に対し干渉ノイズを発生させることを抑制できる。従って、信頼性の高い半導体装置を実現することができる。本発明によれば、半導体チップを実装するために用いられる配線基板であって、一面において前記半導体チップと対向する基材と、前記配線基板を、前記半導体チップを除く外部に接続する端子と、前記基材の一面上に設けられ、かつ前記端子に接続するダミー配線と、前記基材上および前記ダミー配線上に設けられた絶縁膜と、を備える配線基板が提供される。本発明によれば、信頼性の高い半導体装置を実現することができる。以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。図1は、本実施形態に係る半導体装置100を示す断面図である。本実施形態に係る半導体装置100は、配線基板10と、配線基板10上に実装された半導体チップ20と、を備えている。半導体装置100は、例えばBGAパッケージである。配線基板10は、基材52と、端子40と、ダミー配線32と、ソルダーレジスト50と、を備えている。基材52は、一面において半導体チップ20と対向する。端子40は、配線基板10を、半導体チップ20を除く外部に接続する。ダミー配線32は、基材52の一面上に設けられ、かつ端子40に接続する。ソルダーレジスト50は、基材52上およびダミー配線32上に設けられている。以下、図1を用いて、半導体装置100の構成について詳細に説明する。図3は、半導体装置100を回路基板に実装した場合を示す断面図である。配線基板10は、例えばBGA基板である。図3に示すように、配線基板10は、他面上に設けられた複数の端子40を介して、回路基板70の外部端子72に接続する。端子40は、例えば半田により構成される。配線基板10は、図1に示すように、多層配線構造を有している。各配線層の配線30は、例えばCuによって構成されている。また、基材52は、コア層に複数の層間絶縁膜を積層した構造を有しており、コア層および各層間絶縁膜の上に配線30が位置している。層間絶縁膜は、例えば樹脂材料によって構成されている。半導体チップ20は、例えばDAFダイアタッチメントフィルム材22を介して配線基板10上に実装されている。配線基板10は、配線30とダミー配線32を有している。配線30は、半導体装置100を実装する回路基板70と、半導体チップ20との間の信号経路を生成する。一方で、ダミー配線32は、回路基板70と半導体チップ20との間の信号経路を生成する役割を有さない。ダミー配線32は、例えばCuによって構成されている。ダミー配線32は、配線30の配線密度が疎な部分に設けられ、基材52上における配線密度を均一にする機能を有する。これにより、基材52上に設けられたソルダーレジスト50の平坦化を図ることができる。ダミー配線32は、複数の端子40のうちの電源グランド端子42と接続している。図3に示すように、電源グランド端子42は、回路基板70を通じて電源に接続し、または接地されている。このため、ダミー配線32には、電源電位または接地電位の固定電位が与えられる。これにより、ダミー配線32が、これに近接する他の配線30に対して干渉ノイズを発生させることを抑制することができる。本実施形態においては、ダミー配線32は、配線30のうち電源グランド端子42と半導体チップ20とを繋ぐ電源グランド配線34にのみ接続されている。すなわち、ダミー配線32は、電源グランド配線34を介して、電源グランド端子42と接続することとなる。ダミー配線32は、基材52の一面上に設けられている。ダミー配線32は、スルー配線36を介して電源グランド配線34と接続する。また、ダミー配線32は、平面視で半導体チップ20と重なっている。これにより、半導体チップ20と配線基板10との間の剥離を効果的に抑制することができる。ソルダーレジスト50は、絶縁材料からなる絶縁膜である。配線基板10のうち、半導体チップ20と対向する面を覆うように設けられている。すなわち、ソルダーレジスト50は、基材52の一面上、および基材52の一面上に設けられた配線30上ならびにダミー配線32上に設けられる。また、配線基板10は、基材52の一面とは反対の他面上に設けられたソルダーレジスト58を有している。ソルダーレジスト58は、配線30を露出させる複数の開口を有している。この開口に露出した配線30上に、端子40がそれぞれ設けられることとなる。次に、図1および図2を用いて、本実施形態に係る半導体装置100の製造方法を説明する。図2は、図1に示す半導体装置100の製造方法を示す断面図である。まず、コア層上にシード膜を形成する。シード膜は例えばスパッタリングによって形成される。次に、当該シード膜を用いためっき法により、配線30を形成する。次に、コア層上および配線30上に、層間絶縁膜を形成する。次に、当該層間絶縁膜にスルーホールを形成する。そして、層間絶縁膜中のスルーホールにスルー配線を形成する。これらの工程を繰り返し行うことにより、図2aに示す配線基板10の多層配線構造を得る。このとき、ダミー配線32が電源グランド配線34のみと接続するように形成される。次いで、図2bに示すように、基材52の一面上および他面上に、ソルダーレジスト50およびソルダーレジスト58を形成する。そして、図2cに示すように、配線基板10上に、DAF材22を介して半導体チップ20を実装する。これにより、図1に示す半導体装置100が形成される。図4および図5は、図1に示す半導体装置100の全体を示す断面図である。図4に示すように、半導体チップ20は、例えばボンディングワイヤ24を介して配線基板10と接続している。また、図5に示すように、例えば半田バンプ26を介して、フリップチップ接続により配線基板10と接続していてもよい。次に、本実施形態の作用および効果を説明する。図6は、第1比較例に係る半導体装置102を示す断面図である。第1比較例に係る半導体装置102は、ダミー配線32およびスルー配線36が設けられていない点を除いて、本実施形態に係る半導体装置100と同様の構成を有する。第1比較例では、配線基板10上に半導体チップ20を実装した後、品質試験等において負荷がかかると、図6に示すように、配線基板10と半導体チップ20との間で剥離箇所60が生じる場合がある。これは、基材52のうち半導体チップ20と対向する一面上における配線密度の斑に起因する。すなわち、配線30が疎な領域においてソルダーレジスト50表面に凹みが生じ、これにより配線基板10と半導体チップ20とが剥離することとなる。これを抑制するためには、例えば半導体チップ20を実装する前に、ソルダーレジスト50に対しプレス等の平坦化工事を行う必要がある。一方で、本実施形態によれば、配線基板10は、基材52の一面上に設けられたダミー配線32を有している。このため、基材52の一面上において配線30が疎な領域にダミー配線32を設けることで、基材52の一面上における配線密度を均一にすることができる。これにより、ソルダーレジスト50表面に凹みが生じることを抑制される。従って、配線基板10と半導体チップ20とが剥離することを防止することができる。図7は、第2比較例に係る半導体装置104を示す断面図である。第2比較例に係る半導体装置104は、ダミー配線32が端子40と接続されていない点を除いて、本実施形態に係る半導体装置100と同様の構成を有する。図7に示すように、第2比較例において、ダミー配線32は、電源やグランドに接続されていない浮遊配線である。このため、ダミー配線32は、近接する位置に設けられた配線30に対し干渉ノイズを発生させてしまうおそれがある。一方で、本実施形態によれば、基材52の一面上に設けられたダミー配線32は、端子40と接続している。このため、ダミー配線32に対し、固定電位を与えることができる。これにより、配線基板に設けられた近接する他の配線30に対し、干渉ノイズを発生させることを抑制できる。従って、信頼性の高い半導体装置を実現することができる。以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。