互いに対向する一対の電極と、前記一対の電極の一方の電極に設けられ、前記一方の電極の両端部から間隔を置いて配置された第1端子部と、前記一対の電極の他方の電極に設けられ、前記他方の電極の両端部から間隔を置いて配置された第2端子部とを備えていることを特徴とする容量素子。前記第1端子部は、前記一方の電極の一端部から第1距離離れた位置に設けられ、前記第2端子部は、前記他方の電極の一端部から第2距離離れた位置に設けられ、前記第1距離および前記第2距離は、前記電極の長さに対して、10分の3以上かつ10分の7以下であることを特徴とする請求項1記載の容量素子。前記一方の電極の一端部は、前記他方の電極の一端部と同じ側の端部であり、前記第1距離と前記第2距離との和は、前記電極の長さと同じであることを特徴とする請求項2記載の容量素子。前記第1端子部は、前記一方の電極の中央に配置され、前記第2端子部は、前記他方の電極の中央に配置されていることを特徴とする請求項2記載の容量素子。前記一対の電極を含む複数の容量部を備え、複数の前記容量部は、互いに間隔を置いて多層に重ねられ、互いに隣接する層の一方の前記一対の電極は、他方の前記一対の電極に前記第1端子部および前記第2端子部によりそれぞれ接続されていることを特徴とする請求項1記載の容量素子。前記容量部は、各層に複数配置され、最上層の前記一対の電極にそれぞれ設けられた前記第1端子部および前記第2端子部は、前記各電極の中心から互いに逆方向に離れた位置に配置されていることを特徴とする請求項5記載の容量素子。容量素子を含む回路を備え、前記容量素子は、互いに対向する一対の電極と、前記一対の電極の一方の電極に設けられ、前記一方の電極の両端部から間隔を置いて配置された第1端子部と、前記一対の電極の他方の電極に設けられ、前記他方の電極の両端部から間隔を置いて配置された第2端子部とを備えていることを特徴とする半導体装置。しかしながら、容量素子の特性改善は、不十分である。特に、容量素子として重要なQ値QualityFactorの改善は、不十分である。本発明の目的は、容量素子の特性を向上することである。本発明の一形態では、容量素子は、互いに対向する一対の電極と、一対の電極の一方の電極に設けられ、一方の電極の両端部から間隔を置いて配置された第1端子部と、一対の電極の他方の電極に設けられ、他方の電極の両端部から間隔を置いて配置された第2端子部とを有している。容量素子の特性を向上できる。以下、実施形態を図面を用いて説明する。図1は、一実施形態における容量素子CAPの例を示している。なお、図1は、容量素子CAPの斜視図を示している。容量素子CAPは、例えば、半導体装置に搭載される回路に使用される。容量素子CAPは、互いに対向する一対の電極EL10、EL20と、電極EL10、EL20にそれぞれ設けられた端子部TE10、TE20とを有している。電極EL10、EL20は、例えば、誘電体を挟んで互いに対向するように配置され、キャパシタの電極として機能する。例えば、電極EL10、EL20は、半導体基板に形成された絶縁層上に、銅等の金属材料により形成される。端子部TE10、TE20は、例えば、銅等の金属材料により形成され、電極EL10、EL20に電圧を印加するための引き出し部として機能する。例えば、端子部TE10は、電極EL10上に円柱形状に形成され、電極EL10の延在方向長手方向の両端部から間隔を置いて配置される図1では、電極EL10の中央付近。また、例えば、端子部TE20は、電極EL20上に円柱形状に形成され、電極EL20の延在方向の両端部から間隔を置いて配置される図1では、電極EL20の中央付近。このように、容量素子CAPは、例えば、半導体プロセスの配線層の形成工程により形成される。なお、容量素子CAPは、プリント基板の配線層の形成工程により、プリント基板上に形成されてもよい。容量素子CAPの構成は、この例に限定されない。例えば、端子部TE10、TE20は、四角柱形状に形成されてもよい。あるいは、端子部TE10、TE20は、電極EL10、EL20の側面電極EL10と電極EL20との対向面と反対側の面に形成されてもよい。また、電極EL10、EL20は、例えば、互いに異なる長さに形成されてもよい。この場合、例えば、電極EL10、EL20が互いに対向する部分が、キャパシタの電極として機能する。図2は、図1に示した各端子部TE10、TE20の位置関係の例を示している。なお、図2は、端子部TE10、TE20が形成される面側図1の上側から見た電極EL10、EL20および端子部TE10、TE20の状態を示している。図中の破線の矢印は、端子部TE10、TE20間に電圧が印加されたときに流れる電流高周波電流の向きの一例を示している。また、符号Laは、電極ELEL10、EL20の長さDaの部分の自己インダクタンスを示し、符号Lbは、電極ELの長さDbの部分の自己インダクタンスを示している。符号MMa、Mbは、スペースDsの電極EL10、EL20間の相互インダクタンスを示している。例えば、符号Maは、電流が互いに逆方向に流れる部分長さDbの部分の電極EL10、EL20間の相互インダクタンスを示している。また、符号Mbは、電流が互いに同じ方向に流れる部分長さDcの部分の電極EL10、EL20間の相互インダクタンスを示している。電極EL10は、電極ELの延在方向の一方側図2では、左側の端部から距離Da離れた位置に、端子部TE10を有している。また、電極EL20は、電極ELの延在方向の一方側図2では、左側の端部から距離Db離れた位置に、端子部TE20を有している。例えば、電極EL20の一方側図2では、左側の端部と端子部TE20との距離Dbは、電極EL10の他方側図2では、右側の端部と端子部TE10との距離Dbと同じである。すなわち、この実施形態では、距離Daと距離Dbとの和は、電極ELの長さDtと同じである。このように、この実施形態では、端子部TETE10、TE20は、長さDtの電極ELを、Da:Dbに分割する位置に配置されている。容量素子CAPの寄生インダクタンスを求めるために、先ず、電極EL10、EL20の自己インダクタンスについて考える。電極ELの長さDtに対して、Da:Dbの分割比で端子部TEが配置されているとき、電極ELの自己インダクタンスは、自己インダクタンスLa、Lbの並列インダクタンスとして求められる。例えば、電極EL10の自己インダクタンスL1は、自己インダクタンスLa、Lbを用いて、式1で表される。L1=1....1なお、自己インダクタンスLa、Lbは、長さDtの電極ELをDa:Dbに分割しないときの自己インダクタンスL電極ELの1本分の自己インダクタンスLを用いて、式2、式3でそれぞれ表される。La=LDa/....2Lb=LDb/....3したがって、電極EL10の自己インダクタンスL1は、式2、式3を式1に代入することにより、式4で表される。L1=LDaDb/^2....4ここで、式4中の^はべき乗演算子である。また、電極EL20の自己インダクタンスL2は、電極EL10の自己インダクタンスL1と同様に、式5で表される。L2=LDaDb/^2....5自己インダクタンスの合計容量素子CAPの自己インダクタンスをL12としたとき、自己インダクタンスL12は、式6で表される。L12=L1L2=2LDaDb/^2....6次に、電極EL10、EL20間の相互インダクタンスについて考える。例えば、電極EL10、EL20の電流が逆向きになる部分長さDbの部分の相互インダクタンスMaは、長さDtの電極ELをDa:Dbに分割しないときの電極EL10、EL20間の相互インダクタンスMを用いて、式7で表される。また、電極EL10、EL20の電流が同じ向きになる部分長さDcの部分の相互インダクタンスMbは、相互インダクタンスMを用いて、式8で表される。Ma=MDb/....7Mb=MDc/....8なお、相互インダクタンスMaは、電極EL10、EL20に流れる電流の向きが互いに逆のため、負に作用する。また、相互インダクタンスMbは、電極EL10、EL20に流れる電流の向きが互いに同じため、正に作用する。したがって、容量素子CAPの寄生インダクタンスLtは、式9で表される。さらに、式9に、式6-式8を代入することにより、式10が得られる。Lt=L122....9Lt=2LDaDb/^22M/....10なお、長さDcは、長さDaが長さDb以上のとき、Da-Dbで表される。したがって、長さDaが長さDb以上のとき、容量素子CAPの寄生インダクタンスLtは、式11で表される。Lt=2LDaDb/^22M/....11式11より、長さDa、Dbが互いに同じときDa=Dbのとき、容量素子CAPの寄生インダクタンスLtが最小になることが分かる。例えば、端子部TE10、TE20が電極EL10、EL20の中心に配置されたときDa=Dbのときの容量素子CAPの寄生インダクタンスLt_cは、式12で表される。LtcL2-2M....12この実施形態では、端子部TE10、TE20が電極EL10、EL20の中心に配置されたとき、容量素子CAPの寄生インダクタンスLtが最小になる。なお、例えば、電極EL10、EL20の長さが互いに異なるときには、電極EL10、EL20が互いに対向する部分の長さが、長さDtに対応する。そして、電極EL10、EL20が互いに対向する部分の端部は、各距離Da、Dbの起点となる端部に対応する。図3は、図1に示した容量素子CAPの比較例を示している。図中の破線の矢印は、端子部TE10、TE20間に電圧が印加されたときに流れる電流高周波電流の向きの一例を示している。なお、符号L、Mの意味は、式11等で用いているL、Mと同じである。例えば、符号Lは、長さDtの電極ELの1本分の自己インダクタンスを示し、符号Mは、スペースDsの電極EL100、EL200間の相互インダクタンスを示している。図3に示した容量素子CAP100では、端子部TE10、TE20は、電極ELEL100、EL200の延在方向の一方側図3では、左側の端部にそれぞれ配置される。すなわち、2つの電極EL100、EL200の端子部TE10、TE20は、互いに同じ側の端部にそれぞれ配置される。例えば、容量素子CAP100の寄生インダクタンスLt_exは、自己インダクタンスLおよび相互インダクタンスMを用いて、式13で表される。Ltex2L-2M....13相互インダクタンスMは、電極EL100、EL200に流れる電流の向きが互いに逆のため、負に作用する。これにより、容量素子CAP100では、例えば、端子部TE10、TE20が電極ELの延在方向の一方側の端部および他方側の端部にそれぞれ配置される容量素子に比べて、寄生インダクタンスを削減できる。しかしながら、容量素子CAP100の寄生インダクタンスLt_exは、例えば、図2で説明した式12で表される寄生インダクタンスLt_cに比べて、大きい。すなわち、この実施形態では、容量素子CAPの寄生インダクタンスLtを、比較例の容量素子100に比べて、小さくできる。図4は、図1に示した容量素子CAPのシミュレーション結果の一例を示している。図の横軸は、端子部TEに与える信号の周波数単位はGHzを示し、縦軸は、容量値単位はFを示している。図中の実線は、端子部TE10、TE20が電極EL10、EL20の中心に配置された容量素子CAPの電磁界シミュレーションの結果を示している。図中の破線は、図3に示した比較例容量素子CAP100の電磁界シミュレーションの結果を示している。なお、シミュレーションソフトには、Sonnet社製の電磁界シミュレータを使用している。以下にシミュレーション条件を示す。電極ELは、誘電体層上に形成された銅の金属配線である。なお、電極ELの先端は、解放されている。電極ELが形成される誘電体層は、比誘電率が3.9であり、厚さが0.5μmである。また、誘電体層は、比誘電率が12.7で厚さが775μmの誘電体の基板上に形成されている。各電極ELの幅例えば、図2の縦方向に沿う幅は、0.5μmであり、長さDtは、200μmである。また、各電極ELの厚さは、0.3μmである。電極EL間のスペースDsは、0.2μmである。なお、容量素子CAPのシミュレーションでは、端子部TEが配線の中央付近に配置されるため、シミュレーション用のportと端子部TEに対応する部分とを接続するダミー配線を追加している。このため、図4に示した容量素子CAPのシミュレーション結果は、ダミー配線分を除外している。端子部TE10、TE20が電極EL10、EL20の中心に配置されたときDa-Db/Dt=0のときには、容量素子CAPの自己共振周波数は、約338.9GHzである。したがって、容量素子CAPは、約338.9GHzまで容量素子として機能する。すなわち、容量素子CAPの使用帯域は、約338.9GHz以下である。これに対し、比較例の容量素子CAP100では、自己共振周波数は、約170.4GHzである。すなわち、容量素子CAP100の使用帯域は、約170.4GHz以下である。このように、端子部TE10、TE20が電極EL10、EL20の中心に配置された容量素子CAPでは、自己共振周波数は、容量素子CAP100の自己共振周波数より、高周波側にシフトする。これにより、この実施形態では、容量素子CAPの使用帯域を、容量素子CAP100の使用帯域より、拡大できる。例えば、端子部TE10、TE20が電極EL10、EL20の中心に配置された容量素子CAPでは、使用帯域は、比較例の容量素子CAP100の使用帯域の約2倍である。なお、端子部TE10、TE20が電極EL10、EL20の中心からずれた位置に配置されたときにも、図5-図9に示すように、容量素子CAPの特性を向上できる。図5は、端子部TE10、TE20の位置と自己共振周波数との関係の一例を示している。図の横軸は、図2に示した電極ELの長さDtに対する距離Da、Dbの差の相対値Da-Db/Dtを示し、縦軸は、自己共振周波数単位はGHzを示している。なお、自己共振周波数は、図4で説明したシミュレーションにより算出している。すなわち、シミュレーション条件等は、図4で説明したシミュレーション条件等と同じである。自己共振周波数は、端子部TE10、TE20が電極EL10、EL20の中心に配置されたときに最も高くなる。そして、端子部TE10、TE20の位置が電極EL10、EL20の中心から離れるにしたがい、自己共振周波数は、低くなる。例えば、端子部TEの位置がDa-Db/Dt=0を満たすとき例えば、Da=Db=100μmのとき、自己共振周波数は、約338.9GHzである。端子部TEの位置がDa-Db/Dt=0.2を満たすとき例えば、Da=120μm、Db=80μmのとき、自己共振周波数は、約232.2GHzである。また、端子部TEの位置がDa-Db/Dt=0.4を満たすとき例えば、Da=140μm、Db=60μmのとき、自己共振周波数は、約176.4GHzである。端子部TEの位置がDa-Db/Dt=0.6を満たすとき例えば、Da=160μm、Db=40μmのとき、自己共振周波数は、約146.9GHzである。端子部TEの位置がDa-Db/Dt=0.8を満たすとき例えば、Da=180μm、Db=20μmのとき、自己共振周波数は、約127.9GHzである。そして、端子部の位置がDa-Db/Dt=1.0を満たすとき例えば、Da=200μm、Db=0μmのとき、自己共振周波数は、約113.7GHzである。なお、比較例の容量素子CAP100の自己共振周波数は、約170.4GHzである。したがって、例えば、Da-Db/Dt≦0.43を満たすように端子部TE10、TE20が配置されているとき、自己共振周波数は、比較例の容量素子CAP100の自己共振周波数170.4GHzより、高くなる。すなわち、この実施形態では、例えば、距離Da、Dbが電極ELの長さDtに対して10分の3以上かつ10分の7以下のときには、容量素子CAPの使用帯域を、容量素子CAP100の使用帯域より、拡大できる。図6は、図1に示した容量素子CAPの寄生抵抗のシミュレーション結果の一例を示している。図の横軸は、端子部TEに与える信号の周波数単位はHzを示し、縦軸は、容量素子CAPの寄生抵抗の抵抗値単位はΩを示している。図中の6本の実線は、Da-Db/Dtが0、0.2、0.4、0.6、0.8、1.0のときの容量素子CAPの電磁界シミュレーションの結果をそれぞれ示している。図中の破線は、図3に示した比較例容量素子CAP100の電磁界シミュレーションの結果を示している。シミュレーション条件等は、図4で説明したシミュレーション条件等と同じである。容量素子CAPの寄生抵抗は、比較例の容量素子CAP100の寄生抵抗に比べて小さくなる。また、寄生抵抗は、高周波側で急激に増加する。例えば、Da-Db/Dt=1.0のときには、寄生抵抗は、約100GHz以上で急激に増加する。また、例えば、Da-Db/Dt=0.2のときには、寄生抵抗は、約250GHz以上で急激に増加する。これに対し、比較例では、寄生抵抗は、約80GHz以上で急激に増加する。このように、この実施形態では、寄生抵抗が急激に増加する周波数は、容量素子CAP100より、高周波側にシフトされる。図7は、端子部TE10、TE20の位置と寄生抵抗との関係の一例を示している。図の横軸は、図2に示した電極ELの長さDtに対する距離Da、Dbの差の相対値Da-Db/Dtを示し、縦軸は、寄生抵抗の抵抗値単位はΩを示している。なお、寄生抵抗の抵抗値は、図6に示したシミュレーション結果の10GHz時の値である。寄生抵抗は、端子部TE10、TE20が電極EL10、EL20の中心に配置されたときに最も小さくなる。そして、端子部TE10、TE20の位置が電極EL10、EL20の中心から離れるにしたがい、寄生抵抗は、大きくなる。例えば、端子部TEの位置がDa-Db/Dt=0を満たすとき、寄生抵抗は、約1.978Ωである。端子部TEの位置がDa-Db/Dt=0.2を満たすとき、寄生抵抗は、約2.226Ωである。また、端子部TEの位置がDa-Db/Dt=0.4を満たすとき、寄生抵抗は、約2.938Ωである。端子部TEの位置がDa-Db/Dt=0.6を満たすとき、寄生抵抗は、約4.116Ωである。端子部TEの位置がDa-Db/Dt=0.8を満たすとき、寄生抵抗は、約5.755Ωである。そして、端子部の位置がDa-Db/Dt=1.0を満たすとき、寄生抵抗は、約7.765Ωである。なお、比較例の容量素子CAP100の寄生抵抗は、約13Ωである。したがって、端子部TE10、TE20が電極EL10、EL20の中心に配置されたときには、寄生抵抗は、容量素子CAP100の寄生抵抗約13Ωの約15.4約2Ωに削減される。このように、この実施形態では、容量素子CAPの寄生抵抗を削減できる。これは、例えば、電極EL10EL20の自己インダクタンスL1L2と同様に、各電極ELの寄生抵抗が並列になるためである。寄生抵抗が削減されることにより、図8および図9に示すように、Q値QualityFactorが改善される。Q値は、容量素子の性能を示す値である。Q値が大きいほど容量素子の性能は高くなる。例えば、Q値は、各周波数ω、容量値Cおよび抵抗値Rを用いて、Q=1/ωCRで表される。図8は、図1に示した容量素子CAPのQ値のシミュレーション結果の一例を示している。図の横軸は、端子部TEに与える信号の周波数単位はHzを示し、縦軸は、容量素子CAPのQ値を示している。図中の6本の実線は、Da-Db/Dtが0、0.2、0.4、0.6、0.8、1.0のときの容量素子CAPの電磁界シミュレーションの結果をそれぞれ示している。図中の破線は、図3に示した比較例容量素子CAP100の電磁界シミュレーションの結果を示している。シミュレーション条件等は、図4で説明したシミュレーション条件等と同じである。容量素子CAPのQ値は、周波数が高くなるにしたがい、小さくなる。端子部TEが中央付近に配置されたとき例えば、Da-Db/Dt≦0.4には、周波数が高いときにも、容量素子CAPのQ値は、比較例の容量素子CAP100に比べて大きくなる。なお、例えば、10GHz付近では、容量素子CAPのQ値は、端子部TEの位置に拘わらず、比較例の容量素子CAP100に比べて大きくなる。図9は、端子部TE10、TE20の位置とQ値との関係の一例を示している。図の横軸は、図2に示した電極ELの長さDtに対する距離Da、Dbの差の相対値Da-Db/Dtを示し、縦軸は、容量素子CAPのQ値を示している。なお、容量素子CAPのQ値は、図8に示したシミュレーション結果の10GHz時の値である。Q値は、端子部TE10、TE20が電極EL10、EL20の中心に配置されたときに最も大きくなる。そして、端子部TE10、TE20の位置が電極EL10、EL20の中心から離れるにしたがい、Q値は、小さくなる。例えば、端子部TEの位置がDa-Db/Dt=0を満たすとき、Q値は、約514.144である。端子部TEの位置がDa-Db/Dt=0.2を満たすとき、Q値は、約459.828である。また、端子部TEの位置がDa-Db/Dt=0.4を満たすとき、Q値は、約350.681である。端子部TEの位置がDa-Db/Dt=0.6を満たすとき、Q値は、約251.256である。端子部TEの位置がDa-Db/Dt=0.8を満たすとき、Q値は、約180.043である。そして、端子部の位置がDa-Db/Dt=1.0を満たすとき、Q値は、約133.950である。なお、比較例の容量素子CAP100のQ値は、約96.869である。したがって、端子部TE10、TE20が電極EL10、EL20の中心に配置されたときには、Q値は、容量素子CAP100のQ値約96.869の約5.3倍約514.144になる。このように、この実施形態では、容量素子CAPのQ値を大きくできる。以上、この実施形態では、容量素子CAPは、電極ELの中央付近に配置された端子部TEを有している。これにより、この実施形態では、容量素子CAPの寄生インダクタンスおよび寄生抵抗を削減できる。この結果、この実施形態では、容量素子CAPの使用帯域を拡大でき、かつ、Q値を大きくできる。したがって、この実施形態では、容量素子CAPの特性を向上できる。特に、この実施形態では、端子部TE10、TE20がDa-Db/Dt≦0.43を満たすように配置されたとき、容量素子CAPの特性を向上できる。例えば、端子部TE10、TE20が電極ELの中心に配置されたとき、容量素子CAPの特性は、大きく向上する。図10は、別の実施形態における容量素子CAP2の一例を示している。なお、図10の左側の図は、容量素子CAP2の斜視図を示し、右側の図は、容量素子CAP2の等価回路を示している。上述した実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。例えば、容量素子CAP2は、半導体装置に搭載される回路に使用される。容量素子CAP2は、電極EL11、EL12、EL21、EL22、端子部TE11、TE12、TE21、TE22、端子PN10、PN20を有している。一対の電極EL11、EL21は、例えば、誘電体を挟んで互いに対向するように配置され、キャパシタC10の電極として機能する。また、一対の電極EL12、EL22は、例えば、誘電体を挟んで互いに対向するように配置され、キャパシタC20の電極として機能する。すなわち、容量素子CAP2は、端子PN10、PN20間に並列に接続されたキャパシタC10、C20を有している。各キャパシタC10、C20の構成は、図1に示した容量素子CAPと同じである。例えば、電極EL11、EL21は、絶縁層上に、銅等の金属材料により形成される。また、例えば、端子部TE11は、電極EL11と端子PN10との間に形成され、電極EL11の延在方向の両端部から間隔を置いて配置される図10では、電極EL11の中央付近。端子部TE21は、電極EL21と端子PN20との間に形成され、電極EL21の延在方向の両端部から間隔を置いて配置される図10では、電極EL21の中央付近。電極EL12、EL22は、例えば、電極EL11、EL21が形成される絶縁層とは別の絶縁層上に、銅等の金属材料により形成される。そして、例えば、端子部TE12は、電極EL12と電極EL11との間に形成され、電極EL12の延在方向の両端部から間隔を置いて配置される図10では、電極EL12の中央付近。端子部TE22は、電極EL22と電極EL21との間に形成され、電極EL22の延在方向の両端部から間隔を置いて配置される図10では、電極EL22の中央付近。端子PN10は、電極EL11、EL12に電圧を印加するための引き出し配線として機能する。また、端子PN20は、電極EL21、EL22に電圧を印加するための引き出し配線として機能する。なお、各電極ELおよび各端子PNは、例えば、端子部TEで接続されている部分を除いて、誘電体により互いに絶縁されている。例えば、各電極EL、各端子部TEおよび各端子PNは、誘電体に覆われている。このように、容量素子CAP2では、一対の電極ELを含む複数の容量部例えば、キャパシタC10、C20が互いに間隔を置いて2層に重ねられている。例えば、容量素子CAP2は、半導体プロセスの多層配線の形成工程により、半導体基板上に形成される。なお、容量素子CAP2は、プリント基板の多層配線の形成工程により、プリント基板上に形成されてもよい。また、容量素子CAP2の構成は、この例に限定されない。例えば、一対の電極ELを含む複数の容量部は、3層以上の多層に重ねられてもよい。以上、この実施形態においても、上述した実施形態と同様の効果を得ることができる。さらに、この実施形態では、一対の電極ELを含む複数の容量部が複数の層にそれぞれ形成される。これにより、この実施形態では、容量素子CAP2の容量値を大きくできる。図11は、別の実施形態における容量素子CAP3の一例を示している。なお、図11の左側の図は、容量素子CAP3の斜視図を示し、右側の図は、容量素子CAP3の等価回路を示している。上述した実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。例えば、容量素子CAP3は、半導体装置に搭載される回路に使用される。容量素子CAP3は、一対の電極ELを含む複数の容量部が各層に配置されている。このため、最上層に配置された一対の電極ELにそれぞれ設けられた端子部TEは、電極ELの中心から互いに逆方向に離れた位置に配置される。これにより、互いに同じ極性の複数の電極ELは、共通の端子PNに接続される。容量素子CAP3のその他の構成は、図10で説明した容量素子CAP2と同じである。例えば、容量素子CAP3は、電極EL11、EL12、EL13、EL14、EL21、EL22、EL23、EL24、端子部TE11、TE12、TE13、TE14、TE21、TE22、TE23、TE24、端子PN10、PN20を有している。例えば、一対の電極EL11、EL21は、誘電体を挟んで互いに対向するように配置され、キャパシタC11の電極として機能する。また、一対の電極EL12、EL22は、誘電体を挟んで互いに対向するように配置され、キャパシタC21の電極として機能する。そして、電極EL13は、誘電体を挟んで電極EL21に対向するように配置される。すなわち、一対の電極EL13、EL21は、キャパシタC12の電極として機能する。また、電極EL14は、誘電体を挟んで電極EL22に対向するように配置される。すなわち、一対の電極EL14、EL22は、キャパシタC22の電極として機能する。電極EL23は、誘電体を挟んで電極EL13に対向するように配置される。すなわち、一対の電極EL13、EL23は、キャパシタC13の電極として機能する。また、電極EL24は、誘電体を挟んで電極EL14に対向するように配置される。すなわち、一対の電極EL14、EL24は、キャパシタC23の電極として機能する。すなわち、容量素子CAP3は、端子PN10、PN20間に並列に接続されたキャパシタC11、C12、C13、C21、C22、C23を有している。各キャパシタC11、C12、C13、C21、C22、C23の構成は、図1に示した容量素子CAPと同じである。例えば、キャパシタC11、C12、C13は、図10に示したキャパシタC10に対応する。また、例えば、キャパシタC21、C22、C23は、図10に示したキャパシタC20に対応する。すなわち、電極EL11、EL13、EL21、EL23は、絶縁層上に、銅等の金属材料により形成される。端子部TE11は、電極EL11と端子10との間に形成され、電極EL11の両端部から間隔を置いて配置される。図11の例では、端子部TE11は、電極EL11の中央付近で中心から離れた位置に配置される。端子部TE13は、電極EL13と端子10との間に形成され、電極EL13の両端部から間隔を置いて配置される。図11の例では、端子部TE13は、電極EL13の中央付近で中心から離れた位置に配置される。端子部TE21は、電極EL21と端子20との間に形成され、電極EL21の両端部から間隔を置いて配置される。図11の例では、端子部TE21は、電極EL21の中央付近で中心から端子部TE13と逆側に離れた位置に配置される。端子部TE23は、電極EL23と端子20との間に形成され、電極EL23の両端部から間隔を置いて配置される。図11の例では、端子部TE23は、電極EL23の中央付近で中心から端子部TE13と逆側に離れた位置に配置される。このように、端子部TE11、TE13と端子部TE21、TE23とは、互いに同じ極性の複数の電極ELを共通の端子PNに接続するために、電極ELの中心から互いに逆方向に離れた位置に配置される。すなわち、端子PNと最上層の電極ELとの間に形成される端子部TEは、互いに同じ極性の電極ELを束ねるために、電極ELの中心から離れた位置に配置される。電極EL12、EL14、EL22、EL24は、例えば、電極EL11、EL13、EL21、EL23が形成される絶縁層とは別の絶縁層上に、銅等の金属材料により形成される。端子部TE12は、電極EL12と電極EL11との間に形成され、電極EL12の延在方向の両端部から間隔を置いて配置される図11では、電極EL12の中央付近。端子部TE22は、電極EL22と電極EL21との間に形成され、電極EL22の延在方向の両端部から間隔を置いて配置される図11では、電極EL22の中央付近。端子部TE14は、電極EL14と電極EL13との間に形成され、電極EL14の延在方向の両端部から間隔を置いて配置される図11では、電極EL14の中央付近。端子部TE24は、電極EL24と電極EL23との間に形成され、電極EL24の延在方向の両端部から間隔を置いて配置される図11では、電極EL24の中央付近。端子PN10は、電極EL11、EL12、EL13、EL14に電圧を印加するための引き出し配線として機能する。また、端子PN20は、電極EL21、EL22、EL23、EL24に電圧を印加するための引き出し配線として機能する。なお、各電極ELおよび各端子PNは、例えば、端子部TEで接続されている部分を除いて、誘電体により互いに絶縁されている。例えば、各電極EL、各端子部TEおよび各端子PNは、誘電体に覆われている。このように、容量素子CAP3では、一対の電極ELを含む複数の容量部例えば、キャパシタC11-C13、C21-C23が互いに間隔を置いて2層に重ねられ、かつ、一対の電極ELを含む複数の容量部例えば、キャパシタC11-C13、C21-C23が各層に配置されている。例えば、容量素子CAP3は、半導体プロセスの多層配線の形成工程により、半導体基板上に形成される。なお、容量素子CAP3は、プリント基板の多層配線の形成工程により、プリント基板上に形成されてもよい。また、容量素子CAP3の構成は、この例に限定されない。例えば、電極EL12、EL14、EL22、EL24、端子部TE12、TE14、TE22、TE24は、省かれてもよい。すなわち、一対の電極ELを含む複数の容量部は、1層のみに配置されてもよい。あるいは、一対の電極ELを含む複数の容量部は、3層以上の多層に重ねられてもよい。また、各層の電極ELの数は、3つでもよいし、5つ以上でもよい。以上、この実施形態においても、上述した実施形態と同様の効果を得ることができる。さらに、この実施形態では、一対の電極ELを含む複数の容量部を有する層が多層に重ねられている。これにより、この実施形態では、容量素子CAP3の容量値を大きくできる。以上の詳細な説明により、実施形態の特徴点および利点は明らかになるであろう。これは、特許請求の範囲がその精神および権利範囲を逸脱しない範囲で前述のような実施形態の特徴点および利点にまで及ぶことを意図するものである。また、当該技術分野において通常の知識を有する者であれば、あらゆる改良および変更に容易に想到できるはずであり、発明性を有する実施形態の範囲を前述したものに限定する意図はなく、実施形態に開示された範囲に含まれる適当な改良物および均等物に拠ることも可能である。