入力電源から電荷を供給し、正出力電源の正の出力電源電圧及び負出力電源の負の出力電源電圧を生成するチャージポンプ回路であって、第1キャパシタと、前記第1キャパシタに直列に接続され得る第2キャパシタと、前記負の出力電源電圧に相当する電荷が保持される第3キャパシタと、前記第1キャパシタ、前記第2キャパシタ、前記第3キャパシタを電気的に接続または分離するスイッチング回路と、を含み、前記スイッチング回路は、前記入力電源から供給された電荷が前記第1キャパシタ及び前記第1キャパシタに直列接続された前記第2キャパシタに蓄積される第1状態と、前記第1状態において前記第1キャパシタに蓄積された電荷が前記第3キャパシタに転送されると共に、前記第2キャパシタに蓄積された電荷により前記正の出力電源電圧が保持される第2状態と、前記入力電源から供給された電荷が前記第1キャパシタ及び前記第1キャパシタに直列接続された前記第2キャパシタに蓄積される第3状態と、前記第3状態において前記第2キャパシタに蓄積された電荷が前記第3キャパシタに転送されると共に、前記第1キャパシタに蓄積された電荷により前記正の出力電源電圧が保持される第4状態と、を繰返すことを特徴とするチャージポンプ回路。前記スイッチング回路は、前記第1キャパシタの正極側端子に、前記入力電源またはグランド端子を接続する第1スイッチング部と、前記第1キャパシタの負極側端子に、前記正出力電源または前記負出力電源を接続する第2スイッチング部と、前記第2キャパシタの正極側端子に、前記正出力電源またはグランド端子を接続する第3スイッチング部と、前記第2キャパシタの負極側端子に、グランド端子または前記負出力電源を接続する第4スイッチング部と、を含むことを特徴とする請求項1に記載のチャージポンプ回路。前記スイッチング回路は、前記第1の状態において、前記第1キャパシタの正極側端子に前記入力電源を接続すると共に、前記第1キャパシタの負極側端子に前記正出力電源を接続し、前記第2キャパシタの正極側端子に前記正出力電源を接続すると共に前記第2キャパシタの負極側端子にグランド端子を接続し、前記第3キャパシタの正極側端子に前記グランド端子を接続すると共に、前記第3キャパシタの負極側端子に前記負出力電源を接続し、前記第2の状態において、前記第1キャパシタの正極側端子に前記グランド端子を接続すると共に、前記第1キャパシタの負極側端子に前記負出力電源を接続し、前記第2キャパシタの正極側端子に前記正出力電源を接続すると共に、前記第2キャパシタの負極側端子に前記グランド端子を接続し、前記第3キャパシタの正極側端子に前記グランド端子を接続すると共に、前記第3キャパシタの負極側端子に前記負出力電源を接続し、前記第3の状態において、前記第1キャパシタの正極側端子に前記入力電源を接続すると共に、前記第1キャパシタの負極側端子に前記正出力電源を接続し、前記第2キャパシタの正極側端子に前記正出力電源を接続すると共に、前記第2キャパシタの負極側端子にグランド端子を接続し、前記第3キャパシタの正極側端子に前記グランド端子を接続すると共に、前記第3キャパシタの負極側端子に前記負出力電源を接続し、前記第4の状態において、前記第1キャパシタの正極側端子に前記入力電源を接続すると共に、前記第1キャパシタの負極側端子に前記正出力電源を接続し、前記第2キャパシタの正極側端子に前記グランド端子を接続すると共に、前記第2キャパシタの負極側端子に前記負出力電源を接続し、前記第3キャパシタの正極側端子に前記グランド端子を接続すると共に、前記第3キャパシタの負極側端子に前記負出力電源を接続することを特徴とする請求項1または2に記載のチャージポンプ回路。前記第1キャパシタ、前記第2キャパシタ、前記第3キャパシタに電荷を蓄積することにより、前記正の出力電源電圧及び前記負の出力電源電圧の絶対値が前記入力電源の電圧の略半分になることを特徴とする請求項1から3のいずれか1項に記載のチャージポンプ回路。前記スイッチング回路は、さらに、前記入力電源によって供給された電荷を前記第1キャパシタに蓄積すると共に、前記第2キャパシタに蓄積された電荷を前記第3キャパシタに転送し、前記入力電源と前記正出力電源とを接続する第5の状態と、前記入力電源によって供給された電荷を前記第2キャパシタに蓄積すると共に、前記第1キャパシタに蓄積された電荷を前記第3キャパシタに転送し、前記入力電源と前記正出力電源とを接続する第6の状態と、を繰返すことを特徴とする請求項1から4のいずれか1項に記載のチャージポンプ回路。前記スイッチング回路は、前記入力電源が入力される端子と前記正出力電源とを接続する第5スイッチング部と、前記第1キャパシタの負極側端子と前記グランド端子とを接続する第6スイッチング部と、前記第2キャパシタの正極側端子と前記入力電源とを接続する第7スイッチング部と、を含むことを特徴とする請求項5に記載のチャージポンプ回路。前記スイッチング回路は、前記第5の状態において、前記第1キャパシタの正極側端子に前記入力電源を接続すると共に前記第1キャパシタの負極側端子に前記グランド端子を接続し、前記第2キャパシタの正極側端子に前記グランド端子を接続すると共に、前記第2キャパシタの負極側端子に前記負出力電源を接続し、前記第3キャパシタの正極側端子に前記グランド端子を接続すると共に前記第3キャパシタの負極側端子に前記負出力電源を接続し、前記正出力電源に前記入力電源を接続し、前記第6の状態において、前記第1キャパシタの正極側端子に前記グランド端子を接続すると共に、前記第1キャパシタの負極側端子に前記負出力電源を接続し、前記第2キャパシタの正極側端子に前記入力電源を接続すると共に、前記第2キャパシタの負極側端子に前記グランド端子を接続し、前記第3キャパシタの正極側端子に前記グランド端子を接続すると共に、前記第3キャパシタの負極側端子に前記負出力電源を接続し、前記正出力電源に前記入力電源を接続することを特徴とする請求項5または6に記載のチャージポンプ回路。前記第1キャパシタ、前記第2キャパシタ、前記第3キャパシタに電荷を蓄積することにより、前記正の出力電源電圧及び前記負の出力電源電圧の絶対値が前記入力電源の電圧と略等しくなることを特徴とする請求項5から7のいずれか1項に記載のチャージポンプ回路。前記正の出力電源電圧と、前記の正出力電源電圧及び前記負の出力電源電圧によって動作する増幅器の出力信号電圧の値と、の差分電圧と、前記出力信号電圧の値と前記負の出力電源電圧の値との差分電圧が、共に予め設定された参照電圧より高い場合、前記第1乃至第4の状態を繰り返すように前記請求項1から4のいずれか1つに記載された前記チャージポンプ回路を動作させ、前記差分電圧のいずれかが予め設定された参照電圧より低い場合は、前記第5及び第6の状態を繰り返すように前記請求項5から8のいずれか1つに記載された前記チャージポンプ回路を動作させるモード検出回路を含むことを特徴とする半導体集積回路。前記正の出力電源電圧及び前記負の出力電源電圧によって動作する増幅器の出力信号電圧の値とグランド電圧の値との差分電圧の絶対値が、予め設定された参照電圧より低い場合、前記第1乃至第4の状態を繰り返すように前記請求項1から4のいずれか1つに記載された前記チャージポンプ回路を動作させ、前記差分電圧の絶対値が予め設定された参照電圧より高い場合は、前記第5及び第6の状態を繰り返すように前記請求項5から8のいずれか1つに記載された前記チャージポンプ回路を動作させるモード検出回路を含むことを特徴とする半導体集積回路。入力電源から電荷を供給し、正出力電源の正の出力電源電圧及び負出力電源の負の出力電源電圧を生成し、第1キャパシタと、前記第1キャパシタに直列に接続され得る第2キャパシタと、前記負の出力電源電圧に相当する電荷が保持される第3キャパシタと、を含むチャージポンプ回路の制御方法であって、前記入力電源から供給された電荷が前記第1キャパシタ及び前記第1キャパシタに直列接続された前記第2キャパシタに蓄積される第1状態と、前記第1状態において前記第1キャパシタに蓄積された電荷が前記第3キャパシタに転送されると共に、前記第2キャパシタに蓄積された電荷により前記正の出力電源電圧が保持される第2状態と、前記入力電源から供給された電荷が前記第1キャパシタ及び前記第1キャパシタに直列接続された前記第2キャパシタに蓄積される第3状態と、前記第3状態において前記第2キャパシタに蓄積された電荷が前記第3キャパシタに転送されると共に、前記第1キャパシタに蓄積された電荷により前記正の出力電源が保持される第4状態と、を繰返すように制御することを特徴とするチャージポンプ回路の制御方法。前記入力電源によって供給された電荷を前記第1キャパシタに蓄積すると共に、前記第2キャパシタに蓄積された電荷を前記第3キャパシタに転送し、前記入力電源と前記正出力電源とを接続する第5の状態と、前記入力電源によって供給された電荷を前記第2キャパシタに蓄積すると共に、前記第1キャパシタに蓄積された電荷を前記第3キャパシタに転送し、前記入力電源と前記正出力電源とを接続する第6の状態と、を繰返すように制御することを特徴とする請求項11に記載のチャージポンプ回路の制御方法。しかしながら、特許文献1に記載された従来技術のチャージポンプ回路では、ビデオアンプから出力される電圧値に関わらず、負電源電圧としてほぼ-VDDの電圧が出力されることから、ビデオアンプは常に2VDDの電源幅で動作することになり、ビデオアンプの消費電力が大きくなるという問題がある。本発明は、このような点に鑑みて行われたものであって、電源電圧を発生し、発生された電源電圧で被駆動回路を駆動するチャージポンプ回路において、消費電力を削減することに好適なチャージポンプ回路、及びその制御方法、半導体集積回路を提供することを目的とする。以上の課題を解決するため、本発明の一態様のチャージポンプ回路は、入力電源例えば図2に示したVDDに接続される電源から電荷を供給し、正出力電源の正の出力電源電圧例えば図2に示したVCC及び負出力電源の負出力電源電圧例えば図2に示したVEEを生成するチャージポンプ回路であって、第1キャパシタ例えば図2に示したキャパシタ201aと、前記第1キャパシタに直列に接続され得る第2キャパシタ例えば図2に示したキャパシタ201bと、前記負の出力電源電圧に相当する電荷が保持される第3キャパシタ例えば図2に示したキャパシタ201cと、前記第1キャパシタ、前記第2キャパシタ、前記第3キャパシタを電気的に接続または分離するスイッチング回路と、を含み、前記スイッチング回路は、前記入力電源から供給された電荷が前記第1キャパシタ及び前記第1キャパシタに直列接続された前記第2キャパシタに蓄積される第1状態例えば図4に示したクロック信号CLK1がhighと、前記第1状態において前記第1キャパシタに蓄積された電荷が前記第3キャパシタに転送されると共に、前記第2キャパシタに蓄積された電荷により前記正の出力電源電圧が保持される第2状態例えば図4に示したクロック信号CLK2がhighと、前記入力電源から供給された電荷が前記第1キャパシタ及び前記第1キャパシタに直列接続された前記第2キャパシタに蓄積される第3状態例えば図4に示したクロック信号CLK3がhighと、前記第3状態において前記第2キャパシタに蓄積された電荷が前記第3キャパシタに転送されると共に、前記第1キャパシタに蓄積された電荷により前記正の出力電源電圧が保持される第4状態例えば図4に示したクロック信号CLK4がhighと、を繰返すことを特徴とする。また、本発明の一態様のチャージポンプ回路は、上記した発明において、前記スイッチング回路例えば図2に示したスイッチング素子202a~202kが、前記第1キャパシタ例えば図2に示したキャパシタ201aの正極側端子に、前記入力電源例えば図2に示したVDDまたはグランド端子例えば図2に示したグランド電圧GNDの端子を接続する第1スイッチング部例えば図2に示したスイッチング素子202a、202eと、前記第1キャパシタの負極側端子に、前記正出力電源例えば図2に示した正の出力電源電圧VCCを出力する電源または前記負出力電源例えば図2に示した負の出力電源電圧VEEを出力する電源を接続する第2スイッチング部例えば図2に示したスイッチング素子202b、202fと、前記第2キャパシタの正極側端子に、前記正出力電源またはグランド端子を接続する第3スイッチング部例えば図2に示したスイッチング素子202c、202gと、前記第2キャパシタの負極側端子に、グランド端子または前記負出力電源を接続する第4スイッチング部例えば図2に示したスイッチング素子202d、202hと、を含むことが望ましい。また、本発明の一態様のチャージポンプ回路は、上記した発明において、前記スイッチング回路例えば図2に示したスイッチング素子202a~202kが、前記第1の状態例えば図4に示したクロック信号CLK1がhighにおいて、前記第1キャパシタ例えば図2に示したキャパシタ201aの正極側端子に前記入力電源例えば図2に示したVDDを接続すると共に、前記第1キャパシタの負極側端子に前記正出力電源例えば図2に示した正の出力電源電圧VCCを出力する電源を接続し、前記第2キャパシタ例えば図2に示したキャパシタ201bの正極側端子に前記正出力電源を接続すると共に前記第2キャパシタの負極側端子にグランド端子例えば図2に示したグランド電圧GNDの端子を接続し、前記第3キャパシタ例えば図2に示したキャパシタ201cの正極側端子に前記グランド端子を接続すると共に、前記第3キャパシタの負極側端子に前記負出力電源を接続し、前記第2の状態例えば図4に示したクロック信号CLK2がhighにおいて、前記第1キャパシタの正極側端子に前記グランド端子を接続すると共に、前記第1キャパシタの負極側端子に前記負出力電源を接続し、前記第2キャパシタの正極側端子に前記正出力電源を接続すると共に、前記第2キャパシタの負極側端子に前記グランド端子を接続し、前記第3キャパシタの正極側端子に前記グランド端子を接続すると共に、前記第3キャパシタの負極側端子に前記負出力電源を接続し、前記第3の状態例えば図4に示したクロック信号CLK3がhighにおいて、前記第1キャパシタの正極側端子に前記入力電源を接続すると共に、前記第1キャパシタの負極側端子に前記正出力電源を接続し、前記第2キャパシタの正極側端子に前記正出力電源を接続すると共に、前記第2キャパシタの負極側端子にグランド端子を接続し、前記第3キャパシタの正極側端子に前記グランド端子を接続すると共に、前記第3キャパシタの負極側端子に前記負出力電源を接続し、前記第4の状態例えば図4に示したクロック信号CLK4がhighにおいて、前記第1キャパシタの正極側端子に前記入力電源を接続すると共に、前記第1キャパシタの負極側端子に前記正出力電源を接続し、前記第2キャパシタの正極側端子に前記グランド端子を接続すると共に、前記第2キャパシタの負極側端子に前記負出力電源を接続し、前記第3キャパシタの正極側端子に前記グランド端子を接続すると共に、前記第3キャパシタの負極側端子に前記負出力電源を接続することが望ましい。また、本発明の一態様のチャージポンプ回路は、上記した発明において、前記第1キャパシタ例えば図2に示したキャパシタ201a、前記第2キャパシタ例えば図2に示したキャパシタ201b、前記第3キャパシタ例えば図2に示したキャパシタ201cに電荷を蓄積することにより、前記正の出力電源電圧例えば図2に示したVCC及び前記負の出力電源電圧例えば図2に示したVEEの絶対値が前記入力電源の電圧例えば図2に示したVDDの略半分になることが望ましい。また、本発明の一態様のチャージポンプ回路は、上記した発明において、前記スイッチング回路が、さらに、前記入力電源によって供給された電荷を前記第1キャパシタに蓄積すると共に、前記第2キャパシタに蓄積された電荷を前記第3キャパシタに転送し、前記入力電源と前記正出力電源とを接続する第5の状態例えば図6に示したクロック信号CLK1またはCLK3がhighと、前記入力電源によって供給された電荷を前記第2キャパシタに蓄積すると共に、前記第1キャパシタに蓄積された電荷を前記第3キャパシタに転送し、前記入力電源と前記正出力電源とを接続する第6の状態例えば図6に示したクロック信号CLK2またはCLK4がhighと、を繰返すことが望ましい。また、本発明の一態様のチャージポンプ回路は、上記した発明において、前記スイッチング回路例えば図2に示したスイッチング素子202a~202kが、前記入力電源が入力される端子と前記正出力電源とを接続する第5スイッチング部例えば図2に示したスイッチング素子202kと、前記第1キャパシタ例えば図2に示したキャパシタ201aの負極側端子と前記グランド端子例えば図2に示したグランド電圧GNDの端子とを接続する第6スイッチング部例えば図2に示したスイッチング素子202iと、前記第2キャパシタの正極側端子と前記入力電源とを接続する第7スイッチング部例えば図2に示したスイッチング素子202jと、を含むことが望ましい。また、本発明の一態様のチャージポンプ回路は、上記した発明において、前記スイッチング回路例えば図2に示したスイッチング素子202a~202kが、前記第5の状態例えば図6に示したクロック信号CLK1またはCLK3がhighにおいて、前記第1キャパシタ例えば図2に示したキャパシタ201aの正極側端子に前記入力電源例えば図2に示したVDDを接続すると共に前記第1キャパシタの負極側端子に前記グランド端子例えば図2に示したグランド電圧GNDの端子を接続し、前記第2キャパシタ例えば図2に示したキャパシタ201bの正極側端子に前記グランド端子を接続すると共に、前記第2キャパシタの負極側端子に前記負出力電源例えば図2に示した負の出力電源電圧VEEを出力する電源を接続し、前記第3キャパシタ例えば図2に示したキャパシタ201cの正極側端子に前記グランド端子を接続すると共に前記第3キャパシタの負極側端子に前記負出力電源を接続し、前記正出力電源に前記入力電源を接続し、前記第6の状態例えば図6に示したクロック信号CLK2またはCLK4がhighにおいて、前記第1キャパシタの正極側端子に前記グランド端子を接続すると共に、前記第1キャパシタの負極側端子に前記負出力電源を接続し、前記第2キャパシタの正極側端子に前記入力電源を接続すると共に、前記第2キャパシタの負極側端子に前記グランド端子を接続し、前記第3キャパシタの正極側端子に前記グランド端子を接続すると共に、前記第3キャパシタの負極側端子に前記負出力電源を接続し、前記正出力電源に前記入力電源を接続することが望ましい。また、本発明の一態様のチャージポンプ回路は、上記した発明において、前記第1キャパシタ例えば図2に示したキャパシタ201a、前記第2キャパシタ例えば図2に示したキャパシタ201b、前記第3キャパシタ例えば図2に示したキャパシタ201cに電荷を蓄積することにより、前記正の出力電源電圧例えば図2に示したVCC及び前記負の出力電源電圧例えば図2に示したVEEの絶対値が前記入力電源例えば図2に示したVDDの電圧と略等しくなることが望ましい。また、本発明の一態様の半導体集積回路は、上記した発明において、前記正の出力電源電圧例えば図2に示したVCCと前記正の出力電源電圧及び前記負の出力電源電圧例えば図2に示したVEEによって動作する増幅器の出力信号との差分電圧と、前記出力信号と前記負の出力電源電圧との差分電圧が、共に予め設定された参照電圧より高い場合、前記第1乃至第4の状態を繰り返すように前記チャージポンプ回路を動作させ、前記差分電圧のいずれかが予め設定された参照電圧より低い場合は、前記第5及び第6の状態を繰り返すように前記チャージポンプ回路を動作させるモード検出回路を含むことが望ましい。また、本発明の一態様の半導体集積回路は、上記した発明において、前記正の出力電源電圧及び前記負の出力電源電圧によって動作する増幅器の出力信号の値とグランド電圧の値との差分電圧の絶対値が、予め設定された参照電圧より低い場合、前記第1乃至第4の状態を繰り返すように前記チャージポンプ回路を動作させ、前記差分電圧の絶対値が予め設定された参照電圧より高い場合は、前記第5及び第6の状態を繰り返すように前記チャージポンプ回路を動作させるモード検出回路を含むことが望ましい。また、本発明の一態様のチャージポンプ回路の制御方法は、入力電源から電荷を供給し、正出力電源の正の出力電源電圧及び負出力電源の負の出力電源電圧を生成し、第1キャパシタと、前記第1キャパシタに直列に接続され得る第2キャパシタと、前記負の出力電源電圧に相当する電荷が保持される第3キャパシタと、を含むチャージポンプ回路の制御方法であって、前記入力電源から供給された電荷が前記第1キャパシタ及び前記第1キャパシタに直列接続された前記第2キャパシタに蓄積される第1状態と、前記第1状態において前記第1キャパシタに蓄積された電荷が前記第3キャパシタに転送されると共に、前記第2キャパシタに蓄積された電荷により前記正の出力電源電圧が保持される第2状態と、前記入力電源から供給された電荷が前記第1キャパシタ及び前記第1キャパシタに直列接続された前記第2キャパシタに蓄積される第3状態と、前記第3状態において前記第2キャパシタに蓄積された電荷が前記第3キャパシタに転送されると共に、前記第1キャパシタに蓄積された電荷により前記正の出力電源が保持される第4状態と、を繰返すように制御することを特徴とする。また、本発明の一態様のチャージポンプ回路の制御方法は、上記した発明において、前記入力電源によって供給された電荷を前記第1キャパシタに蓄積すると共に、前記第2キャパシタに蓄積された電荷を前記第3キャパシタに転送し、前記入力電源と前記正出力電源とを接続する第5の状態と、前記入力電源によって供給された電荷を前記第2キャパシタに蓄積すると共に、前記第1キャパシタに蓄積された電荷を前記第3キャパシタに転送し、前記入力電源と前記正出力電源とを接続する第6の状態と、を繰返すように制御することが望ましい。上記した発明によれば、チャージポンプ回路において正負の出力電源を生成することができる。また、このようなチャージポンプ回路を、スイッチング素子とキャパシタとによって構成することができる。さらに、以上のチャージポンプ回路において、正負の出力電源から供給される電圧の絶対値を、入力電圧の半分にし、負荷駆動システムの消費電力を削減することができる。これは、VDD×Iの入力電力を1/2VDD×2Iの電力に変換することで、Iの入力電流から2Iの出力電流を引き出せることから説明される。また、上記した発明によれば、さらに、チャージポンプ回路において正負の他の出力電源を生成することができる。また、このようなチャージポンプ回路を、スイッチング素子とキャパシタとによって構成することができる。さらに、以上のチャージポンプ回路において、正負の出力電源から供給される電圧の絶対値を、入力電圧と同じ値にすることができる。このとき、負電圧生成時に2つのキャパシタの電荷蓄積と電荷転送を相補的に行うため、従来技術のチャージポンプ回路に比べて2倍の電流供給能力を有する。さらに、上記した発明によれば、チャージポンプ回路によって駆動される被駆動回路から負荷へ出力される信号が比較的小さいときには出力電源から供給される電圧値を小さくし、信号が比較的大きいときには出力電源から供給される電圧値をより大きくすることができる。このため、必要に応じて負荷駆動システムの消費電力を切り替えることができる。以下、図を参照して本発明に係る一実施形態のチャージポンプ回路、及びその制御方法、半導体集積回路を説明する。本実施形態では、本実施形態のチャージポンプ回路を、被駆動回路であるアンプ回路に適用し、このアンプ回路によって入力信号を増幅して負荷に供給する負荷駆動システムを構成するものとして説明する。回路構成図1は、本実施形態の負荷駆動システムを説明するためのブロック図である。負荷駆動システム1は、図1に示すように、クロック発生回路2、スイッチ制御回路3、チャージポンプ回路4、アンプ回路5、負荷6、モード検出回路7を含んで構成される。チャージポンプ回路4は、キャパシタとスイッチング素子とを用いたチャージポンプ方式によって、正の出力電源電圧VCCと負の出力電源電圧VEEを正の入力電源の電圧VDDから生成する機能を有している。このようなチャージポンプ回路4の詳細については後述するものとする。クロック発生回路2は、クロック信号CLK1~CLK4を出力する。出力されたクロック信号CLK1~CLK4は、スイッチ制御回路3に入力される。スイッチ制御回路3は、クロック信号CLK1~CLK4に基づいてスイッチ制御信号SW1~SW11を生成し、チャージポンプ回路4に出力する。スイッチ制御信号SW1~SW11は、チャージポンプ回路4に設けられた複数のスイッチング素子をそれぞれ制御する信号である。チャージポンプ回路4は、スイッチの切替えによって出力電源電圧VCC、VEEを出力し、出力された出力電源電圧VCC、VEEはアンプ回路5に供給される。アンプ回路5は、供給された出力電源電圧VCC、VEEと、入力信号SIN及びレベル調整電圧Vrから出力信号SOUTを出力する。出力信号SOUTが出力される端子には負荷6が接続される。また、チャージポンプ回路4はスイッチング方式を2モード有しており、負荷駆動システム1は、チャージポンプ回路4が動作すべきモードを検出するモード検出回路7を備えている。モード検出回路7は、出力信号SOUT、出力電源電圧VCC、VEEを入力し、出力信号SOUT、出力電源電圧VCC、VEEに基づいてモード判定信号Mを生成する。モード判定信号Mはスイッチ制御回路3に入力され、スイッチ制御回路3は、モード判定信号Mにしたがってスイッチ制御信号SW1~SW11を生成する。モード判定信号Mがローレベルのとき、チャージポンプ回路4はモード1で動作し、出力電源電圧VCC、VEEの絶対値は入力電源の電圧VDDの略半分に等しい。モード判定信号がハイレベルのとき、チャージポンプ回路4はモード2で動作する。このとき出力される出力電源電圧VCC、VEEの絶対値は入力電源の電圧VDDに略等しい。クロック発生回路2は、水晶振動子、セラミック振動子などの振動子を備え、チャージポンプ回路4の有するスイッチング素子のオンオフを制御する4種類のクロック信号CLK1、CLK2、CLK3、CLK4を発生する機能を有している。なお、CLK1~CLK4とは、同じ周期及び同じ振幅の信号であり、CLK1から順次ハイレベルとなり、このとき他の3つの信号はローレベルとなっている。スイッチ制御回路3には、クロック信号CLK1~CLK4とモード判定信号Mが入力される。そして、クロック信号CLK1~CLK4とモード判定信号Mに基づいて、スイッチのオンオフを制御するスイッチ制御信号SW1~SW11をチャージポンプ回路4に供給する。アンプ回路5は、OPアンプoperationalamplifierを含んで構成される反転増幅回路であって、反転入力端子図中に-の記号を付して示すに入力された入力信号SINと、非反転入力端子図中にの記号を付して示すに入力されたオフセット電圧のレベル調整電圧Vrとの差分の信号を反転増幅した出力信号SOUTを出力する機能を有している。負荷6は、アンプ回路5から出力される出力信号SOUTによって駆動される負荷である。負荷6としては、例えばスピーカやヘッドホン等が該当する。このとき、入力信号SINは音声入力信号である。また、負荷6としては、スピーカやヘッドホン等を駆動するバッファ回路等も該当する。図2は、図1に示したチャージポンプ回路4の構成をより詳細に示した回路図である。図2に示したチャージポンプ回路4は、キャパシタ201a~201cと、スイッチング素子202a~202kとを含んで構成される。また、図2中にVDDを付して示した端子は入力電源と接続されている端子である。VCCを付して示した端子は正の出力電源電圧VCCが入力されている端子であり、VEEを付して示した端子は負の出力電源電圧VEEが入力されている端子である。本実施形態では、入力電源と接続されている端子を端子VDD、正の出力電源と接続されている端子を端子VCC、負の出力電源と接続されている端子を端子VEEとして以降の説明をする。また、端子VDDと接続されているとは入力電源の電圧VDDが入力される端子と電気的に接続されていることを意味し、端子VCCと接続されているとは出力電源電圧VCCが入力される端子と電気的に接続されていることを意味する。さらに、端子VEEと接続されているとは負の出力電源電圧VEEが入力される端子と電気的に接続されていることを意味している。本実施形態では、スイッチング素子202d~202iをNチャンネル型のMOSトランジスタによって構成しているが、本実施形態はNチャンネル型のMOSトランジスタによってスイッチング素子202d~202iを構成することに限定されるものでなく、Pチャンネル型のMOSトランジスタを使ってスイッチング素子202d~202iを構成することも可能である。また、本実施形態では、スイッチング素子202a~202c、202j、202kをPチャンネル型のMOSトランジスタによって構成している。しかし、本実施形態はPチャンネル型のMOSトランジスタによってスイッチング素子202a~202c、202j、202kを構成することに限定されるものでなく、Nチャンネル型のMOSトランジスタを使ってスイッチング素子202a~202c、202j、202kを構成することも可能である。キャパシタ201aの正極側の端子はスイッチング素子202a、スイッチング素子202eのドレイン端子にそれぞれ電気的に接続され、スイッチング素子202aのソース端子は端子VDDに接続され、スイッチング素子202eのソース端子はグランド電圧GNDの端子に電気的に接続されている。また、キャパシタ201aの負極側の端子は、スイッチング素子202bのソース端子とスイッチング素子202f及びスイッチング素子202iのドレイン端子にそれぞれ電気的に接続され、スイッチング素子202bのドレイン端子は端子VCCに接続されている。スイッチング素子202fのソース端子は端子VEEに接続され、スイッチング素子202iのソース端子はグランド電圧GNDの端子に電気的に接続されている。キャパシタ201bの正極側の端子は、スイッチング素子202c、202g、202jのドレイン端子にそれぞれ電気的に接続されている。スイッチング素子202cのソース端子は端子VCCに接続され、スイッチング素子202gのソース端子はグランド電圧GNDの端子に電気的に接続され、スイッチング素子202jのソース端子は端子VDDに接続されている。キャパシタ201bの負極側の端子は、スイッチング素子202d、202hのドレイン端子にそれぞれ電気的に接続され、スイッチング素子202dのソース端子はグランド電圧GNDの端子に電気的に接続され、スイッチング素子202hのソース端子は端子VEEに接続されている。キャパシタ201cの正極側の端子は、グランド電圧GNDの端子に電気的に接続され、負極側の端子は、端子VEEに接続されている。スイッチング素子202kのソース端子は端子VDDに接続され、そのドレイン端子は端子VCCに接続されている。なお、グランド電圧GNDの電位はグランド電位0Vに保たれている。動作次に、本実施形態のチャージポンプ回路4の動作を、モード1とモード2とに分けて説明する。モード1図3-1、3-2は、モード1におけるチャージポンプ回路4の動作状態を説明するための図である。図4は、モード1におけるクロック信号CLK1~4と、チャージポンプ回路4に入力されるスイッチ制御信号SW1~SW11とを示した図である。SW1~SW11はそれぞれスイッチング素子202a~202kの制御信号に対応しており、ハイレベルのときにスイッチがONを、ローレベルのときにスイッチがOFFしていることを表す。図示したように、クロック信号CLK1~4は全て位相が異なるパルス信号である。スイッチ制御信号SW1~SW8のうち、スイッチ制御信号SW1、SW2は同相のパルス信号であり、スイッチ制御信号SW3、SW4は同相のパルス信号である。また、スイッチ制御信号SW5、SW6は同相のパルス信号であり、スイッチ制御信号SW7、SW8は同相のパルス信号である。さらに、スイッチ制御信号SW1、SW2とスイッチ制御信号SW5、SW6は逆位相のパルス信号をなし、スイッチ制御信号SW3、SW4とスイッチ制御信号SW7、SW8は逆位相のパルス信号をなす。スイッチ制御信号SW9、SW10、SW11は常に一定の値を有する信号であり、全て常にlowである。図3-1aは、クロック信号CLK1がハイレベル以降、highと記すのときのスイッチング素子202a~202kのオン、オフの状態を示した図であり、図3-1bは、クロック信号CLK2がhighのときのスイッチング素子202a~202kのオン、オフの状態を示した図である。図3-2cは、クロック信号CLK3がhighのときのスイッチング素子202a~202kのオン、オフの状態を示した図であり、図3-2dは、クロック信号CLK4がhighのときのスイッチング素子202a~202kのオン、オフの状態を示した図である。ただし、図3-1、3-2では、スイッチング素子を構成するMOSトランジスタの極性は図2において説明したとおりである。図示したように、クロック発生回路2から出力されるクロック信号CLK1がhighのとき、チャージポンプ回路4において、スイッチング素子202a~202dがオンされ、スイッチング素子202e~202kがオフされる。このとき、端子VDD-スイッチング素子202a-キャパシタ201a-スイッチング素子202b-スイッチング素子202c-キャパシタ201b-スイッチング素子202d-GNDのパスが構成されて、直列に接続されたキャパシタ201a、201bが充電される。また、クロック信号CLK2がhighのとき、チャージポンプ回路4において、スイッチング素子202c~202fがオンされ、スイッチング素子202a、202b、202g~202kがオフされる。このとき、GND-スイッチング素子202e-キャパシタ201a-スイッチング素子202f-キャパシタ201c-GNDの閉ループが構成され、キャパシタ201aに蓄積された電荷がキャパシタ201cへと転送される。このとき、正の出力電源電圧VCCはキャパシタ201bによって保持される。クロック信号CLK3がhighのとき、チャージポンプ回路4においては、スイッチング素子202a~202dがオンされ、スイッチング素子202e~202kがオフされる。このとき、クロック信号CLK1がhighの場合と同様に、端子VDD-スイッチング素子202a-キャパシタ201a-スイッチング素子202b-スイッチング素子202c-キャパシタ201b-スイッチング素子202d-GNDのパスが構成され、キャパシタ201a、201bが充電される。クロック信号CLK4がhighのとき、チャージポンプ回路4において、スイッチング素子202a、202b、202g、202hがオンされ、スイッチング素子202c~202f、スイッチング素子202i~202kがオフされる。このとき、GND-スイッチング素子202g-キャパシタ201b-スイッチング素子202h-キャパシタ201c-GNDの閉ループが構成され、キャパシタ201bに蓄積された電荷がキャパシタ201cへと転送される。このとき、正の出力電源電圧VCCはキャパシタ201aによって保持される。なお、以上の説明において、スイッチング素子202b、202d、202f、202h、202iは、負電圧領域でパスをオンオフするために適切にレベルシフトされて用いられる。上記した4状態の切り替えを、クロック信号CLK1~CLK4の切り替えタイミングに応じて繰り返し、継続して行うことにより、本実施形態は、グランド電圧GNDの端子と端子VCCとの間に、入力電源の電圧VDDと同じ極性であって、かつ値が略半分の電圧と略同じレベルの正電圧を発生させることができる。また、グランド電圧GNDの端子と端子VEEとの間に、入力電源の電圧VDDと極性が反対であって、かつ値が略半分の電圧と略同じレベルの負電圧を発生させることができる。モード2次に、本実施形態のチャージポンプ回路4で行われるモード2の動作を説明する。図5は、モード2におけるチャージポンプ回路4の動作状態を説明するための図である。図5aはクロック信号CLK1またはクロック信号CLK3がhighのときのスイッチング素子202a~202kのオン、オフの状態を示している。図5bはクロック信号CLK2またはクロック信号CLK4がhighのときのスイッチング素子202a~202kのオン、オフの状態を示している。図5では、スイッチング素子を構成するMOSトランジスタの極性は図2において説明したとおりである。図6は、モード2におけるクロック信号CLK1~4と、チャージポンプ回路4に入力されるスイッチ制御信号SW1~SW11とを示した図である。SW1~SW11はそれぞれスイッチング素子202a~202kの制御信号に対応しており、ハイレベルのときにスイッチがONを、ローレベルのときにスイッチがOFFしていることを表す。図6に示したクロック信号CLK1~CLK4は図4に示したクロック信号CLK1~CLK4と同じである。ただし、モード2では、スイッチ制御回路3がクロック信号CLK1~CLK4に基づいて出力するスイッチ制御信号SW1~SW11がモード1と相違する。つまり、モード2のスイッチ制御信号SW1~SW11のうち、スイッチ制御信号SW4~SW6、スイッチ制御信号SW10は同位相の信号であり、スイッチ制御信号SW1、スイッチ制御信号SW7~9は同位相の信号である。そして、スイッチ制御信号SW4~SW6、SW10と、スイッチ制御信号SW1、スイッチ制御信号SW7~9とは逆位相のパルス信号をなす。スイッチ制御信号SW2、SW3、SW11は全て一定の値を有する信号であり、スイッチ制御信号SW2とSW3は常にlow、スイッチ制御信号SW11は常にhighである。このようなモード2では、クロック信号CLK1またはCLK3がhighのとき、スイッチング素子202a、スイッチング素子202g~202i、スイッチング素子202kがオンされ、スイッチング素子202b~202f、スイッチング素子202jがオフされる。また、クロック信号CLK2またはCLK4がhighのとき、スイッチング素子202d~202f、スイッチング素子202j、202kがオンされ、スイッチング素子202a~202c、202g~202iがオフされる。ただし、スイッチング素子202b、202d、202f、202h、202iは負電圧領域でパスをオンオフするために適切にレベルシフトされて用いられる。モード2のチャージポンプ回路4は、スイッチング素子202a、スイッチング素子202g~202iがオンのとき、端子VDD-スイッチング素子202a-キャパシタ201a-スイッチング素子202i-GNDのパスが構成される。このとき、キャパシタ201aが充電される。また、スイッチング素子202a、スイッチング素子202g~202iがオンのとき、GND-スイッチング素子202g-キャパシタ201b-スイッチング素子202h-キャパシタ201c-GNDの閉ループが構成される。このとき、キャパシタ201bに蓄積された電荷がキャパシタ201cへと転送される。また、スイッチング素子202d~202f、スイッチング素子202jがオンのとき、端子VDD-スイッチング素子202j-キャパシタ201b-スイッチング素子202d-GNDのパスが構成されてキャパシタ201bが充電される。さらに、スイッチング素子202d~202f、スイッチング素子202jがオンのとき、GND-スイッチング素子202e-キャパシタ201a-スイッチング素子202f-キャパシタ201c-GNDの閉ループが構成される。このとき、キャパシタ201aに蓄積された電荷はキャパシタ201cへと転送される。また、スイッチング素子202kは常にオンしており、端子VDD-スイッチング素子202k-端子VCCのパスが構成され、VCCはVDDと略同電位となる。モード2では、以上の2状態を、クロック信号CLK1~CLK4の切り替えタイミングに応じて繰り返し、継続して行うことによってグランド電圧GNDの端子と端子VCCとの間に、入力電源の電圧VDDと同じ極性であって、かつ値が同じ電圧と略同じレベルの正電圧を発生させることができる。また、グランド電圧GNDの端子と端子VEEとの間に、入力電源の電圧VDDと極性が反対であって、かつ値が同じ電圧と略同じレベルの負電圧を発生させることができる。このとき、キャパシタ201aとキャパシタ201bとが相補的に動作することで、本実施形態は、図11に示した従来技術のチャージポンプ回路に比べて電流供給能力が大きいチャージポンプ回路4を提供することができる。また、上記したモード1とモード2において各状態が順次繰り返されることにより、本実施形態のチャージポンプ回路4には、正の出力電源電圧VCC、負の出力電源電圧VEEが発生する。特にモード1における正の出力電源電圧VCC、負の出力電源電圧VEEと、モード2における負の出力電源電圧VEEとは、上昇と下降がバランスする電圧領域で微小な上下を繰り返す。しかし、発生した正の出力電源電圧VCC、負の出力電源VEEの微小な上下は、チャージポンプ回路4が適切な容量値のキャパシタ201a~201cを備えることによって吸収することができる。なお、キャパシタ201a~201cの適切な容量値はチャージポンプ回路4によって駆動される負荷6の大きさ等に依存して決まり、一般に、0.01μF~100μF、好ましくは0.1μF~10μF、より好ましくは略1μFとなる。図1に示したアンプ回路5は、チャージポンプ回路4で生成されると共に供給される正の出力電源電圧VCCを出力する電源と負の出力電源電圧VEEを出力する負電源とによって駆動される。駆動により、アンプ回路5は、入力信号SINを、レベル調整電圧Vrを中心に反転増幅し、グランド電圧0V中心の出力信号SOUTを出力する。この構成によって、出力信号SOUTをグランド電圧の上下の電圧範囲にわたって出力し、負荷6を十分に駆動できるものとなる。モード検出回路7は、正の出力電源電圧VCC、負の出力電源電圧VEE、出力信号SOUTを検出し、チャージポンプ回路4がモード1とモード2のどちらで動作するかを決定するモード判定信号Mをスイッチ制御回路3に出力する。図7aは、図1に示したモード検出回路7の構成をより具体的に説明するための図である。モード検出回路7は、減算回路701a、701b、コンパレータ回路702a、702b、OR回路703を備えている。そして、減算回路701aで正の出力電源電圧VCCとアンプ回路5の出力信号SOUTの差分電圧を検出する。また、減算回路701bで出力信号SOUTと負の出力電源電圧VEEの差分電圧を検出する。さらに、コンパレータ回路702a、702bを用いてそれぞれの差分電圧の値を予め設定されている参照電圧と比較する。OR回路703は、コンパレータ回路702a、702bによって検出された2つの比較結果を演算し、どちらかの差分電圧が所定の参照電圧を下回ったときにモード判定信号Mをローレベルからハイレベルに切り替える。モード検出回路7における負の出力電源電圧VEE、正の出力電源電圧VCCとアンプ回路5からの出力信号SOUTとの関係を、図7bに示す。図7bに示した例では、負の出力電源電圧VEE、正の出力電源電圧VCCと出力信号SOUTの差分電圧を参照電圧と比較しているが、出力信号SOUTの電圧を直接参照電圧と比較することも可能である。その場合のモード検出回路7の構成をより具体的に説明するための図を図8a示す。モード検出回路7は、減算回路801a、801b、コンパレータ回路802a、802b、OR回路803を備えている。そして、減算回路801aでグランド電圧GNDとアンプ回路5の出力信号SOUTの差分電圧を検出する。また、減算回路801bで出力信号SOUTとグランド電圧GNDの差分電圧を検出する。さらに、コンパレータ回路802a、802bを用いてそれぞれの差分電圧を予め設定されている参照電圧と比較する。OR回路803は、コンパレータ回路802a、802bによって検出された2つの比較結果を演算し、どちらかの差分電圧が所定の参照電圧を上回ったときにモード判定信号Mをローレベルからハイレベルに切り替える。モード検出回路7におけるグランド電圧GNDとアンプ回路5からの出力信号SOUTとの関係を、図8bに示す。本実施の形態において、上記説明したチャージポンプ回路4及びアンプ回路5のうちの少なくともチャージポンプ回路4は、半導体基板上にMOSトランジスタを用いて集積された半導体集積回路として構成される。負荷駆動システム次に、本実施の形態の負荷駆動システム1の動作をより具体的に説明する。モード検出回路7は、正の出力電源電圧VCC、負の出力電源電圧VEE、出力信号SOUTを検出し、出力信号SOUTの振幅が小さく、モード1で問題なく動作可能な範囲ではチャージポンプ回路4をモード1で動作させる。一方、出力信号SOUTの振幅が大きく、モード1で動作させると出力信号SOUTがクリップする等の不具合が生じる範囲ではチャージポンプ回路4をモード2で動作させる。このような動作により、本実施形態のチャージポンプ回路4では、出力信号SOUTの状態に応じてモード1とモード2とが自動で切り替わる。そして、チャージポンプ回路4で発生する正の出力電源電圧VCC及び負の出力電源電圧VEEは出力信号SOUTを問題なく出力できるように、図9のように適時変化するようになる。図10は、出力信号SOUTの大きさと負荷駆動システム1が消費する電流IDDとの関係を示す図である。被駆動回路は、モード1では入力電源の電圧であるVDDの電圧幅で動作するのに対し、モード2では2VDDの電圧幅で動作するため、モード1ではモード2での消費電流の半分しか消費しないことになる。これは、モード1ではVDD×Iの入力電力を1/2VDD×2Iの電力に変換することで、Iの入力電流から2Iの出力電流を引き出せることから説明される。つまり、モード1は、負荷駆動システム1の消費電力を半減することが可能となる。このため、本実施形態では、モード1で問題なく動作可能な範囲では、できるだけモード1で動作させることにより、負荷駆動システム1の消費電力を削減することが可能となる。また、上記実施形態は、本発明の好適な具体例であり、技術的に好ましい種々の限定が付されているが、本発明の範囲は、上記の説明において特に本発明を限定する旨の記載がない限り、これらの形態に限られるものではない。また、上記の説明で用いる図面は、図示の便宜上、部材ないし部分の縦横の縮尺は実際のものとは異なる模式図である。また、本発明は上記実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれるものである。