"トレンチゲート構造と、前記トレンチゲート構造に隣接し、第1の導電型を有する半導体材料の本体領域と、前記本体領域の下の前記トレンチゲート構造に隣接し、第2の導電型を有する半導体材料のドレイン領域と、前記本体領域内に形成され、前記第2の導電型を有する半導体材料のソース領域であって、前記本体領域の第1の部分が前記トレンチゲート構造とソース領域の間に配設される、ソース領域と、前記本体領域の前記第1の部分の上方に設けられた水平方向ゲート構造とを備える半導体装置構造。前記トレンチゲート構造に隣接し、前記第2の導電型を有する半導体材料の第1の領域をさらに備える、請求項1に記載の半導体装置構造。前記本体領域の前記第1の部分が、前記第1の領域と前記ソース領域の間に配設される、請求項2に記載の半導体装置構造。前記本体領域の第2の部分が、前記第1の領域と前記ドレイン領域の間に配設される、請求項2に記載の半導体装置構造。前記トレンチゲート構造と前記水平方向ゲート構造の間に配設され、前記第1の領域及び前記トレンチゲート構造を覆う誘電材料をさらに備える、請求項2に記載の半導体装置構造。前記トレンチゲート構造と前記水平方向ゲート構造が電気的に接続する、請求項5に記載の半導体装置構造。前記水平方向ゲート構造の側面が、前記トレンチゲート構造からオフセットされる、請求項1に記載の半導体装置構造。前記トレンチゲート構造を覆い、前記水平方向ゲート構造の前記側面に隣接する誘電材料をさらに備える、請求項7に記載の半導体装置構造。前記ソース領域及び前記ソース領域に隣接する前記本体領域の第2の部分を覆う導電材料であって、前記第2の部分と前記ソース領域は導電材料により電気的に接続される、導電材料をさらに備える、請求項1に記載の半導体装置構造。前記ソース領域の下の前記本体領域の第2の部分は、前記ソース領域と前記ドレイン領域の間に配設される、請求項1に記載の半導体装置構造。半導体装置構造を製造するための方法において、第1の導電型を有する半導体材料の第1の領域に隣接する第1のゲート構造を形成する工程と、前記第1の領域を覆う第2のゲート構造を形成する工程と、半導体材料の前記第1の領域内に第2の導電型を有する半導体材料の第2の領域を形成する工程と、前記第2の領域内に前記第1の導電型を有する半導体材料の第3の領域を形成する工程であって、前記第2のゲート構造の下の前記第2の領域の第1の部分は前記第1のゲート構造と前記第3の領域の間に配設される、工程とを備える方法。前記第2のゲート構造を形成する工程が、前記第1のゲート構造からオフセットされた前記第2のゲート構造を形成することを含む、請求項11に記載の方法。前記第2の領域内に前記第1の導電型を有する半導体材料の第4の領域を形成する工程であって、前記第2の領域の前記第1の部分が前記第4の領域と前記第3の領域の間に配設される、半導体材料の第4の領域を形成する工程をさらに備える請求項12に記載の方法。前記第4の領域を形成する工程が、前記第1のゲート構造に隣接する前記第4の領域を形成することを含み、前記第2の領域の第2の部分が前記第4の領域と前記第1の領域の間に配設される、請求項13に記載の方法。前記第4の領域を形成する工程が、前記第2のゲート構造を注入マスクとして使用して前記第1の導電型を有するイオンを前記第2の領域に注入することを含む、請求項13に記載の方法。前記第2のゲート構造を形成する工程が、前記第1の領域を覆う導電材料の層を形成することと、導電材料の前記層の第1の部分を取り除いて、前記第1のゲート構造に隣接する前記第1の領域の第1の部分を露出させることとを含み、前記第2の領域を形成する工程が、前記第2の導電型を有するイオンを前記第1の領域の前記第1の部分に注入して前記第1のゲート構造に隣接する前記第2の領域の第2の部分を形成し、前記第2の領域の前記第2の部分は、前記第2の領域の前記第1の部分と前記第1のゲート構造の間に配設されることを含む、請求項11に記載の方法。前記第2の領域の前記第2の部分内に前記第1の導電型を有する半導体材料の第4の領域を形成する工程をさらに含む請求項16に記載の方法。前記第4の領域を形成する工程が、前記導電材料を注入マスクとして使用して、前記第1の導電型を有するイオンを前記第2の領域の前記第2の部分に注入することを含む、請求項17に記載の方法。前記第1の導電型を有するイオンを注入する前に、前記第1のゲート構造と反対の前記第2のゲート構造側の前記第2の領域の第3の部分をマスキングする工程であって、前記第1の導電型を有するイオンを注入して前記第4の領域を形成すると共に前記第3の領域も形成し、前記第3の領域は前記第2の領域の前記第1の部分と前記第2の領域の第3の部分の間に配設される工程をさらに含む請求項18に記載の方法。半導体装置構造を製造するための方法において、第1の導電型を有する半導体材料の第1の領域に隣接するトレンチゲート構造を形成する工程と、前記トレンチゲート構造からオフセットされ、前記第1の領域を覆う水平方向ゲート構造を形成する工程と、半導体材料の前記第1の領域内に第2の導電型を有する半導体材料の本体領域を形成する工程と、前記トレンチゲート構造に隣接する前記本体領域内に前記第1の導電型を有する半導体材料の第2の領域を形成する工程と、前記本体領域内に、前記第1の導電型を有する半導体材料のソース領域を形成する工程とを備え、前記水平方向ゲート構造の下の前記本体領域の第1の部分が、前記第2の領域と前記ソース領域の間に配設され、前記トレンチゲート構造に隣接する前記本体領域の第2の部分が、前記第1の領域と前記第2の領域の間に配設される、方法。下記の詳細な記載は本来説明のみを目的とし、本発明の実施形態又はこれらの実施形態の適用及び使用を限定することを意図しない。本明細書で使用される例示的なという言葉は、事例、具体例、又は実例としての役割を果たすことを意味する。例示として本明細書に記載される全ての実施例は、必ずしも他の実施例よりも好適である又は優位であるとは解釈されない。さらに、それらは上記の技術分野、背景技術、概要、又は以下の詳細な説明で示される、又は示唆される全ての理論により制限されることを意図しない。図1から図12には、例示的な実施形態による半導体装置構造100を製造する方法が示されている。下記により詳細に説明するが、この半導体装置構造100は、トレンチ金属酸化膜半導体電界効果トランジスタMOSFETとして形成され、水平方向ゲート構造を含んで実効チャネル長を長くし、熱密度を低減させ、それにより所与のチップサイズに対するトレンチMOSFETのエネルギー処理能力が向上する。正確にはMOSとは、金属のゲート電極及び酸化物のゲート絶縁体を有する装置のことを指すが、本発明では、導電性のゲート電極金属か又は他の導電材料を含む全ての半導体装置を用いることができ、このゲート電極はゲート絶縁体酸化物か又は他の絶縁体に対して設置され、次いでこのゲート絶縁体が半導体基板に対して設置されて、電界効果トランジスタを実装する。本発明では、金属のゲート電極及び酸化物のゲート絶縁体に限定することを意図しない。さらに、本発明をN型又はN型チャネル装置と関連して本明細書に記載することができるが、本発明をN型装置に限定されることを意図せず、P型又はPチャネル装置に関しても同様に実行できることは言うまでもない。MOS装置の製造において様々な工程が周知であるので、簡略にするために本明細書では従来の多くの工程を簡潔に記載するだけで、これらの周知の工程の詳細に関しては記載せず完全に省略する。図1を参照すると、製造工程が示されており、この製造工程は好適な半導体材料102の基板を提供し、中空領域104あるいは本明細書ではトレンチと呼ぶをこの半導体材料102内に形成することにより始まる。一実施形態では、半導体材料102は半導体業界において一般的に使用されるようなシリコン材料例えば、比較的純度の高いシリコン、又はシリコンにゲルマニウム、炭素等の他の元素を混合させたもの等として実現されるが、他の実施形態では、別の半導体材料を使用することができるということは言うまでもない。従って限定するわけではないが便宜上、本明細書では半導体材料102を別の呼び方でシリコン材料と呼ぶ。例示的な実施形態では、シリコン材料102に、導電性を決定する不純物型のイオンをドープして装置構造100に関する電極領域又は端子領域例えばドレイン領域を提供する。例えば、N型チャネル装置に関してシリコン材料102にリンイオン又はリンイオン化種等の約10×1016/cm3のドーパント濃度を有するN型イオンをドープする。ある実施形態に従えば、ドープされるシリコン材料102は、半導体基板例えば、バルクシリコン基板、絶縁体基板上のシリコン等上でシリコン材料102をエピタキシャルに成長させ、シリコン材料102をエピタキシャルに成長させるために使用する反応物にリンイオンを加えてシリコン材料102をその場でドープすることで形成される。例示的な実施形態では、シリコン材料102を覆うマスキング材料の層を形成し、マスキング材料をパターニングしてシリコン材料102の取り除かれる部分を露出し、残っているマスキング材料をエッチマスクとして使用してシリコン材料102の露出部分を選択的に取り除くことによりトレンチ104を形成する。図示されている実施形態では、シリコン材料102を覆って、酸化物材料等の誘電材料106の層が形成され、誘電材料106を覆って、マスキング材料108の層が形成される。窒化物材料例えば、窒化ケイ素、シリコン酸窒化物等等のハードマスク材料を等形に付着させることで誘電材料106の層を覆ってマスキング材料108の層を形成して、後の工程でエッチマスクとして使用して下のシリコン材料102の選択的なエッチングに適応することができる。限定するわけではないが便宜上、以後本明細書ではマスキング材料108をパッド窒化物と呼ぶことができる。例示的な実施形態では、パッド窒化物108をパターニングしてトレンチ104のためにシリコン材料102の取り除かれる部分を露出すると同時に残されたシリコン材料102をマスキングし、異方性エッチャントを用いて誘電材料106及びシリコン材料102の露出又はマスキングされていない部分を取り除いてトレンチ104を形成する。例えば、プラズマベースの反応性イオンエッチングRIEにより、シリコン材料102のマスキングされていない部分を異方的にエッチングすることができるが、この反応性イオンエッチングはフッ化炭素ベースのプラズマの化学的性質等の異方性エッチャントの化学的性質を用いてパッド窒化物108に対して正確な選択性をもってシリコン材料102をエッチングする。1つ以上の実施形態に従えば、シリコン材料102の表面に対して約1マイクロメートルから2マイクロメートル又はミクロンの範囲の深さにトレンチ104はエッチングされる。図3に関連して下記により詳細に説明する通り、シリコン材料102内のトレンチ104で、続く工程でその中に形成されるトレンチゲート構造の容量及び/又は形状が画定される。1つ以上の実施形態に従えば、トレンチ104を形成した後、続く製造工程ではトレンチ104内の酸化膜犠牲層を形成し、酸化膜犠牲層を取り除いてトレンチ104の底面及び側面の表面の粗さを除去し、トレンチ104の角を丸めて不均一な電場がトレンチ104の角で生成されることを防ぐ。例えば、図1の装置構造100を高温で酸化環境にさらすことより、酸化物材料がシリコン材料102の露出面105、107上で選択的に成長することが促進され、酸化膜犠牲層をトレンチ104の底面107及び側面105上で熱的に成長させることができる。例示的な実施形態では、酸化膜犠牲層を形成して約30ナノメートルnmから約100nmの範囲の厚さにする。実際には酸化工程の間、酸化物材料は露出した誘電材料106及び/又はパッド窒化物108の上でも成長することができる。しかしシリコン材料102の酸化速度は、誘電材料106及び/又はパッド窒化物108の酸化速度よりも充分に大きく、誘電材料106及び/又はパッド窒化物108上で形成される酸化物材料の量はごく少量である。次いで、酸化膜犠牲層が取り除かれた後、誘電材料106及びパッド窒化物108が実質的に無傷のまま残るように誘電材料106及び/又はパッド窒化物108は部分的にエッチングされ得るが、パッド窒化物108に対して正確な選択性をもって酸化物材料を、エッチングする等方性エッチャントの化学的性質を使用して、トレンチ104の底面及び側面105、107から酸化膜犠牲層を完全に取り除く。図1に示す通り、酸化膜犠牲層の形成とその後のエッチングにより、底面107及び側面105が交差する箇所と、側面105及びシリコン材料102の上面が交差する箇所を含んだトレンチ104の角及び縁は丸められて、後の工程で形成されるトレンチ104内のトレンチゲート構造に関するゲート誘電材料の均一性が向上し、トレンチ104の角でのピーク電場を減少させる。図2を参照すると例示的な実施形態において、続く製造工程ではトレンチ104内の誘電材料110の層を形成する。以下でより詳細に説明する通り、誘電材料110は、トレンチ104内に形成されるトレンチゲート構造のためのゲート絶縁体として機能する。例示的な実施形態では、装置構造100を約800°C~約1,000°Cの範囲の温度で酸化雰囲気にさらしてトレンチ104内のシリコン材料102の露出面105、107上で酸化物材料を選択的に成長させることが促進され、トレンチ104の露出した底面107及び側面105上で二酸化ケイ素等の酸化物材料を熱的に成長させることにより誘電材料110の層を形成する。限定するわけではないが便宜上、本明細書では誘電材料110を別の呼び方で酸化物材料と呼ぶ。例示的な実施形態では、酸化物材料110は約70nmの厚さに成長させる。実際には酸化工程の間、酸化物材料は露出した誘電材料106及び/又はパッド窒化物108上でも成長することがあるが、シリコン材料102の酸化速度は、誘電材料106及び/又はパッド窒化物108の酸化速度より充分に大きいため、誘電材料106及び/又はパッド窒化物108上で形成される酸化物材料の量は、トレンチ104内で形成される酸化物材料110に比べてごく少量である。但し、別のいくつかの実施形態では、誘電材料110を高誘電率材料として実現することができ、及び/又は上記の熱酸化工程の代わりに蒸着工程を用いて誘電材料110をトレンチ104内に形成することができることに留意されたい。図3を参照すると例示的な実施形態において、続く製造工程ではトレンチ104内の導電材料112の層を形成して、装置構造100に関するトレンチゲート構造114を作る。その際、導電材料112は、トレンチゲート構造114の導電性ゲートの電極材料として機能する。例示的な実施形態では、導電材料112は多結晶シリコン材料として実現され、この多結晶シリコン材料は、化学蒸着CVD工程により約700°Cから約1,000°Cまでの範囲の温度で図2の装置構造100を覆って均一に付着して、シリコン材料102の表面に対してトレンチ104の深さ以上の厚さとする。限定するわけではないが便宜上、トレンチ104内の導電材料112を、別の呼び方として第1の多結晶シリコン材料と呼ぶ。例示的な実施形態では、ドープされるシリコン材料102と同じ導電型を有する不純物ドープ要素を、第1の多結晶シリコン材料112を形成するために使用する反応物に加えることで、第1の多結晶シリコン材料112をその場でドープする。本明細書に記載する例示的なN型チャネル装置に関しては、約6.5×1020/cm3のドーパント濃度を有するヒ素イオン等のN型不純物ドープ要素を、第1の多結晶シリコン材料112を形成するために使用する反応物に加える。図2の装置構造100を覆って第1の多結晶シリコン材料112を等形に付着させた後、続く製造工程では、トレンチ104内に形成されない余分な全ての多結晶シリコン材料112を取り除く。これに関してある実施形態に従えば、エッチバックによる平坦化を用いて余分な多結晶シリコン材料112が取り除かれる。異方性エッチャントを用いるRIEを行うことでパッド窒化物108の上面が露出するまで多結晶シリコン材料112を取り除く。いくつかの実施形態では、いくらかの量又は全てのパッド窒化物108を取り除いてトレンチ104内の多結晶シリコン材料112の高さがシリコン材料102の表面とほとんど一致する高さになるまで異方性エッチングを続けることができる。余分な多結晶シリコン材料112のエッチバック行った後、加熱リン酸によるエッチング処理又は他の既知のエッチング処理を行うことにより、残った全てのパッド窒化物108を取り除いて図3の装置構造100を得ることができる。残ったトレンチ104内の多結晶シリコン材料112は、本明細書に記載する例示的なN型装置構造100に関するN型トレンチゲート構造114として機能する。但し他の実施形態では、上記のエッチバック処理の代わりに化学的機械による平坦化CMPを使用して、パッド窒化物108の上面及び/又はシリコン材料102が露出したときCMPを停止するように化学研磨液を用いて所定の時間多結晶シリコン材料112を研磨することができることに留意されたい。次に図4から図6を参照すると例示的な実施形態において、トレンチ104内で多結晶シリコン材料112を形成した後、続く製造工程では図3の装置構造100を覆う第2の導電材料116の層を形成し、第2の導電材料116の部分を選択的に取り除いて、シリコン材料102を覆う水平方向ゲート構造118を画定する。これに関して、第2の導電材料116は水平方向ゲート構造118の導電性のゲート電極材料として機能し、第2の導電材料116の部分を取り除いた後に残った誘電材料106の下の部分は水平方向ゲート構造118のゲート絶縁体として機能する。例示的な実施形態では、導電材料116は約700°Cから約1,000°Cの範囲の温度でCVDを行うことで図3の装置構造100を覆って均一に付着するドープされていない多結晶シリコン材料として実現され、約500nmから約800nmの範囲の厚さとなり、図4の装置構造100をもたらす。同様にいくつかの実施形態では、第1の多結晶シリコン材料112のエッチバックを行った後、第2の導電材料116がシリコン材料102の表面より下でトレンチ104内に存在する可能性のある、空乏の全ての空間を満たす。限定するわけではないが便宜上、導電材料116を別の呼び方で第2の多結晶シリコン材料と呼んで、トレンチゲート構造114に関して使用される第1の多結晶シリコン材料112と区別することができる。次に図5を参照すると、第2の多結晶シリコン材料116を等形に付着させた後、続く製造工程ではトレンチ104及びシリコン材料102を覆う第2の多結晶シリコン材料116の部分を選択的に取り除いてトレンチゲート構造114からオフセットoffsetされたシリコン材料102を覆う水平方向ゲート構造118を画定する。例えば、第2の多結晶シリコン材料116を覆ってマスキング材料例えば、フォトレジスト材料等の層を形成することでき、そしてマスキング材料の部分を選択的に取り除いて例えば、フォトリソグラフィ又は好適なエッチャントの化学的性質を用いて、エッチマスクを画定することができ、このエッチマスクは、トレンチゲート構造114を覆う第2の多結晶シリコン材料116の部分と、トレンチ104及び/又はトレンチゲート構造114に隣接するシリコン材料102の部分とを露出する。例示的な実施形態では、エッチマスクはまた、トレンチ104及び/又はトレンチゲート構造114の反対側の半導体材料102の内側又は中心部分を覆う第2の多結晶シリコン材料116の部分も露出する。第2の多結晶シリコン材料116の露出部分を取り除くための異方性エッチャントを用いるRIEを行うことでエッチマスクを用いて、露出した第2の多結晶シリコン材料116の部分を選択的に取り除くと同時に、第2の多結晶シリコン材料116のマスキングされた部分を無傷のまま残して水平方向ゲート構造118を作る。例示的な実施形態では、第2の多結晶シリコン材料116は、シリコン材料102のマスキングされていない部分の表面が露出されるまでエッチングされる。このように、第2の多結晶シリコン材料116をエッチングするために用いられるエッチャントの化学的性質又はエッチング条件により誘電材料106の全ての露出部分をエッチングすることができる。図5に示す通り、トレンチゲート構造114に隣接する水平方向ゲート構造118の垂直方向の側面119は、トレンチゲート構造114の側面例えば、シリコン材料102とトレンチゲート構造114の酸化物材料110の間の境界又は接合部分を画定するトレンチ104の縦の側面105から一定の距離d1だけずれるように、水平方向ゲート構造118とトレンチゲート構造114の間のトレンチゲート構造114に隣接するシリコン材料102の部分を露出する。以下でさらに詳細に説明する通り、トレンチゲート構造114と水平方向ゲート構造118の間のシリコン材料102の部分は後の工程でドープされて装置構造100に関してチャネルのコーナー領域を提供する。実際には、水平方向ゲート構造118とトレンチゲート構造114の間のオフセット距離d1を選択して装置構造100に関する1つ以上の性能パラメータ例えば、オン抵抗、エネルギー/電力処理能力等を最適化することができる。図6には、第2の多結晶シリコン材料116をエッチングした後の図5の装置構造100の上面図が示されている。図5と図6に示す通り、水平方向ゲート構造118の幅はトレンチゲート構造114の幅と実質的に平行であり、ゲート構造114と118はオフセット距離d1だけ離れて間隔をあけて、続く工程でドープされるシリコン材料102の部分を露出して装置構造100に関するチャネルコーナー領域を与える。図6に示す通り、例示的な実施形態では、水平方向ゲート構造118を形成するために使用されるエッチマスクをパターニングして、シリコン材料102の幅を超えて延在するトレンチゲート構造114の部分を覆って付着した第2の多結晶シリコン材料116の部分120をマスキングする。従って、エッチングをして水平方向ゲート構造118を作成した後、マスキングされた第2の多結晶シリコン材料116の部分120は無傷で残り、マスキングされた部分120はゲート構造114と118の幅と直角に又は垂直に、2つのゲート構造114と118の間で延在してトレンチゲート構造114と水平方向ゲート構造118の間の電気的接続を提供する。例示的な実施形態では、部分120は外部装置又は上部の金属相互接続層に従来の方法でアクセス可能な、もしくは接続可能な装置構造100に関するゲート端子又はゲートフィードとして機能する。図6に示す通り、第2の多結晶シリコン材料116の部分120は、水平方向ゲート構造118とトレンチゲート構造114の拡張部の第1の多結晶シリコン材料112の両方に近接あるいは接触する。このように、トレンチゲート構造114と水平方向ゲート構造118は電気的に接続し、実質的に同じ電位を有し、以下により詳細に説明する通り、組み合わさって装置構造100に関するコモンゲート電極として機能する。次に図7を参照すると例示的な実施形態において、水平方向ゲート構造118を形成した後、続く製造工程でトレンチゲート構造114、水平方向ゲート構造118、及びシリコン材料102を覆う酸化物材料等の誘電材料122の層を形成する。例示的な実施形態では、露出シリコン上での選択的な酸化物材料の成長を促進するように約800°Cから約1,000°Cの範囲の温度で図6の装置構造100を酸化環境にさらすことにより、酸化物材料122の層はシリコン材料102及び多結晶シリコン材料112、116の露出表面上で熱的に成長して約10nmから約30nmの範囲の厚さになる。酸化物材料122は、装置構造100全体に渡り実質的に均一な厚さを有して、後に続くイオン注入処理工程がより均一なドーパント分布を実現できるようにする。但し他の実施形態では、上記の熱酸化工程の代わりに蒸着処理を行うことにより、トレンチゲート構造114、水平方向ゲート構造118、及びシリコン材料102を覆って酸化物材料122を付着させることができることに留意されたい。次に図8を参照すると例示的な実施形態において、続く製造工程でシリコン材料102及び第1の多結晶シリコン材料112の導電型と反対の導電性を決定する不純物の型のイオン矢印126で示すを注入することによりシリコン材料102の領域内の本体領域124を形成する。例えば例示的なN型チャネル装置に関して、ホウ素イオン又はホウ素イオン化種等の約40keVから約100keVのエネルギー準位で約1×1013/cm3から約2×1013/cm3の範囲のドーパント濃度を有するP型イオンを注入することにより、本体領域124を形成してトレンチ104の深さよりわずかに浅い深さを有する本体領域124を提供する。イオン126を注入した後、続く製造工程で高温アニール処理を行って注入されたイオンを活性化させ、本体領域124を活性化させる。例示的な実施形態では、アニール炉を使用して装置構造100を約600°Cから約1,100°Cの温度に約80分から約160分間加熱して本体領域124を活性化させることができる。例示的な実施形態では、注入されたイオンは垂直方向に拡散してトレンチゲート構造114に隣接する本体領域124の部分の深さを提供し、この本体領域の深さはシリコン材料102の表面に対してトレンチ104の深さより約0.1マイクロメートルから0.2マイクロメートル浅い。さらに図8に示すように、注入されたイオンは横にも拡散し、これにより本体領域124が水平方向ゲート構造118の下を横に延在して水平方向ゲート構造118の下に隣接する連続するP型領域を提供する。本体領域124は、N型装置構造100の本体領域のP型本体部として機能し、P型本体領域124の形成の間にドープされていない残りのシリコン材料102の部分125例えば、イオン126が拡散していないシリコン材料102の部分は、N型装置構造100に関してN型ドレイン領域として機能する。いくつかの実施形態では、本体領域124の形成のためにイオン126を注入する前にゲート構造114、118をマスキングすることができる。しかし、第1の多結晶シリコン材料112のドーパント濃度に対して相対的に低いイオン126のドーパント濃度、及び後に続くイオン注入工程のため、ゲート構造114、118をマスキングしないまま、装置構造100の性能に影響を与えることなくイオン126を注入することもできる。次に図9を参照すると例示的な実施形態において、本体領域124を形成した後、続く製造工程では続く本体領域124の導電型と反対の導電性を決定する不純物型のイオン矢印132により示すを注入することにより、本体領域124内にドープ領域128、130を形成する。以下でさらに詳細に説明する通り、ドープ領域130は装置構造100に関するソース領域として機能し、ドープ領域128はチャネルコーナー領域として機能する。このチャネルコーナー領域は不均一な電場の生成を防ぎ、水平方向ゲート構造118とトレンチゲート構造114の間の本体領域124の角で電場が込み合うことを抑え、トレンチゲート構造114に沿って垂直方向に、そして、水平方向ゲート構造118の下を水平方向に流れる、連続した導電チャネルのカーブの生成を促進する。例示的な実施形態では、図8の装置構造100をマスキング材料134例えば、フォトレジスト等でマスキングすることにより、ドープ領域128、130を形成する。このマスキング材料134は、水平方向ゲート構造118からトレンチゲート構造114と反対の方向に一定の距離d2だけ間隔をあけてトレンチゲート構造114と反対側の水平方向ゲート構造118側の本体領域124の内側又は中心部分をマスキングし、ゲート構造114、118に隣接する本体領域124の部分を露出させる。次いで、水平方向ゲート構造118及びマスキング材料134を注入マスクとして使用して、本体領域124の導電型とは反対の導電性を決定する不純物型のイオン132を注入することにより、ドープ領域128、130を形成する。図示する通り、本体領域124の部分をドープ領域128、130とドレイン領域125の間に配置できるよう、ドープ領域128、130に関する注入する深さは、シリコン材料102の表面に対して本体領域124の深さより浅い。ある実施形態に従えば、N型チャネル装置に関して、約1.5×1015/cm3のドーパント濃度及び約40keVから約100keVの範囲のエネルギー準位を有するリン酸イオン又はリン酸イオン化種を注入し、約6×1015/cm3のドーパント濃度及び約60keVから約120keVの範囲のエネルギー準位を有するヒ素イオン又はヒ素イオン化種を注入する共注入工程を行うことによりNのドープ領域128、130を形成する。例示的な実施形態では、ドープ領域128、130を形成する間、イオン132を露出した多結晶シリコン材料112、116に注入することにより、ゲート構造114、118をマスキングせずにドープする。イオン132を注入した後、続く製造工程でマスキング材料134を取り除き、高温アニール処理を行って注入されたイオンを活性化し、ドープ領域128、130を活性化させる。例示的な実施形態では、アニール炉を使用して装置構造100を約1,000°Cの温度まで約30分間加熱してドープ領域128、130を活性化させる。同じドーパント濃度及び/又はドーパント分布を有する同じイオン注入工程の一部で同時に形成されるドープ領域128、130に関連して本発明を本明細書に記載しているが、実際には、別々のイオン注入工程の一部でドープ領域128、130を形成できることは言うまでもない。例えば、ゲート構造114と118の間の本体領域124の部分をマスキングして、第1のイオン注入工程を行ってソース領域130を形成し、ソース領域130をマスキングして、第2のイオン注入工程を行ってチャネルコーナー領域128を形成することもできる。次に図10を参照すると、ドープ領域128、130を形成した後、続く製造工程で本体領域124と同じ導電性を決定する不純物型のイオン矢印142により示すを注入することにより、本体領域124内に強化領域enhancementregion136、138、140を形成する。これに関して、領域124、136、138、140が集まって装置構造100の本体領域を提供する。例示的な実施形態では、装置構造100にマスキング材料144でマスクすることにより、本体の強化領域136、138、140を形成し、このマスキング材料144はゲート構造114、118及びドープ領域128、130をマスクし、シリコン材料102の内側又は中心部分及び/又はトレンチゲート構造114と反対側の水平方向ゲート構造118側のソース領域130に隣接する本体領域124を露出したまま残す。これに関して1つ以上の実施形態に従えば、水平方向ゲート構造118を超えてトレンチゲート構造114と反対の方向に、ソース領域130を形成するために使用したマスク134に関するオフセット距離d2と実質的に同じ距離だけマスキング材料144は延在する。次いで、チェーン注入chainimplantを行って所望のドーパント分布を提供することにより、本体強化領域136、138、140を形成する。これに関して例示的な実施形態では、深いイオン注入を行って深い本体強化領域136を作成し、続いて中間のイオン注入により中間本体強化領域138を作成し、続いて浅いイオン注入により浅い本体強化領域140を作成する。イオン142を注入した後、続く製造工程でマスキング材料144を取り除き、高温アニール処理を行って注入されたイオンを駆動し、本体強化領域136、138、140を活性化する。例示的な実施形態では、急速熱アニールを行って装置構造100を約500°Cから約1,000°Cの範囲の温度まで加熱する。本明細書に記載する例示的なN型チャネル装置では、N型チャネル装置に関して本体強化領域136、138、140がP型本体領域として機能するようにP型イオンを注入することにより、本体強化領域136、138、140を形成する。例示的な実施形態では、約1×1013/cm3のドーパント濃度及び約160keVから約260keVの範囲のエネルギー準位を有するP型イオン例えば、ホウ素イオンを注入することにより深い本体強化領域136を形成する。深い本体強化領域136を形成した後、約2×1015/cm3のドーパント濃度及び約80keVのエネルギー準位を有するP型イオンを注入することにより、中間本体強化領域138を形成する。中間本体強化領域138を形成した後、約1.2×1015/cm3のドーパント濃度及び約20keVから約50keVの範囲のエネルギー準位を有するP型イオンを注入することにより、浅い本体強化領域140を形成する。イオン注入工程に関する異なるエネルギー準位のために、注入されたイオンがアニール中に拡散した後、図10に図示するように、深い本体強化領域136の深さはシリコン材料102の表面に対してP型本体領域124の深さより浅く、中間本体強化138の深さは深い本体強化領域136の深さより浅く、そして浅い本体強化領域140の深さは中間本体強化138の深さより浅い。チェーン注入工程により、浅い本体強化領域140は最も高いドーパント濃度を有し、中間本体強化領域138は浅い本体強化領域140よりも低いドーパント濃度を有し、深い本体強化領域136は中間本体強化領域136よりも低いドーパント濃度を有し、そしてP型本体領域124は深い本体強化領域136よりも低いドーパント濃度を有する。装置構造100の本体のドーパント濃度を強化することに加えて、本体強化領域136、138、140により、寄生バイポーラトランジスタの生成を避けることができ、装置構造100のエネルギー処理能力を向上させる。次に図11を参照すると、本体強化領域136、138、140を形成した後、続く製造工程でゲート構造114、118、ドープ領域128、130、及び本体領域124、136、138、140を覆う誘電材料146の層を形成する。例示的な実施形態では、約700°Cから約1,000°Cの範囲の温度でゲート構造114、118、ドープ領域128、130、及び本体領域124、136、138、140を覆って二酸化ケイ素等の酸化物材料を均一に付着させて約500nmの厚さすることにより、誘電材料146の層を形成して図11に図示する装置構造100を得る。図12に関連して説明する通り、誘電材料146はゲート構造114、118を、続く工程で形成される導電性の層から電気的に分離する中間誘電層intralayerdielectriclayerとして機能する。図12を参照すると例示的な実施形態では、誘電材料146の層を形成した後、続く製造工程で少なくともソース領域130の部分及びソース領域130に隣接する本体領域124、136、138、140の部分を覆う誘電材料146の部分を選択的に取り除く。これに関して、マスキング材料を塗布してゲート構造114、118及びチャネルコーナー領域128を覆う誘電材料146の部分をマスキングし、パターニングして誘電材料146の部分を露出する。この誘電材料146の部分は少なくともソース領域130の部分、及びソース領域130に隣接する本体領域124、136、138、140の部分を覆う。次いで、マスキング材料に対して選択的な異方性エッチャントの化学的性質を用いるRIEを行うことで誘電材料146の露出部分を取り除く。このように、図12に図示する通り、ゲート構造114、118及びチャネルコーナー領域128を覆う誘電材料146の部分は無傷のまま残され、少なくともソース領域130の部分及びソース領域130に隣接する本体領域124、136、138、140の部分を覆う誘電材料146の部分は取り除かれる。例示的な実施形態では、誘電材料146の部分を選択的に取り除いた後、続く製造工程でソース領域130及び本体領域124、136、138、140の露出部分を覆う1つ以上の導電材料148、150の層を形成し、図12の装置構造100となる。例示的な実施形態では、約400°Cから約1,000°Cの範囲の温度でチタン窒化物等の導電性の金属材料を等形に付着させることにより、導電材料148の第1の層を形成して約10nmから約100nmの間の厚さとし、残った誘電材料146とソース領域130及び本体領域124,136,138,140の露出部分を覆う。導電材料148はソース領域130及び本体領域124、136、138、140に接触して装置構造100のソース領域130と本体領域124、136、138、140の間の電気的接続を提供する。このようにソース領域130と本体領域124、136、138、140は同じ電位を有する。例示的な実施形態では、導電材料148の第1の層を形成した後、約400°Cから約1,000°Cの範囲の温度で銅材料等の別の導電性の金属材料を等形に付着させることにより、導電材料150の第2の層を形成して約0.4ミクロンの厚さにして導電性金属材料148を覆う。このように導電性金属材料150は、その下の導電性金属材料148を介してソース領域130及び本体領域124、136、138、140と電気的に接続し、一方、誘電材料146によりゲート構造114、118からは絶縁あるいは分離される。例示的な実施形態では、導電性金属材料150は従来の方法で外部装置又は上部の金属相互接続層にアクセス可能な、もしくは接続可能な装置構造100に関するソース端子として機能する。これに関して、導電性金属材料150は装置構造100に対して金属接点を提供し、導電材料148は導電性金属材料150とソース領域130及び本体領域124、136、138、140の間の接点が改善されるための薄いバッファー層を提供する。さらに図12を参照すると、完成した半導体装置構造100は、トレンチトランジスタ構造又はトレンチMOSFET及び側面トランジスタ構造を含む。トレンチトランジスタ構造は、トレンチゲート構造114例えば、酸化物材料110及び第1の多結晶シリコン材料112と、トレンチゲート構造114及び/又はトレンチ104に隣接するチャネルコーナー領域128と、トレンチゲート構造114及び/又はトレンチ104に隣接するドレイン領域125の部分と、及びトレンチゲート構造114及び/又はトレンチ104に隣接し、チャネルコーナー領域128とトレンチゲート構造114及び/又はトレンチ104に隣接するドレイン領域125の部分の間に配設された本体領域124、136、138、140の部分とで構成される。側面トランジスタ構造は、水平方向ゲート構造118例えば、誘電材料106及び第2の多結晶シリコン材料116と、チャネルコーナー領域128と、ソース領域130と、及びチャネルコーナー領域128とソース領域130の間に配設された水平方向ゲート構造118に隣接し、その下部の本体領域124、136、138、140の部分とで構成される。トレンチゲート構造114と水平方向ゲート構造118の間の電気的接続により、装置構造100に対する閾値電圧より高い電圧がゲート構造114、118に例えば、部分120に印加されると、導電チャネルが生成される。この導電チャネルは、N型ドレイン領域125とN型チャネルコーナー領域128の間のP型本体領域124、136、138、140の部分内ではトレンチゲート構造114に沿って例えば、トレンチ側面105に沿って縦に走り、N型チャネルコーナー領域128とN型ソース領域130の間のP型本体領域124、136、138、140の部分内では水平方向ゲート構造118に沿って水平に又は横に走る。上記に記載した通り、N型チャネルコーナー領域128は、トレンチゲート構造114例えば、ドレイン領域125とチャネルコーナー領域128の間のに沿った導電チャネルの縦の部分と、水平方向ゲート構造118例えば、チャネルコーナー領域128とソース領域130の間の下の導電チャネルの横の部分との間に導電チャネルのカーブした部分を提供する。導電チャネルの縦の部分と横の部分により、電流が装置構造100を通って流れてより多くの領域greaterareaに分配されるようになり、それによって装置構造100がより均一な熱的分布を実現でき、それにより装置構造100のチップサイズ又は領域を従来のトレンチMOSFETに対して小さくすることができて、同じ電流及び/又はエネルギー処理能力を実現する。すなわち、所望の電流及び/又はエネルギー処理要求を実現するために、図12の半導体装置構造100は従来のトレンチMOSFETより小さな領域しか必要としない。トレンチゲート構造114に関する誘電材料110及び/又は導電材料112の特性例えば、厚さ、誘電率等を選択して装置構造100のトレンチトランジスタ部分の性能を独立して最適化することができ、水平方向ゲート構造118に関する誘電材料106及び/又は導電材料116の特性例えば、厚さ、誘電率等を独立して選択して装置構造100の側面トランジスタ部分の性能を最適化することができる。図13を参照すると、1つ以上の実施形態に従って上記で図1から図12に関連して説明した製造工程を行って一対のトレンチゲート構造214及び一対の水平方向ゲート構造218を有する半導体装置構造200を製造することができる。これに関して、導電材料212及び誘電材料210で構成されるトレンチゲート構造214は、第1の導電型を有する半導体材料202の領域の両側に形成したトレンチ204内で形成することができる。トレンチゲート構造214を形成した後、導電材料216及び誘電材料206で構成される水平方向ゲート構造218を、半導体材料202を覆って形成し、各水平方向ゲート構造218をそれぞれのトレンチゲート構造214に隣接して配設し、一定の距離だけオフセットして各水平方向ゲート構造218と各トレンチゲート構造214の間の半導体材料202の部分を露出させる。図示している実施形態では、水平方向ゲート構造218を形成した後、誘電材料222の層をゲート構造214、218及び半導体材料202を覆って形成し、第2の導電型を有するイオンを半導体材料202の領域に注入することにより深い本体領域224を形成する。深い本体領域224を形成した後、両方の水平方向ゲート構造218の間の本体領域224の内側又は中心部分を覆ってマスキング材料を形成し、水平方向ゲート構造218に隣接する本体領域224の部分を水平方向ゲート構造218から一定の距離だけオフセットして露出する。そしてマスキング材料及び水平方向ゲート構造218を注入マスクとして使用して第1の導電型のイオンを本体領域224の露出部分に注入して、本体領域224内にチャネルコーナー領域228及びソース領域230を形成する。上記で説明した通り、チャネルコーナー領域228はトレンチゲート構造214に隣接し、水平方向ゲート構造218と各トレンチゲート構造214の間に配設され、両方のソース領域230は水平方向ゲート構造218の内側に接して配設され、本体領域224内側又は中心部分により隔てられている。チャネルコーナー領域228及びソース領域230を形成した後、チャネルコーナー領域228、ソース領域230、及びゲート構造214、218を覆って別のマスキング材料を形成し、両方のソース領域230の間の本体領域224が露出する内側又は中心部分に、本体領域224と同じ導電型を有するイオンを注入して本体強化領域236、238、240を形成する。本体強化領域236、238、240を形成した後、ゲート構造214、218及びチャネルコーナー領域228を覆って誘電材料246を形成し、両方の水平方向ゲート構造218の間のソース領域230及び本体領域224、236、238、240の露出部分を残す。次いでソース領域230及び本体領域224、236、238、240の露出部分を覆って導電材料248、250を形成する。導電材料248、250はソース領域230及び本体領域224、236、238、240に電気的に接続すると同時に誘電材料246によりゲート構造214、218から絶縁され、あるいは隔てられる。上記で説明した通り、最上層の導電材料250は従来の方法で外部装置又は上部の金属相互接続層にアクセス可能な、もしくは接続可能な装置構造200に関するソース端子として機能する。トレンチゲート構造214の導電材料212と水平方向ゲート構造218の導電材料216の電気的接続により、装置構造200に関する閾値電圧より高い電圧がゲート構造214、218に印加されると、導電チャネルが形成され、この導電チャネルはドレイン領域225とチャネルコーナー領域228の間の本体領域224、236、238、240の部分内ではトレンチゲート構造214に沿って縦に走り、チャネルコーナー領域228とソース領域230の間の本体領域224、236、238、240の部分内では水平方向ゲート構造218に沿って水平に又は横にに走る。このようにして装置構造200を通って流れる電流は、縦と横に分配され、それによって熱を装置構造200全体にわたり縦と水平に分配することができる。装置構造200が消費する電流又はエネルギーをより多くの領域に分配することにより、装置構造200はより均一な熱的分布を実現し、装置構造200のチップサイズ又は領域を従来のトレンチMOSFETに対して小さくでき、同じ電流及び/又はエネルギー処理能力を実現できる。次に図14を参照すると、別の実施形態に従って、図1から図12に関連して上記で説明した製造工程を行ってトレンチゲート構造314と一体の水平方向ゲート構造318を有する半導体装置構造300を製造することができる。上記で図1から図4に関連して説明した通り、導電材料312及び誘電材料310で構成されるトレンチゲート構造314を半導体材料302の領域の両側のトレンチ304内に形成し、トレンチゲート構造314を形成した後装置構造300を覆って導電材料316を形成する。上記で図5から図6に関連して説明した通り、導電材料316の内側又は中心部分を取り除いて水平方向ゲート構造318を得る。これに関して図14の実施形態では、導電材料316の内側部分を取り除く前に、トレンチゲート構造314を覆う導電材料316の部分、及びトレンチゲート構造314に隣接する半導体材料302を覆う導電材料316の部分をマスキングする。従って、水平方向ゲート構造318の導電材料316がトレンチゲート構造314の導電材料312と接触したままになるよう、トレンチゲート構造314を覆う導電材料316の部分、及びトレンチゲート構造314に隣接する半導体材料を覆う導電材料316の部分は取り除かれず無傷のままである。半導体材料302と残った導電材料316の間の誘電材料306の部分は無傷のままで、水平方向ゲート構造318に関するゲート誘電体として機能する。上記で説明した通り水平方向ゲート構造318を形成した後、装置構造300を覆って誘電材料322の層を形成し、半導体材料302の導電型と反対の導電型を有するイオンを、露出した半導体材料302の内側部分に注入することにより、深い本体領域324を形成する。図14で図示する実施形態では、傾斜注入tiltedimplantsを行って水平方向ゲート構造318の下にイオンを注入することで、深い本体領域324を形成し、この深い本体領域324はトレンチゲート構造314に隣接し、水平方向ゲート構造318の下に提供される。深い本体領域324を形成した後、本体領域324の内側又は中心部分をマスキングし、半導体材料302のドレイン領域325と同じ導電型のイオンを、本体領域324の露出部分に注入してソース領域330を形成する。ソース領域330を形成した後、ソース領域330及びゲート構造314、318をマスキングし、本体領域324と同じ導電型を有するイオンを両方のソース領域330の間の本体領域324の露出部分に注入して本体強化領域336、338、340を形成する。本体強化領域336、338、340を形成した後、ゲート構造314、318を覆って誘電材料346を形成し、両方の水平方向ゲート構造318の間のソース領域330及び本体領域324、336、338、340の露出部分を残し、ソース領域330及び本体領域324、336、338、340の露出部分を覆って導電材料348、350を形成する。ゲート構造314の導電材料312とゲート構造318の導電材料316の間の電気的接続により、装置構造300に関する閾値電圧より高い電圧がゲート構造314、318に印加されると、トレンチゲート構造314に沿って縦に走り、ドレイン領域325とソース領域330の間の本体領域324、336、338、340の部分内では水平方向ゲート構造318の下を水平に走る導電チャネルが生成される。このように、装置構造300を通って流れる電流はより多くの領域に分配され、それによってより均一な熱的分布を実現し、装置構造300のチップサイズ又は領域を従来のトレンチMOSFETに対して小さくすることができ、同じ電流及び/又はエネルギー処理能力を実現する。結論として、例示的な本発明の実施形態に従って構成される装置及び方法は以下のようになる。半導体装置構造に関する装置が提供される。半導体装置構造は、トレンチゲート構造と、トレンチゲート構造に隣接し第1の導電型を有する半導体材料の本体領域と、本体領域の下のトレンチゲート構造に隣接し、第2の導電型を有する半導体材料のドレイン領域と、本体領域内に形成され、第2の導電型を有する半導体材料のソース領域であって、本体領域の第1の部分がトレンチゲート構造とソース領域の間に配設されるソース領域と、本体領域の第1の部分を覆う水平方向ゲート構造とを含む。ある実施形態では、半導体装置構造は、トレンチゲート構造に隣接し第2の導電型を有する半導体材料の第1の領域をさらに含む。別の実施形態では、本体領域の第1の部分が、第1の領域とソース領域の間に配設される。他の実施形態では、本体領域の第2の部分が、第1の領域とドレイン領域の間に配設される。さらに他の実施形態では、半導体装置構造は、トレンチゲート構造と水平方向ゲート構造の間に配設され、第1の領域及びトレンチゲート構造を覆う誘電材料をさらに含む。ある実施形態では、トレンチゲート構造と水平方向ゲート構造が電気的に接続する。他の実施形態に従うと、水平方向ゲート構造の側面が、トレンチゲート構造からオフセットされる。さらに別の実施形態では、半導体装置構造は、トレンチゲート構造を覆い、水平方向ゲート構造の側面に隣接する誘電材料をさらに含む。別の実施形態では、半導体装置構造は、ソース領域及びこのソース領域に隣接する本体領域の第2の部分を覆う導電材料をさらに含み、第2の部分とソース領域は、この導電材料により電気的に接続する。さらに他の実施形態に従うと、ソース領域の下の本体領域の第2の部分は、ソース領域とドレイン領域の間に配設される。他の実施形態では、半導体装置構造を製造する方法が提供される。この方法は、第1の導電型を有する半導体材料の第1の領域に隣接する第1のゲート構造を形成する工程と、第1の領域を覆う第2のゲート構造を形成する工程と、半導体材料の第1の領域内に第2の導電型を有する半導体材料の第2の領域を形成する工程と、第2の領域内に第1の導電型を有する半導体材料の第3の領域を形成する工程であって、第2のゲート構造の下の第2の領域の第1の部分は第1のゲート構造と第3の領域の間に配設される、工程を含む。ある実施形態では、第2のゲート構造を形成する工程が、第1のゲート構造からオフセットされた第2のゲート構造を形成することを含む。別の実施形態では、方法は第2の領域内に第1の導電型を有する半導体材料の第4の領域を形成する工程をさらに含み、第2の領域の第1の部分は第4の領域と第3の領域の間に配設される。ある実施形態に従えば、第4の領域を形成する工程は、第1のゲート構造に隣接する第4の領域を形成することを含み、第2の領域の第2の部分は第4の領域と第1の領域の間に配設される。他の実施形態では、第4の領域を形成する工程が、第2のゲート構造を注入マスクとして使用して第1の導電型を有するイオンを第2の領域に注入することを含む。ある実施形態に従えば、第2のゲート構造を形成する工程が、第1の領域を覆う導電材料の層を形成し、導電材料の層の第1の部分を取り除いて第1の領域の第1の部分を露出させ、第1の部分は第1のゲート構造に隣接することを含み、第2の領域を形成する工程は、第2の導電型を有するイオンを第1の領域の第1の部分に注入して第1のゲート構造に隣接する第2の領域の第2の部分を形成し、第2の領域の第2の部分は第2の領域の第1の部分と第1のゲート構造の間に配設されることを含む。さらに別の実施形態では、方法は第2の領域の第2の部分内に第1の導電型を有する半導体材料の第4の領域を形成する工程を含み、第4の領域を形成する工程は、導電材料を注入マスクとして使用して第1の導電型を有するイオンを第2の領域の第2の部分を注入することを含む。ある実施形態では、方法は第1の導電型を有するイオンを注入する前に、第1のゲート構造と反対の第2のゲート構造側の第2の領域の第3の部分をマスキングする工程をさらに含み、第1の導電型を有するイオンを注入して第4の領域を形成すると共に第3の領域を形成し、第3の領域は第2の領域の第1の部分と第2の領域の第3の部分の間に配設される。別の実施形態によると、半導体装置構造を製造する方法は、第1の導電型を有する半導体材料の第1の領域に隣接するトレンチゲート構造を形成する工程と、第1の領域を覆う水平方向ゲート構造を形成し、この水平方向ゲート構造はトレンチゲート構造からオフセットされる工程と、半導体材料の第1の領域内に第2の導電型を有する半導体材料の本体領域を形成する工程と、トレンチゲート構造に隣接する本体領域内に1の導電型を有する半導体材料の第2の領域を形成する工程と、本体領域内に第1の導電型を有する半導体材料のソース領域を形成する工程とを含む。水平方向ゲート構造の下の本体領域の第1の部分は第2の領域とソース領域の間に配設され、トレンチゲート構造に隣接する本体領域の第2の部分は第1の領域と第2の領域の間に配設される。前述の詳細な説明の中で少なくとも1つの例示的な実施形態を提示してきたが、膨大な数で様々な実施形態が存在することを理解されたい。本明細書に記載する例示的な実施形態又はその他の実施形態は、何ら権利を請求する主題の範囲、適用性又は構成を限定することを意図していないことも言うまでもない。むしろ、前述の詳細な説明は、説明された実施形態又はその他の実施形態を実行するための有意義な指針を当業者に提供する。既知の同等物及び本特許出願を行うときに予見される同等物を含む各種の変更は、構成要素の機能及び構成の中で、特許請求の範囲に記載される範囲から逸脱することなく行うことが可能でことは理解されよう。"