片側の面に半導体素子が搭載され対向する面には前記半導体素子に繋がる複数の電極パッドが形成されている半導体素子搭載基板と、片側の面に電極層を介して開口部を有するソルダーレジスト層が形成されている回路基板と、前記半導体素子搭載基板の電極パッドと前記回路基板の電極層を接合するはんだボールを備えており、前記電極層は、前記ソルダーレジスト層に被覆され第1の膜厚を有する第1の電極部分と、前記第1の電極部分と連続しかつ前記ソルダーレジスト層の開口部の内側に設けられ前記第1の電極部分よりも膜厚が厚い第2の電極部分から構成され、前記はんだボールは前記第2の電極部分と前記半導体素子搭載基板の電極パッドを接合していることを特徴とする回路モジュール。片側の面に半導体素子が搭載され対向する面には前記半導体素子に繋がる複数の電極パッドが形成されている半導体素子搭載基板と、片側の面に電極層を介して開口部を有するソルダーレジスト層が形成されている回路基板と、前記半導体素子搭載基板の電極パッドと前記回路基板の電極層を接合する第1のはんだボールと、前記半導体素子搭載基板と対向配置された主基板と、前記第1のはんだボールよりも大径で、前記主基板と前記回路基板を接合する第2のはんだボールとを備えており、前記電極層は、前記ソルダーレジスト層に被覆され第1の膜厚を有する第1の電極部分と、前記第1の電極部分と連続しかつ前記ソルダーレジスト層の開口部の内側に設けられ前記第1の膜厚よりも膜厚が厚い第2の電極部分から構成され、前記第1のはんだボールは前記第2の電極部分と前記半導体素子搭載基板の電極パッドを接合していることを特徴とする電子部品実装基板。導電層が形成された回路基板にエッチングレジスト層を形成し、該エッチングレジスト層に露光プロセスにより開口部を設け、その後エッチングにより周囲よりも膜厚の薄い第1の導電層部を形成する工程と、エッチングされた回路基板にソルダーレジストを塗布し、該ソルダーレジストに露光プロセスにより開口部を設け、開口部から第1の導電層部よりも膜厚の厚い第2の導電層部を露呈させる工程と、半導体素子搭載基板に接合されたはんだボールにフラックスを転写する工程と、フラックスが転写された半導体素子搭載基板を開口部から第2の導電層部が露呈した回路基板に仮固定する工程と、仮固定された回路基板と半導体素子搭載基板を加熱する工程を備えている回路モジュールの製造方法。導電層が形成された回路基板にエッチングレジスト層を形成し、該エッチングレジスト層に露光プロセスにより開口部を設け、その後めっきにより周囲よりも膜厚の厚い第1の導電層部を形成する工程と、エッチングされた回路基板にソルダーレジストを塗布し、該ソルダーレジストに露光プロセスにより開口部を設け、開口部から第1の導電層部を露呈させる工程と、半導体素子搭載基板に接合されたはんだボールにフラックスを転写する工程と、フラックスが転写された半導体素子搭載基板を開口部から第1の導電層部が露呈した回路基板に仮固定する工程と、仮固定された回路基板と半導体素子搭載基板を加熱する工程を備えている回路モジュールの製造方法。上述したように一般的なSMD構造とNSMD構造には、それぞれ特徴がある。SMD構造またはNSMD構造のパッド電極構造を使って高周波対応の回路モジュールを作ろうとすれば、以下で説明するような課題を解決する必要がある。第1の課題は電磁シールド機能に関する。高周波回路に要求される特徴的な機能として電磁シールド機能がある。回路モジュール内部の高周波電子部品から回路モジュール外部への電磁波の漏洩、ならびに外部から飛来する電磁波による高周波電子部品への干渉を遮断するために、回路モジュール基板には電磁シールド構造が必要である。通常、電磁シールド構造は接地GND電位に接続された金属板や導電性のシールド材を電子回路の周囲に巡らせたり、電子回路を覆うように被せたりすることで行われる。同じ考えで回路モジュールを構成する回路基板においては、できる限り広い範囲をベタGNDと呼ばれるGND層で覆うことが行われる。一方、回路のノイズ耐性を高める意味で、強固なGNDを確保する必要から、高周波回路はこのベタGNDと呼ばれる広い面積を占めるGNDパターン上に多数個のGND接続部を敷設することも行われる。シールド機能と確実なGND電位を確保するという意味において、多数個の接続部を有するBGAやCSP構造は都合が良いが、課題もある。上述したようにベタGNDは一定の広さを有する平面層で構成される。この平面に開口部穴が存在すると電磁シールド機能や強固なGNDが損なわれ、特性劣化の原因となる。以上は、BGAやCSP構造を形成するはんだボールを取り付けるパッド電極にも当てはまる。NSMDタイプのパッド電極であれば、パッド電極周辺に配線が存在しない部分が存在する。このような配線のギャップは電磁波の漏洩やシールド機能の低下、ノイズ耐性の低下につながるため避けねばならない。SMDタイプのパッド電極であれば、電極上にソルダーレジストで開口部を設けて、そこにはんだボールを取り付けることで、BGAを形成する方式のため、回路モジュール基板のGND機能が十分に確保される。しかしSMDパッドは、上述したように、はんだボールがパッド電極の上面だけで接続されるため、熱応力や振動衝撃力に対する耐性が不足する。実装信頼性を確保する上で有利であるとは言えない。第2の課題はフラックスの供給限界に関する。SMDパッドをはんだボールの直径が100μmを切るような微小サイズに適用しようとすると、浮上してくる課題である。電子回路の実装方法として一般的な表面実装を実施するにあたり、BGAやCSPを使用する場合には、BGAやCSPのはんだボールと回路基板のパッド電極との間にフラックスを供給してマウンターと呼ばれる搭載機を用いて回路基板上に搭載を行い、その粘着力で仮固定しながらリフロー炉に投入しはんだを溶融接合する。一般的な表面実装工程においてフラックスの供給にはスクリーン印刷法が用いられている。印刷に用いられるマスクの厚さは概ね100μm~150μmである。ところがCSPなどの普及により、はんだボールが小径化すると、回路基板のパッド電極の開口寸法もそれに応じて小さくなる。上述したような寸法では、スクリーン印刷法によるフラックスの供給が困難になって来る。通常、正常なはんだ印刷やフラックス印刷が行える印刷マスクの開口径はマスク厚さの2倍程度必要であると言われている。前記マスク厚さの場合、印刷可能な最小マスク開口径は200~300μmとなる。これがフラックスを供給できる下限値である。このため開口径が100μm以下であるような電極パッドに、フラックスを印刷法で安定供給することは困難である。第3の課題はソルダーレジストの形成精度に関する。SMD方式ではんだボール搭載用のパッド電極を形成する場合、パッド電極の開口径が小さくなるとソルダーレジストの加工精度の問題から、開口が不安定になる。ソルダーレジストの開口径は、設計上は一定の値とするが、実際に製造された回路基板の開口はソルダーレジストの上面と下面とで寸法が異なっている。これはソルダーレジストに厚さがあることによって生じる。通常用いられるソルダーレジストの場合は上面の開口が広く、下面は狭くなる。本発明では、特に断らない限り、ソルダーレジストの開口径は上面開口径の値として説明する。一般的な市販ソルダーレジスト材料を用いて一般的な加工工程でパッド電極を形成する場合、ソルダーレジストの厚さは、その材料特性上の理由から自由にコントロールすることは困難である。形成される膜厚は仕上がり厚さで概ね30~40μm前後である。この時のソルダーレジストの開口寸法精度は設計値に対し、およそ±30μmと言われている。開口径が0.5mm以上もあるような大きなパッド電極である場合には、±30μmの加工精度でも大きな問題とはならないが、パッド電極の開口径が小さくなって100μm前後になって来ると次のような課題が浮上してくる。通常、CSP実装では、はんだボールの直径とパッドの直径SMD構造では上面開口径、NSMD構造ではパッド電極径とは同一寸法になるように設計される。たとえば実装しようとするCSPのはんだボールの直径が130μmだとすると、回路基板のパッド電極の設計値も130μmになる。この場合、SMD構造でパッド電極を形成すると、上述したような加工精度のバラツキがあるため、上面開口径は100μm~160μmまでばらつく。いま、パッド電極の仕上がり開口径が最小のφ100μmの場合を考える。はんだボール径が130μmの場合、はんだボールの底辺が基板パッドの銅箔に届かない場合が生じるので、はんだの未接続が発生する。開口径の問題は、ソルダーレジストの塗布厚を薄くすると、パッド電極の銅箔表面からはんだボールの先端までの距離が短くなって有利であるが、前述したようにソルダーレジストの厚さは、その材料特性上の理由から自由にコントロールすることは難しい。一般的な材料、プロセスでソルダーレジスト層を形成するには仕上がり厚さの範囲で工作可能な構造を採用することが求められる。仕上がり厚さは概ね30~40μm前後である。次に、パッド電極の仕上がり開口径がφ160μmの場合を考える。この場合には、搭載時点ではんだボールが問題なく銅箔に接するため、接合は正常に行われる。しかし、場合によっては開口部が広すぎるためCSPの搭載は問題ないものの、リフロー時にはんだが濡れ広がり、スタンドオフが低く形成されることが考えられる。スタンドオフはCSPと回路基板の隙間を指す。スタンドオフが低すぎると、熱応力に対する耐性が失われる。ソルダーレジスト開口径を広げると、隣接はんだボール同士が溶融接合するブリッジが生じる可能性も高くなり好ましくない。したがって、パッド電極の仕上がり開口径を大きく設計する手法は安易に採用には踏み切れない。この発明は、上述のような課題を解決するためになされたもので、現状の材料、プロセスを活用して、はんだの未接続問題が生じない回路モジュールの提供とその製造方法を得ることを目的とする。本発明に係る回路モジュールは、片側の面に半導体素子が搭載され対向する面には半導体素子に繋がる複数の電極パッドが形成されている半導体素子搭載基板と、片側の面に電極層を介して開口部を有するソルダーレジスト層が形成されている回路基板と、半導体素子搭載基板の電極パッドと回路基板の電極層を接合するはんだボールを備えている。電極層は、ソルダーレジスト層に被覆され第1の膜厚を有する第1の電極部分と、第1の電極部分と連続しかつソルダーレジスト層の開口部の内側に設けられ第1の電極部分よりも膜厚が厚い第2の電極部分から構成され、はんだボールは第2の電極部分と半導体素子搭載基板の電極パッドを接合しているものである。本発明の回路モジュールによれば、はんだの接合信頼性を向上させることができる。実施の形態1.図1は本発明に係る回路モジュールを説明する断面図である。電子部品実装基板200は主基板マザーボード20と回路モジュール100と回路モジュールはんだボール7から構成されている。主基板20には、回路モジュールはんだボール7が接合されるパッド電極9が形成されている。回路モジュール100は、CSP半導体パッケージ1と、回路基板2と、はんだボール3とで構成されている。CSP1には高周波用の半導体素子8が実装され、裏面にはたとえば再配線加工技術でCSPパッド電極5が形成されている。主基板20には、CPUCentralProcessingUnitやメモリモジュールなど信号処理を行なうための他の部品が装着される。CSP1は回路基板2の中央に実装されている。回路基板2は、例えば表面および内部に導体層を有する多層基板である。回路基板2の表面にはSMD構造またはNSMD構造で形成されたパッド電極層22、CSP1などの電子部品を搭載する微小はんだボール対応のパッド電極層4が設けてある。回路基板2の裏面には電磁シールドを確保するための平面ベタのGNDパターン6が巡らされている。GNDパターン6は裏面ソルダーレジスト11で被覆されている。回路基板2の表面にはソルダーレジスト層10が形成されている。CSP1の周囲には回路基板2の全体を支え、主基板20との接続に用いられる回路モジュールはんだボール7がめぐらされている。回路モジュールはんだボール7は電磁シールド特性を確保する目的もあり、はんだボール3よりもかなり大きい。パッド電極層4の構造を詳しく説明する。図2は回路基板2の要所の断面図模式図である。CSP1が回路基板2に仮搭載されている状態を示している。このあと、回路基板2はリフロー工程に入る。銅箔パッド電極層416は、回路基板2の配線部または一定面積を有する導体部に設けられた断面が突出した構造を有する電極パッド4aと、凸状の電極パッド4aを取り囲むソルダーレジスト層10によって被覆された平面部4bから構成される。ソルダーレジスト層10には開口部が設けられていて、この開口部から電極パッド4aが突出している。ソルダーレジスト層10はSMD型式で電極パッド4aを取り囲んでいる。はんだボール3には転写法で供給されたフラックス12が付着している。凸状に加工されたパッド電極4aとはんだボール3はフラックス12の粘着力で仮固定されている。実施の形態1では、凸状の電極パッド4aは銅箔16をハーフエッチング加工することで形成される。エッチングせずに残った凸形状部分をパッド電極4aとする。ソルダーレジスト層10は凸型電極周辺のエッチングで凹んだ部位に通常のプロセスで形成する。この組み合わせにより、通常プロセスで形成できるソルダーレジスト厚さであっても、小径はんだボールの実装が可能となる。はんだボール3はパッド電極4aの凸形状の上面に実装する。フラックス12の供給には印刷法よりも転写法を採用することが望ましい。転写法は、BGAやCSPのはんだボールを利用してフラックスを供給する方法である。具体的には、まずペースト転写ユニットを準備し、回転テーブル機構などを利用してユニットの平板上にフラックスを所定の厚みに成膜する。その後、成膜されたフラックスにBGAやCSPのはんだボール先端部を接触させ、ボールにフラックスを転写した後、回路基板上へ位置決め搭載し、仮固定が完了した状態でリフロー炉に投入し、はんだ接合を完了する。例えば、はんだボール3の直径は130μm、ソルダーレジスト層10の上面開口径は130μmである。回路基板2のハーフエッチングされた銅箔部16bの厚さは約25μm、ハーフエッチングされていない銅箔部16aの厚さは約50μmである。したがって段差Bは約25μmである。凸状に加工されたパッド電極4aが設けられた回路基板2は、通常の銅張積層基板で製作する。凸状のパッド電極4aとソルダーレジスト層10の関係は、ソルダーレジストの開口部端部と、パッド電極の中心とをつなぐ円弧と、パッド電極に実装される電子部品のはんだボールの最外周に相当する円弧が、同等か、ソルダーレジストの開口部端部と前記パッド電極の中心とをつなぐ円弧が、パッド電極に実装される電子部品のはんだボールの最外周に相当する円弧より径が大きい条件を満足することが好ましい図5~6参照。この条件を満足する構造を取れば、ソルダーレジストの形成精度に関わるパッド電極の課題を解決できる。パッド電極層4には信号ライン用のパッド電極層4sとGND用のパッド電極層接地層4gの区別が存在する。図3は回路基板のパッド電極の構造を示す平面図と断面図である。図にはGNDラインと信号ラインが表わされている。回路基板2は、基板本体2aと銅箔16とソルダーレジスト層10から構成されている。電磁シールド機能を満たすためにSMDタイプのパッド電極を採用している。銅箔16には信号ライン用の銅箔とGND用の銅箔の区別が存在し、両者は途中で分離されている。GND用のパッド電極層4gには、膜厚が薄い平面部第1の電極部分4bgと、平面部4bgよりも膜厚が厚い凸状のパッド電極第2の電極部分4agが存在する。パッド電極4agはソルダーレジスト層10の開口部から突出している。信号ライン用のパッド電極層4sにも、膜厚が薄い平面部4bsと、平面部4bsよりも膜厚が厚い凸状のパッド電極4asが存在する。パッド電極4asはソルダーレジスト層10の開口部から突出している。図4に示す平面図と断面図は、GND用ライン専用のパッド電極の構造を示している。回路基板2は基板本体2aとGND用のパッド電極層4gとソルダーレジスト層10から構成されている。GND用のパッド電極層4gには、膜厚が薄い平面部4bgと、平面部4bgよりも膜厚が厚い凸状のパッド電極4agが存在する。パッド電極4agはソルダーレジスト層10の開口部から突出している。はんだボールとソルダーレジストの開口部との関係を説明する。図5~図7ははんだボール径が一定である場合において、ソルダーレジストの開口径が小さいものから大きいものまでを3段階で比較した図である。点Aと点Cはパッド電極層4の中心を通る縦断面においてソルダーレジスト層10の上面開口部の2つの端部を示している。点Bはパッド電極4の中心を通る縦断面においてパッド電極の中心を示している。図5はソルダーレジストの開口径が小さい場合を示している。はんだボールの外周円の径は点A、B、Cをつなぐ円弧より大きい。はんだボールが点Bと接触しないため、はんだボールの接続不良が生じる可能性が高い。図6はソルダーレジストの開口径が大きい場合を示している。はんだボールの外周円の径は点A、B、Cをつなぐ円弧より小さい。はんだボールと点Bは確実に接触するため、はんだボールは正常に接続される。図7はソルダーレジストの開口径が図5と図6の中間にある場合である。はんだボールの外周円と点A、点B、点Cをつなぐ円弧とが同じ大きさであるため、はんだボールの先端と点Bとが接触している。この条件がはんだボールとパッド電極がはんだ接合可能なソルダーレジストの最小開口径である。すなわちはんだボールとパッド電極が正常に接続される限界である。以上をまとめていえば、点A、B、Cをつなぐ円弧と、はんだボールの外周円との関係は、両者の直径が同じ場合か、点A、B、Cをつなぐ円弧よりはんだボールの外周円が小さい場合において正常なはんだ接合が成立する。この場合注意すべきことは、開口部が広すぎるときに生じる課題が生じないようにすることである。実施の形態1では、パッド電極層4を凸状に加工する方法として回路基板2の最外層に対してハーフエッチング加工を行なう。以下図面を用いて凸状のパッド電極の製造方法を説明する。図8はハーフエッチングを行う前の銅張積層基板2bの要所を拡大した断面図模式図である。銅張積層基板2bは、例えば、縦が14mm、横が30mm、厚さが0.7mmである。銅張積層基板2bに対し、図9のように銅箔16の表面にスプレーコーティングなどの方法でエッチングレジスト17を塗布する。エッチングレジスト17には所定のパターンを露光現像し、開口部を設ける。次に図10に示すようにエッチングレジスト17をマスクにして、銅が露出している部分のみハーフエッチングを施し、当該部分を所要の深さまで除去して部分的に銅箔厚さを薄くする。例えば厚さ50μmの銅箔に対して1/2、すなわち25μmのハーフエッチングを施す。エッチングレジスト17を除去すると図11に示す凸状に加工された部位が設けられた回路基板を得ることができる。次いでソルダーレジストのコーティング工程を説明する。図12は、実施の形態1に係るソルダーレジストのコーティング工程を示す模式図断面図である。表面に銅箔16を設けた凸状の部位を有する回路基板2aに対し、ソルダーレジスト18をコーティングする。ソルダーレジスト18はスプレーコーティング法やカーテンコータによる塗布方法を用いて付与する。これらは段差のある基板表面に薄い樹脂膜を塗布する方法として特に有効である。ソルダーレジストの供給量は仕上がり厚さがおよそ30~40μmになるよう調整する。次に、図13に示すように、凸状に加工された銅箔上に塗布されたソルダーレジストを露光、現像して、不要なソルダーレジストを溶解させる。銅箔をハーフエッチング加工して得られた凸状部位の表面には、酸化することが無くかつはんだに濡れやすい材料をめっきする。通常は、ニッケルNi/金Auめっき処理が施される。これは金が銅中に拡散しやすい性質があるためニッケルなどのバリヤメタルを介して金層を形成する必要があるなどの理由による。ニッケルめっき21の厚さは通常3~5μmの値が選ばれる。金めっき極めて薄い層のため図示しないの厚さは、フラッシュ金めっきと呼ばれる0.1μm以下にすることがコスト面から有利である。金めっきを薄く形成することは、はんだボールの主構成材料であるすずSnとの金属間化合物の生成を抑制し、はんだボールとの接合の信頼性を向上させる。以上で、表面にめっき層を設けた、以上で、凸状に加工されたSMD構造のパッド電極が設けられた回路基板が完成する。次に、回路基板の所定の位置にCSPを実装する方法を説明する。CSPパッド電極5には既に、はんだボールが接合され、このはんだボールにはマウンターなどでフラックスが転写付与されているものとする。回路基板2にCSP1を実装する場合は、回路基板2に設けた凸状のパッド電極4aに、フラックスを転写付与したCSP1を搭載仮固定する。ここで、はんだボール3とパッド電極4aの凸部は必ず接触していなければならない。図6に図示したように、はんだボール3の先端部がパッド電極4aに接触している形である。回路基板2には同時に他の電子部品やはんだボールなども搭載される。他の電子部品の搭載に必要なはんだペーストの印刷等は、CSP1の搭載に先んじて実施する。すべての部品が搭載終了した後、回路基板2をリフロー炉に投入し、CSP1のはんだボール3と回路基板2のパッド電極層4を接続することにより実装が行われる。リフロー炉ではんだを過熱溶融させて回路基板上に実装する工程は一般的な表面実装部品の実装工程と変わらない。リフロー炉を通過する加熱工程の終了後、はんだボールを冷却固化させる。入熱により溶融したはんだボール3は、パッド電極4aで確実に接するため、パッド電極層4を容易に濡れ広がり外周部に向かって流動する。この工程でパッド電極と前記ソルダーレジストとで構成される空間パッド開口部はすべてはんだで満たされる。接合時にはんだ未接合が生じないため優れたはんだ接合を得ることができる。形成されたはんだボールの形状を図14に示す。ソルダーレジストで定義されたパッド電極がすべてはんだで満たされている。リフロー工程が完了した時点で、不要になったフラックスがはんだボールなどを覆う形で存在する。これは不要成分である。使用したフラックスが洗浄対応であれば有機溶剤等で洗浄することで溶解除去し、その後乾燥処理することによって回路モジュールが完成する。使用したフラックスが無洗浄対応であれば洗浄することなく回路モジュールが完成する。以上で、回路基板へのCSPの実装が完了し、回路モジュールが完成する。本発明のパッド電極は、NSMD構造の利点とされている構造も合わせ持っている。すなわち、図14の断面図に示すように、はんだボールがパッド電極の上面だけでなく側面部にも回り込む構造のため、回路基板とはんだボールとの界面に加わる熱応力や振動衝撃力などの機械力に対しても有効な接合形態とすることが出来る。以上ハーフエッチング法による説明をしたが、さらに他の加工方法として、サンドブラストやウェットブラスト等の方法を用いて銅箔を薄く加工してもよい。また、ソルダーレジストの高さ関係について言及すれば、通常は図4に示すようにパッド電極層4の凸部の高さよりもソルダーレジスト層10の方が高いが、今後ソルダーレジストが薄く形成できる技術が開発され、凸部がソルダーレジストの高さを超えるようなことがあっても良い。この場合は回路基板をハンドリング中に、傾いたりしてもCSPが落下したりしないよう、フラックスの仮固定を強固にすることが必要である。実施の形態2.実施の形態1に係る回路基板の製造方法では、本発明を特徴付けるパッド電極の凸部を、ハーフエッチング加工により形成する場合を例として説明したが、凸部を形成する方法はこれに限定されるものではなく、例えば、めっきの積み上げにより形成することも可能である。実施の形態2においては、めっきによる凸型のパッド電極が必要な場合について説明する。この場合のプロセスは、ハーフエッチングに関連する処理に代わってめっきを積み上げて凸部を形成する。それ以外は基本的に実施の形態1に係るプロセスで行った工程と同じである。めっきにより凸部を形成する処理について説明すると以下の通りである。めっきは無電解または電解めっきを利用する。実施の形態2に対応する回路基板の製造方法を図15~図16に基づいて説明する。まず通常の銅張積層基板を製作する図8参照。対象となる回路基板2は、例えば表面および内部に導体層を有する多層基板である。次いで通常の方法で、回路基板に必要な配線回路を形成する。次いで基板をエッチングレジスト17で覆い、露光現像を施したうえで、めっきの積み上げが必要な部分のみ開口する図9参照。その後、開口したエッチングレジスト17付の基板をめっきプロセスに投入し、図15に示すように無電解または電解銅めっきを行う。めっきレジストを除去すれば、図16に示す凸状の構造をした突起付の回路基板が完成する。前記以外の構成については、実施の形態1の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。以上、本発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。