"複数の単位ステージが配置され、入力されるパルス信号を前記単位ステージ各々がクロック信号に基づいて第1の出力信号として順次に出力するシフトレジスタであって、前記単位ステージ各々は、前記第1の出力信号を出力する第1の駆動部とは異なる第2の駆動部から、前記パルス信号を第2の出力信号として次段のステージへ転送することを特徴とするシフトレジスタ。前記第2の出力信号の波高値は前記第1の出力信号の波高値より低いことを特徴とする請求項1に記載のシフトレジスタ。複数の単位ステージが縦続接続され、各単位ステージに対応する第1の出力信号を順次に出力するシフトレジスタにおいて、前記各単位ステージはそれぞれ、前記第1の出力信号を出力する第1の出力端子に第1の電源電圧または第2の電源電圧を供給する駆動部と、一端が前記駆動部に接続され、他端が第2の出力端子に接続された充電部と、前段ステージの前記第2の出力端子からの第2の出力信号と、第1のクロック信号または前記第1のクロック信号の論理反転信号である第2のクロック信号のうち一方のクロック信号に応じて前記充電部の前記一端を充電する第1充電制御部と、前記第1のクロック信号または前記第2のクロック信号のうち他方のクロック信号に応じて前記充電部の前記他端を駆動して前記充電部の前記一端を昇圧し、前記駆動部による前記第1の電源電圧の供給を制御する第2充電制御部と、次段ステージの前記第2の出力端子からの前記第2の出力信号に応じて、前記駆動部による前記第2の電源電圧の供給を制御する第1放電制御部と、次段ステージの前記第2の出力端子からの前記第2の出力信号に応じて、前記充電部の他端を放電する第2放電制御部と、を備えることを特徴とするシフトレジスタ。前記第1のクロック信号、及び前記第2のクロック信号は、それぞれデューティー50の信号であることを特徴とする請求項3に記載のシフトレジスタ。複数の単位ステージが縦続接続され、各単位ステージに対応する第1の出力信号を順次に出力するシフトレジスタにおいて、前記各単位ステージはそれぞれ、前記第1の出力信号を出力する第1の出力端子に第1の電源電圧または第2の電源電圧を供給する駆動部と、一端が前記駆動部に接続され、他端が第2の出力端子に接続された充電部と、前段ステージの前記第2の出力端子からの第2の出力信号と、第1のクロック信号または前記第1のクロック信号の論理反転信号である第2のクロック信号の一方のクロック信号とに応じて前記充電部の前記一端を充電する第1充電制御部と、前記第1のクロック信号または前記第2のクロック信号の他方のクロック信号に応じて前記充電部の前記他端を駆動して前記充電部の前記一端を昇圧し、前記駆動部による前記第1の電源電圧の供給を制御する第2充電制御部と、次段ステージの前記第2の出力端子からの前記第2の出力信号に応じて、前記駆動部による前記第2の電源電圧の供給を制御する第1放電制御部と、次段ステージの前記第2の出力端子からの前記第2の出力信号に応じて、前記充電部の他端を放電する第2放電制御部と、を備え、前記シフトレジスタは、奇数番目の単位ステージから構成される第1シフトレジスタ部と、偶数番目の単位ステージから構成される第2シフトレジスタ部とにグループ分けされることを特徴とするシフトレジスタ。前記第1シフトレジスタ部に入力される前記第1のクロック信号、及び前記第2のクロック信号、前記第2シフトレジスタ部に入力される前記第1のクロック信号、及び前記第2のクロック信号は、それぞれデューティー50の信号であって、第1シフトレジスタ部に入力される各信号と第2シフトレジスタ部に入力される対応する信号とはそれぞれ互いに位相が90度異なる信号であることを特徴とする請求項5に記載のシフトレジスタ。さらに、前記充電部の他端を、前記第1のクロック信号及び前記第2のクロック信号とは位相の異なる第3のクロック信号に応じて放電する第3放電制御部と、前記第3のクロック信号に応じて、前記第1の出力端子に前記第2の電源電圧を供給する第4放電制御部と、前記第1のクロック信号に応じて、前記第1の出力端子に前記第2の電源電圧を供給する第5放電制御部と、を備えることを特徴とする請求項3に記載のシフトレジスタ。前記第1のクロック信号、前記第2のクロック信号、及び第3のクロック信号は、互いにデューティーが等しく、互いの位相が120度異なる信号であることを特徴とする請求項7に記載のシフトレジスタ。表示すべき画像を表す複数の映像信号をそれぞれ伝達するための複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線と、前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置された複数の画素形成部とを備える表示装置であって、各走査信号線につき予め設定された本充電期間中及び当該本充電期間中に先行する予備充電期間中は当該走査信号線を駆動するように、前記複数の走査信号線を選択する走査信号線駆動回路と、前記予備充電期間と前記本充電期間とに各映像信号線に印加される電圧の極性が同一となるように、前記複数の映像信号としての電圧を所定期間毎に極性を反転させつつ前記複数の映像信号線にそれぞれ印加する映像信号線駆動回路とを備え、前記走査信号線駆動回路は、複数の単位ステージが配置され、入力される前記本充電期間の長さに等しい幅のパルス信号を前記単位ステージ各々がクロック信号に基づいて、前記走査信号線を駆動する第1の出力信号として順次に出力するシフトレジスタであって、前記単位ステージ各々が、前記第1の出力信号を出力する第1の駆動部とは異なる第2の駆動部から、前記パルス信号を第2の出力信号として次段のステージへ転送するシフトレジスタを含んで構成されることを特徴とする表示装置。前記第2の出力信号の波高値は前記第1の出力信号の波高値より低いことを特徴とする請求項9に記載の表示装置。前記シフトレジスタは、複数の単位ステージが縦続接続され、各単位ステージに対応する前記第1の出力信号を前記複数の走査信号線のひとつに順次に出力するシフトレジスタであって、前記各単位ステージはそれぞれ、前記第1の出力信号を出力する第1の出力端子に第1の電源電圧または第2の電源電圧を供給する駆動部と、一端が前記駆動部に接続され、他端が第2の出力端子に接続された充電部と、前記本充電期間の長さに等しい幅のシフト動作開始を示す開始信号または前段ステージの前記第2の出力端子からの第2の出力信号と、第1のクロック信号または前記第1のクロック信号の論理反転信号である第2のクロック信号のうち一方のクロック信号に応じて前記充電部の前記一端を充電する第1充電制御部と、前記第1のクロック信号または前記第2のクロック信号のうち他方のクロック信号に応じて前記充電部の前記他端を駆動して前記充電部の前記一端を昇圧し、前記駆動部による前記第1の電源電圧の供給を制御する第2充電制御部と、次段ステージの前記第2の出力端子からの前記第2の出力信号に応じて、前記駆動部による前記第2の電源電圧の供給を制御する第1放電制御部と、次段ステージの前記第2の出力端子からの前記第2の出力信号に応じて、前記充電部の他端を放電する第2放電制御部と、を有することを特徴とする請求項9または請求項10に記載の表示装置。前記第1のクロック信号、及び前記第2のクロック信号は、それぞれデューティー50の信号であることを特徴とする請求項11に記載の表示装置。前記シフトレジスタは、複数の単位ステージが縦続接続され、各単位ステージに対応する第1の出力信号を前記複数の走査信号線のひとつに順次に出力するシフトレジスタであって、前記各単位ステージはそれぞれ、前記第1の出力信号を出力する第1の出力端子に第1の電源電圧または第2の電源電圧を供給する駆動部と、一端が前記駆動部に接続され、他端が第2の出力端子に接続された充電部と、前記本充電期間の2倍の長さに等しい幅のシフト動作開始を示す開始信号または前段ステージの前記第2の出力端子からの第2の出力信号と、第1のクロック信号または前記第1のクロック信号の論理反転信号である第2のクロック信号の一方のクロック信号とに応じて前記充電部の前記一端を充電する第1充電制御部と、前記第1のクロック信号または前記第2のクロック信号の他方のクロック信号に応じて前記充電部の前記他端を駆動して前記充電部の前記一端を昇圧し、前記駆動部による前記第1の電源電圧の供給を制御する第2充電制御部と、次段ステージの前記第2の出力端子からの前記第2の出力信号に応じて、前記駆動部による前記第2の電源電圧の供給を制御する第1放電制御部と、次段ステージの前記第2の出力端子からの前記第2の出力信号に応じて、前記充電部の他端を放電する第2放電制御部と、を備え、前記シフトレジスタは、初段の単位ステージから数えて奇数番目の単位ステージから構成される第1シフトレジスタ部と、初段の単位ステージから数えて偶数番目の単位ステージから構成される第2シフトレジスタ部とにグループ分けされることを特徴とする請求項9または請求項10に記載の表示装置。前記第1シフトレジスタ部に入力される前記第1のクロック信号、及び前記第2のクロック信号、前記第2シフトレジスタ部に入力される前記第1のクロック信号、及び前記第2のクロック信号は、それぞれデューティー50の信号であって、第1シフトレジスタ部に入力される各信号と第2シフトレジスタ部に入力される対応する信号とはそれぞれ互いに位相が90度異なる信号であることを特徴とする請求項13に記載の表示装置。前記シフトレジスタは、さらに、前記充電部の他端を、前記第1のクロック信号及び前記第2のクロック信号とは位相の異なる第3のクロック信号に応じて放電する第3放電制御部と、前記第3のクロック信号に応じて、前記第1の出力端子に前記第2の電源電圧を供給する第4放電制御部と、前記第1のクロック信号に応じて、前記第1の出力端子に前記第2の電源電圧を供給する第5放電制御部と、を備えることを特徴とする請求項9または請求項10に記載の表示装置。前記第1のクロック信号、前記第2のクロック信号、及び第3のクロック信号は、互いにデューティーが等しく、互いの位相が120度異なる信号であることを特徴とする請求項15に記載の表示装置。図13は、特許文献1記載におけるシフトレジスタの単位段単位ステージの回路構成を示す図である。特許文献1記載におけるシフトレジスタは、図13に示す単位ステージを複数含んで構成され、複数の出力信号を出力端子TOUTから順次出力する。図13に示す単位ステージは、クロック端子TCKに供給されるクロック信号CKに応答して、出力信号を出力端子TOUTへ出力する駆動部130と、バッファー部110により電荷が充電される充電部120を含んで構成される。バッファー部110は、入力端子TIN1に接続されるが、この入力端子TIN1には、スキャン開始信号シフト動作開始を示す開始信号であるゲートスタートパルス信号又は前段ステージからの出力信号が入力される。また、単位ステージは、充電部120に充電された電荷を放電する放電部140と、第1出力信号が非アクティブ状態である場合、第1出力信号を第1電圧VOFF以内に維持するホールディング部150と、を含んで構成される。放電部140は、入力端子TIN2に接続されるが、この入力端子TIN2には、次段ステージからの出力信号が入力される。駆動部130におけるプルアップトランジスタQ2において、ハイレベルHレベルとロウレベルLレベルの間で電圧変化するクロック信号CKが、予め設定されたクロック周期によりドレインに入力される。そのため、トランジスタQ2のゲート電位は、トランジスタQ2のゲートとドレインとの間のゲートオーバーラップ容量寄生容量により繰り返し昇圧される。これにより、プルアップトランジスタQ2において、ゲートとドレイン或いは基板との間にストレス電圧が印加され、トランジスタのしきい値電圧変動などのトランジスタ特性の劣化が生じ、シフトレジスタの性能変動を生じさせてしまう。そのため、特許文献1におけるシフトレジスタは、シフトレジスタの各ステージにおいて、ホールディング部150トランジスタQ5を、ドレインをトランジスタQ2のゲートと、ソースを出力端子TOUTと、ゲートをクロック端子TCKに接続するように設けている。このトランジスタQ5は、トランジスタQ2のゲート電位がフローティング電位になることを防止して、トランジスタQ2が特性劣化を生じさせないようにするためのトランジスタである。しかしながら、特許文献1のシフトレジスタにおいては、トランジスタQ5のゲートには、常時トランジスタQ2と同様に、HレベルとLレベルの間で電圧変化するクロック信号CKが繰り返し入力され、トランジスタQ5のゲートとドレイン或いは基板との間にストレス電圧が印加される。つまり、トランジスタQ5において、上記トランジスタQ2と同様に、トランジスタのしきい値電圧変動などのトランジスタ特性の劣化が生じ、シフトレジスタの性能変動を生じさせてしまう。特に、クロック端子TCKに供給されるクロック信号CKがトランジスタQ2を介してゲート線に印加される構成であり、シフトレジスタに供給するクロック信号CKの振幅は、ゲート線の振幅と同じ振幅となる。ここで、ゲート線の振幅は、画素形成部におけるスイッチング素子をターンオンすることができる十分高い振幅値例えば15V以上である。そのため、上記トランジスタQ5には、シフトレジスタの動作中、ゲート線に印加する電圧と同じ高い電圧がクロック信号CKとして繰り返し印加される。そのため、トランジスタQ5は、トランジスタQ5を付加する前のトランジスタQ2と同様に、入力されるクロック信号の波高値が高く、トランジスタ特性が劣化しやすく、シフトレジスタの性能変動を生じさせてしまうという信頼性劣化の問題があった。このように、従来のシフトレジスタでは、未だ信頼性劣化を改善すべき問題が残されている。また、クロック端子TCKに供給されるクロック信号CKがトランジスタQ2を介してゲート線に印加される構成であるため、クロック信号CKにより、スイッチング素子が多数接続されるゲート線を駆動することとなる。そのため、クロック信号CKを出力する制御回路の負荷が大きくなり、シフトレジスタにおいて、例えば初段ファーストステージに比べて最終段ではクロック信号CKの波形に鈍り、或いは遅延クロック信号CKの波形劣化が生じる。つまり、シフトレジスタの各段からの出力信号に時間差、振幅差が生じ、シフトレジスタの動作が不安定になるという問題があった。本発明は、内部回路においてトランジスタの信頼性劣化が生じにくいシフトレジスタを提供すること、また、クロック信号CKの波形劣化を抑制して安定動作を行うシフトレジスタを提供することを主要な課題とする。本発明のシフトレジスタは、上記課題を解決する第1の解決手段として、複数の単位ステージが配置され、入力されるパルス信号を前記単位ステージ各々がクロック信号に基づいて第1の出力信号として順次に出力するシフトレジスタであって、前記単位ステージ各々は、前記第1の出力信号を出力する第1の駆動部とは異なる第2の駆動部から、前記パルス信号を第2の出力信号として次段のステージへ転送することを特徴とする。本発明のシフトレジスタは、上記課題を解決する第2の解決手段として、上記第1の解決手段において、前記第2の出力信号の波高値は前記第1の出力信号の波高値より低いことを特徴とする。本発明のシフトレジスタは、上記課題を解決する第3の解決手段として、複数の単位ステージが縦続接続され、各単位ステージに対応する第1の出力信号を順次に出力するシフトレジスタにおいて、前記各単位ステージはそれぞれ、前記第1の出力信号を出力する第1の出力端子に第1の電源電圧または第2の電源電圧を供給する駆動部と、一端が前記駆動部に接続され、他端が第2の出力端子に接続された充電部と、前段ステージの前記第2の出力端子からの第2の出力信号と、第1のクロック信号または前記第1のクロック信号の論理反転信号である第2のクロック信号のうち一方のクロック信号に応じて前記充電部の前記一端を充電する第1充電制御部と、前記第1のクロック信号または前記第2のクロック信号のうち他方のクロック信号に応じて前記充電部の前記他端を駆動して前記充電部の前記一端を昇圧し、前記駆動部による前記第1の電源電圧の供給を制御する第2充電制御部と、次段ステージの前記第2の出力端子からの前記第2の出力信号に応じて、前記駆動部による前記第2の電源電圧の供給を制御する第1放電制御部と、次段ステージの前記第2の出力端子からの前記第2の出力信号に応じて、前記充電部の他端を放電する第2放電制御部と、を備えることを特徴とする。本発明のシフトレジスタは、上記課題を解決する第4の解決手段として、上記第3の解決手段において、前記第1のクロック信号、及び前記第2のクロック信号は、それぞれデューティー50の信号であることを特徴とする。本発明のシフトレジスタは、上記課題を解決する第5の解決手段として、複数の単位ステージが縦続接続され、各単位ステージに対応する第1の出力信号を順次に出力するシフトレジスタにおいて、前記各単位ステージはそれぞれ、前記第1の出力信号を出力する第1の出力端子に第1の電源電圧または第2の電源電圧を供給する駆動部と、一端が前記駆動部に接続され、他端が第2の出力端子に接続された充電部と、前段ステージの前記第2の出力端子からの第2の出力信号と、第1のクロック信号または前記第1のクロック信号の論理反転信号である第2のクロック信号の一方のクロック信号とに応じて前記充電部の前記一端を充電する第1充電制御部と、前記第1のクロック信号または前記第2のクロック信号の他方のクロック信号に応じて前記充電部の前記他端を駆動して前記充電部の前記一端を昇圧し、前記駆動部による前記第1の電源電圧の供給を制御する第2充電制御部と、次段ステージの前記第2の出力端子からの前記第2の出力信号に応じて、前記駆動部による前記第2の電源電圧の供給を制御する第1放電制御部と、次段ステージの前記第2の出力端子からの前記第2の出力信号に応じて、前記充電部の他端を放電する第2放電制御部と、を備え、前記シフトレジスタは、奇数番目の単位ステージから構成される第1シフトレジスタ部と、偶数番目の単位ステージから構成される第2シフトレジスタ部とにグループ分けされることを特徴とする。本発明のシフトレジスタは、上記課題を解決する第6の解決手段として、上記第5の解決手段において、前記第1シフトレジスタ部に入力される前記第1のクロック信号、及び前記第2のクロック信号、前記第2シフトレジスタ部に入力される前記第1のクロック信号、及び前記第2のクロック信号は、それぞれデューティー50の信号であって、第1シフトレジスタ部に入力される各信号と第2シフトレジスタ部に入力される対応する信号とはそれぞれ互いに位相が90度異なる信号であることを特徴とする。本発明のシフトレジスタは、上記課題を解決する第7の解決手段として、上記第3の解決手段において、さらに、前記充電部の他端を、前記第1のクロック信号及び前記第2のクロック信号とは位相の異なる第3のクロック信号に応じて放電する第3放電制御部と、前記第3のクロック信号に応じて、前記第1の出力端子に前記第2の電源電圧を供給する第4放電制御部と、前記第1のクロック信号に応じて、前記第1の出力端子に前記第2の電源電圧を供給する第5放電制御部と、を備えることを特徴とする。本発明のシフトレジスタは、上記課題を解決する第8の解決手段として、上記第7の解決手段において、前記第1のクロック信号、前記第2のクロック信号、及び第3のクロック信号は、互いにデューティーが等しく、互いの位相が120度異なる信号であることを特徴とする。また、本発明の表示装置は、上記課題を解決する第1の解決手段として、表示すべき画像を表す複数の映像信号をそれぞれ伝達するための複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線と、前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置された複数の画素形成部とを備える表示装置であって、各走査信号線につき予め設定された本充電期間中及び当該本充電期間中に先行する予備充電期間中は当該走査信号線を駆動するように、前記複数の走査信号線を選択する走査信号線駆動回路と、前記予備充電期間と前記本充電期間とに各映像信号線に印加される電圧の極性が同一となるように、前記複数の映像信号としての電圧を所定期間毎に極性を反転させつつ前記複数の映像信号線にそれぞれ印加する映像信号線駆動回路とを備え、前記走査信号線駆動回路は、複数の単位ステージが配置され、入力される前記本充電期間の長さに等しい幅のパルス信号を前記単位ステージ各々がクロック信号に基づいて、前記走査信号線を駆動する第1の出力信号として順次に出力するシフトレジスタであって、前記単位ステージ各々が、前記第1の出力信号を出力する第1の駆動部とは異なる第2の駆動部から、前記パルス信号を第2の出力信号として次段のステージへ転送するシフトレジスタを含んで構成されることを特徴とする。また、本発明の表示装置は、上記課題を解決する第2の解決手段として、上記第1の解決手段において、前記第2の出力信号の波高値は前記第1の出力信号の波高値より低いことを特徴とする。また、本発明の表示装置は、上記課題を解決する第3の解決手段として、上記第1の解決手段または第2の解決手段において、前記シフトレジスタは、複数の単位ステージが縦続接続され、各単位ステージに対応する前記第1の出力信号を前記複数の走査信号線のひとつに順次に出力するシフトレジスタであって、前記各単位ステージはそれぞれ、前記第1の出力信号を出力する第1の出力端子に第1の電源電圧または第2の電源電圧を供給する駆動部と、一端が前記駆動部に接続され、他端が第2の出力端子に接続された充電部と、前記本充電期間の長さに等しい幅のシフト動作開始を示す開始信号または前段ステージの前記第2の出力端子からの第2の出力信号と、第1のクロック信号または前記第1のクロック信号の論理反転信号である第2のクロック信号のうち一方のクロック信号に応じて前記充電部の前記一端を充電する第1充電制御部と、前記第1のクロック信号または前記第2のクロック信号のうち他方のクロック信号に応じて前記充電部の前記他端を駆動して前記充電部の前記一端を昇圧し、前記駆動部による前記第1の電源電圧の供給を制御する第2充電制御部と、次段ステージの前記第2の出力端子からの前記第2の出力信号に応じて、前記駆動部による前記第2の電源電圧の供給を制御する第1放電制御部と、次段ステージの前記第2の出力端子からの前記第2の出力信号に応じて、前記充電部の他端を放電する第2放電制御部と、を有することを特徴とする。また、本発明の表示装置は、上記課題を解決する第4の解決手段として、上記第3の解決手段において、前記第1のクロック信号、及び前記第2のクロック信号は、それぞれデューティー50の信号であることを特徴とする。また、本発明の表示装置は、上記課題を解決する第5の解決手段として、上記第1の解決手段または第2の解決手段において、前記シフトレジスタは、複数の単位ステージが縦続接続され、各単位ステージに対応する第1の出力信号を前記複数の走査信号線のひとつに順次に出力するシフトレジスタであって、前記各単位ステージはそれぞれ、前記第1の出力信号を出力する第1の出力端子に第1の電源電圧または第2の電源電圧を供給する駆動部と、一端が前記駆動部に接続され、他端が第2の出力端子に接続された充電部と、前記本充電期間の2倍の長さに等しい幅のシフト動作開始を示す開始信号または前段ステージの前記第2の出力端子からの第2の出力信号と、第1のクロック信号または前記第1のクロック信号の論理反転信号である第2のクロック信号の一方のクロック信号とに応じて前記充電部の前記一端を充電する第1充電制御部と、前記第1のクロック信号または前記第2のクロック信号の他方のクロック信号に応じて前記充電部の前記他端を駆動して前記充電部の前記一端を昇圧し、前記駆動部による前記第1の電源電圧の供給を制御する第2充電制御部と、次段ステージの前記第2の出力端子からの前記第2の出力信号に応じて、前記駆動部による前記第2の電源電圧の供給を制御する第1放電制御部と、次段ステージの前記第2の出力端子からの前記第2の出力信号に応じて、前記充電部の他端を放電する第2放電制御部と、を備え、前記シフトレジスタは、初段の単位ステージから数えて奇数番目の単位ステージから構成される第1シフトレジスタ部と、初段の単位ステージから数えて偶数番目の単位ステージから構成される第2シフトレジスタ部とにグループ分けされることを特徴とする。また、本発明の表示装置は、上記課題を解決する第6の解決手段として、上記第5の解決手段において、前記第1シフトレジスタ部に入力される前記第1のクロック信号、及び前記第2のクロック信号、前記第2シフトレジスタ部に入力される前記第1のクロック信号、及び前記第2のクロック信号は、それぞれデューティー50の信号であって、第1シフトレジスタ部に入力される各信号と第2シフトレジスタ部に入力される対応する信号とはそれぞれ互いに位相が90度異なる信号であることを特徴とする。また、本発明の表示装置は、上記課題を解決する第7の解決手段として、上記第1の解決手段または第2の解決手段において、前記シフトレジスタは、さらに、前記充電部の他端を、前記第1のクロック信号及び前記第2のクロック信号とは位相の異なる第3のクロック信号に応じて放電する第3放電制御部と、前記第3のクロック信号に応じて、前記第1の出力端子に前記第2の電源電圧を供給する第4放電制御部と、前記第1のクロック信号に応じて、前記第1の出力端子に前記第2の電源電圧を供給する第5放電制御部と、を備えることを特徴とする。また、本発明の表示装置は、上記課題を解決する第8の解決手段として、上記第7の解決手段において、前記第1のクロック信号、前記第2のクロック信号、及び第3のクロック信号は、互いにデューティーが等しく、互いの位相が120度異なる信号であることを特徴とする本発明によれば、シフトレジスタにおいて、クロック信号CKが繰り返し入力されてもシフトレジスタの動作中にオン期間が長くなるトランジスタがなくなる。そのため、シフトレジスタの信頼性劣化を生じにくくすることができる。また、クロック信号CKは、シフトレジスタを介して第1の出力端子へ出力されることがなくなる。そのため、クロック信号CKの負荷を小さくでき、シフトレジスタの各ステージからの出力信号に時間差、振幅差が生じることはなく、シフトレジスタの動作を安定にすることができる。以下、図面を参照しながら本発明の実施形態を詳細に説明する。[第1の実施形態]図1は、本発明のシフトレジスタにおける単位ステージの主要部の構成を示す回路図である。図2は、図1に示す回路の動作タイミングチャートである。また、図14は、特許文献1記載のシフトレジスタ以下、従来のシフトレジスタにおける単位ステージの主要部の構成を示す回路図である。図15は、図14に示す回路の動作タイミングチャートである。ここでは、本発明のシフトレジスタの従来のシフトレジスタに対する優位性を説明するため、単位ステージの動作を従来のシフトレジスタと比較しつつ説明する。その後、本発明のシフトレジスタを備えた表示装置第2の実施形態について説明する。本発明のシフトレジスタにおける単位ステージは、図1に示すトランジスタM3、M5、M6、M7、M8、及び容量C1を含んで構成される。これらの単位ステージを構成する各トランジスタは、シフトレジスタの集積化を実現するため、アモルファスシリコン薄膜トランジスタa-SiTFTから構成される。a-SiTFTは、長期間高レベルの正極性電圧であるゲート-ソース間電圧Vgsを印加すると、a-SiTFTのしきい電圧Vthが、例えば1~15Vまで変化してシフトレジスタの誤動作の原因となるという信頼性上の問題点がある。トランジスタM3第1充電制御部は、ドレインがクロック端子TCKに、ゲートがセット端子TSETに接続され、ソースは接続点netAに接続される。また、トランジスタM5第2充電制御部は、ドレインがクロック端子TCKBに、ゲートが接続点netAに、ソースが出力端子TQ第2の出力端子にそれぞれ接続される。また、容量C1充電部は、一端が接続点netAに、他端が出力端子TQに接続される。なお、セット端子TSETに入力されるセット信号SETは、ステージが初段であれば、シフトレジスタの初段に入力される信号後述するゲートスタートパルス信号GSPであり、初段以外のステージであれば、前段ステージの出力端子TQからの出力信号が入力される。シフトレジスタは、このセット信号SETを第2の出力信号としてシフトレジスタの各ステージを初段から最終段へと、各ステージにおける出力端子TQ及びセット端子TSETを介して転送する。また、クロック端子TCKに入力されるクロック信号CKと、クロック端子TCKBに入力されるクロック信号CKBは、互いに位相が180度ずれた信号である。シフトレジスタは、これらのクロック信号に基づき、各クロック信号と同一パルス幅を有するゲートスタートパルス信号GSPを、シフトレジスタの初段ステージから最終ステージへと、各ステージにおける出力端子TQ及びセット端子TSETを介して順次転送する。トランジスタM6は、ドレインが出力端子TQに、ゲートがリセット端子TRに、ソースが第2の電源電圧VSSと同電位の電源電圧VSS2が供給される、トランジスタM8とは異なる他の電源端子に接続される。ここで、リセット端子TRに入力されるリセット信号Rは、次ステージの出力端子TQから入力される信号である。また、トランジスタM7は、ドレインが第1の電源電圧VDDが供給される電源端子に、ゲートが接続点netAに、ソースが出力端子TGout第1の出力端子にそれぞれ接続される。また、トランジスタM8は、ドレインが出力端子TGoutに、ゲートがリセット端子TRに、ソースが第2の電源VSSが供給される電源端子にそれぞれ接続される。トランジスタM7及びM8駆動部は、接続点netAの電位及びリセット信号Rの電位に基づき、出力端子TGoutにゲート線を駆動する信号第1の出力信号を出力する。すなわち、各ステージは、ゲート線を駆動する信号を出力する出力端子TGoutと、ゲートスタートパルス信号GSPを第2の出力信号として転送するための出力端子TQとを別々に有している。一方、従来のシフトレジスタにおける単位ステージは、図14に示すトランジスタN1、N2、N3、N4、及び容量C2を含んで構成される。なお、図14においては、上述した本発明の単位ステージとの比較を行うため、対応する接続点及び端子には同一の符号を付している。トランジスタN1は、ドレインとゲートとがセット端子TSETに接続され、ソースは接続点netAに接続される。また、トランジスタN2は、ドレインが接続点netAに、ゲートがクロック端子TCK端子に、ソースが出力端子TGoutにそれぞれ接続される。また、容量C2は、一端が接続点netAに、他端が出力端子TGoutに接続される。また、トランジスタN3は、ドレインがクロック端子TCKに、ゲートが接続点netAに、ソースが出力端子TGoutにそれぞれ接続される。また、トランジスタN4は、ドレインが出力端子TGoutに、ゲートがリセット端子TRにそれぞれ接続され、ソースが接地される。このような構成により、従来のシフトレジスタにおける単位ステージは、シフトレジスタのシフト動作において、図15に示す動作を行う。図15に示すように、トランジスタN1は、セット端子TSETに入力されるセット信号SETがクロック信号CKの立下りに応じてHレベルになると時刻t1、接続点netAを、セット信号のHレベルから閾地電圧Vt分下がった電位以下、MHレベルとするに充電する。次に、時刻t2においてクロック信号CKが、LレベルからHレベルへ遷移すると、トランジスタN2は、オンし、容量C2の他端出力端子TGoutを充電する。容量C2は、その他端が充電されることにより、接続点netAの電位を、クロック信号CKのHレベルより更にトランジスタN3の閾値電圧分高い電位以上に昇圧する。トランジスタN3は、出力端子TGoutからクロック信号CK及びセット信号SETと同じ波高値であるHレベルのゲート信号Gout第1の出力信号を出力する。時刻t2以降において、次段ステージにおいても、上述の動作が行われ、次段ステージは、クロック信号CKの次のLレベルへの立下りに応じて時刻t3、出力端子TGoutから図15で示すリセット信号Rを出力する。トランジスタN4は、このリセット信号RのHレベルへの変化に応じてオンし、出力端子TGoutから出力するゲート信号GoutをLレベル接地レベルへリセットする。ここで、従来のシフトレジスタにおける単位ステージの特徴的な作用として、次の3つの作用が挙げられる。第1に、クロック信号CKにより、トランジスタN3を介して、ゲート信号GoutをHレベルにする構成であるので、ゲート信号Goutにより駆動される負荷ゲート線の容量が大きい場合、クロック信号CKの負荷が大きくなり、その波形に鈍り等が発生してしまうことである。第2に、クロック信号の振幅とゲート信号Goutが同じとなるため、ステージに入力されるクロック信号の振幅を大きくする必要があり、各ステージがシフト動作においてHレベルのゲート信号Goutを出力する際、トランジスタN2、N3のゲートに大きな印加電圧昇圧電圧が印加された状態でオンするため、a-SiTFTの閾値電圧が劣化しやすい点である。第3に、シフトレジスタの転送動作期間の大部分、つまり、Hレベルのゲート信号Goutを出力する以外の期間において、トランジスタN2のゲートにはクロック信号CKが繰り返し入力されることである。つまり、トランジスタN2は、長期間高レベルの正極性電圧であるゲート‐ソース間電圧Vgsが印加され、a-SiTFTのしきい電圧Vthが変化してしまうことである。一方、本発明のシフトレジスタにおける単位ステージは、シフトレジスタのシフト動作において、図2に示す動作を行う。図2に示すように、トランジスタM3は、セット端子TSETに入力されるセット信号SETがクロック信号CKの立上りに応じてHレベルになると時刻t1、接続点netAをMHレベルに充電する。このとき、トランジスタM5はオンするが、クロック信号CKBはLレベルであるので、出力端子TQの電位はLレベルである。また、トランジスタM7はオンするが、ゲートの電位がMHレベルであるので、出力端子TGoutを、MHレベルからさらにトランジスタM7の閾値電圧Vth低い電位MLレベルとするに充電する。次に、時刻t2においてクロック信号CKBが、LレベルからHレベルへ遷移すると、トランジスタM5はオンし、容量C1の他端出力端子TQを充電する。容量C1は、その他端が充電されることにより、接続点netAの電位を、クロック信号CKBのHレベルより更にトランジスタM7の閾値電圧分高い電位以上に、かつ、第1の電源電圧VDDより更にトランジスタM7の閾値電圧分高い電位以上に昇圧する。トランジスタM5は、出力端子TQから、各クロック信号及びセット信号SETと同じ波高値であるHレベルの転送信号Q第2の出力信号を出力する。また、トランジスタM7は、ゲートがオーバードライブ昇圧されることにより、出力端子TGoutから、第1の電源電圧と同じ波高値であるHレベルのゲート信号Goutを出力する。時刻t2以降において、次段ステージにおいても、上述の動作が行われ、次段ステージは、クロック信号CKの次のLレベルへの立上りに応じて時刻t3、出力端子TQから図2で示すリセット信号Rを出力する。トランジスタM6は、このリセット信号RのHレベルへの変化に応じてオンし、転送信号QをLレベル第2の電源電圧のレベルへ遷移させる。また、トランジスタM8は、このリセット信号RのHレベルへの変化に応じてオンし、出力端子TGoutから出力するゲート信号GoutをLレベル第2の電源電圧のレベルへ遷移させる。図3は、本発明のシフトレジスタの効果従来のシフトレジスタに対する優位性を説明するための図である。図3においては、各クロック信号、セット信号SET、接続点netA、出力端子TQからの転送信号Q第2の出力信号、及び出力端子TGoutからのゲート信号Gout第1の出力信号の時間変化をそれぞれ示している。なお、図3において、実線で示す波形は本発明のシフトレジスタにおける単位ステージの波形、破線で示す波形は従来のシフトレジスタにおける単位ステージの波形をそれぞれ示している。従来のように、トランジスタN3のドレインにクロック信号を供給する構成とした場合、各クロック信号の負荷が大きくなりゲート線も駆動しなければならないため、クロック信号CK及びCKBの波形が破線で示すように鈍る。このため、ゲート線を駆動するゲート信号Goutも、この鈍ったクロック信号をいわば電源供給源としているため、出力ゲート信号Gout第1の出力信号の波形に、劣化、電圧降下が見られる。このクロック信号は、ゲート線の負荷も駆動すると同時に、シフトレジスタのシフト動作において各ステージを駆動しているので、クロック信号を供給するデバイスたとえば後述の表示制御回路の電源にとって大きな負荷となる。本発明のシフトレジスタでは、上述の様に、ゲート線を駆動する電源供給源をクロック信号でなく、これと独立させた第1の電源電圧VDDを供給する電源とした。これにより、クロック信号の負荷を軽減し、クロック信号の劣化鈍り、電圧降下を防ぎ、ゲート線へのクロック信号劣化の影響を低減するとともに、クロック信号を供給するデバイスの電源負荷をも低減することができる。また、ゲート線を駆動するゲート信号Gout第1の出力信号の振幅と、シフトレジスタのシフト動作に用いるクロック信号、及び転送される転送信号Q第2の出力信号との振幅を独立に設定できる。そのため、シフトレジスタのシフト動作に用いるクロック信号の振幅を可能な限り小さく、閾値電圧シフトの起こりにくいバイアス電位に設定することで、シフトレジスタにおいて、ステージがHレベルのゲート信号Goutを出力する動作におけるa-SiTFTの閾値シフトを抑え、シフトレジスタの信頼性を向上させることができる。また、シフトレジスタの転送動作期間の大部分、つまり、単位ステージにおいてHレベルのゲート信号Goutを出力する以外の期間において、クロック信号が入力されるトランジスタM3及びM5は、従来のシフトレジスタのトランジスタN2の様に、ゲートにクロック信号が入力される構成ではない。そのため、トランジスタM3及びM5は、長期間高レベルの正極性電圧であるゲート‐ソース間電圧Vgsが印加されことはなく、a-SiTFTのしきい電圧Vthが変化することもない。つまり、シフトレジスタにおいて、シフト動作におけるa-SiTFTの閾値シフトを抑えることができ、シフトレジスタの信頼性を向上させることができる。[第2の実施形態]続いて、本発明のシフトレジスタを液晶表示装置のゲートドライバ走査信号線駆動回路に用いた場合の実施例について説明する。<表示装置の全体構成及び動作>まず、液晶表示装置の全体的な構成および動作について説明する。図4は、液晶表示装置の構成をその表示部の等価回路と共に示すブロック図である。この液晶表示装置は、映像信号線駆動回路としてのデータドライバ101と、走査信号線駆動回路としてのゲートドライバ102と、アクティブマトリクス形の表示部103と、データドライバ101およびゲートドライバ102を制御するための表示制御回路200とを含んで構成される。図4aに示すように、表示部103は、データドライバ101に接続される複数の映像信号線Lsデータ線SL1、SL2、...と、ゲートドライバ102に接続される複数の走査信号線Lgゲート線GL1、GL2、...とを備え、当該複数の映像信号線Lsと当該複数の走査信号線Lgとは、各映像信号線Lsと各走査信号線Lgとが交差するように格子状に配設されている。そして、当該複数の映像信号線Lsと当該複数の走査信号線Lgとの交差点に対応して複数の画素形成部Pxがそれぞれ設けられている。各画素形成部Pxは、図4bに示すように、対応する交差点を通過する映像信号線Lsにドレイン端子が接続されたTFT10と、そのTFT10のソース端子に接続された画素電極Epと、上記複数の画素形成部Pxに共通的に設けられた対向電極Ecと、上記複数の画素形成部Pxに共通的に設けられ画素電極Epと対向電極Ecとの間に挟持された液晶層不図示とからなる。そして、画素電極Epと対向電極Ecとそれらの間に挟持された液晶層とにより画素容量Cpが形成される。このように、画素形成部Pxは、表示部103において、マトリクス状に配置されて画素アレイを構成する。また、図4aにおいて、各画素形成部Pxに付されているR、GまたはBは、当該画素形成部Pxにより形成される画素の色である赤、緑、または青を表している。なお、これらの色は典型的な3原色であるが、その他の3原色であってもよい。表示制御回路200は、外部の信号源等から、表示すべき画像を表すデジタルビデオ信号Dvと、当該デジタルビデオ信号Dvに対応する水平同期信号HSYおよび垂直同期信号VSYと、表示動作のモード等を制御するための制御信号Dcとを受け取る。表示制御回路200は、これらの信号Dv,HSY,VSY,Dcに基づき、そのデジタルビデオ信号Dvの表す画像を表示部103に表示させるための信号として、データドライバ用スタートパルス信号SSPと、データドライバ用クロック信号SCKと、表示すべき画像を表すデジタル画像信号DAビデオ信号Dvに相当する信号とを生成し、データドライバ101に出力する。また、表示制御回路200は、これらの信号Dv,HSY,VSY,Dcに基づき、ゲートドライバ用ゲートスタートパルス信号GSPと、ゲートドライバ用クロック信号GCKとを生成し、ゲートドライバ102に出力する。より詳しくは、表示制御回路200は、ビデオ信号Dvを内部メモリで必要に応じてタイミング調整等を行った後に、デジタル画像信号DAとして表示制御回路200から出力し、そのデジタル画像信号DAの表す画像の各画素に対応するパルスからなる信号としてデータドライバ用クロック信号SCKを生成し、水平同期信号HSYに基づき1水平走査期間毎に所定期間だけハイレベルHレベルとなる信号としてデータドライバ用スタートパルス信号SSPを生成し、データドライバ101に出力する。また、表示制御回路200は、垂直同期信号VSYに基づき1フレーム期間1垂直走査期間毎に所定期間だけHレベルとなる信号としてゲートドライバ用ゲートスタートパルス信号GSPを生成し、水平同期信号HSYに基づきゲートドライバ用クロック信号としてゲートクロック信号GCKを生成し、ゲートドライバ102に出力する。なお後述のように、本実施形態において、ゲートクロック信号GCKは、クロック信号第1クロック信号CKおよび第2クロック信号CKBであり、共に、本充電期間の2倍の期間を繰り返し周期とするパルス信号である。ここで、本充電期間とは、ゲート線の本来の選択期間ゲート線が選択され、画素容量Cpにデジタル画像信号DAの表す画像における対応画素の値に相当する電圧が印加される期間を言う。また、予備充電期間とは、その本来の選択期間本充電期間よりも前の期間における当該画素容量の予備的な充電以下予備充電というを行う期間を言う。また、本実施形態において、第1クロック信号CKおよび第2クロック信号CKBは、互いに論理反転信号であり、いずれもHレベルの期間が周期に対して50デューティーdutyの信号となるように、表示制御回路200において生成される。データドライバ101は、デジタル画像信号DAとデータドライバ用のスタートパルス信号SSPおよびクロック信号SCKとに基づき、デジタル画像信号DAの表す画像の各水平走査線における画素値に相当するアナログ電圧としてデータ信号S、S2、...を1水平走査期間毎に順次生成する。また、データドライバ101は、これらのデータ信号S、S、...をデータ線SL1、SL2、...にそれぞれ印加する。本実施形態におけるデータドライバ101は、液晶層への印加電圧の極性が1フレーム期間毎に反転されると共に各フレーム内において1水平走査線毎にも反転されるようにデータ信号S~Sが出力される駆動方式すなわちライン反転駆動方式を採用することができる。また、表示品質向上の観点から、これに加えて、1データ線毎縦ライン毎にも液晶層への印加電圧の極性を反転させる駆動方式すなわちドット反転駆動方式をも採用してもよい。すなわち、データドライバ101は、データ線SL1、SL2、...への印加電圧の極性がデータ線毎に反転するようにデータ信号S、S2を出力する構成としてもよい。もっとも、これに代えて、データドライバ101がデータ線SL1、Sl2、...に印加される電圧が同極性となるように、データ信号S、S2、...を出力する構成としてもよい。ゲートドライバ102は、ゲートスタートパルス信号GSPと、ゲートドライバ用の第1および第2クロック信号CK,CKBとを表示制御回路200から受け取る。ゲートドライバ102は、これらのゲートスタートパルス信号GSP,CK,CKBに基づき、デジタル画像信号DAの各フレーム期間各垂直走査期間において、ゲート線GL1、GL2、...を順次に選択し、選択したゲート線にアクティブなゲート信号TFT10をオンさせる電圧を印加する。上述したデータドライバ101およびゲートドライバ102により、表示部103において、データ線SL1、SL2、...には、データ信号S、S2、...がそれぞれ印加される。また、ゲート線GL1、GL2、...には、ゲート信号Gout1、Gout2がそれぞれ印加される。これにより、表示部103における各画素形成部Pxの画素容量Cpには、デジタル画像信号DAの表す画像における対応画素の値に相当する電圧が、データ信号S~Sによる本充電あるいは、予備充電および本充電により与えられて保持され、液晶層には、デジタル画像信号DAに応じて画素電極Epと共通電極Ecとの電位差に相当する電圧が印加される。すなわち、各画素容量Cpに保持された電圧がそれに対応する画素液晶への印加電圧となる。表示部103は、この印加電圧によって液晶層の光透過率を制御することにより、デジタル画像信号DAの表す画像すなわち外部の信号源等から受け取ったデジタルビデオ信号の表す画像を表示する。<ゲートドライバの構成及び動作>図5は、上記のようなゲートドライバ102を実現するための一構成例を示すブロック図である。この構成例のゲートドライバ102は、図4に示す複数の走査信号線Lgゲート線GL1、GL2、...に対応するステージ段を有するシフトレジスタを含んで構成される。また、図6は、図5で示すシフトレジスタの単位ステージの回路図である。図6に示す単位ステージは、図1に示す単位ステージの主要部を含み、更に、トランジスタM1、M2、M4を含んで構成される。トランジスタM1は、ドイレンが接続点netAに、ゲートがクリア端子TCLRに、ソースが第2の電源電圧VSSにそれぞれ接続される。また、トランジスタM2は、ドレインが出力端子TQ第2の出力端子に、ゲートがクリア端子TCLRに、ソースが第2の電源電圧VSSにそれぞれ接続される。これらのトランジスタは、シフト動作開始前、あるいは終了後に表示制御回路200から入力されるクリア信号CLRにより、それぞれ接続点netA、出力端子TQを第2の電源電圧まで放電し、初期化するためのトランジスタである。また、トランジスタM4は、ドイレンが接続点netAに、ゲートがリセット端子TRに、ソースが第2の電源電圧VSSにそれぞれ接続される。トランジスタM4は、シフト動作期間中において、次段ステージが出力端子TQからHレベルの第2の出力信号を出力した時に、接続点netAを第2の電源電圧まで放電し、初期化するためのトランジスタである。なお、本実施形態のシフトレジスタは、従来のシフトレジスタの様に、トランジスタM5及びM7のゲート電位がフローティング電位になることを防止するために、ゲートにクロック信号が入力されるトランジスタ従来のシフトレジスタにおけるホールディング部150に対応するトランジスタQ5が不要な構成となっている。また、図6中aで示す部分は、トランジスタM3による接続点netAの充電が、クロック端子TCKに入力されるクロック信号がHレベル、かつ、セット端子TSETに入力されるセット信号SETがHレベルのとき、行われることを示している。図5に示すように、初段ステージのセット端子TSETは、表示制御回路200に接続され、表示制御回路200からゲートスタートパルス信号GSP1が入力される。また2段目以降のステージにおいて、セット端子TSETは、前段ステージの出力端子TQ第2の出力端子に接続される。また、各ステージにおいて、リセット端子TRは、次段ステージの出力端子TQと接続される。また、奇数段目の各ステージにおいて、クロック端子TCKには、表示制御回路200からクロック信号CK第1のクロック信号が入力され、クロック端子TCKBには、表示制御回路200からクロック信号CKB第2のクロック信号が入力される。一方、偶数段目の各ステージにおいて、クロック端子TCKには、表示制御回路200からクロック信号CKB第2のクロック信号が入力され、クロック端子TCKBには、表示制御回路200からクロック信号CK第1のクロック信号が入力される。図7は、本実施形態におけるゲートドライバ102の動作を説明するための信号波形図である。表示制御回路200は、ゲートクロック信号GCKとして、本充電期間の2倍の期間を繰り返し周期とするパルス信号であり、互いに論理反転の関係にあるクロック信号第1クロック信号CKおよび第2クロック信号CKB、ゲートスタートパルス信号GSP1を、ゲートドライバ102に供給する図7において、1段目、2段目のクロック信号CK、CKB、時刻t1~t2における3段目のGSP1参照。ゲートドライバ102は、ゲートスタートパルス信号GSP1とクロック信号CK、CKBとに基づき、ゲート線GL1、GL2、...のそれぞれが本充電期間に1回ずつ選択されるように当該ゲート線GL1、GL2、...を順次選択するためのゲート信号Gout1、Gout2、...を生成する。すなわち、ゲート線GL1、GL2、...にそれぞれ印加されるゲート信号Gout1、Gout2、...において、各ゲート信号Goutは、図7に示すように、各本充電期間に対応して、奇数番目の単位ステージの出力は、クロック信号CKBがHレベルである期間時刻t2~t3、時刻t4~t5にアクティブHレベルとなる最下段の本充電期間に対応する単位ステージR1からのゲート信号Gout1、単位ステージB1の出力信号不図示参照。また、偶数番目の単位ステージの出力は、クロック信号CKがHレベルである期間時刻t3~t4、時刻t5~t6にアクティブHレベルとなる最下段の本充電期間に対応する単位ステージG1からのゲート信号Gout2、単位ステージR2の出力信号不図示参照。また、ゲート信号Gout1、Gout2の各波形に示すように、各本充電期間の直前のゲートクロック信号GCK半周期分の期間は、ゲート信号Goutの電位が上述したMLレベルにあるので、この期間を予備充電期間とすることができる。なお、本実施形態において、データドライバ101は、予備充電期間と本充電期間とに各データ信号線映像信号線に印加される電圧の極性が同一となるように、複数の映像信号としての電圧を所定期間1垂直走査期間毎に極性を反転させつつ複数のデータ信号線複数の映像信号線にそれぞれ印加している。これは、単位ステージ例えばG1に接続される画素形成部Pxの画素電極Epに本充電期間中において電圧を印加する場合、本充電期間に先行する画素電極Epの予備充電期間は、単位ステージR1に接続される画素形成部Pxの画素電極の本充電期間に当たるからである。このように、ゲートドライバ102は、クロック信号GCKクロック信号CKおよびクロック信号CKBおよびゲートスタートパルス信号GSP1に基づき、クロック信号GCKのパルス幅1水平走査期間内のHレベル期間の長さに等しい幅のパルスGSP1を入力端から出力端まで順にシフトさせ、このパルス幅に対応する本充電期間中、ゲート線をステージ初段から順次選択していく。本実施形態の表示装置は、ゲートドライバを構成するシフトレジスタにおける単位ステージの回路構成が、ゲート線と接続される駆動部トランジスタM7、M8と、次段ステージへゲートスタートパルス信号GSPを転送する転送部M5とを分離する構成としている。そのため、上述の通り、クロック信号の振幅波高値とゲート線を駆動する出力信号の波高値とを、独立の値例えば前者を後者に対して低くできる。これにより、表示装置において、クロック信号が繰り返し入力されることによるゲートドライバの信頼性劣化、品質劣化を抑制できる。また、本実施形態では、さらに、表示装置において、ゲートドライバを上記シフトレジスタを含んで構成したことにより、画素電極の各本充電期間の直前に予備充電期間を設けることができ、選択される各画素電極の充電時間を増やすことができる。[第3の実施形態]続いて、本発明のシフトレジスタを液晶表示装置のゲートドライバ走査信号線駆動回路に用いた場合の他の実施形態について説明する。本実施形態におけるシフトレジスタは、単位ステージとして、上記第1の実施形態において用いた単位ステージと同じ回路図6に示す単位ステージを用いて、シフトレジスタを構成する。図8は、シフトレジスタにおける単位ステージの接続を示すブロック図である。図8に示すように、シフトレジスタは、奇数段目の単位ステージR1、B1、G2、R3からなる第1のシフトレジスタ部と、偶数段目の単位ステージG1、R2、B2からなる第2のシフトレジスタ部との2つのグループにグループ分けされる。第1のシフトレジスタ部においては、単位ステージのクロック端子TCKには、表示制御回路200からクロック信号CK1第1のクロック信号とクロック信号CK2第2のクロック信号が交互に入力される。また、第1のシフトレジスタ部においては、単位ステージのクロック端子TCKBには、表示制御回路200からクロック信号CK2第2のクロック信号とクロック信号CK1第1のクロック信号が交互に入力される。また、第1のシフトレジスタ部において、初段の単位レジスタのセット端子TSETには、表示制御回路200からゲートスタートパルス信号GSP1が入力される。また、第1のシフトレジスタ部において、各単位ステージ例えばR1の出力端子TQ第2の出力端子は、次段の単位ステージ例えばB1のセット端子TSETに接続される。また、第1のレジスタ部において、各単位ステージ例えばR1のリセット端子TRは、次段の単位ステージ例えばB1の出力端子TQに接続される。第2のシフトレジスタ部においては、単位ステージのクロック端子TCKには、表示制御回路200からクロック信号CK3第1のクロック信号とクロック信号CK4第2のクロック信号が交互に入力される。また、第2のシフトレジスタ部においては、単位ステージのクロック端子TCKBには、表示制御回路200からクロック信号CK4第2のクロック信号とクロック信号CK3第1のクロック信号が交互に入力される。また、第2のシフトレジスタ部において、初段の単位レジスタのセット端子TSETには、ゲートスタートパルス信号GSP2が入力される。また、第2のシフトレジスタ部において、各単位ステージ例えばG1の出力端子TQ第2の出力端子は、次段の単位ステージ例えばR2のセット端子TSETに接続される。また、第2のレジスタ部において、各単位ステージ例えばG1のリセット端子TRは、次段の単位ステージ例えばR2の出力端子TQに接続される。本実施形態では、表示制御回路200は、クロック信号CK1、CK2、CK3、CK4、ゲートスタートパルス信号GSP1、GSP2のH期間デューティー期間を、本充電期間の2倍に設定する。また、表示制御回路200は、クロック信号CK1、CK2、CK3、CK4を同一周期の信号とし、各信号のデューティーを、それぞれの信号の周期に対して50に設定する。また、表示制御回路200は、クロック信号CK1の位相を90度遅らせてクロック信号CK3を、クロック信号CK2の位相を90度遅らせてクロック信号CK4を、ゲートスタートパルス信号GSP1の位相を90度遅らせてゲートスタートパルス信号GSP2を、それぞれ生成し、第2のレジスタ部へ出力する。図9は、本実施形態におけるゲートドライバ102の動作を説明するための信号波形図である。表示制御回路200は、上述のように、ゲートクロック信号GCKとして、本充電期間の2倍の期間をパルス幅とし、互いに論理反転の関係にある2系統のクロック信号クロック信号CK1、CK2とCK3,CK4と、ゲートスタートパルス信号GSP1、GSP2とを、ゲートドライバ102に供給する図7において、1段目~4段目のクロック信号CK1~CK4、時刻t1~t3における5段目のGSP1、時刻t2~t4における6段目のGSP2参照。ゲートドライバ102は、ゲートスタートパルス信号GSP1、GSP2と上記クロック信号とに基づき、ゲート線GL1、GL2、...のそれぞれが本充電期間に1回ずつ選択されるように当該ゲート線GL1、GL2、...を順次選択するためのゲート信号Gout1、Gout2、...を生成する。すなわち、ゲート線GL1、GL2、...にそれぞれ印加されるゲート信号Gout1、Gout2、...において、各ゲート信号Goutは、図7に示すように、各本充電期間に対応して、クロック端子TCKBに入力されるクロック信号がHレベルである期間の後半において、アクティブHレベルとなる。たとえば、第1のシフトレジスタ部の初段ステージR1の出力は、クロック信号CK2がHレベルである期間時刻t3~t5の後半時刻t4~t5にアクティブHレベルとなる最下段の本充電期間に対応するステージR1からのゲート信号Gout1参照。また、第2のシフトレジスタ部の初段ステージG1の出力は、クロック信号CK4がHレベルである期間時刻t4~t6の後半時刻t5~t6にアクティブHレベルとなる最下段の本充電期間に対応するステージG1からのゲート信号Gout2参照。同様に、第1のシフトレジスタ部の2段目ステージB1の出力は、クロック信号CK1がHレベルである期間時刻t5~t7の後半時刻t6~t7にアクティブHレベルとなる最下段の本充電期間に対応するステージB1の出力不図示。また、第2のシフトレジスタ部の2段目ステージR2の出力は、クロック信号CK3がHレベルである期間時刻t6~t8の後半時刻t7~t8にアクティブHレベルとなる最下段の本充電期間に対応するステージR2の出力不図示。また、ゲート信号Gout1、Gout2の各波形に示すように、各本充電期間ゲート信号Gout1の場合、時刻t4~t5の直前においてゲートクロック信号GCKの3/4周期分の期間本充電期間の3倍の期間、ゲート信号Gout1の場合時刻t1~t4のうち、本充電の期間の2倍の期間ゲート信号Gout1の場合、時刻t1~t3においてゲート信号の電位が上述したMLレベルに、これに続く本充電の期間と同じ期間ゲート信号Gout1の場合、時刻t3~t4においてゲート信号の電位がHレベルにあるので、これらの期間を予備充電期間とすることができる。このように、ゲートドライバ102は、クロック信号GCKクロック信号CK1~CK4およびゲートスタートパルス信号GSP1、GSP2に基づき、クロック信号GCKのパルス幅1水平走査期間内のHレベル期間の倍の長さに等しい幅のパルスゲートスタートパルス信号GSP1、GSP2各々を、入力端から出力端まで順にシフトさせ、このパルス幅の1/2の期間に対応する本充電期間中、ゲート線をステージ初段から順次選択していく。また、各本充電期間の直前に、上述の様に本充電期間の3倍に相当する予備充電期間を設けることができるので、第1の実施形態の効果を維持しつつ、第1の実施形態に比べて更に選択される各画素電極の充電時間を増やすことができる。なお、本実施形態において、データドライバ101は、予備充電期間と本充電期間とに各データ信号線映像信号線に印加される電圧の極性が同一となるように、複数の映像信号としての電圧を所定期間1垂直走査期間毎に極性を反転させつつ複数のデータ信号線複数の映像信号線にそれぞれ印加している。これは、例えば単位ステージ例えばR2に接続される画素形成部Pxの画素電極Epに本充電期間中において電圧を印加する場合、本充電期間に先行する画素電極Epの予備充電期間は、単位ステージR1、G1、B1に接続される画素形成部Pxの画素電極の本充電期間に当たるからである。[第4の実施形態]続いて、本発明のシフトレジスタを液晶表示装置のゲートドライバ走査信号線駆動回路に用いた場合の他の実施形態について説明する。本実施形態におけるシフトレジスタは、単位ステージとして、上記第1及び第2の実施形態において用いた単位ステージ図6に示す単位ステージにa-SiTFTを付加した単位ステージを用いて構成されるシフトレジスタである。図10は、シフトレジスタにおける単位ステージの接続を示すブロック図であり、図11は、単位ステージの回路図である。図11において、図6と同じ部分は同一の符号を付し、その説明は省略する。なお、図11において、図6におけるクロック端子TCKをクロック端子TCK3、クロック端子TCKBをクロック端子TCK、セット端子TSETをセット端子TSET1として示している。図11に示す単位ステージは、図6に示す単位ステージを含み、更に、トランジスタM9、M10、M11を含んで構成される。トランジスタM9は、ドレインが出力端子TQ第2の出力端子に、ゲートがクロック端子TCK2に、ソースが第2の電源電圧VSSにそれぞれ接続される。また、トランジスタM10は、ドレインが出力端子TGout第1の出力端子に、ゲートがクロック端子TCK2に、ソースが第2の電源電圧VSSにそれぞれ接続される。また、トランジスタM11は、ドイレンが出力端子TGout第1の出力端子に、ゲートがクロック端子TCK3に、ソースが第2の電源電圧VSSにそれぞれ接続される。トランジスタM9は、シフト動作期間中において、次段ステージが出力端子TQからHレベルの第2の出力信号を出力した時に、出力端子TQを、トランジスタM6とともに第2の電源電圧まで放電し、初期化するためのトランジスタである。また、トランジスタM10は、シフト動作期間中において、次段ステージが出力端子TQからHレベルの第2の出力信号を出力した時に、出力端子TGoutを、トランジスタM8とともに第2の電源電圧まで放電し、初期化するためのトランジスタである。また、トランジスタM11は、図6に示す単位ステージでは、接続点netAがトランジスタM3によりMHレベルまで充電されてトランジスタM7がオンした場合、MLレベルのゲート信号Goutを出力端子TGoutから出力したが、その際このゲート信号Goutを第2の電源電圧VSSに維持するためのトランジスタである。すなわち、このトランジスタにより、出力端子TGoutから出力される信号は、波高値が第1の電源電圧VDDと同じであって、パルス幅はクロック信号、及びゲートスタートパルス信号と同じ幅の信号となる。以上の単位ステージを接続したシフトレジスタを、図10に示す。図10に示すように、シフトレジスタにおいて、初段ステージから後段ステージにかけて、単位ステージのクロック端子TCKは、表示制御回路200からクロック信号CK1第2のクロック信号、クロック信号CK2第3のクロック信号、及びクロック信号CK3第1のクロック信号が交互に入力される。また、シフトレジスタにおいて、初段ステージから後段ステージにかけて、単位ステージのクロック端子TCK2は、表示制御回路200からクロック信号CK2、クロック信号CK3、及びクロック信号CK1が交互に入力される。また、シフトレジスタにおいて、初段ステージから後段ステージにかけて、単位ステージのクロック端子TCK3は、表示制御回路200からクロック信号CK3、クロック信号CK1、及びクロック信号CK2が交互に入力される。また、シフトレジスタにおいて、初段の単位レジスタのセット端子TSET1には、表示制御回路200からゲートスタートパルス信号GSPが入力される。また、シフトレジスタにおいて、各単位ステージ例えばR1の出力端子TQ第2の出力端子は、次段の単位ステージG1のセット端子TSETに接続される。また、シフトレジスタにおいて、各単位ステージ例えばR1のリセット端子TRは、次段の単位ステージG1の出力端子TQに接続される。[第5の実施形態]本実施形態において、表示制御回路200は、クロック信号CK1、CK2、CK3、ゲートスタートパルス信号GSPのH期間デューティー期間を、本充電期間と同じ期間に設定する。また、表示制御回路200は、クロック信号CK1、CK2、CK3を同一周期の信号とし、各信号のデューティーを、それぞれの信号の周期に対して33に設定する。また、表示制御回路200は、クロック信号CK1の位相を120度遅らせてクロック信号CK2を、クロック信号CK2の位相を120度遅らせてクロック信号CK3、ゲートスタートパルス信号GSPを、それぞれ生成し、シフトレジスタへ出力する。図12は、本実施形態におけるゲートドライバ102の動作を説明するための信号波形図である。表示制御回路200は、上述のように、ゲートクロック信号GCKとして、本充電期間と同じ期間のパルス幅のクロック信号クロック信号CK1、CK2、CK3と、ゲートスタートパルス信号GSPとを、ゲートドライバ102に供給する図12において、1段目~3段目のクロック信号CK1~CK3、時刻t3~t4におけるゲートスタートパルス信号GSP参照。ゲートドライバ102は、ゲートスタートパルス信号GSPと上記クロック信号とに基づき、ゲート線GL1、GL2、...のそれぞれが本充電期間に1回ずつ選択されるように当該ゲート線GL1、GL2、...を順次選択するためのゲート信号Gout1、Gout2、...を生成する。すなわち、ゲート線GL1、GL2、...にそれぞれ印加されるゲート信号Gout1、Gout2、...において、各ゲート信号Goutは、図12に示すように、各本充電期間に対応して、クロック端子TCKに入力されるクロック信号がHレベルである期間において、アクティブHレベルとなる。たとえば、シフトレジスタの初段ステージR1の出力は、クロック信号CK1がHレベルである期間時刻t4~t5にアクティブHレベルとなる最下段の本充電期間に対応するステージR1からのゲート信号Gout16段目参照。また、シフトレジスタの2段目ステージG1の出力はクロック信号CK2がHレベルである期間時刻t5~t6にアクティブHレベルとなる最下段の本充電期間に対応するステージG1からのゲート信号Gout27段目参照。同様に、シフトレジスタの3段目ステージB1の出力はクロック信号CK3がHレベルである期間時刻t6~t7にアクティブHレベルとなる最下段の本充電期間に対応するステージB1からのゲート信号Gout38段目参照。また、表示制御回路200が、ゲートスタートパルス信号GSPを1周期前本充電期間の3倍の期間前にシフトレジスタに供給すると破線で示す波形が1周期前に入力するゲートスタートパルス信号GSP、走査信号線に接続される画素形成部Pxの画素電極Epを、3走査線前の画素電極Epを駆動するデータで駆動することができる。例えば、単位ステージR2が駆動するゲート線GL4に接続される画素形成部Pxの画素電極Epに本充電期間中時刻t7~t8において電圧を印加する場合、本充電期間に先行する画素電極Epの予備充電期間は、単位ステージR1が駆動するゲート線GL1に接続される画素形成部Pxの画素電極Epの本充電期間時刻4~t5に当たる。なお、上記の様に、ゲートスタートパルス信号GSPを1周期前に入れる場合、データドライバ101は、予備充電期間と本充電期間とに各データ信号線映像信号線に印加される電圧の極性が同一となるように、複数の映像信号としての電圧を所定期間1垂直走査期間毎に極性を反転させつつ複数のデータ信号線複数の映像信号線にそれぞれ印加している。これは、例えば単位ステージR2が駆動するゲート線GL2に接続される画素形成部Pxの画素電極Epに本充電期間中において電圧を印加する場合、本充電期間に先行する画素電極Epの予備充電期間は、上記の通り、単位ステージR1が駆動するゲート線GL1に接続される画素形成部Pxの画素電極Epの本充電期間に当たるからである。また、例えば、データドライバ101が、ライン反転駆動方式を採用する場合、予備充電期間と本充電期間とに各データ信号線映像信号線に印加される電圧の極性が同一となるように、複数の映像信号としての電圧を所定期間1水平走査期間毎に極性を反転させつつ複数のデータ信号線複数の映像信号線にそれぞれ印加している。この場合、予備充電期間を設けるためには、ゲートスタートパルス信号GSPを2周期前に入れる構成として良い。例えば、単位ステージR3が駆動するゲート線GL7に接続される画素形成部Pxの画素電極Epに本充電期間中時刻t10~t11において電圧を印加する場合、この本充電期間に先行する画素電極Epの予備充電期間は、単位ステージR1が駆動するゲート線GL1に接続される画素形成部Pxの画素電極Epの本充電期間時刻t4~t5に当たる。つまり画素電極Epの予備充電を、この画素電極と同一極性、かつ、同色である画素電極の本充電期間に、実行することができる。このように、ゲートドライバ102は、クロック信号GCKクロック信号CK1~CK3およびゲートスタートパルス信号GSPに基づき、クロック信号GCKのパルス幅1水平走査期間内のHレベル期間の長さに等しい幅のパルスゲートスタートパルス信号GSPを入力端から出力端まで順にシフトさせ、このパルス幅の期間に対応する本充電期間中、ゲート線をステージ初段から順次選択していく。本実施形態では、クロック信号GCKを3相デューティー33で供給することにより、シフトレジスタのa-SiTFTに加わるストレスが、50デューティーのクロック信号を使用する上述した実施形態1または実施形態2におけるシフトレジスタに比べて低減でき、さらにシフトレジスタの信頼性を向上することができる。また、上述の様に、ゲートスタートパルス信号GSPの入力タイミングにより、予備充電に使うデータそのとき本充電期間として選択されているゲート線に接続される画素電極に書き込むデータを容易に変えることができる。また、ゲートスタートパルス信号GSPの入力個数により、更に選択される各画素電極の充電時間を増やすことができる。以上、この発明の実施形態について図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の変更等も含まれる。"