"交流電源の一方の出力電圧が正のときに昇圧した電圧を出力する第1の昇圧手段と、前記交流電源の他方の出力電圧が正のときに昇圧した電圧を出力する第2の昇圧手段と、前記交流電源の一方の出力電圧が正のときに昇圧した電圧を出力すると共に、前記交流電源の他方の出力電圧が正のときに昇圧した電圧を出力する第3の昇圧手段と、前記第1の昇圧手段の出力電圧、前記第2の昇圧手段の出力電圧、および前記第3の昇圧手段の出力電圧を合成して平滑化する平滑手段と、前記交流電源の出力電圧の極性に応じて、前記第1の昇圧手段と前記第3の昇圧手段とによるインターリーブ動作と、前記第2の昇圧手段と前記第3の昇圧手段とによるインターリーブ動作とを交互に行わせるように、前記第1の昇圧手段の制御端子、前記第2の昇圧手段の制御端子、前記第3の昇圧手段の制御端子にそれぞれ制御信号を出力するスイッチング制御部と、を備えたことを特徴とする電源装置。前記第3の昇圧手段は、前記交流電源の一方の出力電圧が正のとき、順方向電流が流れる第1のダイオードと、前記交流電源の他方の出力電圧が正のとき、順方向電流が流れる第2のダイオードと、前記交流電源の一方の出力電圧が正のときと前記交流電源の他方の出力電圧が正のときとに入力電流が流れるチョークコイルと、前記チョークコイルとグランドとの間に電流を流すか否かを切り換えるスイッチ素子と、前記チョークコイルが放出する電流を流して当該第3の昇圧手段の出力電圧とするダイオードと、を備えたことを特徴とする請求項1に記載の電源装置。交流電源の一方の出力端子に、入力端子が接続された第1の昇圧型電力変換回路と、前記交流電源の他方の出力端子に、入力端子が接続された第2の昇圧型電力変換回路と、前記交流電源の一方の出力端子にアノード端子が接続された第1のダイオードと、前記交流電源の他方の出力端子にアノード端子が接続された第2のダイオードと、前記第1のダイオードのカソード端子および前記第2のダイオードのカソード端子が、入力端子に接続された第3の昇圧型電力変換回路と、グランドにアノード端子が接続され、前記交流電源の他方の出力端子にカソード端子が接続された第3のダイオードと、グランドにアノード端子が接続され、前記交流電源の一方の出力端子にカソード端子が接続された第4のダイオードと、前記第1の昇圧型電力変換回路の出力端子、前記第2の昇圧型電力変換回路の出力端子、および前記第3の昇圧型電力変換回路の出力端子が一端に接続され、他端がグランドに接続され、かつ、負荷に並列に接続されている平滑コンデンサと、前記交流電源の出力電圧の極性に応じて、前記第1の昇圧型電力変換回路と前記第3の昇圧型電力変換回路とによるインターリーブ動作と、前記第2の昇圧型電力変換回路と前記第3の昇圧型電力変換回路とによるインターリーブ動作とを交互に行わせるように、前記第1の昇圧型電力変換回路の制御端子、前記第2の昇圧型電力変換回路の制御端子、前記第3の昇圧型電力変換回路の制御端子にそれぞれ制御信号を出力するスイッチング制御部と、を備えたことを特徴とする電源装置。前記第1の昇圧型電力変換回路、前記第2の昇圧型電力変換回路、前記第3の昇圧型電力変換回路は、それぞれ、チョークコイルと、アノード端子が前記チョークコイルの一端に接続されたダイオードと、一方の端子が前記チョークコイルの一端および前記ダイオードのアノード端子に接続され、他方の端子がグランドに接続されたスイッチ素子と、を備え、当該昇圧型電力変換回路の出力端子は、前記ダイオードのカソード端子であり、当該昇圧型電力変換回路の入力端子は、前記チョークコイルの他端であり、当該昇圧型電力変換回路の制御端子は、前記スイッチ素子の制御端子である、ことを特徴とする請求項3に記載の電源装置。前記スイッチング制御部は、前記第1の昇圧型電力変換回路の制御端子および前記第2の昇圧型電力変換回路の制御端子に同じ位相の制御信号を出力する、ことを特徴とする請求項3または請求項4に記載の電源装置。前記スイッチング制御部は、前記第1の昇圧型電力変換回路の制御端子に出力する制御信号の位相とは異なる位相を有し、かつ、前記第2の昇圧型電力変換回路の制御端子に出力する制御信号の位相とは異なる位相を有する制御信号を、前記第3の昇圧型電力変換回路の制御端子に出力する、ことを特徴とする請求項3ないし請求項5のいずれか1項に記載の電源装置。前記スイッチング制御部は、前記第1の昇圧型電力変換回路の制御端子に出力する制御信号がオフの期間、かつ、前記第2の昇圧型電力変換回路の制御端子に出力する制御信号がオフの期間にオンする制御信号を、前記第3の昇圧型電力変換回路の制御端子に出力する、ことを特徴とする請求項6に記載の電源装置。特許文献1に記載の電源装置では、交流電圧の半周期に二つのスイッチ素子のどちらか一方がスイッチング動作をしていないため、電力変換回路の利用率が低くなるという問題がある。特許文献2に記載の電源装置では、全波整流方式を採用しているため、ブリッジレス方式の電源装置に比べて整流損失が大きいという問題がある。そこで、特許文献1,2のそれぞれの利点を享受するため、ブリッジレス電源装置でインターリーブ動作を行うように構成することが考えられる。しかし、ブリッジレス電源装置をこのように構成すると、交流電源の端子ごとに2個の電力変換回路を要し、合計4個の電力変換回路が必要となる。この電源装置は、回路規模が大きくなり、回路基板が大型化し、コストアップとなる。そこで、本発明は、簡易な回路構成でありながら、高効率化が実現できる電源装置を提供することを課題とする。前記した課題を解決するため、本発明の電源装置は、以下のように構成した。すなわち、本発明の請求項1に記載の発明では、交流電源の一方の出力電圧が正のときに昇圧した電圧を出力する第1の昇圧手段と、前記交流電源の他方の出力電圧が正のときに昇圧した電圧を出力する第2の昇圧手段と、前記交流電源の一方の出力電圧が正のときに昇圧した電圧を出力すると共に、前記交流電源の他方の出力電圧が正のときに昇圧した電圧を出力する第3の昇圧手段と、前記第1の昇圧手段の出力電圧、前記第2の昇圧手段の出力電圧、および前記第3の昇圧手段の出力電圧を合成して平滑化する平滑手段と、前記交流電源の出力電圧の極性に応じて、前記第1の昇圧手段と前記第3の昇圧手段とによるインターリーブ動作と、前記第2の昇圧手段と前記第3の昇圧手段とによるインターリーブ動作とを交互に行わせるように、前記第1の昇圧手段の制御端子、前記第2の昇圧手段の制御端子、前記第3の昇圧手段の制御端子にそれぞれ制御信号を出力するスイッチング制御部と、を備えたことを特徴とする電源装置とした。本発明の電源装置は、3個の昇圧手段を備え、第1、第3の昇圧手段の組合せと第1、第2の昇圧手段の組合せに、交互にインターリーブ動作を行わせている。これにより、2個の昇圧手段を備えた電源装置よりも高効率であり、かつ、4個の昇圧手段を備えた電源装置よりも簡易に回路を構成できる。その他の手段については、発明を実施するための形態のなかで説明する。本発明によれば、簡易な回路構成でありながら、高効率化が実現できる電源装置を提供することができる。以降、本発明を実施するための形態以下、本実施形態という。を、各図を参照して詳細に説明する。電源装置1の構成図1を参照して、電源装置1の回路構成について説明する。電源装置1は、昇圧型電力変換回路P1,P2,Pcと、スイッチング制御部3と、ダイオードD1~D4と、平滑コンデンサC1と、を備えている。電源装置1は、交流電源Vacに接続されて交流電圧が印加され、印加された交流電圧を直流電圧に変換し、負荷2に直流電圧を印加するものである。昇圧型電力変換回路第1の昇圧型電力変換回路P1は、後記するチョークコイルL1の一端である入力端子と、後記するダイオードD5のカソード端子である出力端子と、後記するFETQ1のゲート端子である制御端子とによって、電源装置1の各部と接続されている。昇圧型電力変換回路P1のグランドは、電源装置1のグランドと共通であり、後記するFETQ1のソース端子が接続されている。昇圧型電力変換回路第2の昇圧型電力変換回路P2は、昇圧型電力変換回路P1と同様に、後記するチョークコイルL2の一端である入力端子と、後記するダイオードD6のカソード端子である出力端子と、後記するFETQ2のゲート端子である制御端子とによって、電源装置1の各部と接続されている。昇圧型電力変換回路P2のグランドは、電源装置1のグランドと共通であり、後記するFETQ2のソース端子が接続されている。昇圧型電力変換回路第3の昇圧型電力変換回路Pcは、昇圧型電力変換回路P1,P2と同様に、後記するチョークコイルLcの一端である入力端子と、後記するダイオードDcのカソード端子である出力端子と、後記するFETQcのゲート端子である制御端子とによって、電源装置1の各部と接続されている。昇圧型電力変換回路Pcのグランドは、電源装置1のグランドと共通であり、後記するFETQcのソース端子が接続されている。昇圧型電力変換回路P1,P2,Pcは、入力端子に印加された電圧を昇圧して、出力端子に出力するものである。スイッチング制御部3は、スイッチング信号を、昇圧型電力変換回路P1,P2,Pcの制御端子にそれぞれ出力して、スイッチング動作を行わせるものである。平滑コンデンサC1は、昇圧型電力変換回路P1,P2,Pcの出力信号を合成し、当該電源装置1の出力電圧を平滑化する平滑手段である。交流電源Vacの一方の端子は、昇圧型電力変換回路P1の入力端子に接続されている。交流電源Vacの他方の端子は、昇圧型電力変換回路P2の入力端子に接続されている。交流電源Vacの一方の端子は更に、ダイオード第1のダイオードD1のアノード端子に接続されている。このダイオードD1のカソード端子は、昇圧型電力変換回路Pcの入力端子に接続されている。交流電源Vacの他方の端子は更に、ダイオード第2のダイオードD2のアノード端子に接続されている。このダイオードD2のカソード端子は、ダイオードD1のカソード端子と同様に昇圧型電力変換回路Pcの入力端子に接続されている。なお、本発明では、このダイオードD1,D2と、昇圧型電力変換回路Pcとの組合せを第3の昇圧手段と定義する。第3の昇圧手段は、交流電源Vacの一方の出力電圧が正のときに昇圧した電圧を出力すると共に、交流電源Vacの他方の出力電圧が正のときに昇圧した電圧を出力する。ダイオードD1は、交流電源Vacの一方の出力電圧が正のとき、順方向電流が流れる。ダイオードD2は、交流電源Vacの他方の出力電圧が正のとき、順方向電流が流れる。交流電源Vacの他方の端子は更に、ダイオード第3のダイオードD3のカソード端子に接続されている。このダイオードD3のアノード端子は、グランドに接続されている。なお、本発明では、このダイオードD3と、昇圧型電力変換回路P1との組合せを第1の昇圧手段と定義する。第1の昇圧手段は、交流電源Vacの一方の端子に於ける出力電圧が正のときに昇圧した電圧を出力する。交流電源Vacの一方の端子は更に、ダイオード第4のダイオードD4のカソード端子に接続されている。このダイオードD4のアノード端子は、ダイオードD3のアノード端子と同様にグランドに接続されている。なお、本発明では、このダイオードD4と、昇圧型電力変換回路P2との組合せを第2の昇圧手段と定義する。第2の昇圧手段は、交流電源Vacの他方の端子に於ける出力電圧が正のときに昇圧した電圧を出力する。昇圧型電力変換回路P1の出力端子と、昇圧型電力変換回路P2の出力端子と、昇圧型電力変換回路Pcの出力端子とは、平滑コンデンサC1の一端に接続されている。この平滑コンデンサC1の他端は、グランドに接続されている。平滑コンデンサC1の一端は更に、負荷2の一端に接続されている。この負荷2の他端はグランドに接続されている。すなわち、平滑コンデンサC1は、負荷2に並列に接続されている。スイッチング制御部3の第1の出力端子は、昇圧型電力変換回路P1の制御端子に接続され、制御信号Vs1を出力する。スイッチング制御部3は、交流電源Vacから昇圧型電力変換回路P1の入力端子に正の電圧が印加されているとき、制御信号Vs1によって、昇圧型電力変換回路P1にスイッチング動作を行わせる。すなわち、スイッチング制御部3は、交流電源Vacの極性に応じて、昇圧型電力変換回路P1にスイッチング動作を行わせる。スイッチング制御部3の第2の出力端子は、昇圧型電力変換回路P2の制御端子に接続され、制御信号Vs2を出力する。スイッチング制御部3は、交流電源Vacから昇圧型電力変換回路P2の入力端子に正の電圧が印加されているとき、制御信号Vs2によって、昇圧型電力変換回路P2にスイッチング動作を行わせる。すなわち、スイッチング制御部3は、交流電源Vacの極性に応じて、昇圧型電力変換回路P2にスイッチング動作を行わせる。スイッチング制御部3の第3の出力端子は、昇圧型電力変換回路Pcの制御端子に接続され、制御信号Vs3を出力する。スイッチング制御部3は、交流電源VacからダイオードD1、または、ダイオードD2のいずれかを介して昇圧型電力変換回路Pcの入力端子に正の電圧が印加されているとき、制御信号Vs3によって、昇圧型電力変換回路Pcにスイッチング動作を行わせる。スイッチング制御部3は、交流電源Vacから昇圧型電力変換回路P1の入力端子に印加する電圧が正のときには、昇圧型電力変換回路P1と昇圧型電力変換回路Pcとの組合せによるインターリーブ動作が行われるように制御し、交流電源Vacから昇圧型電力変換回路P2の入力端子に印加する電圧が正のときには、昇圧型電力変換回路P2と昇圧型電力変換回路Pcとの組合せによるインターリーブ動作が行われるように制御する。すなわち、スイッチング制御部3は、交流電源Vacの出力電圧の極性に応じて、昇圧型電力変換回路P1,Pcの組合せによるインターリーブ動作と、昇圧型電力変換回路P2,Pcの組合せによるインターリーブ動作とを交互に行わせる。昇圧型電力変換回路P1は、チョークコイルL1と、スイッチ素子であるFETFieldeffecttransistorQ1と、ダイオードD5とを備えている。チョークコイルL1の一端は、この昇圧型電力変換回路P1の入力端子であり、交流電源Vacの一方の端子に接続されている。チョークコイルL1の他端は、FETQ1のドレイン端子とダイオードD5のアノード端子とに接続されている。FETQ1のゲート端子制御端子は、この昇圧型電力変換回路P1の制御端子であり、スイッチング制御部3の第1の出力端子に接続されている。FETQ1のソース端子は、この昇圧型電力変換回路P1のグランドに接続されている。すなわち、スイッチ素子であるFETQ1の一方の端子は、チョークコイルL1の他端およびダイオードD5のアノード端子に接続され、FETQ1の他方の端子はグランドに接続されている。ダイオードD5のカソード端子は、この昇圧型電力変換回路P1の出力端子であり、平滑コンデンサC1の一端に接続されている。チョークコイルL1には、交流電源Vacの一方の出力電圧が正のとき入力電流が流れる。FETQ1は、チョークコイルL1とグランドとの間に電流を流すか否かを切り換える。ダイオードD5は、チョークコイルL1が放出する電流を流して、昇圧型電力変換回路P1の出力電圧とする。本実施形態に於いて、チョークコイルL1に流れる電流を、電流IL1とする。更に、FETQ1のドレイン端子からソース端子に流れる電流を、電流IQ1とする。昇圧型電力変換回路P2は、昇圧型電力変換回路P1と同様に、チョークコイルL2と、スイッチ素子であるFETQ2と、ダイオードD6とを備えている。チョークコイルL2の一端は、この昇圧型電力変換回路P2の入力端子であり、交流電源Vacの他方の端子に接続されている。チョークコイルL2の他端は、FETQ2のドレイン端子とダイオードD6のアノード端子とに接続されている。FETQ2のゲート端子制御端子は、この昇圧型電力変換回路P2の制御端子であり、スイッチング制御部3の第2の出力端子に接続されている。FETQ2のソース端子は、この昇圧型電力変換回路P2のグランドに接続されている。すなわち、スイッチ素子であるFETQ2の一方の端子は、チョークコイルL2の他端およびダイオードD6のアノード端子に接続され、FETQ2の他方の端子はグランドに接続されている。ダイオードD6のカソード端子は、この昇圧型電力変換回路P2の出力端子であり、平滑コンデンサC1の一端に接続されている。チョークコイルL2には、交流電源Vacの他方の出力電圧が正のとき入力電流が流れる。FETQ2は、チョークコイルL2とグランドとの間に電流を流すか否かを切り換える。ダイオードD6は、チョークコイルL2が放出する電流を流して、昇圧型電力変換回路P2の出力電圧とする。本実施形態に於いて、チョークコイルL2に流れる電流を、電流IL2とする。更に、FETQ2のドレイン端子からソース端子に流れる電流を、電流IQ2とする。昇圧型電力変換回路Pcは、昇圧型電力変換回路P1,P2と同様に、チョークコイルLcと、スイッチ素子であるFETQcと、ダイオードDcとを備えている。チョークコイルLcの一端は、この昇圧型電力変換回路Pcの入力端子であり、ダイオードD1のカソード端子とダイオードD2のカソード端子とに接続されている。チョークコイルLcの他端は、FETQcのドレイン端子とダイオードDcのアノード端子とに接続されている。FETQcのゲート端子制御端子は、この昇圧型電力変換回路Pcの制御端子であり、スイッチング制御部3の第3の出力端子に接続されている。FETQcのソース端子は、この昇圧型電力変換回路Pcのグランドに接続されている。すなわち、スイッチ素子であるFETQcの一方の端子は、チョークコイルLcの他端およびダイオードDcのアノード端子に接続され、FETQcの他方の端子はグランドに接続されている。ダイオードDcのカソード端子は、この昇圧型電力変換回路Pcの出力端子であり、平滑コンデンサC1の一端に接続されている。チョークコイルLcには、交流電源Vacの一方の出力電圧が正のときと交流電源Vacの他方の出力電圧が正のときとに入力電流が流れる。FETQcは、チョークコイルLcとグランドとの間に電流を流すか否かを切り換える。ダイオードDcは、チョークコイルLcが放出する電流を流して、昇圧型電力変換回路Pcの出力電圧とする。本実施形態に於いて、チョークコイルLcに流れる電流を、電流ILcとする。更に、FETQcのドレイン端子からソース端子に流れる電流を、電流IQcとする。電源装置1の動作図1および図2を参照して、図1の電源装置1の動作について説明する。図2aの縦軸は、交流電源Vacが印加する電圧を示している。図2bは、電流IL1の波形に於ける包絡線の波形を示している。図2bの縦軸は、電流IL1の波形に於ける包絡線の電流値を示している。電流IL1の波形は三角波であり、電流IL2,ILc,IQ1,IQ2,IQcの波形も三角波である。図2cは、電流IL2の波形に於ける包絡線を示している。図2cの縦軸は、電流IL2の波形に於ける包絡線の電流値を示している。図2dは、電流ILcの波形に於ける包絡線を示している。図2dの縦軸は、電流ILcの波形に於ける包絡線の電流値を示している。図2eは、電流IQ1の波形に於ける包絡線を示している。図2eの縦軸は、電流IQ1の波形に於ける包絡線の電流値を示している。図2fは、電流IQ2の波形に於ける包絡線を示している。図2fの縦軸は、電流IQ2の波形に於ける包絡線の電流値を示している。図2gは、電流IQcの波形に於ける包絡線を示している。図2gの縦軸は、電流IQcの波形に於ける包絡線の電流値を示している。図2a~gの横軸は、共通する時間tを示している。交流電源Vacが印加する電圧波形は、正弦波である。ここで、昇圧型電力変換回路P1に正の電圧が印加されているときを、正の電圧と定義する。電流IL1の波形に於ける包絡線は、交流電源Vacが印加する電圧と同じ極性の正弦波である。電流IL2の波形に於ける包絡線は、交流電源Vacが印加する電圧と逆極性の正弦波である。電流ILcの波形に於ける包絡線は、電流IL1の波形に於ける包絡線が正の部分と、電流IL2の波形に於ける包絡線が正の部分を合成した形状の波形となる。電流IQ1の波形に於ける包絡線は、交流電源Vacが印加する電圧と同じ極性の正弦波である。電流IQ2の波形に於ける包絡線は、交流電源Vacが印加する電圧と逆極性の正弦波である。電流IQcの波形に於ける包絡線は、電流IQ1の波形に於ける包絡線が正の部分と、電流IQ2の波形に於ける包絡線が正の部分を合成した形状の波形となる。本実施形態に於いて、交流電源Vacが昇圧型電力変換回路P1に印加する電圧が正のときをAの周期正の半周期と定義し、交流電源Vacが昇圧型電力変換回路P1に印加する電圧が負のときをBの周期負の半周期と定義する。スイッチング制御部3は、交流電源Vacの極性が切り換わる正負の半周期毎に、昇圧型電力変換回路P1および昇圧型電力変換回路Pcの組合せと、昇圧型電力変換回路P2および昇圧型電力変換回路Pcの組合せとに、交互にインターリーブ動作を行わせるように、昇圧型電力変換回路P1の制御端子、昇圧型電力変換回路P2の制御端子、昇圧型電力変換回路Pcの制御端子に、それぞれ制御信号を出力する。《Aの周期の動作説明》次に、図3および図4を参照して、電源装置1のAの周期の動作を説明する。Aの周期とは、交流電源Vacが昇圧型電力変換回路P1に印加する電圧が正のときである。スイッチング制御部3は、FETQ1とFETQ2とを同じ位相でオン/オフ動作するように制御する。すなわち、スイッチング制御部3は、昇圧型電力変換回路P1の制御端子および昇圧型電力変換回路P2の制御端子に同じ位相の信号を出力する。スイッチング制御部3は、FETQ1とFETQ2とは異なる位相でFETQcをオン/オフするインターリーブ動作を行わせるように制御する。すなわち、スイッチング制御部3は、昇圧型電力変換回路P1の制御端子に出力する信号の位相とは異なる位相を有し、かつ、昇圧型電力変換回路P2の制御端子に出力する信号の位相とは異なる位相を有する信号を、昇圧型電力変換回路Pcの制御端子に出力する。スイッチング制御部3は、FETQ1とFETQ2のいずれかがオフの期間に、FETQcをオンするように制御する。すなわち、スイッチング制御部3は、昇圧型電力変換回路P1の制御端子に出力する信号がオフの期間、かつ、昇圧型電力変換回路P2の制御端子に出力する信号がオフの期間にオンする信号を、昇圧型電力変換回路Pcの制御端子に出力する。図3に於いては、図1に示す電源装置1の構成から、Aの周期には電流が流れない回路要素を省略し、かつ、実線W1、破線W2、実線W3、破線W4によって、それぞれの時間ごとに流れる電流を示している。ポイントCは、FETQ2のソース端子と、ダイオードD3のアノード端子と、グランドとが接続している場所である。ポイントDは、交流電源Vacの一方の端子の場所である。ポイントEは、交流電源Vacの他方の端子の場所である。図4aは、制御信号Vs1の電圧波形を示している。図4aの縦軸は、制御信号Vs1の電圧を示している。図4bは、制御信号Vs2の電圧波形を示している。図4bの縦軸は、制御信号Vs2の電圧を示している。図4cは、制御信号Vs3の電圧波形を示している。図4cの縦軸は、制御信号Vs3の電圧を示している。図4dは、電流IL1の波形を示している。図4dの縦軸は、電流IL1を示している。図4eは、電流IL2の波形を示している。図4eの縦軸は、電流IL2を示している。図4fは、電流ILcの波形を示している。図4fの縦軸は、電流ILcを示している。図4gは、電流IQ1の波形を示している。図4gの縦軸は、電流IQ1を示している。図4hは、電流IQ2の波形を示している。図4hの縦軸は、電流IQ2を示している。図4iは、電流IQcの波形を示している。図4iの縦軸は、電流IQcを示している。図4a~iの横軸は、共通する時間tを示している。《昇圧型電力変換回路P1の時刻T0~T1および時刻T2~T3の動作》時刻T0~T1および時刻T2~T3の期間は、図4aに示すように、スイッチング制御部3からの制御信号Vs1がHレベルとなる。ここでHレベルとは、スイッチ素子のゲート端子に印加して、当該スイッチ素子をオンする電圧のことをいう。これにより、FETQ1のゲート端子がHレベルとなってFETQ1はオンし、図4hに示す電流IQ1が次第に増加する。電流IQ1が流れると、図4eに示す電流IL1も次第に増加し、チョークコイルL1にエネルギを蓄える。このとき、図3の実線W1に示すように、ポイントD交流電源Vacの一方の端子から、チョークコイルL1、FETQ1、ポイントCの経路で電流が流れる。この電流は、ポイントCで分流する。分流した一方の電流は、ポイントCからダイオードD3、ポイントE交流電源Vacの他方の端子の経路で流れる。分流した他方の電流は、ポイントC、FETQ2の寄生ダイオード、チョークコイルL2、ポイントE交流電源Vacの他方の端子の経路で流れる。これにより、図4hに示す電流IQ2と、図4eに示す電流IL2とは負の値となり、図3の矢印とは逆方向に流れる。なお、図3の実線W1では、ポイントC以降の電流の流れは省略している。《昇圧型電力変換回路P1の時刻T1~T2および時刻T3~T4の動作》時刻T1~T2および時刻T3~T4の期間は、図4aに示すように、スイッチング制御部3からの制御信号Vs1がLレベルとなる。ここでLレベルとは、スイッチ素子のゲート端子に印加して、当該スイッチ素子をオフする電圧のことをいう。これにより、FETQ1のゲート端子がLレベルとなってFETQ1はオフし、図4gに示す電流IQ1がゼロとなる。チョークコイルL1が蓄えたエネルギは、図4dに示す電流IL1として放出される。これにより電流IL1は、次第に減少する。このとき、図3の破線W2に示すように、チョークコイルL1からダイオードD5、平滑コンデンサC1、ポイントCの経路で電流が流れる。この電流は、ポイントCで分流する。分流した一方の電流は、ポイントCからダイオードD3、ポイントE交流電源Vacの他方の端子の経路で流れる。分流した他方の電流は、ポイントCからFETQ2の寄生ダイオード、チョークコイルL2、ポイントE交流電源Vacの他方の端子の経路で流れる。これにより、図4hに示す電流IQ2と、図4eに示す電流IL2とは負の値となり、図3の矢印とは逆方向に流れる。なお、図3の破線W2では、ポイントC以降の電流の流れは省略している。《昇圧型電力変換回路Pcの時刻T1~T2および時刻T3~T4の動作》時刻T1~T2および時刻T3~T4の期間は、図4aに示すように、スイッチング制御部3からの制御信号Vs3がHレベルとなる。これにより、FETQcのゲート端子がHレベルとなってFETQcはオンし、図4iに示す電流IQcが次第に増加する。電流IQcが流れると、図4fに示す電流ILcも次第に増加し、チョークコイルLcにエネルギを蓄える。このとき、図3の実線W3に示すように、ポイントD交流電源Vacの一方の端子からダイオードD1、チョークコイルLc、FETQc、ポイントCの経路で電流が流れる。この電流は、ポイントCで分流する。分流した一方の電流は、ポイントCからダイオードD3、ポイントE交流電源Vacの他方の端子の経路で流れる。分流した他方の電流は、ポイントCからFETQ2の寄生ダイオード、チョークコイルL2、ポイントE交流電源Vacの他方の端子の経路で流れる。これにより、図4hに示す電流IQ2と、図4eに示す電流IL2とは負の値となり、図3の矢印とは逆方向に流れる。なお、図3の実線W3では、FETQ2を通る経路は省略している。《昇圧型電力変換回路Pcの時刻T0~T1および時刻T2~T3の動作》時刻T0~T1および時刻T2~T3の期間は、図4aに示すように、スイッチング制御部3からの制御信号Vs3がLレベルとなる。これにより、FETQcのゲート端子がLレベルとなってFETQcはオフし、図4iに示す電流IQcがゼロとなる。チョークコイルLcが蓄えたエネルギは、図4fに示す電流ILcとして放出される。これにより電流ILcは、次第に減少する。このとき、図3の破線W4に示すように、チョークコイルLcから平滑コンデンサC1、ポイントCの経路で電流が流れる。この電流は、ポイントCで分流する。分流した一方の電流は、ポイントCからダイオードD3、ポイントE交流電源Vacの他方の端子の経路で流れる。分流した他方の電流は、ポイントCからFETQ2の寄生ダイオード、チョークコイルL2、ポイントE交流電源Vacの他方の端子の経路で流れる。これにより、図4hに示す電流IQ2と、図4eに示す電流IL2とは負の値となり、図3の矢印とは逆方向に流れる。なお、図3の破線W4では、ポイントC以降の電流の流れは省略している。《Bの周期の動作説明》次に、図5および図6を参照して、電源装置1のBの周期の動作を説明する。Bの周期とは、交流電源Vacが昇圧型電力変換回路P1に印加する電圧が負のときである。図5に於いては、図1に示す電源装置1の構成から、Bの周期には電流が流れない回路要素を省略し、かつ、実線W5、破線W6、実線W7、破線W8によって、それぞれの時間ごとに流れる電流を示している。ポイントC~Eの場所は、図3と同様である。ポイントFは、FETQ1のソース端子と、FETQcのソース端子とが接続している場所である。図6aは、制御信号Vs1の電圧波形を示している。図6aの縦軸は、制御信号Vs1の電圧を示している。図6bは、制御信号Vs2の電圧波形を示している。図6bの縦軸は、制御信号Vs2の電圧を示している。図6cは、制御信号Vs3の電圧波形を示している。図6cの縦軸は、制御信号Vs3の電圧を示している。図6dは、電流IL1の波形を示している。図6dの縦軸は、電流IL1を示している。図6eは、電流IL2の波形を示している。図6eの縦軸は、電流IL2を示している。図6fは、電流ILcの波形を示している。図6fの縦軸は、電流ILcを示している。図6gは、電流IQ1の波形を示している。図6gの縦軸は、電流IQ1を示している。図6hは、電流IQ2の波形を示している。図6hの縦軸は、電流IQ2を示している。図6iは、電流IQcの波形を示している。図6iの縦軸は、電流IQcを示している。図6a~iの横軸は、共通する時間tを示している。Bの周期では、スイッチング制御部3により、Aの周期と同様に、FETQ1とFETQ2は同じ位相でオン/オフ動作を行い、FETQcはFETQ1とFETQ2とは異なる位相でオン/オフするインターリーブ動作が行われるように制御される。《昇圧型電力変換回路P2の時刻T0a~T1aおよび時刻T2a~T3aの動作》時刻T0a~T1aおよび時刻T2a~T3aの期間は、図6bに示すように、スイッチング制御部3からの制御信号Vs2がHレベルとなる。これにより、FETQ2のゲート端子がHレベルとなってFETQ2はオンし、図6hに示す電流IQ2は次第に増加する。電流IQ2が流れると、図6eに示す電流IL2も次第に増加し、チョークコイルL2にエネルギを蓄える。このとき、図5の実線W5に示すように、ポイントE交流電源Vacの他方の端子からチョークコイルL2、FETQ2、ポイントCの経路で電流が流れる。この電流は、ポイントCで分流する。分流した一方の電流は、ポイントCからダイオードD4、ポイントD交流電源Vacの一方の端子の経路で流れる。分流した他方の電流は、ポイントCからポイントF、FETQ1の寄生ダイオード、チョークコイルL1、ポイントD交流電源Vacの一方の端子の経路で電流が流れる。これにより、図6gに示す電流IQ1と、図6dに示す電流IL1とは負の値となり、図5の矢印とは逆方向に流れる。なお、図5の実線W5では、ポイントC以降の電流の流れは省略している。《昇圧型電力変換回路P2の時刻T1a~T2aおよび時刻T3a~T4aの動作》時刻T1a~T2aおよび時刻T3a~T4aの期間は、図6aに示すように、スイッチング制御部3からの制御信号Vs2がLレベルとなる。これにより、FETQ2のゲート端子がLレベルとなってFETQ2はオフし、図6hに示す電流IQ2がゼロとなる。チョークコイルL2が蓄えたエネルギは、図6eに示す電流IL2として放出される。これにより電流IL2は、次第に減少する。このとき、図5の破線W6に示すように、チョークコイルL2からダイオードD6、平滑コンデンサC1、ポイントFの経路で電流が流れる。この電流は、ポイントFで分流する。分流した一方の電流は、ポイントFからポイントC、ダイオードD4、ポイントD交流電源Vacの一方の端子の経路で流れる。分流した他方の電流は、ポイントFからFETQ1の寄生ダイオード、チョークコイルL1、ポイントD交流電源Vacの一方の端子の経路で流れる。これにより、図6gに示す電流IQ1と、図6dに示す電流IL1とは負の値となり、図5の矢印とは逆方向に流れる。なお、図5の破線W6では、ポイントF以降の電流の流れは省略している。《昇圧型電力変換回路Pcの時刻T1a~T2aおよび時刻T3a~T4aの動作》時刻T1a~T2aおよび時刻T3a~T4aの期間は、図6aに示すように、スイッチング制御部3からの制御信号Vs3がHレベルとなる。これにより、FETQcのゲート端子がHレベルとなってFETQcはオンし、図6iに示す電流IQcが次第に増加する。電流IQcが流れると、図6fに示す電流ILcも次第に増加し、チョークコイルLcにエネルギを蓄える。このとき、図5の実線W7に示すように、ポイントE交流電源Vacの他方の端子からダイオードD2、チョークコイルLc、FETQc、ポイントFの経路で電流が流れる。この電流は、ポイントFで分流する。分流した一方の電流は、ポイントFからポイントC、ダイオードD4、ポイントD交流電源Vacの一方の端子の経路で流れる。分流した他方の電流は、ポイントFからFETQ1の寄生ダイオード、チョークコイルL1、ポイントD交流電源Vacの一方の端子の経路で流れる。これにより、図6gに示す電流IQ1と、図6dに示す電流IL1とは負の値となり、図5の矢印とは逆方向に流れる。なお、図5の実線W7では、FETQ1を通る経路は省略している。Bの周期に於ける昇圧型電力変換回路Pcの時刻T1a~T2aおよび時刻T3a~T4aの動作は、Aの周期に於ける昇圧型電力変換回路Pcの時刻T1~T2および時刻T3~T4の動作とは異なり、分流した他方の電流は、ポイントFからFETQ1の寄生ダイオード、チョークコイルL1、ポイントD交流電源Vacの一方の端子の経路で流れる。《昇圧型電力変換回路Pcの時刻T0a~T1aおよび時刻T2a~T3aの動作》時刻T0a~T1aおよび時刻T2a~T3aの期間は、図6aに示すように、スイッチング制御部3からの制御信号Vs3がLレベルとなる。これにより、FETQcのゲート端子がLレベルとなってFETQcはオフし、図6iに示す電流IQcがゼロとなる。チョークコイルLcが蓄えたエネルギは、図6fに示す電流ILcとして放出される。これにより電流ILcは、次第に減少する。このとき、図5の破線W8に示すように、チョークコイルLcから平滑コンデンサC1、ポイントFの経路で電流が流れる。この電流は、ポイントFで分流する。分流した一方の電流は、ポイントFからポイントC、ダイオードD4、ポイントD交流電源Vacの一方の端子の経路で流れる。分流した他方の電流は、ポイントFからFETQ1の寄生ダイオード、チョークコイルL1、ポイントD交流電源Vacの一方の端子の経路で流れる。これにより、図6gに示す電流IQ1と、図6dに示す電流IL1とは負の値となり、図5の矢印とは逆方向に流れる。なお、図5の破線W8では、ポイントF以降の電流の流れは省略している。Bの周期に於ける昇圧型電力変換回路Pcの時刻T0a~T1aおよび時刻T2a~T3aの動作は、Aの周期に於ける昇圧型電力変換回路Pcの時刻T0~T1および時刻T2~T3の動作とは異なり、分流した他方の電流は、ポイントFからFETQ1の寄生ダイオード、チョークコイルL1、ポイントD交流電源Vacの一方の端子の経路で流れる。本実施形態の効果以上説明した本実施形態では、次のA~Gのような効果がある。A電源装置1は、昇圧型電力変換回路Pcを共通の電力変換回路として、交流電源Vacの正負の各半周期毎に、昇圧型電力変換回路P1,P2のそれぞれを昇圧型電力変換回路Pcと組み合わせてインターリーブ動作をするように構成した。これにより、簡易な回路構成でありながら、高効率の電源装置1を提供することができる。B電源装置1は、複数の昇圧型電力変換回路P1,P2,Pcによってインターリーブ動作を行っている。各昇圧型電力変換回路P1,P2,Pcに電流が分流することにより、電源装置1は、各相の入力リップル電流が少なくなる。これにより、入力リップル電流に起因する電磁妨害を抑止するために電源装置1と負荷2との間に接続するEMIElectroMagneticInterferenceフィルタ不図示を、小型化することができる。C電源装置1は、インターリーブ動作を行うことで相数が増え、各昇圧型電力変換回路P1,P2,Pcに電流が分流する。これにより、昇圧型電力変換回路P1,P2,PcのチョークコイルL1,L2,Lcを小型化することができる。D電源装置をブリッジレスにすること、電源装置がインターリーブ動作を行うことのそれぞれに於いて、交流電源の交流電圧が低い場合の効率を改善することができる。それに対して、本実施形態の電源装置1は、ブリッジレスの構成で、かつ、インターリーブ動作を行っているので、交流電源Vacの交流電圧が低い場合の効率を更に改善することができる。E電源装置1は、昇圧型電力変換回路P1,P2,Pcの個数分だけチョークコイルL1,L2,Lcを分けることができる。そのため、電力変換回路を薄型に構成することができ、よって電源装置1を薄型に構成できる。F電源装置1は、熱源である昇圧型電力変換回路P1,P2,Pcを分散して配置することができる。そのため、各電力変換回路を大容量化し、よって電源装置1を大容量化することができる。G電源装置1のスイッチング制御部3は、昇圧型電力変換回路P1の制御端子に出力する信号がオフの期間、かつ、昇圧型電力変換回路P2の制御端子に出力する信号がオフの期間にオンする信号を、昇圧型電力変換回路Pcの制御端子に出力する。これにより、昇圧型電力変換回路Pcがチョークコイルにエネルギを蓄える期間と、昇圧型電力変換回路P1および昇圧型電力変換回路P2がチョークコイルにエネルギを蓄える期間とが重ならないので、当該電源装置1の効率を改善することができる。変形例本発明は、上記実施形態に限定されることなく、本発明の趣旨を逸脱しない範囲で、変更実施が可能である。この利用形態や変形例としては、例えば、次のa~hのようなものがある。a変形例a~dの電源装置1は、実施形態の電源装置1図1と同様の構成を有している。変形例a~dに於ける電源装置1のスイッチング制御部3は、図7に示す制御信号Vs1~Vs3を出力する。図7a-1,b-1,c-1,d-1の縦軸は、制御信号Vs1の電圧を示している。図7a-2,b-2,c-2,d-2の縦軸は、制御信号Vs2の電圧を示している。図7a-3,b-3,c-3,d-3の縦軸は、制御信号Vs3の電圧を示している。図7a-1~d-3の横軸は、共通する時刻tを示している。以下、図7a-1~a-3を参照して、変形例aを説明する。変形例aでは、図7a-1に示すように、制御信号Vs1は、時刻t0でオンし、時刻t2でオフしている。図7a-2に示すように、制御信号Vs2は、時刻t1でオンし、時刻t3でオフしている。図7a-3に示すように、制御信号Vs3は、時刻t4でオンし、時刻t5でオフしている。制御信号Vs2がオフしたのち、制御信号Vs3がオンするまで、所定のOFF期間が存在している。さらに、制御信号Vs3がオフしたのち、次に制御信号Vs1がオンするまで、所定のOFF期間が存在している。この変形例に於いて、制御信号Vs1,Vs2と、制御信号Vs3とは異なる位相である。制御信号Vs1と制御信号Vs2とは異なる位相である。このように、制御信号Vs1,Vs2の位相が時刻t0から時刻t1までの期間だけずれていても、制御信号Vs1,Vs2と制御信号Vs3との間にOFF期間が存在しても、電源装置1図1は動作することができ、実施形態で記載したのと同様な効果を得ることができる。b変形例bでは、図7b-1に示すように、制御信号Vs1は、時刻t0でオンし、時刻t2bでオフしている。図7b-2に示すように、制御信号Vs2は、時刻t1でオンし、時刻t3bでオフしている。図7b-3に示すように、制御信号Vs3は、時刻t2bでオンし、時刻t4bでオフしている。更に、制御信号Vs3がオフしたのち、次の制御信号Vs1のオンまでには、所定のOFF期間が存在している。この変形例に於いて、制御信号Vs1,Vs2と、制御信号Vs3とは異なる位相である。制御信号Vs1と制御信号Vs2とは異なる位相である。このように、制御信号Vs1,Vs2の位相が時刻t0から時刻t1までの期間だけずれていても、制御信号Vs1,Vs2と制御信号Vs3との間にOFF期間が存在しても、電源装置1図1は動作することができ、実施形態で記載したのと同様な効果を得ることができる。c変形例cでは、図7c-1に示すように、制御信号Vs1は、時刻t0でオンし、時刻t1cでオフしている。図7c-2に示すように、制御信号Vs2は、時刻t1cでオンし、時刻t2cでオフしている。図7c-3に示すように、制御信号Vs3は、時刻t2cでオンし、時刻t3cでオフしている。この変形例に於いて、制御信号Vs1,Vs2と、制御信号Vs3とは異なる位相である。制御信号Vs1と制御信号Vs2とは異なる位相である。このように、制御信号Vs1,Vs2の位相が重ならずとも、制御信号Vs1,Vs2と制御信号Vs3との間にOFF期間が存在しなくても、電源装置1図1は動作することができ、実施形態で記載したのと同様な効果を得ることができる。d変形例dでは、図7d-1,d-2に示すように、制御信号Vs1,Vs2は、時刻t0でオンし、時刻t2dでオフしている。図7d-3に示すように、制御信号Vs3は、時刻t1dでオンし、時刻t3dでオフしている。この変形例に於いて、制御信号Vs1,Vs2と、制御信号Vs3とは異なる位相である。制御信号Vs1と制御信号Vs2とは同じ位相である。このように、制御信号Vs1,Vs2と制御信号Vs3のオン期間が時刻t1dから時刻t2dで重なっていたとしても、電源装置1図1は動作することができ、実施形態で記載したのと同様な効果を得ることができる。e電力変換回路のスイッチ素子はFETに限定されず、IGBTInsulatedGateBipolarTransistorなどの他のスイッチ素子であってもよい。f実施形態の電源装置1は、それぞれのチョークコイルL1,L2,Lcが別々に構成されている。しかし、これに限られず、電源装置1は、チョークコイルL1,L2がカップリングされた構成、例えば、1つのコアに両方の巻線が巻回された構成としてもよい。更に、電源装置1は、チョークコイルL1,L2,Lcのすべてがカップリングされた構成としてもよい。g上記実施形態では、特に言及していないが、チョークコイルL1,L2,LcのL値インダクタンス値は必ずしも同じ値としなくてもよい。昇圧型電力変換回路Pcは、交流電源Vacの正負の両方の極性で動作し続ける。当該昇圧型電力変換回路Pcの入力電流の経路には、二つのダイオードダイオードD1,D2が接続されている。そのため、チョークコイルLcのL値をチョークコイルL1,L2のL値よりも大きくすることで、電流ILcを電流IL1,IL2よりも小さくすることができる。これにより、電源装置1の整流損失を効果的に低減することができる。h実施形態の第3の昇圧手段に代えて、交流電源Vacの一方の端子と他方の端子には、2つのチョークコイルLc1,Lc2不図示を接続し、これらチョークコイルLc1,Lc2に、それぞれダイオードD1,D2を順方向接続し、ダイオードD1,D2のカソード端子をFETQcのドレイン端子に接続して、新たな第3の昇圧手段を構成してもよい。これにより、実施形態の第3の昇圧手段と同様に、交流電源Vacの一方の出力電圧が正のときに昇圧した電圧を出力すると共に、交流電源Vacの他方の出力電圧が正のときに昇圧した電圧を出力することができる。"