電源により印加されるセンサ電圧に応じたゲインで加速度に対応する検出電圧を出力する加速度センサと、印加されるAD電圧に応じたゲインで前記加速度センサの出力する検出電圧をアナログ/デジタル変換して変換した値を出力するAD変換部と、前記加速度センサに電圧印加する電源の電圧を検出し、検出した電源電圧に基づき前記加速度センサに印加される前記センサ電圧を推定するセンサ電圧推定手段と、予め設定された加速度センサ若しくはAD変換器における電圧とゲインとの相関情報を保持し、前記センサ電圧推定手段の推定したセンサ電圧に応じたゲインで変換された値になるように、前記AD変換部から出力される値を前記相関情報を用いて補正する補正部とを備えることを特徴とする加速度検出装置。前記センサ電圧推定手段は、前記電源から前記加速度センサに至る経路上の抵抗又はインピーダンスによる電圧ドロップに関する電圧ドロップ情報を有し、前記電圧ドロップ情報に基づき得られる電圧ドロップ値を前記検出した電源電圧から差し引いた値を前記センサ電圧として推定する請求項1に記載の加速度検出装置。前記加速度センサに電圧印加する電源とは別に、前記AD変換部に電圧印加するAD電源を設けている請求項1又は2に記載の加速度検出装置。前記検出した電源電圧に基づき前記加速度センサと電源との間の経路に短絡が発生したか否かを判定する短絡判定部を設けている請求項3に記載の加速度検出装置。検出精度を向上させるために分解能を向上させるアプローチが一般的にとられるものの、検出精度に影響を与える要素として、分解能以外には、個体バラツキや温度バラツキ、電源バラツキ等の種々のバラツキ要素があり、これらに対する補償も考慮しなければ、検出精度の向上を真に追求したとは言えない。この中でも分解能以外では電源バラツキ要素が支配的である。すなわち、加速度センサは、電源により印加されるセンサ電圧に応じたゲインで出力電圧を出力し、AD変換部は、電源により印加されるAD電圧に応じたゲインで検出電圧をAD変換するので、加速度センサに印加されるセンサ電圧と、AD変換器に印加されるAD電圧とが一致していないという電源バラツキがあると、各々のゲインが一致せずに誤差が生じ、検出精度が低下してしまう。本発明は、このような課題に着目してなされたものであって、その目的は、加速度センサ及びAD変換器に印加される電圧が一致しない場合であっても、誤差を低減又は無くして検出精度を向上させた加速度検出装置を提供することである。本発明は、かかる目的を達成するために、次のような手段を講じたものである。すなわち、本発明の加速度検出装置は、電源により印加されるセンサ電圧に応じたゲインで加速度に対応する検出電圧を出力する加速度センサと、印加されるAD電圧に応じたゲインで前記加速度センサの出力する検出電圧をアナログ/デジタル変換して変換した値を出力するAD変換部と、前記加速度センサに電圧印加する電源の電圧を検出し、検出した電源電圧に基づき前記加速度センサに印加される前記センサ電圧を推定するセンサ電圧推定手段と、予め設定された加速度センサ若しくはAD変換器における電圧とゲインとの相関情報を保持し、前記センサ電圧推定手段の推定したセンサ電圧に応じたゲインで変換された値になるように、前記AD変換部から出力される値を前記相関情報を用いて補正する補正部とを備えることを特徴とする。このように、センサ電圧推定手段が加速度センサに電圧印加する電源の電圧を検出し、検出した電源電圧に基づき加速度センサに印加されるセンサ電圧を推定し、補正部が、予め設定された加速度センサ若しくはAD変換器における電圧とゲインとの相関情報を保持し、推定したセンサ電圧に応じたゲインで変換された値となるように、AD変換部から出力される値を相関情報を用いて補正するので、センサ電圧及びAD電圧が一致しない場合であっても、補正後の値が加速度センサに印加されるセンサ電圧に応じたゲインで変換された値となり、誤差を低減又は無くして検出精度を向上させることが可能となる。より検出精度を向上させるためには、前記センサ電圧推定手段は、前記電源から前記加速度センサに至る経路上の抵抗又はインピーダンスによる電圧ドロップに関する電圧ドロップ情報を有し、前記電圧ドロップ情報に基づき得られる電圧ドロップ値を前記検出した電源電圧から差し引いた値を前記センサ電圧として推定するように構成するのが好ましい。電源と加速度センサとの間の経路において短絡が発生した場合であっても装置全体の電源遮断を回避するためには、前記加速度センサに電圧印加する電源とは別に、前記AD変換部に電圧印加するAD電源を設けていることが望ましい。電源と加速度センサとの間におけるハーネス部等の経路で短絡が発生したか否かを他の障害と切り分けて判別可能とするためには、前記検出した電源電圧に基づき前記加速度センサと電源との間の経路に短絡が発生したか否かを判定する短絡判定部を設けていることが効果的である。本発明は、以上説明したように、加速度センサに電圧印加する電源の電圧に基づき加速度センサに印加されるセンサ電圧を推定し、推定したセンサ電圧に応じたゲインで変換された値となるように、AD変換部から出力される値を加速度センサ若しくはAD変換部における電圧とゲインとの相関情報を用いて補正するので、センサ電圧及びAD変換部に印加されるAD電圧が一致しない場合であっても、補正後の検出値が加速度センサに印加されるセンサ電圧に応じたゲインで変換された値となり、誤差を低減又は無くして検出精度を向上させることが可能となる。以下、本発明の一実施形態に係る加速度検出装置を、図面を参照して説明する。加速度検出装置は、図1に示すように、加速度センサ1と、加速度センサ1に電力供給するとともに加速度センサ1から出力される検出電圧Vdatを入力するコントローラ3とを備えている。加速度センサ1は、コネクタ部2a及びハーネス部2bを介してコントローラ3と電気的に接続され、コントローラ3から印加されるセンサ電圧VSEをベースとし、センサ電圧VSEに応じたゲインで加速度に対応する検出電圧Vdatを出力する加速度検出デバイス10を有する。コントローラ3は、加速度センサ1に電力供給するためのセンサ電源30と、アナログインターフェイス部31を介して加速度センサ1から入力した検出電圧Vdatをアナログ/デジタル変換し、変換した値を出力するAD変換部32と、アナログインターフェイス部31及びAD変換部32に電力供給するAD電源33とを有する。AD変換部32は、AD電源33により印加されるAD電圧VASをベースとし、AD電圧VASに応じたゲインで変換を行う。図中では、センサ電源30側のグランドVSGとAD電源33側のグランドVAGとが接続されている。AD電源33は、図示しないCPU等を備えた主要デバイスにも電力を供給するメイン電源でもある。上記構成に加え、図2に示すように、加速度センサ1に電圧印加するセンサ電源30の電圧センサ電源電圧VSOを検出する電源電圧検出手段4と、電源電圧検出手段4の検出した電源電圧センサ電源電圧VSOに基づき加速度センサ1に印加されるセンサ電圧VSEを推定するセンサ電圧推定手段5と、予め設定された加速度センサ1若しくはAD変換部32における電圧とゲインとの相関情報6aを保持し、センサ電圧推定手段5の推定したセンサ電圧VSEに応じたゲインで変換された値になるように、検出電圧Vdatを変換するAD変換部32から出力される値を相関情報6aを用いて補正する補正部6とを設けている。具体的には、加速度センサ1からの検出電圧Vdatをアナログ/デジタル変換するために以下の手段を講じている。すなわち、図2に示すように、加速度センサ1からの検出電圧Vdatをインターフェイス回路部31aゲイン:Gsに入力し、インターフェイス回路部31aからレベル変換加速度信号VdatGsを出力し、このレベル変換加速度信号VdatGsをAD変換部32においてAD電源33から印加されるAD電圧VASに応じたゲインAdmax/VASで変換し、変換した値VdatGsAdmax/VASを出力する。電源電圧検出手段4は、加速度センサ1に電圧印加するセンサ電源30の電圧センサ電源電圧VSOを検出するもので、具体的には、次のように構成されている。すなわち、図2に示すように、センサ電源電圧VSOを電圧変換部40ゲイン:Gvに入力し、電圧変換部40から分圧センサ電源電圧VSOGvを出力し、この分圧センサ電源電圧VSOGvをセンサ電源電圧用AD変換部41においてAD電源33から印加されるAD電圧VASに応じたゲインAdmax/VASで変換し、センサ電源電圧検出値VSOGvAdmax/VASを出力する。また、予め定めた基準電圧Vrefを基準電圧生成部42から出力し、この基準電圧Vrefを基準電圧用AD変換部43においてAD電源33から印加されるAD電圧VASに応じたゲインAdmax/VASで変換し、基準電圧検出値VrefAdmax/VASを出力する。そして、センサ電源電圧検出値VSOGvAdmax/VASにゲイン1/Gvを乗じてAD電圧とセンサ電源電圧の比VSOAdmax/VASを算出し、除算器44においてAD電圧とセンサ電源電圧の比VSOAdmax/VASを基準電圧検出値VrefAdmax/VASで除算して、センサ電源電圧と基準電圧の比VSO/Vrefを算出し、このセンサ電源電圧と基準電圧の比VSO/Vrefに対し予め定めた基準電圧値Vrefを乗算器45で乗算することでセンサ電源電圧VSOを求める。これは、AD電圧VASがバラついた場合に、アナログ/デジタル変換後の値が正しい値であるとは限らないため、センサ電源電圧VSOを変換する際のゲインと同じゲインで既知の基準電圧値Vrefをアナログ/デジタル変換し、各々の変換結果を除算することでバラついたゲイン電源バラツキによる誤差をキャンセルして真のセンサ電源電圧VSOを求めている。センサ電圧推定手段5は、電源電圧検出手段4の検出した電源電圧センサ電源電圧VSOに基づき加速度センサ1に印加されるセンサ電圧VSEを推定するもので、センサ電源30から加速度センサ1に至る経路上の抵抗又はインピーダンスによる電圧ドロップに関する電圧ドロップ情報50を有し、電圧ドロップ情報50に基づき得られる電圧ドロップ値Drを電源電圧センサ電源電圧VSOから差し引いた値VSO-Drをセンサ電圧VSEとして推定する。勿論、検出した電源電圧センサ電源電圧VSOをそのままセンサ電圧VSEとして推定してもよい。具体的には、電圧ドロップ情報50は、センサ電源30から加速度センサ1に至る片道一方向の配線コネクタ合成抵抗をRhとし、加速度センサ1に供給される電流をIsとした場合に、電圧ドロップ値Dr=Rh×Isで表される式に関する情報である。ドロップ補正部51は、上記の電圧ドロップ情報50を保持し、上記の式を用いて電圧ドロップ値Drを算出し、電源電圧検出手段4の検出した電源電圧センサ電源電圧VSOから電圧ドロップ値Drを減算器52において減算した値VSO-Drをセンサ電圧VSEとしている。本実施形態では、加速度センサ1に供給される電流Isを予め測定した平均値として記憶しているが、電流検出器を設けて随時検出した電流値を用いて電圧ドロップ値Drを算出するように構成してもよい。このように構成すると、より検出精度を向上させることが可能となる。また、本実施形態では、電圧ドロップ情報50は、電圧ドロップ値Drを算出するための式であるが、電圧ドロップ値Drを予めテーブル化して記憶しておいてもよい。補正部6は、加速度センサ1の仕様である供給される電圧とゲインとの関係グラフ等の相関情報6aを記憶保持しており、センサ電圧推定手段5の推定したセンサ電圧VSEに応じたゲインで変換された値になるように、AD変換部32から出力される値VdatGsAdmax/VASを相関情報6aを用いて補正する。本実施形態では、AD電圧VASが一定であるとして、センサ電圧VSE毎に補正値を関連付けた相関情報6aを規定しておき、相関情報6aのうちセンサ電圧VSEに対応する補正値を取得し、乗算器6bにおいて上記AD変換部32から出力される値VdatGsAdmax/VASに補正値を乗算することで行う。本実施形態では、補正値をセンサ電圧VSE毎に関連付けてテーブルで記憶しておき、推定したセンサ電圧VSEに対応する補正値を用いているが、センサ電圧VSEに基づき補正値を演算で算出するように構成してもよい。なお、別途にAD電圧VASを検出する手段を設けて、検出したAD電圧VASと推定したセンサ電圧VSEと相関情報6aとを用いて補正するようにしてもよい。また、本実施形態では、相関情報として加速度センサにおける電源とゲインとの関係を保持しているが、加速度センサ1若しくはAD変換部32の少なくとも一方における電圧とゲインとの関係を保持するようにしてもよい。このように構成すれば、センサ電圧が50Vとして、475Vから525Vまで±5で電圧がバラつき、定型では10000VGとなる検出ゲインが、475Vで0906VG、525Vで1094VGの範囲でバラついてしまう場合であっても、これを適切に補正して検出精度を向上させることが可能となる。ところで、従来では、図6に示すように、コントローラ1003側に設けたメイン電源1033からハーネス部1002bを介して加速度センサ1001に電圧印加するとともに、同じメイン電源1033からアナログ回路部1034及びデジタル回路部1035に電力供給するように加速度検出装置を構成していた。この場合、アナログ回路部1034、デジタル回路部1035及び外部の加速度センサ1001の電源を全て一つの回路で実施しているために、出力電力が大きく、損失を減らすためにスイッチング方式の電源を採用していたが、スイッチングノイズが発生し、高度なEMC要求のある適用例例えば本実施形態の加速度検出装置を自動車制振装置における振動を検出する振動検出部として適用した場合等が挙げられるでは、ノイズ対策用の部品が別途必要になる場合がある。また、この構成では、外部のハーネス部1002bからEMCノイズが内部電源に混入するため、EMCノイズの影響を緩和するためにコイルによるフィルタ分岐LCを設けているが、このフィルタ分岐LCのデバイスが高価なため、製造コストが増大してしまう。さらに、外来サージから回路破損を防止するために、ツェナダイオード等を用いた過電圧クランプ回路CLを電源とは別に電源出力端に配置する必要がある。そこで、本実施形態では、図3に示すように、加速度センサ1に電圧印加するセンサ電源30とは別に、アナログ回路部34及びデジタル回路部35に電力を供給する電源すなわちAD変換部に電圧印加するメイン電源でもあるAD電源33を設けている。これら電源は、図4に示すように、スイッチング方式ではなく三端子レギュレータからなるドロッパ方式の電源を用いている。さらに、図3に示すように、検出した電源電圧センサ電源電圧VSOに基づき加速度センサ1と電源センサ電源30との間の経路に短絡が発生したか否かを判定する短絡判定部36を設けている。具体的には、短絡判定部36は、検出した電源電圧センサ電源電圧VSOが所定値以下である場合に短絡発生したと判定し、検出した電源電圧センサ電源電圧VSOが所定値を上回る場合に短絡発生していないと判定する。このように構成すれば、外部のハーネス部2bが短絡する等により電源短絡異常を発生させたとしても、電源垂下するのはセンサ電源30のみであるため、デジタル回路部35及びアナログ回路部34の電源が垂下せず、短絡判定部36により短絡が発生したか否かを他の障害と切り分けて検知することが可能となる。また、センサ電源30とAD電源33とを分離しているので、両電源3033の間にコイルによるフィルタ分岐LCを設ける必要がなく、コストダウンを図ることができるとともに、外来からのノイズにも強くなり、さらに、電源が分離しているので、放熱もしやすくなる。電源回路を複数設けると、コスト高になるように思われるが、フィルタ分岐用のコイルを設けることに比べれば、電源回路を複数設けた方が廉価となるので、トータルでのコストダウンが可能となる。さらに、電源を従来のスイッチング方式からドロッパ方式に変更しているので、スイッチングノイズを低減して、コントローラ内部で生じるEMCノイズレベルを格段に低減させることが可能となる。これに伴いスイッチングノイズ対策部品を省略して製造コストを低減させることも可能である。特に、本実施形態のように電源をドロッパ方式とした場合には、図4に示すように、ドロッパ回路の入出力間に逆電圧防止用のクランプダイオードが設けられるのが一般的であるので、出力負荷側の電圧が何らかの要因で上昇したとしても、入力電源側に充電するパスが発生し、過電圧から回路を保護する機能を備えている。よって、電源をドロッパ方式にした場合には、電源とは別に図6に示す過電圧クランプ回路LCを新たに設ける必要がなくなり、コストダウンを図ることが可能となる。以上のように、本実施形態の加速度検出装置は、電源センサ電源30により印加されるセンサ電圧VSEに応じたゲインで加速度に対応する検出電圧Vdatを出力する加速度センサ1と、印加されるAD電圧VASに応じたゲインAdmax/VASで加速度センサ1の出力する検出電圧Vdatをアナログ/デジタル変換して変換した値VdatGsAdmax/VASを出力するAD変換部32と、加速度センサ1に電圧印加する電源AD電源33の電圧センサ電源電圧VSOを検出し、検出した電源電圧センサ電源電圧VSOに基づき加速度センサ1に印加されるセンサ電圧VSEを推定するセンサ電圧推定手段5と、予め設定された加速度センサ若しくはAD変換器における電圧とゲインとの相関情報6aを保持し、センサ電圧推定手段5の推定したセンサ電圧VSEに応じたゲインで変換された値になるように、AD変換部32から出力される値VdatGsAdmax/VASを相関情報6aを用いて補正する補正部6とを備えている。このように、センサ電圧推定手段5が加速度センサ1に電圧印加するセンサ電源30の電圧を検出し、検出したセンサ電源電圧VSOに基づき加速度センサ1に印加されるセンサ電圧VSEを推定し、補正部6が、予め設定された加速度センサ若しくはAD変換器における電圧とゲインとの相関情報6aを保持し、推定したセンサ電圧VSEに応じたゲインで変換された値となるように、AD変換部32から出力される値VdatGsAdmax/VASを相関情報6aを用いて補正するので、センサ電源電圧VSO及びAD電圧VASが一致しない場合であっても、補正後の値が加速度センサ1に印加されるセンサ電圧VSEに応じたゲインで変換された値となり、検出誤差を低減又は無くして検出精度を向上させることが可能となる。さらに、本実施形態では、センサ電圧推定手段5は、電源センサ電源30から加速度センサ1に至る経路上の抵抗又はインピーダンスによる電圧ドロップに関する電圧ドロップ情報50を有し、電圧ドロップ情報50に基づき得られる電圧ドロップ値Drを検出した電源電圧センサ電源電圧VSOから差し引いた値VSO-Drをセンサ電圧VSEとして推定するので、ハーネスドロップ等の経路上の抵抗又はインピーダンスによる電圧ドロップを考慮して、より検出精度を向上させることが可能となる。さらにまた、本実施形態では、加速度センサ1に電圧印加する電源センサ電源30とは別に、AD変換部32に電圧印加するAD電源33を設けているので、加速度センサ1とセンサ電源30との間のハーネス部2bで短絡が生じた場合でも、コントローラ3側のAD電源33の電源遮断を回避して、システム全体の電源遮断を回避することが可能となる。さらに、センサ電源30とAD電源33とを分離しているので、両電源3033の間にコイルによるフィルタ分岐LCを設ける必要がなく、コストダウンを図ることができるとともに、外来ノイズにも堅固となる。その他、本実施形態では、検出した電源電圧センサ電源電圧VSOに基づき加速度センサ1と電源センサ電源30との間の経路に短絡が発生したか否かを判定する短絡判定部36を設けているので、ハーネス部等の外部経路において短絡が発生したか否かを他の障害と切り分けて判別することが可能となる。以上、本発明の一実施形態について説明したが、各部の具体的な構成は、上述した実施形態のみに限定されるものではない。例えば、本実施形態では、図3に示すように、アナログ回路部34及びデジタル回路部35の電源を共通化しているが、図5に示すように、アナログ回路部34に電力を供給するアナログ電源137とは別に、デジタル回路部35に電力を供給するデジタル電源138を設けて、電源を分離してもよい。その他、本発明の趣旨を逸脱しない範囲で種々変形が可能である。