第1の面及び第1の面の反対側の第2の面を有する第1の半導体基板と、前記第1の半導体基板に設けられた第1の素子と、前記第1の素子と電気的に接続されて前記第1の半導体基板を貫通して前記第2の面から突出して形成された貫通電極とを有する第1の集積回路と、第3の面及び第3の面の反対側に設けられた第4の面を有する第2の半導体基板と、前記第2の半導体基板に設けられた第2の素子と、前記第2の素子と電気的に接続されて前記第2の半導体基板の前記第3の面に形成された導体パターンとを有し、前記第2の面と前記第3の面を接触させずに、前記導体パターンと前記貫通電極の先端とを電気的に接続することで前記第1の集積回路と接続される第2の集積回路とを備える半導体装置。前記第1の集積回路は、前記第1の半導体基板の前記第2の面側に設けられた支持体を有し、前記貫通電極は、当該支持体を貫通して形成される請求項1に記載の半導体装置。第1の面及び前記第1の面の反対側の第2の面を有する第1の半導体基板に第1の素子及び前記第2の面から突出する貫通電極を形成して得られる上層集積回路を準備する工程と、第2の半導体基板に第2の素子を形成する工程と、前記第2の半導体基板の第3の面に導体パターンを形成して下層集積回路を生成する工程と、前記第2の面と前記第3の面とを接触させずに、前記導体パターンと、前記貫通電極の先端とを電気的に接続して前記上層集積回路と前記下層集積回路とを接続する工程とを有する半導体装置の製造方法。前記上層回路を準備する工程は、前記第1の半導体基板に第1の素子を形成する工程と、前記第1の半導体基板を貫通する絶縁部を形成する工程と、前記第1の半導体基板の平面視において前記絶縁部に囲まれた領域に貫通電極を形成する工程と、前記第1の半導体基板の前記第1の面と反対の面を研削して前記第2の面を形成し、前記第2の面から前記貫通電極を露出させて上層集積回路を生成する工程とを有する請求項3に記載の半導体装置の製造方法。前記上層回路を準備する工程は、前記第1の半導体基板に第1の素子を形成する工程と、前記第1の半導体基板の前記第2の面に支持体を設ける工程と、前記第1の半導体基板を貫通する絶縁部を形成する工程と、前記第1の半導体基板の平面視において前記絶縁部に囲まれた領域に前記支持体に至るまで貫通電極を形成する工程と、前記支持体を研削し、前記貫通電極を前記第2の面側から露出させて上層集積回路を生成する工程とを有する請求項3に記載の半導体装置の製造方法。前記支持体を設ける工程において、前記第1の半導体基板の前記第2の面に第1の支持体を設けた後、前記第1の支持体にさらに第2の支持体を設け、前記上層集積回路を生成する工程において、前記第2の支持体を研削して前記貫通電極を露出させる請求項5に記載の半導体装置の製造方法。本発明の目的は、従来の上層集積回路の下面と下層集積回路の上面とを接着剤によって接着して形成される半導体装置に比べて、放熱性及び接続信頼性を向上する半導体装置及びその製造方法を提供することにある。本発明の一態様は、上記目的を達成するため、以下の半導体装置及びその製造方法を提供する。[1]第1の面及び第1の面の反対側の第2の面を有する第1の半導体基板と、前記第1の半導体基板に設けられた第1の素子と、前記第1の素子と電気的に接続されて前記第1の半導体基板を貫通して前記第2の面から突出して形成された貫通電極とを有する第1の集積回路と、第3の面及び第3の面の反対側に設けられた第4の面を有する第2の半導体基板と、前記第2の半導体基板に設けられた第2の素子と、前記第2の素子と電気的に接続されて前記第2の半導体基板の前記第3の面に形成された導体パターンとを有し、前記第2の面と前記第3の面を接触させずに、前記導体パターンと前記貫通電極の先端とを電気的に接続することで前記第1の集積回路と接続される第2の集積回路とを備える半導体装置。[2]前記第1の集積回路は、前記第1の半導体基板の前記第2の面側に設けられた支持体を有し、前記貫通電極は、当該支持体を貫通して形成される前記[1]に記載の半導体装置。[3]第1の面及び前記第1の面の反対側の第2の面を有する第1の半導体基板に第1の素子及び前記第2の面から突出する貫通電極を形成して得られる上層集積回路を準備する工程と、第2の半導体基板に第2の素子を形成する工程と、前記第2の半導体基板の第3の面に導体パターンを形成して下層集積回路を生成する工程と、前記第2の面と前記第3の面とを接触させずに、前記導体パターンと、前記貫通電極の先端とを電気的に接続して前記上層集積回路と前記下層集積回路とを接続する工程とを有する半導体装置の製造方法。[4]前記上層回路を準備する工程は、前記第1の半導体基板に第1の素子を形成する工程と、前記第1の半導体基板を貫通する絶縁部を形成する工程と、前記第1の半導体基板の平面視において前記絶縁部に囲まれた領域に貫通電極を形成する工程と、前記第1の半導体基板の前記第1の面と反対の面を研削して前記第2の面を形成し、前記第2の面から前記貫通電極を露出させて上層集積回路を生成する工程とを有する前記[3]に記載の半導体装置の製造方法。[5]前記上層回路を準備する工程は、前記第1の半導体基板に第1の素子を形成する工程と、前記第1の半導体基板の前記第2の面に支持体を設ける工程と、前記第1の半導体基板を貫通する絶縁部を形成する工程と、前記第1の半導体基板の平面視において前記絶縁部に囲まれた領域に前記支持体に至るまで貫通電極を形成する工程と、前記支持体を研削し、前記貫通電極を前記第2の面側から露出させて上層集積回路を生成する工程とを有する前記[3]に記載の半導体装置の製造方法。[6]前記支持体を設ける工程において、前記第1の半導体基板の前記第2の面に第1の支持体を設けた後、前記第1の支持体にさらに第2の支持体を設け、前記上層集積回路を生成する工程において、前記第2の支持体を研削して前記貫通電極を露出させる前記[5]に記載の半導体装置の製造方法。請求項1又は3に係る発明によれば、従来の上層集積回路の下面と下層集積回路の上面とを接着剤によって接着して形成される半導体装置に比べて、放熱性及び接続信頼性を向上することができる。請求項2、4又は5に係る発明によれば、支持体によって接続信頼性をさらに向上することができる。請求項6に係る発明によれば、支持体の研削の工程を容易にすることができる。[第1の実施の形態]半導体装置の構成図1は、第1の実施の形態に係る半導体装置の構成の一例を示す断面図である。この半導体装置1Aは、第1の集積回路としての上層集積回路2と、第2の集積回路としての下層集積回路3とを有し、上層集積回路2に設けられる貫通電極22と、下層集積回路3に設けられるパッド31とをバンプ32を介して電気的に接続することで構成される。上層集積回路2は、主面である第1の面2a及び主面の反対側の下面である第2の面2bを有する半導体基板としてのSi基板7Aと、Si基板7Aの第1の面2aに第1の素子として複数のMOSFETMetal-Oxide-SemiconductorField-EffectTransistor等のトランジスタ素子を含む積層構造であるトランジスタ形成層20と、貫通電極22の周囲に設けられて貫通電極22とSi基板7Aとを絶縁する絶縁部21と、トランジスタ形成層20と電気的に接続されSi基板7Aを貫通して設けられる貫通電極22とを有する。なお、Si基板7Aに代えて用途に合わせて他の半導体を用いることができる。また、トランジスタ形成層20は、Si基板7Aの内層又は第2の面2bに設けるものであってもよい。また、トランジスタ形成層20は、トランジスタ素子に限らずコンデンサや抵抗等を設けるものであってもよい。貫通電極22は、上層集積回路2の第2の面2bから突出していればよいが、本実施の形態においては、例えば、上層集積回路2の基板部の厚みの2倍以上の20~200μmの長さを有するものとする。なお、一例として、上層集積回路2のサイズが4mm角、貫通電極22のサイズが5μm径、長さ100μmであり、20μmのピッチで4mm角の領域に約4万本設けられる。ここで、貫通電極22が露出する表面積は上記条件において125.6mm2となり、上層集積回路2及び下層集積回路3のそれぞれに8mm角の金属放熱板を設けた場合の放熱面積と同等である。また、所望する放熱面積を得るために貫通電極22のサイズ及び本数を決定してもよい。下層集積回路3は、主面である第3の面3a及び主面の反対側の下面である第4の面3bを有するSi基板と、内層に設けられて複数のMOSFET等の素子を含む積層構造であるトランジスタ形成層30と、第3の面3aにトランジスタ形成層30と図示しないビア等で電気的に接続される導体パターンであるパッド31と、貫通電極22とパッド31とを電気的に接続するバンプ32とを有する。なお、トランジスタ形成層30は、第3の面3a又は第4の面3bに設けられるものであってもよい。また、バンプ32に代えて導電性接着剤等の方法を用いて貫通電極22とパッド31とを接続してもよい。ここで、貫通電極22とパッド31とがバンプ32で接続されることで半導体装置1Aを構成し、下層集積回路3の第3の面3aと、上層集積回路2の第2の面2bとは互いに接触しない。また、貫通電極22は、予め定めた長さを有するため、下層集積回路3の第3の面3aと、上層集積回路2の第2の面2bとを互いに接触させる場合に比べて、上層集積回路2及び下層集積回路3の熱収縮の差により生じる反り等のストレスを吸収する。なお、貫通電極22の長さ及び硬度を選択することにより、ストレス吸収の度合いを調整してもよい。半導体装置の製造方法図2A及び2Bは、半導体装置1Aの製造工程を示す断面図である。まず、図2Aaに示すように、Si基板7Aにトランジスタ形成層20及び絶縁部21を形成する。トランジスタ形成層20は、例えば、MOSFETであればソース及びドレイン用の半導体領域とゲート絶縁膜とゲート電極とをそれぞれ形成する。絶縁部21は、平面視にて後の工程で形成される貫通電極22を囲むように形成される。まず、レジストパターンを形成し、形成したレジストパターンをエッチングマスクとしてSi基板7Aをエッチングし、レジストパターンを除去した後、形成された溝に熱酸化処理を施して溝の内面に酸化シリコンを含む絶縁膜を形成し、さらに酸化シリコンを含む絶縁膜をCVDChemicalVaporDeposition法等により堆積して形成される。次に、さらに絶縁部21の形成されたSi基板7A上にレジストパターンを形成し、形成したレジストパターンをエッチングマスクとしてSi基板7Aをエッチングして、図2Abに示すように、貫通電極形成領域22aを形成する。次に、例えば、Ta、W又はTiNを含むバリア導体膜をスパッタリング法等によって堆積し、さらに、例えばCu又はWを含む主導体膜をCVD法等によって堆積することで貫通電極形成領域22aを埋め込んで、図2Acに示すように、貫通電極22を形成する。なお、Si基板7Aの表面に堆積された不要な主導体膜及びバリア導体膜は、CMPChemicalMechanicalPolishing法等により研磨して除去され、第1の面2aが形成される。次に、図2Acに示すSi基板7Aの裏面を研削して第2の面2bを形成する。研削は、機械的な研削の後、薬液等に浸すウェットエッチングにより行われ、図2Bdに示すように、貫通電極22を露出させることで上層集積回路2を形成する。なお、トランジスタ形成層20に達しないようにSi基板7Aを研削するが、本実施の形態においては一例として、Si基板7Aの厚みが貫通電極22の長さの半分程度としている。次に、図2Beに示すように、上層集積回路2と別工程にて形成された下層集積回路3が用意される。下層集積回路3は、複数のMOSFET等を形成したトランジスタ形成層30と、第3の面3aに設けられてトランジスタ形成層30と図示しないビア等で電気的に接続されるパッド31と、貫通電極22とパッド31とを電気的に接続するバンプ32とを有する。次に、上層集積回路2と下層集積回路3とを位置合わせして、図2Bfに示すように、上層集積回路2の各貫通電極22の先端をそれぞれ下層集積回路3のパッド31にバンプ32を介して電気的に接続することで半導体装置1Aを形成する。なお、下層集積回路3の第3の面3aと、上層集積回路2の第2の面2aとは接触しない。[第2の実施の形態]第2の実施の形態は、第1の実施の形態の半導体装置1Aについて他の製造方法を示すものである。半導体装置の製造方法図3A及び3Bは、半導体装置1Aの他の製造工程を示す断面図である。まず、図3Aaに示すように、Si基板7Bにトランジスタ形成層20を形成する。なお。Si基板7Bは、第1の実施の形態のSi基板7Aに比べて薄いもの、第2の実施の形態においては絶縁部21と同程度又はそれ以上の厚みのものを用いる。次に、トランジスタ形成層20が形成されたSi基板7Bについて裏面を研削して、図3Abに示すように、絶縁部21の厚みより薄型化する。次に、図3Acに示すように、Si基板7Bについて裏面に金属、半導体、ガラス、セラミック、もしくはポリマー材で形成した支持体4を貼りつける。次に、第1の実施の形態と同様に、図3Aeに示すように、少なくともSi基板7Aの厚み以上の深さまで絶縁部21を形成する。次に、レジストパターンを形成し、形成したレジストパターンをエッチングマスクとしてSi基板7B及び支持体4をエッチングして貫通電極形成領域22bを形成する。次に、第1の実施の形態と同様に、貫通電極形成領域22bを埋め込んで、図3Afに示すように、貫通電極22を形成する。次に、支持体4を研削するが、研削は、機械的な研削の後、薬液等に浸すウェットエッチングにより行われ、図3Bgに示すように、支持体4を全て除去して貫通電極22を露出させることで上層集積回路2を形成する。以下、図3Bh及びiに示す工程については、図2Be及びfに示した工程と同様である。[第3の実施の形態]第3の実施の形態は、第1の実施の形態の半導体装置1Aに支持体4を新たに加えた半導体装置1Bについて説明する。半導体装置の構成図4は、第3の実施の形態に係る半導体装置の構成の一例を示す断面図である。この半導体装置1Bは、Si等の半導体基板上にトランジスタ等を含む積層構造が形成された上層集積回路2と、別工程にて形成された下層集積回路3とを有し、上層集積回路2に設けられる貫通電極22と、下層集積回路3に設けられるパッド31とをバンプ32を介して接続することで構成される。貫通電極22は、上層集積回路2のSi基板7Bの第2の面2b側に一体に形成された又はSi基板7Bの第2の面2bに貼りつけられた支持体4Aによって支持される。支持体4Aは、柔軟性を有し、例えば、ポリマー等を用いて形成される。なお、支持体4Aの下面は、下層集積回路3の第3の面3aに接触してもよいし、接触しなくてもよい。半導体装置の製造方法図5A及び5Bは、半導体装置1Bの製造工程を示す断面図である。図5Acに示すように、Si基板7Bの第2の面2bに支持体4Aとしてポリマー等を貼りつける点及び、図4Bgに示すような支持体4Aを研削する工程を省略する点が第2の実施の形態と異なる。他の工程は第2の実施の形態と共通するため記載を省略する。[第4の実施の形態]第4の実施の形態は、第1の実施の形態の半導体装置1Aに支持体5Aを新たに加えた半導体装置1Cについて説明する。半導体装置の構成図6は、第4の実施の形態に係る半導体装置の構成の一例を示す断面図である。この半導体装置1Cは、Si等の半導体基板上にトランジスタ等を含む積層構造が形成された上層集積回路2と、別工程にて形成された下層集積回路3とを有し、上層集積回路2に設けられる貫通電極22と、下層集積回路3に設けられるパッド31とをバンプ32を介して接続することで構成される。貫通電極22は、上層集積回路2のSi基板7Bの第2の面2b側に一体に形成された又はSi基板7Bの第2の面2bに貼りつけられた支持体5Aによって支持される。支持体5Aは、硬度が高く、熱伝導率の高い材質、例えば、Cを含むSiO2又はCNTCarbonnanotubeやダイヤモンド等を用いて形成される。また、支持体5Aは、図6に示すように絶縁部21を支持体5Aに到るまで延長できる場合は、熱伝導率の高い金属、例えば、AgやCu等を用いてもよい。なお、支持体5Aの下面は、下層集積回路3の第3の面3aに接触してもよいし、接触しなくてもよい。半導体装置の製造方法図7A~7Cは、半導体装置1Cの製造工程を示す断面図である。図7Ac及びdに示すように、Si基板7Bの第2の面2bに支持体5A及び5BとしてCNT及びポリマー等を貼りつける点並びに、図7Bgに示すように、支持体5Bのみ研削する点が第3の実施の形態と異なる。他の工程は第3の実施の形態と共通するため記載を省略する。[他の実施の形態]なお、本発明は、上記実施の形態に限定されず、本発明の趣旨を逸脱しない範囲で種々な変形が可能である。例えば、第3の実施の形態又は第4の実施の形態において説明したように、貫通電極22を支持する支持体4A又は5Aを設ける代わりに、以下の図8に示すように、上層集積回路2及び下層集積回路3の側面を支持する支持体8を設けてもよい。図8は、他の実施の形態に係る半導体装置の構成の一例を示す斜視図である。半導体装置1Dは、図8に示すように、例えば、第1の実施の形態の半導体装置1Aの上層集積回路2及び下層集積回路3の両側面に貼りつけられた支持体8を有する。支持体8は、例えば、金属、半導体、ガラス、セラミックもしくはポリマー材等を用いることができる。なお、支持体8は、1側面のみ、3側面又は4側面に設けることも可能であるが、図8に示すように半導体装置1Dの放熱を促すための流路fが確保されるため、対向する両側面に設けることが望ましい。また、すべての実施の形態において、上層集積回路2に貫通電極22が設けられた例を示したが、下層集積回路3の第3の面3aから上方に貫通電極を形成してもよい。その場合は、上層集積回路2の第2の面2bに下層集積回路3の貫通電極と接続されるパッドを設けることとする。