出力トランジスタが出力する電圧を分圧した分圧電圧と基準電圧の差を増幅して出力し、前記出力トランジスタのゲートを制御する誤差増幅回路を備えたボルテージレギュレータであって、前記誤差増幅回路は、前記誤差増幅回路を構成するMOSトランジスタのバックゲートにリップル除去率改善回路を備えた事を特徴とするボルテージレギュレータ。前記リップル除去率改善回路は、抵抗と容量で構成され、前記抵抗と前記容量の接続点が前記MOSトランジスタのバックゲートに接続される事を特徴とする請求項1記載のボルテージレギュレータ。前記MOSトランジスタは、カレントミラー部を構成するMOSトランジスタである事を特徴とする請求項2記載のボルテージレギュレータ。前記MOSトランジスタは、入力段トランジスタを構成するMOSトランジスタである事を特徴とする請求項2記載のボルテージレギュレータ。しかしながら、従来の技術では、キャンセル信号Vcはフィードバック回路のインピーダンスにも依存するため、出力電圧が変わるたびにトリミングなどによる再調整が必要となり、量産に適さないという課題があった。本発明は、上記課題に鑑みてなされ、出力電圧ごとにトリミングなどによる再調整を必要としないリップル除去率改善回路を有するボルテージレギュレータを提供する。本発明は、基準電圧回路と、出力トランジスタと、出力トランジスタの出力する電圧を分圧した分圧電圧と基準電圧回路の基準電圧の差を増幅して出力し、出力トランジスタのゲートを制御する誤差増幅回路と、を備えたボルテージレギュレータであって、誤差増幅回路は、カレントミラー部のトランジスタのバックゲートに接続されるリップル除去率改善回路を備えた事を特徴とする。本発明のリップル除去率改善回路を備えたボルテージレギュレータは、出力電圧に依存することなく高いリップル除去率を得ることができる。また、低消費電力化も実現でき簡単な構成で動作させることができる。本発明を実施するための形態について、図面を参照して説明する。図1は、ボルテージレギュレータの回路図である。ボルテージレギュレータは、基準電圧回路101と、差動増幅回路102と、PMOSトランジスタ106と、抵抗108、109と、グラウンド端子100と、出力端子121と、電源端子150で構成されている。誤差増幅回路102は、反転入力端子は基準電圧回路101に接続され、非反転入力端子は抵抗108と109の接続点に接続され、出力端子はPMOSトランジスタ106のゲートに接続される。基準電圧回路101の他方の端子はグラウンド端子100に接続される。PMOSトランジスタ106は、ソースは電源端子150に接続され、ドレインは出力端子121及び抵抗108のもう一方に接続される。抵抗109の他方の端子はグラウンド端子100に接続される。図2は、第一の実施形態のリップル除去率改善回路を含む誤差増幅回路102の回路図である。誤差増幅回路102は、NMOSトランジスタ211、212と、PMOSトランジスタ213、214と、バイアス回路216と、リップル除去率改善回路203で構成されている。リップル除去率改善回路203は、抵抗201と容量202で構成されている。NMOSトランジスタ211は、ゲートは反転入力端子221に接続され、ドレインはPMOSトランジスタ213のドレイン及びゲートとPMOSトランジスタ214のゲートに接続され、ソースはバイアス回路216に接続される。PMOSトランジスタ213は、ソースは電源端子150に接続され、バックゲートは抵抗201と容量202の接続点に接続される。抵抗201の他方の端子は電源端子150に接続され、容量202の他方の端子はグラウンド端子100に接続される。PMOSトランジスタ214は、ドレインはNMOSトランジスタ212のドレイン及び出力端子223に接続され、ソースは電源端子150に接続される。NMOSトランジスタ212は、ゲートは非反転入力端子222に接続され、ソースはバイアス回路216に接続される。バイアス回路216の他方の端子はグラウンド端子100に接続される。次に、第一の実施形態のボルテージレギュレータの動作について説明する。抵抗108と109は、出力端子121の電圧である出力電圧Voutを分圧し、分圧電圧Vfbを出力する。差動増幅回路102は基準電圧回路101の出力電圧Vrefと分圧電圧Vfbとを比較し、出力電圧Voutが一定になるよう出力トランジスタ106のゲート電圧を制御する。出力電圧Voutが所定電圧よりも高いと、分圧電圧Vfbが基準電圧Vrefよりも高くなる。そして差動増幅回路102の出力信号出力トランジスタ106のゲート電圧が高くなり、出力トランジスタ106はオフしていき、出力電圧Voutは低くなる。こうして、出力電圧Voutを一定になるように制御する。また、出力電圧Voutが所定電圧よりも低いと、上記と逆の動作をして、出力電圧Voutは高くなる。こうして、出力電圧Voutが一定になるように制御する。PMOSトランジスタ213、214は誤差増幅回路102のカレントミラー部のトランジスタとして動作する。電源端子150にリップルが生じるとき、リップル除去率改善回路203は電源端子150に現れるリップルを検出してカレントミラー部のトランジスタであるPMOSトランジスタ213のバックゲートに入力する。動作概念としては、誤差増幅回路のカレントミラー部のトランジスタの基板バイアスを電源端子150の電圧に応じて制御し、低周波数領域から中周波数領域の約10KHz近辺まで、出力端子121の電圧と電源端子150の電圧の変動を打ち消し合うように働く。図2では、カレントミラー部のトランジスタはPMOSであり、電源端子150の電圧に対して基板電圧が下がれば、見かけ上、しきい値電圧が低くなる。電源端子150の電圧が交流的に増加する時に、抵抗201と容量202によって、PMOSトランジスタ213の基板バイアスは低下する。基板効果でPMOSトランジスタ213のしきい値電圧が低下し、PMOSトランジスタ213を流れる電流が増加する。これによって、PMOSトランジスタ213のドレイン電圧が上昇する事になる。PMOSトランジスタ213と214はカレントミラー構成になっているため、両トランジスタのドレイン電流が同じになるように、誤差増幅回路の出力電圧も上昇する。この結果、誤差増幅回路の出力電圧は、電源端子150の電圧に追従して上昇又は降下する。抵抗201と容量202を調整する事で、電源端子150の電圧に対する基板バイアスの変動の傾きが変化し、電源端子150の電圧の増加に伴うレギュレータの出力端子121の電圧の増加をちょうど打ち消し合うように、抵抗201と容量202の値を合わせればいい。こうして、出力端子121に現れるリップルを電源端子150に現れるリップルで相殺し、10KHz近辺までリップル除去率を改善することができる。リップル除去率改善回路203の出力はフィードバック回路のインピーダンスの影響を受けないため、出力電圧ごとにトリミングをすることなくリップル除去率を改善できる。また、リップル除去率改善回路203には電流が流れるパスがないため低消費電力化を実現することができる。上述したように、リップル除去率改善回路203の出力をカレントミラー部のトランジスタのバックゲートに入力することで、フィードバック回路のインピーダンスの影響を受けることなくリップル除去率を改善することができる。そして、リップル除去率改善回路203には電流が流れるパスがないため低消費電力化を実現できる。なお、図3に示したように、誤差増幅回路102が2段増幅の場合には、カレントミラー部のもう一方のPMOSトランジスタ214のバックゲートにリップル除去率改善回路203の出力を入力する。即ち、誤差増幅回路102の増幅回路の段数によって、リップル除去率改善回路203はPMOSトランジスタ213または214のバックゲートに適宜設けられる。図4は、第二の実施形態のリップル除去率改善回路を含む誤差増幅回路102の回路図である。第一の実施形態との違いは、リップル除去率改善回路303の出力を入力トランジスタとして動作するNMOSトランジスタ212のバックゲートに入力した点である。接続に関しては、抵抗301と容量302の接続点がNMOSトランジスタ211のバックゲートに接続される。抵抗301の他方の端子はグラウンド端子100に接続され、容量302の他方の端子は電源端子150に接続される。その他の接続に関しては図2の第一の実施形態と同様である。次に、第二の実施形態の誤差増幅回路102の動作について説明する。NMOSトランジスタ211、212は誤差増幅回路102の入力段トランジスタとして動作する。電源端子150にリップルが生じるとき、リップル除去率改善回路303は電源端子150に現れるリップルを検出して入力段トランジスタであるNMOSトランジスタ211のバックゲートに入力する。動作概念としては、誤差増幅回路の入力段トランジスタの基板バイアスを電源端子150の電圧に応じて制御し、低周波数領域から中周波数領域の約10KHz近辺まで、出力端子121の電圧と電源端子150の電圧の変動を打ち消し合うように働く。図4では、入力段トランジスタはNMOSであり、グラウンド端子100の電圧に対して基板電圧が上がれば、見かけ上、しきい値電圧が低くなる。電源端子150の電圧が交流的に増加する時に、抵抗301と容量302によって、NMOSトランジスタ211の基板バイアスは上昇する。基板効果でNMOSトランジスタ211のしきい値電圧が低下し、NMOSトランジスタ211を流れる電流が増加する。これによって、NMOSトランジスタ211のドレイン電圧が上昇する事になる。これは、PMOSトランジスタ213のトレイン電圧でもある。PMOSトランジスタ213と214はカレントミラー構成になっているため、両トランジスタのドレイン電流が同じになるように、誤差増幅回路の出力電圧も上昇する。この結果、誤差増幅回路の出力電圧は、電源端子150の電圧に追従して上昇又は降下する。抵抗301と容量302を調整する事で、電源端子150の電圧に対する基板バイアスの変動の傾きが変化し、電源端子150の電圧の増加に伴うレギュレータの出力端子121の電圧の増加をちょうど打ち消し合うように、抵抗301と容量302の値を合わせればいい。こうして、出力端子121に現れるリップルを電源端子150に現れるリップルで相殺し、リップル除去率を改善することができる。リップル除去率改善回路303の出力はフィードバック回路のインピーダンスの影響を受けないため、出力電圧ごとにトリミングをすることなくリップル除去率を改善できる。また、リップル除去率改善回路303には電流が流れるパスがないため低消費電力化を実現することができる。上述したように、リップル除去率改善回路303の出力を入力段トランジスタのバックゲートに入力することで、フィードバック回路のインピーダンスの影響を受けることなくリップル除去率を改善することができる。そして、リップル除去率改善回路303には電流が流れるパスがないため低消費電力化を実現できる。なお、図5に示したように、誤差増幅回路102が2段増幅の場合には、入力段トランジスタのもう一方のNMOSトランジスタ212のバックゲートにリップル除去率改善回路303の出力を入力する。即ち、誤差増幅回路102の増幅回路の段数によって、リップル除去率改善回路303はNMOSトランジスタ211または212のバックゲートに適宜設けられる。図6は、第三の実施形態のリップル除去率改善回路を含む誤差増幅回路102の回路図である。第一の実施形態との違いは、誤差増幅回路をPchトランジスタ入力にし、リップル除去率改善回路403の接続を変更した点である。PMOSトランジスタ411は、ゲートは反転入力端子421に接続され、ソースはNMOSトランジスタ413のドレイン及びゲートとNMOSトランジスタ414のゲートに接続され、ドレインはバイアス回路416に接続され、バックゲートは容量402と抵抗401の接続点に接続される。抵抗401の他方の端子はPMOSトランジスタ411のソースに接続され、容量402の他方の端子は電源端子150に接続される。NMOSトランジスタ413のソースは、グラウンド100に接続される。NMOSトランジスタ414は、ドレインはPMOSトランジスタ412のドレイン及びNMOSトランジスタ415のゲートに接続され、ソースはグラウンド端子100に接続される。PMOSトランジスタ412は、ゲートは非反転入力端子422に接続され、ソースはバイアス回路416に接続される。NMOSトランジスタ415は、ドレインは誤差増幅回路の出力423及びバイアス回路417に接続され、ソースはグラウンド端子100に接続される。バイアス回路416の他方の端子は電源端子150に接続され、バイアス回路417の他方の端子は電源端子150に接続される。次に、第三の実施形態の誤差増幅回路の動作について説明する。PMOSトランジスタ411、412は誤差増幅回路102の入力段トランジスタとして動作する。PMOSトランジスタ411のソースにリップルが生じるとき、リップル除去率改善回路403はPMOSトランジスタ411のソースに現れるリップルを検出して入力段トランジスタであるPMOSトランジスタ411のバックゲートに入力する。動作概念としては、誤差増幅回路の入力段トランジスタの基板バイアスを電源端子150の電圧に応じて制御し、低周波数領域から中周波数領域の約10KHz近辺まで、出力端子121の電圧と電源端子150の電圧の変動を打ち消し合うように働く。図6では、入力段トランジスタはPMOSであり、電源端子150の電圧に対して基板電圧が上がれば、見かけ上、しきい値電圧が高くなる。電源端子150の電圧が交流的に増加する時に、容量402によって、抵抗401で電源端子150の電圧よりも低い電位NMOSトランジスタ411のトレイン電圧に固定されていた基板バイアスが電源端子150に向かって上昇する。PMOSトランジスタ411の基板バイアスは上昇することになる。基板効果でPMOSトランジスタ411のしきい値電圧が上昇し、PMOSトランジスタ411を流れる電流が減少する。これによって、NMOSトランジスタ413のドレイン電圧が低下する事になる。NMOSトランジスタ413と414はカレントミラー構成になっているため、両トランジスタのドレイン電流が同じになるように、誤差増幅回路の出力電圧も低下する。この結果、誤差増幅回路の出力電圧は、電源端子150の電圧に逆方向で追従して上昇又は降下する。容量402と抵抗401を調整する事で、電源端子150の電圧に対する基板バイアスの変動の傾きが変化し、電源端子150の電圧の増加に伴うレギュレータの出力端子121の電圧の増加をちょうど打ち消し合うように、容量202と抵抗203の値を合わせればいい。こうして、出力端子121に現れるリップルをPMOSトランジスタ411のソースに現れるリップルで相殺し、リップル除去率を改善することができる。リップル除去率改善回路403の出力はフィードバック回路のインピーダンスの影響を受けないため、出力電圧ごとにトリミングをすることなくリップル除去率を改善できる。また、リップル除去率改善回路403には電流が流れるパスがないため低消費電力化を実現することができる。以上により、リップル除去率改善回路403の出力を入力段トランジスタのバックゲートに入力することで、フィードバック回路のインピーダンスの影響を受けることなくリップル除去率を改善することができる。そして、リップル除去率改善回路403には電流が流れるパスがないため低消費電力化を実現できる。なお、図7に示したように、誤差増幅回路102が1段増幅の場合には、入力段トランジスタのもう一方のPMOSトランジスタ412のバックゲートにリップル除去率改善回路403の出力を入力する。即ち、誤差増幅回路102の増幅回路の段数によって、リップル除去率改善回路403はPMOSトランジスタ411または412のバックゲートに適宜設けられる。図8は、第四の実施形態のリップル除去率改善回路を含む誤差増幅回路102の回路図である。第三の実施形態との違いは、リップル除去率改善回路503の出力をカレントミラー部のトランジスタとして動作するNMOSトランジスタ414のバックゲートに入力した点である。抵抗501と容量502の接続点がNMOSトランジスタ414のバックゲートに接続される。抵抗501の他方の端子はグラウンド端子100に接続され、容量502の他方の端子は電源端子150に接続される。その他の接続に関しては図6の第三の実施形態と同様である。次に、動作について説明する。NMOSトランジスタ413、414は誤差増幅回路102のカレントミラー部のトランジスタとして動作する。グラウンド端子100にリップルが生じるとき、リップル除去率改善回路503はグラウンド端子100に現れるリップルを検出してカレントミラー部のトランジスタであるNMOSトランジスタ414のバックゲートに入力する。動作概念としては、誤差増幅回路のカレントミラー部のトランジスタの基板バイアスを電源端子150の電圧に応じて制御し、低周波数領域から中周波数領域の約10KHz近辺まで、出力端子121の電圧と電源端子150の電圧の変動を打ち消し合うように働く。図5では、カレントミラー部のトランジスタはNMOSであり、グラウンド端子100の電圧に対して基板電圧が上がれば、見かけ上、しきい値電圧が低くなる。電源端子150の電圧が交流的に増加する時に、容量502によって、抵抗501でグラウンド端子100に固定されていた基板バイアスが電源端子150に向かって上昇する。NMOSトランジスタ414の基板バイアスは上昇することになる。基板効果でNMOSトランジスタ414のしきい値電圧が低下する。PMOSトランジスタ414のゲート端子は一定電圧源基準電圧と接続し、一定の電流がしか流れていない。NMOSトランジスタ414のしきい値が低下する、ON抵抗が小さくなり、誤差増幅回路の出力電圧も低下する。この結果、誤差増幅回路の出力電圧は、電源端子150の電圧に逆方向で追従して上昇又は降下する。容量502と抵抗501を調整する事で、グラウンド端子100の電圧に対する基板バイアスの変動の傾きが変化し、電源端子150の電圧の増加に伴うレギュレータの出力端子121の電圧の増加をちょうど打ち消し合うように、容量502と抵抗501の値を合わせればいい。こうして、出力端子121に現れるリップルをグラウンド端子100に現れるリップルで相殺し、リップル除去率を改善することができる。リップル除去率改善回路503の出力はフィードバック回路のインピーダンスの影響を受けないため、出力電圧ごとにトリミングをすることなくリップル除去率を改善できる。また、リップル除去率改善回路503には電流が流れるパスがないため低消費電力化を実現することができる。以上により、リップル除去率改善回路503の出力をカレントミラー部のトランジスタのバックゲートに入力することで、フィードバック回路のインピーダンスの影響を受けることなくリップル除去率を改善することができる。そして、リップル除去率改善回路503には電流が流れるパスがないため低消費電力化を実現できる。なお、図9に示したように、誤差増幅回路102が1段増幅の場合には、カレントミラー部のもう一方のNMOSトランジスタ413のバックゲートにリップル除去率改善回路503の出力を入力する。即ち、誤差増幅回路102の増幅回路の段数によって、リップル除去率改善回路503はNMOSトランジスタ413または414のバックゲートに適宜設けられる。