"共通電極の駆動回路であって、アレイ基板上の各行画素の蓄積電極線に印加する第1共通電極信号と、前記アレイ基板上の各行画素における画素電極と一緒に液晶容量を形成する共通電極に印加される第2共通電極信号とを生成するステップと、各行の画素に前記第1共通電極信号を入力し、前記共通電極に前記第2共通電極信号を入力するステップとを備え、前記第1共通電極信号の跳躍変化シーケンスは、対応する行の画素のゲート信号の跳躍変化シーケンスに反対することを特徴とする共通電極の駆動方法。前記蓄積容量は、前記画素電極と前記蓄積電極線とが重なり合うように構成され、前記第1共通電極信号のハイレベルとローレベルとの差が、であり、ただし、Cgdは前記蓄積容量に直列接続される寄生容量の容量値であり、Cstは前記蓄積容量の容量値であり、VghとVglはそれぞれゲートのオン電圧とオフ電圧であることを特徴とする請求項1に記載の共通電極の駆動回路。前記蓄積容量は、前記画素電極が前記蓄積電極線とゲートラインにそれぞれ重なり合うように構成され、前記第1共通電極信号は、ハイレベルとローレベルとの差は、であり、ただし、Cgdは前記蓄積容量に直列接続される寄生容量の容量値であり、Cst1は前記蓄積容量が前記蓄積電極線における容量部分の容量値であり、VghとVglはそれぞれゲートのオン電圧とオフ電圧であることを特徴とする請求項1に記載の共通電極の駆動回路。前記第1共通電極信号が跳躍変化される前後に引き起こす蓄積容量の電荷変化量の絶対値は、前記ゲート信号が跳躍変化される前後に引き起こす、前記蓄積容量に直列接続される寄生容量の電荷変化量の絶対値に等しく、かつ両者の変化方向が反対していることを特徴とする請求項1に記載の共通電極の駆動回路。前記共通電極は、カラーフィルタ基板または前記アレイ基板に形成されることを特徴とする請求項1に記載の共通電極の駆動回路。共通電極の駆動回路であって、アレイ基板上の各行画素の蓄積電極線に印加する第1共通電極信号と、前記アレイ基板上の各行画素における画素電極と一緒に液晶容量を形成する共通電極に印加される第2共通電極信号とを生成する駆動信号生成回路と、前記第1共通電極信号を各行画素にそれぞれ出力し、前記第2共通電極信号を前記共通電極に出力する共通電極信号出力端とを備え、前記第1共通電極信号の跳躍変化シーケンスは、対応する行の画素のゲート信号の跳躍変化シーケンスに反対していることを特徴とする共通電極の駆動回路。前記蓄積容量は前記画素電極と前記蓄積電極線とが重なり合うように構成され、前記駆動信号生成回路が生成する前記第1共通電極信号のハイレベルとローレベルとの差が、であり、ただし、Cgdは前記蓄積容量に直列接続される寄生容量の容量値であり、Cstは前記蓄積容量の容量値であり、VghとVglはそれぞれゲートのオン電圧とオフ電圧であることを特徴とする請求項6に記載の共通電極の駆動回路。前記蓄積容量は前記画素電極が前記蓄積電極およびゲートラインにそれぞれ重なり合うように構成され、前記駆動信号生成回路が生成する前記第1共通電極信号のハイレベルとローレベルとの差は、であり、ただし、Cgdは前記蓄積容量に直列接続される寄生容量の容量値であり、Cst1は前記蓄積容量が前記蓄積電極線における容量部分の容量値であり、VghとVglはそれぞれゲートのオン電圧とオフ電圧であることを特徴とする請求項6に記載の共通電極の駆動回路。前記第1共通電極信号が跳躍変化される前後に引き起こす蓄積容量の電荷変化量の絶対値は、前記ゲート信号が跳躍変化される前後に引き起こす、前記蓄積容量に直列接続される寄生容量の電荷変化量の絶対値に等しく、かつ両者の変化方向が反対していることを特徴とする請求項6に記載の共通電極の駆動回路。前記駆動信号生成回路は、前記第2共通電極信号を生成する第1駆動信号生成ユニットと、跳躍変化シーケンス信号を生成し、前記跳躍変化シーケンス信号を前記第1駆動信号生成ユニットが生成する第2共通電極信号に重なるし、前記第1共通電極信号を生成する第2駆動信号生成ユニットと、を備えることを特徴とする請求項6に記載の共通電極の駆動回路。液晶ディスプレーであって、液晶パネルと、液晶パネルを駆動する駆動装置とを備え、前記液晶パネルは、アレイ基板とカラーフィルタ基板とをセル化することで形成され、それらの間に液晶層が充填され、前記駆動装置は、ゲート駆動装置、データ駆動装置および共通電極駆動装置を備え、前記共通電極駆動装置は、アレイ基板上の各行画素の蓄積電極線に印加する第1共通電極信号および前記アレイ基板において各行画素の画素電極と一緒に液晶容量を形成する共通電極に印加する第2共通電極信号を生成し、かつ生成した第1共通電極信号をそれぞれ各行の画素に入力し、生成した第2共通電極信号を前記共通電極に入力し、前記第1共通電極信号の跳躍変化シーケンスは、対応する行の画素のゲート信号の跳躍変化シーケンスに反対していることを特徴とする液晶ディスプレー。前記蓄積容量は前記画素電極と前記蓄積電極線とが重なり合うように構成され、前記第1共通電極信号のハイレベルとローレベルとの差が、であり、ただし、Cgdは前記蓄積容量に直列接続される寄生容量の容量値であり、Cstは前記蓄積容量の容量値であり、VghとVglはそれぞれゲートのオン電圧とオフ電圧であることを特徴とする請求項11に記載の液晶ディスプレー。前記蓄積容量は前記画素電極が前記蓄積電極線およびゲートラインにそれぞれ重なり合うように構成され、前記第1共通電極信号は、ハイレベルとローレベルとの差は、であり、ただし、Cgdは前記蓄積容量に直列接続される寄生容量の容量値であり、Cst1は前記蓄積容量が前記蓄積電極線における容量部分の容量値であり、VghとVglはそれぞれゲートのオン電圧とオフ電圧であることを特徴とする請求項11に記載の液晶ディスプレー。前記第1共通電極信号が跳躍変化される前後に引き起こす前記蓄積容量の電荷変化量の絶対値は、前記ゲート信号が跳躍変化される前後に引き起こす、前記蓄積容量に直列接続される寄生容量の電荷変化量の絶対値に等しく、かつ両者は変化方向が反対していることを特徴とする請求項11に記載の液晶ディスプレー。前記共通電極は、前記カラーフィルタ基板上または前記アレイ基板に形成されることを特徴とする請求項11に記載の液晶ディスプレー。本発明実施例は、共通電極の駆動方法であって、アレイ基板上の各行画素の蓄積電極線に印加する第1共通電極信号および前記アレイ基板において各行画素の画素電極と一緒に液晶容量を形成する共通電極に印加される第2共通電極信号を生成するステップと、各行の画素に前記第1共通電極信号を出力し、前記共通電極に前記第2共通電極信号を出力するステップとを備え、前記第1共通電極信号の跳躍変化シーケンスは、対応する行の画素のゲート信号の跳躍変化シーケンスに反対する。本発明の他の実施例は、共通電極の駆動回路であって、アレイ基板上の各行画素の蓄積電極線に印加する第1共通電極信号および前記アレイ基板において各行画素の画素電極と一緒に液晶容量を形成する共通電極に印加される第2共通電極信号を生成する駆動信号生成回路と、前記第1共通電極信号をアレイ基板上の各行画素にそれぞれ出力し、前記第2共通電極信号を前記共通電極に出力する共通電極信号出力端とを備え、前記第1共通電極信号の跳躍変化シーケンスは、対応する行の画素のゲート信号の跳躍変化シーケンスに反対している。本発明の他の実施例は、液晶ディスプレーであって、液晶パネルと、液晶パネルを駆動する駆動装置とを備え、前記液晶パネルは、アレイ基板とカラーフィルタ基板とをセル化することで形成され、それらの間に液晶層が充填され、前記駆動装置は、ゲート駆動装置、データ駆動装置および共通電極駆動装置を備え、前記共通電極駆動装置は、アレイ基板上の各行画素の蓄積電極線に印加する第1共通電極信号および前記アレイ基板において各行画素の画素電極と一緒に液晶容量を形成する共通電極に印加される第2共通電極信号を生成し、かつ生成した第1共通電極信号をそれぞれ各行の画素に入力し、生成した第2共通電極信号を前記共通電極に入力し、前記第1共通電極信号の跳躍変化シーケンスは、対応する行の画素のゲート信号の跳躍変化シーケンスに反対している。本発明の実施例の目的、技術案及びメリットを更に明瞭にするために、以下は、本発明の実施例の図面を結合して、本発明の実施例の技術案を明瞭で完全に説明する。下記の実施例は明らかに本発明の一部の実施例に過ぎず、全部の実施例を含まれないのである。本発明の実施例に基づいて、当業者が創造的な活動をしない前提で得られる他の実施例は全て本発明の技術範囲に含まれる。本発明に係る共通電極の駆動回路の第1実施例である。ステップ201、アレイ基板上の各行画素の第1共通電極信号およびカラーフィルタ基板上の第2共通電極信号を生成する。前記第1共通電極信号の跳躍変化シーケンスは、対応する行の画素のゲート信号の跳躍変化シーケンスに反対している。前記第1共通電極信号が跳躍変化する前後に引き起こす蓄積容量の電荷変化量の絶対値は、前記ゲート信号が跳躍変化する前後に引き起こす寄生容量の電荷変化量の絶対値に等しく、かつ両者は変化方向が反対している。第1共通電極信号は、アレイ基板において画素電極と一緒に前記蓄積容量を形成する蓄積電極ラインに印加される。蓄積電極線は、蓄積共通電極線とも言い、共通電極信号が印加される。画素のスイッチ素子としてのTFTにおいてゲートとドレインとの間に重なりところがあるので、寄生容量Cgdが生じることは、跳躍変化電圧ΔVpが画素電極に生じる起因である。ゲートラインにオフ電圧信号を入力するとき、該寄生容量Cgdに蓄積された電荷Qgdが変化する。このとき、画素電極と共通電極との間に形成された液晶容量Clcと、画素電極と蓄積電極線との間に重なることにより形成された蓄積容量Cstと、寄生容量Cgdとに蓄積された電荷の総和が不変であるので、寄生容量Cgdに蓄積された電荷Qgdの変化が画素電極全体の電荷分布の変化を引き起こす。これによって、画素電極に印加される電圧が変化して、画素電極に跳躍変化電圧ΔVpが生じる。検討から分かるように、跳躍変化電圧ΔVp=CgdVgh-Vgl/CgdClcCst、Vghがゲートのオン電圧であり、Vglがゲートのオフ電圧である。液晶容量は、液晶を偏向させて表示するように駆動することに用いられ、共通電極は画素電極と一緒にアレイ基板に形成され即ち、水平電界型LCD、例えばIPS或はFFS型LCD、或は、アレイ基板に対向するカラーフィルタ基板に形成されてもよい即ち、垂直電界型LCD、例えばTN型LCD。本実施例では、共通電極がカラーフィルタ基板上に形成される。蓄積容量は液晶容量を補充するものであり、液晶容量を安定に動作させて表示する。TFTのドレインは、画素電極に接続され、TFTがオンされるとき、TFTのソースに接続されるデータラインでのデータ信号を画素電極に伝送する。TFTはボトムゲート型、トップゲート型または両者の組合せであってもよい。ゲートとソースドレインは、ゲート絶縁層と半導体層を介して形成される。図2は、本発明に係る共通電極の駆動回路の第1実施例において、第1共通電極信号とゲート信号のシーケンス関係図である。図2に示すように、同一行の画素に対応し、かつ蓄積電極線に印加された第1共通電極信号Vcomとゲート信号Gateとは、跳躍変化シーケンスが反対している。即ち、ゲート信号がハイレベルであるとき、第1共通電極信号がローレベルであり、ゲート信号がローレベルであるとき、第1共通電極信号がハイレベルである。つまり、ゲートラインがオンされるとき、蓄積電極線がオフになり、ゲートラインがオフされるとき、蓄積電極線がオンになる。発明者は、画素電極に跳躍変化電圧が生じる原理を突っ込んで分析し研究した結果、ゲート信号にオフ電圧が印加されるとき、液晶容量Clc、蓄積容量Cstおよび寄生容量Cgdに蓄積された電荷の総量は、オフされる前後で同じである。オフされる前に、寄生容量Cgdに蓄積される電荷量は、Qgd1=CgdVp1-Vghであり、オフされた後に、寄生容量Cgdに蓄積される電荷量は、Qgd2=CgdVp2-Vglであり、オフされる前後に、寄生容量Cgdに蓄積される電荷の変更量ΔQgdは、ΔQgd=Qgd2-Qgd1=Cgd[Vp2-Vgl-Vp1-Vgh]=CgdΔVpVgh-Vglでありただし、Vp1はTFTがオフされる前の画素電極の電圧であり、Vp2は、TFTがオフされた後の画素電極の電圧であり、且つΔVp=Vp2-Vp1。この行蓄積電極線にオン電圧を印加するとき、オンされる前に、蓄積容量Cstに蓄積される電荷量は、Qst1=CstVp1-Vclであり、オンされた後に、蓄積容量Cstに蓄積される電荷量は、Qst2=CstVp2-Vchであり、オフされる前後に、蓄積容量Cstに蓄積される電荷の変化量ΔQstは、ΔQst=Qst2-Qst1=Cst[Vp2-Vch-Vp1-Vcl]=CstΔVpVcl-Vchであり、ただし、Vchは蓄積電極線のオン電圧であり、Vclは蓄積電極線のオフ電圧である。本実施例では、第1共通電極信号の跳躍変化シーケンスは、対応する行の画素のゲート信号の跳躍変化シーケンスに反対しており、かつ前記第1共通電極信号が跳躍変化される前後に引き起こす蓄積容量の電荷変化量の絶対値は、前記ゲート信号が跳躍変化される前後に引き起こす寄生容量の電荷変化量の絶対値と等しく、かつ両者は変化方向が反対する。つまり、本実施例で生成する第1共通電極信号によって、ΔQgd=-ΔQstになる。このとき、液晶容量Clc、蓄積容量Cstおよび寄生容量Cgdに蓄積される電荷の総和が不変であるので、ΔQlcΔQgdΔQst=0、そしてΔQlc=ゼロになる。ただし、ΔQlcは、液晶容量Clcがゲートのオフ前後の電荷変化量であり、ΔQlc=ClcVp2-Vp1。液晶容量Clcが一定値であるので、Vp2=Vp1、ΔVp=Vp2-Vp1=0。即ち、画素電圧はゲートがオフされる前後に不変である。その実質として、TFTがオフされる前後に寄生容量Cgdに蓄積される電荷の変化量ΔQgdは、蓄積電極線がオンされる前後に蓄積容量Cstに蓄積される電荷の変化量ΔQstと大きさが同じであるが、変化方向が反対する。これによって、2つの電気容量に蓄積される電荷の総変化量がゼロになり、2つの電気容量に蓄積される電荷の変化が相殺されるので、画素電極における電荷変化量はゼロになり、画素電極の跳躍変化電圧ΔVpがゼロになる。然し、当業者が分かるように、寄生容量Cgdに蓄積される電荷の変化量ΔQgdが蓄積容量Cstに蓄積される電荷の変化量ΔQstに全く同じではなくても、本実施例は、ゲートがオフされる前後に画素電圧に生じる跳躍変化電圧ΔVpを低下することができ、液晶ディスプレーの表示品質が改善される。ここに説明する必要であるのは、本実施例では、従来技術において生成するアレイ基板およびカラーフィルタ基板に入力するための一定値である共通電極信号に、跳躍変化シーケンス信号を重畳することによって、アレイ基板に入力する第1共通電極信号が生成され、カラーフィルタ基板に入力する第2共通電極信号は相変らず元の一定値である共通電極信号である。ステップ202、各行の画素に前記第1共通電極信号を入力し、前記カラーフィルタ基板に前記第2共通電極信号を入力する。アレイ基板における各行の画素のための第1共通電極信号およびカラーフィルタにおける第2共通電極信号をそれぞれ生成した後に、駆動回路は、第1共通電極信号を、対応する各行画素に入力し、第2共通電極信号をカラーフィルタ基板に入力することができる。本実施例では、ステップ201で生成される第1共通電極信号を各行画素に入力することで、各画素電極には跳躍変化電圧ΔVpが生じることなく、画素電極電圧の正確性が確保され、画面フリッカが避けられる。本実施例では、各行の画素に入力される第1共通電極信号の跳躍変化シーケンスを、対応する行の画素のゲート信号の跳躍変化シーケンスに反対するように設計し、且つ前記第1共通電極信号が跳躍変化される前後に引き起こす蓄積容量の電荷変化量の絶対値が、前記ゲート信号が跳躍変化される前後に引き起こす寄生容量の電荷変化量の絶対値に等しく、かつ両者は変化方向が反対することによって、寄生容量と蓄積容量に蓄積される電荷の変化が相殺され、画素電極における電荷変化量はゼロになって各画素電極の跳躍変化電圧がゼロになり、画素電極の電圧の正確性が確保され、画面フリッカが避けられる。本発明に係る共通電極の駆動回路の第2実施例では、蓄積容量Cstが蓄積電極線CstOnCommonに形成される構成であってもよい。即ち、蓄積容量は、画素電極と蓄積電極線とを重なり合うことで形成されることができる。また、画素電極と一緒に液晶容量を形成する共通電極は、アレイ基板に対向するカラーフィルタ基板上に形成される。本実施例は、以下のステップを備える。ステップ401、アレイ基板における各行画素の第1共通電極信号とカラーフィルタ基板上の第2共通電極信号を生成する。前記第1共通電極信号の跳躍変化シーケンスは、対応する行の画素のゲート信号の跳躍変化信号の跳躍変化シーケンスに反対している。前記第1共通電極信号のハイレベルとローレベルとの差が、である。ただし、Cgdは前記寄生容量の容量値であり、Cstは前記蓄積容量の容量値であり、VghとVglはそれぞれゲートのオン電圧とオフ電圧である。本実施例では、第1共通電極信号が跳躍変化される前後に引き起こす蓄積容量の電荷変化量を、前記ゲート信号が跳躍変化される前後に引き起こす寄生容量の電荷変化量に等しいように、第1共通電極信号のハイレベルとローレベルとの差をに等しくなるように設計する。具体的には、ゲート信号がオフされる前後、つまり、蓄積電極線が跳躍変化される前後に、液晶容量Clc、蓄積容量Cstおよび寄生容量Cgdに蓄積される電荷の総和は、不変であり、即ち、Qp1=Qp2、ただし、Qp1はゲート信号が跳躍変化される前の3つの電気容量に蓄積される電荷の総和であり、Qp2はゲート信号が跳躍変化した後の3つの電気容量に蓄積される電荷の総和である。その中、Qp1Qlc1Qst1Qgd1ClcCstCgd;Qp2Qlc2Qst2Qgd2ClcCstCgd;従って、ClcCstCgdClcCstCgd;即ち、ClcCstCgd0つまり、CstCgd0CgdCstであるので、0になり;≠0であるのでVp2Vp10となり,つまり、ΔVp0となる。ステップ402、各行の画素に前記第1共通電極信号を入力し、前記カラーフィルタ基板に前記第2共通電極信号を入力する。本実施例では、ステップ401で生成される第1共通電極信号を各行の画素に入力する。これによって、各画素電極に跳躍変化電圧ΔVpが生じることなく、画素電極電圧の正確性が確保され、画面フリッカが避けられる。本実施例では、各行の画素に入力される第1共通電極信号の跳躍変化シーケンスは、対応する行の画素のゲート信号の跳躍変化シーケンスに反対するように設計し、かつ第1共通電極信号のハイレベルとローレベルとの差を、CgdVgh-Vgl/Cstに等しくなるようにして、寄生容量と蓄積容量との電荷の変化が相殺され、画素電極の電荷変化量はゼロになって、各画素電極の跳躍変化電圧がゼロになり、画素電極電圧の正確性が確保され、画面フリッカが避けられる。本発明に係る共通電極の駆動回路の第3実施例では、蓄積容量Cstが蓄積電極線およびゲートラインCstOnCommonCstOngateに形成される構成であってもよい。即ち、蓄積容量は、画素電極と蓄積電極線およびゲートラインを重なり合うことで形成される。液晶容量を形成する共通電極は、アレイ基板に対向するカラーフィルタ基板上に形成される。本実施例は、以下のステップを備える。ステップ501、アレイ基板における各行画素の第1共通電極信号とカラーフィルタ基板上の第2共通電極信号を生成する。前記第1共通電極信号の跳躍変化シーケンスは、対応する行の画素のゲート信号の跳躍変化シーケンスに反対している。前記第1共通電極信号は、ハイレベルとローレベルとの差は、に等しい。ただし、Cgdは前記寄生容量の容量値であり、Cst1は前記蓄積容量が前記蓄積電極線における容量部分の容量値であり、VghとVglはそれぞれゲートのオン電圧とオフ電圧である。蓄積容量Cstが、画素電極と蓄積電極線との間に、および画素電極とゲートラインとの間に、同時に存在する場合に、本実施例は、蓄積容量CstをCst1とCst2という二つの部分に分けることができる。Cst1は、蓄積電極線で形成される部分であり、Cst2はゲートラインで形成される部分である。従って、電荷を不変にする電気容量は、液晶容量Clc、寄生容量Cgd、Cst1とCst2になる。それにおいて、蓄積電極線に印加される動的な信号はCst1部分のみに影響する。従って、本発明に係る共通電極の駆動回路の第2実施例に対して、本実施例では、第2実施例におけるCstをCst1に替え、Cst2を液晶容量Clcの一部とみなせばよい。その原理は、本発明に係る共通電極の駆動回路の第2実施例と同じであるので、ここで贅言しない。ステップ502、各行の画素に前記第1共通電極信号を入力し、前記カラーフィルタ基板に前記第2共通電極信号を入力する。本実施例では、ステップ501で生成される第1共通電極信号を各行の画素に入力する。これによって、各画素電極に跳躍変化電圧ΔVpが生じることなく、画素電極電圧の正確性が確保され、画面フリッカが避けられる。本実施例では、各行の画素に入力される第1共通電極信号の跳躍変化シーケンスは、対応する行の画素のゲート信号の跳躍変化シーケンスに反対するように設計し、かつ、第1共通電極信号のハイレベルとローレベルとの差を、CgdVgh-Vgl/Cst1に等しくなるようにすることによって、寄生容量と蓄積容量との電荷の変化が相殺され、画素電極の電荷変化量はゼロになって、各画素電極の跳躍変化電圧がゼロになり、画素電極電圧の正確性が確保され、画面フリッカが避けられる。図3は本発明に係る共通電極の駆動回路の第1実施例の構造概略図である。図3に示すように、本実施例の共通電極の駆動回路は、駆動信号生成回路11と共通電極信号出力端12とを備える。駆動信号生成回路11はアレイ基板上の各行の画素の第1共通電極信号とカラーフィルタ基板上の第2共通電極信号とを生成し、かつ前記第1共通電極信号の跳躍変化シーケンスは、対応する行の画素のゲート信号の跳躍変化シーケンスに反対し、かつ前記第1共通電極信号が跳躍変化される前後に引き起こす蓄積容量の電荷変化量は、前記ゲート信号が跳躍変化される前後に引き起こす寄生容量の電荷変化量に等しい。共通電極信号出力端12は前記第1共通電極信号をアレイ基板上の各行画素にそれぞれ出力し、前記第2共通電極信号を前記カラーフィルタ基板上の共通電極に出力する。本実施例に係る共通電極の駆動回路は、従来の共通電極の駆動回路に設けられることができる。当業者は本実施例に係る共通電極回路が実現できる機能によって具体的な回路を柔軟に設計することができる。ここで贅言しない。本実施例に係る共通電極の駆動回路は、共通電極の駆動回路の第1実施例を実現することができ、その実現原理が類似しているので、ここで贅言しない。本実施例に係る共通電極の駆動回路では、各行の画素に入力される第1共通電極信号の跳躍変化シーケンスを、対応する行の画素のゲート信号の跳躍変化シーケンスに反対するように設計し、かつ、前記第1共通電極信号が跳躍変化される前後に引き起こす蓄積容量の電荷変化量を、前記ゲート信号が跳躍変化される前後に引き起こす寄生容量の電荷変化量に等しくなるようにすることによって、寄生容量と蓄積容量とに蓄積される電荷の変化が相殺され、画素電極の電荷変化量はゼロになって、各画素電極の跳躍変化電圧がゼロになり、画素電極電圧の正確性が確保され、画面フリッカが避けられる。本発明に係る共通電極の駆動回路の第2実施例も図3に示す回路構造を採用することができる。さらに、本実施例では、蓄積容量Cstは画素電極と蓄積電極線とが重なり合うような構成を採用する。駆動信号生成回路11が生成する第1共通電極信号のハイレベルとローレベルとの差が、である。ただし、Cgdは前記寄生容量の容量値であり、Cstは前記蓄積容量の容量値であり、VghとVglはそれぞれゲートのオン電圧とオフ電圧である。本実施例に係る共通電極の駆動回路は、共通電極の駆動回路の第2実施例を実現することができ、その実現原理が類似しているので、ここで贅言しない。本実施例に係る共通電極の駆動回路では、各行の画素に入力される第1共通電極信号の跳躍変化シーケンスは、対応する行の画素のゲート信号の跳躍変化シーケンスに反対するように設計し、かつ、第1共通電極信号のハイレベルとローレベルとの差を、CgdVgh-Vgl/Cstに等しくなるようにして、寄生容量と蓄積容量に蓄積される電荷の変化が相殺され、画素電極の電荷変化量はゼロになって、各画素電極の跳躍変化電圧がゼロになり、画素電極電圧の正確性が確保され、画面フリッカが避けられる。本発明に係る共通電極の駆動回路の第3実施例も図3に示す回路構造を採用する。さらに、本実施例では、蓄積容量Cstは画素電極と蓄積電極線およびゲートラインにそれぞれ重なり合うような構成を採用する。駆動信号生成回路11が生成する第1共通電極信号のハイレベルとローレベルとの差はである。ただし、Cgdは前記寄生容量の容量値であり、Cst1は前記蓄積容量が蓄積電極線における容量部分の容量値であり、VghとVglはそれぞれゲートのオン電圧とオフ電圧である。本実施例に係る共通電極の駆動回路は、共通電極の駆動回路の第3実施例を実現することができ、その実現原理が類似しているので、ここで贅言しない。本実施例に係る共通電極の駆動回路では、各行の画素に入力される第1共通電極信号の跳躍変化シーケンスは、対応する行の画素のゲート信号の跳躍変化シーケンスに反対するように設計し、かつ、第1共通電極信号のハイレベルとローレベルとの差を、CgdVgh-Vgl/Cst1に等しくなるようにして、寄生容量と蓄積容量とに蓄積される電荷の変化が相殺され、画素電極の電荷変化量はゼロになって、各画素電極の跳躍変化電圧がゼロになり、画素電極電圧の正確性が確保され、画面フリッカが避けられる。図4は本発明に係る共通電極の駆動回路の第4実施例の構造概略図である。図4に示すように、本実施例に係る共通電極の駆動回路は、図3に示す共通電極の駆動回路の第1実施例に基づき、駆動信号生成回路11は、第1駆動信号生成ユニット111と第2駆動信号生成ユニット112とをさらに備える。第1駆動信号生成ユニット111は前記第2共通電極信号を生成する。第2駆動信号生成ユニット112は、跳躍変化シーケンス信号を生成し、前記跳躍変化シーケンス信号を前記第1駆動信号生成ユニットが生成する第2共通電極信号に重なるし、アレイ基板上の各行画素の第1共通電極信号を生成する。前記第1共通電極信号の跳躍変化シーケンスは、対応する行の画素のゲート信号の跳躍変化シーケンスに反対し、かつ前記第1共通電極信号が跳躍変化される前後に引き起こす蓄積容量の電荷変化量は、前記ゲート信号が跳躍変化される前後に引き起こす寄生容量の電荷変化量に等しい。本実施例は、従来技術に基づき、第2駆動信号生成ユニット112によって跳躍変化シーケンス信号を生成し、該跳躍変化シーケンス信号を、第1駆動信号生成ユニット111が生成する、カラーフィルタ基板上に入力される第2共通電極信号に重なるし、アレイ基板上に入力される第1共通電極信号が生成される。該第1共通電極信号の跳躍変化シーケンスは、対応する行の画素のゲート信号の跳躍変化シーケンスに反対している。かつ前記第1共通電極信号が跳躍変化される前後に引き起こす蓄積容量の電荷変化量は、前記ゲート信号が跳躍変化される前後に引き起こす蓄積容量の電荷変化量に等しい。これによって、寄生容量と蓄積容量とに蓄積される電荷の変化が相殺され、画素電極の電荷変化量はゼロになって、各画素電極の跳躍変化電圧がゼロになり、画素電極電圧の正確性が確保され、画面フリッカが避けられる。さらに、本実施例に係る共通電極の駆動回路は、従来技術について小さい変更だけを行うので、実現するには便利である。図5は本発明に係る液晶ディスプレーの第1実施例の構造概略図である。図5に示すように、本実施例に係る液晶ディスプレーは、液晶パネルと、液晶パネルを駆動する駆動装置とを備える。液晶パネルは、アレイ基板1とカラーフィルタ基板2とをセル化することで形成され、それらの間に液晶層3が充填されている。駆動装置は、ゲート駆動装置4、データ駆動装置5および共通電極駆動装置6を備える。共通電極駆動装置6は、アレイ基板1上の各行の画素の第1共通電極信号と前記カラーフィルタ基板2上の第2共通電極信号とを生成し、かつ生成した第1共通電極信号をそれぞれ各行の画素に入力し、生成した第2共通電極信号を前記カラーフィルタ基板の共通電極に入力する。第1共通電極信号の跳躍変化シーケンスは、対応する行の画素のゲート信号の跳躍変化シーケンスに反対している。かつ前記第1共通電極信号が跳躍変化される前後に引き起こす蓄積容量の電荷変化量は、前記ゲート信号が跳躍変化される前後に引き起こす寄生容量の電荷変化量に等しい。本実施例の液晶ディスプレーでは、第1共通電極信号の跳躍変化シーケンスは対応する行の画素のゲート信号の跳躍変化シーケンスに反対し、かつ前記第1共通電極信号が跳躍変化される前後に引き起こす蓄積容量の電荷変化量は、前記ゲート信号が跳躍変化される前後に引き起こす寄生容量の電荷変化量と同じである。つまり、本実施例では、第1共通電極信号によって、ΔQgd=-ΔQstになる。このとき、液晶容量Clc、蓄積容量Cstおよび寄生容量Cgdに蓄積される電荷の総和が不変である。従って、ΔQlcΔQgdΔQst=0であるので、ΔQlc=0、ただし、ΔQlcは、液晶容量Clcがゲートのオフ前後の電荷変化量であり、ΔQlc=ClcVp2-Vp1。液晶容量Clcが一定値であるので、Vp2=Vp1、ΔVp=Vp2-Vp1=0。即ち、画素電圧はゲートがオフされる前後で変化しない。その実質として、TFTがオフされる前後に、その寄生容量Cgdに蓄積される電荷の変化量ΔQgdは、蓄積電極線信号がオンされる前後に蓄積容量Cstに蓄積される電荷の変化量ΔQstと大きさが同じであるが、それらの変化方向は反対する。これによって、2つの電気容量に蓄積される電荷の総変化量がゼロになり、2つの電気容量に蓄積される電荷の変化が相殺されるので、画素電極における電荷変化量はゼロになる。従って、画素電極の跳躍変化電圧ΔVpがゼロになる。ここに説明する必要であるのは、本実施例に係る共通電極駆動装置6は、図3又は図4に示す共通電極の駆動回路を採用して実現することができる。ここで贅言しない。本実施例に係る液晶ディスプレーでは、各行の画素に入力される第1共通電極信号の跳躍変化シーケンスは、対応する行の画素のゲート信号の跳躍変化シーケンスに反対するように設計し、かつ前記第1共通電極信号が跳躍変化される前後の蓄積容量の電荷変化量は、前記ゲート信号が跳躍変化される前後に引き起こす寄生容量の電荷変化量に等しくなるようにすることによって、寄生容量と蓄積容量とに蓄積される電荷の変化が相殺され、画素電極における電荷変化量はゼロになって、各画素電極の跳躍変化電圧がゼロになり、画素電極電圧の正確性が確保され、画面フリッカが避けられる。本発明に係る液晶ディスプレーの第2実施例も図5に示す回路構造を採用することができる。さらに、本実施例では、蓄積容量Cstは画素電極が蓄積電極線に重なり合われるような構成である。共通電極駆動装置6が生成する第1共通電極信号のハイレベルとローレベルとの差は、である。ただし、Cgdは前記寄生容量の容量値であり、Cstは前記蓄積容量の容量値であり、VghとVglはそれぞれゲートのオン電圧とオフ電圧である。本実施例に係る液晶ディスプレーは、共通電極の駆動回路の第2実施例を実現することができ、その実現原理が類似しているので、ここで贅言しない。本実施例に係る液晶ディスプレーでは、各行の画素に入力される第1共通電極信号の跳躍変化シーケンスは、対応する行の画素のゲート信号の跳躍変化シーケンスに反対するように設計し、かつ第1共通電極信号は、ハイレベルとローレベルとの差は、CgdVgh-Vgl/Cstであることによって、寄生容量と蓄積容量に蓄積される電荷の変化が相殺され、画素電極における電荷変化量はゼロになって各画素電極の跳躍変化電圧がゼロになり、画素電極の電圧の正確性が確保され、画面フリッカが避けられる。本発明に係る液晶ディスプレーの第3実施例も図5に示す回路構造を採用することができる。さらに、本実施例では、蓄積容量Cstは画素電極と蓄積電極線およびゲートラインにそれぞれ重なり合うように構成される。共通電極駆動装置6が生成する第1共通電極信号は、ハイレベルとローレベルとの差は、である。ただし、Cgdは前記寄生容量の容量値であり、Cst1は前記蓄積容量の蓄積電極線における容量部分の容量値であり、VghとVglはそれぞれゲートのオン電圧とオフ電圧である。本実施例に係る液晶ディスプレーは、共通電極の駆動回路の第3実施例を実現することができ、その実現原理が類似しているので、ここで贅言しない。本実施例に係る液晶ディスプレーでは、各行の画素に入力される第1共通電極信号の跳躍変化シーケンスは、対応する行の画素のゲート信号の跳躍変化シーケンスに反対するように設計し、かつ第1共通電極信号のハイレベルとローレベルとの差は、CgdVgh-Vgl/Cst1に等しい。これによって、寄生容量と蓄積容量に蓄積される電荷の変化が相殺され、画素電極における電荷変化量はゼロになって、各画素電極の跳躍変化電圧ΔVpがゼロになり、画素電極電圧の正確性が確保され、画面フリッカが避けられる。以上のように、本発明は、当業者が自明なように、上記方法実施例の全てまたは一部のステップは、関連ソフトウェア、ハードウェアおよびファームウエアをプログラムで指令することで実現することができる。上記プログラムは、コンピュータの読取可能なメモリ媒体に記憶されることができる。該プログラムが実行されるとき、上記方法実施例におけるステップが実行される。上記メモリ媒体は、ROM、RAM、磁ディスクまたは光ディスクなどのプログラムを記憶できる媒体である。以上の実施例は本発明の技術内容を説明するものに過ぎず、限定するものではない。上述した実施例によって本発明が詳しく説明されたが、上述した各実施例に記載された技術案を修正する、または一部の技術的特徴を均等的に変更することができる。この修正や変更によって技術案の趣旨が本発明精神と範囲から逸脱するようにならない。"