正相信号と逆相信号が入力される差動増幅回路と、前記差動増幅回路へ動作電流を供給するカレントミラー回路と、前記正相信号と前記逆相信号との間の電圧差を検出する入力信号電圧検出回路と、前記電圧差の大きさに応じた制御信号を出力する動作電流制御回路と、前記制御信号の制御により前記カレントミラー回路へ入力する定電流の大きさを変化させる可変定電流回路とを備えることを特徴とする演算増幅器。前記動作電流制御回路は、前記電圧差が大きいほど前記定電流が小さくなるよう、前記可変定電流回路を制御することを特徴とする請求項1に記載の演算増幅器。前記入力信号電圧検出回路は、前記正相信号の最大値を保持するピークホールド回路と、前記逆相信号の最小値を保持するボトムホールド回路とを備えることを特徴とする請求項1または2に記載の演算増幅器。前記動作電流制御回路は、前記ピークホールド回路の出力電圧と前記ボトムホールド回路の出力電圧の差電圧に応じた電圧を前記制御信号として出力することを特徴とする請求項3に記載の演算増幅器。前記可変定電流回路は、前記差電圧に応じた電圧の大きさにより出力電流が変化する定電流回路であることを特徴とする請求項4に記載の演算増幅器。本発明が解決しようとする課題は、所定のS/Nを維持しながら消費電流の増加を抑制することのできる演算増幅器を提供することにある。実施形態の演算増幅器は、正相信号と逆相信号が入力される差動増幅回路と、前記差動増幅回路へ動作電流を供給するカレントミラー回路とを有する。この演算増幅器は、入力信号電圧検出回路が、前記正相信号と前記逆相信号との間の電圧差を検出し、動作電流制御回路が、前記電圧差の大きさに応じた制御信号を出力する。この制御信号の制御により、可変定電流回路が、前記カレントミラー回路へ入力する定電流の大きさを変化させる。以下、本発明の実施の形態について図面を参照して説明する。なお、図中、同一または相当部分には同一の符号を付して、その説明は繰り返さない。実施形態図1は、実施形態に係る演算増幅器の構成の例を示すブロック図である。本実施形態の演算増幅器は、入力端子INから入力される正相信号Vpと入力端子IN-から入力される逆相信号Vmにより構成される差動信号が入力される差動増幅回路100と、差動増幅回路100へ動作電流を供給するカレントミラー回路200と、を有する。また、本実施形態の演算増幅器は、正相信号Vpと逆相信号Vmとの間の電圧差を検出する入力信号電圧検出回路1と、入力信号電圧検出回路1で検出された電圧差の大きさに応じた制御信号を出力する動作電流制御回路2と、動作電流制御回路2から出力された制御信号の制御によりカレントミラー回路200へ入力する定電流IDDの大きさを変化させる可変定電流回路3と、を備える。差動増幅回路100は、正相信号Vpが入力されるPMOSトランジスタP101と逆相信号Vmが入力されるPMOSトランジスタP102により構成される入力差動段101と、NMOSトランジスタN101とN102により構成され、入力差動段の負荷となる能動負荷回路102と、入力差動段101で増幅された信号を出力端子OUTへ伝達するNMOSトランジスタN103を有する出力回路103と、を備える。出力回路103には、位相補償用の抵抗R101とキャパシタC101が含まれる。カレントミラー回路200は、PMOSトランジスタP201と、それぞれのゲート端子がPMOSトランジスタP201のゲート端子に共通に接続されたPMOSトランジスタP202およびP203と、を備える。カレントミラー回路200は、可変定電流回路3から入力された定電流IDDを、PMOSトランジスタP201とP202とのミラー比、およびPMOSトランジスタP201とP203とのミラー比でそれぞれ折り返し、差動増幅回路100の入力差動段101および出力回路103へ動作電流を供給する。入力信号電圧検出回路1は、正相信号Vpと逆相信号Vmとの間の電圧差を検出する。図2に、入力信号電圧検出回路1の具体的な回路構成の例を示す。図2に示す例では、入力信号電圧検出回路1は、正相信号Vpの最大値を保持するピークホールド回路11と、逆相信号Vmの最小値を保持するボトムホールド回路12と、を備える。ピークホールド回路11は、正相信号Vpが入力されるバッファ回路B11と、バッファ回路B11の出力にアノードが接続されたダイオードD11と、ダイオードD11のカソードと接地電位端子VSSとの間に並列に接続されたキャパシタC11および抵抗R11と、を有する。キャパシタC11に保持された電圧が、正相信号Vpの最大電圧Vaとして出力される。ボトムホールド回路12は、逆相信号Vmが入力されるバッファ回路B12と、バッファ回路B12の出力にカソードが接続されたダイオードD12と、ダイオードD12のアノードと電源電圧端子VDDとの間に並列に接続されたキャパシタC12および抵抗R12と、を有する。キャパシタC12に保持された電圧が、逆相信号Vmの最小電圧Vbとして出力される。図3に、入力信号電圧検出回路1から出力される信号VaとVbの例を示す。信号VaとVbの差電圧ΔVinが、正相信号Vpと逆相信号Vmとの間の電圧差を示し、正相信号Vpと逆相信号Vmで構成される差動入力信号の振幅の大きさを示す。動作電流制御回路2は、入力信号電圧検出回路1で検出された電圧差の大きさに応じた制御信号を出力する。図4に、動作電流制御回路2の具体的な回路構成の例を示す。図4に示す例では、動作電流制御回路2は、PMOSトランジスタP21、P22により構成される入力差動段と、NMOSトランジスタN21、N22により構成される能動負荷回路と、電流源I21、I22とを有する差動増幅回路であり、PMOSトランジスタP21、P22のソース端子間に抵抗R21が接続され、PMOSトランジスタP22のドレイン端子と電源電圧端子VDDとの間に抵抗R22が接続されている。入力信号電圧検出回路1から出力される正相信号Vpの最大電圧VaがPMOSトランジスタP22のゲート端子へ入力され、逆相信号Vmの最小電圧VbがPMOSトランジスタP21のゲート端子へ入力される。また、抵抗R22の端子電圧が、制御信号電圧Vcとして出力される。上述したように、動作電流制御回路2は差動増幅回路であるので、入力信号電圧検出回路1から出力される電圧Vaと電圧Vbの差電圧の大きさ、すなわち差動入力信号の振幅の大きさに応じた電圧が、制御信号電圧Vcとして出力される。ただし、PMOSトランジスタP21、P22により構成される入力差動段はゲインが過大であるので、ここでは、抵抗R21、R22によりゲインを下げている。動作電流制御回路2のゲインは、次のように求められる。電流源I21、I22に流れる電流をi1、i2、PMOSトランジスタP21、P22のソース端子へ流れる電流をi3、i4とすると、PMOSトランジスタP21、P22のゲート電圧が同電位V0であるときは、i1=i2、i3=i4である。したがって、抵抗R21に流れる電流i5は、i5=0となる。次に、PMOSトランジスタP22のゲート電圧がV0ΔVになったとすると、PMOSトランジスタP22に流れる電流i4が減少する。この減少分をΔiと表わすと、PMOSトランジスタP22に流れる電流i4は、i4=i2-Δiとなる。この減少分Δiが抵抗R21に流れ電流i5=Δi、NMOSトランジスタN21へ流れ込む。したがって、NMOSトランジスタN21に流れる電流をi6とすると、i6=i1Δiとなる。このとき、NMOSトランジスタN21とカレントミラーを構成するNMOSトランジスタN22にも、NMOSトランジスタN21と同じ値の電流が流れる。すなわち、NMOSトランジスタN22に流れる電流をi7とすると、i7=i1Δiとなる。この電流i7の増加分は、抵抗R12を介して電源電圧端子VDDから供給される。したがって、抵抗R12に流れる電流をi8とすると、電流i8は、2×Δi分、増加する。したがって、抵抗R22の抵抗値をR22とすると、制御信号電圧Vcは、2Δi×R22分、変動する。すなわち、この変動をΔVcと表わすと、ΔVc=2Δi×R22となる。一方、入力の変動ΔVは、抵抗R21の抵抗値をR21とすると、ΔV=Δi×R21と表わされる。したがって、動作電流制御回路2のゲインΔVc/ΔVは、ΔVc/ΔV=2×R22/R21となる。これより、R21>R22とすることにより、動作電流制御回路2のゲインを低下させることができる。可変定電流回路3は、動作電流制御回路2から出力される制御信号電圧Vcの制御により、カレントミラー回路200へ入力する定電流IDDの大きさを変化させる。図5に、可変定電流回路3の具体的な回路構成の例を示す。図5に示す例では、可変定電流回路3は、カレントミラー回路200のPMOSトランジスタP201とカレントミラーを構成するPMOSトランジスタP31と、PMOSトランジスタP31のドレイン端子と接地電位端子VSSとの間に直列に接続されたNMOSトランジスタN31、抵抗R31、NMOSトランジスタN32と、ゲート端子がNMOSトランジスタN32のドレイン端子に接続され、ドレイン端子がカレントミラー回路200のPMOSトランジスタP201のドレイン端子に接続され、ソース端子が接地電位端子VSSに接続されるNMOSトランジスタN33と、を有する。動作電流制御回路2から出力される制御信号電圧Vcは、NMOSトランジスタN31のゲート端子へ入力される。また、NMOSトランジスタN32のゲート端子は、PMOSトランジスタP31のドレイン端子に接続される。したがって、動作電流制御回路2から出力される制御信号電圧Vcが増加すると、NMOSトランジスタN31のオン抵抗が低下し、NMOSトランジスタN33のゲート電圧が低下する。これにより、NMOSトランジスタN33に流れる電流、すなわち、カレントミラー回路200への入力電流である電流IDDが減少する。逆に、動作電流制御回路2から出力される制御信号電圧Vcが減少すると、可変定電流回路3から出力される電流IDDは増加する。すなわち、動作電流制御回路2から出力される制御信号電圧Vcは、差動入力信号の振幅の大きさを示すΔVinに比例して変化する。したがって、可変定電流回路3から出力される電流IDDは、差動入力信号の振幅の大きさΔVinが増加するほど減少する特性を示す。図6に、差動入力信号の振幅の大きさを示す入力信号の電圧差ΔVinに対する可変定電流回路3の出力電流IDDの変化の様子を示す。可変定電流回路3から出力される電流IDDは、差動入力信号の振幅の大きさΔVinが増加するほど減少する。入力信号の電圧差ΔVinが小さいとき、すなわち差動入力信号の振幅が小さいときは、可変定電流回路3の出力電流IDDの値が大きい。したがって、このとき、カレントミラー回路200から差動増幅回路100へ供給される動作電流も大きくなり、差動増幅回路100を構成するMOSトランジスタのドレイン電流IDが大きくなる。ドレイン電流IDが大きくなると、MOSトランジスタの相互コンダクタンスgmが大きくなる。相互コンダクタンスgmに対して、MOSトランジスタの熱雑音VNの2乗平均が、VN2=4kT2/31/gmk:ボルツママン定数、T:絶対温度と表されるので、MOSトランジスタ相互コンダクタンスgmが大きくなれば、MOSトランジスタに発生する熱雑音VNは小さくなる。一方、入力信号の電圧差ΔVinが大きいとき、すなわち差動入力信号の振幅が大きいときは、可変定電流回路3の出力電流IDDの値が小さくなる。したがって、このとき、カレントミラー回路200から差動増幅回路100へ供給される動作電流が小さくなり、差動増幅回路100を構成するMOSトランジスタのドレイン電流IDも小さくなる。その結果、MOSトランジスタの相互コンダクタンスgmが小さくなり、MOSトランジスタに発生する熱雑音VNは大きくなる。図7に、差動入力信号の電圧差ΔVinと発生する熱雑音VNとの関係を示す。図7aに示すように、差動入力信号の電圧差ΔVinが小さいときは、MOSトランジスタに発生する熱雑音VNも小さくなる。これにより、本実施形態では、差動入力信号の信号レベルが低いときのS/Nを高くすることができる。一方、図7bに示すように、差動入力信号の電圧差ΔVinが大きいときは、MOSトランジスタに発生する熱雑音VNは大きくなる。しかし、差動入力信号の信号レベルも高いので、S/Nは、所定の値を維持することができる。このとき、本実施形態では、可変定電流回路3の出力電流IDDが小さくなって、差動増幅回路100へ供給する動作電流を小さくするので、差動増幅回路100の消費電流を小さくすることができる。このような本実施形態によれば、差動入力信号の電圧差ΔVinが小さいときは、差動増幅回路100へ供給する動作電流を大きくしてS/Nを高くし、差動入力信号の電圧差ΔVinが大きいときは、差動増幅回路100へ供給する動作電流を小さくして、所定のS/Nを維持しながら消費電流を小さくすることができる。以上説明した実施形態の演算増幅器によれば、所定のS/Nを維持しながら消費電流の増加を抑制することができる。また、本発明の実施形態を説明したが、この実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。この新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。