"接続端子1a,1b,1c,1d,1e,1f;7が設けられた基体10と,インダクタンス領域のために前記基体10内部に備えられたフェライトセラミック2とを備え,該フェライトセラミック2はその内部に導体で構成されたインダクタンス12が配置されており,更に,前記基体10内部に配置されたバリスタセラミック4を備え,該バリスタセラミック4が,前記基体10の体積に対して最大でも40を超えない体積を有する積層セラミック部品。請求項1に記載の積層セラミック部品であって,前記バリスタセラミック4が,前記基体10の外面側14に配置されている積層セラミック部品。請求項1又は2に記載の積層セラミック部品であって,前記バリスタセラミック4が表面バリスタ5の層を構成し,該表面バリスタは,前記基体10の体積に対して最大でも20を超えない体積を有する積層セラミック部品。請求項1~3の何れか一項に記載の積層セラミック部品であって,金属又は酸化物からなる中間層3が,前記フェライトセラミック2と前記バリスタセラミック4との間に配置されている積層セラミック部品。請求項1~4の何れか一項に記載の積層セラミック部品であって,前記バリスタセラミック4が,ESD保護機能のために設けられている積層セラミック部品。請求項1~5の何れか一項に記載の積層セラミック部品であって,前記バリスタセラミック4が,接続端子1a,1b,1c,1d,1e,1f;7と共にキャパシタンスを構成する積層セラミック部品。請求項6に記載の積層セラミック部品であって,前記インダクタンス12及び前記キャパシタンスがLCフィルタを構成する積層セラミック部品。請求項1~7の何れか一項に記載の積層セラミック部品であって,前記フェライトセラミック2は,NiZn系フェライト,NiCuZn系フェライト,NiZnCo系フェライト,NiCuZnCo系フェライト又は六方晶フェライトを含んでいる積層セラミック部品。請求項1~8の何れか一項に記載の積層セラミック部品であって,前記バリスタセラミック4は,ZnO-Bi-Sb組成のセラミック又はZnO-Pr組成のセラミックを含んでいる積層セラミック部品。請求項1~9の何れか一項に記載の積層セラミック部品であって,前記接続端子7は,ボールグリッドアレイBGA又はランドグリッドアレイLGAによって構成された積層セラミック部品。本発明の課題は,インダクタンスと静電放電に対する保護機能ESD保護機能とを統合させた積層セラミック部品を提示することである。この課題は,請求項1に記載した特徴を有する積層セラミック部品によって解決される。本発明の実施形態は,従属請求項に記載したとおりである。本発明に係る積層セラミック部品は,接続端子が設けられた基体と,インダクタンス領域のために基体内部に配置されたフェライトセラミックとを備え,インダクタンスがフェライトセラミック内部で導体により構成され,更に,基体内部に配置されたバリスタセラミックを備え,このバリスタセラミックは基体の体積に対して最大でも40を超えない体積を有する。一実施形態において,バリスタセラミックは基体の外面側に配置される。更なる実施形態において,バリスタセラミックは表面バリスタとして層構造を形成し,表面バリスタは基体の体積に対して最大でも20を超えない体積を有する。更なる実施形態においては,フェライトセラミックとバリスタセラミックとの間に金属又は酸化物からなる中間層が配置されている。中間層は,ドーパントの拡散を阻む拡散障壁として設けることもできる。中間層を省く場合には,例えばバリスタセラミックからのドーパントをフェライトセラミックに,又はフェライトセラミックからのドーパントをバリスタセラミックに拡散させることも可能である。更なる実施形態において,バリスタセラミックは,ESD保護機能のために設けられる。更なる実施形態において,バリスタセラミックは,接続端子と共にキャパシタンスを構成する。キャパシタンスとインダクタンスによって,特にLCフィルタを構成することができる。フェライトセラミックは,例えば,NiZn系フェライト,NiCuZn系フェライト,NiZnCo系フェライト,NiCuZnCo系フェライト又は六方晶フェライトで構成することができる。例えば,バリスタセラミックは,ZnO-Bi-Sb組成のセラミックで,又はZnO-Pr組成のセラミックで構成することができる。接続端子は,例えば,ボールグリッドアレイBGAとして,又はランドグリッドアレイLGAとして設けることができる。積層セラミック部品におけるキャパシタンス領域及びインダクタンス領域の配置は,好適には,層平面に関して対称とする。対称構造にすることにより,有利なフィルタ特性が得られ,加えて製造上の利点もある。バリスタセラミックは高い比誘電率誘電率とも称するを有しており,大容量を達成することが可能である。フェライトセラミックは通常,透磁率が1~50と比較的高いため,フェライトセラミックを適用することにより極めて高いインダクタンスが実現される。比誘電率が低いフェライトセラミックによれば,不所望の静電結合が低減される。バリスタを積層部品の外面側に配置することにより部品の体積を,主にインダクタンスを構成するために充てることができるため,同等の機能を有する従来部品と比較し,小型であるにも関わらず高いインダクタンスが実現可能である。バリスタセラミック及びフェライトセラミックを組み合わせることにより,多様なLCフィルタ設計が実現可能である。フィルタ機能とESD保護機能とを,一つの部品に統合することもできる。その際,バリスタセラミックによりESD保護機能が,また,フェライトセラミックによりフィルタ機能が実現される。特に,複数のLCフィルタを一つの部品内部にアレイとして配列することが可能である。この場合には,例えば複数のLCフィルタを一つの共通部品内部で隣接させて配置する。以下,本発明に係る積層セラミック部品の実施形態につき,添付図面に基づいて更に詳述する。図1においては本積層部品の実施形態の概略的な断面図が示される。積層部品は基体10の内部にインダクタンス領域とキャパシタンス領域を有する。インダクタンス領域は,導体を含んだフェライトセラミック2内部にあり,該導体によりインダクタンス12が構成される。通常インダクタンス12は,コイル状に巻かれた導体構造で構成できる。キャパシタンス領域はバリスタセラミック4の内部にあり,該バリスタセラミックは基体10の体積に対して最大でも40を超えない体積を有し,好適には基体10の外面側14に配置される。キャパシタンス領域は,同様に導体構造で構成されたキャパシタンスを有し,オーム抵抗を備えることもできる。この導体構造は,特に電極層を含むことができる。インダクタンス及びキャパシタンスにより,特にLCフィルタを構成することが可能である。積層部品には,導体構造を外部と接続するための接続端子1a,1bが設けられている。例えば図1に示すように,接続端子1a,1bは基体10の端面に配置される。フェライトセラミック2とバリスタセラミック4の間には,例えば誘電材料からなる中間層3を配置することができる。中間層3は,特に酸化物で構成することが可能である。その場合,中間層3は,例えばマグネシウム,ジルコン,チタン等の酸化物又はそれらの混合物で構成することができる。中間層3は,酸化物層に替えて,金属層で構成することも可能である。図2は,更なる実施形態の側面図である。本実施形態において,基体にはバリスタセラミック製の表面バリスタ5が設けられている。フェライトセラミック2は,図1の実施形態と対比して,明らかに基体のより大きな部分を占めており,表面バリスタ5は,基体の体積に対して最大でも20を超えない体積を有している。フェライトセラミック2と表面バリスタ5との間には,図1の実施形態で示したように中間層3が配置されているが,中間層3を省くことも可能である。電気接続のため,基体の端面に配置された接続端子1a,1bに加え,基体の側面には互いに平行に配置される複数のリボン状接続端子1c,1d,1e,1fが設けられている。図3は,図2の実施形態における表面バリスタ5を配置した側の平面図である。図3においては,外部の電気接続端子の配置が明示されている。接続端子1a,1b,1c,1d,1e,1fからは接続導体11,13が表面バリスタ5まで延在する。図4は,更なる実施形態の側面図である。本実施形態においては中間層3が省かれており,フェライトセラミック2とバリスタセラミック4とが互いに隣接して配置されている。本実施形態において,バリスタセラミック4は基体の体積に対して最大でも20を占めるに過ぎない。これにより,構成部材の体積を増大し,それに対応して大きなインダクタンスを実現可能とするものである。図5は,更なる実施形態の側面図である。本実施形態においては,表面バリスタ5が基体の外面側でフェライトセラミック2上に配置されており,基体は実質的にフェライトセラミック2のみで構成される。これにより,構成部材の,より大きな体積を,図4の実施形態で示した体積を上回るものとし,それに対応する特に大きなインダクタンスのために充てることができる。図6は,更なる実施形態の側面図である。本実施形態においては,図5で示した実施形態と同様に,表面バリスタ5が基体の外面側でフェライトセラミック2上に配置されており,基体は実質的にフェライトセラミック2のみで構成される。電気接続のために基体の端面に配置された接続端子1a,1bに加え,側面には互いに平行に配置されたリボン状接続端子1d,1eが設けられている。図7は,図1で示した実施形態と類似した構成を有する積層セラミック部品の更なる実施形態を示す。インダクタンス領域を有するフェライトセラミック2と,キャパシタンス領域を有するバリスタセラミック4との間には,金属を含有するバッファ層6が配置されている。バッファ層6は,フェライトセラミック2とバリスタセラミック4との間で拡散障壁として機能する。図8は,外部の電気的接続端子がボールグリッドアレイBGAによって構成された実施形態を示す。バリスタセラミック4上には,それぞれボールグリッドアレイBGA型の接続端子8を備えた接続端子7が配置されている。図9は,外部の電気的接続端子がランドグリッドアレイLGAによって構成された実施形態を示す。基体の縦方向にはフェライトセラミック2及びバリスタセラミック4の複数領域が交互に垂直に配置される。これらの領域の上には,それぞれ接続端子7が備えられる。本実施形態においても,バリスタセラミック4は,基体の体積に対して最大でも40を超えない体積を有し,構成部材の大きな体積をフェライトセラミック内部のインダクタンスのために充てることができる。上述した積層セラミック部品の実施形態は,多様な電気回路に適用可能である。LCフィルタにおいては,第1回路にインダクタンスを配置すると共に,第1回路と,これに対して並列接続される第2回路との間にキャパシタンスを配置し,例えば入力側と出力側においてバリスタを回路間で切替えることができる。バリスタは,LCフィルタのためのESD保護要素として機能する。LCフィルタは,Pi型LCフィルタとして構成することが可能である。この場合,入力側及び出力側のそれぞれにつき,第1回路と第2回路との間にキャパシタンスを配置する。更なる実施形態として,積層部品の表面に抵抗器等の素子を設け,これらとLCフィルタを相互に接続させることができる。これにより,特に,インダクタンス及び抵抗器を直列接続したRLCフィルタを構成することができる。この場合においてもバリスタは,ESD保護要素として機能する。"