内部回路と、前記内部回路と電気的に接続されるとともに、検査装置に接続された複数の探針がそれぞれ接触する複数のパッドと、少なくとも2つの前記パッドの間に設けられ、当該2つのパッドを電気的に接続するとともに、所定の電流を印加することにより、恒久的に、電気的に切断されるヒューズ素子と、を備えることを特徴とする半導体装置。前記2つのパッド間に電位差を印加することで前記ヒューズ素子に前記所定の電流が印加され、前記ヒューズ素子は、前記電位差が前記内部回路の最大定格以下となる構造を有する、請求項1記載の半導体装置。前記ヒューズ素子は、Si、Al、Cuの中から選択された少なくとも1つの元素を含む導電性材料からなる、請求項1または2記載の半導体装置。内部回路と、前記内部回路と電気的に接続されるとともに、検査装置に接続された複数の探針がそれぞれ接触する複数のパッドとを備える半導体装置の製造方法であって、前記複数のパッドと前記複数の探針とが対向する位置に前記半導体装置を配置する工程aと、前記複数のパッドと、前記複数の探針とを接触させる工程bと、所定の電流を印加することにより、恒久的に、電気的に切断されるヒューズ素子により電気的に接続された2つの前記パッドの間の抵抗値を、前記ヒューズ素子に前記所定の電流より小さい電流を印加することにより測定する工程cと、前記ヒューズ素子に前記所定の電流以上の電流を印加して当該ヒューズ素子を切断する工程dと、前記内部回路の電気的検査を行う工程eと、を含むことを特徴とする半導体装置の製造方法。前記工程dにおいて、前記ヒューズ素子により電気的に接続された2つの前記パッドの間に印加される電位差が前記内部回路の最大定格以下である、請求項4記載の半導体装置の製造方法。前記工程cと前記工程dとの間に、前記2つのパッド間の抵抗値が予め指定された範囲外である場合、前記複数のパッドと前記複数の探針とを離間して前記複数のパッドと前記複数の探針との相対位置を修正した後、前記複数のパッドと前記複数の探針とを再度接触させる工程を含む、請求項4または5記載の半導体装置の製造方法。前記工程aの前に、前記ヒューズ素子を備える前記半導体装置を形成する工程をさらに備え、当該半導体装置を形成する工程が、前記内部回路を構成する配線と前記ヒューズ素子とを同時に形成する工程と、前記ヒューズ素子の両端にそれぞれ電気的に接続される2つのパッドを含む、前記複数のパッドを形成する工程と、を含む、請求項4から6のいずれか1項に記載の半導体装置の製造方法。しかしながら、特許文献1が開示する技術では、ボンディングパッドを含む本来の半導体装置のほかに、針ずれ検出用の導電性パターンおよびテストパッドを各半導体チップに搭載する必要がある。この場合、チップ面積が増大するため、半導体基板あたりの半導体チップの取れ数が少なくなる。その結果、半導体装置の製造コストが増大してしまう。本発明は、上記従来の事情を鑑みてなされたものであり、チップ面積を増大させることなく、針ずれに起因する誤測定や誤検査を防止することができる、半導体装置および半導体装置の製造方法を提供することを目的とする。上述の目的を達成するため、本発明は、以下の技術的手段を採用している。すなわち、本発明に係る半導体装置は、内部回路と、内部回路と電気的に接続されるとともに、検査装置に接続された複数の探針がそれぞれ接触する複数のパッドを備える。そして、少なくとも2つのパッドの間に設けられ、当該2つのパッドを電気的に接続するとともに、所定の電流を印加することにより、恒久的に、電気的に切断されるヒューズ素子を備える。この半導体装置では、探針とパッドとを接触させたときに、ヒューズ素子が設けられたパッド間の抵抗値を測定することで、針ずれの有無を検知することができる。なお、上記所定の電流は、上記2つのパッド間に電位差を印加することによってヒューズ素子に印加することができる。この場合、印加する電位差が内部回路の最大定格以下となる構造を、ヒューズ素子が有することが好ましい。これにより、内部回路に破壊等のダメージを与えることなく、ヒューズ素子を切断することができる。ヒューズ素子は、例えば、Si、Al、Cuの中から選択された少なくとも1つの元素を含む導電性材料により構成することができる。また、他の観点では、本発明は、上述の半導体装置に好適な半導体装置の製造方法を提供することができる。すなわち、本発明に係る半導体装置の製造方法では、まず、半導体装置が備える複数のパッドのそれぞれと複数の探針のそれぞれとが対向する位置に、上述の半導体装置が配置される。次いで、複数のパッドに複数の探針が接触する。続いて、上述のヒューズ素子により電気的に接続された2つのパッドの間の抵抗値が測定される。当該抵抗値の測定は、ヒューズ素子に上記所定の電流より小さい電流を印加することで実施される。その後、ヒューズ素子に上記所定の電流以上の電流が印加され、ヒューズ素子が切断される。その後、内部回路の電気的検査が行われる。この構成では、内部回路の電気的検査の前に、ヒューズ素子を使用してパッドと探針との接触状態を確認することができる。また、内部回路の電気的検査の前に、ヒューズ素子は切断されるため、完成品としての半導体装置の電気的特性に影響を与えることもない。なお、ヒューズ素子切断の際に、ヒューズ素子により電気的に接続された2つのパッドの間に印加される電位差は内部回路の最大定格以下であることが好ましい。また、この半導体装置の製造方法において、2つのパッド間の抵抗値が予め指定された範囲外である場合、2つのパッド間の抵抗値を測定する工程と、ヒューズ素子を切断する工程との間で、複数のパッドと複数の探針とを離間して複数のパッドと複数の探針との相対位置を修正した後、複数のパッドと複数の探針とを再度接触させる動作が実施されてもよい。この構成では、針ずれの発生初期を検知できるとともに、針ずれが発生した状態で検査が実施されることを確実に防止できる。さらに、上記ヒューズ素子を備える半導体装置を形成する工程は、内部回路を構成する配線と上記ヒューズ素子とを同時に形成する工程と、ヒューズ素子の両端にそれぞれ電気的に接続される2つのパッドを含む、複数のパッドを形成する工程とを含むことが好ましい。この構成では、ヒューズ素子形成のための特別な工程が不要であり、製造コストを増大させることがない。本発明によれば、チップ面積を増大させることなく、針ずれに起因する誤測定や誤検査を防止することができる。その結果、半導体装置の製造コストを低減することができる。以下、本発明の一実施形態について、図面を参照しながら詳細に説明する。なお、以下では、本発明をウェハ状態の半導体装置の検査に適用した事例について説明する。図1は本実施形態における半導体装置を模式的に示す平面図である。図1に示すように、半導体基板10上には、上述した拡散工程において、複数の半導体装置1半導体チップがマトリクス状に形成されている。半導体装置1は、半導体装置1の機能を実現する内部回路20と、当該内部回路20と電気的に接続された複数のパッド2ボンディングパッドとを備える。内部回路20は、例えば、半導体基板10の表面に形成された不純物領域を備えるドランジスタ等の複数の半導体素子や各半導体素子間を電気的に接続する配線構造を含む、能動素子および受動素子から構成される。内部回路20には、内部回路20を構成する各回路にそれぞれ電源を供給する電源線、内部回路20へ信号を入力するための入力線、内部回路20から外部に信号を取り出すための出力線等以下、単に入出力線という。を備える。これらの入出力線は、半導体装置1上に形成された端子であるパッド2にそれぞれ接続されている。パッド2は、例えば、半導体装置1の周辺部に配置される。図1の例では、縦方向に5個、横方向に7個の計20個のパッド2が配置されている。図2は、図1に示す半導体装置1において、左上角のパッド2aと、パッド2aと横方向に隣接するパッド2bとを含む領域Aを拡大して示す平面図である。図2に示すように、パッド2a、2bには、内部回路20に接続する入出力線21、22がそれぞれ接続されている。また、パッド2aとパッド2bとの間には、導電性材料からなるヒューズ素子4が設けられている。ヒューズ素子4の一端には、パッド2aに接続する配線5が設けられ、ヒューズ素子4の他端には、パッド2bと接続する配線6が設けられている。したがって、パッド2aとパッド2bとはヒューズ素子4を介して電気的に接続されている。図3は、図2に示すヒューズ素子4を拡大して示す平面図である。また、図4は、ヒューズ素子4を拡大して示す断面図である。なお、図4は、図3に示すX-X線に沿う断面である。また、図4では、ヒューズ素子4を構成する導電体膜の下層構造として層間絶縁膜である下地層11のみを示し、下地層11よりも下方の構造の図示を省略している。図3および図4に示すように、ヒューズ素子4は、厚さTの導電体膜からなる。また、ヒューズ素子4は、溶断部として機能する幅細部41、配線5との接続部として機能する第1幅広部42、配線6との接続部として機能する第2幅広部43、第1幅広部42と幅細部41とを滑らかに連結する第1連結部44、および第2幅広部43と幅細部41とを滑らかに連結する第2連結部45を備える。幅細部41は、平面視において、幅W、長さLの矩形状帯状になっている。また、矩形状の第1幅広部42、第2幅広部43の幅WJは、それぞれ、配線5、6と等幅になっており、第1幅広部42、第2幅広部43の全体が、層間絶縁膜12を介して上層に存在する配線5、6と重なっている。配線5と第1幅広部42とは、層間絶縁膜12に形成された貫通孔に導電体を充填することにより構成された複数のヴィアプラグ7によって電気的に接続されている。同様に、配線6と第2幅広部43とは、複数のヴィアプラグ8によって電気的に接続されている。幅細部41、第1幅広部42および第2幅広部43は、同一の中心線図3では、X-X線を有する状態で配列されており、第1連結部44および第2連結部45は、パッド2a配線5とパッド2b配線6との間に電位差や電流が印加された際に、局所的な電界集中や局所的な電流集中が発生しないように上記中心線について対称になる平面形状で配置されている。本実施形態では、第1連結部44は、第1幅広部42の幅細部41側の角部と、当該角部と上記中心線について同一側で対向する幅細部41の角部とを接続する直線で囲まれた略二等辺三角形状の平面形状を有している。同様に、第2連結部45は、第2幅広部43の幅細部41側の角部と、当該角部と上記中心線について同一側で対向する幅細部41の角部とを接続する直線で囲まれた略二等辺三角形状の平面形状を有している。なお、本実施形態では、特に、第1連結部44および第2連結部45は、中心線に対して対称な2つの直角二等辺三角形が連結された平面形状になっている。また、ヒューズ素子4は、専用の工程で作成することも可能であるが、本実施形態では、後述のように、下地膜11の上面に接して形成される、内部回路20を構成する配線の形成工程において、当該配線と同時に形成される。そのため、ヒューズ素子4の厚さTは、当該配線が属する配線層のプロセスルールに応じて自動的に決定される。なお、ヒューズ素子4は、ゲート配線、ローカル配線、グローバル配線等、任意の配線層を利用して形成することができる。また、材質も、ポリシリコンポリSi、アルミニウムAl、銅Cuあるいは、Si、Al、Cuの中から選択された少なくとも1つの元素を含む導電性材料等、内部回路20を構成する配線材料として採用される任意の材質が使用される。幅細部41の長さLおよび幅W、第1幅広部42および第2幅広部43の幅WJは、当該ヒューズ素子4の形成に使用される導体膜のシート抵抗に応じて以下の条件を満足するように決定される。まず、第1幅広部42および第2幅広部43の幅WJは、パッド2aとパッド2bとの間に電位差や電流が印加された際に、パッド2aと第1幅広部42との間、およびパッド2bと第2幅広部43との間で電圧降下がほとんど発生しないように決定される。すなわち、パッド2aと第1幅広部42との間の抵抗値およびパッド2bと第2幅広部43との間の抵抗値が幅細部41の抵抗値に比べて十分に小さい状態例えば、数となるように幅WJが決定される。なお、パッド2aと第1幅広部42との間の抵抗値に配線5の抵抗値が考慮され、パッド2bと第2幅広部43との間の抵抗値に配線6の抵抗値が考慮されることはいうまでもない。本実施形態では、図4に示すように、配線5、6は、ヒューズ素子4よりも上層の、膜厚の厚い配線層に属する配線として形成されている。そのため、配線5、6の低抵抗化は比較的容易に実現できる。また、幅細部41の長さLおよび幅Wは、パッド2aとパッド2bとの間に最大定格以下の所定の電位差を印加した際あるいは、パッド2aとパッド2bとの間の電位差が最大定格以下の電位差となる状態で定電流を印加した際に、幅細部41が溶断し、かつヒューズ素子4の抵抗値が、パッド2aとパッド2bとの間の内部回路20を通じた抵抗値以下、内部抵抗値という。よりも小さくなるように決定される。ここで、最大定格は印加可能な最大の電位差を意味し、内部回路20の構造等に応じて半導体装置1の仕様として決定されるものである。また、パッド2aとパッド2bとの間の内部抵抗値は、ヒューズ素子4が存在しない構造における、パッド2aとパッド2b間の抵抗値を意味する。なお、ヒューズ素子4を構成する導電体膜がシート抵抗Rsを有する場合、幅細部41の抵抗値Rは、R=Rs×L/Wであり、シート抵抗Rsが固定であると、計算上、幅Wと長さLとの比が同一であれば抵抗値Rは同一の値になる。しかしながら、幅Wが小さいほど、パッド2aとパッド2bとの間に電位差が付与された際に流れる電流の密度が高くなり、幅細部41の溶断電流は小さくなる。そのため、上述の条件を満足する幅Wの上限は、ヒューズ素子4を溶断する際にパッド2aとパッド2bとの間に印加する電位差、あるいはヒューズ素子4を溶断する際にヒューズ素子4に印加される電流値に応じて定まることになる。なお、ヒューズ素子4の抵抗値が、パッド2aとパッド2bとの間の内部抵抗値以上となる構成は、ヒューズ素子4を溶断する際に、内部回路20に破壊等の不具合が発生しない限り採用可能である。しかしながら、パッド2aとパッド2bとの間を流れる電流において、内部回路20を流れる電流が支配的になるため、あまり実用的とはいえない。本実施形態では、パッド2aとパッド2bとの間に付与する電位差の最大定格が7.5Vであり、ヒューズ素子4を形成する配線層の材質は銅、膜厚は0.26μmである。パッド2aとパッド2bとの間に3Vの電位差を印加した場合に幅細部41が溶断するように設計すると、幅W=0.35μm、長さL=5μm、幅WJ=10μmであった。なお、パッド2a、2bは平面視において、1辺が80μmの正方形であり、パッド間隔は80μmである。以上のヒューズ素子4を備える本実施形態の半導体装置1は、電気的特性検査の際に、探針とパッドとを接触させたときに、パッド2aとパッド2bとの間の抵抗値を測定することで、針ずれの有無を検知することができる。すなわち、パッド2aとパッド2bとの間の内部抵抗値が無限大内部回路20を通じてパッド2aとパッド2bとが電気的に接続されていない場合である場合には、探針とパッドとが正常に接触していると、パッド2aとパッド2bとの間の抵抗値としてヒューズ素子4の抵抗値が測定される。また、パッド2aとパッド2bとが内部抵抗値Riで接続されている場合には、パッド2aとパッド2bとの間は、ヒューズ素子4の抵抗値Rfと内部抵抗値Riとが並列接続された状態にある。そのため、探針とパッドとが正常に接触していると、パッド2aとパッド2bとの間の抵抗値として、抵抗値Rfよりも小さい抵抗値=Rf×Ri/RfRiが測定されることになる。いずれの場合であっても、パッド2aとパッド2bとの間の抵抗値として想定される抵抗値よりも大きな抵抗値が測定された場合には、針ずれが発生している可能性がある。したがって、パッド2aとパッド2bとの間の抵抗値を測定することで、針ずれの有無を検知することができる。なお、上述のように、Rf<Riであることが好ましく、また、パッド2aとパッド2bとの間に流れる電流の大部分例えば、80以上がヒューズ素子4を流れることがより好ましい。一方、ヒューズ素子4が存在したままでは、内部回路20が正常に動作しない可能性がある。しかしながら、本実施形態の半導体装置1が備えるヒューズ素子4は、パッド2aとパッド2bとの間に予め指定された電位差を印加する等によりヒューズ素子4に電流を印加することで、恒久的に、電気的に切断される。そのため、パッド2aとパッド2bとの間の抵抗値が正常値であった場合には、ヒューズ素子4を切断することで、内部回路20を正常に動作させることが可能になる。本実施形態では、特に、ヒューズ素子4に電流を印加する際、パッド2aとパッド2bとの間に印加される電位差が最大定格以下であるため、内部回路20にダメージを与えることもない。以上の構成によれば、従来技術のような、針ずれ検出用の導電性パターンやテストパッドを半導体装置に搭載する必要がない。そのため、半導体基板あたりの半導体チップの取れ数が減少することがなく、半導体チップの製造コストが増大することもない。また、ヒューズ素子4を、内部回路20を構成する配線と同一の工程で同時に形成すれば、ヒューズ素子4を形成するための追加工程も不要である。続いて、上述のヒューズ素子4を備える半導体装置1の検査工程について説明する。図5は、本実施形態における半導体装置1の電気的検査に使用される検査装置の構造を示す概略断面図である。図5に示すように、検査装置50は、複数の半導体装置1が形成された半導体基板10が載置されるウェハステージ51を備える。ウェハステージ51は、水平方向および上下方向に移動可能に構成されている。ウェハステージ51と対向する位置には、検査対象の半導体装置1が備えるパッド2の配置に対応して複数の探針53が配列されたプローブカード52が固定されている。各探針53は半導体装置1の電気的特性の検査を実行するICテスタ等からなる測定装置55に接続されている。測定装置55は、例えば、電源電圧源、電流源、半導体装置1の機能検査を実施するための信号発生器、および各種検出器電圧計、電流計、出力信号検出器等のほか、各種検出器の検出結果について半導体装置1の良否判定を行う情報処理部を備える。なお、図5では、図1に示すパッド2aに対応する探針53a、図1に示すパッド2bに対応する探針53bを含む7本の探針53a~53gのみを例示している。プローブカード52の中央部複数の探針53の先端が集まっている領域の上方には、開口54が形成されている。作業者は、開口54の上方に設置された顕微鏡等を使用して、各探針53と各パッド2との接触状態を視認することができる。また、高機能な検査装置では、CCDChargeCoupledDeviceイメージセンサ等により当該顕微鏡等の画像を取得し、画像認識により上記接触状態を検出する場合もある。ウェハステージ51は、例えば、ステッピングモータ等により水平面内で移動可能に設けられている。また、ウェハステージ51には、エアシリンダ等が内蔵されており、基板載置面に対して鉛直方向にも移動できる構造を有している。ウェハステージ51は、電気的検査が実施される際に、半導体基板10と探針53とが接触する高さまで上昇する。また、水平方向に移動する際には、探針53と半導体基板10とが接触しない高さに下降して移動する。なお、検査装置50は、ウェハステージ51とプローブカード52との位置関係を相対的に変更できる構成を有していればよく、例えば、半導体基板10に探針53を接触させる際に、プローブカード52が下降する構成であってもよい。ウェハステージ51上に検査対象の半導体装置1が形成された半導体基板10が載置されると、半導体基板10は、ウェハステージ51が内蔵する真空チャック等により、ウェハステージ51の基板載置面に固定される。半導体基板10上の位置を指定する座標系と、ウェハステージ51の水平移動の制御に使用される座標系とを一致させる位置合わせ、および半導体基板10上で予め指定された複数位置における高さ方向の位置合わせが完了すると、以下の手順により、各半導体装置1に対する電気的検査が実施される。図6は、本発明の一実施形態における半導体装置の検査手順を示すフローチャートである。まず、検査装置50は、ウェハステージ51を移動させ、最初の測定対象半導体装置1上に、プローブカード52を位置させるステップS601。すなわち、まず、半導体装置1が備える複数のパッド2のそれぞれと複数の探針53のそれぞれとが対向する位置に、測定対象半導体装置1が配置される。このとき、探針53の位置ずれはないものとする。なお、最初の測定対象半導体装置1と探針53との位置合わせは、作業者がマニュアルで実施することができる。また、検査装置50が、画像認識を利用して自動的に位置合わせする機能を有しているのであれば自動的に実施してもよい。最初の測定対象半導体装置1上にプローブカード52が配置されると、検査装置50は、ウェハステージ51を上昇させて、各探針53を半導体装置1上の各パッド2に接触させるステップS602。このとき、探針53aがパッド2aと接触し、探針53bがパッド2bと接触する。ウェハステージ51の上昇が完了すると、測定装置55は、ヒューズ素子4が溶断することのない範囲内で、探針53aと探針53bとの間に電流を流し、パッド2aとパッド2bとの間の抵抗値を測定するステップS603。パッド2aとパッド2bとの間に3Vの電位差を印加した場合に幅細部41が溶断するように設計された上述のヒューズ素子4では、例えば、パッド2aとパッド2bとの間に0.1Vの電位差を印加することにより抵抗値を測定する。このとき、測定装置55は、測定された抵抗値の異常の有無を判定するステップS604。当該判定は、測定された抵抗値が予め指定された範囲内に属するか否かにより実施することができる。当該範囲は、例えば、ヒューズ素子4や内部回路20の製造ばらつきを考慮して、統計的に設定することが好ましい。例えば、パッド2aとパッド2bとの間が内部回路20を通じて電気的に接続されておらず、ヒューズ素子4の抵抗値の設計値が1.5Ω、製造ばらつきに起因する抵抗値のばらつき分散の3σが0.08Ωである場合、例えば、計測された抵抗値が1.6Ω未満であるか否かが判定される。この場合、測定された抵抗値が1.6Ω未満であれば異常なしと判定され、1.6Ω以上であれば異常ありと判定される。なお、このような、良否判定の閾値は、半導体装置1の仕様等に応じて、異常として検出すべき抵抗値の値を設定すればよい。ステップ604において抵抗値異常なしと判定された場合、測定装置55は、ヒューズ素子4を切断するステップS604No、S605。上述の例では、パッド2aとパッド2bとの間に3Vの電位差を印加することにより、ヒューズ素子4が恒久的に切断される。上述のように、当該電位差は、半導体装置1においてパッド2aとパッド2bとの間の最大定格電位差7.5Vより小さいため、内部回路20に不具合が生じることもない。なお、ここでは、パッド2aとパッド2bとの間に3Vの電位差を印加した場合に幅細部41が溶断するように設計されているため、パッド2aとパッド2bとの間に3Vの電位差を印加しているが、パッド2aとパッド2bとの間の最大定格電位差7.5V以下であればより大きな電位差を印加してもよい。これにより、ヒューズ素子4の切断時間を僅かながら短縮可能である。図7は、切断後のヒューズ素子4を示す平面図である。図7に示すように、切断痕30は、幅細部41への電流流入側端部に形成される。ヒューズ素子4の切断が完了すると、測定装置55は、半導体装置1の内部回路20の電気的特性の検査を実施するステップS606。測定装置55による検査が完了すると、検査装置50は、ウェハステージ51を下降させて、各探針53と各パッド2とを離間するステップS607。そして、次測定対象の半導体装置1が存在する場合には、ウェハステージ51を移動させ、当該半導体装置1上に、プローブカード52を位置させるステップS608Yes、S601。一方、ステップ604において抵抗値異常ありと判定された場合、測定装置50は、ウェハステージ51を下降させて、各探針53と各パッド2とを離間するステップS604Yes、S609。そして、作業者による手動あるいは検査装置50による自動により、各探針53と各パッド2との間の相対位置が調整されるステップS610。調整が完了すると、検査装置50は、ウェハステージ51を上昇させて、各探針53と各パッド2とを接触させ、再度、パッド2aとパッド2bとの間の抵抗値を測定後、再度判定を行うステップS602、S603、S604。なお、抵抗値異常と判定され、各探針53と各パッド2との間の相対位置が調整されたにもかかわらず、抵抗値異常と繰り返し判定される場合は、針ずれと異なる原因による抵抗値異常である。この場合、探針53a、探針53bへの異物付着の可能性があるため、まず、探針53のクリーニングを実施することが好ましい。また、クリーニング実施後においても、抵抗値異常と判定される場合は、ヒューズ素子4の形成異常である可能性が高い。この場合、測定対象の半導体装置1を強制的に不良と判定し、ステップS607以降を実施すればよい。また、半導体装置1の単価が高価である等の理由により、内部回路20が正常であれば可能な限り良品とする必要性があるときは、抵抗値に異常がない場合と同様、ステップS605以降を実施すればよい。以上の手順が、次測定対象半導体装置1がなくなるまで継続され、次測定対象半導体装置1がなくなると終了するステップS608No。以上のように、この検査方法では、内部回路20の電気的検査の前に、ヒューズ素子4を使用してパッド2と探針53との接触状態を確認することができる。そのため、針ずれの発生初期を検知できるとともに、針ずれが発生した状態で検査が実施されることを確実に防止できる。また、針ずれの可能性がある場合は、直ちに、パッド2と探針53との相対位置が調整されるため、針ずれが発生した状態で検査が継続的に実施されることを確実に防止できる。また、内部回路20の電気的検査の前に、ヒューズ素子4は切断されるため、ヒューズ素子4が完成品としての半導体装置1の電気的特性に影響を与えることもない。なお、図6では、特に好ましい形態として、針ずれの可能性がある場合、直ちに、パッド2と探針53との相対位置を調整する構成としたが、これらの手順がない場合でも、少なくとも、ヒューズ素子4を使用してパッド2と探針53との接触状態を確認することは可能である。なお、以上では、Cuを材質としたヒューズ素子4を例として説明した。しかしながら、上述した設計条件を満足できるのであれば、上述のように、ヒューズ素子4の材質は特に限定されない。内部回路20を構成する配線と、同一の工程で同時に形成するという観点では、Cuのほか、Si、Al、Cuの中から選択された少なくとも1つの元素を含む導電性材料を使用することができる。例えば、上述した寸法のヒューズ素子4をポリSiにより構成した場合、パッド2aとパッド2bとの間に15Vの電位差を印加したときにヒューズ素子4は溶断する。また、上述した寸法のヒューズ素子4をAlCuにより構成した場合、パッド2aとパッド2bとの間に4Vの電位差を印加したときにヒューズ素子4は溶断する。特に、ポリSiは、AlやCu等の金属材料に比べてシート抵抗が大きく、ヒューズ素子4を溶断する際にパッド間に印加する電位差も大きい。そのため、ポリSiを材質とした場合、ヒューズ素子4の溶断に要する時間は比較的短くなる傾向にある。そのため、大電力用途等の高耐圧半導体素子搭載の半導体装置1では、ポリSiを材料としたヒューズ素子4を使用し、CMOSComplementaryMetalOxideSemiconductorロジック等の小電力用途の比較的耐圧の低い半導体装置1では低電圧で溶断可能なAl、Cuを材料としたヒューズ素子4を使用することが有効である。また、上記実施形態では、図1に示すように半導体装置1の左上角のパッド2aと当該パッド2aと横方向に隣接するパッド2bとの間の1箇所のみにヒューズ素子4を設けた。しかしながら、ヒューズ素子は、少なくとも2つのパッドの間、すなわち、少なくとも1組のパッド対に設けられていればよく、ヒューズ素子は複数箇所に設けてもよい。針ずれの検出精度を高める観点では、例えば、矩形状の半導体装置1において、パッド2aと対角に位置するパッドにヒューズ素子を設けてもよい。図8は、相互に対角に位置する各パッドにヒューズ素子を配置する例を示す平面図である。図8aに示す例では、パッド2aとパッド2bとの間に加えて、パッド2aと対角に位置するパッド2cと当該パッド2cと横方向に隣接するパッド2dとの間領域Bにヒューズ素子を設けている。また、図8bに示す例では、パッド2aとパッド2bとの間に加えて、パッド2aと対角に位置するパッド2cと当該パッド2cと縦方向に隣接するパッド2eとの間領域Cにヒューズ素子を設けている。相互に対角に位置する各パッドにヒューズ素子を配置する観点では、いずれの配置例も同様であるが、図8bでは、対角位置で、ヒューズ素子を設けるパッドの配置方向を異ならせているため、より精度よく針ずれを検出することが可能になる。複数箇所にヒューズ素子を設ける場合、図6に示す、抵抗値測定ステップS603および異常判定ステップS604は各ヒューズ素子について順に実施すればよい。すなわち、まず、第1のヒューズ素子が接続されたパッド間の抵抗値が取得され、抵抗値異常の有無が判定される。抵抗値に異常がないと判定された場合、第2のヒューズ素子が接続されたパッド間の抵抗値が取得され、抵抗値異常の有無が判定される。抵抗値に異常がないと判定された場合、第1のヒューズ素子が切断される。第1のヒューズ素子の切断が完了すると第2のヒューズ素子が切断される。なお、第1のヒューズ素子、第2のヒューズ素子の切断順は逆でもよい。両ヒューズ素子の切断が完了すると、半導体装置1の内部回路の電気的特性の検査が実施される。一方、第1のヒューズ素子が接続されたパッド間の抵抗値および第2のヒューズ素子が接続されたパッド間の抵抗値のいずれかが抵抗値異常であると判定された場合には、異常と判定された時点で、探針とパッドとの相対位置が調整される。なお、第1のヒューズ素子が接続された各パッドと、第2のヒューズ素子が接続された各パッドとが相互に独立しており、電位差の印加による干渉が発生しない場合は、上述の抵抗値の取得、およびヒューズ素子の切断をそれぞれ並行して実施してもよい。また、3箇所以上にヒューズ素子を備える半導体装置についても同様である。なお、ヒューズ素子4は、内部回路20中の高耐圧半導体素子に電気的に接続されているパッド間に設けることが好ましい。例えば、内部回路20における電源回路と接地回路に接続するパッドにヒューズ素子4を設けることが好ましい。また、内部回路20へ入力される信号、あるいは内部回路20から外部に取り出される信号の周波数が比較的高い場合、切断後のヒューズ素子4がスタブとして作用したり、切断後のヒューズ素子4が有する寄生容量が内部回路20の電気的特性に影響したりする可能性がある。このような半導体装置1では、信号入力線および信号出力線に接続されたパッド以外のパッドにヒューズ素子4を設けることが好ましい。以上説明したように、本発明によれば、チップ面積を増大させることなく、針ずれに起因する誤測定や誤検査を防止することができる。その結果、半導体装置の製造コストを低減することができる。また、本発明では、電気的な測定により針ずれを検知できるため、全ての検査装置に極めて容易に適用可能である。すなわち、予め指定された半導体基板上の位置で、画像認識等により針ずれの有無を自動認識し、適宜、ウェハアライメントを実施するような高度なウェハアライメント機能を有する高価な検査装置を新たに導入することなく、同等の機能を簡便に実現することが可能になる。本発明は、汎用半導体装置の量産工程において多用されている、高度なウェハアライメント機能を有しない、廉価な検査装置において、特に、効果を発揮できる。また、本発明では、電気的な測定により針ずれを検知するため、画像認識により針ずれを検知する手法に比べて短時間での検知が可能である。この観点では、高度なウェハアライメント機能を有する検査装置にも適用可能であるといえる。なお、以上で説明した実施形態は本発明の技術的範囲を制限するものではなく、既に記載したもの以外でも、本発明の範囲内で種々の変形や応用が可能である。例えば、ヒューズ素子のパターン形状や寸法は、本発明の効果を奏する範囲において、任意に変更可能である。また、ヒューズ素子を相互に隣接するパッド間に設けることは必須ではなく、相互に隣接しないパッド間にヒューズ素子を設けてもよい。