絶縁表面を有する基板上に、ゲート電極層を有し、前記ゲート電極層上にゲート絶縁層を有し、前記ゲート絶縁層上に酸化物半導体層を有し、前記酸化物半導体層上に、ソース電極層及びドレイン電極層を有し、前記ゲート絶縁層、前記酸化物半導体層、前記ソース電極層及び前記ドレイン電極層上に前記酸化物半導体層の一部と接する絶縁層を有し、-25°C以上150°C以下の温度範囲において、チャネル幅が1μmあたりのオフ電流の値が1×10-12A以下であることを特徴とする半導体装置。請求項1において、前記酸化物半導体層のチャネル長は、1.5μm以上100μm以下であることを特徴とする半導体装置。請求項1において、前記酸化物半導体層のチャネル長は、3μm以上10μm以下であることを特徴とする半導体装置。絶縁表面を有する基板上に、ゲート電極層を形成し、前記ゲート電極層上にゲート絶縁層を形成し、前記ゲート絶縁層上に酸化物半導体層を形成し、前記酸化物半導体層を形成した後、第1の熱処理、及び第2の熱処理を行い、前記酸化物半導体層上に、ソース電極層及びドレイン電極層を形成し、前記ゲート絶縁層、前記酸化物半導体層、前記ソース電極層及び前記ドレイン電極層上に前記酸化物半導体層の一部と接する絶縁層を形成し、前記絶縁層を形成した後、第3の熱処理を行うことを特徴とする半導体装置の作製方法。請求項4において、前記第1の熱処理は、350°C以上750°C以下の温度で行われることを特徴とする半導体装置の作製方法。請求項4または請求項5において、前記第1の熱処理は、窒素雰囲気または希ガス雰囲気下で行うことを特徴とする半導体装置の作製方法。請求項4又は請求項6において、前記第2の熱処理は、100°C以上第1の熱処理温度以下で行われることを特徴とする半導体装置の作製方法。請求項4乃至請求項7のいずれか一項において、前記第2の熱処理は、大気雰囲気、酸素雰囲気下で行うことを特徴とする半導体装置の作製方法。アクティブマトリクス型の表示装置においては、回路を構成する薄膜トランジスタの電気特性が重要であり、この電気特性が表示装置の性能を左右する。特に、薄膜トランジスタの電気特性のうち、オフ電流リーク電流、Ioffなどともいうの増大に起因する非動作時の消費電力待機時の消費電力が重要になる。nチャネル型の薄膜トランジスタの場合、ゲート電圧に正の電圧を印加してはじめてチャネルが形成されて、ドレイン電流が流れ出す薄膜トランジスタが望ましい。ゲートに印加される電圧が負の電圧状態でオフ電流が流れる薄膜トランジスタは、回路に用いる薄膜トランジスタとしては不向きである。例えば、半導体装置において回路を構成する薄膜トランジスタのオフ電流が大きい場合、そのオフ電流の増大に起因する電流漏れが発生する恐れがある。そこで、本発明の一形態は、広い温度範囲で安定して動作する薄膜トランジスタ及びそれを用いた半導体装置を提供することを目的とする。なお、本明細書等において、薄膜トランジスタのオフ電流とは、ゲートに印加される電圧が負の電圧の時の電流値を示す。本明細書で開示する本発明の一態様は、絶縁表面を有する基板上に、ゲート電極層を有し、ゲート電極層上にゲート絶縁層を有し、ゲート絶縁層上に酸化物半導体層を有し、酸化物半導体層上に、ソース電極層及びドレイン電極層を有し、ゲート絶縁層、酸化物半導体層、ソース電極層及びドレイン電極層上に酸化物半導体層の一部と接する絶縁層を有し、-25°C以上150°C以下の温度範囲において、チャネル幅が1μmあたりのオフ電流の値が1×10-12A以下であることを特徴とする半導体装置である。上記構成において、酸化物半導体層のチャネル長は、1.5μm以上100μm以下であってもよい。また、酸化物半導体層のチャネル長は、3μ以上10μm以下であってもよい。また、本明細書で開示する本発明の一態様は、絶縁表面を有する基板上に、ゲート電極層を形成し、ゲート電極層上にゲート絶縁層を形成し、ゲート絶縁層上に酸化物半導体層を形成し、酸化物半導体層を形成した後、第1の熱処理、及び第2の熱処理を行い、酸化物半導体層上に、ソース電極層及びドレイン電極層を形成し、ゲート絶縁層、酸化物半導体層、ソース電極層及びドレイン電極層上に酸化物半導体層の一部と接する絶縁層を形成し、絶縁層を形成した後、第3の熱処理を行うことを特徴とする半導体装置の作製方法である。上記構成において、第1の熱処理は、窒素雰囲気または希ガス雰囲気下で行うことが好ましい。また、第1の熱処理は、350°C以上750°C以下の温度で行うことが好ましい。上記構成において、第2の熱処理は、大気雰囲気、酸素雰囲気下で行うことが好ましい。また、第2の熱処理は、100°C以上第1の熱処理温度以下で行うことが好ましい。上記構成は、上記課題の少なくとも一つを解決する。本明細書中で用いる酸化物半導体で、InMO3ZnOmm>0で表記される薄膜を形成し、その薄膜を酸化物半導体層として用いた薄膜トランジスタを作製する。ただし、mは必ずしも整数にはならない。なお、Mは、Ga、Fe、Ni、Mn及びCoから選ばれた一の金属元素または複数の金属元素を示す。例えばMとして、Gaの場合があることの他、GaとNiまたはGaとFeなど、Ga以外の上記金属元素が含まれる場合がある。また、上記酸化物半導体において、Mとして含まれる金属元素の他に、不純物元素としてFe、Niその他の遷移金属元素、または該遷移金属の酸化物が含まれている場合がある。本明細書においては、InMO3ZnOmm>0で表記される構造の酸化物半導体層のうち、MとしてGaを含む構造の酸化物半導体をIn-Ga-Zn-O系酸化物半導体とよび、その薄膜をIn-Ga-Zn-O系非単結晶膜とも呼ぶ。また、酸化物半導体層に適用する酸化物半導体として上記の他にも、In-Sn-Zn-O系、In-Al-Zn-O系、Sn-Ga-Zn-O系、Al-Ga-Zn-O系、Sn-Al-Zn-O系、In-Zn-O系、In-Ga-O系、Sn-Zn-O系、Al-Zn-O系、In-O系、Sn-O系、Zn-O系の酸化物半導体を適用することができる。また上記酸化物半導体層に酸化珪素を含ませてもよい。酸化物半導体層に結晶化を阻害する酸化珪素SiOxX>0を含ませることで、製造プロセス中において酸化物半導体層の形成後に加熱処理した場合に、結晶化してしまうのを抑制することができる。なお、酸化物半導体層は非晶質な状態であることが好ましく、一部結晶化していてもよい。また、加熱処理の条件または酸化物半導体層の材料によっては、酸化物半導体層が非晶質な状態から微結晶膜または多結晶膜となる場合もある。微結晶膜または多結晶膜となる場合であっても、TFTとしてスイッチング特性を得ることができる。オフ電流の変動幅が小さく、安定した電気特性を有する薄膜トランジスタを作製し、提供することができる。よって、電気特性が良好で信頼性のよい薄膜トランジスタを有する半導体装置を提供することができる。以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。実施の形態1本実施の形態では、図1Eに示す薄膜トランジスタ150の作製方法の一形態について、薄膜トランジスタ作製工程の断面図である図1A乃至図1Eを用いて説明する。なお、図1Fは、図1Eに示す薄膜トランジスタ150の上面図である。薄膜トランジスタ150は、チャネルエッチ型と呼ばれるボトムゲート構造の一つである。まず、絶縁表面を有する基板である基板100上に、金属導電膜を形成し、所望の形状に加工するため、フォトマスクを用いてフォトリソグラフィ工程、及びエッチング工程を行いゲート電極層101を設ける。なお、レジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。基板100としては、ガラス基板を用いることが好ましい。基板100として用いるガラス基板は、後の加熱処理の温度が高い場合には、歪み点が730°C以上のものを用いると良い。また、基板100には、例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられている。ホウ酸と比較して酸化バリウムBaOを多く含ませることで、より実用的な耐熱ガラスが得られる。このため、B2O3よりBaOを多く含むガラス基板を用いることが好ましい。なお、上記の基板100に代えて、セラミック基板、石英ガラス基板、石英基板、サファイア基板などの絶縁体でなる基板を用いても良い。他にも、結晶化ガラスなどを用いることができる。また、下地膜となる絶縁膜を基板100とゲート電極層101の間に設けてもよい。下地膜は、基板100からの不純物元素の拡散を防止する機能があり、窒化珪素膜、酸化珪素膜、窒化酸化珪素膜、または酸化窒化珪素膜から選ばれた一または複数の膜による積層構造により形成することができる。下地膜に、塩素、フッ素などのハロゲン元素を含ませることで、基板100からの不純物元素の拡散を防止する機能をさらに高めることができる。下地膜中に含ませるハロゲン元素の濃度は、SIMS二次イオン質量分析計を用いた分析により得られる濃度ピークを1×1015atoms/cm3以上1×1020atoms/cm3以下とすればよい。ゲート電極層101としては、金属導電膜を用いることができる。金属導電膜の材料としては、Al、Cr、Cu、Ta、Ti、Mo、Wから選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金等を用いるのが好ましい。例えば、チタン層上にアルミニウム層と、該アルミニウム層上にチタン層が積層された三層の積層構造、またはモリブデン層上にアルミニウム層と、該アルミニウム層上にモリブデン層を積層した三層の積層構造とすることが好ましい。勿論、金属導電膜として単層、または2層構造、または4層以上の積層構造としてもよい。次いで、ゲート電極層101上にゲート絶縁層102を形成する。ゲート絶縁層102は、プラズマCVD法またはスパッタリング法等を用いて、酸化珪素層、窒化珪素層、酸化窒化珪素層または窒化酸化珪素層を単層でまたは積層して形成することができる。例えば、成膜ガスとして、SiH4、酸素及び窒素を用いてプラズマCVD法により酸化窒化珪素層を形成すればよい。ゲート絶縁層102の膜厚は、100nm以上500nm以下とし、積層の場合は、例えば、膜厚50nm以上200nm以下の第1のゲート絶縁層と、第1のゲート絶縁層上に膜厚5nm以上300nm以下の第2のゲート絶縁層の積層とする。また、酸化物半導体膜の成膜前に、不活性ガス雰囲気窒素、またはヘリウム、ネオン、アルゴン等下において加熱処理400°C以上基板の歪み点未満を行い、層内に含まれる水素及び水などの不純物を除去したゲート絶縁層102としてもよい。次いで、ゲート絶縁層102上に、膜厚5nm以上200nm以下、好ましくは10nm以上50nm以下の酸化物半導体膜を形成する。酸化物半導体膜の形成後に脱水化または脱水素化のための加熱処理を行っても酸化物半導体膜を非晶質な状態とするため、膜厚を50nm以下と薄くすることが好ましい。酸化物半導体膜の膜厚を薄くすることで酸化物半導体層の形成後に加熱処理した場合に、結晶化してしまうのを抑制することができる。なお、酸化物半導体膜をスパッタリング法により成膜する前に、アルゴンガスを導入してプラズマを発生させて逆スパッタリングを行い、ゲート絶縁層102の表面に付着しているゴミを除去することが好ましい。逆スパッタリングとは、ターゲット側に電圧を印加せずに、アルゴン雰囲気下で基板側にRF電源を用いて電圧を印加して基板表面がプラズマに曝されて表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウムなどを用いてもよい。酸化物半導体膜は、In-Ga-Zn-O系非単結晶膜、In-Sn-Zn-O系、In-Al-Zn-O系、Sn-Ga-Zn-O系、Al-Ga-Zn-O系、Sn-Al-Zn-O系、In-Ga-O系、In-Zn-O系、Sn-Zn-O系、Al-Zn-O系、In-O系、Sn-O系、Zn-O系の酸化物半導体膜を用いる。本実施の形態では、例えば、In-Ga-Zn-O系金属酸化物ターゲットを用いてスパッタリング法により成膜する。また、酸化物半導体膜は、希ガス代表的にはアルゴン雰囲気下、酸素雰囲気下、又は希ガス代表的にはアルゴン及び酸素雰囲気下においてスパッタリング法により酸化物半導体膜を形成することができる。また、スパッタリング法を用いる場合、SiO2を2重量以上10重量以下含むターゲットを用いて成膜を行い、酸化物半導体膜に結晶化を阻害するSiOxX>0を含ませ、後の工程で行う脱水化または脱水素化のための加熱処理の際に結晶化してしまうのを抑制することが好ましい。なお、電源としてパルス直流DC電源を用いると、ごみが軽減でき、膜厚分布も均一となるために好ましい。また、金属酸化物ターゲット中の金属酸化物の相対密度は好ましくは95以上、更に好ましくは99以上とする。これにより、形成された酸化物半導体膜中の不純物濃度を低減することができ、電気特性または信頼性の高い薄膜トランジスタを得ることができる。本実施の形態では、金属酸化物の相対密度が97の金属酸化物ターゲットを用いる。スパッタリング法にはスパッタリング用電源に高周波電源を用いるRFスパッタリング法と、直流電源を用いるDCスパッタリング法があり、さらにパルス的にバイアスを与えるパルスDCスパッタリング法もある。RFスパッタリング法は主に絶縁膜を成膜する場合に用いられ、DCスパッタリング法は主に金属膜を成膜する場合に用いられる。また、材料の異なるターゲットを複数設置できる多元スパッタリング装置もある。多元スパッタリング装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャンバーで複数種類の材料を同時に放電させて成膜することもできる。また、チャンバー内部に磁石機構を備えたマグネトロンスパッタリング法を用いるスパッタ装置や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるECRスパッタリング法を用いるスパッタ装置がある。また、スパッタリング法を用いる成膜方法として、成膜中にターゲット物質とスパッタリングガス成分とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタリング法や、成膜中に基板にも電圧をかけるバイアススパッタリング法もある。また、ゲート絶縁層102、及び酸化物半導体膜を大気に触れさせることなく連続的に形成してもよい。大気に触れさせることなく成膜することで、水やハイドロカーボンなどの、大気成分や大気中に浮遊する不純物元素に汚染されることなく各積層界面を形成することができるので、薄膜トランジスタ特性のばらつきを低減することができる。次いで、酸化物半導体膜をフォトリソグラフィ工程により島状の酸化物半導体層103に加工する図1A参照。また、島状の酸化物半導体層103を形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。次いで、第1の熱処理を行って、酸化物半導体層103の脱水化または脱水素化を行う。脱水化または脱水素化を行う第1の熱処理の温度は、350°C以上750°C以下、好ましくは425°C以上とする。なお、425°C以上であれば熱処理時間は1時間以下でよいが、425°C未満であれば加熱処理時間は、1時間よりも長時間行うこととする。例えば、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体層103に対して窒素雰囲気下において加熱処理を行った後、大気に触れることなく、酸化物半導体層103への水や水素の再混入を防ぎ、酸化物半導体層103を得ることができる。本実施の形態では、酸化物半導体層103の脱水化または脱水素化を行う加熱温度Tから、再び水が入らないような十分な温度まで同じ炉を用い、具体的には加熱温度Tよりも100°C以上下がるまで窒素雰囲気下で徐冷する。また、窒素雰囲気に限定されず、不活性ガス雰囲気ヘリウム、ネオン、アルゴン等下において脱水化または脱水素化を行う。第1の熱処理により酸化物半導体層103を構成する酸化物半導体の原子レベルの再配列が行われる。第1の熱処理は、酸化物半導体層103中におけるキャリアの移動を阻害する歪みを解放できる点で重要である。なお、第1の熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、6N99.9999以上、好ましくは7N99.99999以上、即ち不純物濃度を1ppm以下、好ましくは0.1ppm以下とすることが好ましい。また、第1の熱処理の加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、GRTAGasRapidThermalAnneal装置、LRTALampRapidThermalAnneal装置等のRTARapidThermalAnneal装置を用いることができる。LRTA装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光電磁波の輻射により、被処理物を加熱する装置である。GRTA装置は、高温のガスを用いて加熱処理を行う装置である。気体には、アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不活性気体が用いられる。また、第1の熱処理の条件、または酸化物半導体層の材料によっては、酸化物半導体層が結晶化し、微結晶膜または多結晶膜となる場合もある。ここで、酸化物半導体層は、結晶化率が80以上の微結晶膜となることがある。また、酸化物半導体層の材料によっては、結晶を有さない酸化物半導体層となることもある。また、酸化物半導体層の第1の熱処理は、島状の酸化物半導体層103に加工する前の酸化物半導体層に行うこともできる。その場合には、第1の熱処理後に、加熱装置から基板を取り出し、フォトリソグラフィ工程を行う。ここで、酸化物半導体層中の脱水素化を行った場合と、行わない場合の水素濃度分析結果について触れておく。図3Aは、本分析で用いた試料の断面構造模式図である。ガラス基板400上にプラズマCVD法で酸化窒化絶縁層401を形成し、酸化窒化絶縁層401上にIn-Ga-Zn-O系酸化物半導体層402を約40nm形成したものを用意した。用意した試料を分断し、一つは脱水素化を行わず、もう一つはGRTA法による窒素雰囲気中650°C、6分間の脱水素化を行なった。それぞれの試料について、酸化物半導体層中の水素濃度を測定することで、熱処理による脱水素化の効果について調査した。酸化物半導体層中の水素濃度測定は、二次イオン質量分析法SIMS:SecondaryIonMassSpectroscopyで分析が行われた。図3Bは、酸化物半導体層中の膜厚方向の水素濃度分布を示すSIMS分析結果である。横軸は試料表面からの深さを示しており、左端の深さ0nmの位置が試料最表面酸化物半導体層の最表面に相当する。図3Aに示す分析方向403は、SIMS分析の分析方向を示している。分析は酸化物半導体層の最表面からガラス基板400に向かう方向で行った。つまり、図3Bの横軸において、左端から右端の方向に向かって行った。図3Bの縦軸は、特定深さにおける試料中の水素濃度と、酸素イオン強度を対数軸で示している。図3Bにおいて、水素濃度プロファイル412は、脱水素化を行っていない酸化物半導体層中の水素濃度プロファイルを示しており、水素濃度プロファイル413は、熱処理による脱水素化を行った後の酸化物半導体層中の水素濃度プロファイルを示している。酸素イオン強度プロファイル411は、水素濃度プロファイル412測定時に同時に取得した酸素イオン強度を示している。酸素イオン強度プロファイル411に極端な変動が無く、ほぼ一定のイオン強度が得られていることから、SIMS分析が正確に行われていることがわかる。なお、水素濃度プロファイル413測定時も同様に酸素イオン強度を測定しており、こちらもほぼ一定のイオン強度が得られている。水素濃度プロファイル412及び水素濃度プロファイル413は、試料と同じIn-Ga-Zn-O系酸化物半導体層で作製した標準試料を用いて定量している。なお、SIMS分析は、その原理上、試料表面近傍や、材質が異なる積層膜界面近傍のデータを正確に得ることが困難であることが知られている。本分析においては、試料最表面から深さ約15nmまでは正確なデータが得られていないと考えられるため、深さ15nm以降のプロファイルを用いて評価した。水素濃度プロファイル412から、脱水素化を行っていない酸化物半導体層中に、水素が約3×1020atoms/cm3以上、約5×1020atoms/cm3以下、平均水素濃度で約4×1020atoms/cm3含まれていることがわかる。また、水素濃度プロファイル413から、脱水素化により、酸化物半導体層中の平均水素濃度を約2×1019atoms/cm3に低減できていることがわかる。本分析により、GRTA法による窒素雰囲気中650°C、6分間の熱処理を行った試料をSIMS分析する事で水素濃度が低減できたので、この熱処理工程で酸化物半導体層からの脱水素化が確認できた。次いで、第2の熱処理を行う。第2の熱処理の温度は、100°C以上第1の熱処理の温度以下で行う。例えば、加熱処理装置の一つである電気炉に基板を導入し、大気雰囲気下、若しくは酸素雰囲気下において加熱処理を行う。次いで、ゲート絶縁層102、及び酸化物半導体層103上にソース電極層及びドレイン電極層を形成するための導電膜を成膜する。ソース電極層及びドレイン電極層を形成するための導電膜としては、ゲート電極層101と同様に、金属導電膜を用いることができる。金属導電膜の材料としては、Al、Cr、Cu、Ta、Ti、Mo、Wから選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金等を用いるのが好ましい。例えば、チタン層上にアルミニウム層と、該アルミニウム層上にチタン層が積層された三層の積層構造、またはモリブデン層上にアルミニウム層と、該アルミニウム層上にモリブデン層を積層した三層の積層構造とすることが好ましい。勿論、金属導電膜として単層、または2層構造、または4層以上の積層構造としてもよい。フォトマスクを用いてフォトリソグラフィ工程により、ソース電極層及びドレイン電極層を形成するための導電膜から、ソース電極層105a及びドレイン電極層105bを形成する図1B参照。また、このとき酸化物半導体層103も一部がエッチングされ、溝部凹部を有する酸化物半導体層103となる。なお、ソース電極層105a及びドレイン電極層105bを形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。また、酸化物半導体層103と、ソース電極層105a及びドレイン電極層105bの間に、酸化物半導体層103よりも抵抗が低い酸化物導電層を形成しても良い。このような積層構成とすることで、薄膜トランジスタの耐圧を向上させることができる。具体的には、抵抗が低い酸化物導電層のキャリア濃度は、例えば1×1020/cm3以上1×1021/cm3以下の範囲内であると好ましい。次に、ゲート絶縁層102、酸化物半導体層103、ソース電極層105a及びドレイン電極層105bを覆い、酸化物半導体層103の一部と接する絶縁層107を形成する図1C参照。絶縁層107は、少なくとも1nm以上の膜厚とし、CVD法、スパッタリング法など、絶縁層107に水、水素等の不純物を混入させない方法を適宜用いて形成することができる。ここでは、絶縁層107は、スパッタリング法を用いて形成する。酸化物半導体層103の一部と接して形成される絶縁層107は、水分や、水素イオンや、酸素イオンや、OH-などの不純物を含まず、これらが外部から侵入することをブロックする無機絶縁膜を用い、代表的には酸化珪素膜、窒化酸化珪素膜、窒化珪素膜、酸化ガリウム膜、酸化アルミニウム膜、酸化窒化アルミニウム膜又は窒化アルミニウム膜、を用いることができる。また、絶縁層107は、酸化珪素膜、窒化酸化珪素膜、酸化アルミニウム膜又は酸化窒化アルミニウム膜の上に、窒化珪素膜又は窒化アルミニウム膜を積層する構造としてもよい。特に窒化珪素膜は水分や、水素イオンや、酸素イオンや、OH-などの不純物を含まず、これらが外部から侵入することをブロックしやすいので好ましい。絶縁層107の成膜時の基板温度は、室温以上300°C以下とすればよく、酸化珪素膜のスパッタリング法による成膜は、希ガス代表的にはアルゴン雰囲気下、酸素雰囲気下、または希ガス代表的にはアルゴン及び酸素雰囲気下において行うことができる。また、ターゲットとして酸化珪素ターゲットまたは珪素ターゲットを用いることができる。例えば、珪素ターゲットを用いて、酸素雰囲気下でスパッタリング法により酸化珪素を形成することができる。次いで、第3の熱処理を行う。第3の熱処理は、100°C以上第1の熱処理の温度以下で行う。例えば、加熱処理装置の一つである電気炉に基板を導入し、窒素雰囲気下において加熱処理を行う。第3の熱処理は、絶縁層107形成以降の工程であれば、いつ行ってもよい。以上の工程より、絶縁表面を有する基板である基板100上にゲート電極層101が設けられ、ゲート電極層101の上にゲート絶縁層102が設けられ、ゲート絶縁層102の上に酸化物半導体層103が設けられ、酸化物半導体層103の上にソース電極層105a及びドレイン電極層105bが設けられ、ゲート絶縁層102、酸化物半導体層103、ソース電極層105a及びドレイン電極層105bを覆い、酸化物半導体層103の一部と接する絶縁層107が設けられている、チャネルエッチ型の薄膜トランジスタ150を形成することができる図1E参照。図1Fは、本実施の形態で示した薄膜トランジスタ150の上面図である。図1Eは、図1FのX1-X2部位の断面構成を示している。図1Fにおいて、Lはチャネル長を示しており、Wはチャネル幅を示している。また、Aはチャネル幅方向と平行な方向において、酸化物半導体層103がソース電極層105a及びドレイン電極層105bと重ならない領域の長さを示している。Lsはソース電極層105aとゲート電極層101が重なる長さを示しており、Ldはドレイン電極層105bとゲート電極層101が重なる長さを示している。本実施の形態では、薄膜トランジスタ150をシングルゲート構造の薄膜トランジスタを用いて説明したが、必要に応じて、チャネル形成領域を複数有するマルチゲート構造の薄膜トランジスタや、絶縁層107上に第2のゲート電極層を有する構造の薄膜トランジスタとすることもできる。また、本実施の形態では、チャネルエッチ型の薄膜トランジスタ150の作製方法について説明したが、本実施の形態の構成はこれに限られるものではない。図2Aに示すような、ボトムゲート構造のボトムコンタクト型逆コプラナ型とも呼ぶの薄膜トランジスタ160や、図2Bに示すような、チャネル保護層110を有するチャネル保護型チャネルストップ型ともいうの薄膜トランジスタ170等も同様の材料、方法を用いて形成することができる。図2Cは、チャネルエッチ型薄膜トランジスタの他の例を示している。図2Cに示す薄膜トランジスタ180のゲート電極層101の幅は、酸化物半導体層103の幅よりも大きい構造となっている。なお、薄膜トランジスタのチャネル長図1F中のLは、ソース電極層105aとドレイン電極層105bとの距離で定義されるが、チャネル保護型の薄膜トランジスタのチャネル長は、キャリアの流れる方向と平行な方向のチャネル保護層の幅で定義される。本実施の形態により、酸化物半導体層を有する薄膜トランジスタのチャネル幅が1μmあたりのオフ電流を1×10-12A以下にすることができる。また、薄膜トランジスタのチャネル長が3μm以上10μm以下の範囲、もしくは、1.5μm以上乃至100μm以下の範囲において、-25°Cから150°Cまでの動作温度範囲における薄膜トランジスタのチャネル幅が1μmあたりのオフ電流を1×10-12A以下にすることができる。薄膜トランジスタのチャネル長を1.5μm以上、または3μm以上とすることで、短チャネル効果を抑制できるため好ましい。ここで、図4Aに示す断面構造の薄膜トランジスタを用いた、-25°Cから150°Cまでの環境下における薄膜トランジスタ特性の評価結果について説明しておく。まず、ガラス基板801上に、ゲート電極層802としてタングステン層を100nmの厚さで形成し、ゲート電極層802上に、ゲート絶縁層803として、酸化窒化層を100nmの厚さで形成し、ゲート絶縁層803上に、In-Ga-Zn-O系の酸化物半導体層804を30nmの厚さで形成し、酸化物半導体層804上に、ソース電極層805及びドレイン電極層806としてチタン層を形成し、薄膜トランジスタを作製した。なお、薄膜トランジスタのチャネル長Lを3μm、チャネル幅Wを20μmとした。次に、薄膜トランジスタに対して、測定時の基板温度を、-25°C、0°C、25°C、50°C、100°C、150°Cと変化させ、それぞれの基板温度動作温度における薄膜トランジスタのオフ電流を測定した。オフ電流特性の測定は、ソースとドレインの間の電圧以下、ドレイン電圧もしくはVdというを10Vとし、ソースとゲートの間の電圧以下、ゲート電圧もしくはVgというを-10Vにて行った。図4Bに、本測定で得られたオフ電流測定結果を示す。横軸の測定温度は、薄膜トランジスタのオフ電流測定時の基板温度動作温度をリニアスケールで示してあり、縦軸は、各基板温度におけるオフ電流Ioffをログスケールで示している。図4Bに示す、図中□はアモルファスシリコン膜を半導体層として使用した場合のオフ電流を示してあり、図中●は酸化物半導体膜を半導体層として使用した場合のオフ電流を示している。図4Bより、アモルファスシリコン膜を半導体層として使用した場合のオフ電流は、測定時の基板温度が上昇するに従い、オフ電流が上昇していることがわかる。酸化物半導体膜を半導体層として使用した場合のオフ電流は、測定時の基板温度が上昇してもオフ電流を1pA、即ち1×10-12A以下になっていることがわかる。ここで、オフ電流Ioffの温度依存性について以下に考察する。薄膜トランジスタのオフ電流は電子と正孔の生成以下、キャリアの生成という、及び電子と正孔の再結合以下、キャリアの再結合というにより電流が流れることが一般的に知られている。また、キャリアの再結合としては、電子が価電子帯Evから伝導帯Ecへ励起される直接再結合と、バンドギャップEg内の局在準位Etを介して励起される間接再結合がある。バンドギャップが狭い半導体の場合、電子が励起される熱エネルギーが少なくてすむため、直接再結合も間接再結合も起こりやすいが、酸化物半導体のようにバンドギャップEgが広い半導体の場合は、電子の励起には大きな熱エネルギーが必要なため、直接再結合も間接再結合も起こりにくいと仮定した。また、バンドギャップが広いと、半導体の真性キャリア濃度が極端に少なくなり、キャリア総数も極めて少なくなる。キャリア総数が少ない結果として、キャリアの生成、キャリアの再結合の確率も減少するため、オフ電流が小さくなると仮定した。異なるバンドギャップEgを持つ半導体にて薄膜トランジスタのオフ電流の温度依存について計算することを試みた。計算で仮定した構造を図5に示す。ゲート電極層701としてタングステン層を100nmの厚さで形成し、ゲート電極層701上に、ゲート絶縁層702として、酸化窒化層を100nmの厚さで形成し、ゲート絶縁層702上に、半導体層703を30nmの厚さで形成し、半導体層703上に、ソース電極層704及びドレイン電極層705を形成した薄膜トランジスタを仮定した。TFTのサイズはL/W=10/1μmとした。半導体のバンドギャップEg=1.1eV、1.8eV、3.15eVの3種類とし、酸化物半導体はバンドギャップEg=3.15eVと想定している。また、電子親和力χ=4.3eVと仮定し、ソース電極層704及びドレイン電極層705に使用する金属の仕事関数は酸化物半導体の電子親和力と同じ4.3eVと仮定した。また、温度T=25°C、100°C、150°Cの3条件の温度にて計算を行った。なお、計算にはSilvaco社製デバイスシミュレーションソフトAtlasを使用した。アモルファス半導体では欠陥準位が温度特性に強く影響すると考え、計算では、直接再結合のみを仮定した場合と、直接再結合と間接再結合の両方を仮定した場合について実施した。なお、間接再結合の準位はバンドギャップの中央に仮定した。計算で仮定した構造を図6A、及び図6Bに示す。直接再結合のみを仮定した図6Aと、直接再結合と間接再結合の両方を仮定した図6Bの2種類にて計算した。図6A、及び図6Bの図中Evは価電子帯、Ecは伝導体、Etは局在準位を示す。また、実線はキャリアの生成、破線はキャリアの再結合を想定している。計算結果を図29に示す。図29は、バンドギャップEg=1.1eVと仮定した場合の計算結果であり、図29Aは直接再結合のみを仮定した場合の計算結果、図29Bは直接再結合と間接再結合の両方を仮定した場合の計算結果である。なお、図29A中に示す、スペクトル201は25°C、スペクトル202は100°C、スペクトル203は150°Cを仮定した場合の計算結果であり、図29B中に示す、スペクトル301は25°C、スペクトル302は100°C、スペクトル303は150°Cを仮定した場合の計算結果である。計算結果を図30に示す。図30は、バンドギャップEg=1.8eVと仮定した場合の計算結果であり、図30Aは直接再結合のみを仮定した場合の計算結果、図30Bは直接再結合と間接再結合の両方を仮定した場合の計算結果である。なお、図30A中に示す、スペクトル311は25°C、スペクトル312は100°C、スペクトル313は150°Cを仮定した場合の計算結果であり、図30B中に示す、スペクトル321は25°C、スペクトル322は100°C、スペクトル323は150°Cを仮定した場合の計算結果である。計算結果を図31に示す。図31は、バンドギャップEg=3.15eVと仮定した場合の計算結果であり、図31Aは直接再結合のみを仮定した場合の計算結果、図31Bは直接再結合と間接再結合の両方を仮定した場合の計算結果である。なお、図31A中に示す、スペクトル451は25°C、スペクトル452は100°C、スペクトル453は150°Cを仮定した場合の計算結果であり、図31B中に示す、スペクトル461は25°C、スペクトル462は100°C、スペクトル463は150°Cを仮定した場合の計算結果である。図29Bから、バンドギャップEg=1.1eVと仮定した場合、25°C時では、1×10-13A以上のオフ電流が確認され、150°Cの時では1×10-10A以上のオフ電流が確認されており、温度依存性があることがわかる。図30Bから、バンドギャップEg=1.8eVと仮定した場合、図29BのバンドギャップEg=1.1eVと比較し、25°C時のオフ電流は1×10-16A以下、150°Cの時では1×10-13A以下のオフ電流が確認されており、温度依存性があることがわかる。図31Bから、バンドギャップEg=3.15eVと仮定した場合、図29BのバンドギャップEg=1.1eV、及び、図30BのバンドギャップEg=1.8eVと比較し、計算した3条件の温度25°C、100°C、150°Cにおいて、1×10-16A以下のオフ電流となっており、温度依存性はない結果が得られている。以上のように、バンドギャップが狭い半導体の場合、電子が励起される熱エネルギーが少なくてすむため、直接再結合も間接再結合も起こりやすいが、酸化物半導体のようにバンドギャップEgが広い半導体の場合は、電子の励起には大きな熱エネルギーが必要なため、直接再結合も間接再結合も起こりにくい計算結果が得られている。本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。実施の形態2本実施の形態では、同一基板上に少なくとも駆動回路の一部と、画素部に配置する薄膜トランジスタを作製する例について以下に説明する。画素部に配置する薄膜トランジスタは、実施の形態1に従って形成する。また、実施の形態1に示す薄膜トランジスタはnチャネル型TFTであるため、駆動回路のうち、nチャネル型TFTで構成することができる駆動回路の一部を画素部の薄膜トランジスタと同一基板上に形成する。アクティブマトリクス型表示装置のブロック図の一例を図7Aに示す。表示装置の基板上5300には、画素部5301、第1の走査線駆動回路5302、第2の走査線駆動回路5303、信号線駆動回路5304を有する。画素部5301には、複数の信号線が信号線駆動回路5304から延伸して配置され、複数の走査線が第1の走査線駆動回路5302、及び走査線駆動回路5303から延伸して配置されている。なお走査線と信号線との交差領域には、各々、表示素子を有する画素がマトリクス状に配置されている。また、表示装置の基板5300はFPCFlexiblePrintedCircuit等の接続部を介して、タイミング制御回路5305コントローラ、制御ICともいうに接続されている。図7Aでは、第1の走査線駆動回路5302、第2の走査線駆動回路5303、信号線駆動回路5304は、画素部5301と同じ基板5300上に形成される。そのため、外部に設ける駆動回路等の部品の数が減るので、コストの低減を図ることができる。また、基板5300外部に駆動回路を設けた場合の配線を延伸させることによる接続部での接続数を減らすことができ、信頼性の向上、または歩留まりの向上を図ることができる。なお、タイミング制御回路5305は、第1の走査線駆動回路5302に対し、一例として、第1の走査線駆動回路用スタート信号GSP1スタートパルス、走査線駆動回路用クロック信号GCK1を供給する。また、タイミング制御回路5305は、第2の走査線駆動回路5303に対し、一例として、第2の走査線駆動回路用スタート信号GSP2スタートパルスともいう、走査線駆動回路用クロック信号GCK2を供給する。信号線駆動回路5304に対し、一例として、信号線駆動回路用スタート信号SSP、信号線駆動回路用クロック信号SCK、ビデオ信号用データDATA単にビデオ信号ともいう、ラッチ信号LATを供給するものとする。なお各クロック信号GCK1、GCK2、SCKは、周期のずれた複数のクロック信号でもよいし、クロック信号を反転させた信号CKBとともに供給されるものであってもよい。なお、第1の走査線駆動回路5302と第2の走査線駆動回路5303の一方を省略することが可能である。図7Bでは、駆動周波数が低い回路例えば、第1の走査線駆動回路5302、第2の走査線駆動回路5303を画素部5301と同じ基板5300に形成し、信号線駆動回路5304を画素部5301とは別の基板に形成する構成について示している。当該構成により、単結晶半導体を用いたトランジスタと比較すると電界効果移動度が小さい薄膜トランジスタによって、基板5300に形成する駆動回路を構成することができる。したがって、表示装置の大型化、工程数の削減、コストの低減、又は歩留まりの向上などを図ることができる。また、実施の形態1に示す薄膜トランジスタは、nチャネル型TFTである。図8A、図8Bではnチャネル型TFTで構成する信号線駆動回路の構成、動作について一例を示し説明する。信号線駆動回路は、シフトレジスタ5601、及びスイッチング回路部5602を有する。スイッチング回路部5602は、スイッチング回路5602_1~5602_NNは自然数という複数の回路を有する。スイッチング回路5602_1~5602_Nは、各々、薄膜トランジスタ5603_1~5603_kkは自然数という複数のトランジスタを有する。薄膜トランジスタ5603_1~5603_kは、nチャネル型TFTである例を説明する。信号線駆動回路の接続関係について、スイッチング回路5602_1を例にして説明する。薄膜トランジスタ5603_1~5603_kの第1端子は、各々、配線5604_1~5604_kと接続される。薄膜トランジスタ5603_1~5603_kの第2端子は、各々、信号線S1~Skと接続される。薄膜トランジスタ5603_1~5603_kのゲートは、配線5605_1と接続される。シフトレジスタ5601は、配線5605_1~5605_Nに順番にHレベルH信号、高電源電位レベル、ともいうの信号を出力し、スイッチング回路5602_1~5602_Nを順番に選択する機能を有する。スイッチング回路5602_1は、配線5604_1~5604_kと信号線S1~Skとの導通状態第1端子と第2端子との間の導通を制御する機能、即ち配線5604_1~5604_kの電位を信号線S1~Skに供給するか否かを制御する機能を有する。このように、スイッチング回路5602_1は、セレクタとしての機能を有する。また薄膜トランジスタ5603_1~5603_Nは、各々、配線5604_1~5604_kと信号線S1~Skとの導通状態を制御する機能、即ち配線5604_1~5604_kの電位を信号線S1~Skに供給する機能を有する。このように、薄膜トランジスタ5603_1~5603_Nは、各々、スイッチとしての機能を有する。なお、配線5604_1~5604_kには、各々、ビデオ信号用データDATAが入力される。ビデオ信号用データDATAは、画像情報又は画像信号に応じたアナログ信号である場合が多い。次に、図8Aの信号線駆動回路の動作について、図8Bのタイミングチャートを参照して説明する。図8Bには、信号Sout_1~Sout_N、及び信号Vdata_1~Vdata_kの一例を示す。信号Sout_1~Sout_Nは、各々、シフトレジスタ5601の出力信号の一例であり、信号Vdata_1~Vdata_kは、各々、配線5604_1~5604_kに入力される信号の一例である。なお、信号線駆動回路の1動作期間は、表示装置における1ゲート選択期間に対応する。1ゲート選択期間は、一例として、期間T1~期間TNに分割される。期間T1~TNは、各々、選択された行に属する画素にビデオ信号用データDATAを書き込むための期間である。なお、本実施の形態の図面等において示す各構成の、信号波形のなまり等は、明瞭化のために誇張して表記している場合がある。よって、必ずしもそのスケールに限定されないものであることを付記する。期間T1~期間TNにおいて、シフトレジスタ5601は、Hレベルの信号を配線5605_1~5605_Nに順番に出力する。例えば、期間T1において、シフトレジスタ5601は、ハイレベルの信号を配線5605_1に出力する。すると、薄膜トランジスタ5603_1~5603_kはオンになるので、配線5604_1~5604_kと、信号線S1~Skとが導通状態になる。このとき、配線5604_1~5604_kには、DataS1~DataSkが入力される。DataS1~DataSkは、各々、薄膜トランジスタ5603_1~5603_kを介して、選択される行に属する画素のうち、1列目~k列目の画素に書き込まれる。こうして、期間T1~TNにおいて、選択された行に属する画素に、k列ずつ順番にビデオ信号用データDATAが書き込まれる。以上のように、ビデオ信号用データDATAが複数の列ずつ画素に書き込まれることによって、ビデオ信号用データDATAの数、又は配線の数を減らすことができる。よって、外部回路との接続数を減らすことができる。また、ビデオ信号が複数の列ずつ画素に書き込まれることによって、書き込み時間を長くすることができ、ビデオ信号の書き込み不足を防止することができる。なお、シフトレジスタ5601及びスイッチング回路部5602としては、実施の形態1に示す薄膜トランジスタで構成される回路を用いることが可能である。この場合、シフトレジスタ5601が有する全てのトランジスタの極性をnチャネル型で構成することができる。次に、走査線駆動回路の構成について説明する。走査線駆動回路は、シフトレジスタ、バッファを有している。また場合によってはレベルシフタを有していても良い。走査線駆動回路において、シフトレジスタにクロック信号CK及びスタートパルス信号SPが入力されることによって、選択信号が生成される。生成された選択信号はバッファにおいて緩衝増幅され、対応する走査線に供給される。走査線には、1ライン分の画素のトランジスタのゲート電極が接続されている。そして、1ライン分の画素のトランジスタを一斉にONにしなくてはならないので、バッファは大きな電流を流すことが可能なものが用いられる。走査線駆動回路及び/または信号線駆動回路の一部に用いるシフトレジスタの一形態について図9及び図10を用いて説明する。走査線駆動回路、信号線駆動回路のシフトレジスタについて、図9及び図10を参照して説明する。シフトレジスタは、第1のパルス出力回路10_1乃至第Nのパルス出力回路10_NNは3以上の自然数を有している図9A参照。図9Aに示すシフトレジスタの第1のパルス出力回路10_1乃至第Nのパルス出力回路10_Nには、第1の配線11より第1のクロック信号CK1、第2の配線12より第2のクロック信号CK2、第3の配線13より第3のクロック信号CK3、第4の配線14より第4のクロック信号CK4が供給される。また第1のパルス出力回路10_1では、第5の配線15からのスタートパルスSP1第1のスタートパルスが入力される。また2段目以降の第nのパルス出力回路10_nnは、2以上N以下の自然数では、一段前段のパルス出力回路からの信号前段信号OUTn-1というnは2以上の自然数が入力される。また第1のパルス出力回路10_1では、2段後段の第3のパルス出力回路10_3からの信号、または2段目以降の第nのパルス出力回路10_nでは、2段後段の第n2のパルス出力回路10_n2からの信号後段信号OUTn2というが入力される。また各段のパルス出力回路からは、前段及び/または後段のパルス出力回路に入力するための第1の出力信号OUT1SR、別の配線等に第2の出力信号OUT1が出力される。なお、図9Aに示すように、シフトレジスタの最終段の2つの段には、後段信号OUTn2が入力されないため、一例としては、別途第2のスタートパルスSP2、第3のスタートパルスSP3をそれぞれ入力する構成とすればよい。なお、クロック信号CKは、一定の間隔でHレベルとLレベルL信号、低電源電位レベル、ともいうを繰り返す信号である。ここで、第1のクロック信号CK1~第4のクロック信号CK4は、順に1/4周期分遅延している。本実施の形態では、第1のクロック信号CK1~第4のクロック信号CK4を利用して、パルス出力回路の駆動の制御等を行う。なお、クロック信号は、入力される駆動回路に応じて、GCK、SCKということもあるが、ここではCKとして説明を行う。第1の入力端子21、第2の入力端子22及び第3の入力端子23は、第1の配線11~第4の配線14のいずれかと電気的に接続されている。例えば、図9Bにおいて、第1のパルス出力回路10_1は、第1の入力端子21が第1の配線11と電気的に接続され、第2の入力端子22が第2の配線12と電気的に接続され、第3の入力端子23が第3の配線13と電気的に接続されている。また、第2のパルス出力回路10_2は、第1の入力端子21が第2の配線12と電気的に接続され、第2の入力端子22が第3の配線13と電気的に接続され、第3の入力端子23が第4の配線14と電気的に接続されている。第1のパルス出力回路10_1~第Nのパルス出力回路10_Nの各々は、第1の入力端子21、第2の入力端子22、第3の入力端子23、第4の入力端子24、第5の入力端子25、第1の出力端子26、第2の出力端子27を有しているとする図9B参照。第1のパルス出力回路10_1において、第1の入力端子21に第1のクロック信号CK1が入力され、第2の入力端子22に第2のクロック信号CK2が入力され、第3の入力端子23に第3のクロック信号CK3が入力され、第4の入力端子24にスタートパルスSP1が入力され、第5の入力端子25に後段信号OUT3が入力され、第1の出力端子26より第1の出力信号OUT1SRが出力され、第2の出力端子27より第2の出力信号OUT1が出力されていることとなる。なお第1のパルス出力回路10_1~第Nのパルス出力回路10_Nは、3端子の薄膜トランジスタの他に、4端子の薄膜トランジスタを用いることができる。図9Cに示すトランジスタ28は、上記実施の形態1で説明した4端子の薄膜トランジスタを意味し、図面等で以下用いることとする。トランジスタ28は、第1のゲート電極に入力される第1の制御信号G1及び第2のゲート電極に入力される第2の制御信号G2によって、In端子とOut端子間の電気的な制御を行うことのできる素子である。図9Cに示すトランジスタ28のしきい値電圧は、トランジスタ28のチャネル形成領域の上下にゲート絶縁膜を介してゲート電極を設け、上部及び/または下部のゲート電極の電位を制御することにより所望の値に制御することができる。次に、パルス出力回路の具体的な回路構成の一例について、図9Dで説明する。第1のパルス出力回路10_1は、第1のトランジスタ31~第13のトランジスタ43を有している図9D参照。また、上述した第1の入力端子21~第5の入力端子25、及び第1の出力端子26、第2の出力端子27に加え、第1の高電源電位VDDが供給される電源線51、第2の高電源電位VCCが供給される電源線52、低電源電位VSSが供給される電源線53から、第1のトランジスタ31~第13のトランジスタ43に信号、または電源電位が供給される。ここで図9Dの各電源線の電源電位の大小関係は、第1の電源電位VDD>第2の電源電位VCC>第3の電源電位VSSとする。なお、第1のクロック信号CK1~第4のクロック信号CK4は、一定の間隔でHレベルとLレベルを繰り返す信号であるが、HレベルのときVDD、LレベルのときVSSであるとする。なお電源線52の電位VCCを、電源線51の電位VDDより低くすることにより、動作に影響を与えることなく、トランジスタのゲート電極に印加される電位を低く抑えることができ、トランジスタのしきい値のシフトを低減し、劣化を抑制することができる。なお図9Dに図示するように、第1のトランジスタ31~第13のトランジスタ43のうち、第1のトランジスタ31、第6のトランジスタ36乃至第9のトランジスタ39には、図9Cで示した4端子のトランジスタ28を用いることが好ましい。第1のトランジスタ31、第6のトランジスタ36乃至第9のトランジスタ39の動作は、ソースまたはドレインとなる電極の一方が接続されたノードの電位を、ゲート電極の制御信号によって切り替えることが求められるトランジスタであり、ゲート電極に入力される制御信号に対する応答が速いオン電流の立ち上がりが急峻ことでよりパルス出力回路の誤動作を低減することができるトランジスタである。そのため、図9Cで示した4端子のトランジスタ28を用いることによりしきい値電圧を制御することができ、誤動作がより低減できるパルス出力回路とすることができる。なお図9Cでは第1の制御信号G1及び第2の制御信号G2を同じ制御信号としたが、異なる制御信号が入力される構成としてもよい。図9Dにおいて第1のトランジスタ31は、第1端子が電源線51に電気的に接続され、第2端子が第9のトランジスタ39の第1端子に電気的に接続され、ゲート電極第1のゲート電極及び第2のゲート電極が第4の入力端子24に電気的に接続されている。第2のトランジスタ32は、第1端子が電源線53に電気的に接続され、第2端子が第9のトランジスタ39の第1端子に電気的に接続され、ゲート電極が第4のトランジスタ34のゲート電極に電気的に接続されている。第3のトランジスタ33は、第1端子が第1の入力端子21に電気的に接続され、第2端子が第1の出力端子26に電気的に接続されている。第4のトランジスタ34は、第1端子が電源線53に電気的に接続され、第2端子が第1の出力端子26に電気的に接続されている。第5のトランジスタ35は、第1端子が電源線53に電気的に接続され、第2端子が第2のトランジスタ32のゲート電極及び第4のトランジスタ34のゲート電極に電気的に接続され、ゲート電極が第4の入力端子24に電気的に接続されている。第6のトランジスタ36は、第1端子が電源線52に電気的に接続され、第2端子が第2のトランジスタ32のゲート電極及び第4のトランジスタ34のゲート電極に電気的に接続され、ゲート電極第1のゲート電極及び第2のゲート電極が第5の入力端子25に電気的に接続されている。第7のトランジスタ37は、第1端子が電源線52に電気的に接続され、第2端子が第8のトランジスタ38の第2端子に電気的に接続され、ゲート電極第1のゲート電極及び第2のゲート電極が第3の入力端子23に電気的に接続されている。第8のトランジスタ38は、第1端子が第2のトランジスタ32のゲート電極及び第4のトランジスタ34のゲート電極に電気的に接続され、ゲート電極第1のゲート電極及び第2のゲート電極が第2の入力端子22に電気的に接続されている。第9のトランジスタ39は、第1端子が第1のトランジスタ31の第2端子及び第2のトランジスタ32の第2端子に電気的に接続され、第2端子が第3のトランジスタ33のゲート電極及び第10のトランジスタ40のゲート電極に電気的に接続され、ゲート電極第1のゲート電極及び第2のゲート電極が電源線52に電気的に接続されている。第10のトランジスタ40は、第1端子が第1の入力端子21に電気的に接続され、第2端子が第2の出力端子27に電気的に接続され、ゲート電極が第9のトランジスタ39の第2端子に電気的に接続されている。第11のトランジスタ41は、第1端子が電源線53に電気的に接続され、第2端子が第2の出力端子27に電気的に接続され、ゲート電極が第2のトランジスタ32のゲート電極及び第4のトランジスタ34のゲート電極に電気的に接続されている。第12のトランジスタ42は、第1端子が電源線53に電気的に接続され、第2端子が第2の出力端子27に電気的に接続され、ゲート電極が第7のトランジスタ37のゲート電極第1のゲート電極及び第2のゲート電極に電気的に接続されている。第13のトランジスタ43は、第1端子が電源線53に電気的に接続され、第2端子が第1の出力端子26に電気的に接続され、ゲート電極が第7のトランジスタ37のゲート電極第1のゲート電極及び第2のゲート電極に電気的に接続されている。図9Dにおいて、第3のトランジスタ33のゲート電極、第10のトランジスタ40のゲート電極、及び第9のトランジスタ39の第2端子の接続箇所をノードAとする。また、第2のトランジスタ32のゲート電極、第4のトランジスタ34のゲート電極、第5のトランジスタ35の第2端子、第6のトランジスタ36の第2端子、第8のトランジスタ38の第1端子、及び第11のトランジスタ41のゲート電極との接続箇所をノードBとする図10A参照。なお、薄膜トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子であり、ドレイン領域とソース領域の間にチャネル領域を有しており、ドレイン領域とチャネル領域とソース領域とを介して電流を流すことが出来る。ここで、ソースとドレインとは、薄膜トランジスタの構造や動作条件等によって変わるため、いずれがソースまたはドレインであるかを限定することが困難である。そこで、ソース及びドレインとして機能する領域を、ソースもしくはドレインと呼ばない場合がある。その場合、一例としては、それぞれを第1端子、第2端子と表記する場合がある。なお図9D、図10Aにおいて、ノードAを浮遊状態とすることによりブートストラップ動作を行うための、容量素子を別途設けても良い。またノードBの電位を保持するため、一方の電極をノードBに電気的に接続した容量素子を別途設けてもよい。ここで、図10Aに示したパルス出力回路を複数具備するシフトレジスタのタイミングチャートについて図10Bに示す。なおシフトレジスタが走査線駆動回路である場合、図10B中の期間61は垂直帰線期間であり、期間62はゲート選択期間に相当する。なお、図10Aに示すように、ゲートに第2の電源電位VCCが印加される第9のトランジスタ39を設けておくことにより、ブートストラップ動作の前後において、以下のような利点がある。ゲート電極に第2の電位VCCが印加される第9のトランジスタ39がない場合、ブートストラップ動作によりノードAの電位が上昇すると、第1のトランジスタ31の第2端子であるソースの電位が上昇していき、第1の電源電位VDDより大きくなる。そして、第1のトランジスタ31のソースが第1端子側、即ち電源線51側に切り替わる。そのため、第1のトランジスタ31においては、ゲートとソースの間、ゲートとドレインの間ともに、大きなバイアス電圧が印加されるために大きなストレスがかかり、トランジスタの劣化の要因となりうる。そこで、ゲート電極に第2の電源電位VCCが印加される第9のトランジスタ39を設けておくことにより、ブートストラップ動作によりノードAの電位は上昇するものの、第1のトランジスタ31の第2端子の電位の上昇を生じないようにすることができる。つまり、第9のトランジスタ39を設けることにより、第1のトランジスタ31のゲートとソースの間に印加される負のバイアス電圧の値を小さくすることができる。よって、本実施の形態の回路構成とすることにより、第1のトランジスタ31のゲートとソースの間に印加される負のバイアス電圧も小さくできるため、ストレスによる第1のトランジスタ31の劣化を抑制することができる。なお、第9のトランジスタ39を設ける箇所については、第1のトランジスタ31の第2端子と第3のトランジスタ33のゲートとの間に第1端子と第2端子を介して接続されるように設ける構成であればよい。なお、本実施形態でのパルス出力回路を複数具備するシフトレジスタの場合、走査線駆動回路より段数の多い信号線駆動回路では、第9のトランジスタ39を省略してもよく、トランジスタ数を削減することが利点である。なお第1のトランジスタ31乃至第13のトランジスタ43の半導体層として、酸化物半導体を用いることにより、薄膜トランジスタのオフ電流を低減すると共に、オン電流及び電界効果移動度を高めることができ、劣化の度合いを低減することが出来るため、回路内の誤動作を低減することができる。また酸化物半導体を用いたトランジスタは、アモルファスシリコンを用いたトランジスタに比べ、ゲート電極に高電位が印加されることによるトランジスタの劣化の程度が小さい。そのため、第2の電源電位VCCを供給する電源線に、第1の電源電位VDDを供給しても同様の動作が得られ、且つ回路間を引き回す電源線の数を低減することができるため、回路の小型化を図ることが出来る。なお、第7のトランジスタ37のゲート電極第1のゲート電極及び第2のゲート電極に第3の入力端子23によって供給されるクロック信号、第8のトランジスタ38のゲート電極第1のゲート電極及び第2のゲート電極に第2の入力端子22によって供給されるクロック信号は、第7のトランジスタ37のゲート電極第1のゲート電極及び第2のゲート電極に第2の入力端子22によって供給されるクロック信号、第8のトランジスタ38のゲート電極第1のゲート電極及び第2のゲート電極に第3の入力端子23によって供給されるクロック信号となるように、結線関係を入れ替えても同様の作用を奏する。なお、図10Aに示すシフトレジスタにおいて、第7のトランジスタ37及び第8のトランジスタ38が共にオンの状態から、第7のトランジスタ37がオフ、第8のトランジスタ38がオンの状態、次いで第7のトランジスタ37がオフ、第8のトランジスタ38がオフの状態とすることによって、第2の入力端子22及び第3の入力端子23の電位が低下することで生じる、ノードBの電位の低下が第7のトランジスタ37のゲート電極の電位の低下、及び第8のトランジスタ38のゲート電極の電位の低下に起因して2回生じることとなる。一方、図10Aに示すシフトレジスタを図10Bの期間のように、第7のトランジスタ37及び第8のトランジスタ38が共にオンの状態から、第7のトランジスタ37がオン、第8のトランジスタ38がオフの状態、次いで、第7のトランジスタ37がオフ、第8のトランジスタ38がオフの状態とすることによって、第2の入力端子22及び第3の入力端子23の電位が低下することで生じるノードBの電位の低下を、第8のトランジスタ38のゲート電極の電位の低下による一回に低減することができる。そのため、第7のトランジスタ37のゲート電極第1のゲート電極及び第2のゲート電極に第3の入力端子によって供給されるクロック信号、第8のトランジスタ38のゲート電極第1のゲート電極及び第2のゲート電極に第2の入力端子によって供給されるクロック信号とすることによって、ノードBの電位の変動を小さくすることで、ノイズを低減することが出来るため好適である。このように、第1の出力端子26及び第2の出力端子27の電位をLレベルに保持する期間に、ノードBに定期的にHレベルの信号が供給される構成とすることにより、パルス出力回路の誤動作を抑制することができる。実施の形態1に示す薄膜トランジスタの作製方法を用いて上記駆動回路の薄膜トランジスタを作製することにより、駆動回路部の薄膜トランジスタの高速動作を実現し、省電力化を図ることができる。本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。実施の形態3本実施の形態では、薄膜トランジスタを作製し、該薄膜トランジスタを画素部、さらには駆動回路に用いて表示機能を有する半導体装置表示装置ともいうを作製する場合について説明する。また、薄膜トランジスタを用いて、駆動回路の一部または全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。表示装置は表示素子を含む。表示素子としては液晶素子液晶表示素子ともいう、発光素子発光表示素子ともいうを用いることができる。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ELElectroLuminescence、有機EL等が含まれる。また、電子インクなど、電気的作用によりコントラストが変化する表示媒体も適用することができる。また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むIC等を実装した状態にあるモジュールとを含む。さらに表示装置において、該表示装置を作製する過程における、表示素子が完成する前の一形態に相当する素子基板が、電流を表示素子に供給するための手段を複数の各画素に備える。素子基板は、具体的には、表示素子の画素電極のみが形成された状態であっても良いし、画素電極となる導電膜を成膜した後であって、エッチングして画素電極を形成する前の状態であっても良いし、あらゆる形態があてはまる。なお、本明細書中における表示装置とは、画像表示デバイス、もしくは光源照明装置含むを指す。また、コネクター、例えばFPCFlexibleprintedcircuitもしくはTABTapeAutomatedBondingテープもしくはTCPTapeCarrierPackageが取り付けられたモジュール、TABテープやTCPの先にプリント配線板が設けられたモジュール、または表示素子にCOGChipOnGlass方式によりIC集積回路が直接実装されたモジュールも全て表示装置に含むものとする。本実施の形態では、本発明の一形態である半導体装置として液晶表示装置の例を示す。まず、半導体装置の一形態に相当する液晶表示パネルの外観及び断面について、図11を用いて説明する。図11は、第1の基板4001上に形成されたIn-Ga-Zn-O系非単結晶膜を半導体層として含む信頼性の高い薄膜トランジスタ4010、4011、及び液晶素子4013を、第2の基板4006との間にシール材4005によって封止した、パネルの上面図であり、図11Bは、図11A1A2のM-Nにおける断面図に相当する。第1の基板4001上に設けられた画素部4002と、走査線駆動回路4004とを囲むようにして、シール材4005が設けられている。また画素部4002と、走査線駆動回路4004の上に第2の基板4006が設けられている。よって画素部4002と、走査線駆動回路4004とは、第1の基板4001とシール材4005と第2の基板4006とによって、液晶層4008と共に封止されている。また第1の基板4001上のシール材4005によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成された信号線駆動回路4003が実装されている。なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、COG方法、ワイヤボンディング方法、或いはTAB方法などを用いることができる。図11A1は、COG方法により信号線駆動回路4003を実装する例であり、図11A2は、TAB方法により信号線駆動回路4003を実装する例である。また、第1の基板4001上に設けられた画素部4002と、走査線駆動回路4004は、薄膜トランジスタを複数有しており、図11Bでは、画素部4002に含まれる薄膜トランジスタ4010と、走査線駆動回路4004に含まれる薄膜トランジスタ4011とを例示している。薄膜トランジスタ4010、4011上には絶縁層4020、4021が設けられている。薄膜トランジスタ4010、4011は、実施の形態1で示した酸化物半導体層を含む信頼性の高い薄膜トランジスタを適用することができる。本実施の形態において、薄膜トランジスタ4010、4011はnチャネル型薄膜トランジスタである。絶縁層4021上において、駆動回路用の薄膜トランジスタ4011の酸化物半導体層のチャネル形成領域と重なる位置に導電層4040が設けられている。導電層4040を酸化物半導体層のチャネル形成領域と重なる位置に設けることによって、BT試験前後における薄膜トランジスタ4011のしきい値電圧の変化量を低減することができる。また、導電層4040は、薄膜トランジスタ4011のゲート電極層と同じ電位でもよいし、異なる電位でも良く、第2のゲート電極層として機能させることもできる。また、導電層4040の電位がGND、0V、或いはフローティング状態であってもよい。また、液晶素子4013が有する画素電極層4030は、薄膜トランジスタ4010と電気的に接続されている。そして液晶素子4013の対向電極層4031は第2の基板4006上に形成されている。画素電極層4030と対向電極層4031と液晶層4008とが重なっている部分が、液晶素子4013に相当する。なお、画素電極層4030、対向電極層4031はそれぞれ配向膜として機能する絶縁層4032、絶縁層4033が設けられ、絶縁層4032、絶縁層4033を介して液晶層4008を挟持している。なお、第1の基板4001、第2の基板4006としては、ガラス、金属代表的にはステンレス、セラミックス、プラスチックを用いることができる。プラスチックとしては、FRPFiberglass-ReinforcedPlastics板、PVFポリビニルフルオライドフィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。また、アルミニウムホイルをPVFフィルムやポリエステルフィルムで挟んだ構造のシートを用いることもできる。また、スペーサ4035は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、画素電極層4030と対向電極層4031との間の距離セルギャップを制御するために設けられている。なお球状のスペーサを用いても良い。また、対向電極層4031は、薄膜トランジスタ4010と同一基板上に設けられる共通電位線と電気的に接続される。共通接続部を用いて、一対の基板間に配置される導電性粒子を介して対向電極層4031と共通電位線とを電気的に接続することができる。なお、導電性粒子はシール材4005に含有させる。また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために5重量以上のカイラル剤を混合させた液晶組成物を液晶層4008に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が1msec以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。なお、本実施の形態で示す液晶表示装置は透過型液晶表示装置の例であるが、液晶表示装置は反射型液晶表示装置でも半透過型液晶表示装置でも適用できる。また、本実施の形態で示す液晶表示装置では、基板の外側視認側に偏光板を設け、内側に着色層、表示素子に用いる電極層という順に設ける例を示すが、偏光板は基板の内側に設けてもよい。また、偏光板と着色層の積層構造も本実施の形態に限定されず、偏光板及び着色層の材料や作製工程条件によって適宜設定すればよい。また、必要に応じてブラックマトリクスとして機能する遮光膜を設けてもよい。また、本実施の形態では、薄膜トランジスタの表面凹凸を低減するため、及び薄膜トランジスタの信頼性を向上させるため、薄膜トランジスタを保護膜や平坦化絶縁膜として機能する絶縁層絶縁層4020、絶縁層4021で覆う構成となっている。なお、保護膜は、大気中に浮遊する有機物や金属物、水蒸気などの汚染不純物の侵入を防ぐためのものであり、緻密な膜が好ましい。保護膜は、スパッタリング法を用いて、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、又は窒化酸化アルミニウム膜の単層、又は積層で形成すればよい。本実施の形態では保護膜をスパッタリング法で形成する例を示すが、特に限定されず種々の方法で形成すればよい。ここでは、保護膜として積層構造の絶縁層4020を形成する。ここでは、絶縁層4020の一層目として、スパッタリング法を用いて酸化シリコン膜を形成する。保護膜として酸化シリコン膜を用いると、ソース電極層及びドレイン電極層として用いるアルミニウム膜のヒロック防止に効果がある。また、保護膜の二層目として絶縁層を形成する。ここでは、絶縁層4020の二層目として、スパッタリング法を用いて窒化シリコン膜を形成する。保護膜として窒化シリコン膜を用いると、ナトリウム等のイオンが半導体領域中に侵入して、TFTの電気特性を変化させることを抑制することができる。また、保護膜を形成した後に、半導体層のアニール300°C~400°Cを行ってもよい。また、平坦化絶縁膜として絶縁層4021を形成する。絶縁層4021としては、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料low-k材料、シロキサン系樹脂、PSGリンガラス、BPSGリンボロンガラス等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁層4021を形成してもよい。なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたSi-O-Si結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基例えばアルキル基やアリール基やフルオロ基を用いても良い。また、有機基はフルオロ基を有していても良い。絶縁層4021の形成法は、特に限定されず、その材料に応じて、スパッタリング法、SOG法、スピンコート、ディップ、スプレー塗布、液滴吐出法インクジェット法、スクリーン印刷、オフセット印刷等、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いることができる。絶縁層4021として材料液を用いて形成する場合、ベークする工程で同時に、半導体層のアニール300°C~400°Cを行ってもよい。絶縁層4021の焼成工程と半導体層のアニールを兼ねることで効率よく半導体装置を作製することが可能となる。画素電極層4030、対向電極層4031は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物以下、ITOと示す。、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。また、画素電極層4030、対向電極層4031を、導電性高分子導電性ポリマーともいうを含む導電性組成物を用いて形成することができる。導電性組成物を用いて形成した画素電極は、シート抵抗が10000Ω/□以下、波長550nmにおける透光率が70以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率が0.1Ωcm以下であることが好ましい。導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例えば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、若しくはこれらの2種以上の共重合体などがあげられる。また別途形成された信号線駆動回路4003と、走査線駆動回路4004または画素部4002に与えられる各種信号及び電位は、FPC4018から供給されている。本実施の形態では、接続端子電極4015が、液晶素子4013が有する画素電極層4030と同じ導電膜から形成され、端子電極4016は、薄膜トランジスタ4010、4011のソース電極層及びドレイン電極層と同じ導電膜で形成されている。接続端子電極4015は、FPC4018が有する端子と、異方性導電膜4019を介して電気的に接続されている。また図11においては、信号線駆動回路4003を別途形成し、第1の基板4001に実装している例を示しているが、本実施の形態はこの構成に限定されない。走査線駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して実装しても良い。図12は、半導体装置の一形態に相当する液晶表示モジュールにTFT基板2600を用いて構成する一例を示している。図12は液晶表示モジュールの一例であり、TFT基板2600と対向基板2601がシール材2602により固着され、その間にTFT等を含む画素部2603、液晶層を含む表示素子2604、着色層2605、偏光板2606が設けられ表示領域を形成している。着色層2605はカラー表示を行う場合に必要であり、RGB方式の場合は、赤、緑、青の各色に対応した着色層が各画素に対応して設けられている。TFT基板2600と対向基板2601の外側には偏光板2606、偏光板2607、拡散板2613が配設されている。光源は冷陰極管2610と反射板2611により構成され、回路基板2612は、フレキシブル配線基板2609によりTFT基板2600の配線回路部2608と接続され、コントロール回路や電源回路などの外部回路が組みこまれている。また偏光板と、液晶層との間に位相差板を有した状態で積層してもよい。液晶表示モジュールには、TNTwistedNematicモード、IPSIn-Plane-Switchingモード、FFSFringeFieldSwitchingモード、MVAMulti-domainVerticalAlignmentモード、PVAPatternedVerticalAlignment、ASMAxiallySymmetricalignedMicro-cellモード、OCBOpticalCompensatedBirefringenceモード、FLCFerroelectricLiquidCrystalモード、AFLCAntiFerroelectricLiquidCrystalモードなどを用いることができる。以上の工程により、半導体装置として信頼性の高い液晶表示装置を作製することができる。実施の形態1に示す薄膜トランジスタを用いて液晶表示装置の画素部の薄膜トランジスタを作製することにより、各画素の薄膜トランジスタのオフ電流の変動に起因する消費電力増加を抑制することができる。また、実施の形態1に示す薄膜トランジスタの作製方法を用いて液晶表示装置の駆動回路の薄膜トランジスタを作製することにより、駆動回路部の薄膜トランジスタの高速動作を実現し、省電力化を図ることができる。本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。実施の形態4半導体装置の一形態として電子ペーパーの例を示す。実施の形態1の薄膜トランジスタは、スイッチング素子と電気的に接続する素子を利用して電子インクを駆動させる電子ペーパーに用いてもよい。電子ペーパーは、電気泳動表示装置電気泳動ディスプレイとも呼ばれており、紙と同じ読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能という利点を有している。電気泳動ディスプレイは、様々な形態が考えられ得るが、プラスの電荷を有する第1の粒子と、マイナスの電荷を有する第2の粒子とを含むマイクロカプセルが溶媒または溶質に複数分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロカプセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示するものである。なお、第1の粒子または第2の粒子は染料を含み、電界がない場合において移動しないものである。また、第1の粒子の色と第2の粒子の色は異なるもの無色を含むとする。このように、電気泳動ディスプレイは、誘電定数の高い物質が高い電界領域に移動する、いわゆる誘電泳動的効果を利用したディスプレイである。上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、この電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。また、アクティブマトリクス基板上に適宜、二つの電極の間に挟まれるように上記マイクロカプセルを複数配置すればアクティブマトリクス型の表示装置が完成し、マイクロカプセルに電界を印加すれば表示を行うことができる。例えば、実施の形態1の薄膜トランジスタによって得られるアクティブマトリクス基板を用いることができる。なお、マイクロカプセル中の第1の粒子および第2の粒子は、導電体材料、絶縁体材料、半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレクトロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料を用いればよい。図13は、半導体装置の例としてアクティブマトリクス型の電子ペーパーを示す。半導体装置に用いられる薄膜トランジスタ581は、実施の形態1で示す薄膜トランジスタと同様に作製でき、酸化物半導体層を含む信頼性の高い薄膜トランジスタである。図13の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層である第1の電極層及び第2の電極層の間に配置し、第1の電極層及び第2の電極層に電位差を生じさせて球形粒子の向きを制御することにより、表示を行う方法である。薄膜トランジスタ581はボトムゲート構造の薄膜トランジスタであり、半導体層と接する絶縁膜583に覆われている。薄膜トランジスタ581のソース電極層又はドレイン電極層は第1の電極層587と、絶縁層585に形成する開口で接しており電気的に接続している。第1の電極層587と第2の電極層588との間には黒色領域590a及び白色領域590bを有し、周りに液体で満たされているキャビティ594を含む球形粒子589が設けられており、球形粒子589の周囲は樹脂等の充填材595で充填されている図13参照。第1の電極層587が画素電極に相当し、第2の電極層588が共通電極に相当する。第2の電極層588は、薄膜トランジスタ581と同一基板上に設けられる共通電位線と電気的に接続される。共通接続部を用いて、一対の基板間に配置される導電性粒子を介して第2の電極層588と共通電位線とを電気的に接続することができる。また、ツイストボールの代わりに、電気泳動素子を用いることも可能である。透明な液体と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径10μm~200μm程度のマイクロカプセルを用いる。第1の電極層と第2の電極層との間に設けられるマイクロカプセルは、第1の電極層と第2の電極層によって、電場が与えられると、白い微粒子と、黒い微粒子が逆の方向に移動し、白または黒を表示することができる。この原理を応用した表示素子が電気泳動表示素子であり、一般的に電子ペーパーとよばれている。電気泳動表示素子は、液晶表示素子に比べて反射率が高いため、補助ライトは不要であり、また消費電力が小さく、薄暗い場所でも表示部を認識することが可能である。また、表示部に電源が供給されない場合であっても、一度表示した像を保持することが可能であるため、電波発信源から表示機能付き半導体装置単に表示装置、又は表示装置を具備する半導体装置ともいうを遠ざけた場合であっても、表示された像を保存しておくことが可能となる。以上の工程により、半導体装置として信頼性の高い電子ペーパーを作製することができる。本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。実施の形態5半導体装置として発光表示装置の例を示す。表示装置の有する表示素子としては、ここではエレクトロルミネッセンスを利用する発光素子を用いて示す。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機EL素子、後者は無機EL素子と呼ばれている。有機EL素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャリア電子および正孔が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。無機EL素子は、その素子構成により、分散型無機EL素子と薄膜型無機EL素子とに分類される。分散型無機EL素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー-アクセプター再結合型発光である。薄膜型無機EL素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。なお、ここでは、発光素子として有機EL素子を用いて説明する。図14は、半導体装置の例としてデジタル時間階調駆動を適用可能な画素構成の一例を示す図である。デジタル時間階調駆動を適用可能な画素の構成及び画素の動作について説明する。ここでは酸化物半導体層をチャネル形成領域に用いるnチャネル型のトランジスタを1つの画素に2つ用いる例を示す。画素6400は、スイッチング用トランジスタ6401、駆動用トランジスタ6402、発光素子6404及び容量素子6403を有している。スイッチング用トランジスタ6401はゲートが走査線6406に接続され、第1電極ソース電極及びドレイン電極の一方が信号線6405に接続され、第2電極ソース電極及びドレイン電極の他方が駆動用トランジスタ6402のゲートに接続されている。駆動用トランジスタ6402は、ゲートが容量素子6403を介して電源線6407に接続され、第1電極が電源線6407に接続され、第2電極が発光素子6404の第1電極画素電極に接続されている。発光素子6404の第2電極は共通電極6408に相当する。共通電極6408は、同一基板上に形成される共通電位線と電気的に接続される。なお、発光素子6404の第2電極共通電極6408には低電源電位が設定されている。なお、低電源電位とは、電源線6407に設定される高電源電位を基準にして低電源電位<高電源電位を満たす電位であり、低電源電位としては例えばGND、0Vなどが設定されていても良い。この高電源電位と低電源電位との電位差を発光素子6404に印加して、発光素子6404に電流を流して発光素子6404を発光させるため、高電源電位と低電源電位との電位差が発光素子6404の順方向しきい値電圧以上となるようにそれぞれの電位を設定する。なお、容量素子6403は駆動用トランジスタ6402のゲート容量を代用して省略することも可能である。駆動用トランジスタ6402のゲート容量については、チャネル領域とゲート電極との間で容量が形成されていてもよい。ここで、電圧入力電圧駆動方式の場合には、駆動用トランジスタ6402のゲートには、駆動用トランジスタ6402が十分にオンするか、オフするかの二つの状態となるようなビデオ信号を入力する。つまり、駆動用トランジスタ6402は線形領域で動作させる。駆動用トランジスタ6402は線形領域で動作させるため、電源線6407の電圧よりも高い電圧を駆動用トランジスタ6402のゲートにかける。なお、信号線6405には、電源線電圧駆動用トランジスタ6402のVth以上の電圧をかける。また、デジタル時間階調駆動に代えて、アナログ階調駆動を行う場合、信号の入力方法を変えることで、図14と同じ画素構成を用いることができる。アナログ階調駆動を行う場合、駆動用トランジスタ6402のゲートに発光素子6404の順方向電圧駆動用トランジスタ6402のVth以上の電圧をかける。発光素子6404の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向しきい値電圧を含む。なお、駆動用トランジスタ6402が飽和領域で動作するようなビデオ信号を入力することで、発光素子6404に電流を流すことができる。駆動用トランジスタ6402を飽和領域で動作させるため、電源線6407の電位は、駆動用トランジスタ6402のゲート電位よりも高くする。ビデオ信号をアナログとすることで、発光素子6404にビデオ信号に応じた電流を流し、アナログ階調駆動を行うことができる。なお、図14に示す画素構成は、これに限定されない。例えば、図14に示す画素に新たにスイッチ、抵抗素子、容量素子、トランジスタ又は論理回路などを追加してもよい。次に、発光素子の構成について、図15を用いて説明する。ここでは、駆動用TFTがn型の場合を例に挙げて、画素の断面構造について説明する。図15ABCの発光素子に用いられる駆動用TFTであるTFT7001、7011、7021は、実施の形態1で示す薄膜トランジスタと同様に作製でき、酸化物半導体層を含む信頼性の高い薄膜トランジスタである。発光素子は発光を取り出すために少なくとも陽極又は陰極の一方が透明であればよい。そして、基板上に薄膜トランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の面から発光を取り出す両面射出構造の発光素子があり、画素構成はどの射出構造の発光素子にも適用することができる。下面射出構造の発光素子について図15Aを用いて説明する。駆動用TFT7011がn型で、EL層7014から発せられる光が陰極7013側に射出する場合の、画素の断面図を示す。図15Aでは、駆動用TFT7011と電気的に接続された透光性を有する導電膜7017上に、発光素子7012の陰極7013が形成されており、陰極7013上にEL層7014、陽極7015が順に積層されている。なお、透光性を有する導電膜7017は、酸化物絶縁層7031に形成されたコンタクトホールを介して駆動用TFT7011のドレイン電極層と電気的に接続されている。透光性を有する導電膜7017としては、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物以下、ITOと示す。、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電膜を用いることができる。また、陰極7013は様々な材料を用いることができるが、仕事関数が小さい材料、例えば、具体的には、LiやCs等のアルカリ金属、およびMg、Ca、Sr等のアルカリ土類金属、およびこれらを含む合金Mg:Ag、Al:Liなどの他、YbやEr等の希土類金属等が好ましい。図15Aでは、陰極7013の膜厚は、光を透過する程度好ましくは、5nm~30nm程度とする。例えば20nmの膜厚を有するアルミニウム膜を、陰極7013として用いる。なお、透光性を有する導電膜とアルミニウム膜を積層成膜した後、選択的にエッチングして透光性を有する導電膜7017と陰極7013を形成してもよく、この場合、同じマスクを用いてエッチングすることができ、好ましい。また、陰極7013の周縁部は、隔壁7019で覆う。隔壁7019は、ポリイミド、アクリル、ポリアミド、エポキシ等の有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。隔壁7019は、特に感光性の樹脂材料を用い、陰極7013上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。隔壁7019として感光性の樹脂材料を用いる場合、レジストマスクを形成する工程を省略することができる。また、陰極7013及び隔壁7019上に形成するEL層7014は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。EL層7014が複数の層で構成されている場合、陰極7013上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層する。なおこれらの層を全て設ける必要はない。また、上記積層順に限定されず、陰極7013上にホール注入層、ホール輸送層、発光層、電子輸送層、電子注入層の順に積層してもよい。ただし、消費電力を比較する場合、陰極7013上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層するほうが消費電力が少ないため好ましい。また、EL層7014上に形成する陽極7015としては、様々な材料を用いることができるが、仕事関数が大きい材料、例えば、窒化チタン、ZrN、Ti、W、Ni、Pt、Cr等や、ITO、IZO酸化インジウム酸化亜鉛、ZnOなどの透明導電性材料が好ましい。また、陽極7015上に遮蔽膜7016、例えば光を遮光する金属、光を反射する金属等を形成する。本実施の形態では、陽極7015としてITO膜を用い、遮蔽膜7016としてTi膜を用いる。陰極7013及び陽極7015で、少なくともEL層7014を挟んでいる領域が発光素子7012に相当する。図15Aに示した素子構造の場合、発光素子7012から発せられる光は、矢印で示すように陰極7013側に射出する。なお、図15Aではゲート電極層として透光性を有する導電膜を用いる例を示しており、発光素子7012から発せられる光は、カラーフィルタ層7033を通過し、駆動用TFTであるTFT7011のゲート電極層やソース電極層を通過して射出させる。TFT7011のゲート電極層やソース電極層として透光性を有する導電膜を用い、開口率を向上することができる。カラーフィルタ層7033はインクジェット法などの液滴吐出法や、印刷法、フォトリソグラフィ技術を用いたエッチング方法などでそれぞれ形成する。また、カラーフィルタ層7033はオーバーコート層7034で覆われ、さらに絶縁層7035によって覆う。なお、図15Aではオーバーコート層7034は薄い膜厚で図示したが、オーバーコート層7034は、カラーフィルタ層7033に起因する凹凸を平坦化する機能を有している。また、絶縁層7035に形成され、且つ、ドレイン電極層に達するコンタクトホールは、隔壁7019と重なる位置に配置する。図15Aでは、ドレイン電極層に達するコンタクトホールと、隔壁7019と、を重ねるレイアウトとすることで開口率の向上を図ることができる。次に、両面射出構造の発光素子について、図15Bを用いて説明する。図15Bでは、駆動用TFTであるTFT7021と電気的に接続された透光性を有する導電膜7027上に、発光素子7022の陰極7023が形成されており、陰極7023上にEL層7024、陽極7025が順に積層されている。なお、透光性を有する導電膜7027は酸化物絶縁層7041に形成されたコンタクトホールを介してTFT7021のドレイン電極層と電気的に接続されている。透光性を有する導電膜7027としては、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物以下、ITOと示す。、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電膜を用いることができる。また、陰極7023は様々な材料を用いることができるが、仕事関数が小さい材料、例えば、具体的には、LiやCs等のアルカリ金属、およびMg、Ca、Sr等のアルカリ土類金属、およびこれらを含む合金Mg:Ag、Al:Liなどの他、YbやEr等の希土類金属等が好ましい。本実施の形態では、陰極7023の膜厚は、光を透過する程度好ましくは、5nm~30nm程度とする。例えば20nmの膜厚を有するアルミニウム膜を、陰極7023として用いる。なお、透光性を有する導電膜とアルミニウム膜を積層成膜した後、選択的にエッチングして透光性を有する導電膜7027と陰極7023を形成してもよく、この場合、同じマスクを用いてエッチングすることができ、好ましい。また、陰極7023の周縁部は、隔壁7029で覆う。隔壁7029は、ポリイミド、アクリル、ポリアミド、エポキシ等の有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。隔壁7029は、特に感光性の樹脂材料を用い、陰極7023上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。隔壁7029として感光性の樹脂材料を用いる場合、レジストマスクを形成する工程を省略することができる。また、陰極7023及び隔壁7029上に形成するEL層7024は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。EL層7024が複数の層で構成されている場合、陰極7023上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層する。なおこれらの層を全て設ける必要はない。また、上記積層順に限定されず、陰極7023上にホール注入層、ホール輸送層、発光層、電子輸送層、電子注入層の順に積層してもよい。ただし、消費電力を比較した場合、陰極7023上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層するほうが消費電力が少ないため好ましい。また、EL層7024上に形成する陽極7025としては、様々な材料を用いることができるが、仕事関数が大きい材料、例えば、ITO、IZO、ZnOなどの透明導電性材料が好ましい。本実施の形態では、陽極7026として酸化珪素を含むITO膜を用いる。陰極7023及び陽極7025で、EL層7024を挟んでいる領域が発光素子7022に相当する。図15Bに示した素子構造の場合、発光素子7022から発せられる光は、矢印で示すように陽極7025側と陰極7023側の両方に射出する。なお、図15Bではゲート電極層として透光性を有する導電膜を用いる例を示しており、発光素子7022から陰極7023側に発せられる光は、カラーフィルタ層7043を通過し、TFT7021のゲート電極層やソース電極層を通過して射出させる。TFT7021のゲート電極層やソース電極層として透光性を有する導電膜を用いることで、陽極7025側の開口率と陰極7023側の開口率をほぼ同一とすることができる。カラーフィルタ層7043はインクジェット法などの液滴吐出法や、印刷法、フォトリソグラフィ技術を用いたエッチング方法などでそれぞれ形成する。また、カラーフィルタ層7043はオーバーコート層7044で覆われ、さらに絶縁層7045によって覆う。また、絶縁層7045に形成され、且つ、ドレイン電極層に達するコンタクトホールは、隔壁7029と重なる位置に配置する。ドレイン電極層に達するコンタクトホールと、隔壁7029とを重ねるレイアウトとすることで陽極7025側の開口率と陰極7023側の開口率をほぼ同一とすることができる。また、絶縁層7045に形成され、且つ、透光性を有する導電膜7027に達するコンタクトホールは、隔壁7029と重なる位置に配置する。ただし、両面射出構造の発光素子を用い、どちらの表示面もフルカラー表示とする場合、陽極7025側からの光はカラーフィルタ層7043を通過しないため、別途カラーフィルタ層を備えた封止基板を陽極7025上方に設けることが好ましい。次に、上面射出構造の発光素子について、図15Cを用いて説明する。図15Cに、駆動用TFTであるTFT7001がn型で、発光素子7002から発せられる光が陽極7005側に抜ける場合の、画素の断面図を示す。図15Cでは、TFT7001と接続電極層を介して電気的に接続された発光素子7002の陰極7003が形成されており、陰極7003上にEL層7004、陽極7005が順に積層されている。また、陰極7003は様々な材料を用いることができるが、仕事関数が小さい材料、例えば、具体的には、LiやCs等のアルカリ金属、およびMg、Ca、Sr等のアルカリ土類金属、およびこれらを含む合金Mg:Ag、Al:Liなどの他、YbやEr等の希土類金属等が好ましい。また、陰極7003の周縁部は、隔壁7009で覆う。隔壁7009は、ポリイミド、アクリル、ポリアミド、エポキシ等の有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。隔壁7009は、特に感光性の樹脂材料を用い、陰極7003上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。隔壁7009として感光性の樹脂材料を用いる場合、レジストマスクを形成する工程を省略することができる。また、陰極7003及び隔壁7009上に形成するEL層7004は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。EL層7004が複数の層で構成されている場合、陰極7003上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層する。なおこれらの層を全て設ける必要はない。また、上記積層順に限定されず、陰極7003上にホール注入層、ホール輸送層、発光層、電子輸送層、電子注入層の順に積層してもよい。この順に積層する場合は、陰極7003は陽極として機能することとなる。図15CではTi膜、アルミニウム膜、Ti膜の順に積層した積層膜上に、ホール注入層、ホール輸送層、発光層、電子輸送層、電子注入層の順に積層し、その上にMg:Ag合金薄膜とITOとの積層を形成する。ただし、消費電力を比較した場合、陰極7003上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層するほうが消費電力が少ないため好ましい。陽極7005は光を透過する透光性を有する導電性材料を用いて形成し、例えば酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電膜を用いても良い。陰極7003及び陽極7005でEL層7004を挟んでいる領域が発光素子7002に相当する。図15Cに示した画素の場合、発光素子7002から発せられる光は、矢印で示すように陽極7005側に射出する。また、図15Cにおいて、TFT7001は薄膜トランジスタ150を用いる例を示しているが、特に限定されず、薄膜トランジスタ160、170、180を用いることができる。また、図15Cにおいて、TFT7001のドレイン電極層は、接続電極層と酸化物絶縁層7051を介して電気的に接続し、接続電極層は、絶縁層7052及び絶縁層7055を介して陰極7003と電気的に接続する。平坦化絶縁層7053は、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の樹脂材料を用いることができる。また上記樹脂材料の他に、低誘電率材料low-k材料、シロキサン系樹脂、PSGリンガラス、BPSGリンボロンガラス等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、平坦化絶縁層7053を形成してもよい。平坦化絶縁層7053の形成法は、特に限定されず、その材料に応じて、スパッタリング法、SOG法、スピンコート、ディップ、スプレー塗布、液滴吐出法インクジェット法、スクリーン印刷、オフセット印刷等、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いることができる。また、陰極7003と、隣り合う画素の陰極とを絶縁するために隔壁7009を設ける。隔壁7009は、ポリイミド、アクリル、ポリアミド、エポキシ等の有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。隔壁7009は、特に感光性の樹脂材料を用い、陰極7003上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。また、図15Cの構造においては、フルカラー表示を行う場合、例えば発光素子7002として緑色発光素子とし、隣り合う一方の発光素子を赤色発光素子とし、もう一方の発光素子を青色発光素子とする。また、3種類の発光素子だけでなく白色素子を加えた4種類の発光素子でフルカラー表示ができる発光表示装置を作製してもよい。また、図15Cの構造においては、配置する複数の発光素子を全て白色発光素子として、発光素子7002上方にカラーフィルタなどを有する封止基板を配置する構成とし、フルカラー表示ができる発光表示装置を作製してもよい。白色などの単色の発光を示す材料を形成し、カラーフィルタや色変換層を組み合わせることによりフルカラー表示を行うことができる。もちろん単色発光の表示を行ってもよい。例えば、白色発光を用いて照明装置を形成してもよいし、単色発光を用いてエリアカラータイプの発光装置を形成してもよい。また、必要があれば、円偏光板などの偏光フィルムなどの光学フィルムを設けてもよい。なお、ここでは、発光素子として有機EL素子について述べたが、発光素子として無機EL素子を設けることも可能である。なお、発光素子の駆動を制御する薄膜トランジスタ駆動用TFTと発光素子が電気的に接続されている例を示したが、駆動用TFTと発光素子との間に電流制御用TFTが接続されている構成であってもよい。次に、半導体装置の一形態に相当する発光表示パネル発光パネルともいうの外観及び断面について、図16を用いて説明する。図16Aは、第1の基板上に形成された薄膜トランジスタ及び発光素子を、第2の基板との間にシール材によって封止した、パネルの平面図であり、図16Bは、図16AのH-Iにおける断面図に相当する。第1の基板4501上に設けられた画素部4502、信号線駆動回路4503a、4503b、及び走査線駆動回路4504a、4504bを囲むようにして、シール材4505が設けられている。また画素部4502、信号線駆動回路4503a、4503b、及び走査線駆動回路4504a、4504bの上に第2の基板4506が設けられている。よって画素部4502、信号線駆動回路4503a、4503b、及び走査線駆動回路4504a、4504bは、第1の基板4501とシール材4505と第2の基板4506とによって、充填材4507と共に密封されている。このように外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム貼り合わせフィルム、紫外線硬化樹脂フィルム等やカバー材でパッケージング封入することが好ましい。また第1の基板4501上に設けられた画素部4502、信号線駆動回路4503a、4503b、及び走査線駆動回路4504a、4504bは、薄膜トランジスタを複数有しており、図15Bでは、画素部4502に含まれる薄膜トランジスタ4510と、信号線駆動回路4503aに含まれる薄膜トランジスタ4509とを例示している。薄膜トランジスタ4509、4510は、実施の形態1で示した酸化物半導体層を含む信頼性の高い薄膜トランジスタを適用することができる。本実施の形態において、薄膜トランジスタ4509、4510はnチャネル型薄膜トランジスタである。絶縁層4544上において駆動回路用の薄膜トランジスタ4509の酸化物半導体層のチャネル形成領域と重なる位置に導電層4540が設けられている。導電層4540を酸化物半導体層のチャネル形成領域と重なる位置に設けることによって、BT試験前後における薄膜トランジスタ4509のしきい値電圧の変化量を低減することができる。また、導電層4540は、薄膜トランジスタ4509のゲート電極層と同じ電位でもよいし、異なる電位でも良く、第2のゲート電極層として機能させることもできる。また、導電層4540の電位がGND、0V、或いはフローティング状態であってもよい。薄膜トランジスタ4509には、絶縁膜としてチャネル形成領域を含む半導体層に接して絶縁層4541が形成されている。絶縁層4541は実施の形態1で示した絶縁層107と同様な材料及び方法で形成すればよい。また、薄膜トランジスタの表面凹凸を低減するため平坦化絶縁膜として機能する絶縁層4544で覆う構成となっている。ここでは、絶縁層4541として、実施の形態1に示す絶縁層107と同様に、スパッタリング法により酸化珪素膜を形成する。また、平坦化絶縁膜として絶縁層4544を形成する。絶縁層4544としては、実施の形態2で示した絶縁層4021と同様な材料及び方法で形成すればよい。ここでは、絶縁層4544としてアクリルを用いる。また4511は発光素子に相当し、発光素子4511が有する画素電極である第1の電極層4517は、薄膜トランジスタ4510のソース電極層またはドレイン電極層と電気的に接続されている。なお発光素子4511の構成は、第1の電極層4517、電界発光層4512、第2の電極層4513の積層構造であるが、示した構成に限定されない。発光素子4511から取り出す光の方向などに合わせて、発光素子4511の構成は適宜変えることができる。隔壁4520は、有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。特に感光性の材料を用い、第1の電極層4517上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。電界発光層4512は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。発光素子4511に酸素、水素、水分、二酸化炭素等が侵入しないように、第2の電極層4513及び隔壁4520上に保護膜を形成してもよい。保護膜としては、窒化珪素膜、窒化酸化珪素膜、DLC膜等を形成することができる。また、信号線駆動回路4503a、4503b、走査線駆動回路4504a、4504b、または画素部4502に与えられる各種信号及び電位は、FPC4518a、4518bから供給されている。接続端子電極4515が、発光素子4511が有する第1の電極層4517と同じ導電膜から形成され、端子電極4516は、薄膜トランジスタ4509、4510が有するソース電極層及びドレイン電極層と同じ導電膜から形成されている。接続端子電極4515は、FPC4518aが有する端子と、異方性導電膜4519を介して電気的に接続されている。発光素子4511からの光の取り出し方向に位置する基板は、透光性でなければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリルフィルムのような透光性を有する材料を用いる。また、充填材4507としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、PVCポリビニルクロライド、アクリル、ポリイミド、エポキシ樹脂、シリコーン樹脂、PVBポリビニルブチラルまたはEVAエチレンビニルアセテートを用いることができる。例えば充填材として窒素を用いればよい。また、必要であれば、発光素子の射出面に偏光板、又は円偏光板楕円偏光板を含む、位相差板λ/4板、λ/2板、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。信号線駆動回路4503a、4503b、及び走査線駆動回路4504a、4504bは、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜によって形成された駆動回路で実装されていてもよい。また、信号線駆動回路のみ、或いは一部、又は走査線駆動回路のみ、或いは一部のみを別途形成して実装しても良く、図16の構成に限定されない。以上の工程により、半導体装置として信頼性の高い発光表示装置表示パネルを作製することができる。実施の形態1に示す薄膜トランジスタの作製方法を用いて発光表示装置の画素部の薄膜トランジスタを作製することにより、各画素の薄膜トランジスタのオフ電流の変動に起因する消費電力を低減することができる。また、実施の形態1に示す薄膜トランジスタの作製方法を用いて発光表示装置の駆動回路の薄膜トランジスタを作製することにより、駆動回路部の薄膜トランジスタの高速動作を実現し、省電力化を図ることができる。本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。実施の形態6本実施の形態では、半導体装置の一形態として、実施の形態1で示す薄膜トランジスタを有する液晶素子を用いた液晶表示装置の例を図17乃至図20を用いて説明する。図17乃至図20の液晶表示装置に用いられるTFT628、TFT629は、実施の形態1で示す薄膜トランジスタを適用することができ、実施の形態1で示す工程と同様に作製できる電気特性及び信頼性の高い薄膜トランジスタである。TFT628及びTFT629は、酸化物半導体層をチャネル形成領域とする薄膜トランジスタである。図17乃至図20では、薄膜トランジスタの一例として図2Cに示す薄膜トランジスタを用いる場合について説明するが、これに限定されるものではない。以下、VAVerticalAlignment型の液晶表示装置について示す。VA型の液晶表示装置とは、液晶表示パネルの液晶分子の配列を制御する方式の一種である。VA型の液晶表示装置は、電圧が印加されていないときにパネル面に対して液晶分子が垂直方向を向く方式である。本実施の形態では、特に画素ピクセルをいくつかの領域サブピクセルに分け、それぞれ別の方向に分子を倒すよう工夫されている。これをマルチドメイン化あるいはマルチドメイン設計という。以下の説明では、マルチドメイン設計が考慮された液晶表示装置について説明する。図18及び図19は、それぞれ画素電極及び対向電極を示している。なお、図18は画素電極が形成される基板側の平面図であり、図中に示す切断線E-Fに対応する断面構造を図17に表している。また、図19は対向電極が形成される基板側の平面図である。以下の説明ではこれらの図を参照して説明する。図17は、TFT628とそれに接続する画素電極624、及び保持容量部630が形成された基板600と、対向電極640等が形成される対向基板601とが重ね合わせられ、液晶が注入された状態を示している。対向基板601において柱状スペーサが形成される位置には、第1の着色膜636、第2の着色膜図示せず、第3着色膜図示せず、対向電極640が形成されている。この構造により、液晶の配向を制御するための突起644とスペーサの高さを異ならせている。画素電極624上には配向膜648が形成され、同様に対向電極640上にも配向膜646が形成されている。この間に液晶層650が形成されている。スペーサはここでは柱状スペーサを用いて示したがビーズスペーサを散布してもよい。なお、ここで柱状スペーサとは、一方の基板上に形成した有機膜又は無機膜をフォトリソグラフィ工程で所定のサイズにパターニング、エッチングしたものや、ポジ型又はネガ型のパターング可能な有機膜などで作製されたものなどをいい、柱状スペーサは液晶層の厚さを制御できる。さらには、スペーサを基板600上に形成される画素電極624上に形成してもよい。基板600上には、TFT628とそれに接続する画素電極624、及び保持容量部630が形成される。画素電極624は、TFT628、配線616、及び保持容量部630を覆う絶縁膜620、絶縁膜620を覆う第3絶縁膜622をそれぞれ貫通するコンタクトホール623で、配線618と接続する。TFT628は実施の形態1で示す薄膜トランジスタを適宜用いることができる。また、保持容量部630は、TFT628のゲート配線602と同時に形成した第1の容量配線である容量配線604と、ゲート絶縁膜606と、配線616、618と同時に形成した第2の容量配線である容量配線617で構成される。画素電極624と液晶層650と対向電極640が重なり合うことで、液晶素子が形成されている。図18に基板600上の構造を示す。画素電極624は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物以下、ITOと示す。、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。また、画素電極624として、導電性高分子導電性ポリマーともいうを含む導電性組成物を用いて形成することができる。導電性組成物を用いて形成した画素電極は、シート抵抗が10000Ω/□以下、波長550nmにおける透光率が70以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率が0.1Ωcm以下であることが好ましい。導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例えば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、若しくはこれらの2種以上の共重合体などがあげられる。画素電極624にはスリット625を設ける。スリット625は液晶の配向を制御するためのものである。図18に示すTFT628とそれに接続する画素電極626及び保持容量部631は、それぞれTFT628、画素電極624及び保持容量部630と同様に形成することができる。TFT628とTFT629は共に配線616と接続している。この液晶表示パネルの画素ピクセルは、画素電極624と画素電極626により構成されている。画素電極624と画素電極626はサブピクセルを構成する。図19に対向基板側の構造を示す。対向電極640は、画素電極624と同様の材料を用いて形成することが好ましい。対向電極640上には液晶の配向を制御する突起644が形成されている。この画素構造の等価回路を図20に示す。TFT628とTFT629は、共にゲート配線602、配線616と接続している。この場合、容量配線604と容量配線605の電位を異ならせることで、液晶素子651と液晶素子652の動作を異ならせることができる。すなわち、容量配線604と容量配線605の電位を個別に制御することにより液晶の配向を精密に制御して視野角を広げている。スリット625を設けた画素電極624に電圧を印加すると、スリット625の近傍には電界の歪み斜め電界が発生する。このスリット625と、対向基板601側の突起644とを交互に咬み合うように配置することで、斜め電界が効果的に発生させて液晶の配向を制御することで、液晶が配向する方向を場所によって異ならせている。すなわち、マルチドメイン化して液晶表示パネルの視野角を広げている。次に、上記とは異なるVA型の液晶表示装置について、図21乃至図24を用いて説明する。図21と図22は、VA型液晶表示パネルの画素構造を示している。図22は基板600の平面図であり、図中に示す切断線Y-Zに対応する断面構造を図21に表している。以下の説明ではこの両図を参照して説明する。この画素構造は、一つの画素に複数の画素電極が有り、それぞれの画素電極にTFTが接続されている。各TFTは、異なるゲート信号で駆動されるように構成されている。すなわち、マルチドメイン設計された画素において、個々の画素電極に印加する信号を、独立して制御する構成を有している。画素電極624はコンタクトホール623において、配線618でTFT628と接続している。また、画素電極626はコンタクトホール627において、配線619でTFT629と接続している。TFT628のゲート配線602と、TFT629のゲート配線603には、異なるゲート信号を与えることができるように分離されている。一方、データ線として機能する配線616は、TFT628とTFT629で共通に用いられている。TFT628とTFT629は実施の形態1で示す薄膜トランジスタを適宜用いることができる。また、容量配線690が設けられている。画素電極624と画素電極626の形状は異なっており、スリット625によって分離されている。V字型に広がる画素電極624の外側を囲むように画素電極626が形成されている。画素電極624と画素電極626に印加する電圧のタイミングを、TFT628及びTFT629により異ならせることで、液晶の配向を制御している。この画素構造の等価回路を図24に示す。TFT628はゲート配線602と接続し、TFT629はゲート配線603と接続している。ゲート配線602とゲート配線603には異なるゲート信号を与えることで、TFT628とTFT629の動作タイミングを異ならせることができる。対向基板601には、着色膜636、対向電極640が形成されている。また、着色膜636と対向電極640の間には平坦化膜637が形成され、液晶の配向乱れを防いでいる。図23に対向基板側の構造を示す。対向電極640は異なる画素間で共通化されている電極であるが、スリット641が形成されている。このスリット641と、画素電極624及び画素電極626側のスリット625とを交互に咬み合うように配置することで、斜め電界を効果的に発生させて液晶の配向を制御することができる。これにより、液晶が配向する方向を場所によって異ならせることができ、視野角を広げている。画素電極624と液晶層650と対向電極640が重なり合うことで、第1の液晶素子が形成されている。また、画素電極626と液晶層650と対向電極640が重なり合うことで、第2の液晶素子が形成されている。また、一画素に第1の液晶素子と第2の液晶素子が設けられたマルチドメイン構造である。本実施の形態では、実施の形態1で示す薄膜トランジスタを有する液晶表示装置としてVA型の液晶表示装置について説明したが、IPS型の液晶表示装置や、TN型の液晶表示装置などについても適用可能である。実施の形態1に示す薄膜トランジスタの作製方法を用いて発光表示装置の画素部の薄膜トランジスタを作製することにより、各画素の薄膜トランジスタのオフ電流の変動に起因する消費電力を低減することができる。実施の形態7本明細書に開示する半導体装置は、電子ペーパーとして適用することができる。電子ペーパーは、情報を表示するものであればあらゆる分野の電子機器に用いることが可能である。例えば、電子ペーパーを用いて、電子書籍電子ブック、ポスター、電車などの乗り物の車内広告、クレジットカード等の各種カードにおける表示等に適用することができる。電子機器の一例を図25に示す。図25は、電子書籍2700の一例を示している。例えば、電子書籍2700は、筐体2701および筐体2703の2つの筐体で構成されている。筐体2701および筐体2703は、軸部2711により一体とされており、該軸部2711を軸として開閉動作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能となる。筐体2701には表示部2705が組み込まれ、筐体2703には表示部2707が組み込まれている。表示部2705および表示部2707は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部図25では表示部2705に文章を表示し、左側の表示部図25では表示部2707に画像を表示することができる。また、図25では、筐体2701に操作部などを備えた例を示している。例えば、筐体2701において、電源2721、操作キー2723、スピーカ2725などを備えている。操作キー2723により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子イヤホン端子、USB端子、またはACアダプタおよびUSBケーブルなどの各種ケーブルと接続可能な端子など、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍2700は、電子辞書としての機能を持たせた構成としてもよい。また、電子書籍2700は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。実施の形態8本明細書に開示する半導体装置は、さまざまな電子機器遊技機も含むに適用することができる。電子機器としては、例えば、テレビジョン装置テレビ、またはテレビジョン受信機ともいう、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラなどのカメラ、デジタルフォトフレーム、携帯電話機携帯電話、携帯電話装置ともいう、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。図26Aは、テレビジョン装置9600の一例を示している。テレビジョン装置9600は、筐体9601に表示部9603が組み込まれている。表示部9603により、映像を表示することが可能である。また、ここでは、スタンド9605により筐体9601を支持した構成を示している。テレビジョン装置9600の操作は、筐体9601が備える操作スイッチや、別体のリモコン操作機9610により行うことができる。リモコン操作機9610が備える操作キー9609により、チャンネルや音量の操作を行うことができ、表示部9603に表示される映像を操作することができる。また、リモコン操作機9610に、当該リモコン操作機9610から出力する情報を表示する表示部9607を設ける構成としてもよい。なお、テレビジョン装置9600は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向送信者から受信者または双方向送信者と受信者間、あるいは受信者間同士などの情報通信を行うことも可能である。図26Bは、デジタルフォトフレーム9700の一例を示している。例えば、デジタルフォトフレーム9700は、筐体9701に表示部9703が組み込まれている。表示部9703は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影した画像データを表示させることで、通常の写真立てと同様に機能させることができる。なお、デジタルフォトフレーム9700は、操作部、外部接続用端子USB端子、USBケーブルなどの各種ケーブルと接続可能な端子など、記録媒体挿入部などを備える構成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像データを取り込み、取り込んだ画像データを表示部9703に表示させることができる。また、デジタルフォトフレーム9700は、無線で情報を送受信できる構成としてもよい。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。図27Aは携帯型遊技機であり、筐体9881と筐体9891の2つの筐体で構成されており、連結部9893により、開閉可能に連結されている。筐体9881には表示部9882が組み込まれ、筐体9891には表示部9883が組み込まれている。また、図27Aに示す携帯型遊技機は、その他、スピーカ部9884、記録媒体挿入部9886、LEDランプ9890、入力手段操作キー9885、接続端子9887、センサ9888力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの、マイクロフォン9889等を備えている。もちろん、携帯型遊技機の構成は上述のものに限定されず、少なくとも本明細書に開示する半導体装置を備えた構成であればよく、その他付属設備が適宜設けられた構成とすることができる。図27Aに示す携帯型遊技機は、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能や、他の携帯型遊技機と無線通信を行って情報を共有する機能を有する。なお、図27Aに示す携帯型遊技機が有する機能はこれに限定されず、様々な機能を有することができる。図27Bは大型遊技機であるスロットマシン9900の一例を示している。スロットマシン9900は、筐体9901に表示部9903が組み込まれている。また、スロットマシン9900は、その他、スタートレバーやストップスイッチなどの操作手段、コイン投入口、スピーカなどを備えている。もちろん、スロットマシン9900の構成は上述のものに限定されず、少なくとも本明細書に開示する半導体装置を備えた構成であればよく、その他付属設備が適宜設けられた構成とすることができる。図28Aは携帯型のコンピュータの一例を示す斜視図である。図28Aの携帯型のコンピュータは、上部筐体9301と下部筐体9302とを接続するヒンジユニットを閉状態として表示部9303を有する上部筐体9301と、キーボード9304を有する下部筐体9302とを重ねた状態とすることができ、持ち運ぶことが便利であるとともに、使用者がキーボード入力する場合には、ヒンジユニットを開状態として、表示部9303を見て入力操作を行うことができる。また、下部筐体9302はキーボード9304の他に入力操作を行うポインティングデバイス9306を有する。また、表示部9303をタッチ入力パネルとすれば、表示部の一部に触れることで入力操作を行うこともできる。また、下部筐体9302はCPUやハードディスク等の演算機能部を有している。また、下部筐体9302は他の機器、例えばUSBの通信規格に準拠した通信ケーブルが差し込まれる外部接続ポート9305を有している。上部筐体9301には更に上部筐体9301内部にスライドさせて収納可能な表示部9307を有しており、広い表示画面を実現することができる。また、収納可能な表示部9307の画面の向きを使用者は調節できる。また、収納可能な表示部9307をタッチ入力パネルとすれば、収納可能な表示部の一部に触れることで入力操作を行うこともできる。表示部9303または収納可能な表示部9307は、液晶表示パネル、有機発光素子または無機発光素子などの発光表示パネルなどの映像表示装置を用いる。また、図28Aの携帯型のコンピュータは、受信機などを備えた構成として、テレビ放送を受信して映像を表示部または表示部に表示することができる。また、上部筐体9301と下部筐体9302とを接続するヒンジユニットを閉状態としたまま、表示部9307をスライドさせて画面全面を露出させ、画面角度を調節して使用者がテレビ放送を見ることもできる。この場合には、ヒンジユニットを開状態として表示部9303を表示させず、さらにテレビ放送を表示するだけの回路の起動のみを行うため、最小限の消費電力とすることができ、バッテリー容量の限られている携帯型のコンピュータにおいて有用である。また、図28Bは、腕時計のように使用者の腕に装着可能な形態を有している携帯電話の一例を示す斜視図である。この携帯電話は、少なくとも電話機能を有する通信装置及びバッテリーを有する本体、本体を腕に装着するためのバンド部、腕に対するバンド部の固定状態を調節する調節部9205、表示部9201、スピーカ9207、及びマイク9208から構成されている。また、本体は、操作スイッチ9203を有し、電源入力スイッチや、表示切り替えスイッチや、撮像開始指示スイッチの他、例えばボタンを押すとインタネット用のプログラムが起動される。この携帯電話の入力操作は、表示部9201に指や入力ペンなどで触れること、又は操作スイッチ9203の操作、またはマイク9208への音声入力により行われる。なお、図28Bでは、表示部9201に表示された表示ボタン9202を図示しており、指などで触れることにより入力を行うことができる。また、本体は、撮影レンズを通して結像される被写体像を電子画像信号に変換する撮像手段を有するカメラ部9206を有する。なお、特にカメラ部は設けなくともよい。また、図28Bに示す携帯電話は、テレビ放送の受信機などを備えた構成として、テレビ放送を受信して映像を表示部9201に表示することができ、さらにメモリなどの記憶装置などを備えた構成として、テレビ放送をメモリに録画できる。また、図28Bに示す携帯電話は、GPSなどの位置情報を収集できる機能を有していてもよい。表示部9201は、液晶表示パネル、有機発光素子または無機発光素子などの発光表示パネルなどの映像表示装置を用いる。図28Bに示す携帯電話は、小型、且つ、軽量であるため、バッテリー容量が限られており、表示部9201に用いる表示装置は低消費電力で駆動できるパネルを用いることが好ましい。なお、図28Bでは腕に装着するタイプの電子機器を図示したが、特に限定されず、携行できる形状を有しているものであればよい。本実施例では、実施の形態1に示した作製方法を用いて薄膜トランジスタを作製し、-25°C乃至150°Cの環境下における薄膜トランジスタ特性のオフ電流を評価した結果を示す。本実施例では、ガラス基板上にチャネル長Lの長さを3μmとする複数の薄膜トランジスタを作製し、-25°C以上150°C以下の環境下における薄膜トランジスタ特性のオフ電流を評価した。なお、チャネル幅Wは20μmとした。まず、薄膜トランジスタの作製方法について説明する。まず、ガラス基板上に下地膜として、CVD法により膜厚100nmの酸化窒化珪素膜を形成し、酸化窒化珪素膜上にゲート電極層としてスパッタリング法により膜厚100nmのタングステン膜を形成した。ここで、タングステン膜を選択的にエッチングしてゲート電極層を形成した。次に、ゲート電極層上にゲート絶縁層としてCVD法により膜厚100nmの酸化窒化珪素膜を形成した。次に、ゲート絶縁層上に、In-Ga-Zn-O系酸化物半導体ターゲットIn2O3:Ga2O3:ZnO=1:1:1を用いて、基板とターゲットの間との距離を80mm、圧力0.4Pa、直流DC電源5kW、アルゴン及び酸素アルゴン:酸素=50sccm:50sccm雰囲気下、200°Cで成膜を行い、膜厚30nmの酸化物半導体層を形成した。ここで、酸化物半導体層を選択的にエッチングし、島状の酸化物半導体層を形成した。次に、酸化物半導体層を窒素雰囲気下、650°Cで6分の第1の熱処理を行ったあと、つづいて大気雰囲気下、450°Cで1時間、第2の熱処理を行った。次に、酸化物半導体層上にソース電極層及びドレイン電極層としてチタン膜膜厚100nm、アルミニウム膜膜厚300nm、及びチタン膜膜厚100nmの積層を、スパッタリング法により100°Cで形成した。ここで、ソース電極層及びドレイン電極層を選択的にエッチングし、薄膜トランジスタのチャネル長Lの長さが3μm、チャネル幅Wが20μmとなるようにした。次に、酸化物半導体層に接するように絶縁層としてスパッタリング法により膜厚300nmの酸化珪素膜を200°Cで形成した。ここで、保護層である酸化珪素膜を選択的にエッチングし、ゲート電極層、ソース電極層及びドレイン電極層上に開口部を形成した。その後、窒素雰囲気下、250°Cで1時間、第3の熱処理を行った。以上の工程により、チャネル長Lの長さを3μm、チャネル幅Wの長さを20μmとする複数の薄膜トランジスタをガラス基板上に作製した。つづいて、薄膜トランジスタのオフ電流を測定した。オフ電流特性の測定は、ソースとドレインの間の電圧以下、ドレイン電圧もしくはVdというを10Vとし、ソースとゲートの間の電圧以下、ゲート電圧もしくはVgというを-10Vにて行った。図4Bに測定時の基板温度を、-25°C、0°C、25°C、50°C、100°C、150°Cと変化させ、それぞれの基板温度動作温度における薄膜トランジスタのオフ電流を示す。横軸の測定温度は、薄膜トランジスタのオフ電流測定時の基板温度動作温度をリニアスケールで示してあり、縦軸は、各基板温度におけるオフ電流Ioffをログスケールで示している。本実施例で作製した薄膜トランジスタは、-25°C以上150°C以下の環境下において、オフ電流の値が1×10-12A以下であることが確認できた。