"第1電極と第2電極の間に、第1金属の酸化物膜である第1の金属酸化物膜が挟持された可変抵抗素子であって、前記可変抵抗素子は、フォーミング処理を施すことにより、前記第1および第2電極間の抵抗状態が前記フォーミング処理前の初期高抵抗状態から可変抵抗状態に変化し、前記可変抵抗状態の前記可変抵抗素子の前記第1電極と前記第2電極の間に電気的ストレスを与えることにより、前記可変抵抗状態における抵抗状態が二以上の異なる抵抗状態間で遷移し、当該遷移後の一の抵抗状態を情報の記憶に用いるものであり、前記第1電極と前記第1の金属酸化物膜の間に、前記第1の金属酸化物膜から酸素を引き抜き可能な第2金属で構成され、且つ、前記第1の金属酸化物膜から前記第1電極への酸素の熱拡散を抑制する、酸素を含有する制御層が挿入され、前記制御層を構成する前記第2金属は、前記第1金属とは異なるか、又は、前記第2金属と前記第1金属が同一の場合、前記制御層と前記第1金属酸化物膜の酸素濃度が前記第1の金属酸化物膜と前記制御層との境界を挟んで、前記第1の金属酸化物膜から前記制御層に向うに従って低下する濃度分布を有し、前記制御層を構成する酸素を除く少なくとも1つの元素の酸化物生成自由エネルギーが、前記第1電極を構成する元素の酸化物生成自由エネルギーより低く、前記第2金属、及び、前記第1電極の仕事関数が共に4.5eV以下であることを特徴とする可変抵抗素子。前記制御層の酸素濃度が、前記第1の金属酸化物膜側から前記第1電極側に向って低くなる濃度分布を有することを特徴とする請求項1に記載の可変抵抗素子。前記第1の金属酸化物膜の酸素濃度が、前記第2電極側から前記制御層側に向って低くなる濃度分布を有することを特徴とする請求項1又は2に記載の可変抵抗素子。前記第1の金属酸化物膜が、n型の金属酸化物で構成されていることを特徴とする請求項1~3の何れか一項に記載の可変抵抗素子。前記第1の金属酸化物膜が、Hf,Zr,Ti,Ta,V,Nb,Wの何れかの元素の酸化物、またはチタン酸ストロンチウムで構成されていることを特徴とする請求項4に記載の可変抵抗素子。前記第2金属が、Ti,V,Al,Hf,Zrの何れかの元素を含んで構成されていることを特徴とする請求項1~5の何れか一項に記載の可変抵抗素子。前記第2電極の仕事関数が4.5eV以上であることを特徴とする請求項1~6の何れか一項に記載の可変抵抗素子。前記第2電極が、Ti窒化物を含んで構成されていることを特徴とする請求項7に記載の可変抵抗素子。前記制御層の膜厚が前記第1電極よりも薄いことを特徴とする請求項1~8の何れか一項に記載の可変抵抗素子。前記制御層の膜厚が20nm以下であることを特徴とする請求項9に記載の可変抵抗素子。請求項1~10の何れか一項に記載の可変抵抗素子を製造する方法であって、基板上に、前記第2電極材料を堆積し、前記第2電極を形成する工程と、前記第1の金属酸化物膜材料、前記第2金属材料、及び、前記第1電極材料をこの順で堆積する工程と、前記第1の金属酸化物膜材料、前記第2金属材料、及び、前記第1電極材料を共通のレジストマスクを用いてパターニングし、前記第1の金属酸化物膜および前記第1電極を形成する工程と、熱処理工程と、前記フォーミング処理を行うため、前記第1電極および前記第2電極の間にフォーミング電圧を印加し、前記第1の金属酸化物膜中の酸素の一部を前記第2金属材料側に移動させ、前記第2金属材料を前記制御層に変化させるとともに、前記可変抵抗素子の抵抗状態を前記初期高抵抗状態から前記可変抵抗状態に変化させる工程とを有することを特徴とする可変抵抗素子の製造方法。請求項1~10の何れか一項に記載の可変抵抗素子を複数、行または列方向のうち少なくとも列方向に配列したメモリセルアレイを備えることを特徴とする不揮発性半導体記憶装置。前記メモリセルアレイが、前記第1電極が列方向に延伸し、列方向に隣接する前記可変抵抗素子同士を相互に接続してなり、前記制御層が列方向に延伸していることを特徴とする請求項12に記載の不揮発性半導体記憶装置。このような遷移金属酸化物を可変抵抗体とする可変抵抗素子では、抵抗スイッチングが可能な状態とするために、所謂フォーミングと呼ばれるソフトブレークダウンを行う必要が生じる。当該ソフトブレークダウンに必要な電圧フォーミング電圧は、情報記録のための書き込み電圧に比べて高い。一方、高集積な不揮発メモリを実現するにあたって、微細なトランジスタを用いて可変抵抗素子を駆動する必要があるため、フォーミング電圧を低減する必要がある。ここで、フォーミング電圧は、可変抵抗体として用いる金属酸化物の膜厚にほぼ比例することが知られており、最も簡単にフォーミング電圧を下げる方法は、非特許文献3に示されているように、金属酸化物の膜厚を薄くすることである。ところが、金属酸化物の膜厚が薄くなると、成膜プロセスの僅かのゆらぎや、下地基板の表面荒れ等による特性ばらつきが生じることが懸念される。上記の従来技術における問題点を鑑み、本発明は、フォーミング電圧の素子間ばらつきを少なくしながら、低電圧化できる構成の可変抵抗素子およびその製造方法を提供することをその目的とする。更に、当該可変抵抗素子を備え、製造が容易な高集積の不揮発性半導体記憶装置を提供することをその目的とする。上記目的を達成するための本発明に係る可変抵抗素子は、第1電極と第2電極の間に、第1金属の酸化物膜である第1の金属酸化物膜が挟持された可変抵抗素子であって、前記可変抵抗素子は、フォーミング処理を施すことにより、前記第1および第2電極間の抵抗状態が前記フォーミング処理前の初期高抵抗状態から可変抵抗状態に変化し、前記可変抵抗状態の前記可変抵抗素子の前記第1電極と前記第2電極の間に電気的ストレスを与えることにより、前記可変抵抗状態における抵抗状態が二以上の異なる抵抗状態間で遷移し、当該遷移後の一の抵抗状態を情報の記憶に用いるものであり、前記第1電極と前記第1の金属酸化物膜の間に、前記第1の金属酸化物膜から酸素を引き抜き可能な第2金属で構成され、且つ、前記第1の金属酸化物膜から前記第1電極への酸素の熱拡散を抑制する、酸素を含有する制御層が挿入され、前記制御層を構成する前記第2金属は、前記第1金属とは異なるか、又は、前記第2金属と前記第1金属が同一の場合、前記制御層と前記第1金属酸化物膜の酸素濃度が前記第1の金属酸化物膜と前記制御層との境界を挟んで、前記第1の金属酸化物膜から前記制御層に向うに従って低下する濃度分布を有し、前記制御層を構成する酸素を除く少なくとも1つの元素の酸化物生成自由エネルギーが、前記第1電極を構成する元素の酸化物生成自由エネルギーより低く、前記第2金属、及び、前記第1電極の仕事関数が共に4.5eV以下であることを特徴とする。上記特徴の本発明に係る可変抵抗素子は、更に、前記制御層の酸素濃度が、前記第1の金属酸化物膜側から前記第1電極側に向って低くなる濃度分布を有することが好ましい。上記特徴の本発明に係る可変抵抗素子は、更に、前記第1の金属酸化物膜の酸素濃度が、前記第2電極側から前記制御層側に向って低くなる濃度分布を有することが好ましい。上記特徴の本発明に係る可変抵抗素子は、更に、前記第1の金属酸化物膜が、n型の金属酸化物で構成されていることが好ましい。上記特徴の本発明に係る可変抵抗素子は、更に、前記第1の金属酸化物膜が、Hf,Zr,Ti,Ta,V,Nb,Wの何れかの元素の酸化物、またはチタン酸ストロンチウムで構成されていることが好ましい。上記特徴の本発明に係る可変抵抗素子は、更に、前記第2金属が、Ti,V,Al,Hf,Zrの何れかの元素を含んで構成されていることが好ましい。上記特徴の本発明に係る可変抵抗素子は、更に、前記第2電極の仕事関数が4.5eV以上であることが好ましい。上記特徴の本発明に係る可変抵抗素子は、更に、前記制御層の膜厚が前記第1電極よりも薄いことが好ましい。上記特徴の本発明に係る可変抵抗素子は、更に、前記制御層の膜厚が20nm以下であることが好ましい。上記目的を達成するための本発明に係る可変抵抗素子の製造方法は、上記特徴の本発明に係る可変抵抗素子を製造する方法であって、基板上に、前記第2電極材料を堆積し、前記第2電極を形成する工程と、前記第1の金属酸化物膜材料、前記第2金属材料、及び、前記第1電極材料をこの順で堆積する工程と、前記第1の金属酸化物膜材料、前記第2金属材料、及び、前記第1電極材料を共通のレジストマスクを用いてパターニングし、前記第1の金属酸化物膜および前記第1電極を形成する工程と、熱処理工程と、前記フォーミング処理を行うため、前記第1電極および前記第2電極の間にフォーミング電圧を印加し、前記第1の金属酸化物膜中の酸素の一部を前記第2金属材料側に移動させ、前記第2金属材料を前記制御層に変化させるとともに、前記可変抵抗素子の抵抗状態を前記初期高抵抗状態から前記可変抵抗状態に変化させる工程とを有することを特徴とする。上記目的を達成するための本発明に係る不揮発性半導体記憶装置は、上記特徴の本発明に係る可変抵抗素子を複数、行または列方向のうち少なくとも列方向に配列したメモリセルアレイを備えることを特徴とする。上記特徴の本発明に係る不揮発性半導体記憶装置は、更に、前記メモリセルアレイが、前記第1電極が列方向に延伸し、列方向に隣接する前記可変抵抗素子同士を相互に接続してなり、前記制御層が列方向に延伸していることが好ましい。本願発明者らは、鋭意研究により、金属酸化物膜可変抵抗体を第1電極と第2電極で挟持した可変抵抗素子において、第1電極と金属酸化物膜の間に、酸素を含有する金属膜からなる制御層を設け、当該制御層に金属酸化物膜から酸素を抜き取らせることにより、フォーミング電圧を低減できることを明らかにした。これにより、金属酸化物の薄膜化のみに頼らなくともフォーミング電圧の低減が可能となるため、金属酸化物膜厚さを極薄にする必要がなくなり、成膜プロセスの制御に余裕をもたせることができる。また、制御層の厚みを制御し、その上に制御層よりも酸素との反応性が低い電極を積層することにより、半導体プロセスで経験する熱履歴に対しても安定した低フォーミング電圧を実現できる。従って、本発明に依れば、フォーミング電圧の素子間ばらつきを少なくしながらフォーミング電圧の低減が可能となり、フォーミング処理を含めて、低電圧で駆動可能な可変抵抗素子を実現できる。この結果、耐圧の低い微細トランジスタを用いて容易に可変抵抗素子の駆動が可能となり、当該可変抵抗素子を備えた高集積の不揮発性半導体記憶装置を容易に実現することが可能になる。第1実施形態図1は本発明の一実施形態に係る不揮発性半導体記憶装置以降、適宜本発明装置1と称すにおいて用いる可変抵抗素子2の素子構造を模式的に示す断面図である。尚、以降に示す図面では、説明の都合上、要部を強調して示すこととし、素子各部の寸法比と実際の寸法比とは必ずしも一致しない場合がある。本実施形態では、抵抗変化層可変抵抗体としてバンドギャップの大きな絶縁物層である酸化ハフニウムHfOXを選んで用いる。しかしながら、本発明はこの構成に限定されるものではない。抵抗変化層として酸化ジルコニウムZrOX、酸化チタンTiOX、酸化タンタルTaOX、酸化バナジウムVOX、酸化ニオブNbOX、酸化タングステンWOX、或いは、チタン酸ストロンチウムSrTiOX等を用いてもよい。尚、これらは全て、n型の金属酸化物である。尚、これらの遷移金属酸化物を抵抗変化層として用いる場合、可変抵抗素子の製造直後の初期抵抗は非常に高く、電気的ストレスによって高抵抗状態と低抵抗状態を切り替え可能な状態にするためには、使用前に、通常の書き換え動作に用いる電圧パルスより電圧振幅が大きく、かつパルス幅が長い電圧パルスを製造直後の初期状態の可変抵抗素子に印加し、抵抗スイッチングがおきる電流パスを形成する、所謂フォーミング処理を行っておく必要がある。このフォーミング処理によって形成される電流パスフィラメントパスと呼ばれるがその後の素子の電気特性を決定することが知られている。可変抵抗素子2は、基板10上に形成された絶縁膜11上に、第2電極12、抵抗変化層であり、第1金属の酸化物膜である第1の金属酸化物膜13、酸素を含有する金属膜である制御層14、及び、第1電極15がこの順で堆積ならびにパターニングされ、形成されている。ここで、可変抵抗素子2は、第2電極12と抵抗変化層第1の金属酸化物膜13との界面側において、ショットキー界面が形成され、当該界面近傍の電子状態が電気的ストレスの印加により可逆的に変化し、この結果抵抗が変化するように構成されている。制御層14は、抵抗変化層13から酸素を引き抜く能力を有するとともに、抵抗スイッチングが第2電極12の界面側で安定に起こるように、仕事関数が第2電極12よりも小さい第2金属に酸素を含んで構成される。尚、制御層14は、当該第2金属の酸化物膜第2の金属酸化物膜であるか、或いは、いわゆる酸化物と呼べるほど酸素濃度は高くないが、不純物としての酸素を多く含有する第2金属の膜であってもよい。抵抗変化層13、及び、制御層14は、その酸素濃度が抵抗変化層13の第2電極12側から制御層14側に向うに従って、及び、制御層14の抵抗変化層13側から第1電極15側に向うに従って低くなる濃度分布を有している。上記制御層14は、本実施形態において、酸素引き抜き能力を有する第2金属膜を抵抗変化層13と接触させ、熱およびフォーミング電圧の印加により、抵抗変化層第1の金属酸化物膜13中の酸素の一部を当該金属膜側に移動させることで形成される。具体的には、第2金属の仕事関数が4.5eV以下となり、第2電極12の仕事関数が4.5eV以上となるように、制御層14および第2電極12の材料を選択する。ここで、制御層14として利用可能な、酸素を引き抜きやすい第2金属材料の例としては、Ti4.3eV、V4.3eV、Al4.2eV、Hf3.9eV、Zr4.1eVの各金属が挙げられる。また、第2電極の材料として、窒化チタンTiN:4.7eVあるいは酸窒化チタンの他、比較的仕事関数の大きく、LSI製造プロセスでよく用いられる材料として、窒化タンタルTaNx:窒素の化学量論的組成xに依存して、4.05~5.4eV、酸窒化タンタル、窒化チタンアルミニウム、又は、W4.5eV,Ni5.2eV等が利用可能である。尚、括弧内に各金属の仕事関数値を示した。更に、制御層14の膜厚は、抵抗変化層13からの酸素引き抜きが過剰とならないように所定の膜厚以下好ましくは、第1電極15の膜厚以下であり、TiOxを制御層に用いる本実施形態の場合、20nm以下がより好ましいに設定される。ここで、制御層14を薄くした場合、抵抗変化層13と制御層14との界面の電子状態が第1電極15により影響を受ける。この場合であっても、第2電極12界面側での安定な抵抗スイッチングが実現されるように、第1電極15の仕事関数は、第2金属の仕事関数と同程度とする。即ち、第1電極15の仕事関数もまた4.5eV以下となるように、第1電極の材料を選択する。また、第1電極15は、制御層14よりも酸素引き抜き能力の小さな材料から選択され、制御層14による酸素引き抜きが支配的になるようにする。このため、第1電極15は、その酸化物生成自由エネルギーが、制御層14を構成する酸素を除く少なくとも1つの元素の酸化物生成自由エネルギーよりも高い材料の中から選択されることが好ましい。更に、第1電極15の酸化物生成自由エネルギーが、制御層14を構成する酸素を除く少なくとも1つの元素の酸化物生成自由エネルギーよりも、酸素分子一モルあたり100kJ/mol以上高いことがより好ましい。このようにすることで、制御層14から第1電極15への酸素の熱拡散が抑制される。第1電極15として利用可能な材料として、Ta、Ti、V、Al、W、Nb、Hf、Zrの各金属の酸化物の427°C700Kにおける酸素分子一モルあたりの酸化物生成自由エネルギー[kJ/mol]の値、及び、各金属の仕事関数値を、図2に示す。図2に示すように、酸化物生成エネルギーはHf、Al、Zr、Ti、Ta、Nb、V、Wの順で低い。例えば、制御層14としてTiOxを用いる場合、第1電極材料としてTa、Nb、V、Wが夫々、利用できる。以下に可変抵抗素子2の製造方法について示す。まず、単結晶シリコン基板10上に、絶縁膜11として厚さ200nmのシリコン酸化膜を熱酸化法により形成する。その後、第2電極12の材料として、例えば厚さ100nmの窒化チタン膜を、スパッタリング法によりシリコン酸化膜11上に形成する。その後、窒化チタン膜12上に、抵抗変化層第1の金属酸化物膜13の材料として、例えば、厚さが3~5nmここでは、5nmの酸化ハフニウム膜を、スパッタリングまたはALDAtomicLayerDeposition等により成膜し、更に、制御層14となる第2金属材料として、厚さが3~20nmのチタン膜を、スパッタリングにより形成する。その後、制御層14上に、第1電極15の材料として、例えば、厚さ150nmのタンタル薄膜をスパッタリング法により形成する。最後にフォトレジスト工程によるパターンを形成して、ドライエッチングにより0.4μm×0.4μmの素子領域を図1に示すように形成する。これにより、可変抵抗素子2が作製される。以降、熱処理を行うとともに、必要に応じて層間絶縁膜形成、配線等を行う。その後、フォーミング電圧を第1電極と第2電極間に印加して、可変抵抗素子2を抵抗変化が可能な可変抵抗状態に形成する。このとき、熱処理時、及び、フォーミング電圧の印加時において、抵抗変化層13中の酸素の一部がチタン膜に移動する結果、チタン膜が酸化され、TiOxとなって制御層14が形成される。以下に、上記構成が課題解決に有効であることを説明する。図3は、上述の可変抵抗素子2の製造方法において、制御層14の成膜を除いたプロセスで作製した従来構成の可変抵抗素子3a~3cに対し、ウェハ面内64素子のフォーミングが完了した電圧の累積確率分布を示したものである。尚、図3は、400°Cの熱処理を素子3a~3bに対して行った場合の結果である。尚、実験は半導体パラメータアナライザアジレントテクノロジー社の4156Cを用いて、印加電圧を0Vから5Vまで、10mVステップで増加させながら、電流量が所定値を超えた電圧を測定した。5nmの膜厚のHfOxを抵抗変化層13とし、100nmのTaを第1電極15に用いる素子3aと、同じく5nmの膜厚のHfOxを抵抗変化層とし、第1電極としてTaに替えて100nmのTiを用いた素子3bとを比較すると、Ta電極を用いるよりも、Ti電極を用いたほうが、フォーミング電圧を低くすることができる。これは、TiがTaよりも金属酸化物から酸素を抜き取りやすいためである。一方、素子3aと、2nmの膜厚のHfOxを抵抗変化層とし、100nmのTaを第1電極に用いる素子3cとを比較すると、HfOxの膜厚を薄くすることで、フォーミング電圧の低減が可能であるが、耐圧が異常に低い不良が生じることがわかる。以上から、フォーミング電圧を低減するために、膜厚を薄くすることにも限界があり、酸素を抜き取りやすい電極を用いることが、耐圧不良素子を生じさせることなくフォーミング電圧を下げるのに有効であることが分かる。図4及び図5は、フォーミング電圧測定時において、可変抵抗素子に印加した電圧に対する可変抵抗素子に流れる電流量の変化を示す図であり、熱処理温度の相違によりフォーミング電圧がどのように変化するかを示す図である。尚、図4は、可変抵抗素子の素子構造が、第1電極15としてTaを用いる素子3aの場合、図5は、第1電極15としてTiを用いる素子3bの場合である。図中、電流が急峻に増大する電圧が、フォーミング電圧の測定値である。図4及び図5から、可変抵抗素子は、熱履歴によりフォーミング電圧が低下する傾向にあるが、特にTi電極を用いる素子3b図5は、Ta電極を用いる素子3a図4と比べて、同じ熱履歴でも大きくフォーミング電圧が下がることが分かる。尚、図5では、350°Cまでの熱処理を行った場合の結果が示されているが、420°Cの熱処理を素子3bに対して行った場合、可変抵抗素子がショート状態となるものが存在した。つまり、上記の実験結果は、Tiのような酸素を抜き取りやすい電極を用いることがフォーミング電圧の低減に有効であるものの、一般的な半導体プロセスの熱履歴を課すと、Ti電極を用いると、可変抵抗素子がショートしてしまう虞があることを示している。図6及び図7は、夫々、素子3aと素子3bの熱処理をした場合としない場合夫々の第1電極と抵抗変化層との境界近傍の酸素濃度分布をSIMSSecondaryIonMassSpectroscopy二次イオン質量分析法により測定したものである。図6及び図7から分かるように、Ti電極を用いる素子3b図7の方が、Ta電極を用いる素子3a図6と比べて、熱処理をした場合しない場合ともに電極側への酸素の拡散が大きいことが分かる。酸素濃度は、素子3a,3bともに、HfOxから電極内部に向って減少していく傾向を示しているが、Ti電極を用いる素子3b図7では、電極の奥深くまで酸素が侵入している一方、Ta電極を用いる素子3a図6では、侵入量も侵入深さも素子3bよりも小さい。一方、図8は、上述した可変抵抗素子2の製造方法において、抵抗変化層として5nmの膜厚のHfOx上に、TiOxを制御層14として形成した本発明の可変抵抗素子2a~2eに対し、64素子のフォーミングが完了した電圧の累積確率分布を示したものである。尚、これらの素子に対しては、半導体プロセスの熱履歴を想定した420°C~700Kの熱処理を施している。第1電極としてTaを用いる場合、制御層のTiOxを厚くするとともに、フォーミング電圧が小さくなり、2V以下に低減できることが分かる。そして、これらの素子は、420°Cの熱処理でショート状態となることもなく、且つ、いずれも良好な抵抗スイッチングを示した。一方、3nmのTiOxの制御層14上に第1電極15として窒化チタンを用いた素子4aでは、むしろ耐圧が上がる傾向が見られた。また、良好な抵抗スイッチングを示さなかった。これは、制御層14が薄膜化することで、実効的な電極として仕事関数の大きな窒化チタンが見えてきてしまったことが要因と考えられる。つまり、制御層14の上には、仕事関数の小さい第1電極15を備えることが重要であることを示している。以上より、膜厚の薄い制御層14の上に酸素の熱拡散を抑制する機能を有し、且つ、仕事関数の小さい第1電極15を積層して、可変抵抗素子2を形成することで、制御層14から第1電極15への酸素の熱拡散が制御され、フォーミング電圧を低減しつつ、且つ、一般的な半導体プロセスの熱履歴に対しても安定な可変抵抗素子が実現できることが分かる。図9は、制御層14として10nmのTiOxを用いた可変抵抗素子2bとMOSFETを直列に接続した1T-1R構成での書き換え特性である。107回まで安定に書き換えが可能なことが確認された。第2実施形態上述の可変抵抗素子22a~2eを備える本発明装置1の例を図10に示す。図10は、本発明装置1の概略の構成を示す回路ブロック図であり、本発明装置1は、夫々、メモリセルアレイ21、制御回路22、電圧発生回路23、ワード線デコーダ24、ビット線デコーダ25を備えてなる。メモリセルアレイ21は、可変抵抗素子22a~2eの何れかを含むメモリセルを行及び列方向に夫々複数マトリクス状に配置した、列方向に延伸するビット線により同一列に属するメモリセルが接続され、行方向に延伸するワード線により同一行に属するメモリセル同士が相互に接続される、例えば図13又は図14の等価回路図で示されるメモリセルアレイであり、ワード線を介して選択ワード線電圧及び非選択ワード線電圧の何れかを、ビット線を介して選択ビット線電圧及び非選択ビット線電圧の何れかを、夫々、各別に印加することにより、書き込み、消去、読み出し、及びフォーミング処理の各動作時において、外部からのアドレス入力で指定される動作対象の一または複数のメモリセルを選択することができる。また、メモリセルアレイ21は、単位メモリセルに電流制限素子を含まない1R構造のメモリセルアレイ図14参照、或いは単位メモリセルに電流制限素子としてダイオードを含む1D1R構造のメモリセルアレイ、或いは単位メモリセルに電流制限素子としてトランジスタを含む1T1R構造のメモリセルアレイ図13参照の何れかであってもよい。1D1R構造のメモリセルアレイにおいては、ダイオードの一方端と可変抵抗素子の一電極とが直列に接続されてメモリセルを構成し、ダイオードの他方端と可変抵抗素子の他電極の何れか一方が、夫々、ビット線及びワード線の何れか一方と接続している。1T1R構造のメモリセルアレイにおいては、トランジスタのソース或いはドレインの何れか一方と可変抵抗素子の一電極とが直列に接続されてメモリセルを構成し、可変抵抗素子と接続しないトランジスタのソース或いはドレインの他方、及び、トランジスタと接続しない不揮発性可変抵抗素子の他電極との何れか一方が、列方向に延伸するビット線に接続し、もう一方が接地電圧を供給するための共通のソース線に接続し、トランジスタのゲート端子同士が行方向に延伸するワード線に接続している。制御回路22は、メモリセルアレイ21の書き込みセット、消去リセット、読み出しの各メモリ動作の制御、及び、フォーミング処理の制御を行う。具体的には、制御回路22はアドレス線から入力されたアドレス信号、データ線から入力されたデータ入力、制御信号線から入力された制御入力信号に基づいて、ワード線デコーダ24、ビット線デコーダ25を制御して、メモリセルの各メモリ動作及びフォーミング処理を制御する。尚、図10に示す例では、制御回路22は、図示しないが一般的なアドレスバッファ回路、データ入出力バッファ回路、制御入力バッファ回路としての機能を具備している。電圧発生回路23は、書き込みセット、消去リセット、読み出しの各メモリ動作、及び、メモリセルのフォーミング処理時において、動作対象のメモリセルを選択するために必要な選択ワード線電圧及び非選択ワード線電圧を発生してワード線デコーダ24に供給し、選択ビット線電圧及び非選択ビット線電圧を発生してビット線デコーダ25に供給する。ワード線デコーダ24は、書き込みセット、消去リセット、読み出しの各メモリ動作、及び、メモリセルのフォーミング処理時において、動作対象のメモリセルがアドレス線に入力され指定されると、当該アドレス線に入力されたアドレス信号に対応するワード線を選択し、選択されたワード線と非選択のワード線に、夫々選択ワード線電圧と非選択ワード線電圧を各別に印加する。ビット線デコーダ25は、書き込みセット、消去リセット、読み出しの各メモリ動作、及び、メモリセルのフォーミング処理時において、動作対象のメモリセルがアドレス線に入力され指定されると、当該アドレス線に入力されたアドレス信号に対応するビット線を選択し、選択されたビット線と非選択のビット線に、夫々選択ビット線電圧と非選択ビット線電圧を各別に印加する。尚、制御回路22、電圧発生回路23、ワード線デコーダ24、ビット線デコーダ25の詳細な回路構成、デバイス構造、並びに、製造方法については、公知の回路構成を用いて実現可能であり、公知の半導体製造技術を用いて作製が可能であるので説明を割愛する。本発明の可変抵抗素子2を備えるメモリセルアレイ21の一例の構造断面図を図11に示す。図11のメモリセルアレイ21aは、1T1R構造のメモリセルアレイであり、第1電極15が列方向図11の横方向に延伸し、ビット線BLを構成しているが、抵抗変化層13、制御層14も同様に列方向に延伸している。アイランド状の金属配線31及びコンタクトプラグ32を介して下層に形成されるトランジスタTを接続するコンタクトプラグが、抵抗変化層13と接する第2電極12となっている。そして、第2電極12の抵抗変化層13との接触部分素子形成領域において、第2電極12、抵抗変化層13、制御層14、及び、第1電極15からなる可変抵抗素子2が形成されている。尚、ここで、第2電極12と接する抵抗変化層13は、列方向に延伸しているため、隣接する可変抵抗素子2の第2電極12とも物理的に接触しているが、前述したように、抵抗変化層13を構成する遷移金属酸化物は成膜時において絶縁体であり、成膜後の初期高抵抗状態の可変抵抗素子2の第1電極12と第2電極15の間に電圧を印加して、フォーミング処理を行うことで初めて低抵抗化し、可変抵抗素子2としてのメモリ動作が可能となる。このため、素子形成領域以外の抵抗変化層13は、フォーミング処理後も依然として高抵抗のままであるので、リーク電流の問題は生じない。尚、上記実施形態において、1T1R構造のメモリセルアレイにおいては、ソース線を全メモリセルに共通とし、接地電圧が供給されているとしたが、当該ソース線は列方向に延伸し、同一列に属するメモリセル同士を相互に接続していてもよく、或いは行方向に延伸し、同一行に属するメモリセル同士を相互に接続していてもよい。更に、電圧発生回路23により供給される選択ソース線電圧及び非選択ソース線電圧を各ソース線に各別に印加するソース線デコーダ26図示せずを備えることで、書き込みセット、消去リセット、読み出しの各メモリ動作、及び、メモリセルのフォーミング処理時において、行或いは列毎にメモリセルを指定して動作対象のメモリセルを選択することが可能になる。当該ソース線デコーダ26は、動作対象のメモリセルがアドレス線に入力され指定されると、当該アドレス線に入力されたアドレス信号に対応するソース線を選択し、選択されたソース線と非選択のソース線に、夫々選択ソース線電圧と非選択ソース線電圧を各別に印加する。また、上記実施形態において、メモリセルアレイが、メモリセルにダイオードを含む1D1R構造のクロスポイント型メモリセルアレイ、或いはメモリセルにトランジスタを含む1T1R構造のクロスポイント型メモリセルアレイである場合を例示したが、本発明はこの構成に限られるものではなく、金属酸化物を抵抗変化層として備え、制御層を更に備える本発明の可変抵抗素子をメモリセルに採用する限り、当該メモリセルを複数マトリクス状に配列して構成された任意のメモリセルアレイに適用可能である。更に、上記実施形態では、可変抵抗素子2の構成として、抵抗変化層13が第2電極12と直接接している場合を例示したが、本発明はこれに限られるものではない。非線形の電流制限素子としての機能を備えるように、第2電極12と抵抗変化層13との間にトンネル絶縁膜を挿入した構成や、フォーミング処理により形成されるフィラメントパスの素子ばらつきを低減するために、フォーミング処理の完了に伴い可変抵抗素子の両電極間に流れる急激な電流の増大を抑制するためのバッファ層を挿入した構成が考えられる。また、上記実施形態では可変抵抗素子2の構成として、図1に示される素子構造のものを例示したが、本発明は当該構造の素子に限られるものではない。更に、上記実施形態では、可変抵抗素子2の構成として、抵抗変化層第1の金属酸化物膜13と制御層14とが異種の金属の酸化物膜もしくは酸素を含有する膜で構成されている場合を例示したが、同種の金属の酸化物膜もしくは酸素を含有する膜で構成されていても構わない。その場合、可変抵抗素子の製造方法において、抵抗変化層として第1金属の酸化物である第1の金属酸化物膜を形成し、当該第1の金属酸化物膜上に第1金属材料の膜を堆積させ、熱およびフォーミング電圧の印加により第1の金属酸化物膜中の酸素を第1金属材料側に移動させることにより、第1金属の酸化物である制御層が形成される。従って、抵抗変化層と制御層は共に酸素を含有する第1金属の膜となるが、その酸素濃度が異なる。当該酸素濃度分布は、抵抗変化層と制御層の境界を挟んで、抵抗変化層の第2電極側から制御層の第1電極側に向うに従って減少するが、抵抗変化層と制御層の境界において急峻に変化する、キンク状の濃度分布を示すことになる。別の言い方をすると、抵抗変化層と制御層の境界近傍において、酸素濃度の減少率が極大値をとることになる。"