"信号入力ノードに直列接続される複数のインダクタと、入力容量を有する入力端子及び出力端子を有し、前記複数のインダクタのそれぞれの間に前記入力端子が接続され、前記入力端子に入力される信号を増幅して前記出力端子から出力する複数の増幅素子と、前記複数の増幅素子の出力端子と複数の信号出力ノードとの間にそれぞれ接続される複数の整合回路とを有することを特徴とする分配回路。前記複数の整合回路は、同じ周波数帯域で整合して同じ周波数帯域の信号を前記複数の信号出力ノードに出力し、さらに、前記複数の整合回路のそれぞれに直列に接続され、前記複数の信号出力ノードの信号の位相を揃えるための複数の位相調整回路を有することを特徴とする請求項1記載の分配回路。請求項2記載の分配回路と、前記複数の信号出力ノードのそれぞれに接続される複数のアンテナとを有することを特徴とする送信用フェーズドアレイアンテナ回路。複数の信号入力ノードのそれぞれに接続される複数の整合回路と、信号出力ノードに直列接続される複数のインダクタと、入力端子及び出力容量を有する出力端子を有し、前記複数の整合回路を介して前記複数の信号入力ノードにそれぞれ前記入力端子が接続され、前記複数のインダクタのそれぞれの間に前記出力端子が接続され、前記入力端子に入力される信号を増幅して前記出力端子から出力する複数の増幅素子とを有することを特徴とする合成回路。前記複数の整合回路は、同じ周波数帯域で整合して同じ周波数帯域の信号を前記複数の増幅素子の入力端子に出力し、さらに、前記複数の整合回路のそれぞれに直列に接続され、前記複数の増幅素子の出力信号の前記信号出力ノードにおける位相を揃えるための複数の位相調整回路を有することを特徴とする請求項4記載の合成回路。請求項5記載の合成回路と、前記複数の信号入力ノードのそれぞれに接続される複数のアンテナとを有することを特徴とする受信用フェーズドアレイアンテナ回路。本発明の目的は、入力信号を複数の信号に低損失で分配することができる分配回路を提供することである。本発明の他の目的は、複数の入力信号を低損失で合成することができる合成回路を提供することである。分配回路は、信号入力ノードに直列接続される複数のインダクタと、入力容量を有する入力端子及び出力端子を有し、前記複数のインダクタのそれぞれの間に前記入力端子が接続され、前記入力端子に入力される信号を増幅して前記出力端子から出力する複数の増幅素子と、前記複数の増幅素子の出力端子と複数の信号出力ノードとの間にそれぞれ接続される複数の整合回路とを有する。また、合成回路は、複数の信号入力ノードのそれぞれに接続される複数の整合回路と、信号出力ノードに直列接続される複数のインダクタと、入力端子及び出力容量を有する出力端子を有し、前記複数の整合回路を介して前記複数の信号入力ノードにそれぞれ前記入力端子が接続され、前記複数のインダクタのそれぞれの間に前記出力端子が接続され、前記入力端子に入力される信号を増幅して前記出力端子から出力する複数の増幅素子とを有する。複数のインダクタ及び複数の増幅素子の入力容量が広周波数帯域の入力整合回路として機能するので、入力信号を複数の信号に低損失で分配することができる。また、複数のインダクタ及び複数の増幅素子の出力容量が広周波数帯域の出力整合回路として機能するので、複数の入力信号を低損失で合成することができる。参考技術図1は、無線通信システムの構成例を示す図である。無線通信システムは、送信装置及び受信装置を有する。送信装置は、合成回路100及びアンテナ120を有する。合成回路100は、n個のバンドパスフィルタ101~10n及び合成器110を有する。n個の周波数チャンネル端子BD1~BDnは、それぞれn個の異なる周波数帯域の信号を入力する。合成器110は、n個のバンドパスフィルタ101~10nを介してn個の周波数チャンネル端子BD1~BDnから入力されるn個の周波数帯域の信号を合成し、その合成した広周波数帯域の信号をアンテナ120を介して無線送信する。n個のバンドパスフィルタ101~10nは、それぞれn個の周波数チャンネル端子BD1~BDnに入力される周波数帯域の信号のみを通過させ、合成器110から反射される他の周波数帯域の信号を遮断する。例えば、バンドパスフィルタ102は、周波数チャンネル端子BD1,BD3~BDnに入力された周波数帯域の信号が合成器110で反射した信号を遮断する。受信装置は、アンテナ130及び分配回路140を有する。分配回路140は、n個のバンドパスフィルタ141~14nを有する。アンテナ130は、送信装置により送信された広周波数帯域の信号を無線受信する。n個のバンドパスフィルタ141~14nは、アンテナ130から入力した信号のうちのそれぞれ異なるn個の周波数帯域の信号のみを通過させ、それぞれn個の周波数チャンネル端子BD1~BDnに出力する。これにより、分配回路140は、アンテナ130により受信した広周波数帯域の信号を異なるn個の周波数帯域の信号に分配し、n個の周波数チャンネル端子BD1~BDnに出力する。上記の合成回路100及び分配回路140は、それぞれ各周波数帯域のバンドパスフィルタ101~10n及びバンドパスフィルタ141~14nが必要になり、半導体チップ面積及びコストの増加が問題となる。また、合成回路100及び分配回路140は、単に信号を合成及び分配すると、インピーダンスの不整合が問題となる。例えば、インピーダンスが50Ωのバンドパスフィルタが2個接続されると、その2個のバンドパスフィルタを見込んだインピーダンスは25Ωとなり、信号反射による損失が発生し、所望の特性が得られない。また、合成回路100及び分配回路140は、受動素子で構成されるため、合成及び分配した信号を増幅する機能がない。図2Aは、トランジスタを用いた分配回路の構成例を示す図である。第1のNチャネル電界効果トランジスタ201は、ゲート端子が信号入力ノードINに接続され、ドレイン端子が第1の信号出力ノードOUT1に接続され、ソース端子がグランド電位ノードに接続される。第2のNチャネル電界効果トランジスタ202は、ゲート端子が信号入力ノードINに接続され、ドレイン端子が第2の信号出力ノードOUT2に接続され、ソース端子がグランド電位ノードに接続される。分配回路は、信号入力ノードINに入力された信号を信号出力ノードOUT1及びOUT2に分配することができる。信号出力ノードOUT1及びOUT2は、同じ周波数帯域の信号を出力する。この分配回路は、後述の送信用フェーズドアレイアンテナ回路として使用可能である。しかし、分配回路の入力インピーダンスの不整合が発生し、信号入力ノードINに入力された信号が反射し、信号の損失が発生する問題が存在する。図2Bは、トランジスタを用いた合成回路の構成例を示す図である。第1のNチャネル電界効果トランジスタ203は、ゲート端子が第1の信号入力ノードIN1に接続され、ドレイン端子が信号出力ノードOUTに接続され、ソース端子がグランド電位ノードに接続される。第2のNチャネル電界効果トランジスタ204は、ゲート端子が第2の信号入力ノードIN2に接続され、ドレイン端子が信号出力ノードOUTに接続され、ソース端子がグランド電位ノードに接続される。合成回路は、信号入力ノードIN1及びIN2に入力された信号を合成し、信号出力ノードOUTに出力する。この合成回路は、Nチャネル電界効果トランジスタ203及び204を用いることにより、増幅した合成信号を出力することができる。しかし、合成回路の出力インピーダンスの不整合が発生し、信号出力ノードOUTの信号が反射し、信号の損失が発生する問題が存在する。図3は、ウィルキンソン型電力合成/分配回路の構成例を示す図である。第1の伝送線路301は、第1のノードND1及び第3のノードND3間に接続される。第2の伝送線路302は、第2のノードND2及び第3のノードND3間に接続される。抵抗303は、第1のノードND1及び第2のノードND2間に接続される。例えば、伝送線路301及び302は、それぞれ、特性インピーダンスが70.7Ωであり、線路長が動作周波数における波長の1/4の長さである。抵抗303は、例えば100Ωである。合成回路として使用する場合、第1のノードND1が第1の信号入力ノードになり、第2のノードND2が第2の信号入力ノードになり、第3のノードND3が信号出力ノードになる。合成回路は、第1の信号入力ノードND1及び第2の信号入力ノードND2に入力された信号を合成し、その合成した信号を信号出力ノードND3に出力する。分配回路として使用する場合、第1のノードND1が第1の信号出力ノードになり、第2のノードND2が第2の信号出力ノードになり、第3のノードND3が信号入力ノードになる。分配回路は、信号入力ノードND3に入力された信号を分配し、第1の信号出力ノードND1及び第2の信号出力ノードND2に出力する。しかし、合成回路として使用する場合、合成回路は、第1の信号入力ノードND1及び第2の信号入力ノードND2に同じ信号位相及び振幅が同じ信号が入力された場合には合成可能であるが、異なる信号が入力された場合には合成できない。例えば、位相が少しずれた信号が入力されると、抵抗303により信号差が吸収されてしまい、信号出力ノードND3から信号が出力されない。また、第1の信号入力ノードND1及び第2の信号入力ノードND2に入力される信号の周波数が異なると、伝送線路301及び302の長さが異なり、理想とする1/4波長が実現できない。第1の実施形態図4は、第1の実施形態による分配回路の構成例を示す図である。信号入力ノードINには、相互に異なる第1の周波数帯域f1、第2の周波数帯域f2、、第nの周波数帯域fnを含む広周波数帯域の信号が入力される。ここで、nは2以上の整数である。n1個のインダクタ401~40n1は、信号入力ノードINに直列に接続される。なお、n1個のインダクタ401~40n1は、伝送線路のインダクタンス成分であってもよい。抵抗411及び容量412は、インダクタ40n1及び基準電位ノードグランド電位ノード間に直列に接続される。n個のNチャネル電界効果トランジスタ421~42nは、インダクタ401~40n1のそれぞれの間にゲート端子が接続され、ゲート端子に入力される信号を増幅してドレイン端子から出力する。n個のNチャネル電界効果トランジスタ421~42nのソース端子は、基準電位ノードグランド電位ノードに接続される。n個の整合回路431~43nは、n個のNチャネル電界効果トランジスタ421~42nのドレイン端子とn個の信号出力ノードOUT1~OUTnとの間にそれぞれ接続される。例えば、第1のNチャネル電界効果トランジスタ421は、ゲート端子がインダクタ401及び402の相互接続点に接続され、ドレイン端子が第1の整合回路431の入力端子に接続され、ソース端子が基準電位ノードに接続される。第1の整合回路431は、第1の周波数帯域f1で整合して第1の周波数帯域f1の信号を第1の信号出力ノードOUT1に出力する。第2の整合回路432は、第2の周波数帯域f2で整合して第2の周波数帯域f2の信号を第2の信号出力ノードOUT2に出力する。同様に、第3の整合回路433~第nの整合回路43nは、それぞれ、第3の周波数帯域f3~第nの周波数帯域fnで整合して第3の周波数帯域f3~第nの周波数帯域fnの信号を第3の信号出力ノードOUT3~第nの信号出力ノードOUTnに出力する。整合回路431~43nは、それぞれ必要とする周波数帯域f1~fnで整合させるための回路である。分配回路は、信号入力ノードINに入力される周波数帯域f1~fnを含む信号を分配し、n個の周波数帯域f1~fnの信号をそれぞれn個の信号出力ノードOUT1~OUTnに出力する。具体的には、n個のNチャネル電界効果トランジスタ421~42nは、それぞれ、ゲート端子に入力される信号のうち、n個の整合回路431~43nで整合される周波数帯域の信号のみを増幅し、n個の信号出力ノードOUT1~OUTnに出力する。n個の整合回路431~43nの整合周波数帯域が異なるため、n個の周波数帯域f1~fnの信号はn個の信号出力ノードOUT1~OUTnに分離されて出力される。図5Aは、図4の信号入力ノードINから見た分配回路の等化回路を示す図である。n個の容量501~50nは、それぞれ、図4のn個のNチャネル電界効果トランジスタ421~42nのゲート及びソース間容量入力容量であり、インダクタ401~40n1間の各々と基準電位ノードとの間に接続される。図5Aの回路は、入力整合回路として機能する。インダクタ401~40n1の各々のインダクタンスをL、容量501~50nの各々の容量値をCとしたとき、特性インピーダンスZがZ=√L/Cとなるように、インダクタンスL及び容量値Cを設定する。これにより、図5Aの回路は、周波数帯域f1~fnを含む広周波数帯域で整合する入力整合回路として機能し、信号入力ノードINに入力される周波数帯域f1~fnを含む広周波数帯域の信号の反射を防止し、信号の損失を防止することができる。すなわち、分配回路は、図5Aの回路を設けることにより、信号入力ノードINに入力される信号を低損失で分配し、複数の信号出力ノードOUT1~OUTnに出力することができる。なお、図4において、信号入力ノードINに入力される信号が低周波数成分を含まない場合には、抵抗411、容量412及びインダクタ40n1を含む終端回路410を削除し、回路面積を縮小してもよい。図5Bは、図4の整合回路431の構成例を示す回路図である。整合回路431は、インダクタ511及び容量512を有する。ノードN1は、図4のNチャネル電界効果トランジスタ421のドレイン端子に接続される。インダクタ511は、ノードN1及び基準電位ノード間に接続される。容量512は、信号出力ノードOUT1及びノードN1間に接続される。以上、整合回路431の構成例を説明したが、整合回路432~43nも同様の構成を有する。整合回路431~43nはそれぞれインダクタ511及び容量512により構成することができるので、図4の分配回路は、図1のバンドパスフィルタ141~14nを有する分配回路140に比べ、小型にすることができる。次に、図4の分配回路と図6の分布型増幅回路との差異を説明する。図6は、分布型増幅回路の構成例を示す回路図である。図6の分布型増幅回路は、図4の分配回路に対して、整合回路431~43nの代わりに、n1個のインダクタ601~60n1、抵抗611及び容量612を設けたものである。n1個のインダクタ601~60n1は、信号出力ノードOUTに直列に接続される。抵抗611及び容量612は、インダクタ601及び基準電位ノード間に直列に接続される。n個のNチャネル電界効果トランジスタ421~42nのドレイン端子は、インダクタ601~60n1のそれぞれの間に接続される。n1個のインダクタ601~60n1、抵抗611及び容量612は、図5Aの回路と同様に、出力整合回路として機能するので、信号出力ノードOUTの広周波数帯域の信号の反射を防止し、信号の損失を防止することができる。分布型増幅回路は、信号入力ノードINに入力される広周波数帯域の信号を増幅し、その増幅した広周波数帯域の信号を信号出力ノードOUTから出力することができる。なお、信号入力ノードINに入力される信号の直流成分が0Vであるときには容量412図4を削除することができる。図4の分配回路は、図6の分布型増幅回路に比べて、n1個のインダクタ601~60n1、抵抗611及び容量612がない点、及びn個の整合回路431~43nが追加されている点が異なる。もちろん、図4の分配回路と図6の分布型増幅回路とは用途が異なるため、図6の分布型増幅器は1個の信号出力ノードOUTを有し、図4の分配回路は複数の信号出力ノードOUT1~OUTnを有する点で、両者は異なる。両者は、機能が異なるので、構成が違うのは当然である。ここで、図6の分布型増幅回路を知っている当業者がこれまで図4の分配回路を容易に発明することができなかったのは、図6の分布型増幅回路が持つ広周波数帯域特性と、図4の分布回路が必要とする狭周波数帯域特性とを組み合わせるという発想に大きなギャップがあったためであると考えられる。おそらく、図6の分布型増幅回路を知っている当業者が分配回路を開発する場合には、トランジスタ421~42nで広周波数帯域で増幅後、図1のようにバンドパスフィルタ141~14nで必要とする周波数帯域だけ通過させる構成を考えるであろうと思われる。これに対し、図4の分配回路では、出力整合回路431~43nの狭周波数帯域特性により、トランジスタ421~42nは狭周波数帯域又は必要とする周波数帯域だけで増幅させているという違いがある。したがって、図4の分配回路は、図6の分布型増幅回路に対して、機能及び構成において大きな差異がある。なお、図4の電界効果トランジスタ421~42nは、増幅素子であればよく、電界効果トランジスタに限定されない。増幅素子421~42nは、電界効果トランジスタの他、バイポーラトランジスタ、又は、電界効果トランジスタ及びバイポーラトランジスタを組み合わせたカスコード増幅素子でもよい。電界効果トランジスタの場合、電界効果トランジスタのゲート端子、ドレイン端子及びソース端子は、それぞれ増幅素子の入力端子、出力端子及び接地端子となる。また、バイポーラトランジスタの場合、バイポーラトランジスタのベース端子、コレクタ端子及びエミッタ端子は、それぞれ増幅素子の入力端子、出力端子及び接地端子となる。本実施形態によれば、n個の増幅素子421~42nは、入力容量ゲート及びソース間容量を有する入力端子ゲート端子及び出力端子ドレイン端子を有し、インダクタ401~40n1のそれぞれの間に入力端子ゲート端子が接続され、入力端子ゲート端子に入力される信号を増幅して出力端子ドレイン端子から出力する。n個の増幅素子421~42nの接地端子ソース端子は、基準電位ノードに接続される。n個の整合回路431~43nは、n個の増幅素子421~42nの出力端子ドレイン端子とn個の信号出力ノードOUT1~OUTnとの間にそれぞれ接続される。インダクタ401~40n1及び複数の増幅素子421~42nの入力容量ゲート及びソース間容量501~50n図5Aが広周波数帯域の入力整合回路として機能するので、入力信号を複数の信号に低損失で分配することができる。図4の分配回路は、図1の分配回路140と同様に受信装置に用いることができ、また、後述の第2の実施形態のように送信装置に用いることもできる。第2の実施形態図7は、第2の実施形態による分配回路を有する送信用フェーズドアレイアンテナ回路の構成例を示す図である。送信用フェーズドアレイアンテナ回路は、分配回路及びn個のアンテナ721~72nを有する。図7において、アンテナ721~72n以外の回路が分配回路である。図7の分配回路は、図4の分配回路に対して、n個の整合回路431~43nの代わりに、n個の整合回路701~70n及びn個の位相調整回路711~71nを設けたものである。以下、本実施形態が第1の実施形態と異なる点を説明する。第1の整合回路701の入力端子は、第1のNチャネル電界効果トランジスタ421のドレイン端子に接続される。第1の位相調整回路711は、第1の整合回路701の出力端子及び第1の信号出力ノードOUT1間に接続される。第2の整合回路702の入力端子は、第2のNチャネル電界効果トランジスタ422のドレイン端子に接続される。第2の位相調整回路712は、第2の整合回路702の出力端子及び第2の信号出力ノードOUT2間に接続される。同様に、整合回路703~70n及び位相調整回路713~71nの直列接続回路は、それぞれ、Nチャネル電界効果トランジスタ423~42nのドレイン端子及び信号出力ノードOUT3~OUTn間に接続される。なお、位相調整回路711~71nは、それぞれ、Nチャネル電界効果トランジスタ421~42nのドレイン端子及び整合回路701~70nの入力端子間に設けてもよい。以上のように、n個の整合回路701~70nは、n個の増幅素子421~42nの出力端子ドレイン端子とn個の信号出力ノードOUT1~OUTnとの間にそれぞれ接続される。ここで、n個の整合回路701~70nは、図4のn個の整合回路431~43nと異なり、同じ周波数帯域f1で整合して同じ周波数帯域f1の信号をn個の信号出力ノードOUT1~OUTnに出力する。分配回路は、信号入力ノードINに入力される周波数帯域f1~fnを含む信号のうちの周波数帯域f1の信号を分配し、同じ周波数帯域f1の信号をn個の信号出力ノードOUT1~OUTnに出力する。信号入力ノードINから各Nチャネル電界効果トランジスタ421~42nのゲート端子までの長さは異なる。例えば、信号入力ノードINから第2のNチャネル電界効果トランジスタ422のゲート端子までの長さは、信号入力ノードINから第1のNチャネル電界効果トランジスタ421のゲート端子までの長さに対して、インダクタ402の長さだけ長い。同様に、信号入力ノードINから第nのNチャネル電界効果トランジスタ42nのゲート端子までの長さは、信号入力ノードINから第1のNチャネル電界効果トランジスタ421のゲート端子までの長さに対して、インダクタ402~40nの長さだけ長い。その結果、n個のNチャネル電界効果トランジスタ421~42nのゲート端子に入力される信号の遅延量は相互に異なる。n個のNチャネル電界効果トランジスタ421~42nのうち、第1のNチャネル電界効果トランジスタ421のゲート端子に入力される信号の遅延量が最も小さく、第nのNチャネル電界効果トランジスタ42nのゲート端子に入力される信号の遅延量が最も大きい。すなわち、n個のNチャネル電界効果トランジスタ421~42nのうち、第1のNチャネル電界効果トランジスタ421のドレイン端子から出力される信号の遅延量が最も小さく、第nのNチャネル電界効果トランジスタ42nのドレイン端子から出力される信号の遅延量が最も大きい。位相調整回路711~71nは、それぞれ、整合回路701~70nから出力される信号の位相を電気的又は機械的に調整し、n個の信号出力ノードOUT1~OUTnに同じ位相の信号を出力する。例えば、第1の位相調整回路711は、第1のNチャネル電界効果トランジスタ421のゲート端子に入力される信号の遅延量が小さいので、遅延量が大きい遅延を行う。また、第nの位相調整回路71nは、第nのNチャネル電界効果トランジスタ42nのゲート端子に入力される信号の遅延量が大きいので、遅延量が0又は小さい遅延を行う。n個の位相調整回路711~71nは、それぞれn個の整合回路701~70nに直列に接続され、n個の信号出力ノードOUT1~OUTnの信号の位相を揃えるため回路である。なお、位相調整回路711~71nは、伝送線路の長さを調節することにより位相を調整してもよい。n個の信号出力ノードOUT1~OUTnは、同じ周波数帯域f1及び同じ位相の信号を出力する。n個のアンテナ721~72nは、それぞれ、n個の信号出力ノードOUT1~OUTnに接続される。これにより、送信用フェーズドアレイアンテナ回路は、n個のアンテナ721~72nから同じ周波数帯域f1及び同じ位相の信号を無線送信することができる。送信用フェーズドアレイアンテナ回路は、利得の低いアンテナを用いて空間的に信号を合成し、高い利得を得ることができる。すなわち、送信用フェーズドアレイアンテナ回路は、n個のアンテナ721~72nから、信号が所望の方向で同相で加わり合うように、同じ周波数帯域f1及び同じ位相の信号を無線送信することにより、信号の所望の方向で同相で合成され、その方向に強い指向性をもたせた送信を行うことができる。本実施形態の分配回路は、第1の実施形態と同様に、信号入力ノードINの入力信号を損失させることなく増幅して複数の信号出力ノードOUT1~OUTnに分配し、複数のアンテナ721~72nへ給電することができる。第3の実施形態図8Aは、第3の実施形態による合成回路の構成例を示す図である。n個の信号入力ノードIN1~INnには、それぞれ、n個の異なる周波数帯域f1~fnの信号が入力される。例えば、第1の信号入力ノードIN1には第1の周波数帯域f1の信号が入力され、第2の信号入力ノードIN2には第2の周波数帯域f2の信号が入力され、第nの信号入力ノードINnには第nの周波数帯域fnの信号が入力される。n個の整合回路801~80nの入力端子は、それぞれ、n個の信号入力ノードIN1~INnに接続される。第1の整合回路801は、第1の周波数帯域f1で整合して第1の周波数帯域f1の信号を第1のNチャネル電界効果トランジスタ811のゲート端子に出力する。第2の整合回路802は、第2の周波数帯域f2で整合して第2の周波数帯域f2の信号を第2のNチャネル電界効果トランジスタ812のゲート端子に出力する。同様に、第3の整合回路803~第nの整合回路80nは、それぞれ、第3の周波数帯域f3~第nの周波数帯域fnで整合して、第3の周波数帯域f3~第nの周波数帯域fnの信号を第3のNチャネル電界効果トランジスタ813~第nのNチャネル電界効果トランジスタ81nのゲート端子に出力する。整合回路801~80nは、それぞれ必要とする周波数帯域f1~fnで整合させるための回路である。整合回路801~80nは、入力整合回路として機能し、それぞれ第1の周波数帯域f1~第nの周波数帯域fnの信号の反射を防止し、信号の損失を防止することができる。整合回路801~80nは、図5Bの整合回路と同様の構成を有する。ただし、整合回路801の場合、図5Bの第1の信号出力ノードOUT1は第1の信号入力ノードIN1になり、ノードN1は第1のNチャネル電界効果トランジスタ811のゲート端子に接続される。すなわち、整合回路801は、インダクタ511及び容量512を有し、インダクタ511は第1のNチャネル電界効果トランジスタ811のゲート端子及び基準電位ノード間に接続され、容量512は第1の信号入力ノードIN1及び第1のNチャネル電界効果トランジスタ811のゲート端子間に接続される。整合回路802~80nも整合回路801と同様の構成を有する。整合回路801~80nはそれぞれインダクタ511及び容量512により構成することができるので、図8Aの合成回路は、図1のバンドパスフィルタ101~10nを有する合成回路100に比べ、小型にすることができる。n1個のインダクタ821~82n1は、信号出力ノードOUTに直列に接続される。抵抗831及び容量832の直列接続回路は、インダクタ821及び基準電位ノード間に接続される。なお、n1個のインダクタ821~82n1は、伝送線路のインダクタンス成分であってもよい。また、信号出力ノードOUTの信号が低周波数成分を含まない場合には、抵抗831、容量832及びインダクタ821を含む終端回路830を削除し、回路面積を縮小してもよい。n個のNチャネル電界効果トランジスタ811~81nは、ゲート端子がn個の整合回路801~80nの出力端子の各々に接続され、ドレイン端子がn1個のインダクタ821~82n1のそれぞれの間に接続され、ソース端子が基準電位ノードに接続される。例えば、第1のNチャネル電界効果トランジスタ811は、ゲート端子が第1の整合回路801の出力端子に接続され、ドレイン端子がインダクタ821及び822の相互接続点に接続され、ソース端子が基準電位ノードに接続される。n個のNチャネル電界効果トランジスタ811~81nは、それぞれ、ゲート端子に入力される信号を増幅し、ドレイン端子から第1の周波数帯域f1~第nの周波数帯域fnの狭周波数帯域の増幅信号を出力する。例えば、第1のNチャネル電界効果トランジスタ811のドレイン端子は第1の周波数帯域f1の信号を出力し、第2のNチャネル電界効果トランジスタ812のドレイン端子は第2の周波数帯域f2の信号を出力し、第nのNチャネル電界効果トランジスタ81nのドレイン端子は第nの周波数帯域fnの信号を出力する。信号出力ノードOUTは、第1の周波数帯域f1~第nの周波数帯域fnの信号が合成された信号を出力する。信号出力ノードOUTから見た分配回路の等化回路は、図5Aの等化回路と同様の等化回路である。ただし、n個の出力容量501~50nは、それぞれ、n個のNチャネル電界効果トランジスタ811~81nのドレイン及びソース間容量に対応する。図5Aと同様の等化回路は、出力整合回路として機能する。インダクタ821~82n1の各々のインダクタンスをL、ドレイン及びソース間容量501~50nの各々の容量値をCとしたとき、特性インピーダンスZがZ=√L/Cとなるように、インダクタンスL及び容量値Cを設定する。これにより、図5Aと同様の等化回路は、周波数帯域f1~fnを含む広周波数帯域で整合する出力整合回路として機能し、信号出力ノードOUTの周波数帯域f1~fnを含む広周波数帯域の信号の反射を防止し、信号の損失を防止することができる。すなわち、図8Aの合成回路は、n個の信号入力ノードIN1~INnに入力されるn個の周波数帯域f1~fnの信号を低損失で合成し、信号出力ノードOUTに出力することができる。図8Bは、図8Aの合成回路のシミュレーション結果を示す図である。横軸は周波数を示し、縦軸は出力電力/入力電力の利得を示す。まず、特性861について説明する。第1の信号入力ノードIN1にのみ高周波数帯域の信号を入力したとき、各周波数において、第1の信号入力ノードIN1の入力信号の電力に対する信号出力ノードOUTの出力信号の電力の利得を特性861として示す。第1の整合回路801を設けることにより、10~20GHzの第1の周波数帯域851f1の信号が約6dBの増幅動作により信号出力ノードOUTに出力されていることが分かる。次に、特性862について説明する。第2の信号入力ノードIN2にのみ高周波数帯域の信号を入力したとき、各周波数において、第2の信号入力ノードIN2の入力信号の電力に対する信号出力ノードOUTの出力信号の電力の利得を特性862として示す。第2の整合回路802を設けることにより、25~30GHzの第2の周波数帯域852f2の信号が増幅動作により信号出力ノードOUTに出力されていることが分かる。次に、特性863について説明する。第3の信号入力ノードIN3にのみ高周波数帯域の信号を入力したとき、各周波数において、第3の信号入力ノードIN3の入力信号の電力に対する信号出力ノードOUTの出力信号の電力の利得を特性863として示す。第3の整合回路803を設けることにより、30~50GHzの第3の周波数帯域853f3の信号が増幅動作により信号出力ノードOUTに出力されていることが分かる。次に、特性864について説明する。第4の信号入力ノードIN4にのみ高周波数帯域の信号を入力したとき、各周波数において、第4の信号入力ノードIN4の入力信号の電力に対する信号出力ノードOUTの出力信号の電力の利得を特性864として示す。第4の整合回路804を設けることにより、50~60GHzの第4の周波数帯域854f4の信号が増幅動作により信号出力ノードOUTに出力されていることが分かる。これにより、図8Aの合成回路は、第1の周波数帯域f1~第nの周波数帯域fnの信号を増幅及び合成した信号を低損失で信号出力ノードOUTに出力できることが分かる。なお、第1の実施形態と同様に、図8Aの電界効果トランジスタ811~81nは、増幅素子であればよく、電界効果トランジスタに限定されない。増幅素子811~81nは、電界効果トランジスタの他、バイポーラトランジスタ、又は、電界効果トランジスタ及びバイポーラトランジスタを組み合わせたカスコード増幅素子でもよい。電界効果トランジスタの場合、電界効果トランジスタのゲート端子、ドレイン端子及びソース端子は、それぞれ増幅素子の入力端子、出力端子及び接地端子となる。また、バイポーラトランジスタの場合、バイポーラトランジスタのベース端子、コレクタ端子及びエミッタ端子は、それぞれ増幅素子の入力端子、出力端子及び接地端子となる。本実施形態によれば、n個の増幅素子811~81nは、入力端子ゲート端子及び出力容量ドレイン及びソース間容量を有する出力端子ドレイン端子を有し、n個の整合回路801~80nを介してn個の信号入力ノードIN1~INnにそれぞれ入力端子ゲート端子が接続され、インダクタ821~82n1のそれぞれの間に出力端子ドレイン端子が接続され、入力端子ゲート端子に入力される信号を増幅して出力端子ドレイン端子から出力する。インダクタ821~82n1及び複数の増幅素子811~81nの出力容量ドレイン及びソース間容量501~50n図5Aが広周波数帯域の出力整合回路として機能するので、複数の入力信号を低損失で合成することができる。図8Aの合成回路は、図1の合成回路100と同様に送信装置に用いることができ、また、後述の第4の実施形態のように受信装置に用いることもできる。第4の実施形態図9は、第4の実施形態による合成回路を有する受信用フェーズドアレイアンテナ回路の構成例を示す図である。受信用フェーズドアレイアンテナ回路は、合成回路及びn個のアンテナ901~90nを有する。図9において、アンテナ901~90n以外の回路が合成回路である。図9の合成回路は、図8Aの合成回路に対して、n個の整合回路801~80nの代わりに、n個の整合回路921~92n及びn個の位相調整回路911~91nを設けたものである。以下、本実施形態が第3の実施形態と異なる点を説明する。受信用フェーズドアレイアンテナ回路は、第2の実施形態の送信用フェーズドアレイアンテナ回路に対応し、所望の方向で強い指向性を持った信号を受信することができる。n個のアンテナ901~90nは、それぞれ、n個の信号入力ノードIN1~INnに接続され、略同じ信号を無線受信する。第1の整合回路921の出力端子は、第1のNチャネル電界効果トランジスタ811のゲート端子に接続される。第1の位相調整回路911は、第1の整合回路921の入力端子及び第1の信号入力ノードIN1間に接続される。第2の整合回路922の出力端子は、第2のNチャネル電界効果トランジスタ812のゲート端子に接続される。第2の位相調整回路912は、第2の整合回路922の入力端子及び第2の信号入力ノードIN2間に接続される。同様に、整合回路923~92n及び位相調整回路913~91nの直列接続回路は、それぞれ、Nチャネル電界効果トランジスタ813~81nのゲート端子及び信号入力ノードIN3~INn間に接続される。なお、位相調整回路911~91nは、それぞれ、Nチャネル電界効果トランジスタ811~81nのゲート端子及び整合回路921~92nの出力端子間に設けてもよい。n個の整合回路921~92n及びn個の位相調整回路911~91nの直列接続回路は、n個の増幅素子811~81nの入力端子ゲート端子とn個の信号入力ノードIN1~INnとの間に接続される。ここで、n個の整合回路921~92nは、図8Aのn個の整合回路801~80nと異なり、同じ周波数帯域f1で整合して同じ周波数帯域f1の信号をn個のNチャネル電界効果トランジスタ811~81nのゲート端子に出力する。各Nチャネル電界効果トランジスタ811~81nのドレイン端子から信号出力ノードOUTまでの長さは異なる。その結果、各Nチャネル電界効果トランジスタ811~81nのドレイン端子から信号出力ノードOUTに到達するまでの信号の遅延量は相互に異なる。第2の実施形態と同様に、n個の位相調整回路911~91nは、それぞれ、n個の信号入力ノードIN1~INnから入力される信号の位相を電気的又は機械的に調整し、n個のNチャネル電界効果トランジスタ811~81nのドレイン端子から出力される信号の位相が信号出力ノードOUTで同一になるようにする。すなわち、n個の複数の位相調整回路911~91nは、それぞれ、n個の整合回路921~92nに直列に接続され、n個のトランジスタ増幅素子811~81nの出力信号の信号出力ノードOUTにおける位相を揃えるための回路である。なお、位相調整回路911~91nは、伝送線路の長さを調節することにより位相を調整してもよい。n個のNチャネル電界効果トランジスタ811~81nは、ゲート端子に同じ周波数帯域f1の信号を入力し、その信号を増幅した同じ周波数帯域f1の信号をドレイン端子から出力する。位相調整回路911~91nの位相調整により、信号出力ノードOUTでは、各Nチャネル電界効果トランジスタ811~81nのドレイン端子から出力された同じ周波数帯域f1の信号が同じ位相で合成される。これにより、受信用フェーズドアレイアンテナ回路は、所望の方向で強い指向性を持った信号を受信することができる。本実施形態の合成回路は、第3の実施形態と同様に、複数の信号入力ノードIN1~INnの入力信号を損失させることなく増幅及び合成して信号出力ノードOUTにすることができる。第1~第4の実施形態の分配回路及び合成回路は、通信装置受信装置及び送信装置に適用することができる他、レーダ装置等のセンサ装置にも適用することができる。上記の装置を各種システム機器に搭載することにより、機器の高性能化、小型化及び低コスト化に寄与することができる。なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。"