基板と;前記基板上に第1方向のゲート配線と;前記ゲート配線と交差して画素領域を定義する第2方向のデータ配線と;前記ゲート配線及びデータ配線に連結される薄膜トランジスタと;前記薄膜トランジスタに連結される画素領域の画素電極と;前記画素電極と交互に配置される画素領域の共通電極と;前記データ配線の両側で部分的に露出される前記データ配線の下部の半導体層と;前記半導体層の下部に位置して不透明物質で形成された第1遮断パターンと;前記第1方向に沿って前記画素領域の両側に位置する第1共通配線と第2共通配線をさらに含み、前記画素電極と前記共通電極は、同一層内に同一物質で形成され、前記共通電極は、前記第2共通配線とコンタクトホールを通じて接触し、前記第1共通配線は、前記薄膜トランジスタのドレイン電極と共にストレージキャパシターを形成し、前記第1遮断パターンは前記半導体層と同じか、または広い幅を有することを特徴とする横電界方式の液晶表示装置用アレイ基板。第1マスク工程によって、基板上にゲート配線及びゲート電極と遮断パターンを形成する段階と;前記ゲート配線とゲート電極及び遮断パターンを含む前記基板上にゲート絶縁膜、純粋非晶質シリコン層、不純物非晶質シリコン層及び導電体層を形成する段階と;第2マスク工程によって、前記導電体層と不純物非晶質シリコン層及び純粋非晶質シリコン層をパターニングして、前記ゲート配線と交差して画素領域を定義するデータ配線と、第1半導体層、ソース電極及びドレイン電極、前記データ配線の両側で部分的に露出されて、前記遮断パターンの上部に位置する第2半導体層を形成する段階と;第3マスク工程によって、前記ドレイン電極を露出する第1コンタクトホールを有する保護層を形成する段階と;第4マスク工程によって、前記第1コンタクトホールを通じて前記ドレイン電極と接触する画素電極と、前記画素電極と交互に配置される共通電極を形成する段階とを含み、前記第1マスク工程は、前記ゲート配線と平行であって、前記画素領域の両側に位置する第1及び第2共通配線を形成する段階をさらに含み、前記共通電極は、前記第2共通配線とコンタクトホールを通じて接触し、前記遮断パターンは前記第2半導体層と同じか、または広い幅を有することを特徴とする横電界方式の液晶表示装置用アレイ基板の製造方法。本発明は、前述したような問題を解決するために提案されており、波状ノイズが発生しないで高画質を具現する横電界方式の液晶表示装置を製作することを目的とする。本発明は、前述したような目的を達成するために、基板と;前記基板上に第1方向のゲート配線と;前記ゲート配線と交差して画素領域を定義する第2方向のデータ配線;前記ゲート配線及びデータ配線に連結される薄膜トランジスタ;前記薄膜トランジスタに連結される画素領域の画素電極;前記画素電極と交互に配置される画素領域の共通電極;前記データ配線の両側で部分的に露出される前記データ配線の下部の半導体層;前記半導体層の下部に位置して不透明物質で形成された第1遮断パターンとを含むことを特徴とする横電界方式の液晶表示装置用アレイ基板を提供する。前記第1遮断パターンは、前記ゲート配線と同一物質、同一層内に形成される。前記アレイ基板は、前記第1方向の共通配線をさらに含み、前記画素領域の端側に沿って形成されて、前記共通配線に連結され閉ループを形成する共通パターンをさらに含む。前記第1遮断パターンは、前記半導体層より幅が狭くて、前記半導体層の40以上を遮る。前記共通電極は、前記共通パターンと接触する。前記アレイ基板は、前記第1方向に沿って前記画素領域の両側に位置する第1共通配線と第2共通配線をさらに含む。前記第1遮断パターンは、前記半導体層と同じか、または広い幅を有して、前記共通電極は、前記第2共通配線と接触する。前記アレイ基板は、前記データ配線の上部に、前記データ配線と接触して前記半導体層を覆う第2遮断パターンをさらに含み、前記第2遮断パターンは、前記共通電極及び前記画素電極と同一物質、同一層内に形成される。前記半導体層は、純粋非晶質シリコン層と不純物非晶質シリコン層を含み、前記純粋非晶質シリコン層は、前記データ配線の両側で部分的に露出される。本発明の他の例によるアレイ基板は、基板と;前記基板の上部のゲート配線と;前記ゲート配線と交差して画素領域を定義するデータ配線と;前記ゲート配線及びデータ配線に連結される薄膜トランジスタと;前記画素領域に位置して、前記薄膜トランジスタに連結される画素電極と;前記画素領域に位置して、前記画素電極と交互に配置される共通電極と;前記データ配線の下部に位置して、前記データ配線の両側で部分的に露出される半導体層と;前記データ配線の上部に位置して、前記半導体層を覆う第1遮断パターンとを含むことを特徴とする。前記第1遮断パターンは、前記データ配線と接触する。前記アレイ基板は、前記半導体層の下部に位置して、前記ゲート配線と同一物質、同一層内に形成される第2遮断パターンをさらに含む。本発明の他の例による横電界方式の液晶表示装置は、離隔されている第1及び第2基板と;前記第1基板の内側面に形成されるゲート配線と;前記ゲート配線と交差して画素領域を定義するデータ配線と;前記ゲート配線及びデータ配線の交差点に位置する薄膜トランジスタと;前記画素領域に位置して、前記薄膜トランジスタに連結される画素電極と;前記画素領域に位置して、前記画素電極と交互に配置された共通電極と;前記データ配線の下部に位置して、前記データ配線の両側で部分的に露出される半導体層と;前記半導体層の下部に不透明物質で形成された遮断パターンと;前記第2基板の内側面に形成されるブラックマトリックスと;前記第2基板の内側面に形成されるカラーフィルター層とを含むことを特徴とする。また、本発明の他の例による横電界方式の液晶表示装置は、離隔されている第1及び第2基板と;前記第1基板の内側面に形成されるゲート配線と;前記ゲート配線と交差して画素領域を定義するデータ配線と;前記ゲート配線及びデータ配線の交差点に位置する薄膜トランジスタと;前記画素領域に位置して、前記薄膜トランジスタに連結される画素電極と;前記画素領域に位置して、前記画素電極と交互に配置された共通電極と;前記データ配線の下部に位置して、前記データ配線の両側で部分的に露出される半導体層と;前記半導体層の下部に不透明物質に形成された第1遮断パターンと;前記データ配線の上部に位置して、前記半導体層を覆う第2遮断パターンと;前記第2基板の内側面に形成されるブラックマトリックスと;前記第2基板の内側面に形成されるカラーフィルター層とを含むことを特徴とする。本発明の他の例による横電界方式の液晶表示装置用アレイ基板の製造方法は、第1マスク工程によって、基板上にゲート配線とゲート電極及び第1遮断パターンを形成する段階と;前記ゲート配線及びゲート電極と第1遮断パターンを含む前記基板上にゲート絶縁膜、純粋非晶質シリコン層、不純物非晶質シリコン層及び導電体層を形成する段階と;第2マスク工程によって、前記導電体層と不純物非晶質シリコン層及び純粋非晶質シリコン層をパターニングして、前記ゲート配線と交差して画素領域を定義するデータ配線と、第1半導体層、ソース電極及びドレイン電極、前記データ配線の両側で部分的に露出されて、前記第1遮断パターンの上部に位置する第2半導体層を形成する段階;第3マスク工程によって、前記ドレイン電極を露出する第1コンタクトホールを有する保護層を形成する段階;第4マスク工程によって、前記第1コンタクトホールを通じて前記ドレイン電極と接触する画素電極と、前記画素電極と交互に配置される共通電極を形成する段階とを含むことを特徴とする。前記第1遮断パターンは、前記第2半導体層より狭い幅を有して、前記第2半導体層の40以上を遮る。前記第1マスク工程は、前記ゲート配線と平行な共通配線及び前記共通配線と共に閉ルーフを形成する共通パターンを形成する段階をさらに含み、前記共通電極は、前記共通パターンと接触する。また、前記第1マスク工程は、前記ゲート配線と平行であって、前記画素領域の両側に位置する第1及び第2共通配線を形成する段階をさらに含む。前記第1遮断パターンは、前記第2半導体層と同じか、または広い幅を有して、前記共通電極は、前記第2共通配線と接触する。前記第3マスク工程は、前記データ配線を露出する第2コンタクトホールを形成する段階をさらに含み、前記第4マスク工程は、前記データ配線の上部に、前記第2半導体層を覆って前記第2コンタクトホールを通じて前記データ配線と接触する第2遮断パターンを形成する段階をさらに含む。前記第2マスク工程は、前記導電体層上にフォトレジスト層を形成する段階と;前記フォトレジスト層の上部に、透過部と遮断部及び半透過部を含むマスクを配置して、前記フォトレジスト層を露光する段階と;前記フォトレジスト層を現像して、前記ソース及びドレイン電極に対応する第1部分と、前記ソース及びドレイン電極間のゲート電極に対応して前記第1部分より薄い厚さの第2部分を含む第1フォトレジストパターン及び前記データ配線に対応する第2フォトレジストパターンを形成する段階と;前記第1及び第2フォトレジストパターンをエッチングマスクとして、前記導電体層と不純物非晶質シリコン層及び純粋非晶質シリコン層をパターニングして金属パターンと半導体パターンを形成する段階と;前記第1及び第2フォトレジストパターンをアッシングして前記第1フォトレジストパターンの第2部分を除去して、前記半導体パターンの不純物非晶質シリコン層を露出する段階と;前記露出した半導体パターンの不純物非晶質シリコン層を除去する段階;及び前記第1フォトレジストパターンの第1部分と前記第2フォトレジストパターンを除去する段階とを含む。また、本発明の他の例による横電界方式の液晶表示装置用アレイ基板の製造方法は、第1マスク工程によって、基板上にゲート配線とゲート電極を形成する段階と;前記ゲート配線とゲート電極を含む基板上に、ゲート絶縁膜、純粋非晶質シリコン層、不純物非晶質シリコン層及び導電体層を形成する段階と;第2マスク工程によって、前記導電体層と不純物非晶質シリコン層及び純粋非晶質シリコン層をパターニングして、第1半導体層と、ソース及びドレイン電極、データ配線、前記データ配線の両側で部分的に露出される第2半導体層を形成する段階と;第3マスク工程によって、前記ドレイン電極を露出する第1コンタクトホールと前記データ配線を露出する第2コンタクトホールを有する保護層を形成する段階と;第4マスク工程によって、前記第1コンタクトホールを通じてドレイン電極と接触する画素電極と、前記画素電極と交互に配置される共通電極及び前記データ配線と接触して前記第2半導体層を覆う第1遮断パターンを形成する段階とを含むことを特徴とする。前記第2半導体層は、純粋非晶質シリコン層と不純物非晶質シリコン層を含み、前記純粋非晶質シリコン層は、前記データ配線の両側で部分的に露出される。前記第1マスク工程は、前記第2半導体層の下部に、不透明物質で第2遮断パターンを形成する段階をさらに含む。以下、添付した図を参照して、本発明の望ましい実施例を説明する。本発明による横電界方式の液晶表示装置用アレイ基板は、データ配線と同時にパターンされて、データ配線の下部で両側が露出された半導体層を光から遮蔽するための遮断パターンを構成することによって、液晶パネルの画面に発生する波縞雑音を防げて高画質を具現する。また、データ配線の上部に構成した遮蔽手段は、データ配線に連結されて、データ配線が短絡された時、これを修理する機能を同時に行うために、不良率を減少させ製品の生産収率を改善する。本発明の実施例1は、データ配線の下部に位置する半導体層の下部に光を遮断する遮断パターンを構成することを特徴とする。図3は、本発明の実施例1による横電界方式の液晶表示装置用アレイ基板の一画素を拡大した平面図である。本発明の実施例1による横電界方式の液晶表示装置用アレイ基板は、透明な絶縁基板100上に、第1方向に延長されたゲート配線104と共通配線106を構成する。ゲート配線104と共通配線106は、平行である。第2方向にデータ配線142を構成して、デート配線142は、ゲート配線104が交差して画素領域Pを定義する。ゲート配線104とデータ配線142の交差地点または交差地点の近くに薄膜トランジスタTを構成するが、薄膜トランジスタTは、ゲート配線104の一部であるゲート電極102と、ゲート電極102の上部に位置してアクティブ層136を含む第1半導体層126と、第1半導体層126の上部で離隔されているソース電極138とドレイン電極140と含む。一方、データ配線142の下部には、第1半導体層126から延長されて、データ配線142の両側に一定面積露出された第2半導体層128が構成される。画素領域Pには、透明な材質で形成した棒状の共通電極152と画素電極150を構成して、画素領域Pの周りには、共通電極152と同一な信号が流れるが、これとは異なる層に位置すると同時に、データ配線142を流れる信号が画素領域Pに及ぶのを遮断するための閉ループ状の共通パターン108を共通配線106から延長して形成する一方、ドレイン電極140は、共通配線106の上部まで延長され、共通配線106と重なって、画素電極150に連結される。従って、共通配線106とドレイン電極140は、ゲート絶縁膜を間にストレージキャパシターCstを構成する。前述したようなアレイ基板は、第2半導体層128の下部に対応して遮断パターン110を構成することを特徴とする。以下、図4A及び図4Bを参照して、遮断パターンを含む本発明による横電界方式の液晶表示装置の断面構成を説明する。図4A及び図4Bは、図3のIII-III線とIV-IV線に沿って切断して、これを参照して示した本発明の実施例1による横電界方式の液晶表示装置の断面図である。図4A及び図4Bに示したように、本発明の実施例1による横電界方式の液晶表示装置は、液晶層LCを間に第1基板100と第2基板300を合着して形成する。第2基板300の内側面には、ブラックマトリックス302とカラーフィルター層304が形成される。ブラックマトリックス302は、ゲート配線104及びデータ配線142と薄膜トランジスタTの上部で形成されて、カラーフィルター層304は、画素領域Pで形成される。第1基板100の内側面には、画素領域Pに透明な棒状で構成された共通電極152と画素電極150と、スイッチング領域Sに構成された薄膜トランジスタTと、各画素領域Pの周りに形成した共通パターン108とを構成する。共通電極152と画素電極150は、平行であって、交互に配置される。薄膜トランジスタTは、ゲート電極102、ゲート絶縁膜112、第1半導体層126、ソース電極138及びドレイン電極140を積層して構成する。第1半導体層126は、アクティブ層134とオーミックコンタクト層136を含む。画素領域Pの両側には、データ配線142が位置して、データ配線142の下部には、第1半導体層126から延長された第2半導体層128が位置する。第2半導体層128は、純粋非晶質シリコン層114と不純物非晶質シリコン層116を含む。第2半導体層128の純粋非晶質シリコン層114は、データ配線142の両側に露出される。一方、第1基板100の上部には、ゲート配線104が形成されており、ゲート配線104の一部は、ゲート電極102の役割をする。図面には示してない、ゲート配線104は、データ配線142と交差して画素領域Pを定義する。共通配線106がゲート配線104と離隔され第1基板100上に形成される。共通配線106は、ドレイン電極140と重なる。遮断パターン110がデータ配線142の下部に形成される。遮断パターン110は、ゲート配線104と共通配線106及び共通パターン108と同一物質、同一層内に形成される。遮断パターン110は、第1基板100の下部に位置するバックライトから照射される光が第2半導体層128に到達するのを遮断して、ディミング周波数によってオンオフ駆動するバックライトの光に影響を受けないようにする。従って、画面で現われる波状ノイズが除去できるので、高画質の横電界方式の液晶表示装置を製作することができる。前述したように、共通パターン108と遮断パターン110は、同一層に構成される。従って、二つの構成要素間の短絡を防ぐために、遮断パターン110の幅を第2半導体層128の幅より狭く構成した。ところが、遮断パターン110が第2半導体層128を部分的に遮っても、波状ノイズは、遮れる。すなわち、第2半導体層128の遮断面積が40以上の場合は、波状ノイズが発生しないために、これに合わせて遮断パターン110を設計すれば良い。以下、工程図を参照して、本発明の実施例1による横電界方式の液晶表示装置用アレイ基板の製造工程を説明する。図5Aないし図5Hと図6Aないし図6Hは、図3のIII-III線及びIV-IV線に沿って切断して、本発明の工程順に示した工程断面図である。図5Aと図6Aは、第1マスク工程を示した図であって、多数の画素領域Pとスイッチング領域Sが定義された基板100上に、導電性金属を蒸着して第1マスク工程によってパターンして、画素領域Pの一側に沿って延長されたゲート配線104と、ゲート配線104の一部であるゲート電極102と、ゲート配線104と平行に離隔された共通配線106と、共通配線106から画素領域Pの周りに延長された閉ループ状の共通パターン108を形成して、ゲート配線104と垂直な方向の画素領域Pの両側に、長さの方向に延長された遮断パターン110を形成する。遮断パターン110は、画素領域Pごとに形成される。この時、導電性金属は、アルミニウムAl、アルミニウム合金AlNd、タングステンW、銅Cu、クロムCr、モリブデンMo等を含む導電性金属グループのうちから選択された一つまたはそれ以上の金属物質である。以下、図5Bないし図5Fと図6Bないし図6Fは、第2マスク工程を示した図である。図5Bと図6Bに示したように、ゲート配線104と共通配線106、共通パターン108及び遮断パターン110が形成された基板100全面に、窒化シリコンSiNXと酸化シリコンSiO2を含む無機絶縁物質グループのうちから選択された一つを蒸着して、ゲート絶縁膜112を形成する。ゲート絶縁膜112の上部には、純粋非晶質シリコンを蒸着して、不純物非晶質シリコンを蒸着して純粋非晶質シリコン層114と不純物非晶質シリコン層116を形成する。不純物非晶質シリコン層116が形成された基板100全面には、導電性金属グループのうちから選択された一つまたはそれ以上の物質を蒸着して導電性金属層118を形成して、導電性金属層118の上部にフォトレジストを塗布して感光層120を形成する。感光層120の上部に、透過部B1と遮断部B2及び半透過部B3が構成されたマスクMを位置させる。この時、半透過部B3は、スイッチング領域Sのゲート電極102に対応して、遮断部B2は、スイッチング領域Sの他の部分及び遮断パターン110に対応して、透過部B1は、画素領域Pに対応する。マスクMの上部に光を照射する工程を行う。この時、マスクMの透過部B1及び半透過部B3を通じて照射された光は、下部の感光層120を露光して、特に、半透過部B3に対応する部分は、透過部B1に対応する部分とは異なり、部分的に露光される。露光された感光層120を現像する工程を行う。図5Cと図6Cに示したように、現像工程が完了すると、スイッチング領域Sに対応して高さが異なる二つの部分を有する第1感光パターン124aと、第1感光パターン124aから画素領域Pの一側に延長された第2感光パターン124bが形成される。一方、第1感光パターン124a及び第2感光パターン124bの周辺に導電性金属層118が露出された状態である。図5Dと図6Dに示したように、露出された導電性金属層118と下部の不純物非晶質シリコン層116及び純粋非晶質シリコン層114を除去する工程を行う。従って、第1感光パターン124a及び第2感光パターン124bの周辺にゲート絶縁膜112が露出された状態になる。この時、一般的に、不純物非晶質シリコン層116と純粋非晶質シリコン層114は、乾式エッチングによって除去されるために、導電性金属層118が乾式エッチングが可能な場合は、二つの層と同一な工程によって除去されて、または、湿式エッチング及び乾式エッチングによって各々を別途に除去する工程を行う。また、第1感光パターン124aの下部には、パターンされた不純物非晶質シリコン層116と純粋非晶質シリコン層114で構成された第1半導体層126と第1金属パターン130が積層された状態であって、第2感光パターン124bの下部には、第1半導体層126から延長された第2半導体層128と、第1金属パターン130から延長された第2金属パターン132が積層された状態である。図5Eと図6Eに示したように、第1感光パターン124a及び第2感光パターン124bをアッシングする工程を行い、スイッチング領域Sに対応する第1感光パターン124aの低い高さ部分Dを完全に除去して、ゲート電極102に対応する第1金属パターン130の一部を露出する。アッシング工程を行う際に、第1感光パターン124a及び第2感光パターン124bの厚さ及び周辺が同時に除去されて、厚さが縮まって下部の第1金属パターン130と第2金属パターン132の一部を露出する。このような現象は、図面には示めしてないが、第1感光パターン124a及び第2感光パターン124bの上部面が半円の折曲された形態だからである。すなわち、第1感光パターン124a及び第2感光パターン124bは、中心から周辺に行くほど厚さが薄くなる形態で形成される。従って、アッシング工程の際に、第1感光パターン124a及び第2感光パターン124bの周辺部が完全に除去され下部の第1金属パターン130及び第2金属パターン132が露出される現象が発生する。図5Fと図6Fに示したように、ゲート電極102に対応して露出した第1金属パターンを除去する工程を行う。除去工程が完了すると、スイッチング領域Sにソース電極138と、これとは離隔されるドレイン電極140が形成されると同時に、ソース電極138から延長された第2金属パターンは、データ配線142になる。ソース電極138及びドレイン電極140間に露出された不純物非晶質シリコン層を除去する工程を行い、第1及び第2感光パターンを除去する工程を行う。ソース電極138及びドレイン電極140の下部に残留された不純物非晶質シリコン層は、抵抗性接触機能をするので、オーミックコンタクト層136として、その下部の純粋非晶質シリコン層は、チャンネルが発生する層であるので、アクティブ層134とする。この時、第1金属パターンと下部の不純物非晶質シリコン層を除去する工程で、第1及び第2感光パターンの周辺には、第1金属パターン130及び第2金属パターン132と、その下部の不純物非晶質シリコン層116が露出される。結果的に、示したように、ソース電極138及びドレイン電極140とデータ配線142の周辺に、下部の純粋非晶質シリコン層134、114が露出された状態でパターニングされる。図5Gと図6Gは、第3マスク工程を示した図であって、ソース電極138及びドレイン電極140とデータ配線142が形成された基板100全面に、前述した無機絶縁物質グループのうちから選択された一つまたはそれ以上の物質を蒸着するか、場合によっては、ベンゾシクロブテンBCBとアクリル系樹脂のような有機絶縁物質グループのうちから選択された一つを塗布して保護膜146を形成する。第3マスク工程によって保護膜146をパターニングして、ドレイン電極140の一部を露出するドレインコンタクトホール148を形成すると同時に、図面には示してないが、共通パターンの一部を露出する共通パターンコンタクトホールを形成する。図5Hと図6Hは、第4マスク工程を示した図であって、保護膜146が形成された基板100全面に、インジウム-スズ-オキサイドITOとインジウム-ジンク-オキサイドIZOを含む透明導電性金属グループのうちから選択された一つを蒸着して第4マスク工程によってパターニングンして、露出したドレイン電極140と接触しながら画素領域Pに多数の棒状に画素電極150を形成すると同時に、共通パターンコンタクトホールを通じて下部の共通パターン108と接触しながら画素領域Pに棒状に形成されて、棒状の画素電極150間ごとに離隔して位置した共通電極152を形成する。この時、ドレイン電極140は、ゲート配線104から、ここに近接した共通配線106の上部に延長して構成して、共通配線106を第1電極として、延長されたドレイン電極142を第2電極とするストレージキャパシターCstを形成する以上、前述した工程によって本発明の実施例1による横電界方式の液晶表示装置用アレイ基板を製作することができる。本発明の実施例2は、第2半導体層の下部に構成する遮断パターンが第2半導体層と同じか、または大きい幅を有することを特徴とする。図7は、本発明の実施例2による横電界方式の液晶表示装置用アレイ基板の一画素を示した平面図である。本発明の実施例2による横電界方式の液晶表示装置用アレイ基板は、透明な絶縁基板200上に、一方向に延長されたゲート配線204と、これに平行な方向に画素領域の上部と下部に第1共通配線206aと第2共通配線206bを構成する。ゲート配線204と第1共通配線206a及び第2共通配線206bと垂直に交差するデータ配線242を構成して、デート配線242とゲート配線204が交差して画素領域Pを定義する。ゲート配線204とデータ配線242の交差点または交差点に隣接した部分には、ゲート配線204及びデータ配線242に連結される薄膜トランジスタTを構成する。薄膜トランジスタTは、ゲート配線204の一部であるゲート電極202と、ゲート電極202の上部に位置した第1半導体層226と、第1半導体層226の上部に積層されたソース電極238及びドレイン電極240とを含む。データ配線242の下部には、第1半導体層226から延長されてデータ配線242の両側に一定面積露出された第2半導体層228が構成される。画素領域Pには、透明な材質で形成した棒状の共通電極252と画素電極250を構成する。画素電極250は、ドレイン電極240と接触するように構成して、共通電極252は、第2共通配線206bと接触するように構成する。共通電極252と画素電極250は、真ん中の部分が曲がっている。一方、ドレイン電極240は、これに近接した第1共通配線206aの上部に延長して構成し、第1共通配線206aを第1電極として、ドレイン電極240を第2電極とするストレージキャパシターCstが形成される。前述した構成は、第2半導体層280の下部に第2半導体層280と同じか、または大きい幅を有する遮断パターン210を構成することを特徴とする。従って、実施例2は、遮断パターン210との短絡を防ぐために、画素領域Pの両側に構成した実施例1の共通パターンを省略する。その代わり、データ配線242に近接するように位置した共通電極252の幅を広く構成することによって共通パターンの機能を交替することができる。以下、図8Aと図8Bを参照して、前述した平面構成の断面構成を説明する。図8Aと図8Bは、図7のVII-VII線及びVIII-VIII線に沿って切断して、これを参照に示した本発明の実施例2による横電界方式の液晶表示装置の断面図である。図8A及び図8Bに示したように、本発明の実施例2による横電界方式の液晶表示装置は、透明な第1基板200と第2基板400を含み、両基板間には、液晶層LCが位置する。第1基板200の上部の画素領域Pには、透明な棒状で構成された共通電極252と画素電極250が形成されて、スイッチング領域Sには、薄膜トランジスタTが形成される。共通電極252と画素電極250は、交互に配置されている。薄膜トランジスタTは、ゲート電極202とゲート絶縁膜212と、第1半導体層226とソース電極238及びドレイン電極240とを積層して構成する。第1半導体層226は、アクティブ層234とオーミックコンタクト層236で構成される。画素領域Pの一側に沿ってデータ配線242が位置して、データ配線242の下部には、第1半導体層226から延長されて、データ配線242の両側に露出された第2半導体層228が位置する。第2半導体層228は、純粋非晶質シリコン層216と不純物非晶質シリコン層218を含む。第2半導体層228の純粋非晶質シリコン層216は、データ配線242の両側に露出される。ゲート配線204が画素領域Pの他側に沿って形成されており、図面には示してないが、ゲート配線204は、データ配線242と交差して画素領域Pを定義する。ゲート配線204の一部は、ゲート電極204の役割をする。また、第1基板200の上部には、ゲート配線204と離隔され第1共通配線と第2共通配線が形成される。データ配線242の下部に対応して、第2半導体層228と同じか、または広い幅の遮断パターン210を構成する。遮断パターン210は、ゲート配線204とゲート電極202、第1共通配線206a及び第2共通配線206bと同一物質、同一層内に形成される。前述したように、遮断パターン210は、下部の光源から照射された光が第2半導体層228に到逹するのを遮断して、光が照射された時、第2半導体層228で発生する電流成分によって液晶パネルの画面に波縞雑音が発生するのが防げる長所がある。一方、ブラックマトリックス402とカラーフィルター層404が第2基板400の内側面に形成される。ブラックマトリックス402は、ゲート配線204及びデータ配線242と薄膜トランジスタT上に位置する。カラーフィルター層404は、画素領域Pに位置する。本発明の実施例2による横電界方式の液晶表示装置用アレイ基板の製造工程は、実施例1と同一であって、これに対する説明は、省略する。実施例1及び2は、第2半導体層の下部に遮断パターンを構成して、光を源泉遮断する構成を提案しているが、他の例として、第2半導体層に光が照射されたとしても、第2半導体層で発生する電流の影響を遮断する構造を導入して波縞雑音を防ぐ構成を、以下、実施例3で説明する。本発明の実施例3は、データ配線の上部に修理機能及び遮蔽機能を同時にする遮断パターンを幅広く構成することを特徴とする。図9Aと図9Bは、本発明の実施例3による横電界方式の液晶表示装置の構成を概略的に示した断面図である。図9A及び図9Bに示したように、本発明の実施例3による横電界方式の液晶表示装置は、透明な第1基板200及び第2基板400を含み、両基板間には、液晶層LCが位置する。第1基板200の画素領域Pに透明な棒状で構成された共通電極250と画素電極252と、スイッチング領域Sに薄膜トランジスタTと、各画素領域Pの周りに共通パターン208とを構成する。薄膜トランジスタTは、ゲート電極202とゲート絶縁膜212と、第1半導体層226とソース電極及びドレイン電極240とを積層して構成する。画素領域Pの両側には、データ配線242が位置して、データ配線242の下部には、第1半導体層226から延長されて、データ配線242の両側に露出された第2半導体層228が位置する。前述した構成は、データ配線242の上部に、共通電極252及び画素電極250と同一層、同一物質で形成した遮断パターン256を構成して、遮断パターン256は、データ配線242の上部に構成され、データ配線242の外側に露出された第2半導体層228を覆うほどの面積で構成することを特徴とする。この時、遮断パターン256は、保護膜246に構成した複数のコンタクトホールCHを通じて下部のデータ配線242とランダムに接触するように構成する。一方、ブラックマトリックス402とカラーフィルター層404が第2基板400の内側面に形成される。ブラックマトリックス402は、ゲート配線204及びデータ配線242と薄膜トランジスタT上に位置する。カラーフィルター層404は、画素領域Pに位置する。遮断パターン256をデータ配線242の両側に露出した第2半導体層228を完全に覆う構造で構成するために、第2半導体層228に下部光源の光が照射され電流が発生したとしても、これによる影響を完全に遮蔽することができて、近接した画素電極250及び共通電極252と第2半導体層228間にカップルリングが発生するのを最小化する。従って、液晶パネルの画面に波縞雑音の発生が最小化される。また、遮断パターン256が下部のデータ配線242と接触する構造であるために、工程の際、データ配線242に断線が発生したとしても、これを遮断パターン256に交替することができる。従って、遮断パターン256は、修理機能が同時にできる。本発明の実施例3による横電界方式の液晶表示装置用アレイ基板の製造方法は、実施例1の製造工程と同一であるが、ただ、第1工程で遮蔽パターンを形成しないで、第3マスク工程の際にドレインコンタクトホールを形成しながら追加的に、データ配線242を部分的に露出するコンタクトホールを形成して、第4マスク工程で共通電極252と画素電極250を形成しながらデータ配線242の上部に長さの方向に沿って遮断パターン256をパターニングする工程を行う。本発明の実施例3は、データ配線242の上部に遮断パターン256を構成したが、遮断パターン256に対向する第2半導体層258の下部に遮断パターンをさらに構成して波縞雑音を防ぐ効果を極大化する。以下、実施例4によって説明する。本発明の実施例4は、データ配線の下部と上部に同時に波縞雑音を防ぐための遮断パターンを構成することを特徴とする。図10Aと図10Bは、本発明の実施例4による横電界方式の液晶表示装置の構成を概略的に示した断面図である。図10A及び図10Bに示したように、本発明の実施例4による横電界方式の液晶表示装置は、第1基板200及び第2基板400を含み、両基板間には、液晶層LCが位置する。第1基板200の上部には、画素領域Pに透明な棒状で構成された共通電極252と画素電極250と、スイッチング領域Sに薄膜トランジスタTと、画素領域Pごとに画素領域Pの周りに共通パターン208とを構成する。薄膜トランジスタTは、ゲート電極202とゲート絶縁膜212と、第1半導体層226とソース電極238及びドレイン電極240とを積層して構成する。画素領域Pの一側に沿ってデータ配線242が位置して、データ配線242の下部には、第1半導体層226から延長されてデータ配線242の両側に露出された第2半導体層228が位置する。前述した構成は、データ配線242の下部に、第1遮断パターン210を構成して、データ配線242の上部に、共通電極252及び画素電極250と同一層、同一物質で形成した第2遮断パターン256を構成して、第2遮断パターン256は、データ配線242の上部に構成されて、データ配線242の外側に露出した第2半導体層228より大きい面積で構成することを特徴とする。この時、第2遮断パターン256は、保護膜に構成した複数のコンタクトホールCHを通じて下部のデータ配線242とランダムに接触するように構成する。また、設計パターンによって第1遮断パターン210の幅は、第2半導体層228の幅より狭く構成したり、第2半導体層228の幅と同じか、または広く構成したりする。第1遮断パターン210と第2遮断パターン256を同時に構成するのは、第1遮断パターン210が第2半導体層より狭い幅で構成される時、さらに効果的である。それは、第1遮断パターン210と上部の第2半導体層228及びデータ配線242とのアライン誤差によって、第1遮断パターン210の外部に第2半導体層が露出される面積が一側に偏ることがある。この場合、第2半導体層228の露出面積を超えるので、波縞雑音が発生する。これによって、近接した共通電極252または画素電極250と第2半導体層間にカップルリングキャパシタンスが発生するが、これを第2遮断パターン256が遮蔽する。従って、上部と下部に構成された波縞雑音防止パターンによって液晶パネルの画面に波縞雑音が発生するのを防ぐ。また、前述した構成は、第2遮断パターン256が下部のデータ配線242と接触する構造であるために、工程の際、データ配線242に断線が発生したとしても、第2遮断パターン256を通じて信号を供給する。従って、第2遮断パターン256は、修理機能が同時にできる。本発明の実施例4による横電界方式の液晶表示装置用アレイ基板の製造方法は、実施例1の製造工程と同一であるが、ただ、第3マスク工程の際にドレインコンタクトホールを形成しながら追加的に、データ配線242を部分的に露出するコンタクトホールを形成して、第4マスク工程で共通電極252と画素電極250を形成しながらデータ配線242の上部に長さの方向に沿って透明な第2遮断パターン256をパターニングする工程を行う。以上、本発明による実施例1ないし4による横電界方式の液晶表示装置用アレイ基板を製作することができる。