{0001}面に対するオフ角が50°以上65°以下である壁面を有し一方の主表面側に開口するトレンチが形成され、炭化珪素からなる基板と、前記トレンチの前記壁面上に接触して形成された酸化膜と、前記酸化膜上に接触して配置された電極とを備え、前記基板は、前記一方の主表面と前記壁面とを含むように形成された第1導電型のソース領域と、前記壁面を含み、前記ソース領域に接触するように形成された第2導電型のボディ領域と、前記壁面を含み、前記ソース領域との間に前記ボディ領域を挟むように前記ボディ領域に接触して形成された第1導電型のドリフト領域とを含み、前記ソース領域および前記ボディ領域はイオン注入により形成されており、前記ボディ領域において前記ソース領域と前記ドリフト領域との間に挟まれた領域の前記一方の主表面に垂直な方向における厚みは、1μm以下であり、前記ボディ領域の不純物濃度は、3×1017cm-3以上である、半導体装置。前記ボディ領域の不純物濃度は、2×1018cm-3以下である、請求項1に記載の半導体装置。前記ボディ領域において前記ソース領域と前記ドリフト領域との間に挟まれた領域の前記一方の主表面に垂直な方向における厚みは、0.1μm以上である、請求項1または2に記載の半導体装置。前記一方の主表面に垂直な方向において、前記一方の主表面から前記ボディ領域と前記ドリフト領域との接触面までの距離は、1.2μm以下である、請求項1~3のいずれか1項に記載の半導体装置。前記壁面のオフ方位と<01-10>方向とのなす角が5°以下である、請求項1~4のいずれか1項に記載の半導体装置。前記壁面の、<01-10>方向における{03-38}面に対するオフ角は-3°以上5°以下である、請求項5に記載の半導体装置。前記壁面のオフ方位と<-2110>方向とのなす角は5°以下である、請求項1~4のいずれか1項に記載の半導体装置。前記壁面は、前記基板を構成する炭化珪素のカーボン面側の面である、請求項1~7のいずれか1項に記載の半導体装置。炭化珪素からなる基板を準備する工程と、前記基板の一方の主表面側に開口し{0001}面に対するオフ角が50°以上65°以下である壁面を有するトレンチを前記基板に形成する工程と、前記壁面上に接触する酸化膜を形成する工程と、前記酸化膜上に接触する電極を形成する工程とを備え、前記基板を準備する工程は、第1導電型のドリフト領域を形成する工程と、前記一方の主表面を含む第1導電型のソース領域と、第2導電型のボディ領域とを互いに接触するように形成する工程とを含み、前記トレンチを形成する工程では、前記ソース領域と前記ボディ領域とを貫通し、前記ドリフト領域に到達する前記トレンチが形成され、前記ソース領域と前記ボディ領域とを形成する工程では、前記一方の主表面に垂直な方向における前記ソース領域と前記ドリフト領域との間に挟まれた領域の厚みが1μm以下となり、前記ボディ領域の不純物濃度が3×1017cm-3以上となるように、イオン注入により前記ソース領域と前記ボディ領域とが形成される、半導体装置の製造方法。ここで、従来のMOSFETでは、反転層が形成されるボディ領域の不純物濃度を高くするとチャネル移動度が低下するため、ボディ領域の不純物濃度は一定値以下とする必要がある。しかし、ボディ領域の不純物濃度を低くすると、ボディ領域における完全な空乏化パンチスルーを抑制するために必要となるボディ領域の厚みが増加する。そのため、たとえばイオン注入によりボディ領域を形成する場合には、必要となるイオン注入の回数も増加し、結果として効率的にMOSFETを製造することは困難になる。このように、従来のMOSFETにおいては、チャネル移動度の低下およびパンチスルーの発生を抑制しつつ、効率的に製造することは困難であるという問題点があった。本発明は、上記課題に鑑みてなされたものであり、その目的は、チャネル移動度の低下およびパンチスルーの発生が抑制され、かつ効率的に製造することができる半導体装置およびその製造方法を提供することである。本発明に従った半導体装置は、{0001}面に対するオフ角が50°以上65°以下である壁面を有し一方の主表面側に開口するトレンチが形成され、炭化珪素からなる基板と、トレンチの壁面上に接触して形成された酸化膜と、酸化膜上に接触して配置された電極とを備えている。基板は、上記一方の主表面と上記壁面とを含むように形成された第1導電型のソース領域と、上記壁面を含み、ソース領域に接触するように形成された第2導電型のボディ領域と、上記壁面を含み、ソース領域との間にボディ領域を挟むようにボディ領域に接触して形成された第1導電型のドリフト領域とを含んでいる。ソース領域およびボディ領域は、イオン注入により形成されている。ボディ領域においてソース領域とドリフト領域との間に挟まれた領域の上記一方の主表面に垂直な方向における厚みは、1μm以下である。ボディ領域の不純物濃度は、3×1017cm-3以上である。本発明者は、チャネル移動度の低下およびパンチスルーの発生を抑制しつつ、効率的に半導体装置を製造するための方策について詳細に検討を行なった。その結果、チャネル領域が形成される領域近傍のトレンチ壁面の{0001}面に対するオフ角を所定の範囲、具体的には50°以上65°以下とすることにより、チャネル移動度の増加とボディ領域の不純物濃度の増加との相反関係が大幅に改善されるという知見を得て、本発明に想到した。本発明に従った半導体装置において、基板には{0001}面に対するオフ角の範囲が50°以上65°以下である壁面を有するトレンチが形成されている。そのため、ボディ領域の不純物濃度を3×1017cm-3以上にまで増加させた場合でも、当該壁面に沿ったチャネル領域におけるチャネル移動度の低下が抑制される。また、ボディ領域の不純物濃度を上記範囲にまで増加させることにより、ボディ領域のソース領域とドリフト領域との間に挟まれた領域において、パンチスルーの発生を抑制するために必要とされる上記一方の主表面に垂直な方向の厚みは、1μm以下にまで低減される。これにより、ボディ領域の形成において必要なイオン注入の回数が削減され、結果として効率的に半導体装置を製造することができる。このように、本発明に従った半導体装置によれば、チャネル移動度の低下およびパンチスルーの発生が抑制され、かつ効率的に製造することができる半導体装置を提供することができる。上記半導体装置において、ボディ領域の不純物濃度は、2×1018cm-3以下であってもよい。これにより、チャネル移動度の低下をより確実に抑制しつつ、半導体装置の閾値電圧を実用的に適切な範囲内に設定することができる。上記半導体装置において、ボディ領域においてソース領域とドリフト領域との間に挟まれた領域の上記一方の主表面に垂直な方向における厚みは、0.1μm以上であってもよい。これにより、イオン注入によってチャネル領域を含む上記領域を容易に形成することができる。上記半導体装置では、上記一方の主表面に垂直な方向において、上記一方の主表面からボディ領域とドリフト領域との接触面までの距離は、1.2μm以下であってもよい。このように、ボディ領域全体の上記一方の主表面に垂直な方向における厚みを上記範囲とすることにより、ボディ領域の形成において必要なイオン注入の回数がさらに削減され、一層効率的な製造が可能な半導体装置を提供することができる。上記半導体装置において、トレンチの上記壁面のオフ方位と<01-10>方向とのなす角が5°以下であってもよい。<01-10>方向は、炭化珪素基板における代表的なオフ方位である。そのため、上記壁面のオフ方位と<01-10>方向とのなす角を上記範囲とすることにより、上記壁面を含むトレンチを容易に形成することができる。上記半導体装置において、トレンチの上記壁面の、<01-10>方向における{03-38}面に対するオフ角は-3°以上5°以下であってもよい。これにより、ボディ領域の不純物濃度の増加によるチャネル移動度の低下をさらに効果的に抑制することができる。ここで、面方位{03-38}に対するオフ角を-3°以上5°以下としたのは、チャネル移動度と上記オフ角との関係を調査した結果、この範囲内で特に高いチャネル移動度が得られたことに基づいている。また、<01-10>方向における{03-38}面に対するオフ角とは、<01-10>方向および<0001>方向を含む平面への壁面の法線の正射影と、{03-38}面の法線とのなす角度であり、その符号は、上記正射影が<01-10>方向に対して平行に近づく場合が正であり、上記正射影が<0001>方向に対して平行に近づく場合が負である。なお、上記壁面の面方位は、実質的に{03-38}であることがより好ましく、上記壁面の面方位は{03-38}であることがさらに好ましい。ここで、上記壁面の面方位が実質的に{03-38}であるとは、トレンチ形成における加工精度などを考慮して実質的に面方位が{03-38}とみなせるオフ角の範囲に上記壁面の面方位が含まれていることを意味し、この場合のオフ角の範囲はたとえば{03-38}に対してオフ角が±2°の範囲である。これにより、ボディ領域の不純物濃度の増加によるチャネル移動度の低下を一層効果的に抑制することができる上記半導体装置において、トレンチの上記壁面のオフ方位と<-2110>方向とのなす角は5°以下であってもよい。<-2110>方向は、上記<01-10>方向と同様に、炭化珪素基板における代表的なオフ方位である。そのため、上記壁面のオフ方位と<-2110>方向とのなす角を上記範囲とすることにより、上記壁面を含むトレンチを容易に形成することができる。上記半導体装置において、トレンチの上記壁面は、基板を構成する炭化珪素のカーボン面側の面であってもよい。これにより、ボディ領域の不純物濃度の増加によるチャネル移動度の低下を一層効果的に抑制することができる。ここで、六方晶の単結晶炭化珪素の0001面はシリコン面、000-1面はカーボン面と定義される。つまり、上記壁面のオフ方位と<01-10>方向とのなす角が5°以下である構成を採用する場合、上記壁面を0-33-8面に近いものとすることにより、チャネル移動度の低下を一層効果的にに抑制することができる。本発明に従った半導体装置の製造方法は、炭化珪素からなる基板を準備する工程と、基板の上記一方の主表面側に開口し{0001}面に対するオフ角が50°以上65°以下である壁面を有するトレンチを基板に形成する工程と、上記壁面上に接触する酸化膜を形成する工程と、酸化膜上に接触する電極を形成する工程とを備えている。基板を準備する工程は、第1導電型のドリフト領域を形成する工程と、上記一方の主表面を含む第1導電型のソース領域と、第2導電型のボディ領域とを互いに接触するように形成する工程とを含んでいる。トレンチを形成する工程では、ソース領域とボディ領域とを貫通し、ドリフト領域に到達するトレンチが形成される。ソース領域とボディ領域とを形成する工程では、上記一方の主表面に垂直な方向におけるソース領域とドリフト領域との間に挟まれた領域の厚みが1μm以下となり、ボディ領域の不純物濃度が3×1017cm-3以上となるように、イオン注入によりソース領域とボディ領域とが形成される。本発明に従った半導体装置の製造方法によれば、チャネル移動度の低下およびパンチスルーの発生を抑制しつつ、上記本発明に従った半導体装置を効率的に製造することができる。上記半導体装置の製造方法において、ソース領域とボディ領域とを形成する工程では、不純物濃度が2×1018cm-3以下となるようにボディ領域が形成されてもよい。これにより、チャネル移動度の低下を抑制しつつ、半導体装置の閾値電圧を実用的に適切な範囲内に設定することができる。上記半導体装置の製造方法において、ソース領域とボディ領域とを形成する工程では、上記一方の主表面に垂直な方向におけるソース領域とドリフト領域との間に挟まれた領域の厚みが0.1μm以上となるようにソース領域とボディ領域とが形成されてもよい。これにより、イオン注入によってチャネル領域を含む上記領域を容易に形成することができる。上記半導体装置の製造方法において、ソース領域とボディ領域とを形成する工程では、上記一方の主表面に垂直な方向において、上記一方の主表面からドリフト領域との接触面までの距離が1.2μm以下となるようにボディ領域が形成されてもよい。これにより、ボディ領域の形成において必要なイオン注入の回数がさらに削減され、一層効率的に半導体装置を製造することができる。上記半導体装置の製造方法において、トレンチを形成する工程では、上記壁面のオフ方位と<01-10>方向とのなす角が5°以下であるトレンチが基板に形成されてもよい。このように、炭化珪素基板の代表的なオフ方位である<01-10>方向と上記壁面のオフ方位とのなす角を上記範囲とすることにより、上記壁面を含むトレンチを容易に基板に形成することができる。上記半導体装置の製造方法において、トレンチを形成する工程では、上記壁面の、<01-10>方向における{03-38}面に対するオフ角が-3°以上5°以下であるトレンチが基板に形成されてもよい。このように、トレンチの上記壁面の<01-10>方向における{03-38}面に対するオフ角を上記範囲とすることにより、ボディ領域の不純物濃度の増加によるチャネル移動度の低下をより効果的に抑制することができる。上記半導体装置の製造方法において、トレンチを形成する工程では、上記壁面のオフ方位と<-2110>方向とのなす角が5°以下であるトレンチが基板に形成されてもよい。このように、炭化珪素基板の代表的なオフ方位である<-2110>方向と上記壁面のオフ方位とのなす角を上記範囲とすることにより、上記壁面を含むトレンチを容易に基板に形成することができる。上記半導体装置の製造方法において、トレンチを形成する工程では、上記壁面が基板を構成する炭化珪素のカーボン面側の面であるトレンチが基板に形成されてもよい。このように、トレンチの上記壁面を炭化珪素のカーボン面側の面とすることにより、ボディ領域の不純物濃度の増加によるチャネル移動度の低下を一層効果的に抑制することができる。以上の説明から明らかなように、本発明に従った半導体装置およびその製造方法によれば、チャネル移動度の低下およびパンチスルーの発生を抑制しつつ、効率的に半導体装置を製造することができる。以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰返さない。また、本明細書中においては、個別方位を、集合方位を<>、個別面を、集合面を{}でそれぞれ示す。また、負の指数については、結晶学上、-バーを数字の上に付けることになっているが、本明細書中では、数字の前に負の符号を付けている。まず、本発明の一実施の形態に係る半導体装置の構造について説明する。図1を参照して、本実施の形態に係る半導体装置としてのMOSFET1は、{0001}面に対するオフ角が8°以下である主表面10Aを有し、炭化珪素からなる基板10と、酸化膜30と、ゲート電極40と、層間絶縁膜50と、ソース電極60と、ドレイン電極70と、ソース配線80とを備えている。基板10は、炭化珪素基板11と、ドリフト領域12と、ボディ領域13と、ソース領域14と、コンタクト領域15とを含んでいる。基板10には、側壁面20Aと底面20Bとを有し、主表面10A側に開口するトレンチ20が形成されている。トレンチ20は、ソース領域14およびボディ領域13を貫通しつつ、底面20Bがドリフト領域12に位置するように形成されている。また、側壁面20Aの{0001}面に対するオフ角は、50°以上65°以下となっている。また、ボディ領域13およびソース領域14が接触するように隣接して露出するトレンチ壁面の{0001}面に対するオフ角は、いずれも50°以上65°以下となっている。炭化珪素基板11は、たとえばN窒素などのn型不純物を含むことにより、導電型がn型となっている。ドリフト領域12は、トレンチ20の側壁面20Aと底面20Bとを含み、炭化珪素基板11の一方の主表面上に形成されている。ドリフト領域12は、たとえばPリンなどのn型不純物を含むことにより導電型がn型となっており、その濃度は、炭化珪素基板11よりも低くなっている。ボディ領域13は、側壁面20Aを含み、ドリフト領域12から見て炭化珪素基板11とは反対側に形成されている。ボディ領域13は、イオン注入により形成されており、たとえばAlアルミニウムやB硼素などのp型不純物を含むことにより、導電型がp型となっている。また、ボディ領域13に含まれるp型不純物の濃度は、3×1017cm-3以上となっている。ソース領域14は、基板10の主表面10Aとトレンチ20の側壁面20Aとを含み、ボディ領域13とコンタクト領域15とに接触するように形成されている。ソース領域14は、イオン注入により形成されており、たとえばPリンなどのn型不純物を含むことにより、導電型がn型となっている。また、ソース領域14に含まれるn型不純物の濃度は、ドリフト領域12よりも高くなっている。コンタクト領域15は、主表面10Aを含み、ボディ領域13とソース領域14とに接触するように形成されている。コンタクト領域15は、たとえばAlアルミニウムやB硼素などのp型不純物を含むことにより、導電型がp型となっている。また、コンタクト領域15に含まれるp型不純物の濃度は、ボディ領域13よりも高くなっている。このように、基板10は、主表面10Aと側壁面20Aとを含むように形成されたソース領域14と、側壁面20Aを含み、ソース領域14に接触するように形成されたボディ領域13と、側壁面20Aを含み、ソース領域14との間にボディ領域13を挟むようにボディ領域13に接触して形成されたドリフト領域12とを含んでいる。また、ボディ領域13において、ソース領域14とドリフト領域12との間に挟まれた領域である内部領域13Aの主表面10Aに垂直な方向における厚みは、1μm以下となっており、そのp型不純物濃度は、ボディ領域13の内部領域13A以外の領域と同様に、3×1017cm-3以上となっている。酸化膜30は、側壁面20Aおよび底面20B、ならびに主表面10Aに接触して形成されている。より具体的には、酸化膜30は、たとえば二酸化珪素SiO2からなっており、側壁面20Aおよび底面20B、ならびに主表面10Aの一部を覆うように形成されている。ゲート電極40は、酸化膜30上に接触して形成されている。より具体的には、ゲート電極40は、たとえば不純物が添加されたポリシリコン、Alなどの導電体からなっており、トレンチ20内を充填するように形成されている。層間絶縁膜50は、酸化膜30とともにゲート電極40を取り囲むように形成されており、ゲート電極40をソース電極60およびソース配線80に対して電気的に絶縁している。層間絶縁膜50は、たとえば二酸化珪素SiO2からなっている。ソース電極60は、ソース領域14およびコンタクト領域15に接触するように形成されている。ソース電極60は、ソース領域14に対してオーミック接触することができる材料、たとえばNixSiyニッケルシリサイド、TixSiyチタンシリサイド、AlxSiyアルミシリサイドおよびTixAlySizチタンアルミシリサイドなどからなっており、ソース領域14に対して電気的に接続されている。ドレイン電極70は、炭化珪素基板11から見てドリフト領域12とは反対側に形成されている。ドレイン電極70は、炭化珪素基板11とオーミック接触することができる材料、たとえばソース電極60と同様の材料からなっており、炭化珪素基板11に対して電気的に接続されている。ソース配線80は、ソース電極60に接触するように形成されている。ソース配線80は、たとえばAlなどの導電体からなっており、ソース電極60を介してソース領域14と電気的に接続されている。次に、MOSFET1の動作について説明する。図1を参照して、ゲート電極40に印加された電圧が閾値電圧未満の状態、すなわちオフ状態では、ソース電極60とドレイン電極70との間に電圧が印加されても、ボディ領域13とドリフト領域12との間に形成されるpn接合が逆バイアスとなり、非導通状態となる。一方、ゲート電極40に閾値電圧以上の電圧が印加されると、内部領域13Aにおいて側壁面20Aに沿うようにキャリアが蓄積し、反転層が形成される。その結果、ソース領域14とドリフト領域12とが電気的に接続され、ソース電極60とドレイン電極70との間に電流が流れる。以上のようにして、MOSFET1は動作する。以上のように、本実施の形態に係る半導体装置としてのMOSFET1において、側壁面20Aの{0001}面に対するオフ角の範囲は、50°以上65°以下となっている。そのため、ボディ領域13の不純物濃度を3×1017cm-3以上にまで増加させた場合でも、チャネル移動度の低下が抑制される。また、ボディ領域13の不純物濃度を上記範囲にまで増加させることにより、内部領域13Aにおいてパンチスルーの発生を抑制するために必要とされる主表面10Aに垂直な方向の厚みは、1μm以下にまで低減される。これにより、ボディ領域13の形成において必要なイオン注入の回数が削減され、結果として効率的にMOSFET1を製造することができる。このように、本実施の形態に係る半導体装置としてのMOSFET1によれば、チャネル移動度の低下およびパンチスルーの発生が抑制され、かつ効率的に製造することができる半導体装置を提供することができる。また、MOSFET1において、ボディ領域13の不純物濃度は、2×1018cm-3以下であってもよい。これにより、チャネル移動度の低下をより確実に抑制しつつ、半導体装置の閾値電圧を実用的に適切な範囲内に設定することができる。また、MOSFET1において、内部領域13Aの主表面10Aに垂直な方向における厚みは、0.1μm以上であってもよい。これにより、イオン注入によってチャネル領域を含む内部領域13Aを容易に形成することができる。また、MOSFET1では、主表面10Aに垂直な方向において主表面10Aからボディ領域13とドリフト領域12との接触面12Aまでの距離は、1.2μm以下であってもよい。このように、ボディ領域13全体の主表面10Aに垂直な方向における厚みを上記範囲とすることにより、ボディ領域13の形成において必要なイオン注入の回数がさらに削減され、一層効率的な製造が可能な半導体装置を提供することができる。また、MOSFET1において、側壁面20Aのうち少なくとも一つのオフ方位と<01-10>方向とのなす角が5°以下であってもよい。また、側壁面20Aのうち少なくとも一つのオフ方位と<-2110>方向とのなす角が5°以下であってもよい。このように、側壁面20Aのうち少なくとも一つのオフ方位と、炭化珪素基板における代表的なオフ方位である<01-10>方向および<-2110>方向とのなす角を上記範囲とすることにより、側壁面20Aを含むトレンチ20を容易に形成することができる。また、MOSFET1において、側壁面20Aのうち少なくとも一つの、<01-10>方向における{03-38}面に対するオフ角は、-3°以上5°以下であってもよい。また、側壁面20Aのうち少なくとも一つは、基板10を構成する炭化珪素のカーボン面側の面であってもよい。これにより、ボディ領域13の不純物濃度の増加によるチャネル移動度の低下をさらに効率的に抑制することができる。次に、本発明の一実施の形態に係る半導体装置の製造方法について、図1~図9を参照して説明する。本実施の形態に係る半導体装置の製造方法では、上記本実施の形態に係る半導体装置としてのMOSFET1が製造される。図2を参照して、まず、工程S10として、基板準備工程が実施される。この工程S10では、以下に説明する工程S11~工程S13が実施されることにより、炭化珪素からなる基板10が準備される。まず、工程S11として、炭化珪素基板準備工程が実施される。この工程S11では、図3を参照して、たとえば4H-SiCからなるインゴットがスライスされることにより炭化珪素基板11が準備される。次に、工程S12として、エピタキシャル成長層形成工程が実施される。この工程S12では、エピタキシャル成長により、炭化珪素基板11の一方の主表面上に、導電型がn型の炭化珪素層16が形成される。そして、炭化珪素層16のうち、後の工程S13にてイオンが注入されない領域がドリフト領域12となることにより、ドリフト領域12が形成される。次に、工程S13として、イオン注入工程が実施される。この工程S13では、まず、たとえばAlイオンが主表面10Aを含む領域に注入され、導電型がp型のボディ領域13が形成される。次に、たとえばPイオンが、上記Alイオンの注入深さより浅い注入深さで主表面10Aを含む領域に注入され、導電型がn型のソース領域14が形成される。そして、たとえばAlイオンが、上記Pイオンの注入深さより浅い注入深さで主表面10Aを含む領域にさらに注入され、導電型がp型のコンタクト領域15が形成される。このように、上記工程S10は、導電型がn型のドリフト領域12を形成する工程と、主表面10Aを含む導電型がn型のソース領域14と、導電型がp型のボディ領域13とを互いに接触するように形成する工程とを含んでいる。また、ソース領域とボディ領域とを形成する工程では、イオン注入によりソース領域14とボディ領域13とが形成される。また、主表面10Aに垂直な方向においてソース領域14とボディ領域13との間に挟まれた領域は、チャネル領域を含む内部領域13Aとなる。また、上記工程S13において、ボディ領域13は、不純物濃度が3×1017cm-3以上2×1018cm-3以下となるように形成される。より具体的には、ボディ領域13の形成において、Alイオンは、たとえば10μA以上2000μA以下のビーム電流にて注入される。これにより、チャネル移動度の低下およびパンチスルーの発生を抑制しつつ、MOSFET1の閾値電圧を実用的に適切な範囲内に設定することができる。また、上記工程S13において、ボディ領域13は、主表面10Aに垂直な方向において主表面10Aからドリフト領域12との接触面12Aまでの距離、すなわちボディ領域13全体の厚みが1.2μm以下となるように形成されることが好ましい。より具体的には、ボディ領域13の形成において、Alイオンは、たとえば10keV以上800keV以下の注入エネルギーで注入される。これにより、ボディ領域13の形成において必要なイオン注入の回数がより削減され、一層効率的にMOSFET1を製造することができる。また、上記工程S13において、主表面10Aに垂直な方向においてソース領域14とドリフト領域12との間に挟まれた領域である内部領域13Aの厚みが、0.1μm以上1μm以下となるようにソース領域14とボディ領域13とが形成される。これにより、イオン注入によってチャネル領域を含む内部領域13Aを容易に形成することができる。次に、工程S20として、トレンチ形成工程が実施される。この工程S20では、図4を参照して、側壁面20Aと底面20Bとを含み、主表面10A側に開口するトレンチ20が基板10に形成される。より具体的には、まず、主表面10Aのトレンチ20を形成すべき領域以外の領域において、たとえばレジストからなるマスク層17が形成される。次に、たとえばRIEReactiveIonEtchingなどのドライエッチングにより、ソース領域14とボディ領域13とを貫通しつつ、底面20Bがドリフト領域12に位置するようにトレンチ20が形成される。次に、図5を参照して、たとえば塩素ガスなどのハロゲン系ガスを用いた熱エッチングにより、側壁面20Aの{0001}面に対するオフ角が50°以上65°以下とされる。また、上記工程S20においては、ボディ領域13およびソース領域14が接触するように隣接して露出するトレンチ壁面の{0001}面に対するオフ角が、いずれも50°以上65°以下となるように形成されてもよい。そして、図6を参照して、トレンチ20の形成が完了した後に、マスク層17が除去される。また、上記工程S20において、トレンチ20は、側壁面20Aのうち少なくとも一つのオフ方位と<01-10>方向とのなす角が5°以下となるように形成されてもよい。また、トレンチ20は、側壁面20Aのうち少なくとも一つのオフ方位と<-2110>方向とのなす角が5°以下となるように形成されてもよい。このように、炭化珪素基板の代表的なオフ方位と側壁面20Aのうち少なくとも一つのオフ方位とのなす角を上記範囲とすることにより、側壁面20Aを含むトレンチ20を容易に基板10に形成することができる。また、上記工程S20において、トレンチ20は、側壁面20Aのうち少なくとも一つの、<01-10>方向における{03-38}面に対するオフ角が-3°以上5°以下となるように形成されてもよい。また、トレンチ20は、側壁面20Aのうち少なくとも一つが基板10を構成する炭化珪素のカーボン面側の面となるように形成されてもよい。これにより、ボディ領域13の不純物濃度の増加によるチャネル移動度の低下をより効果的に抑制することができる。なお、本実施の形態に係る半導体装置の製造方法では、上記工程S20において、RIEなどのドライエッチングの後さらに熱エッチングを基板10に施すことにより、{0001}面に対するオフ角が50°以上65°以下の側壁面20Aを有するトレンチ20が形成されるが、これに限られるものではない。たとえば、エッチング速度の異方性の高いRIEを採用することにより、熱エッチングを施すことなく、{0001}面に対するオフ角が50°以上65°以下の側壁面20Aを有するトレンチ20が形成されてもよい。次に、工程S30として、活性化アニール工程が実施される。この工程S30では、基板10を加熱することにより、上記工程S10において導入された不純物が活性化される。次に、工程S40として、酸化膜形成工程が実施される。この工程S40では、図7を参照して、たとえば酸素を含む雰囲気中において基板10が加熱され、側壁面20Aおよび底面20B、ならびに主表面10Aを覆うように酸化膜30が形成される。次に、工程S50として、窒素原子導入工程が実施される。この工程S50では、窒素原子を含むガスを含有する雰囲気中において基板10を加熱することにより、酸化膜30と基板10を構成する炭化珪素との界面を含む領域に窒素原子が導入される。この工程S50は必須の工程ではないが、これを実施することにより、酸化膜30と基板10を構成する炭化珪素との界面を含む領域に存在する界面準位を低減することができる。そのため、界面準位の存在に起因したチャネル移動度の低下を抑制することができる。窒素原子を含むガスとしては、たとえばNO一酸化炭素、NO2二酸化窒素およびN2O亜酸化窒素などが用いられてもよい。また、この工程S50では、上述のように窒素原子を含むガスを含有する雰囲気中において基板10を加熱した後、たとえばアルゴン雰囲気中において基板10をさらに加熱してもよい。次に、工程S60として、ドレイン電極形成工程が実施される。この工程S60では、図8を参照して、炭化珪素基板11において、ドリフト領域12が形成される側とは反対側の一方の主表面上に、たとえばNiからなる膜が形成される。その後、合金加熱処理が施され、上記Niからなる膜の少なくとも一部がシリサイド化されることにより、ドレイン電極70が形成される。次に、工程S70として、ゲート電極形成工程が実施される。この工程S70では、たとえばLPCVDLowPressureChemicalVaporDeposition法により、トレンチ20内を充填するように、不純物が添加されたポリシリコン膜が形成される。これにより、酸化膜30上に接触するようにゲート電極40が形成される。次に、工程S80として、層間絶縁膜形成工程が実施される。この工程S80では、たとえばPPlasma-CVD法により、絶縁体であるSiO2からなる層間絶縁膜50が、ゲート電極40および酸化膜30を覆うように形成される。次に、工程S90として、ソース電極形成工程が実施される。この工程S90では、図9を参照して、まず、ソース電極60を形成すべき領域において、層間絶縁膜50および酸化膜30が除去され、ソース領域14およびコンタクト領域15が露出した領域が形成される。そして、ドレイン電極70と同様に、当該領域にたとえばNiからなる膜が形成され、当該膜の少なくとも一部がシリサイド化されることにより、ソース電極60が形成される。次に、工程S100として、ソース配線形成工程が実施される。この工程S100では、図1を参照して、たとえば蒸着法によりAlなどの導電体からなるソース配線80が、ソース電極60上に接触するように形成される。以上の工程S10~S100を実施することによりMOSFET1が製造され、本実施の形態に係る半導体装置の製造方法が完了する。以上のように、本実施の形態に係る半導体装置の製造方法によれば、チャネル移動度の低下およびパンチスルーの発生を抑制しつつ、MOSFET1を効率的に製造することができる。今回開示された実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなく特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。