第1ハイレベル電圧線とロウレベル電圧線との間に接続ノーを介して直列に配置される第1および第2スイッチングトランジスタを交互にオンさせる駆動回路であって、ドレインが第2ハイレベル電圧線に接続され、ソースが前記第1スイッチングトランジスタのゲートに接続される第1高電子移動度トランジスタと、ドレインが前記第1スイッチングトランジスタのゲートに接続される第2高電子移動度トランジスタと、ドレインが前記第2高電子移動度トランジスタのソースに接続され、ソースが前記接続ノードに接続され、ノーマリオン状態のトランジスタとして機能する第1フィールドプレートと、前記第1および第2高電子移動度トランジスタを排他的にオンするために、前記第1および前記第2高電子移動度トランジスタのゲート電圧を生成し、前記第2高電子移動度トランジスタをオフするときに、前記第2高電子移動度トランジスタのゲートを前記ロウレベル電圧線のロウレベル電圧に設定する制御部とを備えていることを特徴とする駆動回路。前記第1フィールドプレートの閾値電圧は負に設定され、前記第1フィールドプレートのゲートを前記ロウレベル電圧線に接続することを特徴とする請求項1に記載の駆動回路。前記第1フィールドプレートの閾値電圧は負の値に設定され、前記第1フィールドプレートのゲートを前記第2高電子移動度トランジスタのゲートに接続することを特徴とする請求項1に記載の駆動回路。前記第2高電子移動度トランジスタのソースに蓄積される電荷を逃がすリークパスを備えていることを特徴とする請求項1ないし請求項3のいずれか1項に記載の駆動回路。ドレインが前記第2高電子移動度トランジスタのソースに接続され、ゲートとソースが前記ロウレベル電圧線に接続される第1トランジスタを備え、前記リークパスは、前記第1トランジスタのソースドレイン間に形成されることを特徴とする請求項4に記載の駆動回路。前記第2高電子移動度トランジスタのドレインと前記第1高電子移動度トランジスタのソースとの間に配置され、ドレインが前記第1スイッチングトランジスタのゲートに接続され、ノーマリオン状態のトランジスタとして機能する第2フィールドプレートを備えていることを特徴とする請求項1ないし請求項5のいずれか1項に記載の駆動回路。前記第2フィールドプレートの閾値電圧は負の値に設定され、前記第2フィールドプレートのゲートを前記ロウレベル電圧線に接続することを特徴とする請求項6に記載の駆動回路。前記第1フィールドプレートの閾値電圧は負に設定され、前記第2フィールドプレートのゲートを前記第2高電子移動度トランジスタのゲートに接続することを特徴とする請求項6に記載の駆動回路。前記第2高電子移動度トランジスタのドレインに蓄積される電荷を逃がすリークパスを備えていることを特徴とする請求項6ないし請求項8のいずれか1項に記載の駆動回路。ドレインが前記第2高電子移動度トランジスタのドレインに接続され、ゲートとソースが前記ロウレベル電圧線に接続される第2トランジスタを備え、前記リークパスは、前記第2トランジスタのソースドレイン間に形成されることを特徴とする請求項9に記載の駆動回路。請求項1ないし請求項10のいずれか1項に記載の駆動回路と、前記第1および第2スイッチングトランジスタと、前記接続ノードに表れる電圧を平滑し、出力電圧を生成する平滑回路と、を備えていることを特徴とする半導体集積回路。DC-DCコンバータの接続ノードを高速に変化させて電力の変換効率を向上するために、スイッチングトランジスタを駆動する駆動回路を高電子移動度トランジスタを用いて形成することが考えられる。しかしながら、駆動回路のレベル変換回路を、高電子移動度トランジスタの動作速度に合わせて高速に動作させることは困難である。一方、パルス信号をレベル変換することなく駆動回路のトランジスタに供給することで、トランジスタは高速に動作可能である。しかしながら、ソースが接続ノードに接続されるハイ側の駆動回路のトランジスタのゲートに、レベル変換されない接地電圧等のロウレベルが直接印加されると、トランジスタのゲートソース間電圧が高くなり、トランジスタの信頼性が低下するおそれがある。本発明の目的は、高電子移動度トランジスタを用いて駆動回路を形成し、信頼性を低下させることなく、スイッチングトランジスタを高速に駆動することである。本発明の一形態では、第1ハイレベル電圧線とロウレベル電圧線との間に接続ノードを介して直列に配置される第1および第2スイッチングトランジスタを交互にオンさせる駆動回路は、ドレインが第2ハイレベル電圧線に接続され、ソースが第1スイッチングトランジスタのゲートに接続される第1高電子移動度トランジスタと、ドレインが第1スイッチングトランジスタのゲートに接続される第2高電子移動度トランジスタと、ドレインが第2高電子移動度トランジスタのソースに接続され、ソースが接続ノードに接続され、ノーマリオン状態のトランジスタとして機能する第1フィールドプレートと、第1および第2高電子移動度トランジスタを排他的にオンするために、第1および第2高電子移動度トランジスタのゲート電圧を生成し、第2高電子移動度トランジスタをオフするときに、第2高電子移動度トランジスタのゲートをロウレベル電圧線のロウレベル電圧に設定する制御部とを有している。高電子移動度トランジスタを用いて駆動回路を形成するときに、信頼性を低下させることなく、スイッチングトランジスタを高速に駆動できる。以下、図面を用いて実施形態を説明する。信号線に伝達される信号およびノードに伝達される電圧には、信号線名およびノード名と同じ符号を使用する。図1は、一実施形態における駆動回路DRVの例を示している。例えば、駆動回路DRVは、スイッチングトランジスタQPH、QPLを交互にオンさせるために設けられる。スイッチングトランジスタQPH、QPLは、nタイプの電界効果トランジスタであり、ハイレベル電圧線VH1と接地線VSSとの間に接続ノードSWを介して直列に配置されている。接地線VSSは、ロウレベル電圧線の一例である。駆動回路DRVは、トランジスタQ1、Q2、フィールドプレートFP1および制御部CNTLを有している。例えば、トランジスタQ1、Q2は、窒化ガリウムGaN系の高電子移動度トランジスタHighElectronMobilityTransistor;HEMTであり、nタイプの電界効果トランジスタとして動作する。駆動回路DRVは、接地電圧VSSをロウレベル側の電源として受けるため、接続ノードSWの電圧に影響されることはなく、安定して動作可能である。なお、フィールドプレートFP1は、図4に示すように、半導体基板SUB上に形成される導電体のプレートである。しかし、説明を簡単にするために、フィールドプレートFP1をゲート電極とするトランジスタ構造も、フィールドプレートFP1と称する。このため、図1では、フィールドプレートFP1をトランジスタ記号で表している。トランジスタQ1は、ドレインがハイレベル電圧線VH2に接続され、ソースがノードN1を介してスイッチングトランジスタQPHのゲートに接続され、ゲートで制御部CNTLからの制御信号CNT1を受けている。トランジスタQ2は、ドレインがノードN1を介してスイッチングトランジスタQPHのゲートに接続され、ソースがフィールドプレートFP1を介して接続ノードSWに接続され、ゲートで制御部CNTLからの制御信号CNT2を受けている。例えば、トランジスタQ1、Q2は、nタイプの電界効果トランジスタとして動作する。例えば、ハイレベル電圧VH2は、スイッチングトランジスタQPHのソースである接続ノードSWの電圧をブーストすることで生成される。したがって、ハイレベル電圧VH2は、スイッチングトランジスタQPHのオン中に接続ノードSWの電圧に追従して高くなり、スイッチングトランジスタQPHのオフ中に接続ノードSWの電圧に追従して低くなる。スイッチングトランジスタQPHは、制御信号CNT1のハイレベル/ロウレベルに応じてオン/オフする。したがって、制御信号CNT1がロウレベルのとき、ハイレベル電圧VH2は低くなるため、トランジスタQ1のゲートドレイン間電圧は、トランジスタQ1のゲート絶縁膜の耐圧を超えない電圧に抑えられる。フィールドプレートFP1は、ドレインがトランジスタQ2のソースに接続され、ソースが接続ノードSWに接続され、ゲートで接地電圧VSSを受けている。例えば、フィールドプレートFP1は、閾値電圧が負の値例えば、-30Vに設定されている。このため、フィールドプレートFP1のゲートを接地線VSSに接続することで、フィールドプレートFP1をノーマリオン状態のnタイプの電界効果トランジスタとして機能させることができる。制御部CNTLは、トランジスタQ1、Q2を排他的にオンするために、ハイレベル期間が互いに重複しない制御信号CNT1、CNT2パルス信号を生成する。制御部CNTLは、トランジスタQ2をオフするときに、制御信号CNT2を接地電圧VSSに設定する。また、駆動回路DRVは、スイッチングトランジスタQPLのオン/オフを制御するために、スイッチングトランジスタQPLのゲートに制御信号CNT3を出力する。制御信号CNT3は、制御信号CNT2と同相の信号である。図2は、図1に示した駆動回路DRVの動作の例を示している。接続ノードSWをハイレベルHに設定するとき、駆動回路DRVは、制御信号CNT1、CNT2、CNT3を、ハイレベルH、ロウレベルL、ロウレベルLにそれぞれ設定する。制御信号CNT1、CNT2によりトランジスタQ1、Q2は、それぞれオン、オフし、ノードN1はハイレベルHに設定される。スイッチングトランジスタQPHは、ノードN1のハイレベルHによりオンする。スイッチングトランジスタQPLは、ロウレベルLの制御信号CNT3によりオフする。これにより、接続ノードSWは、ハイレベルHに設定される。一方、接続ノードSWをロウレベルLに設定するとき、駆動回路DRVは、制御信号CNT1、CNT2、CNT3を、ロウレベルL、ハイレベルH、ハイレベルHにそれぞれ設定する。制御信号CNT1、CNT2によりトランジスタQ1、Q2は、それぞれオフ、オンする。ノードN1は一時的にフローティング状態になる。ハイレベルHの制御信号CNT3によりスイッチングトランジスタQPLはオンし、接続ノードSWは、ロウレベルLに設定される。トランジスタQ2はオンしており、フィールドプレートFP1はノーマリオン状態のトランジスタとして動作する。このため、ノードN1は、接続ノードSWのロウレベルLに追従してロウレベルLに変化する。これにより、スイッチングトランジスタQPHは完全にオフする。トランジスタQ2がオフしているとき、制御信号CNT2はロウレベルL=接地電圧VSSに設定され、接続ノードSWは、ハイレベル電圧VH1例えば、100Vに近い値まで上昇している。しかし、フィールドプレートFP1により、トランジスタQ2のソースに接続ノードSWの電圧が直接印加されることが防止される。具体的には、フィールドプレートFP1のチャネル領域の電圧は、フィールドプレートFP1のゲート電圧0Vから閾値電圧例えば、-30Vを引いた値例えば、30Vになる。フィールドプレートFP1は、ノーマリオン状態のトランジスタとして動作するため、ドレイン電圧は、チャネル領域の電圧にほぼ等しくなり、トランジスタQ2のソース電圧は、例えば、30Vになる。以上より、接続ノードSWの電圧が高いときにも、トランジスタQ2のゲートソース間電圧を、トランジスタQ2のゲート絶縁膜の耐圧を超えない所定の電圧例えば、30Vに抑えることができる。したがって、トランジスタQ2の信頼性が低下することを防止できる。また、制御信号CNT2のロウレベル電圧を、接続ノードSWの電圧に関わりなく、接地電圧VSSに設定できる。これにより、制御信号CNT2のロウレベルを生成するためのレベル変換回路を不要にでき、トランジスタQ2の高速に動作できる。この結果、スイッチングトランジスタQPHを高速に駆動できる。以上、この実施形態では、高電子移動度トランジスタQ1、Q2を用いて駆動回路DRVを形成するときに、信頼性を低下させることなく、スイッチングトランジスタQPH、QPLを高速に駆動できる。図3は、別の実施形態における駆動回路DRVおよびDC-DCコンバータDCCの例を示している。図1と同じ要素については、同じ符号を付し、これ等については、詳細な説明を省略する。DC-DCコンバータDCCは、駆動回路DRV、スイッチングトランジスタQPH、QPLおよび平滑回路SMCを有している。例えば、DC-DCコンバータDCCは、半導体集積回路として形成される。駆動回路DRVは、ハイ側駆動部HDRVおよびロウ側駆動部LDRVを有している。ハイ側駆動部HDRVは、制御部CNTL、およびハイレベル電圧線VH2と接続ノードSWの間に直列に配置されるトランジスタQ1、フィールドプレートFP2、トランジスタQ2、フィールドプレートFP1を有している。例えば、トランジスタQ1、Q2は、窒化ガリウムGaN系の高電子移動度トランジスタであり、nタイプの電界効果トランジスタとして動作する。ハイレベル電圧線VH2の値は、図1と同様に、接続ノードSWの電圧に追従して変化する。なお、図1と同様に、フィールドプレートFP1、FP2をゲート電極とするトランジスタ構造は、フィールドプレートFP1、FP2と称し、フィールドプレートFP1、FP2をトランジスタ記号で表す。以降の実施形態も同様である。制御部CNTLは、パルス幅変調されたパルス信号PWMに応答して、位相が互いに反対であり、ハイレベル期間が互いに重複しない制御信号CNT1、CNT2をトランジスタQ1、Q2のゲートにそれぞれ出力する。例えば、パルス信号PWMは、DC-DCコンバータDCCの出力ノードVOに出力される電圧の値に応じて生成される。制御信号CNT1はパルス信号PWMと同相であり、制御信号CNT2はパルス信号PWMと逆相である。例えば、制御信号CNT1、CNT2のロウレベルは接地電圧VSS0Vである。例えば、制御部CNTLは、制御信号CNT1のハイレベルをスイッチングトランジスタQPHがオンしているときのハイレベル電圧VH2より高い値に設定し、制御信号CNT2のハイレベルをパルス信号PWMのハイレベルより高い値に設定する。駆動回路DRVは、接地電圧VSSをロウレベル側の電源として受け、また、制御部CNTLでパルス信号PWMを直接受けるため、接続ノードSWの電圧に影響されることはなく、安定して動作可能である。フィールドプレートFP1、FP2は、負の閾値電圧例えば、-30Vに設定されており、nタイプの電界効果トランジスタの特性を有している。これにより、フィールドプレートFP1、FP2のゲートを接地線VSSに接続することで、フィールドプレートFP1、FP2を、ノーマリオン状態のトランジスタとして機能させることができる。トランジスタQ1は、ゲートでハイレベルの制御信号CNT1を受けているときにオンし、ハイレベル電圧線VH2からノードN1に電荷を供給し、ゲートでロウレベルの制御信号CNT1を受けているときにオフする。トランジスタQ1がオンしているとき、ノードN1のハイレベル電圧は、ハイレベル電圧VH2からトランジスタQ1の閾値電圧を引いた値に設定される。例えば、ノードN1のハイレベル電圧は、入力電圧VINより高い。トランジスタQ2は、ゲートでハイレベルの制御信号CNT2を受けているときにオンし、ノードN1の電荷をノードN2、N3を介して接続ノードSWに供給し、ゲートでロウレベルの制御信号CNT2を受けているときにオフする。ハイ側駆動部HDRVの動作の例は、図5に示す。トランジスタQ1、Q2は、ハイレベル期間が互いに重複しない制御信号CNT1、CNT2により、排他的にオンされる。ロウ側駆動部LDRVは、パルス信号PWMに応答して、制御信号CNT3をスイッチングトランジスタQPLのゲートに出力する。制御信号CNT3は、制御信号CNT2と同相であり、制御信号CNT3のハイレベル期間は、制御信号CNT1のハイレベル期間に重複しない。例えば、制御信号CNT3のハイレベルおよびロウレベルの値は、制御信号CNT2のハイレベルおよびロウレベルの値と同じである。スイッチングトランジスタQPH、QPLは、入力電圧線VINと接地線VSSの間に接続ノードSWを介して直列に配置されている。入力電圧線VINは、ハイレベル電圧線の一例である。接地線VSSは、ロウレベル電圧線の一例である。例えば、スイッチングトランジスタQPH、QPLは、高耐圧のnタイプの電界効果トランジスタである。スイッチングトランジスタQPH、QPLは、nタイプの高電子移動度トランジスタでもよい。スイッチングトランジスタQPHは、ゲートでハイレベルの制御信号N1を受けているときにオンし、入力電圧線VINから接続ノードSWに電荷を供給し、ゲートでロウレベルの制御信号N1を受けているときにオフする。スイッチングトランジスタQPLは、ゲートでハイレベルの制御信号CNT3を受けているときにオンし、接続ノードSWの電荷を接地線VSSに逃がし、ゲートでロウレベルの制御信号CNT3を受けているときにオフする。平滑回路SMCは、接続ノードSWと出力ノードVOとの間に配置されるインダクタL1および出力ノードVOと接地線VSSとの間に配置されるコンデンサC2を有している。そして、駆動回路DRVを有するDC-DCコンバータDCCは、負荷回路LDを動作するために、出力ノードVOに所定の電力を有する電源電圧を生成する。例えば、負荷回路LDは、DC-DCコンバータDCCとともに半導体集積回路内に形成されてもよい。図4は、図3に示したハイ側駆動部HDRVの構造の例を示している。図4は、トランジスタQ2およびフィールドプレートFP1、FP2の構造を示している。トランジスタQ2のソース領域、ドレイン領域およびチャネル領域は、シリコン等の半導体基板SUB上に、電子走行層として機能する窒化ガリウムGaN層と、電子供給層として機能する窒化アルミニウムガリウムAlGaN層とを積層することで形成される。そして、GaN層におけるAlGaN層側の界面に、チャネルとして二次元電子ガス2DEGtwoDimensionalElectronGasが生成される。トランジスタQ2のゲート電極ノードCNT2は、AlGaN層上に絶縁膜INS1を介して形成される。フィールドプレートFP1、FP2は、例えば、AlGaN層上に絶縁膜INS1、INS2を介して、金属配線層を用いて形成される。トランジスタQ2のソース電極である接続ノードSWおよびドレイン電極であるノードN1は、プラグコンタクト等により、二次元電子ガス2DEGの領域に接続されている。なお、接続ノードSWおよびノードN1のプラグコンタクトは、GaN層の表面に接続されてもよい。図4は、トランジスタQ2の構造を示しているが、図3に示したトランジスタQ1の構造は、図4において、接続ノードSWの代わりにハイレベル電圧線VH2を配置し、フィールドプレートFP1を削除することで示される。図5は、図3に示したハイ側駆動部HDRVの動作の例を示している。この例では、入力電圧VINは、100Vである。初期状態において、パルス信号PWMおよび制御信号CNT1はロウレベルに設定され、制御信号CNT2はハイレベルに設定されている。このとき、トランジスタQ1はオフし、トランジスタQ2はオンしている。図3に示した制御信号CNT3は、制御信号CNT2と同位相のため、スイッチングトランジスタQPLはオンし、接続ノードSWはロウレベルに設定される。トランジスタQ2がオンし、フィールドプレートFP1、FP2はノーマリオン状態のnタイプ電界効果トランジスタとして機能するため、ノードN3、N2およびN1は、ロウレベルに設定される。これにより、スイッチングトランジスタQPHはオフする。時刻T0において、ハイ側駆動部HDRVは、パルス信号PWMの立ち上がりエッジを受け、制御信号CNT2をハイレベルからロウレベルに設定し、制御信号CNT1をロウレベルからハイレベルに設定する。これにより、トランジスタQ2はオフし、トランジスタQ1はオンする。トランジスタQ1のオンにより、ノードN1の電圧が上昇する。ノードN1の電荷は、フィールドプレートFP2を介してノードN2に伝達され、ノードN2の電圧は上昇する。このとき、フィールドプレートFP2のソース電極であるノードN2の電圧は、フィールドプレートFP2のゲート電圧0VからフィールドプレートFP2の閾値電圧-30Vを引いた電圧例えば、30Vまで上昇する。時刻T1において、ノードN1のロウレベルからハイレベルへの変化により、スイッチングトランジスタQPHがオンし、入力電圧線VINと接続ノードSWとが接続され、接続ノードSWの電圧が上昇する。なお、スイッチングトランジスタQPLは、トランジスタQ2とともにオフしているため、接続ノードSWの電荷が接地線VSSに流れることはない。接続ノードSWの電荷は、フィールドプレートFP1を介してノードN3に伝達され、ノードN3の電圧は上昇する。フィールドプレートFP1のドレイン電極であるノードN3の電圧は、フィールドプレートFP1のゲート電圧0VからフィールドプレートFP1の閾値電圧-30Vを引いた電圧例えば、30Vまで上昇する。接続ノードSWがハイレベルの期間、トランジスタQ2のゲート電圧CNT2、ソース電圧N3、ドレイン電圧N2は、それぞれ0V、30V、30Vである。したがって、トランジスタQ2のゲート絶縁膜の耐圧を30V以上に設計することで、駆動回路DRVを誤動作することなく動作できる。なお、ノードN1のハイレベル電圧を、トランジスタQ2のゲートドレイン間の耐圧より低く設計できる場合、フィールドプレートFP2をハイ側駆動部HDRVに形成しなくてもよい。次に、時刻T2において、ハイ側駆動部HDRVは、パルス信号PWMの立ち下がりエッジを受け、制御信号CNT1をハイレベルからロウレベルに設定し、制御信号CNT2をロウレベルからハイレベルに設定する。これにより、トランジスタQ1はオフし、トランジスタQ2はオンする。時刻T3において、図3に示した制御信号CNT3は、制御信号CNT2と同位相でありハイレベルに変化するため、スイッチングトランジスタQPLはオンする。スイッチングトランジスタQPLのオンにより、接続ノードSWは接地線VSSに接続される。これにより、接続ノードSWの電圧は低下する。ノードN1、N2、N3の電荷は、フィールドプレートFP2、トランジスタQ2、フィールドプレートFP1、接続ノードSWおよびスイッチングトランジスタQPLを介して接地線VSSに引き抜かれる。この後、パルス信号PWMが再びハイレベルに変化し、上述した動作が繰り返され、スイッチングトランジスタQPH、QPLが交互にオンする。これにより、図3に示した平滑回路SMCは、出力電圧VOを生成する。図6は、別の駆動回路DRVおよびDC-DCコンバータDCCの例を示している。図6に示した例は、駆動回路DRVが図3に示した駆動回路DRVと相違している。図3と同じ要素については、同じ符号を付し、これ等については、詳細な説明を省略する。駆動回路DRVは、パルスジェネレータPLSG、抵抗素子R1、R2、nMOSnchannelMetalOxideTransistorトランジスタQ11、Q12、差動アンプAMP、ハイ側駆動部HDRVおよびロウ側駆動部LDRVを有している。パルスジェネレータPLSGは、パルス信号PWMに応答して相補の制御信号N11、N12を生成し、nMOSトランジスタQ11、Q12のゲートにそれぞれ供給する。nMOSトランジスタQ11、Q12は、ソースを接地線VSSに接続し、ドレインを抵抗素子R1、R2を介して電源線VDDに接続している。nMOSトランジスタQ11、Q12は、排他的にオン/オフを繰り返し、相補の差動信号N13、N14を生成する。例えば、差動信号N13、N14は、電源電圧VDDの半分の値より高い領域で振幅する。差動アンプAMPは、電源電圧VDDをハイ側の電源として受け、接続ノードSWの電圧をロウ側の電源として受けて動作する。差動アンプAMPは、差動信号N13、N14の電圧を比較し、制御信号N15を生成する。制御信号N15のロウレベルは、nMOSトランジスタQ11、Q12、抵抗素子R1、R2および差動アンプAMPによりレベル変換される。ハイ側駆動部HDRVは、制御部CNTL、pMOSpchannelMetalOxideTransistorトランジスタQ13およびnMOSトランジスタQ14を有している。制御部CNTLは、制御信号N15に応じて、pMOSトランジスタQ13およびnMOSトランジスタQ14を交互にオンするための制御信号CNT11、CNT12を生成する。pMOSトランジスタQ13およびnMOSトランジスタQ14が同時にオンすることを防止するため、制御信号CNT11のロウレベル期間と制御信号CNT12のハイレベル期間は、互いに重複しない。ロウ側駆動部LDRVは、図3と同様の回路であり、制御信号CNT12と同位相の制御信号CNT3を生成する。図6に示したハイ側駆動部HDRVは、接続ノードSWの電圧をロウ側の電源電圧として受けて動作する。このため、ハイ側駆動部HDRVに供給される制御信号N15は、差動アンプAMP等によりレベル変換する必要がある。したがって、pMOSトランジスタQ13およびnMOSトランジスタQ14を、図3と同様の高電子移動度トランジスタQ1、Q2に置き換えても、制御信号N15を高電子移動度トランジスタQ1、Q2の動作速度に合わせて生成することは困難である。また、図3と同様に、パルス信号PWMをレベル変換することなくハイ側駆動部HDRVに供給することで、pMOSトランジスタQ13およびnMOSトランジスタQ14から置き換えられた高電子移動度トランジスタQ1、Q2を高速に動作可能である。しかしながら、この場合、制御信号CNT12がロウレベル例えば、VSSのときに、nMOSトランジスタQ14から置き換えられる高電子移動度トランジスタQ2は、ソースで接続ノードSWの高電圧を受け、ドレインでノードN1の高電圧を受ける。ゲート破壊等を防ぐには、高電子移動度トランジスタQ2のゲート絶縁膜の耐圧を非常に高くする必要があり、設計は困難である。以上、この実施形態においても、上述した実施形態と同様の効果を得ることができる。すなわち、接続ノードSWの電圧が高いときにも、トランジスタQ2のゲートソース間電圧を所定の電圧に抑えることができ、トランジスタQ2の信頼性が低下することを防止できる。また、制御信号CNT2のロウレベル電圧を接地電圧VSSに設定できるため、トランジスタQ2の高速に動作でき、スイッチングトランジスタQPHを高速に駆動できる。さらに、スイッチングトランジスタQPHを高速に駆動することで、出力ノードVOに現れる電源電圧のリップルを少なくでき、DC-DCコンバータDCCの性能を向上を形成できる。図7は、別の実施形態における駆動回路DRVおよびDC-DCコンバータDCCの例を示している。図3と同じ要素については、同じ符号を付し、これ等については、詳細な説明を省略する。この実施形態では、フィールドプレートFP1、FP2のゲートは、接地線VSSではなく、トランジスタQ2のゲートCNT2に接続されている。DC-DCコンバータDCCのその他の構成は、図3と同じである。図8は、図7に示したハイ側駆動部HDRVの構造の例を示している。図4と同じ要素については、同じ符号を付し、これ等については、詳細な説明を省略する。この実施形態では、フィールドプレートFP1、FP2は、トランジスタQ2のゲート電極CNT2と一体に形成されている。フィールドプレートFP1、FP2およびトランジスタQ2のゲート電極以外の構造は、図4と同じである。フィールドプレートFP1、FP2およびトランジスタQ2のゲート電極を一体に形成することで、フィールドプレートFP1、FP2を接地線VSSに接続する配線を不要にできる。この実施形態のハイ側駆動部HDRVの動作は、図5と同様である。さらに、この実施形態では、フィールドプレートFP1、FP2のゲート電圧が、制御信号CNT2の電圧変化に追従して変化する。このため、例えば、制御信号CNT2がハイレベルに設定されてトランジスタQ2がオンし、図7に示したノードN1の電荷が引き抜かれるときに、フィールドプレートFP1、FP2のオン抵抗を下げることができ、ノードN1の立ち下がり波形を急峻にできる。これにより、駆動回路DRVおよびDC-DCコンバータDCCの性能を向上できる。なお、ノードN1のハイレベル電圧が、トランジスタQ2のゲートドレイン間の耐圧より低い場合、フィールドプレートFP2をハイ側駆動部HDRVに形成しなくてもよい。以上、この実施形態においても、上述した実施形態と同様の効果を得ることができる。さらに、フィールドプレートFP1、FP2を接地線VSSに接続する配線を不要にできる。フィールドプレートFP1、FP2のゲート電圧が、ノードCNT2の電圧変化に追従して変化するため、フィールドプレートFP1、FP2のオン抵抗を可変にでき、駆動回路DRVおよびDC-DCコンバータDCCの性能を向上できる。図9は、別の実施形態における駆動回路DRVおよびDC-DCコンバータDCCの例を示している。図3と同じ要素については、同じ符号を付し、これ等については、詳細な説明を省略する。この実施形態のハイ側駆動部HDRVは、ノードN2、N3と接地線VSSとの間にそれぞれ配置されたnMOSトランジスタQ3、Q4を有している。nMOSトランジスタQ3、Q4のゲートは、接地線VSSに接続されている。例えば、nMOSトランジスタQ3、Q4は、閾値電圧が低めのエンハンスメントタイプに設計されており、ソースドレイン間に弱いリークパスを有している。DC-DCコンバータDCCのその他の構成は、図3と同じである。この実施形態のハイ側駆動部HDRVの動作は、図5と同様である。例えば、時刻T1から時刻T3の間、制御信号CNT2がロウレベル、ノードN1および接続ノードSWがハイレベル、ノードN2、N3は、接続ノードSWより低いハイレベルになる。このとき、ノードN1、N2に電位差があるため、フィールドプレートFP2を介してノードN1からノードN2にリーク電流が流れるおそれがある。同様に、接続ノードSWとノードN3に電位差があるため、フィールドプレートFP1を介して接続ノードSWからノードN3にリーク電流が流れるおそれがある。リーク電流により、ノードN2またはノードN3の電圧が上昇すると、トランジスタQ2のゲートドレイン間またはゲートソース間に高い電圧が掛かり、ゲート絶縁膜の耐圧を超えるおそれがある。しかし、この実施形態では、弱いリークパスを有するnMOSトランジスタQ3、Q4が、ノードN2、N3と接地線VSSとの間にそれぞれ配置される。このため、ノードN1および接続ノードSWがハイレベルの期間に、ノードN2、N3に蓄積される電荷を接地線VSSに逃がすことができ、ノードN2、N3の電圧が上昇することを防止できる。この結果、トランジスタQ2のゲート絶縁膜の耐圧を超える高い電圧が、トランジスタQ2のゲートドレイン間またはゲートソース間に掛かることを防止できる。なお、フィールドプレートFP2がハイ側駆動部HDRVに形成されず、トランジスタQ2のドレインがノードN1に直接接続される場合、トランジスタQ3は不要である。以上、この実施形態においても、上述した実施形態と同様の効果を得ることができる。さらに、ノードN2、N3にリーク電流が流れ込むときにも、ノードN2、N3に蓄積される電荷を接地線VSSに逃がすことができる。この結果、トランジスタQ2のゲート絶縁膜の耐圧を超える高い電圧が、トランジスタQ2のゲートドレイン間またはゲートソース間に掛かることを防止でき、トランジスタQ2の信頼性を向上できる。図10は、別の実施形態における駆動回路DRVおよびDC-DCコンバータDCCの例を示している。図3、図7および図9と同じ要素については、同じ符号を付し、これ等については、詳細な説明を省略する。この実施形態のハイ側駆動部HDRVは、ノードN2、N3と接地線VSSとの間にそれぞれ配置されたnMOSトランジスタQ3、Q4を有している。nMOSトランジスタQ3、Q4のゲートは、接地線VSSに接続されている。例えば、nMOSトランジスタQ3、Q4は、閾値電圧が低めのエンハンスメントタイプに設計されており、ソースドレイン間に弱いリークパスを有している。DC-DCコンバータDCCのその他の構成は、図7と同じである。この実施形態のハイ側駆動部HDRVの動作は、図5と同様である。但し、この実施形態においても、図9に示したハイ側駆動部HDRVと同様に、ノードN1および接続ノードSWがハイレベルの期間に、ノードN2、N3の電圧が上昇することを防止できる。この結果、トランジスタQ2のゲートドレイン間またはゲートソース間に、トランジスタQ2のゲート絶縁膜の耐圧を超える高い電圧が掛かることを防止できる。なお、フィールドプレートFP2がハイ側駆動部HDRVに形成されず、トランジスタQ2のドレインがノードN1に直接接続される場合、トランジスタQ3は不要である。以上、この実施形態においても、上述した実施形態と同様の効果を得ることができる。以上の詳細な説明により、実施形態の特徴点および利点は明らかになるであろう。これは、特許請求の範囲がその精神および権利範囲を逸脱しない範囲で前述のような実施形態の特徴点および利点にまで及ぶことを意図するものである。また、当該技術分野において通常の知識を有する者であれば、あらゆる改良および変更に容易に想到できるはずであり、発明性を有する実施形態の範囲を前述したものに限定する意図はなく、実施形態に開示された範囲に含まれる適当な改良物および均等物に拠ることも可能である。