カルコゲナイド材料を有する、相変化メモリ装置のストレージ構造部と、導電性材料を有し、前記ストレージ構造部と直接結合される第1の面を有する電極と、誘電体材料を有し、前記第1の面に対向して配置される、前記電極の第2の面と直接結合される誘電体フィルムと、を備える、装置。前記電極は、第1の導電性材料を有する第1の電極であり、前記ストレージ構造部は、前記第1の電極に直接結合される第1の面を有し、該装置は、第2の導電性材料を有し、前記ストレージ構造部の前記第1の面に対向して配置される、前記ストレージ構造部の第2の面と直接結合される第2の電極を更に備える、請求項1に記載の装置。第3の導電性材料を有する第3の電極を更に備え、該第3の電極は、前記誘電体フィルムが前記第1の電極と該第3の電極との間に配置されるように、前記誘電体フィルムと直接結合される、請求項2に記載の装置。前記第2の導電性材料及び前記第3の導電性材料は同一の材料である、請求項3に記載の装置。前記誘電体フィルムは、第1の誘電体材料を有する第1の誘電体フィルムであり、該装置は、第2の誘電体材料を有し、前記第2の電極と直接結合される第2の誘電体フィルムを更に備える、請求項3または4に記載の装置。第4の導電性材料を有する第4の電極を更に備え、該第4の電極は、前記第2の誘電体フィルムが前記第2の電極と該第4の電極との間に配置されるように、前記第2の誘電体フィルムと直接結合される、請求項5に記載の装置。前記誘電体フィルムは、第1の誘電体材料を有する第1の誘電体フィルムであり、前記ストレージ構造部は、前記第1の電極と直接結合される第1の面を含み、該装置は、第2の誘電体材料を有し、前記ストレージ構造部の前記第1の面に対向して配置される、前記ストレージ構造部の第2の面と直接結合される第2の誘電体フィルムを更に備える、請求項1から6のいずれか一項に記載の装置。前記誘電体フィルムは、酸化ケイ素SiO2、酸化チタンTiO2、酸化マグネシウムMgO、酸化アルミニウムAl2O3、酸化タングステンWO、酸化タンタルTa2O5及び窒化ケイ素SiNからなる群から選択されるセラミックスを含み、前記誘電体フィルムは2nm以下の厚みを有する、請求項1から7のいずれか一項に記載の装置。前記誘電体フィルムは、ポリイミド、ポリノルボルネン、ベンゾシクロブテン、ポリテトラフルオロエチレン、水素シルセスキオキサン及びメチルシルセスキオキサンからなる群から選択されるポリマーを含み、前記誘電体フィルムは1nm以下の厚みを有する、請求項1から8のいずれか一項に記載の装置。前記電極はタングステン、TiN、TiSiN、ドープされたシリコン、ドープされたゲルマニウム又はカーボンを含む、請求項1から9のいずれか一項に記載の装置。ワード線又はビット線を更に備え、前記電極は前記ストレージ構造部と前記ワード線又は前記ビット線との間に介在する構造部であり、前記誘電体フィルムは前記ワード線又は前記ビット線と前記ストレージ構造部との間の電気経路の一部である、請求項1から10のいずれか一項に記載の装置。カルコゲナイド材料を有する、相変化メモリ装置のストレージ構造部を形成することと、導電性材料を有し、前記ストレージ構造部と直接結合される第1の面を有する電極を形成することと、誘電体材料を有し、前記第1の面に対向して配置される、前記電極の第2の面と直接結合される誘電体フィルムを形成することと、を含む、方法。前記電極は、第1の導電性材料を有する第1の電極であり、前記ストレージ構造部は、前記第1の電極に直接結合される第1の面を有し、該方法は、第2の導電性材料を有し、前記ストレージ構造部の前記第1の面に対向して配置される、前記ストレージ構造部の第2の面と直接結合される第2の電極を形成することを更に含む、請求項12に記載の方法。第3の導電性材料を有する第3の電極を形成することであって、前記第3の電極は、前記誘電体フィルムが前記第1の電極と該第3の電極との間に配置されるように前記誘電体フィルムと直接結合されることを更に含む、請求項13に記載の方法。前記誘電体フィルムは、第1の誘電体材料を有する第1の誘電体フィルムであり、前記ストレージ構造部は、前記第1の電極に直接結合される第1の面を含み、該方法は、第2の誘電体材料を有し、前記ストレージ構造部の前記第1の面に対向して配置される、前記ストレージ構造部の第2の面と直接結合される第2の誘電体フィルムを形成することを更に含む、請求項12から14のいずれか一項に記載の方法。前記誘電体フィルムを形成することは、セラミックス又はポリマーを堆積して前記誘電体フィルムを形成することを含み、前記誘電体フィルムは2nm以下の厚みを有する、請求項12から15のいずれか一項に記載の方法。ワード線又はビット線を形成することであって、前記電極は前記ストレージ構造部と前記ワード線又は前記ビット線との間に介在する構造部であり、前記誘電体フィルムは、前記ワード線又は前記ビット線と前記ストレージ構造部との間の電気経路の一部であることを更に含む、請求項12から16のいずれか一項に記載の方法。システムであって、プロセッサと、前記プロセッサに接続された相変化メモリ装置と、を備え、前記相変化メモリ装置は、カルコゲナイド材料を有するストレージ構造部と、導電性材料を有し、前記ストレージ構造部と直接結合される第1の面を有する電極と、誘電体材料を有し、前記第1の面に対向して配置される、前記電極の第2の面と直接結合される誘電体フィルムと、を備える、システム。前記電極は、第1の導電性材料を有する第1の電極であり、前記ストレージ構造部は、前記第1の電極に直接結合される第1の面を有し、前記相変化メモリ装置は、第2の導電性材料を有し、前記ストレージ構造部の前記第1の面に対向して配置される、前記ストレージ構造部の第2の面と直接結合される第2の電極を更に備える、請求項18に記載のシステム。該システムが手持ち型コンピューティング装置、タブレット又はスマートフォンであり、前記相変化メモリ装置は、相変化メモリアンドスイッチ装置PCMS装置であり、前記ストレージ構造部は前記相変化メモリアンドスイッチ装置のストレージ要素である、請求項18または19に記載のシステム。本開示の実施形態は、相変化メモリPCM装置としても知られる抵抗変化メモリ装置における断熱を増進する技術及び構成を提供する。以下の詳細な説明において、全体を通して同様の数字が同様の部分を示し、本開示の主題が実施され得る実施形態が例として示される、本明細書の一部を成す添付図面が参照される。本開示の範囲から逸脱することなく、他の実施形態が実用化され、構造的又は論理的変更が為され得ることが理解されるべきである。したがって、以下の詳細な説明は、限定的な意味には理解されるべきものではなく、実施形態の範囲は、添付の特許請求の範囲及びその均等物により規定される。種々の動作が、請求される主題を理解する上で最も役立つ態様で、更に複数の個別の動作として説明される。しかし、説明の順序は、これらの動作が必ず順序に依存することを示唆すると解釈されるべきではない。本開示の目的では、A及び/又はBは、A、B又はA及びBを意味する。本開示の目的では、A、B及び/又はCは、A、B、C、A及びB、A及びC、B及びC又はA、B及びCを意味する。説明は、上/下等の視点に基づく説明を使用する場合がある。このような説明は、ただ議論を容易化するために使用されるのであり、本明細書に記載の実施形態の応用を何らかの特定の方向に限定することは意図されない。説明では、それぞれが、同じ実施形態、又は異なる実施形態の1つ若しくは複数に言及したものであり得る一実施形態において又は実施形態においての用語が使用され得る。さらに、本開示の実施形態に関して使用される備えるcomprising、含むincluding、有するhaving等の用語は、同義である。結合されるという用語は、直接の接続、間接の接続又は間接の通信を指すものであり得る。本明細書で使用される場合、モジュールという用語は、特定用途向け集積回路ASIC、電気回路、1つ若しくは複数のソフトウェアプログラム又はファームウェアプログラムを実行するプロセッサ共用、専用又はグループ及び/又はメモリ共用、専用又はグループ、組合せ論理回路及び/又は記述した機能を提供する他の適切な要素を指すものであり、又は、これらの一部であり、又は、これらを含み得る。図1は、いくつかの実施形態に従う相変化メモリPCM装置100の例示的な断面を概略的に示す。PCM装置100は、ワード線102列相互接続としても知られるとビット線104行相互接続としても知られるとの間でワード線102とビット線104との交差部に配置されるセル101を含む。例えば、図示の実施形態では、ワード線102は、紙面の左から右に延び、ビット線104は、紙面の手前から奧に延びる。PCM装置100は、ワード線102と平行な方向に延びる複数のワード線、ビット線104と平行な方向に延びる複数のビット線及びビット線とワード線と交差部に配置されるセル101と類似の複数のセルを有し得る。セル101は、ワード線102とビット線104との間の電気経路の一部である。例えば、読取/書込動作の間にワード線102及びビット線104を用いてセル101に電流が印加され得る。セル101は、一般に、電流により発生する熱の印加により結晶状態とアモルファス状態の間で切り替わるカルコゲナイド材料例えば、ガラス等の相変化材料を含む。相変化材料の状態例えば、結晶/アモルファスは、セル101の論理値例えば、1又は0に対応し得る。図示の実施形態では、セル101は、第1の構造部100a及び第2の構造部100bを含む。いくつかの実施形態において、第1の構造部100aはメモリ又はストレージ要素を含み、第2の構造部100bはスイッチ要素を含む。他の実施形態において、第1の構造部100aがスイッチ要素を含み、第2の構造部100bがメモリ又はストレージ要素を含む。第1の構造部100aは、図示のように結合される第1のスイッチ又はストレージSOS構造部108、第1の下部電極106及び第1の上部電極110を含む。第2の構造部100bは、図示のように結合される第2のSOS構造部114、第2の下部電極112及び第2の上部電極116を含む。すなわち、第1のSOS構造部108は、スイッチ要素又はストレージ要素である場合があり、第2のSOS構造部114は、スイッチ要素又はストレージ要素である場合がある。一般に、第1のSOS構造部108がストレージ要素であれば、第2のSOS構造部114はスイッチ要素であり、第2のSOS構造部114がストレージ要素であれば、第1のSOS構造部108はスイッチ要素である。いくつかの実施形態において、第1のSOS構造部108は、カルコゲナイドガラス等のPCM材料から構成され得るストレージ要素であり、第2のSOS構造部114は、カルコゲナイド合金から構成され得るスイッチ要素である。他の実施形態において、第1のSOS構造部108は、カルコゲナイド合金から構成され得るスイッチ要素であり、第2のSOS構造部114は、カルコゲナイドガラス等のPCM材料から構成され得るストレージ要素である。スイッチ要素は、例えば、ダイオード、オボニック閾値スイッチOTS、バイポーラ接合トランジスタBJT又は金属酸化膜半導体電界効果トランジスタMOSFETを含み得る。メモリ又はストレージ要素及びスイッチの双方を有するメモリセルを有する装置は、相変化メモリアンドスイッチPCMS装置と称され得る。電極106、110、112及び116は、導電性材料から構成される。例えば、電極106、110、112及び116は、タングステン等の金属、窒化チタンTiN又は窒化ケイ素チタンTiSiN等のサーメット、シリコンSi又はゲルマニウムGe等のドープされた半導体、及び/又は、アモルファス及び結晶質カーボンを含むカーボン等の半金属を含み得る。種々の実施形態において、電極106、110、112及び116のための材料は、ウィーデマン-フランツ定数に従う。電極106、110、112及び116のそれぞれは、異なる材料又は同一の材料例えば、同一の化学組成から構成され得る。いくつかの実施形態において、第1の構造部100aの第1の上部電極110及び第2の構造部100bの第2の下部電極112は、同一の材料から構成され、第1のSOS構造部108と第2のSOS構造部114の間の単一電極構造部111を提供する同一の堆積操作の間に形成される。電極106、110、112及び116は、SOS構造部108、114をワード線102及びビット線104に電気的に結合させる。ワード線102及びビット線104を通してセル101に電流が印加されると、SOS構造部108、114内に、又はSOS構造部108、114に隣接して熱が発生し得る。種々の実施形態によると、第1の構造部100a及び/又は第2の構造部100bは、電流がセル101を通って流れることをなおも許容しつつ、SOS構造部108、114の断熱を増進させる誘電体フィルム例えば、図2A~図2Iの誘電体フィルム118を含む。第1の構造部100a及び/又は第2の構造部100bにおける誘電体フィルムの種々の構成が、図2A~図2Iに示され、図2A~図2Iとの関連で説明される。図2A~図2Iは、いくつかの実施形態に従う誘電体フィルム118を含むPCM装置例えば、図1のPCM装置100の部分例えば、第1の構造部100a及び/又は第2の構造部100bのいくつかの例示的な構造を概略的に示す。図1及び図2A~図2Iを参照すると、誘電体フィルム118は、セル101の断熱を増進させることができ、それにより、セルのジュール発熱効率の増大を生じ、これが、PCM装置100のプログラム電流を低減させ得る。誘電体フィルム118は、ポリマー及びセラミックス又はその組合せを含む種々の材料を含み得る。一実施形態において、誘電体フィルム118は、ポリマーを含む。ポリマーは、導通のための自由電子が存在せず、ポリマーの分子間の弱い2次的結合例えば、ファンデルワールス力が分子から他の分子へのフォノンの移動を困難にし得るため、断熱性であり得る。いくつかの実施形態において、誘電体フィルム118は、スピンオンプロセスを用いて基板例えば、ウェハにスピンオンされ得る、例えば、ポリイミド、ポリノルボルネン、ベンゾシクロブテン、ポリテトラフルオロエチレン及び/又はエポキシ系フォトレジスト例えば、Microchem社のSU-82000等のような低誘電率材料を含み得る。他の実施形態において、誘電体フィルム118は、スピンオンプロセスを用いて基板にスピンオンされ得る水素シルセスキオキサン及び/又はメチルシルセスキオキサン等のようなシリコン系材料を含み得る。別の実施形態において、誘電体フィルム118はセラミックスを含む。セラミックスは、フォノンの伝搬を促進するイオン結合及び共有結合の結果、ポリマーよりも高い熱伝導性であり得る。また、セラミックスは、ポリマーに対して熱伝導を増大させ得る可動電子又はイオンをポリマーより多く有し得る。セラミックスは、自由電子を有する金属と比較してより低い自由電子濃度を有し得る。いくつかの場合において、セラミックスは、自由電子を全く有さない場合がある。自由電子は、一般的に、材料の熱伝導性を増加させる。このように、セラミックスは、金属、サーメット又は他の導電性材料よりも高い断熱性であり得る。いくつかの実施形態において、誘電体フィルムは、例えば、酸化ケイ素SiO2、酸化チタンTiO2、酸化マグネシウムMgO、酸化アルミニウムAl2O3、酸化タングステンWO、酸化タンタルTa2O5及び/又は窒化ケイ素SiN等、またこれらの材料の化学量論的変種例えば、Si3N4を含むようなセラミックスを含む。セラミックスは、化学気相成長法CVD、原子層堆積法ALD、物理気相成長法PVD、スパッタリング又は他の適切な方法を用いて堆積され得る。種々の実施形態によると、誘電体フィルム118は、誘電体フィルム118を通る直接トンネリングによる電子移送を許容する厚みを有し得る。すなわち、誘電体フィルム118は、ワード線102とビット線104との間の電気経路の一部である。いくつかの実施形態において、誘電体フィルム118は、ワード線102又はビット線104と第1のSOS構造部108又は第2のSOS構造部114との間の電気経路の一部である。誘電体フィルム118がポリマーを含む一実施形態において、誘電体フィルム118の厚みは、2nm以下であり得る。誘電体フィルム118がセラミックスを含む一実施形態において、誘電体フィルム118の厚みは1nm以下であり得る。他の実施形態において、他の厚みが使用され得る。図1及び図2Aを参照すると、第1の構造部100a及び/又は第2の構造部100bは、第1の上部電極110及び/又は第2の上部電極116と直接結合される誘電体フィルム118を含む。図示の実施形態からわかるように、上部電極110又は116の第1の面は、SOS構造部108又は114と直接結合し、誘電体フィルム118は、第1の面に対向して配置される、上部電極110又は116の第2の面と直接結合される。誘電体フィルム118が第1の構造部100aの一部である一実施形態において、誘電体フィルム118は、PCM装置100の第2の構造部100bの第2の下部電極112と直接結合し、又は、単一電極構造部111が使用される場合には、PCM装置100の第2のSOS構造部114と直接結合し得る。誘電体フィルム118が第2の構造部100bの一部である一実施形態において、誘電体フィルム118は、PCM装置100のビット線104と直接結合し得る。図1及び図2Bを参照すると、第1の構造部100a及び/又は第2の構造部100bは、第1の下部電極106及び/又は第2の下部電極112と直接結合される誘電体フィルム118を含む。図示の実施形態からわかるように、下部電極106又は112の第1の面は、SOS構造部108又は114と直接結合し、誘電体フィルム118は、第1の面に対向して配置される、下部電極106又は112の第2の面と直接結合される。誘電体フィルム118が第1の構造部100aの一部である一実施形態において、誘電体フィルム118は、PCM装置100のワード線102と直接結合し得る。誘電体フィルム118が第2の構造部100bの一部である一実施形態において、誘電体フィルム118は、PCM装置100の第1の上部電極110と直接結合し、又は、単一電極構造部111が使用される場合には、PCM装置100の第1のSOS構造部108と直接結合し得る。図1及び図2Cを参照すると、第1の構造部100a及び/又は第2の構造部100bは、上部電極110又は116及び下部電極106又は112と直接結合される誘電体フィルム118を含む。図2Cの誘電体フィルム118は、図2A及び図2Bとの関連で説明される実施形態に従う図1のPCM装置100の要素と結合し得る。図1及び図2Dを参照すると、第1の構造部100a及び/又は第2の構造部100bは、図示のように、SOS構造部108又は114の第1の面と直接結合される誘電体フィルム118を含む。下部電極106又は112は、第1の面に対向して配置される、SOS構造部108又は114の第2の面と直接結合し得る。誘電体フィルム118が第1の構造部100aの一部である一実施形態において、誘電体フィルム118は、PCM装置100の第2の下部電極112と直接結合し得る。誘電体フィルム118が第2の構造部100bの一部である一実施形態において、誘電体フィルム118は、PCM装置100のビット線104と直接結合し得る。図1及び図2Eを参照すると、第1の構造部100a及び/又は第2の構造部100bは、図示のように、SOS構造部108又は114の面と直接結合される誘電体フィルム118を含む。上部電極110又は116は、SOS構造部108又は114の対向面と直接結合し得る。誘電体フィルム118が第1の構造部100aの一部である一実施形態において、誘電体フィルム118は、PCM装置100のワード線102と直接結合し得る。誘電体フィルム118が第2の構造部100bの一部である一実施形態において、誘電体フィルム118は、PCM装置100の第1の上部電極110と直接結合し得る。図1及び図2Fを参照すると、第1の構造部100a及び/又は第2の構造部100bは、図示のように、SOS構造部108又は114の対向面と直接結合される誘電体フィルム118を含み得る。誘電体フィルム118が第1の構造部100aの一部である一実施形態において、第1のSOS構造部108の下部の誘電体フィルム118は、PCM装置100のワード線102に直接結合することができ、第1のSOS構造部108の上部の誘電体フィルム118は、PCM装置100の第2の下部電極112と直接結合し得る。誘電体フィルム118が第2の構造部100bの一部である一実施形態において、第1のSOS構造部108の下部の誘電体フィルム118は、PCM装置100の第1の上部電極110と直接結合することができ、第1のSOS構造部108の上部の誘電体フィルム118は、ビット線104と直接結合し得る。図1及び図2Gを参照すると、第1の構造部100a及び/又は第2の構造部100bは、上部電極110又は116と直接結合される誘電体フィルム118を含む。誘電体フィルム118は、図示のように、上部電極110又は116の一部と上部電極110又は116の別の一部の間に配置される。一実施形態において、導電性材料が上部電極110又は116を形成するようにSOS構造部108又は114上に堆積された後に、誘電体フィルム118を形成するように誘電体材料が堆積される。誘電体フィルム118の堆積に続き、上部電極110又は116内の誘電体フィルム118を被包するよう、導電性材料が誘電体フィルム118上に堆積され得る。誘電体フィルム118が第1の構造部100aの一部である一実施形態において、第1の下部電極106は、PCM装置100のワード線102と直接結合することができ、第1の上部電極110は、PCM装置100の第2の下部電極112と直接結合し得る。誘電体フィルム118が第2の構造部100bの一部である一実施形態において、第2の下部電極112は、PCM装置100の第1の上部電極110と直接結合し、第2の上部電極116は、PCM装置100のビット線104と直接結合し得る。図1及び図2Hを参照すると、第1の構造部100a及び/又は第2の構造部100bは、下部電極106又は112と直接結合される誘電体フィルム118を含む。誘電体フィルム118は、図示のように、下部電極106又は112の一部と下部電極106又は112の別の一部の間に配置される。誘電体フィルム118が第1の構造部100aの一部である一実施形態において、第1の下部電極106又は112は、PCM装置100のワード線102と直接結合することができ、第1の上部電極110は、PCM装置100の第2の下部電極112と直接結合し得る。誘電体フィルム118が第2の構造部100bの一部である一実施形態において、第2の下部電極112は、PCM装置100の第1の上部電極110と直接結合し、第2の上部電極116は、PCM装置100のビット線104と直接結合し得る。図1及び図2Iを参照すると、第1の構造部100a及び/又は第2の構造部100bは、図示のように、下部電極106又は112及び上部電極110又は116内に配置される誘電体フィルム118を含む。図2Iに示される構成は、図2G及び図2Hとの関連で説明した実施形態と調和し得る。いくつかの実施形態において、図2A~図2Iに示す構成の任意の適切な組合せが図1のPCM装置100で使用され得る。例えば、2つよりも多い誘電体フィルムが第1の構造部100a又は第2の構造部100bに使用され得る。別の実施形態において、電極が図2D~図2Fの誘電体フィルム118と直接結合されるように、電極が形成され得る。他の組合せが本開示の範囲に包含され得る。図3は、いくつかの実施形態に従うPCM装置例えば、図1のPCM装置100の一部を作製する方法300のフローダイアグラムである。方法300は、302において、PCM装置のSOS構造部例えば、図1のSOS構造部108又は114を形成することと、304において、導電性材料から構成される電極例えば、図1の電極106、110、112又は116を形成することと、306において、誘電体材料から構成される誘電体フィルム例えば、図2A~図2Iの誘電体フィルム118を形成することと、308において、ワード線例えば、図1のワード線102又はビット線例えば、図1のビット線104を形成することを含む。SOS構造部は、PCM材料例えば、カルコゲナイドガラスを堆積する堆積方法及びSOS構造部を規定するエッチング及び/又はリソグラフィー等のパターニング方法を含む任意の適切な方法を用いて302で形成され得る。電極は、導電性材料を堆積する堆積方法及び電極を規定するエッチング及び/又はリソグラフィー等のパターニング方法を含む任意の適切な方法を用いて304で形成され得る。いくつかの実施形態において、電極を規定するパターニング方法は、SOS構造部を規定するために使用されるパターニング方法と共用される操作sharedoperationであり得る。誘電体フィルムは、ポリマー材料のためのスピンオンプロセス等の堆積方法及び/又はセラミックス材料のためのCVD、ALD、PVD又はスパッタリング方法を含む任意の適切な方法を用いて306で形成され得る。エッチング/リソグラフィー等のパターニング方法は、誘電体フィルムを薄膜化thinし、又は、画定するために使用され得る。いくつかの実施形態において、電極及び/又はSOS構造部を規定するパターニング方法は、誘電体フィルムを規定するパターニング方法と共用される操作であり得る。ワード線又はビット線は、導電性材料を堆積する堆積方法及びワード線又はビット線を規定するエッチング及び/又はリソグラフィー等のパターニング方法を含む任意の適切な方法を用いて308で形成され得る。方法300の操作は、提示されている順序で実施されない場合がある。説明した操作は、説明した実施形態と異なる順序で実施され得る。追加的な実施形態では、種々の追加的な操作が実施される場合があり、及び/又は、説明した操作が省略され得る。一実施形態において、図1のPCM装置100を作製する方法は、ワード線例えば、図1のワード線102を形成することと、ワード線上に電極例えば、図1の第1の下部電極106を形成することと、電極上にSOS構造部例えば、図1の第1のSOS構造部108を形成することと、SOS構造部上に別の電極例えば、図1の第1の上部電極110を形成することと、別の電極上に更に別の電極例えば、図1の第2の下部電極112を形成することと、更に別の電極上に別のSOS構造部例えば、図1の第2のSOS構造部114を形成することと、別のSOS構造部上に更にまた別の電極例えば、図1の第2の上部電極116を形成することと、更にまた別の電極上にビット線例えば、図1のビット線104を形成することを含む。この方法は、上記操作の少なくとも2つの間で少なくとも1つの誘電体フィルムを形成することを更に含む。例えば、誘電体フィルムは、図2A~図2Iに関連して説明した任意の構成と調和するPCM装置を形成するように、堆積され得る。製造物が開示される。いくつかの実施形態において、製造物は、例えば、図4の不揮発性メモリNVM/ストレージ416等の非一時的ストレージを含む。製造物は、この製造物に記憶された、プロセッサにより実行されたときに、図3の方法300の動作又は本明細書で開示された他の技術を実行させる指示を有し得る。本開示の実施形態は、所望のように構成するよう、任意の適切なハードウェア及び/又はソフトウェアを用いてシステムとして実施され得る。図4は、いくつかの実施形態に従って本明細書で説明したPCM装置を含み得る例示的なシステムを概略的に示す。一実施形態において、システム400は、1つ又は複数のプロセッサ404、プロセッサ404の少なくとも1つに接続されたシステム制御モジュール408、システム制御モジュール408に接続されたシステムメモリ412、システム制御モジュール408に接続された不揮発メモリNVM/ストレージ416、及びシステム制御モジュール408に接続された1つ又は複数の通信インターフェース420を含む。一実施形態のためのシステム制御モジュール408は、プロセッサ404の少なくとも1つ、及び/又は、システム制御モジュール408と通信する任意の適切な装置又は要素への任意の適切なインターフェースを提供する任意の適切なインターフェースコントローラーを含み得る。システム制御モジュール408は、システムメモリ412へのインターフェースを提供するメモリコントローラーモジュール410を含み得る。メモリコントローラーモジュール410は、ハードウェアモジュール、ソフトウェアモジュール及び/又はファームウェアモジュールであり得る。システムメモリ412は、例えば、システム400のためのデータ及び/又は指示をロード又は記憶するために使用され得る。一実施形態のためのシステムメモリ412は、例えば、適切なDRAM等の任意の適切な揮発性メモリを含み得る。一実施形態のためのシステム制御モジュール408は、NVM/ストレージ416及び通信インターフェース複数の場合もある420へのインターフェースを提供するための1つ又は複数の入/出力I/Oコントローラーを含み得る。NVM/ストレージ416は、例えば、データ及び/又は指示を記憶するために使用され得る。NVM/ストレージ416は、例えば、PCM又はフラッシュメモリ等の任意の適切な不揮発性メモリを含むことができ、及び/又は、例えば、1つ若しくは複数のハードディスクドライブHDD、1つ若しくは複数のコンパクトディスクCDドライブ、及び/又は、1つ若しくは複数のデジタル多目的ディスクDVDドライブ等の任意の適切な不揮発性ストレージ装置複数の場合もあるを含み得る。種々の実施形態によると、NVM/ストレージ416は、本明細書に説明したPCM装置100を含む。NVM/ストレージ416は、システム400がインストールされた装置の物理的な部分であるストレージリソースを含む場合があり、又は、NVM/ストレージ416は、この装置の一部である必要は無いが、この装置からアクセスされ得る。例えば、NVM/ストレージ416は、通信インターフェース複数の場合もある420を介してネットワーク上でアクセスされ得る。通信インターフェース複数の場合もある420は、1つ若しくは複数の有線又は無線ネットワーク上で、及び/又は、任意の他の適切な装置と通信するためのシステム400のためのインターフェースを提供し得る。一実施形態については、プロセッサ404の少なくとも1つは、例えば、メモリコントローラーモジュール410の1つ若しくは複数のシステム制御モジュール408のコントローラーのためのロジックとともにパッケージ化され得る。一実施形態については、プロセッサ404の少なくとも1つは、システムインパッケージSiPを形成するように、システム制御モジュール408の1つ又は複数のコントローラーのためのロジックとともにパッケージ化され得る。一実施形態については、プロセッサ404の少なくとも1つが、システム制御モジュール408の1つ又は複数のコントローラーのためのロジックと同じダイに集積され得る。一実施形態については、プロセッサ404の少なくとも1つが、システムオンチップSoCを形成するように、1つ又は複数のシステム制御モジュール408の1つ又は複数のコントローラーのためのロジックと同じダイに集積され得る。種々の実施形態において、システム400は、これらに限定されないが、サーバー、ワークステーション、デスクトップコンピューター装置又は携帯型コンピューティング装置例えば、ラップトップ型コンピューティング装置、手持ち型コンピューティング装置、ハンドセット、タブレット、スマートフォン、ノートブック等であり得る。種々の実施形態において、システム400は、より多くの構成要素若しくはより少ない構成要素及び/又は異なる構造を有し得る。説明の目的で本明細書に或る特定の実施形態を図示し、記述したが、同じ目的を達成するよう計算された多様な代替的及び/又は均等な実施形態又は実施態様が、本開示の範囲から逸脱することなく図示及び説明された実施形態を置換し得る。本願は、本明細書に記載の実施形態の任意の適用adaptation又は変形を包含することが意図される。したがって、本明細書に記載の実施形態は、特許請求の範囲及びその均等物のみにより限定されることが明示的に意図される。