半導体デバイスパッケージ10であって、半導体材料から構成される基板14と、該基板14上に形成された複数の金属接続パッド16とを含み、該複数の金属接続パッド16が対向する第1及び第2の表面18、20の各々上に形成されており、前記第1及び第2の表面18、20間にエッジ24が延びた半導体デバイス12と、前記基板14上に形成された複数の金属接続パッド16を含む前記半導体デバイス12を覆うように、前記半導体デバイス12上に施工された第1のパッシベーション層と、前記半導体デバイス12の第1の表面18に付加され且つ前記第1のパッシベーション層22よりも大きな厚みを有するベース誘電体積層シート42と、前記第1のパッシベーション層22よりも大きな厚みを有し且つ前記半導体デバイスの第2の表面20及び前記エッジ24を覆うように前記第1のパッシベーション層22及び前記半導体デバイス12の上に施工される第2のパッシベーション層30と、前記半導体デバイス12の複数の金属接続パッド16に電気的に結合された複数の金属相互接続36と、を備え、前記複数の金属相互接続36の各々が、前記第1及び第2のパッシベーション層18、20及び前記ベース誘電体積層シート42を通って形成されるそれぞれのビア34を貫通して延びて、前記複数の金属接続パッド16のうちの1つと直接金属接続を形成する、半導体デバイスパッケージ10。前記第1のパッシベーション層22が、窒化ケイ素及び酸化ケイ素のうちの1つを含む、請求項1に記載の半導体デバイスパッケージ10。前記第2のパッシベーション層30が、前記第1のパッシベーション層22並びに前記半導体デバイス12の第2の表面及びエッジ24の上に施工され、且つ前記半導体デバイス12の形状に実質的に一致するように形成された少なくとも1つの誘電体積層シートを含む、請求項1に記載の半導体デバイスパッケージ10。前記第1のパッシベーション層22と前記第2のパッシベーション層30との間に位置付けられた接着層を更に備える、請求項3に記載の半導体デバイスパッケージ10。前記第2のパッシベーション層30が、前記半導体デバイス12の形状に実質的に一致するように前記第1のパッシベーション層22並びに前記半導体デバイス12の第2の表面及びエッジ24の上に施工され、且つスプレー施工、成形施工、及び選択的堆積施工の何れかにより施工される液体誘電体材料を含む、請求項1に記載の半導体デバイスパッケージ10。前記ベース誘電体積層シート42に付加され、且つ前記半導体デバイス12の周囲を過ぎて外に延びる追加の誘電体積層シート74を更に備える、請求項1に記載の半導体デバイスパッケージ10。前記複数の金属相互接続36が、前記半導体デバイス12の周囲を過ぎて前記追加の誘電体積層シート74上に延びる、請求項6に記載の半導体デバイスパッケージ10。前記半導体デバイス12の周囲を過ぎて外に延びた前記追加の誘電体積層シート74上に形成される重ね継手90を更に備え、前記重ね継手90が、別の半導体デバイスパッケージ94と前記半導体デバイスパッケージ10を結合するよう構成される、請求項6に記載の半導体デバイスパッケージ10。前記半導体デバイス12が光ダイオードを含み、前記半導体デバイスパッケージ10が更に、前記ベース誘電体積層シート42及び前記第2のパッシベーション層30のうちの1つを通って形成されて、前記光ダイオードの1つの表面を露出させるようにする光学窓82を備える、請求項1に記載の半導体デバイスパッケージ10。前記第2のパッシベーション層30が、前記半導体デバイスパッケージ10に対する所望の降伏電圧を提供し且つ前記半導体デバイスパッケージ10に対して最小の寄生インダクタンスを更に提供する厚みを有するように構成される、請求項1に記載の半導体デバイスパッケージ10。本発明の実施形態は、高い降伏電圧及び低い寄生インダクタンスを有する半導体デバイスパッケージ、並びにこのような半導体デバイスパッケージを形成する方法を提供する。半導体デバイスパッケージは、厚みの異なる複数の誘電体層を用いて半導体デバイスのエッジがパッシベートされ、半導体デバイスの上面及び底面に電気相互接続システムが形成されるように製造される。図1を参照すると、本発明の例示的な実施形態による半導体デバイスパッケージ10が図示されている。半導体デバイスパッケージ10は、種々の実施形態による、ダイ、ダイオード、又は他の電子デバイスの形態とすることができる半導体デバイス12を含む。本発明の1つの例示的な実施形態によれば、半導体デバイス12は、例えば、逆方向のバックバイアスを有する光ダイオードのような、高電圧半導体ダイオードの形態である。図1に示すように、本発明の1つの実施形態によれば、半導体デバイス12は、台形形状を有することができるが、例えば矩形形状など、半導体デバイス12用に他の形状及び構成も想定されることは理解される。更に、半導体デバイス12の形状及びサイズに関して、半導体デバイス12は、例えば、最大で40mm又はそれ以上の厚み/高さを有する、厚みのあるデバイスの形態であることは理解される。半導体デバイス12は、シリコン、カーバイド、窒化ガリウム、ガリウムヒ素、又は他の半導体材料などの半導体材料から形成された基板14を含み、該半導体材料に不純物を添加して、一方側にn形半導体と呼ばれる負電荷キャリア電子を含む領域と、他方側にp形半導体と呼ばれる正電荷キャリアホールを含む領域とを生成する。基板内のこれらの2つの領域間の境界部はPN接合と呼ばれ、ダイオードの動作が起こる場所であり、基板は、定義上の電流をp形側すなわちアノードからn形側すなわちカソードの方向に導通するが、反対方向には導通しない。半導体デバイス12は、通常は、3kV又はそれ以上の電圧で作動し、10kVを超える電圧も想定される点で高電圧デバイスと見なされる。基板上に形成され、且つp及びn領域の各々に付加されるのは、半導体デバイス12への電気的接続を形成できる複数の金属回路及び/又は接続パッドすなわち端子16である。図1に示すように、回路/接続パッド16が基板の表面18、20上に形成され、半導体デバイス12の2つの表面との電気的接続部を形成することができるようになる。また、半導体デバイスパッケージ10には、基板14及び金属回路/接続パッド16を覆うように表面18、20及び半導体デバイス12のエッジ24付近に形成された第1のパッシベーション又は誘電体層22が含まれる。第1のパッシベーション層22は、窒化ケイ素、酸化ケイ素、又は別の好適な誘電体材料のような、均一の厚みを有するように半導体デバイス12上に施工される高性能フィルムの形態である。本発明の1つの実施形態によれば、窒化ケイ素/酸化ケイ素パッシベーション層22は、プラズマ化学気相堆積法PECVDを用いてほぼ1~2ミクロン程度の厚みを有するように施工される。従って、第1のパッシベーション層22は、以下で詳細に説明するように、半導体デバイスパッケージ10の製造処理ステップ例えば、エッチング、積層、その他の間など、半導体デバイス12のエッジ24をパッシベートし、並びに基板14及び金属回路/接続パッド16の表面を保護する役割を果たす。図1に示すように、第1のパッシベーション層22の一部は、反応性イオンエッチングRIEを用いることなどによって、半導体デバイス12の金属回路/接続パッド16に隣接した位置にて除去され、これら回路/接続パッド16に形成される電気相互接続を提供するようにする。本発明の1つの実施形態によれば、半導体デバイスパッケージ10が能動光デバイスの形態である場合、窒素物又は酸化物パッシベーション層22が光学的に透明であり、半導体デバイスパッケージ10の光学窓28の保護を提供しながら、光を透過させることができるようにする。しかしながら、半導体デバイス12が能動光デバイスの形態ではないデバイス/ダイオードの形態である場合があり、従って、本開示の実施形態は、光学窓28を含まず、光学的に透明なパッシベーション層を使用する必要もない場合がある点は理解される第1のパッシベーション層22は、半導体デバイス12のエッジ24をパッシベートし、内部に形成された金属回路/接続パッド16に保護カバーを提供する働きをするが、第1のパッシベーション層22すなわち、窒化ケイ素/酸化ケイ素のコーティングは通常、大電圧を保持するには不十分であることは理解される。従って、半導体デバイスパッケージ10はまた、第2のパッシベーション又は誘電層30を含み、第1のパッシベーション層22の上部に施工され、半導体デバイス12のエッジ24を超えて外部に延びており、これらの間に、第2のパッシベーション層30の形態に応じて接着層図示せずを任意選択的に含む。図1に示すように、第2のパッシベーション層30は、第1のパッシベーション層22と比べて誘電体材料のより厚い層又はコーティングとして施工され、より高い絶縁耐力を提供し、半導体デバイスパッケージ10の降伏電圧を上昇させるようにする。第2のパッシベーション層30の厚みは、本発明の1つの実施形態によれば、最大で1~2mmとすることができる。第1のパッシベーション層22の形成に使用される窒化物及び酸化物は、数ミクロンよりも大幅に厚く施工することはできないので、第2のパッシベーション層30は、第1のパッシベーション層22とは異なる材料から形成されるが、既に施工された第1のパッシベーション層22の窒化物/酸化物フィルムに対して良好に適合するものである。従って、第2のパッシベーション層30は、ポリイミド、エポキシ樹脂、パラリエンparalyene、シリコーン、その他などの材料から形成することができる。1つの実施形態によれば、第2のパッシベーション層30は、予形成される積層シート又はフィルムの形態であり、Kapton登録、Ultem登録、ポリテトラフルオロエチレンPTFE、Upilex登録、ポリスルホン材料例えば、Udel登録、Radel登録、或いは、液晶高分子LCP又はポリイミド材料のような別のポリマーフィルムから形成される。或いは、第2のパッシベーション層30は、液体形態であり、以下で詳細に説明されるように、スプレーコーティング塗布、成形プロセス、又は選択的堆積プロセスすなわち、直接描画法のうちの何れかによって施工することができる。何れの実施形態においても、第2のパッシベーション層30が、積層形態、又は液体形態、或いはこれらの組み合わせで施工される誘電体材料から形成されるかに関係なく、第2のパッシベーション層30は、その厚みが所望/所要の絶縁強度に対して十分であるが、それでも半導体デバイス12の誘導ループを過大に増大させるような制御方式で半導体デバイス12のエッジ24の上に施工される。従って、第2のパッシベーション層30の典型的な厚みは、例えば、必要とされる1000ボルトの絶縁破壊強度ごとにおよそ10から50ミクロンの範囲である。図1に更に示されるように、本発明の1つの実施形態によれば、ベース誘電層状皮膜42が半導体デバイス12の表面18に施工され、より厚い誘電層が半導体デバイスの周囲で完全に形成されるようになるすなわち、第2のパッシベーション層30と積層体42の組み合わせが半導体デバイス12の周囲に形成される。第1及び第2のパッシベーション層22、30、並びにベース誘電体積層体、及びベース誘電積層体42に固定される誘電フィルム38の追加の積層シートの各々は、選択的にパターン形成されて複数のビア及び/又は開口34を形成する。ビア/開口34は、半導体デバイス12上に形成された金属回路/接続パッド16に相当する位置に形成され、回路/接続パッド16を露出させるようにする。本発明の1つの実施形態によれば、ビア/開口34は、半導体デバイス12上への第1及び第2のパッシベーション層22、30、ベース誘電積層体42、及び誘電フィルム38の施工に続いて実施されるレーザアブレーション又はレーザ孔加工プロセスを用いて、第1及び第2のパッシベーション層22、30、ベース誘電積層体42、及び誘電フィルム38を貫通して形成される。或いは、ビア/開口34は、第1のパッシベーション層22上への施工前に実施されるレーザアブレーション又はレーザ孔加工プロセスを用いて、第2のパッシベーション層30及び/又は誘電積層体42、38内に予形成することができる。ビア/開口34が第2のパッシベーション層30及び/又は誘電積層体42、38を貫通して予穿孔される1つの実施形態において、ビア/開口34を第1のパッシベーション層22を貫通して回路/接続パッド16まで下方に延長するために、反応性イオンエッチングRIEプロセスが実施されることになる。本発明の追加の実施形態によれば、ビア/開口34はまた、プラズマエッチング、フォトディフィニション、又は機械的孔加工プロセスを含む他の方法を用いて形成してもよい点は理解される。ビア/開口34の各々の内部には、ビア/開口34を通って半導体デバイス12上の回路/接続パッド16にまで下方に延びた金属相互接続3が形成される。従って、金属相互接続36は、回路/接続パッド16への直接の金属及び電気接続を形成し、該相互接続は、緊密にパックされた閉鎖構成で形成される。金属相互接続36は、金属層/材料をスパッタリング又は電気めっきプロセスなどによって施工し、次いで、施工された金属材料を所望の形状を有する相互接続36にパターン形成することによって形成される。1つの実施形態によれば、金属相互接続36は、スパッタリングプロセスによりチタン接着層及び銅シード層を施工し、その後に、金属相互接続36の厚みを増加させるためにその上に追加の銅を電気めっきすることにより形成される。図1に示すように、半導体デバイス12の表面20上では、金属相互接続36の銅めっきは、半導体デバイス12の回路/接続パッド16から出て、ビア/開口34を通って第2のパッシベーション層30の外側表面にわたり、半導体デバイス12のエッジ24を通過して延び、半導体デバイス12のエッジ24を通過して外部に延びる領域の相互接続36は、ベース誘電積層体42に固定された誘電フィルム38の追加の積層シート上に形成される。半導体デバイス12の表面18上では、金属相互接続36の銅めっきは、半導体デバイス12の回路/接続パッド16から出て、ベース誘電積層体42及び誘電フィルム38内に形成されたビア/開口34を通って誘電フィルム38の外側表面にわたって延び、相互接続36は、フィルム38上、及び表面20上に形成された相互接続36とは反対側のフィルム38の側面上で半導体デバイス12のエッジ24を通過して延びており、そこから電気的に絶縁されるようにする。好都合には、半導体デバイスパッケージ10の構造は、高い降伏電圧及び低いインダクタンスループを有するパッケージをもたらす。すなわち、第1及び第2のパッシベーション層22、30並びに金属相互接続36は、10kVの高い降伏電圧を提供することができ、その厚みは、半導体デバイスパッケージ10におけるアノード及びカソード間の寄生インダクタンスを減少させるようにも制御される。半導体デバイスパッケージ10の構造は、改善され/効率的な動作周波数で作動するのを可能にし、後続の信号伝送例えば、フーリエ処理での方形波パルスの生成に対してのスイッチング時間が短く、信号強度が向上される。図2から10を参照すると、本発明の実施形態による、半導体デバイスパッケージ10を製造する技術の種々の処理ステップが記載されている。図2に示すように、半導体デバイスパッケージ10の堆積プロセスは、半導体デバイス12上への第1のパッシベーション又は誘電体層22の施工から始まる。第1のパッシベーション層22は、半導体デバイス12の表面18、20及びエッジ24の周囲に形成され、半導体デバイスの基板14及び金属回路/接続パッド16を覆うようにする。第1のパッシベーション層22は、窒化ケイ素又は酸化ケイ素などの高性能フィルムの形態であり、均一な厚みを有するように半導体デバイス12上に施工される。本発明の1つの実施形態によれば、窒化ケイ素/酸化ケイ素のパッシベーション層22は、プラズマ化学気相堆積法PECVDを用いてほぼ1~2ミクロン程度の厚みを有するように施工される。従って、第1のパッシベーション層22は、半導体デバイス12のエッジ24をパッシベートすると共に、更に基板14及び金属回路/接続パッド16の表面を保護する役割を果たす。ここで図3を参照すると、堆積プロセスの次のステップにおいて、第1のパッシベーション層22がそこに施工された状態の半導体デバイス12は、接着層40並びに積層体/フィルムの形態である同伴するベース誘電体層42に載置される。本発明の実施形態によれば、ベース誘電体層42は、Kapton登録、Ultem登録、ポリテトラフルオロエチレンPTFE、Upilex登録、ポリスルホン材料例えば、Udel登録、Radel登録、或いは、液晶高分子LCP又はポリイミド材料のような別のポリマーフィルムなど、複数の誘電材料の何れかから形成することができる。接着層40及びベース誘電積層体42上に半導体デバイス12を載置すると、接着層40が硬化され、該半導体デバイス12を誘電積層体42上に固定する。堆積プロセスは、別の誘電体又はパッシベーション層すなわち、第2のパッシベーション層の半導体デバイス12の表面20及びエッジ24上への施工に進む。本発明の実施形態によれば、図4~7において以下で図示され説明されるように、このような誘電体層は、誘電材料の予形成積層シート又はフィルムの施工により、或いは、スプレーコーティング塗布、成形プロセス、又は選択的堆積プロセスすなわち、直接描画法により液体誘電材料の施工によるなど、複数の施工プロセスの何れかに従って施工することができる点は理解される。図4Aから4Cを参照すると、本発明の1つの実施形態によれば、誘電体材料44の積層シートが、半導体デバイス12の表面20及びエッジ24を覆って施工され、これらの間に接着層46例えば、Bステージ、粘着性接着剤が含められて誘電体材料44のシートを半導体デバイス12に固定する。図4Aに示すように、誘電体シート44の厚みは、第1のパッシベーション層22の厚みよりも大きく、この誘電体シート44の厚みは、半導体デバイス12に必要とされる絶縁破壊強度に基づいて決定され制御される。一般に、誘電体シート44の厚みは、必要とされる1kVの絶縁破壊強度ごとにおよそ10から50ミクロンの範囲になる。図4Aに示すように、誘電体材料44の積層シートが半導体デバイス12の表面20及びエッジ24を覆って施工されると、半導体デバイス12のエッジ24に隣接して空隙48が残される場合があり、これはテンティングと呼ばれる。空隙48は、堆積プロセスの次のステップにおいて、図4Bで示すようにエポキシ又はポリイミド材料50で充填され、その後で硬化される。1つの特定の実施形態によれば、空隙48は、一方の端部からエポキシ/ポリイミド材料50で充填され、他方の端部には通気孔図示せずが設けられて空気を外に放出する。テンティングが見られない場合には、図4Bに示すステップは必要ではないことは理解される。次に、図4Cを参照すると、本発明の1つの実施形態によれば、誘電体材料52の追加の積層シートは、半導体デバイスパッケージ10の消費電力に応じて、半導体デバイス12の表面20及びエッジ24を覆って施工することができるすなわち、更に絶縁耐力を強化する。従って、誘電体材料52の1つの追加シートは、誘電体シート44の上部に位置付けることができ、これらの間に接着層54を含めてシート44、52を共に固定する。図4Cに示していないが、必要に応じて、半導体デバイス12の表面20上に更に追加のシートを付加してもよい。図4Aから4Cに示す誘電積層体44、52は、連続した積層体として形成されるが、代替として、本発明の別の実施形態による、予パターン形成された積層体を堆積できる点は理解される。すなわち、誘電積層体44、52は、半導体デバイス12上に積層される前に予穿孔又はアブレーションされるビア及び/又は追加開口図示せずを有することができる。これらのビア及び/又は開口は、半導体デバイス12上の回路/接続パッド16に対応する位置に形成することができる。次に、図5を参照すると、本発明の別の実施形態によれば、スプレーコーティング塗布により半導体デバイス12の表面20及びエッジ24を覆って液体誘電体材料が施工される。液体誘電体材料は、第1のパッシベーション層22の厚みよりも大きな厚みを有する誘電体層58が形成されるように、半導体デバイス12上にスプレーされ、この誘電体層58の厚みは、半導体デバイス12に必要とされる絶縁破壊強度に基づいて決定され制御される。上述のように、誘電体層58の厚みは、必要とされる1kVの絶縁破壊強度ごとにおよそ10から50ミクロンの範囲になる。誘電体層58の所望の厚み及び幾何形状に応じて、複数のスプレーコーティングステップの実施が必要となる場合がある。ここで図6A~6Cを参照すると、本発明の別の実施形態によれば、結果として得られる誘電体層の形状及び厚みを制御するために成形型を利用して、半導体デバイス12の表面20及びエッジ24を覆って液体誘電体材料が施工される。図6Aに示すように、半導体デバイス12及び接着されたベース誘電体層42は、半導体デバイス12が下向きになるように反転される。次に、半導体デバイス12は、これらの下方に位置する成形型60に載置され、半導体デバイス12は、例えば、成形型60の中心に形成された突出部62により成形型60内の所定位置に保持され、半導体デバイス12と成形型60との間にスペースが形成されるようになる。成形型60内での半導体デバイス12の正確な位置決めは、例えば、ピン整列機構図示せずにより可能にすることができる。次のステップにおいて、図6Bに示すように、成形型60は、例えば、エポキシ又はポリイミドのような液体誘電体材料64で充填され、該液体は、成形型内に設けられた充填ポート図示せずを通って半導体デバイス12及び成形型60間のスペースに注入される。誘電体材料64の注入を可能にするために、通気ポート図示せずも設けられる。成形型60が液体誘電体材料64で充填されると、誘電体が硬化されて、図6Cに示すように成形型が取り外され、半導体デバイス12の表面20及びエッジ24を覆う完成した誘電体層66が形成される。成形型60は、Teflon登録又は類似の材料から構成されるので、誘電体層66は、成形型60から取り外される際に該成形型60に固着させるべきではない。次に、図7を参照すると、本発明の更に別の実施形態によれば、液体誘電体材料は、選択的堆積プロセス又は、直接描画プロセスによって半導体デバイス12の表面20及びエッジ24上に施工される。半導体デバイス12上への誘電体材料の直接描画において、誘電体材料は、液体形態の誘電体材料のライン又はドット70を堆積させるプログラム可能分配ツール図示せずを用いて分配される。例えば、プログラム可能分配ツールは、液体形態の誘電体材料のライン又はドット70を選択的に堆積させるインクジェットプリントタイプの形態とすることができる。ライン/ドット70は、半導体デバイス12の必要なカバレッジを得るように描かれ、複数の層内に施工されて誘電体材料の必要な幾何形状及び厚みを得ることができる。次いで、施工した誘電体材料のライン/ドット70は、硬化されてパッシベーションを完成する。次に、図8を参照すると、図4から図7の実施形態において図示され説明された技術のうちの何れかによって、半導体デバイス12の表面20及びエッジ24上に第2の誘電層又はパッシベーション層以下では一般に参照符号30で示すを施工すると、半導体デバイスパッケージ10の堆積プロセスは、第2のパッシベーション層30のアブレーションに進むことができる。すなわち、第2のパッシベーション層30の正確な所望幾何形状/厚みが得られない一部のケースでは、プロファイルに対する僅かな修正の実施を必要とする場合があることは理解される。使用される1つの方法は、過剰材料をアブレーションで除去し、パッシベーション層30の必要なプロファイルを得るレーザアブレーション又は類似の方法である。図8に示すように、パッシベーション層30は、半導体デバイス12の台形形状と一致するように台形形状を有するものとして図示されているが、例えば、矩形形状など、パッシベーション層30及び半導体デバイス12の両方について他の形状及び構成が想定されることは理解される。積層体施工図4A~4C、スプレーコーティング施工図5、成形施工図6A~6C、又は直接描画施工図7を含む、上述の誘電体材料施工法の何れかにおいて、レーザアブレーション又は別の方法を用いて第2のパッシベーション層30の厚み及び/又は幾何形状の修正を実施することができる。しかしながら、第2のパッシベーション層30の所望の幾何形状が、特に成形施工又は直接描画施工を用いて想定できるような、半導体デバイス12上への誘電体材料の最初の施工の際に得られた場合、厚み及び幾何形状を変更するために第2のパッシベーション層30のアブレーションを行わなくてもよいことは理解される。図8に更に示すように、半導体デバイス12は、半導体デバイス12のエッジ24に沿って第2のパッシベーション層30の所望のプロファイルを過ぎて外に延びるあらゆる誘電積層体並びに付随する接着層の部分が除去されるようにトリミングされる。図8に示す本発明の実施形態によれば、ベース誘電積層体42及び接着層40の一部は、例えばレーザアブレーションなどを用いて半導体デバイス12からトリミングされる。しかしながら、例えば、図4Cに示す誘電積層体52及び接着層56のような、半導体デバイス12のエッジ24に沿って第2のパッシベーション層30の所望のプロファイルを過ぎて外に延びる付加的な誘電積層体もトリミングすることができることは理解される。半導体デバイス12の表面20及びエッジ24の周囲に形成された誘電体材料から何らかの過剰な材料を除去することと同様に、半導体デバイス12のエッジ24に沿って第2のパッシベーション層30の所望のプロファイルを過ぎて外に延びるあらゆる誘電積層体42のトリミングは、半導体デバイス12に付加された誘電体層の残りの部分の所望の形状を得るために実施することができる。従って、図8の実施形態において、ベース誘電積層体42から外にある半導体デバイス12のトリミングは、半導体デバイス12の周囲の第2のパッシベーション層30の全体的な台形形状を維持するようにある角度を付けて実施される。次に、図9を参照すると、第2のパッシベーション層30を成形し、ベース誘電体層42から外にある半導体デバイス12をトリミングすると、パッシベート半導体デバイス72が形成される。続いて、パッシベート半導体デバイス72は、接着層76を介して誘電体シート例えば、ポリイミドシート74に取り付けられる。図9に示すように、誘電体シート74は、予めカットされたウィンドウ78開口を含み、該ウィンドウは、半導体デバイス12のサイズにほぼ一致する。しかしながら、誘電体シート74はまた、連続シートすなわち、予めカットされたウィンドウがないの形態とすることができ、誘電体シート74上にパッシベート半導体デバイス72を配置した後に続いて形成することができることは理解される。パッシベート半導体デバイス72を誘電体シート74に固定すると、半導体デバイスパッケージ10の堆積プロセスは、図10から13に示すパターン形成及び相互接続ステップに進む。これらの堆積ステップに関して、半導体デバイス12の表面20及びエッジ24の上に第2のパッシベーション層30を施工するのに使用される技術により、パッシベーション層30をパターン形成すること、及び半導体デバイス12の上部及び底部に電気相互接続を形成することに関して必要とされる正確なステップが決定付けられることは理解される。パターン形成及び相互接続ステップで利用されるこのような正確な堆積プロセスステップの変形形態を以下で取り上げる。図10を参照すると、本発明の1つの実施形態によれば、ビア及びコンタクト領域すなわち、開口34が第1及び第2のパッシベーション層22、30内に形成され、半導体デバイス12の回路/接続パッド16にアクセスできるようにする。ビア/開口34は、半導体デバイス12上の回路/接続パッド16に相当する位置に形成され、ビア/開口34は、回路/接続パッド16の上に形成された第1のパッシベーション層22にまで下がって形成される。本発明の実施形態によれば、ビア/開口34は、レーザアブレーション又はレーザ孔加工プロセス、プラズマエッチング、フォトディフィニション、又は機械的孔加工プロセスを用いて形成することができる。第2のパッシベーション層30が、図4A~4Cに示すシート44、52のような1つ又はそれ以上の誘電積層体/シートの形態で施工される本発明の実施形態において、ビア/開口34は、半導体デバイス12の上に施工された誘電体層及び接着層を貫通して機械的に孔加工することができる。第2のパッシベーション層30が、図5~7におけるような、スプレーコーティング、直接描画法、又は成形によって施工される本発明の実施形態において、ビア/開口34は、レーザアブレーション又はレーザ孔加工を用いて、パッシベーション層30内でデバイス12への相互接続を必要とする領域に形成することができる。しかしながら、第2のパッシベーション層30を施工する特定の方法は、その後のビア/開口34のアブレーション又は孔加工の必要性を排除することができることは理解される。例えば、成形型又は直接描画法を利用した誘電体材料の施工において、1つ又はそれ以上のビア/開口34を第2のパッシベーション層30に既に形成しておいてもよい。パターン形成/相互接続プロセスの次のステップにおいて、図11に示すように、ビア/開口34は更に、該ビア/開口34に相当する位置にて回路/接続パッド16の上に存在する第1のパッシベーション層22を取り除くことにより、半導体デバイス12上の回路/接続パッド16まで下方に延長される。本発明の1つの実施形態によれば、半導体デバイス12の金属回路及び接続パッド16に隣接する第1のパッシベーション層22は、反応性イオンエッチングRIEプロセスを用いて除去されるが、他の好適な技術も利用できることは想定される。第1のパッシベーション層22の除去によりビア/開口34を延長すると、半導体デバイス12の回路/接続パッド1が露出され、これら回路/接続パッドに対する電気相互接続が形成されるようにする。回路/接続パッド16まで下方へのビア/開口34の形成が完了すると、ビア/開口34は清浄化されRIE煤除去プロセスなどにより、その後、図12に示すように金属化されて相互接続36を形成する。金属相互接続36は通常、スパッタリングと電気めっき施工の組み合わせによって形成される。例えば、最初に、スパッタリングプロセスによってチタン接着層及び銅シード層を施工し、その後、電気めっきプロセスが所望のレベルまで銅の厚みを増大させることができる。続いて、施工した金属材料がパターン形成されて、所望の形状を有する相互接続36にする。図12に示すように、金属相互接続36は、半導体デバイス12上で回路/接続パッド16への直接金属及び電気接続を形成する。金属相互接続36は、半導体デバイス12の回路/接続パッド16から外に、ビア/開口34を通って半導体デバイス12の対向する表面18、20にわたって延びる。金属相互接続36は更に、誘電体シート74上の銅めっきの形態など、誘電体シート74の対向する表面上で半導体デバイス12のエッジ24を通過して外に延びる。半導体デバイス12が光学ダイオードすなわち、光ベースのスイッチングを備えたダイオードの形態である本発明の1つの実施形態によれば、ベース誘電体層42の追加部分80を除去するために、更なるパターン形成ステップが実施される。図13に示すように、ベース誘電体層42及び接着層40の一部80は、パッシベート半導体デバイス72の表面18からアブレーションされ、金属回路/接続パッド16がブレーション用のバックストップ又はマスクとして機能する。従って、パッシベート半導体デバイス72の表面18上に開放窓82が形成され、光ダイオード12に光を到達させることができるようになる。このような実施形態において、第1のパッシベーション層22は、半導体デバイスパッケージ10の光学窓82の保護を提供しながら、光を透過させることができる光学的に透明で且つ反射防止性の材料から構成されることになることは理解される。本発明の別の実施形態によれば、半導体デバイスパッケージ10の特定の用途において、並列及び/又は直列に配列されたこのような半導体デバイスパッケージ10のアレイを利用することが望ましい場合があることは理解される。従って、半導体デバイスパッケージ10のアレイを組み立てる効率的な技法が極めて望ましい。ここで図14~17を参照すると、本発明の1つの実施形態によれば、このようなパッケージのアレイの組み立て/接合に対応するために、半導体デバイスパッケージ10上に重ね継手が形成される。図14に示すように、半導体デバイスパッケージ10のパターン形成及び相互接続が完了すると、誘電体シート74及び接着層76は、半導体デバイス12の対向する側部上で重ね継手が形成されるのが望ましい区域84にてアブレーションにより除去される。図14に示すように、その上に金属相互接続例えば、銅めっき36が存在しない誘電体シート74の区域においてアブレーションが実施される。誘電体シート74及び接着層76のアブレーション後、パッシベート半導体デバイス72の表面20上に追加の接着層86及び誘電体シート88が施工/積層され、接着層86及び誘電体シート88は、図15で分かるように、重ね継手を通過して外に延びる。重ね継手形成プロセスの次のステップにおいて、図16に示すように、付加的に施工された接着層86は、重ね継手区域84においてアブレーションされ、当該重ね継手区域84に誘電体シート88だけが残るようにする。次いで、誘電体シート74及び接着層76の残りの部分、並びに重ね継手区域84の外側にあるすなわち、半導体デバイス12から離れている誘電体シート88及び接着層86の残りの部分は、図17に示す最終アブレーションステップにおいて除去され、規定の重ね継手90をその上に有する完成した半導体デバイスパッケージ10が、付加した誘電体シート88から個別化されるようになる。完成半導体デバイスパッケージ10内での重ね継手90の形成は、デバイスパッケージの別の同一のデバイスへの接合を容易にすることができ、その結果、半導体デバイスパッケージ10のアレイを容易に形成することができるようになる。ここで、図18から20を参照すると、重ね継手を用いた半導体デバイスパッケージのアレイを組み立てる組み立てプロセスが図示されている。図18に示すように、組み立てプロセスの第1のステップにおいて、重ね継手90の誘電体シート88上に接着フィルム又は液体92を堆積させる。組み立てプロセスの次のステップにおいて、図19に示すように、ピン整列システム図示せず又は同様の整列ツールなどを用いて、1つ又はそれ以上の追加の半導体デバイスパッケージ94を半導体デバイスパッケージ10と整列させる。本発明の1つの実施形態によれば、次に、積層プレス図示せずを利用して、重ね継手90上の井接着剤92を加熱し、半導体デバイスパッケージ10を追加の半導体パッケージ94に接着可能にする。より具体的には、接着剤92は、半導体デバイスパッケージ10の誘電体シート88を半導体パッケージ94の誘電体シート88に固定する。接着剤92は、半導体デバイスパッケージ10と半導体デバイスパッケージ94との間の機械的な接合を可能にするが、デバイスパッケージ間の電気的接続を形成する機構も依然として必要である。すなわち、図20に示すように、導電性材料/構成要素96が半導体デバイスパッケージ10のエッジ上に設けられており、半導体デバイスパッケージ94まで覆って延びている。例えば、金属ストリップ、はんだ、又は他の導電性材料例えば、導電性接着剤を半導体デバイスパッケージ10、94間に設ける。はんだ96は、例えば、半導体デバイスパッケージ10の対向する側部上に形成され、誘電体シート74及び誘電体シート88の外向きの対向面上にある相互接続例えば、銅めっき36上に施工する。従って、はんだ96は、隣接する半導体デバイスパッケージ10、94の相互接続36に機械的及び電気的に直接結合され、これらの間に電気的接続を形成する。半導体デバイスパッケージ10、94のアレイを形成することに関して、各半導体デバイスパッケージ10図2から12に示すようなを個々に構成する堆積技術は、半導体デバイスパッケージ10、94のアレイにおける各半導体デバイスパッケージのインダクタンス、キャパシタンス、及び抵抗のマッチングをもたらす高度に再現性のあるプロセスであることは理解される。半導体デバイスパッケージ10、94のアレイにおける各半導体デバイスパッケージのインダクタンス、キャパシタンス、及び抵抗をマッチングさせることは、有利なことに、改善された動作性能を有するアレイをもたらす結果となる。従って、本発明の1つの実施形態によれば、半導体デバイスパッケージは、半導体材料から構成される基板と、該基板上に形成された複数の金属接続パッドとを有する半導体デバイスを含み、該複数の金属接続パッドは、半導体デバイスの対向する第1及び第2の表面の各々上に形成されており、該第1及び第2の表面間に半導体デバイスのエッジが延びる。半導体デバイスパッケージはまた、半導体デバイス及び基板上に形成された複数の金属接続パッドを覆うように半導体デバイス上に施工された第1のパッシベーション層と、半導体デバイスの第1の表面に付加され且つ第1のパッシベーション層よりも大きな厚みを有するベース誘電体積層シートを含む。半導体デバイスパッケージは、更に、第1のパッシベーション層よりも大きな厚みを有し且つ半導体デバイスの第2の表面及びエッジを覆うように第1のパッシベーション層及び半導体デバイスの上に施工される第2のパッシベーション層と、半導体デバイスの複数の金属接続パッドに電気的に結合された複数の金属相互接続とを含み、複数の金属相互接続の各々が、第1及び第2のパッシベーション層及びベース誘電体積層シートを通って形成されるそれぞれのビアを貫通して延びて、複数の金属接続パッドのうちの1つと直接金属接続を形成する。本発明の別の実施形態によれば、半導体デバイスパッケージを形成する方法は、半導体材料から構成される基板と、該基板上に形成された複数の金属接続パッドとを有する半導体デバイスを提供するステップを含み、該複数の金属接続パッドは半導体デバイスの上面及び底面上に形成される。本方法はまた、半導体デバイスの上面及び底面上並びに上面及び底面間に延びる半導体デバイスのエッジ上に第1のパッシベーション層を施工するステップと、半導体デバイスの底面にベース誘電体フィルムを接着するステップと、半導体デバイスの上面及びエッジの上並びに第1のパッシベーション層の上に第2のパッシベーション層を施工してパッシベート半導体デバイスを形成するステップとを含み、第2のパッシベーション層は第1のパッシベーション層よりも大きい厚みを有する。本方法は更に、複数の金属相互接続に露出するように、ベース誘電体フィルム並びに第1及び第2のパッシベーション層をパターン形成するステップと、パターン形成されたベース誘電体フィルム並びにパターン形成された第1及び第2のパッシベーション層を貫通して延びる複数の金属相互接続を形成して、複数の金属接続パッドとの直接金属接続を形成するステップと、を含む。本発明の更に別の実施形態によれば、半導体デバイスパッケージを形成する方法は、半導体材料から構成される基板と、該基板上に形成された複数の金属接続パッドとを有する半導体デバイスを提供するステップを含み、該複数の金属接続パッドは半導体デバイスの上面及び底面上に形成される。本方法はまた、半導体デバイスの上面及び底面をパッシベートし、且つ半導体デバイスのエッジをパッシベートするように半導体デバイスの周囲に薄い第1のパッシベーション層を施工するステップと、半導体デバイスの底面にベース誘電積層体を施工するステップと、半導体デバイスの少なくともエッジの上及び第1のパッシベーション層の上に第2のパッシベーション層を施工してパッシベート半導体デバイスを形成するステップとを含み、第2のパッシベーション層は、半導体デバイスパッケージに対して所望の降伏電圧を提供し且つ半導体デバイスパッケージに対し最小の寄生インダクタンスを更に提供する厚みを有するように施工される。本方法は更に、ベース誘電体積層フィルム及び第1及び第2のパッシベーション層をパターン形成して、そこを貫通する複数のビアを形成するステップと、ビアを貫通して延びる複数の金属相互接続を形成して、複数の金属接続パッドとの直接金属接続を形成するステップと、を含む。限られた数の実施形態のみに関して本発明を詳細に説明してきたが、本発明はこのような開示された実施形態に限定されないことは理解されたい。むしろ、本発明は、上記で説明されていない多くの変形、改造、置換、又は均等な構成を組み込むように修正することができるが、これらは、本発明の技術的思想及び範囲に相応する。加えて、本発明の種々の実施形態について説明してきたが、本発明の態様は記載された実施形態の一部のみを含むことができる点を理解されたい。従って、本発明は、上述の説明によって限定されると見なすべきではなく、添付の請求項の範囲によってのみ限定される。