"第1導電型の半導体から成る基板と、前記基板中に形成され、光電変換によって生じた電荷を蓄積する、前記第1導電型とは異なる第2導電型の半導体から成る受光部と、前記基板中に形成され、前記第2導電型の半導体から成り、前記受光部よりも前記第2導電型の不純物の濃度が高い浮遊拡散領域と、前記基板上に設けられる絶縁層と、前記絶縁層上かつ少なくとも前記受光部及び前記浮遊拡散領域の間に設けられる前記第2導電型のゲート電極と、を備え、前記ゲート電極は、前記浮遊拡散領域側ほど前記第2導電型の不純物の濃度が高く、前記受光部側ほど前記第2導電型の不純物の濃度が低いことを特徴とする固体撮像素子。前記ゲート電極は、前記受光部側の第1領域と、前記浮遊拡散領域側であり前記第2導電型の不純物の濃度が前記第1領域よりも高い第2領域と、を備えることを特徴とする請求項1に記載の固体撮像素子。前記ゲート電極の前記第2領域に対して電気的に接続されるコンタクトプラグを、さらに備えることを特徴とする請求項2に記載の固体撮像素子。前記ゲート電極の、前記第2導電型の不純物の濃度が、1×1016cm-3以上5×1020cm-3以下の範囲内であることを特徴とする請求項1~3のいずれか1項に記載の固体撮像素子。前記ゲート電極が、ポリシリコンから成ることを特徴とする請求項1~4のいずれか1項に記載の固体撮像素子。第1導電型の半導体から成る基板上に絶縁層を形成し、当該絶縁層上にゲート電極を形成するゲート電極形成ステップと、前記ゲート電極の一方の端部側となる前記基板内の領域に、前記第1導電型とは異なる第2導電型の不純物を注入することで、光電変換によって生じた電荷を蓄積する受光部を形成する受光部形成ステップと、前記ゲート電極の他方の端部側となる前記基板内の領域に、前記受光部よりも前記第2導電型の不純物の濃度が高くなるように前記第2導電型の不純物を注入することで、浮遊拡散領域を形成する浮遊拡散領域形成ステップと、前記ゲート電極に、前記浮遊拡散領域側ほど前記第2導電型の不純物の濃度が高く、前記受光部側ほど前記第2導電型の不純物の濃度が低くなるように、前記第2導電型の不純物を注入するゲート電極不純物注入ステップと、を備えることを特徴とする固体撮像素子の製造方法。前記ゲート電極不純物注入ステップが、前記受光部側の第1領域に、前記第2導電型の不純物を注入する第1領域不純物注入ステップと、前記浮遊拡散領域側の第2領域に、前記第1領域不純物注入ステップで前記第1領域に注入される前記第2導電型の不純物の濃度よりも高くなるように、前記第2導電型の不純物を注入する第2領域不純物注入ステップと、を備えることを特徴とする請求項6に記載の固体撮像素子の製造方法。前記第1領域不純物注入ステップと前記受光部形成ステップとを同時に行う第1注入方法と、前記第2領域不純物注入ステップと前記浮遊拡散領域形成ステップとを同時に行う第2注入方法と、の少なくとも一方を実行することを特徴とする請求項7に記載の固体撮像素子の製造方法。前記ゲート電極の前記第2領域に対して電気的に接続されるコンタクトプラグを形成する、コンタクトプラグ形成ステップを、さらに備えることを特徴とする請求項7または8に記載の固体撮像素子の製造方法。前記ゲート電極不純物注入ステップの終了後に熱処理を行う熱処理ステップを、さらに備えることを特徴とする請求項6~9のいずれか1項に記載の固体撮像素子の製造方法。前記熱処理ステップが800°C以上で熱処理を行うものであることを特徴とする請求項10に記載の固体撮像素子の製造方法。上述の転送トランジスタ100では、ゲート電極106が、導電型が異なる2つの領域106a,106bから成る。そのため、当該2つの領域106a,106bのそれぞれに対して電気的に接続する導電性の層シリサイド層107を、別途設ける必要がある。さらに、ゲート電極106の2つの領域106a,106bに対して、導電型が異なる2種類の不純物を別々に注入する必要がある。したがって、必然的に工程数が増加して、製造工程が煩雑化したり、必要な材料及び器具例えば、フォトマスクなどの種類が増加することで高コスト化したりするため、問題となる。さらに、シリサイド層107は、導電型が異なる2つの領域106a,106bのそれぞれに対して電気的に接続する必要があるため、ゲート電極106上の全面を覆うように設けられる。このシリサイド層107の形成には金属元素が必要であるが、当該金属元素は、基板101内にまで拡散するなど固体撮像素子を汚染し得る。したがって、当該汚染によって、固体撮像素子が生成する画像中に白点などのノイズが発生するため、問題となる。そこで、本発明は、生成する画像中のノイズを抑制するとともに容易に製造することが可能な固体撮像素子やその製造方法を提供することを目的とする。上記目的を達成するため、本発明は、第1導電型の半導体から成る基板と、前記基板中に形成され、光電変換によって生じた電荷を蓄積する、前記第1導電型とは異なる第2導電型の半導体から成る受光部と、前記基板中に形成され、前記第2導電型の半導体から成り、前記受光部よりも前記第2導電型の不純物の濃度が高い浮遊拡散領域と、前記基板上に設けられる絶縁層と、前記絶縁層上かつ少なくとも前記受光部及び前記浮遊拡散領域の間に設けられる前記第2導電型のゲート電極と、を備え、前記ゲート電極は、前記浮遊拡散領域側ほど前記第2導電型の不純物の濃度が高く、前記受光部側ほど前記第2導電型の不純物の濃度が低いことを特徴とする固体撮像素子を提供する。この固体撮像素子では、ゲート電極下において、受光部側ほど大きく浮遊拡散領域側ほど小さいポテンシャルが形成される。そのため、ゲート電極下に発生する電荷が、当該ポテンシャルの傾斜に沿って浮遊拡散領域に流れ込み易くなる。したがって、受光部に電荷を蓄積する際受光部及び浮遊拡散領域間を非導通にする際に、ゲート電極下の暗電流を成す電荷を、効率良く浮遊拡散領域へ排除することが可能になる。なお、浮遊拡散領域に排除された電荷は、浮遊拡散領域のリセットによって、浮遊拡散領域から外部へ排除される。このように、この固体撮像素子では、図9に示す固体撮像素子とは異なる方法で、暗電流を低減する。さらに、この傾斜したポテンシャルは、ゲート電極に第2導電型の不純物を注入するだけで形成可能である。そのため、ゲート電極への不純物の注入に伴う工程数の増加を、抑制することが可能になる。したがって、製造工程の煩雑化や高コスト化を抑制することができる。さらに、この固体撮像素子では、ゲート電極上の全面を覆う導電性の層例えば、図9及び図10に示したシリサイド層107を設ける必要がない。そのため、当該導電性の層に含まれる金属元素等による汚染を、抑制することが可能になる。さらに、上記特徴の固体撮像素子であって、前記ゲート電極は、前記受光部側の第1領域と、前記浮遊拡散領域側であり前記第2導電型の不純物の濃度が前記第1領域よりも高い第2領域と、を備えると、好ましい。この固体撮像素子では、ゲート電極への第2導電型の不純物の注入を、2つの工程で行うことが可能である。そのため、ゲート電極への不純物の注入に伴う工程数の増加を、抑制することが可能になる。さらに、第1領域及び受光部に対して同時に第2導電型の不純物を注入したり、第2領域及び浮遊拡散領域に対して同時に第2導電型の不純物を注入したりすることで、工程数を増加させることなく、ゲート電極へ第2導電型の不純物を注入することが可能になる。さらに、上記特徴の固体撮像素子であって、前記ゲート電極の前記第2領域に対して電気的に接続されるコンタクトプラグを、さらに備えると、好ましい。この固体撮像素子では、コンタクトプラグを介して第2領域に電位を印加し、さらに第2領域を介して第1領域にも電位を印加する。そのため、第2領域に対してコンタクトプラグを電気的に接続するだけで、第1領域及び第2領域の双方に電位を印加することが可能になる。さらに、上記特徴の固体撮像素子であって、前記ゲート電極の、前記第2導電型の不純物の濃度が、1×1016cm-3以上5×1020cm-3以下の範囲内であると、好ましい。さらに、上記特徴の固体撮像素子であって、前記ゲート電極が、ポリシリコンから成ると、好ましい。また、本発明の固体撮像素子の製造方法は、第1導電型の半導体から成る基板上に絶縁層を形成し、当該絶縁層上にゲート電極を形成するゲート電極形成ステップと、前記ゲート電極の一方の端部側となる前記基板内の領域に、前記第1導電型とは異なる第2導電型の不純物を注入することで、光電変換によって生じた電荷を蓄積する受光部を形成する受光部形成ステップと、前記ゲート電極の他方の端部側となる前記基板内の領域に、前記受光部よりも前記第2導電型の不純物の濃度が高くなるように前記第2導電型の不純物を注入することで、浮遊拡散領域を形成する浮遊拡散領域形成ステップと、前記ゲート電極に、前記浮遊拡散領域側ほど前記第2導電型の不純物の濃度が高く、前記受光部側ほど前記第2導電型の不純物の濃度が低くなるように、前記第2導電型の不純物を注入するゲート電極不純物注入ステップと、を備えることを特徴とする。この固体撮像素子の製造方法では、ゲート電極下において受光部側ほど大きく浮遊拡散領域側ほど小さいポテンシャルが形成される固体撮像素子を、製造することができる。当該固体撮像素子は、ゲート電極下に発生する電荷が、当該ポテンシャルの傾斜に沿って浮遊拡散領域に流れ込み易くなっている。したがって、当該固体撮像素子は、受光部に電荷を蓄積する際受光部及び浮遊拡散領域間を非導通にする際に、ゲート電極下の暗電流を成す電荷を、効率良く浮遊拡散領域へ排除することが可能である。なお、浮遊拡散領域に排除された電荷は、浮遊拡散領域のリセットによって、浮遊拡散領域から外部へ排除される。このように、この固体撮像素子の製造方法によって得られる固体撮像素子では、図9に示す固体撮像素子とは異なる方法で、暗電流を低減する。さらに、この固体撮像素子の製造方法では、ゲート電極に第2導電型の不純物を注入するだけで、上記の傾斜したポテンシャルを形成する。そのため、ゲート電極への不純物の注入に伴う工程数の増加を、抑制することが可能になる。したがって、製造工程の煩雑化や高コスト化を抑制することができる。さらに、この固体撮像素子の製造方法では、ゲート電極上の全面を覆う導電性の層図9及び図10に示したシリサイド層107を設けない。そのため、当該導電性の層に含まれる金属元素等による汚染を、抑制することが可能になる。さらに、上記特徴の固体撮像素子の製造方法であって、前記ゲート電極不純物注入ステップが、前記受光部側の第1領域に、前記第2導電型の不純物を注入する第1領域不純物注入ステップと、前記浮遊拡散領域側の第2領域に、前記第1領域不純物注入ステップで前記第1領域に注入される前記第2導電型の不純物の濃度よりも高くなるように、前記第2導電型の不純物を注入する第2領域不純物注入ステップと、を備えると、好ましい。この固体撮像素子の製造方法では、ゲート電極不純物注入ステップを、2つの工程で行うことが可能になる。そのため、ゲート電極への第2導電型の不純物の注入に伴う工程数の増加を、抑制することが可能になる。さらに、上記特徴の固体撮像素子の製造方法であって、前記第1領域不純物注入ステップと前記受光部形成ステップとを同時に行う第1注入方法と、前記第2領域不純物注入ステップと前記浮遊拡散領域形成ステップとを同時に行う第2注入方法と、の少なくとも一方を実行すると、好ましい。この固体撮像素子の製造方法では、浮遊拡散領域や受光部への第2導電型の不純物の注入に併せて、ゲート電極にも第2導電型の不純物を注入する。そのため、工程数を増加させることなく、ゲート電極へ第2導電型の不純物を注入することが可能になる。さらに、上記特徴の固体撮像素子の製造方法であって、前記ゲート電極の前記第2領域に対して電気的に接続されるコンタクトプラグを形成する、コンタクトプラグ形成ステップを、さらに備えると、好ましい。この固体撮像素子の製造方法では、第2領域に対してコンタクトプラグを電気的に接続するだけで、第1領域及び第2領域の双方に電位を印加し得る固体撮像素子を、製造することができる。さらに、上記特徴の固体撮像素子の製造方法であって、前記ゲート電極不純物注入ステップの終了後に熱処理を行う熱処理ステップを、さらに備えると、好ましい。上述の図9及び図10に示した転送トランジスタ100では、ゲート電極106に導電型の異なる2つの領域106a,106bが隣接して形成される。そのため、それぞれの領域106a,106bに含まれる不純物の拡散による補償を防止する必要があることから、熱処理が制約されて不純物の活性化が不十分になるなど、種々の問題が生じる。しかしながら、上記特徴の固体撮像素子の製造方法では、ゲート電極に1種類の不純物を注入するだけであるため、熱処理により不純物が拡散しても、濃度勾配が緩やかになるだけである。したがって、この固体撮像素子の製造方法では、熱処理等の制約を無くすまたは低減することが可能である。さらに、上記特徴の固体撮像素子の製造方法であって、前記熱処理ステップが800°C以上で熱処理を行うものであると、好ましい。なお、上述した第1導電型及び第2導電型は、p型及びn型である。例えば、基板を成す半導体がp型であれば、受光部を成す半導体はn型である。また例えば、基板を成す半導体がn型であれば、受光部を成す半導体はp型である。また、基板を成す半導体の導電型とは、基板の素子構造が形成される部分の導電型であり、基板全体の導電型を示す場合に限られず、ウェルの導電型を示す場合も当然に含まれる。上記特徴の固体撮像素子及び上記特徴の製造方法により製造される固体撮像素子は、電荷の蓄積時に生じる暗電流を低減することができるため、生成する画像中のノイズを抑制することが可能である。さらに、当該固体撮像素子は、転送トランジスタのゲート電極に1種類の不純物を注入するものであるため、容易に製造することが可能である。<画素回路の概略>最初に、本発明の実施形態に係る固体撮像素子CMOSイメージセンサに備えられる1つの画素回路の概略構成例及び概略動作例について、図面を参照して説明する。図1は、本発明の実施形態に係る固体撮像素子に備えられる1つの画素回路の概略構成例について示す回路図である。図1に例示する画素回路1は、アノードが接地されるとともに光電変換によって電子を生成するフォトダイオード2と、フォトダイオード2のカソードにソースが接続される転送トランジスタ3と、転送トランジスタ3のドレインに接続される浮遊拡散領域4と、ソースが浮遊拡散領域4に接続されドレインに電源電位VDDが供給されるリセットトランジスタ5と、ドレインに電源電位VDDが供給されゲート電極が浮遊拡散領域4に電気的に接続されるソースフォロアトランジスタ6と、ソースフォロアトランジスタ6のソースにドレインが接続される選択トランジスタ7と、選択トランジスタ7のソースが接続される信号線8と、を備える。図1に例示する画素回路1は、画素回路1を構成するそれぞれの素子がp型の基板上に形成され、フォトダイオード2が光電変換で生成した電子を蓄積する領域受光部、詳細は後述がn型、転送トランジスタ3、リセットトランジスタ5、ソースフォロアトランジスタ6及び選択トランジスタ7のそれぞれにおいて形成されるチャネルがn型である。なお、p型の基板とは、素子構造が形成される部分がp型である基板を意味しており、全体がp型である基板のみに限られず、一部がp型である基板例えば、全体がn型である基板にp型不純物を注入することで部分的にp型のウェルを形成した基板も当然に含まれる。ただし、以下では説明の簡略化のために、基板の全体がp型であるかのように図示及び説明する。また、基板の材料として、シリコンを用いることができる。この場合、p型不純物として、ホウ素などを用いることができる。またこの場合、n型不純物として、リンやヒ素などを用いることができる。さらに、これらの不純物は、例えばイオン注入などの方法を適用することで、基板内に注入することができる。なお、以下では説明の具体化のために、不純物の注入がイオン注入によって行われる場合について例示する。次に、図1を参照して、画素回路1の概略動作例について説明する。まず、フォトダイオード2に光が入射すると、光電変換によって電子及び正孔が発生し、電子がn型の受光部に蓄積される。このとき、転送トランジスタ3は、ゲート電極にローレベルの電位が印加されることで非導通状態になっている。その後、転送トランジスタ3のゲート電極にハイレベルの電位が印加されると、転送トランジスタ3が導通状態になることで、フォトダイオード2の受光部に蓄積された電子が浮遊拡散領域4に読み出される。これにより、浮遊拡散領域4の電位が、フォトダイオード2から読み出された電子の数即ち、入射した光の量に応じた電位になる。ただし、フォトダイオード2から浮遊拡散領域4に電子が読み出される前に、リセットトランジスタ5のゲート電極にハイレベルの電位が印加されてリセットトランジスタ5が導通状態になることで、浮遊拡散領域4が所定の電位に設定リセットされているものとする。これにより、フォトダイオード2から電子が読み出された後の浮遊拡散領域4の電位が、当該所定の電位から、読み出された電子の数に応じた大きさだけ低下する。そして、選択トランジスタ7のゲート電極にハイレベルの電位が印加されて、選択トランジスタ7が導通状態になると、ソースフォロアトランジスタ6は、ゲート電極に印加される浮遊拡散領域4の電位による信号を増幅する。ソースフォロアトランジスタ6によって増幅された信号は、選択トランジスタ7を介して信号線8に出力される。<転送トランジスタの構造>次に、上述した画素回路1に備えられる転送トランジスタ3の構造の一例について、図面を参照して説明する。図2は、本発明の実施形態に係る固体撮像素子に備えられる転送トランジスタの構造の一例を示す模式的な断面図である。図2に示すように、転送トランジスタ3は、p型p-well半導体から成る基板10と、基板10内の領域であり転送トランジスタ3のソースに相当するn型n-半導体から成る受光部21と、基板10内の領域であり受光部21上に形成されて基板10よりもp型不純物の濃度が高いp型p半導体から成るピニング領域22と、基板10内の領域であり転送トランジスタ3のドレインに相当し受光部21よりもn型不純物の濃度が高いn型n半導体から成る浮遊拡散領域4と、基板10上に設けられる絶縁層31と、絶縁層31上に設けられるゲート電極32と、ゲート電極32の受光部21側に形成される第1サイドウォール33と、ゲート電極32の浮遊拡散領域4側に形成される第2サイドウォール34と、基板10内の領域であり第1サイドウォール33の直下に形成されてピニング領域22よりもp型不純物の濃度が低いp型p-半導体から成る第1低濃度領域35と、基板10内の領域であり第2サイドウォール34の直下に形成されて浮遊拡散領域4よりもn型不純物の濃度が低いn型n-半導体から成る第2低濃度領域36と、基板10の上面に形成される層間絶縁膜11と、層間絶縁膜11中に形成されるとともにゲート電極32に対して電気的に接続するゲート電極用コンタクトプラグ12と、層間絶縁膜11中に形成されるとともに浮遊拡散領域4に対して電気的に接続する浮遊拡散領域用コンタクトプラグ13と、を備える。ゲート電極32は、少なくとも受光部21と浮遊拡散領域4との間に設けられ、例えばポリシリコンから成る。また、ゲート電極32は、浮遊拡散領域4側ほどn型不純物の濃度が高く、受光部21側ほどn型不純物の濃度が低くなっている。換言すると、ゲート電極32のn型不純物の濃度勾配は、浮遊拡散領域4側から受光部21側にかけて単調減少している。また例えば、ゲート電極32内のn型不純物の濃度は、1×1016cm-3以上5×1020cm-3以下の範囲内で変動している。詳細については後述するが、このようなゲート電極32は、浮遊拡散領域4側の第2領域32bが受光部21側の第1領域32aよりもn型不純物の濃度が大きくなるように、ゲート電極32に対してn型不純物を注入することで得られる。なお、ゲート電極用コンタクトプラグ12は、ゲート電極32の浮遊拡散領域4側の第2領域32bに対して、電気的に接続される。次に、図3を参照して、ゲート電極32の特性について説明する。図3は、ポリシリコンに注入するp型不純物及びn型不純物の濃度と仕事関数との関係を示すグラフである。なお、図中のp型不純物の濃度と仕事関数との関係を示すグラフは、n型不純物を注入して成る本例のゲート電極32に直接関係するものではない。しかしながら、後述のように、n型不純物に代えてp型不純物をゲート電極32に注入することも可能であり、その場合は当該グラフが関係する。なお、図3に示すグラフは、例えば特開2001-156288号公報の図2として開示されている。図3に示すように、ゲート電極32を成すポリシリコンのn型不純物の濃度を大きくすると、仕事関数が小さくなるため、ゲート電極32下のポテンシャルが小さくなる。したがって、ゲート電極32のn型不純物の濃度勾配を、上述のように浮遊拡散領域4側から受光部21側にかけて単調減少させると、ゲート電極32下のポテンシャルはその反対となり、受光部21側から浮遊拡散領域4側にかけて単調減少するように傾斜する。次に、転送トランジスタ3の動作の一例について、図面を参照して説明する。図4は、非導通状態における転送トランジスタのポテンシャルを示すグラフであり、図5は、導通状態における転送トランジスタのポテンシャルを示すグラフである。図4に示すように、転送トランジスタ3が非導通状態のとき、ゲート電極32下のポテンシャルが、受光部21の底よりも大きくなる。そのため、光電変換によって生成されて受光部21に蓄積される電子eは、浮遊拡散領域4に読み出されない。さらに、転送トランジスタ3が非導通状態のとき、ゲート電極32下において、例えば基板10と絶縁層31との界面から、暗電流を成す電子eが放出され得る。しかしながら、上述のようにゲート電極32下のポテンシャルは、受光部21側から浮遊拡散領域4側にかけて単調減少するように傾斜しているため、暗電流を成す電子eを、効率良く浮遊拡散領域4に排除することが可能である。またこのとき、上述のようにリセットトランジスタ5が導通状態であるため、浮遊拡散領域4に排除した電子eを、リセットトランジスタ5を介して浮遊拡散領域4から排除することが可能である。一方、図5に示すように、転送トランジスタ3が導通状態のとき、ゲート電極32下のポテンシャルが、受光部21の底よりも小さくなる。そのため、光電変換によって生成されて受光部21に蓄積された電子eが、浮遊拡散領域4に読み出される。このとき、上述のようにゲート電極32下のポテンシャルは、受光部21側から浮遊拡散領域4側にかけて単調減少するように傾斜しているため、受光部21に蓄積されていた電子eを、効率良く浮遊拡散領域4に読み出すことが可能である。上記の傾斜したポテンシャルは、ゲート電極32にn型導電型の不純物を注入するだけで形成可能である。そのため、ゲート電極32への不純物の注入に伴う工程数の増加を、抑制することが可能になる。したがって、製造工程の煩雑化や高コスト化を抑制することができる。さらに、本例の転送トランジスタ3では、ゲート電極32上の全面を覆う導電性の層例えば、図9及び図10に示したシリサイド層107を設ける必要がない。そのため、当該導電性の層に含まれる金属元素等による汚染を、抑制することが可能になる。以上のように、本発明の実施形態に係る固体撮像素子では、電子eの蓄積時に生じる暗電流を低減することができるため、生成する画像中のノイズを抑制することが可能である。<転送トランジスタの製造方法>次に、上述した転送トランジスタ3の製造方法の一例について、図面を参照して説明する。図6及び図7は、図2に示す転送トランジスタの製造方法の一例を示す模式的な断面図である。なお、図6及び図7は、図2に示した断面と同じ部分の断面を示すものであり、図6a、図6b、図6c、図7a、図7b、図7cの順番で、転送トランジスタ3の製造工程が進行する様子を示している。最初に、図6aに示すように、シリコンから成る基板10にp型不純物を注入することで、p型の基板10を得る。次に、図6bに示すように、基板10の上面に、酸化シリコンSiO2から成る絶縁層31を形成し、さらにその上面に、ポリシリコンから成るゲート電極32を形成する。例えば、絶縁層31は、基板10を酸化することで形成する。また例えば、ゲート電極32は、CVDChemicalVaporDeposition法などにより形成する。このとき、絶縁層31及びゲート電極32を構成しない、酸化シリコン及びポリシリコンから成るそれぞれの膜の不要部分については、エッチング等によって除去する。また、ゲート電極32の膜厚は、例えば200nm程度である。次に、図6cに示すように、ゲート電極32の受光部21側の第1領域32aの直上と、受光部21の直上とを除いて、フォトレジストR1を形成する。さらに、当該フォトレジストR1をマスクとして、n型不純物のイオン注入を行う。これにより、ゲート電極32の受光部21側の第1領域32aと、受光部21との双方に、同時にn型不純物が注入される。このとき、例えば1×1012cm-2以上1×1013cm-2以下のドーズ量で、イオン注入を行う。なお、図6及び後述する図8に示すように、受光部21を形成する領域上に、フォトレジストR1の一部をオーバーラップさせてもよい。また、フォトレジストR1は、このn型不純物の注入後に除去する。次に、図7aに示すように、ゲート電極32及び基板10を酸化するなどして、ゲート電極32の受光部21側及び浮遊拡散領域4側に、第1サイドウォール33及び第2サイドウォール34を形成する。このとき、第1サイドウォール33及び第2サイドウォール34を構成しない、酸化シリコンから成る膜の不要部分については、エッチング等によって除去する。次に、図7bに示すように、ゲート電極32の受光部21側の第1サイドウォール33の直上と、受光部21の直上とを除いて、フォトレジストR2を形成する。さらに、当該フォトレジストR2をマスクとして、p型不純物のイオン注入を行う。これにより、受光部21上の基板10の表面に、ピニング領域22及び第1低濃度領域35が形成される。第1低濃度領域35は、直上に第1サイドウォール33が形成されているため、ピニング領域22よりもp型不純物の濃度が低くなる。なお、フォトレジストR2は、このp型不純物の注入後に除去する。次に、図7cに示すように、ゲート電極32の浮遊拡散領域4側の第2領域32bの直上と、第2サイドウォール34の直上と、浮遊拡散領域4の直上とを除いて、フォトレジストR3を形成する。さらに、当該フォトレジストR3をマスクとして、n型不純物のイオン注入を行う。これにより、ゲート電極32の浮遊拡散領域4側の第2領域32bと、第2低濃度領域36と、浮遊拡散領域4とのそれぞれに、同時にn型不純物が注入される。例えば、1×1013cm-2以上1×1015cm-2以下のドーズ量図6cよりも大きいドーズ量で、イオン注入を行う。第2低濃度領域36は、直上に第2サイドウォール34が形成されているため、そのn型不純物の濃度は、浮遊拡散領域4よりも低くなる。なお、フォトレジストR3は、n型不純物の注入後に除去する。図7cの構造を形成した後、注入した不純物を活性化すべく、熱処理を行う。例えば、800°C以上の温度で熱処理を行う。なお、図9及び図10に示した転送トランジスタ100では、ゲート電極106に導電型の異なる2つの領域106a,106bが隣接して形成されているため、それぞれの領域106a,106bに含まれる不純物の拡散による補償を防止する必要があることから、熱処理が制約されて不純物の活性化が不十分になるなど、種々の問題が生じる。しかしながら、本例の転送トランジスタ3では、ゲート電極に1種類の不純物を注入するだけであるため、熱処理によりn型不純物が拡散しても、濃度勾配が緩やかになるだけである。したがって、本例の転送トランジスタ3では、熱処理等の制約を無くすまたは低減することが可能である。そして、上記熱処理の後に、基板10の上面に層間絶縁膜11を形成し、さらにゲート電極用コンタクトプラグ12及び浮遊拡散領域用コンタクトプラグ13をそれぞれ形成することで、図2に示した構造の転送トランジスタ3が得られる。また、上述した転送トランジスタ3の製造方法における、フォトレジストR1,R3の開口領域の位置について、図面を参照して説明する。図8は、フォトレジストの開口領域の位置の一例を示す転送トランジスタの上面図である。なお、図8では、受光部21と、ゲート電極32第1領域32a、第2領域32bと、第1サイドウォール33と、第2サイドウォール34と、浮遊拡散領域4と、ゲート電極用コンタクトプラグ12と、浮遊拡散領域用コンタクトプラグ13とのそれぞれの位置を、実線で表示している。また、最外周の実線よりも内側の領域が活性領域であり、その外側にはSTIShallowTrenchIsolationなどの素子分離構造が設けられている。図8では、フォトレジストR1の開口領域の位置を、太い一点鎖線RO1で示している。即ち、当該一点鎖線RO1の内側の領域に、上述のn型不純物が一斉に注入される。また図8では、フォトレジストR3の開口領域の位置を、太い破線RO3で示している。即ち、当該破線RO3の内側の領域に、上述のn型不純物が一斉に注入される。フォトレジストR1の開口領域RO1には、受光部21だけでなく、ゲート電極32の第1領域32aが含まれる。同様に、フォトレジストR3の開口領域RO3には、浮遊拡散領域4だけでなく、ゲート電極32の第2領域32bが含まれる。このように、転送トランジスタ3のゲート電極32へのn型不純物の注入は、2つの工程で行うことができる。そのため、ゲート電極32へのn型不純物の注入に伴う工程数の増加を、抑制することが可能になる。特に、浮遊拡散領域4や受光部21へのn型不純物の注入に併せて、ゲート電極32の第1領域32aや第2領域32bにもn型不純物を注入することができる。そのため、工程数を増加させることなく、ゲート電極32へn型不純物を注入することが可能になる。以上のように、本発明の実施形態に係る固体撮像素子の製造方法では、転送トランジスタ3のゲート電極32に1種類の不純物を注入するため、固体撮像素子を容易に製造することが可能である。なお、受光部21及びゲート電極32の第1領域32aに対して同時にn型不純物を注入し、かつ、浮遊拡散領域4及びゲート電極32の第2領域32bに対して同時にn型不純物を注入する製造方法について例示したが、いずれか一方の組については同時にn型不純物を注入し、他方の組については別々にn型不純物を注入してもよい。また、受光部21及びゲート電極32の第1領域32aに対して同時にn型不純物を注入し、その後に、浮遊拡散領域4及びゲート電極32の第2領域32bに対して同時にn型不純物を注入する製造方法について例示したが、この順番は逆であってもよい。<変形等>固体撮像素子を構成する半導体の導電型や電荷の極性は、上述した例の逆であってもよい。具体的に例えば、基板10がn型であり、受光部21、浮遊拡散領域4、ゲート電極32及び第2低濃度領域36がp型であり、ピニング領域22及び第1低濃度領域35がn型であり、受光部21が光電変換によって生じた正孔を蓄積するものであってもよい。図1に示す画素回路1の構成は一例に過ぎず、他のどのような構成であってもよい。また、本発明をCMOSイメージセンサに適用した実施形態について説明したが、これ以外の固体撮像素子に本発明を適用してもよい。"