シフトレジスタユニットであって、ドレインが第1のクロック信号入力端に接続され、ソースがゲート駆動信号出力端に接続された第1の薄膜トランジスタと、ドレインがゲート駆動信号出力端に接続され、ゲートがリセット信号入力端に接続され、ソースがローレベル信号入力端に接続された第2の薄膜トランジスタと、ドレインとゲートとがスタート信号入力端に接続され、ソースが前記第1の薄膜トランジスタのゲートに接続された第3の薄膜トランジスタと、ドレインが前記第3の薄膜トランジスタのソースに接続され、ゲートがリセット信号入力端に接続され、ソースがローレベル信号入力端に接続された第4の薄膜トランジスタと、両端がそれぞれ前記第1の薄膜トランジスタのゲートとソースとに接続されたコンデンサーと、前記ゲート駆動信号出力端がローレベル信号を出力する必要があるときに、前記ゲート駆動信号出力端が出力する信号をローレベルにプルダウンするプルダウンユニットと、前記ゲート駆動信号出力端がローレベル信号を出力する必要があるときに、前記プルダウンユニットを駆動するための交流駆動信号を発生させる駆動ユニットと、を備えることを特徴とするシフトレジスタユニット。前記駆動ユニットは、ドレインが前記ハイレベル信号入力端に接続され、ゲートが第1のクロック信号入力端に接続された第10薄膜トランジスタと、ドレインが前記第10薄膜トランジスタのソースに接続され、ゲートが前記第2のクロック信号入力端に接続され、ソースが前記ローレベル信号入力端に接続された第5の薄膜トランジスタと、ドレインが前記第10薄膜トランジスタのソースに接続され、ゲートが前記ゲート駆動信号出力端に接続され、ソースが前記ローレベル信号入力端に接続された第6薄膜トランジスタと、を備えることを特徴とする請求項1に記載のシフトレジスタユニット。前記プルダウンユニットは、ドレインが前記第3の薄膜トランジスタのソースに接続され、ゲートが前記第10薄膜トランジスタのソースに接続され、ソースが前記ローレベル信号入力端に接続された第7の薄膜トランジスタと、ドレインが前記第1の薄膜トランジスタのソースに接続され、ゲートが前記第10薄膜トランジスタのソースに接続され、ソースが前記ローレベル信号入力端に接続された第8の薄膜トランジスタと、ドレインが前記ゲート駆動信号出力端に接続され、ゲートが前記第2のクロック信号入力端に接続され、ソースが前記ローレベル信号入力端に接続された第9の薄膜トランジスタと、を備えることを特徴とする請求項2に記載のシフトレジスタユニット。液晶ディスプレーゲート駆動装置であって、順次に接続されたn個の請求項1~3のいずれか一項に記載のシフトレジスタユニットを備え、ただし、nが自然数であって、一つ目的シフトレジスタユニットとn個目的シフトレジスタユニット以外、各シフトレジスタユニットのゲート駆動信号出力端は、いずれも隣接する一つ前のシフトレジスタユニットのリセット信号入力端、及び隣接する次のシフトレジスタユニットのスタート信号入力端に接続され、一つ目のシフトレジスタユニットのゲート駆動信号出力端が2つ目のシフトレジスタユニットのスタート信号入力端に接続され、最後のシフトレジスタユニットのゲート駆動信号出力端がn1個目のシフトレジスタユニットのリセット信号入力端、及び自身のリセット信号入力端に接続されたことを特徴とする液晶ディスプレーゲート駆動装置。奇数目的シフトレジスタユニットの第1のクロック信号入力端が第1のクロック信号を入力し、第2のクロック信号入力端が第2のクロック信号を入力し、偶数目的シフトレジスタユニットの第1のクロック信号入力端が第2のクロック信号を入力し、第2のクロック信号入力端が第1のクロック信号を入力し、前記第1のクロック信号と第2のクロック信号は、互いに逆位相の信号である請求項4に記載の液晶ディスプレーゲート駆動装置。液晶ディスプレーであって、請求項4又は請求項5に記載の前記液晶ディスプレーゲート駆動装置を備えることを特徴とする液晶ディスプレー。本発明は、従来技術においてシフトレジスタユニットがローレベルに保持する必要がある場合に、確実的にローレベルに保持することができない、という課題を解決するためのシフトレジスタユニット、ゲート駆動装置及び液晶ディスプレーを提供することを目的とする。本発明が提供するのはシフトレジスタユニットであって、ドレインが第1のクロック信号入力端に接続され、ソースがゲート駆動信号出力端に接続された第1の薄膜トランジスタと、ドレインがゲート駆動信号出力端に接続され、ゲートがリセット信号入力端に接続され、ソースがローレベル信号入力端に接続された第2の薄膜トランジスタと、ドレインとゲートとがスタート信号入力端に接続され、ソースが前記第1の薄膜トランジスタのゲートに接続された第3の薄膜トランジスタと、ドレインが前記第3の薄膜トランジスタのソースに接続され、ゲートがリセット信号入力端に接続され、ソースがローレベル信号入力端に接続された第4の薄膜トランジスタと、両端がそれぞれ前記第1の薄膜トランジスタのゲートとソースとに接続されたコンデンサーと、前記ゲート駆動信号出力端がローレベル信号を出力する必要があるときに、前記ゲート駆動信号出力端が出力する信号をローレベルにプルダウンするプルダウンユニットと、前記ゲート駆動信号出力端がローレベル信号を出力する必要があるときに、前記プルダウンユニットを駆動するための交流駆動信号を発生させる駆動ユニットと、を備える。本発明は、順次に接続されたn個の前記シフトレジスタユニットを備える液晶ディスプレーゲート駆動装置をさらに提供し、ただし、nは自然数であり、一つ目的シフトレジスタユニットとn個目的シフトレジスタユニット以外、各シフトレジスタユニットのゲート駆動信号出力端は、いずれも隣接する一つ前のシフトレジスタユニットのリセット信号入力端、及び隣接する次のシフトレジスタユニットのスタート信号入力端に接続され、一つ目のシフトレジスタユニットのゲート駆動信号出力端が2つ目のシフトレジスタユニットのスタート信号入力端に接続され、最後のシフトレジスタユニットのゲート駆動信号出力端がn1個目のシフトレジスタユニットのリセット信号入力端、及び自身のリセット信号入力端に接続されている。本発明は、前記液晶ディスプレーゲート駆動装置を備える液晶ディスプレーを更に提供する。本発明が提供するシフトレジスタユニット、ゲート駆動装置及び液晶ディスプレーにおいて、シフトレジスタユニットは、プルダウンユニットと駆動ユニットを備え、プルダウンユニットは、ゲート駆動信号がローレベル信号を出力する必要があるときに、ゲート駆動信号出力端が出力する信号をローレベルにプルダウンしている。このようにして、シフトレジスタユニットは、ローレベルを出力する必要があるときに、出力したゲート駆動信号がローレベルに安定に保持されるのを保証できる。且つ、駆動ユニットは、ゲート駆動信号出力ユニットがローレベルを出力する必要があるときに、プルダウンユニットを駆動するための交流駆動信号を出力する。このようにして、プルダウンユニットは、一つの交流信号の駆動によって動作して、プルダウンユニットの薄膜トランジスタの閾値電圧が比較的大きなオフセットが発生することを防止できる。本発明の実施例または従来技術の技術案をさらに明瞭に説明するために、以下は、実施例または従来技術の説明に必要がある図面を簡単に説明する。下記の図面は明らかに本発明の一部の実施例に係わるものにすぎず、当業者にとって進歩のための労力を支払わないで、これらの図面に基づいてほかの図面を得られる。本発明の実施例の目的、技術案及びメリットを更に明瞭にするために、以下は、本発明の実施例の図面を結合して、本発明の実施例の技術案を明瞭で完全に説明する。下記の実施例は明らかに本発明の一部の実施例に過ぎず、全部の実施例を含まれないのである。本発明の実施例に基づいて、当業者は進歩のための労力を支払わない場合に得るほかの実施例も、本発明の保護する範囲に属する。図面1は本発明の第1実施例に係わるシフトレジスタユニットの概略構成を示した図である。このシフトレジスタユニットは、第1の薄膜トランジスタT1と、第2の薄膜トランジスタT2と、第3の薄膜トランジスタT3と、第4の薄膜トランジスタT4と、コンデンサーC1と、プルダウンユニット5と、駆動ユニット6と、を備える。第1の薄膜トランジスタT1のドレインが第1のクロック信号入力端CLKINに接続され、ソースがゲート駆動信号出力端OUTに接続されている。第2の薄膜トランジスタT2のドレインがゲート駆動信号出力端OUTに接続され、ゲートがリセット信号入力端RESETINに接続され、ソースがローレベル信号入力端VSSINに接続されている。第3の薄膜トランジスタT3のドレインとゲートがスタート信号入力端STVINに接続され、ソースが第1の薄膜トランジスタのゲートに接続されている。第4の薄膜トランジスタT4のドレインが第3の薄膜トランジスタT3のソースに接続され、ゲートがリセット信号入力端RESETINに接続され、ソースがローレベル信号入力端VSSINに接続されている。コンデンサーC1の両端がそれぞれ第1の薄膜トランジスタT1のゲートとソースに接続されている。プルダウンユニット5は、第3の薄膜トランジスタT3のソースと、ローレベル信号入力端VSSINと、第1の薄膜トランジスタT1のソースと、第1のクロック信号入力端CLKINと、第2のクロック信号入力端CLKBINと、ゲート駆動信号出力端OUTとにそれぞれ接続され、ゲート駆動信号出力端OUTがローレベル信号を出力する必要があるときに、ゲート駆動信号出力端OUTが出力する信号をローレベルにプルダウンする。駆動ユニット6が第1のクロック信号入力端CLKINと、第2のクロック信号入力端CLKBINと、ローレベル信号入力端VSSINと、ハイレベル信号入力端VDDINと、ゲート駆動信号出力端OUTと、プルダウンユニット5に接続され、ゲート駆動信号出力端OUTがローレベル信号を出力する必要になるとき、プルダウンユニット5を駆動するための交流駆動信号を生成する。ただし、第1のクロック信号入力端CLKINがクロック信号を入力する。第2のクロック信号入力端CLKBINは、第1のクロック信号入力端が入力する信号に対して逆位相のクロック信号を入力する。リセット信号入力端RESETINはリセット信号を入力する。スタート信号入力端STVINはスタート信号を入力する。ローレベル信号入力端VSSINはローレベル信号を入力する。ハイレベル信号入力端はハイレベル信号を入力する。ゲート駆動信号出力端OUTはゲート駆動信号を入力する。ただし、駆動ユニット6は、すくなくとも一つの薄膜トランジスタを備えてもいい。薄膜トランジスタは、ゲート駆動信号出力端OUTがローレベル信号を出力する必要になるときに、オンにされ、薄膜トランジスタのドレインは交流駆動信号を生成でき、プルダウンユニット5が動作するように駆動して、ゲート駆動信号出力端OUTが出力する信号をローレベルにプルダウンする。生成された交流駆動信号は第1のクロック信号入力端CLKINが入力するクロック信号の波形と類似できる。プルダウンユニット5は、すくなくとも一つの薄膜トランジスタを備えてもいい。薄膜トランジスタは、駆動ユニット6が生成した交流駆動信号の作用によってオンにされ、且つ薄膜トランジスタのソースはローレベル信号入力端VSSINに接続されている。このようにして、薄膜トランジスタは、ゲート駆動信号出力端OUTが出力する信号をローレベルにプルダウンする役割を果たすことができる。プルダウンユニット5は、薄膜トランジスタが多数あるときに、ゲート駆動信号出力端OUTが出力した信号を、更に確かにローレベルにプルダウンする。液晶ディスプレーにとっては、一行のゲートラインをオンにするように制御する必要があるときに、この行のゲートラインに接続されたシフトレジスタユニットが出力するゲート駆動信号はハイレベルになり、この行のゲートラインをオフにするように制御する必要があるときに、この行のゲートラインに接続されたシフトレジスタユニットが出力したゲート駆動信号はローレベルになる。液晶ディスプレーは、順次走査を採用する場合に、仮にゲートラインがa行であり、液晶ディスプレーの一つのフレームの表示時間がTとすれば、ゲート駆動信号がハイレベルに保持された時間はTaである。しかし、第1の信号出力端が出力するゲート駆動信号は、ローレベルに保持される必要がある段階において、クロック信号の影響によりハイレベルになって、それによって、液晶ディスプレーの正常表示に影響してしまう。図面1を例としては、第1の薄膜トランジスタT1のドレインが第1のクロック信号入力端CLKINに接続され、ゲート駆動信号がローレベルに保持される必要がある段階において、第1のクロック信号入力端が入力する信号は依然としてハイレベルになるが、第1のクロック信号入力端が入力する信号がハイレベルになるにつれて、ゲート駆動信号もハイレベルになる可能性がある。第2の薄膜トランジスタT2がゲート駆動信号のレベルをプルダウンする役割を果たすことができるが、第2の薄膜トランジスタは、リセット信号入力端RESETINが入力する信号がハイレベルであるときこそに、レベルをプルダウンする役割を果たす。第2の薄膜トランジスタがオフされるときに、ゲート駆動信号をローレベルに保持することを保証できない。本発明における第1の実施例が提供したシフトレジスタユニットは、プルダウンユニットと駆動ユニットを備える。プルダウンユニットは、ゲート駆動信号がローレベル信号を出力する必要があるときに、ゲート駆動信号出力端が出力する信号をローレベルにプルダウンしている。このようにして、シフトレジスタユニットがローレベルを出力する必要があるときに、出力するゲート駆動信号をローレベルに安定に保持することを保証できる。しかも、駆動ユニットは、ゲート駆動信号出力ユニットがローレベルを出力する必要があるときに、プルダウンユニットを駆動するための交流駆動信号を生成している。このようにして、プルダウンユニットは、交流信号の駆動によって動作して、プルダウンユニットの薄膜トランジスタの閾値電圧に比較的大きいオフセットを発生させることを防止できる。図面2は本発明の第2実施例に係わるシフトレジスタユニットの概略構成を示した図である。この実施例においては、駆動ユニット6は、第10薄膜トランジスタT10と、第5の薄膜トランジスタT5と、第6薄膜トランジスタT6と、を備える。第10薄膜トランジスタT10のドレインがハイレベル信号入力端VDDINに接続され、ゲートが第1のクロック信号入力端CLKINに接続されている。第5の薄膜トランジスタT5のドレインが第10薄膜トランジスタT10のソースに接続され、ゲートが第2のクロック信号入力端CLKBINに接続され、ソースがローレベル信号入力端VSSINに接続されている。第6薄膜トランジスタT6のドレインが第10薄膜トランジスタT10のソースに接続され、ゲートがゲート駆動信号出力端OUTに接続され、ソースがローレベル信号入力端VSSINに接続されている。プルダウンユニット5は、第7の薄膜トランジスタT7と、第8の薄膜トランジスタT8と、第9の薄膜トランジスタT9と、を備える。第7の薄膜トランジスタT7のドレインが第3の薄膜トランジスタT3のソースに接続され、ゲートが第10薄膜トランジスタT10のソースに接続され、ソースがローレベル信号入力端VSSINに接続されている。第8の薄膜トランジスタT8のドレインが第1の薄膜トランジスタT1のソースに接続され、ゲートが第10薄膜トランジスタT10のソースに接続され、ソースがローレベル信号入力端VSSINに接続されている。第9の薄膜トランジスタT9のドレインがゲート駆動信号出力端OUTに接続され、ゲートが第2のクロック信号入力端CLKBINに接続され、ソースがローレベル信号入力端VSSINに接続されている。図面3は本発明に係わる液晶ディスプレーゲート駆動装置の概略構成を示した図である。この装置は、順次に接続されたn個の前記各実施例に示したシフトレジスタユニットを備える。ただし、nは自然数である。各シフトレジスタユニットはそれぞれSR1、SR2、......、SRnと標識されている。一つ目のシフトレジスタユニットSR1とn個目のシフトレジスタユニットSRn以外、各シフトレジスタユニットのゲート駆動信号出力端OUTはいずれも隣接する一つ前のシフトレジスタユニットのリセット信号入力端RESETIN、及び隣接する次のシフトレジスタユニットのスタート信号入力端STVINに接続されている。一つ目のシフトレジスタユニットSR1のゲート駆動信号出力端OUTが2つ目のシフトレジスタユニットのスタート信号入力端STVINに接続されている。最後のシフトレジスタユニットSRnのゲート駆動信号出力端OUTがn1個目のシフトレジスタユニットのリセット信号入力端RESETIN、及び自身のリセット信号入力端RESETINに接続されている。各シフトレジスタユニットが出力するゲート駆動信号はそれぞれGL1、GL2、......、GLnと標識されている。図面3及び前記各シフトレジスタユニットの実施例を結合して、本発明が提供のゲート駆動装置において各シフトレジスタユニットの接続関係が明瞭に見える。以下は、単独のシフトレジスタユニットにおける入力出力の信号の間のシーケンス関係、及び液晶ディスプレーゲート駆動装置における入力出力の信号の間のシーケンス関係を説明する。図面4は図面3に示した液晶ディスプレーゲート駆動装置の入/出力する信号のシーケンスを示した図である。STVはフレームスタート信号である。STVは一つ目のシフトレジスタユニットSR1のスタート信号入力端STVINに入力されるが、他のシフトレジスタユニットのスタート信号入力端STVINはいずれも隣接する一つ前のシフトレジスタユニットのゲート駆動信号出力端OUTに接続されている。つまり、他のシフトレジスタユニットのスタート信号入力端STVINが入力するのは隣接する一つ前のシフトレジスタユニットのゲート駆動信号出力端OUTが出力する信号である。各シフトレジスタユニットのゲート駆動信号出力端OUTは一つのゲート駆動信号を出力して、液晶ディスプレーの一行のゲートラインを駆動する。ローレベル信号VSSとハイレベル信号VDDは、それぞれ図面4においてVSSとVDDが図示されない各シフトレジスタユニットのローレベル信号入力端VSSINとハイレベル信号入力端VDDINに入力されている。奇数目のシフトレジスタユニットの第1のクロック信号入力端CLKINが第1のクロック信号CLKを入力し、第2のクロック信号入力端CLKBINが第2のクロック信号CLKBを入力する。偶数目のシフトレジスタユニットの第1のクロック信号入力端CLKINが第2のクロック信号CLKBを入力し、第2のクロック信号入力端CLKBINが第1のクロック信号CLKを入力する。ただし、第1のクロック信号CLKと第2のクロック信号CLKBとは互いに逆位相の信号である。図面5は図面2に示したシフトレジスタユニットの入/出力シーケンスを示した図である。図面2に示したシフトレジスタユニットのスタート信号入力端STVINはフレームスタート信号STVを入力し、第1のクロック信号入力端CLKINは第1のクロック信号CLKを入力し、第2のクロック信号入力端CLKBINは第2のクロック信号CLKBを入力し、ローレベル信号入力端VSSINはローレベル信号VSSを入力し、リセット信号入力端RESETINはリセット信号RESETを入力し、ゲート駆動信号出力端OUTはゲート駆動信号GL1を出力している。図面5においてローレベル信号VSSとハイレベル信号VDDが図示されない。ハイレベル信号VDDはずっとハイレベルに保持された信号である。図面2に示したシフトレジスタユニットにおいては、第3の薄膜トランジスタT3のゲートと、第1の薄膜トランジスタT1のゲートと、コンデンサーC1の一端と、第7の薄膜トランジスタT7のドレインと、第3の薄膜トランジスタT3のソースとを接合するところにおいて、P接合点が形成されている。第8の薄膜トランジスタT6のゲートと、第7の薄膜トランジスタT7のゲートと、第5の薄膜トランジスタT5のドレインと、第6薄膜トランジスタT6のドレインとを接合するところにおいて、M接合点が形成されている。図面3においては、M接合点とP接合点のシーケンスが併せて図示している。以下は、図面2、図面3、図面4、及び図面5を結合して、本発明が提供のシフトレジスタユニットの動作原理を説明する。仮に、図面2に示したシフトレジスタユニットは図面3に示したゲート駆動装置における一つ目のシフトレジスタユニットとする。図面5に示したシーケンス図面の一部を選択して、そのうちから5つの段階を選び、それぞれA、B、C、D、及びEと標識している。A段階においては、第2のクロック信号CLKBはハイレベルであって、第9の薄膜トランジスタT9はオンされ、第5の薄膜トランジスタT5がオンされている。第1のクロック信号CLKはローレベルであって、第4の薄膜トランジスタT4と第6薄膜トランジスタT6とがオフされているので、M接合点のレベルをローレベルにプルダウンし、第7の薄膜トランジスタT7と第8の薄膜トランジスタT8とがオフされている。フレームスタート信号STVはハイレベルであって、第3の薄膜トランジスタT3は飽和領域で動作し、P接合点におけるレベルはハイレベルにプルアップされ、第1の薄膜トランジスタT1はオンされている。第9の薄膜トランジスタT9がオンされ、第9の薄膜トランジスタT9のソースがローレベル信号入力端VSSINに接続されているので、ゲート駆動信号出力端OUTが出力する信号GL1はローレベルにプルダウンされている。コンデンサーC1の両端の充電電圧はハイレベルのレベル値とローレベルのレベルとの間の差の値である。B段階においては、リセット信号RESETと第2のクロック信号CLKBがローレベルであって、フレームスタート信号STVがローレベルであるので、第3の薄膜トランジスタT3、第10薄膜トランジスタT10、第2の薄膜トランジスタT2、及び第9の薄膜トランジスタT9は、オフされ、且つ第5の薄膜トランジスタT5がオフされている。コンデンサーC1の電荷保持作用で、P接合点におけるレベルは依然としてハイレベルに保持され、第1の薄膜トランジスタT1はオン状態に保持されている。第1のクロック信号CLKはハイレベルであって、第10薄膜トランジスタT10はオンされている。第1の薄膜トランジスタT1がオン状態に保持されて、且つ第1のクロック信号CLKがハイレベルであるので、ゲート駆動信号出力端OUTが出力する信号GL1はハイレベルになって、第6薄膜トランジスタT6はオンされ、M接合点はローレベルに保持され、第7の薄膜トランジスタT7と第8の薄膜トランジスタT8とはオフされている。また、B段階においては、コンデンサーC1の結合作用のため、P接合点におけるレベルはハイレベルのレベル値の2倍とローレベルのレベルとの間の差値にプルアップし、即ち、第1の薄膜トランジスタT1のゲート電圧を向上し、第1の薄膜トランジスタT1のオン電流を増大している。このようにして、ゲート駆動信号出力端OUTが出力するゲート駆動信号GL1は切り立っているようになる。このシフトレジスタユニットはB段階にあるときに、隣接する次のシフトレジスタユニットはA段階にある。このようにして、ゲート駆動信号出力端OUTが出力する信号GL1は、ちょうど隣接する次のシフトレジスタユニットのフレームスタート信号とすることができる。C段階においては、フレームスタート信号STVはローレベルであって、第3の薄膜トランジスタT3がオフされている。第2のクロック信号CLKBはハイレベルであって、第9の薄膜トランジスタT9はオンされ、第5の薄膜トランジスタT5はオンされている。第1のクロック信号CLKはローレベルであって、第10薄膜トランジスタT10はオフされ、M点のレベルはローレベルにプルダウンされ、第7の薄膜トランジスタT7と第8の薄膜トランジスタT8とはオフされている。第9の薄膜トランジスタT9がオンされているので、ゲート駆動信号出力端OUTが出力する信号GL1はローレベルになる。なお、C段階においては、リセット信号RESETはハイレベルであって、第2の薄膜トランジスタT2と第4の薄膜トランジスタT4とはオンされ、P接合点のレベルはローレベルにプルダウンされている。第2の薄膜トランジスタT2のオンによって、ゲート駆動信号出力端OUTが出力する信号GL1はローレベルに更に確実的にプルダウンされるように保証する。これは、ゲート駆動信号出力端OUTがアレイ基板上のゲートラインに接続され、より大きい寄生容量が生成されるからである。仮に、第2の薄膜トランジスタT2がオンされたとしたら、寄生容量の放電を速めることができ、これにより、ゲート駆動信号出力端OUTが出力する信号GL1をローレベルに回復する。D段階においては、リセット信号RESETはローレベルであって、第2の薄膜トランジスタT2と第4の薄膜トランジスタT4とはオフされている。第2のクロック信号CLKBはローレベルであって、第9の薄膜トランジスタT9と第5の薄膜トランジスタT5とはオフされている。第1のクロック信号CLKはハイレベルであって、第4の薄膜トランジスタT4はオンされ、M接合点のレベルはハイレベルにプルアップされ、第7の薄膜トランジスタT7と第8の薄膜トランジスタT8とはオンされ、P接合点とゲート信号出力端OUTが出力する信号GL1とはローレベルにプルダウンされている。E段階においては、第1のクロック信号CLKはローレベルであって、第4の薄膜トランジスタT4がオフされている。第2のクロック信号CLKBはハイレベルであって、第9の薄膜トランジスタT9と第5の薄膜トランジスタT5とはオンされている。第4の薄膜トランジスタT4がオフされているので、M接合点のレベルはローレベルにプルダウンされ、第7の薄膜トランジスタT7と第8の薄膜トランジスタT8はオフされている。第9の薄膜トランジスタT9がオンされているので、ゲート駆動信号出力端OUTが出力する信号GL1はローレベルになる。フレームスタート信号STVはローレベルであって、第3の薄膜トランジスタT3がオフされ、P接合点はローレベルに保持されている。E段階の後に、フレームスタート信号STVはローレベルに保持され、シフトレジスタユニットの入力出力シーケンス信号はD段階とE段階のシーケンス信号を繰り返している。第1のクロック信号CLKと第2のクロック信号CLKBとが交替にハイレベルになるにつれて、第7の薄膜トランジスタT7と第8の薄膜トランジスタT8とは交替に、ゲート駆動信号出力端OUTが出力する信号GL1をローレベルにプルダウンする。フレームスタート信号STVの次のハイレベルがくるときに、シフトレジスタユニットはAE段階のシーケンスを繰り返している。上記A、BとC段階においては、シフトレジスタユニットが一つのゲート駆動信号を出力することによって、このシフトレジスタユニットの第1の信号出力端に接続されたゲートラインが一行のTFTをオンにするように制御し、液晶ディスプレーのソース駆動電路のデータ信号が画素電極に入力され、画素電極を充電する。上記動作原理の説明から分かるように、図面2において、第7の薄膜トランジスタT7と第8の薄膜トランジスタT8とは主にゲート駆動信号GL1のレベルをプルダウンする役割を果たし、ゲート駆動信号がローレベルに保持される必要がある段階においてゲート駆動信号をローレベルに確実的に保持するようなことを保証できる。図面2に示したシフトレジスタユニットにおいては、第7の薄膜トランジスタT7と第8の薄膜トランジスタT8とはずっとオンされることではなく、第1のクロック信号CLKと第2のクロック信号CLKBが交替にハイレベルになるにつれて、第7の薄膜トランジスタT7と第8の薄膜トランジスタT8とも交替にオンされている図面5を参照、CLKBとM点とのシーケンスは交替にハイレベルになる。このようにして、第7の薄膜トランジスタT7と第8の薄膜トランジスタT8とのゲートは、直流バイアス電圧に影響されることではなく、交流バイアス電圧に影響されるため、第7の薄膜トランジスタT7と第8の薄膜トランジスタT8の閾値電圧Vthに大き過ぎるシフトを引き起こさせることを防止できる。図面2に示した実施例においては、各薄膜トランジスタの長さに対する幅の比は以下の通りでも良い。即ち、第1の薄膜トランジスタT1:1800μm45μm、第2の薄膜トランジスタT2:800μm45μm、第3の薄膜トランジスタT3:100μm45μm、第4の薄膜トランジスタT4:200μm45μm、第5の薄膜トランジスタT5:200μm45μm、第6薄膜トランジスタT6:200μm45μm、第7の薄膜トランジスタT7:300μm45μm、第8の薄膜トランジスタT8:100μm45μm、第9の薄膜トランジスタT9:100μm45μm、第10薄膜トランジスタT10:50μm45μm。ただし、第1の薄膜トランジスタT1、第2の薄膜トランジスタT2、第7の薄膜トランジスタT7、第8の薄膜トランジスタT8、及び第4の薄膜トランジスタT4の長さに対する幅の比は、これらの薄膜トランジスタの駆動能力を向上させるように、必要に応じて大きくしてもよい。ただし、コンデンサーC1の容量値が03ピコファラドpFでも良い。本発明は液晶ディスプレーを更に提供している。前記液晶ディスプレーは、上記各実施例の液晶ディスプレーゲート駆動装置を備えることができる。液晶ディスプレーゲート駆動装置における各薄膜トランジスタは、画素領域の薄膜トランジスタに類似した制造工程によってアレイ基板に堆積されてもよく、アレイ基板の周縁に堆積されることが好ましい。最後に、以下のように説明する必要がある。即ち、上記した実施形態は、本発明の技術案を説明するに用いられるものだけであり、それを制限するものではない。好適な実施例を参照して本発明を詳細に説明したが、依然として前記各実施例に記載の技術案を補正し、或いはその部分の技術特徴を同等の取替を行うことができ、この補正又は取替が補正後の技術案の本質を本発明の各実施例の技術案の主旨と範囲から離脱させないことは当業者にとって理解するところである。