第1のPN接合と、前記第1のPN接合に電流を流す第1のトランジスタと、直列接続された第1の抵抗及び第2のPN接合と、前記第1の抵抗及び前記第2のPN接合に電流を流す第2のトランジスタと、前記第1のトランジスタ及び前記第2のトランジスタのゲートに共通の電圧を供給する第1の電圧源と、第1の入力端子に前記第1のPN接合に発生する電圧が入力され、第2の入力端子に前記第1の抵抗及び前記第2のPN接合に発生する電圧が入力されるオペアンプと、前記オペアンプの出力電圧によってゲートが制御され、前記第1のトランジスタ及び前記第2のトランジスタに電流を供給する第3のトランジスタと、を備えたこと、を特徴とする基準電流発生回路。前記第1のPN接合と並列に接続された第2の抵抗と、前記第1の抵抗および前記第2のPN接合と並列に接続された第3の抵抗と、を備えたこと、を特徴とする請求項1記載の基準電流発生回路。請求項1記載の基準電流発生回路と、直列に接続された第4の抵抗及び第3のPN接合と、前記第3のトランジスタとゲートが共通に接続され、前記第4の抵抗及び第3のPN接合に電流を流す第4のトランジスタと、を備えたこと、を特徴とする基準電圧発生回路。請求項2記載の基準電流発生回路と、第4の抵抗と、前記第3のトランジスタとゲートが共通に接続され、前記第4の抵抗に電流を流す第4のトランジスタと、を備えたこと、を特徴とする基準電圧発生回路。請求項1記載の基準電流発生回路と、第4の抵抗と、前記第3のトランジスタとゲートが共通に接続され、前記第4の抵抗に電流を流す第4のトランジスタと、直列に接続された第5のトランジスタ及び第5の抵抗と、第1の入力端子が前記第5のトランジスタと前記第5の抵抗の接続ノードに接続され、第2の入力端子が前記オペアンプの第1または第2の入力端子に接続され、出力端子が前記第5のトランジスタのゲートに接続された第2のオペアンプと、前記第5のトランジスタの電流を前記第4の抵抗に流すカレントミラー回路と、を備えたこと、を特徴とする基準電圧発生回路。しかし、従来の基準電圧発生回路では、電源起動時や電源変動時、すなわち電源VDDがパルス的に変動させられ、内部の動作点が変動させられたときに、トランジスタ604とトランジスタ605の2つのトランジスタの入力容量が、オペアンプ609の負荷容量の要素として見えている為、本来の動作点に収束、復帰するまでに時間がかかってしまうといった問題点があった。つまり、オペアンプ609が駆動すべき負荷容量が大きいと、オペアンプ609の大振幅応答性、小信号応答性が低下する為、本来の動作点に収束、復帰するまでに時間がかかってしまう。本発明は、上記の様な問題点を解決するために考案されたものであり、求められる機能を犠牲にすることなく、電源起動時や変動時の応答速度を向上させた基準電流発生回路およびそれを用いた基準電圧発生回路を実現するものである。本発明の基準電流発生回路は、複数のPN接合と、前記複数のPN接合に電流を提供するゲートソース間電圧を共有するトランジスタ対と、前記ゲートソース間電圧を共有するトランジスタ対に電流を提供するトランジスタと、を備え、温度依存性が少ない定電流を発生する、ことを特徴とする、定電流圧発生回路、とした。また、上記定電流を用い、温度依存性が少ない基準電圧を発生することを特徴とする、基準電圧発生回路とした。本発明の基準電圧発生回路によれば、オペアンプの負荷容量を低減することができ、求められる機能を犠牲にすることなく、電源起動時や変動時の応答速度を向上させた定電流回路および基準電圧発生回路を提供することが出来る。以下、図面を参照して本発明の基準電流発生回路及び基準電圧発生回路について説明する。図1は、第1の本実施形態の基準電流発生回路を示す構成図である。図1と図6の基準電流発生部との相違は、トランジスタ604とトランジスタ605から成るトランジスタ対に電流を提供するトランジスタ101と、電圧源102とを、新たに備えた点にある。その他は図1と同様であり、PN接合601と、PN接合602と、R1なる抵抗値をもつ抵抗603と、トランジスタ604と、トランジスタ605と、オペアンプ609を備えている。PN接合601と、PN接合602とは、実効的な面積比が、1:K1の関係となっている。ここで、R1は熱電圧VTと同等の温度特性を有するものとする。オペアンプ609の出力が、トランジスタ101のゲートに接続されている。図6では、トランジスタ604とトランジスタ605の2つのトランジスタの入力容量が、オペアンプ609の負荷容量の要素として見えていたが、本実施例では、これがトランジスタ101のみに代えられており、オペアンプ609の負荷容量が低減されている。電圧源102が、トランジスタ604、トランジスタ605のゲートに接続されている。電圧源102は、例えば、飽和接続されたトランジスタに定電流が提供されているときに発生するゲートソース間電圧を利用したものである。以下に、本実施形態の基準電圧発生回路の動作について説明する。トランジスタ604とトランジスタ605から成るトランジスタ対は、ゲートソース間電圧が等しい為、寸法比に基づいた電流が流れる。単純化のため寸法比を1:1とすれば、トランジスタ604とトランジスタ605には、凡そ等しい電流が流れる。オペアンプ609は、VAとVBの電圧が等しくなる様に、トランジスタ101のトランジスタのオン抵抗を制御する。トランジスタ101は、トランジスタ604とトランジスタ605から成るトランジスタ対に電流を提供する為、トランジスタ101のオン抵抗を制御することにより、トランジスタ604と、トランジスタ605に流れるIbiasを、所定の値に制御する。つまり、オペアンプ609は、VAとVBの電圧が等しくなる様に、トランジスタ604と、トランジスタ605に流れるIbiasを、所定の値に制御することになる為、Ibiasは、背景技術同様、1式にて示される。Ibias=VT×{lnK1}/R1...1よって、トランジスタ101を流れる電流は2×Ibiasとなる。R1は熱電圧VTと同等の温度特性を有する為、Ibiasは温度依存性が少ない電流となる。すなわち、温度依存性が少ない電流を発生する機能をもつ基準電圧発生回路が得られる。また、トランジスタ101とゲートソース間電圧を等しくするトランジスタを新たに備えることにより、Ibiasをカレントミラーして利用できる。以上本実施形態の基準電流発生回路によれば、オペアンプ609の負荷容量が低減されている為、電源起動時や電源変動時、すなわち電源VDDがパルス的に変動させられ、内部の動作点が変動させられたときに、本来の動作点に収束、復帰するまでに時間の短縮化が可能となる。従って、温度依存性が少ない、電源起動時や変動時の応答速度を向上させた基準電流発生回路を提供することが可能となる。図2は、第2の本実施形態の基準電流発生回路を示す構成図である。図2と図1の相違は、抵抗301、抵抗302を、新たに備えた点にある。ここで、特に、抵抗301と、抵抗302とは、同種の抵抗、且つ等しい温度特性であり、R2なる等しい値の抵抗値であるものとする。PN接合601に生じる差電圧を、Vpn1とする。以下に、本実施形態の基準電圧発生回路の動作について説明する。基本的な動作は、実施例1と同様であるが、トランジスタ604が駆動する電流として、抵抗301の電流が加算されている。Ibiasは、4式にて示される。Ibias=Vpn1/R2VT×{lnK1}/R1...4第1項は、Vpn1が凡そ-2.0mV/°Cの負の温度特性を持つ為、負の温度特性を示し、第2項は、熱電圧VTが正の温度特性を持つ為、正の温度特性を示す。従って、4式において、第1項と第2項との和を温度依存性が少なくなるように、R1、R2を、設定しさえすれば、Ibiasは、温度依存性が少ない電流となる。すなわち、温度依存性が少ない電流を発生する機能をもつ、基準電圧発生回路が、得られる。例えば、トランジスタ101と、ゲートソース間電圧を等しくするトランジスタを新たに備えることにより、Ibiasをカレントミラーして利用できる。以上本実施形態の基準電流発生回路によれば、オペアンプ609の負荷容量が低減されている為、電源起動時や電源変動時、すなわち電源VDDがパルス的に変動させられ、内部の動作点が変動させられたときに、本来の動作点に収束、復帰するまでに時間の短縮化が可能となる。従って、温度依存性が少ない、電源起動時や変動時の応答速度を向上させた基準電流発生回路を提供することが可能となる。図3は、第3の本実施形態の基準電圧発生回路を示す構成図であり、実施例1の基準電流発生回路を用いた基準電圧発生回路である。図3と図1の相違は、トランジスタ101とゲートソース間電圧を等しくするトランジスタ606、R3の抵抗値を持つ抵抗607、PN接合608からなる基準電圧発生部を追加した点にある。以下に、本実施形態の基準電圧発生回路の動作について説明する。Ibiasは、Ibias発生に係わる回路が実施例1と同様である為、1式にて示される。トランジスタ606は、トランジスタ101とゲートソース間電圧を等しくするため、トランジスタ606には、2×Ibiasに基づいた電流が流れる。今、トランジスタ101とトランジスタ606の寸法比が、例えば、1:1であるとすれば、トランジスタ606を流れる電流は2×Ibiasとなる。PN接合608に生じる電圧差をVpn3とすれば、基準電圧Vrefは、5式に示す通りとなる。Vref=Vpn32×R3/R1×VT×{lnK1}...5第1項は、Vpn3が凡そ-2.0mV/°Cの負の温度特性を持つ為、負の温度特性を示し、第2項は、熱電圧VTが正の温度特性を持つ為、正の温度特性を示す。5式をTに関して微分し、これがゼロとなる条件を求めると、6式に示す通りとなる。2×R3/R1×k/q×{lnK1}=0.002...6従って、今、Vpn3が、常温において、凡そ0.65Vであるとすれば、6式を満たすようにR3/R1を設定しさえすれば、基準電圧Vrefは、凡そ1.25Vとなる。基準電圧Vrefは、温度依存性が少ないものとして得られる為、温度依存性が少ない電圧を発生する機能をもつ、基準電圧発生回路が、得られる。以上、本実施形態の基準電圧発生回路では、オペアンプ609の負荷容量が、低減されている為、電源起動時や電源変動時、すなわち電源VDDがパルス的に変動させられ、内部の動作点が変動させられたときに、本来の動作点に収束、復帰するまでに時間の短縮化が可能となる。従って、温度依存性が少ない、電源起動時や変動時の応答速度を向上させた基準電圧発生回路を提供することが可能となる。図4は、第4の本実施形態の基準電圧発生回路を示す構成図であり、実施例2の基準電流発生回路を用いた基準電圧発生回路である。図4と図2の相違は、トランジスタ101とゲートソース間電圧を等しくするトランジスタ606、抵抗607からなる基準電圧発生部を、新たに備えた点にある。ここで、特に、抵抗607は、抵抗603、抵抗301、抵抗302と同種の抵抗、且つ等しい温度特性であり、R3なる抵抗値であるものとする。以下に、本実施形態の基準電圧発生回路の動作について説明する。トランジスタ101を流れる電流は、2×Ibiasとなる。トランジスタ606には、2×Ibias、に基づいた電流が流れる。今、トランジスタ101とトランジスタ606の寸法比が、例えば、1:1であるとすれば、トランジスタ606を流れる電流は、2×Ibiasとなる。基準電圧Vrefは、7式に示す通りとなる。Vref=2×{Vpn1/R2VT×{lnK1}/R1}×R3...7Vref=2×R3/R2×Vpn12×VT×{lnK1}×R3/R1...8第1項は、Vpn1が凡そ-2.0mV/°Cの負の温度特性を持つ為、負の温度特性を示し、第2項は、熱電圧VTが正の温度特性を持つ為、正の温度特性を示す。8式をTに関して微分し、これがゼロとなる条件を求めると、9式に示す通りとなる。R2/R1×k/q×{lnK1}=0.002...9従って、今、Vpn1が、常温において、凡そ0.65Vであるとすれば、9式を満たすようにR2/R1を設定しさえすれば、基準電圧Vrefは、凡そ10式に示す通りとなる。Vref=2×R3/R2×1.25...1010式によれば、R3/R2を設定しさえすれば、基準電圧Vrefは、温度依存性が少ないものとして、絶対値を、自由に得られる。従って、基準電圧Vrefは、温度依存性が少ないものとして得られる為、温度依存性が少ない電圧を発生する機能をもつ、基準電圧発生回路が、得られる。以上、本実施形態の基準電圧発生回路では、オペアンプ609の負荷容量が、低減されている為、電源起動時や電源変動時、すなわち電源VDDがパルス的に変動させられ、内部の動作点が変動させられたときに、本来の動作点に収束、復帰するまでに時間の短縮化が可能となる。従って、温度依存性が少ない、電源起動時や変動時の応答速度を向上させた基準電圧発生回路を提供することが可能となる。図5は、第5の本実施形態の基準電圧発生回路を示す構成図であり、実施例1の基準電流発生回路を用いた基準電圧発生回路である。図5と図1の相違は、トランジスタ101とゲートソース間電圧を等しくするトランジスタ606、R3の抵抗値を持つ抵抗607、トランジスタ501、トランジスタ502、トランジスタ503、抵抗504、オペアンプ505を、新たに備えた点にある。ここで、特に、抵抗504は、抵抗603と、抵抗607と、同種の抵抗、且つ等しい温度特性であり、R5なる抵抗値であるものとする。また、オペアンプ505の非反転入力端子に電圧VAを入力しているが、電圧VBを入力してもよい。以下に、本実施形態の基準電圧発生回路の動作について説明する。トランジスタ101を流れる電流は、2×Ibiasとなる。Ibiasは、実施例1同様、1式にて示される。トランジスタ606には、2×Ibias、に基づいた電流が流れる。今、トランジスタ101とトランジスタ606の寸法比が、例えば、1:1であるとすれば、トランジスタ606を流れる電流は、2×Ibiasとなる。また、抵抗504には、PN接合601に生じる差電圧Vpn1が、インピーダンス変換され、R5で除算された電流が流れる。今、トランジスタ501とトランジスタ502の寸法比が、例えば、2:1であるとすれば、トランジスタ501を流れる電流は、2×Vpn1/R5となる。よって、基準電圧Vrefは、11式に示す通りとなる。Vref=2×Vpn1/R5VT×{lnK1/R1×R3...11これを整理することにより、12式が得られる。Vref=2×R3/R5×Vpn1VT×{lnK1}×R5/R1...12第1項は、Vpn1が凡そ-2.0mV/°Cの負の温度特性を持つ為、負の温度特性を示し、第2項は、熱電圧VTが正の温度特性を持つ為、正の温度特性を示す。12式をTに関して微分し、これがゼロとなる条件を求めると、13式に示す通りとなる。R5/R1×k/q×{lnK1}=0.002...13従って、今、Vpn1が、常温において、凡そ0.65Vであるとすれば、13式を満たすようにR5/R1を設定しさえすれば、基準電圧Vrefは、温度依存性が少ないものとして、凡そ14式に示す通りとなる。Vref=2×R3/R5×1.25...1414式によれば、R5/R1を設定しさえすれば、基準電圧Vrefは、温度依存性が少ないものとして、絶対値を、自由に得られる。従って、基準電圧Vrefは、温度依存性が少ないものとして得られる為、温度依存性が少ない電圧を発生する機能をもつ、基準電圧発生回路が、得られる。以上、本実施形態の基準電圧発生回路では、オペアンプ609の負荷容量が、低減されている為、電源起動時や電源変動時、すなわち電源VDDがパルス的に変動させられ、内部の動作点が変動させられたときに、本来の動作点に収束、復帰するまでに時間の短縮化が可能となる。従って、温度依存性が少ない、電源起動時や変動時の応答速度を向上させた基準電圧発生回路を提供することが可能となる。なお、実施例1~5の、上記説明において、PN接合は、バイポーラトランジスタに依るものでも良く、またダイオード素子に依るものでも良く、その他の素子に依るものでも良く、適宜選択して構わない。バイポーラトランジスタに依る場合、CMOSプロセスで寄生的に存在するバイポーラトランジスタを活用できるといったメリットが見込める。また、CMOSプロセスで寄生ダイオード素子が存在する場合には、同様にそのダイオード素子を活用できるといったメリットが見込める。なお、弱反転領域で動作するトランジスタは、PN接合同様に電圧と電流との関係が、指数関数で示される為、実施例1~5の、上記説明において、PN接合を弱反転領域で動作するトランジスタで代用させても構わない。この場合、PN接合を使わずに済ませられるため、使用素子数が削減でき、コストメリットが見込める。