"プローブピンと、前記プローブピンを平面視で囲むように設けられた絶縁物と、が配設された治具土台と、前記治具土台の前記プローブピンおよび前記絶縁物が配設された側の面に対向して配置され、前記治具土台側の面上に被検体を載置することが可能なステージと、を備え、前記ステージに前記被検体を載置して前記治具土台と前記ステージとが接近する方向に移動する際、前記プローブピンが前記被検体に形成された電極と接触すると共に、前記絶縁物が前記被検体に接触することを特徴とする、半導体テスト治具。前記絶縁物は、シリコーン系素材あるいは有機系素材を含むことを特徴とする、請求項1に記載の半導体テスト治具。前記治具土台は、前記絶縁物の配設位置を規定する溝を有することを特徴とする、請求項1または2に記載の半導体テスト治具。前記治具土台は、当該治具土台と前記絶縁物との間に介在する弾性部材をさらに備えることを特徴とする、請求項1または2に記載の半導体テスト治具。前記半導体テスト治具は、ウエハテストあるいはチップテスト用の治具であることを特徴とする、請求項1ないし4のいずれかに記載の半導体テスト治具。前記半導体テスト治具は、DCテストあるいはACテスト用の治具であることを特徴とする、請求項1ないし5のいずれかに記載の半導体テスト治具。前記絶縁物は、前記被検体と対向する面の一部のみが当該被検体と接触するように形成されることを特徴とする、請求項1ないし6のいずれかに記載の半導体テスト治具。前記絶縁物は、前記被検体と対向する面にテフロン登録商標コーティングが施されていることを特徴とする、請求項1ないし7のいずれかに記載の半導体テスト治具。前記被検体は、ワイドギャップ半導体であることを特徴とする、請求項1ないし8のいずれかに記載の半導体テスト治具。ワイドギャップ半導体の終端部は、ウエハプロセスの性能、およびウエハ材料の性質の向上によって、シュリンク微細化が可能となっている。また、終端部をシュリンクすることによって、半導体チップの製造コストの低減に大きな効果が得られることから、終端部は今後もシュリンクしていくことが想定される。特許文献1では、終端部での放電から半導体チップを保護するために、終端部を絶縁性樹脂からなるチップフレームで覆うように構成されている。しかし、上記のように終端部がシュリンクすると、テストを行ったときに終端部で放電が生じるという問題がある。本発明は、これらの問題を解決するためになされたものであり、テスト時に半導体の終端部での放電を防止することが可能な半導体テスト治具を提供することを目的とする。上記課題を解決するために、本発明による半導体テスト治具は、プローブピンと、プローブピンを平面視で囲むように設けられた絶縁物とが配設された治具土台と、治具土台のプローブピンおよび絶縁物が配設された側の面に対向して配置され、治具土台側の面上に被検体を載置することが可能なステージとを備え、ステージに被検体を載置して治具土台とステージとが接近する方向に移動する際、プローブピンが被検体に形成された電極と接触すると共に、絶縁物が被検体に接触することを特徴とする。本発明によると、プローブピンと、プローブピンを平面視で囲むように設けられた絶縁物とが配設された治具土台と、治具土台のプローブピンおよび絶縁物が配設された側の面に対向して配置され、治具土台側の面上に被検体を載置することが可能なステージとを備え、ステージに被検体を載置して治具土台とステージとが接近する方向に移動する際、プローブピンが被検体に形成された電極と接触すると共に、絶縁物が被検体に接触することを特徴とするため、テスト時に半導体の終端部での放電を防止することが可能となる。本発明の実施形態について、図面に基づいて以下に説明する。まず、本発明の前提となる技術前提技術について説明する。前提技術図7は、前提技術による半導体テスト治具の構成の一例を示す図である。図7b,cは、図7aのF-F断面図を示している。また、図7aは、図7bのステージ6側から土台1を見たときの平面図を示している。図7に示すように、前提技術による半導体テスト治具は、土台1、プローブピン3、およびステージ6を備えている。図7bに示すように、土台1にはプローブピン3が設けられており、ステージ6には終端部5を有する被検体4が載置されている。また、図7cに示すように、被検体4に対してテストを行うときは、プローブピン3が被検体4の表面に形成された電極表面電極と接触する。図8は、前提技術による半導体テスト治具のテスト時の様子を示す図である。図8に示すように、被検体4の終端部5がシュリンクすると、被検体4の表面に形成されるGND面とステージ6の表面に形成される高電位面細かいハッチングで示すとの絶縁距離が近くなり、終端部で放電が生じるという問題がある。本発明は、上記の問題を解決するためになされたものであり、以下に詳細を説明する。実施形態図1は、本発明の実施形態による半導体テスト治具の構成の一例を示す図である。図1b,cは、図1aのA-A断面図を示している。また、図1aは、図1bのステージ6側から土台1を見たときの平面図を示している。図1に示すように、本実施形態による半導体テスト治具は、プローブピン3と、プローブピン3を平面視で中空に囲むように設けられた絶縁物2とが配設された土台1治具土台と、土台1のプローブピン3および絶縁物2が配設された側の面に対向して配置され、土台1側の面上に被検体4を載置することが可能なステージ6とを備えている。また、被検体4には、終端部5が設けられている。図2は、本実施形態による半導体テスト治具のテスト時の様子を示す図である。図2に示すように、テストの際には、プローブピン3が被検体4の表面に形成された表面電極と接触すると共に、絶縁物2が被検体4の終端部5に接触する。すなわち、ステージ6に被検体4を載置して土台1とステージ6とが接近する方向に移動する際、プローブピン3が被検体4に形成された表面電極電極と接触すると共に、絶縁物2が被検体4に接触する。なお、被検体4の表面に形成されプローブピン3と接触する表面電極としては、例えば、ダイオードDiodeの場合はアノード電極、IGBTInsulatedGateBipolarTransistorの場合はエミッタ電極、MOSFETmetal-oxidesemiconductorfieldeffecttransistorの場合はソース電極などがある。絶縁物2と被検体4とが接触すると、被検体4の表面に形成されたGND面とステージ6の表面に形成された高電位面とが分離され、GND面と高電位面との絶縁距離が長くなるため、終端部5での放電を防止することができる。このように、本実施形態では、テスト時にのみGND面と高電位面とを絶縁物2によって絶縁している。なお、本実施形態では、絶縁物2は被検体4の終端部5に接触しているが、図2に示すように、高電位面とGND面とを分離することができれば、絶縁物2は終端部5に限らず何れの箇所で接触してもよい。図3は、本実施形態による半導体テスト治具の構成の別の一例を示す図である。図3b,cは、図3aのB-B断面図を示している。また、図3aは、図3bのステージ6側から土台1を見たときの平面図を示している。図3に示すように、プローブピン3は、絶縁物2により平面視で中実に囲まれており、先端部分が絶縁物2から露出している。その他の構成および効果は、図1と同様である。図4は、本実施形態による半導体テスト治具の構成のさらに別の一例を示す図である。図4b,cは、図4aのC-C断面図を示している。また、図4aは、図4bのステージ6側から土台1を見たときの平面図を示している。図4に示すように、土台1は、土台1と絶縁物2との間に介在する弾性部材7を備えている。その他の構成および効果は、図1と同様である。弾性部材7としては、例えば、スプリングピン、バネ等がある。弾性部材7を備えることによって、さらなる効果として、被検体4の厚さの許容範囲が拡大するとともに、被検体4に対する応力を緩和することができる。図5は、本実施形態による半導体テスト治具の構成のさらに別の一例を示す図である。図5b,cは、図5aのD-D断面図を示している。また、図5aは、図5bのステージ6側から土台1を見たときの平面図を示している。図5に示すように、プローブピン3は、絶縁物2により平面視で中実に囲まれており、先端部が絶縁物2から露出している。その他の構成および効果は、図4と同様である。図6は、本実施形態による絶縁物の形状の一例を示す図である。図6の形状例1~3は、絶縁物2のE-E断面の形状を示している。図6の形状例1~3に示すように、絶縁物2は、被検体4と対向する面の一部のみが当該被検体4と接触するように前記対向面の形状が形成されている。絶縁物2の表面に対して、図6の形状例1~3に示すような加工を施すことによって、絶縁物2の表面が平坦な場合と比較して、絶縁物2と被検体4との接触面積を小さくすることができる。また、接触面積を小さくすることによって、テスト時には絶縁物2と被検体4との密着性を確保し、テスト後の離脱時には絶縁物2と被検体4との密着性を低減している。このように、絶縁物2と被検体4とが接触する部分のダメージを低減することができる。また、絶縁物の表面すなわち、被検体4と対向する面にテフロン登録商標コーティング等の処理を施すことによっても、テスト時には絶縁物2と被検体4との密着性を確保し、テスト後の離脱時には絶縁物2と被検体4との密着性を低減することができ、絶縁物2と被検体4とが接触する部分のダメージを低減することができる。なお、図1,3において、土台1への絶縁物2の設置を容易にするために、土台1の絶縁物2との接触部分に、絶縁物2と同一の形状の溝を設けてもよい。すなわち、土台1は、絶縁物2の配設位置を規定する溝を設けてもよい。当該溝を設けることによって、溝のない平面上に絶縁物2を設置する場合に比べて絶縁物2の設置が容易になり、絶縁物2を土台1に設置する際の位置ずれを防止することができる。また、絶縁物2の形状は、高電位面とGND面とを分離することができれば、どのような形状であってもよい。例えば、4つの孔を有する中実の絶縁物2は図3,5、耐圧リーク測定のみのテストを想定した場合の形状を示しており、ロ字型の中空の絶縁物2は図1,4、耐圧リーク測定および大電流測定のテストを想定した場合の形状を示している。また、図1~5における絶縁物2は、放電防止のために高絶縁性の素材であり、また、テスト時の被検体4へのダメージ防止のために柔らかい素材である、シリコーン系あるいは有機系素材を使用している。すなわち、絶縁物2は、シリコーン系素材あるいは有機系素材を含んでいる。また、本実施形態による半導体テスト治具は、ウエハテストあるいはチップテスト用の治具として適用可能である。また、本実施形態による半導体テスト治具は、DCテストあるいはACテスト用の治具として適用可能である。また、本実施形態による半導体テスト治具は、被検体4としてSi、あるいはSiC,GaN等のワイドギャップ半導体に有効である。特に、ワイドギャップ半導体に対するテスト時には、被検体4であるワイドギャップ半導体に高電圧が印加されるため被検体4の終端部5で放電が生じやすくなるが、そのような場合に本発明による半導体テスト治具は有効である。以上のことから、本実施形態によれば、テスト時に半導体の終端部での放電を防止することが可能となる。"