電荷を蓄えることで記憶した情報が保持されており、情報のやりとりがない期間が予め定めた期間となった場合に、自身が自動的に記憶保持動作を実行する自動記憶保持機能を備えた情報記憶媒体と、前記情報記憶媒体に情報を書き込み、或いは当該情報記憶媒体から情報を読み出す記憶媒体制御手段と、前記記憶媒体制御手段に接続され、当該記憶媒体制御手段による制御を介さずに、直接、前記情報記憶媒体との間で情報の転送を実行する直接情報転送制御手段と、前記直接情報転送制御手段が、情報転送可能状態である場合に、少なくとも前記予め定めた期間よりも短い期間で、前記情報記憶媒体からの情報のやりとりを必要とする割込処理を前記制御手段に実行させる割込処理指示手段と、を有する記憶媒体管理制御装置。少なくとも前記記憶媒体制御手段に対して、電力を供給する、或いは電力供給を遮断する何れかの状態で遷移させる電力供給制御手段をさらに有し、電力供給遮断中に、前記情報記憶媒体における自動記憶保持機能を動作可能状態とする請求項1記載の記憶媒体管理制御装置。前記予め定めた期間が、前記情報記憶媒体に対する情報やりとりが終了した時点から前記記憶保持動作の実行に移行するまでの準備時間である請求項1又は請求項2記載の記憶媒体管理制御装置。前記割込処理指示手段がタイマを備え、当該タイマのタイムアップ時間ttimerと、前記準備時間tsritとの関係が、ttimer<tsritである請求項1~請求項3の何れか1項記載の記憶媒体管理制御装置。前記直接情報転送制御手段の情報転送可能状態が、通信回線制御手段又はインターフェイスを介して、通信回線網又は周辺機器との間で情報のやりとりが実行可能にインターフェイスが確率している状態である請求項1~請求項4の何れか1項記載の記憶媒体管理制御装置。前記割込処理指示手段による割込で処理を行う命令処理装置の中に一時記憶部を備え、かつ当該一時記憶部が有効となっている場合、前記割込処理の中で、前記一時記憶部の機能を一時的に禁止する請求項1~請求項5の何れか1項記載の記憶媒体管理制御装置。前記割込処理指示手段による割込で処理を行う命令処理装置の中に一時記憶部を備え、かつ当該一時記憶部が有効となっている場合、一時記憶部が機能しない領域に、割込処理の命令群を格納する請求項1~請求項5の何れか1項記載の記憶媒体管理制御装置。前記割込処理指示手段による割込処理が、処理の結果を返信する必要がない処理である請求項1~請求項5の何れか1項記載の記憶媒体管理制御装置。前記請求項1~請求項8の何れか1項記載の記憶媒体管理制御装置を備え、原稿画像から画像を読み取る画像読取部、画像情報に基づいて記録用紙に画像を形成する画像形成部、予め相互に定められた通信手順の下で画像を送信先へ送信するファクシミリ通信制御手段、移動体の一部である使用者との情報の受付報知を行うユーザーインターフェイス部、前記使用者を識別するための使用者識別装置の少なくとも1つを含んでおり、前記使用者からの指示に基づいて、相互に連携しあって画像処理を実行する画像処理装置。コンピュータを、前記請求項1~請求項8の何れか1項記載の記憶媒体管理制御装置として実行させる記憶媒体管理制御プログラム。本発明は、特に省エネ中の記憶媒体制御に際して、情報の記憶状態を確実に保持する機能を維持しつつ、常に、高速転送に対応することができる記憶媒体管理制御装置、画像処理装置、記憶媒体管理制御プログラムを得ることが目的である。請求項1に記載の発明は、電荷を蓄えることで記憶した情報が保持されており、前記情報のやりとりがない期間が予め定めた期間となった場合に、自身が自動的に記憶保持動作を実行する自動記憶保持機能を備えた情報記憶媒体と、前記情報記憶媒体に情報を書き込み、或いは当該情報記憶媒体から情報を読み出す記憶媒体制御手段と、前記記憶媒体制御手段に接続され、当該記憶媒体制御手段による制御を介さずに、直接、前記情報記憶媒体との間で情報の転送を実行する直接情報転送制御手段と、前記直接情報転送制御手段が、情報転送可能状態である場合に、少なくとも前記予め定めた期間よりも短い期間で、前記情報記憶媒体からの情報のやりとりを必要とする割込処理を前記制御手段に実行させる割込処理指示手段と、を有している。請求項2に記載の発明は、前記請求項1に記載の発明において、少なくとも前記記憶媒体制御手段に対して、電力を供給する、或いは電力供給を遮断する何れかの状態で遷移させる電力供給制御手段をさらに有し、電力供給遮断中に、前記情報記憶媒体における自動記憶保持機能を動作可能状態とする。請求項3に記載の発明は、前記請求項1又は請求項2に記載の発明において、前記予め定めた期間が、前記情報記憶媒体に対する情報やりとりが終了した時点から前記記憶保持動作の実行に移行するまでの準備時間である。請求項4に記載の発明は、前記請求項1~請求項3の何れか1項記載の発明において、前記割込処理指示手段がタイマを備え、当該タイマのタイムアップ時間ttimerと、前記準備時間tsritとの関係が、ttimer<tsritである。請求項5に記載の発明は、前記請求項1~請求項4の何れか1項記載の発明において、前記直接情報転送制御手段の情報転送可能状態が、通信回線制御手段又はインターフェイスを介して、通信回線網又は周辺機器との間で情報のやりとりが実行可能にインターフェイスが確率している状態である。請求項6に記載の発明は、前記請求項1~請求項5の何れか1項記載の発明において、前記割込処理指示手段による割込で処理を行う命令処理装置の中に一時記憶部を備え、かつ当該一時記憶部が有効となっている場合、前記割込処理の中で、前記一時記憶部の機能を一時的に禁止する。請求項7に記載の発明は、前記請求項1~請求項5の何れか1項記載の発明において、前記割込処理指示手段による割込で処理を行う命令処理装置の中に一時記憶部を備え、かつ当該一時記憶部が有効となっている場合、一時記憶部が機能しない領域に、割込処理の命令群を格納する。請求項8に記載の発明は、前記請求項1~請求項5の何れか1項記載の発明において、前記割込処理指示手段による割込処理が、処理の結果を返信する必要がない処理である。請求項9に記載の発明は、前記請求項1~請求項8の何れか1項記載の記憶媒体管理制御装置を備え、原稿画像から画像を読み取る画像読取部、画像情報に基づいて記録用紙に画像を形成する画像形成部、予め相互に定められた通信手順の下で画像を送信先へ送信するファクシミリ通信制御手段、移動体の一部である使用者との情報の受付報知を行うユーザーインターフェイス部、前記使用者を識別するための使用者識別装置の少なくとも1つを含んでおり、前記使用者からの指示に基づいて、相互に連携しあって画像処理を実行する画像処理装置である。請求項10に記載の発明は、コンピュータを、前記請求項1~請求項8の何れか1項記載の記憶媒体管理制御装置として実行させる記憶媒体管理制御プログラムである。請求項1記載の発明によれば、情報記憶媒体との間で高速転送するときに、情報記憶媒体の自動記憶保持機能が働くことが無いように管理することができる。請求項2に記載の発明によれば、特に省エネ中の記憶媒体制御に際して、情報の記憶状態を確実に保持する機能を維持しつつ、常に、高速転送に対応することができる。請求項3に記載の発明によれば、自動記憶保持機能が動作を実行する時期を特定することができる。請求項4に記載の発明によれば、本構成を有しない場合に比べて、適正な割込処理実行のためのタイマのタイムアップ時間を設定することができる。請求項5に記載の発明によれば、例えば、ネットワークやUSBが外部とのDMA転送経路を確立することができる。請求項6、7に記載の発明によれば、割込処理実行の効果を確実にすることができる。請求項8に記載の発明によれば、本構成を有しない場合に比べて、割込処理時間を短くすることができる。請求項9に記載の発明によれば、情報記憶媒体との間で高速転送するときに、情報記憶媒体の自動記憶保持機能が働くことが無いように管理することができる。請求項10に記載の発明によれば、情報記憶媒体との間で高速転送するときに、情報記憶媒体の自動記憶保持機能が働くことが無いように管理することができる。ネットワーク図1に示される如く、本実施の形態に係る画像処理装置10は、インターネット等のネットワーク通信回線網12に接続されている。図1では、2台の画像処理装置10が接続されているが、この数は限定されるものではなく、1台でもよいし、3台以上であってもよい。また、このネットワーク通信回線網12には、情報端末機器としての複数のホストコンピュータPCパーソナルコンピュータ14が接続されている。図1では、2台のホストコンピュータ14が接続されているが、この数は限定されるものではなく、1台でもよいし、3台以上であってもよい。また、情報端末機器としては、ホストコンピュータ14に限定されるものではなく、さらには有線接続である必要もない。すなわち、無線によって情報を送受信する通信回線網であってもよい。図1に示される如く、画像処理装置10は、ホストコンピュータ14から当該画像処理装置10に対して遠隔で、例えば画像データを転送して画像形成プリント処理が指示される場合、或いは使用者ユーザーが画像処理装置10の前に立ち、各種操作によって、例えば、複写コピー、スキャン画像読取、ファクシミリ送受信等の処理が指示される場合がある。画像処理装置図2には、本実施の形態に係る画像処理装置10が示されている。画像処理装置10は、記録用紙に画像を形成する画像形成部16と、原稿画像を読み取る画像読取部18と、ファクシミリ通信制御回路20を備えている。画像処理装置10は、メインコントローラ22を備えており、画像形成部16、画像読取部18、ファクシミリ通信制御回路20を制御して、画像読取部18で読み取った原稿画像の画像データを一時的に記憶したり、読み取った画像データを画像形成部16又はファクシミリ通信制御回路20へ送出したりする。メインコントローラ22にはインターネット等のネットワーク通信回線網12が接続され、ファクシミリ通信制御回路20には電話回線網24が接続されている。メインコントローラ22は、例えば、ネットワーク通信回線網12を介してホストコンピュータ14図1参照と接続され、画像データを受信したり、ファクシミリ通信制御回路20を介して電話回線網24を用いてファクシミリ受信及びファクシミリ送信を実行する役目を有している。画像読取部18は、原稿を位置決めする原稿台と、原稿台に置かれた原稿の画像を走査して光を照射する走査駆動系と、走査駆動系の走査により反射又は透過する光を受光して電気信号に変換するCCD等の光電変換素子と、が設けられている。画像形成部16は、感光体を備え、感光体の周囲には、感光体を一様に帯電する帯電装置と、画像データに基づいて光ビームを走査する走査露光部と、前記走査露光部によって走査露光されることで形成された静電潜像を現像する画像現像部と、現像化された感光体上の画像を記録用紙へ転写する転写部と、転写後の感光体の表面をクリーニングするクリーニング部と、が設けられている。また、記録用紙の搬送経路上には、転写後の記録用紙上の画像を定着する定着部を備えている。画像処理装置の制御系ハードウェア図3は、画像処理装置10の制御系であるメインコントローラ22のハードウェアの概略図である。メインコントローラ22は、通信用I/Fとして機能する素子ICチップ等であるPHYphysicallayer50を備えている。PHY50は、前述したネットワーク通信回線網12における画像処理装置10への引き込み線として適用されるケーブル100BASE-Tや1000BASE-T等52をメインコントローラ22に接続し、受信する論理信号を実際の電気的な信号に変換する役目を有している。なお、PHY50には、上記のようにネットワーク通信回線網12と、物理的なケーブル52GbEを介して直接接続される場合の他、無線機器を介在する場合もあり得る。PHY50は、メインコントローラ22のASSPApplicationSpecificStandardProduce54に接続されている。ASSP54は、CPU56、ネット制御部58、メモリ制御部60、ROM制御部61、HDD制御部63、PCIePCIexpress制御部65、DMA制御部67を備えており、それぞれ、相互に通信可能に接続されている。ASSP54のメモリ制御部60には、メモリバス62Aを介してシステムメモリ64が接続され、ROM制御部61には、ROMバス62Bを介してROM66が接続され、HDD制御部63にはHDD69が接続されている。なお、ASSP54にはPCIe制御部65を経由して、画像処理LSI68が接続されている。システムメモリ64には、DRAMが適用され、DMA制御部61を使用することで、CPU56の制御機能を介さずに、後述するネットワークインターフェイス70図4参照や、HDD69や、後述するUSBインターフェイス72図4参照に接続されたデバイスとシステムメモリとの間で、情報を直接やりとりする転送するDMA転送が可能となっている。画像処理LSI68は、画像処理装置10に接続された処理部を制御する主体であり、前述した画像形成部16、画像読取部18、ファクシミリ通信制御回路20、UIタッチパネル30が接続されている。なお、デバイスは上記に限らず、例えばICカードリーダが接続される場合がある。CPU56はCPUコア56Aとキャッシュメモリ56Bで構成され、主たるCPUの機能を実行する役目を有し、予め定められたプログラムに従って、ネット制御部58、メモリ制御部60の動作を制御すると共に、画像処理LSI68を制御して、画像処理装置10に接続されているデバイス画像形成部16、画像読取部18、ファクシミリ通信制御回路20、並びにUIタッチパネル30、並びにHDD69等の動作を制御する。キャッシュ機能が有効になっている場合は、CPUの命令や頻繁に使用されるデータが一時的にキャッシュメモリに保持される。図4は、前記DMAコントローラの機能を説明するブロック図である。メモリ制御部60のCPU74には、バスブリッジ76が接続されている。このバスブリッジ76には、複数の高速転送機能を持つインターフェイスである、SATAインターフェイス78、ネットワークインターフェイス70、USBインターフェイス72が接続されている。SATAインターフェイス78には、ハードディスクドライブ69が接続されている。メモリ制御部60では、CPU74を介さずに、当該ハードディスクドライブ69と前記システムメモリDRAM64との間でDMA転送を可能にする。ネットワークインターフェイス70は、ネット制御部58、RHY50、並びにケーブル52GbEを介して通信回線網12に接続されている。メモリ制御部60では、CPU74を介さずに、例えば、PC14と前記システムメモリDRAM64との間でDMA転送を可能にする。USBインターフェイス72には、図示は省略したが、情報を送受信可能なデバイスUSBメモリ、SDカード、ハードディスク、音楽記録デバイス、映像記録デバイス等が接続可能となっている。メモリ制御部60では、CPU74を介さずに、この情報を送受信可能なデバイスと前記システムメモリDRAM64との間でDMA転送を可能にする。ここで、システムメモリ64として適用されたDRAMでは、セルフリフレッシュ機能を備えている。すなわち、メモリ制御部60において、システムメモリ64を監視し、当該システムメモリ64内の記憶電荷量が落ちて情報の記憶保持ができなくなることを回避するためのリフレッシュを指示する必要がない。システムメモリ64のセルフリフレッシュ機能では、予め定められた一定期間、何もアクセス情報のやりとりが無いと、自動的にリフレッシュ動作を実行するものである。言い換えれば、メモリ制御部60に電力が供給されていない状態でも、記憶保持の回復が可能となる。ところで、前述したDMA転送が実行されようとしたとき、上記セルフリフレッシュ機能の動作が実行されている間は、情報のやりとりができない状況が発生する。そこで、本実施の形態では、メモリ制御部60において、前記一定期間である、セルフリフレッシュ移行時間tsritよりも短いインタバル時間ttimerで、システムメモリ64に対して割込処理を行うことで、前記セルフリフレッシュ機能の動作の実行を回避するようにした。より具体的には、このセルフリフレッシュ機能の動作実行回避のため、CPU74には、タイマ80が接続されている。このタイマ80は、前記セルフリフレッシュ移行時間tsritよりも短いインタバルである時間ttimerを計時するものであるttimer<tsrit。図5は、システムメモリ64の動作タイミングチャートである。なお、図5Aが本実施の形態であり、図5Bはその比較例となる。比較例は例えば、タイマ無しとしているが、タイマ80を設けるが、タイマ時間を調整可能とし、本実施の形態の特徴である、セルフリフレッシュの動作回避を必要としない場合は、意図的にttimer>tsritとする場合もある。図5A及びBにおいて、記号M.AはメモリアクセスMemoryAcces中、記号S.RはセルフリフレッシュSelfRefresh中、記号Idleは、メモリ非アクセス中であることを示す。図5Aにおいて、Idle期間図5Aの時間t1、t4参照では、M.Aの終了時点から、タイマ80による計時が開始されるが、時間t1、t4のIdle期間では、時間ttimerよりも短いので、セルフリフレッシュの動作は発生しない。また、図5Aにおいて、Idle期間図5Aの時間t2、t3参照では、M.Aの終了時点から、タイマ80による計時が開始され、時間ttimerが経過すると、セルフリフレッシュ移行時間tsritに到達する前に、割込処理が実行されることになる。このように、本実施の形態では、図5AのIdle期間図5Aの時間t2、t3参照において、タイマ80による計時時間ttimerになった時点で、割込処理をかけており、この結果、連続したIdle期間が、セルフリフレッシュ移行時間tsritを超えることがなく、結果として、セルフリフレッシュ時間図5Bに示す移動、動作、復帰時間の加算値よりも短い、割込処理が実行され、システムメモリ64が起動することで、当該システムメモリ64内の情報の保持がなされる。なお、割込処理時間を、セルフリフレッシュの動作時間よりも短くする手段として、割込処理による結果を返信する必要がないようにすればよい。一方、図5Bにおいて、2番目のIdle期間図5Aの時間t6参照では、M.Aの終了時点から、タイマ80による計時が開始され、セルフリフレッシュ移行時間tsritに到達し、セルフリフレッシュの移行、動作、復帰が開始される。このき間は、システムメモリ64にアクセスできない時間となる。以下、本実施の形態の作用を説明する。図6は、メモリ制御部60におけるシステムメモリ64を監視し、当該システムメモリ64がセルフリフレッシュ動作へ移行することを回避するための制御フローチャートである。ステップ100では、システムメモリ64にアクセス中か否かが判断され、肯定判定アクセス中された場合は、このルーチンは終了する。また、ステップ100で否定判定非アクセスされた場合は、ステップ102へ移行してタイマ80の計時時間tcountをリセットスタートさせ、ステップ104へ移行する。ステップ104では、タイマ80が起動してから、システムメモリ64にアクセスがあったか否かが判断される。このステップ104において肯定判定、すなわち、アクセスがあった場合は、ステップ106へ移行して、タイマ80の計時をストップして、このルーチンは終了する。また、ステップ104において否定判定、タイマ80が起動してからシステムメモリ64にアクセスが無い場合は、ステップ108へ移行して、割込時間ttimerを読み出し、次いでステップ110へ移行して、現在のタイマ80の計時時間tcountと、ステップ108で読み出した割込時間ttimerを比較する。このステップ110において、tcount<ttimerと判定された場合は、割込処理の時期ではない、言い換えれば、セルフリフレッシュ移行動作が起きない時期であるため、ステップ104へ戻り、上記工程を繰り返す。また、ステップ110において、tcount≧ttimerと判定された場合は、割込処理の時期、言い換えれば、セルフリフレッシュ移行動作が起きる時期に迫っていると判断し、ステップ112へ移行して割込処理を実行し、ステップ104に戻る。このステップ112における割込処理は並行処理されており、割込処理の中でメモリアクセスが発生するため、今回のステップ104の判定は肯定判定Yesとなり、ステップ106へ移行してタイマをストップさせて、このルーチンは終了する。割込処理は、前記セルフリフレッシュのために必要な時間図5Bに示す、セルフリフレッシュの移行時間、セルフリフレッシュの動作時間、セルフリフレッシュからの復帰時間を加算した時間よりも短い時間である。また、通常システムメモリ64へのアクセスでは、割込処理による結果を返信する必要がないようにすれば、より短い時間となる。システムメモリ64は、記憶している情報の保持のためにセルフリフレッシュ機能が実行される。例えば、画像処理装置10において、節電を強化するために、セルフリフレッシュ動作回数が、節電強化しない場合よりも多くなる可能性がある。一方で、外部からシステムメモリ64へのDMA転送がなされる時期は、事前に把握することができず、前記セルフリフレッシュ動作回数が増える分、DMA転送が不能な時期が増えることになる。そこで、本実施の形態では、メモリ制御部60において、セルフリフレッシュ動作を回避するための割込処理を行い、DMA転送が不能な時期を軽減した。なお、割込処理は、CPU74のキャッシュメモリを無効とすることが好ましい。或いは、CPU74におけるキャッシュメモリを対象にせず、システムメモリ64自体が動作するプログラムを組み込むようにしてもよい。これにより、CPUのキャッシュメモリを無効にする必要がない。また、タイマ80で計時する割込処理ttimerは、セルフリフレッシュ移行時間tsritよりも短ければよいが、ttimer×1.5=tsrit程度にすることが好ましい。また、タイマ80よりも優先順位の高いハンドラの処理時間の合計を計算し、当該合計時間にセルフリフレッシュ移行時間tsritを減算した値を、割込時間ttimerとしてもよい。