複数の画像センサに共通制御信号を与えることであって、前記複数の画像センサの各々は、前記共通制御信号に応答して画像データを生成することと、前記複数の画像センサの各々から同期データ出力を受信することと、同期データラインを生成するために、前記複数の画像センサの各々からの前記同期データ出力を合成することと、画像プロセッサの単一カメラ入力を介して前記画像プロセッサに前記同期データラインを与えることと、を具備する方法。前記同期データラインは、複数の行を有するフレームの一部を形成し、各行は、第1の画像センサの特定のデータラインと第2の画像センサの対応するデータラインとを含む、請求項1に記載の方法。前記フレームは、前記第1の画像センサからの第1の画像データを含む第1のセクションと、前記第2の画像センサからの第2の画像データを含む第2のセクションと、を具備する、請求項2に記載の方法。前記フレームは、前記第1のセクションと前記第2のセクションとの間に配置された非画像データを含むギャップセクションをさらに具備する、請求項3に記載の方法。ラインバイアスによって、ライン上で、第1の画像センサから受信した第1のデータストリームと第2の画像センサから受信した第2のデータストリームとをインターリーブすることをさらに具備する、請求項1に記載の方法。前記同期データ出力を受信することは、前記複数の画像センサの第1の画像センサからの第1のデータラインを受信することと、前記複数の画像センサの第2の画像センサからの第2のデータラインを受信することとを含み、前記第1のデータラインを受信することは、前記第2のデータラインを受信することが完了する前に完了し、前記同期データラインは、前記第2のデータラインを受信することが完了した後に生成される、請求項1に記載の方法。前記同期データラインが生成される前に、前記第1の画像センサから受信される次のデータラインの少なくとも一部分をバッファすることをさらに具備する、請求項6に記載の方法。前記共通制御信号は、前記複数の画像センサの各々に結合されたセンサシンクロナイザによって与えられる、請求項1に記載の方法。前記センサシンクロナイザは、集積回路間I2C制御インターフェースを介して、カメラシリアルインターフェースCSI仕様に準拠するインターフェースを介して、または、カメラパラレルインターフェースCPI仕様に準拠するインターフェースを介して、前記複数の画像センサの各々に結合される、請求項8に記載の方法。複数の画像センサに共通制御信号を与えるように構成され、前記複数の画像センサの各々は、前記共通制御信号に応答して画像データを生成する、センサシンクロナイザと、画像プロセッサの単一カメラ入力を介して前記画像プロセッサに与えられるべき同期データラインを生成するために、前記複数の画像センサの各々から受信した同期データ出力を合成するように構成されたコンバイナと、を具備する装置。前記同期データラインは、複数の行を有するフレームの一部を形成し、各行は、第1の画像センサの特定のデータラインと第2の画像センサの対応するデータラインとを含む、請求項10に記載の装置。前記フレームは、前記第1の画像センサからの第1の画像データを含む第1のセクションと、前記第2の画像センサからの第2の画像データを含む第2のセクションと、を具備する、請求項11に記載の装置。前記フレームは、前記第1のセクションと前記第2のセクションとの間に配置された非画像データを含むギャップセクションをさらに具備する、請求項12に記載の装置。前記コンバイナは、ラインバイアスによって、ライン上で、前記複数の画像センサから受信したデータストリームをインターリーブするように構成される、請求項10に記載の装置。前記同期データ出力は、前記複数の画像センサの第1の画像センサの第1のデータラインと前記複数の画像センサの第2の画像センサの第2のデータラインとを含み、前記第2のデータラインは、前記第1のデータラインに対して遅れ、前記同期データラインは、前記コンバイナが前記第2のデータラインを受信した後に前記コンバイナで生成され、前記同期データラインは、前記第1のデータラインと前記第2のデータラインとを含む、請求項10に記載の装置。前記同期データラインが生成される前に、前記第1の画像センサから受信される次のデータラインの少なくとも一部分をバッファするように構成されたバッファをさらに具備する、請求項15に記載の装置。前記センサシンクロナイザは、集積回路間I2C制御インターフェースを介して、カメラシリアルインターフェースCSI仕様に準拠するインターフェースを介して、または、カメラパラレルインターフェースCPI仕様に準拠するインターフェースを介して、前記複数の画像センサの各々に結合される、請求項10に記載の装置。前記センサシンクロナイザは、前記画像プロセッサに応答する、請求項10に記載の装置。前記センサシンクロナイザおよび前記コンバイナは、携帯用電子機器に組み込まれる、請求項10に記載の装置。前記センサシンクロナイザおよび前記コンバイナは、携帯用電子機器のプロセッサに結合されるように構成されたカメラモジュールに組み込まれる、請求項10に記載の装置。複数の画像センサに共通制御信号を与えるための手段であって、前記複数の画像センサの各々は、前記共通制御信号に応答して画像データを生成する手段と、画像プロセッサの単一カメラ入力を介して前記画像プロセッサに与えられるべき同期データラインを生成するために、前記複数の画像センサの各々から受信した同期データ出力を合成するための手段と、を具備する装置。前記複数の画像センサの各々から前記同期データ出力を受信するための手段をさらに具備する、請求項21に記載の装置。前記同期データラインが生成される前に、前記複数の画像センサの少なくとも1つから受信される次のデータラインの少なくとも一部分をバッファするための手段をさらに具備する、請求項21に記載の装置。プロセッサによって実行されたとき、前記プロセッサに、複数の画像センサに共通制御信号を与え、前記複数の画像センサの各々は、前記共通制御信号に応答して画像データを生成することと、画像プロセッサの単一カメラ入力を介して前記画像プロセッサに与えられるべき同期データラインを生成するために、前記複数の画像センサの各々から受信した同期データ出力を合成することと、を行わせる命令を備える非一時的コンピュータ可読媒体。前記同期データラインは、複数の行を有するフレームの一部を形成し、各行は、第1の画像センサの特定のデータラインと第2の画像センサの対応するデータラインとを含む、請求項24に記載の非一時的コンピュータ可読媒体。前記プロセッサに、ラインバイアスによって、ライン上で、第1の画像センサから受信した第1のデータストリームと第2の画像センサから受信した第2のデータストリームとをインターリーブすることを行わせる命令をさらに備える、請求項24に記載の非一時的コンピュータ可読媒体。前記プロセッサに、前記同期データラインが生成される前に、前記第1の画像センサから受信される次のデータラインの少なくとも一部分をバッファすることを行わせる命令をさらに備える、請求項24に記載の非一時的コンピュータ可読媒体。共通制御信号を受信し、前記共通制御信号に応答して画像データを生成するために結合された複数の画像センサと、前記複数の画像センサの各々に前記共通制御信号を与えるように構成されたセンサシンクロナイザと、画像プロセッサの単一カメラ入力を介して前記画像プロセッサに与えられるべき同期データラインを生成するために、前記複数の画像センサの各々から受信した同期データ出力を合成するように構成されたコンバイナと、を具備する装置。前記同期データラインを処理するために結合された画像信号プロセッサと、処理された画像データを表示するように構成されたディスプレイデバイスと、をさらに具備する、請求項28に記載の装置。図1を参照すると、複数のセンサからのデータを合成する画像処理システムの特定の例示的な実施形態が示され、全体的に100と称される。画像処理システム100は、複数カメラモジュール102と、センサモジュール104と、単一カメラチップモジュール106とを含む。特定の実施形態では、センサモジュール104は、図2および図3のセンサ202および204などの複数のセンサを含むことができ、複数のセンサの各々は、画像のデータラインを含むデータストリームを生成するように構成される。単一カメラモジュール106は、図2および図3の画像プロセッサ208など、単一カメラ入力を有する画像プロセッサを含むことができる。複数のセンサの画像データストリームのラインごとの画像データを同期データライン108に合成することによって、画像プロセッサが単一カメラ入力を有するとしても、画像プロセッサがマルチカメラ処理のためのフォーマッティングを実行することが可能になる。その結果、各カメラのために別個のプロセッサを使用するシステム、または複数カメラ入力を有するプロセッサを使用するシステムと比較して、システム100は低コストで実装され得る。図2を参照すると、複数のセンサからのデータを合成する画像処理システムの特定の例示的な実施形態が示され、全体的に200と称される。画像処理システム200は、第1のセンサ202と、第2のセンサ204とを含む。画像処理システム200は、コンバイナ206と、画像信号プロセッサまたはビデオフロントエンド208と、センサシンクロナイザ230とをさらに含む。画像信号プロセッサ208は、ディスプレイデバイス図示せずに結合され得る。コンバイナ206は、1つまたは複数のラインバッファ216を含む。画像処理システム200は、少なくとも1つの半導体ダイに統合され得る。第1のセンサ202は、第1の画像データストリーム212として示される第1のデータストリームを生成するように構成される。第1の画像データストリーム212は、第1のデータライン222を含む。第2のセンサ204は、第2の画像データストリーム214として示される第2のデータストリームを生成するように構成される。第2の画像データストリーム214は、第2のデータライン224を含む。第1のセンサ202および第2のセンサ204は、互いに独立し、センサシンクロナイザ230から共通制御信号234を受信する実質的に同様の画像センサであり得る。センサシンクロナイザ230は、制御/データ信号232を受信し、第1のセンサ202および第2のセンサ204に共通制御信号234を出力するように構成され、第1のセンサ202および第2のセンサ204が近接して整合されるデータストリーム212、214を生成することが可能になる。たとえば、データストリーム212、214は、周波数および位相など、実質的に同じタイミング特性を有し得る。特定の実施形態では、制御/データ信号232は、画像信号プロセッサ208から受信され得る。コンバイナ206は、第1の画像データストリーム212と第2の画像データストリーム214とに応答する。コンバイナ206は、ラインバッファ216内で第1の画像データストリーム212からのデータと第2の画像データストリーム214からのデータとを合成するように構成される。特定の実施形態では、ラインバッファ216は、第1のセンサ202からの第1のデータライン222などの第1のデータを整合させ、第2のセンサ204からの第2のデータライン224などの第2のデータを整合させるように構成される。特定の実施形態では、コンバイナ206は、ラインバッファ216内に記憶されたデータに応答し、画像信号プロセッサ208にラインデータ218を与える。特定の実施形態では、ラインデータ218は複数の行を含むことができ、各行は、図6に関して説明するような、各センサ202、204からの対応する行の合成である。画像信号プロセッサ208は、ラインデータ218を処理し、処理済みラインデータ240を生成するように構成される。特定の実施形態では、処理済みラインデータ240は、処理済みフレームデータとして与えられ得る。2つのセンサを示したが、他の実施形態が3つ以上のセンサを含むことができることを理解されたい。たとえば、図3に、3つ以上のセンサを含む実施形態300を示す。第Nのセンサ305は、第Nの画像データストリーム315として示される第Nのデータストリームを生成するように構成される。第Nの画像データストリーム315は、第Nのデータライン325を含む。第Nのセンサ305は、第1の画像センサ202および第2の画像センサ204と実質的に同様であり得、センサシンクロナイザ230から共通制御信号234を受信し得、第1のセンサ202、第2のセンサ204、および第Nのセンサ305が近接して整合されるデータストリーム212、214、315を生成することが可能になる。たとえば、データストリーム212、214、315は、周波数および位相など、実質的に同じタイミング特性を有し得る。コンバイナ206は、第1の画像データストリーム212と第2の画像データストリーム214と第Nの画像データストリーム315とに応答する。コンバイナ206は、ラインバッファ216内で第1の画像データストリーム212からのデータと第2の画像データストリーム214からのデータと第Nの画像データストリーム315からのデータとを合成するように構成される。共通に制御される同様のセンサたとえば、図2の202、204、または図3の202、204、305から受信されたデータは実質的に同じ周波数および位相を有するので、コンバイナ206において受信されるデータストリーム間の同期は画像データの単一画像ライン内で行われ得る。特定の実施形態では、ラインバッファ216は、最悪の場合のミスアラインメントのために寸法決定され得るすなわち、同期ミスアラインメントが3本のラインであった場合、ラインバッファ212は、少なくとも6本のラインをバッファするようにサイズ決定される。その結果、合成データは、単一の画像信号プロセッサを使用して効率的に処理され得る。したがって、複数プロセッサシステムたとえば、各センサに割り当てられたプロセッサと比較して、全体的な画像システムのコストおよび複雑さが低減され得る。図4を参照すると、図2の画像処理システム200の選択された部分400の特定の例示的な実施形態が示されている。画像処理システムの部分400は、第1のセンサ202と、第2のセンサ204と、センサシンクロナイザ230とを含む。特定の実施形態では、第1のセンサ202と第2のセンサ204とは、センサシンクロナイザ230から同じ開始信号またはリセット信号と同じクロック入力とを受信する同じセンサまたはほとんど同じセンサである。たとえば、第1のセンサ202と第2のセンサ204とは各々、センサシンクロナイザ230から共通制御データ/信号を受信し得る。特定の実施形態では、制御データ/信号は、制御クロック信号404と、制御データ信号406と、カメラクロック信号408と、カメラリセット信号410とを含むことができる。制御データ/信号404~410は、形成され、2ワイヤチップ間通信プロトコルに準拠する、集積回路間I2C:InterIntegratedCircuitマルチマスタシリアルコンピュータバスなどのインターフェースを介して送信され得る。代替的に、制御データ/信号404~410は、形成され、デジタルカメラモジュールとモバイルフォンエンジンとの間のシリアルインターフェースの仕様に準拠する、カメラシリアルインターフェースCSI:CameraSerialInterfaceなどのインターフェース、周辺デバイスカメラとホストプロセッサベースバンド、アプリケーションエンジンとの間の、カメラシリアルインターフェース2CSI-2:CameraSerialInterface2などのインターフェース、デジタルカメラモジュールとモバイルフォンエンジンとの間の、カメラパラレルインターフェースCPI:CameraParallelInterfaceなどのパラレルインターフェース、または他の制御インターフェースに従って送信され得る。第1のセンサ202は、図2または図5のシステムに示すように、コンバイナ206に第1のタイミングデータ420と第1のセンサ画像データ422とを送るように構成され得る。同様に、第2のセンサ204は、図2または図5のコンバイナ206に第2のタイミングデータ430と第2のセンサ画像データ432とを送るように構成され得る。動作中、第1のセンサ202と第2のセンサ204とは各々、タイミングの見地から同じ条件またはほとんど同じ条件で動作する。たとえば、第1のセンサ202と第2のセンサ204は各々、同じ制御クロック信号404と、同じ制御データ信号406と、同じカメラクロック信号408と、同じカメラリセット信号410とを受信する。第1のセンサ202と第2のセンサ204とは同じであるか、ほとんど同じであるので、それらは、同じタイミング条件下で実質的に同様に動作する。たとえば、第1のセンサ202からのデータ出力は、第2のセンサ204からのデータ出力と実質的に同じ周波数および位相を有する。例示のために、第1のセンサ202と第2のセンサ204とからのデータ出力間の位相差は、位相差の単一水平線未満であり得、2つの画像センサ202、204からの画像データを同期させて、制御するために単一の画像信号プロセッサを使用することが可能になる。図5を参照すると、複数のセンサからのデータを合成する画像処理システムの特定の例示的な実施形態のブロック図が示され、全体的に500と称される。システム500は、第1の画像センサ202と、第2の画像センサ204と、コンバイナ206と、センサシンクロナイザ230と、画像信号プロセッサ208とを含む。システム500は、レジスタインターフェース510とクロック管理デバイス512とをさらに含む。特定の実施形態では、レジスタインターフェース510は、センサシンクロナイザ230内にあり得る。代替的に、レジスタインターフェース510はスタンドアロンモジュールであり得る。特定の実施形態では、システム500は、影で示された薄型出力フォーマッタthinoutputformatter506と影で示されたトランスポートパッカーおよびフォーマッタtransportpackerandformatter508とをさらに含むことができる。特定の実施形態では、コンバイナ206は、第1のセンサ202から第1のタイミングデータ420と第1のセンサ画像データ422とを受信するように構成される。コンバイナ206はまた、第2のセンサ204から第2のタイミングデータ430と第2のセンサ画像データ432とを受信するように構成される。コンバイナ206は、クロック管理デバイス512からクロック信号526を受信するようにさらに構成される。コンバイナ206は、第1のタイミングデータ420と、第1のセンサ画像データ422と、第2のタイミングデータ430と、第2のセンサ画像データ432とを使用して同期データラインを生成し、この同期データラインは、画像信号プロセッサ208に与えられる。画像信号プロセッサ208は、同期データラインを処理して処理済みデータラインデータを作成する。処理済みデータラインデータは、ディスプレイデバイスなどの別の構成要素に与えられ得る。したがって、複数のセンサからの画像データは、ディスプレイデバイスにおける表示のために合成され、処理され、レンダリングされ得る。特定の実施形態では、第1のタイミングデータ420は第1のピクセルクロックに関連し得、第1のセンサ画像データ422は第1のピクセルサイズに関連し得、第2のタイミングデータ430は第2のピクセルクロックに関連し得、第2のセンサ画像データ432は第2のピクセルサイズに関連し得る。コンバイナ406が、第1のタイミングデータ420と、第1のセンサ画像データ422と、第2のタイミングデータ430と、第2のセンサ画像データ432とを合成して同期データラインを生成するとき、第1の画像データの第1のラインと第2の画像データの対応するラインとが単一画像ラインに合成される。特定の実施形態では、単一画像ラインのサイズは、第1の画像データの第1のラインまたは第2の画像データの対応するラインのサイズの実質的に2倍たとえば、第1のピクセルサイズまたは第2のピクセルサイズのサイズの2倍であり得、合成された単一画像ラインのピクセルクロックのレートは、第1のピクセルクロックまたは第2のピクセルクロックのレートの実質的に2倍であり得るたとえば、第1のピクセルクロック周波数または第2のピクセルクロック周波数の2倍であるクロック周波数を有し得る。生成された同期データラインは、コンバイナタイミングデータ信号528とコンバイナ画像データ信号530とを介して画像信号プロセッサ208に送られる。特定の実施形態では、コンバイナ206によって生成された同期データラインは、薄型出力フォーマッタ506に与えられてフォーマット済みデータを作成し、このフォーマット済みデータは、画像信号プロセッサ208に与えられるより前にトランスポートパッカーおよびフォーマッタ508に与えられる。特定の実施形態では、薄型出力フォーマッタ506は、コンバイナタイミングデータ信号528とコンバイナ画像データ信号530とを受信してフォーマット済みデータを作成する。フォーマット済みデータは、出力フォーマッタタイミングデータ信号536と、出力フォーマッタ画像データ信号538と、出力フォーマッタ統計データ信号540と、出力フォーマッタ開始データ信号542と、出力フォーマッタ有効データ信号544とを含むことができる。特定の実施形態では、トランスポートパッカーおよびフォーマッタ508は、薄型出力フォーマッタ506からフォーマット済みデータ536~544を受信し、トランスポートタイミングデータ信号546とトランスポート画像データ信号548とを含むトランスポートデータストリームを生成する。特定の実施形態では、レジスタインターフェース510は、画像信号プロセッサ208に結合され、クロック管理デバイス512に結合され得る。特定の実施形態では、レジスタインターフェース510は、クロック管理デバイス512からクロック信号527を受信し得、レジスタバス572に結合され得る。クロック管理デバイス512は、第2のタイミングデータ信号430を受信し、クロック信号526を出力するように構成される。特定の実施形態では、コンバイナ206が複数のセンサからの同時データを合成しながらフレーム処理レートを維持すること可能にするために、クロック信号526は、第2のタイミングデータ信号430の周波数の実質的に2倍である。共通に制御される同様のセンサからのデータ出力は実質的に同じ周波数および位相を有するので、データストリーム間の同期は画像データの単一画像ライン内で行われ得る。このようにして、合成データは、画像データの単一のラインへのアクセスを有する単一の画像信号プロセッサを使用して効率的に処理され得る。図6を参照すると、第1の画像センサの出力における第1のデータストリームと第2の画像センサの出力における第2のデータストリームとが合成されて同期データラインを形成する特定の実施形態の図表示が示され、全体的に600と称される。図2の第1のセンサ202などの第1のセンサは、画像の第1の画像データに対応する第1のデータストリーム602を生成する。図2の第2のセンサ204などの第2のセンサは、画像の第2の画像データに対応する第2のデータストリーム604を生成する。第1のデータストリーム602からのデータと第2のデータストリーム604からのデータとは合成されて、データ出力データストリーム606を形成する。特定の実施形態では、第1のデータストリーム602は、画像の第1の画像データの第1のラインに関連するデータを含み、第2のデータストリーム604は、画像の第2の画像データの対応するラインに関連するデータを含む。第1のデータストリーム602は、第1のラインインデックス値を有するラインデータ610と、第2のラインインデックス値を有するラインデータ612と、第3のラインインデックス値を有するラインデータ614と、第4のラインインデックス値を有するラインデータ616とを含む。第2のデータストリーム604は、第1のラインインデックス値を有する対応するラインデータ620と、第2のラインインデックス値を有する対応するラインデータ622と、第3のラインインデックス値を有する対応するラインデータ624と、第4のラインインデックス値を有する対応するラインデータ626とを含む、第1のデータストリームのラインデータに対応するラインデータを含む。データ出力データストリーム606は、画像の第1の画像データの第1のラインと画像の第2の画像データの対応するラインとの合成を含む。図示のように、第1のデータストリーム602と第2のデータストリーム604とはインターリーブされて、データ出力データストリーム606を形成する。たとえば、データ出力データストリーム606は、第1のラインインデックス値を有する合成ラインデータ630と、第2のラインインデックス値を有する合成ラインデータ632と、第3のラインインデックス値を有する合成ラインデータ634とを含む。合成ラインデータ630は、ラインデータ610と対応するラインデータ620とを含む。合成ラインデータ632は、ラインデータ612と対応するラインデータ622とを含む。合成ラインデータ634は、ラインデータ614と対応するラインデータ624とを含む。各合成ライン630~634は、図2のラインバッファ216などのラインバッファ内で対応するラインを合成することによって生成され得る。特定の実施形態では、第1のデータストリーム602からのデータは、第2のデータストリーム604からのデータと合成されて、フレーム660を形成する複数の同期データラインを生成する。フレーム660は、複数の行642を含むことができ、各行は、ラインインデックス値に対応し、ラインインデックス値を有する第1の画像データのラインとラインインデックス値を有する第2の画像データの対応するラインとを含む同期データラインを記憶する。たとえば、フレーム660の第1の行は、合成ラインデータ630を含み、フレーム660の第2の行は、合成ラインデータ632を含み、フレーム660の第3の行は、合成ラインデータ634を含むなどがあり得る。各同期画像データラインは、フレーム660中のデータを整合するようにフレーム660の一部を形成する。フレーム660は、画像センサからの画像データの読取り順序に一致する行642の順序で示されるすなわち、画像センサのトップラインラインインデックス1からの合成データがフレーム660の上部ラインにあり、画像センサの次のラインラインインデックス2からの合成データがフレーム660の次のラインにある。代替的に、他の実施形態では、フレーム660の行は、画像データの読取り順序に一致しないことがあり、代わりに画像データの任意の他の順序に対応することがある。たとえば、フレーム660のトップ行がラインインデックス2に対応し得、フレーム660の次の行がラインインデックス1に対応し得る。フレーム660は、行642の各々が画像データのラインインデックス値のいずれかに対応するようにプログラムされ得るようにプログラム可能であり得る。特定の実施形態では、第1の画像データの第1のライン610は、第1のピクセルサイズたとえば、ライン当たりのピクセル数と第1のピクセルクロックとに関連し、第2の画像データの対応するライン620は、第2のピクセルサイズと第2のピクセルクロックとに関連する。データストリーム602を生成する第1のセンサとデータストリーム604を生成する第2のセンサとは、共通クロック信号と共通リセット信号とを受信するように構成される。第1の画像データの第1のライン610と第2の画像データの対応するライン620とが単一画像ラインに合成されると、単一画像ラインのサイズは、第1の画像データの第1のライン610または第2の画像データの対応するライン620のサイズの実質的に2倍になり、合成された単一画像ラインのピクセルクロック信号たとえば、第3のピクセルクロック信号は、第1のピクセルクロック信号または第2のピクセルクロック信号のクロックレートの実質的に2倍であるクロックレートを有する。たとえば、合成ラインデータ630は、ラインデータ610の画像サイズの実質的に2倍である画像サイズ、または対応するラインデータ620の画像サイズの実質的に2倍である画像サイズを有し得る。同様に、合成ラインデータ630のピクセルクロック周波数が、第1のピクセルクロックまたは第2のピクセルクロックの周波数の実質的に2倍である周波数を有する第3のピクセルクロック信号に関連するように、合成ラインデータ630のピクセルクロック周波数は、ラインデータ610に関連する第1のピクセルクロック信号の周波数の実質的に2倍である周波数、または対応するラインデータ620に関連する第2のピクセルクロック信号の周波数の実質的に2倍である周波数を有し得る。代替的に、ラインサイズが等しい、3つの画像センサからのラインデータを合成する実装形態では、同期ラインサイズは、センサラインサイズの実質的に3倍であり得、ピクセルクロックレートは、個々のセンサのピクセルクロックレートの実質的に3倍であり得る。サイズが等しくない任意の数のセンサの一般的な場合では、同期ラインサイズは、合成されたラインサイズの和以上として設定され得、ピクセルクロックレートは、出力ライン帯域幅が入力帯域幅の和以上となるように設定され得る。フレーム660は、図2の画像信号プロセッサ208などの画像信号プロセッサにおいて処理されて、処理済みフレーム650を生成する。処理済みフレーム650は、図2のセンサ202などの第1の画像センサからの第1の画像データを含む第1のセクション652と、図2のセンサ204などの第2の画像センサからの第2の画像データを含む第2のセクション654と、ギャップセクション656とを含む。ギャップセクション656は、第1のセクション652と第2のセクション654との間に配設される非画像データを含むことができる。特定の実施形態では、第1のセクション652は、第1の画像データのラインを含み、第2のセクション654は、第2の画像データの対応するラインを含む。特定の実施形態では、ギャップセクション656は、エッジフィルタリングのために使用され得、幅が約5ピクセルであるブラックギャップを含むことができる。さらなる一例として、ギャップセクション656は、ライン間に追加され、補間カーネルのサイズ、または画像信号プロセッサによってフレーム650に適用される最大2次元フィルタのサイズに等しいサイズを有し得る。特定の例示的な実施形態では、自動露光、自動フォーカス、および自動ホワイトバランスのための統計は、第1のセクション652または第2のセクション654のいずれかから収集され得、そのいずれかは、それぞれのセンサのうちの1つからの全画像であり得る。したがって、両方のセンサが実質的に同じタイミング情報を受信しているので、自動露光、自動フォーカス、および自動ホワイトバランスのための統計は、最終画像の1/2たとえば、第1のセクション652から収集され得、両方のセンサに適用され得る。したがって、画像の画像データの1画像ライン内で同期が行われ得るように、複数のセンサからのデータ出力は実質的に同じ周波数および位相を有する。フレーム650は、少なくとも1つの半導体ダイに統合されたメモリに記憶され得る。フレーム650は、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末PDA、固定ロケーションデータユニット、およびコンピュータなどの消費者用電子装置に組み込まれたメモリに記憶され得る。電子デバイスは、複数のセンサからの画像データを処理する3Dアプリケーションを含む、画像処理方法を利用し得る。図7を参照すると、第1の画像センサの出力における第1のデータストリームと第2の画像センサの出力における第2のデータストリームとが合成されて同期データラインを形成する第2の実施形態の図表示が示され、全体的に700と称される。図2の第1の画像センサ202などの第1のセンサは、画像の第1の画像データに対応する第1のデータストリーム702を生成する。図2の第2の画像センサ204などの第2のセンサは、画像の第2の画像データに対応する第2のデータストリーム704を生成する。第1のデータストリーム702からのデータと第2のデータストリーム704からのデータとは合成されて、データ出力データストリーム706を形成する。特定の実施形態では、第1のデータストリーム702は、画像の第1の画像データの第1のラインに関連するデータを含み、第2のデータストリーム704は、画像の第2の画像データの対応するラインに関連するデータを含む。第1のデータストリーム702は、第1のラインインデックス値を有するラインデータ710と、第2のラインインデックス値を有するラインデータ712と、第3のラインインデックス値を有するラインデータ714と、第4のラインインデックス値を有するラインデータ716とを含む。第2のデータストリーム704は、第1のラインインデックス値を有する対応するラインデータ720と、第2のラインインデックス値を有する対応するラインデータ722と、第3のラインインデックス値を有する対応するラインデータ724と、第4のラインインデックス値を有する対応するラインデータ726とを含む、第1のデータストリームのラインデータに対応するラインデータを含む。データ出力データストリーム706は、画像の第1の画像データの第1のラインと画像の第2の画像データの対応するラインとの合成を含む。図示のように、第1のデータストリーム702と第2のデータストリーム704とはギャップセクション708を用いてインターリーブされて、データ出力データストリーム706を形成する。たとえば、データ出力データストリーム706の図示の部分は、第1のラインインデックス値を有する合成ラインデータ730と、第2のラインインデックス値を有する合成ラインデータ732と、第3のラインインデックス値を有する合成ラインデータ734とを含む。合成ラインデータ730は、対応するラインデータ720からギャップセクション708だけ分離されたラインデータ710を含む。合成ラインデータ732は、対応するラインデータ722からギャップセクション708だけ分離されたラインデータ712を含む。合成ラインデータ734は、対応するラインデータ724からギャップセクション708だけ分離されたラインデータ714を含む。各合成ライン730~734は、図2のラインバッファ216などのラインバッファ内で対応するラインを対応するライン間のギャップセクション708と合成することによって生成され得る。特定の実施形態では、第1のデータストリーム702からのデータは、第2のデータストリーム704からのデータと合成されて、フレーム740を形成する複数の同期データラインを生成する。フレーム740は、複数の行742を含むことができ、各行は、ラインインデックス値に対応し、ラインインデックス値を有する第1の画像データのラインを記憶し、ラインインデックス値を有する第2の画像データの対応するラインを記憶する。たとえば、フレーム740中のデータが整合されるように、フレーム740の第1の行は、合成ラインデータ730を含み、フレーム740の第2の行は、合成ラインデータ732を含み、フレーム740の第3の行は、合成ラインデータ734を含むなどがあり得る。特定の実施形態では、第1の画像データの第1のライン710は、第1のピクセルサイズたとえば、ライン当たりのピクセル数と第1のピクセルクロックとに関連し、第2の画像データの対応するライン720は、第2のピクセルサイズと第2のピクセルクロックとに関連する。データストリーム702を生成する第1のセンサとデータストリーム704を生成する第2のセンサとは、共通クロック信号と共通リセット信号とを受信するように構成される。第1の画像データの第1のライン710と第2の画像データの対応するライン720とが単一画像ラインに合成されると、単一画像ラインのサイズは、第1の画像データの第1のライン710または第2の画像データの対応するライン720のサイズの約2倍になる。さらに、合成された単一画像ラインのピクセルクロック信号たとえば、第3のピクセルクロック信号は、第1のピクセルクロック信号または第2のピクセルクロック信号のクロックレートの約2倍であるクロックレートを有する。たとえば、合成ラインデータ730は、ラインデータ710の画像サイズの約2倍である画像サイズ、または対応するラインデータ720の画像サイズの約2倍である画像サイズを有し得る。同様に、合成ラインデータ730のピクセルクロック周波数が、第1のピクセルクロックまたは第2のピクセルクロックの周波数の約2倍である周波数を有する第3のピクセルクロック信号に関連するように、合成ラインデータ730のピクセルクロック周波数は、ラインデータ710に関連する第1のピクセルクロック信号の周波数の約2倍である周波数、または対応するラインデータ720に関連する第2のピクセルクロック信号の周波数の約2倍である周波数を有し得る。各ギャップセクション708は、非画像データを含むことができる。特定の実施形態では、ギャップセクション708によって形成されるフレーム740中の非画像データエリアは、エッジフィルタリングのために使用され得る。ギャップセクション708は、幅が約5ピクセルであるブラックギャップを含むことができる。他の実施形態では、各ギャップセクション708は、補間カーネルのサイズ、または図2の画像プロセッサ208などの画像プロセッサによってフレーム740に適用される最大2次元フィルタのサイズに等しいサイズを有する。フレーム740は、画像プロセッサによって処理されて、3D画像を生成する。図8を参照すると、第1のセンサからの第1のデータストリームと第2のセンサからの第2のデータストリームとの間の2ライン位相差を示す位相図の第1の実施形態の図表示が示され、全体的に800と称される。図2の第1のセンサ202などの第1のセンサは、第1のセンサの第1のラインデータ802と、第1のセンサの第2のラインデータ804と、第1のセンサの第3のラインデータ806とを含む第1のデータストリームを生成する。図2の第2のセンサ204などの第2のセンサは、第2のセンサの第1のラインデータ812と、第2のセンサの第2のラインデータ814と、第2のセンサの第3のラインデータ816とを含む第2のデータストリームを生成する。第1のデータストリームからのデータと第2のデータストリームからのデータとは合成されて、合成ライン820を形成する。図8に示す特定の実施形態では、第1、第2および第3のラインデータが示されている。代替的に、任意の数のラインデータが生成され得るたとえば、図6および図7に示す720本のライン。図8の特定の実施形態では、第1のデータストリームのデータと第2のデータストリームのデータとの間に2ライン位相差がある。たとえば、第1のセンサの第1のラインデータ802は、第1のライン位相中に図2のコンバイナ216などのコンバイナによって受信され得、第1のセンサの第2のラインデータ804は、第2のライン位相中に受信され得、第1のセンサの第3のラインデータ806と第2のセンサの第1のラインデータ812とは、第3のライン位相中に受信され得る。したがって、第1のセンサの第1のラインデータ802と第2のセンサの第1のラインデータ812との間に2ライン位相差がある。合成ライン820は、画像の第1の画像データの第1のラインと画像の第2の画像データの対応するラインとの合成を含む。図示のように、第1のデータストリームと第2のデータストリームとはインターリーブされて、合成ライン820を形成する。たとえば、合成ライン820は、第1のセンサの第1のラインデータ802と第2のセンサの第1のラインデータ812とを有する合成ラインデータ822と、第1のセンサの第2のラインデータ804と第2のセンサの第2のラインデータ814とを有する合成ラインデータ824と、第1のセンサの第3のラインデータ806と第2のセンサの第3のラインデータ816とを有する合成ラインデータ826とを含む。各合成ライン822~826は、図2のラインバッファ216などのラインバッファ内で対応するラインを合成することによって生成され得る。ラインバッファは、同期データラインたとえば、合成ラインデータ822が生成される前に第1の画像センサから受信される次のデータラインたとえば、第1のセンサの第2のラインデータ804の少なくとも一部分をバッファするように構成され得る。したがって、2ライン位相差を有する複数のセンサからのデータ出力は、画像の画像データの1画像ライン内で同期が行われ得るように合成され得る。図9を参照すると、第1のセンサからの第1のデータストリームと第2のセンサからの第2のデータストリームとの間の1ライン位相差を示す位相図の第1の実施形態の図表示が示され、全体的に900と称される。図2の第1のセンサ202などの第1のセンサは、第1のセンサの第1のラインデータ902と、第1のセンサの第2のラインデータ904と、第1のセンサの第3のラインデータ906と、第1のセンサの第4のラインデータ908とを含む第1のデータストリームを生成する。図2の第2のセンサ204などの第2のセンサは、第2のセンサの第1のラインデータ912と、第2のセンサの第2のラインデータ914と、第2のセンサの第3のラインデータ916と、第2のセンサの第4のラインデータ918とを含む第2のデータストリームを生成する。第1のデータストリームからのデータと第2のデータストリームからのデータとは合成されて、合成ライン920を形成する。図9に示す特定の実施形態では、第1、第2、第3、および第4のラインデータが示されている。代替的に、任意の数のラインデータが生成され得るたとえば、図6および図7に示す720本のライン。図9の特定の実施形態では、第1のデータストリームのデータと第2のデータストリームのデータとの間に1ライン位相差がある。たとえば、第1のセンサの第1のラインデータ902は、第1のライン位相中に図2のコンバイナ216などのコンバイナによって受信され得、第1のセンサの第2のラインデータ904と第2のセンサの第1のラインデータ912とは、第2のライン位相中に受信され得る。したがって、第1のセンサの第1のラインデータ902と第2のセンサの第1のラインデータ912との間に1ライン位相差がある。合成ライン920は、画像の第1の画像データの第1のラインと画像の第2の画像データの対応するラインとの合成を含む。図示のように、第1のデータストリームと第2のデータストリームとはインターリーブされて、合成ライン920を形成する。たとえば、合成ライン920は、第1のセンサの第1のラインデータ902と第2のセンサの第1のラインデータ912とを有する合成ラインデータ922と、第1のセンサの第2のラインデータ904と第2のセンサの第2のラインデータ914とを有する合成ラインデータ924と、第1のセンサの第3のラインデータ906と第2のセンサの第3のラインデータ916とを有する合成ラインデータ926と、第1のセンサの第4のラインデータ908と第2のセンサの第4のラインデータ918とを有する合成ラインデータ928とを含む。各合成ライン922~926は、図2のラインバッファ216などのラインバッファ内で対応するラインを合成することによって生成され得る。したがって、1ライン位相差を有する複数のセンサからのデータ出力は、画像の画像データの1画像ライン内で同期が行われ得るように合成され得る。図10を参照すると、複数のセンサの各々の赤緑青RGBデータを示し、同期データラインを示す図表示が示され、全体的に1000と称される。図10に示す実施形態では、図3の第1のセンサ202などの第1のセンサは、第1のセンサの第1のラインデータ1002と、第1のセンサの第2のラインデータ1004と、第1のセンサの第3のラインデータ1006とを含む第1のデータストリームを生成する。図3の第2のセンサ204などの第2のセンサは、第2のセンサの第1のラインデータ1012と、第2のセンサの第2のラインデータ1014と、第2のセンサの第3のラインデータ1016とを含む第2のデータストリームを生成する。図3の第Nのセンサ305などの第3のセンサは、第3のセンサの第1のラインデータ1022と、第3のセンサの第2のラインデータ1024と、第3のセンサの第3のラインデータ1026とを含む第3のデータストリームを生成する。第1のデータストリームからのデータと第2のデータストリームからのデータと第3のデータストリームからのデータとは合成されて、合成ライン1020を形成する。例示的な一例として、ベイヤーBayerフィルタに従って、第1のラインデータの各々1002、1012、1022は、赤と緑との交互のピクセル値を含み、第2のラインデータの各々1004、1014、1024は、緑と青との交互のピクセル値を含み、第3のラインデータの各々1006、1016、1026は、赤と緑との交互のピクセル値を含む。図示のように、第1のデータストリームと第2のデータストリームと第3のデータストリームとはインターリーブされて、合成ラインデータストリーム1020を形成する。たとえば、合成ラインデータストリーム1020は、第1のセンサの第1のラインデータ1002と第2のセンサの第1のラインデータ1012と第3のセンサの第1のラインデータ1002とを有する合成ラインデータ1040と、第1のセンサの第2のラインデータ1004と第2のセンサの第2のラインデータ1014と第3のセンサの第2のラインデータ1024とを有する合成ラインデータ1050と、第1のセンサの第3のラインデータ1006と第2のセンサの第3のラインデータ1016と第3のセンサの第3のラインデータ1026とを有する合成ラインデータ1060とを含む。各合成ライン1040~1060は、図3のラインバッファ216などのラインバッファ内で対応するラインを合成することによって生成され得る。各合成ライン1040~1060は、それのそれぞれのセンサラインデータから読み取られた、図3の画像信号プロセッサ208などの画像信号プロセッサにおいてデモザイクされるべき未加工ピクセルたとえば、R、G、およびB値を含むことができる。したがって、複数のセンサからのデータ出力は、画像の画像データの1画像ライン内で同期が行われ得るように合成され得る。図10には、ベイヤーフィルタパターンに従ってRGBデータを含むものとして未加工ピクセル値を示したが、他の実施形態では、センサからのラインデータは、ベイヤーRGBピクセル値を含まないことがある。たとえば、センサは、代わりに、例示的な、非限定的な例として、ルーマ、青色差クロマ、および赤色差クロマYCbCrの値、シアン、黄、緑、およびマゼンタCYGMの値、赤、緑、青、およびエメラルドRGBEの値、または任意の他のタイプの値を与え得る。代替的に、または追加として、センサのうちの1つまたは複数は、パンクロマティックpanchromaticセル、光受容体photoreceptorのグループを介したマイクロレンズ、垂直方向の色フィルタ、または未加工画像データのラインごとの読出しが可能な任意の他のセンサ技術を実装し得る。図11を参照すると、複数のセンサを有する装置に関連する信号タイミングを示すタイミング図の特定の実施形態が示され、全体的に1100と称される。信号は、第1のセンサのフレーム有効FV:framevalid信号1102およびライン有効LV:linevalid信号1104と、第2のセンサのFV1106およびLV1108と、第3のセンサのFV1110およびLV1112とを含む。特定の実施形態では、第1のセンサ、第2のセンサ、および第3のセンサは、図3の第1のセンサ202、第2のセンサ204、および第3のセンサ305であり得る。また、合成フレーム有効信号1114が合成ライン有効/データ信号1116およびライン負荷LL:lineload信号1118と共に示されている。特定の実施形態では、信号1114~1118は、コンバイナによって生成される図6のフレーム660などのフレームの1つまたは複数の同期データラインに関係するシグナリングに対応し、信号1102~1112は、コンバイナにおいて受信されるシグナリングに対応する。図示のように、第1のラインデータ1120、第2のラインデータ1122、および第3のラインデータ1124が第1のセンサから受信され、第1のラインデータ1130、第2のラインデータ1132、および第3のラインデータ1134が第2のセンサから受信され、第1のラインデータ1140、第2のラインデータ1142、および第3のラインデータ1144が第3のセンサから受信される。第1のラインデータ1130は、第1のラインデータ1120および第1のラインデータ1140より前に第2のセンサから受信される。第1のラインデータ1130と第2のラインデータ1120との受信間の位相差が第1の位相差1180として示されている。第1のセンサの第1のラインデータ1120は、第3のセンサの第1のラインデータ1140より前に受信され、第2の位相差1182として示されている。センサの各々からのラインデータは、対応するフレーム有効信号の立ち上りエッジの後に続き得、画像データラインを介して受信したデータが各特定のセンサからの有効ラインデータであることを示す。図示のように、合成フレーム有効ライン1114は、たとえば、図2のコンバイナ206において第1のラインデータの各々1120、1130、および1140が受信される後まで低いままであり、非有効データであることを示す。第1のラインの各々1120、1130、および1140が受信された後、合成フレーム有効信号1114は上昇して、有効データライン上の有効信号1116を示す。第1の同期データライン1150は、有効信号がLLライン1118上でアサートされるのと同時に生成される。第1の同期ラインデータ1150が生成された後、合成フレーム有効信号1114は有効状態のままであるが、LL信号1118は非有効状態に戻り、その後、第2の同期データライン1160が生成されると、LL信号1118は有効状態に戻り、続いて第3の同期データライン1170が生成される。図12を参照すると、第1のセンサからの第1のデータストリームと第2のセンサからの第2のデータストリームと第3のセンサからの第3のデータストリームとの間の3ライン位相差を示す位相図の第1の実施形態の図表示が示され、全体的に1200と称される。図3の第1のセンサ202などの第1のセンサは、第1のセンサの第1のラインデータ1202と、第1のセンサの第2のラインデータ1204と、第1のセンサの第3のラインデータ1206と、第1のセンサの第4のラインデータ1208とを含む第1のデータストリームを生成する。図3の第2のセンサ204などの第2のセンサは、第2のセンサの第1のラインデータ1212と、第2のセンサの第2のラインデータ1214と、第2のセンサの第3のラインデータ1216と、第2のセンサの第4のラインデータ1218とを含む第2のデータストリームを生成する。図3の第Nのセンサ305などの第3のセンサは、第3のセンサの第1のラインデータ1222と、第3のセンサの第2のラインデータ1224と、第3のセンサの第3のラインデータ1226と、第3のセンサの第4のラインデータ1228とを含む第3のデータストリームを生成する。第1のデータストリームからのデータと第2のデータストリームからのデータと第3のデータストリームからのデータとは合成されて、合成ライン1220を形成する。図12に示す特定の実施形態では、第1、第2、第3、および第4のラインデータが示されている。代替的に、任意の数のラインデータが生成され得るたとえば、図6および図7に示す720本のライン。特定の実施形態では、第1のデータストリームのデータと第2のデータストリームのデータと第3のデータストリームからのデータとの間に3ライン位相差がある。たとえば、第3のセンサの第1のラインデータ1222は、第1のライン位相中に図2のコンバイナ216などのコンバイナによって受信され得、第1のセンサの第1のラインデータ1202と第3のセンサの第2のラインデータ1224とは、第2のライン位相中に受信され得、第1のセンサの第2のラインデータ1204と第3のセンサの第3のラインデータ1226とは、第3のライン位相中に受信され得、第1のセンサの第3のラインデータ1206と第2のセンサの第1のラインデータ1212と第3のセンサの第4のラインデータ1228とは、第4のライン位相中に受信され得る。したがって、第1のセンサの第1のラインデータ1202と第2のセンサの第1のラインデータ1212と第3のセンサの第1のラインデータ1222との間に3ライン位相差がある。合成ライン1220は、画像の第1の画像データの第1のラインと画像の第2の画像データと第3の画像データとの対応するラインとの合成を含む。図示のように、第1のデータストリームと第2のデータストリームと第3のデータストリームとはインターリーブされて、合成ライン1220を形成する。たとえば、合成ライン1220は、第1のセンサの第1のラインデータ1202と第2のセンサの第1のラインデータ1212と第3のセンサの第1のラインデータ1222とを有する合成ラインデータ1232と、第1のセンサの第2のラインデータ1204と第2のセンサの第2のラインデータ1214と第3のセンサの第2のラインデータ1224とを有する合成ラインデータ1234と、第1のセンサの第3のラインデータ1206と第2のセンサの第3のラインデータ1216と第3のセンサの第3のラインデータ1226とを有する合成ラインデータ1236とを含む。各合成ライン1232~1236は、図3のラインバッファ216などのラインバッファ内で対応するラインを合成することによって生成され得る。したがって、3ライン位相差を有する複数のセンサからのデータ出力は、画像の画像データの1画像ライン内で同期が行われ得るように合成され得る。図13を参照すると、複数のセンサからのデータを合成して3Dデータを生成する画像処理システムの特定の例示的な実施形態が示され、全体的に1300と称される。画像処理システム1300は、第1の画像センサ1302と、第2のセンサ1304とを含む。画像処理システム1300は、コンバイナ1306と画像プロセッサ1308とをさらに含む。画像プロセッサ1308は、ディスプレイデバイス1310に結合される。コンバイナ1306は、少なくとも1つのラインバッファ1312を含む。画像処理システム1300は、少なくとも1つの半導体ダイに統合され得る。第1の画像センサ1302は、第1の画像データストリーム1314として示されている第1のデータストリームを生成するように構成され、第2の画像センサ1304は、第2の画像データストリーム1316として示されている第2のデータストリームを生成するように構成される。特定の実施形態では、第1の画像データストリーム1314は、第2の画像データストリーム1316と非同期であり得る。第1の画像センサ1302および第2の画像センサ1304は、互いに独立し、プロセッサたとえば、コンバイナ1306または画像プロセッサ1308から共通制御信号を受信して、近接して整合されるデータストリーム1314、1316を生成し得る実質的に同様の画像センサであり得る。たとえば、画像データストリーム1314、1316は、周波数および位相など、実質的に同じタイミング特性を有し得る。共通制御信号は、図2の信号シンクロナイザ230を介してなどプロセッサによって生成され得るので、画像センサ1302、1304の各々は、単一のプロセッサに直接応答し、単一のプロセッサによって制御され得る。2つの画像センサ1302、1304について示したが、3つ以上の画像センサが画像処理システム1300とともに使用され得ることを理解されたい。コンバイナ1306は、第1の画像データストリーム1314と第2の画像データストリーム1316とに応答する。コンバイナ1306は、ラインバッファ1312内で第1の画像データストリーム1314からのデータと第2の画像データストリーム1316からのデータとを合成するように構成される。特定の実施形態では、ラインバッファ1312は、第1の画像センサ1302からの第1のデータと第2の画像センサ1304からの第2のデータとを整合させるように構成される。特定の実施形態では、コンバイナ1306は、ラインバッファ1312内に記憶されたデータに応答し、画像プロセッサ1308にフレームデータ1318を与える。特定の実施形態では、フレームデータ1318は画像データの複数の行を含むことができ、各行は、図3に関して説明したような、各センサ1302、1304からの対応する行の合成である。画像プロセッサ1308は、フレームデータ1318を処理し、処理済みフレームデータ1320をディスプレイデバイス1310に出力するように構成される。処理済みフレームデータ1320は、3D画像フォーマットまたは3Dビデオフォーマットを有し得る。ディスプレイデバイス1310は、処理済みフレームデータ1320を受信することに応答して画像データをレンダリングし、表示する。したがって、複数の画像センサからの画像データは、ディスプレイデバイス1310における表示のために合成され、処理され、次いでレンダリングされ得る。特定の実施形態では、ディスプレイデバイス1310は、画像プロセッサ1308に直接応答しない画像プロセッサ1308から分離され得る。たとえば、ディスプレイデバイス1310は、画像プロセッサ1308とは別個のデバイスであり得る。共通に制御される同様の画像センサ1302、1304から受信されるデータは実質的に同じ周波数および位相を有し得るので、データストリーム1314、1316間の同期は画像データの単一画像ライン内で行われ得る。特定の実施形態では、ラインバッファ1312は、最悪の場合のミスアラインメントのために寸法決定され得るたとえば、同期ミスアラインメントが3本のラインであった場合、ラインバッファ1312は、少なくとも6本のラインを記憶するようにサイズ決定される。その結果、合成データは、単一の画像プロセッサ1308を使用して効率的に処理され得る。したがって、複数プロセッサシステムたとえば、各センサに割り当てられたプロセッサと比較して、全体的な画像システムのコストおよび複雑さが低減され得る。実施形態は、3D/立体画像および/またはビデオデータを与えるように構成され得る。たとえば、1つのそのような実施形態では、第1の画像センサ1302および第2の画像センサ1304は、左/右立体画像を与えるように隣り合わせに配置され得る。コンバイナ1306によって与えられる信号は、画像プロセッサ1308によって受信され、画像プロセッサ1308によって処理されて3D画像を生成し得る。ユーザコマンドにより、画像プロセッサ1308がただ1つのセンサすなわち、第1の画像センサ1302または第2の画像センサ1304からデータを受信し、処理して3D画像を生成する代わりに2次元2D画像を生成することが可能になる。画像プロセッサ1308など、単一カメラのための入力を有する画像プロセッサは、コンバイナ1306によって与えられる、2つのカメラからの合成データを使用することによって3D処理のために使用され得るデータを処理することが可能である。画像プロセッサ1308は、コンバイナ1306から、またはコンバイナ1306からの画像データを記憶するメモリから画像データを受信し得る。1つのそのような実施形態では、画像プロセッサ1308は、画像プロセッサ1308による後続の処理が画像プロセッサ1308からの処理済みデータに基づいて3D立体画像/ビデオストリームを与えるように、2D画像/ビデオデータとして受信した画像データを処理する。代替的に、画像プロセッサ1308は、受信した画像データに基づいて3D立体画像/ビデオストリームを直接与えるように構成され得る。一実施形態では、3Dキャプチャシステムは、第1の集積回路として実装されるコンバイナ1306と、第2の集積回路として実装される画像プロセッサ1308とを備える。第1の集積回路および第2の集積回路は、たとえば、シリアルバス、パラレルバス、またはI2Cバスのうちの1つまたは複数によって接続され得る。画像データストリーム1314、1316を合成してフレームデータ1318を生成することによって、画像プロセッサ1308が単一カメラ入力を有するとしても、画像プロセッサ1308がマルチカメラ3D処理のためのフォーマッティングを実行することが可能になる。その結果、システム1300は、各カメラのために別個のプロセッサを使用するシステム、または複数カメラ入力を有するプロセッサを使用するシステムと比較して、低コストで実装され得る。図14を参照すると、複数の画像センサからのデータを合成する画像処理システムを有するモバイルデバイスの様々な実施形態を示すブロック図が示され、全体的に1400と称される。1402に示す特定の実施形態では、モバイルデバイスは、2つの隣接するカメラのアレイを有する画像処理システムを含む。1404に示す特定の実施形態では、モバイルデバイスは、インライン構成に配列された3つのカメラのアレイを有する画像処理システムを含む。代替的に、任意の数のカメラはインライン構成に配列され得る。1406に示す特定の実施形態では、モバイルデバイスは、カメラの3×3アレイを有する画像処理システムを含む。1408に示す特定の実施形態では、モバイルデバイスは、カメラの5×5アレイを有する画像処理システムを含む。代替的に、任意の数のカメラは、2次元アレイに配列され得る。図15を参照すると、複数のカメラまたは画像センサによってキャプチャされた画像のアレイの一例が示され、全体的に1500と称される。図15に示すように、1つのカメラによってキャプチャされた画像は、他の近隣カメラによってキャプチャされた画像と重複し得る。画像重複は、カメラの各々によってキャプチャされた画像を単一の画像に合成する際に有用であり得る。図15に示す特定の実施形態では、アレイ1500は、カメラまたは画像センサの4×4アレイに対応する。代替的に、任意の数のカメラは、2次元アレイたとえば、図18および図19に示す5×5アレイに配列され得る。各カメラは、アレイ1500の単一のカメラ画像をキャプチャする。図15に示す実施形態では、アレイ1500は4×4アレイである。したがって、アレイ1500は、第1の行1502と第2の行1504と第3の行1506と第4の行1508とを含む。さらに、アレイ1500は、第1の列1510と第2の列1512と第3の列1514と第4の列1516とを含む。例示的な例として、単一カメラ画像1518は、第1の行1502と第4の列1516とに対応するカメラによってキャプチャされ得る。単一カメラ画像1518は、近隣セルの他のカメラによってキャプチャされたカメラ画像と重複し得る。第1の行1502と第4の列1516とに対応するカメラの場合、近隣セルのカメラは、第1の行1502と第3の列1514とに対応するカメラ、第2の行1504と第3の列1514とに対応するカメラ、または第2の行1504と第4の列1516とに対応するカメラを含むことができる。たとえば、単一カメラ画像重複1520は、第1の行1502と第4の列1516とに対応するカメラによってキャプチャされた単一カメラ画像1508に関連し得る。図15は、行1502~1508の各々の各カメラと列1510~1516の各々の各カメラとの絶対アラインメントの理論的事例を示す。したがって、近隣行たとえば、第2の行1504に対応するカメラによってキャプチャされた画像との画像重複は、近隣列たとえば、第3の列1514に対応するカメラによってキャプチャされた画像との画像重複と同じであり得る。個々の画像は、特定の水平解像度H-resでキャプチャされ得る。例示のために、水平解像度1522は、第1の行1502と第4の列1516とに対応するカメラによってキャプチャされた単一カメラ画像1518に関連し得る。図15に、各カメラが同じ水平解像度1522を有する場合の画像重複の理論的事例を示す。したがって、全体的な水平解像度1524すなわち、行1502~1508の各々中のピクセル数は、個々のカメラの水平解像度1522と行中のセルの数nとの組合せに基づいて計算され得る。図15の4×4アレイ1500の場合、各行に4つのセルすなわち、列1510~1516の各々に関連するセルがある。全体的な水平解像度1524は、画像重複を考慮し得る。たとえば、全体的な水平解像度1524は、H_resn-overlapn-2として計算され得、overlapは、隣接する画像の重複ピクセルの数を示す。全体的な垂直解像度を判断するために同様の計算が実行され得る。図15に、各カメラの同じ画像重複との絶対アラインメントの理論的事例を示す。個々のカメラによってキャプチャされた画像間の画像重複によって、個々の画像の各々を単一画像に縫い合わせることが可能になる。図16を参照すると、複数のカメラまたは画像センサによってキャプチャされた画像のアレイの一例が示され、全体的に1600と称される。図16に示すように、1つのカメラによってキャプチャされた画像は、他の近隣カメラによってキャプチャされた画像と重複し得る。画像重複は、カメラの各々によってキャプチャされた画像を単一の画像に合成する際に有用であり得る。図16に示す特定の実施形態では、アレイ1600は、カメラまたは画像センサの4×4アレイに対応する。代替的に、任意の数のカメラは、2次元アレイに配列され得る。図16に、機械制約のために図15に示した一行または一列に並んだカメラの絶対アラインメントを達成することが実現可能でないことがあることを示す。アレイ1600の各画像は、それ自体の回転1602、シフト1604、傾き図示せずを有し得る。1つまたは複数の配置許容差1606は、各画像に関連し得る。配置許容差1606は、回転許容差、シフト許容差、傾き許容差、またはそれらの組合せを含むことができる。画像重複は、カメラの各々によってキャプチャされた画像を単一の画像に合成する際に有用であり得る。図16に、画像を合成するのに使用される画像重複が、デバイスを構築することに関連する機械制約から生じる、各画像の回転1602、シフト1604、および傾きを考慮し得ることを示す。デバイスが構築されると、画像重複は既知となり、不変となり得る。したがって、画像重複は、定量化され得、後の段階で補正され得る。図17を参照すると、カメラのアレイとこのアレイに関連する電気接続との特定の実施形態が示され、全体的に1700と称される。図17に、アレイ1700の各カメラが第1のタイプのインターフェースすなわち、データインターフェース1702と第2のタイプのインターフェースすなわち、制御インターフェース1704とを有することを示す。図17に示す実施形態では、アレイ1700はカメラの3×3アレイを含む。代替的に、アレイ1700は、4×4アレイに配列されたカメラたとえば、図15および図16のアレイ1500、1600または2次元アレイに配列された任意の他の数のカメラを含むことができる。データインターフェース1702は、シリアルデータバスたとえば、モバイル業界プロセッサインターフェースMobileIndustryProcessorInterfaceまたは標準モバイルイメージングアーキテクチャインターフェースStandardMobileImagingArchitectureinterfaceを含むことができる。図17のデータインターフェース1702は、アレイ1700の第1の行1706と、アレイ1700の第2の行1708と、アレイ1700の第3の行1710とに関連する。並列に処理されるべき、行1706~1710の各々中のカメラからのデータを収集するために、データインターフェース1702に関連するラインが使用され得る。例示的な例として、最大5メガピクセルmpixの解像度および10フレーム毎秒の場合、4本のワイヤが必要とされ得るたとえば、差分データおよびクロック。図17の例示的な3×3アレイ1700では、行1706~1710の各々は、アレイ1700の第1の列1712中のカメラと、アレイ1700の第2の列1714中のカメラと、アレイ1700の第3の列1716中のカメラとを含む。したがって、並列に処理されるべき9つのカメラからのデータを収集するために、データインターフェース1702が使用され得る。制御インターフェース1704は、アレイ1700中のすべてのカメラを同期させるために使用されるラインを含むことができる。たとえば、制御インターフェースラインは、クロック、リセット、およびI2C通信に関連し得る。図17の例示的な3×3アレイ1700では、アレイ1700の9つのカメラを同期させるために制御インターフェース1704が使用され得る。図18を参照すると、カメラアレイ処理システムの特定の実施形態が示され、全体的に1800と称される。アレイ1802中のすべてのカメラは、得られた画像データが最終画像に合成される前に、共通制御信号に応答し、整合され、処理され得る。図18に示す実施形態では、アレイ1802はカメラの5×5アレイを含む。代替的に、アレイ1802は、2次元アレイたとえば、図17の3×3アレイ1700に配列された任意の他の数のカメラを含むことができる。アレイ1802中のすべてのカメラは、単一のISPパイプラインを使用する同時画像センササポートの方法を使用して同期され得る。さらに、カメラの各行は、アラインメント方法を使用して整合され得る。すなわち、画像の1つの行は、収集され、同じ順序で整合され、処理のために単一のラインとしてnlineのサイズで送られ得、nは、行中のカメラの数であり、lineは、1つのカメラの水平サイズすなわち、図15で説明したH_resである。図18に示す5×5アレイ1802は、第1の行1804と第2の行1806と第3の行1808と第4の行1810と第5の行1812とを含む。さらに、5×5アレイ1802は、第1の列1814と第2の列1816と第3の列1818と第4の列1820と第5の列1822とを含む。行1804~1812の各々は、VFE構成要素において色について並列に処理され得、行1804~1812の各々は、行中の各個の画像を整合させ、修正するためにグラフィックスプロセッサまたはグラフィックス処理ユニットGPU構成要素において処理され得る。修正および整合の後に、行1804~1812のすべてを一緒に合成するためにGPU処理が実行され得、最終画像を生じる。第1の行1804は、第1のアラインメントブロック1824に関連し得、第2の行1806は、第2のアラインメントブロック1826に関連し得、第3の行1808は、第3のアラインメントブロック1828に関連し得、第4の行1810は、第4のアラインメントブロック1830に関連し得、第5の行1812は、第5のアラインメントブロック1832に関連し得る。例示のために、第1のアラインメントブロック1824は、第1の行1804中の各カメラすなわち、アレイ1802の5つの列1814~1822中の5つのカメラから画像データラインを収集するように適合され得る。第1のアラインメントブロック1824は、画像データラインを同じ順序で整合させ、処理するための画像データラインを単一のラインとして送るように適合され得る。第1のアラインメントブロック1824は、図2、図3、および図5の206のコンバイナに関して説明したような色について処理されるように、第1のVFE構成要素1834に単一のラインとして処理のために画像データラインを送るように適合され得る。単一のラインのサイズは、カメラの数すなわち、5つのカメラと第1の行1804中の各カメラの水平サイズすなわち、図15で説明したH_resとに基づいて判断され得る。第2のアラインメントブロック1826は、第2の行1806中の各カメラから画像を収集し、画像を同じ順序で整合させ、処理するための画像を第2のVFE構成要素1836に単一のラインとして送るように適合され得る。第3のアラインメントブロック1828は、第3の行1808中の各カメラから画像データラインを収集し、画像データラインを同じ順序で整合させ、処理するための画像データラインを第3のVFE構成要素1838に単一のラインとして送るように適合され得る。第4のアラインメントブロック1830は、第4の行1810中の各カメラから画像データラインを収集し、画像データラインを同じ順序で整合させ、処理するための画像データラインを第4のVFE構成要素1840に単一のラインとして送るように適合され得る。第5のアラインメントブロック1832は、第5の行1812中の各カメラから画像データラインを収集し、画像データラインを同じ順序で整合させ、処理するための画像データラインを第5のVFE構成要素1842に単一のラインとして送るように適合され得る。制御同期ブロック1844は、センサシンクロナイザ230と同様の方法でアレイ1802のカメラの各々すなわち、図18の例示的な5×5アレイ1802の場合25個のカメラを同期させるために使用され得る。特定の実施形態では、制御同期ブロック1834は、図17に示す制御インターフェース1704を実装し得る。制御同期ブロック1844は、アレイ1802のカメラの各々とVFE構成要素1834~1842の各々とに通信可能に結合され得る。アレイ1802中のすべてのカメラの同期は、高解像度でのローリングシャッターrollingshutterの使用を可能にし得る。すべてのカメラが同時に読み出され得るので、ローリングシャッター効果がアレイのサイズとともに減少され得る。たとえば、図18の5×5アレイ1802では、25個のカメラの同期は、相補型金属酸化膜半導体CMOSカメラに関連するローリングシャッター効果を減少させ得る。第1のVFE構成要素1834は、第1の行1804中の各個の画像すなわち、5列1814~1822中のカメラによってキャプチャされた5つの画像を整合させ、修正するために第1のGPU構成要素1846に通信可能に結合され得る。第2のVFE構成要素1836は、第2の行1806中の各個の画像を整合させ、修正するために第2のGPU構成要素1848に通信可能に結合され得る。第3のVFE構成要素1838は、第3の行1808中の各個の画像を整合させ、修正するために第3のGPU構成要素1850に通信可能に結合され得る。第4のVFE構成要素1840は、第4の行1810中の各個の画像を整合させ、修正するために第4のGPU構成要素1852に通信可能に結合され得る。第5のVFE構成要素1842は、第5の行1812中の各個の画像を整合させ、修正するために第5のGPU構成要素1854に通信可能に結合され得る。GPU構成要素1846~1854の各々は、行1804~1812のすべてを一緒に合成するように適合されたGPU処理構成要素1856に通信可能に結合され得、最終画像を生じる。図18に示す実施形態では、アラインメントブロック1824~1832の各々は、それ自体のVFE構成要素とそれ自体のGPU修正およびアラインメント構成要素とに関連する。したがって、図18に、行1804~1812の各々が、別個のVFE構成要素を使用して色について並列に処理され得、行1804~1812の各々が、特定の行中の各個の画像を整合させ、修正するために別個のGPU構成要素を使用して処理され得ることを示す。代替的に、アラインメントブロック1824~1832の各々は、単一のVFE構成要素と単一のGPU修正およびアラインメント構成要素とに関連し得る図19参照。図19を参照すると、カメラアレイ処理システムの特定の実施形態が示され、全体的に1900と称される。アレイ1902中のすべてのカメラは、最終画像に合成される前に、同期され、整合され、処理され得る。図19に示す実施形態では、アレイ1902はカメラの5×5アレイを含む。代替的に、アレイ1902は、2次元アレイに配列された任意の他の数のカメラを含むことができる。図19に、アレイ1902のすべての行を処理するために、図18に示した複数のVFE構成要素と複数のGPU修正およびアラインメント構成要素ではなく、単一のVFE構成要素と単一のGPU修正およびアラインメント構成要素とが使用され得ることを示す。図19に示す5×5アレイ1902は、第1の行1904と第2の行1906と第3の行1908と第4の行1910と第5の行1912とを含む。さらに、5×5アレイ1902は、第1の列1914と第2の列1916と第3の列1918と第4の列1920と第5の列1922とを含む。第1の行1904は、第1のアラインメントブロック1924に関連し得、第2の行1906は、第2のアラインメントブロック1926に関連し得、第3の行1908は、第3のアラインメントブロック1928に関連し得、第4の行1910は、第4のアラインメントブロック1930に関連し得、第5の行1912は、第5のアラインメントブロック1932に関連し得る。例示のために、第1のアラインメントブロック1924は、第1の行1904中の各カメラすなわち、アレイ1902の5つの列1914~1922中の5つのカメラから画像データラインを収集するように適合され得る。第1のアラインメントブロック1924は、画像データラインを同じ順序で整合させ、処理するための画像データラインを単一のラインとして送るように適合され得る。第2のアラインメントブロック1926は、第2の行1906中の各カメラから画像データラインを収集し、画像データラインを同じ順序で整合させ、処理するための画像データラインを単一のラインとして送るように適合され得る。第3のアラインメントブロック1928は、第3の行1908中の各カメラから画像データラインを収集し、画像データラインを同じ順序で整合させ、処理するための画像データラインを単一のラインとして送るように適合され得る。第4のアラインメントブロック1930は、第4の行1910中の各カメラから画像データラインを収集し、画像データラインを同じ順序で整合させ、処理するための画像データラインを単一のラインとして送るように適合され得る。第5のアラインメントブロック1932は、第5の行1912中の各カメラから画像データラインを収集し、画像データラインを同じ順序で整合させ、処理するための画像データラインを単一のラインとして送るように適合され得る。図19に示す実施形態では、アラインメントブロック1924~1932の各々は、色について処理されるように、単一のVFE構成要素1934に処理のためにそれの画像を送るように適合され得る。単一のVFE構成要素1934は、5つのアラインメントブロック1924~1932から送られた5つのラインの各々を処理し得る。上記の通り、特定のアラインメントブロックからの単一のラインのサイズは、特定の行中のカメラの数すなわち、5つのカメラと特定の行中の各カメラの水平サイズすなわち、図15で説明したH_resとに基づいて判断され得る。したがって、図19の単一のVFE構成要素1934によって処理される複数のラインのサイズは、図18のVFE構成要素1834~1842のうちの1つによって処理される単一のラインのサイズの5倍になり得る。制御同期ブロック1936は、1つまたは複数の行1904~1912中のカメラに共通制御信号を与えることなどによってアレイ1902のカメラの各々を同期させるために使用され得る。制御同期ブロック1936は、アレイ1902のカメラの各々と単一のVFE構成要素1934とに通信可能に結合され得る。アレイ1902中のすべてのカメラの同期は、高解像度でのローリングシャッターの使用を可能にし得る。すべてのカメラが同時に読み出され得るので、ローリングシャッター効果がアレイのサイズとともに減少され得る。たとえば、図19の5×5アレイ1902では、25個のカメラの同期は、CMOSカメラに関連するローリングシャッター効果を減少させ得る。単一のVFE構成要素1934は、行1904~1912の各々中の各個の画像を整合させ、修正するために単一のGPU構成要素1938に通信可能に結合され得る。したがって、図19の単一のGPU構成要素1938は、図18のGPUアラインメントおよび修正構成要素1846~1854の各々によって5つの画像が処理されるのと比較して、25個の画像を整合させ、修正し得る。単一のGPU構成要素1938は、行1904~1912のすべてを一緒に合成するように適合されたGPU処理構成要素1940に通信可能に結合され得、最終画像を生じる。図20に、入射光2004を合焦させるように構成されたメインレンズ2002とアレイ2006に配列された複数のカメラとを含む高解像度デジタルカメラシステム2000を示す。高解像度画像は、アレイ2006中のカメラの各々においてキャプチャされた画像を合成することによってコンポジットまたはモザイク画像して生成され得る。たとえば、アレイ2006のカメラの各々は、CMOSタイプカメラまたは電荷結合デバイスCCDタイプカメラであり得る。メインレンズ2002は、キャプチャされたシーンをメインレンズ2002の焦点平面またはアレイ2006中のカメラの物体平面と呼ばれる平面2008に合焦させ得、そして、アレイ2006中の各カメラは、全画像の一部分をキャプチャし得る。アレイ2006の各カメラは、平面2008においてそのネイバーの視野に部分的に重複する視野を有する。この重複により、アレイ2006中の近隣カメラから撮影された画像を行ごとに整合し、後続の処理中に互いに縫い合わせることが可能になり得、アレイ内のカメラの図16に関して説明したような非理想位置およびアラインメントに対する裕度を与え得る。コンポジット画像は、行ごとにアレイ2006のカメラからの画像データを整合させることによって生成され得る。たとえば、図20のアレイ2006は、3行をもつ3×3アレイを含む。アレイ2006の特定の行アレイ行内の各カメラは、列および行センサ列およびセンサ行に配列された光検出器を有する画像センサを含むことができる。アレイ行内のカメラは、センサ行が実質的に整合されるように配置され得る。例示のために、アレイ行中の各カメラの第1のセンサ行は、同じアレイ行中の1つおきのカメラの第1のセンサ行と実質的に整合している。画像キャプチャ中に、画像データの第1のセンサ行は、アレイ行中の各カメラから読み取られ、図17~図19に関して説明したような画像処理回路に与えられる。第1のセンサ行からの画像データは、アレイ行中の各カメラの位置に従ってマージされる。マージされた画像データは、それがより大きいカメラからの画像データの単一の行であるかのように処理される。第2、第3、および後続の画像センサ行は、読み取られ、マージされ、コンポジット画像の行として処理させるために画像処理回路に与えられる。各アレイ行は、他のアレイ行と並列に処理され得る。図20の構成は、高解像度カメラの廉価の代替物をもたらし得る。たとえば、100メガピクセルmpixカメラは、メインレンズの後ろに20個の5mpixのCMOSカメラのアレイを使用して構築され得る。画像キャプチャは、各カメラが画像の一部分をキャプチャする複数のCMOSカメラを使用して実行され得るので、ローリングシャッターアーティファクトは、単一の100mpixのCMOSカメラが画像全体をキャプチャするのと比較して低減され得る。図21を参照すると、マルチカメラモジュールの実装形態の特定の実施形態が示され、全体的に2100と称される。システム2100に、自動車上に取り付けられる、図1~図5に示したような複数カメラモジュールなどの複数カメラモジュールを示す。複数カメラモジュールは、図6~図7に関して説明したような、3次元画像またはビデオデータとしてフォーマットするための同期ラインデータフレームを生成するように構成され得る。自動車の後部部分に複数カメラモジュールを取り付けることによって、自動車をバックさせる間に内部ディスプレイ図示せず上で深さ知覚を自動車のオペレータに与えるために3次元ビューが取得され得る。複数カメラモジュールは、自動車に限定されずに、任意のタイプの車両に取り付けられ得ることが理解されよう。図22を参照すると、複数のセンサからのデータを同期データラインに合成する方法の特定の例示的な実施形態の流れ図が示され、全体的に2200と称される。例示的な例として、方法2200は図2のシステム、図3のシステム、図5のシステム、またはそれらの任意の組合せによって実行され得る。2202において、同期すべき複数の画像センサに共通制御信号を与える。たとえば、共通制御信号は、図4に示す共通制御信号404~410など、共通クロック信号と共通リセット信号とを含むことができる。2204において、複数の画像センサの第1の画像センサから第1のデータラインを受信する。2206において、複数の画像センサの第2の画像センサから第2のデータラインを受信する。たとえば、第1のセンサおよび第2のセンサは、図2のセンサ202、204であり得る。2208において、第1のデータラインおよび第2のデータラインを合成して同期データラインを生成する。たとえば、方法2200は、ラインバイアスによって、ライン上で、第1の画像センサから受信した第1のデータストリームと第2の画像センサから受信した第2のデータストリームとをインターリーブすることを含むことができる。同期データラインは、図5に示す第1のセンサ画像データ422と第2のセンサ画像データ432とを合成するコンバイナ406に関して説明したように形成され得る。同期データラインは、図6のフレーム660などのフレームの一部を形成し得る。フレームは、第1の画像センサからの第1の画像データを含む第1のセクションたとえば、第1のセクション652と、第2の画像センサからの第2の画像データを含む第2のセクションたとえば、第2のセクション654と、第1のセクションと第2のセクションとの間に配設される非画像データを含むギャップセクションたとえば、ギャップセクション656とを含むことができる。他の実施形態では、フレームは、第1のセクションと第2のセクションとの間にギャップセクションを含まないことがある。第1のデータラインを受信することは、第2のデータラインを受信することが完了する前に完了し得、同期データラインは、第2のデータラインを受信することが完了した後に生成され得る。一例として、図8の合成データライン822は、第2のセンサの第1のラインデータ812が受信された後に生成される。3つ以上の画像センサを有する実施形態では、図11に示したような、複数の画像センサの第3の画像センサから第3のデータラインが受信され得る。第3のデータラインは、第1のデータラインおよび第2のデータラインと合成されて、図11の第1の同期データライン1150などの同期データラインを生成し得る。図23を参照すると、複数の画像センサに共通制御信号を与え、画像プロセッサの単一カメラ入力を介して画像プロセッサに同期データラインを与える方法の特定の例示的な実施形態の流れ図が示され、全体的に2300と称される。方法2300は、例示的な、非限定的な例として、図2、図3、および図5のシステムのうちの1つまたは複数において実行され得る。2302において、複数の画像センサに共通制御信号を与える。複数の画像センサの各々は、共通制御信号に応答して画像データを生成し得る。たとえば、共通制御信号は、図2のセンサシンクロナイザ230など、複数の画像センサの各々に結合されたセンサシンクロナイザによって与えられ得る。例示のために、センサシンクロナイザは、集積回路間I2C制御インターフェースを介して、カメラシリアルインターフェースCSI仕様に準拠するインターフェースを介して、またはカメラパラレルインターフェースCPI仕様に準拠するインターフェースを介して複数の画像センサの各々に結合され得る。2304において、複数の画像センサの各々から同期データ出力を受信する。複数の画像センサの第1の画像センサから第1のデータラインが受信され得、複数の画像センサの第2の画像センサから第2のデータラインが受信され得る。第1のデータラインを受信することは、第2のデータラインを受信することが完了する前に完了し得、図8中で第2のセンサの第1のラインデータ812が受信された後に生成される合成データライン822などの同期データラインは、第2のデータラインを受信することが完了した後に生成され得る。2306において、複数の画像センサの各々からの同期データ出力を合成して同期データラインを生成する。たとえば、図2のコンバイナ206は、ラインバイアスによって、ライン上で、第1の画像センサ202から受信した第1のデータストリームと第2の画像センサ204から受信した第2のデータストリームとをインターリーブし得る。2308において、画像プロセッサの単一カメラ入力を介して画像プロセッサに同期データラインを与える。同期データラインは、図6のフレーム660など、複数の行を有するフレームの一部を形成し得る。たとえば、フレームは、第1の画像センサからの第1の画像データを含む第1のセクションと、第2の画像センサからの第2の画像データを含む第2のセクションと、第1のセクションと第2のセクションとの間のギャップセクションとを含むことができる。図24を参照すると、複数の画像センサに共通制御信号を与え、複数の画像センサの各々から同期データ出力を受信する方法の特定の例示的な実施形態の流れ図が示され、全体的に2400と称される。2402において、複数の画像センサに共通制御信号を与える。複数の画像センサの各々は、共通制御信号に応答して画像データを生成する。たとえば、共通制御信号は、図2~図5のいずれかのセンサシンクロナイザ230、図18の制御同期ブロック1844、図19の制御同期ブロック1936、またはそれらの任意の組合せなど、複数の画像センサの各々に結合されたセンサシンクロナイザによって与えられ得る。2404において、複数の画像センサの各々から同期データ出力を受信する。同期データ出力は、第1の画像センサから受信した第1のデータラインと第2の画像センサから受信した第2のデータラインとを含むことができる。例示的な、非限定的な例として、図9の1ライン位相差、図8の2ライン位相差、または図12の3ライン位相差など、第1の画像センサから受信した各データラインと第2の画像センサからの各対応するデータラインとの間の位相オフセットは実質的に一定であり得る。図25を参照すると、複数の画像センサにおいて共通制御信号を受信し、複数の画像センサの各々から同期データ出力を生成する方法の特定の例示的な実施形態の流れ図が示され、全体的に2500と称される。2502において、複数の画像センサにおいて共通制御信号を受信する。複数の画像センサの各々は、共通制御信号に応答して画像データを生成する。たとえば、共通制御信号は、図2~図5のいずれかのセンサシンクロナイザ230、図18の制御同期ブロック1844、図19の制御同期ブロック1936、またはそれらの任意の組合せなど、複数の画像センサの各々に結合されたセンサシンクロナイザから受信され得る。2504において、複数の画像センサの各々から同期データ出力を生成する。同期データ出力は、第1の画像センサから受信した第1のデータラインと第2の画像センサから受信した第2のデータラインとを含むことができる。例示的な、非限定的な例として、図9の1ライン位相差、図8の2ライン位相差、または図12の3ライン位相差など、第1の画像センサから受信した各データラインと第2の画像センサからの各対応するデータラインとの間の位相オフセットは実質的に一定であり得る。図26を参照すると、単一カメラのための入力を有する画像信号プロセッサにおいて複数のセンサからのデータを合成する方法の特定の例示的な実施形態の流れ図が示され、全体的に2600と称される。2602において、単一カメラのための入力を有する画像プロセッサにおいて画像データのラインを受信する。画像データの各ラインは、第1のカメラによってキャプチャされた第1の画像からの第1のラインデータと、第2のカメラによってキャプチャされた第2の画像からの第2のラインデータとを含むことができる。例示的な、非限定的な例として、画像プロセッサは、図2~図3または図5の画像信号プロセッサ208、図13の画像プロセッサ1308、図18のVFE1834~1842、図19のVFE1934~1942、あるいはそれらの任意の組合せを含むことができる。画像データのラインは、第1のカメラと第2のカメラとに結合されたコンバイナから画像プロセッサにおいて受信され得る。第1のカメラからの第1の画像データと第2のカメラからの第2の画像データとのラインごとの読出しは、コンバイナを使用して同期されて、画像データの各ラインを生成し得る。たとえば、コンバイナは、図2~図3または図5のコンバイナ206、図13のコンバイナ1306、図18のデータアラインメントブロック1824~1832、図19のデータアラインメントブロック1924~1932、あるいはそれらの任意の組合せであり得る。2604において、第1の画像のラインデータに対応する第1のセクションを有し、第2の画像のラインデータに対応する第2のセクションを有する出力フレームを生成する。第1のセクションと第2のセクションとは、3次元3D画像フォーマットまたは3Dビデオフォーマットを生成するために使用されるように構成され得る。特定の実施形態では、出力フレームは処理されて3D画像データを生成し、この3D画像データはディスプレイデバイスに送られる。別の実施形態では、出力フレームは処理されて3Dビデオデータを生成し、この3Dビデオデータは、図13のディスプレイデバイス1310などのディスプレイデバイスに送られる。例示のために、ディスプレイデバイスは、通信デバイス、カメラ、携帯情報端末、およびコンピュータのうちの少なくとも1つの構成要素であり得る。図27を参照すると、複数のセンサからのデータをフレームに合成する方法の例示的な実施形態の流れ図が示され、全体的に2700と称される。例示的な例として、方法2700は図2のシステム、図5のシステム、またはそれらの任意の組合せによって実行され得る。2702において、図2の第1のセンサ202などの第1の画像センサから第1のデータストリームを受信する。図2の第1の画像データストリーム212、図6の第1のデータストリーム602、または図5のタイミングデータ信号420および画像データ信号422などの第1のデータストリームは、画像の第1の画像データに対応し得る。2704において、図2の第2のセンサ204などの第2の画像センサから第2のデータストリームを受信する。図2の第2の画像データストリーム214、図6の第2のデータストリーム604、または図5のタイミング信号データ430および画像データ信号432などの第2のデータストリームは、画像の第2の画像データに対応し得る。2706において、第1のデータストリームからのデータと第2のデータストリームからのデータとを合成する。たとえば、図2のコンバイナ206または図5のコンバイナ206などのコンバイナは、第1のデータストリームからの第1の画像データと第2のデータストリームからの第2の画像データとを合成し、得られるフレームを生成し得る。例示のために、第1のデータストリームは、第1のラインインデックス値を有するラインデータ、第2のラインインデックス値を有するラインデータなどを含む、第1の画像データの第1のラインに関連するデータを含むことができる。第2のデータストリームは、第1のラインインデックス値を有する対応するラインデータ、第2のラインインデックス値を有する対応するラインデータなどを含む、第1のデータストリームのラインデータに対応するラインデータを含むことができる。第1のラインインデックス値を有する第1のデータストリームからのラインデータと、対応する第1のラインインデックス値を有する第2のデータストリームからのラインデータとは、互いに付加されるか、または合成されて単一の画像ラインを形成し得る。プロセスは、各ラインインデックス値に対して繰り返されて、図6のフレーム660などの得られるフレームを生成し得る。特定の実施形態では、フレームは、複数の行を含むことができ、各行は、ラインインデックス値に対応し、ラインインデックス値を有する第1の画像データのラインを記憶し、ラインインデックス値を有する第2の画像データの対応するラインを記憶する。特定の実施形態では、第1の画像データの第1のラインと第2の画像データの対応するラインとが単一画像ラインに合成されると、単一画像ラインのサイズは、第1の画像データの第1のラインまたは第2の画像データの対応するラインのサイズの実質的に2倍になる。2708において、画像信号プロセッサにおいてフレームを処理して、処理済みフレームを生成する。特定の実施形態では、画像信号プロセッサは、図2の画像信号プロセッサ208または図5の画像信号プロセッサ208であり得、処理済みフレームは、図2の処理済みフレーム240または図6の処理済みフレーム650であり得る。特定の実施形態では、処理済みフレームは、第1のセクション652など、第1の画像センサからの第1の画像データを含む第1のセクションと、第2のセクション654など、第2の画像センサからの第2の画像データを含む第2のセクションと、図6のギャップセクション656などのギャップセクションとを含むことができる。ギャップセクションは、第1のセクションと第2のセクションとの間に配設される非画像データを含むことができる。特定の実施形態では、第1のセクションは第1の画像データのラインを含むことができ、第2のセクションは第2の画像データの対応するラインを含むことができる。2710において、ディスプレイデバイスにおいて表示されるべき処理済みフレームを出力する。特定の実施形態では、第1の画像センサおよび第2の画像センサは各々、画像信号プロセッサに直接応答し、ディスプレイデバイスは、画像信号プロセッサから分離され得る。図28を参照すると、第1の画像センサと第2の画像センサとを同期させる方法の例示的な実施形態の流れ図が示され、全体的に2800と称される。例示的な例として、方法2800は図2のシステム200、図5のシステム600、またはそれらの任意の組合せにおいて実行され得る。2802において、第1の画像センサから画像の第1の画像データを受信する。特定の実施形態では、第1の画像センサは、図2の第1のセンサ202であり得る。2804において、第1の画像センサから第1の画像データに関連する第1のデータストリームを受信する。特定の実施形態では、第1のデータストリームは、画像センサによって生成され得、図2の第1の画像データストリーム212、図6の第1のデータストリーム602、または図5のタイミングデータ信号420および画像データ信号422であり得る。2806において、第2の画像センサから画像の第2の画像データを受信する。特定の実施形態では、第2の画像センサは、図2の第2のセンサ204であり得る。2808において、第2の画像センサから第2の画像データに関連する第2のデータストリームを受信する。特定の実施形態では、第2のデータストリームは、画像センサによって生成され得、図2の第2の画像データストリーム214、図6の第2のデータストリーム604、または図5のタイミングデータ信号430および画像データ信号432であり得る。2810において、画像データ収集中に第1の画像センサと第2の画像センサとのラインごとの露光を同期させる。特定の実施形態では、同期は、図2のコンバイナ206または図5のコンバイナ206などのコンバイナを含むホストにおいて画像の画像データ収集中に行われ得る。特定の実施形態では、第1の画像センサと第2の画像センサとは互いに独立している。たとえば、図2の第1のセンサ202と第2のセンサ204とは、制御信号232を介して画像信号プロセッサ208に直接応答して、互いに独立したまま同様のタイミング特性を有する。2812において、第1のデータストリームと第2のデータストリームとをインターリーブする。特定の実施形態では、第1のデータストリームと第2のデータストリームとは、ラインバイアスによって、ライン上で、インターリーブされ得る。たとえば、第1のラインインデックス値を有する第1のデータストリームからのラインデータと、対応する第1のラインインデックス値を有する第2のデータストリームからのラインデータとは、互いに付加されてインターリーブされた単一の画像ラインを形成し得る。したがって、合成データは、単一の画像信号プロセッサを使用して効率的に処理され得る。したがって、プロセッサが各センサに割り当てられる複数プロセッサシステムと比較して、全体的な画像システムのコストおよび複雑さが低減され得る。図29を参照すると、複数の画像センサからのデータを合成して3D画像データを生成する方法の特定の例示的な実施形態の流れ図が示され、全体的に2900と称される。例示的な例として、方法2900は図13のシステムによって実行され得る。本方法は、2902において、第1のカメラからの第1の画像データと第2のカメラからの第2の画像データとのラインごとの読出しを同期させて、画像データの行を生成することを含む。第1のカメラからの第1の画像データは、図1の第1の画像センサ1302からの画像データストリーム1314であり得、第2の画像データは、図13の第2の画像センサ1304からの画像データストリーム1316であり得る。本方法は、2904において、単一カメラのための入力を有する画像プロセッサにおいて画像データの行を受信することを含む。画像データの各行は、第1のカメラによってキャプチャされた第1の画像の行からのデータと、第2のカメラによってキャプチャされた第2の画像の行からのデータとを含む。画像データの行は、図7に示すデータ出力ストリーム706であり得る。本方法は、2906において、画像プロセッサを用いて3D画像フォーマットまたは3Dビデオフォーマットのうちの1つを有する出力を生成することを含む。出力は、第1の画像と第2の画像とに対応する。2908において、出力をディスプレイデバイスたとえば、図13のディスプレイデバイス1310に送る。図30を参照すると、複数のセンサからのデータをフレームに合成する方法の例示的な実施形態の流れ図が示され、全体的に3000と称される。例示的な例として、方法3000は図13のシステムによって実行され得る。3002において、図13の第1の画像センサ1302などの第1の画像センサから第1のデータストリームを受信する。図13の第1の画像データストリーム1314または図7の第1のデータストリーム702などの第1のデータストリームは、第1の画像の第1の画像データに対応し得る。3004において、図13の第2の画像センサ1304などの第2の画像センサから第2のデータストリームを受信する。図13の第2の画像データストリーム1316または図7の第2のデータストリーム704などの第2のデータストリームは、第2の画像の第2の画像データに対応し得る。第1の画像および第2の画像はシーンの画像であり得る。シーンの第1の画像と第2の画像とは、実質的に同時に撮影され得るか、または異なる時間に撮影され得る。第1の画像は、第2の画像とは異なるバンテージポイントvantagepointから撮影され得、したがって、深さ情報は、シーンの第1の画像と第2の画像とから判断され得る。3006において、第1のデータストリームからのデータと第2のデータストリームからのデータとを合成する。たとえば、図13のコンバイナ1306などのコンバイナは、第1のデータストリームからの第1の画像データと第2のデータストリームからの第2の画像データとを合成し、得られるフレームを生成し得る。例示のために、第1のデータストリームは、第1のラインインデックス値を有するラインデータ、第2のラインインデックス値を有するラインデータなどを含む、第1の画像データの第1のラインに関連するデータを含むことができる。第2のデータストリームは、第1のラインインデックス値を有する対応するラインデータ、第2のラインインデックス値を有する対応するラインデータなどを含む、第1のデータストリームのラインデータに対応するラインデータを含むことができる。第1のラインインデックス値を有する第1のデータストリームからのラインデータと、対応する第1のラインインデックス値を有する第2のデータストリームからのラインデータとは、互いに付加されるか、または合成されて単一の画像ラインを形成し得る。プロセスは、各ラインインデックス値に対して繰り返されて、図7のフレーム740などの得られるフレームを生成し得る。特定の実施形態では、フレームは、複数の行を含むことができ、各行は、ラインインデックス値に対応し、ラインインデックス値を有する第1の画像データのラインを記憶し、ラインインデックス値を有する第2の画像データの対応するラインを記憶する。特定の実施形態では、第1の画像データの第1のラインと第2の画像データの対応するラインとが単一画像ラインに合成されると、単一画像ラインのサイズは、第1の画像データの第1のラインまたは第2の画像データの対応するラインのサイズの実質的に2倍になる。3008において、単一カメラのための入力を介して画像データの行としてフレームを受信する。特定の実施形態では、単一カメラのための入力は、図13の画像プロセッサ1308などの画像プロセッサの入力であり得る。フレームは、図7のフレーム740であり得る。3010において、フレームから出力を生成する。出力は、3D画像フォーマットまたは3Dビデオフォーマットのうちの1つを有し得る。出力は、第1の画像と第2の画像とに対応する。出力は、図13の処理済みフレームデータ1320であり得る。3012において、ディスプレイデバイスに出力を送る。特定の実施形態では、ディスプレイデバイスは、図13のディスプレイデバイス1310であり得る。図31を参照すると、第1の画像センサと第2の画像センサとを同期させる方法の例示的な実施形態の流れ図が示され、全体的に3100と称される。例示的な例として、方法3100は図13のシステム1300によって実行され得る。3102において、第1の画像センサから画像の第1の画像データを受信する。特定の実施形態では、第1の画像センサは、図13の第1の画像センサ1302であり得る。3104において、第1の画像センサから第1の画像データに関連する第1のデータストリームを受信する。特定の実施形態では、第1のデータストリームは、画像センサによって生成され得、図13の第1の画像データストリーム1314または図7の第1のデータストリーム702であり得る。3106において、第2の画像センサから画像の第2の画像データを受信する。特定の実施形態では、第2の画像センサは、図13の第2の画像センサ1304であり得る。3108において、第2の画像センサから第2の画像データに関連する第2のデータストリームを受信する。特定の実施形態では、第2のデータストリームは、画像センサによって生成され得、図13の第2の画像データストリーム1316または図7の第2のデータストリーム704であり得る。3110において、画像データ収集中に第1の画像センサと第2の画像センサとのラインごとの露光を同期させる。特定の実施形態では、同期は、図13のコンバイナ1306などのコンバイナを含むホストにおいて画像の画像データ収集中に行われ得る。特定の実施形態では、第1の画像センサと第2の画像センサとは互いに独立している。たとえば、図13の第1の画像センサ1302と第2の画像センサ1304とは、制御信号を介して画像プロセッサ1308に直接応答して、互いに独立したまま同様のタイミング特性を有し得る。別の実施形態では、第1の画像センサ1302と第2の画像センサ1304とは、制御信号を介してコンバイナ1306に直接応答して、互いに独立したまま同様のタイミング特性を有する。3112において、第1のデータストリームと第2のデータストリームとをインターリーブする。特定の実施形態では、第1のデータストリームと第2のデータストリームとは、ラインバイアスによって、ライン上で、インターリーブされ得る。たとえば、第1のラインインデックス値を有する第1のデータストリームからのラインデータと、対応する第1のラインインデックス値を有する第2のデータストリームからのラインデータとは、互いに付加されてインターリーブされた単一の画像ラインを形成し得る。したがって、合成データは、単一の画像プロセッサを使用して効率的に処理され得る。したがって、プロセッサが各センサに割り当てられる複数プロセッサシステムと比較して、全体的な画像システムのコストおよび複雑さが低減され得る。図32を参照すると、画像プロセッサを用いて3D画像を生成する方法の例示的な実施形態の流れ図が示され、全体的に3200と称される。画像プロセッサは、図13の画像プロセッサ1308であり得る。方法3200は、画像プロセッサがコンバイナたとえば、図1のコンバイナ1306から受信したフレームまたはメモリからのフレームを扱うとき、あるいは3D画像を表示するデバイスのズーム機能またはパン機能を使用して、表示された3D画像を変更することをユーザが選択したときに使用され得る。3202において、画像プロセッサは、キャリブレーション行列のパラメータに基づいて第1の画像と第2の画像とを修正する。キャリブレーション行列は、第1の画像と第2の画像とをキャプチャする第1の画像センサと第2の画像センサとの相対位置の調整を行い得る。2つのカメラの相対位置は、シーンひずみと目の疲れとを最小限に抑えることを保証するように選択され得る。第1の画像センサの位置と第2の画像センサの位置とが互いに対して固定された、3D画像を撮影するデバイスの場合、キャリブレーション行列は製造プロセス中に判断され得る。キャリブレーションはデバイスのメモリに記憶され得る。第1の画像センサ、第2の画像センサ、またはその両方の位置が調整可能である、3D画像を撮影するデバイスの場合、キャリブレーション行列を判断し、メモリにキャリブレーション行列を記憶するキャリブレーションルーチンを実行するために、デバイスのプロセッサが使用され得る。キャリブレーションルーチンは、第1の画像センサと第2の画像センサとを画像センサから設定距離に位置する特定のキャリブレーションシーン上に合焦させることを必要とし得る。キャリブレーションルーチンは、画像センサの互いに対する位置調整の後に実行され得る。3204において、画像プロセッサは第1の画像中でキーポイントを検出する。画像プロセッサは、第1の画像中で特徴的な高周波数ポイントを検出し得る。3206において、第1の画像および第2の画像中のローカル画像パッチ間のブロックマッチングを行って、第1の画像中で検出された各キーポイントについての視差disparityを計算する。誤った一致が破棄されることを保証するために、信頼性推定値reliabilityestimatorがキーポイントごとに生成され得る。3208において、画像プロセッサは、計算された視差から判断される視差範囲に基づいてコンバージェンス調整を判断する。コンバージェンス調整は、シーン深さと表示ジオメトリとを考慮に入れる。3210において、3D画像を表示することになるディスプレイデバイスが出力を生成する能力の範囲内にコンバージェンス調整があるとき、画像プロセッサは、コンバージェンス調整に基づいて第1の画像および第2の画像のうちの少なくとも1つを選択的にシフトする。3212において、ディスプレイデバイスが出力を生成する能力の範囲内にコンバージェンス調整がないとき、画像プロセッサは、シーンの大部分に一致するように視差を調整して第1の画像を使用する。3214において、画像プロセッサは、ディスプレイデバイスの1つまたは複数のディスプレイ特性に基づいて出力をクロップする。図33は、複数の画像センサからのデータを合成する画像処理システム3300の特定の実施形態のブロック図である。画像処理システム3300は、第1のレンズ3304に結合され、第2のレンズ3306に結合され、ポータブルマルチメディアデバイスのアプリケーションプロセッサチップセット3308に結合された画像センサデバイス3302を含むことができる。画像センサデバイス3302は、コンバイナ3310と、単一カメラのための入力を受信する画像プロセッサ3312とを含むことができる。画像プロセッサ3312は、コンバイナ3310から、またはポータブルマルチメディアデバイスのアプリケーションプロセッサチップセット3308のメモリデバイス3314から単一カメラ入力を受信し得る。コンバイナ3310は、図13のシステム1300を実装することによって、図29~図31の実施形態のいずれかに従って動作することによって、またはそれらの任意の組合せなどによって第1のデータストリームからのデータと第2のデータストリームからのデータとを合成してフレームを生成し得る。コンバイナ3310は、第1のセンサ3316から第1のアナログデジタル変換器3318を介して画像データを受信するために結合される。コンバイナ3310は、第2のセンサ3320から第2のアナログデジタル変換器3322を介して画像データを受信するために結合される。コンバイナ3310または画像プロセッサ3312は、第1のセンサ3316と第2のセンサ3320とを制御し得、これらのセンサは、場合によっては互いに独立していることがある。特定の実施形態では、画像プロセッサ3312は、影で示されたセンサシンクロナイザ3330を介して第1のセンサ3316と第2のセンサ3320とを制御し得る。特定の実施形態では、コンバイナ3310など、画像処理回路を含む集積回路は、フレームを生成するように構成される。画像処理回路は、第1のセンサ3316などの第1の画像センサから第1のデータストリームを受信するように、第2のセンサ3320などの第2の画像センサから第2のデータストリームを受信するように、および第1のデータストリームからのデータと第2のデータストリームからのデータとを合成してフレームを生成するように構成される。たとえば、図7の第1のデータストリーム702と第2のデータストリーム704とはコンバイナ3310によって合成されて、図7のフレーム740を形成し得る。コンバイナ3310からの出力は、ポータブルマルチメディアデバイスのアプリケーションプロセッサチップセット3308のメモリデバイス3314に、画像プロセッサ3312に、またはその両方に送られ得る。画像プロセッサ3312は、画像処理システムによって実行される1つまたは複数の演算などの追加の画像処理演算を実行するように構成され得る。画像プロセッサ3312は、コンバイナ3310から、またはメモリデバイス3314からフレームを受信し得る。画像プロセッサ3312は、3D画像フォーマットまたは3Dビデオフォーマットを有する処理済みフレームなどの処理済み画像データを生成し得る。一実施形態では、処理済み画像データを生成するための平均時間は約20ミリ秒である。画像プロセッサ3312は、さらなる処理、送信、記憶、ディスプレイデバイス3324への表示、またはそれらの任意の組合せのためのポータブルマルチメディアデバイスのアプリケーションプロセッサチップセット3308に処理済み画像データを与え得る。図34を参照すると、本明細書で説明する、フレーム生成器モジュールを含むワイヤレス電話などの電子デバイスの特定の例示的な実施形態のブロック図が示され、全体的に3400と称される。デバイス3400は、メモリ3432に結合されたプロセッサ3410を含む。プロセッサは、コントローラ3464を含むか、またはそれに結合される。代替的に、電子デバイスは、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末PDA、カメラ、固定ロケーションデータユニット、またはコンピュータであり得る。図34はまた、プロセッサ3410とディスプレイ3428とに結合されたディスプレイコントローラ3426を示す。コーダ/デコーダコーデック3434はまた、プロセッサ3410に結合され得る。スピーカー3439およびマイクロフォン3438はコーデック3434に結合され得る。カメラコントローラ3470はまた、プロセッサ3410に結合され得る。第1のカメラ3472および第2のカメラ3473はカメラコントローラ3470に結合され得る。図34はまた、ワイヤレスインターフェース3440がプロセッサ3410とワイヤレスアンテナ3442とに結合され得ることを示す。特定の実施形態では、プロセッサ3410、ディスプレイコントローラ3426、メモリ3432、コーデック3434、ワイヤレスインターフェース3440、およびコントローラ3464は、システムインパッケージまたはシステムオンチップ3422中に含まれる。特定の実施形態では、入力デバイス3430および電源3444はオンチップシステム3422に結合される。さらに、特定の実施形態では、図34に示したように、ディスプレイ3428、入力デバイス3430、スピーカー3439、マイクロフォン3438、ワイヤレスアンテナ3442、および電源3444は、オンチップシステム3422の外部にある。しかしながら、各々は、インターフェースまたはコントローラなど、オンチップシステム3422の構成要素に結合され得る。特定の実施形態では、プロセッサ3410は、メモリ3432に記憶されたプログラム命令3482など、プロセッサ可読媒体からプロセッサ可読プログラム命令を実行する。たとえば、メモリ3432は、プロセッサ3410によって読取り可能であり得、命令3482は、図22の方法2200を実行するためにプロセッサ3410によって実行可能である動作命令であり得る。たとえば、命令3482は、カメラ3473などの第1の画像センサから第1のデータストリームを受信するために、カメラ3472などの第2の画像センサから第2のデータストリームを受信するために、および第1のデータストリームからのデータと第2のデータストリームからのデータとを合成してフレームを生成するためにプロセッサ3410によって実行可能である命令を含むことができる。たとえば、第1の画像センサは図2の第1のセンサ202であり得、第2の画像センサは図2の第2のセンサ204であり得る。命令3482は、プロセッサ3410において、または画像信号プロセッサ図示せずにおいてフレームを処理して処理済みフレームを生成するためにプロセッサ3410によって実行可能である命令をさらに含むことができる。命令3482は、ディスプレイデバイス3428において表示されるべきであるか、または画像データ3480としてメモリ3432に記憶されるべき処理済みフレームを出力するためにプロセッサ3410によって実行可能である命令をさらに含むことができる。図35を参照すると、モバイルフォンなどの電子デバイスの特定の例示的な実施形態のブロック図が示され、全体的に3500と称される。デバイス3500は、メモリ3504に結合されたプロセッサ3502を含む。プロセッサ3502は、画像プロセッサ3506を含むか、またはそれに結合される。画像プロセッサ3506は、単一カメラ入力を受信し得、3Dデータ3590を出力し得る。3Dデータ3590は、3D画像フォーマットまたは3Dビデオフォーマットであり得る。代替的に、電子デバイス3500は、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末PDA、カメラ、固定ロケーションデータユニット、コンピュータ、またはそれらの組合せであり得る。図35はまた、プロセッサ3502とディスプレイ3510とに結合されたディスプレイコントローラ3508を示す。コーダ/デコーダコーデック3512はまた、プロセッサ3502に結合され得る。スピーカー3514およびマイクロフォン3516はコーデック3512に結合され得る。カメラコントローラ3518はまた、プロセッサ3502に結合され得る。カメラコントローラ3518はコンバイナ3520を含むことができる。コンバイナ3520は、画像プロセッサ3506に画像データを与え得る。例示的な例として、コンバイナ3520は図13のコンバイナ1306、または図7に関して説明したような複数のカメラからのデータを合成するように構成された他のハードウェア回路またはプロセッサであり得る。第1のカメラ3522および第2のカメラ3524はカメラコントローラ3518に結合され得る。図35はまた、ワイヤレスインターフェース3526がプロセッサ3502とワイヤレスアンテナ3528とに結合され得ることを示す。特定の実施形態では、プロセッサ3502、ディスプレイコントローラ3508、メモリ3504、コーデック3512、カメラコントローラ3518、およびワイヤレスインターフェース3526は、システムインパッケージまたはシステムオンチップ3530中に含まれる。特定の実施形態では、入力デバイス3532および電源3534はオンチップシステム3530に結合される。さらに、特定の実施形態では、図35に示したように、ディスプレイ3510、入力デバイス3532、スピーカー3514、マイクロフォン3516、ワイヤレスアンテナ3528、および電源3534は、オンチップシステム3530の外部にある。しかしながら、各々は、インターフェースまたはコントローラなど、オンチップシステム3530の構成要素に結合され得る。特定の実施形態では、プロセッサ3502は、メモリ3504に記憶されたプログラム命令3536など、プロセッサ可読媒体からプロセッサ可読プログラム命令を実行する。たとえば、メモリ3504は、プロセッサ3502によって読取り可能であり得、命令3536は、図25の方法2500を実行するためにプロセッサ3502によって実行可能である動作命令であり得る。たとえば、命令3536は、カメラ3522などの第1の画像センサから第1のデータストリームを受信するために、カメラ3524などの第2の画像センサから第2のデータストリームを受信するために、およびカメラコントローラ3518のコンバイナ3520を使用して第1のデータストリームからのデータと第2のデータストリームからのデータとを合成してフレームを生成するためにプロセッサ3502によって実行可能である命令を含むことができる。たとえば、第1の画像センサは図13の第1の画像センサ1302であり得、第2の画像センサは図13の第2の画像センサ1304であり得る。命令3536は、画像プロセッサ3506においてフレームを処理して処理済みフレームを生成するためにプロセッサ3502によって実行可能である命令をさらに含むことができる。命令3536は、処理済みフレームを3Dデータとしてディスプレイデバイス3510において表示するためのディスプレイコントローラ3508に出力するために、または処理済みフレームを画像データ3538としてメモリ3504に記憶するためにプロセッサ3502によって実行可能である命令をさらに含むことができる。さらに、本明細書で開示した実施形態に関して説明した様々な例示的な論理ブロック、構成、モジュール、回路、およびアルゴリズムステップは、電子ハードウェア、プロセッサによって実行されるコンピュータソフトウェア、または両方の組合せとして実装され得ることを、当業者は諒解されよう。様々な例示的な構成要素、ブロック、構成、モジュール、回路、およびステップを、上記では概して、それらの機能に関して説明した。そのような機能をハードウェアとして実装するか、プロセッサによって実行されるソフトウェアとして実装するかは、特定の適用例および全体的なシステムに課される設計制約に依存する。当業者は、説明した機能を特定の適用例ごとに様々な方法で実装し得るが、そのような実装の決定は、本開示の範囲からの逸脱を生じるものと解釈すべきではない。図22~図32の方法は、コンピュータ可読命令の形態でメモリに記憶され得るプログラムコードを実行することによって実行され得る。その場合、デジタル信号プロセッサDSP、画像信号プロセッサISP、または他のプロセッサなどのプロセッサは、画像処理方法のうちの1つまたは複数を実行するためにメモリに記憶された命令を実行し得る。ある場合には、これらの方法は、画像処理を加速するために様々なハードウェア構成要素を呼び出すDSPまたはISPによって実行され得る。他の場合には、本明細書で説明するユニットは、マイクロプロセッサ、1つまたは複数の特定用途向け集積回路ASIC、1つまたは複数のフィールドプログラマブルゲートアレイFPGA、またはそれらの任意の組合せとして実装され得、これらの方法は、それらによって実行され得る。本明細書で開示する実施形態に関して説明した方法またはアルゴリズムのステップは、直接ハードウェアで実施され得るか、プロセッサによって実行されるソフトウェアモジュールで実施され得るか、またはその2つの組合せで実施され得る。ソフトウェアモジュールは、ランダムアクセスメモリRAM、フラッシュメモリ、読取り専用メモリROM、プログラマブル読取り専用メモリPROM、消去可能プログラマブル読取り専用メモリEPROM、電気消去可能プログラマブル読取り専用メモリEEPROM、レジスタ、ハードディスク、リムーバブルディスク、コンパクトディスク読取り専用メモリCD-ROM、または当技術分野で知られている任意の他の形態の非一時的コンピュータ可読記憶媒体中に常駐し得る。例示的な記憶媒体は、プロセッサが記憶媒体から情報を読み取り、記憶媒体に情報を書き込むことができるように、プロセッサに結合される。代替として、記憶媒体は、プロセッサに一体化され得る。プロセッサおよび記憶媒体は、特定用途向け集積回路ASIC中に常駐し得る。ASICは、コンピューティングデバイスまたはユーザ端末中に常駐し得る。代替として、プロセッサおよび記憶媒体は、コンピューティングデバイスまたはユーザ端末中に個別構成要素として常駐し得る。開示した実施形態の上記の説明は、開示した実施形態を当業者が作成または使用できるように行ったものである。これらの実施形態への様々な変更は、当業者にはすぐに明らかになり、本明細書で定義された原理は、本開示の範囲から逸脱することなく他の実施形態に適用され得る。したがって、本開示は、本明細書に示した実施形態に限定されるものではなく、特許請求の範囲によって定義される原理および新規の特徴と合致することが可能な最も広い範囲が与えられるべきものである。