"長さ方向と前記長さ方向に対して垂直な幅方向とに沿って延びる一対の表面と、前記長さ方向及び前記幅方向に対して垂直な厚み方向と前記長さ方向とに沿って延びる一対の表面と、前記幅方向と前記厚み方向とに沿って延びる一対の表面との6つの表面を有する直方体状のセラミック素体と、前記セラミック素体の内部に配されており、前記セラミック素体の前記6つの表面の少なくとも一つに引き出されている複数の第1の内部電極と、前記セラミック素体の内部において前記第1の内部電極と対向するように配されており、前記セラミック素体の前記6つの表面の少なくとも一つに引き出されている複数の第2の内部電極と、前記セラミック素体の上に形成されており、前記第1の内部電極に接続されている第1の外部電極と、前記セラミック素体の上に形成されており、前記第2の内部電極に接続されている第2の外部電極と、を備え、前記第1及び第2の内部電極は、それぞれ、互いに対向している対向部と、互いに対向しておらず、かつ前記対向部に接続されていると共に前記セラミック素体の表面に引き出されている引き出し部とを有し、前記第1及び第2の外部電極のそれぞれが前記セラミック素体の直上に形成されためっき膜を有するセラミック電子部品の製造方法であって、前記複数の第1及び第2の内部電極が内部に形成されたセラミック素体を用意する工程と、前記第1の内部電極が引き出されている表面における前記第1の内部電極の前記引き出し部の露出率の、前記セラミック素体の当該表面に平行な断面における第1の内部電極の前記引き出し部の露出率に対する比前記第1の内部電極が引き出されている表面における前記第1の内部電極の前記引き出し部の露出率/前記セラミック素体の前記第1の内部電極が引き出されている表面に平行な断面における第1の内部電極の前記引き出し部の露出率である第1の内部電極露出率が102~153となると共に、前記第2の内部電極が引き出されている表面における前記第2の内部電極の前記引き出し部の露出率の、前記セラミック素体の当該表面に平行な断面における第2の内部電極の前記引き出し部の露出率に対する比前記第2の内部電極が引き出されている表面における前記第2の内部電極の前記引き出し部の露出率/前記セラミック素体の前記第2の内部電極が引き出されている表面に平行な断面における第2の内部電極の前記引き出し部の露出率である第2の内部電極露出率が102~153となるように前記セラミック素体を加工する加工工程と、前記加工されたセラミック素体の上に前記めっき膜を形成するめっき工程と、を備える、セラミック電子部品の製造方法。前記セラミック素体は、前記長さ方向と前記幅方向とに沿って延びる第1及び第2の主面と、前記厚み方向と前記長さ方向とに沿って延びる第1及び第2の側面と、前記幅方向と前記厚み方向とに沿って延びる第1及び第2の端面とを有し、前記複数の第1の内部電極は、それぞれ、前記対向部が前記セラミック素体の内部において前記厚み方向に沿って配列されており、前記引き出し部が前記第1の端面に引き出されており、前記複数の第2の内部電極は、それぞれ、前記対向部が前記セラミック素体の内部において前記厚み方向に隣り合う前記第1の内部電極間に配置されており、前記引き出し部が前記第2の端面に引き出されている、請求項1に記載のセラミック電子部品の製造方法。前記セラミック素体は、前記長さ方向と前記幅方向とに沿って延びる第1及び第2の主面と、前記厚み方向と前記長さ方向とに沿って延びる第1及び第2の側面と、前記幅方向と前記厚み方向とに沿って延びる第1及び第2の端面とを有し、前記複数の第1の内部電極は、それぞれ、前記対向部が前記セラミック素体の内部において前記幅方向に沿って配列されており、前記引き出し部が前記第1及び第2の主面の少なくとも一方に引き出されており、前記複数の第2の内部電極は、それぞれ、前記対向部が前記セラミック素体の内部において前記幅方向に隣り合う前記第2の内部電極間に配置されており、前記引き出し部が前記第1及び第2の主面の少なくとも一方に引き出されている、請求項1に記載のセラミック電子部品の製造方法。前記加工工程において、前記セラミック素体をバレル研磨する、請求項1~3のいずれか一項に記載のセラミック電子部品の製造方法。前記めっき工程において、前記加工されたセラミック素体と、導電性メディアボールとをめっき液中に投入し、攪拌することにより前記めっき膜を形成する、請求項1~4のいずれか一項に記載のセラミック電子部品の製造方法。長さ方向と前記長さ方向に対して垂直な幅方向とに沿って延びる一対の表面と、前記長さ方向及び前記幅方向に対して垂直な厚み方向と前記長さ方向とに沿って延びる一対の表面と、前記幅方向と前記厚み方向とに沿って延びる一対の表面との6つの表面を有する直方体状のセラミック素体と、前記セラミック素体の内部に配されており、前記セラミック素体の前記6つの表面の少なくとも一つに引き出されている複数の第1の内部電極と、前記セラミック素体の内部において前記第1の内部電極と対向するように配されており、前記セラミック素体の前記6つの表面の少なくとも一つに引き出されている複数の第2の内部電極と、前記セラミック素体の上に形成されており、前記第1の内部電極に接続されている第1の外部電極と、前記セラミック素体の上に形成されており、前記第2の内部電極に接続されている第2の外部電極と、を備え、前記第1及び第2の内部電極は、それぞれ、互いに対向している対向部と、互いに対向しておらず、かつ前記対向部に接続されていると共に前記セラミック素体の表面に引き出されている引き出し部とを有し、前記第1及び第2の外部電極のそれぞれが前記セラミック素体の直上に形成されためっき膜を有し、前記第1の内部電極が引き出されている表面における前記第1の内部電極の前記引き出し部の露出率の、前記セラミック素体の当該表面に平行な断面における第1の内部電極の前記引き出し部の露出率に対する比前記第1の内部電極が引き出されている表面における前記第1の内部電極の前記引き出し部の露出率/前記セラミック素体の前記第1の内部電極が引き出されている表面に平行な断面における第1の内部電極の前記引き出し部の露出率である第1の内部電極露出率が102~153であると共に、前記第2の内部電極が引き出されている表面における前記第2の内部電極の前記引き出し部の露出率の、前記セラミック素体の当該表面に平行な断面における第2の内部電極の前記引き出し部の露出率に対する比前記第2の内部電極が引き出されている表面における前記第2の内部電極の前記引き出し部の露出率/前記セラミック素体の前記第2の内部電極が引き出されている表面に平行な断面における第2の内部電極の前記引き出し部の露出率である第2の内部電極露出率が102~153である、セラミック電子部品。前記セラミック素体は、前記長さ方向と前記幅方向とに沿って延びる第1及び第2の主面と、前記厚み方向と前記長さ方向とに沿って延びる第1及び第2の側面と、前記幅方向と前記厚み方向とに沿って延びる第1及び第2の端面とを有し、前記複数の第1の内部電極は、それぞれ、前記対向部が前記セラミック素体の内部において前記厚み方向に沿って配列されており、前記引き出し部が前記第1の端面に引き出されており、前記複数の第2の内部電極は、それぞれ、前記対向部が前記セラミック素体の内部において前記厚み方向に隣り合う前記第1の内部電極間に配置されており、前記引き出し部が前記第2の端面に引き出されている、請求項6に記載のセラミック電子部品。前記セラミック素体は、前記長さ方向と前記幅方向とに沿って延びる第1及び第2の主面と、前記厚み方向と前記長さ方向とに沿って延びる第1及び第2の側面と、前記幅方向と前記厚み方向とに沿って延びる第1及び第2の端面とを有し、前記複数の第1の内部電極は、それぞれ、前記対向部が前記セラミック素体の内部において前記幅方向に沿って配列されており、前記引き出し部が前記第1及び第2の主面の少なくとも一方に引き出されており、前記複数の第2の内部電極は、それぞれ、前記対向部が前記セラミック素体の内部において前記幅方向に隣り合う前記第2の内部電極間に配置されており、前記引き出し部が前記第1及び第2の主面の少なくとも一方に引き出されている、請求項6に記載のセラミック電子部品。しかしながら、上記特許文献1に記載の方法では、第1及び第2の外部電極を好適に形成できない場合があった。本発明は、斯かる点に鑑みてなされたものであり、その目的は、直方体状のセラミック素体の端面に引き出された内部電極に電気的に接続されており、めっき膜からなる外部電極を備えるセラミック電子部品を好適に製造し得る方法を提供することにある。本発明に係るセラミック電子部品の製造方法は、長さ方向と長さ方向に対して垂直な幅方向とに沿って延びる一対の表面と、長さ方向及び幅方向に対して垂直な厚み方向と長さ方向とに沿って延びる一対の表面と、幅方向と厚み方向とに沿って延びる一対の表面との6つの表面を有する直方体状のセラミック素体と、セラミック素体の内部に配されており、セラミック素体の6つの表面の少なくとも一つに引き出されている複数の第1の内部電極と、セラミック素体の内部において第1の内部電極と対向するように配されており、セラミック素体の6つの表面の少なくとも一つに引き出されている複数の第2の内部電極と、セラミック素体の上に形成されており、第1の内部電極に接続されている第1の外部電極と、セラミック素体の上に形成されており、第2の内部電極に接続されている第2の外部電極とを備え、第1及び第2の内部電極は、それぞれ、互いに対向している対向部と、互いに対向しておらず、かつ対向部に接続されていると共にセラミック素体の表面に引き出されている引き出し部とを有し、第1及び第2の外部電極のそれぞれがセラミック素体の直上に形成されためっき膜を有するセラミック電子部品の製造方法に関する。本発明に係るセラミック電子部品の製造方法では、複数の第1及び第2の内部電極が内部に形成されたセラミック素体を用意する。第1の内部電極が引き出されている表面における第1の内部電極の引き出し部の露出率の、セラミック素体の当該表面に平行な断面における第1の内部電極の引き出し部の露出率に対する比第1の内部電極が引き出されている表面における第1の内部電極の引き出し部の露出率/セラミック素体の第1の内部電極が引き出されている表面に平行な断面における第1の内部電極の引き出し部の露出率である第1の内部電極露出率が102~153となると共に、第2の内部電極が引き出されている表面における第2の内部電極の引き出し部の露出率の、セラミック素体の当該表面に平行な断面における第2の内部電極の引き出し部の露出率に対する比第2の内部電極が引き出されている表面における第2の内部電極の引き出し部の露出率/セラミック素体の第2の内部電極が引き出されている表面に平行な断面における第2の内部電極の引き出し部の露出率である第2の内部電極露出率が102~153となるようにセラミック素体を加工する加工工程を行う。加工されたセラミック素体の上にめっき膜を形成するめっき工程を行う。本発明に係るセラミック電子部品の製造方法のある特定の局面では、セラミック素体は、長さ方向と幅方向とに沿って延びる第1及び第2の主面と、厚み方向と長さ方向とに沿って延びる第1及び第2の側面と、幅方向と厚み方向とに沿って延びる第1及び第2の端面とを有する。複数の第1の内部電極は、それぞれ、対向部がセラミック素体の内部において厚み方向に沿って配列されており、引き出し部が第1の端面に引き出されている。複数の第2の内部電極は、それぞれ、対向部がセラミック素体の内部において厚み方向に隣り合う第1の内部電極間に配置されており、引き出し部が第2の端面に引き出されている。本発明に係るセラミック電子部品の製造方法の他の特定の局面では、セラミック素体は、長さ方向と幅方向とに沿って延びる第1及び第2の主面と、厚み方向と長さ方向とに沿って延びる第1及び第2の側面と、幅方向と厚み方向とに沿って延びる第1及び第2の端面とを有する。複数の第1の内部電極は、それぞれ、対向部がセラミック素体の内部において幅方向に沿って配列されており、引き出し部が第1及び第2の主面の少なくとも一方に引き出されている。複数の第2の内部電極は、それぞれ、対向部がセラミック素体の内部において幅方向に隣り合う第2の内部電極間に配置されており、引き出し部が第1及び第2の主面の少なくとも一方に引き出されている。本発明に係るセラミック電子部品の製造方法の別の特定の局面では、加工工程において、セラミック素体をバレル研磨する。本発明に係るセラミック電子部品の製造方法のさらに他の特定の局面では、めっき工程において、加工されたセラミック素体と、導電性メディアボールとをめっき液中に投入し、攪拌することによりめっき膜を形成する。本発明に係るセラミック電子部品は、直方体状のセラミック素体と、複数の第1の内部電極と、複数の第2の内部電極と、第1の外部電極と、第2の外部電極とを備える。セラミック素体は、長さ方向と長さ方向に対して垂直な幅方向とに沿って延びる一対の表面と、長さ方向及び幅方向に対して垂直な厚み方向と長さ方向とに沿って延びる一対の表面と、幅方向と厚み方向とに沿って延びる一対の表面との6つの表面を有する。複数の第1の内部電極は、セラミック素体の内部に配されている。複数の第1の内部電極は、セラミック素体の6つの表面の少なくとも一つに引き出されている。複数の第2の内部電極は、セラミック素体の内部において第1の内部電極と対向するように配されている。複数の第2の内部電極は、セラミック素体の6つの表面の少なくとも一つに引き出されている。第1の外部電極は、セラミック素体の上に形成されている。第1の外部電極は、第1の内部電極に接続されている。第2の外部電極は、セラミック素体の上に形成されている。第2の外部電極は、第2の内部電極に接続されている。第1及び第2の内部電極は、それぞれ、互いに対向している対向部と、互いに対向しておらず、かつ対向部に接続されていると共にセラミック素体の表面に引き出されている引き出し部とを有する。第1及び第2の外部電極のそれぞれがセラミック素体の直上に形成されためっき膜を有する。第1の内部電極露出率が102~153である。第2の内部電極露出率が102~153である。第1の内部電極露出率は、第1の内部電極が引き出されている表面における第1の内部電極の引き出し部の露出率の、セラミック素体の当該表面に平行な断面における第1の内部電極の引き出し部の露出率に対する比第1の内部電極が引き出されている表面における第1の内部電極の引き出し部の露出率/セラミック素体の第1の内部電極が引き出されている表面に平行な断面における第1の内部電極の引き出し部の露出率である。第2の内部電極露出率は、第2の内部電極が引き出されている表面における第2の内部電極の引き出し部の露出率の、セラミック素体の当該表面に平行な断面における第2の内部電極の引き出し部の露出率に対する比第2の内部電極が引き出されている表面における第2の内部電極の引き出し部の露出率/セラミック素体の第2の内部電極が引き出されている表面に平行な断面における第2の内部電極の引き出し部の露出率である。本発明に係るセラミック電子部品のある特定の局面では、セラミック素体は、長さ方向と幅方向とに沿って延びる第1及び第2の主面と、厚み方向と長さ方向とに沿って延びる第1及び第2の側面と、幅方向と厚み方向とに沿って延びる第1及び第2の端面とを有する。複数の第1の内部電極は、それぞれ、対向部がセラミック素体の内部において厚み方向に沿って配列されており、引き出し部が第1の端面に引き出されている。複数の第2の内部電極は、それぞれ、対向部がセラミック素体の内部において厚み方向に隣り合う第1の内部電極間に配置されており、引き出し部が第2の端面に引き出されている。本発明に係るセラミック電子部品の他の特定の局面では、セラミック素体は、長さ方向と幅方向とに沿って延びる第1及び第2の主面と、厚み方向と長さ方向とに沿って延びる第1及び第2の側面と、幅方向と厚み方向とに沿って延びる第1及び第2の端面とを有する。複数の第1の内部電極は、それぞれ、対向部がセラミック素体の内部において幅方向に沿って配列されており、引き出し部が第1及び第2の主面の少なくとも一方に引き出されている。複数の第2の内部電極は、それぞれ、対向部がセラミック素体の内部において幅方向に隣り合う第2の内部電極間に配置されており、引き出し部が第1及び第2の主面の少なくとも一方に引き出されている。本発明によれば、直方体状のセラミック素体の端面に引き出された内部電極に電気的に接続されており、めっき膜からなる外部電極を備えるセラミック電子部品を好適に製造し得る方法を提供することができる。以下、本発明を実施した好ましい形態について、図1に示すセラミック電子部品1の製造方法を例に挙げて説明する。但し、下記のセラミック電子部品1の製造方法は、単なる例示である。本発明に係るセラミック電子部品の製造方法は、下記のセラミック電子部品1の製造方法に何ら限定されない。セラミック電子部品1の構成図1は、本実施形態のセラミック電子部品の略図的斜視図である。図2は、図1の線II-IIにおける略図的断面図である。図3は、図1の線III-IIIにおける略図的断面図である。まず、図1~図3を参照しながら、本実施形態において製造するセラミック電子部品1の構成について説明する。図1~図3に示すように、セラミック電子部品1は、セラミック素体10を備えている。セラミック素体10は、直方体状に形成されている。セラミック素体10は、第1及び第2の主面10a、10bと、第1及び第2の側面10c、10dと、第1及び第2の端面10e、10fとを有する。第1及び第2の主面10a、10bのそれぞれは、長さ方向L及び幅方向Wに沿って延びている。第1及び第2の側面10c、10dのそれぞれは、長さ方向L及び厚み方向Tに沿って延びている。第1及び第2の端面10e、10fのそれぞれは、幅方向W及び厚み方向Tに沿って延びている。なお、長さ方向Lと幅方向Wとは互いに垂直である。厚み方向Tは、長さ方向L及び幅方向Wのそれぞれに対して垂直である。本発明において、直方体には、角部や稜線部が丸められた直方体も含まれるものとする。すなわち、セラミック素体10は、角部や稜線部の少なくとも一部が丸められた直方体状に形成されていてもよい。本実施形態においては、セラミック素体10は、複数のセラミック層15が厚み方向Tに沿って積層された積層体により構成されている。セラミック層15の厚みは、0.5μm~10μmであることが好ましい。セラミック素体10は、適宜のセラミック材料により形成されている。セラミック素体10を構成するセラミック材料は、セラミック電子部品1の特性などにより適宜選択される。例えば、セラミック電子部品1がセラミックコンデンサ素子である場合は、セラミック素体10は、誘電体セラミックを主成分とする材料により形成することができる。誘電体セラミックの具体例としては、例えば、BaTiO3、CaTiO3、SrTiO3、CaZrO3などが挙げられる。セラミック素体10には、例えば、Mn化合物、Fe化合物、Cr化合物、Co化合物、Ni化合物などの副成分を適宜添加してもよい。また、例えば、セラミック電子部品1がセラミック圧電素子である場合には、セラミック素体10は、例えば、圧電セラミックを主成分とする材料により形成することができる。圧電セラミックの具体例としては、例えば、PZTチタン酸ジルコン酸鉛系セラミックなどが挙げられる。例えば、セラミック電子部品1がサーミスタ素子である場合には、セラミック素体10は、例えば、半導体セラミックにより形成することができる。半導体セラミックの具体例としては、例えば、スピネル系セラミックなどが挙げられる。例えば、セラミック電子部品1がインダクタ素子である場合には、セラミック素体10は、磁性体セラミックにより形成することができる。磁性体セラミックの具体例としては、例えば、フェライトセラミックなどが挙げられる。セラミック素体10の内部には、複数の第1の内部電極11と、複数の第2の内部電極12とが設けられている。第1及び第2の内部電極11,12のそれぞれは、セラミック素体10の内部において、厚み方向Tに沿って配列されている。第1及び第2の内部電極11,12は、厚み方向Tに沿って交互に配列されている。このため、第2の内部電極12は、厚み方向Tにおいて隣り合う第1の内部電極11間に配置されている。第1及び第2の内部電極11,12の一部同士は、セラミック層15を介して厚み方向Tにおいて対向している。第1の内部電極11は、第1の端面10eに引き出されている。第1の内部電極11は、第2の端面10f、第1及び第2の主面10a、10b並びに第1及び第2の側面10c、10dには露出していない。第2の内部電極12は、第2の端面10fに引き出されている。第2の内部電極12は、第1の端面10e、第1及び第2の主面10a、10b並びに第1及び第2の側面10c、10dには露出していない。第1の内部電極11と第2の内部電極12とのそれぞれは、厚み方向Tにおいて互いに対向している対向部と、厚み方向Tにおいて互いに対向しておらず、かつ対向部に接続されていると共に第1または第2の端面10e、10fに引き出されている引き出し部とを有する。本実施形態では、対向部の幅方向Wにおける幅と、引き出し部の幅方向における幅とが同じである。従って、第1及び第2の内部電極11,12は、それぞれ矩形状である。なお、第1の端面10eにおいて、隣り合う第1の内部電極11が接続されていてもよい。第1の端面10eにおいて、隣り合う第1の内部電極11が離れている場合は、隣り合う第1の内部電極11間の距離が7μm以下であることが好ましい。そうすることにより、第1の端面10eの第1の内部電極11間に位置する部分の上にも確実にめっき膜を形成することができる。同様に、第2の端面10fにおいて、隣り合う第2の内部電極12が接続されていてもよい。第2の端面10fにおいて、隣り合う第2の内部電極12が離れている場合は、隣り合う第2の内部電極12間の距離が7μm以下であることが好ましい。そうすることにより、第2の端面10fの第2の内部電極12間に位置する部分の上にも確実にめっき膜を形成することができる。第1及び第2の内部電極11,12の厚みは、0.3μm~2.0μmであることが好ましい。セラミック素体10の第1の端面10eの上には、第1の外部電極13が形成されている。第1の外部電極13は、第1の内部電極11に接続されている。一方、セラミック素体10の第2の端面10fの上には、第2の外部電極14が形成されている。第2の外部電極14は、第2の内部電極12に接続されている。なお、本実施形態では、第1及び第2の外部電極13,14は、第1または第2の端面10e、10fの上にのみ形成されているが、第1及び第2の外部電極13,14のそれぞれの一部は、主面10a、10bや側面10c、10dの上に形成されていてもよい。本実施形態では、第1及び第2の外部電極13,14それぞれは、めっき膜により構成されている。もっとも、本発明においては、第1及び第2の外部電極13,14のそれぞれは、最もセラミック素体10側の層がめっき膜により構成されていればよく、めっき膜以外の層がさらに積層されていてもよい。また、第1及び第2の外部電極13,14のそれぞれは、複数のめっき膜の積層体により構成されていてもよい。めっき膜1層あたりの厚みは、1μm~15μmであることが好ましい。第1、第2の外部電極13,14を構成する金属としては、たとえば、Cu、Ni、Ag、Pd、Ag-Pd合金、Au、Sn、Pd、BiおよびZnからなる群から選ばれる1種の金属または当該金属を含む合金を用いることができる。第1及び第2の外部電極13,14のめっき膜は、ガラス成分を含まないことが好ましい。第1及び第2の外部電極13,14のめっき膜の単位体積あたりの金属割合は99体積以上であることが好ましい。第1及び第2の内部電極11,12並びに第1及び第2の外部電極13,14の材質は、導電性を有するものである限りにおいて特に限定されない。第1及び第2の内部電極11,12は、例えば、Ni、Cu、Ag、Pd、Auなどの金属や、これらの金属のうちの少なくとも一種を含む合金により形成することができる。第1及び第2の外部電極13,14を構成しているめっき膜は、例えば、Cu、Ni、Sn、Pb、Au、Ag、Pd、Bi、Znなどの金属や、これらの金属のうちの一種以上を含む合金により形成することができる。なお、第1及び第2の内部電極11,12の材質と、第1及び第2の外部電極13,14の材質とは、接合性のよいものであることが好ましい。例えば、第1及び第2の内部電極11,12が、NiまたはNi合金からなる場合は、第1及び第2の外部電極13,14は、CuまたはCu合金からなるめっき膜により形成することが好ましい。セラミック電子部品1の製造方法図4は、本実施形態におけるバレル研磨前のセラミック素体の略図的断面図である。図5は、図4のV部分を拡大した略図的断面図である。図6は、図4のVI部分を拡大した略図的断面図である。図7は、本実施形態におけるバレル研磨後のセラミック素体の略図的断面図である。図8は、本実施形態におけるめっき工程を説明するための略図的断面図である。次に、主として、図4~図8及び図1を参照しながら、セラミック電子部品1の製造方法の一例について詳細に説明する。まず、セラミック素体10を形成するためのセラミックグリーンシートを用意する。セラミックグリーンシートは、例えば、スクリーン印刷法などの各種印刷法により形成することができる。次に、セラミックグリーンシートに導電性ペーストを印刷することにより内部電極形成用パターンを形成する。なお、内部電極形成用パターンの印刷は、スクリーン印刷法などにより行うことができる。内部電極形成用パターンの印刷に用いるペーストは、導電性微粒子に加えて、有機バインダーや有機溶剤を含むものであってもよい。次に、内部電極形成用パターンが印刷されていない外層部形成用のセラミックグリーンシートを複数枚積層し、その上に、内部電極形成用パターンが印刷されたセラミックグリーンシートを順次積層し、さらにその上に、内部電極形成用パターンが印刷されていない外層部形成用のセラミックグリーンシートを複数枚積層することにより、マザー積層体を作成する。なお、マザー積層体を静水圧プレス手段などを用いて積層方向にプレスしてもよい。次に、マザー積層体から、生のセラミック積層体を切り出す。次に、生のセラミック積層体を焼成することにより、図4に示すセラミック素体30を得る。焼成温度は、セラミック積層体の組成等に応じて適宜設定することができる。焼成温度は、例えば、900°C~1300°C程度とすることができる。ここで、セラミックグリーンシートと、内部電極形成用パターンとでは、焼成時における収縮量が異なる。一般的には、セラミックグリーンシートよりも内部電極形成用パターンの方が大きく収縮する。従って、図5や図6に示すように、内部電極形成用パターンが焼成されることで形成された第1及び第2の内部電極11,12は、セラミック素体30の端面30e、30fから後退した状態となる。このため、図8に示すように、第1及び第2の内部電極11,12を起点としてセラミック素体30の端面30e、30fの上にめっきを施そうとしても、メディアボール120が第1及び第2の内部電極11,12に接触できない場合がある。従って、第1及び第2の内部電極11,12からめっきが好適に成長せず、第1及び第2の外部電極13,14を好適に形成することができない場合がある。それに対して、本実施形態では、めっきによる第1及び第2の外部電極13,14の形成工程に先立ってセラミック素体30の加工工程を行う。具体的には、セラミック素体30を湿式バレル研磨する。これにより、端面30e、30fの表層を研磨し、第1及び第2の内部電極11,12を露出させる。これにより、図7に示すセラミック素体10を得る。具体的には、内部電極露出率が102~153となるように湿式バレル研磨を行う。ここで、内部電極露出率には、第1の内部電極露出率と、第2の内部電極露出率とが含まれる。第1の内部電極露出率は、第1の内部電極が引き出されている表面における第1の内部電極の引き出し部の露出率の、セラミック素体の当該表面に平行な断面における第1の内部電極の引き出し部の露出率に対する比第1の内部電極が引き出されている表面における第1の内部電極の引き出し部の露出率/セラミック素体の第1の内部電極が引き出されている表面に平行な断面における第1の内部電極の引き出し部の露出率である。第2の内部電極露出率は、第2の内部電極が引き出されている表面における第2の内部電極の引き出し部の露出率の、セラミック素体の当該表面に平行な断面における第2の内部電極の引き出し部の露出率に対する比第2の内部電極が引き出されている表面における第2の内部電極の引き出し部の露出率/セラミック素体の第2の内部電極が引き出されている表面に平行な断面における第2の内部電極の引き出し部の露出率である。具体的には、本実施形態では、第1の内部電極11が引き出されている第1の端面10eにおける第1の内部電極11の引き出し部の露出率の、セラミック素体10の第1の端面10eに平行な断面における第1の内部電極11の引き出し部の露出率に対する比第1の内部電極11が引き出されている第1の端面10eにおける第1の内部電極11の引き出し部の露出率/セラミック素体10の第1の端面10eに平行な断面における第1の内部電極11の引き出し部の露出率と、第2の内部電極12が引き出されている第2の端面10fにおける第2の内部電極12の引き出し部の露出率の、セラミック素体10の第2の端面10fに平行な断面における第2の内部電極12の引き出し部の露出率に対する比第2の内部電極12が引き出されている第2の端面10fにおける第2の内部電極12の引き出し部の露出率/セラミック素体10の第2の端面10fに平行な断面における第2の内部電極12の引き出し部の露出率との両方が102~153となるように湿式バレル研磨を行う。なお、湿式バレル研磨の他に、乾式バレル研磨、サンドブラスト研磨等の研磨方法で研磨することも可能である。ここで、内部電極露出率とは、第1及び第2の端面10e、10fのそれぞれにおける第1及び第2の内部電極11,12の露出率の、セラミック素体10の幅方向W及び厚み方向Tに沿った断面における第1及び第2の内部電極11,12の露出率に対する比第1及び第2の端面10e、10fのそれぞれにおける第1及び第2の内部電極11,12の露出率/セラミック素体10の幅方向W及び厚み方向Tに沿った断面における第1及び第2の内部電極11,12の露出率である。この内部電極露出率は、以下の要領で測定することができる。まず、端面10e、10fのEDXマッピングを行う。これにより、端面10e、10fにおける、内部電極11,12の特定成分の、セラミック素体10の特定成分に対する比内部電極11,12の特定成分/セラミック素体10の特定成分を算出する。例えば、内部電極11,12がNiを主成分として含み、セラミック素体10がTiもしくはBaを主成分として含む場合は、端面10e、10fにおけるNi/TiもしくはNi/Baによってそれぞれの主成分の比を算出する。なお、後に記載の実施例では、Ni/Baを算出している。なお、第1の内部電極の引き出し態様と第2の内部電極の引き出し態様とが実質的に同じである場合は、第1の内部電極露出率と第2の内部電極露出率とが実質的に同様となる。従って、第1の内部電極露出率が所定の範囲にある場合は、第2の内部電極露出率も所定の範囲にあるとみなすことができ、第1及び第2の内部電極露出率のうちの一方のみを評価すれば足りる。次に、セラミック素体10の端面10e、10fを、10μm程度研磨し、断面を露出させる。次に、この断面における、内部電極11,12の特定成分の、セラミック素体10の特定成分に対する比内部電極11,12の特定成分/セラミック素体10の特定成分を算出する。例えば、断面におけるNi/Baを算出する。そして、端面10e、10fにおける内部電極11,12の特定成分/セラミック素体10の特定成分を、断面における内部電極11,12の特定成分/セラミック素体10の特定成分で除算することにより内部電極露出率を算出することができる。なお、ここでは、セラミック素体10の端面10e、10fを、10μm程度研磨すると記載しているが、セラミック素体10のそれぞれの端面10e、10fにおいて、第1及び第2の内部電極11、12のそれぞれが露出するのではなく、第1及び第2の内部電極11、12のみが端面10e、10fに露出する範囲であれば端面の研磨厚みは10μm程度でなくてもよい。すなわち、内部電極露出率は、端面10e、10fにおける内部電極11,12の特定成分/セラミック素体10の特定成分/断面における内部電極11,12の特定成分/セラミック素体10の特定成分となる。具体的には、例えば、内部電極11,12がNiを主成分として含み、セラミック素体10がBaを主成分として含む場合は、内部電極露出率は、端面10e、10fにおけるNi/Ba/断面におけるNi/Baとなる。次に、めっき工程を行うことにより、第1及び第2の外部電極13,14を構成するめっき膜を形成する。具体的には、セラミック素体10と導電性メディアボール20とをめっき液中に投入し、攪拌することによりめっき膜を形成する。このように本実施形態では、内部電極露出率が102~153であるセラミック素体10にめっきを施すため、図9に示すように、導電性メディアボール20が内部電極11,12に確実に接触する。従って、第1及び第2の外部電極13,14を構成するめっき膜を確実に形成することができる。なお、めっき膜の形成は、電解めっきにより行ってもよいし、無電解めっきにより行ってもよい。但し、無電解めっきによりめっき膜を形成しようとすると、触媒などによる前処理が必要となり、セラミック電子部品1の製造工程が煩雑になる傾向にあるため、電解めっきによりめっき膜を形成することが好ましい。実験例上記実施形態に係るセラミック電子部品1と実質的に同様の構成を有するセラミック電子部品を下記の条件で作製した。なお、実験例1~6の各例について105個ずつサンプルを作製した。セラミック電子部品の寸法:長さ1.0mm、幅0.5mm、高さ0.5mm寸法公差±0.2mmセラミック素体の材質:チタン酸バリウム系誘電体セラミック内部電極:Niを主成分とする。セラミック層の厚み:0.7μm内部電極の総数:445層定格電圧:4.0V静電容量:10μFセラミック素体のバレル研磨加工条件:工法:湿式バレル回転数:250rpmメディア:PSZ部分安定化ジルコニア1φ/150ccパウダー:アルミナ/50ccPOT容積:340cc加工時間:0分実験例1、10分実験例2、20分実験例3、30分実験例4、40分実験例5、50分実験例6めっき膜の形成条件:めっき膜:厚み約5μmのCuめっき膜めっき浴:pH8.8,55°C工法:水平回転バレル回転数:10rpm導電性メディア:1.8mmφ電流密度×時間:0.30A/dm2×150min内部電極露出率の算出実験例1~6における内部電極露出率を以下の要領で求めた。なお、内部電極露出率は、各実験例1~6につき、5個のサンプルを抽出し、測定を行った。1作製したサンプルの外部電極を電解剥離し、セラミック素体の端面を露出させた。その後、セラミック素体の端面におけるNi/Ba値NiとBaの比率をEDXマッピングを用いて求めた。2研磨加工後のセラミック素体の端面を10μm程度研磨し、内部電極とセラミックスとが面一の状態の断面図7の線A-Aで示す断面図を露出させた。次に、その断面におけるNi/Ba値NiとBaの比率をEDXマッピングを用いて求めた。3上記1、2の結果から、内部電極露出率=端面におけるNi/Ba値/断面におけるNi/Ba値を求めた。4上記1~3により、図10に示す部分A~D部分B,Cは、最外層に位置する内部電極よりも20μm厚み方向の中心寄りに位置している。部分C,Dは、内部電極の幅方向端部よりも20μm厚み方向の中心寄りに位置している。の4カ所につき、縦150μm×横200μmの視野範囲で内部電極露出率を求めた。結果を下記の表1に示す。なお、表1の内部電極露出率は、5個のサンプルの平均値である。なお、セラミック電子部品における内部電極露出率は、外部電極を電解剥離することにより、セラミック素体の端面を露出させることにより、測定することができる。例えば、外部電極がCuめっき膜からなる場合は、図11に示すように硫酸銅水溶液40中に、Cu板からなる陰極41及び陽極42を入れる。次に、電解剥離を行うサンプル43を陽極42側のCu板の上に乗せ、電流を流す。これにより、サンプル43のCuめっき膜が硫酸銅水溶液40中に溶け出す。以上によりCuめっき膜を除去することができる。外部電極の成膜の可否の判定次に、各実験例のサンプル100個につき、外部電極の成膜の可否の判定を行った。具体的には、めっき膜が内部電極及び各内部電極間のセラミック素体の表面を完全に被覆しているか否かを観察した。その結果、100個すべてのサンプルにつき、めっき膜が内部電極及び各内部電極間のセラミック素体の表面を完全に被覆していると判断された場合を、Gと判定し、めっき膜が内部電極を完全に被覆していないサンプルがあると判断された場合を、NGと判定した。結果を下記の表1に示す。なお、バレル研磨時間を長くしても内部電極露出率は153を超えて増大しなかった。これは、以下の理由によるものと考えられる。バレル研磨によってセラミック素体が削られることによって、内部電極の露出率が大きくなり、ここからさらにバレル研磨によってセラミック素体を削っていくと、内部電極もバレルのメディアによって押圧されることになる。その結果、内部電極は横に延ばされ、横に伸びた内部電極がセラミック素体の表面に掛るような形になり、セラミック素体がそれ以上バレル研磨によって削られないようにガードする働きをするためである。また、内部電極もある程度横に延ばされると、それ以上バレル研磨をしても内部電極は延びなくなることも一因として考えられる。上記表1に示すように、内部電極露出率が102~153の範囲内にある場合には、外部電極を確実に形成できることが分かる。第2の実施形態図12は、第2の実施形態に係るセラミック電子部品の略図的斜視図である。図13は、第2の実施形態に係るセラミック電子部品の長さ方向L及び厚み方向Tに沿った略図的断面図である。図14は、第2の実施形態に係るセラミック電子部品の長さ方向L及び厚み方向Tに沿った略図的断面図である。本実施形態に係るセラミック電子部品2では、第1及び第2の内部電極11,12が、幅方向Wに沿って交互に相互に間隔をおいて配列されている。第1の内部電極11は、対向部11aと、引き出し部11b1,11b2とを有する。第2の内部電極12は、対向部12aと、引き出し部12b1,12b2とを有する。対向部11aと対向部12aとは、幅方向Wにおいて対向している。引き出し部11b1は、対向部11aから第1の主面10a側に向かって延びており、第1の主面10aに引き出されている。一方、引き出し部11b2は、対向部11aから第2の主面10b側に向かって延びており、第2の主面10bに引き出されている。第1の外部電極13は、第1の電極部13aと、第2の外部電極部13bとを有する。第1の電極部13aは、第1の主面10aの上に配されている。第1の電極部13aは、引き出し部11b1に接続されている。第2の外部電極部13bは、第2の主面10bの上に配されている。第2の外部電極部13bは、引き出し部11b2に接続されている。引き出し部12b1は、対向部12aから第1の主面10a側に向かって延びており、第1の主面10aに引き出されている。一方、引き出し部12b2は、対向部12aから第2の主面10b側に向かって延びており、第2の主面10bに引き出されている。第2の外部電極14は、第1の電極部14aと、第2の外部電極部14bとを有する。第1の電極部14aは、第1の主面10aの上に配されている。第1の電極部14aは、引き出し部12b1に接続されている。第2の外部電極部14bは、第2の主面10bの上に配されている。第2の外部電極部14bは、引き出し部12b2に接続されている。本実施形態においても、第1の実施形態と同様に、第1の内部電極露出率と第2の内部電極露出率とが、それぞれ、102~153とされている。従って、第1の実施形態において説明した効果と同様の効果が、第2の実施形態においても奏される。なお、本実施形態では、具体的には、第1の内部電極露出率は、第1の内部電極11が引き出されている第1の主面10a及び第2の主面10bのそれぞれにおける第1の内部電極11の引き出し部11b1,11b2の露出率の、セラミック素体10の第1及び第2の主面10a、10bに平行な断面における第1の内部電極11の引き出し部11b1,11b2の露出率に対する比第1の内部電極11が引き出されている第1の主面10a及び第2の主面10bのそれぞれにおける第1の内部電極11の引き出し部11b1,11b2の露出率/セラミック素体10の第1及び第2の主面10a、10bに平行な断面における第1の内部電極11の引き出し部11b1,11b2の露出率である。第2の内部電極露出率は、第2の内部電極12が引き出されている第1の主面10a及び第2の主面10bのそれぞれにおける第2の内部電極12の引き出し部12b1,12b2の露出率の、セラミック素体10の第1及び第2の主面10a、10bに平行な断面における第2の内部電極12の引き出し部12b1,12b2の露出率に対する比第2の内部電極12が引き出されている第1の主面10a及び第2の主面10bのそれぞれにおける第2の内部電極12の引き出し部12b1,12b2の露出率/セラミック素体10の第1及び第2の主面10a、10bに平行な断面における第2の内部電極12の引き出し部12b1,12b2の露出率である。本実施形態のように、第1及び第2の内部電極は、それぞれ、セラミック素体の複数の表面に引き出されていてもよい。また、第1の内部電極が引き出された表面と、第2の内部電極が引き出された表面とが同じであってもよいし、異なっていてもよい。"