炭素ベース材料の上面上に配置された少なくとも一層の界面誘電体材料を含み、前記少なくとも一層の界面誘電体材料は、前記炭素ベース材料のものと同じ短距離結晶結合構造を有する、半導体構造体。前記炭素ベース材料は、六方晶結晶結合構造を有する、請求項1に記載の半導体構造体。前記炭素ベース材料は、グラフェン、グラファイト、又はカーボンナノチューブである、請求項2に記載の半導体構造体。前記少なくとも一層の界面誘電体材料は、窒化ホウ素、炭化シリコン、窒化炭素ホウ素、窒化シリコンホウ素、又は六方晶結晶結合構造を有する他の誘電体である、請求項2に記載の半導体構造体。前記少なくとも一層の界面誘電体材料は、六方晶窒化ホウ素である、請求項4に記載の半導体構造体。前記少なくとも一層の界面誘電体材料の最上面上に配置された少なくとも一層の誘電体材料をさらに含む、請求項1に記載の半導体構造体。前記少なくとも一層の誘電体材料は、酸化物、窒化物、酸窒化物、金属酸化物、又は混合金属酸化物を含む、請求項6に記載の半導体構造体。前記少なくとも一層の界面誘電体材料の最上面上に配置された少なくとも一層の導電性材料をさらに含む、請求項1に記載の半導体構造体。前記少なくとも一層の導電性材料は、Si含有導電性材料、導電性金属、導電性金属酸化物、導電性金属窒化物、又は導電性金属シリサイドを含む、請求項8に記載の半導体構造体。炭素ベース材料であって、前記炭素ベース材料の部分はデバイスチャネルを定める、炭素ベース材料と、前記デバイスチャネルの上面上に配置された少なくとも一層の界面誘電体材料であって、前記少なくとも一層の界面誘電体材料は、前記炭素ベース材料のものと同じ短距離結晶結合構造を有する、少なくとも一層の界面誘電体材料と、前記少なくとも一層の界面誘電体材の最上面上に配置された少なくとも一層の誘電体材料と、前記少なくとも一層の誘電体材料の最上面上に配置された少なくとも一層の導電性材料と、を含む電子デバイス。前記デバイスチャネルに隣接する前記炭素ベース材料の部分と電気的に接続する少なくとも2つの領域をさらに含む、請求項10に記載の電子デバイス。前記炭素ベース材料はグラフェンであり、前記少なくとも一層の界面誘電体材料は、六方晶結晶結合構造を有する誘電体材料から成る、請求項10に記載の電子デバイス。前記少なくとも一層の界面誘電体材料は、六方晶窒化ホウ素である、請求項10に記載の電子デバイス。前記少なくとも一層の誘電体材料は、半導体酸化物、半導体窒化物、半導体酸窒化物、金属酸化物、又は混合金属酸化物を含む、請求項10に記載の電子デバイス。前記少なくとも一層の誘電体材料は、酸化シリコンより大きい誘電率を有する、半導体酸化物及び金属酸化物を含む、請求項14に記載の電子デバイス。前記少なくとも一層の導電性材料は、Si含有導電性材料、導電性金属、導電性金属酸化物、導電性金属窒化物、又は導電性金属シリサイドを含む、請求項10に記載の電子デバイス。前記炭素ベース材料のチャネルの下の導体をさらに含み、前記導体はバックゲートとして働く、請求項10に記載の電子デバイス。半導体構造体を形成する方法であって、炭素ベース材料の上面上に少なくとも一層の界面誘電体材料を形成することを含み、前記少なくとも一層の界面誘電体材料は、前記炭素ベース材料のものと同じ短距離結晶結合構造を有する、方法。前記少なくとも一層の界面誘電体材料を形成することは、原子層堆積、プラズマ強化原子層堆積、化学気相堆積、プラズマ強化化学気相堆積、蒸着、分子線エピタキシ、光化学気相堆積、及びスピンオンプロセスを含む、請求項18に記載の方法。前記炭素ベース材料はグラフェンであり、前記界面誘電体材料は窒化ホウ素である、請求項18に記載の方法。前記窒化ホウ素は、1つの前駆体内にホウ素及び窒素を含むか、又は別の窒素源と共にホウ素を含む、少なくとも1つの前駆体から形成される、請求項20に記載の方法。前記少なくとも1つの前駆体は、ボラジン、ビニルボラジン、トリビニルボラジン、トリメチルボラジン、トリメチルトリビニルボラジン、トリスジメチルアミノボラン、B2H6、B10H14及び水酸化ホウ素クラスタを含む、請求項21に記載の方法。前記窒化ホウ素は、ホウ素を含む第1の前駆体及び窒素を含む第2の前駆体から形成される、請求項20に記載の方法。前記少なくとも一層の界面誘電体材料の最上面上に少なくとも一層の誘電体材料を形成することをさらに含む、請求項18に記載の方法。前記少なくとも一層の界面誘電体材料の最上面上に少なくとも一層の導電性材料を形成することをさらに含む、請求項18に記載の方法。前記少なくとも一層の界面誘電体材料の最上面上に少なくとも一層の誘電体材料を形成することと、前記少なくとも一層の誘電体材料の最上面上に少なくとも一層の導電性材料を形成することとをさらに含む、請求項18に記載の方法。従って、半導体業界では、より高密度の集積回路ICを製造する傾向が続いている。より高密度を達成するために、これまで、一般にバルクシリコンから製造された半導体ウェハ上のデバイスの寸法を縮小する努力が行なわれ、続いている。これらの傾向は、現在の技術を限界に達しさせている。これらの傾向を達成するために、集積回路ICにおいて、高い密度、より小さい構造部寸法、より狭い構造部間の離隔距離、及びより正確な構造部形状が必要とされる。かなりの資源が、デバイス寸法の縮小及びパッキング密度の増加に費やされる。例えば、かかる縮小されたトランジスタを設計するのに、かなりの時間が必要になり得る。さらに、かかるデバイスを製造するのに必要な機器は、高価である場合があり、及び/又は、かかるデバイスの製造に関連したプロセスは、厳重に管理し、及び/又は、特別な条件の下で動作させる必要がある場合がある。従って、半導体製造に対する品質管理の実行に関連してかなりの費用がかかる。上記に鑑みて、半導体業界では、前述した目標の一部を達成するために、グラフェンを追求している。グラフェンは、本質的には炭素原子の平坦なシートであって、無線周波数RFトランジスタ及び他の電子トランジスタのための有望な材料である。典型的なRFトランジスタは、シリコン、又は、例えばリン化インジウムInP等のより高価な半導体から作られる。グラフェンにおいては、同じ電圧に対して、電子は、InPにおけるより約10倍速く、又はシリコンにおけるより100倍速く移動する。グラフェントランジスタはまた、電力の消費がより少なく、シリコン又はInPから作られるものより安価であることが分かっている。26ギガヘルツで動作するグラフェン電子デバイスが製造されており、最終的なグラフェンデバイスの動作性能は、テラヘルツ領域になると期待されている。しかしながら、かかるグラフェンデバイスの構築は、一般に、達成するのが困難である。この困難さの1つの理由は、結合界面が生成されるときにグラフェンの電子構造及び特性が変化するために、グラフェンと、例えば誘電体材料及び/又は導電性材料のような他の材料との間の結合が困難であることである。本開示の1つの態様において、炭素ベース材料の上面上に配置された少なくとも一層の界面誘電体材料を含む半導体構造体が提供される。少なくとも一層の界面誘電体材料は、炭素ベース材料のものと少なくとも同じ短距離結晶結合構造を有し、従って、接触状態にある少なくとも一層の界面誘電体材料により、炭素ベース材料の電子構造が変わることはない。本出願の全体にわたって用いられる短距離秩序shortrangeorderという用語は、界面誘電体材料interfacialdielectricmaterialが部分的にアモルファス結合相及び部分的に六方晶結合相の混合物で構成され得ることを示す。1つの実施形態においては、界面誘電体は、炭素ベース材料のものと同じ結晶結合構造を有する。更に別の実施形態においては、界面誘電体及び炭素ベース材料の両方とも、六方晶結晶結合構造を有する。さらに、少なくとも一層の界面誘電体材料は、ファンデルワールス力によって炭素ベース材料に結合される。ファンデルワールス力とは、静電気力によって、分子が互いに引き付けられることによるプロセスを意味する。これらの分子間引力は、イオン結合及び共有結合のどちらよりも弱いものである。ファンデルワールス力による結合は、双極子相互作用により生じる。双極性分子は、このタイプの結合に関与する分子のタイプである。双極性分子においては、共有結合した原子間の電気陰性度の差は、0.4以上であるが、2.0以下である。この電気陰性度の差により、分子の電子が不均等に分布されるようになる。より高い電気陰性度を有する分子内の原子は、より低い電気陰性度を有するものから電子を引き付ける。より高い電気陰性度を有する原子は、δ-で示される、僅かに負の電荷を獲得する。より低い電気陰性度を有する原子は、δで示される、僅かに正の電荷を獲得する。これらの分子の領域は、他の双極性分子の反対に帯電した領域に磁気的に引き付けられる。このように、双極性分子が互いに結合され、この結合が、ファンデルワールス結合を構成する。炭素ベース材料のものと少なくとも同じ短距離結晶結合構造を有する、少なくとも一層の界面誘電体材料の存在により、炭素ベース材料と、誘電体材料、導電性材料、又は誘電体材料及び導電性材料の組み合わせを含む任意の上にある材料層との間の界面結合が改善される。次に、改善された界面結合は、デバイスの能動素子として炭素ベース材料を含むデバイスの形成を容易にする。本発明の1つの実施形態において、炭素ベース材料はグラフェンであり、界面誘電体材料は、六方晶窒化ホウ素である。本出願人は、グラフェン及び窒化ホウ素の両方が六方晶結晶結合構造を有すること、及び、低温のアモルファス窒化ホウ素及び/又は窒化炭素ホウ素がグラフェンと同じ短距離六方晶結晶結合の一部を有し、従って、本明細書で用いることができることに気付いた。さらに、グラフェンは、純粋な六方晶窒化ホウ素1.43ÅのB-N結合長に類似した結合長1.42ÅのC-C結合長を有する。本開示の別の態様において、例えば、前述の半導体構造体を含むトランジスタのような電子デバイスが提供される。特に、1つの実施形態において、本発明は、炭素ベース材料を含み、炭素ベース材料の一部分がデバイスチャネルを定める、電子デバイスを提供する。電子デバイスは、デバイスチャネルの上面上に配置された少なくとも一層の界面誘電体材料をさらに含み、少なくとも一層の界面誘電体材料は、炭素ベース材料のものと少なくとも同じ短距離結晶結合構造を有する。1つの実施形態において、少なくとも一層の界面誘電体材料は、炭素ベース材料のものと同じ結晶結合構造を有する。電子デバイスは、少なくとも一層の界面誘電体材料の最上面上に配置された少なくとも一層の誘電体材料と、少なくとも一層の誘電体材料の最上面上に配置された少なくとも一層の導電性材料とをさらに含む。電子デバイスは、デバイスチャネルに隣接する炭素ベース材料の部分と電気的に接続する少なくとも2つの領域をさらに含む。本開示のさらに別の態様において、上述の半導体構造体を提供する方法が提供される。本開示の方法は、炭素ベース材料の上面上に少なくとも一層の界面誘電体材料を形成することを含み、少なくとも一層の界面誘電体材料は、炭素ベース材料のものと少なくとも同じ短距離結晶結合構造を有する。1つの実施形態においては、少なくとも一層の界面誘電体材料は、炭素ベース材料のものと同じ結晶結合構造を有する。前述の方法は、いずれの既存のFETプロセスフローにも統合することができる。以下の説明において、本発明の幾つかの態様の理解を与えるために、特定の構造体、構成部品、材料、寸法、処理ステップ及び技術等の多くの特定の詳細が説明される。しかしながら、当業者であれば、本発明は、これらの特定の詳細なしに実施できることを理解するであろう。他の例においては、本発明を曖昧にするのを避けるために、周知の構造体又は処理ステップは詳細には説明されない。層、領域又は基板等の要素が別の要素の上on又はの上方にoverあるものとして言及されるとき、該要素が他の要素の直接上にあってもよく、又は介在する要素が存在してもよいことが理解されるであろう。対照的に、要素が別の要素の直接上にdirectlyon又は直接上方にdirectlyoverにあるものとして言及されるとき、介在する要素は存在しない。また、要素が別の要素に接続されるconnected又は結合されるcoupledものとして言及されるとき、要素は、他の要素に直接接続又は結合されても、或いは介在する要素が存在してもよいことが理解されるであろう。対照的に、要素が別の要素に直接接続されるdirectlyconnected又は直接結合されるdirectlycoupledものとして言及されるとき、介在する要素は存在しない。ここで、本発明の実施形態が、以下の議論及び本出願に添付の図面を参照することによってより詳細に説明される。本明細書において以下により詳細に言及される本出願の図面は、例示目的のためだけに提供されるため、一定の縮尺では描かれていない。まず、本発明の1つの実施形態に用いることができる基本的処理ステップを示す図1-図3を参照する。具体的には、図1は、本発明の1つの実施形態に用いることができる初期構造体10を示す。初期構造体10は、露出した上面14を有する少なくとも炭素ベース材料12を含む。図には示されないが、炭素ベース材料12は、半導体材料、誘電体材料、導電性材料、又は多層スタックを含むこれらの任意の組み合わせとすることができるベース基板の上に配置することができる。半導体材料という用語は、半導体特性を有する任意の材料を示す。炭素ベース材料12の下に配置することができる半導体材料の例は、これらに限られるものではないが、Si、SiGe、SiGeC、SiC、Ge合金、GaAs、InAs、InP、BN及び他のIII/V族又はII/VI族化合物半導体を含む。これらの列挙したタイプの半導体材料に加えて、炭素ベース材料12の下に存在し得る半導体材料は、例えば、Si/SiGe、Si/SiC、シリコンオンインシュレータSOI又はシリコンゲルマニウムオンインシュレータSGOI、BN及び他のIII/V族又はII/VI族化合物半導体のような層状半導体とすることもできる。本発明の幾つかの実施形態においては、炭素ベース材料12の下にある半導体材料は、Si含有半導体材料、すなわち、シリコンを含む半導体材料である。炭素ベース材料12の下に用いることができる半導体材料は、単結晶、多結晶polycrystalline、マルチ結晶multicrystalline及び/又は水素化アモルファスのものとすることができる。炭素ベース材料12の下に用いることができる半導体材料は、ドープされていなくても、ドープされていても、或いは、ドープ領域と非ドープ領域を内部に含んでいてもよい。炭素ベース材料12の下に配置することができる誘電体材料は、絶縁体特性を有する任意の材料を含む。炭素ベース材料12の下に配置することができる誘電体材料の例は、これらに限られるものではないが、ガラス、SiO2、SiN、プラスチック、又はダイヤモンド状炭素、BN、CxBN、或いは、アモルファス/六方晶結合の窒化ホウ素及び窒化炭素ホウ素の混合物を含む。炭素ベース材料12の下に配置することができる導電性材料は、導電特性を有する任意の材料を含む。かかる導電性材料の例は、これらに限られるものではないが、金属、又は、例えば金属酸化物又は他の導電性形態の炭素を含む透明導体を含む。本発明の1つの実施形態においては、図1に示される炭素ベース材料12は、少なくとも一層のグラフェンを含む。グラフェンという用語は、本明細書において、ハニカム状結晶格子内に高密度に充填された、1原子の厚さのsp2結合炭素原子の平面シートを示すように用いられる。本発明に用いられるグラフェンは、六方晶結晶結合構造を有する。本開示に用いることができるグラフェンは、単層グラフェン公称0.34nmの厚さ、数層グラフェン2-10個のグラフェン層、多層グラフェン10個より多いグラフェン層、単層、数層及び多層グラフェンの混合物、或いは、アモルファス及び/又は不規則炭素相と混合されたグラフェン層の任意の組み合わせを含むことができる。本発明に用いられるグラフェンはまた、必要に応じて、置換型ドーパン種、格子間型ドーパント種、及び/又は侵入型ドーパント種を含むこともできる。炭素ベース材料12として用いることができるグラフェンは、当技術分野において周知の技術を利用して形成することができる。例えば、炭素ベース材料12として用いることができるグラフェンは、グラファイトの機械的剥離、炭化シリコン上のエピタキシャル成長、金属基板上のエピタキシャル成長、酸化グラフェンペーパーを純粋ヒドラジンの溶液中に入れ、該グラフェン酸化物ペーパーを単層グラフェンに還元するヒドラジン還元、及び、エタノールのナトリウム還元、すなわち、ナトリウム金属によるエタノールの還元、その後のエトキシド生成物の熱分解及びナトリウム塩を除去するための洗浄によって形成することができる。グラフェンを形成する別の方法は、カーボンナノチューブからのものとすることができる。本発明の別の実施形態においては、炭素ベース材料12は、単層singlewalled又は多層multiwalledとすることができる、少なくとも1つのカーボンナノチューブを含む。本発明に用いられるカーボンナノチューブは、典型的には、折り畳まれた六方晶結晶結合構造を有する。本発明においては、単一のカーボンナノチューブを用いることができるが、一般的には、カーボンナノチューブのアレイが用いられる。本発明において、カーボンナノチューブが炭素ベース材料12として用いられる場合、カーボンナノチューブは、これを形成するための当業者には周知の技術を用いて形成することができる。カーボンナノチューブの形成に用いることができる好適な技術の例は、これらに限られるものではないが、アーク放電、レーザアブレーション、化学気相堆積、及びプラズマ強化化学気相堆積を含む。用いることができる他の可能な炭素ベース材料として、短距離六方晶及びアモルファスの結晶結合構造を有するグラファイト、及び、例えば、ロンスダレイトLonsdaleite又は高密度に充填された六方晶結合相フラーレン等の僅かに歪んだ六方晶結晶結合構造を有する種々の形態の炭素材料が挙げられる。本発明に用いられる炭素ベース材料12のタイプにかかわらず、炭素ベース材料12は、下にある基板に対して平行に、又は下にある基板に対して垂直に配向することができる。炭素ベース材料12に対する1つの可能な配向として、平行配向の炭素ベース材料12が、本出願の図面に示される。炭素ベース材料12の厚さは、用いられる炭素ベース材料12のタイプ、並びに、これを形成するのに用いられた技術に応じて変わり得る。典型的には、本発明の1つの実施形態において、炭素ベース材料12は、0.2nmから10nmまでの厚さを有し、0.34nmから3.4nmまでの厚さがより典型的である。言及されたもの以外の他の厚さを、本発明に用いることもできる。ここで図2を参照すると、炭素ベース材料12の露出した上面14上に少なくとも一層の界面誘電体材料16を形成した後の、図1の構造体が示される。少なくとも一層の界面誘電体材料16は、単層又は多層とすることができる。1つの実施形態においては、少なくとも一層の界面誘電体材料16は、一層から四層までの界面誘電体材料を含む。少なくとも一層の界面誘電体材料16は薄層であり、その厚さは、典型的には、0.2nmから10nmまでであり、0.3nmから3nmまでの厚さがより典型的である。炭素ベース材料12の露出した上面14上に形成された少なくとも一層の界面誘電体材料16は、炭素ベース材料12の結晶結合構造に類似した、典型的には六方晶短距離結晶結合構造を有する。さらに、少なくとも一層の界面誘電体材料16は、ファンデルワールス力により炭素ベース材料12の露出した上面14に結合される。ファンデルワールス力とは、静電気力を介して分子が互いに引き付けられるプロセスを意味する。炭素ベース材料12と少なくとも一層の界面誘電体材料16との間の界面には、イオン結合又は共有結合等の他のタイプの結合は存在しない。本発明に用いられる少なくとも一層の界面誘電体材料16のタイプは、下にある炭素ベース材料12の結晶結合構造によって決まる。例えば、下にある炭素ベース材料12が六方晶結合の結晶結合構造を有する場合、本発明に用いられる界面誘電体材料16もまた、短距離六方晶結晶結合構造を有する。短距離六方晶結合の結晶結合構造を有し、従って、本発明の1つの実施形態に用いることができる界面誘電体材料の例は、これらに限られるものではないが、六方晶窒化ホウ素、又はアモルファス及び六方晶結合の窒化ホウ素及び窒化炭素ホウ素の混合物を含む。用いることができる他の界面誘電体材料は、これらに限られるものではないが、アモルファス相を有し、幾つかの六方晶結合相が内部で混合された、SiC、SiBN、SiCBNを含む。これらの材料は、六方晶窒化ホウ素のような同様の六方晶結晶結合を有する。上述の、種々の炭素ベース材料及び好適な短距離六方晶結晶結合の組み合わせを一緒に用いて、作業電子デバイスを製造することができる。少なくとも一層の界面誘電体材料16は、当業者には周知の従来の堆積プロセスを用いて形成することができる。例えば、少なくとも一層の界面誘電体材料16は、原子層堆積ALD、プラズマ強化原子層堆積PE-ALD、化学気相堆積CVD、プラズマ強化化学気相堆積PECVD、蒸着、分子線エピタキシ、光化学気相堆積レーザ/UV光支援CVDを含む、及びスピンオン誘電体プロセスによって形成することができる。上述した種々のプロセスにおいて、少なくとも一層の界面誘電体材料16を形成するのに、好適な前駆体を用いることができる。用いることができる前駆体は、界面誘電体材料の原子の少なくとも1つが存在する単一の前駆体を含むことができ、又は、少なくとも一層の界面誘電体材料16を形成するのに、複数の前駆体を用いることもできる。本発明の1つの実施形態において、少なくとも一層の界面誘電体材料16が六方晶窒化ホウ素である場合、典型的には、界面誘電体材料を形成するのに、ALD又はPE-ALDが用いられる。本発明のこの特定の実施形態においては、六方晶窒化ホウ素は、ホウ素及び随意的に窒素を含む少なくとも1つの前駆体から形成することができる。本発明の別の実施形態においては、六方晶窒化ホウ素が少なくとも一層の界面誘電体材料16として用いられる場合、六方晶窒化ホウ素は、ホウ素を含む第1の前駆体及び窒素を含む第2の前駆体から形成される。六方晶窒化ホウ素が形成される本発明の実施形態においては、前駆体は、ボラジン、ビニルボラジン、トリビニルボラジン、トリメチルボラジン、トリメチルトリビニルボラジン、トリスジメチルアミノボラン、B2H6、B10H14及び水酸化ホウ素クラスタを含む。幾つかの実施形態においては、窒素又は窒素含有材料を第2の前駆体として添加して、六方晶窒化ホウ素材料を形成することができる。少なくとも一層の界面誘電体材料16の存在により、下にある炭素ベース材料12に対する向上した結合界面がもたらされ、これは、少なくとも一層の界面誘電体材料16が炭素ベース材料12上に形成されない場合には存在しないことが分かった。少なくとも一層の界面誘電体材料16が炭素ベース材料12上に存在するときに達成される向上した結合界面により、炭素ベース材料12に対する他の材料層の結合強度が増大し、これは、少なくとも一層の界面誘電体材料16が炭素ベース材料12上に存在しない場合には得られない。本発明の幾つかの実施形態においては、少なくとも一層の界面誘電体材料16を含まない同じ構造体と比較すると、少なくとも一層の界面誘電体材料16を含む炭素ベースの誘電体材料12と、上にある材料層すなわち、誘電体材料及び/又は導電性材料との間の結合強度を100より大きく増加させることができる。実際には、少なくとも一層の界面誘電体材料が存在しない場合には、大部分の誘電体及び/又は金属が、グラフェンと付着又は結合できないであろう。ここで図3を参照すると、少なくとも一層の界面誘電体材料16の上面上に、少なくとも1つの他の材料層18を形成した後の、図2の構造体が示される。本発明に用いることができる少なくとも1つの他の材料18は、少なくとも一層の誘電体材料、少なくとも一層の導電性材料、又は、少なくとも一層の誘電体材料と少なくとも一層の導電性材料の組み合わせを含む。かかる組み合わせにおいて、少なくとも一層の誘電体材料は、少なくとも一層の誘電体材料の上又は下に、典型的には下に配置することができる。本発明の他の実施形態において、少なくとも1つの他の材料層18は、少なくとも一層の導電性材料が内部に埋め込まれた少なくとも一層の誘電体材料を含む。少なくとも1つの他の材料層18として用いることができる誘電体材料の例は、例えば、酸化物、窒化物、酸窒化物又はその多層スタックのような、任意の絶縁材料を含む。本発明の1つの実施形態においては、少なくとも1つの他の材料層18として用いることができる誘電体材料は、半導体酸化物、半導体窒化物、又は半導体酸窒化物を含む。本発明の別の実施形態においては、少なくとも1つの他の材料層18として用いることができる誘電体材料は、例えば3.9の酸化シリコンの誘電率より大きい誘電率を有する、誘電体金属酸化物又は混合金属酸化物を含む。典型的には、少なくとも1つの他の材料層18として用いることができる誘電体材料は、4.0より大きい誘電率を有し、8.0より大きい誘電率がより典型的である。かかる誘電体材料は、本明細書において高k誘電体と呼ばれる。例示的な高k誘電体は、これらに限られるものではないが、HfO2、ZrO2、La2O3、Al2O3、TiO2、SrTiO3、LaAlO3、Y2O3、HfOxNy、ZrOxNy、La2OxNy、Al2OxNy、TiOxNy、SrTiOxNy、LaAlOxNy、Y2OxNy、SiON、SiNx、そのシリケート、及びその合金を含む。これらの高k材料の多層スタックを、少なくとも1つの他の材料層18として用いることもできる。各々のxの値は、独立して0.5から3までであり、各々のyの値は、独立して0から2までである。少なくとも1つの他の材料層18として用いることができる誘電体材料の厚さは、これを形成するのに用いられる技術に応じて変わり得る。典型的には、少なくとも1つの他の材料層18として用いることができる誘電体材料は、1nmから10nmまでの厚さを有し、2nmから5nmまでの厚さがより典型的である。高k誘電体が誘電体材料として用いられる場合、高k誘電体は、1nmのオーダー又は1nm未満の有効酸化物厚effectiveoxidethicknessを有することができる。少なくとも1つの他の材料層18として用いることができる誘電体材料は、当技術分野において周知の方法によって形成することができる。本発明の1つの実施形態においては、少なくとも1つの他の材料層18として用いることができる誘電体材料は、例えば、化学気相堆積CVD、熱又はプラズマ強化化学気相堆積PECVD、物理気相堆積PVD、分子線堆積MBD、パルスレーザ堆積PLD、液体ミスト化学堆積LSMCD、及び原子層堆積ALDのような堆積プロセスによって形成することができる。代替的に、層18として用いられる誘電体材料は、例えば、熱酸化及び/又は熱窒化のような熱プロセスによって形成することもできる。少なくとも1つの他の材料層18が導電性材料を含む実施形態においては、導電性材料は、これらに限られるものではないが、多結晶シリコン、多結晶シリコンゲルマニウム、元素金属例えば、タングステン、チタン、タンタル、アルミニウム、ニッケル、ルテニウム、パラジウム及び白金、少なくとも1つの元素金属の合金、元素金属窒化物例えば、窒化タングステン、窒化アルミニウム及び窒化チタン、元素金属シリサイド例えば、タングステンシリサイド、ニッケルシリサイド及びチタンシリサイド、並びにそれらの多層構造の組み合わせを含む、任意の導電性材料を含むことができる。1つの実施形態においては、層18として用いることができる導電性材料は、nFET金属ゲートを構成することができる。別の実施形態においては、層18として用いることができる導電性材料は、pFET金属ゲートを構成することができる。さらに別の実施形態においては、層18として用いることができる導電性材料は、多結晶シリコンを構成することができる。ポリシリコン導電性材料は、単独で、或いは、例えば金属導電性材料及び/又は金属シリサイド材料等の別の導電性材料と併せて用いることができる。層18として用いられる導電性材料は、例えば、化学気相堆積CVD、プラズマ強化化学気相堆積PECVD、蒸着、物理気相堆積PVD、スパッタリング、化学溶液堆積、原子層堆積ALD、及び他の同様な堆積プロセスを含む、従来の堆積プロセスを用いて形成することができる。Si含有材料が導電性材料として用いられる場合、インサイチュinsituドーピング堆積プロセスによって、又は堆積を利用し、その後、適切な不純物をSi含有材料に導入する、イオン注入又は気相ドーピングのようなステップを行なうことによって、Si含有材料に適切な不純物をドープすることができる。金属シリサイドが形成される場合、従来のシリサイド化プロセスが用いられる。堆積されたままの導電性材料は、典型的には、1nmから100nmまでの厚さを有し、3nmから30nmまでの厚さがより典型的である。ここで図4を参照すると、置換ゲートプロセスを含む任意の従来のFETプロセスフローと共に上述のプロセス技術を用いて製造することができる1つのタイプの電子デバイスが示される。幾つかの実施形態においては、用いることができるFETプロセスは、種々の材料層の堆積、リソグラフィ及びエッチングを含む。特に、図4は、炭素ベース材料の部分がデバイスチャネル13を定める、炭素ベース材料12を含む電子デバイス30を示す。少なくとも一層の界面誘電体材料16が、デバイスチャネル13の上面上に配置される。上述のように、少なくとも一層の界面誘電体材料16は、炭素ベース材料12のものと同じ短距離結晶結合構造を有する。少なくとも一層の誘電体材料32が、少なくとも一層の界面誘電体層16の最上面上に配置され、少なくとも一層の導電性材料34が、少なくとも一層の誘電体材料32の最上面上に配置される。本発明のこの特定の実施形態内で言及される誘電体材料32及び導電性材料34は、図3の層18について上述された誘電体材料及び導電性材料の1つから成ることに留意されたい。また、誘電体材料32及び導電性材料34は、層18に関する誘電体材料及び導電性材料の形成において上述された技術の1つを利用して形成される。図4に示される電子デバイス30は、デバイスチャネル13に隣接する炭素ベース材料12の部分と電気的に接続する、少なくとも2つの領域36、36 ́をさらに含む。2つの領域36、36 ́は、電子デバイス30のソース/ドレイン領域であり、これらは、層18について上述された導電性材料の1つを含む。1つの実施形態においては、少なくとも2つの領域36、36 ́は、グラフェン又は炭素ベース材料から成る。少なくとも2つの領域36、36 ́は、堆積、リソグラフィ及びエッチングによって形成される。1つの実施形態図示せずにおいては、少なくとも2つの領域36、36 ́は、炭素ベース材料12と直接接触している。かかるデバイスは、エッチングによって少なくとも一層の界面誘電体材料16の部分を除去することによって達成される。別の実施形態においては、少なくとも2つの領域36、36 ́は、少なくとも一層の界面誘電体材料16の部分と直接接触している。ここで図5を参照すると、図4のデバイスを製造するのに用いられるプロセスから修正されたプロセスフローと併せて上記の基本的プロセス技術を用いて製造することができる第2のタイプの電子デバイスが示される。幾つかの実施形態においては、図5に示される構造体を製造するのに用いることができるプロセスは、種々の材料層の堆積、リソグラフィ及びエッチングを含む。具体的には、図5は、デュアルゲートFETデバイスとしても知られる、バックゲート型FETを示す。図5において、電子デバイス50は、炭素ベース材料52を含み、炭素ベース材料の部分がデバイスチャネル53を定める。バックゲート層は51と表記され、この層は、パターン形成してもよく、或いは、ブランケット層としてデバイスのアレイ全体にわたって存在してもよい。少なくとも一層の界面誘電体材料56が、デバイスチャネル53の上面上に配置される。上述のように、少なくとも一層の界面誘電体材料56は、炭素ベース材料52のものと同じ又は少なくとも同じ短距離結晶結合構造を有する。少なくとも一層の誘電体材料62が、少なくとも一層の界面誘電体材料56の最上面上に配置され、少なくとも一層の導電性材料64が、少なくとも一層の誘電体材料62の最上面上に配置される。本発明のこの特定の実施形態において言及される誘電体材料62及び導電性材料64は、図3の層18について上述された誘電体材料及び導電性材料の1つから成ることに留意されたい。また、誘電体材料62及び導電性材料64は、層18に関する誘電体材料及び導電性材料の形成において上述された技術のうちの1つを利用して形成される。図5に示される電子デバイス50は、デバイスチャネル53に隣接する炭素ベース材料52の部分と電気的に接続する、少なくとも2つの領域66、66 ́をさらに含む。2つの領域66、66 ́は、電子デバイス50のソース/ドレイン領域であり、これらは、層18について上述された導電性材料の1つを含む。1つの実施形態においては、少なくとも2つの領域66、66 ́は、グラフェン又は炭素ベース材料から成る。少なくとも2つの領域66、66 ́は、堆積、リソグラフィ及びエッチングによって形成される。1つの実施形態図示せずにおいては、少なくとも2つの領域66、66 ́は、炭素ベース材料52と直接接触している。かかるデバイスは、エッチングによって少なくとも一層の界面誘電体材料56の部分を除去することによって達成される。別の実施形態においては、少なくとも2つの領域66、66 ́は、少なくとも一層の界面誘電体材料56の部分と直接接触している。本発明をその好ましい実施形態に関して特に示し、説明してきたが、当業者であれば、本発明の精神及び範囲から逸脱することなく、上記の変更、並びに形態及び詳細の他の変更をなし得ることを理解するであろう。従って、本発明は、説明され例証される正確な形態及び詳細に制限されるものではなく、添付の特許請求の範囲内に含まれることが意図される。