a成長基板上に、III族窒化物系化合物半導体から構成され、空洞を備える空洞含有層を形成する工程と、b前記空洞含有層上に、n型のIII族窒化物系化合物半導体から構成され、前記空洞を閉じるn層を形成する工程と、c前記n層上に、III族窒化物系化合物半導体から構成される活性層を形成する工程と、d前記活性層上に、p型のIII族窒化物系化合物半導体から構成されるp層を形成する工程と、e前記p層上方に、支持基板を接着する工程と、f前記空洞が形成されている位置を境界として、前記成長基板を剥離する工程と、g前記n層を平坦化する工程とを有し、前記工程bは、b1相対的に横方向成長の弱い条件で前記n層の一部を形成する工程と、b2相対的に横方向成長の強い条件で前記n層の他の一部を形成する工程とを含む半導体素子の製造方法。前記空洞の開口率が5~40の範囲内のいずれかの値となった時点で、前記工程b1から前記工程b2に移行する請求項1に記載の半導体素子の製造方法。前記工程b2において前記n層を形成する温度は、前記工程b1において前記n層を形成する温度よりも高い請求項1または2に記載の半導体素子の製造方法。前記工程b1においては、995°C~1005°Cの範囲内の温度で、前記n層を形成し、前記工程b2においては、1010°C~1030°Cの範囲内の温度で、前記n層を形成する請求項3に記載の半導体素子の製造方法。本発明の目的は、短時間で半導体素子を製造することのできる半導体素子の製造方法を提供することである。本発明の一観点によると、a成長基板上に、III族窒化物系化合物半導体から構成され、空洞を備える空洞含有層を形成する工程と、b前記空洞含有層上に、n型のIII族窒化物系化合物半導体から構成され、前記空洞を閉じるn層を形成する工程と、c前記n層上に、III族窒化物系化合物半導体から構成される活性層を形成する工程と、d前記活性層上に、p型のIII族窒化物系化合物半導体から構成されるp層を形成する工程と、e前記p層上方に、支持基板を接着する工程と、f前記空洞が形成されている位置を境界として、前記成長基板を剥離する工程と、g前記n層を平坦化する工程とを有し、前記工程bは、b1相対的に横方向成長の弱い条件で前記n層の一部を形成する工程と、b2相対的に横方向成長の強い条件で前記n層の他の一部を形成する工程とを含む半導体素子の製造方法が提供される。本発明によれば、短時間で半導体素子を製造することの可能な半導体素子の製造方法を提供することができる。以下、本発明の実施例について、図面を参照しつつ説明する。本発明は半導体素子の製造方法に関するが、光半導体素子の製造方法を例にとって説明を行う。図1は、実施例による半導体素子の製造方法の概略を示すフローチャートである。実施例による半導体素子の製造方法においては、まずステップS101において、成長基板上に、III族窒化物系化合物半導体III-V族窒化物系化合物半導体からなり、内部に多数の空洞を含む空洞含有層を形成する。空洞含有層形成工程ステップS101は、下地層形成工程ステップS101a及び繰り返し層形成工程ステップS101bを含む。次に、空洞含有層上に、たとえばMOCVD法により、III族窒化物系化合物半導体エピタキシャル層を形成する。III族窒化物系化合物半導体エピタキシャル層は、n層n型半導体層、活性層発光層、p層p型半導体層を含む。n層、活性層発光層、及びp層は、III族窒化物系化合物半導体、たとえばGaN系半導体から構成される。III族窒化物系化合物半導体エピタキシャル層形成工程においては、まず空洞含有層上に、たとえばn型のGaNで構成されるn層を形成するステップS102。ステップS102のn層形成工程は、低温n型GaN膜成長工程ステップS102a、及び、高温n型GaN膜成長工程横方向成長促進工程ステップS102bを含む。続いて、n層上に、通電により発光を行う活性層発光層を形成するステップS103。更に、活性層発光層上に、p型のGaN系半導体からなるp層を形成するステップS104。ステップS105においては、半導体エピタキシャル層p層上方に、支持基板を接着する。その後、ステップS106において、空洞が形成された位置を境界として、成長基板を半導体エピタキシャル層n層、活性層、及びp層から剥離する。ステップS107の表面処理工程においては、たとえば研磨により、成長基板の剥離によって表出した半導体エピタキシャル層n層表面の平坦化を行う。ステップS108においては、表面処理が行われた半導体エピタキシャル層n層上に電極を形成する。その後、支持基板付きの半導体エピタキシャル層を、個々のチップに分離するステップS109。図2A~F及び図3A~Fは、実施例による半導体素子の製造方法を示す断面図である。図2A~Dを参照して、空洞含有層形成工程ステップS101を説明する。図2Aに、ステップS101aの下地層形成工程の概略を示す。たとえば、径2インチ、厚さ430μmのサファイア基板である成長基板10をサセプタ上に載置し、MOCVD装置にセットする。窒素13.5LM、水素4.5LMの雰囲気下でトリメチルガリウムTMGを、流量11μmol/min、アンモニアNH3を流量3.3LMで供給し、500°Cで厚さ200nmのGaNからなる下地層11aを形成する。下地層11aの形成後、TMGの供給を停止して雰囲気温度を1000°Cまで昇温する。なお、1000°Cは、低温n型GaN膜成長工程ステップS102aにおいて、GaN膜を成長させる温度である。図2Bを参照する。ステップS101bの繰り返し層形成工程においては、雰囲気温度を1000°Cに保ったまま、窒素6LM、水素7.5LMの雰囲気下で、下地層11a上に、GaNからなる繰り返し層11bを形成する。繰り返し層11bは、第1ステップ層11b1と第2ステップ層11b2を交互に複数セット、たとえば4セット繰り返して成膜することにより形成する。第1ステップ層11b1は、主に縦方向成長が助長される条件で成膜を行い、第2ステップ層11b2は、主に横方向成長が助長される条件で成膜を行う。図2Bに示すように、TMGを流量23μmol/minで供給するとともに、NH3を流量2.2LMで供給し、下地層11a上に、厚さ20nmのGaN層である第1ステップ層11b1を形成する。図2Cを参照する。TMGを流量45μmol/minで供給するとともに、NH3を流量4.4LMで供給し、第1ステップ層11b1上に、厚さ80mのGaN層である第2ステップ層11b2を形成する。図2Dを参照する。厚さ20nmの第1ステップ層11b1と厚さ80nmの第2ステップ層11b2を、交互に4層ずつ成膜することで、厚さ400nmのGaNからなる繰り返し層11bを形成する。下地層11aと繰り返し層11bとから構成される層を、空洞含有層11と呼ぶ。空洞含有層11は、下地層11aと繰り返し層11bとで構成される柱状構造体11c、及び、柱状構造体11c間の空洞11dを含む。空洞含有層11形成後繰り返し層11b成膜後の開口率を測定したところ、62であった。開口率は成膜条件などによって変わるが、本発明においては、空洞含有層11が厚くなりすぎず、空洞も剥離に必要な程度に大きくするために、空洞含有層11形成時点で50以上となる条件を選ぶことが好ましい。成長条件の異なる第1ステップ層11b1と第2ステップ層11b2とを、交互に繰り返して形成することで、結晶の核となる接触部と、横方向成長で融合する非接触部を残しながら、最終的には、半導体エピタキシャル層n層、活性層、及びp層を、表面平滑性にすぐれ、高い結晶性を有する層とすることができる。図2E及びFを参照して、n層形成工程ステップS102を説明する。n層形成工程においては、空洞含有層11上に、空洞11dを閉じるn型GaN膜n層12を形成する。まず、低温n型GaN膜成長工程ステップS102aにおいて、空洞含有層11上に、相対的に低温、たとえば995°C~1005°C、実施例においては雰囲気温度を1000°Cとして、厚さ1μmにn型GaN膜を成膜する。成膜においては、たとえばTMGを流量45μmol/min、NH3を流量5.5LM、及びドーパントガスとしてSiH4を86.6ccmで供給した。図2Eは、低温n型GaN膜形成後の断面を示す。低温n型GaN膜成長工程においては、比較的横方向成長の弱い条件でn型GaN膜を形成し、空洞11dの開口率を下げる一方で、空洞11d内部のGaN結晶の分解、脱離を十分に行わせ、後の成長基板剥離工程ステップS106で成長基板10をスムーズに剥離するのに十分な大きさの空洞11dを形成する。低温n型GaN膜形成後の開口率を測定したところ、19であった。なお、ステップS102aは、次のステップS102bに比べ横方向成長は弱いが、開口率を小さくする必要はあるため、空洞含有層形成工程における第2ステップ層11b2成膜時よりも横方向成長優位の条件であることが強いことが好ましい。図2Fを参照する。相対的に低温でn型GaN膜を成長させた後、高温n型GaN膜成長工程横方向成長促進工程ステップS102bにおいては、材料ガスを供給したままで、n型GaN膜の成長温度を上昇させる。ステップS102bにおいては、相対的に高温、たとえば1010°C~1030°C、実施例においては雰囲気温度を1020°Cとして、厚さ5μmにn型GaN膜を成膜する。材料ガス及びその供給量は、ステップS102aの低温n型GaN膜成長工程と等しい。図2Fは、高温n型GaN膜形成後の断面を示す。高温n型GaN膜成長工程横方向成長促進工程においては、横方向成長の強い条件でn型GaN膜を形成し、形成されるn型GaN膜によって、空洞11dを閉じる。実施例による半導体素子の製造方法においては、低温n型GaN膜成長工程ステップS102aと高温n型GaN膜成長工程ステップS102bとを含む工程によって、空洞11dを閉じるn型GaN膜n層12が形成される。空洞11dを閉じはじめる低温n型GaN膜成長工程では、相対的に横方向成長の弱い条件でn型GaN膜を成膜し、空洞11dを十分な大きさに形成する。高温n型GaN膜成長工程横方向成長促進工程においては、相対的に横方向成長の強い条件でn型GaN膜を形成する。横方向成長が優位であるため、空洞11dの開口部からの抜けガスが強くなっても、開口部を早い段階で閉じることができる。このため、空洞11d高さ、及び、n層12厚さの増大を抑止することができる。したがって、n層形成工程ステップS102の時間短縮に加え、たとえば研磨によりn層12の平坦化を行う表面処理工程ステップS107の時間短縮も実現することができる。なお、実施例においては、低温n型GaN膜成長工程において形成するn型GaN膜の厚さを1μm空洞11dの開口率が19となる膜厚としたが、膜厚はこれに限られない。開口率が5以上40以下の範囲内のいずれかの値となる時点まで、相対的に横方向成長の弱い条件でn型GaN膜を成膜し、その後成長条件を変更することができる。開口率が5未満となる時点まで、成長条件の変更を遅らせた場合、空洞11dの高さが高くなり、効果が不十分となることがある。開口率が40を超える時点で高温n型GaN膜成長工程横方向成長促進工程に移行した場合、空洞11dが十分な大きさに形成されないことがある。開口率が5~40の範囲まで減少した時点で成長条件を変更することで、上述の効果を十分に奏することが可能である。また、低温n型GaN膜成長工程を省き、高温n型GaN膜成長工程に移ると、十分な大きさの空洞11dが形成される前に、開口部が塞がれるため、成長基板剥離工程ステップS106で成長基板10をスムーズに剥離するのが困難となる場合がある。更に、実施例においては、高温n型GaN膜成長工程横方向成長促進工程において形成するn型GaN膜の厚さを5μmとしたが、膜厚はこれに限られない。また、空洞11dの開口率が0になるまで、たとえば1010°C~1030°Cでn型GaN膜を形成すればよく、開口率が0となった後は、成長温度を上下させてもかまわない。更に、実施例においては、成長温度を上げることで横方向成長を促進させたが、たとえばNH3の供給量を増加させて横方向成長を促すことも可能である。この場合、たとえば成長温度を1000°C、TMGの流量を45μmol/min、NH3の流量を6.5LM、ドーパントガスSiH4の供給量を86.6ccmとして、n型GaN膜の成膜を行い、ステップS102bの横方向成長促進工程とすることができる。図3Aを参照する。n層形成工程ステップS102の後、活性層発光層形成工程ステップS103に進み、n層12上に、活性層発光層13を形成する。活性層発光層形成工程においては、まず雰囲気温度を760°Cとし、TMGを流量3.6μmol/min、トリメチルインジウムTMIを流量3.6μmol/min、NH3を流量4.4LMで供給して、GaN/InyGaN各2nmのペアを30ペア形成することにより、歪み緩和層図示せずを形成する。なお、TMG及びTMIの流量は1μmol/min~10μmol/minの範囲で変更可能である。この場合、In組成が20程度となるようにTMIとTMGの流量を同時に変更する。またNH3の流量は3.3LM~5.5LMの範囲で変更することができる。また、GaNに代えてInxGaNを形成することとしてもよい。この場合、x<yを満たすように流量を調整する。更に、歪緩和層の膜厚は、GaN/InyGaNの各層の膜厚やペア数を変更することにより50nm~300nmの範囲で変更可能である。また、歪緩和層には、Siを最大5E17atomcm2ドープしてもよい。次に、雰囲気温度を730°Cとし、TMGを流量3.6μmol/min、TMIを流量10μmol/min、NH3を流量4.4LMで供給して、GaN障壁層/InyGaN井戸層各14nm/2nmからなるペアを5ペア形成することにより、多重量子井戸構造の活性層発光層13を形成する。TMG及びTMIの流量は1μmol/min~10μmol/minの範囲で変更可能である。この場合、Inの組成比を示すyの値が0.35程度となるようにTMIとTMGの流量を同時に変更する。またNH3の流量は3.3LM~5.5LMの範囲で変更することができる。更に、活性層発光層13には、Siを最大5E17atomcm2ドープしてもよい。続いて、p層形成工程ステップS104に進み、活性層発光層13上に、p層14を形成する。p層形成工程においては、まず雰囲気温度を870°Cとし、TMGを流量8.1μmol/minで、トリメチルアルミニウムTMAを流量7.6μmol/minで、NH3を流量4.4LMで、更にドーパントガスとしてCP2MgbiscyclopentadienylMgを供給することにより、Mgが1E20atom/cm2ドープされた膜厚40nm程度のp型AlGaN層図示せずを形成する。TMGの流量は4μmol/min~20μmol/minの範囲で変更可能である。この場合、Alの組成が20程度となるようにTMGとTMAの流量を同時に変更する。またNH3の流量は3.3LM~5.5LMの範囲で変更することができる。更に、p型AlGaN層の膜厚は20nm~60nmの範囲で変更可能である。次に、雰囲気温度を870°Cとし、TMGを流量18μmol/minで、NH3を流量4.4LMで、更にドーパントガスとしてCP2Mgを供給することにより、Mgが1E20atom/cm2ドープされた膜厚200nm程度のp層14を形成する。TMGの流量は8μmol/min~36μmol/minの範囲で変更可能である。またNH3の流量は3.3LM~5.5LMの範囲で変更することができる。更に、p層14の膜厚は100nm~300nmの範囲で変更可能である。約900°Cの窒素雰囲気下で約1分間の熱処理を行うことにより、p層14を活性化させる。図3B及びCを参照して、支持基板接着工程ステップS105について説明する。図3Bを参照する。真空蒸着法等により、p層14上にPt層10ÅおよびAg層3000Åをこの順に堆積し、電極層15を形成する。Pt層によりp層14との間でオーミック接触が確保され、Ag層により高反射率が確保される。続いて、Ti層1000Å、Pt層2000Å及びAu層2000Åをこの順に堆積し、電極層15上に、接着層16を形成する。接着層16は、後述する支持基板20との接着部を構成する。図3Cを参照する。成長基板10に代えて半導体エピタキシャル層n層12、活性層13、及びp層14を支持するための支持基板20を準備する。支持基板20としては、たとえばSi単結晶基板を用いることができる。支持基板20上には、Pt層、Ti層、Ni層、Au層、AuSn層がこの順に積層された接着層21が真空蒸着法等により形成される。続いて、接着層21と接着層16とを密着させ、真空または窒素雰囲気中で熱圧着することにより、半導体エピタキシャル層のp層14側に支持基板20を貼り付ける。なお、支持基板20は、接着層21上にCu等の金属膜をめっき成長させることにより形成されるものであってもよい。図3Dを参照する。成長基板剥離工程ステップS106においては、空洞11dが形成されている位置を境界として、成長基板10を半導体エピタキシャル層活性層13から分離する。成長基板10は、空洞含有層11内部にほぼ均一に分布した幅数μm程度の柱状構造体11cを介して半導体エピタキシャル層n層12に接合しているので、この接続部に対して外部から僅かな力を加えることにより、たとえば空洞含有層11を起点として成長基板10を容易に剥離することができる。一例として、成長基板10に軽い衝撃を与えることにより、剥離を行うことが可能である。また、超音波等を用いてウエハに振動を与えることにより、成長基板10を剥離することもできる。更に、空洞含有層11内部の空洞11dに液体を浸透させ、これを加熱することにより生じる水蒸気圧を利用して、成長基板10を剥離することもできる。また、ウエハを酸やアルカリ溶液に浸漬して空洞11d内部にエッチャントを浸透させることにより、柱状構造体11cのエッチングを行い、成長基板10を剥離することも可能である。更に、LLO法を補助的に使用して成長基板10を剥離することとしてもよい。なお、支持基板接着工程ステップS105が終了した段階で、支持基板20の応力等によって成長基板10が、空洞11dが形成されている位置を境界として、自然剥離していても実質上問題はない。したがって、支持基板接着工程が実施された後、支持基板20の応力によって自然剥離が生じるように空洞含有層11の機械強度を調整しておくことで、成長基板剥離工程ステップS106は省略することが可能である。図3Eを参照し、表面処理工程ステップS107について説明する。表面処理工程においては、成長基板10を剥離することによって表出した面を塩酸処理することにより、空洞含有層11に付着した金属Gaを除去するとともに、n層12表面を露出、研磨し、所定厚さにn層12を平坦化させる。成長基板剥離工程で、ウエハを酸やアルカリに浸漬して空洞11d内部にエッチャントを浸透させた場合、金属Gaはそのとき除去されるが、除去されずに残った場合は、本工程であらためて除去される。なお、エッチャントとしては、塩酸に限らず、GaN膜をエッチングすることが可能なものであればよく、たとえば、リン酸、硫酸、KOH、NaOH等を使用することができる。エッチャントとしてKOH等を用いることにより、n層12表面には、マイクロコーンと呼ばれるGaN結晶構造に由来する六角錐状の突起が多数形成され、これが光取り出し効率の向上に寄与する。また、表面処理はウェットエッチングに限らずArプラズマや塩素系プラズマを用いたドライエッチングによって実施してもよい。図3Fを参照し、電極形成工程ステップS108について説明する。表面処理が施されたn層12表面に、真空蒸着法等によりTi層及びAl層を順次堆積し、更にボンディング性向上のため、最表面にTi層/Au層を堆積することによって、n電極30を形成する。電極材料としてはTi層/Al層のほか、Al層/Rh層、Al層/Ir層、Al層/Pt層、Al層/Pd層等を用いることができる。電極形成工程に続いて、チップ分離工程ステップS109を行う。チップ分離工程においては、n電極30が形成された支持基板20付き半導体エピタキシャル層を、個別のチップに分離する。この工程は、まず、半導体エピタキシャル層表面に各チップ間に溝を設けるようにしたパターンをレジストによりパターニングする。次に、反応性イオンエッチングを用いて半導体エピタキシャル層表面から電極層15に達する深さまで溝を形成する。その後、支持基板20等をダイシングし、各チップに分離する。また、レーザスクライブ等の技術を用いてもよい。以上の各工程を経ることにより、半導体素子が製造される。実施例による半導体素子の製造方法は、n層形成工程ステップS102が、低温n型GaN膜成長工程ステップS102aと高温n型GaN膜成長工程ステップS102bとを含む点に特徴を有する。実施例による半導体素子の製造方法によれば、空洞11dを、高さを抑えながら、成長基板10をスムーズに剥離可能な大きさに形成することができる。空洞11d高さ、及び、n層12厚さの増大を抑止することができ、n層形成工程ステップS102、及び、表面処理工程ステップS107、ひいては半導体素子の製造に要する時間を短縮することが可能である。以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。種々の変更、改良、組み合わせ等が可能なことは当業者には自明であろう。