"第1の入力端、第2の入力端及び出力端と、前記第1の入力端に対応した第1のサンプルホールド回路と、前記第2の入力端に対応した第2のサンプルホールド回路と、前記第1のサンプルホールド回路の出力又は前記第2のサンプルホールド回路の出力を選択して前記出力端に向けて出力するマルチプレクサ回路と、を備え、前記第1のサンプルホールド回路は、非反転入力端が基準電位に接続された第1の差動増幅器と、前記第1の入力端と前記第1の差動増幅器の反転入力端との間に順に接続された第1の制御信号に従ってオンオフするスイッチ及び第1のサンプリング容量と、前記第1の差動増幅器の出力端と反転入力端との間に順に接続された第1のホールド容量及び前記第1の制御信号に従ってオンオフするスイッチと、前記第1のサンプリング容量の両電極及び前記第1の差動増幅器の出力端と基準電位との間にそれぞれ接続された前記第1の制御信号を位相反転させた第2の制御信号に従ってオンオフするバイアス用スイッチと、を備え、前記第2のサンプルホールド回路は、非反転入力端が基準電位に接続された第2の差動増幅器と、前記第2の入力端と前記第2の差動増幅器の反転入力端との間に順に接続された前記第1の制御信号に従ってオンオフするスイッチ及び第2のサンプリング容量と、前記第2の差動増幅器の出力端と反転入力端との間に順に接続された第2のホールド容量及び前記第2の制御信号に従ってオンオフするスイッチと、前記第2のサンプリング容量の前記第2の入力端側の電極と基準電位との間に接続された前記第2の制御信号に従ってオンオフするバイアス用スイッチと、前記第2のサンプリング容量の前記第2の差動増幅器の反転入力端側の電極及び前記第2の差動増幅器の出力端と基準電位との間に接続された前記第1の制御信号に従ってオンオフするバイアス用スイッチと、を備え、前記マルチプレクサ回路は、非反転入力端が基準電位に接続された第3の差動増幅器と、前記第1のサンプルホールド容量の前記第1の差動増幅器の出力端と反対側の電極と前記第3の差動増幅器の反転入力端との間に接続された前記第2の制御信号に従ってオンオフするスイッチと、前記第2のサンプルホールド容量の前記第2の差動増幅器の出力端と反対側の電極と前記第3の差動増幅器の反転入力端との間に接続された前記第1の制御信号に従ってオンオフするスイッチと、前記第3の差動増幅器の出力端と反転入力端との間に接続された第3のホールド容量と、を備えるサンプルホールド回路。前記第3の差動増幅器の反転入力端及び出力端と基準電位との間にそれぞれ接続された第3の制御信号に従ってオンオフするバイアス用スイッチを備え、前記第1の制御信号及び前記第2の制御信号は、互いに同期しておらず、ともにLowレベルとなる期間が発生するように構成され、前記第3の制御信号は、前記第1の制御信号及び前記第2の制御信号がともにLowレベルとなる期間、Highレベルとなり、前記第1の制御信号及び前記第2の制御信号の一方がHighレベルとなる期間、Lowレベルとなるように構成されている、請求項1に記載のサンプルホールド回路。前記第1の入力端、前記第2の入力端がそれぞれ差動入力端であり、前記出力端が差動出力端であり、前記第1の差動増幅器、前記第2の差動増幅器及び前記第3の差動増幅器が差動入出力型の差動増幅器であり、前記第1のサンプルホールド回路、前記第2のサンプルホールド回路及び前記マルチプレクサ回路が、前記第1の差動増幅器、前記第2の差動増幅器及び前記第3の差動増幅器以外の構成要素を正相側及び逆相側それぞれに設けるように構成されている、請求項1又は2に記載のサンプルホールド回路。ところで、図9に示すサンプルホールド回路の構成によれば、互いに位相反転した50デューティの制御信号φ1,φ2と、制御信号φ1,φ2と同期しており且つ制御信号φ1,φ2の2倍の周波数を持つ50デューディの制御信号φ3とが、サンプリング動作及びホールド動作に使用されているが、このような制御信号φ1,φ2,φ3の設計やタイミング調整は困難である。また、図10の波形図に示すとおり、容量C1,C3又は容量C2,C4のホールド期間制御信号φ1,φ2の半周期において、該ホールド期間のうち先の期間制御信号φ3がHighレベルの期間で一方のサンプルホールド回路20のホールド電圧が選択され、該ホールド期間のうち後の期間制御信号φ3がLowレベルの期間で他方のサンプルホールド回路21のホールド電圧が選択される。このことから、サンプルホールド回路20の出力のセトリングsettling特性整定特性の影響を受けて、ホールド期間のうちの前の期間と後の期間との境い目で出力誤差が生じるという問題がある。なお、このような出力セトリング特性の影響を回避するためには、サンプリングホールド回路20,21において出力負荷を駆動するための能力を十分大きくする必要があるが、回路規模が増大するという別の問題が生じる。本発明は、このような課題を解決するためになされたものであり、サンプルホールド機能とマルチプレクサ機能とを具備したサンプルホールド回路を簡易に且つ適切に実現することを目的とする。上記の課題を解決するために、本発明のある形態aspectに係るサンプルホールド回路は、第1の入力端、第2の入力端及び出力端と、前記第1の入力端に対応した第1のサンプルホールド回路と、前記第2の入力端に対応した第2のサンプルホールド回路と、前記第1のサンプルホールド回路の出力又は前記第2のサンプルホールド回路の出力を選択して前記出力端に向けて出力するマルチプレクサ回路と、を備え、前記第1のサンプルホールド回路は、非反転入力端が基準電位に接続された第1の差動増幅器と、前記第1の入力端と前記第1の差動増幅器の反転入力端との間に順に接続された第1の制御信号に従ってオンオフするスイッチ及び第1のサンプリング容量と、前記第1の差動増幅器の出力端と反転入力端との間に順に接続された第1のホールド容量及び前記第1の制御信号に従ってオンオフするスイッチと、前記第1のサンプリング容量の両電極及び前記第1の差動増幅器の出力端と基準電位との間にそれぞれ接続された前記第1の制御信号を位相反転させた第2の制御信号に従ってオンオフするバイアス用スイッチと、を備え、前記第2のサンプルホールド回路は、非反転入力端が基準電位に接続された第2の差動増幅器と、前記第2の入力端と前記第2の差動増幅器の反転入力端との間に順に接続された前記第1の制御信号に従ってオンオフするスイッチ及び第2のサンプリング容量と、前記第2の差動増幅器の出力端と反転入力端との間に順に接続された第2のホールド容量及び前記第2の制御信号に従ってオンオフするスイッチと、前記第2のサンプリング容量の前記第2の入力端側の電極と基準電位との間に接続された前記第2の制御信号に従ってオンオフするバイアス用スイッチと、前記第2のサンプリング容量の前記第2の差動増幅器の反転入力端側の電極及び前記第2の差動増幅器の出力端と基準電位との間に接続された前記第1の制御信号に従ってオンオフするバイアス用スイッチと、を備え、前記マルチプレクサ回路は、非反転入力端が基準電位に接続された第3の差動増幅器と、前記第1のサンプルホールド容量の前記第1の差動増幅器の出力端と反対側の電極と前記第3の差動増幅器の反転入力端との間に接続された前記第2の制御信号に従ってオンオフするスイッチと、前記第2のサンプルホールド容量の前記第2の差動増幅器の出力端と反対側の電極と前記第3の差動増幅器の反転入力端との間に接続された前記第1の制御信号に従ってオンオフするスイッチと、前記第3の差動増幅器の出力端と反転入力端との間に接続された第3のホールド容量と、を備えるものである。この構成によれば、第1のサンプルホールド回路は、第1,第2の制御信号の論理レベルが切り替わる毎に、第1のサンプリング容量へのサンプリング動作並びに第1のホールド容量へのホールド動作を遂行する期間と、第1のサンプリング容量に蓄積された信号電荷のリセット動作並びに第1のホールド容量からマルチプレクサ回路へ信号電荷を転送するアンプ動作とを遂行する期間と、を切り替えている。その一方、第2のサンプルホールド回路は、第1,第2の制御信号の論理レベルが切り替わる毎に、第2のサンプリング容量へのサンプリング動作並びに第2のホールド容量からマルチプレクサ回路へ信号電荷を転送するアンプ動作を遂行する期間と、第2のホールド容量へのホールド動作を遂行する期間と、を切り替えている。このように、2チャンネル分の信号を同位相のタイミングで第1のサンプルホールド回路及び第2のサンプルホールド回路においてサンプリングすることが可能となり、また、互いに周期の異なる制御信号を必要とはせず、互いに同一周期である第1,第2の制御信号のみに従ってサンプルホールド動作とマルチプレクサ動作とが実行可能であるので、設計の容易化を図ることができる。また、第1,第2のサンプルホールド回路の第1,第2のホールド容量をマルチプレクサ回路のサンプリング容量としても兼用することができる。また、第1のサンプルホールド回路又は第2のサンプルホールド回路においてホールド動作が遂行されている期間では、マルチプレクサ回路の第2のホールド容量負荷容量が該ホールド期間中の第1のサンプルホールド回路又は第2のサンプルホールド回路の出力端に接続されないので、ローディングフリー技術を採用することができ、低消費電力並びに高速化を実現できる。また、第1,第2のサンプルホールド回路は互いに同一の構成であるので、設計の容易化を実現できるとともに、回路の相対性を維持できる。前記サンプルホールド回路において、前記第3の差動増幅器の反転入力端及び出力端と基準電位との間にそれぞれ接続された第3の制御信号に従ってオンオフするバイアス用スイッチを備え、前記第1の制御信号及び前記第2の制御信号は、互いに同期しておらず、ともにLowレベルとなる期間が発生するように構成され、前記第3の制御信号は、前記第1の制御信号及び前記第2の制御信号がともにLowレベルとなる期間、Highレベルとなり、前記第1の制御信号及び前記第2の制御信号の一方がHighレベルとなる期間、Lowレベルとなるように構成されている、としてもよい。この構成によれば、第1,第2のサンプルホールド回路の出力を多重化する際に、第1,第2のサンプルホールド回路の出力が切り替わるタイミングで、マルチプレクサ回路の第3のホールド容量及び第3の差動増幅器の入出力をゼロバイアスに一度リセットする期間を設定することができ、より高精度に第1,第2のホールド容量からマルチプレクサ回路に信号電荷を転送することができる。前記サンプルホールド回路において、前記第1の入力端、前記第2の入力端がそれぞれ差動入力端であり、前記出力端が差動出力端であり、前記第1の差動増幅器、前記第2の差動増幅器及び前記第3の差動増幅器が差動入出力型の差動増幅器であり、前記第1のサンプルホールド回路、前記第2のサンプルホールド回路及び前記マルチプレクサ回路が、前記第1の差動増幅器、前記第2の差動増幅器及び前記第3の差動増幅器以外の構成要素を正相側及び逆相側それぞれに設けるように構成されている、としてもよい。この構成によれば、差動入力信号を対象としたサンプリング動作、ホールド動作、及びアンプ動作が可能となる。また、サンプルホールド回路の正相側と逆相側の回路構成を完全対称にすることで、各スイッチの切り替わり時などに発生するフィードスルーなどのオフセットによる誤差を低減できるため、さらに高精度なサンプルホールド回路を実現できる。本発明によれば、サンプルホールド機能とマルチプレクサ機能とを具備したサンプルホールド回路を簡易に且つ適切に実現する互いに位相が反転した2相信号のみでサンプルホールド機能とマルチプレクサ機能とを実現することができる。以下、本発明の好ましい実施の形態を、図面を参照しながら説明する。なお、以下では全ての図を通じて同一又は相当する要素には同一の参照符号を付して、その重複する説明を省略する。実施の形態1[構成例]図1は本発明の実施の形態1に係るサンプルホールド回路の構成例を示した回路図である。図1に示すサンプルホールド回路は、サンプリング周期が互いに設定された互いに位相が反転した2相信号制御信号φ1,φ2のみでサンプルホールド動作とマルチプレクサ動作とが行われるように構成されている。図1に示すサンプルホールド回路は、2チャンネルの信号がそれぞれ入力される入力端VinA,VinBと、2チャンネルの信号が多重化されて出力される出力端Voutと、2チャンネルの信号にそれぞれに対応したサンプルホールド回路10,11と、サンプルホールド回路10,11の出力を選択して出力端Voutに向けて出力するマルチプレクサ回路12と、を備えている。なお、以下では基準電位を付与する基準電位源として基準電位を例示するが、基準電位は任意の電位とすることができる。また、本明細書及び請求の範囲において、スイッチは、スイッチ素子と複数の接点を有するスイッチ素子の個々の接点との双方を意味する。サンプルホールド回路10は、非反転入力端が基準電位に接続された差動増幅器A1と、入力端VinAと差動増幅器A1の反転入力端との間に入力端VinAから反転入力端に向かって順に接続された、制御信号φ1に従ってオンオフするスイッチSW1a及びサンプリング容量C1と、差動増幅器A1の出力端と反転入力端との間に当該出力端から反転入力端に向かって順に接続された、ホールド容量C2及び制御信号φ1に従ってオンオフするスイッチSW1bと、サンプリング容量C1の両電極及び差動増幅器A1の出力端と基準電位との間にそれぞれ接続された制御信号φ1を位相反転させた制御信号φ2に従ってオンオフするバイアス用スイッチSW2a,SW2b,SW2cと、を備えている。本実施の形態では、スイッチSW1a,SW1bは制御信号φ1がHighレベルの期間にオンし、スイッチSW2a,SW2b,SW2cは制御信号φ2がHighレベルの期間にオンするものとする。サンプルホールド回路11も同様に、非反転入力端が基準電位に接続された差動増幅器A2と、入力端VinBと差動増幅器A2の反転入力端との間に入力端VinBから当該反転入力端に向かって順に接続された、制御信号φ1に従ってオンオフするスイッチSW1c及びサンプリング容量C3と、差動増幅器A2の出力端と反転入力端との間に当該出力端から反転入力端に向かって順に接続された、ホールド容量C4及び制御信号φ2に従ってオンオフするスイッチSW2fと、サンプリング容量C3の入力端VinB側の電極に接続された制御信号φ2に従ってオンオフするバイアス用スイッチSW2eと、サンプリング容量C3の差動増幅器A2の反転入力端側の電極及び差動増幅器A2の出力端と基準電位との間にそれぞれ接続された制御信号φ1に従ってオンオフするバイアス用スイッチSW1d,SW1eと、を備えている。本実施の形態では、スイッチSW1c,SW1d、SW1eは制御信号φ1がHighレベルの期間にオンし、スイッチSW2e,SW2fは制御信号φ2がHighレベルの期間にオンするものとする。マルチプレクサ回路12は、サンプルホールド回路10,11それぞれのホールド電圧を多重化するためのスイッチSW2d,SW1f、差動増幅器A3及びホールド容量C5で構成されたマルチプレクサ回路12と、を備えている。具体的には、差動増幅器A3の反転入力端にはサンプルホールド回路10,11の各出力がそれぞれスイッチSW2d,SW1fを介して共通に接続されており、差動増幅器A3の出力端と反転入力端との間にホールド容量C5が接続されている。[動作例]以下、図2乃至図5を用いて、図1に示すサンプルホールド回路の動作例を説明する。図2は、図1に示すサンプルホールド回路10,11に設けられた各スイッチのオンオフを制御する制御信号φ1,φ2の波形図である。図3は、制御信号φ1がHighレベル且つ制御信号φ2がLowレベルの時の各構成要素間の接続状態を表した等価回路図である。図4は、制御信号φ1がLowレベル且つ制御信号φ2がHighレベルの時の各構成要素間の接続状態を表した等価回路図である。図5は図1に示すサンプルホールド回路の動作例を示す波形図及び状態遷移図である。図3に示すように、制御信号φ1がHighレベル且つ制御信号φ2がLowレベルの時では、サンプリング容量C1の一方の電極が入力端VinAと接続され、サンプリング容量C1の他方の電極が差動増幅器A1の反転入力端と接続される。これにより、入力端VinAの信号電圧がサンプリング容量C1に印加可能な状態となる。なお、このサンプリング容量C1の接続状態のことを図5の中ではサンプルAと表記している。さらに、ホールド容量C2の一方の電極が差動増幅器A1の出力端と接続され、ホールド容量C2の他方の電極が差動増幅器A1の反転入力端と接続される。これにより、ホールド容量C2に充電される信号電荷を保持可能な状態となる。なお、このホールド容量C2の接続状態のことを図5の中ではホールドAと表記している。つまり、サンプルA及びホールドAの期間では、入力端VinAの信号電圧がサンプリング容量C1とホールド容量C2との容量比C1/C2に従って増幅されるとともに、この増幅された信号電圧に応じてホールド容量C2にホールドされることになる。また、制御信号Φ1がHighレベル且つ制御信号φ2がLowレベルの時では、サンプリング容量C3の一方の電極が入力端VinBと接続され、サンプリング容量C3の他方の電極が差動増幅器A2の反転入力端と接続され、差動増幅器A2の反転入力端はゼロバイアス基準電位と接続される。これにより、入力端VinBの信号電圧がサンプリング容量C3に印加可能な状態となる。なお、このサンプリング容量C3の接続状態のことを図5の中ではサンプルBと表記している。さらに、ホールド容量C4の一方の電極が差動増幅器A2の出力端と接続され、差動増幅器A2の出力端はゼロバイアス基準電位と接続され、ホールド容量C4の他方の電極が差動増幅器A3の反転入力端と接続されると共にホールド容量C5と接続される。これにより、ホールド容量C4にあらかじめ充電されていた電圧がホールド容量C4とホールド容量C5との容量比C4/C5に従って増幅されて出力端Voutから出力される。なお、このホールド容量C4,C5の接続状態のことを図5の中ではアンプBと呼び、出力端Voutからサンプルホールド回路11のホールド電圧が選択されて出力される状態のことを図5の中では出力Bと表記している。図4に示すように、制御信号φ1がLowレベル且つ制御信号φ2がHighレベルの時では、サンプリング容量C1の両方の電極がゼロバイアス基準電位に接続される。これにより、サンプリング容量C1の両方の電極間に印加される電圧がゼロバイアスになる。なお、このサンプリング容量C1の接続状態のことを図5の中ではリセットAと表記している。さらに、ホールド容量C2の一方の電極が差動増幅器A1の出力端と接続されるとともにゼロバイアス基準電位に接続される。ホールド容量C2の他方の電極が差動増幅器A3の反転入力端と接続されると共にホールド容量C5と接続される。これにより、ホールド容量C2にあらかじめ充電されていた電圧が、ホールド容量C2とホールド容量C5との容量比C2/C5に応じて増幅されて出力端Voutから出力される。なお、このホールド容量C2,C5の接続状態のことを図5の中ではアンプAと呼び、出力端Voutからサンプルホールド回路10のホールド電圧が選択されて出力される状態のことを図5の中では出力Aと表記している。また、制御信号φ1がLowレベル且つ制御信号Φ2がHighレベルの時では、サンプリング容量C3の一方の電極がゼロバイアス基準電位と接続され、サンプリング容量C3の他方の電極が差動増幅器A2の反転入力端と接続され、ホールド容量C4の他方の電極が差動増幅器A2の出力端と接続される。これにより、サンプリング容量C3にあらかじめ充電されていた電圧がサンプリング容量C3とホールド容量C4との容量比C3/C4に応じて増幅されてホールド容量C4にホールドされる。なお、このホールド容量C3,C4の接続状態のことを図5の中ではホールドBと表記している。整理すると、制御信号φ1がHighレベル且つ制御信号φ2がLowレベルの時に、2つの入力端VinA,VinBそれぞれの信号電圧が同時にサンプリング容量C1,C3にサンプリングされるサンプルA、サンプルB。また、この時、サンプリング容量C1にサンプリングされた入力端VinAの信号電圧に応じた電圧がホールド容量C2にホールドされるとともにホールドA、ホールド容量C4にホールドされていた電圧に応じた電圧が差動増幅器A3から出力されるアンプB、出力B。一方、制御信号φ1がLowレベル且つ制御信号φ2がHighレベルの時に、サンプリング容量C1に印加される電圧がゼロバイアスとなりリセットA、ホールド容量C2にホールドされていた電圧に応じた電圧が差動増幅器A3から出力されるアンプA。また、この時、サンプリング容量C3にあらかじめ充電されていた電圧に応じた電圧がホールド容量C4にホールドされるホールドB。以上説明した本実施の形態1によれば、サンプルホールド回路10は、制御信号φ1,φ2の論理レベルが切り替わる毎に、サンプリング容量C1へのサンプリング動作並びにホールド容量C2へのホールド動作を遂行する期間と、サンプリング容量C1に蓄積された信号電荷のリセット動作並びにホールド容量C2からマルチプレクサ回路12へ信号電荷を転送するアンプ動作とを遂行する期間と、を切り替えている。その一方、サンプルホールド回路11は、制御信号φ1,φ2の論理レベルが切り替わる毎に、サンプリング容量C3へのサンプリング動作並びにホールド容量C4からマルチプレクサ回路12へ信号電荷を転送するアンプ動作を遂行する期間と、ホールド容量C4へのホールド動作を遂行する期間と、を切り替えている。このように、サンプルホールド回路10,11において2チャンネルの信号を同位相でサンプリングすることが可能となり、また、図9,図10のように互いに周期の異なる制御信号φ1,φ2,φ0を並存させず、互いに同一周期である制御信号φ1,φ2のみに従ってサンプルホールド動作とマルチプレクサ動作とが実行可能であるので、設計の容易化を図ることができる。また、サンプルホールド回路10,11のホールド容量C1,C2をマルチプレクサ回路12のサンプリング容量としても兼用することができる。また、サンプルホールド回路10又はサンプルホールド回路11においてホールド動作が遂行されている期間では、マルチプレクサ回路12のホールド容量負荷容量C5が該ホールド期間中のサンプルホールド回路10又はサンプルホールド回路11の出力端に接続されないので、ローディングフリー技術を採用することができ、低消費電力並びに高速化を実現できる。また、2つのサンプルホールド回路10,11は互いに同一の構成であるので、設計の容易化を実現できるとともに回路の相対性を維持しやすくなる。実施の形態2[構成例]図6は、本発明の実施の形態2に係るサンプルホールド回路の構成例を示す回路図である。なお、図6に示すサンプルホールド回路は、図1に示すサンプルホールド回路の構成に対し、制御信号φ0に従ってオンオフするスイッチSW0a,SW0bが、図1に示すマルチプレクサ回路12の差動増幅器A3の反転入力端と出力端とにそれぞれ設けられるように構成されている。[動作例]以下では、図7を用いて、図6に示すサンプルホールド回路の動作例を説明する。図7は、図6に示すサンプルホールド回路に設けられた各スイッチのオンオフを制御する制御信号φ1,φ2,φ0の波形図である。図7に示すとおり、制御信号φ1,φ2は、互いに同期しておらず、ともにLowレベルとなる期間が発生するように構成されている。また、制御信号φ0は、制御信号φ1,φ2がともにLowレベルとなる期間、Highレベルとなり、制御信号φ1,φ2の一方がHighレベルとなる期間、Lowレベルとなるように構成されている。制御信号φ0がHighレベルとなるとき、ホールド容量C5の一方の電極と接続された差動増幅器A3の反転入力端がゼロバイアス基準電位に接続され、ホールド容量C5の他方の電極と接続された差動増幅器A3の出力端がゼロバイアス基準電位に接続される。これにより、ホールド容量C5に蓄積された信号電荷がリセット放電される。つまり、図5に示される出力Aと出力Bとの間に、ホールド容量C5に蓄積された信号電荷をリセットするためのリセット期間が設けられている。この結果、入力端VinA,VinBから出力端Voutまでの信号電荷の転送をより高精度に行えるようになる。実施の形態3図8は、本発明の実施の形態3に係るサンプルホールド回路の構成例を示す回路図である。図8に示すサンプルホールド回路は、図6に示す差動増幅器A1,A2,A3を差動入出力型の回路構成にするとともに、容量C1,C2,C3,C4,C5及びスイッチSW1,SW2,SW0を正相側及び逆相側に設けたものである。なお、図8に示す構成の中から制御信号φ0に従ってオンオフするスイッチSW0a,SW0bを省略するように構成してもよい。つまり、図1に示すサンプルホールド回路を差動入出力型の回路構成にしてもよい。図8に示すサンプルホールド回路の動作は、図6に示すサンプルホールド回路と同様の動作である。本実施の形態によれば、差動入力された信号に対してもサンプリング動作、ホールド動作及びアンプ動作をすることができ、実施の形態1、2と同様の効果が得られる。また、正相側回路と逆相側回路とをチップレイアウトとして対称構造にすることで、正相側回路と逆相側回路とを互いに同一のタイミングで動作させることができる。このため、スイッチのフィードスルーfeedthroughに伴う誤差が発生した場合でも、正相側回路と逆相側回路との間で該誤差を相殺でき、より高精度化を図ることができる。上記説明から、当業者にとっては、本発明の多くの改良や他の実施形態が明らかである。従って、上記説明は、例示としてのみ解釈されるべきであり、本発明を実行する最良の態様を当業者に教示する目的で提供されたものである。本発明の精神を逸脱することなく、その構造及び/又は機能の詳細を実質的に変更できる。"