電極と、前記電極上に形成された磁気抵抗素子とを備える磁気デバイスであって、前記電極は、タンタルを含む第1金属層と、前記第1金属層上に設けられ、前記磁気抵抗素子を構成する材料のうち少なくとも1つの同じ成分を含み、かつ前記同じ成分はCuより拡散しにくく、前記同じ成分を含む非結晶の合金を材料とするバッファ層と、前記バッファ層上に設けられ、タンタルを含む第2金属層と、を有することを特徴とする磁気デバイス。前記電極は、前記第1金属層と前記バッファ層との間に設けられ、前記磁気抵抗素子を構成する材料のうち少なくとも1つの同じ成分を含み、前記第1金属層より比抵抗の小さい低抵抗層を有することを特徴とする請求項1に記載の磁気デバイス。前記磁気抵抗素子及び前記低抵抗層はルテニウムを含み、前記磁気抵抗素子及び前記バッファ層はタンタルを含むことを特徴とする請求項2に記載の磁気デバイス。前記バッファ層は、TaB、TaSi、TaGe、TaW、またはCoFeBTaのいずれかを含むことを特徴とする請求項1~3のいずれか1項に記載の磁気デバイス。前記磁気抵抗素子は、磁気トンネル接合素子または巨大磁気抵抗効果素子を含むことを特徴とする請求項1~4のいずれかに記載の磁気デバイス。タンタルを含む第1金属層を形成する工程と、前記第1金属層上に、前記磁気抵抗素子を構成する材料のうち少なくとも1つの同じ成分を含み、かつ前記同じ成分はCuより拡散しにくく、前記同じ成分を含む非結晶の合金を材料とするバッファ層を形成する工程と、前記バッファ層上にタンタルを含む第2金属層を形成する工程と、を含む工程により電極を形成する工程と、前記電極上に磁気抵抗素子を形成する工程と、を有することを特徴とする磁気デバイスの製造方法。反応性イオンエッチングにより、前記磁気抵抗素子をエッチングする工程をさらに有することを特徴とする請求項6に記載の磁気デバイスの製造方法。従来の磁気デバイスにおける下部電極の構成では、下部電極の厚みが大きくなった場合に低抵抗化しにくく、また厚くした場合には表面の非結晶性及び平坦性の確保が難しくなり、その上に形成される磁気抵抗素子の特性が悪化してしまう場合があった。上下の金属層の間にCuNの非結晶層を挟むことにより、この点を改善することが可能であるが、その場合はCMOSからなる半導体デバイスに悪影響を与えるCuの拡散を防ぐため拡散バリアメタル層を設けるなど、製造工程が複雑化してしまうという課題があった。本発明は上記課題に鑑みなされたものであり、下部電極表面の非結晶性及び平坦性を確保しつつ、製造工程の効率化を図ることのできる磁気デバイス及びその製造方法を提供することを目的とする。本磁気デバイスは、電極と、前記電極上に形成された磁気抵抗素子とを備える磁気デバイスであって、前記電極は、タンタルを含む第1金属層と、前記第1金属層上に設けられ、前記磁気抵抗素子を構成する材料のうち少なくとも1つの同じ成分を含み、かつ前記同じ成分はCuより拡散しにくく、前記同じ成分を含む非結晶の合金を材料とするバッファ層と、前記バッファ層上に設けられ、タンタルを含む第2金属層と、を有することを特徴とする。本磁気デバイスの製造方法は、タンタルを含む第1金属層を形成する工程と、前記第1金属層上に、前記磁気抵抗素子を構成する材料のうち少なくとも1つの同じ成分を含み、かつ前記同じ成分はCuより拡散しにくく、前記同じ成分を含む非結晶の合金を材料とするバッファ層を形成する工程と、前記バッファ層上にタンタルを含む第2金属層を形成する工程と、を含む工程により電極を形成する工程と、前記電極上に磁気抵抗素子を形成する工程と、を有する。本磁気デバイス及びその製造方法によれば、下部電極表面の非結晶性及び平坦性を確保しつつ、製造工程の効率化を図ることができる。図1は、実施例1に係る磁気デバイスの構成を示す断面模式図である。下側基板側から順に、下部電極10、磁気トンネル接合層20以下、MTJ層20、上部電極40、及びハードマスク50が順に積層されており、下部電極10及びMTJ層20はさらに複数の層を含んでいる。下部電極10は本発明における電極の一例に相当し、MTJ層20は本発明における磁気抵抗層の一例に相当する。図中の元素記号は各層に含まれる主成分を示し、括弧内の数字は各層の積層方向における厚みを示す。ただし、後述するように、各層の材料成分及び厚みは変更が可能であり、図に示した形態に限定されるものではない。また、本図ではハッチングの表示を省略している。下部電極10は、下側から順に積層された第1金属層12、低抵抗層14、バッファ層16、及び第2金属層18を含む。第1金属層12及び第2金属層18は、それぞれタンタルTaを材料とし、厚みは例えば5nm~20nm本実施例では第1金属層12が5nm、第2金属層18が15nmとすることができる。低抵抗層14は、第1金属層12と第2金属層18との間に位置し、これらの層よりも比抵抗の小さい材料本実施例ではルテニウムRuからなる。低抵抗層14の存在により、下部電極10の厚みが大きくなった場合でも、下部電極10の有する抵抗がMTJ層20に与える影響が抑制される。低抵抗層14の厚みは、例えば0nm~50nm本実施例では50nmとすることができる。バッファ層16は、MTJ層20に含まれる成分であり、かつ拡散によって半導体に悪影響を与えるため拡散バリアメタル層を別途に設けなくてはならない材料である銅Cuなど以外の金属である成分を含む非結晶の合金本実施例ではTaとCoFeBを材料とする。バッファ層16の厚みは、例えば2~10nm本実施例では5nmとすることができる。MTJ層20は、下側から順に積層された反強磁性層22、積層フェリー固定層24、トンネルバリア層30、自由層32、及びキャップ層33を含む。積層フェリー固定層24は、下側から順に積層されたCoFe層26、Ru層28、及びCoFeB層29を含む。反強磁性層22はPtMnを材料とし、その厚みは例えば10nm~20nm本実施例では15nmとすることができる。トンネルバリア層30はMgOを材料とし、その厚みは例えば0.8nm~1.2nm本実施例では1.0nmとすることができる。自由層32はCoFeBを材料とし、その厚みは例えば1nm~2nm本実施例では1.7nmとすることができる。キャップ層33はTaを材料とし、その厚みは例えば0.5nm~5nm本実施例では1nmとすることができる。CoFe層26、Ru層28、及びCoFeB層29の厚みは、それぞれ1.5~4.0nm本実施例では2.5nm、0.4~2.0nm本実施例では0.7nm、1.5~4.0nm本実施例では2.5nmとすることができる。MTJ層20の積層フェリー固定層24は、磁化の向きが常に固定である。これに対し自由層32は、直接電流を流すか外部から磁場を加えることにより、磁化の向きを任意に反転させることができる。積層フェリー固定層24と自由層32の磁化方向の相対的な関係により、MTJ層20の比抵抗が変化する。これにより、MTJ層20はデータを不揮発に記憶することのできるMRAMMagnetoresistiveRandomAccessMemory素子として機能する。なお、MRAM素子へのデータの書き込み方式には、スピン注入型と配線電流磁場型の2つがあるが、本実施例に係るMTJ層20はいずれの方式においても採用することが可能である。MTJ層20の上には、上部電極40及びハードマスク50が順に積層されている。上部電極40はRuを材料とし、その厚みは例えば3nm~15nm本実施例では5.0nmとすることができる。また、上部電極40は、製造時のエッチングプロセスにおけるストッパ層としても機能する。ハードマスク50はTaを材料とし、その厚みは例えば20nm~100nm本実施例では80nmとすることができる。実施例1に係る磁気デバイスによれば、下部電極10の表面ラフネスを低減し、その上に設けられるMTJ層20の特性への影響を抑制することができる。また、デバイスの製造工程を効率化することができる。以下、この点について説明する。図2は、実施例1及び比較例に係る磁気デバイスの構成を示す断面模式図である。図2aは実施例1を、図2bは第1の比較例を、図2cは第2の比較例をそれぞれ示す。図2a~cにおいて、MTJ層20の詳細構成及びその上に形成された上部電極40及びハードマスク50は省略している。また、バッファ層16以外のハッチングの表示も省略している。実施例1では、図2aに示すように、低抵抗層14と第2金属層18との間にバッファ層16が挟まれている。これに対し、第1の比較例では、図2bに示すようにバッファ層が存在せず、低抵抗層14と第2金属層18とが直接接触している。低抵抗層14の材料であるRuは、結晶性を有し柱状に成長するため、表面のラフネスが大きくなる。従って、低抵抗層14の上に第2金属層18Taを直接形成すると、低抵抗層14における結晶性と表面ラフネスの影響により、第2金属層18は低抵抗層14と同様に、結晶性を残したまま柱状に成長する。その結果、下部電極10の表面ラフネスが大きくなり、下部電極10の上に形成されるMTJ層20の特性が悪影響を受けてしまう場合がある。従って、MTJ層20の下に位置する層下部電極10の表面層は、非結晶かつ表面ラフネスが小さくなるようにすることが望まれる。ここで、実施例1に係る磁気デバイスによれば、低抵抗層14と第2金属層18との間にバッファ層16が設けられている。バッファ層16は非結晶の層であり、表面ラフネスは小さい。従って、バッファ層16の上に第2金属層18を形成すると、第2金属層18は非結晶性となり、表面ラフネスも小さくなる。その結果、下部電極10の表面ラフネスを低減し、MTJ層20の特性への影響を抑制することができる。図3は、磁気デバイスの表面ラフネスを調べるために、CIP法CurrentInPlaneにより測定を行った結果を示すグラフMR曲線である。この評価法によってR-Hループの形から、間接的に表面ラフネスを評価することが出来る。図1に示した構成の磁気デバイスに対し、350°Cの温度で2時間の磁場中熱処理を施した後に測定を行った。図3aは実施例1図2aの形態に対応し、図3bは実施例2図2bの形態に対応する。図3cは上記2つのグラフを合わせたものである。図中の矢印はヒステリシスループの向きを示す。図示するように、バッファ層を有する実施例1の磁気デバイスでは、R-Hループの角型成が改善し、比較的に高磁場まで反平行状態を保ち、第1の比較例に比べて表面ラフネスが小さくなっていることが分かる。図4は、磁気デバイスの結晶性を調べるために、X線回折測定XRD:XRayDiffractionspectroscopyを行った際の結果を示すグラフである。図4aは実施例1図2aの形態に対応し、図4bは実施例2図2bの形態に対応する。本測定では、第1金属層12Taの厚みを5nm、低抵抗層14Ruの厚みを5nm、バッファ層16CoFeBTa、図4aのみの厚みを2nm、第2金属層18Taの厚みを100nmとして測定を行った。図中において楕円で囲まれた箇所に現れるピークが、下部電極10の結晶性の大きさを示している。図示するように、バッファ層16のない第1の比較例では、強いα-Taのピークが観察されるのに対し、バッファ層16のある実施例1では、α-Taのピークが全く見えず、β-Taの弱いピークが観察されるだけである。以上のことから、実施例1では第1の比較例に比べて下部電極10の結晶性が小さくなっていることが分かる。結晶性が小さければ、表面ラフネスも同様に小さくなることが期待される。ここで、単に下部電極10の表面ラフネスを抑制するためであれば、第2の比較例図3bのように、非結晶のCuN層19を上下の金属層の間に挟むという方法もある。しかし、CuN層19に含まれるCuは、拡散によりCMOSに悪影響を与える恐れがあるため、特に半導体装置においては使用しないことが好ましい。Cuの拡散を抑制するために、CuN層19の周囲側面に拡散防止膜を設けることも考えられるが、このような拡散防止膜は形成が非常に難しい上、製造工程が増加してしまうため好ましくない。また、CuN層19は、反応性イオンエッチングRIE:ReactiveIonEtching方式によるエッチングを行うことが難しい。本実施例によれば、バッファ層16の形成は、下部電極10の形成工程中に一工程を追加するだけで容易に実現することができる。また、RIE方式によるエッチングを行うことが可能である。その結果、第2の比較例に比べて製造工程の効率化を図ることができる。図5及び図6は、実施例1に係る磁気デバイスの製造工程を示す図である。下部電極10及びMTJ層20の詳細な構成は省略している。最初に、図5aに示すように、ビア62が形成された基板60上に、下部電極10、MTJ層20、及びハードマスク50をスパッタにより連続成膜する。次に、図5bに示すように、リソグラフィーによりハードマスク50上にレジストパターン64を形成する。その後、図5cに示すように、例えばClやCF4を用いてハードマスク50をRIE方式によりエッチングし、エッチング後にレジストパターン64を除去する。次に、図5dに示すように、例えばCOとNH3の混合ガスを用い、ハードマスク50をマスクとしてMTJ層20をRIE方式によりエッチングする。続いて、図6aに示すように、下部電極10、MTJ層20、及びハードマスク50を覆うように、リソグラフィーによりレジストパターン66を形成する。その後、図6bに示すように、レジストパターン66をマスクとして下部電極10のエッチングを行った後、レジストパターン66を除去する。続いて、図6cに示すように、基板60の上面に、下部電極10、MTJ層20、及びハードマスク50を覆うように絶縁膜68を形成する。絶縁膜68としては、例えばSiNやSiOを用いることができる。最後に、絶縁膜68にエッチングを行うことによりコンタクトホール70を形成する。以上の工程により、実施例1に係る磁気デバイスが完成する。実施例1に係る磁気デバイスによれば、前述のように下部電極10における表面の非結晶性及び平坦性を確保し、MTJ素子の特性悪化を抑制することができる。また、下部電極10のバッファ層16が、MTJ層20と同じ成分本実施例ではCoFeBとTaを含んでいるため、異なる工程で同じ材料を使用することができる。さらに、バッファ層16がCuを含まないため、拡散防止膜を形成する必要がない。これにより、製造工程の効率化を図ることができる。第1金属層12及び第2金属層18の材料としては、Taを使用することが好ましい。また、低抵抗層14の材料としては、Ruを使用することが好ましい。このとき、バッファ層16の材料としては、TaB、TaSi、TaGe、TaW、CoFeB、CoFeBTa等を使用することができる。CoFeB及びCoFeBTaは、比抵抗が特に低い点で好ましい。また、TaB、TaSi、TaGe、TaW及びCoFeBTaは、Taを含むことにより、他材料との密着性の乏しいRuとの界面における密着性を向上させることができる点で好ましい。バッファ層16の材料は、MTJ層20と同じ成分を含むようにすることが好ましい。バッファ層16の比抵抗を大きくしすぎないためにも、バッファ層16の厚みは2nm~10nm程度とすることが好ましい。実施例1では、下部電極10が低抵抗層14を含む例について説明したが、下部電極10は低抵抗層14を含まない構成とすることもできる。この場合、第1金属層12上にバッファ層16が形成されることになるが、素子の比抵抗を小さくするために、第1金属層12を低抵抗層14がある場合に比べて厚め例えば、20nm以上に形成することが好ましい。ただし、下部電極10の膜厚を大きくする場合は、磁気抵抗素子の特性悪化を抑制するために、低抵抗層14を設けることが好ましい。低抵抗層14の材料は、MTJ層20と同じ成分を含むようにすることが好ましい。実施例1では、磁気デバイスの固定層を積層フェリー固定層24とする例について説明したが、固定層の構成はこれに限定されるものではない。ただし、積層フェリー固定層24は、下部電極10の表面ラフネスに対し非常に敏感であるため、本実施例において説明した磁気デバイスの構成を採用するのに適している。実施例1では、磁気抵抗素子としてMTJ素子を用いる例について説明したが、本実施例の構成は、MTJ素子の代わりにGMR素子を用いた場合にも適用可能である。GMR素子を用いた磁気デバイスは、例えば磁気ヘッドや磁気センサへの応用が考えられる。以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形変更が可能である。