接合電極を有する半導体素子を基板に実装する実装工程を備えた半導体装置の製造方法において、前記実装工程は、前記基板上に、Au-Sn系はんだ粒子を有するはんだペーストを供給する工程と、前記はんだペースト上に、前記接合電極上にSnまたはSn合金からなる膜が形成された半導体素子をマウントする工程と、前記Au-Sn系はんだ粒子、及び前記SnまたはSn合金からなる膜を溶融させて、前記基板と半導体素子を接合する工程と、を具備していることを特徴とする半導体装置の製造方法。接合電極を有する半導体素子を基板に実装する実装工程を備えた半導体装置の製造方法において、前記実装工程は、前記基板上に、Sn系はんだ粒子を有するはんだペーストを供給する工程と、前記はんだペースト上に、前記接合電極上にAu-Sn合金からなる膜が形成された半導体素子をマウントする工程と、前記Sn系はんだ粒子、及び前記Au-Sn合金からなる膜を溶融させて、前記基板と半導体素子を接合する工程と、を具備していることを特徴とする半導体装置の製造方法。接合電極を有する半導体素子を基板に実装する実装工程を備えた半導体装置の製造方法において、前記実装工程は、前記基板上に、Au-Sn系のはんだシート、及びフラックスを供給する工程と、前記はんだシート、及びフラックス上に、前記接合電極上にSnまたはSn合金からなる膜が形成された半導体素子をマウントする工程と、前記はんだシート、及びSnまたはSn合金からなる膜を溶融させて、前記基板と半導体素子を接合する工程と、を具備していることを特徴とする半導体装置の製造方法。接合電極を有する半導体素子を基板に実装する実装工程を備えた半導体装置の製造方法において、前記実装工程は、前記基板上に、Sn系のはんだシート、及びフラックスを供給する工程と、前記はんだシート、及びフラックス上に、前記接合電極上にAu-Sn合金からなる膜が形成された半導体素子をマウントする工程と、前記はんだシート、及びAu-Sn合金からなる膜を溶融させて、前記基板と半導体素子を接合する工程と、を具備していることを特徴とする半導体装置の製造方法。半導体素子と、前記半導体素子を実装する基板と、前記半導体素子と基板との間に介装され、これらを接合する接合部とを備え、前記接合部は、前記半導体素子側から順に、Ni-Sn合金層もしくはNi-Au-Sn合金層、Sn量が22wt以上のAu-Sn合金層、及びNi-Sn合金層を具備していることを特徴とする半導体装置。これらの問題を解決するため、図12に示すように、副資材としてAu-Snはんだペースト110を使用して、接合部を厚膜化する実装方法が検討されている。前記した実装方式では、セラミック基板100に予めAu-Snはんだペースト110を供給しておき、このAu-Snはんだペースト上に、接合電極にAu-Snはんだ膜102が形成されたLEDチップ200をマウントした後、リフロー炉に通してはんだを溶融させる。リフロー加熱方式であるため、はんだの表面張力によってLEDチップが200持ち上がり、はんだのLEDチップ200の側面への這い上がりを防止できるというメリットがある。しかしながら、LEDチップ200のダイマウント接合面にAu-Snはんだ膜102を生成し、Au-Snはんだペースト110を副資材として供給するはんだ接合する方式では、接合部に気泡111が多発するという問題があった。本発明は、前記事情に鑑みてなされたもので、その目的とするところは、半導体素子と基板とを良好に接合することができる半導体装置の製造方法及び半導体装置に関する。前記課題を解決し目的を達成するために、本発明の半導体装置の製造方法及び半導体装置は次のように構成されている。1接合電極を有する半導体素子を基板に実装する実装工程を備えた半導体装置の製造方法において、前記実装工程は、前記基板上に、Au-Sn系はんだ粒子を有するはんだペーストを供給する工程と、前記はんだペースト上に、前記接合電極上にSnまたはSn合金からなる膜が形成された半導体素子をマウントする工程と、前記Au-Sn系はんだ粒子、及び前記SnまたはSn合金からなる膜を溶融させて、前記基板と半導体素子を接合する工程とを具備している。2接合電極を有する半導体素子を基板に実装する実装工程を備えた半導体装置の製造方法において、前記実装工程は、前記基板上に、Sn系はんだ粒子を有するはんだペーストを供給する工程と、前記はんだペースト上に、前記接合電極上にAu-Sn合金からなる膜が形成された半導体素子をマウントする工程と、前記Sn系はんだ粒子、及び前記Au-Sn合金からなる膜を溶融させて、前記基板と半導体素子を接合する工程とを具備している。3接合電極を有する半導体素子を基板に実装する実装工程を備えた半導体装置の製造方法において、前記実装工程は、前記基板上に、Au-Sn系のはんだシート、及びフラックスを供給する工程と、前記はんだシート、及びフラックス上に、前記接合電極上にSnまたはSn合金からなる膜が形成された半導体素子をマウントする工程と、前記はんだシート、及びSnまたはSn合金からなる膜を溶融させて、前記基板と半導体素子を接合する工程とを具備している。4接合電極を有する半導体素子を基板に実装する実装工程を備えた半導体装置の製造方法において、前記実装工程は、前記基板上に、Sn系のはんだシート、及びフラックスを供給する工程と、前記はんだシート、及びフラックス上に、前記接合電極上にAu-Sn合金からなる膜が形成された半導体素子をマウントする工程と、前記はんだシート、及びAu-Sn合金からなる膜を溶融させて、前記基板と半導体素子を接合する工程とを具備している。5半導体素子と、前記半導体素子を実装する基板と、前記半導体素子と基板との間に介装され、これらを接合する接合部とを備え、前記接合部は、前記半導体素子側から順に、Ni-Sn合金層もしくはNi-Au-Sn合金層、Sn量が22wt以上のAu-Sn合金層、及びNi-Sn合金層を具備している。本発明によれば、半導体装置において、半導体素子と基板とを良好に接合することができる。以下、図面を参照しながら本発明の第1実施形態と第2実施形態について説明する。第1実施形態まず、図1~図8を用いて第1実施形態を説明する。[半導体装置の構成]図1は本発明の第1実施形態に係るジャンクションダウン構造のLEDチップ10を搭載した半導体装置の構成図である。図1に示すように、この半導体装置は、LEDチップ10半導体素子、セラミック基板20基板、及びLEDチップ10とセラミック基板20を接合する接合部30を備えている。[LEDチップ10の構成]図2は同実施形態に係るLEDチップ10の上面図、図3は同実施形態に係るLEDチップ10の正面図、図4は同実施形態に係るLEDチップ10の下面図である。図2~図4に示すように、このLEDチップ10は、セラミック基板20にダイマウントされる前のものであり、略錐台形状のチップ本体11を備えている。チップ本体11のサイズは、ダイマウントされたときにセラミック基板20側に位置する面11a以下、ダイマウント接合面とする。が約0.3mm×0.3mmであり、ダイマウントされたときにセラミック基板20の反対側に位置する面11b以下、非ダイマウント接合面とする。が約0.2mm×0.2mmであり、ダイマウント接合面11aと非ダイマウント接合面との間が約0.1mmである。ダイマウント接合面11aには、発光層となるエピタキシャル層12が形成されている。このエピタキシャル層12は、エピタキシャル成長により半導体層図示しないに堆積されたものであり、その上にはセラミック基板20に接合されるダイマウント接合電極13が形成されている。このダイマウント接合電極13は、種々の金属層を素材としており、その表面にははんだ後述するの濡れ性を良くするためのNi膜図示しないが形成されている。ダイマウント接合電極13のサイズは、ダイマウント接合面11aよりも小さく、ダイマウント接合面11aの内側に収まっている。なお、本実施形態では、ダイマウント接合面11aが約0.3mm×0.3mmであるのに対し、ダイマウント接合電極13を約2.0mm×2.0mmとしている。Ni膜の表面には、ダイマウント接合電極13とセラミック基板20の配線22後述するを接合するためのSn膜14SnまたはSn合金からなる膜が形成されている。Sn膜14の厚さは、約2.0μmである。Sn膜14の材質としては、不純物が少ないSn単体が望ましいが、これに限定されるものではなく、Snを含有し、且つはんだ接合温度で溶融する材料であれば、例えばSn-Cu合金やSn-Zn合金等であってもよい。また、ダイマウント接合電極13の周囲には、はんだの這い上がりを防止するためのパシベーション膜図示しないが形成されている。パシベーション膜の材質としては、ポリイミド等の樹脂が使用される。一方、非ダイマウント接合面11bには、セラミック基板20にワイヤボンディングされる非ダイマウント接合電極16が形成されている。この非ダイマウント接合電極16は円形状をしており、そのサイズは直径約0.1mmである。[セラミック基板20の構成]図5は同実施形態に係るセラミック基板20の平面図である。図5に示すように、このセラミック基板20は、基材21と配線22とから構成されている。基材21は、アルミナを素材としており、そのサイズは約5.0mm×5.0mm×0.3mmである。配線22は、タングステンを素材としており、その表面にははんだとの接合を確保するNi膜図示しないが形成されている。Ni膜の厚さは、約5.0μmである。配線22の幅は、基材21の部位によって異なるが、LEDチップ10がダイマウントされる部分aでは、LEDチップ10のダイマウント接合面11aよりも広くなっている。なお、本実施形態では、ダイマウント接合面11aが約0.3mm×0.3mmであるのに対し、配線22の幅を約0.4mmとしている。Ni膜の表面には、Ni膜の酸化を防止するためのAu膜図示しないが形成されている。Au膜の厚さは約0.5μmである。Ni膜及びAu膜の製造方法としては、電解メッキ等が使用される。なお、このセラミック基板20は、焼成により形成されているため、配線22の表面が粗く、Rzで3.0μm~7.0μm程度となっている。[接合部30の構成]図6は同実施形態に係る接合部30の断面図である。図6に示すように、この接合部30は、LEDチップ10側から順に、Ni-Sn合金層もしくはNi-Au-Sn合金層32、Au-Sn合金層33、及びNi-Sn合金層34を備えている。Ni-Sn合金層もしくはNi-Au-Sn合金層32は、ダイマウント接合電極13に形成されたNi膜図示しないに含まれるNiと、ダイマウント接合電極13に形成されたSn膜14、及びはんだペースト40後述するのAu-Sn共晶はんだ粒子41に含まれるSnとの合金層である。Au-Sn合金層33は、はんだペースト40のAu-Sn共晶はんだ粒子41のSnと、ダイマウント接合電極13に形成されたSn膜14のSnとが溶融凝固した層である。なお、Au-Sn共晶はんだ粒子41のSn量は20後述するであるが、Sn膜14の存在によって、Au-Sn合金層33のSn量は22wt以上となる。Ni-Sn合金層34は、セラミック基板20に形成されたNi膜図示しないに含まれるNiと、はんだペースト40のAu-Sn共晶はんだ粒子41に含まれるSnとの合金層である。ここで重要なのは、Ni-Sn合金層もしくはNi-Au-Sn合金層32の少なくとも一部が、ダイマウント接合電極13に形成されたNi膜のNiと、ダイマウント接合電極13に形成されたSn膜14に含まれるSnとで形成されていることである。[LEDチップ10のダイマウント工程]図7は同実施形態に係るLEDチップ10のダイマウント工程を示す工程図である。最初に、図7aに示すように、セラミック基板20の配線22上に副資材としてのはんだペースト40をディスペンスにより供給する。はんだペースト40としては、Au-Sn共晶はんだ粒子41Au-Sn系はんだ粒子とフラックス42を混合したものが使用される。Au-Sn共晶はんだ粒子41は、組成比率がAu80wt-Sn20で、融点は280°Cである。Au-Sn共晶はんだ粒子41のサイズは、20μm以下である。なお、本実施形態のはんだペースト40では、Au-Sn共晶はんだ粒子41を使用しているが、Au-Sn合金であれば特に限定されるものではない。また、Au-Sn合金に他の元素を添加したものであってもよい。はんだペースト40の供給形状は、円錐状であって、且つLEDチップ10のダイマウント接合電極13より小さくする。なお、本実施形態では、ダイマウント接合電極13が2.0mm×2.0mmであるのに対し、はんだペースト40をφ0.25mm、高さ0.05mmとしている。この供給形状は、株武蔵エンジニアリングで製造されている内径0.15μmの精密ニードルを使用し、市販のディスペンサを用いて1.0kgfの圧力を0.05秒間かけることにより実現できる。次に、図7bに示すように、はんだペースト40上にLEDチップ10をマウントする。LEDチップ10のマウントには、市販のダイマウンタが使用される。次に、図7cに示すように、セラミック基板20のはんだペースト40にLEDチップ10がマウントされたもの以下、サンプルとする。をリフロー炉に通し、はんだペースト40のAu-Sn共晶はんだ粒子41、及びLEDチップ10のSn膜14を溶融凝固させる。図8は同実施形態に係るリフロープロファイルを示すグラフである。図8に示すように、このリフロープロファイルでは、室温から300°Cまで60秒間かけて一定速度で上昇させ、2~3秒間その温度を維持させた後、室温まで冷却させている。リフロー期間中、ダイマウント接合電極13のNi膜付近では、Sn膜14、及びはんだペースト40に含まれるSnがNi膜側に拡散し、これらが混合することにより、前記Ni-Sn合金層もしくはNi-Au-Sn合金層32が形成される。また、セラミック基板20のNi膜付近では、はんだペースト40に含まれるSnがNi膜側に拡散し、これらが混合することにより、前記Ni-Sn合金層34が形成される。また、ダイマウント接合電極13と配線22との中間部分では、はんだペースト40のAu-Sn共晶はんだ粒子41、及びダイマウント接合電極13に形成されたSn膜14が溶融凝固することにより、前記Au-Sn合金層33が形成される。このようにして、LEDチップ10とセラミック基板20との間には、前記Ni-Sn合金層もしくはNi-Au-Sn合金層32、前記Sn量が22wt以上のAu-Sn合金層33、及び前記Ni-Sn合金層34からなる前記接合部30が形成される。なお、はんだペースト40の再酸化防止のため、リフロー炉内の酸素濃度は500ppm以下に設定されている。次に、図7dに示すように、フラックス42の残留物であるフラックス残渣42aを洗浄する。フラックス残渣42aの洗浄は、例えばイソピルアルコールにサンプルを浸漬し、38kHzの超音波を15分程度印加して行う。以上でLEDチップ10のダイマウント工程が終了する。このダイマウント工程で重要なのは、Ni-Sn合金層もしくはNi-Au-Sn合金層32の少なくとも一部分が、ダイマウント接合電極13のNi膜に含まれるNiとSn膜14に含まれるSnとで構成されていることである。言い換えれば、Ni-Sn合金層もしくはNi-Au-Sn合金層32の形成に、Sn膜14のSnが使用されることである。従来の半導体装置でも、接合部30のLEDチップ10側の領域にNi-Sn合金層が形成されていたが、このNi-Sn合金層は、ダイマウント接合電極13のNi膜に含まれるNiと、はんだペースト40に含まれるSnとで構成されていた。そのため、Ni-Sn合金が形成されると、はんだペースト40中のSn含有率が下がり、はんだペーストの凝固点を上昇させていた。凝固点が上昇すると、Au80wt-Sn20wtの状態では液体として存在できるはんだペーストが液体として存在できなくなって凝固する。その結果、はんだペースト内に発生した気泡が抜ける前にはんだが凝固してしまい、完成した半導体装置の接合部に気泡が残留することがある。接合部に気泡が存在すると、LEDチップ10の排熱効率の低下や、接合部に発生したクラックの進展等の原因となる。しかしながら、本実施形態では、はんだ接合時にSn膜14のSnが溶融して、はんだ材料内に拡散する。このとき、ダイマウント接合電極13の表面における相変化に乗じてはんだペースト40の溶剤成分起因のガスがはんだペースト40の外方に搬送され易くなり、Sn膜14の溶融物、すなわちSnとはんだペースト40とが混ざり合った合金が凝固して接合部材を形成するまでの間にガスが抜け、接合部30内に気泡が生じ難くなる。[本実施形態による作用]本実施形態によれば、LEDチップ10のダイマウント接合電極13にSn膜14を形成し、ダイマウント接合電極13とセラミック基板20の配線22とを、このSn膜14とはんだペースト40とで接合している。そのため、Ni-Sn合金層もしくはNi-Au-Sn合金層32の形成に、Sn膜14のSnが使用されるから、Au-Sn合金層33中のSnがダイマウント接合電極13のNi膜に拡散するのを防止し、且つSn膜14が先に溶融することにより、はんだのダイマウント接合電極13への濡れが促進されるとともに、Snが拡散している間は凝固が鈍るため気泡が抜け易くなり、接合部30に殆んど気泡が存在しない信頼性の高い半導体装置を得ることができる。第2実施形態次に、図9を用いて本発明の第2実施形態を説明する。[LEDチップ10のダイマウント工程]図9は本発明の第2実施形態に係るLEDチップ10のダイマウント工程を一部省略して示す工程図である。図9に示すように、本実施形態では、はんだペースト40の代わりに、副資材としてのAu-Snはんだシート61Au-Snはんだシートとフラックス62を使用している。Au-Snはんだシート61のサイズは、ダイマウント接合電極13と略同じで、厚さは10μmである。LEDチップ10のダイマウント工程では、セラミック基板20の配線22にAu-Snはんだシート61を載せ、フラックス62を滴下した後、その上にLEDチップ10をマウントする。なお、リフローや洗浄等は第1実施形態と同じであるので省略する。[本実施形態による作用]このように、はんだペースト40の代わりに、Au-Snはんだシート61とフラックス62を使用しても、前記実施形態と同等の効果を得ることができる。その他の効果については、第1実施形態と同じであるので省略する。なお、第1、第2実施形態では、LEDチップ10側にSn膜14を形成し、副資材側にAu-Sn共晶はんだ粒子41やAu-Snはんだシート61を使用したが、これに限定されるものではなく、例えばLEDチップ10側にAu-Sn系共晶はんだ膜を形成し、副資材側にSnはんだ粒子やSnはんだシートを使用してもよい。更に、第1、第2実施形態では、LEDチップ10側にSn膜14を形成し、Ni-Sn合金層もしくはNi-Au-Sn合金層32を形成するときに、このSn膜14のSnを使用しているが、これに限定されるものではない。例えば、セラミック基板20の配線22にSnあるいはSn合金の膜を形成して、Ni-Sn合金層34の形成に、このSn膜またはSn合金膜からSnを供給するようにしてもよい。また、第1、第2実施形態では、LEDチップ10やセラミック基板20等のサイズを数値で規定しているが、これに限定されるものではない。すなわち、第1、第2実施形態で規定した各数値は一例に過ぎない。更に、第1、第2実施形態では、基板としてセラミック基板20を使用しているが、これに限定されるものではなく、例えば銅フレーム等の金属フレームを使用してもよい。同様に、第1、第2実施形態では、半導体素子としてLEDチップ10を使用しているが、これに限定されるものではなく、ダイマウント接合面に電極を有していれば、どんなものにも適用することができる。本発明は、前記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、前記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。