"半導体基板の主表面上に、被加工膜を形成する工程と、前記被加工膜を覆うように、第1レジスト材料を塗布する工程と、前記被加工膜上に塗布された第1レジスト材料によって第1の膜を形成する工程と、前記被加工膜を覆う前記第1の膜のうち、前記半導体基板の外縁に沿って延在する第1外周領域に位置する前記第1の膜の部分に第1周辺露光処理を施す工程と、所定の現像液によって現像処理を施すことにより、前記第1周辺露光処理が施されていない前記第1外周領域の内側に位置する前記第1の膜の部分を残して、前記第1周辺露光処理が施された前記第1外周領域に位置する前記第1の膜の部分を除去する工程と、前記第1の膜を覆うように、少なくとも第2レジスト材料を塗布することにより、前記第1の膜上に、前記第2レジスト材料による第2の膜を形成する工程と、前記第2の膜に、所定の写真製版処理を施すことにより、所定のパターンを形成する工程と、前記第2の膜の前記所定のパターンによって覆われずに露出した前記第1の膜の部分を除去することにより、前記第1の膜に、前記所定のパターンに対応した前記第1の膜のパターンを形成する工程と、前記第1の膜の前記パターンによって覆われずに露出した前記被加工膜の部分を除去する工程とを備えた、半導体装置の製造方法。前記第2の膜に前記所定のパターンを形成する工程は、前記第2の膜のうち、前記半導体基板の外縁に沿って延在する第2外周領域に位置する前記第2の膜の部分に第2周辺露光処理を施す工程と、前記現像処理を施すことにより、前記第2外周領域に位置する前記第2の膜の部分を除去する工程とを含む、請求項1記載の半導体装置の製造方法。前記第2の膜に前記所定のパターンを形成する工程は、前記第2の膜のうち、前記半導体基板の外縁に沿って延在する第2外周領域に位置する前記第2の膜の部分を除いて、前記第2外周領域の内側に位置する前記第2の膜の部分に露光光を照射する工程と、前記現像処理を施すことにより、前記露光光が照射されていない前記第2外周領域に位置する前記第2の膜の部分を除去する工程とを含む、請求項1記載の半導体装置の製造方法。前記第2の膜を形成する工程は、前記第2レジスト材料を塗布する前に、前記第1の膜を覆うように、第3レジスト材料を塗布する工程と、前記第1の膜を覆う前記第3レジスト材料のうち、前記半導体基板の外縁に沿って延在する第3外周領域に位置する前記第3レジスト材料の部分に第3周辺露光処理を施す工程と、所定の現像液によって現像処理を施すことにより、前記第3周辺露光処理が施されていない前記第3外周領域の内側に位置する前記第3レジスト材料の部分を残して、前記第3周辺露光処理が施された前記第3外周領域に位置する前記第3レジスト材料の部分を除去する工程とを含み、前記第2の膜に前記所定のパターンを形成する工程は、前記第2レジスト材料によって形成されるレジスト膜に、前記所定のパターンを形成する工程と、前記レジスト膜に形成された前記所定のパターンによって覆われずに露出した、前記第3レジスト材料によって形成される他のレジスト膜の部分を除去することにより、前記所定のパターンに対応した前記他のレジスト膜のパターンを形成する工程とを含み、前記第1の膜の前記パターンを形成する工程は、少なくとも前記他のレジスト膜の前記パターンによって覆われずに露出した前記第1の膜の部分を除去する工程を含む、請求項1~3のいずれかに記載の半導体装置の製造方法。請求項1~4のいずれかに記載の半導体装置の製造方法によって形成された、半導体装置。しかしながら、多層レジストプロセスでは、下層レジスト膜あるいは中間層レジスト膜に、次のような問題点があった。下層レジスト膜あるいは中間層レジスト膜を形成する工程では、まず、それぞれ所定の下層中間層レジスト材料がウェハ半導体基板の表面上に塗布される。次に、ウェハを所定の回転数をもって回転させることにより、ウェハ上に均一な膜厚の下層中間層レジスト材料膜が形成される。次に、ウェハを回転させながら、ウェハのエッジに位置する下層中間層レジスト材料膜の部分に、下層中間層レジスト材料を溶解する所定の有機溶剤を噴きつけることによって、エッジリンスが行われる。その後、所定の温度をもってベーク処理を行ない下層中間層レジスト材料を架橋させることによって、下層中間層レジスト膜が形成される。この一連の下層中間層レジスト膜を形成する工程のうち、エッジリンスを行う工程では、ウェハの外周部に位置する下層中間層レジスト材料が溶解する。溶解した下層中間層レジスト材料は、回転するウェハから外方へ飛ばされることになる。一方、飛ばされずにウェハに残る溶解した下層中間層レジスト材料の分は、下層中間層レジスト材料を乾燥させる際に膨れて盛り上がることがある。このため、最外周に位置する下層中間層レジスト材料膜の部分の膜厚が、その内側に位置する下層中間層レジスト材料膜の部分の膜厚よりも厚くなってしまう。この下層中間層レジスト材料膜が膨れて盛り上がった部分は、ハンプと称されている。下層中間層レジスト膜にハンプが生じた状態で、被加工膜にエッチング等の加工を施すと、下層レジスト膜あるいは中間層レジスト膜のレジスト残渣が発生することがある。また、被加工膜の残渣被加工膜残渣が発生することがある。これらの残渣は異物の発生の要因となる。なお、ハンプが発生する現象や、ハンプの発生に伴って生じる課題を開示した文献の一例として、特許文献2がある。本発明は上記問題点を解決するためになされたものであり、一つの目的は、ハンプのない半導体装置の製造方法を提供することであり、他の目的は、そのような半導体装置の製造方法によって製造される、ハンプのない半導体装置を提供することである。本発明の一実施例に係る半導体装置の製造方法は、以下の工程を備えている。半導体基板の主表面上に、被加工膜を形成する。被加工膜を覆うように、第1レジスト材料を塗布する。被加工膜上に塗布された第1レジスト材料によって第1の膜を形成する。被加工膜を覆う第1の膜のうち、半導体基板の外縁に沿って延在する第1外周領域に位置する第1の膜の部分に第1周辺露光処理を施す。所定の現像液によって現像処理を施すことにより、第1周辺露光処理が施されていない第1外周領域の内側に位置する第1の膜の部分を残して、第1周辺露光処理が施された第1外周領域に位置する第1の膜の部分を除去する。第1の膜を覆うように、少なくとも第2レジスト材料を塗布することにより、第1の膜上に、第2レジスト材料による第2の膜を形成する。第2の膜に、所定の写真製版処理を施すことにより、所定のパターンを形成する。第2の膜の所定のパターンによって覆われずに露出した第1の膜の部分を除去することにより、第1の膜に、所定のパターンに対応した第1の膜のパターンを形成する。第1の膜のパターンによって覆われずに露出した被加工膜の部分を除去する。本発明の他の実施例に係る半導体装置は、上記半導体装置の製造方法によって製造される半導体装置である。本発明の一実施例に係る半導体装置の製造方法によれば、第1の膜にハンプが生じることがなく、これにより、レジスト残渣あるいは被加工膜残渣が低減される。その結果、異物の発生による半導体装置の歩留まりの低下を抑制することができる。また、膜剥がれによる半導体装置の信頼性劣化も抑制することができる。本発明の他の実施例に係る半導体装置によれば、歩留まりの低下、あるいは、信頼性の劣化が抑制される。実施の形態1ここでは、多層レジストプロセスを適用した半導体装置の製造方法の主要部分について説明する。多層レジストプロセスとして、下層レジスト膜、中間層レジスト膜および上層レジスト膜の三層レジストプロセスを例に挙げる。まず、半導体基板の表面に、所定の加工が施される被加工膜が形成される。次に、被加工膜に接するように下層レジスト膜が形成される。下層レジスト膜となるレジスト材料として、感光性のポジ型のレジスト材料を用いる。このレジスト材料では、g線による露光とアルカリ水溶液による現像によって所望のパターンが形成される。そのようなレジスト材料の一例として、ここでは、図1に示すように、ノボラック系のベースポリマーに、ナフトキノンジアジド系感光剤を含有させたポジ型のレジスト材料を挙げる。ポジ型のレジスト材料は、レジスト塗布装置によって被加工膜の上に所定量滴下される。その後、所定の回転数をもって半導体基板を回転させて、所定の温度をもってプリベーク処理を施すことによって、図2に示すように、半導体基板1の表面被加工膜2の表面に均一な膜厚の下層レジスト材料膜3が形成される。次に、図3に示すように、半導体基板1における所定の外周領域に位置する下層レジスト材料膜3の部分に露光光54を照射することによって、周辺露光処理が施される。このとき、図4に示すように、露光光が照射された下層レジスト材料膜3の部分下層レジスト材料膜3aでは、感光剤であるナフトキノンジアジド基が光分解して、インデンカルボン酸になり、下層レジスト材料膜3aがアルカリ現像液に可溶な性質になる。なお、周辺露光処理では、通常、水銀ランプを用いて波長250~600nmの光が照射されるが、波長選択フィルタを用いて、436nmg線、405nmh線あるいは365nmi線の波長の光を選択して照射してもよい。次に、図5に示すように、所定の温度をもって露光後ベーク処理PEB:PostExposureBakeを施すことによって、下層レジスト膜3bが形成される。次に、図6に示すように、アルカリ現像液矢印62によって現像処理が施される。現像処理を施すことによって、半導体基板の外周領域に位置する、アルカリ現像液に可溶な下層レジスト膜3aが除去されて、図7に示すように、外周端がカットされた態様の下層レジスト膜3bが形成される。次に、図8に示すように、たとえば、約180°C以上の温度のもとで、下層レジスト膜3bに高温ベーク処理熱61が施される。高温ベーク処理を施すことにより、図9に示すように、ナフトキノンジアジド系感光剤を含有するレジスト下層レジスト膜3bには熱架橋反応が生じ、架橋ポリマーが生成されて、下層レジスト膜3bが硬化する。下層レジスト膜3bが硬化することによって、次の工程において、中間層レジスト膜となるレジスト材料の溶媒に不溶となって、中間層レジスト材料膜中間層レジスト膜とインターミキシングを起こさない下層レジスト膜にすることができる。次に、下層レジスト膜に接するように中間層レジスト膜が形成される。中間層レジスト膜となるレジスト材料として、下層レジスト膜となるレジスト材料と同様に、感光性のポジ型のレジスト材料を用いる。このレジスト材料は、シリコンSi原子を含有するポリマーと光酸発生剤から構成されている。シリコンSi原子を含有するポリマーとして、ここでは、たとえば、図10に示すように、側鎖に酸分解性あるいはアルカリ可溶性をもたせたり、光学特性、密着性、ガラス転位温度等を調整するための化学修飾を施したシリコン主鎖型のシロキサンポリマーがある。また、光酸発生剤としては、たとえば、スルホニウム塩あるいはヨードニウム塩がある。中間層レジスト膜となるレジスト材料は、レジスト塗布装置によって下層レジスト膜の上に所定量滴下される。その後、所定の回転数をもって半導体基板を回転させて、所定の温度をもってプリベーク処理を施すことによって、図11に示すように、下層レジスト膜3bを覆うように、中間層レジスト材料層4が形成される。次に、図12に示すように、半導体基板1における所定の外周領域に位置する中間層レジスト材料膜4の部分に露光光54を照射することによって周辺露光処理が施される。露光光が照射された中間層レジスト膜4の部分中間層レジスト材料膜4aでは、光酸発生剤が光分解して酸が発生する。次に、図13に示すように、所定の温度をもってPEB処理熱61を施すことによって、中間層レジスト膜4bが形成される。露光された部分では、酸が触媒となってベースポリマーの酸分解基を分解し、露光された部分は、アルカリ現像液に可溶な性質の中間層レジスト材料膜4aになる。次に、図15に示すように、アルカリ現像液矢印62によって現像処理が施される。現像処理を施すことによって、半導体基板の外周領域に位置する、アルカリ現像液に可溶な中間層レジスト膜4aの部分が除去されて、図16に示すように、外周端がカットされた態様の中間層レジスト膜4bが形成される。次に、図17に示すように、たとえば、約180°C以上の温度のもとで、中間層レジスト膜4bに高温ベーク処理熱61が施される。高温ベーク処理を施すことにより、図14に示すように、中間層レジスト材料膜4中に発生した酸による架橋反応が促進され、ベースポリマー41は架橋されて架橋ポリマー43が形成され、中間層レジスト膜が硬化する。中間層レジスト膜4bが硬化することによって、次の工程において、上層レジスト膜となるレジスト材料の溶媒に不溶となって、上層レジスト材料膜上層レジスト膜とインターミキシングを起こさない中間層レジスト膜にすることができる。次に、中間層レジスト膜に接するように上層レジスト膜が形成される。上層レジスト膜となるレジスト材料として、ポジ型レジスト材料を例に挙げる。上層レジスト膜となるレジスト材料は、レジスト塗布装置によって中間層レジスト膜の上に所定量滴下される。その後、所定の回転数をもって半導体基板を回転させて、所定の温度をもってプリベーク処理を施すことによって、図18に示すように、中間層レジスト膜4bを覆うように、上層レジスト材料膜5が形成される。次に、上層レジスト材料膜5に所定の写真製版処理を施すことにより、チップが形成される領域に位置する上層レジスト材料膜の部分には、所定のパターン図示せずが露光される。次に、図19に示すように、半導体基板1における所定の外周領域に位置する上層レジスト材料膜5の部分に露光光54を照射することによって周辺露光処理が施される。次に、写真製版処理が施された上層レジスト材料膜5に、所定の温度のもとでPEB処理を施すことによって上層レジスト膜5b図20参照が形成される。次に、所定の現像液矢印62によって現像処理を施すことにより、図20に示すように、チップ形成領域CRでは、上層レジスト膜5bに所定のパターンが形成される。一方、半導体基板1の外周部PRでは、上層レジスト膜5bの部分が除去されて、それぞれハンプのない下層レジスト膜3bの表面と中間層レジスト膜4bの表面とが露出する。こうして、図21に示すように、被加工膜2をパターニングするための、下層レジスト膜3b、中間層レジスト膜4bおよび上層レジスト膜5bが形成される。次に、下層レジスト膜3b、中間層レジスト膜4bおよび上層レジスト膜5bによって、被加工膜2がパターニングされる。まず、図22に示すように、上層レジスト膜5bをマスクとして中間層レジスト膜4bにエッチングを施すことにより、上層レジスト膜5bのパターンが中間層レジスト膜4bに転写される。この場合、中間層レジスト膜となるレジスト材料としてシリコンSi原子を含有するレジスト材料を適用し、たとえば、CF4のようなフッ素系ガスを用いてエッチングを施すことで、上層レジスト膜5bに対して高いエッチング選択比を得ることができる。次に、図23に示すように、中間層レジスト膜4bをマスクとして、下層レジスト膜3bにエッチングを施すことにより、中間層レジスト膜4bを介して上層レジスト膜5bのパターンが下層レジスト膜3bに転写される。この場合、たとえば、酸素O2あるいは窒素N2/水素H2のようなガスを用いてエッチングを施すことで、中間層レジスト膜4bに対して高いエッチング選択比を得ることができる。次に、図24に示すように、下層レジスト膜3bをマスクとして、被加工膜2にエッチングを施すことにより、被加工膜2がパターニングされる。その後、図25に示すように、酸素プラズマアッシング処理を施すことにより、半導体基板1に残る下層レジスト膜3b等が除去されて、被加工膜2のパターニングが完了する。上述した半導体装置の製造方法では、半導体基板におけるそれぞれ所定の外周領域に位置する下層レジスト材料膜3の部分と中間層レジスト材料膜4の部分とが除去されて、半導体基板1における外周部PRでは、下層レジスト材料膜3あるいは中間層レジスト材料膜4にハンプは形成されない。これにより、レジスト残渣あるいは被加工膜残渣を低減することができる。このことについて、比較例を交えて説明する。比較例に係る半導体装置の製造方法では、まず、半導体基板の表面に形成された被加工膜の上に、レジスト塗布装置によって下層レジスト材料が塗布され、所定の回転数をもって半導体基板を回転させることにより、図26に示すように、半導体基板101の表面に均一な膜厚の下層レジスト材料膜103が形成される。次に、図27に示すように、溶剤吐出ノズル154から、溶剤165を吐出させて下層レジスト材料膜103に噴き付けることによりエッジリンスが行われる。次に、下層レジスト材料膜103を乾燥させる。このとき、図28に示すように、溶解して半導体基板101に残された下層レジスト材料膜の成分が膨れて盛り上がり、ハンプ103aが発生することがある。次に、図29に示すように、所定の温度のもとで半導体基板101にベーク処理166を施すことにより、下層レジスト材料膜103が架橋し、図30に示すように、下層レジスト膜103bが形成される。次に、半導体基板101の表面に中間層レジスト材料を塗布し、下層レジスト膜を形成する工程と同様の工程を経て、中間層レジスト膜104bが形成される。中間層レジスト膜104bには、中間層レジスト材料層を乾燥させる際に、ハンプ104aが発生することがある図31参照。次に、半導体基板101の表面に上層レジスト材料を塗布し、上述した実施の形態における上層レジスト膜を形成する工程と同様の工程を経て、上層レジスト膜105bが形成される。こうして、図31に示すように、被加工膜102をパターニングするための、下層レジスト膜103b、中間層レジスト膜104bおよび上層レジスト膜105bが形成される。半導体基板101の外周部に露出する下層レジスト膜103bあるいは中間層レジスト膜104bには、ハンプ103a,104aが認められる。次に、下層レジスト膜103b、中間層レジスト膜104bおよび上層レジスト膜105bによって被加工膜102がパターニングされる。まず、図32に示すように、上層レジスト膜105bをマスクとして中間層レジスト膜104bにエッチング処理を施すことにより、上層レジスト膜105bのパターンが中間層レジスト膜104bに転写される。このとき、ハンプ104aが発生している箇所の中間層レジスト膜104bの部分は、レジスト残渣104cとなることが多い。また、下層レジスト膜103bのハンプ103aもエッチングされずに残ることが多い。次に、図33に示すように、中間層レジスト膜104bをマスクとして、下層レジスト膜103bにエッチングを施すことにより、中間層レジスト膜104bを介して上層レジスト膜105bのパターンが下層レジスト膜103bに転写される。このとき、本来であれば、下層レジスト膜103bまで除去されるべき半導体基板101の外周部では、ハンプ103aが発生している箇所の下層レジスト膜103bの部分は、レジスト残渣103cとなることが多い。また、レジスト残渣104cが位置している箇所では、レジスト残渣104cがマスクとなって、その直下に位置する下層レジスト膜103bの部分がレジスト残渣103dとなることがある。このように、比較例に係る半導体装置の製造方法では、被加工膜102をパターニングするためのレジストマスク下層レジスト膜103b等が形成された時点で、半導体基板101における外周部では、レジスト残渣103c、103d、104cが存在することが多い。次に、図34に示すように、下層レジスト膜103b等をマスクとして、被加工膜102にエッチングを施すことにより、被加工膜102がパターニングされる。このとき、レジスト残渣104c、103dが位置している箇所では、レジスト残渣がマスクとなって、被加工膜102の部分は被加工膜残渣102bとなる。また、レジスト残渣103cが位置していた箇所でも、被加工膜102の部分が被加工膜残渣102aとなる。その後、図35に示すように、酸素プラズマアッシング処理を施すことにより、下層レジスト膜103b等が除去される。このとき、レジスト残渣103dが完全に除去されないことがある。また、被加工膜残渣102a,102bも除去されずに、半導体基板101の外周部に残されることになる。比較例に係る半導体装置の製造方法では、半導体基板の外周部に被加工膜残渣102a,102b等が存在する状態で製造工程を進めると、被加工膜残渣102a,102b等が異物となって、半導体装置の歩留まりを低下させてしまうおそれがある。また、膜剥がれの要因となって、半導体装置の信頼性を下げてしまうおそれがある。また、上層レジスト膜をパターニングした後に、寸法や重ね合わせ精度等の不具合によって再生処理リワーク処理を行う必要が生じた場合には、中間層レジスト膜はフッ素系ガスを用いてエッチバックされ、下層レジスト膜は酸素ガスを用いてアッシングされることになる。このため、ハンプが発生している箇所では、中間層レジスト膜あるいは下層レジスト膜の部分を除去しきれない場合が多く、異物の発生要因となる。一方、半導体基板101の外周部に残された被加工膜残渣102a,102b等を除去する手法があり、一般に、ベベルエッチングあるいはベベルCMPChemicalMechanicalPolishingが知られている。所定のエッチング処理や再生処理を行った後に、このベベルエッチング等を行うことで、被加工膜残渣102a,102b等が除去される。ところが、これらの処理を行なう場合には、下地の半導体基板101にダメージを与えることになり、半導体装置の歩留まりや信頼性に影響を与えるおそれがあり、また、その再生処理を行なう回数を制限する必要もある。これに対して、上述した半導体装置の製造方法では、下層レジスト膜および中間層レジスト膜として、それぞれ感光性を有するポジ型のレジスト材料を適用し、半導体基板におけるそれぞれ所定の外周領域に位置する下層レジスト材料膜の部分と中間層レジスト材料膜の部分とが除去される。これにより、従来の三層レジストプロセスのように、半導体基板における外周部においてハンプが生じることはなく、異物の発生による半導体装置の歩留まりの低下を抑制することができる。また、膜剥がれによる半導体装置の信頼性劣化も抑制することができる。また、上層レジスト膜をパターニングした後に、寸法や重ね合わせ精度等の不具合によって再生処理を行う必要が生じた場合であっても、下地膜、半導体基板等にダメージを与えることなくすべてのレジスト膜を完全に除去することができ、その後、再度レジストパターンを形成することが可能となる。また、再生処理による下地の半導体基板へのダメージがないため、再生処理を行う回数に制限をかける必要もない。レジスト材料について上述した半導体装置の製造方法では、下層レジスト膜となるレジスト材料として、ノボラック系のベースポリマーに、ナフトキノンジアジド系感光剤を含有させたポジ型のレジスト材料を例に挙げた。また、中間層レジスト膜となるレジスト材料として、シリコンSi原子を含有する、シロキサンポリマーを骨格とするポリマーを例に挙げた。ここで、上述した半導体装置の製造方法において、下層レジスト膜あるいは中間層レジスト膜として適用されるレジスト材料について説明する。まず、三層レジストプロセスにおける従来の一般的な下層レジスト膜あるいは中間層レジスト膜として適用されているレジスト材料は、ベースポリマー、架橋剤、熱酸発生剤、溶媒から構成されている。このレジスト材料では、回転塗布後のベークによって熱酸発生剤の分解が起こり、レジスト材料膜中に酸が発生する。発生した酸により、ベースポリマーと架橋剤との架橋反応が起こる。これに対して、上述した半導体装置の製造方法に用いる下層レジスト膜あるいは中間層レジスト膜として適用されるレジスト材料は、感光性とアルカリ現像液に対する溶解性を備え、露光された部分が溶解除去されるポジ型の現像特性を有する。さらに、このレジスト材料は、高温ベーク処理あるいはキュア処理により硬化される特性を有する。下層レジスト材料について下層レジスト膜には、高いエッチング耐性とともに、下地の段差の平坦化と反射防止の効果が求められることから、ベースポリマーとして、一般的にフェノール樹脂のような芳香環を高濃度に含むものが適用される。また、下層レジスト膜では、この上に塗布される中間層レジスト膜となるレジスト材料とインターミキシングを起こさないように、ベースポリマーを架橋させてレジスト材料の溶媒に不溶化させる必要がある。上述した半導体装置の製造方法では、ノボラック系のベースポリマーに、ナフトキノンジアジド系感光剤を含有させたポジ型のレジスト材料を例に挙げた。下層レジスト膜となるレジスト材料としては、この他に、光酸発生剤PAGPhotoAcidGeneratorとポリビニルフェノール系ポリマーから構成される、化学増幅タイプのポジ型フォトレジスト材料を適用することもできる。図36に、そのような化学増幅型のポジ型フォトレジスト材料の構造の一例を示す。このポジ型フォトレジスト材料では、ベースポリマーとして、エチルアセタール化したポリビニルフェノールが適用され、光酸発生剤として、トリフルオロメタンスルホン酸トリフェニルスルホニウムが適用されている。また、このような化学増幅型のポジ型フォトレジスト材料を用いた場合において、露光光が照射された部分の反応を図37に示す。図37に示すように、露光光が照射されたポジ型フォトレジスト材料の部分では、光酸発生剤が光分解して酸プロトンが発生する。発生した酸は触媒となってベースポリマーのアセタール基を脱離させ、アルカリ現像液に可溶になる。下層レジスト膜となるレジスト材料のベースポリマーには、上記のノボラック系ポリマーあるいはポリビニルフェノール系ポリマーのようなベンゼン骨格を含むポリマーの他に、ナフタレン骨格、アントラセン骨格、フルオレン骨格、ピレン骨格等を含むポリマーも材料候補として挙げられ、これらのレジスト材料は、下層レジスト膜としてさらに高いエッチング耐性を持たせるのに有利である。光酸発生剤としては、スルホニウム塩あるいはヨードニウム塩がもっと効果的であるが、これらの他には、イミドスルホネート類、ジアゾメタン類あるいは有機ハロゲン化物等を用いてもよい。なお、下層レジスト膜となるレジスト材料としては、感光性とアルカリ現像液への溶解性を備えるとともに、高温ベーク処理、DUVキュア、電子線キュアあるいはアルゴン等のイオン注入によるキュア処理等によって硬化される特性を有するものであれば、上述したレジスト材料に限られない。また、レジスト材料に架橋剤が含まれていてもよい。中間層レジスト材料について中間層レジスト膜には、上層レジスト膜および下層レジスト膜に対してエッチング選択比をもたせるために、高濃度のシリコンSi原子を含有するポリマーが用いられる。また、この中間層レジスト膜と、その上に塗布する上層レジスト材料膜とがインターミキシングしないように、ポリマーを架橋させて上層レジスト膜となるレジスト材料の溶媒に中間層レジスト膜が溶けないようにする必要がある。レジスト材料としては、さらに、感光性とポジ型の現像特性を有する必要がある。上述した半導体装置の製造方法では、シリコンSi原子を含有するポリマーとしてシロキサンポリマーを骨格とするポリマーと光酸発生剤を含む感光性のポジ型レジスト材料を例に挙げた。中間層レジストのポリマーとしては、この他に、図38に示すように、アクリルポリマー等の骨格にシリコンSi原子を含有した基を含み、かつ、酸分解性あるいはアルカリ可溶性、光学特性、密着性、ガラス転移温度等を調整する側鎖を導入したシリコン側鎖型ポリマーを適用することもできる。また、光酸発生剤としては、スルホニウム塩およびヨードニウム塩が最も効果的あるが、これらの他に、イミドスルホネート類、ジアゾメタン類あるいは有機ハロゲン化物等を適用してもよい。露光光が照射されることによって、光酸発生剤が光分解して酸が発生する。発生した酸は触媒となってベースポリマーの酸分解基を分解し、アルカリ現像液に可溶になる。中間層レジスト膜となるレジスト材料としては、感光性とアルカリ現像液への溶解性を備えるとともに、高温ベーク処理、DUVキュア、電子線キュアあるいはアルゴン等のイオン注入によるキュア処理等によって硬化される特性を有するものであれば、上述したレジスト材料に限られない。また、レジスト材料に架橋剤が含まれていてもよい。上層レジスト材料について上述した半導体装置の製造方法では、上層レジスト膜となるレジスト材料として、ポジ型レジスト材料を例に挙げて、周辺露光処理を施す場合について説明した。上層レジスト膜となるレジスト材料としては、ポジ型レジスト材料に限られず、ネガ型レジスト材料を適用してもよい。この場合には、半導体基板の外周領域に位置する上層レジスト材料膜の部分に露光光を照射させないようにし、その外周領域に位置する上層レジスト材料膜の部分を現像処理によって除去すればよい。実施の形態2ここでは、多層レジストプロセスを適用したより具体的な半導体装置の製造方法の一例について説明する。まず、図39に示すように、半導体基板1の表面に熱酸化処理を施すことにより、絶縁膜19が形成される。その絶縁膜19上に、たとえば、ポリシリコン膜およびその金属シリサイド膜等を含む導電膜20が形成される。次に、ゲート電極をパターニングするための写真製版処理として、三層レジストプロセスが適用される。すなわち、図1~図21に示す一連の三層レジストプロセスと同様のプロセスが適用されて、図40に示すように、下層レジスト膜21、中間層レジスト膜22および上層レジスト膜23が形成される。半導体基板1におけるチップ形成領域CRでは、ゲート電極をパターニングするための上層レジスト膜23のレジストパターン23aが形成される。一方、半導体基板1における外周部PRでは、ハンプのない中間層レジスト膜22と下層レジスト膜21が露出している。次に、上層レジスト膜23のレジストパターン23aをマスクとして、中間層レジスト膜22にエッチングを施すことにより、レジストパターン23aが中間層レジスト膜22にレジストパターン22aとして転写され、さらに、中間層レジスト膜22のレジストパターン22aをマスクとして下層レジスト膜21にエッチングを施すことにより、レジストパターン23aが下層レジスト膜21にレジストパターン21aとして転写される。こうして、図41に示すように、ゲート電極をパターニングするための下層レジスト膜、中間層レジスト膜および上層レジスト膜によるレジストパターン23a,22a,21aが形成される。なお、図41では、上層レジスト膜23のレジストパターン23aまで残された状態が示されているが、少なくとも、下層レジスト膜21のレジストパターン21aが残されていればよい。次に、レジストパターン23a,22a,21aをマスクとして、導電膜20にエッチングを施すことにより、図42に示すように、ゲート電極20aが形成される。次に、そのゲート電極20aをマスクとして、半導体基板1に、たとえばn型の不純物を低いドーズ量をもって注入することにより、n型低濃度不純物領域24aが形成される図43参照。次に、ゲート電極20aを覆うように、絶縁膜図示せずが形成される。その絶縁膜に異方性エッチングを施すことにより、ゲート電極20aの側壁にサイドウォール絶縁膜25が形成される図43参照。次に、ゲート電極20aおよびサイドウォール絶縁膜25をマスクとして、n型の不純物を高いドーズ量をもって注入することにより、n型高濃度不純物領域24bが形成される。こうして、図43に示すように、半導体基板1の表面上にゲート絶縁膜19aを介在させて形成されたゲート電極20a、n型低濃度不純物領域24aおよびn型高濃度不純物領域24bを含むMOSMetalOxideSemiconductorトランジスタが形成される。次に、ゲート電極20a等を覆うように半導体基板1上に、たとえば、シリコン酸化膜等の層間絶縁膜26が形成される図44参照。次に、その層間絶縁膜26にコンタクトホールを形成するための写真製版処理として、三層レジストプロセスが適用される。すなわち、図1~図21に示す一連の三層レジストプロセスと同様のプロセスが適用されて、図44に示すように、下層レジスト膜27、中間層レジスト膜28および上層レジスト膜29が形成される。半導体基板1におけるチップ形成領域CRでは、コンタクトホールを形成するための上層レジスト膜29のレジストパターン29aが形成される。一方、半導体基板1における外周部PRでは、ハンプのない中間層レジスト膜28と下層レジスト膜27が露出している。次に、上層レジスト膜29のレジストパターン29aを、中間層レジスト膜28および下層レジスト膜27に転写し、コンタクトホールを形成するためのレジストパターン図示せずが形成される。そのレジストパターンをマスクとして、層間絶縁膜26に異方性エッチングを施すことにより、図45に示すように、n型高濃度不純物領域24bの表面を露出するコンタクトホール30が形成される。その後、レジストパターンが除去される。次に、図46に示すように、コンタクトホール内を充填するように、層間絶縁膜26上にバリアメタル等を含む所定の導電膜31が形成される。次に、その導電膜31をパターニングするための写真製版処理として、三層レジストプロセスが適用される。すなわち、図1~図21に示す一連の三層レジストプロセスと同様のプロセスが適用されて、図47に示すように、下層レジスト膜32、中間層レジスト膜33および上層レジスト膜34が形成される。半導体基板1におけるチップ形成領域CRでは、導電膜31をパターニングするための上層レジスト膜34のレジストパターン34aが形成される。一方、半導体基板1における外周部PRでは、ハンプのない中間層レジスト膜33と下層レジスト膜32が露出している。上層レジスト膜34のレジストパターン34aを、中間層レジスト膜33および下層レジスト膜32に転写し、導電膜をパターニングするためのレジストパターン図示せずが形成される。そのレジストパターンをマスクとして、導電膜31に異方性エッチングを施すことにより、図48に示すように、n型高濃度不純物領域24bに電気的に接続される配線31aが形成される。その後、下層レジスト膜32等が除去される。こうして、トランジスタを備えた半導体装置の主要部分が形成される。上述した、写真製版処理として三層レジストプロセスを適用した半導体装置の製造方法では、周辺露光処理を施すことにより、半導体基板におけるそれぞれ所定の外周領域に位置する下層レジスト材料膜の部分と中間層レジスト材料膜の部分とを現像液に可溶とし、その部分を現像液に溶解させてこれを除去することで、ハンプのない下層レジスト膜と中間層レジスト膜とを形成することができる。これにより、導電膜20、層間絶縁膜26、導電膜31等の被加工膜をパターニングした後の半導体基板1の外周部では、レジスト残渣あるいは被加工膜残渣が低減される。その結果、異物の発生による半導体装置の歩留まりの低下を抑制することができるとともに、膜剥がれによる半導体装置の信頼性劣化も抑制することができる。なお、上述した三層レジストプロセスは、実施の形態1あるいは実施の形態2において説明した工程に限られず、写真製版処理が行われる工程に広く適用することが可能である。また、写真製版処理としては、三層レジストプロセスに限られず、感光性レジストに転写されたレジストパターンを、被加工膜のエッチングとの関係でエッチング耐性を有し、そして、感光性を有するレジスト膜に転写するプロセスであれば、二層レジストプロセスあるいは四層以上のレジストプロセスにも適用が可能である。今回開示された実施の形態は例示であってこれに制限されるものではない。本発明は上記で説明した範囲ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲でのすべての変更が含まれることが意図される。"