炭化珪素基板と、前記基板上に形成されたn型炭化珪素層と、前記n型炭化珪素層の表面近傍に形成された複数のp型不純物領域と、前記p型不純物領域上の一部に形成されたp型オーミック電極と、前記p型不純物領域上の一部に、前記p型オーミック電極を覆うように形成された耐酸性のバリアメタル層と、前記バリアメタル層、p型不純物領域、及び前記n型炭化珪素層上に形成されたショットキー電極と、前記ショットキー電極上に形成された第1の電極と、前記炭化珪素基板の前記n型炭化珪素層が形成されていない側に形成された第2の電極と、を備えたことを特徴とする炭化珪素半導体装置。前記p型不純物領域の各々は前記n型炭化珪素層の表面近傍に形成された窪み部の底面から下方に向けて形成されており、前記p型オーミック電極が前記底面上の一部に形成されていることを特徴とする請求項1に記載の炭化珪素半導体装置。前記p型不純物領域の各々が凹部を有し、前記p型オーミック電極がその凹部内の一部に形成されていることを特徴とする請求項1に記載の炭化珪素半導体装置。前記バリアメタル層がMo、WSi2及びTiNからなる群から選択されたいずれか一つからなることを特徴とする請求項1から3のいずれか一項に記載の炭化珪素半導体装置。炭化珪素基板上にn型炭化珪素層を形成する工程と、前記n型炭化珪素層の表面近傍にドーパントを注入して複数のp型不純物領域を形成する工程と、前記p型不純物領域上の一部にp型オーミック電極を形成する工程と、前記p型不純物領域上の一部に、前記p型オーミック電極を覆うように耐酸性のバリアメタル層を形成する工程と、前記バリアメタル層、前記p型不純物領域、及び前記n型炭化珪素層上にショットキー電極を形成する工程と、を有することを特徴とする炭化珪素半導体装置の製造方法。炭化珪素基板上にn型炭化珪素層を形成する工程と、前記n型炭化珪素層の表面近傍に窪み部を形成する工程と、前記窪み部にドーパントを注入して複数のp型不純物領域を形成する工程と、前記p型不純物領域上の一部にp型オーミック電極を形成する工程と、前記窪み部内に、前記p型オーミック電極を覆うように耐酸性のバリアメタル層を形成する工程と、前記バリアメタル層、前記p型不純物領域、及び前記n型炭化珪素層上にショットキー電極を形成する工程と、を有することを特徴とする炭化珪素半導体装置の製造方法。炭化珪素基板上にn型炭化珪素層を形成する工程と、前記n型炭化珪素層の表面近傍にドーパントを注入して複数のp型不純物領域を形成する工程と、前記p型不純物領域の表面近傍の一部に凹部を形成する工程と、前記凹部内の一部にp型オーミック電極を形成する工程と、前記凹部内に、前記p型オーミック電極を覆うように耐酸性のバリアメタル層を形成する工程と、前記バリアメタル層、前記p型不純物領域、及び前記n型炭化珪素層上にショットキー電極を形成する工程と、を有することを特徴とする炭化珪素半導体装置の製造方法。ここで、p型半導体領域上にp型オーミック電極を形成した後、p型オーミック電極を覆うようにショットキー電極を形成するが、ショットキー電極を形成する前に、炭化珪素表面を清浄な状態にする必要があり、このために酸で洗浄処理するのが一般的である。しかしながら、このショットキー電極形成前の酸洗浄により、p型オーミック電極が酸に曝され、p型オーミック電極の表面が荒れ、その結果、この上に形成されるショットキー電極との電気的な接続性が損なわれることがある。また、p型オーミック電極が酸に曝された際、溶解し粒状になった電極材料がショットキー電極を形成する面に付着する可能性があり、その結果、SiC面上に形成されるショットキー電極との電気的なショットキー接続性が損なわれることがある。本発明は、上記事情を鑑みてなされたものであり、ショットキー電極形成前に酸洗浄を行ってもp型オーミック電極がその酸に曝されることなく、p型オーミック電極とショットキー電極との電気的接続が良好である炭化珪素半導体装置及びその製造方法を提供することを目的とする。本発明は、以下の手段を提供する。1炭化珪素基板と、前記基板上に形成されたn型炭化珪素層と、前記n型炭化珪素層の表面近傍に形成された複数のp型不純物領域と、前記p型不純物領域上の一部に形成されたp型オーミック電極と、前記p型不純物領域上の一部に、前記p型オーミック電極を覆うように形成された耐酸性のバリアメタル層と、前記バリアメタル層、p型不純物領域、及び前記n型炭化珪素層上に形成されたショットキー電極と、前記ショットキー電極上に形成された第1の電極と、前記炭化珪素基板の前記n型炭化珪素層が形成されていない側に形成された第2の電極と、を備えたことを特徴とする炭化珪素半導体装置。2前記p型不純物領域の各々は前記n型炭化珪素層の表面近傍に形成された窪み部の底面から下方に向けて形成されており、前記p型オーミック電極が前記底面上の一部に形成されていることを特徴とする前記1に記載の炭化珪素半導体装置。3前記p型不純物領域の各々が凹部を有し、前記p型オーミック電極がその凹部内の一部に形成されていることを特徴とする前記1に記載の炭化珪素半導体装置。4前記バリアメタル層がMo、WSi2及びTiNからなる群から選択されたいずれか一つからなることを特徴とする前記1から前記3のいずれか一つに記載の炭化珪素半導体装置。5炭化珪素基板上にn型炭化珪素層を形成する工程と、前記n型炭化珪素層の表面近傍にドーパントを注入して複数のp型不純物領域を形成する工程と、前記p型不純物領域上の一部にp型オーミック電極を形成する工程と、前記p型不純物領域上の一部に、前記p型オーミック電極を覆うように耐酸性のバリアメタル層を形成する工程と、前記バリアメタル層、前記p型不純物領域、及び前記n型炭化珪素層上にショットキー電極を形成する工程と、を有することを特徴とする炭化珪素半導体装置の製造方法。6炭化珪素基板上にn型炭化珪素層を形成する工程と、前記n型炭化珪素層の表面近傍に窪み部を形成する工程と、前記窪み部にドーパントを注入して複数のp型不純物領域を形成する工程と、前記p型不純物領域上の一部にp型オーミック電極を形成する工程と、前記窪み部内に、前記p型オーミック電極を覆うように耐酸性のバリアメタル層を形成する工程と、前記バリアメタル層、前記p型不純物領域、及び前記n型炭化珪素層上にショットキー電極を形成する工程と、を有することを特徴とする炭化珪素半導体装置の製造方法。7炭化珪素基板上にn型炭化珪素層を形成する工程と、前記n型炭化珪素層の表面近傍にドーパントを注入して複数のp型不純物領域を形成する工程と、前記p型不純物領域の表面近傍の一部に凹部を形成する工程と、前記凹部内の一部にp型オーミック電極を形成する工程と、前記凹部内に、前記p型オーミック電極を覆うように耐酸性のバリアメタル層を形成する工程と、前記バリアメタル層、前記p型不純物領域、及び前記n型炭化珪素層上にショットキー電極を形成する工程と、を有することを特徴とする炭化珪素半導体装置の製造方法。本発明の炭化珪素半導体装置によれば、p型不純物領域上の一部に形成されたp型オーミック電極と、p型不純物領域上の一部に、前記p型オーミック電極を覆うように形成された耐酸性のバリアメタル層と、バリアメタル層、p型不純物領域、及び前記n型炭化珪素層上に形成されたショットキー電極とを備えた構成を採用したので、当該炭化珪素半導体装置の製造工程においてショットキー電極形成前に酸洗浄を行ってもp型オーミック電極がその酸に曝されていないので、p型オーミック電極とショットキー電極との電気的接続が良好である。本発明の炭化珪素半導体装置の製造方法によれば、p型オーミック電極を覆うように耐酸性のバリアメタル層を形成する工程を備えた構成を採用したので、ショットキー電極形成前に酸洗浄を行ってもp型オーミック電極がその酸に曝されていないので、p型オーミック電極とショットキー電極との電気的接続が良好な炭化珪素半導体装置を製造することができる。以下、本発明を適用した実施形態の炭化珪素半導体装置及びその製造方法について、図を用いてその構成を説明する。なお、以下の説明で用いる図面は、特徴をわかりやすくするために便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などは実際と同じであるとは限らない。また、以下の説明において例示される材料、寸法等は一例であって、本発明はそれらに限定されるものではなく、その要旨を変更しない範囲で適宜変更して実施することが可能である。炭化珪素半導体装置第1の実施形態図1aは、本実施形態の炭化珪素半導体装置の一部の一例を示す断面模式図であり、図1bは、図1aの矩形で囲んだp型オーミック電極4の周辺の拡大図であって、後述する合金化前のものである。図1に示す炭化珪素半導体装置100は、炭化珪素基板1と、基板1上に形成されたn型炭化珪素層2と、n型炭化珪素層2の表面近傍に形成された複数のp型不純物領域3と、p型不純物領域3上の一部に形成されたp型オーミック電極4と、p型不純物領域3上の一部に、p型オーミック電極4を覆うように形成された耐酸性のバリアメタル層5と、バリアメタル層5、p型不純物領域3、及びn型炭化珪素層2上に形成されたショットキー電極6と、ショットキー電極6上に形成された第1の電極7と、炭化珪素基板1のn型炭化珪素層が形成されていない側に形成された第2の電極8と、を備えたことを特徴とする。また、図1に示す炭化珪素半導体装置100はさらに、複数のp型不純物領域3を取り囲むように、p型不純物領域3よりも低濃度のp型不純物領域11を備えている。炭化珪素半導体装置100を実際に使用する際には、第2の電極8上に裏面パッド電極を形成する等、公知の機能層を適宜加えることができる。炭化珪素基板1は例えば、4H-SiC単結晶基板を用いることができる。また、面方位はSi面を用いても、C面を用いてもよく、オフ角が設けられていてもよい。この炭化珪素基板1は、高濃度にn型不純物がドープされたn型半導体基板が望ましい。炭化珪素基板1上にはn型エピタキシャル層n型炭化珪素層2が形成されており、n型エピタキシャル層2には複数のp型不純物領域3が形成されている。これにより、p型不純物領域3とn型エピタキシャル層2との界面にはpn接合領域が形成され、ショットキーバリアダイオードの整流性が向上される。また、pn接合領域の間隔を狭くすることにより、リーク電流を小さくすることができる。図1bは、p型オーミック電極4の周辺の拡大図であって、後述する合金化前のものである。図1bに示すように、p型オーミック電極4は、p型不純物領域3側に設けられた第1合金層4aと、第1合金層4aを挟んでp型不純物領域3と反対側に設けられた第2合金層4bとの二層構造とすることができる。なお、電極の断面観察において二層構造が観察されるp型オーミック電極4は、オーミック特性が良好で且つ表面状態が良好な電極となっている。これは、後述する炭化珪素半導体装置の製造方法において説明するように、p型オーミック電極4の形成において、チタンを蒸着した後にアルミニウムを積層するという順序になっていることと関連している。従って、上記積層順序と異なる場合には、明確な層として観察されない。なお、第1合金層4aと第2合金層4bとの境界は、電子顕微鏡を用いて断面を観察した際にコントラストが異なる境界から定めることができる。p型オーミック電極4は、少なくともチタン、アルミニウムを含む二元系の合金層であるのが好ましい。そして、この合金層のチタンとアルミニウムの割合は、アルミニウムAlが40~70質量、チタンTiが20~50質量であることが好ましい。アルミニウムが40質量未満であると、オーミック性を示さないために好ましくなく、アルミニウムが70質量を越えると、余剰のアルミニウムが液相を形成して周囲に飛散し、SiO2等の保護膜と反応してしまうために好ましくない。また、Tiが20未満であると、余剰のアルミが周囲に飛散し、SiO2保護膜と反応してしまうために好ましくなく、50質量を超えるとオーミック性を示さないために好ましくない。図1に示すように、n型エピタキシャル層2とショットキー金属部6との界面には、金属と半導体との接合によって生じるショットキー障壁が形成され、ショットキー接合領域が形成される。これにより、炭化珪素半導体装置100の順方向の電圧降下を低くするとともに、スイッチング速度を速くすることができる。電極全体で前記ショットキー接合領域が占める面積の割合を大きくすることにより、順方向に電流を流したときの電圧降下を小さくして、電力損失を小さくすることができる図1に示すように、ショットキー接合とpn接合とは交互に配置され、MPS構造を構成している。バリアメタル層は、高融点を有し、ショットキー電極形成前に行う洗浄の際に用いる酸に対して耐性を有する金属からなるものであればよく、例えば、Mo、WSi2、TiNからなるものがあげられる。低濃度のp型不純物領域11は、ショットキー接合の周縁部素子の端部における電界集中を緩和するために設けることが好ましい。ショットキー接合の周縁部から周辺に向かう向きに不純物濃度が低くなるように構成されているのが好ましい。本実施形態の炭化珪素半導体装置100によれば、p型オーミック電極は耐酸性のバリアメタル層に覆われているので、当該炭化珪素半導体装置の製造工程においてショットキー電極形成前に酸洗浄を行ってもp型オーミック電極がその酸に曝されていないので、p型オーミック電極とショットキー電極との電気的接続が良好である。炭化珪素半導体装置第2の実施形態図2aは、本実施形態の炭化珪素半導体装置の一部の一例を示す断面模式図であり、図2bは、p型オーミック電極24の周辺の拡大図であって、後述する合金化前のものである。図2に示す炭化珪素半導体装置200は、第1の実施形態の炭化珪素半導体装置において、p型不純物領域23の各々はn型炭化珪素層2の表面近傍に形成された窪み部21の底面21aから下方に向けて形成されており、p型オーミック電極24は底面21a上の一部に形成されており、その底面21aの一部p型不純物領域23の一部の上にp型オーミック電極24を覆うように耐酸性のバリアメタル層25が形成されており、さらに、窪み部21内のバリアメタル層25及びp型不純物領域23上、並びに、n型炭化珪素層2上にショットキー電極26が形成されている点が特徴である。本実施形態の炭化珪素半導体装置200によれば、p型オーミック電極は耐酸性のバリアメタル層に覆われているので、当該炭化珪素半導体装置の製造工程においてショットキー電極形成前に酸洗浄を行ってもp型オーミック電極がその酸に曝されていないので、p型オーミック電極とショットキー電極との電気的接続が良好である。炭化珪素半導体装置第3の実施形態図3aは、本実施形態の炭化珪素半導体装置の一例を示す断面模式図であり、図3bは、p型オーミック電極34の周辺の拡大図であって、後述する合金化前のものである。図3に示す炭化珪素半導体装置300は、第1の実施形態の炭化珪素半導体装置において、p型不純物領域33の各々が凹部31を有し、p型オーミック電極34がその凹部31内の一部に形成されている、p型オーミック電極34は凹部31の底面31a上の一部に形成されており、その底面31aの一部p型不純物領域33の一部の上にp型オーミック電極34を覆うように耐酸性のバリアメタル層35が形成されており、さらに、凹部31内のバリアメタル層35及びp型不純物領域33上、並びに、n型炭化珪素層2上にショットキー電極36が形成されている点が特徴である。本実施形態の炭化珪素半導体装置300によれば、p型オーミック電極は耐酸性のバリアメタル層に覆われているので、当該炭化珪素半導体装置の製造工程においてショットキー電極形成前に酸洗浄を行ってもp型オーミック電極がその酸に曝されていないので、p型オーミック電極とショットキー電極との電気的接続が良好である。炭化珪素半導体装置の製造方法第1の実施形態本発明の第1の実施形態である炭化珪素半導体装置100の製造方法について説明する。図4~図11は、本実施形態のショットキーバリアダイオード100の製造方法の一例を説明するための断面模式図である。なお、図1で示した部材と同一の部材については同一の符号を付している。本実施形態の炭化珪素半導体装置の製造方法は、炭化珪素基板1上にn型炭化珪素層2を形成する工程と、n型炭化珪素層2の表面近傍にドーパントを注入して複数のp型不純物領域3を形成する工程と、p型不純物領域3上の一部にp型オーミック電極4を形成する工程と、p型不純物領域3上の一部に、p型オーミック電極4を覆うように耐酸性のバリアメタル層5を形成する工程と、バリアメタル層5、p型不純物領域3、及びn型炭化珪素層2上にショットキー電極6を形成する工程と、を有する。<n型炭化珪素層形成工程>まず、図4に示すように、SiC単結晶基板炭化珪素基板1上にn型エピタキシャル層n型炭化珪素層2を形成する。次に、n型エピタキシャル層n型炭化珪素層2上を清浄化するために、基板を洗浄するのが好ましい。洗浄としては例えば、硫酸過酸化水素、水酸化アンモニウム過酸化水素、塩酸過酸化水素、フッ酸水溶液等を用いていわゆるRCA洗浄を行う。<p型不純物領域形成工程>次に、図4に示すように、例えばCVD法により、n型エピタキシャル層2上に酸化膜を形成する。次に、酸化膜上にレジストを塗布した後、ステッパーにより、p型不純物領域3及びそのp型不純物領域3よりも低濃度のp型不純物領域11に対応する窓部を有するフォトレジストパターンを形成する。任意の好適な公知のフォトリソグラフィ法によるパターニングを行うことができるが、ステッパーを用いることにより微細パターンからなるフォトレジストパターンを形成できる。その後、酸化膜をドライエッチングしてp型不純物領域3及びp型不純物領域11に対応する窓部を形成する。次に、窓部が形成された酸化膜をマスクとして用いて、p型不純物となるアルミニウムまたはボロンをn型エピタキシャル層2にイオン注入する。その後、再び酸化膜上にレジストを塗布した後、ステッパーにより、p型不純物領域3に対応する窓部を有するフォトレジストパターンを形成、その後、酸化膜をドライエッチングしてp型不純物領域3に対応する窓部を形成する。次に、窓部が形成された酸化膜をマスクとして用いて、p型不純物となるアルミニウムまたはボロンをn型エピタキシャル層2にイオン注入する。その後、酸化膜を除去する。次に、n型エピタキシャル層2上に、スパッタ法により炭化膜例えば、カーボン膜を形成した後、イオン注入を行ったp型不純物の活性化を行うため、高温の熱処理例えば、1700°Cの熱処理を不活性ガス雰囲気または真空中で行う。その後、炭化膜を除去する。これにより、p型不純物領域3及びp型不純物領域11を形成する。なお、炭化膜は、スパッタ法の代わりに、有機物を塗布した後、熱処理をして形成してもよい。図5はp型不純物領域3及びp型不純物領域11を形成後の時点の状態を示す断面工程図である。<保護膜形成工程>次に、p型不純物領域3及びp型不純物領域11を形成したn型エピタキシャル層2上に、例えば、CVD法により、シリコン酸化膜SiO2からなる表面保護膜7を形成する。図6は、この時点の状態を示す断面工程図である。<裏面オーミック電極第2の電極形成工程>次に、例えばスパッタ法または蒸着法で、p型不純物領域3、11を形成したSiC単結晶基板1の裏面に、例えば、Niからなる金属膜を形成する。次に、熱処理例えば、950°Cの熱処理を不活性ガス雰囲気または真空中で行って、裏面オーミック電極8とする。これにより、裏面オーミック電極8は、SiC単結晶基板1の裏面と良好なオーミックコンタクトを形成する。図7は、この時点の状態を示す断面工程図である。次に、図8に示すように、表面保護膜7を除去する。なお、表面保護膜7を除去しないで、次の工程において形成するシリコン酸化膜SiO2膜12の替わりに用いたり、又は、表面保護膜7の上にシリコン酸化膜SiO2膜12を積層して、表面保護膜で用いたシリコン酸化膜とシリコン酸化膜SiO2膜12とからなるシリコン酸化膜マスクとして用いてもよい。<p型オーミック電極形成工程>次に、p型不純物領域3上の一部に、リフトオフ法やエッチング法等の方法を用いて所望の大きさのp型オーミック電極4を形成する。本工程について、図9~図13を用いて説明する。図9~図13は本実施形態の炭化珪素半導体装置の一例を示す断面模式図であって、一つのp型不純物領域3近傍の拡大図である。p型オーミック電極4の形成は、p型不純物領域3、11を形成したn型エピタキシャル層2上にチタンを積層する工程チタン積層工程と、積層された前記チタンの上方にアルミニウムを積層する工程アルミニウム積層工程と、熱処理により合金化する工程熱処理工程とから概略構成されている。なお、p型オーミック電極4は合金化前も合金化後も図面上は同様な模様で示している。以下では、リフトオフ法を用いた場合について説明する。チタン積層工程まず、前処理として基板を洗浄する。洗浄としては、例えば硫酸過酸化水素、アンモニア過酸化水素、フッ酸水溶液、塩酸過酸化水素、フッ酸水溶液等を用いていわゆるRCA洗浄する。次に、図9に示すように、シリコン酸化膜SiO2膜12を例えば、CVD法により全面に堆積する。次に、図10に示すように、シリコン酸化膜12上にレジストを塗布した後、そのレジスト層13にステッパーにより、p型オーミック電極4を形成する領域p型不純物領域3の一部に対応する部分に開口13aを有するレジストパターンを形成する。任意の好適な公知のフォトリソグラフィ法によるパターニングを行うことができるが、ステッパーを用いることにより微細パターンからなるレジストパターンを形成することができる。次に、図11に示すように、シリコン酸化膜12のうち、レジストによって覆われていない部分を例えばバッファードフッ酸または希フッ酸によるウェットエッチングして除去する。この際、ウェットエッチングの条件を調整することにより、図11に示すように、平面視してレジストの開口より大きな範囲のシリコン酸化膜12を除去することができる言い換えると、レジストでp型オーミック電極を形成しない場所を覆うようにレジストパターンを形成する。。具体的には、図10の開口部直下の酸化膜12をn型エピタキシャル層1に至るまで溶解させるよりも長い時間エッチングすることにより得られる。このように、レジスト層13の開口13aよりもシリコン酸化膜12の開口12aを広く形成することにより、図12に示すように、チタン層4aとアルミニウム層4bの積層構造をシリコン酸化膜12から離間させることができる。これにより、その積層構造の合金化の際の加熱によって溶融した金属がシリコン酸化膜12上に飛散してしまうことが回避できる。シリコン酸化膜12の側面と積層構造との離間距離d1は、レジスト層13の開口13aの大きさ及びシリコン酸化膜12の開口12aの大きさを調整することにより、所望の距離に調整できる。ここで、シリコン酸化膜12の除去はドライエッチングを用いてもよい。次に、図12に示すように、スパッタ法または蒸着法を用いて、全面にチタン層14aを積層する。これにより、合金からなるp型オーミック電極4のうち、まずチタン層4aがp型不純物領域3上の一部に形成される。本実施形態では、図12に示すように、先に形成したレジストパターンを用いてセルフアラインにチタン層4aをp型不純物領域3上の一部に形成することができる。アルミニウム積層工程次に、図12に示すように、引き続いて、スパッタ法または蒸着法を用いて、チタン層14a上に全面にアルミニウム層14bを積層する。これにより、合金からなるp型オーミック電極4のうち、アルミニウム層4bがチタン層4a上に形成される。本実施形態では、図12に示すように、先に形成したレジストパターンを用いてセルフアラインにアルミニウム層4bをp型不純物領域3上の一部に形成することができる。その後、図13に示すように、リフトオフを行うことにより、チタン層4aとアルミニウム層4bの積層構造を形成することができる。チタン層4aとアルミニウム層4bの積層構造を形成する工程は、シリコン酸化膜12のパターンを形成した後、全面にチタン層、アルミニウム層を堆積し、チタン層、アルミニウム層のうち残す部分にのみをレジストで覆い、次いでエッチングを行うことにより実施してもよい。エッチング方法は、ウェットエッチングを用いても、ドライエッチングを用いてもよい。ここで、チタン層4a及びアルミニウム層4bの膜厚は、それぞれ10~10000Åであることが好ましく、100~1000Åがより好ましく、500~1000Åが特に好ましい。チタン層14a及びアルミニウム層14bの膜厚が10Å未満であるとオーミック接合に充分な電極層が形成できないために好ましくなく、10000Åを超えると周囲の絶縁膜等に影響が出るおそれがあるために好ましくない。また、本実施形態では、p型オーミック電極4を形成する際のチタンとアルミニウムとの積層順序を上記のように規定することを特徴とするものである。熱処理工程次に、積層されたチタン層4aとアルミニウム層4bとを熱処理により合金化してp型オーミック電極4を形成することができる。熱処理には、赤外線ランプ加熱装置RTA装置等を用いることができる。装置の真空度は、低い方が好ましく、3×10-4Pa以下とすることがより好ましい。先ず、表面の水分を除去して膜の密着性を向上させるため室温から100°Cに加熱し、その後熱処理温度まで昇温する。熱処理温度は、880~930°Cが好ましく、890~910°Cがより好ましい。熱処理温度が880°C未満であると合金化反応が充分に促進しないため好ましくなく、930°Cを超えると拡散の制御が困難となって所望の合金組成を得られないために好ましくない。また、熱処理時間は、1~5分が好ましく、1~3分がより好ましい。熱処理時間が1分未満であると合金化反応が充分に促進しないため好ましくなく、5分を超えると基板との反応が進行しすぎてしまい電極の表面が荒れてしまうために好ましくない。なお、熱処理は、不活性ガス雰囲気で行うことが好ましく、アルゴン雰囲気で行うことがより好ましい。このようにして、チタン-アルミニウムからなるニ元系の合金膜を形成する。<バリアメタル形成工程>次に、p型不純物領域3上の一部に、p型オーミック電極4を覆うように耐酸性のバリアメタル層5を形成する。本工程について、図14~図18を用いて説明する。図14~図18は本実施形態の炭化珪素半導体装置の一例を示す断面模式図であって、一つのp型不純物領域3近傍の拡大図である。まず、図14に示すように、全面に例えば、スパッタ法によってバリアメタル層を構成する材料からなる層15を成膜する。すなわち、p型不純物領域3、p型オーミック電極4、及び、シリコン酸化膜12上にバリアメタル層15を成膜する。スパッタ法に限らず、他の手法例えば、蒸着法を用いてもよい。バリアメタル層5を構成する金属としては、高融点を有し、耐酸性の金属が好ましく、例えば、Mo、WSi2、TiNを挙げることができる。次に、シリコン酸化膜12上にレジストを塗布した後、図15に示すように、シリコン酸化膜12の開口12aにレジストが残るようなパターンを有するレジスト層16を形成する。次に、そのレジストをマスクとしてウェットエッチング又はドライエッチングを行って、図16に示すように、p型不純物領域3上にp型オーミック電極4を覆うバリアメタル層5を形成することができる。次に、図17に示すように、レジスト層16を除去する。さらに、図18に示すように、シリコン酸化膜12を除去することにより、p型不純物領域3上の一部に、p型オーミック電極4を覆うように耐酸性のバリアメタル層5を形成することができる。本発明に係る炭化珪素半導体装置の製造方法では、p型オーミック電極4を覆うようにバリアメタル層5を形成することによって、ショットキー電極形成前に酸洗浄を行ってもp型オーミック電極4がその酸に曝されないので、p型オーミック電極とショットキー電極との良好な電気的接続を形成することができる。図19はp型オーミック電極4を形成後の状態を示す断面工程図である。<表面酸処理工程>上記工程までに形成した構造体p型オーミック電極周辺にシリコン酸化膜12が残っているものについて、続くショットキー電極形成工程の前に、表面酸処理酸洗浄を行うことにより、半導体表面を清浄な状態にすることができる。表面酸処理酸洗浄は例えば、バッファードフッ酸又は希フッ酸に浸漬して行うことができる。<ショットキー電極形成工程>次に、バリアメタル層5、p型不純物領域3、及びn型炭化珪素層2上に形成されたショットキー電極6を形成する。p型オーミック電極4を形成したn型エピタキシャル層2上にショットキー電極となる金属を堆積し、フォトレジスト等で電極パターンを形成してエッチングし、ショットキー電極6を形成する。また、この工程は、レジストを塗布した後、フォトレジストパターンを形成し、次に、スパッタ法または蒸着法で、窓部を形成したレジスト上に、例えば、チタンまたはモリブデンなどからなる金属膜を形成し、上記レジストを除去リフトオフすることにより、窓部に形成された金属膜のみをバリアメタル層5、p型不純物領域3、及びn型炭化珪素層2を覆うように残してもよい。次に、ショットキー障壁制御のための熱処理例えば、600~700°Cでの熱処理を不活性ガス雰囲気で行い、ショットキー障壁が制御されたショットキー電極6を形成する。ショットキー電極6は、SiC単結晶基板1に接続され、ショットキーコンタクトを形成している。図20は、この時点の状態を示す断面工程図である。<表面パッド電極第1の電極形成工程>次に、ショットキー電極6を形成したn型エピタキシャル層2上にレジストを塗布した後、露光現像により、フォトレジストパターンを形成する。次に、蒸着法により、窓部を形成したレジスト上に、例えば、アルミニウムからなる金属膜を形成する。スパッタ法又はメッキ等によって形成してもよい。次に、上記レジストを除去リフトオフすることにより、窓部に形成された金属膜のみをショットキー電極6を覆うように残すことができる。これにより、ショットキー電極6に接続された表面パッド電極7を形成する。図21は、この時点の状態を示す断面工程図である。<パッシベーション膜形成工程>次に、表面パッド電極7を形成したN型エピタキシャル層2上に、パッシベーション膜を塗布する。パッシベーション膜としては例えば、感光性ポリイミド膜を用いる。次に、露光現像により、パターン化されたパッシベーション膜12を形成する。図11は、この時点の状態を示す断面工程図であって、表面パッド電極7の表面の一部が露出され、表面パッド電極7の端部7cのみを覆うようにパッシベーション膜12が形成する。<裏面パッド電極形成工程>最後に、スパッタ法で、裏面オーミック電極第2の電極8上に、裏面パッド電極として、例えば、Ni/Agなどからなる2層の金属膜を形成する。図22は、この時点の状態を示す断面工程図である。以上の工程を行って、図1に示すショットキーバリアダイオード100を作製することができる。変形例上述したp型オーミック電極形成を以下の工程で行うことができる。上述した工程のうち、相違する工程について以下に説明する。この工程では図10~図12で示した工程に替えて、図23~図27で示した工程を行う。まず、図23に示すように、シリコン酸化膜12上にレジストを塗布した後、平面視して形成予定のp型オーミック電極4の大きさよりも大きな開口13Aaを有するレジスト層13Aを形成する。次に、図24に示すように、シリコン酸化膜12のうち、レジスト層によって覆われていない部分をウェットエッチング又はドライエッチングによって除去する。これにより、シリコン酸化膜12にはレジスト層13Aの開口13Aaの大きさに対応する開口12Aが形成される。レジスト層13Aの開口13Aaと同程度の大きさの開口12Aを形成するためには、ドライエッチングの方が好ましい。次に、図25に示すように、レジスト層を除去する。次に、図26に示すように、シリコン酸化膜12上に再度、レジストを塗布した後、そのレジスト層16に、p型オーミック電極4を形成する領域p型不純物領域3の一部に対応する部分に開口16aを有すると共にその開口16aからSiC単結晶基板1に向かって逆テーパを有するレジストパターンを形成する。すなわち、レジスト層16はSiC単結晶基板1から遠い側の開口16aから次第にその開口は大きくなり、SiC単結晶基板1に最も近い部分の開口16bは最も大きい。レジストパターンで逆テーパを形成するには、いわゆる反転露光を行う。具体的には、市販されているネガ型レジストを塗布し、露光、ベーキング、全面露光、現像する。露光全面露光条件と、ベーキング条件、全面露光条件を調整することで好適な逆テーパ形状を得ることができる。次に、全面にチタン層14a及びアルミニウム層14bを積層し、その後、図27に示すように、リフトオフを行うことにより、チタン層4aとアルミニウム層4bの積層構造を形成することができる。このチタン層4aとアルミニウム層4bの積層構造は、その平面視した大きさは、レジスト層16のSiC単結晶基板1から遠い側の開口16aの大きさに対応しており、図27に示すように、チタン層4aとアルミニウム層4bの積層構造をシリコン酸化膜12から離間させることができる。これにより、その積層構造の合金化の際の加熱によって溶融した金属がシリコン酸化膜12上に飛散してしまうことが回避できる。シリコン酸化膜12の側面と積層構造との離間距離d2は、レジスト層16の開口16aの大きさ及びシリコン酸化膜12の開口12aの大きさを調整することにより、所望の距離に調整できる。炭化珪素半導体装置の製造方法第2の実施形態本発明の第2の実施形態である炭化珪素半導体装置200の製造方法について説明する。図28~図31は、本実施形態のショットキーバリアダイオード200の製造方法の一例を説明するための断面模式図であって、一つのp型不純物領域23近傍の拡大図である。なお、図1~図27で示した部材と同一の部材については同一の符号を付している。本実施形態の炭化珪素半導体装置の製造方法は、炭化珪素基板1上にn型炭化珪素層2を形成する工程と、n型炭化珪素層2の表面近傍に窪み部21を形成する工程と、窪み部21にドーパントを注入して複数のp型不純物領域23を形成する工程と、p型不純物領域23上の一部にp型オーミック電極24を形成する工程と、窪み部21内に、p型オーミック電極24を覆うように耐酸性のバリアメタル層25を形成する工程と、バリアメタル層25、p型不純物領域23、及びn型炭化珪素層23上にショットキー電極を形成する工程と、を有する。<n型炭化珪素層形成工程>まず、SiC単結晶基板炭化珪素基板1上にn型エピタキシャル層n型炭化珪素層2を形成する。<窪み部形成工程>次に、n型エピタキシャル層2の表面近傍に窪み部21を形成する。この工程は以下ように行うことができる。図28に示すように、例えばCVD法により、n型エピタキシャル層2上に酸化膜22を形成する。次に、その酸化膜22上にレジストを塗布した後、そのレジスト層に窪み部21に対応する窓部を有するフォトレジストパターンを形成する。その後、酸化膜22をドライエッチングしてp型不純物領域23及びp型不純物領域11を形成するための窓部22aを形成する。次に、図28に示すように、窓部22aが形成された酸化膜22をマスクとして用いて、ドライエッチングにより、n型エピタキシャル層2の表面に深さ100~1000nm程度の窪み部21を形成する。100nmよりも浅いと、上面がn型炭化珪素層2の表面よりも低い位置にあるp型オーミック電極24を形成するのが困難であり、1000nmよりも深いと、エッチングに時間がかかり過ぎるからである。ドライエッチングの条件としては例えば、エッチングガスにSF6、希釈ガスにAr、圧力は1Pa、RF出力は500W程度で行うことができる。SiO2等の酸化膜マスクや、SiN等の窒化膜マスクを用いてドライエッチングを行ってもよい。<p型不純物領域形成工程>次に、図29に示すように、窓部22aが形成された酸化膜22をマスクとして用いて、p型不純物となるアルミニウムまたはボロンをn型エピタキシャル層2の窪み部21の底部にイオン注入してp型不純物領域23及びp型不純物領域11を形成する。次に、酸化膜22を除去した後、注入したイオンの活性化を行うために熱処理を行う。<保護膜形成工程>次に、第1実施形態及びその変形例と同様な工程により、p型不純物領域23及びp型不純物領域11を形成したn型エピタキシャル層2上に、例えば、CVD法により、シリコン酸化膜SiO2からなる表面保護膜図示せずを形成する。<裏面オーミック電極第2の電極形成工程>次に、第1の実施形態と同様に、例えばスパッタ法または蒸着法で、p型不純物領域23、11を形成したSiC単結晶基板1の裏面に、例えば、Niからなる金属膜図示せずを形成する。次に、熱処理例えば、950°Cの熱処理を不活性ガス雰囲気または真空中で行って、裏面オーミック電極図示せずとする。これにより、裏面オーミック電極は、SiC単結晶基板1の裏面と良好なオーミックコンタクトを形成する。<p型オーミック電極形成工程>次に、図30に示すように、n型エピタキシャル層2の窪み部21内のp型不純物領域23上に、p型オーミック電極24を形成する。p型オーミック電極形成工程は、第1実施形態及びその変形例と同様な工程で行うことができる。<バリアメタル形成工程>次に、図30に示すように、窪み部21内のp型不純物領域23上の一部に、p型オーミック電極24を覆うように耐酸性のバリアメタル層25を形成する。バリアメタル形成工程は、第1実施形態と同様な工程で行うことができる。バリアメタル層25を形成することによって、ショットキー電極形成前に酸洗浄を行ってもp型オーミック電極4がその酸に曝されないので、p型オーミック電極とショットキー電極との良好な電気的接続を形成することができる。<表面酸処理工程>上記工程までに形成した構造体p型オーミック電極周辺にシリコン酸化膜22が残っているものについて、続くショットキー電極形成工程の前に、表面酸処理酸洗浄を行うことにより、半導体表面を極めて清浄な状態にすることができる。表面酸処理酸洗浄は例えば、バッファードフッ酸又は希フッ酸に浸漬して行うことができる。<ショットキー電極形成工程>次に、図31に示すように、バリアメタル層25、p型不純物領域23、及びn型炭化珪素層22上に形成されたショットキー電極26を形成する。ショットキー電極形成工程は、第1実施形態と同様な工程で行うことができる。<表面パッド電極第1の電極形成工程>次に、ショットキー電極26上に表面パッド電極を形成する。表面パッド電極形成工程は、第1実施形態と同様な工程で行うことができる。<パッシベーション膜形成工程>次に、第1実施形態と同様に、表面パッド電極7の表面の一部が露出され、表面パッド電極の端部のみを覆うようにパッシベーション膜を形成する。パッシベーション膜形成工程は、第1実施形態と同様な工程で行うことができる。<裏面パッド電極形成工程>最後に、スパッタ法で、裏面オーミック電極上に、裏面パッド電極として、例えば、Ni/Agなどからなる2層の金属膜を形成する。裏面パッド電極形成工程は、第1実施形態と同様な工程で行うことができる。以上の工程を行って、図2に示すショットキーバリアダイオード200を作製することができる。炭化珪素半導体装置の製造方法第3の実施形態本発明の第3の実施形態である炭化珪素半導体装置300の製造方法について説明する。図32~図37は、本実施形態のショットキーバリアダイオード300の製造方法の一例を断面模式図であって、一つのp型不純物領域33近傍の拡大図である。なお、図1~図22で示した部材と同一の部材については同一の符号を付している。本実施形態の炭化珪素半導体装置の製造方法は、炭化珪素基板1上にn型炭化珪素層2を形成する工程と、n型炭化珪素層2の表面近傍にドーパントを注入して複数のp型不純物領域33を形成する工程と、p型不純物領域33の表面近傍の一部に凹部31を形成する工程と、凹部31内の一部にp型オーミック電極34を形成する工程と、凹部31内に、p型オーミック電極34を覆うように耐酸性のバリアメタル層35を形成する工程と、バリアメタル層35、p型不純物領域33、及びn型炭化珪素層2上にショットキー電極36を形成する工程と、を有する。<n型炭化珪素層形成工程>次に、SiC単結晶基板炭化珪素基板1上にn型エピタキシャル層n型炭化珪素層2を形成する。<p型不純物領域形成工程>次に、図33に示すように、n型エピタキシャル層2の表面近傍に複数のp型不純物領域33及びp型不純物領域11を形成する。この工程は以下のように行うことができる。まず、図32に示すように、例えば、フォトリソグラフィ法及びエッチング法を用いて、窓部32aを有する酸化膜からなるマスク32を形成する。このマスク32を用いて、p型不純物となるアルミニウムまたはボロンをn型エピタキシャル層2の窓部32aによって露出された部分にイオン注入して複数のp型不純物領域33及びp型不純物領域11を形成する。次に、酸化膜32を除去した後、注入したイオンの活性化を行うために熱処理を行う。<凹部形成工程>次に、p型不純物領域33の表面近傍の一部にp型オーミック電極を形成するための凹部31を形成する。この工程は以下のように行うことができる。まず、図34に示すように、全面にレジストを塗布した後、p型不純物領域33に形成する凹部に対応した窓部41aを有するフォトレジストパターン41を形成する。次に、図35に示すように、窓部41aを有するレジストマスク41を用いてドライエッチングにより、p型不純物領域33の表面に深さ100~300nm程度の凹部31を形成する。100nmよりも浅いと、上面がn型炭化珪素層2の表面よりも低い位置にあるp型オーミック電極34を形成するのが困難であり、300nmよりも深いと、エッチングに時間がかかり過ぎるからである。ドライエッチングの条件としては例えば、エッチングガスにSF6、希釈ガスにAr、圧力は1Pa、RF出力は500W程度で行うことができる。SiO2等の酸化膜マスクや、SiN等の窒化膜マスクを用いてドライエッチングを行ってもよい。<保護膜形成工程>次に、第1実施形態及びその変形例と同様な工程により、p型不純物領域33及びp型不純物領域11を形成したn型エピタキシャル層2上に、例えば、CVD法により、シリコン酸化膜SiO2からなる表面保護膜図示せずを形成する。<裏面オーミック電極第2の電極形成工程>次に、第1の実施形態と同様に、例えばスパッタ法または蒸着法で、p型不純物領域33、11を形成したSiC単結晶基板1の裏面に、例えば、Niからなる金属膜図示せずを形成する。次に、熱処理例えば、950°Cの熱処理を不活性ガス雰囲気または真空中で行って、裏面オーミック電極図示せずとする。これにより、裏面オーミック電極は、SiC単結晶基板1の裏面と良好なオーミックコンタクトを形成する。<p型オーミック電極形成工程>次に、図36に示すように、n型エピタキシャル層2の凹部31内のp型不純物領域33上に、p型オーミック電極34を形成する。p型オーミック電極形成工程は、第1実施形態及びその変形例と同様な工程で行うことができる。<バリアメタル形成工程>次に、図36に示すように、凹部31内のp型不純物領域33上の一部に、p型オーミック電極34を覆うように耐酸性のバリアメタル層35を形成する。バリアメタル形成工程は、第1実施形態と同様な工程で行うことができる。バリアメタル層35を形成することによって、ショットキー電極形成前に酸洗浄を行ってもp型オーミック電極34がその酸に曝されないので、p型オーミック電極とショットキー電極との良好な電気的接続を形成することができる。<表面酸処理工程>上記工程までに形成した構造体p型オーミック電極周辺にシリコン酸化膜12が残っているものについて、続くショットキー電極形成工程の前に、表面酸処理酸洗浄を行うことにより、半導体表面を極めて清浄な状態にすることができる。表面酸処理酸洗浄は例えば、バッファードフッ酸又は希フッ酸に浸漬して行うことができる。<ショットキー電極形成工程>次に、図37に示すように、バリアメタル層35、p型不純物領域33、及びn型炭化珪素層2上に形成されたショットキー電極36を形成する。ショットキー電極形成工程は、第1実施形態と同様な工程で行うことができる。<表面パッド電極第1の電極形成工程>次に、第1実施形態と同様に、ショットキー電極36上に表面パッド電極を形成する。表面パッド電極形成工程は、第1実施形態と同様な工程で行うことができる。<パッシベーション膜形成工程>次に、第1実施形態と同様に、表面パッド電極の表面の一部が露出され、表面パッド電極の端部のみを覆うようにパッシベーション膜を形成する。パッシベーション膜形成工程は、第1実施形態と同様な工程で行うことができる。<裏面パッド電極形成工程>最後に、スパッタ法で、裏面オーミック電極上に、裏面パッド電極として、例えば、Ni/Agなどからなる2層の金属膜を形成する。裏面パッド電極形成工程は、第1実施形態と同様な工程で行うことができる。以上の工程を行って、図3に示すショットキーバリアダイオード200を作製することができる。