各プロセッサコアが第1の供給電圧および第1のクロック信号を動的に受け取るように構成されているマルチコアプロセッサの第1のプロセッサコアのセットと、各プロセッサコアが第2の供給電圧および第2のクロック信号を動的に受け取るように構成されているマルチコアプロセッサの第2のプロセッサコアのセットと、前記第1のプロセッサコアのセットと前記第2のプロセッサコアのセットとの間の通信を円滑化するように構成されている、前記第1のプロセッサコアのセットに結合され、前記第2のプロセッサコアのセットにも結合されたインターフェースブロックとを備える、マルチコアプロセッサ。前記インターフェースブロックが、前記第1のプロセッサコアのセットから前記第2のプロセッサコアのセットへ進む第1の信号について、前記第2の供給電圧を基準とし、前記第1のプロセッサコアのセットと関連付けられる第1の論理レベルを前記第2のプロセッサコアのセットと関連付けられる第2の論理レベルへ変換するように適合されている第1のレベルシフタをさらに備える、請求項1に記載のマルチコアプロセッサ。前記インターフェースブロックが、前記第2のプロセッサコアのセットから前記第1のプロセッサコアのセットへ進む第2の信号について、前記第1の供給電圧を基準とし、前記第2のプロセッサコアのセットと関連付けられる第2の論理レベルを前記第1のプロセッサコアのセットと関連付けられる第1の論理レベルへ変換するように適合されている第2のレベルシフタをさらに備える、請求項1に記載のマルチコアプロセッサ。前記インターフェースブロックが、前記第1のプロセッサコアのセットのうちの1つまたは複数のプロセッサコアと前記第2のプロセッサコアのセットのうちの1つまたは複数のプロセッサコアとの間の通信のために前記第1のクロック信号と前記第2のクロック信号との同期をとるように構成された同期装置をさらに備える、請求項1に記載のマルチコアプロセッサ。前記第1のプロセッサコアのセットおよび前記第2のプロセッサコアのセットが、マルチコアプロセッサの周囲に位置する1つまたは複数の制御ブロックから1つまたは複数の制御信号を受け取るように構成されている、請求項1に記載のマルチコアプロセッサ。前記第1のプロセッサコアのセットがマルチコアプロセッサの第1の領域に位置し、前記第2のプロセッサコアのセットがマルチコアプロセッサの第2の領域に位置する、請求項1に記載のマルチコアプロセッサ。前記第1の領域と前記第2の領域とがマルチコアプロセッサの重なり合う領域である、請求項6に記載のマルチコアプロセッサ。前記第1の領域と前記第2の領域とがマルチコアプロセッサの重なり合わない領域である、請求項6に記載のマルチコアプロセッサ。前記第1の領域がマルチコアプロセッサの第1行に対応し、前記第2の領域がマルチコアプロセッサの第2行に対応する、請求項6に記載のマルチコアプロセッサ。前記インターフェースブロックが、前記第1のクロック信号および/または前記第2のクロック信号のうちの1つまたは複数が変化したと判定されるときに、前記第1のプロセッサコアのセットと前記第2のプロセッサコアのセットとの間の通信をアイドル状態にするように構成されている、請求項1に記載のマルチコアプロセッサ。前記インターフェースブロックが、前記第1のクロック信号および/または前記第2のクロック信号のうちの1つまたは複数が安定したと判定された後で、前記第1のプロセッサコアのセットと前記第2のプロセッサコアのセットとの間の通信を再開するように構成されている、請求項10に記載のマルチコアプロセッサ。前記第1のプロセッサコアのセットが前記第2のプロセッサコアのセットに隣接しており、前記1つまたは複数の制御ブロックが、前記第1の供給電圧と前記第2の供給電圧とを、前記第1の供給電圧と前記第2の供給電圧との差分関係を維持するように選択するように構成されている、請求項5に記載のマルチコアプロセッサ。前記差分関係が、前記第1のプロセッサコアのセットと関連付けられる出力電圧レベルを、前記第2のプロセッサコアのセットと関連付けられる許容入力電圧レベル内とすることに基づくものである、請求項12に記載のマルチコアプロセッサ。前記第1のプロセッサコアのセットおよび前記第2のプロセッサコアのセットが、前記第1のプロセッサコアのセットと前記第2のプロセッサコアのセットとの実質的に中央にある共通域に位置する1つまたは複数の制御ブロックから1つまたは複数の制御信号を受け取るように構成されている、請求項1に記載のマルチコアプロセッサ。第1のプロセッサコアのセットと第2のプロセッサコアのセットとを有する複数のプロセッサコアを含むマルチコアプロセッサにおける通信を管理するための方法であって、前記第1のプロセッサコアのセットについてのクロック周波数変更要求に応答して、前記複数のプロセッサコアのうちの1つまたは複数との通信をアイドル状態にするステップと、前記第1のプロセッサコアのセットと関連付けられた第1の位相ロックループ動作が第1のロック信号を取得し、前記第2のプロセッサコアのセットと関連付けられた第2の位相ロックループ動作も第2のロック信号を取得したと判定した後で、前記複数のプロセッサコアのうちの1つまたは複数との通信を再開するステップとを含む、方法。通信を再開する前記ステップが、前記マルチコアプロセッサ内の前記第1のプロセッサコアのセットに隣接する第3のプロセッサコアのセットと関連付けられた第3の位相ロックループ動作が第3のロック信号を取得したと判定するステップをさらに含む、請求項15に記載の方法。前記第2のプロセッサコアのセットが前記第1のプロセッサコアのセットに隣接する、請求項16に記載の方法。第1のプロセッサコアのセットと第2のプロセッサコアのセットとを有する複数のプロセッサコアを含むマルチコアプロセッサにおける通信を管理するための命令シーケンスであって、コンピューティング装置によって実行されると、前記コンピューティング装置に、前記第1のプロセッサコアのセットについてのクロック周波数変更要求に応答して、前記複数のプロセッサコアのうちの1つまたは複数との通信をアイドル状態にするための第1のコマンドを発行させ、前記第1のプロセッサコアのセットと関連付けられた第1の位相ロックループ動作が第1のロック信号を取得し、前記第2のプロセッサコアのセットと関連付けられた第2の位相ロックループ動作も第2のロック信号を取得したと判定した後で、前記複数のプロセッサコアのうちの1つまたは複数との通信を再開するための第2のコマンドを発行させる前記命令シーケンスを含むコンピュータ可読媒体。前記コンピューティング装置によって実行されると、前記コンピューティング装置に、前記第2のコマンドを発行する前に、前記マルチコアプロセッサ内の前記第1のプロセッサコアのセットに隣接する第3のプロセッサコアのセットと関連付けられた第3の位相ロックループ動作が第3のロック信号を取得したかどうか判定させる命令シーケンスをさらに含む、請求項18に記載のコンピュータ可読媒体。前記第2のプロセッサコアのセットが前記第1のプロセッサコアのセットに隣接する、請求項19に記載のコンピュータ可読媒体。本開示の一実施形態は一般に、マルチコアプロセッサに関し得る。マルチコアプロセッサの一例は、各プロセッサコアが第1の供給電圧および第1のクロック信号を動的に受け取るように構成されているマルチコアプロセッサの第1のプロセッサコアのセットと、各プロセッサコアが第2の供給電圧および第2のクロック信号を動的に受け取るように構成されているマルチコアプロセッサの第2のプロセッサコアのセットと、第1のプロセッサコアのセットと第2のプロセッサコアのセットとの間の通信を円滑化するように構成されている、第1のプロセッサコアのセットに結合され、第2のプロセッサコアのセットにも結合されたインターフェースブロックを含み得る。本開示の別の実施形態は一般に、第1のプロセッサコアのセットと第2のプロセッサコアのセットとを有する複数のプロセッサコアを含むマルチコアプロセッサにおける通信を管理するための方法に関し得る。方法の一例は、第1のプロセッサコアのセットについてのクロック周波数変更要求に応答して、複数のプロセッサコアのうちの1つまたは複数との通信をアイドル状態にするステップと、第1のプロセッサコアのセットと関連付けられた第1の位相ロックループ動作が第1のロック信号を取得し、第2のプロセッサコアのセットと関連付けられた第2の位相ロックループ動作も第2のロック信号を取得したと判定した後で、複数のプロセッサコアのうちの1つまたは複数との通信を再開するステップを含み得る。本開示のさらに別の実施形態は一般に、第1のプロセッサコアのセットと第2のプロセッサコアのセットとを有する複数のプロセッサコアを含むマルチコアプロセッサにおける通信を管理するための命令シーケンスを含むコンピュータ可読媒体に関し得る。命令シーケンスの一例がコンピューティング装置によって実行されると、コンピューティング装置は、第1のプロセッサコアのセットについてのクロック周波数変更要求に応答して、複数のプロセッサコアのうちの1つまたは複数との通信をアイドル状態にするための第1のコマンドを発行し、第1のプロセッサコアのセットと関連付けられた第1の位相ロックループ動作が第1のロック信号を取得し、第2のプロセッサコアのセットと関連付けられた第2の位相ロックループ動作も第2のロック信号を取得したと判定した後で、複数のプロセッサコアのうちの1つまたは複数との通信を再開するための第2のコマンドを発行するように構成され得る。以上の概要は例示にすぎず、いかなる点においても限定が意図されるものではない。図面および以下の詳細な説明を参照すれば、前述の例示的態様、実施形態、および特徴に加えて、さらに別の態様、実施形態、および特徴も明らかになるであろう。以下の詳細な説明では、本開示の一部を形成する添付の図面を参照する。図面では、文脈上他の意味に解される場合を除き、類似の記号は、通常、類似の構成要素を識別する。詳細な説明、図面、および特許請求の範囲に記載される例示的実施形態は、限定を意図するものではない。本開示で提示する主題の趣旨または範囲を逸脱することなく、他の実施形態が利用されてもよく、他の変更が加えられてもよい。本明細書において概説し、図に例示する本開示の態様は、多種多様な構成として配置し、置換し、結合し、設計することができ、それらすべてが明確に企図されており、本開示の一部をなすものであることが容易に理解されるであろう。本開示は、とりわけ、マルチコアプロセッサのための電源管理に関連した装置、方法、システム、およびコンピュータプログラムを対象とするものである。マルチコアプロセッサは、配列として配置された複数のプロセッサコアを含み得る。個々のプロセッサコアと関連付けられる電力プロファイルは、マルチコアプロセッサの周囲に位置する制御ブロックから受け取られ得る信号によって制御され得る。電力プロファイルには、それだけに限らないが、コアプロセッサの1つまたは複数の電源電圧、コアプロセッサのクロック速度、コアプロセッサのクロック乗数、コアプロセッサの電力スロットリング、および/またはコアプロセッサの休眠状態サイクルが含まれ得る。図1に、本開示の少なくともいくつかの実施形態に従って構成されているマルチコアプロセッサ100の一構成例を示す。マルチコアプロセッサ100は、集積回路において2次元配列の行と列として配置された複数のプロセッサコア102を含み得る。プロセッサコアは、インターフェース回路120を介して隣接するプロセッサコアと結合され得る。ある実施態様では、プロセッサコア102は、インターフェース回路120によって、相互に横に結合され、相互に縦に結合され、かつ/または相互に斜めに結合され得る。ある例示的実施態様では、マルチコアプロセッサ100の一辺に位置するプロセッサコア102は、循環接続122を用いて対辺上のプロセッサコア102にも結合されていてよく、循環接続122は、同じ行および/または列内のプロセッサコア間の接続の連続性を保証するために用いられ得る。マルチコアプロセッサ100はさらに領域に分割され得る。ある実施態様では、マルチコアプロセッサ100の領域は2次元配列の行に対応していてよく、各領域は重なり合っていても重なり合わなくてもよい。また、プロセッサの各行をストライプと呼ぶこともできる。例えば、マルチコアプロセッサ100は、ストライプ112、114、116、および118に分割され得る。各ストライプは独立の電力プロファイルと関連付けられ得る。例えばストライプ112は、電力制御ブロック108から受け取られる供給電圧によって電力供給され、かつ/またはクロック制御ブロック110から受け取られるクロック信号によって定義される独立のクロックドメインと関連付けられ得る。ある実施態様では、電力制御ブロック108とクロック制御ブロック110とは、図1に示すように、マルチコアプロセッサ100の2つの異なる側に配置され得る。別の実施態様では、電力制御ブロック108とクロック制御ブロック110とは、マルチコアプロセッサ100の同じ側に配置され得る。さらに別の実施態様では、電力制御ブロック108とクロック制御ブロック110とは、マルチコアプロセッサ100の中央の近くに位置する共通域に配置され得る。あるストライプと関連付けられる電力プロファイルは、当該ストライプ内のプロセッサコアに割り当てられるタスクの計算処理要件に基づいて決定され得る。ある実施態様では、各プロセッサコアの入力のところに配置されたセンサが、各プロセッサコアの供給電圧および局部温度を測定するように構成され得る。測定された供給電圧および局部温度は電力制御ブロック108において保持され得る。また、各プロセッサコアと関連付けられた1つまたは複数の性能カウンタも電力制御ブロック108へフィードバックを提供し得る。測定された動作情報供給電圧や局部温度などおよび性能データに基づき、電力制御ブロック108は、次いで、ストリップごとの供給電圧を選択するように構成され得る。例えば、最高の計算処理要件を伴うタスクは、ストライプ112といった一番上のストライプへとスケジュールされ得る。ストライプ112は、高供給電圧で動作するように構成され得る。より低い計算処理要件を伴うタスクはストライプ114へとスケジュールされ、以下同様とすることができる。よってストライプ114、116、および118は、より低い供給電圧で動作するように構成され得る。ある実施態様では、各ストライプへの供給電圧は、隣接するストライプのために選択される供給電圧がわずかな量だけ異なり得るように選択され得る。このわずかな量は、あるストライプと関連付けられる出力電圧レベルと隣接するストライプと関連付けられる入力電圧レベルとの関係に基づくものとすることができる。例えば、より高い供給電圧を有するストライプストライプ112などがある出力電圧レベルVoなどと関連付けられ得るものと仮定する。Voは、隣接するストライプストライプ114などの許容入力電圧レベル範囲ViからVi-までなど内に確実に含まれる必要がある。言い換えると、電力制御ブロック108は、ストライプ112とストライプ114とへの供給電圧を、前述のVoと範囲ViからVi-までとの関係が維持され得るように選択するように構成され得る。前述のわずかな差分関係を維持するために、あるストライプへの供給電圧を調整することは、その他のストライプへの供給電圧を調整することを伴い得る。例示のために、電力制御ブロック108はストライプ112への供給電圧を調整し得るものと仮定する。わずかな差分関係を維持するために、電力制御ブロック108は、ストライプ112への供給電圧を調整する前に、ストライプ118、116、および114への供給電圧を調整し得る。計算処理要件の変化に応答してあるストライプについての電力プロファイルを動的に調整することによりマルチコアプロセッサの電力消費が低減され得るが、そのような調整は安定するのに多少の時間を要する場合もある。マルチコアプロセッサ100内の2つのプロセッサコア間の通信を円滑化するインターフェースをさらに例示するために、図1のプロセッサコア152、154、および156のサブセット150を選択することができる。プロセッサコア152はストライプ112に属し、プロセッサコア154はストライプ114に属し、プロセッサコア156はストライプ116に属する。図2は、本開示の少なくともいくつかの実施形態に従って構成された、レベルシフタを有するインターフェースブロックの例を伴うプロセッサコアのサブセットの例150を示すブロック図である。プロセッサコア152は、供給電圧1によって電力供給され、レベルシフタ202を有するインターフェースブロック200に結合されていてよく、プロセッサコア154は、供給電圧2によって電力供給され、同じインターフェースブロック200に結合されていてよく、プロセッサコア156は、供給電圧3によって電力供給され、レベルシフタ206を有するインターフェースブロック204に結合されていてよい。ある実施態様では、レベルシフタ202の入力を供給電圧1および供給電圧2とすることができ、レベルシフタ206の入力を供給電圧2および供給電圧3とすることができる。供給電圧1、供給電圧2、および供給電圧3は、図1の電力制御ブロック108などの電力制御ブロックからもたらされ得る。ある実施態様では、ストライプ112のプロセッサコア152がストライプ114のプロセッサコア154に信号を送るときには、レベルシフタ202の出力電圧は供給電圧2に拘束され、レベルシフタ202の入力電圧は供給電圧1に拘束され得る。各レベルシフタは、信号レベルを、各プロセッサコアが正しく動作する例えば、各プロセッサコアが、たとえ異なる供給電圧によって電力供給される場合でさえも、電圧を有効な論理レベルとして適正に解釈するよう変換するように構成される。この場合レベルシフタ202は、ストライプ112と関連付けられる第1の論理レベルをストライプ114と関連付けられる第2の論理レベルへ変換するように適合されてよく、レベルシフタ202は、供給電圧2を基準とし得る。他方、ストライプ114のプロセッサコア154がストライプ112のプロセッサコア152に信号を送るときには、レベルシフタ202の出力電圧は供給電圧1に拘束され、レベルシフタ202の入力電圧は供給電圧2に拘束され得る。言い換えると、レベルシフタ202は、ストライプ114と関連付けられる第2の論理レベルをストライプ112と関連付けられる第1の論理レベルへ変換するよう適合されてよく、レベルシフタ202は供給電圧1を基準とし得る。前述の供給電圧1と供給電圧2とレベルシフタ202との関係は、供給電圧2と供給電圧3とレベルシフタ206との関係にも同様に当てはまる。図3は、本開示の少なくともいくつかの実施形態に従って構成された、同期装置を有するインターフェースブロックの例を伴うプロセッサコアのサブセットの例150を示す別のブロック図である。プロセッサコア152は、クロック信号1によって駆動され、同期装置302を有するインターフェースブロック300に結合されていてよく、プロセッサコア154は、クロック信号2によって駆動され、同じインターフェースブロック300に結合されていてよく、プロセッサコア156は、クロック信号3によって駆動され、同期装置306を有するインターフェースブロック304に結合されていてよい。ある実施態様では、クロック信号1、クロック信号2、クロック信号3、および個々の位相ロックループPLLを、クロック制御ブロック110などのクロック制御ブロックの一部とすることができる。PLLブロックの処理結果は、遷移処理ルーチン308にフィードバックされ得る。また、遷移処理ルーチン308によって生成されるコマンドも同期装置302および/または同期装置306に送られ得る。前述のように、クロック周波数の変更など、あるストライプについての電力プロファイルが変化するときに、当該ストライプのクロック信号は不安定になり得る。図4は、そのような状況に対処するための、本開示の少なくともいくつかの実施形態に従って構成された、クロック周波数変更を管理するための遷移処理ルーチンの例400を示す流れ図である。説明を容易にするために、遷移処理ルーチン400を、図3に関連して前述したのと実質的に同様のプロセッサコアのセットおよびインターフェースブロックについて説明する。遷移処理ルーチン400は、動作402、404、406、408、および/または410によって示す1つまたは複数の機能、動作、または処置を含み得る。ある実施態様では、遷移処理ルーチン400についての例示の動作の様々な特徴が、所望の結果に基づいて、より少数の動作へと組み合わされ、さらに多くの動作へと分割され、あるいは削除され得る。遷移処理ルーチン300の処理は、動作302、クロック周波数変更要求を受け取るから開始し得る。動作302に続いて動作304、ストライプ間の通信をアイドル状態にするが行われ得る。動作304に続いて動作306、要求側ストライプと隣接する1つまたは複数のストライプのPLLブロックを検査するが行われ得る。動作306に続いて動作308、各PLLブロックがロックを取得するかが行われ得る。動作308に続いて、ブロック308で判定される判断論理が満たされないいいえときの動作306、またはブロック308で判定される判断論理が満たされるはいときの動作310、ストライプ間の通信を再開すべきかどうか判定するが行われ得る。ルーチンの処理はブロック310の後で終了し得る。例示のために、図3のストライプ114のプロセッサコア154が、処理のためにストライプ114に割り当てられているタスクに基づいてそのクロック周波数を変更するよう求められるものと仮定する。動作402で要求を受け取った後で、遷移処理ルーチン400は、動作404で、同期装置302と同期装置306とに、プロセッサコア154とプロセッサコア152との間の通信と、プロセッサコア154とプロセッサコア156との間の通信とをアイドル状態にするためのコマンドを発行し得る。動作404に続いて、動作406で、ストライプ114に隣接するストライプのPLLブロックの出力が検査され得る。動作408で各PLLブロックがロックを取得したと判定されるかどうかに応じて、遷移処理ルーチン400は、動作410で、遷移シーケンスが適正に行われたかどうか判断することができ、ストライプ間の通信が再開され得る。ある実施態様では、PLLブロック1、PLLブロック2、およびPLLブロック3のそれぞれが、動作408で個々のクロック信号のロックを取得したと判定された後で、安定したクロック信号がプロセッサコア154に送られてよく、同期装置302と同期装置306にも送られてよい。次いで、同期装置302は、プロセッサコア152とプロセッサコア154との間の通信のためにクロック信号1とクロック信号2の同期をとるように構成され得る。同様に、同期装置306も、プロセッサコア154とプロセッサコア156との通信のためにクロック信号2とクロック信号3の同期をとるように構成され得る。図5は、本開示の少なくともいくつかの実施形態と合致する、マルチコアプロセッサにおけるプロセッサコア通信を処理するためのコンピュータプログラム製品500を示すブロック図である。コンピュータプログラム製品500は、前述の、図4に示す遷移処理ルーチンを実行するための1つまたは複数の実行可能命令のセット502を含み得る。コンピュータプログラム製品500は、信号担持媒体504または別の類似の通信媒体506において送信され得る。またコンピュータプログラム製品500は、コンピュータ可読媒体508または別の類似の書込み可能媒体510に記録されてもよい。システムの態様のハードウェア実施態様とソフトウェア実施態様との間にはほとんど区別がない。ハードウェアを使用するかソフトウェアを使用するかは、状況によっては、ハードウェアとソフトウェアのどちらを選択するかが重要となり得るという点で、常にそうであるとはいえないが一般には、コスト対効率のトレードオフを意味する設計上の選択である。本明細書で説明するプロセスおよび/またはシステムおよび/または他の技術を実施するための様々な手段ハードウェア、ソフトウェア、および/またはファームウェアなどがあり、好ましい手段は、プロセス、および/またはシステム、および/または他の技術が展開される状況によって異なる。例えば、実施者が、速度と正確さが最優先であると判断する場合には、実施者は、主に、ハードウェアおよび/またはファームウェアの手段を選択し得る。柔軟性が最優先である場合には、実施者は、主にソフトウェア実装を選択し得る。あるいは、さらに代替として、実施者は、ハードウェア、ソフトウェア、および/またはファームウェアの何らかの組み合わせを選択してもよい。以上の詳細な説明では、ブロック図、流れ図、および/または例を使用して、装置および/またはプロセスの様々な実施形態を示した。そのようなブロック図、流れ図、および/または例が1つまたは複数の機能および/または動作を含む限りにおいて、そのようなブロック図、流れ図、または例に含まれる各機能および/または動作は、広範なハードウェア、ソフトウェア、ファームウェア、または事実上それらの任意の組み合わせによって、個別に、かつ/または一括して実施することができることが当業者には理解されるであろう。一実施形態では、本明細書で説明する主題のいくつかの部分は、特定用途向け集積回路ASIC、フィールドプログラマブルゲートアレイFPGA、ディジタル信号プロセッサDSP、または他の集積形式によって実施され得る。しかし、本明細書で開示する実施形態のいくつかの態様は、集積回路において、その全部または一部を、1台または複数のコンピュータ上で走る1つまたは複数のコンピュータプログラムとして例えば、1つまたは複数のコンピュータシステム上で走る1つまたは複数のプログラムとしても、1つまたは複数のプロセッサ上で走る1つまたは複数のプログラムとして例えば1つまたは複数のマイクロプロセッサ上で走る1つまたは複数のプログラムとしても、ファームウェアとしても、事実上それらの任意の組み合わせとしても同等に実施することができること、ならびにソフトウェアおよび/またはファームウェアのための回路の設計および/またはコードの作成は、本開示を踏まえれば十分に当業者の技能範囲内となるはずであることを当業者は理解するであろう。加えて当業者は、本明細書で説明する主題の機構を様々な形態のプログラム製品として配布することができること、および本明細書で説明する主題の一例示的実施形態は、実際に配布を実行するのに使用される信号担持媒体の特定の種類にかかわらず適用できることも理解するであろう。信号担持媒体の例には、それだけに限らないが、以下が含まれる。フロッピーディスク、ハードディスクドライブ、コンパクトディスクCD、ディジタル多用途ディスクDVD、ディジタルテープ、コンピュータメモリなどといった書込み可能型媒体、ならびに、ディジタルおよび/またはアナログ通信媒体例えば、光ファイバケーブル、導波管、有線通信リンクおよび/またはチャネル、無線通信リンクおよび/またはチャネルなどといった伝送型媒体。当分野においては、装置および/またはプロセスを本明細書に示すように記載し、その後、技術的手法を用いてそのように記載される装置および/またはプロセスをデータ処理システムへと統合することが一般的であることを、当業者は理解するであろう。すなわち、本明細書で説明する装置および/またはプロセスの少なくとも一部分を、妥当な量の実験を経てデータ処理システムへと統合することができる。典型的なデータ処理システムは、一般に、システムユニットハウジング、ビデオ表示装置、揮発性メモリや不揮発性メモリといったメモリ、マイクロプロセッサやディジタル信号プロセッサといったプロセッサ、オペレーティングシステム、ドライバ、グラフィカルユーザインターフェース、アプリケーションプログラムといったコンピュータエンティティ、タッチパッドや画面といった1つまたは複数の対話装置、ならびに/または、フィードバックループおよび制御モータを含む制御システム位置および/もしくは速度を感知するためのフィードバック、構成要素および/もしくは量を移動および/もしくは調整するための制御モータなどのうちの1つもしくは複数を含むことを当業者は理解するであろう。典型的なデータ処理システムは、データ計算/通信システムおよび/またはネットワーク計算/通信システムにおいて典型的に見られるような、任意の適切な市販の構成部品を利用して実施され得る。本明細書で説明する主題は、場合によっては、別の異なる構成要素内に含まれる、または別の異なる構成要素と接続された別個の構成要素を示すことがある。そのように描かれるアーキテクチャは単なる例示にすぎず、実際は、同じ機能を達成する他の多くのアーキテクチャを実施することができることを理解すべきである。概念的な意味では、同じ機能を達成するための構成要素の任意の配置は、事実上、所望の機能が達成されるように関連付けられている。したがって、特定の機能を達成するように組み合わされる本明細書の任意の2つの構成要素は、アーキテクチャや介在する構成要素にかかわらず、所望の機能が達成されるように相互に関連付けられたものとみなすことができる。同様に、そのように関連付けられた任意の2つの構成要素を、所望の機能を達成するように相互に動作可能に接続され、または動作可能に結合されているものとみなすこともでき、そのように関連付けることができる任意の2つの構成要素を、所望の機能を達成するように相互に動作可能に結合可能であるものとみなすこともできる。動作可能に結合可能であるものの具体例には、それだけに限らないが、物理的に結合可能であり、かつ/もしくは物理的に相互作用する構成要素、および/または無線で相互作用可能であり、かつ/もしくは無線で相互作用する構成要素、および/または論理的に相互作用し、かつ/もしくは論理的に相互作用可能な構成要素が含まれる。本明細書における実質的にいかなる複数形および/または単形数の用語の使用についても、当業者は、状況および/または用途に合わせてしかるべく、複数形から単数形に、かつ/または単数形から複数形に変換することができる。本明細書においては明確にするために様々な単数形/複数形の置換形が明示され得る。一般に、本明細書において、特に添付の特許請求の範囲例えば添付の特許請求の範囲の本文などにおいて使用される用語は、一般には、非限定的なopen用語として意図されている例えば、including~を含みという用語はそれだけに限らないが~を含みと解釈すべきであり、having~を有しという用語は少なくとも~を有しと解釈すべきであり、includes~を含むという用語は、それだけに限らないが、~を含むと解釈すべきであるなどことが当業者には理解されるであろう。さらに、導入請求項記載の特定の数が意図される場合、そのような意図は当該請求項において明示的に記載され、そのような記載がない場合にはそのような意図が存在しないことも当業者には理解されるであろう。例えば理解の一助として挙げると、添付の特許請求の範囲は、請求項記載を導入するために、少なくとも1つのatleastoneおよび1つまたは複数のoneormoreという導入句の使用を含み得る。しかし、そのような句の使用は、同じ請求項が1つまたは複数のあるいは少なくとも1つのという導入句およびaやanといった不定冠詞を含むときでさえも、不定冠詞aまたはanによる請求項記載の導入が、そのような導入請求項記載を含む任意の特定の請求項を、ただ1つのそのような記載を含む発明だけに限定することを意味するものと解釈されるべきではない例えば、aおよび/またはanは、通常は、少なくとも1つのまたは1つまたは複数のを意味するものと解釈されるべきであるなど。同じことが、請求項記載を導入するのに使用される定冠詞の使用についても当てはまる。加えて、導入請求項記載の特定の数が明示的に記載されている場合でさえも、そのような記載が、通常は、少なくとも記載される数を意味するものと解釈されるべきであることも当業者は理解するであろう例えば、他の修飾語句を伴わない2つの記載という記載だけで、通常は、少なくとも2つの記載、または2つ以上の記載を意味するなど。さらに、A、B、およびCのうちの少なくとも1つなどに類似した慣用表現が使用される場合、一般にそのような構造は、当業者が当該慣用表現を理解するはずの意味として意図されるものである例えば、A、B、およびCのうちの少なくとも1つを有するシステムは、それだけに限らないが、Aだけを、Bだけを、Cだけを、AとBとを共に、AとCとを共に、BとCとを共に、かつ/またはA、B、およびCを共に有するシステムを含むはずであるなど。A、B、またはCのうちの少なくとも1つなどに類似した慣用表現が使用される場合、一般にそのような構造は、当業者が当該慣用表現を理解するはずの意味として意図されるものである例えば、A、B、またはCのうちの少なくとも1つを有するシステムは、それだけに限らないが、Aだけを、Bだけを、Cだけを、AとBとを共に、AとCとを共に、BとCとを共に、かつ/またはA、B、およびCを共に有するシステムを含むはずであるなど。さらに、2つ以上の択一的項目を提示する事実上あらゆる選言的な語および/または句は、本明細書においてであれ、特許請求の範囲においてであれ、図面においてであれ、それらの項目のうちの1つ、それらの項目のうちのどちらか、またはそれらの項目の両方を含む可能性を企図するものと理解すべきであることも当業者には理解されるであろう。例えば、AまたはBという句は、AまたはBまたはAおよびBの可能性を含むものと理解されるであろう。本明細書では様々な態様および実施形態が開示されているが、当業者には他の態様および実施形態も明らかであろう。本明細書で開示する様々な態様および実施形態は例示のためのものであり、限定を意図するものではなく、その真の範囲および趣旨は添付の特許請求の範囲によって指示される。