"第1層間絶縁膜と、前記第1層間絶縁膜内に埋め込まれ、一方の表面が前記第1層間絶縁膜の一方の表面と同一面上に位置した第1電極パッドと、前記第1層間絶縁膜内に埋め込まれ、一方の表面が前記第1層間絶縁膜の前記一方の表面と同一面上に位置し、前記第1電極パッドの周囲に配設された第1ダミー電極と、を含む第1配線層と、前記第1層間絶縁膜の前記第1電極パッドの前記一方の表面側に位置した第2層間絶縁膜と、前記第2層間絶縁膜内に埋め込まれ、一方の表面が前記第2層間絶縁膜の前記第1層間絶縁膜側の表面と同一表面上に位置し、かつ前記第1電極パッドに接合された第2電極パッドと、一方の表面が前記第2層間絶縁膜の前記第1層間絶縁膜側の表面と同一面上に位置し、前記第2電極パッドの周囲に配設され、前記第1ダミー電極に接合された第2ダミー電極と、を含む第2配線層と、を含む半導体装置。前記第1電極パッド及び前記第1ダミー電極は、前記第1配線層と前記第2配線層との接合面に対して、前記第2電極パッド及び前記第2ダミー電極と面対称に配置される請求項1に記載の半導体装置。前記第1配線層と前記第2配線層との接合面において、前記第1層間絶縁膜の表面積に対する前記第1電極パッド及び前記第1ダミー電極の表面積の比率が50以上60以下である請求項1または2に記載の半導体装置。前記第1及び第2ダミー電極は、全てグランドに接続された請求項1または2に記載の半導体装置。前記第1電極パッド及び前記第1ダミー電極は同一の接合面形状を有し、全て等間隔に配列された請求項1または2に記載の半導体装置。前記第1ダミー電極は、前記第1配線層と前記第2配線層との接合面において、前記第1電極パッドの周囲にのみ配置された請求項1または2に記載の半導体装置。このように、半導体部材同士をより強固に接合するために、従来様々な方法が提案されてきているが、確実な方法は未だ見出されていないのが現状であり、より信頼性の高い接合面を有する半導体装置が望まれている。上述の点を鑑みて、本技術は、半導体部材同士が強固に接合された半導体装置を提供することを目的とする。この課題を解決するために、本技術による半導体装置は、一方の半導体部材の第1配線層と、もう一方の半導体部材の第2配線層とを、ダミー電極によって接合させるものである。このために、第1配線層は、第1層間絶縁膜と、第1層間絶縁膜内に埋め込まれ、一方の表面が第1層間絶縁膜の表面と同一面上に位置した第1電極パッドを含む。また、第1配線層は、さらに、第1層間絶縁膜内に埋め込まれ、一方の表面が第1層間絶縁膜の表面と同一面上に位置し、第1電極パッドの周囲に配設された第1ダミー電極を含む。また、第2配線層は、第1層間絶縁膜の第1電極パッドの表面側に位置した第2層間絶縁膜と、第2層間絶縁膜内に埋め込まれ、一方の表面が第2層間絶縁膜の第1層間絶縁膜側の表面と同一表面上に位置し、かつ第1電極パッドに接合された第2電極パッドと、を含む。また、第2配線層は、さらに、一方の表面が第2層間絶縁膜の第1層間絶縁膜側の表面と同一面上に位置し、第2電極パッドの周囲に配設され、第1ダミー電極に接合された第2ダミー電極と、を含む。本技術によれば、第1配線層と第2配線層との接合面にダミー電極を配置することにより、ダミー電極同士を接合させる。このため、金属接合が行われる面積を増大させることができる。上述の本技術によれば、第1配線層と第2配線層との接合面において、金属接合が行われる面積を増大させることができる。このため、第1配線層と第2配線層との接合強度を向上させることが可能である。以下、本技術を実施するための形態以下、実施の形態とするについて説明する。なお、説明は以下の順序で行う。1.第1の実施の形態<電極パッドの周囲にダミー電極を配置する例>2.第2の実施形態<接合される電極パッド及びダミー電極が面対称ではない例>3.第3の実施形態<電極パッドとダミー電極とを同一形状にし、両者を同一パターン内に配置する例>4.第4の実施形態<電極パッドの周囲にのみダミー電極を配置する例>5.第5の実施形態<ダミー電極をグランドに接続する例>6.第6の実施形態<半導体受像装置の例>7.第7の実施形態<電子機器の例>8.実施例1.第1の実施の形態<電極パッドの周囲にダミー電極を配置する例>図1Aは、第1の実施形態に係る半導体装置100の概略断面図である。本実施形態の半導体装置100は、第1半導体部材10と、第1半導体部材10に接合された第2半導体部材20と、を有する。また、図1Bは、第1半導体部材10の接合面を示す図であり、図1Aは、図1B中の線L1における断面図である。また、図1Cは、図1B中の線L2における断面図である。図1A及び図1Cに示すように、第1半導体部材10は、例えば、基板1と、基板1上に形成された第1配線層2とを有する。また、図示を省略するが、基板1上には、例えばトランジスタやダイオード等の半導体素子が形成される。この半導体素子上には、例えばSiO2,NSGノンドープトシリケートガラス,PSGホスホシリケートガラス,TEOSテトラエトキシシラン等による平坦化膜が設けられ、この平坦化膜上に第1配線層2が形成される。さらに、第1半導体部材10は、複数の配線層が積層された多層配線構造を有してもよい。ただし、この場合、第1配線層2は、各配線層の中でも最も第2半導体部材20側に配設される。第1配線層2には、例えばCuからなる第1電極パッド4と、例えばCuからなるダミー電極5とが配設される。また、第1電極パッド4とダミー電極5とは、例えば有機シリカガラス等の低誘電率材料や、SiO2等からなる層間絶縁膜3内に埋め込まれている。第1電極パッド4、ダミー電極5及び層間絶縁膜3の基板1側とは反対側のそれぞれの表面は、同一面内に位置しており、第1配線層2と後述する第2配線層9との接合面Pjを形成している。また、各第1電極パッド4にはビア12が接続されており、各第1電極パッド4は、ビア12を介して図示を省略する配線に接続される。一つの配線に対する第1電極パッド4の接続数は、該配線に接続するパッド4とビア12との抵抗値の合計が、配線に必要とされる抵抗値に等しくなるように定められる。一つの配線に対して、複数の第1電極パッド4を接続することにより、大面積のパッドを配置する場合と同様の効果が得られる。第2半導体部材20は、例えば、基板11と、基板11上に形成された第2配線層9とを有する。また、基板11上には、例えばトランジスタやダイオード等の半導体素子図示を省略が形成されていてもよい。第2半導体部材20は、複数の配線層が積層された多層配線構造であってもよいが、第2配線層9は、各配線層の中でも基板11に対してもっとも遠い位置最上層に配設される。第2配線層9は、例えばCuからなる第2電極パッド7と、例えばCuからなるダミー電極8と、層間絶縁膜6とを有する。また、第2電極パッド7とダミー電極8とは、層間絶縁膜6内に埋め込まれている。層間絶縁膜6の材料は、層間絶縁膜3と同じであってよい。第2電極パッド7、ダミー電極8及び層間絶縁膜6の基板11側とは反対側のそれぞれの表面は、同一面内に位置しており、第1配線層2と第2配線層9との接合面Pjを形成している。また、各第2電極パッド7にはビア13が接続されており、各第2電極パッド7は、ビア13を介して図示を省略する配線に接続される。また、第1電極パッド4及び第2電極パッド7と、ダミー電極5及びダミー電極8とは、接合面Pjに対して面対称に配置される。この接合面Pjにおいて、第1電極パッド4、ダミー電極5及び層間絶縁膜3は、それぞれ第2電極パッド7、ダミー電極8及び層間絶縁膜6と接合されている。この接合は、例えばプラズマ接合等の各種手法を用いることができる。第1電極パッド4と第2電極パッド7との接合により、第1半導体部材10と第2半導体部材20とが電気的に接続される。これに対して、ダミー電極5とダミー電極8とは、第1半導体部材10と第2半導体部材20とを電気的に接続するものではなく、周囲と電気的に独立して配設されている。ここで、図1Bに示すように、ダミー電極5ダミー電極8は、各第1電極パッド4第2電極パッド7の間に配置されている。このようにダミー電極5ダミー電極8を配設し、ダミー電極5とダミー電極8とを接合させることで、金属同士の接合面積を増やすことができる。このため、第1半導体部材10と第2半導体部材20との間の接合強度を高めることが可能である。従来のように、ダミー電極を配置しない場合には、例えば第1半導体部材10と第2半導体部材20のアライメントがずれると、Cuの電極パッドと、SiO2膜等の層間絶縁膜との接合が行われる箇所も存在しうる。CuとSiO2膜との接合は、Cu同士の接合に比べて強度が著しく弱い。このため、接合面内で接合強度のばらつきが発生しやすい。これに対して、本実施形態の半導体装置100では、ダミー電極5ダミー電極8を配置することにより、金属間の接合面積が増大するため、多少のアライメントずれに対しても、高い接合強度を維持することができる。なお、この金属間の接合面積の増大という作用は、ダミー電極5ダミー電極8の配置パターンが例えば一様であるかどうかといったことには依存しない。したがって、接合強度の向上のみを目的とする場合には、全てのダミー電極同士が接合されなくてもよく、少なくとも目標の接合強度が得られる面積分のダミー電極同士が接合されればよい。また、各第1電極パッド4第2電極パッド7の間にダミー電極5ダミー電極8を配置することで、接合面Pjにおける金属配線密度を均一にすることができる。このため、例えば接合面PjをCMP法等により形成する際に、接合面Pjのディッシングやエロージョンが生じるのを抑制することが可能である。この効果もまた、ダミー電極5ダミー電極8の配置パターンに依存するものではなく、ダミー電極5の面積密度が、所定のCMP条件において、ディッシングやエロージョン等が発生しない所定の値さえ満たしていれば、配置パターンは適宜変更することができる。また、例えばディッシングが生じやすい第1電極パッド4第2電極パッド7の周囲にだけ、ダミー電極5ダミー電極8を配置してもよい。すなわち、ディッシングやエロージョン等を抑制したい箇所にのみ、面積密度が所定の値を満たすダミー電極5ダミー電極8を配置することも可能である。2.第2の実施形態<接合される電極パッド及びダミー電極が面対称ではない例>第1の実施形態では、第1電極パッド4と第2電極パッド7、ダミー電極5とダミー電極8とが、接合面Pjに対して面対称に配置されていた。しかし、既述のように、これらは必ずしも互いに面対称に配置される必要はない。図2Aは、第2の実施形態に係る半導体装置200の第1半導体部材10の接合面を示す図であり、図2Bは、第2半導体部材20の接合面を示す図である。また、図2Cは、図2A及び図2B中に示す線L3における半導体装置200の断面図である。なお、第1の実施形態と対応する部位には同一符号を付し、重複した説明を避ける。また、本実施形態において、第1配線層2及び第2配線層9以外の構成は、第1の実施形態図1C参照と同じであるので、図2Cでは、第1配線層2及び第2配線層9のみを図示する。本実施形態の半導体装置200は、第1半導体部材10と、第1半導体部材10に接合された第2半導体部材20と、を有する。第1半導体部材10は第1配線層2を備え、第2半導体部材20は第2配線層9を備えている。この第1配線層2と第2配線層9において、第1電極パッド4、第2電極パッド7、ダミー電極5及びダミー電極8の配置パターンが第1の実施の形態と異なっている。例えば、図2Cの領域T1では、一つの第2電極パッド7に対して二つの第1電極パッド4及び一つのダミー電極5が接合されている。また、領域T2では、一つのダミー電極8に対して、二つのダミー電極5が接合されている。このように、本実施形態では、第1電極パッド4、第2電極パッド7、ダミー電極5及びダミー電極8は、接合面Pjに対して面対称とされていない。しかし、複数のダミー電極5が第2電極パッド7及びダミー電極8に接合されているので、第1の実施形態と同様に、接合強度を向上させることができる。また、本実施形態においても、各第1電極パッド4第2電極パッド7の間にダミー電極5ダミー電極8を配置するので、接合面Pjにおける金属配線密度を均一にすることが可能であり、接合面PjをCMP法により形成するときに生じるディッシングやエロージョン等を抑制することができる。また、その他の構成による作用、効果も、第1の実施形態と同様である。3.第3の実施形態<電極パッドとダミー電極とを同一形状にし、両者を同一パターン内に配置する例>図3Aは、第3の実施形態に係る半導体装置300の第1半導体部材10の接合面を示す図であり、図3Bは、図3Aに示す線L4における半導体装置300の断面図である。また、本実施形態において、第1配線層2、第2配線層9、第3配線層18、及び第4配線層19の構成以外は第1の実施形態図1C参照と同じであるので、図3Bでは、これらの配線層のみを図示する。本実施形態の半導体装置300は、第1半導体部材10と、第2半導体部材20を有する。第1半導体部材10は、第1配線層2と、第3配線層18と、を備える。図3Aに示すように、本実施の形態では、第1配線層2において第1電極パッド4とダミー電極5とは同じ接合面形状を有しており、全て等間隔に配列される。また、図3Bに示すように、第1電極パッド4は、ビア12によって、第3配線層18における配線21に接続されている。なお、第1配線層2と第3配線層18との間には、例えばSiN等からなる拡散防止膜14が形成されている。第2半導体部材20は、第2配線層9と、第4配線層19とを備える。第2配線層9における第2電極パッド7及びダミー電極8は、接合面Pjに対して、それぞれ第1電極パッド4及びダミー電極5と面対称に配置されている。第2電極パッド7は、ビア13によって、第4配線層19における配線22に接続される。また、第2配線層9と第4配線層19との間には、例えばSiN等の拡散防止膜15が配設されている。このように、本実施形態においても、ダミー電極5,8を設け、互いに接合させているので、第1半導体部材10及び第2半導体部材20間の接合強度を向上させることができる。特に、本実施形態では、第1電極パッド4第2電極パッド3とダミー電極5ダミー電極8とが同じ接合面形状を有し、全て等間隔で配置されているので、配線電極パッド及びダミー電極の面積密度をより均一にすることが可能である。したがって、接合面を研磨して形成するときに生じるディッシングやエロージョン等を抑制することができるので、接合面をより平面化することができる。このため、第1半導体部材10と第2半導体部材20との接合時において、その接合面Pjにボイドが発生するのを防止することができる。また、本実施形態では、例えば配線21,22のレイアウトが異なる場合であっても、第1電極パッド4第2電極パッド7及びダミー電極5ダミー電極8のレイアウトを変更することなく、そのまま共通して用いることが可能である。この場合、第1電極パッド4、第2電極パッド7、ダミー電極5、ダミー電極8は、例えば同じCu電極で構成される。すなわち、全て同じ間隔で配置されたCu電極の中から、第1電極パッド4または第2電極パッド7として用いるものを選択し、そのCu電極に対して、それぞれビア12またはビア13を接続させる。そして、それ以外のCu電極をダミー電極として用いることにより、配線21,22の任意のパターンに対して、第1配線層2及び第2配線層9におけるCu電極のレイアウトを変更することなく、容易に導通をとることが可能である。このため、配線パターンを変更する度に、接合させる電極のレイアウト変更を行う必要が無くなるため、設計コストを低減することができる。また、その他の構成による作用及び効果は第1の実施の形態と同様である。4.第4の実施形態<電極パッドの周囲にのみダミー電極を配置する例>図4Aは、第4の実施形態に係る半導体装置400を構成する第1半導体部材10の接合面を示す図である。なお、第1の実施形態と対応する部位には同一符号を付し、重複した説明を避ける。また、本実施形態では、第1電極パッド4第2電極パッド7及びダミー電極5ダミー電極8のレイアウトのみが第1の実施の形態と異なるので、その他の構成を示す図は省略する。図4Aに示すように、本実施形態の第1半導体部材10では、第1電極パッド4の周囲にのみダミー電極5が配設されている。このような配置を行うことにより、例えばCMP法等による接合面の研磨後には、第1電極パッド4と、ダミー電極5とが配置されたその周辺領域においてほぼ一様な平坦性を確保することが可能である。また、図示を省略した第2半導体部材20では、第2電極パッド7及びダミー電極8は、接合面に対してそれぞれ第1電極パッド4及びダミー電極5と面対称に配置される。したがって、同様に第2電極パッド7と、ダミー電極8とが配置されたその周辺領域においてほぼ一様な平坦性が確保される。このため、本実施形態においても、ボイドが発生することなく、第1電極パッド4及びダミー電極5に対して、第2電極パッド7及びダミー電極8をそれぞれ接合させることができる。なお、図4Bに示す半導体装置410のように、第1電極パッド4の周囲だけでなく、第1電極パッド4以外の領域全てにダミー電極5を配置するようにしてもよい。図4Bでは、第1半導体部材10のみを図示しているが、第2半導体部材の第2電極パッド7及びダミー電極8は、第1半導体部材10の第1電極パッド4及びダミー電極5とそれぞれ面対称に配置される。この場合には、ダミー電極5は、例えば等間隔で配置する必要は無い。例えば、第1半導体部材10と第2半導体部材20を接合したときに、複数のダミー電極5と複数のダミー電極8とのうち、一対以上が互いに接合される程度の配線密度のレイアウトであれば、接合強度向上の効果は得られる。5.第5の実施形態<ダミー電極をグランドに接続する例>図5Aは、第5の実施形態に係る半導体装置500を構成する第1半導体部材10の接合面を示す図である。また、図5Bは、図5Aの線L5における半導体装置500の断面図である。なお、第2の実施形態と対応する部位には同一符号を付し、重複した説明を避ける。また、本実施形態では、ビア23,24が設けられていることのみが第2の実施形態と異なる。したがって、図5Bでは、第1配線層2及び第2配線層9以外の構成の図示を省略する。本実施形態の半導体装置500は、第1半導体部材10のダミー電極5に対してビア23が接続されている。また、このビア23は、グランドに接続される。また、第2半導体部材20のダミー電極8にはビア24が接続されており、このビア24はグランドに接続される。このように、全てのダミー電極5,8をグランドに接続することで、第1半導体部材10及び第2半導体部材20のグランドレベルを揃えることが可能である。また、ダミー電極5,8を電源電圧に接続する場合には、電源を共通化することも可能である。また、その他の構成による作用、効果は、第2の実施形態と同様である。6.第6の実施形態<半導体受像装置の例>ここでは、本技術に係る半導体装置のより具体的な例として、半導体受像装置について説明する。図6は、第6の実施形態に係る半導体受像装置600の構成を示す図である。なお、第2の実施の形態図2C参照と対応する部位には同一符号を付し、重複した説明を省略する。本実施形態の半導体受像装置600は、第1半導体部材30と、第1半導体部材30に接合された第2半導体部材40とを備える。第1半導体部材30は、例えばSi基板33と、Si基板33上に形成された相補型金属酸化膜半導体によるトランジスタ34とを備える。また、トランジスタ34上には、複数の配線層が積層され、基板33から最も遠い位置最上層には、第1配線層31が形成されている。また、各配線層の間には、例えばSiCNやSiN等からなる拡散防止膜41が設けられている。第1配線層31には、例えばCuからなる第1電極パッド4と、例えばCuからなるダミー電極5とが配設される。また、第1電極パッド4とダミー電極5とは、例えば有機シリカガラス等の低誘電率材料や、SiO2等の層間絶縁膜39内に埋め込まれており、第1電極パッド4、ダミー電極5並びに層間絶縁膜39のSi基板33とは反対側の表面は同一面内に位置している。また、第1電極パッド4は、Si基板33側の配線層における配線に対してビアにより接続されている。一方、第2半導体部材40は、受光量に応じた電気信号電荷を出力する光電変換層35と、光電変換層35上に配置されたカラーフィルタ36と、カラーフィルタ36上に配置されたマイクロレンズ37と、を備える。また、光電変換層35上において、カラーフィルタ36以外の領域には、絶縁膜38が形成されている。一つの光電変換層35、カラーフィルタ36、及び、マイクロレンズ37の一組毎に、一つの画素が形成される。光電変換層35のカラーフィルタ36と反対側の面には、配線層が積層されており、光電変換層35から最も遠い位置には第2配線層32が形成されている。なお、各配線層の間には例えばSiCNやSiNからなる拡散防止膜42が形成されている。また、第2配線層32は、例えば有機シリカガラス等の低誘電率材料や、SiO2等からなる層間絶縁膜43と、第2電極パッド7と、ダミー電極8とから構成されている。第2電極パッド7及びダミー電極8は、層間絶縁膜43内に埋め込まれており、第2電極パッド7、ダミー電極8並びに層間絶縁膜43の光電変換層35側とは反対側の表面は、同一面内に位置している。これら第1電極パッド4、ダミー電極5、第2電極パッド7及びダミー電極8のレイアウトは、第1の実施形態~第5の実施形態において示したレイアウトのうち、任意のレイアウトを採用してよい。光電変換層35は、例えばフォトダイオード等によって構成される。また、第2半導体部材に設けられたトランジスタ34は、いわゆる転送トランジスタ、リセットトランジスタ及び増幅トランジスタ等であり、光電変換層35から出力される電荷を演算するためのものである。また、図示しないが、半導体受像装置600は、他に、例えば、垂直駆動回路、カラム信号処理回路、水平駆動回路等の回路を有している。垂直駆動回路は、各画素を行単位で垂直方向に選択走査し、光電変換層35において生成された電荷に基づく画素信号をカラム信号処理回路に供給する。また、カラム信号処理回路は、画素の例えば列ごとに配置され、1行分の画素から出力される信号を画素列ごとにノイズ除去などの信号処理を行う。また、水平駆動回路は、水平走査パルスを順次出力することによって、カラム信号処理回路の各々を順番に選択し、カラム信号処理回路の各々から画素信号を水平信号線に出力させる。本実施形態の半導体受像装置600においても、第1半導体部材30と第2半導体部材40とは、ダミー電極5,8により接合されているので、接合強度を向上させることができる。また、これら第1電極パッド4、ダミー電極5、第2電極パッド7及びダミー電極8のレイアウトは、第1の実施形態~第5の実施形態のうちのいずれかと同様であるので、接合面Pjをより均一な平面に形成することができる。したがって、ディッシングやエロージョンを抑制できるので、接合面Pjにおけるボイドの発生を防止することができる。また、その他の構成による作用、効果もまた第1の実施の形態~第5の実施の形態と同様である。7.電子機器の例次に、これまでに説明した半導体装置をカメラ等の電子機器に適用する例について、図7を用いて以下に示す。図7は、本実施形態に係る電子機器700の構成を示す概略構成図である。本実施形態に係る電子機器700は、撮像対象からの光を集光する集光部70と、集光部70によって集光された光を受光する半導体受像装置71を備える。また、半導体受像装置への露光時間を決めるシャッタ部75と、シャッタ部75を駆動する駆動回路と、半導体受像装置71から出力された電荷を制御する制御回路73と、半導体受像装置71からの出力信号を処理する信号処理回路74とを備える。集光部70は、撮像対象からの光を集光し、結像させるものであれば、特に限定しない。1枚のレンズであってよいし、2枚以上のレンズを含んで構成してもよい。集光部70によって集光された撮像対象からの光は、半導体受像装置71によって受光され、撮像対象の画像が取得される。この半導体受像装置71は、例えば第6の実施の形態図6参照において示した半導体受像装置600により構成される。この半導体受像装置71には、必要に応じて、電荷電圧変換回路、ノイズ補正回路、アナログデジタル変換回路を設ける。駆動回路72は、例えばシャッタ部75を駆動することで半導体受像装置71への露光時間を調節する。シャッタ部75は、入射する光を遮断する機構であればよい。例えば機械的に動くシャッタ機構でもよく、また液晶シャッタのように、光を一部の画素に照射するための開口を任意に設定することが可能な構成にしてもよい。また、制御回路73には、例えばスタートパルスやクロックパルス等のタイミングジェネレータが含まれ、半導体受像装置71への光の照射により生じた電荷の蓄積、放電等を制御する。また、信号処理回路74は、半導体受像装置71からの出力信号に対して例えば相関二重サンプリング等の信号処理を行い、例えばメモリ等の記録媒体に記録したり、液晶ディスプレイ等のモニタへと出力したりする。このように、複数の半導体部材を強固に接合した本技術による半導体装置半導体受像装置600を用いることにより、耐衝撃性に優れた電子機器を提供することができる。また、複数の半導体部材を積層することに対する信頼性を向上できることから、電子機器の小型化もよりいっそう促進することが可能である。8.実施例以下に、上述した第1の実施形態~第6の実施形態の実施例、及び、比較例について示す。<実施例1>第1の実施形態図1A~1C参照において示した半導体装置100を作製し、第1半導体部材10と第2半導体部材20との接合面に対して超音波によるボイド検査を行った。なお、第1半導体部材10及び第2半導体部材20において、層間絶縁膜3,6にそれぞれ埋め込まれた第1電極パッド4、第2電極パッド7は、一般的なダマシン工程により形成した。また、第1半導体部材10及び第2半導体部材20の表面に対し、軟質層と硬質層とが積層された一般的なCMPパッドと、半導体装置製造用の一般的なスラリーとを用いて研磨を行った。次いで、研磨後の第1半導体部材10及び第2半導体部材20の表面を向かい合わせて接触させた。そして、ピンを用い、第2半導体部材20の中心を荷重12Nで押下することにより、仮接合を行った。その後、350°Cで熱処理を行い、第1半導体部材10と第2半導体部材20との接合を行った。超音波によるボイド検査を行った結果、ボイドの発生は見られず、接合面全面に渡って確実に接合されていることが確認された。なお、第1半導体部材10と第2半導体部材20との接合強度を、上述の非特許文献2に記載されたカミソリテストにより測定しようとしたところ、電極パッド同士、及び、ダミー電極同士の接合面が剥離せず、正確な測定が不可能であった。すなわち、従来の測定方法では接合強度を測定できない程、第1半導体部材10と第2半導体部材20とが強力に接合されていることが確認された。<実施例2>第2の実施形態において示した半導体装置200図2A~2C参照を、実施例1と同様の方法にて作製し、超音波によるボイド検査を行った。なお、第1半導体部材10の接合面において、層間絶縁膜3の表面積に対する第1電極パッド4及びダミー電極5の表面積の比率は50~60の範囲となるようにした。この半導体装置200に対して超音波によるボイド検査を行った結果、ボイドの発生は見られず、接合面全面に渡って確実に接合されていることが確認できた。また、接合強度は○○であった。<実施例3>第3の実施形態において示した半導体装置300図3参照を、実施例1と同様の方法にて作製し、超音波によるボイド検査を行ったところ、接合面にボイドの発生は無く、確実に接合できていることが確認できた。また、接合強度は○○であった。<実施例4>第4の実施形態において示した半導体装置400図4A参照を、実施例1と同様の方法にて作製し、超音波によるボイド検査を行ったところ、接合面にボイドの発生は無く、確実に接合できていることが確認できた。また、接合強度は○○であった。また、図4Bにおいて示した半導体装置410を同様にして作製し、超音波によるボイド検査を行った。なお、第1半導体部材10の接合面において、層間絶縁膜3の表面積に対する第1電極パッド4及びダミー電極5の表面積の比率は、50~60の範囲とした。この半導体装置410においても接合面にボイドは発生せず、確実に接合できることが確認された。<実施例5>第6の実施形態において示した半導体受像装置を作製し、超音波によるボイド検査を行った。第1半導体部材10と第2半導体部材20の作製には、一般的な半導体プロセスを用い、互いに接合させる面をCMP法によって研磨した。次いで、実施例1と同様にして第1半導体部材10と第2半導体部材20との仮接合を行い、その後、350°Cで熱処理を行うことにより接合を完了させた。この場合においても、第1半導体部材10と第2半導体部材20との接合面にはボイドが発生せず、また、接合面の剥がれ、接合部位の脆弱性に起因する信頼性劣化等も生じないことが確認された。<比較例1>比較例として、ダミー電極を配置しない構成の半導体装置100aを作製した。図8Aは、比較例による半導体装置100aの第1半導体部材10aの接合面を示す図である。また、図8Bは、図2Aの線L6における半導体装置100aの断面図である。また、図8Cは、図8Aの線L7における半導体装置100aの断面図である。この半導体装置100aは、本実施形態の半導体装置100と比較して、ダミー電極5,8が設けられていないこと以外は、本実施形態の半導体装置100と同様である。第1半導体部材10a及び第2半導体部材20aにおいて、層間絶縁膜3a,6aにそれぞれ埋め込まれた第1電極パッド4a、第2電極パッド7aは、一般的なダマシン工程により形成した。また、第1半導体部材10a及び第2半導体部材20aの接合面Pjは、軟質層と硬質層とが積層された一般的なCMPパッドと、半導体装置製造用の一般的なスラリーとを用いて研磨を行った。第1半導体部材10aと第2半導体部材20aとの接合は、実施例1と同様にして行った。図8Bに示すように、図8Aの線L6に示す箇所においては、第1半導体部材10aと第2半導体部材20aとの接合面にはボイドが形成されなかった。しかし、図8Aの線L7に示す箇所では、図8Cに示すように、第1電極パッド4aと第2電極パッド7aとの間にボイドが形成された。これは、各半導体部材の接合面の形成時に、第1電極パッド4a及び第2電極パッド7aの接合面にディッシングが生じたためである。このように、本技術によりダミー電極を設けた実施例1~実施例5では、接合面にボイドが形成されていないので、二つの半導体部材を強固に接合した半導体装置を提供することが可能である。また、ダミー電極5,8は、それぞれ第1電極パッド4及び第2電極パッド7の形成時において同時に形成可能であるので、製造工程数を増やすことなく、接合強度を向上させることができる。本技術は、上述の実施の形態や実験例に限定されるものではなく、本技術の要旨を逸脱しない範囲でその他様々な構成が取り得る。また、本技術は、以下のような構成を取ることもできる。1第1層間絶縁膜と、前記第1層間絶縁膜内に埋め込まれ、一方の表面が前記第1層間絶縁膜の一方の表面と同一面上に位置した第1電極パッドと、前記第1層間絶縁膜内に埋め込まれ、一方の表面が前記第1層間絶縁膜の前記一方の表面と同一面上に位置し、前記第1電極パッドの周囲に配設された第1ダミー電極と、を含む第1配線層と、前記第1層間絶縁膜の前記第1電極パッドの前記一方の表面側に位置した第2層間絶縁膜と、前記第2層間絶縁膜内に埋め込まれ、一方の表面が前記第2層間絶縁膜の前記第1層間絶縁膜側の表面と同一表面上に位置し、かつ前記第1電極パッドに接合された第2電極パッドと、一方の表面が前記第2層間絶縁膜の前記第1層間絶縁膜側の表面と同一面上に位置し、前記第2電極パッドの周囲に配設され、前記第1ダミー電極に接合された第2ダミー電極と、を含む第2配線層と、を含む半導体装置。2前記第1電極パッド及び前記第1ダミー電極は、前記第1配線層と前記第2配線層との接合面に対して、前記第2電極パッド及び前記第2ダミー電極と面対称に配置される請求項1に記載の半導体装置。3前記第1配線層と前記第2配線層との接合面において、前記第1層間絶縁膜の表面積に対する前記第1電極パッド及び前記ダミー電極の表面積の比率が50以上60以下である1または2に記載の半導体装置。4前記第1及び第2ダミー電極は、全てグランドに接続された1~3に記載の半導体装置。5前記第1電極パッド及び前記第1ダミー電極は同一の外形を有し、全て等間隔に配列された1~4に記載の半導体装置。6前記第1ダミー電極は、前記第1配線層と前記第2配線層との接合面において、前記第1電極パッドの周囲にのみ配置された1~4に記載の半導体装置。"