"複数のアルゴリズムブロックに空間的に分割された画像信号を伸長するためのディスプレイであって、aディスプレイ基板であって、表示エリアと、該ディスプレイ基板に取り付けられたカバーと、を有する、ディスプレイ基板と、b前記表示エリアにおいて前記ディスプレイ基板とカバーとの間に配置され、駆動信号に応答して光をユーザーに提供するための複数のピクセルと、c前記表示エリアにおいて前記ディスプレイ基板とカバーとの間に配置された複数の制御ユニットであって、それぞれが、前記複数のピクセルのうちの1つ又は複数に接続され、アルゴリズムブロックを受信して、該受信したアルゴリズムブロック内のデータを伸長することによって接続されたピクセル複数の場合もあるのそれぞれの駆動信号複数の場合もあるを生成するように構成されている、複数の制御ユニットと、を備える、ディスプレイ。前記ピクセルの空間レイアウトは、前記アルゴリズムブロックと、該アルゴリズムブロック内のピクセルデータと、の空間レイアウトに対応する、請求項1に記載のディスプレイ。前記制御ユニットの空間レイアウトは、前記アルゴリズムブロックの空間レイアウトに対応する、請求項1に記載のディスプレイ。各制御ユニットは、前記ディスプレイ基板とは別個の異なるチップレット基板を有するそれぞれの制御チップレットを備える、請求項1に記載のディスプレイ。画像信号をセキュアに伸長するためのディスプレイであって、aディスプレイ基板であって、表示エリアと、該ディスプレイ基板に取り付けられたカバーと、を有する、ディスプレイ基板と、b前記表示エリアにおいて前記ディスプレイ基板とカバーとの間に配置され、駆動信号に応答して光をユーザーに提供するための複数のピクセルと、c前記表示エリアにおいて前記ディスプレイ基板とカバーとの間に配置された複数の制御チップレットであって、それぞれが、前記ディスプレイ基板とは別個の異なるチップレット基板を備え、前記複数のピクセルのうちの1つ又は複数に接続され、それぞれの制御信号を受信して、前記接続されたピクセル複数の場合もあるのそれぞれの駆動信号複数の場合もあるを生成するように構成されている、複数の制御チップレットと、d圧縮された画像信号を受信し、前記制御チップレットごとの対応する制御信号を生成し、該制御信号を前記制御チップレットのうちの前記対応する1つに送信するための伸長器と、を備える、ディスプレイ。前記ディスプレイ基板とは別個の異なるチップレット基板を有する伸長チップレットを更に備え、前記伸長器は、前記伸長チップレット内に存在する、請求項5に記載のディスプレイ。前記伸長器は、前記制御チップレットのうちの1つに存在する、請求項5に記載のディスプレイ。これらの方式うちのいずれも、到来する圧縮されたデータが空間的に分離されるという理由によって利用可能な並列性を活用していない。すなわち、各ブロックは、ディスプレイの或る特定の空間領域のコンテンツを表し、したがって、その領域に専用の制御ユニットによって処理される可能性がある。画像データを伸長するより効率的な方法が現在必要とされている。したがって、本発明の一態様によれば、複数のアルゴリズムブロックに空間的に分割された画像信号を伸長するためのディスプレイであって、aディスプレイ基板であって、表示エリアと、該ディスプレイ基板に取り付けられたカバーと、を有する、ディスプレイ基板と、b前記表示エリアにおいて前記ディスプレイ基板とカバーとの間に配置され、駆動信号に応答して光をユーザーに提供するための複数のピクセルと、c前記表示エリアにおいて前記ディスプレイ基板とカバーとの間に配置された複数の制御ユニットであって、それぞれが、前記複数のピクセルのうちの1つ又は複数に接続され、アルゴリズムブロックを受信して、該受信したアルゴリズムブロック内のデータを伸長することによって接続されたピクセル複数の場合もあるのそれぞれの駆動信号複数の場合もあるを生成するように構成されている、複数の制御ユニットと、を備える、ディスプレイが提供される。本発明の別の態様によれば、画像信号をセキュアに伸長するためのディスプレイであって、aディスプレイ基板であって、表示エリアと、該ディスプレイ基板に取り付けられたカバーと、を有する、ディスプレイ基板と、b前記表示エリアにおいて前記ディスプレイ基板とカバーとの間に配置され、駆動信号に応答して光をユーザーに提供するための複数のピクセルと、c前記表示エリアにおいて前記ディスプレイ基板とカバーとの間に配置された複数の制御チップレットであって、それぞれが、前記ディスプレイ基板とは別個の異なるチップレット基板を備え、前記複数のピクセルのうちの1つ又は複数に接続され、それぞれの制御信号を受信して、前記接続されたピクセル複数の場合もあるのそれぞれの駆動信号複数の場合もあるを生成するように構成されている、複数の制御チップレットと、d圧縮された画像信号を受信し、前記制御チップレットごとの対応する制御信号を生成し、該制御信号を前記制御チップレットのうちの前記対応する1つに送信するための伸長器と、を備える、ディスプレイが提供される。本発明の利点は、本発明が、到来する圧縮されたデータが空間的に分離されるという理由によって利用可能な並列性を活用するということである。各ブロックは、異なる制御ユニットによって処理されるので、制御ユニットは、複数のブロックを順次処理するユニットよりもはるかに低いクロック周波数で動作することができる。これによって、ディスプレイにおける電力消費及び発熱が低減される。分散処理は、大型ディスプレイにもよく適している。分散処理では、より少ない量の圧縮されたデータをより低速で例えば、1フレーム時間内に送信することができ、より多くの量の対応する伸長されたデータをより高速で同じ時間内に送信することと比較して、電力が節減され、複雑度が低減される。データレートを低減することによって、送信されている信号のエッジレートスルーレートの低減も可能になり、これによって、放出される無線周波数雑音が低減される。以下の説明において、通常はソフトウェアプログラムとして実施される観点から幾つかの実施形態を説明することにする。当業者であれば、そのようなソフトウェアの等価物をハードウェアでも構築することができることを容易に認識するであろう。画像操作アルゴリズム及び画像操作システムはよく知られているので、本説明は、特に、本明細書で説明するシステム及び方法の一部を成すか、又はこれらのシステム及び方法とより直接的に協働するアルゴリズム及びシステムを対象とすることにする。そのようなアルゴリズム及びシステムの他の態様と、それらに関与する画像信号の生成及び他の処理を行う、本出願において具体的に図示も説明もされないハードウェア又はソフトウェアとは、当該技術分野において知られているそのようなシステム、アルゴリズム、構成要素、及び要素から選択される。本明細書で説明するようなシステム及び方法を所与とすると、本出願において具体的に図示も示唆も説明もされていない、任意の実施形態の実施に役立つソフトウェアは、従来どおりのものであり、そのような技術分野における通常の技術の範囲内にある。コンピュータープログラム製品は、1つ又は複数の記憶媒体、例えば;磁気ディスクフロッピー登録商標ディスク等若しくは磁気テープ等の磁気記憶媒体;光ディスク、光テープ、若しくは機械可読バーコード等の光記憶媒体;ランダムアクセスメモリRAM若しくは読み出し専用メモリROM等の固体電子記憶デバイス;又は様々な実施形態複数の場合もあるによる方法複数の場合もあるを実行するように1つ又は複数のコンピューターを制御するための命令を有するコンピュータープログラムを記憶するのに用いられる他の任意の物理デバイス若しくは物理媒体を含むことができる。図1は、画像信号をセキュアに復号化するためのディスプレイを示している。ディスプレイ基板400は、表示エリア15と、当該ディスプレイ基板400に取り付けられたカバー408とを有する。表示エリア15内においてディスプレイ基板400とカバー408との間に配置された複数のピクセル60は、駆動信号に応答して光をディスプレイのユーザー又は他の視認者に提供する。例えば、ピクセル60は、EL発光体、光放射プラズマセル、又は交差偏光子間の液晶とすることができる。複数の制御チップレット410が、表示エリア15内のディスプレイ基板400とカバー408との間に配置されている。各制御チップレットは、ディスプレイ基板400とは別個で異なるとともに複数のピクセル60のうちの1つ又は複数に接続されているチップレット基板411を備える。制御チップレット410は、それぞれの制御信号を受信し、接続されたピクセル複数の場合もある60のそれぞれの駆動信号複数の場合もあるを生成する。制御チップレット410上のパッド412が、金属層403によってピクセル60に接続されている。復号化チップレット430も、ディスプレイ基板400とカバー408との間、すなわち密封エリア16内に配置され、ディスプレイ基板400とは別個の異なるチップレット基板411を備える。この図において、復号化チップレット430は表示エリア15内にある。復号化チップレット430は、表示エリア15の外部とすることもできるが、それでも密封エリア16内にある。複数の復号化チップレット430をディスプレイ基板400にわたって表示エリア15の内又は外に配置することができる。制御信号から駆動信号を生成するために、制御チップレット410は、当該技術分野において知られているような従来の2トランジスタ1キャパシタ2T1Cのアクティブマトリックス駆動回路、又はパッシブマトリックス駆動回路を備えることができる。駆動信号は、電圧又は電流とすることができ、時間変調例えば、パルス幅変調、PWMすることもできるし、振幅変調することもできるし、当該技術分野において知られている他の変調形式とすることもできる。復号化チップレット430は、金属層403を通って制御チップレットのうちの1つに電気的接続を行うためのパッド412を備える。復号化チップレット430は、有利には、パッド412が、復号化チップレット430のチップレット基板411の、ディスプレイ基板400から遠い側となるように、ディスプレイ基板400にわたって配置される。様々な実施形態では、復号化チップレット430は、暗号化された画像データを、密封エリア16の外部から1つ又は複数の入力電極404を通して受信する。他の実施形態では、復号化チップレット430は、暗号化された画像データを、アンテナ又はキャビティを用いて無線で、又は電源ライン図示せずに重畳されたデータとして受信する。更に他の実施形態では、復号化チップレット430は、暗号化された画像データを、密封エリア16内の別の復号化チップレット図示せずから、又は後述するような密封エリア16内のデマルチプレクサー若しくはソースドライバーから受信する。更に他の実施形態では、上記で参照した001444-5347に記載されているように、復号化チップレット430は、暗号化された画像データを、密封エリア16内又は密封エリア16の外部の送信機又は別のチップレットから光学的に受信するための光検出器例えばフォトセルを含む。シール409は、ディスプレイ基板400及びカバー408をともに保持する。シール409は、カバーを基板に取り付けるための封止剤とすることができ、この封止剤シール409、ディスプレイ基板400、及びカバー408は、基板とカバーとの間のエリア内への湿気の進入を低減することができる。これは、ピクセル60がエレクトロルミネッセントELピクセルであるときに特に有利である。例えば、シール409、ディスプレイ基板400、及びカバー408は、湿気に対して実質的に不浸透性にすることができる例えば、それらはガラス又は金属とすることができる。別の例では、ディスプレイ基板400及びカバー408は、ガラスとすることができ、シール409は、耐湿性接着剤の連続ビード又は互いに接合された複数のビードとすることもできるし、密封エリア16の周囲を巡って一方が他方の隣にある2つのそのようなビードとすることもできる。2つのビードを用いた一実施形態では、一方のビードは外側シールを形成し、他方のビードは、外側シールから実質的に一定に離間した内側シールを形成する例えば、内側の方形が外側の方形よりも小さい2つの入れ子になった方形、又は異なる半径の2つの同心円。図2は、図1のシステムの機能ブロック図を示している。方形は、部材又はステップを表し、角丸方形は、データ項目、値、又は値のセットを表している。復号化チップレット430は、暗号化された画像信号200を受信する。復号化チップレット430内の復号器431aは、暗号化された画像信号200を復号化して、制御チップレット410ごとのそれぞれの制御信号205を生成する回路又はプログラムである。次に、各制御信号205は、制御チップレット410のうちの対応する1つに金属層403図1を介して送信される。次に、制御チップレットは、各接続されたピクセル60の駆動信号210を生成する。明確にするために、この図は、1つの復号化チップレット430、1つの制御チップレット410、及び1つのピクセル60しか示していない。様々な実施形態では、これらのもののそれぞれが複数設けられる。複数の復号化チップレット430がある場合、各復号化チップレット430は、他の復号化チップレット430によって復号化される部分から、空間例えば、上半分、下半分、時間例えば、偶数フレーム、奇数フレーム、又は双方例えば、インターレースディスプレイの第1のフィールド、第2のフィールドにおいて分割された、暗号化された画像信号200図2の一部分の復号化を担当することができる。復号器431aは、HDCP標準規格に従ってHDCP復号化を実行し、擬似ランダムビットストリームPRBSを生成し、暗号化された画像信号200の各ビットとPRBSの対応するビットとの間のビット単位の排他的OR演算XORを実行することができる。復号器431aは、IDEA、RSA、AESRijndael、Twofish、又は当該技術分野において知られている他の符号若しくは暗号の復号化を実行することもできる。代替的に、上記XORは、復号化の地点をピクセル60のより一層近くに移動させるために、制御チップレット410においてXORユニット415によって実行することができる。復号化チップレット430は、例えば、パススルー434復号化チップレット430を通るワイヤ、マルチ、又は他のデータパスを用いて、各制御チップレット410によって制御されるピクセル複数の場合もある60に対応する暗号化された画像信号200をその制御チップレット410の制御信号205として提供することができる。次に、復号化チップレット430は、PRBS215を各制御チップレット410に更に提供し、各制御チップレット410は、PRBS215を受信し、このPRBSをXORすることにより制御信号と組み合わせて駆動信号を生成する。同様に、復号化とは別個の鍵生成を有する任意の暗号化アルゴリズムを、復号化チップレット430における鍵生成と制御チップレット410における復号化とを有するこの方法で分割することができる。復号化チップレット430は、暗号化された画像信号を復号化するための復号鍵を記憶することができる。この復号鍵は、揮発性又は不揮発性のメモリ432に記憶することができる。複数の復号化チップレット430がある場合、それぞれが、それぞれの一意の復号鍵をそのそれぞれのメモリ432に記憶することができる。様々な実施形態では、ディスプレイは、1つ又は複数の暗号化されたローカル画像信号をセキュアに復号化する。制御チップレット410は、受信した、暗号化されたローカル画像信号例えば、パススルー434からの制御信号205を復号化して、接続されたピクセル複数の場合もあるごとの対応する駆動信号を生成するように構成された復号器431bを備える。復号化チップレット430は、擬似ランダムビットストリームPRBS215を制御チップレットここでは、明確にするために1つしか示されていないのうちの1つに提供するように構成されている。制御チップレット内の復号器431bは、PRBS215を受信し、このPRBSを制御信号205と組み合わせて駆動信号210を生成する。復号器431bは、XORを実行するXORユニット415を備える。XORユニット415は、様々な方法で実装することができる。例えば、4つのNANDゲートを用いて、を示すAxorBを、以下の式のように計算することができる。他の実施形態では、ディスプレイは、複数の制御チップレット410を有する。各制御チップレットは、それぞれの復号器431bを備え、各制御チップレットは、対応する暗号化されたローカル画像信号を復号化する。そのような実施形態は、PRBS/XOR暗号化以外の暗号化方式とともに用いることができる。図3は、ソースドライバーチップレット440を用いるディスプレイの一実施形態を示している。このソースドライバーチップレットは、ディスプレイ基板400とカバー408との間に配置され、ディスプレイ基板400とは別個の異なるそれぞれのチップレット基板411;図1参照を有し、密封エリア16に位置している。ディスプレイは、1つ又は複数のデータライン35を備え、各データラインは、制御チップレット複数の場合もある410のうちの1つ又は複数に接続されている。各ソースドライバーチップレットは、対応する復号化チップレット430から対応する制御チップレット複数の場合もある410にデータライン複数の場合もあるを用いて制御信号複数の場合もある205図2を通信するために、復号化チップレット430と、データライン複数の場合もある35のうちの1つ又は複数と、に接続されている。ソースドライバーチップレット440は、従来のチップオンフレックスCoFソースドライバー又はチップオンガラスCoGソースドライバーと機能において同様であるが、密封エリア16においてディスプレイ基板400とカバー408との間に配置され、これによって、有利には、これらのソースドライバーチップレットの攻撃に対する耐性が高められる。ソースドライバーチップレット440は、表示エリア15図1の内又は外に位置することができる。ソースドライバーチップレット440は、例えば、時間変調又は振幅変調された電圧制御信号又は電流制御信号を提供することができる。図4は、復号化チップレット430と制御チップレット410との間のリンクインテグリティ監視の機能ブロック図を示している。制御チップレット410は、ディスプレイ上の制御チップレット410のうちの選択された1つとすることができる。リンクインテグリティ監視は、1つ又は複数の復号化チップレット430と、1つ又は複数の制御チップレット410と、の間で実行することができる。復号化チップレット430及び制御チップレット410は、それぞれのリンクインテグリティ監視回路をそれぞれ備えることができるそれぞれのモニター435a、435bを備える。モニター435a、435bは、復号化チップレット430と制御チップレット410との間の通信が、例えば、暗号化されていないデータをそれらの間の接続からスヌープしようとしている攻撃者によって監視されているか否かを判断する。これを行うには、攻撃者は、ディスプレイを破壊することなく密封エリア16内に侵入しなければならないが、攻撃者が何とかそれをやり遂げた場合、モニター435a、435bは、第2の防護ラインを提供する。復号化チップレット430及び制御チップレット410内のモニター435a、435bが、それらのチップレット間の通信が監視されていると判断した場合、復号化チップレット430のモニター435aは、復号器431aが制御信号205を生成することを防止し、復号器431aに暗号化された画像信号200の代わりにセキュリティ信号を用いた制御信号205を生成させる例えば、その結果、ディスプレイはnocr4ck0rz等の固定メッセージを示すことになるか、又は復号化チップレット430に自壊させる。一実施形態では、復号化チップレット430は、この例では、トランジスタ422bcのゲートに閾値を上回る電圧を与えることによってトランジスタ422bcを閉路することによって自壊する。この閉路によって、その後、電源VDDは、復号化チップレット430全体に電力CHIP_VDDを供給するヒューズ437geを通ってアースに短絡される。高電流は、ヒューズ437geを飛ばし、CHIP_VDDを開路し、復号化チップレット430を停電させる。トランジスタ422bcのゲートがアクティブに駆動されていないとき、例えば、復号化チップレット430の電源投入及び電源切断の際、オプションのプルダウン抵抗器447atがトランジスタ422bcのVgsを閾値電圧未満に保つ。抵抗器447at、トランジスタ422bc、及びヒューズ437geは、復号化チップレット430内に統合することもできるし、この復号化チップレットの外部、例えば、TFTを用いたディスプレイ基板上とすることもできるし、別のチップレット内とすることもできる。ヒューズ437geは、ディスプレイ表面上の金属トレース又はITOトレースとすることもできるし、チップレット内の金属トレース又はポリシリコントレースとすることもできる。ヒューズ437ge及びトランジスタ422bcは、トランジスタ422bcが導通するとヒューズ437geが素早く飛ぶように選択される。なぜならば、CHIP_VDDによって供給されるそのゲートドライブが、ヒューズが飛ぶことによって除去されると、トランジスタ422bcは非導通状態になるからである。代替的に、アースへの高静電容量部又は別のレールをトランジスタ422bcのゲートに取り付けて、ヒューズ437geが完全に飛ぶまでトランジスタをアクティブに保つことができる。モニター435a、435bは、通信が監視されているか否かを様々な方法で判断することができる。1つの実施形態では、モニター435a、435bは、復号化チップレットから制御チップレットまでの制御信号の信号伝播の時間遅延を測定する。パッシブスヌーピングは、接触型であろうと非接触型であろうと、容量性負荷又は誘導性負荷のいずれかをラインに追加して、伝播遅延を増加させる。伝播遅延の顕著な変化stepchangeが、プローブがライン上又はラインの近くに配置されたことを示すことができる。別の実施形態では、復号化チップレット及び制御チップレット内のモニター435a、435bが電気的接続436によって接続される。リンクインテグリティ監視回路は、例えば、時間領域反射率測定TDR又は時間領域透過率測定によって、電気的接続436のインピーダンス又はインピーダンスの特別な場合である抵抗を測定する回路部を備える。モニター435bは、電気的接続436の特性インピーダンスと整合した固定終端抵抗器を備えることができる。モニター435aは、電気的接続436に沿ってパルスを送信し、あらゆる反射を検出することができる。電気的接続436のンピーダンスがモニター435b内の終端抵抗器と整合しないことを示す何らかの反射があれば、それは、パッシブスヌーピングの可能性があることを示している。別の実施形態では、パッシブプロービングpassiveprobingの代わりに非侵襲アクティブプロービングnoninvasiveactiveprobingが用いられる場合であっても、密封エリア16のあらゆる侵害に対する保護が提供される。インピーダンス測定が上述したように用いられ、電気的接続436は、湿気又は酸素等の外部環境に対する露出によって変化するインピーダンスを有するワイヤを含む。密封エリア16が攻撃者によって損なわれると、電気的接続436は、密封エリア16内への外部環境の進入に起因してインピーダンスを変化させ始める。インピーダンスのこの変化は、例えば、上述したようなTDRを用いて測定することができる。インピーダンスを変化させるワイヤは、カルシウムから形成することができる。カルシウムは導電性であるが、水と反応してCaO及びCaOH2を形成する。これらの双方は非導電性である。したがって、カルシウムが湿気にさらされると、そのインピーダンスは上昇する。1つの実施形態では、電気的接続436は、それぞれモニター435a及び435bに接続されるが、互いに直接接続されない2つの金属セグメントを含む。これらのセグメントは、カルシウムのパッチ、ワイヤ、又は他の成形エリアによって互いに接続される。これらの金属セグメント及びカルシウムは、製造時には同じ電気インピーダンスを有し、したがって、ワイヤのTDR解析は、不連続部がないことを示す。湿気にさらされると、カルシウムエリアのインピーダンスが変化し、TDRによって測定することができるインピーダンス不連続部が電気的接続436に導入される。他のアルカリ土類金属、例えばマグネシウムをカルシウムの代わりに用いることができる。低周波数又はDCにおいてインピーダンスを変化させる電気的接続すなわち、抵抗を変化させる電気的接続の場合、単純な電気抵抗測定例えば、定電流、又は定電圧用の電流を印加している間の接続436の両端の電圧の測定を、TDRの代わりに又はこれに加えて用いることができる。図5は、復号器431が制御チップレット410内に配置されている代替的な実施形態の機能ブロック図を示している。この実施形態によるディスプレイは、上記のように、ディスプレイ基板400とカバー408との間に配置された複数の制御チップレット410を備える。各制御チップレット410は、それぞれの暗号化されたローカル画像信号201を受信し、接続されたピクセル複数の場合もある60のそれぞれの駆動信号複数の場合もある210を生成する。各制御チップレット410は、暗号化されたローカル画像信号201を復号化して、接続されたピクセル複数の場合もある60ごとの対応する駆動信号210を生成するように構成された復号器431aを備える。制御チップレット410は、上述したように、メモリ432を備えることもできる。デマルチプレクサー450は、暗号化された画像信号200を受信し、上述したように、暗号化された画像信号200を空間又は時間において分割することによってそれぞれの暗号化されたローカル画像信号201を生成するのに用いることができる。デマルチプレクサー450は、選択された数の入力信号を受信し、当該入力信号を生成するのに実行された時間分割多重化又は周波数分割多重化を元に戻すことによって当該入力信号をそれよりも多くの数の出力信号に分割する。これは、フレーム及びラインタイミングが暗号化されず、これによって、多重分離が単純化されるHDCP等のシステムにとって特に有利である。デマルチプレクサー450は、入力信号を最初に復号化する必要なく、入力信号からの各ラインのデータを適切な制御チップレット410にルーティングすることができる。各制御チップレット410は、有利には、他の制御チップレット複数の場合もある410に分配された暗号化されたローカル画像信号複数の場合もある201と無関係に、対応する暗号化されたローカル画像信号201を復号化し、これによって、相互接続要件が削減され、冗長性及びセキュリティが増大する。幾つかのディスプレイシステムでは、画像信号は、暗号化されることに加えて圧縮される。画像データは、JPEG、MPEG標準規格、ZIP、又は当該技術分野において知られている他の圧縮タイプを用いて圧縮することができる。圧縮は、暗号化前に、暗号化後に、又は暗号化の一部として実行することができる。例えば、OpenSSHは、データを暗号化する前にこれを圧縮する。図6を参照すると、1つの実施形態では、上述したように、ディスプレイに複数の制御チップレット410が設けられる。伸長器461は、圧縮された画像信号220を受信するとともに当該画像信号を伸長して制御チップレット410ごとの対応する制御信号205を生成する回路又はプログラムである。駆動信号210及びピクセル60は、図2に関して説明したものと同様である。伸長器461は、有利には、画像データ送信のデータレートを低減し、ケーブルによって又は無線で画像データを送信するのに要する電力を削減することができる。例えば、広告板、映画館、又は他の大画面ディスプレイでは、データを送信用に圧縮して、データレートの低減及び電力消費の低下を可能にすることができる。代替的に、圧縮及び多重化並びにディスプレイにおける対応する伸長及び多重分離を組み合わせて、ディスプレイの幾つかの部分用のデータを複数のケーブルではなく単一のケーブルによって送信することを可能にし、システムのコスト及び重量を削減することができる。その上、以下で更に論じるように、伸長器461を用いたブロック伸長は、MPEG-2等の一般的なビデオ圧縮アルゴリズムのブロック構造と整合しており、したがって、そのようなビデオデータを復号化するより効率的な方法を提供する。伸長器461は、様々な技法を用いて圧縮されたデータを伸長するための回路部又はロジックを備えることができる。これらの技法は、非可逆的又は可逆的とすることができ、ランレングス符号化RLE、ハフマン符号化、LZW圧縮例えば、GIF画像ファイルにおいて用いられ、米国特許第4,558,302号に記載されている、離散コサイン変換DCT圧縮例えば、JPEG画像ファイルにおいて用いられている、ウェーブレット変換圧縮例えば、JPEG2000画像ファイルにおいて用いられている、MPEG-2ビデオ米国においてATSCデジタル放送テレビ用にも用いられているISO/IEC13818-2、MPEG-4パート2ビデオ、MPEG-4パート10AVCビデオ、Theoraビデオ、又はVP8WebMビデオを含むことができる。伸長器461は、圧縮されたデータを、Matroska、Ogg、JFIF、MPEG-PS、ASF、又はQuickTime等のコンテナーフォーマットからアンパックするための回路部又はロジックを備えることもできる。伸長アルゴリズムは、CPU又はマイクロプロセッサにおけるプログラムとして実装することもできるし、ASIC、FPGA、PLD、又はPALにおけるロジックで実装することもできるし、組み合わせで実装することもできる。伸長については以下で更に説明する。様々な実施形態では、圧縮された画像信号220は、暗号化も行われる。すなわち、圧縮及び暗号化がいずれかの順序で実行され、画像信号220が提供される。復号器431aは、画像信号220を復号化する。暗号化及び圧縮された画像信号220の復号化は、伸長前に、伸長後に、又は伸長の一部として、伸長器461内で又は別の回路若しくはチップレット図示せずにおいて行うことができる。一実施形態では、例えば、HDCP暗号化データの復号化は最初に行われ、この復号化された画像信号が伸長されて、制御信号205が提供される。図7は、伸長器461が、ディスプレイ基板400とは別個の異なるチップレット基板411、図1を有する伸長チップレット460に位置する一実施形態を示している。密封エリア16及びピクセル60は、図3に示すものと同様である。図8は、伸長器461a、461bがそれぞれ制御チップレット410a、410bに位置する一実施形態を示している。密封エリア16及びピクセル60は、図3に示すものと同様である。複数の伸長器を制御チップレットに設けることもできる。代替的に、選択された制御チップレット例えば、410aは伸長器461aを備えることができ、別の選択された制御チップレット例えば、410bは伸長器を有しないものとすることができる。伸長されたデータは、その後、リンク462によってディスプレイ上の他の制御チップレット複数の場合もある例えば、410bに通信される。ピクセル62a、62b、67a、67bは、図3ピクセル60に示すものと同様である。様々な実施形態では、リンク463は、圧縮又は伸長され、暗号化又は復号化された画像データを制御チップレット410aと410bとの間で送信する。一例では、制御チップレット410aは、それぞれMPEG-2伸長を、制御チップレット410a、410bに接続されたそれぞれのピクセルのピクセルデータを有するマクロブロックに対して実行するためのそれぞれの伸長器461を備える。MPEG-2標準規格は動き補償を含む。この動き補償では、画像を横断して移動するが符号値が大幅に変化しない、空間的に連続したピクセル群を一度だけフルデータとして表すことができる。種々の位置におけるその群のその後の出現は、その群の新たなロケーションを示す動きベクトルを用いて表される。制御チップレット410a、410bは、動きベクトル及び画像データをリンク463にわたって通信して動き補償を行う。具体的な例では、ピクセル62a及び62bは、ピクセル67a及び67bの上にある。表示中の画像は風景シーンのビデオであり、カメラはパンアップ中である。したがって、ピクセル群は、ディスプレイの上から下に向かって移動している。伸長された画像データに応答して、制御チップレット410aは、ピクセル62a及び62bのピクセル値をリンク463によって制御チップレット410bに送信する。次に、制御チップレット410bは、それらのピクセル値を用いて、ピクセル62a及び62bが前に表示していたのと同じ画像を伴ってピクセル67a及び67bを駆動する。このようにして、滑らかなパンがもたらされ、ピクセルは、当該ピクセルを必要とするチップレットにのみ送信される。各制御チップレットは、動き補償用のデータを送信するための他の制御チップレットに接続されていない場合もあるし、1つ又は2つ以上のそのような他の制御チップレットに接続されている場合もある。各制御チップレットは、隣接する制御チップレットすなわち、問題となっている制御チップレットに属するピクセルに隣接するピクセルを有する制御チップレットに接続することもできるし、隣接していない制御チップレットに接続することもできる。様々な実施形態では、制御チップレットは、行及び列に配列され、各制御チップレットは、4つの隣接するチップレット上、下、左、及び右に接続されるか、又は8つの隣接するチップレットそれらの4つに、左上、左下、右上、及び右下を加えたものに接続される。上記で論じたように、様々な伸長アルゴリズムはブロックベースである。すなわち、それらの伸長アルゴリズムは、データのブロックに対して操作を行い、ブロックのそれぞれは、表示された画像の特定の空間的広がりに対応する。これらのブロックは、重なっていることもできるし例えば、JPEG2000のサブバンド、互いに素であることもできる例えば、MPEG-2のマクロブロック。以下では、制御ユニットは、復号化機能又は伸長機能を実行する上述したようなディスプレイ上のチップレット又は回路例えば、TFT、例えば、復号化チップレット430図2、復号器431a図5を備える制御チップレット410図5、又は伸長器461図6を指す。アルゴリズムブロックは、制御ユニット例えば、制御チップレット410、図6に入力されるデータのブロック例えば、上述したようなサブバンド又はマクロブロックを指す。様々な実施形態では、各制御ユニットは、一時に1つのアルゴリズムブロックからのデータを処理する。異なる制御ユニットは、異なるアルゴリズムブロックを受信する。例えば、MPEG-2ビデオでは、各制御ユニットは、それぞれの8×8ピクセルブロック用のDCT係数を受信し、逆DCTIDCTを実行して、64個の対応するピクセルに表示される8×8ピクセル値を生成する。RGBディスプレイの場合、各制御ユニットは、Y輝度のデータ2つのブロックと、クロマCb、Crデータのそれぞれに1つのブロックと、を含むそれぞれのマクロブロックを受信する。制御ユニットは、これらのブロックに対してIDCTを用いてY、Cb、及びCrのピクセルデータを計算し、次いで、YCbCrを表示用のRGBに変換する。開示内容が引用することによって本明細書の一部をなす米国特許第6,668,015号に記載されている圧縮システムの場合、各制御ユニットは、それぞれの固定長の圧縮されたデータブロックを受信する。各制御ユニットは、一時に1つ又は2つ以上のアルゴリズムブロックを受信して処理する。一実施形態では、各アルゴリズムブロックは、正確に1つの制御ユニットに送信される。別の実施形態では、各アルゴリズムブロックは、2つ以上の制御ユニットに送信され、各制御ユニットからの結果が例えば、投票によって組み合わされる。上記で論じたように、アルゴリズムブロックを制御ユニット間で分割することによって、有利には、各制御ユニットにおいて必要とされる帯域幅及び計算パワーが削減される。ディスプレイでは、ビデオデータのアルゴリズムブロックが、そのアルゴリズムブロックが対象としているピクセルに非常に近い制御ユニット例えば、チップレットにおいて復号化又は伸長されるとき、ディスプレイの更新速度を増加させることができ、電力散逸をディスプレイ全体にわたって拡散することができ、それによって、ディスプレイのピーク温度が低減され、ディスプレイの寿命が改善される。加えて、ディスプレイ上の制御ユニットは、ディスプレイ上の他の制御ユニットが損傷を受けている場合であっても、依然として動作してコンテンツを表示することができる。これによって、修理に多くの費用を要し交換にはより一層多くの費用を要する大型ディスプレイ及び広告板の寿命をより長くすることが可能になる。また、上記で論じたように、局所化された処理によって、攻撃者がビデオ信号全体を取得する困難さが大幅に高まる。図10は、様々な実施形態による、分散型伸長を実行するように構成されたディスプレイを示している。ディスプレイ1000は、複数のアルゴリズムブロックに空間的に分割された画像信号1009を伸長する。空間的に分割されるということは、画像信号1009のコンテンツが、特定の空間的広がり例えば、ピクセル座標を有するディスプレイの領域用の所望の画像コンテンツの表現を含むことを意味する。信号自体は、信号であるがゆえに、空間的広がりを有しない。信号のコンテンツは、例えば、ディスプレイの行0、列00,0として表されるから7,7までの8×8ピクセルのアルゴリズムブロックと、これとは別に8,0から15,7までのアルゴリズムブロック及び0,8から7,15までのアルゴリズムブロックと、更にディスプレイ全体にわたるアルゴリズムブロックと、の画像コンテンツを含むことができる。画像信号1009における全ての空間分割が同じサイズを有することは必須ではない。例えば、JPEG2000では、サブバンドは、圧縮が進むにつれて次第に小さくなるサイズを有する。画像信号は、ディスプレイを非等アルゴリズムブロックにタイル化することもでき、例えば、ディスプレイの左側半分全体2m×n用の1つのアルゴリズムブロックと、右上m×n用の1つのアルゴリズムブロックと、右下m×n用の1つのアルゴリズムブロックと、にタイル化することもできる。アルゴリズムブロックは、不連続ピクセルを含むこともできる。例えば、PNG画像用の標準的なAdam7のインターレース順序は、画像を7つのアルゴリズムブロックパスに分割し、その最後のもののみが任意の連続ピクセルを含む。各パスは、画像を連続的により微細になっていくように空間的にサブサンプリングしたものである。これは、PNGファイルのほとんどが視聴プログラムにロードされる前では、認識可能ではあるが、濃淡むらがある画像を与える。この例では、アルゴリズムブロック1091、1096が示されているが、1つ以上の任意の数のアルゴリズムブロックを用いることができる。各アルゴリズムブロックは、上記で論じたように、伸長されて、ディスプレイの識別されたエリアに与えられるデータを含む。ディスプレイ基板400は、上記で論じたように、表示エリア15と、当該ディスプレイ基板400に取り付けられたカバー408図1と、を有する。上記で論じたように、駆動信号に応答して光をユーザーに提供するための複数のピクセルここでは、ピクセル62a、62b、67a、67bが、表示エリア15内においてディスプレイ基板400とカバー408との間に配置されている。一実施形態では、各ピクセル62a、62b、67a、67bはEL発光体である。複数の制御ユニットここでは、制御ユニット1011、1016が、表示エリア15内においてディスプレイ基板400とカバー408との間に配置されている。各制御ユニットは、複数のピクセルのうちの1つ又は複数に接続されている。この例では、制御ユニット1011は、ピクセル62a、62bに接続され、制御ユニット1016は、ピクセル67a、67bに接続されている。任意の数の制御ユニットを用いることができ、それぞれを任意の数のピクセルに接続することができる。各制御ユニット1011、1016は、アルゴリズムブロックを受信するように構成されている。この例では、制御ユニット1011は、アルゴリズムブロック1091を受信し、制御ユニット1016は、アルゴリズムブロック1096を受信する。各制御ユニット1011、1016は、受信されたアルゴリズムブロックそれぞれアルゴリズムブロック1091、1096内のデータを伸長することによって、接続されたピクセル複数の場合もある制御ユニット1011についてはピクセル62a、62b;制御ユニット1016についてはピクセル67a、67bのそれぞれの駆動信号複数の場合もあるを生成する。様々な実施形態では、制御ユニット1011、1016は、それぞれ、1つのアルゴリズムブロックの圧縮された画像信号を受信して、取り付けられたピクセルの対応する駆動信号を生成するための伸長器461a、461bをそれぞれ備える。伸長器の例は上記に与えられている。様々な実施形態では、各制御ユニット1011、1016は、図6を参照して上記で論じかつ図11を参照して以下で論じるように、ディスプレイ基板400とは別個の異なるチップレット基板411図1を有するそれぞれの制御チップレットを備える。すなわち、制御ユニット1011、1016の回路部は、それぞれの制御チップレット410図6上に実装される。図10におけるハッチングパターンは、様々な実施形態において、ピクセルデータ値の空間配列又は空間レイアウトと、ユーザーに提供される光の空間レイアウトとの間の対応関係を示している。アルゴリズムブロック1091は、ピクセル62a、62bにそれぞれ対応するピクセルデータ1092a、1092bを含む。アルゴリズムブロック1096は、ピクセル67a、67bにそれぞれ対応するピクセルデータ1097a、1097bを含む。ピクセルデータ1092a、1092b、1097a、1097bは、それぞれピクセル62a、62b、67a、67bと同様に、単一の列において隣接している。この実施形態及び他の実施形態では、ディスプレイ1000上のピクセルの空間レイアウトは、アルゴリズムブロックと、アルゴリズムブロック内のピクセルデータとの空間レイアウトに対応する。様々な実施形態では、制御ユニットの空間レイアウトが、アルゴリズムブロックの空間レイアウトに対応する。アルゴリズムブロック1091、1096は、単一の列において隣接する。制御ユニット1011、1016もそれぞれ、単一の列において隣接する。空間レイアウトが対応するということは、ディスプレイ1000が、画像信号において示されるピクセル間隔又は正確な位置を有することを要するということを意味するものではない。そうではなく、データを処理する制御ユニットは、各アルゴリズムブロックが1つの制御ユニットによって処理されるように分割されて配置される。その制御ユニットは、1つ又は複数の構成要素例えば、TFT回路又はチップレットを備えることができるが、各アルゴリズムブロックは、他の制御ユニットとは異なるものと認識できる制御ユニットによって処理される。幾つかの実施形態では、制御ユニットは、データ例えば、上述したような動き補償用のデータを共有する。これは、それらの制御ユニットが互いに異なるものと認識できないことを意味するものではない。ディスプレイ1000の他の実施形態では、ピクセル又は制御ユニットの空間レイアウトは、入力信号のピクセルデータ又はアルゴリズムブロックに対応していない。図11は、様々な実施形態による、画像信号1009をセキュアに伸長するディスプレイ1100を示している。ディスプレイ基板400と、表示エリア15と、ディスプレイ基板400に取り付けられたカバー208と、表示エリア15内においてディスプレイ基板400とカバー408との間に配置された、駆動信号に応答して光をユーザーに提供するためのピクセル例えば、62a、62b、67a、67bと、は、図10に示すものと同様である。アルゴリズムブロック1091、1096及びピクセルデータ1092a、1092b、1097a、1097bは、図10に示すものと同様である。制御チップレット1111、1116は、表示エリア15内においてディスプレイ基板400とカバー408との間に配置されている。各制御チップレット1111、1116は、ディスプレイ基板400とは別個の異なるチップレット基板411図1を備え、複数のピクセルのうちの1つ又は複数ここでは、チップレット1111についてはピクセル62a、62b、及びチップレット1116についてはピクセル67a、67bに接続されている。各制御チップレット1111、1116は、上記で論じたように、それぞれの制御信号を受信して、接続されたピクセル複数の場合もあるのそれぞれの駆動信号複数の場合もあるを生成するように構成されている。伸長器1161は、圧縮された画像信号1009を受信し、制御チップレット1111、1116ごとの対応する制御信号を生成し、各対応する制御信号を制御チップレット1111、1116のうちの対応する1つに送信する。様々な実施形態では、伸長器1161は、伸長チップレット1160に存在する。伸長チップレット1160は、ディスプレイ基板400とは別個の異なるチップレット基板411図1を有する。他の実施形態では、伸長器1161は、制御チップレット1111、1116のうちの一方に存在する。更に他の実施形態では、伸長器1161は、ディスプレイ基板400上又は当該ディスプレイ基板にわたって配置されたTFT電子機器を用いて実施される。図12を参照すると、様々な実施形態では、ディスプレイ1200は、上述したように、複数のアルゴリズムブロックに空間的に分割された画像信号をセキュアに復号化及び伸長する。ディスプレイ基板400、表示エリア15、カバー408、及びピクセル62a、62b、67a、67bは、上述したものと同様である。画像信号1009、アルゴリズムブロック1091、1096、及びピクセルデータ1092a、1092b、1097a、1097bは、上述したものと同様である複数の制御チップレット例えば、1211、1216が、表示エリア15内においてディスプレイ基板400とカバー408との間に配置されている。各制御チップレット1211、1216は、ディスプレイ基板とは別個の異なるチップレット基板411図1を備える。各制御チップレット1211、1216は、上述したように、複数のピクセルのうちの1つ又は複数それぞれ62a、62b;67a、67bに接続されている。各制御チップレット1211、1216は、これも上述したように、アルゴリズムブロック1091、1096にそれぞれ対応するそれぞれの制御信号を受信し、受信した制御信号を伸長することによって、すなわち、受信したアルゴリズムブロック内のデータを伸長することによって、接続されたピクセル複数の場合もあるのそれぞれの駆動信号複数の場合もあるを生成するように構成されている。復号化チップレット1230は、暗号化された画像信号を受信し、制御チップレット1211、1216ごとのそれぞれの制御信号を生成し、各制御信号を対応する制御チップレット1211、1216に送信するように構成されている。復号化チップレット1230は、ディスプレイ基板とカバーとの間に配置され、ディスプレイ基板400とは別個の異なるチップレット基板411図1を備える。復号化チップレット1230は、上記で論じたように、暗号化された画像信号を復号化してそれぞれの制御信号を生成するように構成された復号器1231も備える。この実施形態は、ディスプレイの封止されたエリア内でのセキュアな復号化を提供し、セキュリティを高めるとともに攻撃をより困難にする。個々の制御チップレットにおいて最初に復号化し、次に伸長することによって、この実施形態は、ブロックベース圧縮アルゴリズムにおける本来的な並列性を利用する。これは、セキュアな復号化を有する効率的な伸長を提供する。並列に伸長することによって、各制御チップレットは、集中型伸長器よりも低いクロック周波数を用いることができる。これによって、CMOSにおいて周波数とともに上昇する電力が節減される。他の実施形態では、復号化及び伸長は、制御チップレット1211、1216において実行される。これらの実施形態は、一時に一ブロックを暗号化するブロック暗号では特に有用である。例えば、データ暗号化標準DESは64ビットブロックを暗号化し、次世代暗号化標準AESは128ビットブロックを暗号化する。データは、制御チップレット1211、1216に送信するために上述したように多重分離することができる。様々な実施形態では、リンク1263は、圧縮又は伸長され、暗号化又は復号化された画像データを制御チップレット1211、1216間で送信する。これについては、リンク463図8に関して上述している。このリンクの用途には、動き補償と、伸長アルゴリズムのブロックサイズが復号化アルゴリズムのブロックサイズと異なるこれらのサイズは同じとすることもできる場合の画像信号の処理と、が含まれる。ディスプレイ、具体的にはELディスプレイは、様々な技術を用いて様々な基板上に実施することができる。例えば、ELディスプレイは、アモルファスシリコンa-Siオンガラス基板若しくは低温ポリシリコンLTPSオンガラス基板、プラスチック基板、又は鋼箔基板を用いて実施することができる。様々な実施形態では、復号器431a図2、メモリ432図2、モニター435a、435b図4、デマルチプレクサー450図4、伸長器461図6、又は上述した他の機能は、バックプレーン上の薄膜トランジスタTFTを用いて実施される。これらのトランジスタは、低温ポリシリコンLTPS、アモルファスシリコン、又は酸化亜鉛ZnO等の様々な薄膜技術で実施することができる。他の実施形態では、上述したように、ELディスプレイは、チップレットを用いて実施され、これらのチップレットは、基板にわたって分散された制御素子である。チップレットは、ディスプレイ基板と比較して相対的に小さな集積回路であり、回路を含む。この回路には、独立した基板上に形成されたワイヤ、接続パッド、抵抗器若しくはキャパシタ等の受動部品、又はトランジスタ若しくはダイオード等の能動部品が含まれる。チップレットは、ディスプレイ基板とは別に作製され、その後、ディスプレイ基板に付着される。チップレットを作製するためのプロセスの詳細は、例えば、米国特許第6,879,098号、米国特許第7,557,367号、米国特許第7,622,367号、米国特許出願公開第20070032089号、米国特許出願公開第20090199960号、及び米国特許出願公開第20100123268号に見つけることができる。これらの全ての開示内容は、引用することによって本明細書の一部をなすものとする。任意のタイプの1つ又は複数のチップレットをディスプレイに付着させることができる。図1を再び参照すると、ディスプレイ基板400は、ガラス、プラスチック、金属箔、又は当該技術分野において知られている他の基板タイプとすることができる。ディスプレイ基板400は、EL発光体50が配置されているデバイス側401を有する。ディスプレイ基板400とは異なる独立したチップレット基板411を有する集積回路チップレット、例えば制御チップレット410は、ディスプレイ基板400のデバイス側401にわたって位置し、当該デバイス側に取り付けられている。制御チップレット410は、例えばスピンコート接着剤を用いてディスプレイ基板に取り付けることができる。制御チップレット410は、接続パッド412も備え、この接続パッドは、金属とすることができる。平坦化層402が、制御チップレット410上を覆っているが、パッド412上に開口部又はビアを有する。金属層403は、このビアにおいてパッド412と接触し、駆動信号210を制御チップレット410からピクセル60に運ぶ。1つの制御チップレット410は、駆動信号210を1つ又は複数のピクセル60に与えることができる。制御チップレット410及び復号化チップレット430は、ディスプレイ基板400とは別に製造され、その後、ディスプレイ基板400に付着される。チップレット410、430は、好ましくは、半導体デバイスを製作するための既知のプロセスを用いたシリコンウェハー又はシリコンオンインシュレータSOIウェハーを用いて製造される。その後、各チップレット410、430は、ディスプレイ基板400への取り付け前に分離される。したがって、各チップレット410、430の結晶性基部は、ディスプレイ基板400とは別個であるとともにチップレット回路部が配置されるチップレット基板411とみなすことができる。したがって、複数のチップレット410、430は、ディスプレイ基板400とは別個であるとともに互いに別個である対応する複数のチップレット基板411を有する。特に、独立したチップレット基板411は、ピクセルが形成されるディスプレイ基板400とは別個のものであり、独立したチップレット基板411の面積は、総合しても、ディスプレイ基板400よりも小さい。チップレット410、430は、例えば、薄膜アモルファスシリコンデバイス又は薄膜多結晶シリコンデバイスに見られる能動部品よりも高い性能の能動部品を提供する結晶性チップレット基板411を有することができる。チップレット410、430は、好ましくは100μm以下、より好ましくは20μm以下の厚さを有することができる。これによって、従来のスピンコート技法を用いたチップレット410、430にわたる平坦化層402の形成が容易になる。一実施形態によれば、結晶性シリコンチップレット基板411上に形成されたチップレット410、430は、幾何学的アレイに配列され、接着性材料又は平坦化材料を用いてディスプレイ基板400に接着される。チップレット410、430の表面上の接続パッド412は、各チップレット410、430を信号ワイヤ、電力バス、及びピクセルを駆動する行電極又は列電極例えば、金属層403に接続するのに用いられる。幾つかの実施形態では、チップレット410、430は、少なくとも4つのEL発光体50を制御する。チップレット410、430は、半導体基板内に形成されるので、チップレット410、430の回路部は、現代のリソグラフィーツールを用いて形成することができる。そのようなツールを用いると、0.5ミクロン以下の特徴サイズが容易に利用可能である。例えば、現代の半導体製作ラインは、90nm又は45nmの線幅を達成することができ、チップレット410、430を作製する際に用いることができる。しかしながら、チップレット410、430は、ディスプレイ基板400上に組み付けられると、チップレット410、430にわたって設けられた金属層403への電気的接続を作製するための接続パッド412も必要とする。接続パッド412は、ディスプレイ基板400上で用いられるリソグラフィーツールの特徴サイズ例えば5μmと、金属層403上の任意のパターン化された特徴部に対するチップレット410、430の位置合わせ例えば±5μmと、に基づいてサイズ決めされる。したがって、接続パッド412は、例えば、パッド412間に5μmの間隔を有する15μm幅とすることができる。このように、パッド412は、一般に、チップレット410、430内に形成されるトランジスタ回路部よりもかなり大きい。パッド412は、一般に、トランジスタの上方にあるチップレット410、430上の金属化層に形成することができる。製造コストを下げることを可能にするために、可能な限り小さな表面積を有するチップレット410、430を作製することが望ましい。ディスプレイ基板400例えば、アモルファスシリコン又は多結晶シリコン上に直接形成される回路よりも高い性能を有する回路部を備えた独立したチップレット基板411例えば、結晶シリコンを含むを有するチップレット410、430を用いることによって、より高い性能を有するELディスプレイが提供される。結晶シリコンは、より高い性能を有するだけでなく、はるかに小さな能動素子例えば、トランジスタも有するので、回路部のサイズは大幅に削減される。例えば、Yoon、Lee、Yang、及びJangによるAnoveluseofMEMsswitchesindrivingAMOLESDigestofTechnicalPapersoftheSocietyforInformationDisplay200834p13に記載されているように、有用な制御チップレット410は、微小電気機械MEMS構造を用いて形成することもできる。ディスプレイ基板400は、ガラスを含むことができ、単数又は複数の金属層403は、当該技術分野において知られているフォトリソグラフィー技法を用いてパターン化された平坦化層402例えば、樹脂にわたって形成される、蒸着又はスパッタリングされた金属又は金属合金、例えば、アルミニウム又は銀から作製することができる。チップレット410、430は、集積回路業界において十分に確立された従来の技法を用いて形成することができる。図13は、プログラムを用いた伸長器又は復号器を使用する様々な実施形態による伸長又は復号化するためのデータ処理システムの構成要素を示す高レベル図である。このシステムは、データ処理システム1310、周辺システム1320、インターフェースシステム1330、及びデータ記憶システム1340を備える。周辺システム1320、インターフェースシステム1330、及びデータ記憶システム1340は、データ処理システム1310に通信接続されている。これらの構成要素は、例えば、制御チップレット410図2、復号化チップレット430図2、又は伸長チップレット460図7に含めることができる。データ処理システム1310は、本明細書で説明した例示のプロセスを含む様々な実施形態のプロセスを実施する1つ又は複数のデータ処理デバイスを備える。データ処理デバイス又はデータプロセッサという語句は、中央処理装置CPU、デスクトップコンピューター、ラップトップコンピューター、メインフレームコンピューター、携帯情報端末、Blackberry商標、デジタルカメラ、携帯電話、又は電気部品、磁気部品、光学部品、生体部品、若しくはそれ以外のものを用いて実施されることを問わず、データの処理、データの管理、若しくはデータのハンドリングを行うための他の任意のデバイス等の任意のデータ処理デバイスを含むことを意図している。データ記憶システム1340は、情報を記憶するように構成された1つ又は複数のプロセッサアクセス可能メモリを備える。この情報には、本明細書で説明した例示のプロセスを含む様々な実施形態のプロセスを実行するのに必要な情報が含まれる。データ記憶システム1340は、複数のコンピューター又はデバイスを介してデータ処理システム1310に通信接続された複数のプロセッサアクセス可能メモリを備える分散型プロセッサアクセス可能メモリシステムとすることができる。他方、データ記憶システム1340は、分散型プロセッサアクセス可能メモリシステムでなくてもよく、その結果、単一のデータプロセッサ又はデバイス内に位置する1つ又は複数のプロセッサアクセス可能メモリを備えることができる。プロセッサアクセス可能メモリという語句は、揮発性又は不揮発性を問わず、電子的な、磁気的な、光学的な、又はそれ以外の任意のプロセッサアクセス可能データ記憶デバイスを含むことを意図している。このロセッサアクセス可能データ記憶デバイスには、レジスター、フロッピーディスク、ハードディスク、コンパクトディスク、DVD、フラッシュメモリ、ROM、及びRAMが含まれるが、これらに限定されるものではない。通信接続されたという語句は、有線又は無線を問わず、データを通信することができるデバイス間、データプロセッサ間、又はプログラム間の任意のタイプの接続を含むことを意図している。通信接続されたという語句は、単一のデータプロセッサ内のデバイス間又はプログラム間の接続と、異なるデータプロセッサに位置するデバイス間又はプログラム間の接続と、データプロセッサに位置していないデバイス間の接続と、を含むことを意図している。この点に関して、データ記憶システム1340は、データ処理システム1310とは別に示されているが、当業者であれば、データ記憶システム1340をデータ処理システム1310内に完全に又は部分的に収容することができることを理解するであろう。さらに、この点に関して、周辺システム1320及びインターフェースシステム1330は、データ処理システム1310とは別に示されているが、当業者であれば、そのようなシステムの一方又は双方をデータ処理システム1310内に完全に又は部分的に収容することができることを理解するであろう。周辺システム1320は、デジタルコンテンツレコードをデータ処理システム1310に提供するように構成された1つ又は複数のデバイスを備えることができる。例えば、周辺システム1320は、送受信機、受信機、又は他のデータプロセッサを備えることができる。データ処理システム1310は、周辺システム1320内のデバイスからデジタルコンテンツレコードを受信すると、そのようなデジタルコンテンツレコードをデータ記憶システム1340に記憶することができる。インターフェースシステム1330は、データがデータ処理システム1310に入力される入力元のデバイスの任意の組み合わせを備えることができる。この点に関して、周辺システム1320は、インターフェースシステム1330とは別に示されているが、周辺システム1320は、インターフェースシステム1330の一部として含めることができる。インターフェースシステム1330は、送信機、プロセッサアクセス可能メモリ、又はデータがデータ処理システム1310によって出力される出力先の任意のデバイス若しくはデバイスの任意の組み合わせを備えることもできる。この点に関して、インターフェースシステム1330がプロセッサアクセス可能メモリを備える場合、インターフェースシステム1330及びデータ記憶システム1340は、図1では別々に示されているが、そのようなメモリは、データ記憶システム1340の一部とすることができる。好ましい実施形態では、米国特許第4,769,292号及び米国特許第5,061,569号に記載されているがこれらに限定されるものではない、小分子又はポリマーOLEDからなる有機発光ダイオードOLEDを備えるELディスプレイ。これらの米国特許の双方の開示内容は、引用することによって本明細書の一部をなすものとする。有機発光材料の多くの組み合わせ及び異なった種類を用いて、そのようなディスプレイを製作することができる。図1を参照すると、ピクセル60は、ELピクセル、好ましくはOLEDピクセルとすることができる。すなわち、ピクセル60は、電流に応答して発光するEL発光体図示せず、好ましくは有機EL発光体OLEDを備えることができる。無機ELディスプレイを用いることもでき、例えば、多結晶半導体マトリックスで形成された量子ドット例えば、その開示内容が引用することによって本明細書の一部をなす、Kahenによる米国特許出願公開第2007/0057263号に教示されているようなもの、及び有機若しくは無機の電荷制御層、又はハイブリッド有機/無機デバイスを用いたディスプレイを用いることができる。チップレット410、430及びピクセル60は、アモルファスシリコンa-Si、低温ポリシリコンLTPS、酸化亜鉛、又は当該技術分野において知られている他のタイプのトランジスタを備えることができる。そのようなトランジスタは、Nチャネル、Pチャネル、又は任意の組み合わせとすることができる。ピクセル60がEL発光体を備える場合、ピクセル60は、EL発光体が駆動トランジスタとカソードとの間に接続されている非反転構造とすることもできるし、EL発光体がアノードと駆動トランジスタとの間に接続されている反転構造とすることもできる。本発明は、本発明の或る特定の好ましい実施形態を特に参照しながら詳細に説明されてきたが、本発明の趣旨及び範囲内で実施形態の結合、変形及び変更を実施できることが理解されよう。"