"送信端に一端が接続され、信号を伝送する伝送線路と、前記伝送線路の他端側にソース端子が接続されるとともに受信端側にドレイン端子が接続された電界効果トランジスタ、および、前記電界効果トランジスタのドレインソース端子間に接続された抵抗からなるイコライザ回路と、前記電界効果トランジスタのゲートソース間電圧を調整し、該電界効果トランジスタをオンオフ制御するゲートソース間電圧調整手段とを備えた信号等化器。送信端に一端が接続され、信号を伝送する伝送線路と、前記伝送線路の他端に一端が接続された第一の直流阻止容量と、受信端に一端が接続された第二の直流阻止容量と、前記第一の直流阻止容量の他端に接続された直流バイアス回路と、前記直流バイアス回路にソース端子が接続されるとともに前記第二の直流阻止容量の他端にドレイン端子が接続された電界効果トランジスタ、および、前記電界効果トランジスタのドレインソース端子間に接続された抵抗からなるイコライザ回路と、前記伝送線路の周波数依存の伝送損失を検知し、該検知された伝送損失が所定の大きさよりも大きいか否かに応じた制御信号を出力する伝送損失検知回路と、前記伝送損失検知回路からの制御信号に従い、前記電界効果トランジスタをオンオフ制御するゲート電圧を該ゲート端子に供給するゲート電圧制御回路とを備えた信号等化器。伝送損失検知回路は、送信端から伝送線路を介して、パルス幅が相異なる単発パルス信号およびステップ波信号からなるトレーニング信号を入力した場合に、該単発パルス信号のピーク電圧と該ステップ波信号のピーク電圧との差分の絶対値と、予め設定された閾値との比較に応じて該伝送線路の周波数依存の伝送損失を検知し、制御信号を出力することを特徴とする請求項2記載の信号等化器。送信端に一端が接続され、信号を伝送する伝送線路と、前記伝送線路の他端に一端が接続された第一の直流阻止容量と、受信端に一端が接続された第二の直流阻止容量と、前記第一の直流阻止容量の他端に接続された直流バイアス回路と、前記直流バイアス回路にソース端子が接続されるとともに前記第二の直流阻止容量の他端にドレイン端子が接続された電界効果トランジスタ、および、前記電界効果トランジスタのドレインソース端子間に接続された抵抗からなるイコライザ回路と、前記送信端から前記伝送線路を介して、パルス幅が相異なる単発パルス信号およびステップ波信号からなるトレーニング信号を入力した場合に、該単発パルス信号のピーク電圧と該ステップ波信号のピーク電圧との差分の絶対値と、予め設定された複数の閾値との比較に応じて該伝送線路の周波数依存の伝送損失の度合いを検知し、該検知された伝送損失の度合いに応じた制御信号を出力する伝送損失検知回路と、前記伝送損失検知回路からの制御信号に従い、前記電界効果トランジスタをオン制御するとともに、該制御信号による伝送損失の度合いに応じたゲート電圧を該ゲート端子に供給するゲート電圧制御回路とを備えた信号等化器。従来の能動フィルタは以上のように構成されているので、フィルタ特性を切り替えるために電界効果トランジスタからなるスイッチを用いているが、電界効果トランジスタをスイッチとして用いた場合、電界効果トランジスタの各端子ゲート、ドレイン、ソース間容量や、ドレインソース間のオン抵抗が特性に悪影響を与え、高周波帯域で所望の特性を得ることができないという課題がある。また、部品点数が増加し、コストが増大するといった課題もある。さらに、電界効果トランジスタを能動フィルタに適用したものであり、信号等化器の機能を備えたものではないなどの課題があった。本発明は、以上のような課題を解消するためになされたものであり、電界効果トランジスタのゲート端子、ソース端子、ドレイン端子間の各容量、およびドレインソース間のオフオン抵抗を積極的に利用することで、安価かつ簡単な構成の信号等化器を得ることを目的とする。本発明の信号等化器は、送信端に一端が接続され、信号を伝送する伝送線路と、伝送線路の他端側にソース端子が接続されるとともに受信端側にドレイン端子が接続された電界効果トランジスタ、および、電界効果トランジスタのドレインソース端子間に接続された抵抗からなるイコライザ回路と、電界効果トランジスタのゲートソース間電圧を調整し、電界効果トランジスタをオンオフ制御するゲートソース間電圧調整手段とを備えたものである。本発明によれば、イコライザ回路の電界効果トランジスタをゲートソース間電圧調整手段によりオフ状態に制御すれば、電界効果トランジスタのゲート端子、ソース端子、ドレイン端子間の各容量、およびドレインソース間のオフオン抵抗を積極的に利用することで、伝送線路の周波数依存の伝送損失を除去する信号等化器を構成することができる。したがって、イコライザ回路は、1つの電界効果トランジスタ、および1つの抵抗からなるものなので、安価かつ簡単に構成することができる。また、ゲートソース間電圧調整手段により、信号等化の機能を簡単に切り替えることができる効果がある。以下、本発明の信号等化器の好適な実施の形態について図面を用いて説明するが、各図において、同一または相当する部分については、同一符号を付して説明する。本発明の信号等化器は、バックプレーンによる伝送やケーブルによる伝送等の運用における伝送波形の改善に用いられる。なお、高周波および低周波の定義については、信号等化器が適用されるシステムによって適宜変化する。例えば、信号速度が1Gbit/secのシステムであれば、500MHz以上を高周波とし、500MHz以下を低周波とすることができる。実施の形態1.図1は本発明の実施の形態1による信号等化器を示す回路図である。図1において、送信端1と受信端2との間には、ストリップ配線伝送線路3、直流阻止容量4、直流バイアス回路5、イコライザ回路6および直流阻止容量7の順に直列に接続される。直流バイアス回路5は、直流阻止容量4,7間に、一端をクランプ電源8で終端されたクランプ抵抗9の他端が接続されるとともに、一端をグラウンド10で終端されたクランプ抵抗11の他端が接続される。クランプ抵抗9,11は、同じ抵抗値であり、十分大きな抵抗値1kΩ以上である。クランプ電源8は、0Vに近い正の電圧Vcである。イコライザ回路6は、直流バイアス回路5側にソース端子が接続されるとともに直流阻止容量7側にドレイン端子が接続されたnチャネルMOSFET以下、単にFETと言う12、およびFET12のドレイン端子とソース端子との間に並列接続された抵抗13から構成される。また、伝送損失検知回路14は、ストリップ配線3と直流阻止容量4との間の接続点に、直流阻止容量4とは並列に接続され、ストリップ配線3の周波数依存の伝送損失を検知し、検知された伝送損失が所定の大きさよりも大きいか否かに応じて制御信号を出力する。ゲート電圧制御回路15は、伝送損失検知回路14からの制御信号に従い、FET12をオンオフ制御するゲート電圧をゲート端子に供給する。なお、FET12のオン制御時にはVc/2Vgの制御電圧が供給される制御電源16を選択し、FET12のオフ制御時にはグラウンド17を選択する。次に動作について説明する。送信端1より信号が、ストリップ配線3、直流阻止容量4、直流バイアス回路5、イコライザ回路6および直流阻止容量7を介して受信端2に供給される。このとき、ストリップ配線3を伝送した信号は、ストリップ配線3における導体損失および誘電体損失によって、周波数が高くなるほど、また伝送距離が長くなるほど、信号の減衰量が大きくなる。すなわち、ストリップ配線3の周波数特性通過特性は右肩下がりの特性であり、低周波は通過させるが、高周波は通過させない、いわゆる、ローパスフィルタの特性になる。このため、単体のストリップ配線3に信号を通過させると、信号の立ち上がりが鈍り、信号品質が劣化する。伝送損失検知回路14は、この伝送損失を検知し、信号の減衰が小さいときは、制御信号をLとして出力するが、ストリップ配線3を伝送した信号の減衰が所定の大きさよりも大きくなると、制御信号をHにして出力する。ゲート電圧制御回路15は、この制御信号に従い、FET12に対して、制御信号がLのときは、Vc/2Vgの制御電圧が供給される制御電源16を選択し、制御信号がHのときは、グラウンド17を選択する。これにより、信号の減衰が小さいときは、FET12のゲートソース間電圧がVgとなり、FET12をオン状態にし、このとき、イコライザ回路6がオフ状態となる。また、信号の減衰が大きいときは、FET12のゲートソース間電圧が-Vc/2となり、FET12をオフ状態にし、このとき、イコライザ回路6がオン状態となる。以上のように、ストリップ線路3による信号の減衰に応じ、イコライザ回路6のオン/オフを切り替えることが可能となる。次に、図2から図5を参照しながら、イコライザ回路6の機能について説明する。図2はイコライザ回路6のオフ時の等価回路であり、図3はそのときの周波数特性通過特性である。図2において、Ron,Cgs,Cds,Cgd,BDはそれぞれ、FET12のオン抵抗、ゲートソース間容量、ドレインソース間容量、ゲートドレイン間容量、ボディダイオードである。Ron=5Ω、Cgs=5pF、Cds=5pF、Cgd=5pFの素子を例として示す。また、抵抗13の値はR=500Ωとする。イコライザ回路6において、FET12のゲート電圧をVc/2Vgにすると、ゲートソース間電圧がVgになるため、FET12はオンになる。このとき、図2に示す等価回路において、オン抵抗Ronは小さいため、低周波帯域では伝送特性に対しRonが支配的になる。これに対して、高周波帯域ではドレインソース間容量Cdsが支配的になるため、図3に示すように、全体としてはローパスフィルタとしての特性を示し、イコライザとしてはオフ状態と見なせる。また、図4はイコライザ回路6のオン時の等価回路であり、図5はそのときの周波数特性通過特性である。図4において、Roffは、FET12のオフ抵抗である。Roff=1MΩ、Cgs=5pF、Cds=5pF、Cgd=5pFの素子を例として示す。また、抵抗13の値はR=500Ωとする。イコライザ回路6において、FET12のゲート電圧を0Vにすると、ゲートソース間電圧が-Vc/2になるため、FET12はオフになる。このとき、図4に示す等価回路において、オフ抵抗Roffは非常に大きい値であるため、特性としてR=500ΩとCds=5pFの並列抵抗が支配的となる。従って、図5に示すように低周波帯域では通過特性の損失が大きく、高周波に行くに従い損失が減り、結果としてイコライザとしてはオン状態と見なせる。このように、イコライザ回路6は、上述したストリップ配線3とは逆に、通過特性は右肩上がりの特性であり、低周波は通過させないが、高周波は通過させる、いわゆる、ハイパスフィルタの特性になる。このため、単体のイコライザ回路6に信号を通過させると、信号の立ち上がりでオーバーシュートが生じる。なお、本回路の場合、イコライザとして使用できる信号のデータレートは1Gbps程度であり、振幅はボディダイオードの順電圧以下である。以上のように、実施の形態1によれば、イコライザ回路6は、伝送損失検知回路14でストリップ配線3の伝送損失が所定の大きさよりも大きいと検知された場合に、ゲート電圧制御回路15によりFET12をオフして、信号等化の機能を持たせ、ストリップ配線3を伝送した信号の低周波成分を除去する。すなわち、ストリップ配線3にイコライザ回路6を直列接続すると、ストリップ配線3のローパスフィルタ特性とイコライザ回路6のハイパスフィルタ特性との相互関係によって、全体の通過特性が低周波帯域から高周波帯域に渡って平坦な特性になる。このため、ストリップ配線3のみでは信号の立ち上がりが鈍るものが、イコライザ回路6を組み合わせることにより立ち上がりを鈍らせることなく、送信端1から信号品質を保ったまま受信端2へ信号伝達させることができる。そのため、安価なFET12の各端子ゲート、ドレイン、ソース間容量や、ドレインソース間のオフオン抵抗を積極的に利用することで、有損失のストリップ配線3について信号を等化することができるとともに、特性をオンオフ切り替え可能な信号等化器を得ることができる。したがって、イコライザ回路6は、1つのFET12、および1つの抵抗13から構成されるものなので、安価かつ簡単に構成することができる。また、ゲート電圧制御回路15により、信号等化の機能を簡単に切り替えることができる。なお、実施の形態1では、イコライザ回路6がFET12および抵抗13からなる構成について説明したが、これに限定されず、イコライザ回路6は、nチャネルMOSFETに代えて、pチャネルMOSFETを用いても良い。この場合には、クランプ電源8および制御電源16は負の電圧となる。また、実施の形態1では、FET12のRoff,Cgs,Cds,Cgdを適当に仮定したが、これに限定されず、異なるパラメータを持つ素子を使用しても良い。この場合には、抵抗13の値をRoff,Cgs,Cds,Cgdに応じて変えることにより、イコライザ回路6の周波数特性を調整することができる。実施の形態2.図6は本発明の実施の形態2による信号等化器を示す回路図である。図6において、伝送損失検知回路21は、送信端1から出力され、ストリップ配線3を介して、パルス幅が相異なる単発パルス信号およびステップ波信号からなるトレーニング信号を入力した場合に、単発パルス信号のピーク電圧とステップ波信号のピーク電圧との差分の絶対値と、予め設定された複数の閾値との比較に応じてストリップ配線3の周波数依存の伝送損失の度合いを検知し、検知された伝送損失の度合いに応じた制御信号を出力する。ゲート電圧制御回路ゲートソース間電圧調整手段22は、伝送損失検知回路21からの制御信号に従い、伝送損失の度合いに応じてFET12のゲートソース間電圧を調整するゲート電圧をゲート端子に供給する。次に動作について説明する。図7は、送信端1から出力されるトレーニング信号を示したものである。トレーニング信号は、データ伝送を開始する前に、イコライザ回路6の特性を調整するために送信される。トレーニング信号は、第一のヘッダ信号31と、単発パルス信号32と、第二のヘッダ信号33と、ステップ波信号34と、第三のヘッダ信号35からなる。図7から分かるとおり、単発パルス信号32とステップ波信号34とは、パルス幅が異なる。伝送損失検知回路21は、第一のヘッダ信号31を検知し、その後に伝送される単発パルス信号32のピーク電圧を保持する。次に、第二のヘッダ信号33を検知し、その後に伝送されるステップ波信号34のピーク電圧を保持する。次に、第三のヘッダ信号35を検知することで、トレーニング信号の送信の終了を検知する。さらに、単発パルス信号32のピーク電圧と、ステップ波信号34のピーク電圧との差分の絶対値を計算する。図8はストリップ配線3が非常に短いときの単発パルス信号32のピーク電圧と、ステップ波信号34のピーク電圧とを比較した図であり、図9はストリップ配線3が長いときの単発パルス信号32のピーク電圧と、ステップ波信号34のピーク電圧とを比較した図である。図8に示すように、ストリップ配線3が非常に短いときは、単発パルス信号32のピーク電圧と、ステップ波信号34のピーク電圧とに差分が生じない。これに対して、図9に示すように、ストリップ配線3が長いとき、単発パルス信号32のピーク電圧と、ステップ波信号34のピーク電圧とに差分の絶対値|ΔV|が生じる。伝送損失検知回路21は、この差分の絶対値|ΔV|と、予め設定された複数の閾値Vth1,Vth2,Vth3と比較し、比較結果に応じた制御信号を出力する。ゲート電圧制御回路22は、伝送損失検知回路21からの制御信号に応じてFET12のゲートソース間電圧Vgsを調整するゲート電圧をゲート端子に供給する。これを具体的に示せば、次のようになる。|ΔV|≦Vth1のとき、制御信号0→Vgs=VgVth1<|ΔV|≦Vth2のとき、制御信号1→Vgs=Vg-aVth2<|ΔV|≦Vth3のとき、制御信号2→Vgs=Vg-bVth3<|ΔV|のとき、制御信号3→Vgs=0但し、Vth1<Vth2<Vth3、0<a<b<Vgである。図10はピーク電圧の差分の絶対値|ΔV|とゲートソース間電圧Vgsとの関係を示したものである。伝送損失検知回路21において、|ΔV|≦Vth1と伝送損失が極めて小さい判定されたときに制御信号0を出力し、ゲート電圧制御回路22において、FET12のゲートソース間電圧VgsをVgに調整するゲート電圧を供給し、FET12をオン、すなわち、イコライザ回路6をオフにする。また、伝送損失検知回路21において、Vth1<|ΔV|≦Vth2と伝送損失が小さく存在すると判定されたときに制御信号1を出力し、ゲート電圧制御回路22において、FET12のゲートソース間電圧VgsをVg-aに調整するゲート電圧を供給し、FET12をオフ、すなわち、イコライザ回路6をオンにする。さらに、伝送損失検知回路21において、Vth2<|ΔV|≦Vth3と伝送損失が中ぐらいに存在すると判定されたときに制御信号2を出力し、ゲート電圧制御回路22において、FET12のゲートソース間電圧VgsをVg-bに調整するゲート電圧を供給し、FET12をオフ、すなわち、イコライザ回路6をオンにする。さらに、伝送損失検知回路21において、Vth3<|ΔV|と伝送損失が大きく存在すると判定されたときに制御信号3を出力し、ゲート電圧制御回路22において、FET12のゲートソース間電圧Vgsを0に調整するゲート電圧を供給し、FET12をオフ、すなわち、イコライザ回路6をオンにする。このように、イコライザ回路6のオン時において、ゲート電圧制御回路22は、ピーク電圧の差分の絶対値|ΔV|の大きさによってゲートソース間電圧Vgsを切り替えている。イコライザ回路6の周波数特性は、ゲートソース間容量Cgs、ドレインソース間容量Cds、およびゲートドレイン間容量Cgdによって決まり、これはゲートソース間電圧Vgsに対して電圧依存性がある。このため、伝送損失検知回路21およびゲート電圧制御回路22により、ピーク電圧の差分の絶対値|ΔV|の大きさに応じてゲートソース間電圧Vgsを調整することによって、ストリップ配線3による周波数依存の伝送損失の度合いに応じて、イコライザ回路6の周波数特性を自動的に調整することが可能となる。以上のように、実施の形態2によれば、伝送損失検知回路21では、パルス幅が相異なる単発パルス信号およびステップ波信号からなるトレーニング信号を入力した場合に、単発パルス信号のピーク電圧とステップ波信号のピーク電圧との差分の絶対値と、予め設定された閾値との比較に応じてストリップ配線3の周波数依存の伝送損失の有無を検知することができる。また、伝送損失検知回路21により、ストリップ配線3の伝送損失の度合いに応じた制御信号を出力し、ゲート電圧制御回路22により、制御信号による伝送損失の度合いに応じたゲート電圧をFET12のゲート端子に供給するので、イコライザ回路6の周波数特性を調整することができる。そのため、実施の形態1で示した信号等化器に加えて、ストリップ配線3の伝送損失に対してイコライザ回路6の周波数特性を細かく調整することで、より冗長性の高い信号等化器を得ることができる。なお、実施の形態1または実施の形態2では、イコライザ回路6のオンオフ制御のため、直流阻止容量4,7および直流バイアス回路5により、FET12のソース電圧をプルアップし、ゲート電圧制御回路14,21により、ゲート電圧を調整する構成としたが、これに限定されず、他の方法を用いても良い。これらの場合も、実施の形態1または実施の形態2と同様の効果を得ることができる。また、実施の形態1または実施の形態2では、伝送線路の具体例として、プリント基板上に形成されたストリップ配線3を挙げて説明したが、これに限定されず、同軸線路やケーブルを用いても良い。これらの場合も、実施の形態1または実施の形態2と同様の効果を得ることができる。さらに、実施の形態2では、伝送損失検知回路21において、3つの閾値Vth1,Vth2,Vth3を用いたが、これに限定されず、4つの以上の複数の閾値を用いても良い。なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。"