受信したパケットから、前記パケットに記録された情報であって、機能させるべき処理を特定する情報である機能情報を抽出する制御部と、抽出された前記機能情報と、前記処理を行う際にクロックを供給すべき処理回路を特定する情報である回路情報とに基づいて、抽出された前記機能情報により特定される前記機能させるべき処理を行う際に前記クロックを供給すべき処理回路に、前記クロックを供給するクロック供給部とを含むことを特徴とする半導体装置。前記制御部は、前記回路情報として、前記処理と前記処理を行う際に前記クロックを供給すべき処理回路とを関連付けて保持し、抽出された前記機能情報と前記回路情報とに基づいて、前記クロック供給部を制御する制御信号を生成して前記クロック供給部に入力することを特徴とする半導体装置。前記クロック供給部は、前記クロックを供給する経路であってツリー状に分岐するクロックツリーと、前記クロックツリーの分岐点の各々において、前記分岐点において分岐した複数の経路の各々の先頭に設けられたクロックゲーティング回路とを含み、前記制御部は、前記クロックゲーティング回路の各々に対応する制御信号を生成し入力することを特徴とする請求項2に記載の半導体装置。前記機能情報は、前記パケットのヘッダに記録された情報であって、前記パケットの種類を表す情報、又は、前記パケットに含まれるデータを処理する命令の種類を表す情報であることを特徴とする請求項1に記載の半導体装置。前記制御部は、前記パケットの種類を表す情報又は前記命令の種類を表す情報に関連付けて前記機能させるべき処理を保持する第1保持部と、前記機能させるべき処理に関連付けて前記機能させるべき処理を行う際に前記クロックを供給すべき処理回路を保持する第2保持部とにより、前記回路情報を保持することを特徴とする請求項4に記載の半導体装置。前記半導体装置は、前記制御部と前記クロック供給部とを含む少なくとも1個の処理回路ブロックを含み、前記処理回路ブロックには、前記パケットと、前記パケットの受信の期間中において前記処理回路ブロックへの前記クロックの供給を有効とするクロック制御信号とが入力されることを特徴とする請求項1に記載の半導体装置。制御部と、クロック供給部と、処理回路とを含む半導体装置の消費電力制御方法であって、制御部が、受信したパケットから、前記パケットに記録された情報であって、機能させるべき処理を特定する情報である機能情報を抽出し、クロック供給部が、抽出された前記機能情報と、前記処理を行う際にクロックを供給すべき処理回路を特定する情報である回路情報とに基づいて、抽出された前記機能情報により特定される前記機能させるべき処理を行う際に前記クロックを供給すべき処理回路に、前記クロックを供給することを特徴とする半導体装置の消費電力制御方法。制御部と、クロック供給部と、処理回路とを含む半導体装置の消費電力制御方法であって、パケットが受信されるまで、前記半導体装置は、前記制御部、前記クロック供給部及び前記処理回路に対するクロック供給を停止することを特徴とする半導体装置の消費電力制御方法。前述したように、従来の消費電力の削減手段においては、処理回路へのクロックの供給及び停止を、クロック制御回路が制御する。しかし、クロック制御回路による手段は、大きな処理回路毎の消費電力の削減には有効であるが、処理回路規模が小さくなるほど、消費電力の削減には適用でき難くなる。具体的には、半導体装置の設計時において半導体装置のシステム仕様が与えられた段階では、回路規模が大きな処理回路の中の回路規模が小さな処理回路の詳細な設計までは完了していない。従って、この段階で、小さな処理回路毎にクロックの供給の制御手段まで設計することは、事実上不可能である。一方、小さな処理回路の詳細な設計の完了の後に、クロックの供給の制御手段を設計することは、2段階で回路を設計することになり、採用できない。また、ファームウェア又はソフトウェアにより実現されるクロック制御部により、小さな処理回路毎にクロックの供給を制御すると、ファームウェア又はソフトウェアでの処理が複雑化になり、クロック制御に起因する何らかのエラーが発生する可能性が高くなる。また、処理回路へ入力されたイネーブル信号の値に応じて処理回路に供給されるクロックを停止する場合、処理回路へのクロックの供給は停止することができる。しかし、クロックを供給する回路であるクロックツリーにおいて、クロックツリーの中で、クロックの供給が停止される処理回路に対応する部分に対するクロックの供給を停止できない。このため、クロックツリー自体での消費電力を削減することができない。本発明は、一側面によれば、クロックの供給を制御して消費電力を削減することが可能な半導体装置を提供する。開示される半導体装置は、一側面によれば、制御部と、クロック供給部とを含む。制御部は、受信したパケットから、パケットに記録された情報であって、機能させるべき処理を特定する情報である機能情報を抽出する。クロック供給部は、抽出された機能情報と、処理を行う際にクロックを供給すべき処理回路を特定する情報である回路情報とに基づいて、抽出された機能情報により特定される機能させるべき処理を行う際にクロックを供給すべき処理回路に、クロックを供給する。開示される半導体装置は、一側面によれば、クロックの供給を制御して消費電力を削減することができる。図1は、半導体装置の一例を示す図である。半導体装置100は、少なくとも1個の処理回路ブロックを含む。具体的には、半導体装置100は、処理回路ブロック101と、複数の処理回路ブロック102とを含む。処理回路ブロック101は、他の処理回路ブロック102に含まれない回路である。処理回路ブロック101は、上位の処理回路ブロックであり、例えば、処理回路ブロック103と、複数の処理回路ブロック104とを含む。処理回路ブロック101において、実際には、パケット200は、下位の処理回路ブロック103により受信されて処理され、また、クロック制御に用いられる。処理回路ブロック102は、上位の処理回路ブロック101に含まれない回路である。処理回路ブロック102は、パケット200を受信して処理し、処理結果に基づいて新たなパケット200を生成して出力する。また、処理回路ブロック102は、自己が受信したパケット200を解析して、解析結果に基づいて、自回路、換言すれば、処理回路ブロック102のクロック制御を行う。処理回路ブロック102が、解析の処理回路ブロックを含むようにしても良い。処理回路ブロック103は、上位の処理回路ブロック101に含まれる回路である。処理回路ブロック103は、パケット200を受信して処理し、処理結果に基づいて新たなパケット200を生成して出力する。また、処理回路ブロック103は、自己が受信したパケット200を解析して、解析結果に基づいて、自回路、換言すれば、処理回路ブロック103のクロック制御を行う。処理回路ブロック103が、解析の処理回路ブロックを含むようにしても良い。処理回路ブロック104は、上位の処理回路ブロック101に含まれる回路である。処理回路ブロック104は、パケット200を受信せず、処理回路ブロック103からパケット200の処理結果を受信して処理する。また、処理回路ブロック104は、処理回路ブロック103からパケット200の解析結果を受信して、又は、クロック制御のための種々の信号を受信して、処理回路ブロック104のクロック制御を行う。処理回路ブロック101又は処理回路ブロック103と処理回路ブロック102との間、及び、処理回路ブロック102と処理回路ブロック102との間は、パケット200により、信号が送受信される。処理回路ブロック102及び103は、前述したように、自己が受信したパケット200の解析結果に基づいて、自己のクロック制御を行う。従って、パケット200は、パケット200の受信先である処理回路ブロック102及び103にクロック供給を指示する。また、パケット200は、処理対象であるデータを含むことができる。処理回路ブロック101~103を区別する場合には、例えば処理回路ブロック1等と言う。パケット200を区別する場合には、例えばパケット1等と言う。図2は、処理回路ブロックの一例を示す図である。処理回路ブロック103は、クロックゲーティング回路1と、ラッチ回路2及び3と、内部処理回路4と、省電力制御部7とを含む。内部処理回路4は、クロックツリー部5と、処理回路群6とを含む。省電力制御部7は、ORゲート回路8と、クロックゲーティング回路9と、解析制御回路10とを含む。処理回路群6は、複数の処理回路61を含む。クロックは、クロックゲーティング回路1、ラッチ回路3、省電力制御部7のクロックゲーティング回路9、クロックツリー部5に入力される。クロックは、半導体装置100のクロック供給源から供給される。クロック制御信号は、クロックゲーティング回路1、ラッチ回路3に入力される。パケット200は、ラッチ回路2に入力される。クロック制御信号及びパケット200は、例えば、処理回路ブロック103の前段の処理回路ブロック102又は103から、送信され入力される。図4Aを参照して後述するように、パケット200は、クロック制御信号に同期して送信され入力される。従って、クロックゲーティング回路1、ラッチ回路3、クロックゲーティング回路9までは、常時、クロックが供給されている。一方、ラッチ回路2、処理回路群6、解析制御回路10には、パケット200及びクロック制御信号を受信した場合にのみ、クロックが供給される。これにより、パケット200を受信しない場合には、クロック制御信号及びパケット200の受信の有無を処理する回路、換言すれば、必要最低限の回路にのみ、クロックが供給される。クロックツリー部5の一部、具体的には後述する図3のインバータ列51のみには、常時、クロックが供給されている。一方、インバータ列51以外のクロックツリー部5には、パケット200及びクロック制御信号を受信した場合にのみ、解析制御回路10からの制御信号に従って、パケット200を処理する回路にのみ、クロックが供給される。これにより、パケット200を受信した場合には、パケット200を受信した時点から、パケット200を処理する回路、換言すれば、処理を行う際にクロックを供給すべき処理回路61にのみ、クロックが供給される。クロックゲーティング回路1としては、例えば、2入力のANDゲート回路が用いられる。クロックゲーティング回路1が、クロックが供給されている状態で、ハイレベルのクロック制御信号を受信する。これにより、クロックゲーティング回路1が開かれ、クロックが、クロックゲーティング回路1からラッチ回路2に供給される。この結果、ラッチ回路2は、クロック制御信号と共に送信が開始されたパケット200をクロックに同期して受信する。ラッチ回路2は、受信したパケット200を、内部処理回路4の処理回路群6と、省電力制御部7の解析制御回路10とに出力する。ラッチ回路3は、クロックが供給されている状態で、ハイレベルのクロック制御信号を受信する。これにより、ラッチ回路3は、受信したクロック制御信号を、省電力制御部7のORゲート回路8に出力する。ORゲート回路8は、ハイレベルのクロック制御信号を受信して、ハイレベルの制御信号をクロックゲーティング回路9に出力する。この時、ORゲート回路8には、後述するように、解析制御回路10からロウレベルの制御信号が入力されている。クロックゲーティング回路9は、クロックが供給されている状態で、ハイレベルの制御信号を受信して、解析制御回路10にクロックを出力する。これにより、解析制御回路10は、供給が開始されたクロックに同期して、パケット200を受信し、受信したパケット200の解析を開始する。クロックゲーティング回路9からのクロックが供給される以前は、解析制御回路10は殆ど電力を消費しない。解析制御回路10は、クロックツリー部5による処理回路群6へのクロックの供給を制御する制御部である。解析制御回路10は、ラッチ回路2から受信したパケット200のヘッダの解析を行い、解析の結果に基づいて、クロックツリー部5における制御判定を行い、判定の結果に基づいて、クロックツリー部5への制御指示を行う。具体的には、解析制御回路10は、解析処理として、受信したパケット200のヘッダの予め定められた位置の複数のビットを抽出することにより、機能情報を抽出する。機能情報は、パケット200に記録された情報であって、機能させるべき処理を特定する情報である。解析制御回路10は、制御判定処理として、機能情報と回路情報とに基づいて、クロックを供給すべき処理回路61を特定する。回路情報は、処理を行う際にクロックを供給すべき処理回路を特定する情報である。クロックを供給すべき処理回路61は、機能情報により特定される機能させるべき処理を行う際にクロックを供給すべき回路である。回路情報は、解析制御回路10により予め保持される。解析制御回路10は、回路情報として、処理とクロックを供給すべき処理回路とを、関連付けて保持する。解析制御回路10は、抽出した機能情報と、保持している回路情報とに基づいて、クロックツリー部5を制御する制御信号を生成してクロックツリー部5に入力する。具体的には、解析制御回路10は、例えば第1保持部と第2保持部とにより、回路情報を保持する。第1保持部は、機能情報、換言すれば、パケット200の種類を表す情報又は命令の種類を表す情報に関連付けて、機能させるべき処理を保持する。第1保持部は、例えば、図5Bを参照して後述する、クロック制御判断テーブル12である。後述するように、パケット200の種類を表す情報又は命令の種類を表す情報は、例えば、パケット種別IDである。機能させるべき処理は、例えば、クロック制御判断、換言すれば、対応するパケット種別IDを持つパケット200を受信した場合に、行われるべき処理を示す。第2保持部は、機能させるべき処理に関連付けて、機能させるべき処理を行う際にクロックを供給すべき処理回路61を保持する。第2保持部は、例えば、図6Aを参照して後述する、クロックゲーティングID判断テーブル13である。後述するように、機能させるべき処理は、処理の種別である。クロックを供給すべき処理回路61は、実際には、クロックを供給するために開くべき、クロックツリー部5のクロックゲーティング回路52及び54のID、換言すれば、ゲーティングIDとして保持される。換言すれば、第2保持部は、機能させるべき処理に関連付けて、クロックを供給すべき処理回路61にクロックを供給するために開くべき、クロックゲーティング回路52及び54のゲーティングIDを保持する。なお、解析制御回路10における回路情報の保持手段は、第1保持部と第2保持部とに限られない。解析制御回路10において、回路情報は、種々の保持手段によって保持することができる。例えば、第1保持部と第2保持部とに代えて、機能情報に基づいて機能させるべき処理を求め、機能させるべき処理に基づいてクロックを供給すべき処理回路61を求める保持手段を用いるようにしても良い。また、機能情報に基づいてクロックを供給すべき処理回路61を求める保持手段を用いるようにしても良い。解析制御回路10は、制御指示として、特定した処理回路61に基づいて、制御指示を生成して、生成した制御指示をクロックツリー部5に入力する。制御指示は、クロックツリー部5を制御する制御信号である。換言すれば、解析制御回路10は、クロックゲーティング回路52及び54の各々に対応する制御指示を生成して出力し、生成した制御指示の各々をクロックゲーティング回路52及び54の各々に入力する。これにより、クロックゲーティング回路52及び54の各々が個別に制御される。この結果、クロックを供給すべき処理回路61のみにクロックを供給し、消費電力を削減することができる。クロックゲーティング回路9からのクロックが供給される以前は、処理回路群6は殆ど電力を消費しない。解析制御回路10は、クロックゲーティング回路52及び54の各々に対応する制御指示の出力と共に、ORゲート回路8に、ハイレベルの制御信号を入力する。クロックツリー部5は、処理回路群6にクロックを供給するクロック供給部である。クロックツリー部5は、解析制御回路10からの制御指示を受信して、クロックを供給すべき処理回路61、換言すれば、特定した処理回路61にクロックを供給する。これにより、特定した処理回路61は、ラッチ回路2から受信したパケット200の処理を行う。特定した処理回路61は、処理完了の通知の信号を解析制御回路10に送信する。解析制御回路10は、処理回路61からの処理完了の通知の信号を受信して、処理完了判定を行う。具体的には、解析制御回路10は、処理回路61からの処理完了の通知の信号を受信して、ORゲート回路8にロウレベルの制御信号を入力する。この時、解析制御回路10が、処理回路61からの処理完了の通知の信号を受信して、クロックゲーティング回路52及び54の各々に対応する制御指示を生成して、処理回路61へのクロックの供給を停止するようにしても良い。これにより、より早いタイミングで、処理回路61へのクロックの供給を停止することができる。この結果、クロックツリー部5において、処理回路61に対応するクロックゲーティング回路52及び54が閉じられ、結果として、全てのクロックゲーティング回路52及び54が閉じられる。従って、クロックツリー部5において、クロックが供給されることにより電力を消費するのは、インバータ列51のみである。一方、クロック制御信号の送信が停止された場合、クロック制御信号は、図4Aに示すように、ロウレベルとされる。換言すれば、クロックゲーティング回路1は、クロック制御信号のロウレベルを受信する。これにより、クロックゲーティング回路1が閉じられ、クロックがクロックゲーティング回路1からラッチ回路2に供給されなくなる。この結果、ラッチ回路2は、パケット200を処理回路群6と解析制御回路10とに出力しなくなる。これにより、処理回路群6における消費電力を削減することができる。ラッチ回路3は、クロック制御信号のロウレベルを受信して、受信したロウレベルのクロック制御信号を省電力制御部7のORゲート回路8に出力する。これにより、ORゲート回路8は、ロウレベルの信号をクロックゲーティング回路9に出力する。この結果、クロックゲーティング回路9は、解析制御回路10にクロックを出力しなくなる。これにより、省電力制御部7、換言すれば、解析制御回路10における消費電力を削減することができる。解析制御回路10は、パケット200及びクロックを供給されない状態では、制御指示を生成しない。具体的には、解析制御回路10は、全てのクロックゲーティング回路52及び54にハイレベルの制御信号を入力する。これにより、クロックツリー部5において、全てのクロックゲーティング回路52及び54は閉じられる。従って、クロックツリー部5において、クロックの供給に起因して電力を消費するのは、インバータ列51のみである。これにより、クロックツリー部5における消費電力を削減することができる。従って、ラッチ回路3は、パケット200の受信前において、解析制御回路10、クロックツリー部5及び処理回路61へのクロックの供給を制限するクロック制御回路である。半導体装置100において、処理回路61が動作するトリガは、パケット200の受信による場合が多い。パケット200を受信していない回路は、実際には動作する必要がなく、クロック供給を必要としない。そこで、パケット200の受信をトリガにクロックツリー部5の制御を行う。このために、後述するように、パケット200は、それ自体にクロックを制御する情報を持つ。換言すれば、パケット200は、自己が送信される処理回路ブロック102又は103を制御して、自律的に必要なクロックを供給させる。これにより、パケット200を受信するまでは、処理回路61にクロックが供給されていないため、消費電力を削減することができる。また、パケット200を受信した場合には、クロックの供給が必要な処理回路61だけを動作させることにより、消費電力を削減することができる。また、パケット200を受信するまでは、クロックツリー部5においてもクロックが供給されていないため、消費電力を削減することができる。また、パケット200を受信した場合には、クロックツリー部5においてクロックの供給が必要な処理回路61への経路だけにクロックを供給することにより、消費電力を削減することができる。なお、解析制御回路10に代えて、図8を参照して後述する処理を実行するプログラムをCPUCentralProcessingUnit上で実行することにより、解析制御回路10と同様の処理を行うようにしても良い。図3は、クロックツリー部及び処理回路群の一例を示す図である。クロックツリー部5は、クロックツリーと、クロックゲーティング回路52及び54とを含む。クロックツリーは、クロックを供給する経路であってツリー状に分岐するクロック供給経路である。具体的には、クロックツリーは、インバータ列51と、インバータ列51から複数に分岐するインバータ列53と、インバータ列53から複数に分岐するインバータ列55とを含む。インバータ列51、53及び55に含まれるインバータの数は、2個に限られない。クロックゲーティング回路52及び54は、クロックツリーの分岐点の各々において、分岐点において分岐した複数の経路の各々の先頭に設けられる。具体的には、クロックゲーティング回路52は、インバータ列51と複数のインバータ列53との間において、インバータ列53のクロック供給源側に設けられる。また、クロックゲーティング回路54は、インバータ列53と複数のインバータ列55との間において、インバータ列55のクロック供給源側に設けられる。処理回路群6は、例えば6個の処理回路61を含む。処理回路61の数は、6個に限られない。各々の処理回路61が行う処理は、半導体装置100の設計時点で予め定められる。例えば、処理回路Aは、処理Aを行う処理回路61である。各々の処理回路61は、例えば異なる処理を行う。各々の処理回路61には、各々の処理回路61に対応して設けられた相互に異なるクロック供給経路を介して、クロックが供給される。なお、1個の処理回路61が複数の処理を行うようにしても良い。インバータ列51は、クロック供給源に接続される。クロック供給経路は、インバータ列51にクロックゲーティング回路52を介して接続されたインバータ列53により、3つの経路に分岐する。更に、クロック供給経路は、インバータ列53にクロックゲーティング回路54を介して接続されたインバータ列55により、2つの経路に分岐する。これにより、クロックツリーは、処理回路群6に含まれる6個の処理回路61の各々に対応するように分岐し、クロック供給経路は、処理回路群6に含まれる6個の処理回路61へ異なる経路によりクロックを供給する。クロックゲーティング回路52である3個の2入力ANDゲートの一方の入力端子には、インバータ列51を介して、クロック供給源からのクロックが共通に入力される。3個のクロックゲーティング回路52の他方の入力端子には、各々、解析制御回路10からの異なる制御信号が入力される。これにより、3個のクロックゲーティング回路52は、個別に制御される。クロックゲーティング回路54である6個の2入力ANDゲートの一方の入力端子には、インバータ列51、クロックゲーティング回路52及びインバータ列53を介して、クロック供給源からのクロックが入力される。6個のクロックゲーティング回路54の他方の入力端子には、各々、解析制御回路10からの異なる制御信号が入力される。これにより、6個のクロックゲーティング回路52は、個別に制御される。2入力ANDゲートの他方の入力端子には、解析制御回路10からの制御信号が、インバータにより反転された上で入力される。そこで、図3において、2入力ANDゲートの他方の入力端子には、インバータを表す丸印が付加されている。また、図3において、解析制御回路10から各々のクロックゲーティング回路52への制御信号線は、省略されている。例えば、図3に示すように、クロックゲーティング回路52及び54に、各々、クロックツリー部5におけるゲーティングIDを割当てる。ゲーティングIDは、クロックツリー部5において、一意にクロックゲーティング回路52又は54を特定する識別情報である。クロックゲーティング回路52は、クロックツリー部5における第1階層のゲートであるので、1-XのようなゲーティングIDを持つ。クロックゲーティング回路52は、図3において、左から順に1-11-21-3のゲーティングIDを持つ。図3において、Xの値は1~3であるが、これに限られない。クロックゲーティング回路54は、クロックツリー部5における第2階層のゲートであるので、2-X-YのようなゲーティングIDを持つ。クロックゲーティング回路52は、図3において、左から順に1-1-11-1-21-2-1等のゲーティングIDを持つ。図3において、Yの値は1~2であるが、これに限られない。なお、例えば1-1のゲーティングIDを持つクロックゲーティング回路52を、クロックゲーティング回路1-1と言う場合がある。また、例えば1-1-1のゲーティングIDを持つクロックゲーティング回路54を、クロックゲーティング回路1-1-1と言う場合がある。例えば、解析制御回路10からクロックゲーティング回路52への制御信号がハイレベルである場合、その反転信号であるロウレベルが、クロックゲーティング回路52へ入力される。これにより、クロックゲーティング回路52の出力は、インバータ列51からの信号のレベルに拘わることなく、ロウレベルとされる。換言すれば、クロックゲーティング回路52は閉じられる。従って、クロックは、インバータ列53には供給されない。また、解析制御回路10からクロックゲーティング回路52への制御信号がロウレベルである場合、その反転信号であるハイレベルが、クロックゲーティング回路52へ入力される。これにより、クロックゲーティング回路52の出力は、インバータ列51からの信号のレベルに依存する。換言すれば、クロックゲーティング回路52は開かれる。従って、クロックは、インバータ列53に供給される。図4は、パケットの一例を示す図である。パケット200は、図4Aに示すように、クロックに同期して送信される。従って、処理回路ブロック102及び103には、パケット200と、パケット200の受信の期間中において処理回路ブロック102及び103へのクロックの供給を有効とするクロック制御信号とが入力される。パケット200は、半導体装置100に含まれる処理回路ブロック102及び103の間における情報の送受信の単位である。パケット200は、ヘッダと、パケットデータとを含む。ヘッダは、パケット200の先頭に付加され、後述するように、機能させるべき処理を特定する情報である機能情報を含む。パケットデータは、ヘッダの次の位置に付加され、処理対象とされるデータを含む。パケットデータは、省略される場合がある。クロック制御信号は、パケット200と共に、クロックに同期して送信される。クロック制御信号は、パケット200が送信される期間の間だけ、送信される。具体的には、クロック制御信号は、パケット200が送信される期間の間だけ、例えばハイレベルとされる。これにより、パケット200が送信される期間の間だけ、パケット200を受信する処理回路ブロック102及び103にクロックが供給され、動作可能とされる。従って、クロック制御信号は、処理回路ブロック102及び103のイネーブル信号である。パケット200は、表される定められたフォーマットを有し、処理回路ブロック102及び103の間で送受信されるデータ又は制御情報であれば良い。パケット200は種々のフォーマットを採ることができる。パケット200におけるヘッダの送信期間の長さ及びパケットデータの送信期間の長さは、種々の値を採ることができる。また、ヘッダを含むヘッダパケットとパケットデータを含むデータパケットとを、異なるパケット200として異なる通信線を用いて、例えば同一のタイミングで、並列に送信するようにしても良い。パケット200のヘッダは、図4Bに示すように、例えば、8ビットのデータを含む。ヘッダの第8ビット~第5ビットの4ビット[7:4]により、パケット200の種類を表す情報PKT種別が表される。ヘッダの第4ビット~第1ビットの4ビット[3:0]により、パケット200に含まれるデータを処理する命令の種類を表す情報命令が表される。従って、機能情報は、パケット200のヘッダに記録された情報であって、パケット200の種類を表す情報、又は、パケット200に含まれるデータを処理する命令の種類を表す情報である。以上のように、機能情報は、パケット200に応じて定まる処理の種類を表す識別情報である。換言すれば、機能情報は、パケット200の種別を表すパケット種別IDである。機能情報としては、パケット200の種類を表す情報、又は、パケット200に含まれるデータを処理する命令の種類を表す情報のいずれか一方、又は、双方を用いることができ、いずれを用いるかは予め定められる。例えば、図4Cに示すように、ヘッダの第8ビット~第5ビットの4ビット[7:4]により表される値が0である場合、ヘッダは、自己が含まれるパケット200が処理A用のパケット200であることを表す。処理Aを行う処理回路61は処理回路Aであることが、半導体装置100の設計時点で予め定まっている。従って、処理回路ブロック102及び103が第8ビット~第5ビットの4ビット[7:4]により表される値が0であるヘッダを受信した場合に、処理回路ブロック102及び103に含まれる処理回路Aにのみクロックを供給するようにされる。また、例えば、図4Dに示すように、ヘッダの第4ビット~第1ビットの4ビット[3:0]により表される値が0である場合、ヘッダは、パケットデータに含まれるデータを足し算すべきことを表す。処理回路ブロック102及び103に含まれる処理回路61の中で、例えば足し算を行う処理回路が処理回路Aであることは、半導体装置100の設計時点で予め定まっている。従って、処理回路ブロック102及び103が第4ビット~第1ビットの4ビット[3:0]により表される値が0であるヘッダを受信した場合に、処理回路ブロック102及び103に含まれる処理回路Aにのみクロックを供給するようにされる。図5Aは、パケットのヘッダに含まれる情報であるヘッダ情報の説明図である。パケット200のヘッダ11が、図5Aに示すように、図4を参照して説明した情報以外に、種々の制御情報を含むようにしても良い。なお、図5Aにおいて、種々の制御情報の用途も合わせて図示している。パケット200のヘッダ11が種々の制御情報を含む場合、パケット200のヘッダは、実際には、図4Bに示す8ビットではなく、例えば16ビットとされる。パケット200のヘッダは、32ビット、64ビット等であっても良い。種々の制御情報として、パケット200のヘッダ11は、例えば、図5Aに示すように、パケットの種別IDの他に、クロック供給制御、強制クロック停止、強制クロック停止IDを含む。パケットの種別IDは、前述したように、16ビットのヘッダの8ビットを用いて表される。クロック供給制御、強制クロック停止及び強制クロック停止IDは、16ビットのヘッダの他の8ビットを用いて表される。クロック供給制御は、クロックの供給を制御するか否かを示す情報である。クロック供給制御がONハイレベルの場合には、解析制御回路10によりクロックツリー部5が制御され、クロックの供給が制御される。クロック供給制御がOFFロウレベルの場合には、解析制御回路10によるクロックツリー部5の制御は行われず、常時クロックが供給される。クロック供給制御に基づく制御は、解析制御回路10によるパケット種別IDに基づくクロックツリー部5の制御に優先する。例えば、受信したパケット200において、パケット種別IDが処理回路Aにクロックを供給することを表しており、クロック供給制御がOFFである場合には、解析制御回路10は、クロック供給制御のOFFに基づいて、処理回路Aに常時クロックを供給する。これにより、例えば、常時動作させる必要がある処理回路61には、パケット200の送信により、常時クロックを供給することができる。強制クロック停止は、クロックの供給を強制的に停止すること又は停止の解除をすることを示す情報である。強制クロック停止がONハイレベルの場合には、解析制御回路10によりクロックツリー部5が制御され、クロックの供給が強制的に停止される。強制クロック停止がOFFロウレベルの場合には、解析制御回路10によりクロックの供給の強制的な停止が解除される。強制クロック停止IDは、強制クロック停止に基づいて、クロックの供給を停止すべき又は停止の解除をすべき処理を行う処理回路の識別情報である。強制クロック停止IDは、例えば、前述の処理A~処理F毎に予め定められる。強制クロック停止IDにより指示された処理回路61について、クロックの供給が強制的に停止され、又は、停止が解除される。強制クロック停止に基づく制御は、クロック供給制御に基づくクロックツリー部5の制御に優先する。従って、強制クロック停止に基づく制御は、解析制御回路10によるパケット種別IDに基づくクロックツリー部5の制御にも優先する。なお、強制クロック停止に基づく制御は、クロック供給制御に基づくクロックツリー部5の制御とは無関係に行うようにしても良い。また、強制クロック停止に基づく制御は、パケット種別IDに基づくクロックツリー部5の制御とは無関係に行うようにしても良い。これらの場合、強制クロック停止とクロック供給制御とは、パケット200のヘッダにおいて、相互に矛盾しないように設定される。例えば、受信したパケット200において、クロック供給制御がOFFであり、強制クロック停止がONである場合には、解析制御回路10は、強制クロック停止のONと処理回路Aを示す強制クロック停止IDとに基づいて、処理回路Aへのクロックの供給を強制的に停止する。パケット種別IDがどの処理回路61にクロックを供給することを表しているかは、強制クロック停止に基づく制御には無関係である。これにより、例えば、半導体装置100の設計後に不要となった処理Aを行う処理回路Aには、パケット200の送信により、常時クロックの供給を停止することができる。図5Bは、クロック制御判断テーブル12を示す。クロック制御判断テーブル12は、パケット種別IDとクロック制御判断との対応を示す。換言すれば、クロック制御判断テーブル12は、パケット種別ID毎に、パケット種別IDに対応するクロック制御判断を定める。クロック制御判断は、対応するパケット種別IDを持つパケット200を受信した場合に、行われるべき処理を示す。例えば、図4Cに示すヘッダの第8ビット~第5ビットの4ビット[7:4]の値が1であるとする。また、例えば、パケット種別IDが1であるパケット1は、処理A及び処理Cを行うことが予め定められている。一方、パケット種別IDは、パケット200のヘッダの内部の予め定められた位置に記述されている。従って、受信したパケット200を解析してパケット種別IDを抽出することにより、受信したパケット200を処理するために、どの処理回路61が動作すれば良いかを知ることができる。従って、処理を行う際にクロックを供給すべき処理回路61を知ることができる。例えば、抽出されたパケット種別IDが1である場合、処理回路A及び処理回路Cにクロックを供給すれば良い。クロック制御判断テーブル12は、テーブル形式以外の構成であっても良い。クロック制御判断テーブル12は、実際には、パケット種別IDを入力として、対応する1又は複数の処理、換言すれば、処理回路61を出力する回路により構成される。例えば、クロック制御判断用のデコード回路が、パケット種別IDをデコードして、保持回路から対応する1又は複数の処理、換言すれば、処理回路61を出力するようにしても良い。図6Aは、クロックゲーティングID判断テーブルを示す。クロックゲーティングID判断テーブル13は、処理を行う際にクロックを供給すべき処理回路とクロックツリー部5のクロックゲーティング回路52及び54との対応を示す。換言すれば、クロックゲーティングID判断テーブル13は、処理の種別毎に、クロックを供給するために開くべき、クロックツリー部5のクロックゲーティング回路52及び54を定める。前述したように、処理の種別が定まれば、処理を行う際にクロックを供給すべき処理回路61も定まる。例えば、処理Aを行うためには、処理回路Aにクロックを供給することが求められる。図3を参照すると、クロックは、インバータ列51、クロックゲーティング回路1-1、インバータ列53、クロックゲーティング回路1-1-1を介して、処理回路Aに供給される。換言すれば、処理回路Aにクロックを供給するためには、クロックゲーティング回路1-1とクロックゲーティング回路1-1-1とを開けば良い。従って、図6Aにおいて丸印で示すように、処理Aには、ゲーティングIDが1-1及び1-1-1であるクロックゲーティング回路52及び54が開かれることが定義される。クロックゲーティングID判断テーブル13は、テーブル形式以外の構成であっても良い。クロックゲーティングID判断テーブル13は、実際には、処理の種別を入力として、対応するクロックゲーティング回路52及び54を出力する回路により構成される。例えば、クロックゲーティングID判断用のデコード回路が、処理の種別をデコードして、保持回路から対応するクロックゲーティング回路52及び54を出力するようにしても良い。図6Bは、クロックゲーティングIDの判断結果の論理和を示す。例えば、解析制御回路10は、受信したパケット200のヘッダの所定のビット位置の信号を抽出することにより、パケット種別ID3を抽出する。そして、解析制御回路10は、抽出したパケット種別ID3に基づいて、図5Bに示すように、パケット200により行うべき処理A及び処理Fを判断する。更に、解析制御回路10は、判断した処理Aに基づいて、図6Aに示すように、処理回路Aにクロックを供給するために開くべきクロックゲーティング回路1-1とクロックゲーティング回路1-1-1とを求める。また、解析制御回路10は、判断した処理Fに基づいて、図6Aに示すように、処理回路Fにクロックを供給するために開くべきクロックゲーティング回路1-3とクロックゲーティング回路1-3-2とを求める。そして、解析制御回路10は、求めたクロックゲーティング回路の論理和を求める。これにより、解析制御回路10は、図6Bに示すように、受信したパケット200により処理A及び処理Fを行うために、クロックゲーティング回路1-1、1-3、1-1-1及び1-3-2を開くことを判定し、クロックゲーティング回路1-1、1-3、1-1-1及び1-3-2を開く信号である制御指示を生成して、クロックツリー部5へ入力する。これにより、処理回路A及び処理回路Fのみにクロックを供給して、受信したパケット200により処理A及び処理Fを行うことができる。また、クロックツリー部5において、処理回路A及び処理回路Fにクロックを供給する経路のみにクロックを供給し、処理回路A及び処理回路Fにクロックを供給する経路以外の経路にはクロックを供給しないようにすることができる。図7は、省電力制御の説明図である。図7は、前述したように、処理回路A及び処理回路Fにクロックを供給し、他の処理回路61にはクロックを供給しない場合における、クロックゲーティングについて示す。処理回路Aにクロックを供給するために、クロックゲーティング回路1-1とクロックゲーティング回路1-1-1に対して、ロウレベルの制御信号が入力される。これにより、図7において実線で囲んで示すように、クロックゲーティング回路1-1とクロックゲーティング回路1-1-1が開かれる。この結果、図7において一点差線で示すように、クロックが、インバータ列51、クロックゲーティング回路1-1、インバータ列53、クロックゲーティング回路1-1-1、インバータ列55を介して、処理回路Aに入力される。また、処理回路Fにクロックを供給するために、クロックゲーティング回路1-3とクロックゲーティング回路1-3-2に対して、ロウレベルの制御信号が入力される。これにより、図7において実線で囲んで示すように、クロックゲーティング回路1-3とクロックゲーティング回路1-3-2が開かれる。この結果、図7において一点差線で示すように、クロックが、インバータ列51、クロックゲーティング回路1-3、インバータ列53、クロックゲーティング回路1-3-2、インバータ列55を介して、処理回路Fに入力される。一方、処理回路A及び処理回路F以外の処理回路61には、クロックが供給されないようにされる。このために、クロックゲーティング回路1-2、クロックゲーティング回路1-1-2、クロックゲーティング回路1-2-1、クロックゲーティング回路1-2-2、クロックゲーティング回路1-3-1に対して、ハイレベルの制御信号が入力される。これにより、図7において点線で囲んで示すように、これらのクロックゲーティング回路は閉じられる。この結果、処理回路B、処理回路C、処理回路D、処理回路Eには、クロックが供給されない。これにより、パケット200を処理しない処理回路61へのクロックの供給を停止することができる。図8は、省電力制御シーケンスを示す図である。前段の処理回路ブロック102又は103から、クロック制御信号とパケット200の送信が開始されると、クロックゲーティング回路1が、クロックが供給されている状態で、ハイレベルのクロック制御信号を受信するS1。これにより、クロックゲーティング回路1が開かれ、クロックが、クロックゲーティング回路1からラッチ回路2に供給されるS2。この結果、ラッチ回路2は、パケット200を受信して、受信したパケット200を処理回路群6と解析制御回路10とに出力するS3。一方、ラッチ回路3は、クロックが供給されている状態で、ハイレベルのクロック制御信号を受信して、受信したクロック制御信号をORゲート回路8に出力するS3。ORゲート回路8は、受信したハイレベルのクロック制御信号に応じて、ハイレベルの制御信号をクロックゲーティング回路9に出力する。クロックゲーティング回路9は、クロックが供給されている状態で、ハイレベルの制御信号を受信して、解析制御回路10にクロックを出力するS4。これにより、解析制御回路10は、供給が開始されたクロックに同期して、受信したパケット200の解析を開始する。解析制御回路10は、ラッチ回路2から受信したパケット200のヘッダの解析を行いS5、解析の結果に基づいて、クロックツリー部5における制御判定を行いS6、判定の結果に基づいて、クロックツリー部5への制御指示を行うS7。具体的には、解析制御回路10は、解析処理として、パケット200から機能情報を抽出て、制御判定処理として、機能情報と回路情報とに基づいて、クロックを供給すべき処理回路61を特定し、制御指示として、特定した処理回路61に基づいて制御指示を生成して、生成した制御指示をクロックツリー部5に入力する。これにより、クロックゲーティング回路52及び54の各々が、個別に制御される。シーケンスS7において、解析制御回路10は、クロックゲーティング回路52及び54の各々に対応する制御指示の出力と共に、ORゲート回路8に、ハイレベルの制御信号を入力する。この後、解析制御回路10は、処理回路61からの処理完了の通知の信号の受信を待つ。クロックツリー部5は、シーケンスS7における処理により解析制御回路10からの制御指示を受信して、例えば、図7に示すように、処理回路Aにクロックを供給するS9。これにより、処理回路Aは、シーケンスS3における処理によりラッチ回路2から受信したパケット200の処理を行いS10、処理を完了するS11。処理回路Aは、S11において、処理完了の通知の信号を解析制御回路10に送信する。また、クロックツリー部5は、シーケンスS7における処理により解析制御回路10からの制御指示を受信して、例えば、図7に示すように、処理回路Fにクロックを供給するS12。これにより、処理回路Fは、シーケンスS3における処理によりラッチ回路2から受信したパケット200の処理を行いS13、処理を完了するS14。処理回路Fは、S14において、処理完了の通知の信号を解析制御回路10に送信する。なお、例えば、シーケンスS9とシーケンスS12とは並列に行われ、シーケンスS10とシーケンスS13とは並列に開始される。シーケンスS11とシーケンスS14とは並列に行われても行われなくても良い。シーケンスS11及びシーケンスS14における処理により、解析制御回路10は、処理回路A及び処理回路Fからの処理完了の通知の信号を受信して、処理完了判定を開始するS8。具体的には、解析制御回路10は、処理回路A及び処理回路Fからの処理完了の通知の信号を受信して、ORゲート回路8に、ロウレベルの制御信号を入力する。この後、前段の処理回路ブロック102又は103からのクロック制御信号とパケット200の送信が停止される。これにより、クロックゲーティング回路1が、クロック制御信号のロウレベルを受信する。この結果、クロックゲーティング回路1が閉じられ、クロックがクロックゲーティング回路1からラッチ回路2に供給されなくなり、ラッチ回路2は、パケット200を処理回路群6と解析制御回路10とに出力しなくなる。一方、ラッチ回路3は、クロック制御信号のロウレベルを受信して、受信したロウレベルのクロック制御信号をORゲート回路8に出力する。これにより、ORゲート回路8は、ロウレベルの信号をクロックゲーティング回路9に出力する。この結果、クロックゲーティング回路9は、解析制御回路10にクロックを出力しなくなる。解析制御回路10は、パケット200及びクロックを供給されない状態で、制御指示を生成しない。これにより、クロックツリー部5において、全てのクロックゲーティング回路52及び54は閉じられる。従って、クロックツリー部5において、クロックが供給されることにより電力を消費するのは、インバータ列51のみである。以上の説明から理解されるように、以下のような実施の態様が把握される。付記1受信したパケットから、前記パケットに記録された情報であって、機能させるべき処理を特定する情報である機能情報を抽出する制御部と、抽出された前記機能情報と、前記処理を行う際にクロックを供給すべき処理回路を特定する情報である回路情報とに基づいて、抽出された前記機能情報により特定される前記機能させるべき処理を行う際に前記クロックを供給すべき処理回路に、前記クロックを供給するクロック供給部とを含むことを特徴とする半導体装置。付記2前記制御部は、前記回路情報として、前記処理と前記処理を行う際に前記クロックを供給すべき処理回路とを関連付けて保持し、抽出された前記機能情報と前記回路情報とに基づいて、前記クロック供給部を制御する制御信号を生成して前記クロック供給部に入力することを特徴とする半導体装置。付記3前記クロック供給部は、前記クロックを供給する経路であってツリー状に分岐するクロックツリーと、前記クロックツリーの分岐点の各々において、前記分岐点において分岐した複数の経路の各々の先頭に設けられたクロックゲーティング回路とを含み、前記制御部は、前記クロックゲーティング回路の各々に対応する制御信号を生成し入力することを特徴とする付記2に記載の半導体装置。付記4前記機能情報は、前記パケットのヘッダに記録された情報であって、前記パケットの種類を表す情報、又は、前記パケットに含まれるデータを処理する命令の種類を表す情報であることを特徴とする付記1に記載の半導体装置。付記5前記制御部は、前記パケットの種類を表す情報又は前記命令の種類を表す情報に関連付けて前記機能させるべき処理を保持する第1保持部と、前記機能させるべき処理に関連付けて前記機能させるべき処理を行う際に前記クロックを供給すべき処理回路を保持する第2保持部とにより、前記回路情報を保持することを特徴とする付記4に記載の半導体装置。付記6前記クロック供給部は、前記クロックを供給する経路であってツリー状に分岐するクロックツリーと、前記クロックツリーの分岐点の各々において、前記分岐点において分岐した複数の経路の各々の先頭に設けられたクロックゲーティング回路とを含み、前記第2保持部は、前記クロックを供給すべき処理回路として、前記クロックを供給すべき処理回路にクロックを供給するために開くべき、前記クロックゲーティング回路を示す識別情報を保持することを特徴とする付記5に記載の半導体装置。付記7前記制御部は、前記クロックを供給すべき処理回路に前記クロックを供給した場合に、前記クロックを供給すべき処理回路からの処理完了の通知の信号を受信して、前記クロックを供給すべき処理回路への前記クロックの供給を停止することを特徴とする付記1に記載の半導体装置。付記8前記半導体装置は、更に、前記パケットの受信前において、前記制御部、前記クロック供給部及び前記処理回路への前記クロックの供給を制限するクロック制御回路を含むことを特徴とする付記1に記載の半導体装置。付記9前記パケットは、前記パケットに記録された情報であって、前記クロックの供給を制御するか否かを示す情報を含み、前記制御部は、前記機能情報による制御に優先して、前記クロックの供給を制御するか否かを示す情報に基づいて、前記クロックを供給すべき処理回路への前記クロックを制御することを特徴とする付記1に記載の半導体装置。付記10前記パケットは、前記パケットに記録された情報であって、前記クロックの供給を強制的に停止することを示す情報を含み、前記制御部は、前記クロックの供給を強制的に停止することを示す情報に基づいて、前記クロックを供給すべき処理回路への前記クロックの供給を強制的に停止することを特徴とする付記1に記載の半導体装置。付記11前記パケットは、前記クロックの供給を強制的に停止することを示す情報に基づいて、前記クロックの供給を停止すべき処理に対応する処理回路の識別情報を含み、前記制御部は、前記クロックの供給を強制的に停止することを示す情報と前記識別情報とに基づいて、前記クロックの供給を停止すべき処理に対応する処理回路への前記クロックの供給を強制的に停止することを特徴とする付記10に記載の半導体装置。付記12前記半導体装置は、前記制御部と前記クロック供給部とを含む少なくとも1個の処理回路ブロックを含み、前記処理回路ブロックには、前記パケットと、前記パケットの受信の期間中において前記処理回路ブロックへの前記クロックの供給を有効とするクロック制御信号とが入力されることを特徴とする付記1に記載の半導体装置。付記13制御部と、クロック供給部と、処理回路とを含む半導体装置の消費電力制御方法であって、制御部が、受信したパケットから、前記パケットに記録された情報であって、機能させるべき処理を特定する情報である機能情報を抽出し、クロック供給部が、抽出された前記機能情報と、前記処理を行う際にクロックを供給すべき処理回路を特定する情報である回路情報とに基づいて、抽出された前記機能情報により特定される前記機能させるべき処理を行う際に前記クロックを供給すべき処理回路に、前記クロックを供給することを特徴とする半導体装置の消費電力制御方法。付記14制御部と、クロック供給部と、処理回路とを含む半導体装置の消費電力制御方法であって、パケットが受信されるまで、前記半導体装置は、前記制御部、前記クロック供給部及び前記処理回路に対するクロック供給を停止することを特徴とする半導体装置の消費電力制御方法。