"半導体基板の主面から所定の深さ領域に亘って形成されたトレンチ分離構造と、前記半導体基板の上面のうち前記トレンチ分離構造で区画される活性領域上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成され、前記ゲート絶縁膜の上面から前記トレンチ分離構造の上面まで延在するゲート電極層と、前記ゲート電極層の所定方向両側のうちの一方の側で前記半導体基板内に形成された第1導電型を有する第1の不純物拡散領域と、前記ゲート電極層の前記所定方向両側のうちの他方の側で前記半導体基板内に形成された前記第1導電型を有する第2の不純物拡散領域とを備え、前記ゲート電極層は、前記ゲート絶縁膜と前記第1の不純物拡散領域との間の領域に層厚方向に延びる貫通孔を有し、前記貫通孔は、前記トレンチ分離構造の上面の周縁部の直上に形成されていることを特徴とする半導体装置。請求項1に記載の半導体装置であって、前記トレンチ分離構造の上面の当該周縁部には、凹状のディボットが形成されていることを特徴とする半導体装置。請求項1または2に記載の半導体装置であって、前記活性領域のうち前記ゲート電極層の直下領域から前記第1の不純物拡散領域まで前記半導体基板内に形成された第1のウエル領域と、前記活性領域のうち前記ゲート電極層の直下領域から前記第2の不純物拡散領域まで前記半導体基板内に形成された第2のウエル領域とをさらに備え、前記第1のウエル領域は、前記第1導電型を有し、前記第2のウエル領域は、前記第1の導電型とは逆の第2導電型を有することを特徴とする半導体装置。半導体基板の主面から所定の深さ領域に亘ってトレンチ分離構造を形成する工程と、前記半導体基板の主面のうち前記トレンチ分離構造で区画される活性領域上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜と前記トレンチ分離構造とを被覆する電極材料層を堆積させる工程と、前記電極材料層を選択的にエッチングすることにより前記ゲート絶縁膜の上面から前記トレンチ分離構造の上面まで延在するゲート電極層を形成する工程と、前記半導体基板内に選択的に不純物を導入することにより前記ゲート電極層の所定方向両側に第1導電型を有する第1の不純物拡散領域と第2の不純物拡散領域とをそれぞれ形成する工程とを備え、前記ゲート電極層は、前記ゲート絶縁膜と前記第1の不純物拡散領域との間の領域に層厚方向に延びる貫通孔を有し、前記貫通孔は、前記トレンチ分離構造の上面の周縁部の直上に形成されていることを特徴とする半導体装置の製造方法。請求項4に記載の半導体装置の製造方法であって、前記トレンチ分離構造を形成する当該工程は、前記半導体基板を選択的にエッチングして前記半導体基板にトレンチを形成する工程と、前記トレンチ内に絶縁材料層を埋め込む工程と、前記絶縁材料層の上層部分をウエットエッチングにより除去する工程とを含むことを特徴とする半導体装置の製造方法。請求項4または5に記載の半導体装置の製造方法であって、前記ゲート電極層を形成する当該工程の前に、前記活性領域のうち前記ゲート電極層の形成予定領域の直下領域から前記第1の不純物拡散領域の形成予定領域まで前記半導体基板内に選択的に不純物を導入することにより、前記第1導電型を有する第1のウエル領域を形成する工程と、前記ゲート電極層を形成する当該工程の前に、前記活性領域のうち前記ゲート電極層の形成予定領域の直下領域から前記第2の不純物拡散領域の形成予定領域まで前記半導体基板内に選択的に不純物を導入することにより、前記第1導電型とは逆の第2導電型を有する第2のウエル領域を形成する工程とをさらに備えることを特徴とする半導体装置の製造方法。上記STI構造の製造方法のうちウエットエッチング工程では、トレンチ内の絶縁材料層の上面が完全に平坦化されず、その上面の周縁部に凹状のディボットdivotが形成される場合がある。このような場合、特許文献1,2に開示される耐圧構造では、ディボット上にもゲート絶縁膜とゲート電極とが形成される。しかしながら、ディボットに形成されたゲート絶縁膜の下地の結晶性は低く、当該ゲート絶縁膜の欠陥密度は高いので、ゲート絶縁膜の実効的な厚みはディボットにおいて局所的に薄くなる。これにより、半導体デバイスの動作時には、その実効的な厚みが薄い部分に電界強度が集中してゲート絶縁膜が破壊されるという問題がある。上記に鑑みて本発明の目的は、STI構造などのトレンチ分離構造の上面の周縁部にディボットが形成された場合でも、ディボットに起因するゲート絶縁膜の破壊を防止することができる半導体装置及びその製造方法を提供することである。本発明の第1の態様による半導体装置は、半導体基板の主面から所定の深さ領域に亘って形成されたトレンチ分離構造と、前記半導体基板の上面のうち前記トレンチ分離構造で区画される活性領域上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成され、前記ゲート絶縁膜の上面から前記トレンチ分離構造の上面まで延在するゲート電極層と、前記ゲート電極層の所定方向両側のうちの一方の側で前記半導体基板内に形成された第1導電型を有する第1の不純物拡散領域と、前記ゲート電極層の前記所定方向両側のうちの他方の側で前記半導体基板内に形成された前記第1導電型を有する第2の不純物拡散領域とを備え、前記ゲート電極層は、前記ゲート絶縁膜と前記第1の不純物拡散領域との間の領域に層厚方向に延びる貫通孔を有し、前記貫通孔は、前記トレンチ分離構造の上面の周縁部の直上に形成されていることを特徴とする。本発明の第2の態様による半導体装置の製造方法は、半導体基板の主面から所定の深さ領域に亘ってトレンチ分離構造を形成する工程と、前記半導体基板の主面のうち前記トレンチ分離構造で区画される活性領域上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜と前記トレンチ分離構造とを被覆する電極材料層を堆積させる工程と、前記電極材料層を選択的にエッチングすることにより前記ゲート絶縁膜の上面から前記トレンチ分離構造の上面まで延在するゲート電極層を形成する工程と、前記半導体基板内に選択的に不純物を導入することにより前記ゲート電極層の所定方向両側に第1導電型を有する第1の不純物拡散領域と第2の不純物拡散領域とをそれぞれ形成する工程とを備え、前記ゲート電極層は、前記ゲート絶縁膜と前記第1の不純物拡散領域との間の領域に層厚方向に延びる貫通孔を有し、前記貫通孔は、前記トレンチ分離構造の上面の周縁部の直上に形成されていることを特徴とする。本発明によれば、ゲート電極層は、トレンチ分離構造の上面の周縁部の直上に貫通孔を有するので、トレンチ分離構造の上面の周縁部にディボットが形成されたときでも、ディボットにおいてゲート絶縁膜に電界が集中してゲート絶縁膜が破壊されることを回避することができる。以下、本発明に係る実施の形態について図面を参照しつつ説明する。図1は、本発明に係る実施の形態の高耐圧半導体装置1の電界効果トランジスタ構造を概略的に示す装置断面図であり、図2は、図1の高耐圧半導体装置1の主要部を概略的に示す上面図である。ここで、図1は、図2の構造のI-I線に沿った断面を表している。なお、図1及び図2には、3次元の直交座標系を構成するX軸、Y軸及びZ軸が示されているが、この直交座標系の原点は固定されるものではない。図1に示されるように、本実施の形態の高耐圧半導体装置1は、半導体基板10と、この半導体基板10内に形成されたトレンチ分離構造STI構造20A,20B,20Cとを有する。半導体基板10としては、シリコン基板を使用することができるが、これに限定されず、たとえば、エピタキシャル成長層を有する半導体構造、あるいは、内部に埋め込み絶縁膜を有するSOISiliconOnInsulator基板を使用してもよい。トレンチ分離構造20A,20B,20Cは、電界効果トランジスタ構造が形成される活性領域アクティブ領域を画定するものである。これらトレンチ分離構造20A,20B,20Cは、半導体基板10の上面から数百nm程度nm:ナノメートルの深さを持つトレンチ溝21A,21B,21Cと、これらトレンチ21A,21B,21Cの内壁に成膜された絶縁膜22A,22B,22Cと、トレンチ21A,21B,21Cの内部に埋め込まれたシリコン酸化膜などの埋め込み絶縁膜23A,23B,23Cとで構成されている。絶縁膜22A,22B,22Cは、たとえば、公知の熱酸化法で成膜される。また、高耐圧半導体装置1は、半導体基板10の主面上に形成されたゲート絶縁膜30と、このゲート絶縁膜30上に形成されたゲート電極層31とを有する。ゲート絶縁膜30は、たとえば、シリコン酸化膜SiO2やシリコン酸窒化膜SiONで構成されればよい。また、たとえば、アルゴンや窒素などの希釈ガスと酸素ガスとの混合ガスを用いた希釈酸化法により半導体基板10の表面を熱酸化してゲート絶縁膜30を形成することができる。ゲート絶縁膜30の厚みは、約1nm~数nmの範囲内に制御すればよい。ゲート電極層31は、図1及び図2に示されるようにゲート絶縁膜30の上面からトレンチ分離構造20Bの上面まで延在しているので、ゲート電極層31のドレイン側の下方域の電界強度を緩和させるフィールドプレートとして機能し得る。また、ゲート電極層31は、ゲート絶縁膜30とトレンチ分離構造20Bとの間の領域に層厚方向に延びる貫通孔31hを有している。図1及び図2に示されるようにトレンチ分離構造20Bの周縁部には断面凹形状のディボット25Dが形成されている。貫通孔31hは、ディボット25Dの直上に形成され、トレンチ分離構造20Bの周縁部に沿ってX軸方向ゲート幅方向に延びるスリット形状を有する。これにより、ゲート電極層31に制御電圧が印加されても、貫通孔31hの形成領域が電界効果トランジスタの能動領域として機能することが回避される。半導体基板10の内部には、ゲート電極層31の直下で横方向Y軸方向に互いに対向するP型ウエル領域11PとN型ウエル領域11Nとが形成されている。P型ウエル領域11Pは、ボロンなどのP型不純物が拡散するP型拡散領域であり、N型ウエル領域11Nは、リンや砒素などのN型不純物が拡散するN型拡散領域である。P型ウエル領域11PとN型ウエル領域11Nとはゲート絶縁膜30の直下でPN接合を形成する。また、ゲート電極層31の横方向両側のうちの一方の側には、半導体基板10内の比較的浅い領域にN型ウエル領域11Nで囲まれたN型のドレイン拡散領域13Dが形成されている。ゲート電極層31の横方向両側のうちの他方の側には、半導体基板10内の比較的浅い領域にP型ウエル領域11Pで囲まれたN型のソース拡散領域13Sが形成されている。これらドレイン拡散領域13D及びソース拡散領域13Sは、それぞれ、リンや砒素などのN型不純物が比較的高濃度に拡散するN型拡散領域である。上記したゲート電極層31、トレンチ分離構造20A,20B,20C、ソース拡散領域13S及びドレイン拡散領域13Dを被覆するようにシリコン酸化膜などの層間絶縁膜35が形成される。また、この層間絶縁膜35上には、アルミニウムや銅などの上層配線51,52,53が形成されている。左側の上層配線51は、層間絶縁膜35内に埋設されたコンタクトプラグ41,42,43図2を介してソース拡散領域13Sと電気的に接続されている。中央の上層配線52は、層間絶縁膜35内に埋設されたコンタクトプラグ44,45,46図2を介してゲート電極層31の上面と電気的に接続されている。そして、右側の上層配線53は、層間絶縁膜35内に埋設されたコンタクトプラグ47,48,49図2を介してドレイン拡散領域13Dと電気的に接続されている。次に、図3~図11,図12A,B及び図13~図16を参照しつつ本実施の形態の半導体装置1の製造方法の一例を以下に説明する。図3~図11,図12A,B及び図13~図16は、本実施の形態の製造工程で作製された構造を概略的に示す断面図である。まず、図3に示されるように半導体基板10としてP型シリコン基板を用意する。次に、図4に示されるように、フォトリソグラフィにより半導体基板10の主面上面上にレジストパターン12Pを形成する。このレジストパターン12PをマスクとしてボロンなどのP型不純物を半導体基板10内に選択的にイオン注入することによってP型不純物領域110Pを形成する。具体的には、たとえば、第1のイオン注入工程注入エネルギー:約600keV、ボロンイオンのドーズ量:約2×1013ions/cm2、入射角度:0°と、第2のイオン注入工程注入エネルギー:約200keV、ボロンイオンのドーズ量:約5×1012ions/cm2、入射角度:0°と、第3のイオン注入工程注入エネルギー:約100keV、ボロンイオンのドーズ量:約5×1012ions/cm2、入射角度:0°とをこの順に連続的に実行することで傾斜接合型のP型不純物領域110Pを形成することができる。その後、レジストパターン12Pは除去される。次に、図5に示されるように、フォトリソグラフィにより半導体基板10の主面上にレジストパターン12Nを形成する。このレジストパターン12Nをマスクとしてリンや砒素などのN型不純物を半導体基板10内に選択的にイオン注入することでN型不純物領域110Nを形成する。具体的には、たとえば、第1のイオン注入工程注入エネルギー:約1000keV、リンイオンのドーズ量:約5×1012ions/cm2、入射角度:0°と、第2のイオン注入工程注入エネルギー:約450keV、リンイオンのドーズ量:約5×1012ions/cm2、入射角度:0°と、第3のイオン注入工程注入エネルギー:約160keV、リンイオンのドーズ量:約5×1012ions/cm2、入射角度:0°とをこの順に連続的に実行することで傾斜接合型のN型不純物領域110Nを形成することができる。その後、レジストパターン12Nは除去される。次に、図4のP型不純物と図5のN型不純物とを熱処理で活性化させることで、図6に示されるP型ウエル領域11PとN型ウエル領域11Nとを半導体基板10内に形成する。次に、図7に示されるように、半導体基板10の表面を熱酸化して熱酸化膜150を形成し、この熱酸化膜15上にCVDChemicalVaporDeposition法によりシリコン窒化膜160を成膜する。続けて、フォトリソグラフィによりシリコン窒化膜160上にレジストパターン図示せずを形成し、このレジストパターンをマスクとしたドライエッチングを実行してシリコン窒化膜160をパターニングする。さらに、図8に示されるように、パターニングされたシリコン窒化膜16をエッチングマスクとして熱酸化膜150と半導体基板10とをドライエッチングすることで半導体基板10にトレンチ21A,21B,21Cが形成される。次に、これらトレンチ21A,21B,21Cの内壁を熱酸化して図9の熱酸化膜22A,22B,22Cを成膜する。次に、CVD法により、トレンチ21A,21B,21Cの内部を含む図9の構造全体の上にシリコン酸化物などの絶縁材料層23図10を堆積させる。さらに、化学機械研磨CMP:ChemicalMechanicalPolishing法あるいは化学機械平坦化CMP:ChemicalMechanicalPlanarization法により、絶縁材料層23の上面を平坦化する。このとき、シリコン窒化膜16はCMPに対するストッパ膜として機能する。結果として、図11に示されるように、トレンチ21A,21B,21Cの内部に埋め込み絶縁膜23A,23B,23Cが形成される。その後、熱燐酸溶液を用いたウエットエッチングによりシリコン窒化膜16を除去し、さらに、熱酸化膜15と埋め込み絶縁膜23A,23B,23Cの上層部分とをウエットエッチングで除去する。熱酸化膜15と埋め込み絶縁膜23A,23B,23Cとがシリコン酸化膜である場合には、熱酸化膜15と埋め込み絶縁膜23A,23B,23Cの上層部分とを除去するエッチング液としては、フッ酸HF溶液や緩衝フッ酸BHF:BufferedHF溶液を使用すればよい。エッチング液の濃度、温度及び処理時間を適宜設定することでエッチング量を制御することが可能である。この結果、図12A及び図12Bに示されるようなトレンチ分離構造20A,20B,20Cが形成される。図12Aは、トレンチ分離構造20A,20B,20Cの概略断面図であり、図12Bは、図12Aの構造の上面視図である。図12Aは、図12Bの構造のXIIa-XIIa線に沿った断面を表している。図12Aに示されるトレンチ分離構造20A,20B,20Cは、半導体基板10の活性領域を画定するトレンチ分離領域の一部を構成する。図12Bに示されるように、トレンチ分離構造20A,20Bの間に活性領域が区画され、トレンチ分離構造20B,20Cの間にも活性領域が区画されている。また、トレンチ分離領域の上面の周縁部には、上面視で環状のディボット25D,26Dが形成されている。図12Aに示されるように、ディボット25D,26Dは、数十nm程度の深さの凹状の断面形状を有している。これらディボット25D,26Dは、図11の熱酸化膜15と埋め込み絶縁膜23A,23B,23Cの上層部分とを除去するウエットエッチング工程で生じたものである。上記トレンチ分離構造20A,20B,20Cの形成後は、希釈酸化法により半導体基板10の露出面を熱酸化する。この結果、図13に示されるように1nm~数nm程度のゲート絶縁膜用の酸化膜300が成膜される。酸化膜300の厚みは、ロジック電圧に応じた膜厚となるように制御される。続けて、たとえば減圧CVD法により酸化膜300上にポリシリコンなどの電極材料層310図13を成膜する。電極材料層310の厚みは、数百nm程度となるように制御される。さらに、電極材料層310をパターニングするために、フォトリソグラフィにより電極材料層310上にレジストパターン33図13を形成する。このレジストパターン33は、ディボット25Dの直上に開口部33hを有する。次に、レジストパターン33をマスクとした異方性エッチングを実行することにより、図14のゲート電極層31とゲート絶縁膜30とを形成する。図14に示されるように、ゲート電極層31は、ディボット25Dの直上に開口部貫通孔31hを有する。次に、リンや砒素などのN型不純物を半導体基板10内に選択的にイオン注入することにより図15に示すようにソース拡散領域13Sとドレイン拡散領域13Dとを形成する。次に、プラズマCVD法により図15の構造の上に1μm~数μm程度の酸化膜を堆積させ、フォトリソグラフィと異方性エッチングとによりこの酸化膜に開口部を形成する。この結果、図16に示されるように、コンタクトホール開口部35a,35b,35cを有する層間絶縁膜35が形成される。その後は、スパッタリング法によりコンタクトホール35a,35b,35c内にTiチタンやTiN窒化チタンなどの導電性バリア膜を成膜し、さらに、CVD法によりタングステンなどの導電性材料をコンタクトホール35a,35b,35c内に埋設することで図1のコンタクトプラグ42,45,48を形成する。これらコンタクトプラグ42,45,48上にアルミニウムや銅などの上層配線51,52,53を形成することで、図1の高耐圧半導体装置1が完成する。以上に説明したように本実施の形態の高耐圧半導体装置1では、ゲート電極層31は、トレンチ分離構造20Bの上面の周縁部の直上に貫通孔31hを有するので、ディボット25Dの形成領域は、電界効果トランジスタの能動領域として機能しない。それ故、高耐圧半導体装置1の動作時にゲート絶縁膜30に局所的に電界強度が集中することを回避することができる。また、図13及び図14に示したように、レジストパターン33を用いて電極材料層310をエッチングする際に絶縁膜300も選択的にエッチングされるので、ディボット25Dにゲート絶縁膜は形成されない。したがって、高耐圧半導体装置1の動作時にディボットに起因してゲート絶縁膜30が破壊されることを防止することができる。図17は、本実施の形態の高耐圧半導体装置1と対比するための比較例の半導体装置100の構成を概略的に示す装置断面図である。図18は、図17の半導体装置100の主要部を概略的に示す上面図である。ここで、図17は、図18の構造のXVII-XVII線に沿った断面を表している。この半導体装置100の構成は、ゲート絶縁膜30M及びゲート電極層31Mを除いて、上記実施の形態の高耐圧半導体装置1の構成とほぼ同じである。図17及び図18に示されるように、比較的の半導体装置100では、ディボット25Dにゲート絶縁膜30Mの一部が形成され、このゲート絶縁膜30M上にゲート電極層31Mが形成されている。上述したように、ディボット25Dにおけるゲート絶縁膜30Mの欠陥密度は高いので、ゲート絶縁膜30Mの実効的な厚みはディボット25Dにおいて局所的に薄くなる。これにより、半導体装置100の動作時には、その実効的な厚みが薄い部分に電界強度が集中してゲート絶縁膜30Mが破壊されるおそれがある。実際に、図17及び図18に示される電界効果トランジスタ構造を作製し、この電界効果トランジスタ構造に対して製品評価試験試験温度:100°C、ゲート印加電圧:2ボルト、ドレイン印加電圧:20ボルトを行った。この結果、ゲート絶縁膜30Mが破壊されて半導体装置100Mが故障したことが確認された。TDDB評価TimeDependentDielectricBreakdowntest:経時的絶縁破壊評価によれば、このときのゲート絶縁膜30Mの活性化エネルギーEaの測定値は、約0.3eVであり、プレーナー型電界効果トランジスタ構造のゲート絶縁膜の活性化エネルギー=0.34eVとほとんど同じであったので、半導体装置100Mの故障モードの原因は、ゲート絶縁膜30Mの破壊であると考えられる。なお、TDDB評価では、平均故障時間がexpEa/kTに比例する寿命予測式が一般に使用される。ここで、Ea:絶縁膜の活性化エネルギー、k:ボルツマン定数、T:絶対温度、である。これに対し、本実施の形態の高耐圧半導体装置1では、ゲート電極層31がディボット25D上に貫通孔31hを有し、ディボット25Dにゲート絶縁膜が形成されないので、高耐圧半導体装置1の動作時にディボット25Dに起因するゲート絶縁膜30の破壊が生じるおそれがない。したがって、本実施の形態の高耐圧半導体装置1のソース-ドレイン間耐圧は、比較的の高耐圧半導体装置100のソース-ドレイン間耐圧よりも高いという利点がある。以上、図面を参照して本発明に係る実施の形態について述べたが、これらは本発明の例示であり、上記以外の様々な形態を採用することもできる。たとえば、上記実施の形態の高耐圧半導体装置1は、P型ウエル領域11Pにおけるゲート絶縁膜30の直下にN型伝導チャネルを形成するNMOS構造を有しているが、これに限定されるものではない。半導体基板10内に形成された不純物拡散領域の導電型を逆にすることで、P型伝導チャネルを形成するPMOS構造を得ることが可能である。また、高耐圧半導体装置1は、MOS型構造に限定されない。ゲート絶縁膜30として酸化膜以外の高誘電率膜を使用するMISMetalInsulatorSemiconductor構造を有するように高耐圧半導体装置1を作製してもよい。"