固定層、バリア層、および自由層;および自由層上部に形成され、磁気トンネル接合MTJ記憶素子を通って不均一電流経路を提供するよう構成された上部電極、を含む磁気トンネル接合記憶素子。上部電極が内側上部電極および外側上部電極をさらに含む、請求項1に記載の磁気トンネル接合記憶素子。内側上部電極の抵抗が外側上部電極の抵抗と比較して低い、請求項2に記載の磁気トンネル接合記憶素子。内側上部電極の抵抗が外側上部電極の抵抗と比較して高い、請求項2に記載の磁気トンネル接合記憶素子。自由層が複数の磁気層を含む、請求項1に記載の磁気トンネル接合記憶素子。磁気トンネル接合記憶素子が、セットトップボックス、音楽プレーヤー、ビデオプレーヤー、エンターテイメントユニット、ナビゲーション装置、携帯電話、携帯用コンピュータ、携帯用パーソナルコミュニケーションシステムPCSユニット、コミュニケーション装置、パーソナルデジタルアシスタントPDA、固定位置データユニット、およびコンピュータからなる群から選択される電子装置に組み込まれる、請求項1に記載の磁気トンネル接合記憶素子。磁気トンネル接合記憶素子がメモリ装置に組み込まれる、請求項1に記載の磁気トンネル接合記憶素子。メモリ装置がスピントランスファートルク磁気抵抗ランダムアクセスメモリSTT-MRAM装置であり、前記STT-MRAMが少なくとも1つの半導体ダイに組み込まれる、請求項7に記載のメモリ装置。自由層と上部電極との間に組み込まれ自由層上部に形成された調整層、をさらに含む、請求項1に記載の磁気トンネル接合記憶素子。上部電極が、内側上部電極および外側上部電極をさらに含む、請求項9に記載の磁気トンネル接合記憶素子。内側上部電極の抵抗が外側上部電極の抵抗と比較して低い、請求項10に記載の磁気トンネル接合記憶素子。内側上部電極の抵抗が外側上部電極の抵抗と比較して高い、請求項10に記載の磁気トンネル接合記憶素子。調整層が内側上部電極と自由層との間に組み込まれ、外側上部電極が調整層の側壁部分および自由層の上部に接触して調整層を封入するようにする、請求項10に記載の磁気トンネル接合記憶素子。調整層が少なくとも1つの金属材料、低抵抗化合物、または高抵抗から形成される、請求項9に記載の磁気トンネル接合記憶素子。磁気トンネル接合記憶素子が、セットトップボックス、音楽プレーヤー、ビデオプレーヤー、エンターテイメントユニット、ナビゲーション装置、携帯電話、携帯用コンピュータ、携帯用パーソナルコミュニケーションシステムPCSユニット、コミュニケーション装置、パーソナルデジタルアシスタントPDA、固定位置データユニット、およびコンピュータからなる群から選択される電子装置に組み込まれる、請求項9に記載の磁気トンネル接合記憶素子。磁気トンネル接合記憶素子がスピントランスファートルク磁気抵抗ランダムアクセスメモリSTT-MRAMの一部である、請求項9に記載の磁気トンネル接合記憶素子。固定層、バリア層、および自由層を含む磁気トンネル接合を形成する段階、自由層上に内側上部電極を形成する段階、リソグラフィーおよびエッチングを用いて内側上部電極をパターニングする段階、内側上部電極上に外側上部電極を形成して、内側上部電極を封入する段階、外側上部電極をエッチングする段階、内側上部電極および外側上部電極をマスクとして用いて磁気トンネル接合をエッチングする段階、を含む磁気トンネル接合記憶素子。内側上部電極が低抵抗材料で形成され、外側上部電極が高抵抗材料で形成される、請求項17に記載の方法。内側上部電極が高抵抗材料で形成され、外側上部電極が低抵抗材料で形成される、請求項17に記載の方法。メモリ装置が、セットトップボックス、音楽プレーヤー、ビデオプレーヤー、エンターテイメントユニット、ナビゲーション装置、携帯電話、携帯用コンピュータ、携帯用パーソナルコミュニケーションシステムPCSユニット、コミュニケーション装置、パーソナルデジタルアシスタントPDA、固定位置データユニット、およびコンピュータからなる群から選択される電子装置に組み込まれる、請求項17に記載の方法。メモリ装置がスピントランスファートルク磁気抵抗ランダムアクセスメモリSTT-MRAMである、請求項17に記載の方法。自由層上に調整層を形成する段階であって、調整層が自由層と内側上部電極との間に組み込まれる段階、をさらに含む、請求項17に記載の方法。内側上部電極が低抵抗材料で形成され、外側上部電極が高抵抗材料で形成される、請求項22に記載の方法。内側上部電極が高抵抗材料で形成され、外側上部電極が低抵抗材料で形成される、請求項22に記載の方法。調整層が少なくとも1つの金属材料、低抵抗化合物、または高抵抗化合物から形成される、請求項22に記載の方法。磁気トンネル接合記憶素子を電気的に接続するための底部導電手段、第1偏極を維持するための第1磁気手段、トンネル電流の流れを促進するための第1絶縁手段および第2偏極を維持するための第2磁気手段、ここで第2偏極は反転可能である、第2磁気手段の上部に形成される第2磁気手段の減衰定数を低減するための減衰手段、磁気トンネル接合記憶素子を電気的に接続するための内側上部導電手段、ここで第1上部導電手段は減衰手段と隣接する、磁気トンネル接合記憶素子を電気的に接続するための外側上部導電手段、ここで第2上部導電手段は第1上部導電手段の外側に配置され、第1上部導電手段と電気的に平行である、を含む磁気トンネル接合記憶素子を有するメモリ装置。内側上部導電手段の抵抗が外側上部導電手段の抵抗と比較して高い、請求項26に記載の磁気トンネル接合記憶素子。外側上部導電手段の抵抗が内側上部導電手段の抵抗と比較して高い、請求項26に記載の磁気トンネル接合記憶素子。外側上部導電手段が減衰手段の側壁部分および第2磁気手段の上部と接触する、請求項26に記載の磁気トンネル接合記憶素子。メモリ装置が、セットトップボックス、音楽プレーヤー、ビデオプレーヤー、エンターテイメントユニット、ナビゲーション装置、携帯電話、携帯用コンピュータ、携帯用パーソナルコミュニケーションシステムPCSユニット、コミュニケーション装置、パーソナルデジタルアシスタントPDA、固定位置データユニット、およびコンピュータからなる群から選択される電子装置に組み込まれる、請求項26に記載のメモリ装置。メモリ装置がスピントランスファートルク磁気抵抗ランダムアクセスメモリSTT-MRAMである、請求項26に記載のメモリ装置。固定層、バリア層、および自由層を含む磁気トンネル接合を形成するための段階、自由層上に内側上部電極を形成するための段階、リソグラフィーおよびエッチングを用いて内側上部電極をパターニングするための段階、内側上部電極上に外側上部電極を形成して、内側上部電極を封入するための段階、外側上部電極をエッチングするための段階、内側上部電極および外側上部電極をマスクとして用いて磁気トンネル接合をエッチングするための段階、を含む磁気トンネル接合記憶素子を有するメモリ素子を形成する方法。内側上部電極が低抵抗材料で形成され、外側上部電極が高抵抗材料で形成される、請求項32に記載の方法。内側上部電極が高抵抗材料で形成され、外側上部電極が低抵抗材料で形成される、請求項32に記載の方法。メモリ装置が、セットトップボックス、音楽プレーヤー、ビデオプレーヤー、エンターテイメントユニット、ナビゲーション装置、携帯電話、携帯用コンピュータ、携帯用パーソナルコミュニケーションシステムPCSユニット、コミュニケーション装置、パーソナルデジタルアシスタントPDA、固定位置データユニット、およびコンピュータからなる群から選択される電子装置に組み込まれる、請求項32に記載の方法。メモリ装置がスピントランスファートルク磁気抵抗ランダムアクセスメモリSTT-MRAMである、請求項32に記載の方法。自由層上に調整層を形成する段階であって、調整層が自由層と内側上部電極との間に組み込まれる段階、をさらに含む、請求項32に記載の方法。本発明の例示的実施形態は、磁気トンネル接合MTJおよびスピントランスファートルク磁気抵抗ランダムアクセスメモリSTT-MRAMセルに関する装置およびそれらを製造する方法に関する。より詳細には、実施形態はSTT-MRAMセル内の磁気トンネル接合MTJ記憶素子内の複合ハードマスク構造、およびスピントルク駆動MTJに関する不均一電流経路の形成方法に関する。例えば例示的実施形態は、固定層、バリア層、および自由層を含むMTJ記憶素子、自由層上部に形成される上部電極を含み、ここで上部電極はMTJ記憶素子を通過する不均一電流経路を提供するよう構成される。例示的な実施形態において、調整層が自由層と上部電極との間に任意に組み込まれる。他の例示的実施形態は、MTJ記憶素子の形成方法に関し、この方法は、固定層、バリア層、および自由層を含むMTJを形成する段階、自由層上に内側上部電極を形成する段階、リソグラフィーおよびエッチングを使用して内側上部電極をパターニングする段階、内側上部電極上に外側上部電極を形成して内側上部電極を封入する段階、外側上部電極をエッチングする段階、マスクとして外側上部電極および内側上部電極を使用してMTJをエッチングする段階を含む。他の例示的実施形態は磁気トンネル接合MTJ記憶素子に関し、この素子は以下を含む。MTJ記憶素子を電気的に接続するための底部導電手段、第1偏極を維持するための第1磁気手段、トンネル電流の流れを促進するための第1絶縁手段および第2偏極を維持するための第2磁気手段、ここで第2偏極は反転可能であり、第2磁気手段の上部に形成される第2磁気手段の減衰定数を低減するための減衰手段、MTJ記憶素子を電気的に接続するための内側上部導電手段、ここで内側上部導電手段は減衰手段と隣接し、MTJ記憶素子を電気的に接続するための外側上部導電手段、ここで外側上部導電手段は第1上部導電手段の外側に配置され、内側上部導電手段と電気的に平行である。他の例示的実施形態は、磁気トンネル接合MTJ記憶素子を形成する方法に関し、この方法は、固定層、バリア層、および自由層を含むMTJを形成する段階、自由層上に内側上部電極を形成する段階、リソグラフィーおよびエッチングを用いて内側上部電極をパターニングする段階、および内側上部電極上に外側上部電極を形成して内側上部電極を封入する段階、外側上部電極をエッチングする段階、マスクとして外側上部電極および内側上部電極を使用してMTJをエッチングする段階を含む。添付の図面は、本発明の実施形態の記述を補助するために存在し、かつ実施形態の説明のためにのみ提供され、それらを制限しない。本発明の局面は、本発明の特定の実施形態に関する以下の記述および関連する図面において開示される。代替的な実施形態が、本発明の範囲を逸脱することなく考えられる。さらに、本発明の周知の要素は詳細には記載されないか、または本発明に関連する詳細が分かりにくくならないように省略される。本明細書で使用される用語例示的は、例、事例、または説明として与えられることを意味する。例示的としてここに記載されるどのような実施形態も、他の実施形態に対して好ましい、または有利であると必然的に解釈されることはない。同様に、用語本発明の実施形態は、本発明の全ての実施形態が議論された特徴、利点または操作方法を含むことを必要としない。ここで使用される専門用語は、特定の実施形態のみを記述する目的のものであり、本発明の実施形態の制限を意図していない。そうではないことが明確に示されていない限り、ここで使用される単数形のa、an、およびtheは同様に複数形も含むことが意図される。ここで使用される用語comprises、comprising、includesおよび/またはincludingは記載される特徴、整数、段階、操作、要素、および/または部品の存在を特定するが、1つ以上の他の特徴、整数、段階、操作、要素、部品、および/またはそれらの群の存在または追加を排除しないことがさらに理解される。開示された実施形態は、MTJビットセルを横切る不均一電流経路が有利に低いスイッチング電流密度をもたらすことができることを認める。この認識は、自由層内部の局在化された領域内のスピン偏極電子の多さに注目することが、局所化された領域内の高いスイッチング動作につながるという事実に基づく。ここで、スイッチング動作は、スピン偏極電子がそれらのスピントルクを強磁性体自由層の磁気素子の偏極のために移行する工程に関する。局在化領域内部の高いスイッチング動作は、自由層内部の周囲の領域に運動量を移行し、結果的に低い数のスピン偏極電子の影響下でスイッチングを可能にする。それに対して、自由層の局在化領域に供給される制限された高密度電流経路は、自由層内の効果的なスイッチング動作を促進する。図2は、MTJビットセルを横切る均一な電流を有する従来のMTJ構造の断面図を示す。電流の方向が電子の流れる方向と逆に示されることは本技術分野ではよく知られている。均一な電流は図2に説明され、金属層またはビットライン102から上部電極またはハードマスク層216を通って自由層214に向かう。自由層214は単一の層を含んでよく、または複数の層の積層から形成されてよい。図2はまた、その上にMTJビットセルが形成される底部電極202、反強磁性層204、固定層底部固定層206、スペーサ層208、および上部固定層210を含む、およびトンネリングバリア212を説明する。層間誘電体218はMTJビットセルの分離に役立つ。本明細書の教示による従来のMTJ構造に対する改良を組み込む例示的実施形態が図3に説明される。図3に示されるように、MTJセル300の上部電極は低抵抗電極304および高抵抗電極306を含んでよい。低抵抗電極304は図3に示される高抵抗電極306の周りの周囲領域を形成してよい。任意の調整層302が、処理に関連する欠陥から自由層214を保護し、かつ自由層214の性質を最適化するために、自由層214の上に形成されてもよい。低い減衰定数を有する材料で形成された調整層302は、自由層214のスイッチング動作を助けてよい。図3に示されるように、例示的実施形態において調整層302は低抵抗電極304、高抵抗電極306、および自由層214と接触するように形成されてよい。その代わりに、調整層302は、高抵抗電極306および自由層214とのみ接触するように形成されてよい。残りの層は、図2に関して前述したような従来の配置および材料を含んでよく、ここではさらなる記述はしない。例示的実施形態を実行するための処理段階はこの明細書のこの後の部分で提供される。図4A~4Cは、例示的なMTJセルの関連する部分の断面図および3次元の投影図上面図を示す。低抵抗電極304は、高抵抗電極306を囲む同心殻または層を形成する。前述したように、自由層214と固定層210との間の非平行な配列は、MTJビットセル300に保存される2進値0を表してよい。図4Aは、上部固定層210の偏極に非平行であるとして自由層214全体の偏極を説明する。この説明のために、我々は、ワードライン103が非活性化され2進値0がMTJビットセル300に保存されるとき、図4Aが初期状態、時間t0、を表すと仮定する。それに対して、図4Bは、ワードライン103が活性化され、ビットライン102が高活性化され、かつソースライン103が低活性化されるとき、時間t1におけるMTJセル300の動作を説明する。時間t1において、MTJビットセル300は、このように選択され、2進値1を書き込むための動作が初期化される。スピン偏極電子は底部電極から自由層に向かって流れ、または言い換えれば、電流がビットライン102から低抵抗電極304および高抵抗電極306を通って、任意の調整層302を通って、自由層214に向かって流れる。電極304および306が電流に対して平行なので、高抵抗経路306と比較して、低抵抗経路304を通る多くの量の電流が存在する。図4Aにおいて、低抵抗/高電流密度経路304からの電流を示す自由層の部分が304aとされ、高抵抗/低電流密度経路306からの電流を示す自由層の部分が306aとされる。高電流密度は、304aの磁気素子を時間t1において切り替える図4Bに記載されるように、304aの磁気素子の偏極が反転されることを示す。この反転によって、304aのスピン偏極電子から306aの磁気素子へとトルクが移行する。その後時間t2>t1において、306aの磁気素子の偏極が、304aからのカップリングの相互作用の下で反転され、低密度電流は高抵抗経路306から306a内に流れる。図4Cは、その偏極が上述の2つの段階によって反転された自由層214全体を示す。2進値1は時間t2においてMTJビットセル300に書き込まれるといえる。当業者は、上述のような、MTJビットセルを横切る不均一な電流を有するマルチステップスイッチング法により、自由層内において、従来の均一な電流を有する単一ステップスイッチング法と比較して、より効率的なスイッチング動作が得られることを理解するだろう。制限された高密度電流経路304および低密度電流経路306の組み合わせを含むマルチステップスイッチング法は、スイッチング動作の、第1の段階によって生成された運動量を、スイッチング動作のその後の段階に向かって利用する。単一ステップのスイッチング法は、スイッチング動作の効率を有利に改善するために自由層214内部のスイッチング動作から生成された運動量を利用しない。図5Aは、低抵抗電極502が複合電極構造の内側の部分を形成し、高抵抗電極504が外側の周囲領域を形成する例示的な実施形態を説明する。図4A-Cの実施形態に類似して、低抵抗/高電流密度経路502は自由層214内の502aと番号付けられた内側領域に電流を供給し、高抵抗/低電流密度経路504は自由層214内の504aと番号付けられた外側領域に電流を供給する。内側領域502aの磁気素子は、高い電流密度に起因して第1のスイッチングを生じる。504aの磁気素子に運動量を提供することに加えて、電流経路502を通って流れる高い電流は、図5Bに示されるように、領域502aの外側の周縁におけるエルステッド場506の形成をももたらす。エルステッド場によって形成される磁場は、低い電流密度領域504a内の磁気素子のスイッチングをさらに促す効果を生じる。図5Cは、上述の2段階の工程によってその偏極が反転された自由層214全体を示す。図4A-C、および図5A-Cの双方の例示的実施形態においてエルステッド場の効果が存在する一方で、内側電極502を通る高電流密度経路に起因して、効果は図5A-Cに示される実施形態においてより顕著である。有利である複合ハードマスク構造物を有するMTJビットセルの例示的実施形態を製造する方法が以下に記載される。図6は、内側高抵抗電極306と外側高抵抗電極304とを有する図4A-Cに説明される例示的実施形態の製造に関する工程フローを示す。底部電極202、AFM層204、固定層206、208、及び210、バリア層212、及び自由層214を含むMTJが、従来の方法を用いて形成される。調整層302は、図6Aに示されるように、自由層214上に任意に形成される。前述したように、調整層302の役割は、自由層214を損傷をもたらす工程から保護すること、およびまた自由層の減衰定数を低減すること、である。低い減衰定数は、スイッチング電流密度の低減をもたらす。調整層は、Ru、Mg、Hf、Pt、Ir、Al、Zr、V、Cu、Au、Ag、PtMnなどの金属、または薄いMgOなどの低抵抗化合物で形成されてよい。自由層214は、強磁性体材料から形成される単一層であってよく、従来技術でよく知られているような多層積層体であってよい。高抵抗電極306は、任意の調整層302の上に、またはもしも調整層が存在しない場合には自由層214の上に直接形成される。高抵抗電極306は、TaOxもしくはTiOxなどの誘電体材料、または高抵抗化合物から形成されてよい。フォトレジスト602が高抵抗電極306の上に形成される。次いで装置は高抵抗電極306をパターニングするためにCF4エッチングなどのエッチング処理を受ける。次に、フォトレジスト602は、図6Bに示されるような、酸素アッシングを含んでよい工程を用いて除去される。調整層302は、もしも存在する場合、エッチングおよび酸素アッシングの間自由層214を損傷から保護する。次に、もしも存在する場合、図6Cに示されるように、調整層302は、CH3OHエッチングなどのエッチング処理を用いてエッチングされてよい。もしも調整層が存在しない場合、工程は次の段階に進み、この段階は図6Dに示されるような低抵抗電極304の堆積を含む。低抵抗電極304は、TaもしくはTiなどの金属、またはTaNxもしくはTiNxなどの低抵抗化合物から形成されてよい。次に、MTJ積層体600は、図7Aに示されるように、低抵抗電極をパターニングするために、CF4エッチングなどのエッチング処理を受ける。もしも存在する場合、調整層302もこの段階でエッチングされてよい。その代わりに、もしも存在する場合、調整層302はエッチングされなくてよく、図7Aに示されるように、自由層214の上部全体を覆って結果的に保護層を形成し続けてもよい。次にMTJ積層体600は、図7Bに示されるように、CH3OHエッチング、CO/NH3エッチング、または塩素ベースガスを用いたエッチングなどのエッチング法を用いて、パターニングされ底部電極202を得る。次いで、図7Cに示されるように、誘電体層が堆積される。その後誘電体層は平坦化かつエッチバックされ、金属化処理を用いて金属層が堆積される。図7Dに示されるように、金属層またはビットライン102は低抵抗電極304および高抵抗電極306と接触する。図4A-Cに記載される実施形態によるMTJビットセルの形成に関する上述の処理段階にかかわらず、当業者は、図5A-Cに記載される外側高抵抗電極504および内側低抵抗電極502を備える実施形態が、若干の変更を伴う同様の処理段階を用いて作製されてよいことを認めるだろう。特に、低抵抗電極504は、図6Aに説明される段階において、高抵抗電極306の代わりに堆積されてよい。同様に、高抵抗電極502が、図6Dに説明される段階において、低抵抗電極304の代わりに堆積されてよい。残りの処理段階は実質的に同じままであってよい。図8は、磁気トンネル接合MTJ記憶素子を有するメモリ装置を形成するための例示的方法を説明するフローチャートである。固定層、バリア層、および自由層を含むMTJを802において形成することができる。804において、任意の調整層が自由層上に形成されてよい。内側上部電極は、806において自由層または任意の調整層上に形成される。内側上部電極は、808においてリソグラフィーを用いてパターニングされエッチングされる。810において、外側上部電極は内側上部電極上に形成され、内側上部電極を封入する。812において、外側上部電極はエッチングされる。814において、MTJ積層体は、外側上部電極および内側上部電極をマスクとして利用してエッチングされる。このフローチャートが様々な実施形態を制限することを意図しておらず、詳細な段階の説明および議論において単なる補助のために提供されたことは理解されるだろう。例示的実施形態によれば、MTJ記憶素子はここに記載される複合上部電極構造体で作製することができる。例示的実施形態は、有利にはMTJビットセルを通る不均一電流経路を促進し、これはスイッチング挙動の向上およびスイッチング電流密度の低下に繋がる。ここに記載されるMTJ記憶素子を含むメモリ装置が、携帯電話、携帯用コンピュータ、携帯用パーソナルコミュニケーションシステムPCSユニット、パーソナルデータアシスタントPDAなどの携帯型データユニット、GPSが使用可能な装置、ナビゲーション装置、セットトップボックス、音楽プレーヤー、ビデオプレーヤー、エンターテイメントユニット、計測装置などの固定位置データユニット、またはデータもしくはコンピュータの指示を記憶するもしくは読み出す他の装置、またはそれらの任意の組み合わせに含まれてよいことは理解されるだろう。したがって、ここに記載されるMTJ記憶素子を有するメモリを含む活性集積回路を含む任意の装置において実施形態が適切に用いられてよい。前述の開示された装置および方法は、コンピュータ可読媒体に記憶されたGDSIIおよびGERBERコンピュータファイルに設計されてよく、また構成されてよい。これらのファイルは、これらのファイルに基づいて装置を作製する製造ハンドラhandlerに順に提供される。得られる製品は、その後半導体ダイに切り出されかつ半導体チップに加工される半導体ウェハである。チップはその後上述の装置において使用される。したがって、実施形態は、プロセッサによって実行されるとき、プロセッサおよび任意の他の協働する素子を、命令によって提供されるようにここに記載される機能を実行するための機器に変換し、命令を具体化する機械可読媒体またはコンピュータ可読媒体を含み得る。前述の開示は説明的実施形態を示すが、添付されるクレームによって定義される本発明の範囲を逸脱することなく様々な変更および修正が行われてよい。ここに記載される実施形態による方法クレームの機能、段階、および/または動作は、特定の順序で実行される必要はない。さらに、実施形態の要素が単数で記述されまたはクレームに記載され得るが、単数であると明示的に記載される制限がない限り、複数であると考えられる。