"自発光素子と、前記自発光素子を駆動する画素回路とを画素ごとに備えた表示パネルであって、前記画素回路は、保持容量と、映像信号に対応する電圧を前記保持容量に書き込む第1トランジスタと、前記保持容量の電圧に基づいて前記自発光素子を駆動する第2トランジスタとを有するとともに、外光の輝度の大きさに応じた電圧を前記第2トランジスタのゲート電圧にフィードバックするようになっている表示パネル。前記画素回路は、外光の入射する位置に配置された第3トランジスタを有し、前記第3トランジスタに入射する外光の輝度の大きさに応じたリーク電流によって、前記保持容量に電荷をチャージするようになっている請求項1に記載の表示パネル。前記第3トランジスタは、前記第2トランジスタのゲート電圧よりも高い電圧が印加される配線と、前記保持容量との間に挿入されており、前記第3トランジスタのゲートは、前記保持容量に電気的に接続されている請求項2に記載の表示パネル。1または複数画素行ごとに各画素の自発光素子に接続された配線をさらに備えた請求項1に記載の表示パネル。自発光素子と、前記自発光素子を駆動する画素回路とを画素ごとに有する表示パネルと、前記画素回路を駆動する駆動回路とを備え、前記画素回路は、保持容量と、映像信号に対応する電圧を前記保持容量に書き込む第1トランジスタと、前記保持容量の電圧に基づいて前記自発光素子を駆動する第2トランジスタとを有するとともに、外光の輝度の大きさに応じた電圧を前記第2トランジスタのゲート電圧にフィードバックするようになっている表示装置。前記画素回路は、外光の入射する位置に配置された第3トランジスタを有し、前記第3トランジスタに入射する外光の輝度の大きさに応じたリーク電流によって、前記保持容量に電荷がチャージされるようになっている請求項5に記載の表示装置。前記表示パネルは、1または複数画素行ごとに各画素の自発光素子に接続された配線をさらに有し、前記駆動回路は、前記第1トランジスタによって前記保持容量に書き込まれる電圧よりも常に低くなるような電圧を、前記自発光素子が発光している間、前記配線に印加するようになっている請求項5に記載の表示装置。表示装置を備え、前記表示装置は、自発光素子と、前記自発光素子を駆動する画素回路とを画素ごとに有する表示パネルと、前記画素回路を駆動する駆動回路とを有し、前記画素回路は、保持容量と、映像信号に対応する電圧を前記保持容量に書き込む第1トランジスタと、前記保持容量の電圧に基づいて前記自発光素子を駆動する第2トランジスタとを有するとともに、外光の輝度の大きさに応じた電圧を前記第2トランジスタのゲート電圧にフィードバックするようになっている電子機器。しかし、そのようにした場合には、システムが複雑になるだけでなく、製造コストも上昇してしまうという問題があった。本発明はかかる問題点に鑑みてなされたものであり、その目的は、低コストかつ簡易なシステムで、外光輝度に応じて表示輝度を変化させることの可能な表示パネルならびにそれを備えた表示装置および電子機器を提供することにある。本発明による表示パネルは、自発光素子と、自発光素子を駆動する画素回路とを画素ごとに備えたものである。画素回路は、保持容量と、映像信号に対応する電圧を保持容量に書き込む第1トランジスタと、保持容量の電圧に基づいて自発光素子を駆動する第2トランジスタとを有している。この画素回路は、さらに、外光の輝度の大きさに応じた電圧を第2トランジスタのゲート電圧にフィードバックするようになっている。本発明による表示装置は、自発光素子と、自発光素子を駆動する画素回路とを画素ごとに有する表示パネルと、画素回路を駆動する駆動回路とを備えたものである。この表示装置に含まれる表示パネルは、上記の表示パネルと同一の構成要素を有している。本発明による電子機器は、上記の表示装置を備えたものである。本発明による表示パネル、表示装置および電子機器では、外光の輝度の大きさに応じた電圧が第2トランジスタのゲート電圧にフィードバックされる。これにより、同一の映像信号に基づいて画素が駆動されているときに、発光効率の相対的に高い画素と、発光効率の相対的に低い画素との輝度差が小さくなる。本発明において、画素回路は、外光の入射する位置に配置された第3トランジスタを有していてもよい。この場合に、画素回路は、第3トランジスタに入射する外光の輝度の大きさに応じたリーク電流によって、保持容量に電荷をチャージするようになっている。また、画素回路が第3トランジスタを有している場合に、第3トランジスタは、例えば、第2トランジスタのゲート電圧よりも高い電圧が印加される配線と、保持容量との間に挿入されている。このとき、第3トランジスタのゲートは、例えば、第1保持容量に電気的に接続されている。また、本発明において、表示パネルが、1または複数画素行ごとに各画素の自発光素子に接続された配線をさらに備えていてもよい。この場合には、駆動回路が、例えば、第1トランジスタによって保持容量に書き込まれる電圧よりも常に低くなるような電圧を、自発光素子が発光している間、配線に印加するようになっている。本発明による表示パネル、表示装置および電子機器によれば、同一の映像信号に基づいて画素が駆動されているときに、発光効率の相対的に高い画素と、発光効率の相対的に低い画素との輝度差が小さくなるようにしたので、焼き付きを低減することができる。以下、発明を実施するための形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。1.第1の実施の形態外光が照射されるトランジスタが書込トランジスタとは別個に設けられている例表示パネルがボトムエミッション構造となっている例2.第2の実施の形態外光が照射されるトランジスタが書込トランジスタとは別個に設けられている例表示パネルがトップエミッション構造となっている例3.変形例外光が照射されるトランジスタが書込トランジスタである例4.モジュールおよび適用例<1.第1実施の形態>構成図1は、第1の実施の形態に係る表示装置1の全体構成の一例を表したものである。この表示装置1は、表示パネル10と、表示パネル10を駆動する駆動回路20とを備えている。表示パネル10は、複数の表示画素14が2次元配置された表示領域10Aを有している。表示パネル10は、外部から入力された映像信号20Aに基づく画像を、各表示画素14をアクティブマトリクス駆動することにより表示するものである。各表示画素14は、赤色用のサブピクセル13Rと、緑色用のサブピクセル13Gと、青色用のサブピクセル13Bとを含んでいる。なお、以下では、サブピクセル13R,13G,13Bの総称としてサブピクセル13を用いるものとする。図2は、サブピクセル13の回路構成の一例を表したものである。サブピクセル13は、図2に示したように、有機EL素子11と、有機EL素子11を駆動する画素回路12とを有している。有機EL素子11は、特許請求の範囲の自発光素子の一具体例に相当する。なお、サブピクセル13Rには、有機EL素子11として、赤色光を発する有機EL素子11Rが設けられている。同様に、サブピクセル13Gには、有機EL素子11として、緑色光を発する有機EL素子11Gが設けられている。サブピクセル13Bには、有機EL素子11として、青色光を発する有機EL素子11Bが設けられている。画素回路12は、例えば、書込トランジスタTwsと、駆動トランジスタTdrと、輝度補正用のトランジスタTr1と、保持容量Csとを含んで構成されたものであり、3Tr1Cの回路構成となっている。なお、画素回路12は、3Tr1Cの回路構成に限られるものではなく、互いに直列接続された2つの書込トランジスタTwsを有していてもよいし、上記以外のトランジスタや、容量を有していてもよい。書込トランジスタTwsは、映像信号に対応する電圧を保持容量Csに書き込むトランジスタである。駆動トランジスタTdrは、書込トランジスタTwsによって書き込まれた保持容量Csの電圧に基づいて有機EL素子11を駆動するトランジスタである。トランジスタTr1は、外光輝度の大きさに応じた電圧を駆動トランジスタTdrのゲート電圧にフィードバックするものである。トランジスタTws,Tdr,Tr1は、例えば、nチャネルMOS型の薄膜トランジスタTFTThinFilmTransistorにより構成されている。なお、トランジスタTws,Tdr,Tr1は、pチャネルMOS型のTFTにより構成されていてもよい。なお、本実施の形態の書込トランジスタTwsが特許請求の範囲の第1トランジスタの一具体例に相当し、本実施の形態の駆動トランジスタTdrが特許請求の範囲の第2トランジスタの一具体例に相当する。また、本実施の形態のトランジスタTr1が特許請求の範囲の第3トランジスタの一具体例に相当する。また、本実施の形態の保持容量Csが特許請求の範囲の保持容量の一具体例に相当する。駆動回路20は、タイミング生成回路21、映像信号処理回路22、データ線駆動回路23、ゲート線駆動回路24およびドレイン線駆動回路25を有している。表示パネル10は、データ線駆動回路23の出力に接続されたデータ線DTLと、ゲート線駆動回路24の出力に接続されたゲート線WSLと、ドレイン線駆動回路25の出力に接続されたドレイン線DSLとを有している。表示パネル10は、さらに、書込トランジスタTwsのゲート電圧よりも高い電圧Vddを出力する電源図示せずに接続された電源線VDDLと、有機EL素子11のカソードに接続されたカソード線CTLとを有している。カソード線CTLは、基準電位が印加される配線であり、例えば、各サブピクセル13の有機EL素子11のカソードに接続された共通配線となっている。カソード線CTLは、例えば、グラウンドに接続されるようになっており、グラウンドに接続されたときにグラウンド電圧となる。タイミング生成回路21は、例えば、データ線駆動回路23、ゲート線駆動回路24およびドレイン線駆動回路25が連動して動作するように制御するものである。タイミング生成回路21は、例えば、外部から入力された同期信号20Bに応じて同期して、これらの回路に対して制御信号21Aを出力するようになっている。映像信号処理回路22は、例えば、外部から入力されたデジタルの映像信号20Aを補正すると共に、補正した後の映像信号をアナログに変換して信号電圧22Bをデータ線駆動回路23に出力するものである。データ線駆動回路23は、制御信号21Aの入力に応じて同期して、映像信号処理回路22から入力されたアナログの信号電圧22Bを、各データ線DTLを介して、選択対象の表示画素14またはサブピクセル13に書き込むものである。データ線駆動回路23は、例えば、信号電圧22Bと、映像信号とは無関係の一定電圧とを出力することが可能となっている。ゲート線駆動回路24は、制御信号21Aの入力に応じて同期して、複数のゲート線WSLに選択パルスを順次印加して、複数の表示画素14またはサブピクセル13をゲート線WSL単位で順次選択するものである。ゲート線駆動回路24は、例えば、書込トランジスタTwsをオンさせるときに印加する電圧と、書込トランジスタTwsをオフさせるときに印加する電圧とを出力することが可能となっている。ドレイン線駆動回路25は、制御信号21Aの入力に応じて同期して、所定の電圧を、各ドレイン線DSLを介して、各画素回路12の駆動トランジスタTdrのドレインに出力するようになっている。ドレイン線駆動回路25は、例えば、有機EL素子11を発光させるときに印加する電圧と、有機EL素子11を消光させるときに印加する電圧とを出力することが可能となっている。次に、図2、図3を参照して、各構成要素の接続関係および配置について説明する。なお、図3は、サブピクセル13のレイアウトの一例を表したものである。ゲート線WSLは、行方向に延在して形成されており、コンタクト37Aを介して、書込トランジスタTwsのゲート31Aに接続されている。ドレイン線DSLも行方向に延在して形成されており、コンタクト37Bを介して、駆動トランジスタTdrのドレイン32Cに接続されている。データ線DTLは列方向に延在して形成されており、コンタクト37Cを介して、書込トランジスタTwsのドレイン31Cに接続されている。電源線VDDLは、コンタクト37Eを介して、トランジスタTr1のドレイン36Cに接続されている。書込トランジスタTwsのソース31Bは駆動トランジスタTdrのゲート32Aと、保持容量Csの一端端子33Aに接続されている。駆動トランジスタTdrのソース32Bと保持容量Csの他端端子33Bとが、コンタクト37Dを介して、有機EL素子11のアノード35Aに接続されている。有機EL素子11の有機層35Cはアノード35A上に配置されている。有機EL素子11のカソード35Bは、有機層35C上に配置されており、かつ、カソード線CTLに接続されている。トランジスタTr1のゲート36Aは、コンタクト37Fを介して、トランジスタTr1のソース36Bに接続されている。さらに、トランジスタTr1のゲート36Aは、駆動トランジスタTdrのゲート32Aと、保持容量Csの一端33Aとに接続されている。次に、表示パネル10におけるトランジスタTr1およびその近傍の断面構成について説明する。図4は、図3のサブピクセル13のA-A矢視方向の断面構成の一例を表したものである。表示パネル10は、例えば、図4に示したように、トランジスタTr1およびその近傍において、基板41上に、トランジスタTr1、駆動トランジスタTdr、保持容量Csを有している。なお、図4には、トランジスタTr1のうちゲート36Aおよびチャネル層36Dだけが記載されている。また、図4には、駆動トランジスタTdrのうちゲート32Aおよびチャネル層32Dだけが記載されている。表示パネル10は、例えば、図4に示したように、トランジスタTr1およびその近傍において、トランジスタTr1等の上に、絶縁膜43、絶縁膜44、絶縁膜45、絶縁膜46および基板47を基板41側からこの順に有している。絶縁層43は開口43Aを有しており、開口43Aにコンタクト37Cが設けられている。絶縁層44も開口44Aを有しており、開口44Aにコンタクト37Dと、コンタクト37Dに接するアノード電極35Aが設けられている。基板41,47は、例えば、ガラス基板,シリコンSi基板あるいは樹脂基板などからなる。アノード電極35Aは、絶縁層44の平坦面にならった平坦な膜となっている。アノード電極35Aは、可視光に対して透明な導電性材料、例えばITOIndiumTinOxide;酸化インジウムスズによって構成されている。カソード電極35Bは、少なくとも有機層35Cの上面に接して形成されており、例えば、絶縁層43を含む表面全体に形成された共通電極として機能する。図4には図示されていないが、有機層35Cは、例えば、アノード電極35A側から順に、正孔注入効率を高める正孔注入層と、発光層への正孔輸送効率を高める正孔輸送層と、電子と正孔との再結合による発光を生じさせる発光層と、発光層への電子輸送効率を高める電子輸送層とを有している。カソード電極35Bは、金属材料で構成されており、反射ミラーとして機能する。これにより、有機EL素子11の有機層35Cから発せられた光は、アノード電極35A、絶縁層44,43および基板41を介して外部に出力されるようになっている。従って、基板41の裏面トランジスタTr1とは反対側の面が映像表示面Sとなっており、表示パネル10は、ボトムエミッション構造となっている。ところで、本実施の形態では、例えば、図4に示したように、トランジスタTr1が映像表示面Sに近接して配置されており、しかも、外光がトランジスタTr1に直接入射するのを遮る構造が設けられていない。つまり、トランジスタTr1は、外光が直接入射する位置に配置されている。一方、図示しないが、書込トランジスタTwsに外光が入射するのを遮る構造が設けられている。つまり、書込トランジスタTwsは、外光が直接入射しない位置に配置されている。[動作]次に、本実施の形態の表示装置1の動作の一例について説明する。この表示装置1では、映像信号20Aに対応する信号電圧22Bがデータ線駆動回路23によって各データ線DTLに印加されると共に、制御信号21Aに応じた選択パルスがゲート線駆動回路24およびドレイン線駆動回路25によって複数のゲート線WSLおよびドレイン線DSLに順次印加される。実際には、以下に説明する動作を経て映像が表示される。なお、トランジスタTr1のドレイン36Cが、トランジスタTr1のゲート36Aの電圧よりも高い電圧Vddが印加されており、トランジスタTr1は常に逆バイアス状態となっている。そのため、トランジスタTr1は、外光が入射していない状態では、常にオフしており、トランジスタTr1には電流が流れない。従って、外光が入射していない時は、トランジスタTr1が設けられていない一般的な2Tr1Cの画素回路における動作と同様の動作となる。以下は、トランジスタTr1に外光が入射していない時の動作についての説明である。図5は、ある画素回路12に印加される電圧波形の一例と、駆動トランジスタTdrのゲート電圧Vgおよびソース電圧Vsの変化の一例とを表したものである。図5Aにはデータ線DTLに、信号電圧Vsigと、オフセット電圧Vofsが印加されている様子が示されている。図5Bにはゲート線WSLに、書込トランジスタTwsをオンする電圧Vonと、書込トランジスタTwsをオフする電圧Voffが印加されている様子が示されている。図5Cにはドレイン線DSLに、電圧Vccと、電圧Viniが印加されている様子が示されている。さらに、図5D,Eには、ドレイン線DSL、データ線DTLおよびゲート線WSLへの電圧印加に応じて、駆動トランジスタTdrのゲート電圧Vgおよびソース電圧Vsが時々刻々変化している様子が示されている。閾値補正準備期間まず、閾値補正の準備を行う。具体的には、ゲート線WSLの電圧がVoffとなっており、ドレイン線DSLの電圧がVccとなっている時つまり有機EL素子11が発光している時に、ドレイン線駆動回路25がドレイン線DSLの電圧をVccからViniに下げるT1。すると、ソース電圧VsがViniとなり、有機EL素子11が消光する。その後、データ線DTLの電圧がVofsとなっている時にゲート線駆動回路24がゲート線WSLの電圧をVoffからVonに上げ、駆動トランジスタTdrのゲートをVofsとする。最初の閾値補正期間次に、閾値の補正を行う。具体的には、書込トランジスタTwsがオンしており、データ線DTLの電圧がVofsとなっている間に、ドレイン線駆動回路25がドレイン線DSLの電圧をViniからVccに上げるT2。すると、駆動トランジスタTdrのドレイン-ソース間に電流Idsが流れ、ソース電圧Vsが上昇する。その後、データ線駆動回路23がデータ線DTLの電圧をVofsからVsigに切り替える前に、ゲート線駆動回路24がゲート線WSLの電圧をVonからVoffに下げるT3。すると、駆動トランジスタTdrのゲートがフローティングとなり、閾値の補正が休止する。最初の閾値補正休止期間閾値補正が休止している期間中は、例えば、先の閾値補正を行った行画素とは異なる他の行画素において、データ線DTLの電圧のサンプリングが行われる。なお、このとき、先の閾値補正を行った行画素において、ソース電圧VsがVofs-VthVthは駆動トランジスタTdrの閾値電圧よりも低いので、閾値補正休止期間中にも、先の閾値補正を行った行画素において、駆動トランジスタTdrのドレイン-ソース間に電流Idsが流れ、ソース電圧Vsが上昇し、保持容量Csを介したカップリングによりゲート電圧Vgも上昇する。2回目の閾値補正期間次に、閾値補正を再び行う。具体的には、データ線DTLの電圧がVofsとなっており、閾値補正が可能となっている時に、ゲート線駆動回路24がゲート線WSLの電圧をVoffからVonに上げ、駆動トランジスタTdrのゲート電圧をVofsにするT4。このとき、ソース電圧VsがVofs-Vthよりも低い場合閾値補正がまだ完了していない場合には、駆動トランジスタTdrがカットオフするまでゲート-ソース間電圧VgsがVthになるまで、駆動トランジスタTdrのドレイン-ソース間に電流Idsが流れる。その後、データ線駆動回路23がデータ線DTLの電圧をVofsからVsigに切り替える前に、ゲート線駆動回路24がゲート線WSLの電圧をVonからVoffに下げるT5。すると、駆動トランジスタTdrのゲートがフローティングとなるので、ゲート-ソース間電圧Vgsをデータ線DTLの電圧の大きさに拘わらず一定に維持することができる。なお、この閾値補正期間において、保持容量CsがVthに充電され、ゲート-ソース間電圧VgsがVthとなった場合には、駆動回路20は、閾値補正を終了する。しかし、ゲート-ソース間電圧VgsがVthにまで到達しない場合には、駆動回路20は、ゲート-ソース間電圧VgsがVthに到達するまで、閾値補正と、閾値補正休止とを繰り返し実行する。書き込み移動度補正期間閾値補正休止期間が終了した後、書き込みと移動度補正を行う。具体的には、データ線DTLの電圧がVsigとなっている間に、ゲート線駆動回路24がゲート線WSLの電圧をVoffからVonに上げT6、駆動トランジスタTdrのゲートをデータ線DTLに接続する。すると、駆動トランジスタTdrのゲート電圧Vgがデータ線DTLの電圧Vsigとなる。このとき、有機EL素子11のアノード電圧はこの段階ではまだ有機EL素子11の閾値電圧Velよりも小さく、有機EL素子11はカットオフしている。そのため、電流Idsは有機EL素子11の素子容量図示せずに流れ、素子容量が充電されるので、ソース電圧VsがΔVだけ上昇し、やがてゲート-ソース間電圧VgsがVsigVth-ΔVとなる。このようにして、書き込みと同時に移動度補正が行われる。ここで、駆動トランジスタTdrの移動度が大きい程、ΔVも大きくなるので、ゲート-ソース間電圧Vgsを発光前にΔVだけ小さくすることにより、サブピクセル13ごとの移動度のばらつきを取り除くことができる。ブートストラップ期間最後に、ゲート線駆動回路24がゲート線WSLの電圧をVonからVoffに下げるT7。すると、駆動トランジスタTdrのゲートがフローティングとなり、駆動トランジスタTdrのドレイン-ソース間に電流Idsが流れ、ソース電圧Vsが上昇する。その結果、有機EL素子11に閾値電圧Vel以上の電圧が印加され、有機EL素子11が所望の輝度で発光を開始する。このように、本実施の形態の表示装置1では、各サブピクセル13において画素回路12がオンオフ制御され、各サブピクセル13の有機EL素子11に駆動電流が注入されることにより、正孔と電子とが再結合して発光が起こり、その光が外部に取り出される。その結果、表示パネル10の表示領域10Aにおいて画像が表示される。[効果]次に、本実施の形態の表示装置1の効果について説明する。本実施の形態では、表示パネル10がボトムエミッション構造となっており、かつトランジスタTr1が、映像表示面Sから入射した外光が直接入射する位置に配置されている。そのため、トランジスタTr1の特性は外光によって変化する。一般的に、トランジスタは、光を受光すると、図6のように特性が変化し、オフ領域のリーク電流が光の強度に応じて増加する特性をもつ。これを画素回路12にあてはめて考えてみる。まず、トランジスタTr1に、外光が入射すると、図2に示したように、トランジスタTr1において電流リークが生じ、電源線VDDLから保持容量Csに向かってリーク電流ILが流れ、保持容量Csに電荷がチャージされる。そのため、例えば、図5D,Eに示したように、駆動トランジスタTdrのゲート-ソース間電圧Vgsが上昇して、電流が増大する。その結果、有機EL素子11の発光輝度も増大する。なお、図5D,Eでは、通常のゲート-ソース間電圧がVgs0となっているときに、本実施の形態では、ゲート-ソース間電圧がVgs0よりも大きなVgs1となっていることが示されている。電源線VDDLからのリーク電流は光の強度に依存する。そのため、図7に示したように、リーク電流によって保持容量Csを充電するスピードも輝度に応じて変化する。したがって、外光輝度が高い場合は保持容量Csを充電するスピードが速いので、有機EL素子11の発光輝度の上昇も大きくなる。一方、外光輝度が低い場合は保持容量Csを充電するスピードが遅いので、輝度の上昇は小さい。このように、信号電圧を変化させたり、特殊な回路を設けたりすることなく、外光輝度に応じて有機EL素子11の発光輝度を自動的に変えることができる。従って、低コストかつ簡易なシステムで、外光輝度に応じて表示輝度を変化させることができる。<2.第2の実施の形態>構成次に、第2の実施形態に係る表示装置について説明する。本実施の形態の表示装置は、表示パネル10としてトップエミッション構造のものを備えている点で、上記実施の形態の表示装置1の構成と主に相違する。そこで、以下では、上記実施の形態との相違点について主に説明し、上記実施の形態との共通点についての説明を適宜、省略するものとする。図8は、本実施の形態におけるサブピクセル13のレイアウトの一例を表したものである。図9は、図8のサブピクセル13のA-A矢視方向の断面構成の一例を表したものである。本実施の形態では、有機EL素子11のアノード電極35Aおよび有機層35Cがサブピクセル13の上面に広く形成されている。アノード電極35Aは、トランジスタTr1の直上に開口Hを有している。アノード電極35Aは、金属材料で構成されており、反射ミラーとして機能する。有機層35Cは、トランジスタTr1の直上を含むサブピクセル13の上面に広く形成されており、トランジスタTr1の直上には、開口Hおよび有機層35Cが見えている。カソード電極35Bは、可視光に対して透明な導電性材料、例えばITOによって構成されている。つまり、トランジスタTr1は、開口Hと対向する領域に配置されており、外光が、開口H、有機層35Cおよびカソード電極35B介して入射する位置に配置されている。従って、表示パネル10は、絶縁層44、有機層35C、カソード電極35B、絶縁層46および基板47を介して外光がトランジスタTr1に入射するようになっている。[効果]次に、本実施の形態の表示装置の効果について説明する。本実施の形態では、表示パネル10がトップエミッション構造となっており、かつトランジスタTr1が、外光が直接入射する位置に配置されている。そのため、トランジスタTr1の特性は外光によって変化する。本実施の形態では、上記第1の実施の形態と同様、トランジスタTr1に、外光が入射すると、図2に示したように、トランジスタTr1において電流リークが生じ、電源線VDDLから保持容量Csに向かってリーク電流ILが流れ、保持容量Csに電荷がチャージされる。そのため、例えば、図5D,Eに示したように、駆動トランジスタTdrのゲート-ソース間電圧Vgsが上昇して、電流が増大する。その結果、有機EL素子11の発光輝度も増大する。電源線VDDLからのリーク電流は光の強度に依存する。そのため、図7に示したように、リーク電流によって保持容量Csを充電するスピードも輝度に応じて変化する。したがって、外光輝度が高い場合は保持容量Csを充電するスピードが速いので、有機EL素子11の発光輝度の上昇も大きくなる。一方、外光輝度が低い場合は保持容量Csを充電するスピードが遅いので、輝度の上昇は小さい。このように、信号電圧を変化させたり、特殊な回路を設けたりすることなく、外光輝度に応じて有機EL素子11の発光輝度を自動的に変えることができる。従って、低コストかつ簡易なシステムで、外光輝度に応じて表示輝度を変化させることができる。<3.変形例>[構成]上記各実施の形態では、各サブピクセル13は、トランジスタTr1を備えていたが、例えば、図10に示したように、省略することも可能である。そのようにした場合には、まず、カソード線CTLが、行方向ドレイン線DSLの延在方向に延在しており、行方向に配列された複数の有機EL素子11で共有された帯状電極となっていることが必要である。複数のカソード線CTLは、互いに並列に配置されており、1または複数画素行ごとに各サブピクセル13の有機EL素子11のカソードに接続された共通配線となっている。本変形例では、各カソード線CTLは、グラウンドではなく、駆動回路20に接続されている。次に、表示パネル10がボトムエミッション構造となっている場合には、例えば、図11、図12に示したように、書込トランジスタTwsが映像表示面Sに近接して配置されており、しかも、外光が書込トランジスタTwsに直接入射するのを遮る構造が設けられていない。つまり、書込トランジスタTwsは、外光が直接入射する位置に配置されている。また、表示パネル10がボトムエミッション構造となっている場合には、例えば、図13、図14に示したように、アノード電極35Aは、書込トランジスタTwsの直上に開口Hを有している。有機層35Cは、書込トランジスタTwsの直上を含むサブピクセル13の上面に広く形成されており、書込トランジスタTwsの直上には、開口Hおよび有機層35Cが見えている。つまり、書込トランジスタTwsは、開口Hと対向する領域に配置されており、外光が、開口H、有機層35Cおよびをカソード電極35B介して入射する位置に配置されている。さらに、表示パネル10がいずれの構造となっている場合においても、駆動回路20は、制御信号21Aの入力に応じて同期して、複数のカソード線CTLに選択パルスを順次印加するようになっていることが必要である。駆動回路20は、制御信号21Aの入力に応じて同期して、複数のカソード線CTLに選択パルスを順次印加して、複数の表示画素14またはサブピクセル13をカソード線CTL単位で順次選択するようになっている。駆動回路20は、例えば、図15に示したように、有機EL素子11を発光させるときに印加する電圧Vaと、有機EL素子11を消光させるときに印加する電圧Vb>電圧Vaとを出力することが可能となっている。駆動回路20は、例えば、図15に示したように、有機EL素子11が発光している間、電圧Vaをカソード線CTLに印加するようになっており、有機EL素子11が消光している間、電圧Vbをカソード線CTLに印加するようになっている。ここで、電圧Vaは、書込トランジスタTwsによって保持容量Csに書き込まれる電圧つまりデータ線DTLの電圧よりも常に低くなるような電圧である。本変形例では、駆動トランジスタTdrのゲート電圧Vgがデータ線DTLの電圧よりも常に低くなるような電圧が、有機EL素子11が発光している間、カソード線CTLに印加される。これにより、有機EL素子11が発光している間に、外光が書込トランジスタTwsに入射して、書込トランジスタTwsのオフ電流が大きくなると、電荷が書込トランジスタTwsを介してデータ線DTLから保持容量Csに充電される。その結果、上記各実施の形態と同様に、信号電圧を変化させたり、特殊な回路を設けたりすることなく、外光輝度に応じて有機EL素子11の発光輝度を自動的に変えることができる。従って、低コストかつ簡易なシステムで、外光輝度に応じて表示輝度を変化させることができる。<4.モジュールおよび適用例>以下、上記第1および第2の実施の形態およびそれらの変形例で説明した表示装置1の適用例について説明する。表示装置1は、テレビジョン装置、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなど、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。[モジュール]表示装置1は、例えば、図16に示したようなモジュールとして、後述する適用例1~5などの種々の電子機器に組み込まれる。このモジュールは、例えば、基板3の一辺に、表示パネル10を封止する部材図示せずから露出した領域210を設け、この露出した領域210に、タイミング生成回路21、映像信号処理回路22、データ線駆動回路23、ゲート線駆動回路24およびドレイン線駆動回路25の配線を延長して外部接続端子図示せずを形成したものである。外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板FPC;FlexiblePrintedCircuit220が設けられていてもよい。[適用例1]図17は、表示装置1が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル310およびフィルターガラス320を含む映像表示画面部300を有しており、この映像表示画面部300は、表示装置1により構成されている。[適用例2]図18は、表示装置1が適用されるデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部410、表示部420、メニュースイッチ430およびシャッターボタン440を有しており、その表示部420は、表示装置1により構成されている。[適用例3]図19は、表示装置1が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体510,文字等の入力操作のためのキーボード520および画像を表示する表示部530を有しており、その表示部530は、表示装置1により構成されている。[適用例4]図20は、表示装置1が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部610,この本体部610の前方側面に設けられた被写体撮影用のレンズ620,撮影時のスタート/ストップスイッチ630および表示部640を有しており、その表示部640は、表示装置1により構成されている。[適用例5]図21は、表示装置1が適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体710と下側筐体720とを連結部ヒンジ部730で連結したものであり、ディスプレイ740,サブディスプレイ750,ピクチャーライト760およびカメラ770を有している。そのディスプレイ740またはサブディスプレイ750は、表示装置1により構成されている。以上、上記各実施の形態および適用例を挙げて本発明を説明したが、本発明はそれらに限定されるものではなく、種々変形が可能である。例えば、上記実施の形態等では、表示装置がアクティブマトリクス型である場合について説明したが、アクティブマトリクス駆動のための画素回路12の構成は上記実施の形態等で説明したものに限られない。従って、必要に応じて容量素子やトランジスタを画素回路12に追加することが可能である。その場合、画素回路12の変更に応じて、上述したタイミング生成回路21、映像信号処理回路22、データ線駆動回路23、ゲート線駆動回路24およびドレイン線駆動回路25のほかに、必要な駆動回路を追加してもよい。また、上記実施の形態等では、データ線駆動回路23、ゲート線駆動回路24およびドレイン線駆動回路25の駆動をタイミング生成回路21および映像信号処理回路22が制御していたが、他の回路がこれらの駆動を制御するようにしてもよい。また、データ線駆動回路23、ゲート線駆動回路24およびドレイン線駆動回路25の制御は、ハードウェア回路で行われていてもよいし、ソフトウェアプログラムで行われていてもよい。また、上記実施の形態等では、書込トランジスタTwsのソースおよびドレインや、駆動トランジスタTdrのソースおよびドレインが固定されたものとして説明されていたが、いうまでもなく、電流の流れる向きによっては、ソースとドレインの対向関係が上記の説明とは逆になることがある。また、上記実施の形態等では、書込トランジスタTwsおよび駆動トランジスタTdrがnチャネルMOS型のTFTにより形成されているものとして説明されていたが、書込トランジスタTwsおよび駆動トランジスタTdrの少なくとも一方がpチャネルMOS型のTFTにより形成されていてもよい。なお、駆動トランジスタTdrがpチャネルMOS型のTFTにより形成されている場合には、上記実施の形態等において、有機EL素子11のアノード35Aがカソードとなり、有機EL素子11のカソード35Bがアノードとなる。また、上記実施の形態等において、書込トランジスタTwsおよび駆動トランジスタTdrは、常に、アモルファスシリコン型のTFTやマイクロシリコン型のTFTである必要はなく、例えば、低温ポリシリコン型のTFTであってもよい。"