"化合物半導体層と、開口を有し、前記化合物半導体層上を覆う保護膜と、前記開口を埋め込み、前記化合物半導体層上に乗り上げる形状の電極とを含み、前記保護膜は、酸素非含有の下層絶縁膜と、酸素含有の上層絶縁膜との積層構造を有しており、前記開口は、前記下層絶縁膜に形成された第1の開口と、前記上層絶縁膜に形成された前記第1の開口よりも幅広の第2の開口とが連通してなることを特徴とする化合物半導体装置。前記上層絶縁膜と前記電極との間に、両者が反応してなる酸化膜が形成されていることを特徴とする請求項1に記載の化合物半導体装置。前記酸化膜は、NiO又はCuOであることを特徴とする請求項2に記載の化合物半導体装置。前記上層絶縁膜は、SiON,SiO2,Al2O3から選ばれた少なくとも1種であることを特徴とする請求項1~3のいずれか1項に記載の化合物半導体装置。前記上層絶縁膜は、NiOを含むことを特徴とする請求項1に記載の化合物半導体装置。前記上層絶縁膜は、前記電極の下部周辺のみに設けられていることを特徴とする請求項1~5のいずれか1項に記載の化合物半導体装置。前記上層絶縁膜は、前記電極の片側のみに設けられていることを特徴とする請求項1~6のいずれか1項に記載の化合物半導体装置。化合物半導体層上を覆うように、酸素非含有の下層絶縁膜と酸素含有の上層絶縁膜との積層構造を有する保護膜を形成する工程と、前記下層絶縁膜に第1の開口を、前記上層絶縁膜に前記第1の開口よりも幅広の第2の開口を、前記第1の開口と前記第2の開口とが連通するように形成する工程と、前記開口を埋め込み、前記化合物半導体層上に乗り上げる形状に電極を形成する工程とを含むことを特徴とする化合物半導体装置の製造方法。前記上層絶縁膜と前記電極との間に、両者が反応してなる酸化膜が形成されることを特徴とする請求項8に記載の化合物半導体装置の製造方法。前記上層絶縁膜は、NiOを含むことを特徴とする請求項8に記載の化合物半導体装置の製造方法。AlGaN/GaNHEMT等の高出力高周波用の窒化物半導体装置では、高電圧下で動作させる際の問題点の1つとして、電流コラプス現象が挙げられる。この電流コラプスは、高電圧印加によりオン抵抗が増大する現象のことを指し、電子が半導体結晶中や半導体絶縁膜界面等にトラップされ、その領域の2DEG濃度が減少することにより起こるとされている。電流コラプス現象を抑制するための1つの手法として、フィールドプレート構造が広く知られている。例えば、ゲート電極をいわゆるオーバーハング形状に形成することにより、電流コラプス現象の抑制に効果があることが知られている。しかしながら、上記のフィールドプレート構造のみでは充分に電流コラプス現象を抑制することは難しく、特に高電圧動作時に顕著に電流コラプスが起きてしまう問題点があり、更なる電流コラプス抑制手法が望まれている。本発明は、上記の課題に鑑みてなされたものであり、高電圧動作時においても電流コラプス現象を十分に抑制し、高耐圧及び高出力を実現する信頼性の高い化合物半導体装置及びその製造方法を提供することを目的とする。化合物半導体装置の一態様は、化合物半導体層と、開口を有し、前記化合物半導体層上を覆う保護膜と、前記開口を埋め込み、前記化合物半導体層上に乗り上げる形状の電極とを含み、前記保護膜は、酸素非含有の下層絶縁膜と、酸素含有の上層絶縁膜との積層構造を有しており、前記開口は、前記下層絶縁膜に形成された第1の開口と、前記上層絶縁膜に形成された前記第1の開口よりも幅広の第2の開口とが連通してなる。化合物半導体装置の製造方法の一態様は、化合物半導体層上を覆うように、酸素非含有の下層絶縁膜と酸素含有の上層絶縁膜との積層構造を有する保護膜を形成する工程と、前記下層絶縁膜に第1の開口を、前記上層絶縁膜に前記第1の開口よりも幅広の第2の開口を、前記第1の開口と前記第2の開口とが連通するように形成する工程と、前記開口を埋め込み、前記化合物半導体層上に乗り上げる形状に電極を形成する工程とを含む。上記の諸態様によれば、高電圧動作時においても電流コラプス現象を十分に抑制し、高耐圧及び高出力を実現する信頼性の高い化合物半導体装置が得られる。以下、諸実施形態について図面を参照して詳細に説明する。以下の諸実施形態では、化合物半導体装置の構成について、その製造方法と共に説明する。なお、以下の図面において、図示の便宜上、相対的に正確な大きさ及び厚みに示していない構成部材がある。第1の実施形態本実施形態では、化合物半導体装置としてショットキー型のAlGaN/GaNHEMTを開示する。図1及び図2は、第1の実施形態によるAlGaN/GaNHEMTの製造方法を工程順に示す概略断面図である。先ず、図1aに示すように、成長用基板として例えば半絶縁性のSiC基板1上に、化合物半導体の積層構造である化合物半導体層2を形成する。成長用基板としては、SiC基板の代わりに、Si基板、サファイア基板、GaAs基板、GaN基板等を用いても良い。また、基板の導電性としては、半絶縁性、導電性を問わない。化合物半導体層2は、バッファ層2a、電子走行層2b、中間層2c、及び電子供給層2dを有して構成される。完成したAlGaN/GaNHEMTでは、その動作時において、電子走行層2bの電子供給層2d正確には中間層2cとの界面近傍に2次元電子ガス2DEGが発生する。この2DEGは、電子走行層2b及び電子供給層2dの自発分極と相俟って、電子走行層2bの化合物半導体ここではGaNと電子供給層2dの化合物半導体ここではAlGaNとの格子定数の相違に起因した歪みによるピエゾ分極に基づいて生成される。詳細には、SiC基板1上に、例えば有機金属気相成長MOVPE:MetalOrganicVaporPhaseEpitaxy法により、以下の各化合物半導体を成長する。MOVPE法の代わりに、分子線エピタキシーMBE:MolecularBeamEpitaxy法等を用いても良い。SiC基板1上に、バッファ層2a、電子走行層2b、中間層2c、及び電子供給層2dとなる各化合物半導体を順次成長する。バッファ層2aは、Si基板1上に、AlNを0.1μm程度の厚みに成長することで形成される。電子走行層2bは、iインテンショナリアンドープ-GaNを1μm程度~3μm程度の厚みに成長することで形成される。中間層2cは、i-AlGaNを5nm程度の厚みに成長することで形成される。電子供給層2dは、n-AlGaNを30nm程度の厚みに成長することで形成される。中間層2cは形成しない場合もある。電子供給層は、i-AlGaNを形成するようにしても良い。GaNの成長には、原料ガスとしてGa源であるトリメチルガリウムTMGaガス及びアンモニアNH3ガスの混合ガスを用いる。AlGaNの成長には、原料ガスとしてTMAlガス、TMGaガス及びNH3ガスの混合ガスを用いる。成長する化合物半導体層に応じて、TMAlガス、TMGaガスの供給の有無及び流量を適宜設定する。共通原料であるNH3ガスの流量は、100sccm~10slm程度とする。また、成長圧力は50Torr~300Torr程度、成長温度は1000°C~1200°C程度とする。AlGaNをn型として成長する際、即ち電子供給層2dn-AlGaNの形成には、n型不純物をAlGaNの原料ガスに添加する。ここでは、例えばSiを含む例えばシランSiH4ガスを所定の流量で原料ガスに添加し、AlGaNにSiをドーピングする。Siのドーピング濃度は、1×1018/cm3程度~1×1020/cm3程度、例えば2×1018/cm3程度とする。続いて、素子分離構造を形成する。詳細には、化合物半導体層2の素子分離領域に例えばアルゴンArを注入する。これにより、化合物半導体層2及びSiC基板1の表層部分に素子分離構造が形成される。素子分離構造により、化合物半導体層2上で活性領域が画定される。なお、素子分離は、上記の注入法の代わりに、例えばSTIShallowTrenchIsolation法を用いて行っても良い。続いて、図1bに示すように、ソース電極3及びドレイン電極4を形成する。電極材料として例えばTa/Al下層がTa、上層がAlを用いる。電極形成には、蒸着法及びリフトオフ法に適した例えば庇構造2層レジストを用いる。このレジストを化合物半導体層2上に塗布し、ソース電極及びドレイン電極の各形成予定位置を開口するレジストマスクを形成する。このレジストマスクを用いて、例えば蒸着法により、Ta/Alを堆積する。Taの厚みは20nm程度、Alの厚みは200nm程度とする。リフトオフ法により、庇構造のレジストマスク及びその上に堆積したTa/Alを除去する。その後、SiC基板1を、例えば窒素雰囲気中において400°C~1000°C、例えば550°C程度で熱処理し、残存したTa/Alを電子供給層2dとオーミックコンタクトさせる。以上により、Ta/Alからなるソース電極3及びドレイン電極4が形成される。続いて、図1cに示すように、化合物半導体層2の表面を保護するパッシベーション膜を形成する。パッシベーション膜は、酸素を含有しない酸素非含有の下層絶縁膜、ここではSiNSi3N4膜5と、酸素を含有する酸素含有の上層絶縁膜、ここではSiON膜6との積層構造とされる。詳細には、化合物半導体層2の全面にSiNを、プラズマCVD法又はスパッタ法等により例えば2nm程度~200nm、例えば20nm程度の厚みに堆積し、SiN膜5を形成する。引き続き、SiN膜5上にSiONを、プラズマCVD法又はスパッタ法等により例えば2nm程度~200nm、例えば20nm程度の厚みに堆積し、SiON膜6を形成する。以上により、SiN膜5及びSiON膜6が積層されてなるパッシベーション膜が形成される。続いて、図2aに示すように、SiON膜6に開口6aを形成する。詳細には、SiON膜6の全面にレジストを塗布し、リソグラフィーによりレジストを加工する。これにより、SiON膜6のゲート電極の形成予定位置を露出する開口を有するレジストマスクが形成される。このレジストマスクを用いて、SiON膜6を例えばフッ素系ガスをエッチングガスとして用いてドライエッチングする。このとき、SiON膜6と共にSiN膜5の表層を若干エッチングしても構わない。これにより、SiON膜6のゲート電極の形成予定位置に開口6aが形成される。レジストマスクは、アッシング処理又は所定の薬液を用いたウェット処理により除去される。続いて、図2bに示すように、SiN膜5に開口5aを形成する。詳細には、開口6aから露出するSiN膜5上を含むSiON膜6の全面にレジストを塗布し、リソグラフィーによりレジストを加工する。これにより、開口6a内におけるSiN膜5のゲート電極の形成予定位置を露出する開口を有するレジストマスクが形成される。このレジストマスクを用いて、SiN膜5を例えばフッ素系ガスをエッチングガスとして用いてドライエッチングする。これにより、SiN膜5のゲート電極の形成予定位置に開口5aが形成される。SiON膜6の開口6aは、SiN膜5の開口5aよりも幅広となる。開口5a,6aが連通し、ゲート電極を形成するための開口が形成される。レジストマスクは、アッシング処理又は所定の薬液を用いたウェット処理により除去される。続いて、図2cに示すように、ゲート電極7を形成する。電極材料として例えばNi/Au下層がNi、上層がAuを用いる。電極形成には、蒸着法及びリフトオフ法に適した例えば庇構造2層レジストを用いる。このレジストを開口5a,6a内を含むSiON膜6上に塗布し、開口5a,6aを含むゲート電極の形成予定位置を開口するレジストマスクを形成する。このレジストマスクを用いて、例えば蒸着法により、Ni/Auを堆積する。Niの厚みは30nm程度、Auの厚みは400nm程度とする。リフトオフ法により、庇構造のレジストマスク及びその上に堆積したNi/Auを除去する。これにより、開口5a,6a内をゲートメタルで埋め込み化合物半導体層2の表面とショットキー接触する、ゲート電極7が形成される。ゲート電極7は、開口5a,6a内を埋め込みSiON膜6上に乗り上げるNiと、Ni上に堆積したAuとから、いわゆるオーバーハング形状に形成される。SiON膜6表面の開口6aの周辺におけるゲート電極7のNiとの接触部分では、SiON膜6の酸素とゲート電極7のオーバーハング部分のNiとが反応し、薄い酸化膜であるNiO層7aが形成される。しかる後、ソース電極3及びドレイン電極4、ゲート電極7の電気的接続等の諸工程を経て、ショットキー型のAlGaN/GaNHEMTが形成される。本実施形態では、パッシベーション膜が酸素非含有のSiN膜5と、酸素含有のSiON膜6との積層構造に形成されている。パッシベーション膜としては、界面準位の少ない酸素非含有の絶縁膜が好適である。ショットキー面となる化合物半導体層2の表面は、酸素非含有のSiN膜5で直接的に覆われており、SiN膜5が主に保護膜としての機能を果たす。酸素含有のSiON膜6はSiN膜5によりショットキー面から離間しているため、ショットキー面に対して影響を及ぼす懸念はない。SiN膜5の開口5aと、開口5aよりも幅広のSiON膜6の開口6aとが連通し、開口5a,6aからなる開口内を埋め込むようにオーバーハング形状のゲート電極7が形成される。この構成では、ゲート電極7は、開口5aを充填する部分、開口6aを充填する部分、及びオーバーハング部分の徐々に幅広となる多段構造ここでは3段構造に形成され、高電圧動作時の電界集中点が分散される。更に本実施形態では、SiON膜6の酸素とゲート電極7のオーバーハング部分のNiとが反応してNiO層7aが形成される。NiOはp型酸化物半導体として機能する。ゲート電極7のオーバーハング部分は、多段構造の最上段に位置し、ゲート電極7中で、ドレイン電極4に最も近接した部分であって、最も大きな電界集中が発生する。このオーバーハング部分に形成されたp型酸化物半導体であるNiO層7aの存在により、オーバーハング部分の横方向抵抗が増加し、ゲート端の電界強度が大幅に緩和する。以上により、電流コラプス現象が抑制される。ここで、本実施形態によるAlGaN/GaNHEMTの電流-電圧特性について調べた実験について説明する。本実施形態の比較例として、パッシベーション膜がSiNの単層からなる従来のAlGaN/GaNHEMTを例示する。実験結果を図3に示す。aが比較例、bが本実施形態である。比較例では、50Vのバイアスストレスにより、オン抵抗が増大しており、電流コラプスが大きい。これに対して本実施形態では、オン抵抗の増加が非常に小さく、効果的に電流コラプスを抑制できることが確認された。以上説明したように、本実施形態によれば、高電圧動作時においても電流コラプス現象を十分に抑制し、高耐圧及び高出力を実現する信頼性の高いAlGaN/GaNHEMTが得られる。第2の実施形態以下、第2の実施形態によるショットキー型のAlGaN/GaNHEMTについて説明する。なお、第1の実施形態によるAlGaN/GaNHEMTと同様の構成部材等については、同符号を付して詳しい説明を省略する。図4は、第2の実施形態によるAlGaN/GaNHEMTの製造方法における主要工程を示す概略断面図である。先ず、第1の実施形態の図1a~図2aの諸工程を経て、図4aに示すように、SiON膜6に開口6aを形成する。を形成する。続いて、図4bに示すように、SiON膜6及び電子供給層2dに溝11を形成する。詳細には、開口6aから露出するSiN膜5上を含むSiON膜6の全面にレジストを塗布し、リソグラフィーによりレジストを加工する。これにより、開口6a内におけるSiN膜5のゲート電極の形成予定位置を露出する開口を有するレジストマスクが形成される。このレジストマスクを用い、SiN膜5及び電子供給層2dの表層まで、例えばフッ素系ガスをエッチングガスとして用いてドライエッチングする。これにより、電子供給層2d及びSiN膜5のゲート電極の形成予定位置に、SiN膜5を貫通して電子供給層2dの表層まで掘る溝11が形成される。SiON膜6の開口6aは、溝11よりも幅広となる。溝11及び開口6aが連通し、ゲート電極を形成するための電極溝が形成される。レジストマスクは、アッシング処理又は所定の薬液を用いたウェット処理により除去される。続いて、図4cに示すように、ゲート電極12を形成する。電極材料として例えばNi/Au下層がNi、上層がAuを用いる。電極形成には、蒸着法及びリフトオフ法に適した例えば庇構造2層レジストを用いる。このレジストを溝11及び開口6a内を含むSiON膜6上に塗布し、溝11及び開口6aを含むゲート電極の形成予定位置を開口するレジストマスクを形成する。このレジストマスクを用いて、例えば蒸着法により、Ni/Auを堆積する。Niの厚みは30nm程度、Auの厚みは400nm程度とする。リフトオフ法により、庇構造のレジストマスク及びその上に堆積したNi/Auを除去する。これにより、溝11及び開口6a内をゲートメタルで埋め込み化合物半導体層2の表面とショットキー接触する、ゲート電極12が形成される。ゲート電極12は、溝11及び開口6a内を埋め込みSiON膜6上に乗り上げるNiと、Ni上に堆積したAuとから、いわゆるオーバーハング形状に形成される。SiON膜6表面の開口6aの周辺におけるゲート電極12のNiとの接触部分では、SiON膜6の酸素とゲート電極12のオーバーハング部分のNiとが反応し、薄い酸化膜であるNiO層7aが形成される。しかる後、ソース電極3及びドレイン電極4、ゲート電極12の電気的接続等の諸工程を経て、ショットキー型のAlGaN/GaNHEMTが形成される。本実施形態では、パッシベーション膜が酸素非含有のSiN膜5と、酸素含有のSiON膜6との積層構造に形成されている。パッシベーション膜としては、界面準位の少ない酸素非含有の絶縁膜が好適である。ショットキー面となる化合物半導体層2の表面は、酸素非含有のSiN膜5で直接的に覆われており、SiN膜5が主に保護膜としての機能を果たす。酸素含有のSiON膜6はSiN膜5によりショットキー面から離間しているため、ショットキー面に対して影響を及ぼす懸念はない。電子供給層2d及びSiN膜5の溝11と、開口5aよりも幅広のSiON膜6の開口6aとが連通し、溝11及び開口6aからなる電極溝内を埋め込むようにオーバーハング形状のゲート電極12が形成される。この構成では、ゲート電極12は、溝11を充填する部分、開口6aを充填する部分、及びオーバーハング部分の徐々に幅広となる多段構造ここでは3段構造に形成され、高電圧動作時の電界集中点が分散される。更に本実施形態では、SiON膜6の酸素とゲート電極12のオーバーハング部分のNiとが反応してNiO層12aが形成される。NiOはp型酸化物半導体として機能する。ゲート電極12のオーバーハング部分は、多段構造の最上段に位置し、ゲート電極12中で、ドレイン電極4に最も近接した部分であって、最も大きな電界集中が発生する。このオーバーハング部分に形成されたp型酸化物半導体であるNiO層12aの存在により、オーバーハング部分の横方向抵抗が増加し、ゲート端の電界強度が大幅に緩和する。以上により、電流コラプス現象が抑制される。更に本実施形態では、溝11の一環として電子供給層2dにも溝部が形成され、ゲート電極12の最下部が当該溝部に形成される。これにより、電源のオフ時にゲート電流が流れない、いわゆるノーマリオフの実現に寄与すると共に、ゲート電極12における電界集中が更に緩和される。以上説明したように、本実施形態によれば、高電圧動作時においても電流コラプス現象を十分に抑制し、高耐圧及び高出力を実現する信頼性の高いAlGaN/GaNHEMTが得られる。第3の実施形態以下、第3の実施形態によるMIS型のAlGaN/GaNHEMTについて説明する。なお、第1の実施形態によるAlGaN/GaNHEMTと同様の構成部材等については、同符号を付して詳しい説明を省略する。図5は、第3の実施形態によるAlGaN/GaNHEMTの製造方法における主要工程を示す概略断面図である。先ず、第1の実施形態の図1a~図2aの諸工程を経て、図5aに示すように、SiON膜6に開口6aを形成する。を形成する。続いて、図5bに示すように、ゲート電極13を形成する。電極材料として例えばNi/Au下層がNi、上層がAuを用いる。電極形成には、蒸着法及びリフトオフ法に適した例えば庇構造2層レジストを用いる。このレジストを開口6a内を含むSiON膜6上に塗布し、開口6aを含むゲート電極の形成予定位置を開口するレジストマスクを形成する。このレジストマスクを用いて、例えば蒸着法により、Ni/Auを堆積する。Niの厚みは30nm程度、Auの厚みは400nm程度とする。リフトオフ法により、庇構造のレジストマスク及びその上に堆積したNi/Auを除去する。これにより、開口6a内をゲートメタルで埋め込むように、化合物半導体層2上でSiN膜5を介してゲート電極13が形成される。SiN膜5は、パッシベーション膜であると共にゲート絶縁膜としても機能する。ゲート電極13は、開口6a内を埋め込みSiON膜6上に乗り上げるNiと、Ni上に堆積したAuとから、いわゆるオーバーハング形状に形成される。SiON膜6表面の開口6aの周辺におけるゲート電極13のNiとの接触部分では、SiON膜6の酸素とゲート電極13のオーバーハング部分のNiとが反応し、薄い酸化膜であるNiO層13aが形成される。しかる後、ソース電極3及びドレイン電極4、ゲート電極13の電気的接続等の諸工程を経て、MIS型のAlGaN/GaNHEMTが形成される。本実施形態では、パッシベーション膜が酸素非含有のSiN膜5と、酸素含有のSiON膜6との積層構造に形成されている。パッシベーション膜としては、界面準位の少ない酸素非含有の絶縁膜が好適である。化合物半導体層2の表面は、酸素非含有のSiN膜5で直接的に覆われており、SiN膜5が主に保護膜としての機能を果たす。酸素含有のSiON膜6はSiN膜5により化合物半導体層2の表面から離間しているため、当該表面に対して影響を及ぼす懸念はない。SiON膜6の開口6a内を埋め込むようにオーバーハング形状のゲート電極13が形成される。この構成では、ゲート電極13は、開口6aを充填する部分及びオーバーハング部分の徐々に幅広となる多段構造ここでは2段構造に形成され、高電圧動作時の電界集中点が分散される。更に本実施形態では、SiON膜6の酸素とゲート電極13のオーバーハング部分のNiとが反応してNiO層13aが形成される。NiOはp型酸化物半導体として機能する。ゲート電極13のオーバーハング部分は、多段構造の最上段に位置し、ゲート電極13中で、ドレイン電極4に最も近接した部分であって、最も大きな電界集中が発生する。このオーバーハング部分に形成されたp型酸化物半導体であるNiO層13aの存在により、オーバーハング部分の横方向抵抗が増加し、ゲート端の電界強度が大幅に緩和する。以上により、電流コラプス現象が抑制される。更に本実施形態では、2層構造のパッシベーション膜において、下層のSiN膜5は、パッシベーション膜であると共に、ゲート絶縁膜としても機能する。この構成では、2層構造のパッシベーション膜とは別にゲート絶縁膜を形成する工程が削減すると共に、所期のMIS型のAlGaN/GaNHEMTが実現する。以上説明したように、本実施形態によれば、高電圧動作時においても電流コラプス現象を十分に抑制し、高耐圧及び高出力を実現する信頼性の高いAlGaN/GaNHEMTが得られる。第4の実施形態以下、第4の実施形態によるMIS型のAlGaN/GaNHEMTについて説明する。なお、第1の実施形態によるAlGaN/GaNHEMTと同様の構成部材等については、同符号を付して詳しい説明を省略する。図6及び図7は、第4の実施形態によるAlGaN/GaNHEMTの製造方法における主要工程を示す概略断面図である。先ず、第1の実施形態の図1a,bの諸工程を経て、図6aに示すように、化合物半導体層2上にソース電極3及びドレイン電極4を形成する。続いて、図6bに示すように、ゲート絶縁膜14を形成する。詳細には、化合物半導体積層構造2上に絶縁材料として、酸素非含有の絶縁物、例えばAlNを堆積する。AlNは、例えば原子層堆積法AtomicLayerDeposition:ALD法により、厚みが膜厚2nm~100nm程度、ここでは例えば10nm程度となるように、AlNを堆積する。これにより、ゲート絶縁膜14が形成される。なお、AlNの堆積は、ALD法の代わりに、例えばプラズマCVD法又はスパッタ法等で行うようにしても良い。また、AlNを堆積する代わりに、Alの窒化物を用いても良い。それ以外にも、Si,Hf,Zr,Ti,Ta,Wの窒化物、或いはこれらから適宜に選択して多層に堆積して、ゲート絶縁膜を形成しても良い。続いて、図6cに示すように、化合物半導体層2の表面を保護するパッシベーション膜を形成する。パッシベーション膜は、酸素を含有しない酸素非含有の下層絶縁膜、ここではSiNSi3N4膜5と、酸素を含有する酸素含有の上層絶縁膜、ここではSiON膜6との積層構造とされる。詳細には、ゲート絶縁膜14上にSiNを、プラズマCVD法又はスパッタ法等により例えば2nm程度~200nm、例えば20nm程度の厚みに堆積し、SiN膜5を形成する。引き続き、SiN膜5上にSiONを、プラズマCVD法又はスパッタ法等により例えば2nm程度~200nm、例えば20nm程度の厚みに堆積し、SiON膜6を形成する。以上により、SiN膜5及びSiON膜6が積層されてなるパッシベーション膜が形成される。続いて、図7aに示すように、SiON膜6に開口6aを形成する。詳細には、SiON膜6の全面にレジストを塗布し、リソグラフィーによりレジストを加工する。これにより、SiON膜6のゲート電極の形成予定位置を露出する開口を有するレジストマスクが形成される。このレジストマスクを用いて、SiON膜6を例えばフッ素系ガスをエッチングガスとして用いてドライエッチングする。このとき、SiON膜6と共にSiN膜5の表層を若干エッチングしても構わない。これにより、SiON膜6のゲート電極の形成予定位置に開口6aが形成される。レジストマスクは、アッシング処理又は所定の薬液を用いたウェット処理により除去される。続いて、図7bに示すように、SiN膜5に開口5aを形成する。詳細には、開口6aから露出するSiN膜5上を含むSiON膜6の全面にレジストを塗布し、リソグラフィーによりレジストを加工する。これにより、開口6a内におけるSiN膜5のゲート電極の形成予定位置を露出する開口を有するレジストマスクが形成される。このレジストマスクを用いて、SiN膜5を例えばフッ素系ガスをエッチングガスとして用いてドライエッチングする。これにより、SiN膜5のゲート電極の形成予定位置に開口5aが形成される。SiON膜6の開口6aは、SiN膜5の開口5aよりも幅広となる。開口5a,6aが連通し、ゲート電極を形成するための開口が形成される。レジストマスクは、アッシング処理又は所定の薬液を用いたウェット処理により除去される。続いて、図7cに示すように、ゲート電極15を形成する。電極材料として例えばNi/Au下層がNi、上層がAuを用いる。電極形成には、蒸着法及びリフトオフ法に適した例えば庇構造2層レジストを用いる。このレジストを開口5a,6a内を含むSiON膜6上に塗布し、開口5a,6aを含むゲート電極の形成予定位置を開口するレジストマスクを形成する。このレジストマスクを用いて、例えば蒸着法により、Ni/Auを堆積する。Niの厚みは30nm程度、Auの厚みは400nm程度とする。リフトオフ法により、庇構造のレジストマスク及びその上に堆積したNi/Auを除去する。これにより、開口5a,6a内をゲートメタルで埋め込むように、化合物半導体層2上でゲート絶縁膜14を介してゲート電極15が形成される。ゲート電極15は、開口5a,6a内を埋め込みSiON膜6上に乗り上げるNiと、Ni上に堆積したAuとから、いわゆるオーバーハング形状に形成される。SiON膜6表面の開口6aの周辺におけるゲート電極15のNiとの接触部分では、SiON膜6の酸素とゲート電極15のオーバーハング部分のNiとが反応し、薄い酸化膜であるNiO層15aが形成される。しかる後、ソース電極3及びドレイン電極4、ゲート電極15の電気的接続等の諸工程を経て、MIS型のAlGaN/GaNHEMTが形成される。本実施形態では、パッシベーション膜が酸素非含有のSiN膜5と、酸素含有のSiON膜6との積層構造に形成されている。パッシベーション膜としては、界面準位の少ない酸素非含有の絶縁膜が好適であり、SiN膜5がAlNのゲート絶縁膜14と共に主に保護膜としての機能を果たす。酸素含有のSiON膜6はゲート絶縁膜14及びSiN膜5により化合物半導体層2の表面から離間しているため、当該表面に対して影響を及ぼす懸念はない。SiN膜5の開口5aと、開口5aよりも幅広のSiON膜6の開口6aとが連通し、開口5a,6aからなる開口内を埋め込むようにオーバーハング形状のゲート電極15が形成される。この構成では、ゲート電極15は、開口5aを充填する部分、開口6aを充填する部分、及びオーバーハング部分の徐々に幅広となる多段構造ここでは3段構造に形成され、高電圧動作時の電界集中点が分散される。更に本実施形態では、SiON膜6の酸素とゲート電極15のオーバーハング部分のNiとが反応してNiO層15aが形成される。NiOはp型酸化物半導体として機能する。ゲート電極15のオーバーハング部分は、多段構造の最上段に位置し、ゲート電極15中で、ドレイン電極4に最も近接した部分であって、最も大きな電界集中が発生する。このオーバーハング部分に形成されたp型酸化物半導体であるNiO層15aの存在により、オーバーハング部分の横方向抵抗が増加し、ゲート端の電界強度が大幅に緩和する。以上により、電流コラプス現象が抑制される。更に本実施形態では、ゲート絶縁膜14は、ゲート絶縁膜であると共にパッシベーション膜としても機能し、所期のMIS型のAlGaN/GaNHEMTが実現する。以上説明したように、本実施形態によれば、高電圧動作時においても電流コラプス現象を十分に抑制し、高耐圧及び高出力を実現する信頼性の高いAlGaN/GaNHEMTが得られる。第5の実施形態以下、第5の実施形態によるMIS型のAlGaN/GaNHEMTについて説明する。なお、第1の実施形態によるAlGaN/GaNHEMTと同様の構成部材等については、同符号を付して詳しい説明を省略する。図8及び図9は、第5の実施形態によるAlGaN/GaNHEMTの製造方法における主要工程を示す概略断面図である。先ず、第1の実施形態の図1a,bの諸工程を経て、化合物半導体層2上にソース電極3及びドレイン電極4を形成する。続いて、図8aに示すように、電子供給層2dに溝2daを形成する。詳細には、電子供給層2d上にレジストを塗布し、リソグラフィーによりレジストを加工する。これにより、電子供給層2dのゲート電極の形成予定位置を露出する開口を有するレジストマスクが形成される。このレジストマスクを用いて、電子供給層2dの表層を、例えばフッ素系ガスをエッチングガスとして用いてドライエッチングする。これにより、電子供給層2dの表層におけるゲート電極の形成予定位置に溝11が形成される。レジストマスクは、アッシング処理又は所定の薬液を用いたウェット処理により除去される。続いて、図8bに示すように、ゲート絶縁膜14を形成する。詳細には、溝11の内壁面を含む化合物半導体積層構造2上に絶縁材料として、酸素非含有の絶縁物、例えばAlNを堆積する。AlNは、例えば原子層堆積法AtomicLayerDeposition:ALD法により、厚みが膜厚2nm~100nm程度、ここでは例えば10nm程度となるように、AlNを堆積する。これにより、ゲート絶縁膜14が形成される。なお、AlNの堆積は、ALD法の代わりに、例えばプラズマCVD法又はスパッタ法等で行うようにしても良い。また、AlNを堆積する代わりに、Alの窒化物を用いても良い。それ以外にも、Si,Hf,Zr,Ti,Ta,Wの窒化物、或いはこれらから適宜に選択して多層に堆積して、ゲート絶縁膜を形成しても良い。続いて、図8cに示すように、化合物半導体層2の表面を保護するパッシベーション膜を形成する。パッシベーション膜は、酸素を含有しない酸素非含有の下層絶縁膜、ここではSiNSi3N4膜5と、酸素を含有する酸素含有の上層絶縁膜、ここではSiON膜6との積層構造とされる。詳細には、ゲート絶縁膜14上にSiNを、プラズマCVD法又はスパッタ法等により例えば2nm程度~200nm、例えば20nm程度の厚みに堆積し、SiN膜5を形成する。引き続き、SiN膜5上にSiONを、プラズマCVD法又はスパッタ法等により例えば2nm程度~200nm、例えば20nm程度の厚みに堆積し、SiON膜6を形成する。以上により、SiN膜5及びSiON膜6が積層されてなるパッシベーション膜が形成される。続いて、図9aに示すように、SiON膜6に開口6aを形成する。詳細には、SiON膜6の全面にレジストを塗布し、リソグラフィーによりレジストを加工する。これにより、SiON膜6のゲート電極の形成予定位置を露出する開口を有するレジストマスクが形成される。このレジストマスクを用いて、SiON膜6を例えばフッ素系ガスをエッチングガスとして用いてドライエッチングする。このとき、SiON膜6と共にSiN膜5の表層を若干エッチングしても構わない。これにより、SiON膜6のゲート電極の形成予定位置に開口6aが形成される。開口6aは、電子供給層2dの溝2daよりも幅広とされる。レジストマスクは、アッシング処理又は所定の薬液を用いたウェット処理により除去される。続いて、図9bに示すように、SiN膜5に開口5aを形成する。詳細には、開口6aから露出するSiN膜5上を含むSiON膜6の全面にレジストを塗布し、リソグラフィーによりレジストを加工する。これにより、開口6a内におけるSiN膜5のゲート電極の形成予定位置を露出する開口を有するレジストマスクが形成される。このレジストマスクを用いて、SiN膜5を例えばフッ素系ガスをエッチングガスとして用いてドライエッチングする。これにより、SiN膜5のゲート電極の形成予定位置に開口5aが形成される。SiON膜6の開口6aは、SiN膜5の開口5aよりも幅広となる。ゲート絶縁膜14を介した溝2da、開口5a,6aが連通し、ゲート電極を形成するための電極溝が形成される。レジストマスクは、アッシング処理又は所定の薬液を用いたウェット処理により除去される。続いて、図9cに示すように、ゲート電極16を形成する。電極材料として例えばNi/Au下層がNi、上層がAuを用いる。電極形成には、蒸着法及びリフトオフ法に適した例えば庇構造2層レジストを用いる。このレジストを開口5a,6a内を含むSiON膜6上に塗布し、電極溝を含むゲート電極の形成予定位置を開口するレジストマスクを形成する。このレジストマスクを用いて、例えば蒸着法により、Ni/Auを堆積する。Niの厚みは30nm程度、Auの厚みは400nm程度とする。リフトオフ法により、庇構造のレジストマスク及びその上に堆積したNi/Auを除去する。これにより、電極溝内をゲートメタルで埋め込むように、化合物半導体層2上でゲート絶縁膜14を介してゲート電極16が形成される。ゲート電極16は、ゲート絶縁膜14を介した溝2da、開口5a,6a内を埋め込みSiON膜6上に乗り上げるNiと、Ni上に堆積したAuとから、いわゆるオーバーハング形状に形成される。SiON膜6表面の開口6aの周辺におけるゲート電極16のNiとの接触部分では、SiON膜6の酸素とゲート電極16のオーバーハング部分のNiとが反応し、薄い酸化膜であるNiO層16aが形成される。しかる後、ソース電極3及びドレイン電極4、ゲート電極16の電気的接続等の諸工程を経て、MIS型のAlGaN/GaNHEMTが形成される。本実施形態では、パッシベーション膜が酸素非含有のSiN膜5と、酸素含有のSiON膜6との積層構造に形成されている。パッシベーション膜としては、界面準位の少ない酸素非含有の絶縁膜が好適であり、SiN膜5がAlNのゲート絶縁膜14と共に主に保護膜としての機能を果たす。酸素含有のSiON膜6はゲート絶縁膜14及びSiN膜5により化合物半導体層2の表面から離間しているため、当該表面に対して影響を及ぼす懸念はない。電子供給層2dの溝2daと、SiN膜5の開口5aと、開口5aよりも幅広のSiON膜6の開口6aとが連通し、溝2da及び開口5a,6aからなる電極溝内を埋め込むようにオーバーハング形状のゲート電極16が形成される。この構成では、ゲート電極16は、溝2daをゲート絶縁膜14を介して充填する部分、開口5aを充填する部分、開口6aを充填する部分、及びオーバーハング部分の徐々に幅広となる多段構造ここでは4段構造に形成され、高電圧動作時の電界集中点が分散される。更に本実施形態では、SiON膜6の酸素とゲート電極16のオーバーハング部分のNiとが反応してNiO層16aが形成される。NiOはp型酸化物半導体として機能する。ゲート電極16のオーバーハング部分は、多段構造の最上段に位置し、ゲート電極16中で、ドレイン電極4に最も近接した部分であって、最も大きな電界集中が発生する。このオーバーハング部分に形成されたp型酸化物半導体であるNiO層16aの存在により、オーバーハング部分の横方向抵抗が増加し、ゲート端の電界強度が大幅に緩和する。以上により、電流コラプス現象が抑制される。更に本実施形態では、電子供給層2dに溝2daが形成され、ゲート電極16の最下部が当該溝部に形成される。これにより、電源のオフ時にゲート電流が流れない、いわゆるノーマリオフの実現に寄与すると共に、ゲート電極16における電界集中が更に緩和される。更に本実施形態では、ゲート絶縁膜14は、ゲート絶縁膜であると共にパッシベーション膜としても機能し、所期のMIS型のAlGaN/GaNHEMTが実現する。以上説明したように、本実施形態によれば、高電圧動作時においても電流コラプス現象を十分に抑制し、高耐圧及び高出力を実現する信頼性の高いAlGaN/GaNHEMTが得られる。第6の実施形態本実施形態では、化合物半導体装置としてショットキー型のAlGaN/GaNHEMTを開示する。なお、第1の実施形態によるAlGaN/GaNHEMTと同様の構成部材等については、同符号を付して詳しい説明を省略する。図10及び図11は、第6の実施形態によるAlGaN/GaNHEMTの製造方法における主要工程を示す概略断面図である。先ず、第1の実施形態の図1a,bの諸工程を経て、図10aに示すように、化合物半導体層2上にソース電極3及びドレイン電極4を形成する。続いて、図10bに示すように、化合物半導体層2の表面を保護するパッシベーション膜を形成する。パッシベーション膜は、酸素を含有しない酸素非含有の下層絶縁膜、ここではSiNSi3N4膜5と、酸素を含有する酸素含有の上層絶縁膜、ここではNiO膜17との積層構造とされる。詳細には、化合物半導体層2の全面にSiNを、プラズマCVD法又はスパッタ法等により例えば2nm程度~200nm、例えば20nm程度の厚みに堆積し、SiN膜5を形成する。引き続き、SiN膜5上にNiOを、スパッタ法等により例えば2nm程度~200nm、例えば20nm程度の厚みに堆積し、NiO膜17を形成する。以上により、SiN膜5及びNiO膜17が積層されてなるパッシベーション膜が形成される。続いて、図10cに示すように、NiO膜17に開口17aを形成する。詳細には、NiO膜17の全面にレジストを塗布し、リソグラフィーによりレジストを加工する。これにより、NiO膜17のゲート電極の形成予定位置を露出する開口を有するレジストマスクが形成される。このレジストマスクを用いて、NiO膜17を例えばフッ素系ガスをエッチングガスとして用いてドライエッチングする。このとき、NiO膜17と共にSiN膜5の表層を若干エッチングしても構わない。これにより、NiO膜17のゲート電極の形成予定位置に開口17aが形成される。レジストマスクは、アッシング処理又は所定の薬液を用いたウェット処理により除去される。続いて、図11aに示すように、SiN膜5に開口5aを形成する。詳細には、開口17aから露出するSiN膜5上を含むNiO膜17の全面にレジストを塗布し、リソグラフィーによりレジストを加工する。これにより、開口17a内におけるSiN膜5のゲート電極の形成予定位置を露出する開口を有するレジストマスクが形成される。このレジストマスクを用いて、SiN膜5を例えばフッ素系ガスをエッチングガスとして用いてドライエッチングする。これにより、SiN膜5のゲート電極の形成予定位置に開口5aが形成される。NiO膜17の開口17aは、SiN膜5の開口5aよりも幅広となる。開口5a,17aが連通し、ゲート電極を形成するための開口が形成される。レジストマスクは、アッシング処理又は所定の薬液を用いたウェット処理により除去される。続いて、図11bに示すように、ゲート電極18を形成する。電極材料として例えばNi/Au下層がNi、上層がAuを用いる。電極形成には、蒸着法及びリフトオフ法に適した例えば庇構造2層レジストを用いる。このレジストを開口5a,17a内を含むNiO膜17上に塗布し、開口5a,17aを含むゲート電極の形成予定位置を開口するレジストマスクを形成する。このレジストマスクを用いて、例えば蒸着法により、Ni/Auを堆積する。Niの厚みは30nm程度、Auの厚みは400nm程度とする。リフトオフ法により、庇構造のレジストマスク及びその上に堆積したNi/Auを除去する。これにより、開口5a,17a内をゲートメタルで埋め込み化合物半導体層2の表面とショットキー接触する、ゲート電極18が形成される。ゲート電極18は、開口5a,6a内を埋め込みNiO膜17上に乗り上げるNiと、Ni上に堆積したAuとから、いわゆるオーバーハング形状に形成される。しかる後、ソース電極3及びドレイン電極4、ゲート電極18の電気的接続等の諸工程を経て、ショットキー型のAlGaN/GaNHEMTが形成される。本実施形態では、パッシベーション膜が酸素非含有のSiN膜5と、酸素含有のNiO膜17との積層構造に形成されている。パッシベーション膜としては、界面準位の少ない酸素非含有の絶縁膜が好適である。ショットキー面となる化合物半導体層2の表面は、酸素非含有のSiN膜5で直接的に覆われており、SiN膜5が主に保護膜としての機能を果たす。NiO膜17はSiN膜5によりショットキー面から離間しているため、ショットキー面に対して影響を及ぼす懸念はない。SiN膜5の開口5aと、開口5aよりも幅広のNiO膜17の開口17aとが連通し、開口5a,17aからなる開口内を埋め込むようにオーバーハング形状のゲート電極18が形成される。この構成では、ゲート電極18は、開口5aを充填する部分、開口17aを充填する部分、及びオーバーハング部分の徐々に幅広となる多段構造ここでは3段構造に形成され、高電圧動作時の電界集中点が分散される。更に本実施形態では、オーバーハング部分のNiの下面には、NiO膜17が接触している。NiOはp型酸化物半導体として機能する。ゲート電極18のオーバーハング部分は、多段構造の最上段に位置し、ゲート電極18中で、ドレイン電極4に最も近接した部分であって、最も大きな電界集中が発生する。このオーバーハング部分に接触するp型酸化物半導体であるNiOの存在により、オーバーハング部分の横方向抵抗が増加し、ゲート端の電界強度が大幅に緩和する。以上により、電流コラプス現象が抑制される。以上説明したように、本実施形態によれば、高電圧動作時においても電流コラプス現象を十分に抑制し、高耐圧及び高出力を実現する信頼性の高いAlGaN/GaNHEMTが得られる。第7の実施形態以下、第7の実施形態によるショットキー型のAlGaN/GaNHEMTについて説明する。なお、第1の実施形態によるAlGaN/GaNHEMTと同様の構成部材等については、同符号を付して詳しい説明を省略する。図12及び図13は、第7の実施形態によるAlGaN/GaNHEMTの製造方法における主要工程を示す概略断面図である。先ず、第1の実施形態の図1a~図1cの諸工程を経て、図12aに示すように、SiN膜5及びSiON膜6を形成する。を形成する。続いて、図12bに示すように、SiON膜6を加工して、開口6Aaを有するSiON片6Aを形成する。詳細には、SiON膜6の全面にレジストを塗布し、リソグラフィーによりレジストを加工する。これにより、SiON膜6のゲート電極の形成予定位置の周辺のみを覆う帯状のレジストマスクが形成される。このレジストマスクを用いて、SiON膜6を例えばフッ素系ガスをエッチングガスとして用いてドライエッチングする。このとき、SiON膜6と共にSiN膜5の表層を若干エッチングしても構わない。これにより、ゲート電極の形成予定位置の周辺のみを覆い、ゲート電極の形成予定位置に開口6Aaを有する帯状にSiON膜6が残存し、SiON片6Aが形成される。レジストマスクは、アッシング処理又は所定の薬液を用いたウェット処理により除去される。続いて、図13aに示すように、SiN膜5に開口5aを形成する。詳細には、SiON片6A上を含むSiN膜5の全面にレジストを塗布し、リソグラフィーによりレジストを加工する。これにより、開口6Aa内におけるSiN膜5のゲート電極の形成予定位置を露出する開口を有するレジストマスクが形成される。このレジストマスクを用いて、SiN膜5を例えばフッ素系ガスをエッチングガスとして用いてドライエッチングする。これにより、SiN膜5のゲート電極の形成予定位置に開口5aが形成される。SiON片6Aの開口6Aaは、SiN膜5の開口5aよりも幅広となる。開口5a,6Aaが連通し、ゲート電極を形成するための開口が形成される。レジストマスクは、アッシング処理又は所定の薬液を用いたウェット処理により除去される。続いて、図13bに示すように、ゲート電極19を形成する。電極材料として例えばNi/Au下層がNi、上層がAuを用いる。電極形成には、蒸着法及びリフトオフ法に適した例えば庇構造2層レジストを用いる。このレジストを開口5a,6Aa内を含むSiON片6A上及びSiN膜5上に塗布し、開口5a,6Aaを含むゲート電極の形成予定位置を開口するレジストマスクを形成する。このレジストマスクを用いて、例えば蒸着法により、Ni/Auを堆積する。Niの厚みは30nm程度、Auの厚みは400nm程度とする。リフトオフ法により、庇構造のレジストマスク及びその上に堆積したNi/Auを除去する。これにより、開口5a,6Aa内をゲートメタルで埋め込み化合物半導体層2の表面とショットキー接触する、ゲート電極19が形成される。ゲート電極19は、開口5a,6Aa内を埋め込みSiON片6A上に乗り上げるNiと、Ni上に堆積したAuとから、いわゆるオーバーハング形状に形成される。SiON片6Aにおけるゲート電極19のNiとの接触部分では、SiON片6Aの酸素とゲート電極19のオーバーハング部分のNiとが反応し、薄い酸化膜であるNiO層19aが形成される。しかる後、ソース電極3及びドレイン電極4、ゲート電極19の電気的接続等の諸工程を経て、ショットキー型のAlGaN/GaNHEMTが形成される。本実施形態では、パッシベーション膜が酸素非含有のSiN膜5上に酸素含有のSiON片6Aが形成されて構成されている。パッシベーション膜としては、界面準位の少ない酸素非含有の絶縁膜が好適である。ショットキー面となる化合物半導体層2の表面は、酸素非含有のSiN膜5で直接的に覆われており、SiN膜5が主に保護膜としての機能を果たす。酸素含有のSiON片6AはSiN膜5によりショットキー面から離間しているため、ショットキー面に対して影響を及ぼす懸念はない。SiN膜5の開口5aと、開口5aよりも幅広のSiON片6Aの開口6Aaとが連通し、開口5a,6Aaからなる開口内を埋め込むようにオーバーハング形状のゲート電極19が形成される。この構成では、ゲート電極19は、開口5aを充填する部分、開口6Aaを充填する部分、及びオーバーハング部分の徐々に幅広となる多段構造ここでは3段構造に形成され、高電圧動作時の電界集中点が分散される。更に本実施形態では、SiON片6Aの酸素とゲート電極19のオーバーハング部分のNiとが反応してNiO層19aが形成される。NiOはp型酸化物半導体として機能する。ゲート電極19のオーバーハング部分は、多段構造の最上段に位置し、ゲート電極19中で、ドレイン電極4に最も近接した部分であって、最も大きな電界集中が発生する。このオーバーハング部分に形成されたp型酸化物半導体であるNiO層19aの存在により、オーバーハング部分の横方向抵抗が増加し、ゲート端の電界強度が大幅に緩和する。以上により、電流コラプス現象が抑制される。更に本実施形態では、SiON片6Aは、SiN膜5上で、ゲート電極19のオーバーハング部分の周辺のみを覆い、開口6Aaを有する帯状にSiONが残存してなるものであり、ゲート端の部位以外全てSiONが除去されている。これにより、SiON、SiON/SiN界面を介したリーク電流成分、及び容量成分が大幅に低減する。以上説明したように、本実施形態によれば、高電圧動作時においても電流コラプス現象を十分に抑制し、高耐圧及び高出力を実現する信頼性の高いAlGaN/GaNHEMTが得られる。第8の実施形態以下、第8の実施形態によるショットキー型のAlGaN/GaNHEMTについて説明する。なお、第1の実施形態によるAlGaN/GaNHEMTと同様の構成部材等については、同符号を付して詳しい説明を省略する。図14及び図15は、第8の実施形態によるAlGaN/GaNHEMTの製造方法における主要工程を示す概略断面図である。先ず、第1の実施形態の図1a,bの諸工程を経て、図14aに示すように、化合物半導体層2上にソース電極3及びドレイン電極4を形成する。続いて、図14bに示すように、化合物半導体層2の表面を保護するパッシベーション膜を形成する。パッシベーション膜は、酸素を含有しない酸素非含有の下層絶縁膜、ここではSiNSi3N4膜5と、酸素を含有する酸素含有の上層絶縁膜、ここではNiO膜21との積層構造とされる。詳細には、化合物半導体層2の全面にSiNを、プラズマCVD法又はスパッタ法等により例えば2nm程度~200nm、例えば20nm程度の厚みに堆積し、SiN膜5を形成する。引き続き、SiN膜5上にNiOを、スパッタ法等により例えば2nm程度~200nm、例えば20nm程度の厚みに堆積し、NiO膜21を形成する。以上により、SiN膜5及びNiO膜21が積層されてなるパッシベーション膜が形成される。続いて、図14cに示すように、NiO膜21を加工して、開口21Aaを有するNiO片21Aを形成する。詳細には、NiO膜21の全面にレジストを塗布し、リソグラフィーによりレジストを加工する。これにより、NiO膜21のゲート電極の形成予定位置の周辺のみを覆う帯状のレジストマスクが形成される。このレジストマスクを用いて、NiO膜21を例えばフッ素系ガスをエッチングガスとして用いてドライエッチングする。このとき、NiO膜21と共にSiN膜5の表層を若干エッチングしても構わない。これにより、ゲート電極の形成予定位置の周辺のみを覆い、ゲート電極の形成予定位置に開口21Aaを有する帯状にNiO膜21が残存し、NiO片21Aが形成される。レジストマスクは、アッシング処理又は所定の薬液を用いたウェット処理により除去される。続いて、図15aに示すように、SiN膜5に開口5aを形成する。詳細には、NiO片21A上を含むSiN膜5の全面にレジストを塗布し、リソグラフィーによりレジストを加工する。これにより、開口21Aa内におけるSiN膜5のゲート電極の形成予定位置を露出する開口を有するレジストマスクが形成される。このレジストマスクを用いて、SiN膜5を例えばフッ素系ガスをエッチングガスとして用いてドライエッチングする。これにより、SiN膜5のゲート電極の形成予定位置に開口5aが形成される。NiO片21Aの開口21Aaは、SiN膜5の開口5aよりも幅広となる。開口5a,21Aaが連通し、ゲート電極を形成するための開口が形成される。レジストマスクは、アッシング処理又は所定の薬液を用いたウェット処理により除去される。続いて、図15bに示すように、ゲート電極22を形成する。電極材料として例えばNi/Au下層がNi、上層がAuを用いる。電極形成には、蒸着法及びリフトオフ法に適した例えば庇構造2層レジストを用いる。このレジストを開口5a,21Aa内を含むNiO片21A上及びSiN膜5上に塗布し、開口5a,21Aaを含むゲート電極の形成予定位置を開口するレジストマスクを形成する。このレジストマスクを用いて、例えば蒸着法により、Ni/Auを堆積する。Niの厚みは30nm程度、Auの厚みは400nm程度とする。リフトオフ法により、庇構造のレジストマスク及びその上に堆積したNi/Auを除去する。これにより、開口5a,21Aa内をゲートメタルで埋め込み化合物半導体層2の表面とショットキー接触する、ゲート電極22が形成される。ゲート電極22は、開口5a,21Aa内を埋め込みNiO片21A上に乗り上げるNiと、Ni上に堆積したAuとから、いわゆるオーバーハング形状に形成される。しかる後、ソース電極3及びドレイン電極4、ゲート電極22の電気的接続等の諸工程を経て、ショットキー型のAlGaN/GaNHEMTが形成される。本実施形態では、パッシベーション膜が酸素非含有のSiN膜5上に酸素含有のNiO片21Aが形成されて構成されている。パッシベーション膜としては、界面準位の少ない酸素非含有の絶縁膜が好適である。ショットキー面となる化合物半導体層2の表面は、酸素非含有のSiN膜5で直接的に覆われており、SiN膜5が主に保護膜としての機能を果たす。酸素含有のNiO片21AはSiN膜5によりショットキー面から離間しているため、ショットキー面に対して影響を及ぼす懸念はない。SiN膜5の開口5aと、開口5aよりも幅広のNiO片21Aの開口21Aaとが連通し、開口5a,21Aaからなる開口内を埋め込むようにオーバーハング形状のゲート電極22が形成される。この構成では、ゲート電極22は、開口5aを充填する部分、開口21Aaを充填する部分、及びオーバーハング部分の徐々に幅広となる多段構造ここでは3段構造に形成され、高電圧動作時の電界集中点が分散される。更に本実施形態では、オーバーハング部分のNiの下面には、NiO片21Aが接触している。NiOはp型酸化物半導体として機能する。ゲート電極22のオーバーハング部分は、多段構造の最上段に位置し、ゲート電極22中で、ドレイン電極4に最も近接した部分であって、最も大きな電界集中が発生する。このオーバーハング部分に接触するp型酸化物半導体であるNiOの存在により、オーバーハング部分の横方向抵抗が増加し、ゲート端の電界強度が大幅に緩和する。以上により、電流コラプス現象が抑制される。更に本実施形態では、NiO片21Aは、ゲート電極22のオーバーハング部分の周辺のみを覆い、開口21Aaを有する帯状にNiOが残存してなるものであり、ゲート端の部位以外全てSiONが除去されている。これにより、NiO、NiO/SiN界面を介したリーク電流成分、及び容量成分が大幅に低減する。以上説明したように、本実施形態によれば、高電圧動作時においても電流コラプス現象を十分に抑制し、高耐圧及び高出力を実現する信頼性の高いAlGaN/GaNHEMTが得られる。第9の実施形態以下、第9の実施形態によるショットキー型のAlGaN/GaNHEMTについて説明する。なお、第1の実施形態によるAlGaN/GaNHEMTと同様の構成部材等については、同符号を付して詳しい説明を省略する。図16及び図17は、第9の実施形態によるAlGaN/GaNHEMTの製造方法における主要工程を示す概略断面図である。先ず、第1の実施形態の図1a~図1cの諸工程を経て、図16aに示すように、SiN膜5及びSiON膜6を形成する。続いて、図16bに示すように、SiON膜6を加工して、SiON膜6をドレイン電極4側のみに残してSiON層6Bを形成する。詳細には、SiON膜6の全面にレジストを塗布し、リソグラフィーによりレジストを加工する。これにより、SiON膜6のドレイン電極4側のみを覆うレジストマスクが形成される。このレジストマスクを用いて、SiON膜6を例えばフッ素系ガスをエッチングガスとして用いてドライエッチングする。このとき、SiON膜6と共にSiN膜5の表層を若干エッチングしても構わない。これにより、ドレイン電極4側のみを覆うようにSiON膜6が残存し、SiON層6Bが形成される。ここで、SiON層6Bの端部はゲート電極の形成予定位置のドレイン電極4側の端部となり、この端部からソース電極3側に広がる領域を開口6Baと称する。レジストマスクは、アッシング処理又は所定の薬液を用いたウェット処理により除去される。続いて、図17aに示すように、SiN膜5に開口5aを形成する。詳細には、開口6Baから露出するSiN膜5上を含むSiON層6Bの全面にレジストを塗布し、リソグラフィーによりレジストを加工する。これにより、開口6BaにおけるSiN膜5のゲート電極の形成予定位置を露出する開口を有するレジストマスクが形成される。このレジストマスクを用いて、SiN膜5を例えばフッ素系ガスをエッチングガスとして用いてドライエッチングする。これにより、SiN膜5のゲート電極の形成予定位置に開口5aが形成される。SiON層6Bの開口6Baの端部は、SiN膜5の開口5aのドレイン電極4側の端部よりもドレイン電極4側へ偏倚して形成される。開口5a,6Baが連通し、ゲート電極を形成するための開口が形成される。レジストマスクは、アッシング処理又は所定の薬液を用いたウェット処理により除去される。続いて、図17bに示すように、ゲート電極23を形成する。電極材料として例えばNi/Au下層がNi、上層がAuを用いる。電極形成には、蒸着法及びリフトオフ法に適した例えば庇構造2層レジストを用いる。このレジストをSiON層6B上及び開口5a内を含むSiN膜5上に塗布し、開口5aを含むゲート電極の形成予定位置を開口するレジストマスクを形成する。このレジストマスクを用いて、例えば蒸着法により、Ni/Auを堆積する。Niの厚みは30nm程度、Auの厚みは400nm程度とする。リフトオフ法により、庇構造のレジストマスク及びその上に堆積したNi/Auを除去する。これにより、開口5a内をゲートメタルで埋め込み化合物半導体層2の表面とショットキー接触する、ゲート電極23が形成される。ゲート電極23は、開口5a内を埋め込み、開口6Baの端部を超えてSiON層6A上に乗り上げるNiと、Ni上に堆積したAuとから、いわゆるオーバーハング形状に形成される。SiON層6B表面の開口6Baの端部周辺におけるゲート電極23のNiとの接触部分では、SiON膜6の酸素とゲート電極23のオーバーハング部分のNiとが反応し、薄い酸化膜であるNiO層23aが形成される。しかる後、ソース電極3及びドレイン電極4、ゲート電極23の電気的接続等の諸工程を経て、ショットキー型のAlGaN/GaNHEMTが形成される。本実施形態では、パッシベーション膜が酸素非含有のSiN膜5と、酸素含有のSiON層6Aとの積層構造に形成されている。パッシベーション膜としては、界面準位の少ない酸素非含有の絶縁膜が好適である。ショットキー面となる化合物半導体層2の表面は、酸素非含有のSiN膜5で直接的に覆われており、SiN膜5が主に保護膜としての機能を果たす。酸素含有のSiON層6AはSiN膜5によりショットキー面から離間しているため、ショットキー面に対して影響を及ぼす懸念はない。SiN膜5の開口5aと、開口5aのドレイン電極4側の端部よりもドレイン電極4側へ偏倚した端部を有するSiON層6Bの開口6Baとが連通し、開口5aを埋め込み開口6Baの端部を超えてSiON層6A上に乗り上げるオーバーハング形状のゲート電極23が形成される。この構成では、ゲート電極23は、開口5aを充填する部分、開口5aのドレイン電極4側の端部と開口6Baの端部との間を充填する部分、開口6Baの端部を超えてSiON層6A上に乗り上げるオーバーハング部分の徐々に幅広となる多段構造ここでは3段構造に形成され、高電圧動作時の電界集中点が分散される。更に本実施形態では、SiON層6Bの酸素とゲート電極23のオーバーハング部分のNiとが反応してNiO層23aが形成される。NiOはp型酸化物半導体として機能する。ゲート電極23のオーバーハング部分は、多段構造の最上段に位置し、ゲート電極23中で、ドレイン電極4に最も近接した部分であって、最も大きな電界集中が発生する。このオーバーハング部分に形成されたp型酸化物半導体であるNiO層23aの存在により、オーバーハング部分の横方向抵抗が増加し、ゲート端の電界強度が大幅に緩和する。以上により、電流コラプス現象が抑制される。更に本実施形態では、SiON層6Bは、SiN膜5上で、ドレイン電極4側のみを覆うようにSiONが残存してなるものであり、ゲート電極23とドレイン電極4との間以外全てSiONが除去されている。これにより、ゲート電極23とソース電極3との間における抵抗増加によるソース抵抗の増加を抑制することが可能となる。第10の実施形態以下、第10の実施形態によるショットキー型のAlGaN/GaNHEMTについて説明する。なお、第1の実施形態によるAlGaN/GaNHEMTと同様の構成部材等については、同符号を付して詳しい説明を省略する。図18及び図19は、第10の実施形態によるAlGaN/GaNHEMTの製造方法における主要工程を示す概略断面図である。先ず、第1の実施形態の図1a~図1cの諸工程を経て、図18aに示すように、SiN膜5及びSiON膜6を形成する。を形成する。続いて、図18bに示すように、SiON膜6の表層に酸素リッチ膜24を形成する。詳細には、SiON膜6の表面に酸素プラズマ処理を施す。これにより、SiON膜6の表層が酸化され、当該表層のみにSiONで酸素含有率の高い酸素リッチ膜24が形成される。続いて、図18cに示すように、酸素リッチ膜24及びSiON膜6に開口25を形成する。詳細には、酸素リッチ膜24の全面にレジストを塗布し、リソグラフィーによりレジストを加工する。これにより、酸素リッチ膜24のゲート電極の形成予定位置を露出する開口を有するレジストマスクが形成される。このレジストマスクを用いて、酸素リッチ膜24及びSiON膜6を例えばフッ素系ガスをエッチングガスとして用いてドライエッチングする。このとき、酸素リッチ膜24及びSiON膜6と共にSiN膜5の表層を若干エッチングしても構わない。これにより、酸素リッチ膜24及びSiON膜6のゲート電極の形成予定位置に開口25が形成される。レジストマスクは、アッシング処理又は所定の薬液を用いたウェット処理により除去される。続いて、図19aに示すように、SiN膜5に開口5aを形成する。詳細には、開口25から露出するSiN膜5上を含む酸素リッチ膜24の全面にレジストを塗布し、リソグラフィーによりレジストを加工する。これにより、開口25内におけるSiN膜5のゲート電極の形成予定位置を露出する開口を有するレジストマスクが形成される。このレジストマスクを用いて、SiN膜5を例えばフッ素系ガスをエッチングガスとして用いてドライエッチングする。これにより、SiN膜5のゲート電極の形成予定位置に開口5aが形成される。SiON膜6及び酸素リッチ膜24の開口25は、SiN膜5の開口5aよりも幅広となる。開口5a,25が連通し、ゲート電極を形成するための開口が形成される。レジストマスクは、アッシング処理又は所定の薬液を用いたウェット処理により除去される。続いて、図19bに示すように、ゲート電極26を形成する。電極材料として例えばNi/Au下層がNi、上層がAuを用いる。電極形成には、蒸着法及びリフトオフ法に適した例えば庇構造2層レジストを用いる。このレジストを開口5a,25内を含む酸素リッチ膜24上に塗布し、開口5a,25を含むゲート電極の形成予定位置を開口するレジストマスクを形成する。このレジストマスクを用いて、例えば蒸着法により、Ni/Auを堆積する。Niの厚みは30nm程度、Auの厚みは400nm程度とする。リフトオフ法により、庇構造のレジストマスク及びその上に堆積したNi/Auを除去する。これにより、開口5a,25内をゲートメタルで埋め込み化合物半導体層2の表面とショットキー接触する、ゲート電極26が形成される。ゲート電極26は、開口5a,25内を埋め込み酸素リッチ膜24上に乗り上げるNiと、Ni上に堆積したAuとから、いわゆるオーバーハング形状に形成される。酸素リッチ膜24表面の開口25の周辺におけるゲート電極26のNiとの接触部分では、酸素リッチ膜24の酸素とゲート電極26のオーバーハング部分のNiとが反応し、薄い酸化膜であるNiO層26aが形成される。しかる後、ソース電極3及びドレイン電極4、ゲート電極26の電気的接続等の諸工程を経て、ショットキー型のAlGaN/GaNHEMTが形成される。本実施形態では、パッシベーション膜が酸素非含有のSiN膜5と、表層に酸素リッチ膜24が形成された酸素含有のSiON膜6との積層構造に形成されている。パッシベーション膜としては、界面準位の少ない酸素非含有の絶縁膜が好適である。ショットキー面となる化合物半導体層2の表面は、酸素非含有のSiN膜5で直接的に覆われており、SiN膜5が主に保護膜としての機能を果たす。酸素含有のSiON膜6及び酸素リッチ膜24はSiN膜5によりショットキー面から離間しているため、ショットキー面に対して影響を及ぼす懸念はない。SiN膜5の開口5aと、開口5aよりも幅広のSiON膜6及び酸素リッチ膜24の開口25とが連通し、開口5a,25からなる開口内を埋め込むようにオーバーハング形状のゲート電極26が形成される。この構成では、ゲート電極26は、開口5aを充填する部分、開口25を充填する部分、及びオーバーハング部分の徐々に幅広となる多段構造ここでは3段構造に形成され、高電圧動作時の電界集中点が分散される。更に本実施形態では、酸素リッチ膜24の酸素とゲート電極26のオーバーハング部分のNiとが反応してNiO層26aが形成される。オーバーハング部分のNiは酸素含有率の高い酸素リッチ膜24と接触することから、Niの酸化が促進される。NiOはp型酸化物半導体として機能する。ゲート電極26のオーバーハング部分は、多段構造の最上段に位置し、ゲート電極26中で、ドレイン電極4に最も近接した部分であって、最も大きな電界集中が発生する。このオーバーハング部分に形成されたp型酸化物半導体であるNiO層26aの存在により、オーバーハング部分の横方向抵抗が増加し、ゲート端の電界強度が大幅に緩和する。以上により、酸素リッチ膜24の存在と相俟って、電流コラプス現象の更なる抑制が達成される。以上説明したように、本実施形態によれば、高電圧動作時においても電流コラプス現象を十分に抑制し、高耐圧及び高出力を実現する信頼性の高いAlGaN/GaNHEMTが得られる。第11の実施形態以下、第11の実施形態によるショットキー型のAlGaN/GaNHEMTについて説明する。なお、第1の実施形態によるAlGaN/GaNHEMTと同様の構成部材等については、同符号を付して詳しい説明を省略する。図20及び図21は、第11の実施形態によるAlGaN/GaNHEMTの製造方法における主要工程を示す概略断面図である。先ず、第1の実施形態の図1a~図1cの諸工程を経て、図20aに示すように、SiN膜5及びSiON膜6を形成する。を形成する。続いて、図20bに示すように、SiON膜6には開口6bを、SiN膜5には開口5aを、両開口を略同一の幅に同時形成する。詳細には、SiON膜6の全面にレジストを塗布し、リソグラフィーによりレジストを加工する。これにより、SiON膜6のゲート電極の形成予定位置を露出する開口27aを有するレジストマスク27が形成される。レジストマスク27を用いて、SiON膜6及びSiN膜5を例えばフッ素系ガスをエッチングガスとして用いてドライエッチングする。これにより、ゲート電極の形成予定位置に、SiON膜6には開口6bが、SiN膜5には開口5aが、両開口の幅が略同一に同時形成される。続いて、図21aに示すように、SiON膜6に開口6aを形成する。詳細には、引き続きレジストマスク27を用いて、例えばバッファードフッ酸BHFを用いたウェットエッチングを行う。本実施形態では、SiN膜5とSiON膜6とでBHFに対するエッチング速度が異なり、後者の方が前者よりもエッチング速度が速くなるように膜質が選択される。これにより、SiN膜5は殆どエッチングされず開口5aの幅は変わらないのに対して、SiON膜6はエッチングされて開口6bの幅が拡張され、開口5aよりも幅広の開口6aが形成される。レジストマスク27は、アッシング処理又は所定の薬液を用いたウェット処理により除去される。続いて、図21bに示すように、ゲート電極28を形成する。電極材料として例えばNi/Au下層がNi、上層がAuを用いる。電極形成には、蒸着法及びリフトオフ法に適した例えば庇構造2層レジストを用いる。このレジストを開口5a,6a内を含むSiON膜6上に塗布し、開口5a,6aを含むゲート電極の形成予定位置を開口するレジストマスクを形成する。このレジストマスクを用いて、例えば蒸着法により、Ni/Auを堆積する。Niの厚みは30nm程度、Auの厚みは400nm程度とする。リフトオフ法により、庇構造のレジストマスク及びその上に堆積したNi/Auを除去する。これにより、開口5a,6a内をゲートメタルで埋め込み化合物半導体層2の表面とショットキー接触する、ゲート電極28が形成される。ゲート電極28は、開口5a,6a内を埋め込みSiON膜6上に乗り上げるNiと、Ni上に堆積したAuとから、いわゆるオーバーハング形状に形成される。SiON膜6表面の開口6aの周辺におけるゲート電極28のNiとの接触部分では、SiON膜6の酸素とゲート電極28のオーバーハング部分のNiとが反応し、薄い酸化膜であるNiO層28aが形成される。しかる後、ソース電極3及びドレイン電極4、ゲート電極28の電気的接続等の諸工程を経て、ショットキー型のAlGaN/GaNHEMTが形成される。本実施形態では、パッシベーション膜が酸素非含有のSiN膜5と、酸素含有のSiON膜6との積層構造に形成されている。パッシベーション膜としては、界面準位の少ない酸素非含有の絶縁膜が好適である。ショットキー面となる化合物半導体層2の表面は、酸素非含有のSiN膜5で直接的に覆われており、SiN膜5が主に保護膜としての機能を果たす。酸素含有のSiON膜6はSiN膜5によりショットキー面から離間しているため、ショットキー面に対して影響を及ぼす懸念はない。SiN膜5の開口5aと、開口5aよりも幅広のSiON膜6の開口6aとが連通し、開口5a,6aからなる開口内を埋め込むようにオーバーハング形状のゲート電極28が形成される。この構成では、ゲート電極28は、開口5aを充填する部分、開口6aを充填する部分、及びオーバーハング部分の徐々に幅広となる多段構造ここでは3段構造に形成され、高電圧動作時の電界集中点が分散される。更に本実施形態では、SiON膜6の酸素とゲート電極28のオーバーハング部分のNiとが反応してNiO層28aが形成される。NiOはp型酸化物半導体として機能する。ゲート電極28のオーバーハング部分は、多段構造の最上段に位置し、ゲート電極28中で、ドレイン電極4に最も近接した部分であって、最も大きな電界集中が発生する。このオーバーハング部分に形成されたp型酸化物半導体であるNiO層28aの存在により、オーバーハング部分の横方向抵抗が増加し、ゲート端の電界強度が大幅に緩和する。以上により、電流コラプス現象が抑制される。以上説明したように、本実施形態によれば、高電圧動作時においても電流コラプス現象を十分に抑制し、高耐圧及び高出力を実現する信頼性の高いAlGaN/GaNHEMTが得られる。第12の実施形態以下、第12の実施形態によるショットキー型のAlGaN/GaNHEMTについて説明する。なお、第1の実施形態によるAlGaN/GaNHEMTと同様の構成部材等については、同符号を付して詳しい説明を省略する。図22及び図23は、第12の実施形態によるAlGaN/GaNHEMTの製造方法における主要工程を示す概略断面図である。先ず、第1の実施形態の図1a~図1cの諸工程を経て、図22aに示すように、SiN膜5及びSiON膜6を形成する。を形成する。続いて、図22bに示すように、SiON膜6には開口6bを、SiN膜5には凹部5bを、両者を略同一の幅に同時形成する。詳細には、SiON膜6の全面にレジストを塗布し、リソグラフィーによりレジストを加工する。これにより、SiON膜6のゲート電極の形成予定位置を露出する開口29aを有するレジストマスク29が形成される。レジストマスク29を用いて、SiON膜6及びSiN膜5を例えばフッ素系ガスをエッチングガスとして用いてドライエッチングする。ドライエッチングは、SiN膜5の途中まで、例えばSiN膜5が5nm程度の厚みだけ残るように行う。これにより、ゲート電極の形成予定位置に、SiON膜6には開口6bが、SiN膜5には凹部5bが、両者の幅が略同一に同時形成される。続いて、図23aに示すように、SiON膜6には開口6aを、SiN膜5には開口5aをそれぞれ形成する。詳細には、引き続きレジストマスク29を用いて、例えばバッファードフッ酸BHFを用いたウェットエッチングを行う。本実施形態では、SiN膜5とSiON膜6とでBHFに対するエッチング速度が異なり、後者の方が前者よりもエッチング速度が速くなるように膜質が選択される。これにより、SiN膜5は若干エッチングのエッチングにより電子供給層2dの表面の一部を露出する開口5aが形成され、SiON膜6はエッチングにより開口6bの幅が拡張され、開口5aよりも幅広の開口6aが形成される。レジストマスク29は、アッシング処理又は所定の薬液を用いたウェット処理により除去される。続いて、図23bに示すように、ゲート電極31を形成する。電極材料として例えばNi/Au下層がNi、上層がAuを用いる。電極形成には、蒸着法及びリフトオフ法に適した例えば庇構造2層レジストを用いる。このレジストを開口5a,6a内を含むSiON膜6上に塗布し、開口5a,6aを含むゲート電極の形成予定位置を開口するレジストマスクを形成する。このレジストマスクを用いて、例えば蒸着法により、Ni/Auを堆積する。Niの厚みは30nm程度、Auの厚みは400nm程度とする。リフトオフ法により、庇構造のレジストマスク及びその上に堆積したNi/Auを除去する。これにより、開口5a,6a内をゲートメタルで埋め込み化合物半導体層2の表面とショットキー接触する、ゲート電極31が形成される。ゲート電極31は、開口5a,6a内を埋め込みSiON膜6上に乗り上げるNiと、Ni上に堆積したAuとから、いわゆるオーバーハング形状に形成される。SiON膜6表面の開口6aの周辺におけるゲート電極31のNiとの接触部分では、SiON膜6の酸素とゲート電極31のオーバーハング部分のNiとが反応し、薄い酸化膜であるNiO層31aが形成される。しかる後、ソース電極3及びドレイン電極4、ゲート電極31の電気的接続等の諸工程を経て、ショットキー型のAlGaN/GaNHEMTが形成される。本実施形態では、パッシベーション膜が酸素非含有のSiN膜5と、酸素含有のSiON膜6との積層構造に形成されている。パッシベーション膜としては、界面準位の少ない酸素非含有の絶縁膜が好適である。ショットキー面となる化合物半導体層2の表面は、酸素非含有のSiN膜5で直接的に覆われており、SiN膜5が主に保護膜としての機能を果たす。酸素含有のSiON膜6はSiN膜5によりショットキー面から離間しているため、ショットキー面に対して影響を及ぼす懸念はない。SiN膜5の開口5aと、開口5aよりも幅広のSiON膜6の開口6aとが連通し、開口5a,6aからなる開口内を埋め込むようにオーバーハング形状のゲート電極31が形成される。この構成では、ゲート電極31は、開口5aを充填する部分、開口6aを充填する部分、及びオーバーハング部分の徐々に幅広となる多段構造ここでは3段構造に形成され、高電圧動作時の電界集中点が分散される。更に本実施形態では、SiON膜6の酸素とゲート電極31のオーバーハング部分のNiとが反応してNiO層31aが形成される。NiOはp型酸化物半導体として機能する。ゲート電極31のオーバーハング部分は、多段構造の最上段に位置し、ゲート電極31中で、ドレイン電極4に最も近接した部分であって、最も大きな電界集中が発生する。このオーバーハング部分に形成されたp型酸化物半導体であるNiO層31aの存在により、オーバーハング部分の横方向抵抗が増加し、ゲート端の電界強度が大幅に緩和する。以上により、電流コラプス現象が抑制される。更に本実施形態では、SiON膜6及びSiN膜5のドライエッチングの際に、SiN膜5を薄く残してショットキー面となる化合物半導体層2の表面を露出させないようにする。これにより、ショットキー面のドライエッチングによるダメージが大幅に低減する。以上説明したように、本実施形態によれば、高電圧動作時においても電流コラプス現象を十分に抑制し、高耐圧及び高出力を実現する信頼性の高いAlGaN/GaNHEMTが得られる。第13の実施形態以下、第13の実施形態によるショットキー型のAlGaN/GaNHEMTについて説明する。なお、第1の実施形態によるAlGaN/GaNHEMTと同様の構成部材等については、同符号を付して詳しい説明を省略する。図24及び図25は、第13の実施形態によるAlGaN/GaNHEMTの製造方法における主要工程を示す概略断面図である。先ず、第1の実施形態の図1a,bの諸工程を経て、図24aに示すように、化合物半導体層2上にソース電極3及びドレイン電極4を形成する。続いて、図24bに示すように、化合物半導体層2の表面を保護するパッシベーション膜を形成する。パッシベーション膜は、酸素を含有しない酸素非含有の下層絶縁膜、ここではSiNSi3N4膜5と、酸素を含有する酸素含有の上層絶縁膜、ここではSiO2膜32との積層構造とされる。詳細には、化合物半導体層2の全面にSiNを、プラズマCVD法又はスパッタ法等により例えば2nm程度~200nm、例えば20nm程度の厚みに堆積し、SiN膜5を形成する。引き続き、SiN膜5上にSiO2を、プラズマCVD法又はスパッタ法等により例えば2nm程度~200nm、例えば20nm程度の厚みに堆積し、SiO2膜32を形成する。以上により、SiN膜5及びSiO2膜32が積層されてなるパッシベーション膜が形成される。続いて、図24cに示すように、SiO2膜32に開口32aを形成する。詳細には、SiO2膜32の全面にレジストを塗布し、リソグラフィーによりレジストを加工する。これにより、SiO2膜32のゲート電極の形成予定位置を露出する開口を有するレジストマスクが形成される。このレジストマスクを用いて、SiO2膜32を例えばフッ素系ガスをエッチングガスとして用いてドライエッチングする。このとき、SiO2膜32と共にSiN膜5の表層を若干エッチングしても構わない。これにより、SiO2膜32のゲート電極の形成予定位置に開口32aが形成される。レジストマスクは、アッシング処理又は所定の薬液を用いたウェット処理により除去される。続いて、図25aに示すように、SiN膜5に開口5aを形成する。詳細には、開口6aから露出するSiN膜5上を含むSiO2膜32の全面にレジストを塗布し、リソグラフィーによりレジストを加工する。これにより、開口6a内におけるSiN膜5のゲート電極の形成予定位置を露出する開口を有するレジストマスクが形成される。このレジストマスクを用いて、SiN膜5を例えばフッ素系ガスをエッチングガスとして用いてドライエッチングする。これにより、SiN膜5のゲート電極の形成予定位置に開口5aが形成される。SiO2膜32の開口32aは、SiN膜5の開口5aよりも幅広となる。開口5a,32aが連通し、ゲート電極を形成するための開口が形成される。レジストマスクは、アッシング処理又は所定の薬液を用いたウェット処理により除去される。続いて、図25bに示すように、ゲート電極33を形成する。電極材料として例えばNi/Au下層がNi、上層がAuを用いる。電極形成には、蒸着法及びリフトオフ法に適した例えば庇構造2層レジストを用いる。このレジストを開口5a,32a内を含むSiO2膜32上に塗布し、開口5a,32aを含むゲート電極の形成予定位置を開口するレジストマスクを形成する。このレジストマスクを用いて、例えば蒸着法により、Ni/Auを堆積する。Niの厚みは30nm程度、Auの厚みは400nm程度とする。リフトオフ法により、庇構造のレジストマスク及びその上に堆積したNi/Auを除去する。これにより、開口5a,32a内をゲートメタルで埋め込み化合物半導体層2の表面とショットキー接触する、ゲート電極33が形成される。ゲート電極33は、開口5a,32a内を埋め込みSiO2膜32上に乗り上げるNiと、Ni上に堆積したAuとから、いわゆるオーバーハング形状に形成される。SiO2膜32表面の開口32aの周辺におけるゲート電極33のNiとの接触部分では、SiO2膜32の酸素とゲート電極33のオーバーハング部分のNiとが反応し、薄い酸化膜であるNiO層33aが形成される。しかる後、ソース電極3及びドレイン電極4、ゲート電極33の電気的接続等の諸工程を経て、ショットキー型のAlGaN/GaNHEMTが形成される。本実施形態では、パッシベーション膜が酸素非含有のSiN膜5と、酸素含有率の高いSiO2膜32との積層構造に形成されている。パッシベーション膜としては、界面準位の少ない酸素非含有の絶縁膜が好適である。ショットキー面となる化合物半導体層2の表面は、酸素非含有のSiN膜5で直接的に覆われており、SiN膜5が主に保護膜としての機能を果たす。酸素含有のSiO2膜32はSiN膜5によりショットキー面から離間しているため、ショットキー面に対して影響を及ぼす懸念はない。SiN膜5の開口5aと、開口5aよりも幅広のSiO2膜32の開口32aとが連通し、開口5a,32aからなる開口内を埋め込むようにオーバーハング形状のゲート電極33が形成される。この構成では、ゲート電極33は、開口5aを充填する部分、開口32aを充填する部分、及びオーバーハング部分の徐々に幅広となる多段構造ここでは3段構造に形成され、高電圧動作時の電界集中点が分散される。更に本実施形態では、SiO2膜32の酸素とゲート電極33のオーバーハング部分のNiとが反応してNiO層33aが形成される。オーバーハング部分のNiは酸素含有率の高いSiO2膜32と接触することから、Niの酸化が促進される。NiOはp型酸化物半導体として機能する。ゲート電極33のオーバーハング部分は、多段構造の最上段に位置し、ゲート電極33中で、ドレイン電極4に最も近接した部分であって、最も大きな電界集中が発生する。このオーバーハング部分に形成されたp型酸化物半導体であるNiO層33aの存在により、オーバーハング部分の横方向抵抗が増加し、ゲート端の電界強度が大幅に緩和する。以上により、SiO2膜32の存在と相俟って、電流コラプス現象の更なる抑制が達成される。以上説明したように、本実施形態によれば、高電圧動作時においても電流コラプス現象を十分に抑制し、高耐圧及び高出力を実現する信頼性の高いAlGaN/GaNHEMTが得られる。第14の実施形態以下、第14の実施形態によるショットキー型のAlGaN/GaNHEMTについて説明する。なお、第1の実施形態によるAlGaN/GaNHEMTと同様の構成部材等については、同符号を付して詳しい説明を省略する。図26は、第14の実施形態によるAlGaN/GaNHEMTの製造方法における主要工程を示す概略断面図である。先ず、第1の実施形態の図1a~図2bの諸工程を経て、図26aに示すように、SiN膜5に開口5aを形成する。続いて、図26bに示すように、ゲート電極34を形成する。電極材料として例えばCuを用いる。電極形成には、蒸着法及びリフトオフ法に適した例えば庇構造2層レジストを用いる。このレジストを開口5a,6a内を含むSiON膜6上に塗布し、開口5a,6aを含むゲート電極の形成予定位置を開口するレジストマスクを形成する。このレジストマスクを用いて、例えば蒸着法により、Cuを堆積する。Cuの厚みは300nm程度とする。リフトオフ法により、庇構造のレジストマスク及びその上に堆積したCuを除去する。これにより、開口5a,6a内をゲートメタルで埋め込み化合物半導体層2の表面とショットキー接触する、ゲート電極34が形成される。ゲート電極34は、開口5a,6a内を埋め込みSiON膜6上に乗り上げるCuにより、いわゆるオーバーハング形状に形成される。SiON膜6表面の開口6aの周辺におけるゲート電極34との接触部分では、SiON膜6の酸素とゲート電極34のオーバーハング部分のCuとが反応し、薄い酸化膜であるCuO層34aが形成される。しかる後、ソース電極3及びドレイン電極4、ゲート電極34の電気的接続等の諸工程を経て、ショットキー型のAlGaN/GaNHEMTが形成される。本実施形態では、パッシベーション膜が酸素非含有のSiN膜5と、酸素含有のSiON膜6との積層構造に形成されている。パッシベーション膜としては、界面準位の少ない酸素非含有の絶縁膜が好適である。ショットキー面となる化合物半導体層2の表面は、酸素非含有のSiN膜5で直接的に覆われており、SiN膜5が主に保護膜としての機能を果たす。酸素含有のSiON膜6はSiN膜5によりショットキー面から離間しているため、ショットキー面に対して影響を及ぼす懸念はない。SiN膜5の開口5aと、開口5aよりも幅広のSiON膜6の開口6aとが連通し、開口5a,6aからなる開口内を埋め込むようにオーバーハング形状のゲート電極34が形成される。この構成では、ゲート電極34は、開口5aを充填する部分、開口6aを充填する部分、及びオーバーハング部分の徐々に幅広となる多段構造ここでは3段構造に形成され、高電圧動作時の電界集中点が分散される。更に本実施形態では、SiON膜6の酸素とゲート電極34のオーバーハング部分のCuとが反応してCuO層34aが形成される。CuOはp型酸化物半導体として機能する。ゲート電極34のオーバーハング部分は、多段構造の最上段に位置し、ゲート電極34中で、ドレイン電極4に最も近接した部分であって、最も大きな電界集中が発生する。このオーバーハング部分に形成されたp型酸化物半導体であるCuO層34aの存在により、オーバーハング部分の横方向抵抗が増加し、ゲート端の電界強度が大幅に緩和する。以上により、電流コラプス現象が抑制される。以上説明したように、本実施形態によれば、高電圧動作時においても電流コラプス現象を十分に抑制し、高耐圧及び高出力を実現する信頼性の高いAlGaN/GaNHEMTが得られる。第15の実施形態以下、第15の実施形態によるショットキー型のAlGaN/GaNHEMTについて説明する。なお、第1の実施形態によるAlGaN/GaNHEMTと同様の構成部材等については、同符号を付して詳しい説明を省略する。図27及び図28は、第15の実施形態によるAlGaN/GaNHEMTの製造方法を工程順に示す概略断面図である。先ず、図27aに示すように、成長用基板として例えば半絶縁性のSiC基板1上に、化合物半導体の積層構造である化合物半導体層10を形成する。成長用基板としては、SiC基板の代わりに、Si基板、サファイア基板、GaAs基板、GaN基板等を用いても良い。また、基板の導電性としては、半絶縁性、導電性を問わない。化合物半導体層10は、バッファ層2a、電子走行層2b、中間層2c、電子供給層2d、及びキャップ層2eを有して構成される。完成したAlGaN/GaNHEMTでは、その動作時において、電子走行層2bの電子供給層2d正確には中間層2cとの界面近傍に2次元電子ガス2DEGが発生する。この2DEGは、電子走行層2b及び電子供給層2dの自発分極と相俟って、電子走行層2bの化合物半導体ここではGaNと電子供給層2dの化合物半導体ここではAlGaNとの格子定数の相違に起因した歪みによるピエゾ分極に基づいて生成される。詳細には、SiC基板1上に、例えばMOVPE法により、以下の各化合物半導体を成長する。MOVPE法の代わりに、MBE法等を用いても良い。SiC基板1上に、バッファ層2a、電子走行層2b、中間層2c、電子供給層2d、及びキャップ層2eとなる各化合物半導体を順次成長する。バッファ層2aは、Si基板1上に、AlNを0.1μm程度の厚みに成長することで形成される。電子走行層2bは、i-GaNを1μm程度~3μm程度の厚みに成長することで形成される。中間層2cは、i-AlGaNを5nm程度の厚みに成長することで形成される。電子供給層2dは、n-AlGaNを30nm程度の厚みに成長することで形成される。キャップ層2eは、n-GaNを10nm程度の厚みに成長することで形成される。中間層2cは形成しない場合もある。電子供給層は、i-AlGaNを形成するようにしても良い。GaNの成長には、原料ガスとしてGa源であるトリメチルガリウムTMGaガス及びアンモニアNH3ガスの混合ガスを用いる。AlGaNの成長には、原料ガスとしてTMAlガス、TMGaガス及びNH3ガスの混合ガスを用いる。成長する化合物半導体層に応じて、TMAlガス、TMGaガスの供給の有無及び流量を適宜設定する。共通原料であるNH3ガスの流量は、100sccm~10slm程度とする。また、成長圧力は50Torr~300Torr程度、成長温度は1000°C~1200°C程度とする。AlGaN,GaNをn型として成長する際、即ち電子供給層2dn-AlGaN及びキャップ層2en-GaNの形成には、n型不純物をAlGaN,GaNの原料ガスに添加する。ここでは、例えばSiを含む例えばシランSiH4ガスを所定の流量で原料ガスに添加し、AlGaN,GaNにSiをドーピングする。Siのドーピング濃度は、1×1018/cm3程度~1×1020/cm3程度、例えば2×1018/cm3程度とする。続いて、素子分離構造を形成する。詳細には、化合物半導体層10の素子分離領域に例えばアルゴンArを注入する。これにより、化合物半導体層10及びSiC基板1の表層部分に素子分離構造が形成される。素子分離構造により、化合物半導体層10上で活性領域が画定される。なお、素子分離は、上記の注入法の代わりに、例えばSTIShallowTrenchIsolation法を用いて行っても良い。続いて、図27bに示すように、ソース電極3及びドレイン電極4を形成する。詳細には、先ず、化合物半導体層10の表面におけるソース電極及びドレイン電極の形成予定位置電極形成予定位置に電極溝2eA,2eBを形成する。化合物半導体層10の表面にレジストを塗布する。レジストをリソグラフィーにより加工し、レジストに、電極形成予定位置に相当する化合物半導体層10の表面を露出する開口を形成する。以上により、当該開口を有するレジストマスクが形成される。このレジストマスクを用いて、電子供給層2dの表面が露出するまで、キャップ層2eの電極形成予定位置をドライエッチングして除去する。これにより、電子供給層2dの表面の電極形成予定位置を露出する電極溝2eA,2eBが形成される。エッチング条件としては、Ar等の不活性ガス及びCl2等の塩素系ガスをエッチングガスとして用い、例えばCl2を流量30sccm、圧力を2Pa、RF投入電力を20Wとする。なお、電極溝2eA,2eBは、キャップ層2eの途中までエッチングして形成しても、また電子供給層2d以降までエッチングして形成しても良い。レジストマスクは、灰化処理等により除去される。ソース電極及びドレイン電極を形成するためのレジストマスクを形成する。ここでは、蒸着法及びリフトオフ法に適した例えば庇構造2層レジストを用いる。このレジストを化合物半導体層10上に塗布し、電極溝2eA,2eBを露出する開口を形成する。以上により、当該開口を有するレジストマスクが形成される。このレジストマスクを用いて、電極材料として、例えばTa/Al下層がTa、上層がAlを、例えば蒸着法により、電極溝2eA,2eBを露出する開口内を含むレジストマスク上に堆積する。Taの厚みは20nm程度、Alの厚みは200nm程度とする。リフトオフ法により、レジストマスク及びその上に堆積したTa/Alを除去する。その後、SiC基板1を、例えば窒素雰囲気中において400°C~1000°C程度の温度、例えば550°C程度で熱処理し、残存したTa/Alを電子供給層2dとオーミックコンタクトさせる。Ta/Alの電子供給層2dとのオーミックコンタクトが得られるのであれば、熱処理が不要な場合もある。以上により、電極溝2eA,2eBを電極材料の一部で埋め込むソース電極3及びドレイン電極4が形成される。続いて、図27cに示すように、化合物半導体層10の表面を保護するパッシベーション膜を形成する。パッシベーション膜は、酸素を含有しない酸素非含有の下層絶縁膜、ここではSiNSi3N4膜5と、酸素を含有する酸素含有の上層絶縁膜、ここではSiON膜6との積層構造とされる。詳細には、化合物半導体層10の全面にSiNを、プラズマCVD法又はスパッタ法等により例えば2nm程度~200nm、例えば20nm程度の厚みに堆積し、SiN膜5を形成する。引き続き、SiN膜5上にSiONを、プラズマCVD法又はスパッタ法等により例えば2nm程度~200nm、例えば20nm程度の厚みに堆積し、SiON膜6を形成する。以上により、SiN膜5及びSiON膜6が積層されてなるパッシベーション膜が形成される。続いて、図28aに示すように、SiON膜6に開口6aを形成する。詳細には、SiON膜6の全面にレジストを塗布し、リソグラフィーによりレジストを加工する。これにより、SiON膜6のゲート電極の形成予定位置を露出する開口を有するレジストマスクが形成される。このレジストマスクを用いて、SiON膜6を例えばフッ素系ガスをエッチングガスとして用いてドライエッチングする。このとき、SiON膜6と共にSiN膜5の表層を若干エッチングしても構わない。これにより、SiON膜6のゲート電極の形成予定位置に開口6aが形成される。レジストマスクは、アッシング処理又は所定の薬液を用いたウェット処理により除去される。続いて、図28bに示すように、SiN膜5に開口5aを形成する。詳細には、開口6aから露出するSiN膜5上を含むSiON膜6の全面にレジストを塗布し、リソグラフィーによりレジストを加工する。これにより、開口6a内におけるSiN膜5のゲート電極の形成予定位置を露出する開口を有するレジストマスクが形成される。このレジストマスクを用いて、SiN膜5を例えばフッ素系ガスをエッチングガスとして用いてドライエッチングする。これにより、SiN膜5のゲート電極の形成予定位置に開口5aが形成される。SiON膜6の開口6aは、SiN膜5の開口5aよりも幅広となる。開口5a,6aが連通し、ゲート電極を形成するための開口が形成される。レジストマスクは、アッシング処理又は所定の薬液を用いたウェット処理により除去される。続いて、図28cに示すように、ゲート電極35を形成する。電極材料として例えばNi/Au下層がNi、上層がAuを用いる。電極形成には、蒸着法及びリフトオフ法に適した例えば庇構造2層レジストを用いる。このレジストを開口5a,6a内を含むSiON膜6上に塗布し、開口5a,6aを含むゲート電極の形成予定位置を開口するレジストマスクを形成する。このレジストマスクを用いて、例えば蒸着法により、Ni/Auを堆積する。Niの厚みは30nm程度、Auの厚みは400nm程度とする。リフトオフ法により、庇構造のレジストマスク及びその上に堆積したNi/Auを除去する。これにより、開口5a,6a内をゲートメタルで埋め込み化合物半導体層10の表面とショットキー接触する、ゲート電極35が形成される。ゲート電極35は、開口5a,6a内を埋め込みSiON膜6上に乗り上げるNiと、Ni上に堆積したAuとから、いわゆるオーバーハング形状に形成される。SiON膜6表面の開口6aの周辺におけるゲート電極35のNiとの接触部分では、SiON膜6の酸素とゲート電極35のオーバーハング部分のNiとが反応し、薄い酸化膜であるNiO層35aが形成される。しかる後、ソース電極3及びドレイン電極4、ゲート電極35の電気的接続等の諸工程を経て、ショットキー型のAlGaN/GaNHEMTが形成される。本実施形態では、パッシベーション膜が酸素非含有のSiN膜5と、酸素含有のSiON膜6との積層構造に形成されている。パッシベーション膜としては、界面準位の少ない酸素非含有の絶縁膜が好適である。ショットキー面となる化合物半導体層10の表面は、酸素非含有のSiN膜5で直接的に覆われており、SiN膜5が主に保護膜としての機能を果たす。酸素含有のSiON膜6はSiN膜5によりショットキー面から離間しているため、ショットキー面に対して影響を及ぼす懸念はない。SiN膜5の開口5aと、開口5aよりも幅広のSiON膜6の開口6aとが連通し、開口5a,6aからなる開口内を埋め込むようにオーバーハング形状のゲート電極35が形成される。この構成では、ゲート電極35は、開口5aを充填する部分、開口6aを充填する部分、及びオーバーハング部分の徐々に幅広となる多段構造ここでは3段構造に形成され、高電圧動作時の電界集中点が分散される。更に本実施形態では、SiON膜6の酸素とゲート電極35のオーバーハング部分のNiとが反応してNiO層35aが形成される。NiOはp型酸化物半導体として機能する。ゲート電極35のオーバーハング部分は、多段構造の最上段に位置し、ゲート電極35中で、ドレイン電極4に最も近接した部分であって、最も大きな電界集中が発生する。このオーバーハング部分に形成されたp型酸化物半導体であるNiO層35aの存在により、オーバーハング部分の横方向抵抗が増加し、ゲート端の電界強度が大幅に緩和する。以上により、電流コラプス現象が抑制される。以上説明したように、本実施形態によれば、高電圧動作時においても電流コラプス現象を十分に抑制し、高耐圧及び高出力を実現する信頼性の高いAlGaN/GaNHEMTが得られる。第16の実施形態以下、第16の実施形態によるショットキー型のInAlN/GaNHEMTについて説明する。なお、第1の実施形態によるAlGaN/GaNHEMTと同様の構成部材等については、同符号を付して詳しい説明を省略する。図29及び図30は、第16の実施形態によるInAlN/GaNHEMTの製造方法を工程順に示す概略断面図である。先ず、図29aに示すように、成長用基板として例えば半絶縁性のSiC基板1上に、化合物半導体の積層構造である化合物半導体層20を形成する。成長用基板としては、SiC基板の代わりに、Si基板、サファイア基板、GaAs基板、GaN基板等を用いても良い。また、基板の導電性としては、半絶縁性、導電性を問わない。化合物半導体層20は、バッファ層20a、電子走行層20b、中間層20c、及び電子供給層20dを有して構成される。完成したInAlN/GaNHEMTでは、その動作時において、電子走行層20bの電子供給層20d正確には中間層20cとの界面近傍に2次元電子ガス2DEGが発生する。InAlN/GaNHEMTでは、ピエゾ分極は殆ど発生しないが、電子供給層20dのInAlNが強い自発分極を有しており、電子走行層20bの自発分極と相俟って、主に当該自発分極に基づいて2DEGが生成される。詳細には、SiC基板1上に、例えばMOVPE法により、以下の各化合物半導体を成長する。MOVPE法の代わりに、MBE法等を用いても良い。SiC基板1上に、バッファ層20a、電子走行層20b、中間層20c、及び電子供給層20dとなる各化合物半導体を順次成長する。バッファ層20aは、Si基板1上に、AlNを0.1μm程度の厚みに成長することで形成される。電子走行層20bは、i-GaNを1μm程度~3μm程度の厚みに成長することで形成される。中間層20cは、i-InAlNを5nm程度の厚みに成長することで形成される。電子供給層20dは、i-InAlNを30nm程度の厚みに成長することで形成される。中間層20cは形成しない場合もある。GaNの成長には、原料ガスとしてGa源であるトリメチルガリウムTMGaガス及びアンモニアNH3ガスの混合ガスを用いる。InAlNの成長には、原料ガスとしてトリメチルインジウムTMInガス、TMAlガス、及びNH3ガスの混合ガスを用いる。成長する化合物半導体層に応じて、TMGaガス、TMInガス、TMAlガスの供給の有無及び流量を適宜設定する。共通原料であるNH3ガスの流量は、100sccm~10slm程度とする。また、成長圧力は50Torr~300Torr程度、成長温度は1000°C~1200°C程度とする。続いて、素子分離構造を形成する。詳細には、化合物半導体層2の素子分離領域に例えばアルゴンArを注入する。これにより、化合物半導体層2及びSiC基板1の表層部分に素子分離構造が形成される。素子分離構造により、化合物半導体層2上で活性領域が画定される。なお、素子分離は、上記の注入法の代わりに、例えばSTIShallowTrenchIsolation法を用いて行っても良い。続いて、図29bに示すように、ソース電極36及びドレイン電極37を形成する。電極材料として例えばTa/Al下層がTa、上層がAlを用いる。電極形成には、蒸着法及びリフトオフ法に適した例えば庇構造2層レジストを用いる。このレジストを化合物半導体層20上に塗布し、ソース電極及びドレイン電極の各形成予定位置を開口するレジストマスクを形成する。このレジストマスクを用いて、例えば蒸着法により、Ta/Alを堆積する。Taの厚みは20nm程度、Alの厚みは200nm程度とする。リフトオフ法により、庇構造のレジストマスク及びその上に堆積したTa/Alを除去する。その後、SiC基板1を、例えば窒素雰囲気中において400°C~1000°C、例えば550°C程度で熱処理し、残存したTa/Alを電子供給層20dとオーミックコンタクトさせる。以上により、Ta/Alからなるソース電極36及びドレイン電極37が形成される。続いて、図29cに示すように、化合物半導体層20の表面を保護するパッシベーション膜を形成する。パッシベーション膜は、酸素を含有しない酸素非含有の下層絶縁膜、ここではSiNSi3N4膜5と、酸素を含有する酸素含有の上層絶縁膜、ここではSiON膜6との積層構造とされる。詳細には、化合物半導体層20の全面にSiNを、プラズマCVD法又はスパッタ法等により例えば2nm程度~200nm、例えば20nm程度の厚みに堆積し、SiN膜5を形成する。引き続き、SiN膜5上にSiONを、プラズマCVD法又はスパッタ法等により例えば2nm程度~200nm、例えば20nm程度の厚みに堆積し、SiON膜6を形成する。以上により、SiN膜5及びSiON膜6が積層されてなるパッシベーション膜が形成される。続いて、図30aに示すように、SiON膜6に開口6aを形成する。詳細には、SiON膜6の全面にレジストを塗布し、リソグラフィーによりレジストを加工する。これにより、SiON膜6のゲート電極の形成予定位置を露出する開口を有するレジストマスクが形成される。このレジストマスクを用いて、SiON膜6を例えばフッ素系ガスをエッチングガスとして用いてドライエッチングする。このとき、SiON膜6と共にSiN膜5の表層を若干エッチングしても構わない。これにより、SiON膜6のゲート電極の形成予定位置に開口6aが形成される。レジストマスクは、アッシング処理又は所定の薬液を用いたウェット処理により除去される。続いて、図30bに示すように、SiN膜5に開口5aを形成する。詳細には、開口6aから露出するSiN膜5上を含むSiON膜6の全面にレジストを塗布し、リソグラフィーによりレジストを加工する。これにより、開口6a内におけるSiN膜5のゲート電極の形成予定位置を露出する開口を有するレジストマスクが形成される。このレジストマスクを用いて、SiN膜5を例えばフッ素系ガスをエッチングガスとして用いてドライエッチングする。これにより、SiN膜5のゲート電極の形成予定位置に開口5aが形成される。SiON膜6の開口6aは、SiN膜5の開口5aよりも幅広となる。開口5a,6aが連通し、ゲート電極を形成するための開口が形成される。レジストマスクは、アッシング処理又は所定の薬液を用いたウェット処理により除去される。続いて、図30cに示すように、ゲート電極38を形成する。電極材料として例えばNi/Au下層がNi、上層がAuを用いる。電極形成には、蒸着法及びリフトオフ法に適した例えば庇構造2層レジストを用いる。このレジストを開口5a,6a内を含むSiON膜6上に塗布し、開口5a,6aを含むゲート電極の形成予定位置を開口するレジストマスクを形成する。このレジストマスクを用いて、例えば蒸着法により、Ni/Auを堆積する。Niの厚みは30nm程度、Auの厚みは400nm程度とする。リフトオフ法により、庇構造のレジストマスク及びその上に堆積したNi/Auを除去する。これにより、開口5a,6a内をゲートメタルで埋め込み化合物半導体層20の表面とショットキー接触する、ゲート電極38が形成される。ゲート電極38は、開口5a,6a内を埋め込みSiON膜6上に乗り上げるNiと、Ni上に堆積したAuとから、いわゆるオーバーハング形状に形成される。SiON膜6表面の開口6aの周辺におけるゲート電極38のNiとの接触部分では、SiON膜6の酸素とゲート電極38のオーバーハング部分のNiとが反応し、薄い酸化膜であるNiO層38aが形成される。しかる後、ソース電極3及びドレイン電極4、ゲート電極38の電気的接続等の諸工程を経て、ショットキー型のAlGaN/GaNHEMTが形成される。本実施形態では、パッシベーション膜が酸素非含有のSiN膜5と、酸素含有のSiON膜6との積層構造に形成されている。パッシベーション膜としては、界面準位の少ない酸素非含有の絶縁膜が好適である。ショットキー面となる化合物半導体層20の表面は、酸素非含有のSiN膜5で直接的に覆われており、SiN膜5が主に保護膜としての機能を果たす。酸素含有のSiON膜6はSiN膜5によりショットキー面から離間しているため、ショットキー面に対して影響を及ぼす懸念はない。SiN膜5の開口5aと、開口5aよりも幅広のSiON膜6の開口6aとが連通し、開口5a,6aからなる開口内を埋め込むようにオーバーハング形状のゲート電極38が形成される。この構成では、ゲート電極38は、開口5aを充填する部分、開口6aを充填する部分、及びオーバーハング部分の徐々に幅広となる多段構造ここでは3段構造に形成され、高電圧動作時の電界集中点が分散される。更に本実施形態では、SiON膜6の酸素とゲート電極38のオーバーハング部分のNiとが反応してNiO層38aが形成される。NiOはp型酸化物半導体として機能する。ゲート電極38のオーバーハング部分は、多段構造の最上段に位置し、ゲート電極38中で、ドレイン電極4に最も近接した部分であって、最も大きな電界集中が発生する。このオーバーハング部分に形成されたp型酸化物半導体であるNiO層38aの存在により、オーバーハング部分の横方向抵抗が増加し、ゲート端の電界強度が大幅に緩和する。以上により、電流コラプス現象が抑制される。以上説明したように、本実施形態によれば、高電圧動作時においても電流コラプス現象を十分に抑制し、高耐圧及び高出力を実現する信頼性の高いInAlN/GaNHEMTが得られる。なお、上記の諸実施形態では、パッシベーション膜を下層絶縁膜と上層絶縁膜との2層構造とした場合を例示したが、これに限定されるものではない。化合物半導体層と接触する膜が酸素非含有の絶縁膜であり、ゲート電極のオーバーハング部分と接触する膜が酸素含有の絶縁膜であれば、パッシベーション膜を3層以上の多層構造に形成しても良い。また、上記の諸実施形態では、パッシベーション膜を構成する酸素含有の上層絶縁膜として、Al2O3膜を用いても良い。また、AlGaN/GaNHEMT、InAlN/GaNHEMT以外に、例えば、電子供給層をi-InAlGaNで形成する等としたInAlGaN/GaNHEMT等にも適用できる。また、上記の諸実施形態における化合物半導体のエピタキシャル構造は一例であり、電界効果トランジスタであれば他の如何なる構造でも適用可能である。また、上記の諸実施形態におけるソース電極及びドレイン電極の層構造は一例であり、単層多層を問わず他の層構造であっても問題なく、また各電極の形成方法についても、一例であり、他の如何なる形成方法でも問題ない。第17の実施形態本実施形態では、第1~第15の実施形態によるAlGaN/GaNHEMTから選ばれた1種、又は第16の実施形態によるInAlN/GaNHEMTを備えた電源装置を開示する。図31は、第17の実施形態による電源装置の概略構成を示す結線図である。本実施形態による電源装置は、高圧の一次側回路41及び低圧の二次側回路42と、一次側回路41と二次側回路42との間に配設されるトランス43とを備えて構成される。一次側回路41は、交流電源44と、いわゆるブリッジ整流回路45と、複数ここでは4つのスイッチング素子46a,46b,46c,46dとを備えて構成される。また、ブリッジ整流回路45は、スイッチング素子46eを有している。二次側回路42は、複数ここでは3つのスイッチング素子47a,47b,47cを備えて構成される。本実施形態では、一次側回路41のスイッチング素子46a,46b,46c,46d,46eが、第1~第15の実施形態によるAlGaN/GaNHEMTから選ばれた1種、又は第16の実施形態によるInAlN/GaNHEMTとされている。一方、二次側回路42のスイッチング素子47a,47b,47cは、シリコンを用いた通常のMISFETとされている。本実施形態では、高電圧動作時においても電流コラプス現象を十分に抑制し、高耐圧及び高出力を実現する信頼性の高いAlGaN/GaNHEMT又はInAlN/GaNHEMTを、高圧回路に適用する。これにより、信頼性の高い大電力の電源回路が実現する。第18の実施形態本実施形態では、第1~第15の実施形態によるAlGaN/GaNHEMTから選ばれた1種、又は第16の実施形態によるInAlN/GaNHEMTを適用した高周波増幅器を開示する。図32は、第18の実施形態による高周波増幅器の概略構成を示す結線図である。本実施形態による高周波増幅器は、ディジタルプレディストーション回路51と、ミキサー52a,52bと、パワーアンプ53とを備えて構成される。ディジタルプレディストーション回路51は、入力信号の非線形歪みを補償するものである。ミキサー52aは、非線形歪みが補償された入力信号と交流信号をミキシングするものである。パワーアンプ53は、交流信号とミキシングされた入力信号を増幅するものであり、第1~第15の実施形態によるAlGaN/GaNHEMTから選ばれた1種、又は第16の実施形態によるInAlN/GaNHEMTを有している。なお図32では、例えばスイッチの切り替えにより、出力側の信号をミキサー52bで交流信号とミキシングしてディジタルプレディストーション回路51に送出できる構成とされている。本実施形態では、高電圧動作時においても電流コラプス現象を十分に抑制し、高耐圧及び高出力を実現する信頼性の高いAlGaN/GaNHEMT又はInAlN/GaNHEMTを、高周波増幅器に適用する。これにより、信頼性の高い高耐圧の高周波増幅器が実現する。以下、化合物半導体装置及びその製造方法の諸態様を付記としてまとめて記載する。付記1化合物半導体層と、開口を有し、前記化合物半導体層上を覆う保護膜と、前記開口を埋め込み、前記化合物半導体層上に乗り上げる形状の電極とを含み、前記保護膜は、酸素非含有の下層絶縁膜と、酸素含有の上層絶縁膜との積層構造を有しており、前記開口は、前記下層絶縁膜に形成された第1の開口と、前記上層絶縁膜に形成された前記第1の開口よりも幅広の第2の開口とが連通してなることを特徴とする化合物半導体装置。付記2前記上層絶縁膜と前記電極との間に、両者が反応してなる酸化膜が形成されていることを特徴とする付記1に記載の化合物半導体装置。付記3前記酸化膜は、NiO又はCuOであることを特徴とする付記2に記載の化合物半導体装置。付記4前記上層絶縁膜は、SiON,SiO2,Al2O3から選ばれた少なくとも1種であることを特徴とする付記1~3のいずれか1項に記載の化合物半導体装置。付記5前記上層絶縁膜は、NiOを含むことを特徴とする付記1に記載の化合物半導体装置。付記6前記上層絶縁膜は、前記電極の下部周辺のみに設けられていることを特徴とする付記1~5のいずれか1項に記載の化合物半導体装置。付記7前記上層絶縁膜は、前記電極の片側のみに設けられていることを特徴とする付記1~6のいずれか1項に記載の化合物半導体装置。付記8前記化合物半導体層の表層に、前記第1の開口と連通する溝が形成されており、前記溝及び前記開口を埋め込むように前記電極が形成されていることを特徴とする付記1~7のいずれか1項に記載の化合物半導体装置。付記9前記上層絶縁膜は、その表層に他の部分よりも酸素含有率の高い薄膜が形成されていることを特徴とする付記1~8のいずれか1項に記載の化合物半導体装置。付記10化合物半導体層上を覆うように、酸素非含有の下層絶縁膜と酸素含有の上層絶縁膜との積層構造を有する保護膜を形成する工程と、前記下層絶縁膜に第1の開口を、前記上層絶縁膜に前記第1の開口よりも幅広の第2の開口を、前記第1の開口と前記第2の開口とが連通するように形成する工程と、前記開口を埋め込み、前記化合物半導体層上に乗り上げる形状に電極を形成する工程とを含むことを特徴とする化合物半導体装置の製造方法。付記11前記上層絶縁膜と前記電極との間に、両者が反応してなる酸化膜が形成されることを特徴とする付記10に記載の化合物半導体装置の製造方法。付記12前記酸化膜は、NiO又はCuOであることを特徴とする付記11に記載の化合物半導体装置の製造方法。付記13前記上層絶縁膜は、SiON,SiO2,Al2O3から選ばれた少なくとも1種であることを特徴とする付記10~12のいずれか1項に記載の化合物半導体装置の製造方法。付記14前記上層絶縁膜は、NiOを含むことを特徴とする付記10に記載の化合物半導体装置の製造方法。付記15前記上層絶縁膜は、前記電極の下部周辺のみに設けられていることを特徴とする付記10~14のいずれか1項に記載の化合物半導体装置の製造方法。付記16前記上層絶縁膜は、前記電極の片側のみに設けられていることを特徴とする付記10~15のいずれか1項に記載の化合物半導体装置の製造方法。付記17前記第1の開口の形成に用いたマスクを引き続き用い、前記下層絶縁膜と前記上層絶縁膜とのエッチング速度の相違を利用したウェットエッチングにより前記第2の開口を形成することを特徴とする付記10~15のいずれか1項に記載の化合物半導体装置の製造方法。付記18前記化合物半導体層の表層に、前記第1の開口と連通する溝を形成し、前記溝及び前記開口を埋め込むように前記電極を形成することを特徴とする付記10~15のいずれか1項に記載の化合物半導体装置の製造方法。付記19変圧器と、前記変圧器を挟んで高圧回路及び低圧回路とを備えた電源回路であって、前記高圧回路はトランジスタを有しており、前記トランジスタは、化合物半導体層と、開口を有し、前記化合物半導体層上を覆う保護膜と、前記開口を埋め込み、前記化合物半導体層上に乗り上げる形状の電極とを含み、前記保護膜は、酸素非含有の下層絶縁膜と、酸素含有の上層絶縁膜との積層構造を有しており、前記開口は、前記下層絶縁膜に形成された第1の開口と、前記上層絶縁膜に形成された前記第1の開口よりも幅広の第2の開口とが連通してなることを特徴とする電源回路。付記20入力した高周波電圧を増幅して出力する高周波増幅器であって、トランジスタを有しており、化合物半導体層と、開口を有し、前記化合物半導体層上を覆う保護膜と、前記開口を埋め込み、前記化合物半導体層上に乗り上げる形状の電極とを含み、前記保護膜は、酸素非含有の下層絶縁膜と、酸素含有の上層絶縁膜との積層構造を有しており、前記開口は、前記下層絶縁膜に形成された第1の開口と、前記上層絶縁膜に形成された前記第1の開口よりも幅広の第2の開口とが連通してなることを特徴とする高周波増幅器。"