"電子走行層となる第1の窒化物半導体層と、電子供給層となり、Alを含有する第2の窒化物半導体層と、Alの含有量が0又は前記第2の窒化物半導体層よりも少ない第3の窒化物半導体層とを含み、前記第2の窒化物半導体層は、そのAlの組成率をx、膜厚をdnmとして、-80x29<d<-180x52を満たす膜厚とされており、前記xは、0.125≦x<0.18を満たし、前記dは、15.4≦d<29.5を満たすことを特徴とする化合物半導体装置。前記xは、0.14≦x≦0.16を満たし、前記dは、17≦d≦24を満たすことを特徴とする請求項1に記載の化合物半導体装置。前記積層体の上部にゲート及びソース/ドレインを備えており、前記ゲートの閾値電圧が-2.5V以上-1.5V以下であることを特徴とする請求項1又は2に記載の化合物半導体装置。前記第2の窒化物半導体層にn型不純物が導入されており、その不純物濃度Nd/cm3が、1×1014≦Nd≦-2×1019x5×1018を満たす値であることを特徴とする請求項1~3のいずれか1項に記載の化合物半導体装置。前記第3の窒化物半導体層は、その表面から深さ2nm以内における窒素空孔率が20以下とされていることを特徴とする請求項1~4のいずれか1項に記載の化合物半導体装置。しかしながら、図12の化合物半導体装置では、ゲート電極のリーク電流量がデバイスに要求される規格値よりも大きいという問題があることが判った。破壊耐圧やゲート耐圧という規格では100V以上であってもリーク電流の絶対値としては大きいことが判明してきた。これは、ゲート電極直下のラフネスが大きいと部分的に電界集中を起こし、リーク原因となるためである。本発明は、上記の課題に鑑みてなされたものであり、電流コラプスを低減させてRF特性を改善し、携帯電話基地局用アンプに必要とされる耐圧を得ることを可能とする化合物半導体装置を提供することを目的とする。本発明の化合物半導体装置は、電子走行層となる第1の窒化物半導体層と、電子供給層となり、Alを含有する第2の窒化物半導体層と、Alの含有量が0又は前記第2の窒化物半導体層よりも少ない第3の窒化物半導体層とを含み、前記第2の窒化物半導体層は、そのAlの組成率をx、膜厚をdnmとして、-80x29<d<-180x52を満たす膜厚とされており、前記xは、0.125≦x<0.18を満たし、前記dは、15.4≦d<29.5を満たす。本発明によれば、電流コラプスを低減させてRF特性を改善し、携帯電話基地局用アンプに必要とされる耐圧を得ることを可能とし、例えば50V動作も可能となり、化合物半導体の市場開拓に寄与する化合物半導体装置が実現する。-本発明の基本骨子-[1].GaN層の表面ラフネスの改善本発明者は、HEMT構造の化合物半導体装置において、ゲート電極直下のラフネスは物理的なもののみならず、結晶欠陥的なラフネスも重要であることに着目した。これは、第3の窒化物半導体層、ここではGaN層の表層において窒素が抜けてしまうことに起因する現象である。窒素が抜けた部分では、図1に示すように伝導帯から約0.4eVの位置にトラップが形成される。このトラップが電流コラプスの主原因となり、トラップが多過ぎるとリークパスも生じる虞がある。この窒素抜けをエピタキシャル成長の段階においてプロセスに耐える程度の強度で得る手法は未だ明らかではない。窒素抜けの現象自体は、非特許文献1で報告されており、ここではSiNにより窒素空孔が防止できる旨が記載されている。しかしながら、化合物半導体装置としてはそれだけでは不充分であり、非特許文献1には、AlGaNの記載は勿論のこと、AlGaNが下側に存在する場合のGaNの窒素抜けや、AlGaNの歪、表面の窒素抜け及び表面ラフネスの3者の相関について全く記載示唆はない。本発明は、この表面ラフネスと窒素空孔との相関に着目してなされたものである。本発明者は、結晶欠陥の改善に最も寄与する部位は、図2に示すように、例えば図12におけるGaN層104の表面から2nm程度の領域であると考え、XPSを用いて調べたところ、GaN層の表面から2nm程度の領域で窒素空孔率が20以下であれば、窒素の空孔に起因するラフネスを低減できることが判った。なお、分析手段としては、XPSの替わりにオージェ分析、SIMS分析、顕微ラマン分析、顕微PL分析等を用いてもよい。そしてこの場合、2次元電子ガスの濃度が1×1013/cm2以上Al組成率が25などであると、2次元電子ガスが多すぎて本質的にゲートリークを防止することが困難となる。他方、2次元電子ガスの濃度が1×1013/cm2以下Al組成率が15などであると、電流コラプスが大きく良好なRF特性が得られない。本発明では、1×1013/cm2以下の2次元電子ガス濃度で電流コラプスGaN層の表面ラフネスに起因するを発生させず所望の高出力特性を得ることができる。[2].[1]を踏まえた第2の窒化物半導体層のAl組成率及び膜厚の厳密な規定先ず初めに、Al組成率及び膜厚の規定に関する理論的背景について説明する。1Al組成率x及び膜厚dの上限の規定:表面ラフネス第2の窒化物半導体層ここではAlGaN層の膜厚が薄い場合には、表面ラフネスは小さくなり、厚い場合には表面ラフネスは大きくなる。この理由は以下の通りである。AlGaNとGaNとでは格子不整合の状態となり、格子不整合による歪みにより上記ラフネスが生じる。歪みが大きくなりすぎると格子緩和が発生し、一気に転位が大量発生する。格子緩和寸前でも表面ラフネスが大きい場合、ゲート直下でチャネルとゲート電極との距離がばらつくことになり、その結果、電界集中のばらつきが大きくなるため、部分的に電界集中が大きくなって逆方向ゲートリークが大きくなる。この格子不整合度は、δa=-格子定数/格子定数∝x総歪み量∝δa×dここで、総歪み量δaと表面エンタルピーHとは指数関数的関係にあり、また表面エンタルピーと表面ラフネスとも比例関係にある。表面エンタルピーにより表面形状は決まるからである。よって、逆方向ゲートリーク∝10∝表面エンタルピー∝総歪み量∝x×d従って、逆方向ゲートリークを防ぐには、総歪み量の制御すなわちAlGaN層のAl組成率x及び膜厚dの規定が重要である。格子不整合度は具体的には、AlNの格子定数=3.112ÅGaNの格子定数=3.189Åδa=0.077/3.189×x=0.024×x総歪み量∝0.024×x×d例:x=15、d=20nm総歪み量∝0.72×108cmx=25、d=20nm総歪み量∝1.2×108cm表面エンタルピー∝総歪み量の相関係数は基礎実験と分子軌道計算によらなければならないが、逆方向ゲートリークと表面ラフネスについては実験データが存在するため、相関係数を計算することが可能となる。表面ラフネスnm=2.15×x×d逆方向ゲートリークμA/mmVg=-5V=1.8×106×102.15×x×d表面ラフネスについてx×dと最大段差との関係を図3に、x×dと逆方向ゲートリーク電流との関係を図4にそれぞれ示す。上記の関係よりx及びdの上限が規定される。特に、逆方向ゲートリーク電流量Vg=-5Vは100μA/mmが上限となる。2Al組成率xの下限の規定:順方向ゲートリーク順方向ゲートリークはショットキーバリア高さで規定される。パワーデバイスにおいては、最大出力近辺での順方向ゲートリークが重要な問題となる。最大出力近辺では逆方向でなく順方向にゲートリークが流れる。これはゲート電極の電位が順方向にバイアスされており、ゲート電極に電子が流れ込む現象が起こるためである。この流れ込みを抑えるためには、ゲート電極と半導体との間のショットキーバリア高さを高くする必要がある。ショットキーバリア高さφBは、φB=Wf-EfEf:半導体の電子親和力、Wf:ゲートメタルの仕事関数GaN系の場合、界面のピニング現象の効果が小さいため、Ef-WfでφBが規定される。また、EfはAlGaN層のAl組成率xによる。よって、Ef∝xとなる。EfAlN=0.6,EfGaN=4.1であることから、Ef=4.1-3.5xとなる。例えば、ゲートメタルをNiとした場合、NiのWfは4.5程度であり、φBNi=0.43.5x例:x=0.15の場合、φB=0.93eVパワーデバイスとして使用する場合、φBとしては0.8eV以上が必須である。これは、0.8V程度までは順方向にゲート電極をバイアスするためである。従ってNiの場合、xとしては0.115以上が必須となる。Ni以外のメタルの場合でも実用的にはメタルの密着性込み、Wfが4.5を大きく上回ることはないため、上記順方向ゲートリークで下限が規定される。3膜厚の下限の規定:電流コラプス電流コラプスは、2次元電子ガス量、ゲート電極からチャネルまでのトータルのドーピング量、及び表面トラップ量との相関で決まる。実験的には以下の相関がある。電流コラプス量の定義δImax=-/2次元電子ガス量=ピエゾ効果自然分極ドーピングによる電子コラプス量=ドーピングによる電子-表面トラップ量であり、これが負になると電流コラプスが発生する。ピエゾ効果自然分極cm2=3×1013×log12xドーピングによる電子cm2=1×106×Nd×dnmNd:ドーピング量cm3表面トラップ量cm2=2.7×1012×0.05×x×d表面トラップの効果∝表面欠陥∝表面ラフネス∝総歪み量但し、表面ラフネスが全てトラップとなるわけではないため、その依存性は弱い。よって、電流コラプス量=1×106×0.05×x×dピエゾ効果自然分極についてxと2次元電子ガス濃度との関係を図5に、x×dと表面トラップ量との関係を図6に、x×dと電流コラプス量との関係を図7にそれぞれ示す。これらの関係により、dの下限が規定される。2次元電子ガス量の大小によりその効果の大きさは異なるが、上記のコラプス量が負になるとデバイス特性は劣化する。以下、これらの理論的背景に基づき、x及びdの具体的な数値規定を示す。図8は、第2の窒化物半導体層ここではAlGaN層のAl組成率xと膜厚dとの関係をシミュレーションにより算出した結果を示す特性図である。ここで、直線aが、d=-80x29であり、直線bが、d=-180x52である。窒素空孔は、AlGaN層のAl組成率xが大きいと歪の効果により発生しやすい。AlとGaとではGaが選択的に抜けやすい問題もある。AlGaN層上にGaNを積層した場合でもAlGaN層による歪が大きいと窒素が抜けやすくなる。従って、GaN層の表面構造においては、Al組成率xを17未満にして歪を現象させると窒素抜けを防ぐ作用があることを見出した。17以上ではGaN層の表面ラフネスを低減できず、2nm以上の段差が表面に形成され電界の部分的集中を招く。従って、xは17好ましくは16より小さいことを要する。また、GaN層の表面構造においては、Al組成率xを12.5以上好ましくは14nm以上でなければ2次元電子ガスの濃度が低くなり過ぎ、且つゲート順方向耐圧Vfも低くなり過ぎる作用も見出した。このように、2次元電子ガスの量が低く過ぎず、歪を減らすことで窒素抜けを防ぐ作用を見出した。また、膜厚dも29.5nm以上に厚いと歪が大き過ぎる。従って、29.5nmよりも薄い好ましくは24nm以下ことが作用上必要であると見出した。一方、膜厚dが15.4nmより薄いと2次元電子ガスの濃度が低く過ぎてプロセスダメージを受けやすくなり、逆に窒素が抜ける虞がある。従って15.4nm好ましくは17nm以上であることが作用上必要であると見出した。以上から、図8の領域R内にあれば良いことが判る。即ち、Al組成率xと膜厚dとの定量的関係としては、-80x29<d<-180x52且つ、0.125≦x<0.170.18且つ、15.4≦d<29.5である。更に好ましくは、x,dの各許容範囲は、0.14≦x≦0.1617≦d≦24である。[3].他の具体的条件以下、上述した窒素抜けを確実に防止するための他の諸条件を示す。積層体第1~第3の窒化物半導体層:ここでは、i-GaN層,AlGaN層,n-GaN層のシート抵抗を、500Ω/sq~700Ω/sq、好ましくは550Ω/sq~850Ω/sqとする。また、AlGaN層に対するn型不純物のドーピング濃度Nd/cm3は、Al組成率xとの関係で、1×1014≦Nd≦-2×1019x5×1018とし、且つ2×1018/cm3程度を上限にする。これにより、ゲートリークを増やさず2次元電子ガスを保つことができる。また、ゲート電極の閾値電圧を-2.5V以上-1.5V以下、例えば-2V程度とし、ゲート電極の電圧Vg=0における電流値を150mA/mm以上300mA/mm以下、例えば200mA/mm程度とする。これにより、ゲートリークを増やさず、窒素抜けを起こさない歪量に抑えることができる。また、n-GaN層の膜厚を10nm以下とし、0004回折のX線Kα線により測定したAlGaNのピークとGaNのピークとの差分値arcsecを、300以上400以下とすることが好適である。また、上記の積層体を成長形成するに際して、MOCVD法を用い、AlGaN層及びn-GaN層を1000°C以上の温度条件により成長形成するとともに、n-GaN層の成長後、NH3の流量をn-GaN層の成長時よりも増加させることや、n-GaN層の成長時のキャリアガスをH2とし、成長後のキャリアガスをN2とすることにより、n-GaN層の表面から深さ2nm以内における窒素空孔率を20以下として、窒素抜けを防止することが可能となる。また、AlGaN層をその内部において、前記組成率xよりも組成率xが大きく且つ当該組成率xが0.3以下である少なくとも1つの部分が存在するように形成しても良い。-変形例-以上、第2の窒化物半導体層としてAlGaN層を例示したが、AlGaN層の替わりにAlGaInN層を用いても良いこれに伴い、第1及び第3の窒化物半導体層も替える場合がある。。AlGaInN層を用いる場合、例えばInN組成率を5とすると、表面ラフネスnm=11×x×d逆方向ゲートリークμA/mmVg=-5V=1.8×106×1011×x×dとなる。Al組成率を同一とすると、AlGaInNはAlGaNに比べて約5倍の表面ラフネスがあり、その結果として逆方向ゲートリークも増加する。但し、Al組成率xと膜厚dとの関係は、上述のAlGaN層の場合と略同様である。また、AlGaInN層を用いる場合、Al組成率xと膜厚dnmとの関係は、In組成率をyとして、0<y≦0.05且つ、x≦0.10且つ、10≦d≦15とするのが好ましい。ここで、In組成率を5より大とすると、成長温度を700°C程度まで下げることを要し、現実的に成長させることが困難となる。Al組成率xは表面ラフネスとの関係から、0.10より大きくすることはできない。また、膜厚dも同様の理由により15nmより大きくすることは困難である。-本発明の具体的な実施形態-以下、本実施形態によるHEMT構造の化合物半導体装置の構成をその製造方法と共に説明する。図9は、本実施形態によるHEMT構造の化合物半導体装置を示す概略断面図である。先ず、SiC基板1上に電子走行層となるノンドープのGaN層i-GaN層2を膜厚1μm程度に成長形成する。続いて、AlGaN層3を成長形成する。具体的には、i-GaN層2上にノンドープでAl組成率が15程度のAlGaN層i-AlGaN層11を膜厚3nm程度に成長し、更にSiを濃度2×1018/cm3程度にドープしたAl組成率が15程度のAlGaN層n-AlGaN層12を膜厚17nm程度に成長し、これら2層構造からなるAlGaN層3を形成する。続いて、n-AlGaN層11上にn型不純物がドープされたGaN層n-GaN層4を膜厚5nm程度に成長する。これら2,3,4からなる積層体のシート抵抗値は720Ω/sq程度である。また、積層体の成長形成にはMOCVD法を用い、成長圧力を100Torr程度とする。n-GaN層4の成長時には成長温度を1100°C以下とし、キャリアガスをH2としてNH3の流量を1.2L/min程度とする。ここで、このNH3量はGa原料の10万倍以上である。そして、n-GaN層4の成長後、NH3量を同様に保ちながら30秒間以内に温度を1000°C以下に低下させ、その後、キャリアガスをN2ベースとしNH3の流量を4.5L/min程度として降温する。続いて、n-GaN層4とオーミック接合するソース電極及びドレイン電極7,8をTi/Alを材料としてパターン形成し、イオン注入により素子分離した後、Nを50程度含有するSiN膜5をプラズマCVD法により堆積形成する。そして、ファインゲート用のレジスト塗布とマスク露光、現像を行い、ゲート部分のSiN膜5のみをドライエッチングする。その後、オーバーゲート用のレジスト塗布とマスク露光、現像を行い、ゲートメタルであるNi/Auを蒸着し、リフトオフしてゲート電極6をパターン形成する。この化合物半導体装置において、前記積層体を形成した状態でXPSにより窒素抜けの状況を調べたところ、図10処理温度をTgとするに示すように、n-GaN層4の表面から深さ2nm以内の領域においては、成長温度ではなく降温の条件が重要であることが見出された。また、この化合物半導体装置について、図12に示した従来の化合物半導体装置との比較に基づきデバイス特性ゲート-ドレイン間電圧とゲート-ドレイン間電流との関係を調べた。測定結果を図11に示す。ここで、従来の化合物半導体装置では、i-AlGaN層111を膜厚が3nm程度であり、Al組成が25程度、n-AlGaN層112を膜厚が22nm程度であり、Al組成が25程度とすること以外は、本実施形態と同様とする。図11に示すように、本実施形態では従来例に比べてゲートリーク電流を二桁近く低減されていることが判る。本発明の諸態様を付記としてまとめて記載する。付記1電子走行層となる第1の窒化物半導体層と、電子供給層となり、Alを含有する第2の窒化物半導体層と、Alの含有量が0又は前記第2の窒化物半導体層よりも少ない第3の窒化物半導体層とが基板上に順次成長してなる積層体を含み、前記第3の窒化物半導体層は、その表面から深さ2nm以内における窒素空孔率が20以下とされてなることを特徴とする化合物半導体装置。付記2前記第2の窒化物半導体層は、そのAlの組成率をx、膜厚をdnmとして、0.14≦x≦0.16及び、17≦d≦24を満たし、且つ、前記積層体のシート抵抗が550Ω/sq~850Ω/sqであることを特徴とする付記1に記載の化合物半導体装置。付記3前記第2の窒化物半導体層内において、前記組成率xよりも組成率xが大きく且つ当該組成率xが0.3以下である少なくとも1つの部分が存在することを特徴とする付記2に記載の化合物半導体装置。付記4電子走行層となる第1の窒化物半導体層と、電子供給層となり、Alを含有する第2の窒化物半導体層と、Alの含有量が0又は前記第2の窒化物半導体層よりも少ない第3の窒化物半導体層とが基板上に順次成長してなる積層体を含み、前記第2の窒化物半導体層は、そのAlの組成率をx、膜厚をdnmとして、-80x29<d<-180x52を満たす膜厚に形成されてなることを特徴とする化合物半導体装置。付記5前記第3の窒化物半導体層の膜厚が10nm以下であることを特徴とする付記4に記載の化合物半導体装置。付記6前記第2の窒化物半導体層は、そのAlの組成率xが、0.125≦x<0.18であることを特徴とする付記4又は5に記載の化合物半導体装置。付記7前記第2の窒化物半導体層は、そのAlの組成率をx、膜厚をdnmとして、0.14≦x≦0.16及び、17≦d≦24を満たし、且つ、前記積層体のシート抵抗が550Ω/sq~850Ω/sqであることを特徴とする付記4又は5に記載の化合物半導体装置。付記8前記第2の窒化物半導体層内において、前記組成率xよりも組成率xが大きく且つ当該組成率xが0.3以下である少なくとも1つの部分が存在することを特徴とする付記1~7のいずれか1項に記載の化合物半導体装置。付記9前記積層体の上部にゲート及びソース/ドレインを備えており、前記ゲートの閾値電圧が-2.5V以上-1.5V以下であることを特徴とする付記1~8のいずれか1項に記載の化合物半導体装置。付記10前記ゲートの電圧Vg=0における電流値が150mA/mm以上300mA/mm以下であることを特徴とする付記9に記載の化合物半導体装置。付記11前記第2の窒化物半導体層にn型不純物が導入されており、その不純物濃度Nd/cm3が、1×1014≦Nd≦-2×1019x5×1018を満たす値であることを特徴とする付記1~10のいずれか1項に記載の化合物半導体装置。付記12前記第1及び第3の窒化物半導体層がGaNを、前記第2の窒化物半導体層がAlGaNをそれぞれ含有しており、0004回折のX線Kα線により測定したAlGaNのピークとGaNのピークとの差分値arcsecが、300以上400以下であることを特徴とする付記1~11のいずれか1項に記載の化合物半導体装置。付記13基板上に、電子走行層となる第1の窒化物半導体層を形成する工程と、前記第1の窒化物半導体層上に、電子供給層となり、Alを含有する第2の窒化物半導体層を形成する工程と、前記第2の窒化物半導体層上に、Alの含有量が0又は前記第2の窒化物半導体層よりも少なく、その表面から深さ2nm以内における窒素空孔率が20以下となるように制御してなる第3の窒化物半導体層を形成する工程とを含むことを特徴とする化合物半導体装置の製造方法。付記14前記積層体をMOCVD法により成長形成し、前記第2及び第3の窒化物半導体層を1000°C以上の温度条件により成長形成するとともに、前記第3の窒化物半導体層の成長後、NH3の流量を前記第3の窒化物半導体層の成長時よりも増加させることを特徴とする付記13に記載の化合物半導体装置の製造方法。付記15前記第3の窒化物半導体層の成長時のキャリアガスをH2とし、成長後のキャリアガスをN2とすることを特徴とする付記13又は14に記載の化合物半導体装置の製造方法。"