"少なくとも一方の主面を含む領域が単結晶炭化珪素からなる基板を準備する工程と、前記一方の主面上に活性層を形成する工程と、前記基板の前記一方の主面とは反対側の他方の主面を含む領域を研削する工程と、前記他方の主面を含む領域を研削する工程において形成されたダメージ層を除去する工程と、前記ダメージ層が除去されることにより露出した主面に接触するように裏面電極を形成する工程とを備え、前記一方の主面は{0001}面に対するオフ角が50°以上65°以下となっている、半導体装置の製造方法。前記ダメージ層を除去する工程では、ドライポリッシュにより前記ダメージ層が除去される、請求項1に記載の半導体装置の製造方法。前記ダメージ層を除去する工程では、ドライエッチングにより前記ダメージ層が除去される、請求項1に記載の半導体装置の製造方法。前記基板を準備する工程では、単結晶炭化珪素からなる複数のSiC基板が平面的に見て複数並べて配置された状態で、前記一方の主面としての前記複数のSiC基板の第1の主面とは反対側の第2の主面側が支持層により接続された複合ウエハが準備され、前記他方の主面を含む領域を研削する工程では、前記支持層が除去される、請求項1~3のいずれか1項に記載の半導体装置の製造方法。前記活性層上に表面電極を形成する工程と、前記表面電極側を粘着テープに貼り付けることにより前記複数のSiC基板を平面的に見て複数並べて配置された状態で粘着テープにて支持する工程とをさらに備え、他方の主面を含む領域を研削する工程では、前記複数のSiC基板を平面的に見て複数並べて配置された状態で粘着テープにて支持しつつ、前記支持層が除去され、前記裏面電極が形成された側に粘着テープを貼り付けるとともに、前記表面電極が形成された側の粘着テープを除去することにより、前記複数のSiC基板を平面的に見て複数並べて配置された状態で粘着テープにて支持する工程と、前記裏面電極が形成された側の粘着テープによって前記複数のSiC基板が平面的に見て複数並べて支持された状態で、前記SiC基板を厚み方向に切断することにより、複数個の半導体装置を得る工程とをさらに備えた、請求項4に記載の半導体装置の製造方法。前記裏面電極を形成する工程は、前記ダメージ層が除去されることにより露出した主面に接触するように金属層を形成する工程と、前記金属層を加熱する工程とを含んでいる、請求項1~5のいずれか1項に記載の半導体装置の製造方法。前記金属層を加熱する工程では、前記金属層が局所的に加熱される、請求項6に記載の半導体装置の製造方法。前記金属層を加熱する工程では、前記金属層にレーザーが照射されることにより、前記金属層が局所的に加熱される、請求項7に記載の半導体装置の製造方法。しかしながら、基板の厚みを小さくした場合でも、基板と電極との接触抵抗が高くなり、半導体装置のオン抵抗が十分に低減できない場合がある。本発明はこのような問題に対応するためになされたものであって、その目的は、オン抵抗の十分な低減を可能とする半導体装置の製造方法を提供することである。本発明に従った半導体装置の製造方法は、少なくとも一方の主面を含む領域が単結晶炭化珪素からなる基板を準備する工程と、当該一方の主面上に活性層を形成する工程と、基板の上記一方の主面とは反対側の他方の主面を含む領域を研削する工程と、当該他方の主面を含む領域を研削する工程において形成されたダメージ層を除去する工程と、ダメージ層が除去されることにより露出した主面に接触するように裏面電極を形成する工程とを備えている。そして、上記一方の主面は{0001}面に対するオフ角が50°以上65°以下となっている。本発明者は、基板と電極との接触抵抗が高くなるという上記問題の発生原因および対策について詳細な検討を行なった結果、以下のような知見を得て、本発明に想到した。すなわち、基板を研削して厚みを小さくした場合、研削された主面には加工の影響による欠陥が形成される。そして、この欠陥は炭化珪素の{0001}面に沿って形成され、進展する傾向がある。そのため、主面が{0001}面に近い基板、具体的には{0001}面に対するオフ角が8°以下程度の主面を有する一般的な基板が用いられた場合、上記欠陥が形成される領域は研削されて露出した表面近傍のごく薄い領域に限られる。その結果、当該欠陥が電極と基板との接触抵抗に及ぼす影響は小さい。一方、{0001}面に対するオフ角が大きい基板、具体的には{0001}面に対するオフ角が50°以上65°以下である基板を用いることにより、半導体装置のチャネル移動度の向上や漏れ電流の低減などの効果が得られる場合がある。そして、このような効果を得る目的で{0001}面に対するオフ角が50°以上65°以下である基板が用いられた場合、{0001}面に沿って形成され、進展する上記欠陥は、研削されて露出した表面からより深い領域にまで存在することとなる。そして、このような表面に接触するように電極を形成すると、基板と電極との接触抵抗が大きくなり、半導体装置のオン抵抗が十分に低減できないという問題を生じる。これに対し、本発明の半導体装置の製造方法においては、{0001}面に対するオフ角が50°以上65°以下の一方の主面とは反対側の他方の主面が研削された後、研削によって形成されたダメージ層が除去された上で裏面電極が形成される。そのため、深い領域にまで欠陥が形成された場合でも、当該欠陥を含む領域が除去された上で裏面電極が形成されることとなるため、基板と裏面電極との接触抵抗が小さくなり、半導体装置のオン抵抗が十分に低減される。このように、本発明の半導体装置の製造方法によれば、オン抵抗の十分な低減を可能とする半導体装置の製造方法を提供することができる。ここで、ダメージ層を除去する工程とは、物理的ではなく主に化学的にダメージを受けた表層部を除去する工程、すなわちRIEReactiveIonEtchingなどのドライエッチングやウエットエッチングにより表層部を除去する工程、あるいは物理的ではあるものの、ダイヤモンドやCBNCubicBoronNitrideなど、炭化珪素以上の硬度を有する砥粒等を用いることなく、たとえば金属酸化物等を用いたドライポリッシュなどにより表層部を除去する工程を意味する。上記半導体装置の製造方法においては、上記ダメージ層を除去する工程では、ドライポリッシュによりダメージ層が除去されてもよい。基板に新たなダメージを与えることを抑制しつつ表層部を除去可能なドライポリッシュは、上記ダメージ層の除去方法として好適である。また、ドライポリッシュは先行する研削工程に引き続いて実施することが容易であるため、ダメージ層の除去による製造プロセスの複雑化を抑制し、製造コストの低減に寄与することができる。上記半導体装置の製造方法においては、上記ダメージ層を除去する工程では、ドライエッチングによりダメージ層が除去されてもよい。基板に新たなダメージを与えることを抑制しつつ表層部を除去可能なドライエッチングは、上記ダメージ層の除去方法として好適である。上記半導体装置の製造方法においては、基板を準備する工程では、単結晶炭化珪素からなる複数のSiC基板が平面的に見て複数並べて配置された状態で、上記一方の主面としての複数のSiC基板の第1の主面とは反対側の第2の主面側が支持層により接続された複合ウエハが準備され、他方の主面を含む領域を研削する工程では、上記支持層が除去されてもよい。単結晶炭化珪素からなる基板は、高品質を維持しつつ大口径化することが困難である。これに対し、高品質化が容易な小口径の炭化珪素単結晶から採取したSiC基板を平面的に複数並べて配置したうえで、これらを大口径の支持層により接続することにより、結晶性に優れた大口径の炭化珪素基板として取り扱うことが可能な複合ウエハを得ることができる。そして、この大口径の複合ウエハを用いることにより、半導体装置を効率よく製造することができる。このとき、上記支持層としては、たとえば上記SiC基板に比べて結晶性などの品質が低い炭化珪素基板からなる層や、金属からなる層を採用することができる。そして、製造プロセス中において支持層を除去することにより、低品質な炭化珪素等からなる支持層が最終的に得られる半導体装置の特性に悪影響を与えることを抑制することができる。上記半導体装置の製造方法においては、活性層上に表面電極を形成する工程と、表面電極側を粘着テープに貼り付けることにより複数のSiC基板を平面的に見て複数並べて配置された状態で粘着テープにて支持する工程とをさらに備え、他方の主面を含む領域を研削する工程では、上記複数のSiC基板を平面的に見て複数並べて配置された状態で粘着テープにて支持しつつ、支持層が除去されてもよい。そして、上記半導体装置の製造方法においては、裏面電極が形成された側に粘着テープを貼り付けるとともに、表面電極が形成された側の粘着テープを除去することにより、上記複数のSiC基板を平面的に見て複数並べて配置された状態で粘着テープにて支持する工程と、裏面電極が形成された側の粘着テープによって上記複数のSiC基板が平面的に見て複数並べて支持された状態で、SiC基板を厚み方向に切断することにより、複数個の半導体装置を得る工程とをさらに備えていてもよい。何ら対策を講じることなく複数のSiC基板を接続する支持層が上述のように除去されると、複数のSiC基板が互いに分離し高効率な半導体装置の製造が妨げられる。これに対し、粘着テープにて複数のSiC基板を平面的に見て複数並べて配置された状態で支持しつつ支持層が除去され、その後SiC基板を厚み方向に切断することにより、複数個の半導体装置を得る工程に至るまで、複数のSiC基板が平面的に見て複数並べて配置された状態で粘着テープによって支持されることにより、複数のSiC基板が互いに分離することが回避されるため、半導体装置の製造の効率化を達成することができる。上記半導体装置の製造方法においては、裏面電極を形成する工程は、ダメージ層が除去されることにより露出した主面に接触するように金属層を形成する工程と、金属層を加熱する工程とを含んでいてもよい。これにより、基板とオーミックコンタクトを形成可能な裏面電極を容易に形成することができる。上記半導体装置の製造方法においては、金属層を加熱する工程では、金属層が局所的に加熱されてもよい。つまり、金属層を加熱する工程では、金属層に隣接する領域の温度上昇が抑制されつつ、金属層が加熱されてもよい。これにより、比較的融点の低いAlアルミニウムなどの金属からなる配線が形成された後に裏面電極が形成される場合でも、上記配線の損傷を抑制することができる。上記半導体装置の製造方法においては、金属層を加熱する工程では、金属層にレーザーが照射されることにより、金属層が局所的に加熱されてもよい。金属層の局所的な加熱は、照射範囲を限定することが容易なレーザー照射を採用することにより容易に達成することができる。以上の説明から明らかなように、本発明の半導体装置の製造方法によれば、オン抵抗の十分な低減を可能とする半導体装置の製造方法を提供することができる。以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰返さない。また、本明細書中においては、個別方位を[]、集合方位を<>、個別面を、集合面を{}でそれぞれ示す。また、負の指数については、結晶学上、-バーを数字の上に付けることになっているが、本明細書中では、数字の前に負の符号を付けている。図1を参照して、本発明の一実施の形態における半導体装置の製造方法では、まず工程S10として複合ウエハ準備工程が実施される。この工程S10では、図2を参照して、単結晶炭化珪素からなる複数のSiC基板22が平面的に見て複数並べて配置された状態で、複数のSiC基板22の第1の主面22Aとは反対側の第2の主面22B側が支持層21により接続された複合ウエハ10が準備される。SiC基板22としては、たとえば4H-SiCなどの六方晶炭化珪素からなる基板を採用することができる。また、支持層21としては金属からなる基板を採用してもよいが、熱膨張係数等の物性の違いによる反りなどを抑制する観点から、炭化珪素からなる基板が採用されることが好ましい。支持層21を構成する炭化珪素としては多結晶炭化珪素やアモルファス炭化珪素を採用してもよいが、4H-SiCなどの六方晶炭化珪素である単結晶炭化珪素を採用することがより好ましい。また、SiC基板22の第1の主面22Aは、{0001}面に対するオフ角が50°以上65°以下となっている。より具体的には、たとえば第1の主面22Aおよび第2の主面22Bは{03-38}面とのなす角が5°以内の面となっており、かつ第1の主面22Aは炭化珪素単結晶のカーボン面側の面であり、第2の主面22Bはシリコン面側の面となっている。次に、工程S20として活性層形成工程が実施される。この工程S20では、図2および図3を参照して、複合ウエハ10のSiC基板22の第1の主面22A上に活性層23が形成されることにより第1中間ウエハ11が作製される。具体的には、たとえばSiC基板22上に炭化珪素からなるエピタキシャル成長層が形成される。その後、エピタキシャル成長層中に、たとえばイオン注入により不純物が導入された領域が形成される。そして、活性化アニールが実施されることにより、エピタキシャル成長層中に導電型の異なる複数の領域が形成される。これにより、半導体装置の所定の動作に寄与する活性層23が得られる。次に、工程S30として表面電極形成工程が実施される。この工程S30では、図3および図4を参照して、第1中間ウエハ11の活性層23上に表面電極24が形成されることにより第2中間ウエハ12が作製される。具体的には、たとえば活性層23上にゲート絶縁膜を挟んで配置され、ポリシリコンからなるゲート電極、活性層23に接触して配置され、ニッケルからなるソース電極、ソース電極に接続され、Alなどからなるソース配線などが形成される。次に、工程S40として表面側テープ貼り付け工程が実施される。この工程S40では、第2中間ウエハ12の表面電極24が形成された側の主面が粘着テープに貼り付けられことにより複数のSiC基板22が平面的に見て複数並べて配置された状態で粘着テープにて支持される。具体的には、図5を参照して、まず環状の金属からなるリングフレーム72が準備される。次に、リングフレーム72を貫通する孔を閉じるように、粘着テープ71がリングフレーム72に取り付けられ、保持される。このように粘着テープ71がリングフレーム72に保持されることにより、粘着テープ71は平坦性が確保される。そして、粘着テープ71の粘着面に、表面電極24が形成された側の主面が接触するように第2中間ウエハ12が粘着テープ71に貼り付けられる。その結果、第2中間ウエハ12は粘着テープ71に貼り付けられた状態で、リングフレーム72の内周面に取り囲まれる位置に保持される。なお、粘着テープ71としては種々の構成を有するものを採用することができるが、たとえば基材にポリエステル、粘着剤にアクリル粘着剤、セパレータにポリエステルを用いたものを採用することができる。また、粘着テープ71の厚みは150μm以下とすることが好ましい。次に、工程S50として研削工程が実施される。この工程S50では、第2中間ウエハ12の複数のSiC基板22が、平面的に見て複数並べて配置された状態で粘着テープ71にて支持されつつ、支持層21が研削加工により除去される。具体的には、図6を参照して、粘着テープ71において第2中間ウエハ12を保持する側とは反対側の主面が押圧部材73により、リングフレーム72の軸方向に押される。これにより、粘着テープ71は弾性変形し、当該粘着テープ71により保持される第2中間ウエハ12の、少なくとも支持層21がリングフレーム72の内周面に取り囲まれる位置から離脱する。そして、研削盤図示しないなどの研削装置の研削面に支持層21が押し付けられることにより、支持層21が研削される。これにより、図7に示すように支持層21が除去される。このとき、支持層21を確実に除去する観点から、SiC基板22の一部も研削により除去されてもよい。次に、工程S60としてダメージ層除去工程が実施される。この工程S60では、図7および図8を参照して、上記工程S50においてSiC基板22に形成されたダメージ層22Cが除去される。ダメージ層22Cの除去は、たとえばドライポリッシュやドライエッチングにより実施することができる。ドライポリッシュは、たとえば酸化金属砥粒を用いて実施することができる。これにより、SiC基板22に新たなダメージを与えることを抑制しつつダメージ層22Cを除去することができる。次に、工程S70としてテープ貼り替え工程が実施される。この工程では、工程S60までが完了し、押圧部材73による粘着テープ71の押圧を終了させた後、粘着テープ71を貼り替える。この工程S70は本発明の半導体装置の製造方法において必須の工程ではないが、工程S50およびS60において弾性変形するなどして損傷する可能性のある粘着テープ71を交換しておくことにより、粘着テープ71の損傷に起因する不具合を未然に回避することができる。次に、図1を参照して、裏面電極形成工程が実施される。この工程では、工程S50において支持層21が除去され、工程S60においてダメージ層22Cが除去されることにより露出したSiC基板22の主面上に裏面電極が形成される。この裏面電極形成工程は、工程S80として実施される金属層形成工程、工程S90として実施されるテープ貼り替え工程、工程S100として実施されるアニール工程、および工程S110として実施される裏面保護電極形成工程を含んでいる。工程S80では、図9を参照して、SiC基板22の活性層23が形成された側とは反対側の主面上に、ニッケルなどの金属からなる金属層が形成される。この金属層の形成は、たとえばスパッタリングにより実施することができる。このとき、必要に応じて冷却機構図示しないによる粘着テープ71、リングフレーム72およびウエハの冷却を実施してもよい。次に、工程S90では、工程S80が完了した後の粘着テープ71を貼り替える。この工程S90は本発明の半導体装置の製造方法において必須の工程ではないが、工程S80までのプロセスにおいて損傷している可能性のある粘着テープ71を交換しておくことにより、あるいは後述の工程S100に適した他の粘着テープ71に交換しておくことにより、粘着テープ71の損傷等に起因する不具合を未然に回避することができる。次に、工程S100では、工程S80において形成された金属層が加熱される。具体的には、図9を参照して、たとえば工程S80においてニッケルからなる金属層が形成された場合、工程S100における加熱により少なくともSiC基板22に接する金属層の領域がシリサイド化し、SiC基板22とオーミックコンタクトを形成する裏面コンタクト電極が得られる。次に、工程S110では、工程S80~S100において形成された裏面コンタクト電極上に、たとえばAlなどからなる裏面保護電極が形成される。この裏面保護電極の形成は、たとえば蒸着法により実施することができる。以上の工程S80~S110により、裏面電極25が形成される。次に、工程S120として反転工程が実施される。この工程S120では、図9および図10を参照して、裏面電極25が形成された側に粘着テープが貼り付けられるとともに、表面電極24が形成された側の粘着テープが除去されることにより、複数のSiC基板22が平面的に見て複数並べて配置された状態で粘着テープ71にて支持される。これにより、図10に示すように、ウエハが工程S110の状態に対して反転した状態で、粘着テープ71により保持される。その結果、ウエハの表面側が観察可能な状態となり、次の工程S130の実施が容易となる。次に、工程S130としてダイシング工程が実施される。この工程S130では、図10を参照して、裏面電極25が形成された側の粘着テープ71によって平面的に見て複数並べて支持された状態で、SiC基板22が厚み方向に切断されることによりダイシング、複数個の半導体装置1が得られる。なお、この切断は、レーザーダイシング、スクライブなどにより実施してもよい。以上の手順により、本実施の形態における半導体装置1の製造方法は完了する。ここで、本実施の形態における半導体装置1の製造方法では、{0001}面に対するオフ角が50°以上65°以下の一方の主面第1の主面22Aとは反対側の他方の主面が研削された後、研削によって形成されたダメージ層22Cが除去された上で裏面電極25が形成される。そのため、深い領域にまで欠陥が形成された場合でも、当該欠陥を含む領域が除去された上で裏面電極25が形成されることとなるため、SiC基板22と裏面電極25との接触抵抗が小さくなり、半導体装置1のオン抵抗が十分に低減される。また、本実施の形態における半導体装置1の製造方法では、単結晶炭化珪素からなる複数のSiC基板22が平面的に見て複数並べて配置された状態で、複数のSiC基板22の一方の主面側が支持層21により接続された複合ウエハ10が準備される図2参照。このように、結晶性に優れた大口径の炭化珪素基板として取り扱うことが可能な複合ウエハ10を用いることにより、半導体装置1を効率よく製造することができる。さらに、本実施の形態における半導体装置1の製造方法では、粘着テープ71を用いて第2中間ウエハ12が支持された状態で支持層21が除去される。そして、その後工程S130においてSiC基板22が切断されて複数個の半導体装置1が得られるまで、粘着テープ71により複数のSiC基板22が平面的に見て複数並べて配置された状態で支持され続ける。その結果、複数のSiC基板22が互いに分離することが回避されるため、半導体装置1の製造を効率化することができる。また、支持層21が除去されて薄くなり、強度が低下したウエハSiC基板22は、上記製造方法においては粘着テープ71により補強された状態で保持されるため、プロセス中におけるウエハの破損の発生が抑制される。さらに、支持層21が除去されて薄くなったウエハは、リングフレーム72に保持された粘着テープ71に貼り付けられた状態で、上記各工程を実施するための装置間を搬送される。そのため、ウエハの装置間の搬送をスムーズに実施することができる。このように、本実施の形態における半導体装置の製造方法は、プロセスが簡便で、製造効率に優れるため、量産に適した半導体装置の製造方法となっている。ここで、上記工程S70およびS90における粘着テープ71の貼り替えは、以下のように実施することができる。まず、平面的に見て複数並べて配置された状態で、複数のSiC基板22を吸着部材により保持する。その後、粘着テープを剥がした上で、新たな粘着テープを貼り付け、その後吸着部材による吸着を解除する。また、上記工程S100においては、表面電極24の温度が180°C以下に維持されてもよい。これにより、上記粘着テープに高い耐熱性が必要なくなるため、粘着テープの材質選択の幅が広がり、たとえば一般的な樹脂テープを上記粘着テープとして採用することが可能となる。また、上記工程S100においては、金属層が局所的に加熱されることが好ましい。これにより、工程S30において形成された配線や粘着テープ71などに損傷が発生することを抑制することができる。そして、この局所的な加熱は、金属層に対するレーザー照射により達成されてもよい。これにより、局所的な加熱を容易に達成することができる。さらに、上記レーザーの波長は355nmであることが好ましい。これにより、金属層にピンホール等の欠損部が存在した場合でも、表面電極24や周囲の装置等に損傷を与えることを抑制しつつ、金属層を適切に加熱することができる。さらに、本実施の形態の粘着テープには、紫外線を照射することにより粘着力が低下する粘着テープUVテープや、加熱されることにより粘着力が低下する粘着テープが用いられてもよい。このように、必要に応じて容易に粘着力を低下させることが可能な粘着テープを採用することにより、上記製造プロセスをスムーズに実施することができる。なお、本発明の半導体装置の製造方法により製造可能な半導体装置は、表面電極および裏面電極を有する半導体装置であれば特に限定されるものではなく、たとえばMOSFETMetalOxideSemiconductorFieldEffectTransistor、IGBTInsulatedGateBipolarTransistor、JFETJunctionFieldEffectTransistor、ダイオードなどを本発明の製造方法により製造することができる。また、上記実施の形態においては基板として複合ウエハ10が準備される場合について説明したが、単結晶炭化珪素からなる基板が準備され、上記粘着テープが用いられることなく半導体装置が製造されてもよい。基板の裏面研削によって形成されるダメージ層の除去と、基板と電極との接触抵抗との関係を調査する実験を行なった。実験の手順は以下の通りである。まず、キャリア密度Ndが1×1018cm-3であり、主面の面方位が000-1面である炭化珪素基板および主面の面方位が03-38面である炭化珪素基板を準備した。そして、2000の砥石および/または7000の砥石による研削を実施した後、一部の基板についてはダメージ層を除去するためドライエッチまたはドライポリッシュを実施した。その後、研削された主面にNiニッケルを用いてTLMTransmissionLineModelパターンを形成し、ランプアニール設備を用いて1000°Cに加熱することにより合金化アニールを実施し、電極を形成した。そして、横方向に電流を流し、I-V特性から電極の接触抵抗を評価した。なお、TLM評価については、たとえばIEEEElectronDeviceLetters,Vol.3,p.111,1982年に記載されたような一般的な評価方法を採用した。実験結果を表1に示す。表1を参照して、主面の面方位が000-1である基板の場合、研削後にダメージ層の除去が実施されなかった場合でも十分に低い接触抵抗が得られている。これは、上述のように、欠陥が炭化珪素の{0001}面に沿って形成され、進展する傾向があり、欠陥が表面から深い領域にまで達するように形成されなかったためであると考えられる。一方、主面の面方位が03-38である基板の場合、研削後にダメージ層の除去が実施されなかった場合には接触抵抗が高くなっている。これに対し、主面の面方位が03-38である基板であっても、研削後にダメージ層が除去されることにより、十分に低い接触抵抗が得られている。以上の実験結果より、研削後にダメージ層の除去が実施された上で電極裏面電極が形成される本発明の半導体装置の製造方法によれば、基板と電極との接触抵抗を低減できることが確認された。今回開示された実施の形態および実施例はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。"