III-V族半導体からなるn型層と、前記n型層上に設けられたIII-V族半導体からなる活性層と、前記活性層上に設けられたIII-V族半導体からなるp型第1層と、前記p型第1層上に設けられたIII-V族半導体からなるp型コンタクト層と、前記p型第1層と前記p型コンタクト層との間に設けられて上面が凹凸形状を有し、p型不純物濃度が前記p型コンタクト層のp型不純物濃度より低い、少なくともInおよびAlを含むIII-V族半導体とを備えた凹凸層と、を備え、前記p型コンタクト層の上面は前記凹凸層の前記凹凸形状を受け継いだ凹凸形状を有することを特徴とする半導体発光素子。前記p型第1層と前記凹凸層との間に設けられIII-V族半導体からなる電子オーバーフロー層と、前記電子オーバーフロー層と前記凹凸層との間に設けられIII-V族半導体からなるp型第2層とを備えていることを特徴とする請求項1記載の半導体発光素子。前記p型第1層と前記凹凸層との間に設けられIII-V族半導体からなる電子オーバーフロー層と、前記凹凸層と前記p型コンタクト層との間に設けられIII-V族半導体からなるp型第2層とを備えていることを特徴とする請求項1記載の半導体発光素子。前記活性層と前記p型第1層との間にIII-V族半導体からなる電子オーバーフロー層が設けられていることを特徴とする請求項1記載の半導体発光素子。前記n型半導体基板の前記n型層と反対側に設けられた第1電極と、前記p型コンタクト層上に設けられた第2電極と、を備えていることを特徴とする請求項1乃至4のいずかに記載の半導体発光素子。前記p型コンタクト層から前記n型層に達するまでの積層構造の一部が除去され、この除去された領域の前記n型層上に設けられた第1電極と、前記p型コンタクト層上に設けられた第2電極と、を備えていることを特徴とする請求項1乃至4のいずれかに記載の半導体発光素子。前記n型層と前記活性層との間に設けられたn型クラッド層と、前記p型第1層と前記凹凸層との間に設けられ凸部を有するIII-V族半導体からなるp型クラッド層と、前記活性層と前記p型第1層との間と、前記p型第1層と前記p型クラッド層との間のどちらか一方に設けられたIII-V族半導体からなる電子オーバーフロー層と、を備え、前記凹凸層および前記p型コンタクト層は前記p型クラッド層の凸部の上面に設けられていることを特徴とする請求項1記載の半導体発光素子。前記電子オーバーフロー層は前記p型第1層と前記凹凸層との間に設けられ、前記電子オーバーフロー層と前記凹凸層との間に設けられたIII-V族半導体からなるp型第2層を更に備えていることを特徴とする請求項7記載の半導体発光素子。前記p型クラッド層の前記凸部、前記凹凸層、および前記p型コンタクト層のそれぞれの側面と、前記p型クラッド層の前記凸部以外の領域とを覆うように設けられた電流ブロック層と、前記n型層の前記活性層と反対側に設けられた第1電極と、前記p型コンタクト層上に設けられた第2電極と、を備えていることを特徴とする請求項7または8記載の半導体発光素子。前記III-V族半導体は窒化物半導体であることを特徴とする請求項1乃至9のいずれかに記載の半導体発光素子。前記凹凸層はInxGa1-x-yAlyN0<x<1、0<y<1からなることを特徴とする請求項1乃至10のいずれかに記載の半導体発光素子。前記凹凸層は{1-101}面、{1-102}面、{11-21}面、{11-22}面のいずれか、またはこれらが組み合わせられた面のファセットを有することを特徴とする請求項11記載の半導体発光素子。前記凹凸層のAlの組成が0.00l以上6以下であることを特徴とする請求項11または12記載の半導体発光素子。前記凹凸層の凹凸は、周期が5nm以上100nm以下、高低差が5nm以上200nm以下であることを特徴とする請求項11乃至13のいずれかに記載の半導体発光素子。前記凹凸層におけるInの組成は1以上10以下であり、前記凹凸層におけるAlの組成は0.01以上3以下であることを特徴とする請求項1乃至14のいずれかに記載の半導体発光素子。前記凹凸層の上面は、{1-101}面、{1-102}面、{11-21}面、および{11-22}面のいずれかファセット、またはこれらの組み合わせた面のファセットを有していることを特徴とする請求項1乃至15のいずれかに記載の半導体発光素子。しかし、発光効率を高めるためには、活性層により近いp型層側に凹凸をつけることが望ましい。しかしながら、エッチングプロセス技術でp型層に凹凸をつけようとすると、膜厚が薄いために活性層までダメージを加えてしまう恐れがあり、高度なエッチングプロセス技術を要する。すなわち、エッチングによる凹凸層の形成では半導体結晶に損傷を与えやすく、半導体発光素子の特性を劣化させてしまう。本発明は、上記事情を考慮してなされたものであって、活性層にダメージを与えることなく、動作電圧を低下させることのできる半導体発光素子を提供することを目的とする。本発明の一態様による半導体発光素子は、III-V族半導体からなるn型層と、前記n型層上に設けられたIII-V族半導体からなる活性層と、前記活性層上に設けられたIII-V族半導体からなるp型第1層と、前記p型第1層上に設けられたIII-V族半導体からなるp型コンタクト層と、前記p型第1層と前記p型コンタクト層との間に設けられて上面が凹凸形状を有し、p型不純物濃度が前記p型コンタクト層のp型不純物濃度より低い、少なくともInおよびAlを含むIII-V族半導体とを備えた凹凸層と、を備え、前記p型コンタクト層の上面は前記凹凸層の前記凹凸形状を受け継いだ凹凸形状を有することを特徴とする。本発明によれば、活性層にダメージを与えることなく、動作電圧を低下させることができる。以下、本発明の実施形態を詳細に説明する。第1実施形態本発明の第1実施形態による半導体発光素子の断面を図1に示す。本実施形態の半導体発光素子は発光ダイオードであって、n型GaNからなる半導体基板1上に形成されたn型GaN層2と、n型GaN層2上に形成されたn型GaNからなるn型ガイド層3と、n型ガイド層3上に形成された活性層4と、活性層4上に形成されたp型GaNからなるp型ガイド層5と、p型ガイド層5上に形成されたp型GaAlNからなる電子オーバーフロー防止層6と、電子オーバーフロー防止層上に形成されたp型GaNからなるp型ガイド層7と、p型ガイド層上に形成された凹凸層8と、凹凸層8上に形成されたp型GaNからなるコンタクト層9と、を備えている。また、このコンタクト層9上に電極11が設けられ、半導体基板1のn型GaN層2とは反対側に電極12が設けられている。次に、本実施形態の半導体発光素子の製造方法を説明する。本実施形態の製造方法は、n型GaNからなる半導体基板1上に、上記各層を結晶成長により形成する。結晶成長には、例えば有機金属気相成長法MOCVDMetalOrganicChemicalVaporDepositionが用いられる。この他、分子線エピタキシー法MBEMolecularBeamEpitaxyにより結晶成長を行っても良い。n型不純物には、SiやGeなど種々の元素を用いることが可能であるが、本実施形態ではSiを用いるものとする。Siのドーピング量としては2×1018cm-3程度にすれば良い。また、本実施形態で用いるn型GaNからなる半導体基板1においては、{0001}面上に上記の各層が形成され、この{0001}面は、<1-100>方向への傾斜角度が0°以上45°以下であってかつ<11-20>方向への傾斜角度が0°以上10°以下であると良い。好ましくは<1-100>方向への傾斜角度が0°以上30°以下であってかつ<11-20>方向への傾斜角度が0°以上5°以下であるとよい。さらに、好ましくは<1-100>方向への傾斜角度が0°以上10°以下であってかつ<11-20>方向への傾斜角度が0°以上3°以下であると、後述の凹凸層8の形成が可能となる。これは、基板に傾斜角度を持たせることにより、結晶成長が始まるステップ端密度を意図的に高くするためである。角度が大きくなると、ステップ端密度も高くなる。しかしながら、単純に角度があれば良いというものではなく、<1-100>方向への傾斜角度が0°以上45°以下、好ましくは0°以上30°以下、さらに、好ましくは0°以上10°以下がよい。角度が小さすぎると、凹凸層が形成されるのに必要なステップ端密度が得られず、平坦な膜となる。逆に角度が大きすぎると、高品質な結晶成長が困難となり、貫通転位や積層欠陥、その他の欠陥が発生してしまう。<11-20>方向についても同じことが言え、傾斜角度は0°以上10°以下、好ましくは0°以上5°以下、さらに好ましくは0°以上3°以下が良い。ここで、{0001}面は0001面や000-1面等の等価な面を含むミラー指数の包括表現である。一方、<1-100>方向は六方晶系の対称性に起因した結晶学的に等価な1-100、10-10、-1100、-1010、01-10、0-110方向を含む方向群の全体を集合的に表現するミラー指数である。また、<11-20>方向は11-20、1-210、-2110、-1-120、-12-10、2-1-10方向を含む方向群の全体を集合的に表現するミラー指数である。そして、1-100方向は、これに回転対称となる10-10方向とは区別される固有の方向であり、11-20は、これに回転対称となる-12-10方向や、2-1-10方向とは区別される固有の方向を意味するミラー指数である。なお、面方位や方向において、記号-バーはその直後の数字に付随して用いられる。本実施形態の発光ダイオードは、MOCVD法により作製した。原料は、トリメチルガリウムTMG、トリメチルアルミニウムTMA、トリメチルインジウムTMI、ビスシクロペンタジエニルマグネシウムCp2Mgを用い、ガス原料として、アンモニアNH3、モノシランSiH4を用いた。さらに、キャリアガスとして水素及び窒素を用いた。まず、有機洗浄、酸洗浄によって処理したn型GaNからなる半導体基板1をMOCVD装置の反応室内に導入し、加熱されるサセプタ上に設置した。次いで、1100°Cまで昇温する過程においてサーマルエッチングを施し、表面にできた自然酸化膜を除去した。次いで、キャリアガスとして水素と窒素を流し、その後TMG及びSiH4の供給を開始し、n型GaN層2を形成する。続いて、n型GaN層2上に、n型不純物が1×1018cm-3程度ドープされた、膜厚0.1μm程度のGaNからなるn型ガイド層3を結晶成長する。n型GaN層2、n型ガイド層3を成長させる際の成長温度はいずれも1000°C~1100°Cである。また、n型ガイド層3として、n型GaNの代わりに、膜厚0.1μm程度のIn0.01Ga0.99Nを用いても良い。In0.01Ga0.99N層を用いる場合の成長温度は700°C~800°Cである。次に、TMG及びSiH4の供給を停止して、700°C~800°Cまで降温した。この温度状態において、TMG及びTMIの供給を開始し、n型ガイド層3上に活性層4を形成する。この活性層4は、膜厚3.5nm程度のアンドープのIn0.2Ga0.8Nからなる量子井戸層と、この量子井戸層の両側に設けられる膜厚7nm程度のアンドープのIn0.01Ga0.99Nからなるバリア層とからなる積層膜を複数積層した多重量子井戸MQWMultipleQuantumWell構造を有している。室温におけるフォトルミネッセンスの波長を本実施形態では430nmに設計した。次に、TMG及びTMIの供給を停止し、1000°C~1100°Cまで昇温する。この温度状態で、TMG及びCp2Mgの供給を開始し、活性層4上にp型GaNからなるp型ガイド層5を成長させる。膜厚は90nm程度であれば良い。本実施形態ではp型不純物としてはMgを用いたが、Znなど種々の元素を用いることが可能である。Mgのドーピング量としては4×1018cm-3程度とした。また、p型ガイド層5として、p型GaNの代わりに、膜厚0.1μm程度のIn0.01Ga0.99Nを用いても良い。In0.01Ga0.99Nを用いる場合は、成長温度は700°C~800°Cであればよい。次に、温度を1000°C~1100°Cに保った状態で、TMAの供給を開始し、p型ガイド層5上にp型不純物がドープされた膜厚10nm程度のGa0.8Al0.2Nを電子オーバーフロー防止層6として成長させる。Mgのドーピング量としては4×1018cm-3程度であれば良い。次に、このままの状態からTMAのみ供給を停止し、電子オーバーフロー防止層6上に、Mgが1×1019cm-3程度ドープされたp型GaNからなるp型ガイド層7を成長する。p型ガイド層7の膜厚は50nm程度とした。次に、TMG及びCp2Mgの供給を停止して、700°C~800°Cまで降温する。その後、この温度状態で、TMI、TMA、及びTMGの供給を開始して、p型ガイド層7上にInxGa1-x-yAlyN0<x<1、0<y<1からなる凹凸層8の形成を行う。本実施形態では、凹凸層8は{1-101}面、{1-102}面、{11-21}面、{11-22}面のいずれか、またはこれらが組み合わせられた面のファセットを有している。ここで、{1-101}面、{1-102}面、{11-21}面、{11-22}面はそれぞれ、1-101面、1-102面、11-21面、11-22面と等価な面を表している。本発明者らは、{1-101}面、{1-102}面、{11-21}面、{11-22}面のいずれか、またはこれらが組み合わせられた面のファセットを有する凹凸層を形成するのに成長温度が700°C~800°Cが良いことを見出した。これは、700°C未満の温度で成長させた場合、不純物が著しく取り込まれて素子として機能しなくなるためである。一方、800°Cを超える温度で成長した場合、0001面の成長が支配的となり平坦な2次元膜の成長となってしまうことが分かった。また、InxGa1-x-yAlyN0<x<1、0<y<1におけるAlの組成yは、0.001以上6以下、好ましくは0.01以上3以下、さらに好ましくは0.1以上1以下であることが良いことが分かった。ここで、Alの組成yは二次イオン質量分析計SIMSSecondaryIonmicroprobeMassSpectrometryやX線回折XRDXrayDiffractionなどから算出した値である。Alの組成yが0.001未満である場合、たとえ成長温度が700°C~800°Cであったとしても、ファセットを有する3次元成長が起きないことを見出した。一方、InxGa1-x-yAlyN0<x<1、0<y<1におけるAlの組成yが6を超えると、3次元成長が起きすぎるために凹凸層8に結晶欠陥が誘発され、半導体発光素子として機能しないことを見出した。また、InxGa1-x-yAlyN0<x<1、0<y<1におけるIn組成xは、1以上20以下、好ましくは1以上10以下が良い。In組成xが20を超えると、量子井戸層で発光する光が凹凸層8で吸収されてしまうためである。ここで凹凸層8の形成には、n型GaNからなる半導体基板1の傾斜角度が<1-100>方向への傾斜角度が0°以上45°以下であってかつ<11-20>方向への傾斜角度が0°以上10°以下であることにより、結晶成長表面エネルギーを変化させていることにも起因する。なお、半導体基板1は、<1-100>方向および<11-20>方向の傾斜角度が共に0°であってはいけないが、一方が0°であっても良い。また、凹凸層8の結晶成長時のV族原料/III族原料のモル比は2000以上40000以下、さらに好ましくは4000以上20000以下が良い。なお、凹凸層8の最小膜厚は10nmであることが好ましく、凹凸の形状は周期が5nm以上100nm以下、好ましくは10nm以上80nm以下、さらに好ましくは20nm以上60nmであり、高低差が5nm以上200nm以下、好ましくは10nm以上100nm以下、さらに好ましくは15nm以上60nm以下である。凹凸層8のサイズがこの範囲にある時に、動作電圧の低減とともに、光取り出し効率の向上が可能となる。また、凹凸層8の膜厚が10nm未満であると、凹凸がp型コンタクト層9の上面に引き継がれず、p型コンタクト層9の表面の面積が増大しなくなるためである。なお、本実施形態では凹凸層8はp型不純物Mgを含んでいないが、含んでいてもよい。この場合は凹凸層8の形成時に原料ガスTMI、TMA、及びTMGの他に例えばCp2Mgを供給する必要がある。凹凸層8を形成した後、TMG、TMI、TMAの供給を停止して、1000°C~1100°Cまで昇温する。続いて、温度を保持し、TMG及びCp2Mgの供給を開始して、凹凸層8上に、Mgが1×1020cm-3程度ドープされた、膜厚60nm程度のp型GaNからなるp型コンタクト層9を成長する。p型コンタクト層9の膜厚は60nmと非常に薄いため、凹凸層8のファセットや粗さがそのままp型コンタクト層9にも引き継がれる。このため、p型コンタクト層9の表面の面積、すなわち電極11との接触面積が増大するために、動作電圧の低減につながる。なお、p型コンタクト層9として、p型GaNの代わりに、例えばIn0.01Ga0.99Nを用いてもよい。InGaNを成長する場合は成長温度が700°C~800°Cである。{1-101}面、{1-102}面、{11-21}面、{11-22}面のいずれか、またはこれらを組み合わせた面のファセット上に形成されたp型コンタクト層では、補償ドナーが形成されにくく、0001面上のp型コンタクト層と比較して、同量のp型不純物をドープしていても、アクセプタ濃度が上昇した。このことは、更なる動作電圧の低減につながる。結晶成長を行ったウェハに対して、以下のデバイスプロセスを行うことにより、最終的に発光ダイオードが作製される。p型GaNからなるp型コンタクト層9上には、例えばパラジウム-白金-金Pd/Pt/Auの複合膜からなる電極11が形成される。例えば、Pdは膜厚0.05μm、Ptは膜厚0.05μm、Auは膜厚0.05μmである。なお、電極11は、光を透過する、例えばITOからなる透明電極であってもよい。電極11の形成後、n型GaN基板1側から研磨し、ウェハ厚を100μm程度までに薄くする。その後、電極12を形成する。電極12としては、例えば、チタン-白金-金Ti/Pt/Auの複合膜からなる。膜厚としては、例えば、Ti膜が0.05μm程度、Pt膜が0.05μm程度、およびAu膜が1.0μm程度である。以上説明したように、本実施形態においては、p型コンタクト層9の表面には凹凸層8の凹凸を受け継いだ凹凸が形成されるが、凹凸層の凹凸の形成にはエッチングプロセスが用いられていないので、活性層にダメージを与えることがない。次に、比較例として、図2に示す発光ダイオードを作製した。この比較例の発光ダイオードは、本実施形態の発光ダイオードにおいて、凹凸層8を形成せず、p型ガイド層7上にp型コンタクト層9を形成した構成となっている。本実施形態の青色発光ダイオードと、比較例の発光ダイオードとの特性を比較した。比較例の発光ダイオードにおいては、動作電流20mAにおける動作電圧が3.2V、光出力が15mWであった。これに対して、本実施形態の発光ダイオードにおいては、動作電流20mAにおける動作電圧が3.0V、光出力が20mWまでに達した。本実施形態において動作電圧が低減できたのは、比較例に比べてp型コンタクト層9と電極11との接触面積が増加し、接触抵抗が下がったためと考えられる。また、本実施形態では、電極11とp型コンタクト層9との界面が上述した範囲のサイズの凹凸を有しているため、光の乱反射が抑えられ、光出力が増大した。以上説明したように、本実施形態によれば、活性層にダメージを与えることなく、動作電圧を低下させることができる。第2実施形態次に、本発明の第2実施形態による半導体発光素子の断面を図3に示す。本実施形態の半導体発光素子は、窒化物系半導体発光ダイオードであって、n型GaNからなる半導体基板211上に、n型GaNからなるコンタクト層212、n型GaNからなるn型ガイド層213、InGaNからなる多重量子井戸構造の活性層214、p型GaAlNからなる電子オーバーフロー防止層215、p型GaNからなるp型ガイド層216、InGaAlNからなる凹凸層217、p型GaNからなるコンタクト層218が、順次積層された構成を有している。また、上記多層構造の一部が、p型GaNからなるコンタクト層218からn型GaNからなるコンタクト層212に達するまで除去され、露出したコンタクト層212上にTi/Pt/Auからなる電極221が形成されている。また、p型GaNからなるコンタクト層218の表面にはAgからなる反射電極222が形成されている。この反射電極222は、活性層からの光を反射して効率的に光を取り出すために設けられている。次に、本実施形態の発光ダイオードの製造方法について説明する。本実施形態の発光ダイオードは、MOCVD法により作製した。原料は、TMG、TMA、TMI、Cp2Mgを用い、ガス原料として、アンモニアNH3、SiH4を用いた。さらに、キャリアガスとして水素及び窒素を用いた。まず、有機洗浄、酸洗浄によって処理したn型GaNからなる半導体基板211をMOCVD装置の反応室内に導入し、加熱されるサセプタ上に設置した。次いで、1100°Cまで昇温する過程においてサーマルエッチングを施し、表面にできた自然酸化膜を除去した。本実施形態で用いたn型GaNからなる半導体基板211においては、{0001}面上に上記の各層が形成され、この{0001}面は、<1-100>方向への傾斜角度が0°以上45°以下であってかつ<11-20>方向への傾斜角度が0°以上10°以下であると良く、好ましくは<1-100>方向への傾斜角度が0°以上30°以下であってかつ<11-20>方向への傾斜角度が0°以上5°以下、さらに好ましくは<1-100>方向への傾斜角度が0°以上10°以下であってかつ<11-20>方向への傾斜角度が0°以上3°以下であると、第1実施形態で説明したと同様に、後述の凹凸層217の形成が可能となる。次いで、キャリアガスとして水素と窒素を流し、その後TMG及びSiH4の供給を開始し、n型GaNからなるコンタクト層212を形成した。ここで成長温度は1000°C~1100°Cである。続いて、n型GaNからなるガイド層213を成長した。n型GaNからなるガイド層213の成長温度も1000°C~1100°Cとした。次いで、TMG及びSiH4の供給を停止して、700°C~800°Cまで降温した。この温度状態において、TMG及びTMIの供給を開始し、膜厚3.5nm程度のアンドープのIn0.2Ga0.8Nからなる量子井戸層と、この量子井戸層の両側に設けられる膜厚7nm程度のアンドープのIn0.01Ga0.99Nからなるバリア層との積層膜を複数積層し、InGaNからなる多重量子井戸構造の活性層214を形成した。次いで、TMG、TMIの供給を停止して、1000°C~1100°Cまで昇温した。続いて、温度を保持し、TMG、TMA及びCp2Mgの供給を開始し、p型GaAlNからなる電子オーバーフロー防止層215を形成した。次いで、このままの状態からTMAのみ供給を停止し、p型GaNからなるガイド層216を形成した。次に、TMG及びCp2Mgの供給を停止して、700°C~800°Cまで降温した。その後、TMI、TMA、及びTMGの供給を開始し、この温度状態で、InxGa1-x-yAlyN0<x<1、0<y<1からなる凹凸層217を形成した。ここで凹凸層217は、{1-101}面、{1-102}面、{11-21}面、{11-22}面のいずれか、またはこれらを組み合わせた面のファセットを有している。また、InxGa1-x-yAlyN0<x<1、0<y<1からなる凹凸層217におけるAlの組成yは、0.001以上6以下、好ましくは0.01以上3以下、さらに好ましくは0.1以上1以下であることが良いことが分かった。なお、凹凸層217の最小膜厚は10nmであることが好ましく、凹凸の形状は、周期が5nm以上100nm以下、好ましくは10nm以上80nm以下、さらに好ましくは20nm以上60nmであり、高低差が5nm以上200nm以下、好ましくは10nm以上100nm以下、さらに好ましくは15nm以上60nm以下であれば良い。凹凸層のサイズがこの範囲にある時に、動作電圧の低減とともに、光取り出し効率の向上が可能となる。なお、本実施形態では凹凸層217はp型不純物Mgを含んでいないが、含んでいてもよい。この場合は凹凸層217の形成時に原料ガスTMI、TMA、及びTMGの他に例えばCp2Mgを供給する必要がある。次いで、TMG、TMI、TMAの供給を停止して、1000°C~1100°Cまで昇温した。続いて、温度を保持し、TMG及びCp2Mgの供給を開始して、p型GaNからなるコンタクト層218を形成した。そして、有機金属原料の供給を停止し、NH3、キャリアガスのみ引き続き供給して降温した。次いで、上記多層構造の一部をn型GaNからなるコンタクト層212に達するまでドライエッチング法により除去し、露出したn型コンタクト層212にTi/Pt/Auからなる電極221を形成した。また、p型GaNからなるコンタクト層218上には、Agからなる電極222を形成した。次いで、上記多層構造を反転させ実装することでフリップチップ構造とした。以上説明したように、本実施形態においては、p型コンタクト層218の表面には凹凸層217の凹凸を受け継いだ凹凸が形成されるが、凹凸層217の凹凸の形成にはエッチングプロセスが用いられていないので、活性層にダメージを与えることがない。本実施形態の発光ダイオードのI-V特性を測定したところ、良好なオーミック接触が得られた。この発光ダイオードの動作電圧は、動作電流20mA時で3.0V、光出力は30mWとなった。このように本実施形態によれば、光取り出し部である表面や半導体基板1の結晶界面に凹凸を形成するという工程なく、結晶成長過程によって凹凸構造のあるInGaAlN層を挿入することが可能となり、加工精度による光取り出し効果を低減することなく、従来の場合以上の効果を得ることが可能となった。なお、本実施形態においては、半導体基板としてGaNを用いたが、その代わりにサファイアやSiC、ZnOなどを用いることも可能である。また、発光ダイオードの形状として、上下通電構造を適応することも可能である。以上説明したように、本実施形態によれば、活性層にダメージを与えることなく、動作電圧を低下させることができる。第3実施形態次に、本発明の第3実施形態による半導体発光素子の断面を図4に示す。本実施形態の半導体発光素子は発光ダイオードであって、n型GaNからなる半導体基板301上に形成されたn型GaN層302と、n型GaN層302上に形成されたn型GaNからなるn型ガイド層303と、n型ガイド層303上に形成された多重量子井戸構造の活性層304と、活性層304上に形成されたp型GaNからなるp型ガイド層305と、p型ガイド層305上に形成されたp型GaAlNからなる電子オーバーフロー防止層306と、電子オーバーフロー防止層306上に形成された凹凸層307と、凹凸層307上に形成されたp型GaNからなるp型ガイド層308と、p型ガイド層308上に形成されたp型GaNからなるコンタクト層309と、を備えている。また、このコンタクト層9上に電極311が設けられ、半導体基板301のn型GaN層302とは反対側に電極312が設けられている。次に、本実施形態の発光ダイオードの製造方法を説明する。まず、n型GaNからなる半導体基板301上に、n型不純物がドープされたn型GaN層302を結晶成長により形成する。結晶成長には、MOCVD法を用いた。n型不純物には、SiやGeなど種々の元素を用いることが可能であるが、本実施形態ではSiを用いた。Siのドーピング量としては2×1018cm-3程度にした。また、本実施形態で用いたn型GaN基板301においては、{0001}面上に上記の各層が形成され、この{0001}面は、<1-100>方向への傾斜角度が0°以上45°以下であってかつ<11-20>方向への傾斜角度が0°以上10°以下であると良く、好ましくは<1-100>方向への傾斜角度が0°以上30°以下であってかつ<11-20>方向への傾斜角度が0°以上5°以下、さらに好ましくは<1-100>方向への傾斜角度が0°以上10°以下であってかつ<11-20>方向への傾斜角度が0°以上3°以下であると、第1実施形態で説明した同様に、後述の凹凸層307の形成が可能となる。次に、n型GaN層302上に、n型不純物が1×1018cm-3程度ドープされた、膜厚0.1μm程度のGaNからなるn型ガイド層303を結晶成長により形成する。n型GaN層302、n型ガイド層303を成長させる際の成長温度はいずれも1000°C~1100°Cである。また、n型ガイド層303として、n型GaNではなく、膜厚0.1μm程度のIn0.01Ga0.99Nを用いても良い。In0.01Ga0.99Nを用いる場合の成長温度は700°C~800°Cである。次に、n型ガイド層303上に、膜厚3.5nm程度のアンドープのIn0.2Ga0.8Nからなる量子井戸層と、この量子井戸層の両側に設けられた膜厚7nm程度のアンドープのIn0.01Ga0.99Nからなるバリア層との積層構造を複数積層した多重量子井戸構造の活性層304を形成する。この場合の成長温度は700°C~800°Cである。室温におけるフォトルミネッセンスの波長をここでは430nmに設計した。次に、活性層304上に、GaNからなるp型ガイド層305を成長させる。膜厚は90nm程度であれば良い。GaNを成長する温度は1000°C~1100°Cである。p型不純物としては、MgやZnなど種々の元素を用いることが可能であるが、本実施形態ではMgを用いた。Mgのドーピング量としては4×1018cm-3程度とした。また、p型ガイド層305として、GaNを用いる代わりに膜厚0.1μm程度のIn0.01Ga0.99Nを用いても良い。In0.01Ga0.99Nを用いる場合の成長温度は700°C~800°Cである。次に、p型ガイド層305上に、p型不純物がドープされた膜厚10nm程度のGa0.8Al0.2Nからなる電子オーバーフロー防止層306を成長させる。Mgのドーピング量としては4×1018cm-3程度とした。Ga0.8Al0.2Nの成長温度は1000°C~1100°Cであるが、700°C~800°Cに設定しても良い。次に、電子オーバーフロー防止層306上に、InxGa1-x-yAlyN0<x<1、0<y<1からなる凹凸層307の形成を行う。第1実施形態のように、凹凸層307の形成前に成長温度を再び700°C~800°Cに下げて成長を行う。本実施形態の凹凸層307は、{1-101}面、{1-102}面、{11-21}面、{11-22}面のいずれか、またはこれらを組み合わせた面のファセットを有している。また、InxGa1-x-yAlyN0<x<1、0<y<1からなる凹凸層307におけるAl組成yは、0.001以上6以下、好ましくは0.01以上3以下、さらに好ましくは0.1以上1以下、であることが良い。なお、凹凸層307の最小膜厚は10nmであることが好ましく、凹凸は、周期が5nm以上100nm以下、好ましくは10nm以上80nm以下、さらに好ましくは20nm以上60nmであり、高低差が5nm以上200nm以下、好ましくは10nm以上100nm以下、さらに好ましくは15nm以上60nm以下であると良い。凹凸層のサイズがこの範囲にある時に、動作電圧の低減とともに、光取り出し効率の向上が可能となる。次に、凹凸層307上に、Mgが1×1019cm-3程度ドープされたp型GaNからなるp型ガイド層308を成長する。膜厚は50nm程度あれば良い。GaNを成長する温度は1000°C~1100°Cである。最後に、凹凸層307上に、Mgが1×1020cm-3程度ドープされた、膜厚60nmのp型GaNからなるコンタクト層309を成長する。p型ガイド層308とコンタクト層309との膜厚の合計は110nmと非常に薄いため、凹凸層307のファセットや粗さがそのままp型ガイド層308とコンタクト層309にも引き継がれる。このため、コンタクト層309と電極311との間の接触面積が増大し、動作電圧が低減する。ここで、GaNを成長する温度は1000°C~1100°Cである。また、コンタクト層309としてGaNの代わりに、例えばIn0.01Ga0.99Nを用いてもよい。InGaNを成長する場合は成長温度が700°C~800°Cである。{1-101}面、{1-102}面、{11-21}面、{11-22}面のいずれか、またはこれらを組み合わせた面のファセット上に形成されたp型ガイド層308とコンタクト層309の積層膜では、補償ドナーが形成されにくく、0001面に形成されたp型コンタクト層と比較して、同量のp型不純物をドープしていても、アクセプタ濃度が上昇する。このため、更なる動作電圧の低減することができる。以上説明したように、本実施形態においては、p型コンタクト層309の表面には凹凸層307の凹凸を受け継いだ凹凸が形成されるが、凹凸層307の凹凸の形成にはエッチングプロセスが用いられていないので、活性層にダメージを与えることがない。結晶成長を行ったウェハに対して、以下のデバイスプロセスを行うことにより、最終的に発光ダイオードが作製される。p型GaNコンタクト層309上には、例えばパラジウム-白金-金Pd/Pt/Auの複合膜からなる電極311が形成される。例えば、Pd膜は膜厚が0.05μm、Pt膜は膜厚が0.05μm、Au膜は膜厚が0.05μmである。電極311の形成後、n型GaNからなる半導体基板301側から研磨し、ウェハ厚を100μm程度までに薄くする。その後、電極312を形成する。電極312としては、例えば、チタン-白金-金Ti/Pt/Auの複合膜からなる。膜厚としては、例えば、Ti膜は膜厚が0.05μm、Pt膜は膜厚が0.05μm、およびAu膜は膜厚が1.0μmである。次に、比較例として、図5に示す発光ダイオードを作製した。この比較例の発光ダイオードは、本実施形態の発光ダイオードにおいて、凹凸層307を形成せず、電子オーバーフロー防止層306上にp型ガイド層308を形成し、このp型ガイド層308上にp型コンタクト層309を形成した構成となっている。本実施形態の青色発光ダイオードと、比較例の発光ダイオードとの特性を比較した。比較例の発光ダイオードにおいては、動作電流20mAにおける動作電圧が3.2V、光出力が15mWであった。これに対して、本実施形態の発光ダイオードにおいては、動作電流20mAにおける動作電圧が2.95V、光出力が22mWまでに達した。本実施形態において動作電圧が低減できたのは、比較例に比べてp型コンタクト層309と電極311の接触面積が増加したので、接触抵抗が下がったためと考えられる。また、p型GaNからなるp型ガイド層308とp型コンタクト層309との界面での光の乱反射が抑えられ、光出力が増大した。以上説明したように、本実施形態によれば、活性層にダメージを与えることなく、動作電圧を低下させることができる。第4実施形態次に、本発明の第4実施形態による半導体発光素子の断面を図6に示す。本実施形態の半導体発光素子はレーザダイオードである。このレーザダイオードは、n型GaNからなる半導体基板401上に形成されたn型GaN層402と、n型GaN層402上に形成されたn型GaAlNからなるn型クラッド層403と、n型クラッド層403上に形成されたn型GaNからなるn型ガイド層404と、n型ガイド層404上に形成された多重量子井戸構造の活性層405と、活性層405上に形成されたp型GaNからなるp型ガイド層406と、p型ガイド層406上に形成されたp型GaAlNからなる電子オーバーフロー防止層407と、電子オーバーフロー防止層407上に形成されたp型GaNからなるp型ガイド層408と、p型ガイド層408上に形成されたp型GaAlNからなるp型クラッド層409と、p型クラッド層409上に形成された凹凸層410と、凹凸層410上に形成されたp型GaNからなるコンタクト層411と、を備えている。次に、本実施形態のレーザダイオードの製造方法を説明する。まず、n型GaNからなる半導体基板401上に、n型不純物がドープされたn型GaN層402を結晶成長に形成する。結晶成長には、MOCVD法を用いた。n型不純物として、SiやGeなど種々の元素を用いることが可能であるが、本実施形態ではSiを用いた。Siのドーピング量としては2×1018cm-3とした。また、本実施形態で用いたn型GaNからなる半導体基板401においては、{0001}面上に上記の各層が形成され、この{0001}面は、<1-100>方向への傾斜角度が0°以上45°以下であってかつ<11-20>方向への傾斜角度が0°以上10°以下であると良く、好ましくは<1-100>方向への傾斜角度が0°以上30°以下であってかつ<11-20>方向への傾斜角度が0°以上5°以下、さらに好ましくは<1-100>方向への傾斜角度が0°以上10°以下であってかつ<11-20>方向への傾斜角度が0°以上3°以下であると、第1実施形態で説明したと同様に、後述の凹凸層410の形成が可能となる。次に、n型GaN層402上に、n型不純物が1×1018cm-3程度ドープされた、膜厚1.5μm程度のGa0.95Al0.05Nからなるn型クラッド層403を結晶成長に形成する。次に、n型クラッド層403上に、n型不純物が1×1018cm-3程度ドープされた、膜厚0.1μm程度のGaNからなるn型ガイド層404を結晶成長により形成する。n型GaN層402、n型クラッド層403、n型ガイド層404を成長させる際の成長温度はいずれも1000°C~1100°Cである。また、n型ガイド層404として、GaNの代わりに、膜厚0.1μm程度のIn0.01Ga0.99Nを用いても良い。In0.01Ga0.99Nを用いる場合の成長温度は700°C~800°Cである。次に、n型ガイド層404上に、膜厚3.5nm程度のアンドープのIn0.1Ga0.9Nからなる量子井戸層と、この量子井戸層の両側に設けられた膜厚7nm程度のアンドープのIn0.01Ga0.99Nからなるバリア層との積層膜を複数積層した多重量子井戸構造の活性層405を形成する。量子井戸層およびバリア層の成長温度は700°C~800°Cである。室温におけるフォトルミネッセンスの波長をここでは405nmに設計した。次に、活性層405上に、GaNからなるp型ガイド層406を成長させる。膜厚は90nm程度であれば良い。GaNを成長する温度は1000°C~1100°Cである。p型不純物としては、MgやZnなど種々の元素を用いることが可能であるが、本実施形態ではp型不純物としてMgを用いた。Mgのドーピング量としては4×1018cm-3程度であれば良い。また、p型ガイド層406として、GaNの代わりに膜厚0.1μm程度のIn0.01Ga0.99Nを用いても良い。In0.01Ga0.99Nを用いる場合の成長温度は700°C~800°Cである。次に、p型ガイド層406上に、p型不純物がドープされた膜厚10nm程度のGa0.8Al0.2Nからなる電子オーバーフロー防止層407を成長させる。p型不純物としてMgのドーピング量としては4×1018cm-3程度であれば良い。Ga0.8Al0.2Nの成長温度は1000°C~1100°Cであるが、700°C~800°Cに設定しても良い。次に、電子オーバーフロー防止層407上に、Mgが1×1019cm-3程度ドープされたp型GaNからなるp型ガイド層408を成長する。膜厚は50nm程度あれば良い。GaNを成長する温度は1000°C~1100°Cである。次に、p型ガイド層408上に、Mgが1×1019cm-3程度ドープされた、膜厚0.6μm程度のGa0.95Al0.05Nからなるp型クラッド層409を結晶成長により形成する。次に、p型クラッド層409上に、InxGa1-x-yAlyN0<x<1、0<y<1からなる凹凸層410の形成を行う。第1実施形態の場合と同様に、凹凸層410の形成前に、成長温度を再び700°C~800°Cに下げて成長を行う。本実施形態の凹凸層410は、{1-101}面、{1-102}面、{11-21}面、{11-22}面のいずれか、またはこれらが組み合わせられた面のファセットを有している。また、InxGa1-x-yAlyN0<x<1、0<y<1からなる凹凸層410におけるAlの組成yは、0.001以上6以下、好ましくは0.01以上3以下、さらに好ましくは0.1以上1以下、であることが良いことが分かった。また、凹凸層410の最小膜厚は10nmであることが好ましく、凹凸は、周期が5nm以上100nm以下、好ましくは10nm以上80nm以下、さらに好ましくは20nm以上60nmであり、高低差が5nm以上200nm以下、好ましくは5nm以上100nm以下、さらに好ましくは5nm以上60nm以下である。なお、本実施形態においては、凹凸の高低差の下限は5nmであるが、これはレーザには大電流が流れ、電流密度を均一にすることが要求されるためである。最後に、凹凸層410上に、Mgが1×1020cm-3程度ドープされた、膜厚60nm程度のp型GaNからなるコンタクト層411を成長する。コンタクト層411の膜厚は60nmと非常に薄いため、凹凸層410のファセットや粗さがそのままコンタクト層411にも引き継がれる。このため、コンタクト層411と電極421との間の接触面積が増大し、動作電圧を低減することができる。本実施形態では、GaNを成長する温度は1000°C~1100°Cである。また、コンタクト層411として、GaNの代わりに、例えばIn0.01Ga0.99Nを用いてもよい。InGaNを成長する場合は成長温度が700°C~800°Cである。また、{1-101}面、{1-102}面、{11-21}面、{11-22}面のいずれか、またはこれらが組み合わせられた面のファセット上に形成されたコンタクト層411では、補償ドナーが形成されにくく、0001面上に形成されたp型コンタクト層と比較して、同量のp型不純物をドープしていても、アクセプタ濃度が上昇する。このため、更なる動作電圧の低減をすることができる。以上説明したように、本実施形態においては、p型コンタクト層411の表面には凹凸層410の凹凸を受け継いだ凹凸が形成されるが、凹凸層410の凹凸の形成にはエッチングプロセスが用いられていないので、活性層にダメージを与えることがない。結晶成長を行ったウェハに対して、以下のデバイスプロセスを行うことにより、最終的にレーザダイオードが作製される。図6に示すように、p型クラッド層409と、凹凸層410と、p型コンタクト層411との積層膜をパターニングしリッジ構造を形成する。このリッジ構造は、中央にp型クラッド層409と、凹凸層410と、p型コンタクト層411とからなる凸部を形成し、この凸部の周辺の平坦部がp型クラッド層409からなっている。p型クラッド層409と、凹凸層410と、p型コンタクト層411とからなる凸部は、紙面に垂直方向に延伸しており、共振器となる。なお、凸部は、図6に示すように、断面が垂直側壁を有する矩形に限定されず、メサ型の斜面を有して台形の凸部をなしても構わない。p型コンタクト層411の幅リッジ幅は約2μmである。本実施形態では、共振器方向紙面に垂直方向を、窒化物系III-V族化合物半導体の<1-100>方向に合わせる。凸部の側面および凸部の周辺の平坦部となるp型クラッド層409上には、凸部を挟むように絶縁膜からなる電流ブロック層431が形成され、電流ブロック層431により横モードが制御される。電流ブロック層431の膜厚は設計により任意に選択できるが、0.3μm~0.6μm程度の値、例えば、0.5μm程度に設定すれば良い。この電流ブロック層431には、AlN膜、Ga0.8Al0.2N膜等の高比抵抗半導体膜を用いても良く、プロトン照射した半導体膜、シリコン酸化膜SiO2膜、酸化ジルコニウム膜ZrO2膜等も使用可能である。更に、例えば、SiO2膜とZrO2膜とによる多層膜でも構わない。即ち、電流ブロック層431としては、活性層405に用いている窒化物系III-V族化合物半導体よりも屈折率が低いものであれば種々の材料が使用可能である。本実施形態のリッジ導波路型レーザ構造だけでなく、絶縁膜の代わりに、n型GaNやn型GaAlNなどn型の半導体層を用いて、pn接合分離して電流ブロック層として機能させた、埋め込み型レーザ構造でも良い。p型GaNコンタクト層411上には、例えば、パラジウム/白金/金Pd/Pt/Auの複合膜積層膜からなる電極421が設けられる。ここで、例えば、Pd膜は膜厚が0.05μm、Pt膜は膜厚が0.05μm、Au膜は膜厚が1.0μmである。また、n型GaNからなる半導体基板401の裏面には、チタン/白金/金Ti/Pt/Auの複合膜積層膜等からなる電極422が設けられている。電極422は、例えば、Ti膜は膜厚が0.05μm、Pt膜は膜厚が0.05μm、Au膜は膜厚が1.0μmである。なお、共振器は劈開を用いて形成する。すなわち、劈開端面を共振器終端の両側とし、レーザの反射鏡として機能させる。本実施形態では、劈開面は窒化物系III-V族化合物半導体の{1-100}面である。共振器長としては例えば600μmにすれば良い。次に、比較例として、図7に示すレーザダイオードを作製した。この比較例のレーザダイオードは、本実施形態のレーザダイオードにおいて、凹凸層410を形成せず、p型GaAlNからなるp型クラッド層409上にp型GaNからなるコンタクト層411を成長した構成となっている。本実施形態のレーザダイオードと、比較例のレーザダイオードの特性を比較した。比較例のレーザダイオードにおいては、しきい値電流が30mAであり、その時の動作電圧が3.6Vであった。これに対して、本実施形態のレーザダイオードにおいては、しきい値電流が30mAであり、動作電圧は3.3Vまで低減した。動作電圧が低減できたのは、p型コンタクト層411と電極421の接触面積が増加し、接触抵抗が下がったためと考えられる。しきい値電流には差が見られず、凹凸層410の存在の有無によらず電流が均一に注入できていることが分かる。本実施形態のように、動作電圧を低減できるということは、消費電力を低減できるということであり、種々の応用に有利である。以上説明したように、本発明の各実施形態によれば、活性層にダメージを与えることなく、動作電圧を低下させることができる。