"複数の外部端子を有し、スイッチング電源装置の電力変換回路に設けられてスイッチング素子を制御する半導体集積回路を備えたスイッチング制御回路であって、前記複数の外部端子は、前記スイッチング制御回路の動作により、前記電力変換回路のインダクタ又はトランスに流れる電流又は生成される電圧の極性が変化することを示す極性反転タイミング信号が入力される極性検出端子と、前記スイッチング制御回路の動作によって得られる出力電圧を検出して制御するための帰還信号が入力される帰還端子とを含み、前記極性検出端子の信号及び前記帰還端子の電圧に基づいて、前記スイッチング素子のスイッチング制御を行うスイッチング素子制御手段と、前記電力変換回路の負荷が待機状態であるときの前記スイッチング素子の制御モード及び前記負荷が通常負荷状態であるときの前記スイッチング素子の制御モードを切り替える制御モード切替手段と、前記極性検出端子または前記帰還端子に接続される、抵抗素子又は半導体素子を少なくとも含む外部回路に誘起される電圧を判定対象信号として検出し、前記判定対象信号を検出する所定の検出期間での前記判定対象信号に応じて、前記制御モード切替手段が前記待機状態であるときに切り替えられる制御モードの有効/無効又は待機状態での制御モードの種別を設定する待機モード設定手段と、を備えたスイッチング制御回路。前記スイッチング素子制御手段は、前記待機状態での制御モードで前記スイッチング素子のスイッチング周波数を、通常負荷状態でのスイッチング周波数に比べて強制的に低く設定する、請求項1に記載のスイッチング制御回路。前記スイッチング素子制御手段は、前記通常負荷状態での制御モードで前記スイッチング周波数の最高値を制限する、請求項2に記載のスイッチング制御回路。前記スイッチング素子制御手段は、前記待機状態での制御モードで前記スイッチング素子を発振期間と停止期間を交互に繰り返す間欠発振駆動する、請求項1に記載のスイッチング制御回路。前記待機モード設定手段は、前記検出期間において前記極性検出端子の電圧としきい値電圧との比較によって前記待機状態での制御モードの有効/無効又は待機状態での制御モードの種別を設定する、請求項1乃至4の何れかに記載のスイッチング制御回路。前記待機モード設定手段は、前記検出期間において前記帰還端子の電圧としきい値電圧との比較によって前記待機状態での制御モードの有効/無効又は待機状態での制御モードの種別を設定する、請求項1乃至4の何れかに記載のスイッチング制御回路。前記待機モード設定手段は、前記検出期間において前記極性検出端子に発生する所定電圧以上のパルスの数によって前記待機状態での制御モードの有効/無効又は待機状態での制御モードの種別を設定する、請求項1乃至4の何れかに記載のスイッチング制御回路。前記検出期間の開始は、前記スイッチング制御回路に入力される電源電圧が所定電圧以上になり、前記スイッチング素子制御手段が制御信号の出力を開始する時点である、請求項1乃至7の何れかに記載のスイッチング制御回路。前記検出期間の終了は、前記帰還端子の電圧が所定電圧以下となる時点である、請求項1乃至8の何れかに記載のスイッチング制御回路。前記制御モード切替手段は、前記スイッチング制御回路に入力される電源電圧が所定電圧未満になったことを検知して前記待機状態での制御モードの設定を解除する、請求項1乃至9の何れかに記載のスイッチング制御回路。前記複数の外部端子は、前記スイッチング制御回路の動作の開始及び停止の制御信号を入力する制御端子を備え、前記制御モード切替手段は、前記制御端子の電圧が前記スイッチング制御回路の動作を停止させる電圧になったことを検知して前記待機状態での制御モードの設定を解除する、請求項1乃至9の何れかに記載のスイッチング制御回路。請求項1乃至11の何れかに記載のスイッチング制御回路が前記電力変換回路に備えられたスイッチング電源装置。図1に示されているスイッチング電源制御用ICでは、待機モードの選択を行う手動切換/自動切換選択用信号入力端子ATSTBを必要とし、端子数を増加することなく待機モードの有効/無効の設定を行うことはできない。本発明の目的は、専用端子を用いることなく待機モードの有効/無効の設定又は待機モードの方式を選択できるスイッチング制御回路及びスイッチング電源装置を提供することにある。1この発明のスイッチング制御回路は、複数の外部端子を有し、スイッチング電源装置の電力変換回路に設けられてスイッチング素子を制御する半導体集積回路を備えたスイッチング制御回路であって、前記複数の外部端子は、前記スイッチング制御回路の動作により、前記電力変換回路のインダクタ又はトランスに流れる電流又は生成される電圧の極性が変化することを示す極性反転タイミング信号が入力される極性検出端子と、前記スイッチング制御回路の動作によって得られる出力電圧を検出して制御するための帰還信号が入力される帰還端子とを含み、前記極性検出端子の信号及び前記帰還端子の電圧に基づいて、前記スイッチング素子のスイッチング制御を行うスイッチング素子制御手段と、前記電力変換回路の負荷が軽い待機状態であるときの前記スイッチング素子の制御モード及び前記負荷が通常負荷状態であるときの前記スイッチング素子の制御モードを切り替える制御モード切替手段と、前記極性検出端子または前記帰還端子に接続される、抵抗素子又は半導体素子を少なくとも含む外部回路に誘起される電圧を判定対象信号として検出し、前記判定対象信号を検出する所定の検出期間での前記判定対象信号に応じて、前記制御モード切替手段が前記待機状態であるときに切り替えられる制御モードの有効/無効又は待機状態での制御モードの種別を設定する待機モード設定手段と、を備える。2前記スイッチング素子制御手段は、例えば前記待機状態での制御モード待機モードで前記スイッチング素子のスイッチング周波数を、通常負荷状態でのスイッチング周波数に比べて強制的に低く設定する。3前記スイッチング素子制御手段は、例えば前記通常負荷状態での制御モード待機モードで前記スイッチング周波数の最高値を制限する。4前記スイッチング素子制御手段は、例えば前記待機状態での制御モード待機モードで前記スイッチング素子を発振期間と停止期間を交互に繰り返す間欠発振駆動する。5前記待機モード設定手段は、例えば前記検出期間において前記極性検出端子の電圧としきい値電圧との比較によって前記待機状態での制御モード待機モードの有効/無効又は待機状態での制御モードの種別を設定する。6前記待機モード設定手段は、例えば前記検出期間において前記帰還端子の電圧としきい値電圧との比較によって前記待機状態での制御モード待機モードの有効/無効又は待機状態での制御モードの種別を設定する。7前記待機モード設定手段は、例えば前記検出期間において前記極性検出端子に発生する所定電圧以上のパルスの数によって前記待機状態での制御モード待機モードの有効/無効又は待機状態での制御モードの種別を設定する。8前記検出期間の開始は、例えば前記スイッチング制御回路に入力される電源電圧が所定電圧以上になり、前記スイッチング素子制御手段が制御信号の出力を開始する時点である。9前記検出期間の終了は、例えば前記帰還端子の電圧が所定電圧以下となる時点である。10前記制御モード切替手段は、例えば前記スイッチング制御回路に入力される電源電圧が所定電圧未満になったことを検知して前記モードの設定を解除する。11また、前記複数の外部端子は、前記スイッチング制御回路の動作の開始及び停止の制御信号を入力する制御端子ブラウンアウト端子を備え、前記制御モード切替手段は、例えば前記制御端子の電圧が前記スイッチング制御回路の動作を停止させる電圧になったことを検知して前記モードの設定を解除する。12この発明のスイッチング電源装置は、以上に述べた何れかのスイッチング制御回路が前記電力変換回路に備えられたものである。この発明によれば、専用端子を用いることなく待機モードの有効/無効の設定又は待機モードの方式を選択できるので、スイッチング制御用ICの端子数が増大せず、待機モードを有効に利用できるスイッチング制御回路が構成できる。《第1の実施形態》図2は、本発明の第1の実施形態に係るスイッチング電源装置305の回路図である。スイッチング電源装置305は、本発明のスイッチング制御回路に相当するスイッチング制御用IC200を備えている。このスイッチング電源装置305の入力端子PI-PIG間に直流入力電源Viの電圧が入力される。そして、スイッチング電源装置305の出力端子PO-POG間に接続される負荷へ所定の直流電圧が出力される。入力端子PI-PIG間には、キャパシタCr、インダクタLr、トランスTの1次巻線np、第1のスイッチング素子Q1及び電流検出用抵抗R7が直列に接続された第1の直列回路が構成されている。第2のスイッチング素子Q2は、キャパシタCr、インダクタLr、トランスTの1次巻線npからなる直列回路に対して並列に接続されている。第1のスイッチング素子Q1はFETからなり、ドレイン端子がトランスTの1次巻線npの一端に接続され、ソース端子が電流検出用抵抗R7の一端に接続されている。第2のスイッチング素子Q2はFETからなり、ドレイン端子が入力端子Vinに接続され、ソース端子が第1のスイッチング素子Q1のドレイン端子に接続されている。トランスTの2次巻線ns1,ns2には、ダイオードDs,Df及びキャパシタCoからなる第1の整流平滑回路が構成されている。この第1の整流平滑回路は2次巻線ns1,ns2から出力される交流電圧を全波整流し、平滑して、出力端子PO-POGへ出力する。トランスTの駆動巻線nbには、ダイオードD3及びキャパシタC3による整流平滑回路が接続されている。この整流平滑回路によって得られる直流電圧がスイッチング制御用IC200のGND端子及びVCC端子間に当該ICの電源電圧として供給される。上述のように第1、第2のスイッチング素子Q1、Q2、キャパシタCr、インダクタLr、トランスT、ダイオードDs,Df及びキャパシタCoなどにより電力変換回路が構成される。スイッチング制御用IC200は、そのOUT端子から駆動回路11へ方形波信号を出力する。駆動回路11は第1のスイッチング素子Q1及び第2のスイッチング素子Q2を交互にオンオフ制御する。但し、Q1,Q2が同時オンしないようにデッドタイム期間を設ける。スイッチング制御用IC200の電流検出端子ISには、電流検出用抵抗R7の降下電圧が入力されるように、抵抗R8が接続されている。出力端子PO,POG及びスイッチング制御用IC200の間には帰還回路12が設けられている。この帰還回路12は出力端子PO-POG間の電圧の分圧値と基準電圧との比較によって帰還信号を発生し、絶縁状態でスイッチング制御用IC200のフィードバック端子FBへフィードバック電圧を入力する回路である。スイッチング制御用IC200は、出力端子OUTから方形波信号を出力し、駆動回路11を介して第1のスイッチング素子Q1及び第2のスイッチング素子Q2を負荷に応じたスイッチング周波数でオンオフする。これにより、スイッチング電源装置305は電流共振コンバータとして動作する。過電流保護回路が動作していない通常動作時には、スイッチング制御用IC200はフィードバック端子FBの入力信号によって出力電圧を検知し、この電圧が一定となるように出力端子OUTへ出力する方形波信号の周波数やパルス幅を制御する。これにより、スイッチング電源装置305の出力電圧を安定化する。スイッチング制御用IC200の極性検出端子ゼロクロスタイミング信号端子ZTの本来の機能は、トランスTの巻線電圧の極性が反転することを検出するために用いられる。トランスTの駆動巻線nbから極性検出端子ZTに入力される信号は方形波状のパルスである。この信号は巻線電圧の極性反転に基づくものである。極性検出端子ZTとグランドGNDとの間にはコンデンサCz及び抵抗Rzによる外部回路が接続されている。また、極性検出端子ZTと駆動巻線nbとの間に抵抗Rbが接続されている。極性検出端子ZTに入力されるパルス電圧の波高値は、トランスTの1次巻線npと駆動巻線nbとの巻数比及び抵抗Rz,Rbの分圧比によって定まる。図3は前記帰還回路12の回路図である。出力端子PO-POG間には、シャントレギュレータSR、抵抗R3及びフォトカプラPCの発光素子による直列回路と、抵抗R1,R2による分圧回路とが接続されている。シャントレギュレータSRのリファレンス端子には、上記R1,R2による抵抗分圧回路の分圧出力を与えている。また、シャントレギュレータSRの電圧制御端とリファレンス端子との間に抵抗R11とコンデンサC11からなる負帰還回路を設けている。また、スイッチング制御用IC200のフィードバック端子FBとグランド端子GNDとの間にフォトカプラPCの受光素子が接続されている。スイッチング制御用IC200の内部で、フィードバック端子FBには定電流回路が接続されている。スイッチング制御用IC200のフィードバック端子FBとグランド端子との間にはキャパシタC4が接続されている。帰還回路12は、出力端子PO,POGへの出力電圧が設定電圧より高くなる程、フィードバック端子FBの電圧が低くなる関係で作用する。図2に示されている、駆動信号生成回路22は、駆動回路11を介して第1のスイッチング素子Q1及び第2のスイッチング素子Q2を負荷に応じたスイッチング周波数でオンオフする。これにより、スイッチング電源装置305は電流共振コンバータとして動作する。極性反転検出回路23は極性検出端子ZTに入力される信号に基づいてスイッチング素子Q1,Q2のターンオンターンオフのタイミング信号を駆動信号生成回路22へ与える。待機モード設定回路24は所定期間に極性検出端子ZTの信号を読み取って待機モード機能のオン/オフを設定する。ブランキング周波数設定部25は、スイッチング素子Q1,Q2が1回オンオフしてから次にオンオフするまでの時間ブランキング時間を設けることによってスイッチング周波数を制御する回路である。このブランキング周波数設定部25は、待機モード機能がオンのときの通常負荷状態においてスイッチング周波数の最高値を例えば250kHzとする。負荷が軽くなるほどスイッチング素子Q1,Q2のオン時間が短くなるので、スイッチング周波数は上昇するが、待機モードになれば、ブランキング周波数設定部25はブランキング時間を長くするため、スイッチング周波数が強制的に低下するので、軽負荷時のスイッチング損失が低減される。図4はスイッチング制御用IC200の電源端子VCC、フィードバック端子FB、及び極性検出端子ZTの電圧波形と待機モード機能のオン/オフとの関係を示す図である。スイッチング制御用IC200はフィードバック端子FBの電圧が1.0Vより低いときに待機状態軽負荷状態であるものと見なして待機モードに遷移し、スイッチング周波数を低下させる機能を備えている。また、この待機モードの機能のオン/オフの切替を、所定の検出期間での極性検出端子ZTの信号に応じて行う。電源端子VCCの電圧が12Vを超えた時点t1でUVLOが解除され、この時点t1から極性検出端子ZTの電圧が設定電圧3.3Vを超えるパルスの数を検出する。前記パルス数が設定パルス数4を超えた時点t2で待機モード機能がオンする。検出期間は、前記t1から、フィードバック端子FBの電圧が3.3Vを下回る時点t3までである。この検出期間内で極性検出端子ZTの電圧が3.3Vを超えるパルスの数が4に達しない場合には待機モード機能はオフのままであるその後、電源端子VCCの電圧が12Vを下回った時点UVLOが検知された時点t4で待機モード機能はオフされる。なお、スイッチング制御用IC200に対する電源電圧の検出は、電源端子VCCの電圧を直接検出すること以外に、低電圧検出用端子であるBO端子に電源電圧の分圧電圧を入力し、BO端子の電圧としきい値との比較によって検知してもよい。《第2の実施形態》図5は、第2の実施形態に係るスイッチング電源回路に備えられるスイッチング制御用IC200の内部の構成をブロック化して表した図である。第2の実施形態のスイッチング電源回路は第1の待機モードと第2の待機モードがあって、その何れか一方を選択できる。図5において、最大ブランキング周波数設定回路230は、第1の待機モード機能がONのときフィードバック端子FBの電圧に応じて、最大ブランキング周波数を設定する。また、最大ブランキング周波数設定回路230は、スイッチング電源回路の起動時にフィードバック端子FBの電圧を読み取る。ZT電圧検知回路226は、ZT端子に入力されるパルス電圧を検出し、トランスTの駆動巻線nbの電圧が反転したことを検知してワンショットマルチバイブレータ240にトリガーを与えるが、最大ブランキング周波数設定回路230がその出力をローレベルにすることによって、ANDゲート231の出力がローレベルとなって、OUT端子がローレベルを維持するブランキング時間が決定され、その結果、スイッチング周波数が決定される。待機モード選択回路227は、ZT端子の電圧が、スイッチング電源回路の起動時の検出期間にしきい値例えば3.3Vに達すれば、最大ブランキング周波数設定回路230に対する信号Swt1を有効にする。このことによって第1の待機モードを有効にする。図5中の電源端子VCCにはヒステリシスコンパレータ234が接続されている。また、ブラウンアウト端子BOにはコンパレータ235が接続されている。ヒステリシスコンパレータ234とコンパレータ235の出力にはANDゲート236が接続されている。このANDゲート236の出力信号Sboが待機モード選択回路227に入力される。ブラウンアウト端子BOにはスイッチング制御用IC200に対する電源電圧を分圧した電圧が入力される。前記信号Sboがハイレベルであるとき、ANDゲート214が有効になり、フリップフロップ213の出力信号が駆動回路215へ与えられる。すなわち、前記信号Sboがローレベルからハイレベルになったとき、スイッチング制御回路200は動作を開始し、信号Sboがローレベルになったとき、スイッチング制御回路200は動作を停止する。前記信号Sboがハイレベルになってから、フィードバック端子FBの電圧が所定のしきい値を下回るまでの期間が前記検出期間である。これは図4に示したt1~t3の期間に相当する。前記信号Sboがローレベルになったとき、待機モード選択回路227は極性検出端子ZTの電圧にかかわらず、第1の待機モードを無効にする第2の待機モードを有効にする。なお、フィードバック端子FBの電圧と前記しきい値とを比較して、その結果を待機モード選択回路227へ入力する回路部分の図示は図5では省略している。前記ブラウンアウト端子BOは検知対象電圧の低下を検知するための端子であるが、この端子BOにスイッチング制御用IC200の電源電圧の分圧電圧を入力することによって、電源端子VCC以外にこのBO端子を用いて、図4に示したt1のタイミングを検出できる。図6は、第1の待機モードが選択されているときの前記フィードバック端子FBの電圧とブランキング周波数との関係を示す図である。この例では、端子FBの電圧が0.4Vより低い場合無負荷状態又はそれに近い状態はスイッチング動作を停止する。FB端子の電圧が0.4V~0.6Vの区間はスイッチング周波数1kHzで動作し、0.6V~1.0Vの区間はスイッチング周波数が線形的に変化する。FB端子の電圧が1.0Vより高い場合通常負荷状態は、最大ブランキング周波数は例えば250kHzとなる。フィードバック端子FBの電圧が1V以下のときに、図5において、最大ブランキング周波数設定回路230により、フィードバック端子FBの電圧が1Vから0.4Vまでの変化に対して、ブランキング時間により決定されるブランキング周波数が、250kHzから1kHzまで線形的に変化するように設定されている。このため、負荷が軽くなり、フィードバック端子FBの電圧が低下するに伴いスイッチング周波数は低下し、スイッチング周波数低減の待機モードとなる。これにより軽負荷での損失低減に対応できる。一方、第2の待機モード機能が有効第1の待機モードが無効であるときには、次のように動作する。図5に示す間欠制御回路233は、信号Swt1が無効で且つフィードバック端子FBの電圧が所定のしきい値を下回ったとき、制御信号Swt2をローレベルにしてANDゲート229の出力をローレベルにしてOUT端子からの出力信号を停止する。すなわちスイッチング素子のスイッチングを停止する。このことにより負荷供給電圧が次第に低下するので、それに伴い、フィードバック端子FBの電圧が上昇し、間欠制御回路233は制御信号Swt2をハイレベルに戻す。このように軽負荷では間欠発振動作する。フィードバック端子FBの電圧1Vから0.4Vまでの変化に対して、発振を継続する発振期間とスイッチング動作が停止する停止期間の割合を変化させ、発振期間の割合を1から0まで線形的に変化させる。このため、負荷が軽くなってフィードバック端子FBの電圧が低下するに伴い、発振期間の割合は減少し、間欠発振動作となる。この間欠発振動作のモードが第2の待機モードである。《第3の実施形態》図7図8は第3の実施形態に係るスイッチング電源装置312A,312Bの回路図である。スイッチング電源装置312A,312Bは、本発明のスイッチング制御回路に相当するスイッチング制御用IC200を備えている。スイッチング電源装置312A,312Bは、何れもトランスTの二次側がフォワード形である。図7と図8とでは、一次側の共振キャパシタCrの接続位置が異なる。このように、トランスTの二次側に、ダイオードDs,Df、インダクタLro、キャパシタCoによる整流平滑回路を設けて、フォワード方式にしてもよい。また、一次側の共振キャパシタCrは、ハイサイドのスイッチング素子Q2のオン時に形成される閉ループに直列に挿入されていればよいので、図8に示すように、スイッチング素子Q2のドレインに対してキャパシタCrが直列に接続されていてもよい。その他の構成は第1の実施形態で示したものと同様であり、同様の作用効果を奏する。《第4の実施形態》図9は、第4の実施形態に係るスイッチング電源装置313の回路図である。スイッチング電源装置313は、本発明のスイッチング制御回路に相当するスイッチング制御用IC200を備えている。スイッチング電源装置313は、トランスTの二次側がフォワード形である。図2に示したスイッチング電源装置305と異なるのは、インダクタLr、キャパシタCr及び第2のスイッチング素子Q2を設けずに、単純なフォワードコンバータを構成している点であるこのように、単純なフォワードコンバータにも同様に適用でき、同様の作用効果を奏する。《第5の実施形態》図10図11は、第5の実施形態に係るスイッチング電源装置314A,314Bの回路図である。スイッチング電源装置314A,314Bは、本発明のスイッチング制御回路に相当するスイッチング制御用IC200を備えている。スイッチング電源装置314A,314Bは、何れもトランスTの二次側がフライバック形である。図10と図11とでは、一次側の共振キャパシタCrの接続位置が異なる。このように、トランスTの二次側に、ダイオードDs及びキャパシタCoによる整流平滑回路を設けて、フライバック方式にしてもよい。また、一次側の共振キャパシタCrは、ハイサイドのスイッチング素子Q2のオン時に形成される閉ループに直列に挿入されていればよいので、図11に示すように、スイッチング素子Q2のドレインに対してキャパシタCrが直列に接続されていてもよい。その他の構成は第1の実施形態で示したものと同様であり、同様の作用効果を奏する。《第6の実施形態》図12は、第6の実施形態に係るスイッチング電源装置315の回路図である。スイッチング電源装置315は、本発明のスイッチング制御回路に相当するスイッチング制御用IC200を備えている。スイッチング電源装置315は、トランスTの二次側がフライバック形である。図10に示したスイッチング電源装置314Aと異なるのは、インダクタLr、キャパシタCr及び第2のスイッチング素子Q2を設けずに、単純なフライバックコンバータを構成している点であるこのように、単純なフライバックコンバータにも同様に適用でき、同様の作用効果を奏する。《第7の実施形態》図13は本発明の第7の実施形態に係るスイッチング電源装置316の回路図である。第1~第6の実施形態では、極性検出端子ZTの電圧又はパルス数を基に待機モードの有効/無効の設定又は待機モードの種別を設定するようにした。これに対し、第7の実施形態では、フィードバック端子FBの電圧で、待機モードの有効/無効の設定又は待機モードの種別を設定する。スイッチング制御用IC201のフィードバック端子FBとグランド端子との間にはキャパシタC4及びツェナーダイオードD4が接続されている。ツェナーダイオードD4は選択的に接続される外部回路である。それ以外は第1の実施形態で図2に示したものと同様である。帰還回路12は、出力端子PO,POGへの出力電圧が設定電圧より高くなる程、フィードバック端子FBの電圧が低くなる関係で作用する。起動時にフィードバック端子FBの電圧波形は図4に示したとおりである。スイッチング電源装置316の起動開始時は出力電圧が規定値に達していないので、フィードバック端子FBの電圧は最大値に達しようとするが、ツェナーダイオードD4のツェナー電圧でクランプされる。図4に示したとおり、電源端子VCCの電圧が12Vを超えた時点t1から一定時間後はフィードバック端子FBの電圧は最大値になる。図13に示した待機モード設定回路24は前記最大値の電圧が所定のしきい値を超えるか否かによって、待機モードの有効/無効を設定する。このようにして、フィードバック端子FBに接続するツェナーダイオードD4のツェナー電圧によって待機モードの有効/無効を設定することができる。《他の実施形態》本発明のスイッチング電源装置のコンバータ方式は、絶縁型コンバータに限らず非絶縁型コンバータであってもよい。また、ハーフブリッジ型に限らずフルブリッジ型等に適用することもできる。"