N個Nは正の整数の符号ストリームを記憶するバッファと、前記N個の符号ストリームの夫々に一対一対応し、夫々、対応する符号ストリームを復号化してMビット幅Mは正の整数の部分シンボルを単位サイクル毎に逐次生成する、直列に多段接続されるN個のデコーダと、を備え、前記N個のデコーダのうちのi2≦i≦N、iは正の整数段目のデコーダは、複数の確率モデルを記憶し、各単位サイクルにおいて、直前の単位サイクルにおいてi-1段目のデコーダによって生成された部分シンボルを含むi-1個の部分シンボルの入力を受け付けて、前記入力されたi-1個の部分シンボルに基づいて前記複数の確率モデルのうちの1つを選択し、前記選択した確率モデルを用いて1個の部分シンボルを生成し、前記生成した1個の部分シンボルを前記入力されたi-1個の部分シンボルとともに出力する、ことを特徴とする復号化装置。前記i段目のデコーダは、前記自デコーダが生成した1個の部分シンボルを前記入力されたi-1個の部分シンボルの末尾に結合して出力する、ことを特徴とする請求項1に記載の復号化装置。前記i段目のデコーダは、単位サイクル毎に、前記選択した確率モデルを自デコーダが生成した1個の部分シンボルに基づいて更新する、ことを特徴とする請求項1に記載の復号化装置。前記N個の符号ストリームは、N個の部分シンボルからなる単位シンボルが複数配列されて構成される原データが部分シンボル毎に符号化されて生成されたデータであって、前記単位シンボルの先頭からi番目の部分シンボルにかかる符号ストリームは、前記N個のデコーダのうちのi段目のデコーダに対応し、前記i段目のデコーダが備える複数の確率モデルのうちの前記単位シンボルの先頭からi-1番目までの部分シンボルに基づいて定まる確率モデルを用いて符号化されたデータである、ことを特徴とする請求項2または請求項3に記載の復号化装置。前記N個のデコーダのうちの1段目のデコーダは、2段目以降のデコーダが記憶する確率モデルとは異なる予め定められた確率モデルを用いて部分シンボルを生成して、当該生成した部分シンボルを出力する、ことを特徴とする請求項4に記載の復号化装置。夫々N×Mビット幅N、Mはともに正の整数を有する複数の単位シンボルを、単位シンボルの先頭からi1≦i≦N番目の部分シンボルはi番目の符号ストリームに属するように符号化して、N個の符号ストリームを生成する符号化ステップを備え、前記符号化ステップは、1つの部分シンボルを符号化する際、複数の確率モデルを相互に関連付けるN階層の階層構造であって、当該階層構造の各階層はN個の符号ストリームの夫々と一対一で対応付けられ、当該階層構造の葉側の階層に属する確率モデルは根側の階層に属する確率モデルと当該根側に属する確率モデルを用いて符号化される前記1つの部分シンボルと同一の単位シンボルに属する対応する他の部分シンボルの値とに基づいて特定されるように関連付けられる階層構造に基づいて、前記複数の確率モデルのうちの1つを特定する特定ステップと、前記特定した確率モデルを用いて前記1つの部分シンボルを符号化する個別符号化ステップと、を備えることを特徴とする符号化方法。本発明の一つの実施形態は、可及的に高速に符号の復号化を行うことができる復号化装置および当該復号化装置で復号化することができる符号を生成する符号化方法を提供することを目的とする。本発明の一つの実施形態によれば、復号化装置は、N個の符号ストリームを記憶するバッファと、直列に多段接続されているN個のデコーダを備えている。N個のデコーダは、夫々、前記N個の符号ストリームの夫々に一対一対応し、対応する符号ストリームを復号化してMビット幅の部分シンボルを単位サイクル毎に逐次生成する。前記N個のデコーダのうちのii≧2段目のデコーダは、複数の確率モデルを記憶し、各単位サイクルにおいて、直前の単位サイクルにおいてi-1段目のデコーダによって生成された部分シンボルを含むi-1個の部分シンボルの入力を受け付けて、前記入力されたi-1個の部分シンボルに基づいて前記複数の確率モデルのうちの1つを選択し、前記選択した確率モデルを用いて1個の部分シンボルを生成し、前記生成した1個の部分シンボルを前記入力されたi-1個の部分シンボルとともに出力する。以下に添付図面を参照して、実施形態にかかる復号化装置および符号化方法を詳細に説明する。なお、この実施形態により本発明が限定されるものではない。ここでは、一例として、本発明の実施形態の復号化装置をゲーム機などの画像再生装置に組み込まれて構成される場合について説明するが、本発明の実施形態の復号化装置の適用範囲は画像再生装置だけに限定されない。本発明の実施形態の復号化装置は、符号化されたデータを復号化する装置であればどのような装置にも適用することができる。第1の実施形態図1は、本発明の実施形態の復号化装置を備える画像再生装置の構成を示す図である。図示するように、画像再生装置1は、制御チップ20、DRAMDynamicRandomAccessMemory30、ROMReadOnlyMemory40、およびLCDLiquidCrystalMonitorパネル50を備えている。ROM40は、画像データ原データ10が符号化圧縮されて生成された圧縮データ14を記憶している。制御チップ20は、ROM40に格納されている圧縮データ14を復号化して、復号化されて生成された原データ10を元に画像フレームを生成し、生成した画像フレームをLCDパネル50に出力する。DRAM30を、制御チップ20により生成された画像フレームを蓄積するフレームバッファや、制御チップ20が画像フレームを生成するためのワークメモリとして機能する。制御チップ20は、CPUCentralProcessingUnit21、GPUGraphicsProcessingUnit22、DRAMコントローラ23、ディスプレイコントローラ24、DMACDirectMemoryAccessController25、ROMコントローラ26および本発明の実施形態の復号化装置としてのデコンプレッション回路100を備えている。CPU21、GPU22、DRAMコントローラ23、制御バス27およびサブバス28は、夫々メインバス29に接続されている。DMAC25およびROMコントローラ26は、制御バス27およびサブバス28の両方に接続されている。デコンプレッション回路100は、制御バス27およびDMAC25の両方に接続されている。ROMコントローラ26は、制御チップ20がROM40にアクセスを行うためのインタフェース回路である。また、DRAMコントローラ23は、制御チップ20がDRAM30にアクセスを行うためのインタフェース回路である。また、ディスプレイコントローラ24は、制御チップ20がLCDパネル50に画像フレームを表示するためのインタフェース回路である。デコンプレッション回路100は、圧縮データ14を復号化して原データ10を生成する。デコンプレッション回路100の詳細な構成は後述する。CPU21は画像再生装置1の全体の制御を行う。DMAC25は、CPU21による制御の下で、ROM40に格納されている圧縮データ14をROMコントローラ26およびサブバス28を介してデコンプレッション回路100に転送したり、圧縮データ14がデコンプレッション回路100により復号化されて生成された原データ10をサブバス28、メインバス29、およびDRAMコントローラ23を介してDRAM30に転送したりする。GPU22は、CPU21による制御の下で、DRAM30に格納された原データ10から画像フレームを生成し、生成した画像フレームをDRAM30に確保されたフレームバッファに格納する。ディスプレイコントローラ24は、フレームバッファに格納された画像フレームをLCDパネル50に出力する。ここで、圧縮データ14は、本発明の実施形態の符号化方法によって原データ10が符号化されて生成されるものである。具体的な符号化方法について後述する図7乃至図9において説明を行う。ここでは原データ10から圧縮データ14が生成される様子を概要的に説明するために図2および図3を用いる。なお、ここでは、一例として、圧縮データ14は、BinaryRangeCoderによって生成されるものとする。図2に示すように、圧縮データ14が生成される元となるデータ原データ10は、固定長ビットのシンボルDを複数備えて構成される。ここでは、シンボルDのビット長をNとし、原データ10はn1個のシンボルD0、D1、D2、~、Dnがこの順番で配列されて構成されるものとしている。ただし、N、nはともに正の整数である。原データ10は、シンボルDを構成する夫々のビットが夫々異なるストリームデータに属するようにN個のストリームデータストリームデータ111~11Nに分割される。個々のストリームデータは、シンボルDに含まれる対応するビットが原データ10におけるシンボルDの配列順に配列されて構成されている。即ち、例えば、ストリームデータ11iは、シンボルD0、D1、D2、~、Dnの夫々のi番目のビットがこの順番で配列されて構成される。なお、以降、ストリームデータ111~11Nをストリームデータ11と総称することがある。また、ストリームデータを単にストリームということがある。図3に示すように、分割されて生成された夫々のストリーム11は、夫々異なるコンテキストを用いて符号化される。コンテキストとは、入力されたビットの出現確率を規定する確率モデルのことである。図3の13は、コンテキストアーキテクチャの一例を示している。この例によれば、コンテキストアーキテクチャ13は、ストリーム111の符号化に用いられるコンテキストAをルートとした二分木構造を有している。そして、i番目のストリーム11ストリーム11iは、i階層目のコンテキストを用いて符号化される。i階層目のコンテキストが複数存在する場合この場合にはiが2以上の値である場合には、i-1階層目で用いられたコンテキストに実線または一点鎖線で接続されたコンテキストが用いられる。i-1階層目で符号化対象となったビットが0である場合には、実線で接続されたコンテキストが用いられ、i-1階層目で符号化対象となったビットが1である場合には、一点鎖線で接続されたコンテキストが用いられる。このように、コンテキストアーキテクチャ13は、複数の確率モデルを相互に関連付けるN階層の階層構造を備え、当該階層構造の各階層はN個のストリーム11の夫々と一対一で対応付けられ、当該階層構造の葉側の階層即ちコンテキストグループ13N側のコンテキストグループ13に属する確率モデルは根側の階層即ちコンテキストグループ131側のコンテキストグループ13に属する確率モデルと当該根側に属する確率モデルを用いて符号化される1つのビットと同一のシンボルDに属する対応する他のビットの値とに基づいて特定されるように関連付けられている。一つのシンボルDiに着目して説明する。シンボルDiの1番目のビットは、ストリーム111に含まれており、このビットの符号化にはコンテキストAが用いられる。当該ビットが0である場合、ストリーム112に含まれる同一のシンボルDiにかかるビット即ちシンボルDiの2番目のビットは、コンテキストBを用いて符号化される。シンボルDiの2番目のビットが1である場合、ストリーム113に含まれる同一のシンボルDiにかかるビット即ちシンボルDiの3番目のビットは、コンテキストEを用いて符号化される。このように、同一のシンボルDに関し、ストリーム11iの符号化に用いられるコンテキストは、ストリーム111~ストリーム11i-1の夫々において入力された符号化対象のビットに応じて定められる。言い換えると、シンボルDのi番目のビットを符号化する際に使用されるコンテキストは、当該シンボルDの1番目からi-1番目の値、即ち符号化対象のビットよりも上位側のビットにより決定される。なお、同一の階層に属する1以上のコンテキストをコンテキストグループと称する。即ち、ストリーム11iがコンテキストグループ13iに属するコンテキストを用いて符号化されることによって、符号データ符号ストリーム12iが生成される。N個のストリーム11から生成されたN個の符号データ121~12Nは、圧縮データ14を構成する。なお、符号データ121~12Nを符号データ12と総称することがある。次に、本発明の実施形態の復号化装置について説明する。本発明の実施形態によれば、デコンプレッション回路100は、上記のように構成される圧縮データ14を高速に復号化することができる。図4は、デコンプレッション回路100の構成を説明する図である。図4に示すように、デコンプレッション回路100は、ROM40から読み出され、送られてきた圧縮データ14をバッファリングするストリームバッファ101と、N個のデコーダデコーダ1021~102Nとを備えている。以降、デコーダ1021~102Nをデコーダ102と総称することがある。デコーダ1021~102Nは、コンテキストアーキテクチャ13の階層構造に対応する順番で直列に多段接続されている。i段目のデコーダ102iは、コンテキストグループ13iに属するコンテキストを用いて復号化を行うことができるようになっている。ストリームバッファ101には、圧縮データ14を構成するN個の符号データ121~12Nが並列にバッファリングされる。N個のデコーダ1021~102Nは、ストリームバッファ101にバッファリングされているN個の符号データ121~12Nのうちの対応する符号データ12を復号化して、対応するストリーム11を構成するビットを単位サイクル毎に逐次生成する。デコーダ102の夫々は、自デコーダ102が復号化により生成した1ビットを前段のデコーダ102から送られてきた同一のシンボルDにかかる復号化済みの値の最下位ビットに結合して後段のデコーダ102に送る。N段目のデコーダ102Nは、自デコーダ102Nが復号化して得たビットをN-1段目のデコーダ102N-1から送られてきたN-1ビットの値の最下位ビットに結合して、得られたNビットの値を、復号化済みのシンボルDとして出力する。なお、1階層目のコンテキストグループ131を除き、コンテキストグループ13は、複数のコンテキストを含んでいる。2段目以降のデコーダ102は、前段のデコーダ102から送られてきた同一のシンボルDにかかる復号化済みの値に基づいて、複数のコンテキストのうちから使用するコンテキストを選択する。ここで、デコーダ1021~102Nは、夫々、対応する符号データ12をパイプライン処理的に復号化することによって、1つのデコーダがNビットのシンボルDの列を順次復号化する場合に比べて高速に復号化することができる。図5は、N個のデコーダ102が原データ10を生成するタイミングを説明する図である。図5に示すように、デコーダ1021は、符号データ121を復号化することによって、ストリーム111を1ビットずつ出力する。デコーダ1022は、デコーダ1021が最初の1ビット即ちシンボルD0の先頭の1ビットを出力すると、当該出力された結果に基づいて、符号データ122からストリーム112の最初の1ビット即ちシンボルD0の2番目のビットを出力する。デコーダ1021は、デコーダ1022がシンボルD0の2番目のビットを出力するサイクルと同じサイクルにおいてシンボルD1の最初のビットを出力する。このように、2段目以降のデコーダ102iは、各単位サイクルにおいて、1ビットの値を生成するとともに、直前の単位サイクルにおいてi-1段目のデコーダによって生成された値を含むシンボルDの先頭のi-1ビット幅の値に、前記生成した1ビットの値を結合し、結合により生成されたシンボルDの先頭のiビット幅の値を出力するので、デコーダ1021~102Nは、協働して、Nビット幅のシンボルDを単位サイクル毎に一つずつ出力できる。即ち、1個のデコーダがNビット幅のシンボルDを1つずつシリアルに生成する場合に比べ、高速に復号化することができるようになる。図6は、デコーダ102の構成を説明する図である。なお、ここでは、一例として、3段目のデコーダ1023の構成を説明する。図示するように、デコーダ1023は、4つの確率テーブル記憶部103a~103dと、選択回路104と、デコーダコア105と、コード/レンジ記憶部106と、フリップフロップ107とを備えている。コード/レンジ記憶部106は、ストリームバッファバッファ101から取り出した符号データ123のうちの処理対象データと、レンジとを一時記憶する。確率テーブル記憶部103a~103dは、夫々異なるコンテキストにかかる出現確率を記憶する。選択回路104は、前段のデコーダ1022から送られてきた2ビットの復号化結果を選択信号として4つの確率テーブル記憶部103a~103dのうちの一つを選択する。例えば、図3のコンテキストアーキテクチャ13に則して説明すると、確率テーブル記憶部103a~103dは、コンテキストDにかかる出現確率、コンテキストEにかかる出現確率、コンテキストFにかかる出現確率、コンテキストGにかかる確率を夫々記憶する。そして、例えば前段のデコーダ1022から送られてきた2ビットの復号化結果が10であれば、選択回路104は、コンテキストFの出現確率を記憶する確率テーブル記憶部103cを選択する。なお、確率テーブル記憶部103の数は、デコーダ102が何番目の符号データ12を復号化するものであるかによって変化する。例えば2番目の符号データ122を復号化するデコーダ1022は、確率テーブルBおよびCの2個を使用するので、2個の確率テーブル記憶部103を具備する。デコーダコア105は、選択回路104が選択した確率テーブル記憶部103に格納されている出現確率と、コード/レンジ記憶部106に格納されているレンジとに基づいて、コード/レンジ記憶部106に格納されている符号データ123のうちの処理対象データを復号化する。復号化により得られた1ビットの値は、前段のデコーダ1022から送られてきた2ビットの復号化結果の末尾に結合されて後段のデコーダ1024に送られる。フリップフロップ107は、前段のデコーダ1022から送られてきた2ビットの復号化結果の出力タイミングとデコーダ1023が生成した1ビットの復号化結果の出力タイミングを合わせるために、前記2ビットの復号化結果を暫くの間だけ保持する。次に、本発明の実施形態の符号化装置および符号化方法について説明する。なお、圧縮データ14は、例えばコンピュータ上で専用のプログラムを実行することによって生成される。図7は、圧縮データ14を生成する符号化装置をコンピュータを用いて実現する場合のハードウェア構成例を示す図である。図7に示すように、符号化装置200は、CPU201、RAM202、ROM3、入力装置204、表示装置205を備える。CPU201、RAM202、ROM203、入力装置204、表示装置205は、バスラインを介して夫々接続されている。表示装置205は、例えば液晶モニタなどの情報を表示可能な装置である。表示装置205は、ユーザに対する出力情報を表示する。入力装置204は、例えばマウスやキーボードを備えて構成され、ユーザからの符号化装置200に対する操作情報が入力される。入力された操作情報は、CPU201へ送られる。ROM203は、本発明の実施形態の符号化方法を実行するためのコンピュータプログラムである符号化プログラム206を記録する記録媒体である。CPU201は、ROM203から符号化プログラム206をバスラインを介して読み出して、RAM202へロードし、RAM202内にロードされた符号化プログラム206を実行する。原データ10は、ROM203や、図示しない外部記憶装置を介して入力される。CPU201は、入力された原データ10に対し、RAM202にロードされた符号化プログラム206に基づいて後述する処理ステップを実行することによって、圧縮データ14を生成する。CPU201は生成した圧縮データ14を、RAM202や外部記憶装置に出力する。なお、符号化プログラム206をインターネット等のネットワーク経由で提供または配布するように構成してもよい。また、ROM203の代わりに、外部記憶装置、着脱可能なメモリデバイス、光ディスク装置など、一時的でない有形の媒体を、符号化プログラム206のロード元となる記録媒体として適用することが可能である。次に、本発明の実施形態の符号化方法を、図8および図9を用いて説明する。なお、当該符号化方法は、符号化装置200が具備するCPU201が符号化プログラム206による制御の下で動作することによって実行される。以下、CPU201を当該符号化方法の動作主体として説明する。図8は、符号化装置200を用いて実行される本発明の実施形態の符号化方法を説明するフローチャートである。まず、CPU201は、原データ10を分割して、N個のストリーム111~11Nを生成するステップS1。そして、CPU201は、ストリーム111~11Nを符号化するための下限値lowおよびレンジrangeを初期化するステップS2。ここでは、CPU201は、次の式のように初期化する。low0x00000000式1range0xffffffff式2なお、lowおよびrangeは、ストリーム11毎に用意される。ストリーム11毎のこれらの値は、例えばRAM202内に格納される。CPU201は、ストリーム11iに含まれるビット列のうちのシンボルDjに属するビットを着目ビットindtとし、i、jをループインデックスとして用いてステップS4~ステップS10の処理を行う。その為に、CPU201は、まず、ループインデックスi、jを、次のように初期化するステップS3。i1式3j0式4続いて、CPU201は、コンテキストグループ13iから、コンテキストを1つ選択するステップS4。ステップS4において、i=1が満たされる場合には、CPU201は、コンテキストAを選択する。i≧2が満たされる場合には、CPU201は、シンボルDjの1番目からi-1番目までの値に基づいて、複数存在するコンテキストから1つのコンテキストを選択する。ステップS4において選択されたコンテキストには、値0の出現確率p0が対応付けられており、当該コンテキストに対応付けられている出現確率p0は、ステップS5~ステップS8の処理にて使用される。なお、出現確率p0は、予め決められたビット数pwdthにより表現されるものとする。pwdthは、コンテキスト間で共通する。続いて、CPU201は、indt0が満たされるか否かを判定するステップS5。indt0が満たされる場合にはステップS5、Yes、CPU201は、インデックスiにかかるrangeをp0の表現ビット数pwdthだけ右にシフトし、シフト後のrangeにp0を乗算して得られる値でrangeを更新するステップS6。一方、indt1が満たされる場合にはステップS5、No、CPU201は、インデックスiにかかるrangeをpwdthだけ右にシフトし、シフト後のrangeにp0を乗算して得られる値でrangeを更新し、インデックスiにかかるlowに更新後のrangeを加算して得られる値でlowを更新するステップS7。ステップS6またはステップS7の処理の後、CPU201は、p0の更新処理を実行するステップS8。ステップS8の処理にて更新されるp0は、ステップS4にて選択されたコンテキストにかかる出現確率p0である。図9は、ステップS8において実行される出現確率p0の更新処理を説明するフローチャートである。まず、CPU201は、indt0が満たされるか否かを判定するステップS21。indt0が満たされる場合にはステップS21、Yes、CPU201は、p0を値32で除算した値をp0に加算し、得られた値でp0を更新するステップS22。一方、indt1が満たされる場合にはステップS21、No、CPU201は、値1からp0を減算して得られる値を値32で除算し、p0から前記除算により得られた値を減算し、得られた値でp0を更新するステップS23。CPU201は、ステップS22またはステップ23の処理により、p0の更新処理を終了する。CPU201は、ステップS8の処理の後、range<0x1000000が満たされるか否かを判定するステップS9。range<0x1000000が満たされる場合にはステップS9、Yes、CPU201は、lowを左に8ビットだけシフトして得られる値でlowを更新し、rangeを左に8ビットだけシフトして得られる値でrangeを更新し、更新後のlowを右に24ビットだけシフトして得られる値を符号データ12iの一部codeとして出力するステップS10。range<0x1000000が満たされない場合にはステップS9、No、ステップS10の処理がスキップされる。続いて、CPU201は、iNが満たされるか否かを判定するステップS11。iNが満たされない場合にはステップS11、No、CPU201は、iを1だけインクリメントしてステップS12、ステップS4の処理を実行する。iNが満たされる場合にはステップS11、Yes、CPU201は、jnが満たされるか否かを判定するステップS13。jnが満たされない場合にはステップS13、No、CPU201は、jを1だけインクリメントするとともにiを1に初期化してステップS14、ステップS4の処理を実行する。jnが満たされる場合にはステップS13、Yes、CPU201は、全ストリーム111~11Nについてlowを符号データ121~12Nの残りの部分として出力するステップS15。そして、CPU201は、ステップS10において出力した1つ以上のcodeとステップS15において出力したcodeとをループインデックス別に接続して、符号データ121~12Nの夫々を生成しステップS16、動作を終了する。次に、図10~12を参照して、本発明の実施形態の復号化方法を説明する。図10は、図1に示す画像再生装置1の動作を説明するフローチャートである。図10に示すように、まず、CPU21は、制御バス27を介してデコンプレッション回路100およびROMコントローラ26の初期設定を実行するステップS31。そして、CPU21は、制御バス27を介してDMAC25を起動するステップS32。DMAC25は、サブバス28を介してROMコントローラ26に圧縮データ14の読み出し要求を発行するステップS33。読み出し要求を受信したROMコントローラ26は、ROM40から圧縮データ14を読み出して、読み出した圧縮データ14をDMAC25に返すステップS34。DMAC25は、受け取った圧縮データ14をデコンプレッション回路100に渡すステップS35。デコンプレッション回路100は、受け取った圧縮データ14の復号化を行い、復号化して得られた原データ10をDMAC25に返すステップS36。DMAC25は、受け取った復号化後の原データ10をサブバス28、メインバス29、およびDRAMコントローラ23を介してDRAM30に書き込むステップS37。CPU21およびGPU22は、協働して、DRAM30に書き込まれた原データ10から画像フレームを生成し、生成した画像フレームをDRAM30に確保されているフレームバッファに格納するステップS38。ディスプレイコントローラ24は、フレームバッファから画像フレームを読み出して、読み出した画像フレームをLCDパネル50に出力しステップS39、画像再生装置1は動作を終了する。ステップS36の処理においてデコンプレッション回路100が圧縮データ14を復号化する際には、デコーダ1021~102Nは、夫々、対応する符号データ12をパイプライン処理的に復号化する。図11は、図6に示す1つのデコーダ102が1つの符号データ12を復号化する動作を説明するフローチャートである。図11に示すように、まず、デコーダコア105は、自デコンプレッション回路100が初期状態であるか否かを判定するステップS41。初期状態とは、ステップS31の処理によりCPU21によって初期設定された後で、復号化を開始する前の状態を指す。なお、初期状態においては、コード/レンジ記憶部106には、式1および式2を用いて初期化されたrangeおよびlowが格納されている。デコンプレッション回路100が初期状態である場合にはステップS41、Yes、デコーダコア105は、ストリームバッファ101に送られてきた圧縮データ14に含まれる符号データ121~12Nのうちの、自デコーダ102に対応する符号データの先頭の4バイトを取り出して、取り出した4バイトのデータをコード/レンジ記憶部106にセットするステップS42。デコーダコア105は、ステップS42の処理によりコード/レンジ記憶部106にセットしたデータを、後の処理において、変数codeとして使用する。デコンプレッション回路100が初期状態ではない場合にはステップS41、No、デコーダコア105は、ストリームバッファ101に格納されている対応する符号データから1バイトのデータを取り出して、取り出した1バイトのデータを、既にコード/レンジ記憶部106に格納されているcodeを構成する値の最も下位側の1バイトにセットするステップS43。ステップS42またはステップS43の処理の後、デコーダ102は、前段のデコーダ102から復号結果を受信しステップS44、選択回路104は、受信した復号結果を選択信号として用いて、複数の確率テーブル記憶部103のうちの1つを選択するステップS45。複数の確率テーブル記憶部103は、0の出現確率p0を夫々記憶しており、ステップS45により選択された確率テーブル記憶部103は、自記憶部103が記憶するp0を選択回路104を介してデコーダコア105に入力する。なお、前段のデコーダ102から送られてきた復号結果は、フリップフロップ107にラッチされる。続いて、デコーダコア105は、rangeを右にpwdthだけシフトするとともに、シフト後のrangeにp0を乗算した値でrangeを更新するステップS46。そして、デコーダコア105は、codelow<rangeが満たされるか否かを判定するステップS47。codelow<rangeが満たされる場合にはステップS47、Yes、デコーダコア105は、自デコーダ102にかかる復号化結果decodeddataを0とし、rangeにp0を乗算した値でrangeを更新するステップS48。デコーダ102は、フリップフロップ107にラッチしておいた復号化結果の最下位ビット側に、decodeddataを結合して、結合して得られる複数ビットの復号化結果を出力するステップS50。codelow<rangeが満たされない場合にはステップS47、No、デコーダコア105は、decodeddata1とし、rangeにp0を乗算した値でrangeを更新するとともに、lowに更新後のrangeを加算して得られる値でlowを更新するステップS49。ステップS49の処理の後、デコーダ102は、ステップS50の処理を実行する。ステップS50の処理の後、デコーダコア105は、ステップS45により選択された確率テーブル記憶部103に格納されているp0の更新処理を実行するステップS51。図12は、ステップS51において実行される出現確率p0の更新処理を説明するフローチャートである。まず、デコーダコア105は、decodeddata0が満たされるか否かを判定するステップS61。decodeddata0が満たされる場合にはステップS61、Yes、デコーダコア105は、p0を値32で除算した値をp0に加算し、得られた値でp0を更新するステップS62。一方、decodeddata1が満たされる場合にはステップS61、No、デコーダコア105は、値1からp0を減算して得られる値を値32で除算し、p0から前記除算により得られた値を減算し、得られた値でp0を更新するステップS63。デコーダコア105は、ステップS62またはステップ63の処理により、p0の更新処理を終了する。ステップS51の処理の後、デコーダコア105は、range<0x1000000が満たされるか否かを判定するステップS52。range<0x1000000が満たされる場合にはステップS52、Yes、デコーダコア105は、codeを左に8ビットだけシフトして得られる値でcodeを更新し、lowを左に8ビットだけシフトして得られる値でlowを更新し、rangeを左に8ビットだけシフトして得られる値でrangeを更新するステップS53。ステップS53の処理の後、デコーダコア105は、ステップS41の処理を実行する。range<0x1000000が満たされない場合にはステップS52、No、ステップS44の処理が実行される。このように、1つのデコーダ102は、自デコーダ102が復号化して得た1ビットのdecodeddataを、前段のデコーダ102から入力されたシンボルDの一部を構成するビット列の末尾に結合する。これによって、N個のデコーダ1021~102Nは、協働して、N個の符号データ121~12Nをパイプライン処理的に復号化して、原データ10を構成するシンボルDを連続的に生成することができる。生成されたシンボルDは、ステップS36~ステップS37の処理により逐次DRAM30に格納され、DRAM30上で原データ10が復元される。なお、以上の説明においては、本発明の実施形態の符号化/復号化に用いられるコンテキストアーキテクチャ13は二分木構造を有するとして説明したが、本発明の実施形態に適用できるコンテキストアーキテクチャ13はこれに限定されない。以下の2つの条件を満たすコンテキストアーキテクチャであれば適用可能である。1コンテキストアーキテクチャは、複数のコンテキスト間の対応関係がN個のストリーム111~11Nに一対一で対応するN個の階層の階層構造で記述されること。2階層iiは1~Nのコンテキストの選択に、階層jのストリーム11jの値が影響しないこと。図13は、本発明の実施形態のコンテキストアーキテクチャの別の例を示す図である。この例によれば、コンテキストアーキテクチャ13は、1段目のコンテキストグループ131から3段目のコンテキストグループ133に属する複数のコンテキストは、二分岐構造を形成している。しかしながら、4段目のコンテキストグループ134は、2つのコンテキストコンテキストHおよびコンテキストIを有している。そして、コンテキストHは、3段目のコンテキストD~Gの夫々から実線で共通接続され、コンテキストIは、コンテキストD~Gの夫々から一点鎖線で共通接続されている。5段目のコンテキストグループ135は、4つのコンテキストコンテキストJ~Mを有している。そして、コンテキストJはコンテキストHに実線で接続され、コンテキストKはコンテキストHに一点鎖線で接続されている。コンテキストLはコンテキストIに実線で接続され、コンテキストMはコンテキストIに一点鎖線で接続されている。なお、図3に示したコンテキストアーキテクチャ13の例のように二分木構造を有するコンテキストアーキテクチャを採用した場合には、デコンプレッション回路100に具備せしめる確率テーブル記憶部103の数がNの数に応じて増加する。図13に示したコンテキストアーキテクチャ13のように、二分木構造を採用した場合に比べてコンテキストの数を減少させることによって、必要となる確率テーブル記憶部103の数を減少せしめることができる。なお、条件1は、階層の順番は必ずしもシンボルDを構成する各ビットの並び順に一致していなくてもよいということを示している。例えば、シンボルDの3番目のビットが最上段のコンテキストグループ131を用いて符号化されるようにしてもよい。また、本発明の実施形態においては、符号化/復号化のための符号としてbinaryRangeCoderが採用される例を説明したが、符号化/復号化の手法には、binaryRangeCoder以外の算術符号など、他の符号を採用することが可能である。また、シンボルDを構成する各ビットからストリーム11の夫々が生成されるものとして説明したが、シンボルDをN×Mビットの固定長で構成し、Mビット幅のデータ部分シンボル毎に夫々ストリーム11を生成するようにしてもよい。その場合には、デコーダ102の夫々は、単位サイクル当たりにMビット幅の部分シンボルを生成するようにするとよい。以上述べたように、本発明の実施形態によれば、デコンプレッション回路100は、N個の符号データ121~12Nを記憶するストリームバッファ101と、N個の符号データ121~12Nの夫々に一対一対応し、夫々、対応する符号データ12を復号化してMビット幅の部分シンボルを単位サイクル毎に逐次生成する、直列に多段接続されるN個のデコーダ1021~102Nと、を備え、N個のデコーダ1021~102Nのうちのii≧2段目のデコーダ12iは、複数の確率モデルを記憶し、各単位サイクルにおいて、直前の単位サイクルにおいてi-1段目のデコーダ102i-1によって生成された部分シンボルを含むi-1個の部分シンボルの入力を受け付けて、入力されたi-1個の部分シンボルに基づいて複数の確率モデルのうちの1つを選択し、選択した確率モデルを用いて1個の部分シンボルを生成し、生成した1個の部分シンボルを前記入力されたi-1個の部分シンボルとともに出力する、ように構成したので、N個のデコーダ1021~102Nは協働して単位シンボルを単位サイクル毎に生成することができるので、1個のデコーダが1個の単位シンボルを逐次生成する場合に比べて高速に復号化することができる。即ち、デコンプレッション回路100は、可及的に高速に符号の復号化を行うことができる。また、i段目のデコーダ12iは、自デコーダ12iが生成した1個の部分シンボルを前記入力されたi-1個の部分シンボルの末尾に結合して出力する、ように構成したので、N個のデコーダ1021~102Nは、協働して、シンボルDの先頭から部分シンボルを順次復号化することができる。また、N個のデコーダ1021~102Nの夫々は、単位サイクル毎に、前記選択した確率モデルを自デコーダ102が生成した1個の部分シンボルに基づいて更新する、ように構成したので、確率モデルが固定されている場合に比べて高圧縮率の圧縮データ14を扱うことができるようになる。また、N個の符号データ12は、N個の部分シンボルからなるシンボルD単位シンボルが複数配列されて構成される原データ10が部分シンボル毎に符号化されて生成されたデータであって、シンボルDの先頭からi番目の部分シンボルにかかる符号データ12iは、前記N個のデコーダのうちのi段目のデコーダに対応し、前記i段目のデコーダ102iが備える複数の確率モデルのうちのシンボルDの先頭からi-1番目までの部分シンボルに基づいて定まる確率モデルを用いて符号化されたデータであるので、N個のデコーダ1021~102Nは、協働して、シンボルDの先頭から部分シンボルを順次復号化することができる。以上、本発明の実施形態を説明したが、この実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。この新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。この実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。