第1の方向に延在する複数の走査線と、第2の方向に延在する複数のデータ線と、前記第2の方向に延在し、前記複数のデータ線の各々に対応して設けられた複数の電位線と、前記走査線と前記データ線との交差に対応して各々設けられた複数の画素回路と、前記複数の画素回路を駆動する駆動回路と、を備える電気光学装置であって、前記複数の画素回路の各々は、ゲートおよびソース間の電圧に応じた電流を流す駆動トランジスターと、前記駆動トランジスターのゲートと前記データ線との間に電気的に接続された書込トランジスターと、一端が前記駆動トランジスターのゲートに電気的に接続され、前記駆動トランジスターのゲートおよびソース間の電圧を保持する第1保持容量と、前記駆動トランジスターより供給される電流の大きさに応じた輝度で発光する発光素子と、を備え、前記複数のデータ線の各々と、前記複数の電位線の各々とは、同層に形成され、前記複数の電位線の各々には、所定電位が供給され、前記複数のデータ線および前記複数の電位線のうち、互いに隣り合う前記データ線および前記電位線によって、当該データ線の電位を保持する第2保持容量が形成される、ことを特徴とする電気光学装置。一端が前記データ線に接続されるとともに、他端に前記発光素子の輝度を規定する電位のデータ信号が供給される第3保持容量を更に備えることを特徴とする請求項1に記載の電気光学装置。前記画素回路は、前記電位線と前記発光素子との間に電気的に接続された初期化トランジスターを更に備えることを特徴とする請求項1または2に記載の電気光学装置。前記画素回路は、前記駆動トランジスターおよび前記発光素子の間に電気的に接続された発光制御トランジスターと、前記駆動トランジスターのゲートおよびドレインの間に電気的に接続された閾値補償トランジスターと、を更に備えることを特徴とする請求項1乃至3のうちいずれか1項に記載の電気光学装置。前記互いに隣り合う前記データ線および前記電位線は、前記複数の画素回路のうち、前記第1の方向において互いに隣り合う2つの画素回路の間に設けられることを特徴とする請求項1乃至4のうちいずれか1項に記載の電気光学装置。前記互いに隣り合う前記データ線および前記電位線のうち、前記データ線は、前記互いに隣り合う2つの画素回路のうち一方と電気的に接続し、前記電位線は、前記互いに隣り合う2つの画素回路のうち他方と電気的に接続することを特徴とする請求項5に記載の電気光学装置。前記互いに隣り合う前記データ線および前記電位線の各々は、前記互いに隣り合う2つの画素回路のうち一方と電気的に接続することを特徴とする請求項5に記載の電気光学装置。請求項1乃至7のいずれかに記載の電気光学装置を備えることを特徴とする電子機器。ところで、画素回路を微細化したとき、発光素子への供給電流を微小領域で制御する必要がある。発光素子に供給される電流は、トランジスターのゲートソース間の電圧によって制御されるが、微小領域では、ゲートソース間の電圧のわずかな変化に対して、発光素子に供給される電流が大きく変化してしまう。一方、データ信号を出力する回路は、データ線を短時間で充電するために、その駆動能力が高められている。このように高い駆動能力を有する回路において、非常に細かい精度でデータ信号を出力させることは困難である。また、画素回路を微細化したとき、製造時に発生する誤差に起因した輝度ムラが生じ、表示品質が低下することもあった。本発明は、上述した事情に鑑みてなされたもので、その目的の一つは、細かい精度のデータ信号を必要としない一方で、輝度ムラの発生を抑止しつつ、発光素子に電流を精度良く供給することが可能な電気光学装置および電子機器を提供することにある。上述した目的を達成するため、本発明に係る電気光学装置は、第1の方向に延在する複数の走査線と、第2の方向に延在する複数のデータ線と、前記第2の方向に延在し、前記複数のデータ線の各々に対応して設けられた複数の電位線と、前記走査線と前記データ線との交差に対応して各々設けられた複数の画素回路と、前記複数の画素回路を駆動する駆動回路と、を備える電気光学装置であって、前記複数の画素回路の各々は、ゲートおよびソース間の電圧に応じた電流を流す駆動トランジスターと、前記駆動トランジスターのゲートと前記データ線との間に電気的に接続された書込トランジスターと、一端が前記駆動トランジスターのゲートに電気的に接続され、前記駆動トランジスターのゲートおよびソース間の電圧を保持する第1保持容量と、前記駆動トランジスターより供給される電流の大きさに応じた輝度で発光する発光素子と、を備え、前記複数のデータ線の各々と、前記複数の電位線の各々とは、同層に形成され、前記複数の電位線の各々には、所定電位が供給され、前記複数のデータ線および前記複数の電位線のうち、互いに隣り合う前記データ線および前記電位線によって、当該データ線の電位を保持する第2保持容量が形成される、ことを特徴とする。この発明によれば、第2保持容量は、互いに隣り合うデータ線および電位線によって形成される。データ線および電位線は、複数の画素回路が設けられる領域の一端から他端にかけて設けられるため、第2保持容量は、画素回路内に設けられる第1保持容量に比べて十分に大きな容量を有する。また、列毎の第2保持容量の有する容量のばらつきは、半導体プロセスの誤差に依存するが、第2保持容量は、データ線および電位線という大面積の電極により形成されるため、第2保持容量の有する容量の相対的なばらつきを低減させることが可能である。ところで、書込トランジスターがオンすると、駆動トランジスターのゲートと、データ線、第1保持容量、および、第2保持容量とは、電気的に接続される。従って、例えば、データ線を介して、第1保持容量および第2保持容量に電荷を供給することにより書込トランジスターのゲートの電位を決定する場合、駆動トランジスターのゲートの電位は、第1保持容量の大きさおよび当該容量に蓄積された電荷と、第2保持容量の大きさおよび当該容量に蓄積された電荷とによって決定される。より具体的には、データ線を介して供給される電荷は、第1保持容量および第2保持容量に分配されるが、第2保持容量は第1保持容量に比べて十分に大きな容量を有するため、駆動トランジスターのゲートの電圧は、実質的には、第2保持容量に蓄積された電荷と第2保持容量の容量とによって決定されることになる。上述のとおり、複数のデータ線の各々に対応して設けられる複数の第2保持容量の各々が有する容量のばらつきは小さいため、駆動トランジスターのゲートの電圧の列毎のばらつきも小さく抑えることが可能となる。従って、本実施形態にかかる電気光学装置は、表示ムラの発生を抑制し、高品位の表示が可能となる。また、上述した電気光学装置において、一端が前記データ線に接続されるとともに、他端に前記発光素子の輝度を規定する電位のデータ信号が供給される第3保持容量を更に備えることを特徴とすることが好ましい。この発明によれば、発光素子の輝度を規定する電位のデータ信号が、第3保持容量の一端に供給される。データ線は、第3保持容量の他端と接続するとともに、第2保持容量の一端を構成する。従って、データ線の電位変動の範囲は、データ信号の電位変動の範囲を、第2保持容量に対する第3保持容量の容量比に応じて圧縮した値となる。データ線および電位線により形成される第2保持容量は大きな容量を有するため、データ線の電位変動の範囲は、データ信号の電位変動の範囲に比べて、十分に小さく圧縮することができる。これにより、データ信号を細かい精度で刻まなくても、電流を発光素子に対して精度良く供給することができる。また、上述のとおり複数のデータ線に対応して設けられた複数の第2保持容量の各々が有する容量のばらつきは小さいため、データ信号の電位変動に対するデータ線の電位変動の圧縮率のばらつきも小さく抑えることが可能となり、輝度ムラの発生を防止した高品位の表示が可能となる。また、上述した電気光学装置において、前記画素回路は、前記電位線と前記発光素子との間に電気的に接続された初期化トランジスターを更に備えることを特徴とすることが好ましい。この発明によれば、発光素子に寄生する容量の保持電圧の影響を抑えることができる。また、上述した電気光学装置において、前記画素回路は、前記駆動トランジスターおよび前記発光素子の間に電気的に接続された発光制御トランジスターと、前記駆動トランジスターのゲートおよびドレインの間に電気的に接続された閾値補償トランジスターと、を更に備えることを特徴とすることが好ましい。この発明によれば、駆動トランジスターのゲートの電位を、駆動トランジスターの閾値電圧に対応した電位とすることができ、駆動トランジスター毎の閾値電圧のばらつきを補償することが可能となる。また、上述した電気光学装置において、前記互いに隣り合う前記データ線および前記電位線は、前記複数の画素回路のうち、前記第1の方向において互いに隣り合う2つの画素回路の間に設けられる構成としても良い。この構成において、前記互いに隣り合う前記データ線および前記電位線のうち、前記データ線は、前記互いに隣り合う2つの画素回路のうち一方と電気的に接続し、前記電位線は、前記互いに隣り合う2つの画素回路のうち他方と電気的に接続する態様としても良い。また、この構成において、前記互いに隣り合う前記データ線および前記電位線の各々は、前記互いに隣り合う2つの画素回路のうち一方と電気的に接続する態様としても良い。いずれの構成によっても、互いに隣り合うデータ線と電位線とで第2保持容量が形成されるため、新たなスペースを必要とすること無く、大きな容量を形成することが可能となる。なお、本発明は、電気光学装置のほか、当該電気光学装置を有する電子機器として概念することも可能である。電子機器としては、典型的にはヘッドマウントディスプレイHMDや電子ビューファイダーのなどの表示装置が挙げられる。以下、本発明を実施するための形態について図面を参照して説明する。<第1実施形態>図1は、本発明の実施形態に係る電気光学装置10の構成を示す斜視図である。電気光学装置10は、例えばヘッドマウントディスプレイにおいて画像を表示するマイクロディスプレイである。電気光学装置10の詳細については後述するが、複数の画素回路や当該画素回路を駆動する駆動回路などが例えばシリコン基板に形成された有機EL装置であり、画素回路には、発光素子の一例であるOLEDが用いられている。電気光学装置10は、表示部で開口または透過する枠状のケース72に収納されるとともに、FPCFlexiblePrintedCircuits基板74の一端が接続されている。FPC基板74には、半導体チップの制御回路5が、COFChipOnFilm技術によって実装されるとともに、複数の端子76が設けられて、図示省略された上位回路に接続される。当該上位回路から複数の端子76を介して画像データが同期信号に同期して供給される。同期信号には、垂直同期信号や、水平同期信号、ドットクロック信号が含まれる。また、画像データは、表示すべき画像の画素の階調レベルを例えば8ビットで規定する。制御回路5は、電気光学装置10の電源回路とデータ信号出力回路との機能を兼用するものである。すなわち、制御回路5は、同期信号にしたがって生成した各種の制御信号や各種電位を電気光学装置10に供給するほか、デジタルの画像データをアナログのデータ信号に変換して、電気光学装置10に供給する。図2は、第1実施形態に係る電気光学装置10の構成を示す図である。この図に示されるように、電気光学装置10は、走査線駆動回路20と、デマルチプレクサ30と、レベルシフト回路40と、表示部100とに大別される。このうち、表示部100には、表示すべき画像の画素に対応した画素回路110がマトリクス状に配列されている。詳細には、図2に示すように、表示部100において、m行の走査線12がX方向第1の方向に延在して設けられ、また、3列毎にグループ化された3n列のデータ線14がY方向第2の方向に延在し、かつ、各走査線12と互いに電気的な絶縁を保って設けられている。そして、m行の走査線12と3n列のデータ線14との交差部に対応して画素回路110が設けられている。このため、本実施形態において画素回路110は、縦m行×横3n列でマトリクス状に配列されている。ここで、m、nは、いずれも自然数である。走査線12および画素回路110のマトリクスのうち、行ロウを区別するために、図において上から順に1、2、3、...、m-1、m行と呼ぶ場合がある。同様にデータ線14および画素回路110のマトリクスの列カラムを区別するために、図において左から順に1、2、3、...、3n-1、3n列と呼ぶ場合がある。また、データ線14のグループを一般化して説明するために、1以上n以下の整数jを用いると、左から数えてj番目のグループには、3j-2列目、3j-1列目および3j列目のデータ線14が属している、ということになる。なお、同一行の走査線12と同一グループに属する3列のデータ線14との交差に対応した3つの画素回路110は、それぞれR赤、G緑、B青の画素に対応して、これらの3画素が表示すべきカラー画像の1ドットを表現する。すなわち、本実施形態では、RGBに対応したOLEDの発光によって1ドットのカラーを加法混色で表現する構成となっている。また、図2に示すように、表示部100において、3n1列の電位線16が、Y方向第2の方向に延在し、かつ、各走査線12と互いに電気的な絶縁を保って設けられる。各電位線16には、リセット電位としての所定電位Vorstが共通に給電されている。ここで、電位線16の列を区別するために、図において左から順に1、2、3、...、3n、3n1列目の電位線16と呼ぶ場合がある。1列目~3n列目の電位線16の各々は、1列目~3n列目のデータ線14の各々に沿って設けられる。すなわち、1以上3n以下の整数をpとしたとき、p列目の電位線16およびp列目のデータ線14は、互いに隣り合うように設けられる。このうち、2列目~3n列目の電位線16およびデータ線14は、X方向に互いに隣り合う2つの画素回路110の間に形成される。また、詳細は後述するが、互いに隣り合う電位線16およびデータ線14は、絶縁体誘電体を挟持する。従って、互いに隣り合う電位線16およびデータ線14は容量的に結合し、両者間には保持容量50が形成される。この保持容量50は、データ線14の電位を保持する第2保持容量として機能する。なお、互いに隣り合う電位線16とデータ線14との間の距離は、必要とされる大きさの容量が得られるように定められる。以下では、保持容量50の容量をCdtと表記する。このように、電位線16とデータ線14とが絶縁体を挟持することによって形成される保持容量50は、平面視した場合つまり、表示部100に垂直な方向から見た場合、表示部100の内側から外側にわたって、または、表示部100の内側に設けられることになる。但し、図2においては、記載の便宜上、保持容量50が表示部100の外側に設けられるように描かれている。なお、1列目~3n列目の画素回路110には、それぞれ、2列目~3n1列目の電位線16を介して、電位Vorstが供給される。さて、電気光学装置10には、次のような制御信号が制御回路5によって供給される。詳細には、電気光学装置10には、走査線駆動回路20を制御するための制御信号Ctrと、デマルチプレクサ30での選択を制御するための制御信号Sel、Sel、Selと、これらの信号に対して論理反転の関係にある制御信号/Sel、/Sel、/Selと、レベルシフト回路40を制御するための負論理の制御信号/Giniと、正論理の制御信号Grefとが供給される。なお、制御信号Ctrには、実際にはパルス信号や、クロック信号、イネーブル信号など、複数の信号が含まれる。また、電気光学装置10には、デマルチプレクサ30での選択タイミングに合わせてデータ信号Vd、Vd、...、Vdが、1、2、...、n番目のグループに対応して制御回路5によって供給される。なお、データ信号Vd~Vdが取り得る電位の最高値をVmaxとし、最低値をVminとする。走査線駆動回路20は、フレームの期間にわたって走査線12を1行毎に順番に走査するための走査信号を、制御信号Ctrにしたがって生成するものである。ここで、1、2、3、...、m-1、m行目の走査線12に供給される走査信号を、それぞれGwr、Gwr、Gwr、...、Gwr、Gwrと表記している。なお、走査線駆動回路20は、走査信号Gwr~Gwrのほかにも、当該走査信号に同期した各種の制御信号を行毎に生成して表示部100に供給するが、図2においては図示を省略している。また、フレームの期間とは、電気光学装置10が1カットコマ分の画像を表示するのに要する期間をいい、例えば同期信号に含まれる垂直同期信号の周波数が120Hzであれば、その1周期分の8.3ミリ秒の期間である。デマルチプレクサ30は、列毎に設けられたトランスミッションゲート34の集合体であり、各グループを構成する3列に、データ信号を順番に供給するものである。ここで、j番目のグループに属する3j-2、3j-1、3j列に対応したトランスミッションゲート34の入力端は互いに共通接続されて、その共通端子にそれぞれデータ信号Vdが供給される。j番目のグループにおいて左端列である3j-2列に設けられたトランスミッションゲート34は、制御信号SelがHレベルであるとき制御信号/SelがLレベルであるときにオン導通する。同様に、j番目のグループにおいて中央列である3j-1列に設けられたトランスミッションゲート34は、制御信号SelがHレベルであるとき制御信号/SelがLレベルであるときにオンし、j番目のグループにおいて右端列である3j列に設けられたトランスミッションゲート34は、制御信号SelがHレベルであるとき制御信号/SelがLレベルであるときにオンする。レベルシフト回路40は、保持容量44とPチャネルMOS型のトランジスター45とNチャネルMOS型のトランジスター43との組を列毎に有し、各列のトランスミッションゲート34の出力端から出力されるデータ信号の電位をシフトするものである。ここで、保持容量44の一端は、対応する列のデータ線14とトランジスター45のドレインノードとに接続される一方、保持容量44の他端は、トランスミッションゲート34の出力端とトランジスター43のドレインノードとに接続される。このため、保持容量44は、一端がデータ線14に接続され、他端にデータ信号が供給される第3保持容量として機能する。図2では省略しているが、保持容量44の容量をCrf1とする。なお、保持容量44は、表示部100の外側つまり、額縁エリアに配置され、表示部100に垂直な方向から見て互いに重なり合う2つの電極から形成される。これにより、大きな容量Crf1を比較的狭い領域に形成することが可能となり、電気光学装置10の狭額縁化が可能となる。各列のトランジスター45のソースノードは、初期電位として電位Viniを給電する給電線61に各列にわたって共通に接続され、ゲートノードには、制御信号/Giniが各列にわたって共通に供給される。このため、トランジスター45は、データ線14と給電線61とを、制御信号/GiniがLレベルのときに電気的に接続し、制御信号/GiniがHレベルのときに電気的に非接続とする構成となっている。また、各列のトランジスター43のソースノードは、所定電位として電位Vrefを給電する給電線62に各列にわたって共通に接続され、ゲートノードには、制御信号Grefが各列にわたって共通に供給される。このため、トランジスター43は、保持容量44の他端であるノードhと給電線62とを、制御信号GrefがHレベルのときに電気的に接続し、制御信号GrefがLレベルのときに電気的に非接続とする構成となっている。本実施形態では、便宜的に走査線駆動回路20、デマルチプレクサ30およびレベルシフト回路40に分けているが、これらについては、画素回路110を駆動する駆動回路としてまとめて概念することが可能である。図3を参照して画素回路110について説明する。各画素回路110については電気的にみれば互いに同一構成なので、ここでは、i行目であって、j番目のグループのうち左端列の3j-2列目に位置するi行3j-2列の画素回路110を例にとって説明する。なお、iは、画素回路110が配列する行を一般的に示す場合の記号であって、1以上m以下の整数である。図3に示されるように、画素回路110は、PチャネルMOS型のトランジスター121~125と、OLED130と、保持容量132とを含む。この画素回路110には、走査信号Gwr、制御信号Gel、Gcmp、Gorstが供給される。ここで、走査信号Gwr、制御信号Gel、Gcmp、Gorstは、それぞれi行目に対応して走査線駆動回路20によって供給されるものである。このため、走査信号Gwr、制御信号Gel、Gcmp、Gorstは、i行目であれば、着目している3j-2列以外の他の列の画素回路にも共通に供給される。トランジスター122は、ゲートノードがi行目の走査線12に接続され、ドレインまたはソースノードの一方が3j-2列目のデータ線14に接続され、他方がトランジスター121におけるゲートノードgと、保持容量132の一端と、トランジスター123のソースまたはドレインノードの一方とにそれぞれ接続されている。すなわち、トランジスター122は、トランジスター121のゲートノードgとデータ線14との間に電気的に接続され、トランジスター121のゲートノードgと、データ線14との間の電気的な接続を制御する、書込トランジスターとして機能する。ここで、トランジスター121のゲートノードについては、他のノードと区別するためにgと表記する。トランジスター121は、ソースノードが給電線116に接続され、ドレインノードがトランジスター123のソースまたはドレインノードの他方と、トランジスター124のソースノードとにそれぞれ接続されている。ここで、給電線116には、画素回路110において電源の高位側となる電位Velが給電される。このトランジスター121は、トランジスター121のゲートノードおよびソースノード間の電圧に応じた電流を流す駆動トランジスターとして機能する。トランジスター123のゲートノードには制御信号Gcmpが供給される。トランジスター123は、トランジスター121のソースノードおよびゲートノードg間の電気的な接続を制御する、閾値補償トランジスターとして機能する。トランジスター124のゲートノードには制御信号Gelが供給され、ドレインノードがトランジスター125のソースノードとOLED130のアノード130aとにそれぞれ接続されている。すなわち、トランジスター124は、トランジスター121のドレインノードと、アノード130aとの間の電気的な接続を制御する、発光制御トランジスターとして機能する。トランジスター125のゲートノードにはi行目に対応した制御信号Gorstが供給され、ドレインノードは3j-1列目の電位線16に接続されて電位Vorstに保たれている。このトランジスター125は、電位線16と、アノード130aとの間の電気的な接続を制御する初期化トランジスターとして機能する。保持容量132の他端は、給電線116に接続される。このため、保持容量132は、トランジスター121のゲートソース間の電圧を保持する第1保持容量として機能する。以下では、保持容量132の容量をCpixと表記する。なお、保持容量50の容量Cdtと、保持容量44の容量Crf1と、保持容量132の容量Cpixとは、Cdt>Crf1>>Cpixとなるように設定される。すなわち、CdtはCrf1よりも大きく、CpixはCdtおよびCrf1よりも十分に小さくなるように設定される。本実施形態において電気光学装置10はシリコン基板に形成されるので、トランジスター121~125の基板電位については電位Velとしている。OLED130のアノード130aは、画素回路110毎に個別に設けられる画素電極である。これに対して、OLED130のカソードは、画素回路110のすべてにわたって共通の共通電極118であり、画素回路110において電源の低位側となる電位Vctに保たれている。OLED130は、上記シリコン基板において、アノードと光透過性を有するカソードとで白色有機EL層を挟持した素子である。そして、OLED130の出射側カソード側にはRGBのいずれかに対応したカラーフィルターが重ねられる。このようなOLED130において、アノードからカソードに電流が流れると、アノードから注入された正孔とカソードから注入された電子とが有機EL層で再結合して励起子が生成され、白色光が発生する。このときに発生した白色光は、シリコン基板アノードとは反対側のカソードを透過し、カラーフィルターによる着色を経て、観察者側に視認される構成となっている。画素回路110の構造について、図4および図5を参照しつつ説明する。図4は、縦および横方向で互いに隣り合う4つの画素回路110の構成を示す平面図である。また、図5は、図4におけるE-e線で破断した部分断面図である。なお、図4は、トップエミッション構造の画素回路110を観察側から平面視した場合の配線構造を示しているが、簡略化のために、後述する第2配線層以降に形成される構造体を省略している。また、図5は、簡略化のために、OLED130におけるアノード130a以降に形成される構造体を省略している。なお、以上の各図については、各層、各部材、各領域などを認識可能な大きさとするために、縮尺を異ならせている場合がある。図5に示すように、画素回路110を構成する各要素は、シリコン基板150上に形成される。本実施形態では、シリコン基板150としてP型半導体基板を用いる。シリコン基板150上には、ほぼ全面にわたってNウェル160が形成されている。なお、図4においては、平面視したときに、トランジスター121~125の設けられる領域を容易に把握できるように、Nウェル160のうち、トランジスター121~125の設けられる領域およびその近傍のみを、ハッチングを付して示している。Nウェル160には、N型拡散層図示せずを介して電位Velが給電される。このため、トランジスター121~125の基板電位は電位Velとなっている。図4および図5に示すように、Nウェル160の表面にイオンをドープすることにより、複数のP型拡散層が形成される。具体的には、Nウェル160の表面には、画素回路110毎に、8つのP型拡散層P1~P8が形成される。これら、P型拡散層P1~P8は、トランジスター121~125のソースまたはドレインとして機能する。図5に示すように、Nウェル160およびP型拡散層P1~P8の表面には、ゲート絶縁層L0およびゲート電極G1~G5がパターニングによって形成される。これら、ゲート電極G1~G5は、それぞれトランジスター121~125のゲートとして機能する。図4および図5に示すように、トランジスター121は、ゲート電極G1、P型拡散層P7、およびP型拡散層P8を有する構成である。このうち、P型拡散層P8は、トランジスター121のソースとして機能し、P型拡散層P7は、トランジスター121のドレインとして機能する。また、トランジスター122は、ゲート電極G2、P型拡散層P1、およびP型拡散層P2を有する構成である。このうち、P型拡散層P1は、トランジスター122のソースまたはドレインのうち一方として機能し、P型拡散層P2は、トランジスター122のソースまたはドレインのうち他方として機能する。トランジスター123は、ゲート電極G3、P型拡散層P2、およびP型拡散層P3を有する構成である。このうち、P型拡散層P3は、トランジスター123のソースまたはドレインのうち他方として機能し、P型拡散層P2は、トランジスター123のソースまたはドレインのうち一方として機能する。トランジスター124は、ゲート電極G4、P型拡散層P3、およびP型拡散層P4を有する構成である。このうち、P型拡散層P3は、トランジスター124のソースとして機能し、P型拡散層P4は、トランジスター124のドレインとして機能する。トランジスター125は、ゲート電極G5、P型拡散層P5、およびP型拡散層P6を有する構成である。このうち、P型拡散層P5は、トランジスター125のソースとして機能し、P型拡散層P6は、トランジスター125のドレインとして機能する。図4に示すように、平面視したときに、ゲート電極G1の一部とP型拡散層P8の一部とが重なりあう領域が存在する。保持容量132は、ゲート電極G1のうち当該重なり合う領域に対応する部分と、P型拡散層P8のうち当該重なり合う領域に対応する部分とが、ゲート絶縁層L0を挟持することにより構成される。図5に示すように、ゲート電極G1~G5およびゲート絶縁層L0を覆うように、第1層間絶縁層L1が形成される。第1層間絶縁層L1の表面には、アルミニウム等の導電性の配線層をパターニングすることにより、走査線12、給電線116、および、信号線141~143が、それぞれ形成されるとともに、画素回路110毎に中継ノードN1~N6がそれぞれ形成される。なお、これら第1層間絶縁層L1の表面に形成される配線層を、第1配線層と総称する場合がある。図4および図5に示すように、中継ノードN1は、第1層間絶縁層L1を貫通するコンタクトホールHa1を介して、P型拡散層P1に接続される。すなわち、中継ノードN1は、トランジスター122のソースノードまたはドレインノードのうち一方に相当する。なお、図4において、コンタクトホールは、異種の配線層同士が重なる部分で□印に×印を付した部分として示している。中継ノードN2は、コンタクトホールHa2を介して、P型拡散層P2に接続されるとともに、コンタクトホールHa11を介して、ゲート電極G1に接続される。すなわち、中継ノードN2は、トランジスター121のゲートノードgに相当するともに、トランジスター122のソースノードまたはドレインノードの他方、および、トランジスター123のソースまたはドレインノードの一方に相当する。中継ノードN3は、コンタクトホールHa3を介して、P型拡散層P3に接続されるとともに、コンタクトホールHa7を介して、P型拡散層P7に接続される。すなわち、中継ノードN3は、トランジスター121のドレインノードに相当するともに、トランジスター123のソースまたはドレインノードの他方、および、トランジスター124のソースノードに相当する。中継ノードN4は、コンタクトホールHa4を介して、P型拡散層P4に接続されるとともに、コンタクトホールHa5を介して、P型拡散層P5に接続される。すなわち、中継ノードN4は、トランジスター124のドレインノードに相当するともに、トランジスター125のソースノードに相当する。中継ノードN5は、コンタクトホールHa6を介して、P型拡散層P6に接続される。すなわち、中継ノードN5は、トランジスター125のドレインノードに相当する。中継ノードN6は、コンタクトホールHa8を介して、P型拡散層P8に接続される。すなわち、中継ノードN6は、トランジスター121のソースノードに相当する。信号線141は、コンタクトホールHa14を介して、ゲート電極G4に接続される。なお、信号線141には、画素回路110に対応した制御信号Gelが供給される。信号線142は、コンタクトホールHa15を介して、ゲート電極G5に接続される。なお、信号線142には、画素回路110に対応した制御信号Gorstが供給される。信号線143は、コンタクトホールHa13を介して、ゲート電極G3に接続される。なお、信号線143には、画素回路110に対応した制御信号Gcmpが供給される。走査線12は、コンタクトホールHa12を介して、ゲート電極G2に接続される。給電線116は、コンタクトホールHa9を介して、P型拡散層P8に接続される。ここで、コンタクトホールHa2~Ha9およびコンタクトホールHa11~Ha15は、第1層間絶縁層L1を貫通するコンタクトホールである。図5に示すように、第1配線層および第1層間絶縁層L1を覆うように、第2層間絶縁層L2が形成される。第2層間絶縁層L2の表面には、アルミニウム等の導電性の配線層をパターニングすることにより、データ線14、および、電位線16がそれぞれ形成されるとともに、画素回路110毎に、中継ノードN11、および、中継ノードN12がそれぞれ形成される。なお、これら第2層間絶縁層L2の表面に形成される配線層を、第2配線層と総称する場合がある。図4に示すように、中継ノードN11は、コンタクトホールHb2を介して、中継ノードN4に接続される。中継ノードN12は、コンタクトホールHb4を介して、中継ノードN6に接続されるとともに、コンタクトホールHb5を介して、給電線116に接続される。このため、給電線116は、中継ノードN12、中継ノードN6を介して、P型拡散層P8すなわち、トランジスター121のソースに接続される。データ線14は、コンタクトホールHb1を介して、中継ノードN1に接続される。このため、データ線14は、中継ノードN1を介してP型拡散層P1すなわち、トランジスター122のソースまたはドレインのうち一方に接続される。電位線16は、コンタクトホールHb3を介して、中継ノードN5に接続される。このため、電位線16は、中継ノードN5を介してP型拡散層P6すなわち、トランジスター125のドレインに接続される。なお、コンタクトホールHb1~Hb5は、第2層間絶縁層L2を貫通するコンタクトホールである。図5に示すように、第2配線層および第2層間絶縁層L2を覆うように、第3層間絶縁層L3が形成される。これにより、同層第2配線層に形成され互いに隣り合うデータ線14および電位線16は、第3層間絶縁層L3を挟持することになる。その結果、互いに隣り合うデータ線14および電位線16は容量的に結合し、両者間には保持容量50が形成される。表示部100の上部から下部にかけてY方向に延在するデータ線14および電位線16は、図2に示すとおり、表示部100の1辺に相当する長さを有する。従って、保持容量50の容量Cdtを大きな値とすることが可能となる。また、保持容量50は、互いに隣り合うデータ線14および電位線16を利用して形成されるものであるため、新たなスペースを必要とすることなく、大きな容量Cdtを設けることができる。図5に示すように、第3層間絶縁層L3の表面には、アルミニウム等の導電性の配線層をパターニングすることにより、画素回路110毎に中継ノードN21が形成されるとともに、表示部100に対応する領域にわたって給電層116aが連続的に形成される。この給電層116aは、光反射性の導電性材料より形成される。なお、これら第3層間絶縁層L3の表面に形成される配線層を、第3配線層と総称する場合がある。中継ノードN21は、第3層間絶縁層L3を貫通するコンタクトホールHc1を介して、中継ノードN11に接続される。また、図示は省略するが、給電層116aは、給電線116と電気的に接続される。図5に示すように、第3配線層および第3層間絶縁層L3を覆うように、第4層間絶縁層L4が形成される。第4層間絶縁層L4の表面には、アルミニウムやITOIndiumTinOxideなどの導電性を有する配線層をパターニングすることによって、OLED130のアノード130aが形成される。このアノード130aは、画素回路110毎に個別の画素電極であり、第4層間絶縁層L4を貫通するコンタクトホールHd1を介して中継ノードN21に接続される。すなわち、アノード130aは、中継ノードN21、中継ノードN11、および、中継ノードN4を介して、P型拡散層P4つまり、トランジスター124のドレインおよびP型拡散層P5つまり、トランジスター125のソースに接続される。電気光学装置10のうち、アノード130a以降の構造については図示省略するが、アノード130aの上には、画素回路110毎に区分けされて、有機EL材料からなる発光層が積層される。そして、発光層の上には、複数の画素回路110の全てにわたって共通の透明電極であるカソード共通電極118が設けられる。すなわち、OLED130は、互いに対向するアノード130aと共通電極118とで発光層を挟持し、アノード130aから共通電極118に向かって流れる電流に応じた輝度にて発光する。OLED130が発する光のうち、シリコン基板150とは反対方向すなわち、図5において上方向に向かう光が、観察者に映像として視認されるトップエミッション構造。このほかにも、発光層を大気から遮断するための封止材などが設けられるが、説明は省略する。なお、前述のとおり、給電層116aは、表示部100のほぼ全面を覆うように形成されるため、OLED130の発する光のうちシリコン基板150側に向かう光のほぼ全てを、シリコン基板150とは反対方向に反射させる。従って、本実施形態に係る電気光学装置10は、光の利用効率を高め、低消費電力化が可能となる。また、OLED130の発する光は、給電層116aにより遮光されるため、第3層間絶縁層L3よりもシリコン基板150側に形成される配線層や、トランジスター121~125等を、光から保護することが可能となる。本実施形態では、コンタクトホールHa8およびコンタクトホールHb4は、平面視したときに異なる位置に設けられているが、平面視したときに互いに重なり合うように設けても良い。同様に、コンタクトホールHa9およびコンタクトホールHb5も、平面視したときに互いに重なり合うように設けても良い。また、コンタクトホールHa4およびコンタクトホールHb2も、平面視したときに互いに重なり合うように設けても良い。また、本実施形態では、保持容量132を、ゲート電極G1とP型拡散層P8とでゲート絶縁層L0を挟持することにより構成しているが、互いに異なる配線層で絶縁層を挟持することによって形成しても良い。例えば、第1配線層と第2配線層とで第2層間絶縁層L2を挟持することにより保持容量132を形成しても良い。<第1実施形態の動作>図6を参照して電気光学装置10の動作について説明する。図6は、電気光学装置10における各部の動作を説明するためのタイミングチャートである。この図に示されるように、走査信号Gwr~Gwrが順次Lレベルに切り替えられて、1フレームの期間において1~m行目の走査線12が1水平走査期間H毎に順番に走査される。1水平走査期間Hでの動作は、各行の画素回路110にわたって共通である。そこで以下については、i行目が水平走査される走査期間において、特にi行3j-2列の画素回路110について着目して動作を説明する。本実施形態ではi行目の走査期間は、大別すると、図6においてbで示される初期化期間とcで示される補償期間とdで示される書込期間とに分けられる。そして、dの書込期間の後、間をおいてaで示される発光期間となり、1フレームの期間経過後に再びi行目の走査期間に至る。このため、時間の順でいえば、発光期間→初期化期間→補償期間→書込期間→発光期間というサイクルの繰り返しとなる。なお、図6において、i行目に対し1行前のi-1行目に対応する走査信号Gwr、制御信号Gel、Gcmp、Gorstの各々については、i行目に対応する走査信号Gwr、制御信号Gel、Gcmp、Gorstよりも、それぞれ時間的に1水平走査期間Hだけ時間的に先行した波形となる。<発光期間>説明の便宜上、初期化期間の前提となる発光期間から説明する。図6に示されるように、i行目の発光期間では、走査信号GwrがHレベルであり、制御信号GelはLレベルである。また、論理信号である制御信号Gel、Gcmp、Gorstのうち、制御信号GelがLレベルであり、制御信号Gcmp、GorstがHレベルである。このため、図7に示されるようにi行3j-2列の画素回路110においては、トランジスター124がオンする一方、トランジスター122、123、125がオフする。したがって、トランジスター121は、ゲートソース間の電圧Vgsに応じた電流IdsをOLED130に供給する。後述するように、本実施形態において発光期間での電圧Vgsは、トランジスター121の閾値電圧から、データ信号の電位に応じてレベルシフトした値である。このため、OLED130には、階調レベルに応じた電流がトランジスター121の閾値電圧を補償した状態で供給されることになる。なお、i行目の発光期間は、i行目以外が水平走査される期間であるから、データ線14の電位は適宜変動する。ただし、i行目の画素回路110においては、トランジスター122がオフしているので、ここでは、データ線14の電位変動を考慮していない。また、図7においては、動作説明で重要となる経路を太線で示している以下の図8~図10、図15~図18においても同様である。<初期化期間>次にi行目の走査期間に至ると、まず、第1期間としてbの初期化期間が開始する。初期化期間では、発光期間と比較して、制御信号GelがHレベルに、制御信号GorstがLレベルに、それぞれ変化する。このため、図8に示されるように、i行3j-2列の画素回路110においてはトランジスター124がオフし、トランジスター125がオンする。これによってOLED130に供給される電流の経路が遮断されるとともに、OLED130のアノードが電位Vorstにリセットされる。OLED130は、上述したようにアノードとカソードとで有機EL層を挟持した構成であるので、アノードカソードの間には、図において破線で示されるように容量Coledが並列に寄生する。発光期間においてOLED130に電流が流れていたときに、当該OLED130のアノードカソード間の両端電圧が当該容量Coledによって保持されるが、この保持電圧は、トランジスター125のオンによってリセットされる。このため、本実施形態では、後の発光期間においてOLED130に再び電流が流れるときに、当該容量Coledで保持されている電圧の影響を受けにくくなる。詳細には、例えば高輝度の表示状態から低輝度の表示状態に転じるときに、リセットしない構成であると、輝度が高い大電流が流れたときの高電圧が保持されてしまうので、次に、小電流を流そうとしても、過剰な電流が流れてしまって、低輝度の表示状態にさせることができなくなる。これに対して、本実施形態では、トランジスター125のオンによってOLED130のアノードの電位がリセットされるので、低輝度側の再現性が高められることになる。なお、本実施形態において、電位Vorstについては、当該電位Vorstと共通電極118の電位Vctとの差がOLED130の発光閾値電圧を下回るように設定される。このため、初期化期間次に説明する補償期間および書込期間において、OLED130はオフ非発光状態である。一方、初期化期間では、制御信号/GiniがLレベルになり、制御信号GrefがHレベルになるので、レベルシフト回路40においては、図8に示されるようにトランジスター45、43がそれぞれオンする。このため、保持容量44の一端であるデータ線14は電位Viniに、保持容量44の他端であるノードhは電位Vrefに、それぞれ初期化される。本実施形態において電位Viniについては、Vel-Viniがトランジスター121の閾値電圧|Vth|よりも大きくなるように設定される。なお、トランジスター121はPチャネル型であるので、ソースノードの電位を基準とした閾値電圧Vthは負である。そこで、高低関係の説明で混乱が生じるのを防ぐために、閾値電圧については、絶対値の|Vth|で表し、大小関係で規定することにする。また、本実施形態において電位Vrefについては、データ信号Vd~Vdが取り得る電位に対して、後の書込期間においてノードhの電位が上昇変化するような値に、例えば最低値Vminよりも低くなるように設定される。<補償期間>i行目の走査期間では、次に第2期間としてcの補償期間となる。補償期間では初期化期間と比較して、走査信号Gwrおよび制御信号GcmpがLレベルとなる。一方、補償期間では、制御信号GrefがHレベルに維持された状態で制御信号/GiniがHレベルになる。このため、図9に示されるように、レベルシフト回路40においては、トランジスター43がオンした状態でトランジスター45がオフすることによって、ノードhが電位Vrefに固定される。一方、i行3j-2列の画素回路110ではトランジスター122がオンすることによって、ゲートノードgがデータ線14に電気的に接続されるので、補償期間の開始当初においてゲートノードgは電位Viniとなる。補償期間においてトランジスター123がオンするので、トランジスター121はダイオード接続となる。このため、トランジスター121にはドレイン電流が流れて、ゲートノードgおよびデータ線14を充電する。詳細には、電流が、給電線116→トランジスター121→トランジスター123→トランジスター122→3j-2列目のデータ線14という経路で流れる。このため、トランジスター121のオンによって互いに接続状態にあるデータ線14およびゲートノードgは、電位Viniから上昇する。ただし、上記経路に流れる電流は、ゲートノードgが電位Vel-|Vth|に近づくにつれて流れにくくなるので、補償期間の終了に至るまでに、データ線14およびゲートノードgは電位Vel-|Vth|で飽和する。したがって、保持容量132は、補償期間の終了に至るまでにトランジスター121の閾値電圧|Vth|を保持することになる。<書込期間>初期化期間の後、第3期間としてdの書込期間に至る。書込期間では、制御信号GcmpがHレベルになるので、トランジスター121のダイオード接続が解除される一方、制御信号GrefがLレベルになるので、トランジスター43がオフになる。このため、3j-2列目のデータ線14からi行3j-2列の画素回路110におけるゲートノードgに至るまでの経路はフローティング状態になるものの、当該経路における電位は、保持容量50、132によってVel-|Vth|に維持される。i行目の書込期間において制御回路5は、j番目のグループでいえば、データ信号Vdを順番に、i行3j-2列、i行3j-1列、i行3j列の画素の階調レベルに応じた電位に切り替える。一方、制御回路5は、データ信号の電位の切り替えに合わせて制御信号Sel、Sel、Selを順番に排他的にHレベルとする。制御回路5は、図6では省略しているが、制御信号Sel、Sel、Selとは論理反転の関係にある制御信号/Sel、/Sel、/Selについても出力している。これによって、デマルチプレクサ30では、各グループにおいてトランスミッションゲート34がそれぞれ左端列、中央列、右端列の順番でオンする。ここで、左端列のトランスミッションゲート34が制御信号Sel、/Selによってオンしたとき、図10に示されるように、保持容量44の他端であるノードhは、初期化期間および補償期間において固定された電位Vrefから、データ信号Vdの電位に、すなわちi行3j-2列の画素の階調レベルに応じた電位に変化する。このときのノードhの電位変化分をΔVとして、変化後の電位をVrefΔVとして表すことにする。一方、ゲートノードgは、保持容量44の一端にデータ線14を介して接続されているので、補償期間における電位Vel-|Vth|から、ノードhの電位変化分ΔVに容量比k1を乗じた値だけ、上昇方向にシフトした値Vel-|Vth|k1ΔVとなる。このとき、トランジスター121の電圧Vgsは、閾値電圧|Vth|からゲートノードgの電位上昇したシフト分だけ減じた値|Vth|-k1ΔVとなる。なお、容量比k1は、Crf1CdtCrf1である。厳密にいえば、保持容量132の容量Cpixも考慮しなければならないが、容量Cpixは、容量Crf1、Cdtに比較して十分に小さくなるように設定しているので、無視している。図11は、書込期間におけるデータ信号の電位とゲートノードgの電位との関係を示す図である。制御回路5から供給されるデータ信号は、上述したように画素の階調レベルに応じて最小値Vminから最大値Vmaxまでの電位範囲を取り得る。本実施形態では、当該データ信号が直接ゲートノードgに書き込まれるのではなく、図に示されるようにレベルシフトされて、ゲートノート ゙gに書き込まれる。このとき、ゲートノードgの電位範囲ΔVgateは、データ信号の電位範囲ΔVdata=Vmax-Vminに容量比k1を乗じた値に圧縮される。例えば、Crf1:Cdt=1:9となるように保持容量44、50の容量を設定したとき、ゲートノードgの電位範囲ΔVgateをデータ信号の電位範囲ΔVdataの1/10に圧縮することができる。また、ゲートノードgの電位範囲ΔVgateを、データ信号の電位範囲ΔVdataに対してどの方向にどれだけシフトさせるかについては、電位Vp=Vel-|Vth|、Vrefで定めることができる。これは、データ信号の電位範囲ΔVdataが、電位Vrefを基準にして容量比k1で圧縮されるとともに、その圧縮範囲が電位Vpを基準にシフトされたものが、ゲートノードgの電位範囲ΔVgateとなるためである。このようにi行目の書込期間において、i行目の画素回路110のゲートノードgには、補償期間における電位Vel-|Vth|から、ノードhの電位変化分ΔVに容量比k1を応じた分だけシフトした電位Vel-|Vth|k1ΔVが書き込まれる。やがて走査信号GwrがHレベルになり、トランジスター122がオフする。これによって書込期間が終了して、ゲートノードgの電位は、シフトされた値に確定する。<発光期間>i行目の書込期間の終了した後、1水平走査期間の間をおいて発光期間に至る。この発光期間では、上述したように制御信号GelがLレベルになるので、i行3j-2列の画素回路110においては、トランジスター124がオンする。ゲートソース間の電圧Vgsは、|Vth|-k1ΔVであるから、OLED130には、先の図7に示したように、階調レベルに応じた電流がトランジスター121の閾値電圧を補償した状態で供給されることになる。このような動作は、i行目の走査期間において、3j-2列目の画素回路110以外のi行目の他の画素回路110においても時間的に並列して実行される。さらに、このようなi行目の動作は、実際には、1フレームの期間において1、2、3、...、m-1、m行目の順番で実行されるとともに、フレーム毎に繰り返される。<第1実施形態の効果>保持容量50は、表示部100の1辺に相当する長さを有するデータ線14および電位線16で第3層間絶縁層L3を挟持することにより形成されるため、保持容量50の容量Cdtを大きな値とすることができる。この容量Cdtは、画素回路110内に形成される保持容量132の容量Cpixに比べて十分に大きく、また、表示部100の外側の限られた領域に形成される保持容量44の容量Crf1に比べても大きい。従って、容量Cdtおよび容量Crf1の容量比k1を小さな値に設定することが可能となる。すなわち、本実施形態によれば、容量比k1を小さな値に設定することで、ゲートノードgにおける電位範囲ΔVgateを、データ信号の電位範囲ΔVdataに対して、十分に小さな値に圧縮することが可能となる。これにより、データ信号を細かい精度で刻まなくても、階調レベルを反映した電圧を、トランジスター121のゲートソース間に印加することができる。そして、微細な画素回路110においてトランジスター121のゲートソース間の電圧Vgsの変化に対しOLED130に流れる微小電流が相対的に大きく変化する場合であっても、OLED130に供給する電流を精度良く制御することが可能になる。本実施形態によれば、保持容量50は、表示部100の辺の長さに相当する長さを有するデータ線14と電位線16とにより形成される。すなわち、保持容量50の容量Cdtは、大きな面積の電極によって形成される。保持容量50の列毎のばらつきは、半導体プロセスの誤差に依存するが、大面積の電極により保持容量50を形成することで、保持容量50の容量Cdtの相対的なばらつきを低減することができる。従って、保持容量44の容量Crf1の列毎のばらつきを小さく抑えることができれば、容量Cdtおよび容量Crf1の容量比k1の列毎のばらつきも小さく抑えることが可能になる。これにより、容量比k1のばらつきに起因した輝度のムラの発生を抑制することが可能となる。また、列毎に設けられる保持容量50の各々は、各データ線14に接続されたm個の画素回路110に共通して設けられる。このため、画素回路110の内部に大きな保持を形成することなく、各画素回路110に大きな容量を提供することが可能となり、画素回路110の微細化と、表示品質を向上との両立が可能となる。ところで、書込期間において、保持容量44の他端にデータ信号Vdが供給された場合、保持容量44の一端から、保持容量132および保持容量50に対する、電荷の移動が発生する。すなわち、本実施形態は、書込期間において保持容量44の一端から供給される電荷を、保持容量132および保持容量50に分配することによって、ゲートノードgの電位を決定するものである。より具体的には、書込期間において保持容量44の一端から供給される電荷は、保持容量50と保持容量132との容量比に応じて、保持容量50と保持容量132とに分配される。そして、書込期間おけるゲートノードgの電位変化量は、保持容量50の容量Cdtおよび保持容量50に分配された電荷と、保持容量132の容量Cpixおよび保持容量132に分配された電荷とに基づいて決定される。保持容量50の容量Cdtは、保持容量132の容量Cpixに比べて十分に大きいため、書込期間おけるゲートノードgの電位変化量は、実質的には、保持容量50の容量Cdtと保持容量50に分配された電荷とによって決定されることになる。上述のとおり、列毎の容量Cdtのばらつきは小さい。従って、本実施形態によれば、書込期間おけるゲートノードgの電位変化量の列毎のばらつきを、小さく抑えることができる。これに対して、仮に、電気光学装置10が保持容量50を備えない場合、書込期間において保持容量44の一端から供給される電荷は、保持容量132により保持される。つまり、電気光学装置10が保持容量50を備えない場合、書込期間おけるゲートノードgの電位変化量は、書込期間において保持容量44の一端から供給される電荷と、保持容量132の容量Cpixとにより決定される。保持容量132は、微細な画素回路110内に形成されるため、容量Cpixの相対的なばらつきは、容量Cdtの相対的なばらつきに比べて大きい。従って、この場合、書込期間おけるゲートノードgの電位変化量の列毎のばらつきも大きくなる。このように、本実施形態によれば、保持容量50を備えることにより、書込期間おけるゲートノードgの電位変化量の相対的なばらつきを低減することができるため、輝度のムラの発生を抑制し、表示品質を向上させることが可能となる。また、図3において破線で示されるようにデータ線14と画素回路110におけるゲートノードgとの間には容量Cprsが実際には寄生する。このため、データ線14の電位変化幅が大きいと、当該容量Cprsを介してゲートノードgに伝播し、いわゆるクロストークやムラなどが発生して表示品位を低下させてしまう。当該容量Cprsの影響は、画素回路110が微細化されたときに顕著に現れる。これに対して、本実施形態においては、データ線14の電位変化範囲についても、データ信号の電位範囲ΔVdataに対し狭められるので、容量Cprsを介した影響を抑えることができる。本実施形態によれば、トランジスター125をオンさせる期間、すなわちOLED130のリセット期間として、走査期間よりも長い期間、例えば2水平走査期間を確保することができるので、発光期間においてOLED130の寄生容量に保持された電圧を十分に初期化することができる。また、本実施形態によれば、トランジスター121によってOLED130に供給される電流Idsは、閾値電圧の影響が相殺される。このため、本実施形態によれば、トランジスター121の閾値電圧が画素回路110毎にばらついても、そのばらつきが補償されて、階調レベルに応じた電流がOLED130に供給されるので、表示画面の一様性を損なうような表示ムラの発生を抑えられる結果、高品位の表示が可能になる。この相殺について図12を参照して説明する。この図に示されるように、トランジスター121は、OLED130に供給する微小電流を制御するために、弱反転領域サブスレッショルド領域で動作する。図において、Aは閾値電圧|Vth|が大きいトランジスターを、Bは閾値電圧|Vth|が小さいトランジスターを、それぞれ示している。なお、図12において、ゲートソース間の電圧Vgsは、実線で示される特性と電位Velとの差である。また、図12において、縦スケールの電流は、ソースからドレインに向かう方向を正上とした対数で示されている。補償期間においてゲートノードgは、電位Viniから電位Vel-|Vth|となる。このため、閾値電圧|Vth|が大きいトランジスターAは、動作点がSからAaに移動する一方、閾値電圧|Vth|が小さいトランジスターBは、動作点がSからBaに移動する。次に、2つのトランジスターが属する画素回路110へのデータ信号の電位が同じ場合、つまり同じ階調レベルが指定された場合に、書込期間においては、動作点Aa、Baからの電位シフト量は、ともに同じk1ΔVである。このため、トランジスターAについては動作点がAaからAbに移動し、トランジスターBについては動作点がBaからBbに移動するが、電位シフト後の動作点における電流は、トランジスターA、Bともに、ほぼ同じIdsで揃うことになる。<第2実施形態>第1実施形態においては、各列の保持容量44の他端、すなわちノードhに、デマルチプレクサ30によってデータ信号を直接供給する構成とした。このため、各行の走査期間においては、制御回路5からデータ信号が供給される期間イコール書込期間となるので、時間的な制約が大きい。そこで次に、このような時間的な制約を緩和することができる第2実施形態について説明する。なお、以下においては説明の重複を避けるために、第1実施形態との相違する部分を中心に説明することにする。図13は、第2実施形態に係る電気光学装置10の構成を示す図である。この図に示した第2実施形態が図2に示した第1実施形態と相違する点は、主としてレベルシフト回路40の各列において保持容量41およびトランスミッションゲート42が設けられている点にある。詳細には、各列においてトランスミッションゲート42は、トランスミッションゲート34の出力端と保持容量44の他端との間に、電気的に介挿されている。すなわち、トランスミッションゲート42の入力端がトランスミッションゲート34の出力端に接続され、トランスミッションゲート42の出力端が保持容量44の他端に接続されている。このため、トランスミッションゲート42が第1スイッチとして機能する。なお、各列のトランスミッションゲート42は、制御回路5から供給される制御信号GcplがHレベルであるとき制御信号/GcplがLレベルであるときに一斉にオンする。一方、デマルチプレクサ30におけるトランスミッションゲート34が第2スイッチとして機能する。また、各列において保持容量41の一端は、トランスミッションゲート34の出力端トランスミッションゲート42の入力端に接続され、保持容量41の他端は、固定電位、例えば電位Vssに共通に接地されている。図13では省略しているが、保持容量41の容量をCrf2とする。なお、電位Vssは、論理信号である走査信号や制御信号のLレベルに相当する。<第2実施形態の動作>図14を参照して第2実施形態に係る電気光学装置10の動作について説明する。図14は、第2実施形態における動作を説明するためのタイミングチャートである。この図に示されるように、走査信号Gwr~Gwrが順次Lレベルに切り替えられて、1フレームの期間において1~m行目の走査線12が1水平走査期間H毎に順番に走査される点については、第1実施形態と同様である。また、第2実施形態ではi行目の走査期間が、bで示される初期化期間とcで示される補償期間とdで示される書込期間との順となっている点についても、第1実施形態と同様である。なお、第2実施形態においてdの書込期間は、制御信号GcplがLからHレベルになるとき制御信号/GcplがLレベルになったときから走査信号がLからHレベルになるときまでの期間である。第2実施形態においても、第1実施形態と同様に、時間の順でいえば発光期間→初期化期間→補償期間→書込期間→発光期間というサイクルの繰り返しとなる。ただし、第2実施形態では、第1実施形態と比較して、データ信号の供給期間イコール書込期間ではなく、データ信号の供給が書込期間よりも先行している点において相違している。詳細には、第2実施形態では、aの初期化期間とbの補償期間とにわたって、データ信号が供給され得る点において第1実施形態と相違している。<発光期間>第2実施形態では、図14に示されるように、i行目の発光期間では走査信号GwrがHレベルであり、また、制御信号GelがLレベルであり、制御信号Gcmp、GorstがHレベルである。このため、図15に示されるようにi行3j-2列の画素回路110においては、トランジスター124がオンする一方、トランジスター122、123、125がオフするので、当該画素回路110における動作は基本的に第1実施形態と同様となる。すなわち、トランジスター121は、ゲートソース間の電圧Vgsに応じた電流IdsをOLED130に供給することになる。<初期化期間>i行目の走査期間に至って、まずbの初期化期間が開始する。第2実施形態において初期化期間では、発光期間と比較して、制御信号GelがHレベルに、制御信号GorstがLレベルに、それぞれ変化する。このため、図16に示されるように、i行3j-2列の画素回路110においてはトランジスター124がオフし、トランジスター125がオンする。これによってOLED130に供給される電流の経路が遮断されるとともに、トランジスター124のオンによってOLED130のアノードが電位Vorstにリセットされるので、当該画素回路110における動作は基本的に第1実施形態と同様となる。一方、第2実施形態において初期化期間では、制御信号/GiniがLレベルになり、制御信号GrefがHレベルになるとともに、制御信号GcplがLレベルになる。このため、レベルシフト回路40においては、図16に示されるようにトランジスター45、43がそれぞれオンするとともに、トランスミッションゲート42がオフする。したがって、保持容量44の一端であるデータ線14は電位Viniに、保持容量44の他端であるノードhは電位Vrefに、それぞれ初期化される。第2実施形態では電位Vrefについては、データ信号Vd~Vdが取り得る電位に対して、第1実施形態と同様に、後の書込期間においてノードhの電位が上昇変化するような値に設定される。上述したように、第2実施形態において制御回路5は、初期化期間および補償期間にわたってデータ信号を供給する。すなわち、制御回路5は、j番目のグループでいえば、データ信号Vdを順番に、i行3j-2列、i行3j-1列、i行3j列の画素の階調レベルに応じた電位に切り替える一方、データ信号の電位の切り替えに合わせて制御信号Sel、Sel、Selを順番に排他的にHレベルとする。これによって、デマルチプレクサ30では、各グループにおいてトランスミッションゲート34がそれぞれ左端列、中央列、右端列の順番でオンする。ここで、初期化期間において、j番目のグループに属する左端列のトランスミッションゲート34が制御信号Selによってオンする場合、図16に示されるように、データ信号Vdが保持容量41の一端に供給されるので、当該データ信号は、保持容量41によって保持される。<補償期間>i行目の走査期間においては、次にcの補償期間となる。第2実施形態において補償期間では、初期化期間と比較して、走査信号GwrがLレベルに、制御信号GcmpがLレベルに、それぞれ変化する。このため、図17に示されるように、i行3j-2列の画素回路110ではトランジスター122がオンして、ゲートノードgがデータ線14に電気的に接続される一方、トランジスター123のオンによって、トランジスター121がダイオード接続となる。したがって、電流が、給電線116→トランジスター121→トランジスター123→トランジスター122→3j-2列目のデータ線14という経路で流れるので、ゲートノードgは、電位Viniから上昇し、やがてVel-|Vth|に飽和する。したがって、第2実施形態においても、保持容量132は、補償期間の終了に至るまでにトランジスター121の閾値電圧|Vth|を保持することになる。第2実施形態において、補償期間では、制御信号GrefがHレベルを維持した状態で制御信号/GiniがHレベルになるので、レベルシフト回路40においてノードhは電位Vrefに固定される。また、補償期間において、j番目のグループに属する左端列のトランスミッションゲート34が制御信号Selによってオンする場合、図17に示されるように、データ信号Vdが保持容量41によって保持される。なお、すでに初期化期間において、j番目のグループに属する左端列のトランスミッションゲート34が制御信号Selによってオンした場合には、補償期間において、当該トランスミッションゲート34はオンすることはないが、保持容量41にデータ信号Vdが保持されている点において変わりはない。また、補償期間が終了すると、制御信号GcmpがHレベルになるので、トランジスター121のダイオード接続が解除される。第2実施形態においては、補償期間が終了してから次の書込期間が開始するまでの間において制御信号GrefがLレベルになるので、トランジスター43がオフになる。このため、3j-2列目のデータ線14からi行3j-2列の画素回路110におけるゲートノードgに至るまでの経路は、フローティング状態になるものの、当該経路の電位は、保持容量50、132によってVel-|Vth|に維持される。<書込期間>第2実施形態において書込期間では、制御信号GcplがHレベルとなる制御信号/GcplがLレベルとなる。このため、図18に示されるように、レベルシフト回路40においてトランスミッションゲート42がオンするので、保持容量41に保持されたデータ信号が保持容量44の他端であるノードhに供給される。このため、ノードhは、補償期間における電位Vrefからシフトする。すなわち、ノードhは電位VrefΔVに変化する。一方、ゲートノードgは、保持容量44の一端にデータ線14を介して接続されているので、補償期間における電位Vel-|Vth|から、ノードhの電位変化分ΔVに容量比k2を乗じた値だけ上昇する方向にシフトした値となる。すなわち、ゲートノードgの電位は、補償期間における電位Vel-|Vth|から、ノードhの電位変化分ΔVに容量比k2を乗じた値だけ、上昇方向にシフトした値Vel-|Vth|k2ΔVとなる。なお、第2実施形態において、容量比k2は、Cdt、Crf1、Crf2の容量比である。上述したように、保持容量132の容量Cpixについては無視している。また、このとき、トランジスター121の電圧Vgsは、閾値電圧|Vth|からゲートノードgの電位上昇したシフト分だけ減じた値|Vth|-k2ΔVとなる。<発光期間>第2実施形態では、i行目の書込期間の終了した後、1水平走査期間の間をおいて発光期間に至る。この発光期間では、上述したように制御信号GelがLレベルになるので、i行3j-2列の画素回路110においては、トランジスター124がオンする。ゲートソース間の電圧Vgsは|Vth|-k2ΔVであり、トランジスター121の閾値電圧からデータ信号の電位によってレベルシフトした値である。このため、OLED130には、先の図15に示したように、階調レベルに応じた電流がトランジスター121の閾値電圧を補償した状態で供給されることになる。このような動作は、i行目の走査期間において、3j-2列目の画素回路110以外のi行目の他の画素回路110においても時間的に並列して実行される。さらに、このようなi行目の動作は、実際には、1フレームの期間において1、2、3、...、m-1、m行目の順番で実行されるとともに、フレーム毎に繰り返される。<第2実施形態の効果>第2実施形態によれば、第1実施形態と同様に、微細な画素回路110においてトランジスター121のゲートソース間の電圧Vgsの変化に対しOLED130に流れる微小電流が相対的に大きく変化する場合であっても、OLED130に供給する電流を精度良く制御することが可能になる。第2実施形態によれば、第1実施形態と同様に、発光期間においてOLED130の寄生容量に保持された電圧を十分に初期化することができるほか、トランジスター121の閾値電圧が画素回路110毎にばらついても、表示画面の一様性を損なうような表示ムラの発生を抑えられる結果、高品位の表示が可能になる。第2実施形態によれば、制御回路5からデマルチプレクサ30を介して供給されるデータ信号を、保持容量41に保持させる動作が、初期化期間から補償期間までにわたって実行される。このため、1水平走査期間に実行すべき動作について時間的な制約を緩和することができる。例えば、補償期間においてゲートソース間電圧Vgsが閾値電圧に近づくにつれ、トランジスター121に流れる電流が低下するので、ゲートノードgを電位Vel-|Vth|に収束するまで時間を要するが、第2実施形態では、第1実施形態と比較して図14に示されるように補償期間を長く確保することができる。このため、第2実施形態によれば、第1実施形態と比較して、トランジスター121の閾値電圧のばらつきを、精度良く補償することができる。また、データ信号の供給動作についても低速化することができる。<応用変形例>本発明は、上述した実施形態や応用例などの実施形態等に限定されるものではなく、例えば次に述べるような各種の変形が可能である。また、次に述べる変形の態様は、任意に選択された一または複数を適宜に組み合わせることもできる。<制御回路>上述した実施形態において、データ信号を供給する制御回路5については電気光学装置10とは別体としたが、制御回路5についても、走査線駆動回路20やデマルチプレクサ30、レベルシフト回路40とともに、シリコン基板に集積化しても良い。<基板>上述した実施形態および変形例においては、電気光学装置10をシリコン基板に集積した構成としたが、他の半導体基板に集積した構成しても良い。また、ポリシリコンプロセスを適用してガラス基板等に形成しても良い。いずれにしても、画素回路110が微細化されて、トランジスター121において、ゲート電圧Vgsの変化に対しドレイン電流が指数関数的に大きく変化する構成に有効である。<デマルチプレクサ>上述した実施形態および変形例では、データ線14を3列毎にグループ化するとともに、各グループにおいてデータ線14を順番に選択して、データ信号を供給する構成としたが、グループを構成するデータ線数については2であっても良いし、4以上であっても良い。また、グループ化せずに、すなわちデマルチプレクサ30を用いないで各列のデータ線14にデータ信号を一斉に線順次で供給する構成でも良い。<トランジスターのチャネル型>上述した実施形態および変形例では、画素回路110におけるトランジスター121~125をPチャネル型で統一したが、Nチャネル型で統一しても良い。また、Pチャネル型およびNチャネル型を適宜組み合わせても良い。<保持容量>上述した実施形態および変形例は、保持容量44の他端にデータ信号Vdを供給することで、保持容量44を介して、データ線14およびゲートノードgの電位を設定したが、本発明はこのような形態に限定されるものではなく、データ線14の端部に直接データ信号Vdを供給することで、ゲートノードgの電位を設定しても良い。この場合、電気光学装置10は、保持容量44および保持容量41を備えないものであっても良い。<データ信号>上述した実施形態及び変形例は、データ信号Vdとして、画素の階調レベルに応じた電位を供給するものであったが、本発明はこのような形態に限定されるものではない。例えば、データ信号として、画素の階調レベルに応じた大きさの電流を供給するものであっても良い。また、データ信号として、画素の階調レベルに応じた長さの期間だけ定電流を供給するものであっても良い。これらの場合、データ信号としての電流を、保持容量44を介さずに、データ線14に直接供給するものであっても良い。すなわち、上述した実施形態および変形例が、保持容量44の他端をデータ信号Vdの電位に設定することで、保持容量44の一端から保持容量50および保持容量132に対して電荷を移動させて、ゲートノードgの電位を決定するものであったのに対し、本変形例は、データ線14の端部に接続された電流源から、保持容量50および保持容量132に対して、画素の階調レベルに応じた量の電荷を供給することで、ゲートノードgの電位を決定する。前述のとおり、電流源から供給される電荷は、保持容量50の容量Cdtと保持容量132の容量Cpixとによって分配される。保持容量50の容量Cdtは、保持容量132の容量Cpixに比べて十分に大きいため、ゲートノードgの電位変化量は、実質的には、電流源から供給される電荷と、保持容量50の容量Cdtとに基づいて決定される。そして、保持容量50の容量Cdtは相対的なばらつきが小さいため、書込期間おけるゲートノードgの電位変化量の相対的なばらつきを、小さく抑えることができる。これにより、輝度ムラの発生を抑制し、表示品質を向上させることが可能となる。<電位線およびデータ線の配置>上述した実施形態および変形例では、保持容量50を形成する電位線16およびデータ線14すなわち、互いに隣り合う電位線16およびデータ線14のうち、データ線14は、X方向第1の方向おいて互いに隣り合う2つの画素回路110のうち一方の画素回路110が備えるトランジスター125と電気的に接続し、且つ、電位線16は、当該2つの画素回路110のうち他方の画素回路110が備えるトランジスター122と電気的に接続するものであったが、本発明はこのような形態に限定されるものではない。例えば、図19に示すように、保持容量50を形成する電位線16およびデータ線14は、同一の画素回路110に備えられるトランジスター121および125にそれぞれ電気的に接続するものであっても良い。この場合、表示部100には、3n本の電位線16と、3n本のデータ線14とが、1対1に対応するように設けられてもよい。<その他>実施形態等では、電気光学素子として発光素子であるOLEDを例示したが、例えば無機発光ダイオードやLEDLightEmittingDiodeなど、電流に応じた輝度で発光するものであれば良い。<電子機器>次に、実施形態等や応用例に係る電気光学装置10を適用した電子機器について説明する。電気光学装置10は、画素が小サイズで高精細な表示な用途に向いている。そこで、電子機器として、ヘッドマウントディスプレイを例に挙げて説明する。図20は、ヘッドマウントディスプレイの外観を示す図であり、図21は、その光学的な構成を示す図である。まず、図20に示されるように、ヘッドマウントディスプレイ300は、外観的には、一般的な眼鏡と同様にテンプル310や、ブリッジ320、レンズ301L、301Rを有する。また、ヘッドマウントディスプレイ300は、図21に示されるように、ブリッジ320近傍であってレンズ301L、301Rの奥側図において下側には、左眼用の電気光学装置10Lと右眼用の電気光学装置10Rとが設けられる。電気光学装置10Lの画像表示面は、図21において左側となるように配置している。これによって電気光学装置10Lによる表示画像は、光学レンズ302Lを介して図において9時の方向に出射する。ハーフミラー303Lは、電気光学装置10Lによる表示画像を6時の方向に反射させる一方で、12時の方向から入射した光を透過させる。電気光学装置10Rの画像表示面は、電気光学装置10Lとは反対の右側となるように配置している。これによって電気光学装置10Rによる表示画像は、光学レンズ302Rを介して図において3時の方向に出射する。ハーフミラー303Rは、電気光学装置10Rによる表示画像を6時方向に反射させる一方で、12時の方向から入射した光を透過させる。この構成において、ヘッドマウントディスプレイ300の装着者は、電気光学装置10L、10Rによる表示画像を、外の様子と重ね合わせたシースルー状態で観察することができる。また、このヘッドマウントディスプレイ300において、視差を伴う両眼画像のうち、左眼用画像を電気光学装置10Lに表示させ、右眼用画像を電気光学装置10Rに表示させると、装着者に対し、表示された画像があたかも奥行きや立体感を持つかのように知覚させることができる3D表示。なお、電気光学装置10については、ヘッドマウントディスプレイ300のほかにも、ビデオカメラやレンズ交換式のデジタルカメラなどにおける電子式ビューファインダーにも適用可能である。