窒化ガリウム系半導体が積層されて形成された半導体素子と、前記半導体素子に対して積層方向に形成され、外部からのエネルギーの入力なしで前記半導体素子に光を照射する自己発光体とを備える半導体装置。前記自己発光体は、放射性同位元素と、前記放射性同位元素の核崩壊に伴う放射線によって発光する発光物質とを有する請求項1に記載の半導体装置。前記放射性同位元素は、3H、14C、147Pm、及び、63Niのいずれかを含む請求項2に記載の半導体装置。前記発光物質は、ZnS、ZnTe、ZnSe、GaN、及び、Siのいずれかを含む請求項2または3に記載の半導体装置。前記半導体素子が上側に形成される基板をさらに備え、前記自己発光体は、前記半導体素子に対して、前記基板とは反対側に形成された請求項1から4のいずれか一項に記載の半導体装置。前記基板は、前記自己発光体が発する光を透過させない請求項5に記載の半導体装置。前記半導体素子が上側に形成される基板をさらに備え、前記自己発光体は、前記基板に対して、前記半導体素子と反対側に形成された請求項1から4のいずれか一項に記載の半導体装置。前記基板は、前記自己発光体が発する光を透過させる請求項7に記載の半導体装置。前記自己発光体が発する光の波長が300nm以上、450nmである請求項1から8のいずれか一項に記載の半導体装置。前記自己発光体に対して、前記半導体素子と反対側に、前記自己発光体が照射する光を反射する反射層をさらに備える請求項1から9のいずれか一項に記載の半導体装置。前記半導体素子は、半導体で形成された半導体層と、前記半導体層に電気的に接続された第1電極と、前記半導体層に電気的に接続された第2電極とを有する請求項1から10のいずれか一項に記載の半導体装置。前記第1電極と前記第2電極との間の前記半導体層に、前記自己発光体が発する光が照射される請求項11に記載の半導体装置。前記第1電極は前記半導体層にショットキー接続され、前記第2電極は前記半導体層にオーミック接続される請求項11または12に記載の半導体装置。前記第1電極はゲート電極であり、前記第2電極はドレイン電極であり、前記半導体層に電気的に接続されたソース電極をさらに有する請求項11または12に記載の半導体装置。前記半導体層は、窒化ガリウム系半導体で形成された第1半導体層と、前記第1半導体層よりバンドギャップが大きい窒化ガリウム系半導体で形成された第2半導体層とを含む請求項11から14のいずれか一項に記載の半導体装置。窒化ガリウム系半導体を用いた半導体素子における電流コラプス現象は、半導体層の表面の欠陥準位、あるいは、半導体層内部の深い準位に電子が捕獲されることによって引き起こされる。そこで、半導体素子が形成された基板上にLEDを形成して、LEDで発した光を半導体素子の半導体層に照射することが知られている。半導体層に照射した光によって、半導体層の表面の欠陥準位、あるいは、半導体層内部の深い準位に捕獲された電子が解放されるので、電流コラプスが抑制される。しかし、LEDを発光させる電力が必要であり、LEDを配置する領域が基板上に必要となる。そこで、より消費電力の低減と、小型化が望まれていた。本発明の第1の態様においては、窒化ガリウム系半導体が積層されて形成された半導体素子と、半導体素子に対して積層方向に形成され、外部からのエネルギーの入力なしで半導体素子に光を照射する自己発光体とを備える半導体装置を提供する。なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。図1は、本発明の第1の実施形態に係るHFET100の模式的な断面図である。HFET100は、基板102、バッファ層104、電子走行層106、電子供給層110、ソース電極112、ドレイン電極114、ゲート電極116、第1保護膜118、第2保護膜120、自己発光体122、反射層126、及び、第3保護膜124を備える。基板102は、サファイア基板である。例えば、基板102として、直径が2インチ規格で、厚さが500μmのサファイア基板を用いる。バッファ層104は、基板102上に窒化ガリウム系半導体で形成される。バッファ層104は、電子走行層106と基板102との、格子定数および熱膨張率などの特性差による相互作用を緩衝する。したがって、バッファ層104により、電子走行層106と基板102との間の接合強度が向上する。バッファ層104は、例えば、アンドープのGaNで形成される。アンドープとは、p型およびn型のいずれかの導電性を与えるドーパントを意図的に添加しないで形成された半導体膜であることを表す。バッファ層104は基板102上にエピタキシャル成長される。一例として、基板102をMOCVD装置に設置してから、TMGaトリメチルガリウム及びNH3アンモニアが、それぞれ、14μmol/min及び12L/minの流量で、MOCVD装置のチャンバーに導入されて、バッファ層104がアンドープのGaNで形成される。バッファ層104の厚さは、例えば、30nmである。バッファ層104の成長温度は例えば550°Cである。電子走行層106は、基板102に窒化ガリウム系半導体で形成される。電子走行層106は、例えば、アンドープのGaNでバッファ層104上に形成される。電子走行層106はエピタキシャル成長される。一例として、バッファ層104が形成された基板102をMOCVD装置に設置してから、TMGa及びNH3を、それぞれ、19μmol/min及び12L/minの流量で、MOCVD装置のチャンバーに導入して、バッファ層104上にアンドープのGaNで電子走行層106が形成される。電子走行層106の厚さは、例えば、3000nmである。例えば、電子走行層106の成長温度は1050°Cで、成長圧力は100Torrである。電子供給層110は、電子走行層106上に、電子走行層106よりバンドギャップが大きい窒化ガリウム系半導体で形成される。電子供給層110は、例えば、AlxGa1-xN0<x≦1で形成される。AlxGa1―xN0<x<1はAlNとGaNとの混晶である。xで表される構成比で、電子供給層110のバンドギャップ、自発分極及びピエゾ分極が変化する。電子供給層110と電子走行層106とのヘテロ接合界面の自発分極およびピエゾ分極によって、電子走行層106の、電子供給層110と電子走行層106との界面付近に、2DEG108TwoDimensionalElectronGasが形成される。電子供給層110はエピタキシャル成長される。一例として、電子走行層106が形成された基板102をMOCVD装置に設置してから、TMGa、NH3及びTMAlトリメチルアルミニウムを、それぞれ、19μmol/min、12L/min及び100μmol/minの流量で、MOCVD装置のチャンバーに導入して、電子走行層106上にAl0.24Ga0.76Nで電子供給層110が形成される。電子供給層110の厚さは、例えば、32nmである。例えば、電子供給層110の成長温度は1050°Cである。基板102上に、バッファ層104、電子走行層106及び電子供給層110が、例えば、順次、同一のチャンバー内で連続的に形成されてもよい。電子供給層110上にソース電極112、ドレイン電極114及びゲート電極116が、導電性の材料で形成されて、ソース電極112、ドレイン電極114及びゲート電極116が、電子走行層106に電気的に接続される。ソース電極112とドレイン電極114との間に、ゲート電極116が形成される。電子走行層106、電子供給層110、ソース電極112、ドレイン電極114、及び、ドレイン電極114は、基板102の上側に、半導体素子を形成して、電界効果トランジスタとして機能する。ソース電極112、ドレイン電極114及びゲート電極116のいずれも形成されていない領域で、電子供給層110上に第1保護膜118が形成される。第1保護膜118は絶縁性の物質で形成される。例えば、第1保護膜118は、SiO2で形成される。別の例として、第1保護膜118はSi3N4で形成されてもよい。ソース電極112、ドレイン電極114、ゲート電極116及び第1保護膜118は、例えば、以下のようにして形成される。電子供給層110上に、プラズマCVD法を用いて、第1保護膜118がSiO2で形成される。第1保護膜118の厚さは、例えば、100nmである。第1保護膜118上にフォトレジストが塗布されてから、フォトリソグラフィ行程を用いて、フォトレジストがパターニングされる。フォトリソグラフィ行程で、ソース電極112及びドレイン電極114が形成される領域において、フォトレジストに開口が形成される。フォトレジストに開口が形成された領域で、第1保護膜118が除去される。第1保護膜118は、弗化水素酸系溶液を用いて、ウェットエッチングで除去される。第1保護膜118が除去された領域で電子供給層110上にソース電極112及びドレイン電極114が形成される。ソース電極112及びソース電極112は、例えば、スパッタで形成された、厚さ25nmのTi層と、厚さ300nmのAl層とが積層されて形成される。これにより、ソース電極112及びドレイン電極114は、電子走行層106とオーミック接続される。フォトレジストが、剥離液で剥離される。第1保護膜118上にフォトレジストが塗布されてから、フォトリソグラフィ行程を用いて、フォトレジストがパターニングされる。フォトリソグラフィ行程で、ゲート電極116が形成される領域において、フォトレジストに開口が形成される。フォトレジストに開口が形成された領域で、第1保護膜118が除去される。第1保護膜118は、弗化水素酸系溶液を用いて、ウェットエッチングで除去される。第1保護膜118が除去された領域で電子供給層110上にゲート電極116が形成される。ゲート電極116は、例えば、スパッタで形成された、厚さ100nmのNi層と、厚さ200nmのAu層とが積層されて形成される。これにより、ゲート電極116は、電子走行層106とショットキー接続される。フォトレジストが、剥離液で剥離される。ソース電極112及びドレイン電極114が熱処理される。熱処理によって、ソース電極112及びドレイン電極114と、電子走行層106との間のオーミック接続の特性が改善される。熱処理は、一例として、700°Cで、30分間行われる。ゲート電極116は、一例として、ゲート長が2μmで、ゲート幅が200μmである。ここで、ゲート長とは、ソース電極112とドレイン電極114との間をキャリアが流れる方向のゲート電極116の長さをいう。ゲート幅とは、ゲート長の方向に垂直で、基板102の表面に平行な方向のゲート電極116の幅をいう。また、ソース電極112とドレイン電極114との間の、ソースドレイン間距離は、一例として、15μmである。ソースドレイン間距離とは、ソース電極112とドレイン電極114との間をキャリアが流れる方向の、ソース電極112と、ドレイン電極114との間の距離である。ソース電極112とゲート電極116との距離より、ドレイン電極114とゲート電極116との距離が広い。これにより、ゲート電極116とドレイン電極114との間の電界の集中が緩和されるので、電流コラプスが抑制される。ソース電極112、ドレイン電極114、ゲート電極116、及び、第1保護膜118上に、絶縁性の材料で第2保護膜120が形成される。第2保護膜120は、例えば、SiO2で形成される。一例として、第2保護膜120は、常圧CVD法を用いて、厚さ1000nmのSiO2で形成される。別の例として、第2保護膜120は、Si3N4で形成されてもよい。電子走行層106、電子供給層110、ソース電極112、ドレイン電極114、及び、ゲート電極116を有して、電界効果トランジスタとして機能する半導体素子に対して積層方向に、自己発光体122が形成される。自己発光体122は、外部からのエネルギーの入力なしで発光して、当該半導体素子に光を照射する。第1の実施形態に係るHFET100においては、当該半導体素子の上方に自己発光体122が形成される。したがって、基板102は、自己発光体122が発する光を透過させなくてもよい。自己発光体122は、少なくとも、ゲート電極116とドレイン電極114との間の領域の上方に形成される。これにより、ゲート電極116とドレイン電極114との間の領域の、電子走行層106及び電子供給層110に、自己発光体122から光が照射される。自己発光体122から光が照射されるので、電子走行層106と電子供給層110との界面の欠陥準位、及び、電子走行層106の内部の深い準位に捕獲された電子が解放される。したがって、HFET100の電流コラプスが抑制される。自己発光体122は、放射性同位元素と、発光物質とを有する。当該発光物質は、自己発光体122が有する放射性同位元素の核壊変に伴う放射線によって発光する。これにより、自己発光体122は、外部からのエネルギーの入力がなくても、自発的に発光する。放射性同位元素は、純ベータ核種であることが好ましい。純ベータ核種とは、核壊変によって、ベータ線を放出し、かつ、ベータ線以外の放射線を放出しない核種をいう。例えば、放射性同位元素がガンマ線を放出すると、被曝の可能性があるからである。また、放射性同位元素は、放出するベータ線のエネルギーが、制動エックス線を発生させない程度に低いことが好ましい。制動エックス線が放出されると、被曝の可能性があるからである。自己発光体122が有する放射性同位元素は、3H、14C、147Pm、及び、63Niのいずれかを含む。自己発光体122が有する発光物質は、ZnS、ZnTe、ZnSe、GaN、及び、Siのいずれかを含む。自己発光体122から照射される光の波長は300nm以上、450nm以下であることが好ましい。300nm以上、450nm以下の波長の光は、GaNのバンドギャップ波長である365nmに近い波長を有するので、電子走行層106と電子供給層110との界面の欠陥準位、及び、電子走行層106の内部の深い準位に捕獲された電子を解放する効果が高いからである。一例として、自己発光体122が有する放射性同位元素は3Hトリチウムであり、発光物質はZnSである。3Hは、半減期が12.3年と長く、放出されるベータ線のエネルギーが18.6keVと低いので好ましい。ZnSは、ベータ線による励起で発生した電子とホールの対が再結合するときに発光する。ZnSのバンドギャップは3.45eVであるので、ZnSは青色に発光する。ただし、自己発光体122が有する発光物質はMgがドープされたZnSを含んでもよい。MgがドープされたZnSは黄色に発光して、可視領域から紫外領域までの波長の光を含む。したがって、MgがドープされたZnSから照射される光は、電子走行層106と電子供給層110との界面の欠陥準位、及び、電子走行層106の内部の深い準位に捕獲された電子を解放する効果が高く、電流コラプスを抑制する効果が高いので好ましい。自己発光体122は、例えば、発光物質の粉末が分散され、水素の少なくとも一部が3Hで置換された透明な有機樹脂を塗布して形成される。一例として、スクリーン印刷法で、有機樹脂が塗布されて、自己発光体122が形成される。当該透明な有機樹脂は、例えば炭化水素系塗料である。ここで透明とは、自己発光体122が有する発光物質が発する光の透過率が高いことをいう。自己発光体122における3Hの量は、500MBq以下であることが好ましい。3Hの量が500MBqを超えると、ベータ線によるリーク電流が発生することがあるからである。別の例として、自己発光体122は、例えば、発光物質の粉末が分散され、炭素の少なくとも一部が14Cで置換された透明な有機樹脂で形成される。自己発光体122における14Cの量は、例えば、5MBq以下である。また、自己発光体122は、147Pm、及び、63Niのいずれかと、発光物質の粉末が分散された、三弗化エチレン樹脂およびテフロン登録商標樹脂のいずれかであってもよい。自己発光体122が有する発光物質は、ZnTe、ZnSe、及び、GaNのいずれかの粉末を含んでもよい。ZnTeのバンドギャップは2.67eVである。ZnTeのバンドギャップは2.26eVである。GaNのバンドギャップは3.4eVである。GaNは発光効率が高く、GaNから照射される光の波長は電子走行層106と電子供給層110との界面の欠陥準位、及び、電子走行層106の内部の深い準位に捕獲された電子を解放する効果が高く、電流コラプスを抑制する効果が高い。したがって、発光物質としてGaNを用いることが好ましい。別の例として、自己発光体122は、3Hを有するシリコンで形成されてもよい。例えば、自己発光体122は、非晶質シリコントリチウム合金である。第2保護膜120上に、トリチウム化シランを用いてグロー放電により非晶質シリコントリチウム合金の膜が形成されてから、非晶質シリコントリチウム合金の膜をフォトリソグラフィ及びエッチングでパターニングして自己発光体122が形成されてもよい。非晶質シリコントリチウム合金が有する3Hが放出するベータ線により、Siから光が放出される。自己発光体122は、非晶質シリコントリチウム合金に、ドーパントがドープされて形成されてもよい。また、自己発光体122は、非晶質シリコントリチウム合金と、Ge、C、及び、Nのいずれかとの合金であってもよい。非晶質シリコントリチウム合金にドーパントをドープすること、あるいは、非晶質シリコントリチウム合金とGe、C、及び、Nのいずれかとの合金とすることにより、自己発光体122から照射される光の波長が調整される。別の例として、自己発光体122は、放射性同位元素及び発光物質とを有するアンプルであってもよい。例えば、パイレックス登録商標及び石英のいずれかで形成されたアンプル中に、放射性同位元素及び発光物質が封入されて、自己発光体122が形成されてもよい。自己発光体122が照射する光を反射する反射層126が、自己発光体122に対して、電子走行層106、電子供給層110、ソース電極112、ドレイン電極114、及び、ゲート電極116を有する半導体素子とは反対側に形成される。反射層126は、自己発光体122上及び自己発光体122の側面に、金属膜で形成される。反射層126は、自己発光体122上の全面及び側面を覆って形成される。一例として、自己発光体122は、スパッタ法を用いて、Al、Ag及びNiのいずれかで形成される。反射層126によって、自己発光体122が上側及び側面に放出した光が反射されて、電子走行層106及び電子供給層110に対する光の照射効率が高くなる。自己発光体122の上方に、第3保護膜124が絶縁性の物質で形成される。第3保護膜124は、例えば、反射層126上及び側面に、ポリイミドで形成される。図2は、第1の実施形態に係るHFET100の模式的な上視図である。図1は、図2のI-I断面に相当する。ソース電極112、ドレイン電極114、及び、ゲート電極116のそれぞれの一部の上方に、第2保護膜120、自己発光体122、反射層126、及び、第3保護膜124が形成される。すなわち、ソース電極112、ドレイン電極114、及び、ゲート電極116のそれぞれの他の一部は、第2保護膜120、自己発光体122、反射層126、及び、第3保護膜124から露出して、電極パッドとなる。ソース電極112は、上面から見て、ドレイン電極114に向かって突出する突起を有する。ドレイン電極114は、上面から見て、ソース電極112に向かって突出する突起を有する。ソース電極112が有する突起と、ドレイン電極114が有する突起とは、上面から見て、互い違いに配置される。ゲート電極116は、ソース電極112及びドレイン電極114が有する突起に沿って形成され、複数の直角に折り曲げられた箇所を有する。これにより、ゲート幅を長くすることができる。他の例として、基板102は、シリコン基板、シリコンカーバイド基板、GaN基板、MgO基板、及び、ZnO基板のいずれかであってもよい。また、バッファ層104は、基板102上にAlNとGaNとを、交互にそれぞれ複数積層して形成されてもよい。一例として、バッファ層104は、膜厚が100nmのAlN窒化アルミニウム上に、膜厚が5nm~400nmのGaNと、膜厚が1nm~40nmのAlNとよりなる積層膜を3層~20層有してもよい。バッファ層104、電子走行層106、及び、電子供給層110は、HVPEハイドライド気相エピタキシャル成長法及びMBE分子線エピタキシャル成長法で形成されてもよい。図3は、本発明の第2の実施形態に係るHFET200の模式的な断面図である。図3において図1と同一の符号を付した要素は、図1において説明した要素と同一の機能および構成を有する。HFET200は、基板102、バッファ層104、電子走行層106、電子供給層110、ソース電極112、ドレイン電極114、ゲート電極116、第1保護膜118、第2保護膜120、自己発光体122、反射層126、及び、第3保護膜124を備える。第2保護膜120は、基板102の裏面に絶縁性の物質で形成される。一例として、第2保護膜120は、常圧CVD法を用いて、SiO2で形成される。別の例として、第2保護膜120は、Si3N4で形成されてもよい。自己発光体122は、基板102に対して、半導体素子と反対側に形成される。ここで半導体素子は、電子走行層106、電子供給層110、ソース電極112、ドレイン電極114、及び、ゲート電極116を有する電界効果トランジスタである。すなわち、自己発光体122は、基板102の裏面側に形成される。基板102は、自己発光体122が発する光を透過させる。例えば、基板102は、サファイア基板である。第2保護膜120の下に自己発光体122が形成される。自己発光体122の下面及び側面を覆って反射層126が形成される。自己発光体122及び反射層126を覆って第3保護膜124が形成される。電子走行層106及び電子供給層110に、自己発光体122から光が照射される。自己発光体122から光が照射されるので、電子走行層106と電子供給層110との界面の欠陥準位、及び、電子走行層106の内部の深い準位に捕獲された電子が解放される。したがって、HFET200の電流コラプスが抑制される。図4は、本発明の第3の実施形態に係るショットキーバリアショットキーバリアダイオード300の模式的な断面図である。図4において図1と同一の符号を付した要素は、図1において説明した要素と同一の機能および構成を有する。ショットキーバリアダイオード300は基板102、バッファ層104、電子走行層106、電子供給層110、第1保護膜118、アノード電極302、カソード電極304、第2保護膜120、自己発光体122、反射層126、及び、第3保護膜124を備える。電子走行層106の、電子供給層110と電子走行層106との界面付近に、2DEG108が形成される。電子供給層110上にアノード電極302及びカソード電極304が、導電性の材料で形成されて、アノード電極302及びカソード電極304が、電子走行層106に電気的に接続される。カソード電極304は、断面において、アノード電極302の両側の領域に形成される。電子走行層106、電子供給層110、アノード電極302及びカソード電極304は、基板102の上側に、半導体素子を形成して、ダイオードとして機能する。アノード電極302及びカソード電極304のいずれもが形成されていない領域で、電子供給層110上に第1保護膜118が形成される。第1保護膜118は絶縁性の物質で形成される。例えば、第1保護膜118は、SiO2で形成される。別の例として、第1保護膜118はSi3N4で形成されてもよい。アノード電極302、カソード電極304及び第1保護膜118は、例えば、以下のようにして形成される。電子供給層110上に、プラズマCVD法を用いて、第1保護膜118がSiO2で形成される。第1保護膜118の厚さは、例えば、100nmである。第1保護膜118上にフォトレジストが塗布されてから、フォトリソグラフィ行程を用いて、フォトレジストがパターニングされる。フォトリソグラフィ行程で、カソード電極304が形成される領域において、フォトレジストに開口が形成される。フォトレジストに開口が形成された領域で、第1保護膜118が除去される。第1保護膜118は、弗化水素酸系溶液を用いて、ウェットエッチングで除去される。第1保護膜118が除去された領域で電子供給層110上にカソード電極304が形成される。カソード電極304は、例えば、スパッタで形成された、厚さ25nmのTi層と、厚さ300nmのAl層とが積層されて形成される。これにより、カソード電極304は、電子走行層106とオーミック接続される。フォトレジストが、剥離液で剥離される。第1保護膜118上にフォトレジストが塗布されてから、フォトリソグラフィ行程を用いて、フォトレジストがパターニングされる。フォトリソグラフィ行程で、アノード電極302が形成される領域において、フォトレジストに開口が形成される。フォトレジストに開口が形成された領域で、第1保護膜118が除去される。第1保護膜118は、弗化水素酸系溶液を用いて、ウェットエッチングで除去される。第1保護膜118が除去された領域で電子供給層110上にアノード電極302が形成される。アノード電極302は、例えば、スパッタで形成された、厚さ100nmのNi層と、厚さ200nmのAu層とが積層されて形成される。これにより、アノード電極302は、電子走行層106とショットキー接続される。フォトレジストが、剥離液で剥離される。カソード電極304が熱処理される。熱処理によって、カソード電極304と、電子走行層106との間のオーミック接続の特性が改善される。熱処理は、一例として、700°Cで、30分間行われる。アノード電極302、カソード電極304、及び、第1保護膜118上に、絶縁性の材料で第2保護膜120が形成される。第2保護膜120は、例えば、SiO2で形成される。一例として、第2保護膜120は、常圧CVD法を用いて、厚さ1000nmのSiO2で形成される。別の例として、第2保護膜120は、Si3N4で形成されてもよい。電子走行層106、電子供給層110、アノード電極302、及び、カソード電極304を有して、電界効果トランジスタとして機能する半導体素子に対して積層方向に、自己発光体122が形成される。自己発光体122は、外部からのエネルギーの入力なしで発光して、当該半導体素子に光を照射する。第3の実施形態に係るショットキーバリアダイオード300においては、当該半導体素子の上方に自己発光体122が形成される。したがって、基板102は、自己発光体122が発する光を透過させなくてもよい。自己発光体122は、少なくとも、アノード電極302とカソード電極304との間の領域の上方に形成される。これにより、アノード電極302とカソード電極304との間の領域の、電子走行層106及び電子供給層110に、自己発光体122から光が照射される。自己発光体122から光が照射されるので、電子走行層106と電子供給層110との界面の欠陥準位、及び、電子走行層106の内部の深い準位に捕獲された電子が解放される。したがって、ショットキーバリアダイオード300の電流コラプスが抑制される。図5は、第3の実施形態に係るショットキーバリアダイオード300の模式的な上視図である。図4は、図5のIV-IV断面に相当する。カソード電極304の少なくとも一部、及びアノード電極302の上方に、第2保護膜120、自己発光体122、反射層126、及び、第3保護膜124が形成される。アノード電極302は、上面から見て、直径160μmの円形を有する丸形電極である。アノード電極302は、上面から見て、円形の一部から突出した引き出し領域を有する。当該アノード電極の引き出し領域の一部は、アノード電極302に配線を電気的に接続するアノード電極用パッド306に接続される。アノード電極用パッド306は、上面から見て四角形を有する。アノード電極用パッド306は、アノード電極302と、同様の材料及び構成で形成される。ただし、アノード電極用パッド306の上方には、第2保護膜120、自己発光体122、反射層126、及び、第3保護膜124が形成されない。カソード電極304は、上面から見て、アノード電極302の周辺を覆って形成される。ただし、カソード電極304は、アノード電極302の周辺の一部で形成されず、カソード電極304がアノード電極302の周辺に形成されない領域で、アノード電極302は引き出し領域を有する。アノード電極302と、カソード電極304との間隔は10μmである。図6は、本発明の第4の実施形態に係るショットキーバリアダイオード400の模式的な断面図である。図6において、図4と同一の符号を付した要素は、図4において説明した要素と同一の機能及び構成を有する。ショットキーバリアダイオード400は基板102、バッファ層104、電子走行層106、電子供給層110、第1保護膜118、アノード電極302、カソード電極304、第2保護膜120、自己発光体122、反射層126、及び、第3保護膜124を備える。電子走行層106の、電子供給層110と電子走行層106との界面付近に、2DEG108が形成される。第2保護膜120は、基板102の裏面に絶縁性の物質で形成される。一例として、第2保護膜120は、常圧CVD法を用いて、SiO2で形成される。別の例として、第2保護膜120は、Si3N4で形成されてもよい。自己発光体122は、基板102に対して、半導体素子と反対側に形成される。ここで半導体素子は、電子走行層106、電子供給層110、アノード電極302、及び、カソード電極304を有するダイオードである。すなわち、自己発光体122は、基板102の裏面側に形成される。基板102は、自己発光体122が発する光を透過させる。例えば、基板102は、サファイア基板である。第2保護膜120の下に自己発光体122が形成される。自己発光体122の下面及び側面を覆って反射層126が形成される。自己発光体122及び反射層126を覆って第3保護膜124が形成される。電子走行層106及び電子供給層110に、自己発光体122から光が照射される。自己発光体122から光が照射されるので、電子走行層106と電子供給層110との界面の欠陥準位、及び、電子走行層106の内部の深い準位に捕獲された電子が解放される。したがって、ショットキーバリアダイオード400の電流コラプスが抑制される。以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。特許請求の範囲、明細書、および図面中において示した装置、システム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段より前に、先立って等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上まず、、次に、等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。