同一の演算を実行する複数のCPUと、複数の前記CPUの演算結果を比較し、演算結果の不一致を前記CPUの異常として検出するコンパレータと、前記コンパレータが演算結果の不一致を検出すると、演算結果の不一致の回数を示す不一致回数カウント値を割り込み処理によりカウントアップさせるカウント手段と、前記不一致回数カウント値に基づき、前記CPUの異常が一時的な異常であるか、恒久的な異常であるかを判別する異常判別手段と、を備えることを特徴とする電子制御装置。前記コンパレータは単数であり、前記不一致回数カウント値は、前記コンパレータに対し1つ設定され、前記異常判別手段は、前記不一致回数カウント値が所定の閾値未満の場合、前記CPUの異常は一時的な異常であると判別し、前記閾値以上の場合、恒久的な異常であると判別することを特徴とする請求項1に記載の電子制御装置。前記コンパレータは複数設けられており、前記不一致回数カウント値は、前記コンパレータ毎に複数設定され、前記カウント手段は、前記コンパレータが演算結果の不一致を検出すると、不一致を検出した前記コンパレータに対応する前記不一致回数カウント値をカウントアップさせ、前記異常判別手段は、複数の前記不一致回数カウント値のうち少なくとも1つが所定の閾値以上の場合、前記CPUの異常は恒久的な異常であると判別し、それ以外の場合、一時的な異常であると判別することを特徴とする請求項1に記載の電子制御装置。前記コンパレータは複数設けられており、前記不一致回数カウント値は、複数の前記コンパレータに対し共通で1つ設定され、前記カウント手段は、複数の前記コンパレータのうち少なくとも1つが演算結果の不一致を検出すると、前記不一致回数カウント値をカウントアップさせ、前記異常判別手段は、前記不一致回数カウント値が所定の閾値未満の場合、前記CPUの異常は一時的な異常であると判別し、前記閾値以上の場合、恒久的な異常であると判別することを特徴とする請求項1に記載の電子制御装置。前記異常判別手段が前記CPUの異常は恒久的な異常であると判別した場合、前記電子制御装置を再起動によりリセットするリセット手段をさらに備えることを特徴とする請求項1~4のいずれか一項に記載の電子制御装置。前記リセット手段が前記電子制御装置をリセットした回数が所定の回数を超えた場合、前記電子制御装置を停止する停止手段をさらに備えることを特徴とする請求項5に記載の電子制御装置。前記異常判別手段が前記CPUの異常は恒久的な異常であると判別した場合、前記電子制御装置を停止する停止手段をさらに備えることを特徴とする請求項1~4のいずれか一項に記載の電子制御装置。請求項1~7のいずれか一項に記載の電子制御装置と、前記電子制御装置によって駆動されるモータと、前記モータの回転をステアリングシャフトに伝達する動力伝達手段と、を備え、前記ステアリングシャフトに入力される操舵トルクをアシストすることを特徴とする電動パワーステアリング装置。一方、特許文献2に開示された電子制御装置では、コンパレータが2つのCPUの演算結果の不一致を検出したときエラー信号を発生し、当該エラー信号を所定の計測インターバルの下カウントしている。そして、当該カウント値が所定の閾値を超えた場合、メインCPUおよびサブCPUを停止させることで、一時的な異常ではメインCPUおよびサブCPUが停止しない仕組みを実現している。しかしながら、この電子制御装置では、計測インターバルに対し極度に長い周期の演算が存在する場合、その演算によるカウント値が閾値を超えたことを検知する前に計測が終了してしまう可能性がある。この場合、CPUの異常を検知できないおそれがある。また、上述したような電子制御装置を例えば電動パワーステアリング装置のモータの駆動制御のために用いる場合、CPUの異常の誤検知は、運転者の操舵に関するフィーリングに大きく影響する。本発明は、上述の問題に鑑みてなされたものであり、その目的は、CPUの一時的な異常または恒久的な異常を高精度に判別可能な電子制御装置、および、これを用いた電動パワーステアリング装置を提供することにある。請求項1に記載の発明は、CPUとコンパレータとカウント手段と異常判別手段とを備えている。CPUは、複数設けられ、それぞれが同一の演算を実行する。コンパレータは、複数のCPUの演算結果を比較し、演算結果の不一致をCPUの異常として検出する。カウント手段は、コンパレータが演算結果の不一致を検出すると、演算結果の不一致の回数を示す不一致回数カウント値を割り込み処理によりカウントアップさせる。異常判別手段は、不一致回数カウント値に基づき、CPUの異常が一時的な異常であるか、恒久的な異常であるかを判別する。このように、本発明では、複数のCPUの演算結果の不一致回数をカウントすることにより、CPUの異常が一時的な異常であるか、恒久的な異常であるかを判別することができる。また、複数のCPUの演算結果の不一致回数不一致回数カウント値は、割り込み処理によってカウントするため、演算周期の長短にかかわらず、CPUの異常を検知することができる。したがって、CPUの一時的な異常または恒久的な異常を高精度に判別することができる。よって、一時的な異常に対する過敏な検出を抑えつつ、恒久的な異常による異常動作を抑制することが可能となる。請求項2~4に記載の発明は、請求項1に記載の発明をより具体的に例示するものである。請求項2に記載の発明では、コンパレータは単数である。また、不一致回数カウント値は、コンパレータに対し1つ設定されている。異常判別手段は、不一致回数カウント値が所定の閾値未満の場合、CPUの異常は一時的な異常であると判別し、前記閾値以上の場合、恒久的な異常であると判別する。このように、コンパレータが1つであっても、CPUの一時的な異常または恒久的な異常を判別することができる。本発明では、部材点数コンパレータの個数を抑えることができるため、製造コストを低減することができる。請求項3に記載の発明では、コンパレータは複数設けられている。また、不一致回数カウント値は、コンパレータ毎に複数設定されている。カウント手段は、コンパレータが演算結果の不一致を検出すると、不一致を検出したコンパレータに対応する不一致回数カウント値をカウントアップさせる。異常判別手段は、複数の不一致回数カウント値のうち少なくとも1つが所定の閾値以上の場合、CPUの異常は恒久的な異常であると判別し、それ以外の場合、一時的な異常であると判別する。本発明では、コンパレータが複数設けられており、かつ、不一致回数カウント値がコンパレータ毎に複数設定されている。そして、CPUの演算結果の不一致を検出したコンパレータの数についても、CPUの異常を判別するための指標としている。したがって、本発明では、CPUの一時的な異常または恒久的な異常をより高精度に判別することができる。請求項4に記載の発明では、コンパレータは複数設けられている。また、不一致回数カウント値は、複数のコンパレータに対し共通で1つ設定されている。カウント手段は、複数のコンパレータのうち少なくとも1つが演算結果の不一致を検出すると、不一致回数カウント値をカウントアップさせる。異常判別手段は、不一致回数カウント値が所定の閾値未満の場合、CPUの異常は一時的な異常であると判別し、前記閾値以上の場合、恒久的な異常であると判別する。本発明では、コンパレータが複数設けられている。そして、請求項3に記載の発明と同様、CPUの演算結果の不一致を検出したコンパレータの数についても、CPUの異常を判別するための指標としている。したがって、本発明では、CPUの一時的な異常または恒久的な異常をより高精度に判別することができる。請求項5に記載の発明は、リセット手段をさらに備えている。リセット手段は、異常判別手段がCPUの異常は恒久的な異常であると判別した場合、電子制御装置を再起動によりリセット初期化する。これにより、例えばハードウェアまたはソフトウェアの本質的な故障ではなく、ノイズ等によってレジスタ値が一時的に異常値となった場合など、電子制御装置を正常状態に復帰させることができる場合がある。請求項6に記載の発明は、停止手段をさらに備えている。停止手段は、リセット手段が電子制御装置をリセットした回数が所定の回数を超えた場合、電子制御装置を停止する。このように、本発明では、例えばハードウェアまたはソフトウェアの本質的な故障等により電子制御装置が異常となっていて、リセットによっても電子制御装置を正常状態に復帰させることができない場合等、電子制御装置を停止する。これにより、制御対象が電子制御装置によって異常に制御されるのを防ぐことができる。請求項7に記載の発明は、停止手段をさらに備えている。停止手段は、異常判別手段がCPUの異常は恒久的な異常であると判別した場合、電子制御装置を停止する。これにより、制御対象が電子制御装置によって異常に制御されるのを防ぐことができる。請求項8に記載の発明は、請求項1~7のいずれか一項に記載の電子制御装置と、当該電子制御装置によって駆動されるモータと、当該モータの回転をステアリングシャフトに伝達する動力伝達手段と、を備え、ステアリングシャフトに入力される操舵トルクをアシストする電動パワーステアリング装置の発明である。ところで、電子制御装置が電動パワーステアリング装置のモータの駆動制御に用いられる場合、電子制御装置によるモータの制御が異常となったり、電子制御装置による制御が停止することでモータの駆動が停止したりすると、運転者の操舵に関するフィーリングに大きく影響する。本発明では、電子制御装置はCPUの一時的な異常または恒久的な異常を高精度に判別することができるため、CPUの異常の誤検知を抑制できる。したがって、CPUの異常の誤検知によって運転者の操舵に関するフィーリングが低下するのを抑制することができる。自動車等のハンドル操作をアシストするための電動パワーステアリング装置に本発明の電子制御装置以下ECUというを適用した複数の実施形態を図面に基づいて説明する。なお、複数の実施形態において、実質的に同一の構成部位には同一の符号を付し、説明を省略する。第1実施形態図1は、電動パワーステアリング装置1を備えたステアリングシステム90の全体構成を示すものである。電動パワーステアリング装置1には、ハンドル91に接続されたステアリングシャフト92にトルクセンサ94が設けられている。トルクセンサ94は、運転者からハンドル91ステアリングシャフト92に入力される操舵トルクを検出する。ステアリングシャフト92の先端にはピニオンギア96が設けられており、ピニオンギア96はラック軸97に噛み合っている。ラック軸97の両端には、タイロッド等を介して一対の車輪98が回転可能に連結されている。これにより、運転者がハンドル91を回転させると、ハンドル91に接続されたステアリングシャフト92が回転し、ステアリングシャフト92の回転運動は、ピニオンギア96によってラック軸97の直線運動に変換され、ラック軸97の直線運動変位に応じた角度について一対の車輪98が操舵される。電動パワーステアリング装置1は、操舵アシストトルクを発生するモータ80、モータ80の回転を減速してステアリングシャフト92に伝える動力伝達手段としての減速ギア89、および、モータ駆動装置2を備える。モータ80は3相ブラシレスモータであり、減速ギア89を正逆回転させる。モータ駆動装置2は、ECU10を備える。モータ駆動装置2は、モータ80の回転角を検出する回転角センサ85、上述のトルクセンサ94、および、車速を検出する車速センサ95を含む。この構成により、電動パワーステアリング装置1は、ハンドル91の操舵を補助するための操舵アシストトルクをモータ80から発生し、ステアリングシャフト92に伝達する。図2にECU10のシステム概略図を示す。ECU10は、マイコン11および駆動回路30等を備えている。マイコン11は、上述の回転角センサ85、トルクセンサ94および車速センサ95等から入力した信号に基づいてプログラムを実行し、モータ80を駆動するための駆動回路30を制御する。マイコン11は、メインモジュール12、サブモジュール13、ROM14、RAM15、メインコンパレータ16、メイン割り込みコントローラ17およびサブ割り込みコントローラ18等を備えている。図3にECU10のシステム詳細図を示す。メインモジュール12は、CPU21等を有している。また、サブモジュール13は、CPU22等を有している。ここで、CPU21およびCPU22は、特許請求の範囲における複数のCPUに対応している。つまり、本実施形態では、CPUは2つ設けられている。メインモジュール12は、信号線により駆動回路30に接続している。CPU21およびCPU22は、それぞれ、プログラムに定義された同一の演算を所定の演算周期で実行する。CPU21は、演算結果に基づき、駆動回路30を経由してモータ80を駆動制御する。本実施形態では、CPU22は、CPU21の演算結果が正しいか否かCPU21が正常であるか異常であるかを判別するために用いられる。CPU21によるモータ80の駆動制御メイン処理は、例えば自動車のイグニッションキーがオンされることにより開始される。ROM14は、CPU21およびCPU22によって実行される演算が定義されたプログラム等を記憶している。RAM15は、CPU21およびCPU22による演算結果等を記憶する。メインコンパレータ16は、CPU21の演算結果とCPU22の演算結果とを比較する。具体的には、メインコンパレータ16は、バス比較部25により、CPU21の演算結果とCPU22の演算結果とを比較する。また、メインコンパレータ16は、RAM比較部23により、RAM15へのCPU21によるデータの書き込み結果とRAM15へのCPU22によるデータの書き込み結果とを比較し、RAM15からのCPU21によるデータの読み出し結果とRAM15からのCPU22によるデータの読み出し結果とを比較する。さらに、メインコンパレータ16は、ROM比較部24により、ROM14からのCPU21によるデータの読み出し結果とROM14からのCPU22によるデータの読み出し結果とを比較する。このように、メインコンパレータ16が比較する演算結果には、バス上を流れるCPU21およびCPU22の演算結果データに限らず、RAM15およびROM14に対するCPU21およびCPU22の書き込み結果または読み出し結果も含まれる。そして、メインコンパレータ16は、バス比較部25、RAM比較部23およびROM比較部24で、CPU21の演算結果とCPU22の演算結果との不一致を異常として検出すると、当該不一致に関する情報をフェイル情報としてレジスタに書き込むとともに、メイン割り込みコントローラ17およびサブ割り込みコントローラ18に対し、不一致異常を検出したことを示す信号である不一致検出信号を送信する。メイン割り込みコントローラ17およびサブ割り込みコントローラ18は、メインコンパレータ16から不一致検出信号を受信すると、それぞれ、CPU21、CPU22に対し割り込み発生信号を送信する。CPU21およびCPU22は、メイン割り込みコントローラ17、サブ割り込みコントローラ18から割り込み発生信号を受信すると、割り込み処理により、CPU21の演算結果とCPU22の演算結果との不一致の回数を示す不一致回数カウント値をカウントアップ増加させる。本実施形態では、不一致回数カウント値は、メインコンパレータ16に対し1つ設定されている。また、例えば不一致回数カウント値の初期値は0であり、カウントアップ1回あたりの増加量は1である。ここで、CPU21、CPU22、メイン割り込みコントローラ17およびサブ割り込みコントローラ18は、特許請求の範囲におけるカウント手段として機能する。そして、CPU21およびCPU22は、不一致回数カウント値の値が所定の閾値未満であった場合、CPU21またはCPU22の異常演算結果の不一致は一時的な異常であると判定する。一方、不一致回数カウント値の値が前記閾値以上であった場合、CPU21またはCPU22の異常演算結果の不一致は恒久的な異常であると判定する。すなわち、CPU21およびCPU22は、不一致回数カウント値に基づき、CPU21またはCPU22の異常が一時的な異常であるか、恒久的な異常であるかを判別する。ここで、CPU21およびCPU22は、特許請求の範囲における異常判別手段として機能する。CPU21およびCPU22は、CPU21またはCPU22の異常は恒久的な異常であると判別した場合、ECU10を再起動によりリセットする。ここで、CPU21およびCPU22は、特許請求の範囲におけるリセット手段として機能する。例えばハードウェアまたはソフトウェアの本質的な故障ではなく、ノイズ等によってレジスタ値が一時的に異常値となった場合などに恒久的な異常であると判別されたときは、ECU10を再起動によりリセット初期化することで、正常状態に復帰させることができる場合がある。ECU10をリセットしても正常状態に復帰しなかった場合、リセット手段によりECU10のリセットが繰り返されることがある。そこで、CPU21およびCPU22は、ECU10をリセットした回数が所定の回数を超えた場合、ECU10を停止する。ここで、CPU21およびCPU22は、特許請求の範囲における停止手段として機能する。ECU10が停止すると、当然のことながらECU10によるモータ80の駆動制御も停止する。これにより、ECU10が異常状態の中、モータ80電動パワーステアリング装置1がECU10によって異常に制御されるのを防ぐことができる。なお、CPU21およびCPU22は、ECU10をリセットまたは停止させるとき、CPU21およびCPU22の異常に関する情報をダイアグ情報として記憶手段に記憶したり、CPU21またはCPU22電動パワーステアリング装置1が異常であることを運転者に通知したりすることとしてもよい。次に、上述のCPU21およびCPU22による割り込み処理に関し、図4に基づき説明する。図4に示す一連の処理S100は、CPU21およびCPU22がメイン割り込みコントローラ17、サブ割り込みコントローラ18から割り込み発生信号を受信すると開始される。S100は、割り込み処理のため、CPU21によるモータ80の駆動制御に関するメイン処理の演算周期と関係なく、割り込み発生信号を受信し次第、メイン処理に割り込むようにして実行される。S101では、レジスタに書き込まれたフェイル情報を読み出す。その後、処理はS102へ移行する。S102では、フェイル情報が書き込まれているレジスタをクリアデータ消去する。その後、処理はS103へ移行する。S103では、不一致回数カウント値をカウントアップ1増加させる。その後、処理はS104に移行する。S104では、不一致回数カウント値が所定の閾値以上か否かを判別する。不一致回数カウント値は閾値以上であると判別した場合S104:YES、CPU21またはCPU22の異常演算結果の不一致は恒久的な異常であると判定し、処理はS105へ移行する。一方、不一致回数カウント値は閾値未満であると判別した場合S104:NO、CPU21またはCPU22の異常演算結果の不一致は一時的な異常であると判定し、処理はメイン処理へ戻るリターンする。S105では、ECU10を再起動によりリセットする。ECU10が再起動すると、不一致回数カウント値の値等、ECU10のレジスタ等が保持する種々のデータがクリア初期化され、その後、モータ80の駆動制御に関するメイン処理が再開される。以上説明したように、本実施形態では、複数のCPUCPU21およびCPU22の演算結果の不一致回数をカウントすることにより、CPUの異常が一時的な異常であるか、恒久的な異常であるかを判別することができる。また、複数のCPUの演算結果の不一致回数不一致回数カウント値は、割り込み処理によってカウントするため、演算周期の長短にかかわらず、CPUの異常を検知することができる。したがって、CPUの一時的な異常または恒久的な異常を高精度に判別することができる。よって、一時的な異常に対する過敏な検出を抑えつつ、恒久的な異常による異常動作を抑制することが可能となる。また、本実施形態では、コンパレータは単数メインコンパレータ16である。また、不一致回数カウント値は、メインコンパレータ16に対し1つ設定されている。異常判別手段は、不一致回数カウント値が所定の閾値未満の場合、CPUの異常は一時的な異常であると判別し、前記閾値以上の場合、恒久的な異常であると判別する。このように、コンパレータが1つであっても、CPUの一時的な異常または恒久的な異常を判別することができる。本実施形態では、部材点数コンパレータの個数を抑えることができるため、製造コストを低減することができる。また、本実施形態は、リセット手段をさらに備えている。リセット手段は、異常判別手段がCPUの異常は恒久的な異常であると判別した場合、ECU10を再起動によりリセット初期化する。これにより、例えばハードウェアまたはソフトウェアの本質的な故障ではなく、ノイズ等によってレジスタ値が一時的に異常値となった場合など、ECU10を正常状態に復帰させることができる場合がある。また、本実施形態は、停止手段をさらに備えている。停止手段は、リセット手段がECU10をリセットした回数が所定の回数を超えた場合、ECU10を停止する。このように、本実施形態では、例えばハードウェアまたはソフトウェアの本質的な故障等により電子制御装置が異常となっていて、リセットによってもECU10を正常状態に復帰させることができない場合等、ECU10を停止する。これにより、制御対象としてのモータ80電動パワーステアリング装置1がECU10によって異常に制御されるのを防ぐことができる。また、本実施形態による電動パワーステアリング装置1は、上述のECU10と、当該ECU10によって駆動されるモータ80と、当該モータ80の回転をステアリングシャフト92に伝達する減速ギア89と、を備え、ステアリングシャフト92に入力される操舵トルクをアシストする。ところで、電子制御装置ECUが電動パワーステアリング装置のモータの駆動制御に用いられる場合、電子制御装置によるモータの制御が異常となったり、電子制御装置による制御が停止することでモータの駆動が停止したりすると、運転者の操舵に関するフィーリングに大きく影響する。本実施形態では、ECU10はCPUの一時的な異常または恒久的な異常を高精度に判別することができるため、CPUの異常の誤検知を抑制できる。したがって、CPUの異常の誤検知によって運転者の操舵に関するフィーリングが低下するのを抑制することができる。第2実施形態本発明の第2実施形態によるECU10を図5~7に基づき説明する。第2実施形態は、コンパレータの数等が第1実施形態と異なる。図5および6に示すように、第2実施形態では、メインコンパレータ16の他にサブコンパレータ19が設けられている。すなわち、本実施形態では、コンパレータは複数2つ設けられている。サブコンパレータ19は、メインコンパレータ16と同様、メインモジュール12、サブモジュール13、ROM14、RAM15、メイン割り込みコントローラ17およびサブ割り込みコントローラ18に対する入出力経路を有し、当該経路を経由して各種データおよび信号を送受信する。メインコンパレータ16は、第1実施形態と同様、CPU21の演算結果とCPU22の演算結果とを比較する。具体的には、メインコンパレータ16は、バス比較部25により、CPU21の演算結果とCPU22の演算結果とを比較する。また、メインコンパレータ16は、RAM比較部23により、RAM15へのCPU21によるデータの書き込み結果とRAM15へのCPU22によるデータの書き込み結果とを比較し、RAM15からのCPU21によるデータの読み出し結果とRAM15からのCPU22によるデータの読み出し結果とを比較する。さらに、メインコンパレータ16は、ROM比較部24により、ROM14からのCPU21によるデータの読み出し結果とROM14からのCPU22によるデータの読み出し結果とを比較する。サブコンパレータ19は、メインコンパレータ16と同様、メインコンパレータ16と同時にCPU21の演算結果とCPU22の演算結果とを比較する。具体的には、サブコンパレータ19は、バス比較部28により、CPU21の演算結果とCPU22の演算結果とを比較する。また、サブコンパレータ19は、RAM比較部26により、RAM15へのCPU21によるデータの書き込み結果とRAM15へのCPU22によるデータの書き込み結果とを比較し、RAM15からのCPU21によるデータの読み出し結果とRAM15からのCPU22によるデータの読み出し結果とを比較する。さらに、サブコンパレータ19は、ROM比較部27により、ROM14からのCPU21によるデータの読み出し結果とROM14からのCPU22によるデータの読み出し結果とを比較する。このように、メインコンパレータ16およびサブコンパレータ19が比較する演算結果には、バス上を流れるCPU21およびCPU22の演算結果データに限らず、RAM15およびROM14に対するCPU21およびCPU22の書き込み結果または読み出し結果も含まれる。そして、メインコンパレータ16およびサブコンパレータ19は、それぞれ、バス比較部25、RAM比較部23およびROM比較部24、もしくは、バス比較部28、RAM比較部26およびROM比較部27で、CPU21の演算結果とCPU22の演算結果との不一致を異常として検出すると、当該不一致に関する情報をフェイル情報としてレジスタに書き込むとともに、メイン割り込みコントローラ17およびサブ割り込みコントローラ18に対し、不一致異常を検出したことを示す信号である不一致検出信号を送信する。メイン割り込みコントローラ17およびサブ割り込みコントローラ18は、メインコンパレータ16またはサブコンパレータ19から不一致検出信号を受信すると、それぞれ、CPU21、CPU22に対し割り込み発生信号を送信する。本実施形態では、CPU21の演算結果とCPU22の演算結果との不一致の回数を示す不一致回数カウント値は、メインコンパレータ16およびサブコンパレータ19のそれぞれに対し1つずつ設定されている。つまり、不一致回数カウント値は、コンパレータメインコンパレータ16およびサブコンパレータ19毎に複数設定されており、本実施形態では計2つ設定されている。CPU21およびCPU22は、メイン割り込みコントローラ17、サブ割り込みコントローラ18から割り込み発生信号を受信すると、割り込み処理により、不一致検出信号を送信したコンパレータメインコンパレータ16またはサブコンパレータ19に対応する不一致回数カウント値をカウントアップ増加させる。なお、メインコンパレータ16に対応する不一致回数カウント値以下、メイン側不一致回数カウント値とする。、および、サブコンパレータ19に対応する不一致回数カウント値以下、サブ側不一致回数カウント値とする。の初期値は0であり、カウントアップ1回あたりの増加量は1である。そして、CPU21およびCPU22は、メイン側不一致回数カウント値およびサブ側不一致回数カウント値の値がいずれも所定の閾値未満であった場合、CPU21またはCPU22の異常演算結果の不一致は一時的な異常であると判定する。一方、メイン側不一致回数カウント値またはサブ側不一致回数カウント値の少なくとも一方の値が前記閾値以上であった場合、CPU21またはCPU22の異常演算結果の不一致は恒久的な異常であると判定する。すなわち、CPU21およびCPU22は、メイン側不一致回数カウント値またはサブ側不一致回数カウント値に基づき、CPU21またはCPU22の異常が一時的な異常であるか、恒久的な異常であるかを判別する。本実施形態では、CPU21およびCPU22は、第1実施形態と同様、CPU21またはCPU22の異常は恒久的な異常であると判別した場合、ECU10を再起動によりリセットする。また、CPU21およびCPU22は、ECU10をリセットした回数が所定の回数を超えた場合、ECU10を停止する。次に、上述のCPU21およびCPU22による割り込み処理に関し、図7に基づき説明する。図7に示す一連の処理S200は、CPU21およびCPU22がメイン割り込みコントローラ17、サブ割り込みコントローラ18から割り込み発生信号を受信すると開始される。S200は、割り込み処理のため、CPU21によるモータ80の駆動制御に関するメイン処理の演算周期と関係なく、割り込み発生信号を受信し次第、メイン処理に割り込むようにして実行される。S201では、レジスタに書き込まれたフェイル情報を読み出す。その後、処理はS202へ移行する。S202では、フェイル情報が書き込まれているレジスタをクリアデータ消去する。その後、処理はS203へ移行する。S203では、メインコンパレータ16が不一致を検出したか否かを判定する。メインコンパレータ16が不一致を検出したメインコンパレータ16から不一致検出信号が送信されたと判定した場合S203:YES、処理はS204へ移行する。一方、メインコンパレータ16は不一致を検出していないと判定した場合S203:NO、処理はS205へ移行する。S204では、メイン側不一致回数カウント値メインコンパレータ16に対応する不一致回数カウント値をカウントアップ1増加させる。その後、処理はS205に移行する。S205では、サブコンパレータ19が不一致を検出したか否かを判定する。サブコンパレータ19が不一致を検出したサブコンパレータ19から不一致検出信号が送信されたと判定した場合S205:YES、処理はS206へ移行する。一方、サブコンパレータ19は不一致を検出していないと判定した場合S205:NO、処理はS207へ移行する。S206では、サブ側不一致回数カウント値サブコンパレータ19に対応する不一致回数カウント値をカウントアップ1増加させる。その後、処理はS207に移行する。S207では、メイン側不一致回数カウント値またはサブ側不一致回数カウント値の少なくとも一方が所定の閾値以上か否かを判別する。メイン側不一致回数カウント値またはサブ側不一致回数カウント値の少なくとも一方は閾値以上であると判別した場合S207:YES、CPU21またはCPU22の異常演算結果の不一致は恒久的な異常であると判定し、処理はS208へ移行する。一方、メイン側不一致回数カウント値またはサブ側不一致回数カウント値の少なくとも一方は閾値以上ではないメイン側不一致回数カウント値およびサブ側不一致回数カウント値はいずれも閾値未満と判別した場合S207:NO、CPU21またはCPU22の異常演算結果の不一致は一時的な異常であると判定し、処理はメイン処理へ戻るリターンする。S208では、ECU10を再起動によりリセットする。ECU10が再起動すると、メイン側不一致回数カウント値およびサブ側不一致回数カウント値の値等、ECU10のレジスタ等が保持する種々のデータがクリア初期化され、その後、モータ80の駆動制御に関するメイン処理が再開される。以上説明したように、本実施形態では、コンパレータは複数メインコンパレータ16およびサブコンパレータ19設けられている。また、不一致回数カウント値は、コンパレータ毎に複数メイン側不一致回数カウント値およびサブ側不一致回数カウント値設定されている。CPU21およびCPU22は、コンパレータメインコンパレータ16またはサブコンパレータ19が演算結果の不一致を検出すると、不一致を検出したコンパレータに対応する不一致回数カウント値をカウントアップさせる。CPU21およびCPU22は、複数の不一致回数カウント値メイン側不一致回数カウント値およびサブ側不一致回数カウント値の少なくとも1つが所定の閾値以上の場合、CPUの異常は恒久的な異常であると判別し、それ以外メイン側不一致回数カウント値およびサブ側不一致回数カウント値のいずれもが閾値未満の場合、CPUの異常は一時的な異常であると判別する。本実施形態では、コンパレータが複数設けられており、かつ、不一致回数カウント値がコンパレータ毎に複数設定されている。そして、CPUCPU21およびCPU22の演算結果の不一致を検出したコンパレータの数についても、CPUの異常を判別するための指標としている。したがって、本実施形態では、CPUの一時的な異常または恒久的な異常をより高精度に判別することができる。他の実施形態本発明の他の実施形態では、電子制御装置ECUは、CPUを3つ以上備えることとしてもよい。また、コンパレータも3つ以上備えることとしてもよい。上述の第2実施形態では、複数の不一致回数カウント値メイン側不一致回数カウント値およびサブ側不一致回数カウント値の少なくとも1つが所定の閾値以上の場合、CPUの異常は恒久的な異常であると判別し、それ以外メイン側不一致回数カウント値およびサブ側不一致回数カウント値のいずれもが閾値未満の場合、CPUの異常は一時的な異常であると判別する例を示した。これに対し、本発明の他の実施形態では、複数の不一致回数カウント値のすべてが所定の閾値以上の場合、CPUの異常は恒久的な異常であると判別し、それ以外複数の不一致回数カウント値のうち少なくとも1つが閾値未満の場合、CPUの異常は一時的な異常であると判別することとしてもよい。あるいは、複数の不一致回数カウント値のうち所定の閾値以上となっているものの割合コンパレータの総数に対する数に基づき、CPUの異常に関し恒久的な異常または一時的な異常を判別することとしてもよい。また、上述の第2実施形態では、不一致回数カウント値がコンパレータ毎に複数設定される例を示した。これに対し、本発明の他の実施形態では、不一致回数カウント値は、複数のコンパレータに対し共通で1つ設定することとしてもよい。この構成では、カウント手段は、複数のコンパレータのうち少なくとも1つが演算結果の不一致を検出すると、1つの不一致回数カウント値をカウントアップさせる。異常判別手段は、不一致回数カウント値が所定の閾値未満の場合、CPUの異常は一時的な異常であると判別し、前記閾値以上の場合、恒久的な異常であると判別する。すなわち、この構成では、第2実施形態と同様、CPUの演算結果の不一致を検出したコンパレータの数についても、CPUの異常を判別するための指標としている。したがって、本発明では、CPUの一時的な異常または恒久的な異常をより高精度に判別することができる。このように、不一致回数カウント値が複数のコンパレータに対し共通で1つ設定される構成であっても、CPUの異常が一時的な異常であるか、恒久的な異常であるかを判別することができる。上述の実施形態では、異常判別手段がCPUの異常は恒久的な異常であると判別した場合、電子制御装置を再起動によりリセット初期化し、電子制御装置をリセットした回数が所定の回数を超えた場合、電子制御装置を停止する例を示した。これに対し、本発明の他の実施形態では、異常判別手段がCPUの異常は恒久的な異常であると判別した場合、電子制御装置をリセットするのではなく、停止することとしてもよい。また、上述の実施形態では、異常検出対象であるCPUにより、不一致回数カウント値のカウントアップ、電子制御装置のリセットおよび停止等を行う例を示した。これに対し、本発明の他の実施形態では、不一致回数カウント値のカウントアップ、電子制御装置のリセットおよび停止等を、異常検出対象であるCPU以外の例えば周辺装置等により行うこととしてもよい。この構成では、不一致回数カウント値のカウントアップ、電子制御装置のリセットおよび停止等を精度よく行うことができる。また、上述の実施形態では、メインモジュール12のみが駆動回路30に接続する例を示した。これに対し、本発明の他の実施形態では、メインモジュール12に加え、サブモジュール13も駆動回路30に接続する構成としてもよい。本発明の電子制御装置は、電動パワーステアリング装置の他、例えば、VGRSギア比可変ステアリング、ARSアクティブリアステアリング等、様々な用途に適用することができる。このように、本発明は上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々の形態で実施可能である。