"高速入出力装置であって、送信機及び受信機と、差動信号を送信するための第1のコネクタ及び第2のコネクタを含む、前記送信機の出力部から前記受信機の入力部までのループバック接続部と、第1の端子及び第2の端子を有する第1のインダクタと、第1の端子及び第2の端子を有する第2のインダクタと、を備え、前記第1のインダクタの前記第1の端子は前記第1のコネクタに接続され、前記第2のインダクタの前記第1の端子は前記第2のコネクタに接続され、前記第1のインダクタの前記第2の端子及び前記第2のインダクタの前記第2の端子は、前記装置の直流試験のための試験アクセスポートを形成する、ことを特徴とする装置。前記試験アクセスポートが、試験装置に信号を供給する、ことを特徴とする請求項1に記載の装置。受信機内蔵型自己試験BIST及び送信機BISTをさらに含む、ことを特徴とする請求項1に記載の装置。前記受信機BIST及び前記送信機BISTが、前記装置の高速ループバック試験及び直流試験を可能にする、ことを特徴とする請求項3に記載の装置。前記直流試験が、前記装置のパラメータ試験及び前記装置のボンディングワイヤ欠陥試験を含む、ことを特徴とする請求項4に記載の装置。前記第1のインダクタの前記第2の端子と接地との間に接続された第1の絶縁抵抗と、前記第2のインダクタの前記第2の端子と接地との間に接続された第2の絶縁抵抗とを接続することをさらに含む、ことを特徴とする請求項1に記載の装置。高速入出力デバイスを試験する方法であって、高速入出力デバイスの送信機の出力部と前記デバイスの受信機の入力部との間の、第1のコネクタ及び第2のコネクタを含むループバック接続部を有効にするステップと、前記ループバック接続部のための試験アクセスポートを介して試験データを受け取ることを含む直流試験を前記デバイスに対して行うステップと、を含み、第1の端子及び第2の端子を有する第1のインダクタが、前記第1の端子によって各ループバック接続部の前記第1のコネクタに接続され、第1の端子及び第2の端子を有する第2のインダクタが、前記第1の端子によって各ループバック接続部の前記第2のコネクタに接続され、前記ループバック接続部のための前記試験アクセスポートが、前記第1のインダクタの前記第2の端子及び前記第2のインダクタの前記第2の端子を含む、ことを特徴とする方法。前記直流試験が、前記デバイスのパラメータ試験及び前記デバイスのボンディングワイヤ試験を含む、ことを特徴とする請求項7に記載の方法。前記デバイスの前記パラメータ試験が、送信機駆動電流の測定及び受信機抵抗の測定の一方又は両方を含む、ことを特徴とする請求項8に記載の方法。前記デバイスの前記ボンディングワイヤ試験が、開放型ボンディングワイヤ欠陥のための試験、縮退型ボンディングワイヤ欠陥のための試験、及びブリッジ型ボンディングワイヤ欠陥のための試験のうちの1又はそれ以上を含む、ことを特徴とする請求項8に記載の方法。前記試験アクセスポートが、前記第1のインダクタの前記第2の端子と接地との間に接続された第1の絶縁抵抗と、前記第2のインダクタの前記第2の端子と接地との間に接続された第2の絶縁抵抗とをさらに含む、ことを特徴とする請求項7に記載の方法。前記ループバック接続部を使用して、前記第1のコネクタ及び前記第2のコネクタを介した差動信号の送信を含む、前記デバイスの能動的高速試験を行うステップをさらに含む、ことを特徴とする請求項7に記載の方法。前記デバイスの前記能動的高速試験の実行中、前記試験アクセスポートが、前記ループバック接続部に結合されたままである、ことを特徴とする請求項12に記載の方法。試験下のデバイスの故障を識別する方法であって、前記デバイスのためのループバック接続部を有効にするステップを含み、前記デバイスは、複数の送信機及び複数の受信機を含み、前記複数の送信機のうちの1又はそれ以上は、前記ループバック接続部によって前記受信機の1又はそれ以上に結合され、第1のループバック接続部によって第1の受信機に結合された第1の送信機を含み、各ループバック接続部は、試験出力ポートを含み、前記方法は、前記ループバック接続部への前記試験アクセスポートを利用して、ボンディングワイヤ故障がないかどうか前記試験下のデバイスを試験するステップをさらに含み、各ループバック接続部は、第1のコネクタ及び第2のコネクタを含み、第1の端子及び第2の端子を有する第1のインダクタが、前記第1の端子によって前記第1のコネクタに接続され、第1の端子及び第2の端子を有する第2のインダクタが、前記第1の端子によって前記第2のコネクタに接続され、前記試験アクセスポートは、前記第1のインダクタの前記第2の端子及び前記第2のインダクタの前記第2の端子を含む、ことを特徴とする方法。ボンディングワイヤ故障の場所を特定することが、前記第1の送信機の開放故障の場所に関しては、場所を特定することが、前記第1の受信機の出力を下げて、前記第1の送信機及び受信機の前記試験アクセスポートにおける電流又は電圧を測定することを含むこと、前記第1の受信機の開放故障の場所に関しては、場所を特定することが、前記第1の送信機の出力を下げて、前記第1の試験アクセスポートにおける電流又は電圧を測定することを含むこと、によって前記第1のループバック接続部の開放故障の場所を特定することを含む、ことを特徴とする請求項14に記載の方法。他の各ループバック接続部に関して開放故障の検出を繰り返すステップをさらに含む、ことを特徴とする請求項15に記載の方法。ボンディングワイヤ故障の場所を特定することが、前記接続された送信機及び受信機をオフにし、0縮退故障がないかどうかを試験するために前記第1の試験アクセスポートを第1の電圧電位に強制し、他の各試験アクセスポートにおける電流又は電圧を測定し、1縮退故障がないかどうかを試験するために前記第1のアクセスポートを接地電位に強制し、各試験アクセスポートにおける電流又は電圧を測定し、前記他の試験アクセスポートのいずれかにおける電流又は電圧測定値が、1又はそれ以上の閾値を満たす必要がある場合に、縮退故障の場所を特定する、ことによって縮退故障の場所を特定する、ことを含むことを特徴とする請求項14に記載の方法。他の各ループバック接続部に関して縮退故障の検出を繰り返すステップをさらに含む、ことを特徴とする請求項17に記載の方法。ボンディングワイヤ故障の場所を特定することが、前記接続された送信機及び受信機をオフにし、前記第1の試験アクセスポートが一定の電圧電位及び接地電位に強制される試験構成を確立し、前記他の試験アクセスポイントの各々における電圧又は電流を測定し、電圧又は電流測定値が閾値外である場合にブリッジ欠陥の場所を特定する、ことによってブリッジ故障の場所を特定する、ことを含むことを特徴とする請求項14に記載の方法。他の各ループバック接続部に関してブリッジ故障の場所特定を繰り返すステップをさらに含む、ことを特徴とする請求項19に記載の方法。試験システムであって、複数の送信機及び受信機と、差動信号を送信するための第1のコネクタ及び第2のコネクタを含む、各送信機の出力部から対応する受信機の入力部までのループバック接続部と、前記ループバック接続部の前記第1のコネクタに結合された第1のインダクタと、前記ループバック接続部の前記第2のコネクタに結合された第2のインダクタとを各々が含むとともに、各々がループバック接続部に結合された複数の試験アクセスポートと、を含む試験下のデバイスのためのインターフェイスと、前記複数の試験アクセスポートに接続される試験ユニットと、を備え、前記試験ユニットは、前記試験アクセスポートにおける電圧又は電流を測定するとともに、前記試験アクセスポートにおいて電圧又は電流を印加するように動作可能であり、前記試験システムは、前記試験下のデバイスに対して、前記ループバック接続部のための前記試験アクセスポートを介して前記試験ユニットにおいて試験データを受け取ることを含む前記直流試験を行う、ことを特徴とする試験システム。前記直流試験が、前記試験下のデバイスのパラメータ試験及び前記試験下のデバイスのボンディングワイヤ試験を含む、ことを特徴とする請求項21に記載の試験システム。前記試験下のデバイスの前記パラメータ試験が、送信機駆動電流の測定及び受信機抵抗の測定の一方又は両方を含む、ことを特徴とする請求項22に記載の試験システム。前記試験下のデバイスの前記ボンディングワイヤ試験が、開放型ボンディングワイヤ欠陥のための試験、縮退型ボンディングワイヤ欠陥のための試験、及びブリッジ型ボンディングワイヤ欠陥のための試験のうちの1又はそれ以上を含む、ことを特徴とする請求項22に記載の試験システム。前記試験システムが、前記ループバック接続部を使用して、各ループバック接続部の前記第1のコネクタ及び前記第2のコネクタを介した差動信号の送信を含む、前記試験下のデバイスの能動的高速試験をさらに行う、ことを特徴とする請求項21に記載の試験システム。命令シーケンスを表すデータを記憶するコンピュータ可読記憶媒体であって、前記命令シーケンスは、プロセッサによる実行時に、該プロセッサに、高速入出力デバイスの送信機の出力部と前記デバイスの受信機の入力部との間の、第1のコネクタ及び第2のコネクタを含むループバック接続部を有効にすることと、前記ループバック接続部のための試験アクセスポートを介して試験データを受け取ることを含む直流試験を前記デバイスに対して行うことと、を含む動作を行わせ、第1の端子及び第2の端子を有する第1のインダクタが、前記第1の端子によって各ループバック接続部の前記第1のコネクタに接続され、第1の端子及び第2の端子を有する第2のインダクタが、前記第1の端子によって各ループバック接続部の前記第2のコネクタに接続され、前記ループバック接続部のための前記試験アクセスポートが、前記第1のインダクタの前記第2の端子及び前記第2のインダクタの前記第2の端子を含む、ことを特徴とする媒体。前記直流試験が、前記デバイスのパラメータ試験及び前記デバイスのボンディングワイヤ試験を含む、ことを特徴とする請求項26に記載の媒体。前記デバイスの前記パラメータ試験が、送信機駆動電流の測定及び受信機抵抗の測定の一方又は両方を含む、ことを特徴とする請求項27に記載の媒体。前記デバイスの前記ボンディングワイヤ試験が、開放型ボンディングワイヤ欠陥のための試験、縮退型ボンディングワイヤ欠陥のための試験、及びブリッジ型ボンディングワイヤ欠陥のための試験のうちの1又はそれ以上を含む、ことを特徴とする請求項27に記載の媒体。前記プロセッサによる実行時に、該プロセッサに、前記ループバック接続部を使用して、前記第1のコネクタ及び前記第2のコネクタを介した差動信号の送信を含む、前記デバイスの能動的高速試験を行うことを含む動作を行わせる命令をさらに含む、ことを特徴とする請求項26に記載の媒体。命令シーケンスを表すデータを記憶するコンピュータ可読記憶媒体であって、前記命令シーケンスは、プロセッサによる実行時に、該プロセッサに、前記デバイスのためのループバック接続部を有効にすることを含む動作を行わせ、前記デバイスは、複数の送信機及び複数の受信機を含み、前記複数の送信機のうちの1又はそれ以上は、前記ループバック接続部によって前記受信機の1又はそれ以上に結合され、第1のループバック接続部によって第1の受信機に結合された第1の送信機を含み、各ループバック接続部は、試験出力ポートを含み、前記動作は、前記ループバック接続部への前記試験アクセスポートを利用して、ボンディングワイヤ故障がないかどうか前記試験下のデバイスを試験することをさらに含み、各ループバック接続部は、第1のコネクタ及び第2のコネクタを含み、第1の端子及び第2の端子を有する第1のインダクタが、前記第1の端子によって前記第1のコネクタに接続され、第1の端子及び第2の端子を有する第2のインダクタが、前記第1の端子によって前記第2のコネクタに接続され、前記試験アクセスポートは、前記第1のインダクタの前記第2の端子及び前記第2のインダクタの前記第2の端子を含む、ことを特徴とする媒体。ボンディングワイヤ故障の場所を特定することが、前記第1の送信機の開放故障の場所に関しては、場所を特定することが、前記第1の受信機の出力を下げて、前記第1の送信機及び受信機の前記試験アクセスポートにおける電流又は電圧を測定することを含むこと、前記第1の受信機の開放故障の場所に関しては、場所を特定することが、前記第1の送信機の出力を下げて、前記第1の試験アクセスポートにおける電流又は電圧を測定することを含むこと、によって前記第1のループバック接続部の開放故障の場所を特定することを含む、ことを特徴とする請求項31に記載の媒体。ボンディングワイヤ故障の場所を特定することが、前記接続された送信機及び受信機をオフにし、0縮退故障がないかどうかを試験するために前記第1の試験アクセスポートを第1の電圧電位に強制し、他の各試験アクセスポートにおける電流又は電圧を測定し、1縮退故障がないかどうかを試験するために前記第1のアクセスポートを接地電位に強制し、各試験アクセスポートにおける電流又は電圧を測定し、前記他の試験アクセスポートのいずれかにおける電流又は電圧測定値が、1又はそれ以上の閾値を満たす必要がある場合に、縮退故障の場所を特定する、ことによって縮退故障の場所を特定する、ことを含むことを特徴とする請求項31に記載の媒体。ボンディングワイヤ故障の場所を特定することが、前記接続された送信機及び受信機をオフにし、前記第1の試験アクセスポートが一定の電圧電位及び接地電位に強制される試験構成を確立し、前記他の試験アクセスポイントの各々における電圧又は電流を測定し、電圧又は電流測定値が閾値外である場合にブリッジ欠陥の場所を特定する、ことによってブリッジ故障の場所を特定する、ことを含むことを特徴とする請求項31に記載の媒体。しかしながら、デバイスの高速ラインのうちの差動ラインに試験装置を接続することによって試験アクセスを行うと、一般に試験下のデバイスの動作が妨げられ、これにより試験プロセスが複雑になる。本発明の実施形態は、一般に高速入出力デバイスの試験に関する。本発明の第1の態様では、高速入出力装置の実施形態が、送信機及び受信機と、差動信号を送信するための第1のコネクタ及び第2のコネクタを含む、送信機の出力部から受信機の入力部までのループバック接続部とを含む。この装置は、第1の端子及び第2の端子を有する第1のインダクタと、第1の端子及び第2の端子を有する第2のインダクタとをさらに含む。第1のインダクタの第1の端子は第1のコネクタに接続され、第2のインダクタの第1の端子は第2のコネクタに接続され、第1のインダクタの第2の端子及び第2のインダクタの第2の端子は、装置の直流試験のための試験アクセスポートを形成する。本発明の第2の態様では、高速入出力デバイスを試験する方法が、高速入出力デバイスの送信機の出力部と、このデバイスの受信機の入力部との間の、第1のコネクタ及び第2のコネクタを含むループバック接続部を有効にするステップと、このループバック接続部を使用して、第1のコネクタ及び第2のコネクタを介した差動信号の送信を含む能動的高速試験をデバイスに対して行うステップとを含む。この方法は、ループバック接続部のための試験アクセスポートを介して試験データを受け取ることを含む直流試験をデバイスに対して行うステップをさらに含む。第1の端子及び第2の端子を有する第1のインダクタが、この第1の端子によって第1のコネクタに接続され、第1の端子及び第2の端子を有する第2のインダクタが、この第1の端子によって第2のコネクタに接続され、試験ポートは、第1のインダクタの第2の端子及び第2のインダクタの第2の端子を含む。同じ参照数字が同様の要素を示す添付図面の図に、本発明の実施形態を限定ではなく一例として示す。本発明の実施形態は、一般に高速入出力デバイスの試験に関する。いくつかの実施形態では、方法、装置又はシステムが、高速入出力デバイスの試験を可能にする。いくつかの実施形態では、試験が、ループバック試験に干渉せずにパラメータ試験を可能にするための試験アクセスポートを含む。いくつかの実施形態では、試験が、高速デバイスのボンディングワイヤの故障検出を含むことができる。HSIOデバイス及びシステムでは、一般に差動信号が採用されており、これらの固有の耐障害性が、故障の存在下でも機能ループバック試験に合格するように作用する場合があり、これによりこのような故障の検出が妨げられる。いくつかの実施形態では、機能ループバック試験で検出できない高速デバイスの故障を検出するためのシステムを提供する。いくつかの実施形態では、方法、装置又はシステムが、試験アクセスが制限されたループバック試験環境におけるHSIO差動ボンディングワイヤ試験のプロセスを提供することができる。いくつかの実施形態では、HSIO接続部が容量性負荷の影響を受けやすいという理由で、方法、装置又はシステムが、ループバック機能試験の性能に著しく影響を与えずに試験高速デバイスを提供するための非介入的試験アクセス概念を利用する。いくつかの実施形態では、HDMI高品位マルチメディアインターフェイス、シリアルATAアドバンストテクノロジアタッチメント、及びPCT-expressなどの、HSIOの様々な試験規格に試験を適用することができ、この試験を利用して、低コストHSIO試験に広く採用されている従来のループバック試験のテスタビリティを向上させることができる。いくつかの実施形態では、試験法、装置又は方法が、ループバック接続部を活用するインダクタの使用を含む。いくつかの実施形態では、インダクタンスネットワークが、DCパラメータ試験を可能にしながら、ループバック試験に与える影響を低減する支援となる。図1は、デバイスのループバック試験を示す図である。この図では、試験下のデバイス100が、出力部及び入力部を表すk=0及び1とするTX[k]及びRX[k]として示す送信機すなわちTX110及び受信機すなわちRX120を含む高速入出力デバイスであり、2ビット差動ポートデバイスであると想定する。差動HSIOポートは、非反転正のポート及び反転負のポートをそれぞれ表すPort[k,1]及びPort[k,0]として示すことができる。これらの正及び負のポートは、簡潔にPort[k,1:0]として書くことができる。従って、この図では、TX[k,1:0]からRX[k,1:0]までに、ワイヤ、トレース又はその他のコネクタである試験用のループバックコネクタ150がそれぞれ形成される。内蔵型試験ハードウェアを、TXBIST内蔵型自己試験及びRXBISTとして示すことができる。この図では、TXBISTにより試験パターンが生成され、送信機を介して送信される。その後、この送信された試験パターンが受信機において再生され、RXBISTがこれをチェックしてエラーを検出する。いくつかの実施形態では、方法、装置又はシステムが、ループバックコネクタに試験アクセスポートを提供し、これにより試験下のデバイス100の効果的なパラメータ試験が可能になる。一般に適応されるHSIO接続方式としては、DC直流結合接続及びAC交流結合接続が挙げられる。図2に、DC結合HSIO装置を示し、図3に、AC結合HSIO装置を示す。図2に示すようなDC結合HSIO装置では、送信機210及び受信機220が、試験のために差動ワイヤループバックコネクタ250によって接続される。送信機210は、データビット及びその論理的補完物により制御される1組のスイッチD-、D215を備えた電流源と見なすことができる。受信機220は、DC電力AVCCアナログ供給電圧225に接続された終端抵抗器を介した電圧感知ユニットと見なすことができる。一般に使用されている終端抵抗器RT[k,j]、j=0又は1は、50Ω抵抗器である。この図では、スイッチの機能は、電流源を差動ワイヤに接続又はこれから切断して、受信機の電圧を制御できるようにすることである。受信機において電圧レベルが感知され、これが送信中のデータ要素として解釈される。データを正しく伝えるために、送信機における電流源の精度及び受信機における終端抵抗は、設計、検証及び試験において極めて重要である。図3に示すように、AC結合HSIO接続は、各送信機310~315と受信機320~325の接続間にコンデンサ360を含む。コンデンサ360の機能は、DC信号を阻止してAC信号又は遷移を伝搬できるようにすることである。コンデンサ360を横切るDC信号は存在しないので、送信機は、データ送信に必要な電圧振幅を生成するために、DC電源AVCC1に接続された別個のソース終端抵抗器を含む必要がある。一般に使用されている送信機のソース終端抵抗器RS[k,j]、j=0又は1も、50Ω抵抗器である。コンデンサ360がDC信号を阻止するので、AVCCは、AVCC1と同じ電圧である必要はない。いくつかの実施形態では、図2に示すDC結合HSIO装置又は図3に示すAC結合装置のいずれかに、試験アクセスポートがパラメータ試験のためのアクセスを提供する。図4は、高速デバイスの試験アクセスポートの実施形態を示す図である。この図では、試験下のデバイス400が、TXBIST要素412を有する送信機410を含み、送信機410の出力部は、ループバックコネクタ450を介して、RXBIST要素422を有する受信機420に接続される。いくつかの実施形態では、テスタチャンネル及びワイヤトレースによりATEからTAPにもたらされる容量性負荷がループバック試験に著しく干渉しないようにして各ループバックコネクタにテスタチャネルを接続することにより、試験アクセスポートTAPが形成される。いくつかの実施形態では、TAPに含まれるインダクタ又はインダクタネットワーク430が、試験装置又は試験ユニットテスタとも呼ばれる480へのDC信号の送信を可能にし、従って試験アクセスポートを介したDCパラメータの測定を可能にする。いくつかの実施形態では、テスタチャネルが、インダクタ又はインダクタンスネットワークを介してループバックコネクタに接続される。このインダクタを使用して、例えば、一般には100MHzを十分に上回る高速で実行中のループバック試験中に容量性負荷を分離することができ、その後、このインダクタは、送信機が休止状態に保たれている時にDC値を送信するためのワイヤとして機能することができる。図5に、DC結合HSIO装置へのインダクタ入力部を使用することによって形成された試験アクセスポートの実施形態を示す。この図では、デバイス500が、ループバック差動ワイヤ、トレース又はその他のコネクタ550を介して受信機520に接続された送信機510を含み、テスタ580による試験のための信号を供給するために、インダクタネットワーク530などのインダクタを使用して差動ワイヤ550への試験ポート接続が生成される。いくつかの実施形態では、インダクタが、回路基板トレース又はその他の接続要素によって生じた静電容量を最小化するために差動ワイヤ550の近傍に配置される。所望のインダクタンスの最小値は、インダクタのインピーダンス方程式Z=2πfLによって求めることができ、式中、Z、f及びLは、それぞれインピーダンス、周波数及びインダクタンスを表す。例えば、100MHzで実行されるループバック試験中に容量性負荷を分離するために1000Ω又は1KΩのインピーダンスが十分である場合、L=Z/2πf=1000/2π×108=1.6x106H、すなわち1.6μHにより、最低限必要なインピーダンスを求めることができる。従って、例えばL=10μHのインダクタを使用した場合、形成された試験アクセスポートからの著しい干渉を伴わずに、このループバック試験を実行することができる。送信機が休止状態、すなわちf=0Hzである場合、Z=0Ωであり、試験ポートからAC信号が注入されない限り、インダクタはワイヤとして挙動する。いくつかの実施形態では、試験アクセスポートが、DCパラメータ測定のための接続部を提供する。いくつかの実施形態では、ATEからの試験アクセスを形成するようにされた基板トレースの容量性負荷をさらに分離するために、RL[k,1:0]として示し、例えば図5では10KΩ抵抗として指定している大きな抵抗540をインダクタンスネットワーク530のインターフェイスに組み込むことができる。RL[k,1:0]をできるだけインダクタの近くに配置して、静電容量をさらに制限することができる。RL[K、1:0]抵抗の組み込みはあらゆる用途で利用することができ、従って以下の図面にはRL[K、1:0]抵抗を明示的に示していないが、試験アーキテクチャの各実施形態にこのような抵抗を含めることができる。いくつかの実施形態では、構造試験などのデジタル試験においてインダクタのワイヤ挙動を利用して、試験中に変化しない試験モード信号を供給することもできる。試験アーキテクチャの実施形態を通じた試験モード信号の実装を利用して、非HSIO試験にさらに多くの非HSIOピンを利用できるようにし、従っていくつかの例では、全体的な試験時間を短縮することができる。いくつかの実施形態では、図5の試験アクセス方式を使用して、ループバック試験の妥当性及び性能に著しく影響を与えずに、送信機のドライバ電流、すなわち電流源IS、及び受信機の終端抵抗RT[k,1:0]などのDC設計パラメータを測定することができる。いくつかの実施形態では、テスタ又はATEにDC信号を印加してこれを測定することにより、同じ試験アクセスを使用して差動ボンディングワイヤ欠陥の検出を試験することもできる。電流源ISの測定を利用して、送信機のドライバ電流の仕様、並びにデータビットD及びD-によって制御されるスイッチ機能を試験することもできる。図6は、電流源の測定を含む試験の実施形態を示す図である。この図では、デバイス600が、ループバック差動ワイヤ650を介して受信機620に接続された送信機610を含み、テスタ680による試験のための信号を供給するために、インダクタネットワーク630などのインダクタを使用して差動ワイヤ650への試験ポート接続部が生成される。送信機のドライバ電流試験では、受信機から電流が供給されないように、図6に示すように受信機を無効化し、又は終端抵抗器をオフにする。送信機内の補完的データビットD及びD-により、送信機のドライバ電流試験経路を確立することができる。送信機が有効になった場合、図6にN-FETトランジスタとして示すスイッチの一方がオンになって2つの差動経路の一方に電流源を接続する。図6には、データビットD=1及びD-=0を示している。これは、例えば、論理1値のみで構成された試験パターンを送信機に与えることによって達成することができる。送信機のドライバ電流試験では、AVCCの電圧がTAP[k,0]及びTAP[k,1]として示すTAP[k,1:0]に印加され、この電流が各TAPを通じて測定される。故障を免れるために、ソース電流が接続されている場合には、ATEにおいて測定される電流IT[k,1]はISの指定値に近くなければならず、そうでない場合には0でなければならない。この決定では、方程式x≒yが、limL及びlimRという特定の試験限界に関して、y-limL≦x≦ylimRと定義される。図6では、例えば、IT[k,1]≒IS及びIT[k,0]≒0である。いくつかの実施形態では、電流測定値をさらに使用して、欠陥のあるスイッチこの図ではN-FETトランジスタを検出することができる。例えば、j=0又は1とするIT[k,j]が試験限界から外れている場合、対応するN-FETトランジスタに欠陥があるすなわち、開動作、閉動作、又はこれらの両動作が十分に機能しないと結論付けることができる。IT[k,1:0]を測定するために、データビットD及びD-に補完的論理値を与えることができる。いくつかの実施形態では、送信機のドライバ電流試験を、以下の表1のように要約することができる。表1-TXドライバ電流試験DC結合1.TXをオンにしてRXをオフにする2.TAP[k,1:0]=AVCC3.D=0、D-=1を設定4.D[1]=D、D[0]=D-5.TAP[k,1:0]における電流IT[k,1:0]を測定6.0≦j≦1の場合、IT[k,j]≒ISD[j]でなければ不合格とし、式中、は乗算を示す7.D=1、D-=0を設定8.ステップ4、5及び6を繰り返す。9.終了いくつかの実施形態では、同じ試験アクセスプロセスを使用して、終端抵抗器RT[k,1:0]の測定を同様に実施することができる。図7は、終端抵抗器の測定を含む試験の実施形態を示す図である。この図では、デバイス700が、ループバック差動ワイヤ750を介して受信機720に接続された送信機710を含み、テスタ780による試験のための信号を供給するために、インダクタネットワーク730などのインダクタを使用して差動ワイヤ750との試験ポート接続部が生成される。いくつかの実施形態では、終端抵抗試験の場合、図7に示すように送信機710がオフにされ、送信機に電流は流れていない。試験アクセスポートにAVCC-ISpecRTの電圧が印加されると、電流IT[k,1:0]を測定することによって終端抵抗を求めることができる。故障を免れるために、測定される電流は、電流IT[k,1:0]≒ISpecに近くなければならない。電流ISpecの値は、終端抵抗の仕様、すなわち終端抵抗器を流れることができる最大電流から求めることができる。ほとんどの場合、ISpec=ISである。或いは、いくつかの実施形態では、j=0又は1とし、求める終端抵抗をRT[k,j]としてオームの法則RT’[k,j]=AVCC-V[k,j]/IT[k,j]を使用することにより、測定した電流から終端抵抗を求めることができる。従って、差分RT[j]-RT’[j]がRT[j]の例えば±20以内である場合、試験下のデバイスは終端抵抗試験に合格する。いくつかの実施形態では、受信機の終端抵抗試験手順を、以下の表2のように要約することができる。表2-RX終端抵抗試験1.TXをオフにしてRXをオンにする2.TAP[k,1:0]=AVCC-IspecRT[k,1:0]3.IT[k,1:0]、TAP[k,1:0]における電圧をそれぞれ測定4.IT[k,1:0]≒ISpecでなければ不合格とする5.終了いくつかの実施形態では、AC結合HSIOの試験アクセス方式を同様に実施することができる。図8及び図9に、AC結合HSIOの試験アクセスの実施形態を示す。ループバック接続部における送信機と送信機の間の静電容量が、DC信号が送信機から受信機に及び受信機から送信機に流れるのを阻止するので、図8に示すような並列試験アクセス、及び図9の共有試験アクセスを導入することができる。図8では、デバイス800が、ループバック差動ワイヤ850を介して受信機820に接続された送信機810を含み、コンデンサ840によってAC結合が行われ、テスタ880による試験のための信号を供給するために、コンデンサ840の送信機側にある第1のインダクタネットワーク830及びコンデンサ840の受信機側にある第2のインダクタネットワーク835などのインダクタを使用して差動ワイヤ850への試験ポート接続部が生成される。図9では、デバイス900が、ループバック差動ワイヤ950を介して受信機920に接続された送信機910を含み、コンデンサ940によってAC結合が行われ、テスタ980による試験のための信号を供給するために、互いに接続されたコンデンサ940の送信機側にある第1のインダクタネットワーク930及びコンデンサ940の受信機側にある第2のインダクタネットワーク935などのインダクタを使用して差動ワイヤ950への試験ポート接続部が生成される。いくつかの実施形態では、並列試験アクセスを使用して、送信機及び受信機のDCパラメータ測定を同時に実施することができる。図10は、同時DCパラメータ測定の実施形態を示す図である。図10では、デバイス1000が、ループバック差動ワイヤ1050を介して受信機1020に接続された送信機1010を含み、コンデンサ1040によってAC結合が行われ、テスタ1080による試験のための信号を供給するために、コンデンサ1040の送信機側にある第1のインダクタネットワーク1030及びコンデンサ1040の受信機にある第2のインダクタネットワーク1035などのインダクタを使用して差動ワイヤ1050への試験ポート接続部が生成される。いくつかの実施形態では、データビットが、指定された電流路を有効にするように構成される。図10では、データビットD=1が電流路を有効にし、TAP[k,1]において送信機のドライバ電流が測定される。ソース終端抵抗器RS[k,1]を通じた電圧源からの電流寄与を排除するために、TAP[k,1]の電圧はAVCC1に設定される。TAP[k,1]以外の他の全ての試験アクセスポートは、これらの試験アクセスポートに接続された終端抵抗器を試験するように設定される。図示の試験では、指定した最大電流が流れるようにするのに適した電圧がこれらのポートに強制される。例えば、この強制される電圧は、V[k,0]=AVCC1-ISRS及びV[k,2:3]=AVCC-ISpecRTである。DCパラメータ試験に合格するには、IT[k,1:0]≒IS及びIT[k,2:3]≒ISpecである。いくつかの実施形態では、送信機のドライバ電流及び受信機の終端抵抗器の並列試験を、以下のように要約することができる。表3-TXドライバ電流及びRX終端抵抗器AC結合の並列試験1.TX及びRXをいずれもオンにする2.TAP[k,1]=AVCC1-ISRS[k,1]及びTAP[k,0]=AVCC13.TAP[k,3:2]=AVCC-ISpecRT[k,1:0]4.D=0、D-=1を設定5.TAP[k,3:0]において電流IT[k,3:0]を測定6.IT[k,3:2]≒ISpec及びITk,1:0≒ISでなければ不合格とする7.TAP[k,1]=AVCC1及びTAP[k,0]=AVCC1-ISRS[k,1]8.D=1、D-=0を設定9.ステップ5及び6を繰り返す10.終了いくつかの実施形態では、図9に示すような共有試験アクセスを使用して他の試験を無効にすることにより、同じDCパラメータ試験を1つずつ行うことができる。送信機を試験すべき場合、受信機の出力を下げること、又は終端抵抗をオフにすることができ、この逆も可能である。手順の面から見て、共有試験アクセスを使用するDCパラメータ測定は、ソース終端抵抗器RS[k,1:0]の試験を除き、図6及び図7に示すDC結合HSIOのDCパラメータ測定と同一である。例えば、図10に示すようにTAP[k,1]を介して送信機のドライバ電流源を測定している間に、TAP[k,0]を介してソース抵抗器RS[k,0]を測定することができ、或いは図10で説明したようにこの逆も可能である。いくつかの実施形態では、DCパラメータ測定を利用して、差動HSIO上のボンディングワイヤ欠陥を検出することができる。差動信号を採用するHSIO上のボンディングワイヤ欠陥は、従来のループバック試験中には未検出のまま放置されることが多い。この理由は、2つの差動ワイヤの一方の欠陥によって引き起こされる歪みが、他方の正常なワイヤで運ばれる信号によって許容されることがあるという点で、差動信号に耐障害性が内在しているためである。図11は、試験装置又はシステムの実施形態を使用して検出されるボンディングワイヤ欠陥を示す図である。この図では、デバイス1100は、ボンディングワイヤ1170によって集積回路1190に接続された、複数の受信機ポート1120及び複数の送信機ポート1110を含むことができる。ボンディングワイヤ1170は、例えば断線、電源又は接地接続に短絡、又は互いに短絡している可能性がある。これらの欠陥は、開放故障、縮退故障及びブリッジ故障である最も一般的な故障モデルにモデル化することができる。開放故障は、断線したワイヤのような挙動を示し、1縮退故障及び0縮退故障は、それぞれ電源への短絡及び接地への短絡のような挙動を示し、ブリッジ故障は、差動ボンディングワイヤ間の短絡のような挙動を示す。いくつかの実施形態では、これらの故障モデルを使用してボンディングワイヤ試験を発展させる。故障は、送信機及び受信機の両方のボンディングワイヤ上で発生する可能性がある。いくつかの実施形態では、DC電流及び電圧測定を使用することにより、このような故障が検出される。ボンディングワイヤ故障は、DC結合HSIO及びAC結合HSIOのいずれにおいても同様の挙動を示すので、簡単にするためにDC結合HSIOを使用して関連概念を示す。図12に、試験装置又はシステムの実施形態を使用して検出される送信機上の開放故障の例を示す。この図では、デバイス1200が、ループバック差動ワイヤ1250を介して受信機1220に接続された送信機1210を含み、テスタ1280による試験のための信号を供給するために、インダクタネットワーク1230などのインダクタを使用して差動ワイヤ1250への試験ポート接続部が生成される。この図では、送信機及び受信機が開放故障を含む。いくつかの実施形態では、DC電流測定を使用して送信機1210上の開放故障を検出するために受信機の出力を下げることができ、受信機から寄与される電流は、全く又は取るに足らない量しかないと想定される。受信機の出力を下げると、受信機上に示される開放故障は影響を及ぼさず、送信機のドライバ電流試験と同様に送信機のボンディングワイヤ試験を実施することができる。データビットの状態に基づいて送信機電流源を有効にし、開放故障が示されない場合には電流を安全に測定することができる。このようにして、開放故障に関する送信機のボンディングワイヤ試験を送信機のドライバ電流試験に重ね合わせることができる。図13に、試験装置又はシステムの実施形態を使用して検出される受信機上の開放故障の例を示す。この図では、デバイス1300が、ループバック差動ワイヤ1350を介して受信機1320に接続された送信機1310を含み、テスタ1380による試験のための信号を供給するために、インダクタネットワーク1330などのインダクタを使用して差動ワイヤ1350への試験ポート接続部が生成される。この図では、送信機及び受信機が開放故障を含む。図12に示す送信機上の開放故障の検出と同様に、いくつかの実施形態では、送信機に電流が流れ込まないように送信機の出力を下げている間に受信機からのDC電流を測定することにより、受信機上の開放故障を検出することができる。受信機内の開放故障の検出は、終端抵抗試験と同様に実施することができる。AVCC-ISpecRTの電圧を試験アクセスポートに印加して、開放故障が示されない場合には電流lT[k,1:0]≒ISpecが予想されるようにすることができる。このようにして、この受信機の開放試験を終端抵抗試験に重ね合わせることができる。いくつかの実施形態では、開放試験手順を、以下の表4のように要約することができる。表4-DC電流測定を使用した開放故障試験1.TX駆動試験を実行2.終端抵抗試験を実行いくつかの実施形態では、同じ開放故障をDC電圧測定によって検出することができる。この開放故障試験では、送信機及び受信機をオンにする。見込まれるデータビット値を求めて2つのDC電圧測定を行うことができる。電圧測定中、送信機内のデータビットは、論理0又は1の定数に固定される。図14に、DC電圧測定を使用した開放故障検出の実施形態を示す。この図では、デバイス1400が、ループバック差動ワイヤ1450を介して受信機1420に接続された送信機1410を含み、テスタ1480による試験のための信号を供給するために、インダクタネットワーク1430などのインダクタを使用して差動ワイヤ1450への試験ポート接続部が生成される。この図では、送信機及び受信機が開放故障を含む。データビットD=0及びD-=1の場合、送信機から受信機への経路内に開放故障が存在しなければ、試験アクセスポートにおいて測定される電圧は、V[k,0]=AVCC-ISRT[k,0]及びV[k,1]=AVCCである。電流源を有効にすることにより、電圧降下ISRT[k,1]が引き起こされる。送信機ボンディングワイヤ内に開放故障が示されない場合、予想される電圧降下を観察することができず、結果として生じる電圧は、V[k,0]=AVCCとなり得る。同様に、データビットが補完され、すなわちD=0及びD-=1である場合、測定される電圧は逆になる。例えば、受信機内の差動ボンディングワイヤの一方が開放している場合、送信機電流源が接続されている時には、予想される電圧降下は観察されない。図14に示すように受信機内に開放故障が存在し、データビットがD=1及びD-=0に設定されている場合、送信機電流源の電圧源は浮遊状態にある。電流源は、できるだけ多くの電荷を排出して浮遊ワイヤの電圧を下げようとしているので、この浮遊ノードにおいて測定される電圧は、予想よりも低い場合がある。いくつかの実施形態では、試験結果を向上させて試験時間を短縮するために、試験データの前に補完データを適用することができる。補完データを利用して、浮遊ノードの信号状態を逆の状態に初期化することができ、これにより試験判断を容易にする助けとすることができる。いくつかの実施形態では、電圧測定に基づく開放試験を以下のように要約することができる。表5-DC電流測定を使用した開放故障試験1.TX及びRXをいずれもオンにする2.D=1、D-=0を設定//初期化3.D=0、D-=1を設定4.D[1]=D、D[0]=D-5.TAP[k,1:0]においてそれぞれ電圧V[k,1:0]を測定6.V[k,1:0]≒AVCC-ISRTD[j]でなければ不合格とする7.D=1、D-=0を設定8.ステップ4、5及び6を繰り返す9.終了縮退故障は、ボンディングワイヤが供給電力又は接地として挙動する原因になる場合がある。いくつかの実施形態では、送信機及び受信機の両方の出力を下げた時の電流又は電圧を測定することにより、縮退故障を観察することができる。代替の実施形態では、送信機、受信機、又は送信機及び受信機の両方を正しく有効にすることにより、電圧を測定することができる。いくつかの実施形態では、ボンディングワイヤが出力電位すなわち論理1又は接地電位論理0でスタックすることがあるので、縮退試験を1縮退試験及び0縮退試験に分割することができる。図15に、DC電流測定を使用した縮退故障検出の実施形態を示す。この図では、デバイス1500が、ループバック差動ワイヤ1550を介して受信機1520に接続された送信機1510を含み、テスタ1580による試験のための信号を供給するために、インダクタネットワーク1530などのインダクタを使用して差動ワイヤ1550への試験ポート接続部が生成される。この図では、送信機1510が0縮退故障を含み、受信機1520が1縮退故障を含む。いくつかの実施形態では、DC電流測定を使用して縮退故障を検出するために、送信機1510及び受信機1520の両方の出力を下げて、送信機及び受信機のボンディングワイヤを介したループバック接続部が浮遊しているようにする。図15に示す0縮退故障及び1縮退故障では、試験ポートを介して故障部位にAVCC及び接地GNDをそれぞれ印加して、AVCCから0縮退故障部位に、及び1縮退故障部位から接地に電流が流れるようにする。いくつかの実施形態では、縮退試験手順を以下のように要約することができる。表6-DC電流測定値を使用した縮退試験1.TX及びRXをいずれもオフにする2.TAP[k,1:0]=AVCC3.TAP[k,1:0]においてそれぞれ電流IT[k,1:0]を測定4.\IT[k,1:0]\≒0でなければ不合格とする5.TAP[k,1:0]=GND6.ステップ3及び4を繰り返す7.終了代替の実施形態では、ステップ2においてTAP[k,1:0]にAVCCの半分を印加できる場合、すなわちTAP[k,1:0]=1/2AVCCの場合には、縮退試験手順を短縮することができ、電流IT[k,1:0]の値が、その方向を考慮せずに測定される。このような場合、ステップ5及び6を排除することができる。従って、いくつかの実施形態では、代替の縮退試験手順を以下のように要約することができる。表7-DC電流測定を使用した代替の縮退試験1,TX及びRXをいずれもオフにする2.TAP[k,1:0]=1/2AVCC3.TAP[k,1:0]においてそれぞれ電流IT[k,1:0]を測定4.\IT[k,1:0]\≒0でなければ不合格とする式中、\x\はxの絶対値を示す5.終了図16に、DC電圧測定を使用した縮退故障検出の実施形態を示す。この図では、デバイス1600が、ループバック差動ワイヤ1650を介して受信機1620に接続された送信機1610を含み、テスタ1680による試験のための信号を供給するために、インダクタネットワーク1630などのインダクタを使用して差動ワイヤ1650への試験ポート接続部が生成される。この図では、送信機1610が0縮退故障を含み、受信機1620が1縮退故障を含む。いくつかの実施形態では、送信機及び受信機をいずれもオフにしてループバック接続部を浮遊状態にした状態で縮退試験を実施することができる。いくつかの実施形態では、縮退故障を検出する試験が、電源AVCC及び接地GNDへの短絡をモデル化した縮退故障は、浮遊ループバック接続部における、dV/dtとして示す電圧変化対時間の割合を著しく加速することがある、という概念に基づく。このような試験では、0縮退故障及び1縮退故障が、dV/dt≦0及びdV/dt≧0をそれぞれ引き起こすことがある。いくつかの実施形態では、縮退故障の場合のdV/dtの範囲が、試験の妥当性を確保する試験の前に、浮遊ループバック接続部が、対象とする縮退故障の逆の論理状態に予充電されることを意味することができる。従って、0縮退故障及び1縮退故障を対象とする場合、浮遊ループバック接続部をそれぞれAVCC及びGNDに予充電して、dV/dtを観察できるようにすることができる。このようなプロセスでは、t秒後に電圧を測定し、予想される電圧変化と比較して、故障に関する判断を行うことができる。従って、測定した電圧が、電圧を予充電したものと逆である場合、縮退故障が存在すると結論付けることができる。いくつかの実施形態では、ループバック接続部の時間定数RC及びx縮退の試験限界から時間tを求めることができる。従って、x=0又は1とするx縮退故障に関して、電圧測定を行うことができる時点をΔmea-xとすることができる。対象とするx縮退x=0又は1に関して記述するものとして、x縮退の試験限界と、予充電される浮遊ループバック接続部との間の電圧差をΔsa-xとする。Δsa-xは、以下のように表すことができる。Δsa-x=Vlimitx-AVCC-Vsax式中、Vsaxは、x縮退故障の対応する電圧レベルを示し、Vlimitxは、x縮退の試験限界を示す。なお、0<Vlimitx<AVCCの場合には、Δsa-1>0電圧上昇及びΔsa-0<0電圧降下である。x縮退故障の存在時に所与のRCで予充電した浮遊ループバック接続部においてΔsa-xの電圧変化が生じ得る持続時間をtsa-xとする。tsa-xは、RC時間定数の単位で表され、tsa-x=MRC又は単純にMとすることができるM>0。同様に、故障が存在しない場合にΔsa-xの電圧変化が生じ得る持続時間をtno-fとする。tno-f=NRC又は単純にNとなるN>0。従って、以下のタイミングウィンドウ内で電圧の測定を実施することができる。tsa-x<tmea-x<<tno-f式中、記号<<は、大幅に下回ることを示す。一般に、tsa-xは、tno-fよりも大幅に小さい。1縮退故障では、GNDに予充電された浮遊ループバック接続部を単独でAVCCに充電することはできないので、tno-fは無限大又は極めて大きくなり得る。むしろ、この接続には、存在しない外部電圧源が必要である。0縮退故障では、0縮退故障又はGNDへの短絡により電圧降下が加速されることがあるので、tsa-0は、やはりtno-fよりも大幅に小さくなり得る。tsa-xに掛かる時間は、オフになった時の送信機及び受信機の漏れ電流に依存することができる。従って、この漏れ電流を数マイクロアンペア未満と仮定した場合、これらの寄与は、縮退故障に比べて取るに足らないものと見なすことができる。従って、例えばtsa-x=5及びtno-f=100である場合、50×RC後に電圧を測定して縮退故障を検出することができる。いくつかの実施形態では、縮退試験手順を以下の表8のように要約することができる。ステップ2及びステップ5では、試験前に浮遊ループバック接続部が、0縮退故障及び1縮退故障の場合にAVCC及びGNDにそれぞれ予充電される。表8-DC電流測定を使用した縮退試験1.TX及びRXをいずれもオフにする2.TAP[k,1:0]=AVCC//0縮退試験のためにAVCCに予充電3.TAP[k,1:0]において電圧V[k,1:0]を測定4.V[k,1:0]≒GNDである場合は不合格とする5.TAP[k,1:0]=GND//1縮退試験のためにGNDに予充電6.TAP[k,1:0]において電圧V[k,1:0]を測定7.V[k,1:0]=AVCCである場合は不合格とする8.終了いくつかの実施形態では、送信機及び受信機をいずれもオンにした場合、0縮退故障の検出が差し迫っていることがある。この理由は、送信機及び受信機がいずれもオンになった場合、ループバック試験接続部における最低電圧が、j=DとするAVCC-ISRS[k,j]であるためである。AC結合HSIOでは、最低電圧は、AVCC-ISRS[k,j]である。この最低電圧は、接地電位よりも大幅に高く、0縮退故障に起因する電圧である。いくつかの実施形態では、この0縮退検出法を、上述した電圧測定を採用する縮退試験手順に組み込むことができる。必要であれば、送信機及び受信機をいずれもオンにして0縮退故障を対象とし、送信機及び受信機をいずれもオフにして1縮退故障を対象とすることもできる。ブリッジ故障では、デバイスの元々の設計で意図されていない余分な信号経路が形成されることがある。例えば、差動ボンディングワイヤがともに架橋された場合、この短絡したボンディングワイヤ間に信号経路が生じる可能性があり、この結果として生じた信号経路がループバック接続部内に存続する。いくつかの実施形態では、DC電流及び電圧を使用して、ブリッジ故障により形成された余分な信号経路を過敏にすることによってブリッジ故障を標的とすることができる。このようなブリッジ試験中には、送信機及び受信機はいずれも出力を下げられる。図17に、DC電流の測定を利用したブリッジ故障検出の実施形態を示し、図18に、DC電圧の測定を利用したブリッジ故障検出の実施形態を示す。図17では、デバイス1700が、第1のループバック差動ワイヤ1750を介して、第1の終端抵抗1720として示す第1の受信機に結合された第1の送信機1710と、第2のループバック差動ワイヤ1755を介して、第2の終端抵抗1725として示す第2の受信機に結合された第2の送信機1715とを含む。第1のループバック差動ワイヤ1750には、第1のインダクタ1730を介してテスタ1780がリンクされ、このテスタ1780は、第2のインダクタ1735を介して第2のループバック差動ワイヤ1755にもリンクされる。この図では、第1のループバック差動ワイヤ1750と第1のループバック差動ワイヤ1750の間にブリッジ故障1790が存在する。いくつかの実施形態では、図17に示すような電流に基づく検出のために、1又はそれ以上の試験アクセスポートにAVCC電圧電位を強制し、その他の試験アクセスポートに接地電位を強制する。いくつかの実施形態では、送信機及び受信機がいずれも出力を下げられるので、ブリッジ故障が存在しない場合には、一般に電流は全く又は最低限しか流れない。しかしながら、試験アクセスポートのいずれかにおいて測定した電流が一定の試験限界よりも大きい場合、1又はそれ以上のブリッジ故障が存在すると判断することができる。図18では、デバイス1800が、第1のループバック差動ワイヤ1850を介して、第1の終端抵抗1820として示す第1の受信機に結合された第1の送信機1810と、第2のループバック差動ワイヤ1855を介して、第2の終端抵抗1825として示す第2の受信機に結合された第2の送信機1815とを含む。第1のループバック差動ワイヤ1850には、第1のインダクタ1830を介してテスタ1880がリンクされ、このテスタ1880は、第2のインダクタ1835を介して第2のループバック差動ワイヤ1855にもリンクされる。この図では、第1のループバック差動ワイヤ1850と第1のループバック差動ワイヤ1850の間にブリッジ故障1890が存在する。図18に示す電圧に基づく検出では、試験アクセスポートの1つ又はいくつかにAVCC電位を強制し、その他の試験アクセスポートにおいて、結果として生じる電圧を測定する。測定した電圧のいずれかが試験限界よりも大きい場合、1又はそれ以上のブリッジ故障が存在すると判断することができる。試験時間によって測定した必要な試験コストは、意図する試験を完了するために必要な平行測定の数に依存することができる。試験時間を短縮するために、平行測定の数を最小化又は低減すべきである。いくつかの実施形態では、試験判断を行うために、ある時点で任意の1つの試験アクセスポートに刺激入力を供給し、他の試験アクセスポートにおいてDC電流又は電圧を測定することが可能である。図17では、例えば、1つのTAPに同時にAVCC電圧電位を強制し、残りの試験アクセスポートにおいて並行して、又はAVCCを強制したTAPにおいて電流を測定することができる。同様に、図18では、1つのTAPに同時にAVCCを強制し、残りの試験アクセスポートにおける電圧を並行して測定することができる。いくつかの実施形態では、このような試験手順が、試験を完了するために、最大N回N=4の平行測定を行うことができる。いくつかの実施形態では、特定の製造試験に関しては、より高速な試験方法が好ましい場合がある。いくつかの実施形態では、試験実施のための平行電流又は電圧測定の回数を、とすることができ、この場合、Nは、試験アクセスポートの数を示し、下付き演算子は、y=0の場合には=x、そうでない場合には=x1と定義され、x及びyは整数であるとともにx,y≧0である。例えば、=1であり、=2である。いくつかの実施形態では、DC測定中に試験アクセスポートが全て使用中である活動を、試験構成TCと定義する。TAPの活動は、AVCCを強制すること、又はGNDを強制すること、電流を測定すること、又は電圧を測定することなどの行為で構成することができる。電圧又は電流xを強制することは、forcex、unitとして表され、DC信号yを測定することは、meatypeyとして表される。関心のある信号タイプは電流及び電圧であるため、電流の単位A及び電圧の単位Vが使用される。図17のTAPの活動は、例えば、forceAVCC,VmeaA又はforceGND,Vとすることができる。図18では、この活動を、forceAVCC,V又はmeaVとすることができる。図19は、試験構成の実施形態を示す図である。いくつかの実施形態では、変数の2進値の全ての可能な組み合わせの組を考慮することにより、試験構成の組を取得することができる。図19には、TC[2:0]として示す、8つの試験アクセスポートの全ての試験構成の組を要約している。この図では、図19に示す表内の論理0及び論理1のエントリを、試験アクセスポートの活動として解釈することができる。論理0及び1の解釈は、何を測定しているかによって異なる場合がある。例えば、図16のように、論理1を、forceAVCC,VmeaAとして解釈し、論理0を、forceGND,Vとして解釈することができ、逆もまた可能である。一方、図17では、論理1及び0を、forceAVCC,V及びmeaVとして解釈することができる。TC[2:0]内の値の各列は、対象の平行測定に関する各TAPの活動を指定する。いくつかの実施形態では、可能な組み合わせを制限することにより、少ない数の試験アクセスポートの試験構成を生成することができる。例えば、4つの試験アクセスポートN=4が存在する場合には、2つのlog24=2試験構成が存在することができる。2ビットの2進値の4つの可能な組み合わせを強調表示しており、TC[1:0]に4ビットの2つの列が割り当てられる。TC[1:0]の各列は、上述した活動を指定する。従って、規定電圧が強制されて、これが0≦n≦1とするTC[n]に従って測定され、測定された電流又は電圧の少なくとも一方が試験限界を上回る場合、ブリッジ故障が存在すると結論付けることができる。いくつかの実施形態では、ブリッジ試験を、以下の表9及び表10のように要約することができる。この試験手順は、試験前に試験構成を計算し、これを試験に利用できると仮定したものである。表9-DC電流測定を使用したブリッジ試験1.TX及びRXをいずれもオフにする2.全ての試験構成TC[x]、0≦x≦Xについて以下を行う2.1.TC[x]に指定されるようにAVCC及びGNDを強制する2.2.TC[x]に指定されるように電流を測定する2.3.試験限界を越える電圧測定値が存在する場合は不合格とする3.終了表10-DC電圧測定を使用したブリッジ試験1.TX及びRXをいずれもオフにする2.全ての試験構成TC[x]、0≦x≦Xについて以下を行う2.1.TAPを介した全ての浮遊ループバック接続部にGNDを強制する2.2.TC[x]に指定されるようにAVCCを強制する2.3.TC[x]に指定されるように電圧を測定する2.4.試験限界を越える電圧測定値が存在する場合は不合格とする3.終了いくつかの実施形態では、デバイス内の故障の場所を特定するプロセスを提供する。デバイスの製造では、製造のボリュームランプを加速させてデバイスを市場に出す時間を早めるために、故障の場所を特定する効率が重要である。表1~表10に示す提案する実施形態を利用して、故障試験中に故障の場所を特定するのに役立てることができる。いくつかの実施形態では、予想される電圧又は電流が存在する時又は存在しない時に、故障に的を絞って場所を特定する。上述したように検出された場合、開放故障の場所を特定することができる。いくつかの実施形態では、故障性の電流又は電圧が観察されるTAPを識別することにより、縮退故障の場所が特定される。故障性の電流の位相又は方向により、1縮退故障及び0縮退故障が区別される。例えば、0縮退は、電流シンクとしての挙動を示し、縮退1は、電流源としての挙動を示す。いくつかの実施形態では、表10に示す電圧ベースの方法によってブリッジ故障の場所を特定する。いくつかの実施形態では、表10の試験構成を、1つのTAPのみに同時にAVCCが強制されるワンホット試験構成に置き換える。残りのTAPを介して強制電圧を観察する。観察側TAPのいずれかのサブセットにおいて電圧が観察された場合、ソースTAPと、故障性の電圧が観察される観察側TAPとの間にブリッジ故障が存在すると結論付けられる。いくつかの実施形態では、表9に示す電流ベースの方法を使用して、故障場所の特定が行われる。ワンホット試験構成内に故障性の電流が存在することを観察することにより、電圧ベースの試験で特定したものと同じ故障場所が特定される。いくつかの実施形態では、AVCCを強制されたTAPにおける故障性の電流が、電流源としての挙動を示し、観察側TAPにおける故障性の電流が、電流シンクとしての挙動を示す。いくつかの実施形態では、ソース電流とシンクの間の電流の割合が、供給元TAPと短絡したボンディングワイヤの数を示す。図20に、高速デバイスの試験プロセスの実施形態を示す。この図では、高速デバイス2000の試験が、送信機出力部からHSIOデバイス2005の受信機入力部へのループバック接続部を有効にすることを含む。このような試験では、ループバック接続部2010の差動ライン上に試験アクセスポートが存在し、この試験アクセスポートは、ループバック試験の高速動作中に試験アクセスポートへの送信を阻止するためのインダクタ接続部を含む。いくつかの実施形態では、ループバック試験が、送信機BISTによる送信機試験信号の生成、及びこのような信号2015の送信を含むことができる。この試験信号は、受信機において受信され、受信機BIST2020により評価される。いくつかの実施形態では、その後、図21にさらに示すように、DCパラメータ試験2025、及び送信機の電流及び受信機の終端抵抗の測定を含むこのようなパラメータ試験2030の実行のために送信機を休止状態に入れることができる。いくつかの実施形態では、図22にさらに示すように、この試験が、ボンディングワイヤ故障試験2035の実行をさらに含むことができる。図20、図21及び図22には、説明を簡単にするために特定の試験順序を示しているが、実施形態は、いずれの特定の試験実施順にも限定されない。いくつかの実施形態では、例えば、要素2005から開始するループバック試験よりも短い試験時間で済むことができる要素2030から開始するパラメータ試験を最初に行い、デバイスがパラメータ試験に正常に合格した場合にループバック試験を行うことができる。さらに、試験によっては、他の試験と同時に行うことができるものもある。図21に、高速デバイスのパラメータ試験のプロセスの実施形態を示す。いくつかの実施形態では、DC結合回路に関して、HSIOデバイス2100のパラメータ試験が、表1に示すプロセスを含むことができる送信機ドライバ電流試験2105を含むことができる。この図では、試験が、送信機をオンにして受信機をオフにすること2110、及び試験アクセスポートを利用する各経路の電流を測定すること2115を含むことができる。いくつかの実施形態では、試験が、表2に示すプロセスを含むことができる抵抗器終端試験をさらに含むことができる。この図では、試験が、送信機をオフにして受信機をオンにすること2125、及びTAPにおける電圧を測定して終端抵抗を求めること2130を含むことができる。いくつかの実施形態では、AC結合の試験が、表3に示すプロセスを含む、送信機ドライバ電流及び受信機終端抵抗の平行試験を含むことができる。この図では、試験が、送信機及び受信機をオンにして各経路を流れる電流を測定することを含むことができる。図22に、高速デバイスのボンディングワイヤ試験のプロセスの実施形態を示す。いくつかの実施形態では、ボンディングワイヤ試験が、開放故障のための試験を含むことができる2205。いくつかの実施形態では、開放故障試験が、送信機ドライバ試験の実行及び終端抵抗試験の実行を含む、DC測定を使用した試験を含むことができる2210。このような試験は、表4に示すプロセスを含むことができる。いくつかの実施形態では、送信機と受信機をオンにしてTAPにおける電圧を測定することを含め、DC電圧測定を使用して代わりに開放故障を検出することができる。このような試験は、表5に示すプロセスを含むことができる。いくつかの実施形態では、ボンディングワイヤ試験が、縮退故障のための試験を含むことができる2220。いくつかの実施形態では、縮退試験が、TAPをAVCC及び接地に強制して各場合における電流を測定することを含む、DC電流測定を使用した試験を含むことができる2225。このような試験は、表6に示すプロセスを含むことができる。いくつかの実施形態では、縮退試験が、TAPを1/2AVCCに強制してTAPにおける電流を測定することなどの代替のDC電流試験を含むことができる2230。このような試験は、表7に示すプロセスを含むことができる。いくつかの実施形態では、送信機及び受信機をオフにし、TAPをAVCC及び接地に強制してTAPにおける電圧を測定することを含め、DC電圧測定を使用して縮退故障を検出することができる2235。このような試験は、表8に示すプロセスを含むことができる。いくつかの実施形態では、ボンディングワイヤ試験が、開放故障のための試験を含むことができる2240。いくつかの実施形態では、ブリッジ故障試験が、送信機及び受信機をオフにし、1又はそれ以上のTAPをAVCC又はGNDに強制して他の各ポートにおける電流を測定することを含む、DC電流測定を使用した試験を含むことができる2245。このような試験は、表9に示すプロセスを含むことができる。いくつかの実施形態では、送信機及び受信機をオフにし、TAPをAVCCに強制して他の各TAPにおける電圧を測定することを含め、DC電圧測定を使用して代わりにブリッジ故障を検出することができる送信機及び受信機をオフにし、TAPをAVCCに強制して他の各TAPにおける電圧を測定することを含む。このような試験は、表10に示すプロセスを含むことができる。実施形態は、表1~10に示すプロセスを実施するいずれの特定の順序にも限定されず、表1~10に示すプロセスは、試験下のデバイスの送信機と受信機の対の全体又はサブグループに対して直列的に又は並列的に実施することができる。図23は、高速デバイスを試験するためのデバイス又はシステムの実施形態を示す図である。この図には、本説明に密接に関連しないいくつかの標準的な及び周知の構成要素については示していない。いくつかの実施形態では、デバイス又はシステム2300が、HSIOデバイスを含む高速デバイスのDCパラメータ試験及びボンディングワイヤ故障試験を目的としたDC電流及び電圧測定を含む試験データを評価するためのシステムである。いくつかの実施形態では、デバイス又はシステム2300が、相互接続部又はクロスバー2305、或いはデータ送信のためのその他の通信手段を含む。データは、視聴覚データ及び関連する制御データを含むことができる。デバイス又はシステム2300は、相互接続部2305に結合された1又はそれ以上のプロセッサ2310などの、情報を処理するための処理手段を含むことができる。プロセッサ2310は、1又はそれ以上の物理プロセッサ及び1又はそれ以上の論理プロセッサを含むことができる。さらに、プロセッサ2310の各々は、複数のプロセッサコアを含むことができる。相互接続部2305は、簡単にするために単一の相互接続部として示しているが、複数の異なる相互接続部又はバスを表すことができ、このような相互接続部への構成要素の接続は異なることがある。図23に示す相互接続部2305は、適当なブリッジ、アダプタ又はコントローラによって接続された、任意の1又はそれ以上の別個の物理バス、ポイントツーポイント接続、又はこれらの両方を表す抽象概念である。相互接続部2305は、例えば、システムバス、PCI又はPCIeバス、HyperTransport又は業界標準アーキテクチャISAバス、小型コンピューターシステムインターフェイスSCSIバス、IICI2Cバス、又はFirewireと呼ばれることもある米国電気電子技術者協会IEEE標準1394バス高性能シリアルバスのための規格StandardforaHighPerformanceSerialBus1394~1995、IEEE、1996年8月30日発表及び捕捉を含むことができる。デバイス又はシステム2300は、1又はそれ以上のUSB互換接続部を接続できるUSBバスなどのシリアルバスをさらに含むことができる。いくつかの実施形態では、デバイス又はシステム2300が、情報及びプロセッサ2310が実行すべき命令を記憶するためのメモリ2315として、ランダムアクセスメモリRAM又はその他の動的ストレージデバイスをさらに含む。メモリ2315は、データストリーム又はサブストリームのためのデータの記憶に使用することもできる。RAMメモリは、例えば、メモリコンテンツのリフレッシュを必要とする動的ランダムアクセスメモリDRAM、及びコンテンツのリフレッシュは不要であるがコストが高い静的ランダムアクセスメモリSRAMを含む。DRAMメモリは、信号を制御するためのクロック信号を含む同期型動的ランダムアクセスメモリSDRAM、及び拡張データ出力動的ランダムアクセスメモリEDODRAMを含むことができる。いくつかの実施形態では、システムのメモリが、特定のレジスタ又はその他の専用メモリを含むことができる。デバイス又はシステム2300は、プロセッサ2310のための静的情報及び命令を記憶するための読み取り専用メモリROM2330又はその他の静的ストレージデバイスを含むこともできる。デバイス又はシステム2300は、特定の要素を記憶するための1又はそれ以上の不揮発性メモリ要素2335を含むこともできる。いくつかの実施形態では、デバイス又はシステム2300の相互接続部2305に、情報及び命令を記憶するためのデータストレージ2320を結合することができる。データストレージ2320は、磁気ディスク、光ディスク及びその対応するドライブ、又はその他の記憶装置を含むことができる。このような要素は、互いに組み合わせることも、又は別個の構成要素とすることもでき、またデバイス又はシステム2300の他の要素の部分を利用することもできる。相互接続部2305を介して、デバイス又はシステム2300をマルチビューディスプレイ装置又は要素2340に結合することもできる。いくつかの実施形態では、このディスプレイが、エンドユーザに情報又はコンテンツを表示するための液晶ディスプレイLCD、プラズマディスプレイ、又は他のいずれかの表示技術を含むことができる。いくつかの実施形態では、装置又はシステム2300に、プロセッサ2310に情報及び/又はコマンド選択を伝えるための入力デバイス2360を結合し、又はこれと通信できるようにすることができる。様々な実装では、入力デバイス2360を、遠隔制御装置、キーボード、キーパッド、タッチ画面、音声起動システム、又はその他の入力デバイス、或いはこのようなデバイスの組み合わせとすることができる。いくつかの実施形態では、デバイス又はシステム2300が、マウス、トラックボール、タッチパッドなどのカーソル制御デバイス2365、又は、1又はそれ以上のプロセッサ2310に方向情報及びコマンド選択を伝えるとともに、ディスプレイ2340上のカーソル移動を制御するためのその他のデバイスをさらに含むことができる。相互接続部2305には、1又はそれ以上の送信機又は受信機2370を結合することもできる。いくつかの実施形態では、デバイス又はシステム2300が、データを受信又は送信するための1又はそれ以上のポート2375を含むことができる。受信又は送信できるデータとして、試験下の高速デバイス2390から受け取られる試験データ2380を挙げることができ、試験アクセスポートTAPは、高速ループバック試験中に信号を阻止する一方でDCパラメータ試験のためのDC電流を伝えるインダクタ2395を含む。図には、単一のポートへの単一のTAPを示しているが、試験下のデバイスは複数のTAPを含むことができ、またデバイス又はシステム2300は、試験データを受け取るための複数のポートを含むことができる。デバイス又はシステム2300は、電源、バッテリ、太陽電池、燃料電池、又は電力を供給又は生成するためのその他のシステム又はデバイスを含むことができる電力デバイス又はシステム2385を含むこともできる。必要に応じて、この電力デバイス又はシステム2385により供給された電力を、デバイス又はシステム2300の要素に分散させることもできる。上記の説明では、本発明を完全に理解できるようにするために、説明を目的として数多くの特定の詳細を記載した。しかしながら、当業者には、これらの特定の詳細の一部を伴わずに本発明を実施できることが明らかであろう。その他の場合、周知の構造及びデバイスについてはブロック図形式で示している。図示の構成要素間には、中間構造が存在してもよい。本明細書で説明又は図示した構成要素は、図示又は説明していない追加の入力部又は出力部を有することができる。また、図示の要素又は構成要素を、いずれかのフィールドの並べ換え又はフィールドサイズの修正を含む異なる配列又は順序で配置することもできる。本発明は、様々なプロセスを含むことができる。本発明の処理は、ハードウェア構成要素によって実行することも、或いはコンピュータ可読命令の形で具体化し、これを使用して汎用又は専用プロセッサ、又は命令をプログラムした論理回路が処理を実行するようにすることもできる。或いは、ハードウェアとソフトウェアの組み合わせによって処理を実行することもできる。本発明の一部を、コンピュータプログラム命令を記憶した非一時的コンピュータ可読記憶媒体を含むことができるコンピュータプログラム製品として提供し、これを使用して、本発明による処理を実行するようにコンピュータ又はその他の電子装置をプログラムすることもできる。コンピュータ記憶可読媒体としては、以下に限定されるわけではないが、フロッピーディスケット、光学ディスク、CD-ROMコンパクトディスク読出し専用メモリ、及び磁気光学ディスク、ROM読出し専用メモリ、RAMランダムアクセスメモリ、EPROM消去可能プログラム可能読出し専用メモリ、EEPROM電気的消去可能プログラム可能読出し専用メモリ、磁気又は光学カード、フラッシュメモリ、又は電子命令を記憶するのに適したその他の種類の媒体/コンピュータ可読媒体を挙げることができる。さらに、本発明をコンピュータプログラム製品としてダウンロードし、このプログラムをリモートコンピュータから要求側コンピュータへ転送することもできる。方法の多くをその最も基本的な形で説明しているが、本発明の基本的範囲から逸脱することなく、これらの方法のいずれかに対して処理の追加又は削除を行うことができ、また説明した内容のいずれかに対して情報の追加又は削除を行うことができる。当業者には、多くのさらなる修正及び適合化を行い得ることが明らかであろう。特定の実施形態は、本発明を限定するためではなく、例示するために提供したものである。要素Aが要素Bに又は要素Bと結合されると言う場合、要素Aを要素Bに直接結合することもでき、又は要素Cなどを介して間接的に結合することもできる。本明細書に、構成要素、特徴、構造、処理、又は特性Aが、構成要素、特徴、構造、処理、又は特性Bをもたらすcausesと記載している場合、これは、AがBの少なくとも部分的な原因ではあるが、Bをもたらす上で支援となる少なくとも1つの他の構成要素、特徴、構造、処理、又は特性が存在してもよいことを意味する。本明細書に、構成要素、特徴、構造、処理、又は特性を含めることができるmay、might、又はcouldと示している場合、この特定の構成要素、特徴、構造、処理、又は特性を含める必要性はない。本明細書において、1つの英文不定冠詞要素について言及している場合、これは、記載する要素が1つしか存在しないことを意味するものではない。実施形態は、本発明の実装又は実施例である。本明細書における、ある実施形態、1つの実施形態、いくつかの実施形態、又は他の実施形態についての言及は、実施形態に関連して説明する特定の特徴、構造、又は特性が少なくともいくつかの実施形態に含まれるが、必ずしも全ての実施形態には含まれるわけではないことを意味する。様々な箇所で出現するある実施形態、1つの実施形態、又はいくつかの実施形態は、必ずしも全てが同じ実施形態を示すものではない。上述の本発明の例示的な実施形態についての説明では、本開示を簡素化するとともに様々な本発明の態様の1又はそれ以上の理解に役立てる目的で、1つの実施形態、図、又はその説明において本発明の様々な特徴を1つにまとめていることがあると理解されたい。"