"少なくとも1つの第1の基板2または少なくとも1つのチップ22、24、26、28を備えた第1の構成要素と、少なくとも1つの第2の基板12を備えた第2の構成要素とを組み立てるためのプロセスであって、a結合層と呼ばれる表面層4、4’2、4’4、4’6、4’8、14をそれぞれの前記基板上に形成し、前記結合層の少なくとも1つが、300°C以下の温度で形成されるステップと、b組み立てる前に、その後の結合界面強化温度Trに少なくとも等しいが450°C未満の温度で前記結合層を少なくとも部分的にアニーリングする脱ガスアニーリングと呼ばれる第1のアニーリングを実行するステップと、c前記結合層4、4’2、4’4、4’6、4’8、14の露出面を接触させることによって、前記基板を組み立てるステップと、d組み立てられた構造を450°C未満の前記結合界面強化温度Trでアニーリングするステップと、を備えるプロセス。前記結合層の少なくとも1つが、PECVD成膜またはLPCVD成膜によって得られる請求項1に記載のプロセス。前記結合層の少なくとも1つが、酸化物型または窒化物型である請求項1または2に記載のプロセス。前記結合層の少なくとも1つが、酸化ケイ素である請求項3に記載のプロセス。前記結合層の少なくとも1つが、250°C以下の温度で形成される請求項1~4のいずれか一項に記載のプロセス。前記結合界面強化温度Trが、400°C未満である請求項1~5のいずれか一項に記載のプロセス。組み立てる前に前記構造をアニーリングするステップbが、例えば、1°C/分から5°C/分までの範囲に存在する温度勾配を生成することを備えた請求項1~6のいずれか一項に記載のプロセス。組み立てる前に前記構造をアニーリングするステップbが、例えば、10分または30分から2時間または5時間までの範囲の期間にわたって、温度を少なくともその後の結合界面強化温度Trに等しいが450°C未満の温度に維持する、請求項1~7のいずれか一項に記載のプロセス。ステップcの前に、あるいは、ステップbの前に、前記組立ステップのために多孔質表面層の表面を準備するステップをさらに備えた、請求項1~8のいずれか一項に記載のプロセス。ステップcの組立が、分子付着型である請求項1~9のいずれか一項に記載のプロセス。前記第1の基板またはチップ、および、前記第2の基板の少なくとも1つが、1つ以上のコンポーネント6、16、22’、24’、26’、28’を備えた請求項1~10のいずれか一項に記載のプロセス。組み立てるステップcの前に、一方の前記基板と組み立てられるべき1つ以上のチップを形成するために、他方の前記基板を個別に切断するステップを備えた、請求項1~11のいずれか一項に記載のプロセス。前記基板またはチップの少なくとも1つが半導体材料、例えば、シリコンから少なくとも部分的に作られる請求項1~12のいずれか一項に記載のプロセス。第1の基板2または少なくとも1つのチップ22、24、26、28を備えた第1の構成要素と、第2の基板12を備えた第2の構成要素と、を備えたヘテロ構造であって、それぞれの前記構成要素が、結合層と呼ばれる多孔質表面層4、4’2、4’4、4’6、4’8、14を備え、2つの前記構成要素が、前記結合層を介して組み立てられ、前記組立体が、3J/m2または4J/m2に少なくとも等しい結合エネルギーを有する、ヘテロ構造。前記結合層の少なくとも1つが、酸化物型または窒化物型である請求項14に記載のヘテロ構造。前記基板またはチップの少なくとも1つが、例えば、シリコンといった半導体材料から少なくとも部分的に作られる請求項14または15に記載のヘテロ構造。前記結合層同士の組立が、分子付着型である請求項14~16のいずれか一項に記載のヘテロ構造。前記第1の基板またはチップ、および、前記第2の基板の少なくとも1つが、1つ以上のコンポーネント6、16、22’、24’、26’、28’を備える、請求項14~17のいずれか一項に記載のヘテロ構造。本発明の典型的な第1の実施形態が、図1A~図1Dに示される。ここでは薄い酸化物層4である結合層が、第1の基板2の表面に形成され図1A、この基板2は、例えば、半導体材料から作られ、有利には、シリコンまたはアルミナAl2O3またはガラスまたはゲルマニウムから作られる。この結合層は、300°C未満の低温で形成される。酸化物は、例えば、酸化ケイ素SiO2であり、この酸化物を形成するための1つの成膜技術は、PECVD技術であってもよい。前駆体ガスは、例えば、TEOSオルトケイ酸テトラエチルまたはSiH4またはN2のような種類のものであってもよい。この酸化物層は、例えば、200nmから4μmまでの範囲に存在する厚さe1を有する。基板2は、符号6によって全体的に指示される手段を含み、この手段は、1つ以上の電気的機能または電子的機能またはその他の機能、例えば、1つ以上の電子的コンポーネントおよび/または光学的コンポーネント、および/または、1つ以上のMEMSおよび/またはNEMSを提供するのを可能にする。ここでは薄い酸化物層14である別の結合層が、第2の基板12上に形成され図1B、この基板12は、例えば、半導体材料から作られ、この場合にも同様に、有利には、シリコンまたはガラスまたはゲルマニウムから作られる。この結合層は、300°C未満の低温で形成される。酸化物は、例えば、酸化ケイ素SiO2であり、この酸化物を形成するための1つの成膜技術は、PECVD技術であってもよい。前駆体ガスは、すでに上述されたものの1つであってもよい。この酸化物層は、例えば、200nmから4μmまでの範囲に存在する厚さe2を有する。同様に、基板12は、随意的に、符号16によって全体的に指示される手段をそれ自身が含み、この手段は、1つ以上の電気的機能または電子的機能またはその他の機能、例えば、1つ以上の電子的コンポーネントおよび/または光学的コンポーネント、および/または、1つ以上のMEMSおよび/またはNEMSを提供するのを可能にする。得られた結合層4、14のそれぞれは、多孔質であり、あまり高密度ではない。一般的に、本発明によるプロセスにおいては、コンポーネント6、16が、一方および/または他方の基板内に存在するために、温度は450°C未満に維持され、あるいは、それどころか、400°C未満に維持される。この条件は、結合層を形成するステップに関して順守される。なぜなら、上述したように、この結合層を形成するステップは、250°C未満、または、300°C未満、または、350°C未満で実行されるからである。層4、14のそれぞれは、例えば、LPCVDまたはPECVDのような種類の成膜によって形成されてもよい。2つの基板を組み立てる前に、結合層4、14の第1のアニーリングが実行される。このアニーリング中、これらの層4、14に施される温度は、少なくとも温度Trに到達し、この温度Trは、組み立てられた後、結合界面を強化するのに使用される。コンポーネント6、16が存在するために、この強化温度Trは、それ自身、使用されてもよい最大温度Tmax、例えば、400°Cまたは450°Cよりも低い。例えば、温度は、少なくとも強化温度Trに到達するまで、または、この温度Trよりも高いが使用可能な最大温度Tmax未満の温度に到達するまで、ランプrampに基づいて周囲温度から緩やかに上昇する。そのようなランプの例が図2Aに示され、この図2Aにおいて、温度は、例えば、1°C/分から数°C/分までの間に存在する勾配、例えば、1°C/分から5°C/分までの間に存在する勾配できわめて緩やかに上昇し、例えば、350°Cの強化温度Trに到達し、そして、数時間にわたって、この温度Trに維持される。破線によって示される一変形によれば、温度は、上述したような勾配で、強化温度Trと最大温度Tmaxとの間に存在する強化温度Trよりも高い温度T’まで上昇してもよく、ここで、最大温度Tmaxは、例えば、400°Cまたは450°Cに等しい。図2Bに示される実現可能な別の実施形態によれば、温度は、強化温度Trまできわめて急速に上昇し、そして、1時間以上の時間にわたって、この値で安定させられる。破線によって示される一変形によれば、温度は、強化温度Trと最大温度Tmaxとの間に存在する強化温度Trよりも高い温度T’まできわめて急速に上昇し、最大温度Tmaxは、例えば、400°Cまたは450°Cに等しい。実現可能なさらに別の実施形態が図2Cに示され、この図2Cにおいて、温度は、例えば、1°C/分から数°C/分までの範囲に存在する勾配、例えば、1°C/分から5°C/分までの間に存在する勾配できわめて緩やかに上昇し、例えば、350°Cの強化温度Trに到達する。その後、比較的に短い時間にわたって、例えば、10分から2時間までの範囲に存在する時間にわたって、この温度に維持され、そして、周囲温度まで緩やかに戻される。破線によって示される一変形によれば、温度は、上述したようなきわめて緩やかな勾配で上昇し、強化温度Trよりも高いが最大温度Tmaxよりも低い温度T’に到達する。その後、比較的に短い時間にわたって、例えば、10分から2時間までの範囲に存在する時間にわたって、この温度T’に維持され、そして、周囲温度まで緩やかに戻される。組み立てる前に層4、14をアニーリングするこのステップの役割には、次のものがある。低い温度で成膜されたそれぞれの結合層は、ガス状の前駆体から発生する多くの汚染物、例えば、N2Oまたは炭素系鎖carbon-basedchainのような種類の汚染物を含む。これらの汚染物が、事前に除去されない場合、これらの汚染物質は、2つの基板を組み立てた後、結合界面のその後の強化アニーリング中にマイグレーション脱ガスしようとし、そして、これらの2つの基板の組立品界面に気泡またはその他の欠陥を形成しようとする傾向を持つ。そのような気泡は除去することができず、得られた組立品を使用できないものにする。図2A~図2Cに関連してこれまでに説明された事前アニーリングステップは、これらの汚染種を結合層4、14から取り出すのを可能にするが、これらの層の多孔性を大きく減少させることはない。したがって、この事前アニーリングステップは、さらに、結合多孔質材料の有益な特性を保護するのを可能にする。基板を組み立てる前のこのアニーリングステップ中に到達する、最大温度Tmaxと結合界面強化温度Trとの間に存在するアニーリング温度を考慮すれば、これらの汚染種は、結合層4、14から確実に取り出される。したがって、これらの結合層4、14は、強化アニーリングステップ中に損傷することがない。なぜなら、これらの汚染種は、まさに、強化アニーリングの温度に少なくとも等しい温度において、事前に取り出されているからである。次に図1C、このように処理された2つの基板は、結合層4、14の自由表面を介して組み立てられる。この組立ステップは、例えば化学機械研磨CMPのような予備的処理ステップに後続するものであってもよい。最後に、このように組み立てられた構造は、最大温度Tmax以下の強化温度Trでアニーリングされる。本発明によるプロセスは、例えば3J/m2または4J/m2よりも大きい数J/m2程度の良好な品質を有する高い結合エネルギーを界面において得るのを可能にする。実際に、このプロセスを使用した結果として、気泡のような種類の欠陥は、結合界面に存在しない。結合エネルギーは、例えば、ブレード技術または、ダブルカンチレバー技術として知られている技術によって測定されてもよい。同じ原理が、1つのプレート上に1つ以上のチップを結合することに適用されてもよく、それによって、1つ以上のチップを形成するために、本発明による第1のアニーリングの前かまたは後にプレートの1つを切断するだけでよい。そして、これらのチップは、第2のプレート上において個別に組み立てられる。この例が、図3A~図3Cに詳細に示される。ここでは薄い酸化物層4’である結合層が、第1の基板2’の表面に形成され図3A、この第1の基板2’は、例えば、半導体材料から作られたものであり、有利には、シリコンまたはガラスまたはゲルマニウムから作られたものである。この酸化物層4’は、図1Aに関連して上述された層4と同じようにしてとりわけ、同じ温度で形成される。したがって、この酸化物層4’は、同じ特性とりわけ同じ多孔性特性を有することになる。そして、この基板は、図3Aにおいて垂直な破線によって象徴的に示される個別のチップ22、24、26、28に切断される。それぞれの個別チップ自身は、1つ以上の回路またはコンポーネント22’、24’、26’、28’を備え、かつ、結合層の一部分4’2、4’4、4’6、4’8を上に載せている。図3Bに示される第2の基板は、図1Bに関連してこれまでに説明した基板と同じものであり、そして、この第2の基板の結合層は、これまでに説明された条件と同じ条件下において得られる。したがって、本発明によれば、上述したように、組み立てる前に、例えば、図2A~図2Cのいずれかに示されるグラフの1つに基づいた温度変化で、それぞれの個別チップ22、24、26、28および図3Bの基板12にアニーリング熱処理を施すことが可能である。このアニーリングの後、結合層4’2、4’4、4’6、4’8、および、14の自由表面を介して、このように処理された個別チップと基板12とを組み立てることが可能である。この組立ステップは、それぞれの個別チップの結合層および基板12の結合層14の予備的処理ステップ、例えば、化学機械研磨CMPに後続するものであってもよい。変形として、基板2’は、組立前アニーリングステップの後、個別チップ22、24、26、28に切断されてもよい。その他の処理は、これまでに説明したものに類似する。ここで、典型的な実施形態を説明する。第1のプレート即ち基板2および第2のプレート即ち基板12が提供され、少なくとも1つは、回路またはマイクロコンポーネント6、16を備える。したがって、この構成は、図1Aおよび図1Bに関連して上述された構成である。組み立てられるべきそれぞれの表面上には、SiO2から作られた結合層4、14が、シランおよびN2OまたはTMSトリメチルシランおよびN2O前駆体から開始するように、PECVDのような種類のLTO技術低温熱酸化膜形成によって形成される。この成膜は、低い温度250°C以下で実行される。この種の低温成膜は、高い結合エネルギーを得るのに好都合である。なぜなら、このようにして形成された酸化物は、比較的に多孔質であり、および/または、低密度を有するからである。この特性は、基板を組み立てた後に、この結合層が、結合界面に取り込まれた余分な水をその後に吸収するのを可能にする。そして、これらの酸化物は、350°Cから400°Cまでの範囲に存在する温度に到達するために、本発明のプロセスに従って、すなわち、0.1°C/分から5°C/分までの範囲に存在するランプ例えば、1°C/分で、アニーリングされる。アニーリングは、この温度において、12時間にわたり継続される。比較的に緩慢な温度上昇は、種の様々な活性化エネルギーに基づいて結合酸化物4、14内に取り込まれた、それらの種を継続的に脱ガスすることを保証する。次に、プレートは、プレートを組み立てることを視野に入れて、分子結合に適合する粗さ粗さ<0.5nmRMSを提供するための表面平坦化によって、そして、組み立てられるべきプレート表面のブラッシングによって補完されてもよい洗浄によって、準備がなされる。次に、2つのプレートの組み立てが、分子結合によって実行され、そして、この組立品は、先行する処理中に除去されずに酸化物内にいまだに存在している種が結合界面へマイグレーションすることを引き起こさないように、脱ガスアニーリング温度を超えない温度でアニーリングされる。このプロセスによれば、良好な品質である約3.6J/m2の結合エネルギーを得ることが可能であり、具体的には、気泡のような種類の欠陥が結合界面に存在しないことを意味する。この値は、標準的な酸化物/酸化物結合すなわち、非多孔質/高密度酸化物の場合における約2J/m2の結合エネルギーと比較されるべきである。比較テストが、様々な温度において準備がなされた様々な種類の酸化物に対して実施された。対応する測定値が、図4に並べて比較されている。3つの種類のSiO2酸化物を比較することができた。これらの酸化物は、PECVDによって成膜された。1第1の酸化物は、400°Cにおいて14nm/秒の成膜速度で成膜されたTEOSオルトケイ酸テトラエチルのような種類の酸化物である。2第2の酸化物は、210°Cにおいて4.5nm/秒の成膜速度で成膜されたシラン酸化物silaneoxideのような種類の酸化物である。3第3の酸化物は、400°Cにおいて10nm/秒の成膜速度で成膜されたシラン酸化物のような種類の酸化物である。結合エネルギーの補足的測定が、上述したものと同じ材料に対して実行されたが、この補足的測定は、強化アニーリングの前になされた。これらの補足的測定は、図4において、強化アニーリング無しという表現によって識別される。したがって、これらの補足的測定は、強化アニーリングがまだ実行されていない場合における結合エネルギーの測定に対応している。上記の条件からわかるように、第2の酸化物だけが250°C未満の温度で成膜された。強化アニーリング無しという表現によって識別されるグラフとは別に、図4のその他の様々なグラフは、強化アニーリング温度Trx軸線上に応じて、結合エネルギーの半分に等しいこれらの3つの材料から得られたγ単位:mJ/m2を示しているy軸線上。強化アニーリング温度Trは、200°Cから400°Cまでの範囲で変化する。第2の材料LTOB、薄い灰色のグラフの場合、結合エネルギーは、第1の材料TEOS、濃い灰色のグラフの場合に得られる結合エネルギーよりも少なくとも2倍は大きく、そして、第3の材料シラン酸化物、白色のグラフから得られる結合エネルギーよりも3倍は大きいことを観察することができる。第2の酸化物における結合のこのきわめて大きな優位性は、どの強化アニーリング温度Tr200°C、350°C、または、400°Cにおいても、はっきりとわかる。3つの材料に差がないのは、強化アニーリング無しという条件下に限られる。したがって、これらのテストは、低温成膜が、高温PECVDによって得られる多孔性よりも低い、ある程度の多孔性を有する成膜された酸化物を得るのを可能にすることを示している。さらに、強化アニーリングがなければ、結合エネルギーはきわめて低いままである。したがって、結合層を形成するための低温と450°C未満の強化温度における強化アニーリングとを組み合わせることによって、良好な品質を有する高エネルギー結合を得られることがはっきりとわかる。上述したように、結合エネルギーは、測定されたパラメータγの値の2倍に等しい。したがって、結合エネルギーは、実際には、少なくとも3J/m2の値に達する。図4に示されるこれらのグラフにおいて、C.S.Tanらによる文献であるLowtemperaturethermaloxidetoplasma-enhancedchemicalvapordepositionoxidewaferbondingforthinfilmtransferapplicationAppliedPhysicsLetters,Vol.82,No.116,p.2649~2651,2003年の図3に示されるエネルギーレベルと同じレベルの結合エネルギーが、400°Cにおいて成膜された材料に対して見いだされる。この文献においては、同様に、酸化物層自身は400°Cにおいて成膜される。したがって、図4に関連して説明された比較テストは、従来技術において知られているデータに当然ながら一致している。"