"呼び掛け装置からの呼び掛けに応じて記憶された情報を出力可能な記憶デバイスであって、前記呼び掛け装置の電磁的放射を受信して受信信号を生成するアンテナと、前記受信信号を整流して電位差を生じさせる整流ユニットと、前記情報を記憶するメモリユニットであって、前記整流ユニットから供給される正電位ラインと負電位ラインとに接続される、メモリユニットと、を備え、前記メモリユニットは、第1ステージ出力信号を生成する第1の回路ステージであって、その入力端子が前記正電位ラインに接続される、第1の回路ステージと、第1ステージ出力信号を受信して、第2ステージ出力信号を生成する第2の回路ステージと、を備え、前記第1の回路ステージは、前記アンテナが電磁的放射を受信して前記整流ユニットにおいて電位差が生じると、前記第1ステージ出力信号を生成するためにトリガーされ、前記第2の回路ステージは、前記第1ステージ出力信号を受信すると、前記第2ステージ出力信号を生成するためにトリガーされ、前記各回路ステージの連続するトリガーによって、前記情報に応じて時間的に変化する電流負荷を前記整流ユニットに出力する、ことを特徴とする記憶デバイス。先行する回路ステージからのステージ出力信号を受信して、後に続く回路ステージのためのステージ出力信号を生成する、1つ以上の追加後続回路ステージをさらに備え、1番目の前記追加後続回路ステージは、前記第2ステージ出力信号を受信するように構成され、各追加後続回路ステージは、先行する回路ステージからのステージ出力信号を受信した後、後に続く回路ステージのためのステージ出力信号を生成するためにトリガーされる、ことを特徴とする請求項1に記載の記憶デバイス。前記各回路ステージは、前記記憶デバイスからの出力が受信される時に、前記呼び掛け装置に対する該記憶デバイスの相対運動によるドップラー周波数シフトより少なくとも一オーダー高いトリガーレートで順次トリガーされるように配置されることを特徴とする請求項1または2に記載の記憶デバイス。前記各回路ステージは、前記回路ステージ出力信号を生成するのに掛かる時間期間を決定するための抵抗とキャパシタとを含むことを特徴とする請求項1または2に記載の記憶デバイス。前記各回路ステージは、前記回路ステージ出力信号を生成するのに掛かる時間期間を決定するためのキャパシタと電流源とを含み、当該電流源は、前記回路ステージがトリガーされた時に、前記キャパシタを略線形的に充電することを特徴とする請求項1または2に記載の記憶デバイス。前記キャパシタは、キャパシタ誘電体として液晶材料を含むことを特徴とする請求項4または5に記載の記憶デバイス。最後のステージと第1のステージとを接続するフィードバック経路をさらに含み、前記フィードバック経路は、前記アンテナが呼び掛け装置の電磁的放射を受信している間は、前記メモリユニットに前記情報に応じて時間的に変化する電流負荷を繰り返し前記整流ユニットに出力させることを特徴とする請求項1乃至6のいずれか1項に記載の記憶デバイス。前記繰り返しを中断する制御回路を含むことを特徴とする請求項7に記載の記憶デバイス。前記各回路ステージは、各々の前記ステージ出力信号を、前記負電位に相当するバイナリ状態と前記正電位に相当するバイナリ状態との間で切り替え可能であることを特徴とする請求項1または2に記載の記憶デバイス。前記各回路ステージは、シュミットゲートを備え、前記シュミットゲートは、前記負電位に相当するバイナリ状態と前記正電位に相当するバイナリ状態からなる2値のステージ出力信号を供給することを特徴とする請求項9に記載の記憶デバイス。前記アンテナは、ループアンテナ、パッチアンテナ、折り返しダイポールアンテナのいずれかであることを特徴とする請求項1乃至10のいずれか1項に記載の記憶デバイス。前記各回路ステージは、当該回路ステージの入力時における信号に応じて変形し、当該回路ステージの出力時に後続の回路ステージをトリガーするための信号を生成する圧電バイモルフ素子を有することを特徴とする請求項1または2に記載の記憶デバイス。請求項1乃至12のいずれか1項に記載の記憶デバイスを含むタグ。従来の能動応答装置には幾つかの欠点が存在する。即ち、a機能するために、内部電源、例えばミニチュアセルを要する、b署名コードなど各自にユニークな情報を用いて応答するように構成された場合に、比較的複雑な回路を要する、例えば、専用のマイクロコントローラと、署名情報を記憶可能な関連メモリとを使用する必要がある。本願発明者は、記憶された署名コードを用いて、即ち、記憶デバイスに記憶された情報を用い、マイクロコントローラなどのような複雑なコンポーネントを要せずに、能動的に応答することができる記憶デバイスを製造することが実現可能であることを見いだした。これにより、応答装置を安価に製造できる。本発明の第1の態様によれば、本発明の記憶デバイスは、入力信号を受信し、応答として対応するデータを運ぶ出力信号を生成可能な記憶デバイスであって、前記記憶デバイスは、一連続の回路ステージを有し、前記一連続の回路ステージは、前記一連続の回路ステージの第1のステージにおいて前記入力信号によりトリガーされることによって、前記一連続の回路ステージの最後のステージまでの各ステージを順次トリガーさせて前記出力信号を生成し、前記データは、前記一連続の回路ステージにおける各回路ステージが次の回路ステージをトリガーするのに掛かるそれぞれの時間期間で表される。以上の発明は、当該一連続の回路ステージがトリガーされる時に、情報を持ち又その情報を順次読み出すことができる利点を有する。好適には、前記一連続の回路ステージは、各回路ステージが一連続の回路ステージ中の前の回路ステージに接続された入力端子と、次の回路ステージに接続された出力端子とを含むように配置され、前記各回路ステージは、前記データを表わす、前記入力端子から前記出力端子までの関連する信号伝播遅延を示す。回路ステージの伝播遅延で情報を表すことから、回路ステージから情報を読み出す時に、伝播遅延は一連続の電流パルスの間の間隔として明確になる利点を有する。好適には、前記各回路ステージは、伝播遅延を決定する抵抗とキャパシタとを含む。伝播遅延を決定するのに抵抗とキャパシタとを使用することで、回路ステージにデータをプログラミングするに、レーザトリミングlasertrimmingを用いて抵抗値と容量値を調整することができる。好適には、前記各キャパシタは、キャパシタの誘電体として液晶材料を含み、その液晶材料は、それの関連する回路ステージの伝播遅延を設定するために、光学的に調節可能である。液晶材料を使用することで、レーザ照射によりキャパシタの容量値を調整することができるようになる。この液晶材料がバイスタティックの場合は、さらにレーザを照射することによって回路ステージをプログラミングし直すことが可能となる。本発明に係る記憶デバイスのいくつかの用途においては、当該記憶デバイスは、記憶された情報を繰り返して、該記憶デバイスを呼び掛ける装置に該記憶デバイスに格納された情報を一度以上受信させる機会を与えることが望ましい。従って、好適には、前記一連続の回路ステージは、前記第1のステージから前記最後のステージを接続するフィードバック経路を含み、前記フィードバック経路は、前記入力信号が前記一連続の回路ステージに入力される期間内に、前記一連続の回路ステージに繰り返し前記データを出力させる。本発明の第1の態様に係る複数の記憶デバイスは、呼び掛け装置の範囲内に動作する場合は、競合の問題が生じ得る。そのため、各記憶デバイスからのデータ出力を中断し、呼び掛け装置に各記憶デバイスからの情報を互いに干渉なく受信する機会を与えることを望ましい。従って、好適には、前記記憶デバイスは、前記受信した入力信号への応答となる前記データの繰り返しを中断する制御手段を含む。好適には、前記各回路ステージは、各々の前記出力を2値状態の間に切り替え可能である。さらに、好適には、前記各回路ステージは、各々の入力端子から出力端子まで、シュミットトリガー特性を示す。2値状態とシュミットトリガー特性を利用することで、該記憶デバイスは、より確定的な出力を供給することを可能となる。遠隔呼び掛けに対応するために、好適には、本発明の記憶デバイスは、入力放射を受信し、応答として前記入力信号を生成し、また、前記出力信号を受信し、応答として出力放射を自身から輻射するカップリング手段をさらに有する。該カップリング手段により、遠隔呼び掛けが可能となる。遠隔呼び掛けにより、製品またはパッケージに取り付ける場合に本発明の記憶デバイスが有用になり、例えば、記憶デバイスを呼び掛けることで、この製品またはパッケージに関する情報を確認することができる。好適には、前記カップリング手段は、前記入力放射を受信し、また、前記出力放射を輻射する、磁気的にカップリングされたループアンテナを有する。記憶デバイスは平面カード状をする場合は、ループアンテナを使用することが好都合である。この場合、一具体例として、このループアンテナはカード上に印刷またはエッチングされたループ状導電性フォイルトラックとなる。記憶デバイスにおいて局部な電源、例えば、水銀ボタンセルを設けることを避けるために、好適には、前記入力信号の一部を、前記回路ステージに電源を供給し又前記回路ステージをトリガーする電気信号に変換する変換手段を有し、前記回路ステージは、前記電気信号に対して可変な負荷を有することにより、前記カップリング手段から反射された、前記出力放射に対応する前記入力放射の部分を変調する。この変換手段は、記憶デバイスが当該変換手段から受信した放射により電源を供給されることを可能とする。好適には、前記変換手段は、前記入力放射の一部を整流し、単極性の信号を生成する整流手段と、前記単極性の信号をフィルタし、前記電気信号を生成する電荷保存手段とを有する。本発明の記憶デバイスを従来のマイクロ製造技術により容易に製造することを可能にするために、前記回路ステージはFETを有し、前記回路ステージは、当該回路ステージに沿って延伸する単独のFETドレインソースチャンネルを共有することによって結合される。或いは、本発明の記憶デバイスが半導体不向きな環境に使用される場合、例えば、200度を超える高温、または、半導体装置をアバランチさせ又はラッチアップさせる高強度のイオン化放射が存在する環境には、好適には、前記各回路ステージは、当該ステージの入力端子における信号に応じて歪み可能な圧電バイモルフ切り替え構造を有し、前記歪みにより、当該ステージの出力端子に前記回路ステージの次の回路ステージをトリガーする信号に生成する。本発明の第1の態様に係る記憶デバイスは携帯型のトランスポンダータグ、例えば、ポータブルな個人認証タグ、に組み込むことができる。本発明の第2の態様によれば、本発明の呼び掛け装置は、上記本発明の第1の態様に係る記憶デバイス又はタグを呼び掛け可能であり、また、前記記憶デバイスまたはタグに記憶された出力情報を順次受信可能な装置である。本発明の第3の態様によれば、上記の本発明の第1の態様に係る記憶デバイスに記憶された情報を出力する方法は、a前記記憶デバイスで入力信号を受信する工程と、b入力された信号をによって前記記憶デバイスにおける前記一連続の回路ステージの第1のステージをトリガーし、前記一連続の回路ステージにおける前記第1の回路ステージから最後の回路ステージまでの各ステージを順次トリガーさせ、前記順次トリガーにより対応する出力信号を生成し、前記出力信号は、前記一連続の回路ステージにおける各回路ステージが次の回路ステージをトリガーするのに掛かる時間期間で表されるデータを搬送する工程と、c前記出力信号を出力する工程とを有する。図1を参照すると、本発明の第1の実施形態に係る記憶デバイス10と、記憶デバイス10を呼び掛け可能な呼び掛け装置20が示されている。記憶デバイス10は、例えば、ISO標準クレジットカードと略同じ物理的な寸法、即ち、長さが85mm、幅が54mm、厚さが0.8mmのプラスチクカードからなる基板30を備えている。記憶デバイス10はさらに、基板30の主要面に形成された導電性金属フォイルのトラックの形態で実施されたループアンテナ40を内蔵している。アンテナ40は整流ユニット50と接続され、整流ユニット50はチューニングキャパシタ52、高周波整流ダイオード54、及び蓄積キャパシタ56を有する。整流ユニット50は基板30の主要面に形成された第1の凹部に収納されている。キャパシタ52は記憶デバイス10の動作周波数、即ち周波数f0でアンテナ40で形成されたインダクタンスで共鳴するように構成されている。記憶デバイス10はさらに基板30の主要面に形成された第2の凹部に収納されているメモリユニット60を有する。基板30の正面に形成された第1と第2の凹部に収納されている整流ユニット50とメモリユニット60のために、基板30の正面は外側に突起する構成要素のない平面となっている。呼び掛け装置20はループアンテナ100を備えており、ループアンテナ100は、チューニングキャパシタCT110と、アンテナ100を駆動する電子モジュール120とに接続されている。キャパシタCTは周波数f0でアンテナ100により形成されたインダクタンスと共に共鳴することができる。次に図1を参照して、呼び掛け装置20と記憶デバイス10の相互的な動作を述べる。呼び掛け装置20と記憶デバイス10は、アンテナ100と40が互いに電磁的に結合するように、軸A-Bに沿って互いに位置合わせされた。モジュール120は周波数がf0の信号を生成し、対応する電磁的放射を輻射するアンテナ100に注入する。当該放射はアンテナ40で受信され、そこで受信信号を生成する。該受信信号は整流ユニット50で整流され、蓄積キャパシタ56の両端に直流電位差を生じる。この電位差はメモリユニット60に設けられる正電位ラインVと負電位ラインV-の間に印加される。メモリユニット60は該電位差によりトリガーされて動作し、整流ユニット50に時間的に変化する電流負荷を与える。この時間的に変化する電流負荷は、呼び掛け装置20から記憶デバイス10に転送される電力量に影響を与える。モジュール120は、そこから記憶デバイス10への電力流を感知することができ、それにより、当該時間的に変化する電流負荷を感知する。メモリユニット60に記憶されているデータに従って、メモリユニット60は整流ユニット50にこの時間的に変化する負荷を出力する。これにより、この時間的に変化する負荷を通じて、モジュール120はメモリユニット60に記憶されているデータを感知することができる。呼び掛け装置20と記憶デバイス10を様々な応用に用いることができる。例えば、記憶デバイス10をパッケージに付加して、呼び掛け装置20が呼び掛けられるようにでき、これによって、該パッケージの自動認識が可能となる。或いは、記憶デバイス10を認識タグとして用い、呼び掛け装置20はアクセスドアの制御に用いることができる、これによって、記憶デバイス10は、該アクセスドアを介して、アクセス可能な領域のみへのアクセスを認可することを可能にするのに有効である。次に図2を参照して、メモリユニット60をより具体的に述べる。メモリユニット60は第1の回路200を備えている。回路200は、整流ユニット50から供給される正電圧ラインVと負電圧ラインV-に接続されている。さらに、回路200は、互いに同じ構成のステージからなる1縦列のシリーズを有している。なお、図2の回路図はステージ1~4だけを示しているが、回路200はステージ4以降のステージを含んでいる。各ステージは、スイッチ210、タイミング抵抗220、及びタイミングキャパシタ230を有する。各スイッチは3つの端子A、B、Cを備えており、また、端子Cでの電位が端子Aに対して負である閾値VTより低い場合、即ち、端子AとBが互いに接続されてスイッチが導通状態になる場合を除き、端子AとBは互いに分離され、非導通状態になる。各ステージは、各々のスイッチ210の端子Aと、各々の抵抗220の第1の端部と接続する入力を備えている。また、各ステージは、各々のスイッチ210の端子Bに接続する出力を備えている。抵抗220の第2の端部はスイッチ210の端子C、及びキャパシタ230の第1の電極に接続する。キャパシタ230の第2の電極はラインV-に接続する。ステージ1の入力端子はラインVに接続している。ステージ2とその後のステージは、各ステージの入力端子が縦列接続のステージにおける前のステージの出力端子に接続し、各ステージの出力端子が縦続接続のステージにおける次のステージの入力端子に接続する。次に、図2を参照して回路200の動作を述べる。最初には、ラインVとV-の間に電位差がない。呼び掛け装置20から輻射された放射は記憶デバイス10に受信され、時刻T1以降ラインVとV-の間に電位差が生じる。この電位差は閾値VTより大きい。最初に、時刻T1及びその直前に、キャパシタ230は放電状態であり、時刻T1にスイッチ210の端子CはラインV-の電位にセットされる。時刻T1に、スイッチ210aの端子AはラインVの電位になり、端子CはラインV-の電位になっているので、ステージ1は導通状態になっていない。時刻T1から、抵抗220aを介してキャパシタ230aは充電し始め、最終的にラインVに対して負である電位VTに達し、この電位でスイッチ210aは導通状態に切り替わり、よって、ステージ1を介してステージ2をラインVに接続させる。ラインVがステージ1を介して回路200のステージ2に接続される場合に、ステージ2におけるスイッチ210bの端子CはラインV-の電位になり、ステージ2における端子AはラインVの電位になっているので、スイッチ210bは非導通状態である。キャパシタ230bは抵抗220bを介して充電し、スイッチ210bの端子Cでの電位はスイッチ210bの端子Aでの電位との差がVT以内であり、電位VTではスイッチ210bは導通状態に切り替わり、よって、ステージ1と2を介してステージ3をラインVに接続させる。そして、全部のステージはラインVに接続されるまで、この縦続接続における次のステージは、前段のステージを介して、順次ラインVに接続される。このシリーズにおける各ステージは前段のステージを介してラインVに接続されているので、各ステージのキャパシタ230は各々の抵抗220を介してラインVにより充電されるときに、回路200によりラインVから取り出した電流ILは、指数的に減衰パルス状に変動する。回路200に記憶する情報の複雑性に従い、回路200を修正し、必要に応じて2つ又はより多くのステージを回路200に組み込むことができる。また、各ステージにおいて非導通状態と導通状態を切り替えるための伝播遅延が互いに異なるように、抵抗220とキャパシタ230のそれぞれの値を選択することができる。従って、この伝播遅延は、間接的に電流ILにおけるパルスを感知する呼び掛け装置20に情報を搬送することができる。図3は、呼び掛け装置20にトリガーされる時、回路200の電流負荷のグラフ300を示す。グラフ300は、時間の経過を左側から右側への位置変化で示す水平軸310と、アンテナ40で受信した入力放射の強度及び回路200が吸収した電流ILにそれぞれ対応する2つの縦軸320と330とを含む。カーブ340と350は、それぞれ軸330と軸320に対応する。時刻T1以前に、記憶デバイス10において受信した呼び掛け装置20からの入力放射はゼロである。その結果、時刻T1以前に、回路200は電流を要求しない。時刻T1に、呼び掛け装置20は放射を輻射し始め、カーブ350が示すように、該放射はパワーレベルRIでアンテナ40において受信される。該放射が時刻T1以降にも持続される。時刻T1及びその直後に、キャパシタ56は充電し始め、抵抗220aを流れてキャパシタ230aを充電する電流に対応する電流ピーク400にやや緩やかな立ち上がりを生じる。ステージ1を通過するための伝播遅延D1の期間に、具体的に、キャパシタ230aでの電位とラインVとの電位差がVTより小さくなる時刻T2まで、電流ピーク400は指数的に減少する。時刻T2に、スイッチ210aは導通状態に切り替わり、抵抗220bを介して充電されるキャパシタ230bに対応する第2の電流ピーク410を生じる。ステージ2を通過するための伝播遅延D2の期間に、具体的には、キャパシタ230bでの電位とラインVとの電位差がVTより小さくなる時刻T3まで、電流ピーク410は指数的に減少する。時刻T3に、スイッチ210bは導通状態に切り替わり、抵抗220cを介して充電されるキャパシタ230cに対応する第3の電流ピーク420を生じる。ステージ3を通過するための伝播遅延D3の期間に、具体的には、キャパシタ230cでの電位とラインVとの電位差がVTより小さくなる時刻T4まで、電流ピーク420は指数的に減少する。時刻T4に、スイッチ210cは導通状態に切り替わり、抵抗220dを介して充電されるキャパシタ230dに対応する第4の電流ピーク430を生じる。ステージ4を通過するための伝播遅延D4の期間に、具体的には、ステージ5不図示のキャパシタ230dでの電位とラインVとの電位差がVTより小さくなる時刻T5まで、電流ピーク430は指数的に減少する。ステージ2~4についての説明と同じように、連続的なトリガー過程は回路200におけるその後のステージにも続く。伝播遅延D1~D4及びその後のステージの伝播遅延を制御することによって、情報が回路200の電流要求値の形態で運ばれ、呼び掛け装置20はこの電流を情報として感知する。遅延期間D1~D4は時刻T1以降にアンテナ40で受信した入力放射の強度に影響される。入力放射の強度が増大する場合に、ラインVとラインV-の間の電位差は閾値VTに対して増大するので、遅延期間D1~D4も増大する。逆に、ラインVとラインV-の間の電位差は閾値VTより小さい場合に、回路200は正しく動作せず、データを読み出せない。図4は、回路200を代替して、メモリユニット60に組み込む第2の回路500を示す。図4においてステージ1~3しか示されていないが、回路500は3つ以上のステージを含んでいる。各ステージは、pチャンネルMOSFETmetaloxidesemiconductorfieldeffecttransistorTRと、キャパシタCと、抵抗Rを備えており、例えば、ステージ1は、MOSFETTR1と、抵抗R1と、キャパシタC1とを含む。各ステージは、MOSFETTRのソース電極S、キャパシタCの第1の電極に接続している入力端子を有する。キャパシタCの第2の電極は、MOSFETTRのゲート電極G、抵抗Rの第1の電極に接続している。抵抗Rの第2の電極は、ラインV-に接続している。さらに、各ステージは、MOSFETTRのドレイン電極Dに接続している出力端子を有する。ラインVはステージ1の入力端子に接続し、ステージ1の出力端子はステージ2の入力端子に接続し、ステージ2の出力端子はステージ3の入力端子に接続し、以下も同様である。回路500における各ステージは同一であり、ただし、各ステージが互いに異なる伝播遅延を持たせ、各ステージの伝播遅延に情報を記録するように、各ステージの抵抗RとキャパシタCの値は別々に選択される。次に、図4を参照して回路500の動作を述べる。呼び掛け装置20から放射が輻射され、記憶デバイス10に受信されて整流され、時刻TAにラインVとV-の間に電位差が生じる。時刻TA及びその直前に、関わる全てのキャパシタCは放電されたので、MOSFETTRは非導通状態にある。時刻TA以降、TR1のゲート電極GがTR1のソース電極Sに関してTR1の閾値電圧に対応する量以内に低くなるまで、キャパシタC1は、接続されているR1を通して充電される。時刻TBに、この閾値電圧でMOSFETTR1のソース電極Sとドレイン電極Dは導通し始め、ステージ1を介してステージ2をラインVに接続する。次に、キャパシタC2両端の電圧がTR2の閾値電圧を上回るまで、ステージ2におけるキャパシタC2は、接続されているR2を通して充電される。時刻TCに、この閾値電圧でMOSFETTR2のソース電極Sとドレイン電極Dは導通し始め、ステージ1とステージ2を介してステージ3をラインVに接続する。次に、キャパシタC3両端の電圧がTR3の閾値電圧を上回るまで、ステージ3におけるキャパシタC3は、接続されているR3を通して充電される。時刻TDに、この閾値電圧でMOSFETTR3のソース電極Sとドレイン電極Dは導通し始め、ステージ1~3を介してステージ4図示せずをラインVに接続する。その後も同様である。回路500における各ステージは前段のステージにトリガーされるたびに、ラインVから指数的に減衰する電流パルスが抽出される。回路500は微細加工ができ、また、抵抗RとキャパシタCをレーザで切断でき、従って、ラインVから抽出される電流パルスの間隔として明確となる、回路500における各ステージ回路の伝播遅延として表されるデータを回路500にコード化することができる利点を有する。回路500を微細加工する場合に、回路500を図5に示すような第3の回路600の形にするのは便利である。図5において、回路500の各MOSFETのチャンネルは1つの連続するチャンネル領域610として加工されている。回路500のソース電極は第3の回路600における接続領域、例えば、領域620で実現されている。回路500のゲート電極は、連続するチャンネル領域610に沿った絶縁ゲート電極、例えば、ゲート電極630で実現されている。回路500と同じように、回路600の各ステージは伝播遅延を決定する抵抗とキャパシタを含み、例えば、回路600におけるステージ1は伝播遅延を決定する抵抗640とキャパシタ650を含む。これらの抵抗を低い濃度でドープされたポリシリコントラッキングlightlydopedpolysilicontrackingで実現することができ、また、これらのキャパシタを、ラインV-の電位に維持されている回路600の基板に対する結合容量として形成することができる。従って、ポリシリコントラックは露出され、回路600にデータをプログラミングするために、レーザトリミングできる状態になる。回路200、500、600において、長い回路の縦続接続の中に第1のステージと遠く離れているステージが多くの前段ステージにフィードされる問題がある。また、導通状態では、各ステージを通して電圧降下があるので、回路200、500、600に組込み可能なステージ数に最大限が存在する。それ故に、動作中に、長い回路シリーズに遠く離れているステージが受けた電位はラインVより低い。このステージ数の最大限に対応するために、図6は代替の第4の回路700を示している。回路700を記憶デバイス10におけるメモリユニット60に組み込むことができる。図6において、回路700は縦続接続で構成されるステージ1~8を備えている。例えば、ステージ1は参照番号710、ステージ5は参照番号720でそれぞれ表されている。ステージ1~8は同一であるが、各ステージは互いに異なる信号伝播遅延を有するように調整されている。ステージ1710は、シュミットゲート750、抵抗760、及びキャパシタ770を備えている。ステージ1はゲート750の入力に接続する入力を含み、また、ステージ1はキャパシタ770の第1の電極及び抵抗760の第1の端部に接続する出力を含む。抵抗760の第2の端部は、ゲート750の出力に接続し、キャパシタ770の第2の電極はラインV-に接続する。また、ゲート750はラインVとラインV-にそれぞれ接続する正電源端子と負電源端子を有する。ステージ1710の入力端子は抵抗780の第1の端部及びキャパシタ790の第1の電極に接続し、キャパシタ790の第2の電極と抵抗780の第2の端部はそれぞれラインVとV-に接続している。ステージ1の出力端子は、ステージ2の入力端子に接続し、ステージ2の出力端子は、ステージ3の入力端子に接続し、このように、ステージ8まで接続される。ステージ8の出力端子は次に接続されていない。ステージ1~8における各ゲートは、およそラインV-とラインVの電位に相当する2値の出力信号を供給し、また、各々の入力端子ではヒステリシス特性を示している。この特性は論理回路設計に精通する専門家にとっては周知のものである。次に、記憶デバイス10に組み込まれ、呼び掛け装置20に呼び掛けられた回路700の動作を述べる。最初に、呼び掛け装置20は放射を輻射せず、キャパシタ790とステージ1~8における各キャパシタはすべて放電される。時刻Taに、呼び掛け装置20は放射を輻射し始め、該放射は記憶デバイス10に受信され、受信信号を生成する。整流ユニット50は該信号を整流し、ラインV-とVの間に電位差を生じさせる。時刻Ta以降、キャパシタ790は、抵抗780を介してラインVより充電し始める。キャパシタ790の両電極間の電圧はゲート750のヒステリシス閾値を上回る時に、ゲート750の出力信号は、およそラインV-の電位に相当する最初のバイナリ状態から、およそラインVの電位に相当する他のバイナリ状態に切り替わる。ゲート750の出力状態の変化は、ゲート750の出力より抵抗760を介してキャパシタ770を充電させる。キャパシタ770両側の電圧はステージ2におけるゲートのヒステリシス閾値を上回る時に、このステージ2におけるゲートは、その出力信号をおよそラインV-の電位に相当する最初のバイナリ状態から、およそラインVの電位に相当する他のバイナリ状態に切り替える。それ故に、ステージ2は接続されている抵抗とキャパシタを充電し、順に、ステージ3をトリガーする。同じように、ステージ8までの各ステージもトリガーする。1つのステージはトリガーされて、そのゲート出力信号を初期のバイナリ状態から他のバイナリ状態に切り替えるたびに、ラインVから指数的に減衰する電流パルスが回路700により抽出される。これらステージに生成された電流パルスは呼び掛け装置20に感知され、回路700を組み込んだ記憶デバイス10から情報を受信する。各ステージはラインVから直接に電源信号を引き出すので、後段のステージは複数の前段ステージから電源を供給されることなく、従って、必要に応じて多くのステージ、例えば、8より多くのステージを回路700に組み込むことができるようになる。レーザトリミングを施し、例えば認識署名コードなどのデータを回路700にプログラミングすることができる、いわゆる低い濃度でドープされたポリシリコントラッキングlightlydopedpolysilicontrackingで各ステージのタイミング抵抗、例えば、抵抗760を実現することで、これらのステージをシリコン集積回路に微細加工することができる。多くの実用状況において、たとえば、バースト干渉源が存在し、呼び掛け装置20の動作に干渉する状況において、放射が呼び掛け装置20から輻射され、回路700を内蔵した記憶デバイス10に受信される間に、回路700がプログランミングされた情報を繰り返すことができることが望ましい。情報の繰り返しを達成するために、回路700を図7に示された第5の回路800に変更すれば良い。図7において、回路800は、ドット線内に示された回路700、及び入力端子がステージ8の出力端子に接続し、出力端子がラインVに接続していた抵抗780の一方の端部に接続する反転シュミットゲート820を備えている。電位差がラインV-とVの間に印加される時に、指数的に減衰する電流パルスがラインVから連続的に抽出され、従って連続的に呼び掛け装置20で検出できるように、ゲート820は回路800内のトリガーを維持する。呼び掛け装置20、及び記憶デバイス10とほぼ同様の複数のデバイスが存在する状況において、この複数のデバイスが同時に呼び掛け装置20にトリガーされるという潜在的な競合の問題が発生する恐れがある。このような競合を解決するために、これらのデバイスを変更し図8と図9に示された形を取ることができる。図8において、本発明の第2の実施形態に係る記憶デバイス900を示す。記憶デバイス900は、記憶デバイス10と同じように、基板30とアンテナ40を含む。記憶デバイス900はさらに修正された整流ユニット910とメモリユニット940とを備えている。整流ユニット910はキャパシタ52、56とダイオード54、及び第2のダイオード920と負荷抵抗930を備えている。キャパシタ52,56とダイオード54は整流ユニット50での接続方法と同じように接続され、アンテナ40よりラインVとV-に電圧を供給する。ダイオード920のアノードはダイオード54のアノードと接続され、また、ダイオード920のカソードはラインD及び抵抗930の第1の端部に接続され、抵抗930の第2の端部はラインV-に接続される。記憶デバイス900において、ラインV-,V,Dは、アンテナ40と離れている基板30の端部に位置する凹部に収納されたメモリユニット940に接続する。動作中に、デバイス900が呼び掛け装置20に呼び掛けられた時に、ユニット910はラインV-とVの間にDC電位差を供給する。また、ラインV-に対して、脈動単極性信号がラインDに供給される。メモリユニット940は図9に図解された第6のメモリ回路950を含む。回路950は、ドット線960内に含まれた回路700、及び反転シュミットゲート980、第1、第2のMOSFETFET1、FET2、抵抗R1、キャパシタC1、最後にパルス生成器970を備えている。各MOSFETはソース電極S1、ドレイン電極S2、及びゲート電極Gを備えている。回路950には、図7においてラインV-に接続された回路700の端子E1とE2の和は、パルス生成器970の第1の端子J1に接続される。パルス生成器970の第3の端子はさらにラインVに接続され、第4の端子J4はラインV-に接続される。また、パルス生成器970の第2の端子J2はMOSFETFET2のゲート電極に接続される。FET2のソース電極S1はラインDに接続される。FET2のドレイン電極S2はゲート980の入力端子、キャパシタC1の第1の電極、また、抵抗R1を介してFET1のドレイン電極に接続される。キャパシタC1の第2の電極はラインV-に接続される。また、FET1のソース電極はラインVに接続される。ゲート980の出力端子は抵抗780のキャパシタ790と離れた端部に接続され、FET1のゲート電極Gは回路700のステージ8の出力端子に接続される。次に、呼び掛け装置20に呼び掛けられるデバイス900に組み込んだ回路950の動作を述べる。放射が呼び掛け装置20から出力されると、デバイス900におけるアンテナ40に受信される。当該放射によりアンテナ40において受信信号が生成され、整流ユニット910で処理され、ラインV-とVの間に電位差を生成し、アンテナ40で受信された放射の周波数でラインDにおいて脈動単極性信号を生成する。ラインV-とVの間に電位差が生じるとすぐに、回路950は動作可能となり、回路950における回路700がトリガーされる。ステージ8がトリガーされ、FET1のゲート電極GがおよそラインVの電位に引き上げられるまで、ステージ1~8は順次トリガーされる。それにより、FET1はラインVの電位を抵抗R1に印加し、キャパシタC1を充電する。しかし、キャパシタC1への充電は、キャパシタC1がFET2を介して周期的にラインDに接続されることで、FET2を介してキャパシタC1へ注入される、または、キャパシタC1から除去される電荷にも影響される。FET2は、回路700がラインVより指数的に減衰する電流パルスを抽出するたびにトリガーされるパルス生成器970により周期的にトリガーされる。それ故、ラインDでの信号は有効にサンプリングされ、ステージ8がトリガーされた後に回路700の再トリガーを遅延する効果を奏する。これにより、回路950によってラインVから抽出される電流パルスは、無動作期間に区切られたバーストとなる。この無動作期間は呼び掛け装置20が連続的に放射を輻射する場合であっても発生し、また、この無動作期間は他の呼び掛け装置20に応答するデバイスに対して非同期であり、従って、唯一のデバイスが呼び掛け装置20から輻射された放射に応答する時間間隔が得られる。この間隔により呼び掛け装置20が呼び掛け範囲内に動作する複数のデバイス900と同様のデバイスの間の競合を克服する方法が得られる。図1と図2に戻り、回路200を有するデバイス10を、代わりに機械的に切り替わる構成要素にすることができる。機械的に切り替わる構成要素を用いる利点は次の通りとなる:aパルス状の高い強度の電界、または、例えば、X線やガンマ線のようなイオン化放射を受けるMOSFET系回路に悪影響を与えるラッチアップから開放される。bシリコンバイポーラ及びMOSFET半導体の構成要素が熱による暴走が問題となる200度を超える高温環境においても動作可能である。図10において、本発明に係る第7のメモリ回路1100が示されている。回路200の代わりに回路1100をメモリユニット60に導入することで、回路1100を記憶装置10に組み込むことができる。図10の回路図において最初の3ステージのみが図示されているが、回路1100は一連続のステージを含む。各ステージは長細い圧電バイモルフ素子、抵抗、及びキャパシタを含み、例えば、ステージ1は圧電バイモルフ素子1110、抵抗R1、及びキャパシタC1を含む。また、回路1100はステージ1の入力端子に接続する抵抗R0とキャパシタC0を含む。各バイモルフ素子の第1の端部は基板に固定され、第1の端部と離れている第2の端部は、該素子の下部表面と上部表面の間の厚さを通して横方向に生成された電界に応答して曲がることができる。また、各バイモルフ素子は、その上面にバイモルフの長さ方向に配置された第1の上部金属化導電トラックを備えている、例えば、ステージ1における素子1110に、ラインVに接続するトラック1140がある。また、各バイモルフ素子は、その上面にバイモルフの長さ方向に配置された第2の上部金属化導電トラックを備えている、例えば、ステージ1における素子1110のトラック1130がそのステージのバイモルフの入力端子に接続されている。各素子は、さらにその下面の長さ方向に配置された、ラインV-に接続する第3の金属化導電トラックを備えている、例えば、ステージ1におけるバイモルフ素子1110は、その下面の長さ方向に配置された金属化導電トラック1120を有する。各ステージはさらにコンタクトポイントPを備えており、バイモルフ素子の第2の端部が上方へポイントPに向かって十分曲がる時に、コンタクトポイントPがこのステージのバイモルフ素子の第1のトラックと電気的に接触することができる。第2のトラックがラインV-の電位に対して正の電位を印加される時に、このような上向きの曲がりが起きる。各ステージに、ポイントPはこのステージの抵抗、例えば、ステージ1の抵抗R1を介して、このステージのキャパシタ、例えば、ステージ1のキャパシタC1の第1の電極に接続され、また、ポイントPはこのステージの出力端子に接続される。このキャパシタの第2の電極はラインV-に接続されている。抵抗R0の第1の端部はラインVに接続され、同じように、キャパシタC0の第1の電極はラインV-に接続されている。抵抗R0の第2の端部はキャパシタC0の第2の電極、及びステージ1の入力端子に接続されている。ステージ1の出力端子はステージ2の入力端子に接続され、ステージ2の出力端子はステージ3の入力端子に接続され、その次も同様である。次に、呼び掛け装置20に呼び掛けられた時に、記憶デバイス10に組み込まれた回路1100の動作を述べる。最初に、呼び掛け装置20は放射を輻射せず、回路1100における全部のキャパシタは放電状態であり、各ステージのバイモルフ素子は曲がらず、各々のコンタクトポイントPと接触しない。時刻Q1に、呼び掛け装置20は放射を輻射し始め、該放射は記憶デバイス10のアンテナ40に受信され、受信信号が生成される。整流ユニット50は該受信信号をラインV-とVの間の電位差に変換する。この電位差は、キャパシタC0を抵抗R0を介してラインVの電位に向けて充電させ、回路1100を活性化させる。キャパシタC0が充電されている間に、バイモルフ素子1110はコンタクトポイントPに向けて上方に曲がり、最後にコンタクトポイントPと接触し、それゆえ、抵抗R1とラインVを接続する。そして、キャパシタC1が抵抗R1を介してラインV-の電位に向けて充電し始め、ステージ2のバイモルフ素子を上方に曲げ、最後にコンタクトポイントPと接触する。そして、ステージ2はステージ3をトリガーし、そして、ステージ3はステージ4不図示をトリガーする。その後も同様である。バイモルフ素子はコンタクトポイントPと接触するたびに、ラインVから指数的に減衰する電流パルスが抽出される。これらの電流パルスは呼び掛け装置20に感知され、それにより、呼び掛け装置20は、記憶デバイス10から、回路1100に格納された各ステージの伝播遅延に対応する情報を受信する。各ステージは、データを回路1100に記録するための伝播遅延が互いに異なるように配置することができる、各ステージにおける伝播遅延は、各ステージの抵抗を切断する、または、各ステージのキャパシタを変更する、または、両方ともに行なうことにより変えられる。図11は、図10に示された回路1100におけるステージ1とステージ2のバイモルフ素子の空間的な構成の一具体例参照番号1200で表されるを図解している。各バイモルフ素子、たとえば、素子1110の一方の端部が基板1220に固定される。また、各コンタクトポイントPは、突き出る領域、例えば、領域1210となっており、コンタクトトラック、例えば、トラック1215を含んでいる。該トラック1215は、バイモルフ素子が十分曲がる時に、該素子の第1のトラックと接触することができる。抵抗R0、R1、R2とキャパシタC0、C1は、バイモルフ素子が基板1220に固定される箇所に隣接する領域に設置されている。前述の図1に示すように、記憶デバイス10はループアンテナ40を含む。該ループアンテナ40は、約20MHzより低い周波数で放射-磁界結合radiationHfieldcouplingにより、入射される放射を受信するのに有効である。放射の周波数が20MHzを超える場合は、アンテナ40が次第に入射する放射の電界成分に応答する。入射する放射の周波数が20MHzよりはるか高い場合は、例えば、868Hz~2.45GHzの周波数領域において、λ/2パッチアンテナと折返しダイポールアンテナは技術的により適切となる。図12は、記憶デバイス10の一修正例1400を図解している。この修正されたデバイスは絶縁基板1410、基板1410上に形成される金属薄膜パッチアンテナ1420、基板1410における凹部にそれぞれ収納されている整流ユニット1430と、メモリユニット1440を備えている。基板1410は、前述したISO標準クレジットカードとほぼ同様な寸法を有するが、必要に応じて他のサイズにしても良い。周波数がおよそ1GHzの入射放射を受信することが必要となる場合は、修正されたデバイス1400は、パッチアンテナ1420が2cm×3cmオーダーの寸法を有することを要求するが、正確な寸法は基板1410の材質の誘電率に依存する。1GHzオーダーの比較的高い周波数の場合は、修正されたデバイス1400によるローディング効果loadingeffectは、キャリア周波数f0が15MHzである放射による呼び掛けについて受信、また、応答することができる記憶デバイス10と比べれば、それほど顕著ではない。その結果、修正されたデバイス1400を呼び掛ける呼び掛け装置が相応してより感度の高いものが必要となる。修正されたデバイス1400において、アンテナ1420がそれにマッチングする整流ユニット1430に対して出力インピーダンスを有する。その結果、呼び掛け放射に搬送され、修正されたデバイス1400で受信された殆ど全部の電力が整流ユニット1430で整流され、電力としてメモリユニット1440に供給され、修正されたデバイスにおける整流ユニット1430、メモリユニット1440は、デバイス10における整流ユニット50,メモリユニット60とそれぞれ同様な配置を有する。しかし、整流ユニット1430はアンテナ1420に対して高周波負荷を示し、該高周波負荷は、記憶デバイス1440がトリガーされる時に整流ユニット1430に対して示した直流負荷の関数となる。それ故に、メモリユニット1440がトリガーされる時に示す電気負荷は時間の関数であるので、整流ユニット1430が相応して入力インピーダンスを変えることによってそれに応答する。このようなインピーダンスの変化は、修正されたデバイス1400で受信された呼び掛け放射の無視できない部分が反射されることを招く。修正されたデバイス1400から反射された放射は呼び掛け機器に受信され、この呼び掛け機器は、呼び掛け放射に対して反射された放射の位相と振幅を測定することにより、反射された放射における符号化された時間変動を検出し、それにより、修正されたデバイス1400の有無を検出する。次に、図13を参照して前述の呼び掛け機器をさらに説明する。デバイス1400に呼び掛ける呼び掛け機器を広く参照番号1500で表す。呼び掛け機器1500は出力端子U0において参照信号を生成する参照信号生成器1510を備え、出力端子U0は、パワーバッファ増幅器1520を介してトランスミッターパッチアンテナ1530に接続し、また、第1の信号スプリッター1540の入力端子にも接続する。信号スプリッター1540は、2つの出力端子U1,U2を含み、動作中に、スプリッター1540に入力される信号は、同様に出力端子U1とU2に結合され、出力端子に結合されたこれらの信号は、位相が互いに同一である。出力端子U1,U2は、それぞれミキサー1550、1560の第1の入力端子に結合される。また、呼び掛け機器1500は、出力が高周波数増幅器1580を介して第2のスプリッター1590の入力端子に接続する受信機パッチアンテナ1570を含む。第2のスプリッター1590は、方向性結合器、或いは、ブランチ結合器として実施され、それは動作において、増幅器1580から入力信号を受信し、この受信した信号をほぼ同様に出力端子U4とU5に結合する。出力端子U5に結合された受信信号の部分は、出力端子U4に結合された受信信号の部分に対して、位相が90°だけシフトされ、即ち、π/2ラジアンだけシフトされる。出力端子U4,U5は、それぞれミキサー1550、1560の第2の入力端子に結合される。ミキサー1550、1560の出力端子U6,U7は、処理ユニット1600の入力端子I,Qにそれぞれ結合される。処理ユニット1600は、入力端子I,Qから入力される信号を受信し、修正されたデバイス1440が示す時間的に符号化された反射率に対応する、それらの相対位相と相対振幅の時間変化を測定可能であり、このような時間的に符号化された反射率と処理ユニット1600に記録されたコードテンプレートとを相互相関させるディジタル信号プロセッサDSP1610を含む。ディジタル信号プロセッサDSP1610は、修正されたデバイス1400が呼び掛け機器1500に認識されたか否かを示す出力DETをさらに備えている。次に、図12と図13を参照して、修正されたデバイス1400と併用する呼び掛け機器1500の動作を述べる。信号生成器1510は参照信号を生成し、それはバッファ増幅器1520に送られてバッファ増幅器1520で増幅され、増幅器1520の出力端子に増幅された参照信号が供給される。該増幅された信号は、トランスミッターパッチアンテナ1530に伝播し、トランスミッターパッチアンテナ1530から、該信号は応答放射1700として輻射される。放射1700は修正されたデバイス1400に伝播し、パッチアンテナ1420で受信され、パッチアンテナ1420で放射1700による受信信号が生成される。この受信信号は、整流ユニット1430に伝播し、整流ユニット1430がこの受信信号を整流し、メモリユニット1440を活性化する対応する直流電位を生成する。前述した記憶デバイス10と同じように、メモリユニット1440は、時間的に符号化された変動する電気負荷を整流ユニット1430に与え、そして、整流ユニット1430は、整流ユニット1430とアンテナ1420とのインピーダンスマッチングの時間変調を行なう。その結果、放射1700の一部1710がアンテナ1420から、変調された符号化形式で受信機アンテナ1570に反射される。アンテナ1570は放射1700の一部1710を受信し、端子U3で対応する受信信号を生成し、増幅器1580に伝播する。増幅器1580は受信信号を増幅し、スプリッター1590の入力端子に送られる増幅信号を提供する。スプリッター1590は増幅信号のおよそ半分を位相シフトなしで端子U4に出力し、また、増幅信号のおよそ半分を90°位相シフトして端子U5に出力し、即ち、出力端子U4に出力された信号と直交する。端子U4,U5からの出力信号がそれぞれミキサー1550,1560に送られ、ミキサー1550,1560で処理ユニット1600の入力端子I,Qに送られた信号I、Qに対応するベースバンドに変換される。DSP1610は、入力端子I,Qに入力されたI,Q信号を受信し、時間的に符号化された修正されたデバイス1440の反射率に対応する、I,Q信号の相対位相と相対振幅の時間変化を測定する。そして、DSP1610はこの時間変化と処理ユニット1600に記録されたコードテンプレートとを相互相関させる。相関がDSPによって識別される場合は、DSP1610は修正されたデバイス1440を示すコード、及び修正されたデバイス1440の識別コードを出力DETに出力する。そうではない場合は、即ち、相関が識別されない場合は、DSP1610は非認知を示すコードを出力する。修正されたデバイス1400において、メモリユニット1440が用いた識別コードのクロックレートは、呼び掛け機器1500に対して移動する修正されたタグ1400により生じるドップラー周波数シフトより、少なくとも1桁大きいことが望ましい、そうでなければ、呼び掛け機器1500において、正確なコード認知を実行することが困難となる。好適には、メモリユニット1440は自己のコードを少なくとも数kHzのクロックレート、例えば、50kHzで出力するように動作する。このような比較的に高いクロックレートは有利である理由は、それにより、メモリユニット1440において順次トリガーされるスイッチは数マイクロ秒のような比較的に短い時定数を有すれば足りるからである。呼び掛け機器1500、及び修正されたデバイス1400と略同様の複数のデバイスが存在する状況において、この複数のデバイスが同時に呼び掛け機器1500にトリガーされ、また、これらのデバイスは同時に符号化された放射を呼び掛け機器1500に反射するという潜在的な競合の問題が発生する恐れがある。このような競合を解決するために、これらのデバイスの整流ユニット1430とメモリユニット1440についてさらに修正することができる。修正されたデバイス1440における整流ユニット1430は図8に図解されたようにV-,V、Dの出力を提供する整流ユニット910と同様な構成になる。また、メモリユニット1440も図14に図解されたメモリユニット1800のような構成に変更される。メモリユニット1800は、破線1820で囲まれる縦続接続のスイッチのシリーズ1810を備えている。図14において3つのスイッチ1830、1840、1850が図示されているが、シリーズ1810は好ましい署名コードの複雑さに依存して、2つ、または、3以上のスイッチを備えることができる。ユニット1800は、シュミット反転ゲート1860、排他的論理和ゲート1870、抵抗R20,R21、R22、キャパシタC20,C21、C22、及び2つのゲートスイッチ1880と1890を備えている。各々のスイッチ1830、1840,1850は、図2におけるスイッチ210、または、図4~図7、図9~図11において図解されたスイッチと略同じである。各スイッチは、前述のようにデバイス1400の署名コードを定義するのに用いることができるスイッチング遅延を有する。次に、図14を参照し、メモリユニット1800における各部分の接続を述べる。スイッチ1830はシリーズ1810における第1のスイッチであり、抵抗R20の第1の端部及びキャパシタC20の第1の電極に接続する入力端子F1を有する。キャパシタC20の第2の電極は信号用アースに接続し、抵抗R20の第2の端部はシュミットゲート1860の出力端子に接続し、信号用アースは、修正された整流ユニット1430の出力V-に接続する。スイッチ1830はスイッチ1840の入力端子F2、さらに排他的論理和ゲート1870の第1の入力端子、及び抵抗R21の第1の端部に接続する出力端子G1をさらに含む。抵抗R21の第2の端部は、排他的論理和ゲート1870の第2の入力端子、及びキャパシタC21の第1の電極と結合し、キャパシタC21の第2の電極は信号用アースに接続される。スイッチ1840の出力端子G2はスイッチ1850の入力端子F3に接続する。スイッチ1850の出力端子G3はスイッチ1880のコントロール入力端子K1に接続する。コントロール入力端子K1はスイッチ1880の端子K2とK3の間の接続を制御することができる。入力端子K1は論理0状態になるときに、端子K2、K3はスイッチ1880を通して互いに絶縁され、逆に、入力端子K1は論理1状態になるときに、端子K2とK3はスイッチ1880を通して互いに接続される。抵抗R22を介して、端子K2は修正された整流ユニット1430の出力端子Vに接続される。端子K3は、スイッチ1890の端子K6、キャパシタC22の第1の電極、及び反転ゲート1860の入力端子に結合される。キャパシタC22の第2の電極は、信号用アースに接続される。端子K5は、修正された整流ユニット1430の出力端子Dに接続される。また、排他的論理和ゲート1870の出力端子は、スイッチ1890のコントロール入力端子K4に接続する。コントロール入力端子K4はスイッチ1890の端子K5とK6の間の接続を制御することができる。入力端子K4は論理0状態になるときに、端子K5、K6はスイッチ1890を通して互いに絶縁され、逆に、入力端子K4は論理1状態になるときに、端子K5とK6はスイッチ1890を通して互いに接続される。排他的論理和ゲート1870は、いずれかの入力が論理1にセットされる時は、その出力が論理1状態になり、2つの入力が共に論理0或いは共に論理1にセットされる時は、その出力が論理0状態になる。次に、修正された整流ユニット1430及びアンテナ1420と併用するメモリユニット1800の動作を述べる。呼び掛け機器1500は呼び掛け放射1700を輻射し、アンテナ1420において、放射1700が受信され、対応する受信信号が生成される。この受信信号は修正された整流ユニット1430に転送され、V-出力に対する出力DとVの間に電位差を生じさせる。そして、この電位差はメモリユニット1800を活性化する。最初は、キャパシタC20、C21、C22は放電状態であり、その結果、ゲート1860の出力端子は論理1状態になる。そのため、抵抗R20とキャパシタC20を介して、ゲート1860は、スイッチシリーズ1810をトリガーし、出力Vの負荷を変調する、従って、アンテナ1420の放射反射率特性を変調するそれらのコードを出力する。スイッチ1830をトリガーすることにより、排他的論理和ゲート1870がキャパシタC22の出力Dと接続し、キャパシタC22が論理1状態になるように充電させる。シリーズ1810は、最後のスイッチ1850までトリガーされる時は、出力G3は論理1状態に切り替わり、それにより、V出力とキャパシタC22とが抵抗R22を介して接続され、キャパシタC22は論理1状態に向かってさらに充電される。キャパシタC22は論理1状態に充電され、それにより、ゲート1860の出力は論理0状態になり、シリーズ1810を繰り返しトリガーすること防ぐ。電位差が、再びゲート1860の出力が論理1状態に切り替わることを生じる値に降下する時は、シリーズ1810は再トリガーされる。スイッチ1890を包含することにより、出力DにキャパシタC22を充電する電位を瞬時に生成し、シリーズ1810を繰り返しトリガーすることを抑制することができるようになる。他のデバイスが既に呼び掛け放射1700に応答した場合に、出力Dでの電位は生成される。従って、回路1800は、同時に呼び掛けられた複数の本発明に係るデバイスの間の競合を解決するためのシンプルな方法を示している。本発明の要旨を逸脱しない範囲で、デバイス10、900、1400、及び回路200、500、600、700、800、940、1100への改変が可能であることが分かる。例えば、回路200、500、600、700、800、940、1100におけるキャパシタは誘電体として液晶材料を組み込むことができる。液晶材料はレーザ照射により、例えば、等方性状態から異方性状態へ状態を変更することができ、それにより、状態によって材料の誘電率を変えることができる。従って、液晶材料の使用により、選択的なレーザ照射により、回路にデータをプログラミングすることが可能となる。液晶材料はバイスタティックの場合は、回路を書き換え可能にすることができ、それにより、デバイスに記憶されたデータが定期的に更新することができる。また、回路200、500、600、700、800、940における各ステージは、例えば、ローカルな再生フィードバックを組み込むことにより、ローカルな発振器として機能させることができる、それにより、各ステージはトリガーされる時にその次のステージがトリガーされるまでの短期間に発振する。このような改変は、呼び掛け装置20は、デバイス10、900における各ステージが順次トリガーされる時に、デバイス10,900から複数の異なる周波数で一系列の発振バーストを感知するのに利点がある。それにより、呼び掛け装置20は、周波数復調技術を用い、これらのデバイスから搬送された情報を復調することができる。さらに、回路200、500、600、700、800、940において、各ステージに伝播遅延決定キャパシタを線形的に充電するための電流源を配置することができる。その結果、前述した回路において指数的に減衰する電流パルスに対比して、動作中にラインVから抽出される電流パルスは時間に対しておよそ線形的に減衰する。電流源の使用は、パルスの持続期間が、デバイス10と900が動作中にラインV-とVの間に生成される電位差の大きさにあまり影響されないというさらなる利点をもたらす。"