"入力される信号の周波数で音を発する発音部と、虫が嫌う音の周波数帯域内で定められた異なる周波数の信号をそれぞれ生成する複数の発振部と、これら各発振部にて生成される信号から順次1つの信号を選択して前記発音部に出力する選択部と、を備えていることを特徴とする虫忌避回路。前記選択部は、前記各発振部毎に設けられ、対応する前記発振部にて生成される信号が入力されるとともに、開放時に同信号を前記発音部に出力する複数のゲートと、これら各ゲートを順次開放するシフトレジスタと、を備えていることを特徴とする請求項1に記載の虫忌避回路。入力される信号の周波数で音を発する発音部と、特定の周波数帯域内で定められた異なる周波数の信号をそれぞれ生成する複数の発振部と、前記各発振部にて生成される信号から順次1つの信号を選択して前記発音部に出力する選択部と、を備えていることを特徴とする電子機器。プログラムコードに従って動作するCPUをさらに備え、少なくとも前記発振部及び前記選択部が前記CPUと独立して動作することを特徴とする請求項3に記載の電子機器。前記CPUは、当該電子機器の動作モードを、通常の消費電力で動作する通常モード及びこの通常モードよりも消費電力を低減するスタンバイモードの間で切り換える機能を有し、前記発音部、前記各発振部、及び前記選択部は、当該電子機器が前記通常モードで動作しているとき及び前記スタンバイモードで動作しているときの双方において動作することを特徴とする請求項4に記載の電子機器。前記選択部は、前記各発振部毎に設けられ、対応する前記発振部にて生成される信号が入力されるとともに、開放時に同信号を前記発音部に入力する複数のゲートと、入力される動作クロックに合せてこれら各ゲートを順次開放するシフトレジスタと、を備えていることを特徴とする請求項3乃至5のうちいずれか1に記載の電子機器。上記のように害虫の嫌う周波数の音を発生させても、やがて害虫がその音に慣れて効果が薄れる場合がある。また、上記のような音は、電子機器が備えるCPUCentralProcessingUnitから音源となるクロックを出力し、このクロックに基づいて発生させることが一般的であるが、この場合、電子機器がスタンバイモードに移行するなどしてCPUが動作を停止している際には音を出せないとの問題が生じる。このような事情から、音を用いた防虫の効果を向上させ、より強力に害虫から電子機器を保護するための手段を講じる必要があった。上記課題を解決すべく、一実施形態における虫忌避回路は、入力される信号の周波数で音を発する発音部と、虫が嫌う音の周波数帯域内で定められた異なる周波数の信号をそれぞれ生成する複数の発振部と、これら各発振部にて生成される信号から順次1つの信号を選択して前記発音部に出力する選択部と、を備えている。以下、一実施形態について図面を参照しながら説明する。図1は、本実施形態における電子機器1の制御回路を示すブロック図である。この電子機器1は、例えばパーソナルコンピュータ、所定の業務に特化した事務用コンピュータ、ファクシミリ装置、複合機、飲食店において客の注文内容を印刷した伝票を発行するキッチンプリンタ、各種店舗で会計業務に使用されるPOSPointOfSales端末やECRElectricCashRegister、あるいは携帯電話端末等の各種電子機器のいずれであってもよい。電子機器1は、制御の中枢として機能するCPU2を備えている。このCPU2には、チップセット3を介してROMReadOnlyMemoryやRAMRandomAccessMemoryで構成されるメモリ4、音声を発するブザー6に接続された増幅AMP回路5、および、図示せぬ各種デバイスが接続されている。上記各種デバイスには、例えばLCDLiquidCrystalDisplay等の表示デバイス、キーボードやマウス等の入力デバイス、外部の機器と通信する通信デバイス、および各種オンボードデバイス等が含まれる。メモリ4には、電子機器1に種々の動作を実現させるためのプログラムコードが記憶されている。CPU2は、メモリ4に記憶された上記プログラムコードに従って演算処理を行い、チップセット3に接続された上記各デバイスを制御する。CPU2は、上記入力デバイスの操作時等に所定周波数の音声信号をチップセット3を介して増幅回路5に出力する。この信号は、増幅回路5にて増幅された後にブザー6に供給され、ブザー6が入力された信号に応じた音声を発生させる。また、本実施形態におけるCPU2は、電子機器1の動作モードを、通常の消費電力で動作する通常モード、および、この通常モードよりも消費電力を低減するスタンバイモードレジュームモードの間で切り換える機能を有する。スタンバイモードは、例えば現在の作業を中断してその作業状態をメモリ4に保存し、上記表示デバイス等への電源供給を停止したり通常よりも低スペックで使用するなどして、電子機器1の消費電力を通常モードでの稼動時よりも低減させるモードである。このスタンバイモードにおいては、CPU2自身も動作を停止する。但し、保存した作業状態を保護すべく、メモリ4への電源供給は停止させない。また、メモリ4への電源供給を停止する場合は、図示しないハードディスク等に保存するよう構成しても良い。本実施形態では、電子機器1に電源が投入された直後において動作モードが通常モードに設定される。その後、上記入力デバイス等から最後の入力がなされたときから予め定められた時間が経過すると、CPU2は、電子機器1の動作モードをスタンバイモードに切り換える。その後、スタンバイモードにおいて上記入力デバイスが操作され、何らかの入力がなされると、CPU2が動作を再開する。このときCPU2は、電子機器1の動作モードをスタンバイモードから通常モードに切り換え、メモリ4に保存された作業状態を読み出して中断前の処理を再開する。但し、通常モードからスタンバイモードへ、あるいはスタンバイモードから通常モードへ切り換えるタイミングは上記したものに限られず、他の事象をトリガとして各モード間の切り換えが行われる構成であってもよい。電子機器1は、CPU2、チップセット3、および上記各デバイスを含む制御系統の他に、同制御系統から独立した虫忌避回路10を備えている。本実施形態における虫忌避回路10は、6個の発振回路11a,11b,11c,11d,11e,11fと、6個のゲート12a,12b,12c,12d,12e,12fと、シフトレジスタ13と、発振回路14と、増幅AMP回路15と、ブザー16とを備えている。上記各発振回路11a~11fは、例えばシュミットインバータを利用した発振回路であり、図2に示した回路構成にて実現される。図示した回路は、シュミットインバータ21と、シュミットインバータ21の入力側に接続されるコンデンサ22と、シュミットインバータ21の出力をシュミットインバータ21の入力側に帰還させる帰還回路23と、この帰還回路23に設けられた抵抗24とを備えている。シュミットインバータ21は、入力電圧Vinの上昇時と下降時とで異なる閾値を用い、出力電圧VoutをHレベルとLレベルの間で切り換える。初期状態においては、コンデンサ22に電荷が溜まっておらず、コンデンサ22の両端の電圧は0Vになる。このとき、シュミットインバータ21の出力電圧VoutはHレベル≠0Vとなる。出力電圧VoutがHレベルのときには抵抗24を介してシュミットインバータ21の入力側に電流が流れるので、コンデンサ22に電荷が徐々に溜まり、その両端の電圧が上昇する。その後、シュミットインバータ21の入力電圧Vinが上昇時の閾値に到達すると、出力電圧VoutがLレベル=0Vに切り換わる。出力電圧VoutがLレベルになると、抵抗24を介してコンデンサ22が放電し、シュミットインバータ21の入力電圧Vinが徐序に下降する。その後、シュミットインバータ21の入力電圧Vinが下降時の閾値に到達すると、出力電圧VoutがHレベルに切り換わる。以上の動作が繰り返されることで、シュミットインバータ21の出力側から所定周波数の矩形波が得られる。このような発振回路においては、コンデンサ22の容量Cおよび抵抗24の抵抗係数Rによって、その発振周波数が定まる。本実施形態においては、上記容量Cおよび抵抗係数Rの値を調整することで、発振回路11aに20kHzの信号を生成させ、発振回路11bに21kHzの信号を生成させ、発振回路11cに22kHzの信号を生成させ、発振回路11dに23kHzの信号を生成させ、発振回路11eに24kHzの信号を生成させ、発振回路11fに25kHzの信号を生成させる場合を例示する。これら各周波数20kHz~25kHzは、いずれもゴキブリ等の害虫が嫌う音の周波数帯域に属し、かつ人間の可聴音域外の周波数である。発振回路11aにて生成された信号はゲート12aに入力され、発振回路11bにて生成された信号はゲート12bに入力され、発振回路11cにて生成された信号はゲート12cに入力され、発振回路11dにて生成された信号はゲート12dに入力され、発振回路11eにて生成された信号はゲート12eに入力され、発振回路11fにて生成された信号はゲート12fに入力される。発振回路14は、商用交流電源や電子機器1に内蔵されたバッテリ等から制御回路に電源が供給されているとき、当該動作電源にて駆動されて所定周波数の信号を生成し、この信号を動作クロックCKとしてシフトレジスタ13に供給する。シフトレジスタ13は、各ゲート12a~12fおよび発振回路14に接続されており、発振回路14から供給される動作クロックにて動作し、各ゲート12a~12fに対して開閉信号を出力する。各ゲート12a~12fは、シフトレジスタ13から入力される開閉信号がHレベルのときに開放し、各発振回路11a~11fのうち自身に接続されたものから入力される信号を通過させる。各ゲート12a~12fを通過した信号は、増幅回路15に入力される。増幅回路15は、各ゲート12a~12fを通過して入力される信号を増幅してブザー16に出力する。ブザー16は、増幅回路15から入力される信号に従って音を発生する。次に、虫忌避回路10の具体的な動作について説明する。図3は、シフトレジスタ13の動作を説明するためのブロック図である。シフトレジスタ13は、入力端子であるCK端子およびSI端子と、開閉信号の出力端子であるa,b,c,d,e,f端子とを備えている。発振回路14から供給される動作クロックは、シフトレジスタ13のCK端子に入力される。a端子はゲート12aに接続され、b端子はゲート12bに接続され、c端子はゲート12cに接続され、d端子はゲート12dに接続され、e端子はゲート12eに接続され、f端子はゲート12fに接続されている。また、SI端子には、f端子の出力線が接続されている。図4は、a~f端子の出力の経時変化を示すシーケンス図である。発振回路14から動作クロックの供給が開始されたとき、シフトレジスタ13は先ずa端子からの出力をHレベルに立ち上げる。このとき、ゲート12aが開放され、発振回路11aから出力された信号がゲート12aを通過する。ゲート12aを通過した信号は、増幅回路15にて増幅された後にブザー16に供給され、ブザー16から20kHzの音が発せられる。a端子からの出力をHレベルに立ち上げた後、予め定められた待ち時間が経過したときに、シフトレジスタ13はa端子の出力をLレベルに立ち下げるとともに、b端子の出力をHレベルに立ち上げる。このとき、ゲート12bが開放され、発振回路11bから出力された信号がゲート12bを通過する。ゲート12bを通過した信号は、増幅回路15にて増幅された後にブザー16に供給され、ブザー16から21kHzの音が発せられる。b端子からの出力をHレベルに立ち上げた後、上記待ち時間が経過したときに、シフトレジスタ13はb端子の出力をLレベルに立ち下げるとともに、c端子の出力をHレベルに立ち上げる。このとき、ゲート12cが開放され、発振回路11cから出力された信号がゲート12cを通過する。ゲート12cを通過した信号は、増幅回路15にて増幅された後にブザー16に供給され、ブザー16から22kHzの音が発せられる。c端子からの出力をHレベルに立ち上げた後、上記待ち時間が経過したときに、シフトレジスタ13はc端子の出力をLレベルに立ち下げるとともに、d端子の出力をHレベルに立ち上げる。このとき、ゲート12dが開放され、発振回路11dから出力された信号がゲート12dを通過する。ゲート12dを通過した信号は、増幅回路15にて増幅された後にブザー16に供給され、ブザー16から23kHzの音が発せられる。d端子からの出力をHレベルに立ち上げた後、上記待ち時間が経過したときに、シフトレジスタ13はd端子の出力をLレベルに立ち下げるとともに、e端子の出力をHレベルに立ち上げる。このとき、ゲート12eが開放され、発振回路11eから出力された信号がゲート12eを通過する。ゲート12eを通過した信号は、増幅回路15にて増幅された後にブザー16に供給され、ブザー16から24kHzの音が発せられる。e端子からの出力をHレベルに立ち上げた後、上記待ち時間が経過したときに、シフトレジスタ13はe端子の出力をLレベルに立ち下げるとともに、f端子の出力をHレベルに立ち上げる。このとき、ゲート12fが開放され、発振回路11fから出力された信号がゲート12fを通過する。ゲート12fを通過した信号は、増幅回路15にて増幅された後にブザー16に供給され、ブザー16から25kHzの音が発せられる。f端子の出力がHレベルに立ち上がると、SI端子の入力がHレベルに立ち上がることになる。このときシフトレジスタ13は、上記待ち時間の経過を待って動作をリセットする。すなわち、f端子の出力がHレベルに立ち上がった後、上記待ち時間が経過したときにf端子の出力をLレベルに立ち下げ、a端子の出力をHレベルに立ち上げる。このように、シフトレジスタ13は、動作クロックが供給されている間、a~f端子から出力される開閉信号を順次Hレベルに立ち上げていく。その結果、各発振回路11a~11fにて生成される信号の周波数に応じた音がブザー16から順次発せられる。なお、電子機器1の動作モードが通常モードおよびスタンバイモードのいずれに設定されている場合であっても、虫忌避回路10には電源が供給される。したがって、虫忌避回路10は、電子機器1が通常モードおよびスタンバイモードのいずれで動作しているときであっても、20kHz~25kHzの音を順次発し続ける。以上説明したように、本実施形態における虫忌避回路10は、それぞれ異なる周波数の信号を生成する発振回路11a~11fを備えており、各ゲート12a~12fおよびシフトレジスタ13により各発振回路11a~11fにて生成される信号から順次1つの信号を選択して増幅回路15に出力し、その周波数に応じた音をブザー16に発生させる。このような構成であれば、ブザー16から発せられる音の周波数が経時的に変化するため、害虫がブザー16から発せられる音に慣れにくくなる。したがって、単一の周波数で音を発生させる場合よりも強力に害虫の侵入等から電子機器1を保護できる。より具体的には、各ゲート12a~12fおよびシフトレジスタ13によって各発振回路11a~11fから出力される信号から順次1つの信号が選択され、増幅回路15に出力される。すなわち、虫忌避回路10は、CPU2やチップセット3等からなる主制御系統の制御を受けずに動作する。このような構成であれば、CPU2が動作を停止している場合であっても、害虫の嫌う音を発生させることができる。また、通常モードでの動作時においても、CPU2に処理負担を掛けることなく害虫の嫌う音を発生させることができる。特にスタンバイモードでの動作時には、CPU2が動作を停止しているがメモリ4等には電源が供給されているため、その発熱により電子機器1内が温暖化されて、通常モードでの動作時と同様に害虫が寄り付き易い。しかし、虫忌避回路10は通常モードおよびスタンバイモードの双方において動作するため、動作モードに関係なく防虫性能を発揮できる。なお、上記実施形態にて開示した構成は、種々の態様にて変形実施可能である。具体的な変形例としては、例えば次のようなものがある。上記実施形態では、6つのシュミットインバータを利用した発振回路11a~11fに、それぞれ20kHz~25kHzの信号を生成させる場合を例示した。しかしながら、より多数あるいは少数の発振回路にて増幅回路15に供給する信号を生成させてもよい。発振回路の数を変更する場合には、それに合せて増幅回路15との間に介在させるゲートの数やシフトレジスタ13の構成を変更させればよい。また、各発振回路に他の周波数の信号を生成させてもよい。各発振回路に生成させる信号の周波数は、忌避したい害虫の種類等を考慮して好適な防虫効果が得られる値に適宜設定すればよい。また、図2に示したもの以外の発振回路を利用してもよい。他の発振回路としては、例えばハートレー型の発振回路や、コルピッツ型の発振回路など、種々のものを利用できる。上記実施形態では、CPU2やチップセット3を含む主制御系統にて使用される増幅回路5およびブザー6と、虫忌避回路10にて使用される増幅回路15およびブザー16とを別々に設ける場合を例示した。しかしながら、主制御系統および虫忌避回路10にて1つの増幅回路およびブザーを共用してもよい。また、虫忌避回路10への電源供給専用のバッテリを設け、このバッテリの電力を利用して虫忌避回路10を動作させてもよい。このような構成であれば、例えば電子機器1への電源供給が停止した後であっても虫忌避回路10が動作を継続できる。また、虫忌避回路10を電子機器に搭載せずに使用することも可能である。この場合には、上記のようなバッテリから虫忌避回路10に電源を供給すればよい。本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。"