"光電変換により信号を生成する画素と、前記画素に基づく信号を、時間に対して変化する参照信号と比較する比較回路と、前記画素に基づく信号と前記参照信号との大小関係が逆転するまでの間にカウント動作を行うカウンタ回路と、前記画素に基づく信号のレベルに応じて、前記参照信号の時間に対する変化率を設定する選択回路とを有することを特徴とする撮像装置。さらに、前記画素から出力された信号を増幅する増幅回路を有し、前記増幅回路で増幅された信号を前記画素に基づく信号とすることを特徴とする請求項1記載の撮像装置。前記比較回路は、前記画素に基づく信号と基準信号との信号レベルを比較し、前記選択回路は、前記比較回路による信号レベルの比較結果に応じて前記参照信号の時間に対する変化率を設定することを特徴とする請求項1又は2記載の撮像装置。さらに、前記画素に基づく信号のレベルを判定する信号レベル判定回路を有し、前記選択回路は、前記信号レベル判定回路の判定結果に応じて前記参照信号の時間に対する変化率を設定することを特徴とする請求項1又は2記載の撮像装置。前記選択回路は、前記画素に基づく信号が前記基準信号より大きいときには第1の参照信号を選択し、前記画素の信号が前記基準信号より小さいときには前記第1の参照信号より時間に対する変化率が小さい第2の参照信号を選択することを特徴とする請求項3記載の撮像装置。さらに、前記参照信号を生成する参照信号発生回路と、前記参照信号発生回路により生成された参照信号を減衰させるアッテネータとを有することを特徴とする請求項1~5のいずれか1項に記載の撮像装置。前記画素、前記選択回路、前記比較回路及び前記カウンタ回路は、撮像素子内に設けられ、前記撮像素子は、前記カウンタ回路の計数値のうちの少なくとも時間に対する変化率が最も大きい参照信号に対応する計数値をビットシフトするビットシフト部を有することを特徴とする請求項1~6のいずれか1項に記載の撮像装置。前記画素、前記選択回路、前記比較回路及び前記カウンタ回路は、撮像素子内に設けられ、さらに、前記撮像素子の外部に設けられ、前記カウンタ回路の計数値のうちの少なくとも時間に対する変化率が最も大きい参照信号に対応する計数値をビットシフトするビットシフト部を有することを特徴とする請求項1~6のいずれか1項に記載の撮像装置。さらに、制御信号に応じて、前記ビットシフト部によりビットシフトされたデータのビット数を減らすビット数調整部を有する請求項7又は8記載の撮像装置。前記カウンタ回路の計数値は、前記画素の信号のレベルを示すフラグと共に出力されることを特徴とする請求項1~9のいずれか1項に記載の撮像装置。さらに、行列状に配列された複数の前記画素を有し、前記比較回路を前記複数の画素の各列に有することを特徴とする請求項1~10のいずれか1項に記載の撮像装置。光電変換により信号を生成する複数の画素を含む画素部を有する撮像装置の駆動方法であって、前記画素に基づく信号のレベルを判定する判定ステップと、前記判定ステップの判定結果に基づいて参照信号を設定する設定ステップと、前記設定ステップで設定された前記参照信号と前記画素に基づく信号とを比較する比較ステップと、前記比較ステップで、前記画素に基づく信号と前記参照信号との大小関係が逆転するまでの間にカウント動作を行うカウントステップとを有することを特徴とする撮像装置の駆動方法。特許文献1の技術は、複数の比較器を利用しているので、比較器を構成する素子の製造バラツキ等により応答速度が異なり、AD変換データに誤差を生じる課題がある。また、回路面積や消費電力が大きくなる難点もある。本発明の目的は、高分解能の画素信号のデジタルデータを生成することができる撮像装置及びその駆動方法を提供することである。本発明の撮像装置は、光電変換により信号を生成する画素と、前記画素に基づく信号を、時間に対して変化する参照信号と比較する比較回路と、前記画素に基づく信号と前記参照信号との大小関係が逆転するまでの間にカウント動作を行うカウンタ回路と、前記画素に基づく信号のレベルに応じて、前記参照信号の時間に対する変化率を設定する選択回路とを有することを特徴とする。画素に基づく信号のレベルに応じて参照信号の時間に対する変化率を設定するので、高分解能の画素信号のデジタルデータを得ることができる。第1の実施形態図1は、本発明の第1の実施形態による撮像素子100の概略構成図である。100はCMOSイメージセンサと呼称される撮像素子であり、受光した被写体像を光電変換し、その電気信号をデジタル信号として出力する。撮像素子100は、画素部10、垂直走査回路15、増幅部20、ランプ信号発生回路参照信号発生回路25、比較部30、カウンタ部40、メモリ部50、出力回路60、水平走査回路65、タイミング発生回路TG70を有する。画素部10は、2次元行列状に配置された複数の画素10-1を有する。画素10-1は、光電変換により画素信号を出力する。垂直走査回路15は、駆動パルスX-1,X-2,を画素部10に出力する。増幅部20は、画素部10からの画素信号を増幅する。ランプ信号発生回路25は、画素信号との比較信号として、時間に対して変化するランプ信号参照信号を生成する。比較部30は、増幅部20により増幅された画素信号とランプ信号とを比較する。カウンタ部40は、比較部30が比較結果を出力するまでカウントする。メモリ部50は、カウンタ部40のカウントデータを保持し、保持データのビットシフト及び演算を行う。水平走査回路65は、水平走査により、メモリ部50からのデータを出力回路60へ転送する。タイミング発生回路70は、上記回路ブロックをそれぞれタイミング制御する。画素部10は複数の画素10-1がエリア上に配置されているが、図1では簡略して4画素のみを図示している。各画素10-1の行は垂直走査回路15からの駆動パルスX-1,X-2により順次駆動され、各画素10-1のリセット信号基準信号と光電変換信号である有効信号は垂直出力線V-1~V-nを経て増幅部20へ導かれる。増幅部20からメモリ部50までは垂直出力線V-1~V-n毎に各回路が設けられている。増幅部20の各増幅回路20-1は画素10-1からの信号を単に増幅する機能のみであっても良いし、有効信号からリセット信号の差分処理を行うCDS処理機能を有しても良い。増幅器部20にCDS処理機能を設けない場合は比較部30の入力部でCDS処理を行う。また、増幅部20は必須ではないが増幅することによって、比較部30で発生するノイズの影響が小さくなる効果がある。比較部30は、増幅部20からの画素列に対応した比較回路30-1と、複数のランプ信号からの一つを選択する選択回路30-2とを有する。比較部30は、まず、増幅回路20-1からの画素信号の振幅が画素信号のSN比を考慮して設定した比較基準信号より大きいか、小さいかを判定し、その結果に応じて画素信号と比較するランプ信号を選択し、比較処理を行う。各比較回路30-1は入力された信号振幅の判定結果により、選択された一つのランプ信号と比較された比較結果である反転信号を出力する。比較部30では画素信号とランプ信号を比較し、カウンタ部40では、ランプ信号の立ち上がりから出力信号が反転するまでのカウンタクロックを計数し、その計数結果がAD変換データとして、メモリ部50のメモリ回路50-1に保持される。メモリ回路50-1はリセット信号のAD変換データと、有効信号のAD変換データとをビットシフトあるいは演算してビット数を増加し、水平走査回路65からの走査パルスにより出力回路60へ転送する。以上述べたように、撮像素子100は、1個の比較回路30-1で画素信号の振幅に応じて、ランプ信号と比較するので少ないビット数のAD変換処理で多ビット数のAD変換データを取得できる効果がある。図2は、図1の撮像素子100の動作原理を説明するための画素信号のSN比説明図である。図2の横軸は画素10-1への入射光量、縦軸は入射光量に応じて光電変換された信号レベルをLOG表示している。実線201は信号であり、仮に信号レベル1Vを光電荷N=10000個とする。破線202は光ショットノイズであり、ノイズ量は良く知られているように√Nで表される。破線203はCDS後の画素系ノイズ増幅器に起因するノイズを含む。AD変換に起因するノイズは含めていないである。仮に画素系ノイズ203を0.2mVとすれば、信号レベル1Vと画素系ノイズ0.2mVの比であるSN比は74dBとなる。このSN比をカバーしてAD変換するためには、量子化ビット誤差を考慮すると14ビット程度の分解能が必要となる。高分解能になればなるほどカウンタ期間が増すために、AD変換時間を要して、撮像素子としては信号読み出しが低速となり、結局、高速撮影が出来なくなる。そこで、本実施形態は、AD変換ビット数を少なくして高速読み出しを達成する。例えば、大振幅信号レベルを仮に1Vとした場合では光ショットノイズ202が大きいので、仮に大振幅信号レベルが電荷10000個である場合に、光ショットノイズは100個として、そのSN比は40dBである。また、小振幅信号レベルを仮に10mVとした場合では、そのSN比は20dBである。即ち、信号レベルのどの点でも40dB強のSN比を確保する分解能であれば良いことが分かる。図2では、信号1Vの1/164ビット相当である62.5mVを境界に大振幅信号ADHと小振幅信号ADLに分けて10ビットのAD変換を考える。信号振幅1V対するAD変換の分解能を2点鎖線204で表し、信号振幅62.5mVに対するAD変換の分解能を1点鎖線205で表している。そうすると、2つのAD変換はともに10ビットのAD変換精度でありながら、光ショットノイズ202に量子化誤差を考慮しても、AD分解能が小さいことを示している。この2つのAD変換データをビットシフトすることで、10ビットAD変換器で14ビット精度のAD変換データが得られることになる。大振幅信号に対する変換と小振幅信号に対する変換とは、それぞれ10ビットで行うが、この変換時に供給されるランプ信号の傾き、すなわち参照信号の時間に対する変化率、の比を16にすることは、24=16で4ビット分の分解能の変化に相当する。このような関係の両者を合成することで、1Vの信号範囲に対して14ビットの分解能を出している。ここで、大振幅信号の変換について考える。本実施形態では、信号振幅の最大値1Vの1/16を境に大振幅信号か否かを判定する。これが1000mV/16=62.5mVになる。したがって、判定の境界は、62.5mVである。一方、小振幅信号の変換では、境界となっている62.5mVまでの小振幅信号を、大振幅信号に対するランプ信号の1/16の傾きのランプ信号でAD変換を行う。そのため、小振幅信号のAD変換の分解能205は、大振幅信号のAD変換の分解能204の1/16となる。したがって、信号振幅62.5mVに対する10ビットのAD変換の分解能は、62.5mV/1024≒0.0612mVになる。この0.0612mVという分解能は、上記の画素系ノイズ203の0.2mVという値に対して十分に小さな値である。なお、境界となっている62.5mVの信号は、大振幅信号又は小振幅信号のいずれとして取り扱ってもよい。図3は、本実施形態に係る複数のランプ信号の説明図である。図3はランプ信号の時間変化である傾きを示している。図2の62.5mV以上の信号振幅に対しては第1のランプ信号第1の参照信号VHを使い、62.5mV未満の信号に対しては第2のランプ信号第2の参照信号VLを使う。第2のランプ信号は、第1のランプ信号VHより傾き時間に対する変化率が小さい。ランプ信号VHとVLの傾き比は16としている。傾き比を16に設定すると、4ビット分の分解能を増すことが出来る。上記両方のAD変換回路は10ビット変換及び同一最長変換期間であるので、カウンタクロックは同じクロック周波数になる。もし、傾き比を8に設定すると3ビット分の分解能を増すことが出来る。図2では小振幅信号のAD変換分解能はシステムノイズより十分に小さいので9ビットでも良い。この場合、カウンタの最大クロック周波数fmaxは変換期間を短くするために10ビットAD変換に割り当てられるので、9ビットAD変換回路のカウンタクロックは1/2×fmaxとなる。ランプ信号の傾き比と、AD変換回路の分解能は画素の飽和電荷数や、システムノイズ、撮像素子100として必要な分解能等から決まる。異なる傾きのランプ信号VH及びVLの傾き比は2の倍数であることが好ましい。また、ランプ信号VH及びVLに対して、カウンタ部40は、同じ周波数のカウンタクロックでカウントしてもよいし、異なる周波数のカウンタクロックでカウントしてもよい。図4は、本発明の第1の実施形態の比較回路30-1の入出力回路との接続を説明するAD変換部のブロック図であり、図1と同じ機能のブロックは同一符号とし、説明は省略する。AD変換部は、光電変換されたアナログ信号を高速にデジタル信号に変換することができる。次に、本実施形態の説明を容易にするために、AD変換器を持たない撮像装置の構成例とその動作を説明する。図11は、撮像素子内の画素部210及び増幅回路220-1の構成例を示す図であり、比較部30、カウンタ部40及びメモリ部50を省略した図である。CDS回路119は、増幅回路220-1の後段に設けられる。画素部210は、複数列かつ複数行に配列された複数の画素210-1を含んで構成される。図11において、左から数えて奇数列目の画素から出力される信号は、画素部210の下方に配置された読み出し回路によって読み出される。一方、左から数えて偶数列目の画素から出力される信号は、画素部210の上方に配置される不図示の読み出し回路によって読み出される。このように、読み出し回路を交互に設けることで、読み出し回路をレイアウトする際に画素部210の2列分の面積を用いることができる。図12は、1つの画素210-1の回路図である。転送スイッチ102は、転送パルスPTXによって駆動される。リセットスイッチ103は、リセットパルスPRESによって駆動される。行選択スイッチ105は、行選択パルスPSELによって駆動される。PTXは、PTX1~nnは、行数を代表する標記である。PRESは、PRES1~nを代表する標記である。PSELは、PSEL1~nを代表する標記である。図13は、図11に示す撮像素子の動作例を示すタイミング図である。以下、図11~図13を参照しながら撮像素子の動作例を説明する。読み出し動作に先立って、設定された露光時間で撮像素子が露光され、フォトダイオード101に光電荷が蓄積される。以下の説明は、垂直走査回路215が出力するPRES1、PTX1、PSEL1によって駆動される行が選択されているものとする。まず、画素リセットパルスPRESがハイレベルからローレベルとなり、増幅MOSFET104のゲート電極のリセットが解除される。このとき、該ゲート電極に接続された浮遊拡散部FDには、リセットを解除したことに対応する電位が保持される。続いて、行選択パルスPSELがハイレベルとなると、増幅MOSFET104と定電流源107によって形成されているソースフォロワ回路によって浮遊拡散部FDの電位に対応する出力が垂直出力線V-1に現れる。この状態でクランプパルスPC0Rがハイレベルに活性化されることによって、クランプスイッチ109がオンして可変増幅部131が電圧フォロワ状態となり、クランプ容量108の列アンプ側の電極が電圧VREFとほぼ等しくなる。その後、クランプパルスPC0Rがハイレベルからローレベルに非活性化され、垂直出力線V-1上の出力がクランプされる。続いて、蓄積パルスPTNがハイレベルに活性化され、増幅回路220-1のオフセット信号が転送ゲート110nを介して保持容量112nに記憶される。その後、転送パルスPTXがハイレベルに活性化されることによって転送スイッチ102が一定期間ハイレベルとなり、フォトダイオード101に蓄積された光電荷が増幅MOSFET104のゲート電極に転送される。ここでは、転送される電荷は電子であり、転送された電荷の量の絶対値をQ、浮遊拡散部FDの容量をCFDとすると、ゲート電位はQ/CFDだけ低下する。これに対応して、垂直出力線V-1の電位が変化する。ソースフォロワゲインをGsfとすると、フォトダイオード101からフローティングディフュージョン部FDに電荷を転送することによる垂直出力線V-1の電位Vvlの変化分ΔVvlは、1式で表される。ΔVvl=-QGsf/CFD1この電位変化ΔVvlは、演算増幅器120、クランプ容量108及び帰還容量121によって構成される可変増幅部131によって電圧増幅され、可変増幅部131の出力Vctは、2式で表される。Vct=VREFQGsf/CFDC0/Cf2ここで、C0は、クランプ容量108の容量、Cfは、感度切り替えパルスx1、x2、x4が活性化されたときにそれぞれ選択される帰還容量121a、121b、121cの容量値を示している。例えば、C0=1pFである。帰還容量121aが選択されたときは、Cf=1pF、帰還容量121bが選択されたときは、Cf=0.5pF、帰還容量121cが選択されたときは、Cf=0.25pFである。-C0/Cfで表される電圧増幅率は、それぞれ-1倍、-2倍、-4倍となっている。すなわち、演算増幅器120に対して負帰還をかけている系において、複数の帰還容量121a~cのいずれを選択するかを切り替えることで、CfとC0との分圧比で決まる帰還係数を変化させ、電圧増幅率を切り替えることができる。なお、電圧増幅率に負の符号がついているのは、反転増幅回路であることを示している。転送パルスPTXがローレベルになった後に蓄積パルスPTSがハイレベルになり、このときの増幅回路220-1から出力されているレベルが転送ゲート110sを介して保持容量112sに蓄積される。続いて、水平走査回路65が発生する走査パルスCOLSEL1、COLSEL2、によって列選択スイッチ114s及び114nが順番にオンにされる。すると、保持容量112sに蓄積されている信号は列の順番に水平出力線116sに出力され、保持容量112nに蓄積されている信号は列の順番に水平出力線116nに出力される。複数列の信号対は、順番に水平出力線116s及び116nに出力される。差分処理部118は、水平出力線116s及び116nに出力された各列の信号対の差分を出力する。これにより、保持容量112sに保持された信号に含まれるノイズ成分を低減することができる。図5は、本実施形態の撮像素子100の駆動方法を示すタイミング図であり、特に図4のAD変換部のタイミング図である。以下、図4と図5を参照し、AD変換動作を説明する。図5において、期間Tadが画素から読み出されたアナログ信号VaのN信号及びS信号のAD変換期間であり、期間TdataはAD変換データ転送期間である。期間Tadの中で、期間Tdが画素からのN信号のN信号AD変換期間で、そのための比較信号がランプ信号VRである。期間TjがS信号の信号レベル判定期間であり、そのための比較信号が基準信号VREFである。また、期間TuがS信号AD変換期間で、そのための比較信号がランプ信号VHあるいはランプ信号VLである。増幅回路20-1の出力信号Vaは、主に図示のようなN信号レベルとS信号レベルとを取り、比較回路30-1の入力端子へ導かれる。比較回路30-1のもう一方の入力端子には信号Vaの比較信号であるランプ信号VRAMPが入力される。以下の説明におけるN信号とは、比較部30よりも前にCDS回路を備える場合には、図13で信号PTNによってサンプリングされる信号に相当する。一方、CDS回路を持たない場合には、フローティングディフュージョン部をリセットしたことに対応して垂直信号線に出力される信号に相当する。同様に、以下の説明におけるS信号とは、比較部30よりも前にCDS回路を備える場合には、図13で信号PTSによってサンプリングされる信号に相当する。一方、CDS回路を持たない場合には、フォトダイオードで発生した電荷をフローティングディフュージョン部に転送したことによって垂直信号線に出力される信号に相当する。ランプ信号発生回路25は、タイミング発生回路70の制御信号CNT2に制御されて、ランプ信号VH/基準信号VREFとランプ信号VL/ランプ信号VRを生成する。ランプ信号VHは傾きが大きい上位ビット用のランプ信号であり、ランプ信号VLは傾きが小さい下位ビット用のランプ信号である。また、基準信号VREFはS信号レベルを判定するための比較基準信号であり、ランプ信号VRはN信号と比較するランプ信号である。これら4種のランプ信号は、タイミング発生回路70の制御信号CNT1により制御される選択回路30-2により選択され、比較回路30-1へ入力される。また、タイミング発生回路70は、制御信号CNT2によりランプ信号発生回路25を制御する。比較回路30-1は、N信号AD変換期間TdでN信号とランプ信号VRとを比較し、ランプ信号VRが変化を開始してからN信号との大小関係が逆転するまでの期間がTrであるとする。カウンタ回路40-1はその期間Trにカウントし、メモリ回路50-1はその計数値をN信号データとして保持する。ランプ信号VRはランプ信号VLと同じ傾きである。同じ傾きにすることで、高分解能なN信号AD変換データを得ることが出来る。次に、比較回路30-1は、S信号レベル判定期間TjでS信号と基準信号VREFとの信号レベルを比較する。図示の例では、S信号レベル判定期間Tjに、比較回路30-1は、S信号が基準信号VREFより大きい比較結果を表すハイレベルの選択信号SELを選択回路30-2に出力する。その結果、選択回路30-2は、S信号AD変換期間Tuでは傾きが大きいランプ信号VHを選択し、比較回路30-1へ出力する。比較回路30-1は、S信号とランプ信号VHとを比較し、両者の大小関係が逆転するまでの期間Tsにカウンタ回路40-1はカウント動作を行う。メモリ回路50-1は、その計数値をS信号AD変換データとして保持する。もし、S信号レベル判定期間Tjに比較回路30-1の出力が逆転しなければ、選択信号SELはローレベルであり、S信号レベルは基準信号VREFより小さいという比較結果を表し、選択回路30-2はランプ信号として傾きが小さいランプ信号VLを選択する。その場合、比較回路30-1は、S信号とランプ信号VLとを比較する。選択回路30-2は、増幅部20により増幅されたS信号のレベルに応じて異なる傾きのランプ信号VH又はVLを選択する。すなわち、選択回路30-2は、画素に基づくS信号のレベルに応じて、ランプ信号の時間に対する変化率を設定する。比較回路30-1は、選択回路30-2により選択されたランプ信号と増幅部20により増幅されたS信号とを比較する。カウンタ回路40-1は、ランプ信号の変化の開始から、比較回路30-1が、S信号とランプ信号との大小関係が逆転したことを示す信号を出力するまでカウントする。図5において、ランプ信号VRとランプ信号VLは、先に述べたように同じ傾きである。N信号AD変換期間Tdでランプ信号VRはN信号と比較されるが、N信号はS信号の基準信号でもあるので、高精度が必要である。ランプ信号VRは、下位ビットを生成するランプ信号VLと同じ傾きであるので、同一のランプ信号発生回路25を利用できるメリットがある。カウンタ回路40-1のカウント結果はメモリ部50に記憶される。メモリ部50は、S信号AD変換データからN信号AD変換データを減算する。減算されたデータは、水平走査回路65の制御により、メモリ部50から出力回路60へ転送される。この差分処理により、増幅回路20-1のオフセットバラツキや比較回路30-1の応答速度等のバラツキによるAD変換誤差が除去される。ランプ信号VLを用いてAD変換されたS信号のAD変換データはN信号AD変換データとの差分が行われる。これに対して、ランプ信号VHを用いてAD変換されたS信号AD変換データは、N信号AD変換データとはランプ信号の傾きが異なるので4ビット分、ビットシフトされ、N信号AD変換データとの差分が行われる。N信号の電位変動の主因は画素をリセットした時のN信号、増幅回路20-1のオフセット、比較回路30-1の初期設定時の変動成分~数十mVである。N信号と増幅回路20-1のオフセット成分は比較回路30-1の前段でのCDS処理により低減されるが、比較回路30-1の変動成分がN信号AD変換データと考えて良い。差分処理の結果、N信号は低減される。大振幅信号のAD変換データは14ビットになるが、図6の説明では下位4ビット4LSBは光ショットノイズ202図2より小さいのでダミーデータとすることができる。図4の増幅回路20-1のゲインは、画素部10からの画素信号が図2で説明した信号201とすれば、1である。しかし、後述の図10で説明する撮像システムには、撮影環境に適した感度設定がある。例えば、感度設定が16倍の場合は、図2の信号レベル62.5mVを1Vに増幅して比較回路30-1に入力することになる。この時、AD変換に必要なSN比は、大振幅信号をランプ信号VHと比較する10ビットAD変換の分解能で十分である。従って、感度設定が16倍以上であれば、選択回路30-2は、タイミング発生回路70からの制御信号CONT1によりランプ信号VHを選択し、比較回路30-1に出力するように制御しても良い。画素部10のSN比は画素部10の開口面積の影響が大きいので、開口面積によってランプ信号VHとランプ信号VLの傾き比や、上記のランプ信号VHを選択するための感度設定が変わってくる。図6は、本実施形態のAD変換データのビットシフト部の説明図である。例えば、メモリ回路50-1内のビットシフト部がビットシフト処理を行う。ここでのAD変換データは、S信号をAD変換したデータからN信号をAD変換したデータを減算したデータとして記載している。図6Aは、S信号が比較基準信号本実施形態では62.5mVより大きい場合であり、AD変換データは傾きが大きいランプ信号VHとの比較結果である。AD変換データD0~D9は、4ビットシフトされ、AD変換データDa4~Da13として出力される。この場合、データDa3以下の下位ビットは、光ショットノイズ202より小さいのでローレベルのデータが出力される。図6Bは、S信号が比較基準信号より小さい場合であり、AD変換データは傾きが小さいランプ信号VLとの比較結果である。AD変換データD0~D9は、ビットシフトされず、そのままAD変換データDa0~Da9として出力される。この場合、データDa9までの信号振幅をAD変換したので、データDa10以上の上位ビットにハイレベルは存在しないので、データDa10~Da13をローレベルとする。なお、傾きの異なるランプ信号は、3種類以上であってもよい。ビットシフト部は、少なくとも傾きが最も大きいランプ信号に対応するデータD0~D9をビットシフトする。本実施形態では、このように、S信号の振幅が62.5mVを境界にランプ信号の傾きを変えているので、S信号の振幅が62.5mV以上の場合に、AD変換された10ビットのAD変換データD0~D9を4ビットシフトさせる。これにより、14ビットのAD変換データDa0~Da13を取得出来たことになる。また、本実施形態では、ランプ信号の切り替えを信号レベル62.5mVと説明したが、65mVでも70mVでも良い。即ち、S信号は、必ずランプ信号VH又はランプ信号VLと比較され、AD変換データが取得できるからである。この場合、光ショットノイズ202とAD変換データの分解能の差が異なるが、AD変換の分解能は光ショットノイズ202より小さいので問題にはならない。この様に、AD変換精度に対して、切り替え信号レベルの判定はAD変換精度以下にする必要はなく、低精度でも良い。上述のビットシフト部は、カウンタ部40からのデータをメモリ部50に保持する時、メモリ部50から出力回路60へ転送する時、出力回路60から撮像素子100の外部へ出力する時等の撮像素子内に設けることができる。また、ビットシフト部は、撮像素子100の外部例えば図10の映像信号処理回路部830に設けても良い。この際、比較基準信号に対する信号判定レベル選択信号SELを認識するフラグデータをAD変換データに追加すれば、どのようなビットシフト方法にも対応が容易となる。カウンタ部40が出力するAD変換データD0~D9は、S信号のレベルを示すフラグデータと共に出力される。第2の実施形態図7は、本発明の第2の実施形態によるAD変換部のブロック図である。本実施形態は、信号レベルの判定を信号レベル判定回路選択回路30-3で行う。以下、本実施形態が第1の実施形態と異なる点を説明する。図6のビットシフトの説明で述べたように、ランプ信号切り替え判定は低精度で良いので、必ずしも比較回路30-1で判定を行う必要はなく、信号レベル判定回路30-3で判定しても良い。この場合、ランプ信号発生回路25は、ランプ信号VHとランプ信号VL/ランプ信号VRを選択回路30-2に出力する。信号レベル判定回路30-3は、S信号が基準信号VREFより大きいときにはハイレベルの判定信号SEL2を選択回路30-2に出力し、選択回路30-2はハイレベルの判定信号SEL2を基にランプ信号VHを比較回路30-1に出力する。これに対し、信号レベル判定回路30-3は、S信号が基準信号VREFより小さいときにはローレベルの判定信号SEL2を選択回路30-2に出力し、選択回路30-2はローレベルの判定信号SEL2を基にランプ信号VLを比較回路30-1に出力する。本実施形態のランプ信号VRAMPには、基準信号VREFは必要ない。また、ランプ信号発生回路25でランプ信号VREFを生成しないのでランプ信号発生回路25を簡単化出来る。第3の実施形態図8は、本発明の第3の実施形態によるAD変換部のブロック図である。以下、本実施形態が第2の実施形態と異なる点を説明する。本実施形態では、ランプ信号発生回路25は、ランプ信号VHを生成してアッテネータ30-4に出力する。アッテネータ30-4は、ランプ信号生成回路25により生成されたランプ信号VHを減衰させることにより、異なる傾きのランプ信号VL及びランプ信号VRを生成する。アッテネータ30-4は、制御信号CONT1及び判定信号SEL2又は選択信号SELに応じて、ランプ信号VH、ランプ信号VL又はランプ信号VRを比較回路30-1に出力する。アッテネータ30-4を設けることにより、ランプ信号発生回路25からアッテネータ30-4への配線数を半減することが出来る効果がある。図9は、本実施形態のAD変換データのビット数調整部のブロック図である。ビット数調整部は、出力バッファを有する。第1~第3の実施形態の説明では、10ビットのAD変換データD0~D9を14ビットのAD変換データDa0~Da13にビットシフトして高分解能を達成した。しかし、撮像素子100の用途によっては、低分解能や低消費電力が要求される場合がある。暗い被写体を撮像して、画素信号を増幅した場合、光ショットノイズやシステムノイズが大きくなり、信号のSN比が悪化する。この場合は、AD変換データとして12ビットあるいは10ビットでも良い。出力バッファは、電源電圧Vddの供給を受け、14ビットデータDa0~Da13をバッファリングして出力する。下位4ビットデータDa0~Da3の出力バッファは、制御信号Dcont2、Dcont4により、電源電圧Vddの供給を受ける。制御信号Dcont2、Dcont4により、下位4ビットデータDa0~Da3の出力バッファが電源電圧Vddを入力しない場合には、上位10ビットデータDa4~Da13の出力バッファが10ビットデータDa4~Da13を出力する。これに対して、制御信号Dcont2により、下位2ビットデータDa0及びDa1の出力バッファが電源電圧Vddを入力しない場合には、上位12ビットデータDa2~Da13の出力バッファが12ビットデータDa2~Da13を出力する。これにより、14ビット、12ビット又は10ビットのAD変換データを出力することができる。ビット数調整部は、制御信号Dcont2、Dcont4に応じて、図6のビットシフト部によりビットシフトされたデータのビット数を減らす。制御信号Dcont2、Dcont4により、AD変換データの利用ビット数及び消費電力を制御することができる。利用ビット数を制御することにより、撮像素子100の消費電力を低減し、また、図10の撮像システムの画像信号処理の消費電力を低減することが出来る効果がある。増幅部20の増幅率又は図10の撮像システムの感度設定に応じて、利用ビット数を制御することができる。第4の実施形態図10は、本発明の第4の実施形態による撮像システムの構成例を示す図である。撮像システム800は、例えば、光学部810、撮像素子100、映像信号処理回路部830、記録通信部840、タイミング制御回路部850、システムコントロール回路部860、及び再生表示部870を含む。撮像装置820は、撮像素子100及び映像信号処理回路部830を有する。撮像素子100は、上述の各実施形態で説明した撮像素子100が用いられる。レンズ等の光学系である光学部810は、被写体からの光を撮像素子100の、複数の画素が2次元状に配列された画素部10図1に結像させ、被写体の像を形成する。撮像素子100は、タイミング制御回路部850からの信号に基づくタイミングで、画素部10に結像された光に応じた信号を出力する。撮像素子100から出力された信号は、映像信号処理部である映像信号処理回路部830に入力され、映像信号処理回路部830が、プログラム等によって定められた方法に従って、入力された信号に対して図6のビットシフト処理等の信号処理を行う。映像信号処理回路部830での処理によって得られた信号は画像データとして記録通信部840に送られる。記録通信部840は、画像を形成するための信号を再生表示部870に送り、再生表示部870に動画や静止画像を再生表示させる。記録通信部840は、また、映像信号処理回路部830からの信号を受けて、システムコントロール回路部860と通信を行うほか、不図示の記録媒体に、画像を形成するための信号を記録する動作も行う。システムコントロール回路部860は、撮像システムの動作を統括的に制御するものであり、光学部810、タイミング制御回路部850、記録通信部840、及び再生表示部870の駆動を制御する。また、システムコントロール回路部860は、例えば記録媒体である不図示の記憶装置を備え、ここに撮像システムの動作を制御するのに必要なプログラム等が記録される。また、システムコントロール回路部860は、例えばユーザの操作に応じて駆動モードを切り替える信号を撮像システム内に供給する。具体的な例としては、読み出す行やリセットする行の変更、電子ズームに伴う画角の変更や、電子防振に伴う画角のずらし等である。タイミング制御回路部850は、制御部であるシステムコントロール回路部860による制御に基づいて撮像素子100及び映像信号処理回路部830の駆動タイミングを制御する。以上、第1~第4の実施形態では、AD変換する信号が大振幅信号か小振幅信号であるかを判定し、その判定された信号に適した傾きのランプ信号を、比較処理することでAD変換データを得、図6のビットシフト処理により多ビット化を達成する。暗い撮影環境では、露光条件にもよるが、S信号は小振幅信号になり易く、S信号を増幅して感度アップすることが考えられる。第1の実施形態では、増幅回路20-1で信号を増幅することで感度をアップさせることができる。画素部10からの信号を増幅せずに比較回路30-1へ入力する場合は、ランプ信号の傾きを変えて、結果的に感度アップを行うことができる。上記実施形態は、ランプ信号の傾きを一義的に決めるものではなく、求める感度アップに対応してランプ信号の傾きを変えることができ、例えば感度アップが2倍の場合は、ランプ信号の傾きを1/2に制御できる。なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。例えば、参照信号として、ランプ信号は時間に対してレベルが直線的に変化するものを説明したが、階段状に変化するものを用いても良い。"