半導体のウェーハと、前記ウェーハの第1の主側部上に形成されている第1の電気接点と、前記第1の電気接点と反対側の、前記ウェーハの第2の主側部上に形成されている第2の電気接点と、を具備する、バイポーラノンパンチスルー電力半導体デバイスであって、前記半導体のウェーハは、異なる導電型の複数の層を有する少なくとも2層の構造を具備し、前記少なくとも2層の構造は、第1の導電型のドリフト層26と、前記ドリフト層26の前記第1の主側部の方向で直接に接続され、且つ前記第1の電気接点に接触している、第2の導電型の第1の層と、を具備し、前記ウェーハ2は、内側領域22であって、前記第1と第2の主側部間で測定される一定のウェーハの厚さ23を有している、前記内側領域22と、終端領域24であって、前記内側領域22を囲んでおり、且つ少なくとも第1の主側部において、ウェーハの厚さ23が負のベベルで減少している、前記終端領域24と、を具備し、前記第1の層は、第1の層の深さまで延在し、前記第1の層の深さは、前記内側領域22内において前記第1の主側部が配置されている平面から測定され、前記ドリフト層は、ドリフト層の深さまで延在し、前記内側領域22内において、前記ドリフト層の深さは、前記内側領域22内において前記第1の主側部が配置されている平面から測定され、前記第2の導電型の第2の層は、前記第2の終端領域24において、第1の主側部上に配置され、前記第2の層は、第2の層の深さまで配置され、前記第2の層の深さは、前記内側領域22内において前記第1の主側部が配置されている平面から測定され、前記第2の層の深さは、前記第1の層の深さよりも深く、且つ前記ドリフト層の深さよりも浅く、前記第2の層の最大ドーピング濃度は、前記第1の層の最大ドーピング濃度よりも低く、前記第1の層の深さは、せいぜい45μm、特にせいぜい30μmである、ことを特徴とする、バイポーラノンパンチスルー電力半導体デバイス。前記バイポーラノンパンチスルー電力半導体デバイスは、前記第1の主側部上における前記第1の導電型のカソード層7であって、前記第1の電気接点が前記第1の層と前記カソード層7とに接触するように配置されている、前記カソード層7と、前記第2の主側部上における前記第2の導電型の第3の層であって、前記第2の主側部から測定される第3の層の深さまで配置されている、前記第3の層と、を具備し、前記第2の導電型の第4の層は、前記終端領域24において、前記第2の主側部上に、前記第2の主側部から測定される第4の層の深さまで配置され、前記第4の層の深さは、前記第3の層の深さよりも大きく、前記第3の層の深さは、特にせいぜい45μm、特に30μmである、ことを特徴とする、請求項1に記載のバイポーラノンパンチスルー電力半導体デバイス。前記終端領域24において、前記ウェーハの厚さ23は、負のベベルで減少し、前記負のベベルは、特にせいぜい5°である1つの角度を有するか、又は、特にせいぜい5°である、前記内側領域22により近い第1の角度と、特にせいぜい15°である、前記ウェーハのエッジにより近い第2の角度とを有する、ことを特徴とする、請求項1又は2に記載のバイポーラノンパンチスルー電力半導体デバイス。前記第1の層の深さのうちの少なくとも1つが、前記第2の層の深さの少なくとも4分の1、特に10分の1まであることと、前記第3の層の深さが、前記第4の層の深さの少なくとも4分の1、特に10分の1まであることと、を特徴とする、請求項1乃至3の何れか1項に記載のバイポーラノンパンチスルー電力半導体デバイス。前記第1の層の深さと前記第3の層の深さとのうちの少なくとも一方は、少なくとも8μm、特に少なくとも10μmである、ことを特徴とする、請求項1乃至4の何れか1項に記載のバイポーラノンパンチスルー電力半導体デバイス。前記第1の層は、一定の第1の層の深さを有する連続層として形成され、前記第1の層は、終端領域24の中に横方向に延在し、前記第2の層は、前記第1の層と前記ドリフト層との間に配置されている、ことを特徴とする、請求項1乃至5の何れか1項に記載のバイポーラノンパンチスルー電力半導体デバイス。前記第2の層のうちの少なくとも1つが、前記第1の層に接続されていることと、前記第4の層が、前記第3の層に接続されていることと、を特徴とする、請求項1乃至6の何れか1項に記載のバイポーラノンパンチスルー電力半導体デバイス。前記第2の層のうちの少なくとも1つが、前記第1の電気接点に接続されていることと、前記第4の層が、前記第2の電気接点に接続されていることと、を特徴とする、請求項1乃至7の何れか1項に記載のバイポーラノンパンチスルー電力半導体デバイス。前記第4の層は、前記第3層よりも低い最大ドーピング濃度を有する、ことを特徴とする、請求項1乃至8の何れか1項に記載のバイポーラノンパンチスルー電力半導体デバイス。バイポーラノンパンチスルー電力半導体デバイスは、カソード層の深さ71を有する前記第1の導電型のカソード層7を、前記第1又は第2の主側部のうちの一方の主側部上に具備し、前記カソード層7と同じ主側部に配置されている、前記第1又は第3の層の深さは、前記カソード層の深さ71よりも大きい、ことを特徴とする、請求項1乃至9の何れか1項に記載のバイポーラノンパンチスルー電力半導体デバイス。前記バイポーラノンパンチスルー電力半導体デバイスは、前記第2の導電型の第3の層を具備し、前記第2の導電型の前記第3の層は、前記第2の主側部上において、前記第2の主側部から測定される第3の層の深さまで配置され、前記第2の導電型の複数のガードリング9は、前記終端領域24において前記第2の主側部上に配置されている、ことを特徴とする、請求項1又は3乃至10の何れか1項に記載のバイポーラノンパンチスルー電力半導体デバイス。バイポーラノンパンチスルー電力半導体デバイスを製造する方法であって、前記バイポーラノンパンチスルー電力半導体デバイスは、第1の主側部上の第1の電気接点と、前記第1の主側部と反対側の第2の主側部上の第2の電気接点と、異なる導電型の複数の層を有する少なくとも2層の構造と、を具備しており、前記方法は、少なくとも以下の製造するステップ、即ち、第1の導電型のウェーハ2を与えるステップと、前記ウェーハの内側領域22をカバーしている第1のマスク57を前記第1の主側部上に加え、前記内側領域22を囲んでいる終端領域24における前記第1の主側部に複数のイオンを加え、前記終端領域24における前記複数のイオンを前記ウェーハの中に第2の層の深さまで拡散させることによって、弱くドープされた第2の層を前記第1の主側部上に生成するステップと、前記第1のマスク57を取り除くステップと、前記第1の主側部に複数のイオンを加え、前記ウェーハ2の中であって、第2の層の深さよりも浅い、前記第1の主側部からせいぜい45μm、特に30μmの第1の層の深さの中に、前記複数のイオンを拡散させることによって、前記第2の層よりも高度にドープされた第1の層を生成するステップと、前記第1と第2の電気接点を、前記ウェーハ2上であって、前記内側領域22上に加えるステップと、前記終端領域24における前記第1の主側部からウェーハの材料を部分的に取り除くことによって、前記終端領域24における前記第1の主側部上に、前記ウェーハの負のベベルを生成するステップと、を含む、方法。前記内側領域22をカバーする第2のマスク67を、前記第2の主側部上に加え、前記内側領域22を囲んでいる前記終端領域24における前記第2の主側部22に、複数のイオンを加え、前記終端領域24における前記ウェーハ2の中に第4の層の深さまで前記複数のイオンを拡散させることによって、第4の層を前記第2の主側部上に生成し、前記第2のマスク67を取り除き、前記第2の主側部に複数のイオンを加え、前記ウェーハ2の中であって、第4の層の深さよりも浅い第3の層の深さの中に、前記複数のイオンを拡散させることによって、第3の層を前記第2の主側部上に生成し、前記終端領域24における前記第2の側部からウェーハの材料を部分的に取り除くことによって、前記終端領域24における前記第2の主側部に、前記ウェーハの負のベベルを生成する、ことを特徴とする、請求項12に記載の方法。前記第2の層のうちの少なくとも1つが、140μm未満の深さを有することか、又は、前記第4の層が、140μm未満の深さを有すること、を特徴とする、請求項12又は13に記載の方法。前記第1の終端層のうちの少なくとも1つが、50μmを超える深さを有することか、又は、前記第2の終端層が、50μmを超える深さを有すること、を特徴とする、請求項12乃至14の何れか1項に記載の方法。図で使用されている参照符号と、それらの意味は、参照符号のリストにまとめられている。全体的に、同様の又は同様に機能する部分は、同じ参照符号を与えられている。記載されている実施形態は、例として示されており、本発明を限定しないものとする。図2には、本発明に従って、少なくとも1000Vの阻止電圧を有する位相制御サイリスタ1の形態のバイポーラノンパンチスルー電力半導体デバイスが示されている。このデバイスは、異なる導電型の層を有する半導体のウェーハ2を具備している。このウェーハ2上には、ウェーハのカソード側31にカソード接点3が形成され、カソード側31と反対側のアノード側41にアノード接点4が形成されている。ウェーハの中に、ドープドリフト層26が形成されている。pドープベース層5は、ドリフト層26上にカソード側31に向かって配置されている。これは、カソード接点3と接触している。ベース層5は、ドリフト層26に直接に隣接するように配置されている。これは、ベース層5とドリフト層26との間に、第2の導電型の他の中間層が配置されていないことを意味する。ベース層5とドリフト層26は、相互に接続されている。即ち、ベース層5とドリフト層26は、相互に接している。ウェーハ2において、ベース層5は、ベース層の深さ51まで延在している。ベース層5は、カソード側31からベース層の深さ51まで延在しており、ベース層の深さ51は、カソード側31に正射影され、最大距離として測定される。例示的に、ベース層5は、一定のベース層の深さを有する連続層として形成されている。ベース層5は、終端領域24の中に延在していてもよい。即ち、ベース層の深さ51は、終端領域24においても維持されている。何れの場合においても、カソード側31は、ベース層5の外側、即ち、ドリフト層26と反対側にあるベース層5の側部が配置されている平面であるものとする。ウェーハ2は、内側領域22と、終端領域24と、を具備しており、内側領域22は、カソード側31とアノード側41との間における正射影で最大の厚さとして測定されるウェーハの厚さ23を有し、終端領域24は、内側領域22を囲んでいて、且つ少なくとも一方の側部31、41においてウェーハ厚さ23が減少している。第1と第2の電気接点3、4は、内側領域22内において側面で終端している。終端領域24におけるカソード側31には、第1のpドープ終端層54が配置されている。第1のpドープ終端層54は、第1の終端層の深さ55まで配置されている。第1の終端層54は、第1の終端層の深さ55まで延在しており、第1の終端層の深さ55は、カソード側31に正射影され、カソード側31からの最大距離として測定される。第1の終端層の深さ55は、ベース層の深さ51よりも深く、一方で、第1の終端層54の最大ドーピング濃度は、ベース層5の最大ドーピング濃度よりも低い。ベース層5が終端領域24の中に延在している場合に、第1の終端層54は、ベース層5とドリフト層26との間に配置されている。ベース層5の最大ドーピング濃度は、内側領域内におけるベース層の最大ドーピング濃度として測定され、一方で、第2の層の最大ドーピング濃度は、終端領域における第1の層のドーピング濃度と重ねられる、第2の層の最大ドーピング濃度として推定されるものとする。これは、第2の層の最大ドーピング濃度が、終端領域において、ウェーハの表面及びウェーハの表面の近くと、内側領域及び内側領域の近くとに存在することを意味する。ベベルはそこで始まり、従って、最少の材料が取り除かれる。これは、第1と第2の層を生成するためにイオンを拡散させた後に、最高ドーピング濃度が維持されることを意味する。終端領域内において、第1の主側部により近いエリアに、第1の層は配置されるが、この層の中のより高いドーピング濃度の部分は、ベベルを付ける又は、面取りすることによって取り除かれこの部分は、後述の低ドープ部分のイオンと重ねられる。即ち、この部分は二重拡散層である。、第2の部分は、低ドープ部分第2の層に対応する。第2の部分は第1の部分より下に配置されている。即ち、終端領域において、第2の層は、第1の層とドリフト層との間に配置されている。ベース層の深さ51は、せいぜい45μmであり、例示的に、せいぜい30μm、せいぜい25μm、又は更に20μm未満である。デバイスの望ましい阻止電圧が保証されるように、最小のベース層の深さが選択される。本発明のデバイスがサイリスタである場合は、終端領域がドリフト層26内で終端することが重要である。その理由は、さもなければ、アノードがベース層5に接続され、デバイスが、第2の導電型の半導体から作られた抵抗のように動作し、最早サイリスタとして動作しないからである。従って、より深い低ドープ終端層は、ドリフト層で必ず終わり、アノード層と結合できない。例示的に、第1の終端層54は、ドリフト層の深さのうちのせいぜい20の深さまで延在する。第1の層は第2の層と重なっていてもよく、その結果、第1の層は連続層として形成され、連続層は、終端領域の中に部分的に延在し、更にデバイスの側面のエッジまで延在する側面は、第1の主側部に直角に交わる平面を意味する。第1の層は一定の深さまで延在する。深さは、内側領域内において第1の主側部が配置されている平面から測定されるものとする。第2の層は、終端領域のエリアに制限されている。第2の層は、下に、従って、第1の層とドリフト層との間に配置されている。第2の層は、第2の層の打ち込まれたイオンdriveinionのみが存在するが、第1の層からのイオンが存在しないエリアとして理解されるものとする。終端領域内の第1の層の部分では、第1と第2の層の重なり合う部分からのイオンは、両者のイオンの種類として、第1の側部からウェーハの中に拡散される。第2の層の最大ドーピング濃度は、終端領域において第1の主側部に存在する第2の導電型のドーピング濃度の最大値として理解されるものとする。これは、内側領域の中の同じ深さにおける第1の層のドーピング濃度を超えており、即ち、第2の層にイオンを拡散することによって追加されている。この最大値は、ウェーハの表面の近くであって、内側領域への境界の近くで得られる。第2の層は、第1の主側部から、第1の層のよりも深い深さであるが、ドリフト層よりも浅い深さまで延在している。終端領域における層の重なりは、図示されていない。しかしながら、ベース層5の境界をデバイスのエッジまで横方向に延在させ、従って、ベース層5を第1の終端層54と重ねることによって、終端領域における層の重なりを加えることができる。繰り返すが、より深い深さは、内側領域内において第1の主側部が配置されている平面からの、より深い深さを意味する。第2の層の最大ドーピング濃度は、第1の層の最大ドーピング濃度よりも低い。これは、第1の層が、より高度にドープされているが、浅い層であり、一方で、第2の層が、より低くドープされているが、深い層であることを意味する。例示的な実施形態において、ベース層の深さ51は、第1の終端部の深さ55の少なくとも4分の1、特に10分の1、又は更に少なくとも15分の1まである。第1の終端層54は、140μm未満の厚さ56を有し得る。別の実施形態では、第1の終端層は、50μmを超える厚さ56を有する。PCTは、カソード側31の上述の層に加えて、nドープカソード層7を有しており、nドープカソード層7は、pドープベース層5の中に埋め込まれて、その結果、カソード電極3は、ベース層5とカソード層7とに接触している。ベース層5とカソード層7は、ウェーハの外側において同じ平面で終端している。その代わりに、カソード層は、ベース層5の平面から突き出ていてもよい。一般に、ドープ短い領域8は、pドープベース層5と同じ平面において、カソード層7の横に配置されている。ゲート接点95は、カソード接点3の横であるが、ドリフト層26によってカソード接点3から離されて、カソード側31に配置されている。ベース層5がカソード層/カソードの短い領域7、8をドリフト層26から離すように、ベース層の深さ51は、カソード層の深さ71よりも深く、更に、カソードの短い領域が存在する場合は、カソードの短い領域の深さ81よりも深い。例示的な実施形態において、これは、ベース層の深さ51が少なくとも8μm、別の実施形態では少なくとも10μmであることによって保証される。更に、層の最小の深さは、製造工程中のウェーハの表面の粗さによって決まる。ウェーハの厚さ23は、カソード側31の終端領域24において連続的に減少する。これは、図2に示されている例示的な実施形態において、ウェーハ表面が、カソード側31の平面から、多くも5°と15°、別の例示的な実施形態では、3°と15°、更に別の実施形態では1.5°と15°の2つの一定の角度で低減することによって達成される。小さい方の角度は、内側領域22により近い位置の角度であり、一方で、大きい方の角度は、ウェーハのエッジにより近い角度である。このような2つの低減する角度によって、2つの負のベベルnegativebevelが形成される。更に、ウェーハの表面が、カソード側31の平面から、せいぜい5°、別の例示的な実施形態では3°、更に別の実施形態では1.5°の1つの角度で低減し、従って、均一な厚さの減少をもたらすように、終端領域24においてウェーハの厚さを減少させることができる。更に、3つ以上の角度を用いて厚さを減少させることも、又は厚さを非線形に減少させることも、当然に可能である。ウェーハの厚さ23は、終端領域におけるその表面で、内側領域22までの距離を増すのに従って、例示的には連続的に、増々減少する。例示的には、終端層が、ウェーハの横方向の側部、即ち、カソード側31又はアノード側41に直角に交わる側部まで延在するように、終端層の厚さが選択される。図2に示されているように、第1の終端層54は、ベース層5に接続されている。更に、第1の終端層54は、カソード接点3に直接に接続されていてもよく、又は、図2に示されているように、カソード電極3の横で終端していてもよい。PCTは、pドープアノード層6をアノード側41に更に具備している。pドープアノード層6は、アノード層の深さ61まで配置されており、アノード層の深さ61は、アノード側41に正射影され、アノード側41から測定される。このデバイスはノンパンチスルーデバイスであるので、ドリフト層26はアノード層6に接触している。即ち、第1の導電型の高度にドープされた緩衝層を介在させていない。電界は、三角形としてドリフト層内で阻止状態で止められる。pにドープされた第2の終端層64は、終端領域24において、アノード側41で第2の終端層の深さ65まで配置され得る。第2の終端層の深さ65は、アノード側41に正射影され、アノード側41から測定される。第1の終端層の深さ55のように、第2の終端層の深さ65は、アノード層の深さ61よりも深い。アノード層の深さ61は、せいぜい45μm、特に30μmであるベース層の深さ51のように選択され得る。例示的な実施形態では少なくとも8μmであり、別の実施形態では少なくとも10μmである。例示的な実施形態では、アノード層の深さ61は、第2の終端層の深さ65の少なくとも4分の1、特に10分の1、又は更に少なくとも15分の1まである。第2の終端層64は、140μm未満の厚さ66を有し得る。別の実施形態では、第2の終端層64は、50μmを超える厚さ66を有する。図2に示されているように、第2の終端層64は、アノード層6に接続されていてもよい。更に、第2の終端層64は、アノード電極3に更に直接に接続されていてもよく、又はアノード電極3の横で終端していてもよい。別の例示的な実施形態では、デバイスは、少なくとも2又は3個のガードリングguardring、更に別の実施形態では、20個又は更に24個までのガードリングを具備する。高い降伏電圧を達成するように、ガードリングの幅と間隔を最適化することができる。例示的に、PCTは、上述のように、pドープアノード層6をアノード側41に具備する。少なくとも1つのpドープガードリング9が、終端領域24においてアノード層6の横に配置されている。デバイスが複数のガードリング9を具備している場合に、複数のガードリング9は、ドリフト層26によって相互に離されている図3。従って、ガードリング9は互いに閉じている。このようなデバイスの場合に、負のベベル53は、ウェーハの中で、終端領域24において、アノード側41に存在しないが、デバイスの厚さ23は、アノード側41において一定に保たれている。更に、この実施形態の場合に、アノード層の深さ61は、せいぜい30μmであるように選択され得る。ドーパントを付着させるステップとマスクの数とを制限するために、ガードリング9は、アノード層6と同じドーピング濃度を有し得る。その代わりに、ガードリング9は、アノード層6のドーピング濃度及び/又は深さと異なるドーピング濃度及び/又は深さを有していてもよい。カソード側31に上述で開示したガードリング9を有し、アノード側41に負のベベルとより深い第2の終端層64を有する30μm未満の薄いアノード層6を有することも可能である。別の実施形態では、本発明のPCTデバイスは、カソード側又はアノード側第1の主側部のみにおいて、せいぜい30μmのベース又はアノード層5、6と、同じ側におけるより深い第1又は第2の終端層54、64とを具備する。他方の側部は、先行技術によるデバイスによって知られている任意の構造によって終端され得る。図4には、本発明のダイオード1 ́が示されている。ダイオード1 ́は、既に開示したようなアノード側41にベース層5を具備している。ベース層5は、第1の終端層54及びダイオードのためのアノード層として機能する。本発明のPCTの場合に、これらの層の深さとドーピング濃度が選択される。pドープ層は、カソード側31に配置されていない。ドリフト層26と比較して高いドナー濃度を有するカソード層7を通じて、ドリフト層26はカソード電極3と接触する。例示的に、カソード層7は、連続層として全ウェーハエリアにわたってカソード側31に延在している。本発明は、GCT及び逆阻止GCTのような、複数の他の半導体のタイプにも応用できる。当然に、全ての層の導電型を逆にすることができる。即ち、この場合に、ドリフト層26のような第1の導電型の層は、p型であり、ベース層5のような第2の導電型の層は、n型である。本発明のPCTは、カソード側31のカソード接点3と、カソード側31と反対側のアノード側41のアノード接点4と、異なる導電型の層を有する少なくとも2層の構造とを具備している。本発明のPCTは、少なくとも以下の製造するステップを含む方法によって製造することができる。カソード側31と、カソード側31と反対側のアノード側41と共に、n-ドープウェーハ2を与える図5。第1のマスク57をカソード側31に加えることによって、第1の終端層54をカソード側31に生成する。第1のマスク57は、ウェーハの内側領域22をカバーする。例えば、イオン注入又は付着によって、終端領域24におけるカソード側31にイオンを加える。終端領域24は、内側領域22を囲んでいる図6。イオンが終端領域24においてウェーハ2の中に拡散された後で、第1の終端層54を生成し、第1のマスク57を取り除く。同じやり方で、第2のマスク67をアノード側41に加えることによって、第2の終端層64がアノード側41に生成され得る。第2の終端層64は、内側領域22をカバーしている。次に、内側領域22を囲んでいる終端領域24のアノード側41に、イオンを、例えば注入又は付着によって加える。終端領域24においてウェーハ2の中にイオンが拡散され、従って、第2の終端層64が生成される。その後で、第2のマスク67を取り除く。図に示されているように、第1と第2の終端層54、64を順次に生成してもよく、これらを同時に生成してもよい。別々の注入ステップであるが共通の拡散であるような他の製造するステップを適用することも、第1と第2の終端層の生成順を逆にすることも、当然に可能である。次に、例えば、マスクなしに図8イオン注入又は付着によって、カソード側31にイオンを加え、次に、ウェーハ2の中であって、カソード側31からせいぜい45μm、例示的にせいぜい30μmの深さ51の中に、イオンを拡散させることによって、ベース層5を生成する。この深さは、第1の終端層の深さ55図9よりも浅い。第1の終端層54は、140μm未満の厚さ56を有し得る。別の実施形態では、第1の終端層54は、50μmを超える深さ56を有する。アノード側にイオンを加え、ウェーハ2の中であって、アノード層の深さ61の中に、イオンを拡散させることによって、アノード層6を第2の主側部41に生成する。アノード層の深さ61は、第2の終端層の深さ65よりも浅い。更に、ベース及びアノード層5、6を順次に生成してもよく、又は、例えば、第1の側部に、その後で他方の側部に、イオンを注入し、次に、イオンをウェーハ2の中に1ステップで拡散させることによって、ベース及びアノード層5、6を完全に又は部分的に同時に生成してもよい。n-ドープカソード層7のような他の層と、p-ドープカソードの短い領域と、ゲート接点95は、ここで、又は専門家によって周知の任意の方法による任意の他の適切な製造するステップにおいて、カソード側31に生成され得る。次に、カソード及びアノード接点3、4を、内側領域22においてウェーハ2上に生成する図10。その後で、それぞれカソード側31又は、アノード側41から低減する少なくとも1つの角度を有する負のベベル53が形成されるように、例えば、エッチング、グラインディング、又はラッピングによって、終端領域24においてウェーハの一部分をカソード側31から取り除く。別の例示的な実施形態では、終端領域24においてウェーハの厚さを減少させるために、ウェーハの材料を連続的に取り除き、その結果、せいぜい5°、別の例示的な実施形態では3°、更に別の実施形態では1.5°の1つの一定の角度で、カソード層31の平面からウェーハ表面が低減して、均一に厚さを減少させる図11。別の実施形態では、ウェーハの材料を連続的に取り除いて、終端領域24においてウェーハの厚さ23を減少させ、その結果、せいぜい5°と15°、別の例示的な実施形態では3°と15°、更に別の実施形態では1.5°と15°の2つの一定の角度で、それぞれカソード側31又は、アノード側41の平面から、ウェーハの側部が低減する。このような低減する角度によって、2つの負のベベルが形成される。例示的に、1つの負のベベルに対する1つの角度は、より低い降伏電圧を有するデバイスに対して使用され、例示的に、2つの負のベベルに対する2つの角度は、より高い降伏電圧を有するデバイスに対して使用される。非線形のベベルも当然に製造できる。更に、本発明のPCTデバイスは、一方の側部、即ち、カソード側又はアノード側第1の主側部のみにおけるせいぜい45μm、例示的に30μmのベース層5又はアノード層6第1の層と、同じ側部における負のベベルを有するより深い第1又は第2の終端層54、64第2の層とを具備していてもよい。これは、上述の製造するステップが、一方の側部のみにおいて行われることを意味する。他方の側部は、専門家によって知られている任意の方法とガードリング9のような任意の構造とによって製造され得る。本出願において他に定められていないならば、サイリスタ、例示的にPCT又はGCT、の4層の構造を有するデバイスの場合に、設計又は製造する方法を考慮して第1と第2の層に関して述べた全ての特性を、第3と第4の層に更に適用してもよい。更に、本発明は、ゲート転流型トランジスタgatecommutatedthyristorGCTのような4層の構造を有する任意の種類のサイリスタに適用され得る。ダイオードは、PCTと同様のやり方で製造されるが、pドープベース層5ダイオードのアノード層がアノード側41のみに生成されるのに対して、pドープ層はダイオードのカソード側31に生成されない。その代わりに、カソード側31に良く接触するために、高度にnドープされたカソード層7が生成される。