"交流電圧から目的レベルの直流電圧を生成する電源回路であって、前記交流電圧を整流した整流電圧を出力する整流回路と、前記整流電圧が印加されるインダクタと、前記インダクタに直列に接続され、オンされると前記インダクタに流れるインダクタ電流を増加させるトランジスタと、前記インダクタに直列に接続され、前記トランジスタがオフされると前記インダクタ電流を出力するダイオードと、前記ダイオードからの電流が充電され、前記直流電圧を生成するコンデンサと、前記インダクタ電流を検出する検出回路と、前記直流電圧に応じた帰還電圧及び検出された前記インダクタ電流が入力され、検出された前記インダクタ電流が前記帰還電圧に応じた基準電流より小さい場合、前記直流電圧のレベルが前記目的レベルとなるとともに前記インダクタ電流が前記基準電流となるよう前記トランジスタのスイッチングを行い、検出された前記インダクタ電流が前記基準電流より大きい場合、前記トランジスタのスイッチングを停止するスイッチング制御回路と、を備え、前記目的レベルは、前記整流電圧が上昇した際に前記ダイオードがオンするレベルであり、前記インダクタ及び前記コンデンサのそれぞれは、前記整流電圧が上昇して前記ダイオードがオンした際に、前記直流電圧のレベルが前記目的レベルである場合の前記基準電流より大きな前記インダクタ電流を流すインダクタンス値及び容量値を有すること、を特徴とする電源回路。請求項1に記載の電源回路であって、前記整流電圧に基づいて、前記整流電圧の最大レベルより所定レベルだけ低い前記目的レベルの基準電圧を生成する電圧生成回路と、前記基準電圧及び前記直流電圧の誤差に応じた誤差電圧を前記帰還電圧として前記スイッチング制御回路に出力する誤差電圧生成回路と、を更に備えることを特徴とする電源回路。請求項2に記載の電源回路であって、前記電圧生成回路は、前記整流電圧の最大レベルの電圧が生成されるよう、前記整流電圧を整流した後に平滑化する整流平滑回路と、前記整流平滑回路で平滑化された電圧に基づいて、前記基準電圧を生成するツェナーダイオードと、を含むことを特徴とする電源回路。請求項2または請求項3に記載の電源回路であって、前記誤差電圧生成回路は、前記基準電圧を分圧する第1分圧回路と、前記第1分圧回路と同じ分圧比で前記直流電圧を分圧する第2分圧回路と、前記第1分圧回路で分圧された電圧と、前記第2分圧回路で分圧された電圧との誤差を増幅して前記誤差電圧を出力する誤差増幅回路と、を含むことを特徴とする電源回路。請求項1~請求項4の何れか一項に記載の電源回路であって、前記検出回路は、前記トランジスタ及び前記コンデンサから前記整流回路へ流れる電流を前記インダクタ電流として検出する抵抗を含むこと、を特徴とする電源回路。部分スイッチング方式では、AC-DCコンバータに入力される交流電圧のピーク付近でトランジスタのスイッチングが停止される。そして、AC-DCコンバータが、部分スイッチング方式を行うためにはゼロクロス検知回路及びマイコンが必要であった。本発明は上記課題を鑑みてなされたものであり、ゼロクロス検知回路及びマイコンを用いることなく部分スイッチング方式のPFC制御を行うことが可能な電源回路を提供することを目的とする。上記目的を達成するため、本発明の一つの側面に係る交流電圧から目的レベルの直流電圧を生成する電源回路は、前記交流電圧を整流した整流電圧を出力する整流回路と、前記整流電圧が印加されるインダクタと、前記インダクタに直列に接続され、オンされると前記インダクタに流れるインダクタ電流を増加させるトランジスタと、前記インダクタに直列に接続され、前記トランジスタがオフされると前記インダクタ電流を出力するダイオードと、前記ダイオードからの電流が充電され、前記直流電圧を生成するコンデンサと、前記インダクタ電流を検出する検出回路と、前記直流電圧に応じた帰還電圧及び検出された前記インダクタ電流が入力され、検出された前記インダクタ電流が前記帰還電圧に応じた基準電流より小さい場合、前記直流電圧のレベルが前記目的レベルとなるとともに前記インダクタ電流が前記基準電流となるよう前記トランジスタのスイッチングを行い、検出された前記インダクタ電流が前記基準電流より大きい場合、前記トランジスタのスイッチングを停止するスイッチング制御回路と、を備え、前記目的レベルは、前記整流電圧が上昇した際に前記ダイオードがオンするレベルであり、前記インダクタ及び前記コンデンサのそれぞれは、前記整流電圧が上昇して前記ダイオードがオンした際に、前記直流電圧のレベルが前記目的レベルである場合の前記基準電流より大きな前記インダクタ電流を流すインダクタンス値及び容量値を有すること、を特徴とする。ゼロクロス検知回路及びマイコンを用いることなく部分スイッチング方式のPFC制御を行うことが可能な電源回路を提供することができる。本明細書および添付図面の記載により、少なくとも以下の事項が明らかとなる。<<第1実施形態電源回路10>>図1は、本発明の第1実施形態である電源回路10の構成を示す図である。電源回路10は、交流電圧Vacから、交流電圧Vacのピークレベルより低い目的レベルの出力電圧Vout直流電圧を生成し、負荷15を駆動するAC-DCコンバータである。電源回路10は、全波整流回路20、昇圧回路21、基準電圧回路22、誤差増幅回路23、制御ICIntegratedCircuit24、及び抵抗30~34を含んで構成される。全波整流回路20は、入力される交流電圧Vacを全波整流し、整流電圧Vrecを出力する。昇圧回路21は、いわゆる昇圧型チョッパー回路であり、インダクタ40、トランジスタ41、ダイオード42、及びコンデンサ43を含んで構成される。インダクタ40の一端には整流電圧Vrecが印加され、他端はダイオード41のアノードに接続される。なお、インダクタ40に流れる電流をインダクタ電流ILとする。トランジスタ41は、インダクタ40に直列に接続されたIGBTInsulatedgatebipolartransistor等のパワートランジスタである。トランジスタ41のコレクタ電極はインダクタ40に接続され、エミッタ電極は接地されているため、トランジスタ41がオンするとインダクタ電流ILは増加する。ダイオード42は、インダクタ40に直列に接続され、トランジスタ41がオフすると、トランジスタ41のオン期間に励起されたインダクタ電流ILをコンデンサ43に供給する。コンデンサ43は、ダイオード42から出力されるインダクタ電流ILで充電され、直流の出力電圧Voutを生成する。基準電圧回路22電圧生成回路は、出力電圧Voutの基準となる基準電圧Vref1を生成する回路であり、ダイオード50、コンデンサ51、ツェナーダイオード52、及び抵抗53,54を含んで構成される。ダイオード50及びコンデンサ51は、整流電圧Vrecを整流し、平滑化する整流平滑回路である。このため、コンデンサ51の充電電圧Vcは、整流電圧Vrecのピークレベルから、ダイオード50の順方向電圧だけ低いレベルとなる。つまり、整流電圧Vrecのピークレベル最大レベルをVpkとし、ダイオード50の順方向電圧をVf1とすると、充電電圧Vcは、Vc=Vpk-Vf11となる。ツェナーダイオード52のカソードには、充電電圧Vcが印加され、アノードは抵抗53,54を介して接地されている。このため、ツェナーダイオード52のツェナー電圧をVzとすると、ツェナーダイオード52のアノードに発生する基準電圧Vref1は、Vref1=Vc-Vz=Vpk-Vf1Vz2となる。なお、電圧Vf1Vzは所定の値である。このため、基準電圧Vref1は、ピークレベルVpkから、所定レベルだけ低いレベルの電圧となる。抵抗53,54は、基準電圧Vref1を分圧する分圧回路第1分圧回路であり、抵抗53の抵抗値をR1、抵抗54の抵抗値をR2とすると、分圧電圧V1は、V1=R2/R1R2×Vref13となる。抵抗30,31は、出力電圧Voutを分圧する分圧回路第2分圧回路であり、抵抗30の抵抗値をR3、抵抗54の抵抗値をR4とすると、分圧電圧V2は、V2=R4/R3R4×Vout4となる。なお、本実施形態では、式3の分圧比R2/R1R2と、式4の分圧比R4/R3R4が等しくなるよう、抵抗値R1~R4が定められている。誤差増幅回路23は、電圧V1,V2に基づいて、基準電圧Vref1と出力電圧Voutとの誤差を増幅する回路であり、オペアンプ60、抵抗61、及びコンデンサ62を含んで構成される。なお、誤差増幅回路23及び抵抗30,31は、誤差電圧生成回路に相当する。オペアンプ60の反転入力端子には電圧V1が印加され、非反転入力端子には電圧V2が印加されている。また、オペアンプ60の反転入力端子と、出力端子との間には、抵抗61及びコンデンサ62が接続されている。このため、誤差増幅回路23は、電圧V1及び電圧V2の誤差を積分する。そして、誤差増幅回路23は、電圧V1及び電圧V2の誤差に応じた誤差電圧を、制御IC24へと帰還される帰還電圧Vfbとして出力する。抵抗32,33は、整流電圧Vrecを分圧する分圧回路であり、分圧電圧Vdを生成する。抵抗34検出回路は、インダクタ電流ILを検出する電流検出抵抗である。抵抗34は、トランジスタ41のオン時のコレクタ電流や、トランジスタ41がオフ時にダイオード42、負荷15、コンデンサ43等を介して流れる電流を検出できるよう、トランジスタ41のエミッタ電極と、全波整流回路20との間に設けられている。また、インダクタ電流ILは、トランジスタ41がスイッチングされるスイッチング周波数に応じたリップル成分を含む。このため、抵抗34で検出される電圧Vrにも、インダクタ電流ILと同様のリップル成分が含まれることになる。さらに、抵抗34にはグランドからのインダクタ電流ILが整流回路20に流れるため、電圧Vrは負電圧になる。制御IC24は、端子AC,FB,IS,OUTを含む力率改善制御ICであり、分圧電圧Vd、帰還電圧Vfb、及び電圧Vrに基づいて、トランジスタ41のスイッチングを制御する。なお、分圧電圧Vd、帰還電圧Vfb、及び電圧Vrのそれぞれは、端子AC,FB,ISに印加される。ここで、制御IC24の構成の一例について、図2を参照しつつ説明する。制御IC24スイッチング制御回路は、マルチプライヤ方式のPFC制御ICであり、積分回路80、誤差増幅回路81、乗算回路82、及び駆動回路83を含んで構成される。積分回路80は、リップル成分が除去されたインダクタ電流ILいわゆる、インダクタ電流ILの平均電流Iavを示す電圧Vsを、電圧Vrに基づいて出力する。具体的には、積分回路82は、電圧Vr含まれるリップル成分を除去すべく電圧Vrを積分し、積分結果を反転して出力する。誤差増幅回路81は、帰還電圧Vfb及び基準電圧Vref2の誤差に応じた電圧Veを生成する回路であり、コンデンサ90、オペアンプ91を含んで構成される。オペアンプ91は、端子FBに印加される帰還電圧Vfbと、基準電圧Vref2との誤差に応じてコンデンサ90を充放電する。このため、コンデンサ90には、帰還電圧Vfb及び基準電圧Vref2の誤差に応じた電圧Veが生成される。なお、帰還電圧Vfbは、オペアンプ91の反転入力端子に印加され、基準電圧Vref2は、非反転入力端子に印加されている。このため、帰還電圧Vfbが上昇すると電圧Veは低くなり、帰還電圧Vfbが低下すると電圧Veは高くなる。乗算回路82は、インダクタ電流ILにおける平均電流Iavの基準となる基準電流Irefを示す基準電圧Vref3を生成する。具体的には、乗算回路82は、整流電圧Vrecと同様に変化する分圧電圧Vd及び電圧Veを乗算し、乗算結果を基準電圧Vref3として出力する。このため、例えば図3に示すように、帰還電圧Vfbが上昇して電圧Veが低くなると、基準電圧Vref3は低下する。一方、帰還電圧Vfbが低下して電圧Veが高くなると、基準電圧Vref3は上昇する。したがって、インダクタ電流ILにおける平均電流Iavの基準となる基準電流Irefは、帰還電圧Vfbが高くなると減少し、帰還電圧Vfbが低くなると増加する。駆動回路83は、PWMPulseWidthModulation変調された駆動信号83を生成する一般的な回路であり、例えば、三角波発振回路やコンパレータ等不図示を含んで構成される。駆動回路83は、電圧Vsが基準電圧Vref3より低い場合、すなわち、インダクタ電流ILの平均電流Iavが基準電流Irefより小さい場合、トランジスタ41のスイッチングを行う。一方、駆動回路83は、電圧Vsが基準電圧Vref3より高い場合、すなわち、インダクタ電流ILの平均電流Iavが基準電流Irefより大きい場合、トランジスタ41のスイッチングを停止する。なお、駆動回路83は、端子OUTを介して駆動信号Vdrを出力することにより、トランジスタ41をオン、オフする。ところで、図1に示す電源回路10では、トランジスタ41がオンされる毎にインダクタ電流ILは増加する。このため、電圧Vsが基準電圧Vref3より低い場合にトランジスタ41のスイッチングが行われると、インダクタ電流ILは増加して電圧Vsは上昇する。一方、電圧Vsが基準電圧Vref3より高い場合にトランジスタ41のスイッチングが停止されると、インダクタ電流ILは減少して電圧Vsは低下する。したがって、電源回路10では、電圧Vsが基準電圧Vref3に一致するようトランジスタ41のスイッチングが制御される。つまり、電源回路10では、インダクタ電流ILの平均電流Iavが、基準電流Irefに一致するよう制御されることになる。また、電源回路10において、電圧V2が電圧V1より高い場合、帰還電圧Vfbが高くなるため、基準電流Irefが減少する。この結果、基準電圧Irefと一致するインダクタ電流ILも減少するため、出力電圧Vout及び電圧V2は低下する。一方、電圧V2が電圧V1より低い場合、前述した電圧V2が電圧V1より高い場合の動作とは逆に、出力電圧Vout及び電圧V2は上昇する。したがって、電源回路10では、電圧V2が電圧V1に一致することになる。なお、本実施形態では、抵抗53,54の分圧比R2/R1R2と、抵抗30,31の分圧比R4/R3R4とが等しいため、出力電圧Voutのレベルは、基準電圧Vref1のレベルVpk-Vf1Vzに一致することになる。このように、電源回路10は、交流電圧Vacのピークレベルより低い直流電圧を生成する。<<電源回路10の動作の一例>>ここで、図4を参照しつつ、目的レベルVpk-Vf1Vzの出力電圧Voutが生成されている際の電源回路10の動作の一例を説明する。なお、実際の出力電圧Voutは、目的レベルVpk-Vf1Vzを中心に若干変動する。また、ここでは、インダクタ40に印加される整流電圧VrecがピークレベルVpk付近となると、ダイオード42がオンされるよう、目的レベルVpk-Vf1Vz定められていることとする。つまり、電源回路10では、電圧Vf1Vzがダイオード42の順方向電圧Vf2より十分大きくなるよう、大きなツェナー電圧Vz例えば、10Vのツェナーダイオード52が用いられている。また、電源回路10では、ダイオード42がオンした際に、インダクタ電流ILの平均電流Iavが、目的レベルの出力電圧Voutが生成されている際の基準電流Irefより大きくなるように、インダクタ40のインダクタンス値と、コンデンサ43の容量値が選択されている。まず、時刻t0において、整流電圧Vrecが0Vゼロボルトから上昇すると、基準電流Irefを示す基準電圧Vref3も上昇する。この結果、インダクタ電流ILの平均電流Iavを示す電圧Vsも、基準電圧Vref3と同様に上昇する。そして、時刻t0から時刻t1までは、電圧Vsが基準電圧Vref3に一致するようにトランジスタ41のスイッチングが適宜行われる。この結果、インダクタ電流ILの平均電流Iavは、基準電流Irefに一致する。なお、図4においては、時刻t0~t1の間、便宜上常にトランジスタ41のスイッチングが行われているように図示しているが、実際には、電圧Vsが基準電圧Vref3より高くなると、スイッチングが停止される。つぎに、時刻t1に、整流電圧Vrecが上昇してダイオード42がオンとなると、インダクタ電流ILは、例えば、ダイオード42→コンデンサ43→抵抗34という経路で全波整流回路20に帰還される。そして、ダイード42がオンした際のインダクタ電流ILの平均電流Iavは基準電流Irefより大きいため、トランジスタ41のスイッチングは停止される。なお、整流電圧Vrecが上昇し、例えば式5で示される条件を満たす場合、ダイオード42はオンとなる。Vrec>VoutRdc×ILVf25ここで、Rdcは、インダクタ40のいわゆる巻線抵抗の抵抗値である。また、整流電圧Vrecが低下してダイオード42がオフされる時刻t2となるまで、トランジスタ41のスイッチングは強制的に停止され続ける。そして、時刻t2に整流電圧Vrecが低下してダイオード42がオフされると、電圧Vsが基準電圧Vref3に一致するよう、つまり、インダクタ電流ILの平均電流Iavが基準電流Irefに一致するよう、トランジスタ41のスイッチングが適宜行われる。なお、時刻t2~t3の間においても、実際には、電圧Vsが基準電圧Vref3より高くなると、スイッチングが停止される。また、整流電圧Vrecが低下し、例えば式6で示される条件を満たす場合、ダイオード42はオフとなる。Vrec≦VoutRdc×ILVf2-VL6ここで、VLは、インダクタ電流ILのピーク電流によりインダクタ40に誘起される誘起電圧である。なお、整流電圧Vrecが0Vとなる時刻t3以降の電源回路10の動作は、時刻0~時刻t3までの電源回路10の動作と同様である。したがって、時刻t4~t5までの整流電圧VrecのピークレベルVpk付近では、トランジスタ41のスイッチングが強制的に停止される。このように、電源回路10は、部分スイッチング方式のPFC制御を行うことができる。<<第2実施形態電源回路11>>図5は、本発明の第2実施形態である電源回路11の構成を示す図である。電源回路11は、電源回路10と同様に、交流電圧Vacから、交流電圧Vacのピークレベルより低い目的レベルの出力電圧Vout直流電圧を生成し、負荷15を駆動するAC-DCコンバータである。電源回路10は、全波整流回路20、昇圧回路21、基準電圧回路22、誤差増幅回路23、制御IC25、及び抵抗30~34を含んで構成される。なお、制御IC25以外の構成は、電源回路10と同様であるため、詳細な説明は省略する。制御IC25スイッチング制御回路は、ワンサイクルコントロール方式のPFC制御ICであり、図6に示すように、積分回路100,103、増幅回路101、誤差増幅回路102、減算回路104、コンパレータ105、クロック信号生成回路106、RSフリップフロップ107、及び駆動回路108を含んで構成される。積分回路100は、リップル成分が除去されたインダクタ電流ILを示す電圧Visを、電圧Vrに基づいて出力する。具体的には、積分回路82は、電圧Vr含まれるリップル成分を除去すべく電圧Vrを積分し、積分結果を反転して出力する。増幅回路101は、電圧Visを所定の利得Gで増幅する。誤差増幅回路102は、帰還電圧Vfb及び基準電圧Vref4の誤差に応じた電圧Vmを生成する。積分回路103は、クロック信号CLKの周期毎に電圧Vmを積分し、電圧Vmをクロック信号CLKの1周期の期間Tsで除算した傾きVm/Tsのスロープ電圧PWMランプ電圧を生成する。なお、積分回路103から出力されるスロープ電圧PWMランプ電圧を電圧Vxとする。また、積分回路103は、リセット積分回路であり、RSフロップフロップ107のQバー出力Q出力の反転がLレベルとなると、電圧Vxをリセットする。減算回路104は、電圧Vmから、増幅回路101から出力される電圧G×Visを減算した電圧Vy=Vm-G×Visを出力する。コンパレータ105は、電圧Vx,Vyを比較し、電圧Vxが電圧Vyより高くなると、Hレベルの信号を出力する。クロック信号生成回路106は、所定周期のクロック信号CLKを生成する。また、RSフリップフロップ107は、リセット優先のフリップフロップである。駆動回路108は、RSフリップフロップ107のQ出力がHレベルとなると、Hレベルとなる駆動信号Vdrを出力し、トランジスタ41をオンする。==インダクタ電流ILの波形について==ここで、図7を参照しつつ、ワンサイクルコントロール方式の制御IC25により制御されるインダクタ電流ILについて説明する。図7は、制御IC25の各ブロックにおける主要な波形の一例である。制御IC25では、時刻t10にクロック信号CLKがHレベルとなると、電圧Vxがリセットされ、前述した傾きVm/Tsで上昇する。また、クロック信号CLKがHレベルとなると、駆動信号VdrもHレベルとなるためトランジスタ41はオンする。トランジスタ41がオンされると、インダクタ電流IL及び電圧Visは増加するため、電圧Vyは徐々に低下する。そして、時刻t11に、電圧Vxが電圧Vyより高くなると、駆動信号VdrはLレベルとなり、トランジスタ41はオフされる。なお、時刻t11から時刻t12までのトランジスタ41がオフの期間では、インダクタ電流ILはダイオード42を介して流れる。このような場合、トランジスタ41が期間Tsにおいてオンするデューティ比オンデューティDonは、Don=Ton/Toff=Vm-G×Vis/Vm7となる。なお。Tonは、トランジスタ41がオンする期間であり、Toffは、トランジスタ41がオフする期間である。また、電源回路11は、昇圧回路21を含む昇圧コンバータとして動作するため、整流電圧Vrect、出力電圧Voutt、Dontの間には、式8が成立する。Vrect=Voutt×1-Dont8なお、式8において、例えばVrectは、整流電圧Vrecの瞬時値を示す。したがって、電圧Vmは、Vm=Voutt×G×Vis/Vrect9となる。また、前述した電圧Visと、インダクタ電流ILt及び抵抗34の抵抗値Rsとの間には、Vis=Rs×ILtの関係があるため、ILt=Vm/Voutt×G×Rs×Vrect10となる。また、電源回路11では、出力電圧Vouttは目的レベルとなるよう、一定に制御される。電源回路11では、電流フィードバックループの帯域が、電圧フィードバックループの帯域よりも十分広く設計されている。したがって、インダクタ電流ILが制御される期間Tsにおいては、電圧Vmを一定と考えることができる。さらに、利得Gと、抵抗値Rsは一定であるため、式10のVm/Voutt×G×Rsは定数となる。したがって、式11に示すように、インダクタ電流ILtの波形は、整流電圧Vrectと相似形となる。ILt=K×Vrect11なお、K定数は、K=Vm/Voutt×G×Rsである。このように、ワンサイクルコントロール方式の制御IC25は、インダクタ電流ILがK×Vrectとなるように、トランジスタ41のスイッチングを制御する。したがって、式11の右辺のK×Vrectは、インダクタ電流ILtの基準となる基準電流になる。このため、インダクタ電流ILが基準電流であるK×Vrectを超えると、トランジスタ41はオフされる。<<電源回路11の動作の一例>>ここで、図8を参照しつつ、目的レベルVpk-Vf1Vzの出力電圧Voutが生成されている際の電源回路11の動作の一例を説明する。なお、ここでは、電源回路11が動作している際の各種条件は、前述した電源回路10が動作している際の各種条件と同様である。また、電源回路11では、ダイオード42がオンした際に、インダクタ電流ILが、目的レベルの出力電圧Voutが生成されている際の基準電流K×Vrectより大きくなるように、例えば、インダクタ40のインダクタンス値と、コンデンサ43の容量値が選択されている。まず時刻t50~t51までは、インダクタ電流ILが基準電流K×Vrecとなるようトランジスタ41はスイッチングされる。そして、時刻t51で、ダイオード42がオンすると、インダクタ電流ILは、目的レベルの出力電圧Voutが生成されている際の基準電流K×Vrectより大きくなるため、トランジスタ41のスイッチングは停止される。なお、ダイオード42がオンされている間は、インダクタ電流ILはダイード42を介して流れることになる。そして、整流電圧Vrecの低下にともないダイオード42を介して流れるインダクタ電流ILが減少し、時刻t52に基準電流K×Vrectより小さくなると、トランジスタ41のスイッチングは再開される。したがって、時刻t52から再びダイオード42がオンとなる時刻t53までは、インダクタ電流ILが基準電流K×Vrecとなるようトランジスタ41はスイッチングされる。このように、電源回路11は、部分スイッチング方式のPFC制御を行うことができる。以上、本実施形態の電源回路10,11について説明した。電源回路10,11は、部分スイッチング方式のPFC制御を行う際に、例えばマイコンや、ゼロクロス検出回路等を用いる必要がない。このため、電源回路10,11は、安価な構成で力率を改善することができる。また、電源回路10,11は、昇圧回路21を用いつつも、出力電圧VoutのレベルをピークレベルVpkより低くしている。このため、整流電圧Vrecに基づいてダイオード42がオンされる期間において、部分スイッチングが行われる。例えば、交流電圧Vacのピークレベルより低い目的レベルの出力電圧Voutを生成する際には、電源回路10,11において、基準電圧回路22及び誤差増幅回路23を必ずしも用いる必要は無い。具体的には、電圧V2を帰還電圧として端子FBに印加し、分圧比R4/R3R4を調整することにより、交流電圧Vacのピークレベルより低い目的レベルの出力電圧Voutを生成することができる。ただし、このような場合、例えば交流電圧Vacの振幅が変動すると、トランジスタ41のスイッチングが強制的に停止される期間部分スイッチングの期間が変化してしまう。そうするとスイッチングを停止する期間が長くなり、力率が悪化して高調波電流規格に適合できなくなる場合も発生する。電源回路10,11では、交流電圧Vacのピークレベルと、目的レベルとの差が所定であるため、交流電圧Vacの振幅が変動しても、部分スイッチングの期間を一定に保つことができる。また、基準電圧Vref1は、ツェナーダイオード52を用いて生成されている。このため、例えば、レギュレータ回路等を用いて基準電圧Vref1を生成した場合よりも、電源回路10を安価な構成で実現することができる。ただし、基準電圧Vref1を高精度で設定したい場合には、シャントレギュレータ等のレギュレータ回路を用いて基準電圧Vref1を生成することができる。また、電源回路10では、分圧比R2/R1R2や、分圧比R4/R3R4を調整することにより、出力電圧Voutを所望のレベルにすることができる。また、電源回路10では、インダクタ電流ILを検出する際に抵抗34を用いている。このため、例えば、インダクタ40の両端電圧に基づいて、インダクタ電流ILを検出する検出回路等を用いる場合よりも、単純な構成でインダクタ電流ILを検出できる。このように、本実施形態では、部分スイッチングを実行させるために、従来の出力電圧を一定に保持する制御手法の代わりに、交流電圧を整流した整流電圧のピーク値と出力電圧の差を一定に保持する制御回路を用いている。なお、上記実施例は本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更、改良され得ると共に、本発明にはその等価物も含まれる。例えば、制御IC24は、インダクタ電流ILの平均電流Iavが基準電流Irefより大きくなると、トランジスタ41のスイッチングを停止したがこれに限られない。例えば、制御IC24は、インダクタ電流ILのピーク電流が基準電流Irefより大きくなると、トランジスタ41のスイッチングを停止することとしても良い。また、制御IC24,25が、どのような方式のPFC制御ICであっても、制御IC24が、インダクタ電流ILが基準電流Irefより大きくなるとトランジスタ41のスイッチングを停止し、インダクタ電流ILが基準電流Irefより小さくなるとトランジスタ41のスイッチングを行えば、本実施形態と同様の効果を得ることができる。"