第1の電源側端子と第1の負荷側端子との間に接続された第1の接点部と、第2の電源側端子と第2の負荷側端子との間に接続された第2の接点部と、前記接点部に発生したアークを消弧する消弧装置とを備えた開閉器において、前記第1の接点部と並列に半導体素子を接続し、前記第2の接点部を補助接点としたことを特徴とする開閉器。前記第2の接点部を第1の接点部よりも遅れて開極するように構成したことを特徴とする請求項1に記載の開閉器。第2の接点部のワイプ量を変化させて第2の接点部の開極を遅らせるようにしたことを特徴とする請求項2に記載の開閉器。第2の接点部を開閉駆動する開閉機構部にリンク機構を設けて第2の接点部の開極を遅らせるようにしたことを特徴とする請求項2に記載の開閉器。半導体素子がIGBT、MOS-FET、GTOサイリスタ、トランジスタであることを特徴とする請求項1に記載の開閉器。ところで、特許文献1に記載の遮断器は、接点部13に半導体素子15を並列に接続し、遮断時に半導体素子を利用して、電流を遮断するようにしたものである。しかしながら、従来の構成では、接点部13を有する第1の開閉器である遮断器11に補助接点14を有する第2の開閉器を接続しているために、遮断システム全体として、有接点機器が2台必要となり、遮断システムが大型化してしまうという欠点があった。そこで、本発明の課題は、遮断システムを大型化することなく、電流を遮断できるようにした開閉器を提供することにある。上記課題を達成するために、本発明によれば、第1の電源側端子と第1の負荷側端子との間に接続された第1の接点部と、第2の電源側端子と第2の負荷側端子との間に接続された第2の接点部と、前記接点部に発生したアークを消弧する消弧装置とを備えた開閉器において、前記第1の接点部と並列に半導体素子を接続し、前記第2の接点部を補助接点としたことを特徴とする。また、前記開閉器において、前記第2の接点部を第1の接点部よりも遅れて開極するように構成することが好ましい。例えば、第2の接点部のワイプ量を変化させて第2の接点部の開極を遅らせるようにする、あるいは第2の接点部を開閉駆動する開閉機構部にリンク機構を設けて第2の接点部の開極を遅らせるようにすることができる。前記半導体素子としては、IGBT、MOS-FET、GTOサイリスタ、トランジスタを用いることができる。本発明によれば、第1の接点部と並列に半導体素子を接続し、第2の接点部を補助接点としたので、遮断システムを大型化することなく、電流遮断を行うことができる。以下、本発明の実施の形態を図1~図4に基づいて説明する。なお、本実施形態では、開閉器として回路遮断器を例に説明する。図1は、本発明の実施形態を示す回路遮断器の上面図、図2は、回路遮断器のオン状態を示す回路図、図3は、回路遮断器のオフ状態を示す回路図である。本発明は、電源側端子及び負荷側端子との間に接続された第1および第2の接点部を備えた2極以上で構成される開閉器において、第1の接点部と並列に半導体素子を接続し、第2の接点部を補助接点として利用するようにしたものである。図において、本実施形態の回路遮断器1は、2極型の回路遮断器であり、ケースとカバーからなる本体ケース2内に、第1の接点部3a及び第2の接点部3bと、図示しない開閉機構部、過電流検出装置、消弧装置が収納されている。なお、接点部3a、3bと過電流検出装置、消弧装置は、各相毎にそれぞれ本体ケース2内に収納されている。また、第1の接点部3a、第2の接点部3bは、それぞれ例えば可動接点と固定接点とから構成することができる。開閉機構部は、接点部3a、3bを開閉駆動するものであり、過電流検出装置は過電流を検出するものであり、消弧装置は、接点部3a、3bに発生したアークを消弧するものである。また、4a、6aは電源が接続される第1および第2の電源側端子、4b、6bは負荷が接続される第1および第2の負荷側端子である。そして、第1の電源側端子4a、第1の接点部3a、第1の負荷側端子4bで一方の通電路を構成し、第2の電源側端子6a、第2の接点部3b、第2の負荷側端子6bで他方の通電路を構成している。また、7は、本体ケース2から操作部が突出する操作ハンドルであり、該操作ハンドル7をオン、オフ操作することにより、開閉機構部を介して接点部3a、3bを閉極、開極することができる。ここで、本実施形態では、第1の通電路である第1の接点部3aに並列にIGBTからなる半導体素子5を接続している。また、他方の通電路である第2の接点部3bについては、第1の接点部3aよりも遅れて開極するように構成する。例えば、可動接点及び固定接点からなる接点部3bのワイプ量を変化させることや、接点部3bを駆動する開閉機構部にリンク機構を追加することで、第2の接点部3bを第1の接点部3aよりも遅れて開極させることができる。また、半導体素子としては、IGBT以外にも、MOS-FET、GTOサイリスタ、トランジスタなどを用いることができる。このような構成において、回路遮断器を直流遮断器として使用する場合、図2に示すように、接点部3a、3bが閉極している状態では、電流は、第1の電源側端子4a、第1の接点部3a、第1の負荷側端子4b、図示しない負荷を経由して、第2の負荷側端子6b、第2の接点部3b、第2の電源側端子6aに流れている。ここで、回路遮断器に過電流が流れると、図3に示すように、一方の通電路の第1の接点部3aが開極する。このとき、半導体素子5をオン状態とすることにより、第1の接点部3aに流れていた電流を半導体素子5側に転流させることができる。これにより、接点部間にアークが発生することを防止できる。その後、半導体素子5をオフすることで、半導体素子5に流れていた電流が遮断される。また、他方の通電路の第2の接点部3bが第1の接点部3aの開極よりも遅れて開極し、電源側と負荷側の回路が完全に切り離される。このように本実施形態によれば、回路遮断器の一方の通電路である第1の接点部3aに並列に半導体素子を接続し、他方の通電路である第2の接点部を補助接点として利用するようにしたので、接点間にアークが発生することなく電流を遮断できるとともに、1台の遮断器で電流遮断が行えるので、遮断システムの大型化を防止できる。なお、本実施形態では、2極型の回路遮断器について説明したが、2極以上、例えば3極型の回路遮断器に適用するようにしてもよい。図4は、本発明の3極型の回路遮断器のオフ状態を示す回路図である。なお、図4において、図2に対応する同一部材には同一符号を付して詳細な説明は省略する。3極型の回路遮断器10は、図4に示すように、第1の電源側端子4aと第1の負荷側端子4bとの間に第1の接点部3aを設けるとともに、該第1の接点部3aに並列に半導体素子5を接続した第1の通電路と、第2の電源側端子6aと第2の負荷側端子6bとの間に第2の接点部3bを設けた第2の通電路と、第3の電源側端子8aと第3の負荷側端子8bとの間に第3の接点部3cを設けた第3の通電路から構成されている。ここで、3極型の回路遮断器の場合の接続例を図4に示す。図において、例えば、第1の電源側端子4aに直流電源のプラス側を接続し、第3の電源側端子8aに直流電源のマイナス側を接続する。また、第1の負荷側端子4bと第2の電源側端子6aとの間を電気的に接続するとともに、第2の負荷側端子6bと第3の負荷側端子8bとの間に負荷を接続するようにする。このような3極型の回路遮断器において、第1~第3の接点部が閉極している状態では、電流は、第1の電源側端子4a、第1の接点部3a、第1の負荷側端子4b、第2の電源側端子6a、第2の接点部3b、第2の負荷側端子6b、図示しない負荷を経由して、第3の負荷側端子8b、第3の接点部3c、第3の電源側端子8aに流れている。ここで、回路遮断器に過電流が流れると、第1の通電路の第1の接点部3aが開極する。このとき、半導体素子5をオン状態とすることにより、第1の接点部3aに流れていた電流を半導体素子5側に転流させることができる。これにより、図2に示す2極側の回路遮断器と同様に、3極型の回路遮断器においても、過電流が流れた際に、接点間にアークが発生することなく電流を遮断することができる。なお、開閉器として、回路遮断器以外にも2極以上で構成される電磁接触器やリレーに適用することもできる。