"受信データに基づいてシンドローム値を生成するシンドローム処理部と、前記シンドローム値に基づいて誤り位置多項式の係数を生成する誤り位置多項式生成部と、前記誤り位置多項式の根を算出して誤り位置を検出する探索処理部と、を備え、前記探索処理部は、前記係数の値に応じてクロック信号を出力または停止するクロック制御部と、前記クロック制御部から出力されたクロック信号を駆動するバッファと、前記バッファにより駆動されたクロック信号に同期して前記誤り位置多項式の一部を算出する多項式生成部と、前記誤り位置多項式の一部に基づいて、前記誤り位置多項式の根を算出する判定部と、を有することを特徴とする誤り検出装置。前記クロック制御部は、前記係数の値がゼロであれば前記クロック信号を停止し、前記係数がゼロでなければ前記クロック信号を出力することを特徴とする請求項1に記載の誤り検出装置。前記クロック制御部は、前記係数のそれぞれに対応して設けられることを特徴とする請求項1または2に記載の誤り検出装置。前記クロック制御部は、前記係数のうち2以上の前記係数を含む係数群に対応して設けられ、前記係数群に含まれる前記係数の全てがゼロである場合は前記クロック信号を停止することを特徴とする請求項1または2に記載の誤り検出装置。前記誤り位置多項式生成部は、t個の前記係数を生成するとともに、前記受信データにおけるエラー数を見積もり、前記クロック制御部は、前記係数のうちN~M番目N,MはN,M≦tを満たす任意の正の整数の前記係数を含む係数群に対応して設けられ、前記見積もられたエラー数がNより小さい場合は前記クロック信号を停止することを特徴とする請求項1に記載の誤り検出装置。低消費電流で動作する誤り検出装置を提供する。実施形態によれば、誤り検出装置は、シンドローム処理部と、位置多項式生成部と、探索処理部とを備える。前記シンドローム処理部は、受信データに基づいてシンドローム値を生成する。前記位置多項式生成部は、前記シンドローム値に基づいて誤り位置多項式の係数を生成する。前記探索処理部は、前記誤り位置多項式の根を算出して誤り位置を検出する。前記探索処理部は、クロック制御部と、バッファと、多項式生成部と、判定部とを有する。前記クロック制御部は、前記係数の値に応じてクロック信号を出力または停止する。前記バッファは、前記クロック制御部から出力されたクロック信号を駆動する。前記多項式生成部は、前記バッファにより駆動されたクロック信号に同期して前記誤り位置多項式の一部を算出する。前記判定部は、前記誤り位置多項式の一部に基づいて、前記誤り位置多項式の根を算出する。以下、実施形態について、図面を参照しながら具体的に説明する。第1の実施形態図1は、第1の実施形態に係る誤り検出装置100の概略ブロック図である。誤り検出装置100は、シンドローム処理部1と、誤り位置多項式生成部2と、チェンChien探索処理部3とを備えている。以下、図1の誤り検出装置100が訂正可能な最大ビット数をtとする。シンドローム処理部1は元データおよびパリティを含む受信データを復号して、2t個のシンドローム値s1~s2tを生成する。シンドローム値s1~s2tがすべてゼロであればエラーはないが、ゼロでないシンドローム値があれば受信データにエラーが含まれることを意味する。誤り位置多項式生成部2は、シンドローム値s1~s2tを用いて、例えばピーターソン法、ユークリッド法あるいはBM法などによりシグマ値σ1~σtを算出し、誤り位置多項式σzを生成する。シグマ値σ1~σtは、下記1式で表される誤り位置多項式σzの係数である。σz=1σ1zσ2z2σtzt1=1Σσkzk1’また、誤り位置多項式生成部2は、誤り位置多項式σzの最高次数に基づいて、受信データにおけるエラー数を見積もることもできる。エラー数の見積もり値はチェン探索処理部3に供給される。図2は、エラー数の見積もり値とシグマ値σ1~σtとの関係を示す図である。図示のように、エラー数の見積もり値がkkはt以下の整数であれば、σ値σ1~σkは0以外の値となり、σk1~σtは0となる。図1に戻り、チェン探索処理部3はチェン探索処理を行って誤り位置多項式σzの根を算出し、誤り位置を検出する。チェン探索処理とは、誤り位置多項式σzにαのべき乗αii=1~tを逐次代入し、誤り位置多項式σαiがゼロになるかどうかを調べる手法である。αiと誤り位置は1対1に対応しているため、誤り位置多項式σzの根を算出すれば、誤り位置を検出できる。なお、αはガロア体GFmqの原始元である。図3は、チェン探索処理部3の内部構成の一例を示す図である。チェン探索処理部3は、シグマ値σ1~σtにそれぞれ対応して設けられる入力部311~31tと、判定部32とを有する。入力部31kk=1~tは誤り位置多項式σαiの各項σkαikを計算する。判定部32は、まず、各項σkαikを加算してΣσkαik、つまり、上記1’式の誤り位置多項式σαiの2項目を生成する。そして、Σσkαik=-1であれば、判定部32はαiが誤り位置多項式σzの根であると判定する。上記1’式よりΣσkαik=-1のときσαi=0となるためである。チェン探索処理では、入力部31kが各項σkαikをi=0,1tの順に逐次計算し、その都度、判定部32はαiが誤り位置多項式σzの根であるか否かを判定する。なお、i=tまで逐次計算し、根がエラー数の見積もり値未満の回数しか得られなかった場合には、訂正能力tを超える誤りがあったものと判断され、訂正不可として処理される。以下、本実施形態の特徴の1つであるチェン探索処理部3について詳しく説明する。なお、入力部311~31tの内部構成は同様なので、入力部31kについて説明する。図4は、第1の実施形態に係るチェン探索処理部3の入力部31kの概略構成を模式的に示すブロック図である。チェン探索処理部3の入力部31kは、クロック制御部11kと、バッファ12kと、多項式生成部13kとを有する。クロック制御部11kは、シグマ値σkの値に応じて、クロック信号CLKを停止または出力して、バッファ12kに供給する。より具体的には、クロック制御部11kは、σ値判定部111kと、セレクタ112kと、フリップフロップ113kと、ゲーテッドクロック生成部114kとを有する。σ値判定部111kは、シグマ値σkが0であればハイを、0でなければロウを出力する。セレクタ112kは、スタート信号STがハイであればσ値判定部111kの出力信号を選択し、ロウであればフリップフロップ113kの出力信号を選択して、出力する。フリップフロップ113kは、クロック信号CLKに同期してセレクタ112kの出力信号を保持し、クロック停止信号CLKDisableとして出力する。ゲーテッドクロック生成部114kは、クロック停止信号CLKDisableがロウであれば所定の周期でスイッチングするクロック信号CLKをゲーテッドクロック信号G-CLKとして出力し、クロック停止信号CLKDisableがハイであればゲーテッドクロック信号G-CLKを停止する。なお、スタート信号STおよびクロック信号CLKは、入力部311~31t内のクロック制御部111~11tに共通して入力される。バッファ12kは、多項式生成部13k内の複数のフリップフロップが同期して動作するよう、クロック制御部11kから出力されたゲーテッドクロック信号G-CLKを駆動するCTSClockTreeSynthesis用の回路である。ゲーテッドクロック信号G-CLKのスイッチングにより、バッファ12kには消費電流が流れる。多項式生成部13kは、バッファ12kにより駆動されたゲーテッドクロック信号G-CLKに同期して、誤り位置多項式σzの一部を算出する。より具体的には、多項式生成部13kは、セレクタ131kと、フリップフロップ132kと、乗算器133kと、フリップフロップ134kとを有する。セレクタ131kは、スタート信号STがハイであればシグマ値σkを選択し、ロウであれば乗算器133kの出力信号を選択して、出力する。フリップフロップ132kは、バッファ12kにより駆動されたゲーテッドクロック信号G-CLKに同期して、入力される値を保持する。乗算器133kは入力される値にαkを乗じる。フリップフロップ134kは、バッファ12kにより駆動されたゲーテッドクロック信号G-CLKに同期して、乗算器133kの出力信号を判定部32に出力する。以下、シグマ値σkが0でない場合と0である場合とに分けて、チェン探索処理部3の処理動作を説明する。図5は、シグマ値σkが0でない場合の、入力部31kの各部の信号波形図である。シグマ値σkが0でないため、σ値判定部111kはロウを出力している。よって、クロック停止信号CLKDisableはロウのままであり、ゲーテッドクロック生成部114kはクロック信号CLKをゲーテッドクロック信号G-CLKとして出力する。これにより、フリップフロップ132kが動作し、乗算器133kはσkにαkを乗じてまずσkαkを生成する。σkαkは図3の判定部32へ出力され、判定部32はαkが誤り位置多項式σzの根であるか否かを判定する。続いて、乗算器133kから出力されるσkαkがセレクタ131kおよびフリップフロップ132kを介して乗算器133kへ入力され、乗算器133kはさらにαkを乗じてσkα2kを生成する。そして、判定部32はα2kが誤り位置多項式σzの根であるか否かを判定する。以下同様にして、αii=1~tが誤り位置多項式σzの根であるか否かが順繰りに判定される。上述のように、αiは誤り位置と1対1に対応しているため、誤り位置多項式σzの根から誤り位置を検出できる。次に、シグマ値σkが0である場合の入力部31kの処理動作について説明する。シグマ値σkの値が0である場合、多項式生成部13kは0を出力し続ければよい。しかしながら、仮に入力部31kにクロック制御部11kを設けないと、シグマ値σkの値が0であっても図5と同様にバッファ12kにスイッチングするゲーテッドクロック信号G-CLKが入力され、バッファ12kに無駄な消費電流が流れてしまう。これに対し、本実施形態の入力部31kは以下のように動作して、無駄な消費電流の低減を図る。図6は、シグマ値σkが0である場合の、入力部31kの各部の信号波形図である。シグマ値σkが0であるため、σ値判定部111kはハイを出力している。スタート信号STがハイになると、セレクタ112kはσ値判定部111kが出力するハイを、フリップフロップ113kに出力する。次いで、クロック信号CLK図6には不図示が立ち上がると、フリップフロップ113kはクロック停止信号CLKDisableをハイに設定する。その後、ゲーテッドクロック信号G-CLKは停止する。その結果、ゲーテッドクロック信号G-CLKがスイッチングしなくなり、バッファ12kの消費電流を低減できる。このように、第1の実施形態では、クロック制御部11kを設けて、シグマ値σkが0でない場合はクロック信号をバッファ12kに供給して誤り位置多項式σzの根を判定する一方、シグマ値σkが0である場合はバッファ12kに供給するゲーテッドクロック信号G-CLKを停止する。そのため、バッファ12kに流れる消費電流を低減できる。第2の実施形態上述した第1の実施形態は、1つの入力部31kに対して1つのクロック制御部11kを設けるものであったが、以下に説明する第2の実施形態では、複数の入力部に対して1つのクロック制御部を設けるものである。本実施形態では、シグマ値σ1~σtを、それぞれが複数のシグマ値を含むいくつかの係数群にグループ化する。例えば、係数群のそれぞれが、4つずつのシグマ値σ1~σ4,σ5~σ8等を含むようにする。そして、1つの係数群につき1つのクロック制御部を設ける。以下、シグマ値σN~σMN<M≦tを含む係数群に対応する入力部31N’~31M’について説明する。図7は、第2の実施形態に係るチェン探索処理部3の入力部31N’~31M’の概略構成を模式的に示す図である。なお、図7では、図4と共通する構成部分には同一または類似の符号を付しており、以下では相違点を中心に説明する。また、図7では、便宜上、入力部31N’内にクロック制御部11N’を設けている。クロック制御部11N’は、σ値判定部111N~111Mと、AND回路115Nと、セレクタ112Nと、フリップフロップ113Nと、ゲーテッドクロック生成部114Nとを有する。AND回路115Nはσ値判定部111N~111Mの出力信号の論理積を出力する。すなわち、AND回路115Nは、シグマ値σN~σMのすべてが0であればハイを、少なくとも1つが0でなければロウを出力する。その他の動作は図4と同様である。シグマ値σN~σMのすべてが0である場合、多項式生成部13N~13Mはいずれも0を出力し続ければよい。したがって、クロック制御部11N’がバッファ12N~12Mに供給されるゲーテッドクロック信号G-CLKを停止することにより、消費電流を低減できる。一方、シグマ値σN~σMの少なくとも1つが0でない場合、多項式生成部13N~13Mが動作して、判定部32は誤り位置多項式σzの根を判定する。ここで、例えばシグマ値σN~σM-1が0でなくσMが0である場合、シグマ値σkごとにクロック制御部11kを設ける第1の実施形態比べると、0を出力し続ければよいシグマ値σMに対応するバッファ12Mには無駄な消費電流が流れてしまうが、誤り検出装置の面積を小型化できる。なお、係数群に含まれるシグマ値の数は任意でよい。例えば係数群に含まれるシグマ値の数を多くすれば、誤り検出装置の面積をより小型化できる。このように、第2の実施形態では、複数のシグマ値に対して1つのクロック制御部を設ける。そのため、より小型な誤り検出装置100で消費電流を低減できる。第3の実施形態上述した第1および第2の実施形態は、各シグマ値σkが0か否かに基づいてバッファ12kに入力されるゲーテッドクロック信号G-CLKを制御するものであった。これに対し、以下に説明する第3の実施形態は、エラー数の見積もり値に基づいてゲーテッドクロック信号G-CLKを制御する。本実施形態は、第2の実施形態と同様にシグマ値σ1~σtを、それぞれが複数のシグマ値を含むいくつかの係数群にグループ化し、図2の関係に着目して誤り検出装置101の消費電力を削減するものである。図8は、第3の実施形態に係るチェン探索処理部3の入力部31N’’~31M’’の概略構成を模式的に示す図である。以下、図7との相違点を中心に説明する。クロック制御部11N’’は、σ値判定部に代えて、見積もり値判定部116Nを有する。見積もり値判定部116Nは、エラー数の見積もり値がNより小さければハイを、N以上であればロウを出力する。エラー数の見積もり値がNより小さい場合、図2よりシグマ値σN~σMはいずれも0となる。そのため、第2の実施形態と同様に、ゲーテッドクロック信号G-CLKを停止して、消費電流を低減する。一方、エラー数の見積もり値がN以上の場合、図2よりシグマ値σN~σMのうちの少なくとも1つは0でない。そのため、第2の実施形態と同様に、スイッチングするゲーテッドクロック信号G-CLKを生成して、誤り位置多項式の根を算出する。このように、第3の実施形態では、エラー数の見積もり値に応じて、ゲーテッドクロック信号G-CLKを制御する。そのため、バッファ12kに流れる消費電流を低減できる。各実施形態で説明した誤り検出装置100は、例えばメモリシステムに用いることができる。図9は、誤り検出装置を有するメモリシステムの概略構成を示すブロック図である。メモリシステムは、記憶装置50と、そのコントローラ60とを備えている。記憶装置50は、例えばNAND型フラッシュメモリ等の半導体記憶装置である。コントローラ60は記憶装置50への書き込みおよび読み出しを制御する。また、コントローラ60は、上述した誤り検出装置を有し、記憶装置50から読み出された値のエラーを検出する。記憶装置50の記憶容量が大きい場合でも、誤り検出装置は低消費電力でエラーを検出できる。その他、誤り検出装置を通信システム等に用いることもできる。本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。"