"データを通信するためのデータバス130を定義する複数のデータ線140と、複数のデータタイムスロットを用いて前記データバス130を介して複数のデータ転送を通信するように動作する制御器125と、を備える装置であって、前記データタイムスロットの少なくともサブセットに対して前記制御器は関連データタイムスロットの間に通信されるビットが反転されている旨を示す関連データバス反転標識を通信するように動作し、前記データ転送の前記サブセットに対する前記データバス反転標識はデータバス反転ベクトル145,165,170へとグループ化され、前記制御器125は前記データバス反転ベクトル145,165,170の反転を示すグローバルデータバス反転標識150,175,180を通信するように動作する装置。データマスク線135を更に備え、前記制御器125は前記データマスク線135を介して前記グローバルデータバス反転標識150を通信するように動作する請求項1の装置。前記データバス反転ベクトル150は前記複数のデータタイムスロット以外の制御タイムスロットにおいて前記データ線140を介して通信され、前記制御器125は前記制御タイムスロットの間に前記データマスク線135を介して前記グローバルデータバス反転標識150を通信するように動作する請求項2の装置。前記制御器125は書き込み動作の間の前記データ転送に対して前記データマスク線135を介してデータマスク情報を通信するように動作する請求項3の装置。前記データバス反転ベクトル145,165,170は前記複数のデータタイムスロット以外の制御タイムスロットにおいて前記データ線140を介して通信され、前記グローバルデータバス反転標識150は前記制御タイムスロットの間に前記データ線140を介して通信される請求項1の装置。前記データ線140は第1のグループ及び第2のグループへとグループ化され、前記データバス反転ベクトルは前記第1のグループに関連付けられる第1の部分175及び前記第2のグループに関連付けられる第2の部分180を有し、前記第1の部分175は前記データタイムスロットの第1のサブセットをカバーし、前記第2の部分180は前記タイムスロットの第2のサブセットをカバーし、前記第1のサブセットに含まれないデータタイムスロットは前記第2のサブセットに含まれないデータタイムスロットと重複しない請求項5の装置。前記第1のグループは第1のメモリ155に関連付けられ、前記第2のグループは第2のメモリ160に関連付けられる請求項6の装置。プロセッサ100とメモリ105とを更に備え、前記複数のデータ線140は前記プロセッサ100を前記メモリ105に接続する請求項1の装置。複数のデータタイムスロットを用いデータバス130を定義する複数のデータ線140を介して複数のデータ転送を通信することと、前記データタイムスロットの少なくともサブセットに対するデータバス反転標識であって関連データタイムスロットの間に通信されるビットが反転されている旨を示すデータバス反転標識を通信することと、データバス反転ベクトル145,165,170の反転を示すグローバルデータバス反転標識150,175,180を通信することと、を備え、前記データ転送の前記サブセットに対する前記データバス反転標識は前記データバス反転ベクトル145,165,170へとグループ化される方法。前記グローバルデータバス反転標識150,175,180を通信することは前記データ線140の少なくとも1つを用いて前記グローバルデータバス反転標識150,175,180を通信することを備える請求項9の方法。前記データバス反転ベクトル145,165,170は前記データタイムスロットの総数未満をカバーし、前記グローバルデータバス反転標識150,175,180は少なくとも1つの制御タイムスロットの間に前記データバス反転ベクトル145,165,170と共に通信される請求項10の方法。前記グローバルデータバス反転標識150を通信することは前記データ線140以外の前記データバス130に関連する信号線135を用いて前記グローバルデータバス反転標識150を通信することを備える請求項9の方法。前記信号線135はデータマスク線135を備える請求項12の方法。DBIはまた、2つの連続するビット時間転送において1へ変化する出力の数から0へ変化する出力の数を差し引いた値の絶対値として定義される同時スイッチング出力SSOを低減する特性を有する。0を伝送するよりも1を伝送する方が低電力であるシステムにおいては、伝送されたDBIビットは、非反転に対して1で定義され、反転に対して0で定義される。全てのビット転送時間が反転を必要とする場合例えば0のストリームの場合であり、この場合1へと反転されることになるであって且つDBIベクトルが最後のデータ転送時間の後に伝送される場合、システムは、最後のデータ転送が全て1であり且つDBIビット転送が全て0である最悪の状況のSSO遷移に直面する。従って、DBIは、新たなSSO問題を導入し得るし、また全体的なSSO利益を損ねる可能性がある。この文書のこの欄は、以下に説明され且つ/又は特許請求に係る開示される主題の種々の態様に関連し得る技術の種々の態様を紹介することを意図されている。この欄は、開示される主題の種々の態様のより良い理解を容易にするための背景的情報を提供する。このことを考慮してこの文書のこの欄における記述が読まれるべきであること及び従来技術としての了解ではないことが理解されるべきである。開示される主題は、上述の1つ以上の問題の影響を克服し又は少なくとも低減することに向けられている。開示される主題の幾つかの態様の基本的な理解を提供するために、開示される主題の簡略化された概要を以下に提示する。この概要は開示される主題の包括的な概説である。開示される主題の鍵となる若しくは臨界的な要素を特定すること又は開示される主題の範囲を表すことは意図されていない。その唯一の目的は、後で議論される更に詳細な説明への序として、幾つかの概念を単純化された形態で提示することである。開示される主題の1つの態様は、データを通信するためのデータバスを定義する複数のデータ線を含む装置において見られる。制御器は、複数のデータタイムスロットを用いてデータバスを介して複数のデータ転送を通信するように動作し、データタイムスロットの少なくともサブセットに対して、制御器は、関連データタイムスロットの間に通信されるビットが反転されている旨を示す関連データバス反転標識を通信するように動作し、データ転送のサブセットに対するデータバス反転標識は、データバス反転ベクトルへとグループ化され、制御器は、データバス反転ベクトルの反転を示すグローバルデータバス反転標識を通信するように動作する。開示される主題の別の態様は、複数のデータタイムスロットを用いデータバスを定義する複数のデータ線を介して複数のデータ転送を通信することと、データタイムスロットの少なくともサブセットに対するデータバス反転標識であって関連データタイムスロットの間に通信されるビットが反転されている旨を示すデータバス反転標識を通信することと、データバス反転ベクトルの反転を示すグローバルデータバス反転標識を通信することと、を含む方法において見られ、データ転送のサブセットに対するデータバス反転標識は、データバス反転ベクトルへとグループ化される。開示される主題の1つ以上の具体的な実施形態が以下に説明される。開示される主題は、ここに含まれる実施形態及び図示に限定されるものではなく、むしろ特許請求の範囲内にある実施形態の一部や異なる実施形態の要素の組み合わせを含む実施形態の修正された形態を含むことが具体的に意図されている。任意のそのような実際の実装の開発においては、任意のエンジニアリング又は設計プロジェクトにおいて見られるように、システム関連及びビジネス関連の制約の遵守等の実装毎に変わり得る設計者の具体的な目標を達成するために、種々の実装固有の決定がなされる必要があることが理解されるべきである。また、そのような開発努力は得てして複雑で且つ時間を費やすものであるが、この開示の利益を享受する当業者にとっては設計、製造及び製品化のルーチン的な業務であろうことが理解されるべきである。明示的に臨界的又は本質的であるものとして示されている場合を除き、本出願のいずれの内容も、開示される主題に対して臨界的又は本質的であると考えられることはない。次に添付の図面を参照して、開示される主題を説明する。説明のみを目的とし且つ開示される主題を当業者にとって周知である詳細で不明瞭にすることのないように、種々の構造、システム及びデバイスが図面に模式的に示されている。にもかかわらず、添付の図面は、開示される主題の例証的な例を記載し且つ説明するために含まれている。ここで用いられる語句は、関連分野を含めた当業者によるそれらの語句の理解と一致する意味を有するもとのして理解され且つ解釈されるべきである。ある用語又は句の特別の定義、即ち当業者によって理解される通常の且つ慣例的な意味とは異なる定義は、ここでのその用語又は句の一貫した使用によって暗示されることが意図されるわけではない。ある用語又は句が特別な意味、即ち当業者によって理解される以外の意味を有することが意図される限りにおいて、そのような特別な定義は、その用語又は句に対するその特別な定義を直接的且つ明白に提供する定義的な方法において明細書内に明示的に記載されることになる。次に、種々の図面を通して同様の参照番号が類似の要素に対応する図面を参照すると、特に図1を参照すると、外部メモリ105に結合されるマイクロプロセッサ100との関連において、開示される主題が説明されることになる。当業者であれば、これらの要素及び他の要素からコンピュータシステムが構成され得ることを認識するはずである。しかし、本発明を不明瞭にすることを避けるために、本発明の理解に有用である要素のみが含まれている。1つの実施形態においては、マイクロプロセッサ100は、一対の実質的に類似のモジュール、即ちモジュールA110及びモジュールB115を採用している。モジュール110,115は同様の処理能力を含む。モジュール110,115は、ソフトウエアの制御の下での処理を行い、従ってメモリ、例えば外部メモリ105並びに/又は共有L3キャッシュ120及び/若しくは内部キャッシュ図示せず等のキャッシュ、にアクセスする。メモリバス130を介してモジュール110,115を外部メモリ105とインタフェースするために、集積化メモリ制御器125が設けられている。当業者であれば、モジュール110,115の各々が他の有用なタスクを行うための追加的な回路を含み得ることを理解するはずである。概してメモリバス130は、データ線DQ、アドレス線AD並びにチップ選択CS、書き込みイネーブルWE、バンク選択BS、列アクセスストローブCAS、行アクセスストローブRAS、データマスクDM及びクロックCLK等の制御線CTLを含む。例示される実施形態においては、外部メモリ105はダブルデータレートDDRメモリであり、この場合データはクロック信号の立ち上がりエッジ及び立下りエッジの両方において転送され得る。集積化メモリ制御器125及び外部メモリ105はデータバス反転DBIスキームを用いて通信し、ここではデバイスの電力消費を低減するために及び同時スイッチング出力SSOの数を制限することにより雑音を低減するために、DQ線及び/又はアドレス線上で駆動されるビットが反転され得る。例示のみを目的として以下の例はDQ線の反転に関連しているが、この概念はアドレスバス等の任意のバスに適用可能である。概してデータ転送はn個のタイムスロットを占有し、またデータバス反転はnビットのDBIベクトルによって制御され、この場合、ベクトルにおける各ビットは、当該タイムスロットにおいて関連ビットが既に反転されているかどうかを示す。DBIベクトルそれ自身が既に反転されているかどうかを示すために、従来のDBIベクトルに加えてグローバルDBIDBIGビットが用いられる。グローバルDBI制御を設けることで制御の程度が高まり、電力節約及び/又は雑音特性がDBIベクトルによって低下することがない。幾つかの実施形態においては、グローバルDBIビットはデータタイムスロットの範囲内で通信されてよいが、他の実施形態においては、グローバルDBIビットはサイドバンド信号を用いて即ちデータ転送のビットの外側で通信されてよい。図2~5を参照すると、サイドバンド信号を用いてグローバルDBI制御ビットを通信するための第1のトポロジーが示されている。図2の実施形態においては、外部メモリ105は8ビットデータバスを有しており且つデータ転送は8つのデータタイムスロット、1つのDBI制御タイムスロット及び1つのサイクル冗長性チェックCRCタイムスロットを用いて実装されることが仮定されている。また、ビット値の1は外部メモリ105に対する低電力状態であることが仮定されている。従来的には、DQ線140上のデータがいつ有効になるのかを示すために、データマスクDM線155が書き込み動作の間に用いられる。あるデータスロットに対してDMビットが有効化されると、当該データは無視される。DM線135は読み出し動作の間には典型的には用いられない。本実施形態に従うと、書き込み動作に対しては図3に示されるように、また読み出し動作に対しては図4又は5に示されるように、DBI信号伝達情報を通信するためにDM線135が双方向で用いられる。図3の書き込み動作に示されるように、データタイムスロット0~7は従来どおりに実装され、ここでDMビットは書き込まれつつあるバイトを選択的にマスクするために用いられる。タイムスロット8の間、DQ線140上でDBIベクトル145が通信され、先行するデータスロットにおけるバイトが既に反転されていたかどうかを示す。グローバルDBIDBIGビット150はDM線135を用いて通信される。従って、DBIGビット150が有効化されていると、外部メモリ105にはDBIベクトル145それ自身が既に反転されている旨の信号伝達がなされる。DBIGビット150の有効化に応答して、外部メモリ105内の制御器は、DBIベクトル145を反転させて、次いで反転された値を用いてデータタイムスロット内のバイトを処理する。図4の読み出し動作に示されるように、データ転送スロット0~7は従来どおりに実装され、またDMビットは用いられない即ち低電力状態の1で保持される。タイムスロット8の間、DQ線140上でDBIベクトル145が通信され、先行するデータタイムスロットにおけるバイトが既に反転されているかどうかを示す。グローバルDBIDBIGビット150は、DBIタイムスロット8の間、DM線135を用いて通信される。従って、DBIGビット150が有効化されていると、メモリ制御器125にはDBIベクトル145それ自身が既に反転されている旨の信号伝達がなされる。DBIGビット150の有効化に応答して、メモリ制御器125は、DBIベクトル145を反転させて、次いで反転された値を用いてデータタイムスロット内のバイトを処理する。図5は読み出し動作の代替的な実施形態を示しており、ここではデータタイムスロット0~7は従来どおりに実装されるが、DBIベクトル145を通信するためにDM線135が用いられる。CRCデータはデータスロット8において送られ、またDBIGビット150はDM線135を用いて通信される。次に図6及び7を参照すると、グローバルDBI情報を通信するためにサイドバンド信号が利用可能ではない別の実施形態が示されている。図6に示されるように、外部メモリ105は、8ビット配置にグループ化される2つの4ビットDDRメモリ155,160のバンクを含んでいてよい。モードレジスタの使用を通じて、メモリ155は偶数バンクとして指定され、またメモリ160は奇数バンクとして指定される。偶数バンク155のDQ線140及び奇数バンク160のDQ線は、バンクによって交互配置される。この交互配置パターンは、追加的なバンクに対して繰り返す。4ビット実装においては、データマスク線は典型的にはメモリ155,160にとって利用可能ではないので、グローバルDBI信号を送るためのサイドバンドピンは無い。図7に示されるように、グローバルDBIの使用を可能にするために、DBIが実装されるデータスロットの数が減少させられ、そしてグローバルDBIビット150は、減少させられたDBIベクトル165,170と共にDQ線140を介して各メモリ155,160へ送られる。データスロット0~7において通信されるニブルそれぞれの4ビットは従来どおりである。しかし、8つのデータタイムスロットに対応する8ビットを有するDBIベクトルを提供するのではなく、各DBIベクトル165,170は6つのタイムスロットのみをカバーする。図示される実施形態においては、偶数モードメモリ155のためのDBIベクトル165はデータスロット0~5に対するDBIを実装し、また奇数モードメモリはデータスロット2~7に対するDBIを実装する。偶数モードメモリ155に対するタイムスロット6及び7におけるニブル並びに奇数モードメモリ160に対するタイムスロット0及び1におけるニブルは反転されない。DBIベクトル165,170は制御タイムスロット8及び9を介して通信される。DBIベクトル165,170のタイムスロット8部分が既に反転されているかどうかを示すDBIAビット及びDBIベクトル165,170のタイムスロット9部分が既に反転されているかどうかを示すDBIBビットを伴い、グローバルDBIベクトル175,180もまた制御タイムスロット8及び9において送られる。この手法を用いることで、ビット転送スロット7及び8の間とスロット8及び9の間で8ビットを介した最大で8つのSSOが回避され得る。しかし、一対のうちの一方のニブルだけがDBIによってカバーされる4つのスロットがあるので、DC電力節約の低減は僅かである。一対における両バンク155,160を介してのSSO低減は、各バンク個別のSSO特性よりも良好である。単一のバンクに対するSSO特性は最悪の場合に4であろう一方で、2つの隣接したバンクを介してはSSOは最大で6に制限される。ここに説明されるDBI信号伝達技術は、最小のSSOを伴うDBIを可能にする。グローバルDBIビット150を搬送するサイドバンド信号を有するx8/x16デバイスに対して、SSOは4未満である。サイドバンド信号を伴わないx4デバイスに対して、SSOは8ビットを介して最大で6である。電力消費を低減することにより、冷却要求が低減されると共にバッテリ寿命が延びる可能性がある。SSOを低減することにより雑音特性が改善され、それによりメモリバスが動作する最大周波数が増大する可能性が生じ得る。開示される主題は、ここでの教示の利益を享受する当業者には明らかな、異なるが均等な方法において修正されてよく且つ実施されてよく、従って上に開示される特定の実施形態は例示のみを目的としている。また、ここに示される構成又は設計の詳細に対しては、特許請求の範囲に記述される以外は、限定は意図されていない。従って、上に開示される特定の実施形態は変更又は修正されてよく、また全てのそのような変形は開示される主題の範囲及び精神内にあるとみなされることは明らかである。よって、ここに求められる保護は特許請求の範囲に記述されている。本主題の1つの実施形態に従う装置は、データを通信するためのデータバスを定義する複数のデータ線を含む。制御器は、複数のデータタイムスロットを用いてデータバスを介して複数のデータ転送を通信するように動作し、データタイムスロットの少なくともサブセットに対して、制御器は、関連データタイムスロットの間に通信されるビットが反転されている旨を示す関連データバス反転標識を通信するように動作し、データ転送のサブセットに対するデータバス反転標識は、データバス反転ベクトルへとグループ化され、制御器は、データバス反転ベクトルの反転を示すグローバルデータバス反転標識を通信するように動作する。装置は信号線を更に含んでいてよく、また制御器は信号線を介してグローバルデータバス反転標識を通信するように動作してよい。信号線はデータマスク線であってよい。データバス反転ベクトルは、複数のデータタイムスロット以外の制御タイムスロットにおいてデータ線を介して通信されてよく、また制御器は、書き込み動作の間のデータ転送に対してデータマスク線を介してデータマスク情報を通信すると共に制御タイムスロットの間にデータマスク線を介してグローバルデータバス反転標識を通信するように動作してよい。制御器は、制御タイムスロットの間にデータマスク線を介してグローバルデータバス反転標識を通信するように動作してよい。データバス反転ベクトルは、複数のデータタイムスロット以外の制御タイムスロットにおいてデータ線を介して通信されてよく、また制御器は、制御タイムスロットの間にデータマスク線を介してグローバルデータバス反転標識を通信するように動作してよい。データバス反転ベクトルは、複数のデータタイムスロット以外の制御タイムスロットにおいてデータ線を介して通信されてよい。グローバルデータバス反転標識は、制御タイムスロットの間にデータ線を介して通信されてよい。データ線は、第1のグループ及び第2のグループへとグループ化されてよい。データバス反転ベクトルは、第1のグループに関連付けられる第1の部分及び第2のグループに関連付けられる第2の部分を有していてよい。第1の部分はデータタイムスロットの第1のサブセットをカバーし、第2の部分はタイムスロットの第2のサブセットをカバーし、そして第1のサブセットに含まれないデータタイムスロットは、第2のサブセットに含まれないデータタイムスロットと重複しない。第1のグループは第1のメモリに関連付けられてよく、また第2のグループは第2のメモリに関連付けられてよい。制御器はメモリ制御器であってよい。制御器はメモリデバイスへと集積化されてよい。装置はプロセッサ及びとメモリを含んでいてもよい。複数のデータ線はプロセッサをメモリに接続してよい。データバスはアドレスバスであってよい。本主題の別の実施形態に従う方法は、複数のデータタイムスロットを用いデータバスを定義する複数のデータ線を介して複数のデータ転送を通信することと、データタイムスロットの少なくともサブセットに対するデータバス反転標識であって関連データタイムスロットの間に通信されるビットが反転されている旨を示すデータバス反転標識を通信することと、データバス反転ベクトルの反転を示すグローバルデータバス反転標識を通信することと、を含んでいてよく、データ転送のサブセットに対するデータバス反転標識は、データバス反転ベクトルへとグループ化される。グローバルデータバス反転標識を通信することは、データ線の少なくとも1つを用いてグローバルデータバス反転標識を通信することを含んでいてよい。データバス反転ベクトルはデータタイムスロットの総数未満をカバーしてよく、またグローバルデータバス反転標識は少なくとも1つの制御タイムスロットの間にデータバス反転ベクトルと共に通信されてよい。グローバルデータバス反転標識を通信することは、データ線以外のデータバスに関連する信号線を用いてグローバルデータバス反転標識を通信することを含んでいてよい。"