液晶パネルの複数のデータ線を反転駆動するソースドライバであって、第1上側電源電圧を受ける上側電源端子と、前記第1上側電源電圧より低い下側電源電圧を受ける下側電源端子を有し、前記複数のデータ線それぞれに印加すべき駆動電圧を指示する輝度データを出力するロジック回路と、隣接する2本のデータ線ごとに設けられた駆動回路であって、前記ロジック回路からの前記輝度データを受け、当該輝度データに応じた第1極性の第1駆動電圧と、前記第1極性と反対の第2極性の第2駆動電圧を生成し、前記第1駆動電圧および前記第2駆動電圧を所定の周期で前記2本のデータ線に交互に印加する反転駆動回路と、を備え、各反転駆動回路は、前記第1上側電源電圧より高い第2上側電源電圧が供給される上側電源端子と、前記第2上側電源電圧と前記下側電源電圧の間の所定の中間電圧が供給される下側電源端子と、を有し、第1アナログ電圧に応じた前記第1駆動電圧を生成するハイサイドアンプと、前記中間電圧が供給される上側電源端子と、前記下側電源電圧が供給される下側電源端子とを有し、第2アナログ電圧に応じた前記第2駆動電圧を生成するローサイドアンプと、前記ハイサイドアンプと前記ローサイドアンプにより生成された前記第1、第2駆動電圧を、前記2本のデータ線に所定の周期で切りかえて出力する出力スイッチと、前記2本のデータ線の一方と前記ハイサイドアンプの前記下側電源端子との間に設けられた第1シェアスイッチと、前記2本のデータ線の他方と前記ローサイドアンプの前記上側電源端子との間に設けられた第2シェアスイッチと、前記第1駆動電圧を指示する第1輝度データのハイレベル電圧を前記第2上側電源電圧にレベルシフトし、前記第1輝度データのローレベル電圧を前記中間電圧にレベルシフトする第1レベルシフト回路と、前記第2駆動電圧を指示する第2輝度データのハイレベル電圧を前記中間電圧にレベルシフトする第2レベルシフト回路と、前記第2上側電源電圧が供給される上側電源端子と、前記中間電圧が供給される下側電源端子とを有し、前記第1レベルシフト回路から出力される前記第1輝度データを前記第1アナログ電圧に変換する第1D/Aコンバータと、前記中間電圧が供給される上側電源端子と、前記下側電源電圧が供給される下側電源端子とを有し、前記第2レベルシフト回路から出力される前記第2輝度データを前記第2アナログ電圧に変換する第2D/Aコンバータと、を含むことを特徴とするソースドライバ。各反転駆動回路は、前記ハイサイドアンプの出力端子と前記ハイサイドアンプの前記下側電源端子の間に、そのカソードが前記出力端子側となる向きで設けられた第1ダイオードと、前記ローサイドアンプの前記上側電源端子と前記ローサイドアンプの出力端子の間に、そのアノードが前記出力端子側となる向きで設けられた第2ダイオードと、をさらに備えることを特徴とする請求項1に記載のソースドライバ。複数の反転駆動回路に共通に設けられ、前記中間電圧を生成する電圧源をさらに備えることを特徴とする請求項1または2に記載のソースドライバ。前記中間電圧は、前記第2上側電源電圧と前記下側電源電圧の中点電圧であることを特徴とする請求項1から3のいずれかに記載のソースドライバ。前記第1シェアスイッチおよび前記第2シェアスイッチは、極性の反転ごとにオンすることを特徴とする請求項1から4のいずれかに記載のソースドライバ。前記第1輝度データおよび前記第2輝度データは、極性の反転ごとに、前記第1、第2駆動電圧が略中間電圧となる値に設定されることを特徴とする請求項1から4のいずれかに記載のソースドライバ。前記極性の反転は、画像フレームごとに行われ、前記第1シェアスイッチおよび前記第2シェアスイッチは、前記画像フレームのブランク期間にオンすることを特徴とする請求項1から6のいずれかに記載のソースドライバ。液晶パネルの複数のデータ線を反転駆動するソースドライバであって、第1上側電源電圧を受ける上側電源端子と、前記第1上側電源電圧より低い下側電源電圧を受ける下側電源端子を有し、前記複数のデータ線それぞれに印加すべき駆動電圧を指示する輝度データを出力するロジック回路と、隣接する2本のデータ線ごとに設けられた駆動回路であって、前記ロジック回路からの前記輝度データを受け、当該輝度データに応じた第1極性の第1駆動電圧と、前記第1極性と反対の第2極性の第2駆動電圧を生成し、前記第1駆動電圧および前記第2駆動電圧を所定の周期で前記2本のデータ線に交互に印加する反転駆動回路と、を備え、各反転駆動回路は、前記第1上側電源電圧より高い第2上側電源電圧が供給される上側電源端子と、前記第2上側電源電圧と前記下側電源電圧の間の所定の中間電圧が供給される下側電源端子と、を有し、第1アナログ電圧に応じた前記第1駆動電圧を生成するハイサイドアンプと、前記中間電圧が供給される上側電源端子と、前記下側電源電圧が供給される下側電源端子とを有し、第2アナログ電圧に応じた前記第2駆動電圧を生成するローサイドアンプと、前記ハイサイドアンプと前記ローサイドアンプにより生成された前記第1、第2駆動電圧を、前記2本のデータ線に所定の周期で切りかえて出力する出力スイッチと、前記第1駆動電圧を指示する第1輝度データのハイレベル電圧を前記第2上側電源電圧にレベルシフトし、前記第1輝度データのローレベル電圧を前記中間電圧にレベルシフトする第1レベルシフト回路と、前記第2駆動電圧を指示する第2輝度データのハイレベル電圧を前記中間電圧にレベルシフトする第2レベルシフト回路と、前記第2上側電源電圧が供給される上側電源端子と、前記中間電圧が供給される下側電源端子とを有し、前記第1レベルシフト回路から出力される前記第1輝度データを前記第1アナログ電圧に変換する第1D/Aコンバータと、前記中間電圧が供給される上側電源端子と、前記下側電源電圧が供給される下側電源端子とを有し、前記第2レベルシフト回路から出力される前記第2輝度データを前記第2アナログ電圧に変換する第2D/Aコンバータと、を含み、前記ロジック回路は、前記第1輝度データおよび前記第2輝度データを、極性の反転ごとに、前記第1、第2駆動電圧が略中間電圧となる値に設定することを特徴とするソースドライバ。各反転駆動回路は、前記ハイサイドアンプの出力端子と前記ハイサイドアンプの前記下側電源端子の間に、そのカソードが前記出力端子側となる向きで設けられた第1ダイオードと、前記ローサイドアンプの前記上側電源端子と前記ローサイドアンプの出力端子の間に、そのアノードが前記出力端子側となる向きで設けられた第2ダイオードと、をさらに備えることを特徴とする請求項8に記載のソースドライバ。複数の反転駆動回路に共通に設けられ、前記中間電圧を生成する電圧源をさらに備えることを特徴とする請求項8または9に記載のソースドライバ。前記中間電圧は、前記第2上側電源電圧と前記下側電源電圧の中点電圧であることを特徴とする請求項8から10のいずれかに記載のソースドライバ。前記極性の反転は、画像フレームごとに行われ、前記ロジック回路は、前記画像フレームのブランク期間に、前記第1輝度データおよび前記第2輝度データを、前記第1、第2駆動電圧が略中間電圧となる値に設定することを特徴とする請求項8から11のいずれかに記載のソースドライバ。液晶パネルと、前記液晶パネルの複数のデータ線を駆動する請求項1から12のいずれかに記載のソースドライバと、前記液晶パネルの複数の走査線を駆動するゲートドライバ回路と、を備えることを特徴とする液晶ディスプレイ装置。ソースドライバは、データ線ごとに、データ線に印加すべき駆動電圧を指示する輝度データをアナログ電圧に変換するD/Aコンバータや、アナログ電圧をデータ線に印加するアンプを備える。データ線の数は、数百本と多いため、ソースドライバの回路面積は大きくなる。本発明は係る状況に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、ソースドライバの回路面積の削減にある。本発明のある態様は、液晶パネルの複数のデータ線を反転駆動するソースドライバに関する。このソースドライバは、第1上側電源電圧を受ける上側電源端子と、第1上側電源電圧より低い下側電源電圧を受ける下側電源端子を有し、複数のデータ線それぞれに印加すべき駆動電圧を指示する輝度データを出力するロジック回路と、隣接する2本のデータ線ごとに設けられた駆動回路であって、ロジック回路からの輝度データを受け、当該輝度データに応じた第1極性の第1駆動電圧と、第1極性と反対の第2極性の第2駆動電圧を生成し、第1駆動電圧および第2駆動電圧を所定の周期で2本のデータ線に交互に印加する反転駆動回路と、を備える。各反転駆動回路は、第1上側電源電圧より高い第2上側電源電圧が供給される上側電源端子と、第2上側電源電圧と下側電源電圧の間の所定の中間電圧が供給される下側電源端子と、を有し、第1アナログ電圧に応じた第1駆動電圧を生成するハイサイドアンプと、中間電圧が供給される上側電源端子と、下側電源電圧が供給される下側電源端子とを有し、第2アナログ電圧に応じた第2駆動電圧を生成するローサイドアンプと、ハイサイドアンプとローサイドアンプにより生成された第1、第2駆動電圧を、2本のデータ線に所定の周期で切りかえて出力する出力スイッチと、2本のデータ線の一方とハイサイドアンプの下側電源端子との間に設けられた第1シェアスイッチと、2本のデータ線の他方とローサイドアンプの上側電源端子との間に設けられた第2シェアスイッチと、第1駆動電圧を指示する第1輝度データのハイレベル電圧を第2上側電源電圧にレベルシフトし、第1輝度データのローレベル電圧を中間電圧にレベルシフトする第1レベルシフト回路と、第2駆動電圧を指示する第2輝度データのハイレベル電圧を中間電圧にレベルシフトする第2レベルシフト回路と、第2上側電源電圧が供給される上側電源端子と、中間電圧が供給される下側電源端子とを有し、第1レベルシフト回路から出力される第1輝度データを第1アナログ電圧に変換する第1D/Aコンバータと、中間電圧が供給される上側電源端子と、下側電源電圧が供給される下側電源端子とを有し、第2レベルシフト回路から出力される第2輝度データを第2アナログ電圧に変換する第2D/Aコンバータと、を含む。この態様によると、ハイサイドアンプの電源端子には、第2上側電源電圧AVDDと中間電圧Vcが供給され、その入力端子にも、第2上側電源電圧AVDDと中間電圧Vcの間の電圧が入力され、その出力である第1駆動電圧も、第2上側電源電圧AVDDと中間電圧Vcの間で変化する。第1D/Aコンバータについても同様である。つまり、ハイサイドアンプおよび第1D/Aコンバータは、AVDD-Vc程度の耐圧で構成すればよい。またローサイドアンプの電源端子には、中間電圧Vcと下側電源電圧VSSが供給され、その入力端子にも、中間電圧Vcと下側電源電圧VSSが供給され、その出力である第2駆動電圧も、中間電圧Vcと下側電源電圧VSSの間で変化する。第2D/Aコンバータについても同様である。つまり、ローサイドアンプおよび第2D/Aコンバータは、Vc-VSS程度の耐圧で構成すればよい。したがって、ハイサイドアンプ、ローサイドアンプ、第1、第2D/Aコンバータを、AVDD-VSS程度の耐圧で構成する必要があった従来の回路に比べて、回路面積を削減することができる。各反転駆動回路は、ハイサイドアンプの出力端子とハイサイドアンプの下側電源端子の間に、そのカソードが出力端子側となる向きで設けられた第1ダイオードと、ローサイドアンプの上側電源端子とローサイドアンプの出力端子の間に、そのアノードが出力端子側となる向きで設けられた第2ダイオードと、をさらに備えてもよい。第1ダイオード、第2ダイオードを設けることにより、極性反転の際に、過電圧が印加されるのを防止できる。ある態様のソースドライバは、複数の反転駆動回路に共通に設けられ、中間電圧を生成する電圧源をさらに備えてもよい。中間電圧は、第2上側電源電圧と下側電源電圧の中点電圧であってもよい。この場合、ハイサイドアンプおよび第1D/Aコンバータのペアに必要な耐圧と、ローサイドアンプおよび第2D/Aコンバータのペアに必要な耐圧と、を揃えることができる。第1シェアスイッチおよび第2シェアスイッチは、極性の反転ごとにオンしてもよい。これにより、極性反転の際に、過電圧が印加されるのを防止できる。第1輝度データおよび第2輝度データは、極性の反転ごとに、第1、第2駆動電圧が略中間電圧となる値に設定されてもよい。これにより極性反転の際に、過電圧が印加されるのを防止できる。極性の反転は、画像フレームごとに行われ、第1シェアスイッチおよび第2シェアスイッチは、画像フレームのブランク期間にオンしてもよい。本発明の別の態様は、液晶ディスプレイ装置である。この液晶ディスプレイ装置は、液晶パネルと、液晶パネルの複数のデータ線を駆動する上述のいずれかの態様のソースドライバと、液晶パネルの複数の走査線を駆動するゲートドライバ回路と、を備える。なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。本発明によれば、ソースドライバの回路面積を削減できる。以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。本明細書において、部材Aが、部材Bと接続された状態とは、部材Aと部材Bが物理的に直接的に接続される場合や、部材Aと部材Bが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。同様に、部材Cが、部材Aと部材Bの間に設けられた状態とは、部材Aと部材C、あるいは部材Bと部材Cが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。図1は、実施の形態に係るソースドライバ100を備えた液晶ディスプレイ200の構成を示す回路図である。液晶ディスプレイ200は、ソースドライバ100、ゲートドライバ110、液晶パネル120、タイミングコントローラ130を備える。液晶パネル120は、m本のデータ線LD1~LDmと、n本の走査線LS1~LSnを備え、データ線LDと走査線LSの交点にはマトリクス状に配置された画素回路が設けられる。図1には画素ごとのTFTのみが示される。i行j列目のTFTijのゲートは、j列目の走査線LSjに接続され、そのソースは、i行目のデータ線LDiに接続される。ゲートドライバ110は、タイミングコントローラ130からのデータを受け、複数の走査線LS1~LSnに順に電圧を与え、サイクリックに選択していく。ソースドライバ100は、タイミングコントローラ130からの輝度データS1を受け、複数のデータ線LD1~LDmに、輝度データS1に応じた駆動電圧VDRV1~VDRVmを供給する。ソースドライバ100は、各データ線LDに対して、所定の基準電圧Vcより高い第1極性の駆動電圧と、基準電圧Vcより低い第2極性の駆動電圧を交互に印加する反転駆動を行う。ソースドライバ100は一つの半導体基板上に一体集積化された機能ICである。ソースドライバ100の出力端子P1~Pmはそれぞれ、データ線LD1~LDmと接続される。また、ソースドライバ100のデータ入力端子102には、画素ごとの輝度を示す輝度データS1が入力される。キャパシタ端子104には、後述する電荷保持用のチャージシェアキャパシタC1が接続される。隣り合う2本のデータ線LDはペアを形成する。すなわち、データ線LD1とLD2は第1のペアをなし、データ線LD3とLD4は第2のペアをなす。一般化すると、データ線LD2i-1とLD2iは第i番目のペアをなしている。ソースドライバ100には、デジタル電源電圧第1上側電源電圧DVDD、第1上側電源電圧DVDDより高いアナログ電源電圧第2上側電源電圧AVDD、接地電圧下側電源電圧VSSの3つの固定電圧が供給される。たとえば第1上側電源電圧DVDD=3.3V、第2上側電源電圧AVDD=12V、下側電源電圧VSS=0Vである。ソースドライバ100は、ロジック回路10、反転駆動回路12、レギュレータ20を備える。レギュレータ20は、チャージシェアキャパシタC1の一端104を、第2上側電源電圧AVDDと下側電源電圧VSSの間の中間電圧Vcに安定化する。レギュレータ20およびチャージシェアキャパシタC1は、中間電圧Vcを生成する電圧源と把握することができる。好ましくは中間電圧Vcは、第2上側電源電圧AVDDと下側電源電圧VSSの中点電圧Vc=AVDDVSS/2である。中間電圧Vcは、中点電圧には限定されず、ハイサイドアンプHAMPとローサイドアンプLAMPが、データ線に供給すべき駆動電圧を全範囲にわたり生成できれば、どの値に設定されてもよい。別の観点からいえば、中間電圧Vcを駆動電圧の第1極性と第2極性の境界である基準電圧に一致させることが望ましい。ロジック回路10は、その上側電源端子PHに第1上側電源電圧DVDDを受け、その下側電源端子PLに下側電源電圧VSSを受ける。ロジック回路10は、タイミングコントローラ130からの輝度データS1を受けるインタフェース回路を含み、タイミングコントローラ130から受信した輝度データS1を画素ごと、つまりデータ線ごとの輝度データS2に分割し、後段の反転駆動回路12へと出力する。輝度データS2は、nビットnは自然数のパラレルデータであり、各ビットのハイレベルは第1上側電源電圧DVDDであり、ローレベルは下側電源電圧VSSである。反転駆動回路12は、ペアをなす2本のデータ線ごとに設けられる。つまり、データ線LD1、LD2のペアに対して反転駆動回路12_1が、データ線LDm-1、LDmのペアに対して、反転駆動回路12_m/2が設けられる。反転駆動回路12はそれぞれ、ロジック回路10から輝度データS2P、S2Nを受け、各輝度データに応じた第1極性の第1駆動電圧VPと、第1極性と反対の第2極性の第2駆動電圧VNを生成し、第1駆動電圧VPおよび第2駆動電圧VNを、所定の周期で2本のデータ線LDに交互に印加する。反転駆動回路12はそれぞれ、ハイサイドアンプHAMP、ローサイドアンプLAMP、出力スイッチSW、第1シェアスイッチSWC1、第2シェアスイッチSWC2、第1レベルシフト回路LVS1、第2レベルシフト回路LVS2、第1D/AコンバータDAC1、第2D/AコンバータDAC2、第1ダイオードD1、第2ダイオードD2を備える。ハイサイドアンプHAMPの上側電源端子PHには第2上側電源電圧AVDDが供給され、その下側電源端子PLには中間電圧Vcが供給される。ハイサイドアンプHAMPは、その入力である第1アナログ電圧VaPに応じた第1駆動電圧VPを生成する。ハイサイドアンプHAMPおよびローサイドアンプLAMPは、演算増幅器を利用したボルテージフォロア回路として構成してもよい。ローサイドアンプLAMPの上側電源端子PHには、中間電圧Vcが供給され、その下側電源端子PLには下側電源電圧VSSが供給される。ローサイドアンプLAMPは、第2アナログ電圧VaNに応じた第2駆動電圧VNを生成する。出力スイッチSWは、ハイサイドアンプHAMPとローサイドアンプLAMPにより生成された第1駆動電圧VP、第2駆動電圧VNを、2本のデータ線LDi、LDi1に所定の周期で切りかえて出力する。すなわち出力スイッチSWの状態に応じて、第1極性の第1駆動電圧VPがデータ線LDiに印加され、第2極性の第2駆動電圧VNがデータ線LDi1に印加される第1状態φ1と、第1駆動電圧VPがデータ線LDi1に印加され、第2駆動電圧VNがデータ線LDiに印加される第2状態φ2が、交互に切りかえられる。第1シェアスイッチSWC1は、2本のデータ線の一方LDiと、ハイサイドアンプHAMPの下側電源端子PLとの間に設けられる。第2シェアスイッチSW2は、2本のデータ線の他方LDi1と、ローサイドアンプLAMPの上側電源端子PHとの間に設けられる。第1シェアスイッチSWC1および第2シェアスイッチSWC2は、極性の反転ごとにオンする。これにより、極性の反転ごとに、データ線LDi、LDi1の電位が、中間電圧Vcと等しくなる。本実施の形態では、極性の反転は、走査線LSの切りかえごとに行われる。第1レベルシフト回路LVS1は、第1駆動電圧VPを指示する第1輝度データS2Pのハイレベル電圧DVDDを、第2上側電源電圧AVDDにレベルシフトし、第1輝度データS2Pのローレベル電圧VSSを中間電圧Vcにレベルシフトする。第2レベルシフト回路LVS2は、第2駆動電圧VNを指示する第2輝度データS2Nのハイレベル電圧DVDDを中間電圧Vcにレベルシフトする。第1D/AコンバータDAC1の上側電源端子PHには第2上側電源電圧AVDDが供給され、その下側電源端子PLには中間電圧Vcが供給される。第1D/AコンバータDAC1は、第1レベルシフト回路LVS1から出力される第1輝度データS2P’を第1アナログ電圧VaPに変換する。第2D/AコンバータDAC2の上側電源端子PHには中間電圧Vcが供給され、下側電源端子PLには下側電源電圧VSSが供給される。第2D/AコンバータDAC2は、第2レベルシフト回路LVS2から出力される第2輝度データS2N’を第2アナログ電圧VaNに変換する。第1ダイオードD1は、ハイサイドアンプHAMPの出力端子とハイサイドアンプHAMPの下側電源端子PLの間に、そのカソードが出力端子側となる向きで設けられる。第2ダイオードD2は、ローサイドアンプLAMPの上側電源端子PHとローサイドアンプLAMPの出力端子の間に、そのアノードが出力端子側となる向きで設けられる。以上がソースドライバ100の構成である。続いて、ソースドライバ100の動作を説明する。図2a~dは、図1のソースドライバ100の状態遷移を示す回路図である。図3は、図1のソースドライバ100の動作波形図である。図2a~dは、ペアをなす2つのデータ線LD1、LD2を駆動する反転駆動回路12の周辺の回路のみを示す。ハイサイドアンプHAMP、ローサイドアンプLAMPは、いずれもプッシュプル形式の出力段を備える。ハイサイドアンプHAMPは、出力段として電源電圧AVDDと中間電圧Vcの間に直列に接続されたPチャンネルMOSFET以下、第1トランジスタM1というおよびNチャンネルMOSFET以下、第2トランジスタM2というを備える。また、ローサイドアンプLAMPは、出力段として中間電圧Vcと接地電圧VSSの間に直列に接続されたPチャンネルMOSFET以下、第3トランジスタM3というおよびNチャンネルMOSFET以下、第4トランジスタM4というを含む。ハイサイドアンプHAMPおよびローサイドアンプLAMPの入力差動段や増幅段は省略されている。ソースドライバ100は、ゲートドライバ110の走査線LSの選択動作と同期して、以下で説明するφ1、φ12、φ2、φ21の状態を繰り返す。φ1.ゲートドライバ110がj番目の走査線LSjを選択するとき、ソースドライバ100は、データ線LD1を第1極性の駆動電圧VPで、データ線LD2を第2極性の駆動電圧VNで駆動する。この状態を第1状態φ1という。第1状態φ1において、出力スイッチSWは、ハイサイドアンプHAMPによって一方のデータ線LD1が、ローサイドアンプLAMPによって他方のデータ線LD2が駆動されるように設定される。このとき、シェアスイッチSWC1、SWC2はすべてオフに設定される。図2aは、第1状態φ1の等価回路を示す。φ2.ゲートドライバ110がj1番目の走査線LSj1を選択するとき、ソースドライバ100は、データ線LD1を第2極性の駆動電圧VNで、データ線LD2を第1極性の駆動電圧VPで駆動する。この状態を第2状態φ2という。第2状態φ2において、出力スイッチSWは、ハイサイドアンプHAMPによって他方のデータ線LD2が、ローサイドアンプLAMPによって一方のデータ線LD1が駆動されるように設定される。このとき、シェアスイッチSWC1、SWC2はすべてオフに設定される。図2cは、第2状態φ2の等価回路を示す。ソースドライバ100は、ゲートドライバ110による走査線LSの駆動タイミングと同期して、第1状態φ1、第2状態φ2を交互に繰り返す。第1状態φ1から第2状態φ2の遷移期間および第2状態φ2から第1状態φ1への遷移期間には、以下の状態が挿入される。φ12.第1状態φ1から第2状態φ2に遷移するタイミングで、ソースドライバ100は、第1遷移状態φ12に設定される。第1遷移状態φ12において、出力スイッチSWはオフ状態となり、ハイサイドアンプHAMPおよびローサイドアンプLAMPは、データ線LD1、LD2と切り離される。このとき、シェアスイッチSWC1、SWC2はすべてオンに設定される。図2bは、第1遷移状態φ12の等価回路を示す。φ21.第2状態φ2から第1状態φ1に遷移するタイミングで、ソースドライバ100は、第2遷移状態φ21に設定される。第2遷移状態φ21において、出力スイッチSWはオフ状態となり、ハイサイドアンプHAMPおよびローサイドアンプLAMPは、データ線LD1、LD2と切り離される。このとき、シェアスイッチSWC1、SWC2はすべてオンに設定される。図2dは、第2遷移状態φ21の等価回路を示す。第1遷移状態φ12と第2遷移状態φ21の回路状態は同じである。その後、第1状態φ1に遷移し、j2番目の走査線LSj2を駆動する。つまり、ソースドライバ100は、走査線LSの駆動タイミングと同期して、第1状態φ1、第1遷移状態φ12、第2状態φ2、第2遷移状態φ21を順に繰り返す。図3のタイムチャートを参照する。第1状態φ1において、データ線LD1の電位VDRV1は、時間とともに上昇し、輝度に応じた第1極性の目標電圧に設定される。また、データ線LD2の電位VDRV2は、時間とともに低下し、輝度に応じた第2極性の目標電圧に設定される。続く第1遷移状態φ12において、シェアスイッチSWC1、SWC2がオンし、データ線LD1、LD2がチャージシェアキャパシタC1と接続される。その結果、データ線LD1、LD2の電位VDRV1、VDRV2は、中間電圧Vcと一致する。続く第2状態φ2において、データ線LD1の電位VDRV1は、時間とともに低下し、輝度に応じた第2極性の目標電圧に設定される。また、データ線LD2の電位VDRV2は、時間とともに上昇し、輝度に応じた第1極性の目標電圧に設定される。続く第2遷移状態φ21において、シェアスイッチSWC1、SWC2がオンし、データ線LD1、LD2がチャージシェアキャパシタC1と接続される。その結果、データ線LD1、LD2の電位VDRV1、VDRV2は、中間電圧Vcと一致する。実施の形態に係るソースドライバ100によれば、ハイサイドアンプHAMPのシンク電流吸い込み電流は、第2トランジスタM2を介してチャージシェアキャパシタC1に流れ込む。また、ローサイドアンプLAMPのソース電流吐き出し電流は、チャージシェアキャパシタC1から第3トランジスタM3を介してデータ線へと供給される。言い換えれば、ハイサイドアンプHAMPによってデータ線に供給した電荷を、チャージシェアキャパシタC1に回収し、その電荷を、ローサイドアンプLAMPの電源として利用することができる。その結果、従来のように、各データ線の駆動電圧の極性を切りかえる度に接地に捨てていた電流を低減することができる。実施の形態に係るソースドライバ100は、従来に比べて消費電力を50近く低減することが可能となる。消費電力の低減にともない、回路の発熱も大幅に削減できる。また、実施の形態では、ハイサイドアンプHAMPは電源電圧AVDDと中間電圧Vcを受けて動作し、ローサイドアンプHAMPは中間電圧Vcと接地電圧VSSを受けて動作する。Vc=AVDD/2に設定される場合、各アンプの動作電圧範囲は、AVDD/2となる。これに対して、従来のソースドライバでは、チャージシェアキャパシタC1を設けずに、ハイサイドアンプとローサイドアンプの両方を、電源電圧AVDDと接地電圧VSSを与えて動作させていた。つまり、従来において、各アンプの動作電圧範囲はAVDDであった。つまり、本実施の形態に係るソースドライバ100によれば、従来のソースドライバに比べて、各アンプに印加される電圧が低減されるため、消費電力を低減することが可能となる。また、ハイサイドアンプHAMPおよびローサイドアンプLAMPを、低耐圧プロセスを利用することができるため、回路面積を削減することも可能である。また、中間電圧Vcを安定化させるレギュレータ20を設けることにより、ハイサイドアンプHAMP、ローサイドアンプLAMPの動作を安定化させることができる。さらに、シェアスイッチSWCを設けることにより、データ線LDの電位を輝度に対応する電圧に遷移させる前に、レギュレータ20の目標値に設定することができる。レギュレータ20の目標値は、輝度が0に相当する電圧と一致することが望ましい。また実施の形態では、第1D/AコンバータDAC1をハイサイドアンプHAMPと同じ電圧範囲で動作させ、それに対する入力電圧レベル、つまり輝度データS2Pの振幅を、第1レベルシフト回路LVS1によって最適化している。その結果、第1D/AコンバータDAC1の消費電力も従来より低下させることができ、低耐圧プロセスを利用できるため、その回路面積を低減できる。第2D/AコンバータDAC2についても同様である。また、第1ダイオードD1を設けることにより、ハイサイドアンプHAMPの出力端子の電位を、VcVz以下に制限することができる。Vzは第1ダイオードD1のツェナー電圧である。同様に、第2ダイオードD2を設けることにより、ローサイドアンプLAMPの出力端子の電位を、Vc-Vz以上に制限することができる。その結果、極性反転のタイミングにおいて、出力スイッチSWを構成するトランスファゲートや、ハイサイドアンプHAMP、ローサイドアンプLAMPの出力段のトランジスタM1~M4、第1シェアスイッチSWC1、第2シェアスイッチSWC2などに、耐圧を超すような過電圧が印加されるのを防止できる。上記実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。第1の変形例実施の形態では、走査線LSの切りかえごとに、極性を反転させる場合を説明したが、本発明はそれに限定されない。図4は、液晶パネルの変形例を示す図である。図4の液晶パネルは、いわゆるトリプルゲートパネルである。このようなパネルを用いる場合、極性の反転は、画像フレームごとに行ってもよく、具体的にはブランク期間τBLKにおいて、第1シェアスイッチSWC1、第2シェアスイッチSWC2をオンしてもよい。図5は、画像フレームごとに極性反転する場合の動作波形図である。また、トリプルゲートパネル以外のパネルを駆動する場合であっても、画像フレームごと極性反転してもよい。あるいは、極性反転は、複数の走査線ごとに行ってもよい。第2の変形例実施の形態では、第1シェアスイッチSWC1、第2シェアスイッチSWC2をオンすることにより、データ線LDi、LDi1の電位を、中間電圧Vcに引き戻す場合を説明したが、本発明はそれには限定されない。たとえば第1シェアスイッチSWC1、第2シェアスイッチSWC2の制御に代えて、ロジック回路10は、極性の反転ごとに、輝度データS2P、S2Nの値を、タイミングコントローラ130からの輝度データS1とは無関係に、駆動電圧VP、VNが中間電圧Vcあるいはその付近となるように設定してもよい。この場合、第1シェアスイッチSWC1、第2シェアスイッチSWC2を省略できる。あるいは、第1シェアスイッチSWC1、第2シェアスイッチSWC2の制御に加えて、輝度データS2P、S2Nの値の設定を行ってもよい。第2の変形例は、走査線ごとに極性反転を行う場合であっても有効であるが、この場合、処理の負荷が大きくなる。処理の負荷の観点からは、第2の変形例は、第1の変形例のように、画像フレームごとに極性反転を行う場合に特に有効である。実施の形態では、複数の反転駆動回路12に対して、共通のチャージシェアキャパシタC1を設ける場合を説明したが、ドライバアンプをセグメント化し、セグメントごとにチャージシェアキャパシタC1を設けてもよい。セグメント化することにより、チャージシェアキャパシタC1ひとつ当たりの容量を減らすことができ、CR時定数を小さくできるため、回路動作を高速化できる。セグメントは、隣接するいくつかのドライバアンプを単位としてもよい。隣接する画素の輝度は確率的に近似する場合が多いため、これらをセグメント化することにより、高速動作が期待できる。さらにこの場合、回路のレイアウトの観点から有利である。あるいはセグメントを、画素の色を単位としてもよい。実施の形態では、チャージシェアキャパシタC1をソースドライバ100の外部に外付けする場合を説明したが、これをソースドライバ100に内蔵してもよい。以上、実施の形態にもとづき本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎないことはいうまでもなく、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められることはいうまでもない。