"電気回路設計ECDのまれな不良事象を識別する方法を実施するために、コンピュータが実行するための命令が記録されている、持続性の有形コンピュータ可読媒体であって、前記ECDには、プロセス変数および性能メトリックスが関連付けられており、前記性能メトリックスは、前記プロセス変数に依存し、前記プロセス変数は、確率分布を有し、前記方法は、前記プロセス変数の前記確率分布から点の集合を生成することと、点の前記集合から点の部分集合を選択することと、シミュレーションデータを取得するために、点の前記部分集合の各点の前記ECDをシミュレーションすることと、性能メトリックス値の集合を取得するために、前記シミュレーションデータに従って、点の前記部分集合の各点の性能メトリックスの値を計算することであって、前記性能メトリックスには、標的値が関連付けられている、ことと、性能メトリックス値の前記集合に従って、および点の前記部分集合の各点の前記プロセス変数の値を用いて、前記プロセス変数の関数として、前記性能メトリックスのモデルを構築することと、前記モデルに従って、順序付けされた残りの点を取得するために、点の前記集合の残りの点を順序付けすることであって、前記順序付けされた残りの点は、それに関連付けられた順序を有する、ことと、ECD不良の表示カウントを取得するために、停止条件が満足されるまで、前記順序付けされた残りの点の順序に従って、以下のアクションa~d、a順序付けされた残りの点のシミュレーションデータを取得するために、順序付けされた残りの点をシミュレーションすることと、b前記順序付けされた残りの点の前記シミュレーションデータに従って、前記順序付けされた残りの点の前記性能メトリックスの値を計算することと、c前記順序付けされた残りの点の前記性能メトリックスの前記値を前記標的値と比較することと、d前記順序付けされた残りの点の前記性能メトリックスの前記値が前記標的値を満足しない場合に、ECD不良の前記表示カウントを増加させることと、を反復的に繰り返すことによって、ECD不良のカウント数を表示することと、を含む、持続性の有形コンピュータ可読媒体。前記残りの点は、点の前記部分集合の点とは異なる、請求項1に記載の持続性の有形コンピュータ可読媒体。点の前記集合の点の総数は、前記ECDの標的歩留りに従って判定される、請求項1に記載の持続性の有形コンピュータ可読媒体。前記ECDの不良率または前記ECDの歩留りは、ECD不良の数、および点の前記集合の点の総数に従って推定される、請求項1に記載の持続性の有形コンピュータ可読媒体。前記方法は、すべてのECD不良が発見されたか否かを自動的に判定することをさらに含む、請求項4に記載の持続性の有形コンピュータ可読媒体。前記方法は、前記ECDの前記不良率または前記ECDの前記歩留りの信頼区間を判定することをさらに含む、請求項4に記載の持続性の有形コンピュータ可読媒体。前記モデルは、線形モデル、多項式モデル、スプラインモデル、ガウス過程モデル、ニューラルネットワーク、多変量適応型回帰スプラインモデル、および高速関数抽出モデルのうちの少なくとも1つを含む、回帰モデルである、請求項1に記載の持続性の有形コンピュータ可読媒体。再構築モデルを取得するために、アクションa~dの反復の後に、すべてのシミュレーション点に基づく前記モデルの再構築がもたらされ、まだシミュレーションされていない点は、前記再構築モデルに従って再順序付けされる、請求項1に記載の持続性の有形コンピュータ可読媒体。プロットを表示することをさらに含み、前記プロットは、前記点がシミュレーションされた前記順序の関数として、シミュレーション点の前記性能メトリックスの前記値を示す曲線を含む、請求項1に記載の持続性の有形コンピュータ可読媒体。前記方法は、プロットを表示することをさらに含み、前記プロットは、前記性能メトリックスの確率分布の曲線を含む、請求項1に記載の持続性の有形コンピュータ可読媒体。前記曲線は、前記性能メトリックスの確率分布の少なくとも1つの極部分を示す、請求項10に記載の持続性の有形コンピュータ可読媒体。前記方法は、前記プロセス変数によって画定される空間内の追加の点を取得することをさらに含み、前記追加の点は、点の前記集合外である、請求項1に記載の持続性の有形コンピュータ可読媒体。前記方法は、追加のシミュレーションデータを取得するために、前記追加の点の前記ECDをシミュレーションすることと、前記追加のシミュレーションデータに従って、追加の性能メトリックス値を計算することと、前記追加の性能メトリックス値に従って、前記モデルを修正することと、をさらに含む、請求項12に記載の持続性の有形コンピュータ可読媒体。前記方法は、推定誤差または不確実性を取得するために、前記モデルの誤差または不確実性を推定することと、前記推定誤差または不確実性に従って、前記追加の点を取得することと、をさらに含む、請求項12に記載の持続性の有形コンピュータ可読媒体。ECD不良の前記カウント数を表示することは、ECD不良の前記カウント数をプロットで表示することを含む、請求項1に記載の持続性の有形コンピュータ可読媒体。前記プロセス変数の前記確率分布から点の前記集合を生成することは、前記プロセス変数の前記確率分布をサンプリングすることを含む、請求項1に記載の持続性の有形コンピュータ可読媒体。電気回路設計ECDのまれな事象発生を識別する方法を実施するために、コンピュータが実行するための命令が記録されている、持続性の有形コンピュータ可読媒体であって、前記ECDには、プロセス変数および性能メトリックスが関連付けられており、前記性能メトリックスは、前記プロセス変数に依存し、前記プロセス変数は、確率分布を有し、前記方法は、前記プロセス変数の前記確率分布から点の集合を生成することと、点の前記集合から点の部分集合を選択することと、シミュレーションデータを取得するために、点の前記部分集合の各点の前記ECDをシミュレーションすることと、性能メトリックス値の集合を取得するために、前記シミュレーションデータに従って、点の前記部分集合の各点の性能メトリックスの値を計算することと、性能メトリックス値の前記集合に従って、および点の前記部分集合の各点の前記プロセス変数の前記値を用いて、前記プロセス変数の関数として、前記性能メトリックスのモデルを構築することと、順序付けされた残りの点を取得するために、前記モデルに従って、点の前記集合の残りの点を順序付けすることであって、前記順序付けされた残りの点は、それに関連付けられる順序を有する、ことと、表示プロットを取得するために、停止条件が満足されるまで、前記順序付けされた残りの点の前記順序に従って、以下のアクションa~c、a順序付けされた残りの点のシミュレーションデータを取得するために、順序付けされた残りの点をシミュレーションすることと、b前記順序付けされた残りの点の前記シミュレーションデータに従って、前記順序付けされた残りの点の前記性能メトリックスの値を計算することと、c前記順序付けされた残りの点の前記性能メトリックスの前記値を、前記性能メトリックスの前記値の前記分布の前記プロットに組み込むことと、を反復的に繰り返すことによって、前記性能メトリックスの前記値の分布のプロットを表示することと、を含む、持続性の有形コンピュータ可読媒体。電気回路設計ECDのまれな不良事象を識別する方法を実施するために、コンピュータが実行するための命令が記録されている、持続性の有形コンピュータ可読媒体であって、前記ECDには、プロセス変数および性能メトリックスが関連付けられており、前記性能メトリックスは、前記プロセス変数に依存し、前記プロセス変数は、確率分布を有し、前記方法は、前記プロセス変数の前記確率分布から点の集合を生成することと、点の前記集合から点の部分集合を選択することと、シミュレーションデータを取得するために、点の前記部分集合の各点の前記ECDをシミュレーションすることと、性能メトリックス値の1つ以上の集合を取得するために、前記シミュレーションデータに従って、前記ECDの1つ以上の性能メトリックスについて、点の前記部分集合の各点の前記1つ以上の性能メトリックスの値を計算することと、性能メトリックス値の前記1つ以上の集合に従って、および点の前記部分集合の各点の前記プロセス変数の前記値を用いて、前記プロセス変数の関数として、前記1つ以上の性能メトリックスのそれぞれのモデルを構築することと、前記1つ以上の性能メトリックスのそれぞれの出力値の事前に確立された関心領域のそれぞれについて、順序付けされた残りの点の集合を取得するために、前記1つ以上の性能メトリックスのそれぞれの前記モデルに従って、点の前記集合の残りの点を順序付けすることであって、順序付けされた残りの点の集合の数は、事前に確立された関心領域の数と等しく、出力値の各事前に確立された関心領域には、標的値が関連付けられている、ことと、点の順序付けされたインターリーブ集合を取得するために、順序付けされた残りの点の前記集合をインターリーブすることであって、点の前記順序付けされたインターリーブ集合は、順序を有する、ことと、ECD不良の表示カウントを取得するために、停止条件が満足されるまで、点の前記順序付けされたインターリーブ集合の前記順序に従って、出力値の前記事前に確立された関心領域のそれぞれについて、以下のアクションa~d、a点の前記順序付けされたインターリーブ集合の点をシミュレーションすることと、b点の前記順序付けされたインターリーブ集合の前記点の前記性能メトリックスの値を計算することと、c点の前記順序付けされたインターリーブ集合の前記点の前記性能メトリックスの前記値を、その関連標的値と比較することと、d点の前記順序付けされたインターリーブ集合の前記点の前記性能メトリックスの前記値が、その関連標的値を満足しない場合に、前記ECD不良の前記表示カウントを増加させることと、を反復的に繰り返すことによって、ECD不良のカウント数を表示することと、を含む、持続性の有形コンピュータ可読媒体。概して、本発明は、ランダムばらつきの影響を受けるすなわち、プロセスばらつきとも称することができる、ランダムばらつきの影響を受ける設計変数を有するECDにおける不良および不良率を識別するための方法ならびにシステムを提供する。本発明は、低不良率を有するECDの不良率を効率的に推定するためのシステムおよび方法を提供する。図2は、本発明の方法/システムの例示的なブロック図を図示する。図2では、ステップ202が開始である。本発明への一入力は、設計の表現デバイスの集合、それらがどのように接続されるか、ならびに幅、長さ、および抵抗等のデバイス寸法、および回路の性能に影響を及ぼす可能性があるばらつきを表す確率分布である。設計および特定のばらつきサンプルばらつき分布から取り出される点の組み合わせを、SPICEのような回路シミュレータによってシミュレーションすることができる。設計およびばらつきサンプルの組み合わせがシミュレーションされる際、性能値のベクトル性能メトリックス値を取得することができる。以下は、1つの性能メトリックスのみに基づき、不良率を判定することを記載する。複数の性能メトリックスが影響を及ぼす一般的事例は、さらに以下に記載される。ステップ204で、ECDのばらつきを表すランダム分布から、N個のモンテカルロサンプル点の集合が取り出される。典型的に、ECDの各デバイスは、それに関連するばらつきを有し、そのばらつきは、デバイスのプロセス変数の確率分布によって表すことができるそれらは、分布に従い、プロセス変数は、ランダム変数であるため。すべての確率分布の集合デバイス毎に1つの分布は、ECDの全体的確率分布を定義することができる。プロセス変数は、本質的にランダムであり、ECDの製造に関与するプロセスステップに関連する。そのような変数には、最終的にECDの電気特性および性能メトリックスに影響を及ぼす可能性がある、例えば、ゲート酸化物の厚さ、基板ドーピング濃度、シート抵抗、移動度、ならびにデバイス長さおよび幅の変動を挙げることができる。続いて、ステップ206で、N個のサンプルのうちのNinit個のサンプルの部分集合がランダムに選択され、208で、ECDは、各サンプルの所与の性能メトリックス同一の性能メトリックスの値を取得するために、そのNinit個のサンプルの部分集合でシミュレーションされる回路シミュレータを用いて。次いで、210で、Ninit個の点を訓練入力として、および対応するNinit個の性能値を訓練出力として使用して、その性能メトリックスの回帰モデルが構築される。任意の好適な種類の回帰モデルが、本開示の範囲内である。例えば、回帰モデルには、線形モデル、多項式モデル、スプラインモデル、ガウス過程モデル、ニューラルネットワーク、MARSモデルJ.H.Friedman、多変量適応型回帰スプライン、AnnalsofStatistics、Vol.19、No.1、1991年、FFX高速関数抽出モデルT.McConaghy、High-dimensionalstatisticalmodelingandanalysisofcustomintegratedcircuits、Proc.CustomIntegratedCircuitsConference、2011年9月、またはこれらの組み合わせを挙げることができ、これらはすべて、本開示の範囲内である。一実施例として、コンパレータのバンド幅BWは、BW=1.71e7-4.57e5xcm1m1lintxcm1m2lint5.23e4x2cm1m1lint4.80e4x2cm1m2lintによる、プロセス変数xの多項式関数であってもよく、式中、例えば、xcm1m1lintは、電流ミラーCM1上のトランジスタM1の長さのばらつきである。212で、予測性能値を得るために、まだシミュレーションされていない候補モンテカルロサンプルが、回帰モデル上でシミュレーションされ、また、212で、候補サンプルは、予測性能値の昇順または降順に順序付けもされる。出力、すなわち、例えば、利得であってもよい性能メトリックスを最大化することが望ましい場合、最悪の場合の値は、最小値であり、サンプルは、昇順である。逆に、性能メトリックス例えば、電力消費を最小化することが望ましい場合、サンプルは、降順に順序付けされる。別の実施例では、ビットセルでは、所定の値未満のビットセル電流を有することが望ましい場合がある。そのような場合では、サンプル順序付けされるサンプルは、それらの予測ビットセル電流値の降順に順序付けされるであろう。図3は、ビットセルの電流のそのような実施例に関し、回帰モデルに基づく、予測ビットセル電流の関数として、モンテカルロサンプルの確率分布関数を示す。本実施例では、ビットセル電流仕様は、最大許容可能値を有する。そのため、サンプルは、高予測電流から低予測電流に順序付けされる。最初の9個の順序付けされたサンプルは、1~9とラベル付けされる。図2のステップ214で、判定された順序で、順序付けされた候補のシミュレーションが開始される。サンプルを、それぞれNorder個のサイズのバッチでシミュレーションすることができる。シミュレーション結果が戻り、結果を、例えば、シミュレーションが不適合となったシミュレーション出力値、取得された不良の数、すべての不良が発見されたと見なした推定不良率、およびその他の形態で、ユーザディスプレイ220に出力することができる。不良率は、不良の数/サンプルの総数Nとして推定される。216で、すべての不良が発見されたと判定される場合、システムは、218で停止する。すべての不良が発見されたか否かの判定は、自動的に、またはユーザがディスプレイからフィードバックを得ることによって行うことができる。システムが停止しない場合、フローは、210に再ループすることができる。シミュレーションからちょうど取得された追加のデータを用いて、回帰モデルを再訓練することができ、212で、残りの候補サンプルを再順序付けし、次いで214で、シミュレーションすることができる。ループは、すべての不良が発見されるまで継続することができる。いったんすべての不良が発見されると、システムは、218で停止することができる。以下は、1つが単一の出力を伴い、2つがそれぞれ2つの出力を有する、3つのECDの5つの異なる高歩留り低pf問題への本開示の適用を示す。ECDは、代表的なメモリ回路であるビットセルおよびセンスアンプ、ならびに代表的なデジタル標準セルであるフリップフロップである。回路は、妥当なデバイス寸法を有し、例えば、それらは、公称でスペックに適合し、標的歩留りに近い歩留りを有する妥当な可能性を有する。デバイス毎に約5~10個のローカルプロセス変数を有する、現代の産業の45nmプロセスからのデバイスモデルが使用される。ビットセルは、30個のプロセス変数を有し、センスアンプは、125個のプロセス変数を有し、フリップフロップは、180個のプロセス変数を有する。図4は、例示的なビットセルの回路図を示す。図5は、例示的なセンスアンプの回路図を示す。実験用の方法論は、以下の通りである。各問題について、問題のECDの確率分布プロセス変数のからN個のモンテカルロサンプルランダムサンプルが取り出され、回路シミュレータを用いて、これらのランダムサンプルのすべてでのECDがシミュレーションされる。これらのシミュレーションは、本開示の方法が試験/比較される、高品質結果を形成する。これらの試験の場合では、N個のサンプルのうちのx個が不適合となるxは、例えば、100であってもよいように、出力仕様を設定することができる。出力仕様は、ビットセルでは、ビットセル電流であり、センスアンプでは、センスアンプ電力およびセンスアンプ遅延であり、フリップフロップでは、電圧出力および電流出力である。上記の高品質結果においてMCサンプルを生成するために使用されたものと同一のランダムシードを使用して、取り出されたまたは生成されたモンテカルロサンプルの数Ngen=N個で、図2に示される例示的な方法が使用された。図2の方法は、ビットセルではN=150万個、センスアンプではN=100万個、およびフリップフロップではN=100万個で、Ngen個のサンプルのうちの100個が不適合となるようなスペック設定で、20000個のシミュレーションを実行した。図6は、サンプル数の関数として、20000個のモンテカルロサンプルの計算ビットセル電流をプロットする。計算は、シミュレーションデータを取得するために、回路シミュレータを用いて、ビットセルをシミュレーションすることによって、およびシミュレーションデータに従ってビットセル電流を計算することによって実施される。下方の曲線500は、順序付けされていないモンテカルロサンプルのものであり、上方の曲線502は、ビットセル電流の回帰モデル毎に順序付けされたモンテカルロサンプルのものである。曲線504は、本方法が完璧な挙動を有する場合の理想曲線であり、そのため、この理想曲線は、本方法と比較するのに有用である。この理想曲線504は、減少ビットセル電流の関数として順序付けされたMCサンプルで取得された電流を示す、つまり、150万個のMCサンプルのそれぞれのビットセル電流が取得され、MCサンプルは、減少ビットセル電流の関数として順序付けされる。曲線504を取得するために、回帰モデルは使用されない。MCサンプルのうちの20000個のみが、曲線504上に示されている。定義上、理想のソート順序は、単調に減少し、これは、曲線504と一致する。モンテカルロサンプリング曲線500は、ランダムに挙動する。バイアスを有さないと、モンテカルロサンプル点出力値は、全範囲にわたって分布し、そのため、MCサンプル単独のシミュレーションは、最悪の場合の値を発見するのが非常に遅い。曲線502は、最悪の場合の値で開始し、いくらかのノイズを伴う、概して下向きの傾向を有する。傾向は、曲線502が、プロセス変数対出力値から、概略的関係を捕捉していることを示す。ノイズは、回帰モデルが、予期される、ある誤差を有することを示す。モデリング誤差が低いほど、ノイズは低く、図2に示される方法が不良を発見するのがより速い。506で示される約2000個のサンプルで、曲線502の下側範囲の値は急上昇する。これは、ビットセル電流を推定するために使用されるモデルが、その点で再構築され、これが、その点以降の順序付けをより正確にしたためである。モデルは、シミュレーションされた回路シミュレーションされたMCサンプルのシミュレーション結果、元の回帰モデルを構築するために開始時にシミュレーションされたもの、および最大で~2000個のサンプル数のシミュレーションビットセル電流データを取得するために、その後にシミュレーションされたものを使用して再構築された。場合によっては、508で示される約10,500個のサンプル等では、図2に示される方法は、本方法の成功が、誤差許容範囲内であると予測されるあらゆるサンプルを得ることに依存しないため、いくつかの点は、極大値を有する場合があるが、シミュレーションされた際、これらは、許容可能である可能性がある極小値を有したことを予測した。むしろ、成功は、方法が最悪の場合をいかに早く発見することができるかに基づく。図6の曲線502は、本方法の挙動の透明性を提供し、方法がいかに上手く不良の発見を実施するかを理解することを可能にする。ノイズエリアの幅は、所与の仕様値性能メトリックス値について、すべての不良が発見されたと結論付ける前に、どれくらいの余地が与えられるべきかを示す。明確な傾向は、本方法が正常に機能しており、この場合では、ビットセル電流の分布の裾を概略的に描いていることを示す。本方法の不良の発見における有効性は、標的仕様標的性能メトリックス値に依存する。正しいセットアップECD問題セットアップは、仕様を満足するために、典型的に、生成されるサンプルの数内に100個より少ない不良を含むことができる。より多い不良が存在する場合、ECDは、その標的歩留りを満足しないか、または標的歩留りに対してあまりに多くのサンプルが生成されたかのいずれかである。同様に、標的仕様を満足する不良が存在しない場合、設計は、過度の余地があるか、または標的歩留りを検証するのに十分なサンプルが生成されなかったかのいずれかである。したがって、例示的な本方法は、仕様を満足するために、最大で100個の不良を発見することさえできればよく、大幅な順序付け誤差の許容範囲を可能にし、一方、依然として、許容可能なシミュレーション予算内で機能する。ビットセル例では、図7に示されるように、本方法は、その最初の5000個の予測サンプル内で最初の100個の不良を発見する。100個の不良を含有する150万個のモンテカルロサンプルでは、MCシミュレーションは、5000個のサンプル内で1つの不良も発見しないことに留意する。ビットセル例は、予測誤差の順序付けに対するその弾力性である、本方法の重要な強みのうちの1つを示す。順序付けモデルは、妥当な数のシミュレーション内の高歩留り分布の極裾において、モンテカルロおよびSPICE回路シミュレータの正確な結果をもたらすために、完全に正確である必要はない。図8は、サンプル数の関数として、20000個のモンテカルロサンプルの計算センスアンプ電力出力の曲線を示す。計算は、シミュレーションデータを取得するために、回路シミュレータを用いて、センスアンプをシミュレーションすることによって、およびシミュレーションデータに従ってセンスアンプ電流を計算することによって実施される。下方の曲線520は、順序付けされていないモンテカルロサンプルのものであり、上方の曲線522は、センスアンプ出力電力の回帰モデル毎に順序付けされたモンテカルロサンプルのものである。理想曲線、曲線524は、減少センスアンプ出力電力の関数として、適切に順序付けされた100万個のモンテカルロサンプルで取得されたセンスアンプ出力電力を示す。最初の20000個のサンプルのみが、曲線524内に示されている。図9は、シミュレーションされるMCサンプルの数の関数として、発見される不良の数のグラフを示す。図8および図9センスアンプに関するの概略的挙動は、図6および図7ビットセルに関すると同様であるが、しかしながら、センスアンプ事例では、最初の1000個のサンプル内ですべての100個の不良が発見される図9参照。図8において、曲線522内に示されるノイズの量が曲線520内のノイズと比較して明らかに低いことから、順序付けモデルの効果を見ることができる。このように、センスアンプ出力例は、図2の例示的な方法が、より優れた順序付けモデルを用いて、いかに効率性を得るかを図示する。これは、単に、センスアンプ順序付けモデルがビットセル順序付けモデルより低い誤差を有したことを示す。しかし、本方法が、より高い誤差にも関わらず、ビットセルのすべての不良を発見したという事実は、本方法のより高いモデル誤差に対する弾力性を強調する。図10および図11は、図2の方法を、センスアンプの遅延出力にどのように適用することができるかを示す。この出力は、大部分のサンプル値が約0.1e-9秒0.1n秒であり、不良事例が、約1.5e-9秒の値を有する、二峰性分布を有する。スペックをその間に設定する。100万個のMCサンプルに、61個前述の実施例での100個というよりはむしろの不良サンプルが存在する。図10は、本方法が、その最初の9000個のサンプル内ですべての不良を発見することを示す。本方法は、早い方のサンプルで最高であり、減少する頻度で不良を発見する。曲線600では、不良の頻度が最初に高く、次いで降下するため、順序付けモデルが適していることを、図10の出力対サンプルプロット上で視覚的に見ることができる。また、大きい範囲のサンプルにわたってすなわち、サンプル9000~15000、新たな不良が発見されないため、すべての不良が発見された可能性が高いことも見ることができる。理想曲線602およびランダムサンプル曲線604もまた、示されている。図11は、この挙動をさらに示し、HSMCが9000個のサンプル内ですべての61個の不良を発見し、不良の大部分を最初の1000個のサンプル内で発見することが分かる。図12および図13は、フリップフロップのVh出力におけるHSMCの挙動を示す。曲線610が、本方法に基づき、出力対サンプル収束においてほぼ理想的に振る舞い、本方法は、500個未満のサンプル内で100/100個の不良を発見することが分かる。612で、理想曲線が示され、順序付けされたていないMC曲線が614で示されている。この場合も同様に、サンプリング領域曲線614と比較して、曲線610のノイズの量がいかに視覚的に小さいかに留意する。この場合も同様に、ノイズの量は、サンプル順序付けモデルの有効性の適した指標である。図14および図15は、フリップフロップのId電流出力の挙動への本方法の適用を示す。図14は、図2の例示的な方法を通して取得される曲線620が、極大に向かってバイアスがかかっている一方で、高度のノイズを有することを示す。これは、基礎となるモデルが、全体傾向は捕捉しているが、局所傾向の捕捉における大幅な誤差を有することを意味する。この大幅な誤差にも関わらず、これは、依然として妥当な効率性で不良を発見する。また、図14には、理想曲線622、およびランダムに選択されたサンプルに関連する曲線624も示されている。図15は、本方法が、20000個のシミュレーションの後に、100個の不良のうちの26個を発見したことを示す。図14および図15に示される結果は、本方法が実行時間にどのように自己検証することができるか、および質の悪い順序付けモデルでさえ、どのように本方法が依然として有用な結果をもたらすことができるかを示す。そのような場合では、ユーザ/設計者は、本方法が、20000個のシミュレーション内で信頼できる結果をもたらしていないことを明確に分かることができるであろう。このことから、設計者は、より多くの解決を得るため、100万個のサンプルを用いたモンテカルロ、それに続く外挿等の別の技法を用いて検証を称賛するため、もしくは重要度サンプリングのために、追加のシミュレーションを実行するか、または不確実性に対処するために、ある追加の余地を伴って設計するかのいずれかを選択することができる。また、設計者は、続く反復において、設計にここで発見される高シグマコーナー不良をもたらすプロセス点を使用することもできる。より具体的には、設計者がデバイス寸法を反復的に変更し、コーナーを回路シミュレータでシミュレーションすることによってフィードバックを得るフローにおいて、不良をもたらしたプロセス点のうちのいくつかをコーナーとして使用することができ、設計者は、いったんコーナーでの性能が満足されると停止し、この時点で、設計者は、新しい設計の不良率を発見するために、次いで本方法を再実行してもよい。繰り返すが、本方法の重要な利点は、その出力対サンプル収束曲線の品質を評価する能力により、誤った方向に導かないということである。図16は、本発明の代替えの方法/システム実施形態を図示する、ブロック図である。図2と比較すると、これは、より多種多様な実現形態選択肢に適合する。しかし、両方の実施形態は、不良事例に焦点を当てるように、ランダムに取り出されたサンプルの集合が順序付けされ、次いで、すべての不良が発見されるまで、その順序でシミュレーションされるという性質を共有する。次の数段落は、図16のフローを記載する。ステップ302が開始である。システムは、図2の前述の実施形態で記載されるものと同一の入力を有する。次いで、ステップ304で、ECDのプロセスばらつきを表すランダム分布から、N個のサンプル点の集合が取り出される。これらは、モンテカルロサンプリングまた、疑似ランダムサンプリングとしても知られるを使用して、または確率分布からバイアスがかかっていないサンプルを取り出すという点でモンテカルロサンプリングと類似する準モンテカルロQMCサンプリングを使用して取り出すことができる。QMCは、同一の数のサンプルの統計的推定において、より低い分散に変換することができる、ランダム変数空間中へのより良好な広がりより低い矛盾を有するサンプルを生成することを目的とするという点で異なる。QMCサンプリング技法には、ハルトン列J.Halton、Ontheefficiencyofcertainquasi-randomsequencesofpointsinevaluatingmulti-dimensionalintegrals、NumerischeMathematik、2:84~90、1960年、ハマーズレイ列J.Hammersley、MonteCarlomethodsforsolvingmultivariateproblems、AnnalsofNYAcademyofScience、86:844~874、1960年、およびその他を挙げることができる。図16では、ステップ306で、初期サンプル順序付けモデルが構築される。各関心出力性能メトリックスに対して、または代替えとして、各出力の各目標例えば、昇順での最小目標、降順での最大目標、または両方に対して、1つのモデルが構築される。各モデルの入力は、ばらつき確率分布のランダム変数である。各モデルの出力は、モデル化する性能値性能メトリックス値である。N個のモンテカルロまたは準モンテカルロサンプルの部分集合をランダムに選択し、これらをシミュレーションし、各性能メトリックスの回帰モデルを構築することを伴う、図2に示される方法のように、モデルを構築することができる。代替えとして、N個のモンテカルロまたは準モンテカルロサンプルを無視し、代わりに入力空間内の任意の範囲の入力点の集合を作成し、これらをシミュレーションし、入力点対シミュレーション性能値をマッピングするモデルを構築することによって、モデルを構築することができる。代替えとして、いくつかの初期サンプルが選択され、シミュレーションされ、回帰モデルが構築され、次いで、回帰モデルが最高不確実性例えば、ガウス過程モデル上での予測における最高分散を有する新しいサンプルが入力点として選択され、次いでこれらのサンプルがシミュレーションされる適応型で、各モデルを構築することができる。サンプルを選択し、シミュレーションし、不確実性を測定するというサイクルは、標的誤差が達成されるまで繰り返される。不確実性のモデル化に加えて、予測値および不確実性値のモデル化の重み付き組み合わせ等の他の基準も使用されてもよい。いずれの場合でも、ステップ306の終わりには、ばらつき入力パラメータ対性能出力をマップする、回帰モデルの集合が存在する。フローは、図16のステップ308に進む。候補モンテカルロサンプルは、N個のモンテカルロサンプルからのまだシミュレーションされていないものである。ステップ308で、Nnext個のサンプルの集合が、以下のように選択される。予測性能値を得るために、各回帰モデルについて、モデル上で各候補サンプルがシミュレーションされ、サンプルは、予測性能値の昇順または降順に順序付けされる。出力毎に1つまたは出力に2つ以上の関心領域が含まれている場合では、目標毎に1つのこれらの順序は、単一の順序に統合される例えば、インターリービングを介して。例えば、3つの目標の場合では、目標1は、ECDの最大電力であり、目標2は、ECDの最小電力であり、目標3は、ECDの利得であってもよい。本実施例では、目標1および目標2は、電力の分布関数の反対の端部の2つの関心領域であり得る。図17A、図17B、および図17Cは、サンプル数の関数としてプロットされた、順序付けされた目標1、2、および3を示す。目標1の順序付けされたサンプルがs505、s10、s1、s3、であり、目標2の順序付けされたサンプルがs12、s9、s10、s2、であり、目標3の順序付けされたサンプルがs7、s5、s8、s11、である場合、インターリーブサンプルは、s505、s12、s7、s10、s9、s5、s1、s10、s8、s3、s2、s11、等である。しかしながら、サンプルs10が2回発生するため、2回シミュレーションされる必要はなく、インターリーブサンプルリストから削除することができる。加えて、非候補または後ろの方に順序付けされた点のシミュレーションもまた、行われてもよい。例えば、新しいサンプルが、モデルが最大誤差を有する入力点として選択される。これを行うことは、モデルのそれらが最も不確実な領域を継続的に改善するのを助長する。または、いくつかの候補点が、バイアスなくバイアスを順序付けするというよりはむしろランダムに選択されてもよい。これを行うことは、真の分布からわずかなサンプルを取り出すことによって、より優れた予期される最悪の場合収束を得る、混合重要度サンプリングと同様に、アルゴリズムに、より優れた予期される最悪の場合収束を与える。最初の順序付けされた候補は、追加の点と共に、選択されたNnext個のサンプルとなる。図16のステップ310で、Nnext個のサンプルがシミュレーションされる。サンプリングおよびシミュレーションは、いったんすべての不良が発見されたという十分な確信が得られると、または別の停止基準が満足されると、312で停止する。他の停止基準には、最大実行時間の超過、サンプルの最大数の超過、または今までのところのシミュレーションを考慮して、標的歩留りに達する能力が証明または反証されたことの発見が挙げられる。図16のステップ314で、更新されたシミュレーションデータを使用して、回帰モデルのうちのいくつかが再構築されてもよい。これは、典型的に、既存のモデルが、予測順序の誤差をもたらす、シミュレーション出力値と比較して高い出力値の予測における誤差を有する際に生じる。図16では、シミュレーションおよびモデル化の結果は、ユーザディスプレイ318およびデータベース等の記憶媒体320の両方に出力される。場合によっては、結果は、記憶媒体に出力され、次いでディスプレイに渡される。図2のように、ディスプレイ318は、シミュレーションが不適合となったシミュレーション出力値、およびすべての不良が発見されたと見なした推定不良率を示してもよい。また、不良率は、例えば、ウィルソン二項分布推定E.B.Wilson、Probableinference,thelawofsuccession,andstatisticalinference、JournaloftheAmericanStatisticalAssociation、Vol.22、209~212ページ、1927年を用いて、または任意の他の好適な種類の推定を用いて計算される、上および下信頼区間の推定も含んでもよい。ディスプレイは、各出力または目標の不良率を示してもよく、すべての出力にわたる集計不良率全体的不良率のを示してもよい。ディスプレイは、各出力または全体のすべての不良が発見されたという確信の推定を示してもよい。ディスプレイは、各出力および目標最小もしくは最大または両方のシミュレーション出力値対予測サンプル順序番号のプロットを示してもよい。または、シミュレーション出力値対サンプル数のプロット内にモデル予測出力値、モデル予測上界、モデル予測下界も有するバージョンを示してもよい。ディスプレイは、各出力および目標の実際のサンプル順序番号対予測サンプル数のプロットを示してもよい。ディスプレイは、各出力および目標の実際対予測サンプル数の相関を示してもよい。ディスプレイは、頻度プロットで、今までのところのすべてのサンプル値を示し、所与の出力および目標の予測される最悪の場合の値を、例えば、異なる色でハイライトしてもよい。ディスプレイは、各出力、または各出力および目標のプロセスパラメータに対する出力値の感度を示してもよい。ディスプレイは、曲線の裾の計算される分布を示し、それを示してもよく、分布の裾を計算する手法には、極値理論、および性能値対出力変位値からの1dモデルマッピングの構築を挙げることができる。ディスプレイは、各出力の裾だけではない分布を計算し、それを示してもよい。ディスプレイが接続されるシステムは、ユーザが不適合となった任意の点を選択し、他のツールが使用するためにこれらの点をエクスポートするための手段を含んでもよい。ディスプレイは、出力裾の標的パーセンタイル値例えば、1e-6thおよび1-1e-6thパーセンタイル値での代表的なランダム点を計算し、これらの点およびそれらの出力値を表示し、他のツールが使用するために、これらの点をエクスポートしてもよい。追加の代替えの実施形態は、各サンプルばらつき点が、最悪の場合のコーナーの集合にわたってシミュレーションされることを除き、図16の実施形態と同様である。これらのコーナーは、温度、負荷、電源電圧、およびFF/SS/等のモデル集合に捕捉される統計的ばらつき等、他の制御不可能なばらつきをモデル化することができる。CMOSデバイスモデルは、高速、低速、または典型挙動を有することができるNMOSコンポーネント、および同様に高速、低速、または典型挙動を有することができるPMOSコンポーネントをモデル化するために、それらのグローバルプロセス変数集合を有することができる。次いで、例えば、高速NMOS/高速PMOSFF、高速NMOS/低速PMOSFS、低速NMOS/高速PMOSSF、低速NMOS/低速PMOSSS、または典型NMOS/典型PMOSTTグローバルプロセスコーナーで、CMOSデバイスを解析することができる。これらのグローバルプロセスコーナーは、速度および電力のデジタル回路の重要な性能特性を一括するように設計される。いったんサンプルがこれらのコーナーにわたってシミュレーションされると、最悪の場合の値が取られ、モデルおよび他の場所で使用される。最悪の場合の作用素は、目標が最小である際は最小であり昇順、目標が最大である際は最大である昇順。ユーザディスプレイは、すべての最悪の場合のコーナーにわたる結果の表示を含んでもよい。さらなる代替えの実施形態は、最悪の場合の意義で考慮することができる他の制御不可能なばらつきパラメータが存在し、それらが回帰モデルへの追加入力変数として扱われることを除き、図16の実施形態と同様である。これらのパラメータには、温度、負荷、電源電圧、およびFF/SS/等のモデル集合を挙げることができる。図16のステップ306は、ランダムばらつき空間の最悪の場合のばらつき空間との和集合内に十分に広がった入力点を取り出し、ランダムおよび最悪の場合のパラメータの和集合を出力にマップするモデルを構築することに関与する。本発明の実施形態は、電気システムECDに関して記載されてきた。しかしながら、当業者が理解するであるように、また、本開示は、電気システム以外のシステムにも適用可能である。例えば、中でも特に、また、金融システムおよび天気システムも、本明細書に記載される方法およびシステムを使用することができる。前述の説明では、実施形態の完全な理解を提供するために、説明のための数多くの詳細が説明される。しかしながら、これらの具体的な詳細は要求されないことが当業者には明らかであろう。他の例では、周知の電気的構造および回路は、理解を不明瞭にしないために、ブロック図形態で示されている。例えば、本明細書に記載される実施形態が、ソフトウェアルーチン、ハードウェア回路、ファームウェア、またはこれらの組み合わせとして実現されるかについての具体的な詳細は提供されていない。本開示の実施形態を、機械可読媒体コンピュータ可読媒体、プロセッサ可読媒体、またはその中に具現化されるコンピュータ可読プログラムコードを有するコンピュータ使用可能媒体とも称されるに記憶されるコンピュータプログラム製品として表すことができる。機械可読媒体は、磁気、光学、あるいはディスケット、小型ディスク読み取り専用メモリCD-ROM、メモリデバイス揮発性もしくは不揮発性、または同様の記憶機構を含む電気記憶媒体を含む、任意の好適な有形の持続性媒体であってもよい。機械可読媒体は、様々な一連の命令、コードシーケンス、設定情報、または実行される際に、プロセッサに本開示の実施形態に従って方法のステップを実施させる他のデータを含有することができる。当業者は、記載される実現形態を実現するために必要な他の命令および動作もまた、機械可読媒体に記憶することができることを理解するであろう。機械可読媒体に記憶される命令は、プロセッサまたは他の好適な処理デバイスによって実行することができ、記載されるタスクを実施するように回路とインターフェースを取ることができる。図18は、本開示の方法を実施するために、コンピュータが実行するための命令1010が記憶されている、コンピュータ可読媒体1000を示す。上記の実施形態は、一例であることが意図される。添付の特許請求の範囲によってのみ定義される範囲から逸脱することなく、当業者によって、特定の実施形態に対する代替え、修正、および変形が達成されてもよい。"