"導体ベースプレートと、端子接続パターンと、前記端子接続パターン上に接続された端子電極とを表面に備え、裏面金属層を裏面に備え、開口部を有する、前記導体ベースプレート上に配置されたセラミック基板とを備えることを特徴とするミリ波帯用薄型パッケージ。凹部を有する筐体と、前記筐体の前記凹部を囲む端面上に配置された配線基板と、前記配線基板上に配置された配線層とを備え、前記端子電極は、前記配線基板上に延伸し、前記配線層と接続されることを特徴とする請求項1に記載のミリ波帯用薄型パッケージ。前記実装面から前記配線層表面までの高さは、前記実装面から前記端子接続パターン表面までの高さに等しいことを特徴とする請求項2に記載のミリ波帯用薄型パッケージ。前記端子接続パターンおよび前記裏面金属層は、真空蒸着層、若しくはメッキ層であることを特徴とする請求項1に記載のミリ波帯用薄型パッケージ。導体ベースプレートと、端子電極を表面に備え、金属箔を裏面に備え、開口部を有する、前記導体ベースプレート上に配置されたセラミック基板とを備えることを特徴とするミリ波帯用薄型パッケージ。凹部を有する筐体を備え、前記凹部底面の実装面上に前記導体ベースプレートが配置されたことを特徴とする請求項1または5に記載のミリ波帯用薄型パッケージ。端子電極を表面に備え、金属箔を裏面に備え、開口部を有するセラミック基板と、前記セラミック基板の前記開口部の金属箔上に配置される導体ベースプレートとを備えることを特徴とするミリ波帯用薄型パッケージ。凹部を有する筐体を備え、前記凹部底面の実装面上に前記金属箔を介して前記セラミック基板が実装されたことを特徴とする請求項7に記載のミリ波帯用薄型パッケージ。凹部を有する筐体と、前記筐体の前記凹部を囲む端面上に配置された配線基板と、前記配線基板上に配置された配線層とを備え、前記端子電極は、前記配線基板上に延伸し、前記配線層と接続されることを特徴とする請求項5または7に記載のミリ波帯用薄型パッケージ。前記凹部底面の実装面から前記配線層表面までの高さは、前記凹部底面の実装面から前記セラミック基板表面までの高さに等しいことを特徴とする請求項9に記載のミリ波帯用薄型パッケージ。前記端子電極および前記金属箔は、DBC金属層であることを特徴とする請求項5または7に記載のミリ波帯用薄型パッケージ。前記セラミック基板は、酸化アルミニウムAl2O3、窒化アルミニウムAlN、若しくは酸化ベリリウムBeOのいずれかであることを特徴とする請求項1~11のいずれか1項に記載のミリ波帯用薄型パッケージ。開口部を有するセラミック基板の表面に端子接続パターンを形成する工程と、前記端子接続パターン上に端子電極を形成する工程と、前記セラミック基板の裏面に裏面金属層を形成する工程と、導体ベースベースプレート上に半田層を形成する工程と、前記半田層に前記裏面金属層を接合させて、前記セラミック基板を前記導体ベースプレート上に実装する工程と、前記開口部において、前記半田層を介して前記導体ベースプレート上に半導体装置を実装する工程とを有することを特徴とするミリ波帯用薄型パッケージの製造方法。前記セラミック基板を前記導体ベースプレート上に実装する工程と、前記導体ベースプレート上に半導体装置を実装する工程とを同時に実施することを特徴とする請求項13に記載のミリ波帯用薄型パッケージの製造方法。開口部を有するセラミック基板の表面に端子電極を配置し、前記セラミック基板の裏面側に金属箔を配置する工程と、前記セラミック基板の表面に前記端子電極を形成すると同時に、前記セラミック基板の裏面に前記金属箔を形成する工程と、前記セラミック基板の裏面側から前記金属箔上に裏面金属層を形成する工程と、導体ベースプレート上に第1半田層を形成する工程と、前記第1半田層に前記裏面金属層を接合させて、前記セラミック基板を前記導体ベースプレート上に実装する工程と、前記セラミック基板の前記開口部内において、前記金属箔上に第2半田層を形成する工程と、前記セラミック基板の前記開口部内において、前記第2半田層上に半導体装置を実装する工程とを有することを特徴とするミリ波帯用薄型パッケージの製造方法。筐体に凹部を形成する工程と、前記凹部底面の実装面上に前記導体ベースプレートを実装する工程とを有することを特徴とする請求項13または15に記載のミリ波帯用薄型パッケージの製造方法。開口部を有するセラミック基板の表面に端子電極を配置し、前記セラミック基板の裏面側に金属箔を配置する工程と、前記セラミック基板の表面に前記端子電極を形成すると同時に、前記セラミック基板の裏面に前記金属箔を形成する工程と、前記セラミック基板の前記開口部内において、前記金属箔上に第1半田層を形成する工程と、前記セラミック基板の前記開口部内において、前記第1半田層上に導体ベースプレートを形成する工程と、前記セラミック基板の前記開口部内において、前記導体ベースプレート上に第2半田層を形成する工程と、前記セラミック基板の前記開口部内において、前記第2半田層上に半導体装置を実装する工程とを有することを特徴とするミリ波帯用薄型パッケージの製造方法。筐体に凹部を形成する工程と、前記凹部底面の実装面上に前記金属箔を介して前記セラミック基板を実装する工程とを有することを特徴とする請求項17に記載のミリ波帯用薄型パッケージの製造方法。前記凹部を囲む前記筐体の端面上に配線基板を形成する工程と、前記配線基板上に配線層を形成する工程と、前記配線基板上に延伸する前記端子電極を前記配線層と接続する工程とを有することを特徴とする請求項16または18に記載のミリ波帯用薄型パッケージの製造方法。前記端子電極および前記金属箔は、DBC処理で同時に形成されたことを特徴とする請求項15または17に記載のミリ波帯用薄型パッケージの製造方法。セラミック基板は損失の少ない点で、ミリ波帯の基板として優れている。セラミック基板と、接地と放熱を兼ねたベース金属との接合には、半導体装置の実装工程で剥離しないことが必要であるため、その工程温度よりも融点が高い接合方法が用いられる。具体的には、銀ロウ付けやDBC接合が用いられる。しかしながら、これらの技術は、何れも約850°Cや約1000°Cなどの高温処理を伴うため、セラミック基板が割れてしまう。放熱性のよい銅Cuをベース金属とすると、銀ロウ付けの温度は850°Cもの高温のため、セラミック基板とCuの線熱膨張率差から生じる応力で、セラミック基板にクラックが発生し割れる。このため、セラミック基板は、約0.3mmより薄くすることができなかった。また、CuWなどセラミック基板と線熱膨張率の近い材料をベース金属とすると、セラミック基板との線熱膨張率差が小さくなるので、応力が小さく、薄いセラミック基板でも割れない。このため、セラミック基板を薄く形成できるが、放熱性が損なわれる。低温での接合方法として接着剤を用いると、その後の半導体等を実装するAuSn半田の工程温度約300°Cに耐えられない。すなわち、ベースメタルとセラミック基板を接合する際に、接着剤を用いれば、そのキュア温度である約200°Cの低温工程にできるが、その一方、半導体チップを実装する際に、AuSn半田を用いるため、約300°Cの高温工程となり、このとき接着剤の許容温度を超えてしまう。本実施の形態が解決しようとする課題は、応力が緩和され、かつ放熱性の良好なミリ波帯用薄型パッケージおよびその製造方法を提供することにある。本実施の形態に係るミリ波帯用薄型パッケージは、端子接続パターンと端子電極と裏面金属層とを備えたセラミック基板と、導体ベースプレートから構成される。セラミック基板と導体ベースプレートは、半導体装置の接合時に、半田により接合される。次に、図面を参照して、実施の形態を説明する。以下において、同じ要素には同じ符号を付して説明の重複を避け、説明を簡略にする。図面は模式的なものであり、現実のものとは異なることに留意すべきである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。以下に示す実施の形態は、技術的思想を具体化するための装置や方法を例示するものであって、実施の形態は、各構成部品の配置などを下記のものに特定するものでない。この実施の形態は、特許請求の範囲において、種々の変更を加えることができる。第1の実施の形態第1の実施の形態に係るミリ波帯用薄型パッケージ1の模式的断面構造は、図1aに示すように表され、図1aのP部分の拡大構造は、図1bに示すように表される。また、第1の実施の形態に係るミリ波帯用薄型パッケージ1の製造方法を説明する模式的鳥瞰構造であって、セラミック基板20の表面に入力端子接続パターン19a、出力端子接続パターン19b、ゲート端子接続パターン21g、およびドレイン端子接続パターン21dを形成する工程は、図2aに示すように表され、RF入力端子電極21a、RF出力端子電極21b、ゲート端子電極23G、およびドレイン端子電極23Dの形成工程は、図2bに示すように表され、裏面金属層20aの形成工程は、図2cに示すように表される。さらに、第1の実施の形態に係るミリ波帯用薄型パッケージ1の製造方法を説明する模式的鳥瞰構造であって、導体ベースプレート200を加熱する工程は、図3aに示すように表され、導体ベースプレート200上に半田層200aを形成する工程は、図3bに示すように表され、図2cの工程後のセラミック基板20を導体ベースプレート200上に接合する工程は、図3cに示すように表され、半導体装置24を半田層200aを介して導体ベースプレート200上に実装する工程は、図3dに示すように表される。ここで、図1aは、筐体70配線基板60配線層61a61bを除き、図3dのI-I線に沿う模式的断面構造に対応している。第1の実施の形態に係るミリ波帯用薄型パッケージ1は、図1~図3に示すように、端子接続パターン19a19b21g21dと端子電極21a21b23G23Dと裏面金属層20aとを備えたセラミック基板20と、導体ベースプレート200から構成される。セラミック基板20と導体ベースプレート200は、半導体装置24の接合時に、半田200aにより接合される。第1の実施の形態に係るミリ波帯用薄型パッケージ1は、図1~図3に示すように、導体ベースプレート200と、端子接続パターン19a19b21g21dと端子接続パターン19a19b21g21d上に接続された端子電極21a21b23G23Dとを表面に備え,裏面金属層20aを裏面に備え,開口部30を有する,導体ベースプレート200上に配置されたセラミック基板20とを備える。第1の実施の形態に係るミリ波帯用薄型パッケージ1は、図1~図3に示すように、開口部30を有するセラミック基板20と、セラミック基板20の表面に配置された入力端子接続パターン19a出力端子接続パターン19bゲート端子接続パターン21gドレイン端子接続パターン21dと、入力端子接続パターン19a出力端子接続パターン19bゲート端子接続パターン21gドレイン端子接続パターン21d上に接続されたRF入力端子電極21aRF出力端子電極21bゲート端子電極23Gドレイン端子電極23Dと、セラミック基板20の裏面に配置された裏面金属層20aと、導体ベースプレート200と、導体ベースプレート200上に配置された半田層200aと、半田層200aに裏面金属層20aを接合させて、導体ベースプレート200上に配置したセラミック基板20の開口部30において、導体ベースプレート200上に半田層200aを介して配置された半導体装置24とを備える。また、第1の実施の形態に係るミリ波帯用薄型パッケージ1は、図1aに示すように、凹部80を有する筐体70を備えていても良い。ここで、凹部底面の実装面70a上に導体ベースプレート200が配置される。また、第1の実施の形態に係るミリ波帯用薄型パッケージ1は、図1aおよび図1bに示すように、筐体70の凹部80を囲む端面80a上に配置された配線基板60と、配線基板60上に配置された配線層61a61bとを備えていても良い。ここで、RF入力端子電極21aRF出力端子電極21bは、配線基板60上に延伸し、配線層61a61bと接続される。ここで、図示は省略するが、ゲート端子電極23Gドレイン端子電極23Dも、紙面に垂直な方向において、同様に配線基板60上に延伸し、別の配線層と接続される。また、第1の実施の形態に係るミリ波帯用薄型パッケージ1は、図1aに示すように、実装面70aから配線層61a61bの表面までの高さは、実装面70aから入力端子接続パターン19a出力端子接続パターン19bゲート端子接続パターン21gドレイン端子接続パターン21dの表面までの高さに等しい。第1の実施の形態に係るミリ波帯用薄型パッケージ1においては、図1aに示すように、RF入力端子電極21aRF出力端子電極21bの裏面の端子面21cは、入力端子接続パターン19a出力端子接続パターン19bの表面および配線層61a61bの表面に接している。第1の実施の形態に係るミリ波帯用薄型パッケージ1においては、裏面金属層20aによって裏面メタライズされた薄いセラミック基板20を使用する。セラミック基板20を薄くする理由は、動作周波数の高周波化とともにミリ波帯用薄型パッケージ1の入力端子接続パターン19a出力端子接続パターン19bからなる信号ラインから筐体70のグランドとなる実装面70aまでの高さt1を低くする必要があるからである。例えば、動作周波数が、14GHz帯ならば、高さt1は2mm以下まで許容可能であるが、30GHz帯では高さt1は1mm以下とする必要がある。この高さt1は、導体ベースプレート200の厚さtBと、半田層200aの厚さtSと、裏面金属層20aの厚さtMと、セラミック基板20の厚さtAとの和で表される。例えば、導体ベースプレート200の厚さtBは、約0.500mm、半田層200aの厚さtSは、約0.100mm、裏面金属層20aの厚さtMは、真空蒸着法あるいはめっき技術で形成された場合、約0.002mm、セラミック基板20の厚さtAは、約0.200mmである。したがって、高さt1は、約0.802mmであり、1mm以下となる。製造方法第1の実施の形態に係るミリ波帯用薄型パッケージ1の製造方法は、図2aに示すように、開口部30を有するセラミック基板20の表面に入力端子接続パターン19a出力端子接続パターン19bゲート端子接続パターン21gドレイン端子接続パターン21dを形成する工程と、図2bに示すように、入力端子接続パターン19a出力端子接続パターン19bゲート端子接続パターン21gドレイン端子接続パターン21d上に、例えば、銀ロウ付けにより、RF入力端子電極21aRF出力端子電極21bゲート端子電極23Gドレイン端子電極23Dを形成する工程と、図2cに示すように、セラミック基板20の裏面に裏面金属層20aを形成する工程とを有する。さらに、第1の実施の形態に係るミリ波帯用薄型パッケージ1の製造方法は、図3aに示すように、導体ベースプレート200を加熱する工程と、図3bに示すように、導体ベースベースプレート200上に半田層200aを形成する工程と、図3cに示すように、半田層200aに裏面金属層20aを接合させて、セラミック基板20を導体ベースプレート200上に実装する工程と、図3dに示すように、開口部30において、半田層200aを介して導体ベースプレート200上に半導体装置24を実装する工程とを有する。ここで、セラミック基板20を導体ベースプレート200上に実装する工程と、導体ベースプレート200上に半導体装置24を実装する工程とを同時に実施する。また、第1の実施の形態に係るミリ波帯用薄型パッケージ1の製造方法は、図1aに示すように、筐体70に凹部80を形成する工程と、凹部底面の実装面70a上に導体ベースプレート200を実装する工程を有する。さらに、第1の実施の形態に係るミリ波帯用薄型パッケージ1の製造方法は、図1aに示すように、凹部80を囲む筐体70の端面80a上に配線基板60を形成する工程と、配線基板60上に配線層61a61bを形成する工程と、配線基板60上に延伸する端子電極RF入力端子電極21aRF出力端子電極21bを配線層61a61bと接続する工程とを有する。ここで、同工程において、図示は省略するが、配線基板60上に延伸するゲート端子電極23Gドレイン端子電極23Dも、紙面に垂直な方向において、別の配線層と接続される。また、第1の実施の形態に係るミリ波帯用薄型パッケージ1において、入力端子接続パターン19a出力端子接続パターン19bゲート端子接続パターン21gドレイン端子接続パターン21dおよび裏面金属層20aは、真空蒸着層、若しくはメッキ層で形成可能である。また、半田層200aには、例えば、AuSn半田を適用可能である。また、第1の実施の形態に係るミリ波帯用薄型パッケージ1において、セラミック基板20は、酸化アルミニウムAl2O3、窒化アルミニウムAlN、若しくは酸化ベリリウムBeOのいずれかで形成可能である。第1の実施の形態に係るミリ波帯用薄型パッケージ1に適用される導体ベースプレート200は、導電性と放熱性の高い金属からなり、例えば、銅Cu、アルミニウムAlなどによって形成されている。さらに、導体ベースプレート200の表面には、例えば、Au、Ni、Ag、Ag-Pt合金、Ag-Pd合金などのメッキ導体を形成してもよい。第1の実施の形態に係るミリ波帯用薄型パッケージ1に適用されるキャップ10は、図1に示すように、例えば、鍵型の平板形状を備える。キャップ10は、例えば、アルミニウム、モリブデン、銅モリブデン合金などの導電性金属、若しくはセラミックによって形成可能である。また、第1の実施の形態に係るミリ波帯用薄型パッケージ1は、セラミック基板20に囲まれた導体ベースプレート200上に半導体装置24に隣接して配置された整合回路基板と、整合回路基板上に配置された整合回路と、半導体装置と整合回路を接続するボンディングワイヤとなどを備えていても良い。第1の実施の形態に係るミリ波帯用薄型パッケージ1においては、筐体70の凹部80内の実装面70a上に導体ベースプレート200、セラミック基板20、半導体装置24、整合回路基板などを配置し、ボンディングワイヤなどを実装後、接着剤等でキャップを固定して封止する。第1の実施の形態によれば、入力端子接続パターン19a出力端子接続パターン19bからなる信号ラインから筐体70のグランドとなる実装面70aまでの高さt1を1mm以下に薄くすることができる。第1の実施の形態によれば、予めメタライズされた薄いセラミック基板と導電性と放熱性の良好な導体ベースプレートを接合して形成されるため、応力が緩和され、かつ放熱性の良好なミリ波帯用薄型パッケージを提供することができる。第2の実施の形態第2の実施の形態に係るミリ波帯用薄型パッケージ1の模式的断面構造は、図4aに示すように表され、図4aのQ部分の拡大構造は、図4bに示すように表される。また、第2の実施の形態に係るミリ波帯用薄型パッケージ1の製造方法を説明する模式的鳥瞰構造であって、セラミック基板20の表面に、RF入力端子電極21aRF出力端子電極21bゲート端子電極23Gドレイン端子電極23Dを配置すると共に、セラミック基板20の裏面に金属箔20bを配置する工程は、図5aに示すように表され、セラミック基板20の表面に、RF入力端子電極21aRF出力端子電極21bゲート端子電極23Gドレイン端子電極23Dを形成すると同時に、セラミック基板20の裏面に金属箔20bを形成する工程、および裏面金属層20aの形成工程は、図5bに示すように表される。さらに、第2の実施の形態に係るミリ波帯用薄型パッケージ1の製造方法を説明する模式的鳥瞰構造であって、導体ベースプレート200を加熱する工程は、図6aに示すように表され、導体ベースプレート200上に半田層200aを形成する工程は、図6bに示すように表され、図6bの工程後のセラミック基板20を導体ベースプレート200上に接合する工程は、図6cに示すように表され、半田層200bをセラミック基板20に囲まれた金属箔20b上に形成する工程は、図6dに示すように表され、半導体装置24を半田層200bを介して導体ベースプレート200上に実装する工程は、図6eに示すように表される。ここで、図4aは、筐体70配線基板60配線層61a61bを除き、図6eのII-II線に沿う模式的断面構造に対応している。第2の実施の形態に係るミリ波帯用薄型パッケージ1は、図4~図6に示すように、端子電極21a21b23G23Dと金属箔20bとを備えたセラミック基板20と、導体ベースプレート200から構成される。セラミック基板20と導体ベースプレート200は、半導体装置24の接合時に、半田200aにより接合される。第2の実施の形態に係るミリ波帯用薄型パッケージ1は、図4~図6に示すように、導体ベースプレート200と、端子電極21a21b23G23Dを表面に備え,金属箔20bを裏面に備え,開口部30を有する,導体ベースプレート200上に配置されたセラミック基板20とを備える。第2の実施の形態に係るミリ波帯用薄型パッケージ1は、図4~図6に示すように、開口部30を有するセラミック基板20と、セラミック基板20の表面に配置されたRF入力端子電極21aRF出力端子電極21bゲート端子電極23Gドレイン端子電極23Dと、セラミック基板20の裏面側に配置された金属箔20bと、セラミック基板20の裏面側から金属箔20b上に配置された裏面金属層20aと、導体ベースプレート200と、導体ベースプレート200上に配置された半田層200aと、半田層200aに裏面金属層20aを接合させて、導体ベースプレート200上に配置したセラミック基板20の開口部30内において、金属箔20b上に配置された半田層200bと、セラミック基板20の開口部30内において、半田層200b上に配置された半導体装置24とを備える。また、第2の実施の形態に係るミリ波帯用薄型パッケージ1は、図4aに示すように、凹部80を有する筐体70を備えていても良い。ここで、凹部底面の実装面70a上に導体ベースプレート200が配置される。また、第2の実施の形態に係るミリ波帯用薄型パッケージ1は、図4aおよび図4bに示すように、筐体70の凹部80を囲む端面80a上に配置された配線基板60と、配線基板60上に配置された配線層61a61bとを備えていても良い。ここで、RF入力端子電極21aRF出力端子電極21bは、配線基板60上に延伸し、配線層61a61bと接続される。ここで、図示は省略するが、ゲート端子電極23Gドレイン端子電極23Dも、紙面に垂直な方向において、同様に配線基板60上に延伸し、別の配線層と接続される。また、第2の実施の形態に係るミリ波帯用薄型パッケージ1は、図4aに示すように、実装面70aから配線層61a61bの表面までの高さt2は、実装面70aから、セラミック基板20表面までの高さに等しい。第2の実施の形態に係るミリ波帯用薄型パッケージ1においては、図4aに示すように、RF入力端子電極21aRF出力端子電極21bの裏面の端子面21cは、セラミック基板20の表面および配線層61a61bの表面に接している。第2の実施の形態に係るミリ波帯用薄型パッケージ1においては、金属箔20bおよび裏面金属層20aによって裏面メタライズされた薄いセラミック基板20を使用する。セラミック基板20を薄くする理由は、動作周波数の高周波化とともにミリ波帯用薄型パッケージ1のRF入力端子電極21aRF出力端子電極21bからなる信号ラインから筐体70のグランドとなる実装面70aまでの高さt2を低くする必要があるからである。例えば、動作周波数が、14GHz帯ならば、高さt2は2mm以下まで許容可能であるが、30GHz帯では高さt2は1mm以下とする必要がある。この高さt2は、導体ベースプレート200の厚さtBと、半田層200aの厚さtSと、裏面金属層20aの厚さtMと、金属箔の厚さtCと、セラミック基板20の厚さtAとの和で表される。例えば、導体ベースプレート200の厚さtBは、約0.500mm、半田層200aの厚さtSは、約0.100mm、裏面金属層20aの厚さtMは、真空蒸着法あるいはめっき技術で形成された場合、約0.002mm、金属箔の厚さtCは、例えば、DBCによる銅箔の場合、約0.050mm、セラミック基板20の厚さtAは、約0.200mmである。したがって、高さt2は、約0.852mmであり、1mm以下となる。製造方法第2の実施の形態に係るミリ波帯用薄型パッケージ1の製造方法は、図5aに示すように、開口部30を有するセラミック基板20の表面にRF入力端子電極21aRF出力端子電極21bゲート端子電極23Gドレイン端子電極23Dを配置すると共に、セラミック基板20の裏面側に金属箔20bを配置する工程と、図5bに示すように、開口部30を有するセラミック基板20の表面にRF入力端子電極21aRF出力端子電極21bゲート端子電極23Gドレイン端子電極23Dを形成すると同時に、セラミック基板20の裏面側に金属箔20bを形成する工程、およびセラミック基板20の裏面側から金属箔20b上に裏面金属層20aを形成する工程と、図6aに示すように、導体ベースプレート200を加熱する工程と、図6bに示すように、導体ベースプレート200上に半田層200aを形成する工程と、図6cに示すように、半田層200aに裏面金属層20aを接合させて、セラミック基板20を導体ベースプレート200上に実装する工程と、図6dに示すように、セラミック基板20の開口部30内において、金属箔20b上に半田層200bを形成する工程と、図6eに示すように、セラミック基板20の開口部30内において、半田層200b上に半導体装置24を実装する工程とを有する。また、第2の実施の形態に係るミリ波帯用薄型パッケージ1の製造方法は、図4aに示すように、筐体70に凹部80を形成する工程と、凹部底面の実装面70a上に導体ベースプレート200を実装する工程とを有する。さらに、第2の実施の形態に係るミリ波帯用薄型パッケージ1の製造方法は、図4aに示すように、凹部80を囲む筐体70の端面80a上に配線基板60を形成する工程と、配線基板60上に配線層61a61bを形成する工程と、配線基板60上に延伸するRF入力端子電極21aRF出力端子電極21bを配線層61a61bと接続する工程とを有する。ここで、同工程において、図示は省略するが、配線基板60上に延伸するゲート端子電極23Gドレイン端子電極23Dも、紙面に垂直な方向において、別の配線層と接続される。また、第2の実施の形態に係るミリ波帯用薄型パッケージ1の製造方法において、RF入力端子電極21aRF出力端子電極21bゲート端子電極23Gドレイン端子電極23Dおよび金属箔20bは、DBCで形成可能である。ここで、DBC工程について説明する。まず、薄いセラミック基板20を所望の形状に加工後、上面のRF入力端子電極21aRF出力端子電極21bゲート端子電極23Gドレイン端子電極23DとなるDBCCu箔と下面の金属箔20bとなるDBCCu箔とで、セラミック基板20を挟み、例えば、約1100°Cの熱処理工程を実施する。このとき、DBCのCuは、例えば、アルミナAl2O3と溶融する。DBC処理後、Cu部分にAuメッキを施しても良い。また、その他の構成および工程は、第1の実施の形態と同様であるため、重複説明は省略する。第2の実施の形態に係るミリ波帯用薄型パッケージ1の構造は、図4aに示すように、第1の実施の形態と比べて、金属箔20bを有する分だけ半導体装置24の底面から筐体70の実装面70aまでの距離は厚く形成される。しかしながら、金属箔20bは、DBCによって形成された純Cuであるため、放熱性を損なうことは無い。第2の実施の形態に係るミリ波帯用薄型パッケージによれば、RF入力端子電極21aRF出力端子電極21bからなる信号ラインから筐体70のグランドとなる実装面70aまでの高さt2を1mm以下に薄くすることができる。第2の実施の形態に係るミリ波帯用薄型パッケージによれば、DBC技術により、端子電極および裏面金属箔を形成するため、製造工程が簡単化され、またセラミック基板の薄型構造を容易に実現することができる。第3の実施の形態第3の実施の形態に係るミリ波帯用薄型パッケージ1の模式的断面構造は、図7aに示すように表され、図7aのR部分の拡大構造は、図7bに示すように表される。また、第3の実施の形態に係るミリ波帯用薄型パッケージの第3の製造方法を説明する模式的鳥瞰構造であって、セラミック基板20の表面にRF入力端子電極21a、RF出力端子電極21b、ゲート端子電極23G、およびドレイン端子電極23Dを配置すると共に、当該セラミック基板20を金属箔20b上に配置する工程は、図8aに示すように表され、セラミック基板20の表面にRF入力端子電極21a、RF出力端子電極21b、ゲート端子電極23G、およびドレイン端子電極23Dを形成すると同時に、セラミック基板20の裏面に金属箔20bを形成する工程は、図8bに示すように表され、半田層200bをセラミック基板20に囲まれた金属箔20b上に形成する工程は、図8cに示すように表され、導体ベースプレート200cを半田層200b上に形成する工程は、図8dに示すように表され、半田層200dを導体ベースプレート200c上に形成する工程は、図8eに示すように表され、半導体装置24を半田層200d上に実装する工程は、図8fに示すように表される。ここで、図7aは、筐体70配線基板60配線層61a61bを除き、図8fのIII-III線に沿う模式的断面構造に対応している。第3の実施の形態に係るミリ波帯用薄型パッケージ1は、図7~図8に示すように、端子電極21a21b23G23Dと金属箔20bとを備えたセラミック基板20と、導体ベースプレート200cから構成される。セラミック基板20と導体ベースプレート200cは、半導体装置24の接合時に、半田200bにより接合される。第3の実施の形態に係るミリ波帯用薄型パッケージ1は、図7~図8に示すように、端子電極21a21b23G23Dを表面に備え,金属箔20bを裏面に備え,開口部30を有するセラミック基板20と、セラミック基板20の開口部30の金属箔20b上に配置される導体ベースプレート200cとを備える。第3の実施の形態に係るミリ波帯用薄型パッケージ1は、図7~図8に示すように、開口部30を有するセラミック基板20と、セラミック基板20の表面に配置されたRF入力端子電極21aRF出力端子電極21bゲート端子電極23Gドレイン端子電極23Dと、セラミック基板20の裏面側に配置された金属箔20bと、セラミック基板20の開口部30内において、金属箔20b上に配置された半田層200bと、セラミック基板20の開口部30内において、半田層200b上に配置された導体ベースプレート200cと、セラミック基板20の開口部30内において、導体ベースプレート200c上に配置された半田層200dと、セラミック基板20の前記開口部30内において、半田層200d上に配置された半導体装置24とを備える。また、第3の実施の形態に係るミリ波帯用薄型パッケージ1は、図7aに示すように、凹部80を有する筐体70を備えていても良い。ここで、凹部底面の実装面70a上に金属箔20bを介してセラミック基板20が実装される。また、第3の実施の形態に係るミリ波帯用薄型パッケージ1は、図7aおよび図7bに示すように、筐体70の凹部80を囲む端面80a上に配置された配線基板60と、配線基板60上に配置された配線層61a61bとを備えていても良い。ここで、RF入力端子電極21aRF出力端子電極21bは、配線基板60上に延伸し、配線層61a61bと接続される。ここで、図示は省略するが、ゲート端子電極23Gドレイン端子電極23Dも、紙面に垂直な方向において、同様に配線基板60上に延伸し、別の配線層と接続される。また、第3の実施の形態に係るミリ波帯用薄型パッケージ1は、図7aに示すように、実装面70aから配線層61a61b表面までの高さt3は、実装面70aからセラミック基板20表面までの高さに等しい。第3の実施の形態に係るミリ波帯用薄型パッケージ1においては、図7aに示すように、RF入力端子電極21aRF出力端子電極21bの裏面の端子面21cは、セラミック基板20の表面および配線層61a61bの表面に接している。第3の実施の形態に係るミリ波帯用薄型パッケージ1においては、金属箔20bによって裏面メタライズされた薄いセラミック基板20を使用する。セラミック基板20を薄くする理由は、動作周波数の高周波化とともにミリ波帯用薄型パッケージ1のRF入力端子電極21aRF出力端子電極21bからなる信号ラインから筐体70のグランドとなる実装面70aまでの高さt3を低くする必要があるからである。例えば、動作周波数が、14GHz帯ならば、高さt3は2mm以下まで許容可能であるが、30GHz帯では高さt3は1mm以下とする必要がある。この高さt3は、金属箔20bの厚さtCと、セラミック基板20の厚さtAとの和で表される。例えば、金属箔20bの厚さtCは、DBCによる銅箔の場合、約0.050mm、セラミック基板20の厚さtAは、約0.500mmである。したがって、高さt2は、約0.550mmであり、十分に1mm以下となる。第3の実施の形態に係るミリ波帯用薄型パッケージ1においては、セラミック基板20の厚さtAとして、約0.500mmとして、相対的に厚い基板を使用するため、強度的にも強化されている。また、高温のDBC接合処理で、薄いセラミック基板20が割れないようにするためには、Cu箔は50μm程度が適している。しかしながら50μm程度では発熱体である半導体装置24を実装する放熱板としては機能しない。このため、第3の実施の形態に係るミリ波帯用薄型パッケージ1においては、ある程度の厚さ、例えば、0.500mm程度の導体ベースプレート200cを比較的低温の実装工程で接合している。製造方法第3の実施の形態に係るミリ波帯用薄型パッケージ1の製造方法は、図8aに示すように、開口部30を有するセラミック基板20の表面にRF入力端子電極21aRF出力端子電極21bゲート端子電極23Gドレイン端子電極23Dを配置し、セラミック基板20の裏面側に金属箔20bを配置する工程と、図8bに示すように、開口部30を有するセラミック基板20の表面にRF入力端子電極21aRF出力端子電極21bゲート端子電極23Gドレイン端子電極23Dを形成すると同時に、セラミック基板20の裏面側に金属箔20bを形成する工程と、図8cに示すように、セラミック基板20の開口部30内において、金属箔20b上に半田層200bを形成する工程と、図8dに示すように、セラミック基板20の開口部30内において、半田層200b上に導体ベースプレート200cを形成する工程と、図8eに示すように、セラミック基板20の開口部30内において、導体ベースプレート200c上に半田層200dを形成する工程と、セラミック基板20の開口部30内において、半田層200d上に半導体装置24を実装する工程とを有する。また、第3の実施の形態に係るミリ波帯用薄型パッケージ1の製造方法は、図7aに示すように、筐体70に凹部80を形成する工程と、凹部底面の実装面70a上に金属箔20bを介してセラミック基板20を実装する工程とを有する。また、第3の実施の形態に係るミリ波帯用薄型パッケージ1の製造方法は、図7aに示すように、凹部80を囲む筐体70の端面80a上に配線基板60を形成する工程と、配線基板60上に配線層61a61bを形成する工程と、配線基板60上に延伸するRF入力端子電極21aRF出力端子電極21bを配線層61a61bと接続する工程とを有する。ここで、同工程において、図示は省略するが、配線基板60上に延伸するゲート端子電極23Gドレイン端子電極23Dも、紙面に垂直な方向において、別の配線層と接続される。また、第3の実施の形態に係るミリ波帯用薄型パッケージ1の製造方法において、RF入力端子電極21aRF出力端子電極21bゲート端子電極23Gドレイン端子電極23Dおよび金属箔20bは、DBCで形成可能である。DBC工程は、第2の実施の形態と同様である。また、その他の構成および工程は、第1の実施の形態と同様であるため、重複説明は省略する。第3の実施の形態に係るミリ波帯用薄型パッケージによれば、RF入力端子電極21aRF出力端子電極21bからなる信号ラインから筐体70のグランドとなる実装面70aまでの高さt3を1mm以下に薄くすることができる。第3の実施の形態に係るミリ波帯用薄型パッケージによれば、DBC技術により、端子電極および裏面金属箔を形成するため、製造工程が簡単化され、またセラミック基板の薄型構造を容易に実現することができる。第3の実施の形態に係るミリ波帯用薄型パッケージによれば、セラミック基板の開口部内に導体ベースプレートを配置する構造を有するため、薄型構造を容易に実現することができる。半導体素子構造第1~第3の実施の形態に係るミリ波帯用薄型パッケージパッケージに搭載される半導体装置24の模式的平面パターン構成の拡大図は、図9aに示すように表され、図9aのJ部分の拡大図は、図9bに示すように表される。また、実施の形態に係るパッケージに搭載される半導体装置24の構成例1~4であって、図9bのIV-IV線に沿う模式的断面構成例1~4は、それぞれ図12~図15に示すように表される。第1~第3の実施の形態に係るミリ波帯用薄型パッケージに搭載される半導体装置24において、複数のFETセルFET1~FET10は、図10~図13に示すように、半絶縁性基板110と、半絶縁性基板110の第1表面に配置され、それぞれ複数のフィンガーを有するゲートフィンガー電極124、ソースフィンガー電極120およびドレインフィンガー電極122と、半絶縁性基板110の第1表面に配置され、ゲートフィンガー電極124、ソースフィンガー電極120およびドレインフィンガー電極122ごとに複数のフィンガーをそれぞれ束ねて形成した複数のゲート端子電極G1,G2,...,G10、複数のソース端子電極S11,S12,S21,S22,...,S101,S102およびドレイン端子電極D1,D2,...,D10と、ソース端子電極S11,S12,S21,S22,...,S101,S102の下部に配置されたVIAホールSC11,SC12,SC21,SC22,...,SC101,SC102と、半絶縁性基板110の第1表面と反対側の第2表面に配置され、ソース端子電極S11,S12,S21,S22,...,S101,S102に対してVIAホールSC11,SC12,SC21,SC22,...,SC101,SC102を介して接続された接地電極図示省略とを備える。ゲート端子電極G1,G2,...,G10には、ボンディングワイヤが接続され、ドレイン端子電極D1,D2,...,D10には、ボンディングワイヤが接続され、ソース端子電極S11,S12,S21,S22,...,S101,S102の下部には、VIAホールSC11,SC12,SC21,SC22,...,SC101,SC102が形成され、VIAホールSC11,SC12,SC21,SC22,...,SC101,SC102の内壁に形成されたバリア金属層図示省略およびバリア金属層上に形成され、VIAホールを充填する充填金属層図示省略を介してソース端子電極S11,S12,S21,S22,...,S101,S102は、接地電極図示省略に接続されている。半絶縁性基板110は、GaAs基板、SiC基板、GaN基板、SiC基板上にGaNエピタキシャル層を形成した基板、SiC基板上にGaN/AlGaNからなるヘテロ接合エピタキシャル層を形成した基板、サファイア基板、若しくはダイヤモンド基板のいずれかである。構造例1第1~第3の実施の形態に係るミリ波帯用薄型パッケージパッケージに搭載される半導体装置24のFETセルの構成例1は、図10に示すように、半絶縁性基板110と、半絶縁性基板110上に配置された窒化物系化合物半導体層112と、窒化物系化合物半導体層112上に配置されたアルミニウム窒化ガリウム層AlxGa1xN0.1≦x≦1118と、アルミニウム窒化ガリウム層AlxGa1xN0.1≦x≦1118上に配置されたソースフィンガー電極S120、ゲートフィンガー電極G124およびドレインフィンガー電極D122とを備える。窒化物系化合物半導体層112とアルミニウム窒化ガリウム層AlxGa1xN0.1≦x≦1118との界面には、2次元電子ガス2DEG:TwoDimensionalElectronGas層116が形成されている。図10に示す構成例1では、高電子移動度トランジスタHEMT:HighElectronMobilityTransistorが示されている。構造例2第1~第3の実施の形態に係るミリ波帯用薄型パッケージパッケージに搭載される半導体装置24のFETセルの構成例2は、図11に示すように、半絶縁性基板110と、半絶縁性基板110上に配置された窒化物系化合物半導体層112と、窒化物系化合物半導体層112上に配置されたソース領域126およびドレイン領域128と、ソース領域126上に配置されたソースフィンガー電極S120、窒化物系化合物半導体層112上に配置されたゲートフィンガー電極G124およびドレイン領域128上に配置されたドレインフィンガー電極D122とを備える。窒化物系化合物半導体層112とゲートフィンガー電極G124との界面には、ショットキーコンタクトSchottkyContactが形成されている。図11に示す構成例2では、金属-半導体電界効果トランジスタMESFET:MetalSemiconductorFieldEffectTransistorが示されている。構造例3第1~第3の実施の形態に係るミリ波帯用薄型パッケージパッケージに搭載される半導体装置24のFETセルの構成例3は、図12に示すように、半絶縁性基板110と、半絶縁性基板110上に配置された窒化物系化合物半導体層112と、窒化物系化合物半導体層112上に配置されたアルミニウム窒化ガリウム層AlxGa1xN0.1≦x≦1118と、アルミニウム窒化ガリウム層AlxGa1xN0.1≦x≦1118上に配置されたソースフィンガー電極S120およびドレインフィンガー電極D122と、アルミニウム窒化ガリウム層AlxGa1xN0.1≦x≦1118上のリセス部に配置されたゲートフィンガー電極G124とを備える。窒化物系化合物半導体層112とアルミニウム窒化ガリウム層AlxGa1xN0.1≦x≦1118との界面には、2DEG層116が形成されている。図12に示す構成例3では、HEMTが示されている。構造例4第1~第3の実施の形態に係るミリ波帯用薄型パッケージパッケージに搭載される半導体装置24のFETセルの構成例4は、図13に示すように、半絶縁性基板110と、半絶縁性基板110上に配置された窒化物系化合物半導体層112と、窒化物系化合物半導体層112上に配置されたアルミニウム窒化ガリウム層AlxGa1xN0.1≦x≦1118と、アルミニウム窒化ガリウム層AlxGa1xN0.1≦x≦1118上に配置されたソースフィンガー電極S120およびドレインフィンガー電極D122と、アルミニウム窒化ガリウム層AlxGa1xN0.1≦x≦1118上の2段リセス部に配置されたゲートフィンガー電極124とを備える。窒化物系化合物半導体層112とアルミニウム窒化ガリウム層AlxGa1xN0.1≦x≦1118との界面には、2DEG層116が形成されている。図13に示す構成例4では、HEMTが示されている。また、上記の構成例1~4においては、活性領域以外の窒化物系化合物半導体層112を電気的に不活性な素子分離領域として用いている。ここで、活性領域とは、ソースフィンガー電極120、ゲートフィンガー電極124およびドレインフィンガー電極122の直下の2DEG層116、ソースフィンガー電極120とゲートフィンガー電極124間およびドレインフィンガー電極122とゲートフィンガー電極124間の2DEG層116からなる。素子分離領域の他の形成方法としては、アルミニウム窒化ガリウム層AlxGa1xN0.1≦x≦118および窒化物系化合物半導体層112の深さ方向の一部まで、イオン注入により形成することもできる。イオン種としては、例えば、窒素N、アルゴンArなどを適用することができる。また、イオン注入に伴うドーズ量は、例えば、約1×1014ions/cm2であり、加速エネルギーは、例えば、約100keV~200keVである。素子分離領域上およびデバイス表面上には、パッシベーション用の絶縁層図示省略が形成されている。この絶縁層としては、例えば、PECVDPlasmaEnhancedChemicalVaporDeposition法によって堆積された窒化膜、アルミナAl2O3膜、酸化膜SiO2、酸窒化膜SiONなどで形成することができる。ソースフィンガー電極120およびドレインフィンガー電極122は、例えば、Ti/Alなどで形成される。ゲートフィンガー電極124は、例えばNi/Auなどで形成することができる。なお、第1~第3の実施の形態に係るミリ波帯用薄型パッケージパッケージに搭載される半導体装置24において、ゲートフィンガー電極124、ソースフィンガー電極120およびドレインフィンガー電極122の長手方向のパターン長は、動作周波数が高くなるにつれて、短く設定される。例えば、ミリ波帯においては、パターン長は、約25μm~50μmである。また、ソースフィンガー電極120の幅は、例えば、約40μm程度であり、ソース端子電極S11,S12,S21,S22,...,S101,S102の幅は、例えば、約100μm程度である。また、VIAホールSC11,SC12,SC21,SC22,...,SC101,SC102の形成幅は、例えば、約10μm~40μm程度である。本実施の形態によれば、応力が緩和され、かつ放熱性の良好なミリ波帯用薄型パッケージおよびその製造方法を提供することができる。その他の実施の形態第1~第3の実施の形態に係るミリ波帯用薄型パッケージおよびその製造方法を説明したが、この実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。この新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。この実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。なお、第1~第3の実施の形態に係るミリ波帯用薄型パッケージに搭載される半導体装置としては、FET、HEMTに限らず、LDMOSLaterallyDiffusedMetalOxideSemiconductorFieldEffectTransistorやヘテロ接合バイポーラトランジスタHBT:HeterojunctionBipolarTransistorなどの増幅素子、メムスMEMS:MicroElectroMechanicalSystems素子なども適用できることは言うまでもない。このように、ここでは記載していない様々な実施の形態などを含む。"