基板の上に配置されたトランジスタと、前記トランジスタの上に配置され、前記トランジスタと接続された変換素子と、前記変換素子と接続されたオーミックコンタクト部と、前記オーミックコンタクト部と接続された半導体部と、絶縁層を介して前記半導体部及び前記オーミックコンタクト部と対向して配置された導電体部と、を前記基板と前記変換素子との間に有して、前記トランジスタに対して前記変換素子と並列に接続された容量素子と、前記半導体部にキャリアを蓄積させる第1電位と、前記半導体部を空乏化させる第2電位と、を前記導電体部に供給する電位供給手段と、を有する検出装置。前記半導体部を含む前記容量素子の半導体層は、前記トランジスタの半導体層と同じ形成工程で準備されたものであり、前記導電体部は、前記トランジスタのゲートと同じ形成工程で準備されたものであることを特徴とする請求項1に記載の検出装置。前記容量素子は、絶縁層を介して前記導電体部と対向して配置された電極層を更に有し、前記電極層は、前記オーミックコンタクト部と前記半導体部を挟んで対向して配置された他のオーミックコンタクト部に接続されることを特徴とする請求項1又は2に記載の検出装置。前記電極層に固定電位を供給するための固定電位供給手段を更に有することを特徴とする請求項3に記載の検出装置。前記トランジスタのゲートに接続された駆動配線と、前記トランジスタのソース及びドレインのうちの一方と接続された信号配線と、を更に有し、前記駆動配線と前記信号配線は、互いに前記基板と前記変換素子の間に配置されていることを特徴とする請求項4に記載の検出装置。前記電極層は、前記導電体部と前記変換素子の間に配置されていることを特徴とする請求項5に記載の検出装置。前記電極層は、前記信号配線と前記変換素子の間に配置されていることを特徴とする請求項6に記載の検出装置。前記トランジスタは、前記半導体層と前記導電体部と前記電極層とが前記基板の側からこの順で配置されており、前記電極層は、前記駆動配線と前記信号配線とが絶縁層を挟んで交差する交差部において、前記駆動配線と前記信号配線の間に配置されていることを特徴とする請求項6に記載の検出装置。前記半導体部及び前記半導体層は、多結晶半導体であることを特徴とする請求項1から8のいずれか1項に記載の検出装置。前記変換素子と前記容量素子とを含む画素を複数有し、前記画素は、前記変換素子に接続されたゲートを有する第1薄膜トランジスタと、前記画素を選択するための第2薄膜トランジスタと、前記第1薄膜トランジスタのゲートをリセットするための第3薄膜トランジスタと、を更に含み、前記トランジスタは、前記第1薄膜トランジスタ、前記第2薄膜トランジスタ、及び、前記第3薄膜トランジスタのいずれかであることを特徴とする請求項1に記載の検出装置。基板の上に配置されたトランジスタと、前記トランジスタの上に配置され、前記トランジスタと接続された変換素子と、前記変換素子と接続されたオーミックコンタクト部と、前記オーミックコンタクト部と接続された半導体部と、絶縁層を介して前記半導体部及び前記オーミックコンタクト部と対向して配置された導電体部と、を前記基板と前記変換素子との間に有して、前記変換素子に容量値を付加するために前記変換素子に接続された容量素子と、前記容量素子の容量値を前記変換素子に付加するための第1電位と、前記容量素子の容量値を前記変換素子に付加しないための第2電位と、を前記導電体部に供給する電位供給手段と、を有する検出装置。請求項1から11のいずれか1項に記載の検出装置と、前記検出装置からの信号を処理する信号処理手段と、前記信号処理手段からの信号を記録するための記録手段と、前記信号処理手段からの信号を表示するための表示手段と、前記信号処理手段からの信号を伝送するための伝送処理手段と、を具備する検出システム。本発明は、画素の容量値を調節することが可能で高いS/N比が得られる検出装置を提供することを目的とする。本発明の検出装置は、基板の上に配置されたトランジスタと、前記トランジスタの上に配置され、前記トランジスタと接続された変換素子と、前記変換素子と接続されたオーミックコンタクト部と、前記オーミックコンタクト部と接続された半導体部と、絶縁層を介して前記半導体部及び前記オーミックコンタクト部と対向して配置された導電体部と、を前記基板と前記変換素子との間に有して、前記トランジスタに対して前記変換素子と並列に接続された容量素子と、前記半導体部にキャリアを蓄積させる第1電位と、前記半導体部を空乏化させる第2電位と、を前記導電体部に供給する電位供給手段と、を有する。本発明により、画素の容量値を調節することが可能で高いS/N比が得られる検出装置を提供できる。以下、本発明の実施形態について、添付の図面を参照して具体的に説明する。なお、本願明細書において放射線は、放射線崩壊によって放出される粒子光子を含むの作るビームであるα線、β線、γ線などの他に、同程度以上のエネルギーを有するビーム、例えばX線や粒子線、宇宙線なども含まれるものとする。第1の実施形態先ず、図1a及び図1bを用いて、本実施形態に係る検出装置を説明する。図1aは、本実施形態に係る検出装置全体の概略的等価回路図である。図1bは、本実施形態に係る検出装置の1画素の等価回路図である。本実施形態における検出装置は、ガラス基板等の絶縁性の基板の上に、画素301を複数有し、複数の画素301が行方向及び列方向に配列された画素アレイが設けられている。各画素301は、変換素子110と、第1薄膜トランジスタ120と、第2薄膜トランジスタ130と、第3薄膜トランジスタ140と、容量素子150と、を含む。変換素子110は、画素毎に電気的に分離された第1電極と、共通に接続される第2電極と、の2つの電極を含んで構成されている。変換素子110の第1電極は、第1薄膜トランジスタ120のゲートと接続される。また、変換素子110の第2電極は、バイアス電源304に接続される。ここで、本実施形態では、放射線又は光を電荷に変換する変換素子110としてPIN型フォトダイオードが用いられており、バイアス電源304は、フォトダイオードが逆バイアスとなるための電位Vsを、電極配線260を介して第2電極に供給する。第1薄膜トランジスタ120は、変換素子で発生した電荷を増幅して出力するための増幅トランジスタとして機能するものである。第2薄膜トランジスタ130は、画素を選択するためのものであり、第3薄膜トランジスタ140は、変換素子110と第1トランジスタ120のゲートの接続ノードを電位Vssにリセットするためのものである。行方向に配列された複数の第2薄膜トランジスタ130のゲートは、選択用駆動配線210に共通に接続され、選択用駆動配線210は駆動回路302に接続される。また、列方向に配列された複数の第2薄膜トランジスタ130のソース及びドレインの一方は、信号配線220に共通に接続され、信号配線220は読出回路303に接続される。また、行方向に配列された複数の第3薄膜トランジスタ140のゲートは、リセット用駆動配線230に共通に接続され、リセット用駆動配線230は駆動回路302に接続される。駆動回路302は、選択用駆動配線210に第2薄膜トランジスタ130の導通電圧を、リセット用駆動配線230に第3薄膜トランジスタ140の導通電圧を、それぞれ所望のタイミングで供給することにより、画素の選択動作及びリセット動作を制御している。第1薄膜トランジスタ120のソース及びドレインの一方には、第1電源配線200を介して第1電源回路305から電位Vddが供給される。第3薄膜トランジスタ140のソース及びドレインの一方には、第2電源配線240を介して第2電源回路306から電位Vssが供給される。なお、電位Vddと電位Vssとが同じ電位である場合には、各電源及び各電源配線を共通化してもよい。容量素子150は、第1薄膜トランジスタ120に対して、変換素子110と並列に接続され、容量素子150の一方の電極は変換素子110の第1電極と接続される。行方向に配列された複数の容量素子150の他方の電極は、容量配線250に接続され、容量配線250は駆動回路302に接続される。本実施形態では、本発明の電位供給手段として、容量配線250と駆動回路302とが用いられている。ここで、容量素子150は、可変容量となっており、撮影モードに応じて画素の容量値を変更することが可能な構造になっている。例えば、医療用画像診断の透視撮影動画撮影モードで使用する場合、一般撮影静止画撮影モードに比べて1画像の撮影に使用される放射線の線量が小さいため、画素の飽和電荷量は一般撮影モードに比べて小さくてもよい。そのため、透視撮影モードでは、一般撮影モードに比べて画素の容量値を小さくして飽和電荷量を小さくし、感度を高くすることができる。一方、一般撮影モードで使用する場合、透視撮影モードに比べて1画像の撮影に使用される放射線の線量が大きいため、画素の飽和電荷量は一般撮影モードに比べて大きくなければならない。そのため、一般撮影モードでは、透視撮影モードに比べて画素の容量値を大きくする。なお、本実施形態において、変換素子として、PIN型フォトダイオードを用いて説明したが、本発明はそれに限定されるものではない。変換素子が光を電荷に変換するものであれば、他の光電変換素子、例えばMIS型光電変換素子を用いてもよい。また、変換素子が放射線を電荷に変換するものであれば、上記の光電変換素子と、その上方に配置された放射線を可視光に変換するシンチレータと、を含むものを用いてもよく、また、シンチレータを含まずに放射線を電荷に直接変換する素子を用いてもよい。放射線を電荷に直接変換する素子としては、例えば2つの電極の間に設けられる半導体材料としてセレンを用いたものが挙げられる。次に、図2a及び図2bを用いて、本発明の第1の実施形態に係る検出装置の1画素の構成について説明する。図2aは1画素あたりの平面図であり、図2bは図2a中のA―A’箇所の断面図である。なお、図2aにおいては、図面の簡略化のために、後述する変換素子110の第1電極111よりも下層の構成要素のみを示している。図2aに示すように、第1薄膜トランジスタ120のゲート電極は、コンタクトホールCH1において、変換素子110の第1電極111と接続される。第3薄膜トランジスタ140のソース及びドレインの他方は、コンタクトホールCH2において、変換素子110の第1電極111と接続される。容量素子150の一方の電極は、コンタクトホールCH3において、変換素子110の第1電極111と接続される。ここで、容量素子150は、大きな容量値を持つために、できるだけ大きな面積となるようにレイアウトすることが良い。第1薄膜トランジスタ120、第2薄膜トランジスタ130、第3薄膜トランジスタ140、容量素子150は、それぞれ変換素子110と絶縁性の基板100との間に配置される。また、電極配線260以外の各配線も、それぞれ変換素子110と絶縁性の基板100との間に配置される。次に、図2bに示すように、変換素子110は、基板100の側から順に、第1電極111と、第1導電型不純物半導体層112と、半導体層113と、第2導電型不純物半導体層114と、第2電極115と、を含む。本実施形態では、第1導電型不純物半導体層112はn型のアモルファスシリコンで構成され、第2導電型不純物半導体層114はp型のアモルファスシリコンで構成される。変換素子110と各トランジスタとの間には、第3絶縁層103と層間絶縁層105とが配置される。また変換素子110と容量素子150との間には、第2絶縁層102、第3絶縁層103、及び層間絶縁層105が配置される。また、第3薄膜トランジスタ140は、基板100の側から順に、半導体層と、第1絶縁層101と、ゲート144と、第2絶縁層102と、電極145を含む。第3薄膜トランジスタ140の半導体層は、半導体領域142と、半導体領域142よりも不純物の濃度が高い不純物半導体領域141と、半導体領域142よりも不純物の濃度が高い不純物半導体領域143と、を含む。半導体領域142はゲート144の正射影が位置する半導体層の領域であり、不純物半導体領域141と不純物半導体領域143は、互いに同じ導電型の不純物がドープされた半導体層の領域であり、一方がソースとして、他方がドレインとして機能する領域である。本実施形態では、第3薄膜トランジスタ140の半導体層は、多結晶アモルファスシリコン等の多結晶半導体材料で構成される。ゲート144はリセット用駆動配線230に電気的に接続される。また、不純物半導体領域141は電極145を介してリセット配線240と接続され、不純物半導体領域143は電極145を介してコンタクトホールCH2において変換素子110の第1電極111と接続される。なお、図示しないが、第1薄膜トランジスタ120と第2薄膜トランジスタ130は、第3薄膜トランジスタ140と同じ形成工程で準備された層を有して概略同様の層構成で構成される。更に、容量素子150は、基板100の側から順に、一方の電極として機能し得る半導体層と、第1絶縁層101と、他方の電極である導電層154と、を含む。容量素子150の半導体層は、不純物半導体領域151と、半導体領域152と、不純物半導体領域153と、を含む。不純物半導体領域151と不純物半導体領域153は、同じ導電型の不純物がドープされた半導体層の領域である。なお、本実施形態にあっては、不純物半導体領域153は必須なものではない。半導体領域152は本発明の半導体部として機能するものであり、本実施形態では導電層154の正射影が位置する半導体層の領域である。不純物半導体領域151は、コンタクトホールCH3において、変換素子110の第1電極111と接続され、本発明のオーミックコンタクト部として機能する。このオーミックコンタクト部は、第1電極111と半導体領域152との間でオーム性接触をとるためのものである。導電層154は、容量配線250に接続され、容量配線250は駆動回路302に接続され、駆動回路302から少なくとも第1電位と第2電位とが供給される、本発明の導電体部として機能する。この導電体部は、第1絶縁層101を介して半導体部及びオーミックコンタクト部と対向して配置される。例えば不純物半導体領域151にドープされた不純物がn型の場合、導電層154に所望の正の電位が供給されると、半導体領域152の導電層154側の界面に電子が誘起される、所謂、キャリアの蓄積が起こる。半導体中における電荷の移動の担い手であるキャリアが半導体領域152に蓄積されると、半導領域152は導電体として機能し、容量素子150の一方の電極として機能する。それによって、容量素子150の容量値は、半導体領域152と導電層154とが重なり合った面積と第1絶縁層101の誘電率とに依存する容量値になる。本願では、容量素子150の半導体層が電極として機能するように導電層154に与えられる電位を第1電位とする。一方、導電層154にグランド電位若しくは所望の負の電位が供給されると、半導体領域152が空乏化する。半導体領域152が空乏化すると、半導体領域152の比抵抗が大きくなるため、半導体領域152は絶縁体として機能し、容量素子150の一方の電極として機能しない。それによって、容量素子150の容量値は、不純物半導体領域151と導電層154の容量結合に起因する容量値になり、その容量値は、変換素子110の容量値と比較して無視できるほど小さい。本願では、容量素子150の半導体層が電極として機能しないように導電層154に与えられる電位を第2電位とする。このように、電位供給手段である容量配線250と駆動回路302によって導電層154に第1電位と第2電位とを選択的に与えることにより、変換素子110に接続される容量素子150の容量値を調整することが可能となる。つまり、導電層154に第1電位が供給された場合には、変換素子110には容量素子150の容量値が付加されることとなり、導電層154に第2電位が供給された場合には、変換素子110には容量素子150の容量値が付加されないこととなる。なお、第1絶縁層101は、例えばTEOSオルトケイ酸テトラエチル膜や酸化シリコン膜等の誘電率の高い絶縁膜を用いるのが良い。また、第1絶縁層101の膜厚に関しては、50~200nm程度とすることで、好適な容量値を有する容量素子150とすることが可能である。また、本実施形態では、容量素子150の半導体層は、多結晶アモルファスシリコン等の多結晶半導体材料で構成され、容量素子150は、第3薄膜トランジスタ140等と同じ形成工程で準備された層を有して概略同様の層構成で構成される。例えば、容量素子150の半導体層は第3薄膜トランジスタの半導体層と、導電層154はゲート144と、それぞれ同じ形成工程で準備されたものである。次に、図3a及び図3bを用いて、本発明の第1の実施形態に係る検出装置の1画素の他の例について説明する。なお、図3a及び図3bにおいては、図2a及び図2bを用いて説明したものは同じ番号又は記号を付与して詳細な説明は省略する。図3a及び図3bに示す他の例は、図2a及び図2bを用いて説明した形態に対して、以下の点で相違する。他の例では、変換素子110と容量素子150との間に第4薄膜トランジスタ160が配置され、第4薄膜トランジスタ160によって変換素子110と容量素子150との間の接続が制御される。第4薄膜トランジスタ160は、基板100の側から順に、半導体層と、第1絶縁層101と、ゲート164と、を含む。第4薄膜トランジスタ160の半導体層は、半導体領域162と、半導体領域162よりも不純物の濃度が高い不純物半導体領域161と、半導体領域162よりも不純物の濃度が高い不純物半導体領域163と、を含む。半導体領域162はゲート164の正射影が位置する半導体層の領域であり、不純物半導体領域161と不純物半導体領域163は、同じ導電型の不純物がドープされた半導体層の領域であり、一方がソースとして、他方がドレインとして機能する領域である。本実施形態では、第4薄膜トランジスタ160の半導体層は、多結晶アモルファスシリコン等の多結晶半導体材料で構成される。ゲート144は容量配線250に接続され、容量配線250は駆動回路302に接続され、駆動回路302から少なくとも第1電位と第2電位とが供給される。また、不純物半導体領域161はコンタクトホールCH3において変換素子110の第1電極111と接続され、不純物半導体領域163は容量素子150の不純物半導体領域151と接続される。なお、第4薄膜トランジスタ160は、第3薄膜トランジスタ140等と同じ形成工程で準備された層を有して概略同様の層構成で構成される。また、本例では、不純物半導体領域163は容量素子150の不純物半導体領域151と共有化されている。容量素子150では、導電層154に第1電位が供給された際に多結晶半導体の半導体領域152を電極として機能させ、導電層154に第2電位が供給された際に多結晶半導体の半導体領域152を電極として機能させない。しかしながら、容量素子150の容量値を大きくするために容量素子の面積を大きくすると、半導体領域152内に結晶粒界が存在する確率が高くなり、半導体領域152中に電位のパスが存在する確率が高くなる。そのため、結晶粒界が存在するある画素の容量素子150においては、導電層154に第2電位を供給していても半導体領域152を電極として機能してしまう恐れがある。そのため、この他の例では変換素子110と容量素子150との間に第4薄膜トランジスタ160を設けている。第4薄膜トランジスタ160のゲートは容量配線250と接続されており、第1電位と第2電位とが供給される。第4薄膜トランジスタ160は、第1電位がゲートに供給されると導通状態となり、第2電位がゲートに供給されると非導通状態となる。これにより、容量素子150の導電層154に第2電位が供給された際には変換素子110との電気的接続が遮断され、確実な容量変調を実施することが可能となる。なお、本実施形態において、電位供給手段として、容量配線250と駆動回路302とを用いて説明したが、本発明はそれに限定されるものではない。駆動回路302に替えて、第1電位と第2電位とを供給可能な電源回路を用いてもよい。また、本実施形態において、第1~第3薄膜トランジスタを有するアクティブピクセルセンサの構成を用いて説明したが、本発明はそれに限定されるものではない。ソース及びドレインの一方が変換素子に接続され、ソース及びドレインの他方が信号配線に接続される薄膜トランジスタを用いた検出装置であっても適用可能である。また、本実施形態において、各薄膜トランジスタとして多結晶半導体を用いた上ゲート型の薄膜トランジスタを用いて説明したが、本発明はそれに限定されるものではない。アモルファスシリコン等の非晶質半導体を用いた逆スタガ型の薄膜トランジスタを用いてもよく、その場合、オーミックコンタクト部となる各不純物半導体領域はそれぞれ不純物半導体層に好適に置き換えられる。第2の実施形態次に、本発明おける第2の実施形態について説明する。第2の実施形態では、第1の実施形態に比べて、より大きな容量値を有する容量素子を配置すること、及び、容量素子に第2電位を与えた場合に容量素子の電極を固定電位に接続すること、を特徴する。なお、第1の実施形態で説明した構成要素と同じ構成要素には同じ番号及び記号を付与し、詳細な説明は省略する。先ず、図4a、図4bを用いて、本実施形態に係る検出装置の概略的等価回路を説明する。図4aは、本実施形態に係る検出装置の概略的等価回路図である。図4bは、本実施形態における1画素の等価回路図である。本実施形態における検出装置は、第1の実施形態の1画素の構成に加えて、第5薄膜トランジスタ170を更に含む。なお、図4a及び図4bでは、容量素子150を、TFT及び当該TFTに接続された容量とみなして記載している。第5薄膜トランジスタ170のソース及びドレインの一方は容量素子150の一方の電極に接続され、第5薄膜トランジスタ170のソース及びドレインの他方は固定電位配線270を介して固定電位を供給するための第4電源307に接続される。ここで、固定電位とは、例えばグランド電位が挙げられる。第5薄膜トランジスタ170のゲートは切替用駆動配線280を介して、駆動回路302に接続される。第5薄膜トランジスタ170と、固定電位配線270と、第4電源307と、を含む構成が、本発明の固定電位供給手段として機能する。次に、図5、図6a及び図6bを用いて、本発明の第2の実施形態の1画素の構成について説明する。図5は1画素の平面図であり、図6aは図5のA―A’箇所の断面図であり、図6bは図5のB―B’箇所の断面図である。容量素子150は、基板100の側から順に、一方の電極として機能し得る半導体層と、第1絶縁層101と、他方の電極である導電層154と、第2の絶縁層102と、電極層155と、を含む。容量素子150の半導体層は、不純物半導体領域151と、半導体領域152と、不純物半導体領域153と、を含み、不純物半導体領域151が変換素子110と接続される。電極層155は、不純物半導体領域151と半導体領域152を挟んで対向する不純物半導体領域153と接続される。この不純物半導体領域153は、本発明の他のオーミックコンタクト部として機能する。この構成により、導電層154に第1電位が供給された場合、半導体領域152と導電層154の容量に加えて、導電層154と電極層155の間で容量が構成される。それによって、第1の実施形態の容量素子150に比べて、大きな容量値を形成することが可能になる。第5薄膜トランジスタ170は、基板100側から順に、半導体層と、第1絶縁層101と、ゲート174と、第2絶縁層102と、を含む。第5薄膜トランジスタ170の半導体層は、半導体領域172と、半導体領域172よりも不純物の濃度が高い不純物半導体領域171と、半導体領域172よりも不純物の濃度が高い不純物半導体領域173と、を含む。半導体領域172はゲート174の正射影が位置する半導体層の領域であり、不純物半導体領域171と不純物半導体領域173は、同じ導電型の不純物がドープされた半導体層の領域であり、一方がソースとして、他方がドレインとして機能する領域である。不純物半導体領域171は容量素子150の不純物半導体領域153と共通化されており、容量素子150の電極層155と接続される。ゲート174は切替用駆動配線280に電気的に接続され、不純物半導体領域173は固定電位配線270と接続される。ここで、導電層154に第1電位が供給された場合、容量素子150の半導体領域152と導電層154の間の容量に加え、導電層154と電極層155の間の容量が変換素子110に接続される。一方、導電層154に第2電位が供給された場合、変換素子110と接続される容量が無くなる。このようにして、画素の飽和線量の調整が可能になる。ここで、導電層154に第2電位が供給された際に電極層155がフローティングであると、電極層155が信号配線220と容量結合していると、信号配線220の電位に影響を及ぼすことで、ノイズの原因になる。また、電極層155が変換素子110の第1電極111と容量結合していると、変換素子110の第1電極111の電位に影響を及ぼすことで、アーチファクトの原因になる。そこで、導電層154に第2電位が供給された際には、第5薄膜トランジスタ170を導通状態にして電極層155を固定電位に固定することで、信号配線220や第1電極111と容量結合していてもそれらの電位に影響を与えない。そのため、ノイズやアーチファクトの発生を抑制することが可能となる。次に、第2の実施形態の他の例として、図7a及び図7bを用いて、複数の容量素子を並列に設ける構成を記載する。この構成により、撮影条件に応じて、画素の容量を3段階以上に切り替えることで、照射線量に関しても3段階以上に切り替えられる。また、図7aは1画素の平面図、図7bは図7a中のA―A’箇所の断面図である。なお、本実施形態の他の例では、2つの容量素子を変換素子110に並列に接続した例を示したが、2つ以上の容量素子を設ける構成も有効である。本実施形態の他の例における検出装置は、先に説明した1画素の構成に加えて、容量素子150と第5薄膜トランジスタ170との間に配置された第2容量素子180を更に含む。第2容量素子180は、基板100の側から順に、一方の電極として機能し得る半導体層と、第1絶縁層101と、他方の電極である導電層184と、第2絶縁層102と、電極層185と、を含む。第2容量素子180の半導体層は、不純物半導体領域181と、半導体領域182と、不純物半導体領域183と、を含み、不純物半導体領域181が容量素子150の不純物半導体領域153と共通化されて接続される。電極層185は、不純物半導体領域181と半導体領域182を挟んで対向する不純物半導体領域183と接続される。この構成により、導電層184に第1電位が供給された場合、半導体領域182と導電層184の容量に加えて、導電層184と電極層185の間で容量が構成される。そして、第2容量素子180の不純物半導体領域183は、第5薄膜トランジスタ170に接続される。この構成により、画素の容量を3段階に切り替えることができる。例えば、変換素子110と各容量素子とを非接続にしたい場合は、容量素子150の導電層154に第2電位を供給し、第2容量素子180の導電層184に第1電位を供給し、第5薄膜トランジスタ170を導通状態にする。これにより、画素の容量は、変換素子110の第1電極111と第2電極115で形成される容量値となる。この際、容量素子150の電極層155と第2容量素子180の電極層185には固定電位が供給される。また、変換素子110に容量素子150のみを接続したい場合は、容量素子150の導電層154に第1電位を供給し、第2容量素子180の導電層184に第2電位を供給し、第5薄膜トランジスタ170を導通状態にする。これにより、画素の容量は、変換素子110の第1電極111と第2電極115で形成される容量と、容量素子150で形成される容量とを足した容量値になる。この際、第2容量素子180の電極層185には固定電位が供給される。また、変換素子110と全ての容量素子を接続したい場合は、容量素子150の導電層154及び第2容量素子180の導電層184に第1電位を供給し、第5薄膜トランジスタ170を非導通状態とする。それにより、画素の容量は、変換素子110の第1電極111と第2電極115で形成される容量と、容量素子150で形成される容量と、第2容量素子180で形成される容量と、を足した容量値になる。第3の実施形態次に、図8a及び図8b、図9a及び図9bを用いて本発明の検出装置の第3の実施形態を説明する。なお、第1又は第2の実施形態で説明した構成要素と同じ構成要素には同じ番号及び記号を付与し、詳細な説明は省略する。本実施形態では、第2の実施形態で説明した容量素子の電極層を、任意の導電体間の容量結合をシールドする構成を示す。なお、本実施形態では、例として、図8a及び図8bに信号配線と各駆動配線の容量結合のシールドを、また図9a及び図9bに信号配線と変換素子の容量結合のシールドを、それぞれ記載する。しかしながら、本発明はそれに限定されるものではなく、例えば、各駆動配線と変換素子の容量結合のシールド等も有効である。先ず、図8a及び図8bを用いて、信号配線と各駆動配線の容量結合をシールドする構成を説明する。図8aは1画素の平面図、図8bは、図8aのA―A’箇所の断面図である。選択用駆動配線210と信号配線220との交差部において、容量素子150の電極層155が選択用駆動配線210と信号配線220との間に配置される。また、リセット用駆動配線230と信号配線220との交差部において、容量素子150の電極層155がリセット用駆動配線230と信号配線220との間に配置される。この構成によれば、電極層155に固定電位が供給されている間は、各駆動配線と信号配線220との容量結合を阻止できる。そのため、各駆動配線の導通電圧と非導通電圧で構成されるパルス状の信号による、信号配線220の電位のゆられが抑制され、出力信号に電位のゆられに起因するノイズが冗長されることが防止できる。また、電極層155を交差部のみに設けることで、信号配線220の容量を不要に大きくすることなく、シールドすることが可能となる。それにより、信号配線220の容量の増大によるノイズの増大を抑制することが可能となる。次に、図9a及び図9bを用いて、変換素子110の第1電極111と信号配線の容量結合をシールドする構成を説明する。図9aは1画素の平面図、図9bは、図9aのA―A’箇所の断面図である。図9a及び図9bに示すように、信号配線220と第1電極111との間に、容量素子150の電極層155が配置される。また、リセット用駆動配線230と信号配線220との交差部において、容量素子150の電極層155がリセット用駆動配線230と信号配線220との間に配置される。この構成によれば、電極層155に固定電位が供給されている間は、信号配線220と変換素子110の第1電極111の容量結合を阻止できる。それにより、第1電極111の電位の変動による、信号配線220の電位のゆられが抑制され、出力信号に電位のゆられに起因するノイズが冗長されることが防止できる。第4の実施形態次に、図9を用いて、本発明の検出装置を用いた放射線検出システムを説明する。放射線源であるX線チューブ6050で発生したX線6060は、患者あるいは被験者6061の胸部6062を透過し、光電変換素子の上方にシンチレータを配置した本願発明の検出装置6040の変換素子110に入射する。この入射したX線には患者6061の体内部の情報が含まれている。X線の入射に対応してシンチレータは発光し、これを光電変換素子で光電変換して、電気的情報を得る。この情報はディジタルに変換され信号処理手段となるイメージプロセッサ6070により画像処理され制御室の表示手段となるディスプレイ6080で観察できる。また、この情報は電話回線6090等の伝送処理手段により遠隔地へ転送でき、別の場所のドクタールームなど表示手段となるディスプレイ6081に表示もしくは光ディスク等の記録手段に保存することができ、遠隔地の医師が診断することも可能である。また記録手段となるフィルムプロセッサ6100により記録媒体となるフィルム6110に記録することもできる。