"第1の面と、該第1の面に対して反対側の第2の面と、該第2の面に設けられた凹部とを有する基板と、前記基板の前記第1の面に設けられた半導体領域と、前記半導体領域上において一方向に延在するリッジ部と、前記リッジ部に沿って設けられた第1の電極と、前記基板の前記第2の面に設けられた第2の電極と、を備え、前記半導体領域は、第1のクラッド層と、コア層と、第2のクラッド層とを含み、前記第1のクラッド層、前記コア層、および、前記第2のクラッド層は、前記第1の面の法線軸に沿って順に配列されており、前記第1のクラッド層の導電型は、前記第2のクラッド層の導電型と同じであり、前記凹部は、前記基板の前記第2の面において、前記リッジ部に対応する位置に設けられており、前記第2の電極は、前記凹部に設けられていることを特徴とする量子カスケード半導体レーザ。前記コア層では、発光領域である複数の活性層と、前記活性層にキャリアを注入するための複数の注入層とが、交互に配列されていることを特徴とする請求項1に記載の量子カスケード半導体レーザ。前記凹部は、前記リッジ部の延在方向に延びる溝を含み、前記溝は、前記リッジ部の幅と略同一かそれより狭い幅の底部を有することを特徴とする請求項1又は請求項2に記載の量子カスケード半導体レーザ。前記第2の電極は、前記底部に設けられていることを特徴とする請求項3に記載の量子カスケード半導体レーザ。前記基板の前記第2の面と前記第2の電極との間に設けられた絶縁層を更に備え、前記絶縁層は、前記凹部の位置に開口部を有し、前記開口部を介して、前記第2の電極は、前記第2の面に接続されることを特徴とする請求項1~請求項4のいずれか一項に記載の量子カスケード半導体レーザ。前記絶縁層は、シリコン酸化物、シリコン窒化物、シリコン酸窒化物、酸窒化アルミニウム、および、酸化アルミニウムのいずれかから構成されていることを特徴とする請求項5に記載の量子カスケード半導体レーザ。前記基板の前記第2の面と前記第2の電極との間に設けられた半絶縁性半導体層を更に備え、前記半絶縁性半導体層は、前記凹部の位置に開口部を有し、前記開口部を介して、前記第2の電極は、前記第2の面に接続されることを特徴とする請求項1~請求項4のいずれか一項に記載の量子カスケード半導体レーザ。前記半絶縁性半導体層には、プロトン、Fe、Ti、Cr、および、Coの少なくともいずれかが添加されていることを特徴とする請求項7に記載の量子カスケード半導体レーザ。前記基板は、第1の端面および第2の端面を有し、前記凹部および前記リッジ部は、前記第1の端面から前記第2の端面の方向に延在し、前記凹部は、第1の端部および第2の端部を有し、前記第1の端部および前記第2の端部はそれぞれ、前記第1の端面および前記第2の端面から離れていることを特徴とする請求項1~請求項8のいずれか一項に記載の量子カスケード半導体レーザ。前記基板の前記第2の面には、第2の凹部が更に設けられ、前記第2の凹部の深さは、前記凹部の深さより小さいことを特徴とする請求項1~9のいずれか一項に記載の量子カスケード半導体レーザ。量子カスケード半導体レーザの構造は、コア層への均一な電界印加を想定して設計されている。しかしながら、リッジ型導波構造を有する量子カスケード半導体レーザでは、リッジの幅方向に電流が拡散するため、コア層に印加される電界は均一でない。このため、実際のデバイスにてコア層に均一な電界印加が行えない場合、設計通りの特性が得られないことがある。そこで本発明は、このような問題点を解決するためになされたものであって、コア層に印加される電界の均一性を向上する量子カスケード半導体レーザを提供することを目的とする。本発明の量子カスケード半導体レーザは、a第1の面と、該第1の面に対して反対側の第2の面と、該第2の面に設けられた凹部とを有する基板と、b基板の第1の面に設けられた半導体領域と、c半導体領域上において一方向に延在するリッジ部と、dリッジ部に沿って設けられた第1の電極と、e基板の第2の面に設けられた第2の電極と、を備える。半導体領域は、第1のクラッド層と、コア層と、第2のクラッド層とを含み、第1のクラッド層、コア層、および、第2のクラッド層は、第1の面の法線軸に沿って順に配列されており、第1のクラッド層の導電型は、第2のクラッド層の導電型と同じであり、凹部は、基板の第2の面において、リッジ部に対応する位置に設けられており、第2の電極は、凹部に設けられている。この量子カスケード半導体レーザでは、基板の第2の面に凹部が設けられ、この凹部に第2の電極が設けられている。第1の電極と第2の電極との間の素子抵抗は、凹部が設けられていない部分と比較して凹部が設けられている部分において小さくなる。このため、第1の電極と第2の電極との間に電圧が印加された場合、第2の電極のうち凹部に設けられた部分に電流が集中する。また、凹部は、基板の第2の面においてリッジ部に対応する位置に設けられている。このため、リッジ部により形成されるリッジ導波路領域の外部への電流拡散を低減でき、リッジ導波路領域内を流れる電流の割合を増大することができる。したがって、半導体基板に凹部が設けられていないリッジ型の量子カスケード半導体レーザ以下、従来のリッジ型QCLという。に比べて、リッジ導波路領域におけるコア層に印加される電界の均一性を向上することが可能となる。本発明の量子カスケード半導体レーザにおいては、コア層では、発光領域である複数の活性層と、活性層にキャリアを注入するための複数の注入層とが、交互に配列されていることが好ましい。この量子カスケード半導体レーザによれば、活性層と注入層とが交互に配列されているコア層に印加される電界の均一性を向上することができる。本発明の量子カスケード半導体レーザにおいては、凹部は、リッジ部の延在方向に延びる溝を含み、溝は、リッジ部の幅と略同一かそれより狭い幅の底部を有することが好ましい。この量子カスケード半導体レーザによれば、第1の電極と第2の電極との間の素子抵抗は、溝が設けられていない部分と比較して溝の底部が設けられている部分において小さくなる。このため、第1の電極と第2の電極との間に電圧が印加された場合、第2の電極のうち底部に設けられた部分に電流が集中する。これによって、リッジ導波路領域の外部への電流拡散を更に低減でき、リッジ導波路領域内を流れる電流の割合を更に増大することができる。したがって、コア層に印加される電界の均一性を更に向上することが可能となる。本発明の量子カスケード半導体レーザにおいては、第2の電極は、底部に設けられていることが好ましい。この量子カスケード半導体レーザによれば、第2の面の底部以外の領域には第2の電極が設けられていないため、リッジ導波路領域外の素子抵抗はリッジ導波路領域内の素子抵抗よりも大きくなる。このため、第1の電極と第2の電極との間に電圧が印加された場合、底部に設けられた第2の電極に電流が集中する。これによって、リッジ導波路領域の外部への電流拡散を更に低減でき、リッジ導波路領域内を流れる電流の割合を更に増大することができる。したがって、コア層に印加される電界の均一性をより向上することが可能となる。本発明の量子カスケード半導体レーザにおいては、基板の第2の面と第2の電極との間に設けられた絶縁層を更に備え、絶縁層は、凹部の位置に開口部を有し、開口部を介して、第2の電極は、第2の面に接続されることが好ましい。この量子カスケード半導体レーザによれば、凹部の位置に開口部を有する絶縁層を設けることで、第2の電極は凹部において第2の面に接続される。このため、第1の電極と第2の電極との間の素子抵抗は、凹部が設けられていない部分と比較して凹部が設けられている部分において小さくなる。このため、第1の電極と第2の電極との間に電圧が印加された場合、第2の電極のうち凹部に設けられた部分に電流が集中する。これにより、リッジ導波路領域の外部への電流拡散を更に低減でき、リッジ導波路領域内を流れる電流の割合を更に増大することができる。したがって、コア層に印加される電界の均一性をより向上することが可能となる。本発明の量子カスケード半導体レーザにおいては、絶縁層は、シリコン酸化物、シリコン窒化物、シリコン酸窒化物、酸窒化アルミニウム、および、酸化アルミニウムのいずれかから構成されていることが好ましい。これらの化合物から構成されている誘電体膜は、半導体素子の保護膜として、従来より汎用的に用いられており、優れた耐久性および絶縁性を有することが実証されている。このため、リッジ導波路外の領域の素子抵抗を増大できる。また、これらの誘電体膜は、スパッタおよびCVDChemicalVaporDepositionといった一般的な誘電体膜成膜装置を用いて容易に成膜することができる。このため、これらの誘電体膜の成形は、製造プロセスへ容易に導入することができる。本発明の量子カスケード半導体レーザにおいては、基板の第2の面と第2の電極との間に設けられた半絶縁性半導体層を更に備え、半絶縁性半導体層は、凹部の位置に開口部を有し、開口部を介して、第2の電極は、第2の面に接続されることが好ましい。この量子カスケード半導体レーザによれば、凹部の位置に開口部を有する半絶縁性半導体層を設けることで、第2の電極は凹部において第2の面に接続される。このため、第1の電極と第2の電極との間の素子抵抗は、凹部が設けられていない部分と比較して凹部が設けられている部分において小さくなる。このため、第1の電極と第2の電極との間に電圧が印加された場合、第2の電極のうち凹部に設けられた部分に電流が集中する。これによって、リッジ導波路領域の外部への電流拡散を更に低減でき、リッジ導波路領域内を流れる電流の割合を更に増大することができる。したがって、コア層に印加される電界の均一性をより向上することが可能となる。本発明の量子カスケード半導体レーザにおいては、半絶縁性半導体層には、プロトン、Fe、Ti、Cr、および、Coの少なくともいずれかが添加されていることが好ましい。プロトン、および、Fe、Ti、Cr、並びに、Co等の遷移金属は、InP等のIII-V族化合物半導体を高抵抗化する添加物として、従来より汎用的に用いられている。そして、これらを添加することで、長期にわたり、優れた絶縁性を保持できる半導体層を作製できることが実証されている。このため、リッジ導波路領域外の素子抵抗を増大できる。また、これらの物質は、イオン注入、熱拡散等の半導体中への物質添加に用いられる一般的な手法により、容易に半導体中に添加することができる。このため、プロトン、Fe、Ti、Cr、および、Coの半導体層への添加は、製造プロセスへ容易に導入することができる。本発明の量子カスケード半導体レーザにおいては、基板は、第1の端面および第2の端面を有し、凹部およびリッジ部は、第1の端面から第2の端面の方向に延在し、凹部は、第1の端部および第2の端部を有し、第1の端部および第2の端部はそれぞれ、第1の端面および第2の端面から離れていることが好ましい。この量子カスケード半導体レーザによれば、基板の第1の端面および第2の端面近傍においては、凹部は設けられていない。このため、基板の第1の端面および第2の端面近傍における素子抵抗は、凹部における素子抵抗よりも大きい。したがって、第1の電極と第2の電極との間に電圧が印加された場合、基板の第1の端面および第2の端面近傍のリッジ導波路領域への電流注入が抑制されるため、端面リーク電流を低減することができる。その結果、CODCatastrophicOpticalDamage破壊およびESDElectroStaticDischarge破壊といった端面破壊を抑制できる。また、端面近傍における素子の機械的強度を高めることができ、応力に対する耐性を向上できる。本発明の量子カスケード半導体レーザにおいては、基板の第2の面には、第2の凹部が更に設けられ、第2の凹部の深さは、凹部の深さより小さいことが好ましい。この量子カスケード半導体レーザによれば、第2の凹部を更に設けることで、放熱効率を向上することができる。また、第2の凹部の深さは、凹部の深さより小さいため、第2の凹部における素子抵抗は、凹部における素子抵抗よりも大きい。すなわち、リッジ導波路領域外の素子抵抗をリッジ導波路領域の素子抵抗よりも大きくすることができる。このため、第1の電極と第2の電極との間に電圧が印加された場合、第2の電極のうち凹部に設けられた部分に電流が集中する。これによって、リッジ導波路領域の外部への電流拡散を低減でき、リッジ導波路領域内を流れる電流の割合を増大することができる。したがって、発熱に起因する特性劣化を軽減するとともに、コア層に印加される電界の均一性を向上することが可能となる。本発明によれば、コア層に印加される電界の均一性を向上することができる。以下、添付図面を参照して本発明の実施の形態を詳細に説明する。可能な場合には、同一又は相当要素には同一の符号を付す。第1実施形態図1は、第1実施形態に係る量子カスケード半導体レーザ1の構造を概略的に示すリッジの延在方向に直交する断面図である。量子カスケード半導体レーザ1は、リッジ型の量子カスケード半導体レーザ素子であって、約3~20μmの中赤外波長領域での発振が可能である。図1に示されるように、量子カスケード半導体レーザ1は、半導体基板基板10と、半導体領域20と、上部電極第1の電極E1と、下部電極第2の電極E2と、を備える。また、半導体基板10の導電型と半導体領域20の導電型とは、同じ例えば、n型である。半導体基板10は、主面第1の面10aと、主面10aと反対側の裏面第2の面10bとを有している。半導体基板10は、例えばn型InPにより構成される。この半導体基板10の厚さは、劈開による素子形成が可能な程度の厚さであることが好ましく、例えば100~200μm程度である。裏面10bには、後述の凹部50が設けられている。半導体領域20は、例えばOM又はMBE等の結晶成長装置を用いて半導体基板10の主面10a上に成長した半導体エピタキシャル層以下、エピ層という。である。この半導体領域20は、下部クラッド層21第2のクラッド層と、下部光閉じ込め層22と、コア層23と、上部光閉じ込め層24と、上部クラッド層25第1のクラッド層と、コンタクト層26とを含む。この下部クラッド層21、下部光閉じ込め層22、コア層23、上部光閉じ込め層24、上部クラッド層25、および、コンタクト層26は、半導体基板10の主面10aの法線軸NVに沿って、順に配列されている。また、半導体領域20は、リッジ部30を含む。下部クラッド層21は、半導体基板10の主面10a上に設けられている。下部クラッド層21は、例えばn型InPにより構成され、その厚さは例えば3000~4000nm程度である。下部光閉じ込め層22は、下部クラッド層21上に設けられている。下部光閉じ込め層22は、例えばn型GaInAsにより構成され、その厚さは例えば400~500nm程度である。コア層23は、下部光閉じ込め層22および上部光閉じ込め層24の間に設けられている。コア層23は、発光領域である複数の活性層と、活性層にキャリアを注入するための複数の注入層とが、交互に配列されたカスケード構造を有している。これらの活性層および注入層は、GaInAsおよびAlInAsからなる超格子列で構成されている。コア層23は、例えば、以下の第1半導体層231a~第16半導体層231rが順に接続された超格子列を単位積層体231とし、この単位積層体231が多段に例えば30単位接続された構造を有している。このコア層23により、8μm帯の発振が得られる。なお、単位積層体231の第11半導体層231k~第16半導体層231rが活性層に相当し、第1半導体層231a~第10半導体層231jが注入層に相当する。単位積層体231の構成例第1半導体層231a:アンドープGaInAs、厚さ4.0nm。第2半導体層231b:アンドープAlInAs、厚さ1.1nm。第3半導体層231c:n型GaInAs、厚さ3.6nm、ドープ量2×1017cm-3。第4半導体層231d:n型AlInAs、厚さ1.2nm、ドープ量2×1017cm-3。第5半導体層231e:n型GaInAs、厚さ3.2nm、ドープ量2×1017cm-3。第6半導体層231f:アンドープAlInAs、厚さ1.2nm。第7半導体層231g:アンドープGaInAs、厚さ3.0nm。第8半導体層231h:アンドープAlInAs、厚さ1.6nm。第9半導体層231i:アンドープGaInAs、厚さ3.0nm。第10半導体層231j:アンドープAlInAs、厚さ3.8nm。第11半導体層231k:アンドープGaInAs、厚さ2.1nm。第12半導体層231m:アンドープAlInAs、厚さ1.2nm。第13半導体層231n:アンドープGaInAs、厚さ6.5nm。第14半導体層231p:アンドープAlInAs、厚さ1.2nm。第15半導体層231q:アンドープGaInAs、厚さ5.3nm。第16半導体層231r:アンドープAlInAs、厚さ2.3nm。上部光閉じ込め層24は、コア層23上に設けられている。上部光閉じ込め層24は、例えばn型GaInAsにより構成され、その厚さは例えば400~500nm程度である。上部クラッド層25は、上部光閉じ込め層24上に設けられている。上部クラッド層25は、例えばn型InPにより構成され、その厚さは例えば3000~4000nm程度である。コンタクト層26は、上部クラッド層25上に設けられている。コンタクト層26は、例えばn型GaInAsにより構成され、その厚さは例えば100~1000nm程度である。リッジ部30は、上部クラッド層25およびコンタクト層26により構成され、上部光閉じ込め層24上に設けられている。このリッジ部30は、一定の幅を有し、上部光閉じ込め層24上の一方向に延在している。リッジ部30の延在方向に直交する断面におけるリッジ部30の形状は、例えば台形状である。リッジ部30の底部の幅W1は、例えば5~20μm程度である。リッジ部30は、半導体領域20において、光導波路となる領域以下、リッジ導波路領域という。を形成する。第1の絶縁層41は、上部光閉じ込め層24の主面およびリッジ部30の側面上に設けられており、リッジ部30の上面において第1の開口部41aを有する。第1の絶縁層41は、シリコン酸化物例えばSiO2、シリコン窒化物SiN、シリコン酸窒化物SiON、酸窒化アルミニウムAlON、酸化アルミニウム例えばAl2O3等の誘電体膜により構成され、その厚さは例えば300~400nm程度である。これらの誘電体膜は、半導体素子の保護膜として従来より汎用的に用いられており、優れた耐久性および絶縁性を有することが知られている。上部電極E1は、第1の絶縁層41上に設けられており、第1の絶縁層41の第1の開口部41aを介してコンタクト層26に接合されている。上部電極E1は、例えばGe、Au、Ni、又はAu等の金属により構成され、その厚さは例えば3000~5000nm程度である。凹部50は、半導体基板10の裏面10b上において、リッジ部30に対応する位置に設けられ、リッジ部30の延在方向に延在している。すなわち、凹部50は、主面10aの法線軸NVとリッジ部30の延在方向とによって規定される平面に合わせて、裏面10bに設けられる。凹部50は、例えば、リッジ部30の延在方向に直交する断面の形状が台形状の溝である。凹部50は、底部51を有し、底部51の幅W2はリッジ部30の底部の幅W1と略同一かそれよりも小さい。また、凹部50における半導体基板10の厚さは、素子の機械的強度を保つ程度の厚さが好ましく、例えば50μm以上である。したがって、半導体基板10の厚さを100μmとした場合、凹部50の深さは、50μm程度である。なお、凹部50は、リッジ部30の延在方向に直交する断面において、底部51の中心線とリッジ部30の底部の中心線とが重なるように設けられるのが好ましい。下部電極E2は、凹部50を含む半導体基板10の裏面10b上に設けられている。下部電極E2は、例えばGe、Au、Ni、又はAu等の金属により構成され、その厚さは例えば500~1000nm程度である。このように、量子カスケード半導体レーザ1のリッジ導波路領域は、リッジ部30側面および半導体領域20の主面が第1の絶縁層41でカバーされた、いわゆる電流狭窄構造となっている。そして、上部電極E1を介してリッジ部30の上部から注入されたキャリアは、コア層23を通過して、凹部50に設けられた下部電極E2へ流れる。なお、コア層23に導波光が充分に閉じ込められる場合には、下部光閉じ込め層22および上部光閉じ込め層24を省略してもよい。続いて、量子カスケード半導体レーザ1の製造方法について説明する。まず、LDプロセスを用いて、半導体基板10の主面10a上にエピ層下部クラッド層21、下部光閉じ込め層22、コア層23、上部光閉じ込め層24、上部クラッド層25、および、コンタクト層26を順に成長する。そして、エピ層を加工して主面10a側にリッジ型QCL構造を形成する。具体的には、ウエットエッチング又はドライエッチングによりエピ層のうち導波路領域の両側のコンタクト層26および上部クラッド層25をエッチングして、リッジ部30を形成する。その後、スパッタ又はCVDといった誘電体膜成膜装置を用いて、リッジ部30の上面を除くエピ層の表面に第1の絶縁層41を成膜する。次に、SiO2、SiN、BCB等の誘電体マスク、又はCr等の金属マスクを用いて、半導体基板10の裏面10bの凹部50が形成される領域以外を保護する。そして、ドライエッチング又はウエットエッチングにより、裏面10bのうちマスクされていない領域を選択的にエッチングして凹部50を形成する。あるいは、集束イオンビームFIB:FocusedIonBeamを用いて裏面10bに高速のイオンを照射し、凹部50となるべき領域を削ることで凹部50を形成する。イオンとしては、例えば、Gaイオンが用いられる。その後、スパッター又はEB蒸着等の金属膜形成装置を用いて、下部電極E2をパターニングする。このようにして、量子カスケード半導体レーザ1を作製する。上述したように、量子カスケード半導体レーザ1では、結晶成長は1回のみ行われる。また、量子カスケード半導体レーザ1の製造工程では活性層のエッチングが不要である。このため、量子カスケード半導体レーザ1では、活性層のエッチングに起因する結晶劣化が生じない。したがって、量子カスケード半導体レーザ1は、低コストおよび高歩留まりで製造することが可能である。次に、図2~図4を参照して、量子カスケード半導体レーザ1の作用効果を説明する。図2のaは量子カスケード半導体レーザ1の電流経路の概略を示す図、図2のbは従来のリッジ型QCLの電流経路の概略を示す図である。図3のaは量子カスケード半導体レーザ1をモデル化した図、図3のbは従来のリッジ型QCLをモデル化した図である。図4は、図3のモデルに基づいて電界計算した結果を示す図である。図2のbに示されるように、従来のリッジ型QCL5では、下部電極E2側を高電位として、上部電極E1と下部電極E2との間に電圧が印加された場合、リッジ導波路領域の外部へ電子をキャリアとして電流I5が拡散する。このため、コア層23に印加される電界は均一でない。一方、量子カスケード半導体レーザ1では、上部電極E1と下部電極E2との間の素子抵抗は、他の部分と比較して凹部50が設けられている部分において小さくなる。このため、図2のaに示されるように、下部電極E2側を高電位として、上部電極E1と下部電極E2との間に電圧が印加された場合、下部電極E2のうち凹部50に設けられた部分に電子をキャリアとする電流I11が集中する。すなわち、リッジ導波路領域外へ拡散する電子をキャリアとする電流I12を低減でき、リッジ導波路領域内を流れる電子をキャリアとする電流I11の割合を増大することができる。その結果、量子カスケード半導体レーザ1は、従来のリッジ型QCL5と比較して、コア層23に印加される電界の均一性を向上することができる。図3および図4を参照して、量子カスケード半導体レーザ1および従来のリッジ型QCL5のコア層に印加される電界を簡易モデルに基づく電界計算結果により比較する。図3のaに示されるように、モデルAは、量子カスケード半導体レーザ1のリッジの延在方向に直交する断面をモデル化したものである。モデルAは、下部層A1と、コア層A2と、上部層A3と、上部電極A4と、下部電極A5とを備える。また、下部層A1の裏面には台形状の凹部A6が設けられている。図3のaの断面において、モデルAの幅方向をX軸、モデルAの高さ方向をY軸とし、凹部A6の底部のX軸方向中心位置を原点0,0としている。下部層A1は、ドープ量が2×1017cm-3のn型GaInAsにより構成されている。凹部A6の底部における下部層A1の厚さは0.4μmである。コア層A2は、下部層A1の主面上に設けられている。コア層A2は、導電型を有しないアンドープGaInAsにより構成されており、その厚さは2.0μmある。上部層A3は、コア層A2上に設けられている。上部層A3は、ドープ量が2×1017cm-3のn型GaInAsにより構成されており、その厚さは0.4μmである。上部電極A4は、上部層A3上に設けられている。上部電極A4は、Y軸を中心としてX軸方向の幅が10μmである。下部電極A5は、下部層A1に形成された凹部A6の底部に設けられている。下部電極A5は、Y軸を中心としてX軸方向の幅が10μmである。電界計算ポイントPは、電界強度を計算する位置を示している。この電界計算ポイントPは、下部層A1の主面からY軸方向に0.1μm上方であって、Xが0以上の領域である。図3のbに示されるように、モデルBは、従来のリッジ型QCL5のリッジの延在方向に直交する断面をモデル化したものである。モデルBは、下部層B1と、コア層B2と、上部層B3と、上部電極B4と、下部電極B5とを備える。図3のbの断面において、モデルBの幅方向をX軸、モデルBの高さ方向をY軸とし、下部層B1の裏面のX軸方向中心位置を原点0,0としている。下部層B1は、ドープ量が2×1017cm-3のn型GaInAsにより構成されており、その厚さは0.4μmである。コア層B2は、下部層B1の主面上に設けられている。コア層B2は、導電型を有しないアンドープGaInAsにより構成されており、その厚さは2.0μmある。上部層B3は、コア層B2上に設けられている。上部層B3は、ドープ量が2×1017cm-3のn型GaInAsにより構成されており、その厚さは0.4μmである。上部電極B4は、上部層B3上に設けられている。上部電極B4は、Y軸を中心としてX軸方向の幅が10μmである。下部電極B5は、下部層B1の裏面上に設けられている。下部電極B5は、Y軸を中心としてX軸方向の幅が50μmである。電界計算ポイントPは、電界強度を計算する位置を示している。この電界計算ポイントPは、下部層B1の主面からY軸方向に0.1μm上方であって、Xが0以上の領域である。図4のグラフGaは、図3のaに示されたモデルAに対し、下部電極A5側に正の電圧を印加した場合の電界計算ポイントPにおけるY軸方向垂直方向の電界強度の計算結果を示している。図4のグラフGbは、図3のbに示されたモデルBに対し、下部電極B5側に正の電圧を印加した場合の電界計算ポイントPにおけるY軸方向垂直方向の電界強度の計算結果を示している。グラフGaとグラフGbとを比較すると、モデルBでは、X座標の値が大きくなるに従い、電界強度が低下している。一方で、モデルAでは、モデルBと比較して、X座標の値による電界強度の変化が小さい。すなわち、モデルAは、モデルBよりコア層A2におけるY軸方向の電界強度の均一性が高い。以上のことから、量子カスケード半導体レーザ1は、従来のリッジ型QCL5と比較して、コア層23に印加される電界の均一性を向上することができる。その結果、従来のリッジ型QCLに比べて、閾値電流の低減および出力増加といった発振諸特性を改善できる。なお、量子カスケード半導体レーザ1は、半導体基板10の裏面10b全面に下部電極E2が設けられている。このため、量子カスケード半導体レーザ1をエピアップ実装する場合、裏面10bのうち凹部50以外の領域に設けられた下部電極E2に半田を融着させてダイボンド実装することができ、エピアップ実装が容易となる。第1変形例図5は、量子カスケード半導体レーザ1の第1変形例の構造を概略的に示すリッジの延在方向に直交する断面図である。凹部50は、主面10aの法線軸NVとリッジ部30の延在方向とによって規定される平面に合わせて、裏面10bに設けられる。そして、凹部50の底部51の幅W2は、リッジ部30の底部の幅W1よりも小さい。第1変形例によれば、上部電極E1と下部電極E2との間に電圧が印加された場合、下部電極E2のうち凹部50に設けられた部分に電流が集中する。また、凹部50の底部51の幅W2は、リッジ部30の底部の幅W1より小さいため、電流をほぼリッジ導波路領域内に閉じ込めることができる。その結果、リッジ導波路領域外への電流拡散を更に低減でき、コア層23に印加される電界の均一性を向上することができる。第2変形例図6および図7は、量子カスケード半導体レーザ1の第2変形例の構造を概略的に示すリッジの延在方向に直交する断面図である。図6の第2変形例の量子カスケード半導体レーザ1は、半導体基板10の裏面10bと下部電極E2との間に、第2の絶縁層42絶縁膜を更に備える。この第2の絶縁層42は、シリコン酸化物例えばSiO2、シリコン窒化物SiN、シリコン酸窒化物SiON、酸窒化アルミニウムAlON、酸化アルミニウム例えばAl2O3等の誘電体膜で構成され、その厚さは例えば100~500nm程度である。これらの誘電体膜は、スパッタおよびCVDといった一般的な誘電体膜成膜装置を用いて成膜される。また、第2の絶縁層42は、凹部50の位置に第2の開口部42aを有する。第2の開口部42aは、裏面10bのうち凹部50全体に対して設けられてもよい。また、図7に示されるように、第2の開口部42aは、凹部50のリッジ導波路領域に対応する位置に設けられてもよい。凹部50の底部51の幅W2がリッジ部30の底部の幅W1よりも大きい場合、第2の開口部42aは、底部51のリッジ導波路領域に対応する位置に設けられてもよい。下部電極E2は、この第2の開口部42aを介して半導体基板10の裏面10bに接合されている。第2変形例によれば、リッジ導波路領域外において、裏面10bと下部電極E2との間に第2の絶縁層42を設けることにより、リッジ導波路領域外の素子抵抗を更に増大できる。このため、リッジ導波路領域外への電流拡散を更に低減できる。その結果、コア層23に印加される電界の均一性を向上することができ、量子カスケード半導体レーザ1の特性を更に改善することが可能となる。第3変形例図8および図9は、量子カスケード半導体レーザ1の第3変形例の構造を概略的に示すリッジの延在方向に直交する断面図である。図8の第3変形例の量子カスケード半導体レーザ1は、半導体基板10の裏面10bと下部電極E2との間に、半絶縁性半導体層43を更に備える。この半絶縁性半導体層43は、例えばプロトン、又はFe、Ti、Cr、Co等の遷移金属を裏面10bに添加することで形成され、105Ωcm以上の抵抗値を有する。これらの物質の添加は、イオン注入、熱拡散等により行われる。半絶縁性半導体層43の厚さは、例えば100~1000nm程度である。また、半絶縁性半導体層43は、凹部50の位置に第3の開口部43aを有する。第3の開口部43aは、裏面10bのうち凹部50全体に対して設けられてもよい。また、図9に示されるように、第3の開口部43aは、凹部50のリッジ導波路領域に対応する位置に設けられてもよい。凹部50の底部51の幅W2がリッジ部30の底部の幅W1よりも大きい場合、第3の開口部43aは、底部51のリッジ導波路領域に対応する位置に設けられてもよい。下部電極E2は、この第3の開口部43aを介して半導体基板10の裏面10bに接合されている。第3変形例によれば、リッジ導波路領域外において、裏面10bと下部電極E2との間に半絶縁性半導体層43を設けることにより、リッジ導波路領域外の素子抵抗を更に増大できる。このため、リッジ導波路領域外への電流拡散を更に低減できる。その結果、コア層23に印加される電界の均一性を向上することができ、量子カスケード半導体レーザ1の特性を更に改善することが可能となる。また、半絶縁性半導体層43を設けることによって、下部電極E2と半導体基板10の裏面10bとの密着性を向上することができる。その結果、下部電極E2をダイボンドまたはワイヤボンドする際のダイボンド強度およびワイヤボンド強度等の実装強度を増加させることが可能となる。また、プロトン、又はFe、Ti、Cr、Co等の遷移金属をInP等のIII-V族化合物半導体に添加することで、長期にわたり優れた絶縁性を保持可能な半導体層とすることができる。また、これらの物質は、イオン注入、熱拡散等の、半導体中への物質添加に用いられる一般的な手法を用いて、容易に半導体中に添加することができる。このため、製造プロセスへの導入が容易である。第4変形例図10および図11は、量子カスケード半導体レーザ1の第4変形例の構造を概略的に示すリッジの延在方向に直交する断面図である。図10の第4変形例の量子カスケード半導体レーザ1では、下部電極E2が、凹部50の底部51上のみに設けられている。図11の第4変形例の量子カスケード半導体レーザ1では、下部電極E2が、凹部50全体に設けられている。なお、下部電極E2は、リッジ部30の底部の幅W1と凹部50の底部51の幅W2とを考慮し、リッジ部30に対応する位置に設けられている。下部電極E2は、リッジ部30の延在方向と直交する断面において、リッジ部30の底部の中心線上に設けられるのが好ましい。下部電極E2は、リッジ部30の底部の幅W1と同じかそれよりも狭い幅で設けられるのが好ましい。また、下部電極E2は、図10および図11に示された下部電極E2に限定されず、凹部50の底部51の一部、又は凹部50の底部51全体および側部の一部に設けられてもよい。第4変形例によれば、裏面10bのうち凹部50以外の領域には下部電極E2が設けられていないため、リッジ導波路領域内に対してリッジ導波路領域外の素子抵抗を増大できる。このため、上部電極E1と下部電極E2との間に電圧が印加された場合、凹部50に設けられた下部電極E2に電流を集中させることができる。そして、リッジ導波路領域の外部への電流拡散を低減でき、リッジ導波路領域内を流れる電流の割合を増大させることができる。したがって、コア層23に印加される電界の均一性をより向上することが可能となる。その結果、量子カスケード半導体レーザ1の特性を更に改善することが可能となる。第5変形例図12は、量子カスケード半導体レーザ1の第5変形例の構造を概略的に示す底面図である。図12の第5変形例の量子カスケード半導体レーザ1では、下部電極E2が、凹部50全体および裏面10bのうち凹部50以外の領域の一部に設けられている。第1の端面10cは、リッジ部30の延在方向における半導体基板10の一端面である。第2の端面10dは、リッジ部30の延在方向における半導体基板10の他端面である。凹部50およびリッジ部30は、第1の端面10cから第2の端面10dまで延在している。第1の反射膜60aは、第1の端面10cに設けられ、例えば誘電体多層膜で構成される。第2の反射膜60bは、第2の端面10dに設けられ、例えば誘電体多層膜で構成される。量子カスケード半導体レーザ1は、これらの第1の反射膜60aおよび第2の反射膜60bにより共振器を形成し、レーザ発振を行う。この共振器が形成される方向を共振器方向という。そして、下部電極E2は、裏面10bのうち凹部50以外の領域では、例えば共振器方向に一定の間隔で設けられている。第5変形例によれば、半導体基板10の裏面10bの全面に下部電極E2が設けられた構造に比べて、リッジ導波路領域外を高抵抗化できる。このため、リッジ導波路領域外への電流拡散を更に低減できる。その結果、コア層23に印加される電界の均一性を向上することができ、量子カスケード半導体レーザ1の特性を更に改善することが可能となる。また、凹部50以外の領域に下部電極E2が設けられていることによって、この領域に半田を融着してダイボンドすることができる。その結果、エピアップ実装が容易となる。第6変形例図13は、量子カスケード半導体レーザ1の第6変形例の構造を概略的に示す底面図である。図13の第6変形例の量子カスケード半導体レーザ1では、リッジ部30は、第1の端面10cから第2の端面10dまで延在している。また、凹部50は、第1の端部50aから第2の端部50bまで延在している。そして、凹部50は、第1の端部50aおよび第2の端部50bを有している。第1の端部50aおよび第2の端部50bはそれぞれ、第1の端面10cおよび第2の端面10dから離れている。第1の端面10cから第1の端部50aまでの距離、および、第2の端面10dから第2の端部50bまでの距離はいずれも、第1の端面10cおよび第2の端面10dにおけるリーク電流を低減可能な距離であればよく、例えば20~100μm程度である。すなわち、凹部50は、半導体基板10の裏面10bにおいて、第1の端面10cから第2の端面10dまで延在しているのではなく、第1の端面10cから第1の端部50aまでの間、および、第2の端面10dから第2の端部50bまでの間には設けられていない。第6変形例によれば、半導体基板10の第1の端面10cおよび第2の端面10d近傍には凹部50が設けられていないため、第1の端面10cおよび第2の端面10d近傍の導波路領域は、凹部50が設けられた導波路領域に比べて、高抵抗である。このため、第1の端面10cおよび第2の端面10d近傍のリッジ導波路領域には、電流が流れにくい。すなわち、第6変形例によれば、第1の端面10cおよび第2の端面10d近傍のリッジ導波路領域への電流注入が抑制されるため、端面リーク電流を低減できる。その結果、端面リーク電流が一因となって引き起こされるCOD破壊およびESD破壊といった端面破壊を抑制できる。また、第6変形例によれば、第1の端面10cから第2の端面10dまで凹部50が設けられている場合に比べて、素子の機械的強度を高めることができ、応力に対する耐性を向上できる。第7変形例図14は、量子カスケード半導体レーザ1の第7変形例の構造を概略的に示すリッジの延在方向に直交する断面図である。図14の第7変形例の量子カスケード半導体レーザ1では、1又は複数の第2の凹部70が裏面10bに更に設けられている。この第2の凹部70は、半導体基板10の裏面10b上において、凹部50が設けられていない部分に設けられ、リッジ部30の延在方向に延在している。第2の凹部70は、例えばリッジ部30の延在方向に直交する断面の形状が台形状の溝である。第2の凹部70は、底部71を有し、底部71の幅W3は、裏面10bのうち凹部50を除いた領域に設けることができる任意の幅である。また、第2の凹部70における半導体基板10の厚さは、素子の機械的強度を保つ程度の厚さが好ましく、例えば50μm以上である。半導体基板10の厚さを100μmとした場合、第2の凹部70の深さD3は、50μm以下が好ましい。更に、コア層23における電界の均一性を向上するために、リッジ導波路領域の素子抵抗よりリッジ導波路領域外の素子抵抗を大きくする必要がある。したがって、第2の凹部70の深さD3は、凹部50の深さD2よりも小さくするのが好ましい。第2の凹部70は、リッジ導波路領域の近辺に設けられるのが好ましい。なお、第2の凹部70のリッジ部30の延在方向に直交する断面における形状は、例えば、矩形、V字型等としてもよい。続いて、第7変形例の量子カスケード半導体レーザ1の製造方法について説明する。第1実施形態の量子カスケード半導体レーザ1の製造方法と同様にして、半導体基板10の主面10a側にリッジ型量子カスケード半導体レーザ構造を形成する。次に、SiO2、SiN、BCB等の誘電体マスク、又はCr等の金属マスクを用いて、半導体基板10の裏面10bの凹部50および第2の凹部70が形成される領域以外を保護する。そして、ドライエッチング又はウエットエッチングにより、裏面10bのマスクされていない領域を深さD3に達するまで選択的にエッチングする。次に、エッチングに用いたマスクを除去し、再度凹部50が形成される領域以外を上述の誘電体マスク又は金属マスクを用いて保護する。そして、ドライエッチング又はウエットエッチングにより、裏面10bのマスクされていない領域を深さD2に達するまで選択的にエッチングする。このようにして、裏面10bに凹部50および第2の凹部70を形成する。あるいは、集束イオンビームを用いて裏面10bに高速のイオンを照射し、凹部50および第2の凹部70が形成される領域を削ることで凹部50および第2の凹部70を形成してもよい。集束イオンビームを使用する場合は、マスクを形成する必要がなく、また、凹部50および第2の凹部70を形成する際に、イオン照射時間を適宜変更することで、凹部50および第2の凹部70を一括で形成することができる。その後、スパッター又はEB蒸着等の金属膜形成装置を用いて、下部電極E2をパターニングする。このようにして、第7変形例の量子カスケード半導体レーザ1を作製する。第7変形例によれば、裏面10bに第2の凹部70を更に設けることで、放熱効率を向上することができる。また、第2の凹部70は、凹部50よりも深さが小さいため、リッジ導波路領域外の素子抵抗をリッジ導波路領域の素子抵抗よりも大きくすることができる。このため、上部電極E1と下部電極E2との間に電圧が印加された場合、下部電極E2のうち凹部50に設けられた部分に電流が集中する。これによって、リッジ導波路領域外への電流拡散を低減でき、リッジ導波路領域内を流れる電流の割合を増大することができる。したがって、発熱に起因する特性劣化を軽減するとともに、コア層23に印加される電界の均一性を向上することが可能となる。その結果、量子カスケード半導体レーザ1の特性を更に改善することが可能となる。特に、リッジ導波路領域は、電流が集中して流れるため発熱する。このため、リッジ導波路領域近辺に第2の凹部70を設けることにより、放熱効果を高めることができる。なお、本発明に係る量子カスケード半導体レーザは上記実施形態に記載したものに限定されない。例えば、上記実施形態では、凹部50のリッジ部30の延在方向に直交する断面の形状は台形状であるが、これに限定されず、任意の形状とすることができる。凹部50のリッジ部30の延在方向に直交する断面における形状は、例えば、矩形、V字型、底部51を有しない形状としてもよい。いずれの形状であっても、上記実施形態において説明した作用効果と同様の作用効果が得られることは明らかである。また、InP系量子カスケード半導体レーザは、駆動電流が数A程度であり、リッジ導波路領域外に拡散する電流が大きい。このため、上記実施形態において、InP系量子カスケード半導体レーザとすることで、特に発振諸特性を改善できる。ここで、リッジ型構造の発振特性について補足の説明を行う。リッジ型構造では、いわゆるハイメサ型、又は埋め込みヘテロストラクチャー型と呼ばれる電流狭窄構造に比べて、閾値電流が高い等、一般的に発振特性が悪い。上記非特許文献1においても、ハイメサ型構造ではCW発振しているのに対し、リッジ型構造ではパルス発振しか実現できていない。"