"ホストシステムに電気的に結合される光トランシーバであって、不揮発性メモリと、該光トランシーバの内部を監視して該内部の状態に関するデジタルデータを生成する監視部と、前記不揮発性メモリに対するデータの送受を制御する第1の制御部と、前記監視部によって生成されたデジタルデータを周期的に取り込む第2の制御部と、前記監視部によって取り込まれた前記デジタルデータを記憶するレジスタと、前記不揮発性メモリに第1のI2Cバスを介して接続され、前記監視部に前記第2のI2Cバスを介して接続されたセレクタと、前記セレクタに第3のI2Cバスを介して接続されており、前記第1の制御部及び前記第2の制御部に対して該第3のI2Cバスへのインタフェイスを構成するI2Cインタフェイス部と、を備え、前記セレクタは、前記不揮発性メモリへのアクセス時に前記第1のI2Cバスを選択し、前記監視部へのアクセスの際には前記第2のI2Cバスを選択し、前記不揮発性メモリがアクセスされている間に前記監視部へのアクセスが開始される時に、停止信号を前記第1の制御部に出力して前記第1の制御部による前記不揮発性メモリのアクセスを中断させ、前記第2のI2Cバスを選択させるための切替信号を前記セレクタに出力する第3の制御部を更に備え、前記セレクタは、前記切替信号に応答して、前記第1のI2Cバスに出力する信号の状態を直前の状態で維持して、前記第2のI2Cバスを選択する、光トランシーバ。前記I2Cインタフェイス部から前記監視部へ送信される信号には該監視部の識別情報が含まれており、前記I2Cインタフェイス部から前記不揮発性メモリに送信される信号には該不揮発性メモリの識別情報が含まれており、前記監視部の識別情報が、前記不揮発性メモリの識別情報と同一である、請求項1に記載の光トランシーバ。前記第2のI2Cバスに前記監視部と並列に接続されたデバイスを更に備え、前記I2Cインタフェイス部から前記監視部へ送信される信号には該監視部の識別情報が含まれており、前記I2Cインタフェイス部から前記デバイスに送信される信号には該デバイスの識別情報が含まれており、前記I2Cインタフェイス部から前記不揮発性メモリへ送信される信号には該不揮発性メモリの識別情報が含まれており、前記監視部の識別情報が、前記デバイスの識別情報と異なる、請求項1に記載の光トランシーバ。前記監視部の識別情報及び前記デバイスの識別情報のうち一方が、前記不揮発性メモリの識別情報と同一である、請求項3に記載の光トランシーバ。上述した光トランシーバでは、NVRへのアクセスタイミングとDDMからのデータの取り込みタイミングが独立している。したがって、NVRへのアクセス中にDDMからのデータの取り込み要求が発生しても、当該NVRへのアクセスが完了するまで、DDMからのデータの取り込みを待機する必要がある。しかしながら、DDMからのデータの取得には、リアルタイム性が要求され、したがって、その優先度は高いものであり得る。DDMからのデータの取得のリアルタイム性を確保するために、DDM及びNVRそれぞれに対して別個のI2Cバス及びI2Cインタフェイス部を設けるという一方策が考えられる。しかしながら、この方策では、光トランシーバが複数のI2Cインタフェイス部を備えることになるので、当該光トランシーバの回路規模が増大することとなる。したがって、当技術分野においては、回路規模の増大を抑えつつ、DDMへのアクセスの待ち時間を低減させることに対する要請がある。本発明の一側面に係る光トランシーバは、ホストシステムに電気的に結合されるものである。この光トランシーバは、不揮発性メモリ、監視部、第1の制御部、第2の制御部、レジスタ、セレクタ、及び、I2Cインタフェイス部を備えている。監視部は、光トランシーバの内部を監視して該内部の状態に関するデジタルデータを生成する。第1の制御部は、不揮発性メモリに対するデータの送受を制御する。第2の制御部は、監視部によって生成されたデジタルデータを周期的に取り込む。レジスタは、第2の制御部によって取り込まれたデジタルデータを記憶する。セレクタは、不揮発性メモリに第1のI2Cバスを介して接続され、監視部に第2のI2Cバスを介して接続されている。I2Cインタフェイス部は、セレクタに第3のI2Cバスを介して接続されており、第1の制御部及び第2の制御部に対して該第3のI2Cバスへのインタフェイスを構成している。セレクタは、不揮発性メモリへのアクセス時に第1のI2Cバスを選択し、監視部へのアクセスの際には第2のI2Cバスを選択する。この光トランシーバは、不揮発性メモリがアクセスされている間に監視部へのアクセスが開始される時に、停止信号を第1の制御部に出力して第1の制御部による不揮発性メモリのアクセスを中断させ、第2のI2Cバスを選択させるための切替信号をセレクタに出力する第3の制御部を更に備える。セレクタは、切替信号に応答して、第1のI2Cバスに出力する信号の状態を直前の状態で維持して、第2のI2Cバスを選択する。この光トランシーバによれば、不揮発性メモリがアクセスされている間に監視部へのアクセスを開始する時に、不揮発性メモリへのアクセスが中断され、第2のI2Cバスが選択される。したがって、監視部に対するアクセスの待ち値時間が低減され得る。また、不揮発性メモリのアクセスを中断し、監視部へのアクセスを行う場合には、第1のI2Cバスに出力される信号の状態が直前の状態で維持される。したがって、監視部へのアクセスが完了した後に、不揮発性メモリのアクセスを再開することが可能である。また、二つのI2Cバスの選択を行うセレクタは比較的小規模な回路で実現され得る。したがって、回路規模の増大を抑えつつ、監視部に対するアクセスの待ち値時間が低減され得る。一実施形態においては、I2Cインタフェイス部から監視部へ送信される信号には当該監視部の識別情報が含まれており、I2Cインタフェイス部から不揮発性メモリに送信される信号には当該不揮発性メモリの識別情報が含まれており、監視部の識別情報が、不揮発性メモリの識別情報と同一であってもよい。この形態によれば、I2Cバスの選択がセレクタによって行われるので、監視部の識別情報が不揮発性メモリの識別情報と同一であっても、不揮発性メモリ及び監視部へのアクセスが可能となる。一実施形態においては、光トランシーバは、第2のI2Cバスに監視部と並列に接続されたデバイスを更に備え得る。この形態においては、I2Cインタフェイス部から監視部へ送信される信号には当該監視部の識別情報が含まれており、I2Cインタフェイス部からデバイスに送信される信号には当該デバイスの識別情報が含まれており、I2Cインタフェイス部から不揮発性メモリへ送信される信号には当該不揮発性メモリの識別情報が含まれており、監視部の識別情報が、デバイスの識別情報と異なっていてもよい。この形態によれば、監視部とデバイスの二つのデバイスが並列に一つのI2Cバスに接続されていても、当該二つのデバイスへのアクセスが可能となる。また、一実施形態においては、監視部の識別情報及びデバイスの識別情報のうち一方が、不揮発性メモリの識別情報と同一であってもよい。この形態によれば、I2Cバスの選択がセレクタによって行われるので、監視部の識別情報又はデバイスの識別情報が不揮発性メモリの識別情報と同一であっても、不揮発性メモリ、監視部、及びデバイスへのアクセスが可能となる。以上説明したように、本発明の一側面によれば、回路規模の増大を抑えつつ、監視部へのアクセスの待ち値時間を低減し得る光トランシーバが提供される。以下、図面を参照して種々の実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を附すこととする。図1は、一実施形態に係る光トランシーバを示す図である。図1に示す光トランシーバ10は、光ファイバを介して光通信を行う光データリンクとして機能し得るものであり、ホストシステム100に電気的に結合されることによって利用され得る。図1に示すように、光トランシーバ10は、不揮発性メモリNVR12、DDMDigitalDigagnosticMonitor14、制御部16、I2Cインタフェイス部18、及び、セレクタ20を備えている。また、光トランシーバ10は、半導体レーザLD22、フォトダイオードPD24、レーザドライバLDD26、トランスインピーダンス増幅器TIA28、トランシーバ回路30、及び、MDIOManagementDataInput/Outputインタフェイスを更に備え得る。LD22は、LDD26と電気的に接続されている。LD22は、LDD26からの駆動電流を受けて、光信号を外部に出力する。PD24は、外部からの光信号を受信して光電流を発生する。PD24は、TIA28と電気的に接続されている。TIA28は、PD24からの光電流を電圧信号に変換する。LDD26、及び、TIA28は、トランシーバ回路30に電気的に接続されている。トランシーバ回路30は、ホストシステム100から送信データを受ける。トランシーバ回路30は、LDD24から発生する駆動電流の変調成分を、送信データに応じて設定する。また、トランシーバ回路30は、TIA38からの電圧信号を受けて、当該電圧信号におけるクロック成分とデータ成分とを分離することにより、ホストシステム100へ受信データを出力する。トランシーバ回路30は、例えば、クロックデータリカバリといった回路を備え得る。図1に示すように、NVR12は、I2CバスB1を介してセレクタ20に接続されており、DDM14は、I2CバスB2を介してセレクタ20に接続されている。セレクタ20は、I2CバスB3を介して、インタフェイス部18に接続されている。インタフェイス部18は、信号線L1~L5を介して制御部16に接続されている。また、制御部16は、MDIOインタフェイス部32に接続されており、MDIOインタフェイス部32は、MDIOバスを介して、ホストシステム100と接続される。NVR12は、ホストシステム100から送信されるデータを記憶する。NVR12に記憶されるデータは、シリアル番号、ベンダ名、製造時期といったデータであり得る。DDM14は、光トランシーバ10の内部状態を監視する部分である。DDM14によって監視される内部状態は、例えば、LDD26が発生する駆動電流、PD24が発生する光電流、LD22の温度といった種々の内部状態を含み得る。DDM14は、これら内部状態を示すアナログ信号をデジタルデータに変換するA/D変換器、当該デジタルデータを記憶するレジスタ、I2CバスB2に対するインタフェイスを構成するインタフェイス部といった要素を含み得る。DDM14のインタフェイス部は、例えば、FPGAfield-programmablegatearrayによって構成され得る。制御部16は、NVR制御部16a、DDM制御部16b、及び、MDIOレジスタ16cを含んでいる。制御部16は、また、トランシーバ制御部16dを備え得る。制御部16は、例えば、マイクロコンピュータといった1チップの集積回路であってもよく、或いは、各制御部16a,16b,及び16c用の個別のマイクロコンピュータにより構成されていてもよい。制御部16は、MDIOインタフェイス部32を介してホストシステム100との間でデータの送受を行い、また、光トランシーバ10内部の要素の制御を行う。例えば、トランシーバ制御部16dは、光トランシーバ10の電源のON/OFFを実行するための信号をトランシーバ回路30へ送信することができ、LDD26の駆動電流のバイアス成分の制御即ち、オートパワー制御、又は、PD24のバイアス電圧の設定等を行うことができる。NVR制御部第1の制御部16aは、NVR12に対するデータの送受を制御する。NVR制御部16aは、ホストシステム100から送信されるデータをNVR12に書き込むための制御、及び、NVR12に記憶されたデータの読み込むための制御を実行し得る。より具体的には、NVR制御部16aは、MDIOレジスタ16c内の特定の領域にホストシステム100から書き込まれた情報又はデータに従い、NVR12への書き込み、又は、NVR12からのデータの読み込みを制御する。例えば、NVR制御部16aは、MDIOレジスタ16c内の特定の領域に書き込まれた情報例えば、アドレス情報及び読み込み命令に従って、NVR12に記憶されている特定のデータを取得し、当該データをMDIOレジスタ16cに保存する。保存されたデータは、MDIOインタフェイス部32を介してホストシステム100に提供される。また、NVR制御部16aは、MDIOレジスタ16c内の特定の領域にホストシステム100から書き込まれた情報例えば、アドレス情報及び書き込み命令及びデータに従い、当該データをNVR12の特定の領域に書き込む。NVR制御部16aは、NVR12との通信開始時に、信号線L1に、通信を開始するための開始要求信号を設定する。この開始要求信号に応答して、I2Cインタフェイス部18は、I2CバスB3に、通信開始を示す信号を出力する。なお、I2Cインタフェイス部18は、制御部16からの信号及びデータをI2Cバス規格に規定された信号に変換して、I2Cバス上に出力し得る。また、I2Cインタフェイス部18は、NVR12及びDDM14からのI2Cバス規格に従ったデータを、制御部16用に特化したデータへと変換して、変換されたデータを制御部16に送信し得る。このI2Cインタフェイス部18は、FPGAによって構成され得る。NVR制御部16aは、NVR12への書き込みを行うときには、開始要求信号を出力した後に、信号線L2に書き込み要求信号及び書き込み対象のデータを出力する。これら書き込み要求信号及びデータに応答して、I2Cインタフェイス部18は、I2CバスB3に、書き込みを開始することを示す信号及びデータ信号を出力する。また、NVR制御部16aは、NVR12からの読み込みを行うときには、開始要求信号を出力した後に、信号線L3に読み込み要求信号を出力する。この読み込み要求信号に応答して、I2Cインタフェイス部18は、I2CバスB3に、読み込みを開始することを示す信号を出力する。NVR12から読み込まれたデータは、I2Cインタフェイス部18及び信号線L4を介して、NVR制御部16aに受信され、MDIOレジスタ16cに書き込まれる。また、NVR制御部16aは、NVR12との通信終了時に、信号線L5に、通信を終了するための終了要求信号を設定する。この終了要求信号に応答して、I2Cインタフェイス部18は、I2CバスB3に、通信終了を示す信号を出力する。DDM制御部16bは、DDM14によって収集された光トランシーバ10の内部状態に関するデジタルデータを周期的に取り込んで、当該デジタルデータをMDIOレジスタ16cに反映する。DDM制御部16bとDDM14との通信も、NVR制御部16aとNVR12との通信と同様に、I2Cインタフェイス部18を介して行われる。具体的には、DDM制御部16bは、NVR制御部16aと同様に、通信開始時には、信号線L1に開始要求信号を設定する。また、DDM制御部16bは、DDM14からのデジタルデータの読み込みを行うときには、開始要求信号を出力した後に、信号線L3に読み込み要求信号を出力する。また、DDM制御部16bは、DDM14からI2Cインタフェイス部18及び信号線L4を介して送信されるデジタルデータを受信する。DDM制御部16bは、受信したデジタルデータをMDIOレジスタ16cに書き込む。さらに、DDM制御部16bは、DDM14との通信終了時に、信号線L5に、通信を終了するための終了要求信号を設定する。本実施形態では、DDM制御部16bは、第2の制御部及び第3の制御部を構成している。即ち、DDM制御部16bは、DDM14へのアクセスを開始する際に、NVR制御部16bに停止信号を出力し、バスB2を選択させるための切替信号を、信号線L10を介してセレクタ20に出力する。この信号線L10は、NVR制御部16bとセレクタ20とを接続する切替信号専用の接続線であり得る。NVR制御部16bは、停止信号に応答して、NVR12との通信中、即ち、NVR12へのアクセス中には、当該アクセスを中断する。セレクタ20は、バスB1とバスB2の選択を切替えるための回路である。セレクタ20は、NVR制御部16aとNVR12との通信時には、バスB1を選択し、バスB3とバスB1とを結合する。一方、DDM制御部16bとDDM14との通信時には、バスB2を選択して、バスB3とバスB2とを結合する。このセレクタ20は、バスB1とバスB2の切替えを行う回路要素のみによって構成され得るので、光トランシーバ10の回路規模に与える影響が小さい。また、セレクタ20は、バスB1の選択中、即ち、NVR制御部16aによるNVR12へのアクセス中に、DDM制御部16bから上記の切替信号を受信すると、当該切替信号に応答して、バスB2に選択を切替え、切替え直前のバスB1における信号の状態を維持する。これにより、NVR制御部16aによるNVR12へのアクセスを中断して、DDM制御部16bとDDM14との通信を開始することができる。DDM制御部16bは、DDM14との通信を終了すると、上記の停止信号を解除し、また、バスB2を選択させるための上記切替信号を解除する。これにより、NVR制御部16aは、中断していたNVR12との通信を再開することができる。以下、バスB1,B2,B3、及び信号線L10において送受される信号についてより詳細に説明する。図2は、一実施形態に係る光トランシーバの内部において送受される信号の一例のタイミングチャートである。I2Cバスは、クロック用の信号線及びデータ用の信号線の二本の信号線により構成される。したがって、図2に示すように、バスB1に与えられる信号は、クロック信号B1-SCL、及びデータ信号B1-SDAを含む。同様に、バスB2に与えられる信号は、クロック信号B2-SCL、及びデータ信号B2-SDAを含み、バスB3に与えられる信号は、クロック信号B3-SCL、及びデータ信号B3-SDAを含む。また、図2に示す一例においては、信号線L10に与えられる切替信号がLowであるときに、セレクタ20がバスB1を選択し、信号線L10に与えられる切替信号がHighであるときに、セレクタ20がバスB2を選択するものとしている。図2に示すように、バスB3には、インタフェイス部18からNVR12用のクロック信号及びデータ信号、並びに、DDM14用のクロック信号及びデータ信号が異なる期間に与えられる。また、図2の参照符号st1,st2,st3により示されるように、各バス上では、クロック信号SCLがHighのときに、データ信号SDAがHighからLowに変化することにより、通信開始が示される。また、図2の参照符号sp1,sp2,sp3により示されるように、各バス上では、クロック信号SCLがHighのときに、データ信号SDAがLowからHighに変化することにより、通信終了が示される。さらに、インタフェイス部18とNVR12及びDDM14との間では、クロック信号SCLがLowの間にデータ信号SDAが変化して、クロック信号SCLがLowからHighに変化したときのデータ信号SDAの値が伝達される。図2に示す例では、期間T1においてDDM制御部16bが信号線L10に与える切替信号はLowに設定される。この切替信号に応答して、期間T1においては、セレクタ20はバスB1を選択する。また、この期間T1においては、NVR制御部16aとNVR12との間の通信が、インタフェイス部18を介して行われる。期間T1に続く期間T2においては、NVR制御部16aとNVR12との間の通信が中断され、DDM制御部16bとDDM14との通信が開始される。この期間T2においては、DDM制御部16bが信号線L10に与える切替信号をHighに設定する。この切替信号に応答して、セレクタ20はバスB2に選択を切替え、バスB1上の信号を期間T2の直前の状態に維持する。これにより、期間T1において行われていたNVR制御部16aとNVR12との間の通信は、期間T2において中断される。そして、期間T2においては、DDM制御部16bとDDM14との通信がインタフェイス部18を介して行われる。図2に示す例では、期間T2の最後にDDM制御部16bとDDM14との通信が終了し、期間T2に続く期間T3において信号線L10に与えられる切替信号がLowに設定される。これにより、セレクタ20は再びバスB1を選択する。また、同時に、DDM制御部16bは上述した停止信号を解除する。これにより、期間T2において中断されていたNVR制御部16aとNVR12との通信が、期間T3において再開される。図2に示す例では、期間T4においても、上述した期間T2と同様に、NVR制御部16aとNVR12との通信が中断され、DDM制御部16bとDDM14との通信が行われる。また、期間T5においても期間T3と同様に、DDM制御部16bとDDM14との通信が終了し、期間T4において中断されていたNVR制御部16aとNVR12との通信が再開する。以上説明したように、光トランシーバ10によれば、NVR制御部16aとNVR12との通信を中断して、リアルタイム性が要求されるDDM制御部16bとDDM14との通信を開始することができる。また、DDM制御部16bとDDM14との通信終了後には、NVR制御部16aとNVR12との通信を再開することができる。さらに、光トランシーバ10では、制御部16とNVR12との間、及び、制御部16とDDM14との間に個別のインタフェイス部は設けられていない。光トランシーバ10は、回路規模に与える影響が少ないセレクタ20を用いて、DDM制御部16bとDDM14との通信と、NVR制御部16aとNVR12との通信の競合を解決している。なお、インタフェイス部とNVR12及びDDM14との間のI2Cバスを利用する通信においては、信号に表される最初の1バイトのデータにより、NVR12の識別情報スレーブアドレス又はDDM14の識別情報スレーブアドレスが送信される。この識別情報の送信により、通信を行うべき要素がNVR12であるのか、又は、DDM14であるのかを識別することが可能となっている。これらデバイスの識別情報は、互いに重複することがあり得る。しかしながら、光トランシーバ10は、セレクタ20によりバスを選択することが可能である。したがって、光トランシーバ10では、NVR12の識別情報とDDM14の識別情報が同一であってもよい。光トランシーバ10では、識別情報が重複するデバイスを用いても、これらデバイスに対する通信を行うことが可能である。以下、別の実施形態に係る光トランシーバについて説明する。図3は、別の実施形態に係る光トランシーバを示す図である。図3に示す光トランシーバ10Aは、I2Cバスに接続されるデバイスとして、NVR12及びDDM14に加えて、パラレルポート40を更に備えている。光トランシーバ10Aの制御部16Aは、光トランシーバ10の制御部16の要素に加えて、パラレルポート制御部16e、及び、優先順位制御部16fを備えている。また、光トランシーバ10Aは、セレクタ20に代えてセレクタ20Aを備えている。パラレルポート40は、I2CバスB4を介してセレクタ20Aに接続されている。パラレルポート40は、バスB4を介して受けた信号に基づいて、数ビットの出力信号を出力し得る。例えば、パラレルポート40は、制御部16によって行われている処理の一部を担うことができる。一例として、パラレルポート40は、ホストシステム100からの情報に従って、光トランシーバ10の電源のON/OFFを実行するための信号をトランシーバ回路30へ送信することができる。パラレルポート40は、パラレルポート制御部16eと通信し得る。パラレルポート制御部16eは、ホストシステム100によってMDIOレジスタ16cに書き込まれた特定の情報に従って、インタフェイス部18、バスB3、セレクタ20A、及びバスB4を介して、パラレルポート40と通信し、上述した信号をパラレルポート40に出力させる。光トランシーバ10Aでは、NVR制御部16aとNVR12との通信、DDM制御部16bとDDM14との通信、及び、パラレルポート制御部16eとパラレルポート40との通信の競合は、優先順位制御部16fによって制御される。光トランシーバ10Aでは、DDM制御部16bが第2の制御部を構成しており、構成優先順位制御部16fが第3の制御部を構成している。優先順位制御部16fは、NVR12、DDM14、及び、パラレルポート40のうち通信すべき要素に接続されたI2Cバスを選択させるための2ビットの切替信号を信号線L10Aに与える。信号線L10Aは、2ビットの切替信号用に二つの信号線から構成され得る。また、優先順位制御部16fは、NVR制御部16a、DDM制御部16b、及び、パラレルポート制御部16eのうち通信を行う制御部以外の制御部に、停止信号を出力する。より具体的には、優先順位制御部16fは、NVR制御部16aとNVR12の通信のために、バスB1を選択させるための切替信号を信号線L10Aに与え、停止信号をDDM制御部16b及びパラレルポート制御部16eに出力する。また、NVR制御部16aとNVR12の通信中に、DDM制御部16bとDDM14の通信を開始すべきときには、優先順位制御部16fは、NVR制御部16aに停止信号を出力し、バスB2を選択させるための切替信号を信号線L10Aに与える。これにより、セレクタ20Aは、バスB2を選択して、バスB1上の信号を切替直前の状態に維持する。また、NVR制御部16aとNVR12の通信中に、パラレルポート制御部16eとパラレルポート40の通信を開始すべきときには、優先順位制御部16fは、NVR制御部16aに停止信号を出力し、バスB4を選択させるための切替信号を信号線L10Aに与える。これにより、セレクタ20Aは、バスB4を選択して、バスB1上の信号を切替直前の状態に維持する。このように、NVR制御部16aとNVR12の通信中に当該通信より優先順位の高い通信を開始すべきときには、NVR制御部16aとNVR12の通信を中断させることが可能である。また、優先順位の高い通信が終了した後には、中断していたNVR制御部16aとNVR12の通信を再開することが可能である。なお、DDM制御部16bとDDM14との通信、及び、パラレルポート制御部16eとパラレルポート40との通信の競合は、何れか一方を予め定めた優先順位に従って優先させることが可能である。以下、バスB1,B2,B3,B4、及び信号線L10Aにおいて送受される信号についてより詳細に説明する。図4は、別の実施形態に係る光トランシーバの内部において送受される信号の一例のタイミングチャートである。図4は、バスB1、B2、及びB3に与えられる信号に加えて、バスB4に与えられるクロック信号B4-SCL及びデータ信号B4-SDAの例を示している。また、図4は、信号線L10Aに与えられる2ビットの切替信号L10A-bit0及びL10A-bit1を示している。図4に示す一例においては、期間T1において、NVR制御部16aとNVR12との通信が行われている。この期間T1においては、信号線L10Aに与えられる切替信号の第1ビットL10A-bit0及び第2ビットL10A-bit1は共に、Highに設定されている。これにより、セレクタ20Aは、バスB1を選択している。期間T1に続く期間T2においては、期間T1で行われていたNVR制御部16aとNVR12との通信が中断され、DDM制御部16bとDDM14との通信が開始される。この期間T2においては、優先順位制御部16fが信号線L10Aに与える切替信号の第1ビット及び第2ビットを共にLowに設定する。また、優先順位制御部16fがNVR制御部16aに停止信号を出力する。この切替信号に応答して、セレクタ20はバスB2に選択を切替え、バスB1上の信号を期間T2の直前の状態に維持する。これにより、期間T1において行われていたNVR制御部16aとNVR12との間の通信は、期間T2において中断される。そして、期間T2においては、DDM制御部16bとDDM14との通信がインタフェイス部18を介して行われる。図4に示す例では、期間T2の最後にDDM制御部16bとDDM14との通信が終了し、期間T2に続く期間T3において、優先順位制御部16fが、信号線L10Aに与える切替信号の第1ビット及び第2ビットを共にHighに設定し、NVR制御部16aへの停止信号を解除する。これにより、期間T3においては、セレクタ20AがバスB1を選択し、期間T2において中断されていたNVR制御部16aとNVR12との通信が再開する。図4に示す例では、期間T3に続く期間T4において、NVR制御部16aとNVR12との通信が中断され、パラレルポート制御部16eとパラレルポート40との通信が開始される。期間T4においては、優先順位制御部16fは、停止信号をNVR制御部16aに出力する。また、優先順位制御部16fは、信号線L10Aに与える信号の第1ビットをHighに設定し、第2ビットをLowに設定する。この切替信号に応答して、セレクタ20Aは、バスB4の選択に切替え、バスB1上の信号の状態を切替直前の状態に維持する。これにより、期間T3において行われていたNVR制御部16aとNVR12との間の通信は、期間T4において中断される。そして、期間T4においては、パラレルポート制御部16eとパラレルポート40との通信が行われる。図4に示す例では、期間T4の最後にパラレルポート制御部16eとパラレルポート40との通信が終了し、期間T4に続く期間T5において優先順位制御部16fが信号線L10Aに与える切替信号の第1ビット及び第2ビットを共にHighに設定する。また、優先順位制御部16fがNVR制御部16aに対する停止信号を解除する。この切替信号に応答して、セレクタ20Aは再びバスB1を選択する。これにより、期間T4において中断されていたNVR制御部16aとNVR12との通信が、期間T5において再開される。このように、セレクタ20Aを複数のI2Cバスの何れかを切替信号に応じて選択できるように構成することにより、当該複数のI2Cバスに接続される複数のデバイスの通信の競合を、優先順位に応じて解決することが可能である。以下、更に別の実施形態について説明する。図5は、更に別の実施形態に係る光トランシーバを示す図である。図5に示す光トランシーバ10Bでは、パラレルポート40がDDM14と並列にバスB2を介してセレクタ20Bに接続されている。光トランシーバ10Bの制御部16Bは、優先順位制御部16fに代えて優先順位制御部16gを含んでいる。優先順位制御部16gは、1ビットの切替信号を信号線L10Bを介してセレクタ20Bに出力する点で、優先順位制御部16fと異なっている。例えば、優先順位制御部16gは、NVR制御部16aとNVR12との通信のために、バスB1を選択させるための切替信号例えば、Lowの切替信号を、信号線L10Bに与える。この切替信号に応答して、セレクタ20Bは、バスB1を選択する。また、優先順位制御部16gは、DDM制御部16bとDDM14との通信、又は、パラレルポート制御部16eとパラレルポート40との通信が開始されるべきときに、バスB2を選択させるための切替信号例えば、Highの切替信号を信号線L10Bに与える。この切替信号に応答して、セレクタ20Bは、バスB2を選択する。また、セレクタ20Bは、バスB1の信号の状態を、バスB2の選択直前の状態に維持する。光トランシーバ10Bでは、共通のバスB2に接続されたDDM14とパラレルポート40は互いに異なる識別情報スレーブアドレスを有している。これにより、共通のバスB2に接続されたDDM14及びパラレルポート40に対する通信が可能である。また、セレクタ20BによるI2Cバスの選択が可能であるので、バスB1に接続されたNVR12は、DDM14又はパラレルポート40と同一の識別情報を有していてもよい。以上、種々の実施形態について説明したが、本発明は上述した実施形態に限定されることなく種々の変形が可能である。例えば、パラレルポートは単なる一例であり、NVR12よりも通信の優先順位が高い別のデバイスが用いられてもよい。そのような別のデバイスとしては、NVR12よりもアクセス時間、即ち、通信時間が短い不揮発性メモリが例示される。"