"強誘電体膜と、前記強誘電体膜の一方表面に接する下部電極と、前記強誘電体膜の他方表面に接する上部電極とを含み、前記上部電極および前記下部電極のうちのうちの少なくともいずれか一方が、酸化物導電体層と金属層とを交互に積層した積層電極構造を有しており、前記積層電極構造が、前記酸化物導電体層および前記金属層のうちの少なくともいずれか一方を2層以上含む、強誘電体キャパシタ。前記積層電極構造が、少なくとも2層の前記酸化物導電体層と、少なくとも1層の前記金属層とを有し、2層の前記酸化物導電体層の間に1層の前記金属層を挟み込んだサンドイッチ構造を含む、請求項1に記載の強誘電体キャパシタ。前記積層電極構造が、少なくとも1層の前記酸化物導電体層と、少なくとも2層の前記金属層とを有し、2層の前記金属層の間に1層の前記金属層を挟み込んだサンドイッチ構造を含む、請求項1または2に記載の強誘電体キャパシタ。前記積層電極構造が、前記強誘電体膜に接する前記酸化物導電体層を含む、請求項1~3のいずれか一項に記載の強誘電体キャパシタ。前記積層電極構造が、前記強誘電体膜に接する前記金属層を含む、請求項1~3のいずれか一項に記載の強誘電体キャパシタ。前記積層電極構造が、複数層の前記酸化物導電体層を含み、前記複数の酸化物導電体層は、前記強誘電体膜に近い層ほど酸素組成が大きい、請求項1~5のいずれか一項に記載の強誘電体キャパシタ。前記酸化物導電体層の厚さが、当該酸化物導電体層に接する前記金属層の厚さよりも大きい、請求項1~6のいずれか一項に記載の強誘電体キャパシタ。前記酸化物導電体層が、前記金属層の構成金属の酸化物からなる、請求項1~7のいずれか一項に記載の強誘電体キャパシタ。前記酸化物導電体層が酸化イリジウムからなり、前記金属層がイリジウムからなる、請求項1~8のいずれか一項に記載の強誘電体キャパシタ。前記上部電極の面積が1μm2以下である、請求項1~9のいずれか一項に記載の強誘電体キャパシタ。特許文献1の先行技術では、導電性水素バリア膜をIrTaからなるアモルファス膜で構成している。しかし、このようなアモルファス膜を追加で用いることによって、プロセスが複雑になる。とくに、導電性水素バリア膜、上部電極、強誘電体膜および下部電極を共通パターンにエッチングするときに、導電性水素バリア膜と強誘電体膜とのエッチング選択比を十分にとることができず、微細パターンの形成が困難になる場合がある。一方、導電性水素バリア膜を省くと、還元性雰囲気が上部電極に容易に到達する。上部電極がIrO2膜上にIr膜をスパッタ法で形成した構造を有する場合、Ir膜は、柱状結晶構造で成長している。そのため、上部電極に至った還元性雰囲気は、結晶粒界を通ってIrO2膜に至り、このIrO2膜を還元する。その結果、IrO2膜中の酸素が失われ、IrO2膜はイリジウム金属が主体の多孔質膜となってしまう。これにより、上部電極と強誘電体膜との接触面積が減少するうえ、還元性雰囲気が強誘電体膜に到達してその特性劣化を引き起こすから、強誘電体キャパシタの特性とくに容量が設計どおりにならない。このような問題は、キャパシタ面積が6μm22μm×3μm程度のときには問題視も、認識もされていなかったが、本願発明者が1μm2以下たとえば、0.85μm2のキャパシタ面積のデバイスについて研究を進める過程で見出したものである。すなわち、本願発明者は、1μm2以下の面積の強誘電体キャパシタを試作して特性を測定したところ、設計どおりの特性が得られず、その原因を追及した結果、上記のような事実を突き止めた。この発明の目的は、還元性雰囲気による特性劣化を抑制することができる構造の強誘電体キャパシタを提供することである。上記の目的を達成するための請求項1記載の発明は、強誘電体膜と、前記強誘電体膜の一方表面に接する下部電極と、前記強誘電体膜の他方表面に接する上部電極とを含み、前記上部電極および前記下部電極のうちのうちの少なくともいずれか一方が、酸化物導電体層と金属層とを交互に積層した積層電極構造を有しており、前記積層電極構造が、前記酸化物導電体層および前記金属層のうちの少なくともいずれか一方を2層以上含む、強誘電体キャパシタである。具体的には、請求項2に記載されているように、前記積層電極構造が、少なくとも2層の前記酸化物導電体層と、少なくとも1層の前記金属層とを有し、2層の前記酸化物導電体層の間に1層の前記金属層を挟み込んだサンドイッチ構造を含む構成であってもよい。たとえば、積層電極構造が、第1および第2の酸化物導電体層で1層の金属層を挟み込んだ3層構造を有しているとする。この場合、還元雰囲気は強誘電体膜から遠い方の第1の酸化物導電体層を還元して多孔質化するかもしれないが、第1の酸化物導電体層が還元性雰囲気を消費することによって、還元性雰囲気の侵入が食い止められる。多少の還元性雰囲気が第1の酸化物導電体層を突き抜けて金属層に達したとしても、この金属層は第2の酸化物導電体層への還元性雰囲気の到達を抑制する。そのため、当該第2の酸化物導電体層が還元性雰囲気によって著しく損傷を受けることはない。よって、第2の酸化物導電体層および強誘電体膜はいずれも健全な状態に保たれるから、それらの間の接触面積を十分に確保でき、かつ強誘電体膜の特性劣化を効果的に抑制して、強誘電体キャパシタの特性劣化を抑制できる。より具体的には、強誘電体膜に到達する水素量が減少するので、残留分極特性およびデータ保持特性が向上する。また、電極が、酸化物導電体の部分だけでなく金属の部分も有しているので、電極全体の抵抗率が低くなるから、これによっても、優れた特性の強誘電体キャパシタを実現できる。しかも、導電性水素バリア層のような追加の層を設ける必要がないので、プロセスが簡単になり、かつ、微細加工も容易になる。また、請求項3に記載されているように、前記積層電極構造が、少なくとも1層の前記酸化物導電体層と、少なくとも2層の前記金属層とを有し、2層の前記金属層の間に1層の前記金属層を挟み込んだサンドイッチ構造を含む構成とすることもできる。たとえば、積層電極構造が、第1および第2の金属層で1層の酸化物導電体層を挟み込んだ3層構造を有しているとする。強誘電体膜から遠い側の第1の金属層を構成する金属結晶の粒界を通って還元性雰囲気が酸化物導電体層に達するかもしれないが、その量は第1の金属層によって抑制される。したがって、酸化物導電体層が部分的に還元されるとしても、電極の健全性は失われない。酸化物導電体層の部分的に還元された部分にボイドが形成されると、そのボイドを通った還元雰囲気が、強誘電体膜に接する第2の金属膜に達するかもしれない。しかし、さらに第2の金属膜の金属結晶の粒界を通って強誘電体膜に到達し得る還元性雰囲気の量は無視し得る程度であり、強誘電体膜に著しい特性劣化が生じることはない。また、強誘電体膜には金属層が接しているので、それらの間の接触面積は、還元性雰囲気の影響を受けない。これにより、電極と強誘電体膜との間の接触面積を十分に確保でき、かつ強誘電体膜の特性劣化を抑制できるので、強誘電体キャパシタの特性劣化を抑制できる。より具体的には、強誘電体膜に到達する水素量が減少するので、残留分極特性およびデータ保持特性が向上する。また、電極が、酸化物導電体の部分だけでなく金属の部分も有しているので、電極全体の抵抗率が低く、これによっても、優れた特性の強誘電体キャパシタを実現できる。しかも、導電性水素バリア層のような追加の層を設ける必要がないので、プロセスが簡単になり、かつ、微細加工も容易になる。前記酸化物導電体層を構成すべき酸化物導電体としては、高融点貴金属酸化物を挙げることができ、より詳しくは、IrO2、SrRuO3、RuO2を例示できる。前記金属層を構成すべき金属としては、高融点貴金属を挙げることができ、より詳しくは、Irイリジウム、Pt白金、Ruルテニウムを例示できる。前記強誘電体膜を構成すべき強誘電体は、電界を加えた時に生じた分極状態が電界を取り除いた後も保持され、かつ外部からの電界の方向により分極の向きが変わる材料である。特に、残留分極が大きく、かつ抗電界が小さい角形比に優れたヒステリシスを有する材料が好ましい。強誘電体材料は、一般的には金属酸化物からなる。具体的には、たとえば、ジルコン酸チタン酸鉛PZT膜、ランタンドープジルコン酸チタン酸鉛PLZT膜、チタン酸ストロンチウムバリウムBST膜、タンタル酸ストロンチウムビスマスSBT膜、チタン酸ビスマスランタンBLT:Bi,La4Ti3O12膜、ニオブ酸ストロンチウムバリウムSBN膜、ニオブ酸リチウムLiNbO3膜、チタン酸バリウムTiBaO3膜、ランタンストロンチウムカッパーオキサイドLSCO膜、リン酸二水素カリウムKDP膜、ニオブ酸タンタルカリウムKTN膜、マグネシウムニオブ酸チタン酸鉛PMN-PT系セラミクス膜、亜鉛ニオブ酸チタン酸鉛PZN-PT系セラミクス膜などが採用可能である。これらのうちの一種または二種以上で強誘電体膜を構成することができる。請求項4記載の発明は、前記積層電極構造が、前記強誘電体膜に接する前記酸化物導電体層を含む、請求項1~3のいずれか一項に記載の強誘電体キャパシタである。この構成によれば、酸化物導電体からなる酸化物導電体層が強誘電体膜に接しているので、還元雰囲気が強誘電体膜に到達することを効果的に抑制して、強誘電体膜の特性劣化を抑制できる。請求項5記載の発明は、前記積層電極構造が、前記強誘電体膜に接する前記金属層を含む、請求項1~3のいずれか一項に記載の強誘電体キャパシタである。この構成によれば、金属層からなる金属層が強誘電体膜に接しているので、還元性雰囲気の影響による電極-強誘電体膜間の接触面積の減少が生じないうえ、それの間の接触抵抗も低いから、強誘電体キャパシタの特性を向上できる。請求項6記載の発明は、前記積層電極構造が、複数層の前記酸化物導電体層を含み、前記複数の酸化物導電体層は、前記強誘電体膜に近い層ほど酸素組成が大きい、請求項1~5のいずれか一項に記載の強誘電体キャパシタである。この構成によれば、強誘電体膜に近い層ほど酸素組成が大きいので、還元性雰囲気は酸化物導電体層によって消費されつくされやすくなり、強誘電体膜に到達しにくくなる。これにより、強誘電体膜の特性劣化をより確実に抑制できる。請求項7記載の発明は、前記酸化物導電体層の厚さが、当該酸化物導電体層に接する前記金属層の厚さよりも大きい、請求項1~6のいずれか一項に記載の強誘電体キャパシタである。この構成によれば、酸化物導電体層を比較的厚くすることによって、還元性雰囲気を酸化物導電体層で吸収しやすくして、強誘電体膜への還元性雰囲気の到達を抑制できる。請求項8記載の発明は、前記酸化物導電体層が、前記金属層の構成金属の酸化物からなる、請求項1~7のいずれか一項に記載の強誘電体キャパシタである。この構成によれば、たとえば、同一ターゲットを用いた同一チャンバ内でのスパッタリングによって、酸化物導電体層および金属層を形成できる。すなわち、酸化物導電体層を形成するときと金属層を形成するときとで、雰囲気を変えるだけでよいので、チャンバ間での移動等が不要である。これにより、優れた生産性を実現できる。請求項9に記載されているように、前記酸化物導電体層が酸化イリジウムからなり、前記金属層がイリジウムからなっていてもよい。また、請求項10に記載されているように、前記上部電極の面積が1μm2以下であってもよい。このような微細な強誘電体キャパシタの場合であっても、この発明によって、還元性雰囲気に起因する強誘電体キャパシタの特性劣化を効果的に回避できる。以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。図1は、この発明の一実施形態に係る強誘電体キャパシタを備えた強誘電体メモリ装置の構成を示す断面図である。この強誘電体メモリ装置は、半導体基板10と、半導体基板10上に形成された多層配線構造11とを含み、多層配線構造11中に強誘電体キャパシタ積層構造8が形成されている。半導体基板10上には、MOS型電界効果トランジスタからなるメモリセルトランジスタが形成されている。この実施形態では、半導体基板10はp型半導体で形成されており、その表層部には、素子分離領域14によって電気的に素子分離された活性領域が形成されている。活性領域内には、n拡散領域で形成されたソース領域またはドレイン領域S/D領域12とS/D領域13とが配置されている。S/D領域12,13において、それらが互いに対向する側の縁部領域には、n-高抵抗領域16が配置されている。n-高抵抗領域16は、S/D領域12,13の近傍のリーク電流の低減と、耐圧の保持とに寄与している。S/D領域12,13間の半導体基板10上にはゲート絶縁膜18が配置され、ゲート絶縁膜18上にはゲート電極20が配置されている。さらに、ゲート電極20上にはキャップ絶縁膜22が配置され、さらにゲート絶縁膜18、ゲート電極20およびキャップ絶縁膜22の側壁部には、側壁絶縁膜19が配置されている。S/D領域13上には、多層配線構造11内に設けられたプラグ電極25が配置され、S/D領域13に接合されている。プラグ電極25は、第1メタルレイヤに形成された電極28およびその上に接合されたヴィア電極29を介して、第2メタルレイヤに形成された電極30に接続されている。電極30は、ビット線BLに接続されている。もう一つのS/D領域12上には、多層配線構造11内に設けられたプラグ電極24が配置され、その下端がS/D領域12に接合されている。プラグ電極24の上端は、多層配線構造11内に形成された強誘電体キャパシタ積層構造8に接続されている。強誘電体キャパシタ積層構造8上には、多層配線構造11内に形成されたヴィア電極26が配置されており、その下端が、強誘電体キャパシタ積層構造8に接続されている。ヴィア電極26の上端は、第1メタルレイヤに形成された電極27に接続されている。電極27は、強誘電体メモリのプレート線PLに接続されている。多層配線構造11は、層間絶縁膜41,42,43,44,45,46によってレイヤ間を絶縁した立体配線構造であり、前述の各電極は、層間絶縁膜41~43によって分離されている。第2メタルレイヤに形成された電極30上には層間絶縁膜44が配置されている。層間絶縁膜44上には、第3メタルレイヤの電極32が形成されており、電極32は層間絶縁膜45によって覆われている。層間絶縁膜45上には、第4メタルレイヤの電極34が形成されており、電極34は、層間絶縁膜46によって覆われている。なお、本実施形態では、第1~第4メタルレイヤを有する多層配線構造11を示すが、これに限るものではなく、たとえば、2層、3層、5層または6層以上のメタルレイヤを有していてもよい。メタルレイヤの層数は、たとえば配線規模によって適切に定めればよい。異なるメタルレイヤに形成された電極間の接続は、所定のコンタクト部分において、たとえば、ダマシン構造によって形成されたヴィア電極を介して達成される。図1には、S/D領域13を共通領域とするMOSFETからなる2個のメモリセルトランジスタが活性領域内に配置されている。S/D領域13はビット線BLに接続された電極30に接続されている。一対のS/D領域12は、強誘電体キャパシタ積層構造8によって形成される一対の強誘電体キャパシタを介して、プレート線PLに接続された一対の電極27にそれぞれ接続されている。したがって、ビット線BLに接続された電極30を共通配線とする1トランジスタ-1キャパシタ構造の強誘電体メモリセルが2個形成されている。図2は、強誘電体キャパシタ積層構造8の構成例を示す断面図である。強誘電体キャパシタ積層構造8は、プラグ電極24に接続された導電性バリア膜1と、その上に積層された下部電極2と、その上に積層された強誘電体膜3と、その上に積層された上部電極4とを含み、上部電極4がヴィア電極26に接続されている。下部電極2は、導電性バリア膜1を介してプラグ電極24に電気的に接続されている。強誘電体膜3は、その一方表面に接する下部電極2と、その他方表面に接する上部電極4とに挟み込まれている。さらに、上部電極4上、ならびに上部電極4、強誘電体膜3、下部電極2および導電性バリア膜1の側壁上に渡って連続するように、絶縁性水素バリア膜6が形成されている。導電性バリア膜1は、IrxTa1-x0<x<1で形成可能であり、特に、アモルファス金属で形成されることが好ましい。IrxTa1-x0<x<1中のイリジウムの組成比xは、たとえば、約0.3程度以上約0.5程度以下である。下部電極2は、後述するように、金属層と酸化物導電体層とを積層した積層電極構造を有している。金属層に適用可能な金属材料としては、高融点貴金属、とくに、イリジウムIr、白金Pt、およびルテニウムRuを例示できる。酸化物導電体層に適用可能な酸化物導電材料としては、高融点貴金属酸化物、特に、酸化イリジウムIrO2、ルテニウム酸ストロンチウムSrRuO3、酸化ルテニウムRuO2などが採用可能である。製造工程を簡略化する観点からは、酸化物導電体層は、金属層を構成する金属材料の酸化物からなることが好ましい。導電性バリア膜1はプラグ電極24の酸化を防止しつつ、プラグ電極24と下部電極2との導通を確保する。強誘電体膜3は、電界を加えた時に生じた分極状態が電界を取り除いたあとも保持され、かつ外部からの電界の方向により分極の向きが変わる材料であり、特に、残留分極が大きく、かつ抗電界が小さい角形比に優れたヒステリシスを有する材料が採用可能である。具体的には、たとえば、ジルコン酸チタン酸鉛PZT膜、ランタンドープジルコン酸チタン酸鉛PLZT膜、チタン酸ストロンチウムバリウムBST膜、タンタル酸ストロンチウムビスマスSBT膜、チタン酸ビスマスランタンBLT:Bi,La4Ti3O12膜、ニオブ酸ストロンチウムバリウムSBN膜、ニオブ酸リチウムLiNbO3膜、チタン酸バリウムTiBaO3膜、ランタンストロンチウムカッパーオキサイドLSCO膜、リン酸二水素カリウムKDP膜、ニオブ酸タンタルカリウムKTN膜、マグネシウムニオブ酸チタン酸鉛PMN-PT系セラミクス膜、亜鉛ニオブ酸チタン酸鉛PZN-PT系セラミクス膜などが採用可能である。上部電極4は、後述するように、金属層と酸化物導電体層とを積層した積層電極構造を有している。金属層に適用可能な金属材料としては、高融点貴金属、とくに、イリジウムIr、白金Pt、およびルテニウムRuを例示できる。酸化物導電体層に適用可能な酸化物導電材料としては、高融点貴金属酸化物、特に、酸化イリジウムIrO2、ルテニウム酸ストロンチウムSrRuO3、酸化ルテニウムRuO2などが採用可能である。製造工程を簡略化する観点からは、酸化物導電体層は、金属層を構成する金属材料の酸化物からなることが好ましい。絶縁性水素バリア膜6としては、アルミナAl2O3膜、窒化膜Si3N4またはこれらの多層膜などが採用可能である。絶縁性水素バリア膜6は、上部電極4と下部電極2との絶縁を保ちつつ、配線工程、ヴィア電極26その他のヴィア電極の形成工程時に発生する水素または水素ラジカルから強誘電体膜3を保護する。半導体基板10には、たとえばシリコンSi、ガリウム砒素GaAs、ガリウムリンGaP、ガリウムナイトライドGaN、シリコンカーバイドSiCなどが採用可能である。なお、半導体基板10の代わりにサファイア基板、石英基板、シリコンオンインスレータSOI:SiliconOnInsulator基板などを適用することもできる。図3A-3Gは、上部電極4の構成例を示す図解的な断面図である。図3Aに示す第1例の上部電極4は、強誘電体膜3の上面に接する第1酸化イリジウム層酸化物導電体層の一例51たとえば、膜厚50nmと、第1酸化イリジウム層51上に積層された第1イリジウム層金属層の一例61たとえば、膜厚25nmと、第1イリジウム層61上に積層された第2酸化イリジウム層52たとえば、膜厚50nmと、第2酸化イリジウム層52上に積層された第2イリジウム層62たとえば、膜厚25nmとを有している。すなわち、酸化イリジウム層とイリジウム層とを交互に2周期繰り返して積層することによって上部電極4が形成されている。図3Bに示す第2例の上部電極4は、強誘電体膜3の上面に接する第1酸化イリジウム層51たとえば、膜厚50nmと、第1酸化イリジウム層51上に積層された第1イリジウム層61たとえば、膜厚25nmと、第1イリジウム層61上に積層された第2酸化イリジウム層52たとえば、膜厚50nmと、第2酸化イリジウム層52上に積層された第2イリジウム層62たとえば、膜厚25nmと、第2イリジウム層62上に積層された第3酸化イリジウム層53たとえば、膜厚50nmと、第3酸化イリジウム層53上に積層された第3イリジウム層63たとえば、膜厚25nmとを有している。すなわち、酸化イリジウム層とイリジウム層とを交互に3周期繰り返して積層することによって上部電極4が形成されている。同様に、4周期以上の繰り返し数で酸化イリジウム層とイリジウム層とを積層して上部電極4を形成することもできる。また、繰り返し周期の最後のイリジウム層上にさらに酸化イリジウム層を追加して積層してもよい。図3Cに示す第3例の上部電極4は、強誘電体膜3の上面に接する第1イリジウム層61たとえば、膜厚25nmと、第1イリジウム層61上に積層された第1酸化イリジウム層51たとえば、膜厚50nmと、第1酸化イリジウム層51上に積層された第2イリジウム層62たとえば、膜厚25nmと、第2イリジウム層62上に積層された第2酸化イリジウム層52たとえば、膜厚50nmとを有している。すなわち、イリジウム層と酸化イリジウム層とを交互に2周期繰り返して積層することによって上部電極4が形成されている。図3Dに示す第4例の上部電極4は、強誘電体膜3の上面に接する第1イリジウム層61たとえば、膜厚25nmと、第1イリジウム層61上に積層された第1酸化イリジウム層51たとえば、膜厚50nmと、第1酸化イリジウム層51上に積層された第2イリジウム層62たとえば、膜厚25nmと、第2イリジウム層62上に積層された第2酸化イリジウム層52たとえば、膜厚50nmと、第2酸化イリジウム層52上に積層された第3イリジウム層63たとえば、膜厚25nmと、第3イリジウム層63上に積層された第3酸化イリジウム層53たとえば、膜厚50nmとを有している。すなわち、イリジウム層と酸化イリジウム層とを交互に3周期繰り返して積層することによって上部電極4が形成されている。同様に、4周期以上の繰り返し数でイリジウム層と酸化イリジウム層とを積層して上部電極4を形成することもできる。また、繰り返し周期の最後の酸化イリジウム層上にさらにイリジウム層を追加して積層してもよい。図3Eに示す第5例の上部電極4は、強誘電体膜3の上面に接する第1酸化イリジウム層51たとえば、膜厚50nmと、第1酸化イリジウム層51上に積層されたイリジウム層61たとえば、膜厚25nmと、イリジウム層61上に積層された第2酸化イリジウム層52たとえば、膜厚50nmとを有している。すなわち、上部電極4は、2層の酸化イリジウム層51,52の間にイリジウム層61を挟み込んだサンドイッチ構造を有している。このサンドイッチ構造は、図3A-3Dに示す第1~第4例に係る上部電極4にも含まれている。すなわち、図3Eに示すサンドイッチ構造は、上部電極4の一つの最小単位である。図3Fに示す第6例の上部電極4は、強誘電体膜3の上面に接する第1イリジウム層61たとえば、膜厚25nmと、第1イリジウム層61上に積層された酸化イリジウム層51たとえば、膜厚50nmと、酸化イリジウム層51上に積層された第2イリジウム層62たとえば、膜厚25nmとを有している。すなわち、上部電極4は、2層のイリジウム層61,62の間に酸化イリジウム層51を挟み込んだサンドイッチ構造を有している。このサンドイッチ構造は、図3A-3Dに示す第1~第4例に係る上部電極4にも含まれている。すなわち、図3Fに示すサンドイッチ構造は、上部電極4の別の最小単位である。図3Gに示す第7例の上部電極4は、強誘電体膜3の上面に接する酸化イリジウム層51と、酸化イリジウム層51上に積層されたイリジウム層61とを有している。この二層構造は、第1~第6例に係る上部電極4の最小単位を構成している。図4A-4Gは、下部電極2の構成例を示す図解的な断面図である。図4Aに示す第1例の下部電極2は、強誘電体膜3の下面に接する第1酸化イリジウム層71たとえば、膜厚50nmと、第1酸化イリジウム層71の下面側に積層された第1イリジウム層81たとえば、膜厚25nmと、第1イリジウム層61下面側に積層された第2酸化イリジウム層72たとえば、膜厚50nmと、第2酸化イリジウム層72の下面側に積層された第2イリジウム層82たとえば、膜厚25nmとを有している。すなわち、強誘電体膜3の下面側に酸化イリジウム層とイリジウム層とを交互に2周期繰り返して積層することによって下部電極2が形成されている。図4Bに示す第2例の下部電極2は、強誘電体膜3の下面に接する第1酸化イリジウム層71たとえば、膜厚50nmと、第1酸化イリジウム層71の下面側に積層された第1イリジウム層81たとえば、膜厚25nmと、第1イリジウム層81の下面側に積層された第2酸化イリジウム層72たとえば、膜厚50nmと、第2酸化イリジウム層72の下面側に積層された第2イリジウム層82たとえば、膜厚25nmと、第2イリジウム層82の下面側に積層された第3酸化イリジウム層73たとえば、膜厚50nmと、第3酸化イリジウム層73の下面側に積層された第3イリジウム層83たとえば、膜厚25nmとを有している。すなわち、強誘電体膜3の下面側に酸化イリジウム層とイリジウム層とを交互に3周期繰り返して積層することによって下部電極2が形成されている。同様に、4周期以上の繰り返し数で酸化イリジウム層とイリジウム層とを強誘電体膜3の下面側に積層して下部電極2を形成することもできる。また、繰り返し周期の最後のイリジウム層の下面側にさらに酸化イリジウム層を追加して積層してもよい。図4Cに示す第3例の下部電極2は、強誘電体膜3の下面に接する第1イリジウム層81たとえば、膜厚25nmと、第1イリジウム層81の下面側に積層された第1酸化イリジウム層71たとえば、膜厚50nmと、第1酸化イリジウム層71の下面側に積層された第2イリジウム層82たとえば、膜厚25nmと、第2イリジウム層82の下面側に積層された第2酸化イリジウム層72たとえば、膜厚50nmとを有している。すなわち、イリジウム層と酸化イリジウム層とを交互に2周期繰り返して強誘電体膜3の下面側に積層することによって下部電極2が形成されている。図4Dに示す第4例の下部電極2は、強誘電体膜3の下面に接する第1イリジウム層81たとえば、膜厚25nmと、第1イリジウム層81の下面側に積層された第1酸化イリジウム層71たとえば、膜厚50nmと、第1酸化イリジウム層71の下面側に積層された第2イリジウム層82たとえば、膜厚25nmと、第2イリジウム層82の下面側に積層された第2酸化イリジウム層72たとえば、膜厚50nmと、第2酸化イリジウム層72の下面側に積層された第3イリジウム層83たとえば、膜厚25nmと、第3イリジウム層83の下面側に積層された第3酸化イリジウム層73たとえば、膜厚50nmとを有している。すなわち、イリジウム層と酸化イリジウム層とを交互に3周期繰り返して強誘電体膜3の下面側に積層することによって下部電極2が形成されている。同様に、4周期以上の繰り返し数でイリジウム層と酸化イリジウム層とを積層して下部電極2を形成することもできる。また、繰り返し周期の最後の酸化イリジウム層の下面側にさらにイリジウム層を追加して積層してもよい。図4Eに示す第5例の下部電極2は、強誘電体膜3の下面に接する第1酸化イリジウム層71たとえば、膜厚50nmと、第1酸化イリジウム層71の下面側に積層されたイリジウム層81たとえば、膜厚25nmと、イリジウム層81の下面側に積層された第2酸化イリジウム層72たとえば、膜厚50nmとを有している。すなわち、下部電極2は、2層の酸化イリジウム層71,72の間にイリジウム層81を挟み込んだサンドイッチ構造を有している。このサンドイッチ構造は、図4A-4Dに示す第1~第4例に係る下部電極2にも含まれている。すなわち、図4Eに示すサンドイッチ構造は、第1~第4例に係る下部電極2の一つの最小単位である。図4Fに示す第6例の下部電極2は、強誘電体膜3の下面に接する第1イリジウム層81たとえば、膜厚25nmと、第1イリジウム層81の下面側に積層された酸化イリジウム層71たとえば、膜厚50nmと、酸化イリジウム層71の下面側に積層された第2イリジウム層82たとえば、膜厚25nmとを有している。すなわち、下部電極2は、2層のイリジウム層81,82の間に酸化イリジウム層71を挟み込んだサンドイッチ構造を有している。このサンドイッチ構造は、図4A-4Dに示す第1~第4例に係る下部電極2にも含まれている。すなわち、図4Fに示すサンドイッチ構造は、第1~第4例に係る下部電極2の別の最小単位である。図4Gに示す第7例の下部電極2は、強誘電体膜3の下面に接する酸化イリジウム層71たとえば、膜厚50nmと、酸化イリジウム層71の下面側に積層されたイリジウム層81たとえば、膜厚25nmとを有している。この二層構造は、第1~第6例に係る下部電極2の最小単位を構成している。図5は、第1~第7例の上部電極4と、第1~第7例の下部電極2との組み合わせの可否を示す表である。各行の上部電極4の構成と各列の下部電極2の構成との組み合わせが可能な場合、それらが交差する格子に記号○が記入されており、その組み合わせが許容されない場合には、それらが交差する格子に記号×が記入されている。すなわち、第7例の上部電極4と第7例の下部電極2以外の任意の構成例間の組み合わせが可能である。図6は、前記強誘電体メモリ装置のメモリマトリックス構成を示す電気回路図である。図1には、一本のビット線BLに沿って配置される2個の強誘電体メモリセル200の素子断面構造が示されている。強誘電体メモリ装置は、列方向に配列された複数のビット線BL1、BL2、...と、このビット線BL1、BL2、...と直交する行方向に配列された複数のワード線WL1、WL2、...とを有する。ビット線BL1、BL2、...のいずれかとワード線WL1、WL2、...のいずれかとによってそれぞれ制御される強誘電体メモリセル200が、列方向と行方向とにマトリックス状に配置されている。強誘電体メモリセル200は、直列に接続されたメモリセルトランジスタMOSFET201QMと強誘電体キャパシタ202を備える。強誘電体メモリセル200の書き込みや読み出しは、メモリセルトランジスタ201によって制御される。メモリセルトランジスタ201のゲート電極およびドレイン電極はそれぞれワード線WL1、WL2、...およびビット線BL1、BL2、...に接続され、ソース電極は強誘電体キャパシタ202の一方の電極に接続されている。強誘電体キャパシタ202の他方の電極はプレート線PL1、PL2、...に接続されている。前述のとおり、強誘電体キャパシタ202の上部電極4が、プレート線PLに接続されている。強誘電体メモリセル200では、強誘電体膜3の分極現象を利用してデータの記憶保持が行われる。つまり、外部電界を取り去っても強誘電体膜3の分極状態は保持されるため、電源の供給が停止しても各強誘電体メモリセル200に記憶されたデータが消失することがない。そのため、強誘電体メモリセル200は、不揮発性メモリとして動作する。なお、上記の説明では強誘電体メモリセル200が1つのメモリセルトランジスタ201と1つの強誘電体キャパシタ202とで構成される1トランジスタ-1キャパシタ方式の構成例を示したが、これ以外の構成であってもよい。たとえば、強誘電体メモリセルが2つのメモリセルトランジスタQMと2つの強誘電体キャパシタCFとで構成される2トランジスタ-2キャパシタ方式の構成を有していてもよい。また、メモリセルトランジスタQMのゲートキャパシタとして強誘電体キャパシタCFを有する1トランジスタ方式の構成例を採用してもよい。次に、前記強誘電体メモリ装置の製造方法を図7~図11を用いて以下に詳細に説明する。まず、図7に示すように、半導体基板10上にメモリセルトランジスタとなるMOSFETが形成された後、たとえば、CVD絶縁膜、TEOS膜などからなる層間絶縁膜41を堆積する。その後、S/D領域12の直上において層間絶縁膜41を貫通するコンタクトホールを形成し、このコンタクトホールに導電体を埋め込んでプラグ電極24を形成する。プラグ電極24の材料としては、微細開口への埋め込み性が良好な金属材料、たとえばWタングステンなどが適用される。プラグ電極24をWプラグWplugで形成する場合には、層間絶縁膜41に対して高アスペクト比のコンタクトホールを形成後、このコンタクトホールにW電極が埋め込まれる。W電極の埋め込みは、原料ガスのWF6を用い、この原料ガスをH2、SiH4などで還元することによって行える。H2還元の場合の反応は、WF63H2→W6HFで表される。また、SiH4還元の場合の反応は、2WF63SiH4→2W3SiF46H2で表される。したがって、強誘電体キャパシタ積層構造8の形成後に別のWプラグの形成を行う場合には、強誘電体キャパシタ積層構造8に水素バリア性能が備えられていないと、強誘電体膜3も還元される。MOSFETの形成工程については、通常のシリコン微細化プロセスを適用可能である。たとえば素子分離領域14は、シャロートレンチアイソレーションSTI:ShallowTrenchIsolation技術によって形成される。ゲート絶縁膜18は、熱酸化工程によって形成される。S/D領域12、S/D領域13、および高抵抗領域16は、砒素もしくはリンのイオン注入技術または拡散工程によって形成される。ゲート電極20は、たとえば、ポリシリコン形成技術によって形成される。S/D領域12、S/D領域13、およびゲート電極20に対する電極形成工程においては、微細化コンタクトを形成するためのW、モリブデンMo、コバルトCoなどのシリサイド技術を適用することも可能である。側壁絶縁膜19およびキャップ絶縁膜22の形成には、CVD酸化膜、CVD窒化膜などの堆積技術を適用できる。次に、図8に示すように、層間絶縁膜41およびプラグ電極24の表面上の全面に、導電性バリア膜1を形成する。導電性バリア膜1は、たとえば、IrxTa1-xからなっていてもよい。特に、アモルファス金属で導電性バリア膜1を形成することが好ましい。IrxTa1-x中のイリジウムの組成比xは、たとえば、約0.3程度以上約0.5程度以下である。アモルファス金属で形成されるIrxTa1-x膜は、水素バリア性能を有するため、この後にプラグ電極やヴィア電極をW電極で形成するときに、水素バリア膜として機能させることができる。その結果、強誘電体膜3の保護膜となり得る。また、アモルファス金属で形成されるIrxTa1-x0<x<1膜は酸素バリア性能も有するため、W電極が酸化されることを防止できる。次に、図8に示すように、導電性バリア膜1上の全面に、下部電極2を形成する。下部電極2は、たとえば、スパッタ法により形成できる。前述のとおり、下部電極2は、イリジウムIr層および酸化イリジウム層IrO2の積層膜で構成されている。このような下部電極2は、イリジウムターゲットを用いたスパッタ法によって、チャンバ内の雰囲気を無酸素雰囲気たとえばアルゴン等の不活性ガス雰囲気と、酸素雰囲気たとえばアルゴン等の不活性ガスおよび酸素の混合雰囲気とで切り換えることによって、同一チャンバ内で連続的に形成することができる。下部電極2の形成は、その他、CVD法、あるいはゾルゲル法等のMOD法で行うこともできる。次に、図8に示すように、下部電極2上の全面に、強誘電体膜3を形成する。たとえば、PZT、PLZT膜、BST膜、SBT膜、BLT膜、SBN膜、LiNbO3膜、TiBaO3膜、LSCO膜、KDP膜、KTN膜、PMN-PT系セラミクス膜、PZN-PT系セラミクス膜などを、スパッタ法、MOCVD法、ゾルゲル法などによって形成する。具体的には、たとえばMOCVD法等を用いて、PLZT膜を約数10~約100nm程度の膜厚で形成する。次に、図8に示すように、強誘電体膜3上の全面に、上部電極4を形成する。上部電極4は、たとえば、スパッタ法により形成できる。前述のとおり、上部電極4は、イリジウムIr層および酸化イリジウム層IrO2の積層膜で構成されている。このような上部電極4は、イリジウムターゲットを用いたスパッタ法によって、チャンバ内の雰囲気を無酸素雰囲気たとえばアルゴン等の不活性ガス雰囲気と、酸素雰囲気たとえばアルゴン等の不活性ガスおよび酸素の混合雰囲気とで切り換えることによって、同一チャンバ内で連続的に形成することができる。上部電極4の形成は、その他、CVD法、あるいはゾルゲル法等のMOD法で行うこともできる。次に、図9に示すように、上部電極4上にフォトレジスト膜を塗布後、フォトリソグラフィ技術により、強誘電体キャパシタの形成領域を画定し、上部電極4、強誘電体膜3、下部電極2、および導電性バリア膜1をドライエッチングにより選択的にエッチングする。各層のドライエッチングは、エッチングのガス系を切り替えて実施することが好ましい。エッチングガス系としては、たとえば塩素系或いは臭素系などのハロゲン系ガスやアルゴンAr系のガスを用いることができる。具体的には、PLZTに対しては、たとえば、C4F8ガス、CF4ガス、Arガスを適用することができる。イリジウムに対しては、たとえば、Cl2ガス、Arガス、酸化イリジウムに対しては、たとえば、Cl2ガス、Arガスを適用することができる。次に、図10に示すように、デバイス表面の全面に絶縁性水素バリア膜6を形成した後、フォトリソグラフィとエッチング技術とにより、上部電極4上、ならびに導電性バリア膜1、下部電極2、強誘電体膜3および上部電極4の側壁上、ならびに層間絶縁膜41上の一部に絶縁性水素バリア膜6を形成する。絶縁性水素バリア膜6としては、Al2O3膜、Si3N4膜またはこれらの多層膜などをCVDまたはスパッタ法により、厚さ約数10nm~約数100nm程度に形成する。次に、図10に示すように、デバイス表面の全面に層間絶縁膜42を形成する。層間絶縁膜42としては、酸化膜、窒化膜などをCVDにより形成する。たとえば、層間絶縁膜をプラズマCVDによるSiO2で形成するときには、チャンバ内にSiH4がシリコンの原料ガスとして導入され、それが電離されることにより、チャンバ内には大量の水素プラズマが存在することになり、ここでも強誘電体キャパシタ積層構造8は還元雰囲気に晒される。その後の別の層間絶縁膜の形成工程においても同様である。層間絶縁膜42の形成後には、化学的機械的研磨CMP:ChemicalMechanicalPolishing技術により平坦化する工程を適用してもよい。次に、図11に示すように、層間絶縁膜42の形成後、ヴィア電極26を形成する。具体的には、層間絶縁膜42および絶縁性水素バリア膜6を貫通して上部電極4に至るコンタクトホールが形成され、このコンタクトホール内にヴィア電極26となる導電材料が埋め込まれる。コンタクトホールのアスペクト比が高い場合には、導電材料として、埋め込み性の良好な金属材料、たとえばWやCuが適用される。ヴィア電極26をWプラグWplugで形成する工程については、プラグ電極24の形成と同様であるので、説明は省略する。ただし、Wプラグの埋め込みに先立って、上部電極4の表面およびコンタクトホールの側壁には、下層側から順にTi膜およびTiN膜を積層したバリア層が形成される。そして、このバリア層に接するようにWプラグがコンタクトホール内に埋め尽くされる。バリア層の酸化を防ぐためには、上部電極4の最上層は、金属層たとえばイリジウム層とすることが好ましい。上部電極4の最上層が酸化物導電体層であると、バリア層が酸化されて、コンタクト抵抗が高くなるおそれがあるからである。図1に示す構成において、MOSFET領域および各層間絶縁膜41~46を介する各金属レイヤの電極27,28,34の形成は、微細化シリコンプロセスと同様であるため、製造方法の説明は省略する。図12は、図3Aに示す第1例の上部電極4による還元雰囲気ブロック作用を説明するための図解的な断面図である。強誘電体膜3の上面には第1酸化イリジウム層51が接している。したがって、第1酸化イリジウム層51が健全な状態に保たれれば、強誘電体膜3と第1酸化イリジウム層51との接触面積を設計値どおりに保つことができ、かつ、強誘電体膜3の特性劣化を抑制できる。スパッタ法によって第1および第2イリジウム層61,62を形成すると、金属結晶91が柱状に成長するので、金属結晶粒界92が生じる。W電極の形成時および層間絶縁膜の形成時に、水素H2および水素プラズマHを大量に含む還元性雰囲気中にさらされるとき、それらの還元性雰囲気が上部電極4に到達し得る。この還元性雰囲気は、第2イリジウム層62の結晶粒界92を伝って第2酸化イリジウム層52に到達し、この第2酸化イリジウム層52中の酸素を奪う。これにより、酸化イリジウムがイリジウムに還元され、第2酸化イリジウム層52にボイドが形成される。こうして、第2酸化イリジウム層52には、前記ボイドを含む多孔質イリジウム領域93が形成される。このような状態でも、第1および第2イリジウム層61,62間の電気的接続には、全く問題はない。第2イリジウム層62の結晶粒界92を伝って進入した還元性雰囲気は第2酸化イリジウム層52によってほとんど消費され、わずかに還元性雰囲気が残ったとしても、第1イリジウム層61の結晶粒界92を伝って第1酸化イリジウム層51に到達する還元性雰囲気はごく僅かである。そのため、第1酸化イリジウム層51は、健全な状態に保持される。その結果、第1酸化イリジウム層52と強誘電体膜3との接触面積を設計値どおりとすることができ、還元性雰囲気による強誘電体膜3の特性劣化を回避できるから、強誘電体キャパシタ積層構造8は、設計どおりの特性とくに容量特性を有することができる。また、上部電極4が、酸化物導電体の部分だけでなく金属の部分も有しているので、上部電極4全体の抵抗率が低く、これによっても、優れた特性の強誘電体キャパシタを実現できる。図3Eに示した上部電極4について同様の考察を行うと、還元雰囲気は第2酸化イリジウム層52を還元して多孔質化するかもしれないが、その第2酸化イリジウム層52が多孔質化されることによって、還元性雰囲気の侵入が食い止められる。多少の還元性雰囲気が第2酸化イリジウム層52を突き抜けてイリジウム層61に達したとしても、このイリジウム層61は第1酸化イリジウム層51への還元性雰囲気の到達を抑制する。そのため、第1酸化イリジウム層51が還元性雰囲気によって著しく損傷を受けることはない。よって、第1酸化イリジウム層51および強誘電体膜3はいずれも健全な状態に保たれるから、それらの間の接触面積を十分に確保でき、かつ強誘電体膜3の特性劣化を効果的に抑制して、強誘電体キャパシタ積層構造8の特性劣化を抑制できる。また、上部電極4が、酸化物導電体の部分だけでなく金属の部分も有しているので、上部電極4全体の抵抗率が低く、これによっても、優れた特性の強誘電体キャパシタを実現できる。また、図3Fに示した上部電極4について同様の考察を行うと、第2イリジウム層62を構成する金属結晶の粒界を通って還元性雰囲気が酸化イリジウム層51に達するかもしれないが、その量は第2イリジウム層62によって抑制される。したがって、酸化イリジウム層51が部分的に還元されるとしても、電極の健全性は失われない。酸化イリジウム層51の部分的に還元された部分にボイドが形成されると、そのボイドを通った還元雰囲気が強誘電体膜3に接する第1イリジウム層61に達するかもしれない。しかし、さらに第1イリジウム層61の金属結晶の粒界を通って強誘電体膜3に到達し得る還元性雰囲気の量は無視し得る程度であり、強誘電体膜3の特性劣化が生じることはない。また、強誘電体膜3には第1イリジウム層61が接しているので、それらの間の接触面積は、還元性雰囲気の影響を受けない。これにより、上部電極4と強誘電体膜3との間の接触面積を十分に確保でき、かつ強誘電体膜3の特性劣化を抑制できるので、強誘電体キャパシタの特性劣化を抑制できる。また、上部電極4が、酸化物導電体の部分だけでなく金属の部分も有しているので、上部電極4全体の抵抗率が低く、これによっても、優れた特性の強誘電体キャパシタを実現できる。同様の考察により、図3A-3Fに示したいずれの構成においても、上部電極4と強誘電体膜3との接触面積を十分に確保でき、かつ、上部電極4を通って強誘電体膜3に還元性雰囲気が到達することを効果的に抑制できる。上部電極4側からの還元性雰囲気による還元が強誘電体キャパシタの特性に大きく影響しない場合には、図3Gに示した構造の上部電極4を採用してもよい。さらに同様に考察することにより、図4A-4Fに示したいずれの構成においても、下部電極2と強誘電体膜3との接触面積を十分に確保でき、かつ、下部電極2を通って強誘電体膜3に還元性雰囲気が到達することを効果的に抑制できる。下部電極2側からの還元性雰囲気による還元が強誘電体キャパシタの特性に大きく影響しない場合には、図4Gに示した構造の下部電極2を採用してもよい。このように、この実施形態によれば、上部電極4および下部電極2のうちのうちの少なくともいずれか一方が、酸化物導電体層および金属層のうちの少なくともいずれか一方を2層以上含み、それらを交互に積層した積層電極構造を有している。これにより、強誘電体膜3に接する酸化物導電体層または金属層を還元性雰囲気から保護して健全に保持できるので、優れた特性の強誘電体キャパシタを有する強誘電体メモリ装置を提供できる。より具体的には、強誘電体膜3が晒される水素量が減少するので、残留分極特性およびデータ保持特性が向上する。しかも、導電性水素バリア層のような追加の層を設ける必要がないので、プロセスが簡単になり、かつ、微細加工も容易になる。たとえば、IrTaのアモルファス層からなる導電性水素バリア層を追加すると、Irの他にTaターゲットが必要であるのでターゲット種が増える。しかも、IrTaのアモルファス層と強誘電体膜3たとえばPZTからなるものとのエッチング選択比を大きくとることができず、微細加工が困難になる。これに対して、導電性水素バリア層を必要としない本実施形態の構成であれば、ターゲット種を少なくでき、プロセスを簡単にできるうえに、微細加工も容易である。本実施形態を適用すれば、とくに、上部電極4の面積が1μm2以下たとえば0.85μm2の場合であっても、電極2,4と強誘電体膜3との接触面積を十分に確保して、設計どおりの特性とくに容量特性を有する強誘電体キャパシタを有する強誘電体メモリ装置を実現できる。また、前記積層電極構造が、強誘電体膜3に接する酸化物導電体層を含む場合図3A,3B,3E,3Gおよび図4A,4B,4E,4Gには、当該酸化物導電体層によって、還元雰囲気が強誘電体膜3に到達することを効果的に抑制できる。これにより、強誘電体膜の特性劣化を確実に抑制できる。また、前記積層電極構造が、強誘電体膜3に接する前記金属層を含む場合図3C,3D、3Fおよび図4C,4D、4Fには、還元性雰囲気の影響による電極-強誘電体膜間の接触面積の減少が生じないうえ、それの間の接触抵抗も低いから、強誘電体キャパシタの特性を向上できる。前記積層電極構造が、複数層の酸化物導電体層を含む場合に、当該複数の酸化物導電体層は、強誘電体膜3に近い層ほど酸素組成が大きくされていることが好ましい。すなわち、たとえば、図3A-3Eの構成において、第1酸化イリジウム層51の酸素組成が、第2酸化イリジウム層52の酸素組成よりも大きいことが好ましい。同様に、図4A-4Eの構成において、第1酸化イリジウム層71の酸素組成が、第2酸化イリジウム層72の組成よりも大きいことが好ましい。さらに、図3B,3Dの構成において、第1酸化イリジウム層51の酸素組成が第2酸化イリジウム層52の酸素組成よりも大きく、第2酸化イリジウム層52の酸素組成が第3酸化イリジウム層53の酸素組成よりも大きいことが好ましい。同様に、図4B,4Dの構成において、第1酸化イリジウム層71の酸素組成が第2酸化イリジウム層72の組成よりも大きく、第2酸化イリジウム層72の酸素組成が第3酸化イリジウム層73の酸素組成よりも大きいことが好ましい。このような構成によれば、強誘電体膜3に近い層ほど酸素組成が大きいので、還元性雰囲気が酸化物導電体層によって消費され尽くされやすくなり、強誘電体膜3に到達しにくくなる。これにより、強誘電体膜3の特性劣化をより確実に抑制できる。さらにまた、図3A-3Gおよび図4A-4Gの構成において、酸化物導電体層の厚さが、当該酸化物導電体層に接する金属層の厚さよりも大きいことが好ましい。この構成によれば、酸化物導電体層を比較的厚くすることによって、還元性雰囲気を酸化物導電体層で吸収しやすくして、強誘電体膜3への還元性雰囲気の到達を抑制できる。以上、この発明の一実施形態について説明したが、この発明は、さらに他の形態で実施することもできる。たとえば、上部電極4として図3A-3Fのいずれかの積層電極構造を用いる一方で、下部電極2には、たとえば、Pt、Ir、SrRuO3などを、約数10nm~約100nm程度の膜厚でスパッタした単層膜を適用してもよい。また、強誘電体膜3の下面に接するように積層したIr膜と、このIr膜の下面に接するように積層したIrxTa1-x0<x<1膜との積層膜によって下部電極2を構成してもよい。この積層膜の各層の膜厚は、たとえば数10nm~100nm程度であってもよい。同様に、下部電極2として図4A-4Fのいずれかの積層電極構造を用いる一方で、上部電極4には、たとえばPt、Ir、酸化イリジウムIrO2、SrRuO3膜、またはITO膜もしくはZnO膜などの透明電極膜を、約200nm程度の膜厚でスパッタした単層膜を適用してもよい。また、前述の実施形態では、酸化物導電体層として酸化イリジウム層を用い、金属層としてイリジウム層を用いた例について詳細に説明したが、酸化物導電体層と金属層との組み合わせは任意である。酸化物導電体層が金属層の構成金属の酸化物からなる場合に同一チャンバ内でのスパッタによって形成できることは前述のとおりであるが、酸化物導電体層は、金属層の構成金属以外の金属の酸化物からなっていてもよいし、その他の導電性酸化物からなっていてもよい。その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。"