第1のプラント制御装置CPUと、この第1のプラント制御装置CPUとIOバスで接続されたプラントのプロセス入出力との間でやり取りされるプロセスデータを、第2のプラント制御装置CPUでモニタするためのプロセスデータモニタシステムであって、プロセスデータモニタ装置と、前記IOバスを受動要素を使用して分岐するバス分岐手段と、を備え、前記プロセスデータモニタ装置は、前記バス分岐手段による分岐先に接続され、前記プロセスデータが入力される第1のインターフェイスと、前記第2のプラント制御装置CPUと接続される第2のインターフェイスと、前記第1のインターフェイス及び前記第2のインターフェイスの双方からアクセス可能に設けられた2ポートメモリと、前記プロセスデータモニタ装置への電源供給が遮断された場合に、前記IOバスから前記バス分岐手段を経て前記第1のインターフェイス側へと流れる電流を制限するモニタ側電源遮断時モニタ電流制限手段と、を有し、前記第1のインターフェイスは、前記バス分岐手段と前記2ポートメモリとの間に設けられたことを特徴とするプロセスデータモニタシステム。第1のプラント制御装置CPUと、この第1のプラント制御装置CPUとIOバスで接続されたプラントのプロセス入出力との間でやり取りされるプロセスデータを、第2のプラント制御装置CPUでモニタするためのプロセスデータモニタシステムであって、プロセスデータモニタ装置と、前記IOバスを受動要素を使用して分岐するバス分岐手段と、を備え、前記プロセスデータモニタ装置は、前記バス分岐手段による分岐先に接続され、前記プロセスデータが入力される第1のインターフェイスと、前記第2のプラント制御装置CPUと接続される第2のインターフェイスと、前記第1のインターフェイス及び前記第2のインターフェイスの双方からアクセス可能に設けられた2ポートメモリと、前記プロセスデータモニタ装置への電源供給が遮断された場合に、前記プロセスデータモニタ装置内の回路を前記第1のインターフェイス側と前記第2のインターフェイス側との間で切断する接続断スイッチと、を有し、前記第1のインターフェイスは、前記バス分岐手段と前記2ポートメモリとの間に設けられたことを特徴とするプロセスデータモニタシステム。前記バス分岐手段は、前記プロセスデータモニタ装置内に設けられたことを特徴とする請求項1又は請求項2のいずれかに記載のプロセスデータモニタシステム。前記プロセスデータモニタ装置の前記第1のインターフェイスと前記第2のインターフェイスとの間に介挿された一対の通信インターフェイスを備え、前記一対の通信インターフェイス間において所定の通信方式によりデータの通信を行うことを特徴とする請求項1から請求項3のいずれかに記載のプロセスデータモニタシステム。前記2ポートメモリの記憶領域に対して、前記第1のインターフェイス側から書き込み可能でかつ前記第2のインターフェイス側から読み出し可能である第1のアクセス種別と、前記第1のインターフェイス側及び前記第2のインターフェイス側の双方から読み出し及び書き込み可能である第2のアクセス種別とのいずれかであるかを設定するアクセス種別設定手段を備えたことを特徴とする請求項1から請求項4のいずれかに記載のプロセスデータモニタシステム。前記第1のプラント制御装置CPUのプロセス入出力のうちモニタ対象となっているアドレスを選択抽出し、該選択抽出したアドレスを前記第2のプラント制御装置CPUのIOバス空間において重複なく、かつ、前記第2のプラント制御装置CPUからアクセス可能な範囲に収まるように並び替え変換するアドレス選択手段を備えたことを特徴とする請求項1から請求項5のいずれかに記載のプロセスデータモニタシステム。前記第2のプラント制御装置CPUから前記2ポートメモリ内のデータにアクセスするモードと、前記第2のプラント制御装置CPUから前記アクセス種別設定手段の設定内容及び/又は前記アドレス選択手段の設定内容にアクセスするモードとを切り替えるモード切替手段を備えたことを特徴とする請求項5又は請求項6のいずれかに記載のプロセスデータモニタシステム。しかしながら、このような従来におけるプロセスデータモニタシステムにおいては、プロセスデータモニタ装置を用いて新設プラント制御装置CPU5、既設プラント制御装置CPUと既設プラント制御システムPIOとの間でやり取りされるプロセスデータをモニタする際には、既設プラント制御装置CPUと既設プラント制御システムPIOとの間にプロセスデータモニタ装置を介挿する必要がある。そして、既設プラント制御装置CPUと既設プラント制御システムPIOとの間でやり取りされるプロセスデータは、プロセスデータモニタ装置内で既設プラント制御システムCPU側I/F及び既設プラント制御システムPIO側I/Fの2つのI/Fを経由する必要があって、これらのI/Fにおいてバッファの動作時間等に起因する信号の遅延が発生してしまうという課題がある。また、プロセスデータモニタ装置への電源供給に異常が発生した場合に、プロセスデータモニタ装置内の既設プラント制御システムCPU側I/F及び既設プラント制御システムPIO側I/Fの動作が停止してしまい、既設プラント制御装置CPU及び既設プラント制御システムPIO間でのプロセスデータ入出力が不能になってしまうという課題もある。この発明は、このような課題を解決するためになされたもので、既設プラント制御装置CPU及び既設プラント制御システムPIO間でのプロセスデータ入出力に、信号の遅延や通信不能等の悪影響を与えることなく、プロセスデータのモニタを行うことができるプロセスデータモニタシステムを得るものである。この発明に係るプロセスデータモニタシステムにおいては、第1のプラント制御装置CPUと、この第1のプラント制御装置CPUとIOバスで接続されたプラントのプロセス入出力PIOとの間でやり取りされるプロセスデータを、第2のプラント制御装置CPUでモニタするためのプロセスデータモニタシステムであって、プロセスデータモニタ装置と、前記IOバスを受動要素を使用して分岐するバス分岐手段と、を備え、前記プロセスデータモニタ装置は、前記バス分岐手段による分岐先に接続され、前記プロセスデータが入力される第1のインターフェイスと、前記第2のプラント制御装置CPUと接続される第2のインターフェイスと、前記第1のインターフェイス及び前記第2のインターフェイスの双方からアクセス可能に設けられた2ポートメモリと、前記プロセスデータモニタ装置への電源供給が遮断された場合に、前記IOバスから前記バス分岐手段を経て前記第1のインターフェイス側へと流れる電流を制限するモニタ側電源遮断時モニタ電流制限手段と、を有し、前記第1のインターフェイスは、前記バス分岐手段と前記2ポートメモリとの間に設けられた構成とする。また、第1のプラント制御装置CPUと、この第1のプラント制御装置CPUとIOバスで接続されたプラントのプロセス入出力PIOとの間でやり取りされるプロセスデータを、第2のプラント制御装置CPUでモニタするためのプロセスデータモニタシステムであって、プロセスデータモニタ装置と、前記IOバスを受動要素を使用して分岐するバス分岐手段と、を備え、前記プロセスデータモニタ装置は、前記バス分岐手段による分岐先に接続され、前記プロセスデータが入力される第1のインターフェイスと、前記第2のプラント制御装置CPUと接続される第2のインターフェイスと、前記第1のインターフェイス及び前記第2のインターフェイスの双方からアクセス可能に設けられた2ポートメモリと、前記プロセスデータモニタ装置への電源供給が遮断された場合に、前記プロセスデータモニタ装置内の回路を前記第1のインターフェイス側と前記第2のインターフェイス側との間で切断する接続断スイッチと、を有し、前記第1のインターフェイスは、前記バス分岐手段と前記2ポートメモリとの間に設けられた構成とする。この発明に係るプロセスデータモニタシステムにおいては、既設プラント制御装置CPU及び既設プラント制御システムPIO間でのプロセスデータ入出力時に、信号の遅延や通信不能等の悪影響を与えることなく、プロセスデータのモニタを行うことができるという効果を奏する。この発明を添付の図面に従い説明する。各図を通じて同符号は同一部分又は相当部分を示しており、その重複説明は適宜に簡略化又は省略する。実施の形態1.図1から図8は、この発明の実施の形態1に係るもので、図1はプロセスデータモニタシステムの構成を示すブロック図、図2はプロセスデータモニタ装置の内部構成の概略を示すブロック図、図3はプロセスデータモニタ装置の内部構成の詳細を示すブロック図、図4はプロセスデータモニタシステムの第1の接続例を示す図、図5はプロセスデータモニタシステムの第2の接続例を示す図、図6はプロセスデータモニタシステムの第3の接続例を示す図、図7はプロセスデータモニタシステムの第4の接続例を示す図、図8はプロセスデータモニタシステムの第5の接続例を示す図である。図1において、1は、既に設置されているプラント制御装置既設プラント制御装置が備えるCPUCentralProcessingUnit:中央演算処理装置である。既設プラント制御装置CPU1は、既設プラント制御システムIOInput/Outputバス2を介して既設プラント制御システムPIOProcessDataInput/Output3に接続されている。そして、既設プラント制御装置CPU1は、既設プラント制御システムIOバス2を介して、既設プラント制御システムPIO3に対してデータの読み書き読み出し又は書き込みを行うことにより、プラント制御システムの制御対象であるプラントに対するプロセスデータの読み書きを行う。既設プラント制御システムIOバス2の既設プラント制御装置CPU1と既設プラント制御システムPIO3との間には、バス分岐点2aが設けられている。既設プラント制御システムIOバス2からバス分岐点2aにより分岐された先には、プロセスデータモニタ装置4が接続されている。そして、プロセスデータモニタ装置4には、新設プラント制御装置CPU側I/Fインターフェイスバス6を介して新設プラント制御装置CPU5が接続されている。新設プラント制御装置CPU5は、これから新たに設置されるプラント制御装置新設プラント制御装置が備えるCPUである。既設プラント制御装置CPU1により既設プラント制御システムIOバス2を介して読み書きされるプロセスデータは、受動要素を使用したあるいは、能動要素を使用せず受動要素のみを使用したバス分岐点2aで分岐されてプロセスデータモニタ装置4へ入力される。従って、新設プラント制御装置CPU5は、既設プラント制御装置CPU1と既設プラント制御システムIOバス2との間でやり取りされるプロセスデータを、プロセスデータモニタ装置4を介してモニタすることができる。プロセスデータモニタ装置4の内部構成の概略を図2に示す。既設プラント制御システムIOバスコネクタ7は、バス分岐点2aで分岐された既設プラント制御システムIOバス2が接続されるものである。そして、既設プラント制御システムIOバスコネクタ7からは、既設プラント制御システムIOバス側I/F8を介した上で、2ポートメモリ9へと接続される。また、新設プラント制御システムCPU側コネクタ10は、新設プラント制御装置CPU側I/Fバス6が接続されるものである。そして、新設プラント制御システムCPU側コネクタ10からは、新設プラント制御装置CPU側I/F11を介した上で、2ポートメモリ9へと接続される。2ポートメモリ9は、2つのアクセスポートを有するメモリで、これら2つのアクセスポートからアクセスが可能である。すなわち、ここでは、既設プラント制御装置CPU1及び既設プラント制御システムPIO3側からは既設プラント制御システムIOバス側I/F8を介して、新設プラント制御装置CPU5側からは新設プラント制御装置CPU側I/F11を介して、2ポートメモリ9に対してアクセスが可能な構成となっている。以上のような構成においては、バス分岐点2aは、既設プラント制御システムIOバス側I/F8から見て、2ポートメモリ9の反対側にある。換言すると、既設プラント制御システムIOバス側I/F8は、バス分岐点2aと2ポートメモリ9との間に設けられている。このように構成されたプロセスデータモニタ装置4の内部構成の詳細を図3に示す。既設プラント制御システムIOバス側I/F8は、既設側アドレス信号用バッファ8a、既設側アクセス開始信号用バッファ8b、既設側データ信号用バッファ8c、及び、既設側アクセス完了信号用バッファ8dを備えている。既設側アドレス信号用バッファ8aは、既設プラント制御システムIOバス2からバス分岐点2aで分岐されて入力されたアドレス信号用のバッファである。アドレス信号には、既設プラント制御装置CPU1がアクセス対象とするPIOのアドレスに関する情報が含まれている。また、既設側アクセス開始信号用バッファ8bは、既設プラント制御システムIOバス2からバス分岐点2aで分岐されて入力されたアクセス開始信号用のバッファである。アクセス開始信号は、アクセス種別読み出し/書き込みやアクセスの開始を指示するための信号である。既設側データ信号用バッファ8cは、既設プラント制御システムIOバス2からバス分岐点2aで分岐されて入力されたデータ信号用のバッファである。データ信号は、ここでは主に、プラントを制御するためのプロセスデータ信号である。そして、既設側アクセス完了信号用バッファ8dは、既設プラント制御システムIOバス2からバス分岐点2aで分岐されて入力されたアクセス完了信号用のバッファである。アクセス完了信号は、アクセスの完了を指示するための信号である。なお、既設プラント制御システムIOバス側I/F8のこれらのバッファは、既設プラント制御システムIOバスコネクタ7側から2ポートメモリ9側へと向かう方向すなわち、プロセスデータモニタ装置4の外から内へと向かう方向の信号の通過を許す単方向バッファである。これは、ここでは、既設プラント制御装置CPU1から既設プラント制御システムPIO3側に対する読み書きアクセス時には、2ポートメモリ9への書き込みのみを行うと想定していることによる。新設プラント制御装置CPU側I/F11も同様に、新設側アドレス信号用バッファ11a、新設側アクセス開始信号用バッファ11b、新設側データ信号用バッファ11c、及び新設側アクセス完了信号用バッファ11dの4つのバッファを備えている。これらのバッファのうち、新設側アドレス信号用バッファ11a及び新設側アクセス開始信号用バッファ11bは、新設プラント制御システムCPU側コネクタ10から2ポートメモリ9へと向かう外から内へと向かう方向の信号の通過を許す単方向バッファである。一方、新設側データ信号用バッファ11c及び新設側アクセス完了信号用バッファ11dは、これとは逆方向内から外へと向かう方向の信号の通過を許す単方向バッファである。これは、ここでは、新設プラント制御装置CPU5側からは、2ポートメモリ9からの読み出しのみを行うと想定していることによっている。既設側アドレス信号用バッファ8a及び既設側アクセス開始信号用バッファ8bからの信号は、第1のゲート回路12aに入力される。この第1のゲート回路12aは、既設側アクセス開始信号用バッファ8bからのアクセス開始信号が有効を示している時のみ、既設側アドレス信号用バッファ8aからのアドレス信号を、プロセスデータモニタ装置4が備える既設側アドレス一致回路13aへと伝えるためのものである。また、新設プラント制御装置CPU5側も同様に、新設側アドレス信号用バッファ11a及び新設側アクセス開始信号用バッファ11bからの信号は、第2のゲート回路12bに入力される。第2のゲート回路12bは、新設側アクセス開始信号用バッファ11bからのアクセス開始信号が有効を示している時のみ、新設側アドレス信号用バッファ11aからのアドレス信号を、プロセスデータモニタ装置4が備える新設側アドレス一致回路13bへと伝えるためのものである。既設側アドレス一致回路13a及び新設側アドレス一致回路13bは、入力されたアドレス信号の示すアドレスと、モニタ範囲を設定する設定スイッチ図示せずにより決定されたアドレスとの一致を確認するためのものである。既設側アドレス一致回路13a及び新設側アドレス一致回路13bからのアドレス信号は、プロセスデータモニタ装置4が備えるタイミング生成回路14へと入力される。このタイミング生成回路14は、入力されたアドレス信号と、さらに既設側アクセス完了信号用バッファ8dからのアクセス完了信号とに基づいて、既設プラント制御装置CPU1側からの既設プラント制御システムPIO3に対するアクセスと、新設プラント制御装置CPU5側からのアクセスとを調停し、2ポートメモリ9のアクセスタイミングを生成する。既設側データ信号用バッファ8cは第3のゲート回路12cを介して、新設側データ信号用バッファ11cは第4のゲート回路12dを介して、それぞれ2ポートメモリ9に接続されている。第3のゲート回路12cはタイミング生成回路14により生成されたアクセスタイミングに従って、既設側のアクセスが有効とされるタイミングで既設側データ信号用バッファ8cのデータ信号を2ポートメモリ9へと伝える。第4のゲート回路12dはタイミング生成回路14により生成されたアクセスタイミングに従って、新設側のアクセスが有効とされるタイミングで2ポートメモリ9に格納されたデータを新設側データ信号用バッファ11cへと伝える。ここで、プロセスデータモニタ装置4には、プロセスデータモニタ装置4への電源供給が遮断された場合に、既設プラント制御システムIOバス2からバス分岐点2aを経てプロセスデータモニタ装置4へと流れ込む電流を制限するモニタ側電源遮断時モニタ電流制限手段が備えられている。このモニタ側電源遮断時モニタ電流制限手段は、具体的には、既設プラント制御システムIOバス側I/F8の終端抵抗を従来用いられていたものの数十から数百倍程度の大きなインピーダンス値を持つものとしたり、既設プラント制御システムIOバス側I/F8として当該I/Fへの電源供給の遮断時に高インピーダンス特性を示すものを使用したりすることにより構成することができる。以上のように構成されたプロセスデータモニタシステムにおいては、前述したように、既設プラント制御装置CPU1と既設プラント制御システムPIO3とは、既設プラント制御システムIOバス2を介してプロセスデータの送受信を行っている。そして、既設プラント制御システムIOバス2にバス分岐点2aを設けて分岐させた先に、プロセスデータモニタ装置4を接続する。なお、このバス分岐点2aは、既設プラント制御システムIOバス2を受動要素を使用して分岐するバス分岐手段を構成している。バス分岐点2aで分岐された信号は、プロセスデータモニタ装置4の既設プラント制御システムIOバス側I/F8に入力され、この既設プラント制御システムIOバス側I/F8を介して2ポートメモリ9に書き込まれる。一方、プロセスデータモニタ装置4には、新設プラント制御装置CPU5も接続されており、この新設プラント制御装置CPU5は2ポートメモリ9に記憶されているデータを新設プラント制御装置CPU側I/Fバス6を介して読み出すことで、既設プラント制御装置CPU1と既設プラント制御システムPIO3との間でやり取りされているプロセスデータをモニタする。このため、プロセスデータモニタ装置4を用いて新設プラント制御装置CPU5で、既設プラント制御装置CPU1と既設プラント制御システムPIO3との間でやり取りされるプロセスデータをモニタリングしている際においても、既設プラント制御装置CPU1と既設プラント制御システムPIO3とは、間にバッファ等を介することなく直接にデータをやり取りしている。従って、プロセスデータモニタ装置4を用いたモニタ中であっても、既設プラント制御装置CPU1と既設プラント制御システムPIO3との間での信号のやり取りにおいて、バッファの動作時間等に起因する遅延が発生することがない。また、プロセスデータモニタ装置4への電源供給に異常が発生したとしても、既設プラント制御装置CPU1及び既設プラント制御システムPIO3間での信号送信が可能であり、さらに、モニタ側電源遮断時モニタ電流制限手段の作用によって、既設プラント制御システムIOバス2からバス分岐点2aを経てプロセスデータモニタ装置4へと流れ込む電流を小さなものに制限することができるため、既設プラント制御装置CPU1及び既設プラント制御システムPIO3間での信号送受信に与える影響を最小限のものにすることが可能である。図4から図8に示すのは、以上のように構成されたプロセスデータモニタシステムの具体的な接続例である。図4は、既設プラント制御装置CPU1を備えた既設プラント制御装置を構成する既設プラント制御装置CPU/IOユニット15と、プロセスデータモニタ装置4を構成するプロセスデータモニタ装置本体16とを、既設プラント制御装置接続用IOバス分岐ケーブル18で接続した例である。既設プラント制御装置接続用IOバス分岐ケーブル18には、バス分岐点2aとなる分岐が設けられており、分岐した一方がプロセスデータモニタ装置本体16に接続され、他方が既設IOバスケーブル17に接続されている。既設IOバスケーブル17は既設プラント制御システムPIO3へと続がっている。なお、プロセスデータモニタ装置本体16には、新設プラント制御装置CPU5を備えた新設プラント制御装置へと接続されている新設プラント制御装置接続用ケーブル16aと、プロセスデータモニタ装置4へと電源を供給するためのモニタ装置用電源ケーブル16bとが接続されている。図5は、既設プラント制御装置CPU/IOユニット15に、バス分岐点2aを構成するIOバス分岐基板20を接続し、このIOバス分岐基板20に、既設プラント制御装置接続用ケーブル19及び既設IOバスケーブル17をそれぞれ接続した例である。既設プラント制御装置接続用ケーブル19はプロセスデータモニタ装置本体16へと接続される。図6は、既設プラント制御装置CPU/IOユニット15内のバスでIOバスと接続可能なシステムの場合の例で、既設IOバスケーブル17が接続された既設プラント制御装置CPU/IOユニット15に、コネクタ変換カード21を介して既設プラント制御装置接続用ケーブル19によりプロセスデータモニタ装置本体16をさらに接続している。なお、コネクタ変換カード21とプロセスデータモニタ装置本体16を直接接続できるようにしてもよい。図7は、図6と同様、既設プラント制御装置CPU/IOユニット15内のバスでIOバスと接続可能なシステムの場合の例で、既設IOバスケーブル17が接続された既設プラント制御装置CPU/IOユニット15に、プロセスデータモニタ装置本体16を直接に接続したものである。図8は、既設プラント制御装置CPU/IOユニット15の裏面でIOバスと接続可能なシステムの場合の例で、既設プラント制御装置CPU/IOユニット15の裏面に、プロセスデータモニタ装置本体16を既設プラント制御装置裏面接続用ケーブル19aにより接続したものである。なお、図7の例と同様に、既設プラント制御装置CPU/IOユニット15の裏面に、プロセスデータモニタ装置本体16を直接接続してもよい。以上のように構成されたプロセスデータモニタシステムは、第1の既設プラント制御装置CPUと、この第1のプラント制御装置CPUとIOバスで接続されたプラントのプロセス入出力との間でやり取りされるプロセスデータを、第2の新設プラント制御装置CPUでモニタするためのプロセスデータシステムであって、プロセスデータモニタ装置と、IOバスを分岐するバス分岐手段と、を備え、プロセスデータモニタ装置は、バス分岐手段による分岐先に接続され、プロセスデータが入力される第1のインターフェイス既設プラント制御システムIOバス側I/Fと、第2のプラント制御装置CPUと接続される第2のインターフェイス新設プラント制御装置CPU側I/Fと、第1のインターフェイス及び第2のインターフェイスの双方からアクセス可能に設けられた2ポートメモリと、プロセスデータモニタ装置への電源供給が遮断された場合に、IOバスからバス分岐手段を経て第1のインターフェイス側へと流れる電流を制限するモニタ側電源遮断時モニタ電流制限手段と、を有し、第1のインターフェイスは、バス分岐手段と2ポートメモリとの間に設けられているものである。このため、既設プラント制御装置CPU及び既設プラント制御システムPIO間でのプロセスデータ通信に、信号の遅延や通信不能等の悪影響を与えることなく、プロセスデータのモニタを行うことができる。実施の形態2.図9は、この発明の実施の形態2に係るもので、プロセスデータモニタ装置の内部構成の概略を示すブロック図である。ここで説明する実施の形態2は、前述した実施の形態1の構成において、バス分岐点をプロセスデータモニタ装置内に設けるようにしたものである。すなわち、図9に示すように、既設プラント制御システムIOバスコネクタ7は、プロセスデータモニタ装置4内において既設プラント制御システムPIO側コネクタ22と接続されている。既設プラント制御システムPIO側コネクタ22は、既設プラント制御システムPIO3へのIOバスケーブルが接続されるコネクタである。既設プラント制御システムIOバスコネクタ7と既設プラント制御システムPIO側コネクタ22との間には、バス分岐点2aが設けられている。そして、このバス分岐点2aにより分岐された先には、既設プラント制御システムIOバス側I/F8が接続されている。他の構成は実施の形態1と同様である。以上のように構成されたプロセスデータモニタ装置を備えたプロセスデータモニタシステムにおいても、実施の形態1と同様に、バス分岐点2aは、既設プラント制御システムIOバス側I/F8から見て2ポートメモリ9の反対側にあり、既設プラント制御システムIOバス側I/F8は、バス分岐点2aと2ポートメモリ9との間に設けられている。従って、プロセスデータモニタ装置4を用いて、既設プラント制御装置CPU1と既設プラント制御システムPIO3との間でやり取りされるプロセスデータをモニタリングしている際においても、既設プラント制御装置CPU1と既設プラント制御システムPIO3とは、間にバッファを介することなくデータをやり取りしており、実施の形態1と同様の効果を奏することができる。実施の形態3.図10は、この発明の実施の形態3に係るもので、プロセスデータモニタ装置の内部構成の概略を示すブロック図である。ここで説明する実施の形態3は、前述した実施の形態1-2の構成において、モニタ側電源遮断時モニタ電流制限手段に代えて又は加えて、プロセスデータモニタ装置への電源供給が遮断された場合に、既設プラント制御システムIOバス側と2ポートメモリ側との間の接続を電気的に切断する接続断スイッチを設けるようにしたものである。なお、以下においては、実施の形態1の構成を前提とした場合を採り上げて説明する。すなわち、図10に示すように、既設プラント制御システムIOバスコネクタ7と既設プラント制御システムIOバス側I/F8との間には、プロセスデータモニタ装置4への電源供給が遮断された場合に、既設プラント制御システムIOバスコネクタ7と既設プラント制御システムIOバス側I/F8との接続を電気的に切断する接続断スイッチ23が設けられている。この接続断スイッチ23は、機械的なスイッチで構成してもよいし、電子的なスイッチで構成してもよい。以上のように構成されたプロセスデータモニタ装置を備えたプロセスデータモニタシステムにおいては、プロセスデータモニタ装置への電源供給が遮断された場合に、接続断スイッチによりプロセスデータモニタ装置の2ポートメモリ側の回路が、既設プラント制御システムIOバス側から切り離されるため、既設プラント制御システムIOバスからバス分岐点を経てプロセスデータモニタ装置へと流れ込む電流を制限し、既設プラント制御装置CPU及び既設プラント制御システムPIO間での信号送信に及ぶ影響を最小限のものにすることが可能である。なお、接続断スイッチ23は、2ポートメモリ9よりも既設プラント制御システムIOバス2側であればよく、接続断スイッチ23の接続箇所は図10に示す位置には限られない。ただし、プロセスデータモニタ装置4への電源供給が遮断された際の既設プラント制御システムIOバス2への影響を考慮すると、接続断スイッチ23の接続箇所は、なるべく既設プラント制御システムIOバス2の分岐点2a側に近い位置であることが好ましい。実施の形態4.図11は、この発明の実施の形態4に係るもので、プロセスデータモニタ装置の内部構成の概略を示すブロック図である。ここで説明する実施の形態4は、前述した実施の形態1-3の構成において、プロセスデータモニタ装置を2つに分割し、これらプロセスデータモニタ装置の2つの部分間でデータの通信を行う通信インターフェイスを設けるようにしたものである。なお、以下においては、実施の形態1の構成を前提とした場合を採り上げて説明する。すなわち、図11に示すように、プロセスデータモニタ装置は、プロセスデータモニタ装置既設側4aと、プロセスデータモニタ装置新設側4bの2つの部分に分割されている。プロセスデータモニタ装置既設側4aには、既設プラント制御システムIOバスコネクタ7及び既設プラント制御システムIOバス側I/F8が含まれている。プロセスデータモニタ装置新設側4bには、2ポートメモリ9、新設プラント制御システムCPU側コネクタ10及び新設プラント制御装置CPU側I/F11が含まれている。そして、既設プラント制御システムIOバス側I/F8は既設側通信I/F24aに接続され、2ポートメモリ9には新設側通信I/F24bが接続されている。既設プラント制御システムIOバス側I/F8からの信号は、既設側通信I/F24aにおいてパラレル/シリアル変換された上で、通信伝送路24cを介して新設側通信I/F24bへと送信される。そして、新設側通信I/F24bは受信した信号をシリアル/パラレル変換した上で、2ポートメモリ9へと送る。他の構成は実施の形態1と同様である。以上を換言すると、既設プラント制御システムIOバス側I/F8と2ポートメモリ9との間に、既設側通信I/F24a、通信伝送路24c及び新設側通信I/F24bが挿入され、当該挿入位置においてプロセスデータモニタ装置4がプロセスデータモニタ装置既設側4aとプロセスデータモニタ装置新設側4bの2つの部分に分割されることになる。なお、既設側通信I/F24aと新設側通信I/F24bとの間の通信方式としては、可視光を含む電磁波を利用した無線通信や有線通信等の既知の技術を採用することができる。また、プロセスデータモニタ装置4を分割する位置、すなわち、通信I/F及び通信伝送路を挿入する位置について、ここでは既設プラント制御システムIOバス側I/F8と2ポートメモリ9との間としたが、既設プラント制御システムIOバスコネクタ7と新設プラント制御システムCPU側コネクタ10との間であれば任意の位置にすることが可能である。さらにまた、間に通信I/F及び通信伝送路を挟むことで、プロセスデータモニタ装置4の回路を物理的にではなく電気的に分離することを目的とする場合には、プロセスデータモニタ装置既設側4a及びプロセスデータモニタ装置新設側4bの双方を同一ユニットに実装してもよい。既設プラント制御装置CPU1、既設プラント制御システムPIO3や新設プラント制御装置CPU5を通常のバスで接続した場合には、既設の制御システムの設置場所と新設の制御システムの設置場所の物理的な距離の上限は10メートル程度に制限される。これに対し、以上のように構成されたプロセスデータモニタ装置を備えたプロセスデータモニタシステムにおいては、2つに分割されたプロセスデータモニタ装置の既設側部分と新設側部分との間の距離をより大きくとる事が可能となり、新設の制御システムの設置場所の自由度を向上する事が可能である。実施の形態5.図12から図14は、この発明の実施の形態5に係るもので、図12はプロセスデータモニタ装置の内部構成の詳細を示すブロック図、図13はプロセスデータモニタシステムの動作を説明する図、図14はプロセスデータモニタシステムの構成を示すブロック図である。ここで説明する実施の形態5は、前述した実施の形態1-4の構成において、プロセスデータモニタ装置内部の2ポートメモリの記憶領域を、既設側のプロセスデータを反映するためのモニタエリアと、既設プラント制御装置CPU及び新設プラント制御装置CPUの間で双方向のデータのやり取りを行うためのインターフェイスエリアとの、2種類のエリアに分類して用いることができるようにしたものである。なお、以下においては、実施の形態1の構成を前提とした場合を採り上げて説明する。すなわち、図12に示すように、プロセスデータモニタ装置4の既設側アドレス一致回路13aとタイミング生成回路14との間には、アクセス種別設定回路25が設けられている。このアクセス種別設定回路25は、2ポートメモリ9の記憶領域の各アドレスについて、既設側からは書き込みのみ可能で、かつ、新設側からは読み出しのみが可能であるモニタエリアと、既設側及び新設側の双方から読み出し/書き込み可能なインターフェイスエリアとの、2種類のアクセス種別を設定するものである。なお、実施の形態1等の構成と比較して、2ポートメモリ9に対して読み書き双方のアクセスを行うことがあるため、既設側データ信号用バッファ8c、既設側アクセス完了信号用バッファ8d及び新設側データ信号用バッファ11cは双方向バッファになっている。また、併せて、第3のゲート回路12c及び第4のゲート回路12dも双方向の信号通過を許すゲートになっている。このように構成されたプロセスデータモニタ装置4を備えたプロセスデータモニタシステムにおける動作について、図13を参照しながら説明する。アクセス種別設定回路25は、2ポートメモリ9へのアクセス要求がある度に、当該アクセス要求があった2ポートメモリ9の記憶領域のアドレスについて、モニタエリアに該当するかインターフェイスエリアに該当するかを設定、判別する。2ポートメモリ9のモニタエリアは、既設側のプロセスデータを反映して新設側で当該プロセスデータをモニタするための領域である。具体的には、図13のaに示すように、既設プラント制御装置CPU1から既設プラント制御システムPIO3のプロセス出力へと送信されたプロセスデータ、及び、既設プラント制御システムPIO3のプロセス入力から既設プラント制御装置CPU1へと送信されたプロセスデータがバス分岐点2aにより分岐されてプロセスデータモニタ装置4に入力され、2ポートメモリ9のモニタエリアへと書き込まれ、既設プラント制御装置CPU1の入出力データの転写が行われる。そして、新設プラント制御装置CPU5は2ポートメモリ9のモニタエリアのデータを読み出すことにより、プロセスデータのモニタを実行する。一方、2ポートメモリ9のインターフェイスエリアI/Fエリアは、既設プラント制御装置CPU1及び新設プラント制御装置CPU5の間で双方向のデータのやり取りを行うためのエリアである。具体的には、図13のbに示すように、2ポートメモリ9のI/Fエリアに対しては、既設プラント制御装置CPU1により直接にアクセスされてデータの読み書きがなされるとともに、新設プラント制御装置CPU5側からもデータの読み書きがなされる。このようにして2ポートメモリ9のI/Fエリアを介して、既設プラント制御装置CPU1と新設プラント制御装置CPU5との間で双方向のデータのやり取りを行うことができる。この2ポートメモリ9のI/Fエリアを利用して既設プラント制御装置CPU1と新設プラント制御装置CPU5との間でデータの送受信が行われるプロセスデータモニタシステムの具体的な一例を図14に示す。この図14に示す構成においては、既設プラント制御装置CPU1が複数設けられており、これら複数の既設プラント制御装置CPU1は、IOコントローラ26を介して既設プラント制御システムIOバス2に接続されている。これら複数の既設プラント制御装置CPU1においては、協調してプラント制御を行うために同期信号を互いにやり取りしている。これら複数の既設プラント制御装置CPU1のうちの1つをプロセスデータモニタ装置4を介して接続された新設プラント制御装置CPU5に交換する場合、又は、プロセスデータモニタ装置4を介して接続された新設プラント制御装置CPU5を新たに追加する場合には、既設プラント制御装置CPU1と新設プラント制御装置CPU5との間でも同期信号をやり取りする必要が生じる。ここで、従来のプロセスデータモニタ装置システムでは、新設プラント制御装置CPU側から既設プラント制御装置CPU側へと情報を伝える機能がなかったため、必要時には別の経路により新設側から既設側に情報を伝える必要があった。これに対し、以上のように構成されたプロセスデータモニタ装置を備えたプロセスデータモニタシステムにおいては、このような同期信号を2ポートメモリのI/Fエリアを利用して既設プラント制御装置CPU及び新設プラント制御装置CPUの間で送受信することが可能となる。実施の形態6.図15から図19は、この発明の実施の形態6に係るもので、図15はプロセスデータモニタシステムの構成を示すブロック図、図16及び図17はプロセスデータモニタ装置の内部構成の詳細を示すブロック図、図18はプロセスデータモニタ装置のアドレス変換処理を概念的に示す図、図19はプロセスデータモニタシステムの動作を説明する図である。ここで説明する実施の形態6は、前述した実施の形態1-5の構成において、モニタ対象の既設プラント制御装置CPU及び既設プラント制御システムPIOの組が複数ある場合に、複数の各既設プラント制御装置CPUのモニタ対象となっているプロセス入出力のそれぞれのIOバスアドレス空間におけるアドレスを、新設プラント制御装置CPUのIOバス空間において重複なくアクセス可能範囲に収まるように選択変換するアドレス選択回路を備えるようにしたものである。すなわち、図15に示すように、既設プラント制御装置CPU1及び既設プラント制御システムPIO3の組が複数あり、これらの組はそれぞれが既設プラント制御システムIOバス2により接続されている。ここでは、複数の既設プラント制御装置CPU1をCPUa、CPUb、...、CPUnとし、これらに対応する既設プラント制御システムPIO3をそれぞれPIOa、PIOb、...、PIOnとする。各既設プラント制御システムIOバス2はバス分岐点で分岐されて、分岐された先にはそれぞれプロセスデータモニタ装置4モニタユニットa、モニタユニットb、...、モニタユニットnが接続されている。そして、これらのモニタユニットaに対して1つの新設プラント制御装置CPU5が接続されている。各モニタユニットを構成するプロセスデータモニタ装置4は同一の内部構成を有しており、その内部構成を図16及び図17に示す。なお、図16は実施の形態1の構成を前提とした場合の例で、図17は実施の形態5の構成を前提とした場合の例である。これらの図に示すように、実施の形態1や5の構成と比較して、既設側アドレス一致回路13aに代えて既設側アドレス選択回路27aが、新設側アドレス一致回路13bに代えて新設側アドレス選択回路27bが備えられている。これらのアドレス選択回路は、複数の既設プラント制御装置CPU1のそれぞれのIOバスアドレス空間におけるモニタ対象のアドレスを、新設プラント制御装置CPUのIOバス空間において重複なくアクセス可能範囲に収まるように選択変換した上で、タイミング生成回路14へと出力する。既設側アドレス選択回路27aは、2ポートメモリ9を既設プラント制御装置CPU1のIOバスアドレス空間の一部だけに対応付けるものであり、2ポートメモリ9自体のサイズやプロセスデータモニタ装置4の内部回路の規模を抑制したり、既設側から見える2ポートメモリ9の見かけの占有空間を制限したりするために使用する。また、新設側アドレス選択回路27bは、2ポートメモリ9を新設プラント制御装置CPU5のIOバスアドレス空間の一部だけに対応付けるものであり、新設側から見える2ポートメモリ9の見かけの占有空間を制限するために使用する。なお、既設側アドレス選択回路27aについては、2ポートメモリ9のサイズを既設プラント制御装置CPU1のIOバス空間の全体以上にできる場合には、既設側アドレス一致回路13aのままでもよい。また、新設側アドレス選択回路27bについては、2ポートメモリ9のサイズを新設プラント制御装置CPU5のIOバス空間の1/nここで、nは新設プラント制御装置CPU5が同時にモニタしたい既設プラント制御装置CPU1の最大数にしてもよい場合には、新設側アドレス一致回路13bのままでもよい。このアドレス選択回路によるアドレス変換処理を概念的に示すものが図18である。アドレス選択回路は、複数の既設プラント制御装置CPU1であるCPUa、CPUb、...、CPUnのIOバス空間のそれぞれから、新設プラント制御装置CPU5でモニタしたいアドレスのエリアを選択的に抽出し、新設プラント制御装置CPU5のアドレス空間においてそれぞれのエリアのアドレスが重複せず、かつ、新設プラント制御装置CPU5にとって都合の良いように適宜並べ替えることによりアドレスを変換し、タイミング生成回路14へと出力する。なお、この図18では、抽出並べ替え後のアドレスエリアの配置が各既設CPU毎にまとまっているように記載しているが、実際には新設プラント制御装置CPU5から見て各アドレスエリアが重複しておらず、かつ、新設プラント制御装置CPU5のアクセス可能範囲に収まっていれば、各既設CPU毎にまとまってなくともよい。また、実施の形態5の構成を前提とする場合には、複数の既設プラント制御装置CPU1と新設プラント制御装置CPU5との間で相互に信号が交換されるため、アドレス選択回路による抽出対象となるアドレスエリアには、既設プラント制御装置CPU1及び新設プラント制御装置CPU5の相互間通信に用いられるエリアすなわちインターフェイスエリアも含まれる。図19は2つのアドレス選択回路である既設側アドレス選択回路27a及び新設側アドレス選択回路27bのうち、特に新設側アドレス選択回路27bの機能を説明している。図19のaは、この実施の形態におけるモニタエリアに対するアクセスの様子を示すもので、既設プラント制御装置CPU1及び既設プラント制御システムPIO3の複数の組においてそれぞれやり取りされているプロセスデータは、分岐されて各プロセスデータモニタ装置4にそれぞれ入力されて2ポートメモリ9のモニタエリアへと書き込まれ、既設プラント制御装置CPU1の入出力データの転写が行われる。そして、新設プラント制御装置CPU5から各プロセスデータモニタ装置4が備える2ポートメモリ9のモニタエリアのデータを読み出す際に、新設側アドレス選択回路27bにおいてアドレス変換が施された上で、新設プラント制御装置CPU5へと送られる。また、2ポートメモリ9のインターフェイスエリアI/Fエリアに対するアクセスの際にも同様に、新設プラント制御装置CPU5による2ポートメモリ9のI/Fエリアの読み出し/書き込み時に、新設側アドレス選択回路27bにおいてアドレス変換が施される。このように、アドレス選択回路によるアドレス変換アドレス抽出を含むを経た上で、複数の既設プラント制御装置CPU1と新設プラント制御装置CPU5との間でデータの相互通信が行われる。なお、既設側アドレス選択回路27aの動作は、図19の2ポートメモリの上側に、下側と同様のアドレス変換が存在するとして考えることで理解することができる。従来のプロセスデータモニタ装置では、複数の既設プラント制御装置CPUをモニタ対象とする場合等に、新設側からアクセス可能なように既設側のIOバス空間のアドレスとサイズをアサインする際の自由度が低く、多くの新設プラント制御装置CPUが必要となるケースがあった。これに対し、以上のように構成されたプロセスデータモニタ装置を備えたプロセスデータモニタシステムにおいては、数の少ない新設プラント制御装置CPUによって効率的に既設プラント制御装置CPUのプロセスデータをモニタすることが可能である。実施の形態7.図20及び図21は、この発明の実施の形態7に係るもので、プロセスデータモニタ装置の内部構成の詳細を示すブロック図である。ここで説明する実施の形態7は、前述した実施の形態6の構成において、新設プラント制御装置CPUからのアクセスを、2ポートメモリ内のデータへのアクセスとするモードと、アドレス選択回路におけるアドレス選択変換処理内容へのアクセスとするモードとを切り替えるためのモード切替回路を備えるようにしたものである。すなわち、図20及び図21に示すように、プロセスデータモニタ装置4にはモード切替回路28が備えられている。このモード切替回路28は、新設プラント制御装置CPUからのアクセスを、2ポートメモリ9内のデータへのアクセスとするモードと、アドレス選択回路におけるアドレス選択変換処理の設定内容へのアクセスとするモードとを切り替えるためのものである。また、新設側データ信号用バッファ11c及び第4のゲート回路12dは、設定内容の書き込みに対応できるように双方向のものに変更している。このモード切替回路28により新設プラント制御装置CPU5からのアクセスのモードを切り替えることにより、通常はプロセスデータモニタ装置4から2ポートメモリ9内のデータにアクセスしてプロセスデータをモニタし、必要に応じて新設プラント制御装置CPU5から既設側アドレス選択回路27a及び新設側アドレス選択回路27bの設定内容にアクセスして、これらのアドレス選択回路におけるアドレス変換処理の設定内容を変更参照することが可能となる。なお、図21に示すように、プロセスデータモニタ装置4がアクセス種別設定回路25を備えている場合には、モード切替回路28によって、新設プラント制御装置CPU5からのアクセスのモードを切り替えることにより、新設プラント制御装置CPU5からアクセス種別設定回路25の設定内容へもアクセスできるようにしてもよい。また、既設側アドレス選択回路27a、新設側アドレス選択回路27b及びアクセス種別設定回路25の全てについて新設プラント制御装置CPU5から設定内容を変更できるようにする必要はなく、これらの回路の一部の設定については、プロセスデータモニタ装置4に設けられた設定スイッチ等により変更するようにしてもよい。以上のように構成されたプロセスデータモニタ装置を備えたプロセスデータモニタシステムにおいては、新設プラント制御装置CPUから、プロセスデータモニタ装置の2ポートメモリに対するアクセスと同様なアクセス方法で、アクセス種別設定回路やアドレス選択回路の設定内容の確認や変更を行うことができ、利便性を向上することができる。なお、以上説明した各実施の形態では、既設プラント制御システムIOバス2の信号を電気信号のままで検出する方法を示したが、電気的接触以外の方法、例えば、磁気、光、熱、音、化学反応等を利用した検出手法や機械的検出手法などから、適宜選択して使用してもよいことは言うまでもない。