RTL記述に対して論理シミュレーションを行って論理シミュレーション結果を得る工程と、前記RTL記述を論理合成してゲートレベルモデルを作成する工程と、前記ゲートレベルモデルに対して、ゲートレベルの論理シミュレーション結果を得る工程と、前記RTL記述の前記論理シミュレーション結果と前記ゲートレベルの前記論理シミュレーション結果とが一致しているか否かを判定する工程と、前記判定結果が不一致であった場合に、前記RTL記述の前記論理シミュレーション結果情報と前記ゲートレベルの前記論理シミュレーション結果情報の不一致箇所を抽出する不一致ポイント工程と、前記不一致ポイント工程の結果に基づき、前記ゲートレベルの前記論理シミュレーション結果情報を前記RTL記述の前記論理シミュレーション結果情報に強制代入記述を作成するForceファイル生成工程と、前記Forceファイル生成工程の結果に基づき再度ゲートレベルの論理シミュレーションを実施することを特徴とする論理シミュレーション方法。請求項1に記載の論理シミュレーション方法において、前記強制代入は、不一致ポイント発生時から最小シミュレーション時間の間だけ、ゲートレベルモデルの記述をRTLレベルモデルの対応する記述に強制的に代入することを特徴とする論理シミュレーション方法。請求項1または2に記載の論理シミュレーション方法において、前記強制代入する情報は、前記ゲートレベルモデルの前記論理シミュレーション結果と、前記RTL記述の前記論理シミュレーション結果で不一致が発生したフリップフロップの情報であることを特徴とする論理シミュレーション方法。RTL記述を論理合成してゲートレベルモデルを作成する工程と、前記RTL記述とゲートレベルモデルのフリップフロップの対応データを使用して、ゲートレベルモデルに含まれるフリップフロップが入力信号をサンプリングした直後にRTL記述に含まれるフリップフロップが保持している値と、ゲートレベルモデルに含まれるフリップフロップが保持している値をチェックして強制的にRTLレベルモデルのフリップフロップが保持している値をゲートレベルモデルのフリップフロップに代入するアサーション記述を生成する工程と、前記RTL記述とゲートレベルモデルとアサーション記述の論理シミュレーションを実施することを特徴とする論理シミュレーション方法。RTL記述と、前記RTL記述を論理合成して生成するゲートレベルモデルとを入力とする入力部と、前記RTL記述に対して論理シミュレーションを行って論理シミュレーション結果と、前記ゲートレベルモデルに対して、ゲートレベルの論理シミュレーション結果を得る論理シミュレーション部と、前記RTL記述の前記論理シミュレーション結果と前記ゲートレベルの前記論理シミュレーション結果とが一致しているか否かを判定する判定部と、前記判定結果が不一致であった場合に、前記RTL記述の前記論理シミュレーション結果情報と前記ゲートレベルモデルの前記論理シミュレーション結果情報の不一致箇所を抽出する不一致ポイント抽出部と、前記不一致ポイント工程の結果に基づき、前記ゲートレベルの前記論理シミュレーション結果情報を前記RTL記述の前記論理シミュレーション結果情報に強制代入記述を作成するForceファイル生成部と、前記Forceファイル生成工程の結果に基づき再度ゲートレベルの論理シミュレーションを実施するシミュレーション部を備えたことを特徴とする論理シミュレーション装置。検証対象のRTLレベルモデルと合成制約情報とを入力として受け取り、検証対象のゲートレベルモデルを論理合成する論理合成ツールと、前記検証対象のRTLレベルモデルと前記検証対象のゲートレベルモデルとに基づいて、各々のフリップフロップの対応を表したマッチング情報ファイルを生成する形式検証ツールと、前記マッチング情報ファイルを受け取り、前記マッチング情報ファイル4に基づいて論理シミュレーション結果ファイルを出力するシミュレーションツールとを具備し、前記シミュレーションツールは、前記マッチング情報ファイル受け取り、前記マッチング情報ファイルに基づいてダンプポイント情報ファイルを生成するダンプ情報生成部と、前記ダンプポイント情報ファイルを受け取り、前記検証対象のRTLレベルモデルのフリップフロップの値をダンプしたRTLシミュレーションダンプファイルを生成するRTLシミュレーション部と、前記ダンプポイント情報ファイル受け取り、前記検証対象のゲートレベルモデルのフリップフロップの値をダンプしたゲートシミュレーションダンプファイルを生成するゲートシミュレーション部と、前記RTLシミュレーションダンプファイルと前記ゲートシミュレーションダンプファイルとを受け取り、不一致が在るか無いかの判断を行う比較部と、前記比較部の比較結果に基づいて、前記RTLシミュレーションダンプファイルと前記ゲートシミュレーションダンプファイルとに不一致が在る場合、不一致ポイントファイルを生成する不一致ポイント生成部と、前記不一致ポイントファイル受け取り、前記検証対象のゲートレベルモデルのフリップフロップに、値を強制代入するアサーション記述のForceファイルを生成するForceファイル生成部とを備える論理シミュレーション装置。請求項6に記載の論理シミュレーション装置において、前記ゲートシミュレーション部は、前記Forceファイルを受け取り、前記Forceファイルと前記検証対象のゲートレベルモデルとに基づいたシミュレーションを実行して論理シミュレーション結果ファイルを生成する。論理シミュレーション装置。請求項7に記載の論理シミュレーション装置において、前記ゲートシミュレーション部は、前記RTLシミュレーションダンプファイルと前記ゲートシミュレーションダンプファイル7とに不一致が無い場合、前記Forceファイルに依存することなく、記検証対象のゲートレベルモデルとに基づいたシミュレーションを実行して論理シミュレーション結果ファイルを生成する論理シミュレーション装置。特許文献1に記載の技術では、上述したように、不定値、その不定値の反転信号、真理値0、真理値1の4個の数値間のブール代数関係を取り扱い、論理シミュレーションを行っている。そして、RTL記述とネットリストとの論理シミュレーション結果の不一致を取り除き、不定値伝播をなくしている。従って、通常論理シミュレーションでは、記憶する必要がある信号線の状態は、0、1、不定値Xの3状態であるが、特許文献1に記載の技術では3状態に加えて、不定値X状態の信号の論理を記憶する必要がある。つまり、特許文献1に記載の技術では0、1、不定値X、不定値~Xの4状態の論理計算を行う必要がある。さらに、計算対象の複数の信号線の状態が不定値Xの時は、対象の信号線同士の片方を反転させて論理一致を計算する必要がある。そのため通常の論理シミュレーションに比べて、大幅に計算時間が増加するという問題があった。また、特許文献2に記載の技術も、特許文献1に記載の技術と同様に、通常の論理シミュレーションに比べて、大幅に計算時間が増加するという問題があった。以下に、[発明を実施するための形態]で使用される番号を用いて、[課題を解決するための手段]を説明する。これらの番号は、[特許請求の範囲]の記載と[発明を実施するための形態]との対応関係を明らかにするために付加されたものである。ただし、それらの番号を、[特許請求の範囲]に記載されている発明の技術的範囲の解釈に用いてはならない。上記の課題を解決するために、RTL記述の論理シミュレーション結果とゲートレベルの論理シミュレーション結果とが一致しているか否かを判定する。そして、判定結果が不一致であった場合に、RTL記述の論理シミュレーション結果情報とゲートレベルの論理シミュレーション結果情報の不一致箇所を抽出する。抽出した不一致ポイントに基づき、ゲートレベルの論理シミュレーション結果情報をRTL記述の論理シミュレーション結果情報に強制代入記述を作成する。その強制代入記述を含むForceファイルに基づき再度ゲートレベルの論理シミュレーションを実施する。本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、不定伝播の無い論理シミュレーションに必要な時間を削減するという効果がある。具体的には、検出したゲートレベルモデルの出力不一致フリップフロップに対し、強制的にRTLレベルモデルのフリップフロップが保持している値を代入し、3状態0、1、不定値Xの入力信号の論理計算を行う論理シミュレーションを行っている。そのため、不定値X状態が供給されている論理素子がある場合、従来技術に比べ論理計算の回数が少なくなり、最終的な論理計算に掛かる時間を削減することが可能となる。以下、本発明の実施の形態を図面に基づいて説明する。なお、実施の形態を説明するための図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。図3は、本本実施形態の論理シミュレーションシステム85の構成を例示するシステム構成図である。論理シミュレーションシステム85は、サーバ80と記録媒体81とネットワーク82とコンピュータ装置83を備えている。また、コンピュータ装置83は記憶装置を備えている。記録媒体81は、論理シミュレーションプログラムを格納する。その記録媒体81は、サーバ80に保持されている。サーバ80は、インターネットなどのネットワーク82を介して、エンジニアリングワークステーション等のコンピュータ装置83に接続される。記録媒体81に格納されている論理シミュレーションプログラムは、ネットワーク82を介してコンピュータ装置83にダウンロードされる。ダウンロードされた論理シミュレーションプログラムは、コンピュータ装置83のローカルなハードディスク、あるいは、メモリなどの記憶装置にストアされる。論理シミュレーションプログラムは、コンピュータ装置83の記憶装置に格納されているRTLレベルモデル、ゲートレベルモデルの論理接続情報を元に、コンピュータ装置83に供給されたRTLレベルモデルとゲートレベルモデルのマッチング情報にしたがって、論理計算処理を行う。また、論理シミュレーションプログラムは、中間データとなるダンプポイント情報を参照して、最終処理結果となる不定伝播の無いシミュレーション結果を生成する。生成された不定伝播の無いシミュレーション結果は、コンピュータ装置83の記憶装置に保持される。なお、本実施形態の論理シミュレーションシステム85において、コンピュータ装置83に外部記憶装置を接続し、その外部記憶装置に各ファイルを格納する構成であってもよい。図4は、ダウンロードされた論理シミュレーションプログラムを保持しているコンピュータ装置83の構成を例示するブロック図である。図4に示されているように、コンピュータ装置83は、コンピュータ装置本体86と、入力装置87と、出力装置88とを備えている。コンピュータ装置本体86は、コンピュータプログラムに示される手順に従って情報処理を高速に行う。本実施形態のコンピュータ装置本体86は、論理しミューレータとしての機能を提供する。コンピュータ装置本体86は、入力、記憶、演算、制御および出力の機能を備えている。入力装置87は、マウスやキーボードなどに代表されるマンマシンインターフェースである。入力装置87は、ユーザの操作に応答して、コンピュータ装置本体86へデータを入力する。出力装置88は、液晶ディスプレイやプリンターなどに代表されるマンマシンインターフェースである。出力装置88は、コンピュータ装置本体86の処理結果を、ユーザに認識できる形式で出力する。上述のコンピュータ装置本体86は、演算処理部31と、情報記憶部32とを備え、それらは、バス33を介して接続されている。演算処理部31は、コンピュータ装置本体86に備えられた各種装置の制御やデータ処理を実行する。演算処理部31は、コンピュータ装置本体86が入力装置87を介して受け取ったデータを解釈して演算し、その演算結果を出力装置88などで出力する。情報記憶部32は、RAMやハードディスクなどに代表されるデータを記憶するための装置である。コンピュータ装置本体86は、外部ネットワークを介して他の機器とデータ通信するための通信処理装置を備えていてもよい。上述の情報記憶部32は、論理シミュレーションプログラム34と、ファイル格納部35とを保持している。論理シミュレーションプログラム34は、半導体集積回路の設計を、コンピュータシステムを用いて自動的に行うためのソフトウェアである。ファイル格納部35は、半導体集積回路を設計するために必要な情報を保持している。論理シミュレーションプログラム34には、コンピュータ装置83を、論理合成ツール36として機能させるための手順が示されている。また、論理シミュレーションプログラム34には、コンピュータ装置83を、形式検証ツール37として機能させるための手順が示されている。さらに、論理シミュレーションプログラム34には、コンピュータ装置83を、シミュレーションツール38として機能させるための手順が示されている。図5は、本実施形態のシミュレーションツール38の構成を例示するブロック図である。シミュレーションツール38は、ダンプ情報生成部41と、RTLシミュレーション部42と、ゲートシミュレーション部43と、比較部44と、不一致ポイント生成部45と、Forceファイル生成部46とを備えている。図6は、本実施形態のファイル格納部35の構成を例示するブロック図である。ファイル格納部35は、RTLレベルモデル1と、合成制約情報ファイル2と、ゲートレベルモデル3と、マッチング情報ファイル4と、ダンプポイント情報ファイル5と、RTLシミュレーションのダンプファイル6と、ゲートシミュレーションのダンプファイル7と、不一致ポイントファイル8と、Forceファイル9と、論理シミュレーション結果ファイル10とを保持している。本実施形態の論理シミュレーションシステム85において、コンピュータ装置83が論理合成ツール36として機能するとき、その論理合成ツール36は、上述のファイル格納部35から、検証対象のRTLレベルモデル1と、合成制約情報ファイル2を入力として受け取る。その論理合成ツール36は、検証対象のRTLレベルモデル1と、合成制約情報ファイル2に基づいて、検証対象のゲートレベルモデル3を論理合成する。また、コンピュータ装置83が形式検証ツール37として機能するとき、その形式検証ツール37は、検証対象のRTLレベルモデル1と、検証対象のゲートレベルモデル3とを、入力して受け取る。その形式検証ツール37は、受け取った検証対象のRTLレベルモデル1と、検証対象のゲートレベルモデル3とに基づいて、各々のフリップフロップの対応を表したマッチング情報ファイル4を作成する。さらに、コンピュータ装置83がシミュレーションツール38として機能するとき、そのシミュレーションツール38は、マッチング情報ファイル4を入力として受け取り、そのマッチング情報ファイル4に基づいて論理シミュレーション結果ファイル10を出力する。本実施形態の論理シミュレーションシステム85において、コンピュータ装置83がシミュレーションツール38として機能するとき、そのシミュレーションツール38のダンプ情報生成部41は、マッチング情報ファイル4を入力として受け取り、そのマッチング情報ファイル4に基づいてダンプポイント情報ファイル5を出力する。そのシミュレーションツール38のRTLシミュレーション部42は、ダンプポイント情報ファイル5を入力として受け取り、検証対象のRTLレベルモデル1のフリップフロップの値をダンプしたRTLシミュレーションのダンプファイル6を出力する。シミュレーションツール38のゲートシミュレーション部43は、ダンプポイント情報ファイル5を入力として受け取り、検証対象のゲートレベルモデル3のフリップフロップの値をダンプしたゲートシミュレーションのダンプファイル7を出力する。そのシミュレーションツール38の比較部44は、RTLシミュレーションのダンプファイル6とゲートシミュレーションのダンプファイル7を入力として受け取り、不一致が在るか無いかの判断を行う。シミュレーションツール38の不一致ポイント生成部45は、不一致が在る場合、不一致ポイントファイル8を出力する。そのシミュレーションツール38のForceファイル生成部46は、不一致ポイントファイル8を入力として受け取り、検証対象のゲートレベルモデル3のフリップフロップに、値を強制代入するアサーション記述のForceファイル9を出力する。上述のゲートシミュレーション部43は、ゲートレベルモデル3と、Forceファイル9を入力として受け取り、論理シミュレーション結果ファイル10を出力する。また、そのゲートシミュレーション部43は、RTLシミュレーションのダンプファイル6とゲートシミュレーションのダンプファイル7とに不一致が無い場合、ゲートレベルモデル3を入力として受け取り、論理シミュレーション結果ファイル10を出力する。図7は、本実施形態におけるシミュレーション対象のゲートレベルモデルの回路の構成を例示する回路図である。図7に示されているように、そのゲートレベルモデルの回路は、AND回路R1と、NOT回路R2と、AND回路R3と、NOT回路R4と、OR回路R5と、Dフリップフロップ回路R6とを備えている。また、そのゲートレベルモデルの回路は、入力信号aと、入力信号bと、出力信号cと、信号dと、信号eと、信号fと、信号gと、信号hと、クロック信号CLKとに対応して動作する。入力信号aは、OR回路R5に供給されている。入力信号bは、NOT回路R2に供給されている。クロック信号CLKは、Dフリップフロップ回路R6のクロック端子に供給されている。Dフリップフロップ回路R6は、信号dを出力している。信号dは、AND回路R1とAND回路R3に供給されている。NOT回路R2は、信号gを出力している。信号gは、AND回路R1に供給されている。AND回路R1は、出力信号cを出力している。出力信号cは、NOT回路R4に供給されている。NOT回路R4は信号hを出力している。信号hは、AND回路R3に供給されている。AND回路R3は、信号eを出力している。信号eは、OR回路R5に供給されている。OR回路R5は、信号fを出力している。信号fは、Dフリップフロップ回路R6のデータ端子に供給されている。以下に、本実施形態に論理シミュレーションシステム85の動作について説明を行う。なお、以下の説明においては、本願発明の理解を容易にするために、検証対象のRTLレベルモデル1が、上述の図1に示されるようなRTL記述の場合を例示する。図8は、本実施形態の論理シミュレーションシステム85の動作を例示するフローチャートである。ステップS1において、検証対象のRTLレベルモデル1と、合成制約情報ファイル2を入力して、検証対象のゲートレベルモデル3を出力するステップS2において、検証対象のRTLレベルモデル1と、検証対象のゲートレベルモデル3とを入力として受け取り、形式検証工程を実行する。この時、各々のフリップフロップの対応を表したマッチング情報ファイル4が作成される。ステップS3において、ステップS2の形式検証工程を実行することによって得られたRTLレベルモデルとゲートレベルモデルのマッチング情報ファイル4を使用して、ダンプ情報を生成する。ステップS3のダンプ情報生成工程では、検証対象のゲートレベルモデル3のそれぞれのフリップフロップが保持している値をダンプするようなアサーション記述であるダンプポイント情報ファイル5を作成する。また、そのダンプ情報生成工程では、検証対象のゲートレベルモデル3のフリップフロップが入力信号の値をサンプリングした直後に、値をダンプするようなアサーション記述であるダンプポイント情報ファイル5を作成する。ステップS4において、ダンプポイント情報ファイル5を入力として受け取り、RTLシミュレーションを実行して、検証対象のRTLレベルモデル1内のフリップフロップが保持している値とシミュレーション時刻をダンプした、RTLシミュレーションのダンプファイル6を作成する。図9は、検証対象のRTLレベルモデル1が、上述の図1に示されるようなRTL記述の場合の、ステップS4におけるRTLシミュレーション工程の動作を例示するタイミングチャートである。シミュレーション開始時刻T0では、クロック信号CLKに0、入力信号aに不定値X、入力信号bに不定値Xが供給され、レジスタdに不定値Xが設定される。その入力と設定が行われた事により内部信号である、assign宣言された信号Yが不定値Xに、出力信号cが不定値Xになる。シミュレーション時刻T1では、クロック信号CLKに1が供給される。シミュレーション時刻T2では、入力信号aに0が供給される。シミュレーション時刻T3では、クロック信号CLKに0が供給される。シミュレーション時刻T4では、入力信号bに0が供給される。その入力が行われた事により内部信号である、assign宣言された信号Yの出力が0になる。シミュレーション時刻T5では、クロック信号CLKに1が供給される。その入力が行われた事により内部信号である、レジスタdの出力が0に、出力信号cが0になる。図10は、RTLシミュレーションのダンプファイル6の構成を例示するテーブルである。本実施形態のRTLシミュレーションのダンプファイル6は、検証対象のゲートレベルモデル3のDフリップフロップ回路R6の名前と、値をサンプリングしたシミュレーション時刻と、Dフリップフロップ回路R6に対応する検証対象のRTLレベルモデル1のレジスタdの値を備えている。図8に戻り、ステップS5において、ダンプポイント情報ファイル5を入力し、ゲートシミュレーションを実行し、検証対象のゲートレベルモデル3のフリップフロップが保持している値とシミュレーション時刻をダンプした、ゲートシミュレーションのダンプファイル7を作成する。ステップS5では、RTL記述を論理合成して得られた図7に例示するゲートレベルモデルに対応したシミュレーションを実行する。図11は、ステップS5のゲートシミュレーション工程の動作を例示するタイミングチャートである。シミュレーション開始時刻T0では、クロック信号CLKに0、入力信号aに不定値X、入力信号bに不定値Xが供給され、信号dに不定値Xが設定される。その入力と設定が行われた事により内部信号である、信号eが不定値Xに、信号fが不定値Xに、信号gが不定値Xに、信号hが不定値Xになり、出力信号cが不定値Xになる。シミュレーション時刻T1では、クロック信号CLKに1が供給される。この時Dフリップフロップ回路R6は、信号fの値不定値Xをサンプリングするので、ゲートシミュレーションのダンプファイル7にDフリップフロップ回路R6の名前R6が出力され、サンプリングした時刻T1が出力され、Dフリップフロップ回路R6が保持している値である不定値Xが出力される。また、RTLシミュレーションのダンプファイル6にもDフリップフロップ回路R6の名前R6が出力され、サンプリングした時刻T1が出力され、Dフリップフロップ回路R6に対応するRTLレベルモデル1のレジスタdの値不定値Xが出力される。シミュレーション時刻T2では、入力信号aに0が供給される。シミュレーション時刻T3では、クロック信号CLKに0が供給される。シミュレーション時刻T4では、入力信号bに0が供給される。その入力と設定が行われた事により内部信号である、信号gが1になる。シミュレーション時刻T5では、クロック信号CLKに1が供給される。シミュレーション時刻T5の時もDフリップフロップ回路R6は、信号fの値不定値Xをサンプリングするので、ゲートシミュレーションのダンプファイル7にDフリップフロップ回路の名前R6が出力され、サンプリングした時刻T5が出力され、Dフリップフロップ回路R6が保持している値である値不定値Xが出力される。またRTLシミュレーションのダンプファイル6にもDフリップフロップ回路R6の名前R6が出力され、サンプリングした時刻T5が出力され、Dフリップフロップ回路R6に対応するRTLレベルモデル1のレジスタdの値0が出力される。図12は、ゲートシミュレーションのダンプファイル7の構成を例示するテーブルである。本実施形態のゲートシミュレーションのダンプファイル7は、ゲートレベルモデル3のDフリップフロップ回路R6の名前と、値をサンプリングしたシミュレーション時刻と、Dフリップフロップ回路R6の値を備えている。図8に戻り、ステップS6において、RTLシミュレーションのダンプファイル6とゲートシミュレーションのダンプファイル7を比較する。不一致が在った場合は、処理はステップS7に進む。不一致が無かった場合は、処理はステップS10に進む。ステップS7において、ゲートシミュレーションのダンプファイル7のフリップフロップの値が不定状態で、且つ、RTLシミュレーションのダンプファイル6の対応する同時刻、同フリップフロップの値が不定状態でない場合に、ゲートシミュレーションのダンプファイル7およびRTLシミュレーションのダンプファイル6に格納されているフリップフロップの名前識別子および時間を用いて、不一致ポイントファイル8を作成する。図13は、不一致ポイントファイル8の構成を例示するテーブルである。不一致ポイントファイル8は、ゲートレベルモデル3のDフリップフロップ回路R6の名前と、値をサンプリングしたシミュレーション時刻と、Dフリップフロップ回路R6の値と、Dフリップフロップ回路R6に対応するRTLレベルモデル1のレジスタdの値とを備えている。不一致ポイントファイル8には、Dフリップフロップ回路R6の値が不定値X状態で、RTLレベルモデル1のレジスタdの値が0であるシミュレーション時刻T5のみであることが示されている。図8に戻り、ステップS8において、不一致ポイントファイル8に基づいて、シミュレーション時刻T5から最小シミュレーション時間の間だけ、強制的に検証対象のゲートレベルモデル3内のフリップフロップが保持している値を、RTLレベルモデル1内の対応する同時刻、同フリップフロップが保持している値に強制代入するために、アサーション記述であるForceファイル9を作成する。ステップS9において、検証対象のゲートレベルモデル3に、Forceファイル9を加えてシミュレーションを実行する。その実行結果を不定伝播の無いシミュレーション結果として、論理シミュレーション結果ファイル10を生成する。図14は、ステップS9におけるゲートレベルシミュレーション工程の動作を例示するタイミングチャートである。シミュレーション開始時刻T0では、クロック信号CLKに0、入力信号aに不定値X、入力信号bに不定値Xが供給され、R6の出力dに不定値Xが設定される。その入力と設定が行われた事により、内部信号である信号eが、不定値Xに、信号fが、不定値Xに、信号gが、不定値Xに、信号hが、不定値Xになり、出力信号cが不定値Xになる。シミュレーション時刻T1では、クロック信号CLKに1が供給される。シミュレーション時刻T2では、入力信号aに0が供給される。シミュレーション時刻T3では、クロック信号CLKに0が供給される。シミュレーション時刻T4では、入力信号bに0が供給される。その入力と設定が行われた事により内部信号である、信号gが1になる。シミュレーション時刻T5では、クロック信号CLKに1が供給され、Dフリップフロップ回路R6の保持している値に0が強制代入され、信号dに0が設定される。その入力と強制代入が行われた事により内部信号である、信号eが0に、信号fが0に、信号hが1になり、出力信号cが0になる。図8に戻り、ステップS10において、上述のステップS6での判断の結果、RTLシミュレーションのダンプファイル6とゲートシミュレーションのダンプファイル7との不一致が無かった場合は、検証対象のゲートレベルモデル3を入力としてシミュレーション実行し、不定伝播の無いシミュレーション結果を示す論理シミュレーション結果ファイル10を作成する。上述してきたように、本実施形態の論理シミュレーションシステム85は、ゲートレベルモデルに含まれるフリップフロップが保持している値が不定で、対応するRTLレベルモデルの保持している値が不定で無いことを検出する。そして、その検出したゲートレベルモデルの出力不一致フリップフロップに対し、強制的にRTLレベルモデルのフリップフロップが保持している値を代入する。本実施形態の論理シミュレーションシステム85は、このような構成動作に基づいて、3状態0、1、不定値Xの入力信号の論理計算を行っている。その結果、不定伝播の無いシミュレーション結果を作成することが可能となる。[比較例]以下に、本願発明の作用効果について、上述の特許文献に記載された技術との比較に基づいて説明を行う。上述した特許文献に記載された技術では、4状態0、1、不定値X、不定値~Xの入力信号の論理計算を行うのに加え、複数の入力信号が不定値X状態の場合、対象の信号線同士の片方を反転させて論理一致を計算する必要がある。その為、一致比較を行う信号の伝播経路上の信号と論理を記憶しておき、計算時に呼び出す必要がある。したがって従来の3状態0、1、不定値Xの入力信号の論理計算を行うのみの場合に比べ、記憶装置への書き込み、信号の演算一致比較回数が増える。以下に、特許文献1に記載の技術の論理シミュレーション時間について説明を行う。特許文献1に記載の技術における論理シミュレーション時間は、下記1式に基づいて算出することができる。論理シミュレーション時間=論理計算ステップ数×1ステップ当たりの時間...1ここで、論理シミュレーション時間とは、不定伝播の無いシミュレーション結果を得る為に行った論理シミュレーションの総実行時間である。また、論理計算ステップ数とは、論理演算器が不定伝播の無いシミュレーション結果を得る論理シミュレーションで実行した総命令数である。また1ステップ当たりの時間とは、論理演算器が1命令実行するのに必要な時間である。その論理計算ステップ数は、以下の2式によって算出される。論理計算ステップ数=4状態の論理計算回数×1回の論理計算当たりのステップ数一致比較回数×1回の一致比較回数当たりのステップ数書き込み回数×1回の書き込み回数当たりのステップ数...24状態の論理計算回数とは、論理演算器が不定伝播の無いシミュレーション結果を得る論理シミュレーションで実行した総命令数の内の、4状態の論理計算の為に実行された命令数である。一致比較回数とは、論理演算器が不定伝播の無いシミュレーション結果を得る論理シミュレーションで実行した総命令数の内の、値が不定値Xの信号同士の論理一致を判定する為に実行された命令数である。書き込み回数とは、論理演算器が不定伝播の無いシミュレーション結果を得る論理シミュレーションで実行した総命令数の内の、値が不定値Xの信号の論理情報を記憶する為に実行された命令数である。ここで、本実施形態の論理シミュレーション時間について説明を行う。本実施形態では、3状態0、1、不定値Xの入力信号の論理計算を行うのみで良い。なお、本実施形態では、RTLレベルモデルの論理素子も含めて論理計算を行うので、ゲートレベルモデルの論理計算を行うのみの場合に比べ、論理計算が実行される素子が増える。本実施形態の論理シミュレーション時間は、以下の式によって示される。論理シミュレーション時間=論理計算ステップ数×1ステップ当たりの時間...3論理計算ステップ数=3状態の論理計算回数×1回の論理計算当たりのステップ数...43状態の論理計算回数とは、論理演算器が不定伝播の無いシミュレーション結果を得る論理シミュレーションで実行した総命令数の内の、3状態の論理計算の為に実行された命令数である。3状態の論理計算回数=イベントドリブンで実行されるゲートレベルモデルの論理計算回数×シミュレーション実行回数イベントドリブンで実行されるRTLレベルモデルの論理計算回数...5以下に、上述の式に基づいた論理シミュレーション時間の算出について説明を行う。以下では、図2または図7のゲートレベルモデルに対応した論理シミュレーションに要する時間について説明を行う。ここで、シミュレーション開始から出力信号Cが0になるまで、1回の論理計算当たりのステップ数、1回の一致比較回数当たりのステップ数、1回の書き込み回数当たりのステップ数、および、1ステップ当たりの時間が、下記のようになるものとする。1回の論理計算当たりのステップ数=11回の一致比較回数当たりのステップ数=11回の書き込み回数当たりのステップ数=11ステップ当たりの時間=10[ns]4状態、3状態両方の論理計算はともに、2×2[bit]の計算なので1回の論理計算当たりのステップ数は同じになる。図2のゲートレベルモデルを、特許文献1に記載の技術でシミュレーションした時は、最初に入力信号aと入力信号bの値を不定値Xにし、クロック信号CLKを0にし、Dフリップフロップ回路R6の保持している値を不定値Xにし、信号dの値を不定値Xにする為に、論理計算を5回行う。このとき、入力信号aと入力信号bと信号dが供給されているNOT回路R2とAND回路R1とAND回路R3とOR回路R5は、入力が変化している。各入力が変化しているので、NOT回路R2とAND回路R1とAND回路R3とOR回路R5の出力である出力信号cと信号eと信号fと信号gを更新する為に、4回論理計算をする。また、信号gが変化したので、信号gが供給されているAND回路R1で論理計算を1回する。加えて、出力が不定値Xで複数の入力が不定値XのAND回路R1とAND回路R3とOR回路R5で、片方の入力ともう一方の入力の論理が反転関係である事を検出する為に、11回一致比較を行う。また、一致比較を行う為に、不定値X状態の信号、出力信号cと信号eと信号fと信号gと信号hの論理を追加情報として記憶装置に37回に分けて書き込む。次に入力信号aの値を0にする論理計算を1回行う。その後、入力信号aが変化して影響を受けるOR回路R5で論理計算を1回行う。そして、信号fの論理を追加情報として記憶装置に13回に分けて書き込む。次に入力信号bの値を0にする論理計算を1回行う。その後、入力信号bが変化して影響を受けるAND回路R1とNOT回路R2とAND回路R3とNOT回路R4とOR回路R5で論理計算を6回行う。また、AND回路R3で一致比較を3回行う。そして、出力信号cと信号eと信号fと信号gと信号hの論理を追加情報として記憶装置に10回に分けて書き込む。次にクロック信号CLKの値を1にする論理計算を1回行う。その後、クロック信号CLKが変化して影響を受けるAND回路R1とAND回路R3とNOT回路R4とDフリップフロップ回路R6で論理計算を5回行う。そして、出力信号cと信号hの論理を追加情報として記憶装置に2回に分けて書き込む。上述のように、図2のゲートレベルモデルをシミュレーションした時は、論理計算が25回、一致比較が14回、書き込みが62回行われる。図2のゲートレベルモデルを特許文献1に記載の技術でシミュレーションした時の論理計算ステップ数は、2式から、101ステップになる。101論理計算ステップ数=254状態の論理計算回数×11回の論理計算当たりのステップ数14一致比較回数×11回の一致比較回数当たりのステップ数62書き込み回数×11回の書き込み回数当たりのステップ数したがって、特許文献1に記載の技術で必要な計算時間は、上述の1式から、1010=101×10[ns]となる。本実施形態の論理シミュレーションシステム85において、合成制約情報ファイル2とゲートレベルモデル3とに基づいてシミュレーションする時は、2回シミュレーションを行う。1回目のシミュレーションでは、最初に入力信号aと入力信号bの値を不定値Xにし、クロック信号CLKを0にし、Dフリップフロップ回路R6の保持している値を不定値Xにし、信号dの値を不定値Xにする為に論理計算を5回行う。加えてRTLレベルモデルのレジスタdの値を不定値Xにする為に論理計算を1回行う。次に入力信号aと入力信号bと信号dが供給されているNOT回路R2とAND回路R1とAND回路R3とOR回路R5は、入力が変化したので、NOT回路R2とAND回路R1とAND回路R3とOR回路R5の出力である出力信号cと信号eと信号fと信号gを更新する為に4回論理計算をするまた、信号gが変化したので、信号gが供給されているAND回路R1で論理計算を1回する。加えてRTLレベルモデルのassign宣言された信号Y、assign宣言された信号cで論理計算を2回行う。次に、入力信号aの値を0にする論理計算を1回行う。その後、入力信号aが変化して影響を受けるOR回路R5で論理計算を1回行う。加えてRTLレベルモデルのassign宣言された信号Yで論理計算を1回行う。次に、入力信号bの値を0にする論理計算を1回行う。その後、入力信号bが変化して影響を受けるAND回路R1とNOT回路R2とAND回路R3とNOT回路R4で論理計算を4回行う。加えてRTLレベルモデルのassign宣言された信号Y、assign宣言された信号cで論理計算を2回行う。次に、クロック信号CLKの値を1にする論理計算を1回行う。その後、クロック信号CLKが変化して影響を受けるAND回路R1とAND回路R3とNOT回路R4とDフリップフロップ回路R6で論理計算を5回行う。加えてRTLレベルモデルのレジスタd、assign宣言された信号Y、assign宣言された信号cで論理計算を3回行う。また、Dフリップフロップ回路R6の保持している値と、RTLレベルモデルのレジスタdの値をダンプする論理計算を1回行う。2回目のシミュレーションでは、最初に入力信号aと入力信号bの値を不定値Xにし、クロック信号CLKを0にし、Dフリップフロップ回路R6の保持している値を不定値Xにし、信号dの値を不定値Xにする論理計算を5回行う。このとき、入力信号aと入力信号bと信号dが供給されているNOT回路R2とAND回路R1とAND回路R3とOR回路R5は、入力が変化している。各入力が変化したので、NOT回路R2とAND回路R1とAND回路R3とOR回路R5の出力である出力信号cと信号eと信号fと信号gを更新する為に、4回論理計算をする。また、信号gが変化したので、信号gが供給されているAND回路R1で論理計算を1回する。次に、入力信号aの値を0にする論理計算を1回行う。その後、入力信号aが変化して影響を受けるOR回路R5で論理計算を1回行う。次に、入力信号bの値を0にする論理計算を1回行う。その後、入力信号bが変化して影響を受けるAND回路R1とNOT回路R2とAND回路R3とNOT回路R4で論理計算を4回行う。次に、クロック信号CLKの値を1にする論理計算を1回行う。その後、クロック信号CLKが変化して影響を受けるAND回路R1とAND回路R3とNOT回路R4とDフリップフロップ回路R6で論理計算を5回行う。加えてR6の保持している値に0を強制代入する論理計算を1回と強制代入を停止する論理計算を1回行う。図7のゲートレベルモデルと、図7のゲートレベルモデルと論理等価のRTLレベルモデルを、本実施形態の論理シミュレーションシステム85でシミュレーションした時は、1回目のシミュレーション中にイベントドリブンで実行されるゲートレベルモデルの論理計算回数は23回である。2回目のシミュレーション中にイベントドリブンで実行されるゲートレベルモデルの論理計算回数も23回である。1回目と2回目のシミュレーション中にイベントドリブンで実行されるRTLレベルモデルの論理計算回数は12回である。したがって、本実施形態のシミュレーションした時のステップ数は、4式、5式から、58ステップになる。58論理計算ステップ数=583状態の論理計算回数×11回の論理計算当たりのステップ数583状態の論理計算回数=23イベントドリブンで実行されるゲートレベルモデルの論理計算回数×2シミュレーション実行回数12イベントドリブンで実行されるRTLレベルモデルの論理計算回数よって、本実施形態で必要な計算時間は、3式から、580=58×10[ns]となる。この比較例に示されるように、本実施形態の論理シミュレーションシステム85に要するシミュレーション時間は、特許文献1に記載の技術と比較して、57[]≒580÷1010程度の時間短縮になる。上述した式からわかる通り、不定値X状態が供給されている論理素子がある場合、本実施形態の論理シミュレーションシステム85は、論理計算の回数が少なくなって、論理計算に掛かる時間を減らすことができる。その為、不定伝播の無い論理シミュレーションに必要な時間を削減する効果がある。[第2実施形態]以下に、本願発明の第2実施形態について説明を行う。その第2実施形態は、RTLレベルモデル1とゲートレベルモデル3とのフリップフロップの値を比較する処理と、ゲートレベルモデルのフリップフロップが保持している値を、対応するRTLレベルモデルのフリップフロップが保持している値と強制的に同じにする処理とを、同じシミュレーションで行う。その為、1回の論理計算のみのシミュレーションで、不定伝播の無いシミュレーション結果を得ることが可能となっている。それによって、シミュレーション時間を削減する事が出来る。図15は、第2実施形態のシミュレーションツール38の構成を例示するブロック図である。第2実施形態のシミュレーションツール38は、RTLシミュレーション部42と、ゲートシミュレーション部43と、アサーション記述生成部51と、フリップフロップ値比較部52と、Force処理部53とを備えている。RTLシミュレーション部42とゲートシミュレーション部43は、第1実施形態と同様の構成動作を備えている。アサーション記述生成部51は、フリップフロップが保持している値をチェックするためのアサーション記述を生成する機能とフリップフロップ値を代入するためのアサーション記述を生成する機能を備えている。そのアサーション記述生成部51には、RTLレベルモデルとゲートレベルモデルのマッチング情報であるマッチング情報ファイル4が供給される。上述したようにアサーション記述生成部51には、フリップフロップが保持している値をチェックするためのアサーション記述を生成する機能とフリップフロップ値を代入するためのアサーション記述を生成する機能が含まれている。フリップフロップが保持している値をチェックするアサーション記述を生成する機能は、マッチング情報ファイル4に基づいて、検証対象のRTLレベルモデル1と検証対象のゲートレベルモデル3のフリップフロップの値を、ゲートレベルモデル3のフリップフロップが値をサンプリングするタイミングでチェックするアサーション記述を生成する。フリップフロップ値比較部52は、そのアサーション記述に基づいて、ゲートレベルモデル、RTLレベルモデルのフリップフロップの値の比較を実行する。フリップフロップ値を代入するアサーション記述を生成する機能は、ゲートレベルモデル、RTLレベルモデルのフリップフロップの値を比較した比較結果に基づいて、検証対象のゲートレベルモデル3のフリップフロップが不定状態で、対応する検証対象のRTLレベルモデル1のフリップフロップが不定状態でない場合を特定するためのアサーション記述を生成する。その場合、Force処理部53は、検証対象のゲートレベルモデル3のフリップフロップに、対応する検証対象のRTLレベルモデル1のフリップフロップの値を強制代入するForce処理を実行する。図16は、本発明の第2実施形態の論理シミュレーション方法を例示するフローチャートである。ステップS11において、第2実施形態のシミュレーションツール38は、検証対象のRTLレベルモデル1と検証対象のゲートレベルモデル3とRTLレベルモデルとゲートレベルモデルのマッチング情報であるマッチング情報ファイル4を入力として受け取る。シミュレーションツール38は、ステップS2の形式検証工程の時に得られるマッチング情報ファイル4を、アサーション記述生成部51に供給する。ステップS12において、検証対象のゲートレベルモデル3のフリップフロップが入力信号の値をサンプリングした直後に、それぞれのフリップフロップが保持している値をチェックするアサーション記述を生成する。ステップS13において、ゲートレベルモデルのフリップフロップが保持している値が不定で、対応するRTLレベルモデルのフリップフロップが保持している値が不定で無い場合を特定するアサーション記述を生成する。ステップS4において、RTLシミュレーションに、検証対象のRTLレベルモデル1を供給し、そのシミュレーション結果をフリップフロップ値比較部52に渡す。ステップS5において、ゲートシミュレーションに、検証対象のゲートレベルモデル3を供給し、そのシミュレーション結果をフリップフロップ値比較部52に渡す。ステップS14において、フリップフロップ値比較部52は、ゲート、RTLのフリップフロップの値比較処理を実行する。その比較結果において、検証対象のゲートレベルモデル3のフリップフロップが不定状態で、対応する検証対象のRTLレベルモデル1のフリップフロップが不定状態でない場合、処理はステップS15に進む。このとき、不一致が無かった場合は、処理はステップSにもどり、その後処理は終了する。ステップS15において、Force処理を実行する。Force処理部53は、その最小シミュレーション時間の間だけ、強制的にゲートレベルモデルのフリップフロップが保持している値を、対応するRTLレベルモデルのフリップフロップが保持している値と同じにする。[比較例]以下に、第2実施形態の比較例について説明を行う。本実施形態で例示したゲートレベルモデルとRTLレベルモデルを、シミュレーションした時のステップ数は上述の4式、5式から、35ステップになる。35論理計算ステップ数=353状態の論理計算回数×11回の論理計算当たりのステップ数353状態の論理計算回数=23イベントドリブンで実行されるゲートレベルモデルの論理計算回数×1シミュレーション実行回数12イベントドリブンで実行されるRTLレベルモデルの論理計算回数よって、第2実施形態で必要な計算時間は、上述の3式から、350=35×10[ns]となる。このように、第2実施形態の論理シミュレーションシステム85は、必要な計算時間が従来と比較して35[]≒350÷1010程度になる。以上、本願発明の実施の形態を具体的に説明した。本願発明は上述の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。また、上述の複数の実施形態は、その構成動作に矛盾が生じない範囲において組み合わせて実施することが可能である。