伝送線路から構成されるメイン線路と、抵抗と伝送線路とが直列接続された回路から構成され、前記メイン線路と並列接続されたサブ線路と、一端が前記メイン線路と前記サブ線路との接続点に接続されたオープンスタブとを含んで構成される高調波処理回路。前記オープンスタブの線路長は、2倍波の波長の1/4以下であることを特徴とする請求項1記載の高調波処理回路。前記メイン線路を構成する伝送線路の線路長は、2倍波の波長の1/4であることを特徴とする請求項1記載の高調波処理回路。前記サブ線路を構成する伝送線路の線路長は、2倍波の波長の1/4であることを特徴とする請求項1記載の高調波処理回路。前記メイン線路の一端は、信号を増幅する半導体と接続され、前記サブ線路を構成する抵抗は、前記サブ線路のうち前記半導体側に配置されていることを特徴とする請求項1記載の高調波処理回路。前記サブ線路のインピーダンスは、前記メイン線路のインピーダンスより高いことを特徴とする請求項1記載の高調波処理回路。前記メイン線路を2つ備え、前記サブ線路を1つ備え、前記オープンスタブを少なくとも2つ備えることを特徴とする請求項1記載の高調波処理回路。前記2つのメイン線路と前記1つのサブ線路は並列に接続されており、前記オープンスタブは、前記メイン線路と前記サブ線路との接続点に接続されていることを特徴とする請求項7記載の高調波処理回路。前記サブ線路のインピーダンスは、前記2つのメイン線路の合成インピーダンスより高いことを特徴とする請求項7記載の高調波処理回路。請求項1から請求項9のいずれか1項に記載の高調波処理回路を装荷したことを特徴とする高周波増幅器。請求項1から請求項9のいずれか1項に記載の高調波処理回路を装荷したことを特徴とする高周波発振器。しかしながら、従来の構成は、オープンスタブ及び伝送線路だけから構成されているため2倍波インピーダンスの周波数特性が大きくなる。図16に従来の2倍波インピーダンスの計算結果を示す。ターゲットとなるインピーダンス範囲に対して、2倍波インピーダンスの周波数特性が大きいことが分かる。このように、2倍波インピーダンスの周波数特性が大きいために、広帯域での2倍波整合を取れず、高効率化できる周波数範囲が狭いという課題があった。この発明は、上記のような課題を解決するためになされたもので、広帯域にて2倍波整合を取れ、高効率化できる周波数範囲が広い高調波処理回路、高周波増幅器及び高周波発振器を提供することを目的とする。この発明に係る高調波処理回路は、伝送線路から構成されるメイン線路と、抵抗と伝送線路とが直列接続された回路から構成され、メイン線路と並列接続されたサブ線路と、一端がメイン線路とサブ線路との接続点に接続されたオープンスタブとを含んで構成されることを特徴とするものである。この発明によれば、サブ線路を構成する抵抗の影響から、中心周波数付近での共振時に反射位相の周波数特性を小さくすることができ、広帯域にて2倍波整合を取れ、高効率化できる周波数範囲が広い高調波処理回路を提供することができる。図1から図14を用いてこの発明の実施の形態について、高調波処理回路、それを用いた高周波増幅器及び高周波発振器について説明する。また、ここでは入力整合回路を例に説明を行っているが本発明は入力整合回路だけでなく、出力整合回路及び段間整合回路等すべての整合回路に適用可能である。なお、各実施の形態を示す図において共通する要素には同一の符号を付し、重複する説明については省略している。実施の形態1図1は、この発明の実施の形態1に係る高調波処理回路9の回路構成図である。図1にて1はFETFieldEffectTransistor:電界効果トランジスタ、9は高調波処理回路を示す。FET1は、入力した高周波信号を増幅する。この実施の形態1では、FETを用いるが、それに限らず、バイポーラトランジスタHBT等入力した高周波信号を増幅する半導体を用いることが可能である。高調波処理回路9は、主としてVHF帯、UHF帯、マイクロ波帯およびミリ波帯で使用される高周波増幅器又は高周波発振器等に装荷され、FET1に対する反射波を最適な位相とする回路である。高調波処理回路9は、具体的には、伝送線路2メイン線路、オープンスタブ3、オープンスタブ4、伝送線路5サブ線路、抵抗6サブ線路、伝送線路7サブ線路、及び伝送線路8から構成されている。伝送線路2の一端は、FET1と接続される。伝送線路2の電気長線路長は、この高調波処理回路9の基本波f0に対する2倍波2f0において約90°となる。伝送線路2のFET1側の端部には、伝送線路5が接続されている。伝送線路5における伝送線路2の反対側には、抵抗6が直列接続している。抵抗6における伝送線路5の反対側には、伝送線路7が直列接続している。伝送線路7における抵抗6の反対側は、伝送線路2におけるFET1と反対側の端部に接続している。これにより、伝送線路2から構成されるメイン線路と、伝送線路5、7及び抵抗6から構成されるサブ線路とが並列接続されることとなる。サブ線路のインピーダンスは、メイン線路のインピーダンスよりも高い。このような構成とすることによって、基本波f0の帯域を広げることができるという効果がある。また、抵抗6が直列接続しているサブ路線のインピーダンスが高いことによって、回路損失を低減することができるという効果がある。伝送線路2と伝送線路7との接続点には、オープンスタブ3が接続され、伝送線路2と伝送線路5との接続点にはオープンスタブ4が接続されている。オープンスタブ3及びオープンスタブ4の電気長路線長は、2f0において90°以下である。抵抗6は、サブ線路中FET1側に配置されている。抵抗6をサブ線路中FET1側に配置する構成としたことにより、後述の図6等に例示するようにインピーダンスが円を描くようになり、インピーダンスの周波数特性を小さくできるという効果がある。この実施の形態1では、高調波処理回路9を入力整合回路に適応した場合を説明しているが、出力整合回路に適用した場合にも抵抗6は、FET1側に配置される。それにより、上記同様の効果を得ることができる。次に、この実施の形態1に係る高調波処理回路9の動作について説明する。図2に、図1の高調波処理回路9の等価回路を示す。図2に示すように、この実施の形態1に係る高調波処理回路9の等価回路は、特性インピーダンスをZ2、Z4とする2つの伝送線路伝送線路Z2及び伝送線路Z4と、特性インピーダンスをZ1、Z3とする2つのオープンスタブオープンスタブZ1及びオープンスタブZ3と、抵抗値をR1とする抵抗抵抗R1と、2つの端子端子A及び端子Bとから構成される。端子Aは、FET1に接続する端子であり、端子Bは、入力側の端子である。伝送線路Z2の2f0における電気長θ2は、約90°であり、伝送線路Z4の2f0における電気長θ4は、約90°である。オープンスタブZ3の2f0における電気長θ3は、90°以下である。オープンスタブZ1の電気長θ1は、伝送線路Z4の電気長θ4よりも小さい。図3を参照し、基本波f0について説明する。オープンスタブZ1の電気長θ1がf0において無視できる程度に小さいとすると、図2に示す等価回路は、図3に示す等価回路のようになる。図3に示す等価回路に抵抗R1に対応する抵抗がないが、これはf0において、信号は、抵抗R1が設置された経路を通らないためである。このように、高調波処理回路9の等価回路は、f0においてローパス型のインピーダンス変成回路とみなすことができるので、f0に対して整合を取ることができる。図4を参照し、2倍波2f0について説明する。伝送線路Z2、Z4をそれぞれコイルコイルL2及びコイルL4及びコンデンサコンデンサC2及びコンデンサC4に変換して、オープンスタブZ1、Z3をコンデンサコンデンサC1及びコンデンサC3に変換すると、図2に示す等価回路は、図4aに示す等価回路のようになる。ここで、抵抗R1が接続されている線路では、2f0においてコンデンサC4よりもコイルL4の影響が大きく、抵抗R1が接続されていない側の線路では、コイルL2よりもコンデンサC2の影響が大きい場合、図4aに示す等価回路は、図4bに示す等価回路のようになる。一般に、端子B側から見たインピーダンスより、コンデンサC1、コンデンサC2及びコンデンサC3を合わせたキャパシタのインピーダンスの方が小さいと考えられるから、図4bに示す等価回路は、図4cに示す等価回路のようになる。以上から、図2に示す等価回路は、2f0においてRLCの直列共振回路抵抗Rt1~コイルLt1~コンデンサCt1とCコンデンサCt0とを並列接続した回路に等価となる。図5は、図4cに示す等価回路のインピーダンスの軌跡のイメージ図である。図4cに示す等価回路のインピーダンスの軌跡を考えると、低周波FLではキャパシタのインピーダンスが大きいため開放側スミスチャートの右側に、Lt1-Ct1の共振する周波数FCでは抵抗Rt1の影響からスミスチャートの内側に、高周波FHではコンデンサCt0のインピーダンスが低くなるため短絡側スミスチャートの左側に移動する。図5に示すように、この実施の形態1に係る高調波処理回路9は、中心周波数付近で共振により円の内側に入るため、従来よりも2f0の反射位相の周波数特性を小さくすることができる。図6は、この実施の形態に係る高調波処理回路9の2倍波インピーダンスの計算結果を示す図である。従来回路と比較して、2倍波インピーダンスの周波数特性反射位相の周波数特性を小さくすることができ、全周波数2f0=5.8-6.8GHzでターゲットとなるインピーダンス範囲にほぼ入っていることが分かる。この実施の形態1に係る高調波処理回路9を適用した高周波増幅器において、周波数に対する効率の変化増減を意味する効率の周波数特性を計算した結果を図7に示す。縦軸のΔPAEは、本回路、従来回路を適用したときの効率と2f0のインピーダンスを50オームとして計算したとき高調波処理なしの場合の効率との差を示している。f0=2.9-3.4GHzの比帯域16パーセントで従来回路に比べて効率を25パーセント改善できていることが分かる。ここで、PAEPower-Added-Efficiencyは、電力付加効率を示し、RF出力電力-RF入力電力/DC電力で定義される。以上より、実施の形態1に係る高調波処理回路9は、伝送線路2から構成されるメイン線路と、抵抗6と伝送線路5、7とが直列接続された回路から構成され、メイン線路と並列接続されたサブ線路と、一端がメイン線路とサブ線路との接続点に接続されたオープンスタブ3、4とを含んで構成される。このため、サブ線路を構成する抵抗6の影響から、中心周波数付近での共振時に反射位相の周波数特性を小さくすることができ、広帯域にて2倍波整合を取れ、高効率化できる周波数範囲が広い高調波処理回路を提供することができる。また、実施の形態1によれば、オープンスタブ3、4の線路長は、2倍波の波長の1/4以下となるように構成した。その為に、高調波処理回路9が広帯域での2倍波整合を取れるようになる。また、実施の形態1によれば、メイン線路を構成する伝送線路2の線路長は、2倍波の波長の1/4となるように構成した。その為に、高調波処理回路9が広帯域での2倍波整合を取れるようになる。また、実施の形態1によれば、サブ線路を構成する伝送線路5、7の線路長は、2倍波の波長の1/4となるように構成した。その為に、高調波処理回路9が広帯域での2倍波整合を取れるようになる。また、実施の形態1によれば、メイン線路の一端は、信号を増幅するFET1と接続され、サブ線路を構成する抵抗は、サブ線路のうちFET1側に配置されるように構成した。その為に、反射位相の周波数特性を小さくすることができるため、高調波処理回路9が広帯域での2倍波整合を取れるようになる。また、実施の形態1によれば、サブ線路のインピーダンスは、メイン線路のインピーダンスより高くなるように構成した。その為に、基本波f0の帯域を広げることができるようになる。また、抵抗6が接続されているサブ路線のインピーダンスが高いことによって、回路損失を低減できるようになる。次に、この実施の形態1の別の実施の形態について説明する。図8は、この発明の別の実施の形態に係る高調波処理回路9の回路構成図である。この図8に示すように、別の実施の形態に係る高調波処理回路9におけるオープンスタブ3の一端は伝送線路5に、オープンスタブ4の一端は伝送線路7にそれぞれ接続している。その他の構成については上記図1で説明した構成と同様である。図9は、この発明の更に別の実施の形態に係る高調波処理回路9の回路構成図である。この図9に示すように、伝送線路5は、FET1と接続している。伝送線路8は、伝送線路7と接続している。その他の構成については上記図8で説明した構成と同様である。図8及び図9にて示した構成でも上記図1で示した構成と同様の効果が得られる。実施の形態2.上記実施の形態1では、伝送線路2が1個である実施の形態について説明したが、伝送線路2は2個あってもよい。以下、実施の形態2では、伝送線路2が2個ある場合について説明する。図10は、この実施の形態2に係る高調波処理回路9の回路構成図である。この図10にて1はFET、9は高調波処理回路を示す。この図10に示すように、この実施の形態2に係る高調波処理回路9は、伝送線路2、オープンスタブ3、オープンスタブ4、伝送線路5、抵抗6、伝送線路7及び伝送線路8を備える。この実施の形態2に係る高調波処理回路9は、伝送線路7を中心として上下に2本の伝送線路2を備える。伝送線路2と伝送線路7との接続点には、オープンスタブ3及びオープンスタブ4が接続されている。この実施の形態2に係る高調波処理回路9は、抵抗を接続してないメイン線路の対称性を高めるレイアウトにしている。また、オープンスタブ3、4についても対称性を高めるため上下に設けている。このようにメイン線路を2本並列に設ける構成とすることにより、線路のインピーダンスを下げることができ、設計においてインピーダンスの選択幅を広げることができる。また、メイン線路を対称に配置することにより、f0に対する電気的な対称性も向上させることができる。これによりトランジスタFET1のアンバランス動作による特性劣化を避けることができる。この構成においても、その等価回路は図2に示す回路のようになるため、実施の形態1と同様の効果を得られる。次に、この実施の形態2における別の実施の形態について説明する。図11は、この実施の形態2における別の実施の形態に係る高調波処理回路9の回路構成図である。この図で示すように、高調波処理回路9は、オープンスタブ3及びオープンスタブ4を各1個ずつ備えてもよい。図12は、この実施の形態2における更に別の実施の形態に係る高調波処理回路9の回路構成図である。この図で示すように、高調波処理回路9は、オープンスタブ3及びオープンスタブ4を、上側及び下側に備えてもよい。図12にて示した構造としても上記図10で示した構造と同様の効果が得られる。以上から、実施の形態2に係る高調波処理回路9は、メイン線路を2つ備え、サブ線路を1つ備え、オープンスタブを少なくとも2つ備えるように構成した。そのため、上記実施の形態1で説明した効果に加え、線路のインピーダンスを下げることができ、設計においてインピーダンスの選択幅を広げることができ、また、メイン線路を対称に配置することにより、f0に対する電気的な対称性も向上させることができ、これによりトランジスタFET1のアンバランス動作による特性劣化を避けることができる高調波処理回路9を提供することができる。また、実施の形態2によれば、2つのメイン線路と1つのサブ線路は並列に接続されており、オープンスタブ3、4は、メイン線路とサブ線路との接続点に接続されるように構成した。その為、高調波処理回路9は、広帯域での2倍波整合を取れるようになる。また、実施の形態2によれば、サブ線路のインピーダンスは、2つのメイン線路の合成インピーダンスより高くなるように構成した。その為、基本波f0の帯域を広げることができる。また、抵抗6が接続されているサブ路線のインピーダンスが高いことによって、回路損失を低減することができる。実施の形態3上記実施の形態1及び実施の形態2において、この発明の高調波処理回路9について説明したが、以下、実施の形態3では、入力整合回路として高調波処理回路9を装荷した高周波増幅器30について説明する。図13は、この実施の形態3に係る高周波増幅器30の回路構成図である。この図13で示すように、高周波増幅器30は、FET1a~1d、高調波処理回路9a~9d、分波回路10、入力端子11、合波回路12及び出力端子13を備える。この図13では、出力整合回路を省略している。上記実施の形態1及び実施の形態2で説明したいずれかの高調波処理回路9を出力整合回路として用いてもよい。FET1a~1dは、実施の形態1において説明したFET1と同様である。高調波処理回路9a~9dは、実施の形態1及び実施の形態2にて説明したいずれかの高調波処理回路9である。この実施の形態3においては、FET1を4個、高調波処理回路9を4個備える例を示すが、FET1及び高調波処理回路9の数は、両方が同じ数であれば特に限定はない。分波回路10は、入力端子11と接続され、入力信号を分波する。合波回路12は、出力端子13と接続され、出力信号を合波電力合成する。この構成においても実施の形態1と同様の効果を有する。さらに、この実施の形態3では、FET1から出力された電力を合成できるので、より高出力な高周波増幅器を得ることができる。なお、ここでは例として4合成の場合を示したが、高調波回路9はN合成のものに対して適用可能である。以上より、実施の形態3に係る高周波増幅器30は、上記実施の形態1及び実施の形態2で説明したいずれかの高調波処理回路9を装荷して構成される。その為、広帯域にて2倍波整合を取れ、高効率化できる周波数範囲が広い高周波増幅器を提供することができる。実施の形態4上記実施の形態1及び実施の形態2において、この発明の高調波処理回路9について説明したが、以下、実施の形態4では、入力側の整合回路として高調波処理回路9を装荷した高周波発振器40について説明する。図14に示すようにこの実施の形態4に係る高周波発振器40は、帰還線路15、キャパシタ16、出力端子20及び増幅器部21を備える。帰還線路15は、後述の増幅器部21からの出力を入力し、帰還線路15の出力は再び増幅器部21へ入力される。キャパシタ16は、帰還線路15と直列に接続されている。増幅器部21は、具体的には、FET1、高調波処理回路9、伝送線路14、伝送線路17、オープンスタブ18及び伝送線路19を備える。FET1は、上記実施の形態1で説明したものと同様である。高調波処理回路9は、上記実施の形態1及び実施の形態2で説明したいずれかの高調波処理回路9である。次に動作について説明する。まず、f0における動作について説明する。高周波増幅器部21から出力されたf0の信号は、その一部がキャパシタ16を介して帰還線路15を通り増幅器部21に入力される。その入力された信号は増幅器部21で増幅され、上記同様に帰還線路15を通って増幅器部21に入力され、増幅される。この動きを繰り返すことにより、高周波発振器40はf0で発振する。発振している間、高周波増幅器40は飽和動作していると考えられ、f0だけでなく2f0等の高調波も出力されている。次に、2f0における動作について説明する。発振時にFET1で生じた2f0は、入力側は高調波処理回路9で反射され、出力側はオープンスタブ18で反射されるため、出力端子20には出力されず、高調波における電力損失は生じない。高調波処理回路9の動作は、実施の形態1で説明した動作と同様である。このように、入出力側で適切に高調波処理を行うことにより、増幅器部21の効率を高めることができ、その増幅器部21を用いた高周波発振器40の効率も高めることができる。高周波発振器40では上述した高調波処理回路9を適用しているため、2f0のインピーダンスの周波数特性を小さくすることができ、広帯域に高効率な特性を得ることができる。以上より、実施の形態4に係る高周波発振器は、上記実施の形態1及び実施の形態2で説明したいずれかの高調波処理回路9を装荷して構成される。その為、広帯域での2倍波整合を取れ、高効率化できる周波数範囲が広い高周波増幅器を提供することができる。なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。