"出力電圧信号を分圧する複数の分圧抵抗と、基準電圧信号を発生する基準電圧源と、前記基準電圧信号が非反転入力端子に入力され、分圧された前記出力電圧信号が反転入力端子に入力されていると共に、フィードバック抵抗を介して出力端子が前記反転入力端子に接続されている演算増幅器と、前記演算増幅器の前記出力端子から前記フィードバック抵抗へ流れるフィードバック電流によって発生する前記演算増幅器の前記出力端子の信号誤差を補正する出力電圧誤差補正回路と、を有することを特徴とするスイッチング電源回路。前記演算増幅器の前記出力端子の信号誤差は、前記フィードバック電流が、更に前記複数の分圧抵抗のいずれかに流れることで発生することを特徴とする請求項1に記載のスイッチング電源回路。前記出力電圧誤差補正回路は、前記複数の分圧抵抗が前記フィードバック抵抗に接続されているノードの電圧から、前記演算増幅器の前記出力端子と前記反転入力端子との電圧差、または、前記演算増幅器の前記出力端子と前記非反転入力端子との電圧差を減算して引込電圧源を生成する電圧源生成手段と、前記演算増幅器の反転入力端子が接続されているノードから、前記引込電圧源に接続された補正抵抗によって、前記フィードバック電流と等しい電流を引き込む電流引込手段と、を備えたことを特徴とする請求項2に記載のスイッチング電源回路。前記電圧源生成手段は、前記演算増幅器の前記出力端子の電圧から、前記反転入力端子の電圧、または、前記非反転入力端子の電圧を減算する第1の減算器と、前記演算増幅器の反転入力端子が接続されているノードの電圧から、前記第1の減算器の出力信号を減算する第2の減算器と、を有することを特徴とする請求項3に記載のスイッチング電源回路。前記出力電圧誤差補正回路は、前記フィードバック電流を検出し、前記演算増幅器の反転入力端子が接続されているノードから、前記フィードバック電流と等しい電流を引き込むことを特徴とする請求項2に記載のスイッチング電源回路。前記出力電圧誤差補正回路は、前記演算増幅器の前記出力端子と前記反転入力端子との電圧差に基いて、前記フィードバック電流を検出することを特徴とする請求項5に記載のスイッチング電源回路。前記出力電圧誤差補正回路は、前記フィードバック抵抗の両端の電圧差に基いて、前記演算増幅器の反転入力端子が接続されているノードから、前記フィードバック電流と等しい電流を引き込み、前記フィードバック電流が前記複数の分圧抵抗のいずれかに流れることを抑止することを特徴とする請求項5または請求項6に記載のスイッチング電源回路。前記出力電圧誤差補正回路は、前記フィードバック抵抗の両端の電圧差信号を生成し、前記反転入力端子の信号から前記電圧差信号を減算した信号を生成し、前記減算した信号を前記フィードバック抵抗と同一の抵抗値を具えた補正抵抗を介して、前記演算増幅器の反転入力端子が接続されているノードから、前記フィードバック電流と等しい電流を引き込むことを特徴とする請求項5ないし請求項7のいずれか1項に記載のスイッチング電源回路。前記出力電圧誤差補正回路は、前記出力端子と前記反転入力端子との電圧差信号を生成し、前記反転入力端子の信号から前記電圧差信号を減算した信号を生成し、前記減算した信号を前記フィードバック抵抗と同一の抵抗値を具えた補正抵抗を介して、前記演算増幅器の反転入力端子が接続されているノードから、前記フィードバック電流と等しい電流を引き込むことを特徴とする請求項5ないし請求項7のいずれか1項に記載のスイッチング電源回路。前記出力電圧誤差補正回路は、前記演算増幅器の前記出力端子と前記非反転入力端子の電圧差に基いて前記フィードバック電流を検出し、前記演算増幅器の反転入力端子が接続されているノードから、前記フィードバック電流と等しい電流を引き込むことを特徴とする請求項2に記載のスイッチング電源回路。前記出力電圧誤差補正回路は、前記演算増幅器の反転入力端子が接続されているノードから、前記フィードバック電流と等しい電流を引き込み、前記フィードバック電流が前記複数の分圧抵抗のいずれかに流れることを抑止することを特徴とする請求項10に記載のスイッチング電源回路。前記出力電圧誤差補正回路は、前記出力端子と前記非反転入力端子との電圧差信号を生成し、前記非反転入力端子の信号から前記電圧差信号を減算した信号を生成し、前記減算した信号を前記フィードバック抵抗と同一の抵抗値を具えた補正抵抗を介して、前記演算増幅器の反転入力端子が接続されているノードから、前記フィードバック電流と等しい電流を引き込むことを特徴とする請求項10または請求項11に記載のスイッチング電源回路。請求項3ないし請求項12のいずれか1項に記載のスイッチング電源回路は、DC-DCコンバータ回路を具えると共に、所定の応答時間のフィードバック制御を行い、前記出力電圧誤差補正回路は、前記スイッチング電源回路よりも遅い応答時間で制御を行うことを特徴とするスイッチング電源回路。前記DC-DCコンバータ回路は、フライバック方式であることを特徴とする請求項13に記載のスイッチング電源回路。特許文献1の発明は、起動時の出力電圧の緩やかな立ち上がりには有効である。しかし、通常動作時に於けるエラーアンプの出力信号の誤差を小さくすることには何ら有効ではない。非特許文献1の発明は、エラー電圧Verの誤差を小さくすることには有効である。しかし、ゲインGを大きくすると、エラーアンプ44図10のフィードバック系の位相余裕度が小さくなり、スイッチング電源回路40図10のフィードバック制御が発振する虞がある。そこで、本発明は、ゲインを大きくすることなく、出力電圧誤差を抑制可能なスイッチング電源回路を提供することを課題とする。前記課題を解決し、本発明の目的を達成するために、以下のように構成した。前記した課題を解決するため、請求項1に記載の発明は、出力電圧信号を分圧する複数の分圧抵抗と、基準電圧信号を発生する基準電圧源と、前記基準電圧信号が非反転入力端子に入力され、分圧された前記出力電圧信号が反転入力端子に入力されていると共に、フィードバック抵抗を介して出力端子が前記反転入力端子に接続されている演算増幅器と、前記演算増幅器の前記出力端子から前記フィードバック抵抗へ流れるフィードバック電流によって発生する前記演算増幅器の前記出力端子の信号誤差を補正する出力電圧誤差補正回路と、を有することを特徴とするスイッチング電源回路とした。このようにすることで、本発明に係るスイッチング電源回路によれば、ゲインを大きくすることなく、出力電圧誤差を抑制できる。また、請求項2に記載の発明は、前記演算増幅器の前記出力端子の信号誤差は、前記フィードバック電流が、更に前記複数の分圧抵抗のいずれかに流れることで発生することを特徴とする請求項1に記載のスイッチング電源回路とした。このようにすることで、本発明に係るスイッチング電源回路によれば、このフィードバック電流が分圧抵抗に流れることで発生する出力電圧誤差を補正できる。また、請求項3に記載の発明は、前記出力電圧誤差補正回路は、前記複数の分圧抵抗が前記フィードバック抵抗に接続されているノードの電圧から、前記演算増幅器の前記出力端子と前記反転入力端子との電圧差、または、前記演算増幅器の前記出力端子と前記非反転入力端子との電圧差を減算して引込電圧源を生成する電圧源生成手段と、前記演算増幅器の反転入力端子が接続されているノードから、前記引込電圧源に接続された補正抵抗によって、前記フィードバック電流と等しい電流を引き込む電流引込手段と、を備えたことを特徴とする請求項2に記載のスイッチング電源回路とした。このようにすることで、本発明に係るスイッチング電源回路によれば、引込電圧源を生成する電圧源生成手段と、このフィードバック電流と等しい電流を引き込む電流引込手段により、フィードバック電流が分圧抵抗に流れることを抑止できる。また、請求項4に記載の発明は、前記電圧源生成手段は、前記演算増幅器の前記出力端子の電圧から、前記反転入力端子の電圧、または、前記非反転入力端子の電圧を減算する第1の減算器と、前記演算増幅器の反転入力端子が接続されているノードの電圧から、前記第1の減算器の出力信号を減算する第2の減算器と、を有することを特徴とする請求項3に記載のスイッチング電源回路とした。このようにすることで、本発明に係るスイッチング電源回路によれば、電流源生成手段は、第1の減算器と第2の減算器とを有することを明確化できる。また、請求項5に記載の発明は、前記出力電圧誤差補正回路は、前記フィードバック電流を検出し、前記演算増幅器の反転入力端子が接続されているノードから、前記フィードバック電流と等しい電流を引き込むことを特徴とする請求項2に記載のスイッチング電源回路とした。このようにすることで、本発明に係るスイッチング電源回路によれば、このフィードバック電流と等しい電流を引き込むことにより、フィードバック電流が分圧抵抗に流れることを抑止ができる。また、請求項6に記載の発明は、前記出力電圧誤差補正回路は、前記演算増幅器の前記出力端子と前記反転入力端子との電圧差に基いて、前記フィードバック電流を検出することを特徴とする請求項5に記載のスイッチング電源回路とした。このようにすることで、本発明に係るスイッチング電源回路によれば、フィードバック電流を検出する手段を明確化できる。また、請求項7に記載の発明は、前記出力電圧誤差補正回路は、前記フィードバック抵抗の両端の電圧差に基いて、前記演算増幅器の反転入力端子が接続されているノードから、前記フィードバック電流と等しい電流を引き込み、前記フィードバック電流が前記複数の分圧抵抗のいずれかに流れることを抑止することを特徴とする請求項5または請求項6に記載のスイッチング電源回路とした。このようにすることで、本発明に係るスイッチング電源回路によれば、フィードバック抵抗の両端の電圧差に基いて、演算増幅器の反転入力端子が接続されているノードから、フィードバック電流と等しい電流を引き込むため、誤差を補正できる。また、請求項8に記載の発明は、前記出力電圧誤差補正回路は、前記フィードバック抵抗の両端の電圧差信号を生成し、前記反転入力端子の信号から前記電圧差信号を減算した信号を生成し、前記減算した信号を前記フィードバック抵抗と同一の抵抗値を具えた補正抵抗を介して、前記演算増幅器の反転入力端子が接続されているノードから、前記フィードバック電流と等しい電流を引き込むことを特徴とする請求項5ないし請求項7のいずれか1項に記載のスイッチング電源回路とした。このようにすることで、本発明に係るスイッチング電源回路によれば、演算増幅器の反転入力端子が接続されているノードから、フィードバック電流と等しい電流を引き込む手段を明確化できる。また、請求項9に記載の発明は、前記出力電圧誤差補正回路は、前記出力端子と前記反転入力端子との電圧差信号を生成し、前記反転入力端子の信号から前記電圧差信号を減算した信号を生成し、前記減算した信号を前記フィードバック抵抗と同一の抵抗値を具えた補正抵抗を介して、前記演算増幅器の反転入力端子が接続されているノードから、前記フィードバック電流と等しい電流を引き込むことを特徴とする請求項5ないし請求項7のいずれか1項に記載のスイッチング電源回路とした。このようにすることで、本発明に係るスイッチング電源回路によれば、演算増幅器の反転入力端子が接続されているノードから、フィードバック電流と等しい電流を引き込む手段を明確化できる。また、請求項10に記載の発明は、前記出力電圧誤差補正回路は、前記演算増幅器の前記出力端子と前記非反転入力端子の電圧差に基いて前記フィードバック電流を検出し、前記演算増幅器の反転入力端子が接続されているノードから、前記フィードバック電流と等しい電流を引き込むことを特徴とする請求項2に記載のスイッチング電源回路とした。このようにすることで、本発明に係るスイッチング電源回路によれば、演算増幅器の反転入力端子が接続されているノードから、フィードバック電流と等しい電流を引き込む手段を明確化できる。また、請求項11に記載の発明は、前記出力電圧誤差補正回路は、前記演算増幅器の反転入力端子が接続されているノードから、前記フィードバック電流と等しい電流を引き込み、前記フィードバック電流が前記複数の分圧抵抗のいずれかに流れることを抑止することを特徴とする請求項10に記載のスイッチング電源回路とした。このようにすることで、本発明に係るスイッチング電源回路によれば、反転入力端子からフィードバック電流と等しい電流を引き込むことにより、フィードバック電流が分圧抵抗に流れることを抑止できることが明確化できる。また、請求項12に記載の発明は、前記出力電圧誤差補正回路は、前記出力端子と前記非反転入力端子との電圧差信号を生成し、前記非反転入力端子の信号から前記電圧差信号を減算した信号を生成し、前記減算した信号を前記フィードバック抵抗と同一の抵抗値を具えた補正抵抗を介して、前記演算増幅器の反転入力端子が接続されているノードから、前記フィードバック電流と等しい電流を引き込むことを特徴とする請求項10または請求項11に記載のスイッチング電源回路とした。このようにすることで、本発明に係るスイッチング電源回路によれば、2つの減算器と1つの補正抵抗とを有することが明確化できる。また、請求項13に記載の発明は、請求項3ないし請求項12のいずれか1項に記載のスイッチング電源回路は、DC-DCコンバータ回路を具えると共に、所定の応答時間のフィードバック制御を行い、前記出力電圧誤差補正回路は、前記スイッチング電源回路よりも遅い応答時間で制御を行うことを特徴とするスイッチング電源回路とした。このようにすることで、本発明に係るスイッチング電源回路によれば、出力電圧誤差補正回路が、スイッチング電源回路自体のフィードバック制御の外乱要因となることを抑止可能である。また、請求項14に記載の発明は、前記DC-DCコンバータ回路は、フライバック方式であることを特徴とする請求項13に記載のスイッチング電源回路とした。このようにすることで、本発明に係るスイッチング電源回路によれば、フライバック方式のスイッチング電源回路に適用可能であることが明確化できる。本発明によれば、ゲインを大きくすることなく、出力電圧誤差を抑制可能なスイッチング電源回路を提供することが可能となる。以降、本発明を実施するための形態を、図面を参照して詳細に説明する。第1の実施形態の構成図1は、第1の実施形態に於けるスイッチング電源回路を示す概略の構成図である。本実施形態に於けるスイッチング電源回路40Aは、一次側電源が印加する入力電圧Vigを入力信号とし、出力電圧である二次側電圧Voutを出力するフライバック方式の電源回路である。スイッチング電源回路40Aは、分圧抵抗R42H,R42Lと、参照電源43と、エラーアンプ44と、抵抗R44と、発振器46と、コンパレータ47と、バッファ48と、電界効果トランジスタTR40と、トランス41と、整流ダイオードD40と、平滑コンデンサC40と、負荷Z40と、キャンセル回路90とを有している。上記のうち、参照電源43と、エラーアンプ44と、発振器46と、コンパレータ47と、バッファ48とは、スイッチング制御ICの内部に実装されている。本実施形態のスイッチング電源回路40Aは、従来技術のスイッチング電源回路40に加えて更に、出力電圧誤差補正回路であるキャンセル回路90を有している。エラーアンプ44の反転入力端子と出力端子は、このキャンセル回路90の入力側に接続されている。キャンセル回路90の出力側は、分圧抵抗R42Hと分圧抵抗R42Lとがフィードバック抵抗R44に接続されているノードに接続されている。キャンセル回路90は、第1の減算器である減算器91-1と、第2の減算器である減算器91-2と、補正抵抗である抵抗R92とを有している。減算器91-1,91-2は、加算出力端子の電圧から減算入力端子の電圧を減算して出力する回路である。補正抵抗である抵抗R92の抵抗値は、抵抗R44の抵抗値と同一である。エラーアンプ44の反転入力端子は、減算器91-1の減算入力端子と減算器91-2の加算入力端子に接続されている。エラーアンプ44の出力端子は、減算器91-1の加算入力端子に接続されている。減算器91-1の出力端子は、減算器91-2の減算入力端子に接続されている。減算器91-2の出力端子は、抵抗R92を介して、キャンセル回路90の出力端子に接続されている。このキャンセル回路90の出力端子は、分圧抵抗R42Hと分圧抵抗R42Lが、フィードバック抵抗R44に接続されているノードに接続されている。本実施形態のエラーアンプ44と、コンパレータ47と、バッファ48と、電界効果トランジスタTR40と、トランス41と、整流ダイオードD40と、平滑コンデンサC40とは、二次側電圧Voutを生成するDC-DCコンバータ回路である。DC-DCコンバータ回路は、出力電圧誤差補正回路であるキャンセル回路90の出力信号に基づいて、二次側電圧Voutを生成する。参照電源43は、参照電圧Vrefを印加する電圧源である。エラーアンプ44は、例えば演算増幅器であり、反転入力端子に印加された電圧と、非反転入力端子に印加された電圧を、増幅して出力端子に出力する。発振器46は、所定周波数の三角波の発振信号を出力する。コンパレータ47は、例えば演算増幅器であり、反転入力端子に印加された電圧と、非反転入力端子に印加された電圧を比較して、比較結果を出力する。反転入力端子に印加された電圧よりも、非反転入力端子に印加された電圧の方が高い場合には、Hレベルが出力される。反転入力端子に印加された電圧よりも、非反転入力端子に印加された電圧の方が低い場合には、Lレベルが出力される。電界効果トランジスタTR40は、ゲート端子に印加された電圧に応じて、ドレイン端子とソース端子とを導通するか否かを切り換える。電界効果トランジスタTR40は、トランス41の一次巻線に流れる電流を断続させるスイッチング素子である。トランス41は、図1の左側に示す一次巻線と、図1の右側に示す二次巻線を磁心が共有し、一次巻線に流れるスイッチング信号を、二次巻線に流れるパルス電流に変換する。これにより、トランス41は、入力電圧Vigを、出力電圧である二次側電圧Voutに変換する。トランス41の二次巻線は、順方向に接続された整流ダイオードD40を介して平滑コンデンサC40と、負荷Z40とに並列接続されている。整流ダイオードD40のカソード端子には、このスイッチング電源回路40Aの出力電圧である二次側電圧Voutが発生する。トランス41と、順方向に接続された整流ダイオードD40と、平滑コンデンサC40とは、入力電圧Vigを二次側電圧Voutに変換して負荷Z40に印加するコンバータである。スイッチング電源回路40Aの二次側電圧Voutは、分圧抵抗R42H,R42Lで分圧され、エラーアンプ44の反転入力端子に入力されている。エラーアンプ44の反転入力端子は、更に、抵抗R44を介してエラーアンプ44の出力端子に接続されている。エラーアンプ44の非反転入力端子は、参照電源43に接続されている。フィードバック電流Ifbは、抵抗R44を、図の左側に向かって流れる。このフィードバック電流Ifbは同時に、分圧抵抗R42Lにも流れる。エラーアンプ44の出力端子は、コンパレータ47の非反転入力端子に接続されている。コンパレータ47の反転入力端子には、発振器46が接続され、コンパレータ47の出力端子は、バッファ48を介して、電界効果トランジスタTR40のゲート端子に接続されている。電界効果トランジスタTR40のドレイン端子は、トランス41の一次巻線を介して入力電圧Vigを印加する一次側電源に接続され、電界効果トランジスタTR40のソース端子は、グランドに接続されている。図2は、第1の実施形態に於ける減算器を示す概略の構成図である。減算器91=91-1,91-2は、いずれも抵抗R91a,R91b,R91c,R91dと、オペアンプA91とを有している。減算器91の減算入力端子は、抵抗R91aを介してオペアンプA91の反転入力端子に接続されている。オペアンプA91の反転入力端子は、抵抗R91bを介して出力端子に接続されている。減算器91の加算入力端子は、抵抗R91cを介してオペアンプA91の非反転入力端子に接続されている。オペアンプA91の非反転入力端子は更に、抵抗R91dを介してグランドに接続されている。本実施形態の減算器91は、抵抗R91a~抵抗R91dの抵抗値が全て等しくなるように構成されているので、出力端子の出力電圧は、加算入力端子の電圧から減算入力端子の電圧を減算したものとなる。図3は、第1の実施形態に於ける電圧Vigと二次側電圧の関係を示す図である。横軸は入力電圧Vig[V]を示している。縦軸は二次側電圧Vout[V]を示している。凡例に示すように、キャンセル回路90なしの場合が菱形マーカで示され、キャンセル回路90ありの場合が正方形マーカで示されている。図3に示すように、キャンセル回路90によって、入力電圧Vigの変動に関わらず、二次側電圧Voutの変動が少なくなっている。第1の実施形態の動作図1と図2とに基づいて、本実施形態のスイッチング電源回路40Aの動作を説明する。《スイッチング電源回路のフィードバック制御の動作》図1に示す本実施形態のスイッチング電源回路40Aは、フィードバック制御によって二次側電圧Voutを安定化している。以下に、スイッチング電源回路40Aのフィードバック制御の動作を説明する。電界効果トランジスタTR40のゲート端子には、スイッチングパルスであるPWM信号が印加されている。PWM信号は、電界効果トランジスタTR40のドレイン端子とソース端子の間のオン/オフ制御を行う。電界効果トランジスタTR40のドレイン端子とソース端子間のオン/オフに伴い、トランス41の一次巻線には、入力電圧Vigを印加する一次側電源からのスイッチング信号であるパルス電流が流れる。トランス41の一次巻線にスイッチング信号であるパルス電流が流れると共に、トランス41が駆動され、トランス41の二次巻線にもパルス電流が徐々に増大する。このパルス電流は、整流ダイオードD40と平滑コンデンサC40によって整流されて、二次側電圧Voutを発生する。二次側電圧Voutは、負荷Z40に印加されると共に、分圧抵抗R42H,R42Lによって分圧され、エラーアンプ44の反転入力端子に印加される。エラーアンプ44の出力端子には、二次側電圧Voutの分圧値と参照電圧Vrefとの差分にゲインGを掛けたエラー電圧Verが出力される。このエラー電圧Verは、コンパレータ47の非反転入力端子に印加される。コンパレータ47の反転入力端子には、発振器46が出力する三角波の発振信号が印加される。コンパレータ47の出力信号は、PWMPulseWidthModulation信号であり、エラー電圧Verに応じたオンデューティを有している。二次側電圧Voutが増大すると、エラー電圧Verは減少して、PWM信号のオンデューティが減少する。これにより、二次側電圧Voutの増大は抑止される。二次側電圧Voutが減少すると、エラー電圧Verは増大して、PWM信号のオンデューティが増大する。これにより、二次側電圧Voutの減少は抑止される。スイッチング電源回路40Aは、このようにフィードバック制御することにより、二次側電圧Voutを安定化している。《キャンセル回路の動作》エラーアンプ44は、二次側電圧Voutの分圧値と参照電圧Vrefとを入力として、所定のゲインGを掛けてエラー電圧Verとして出力する。キャンセル回路90は、エラー電圧Verから、二次側電圧Voutの分圧値を減算し、更にこの減算した値に二次側電圧Voutの分圧値を加算する。更に、加算した電圧値を有する減算器91-2の出力端子は、抵抗R92を介して、エラーアンプ44の反転入力端子に接続されている。補正抵抗である抵抗R92の抵抗値は、フィードバック抵抗R44の抵抗値と同一である。抵抗R44に流れるフィードバック電流Ifbは、二次側電圧Voutの分圧値と参照電圧Vrefとの差によるものである。本実施形態のキャンセル回路90は、エラーアンプ44の反転入力端子が接続されているノードから、この反転入力端子の電圧と参照電圧Vrefとの差に対応する電流を引き込んでいる。これにより、フィードバック電流Ifbは、全てキャンセル回路90に流れ、分圧抵抗R42Lには流れなくなる。よって、フィードバック電流Ifbが、分圧抵抗R42Lに流れることによって発生する出力信号誤差をキャンセルすることが可能である。本実施形態のキャンセル回路90は、減算器91-1により抵抗R44の両端の電圧差信号を生成し、エラーアンプ44の反転入力端子の信号から電圧差信号を減算した信号を生成し、減算した信号を抵抗R44と同一の抵抗値を具えた補正抵抗である抵抗R92を介してエラーアンプ44の反転入力端子が接続されているノードから、フィードバック電流Ifbと等しい電流を引き込んでキャンセルする。上記を言い換えると、本実施形態のキャンセル回路90は、減算器91-1により、エラーアンプ44の出力端子と反転入力端子の電圧差信号を生成し、エラーアンプ44の反転入力端子の信号から電圧差信号を減算した信号を生成し、減算した信号を抵抗R44と同一の抵抗値を具えた補正抵抗である抵抗R92を介してエラーアンプ44の反転入力端子が接続されているノードから、フィードバック電流Ifbと等しい電流を引き込んでキャンセルする。本実施形態のキャンセル回路90は、分圧抵抗R42H,R42Lがフィードバック抵抗R44に接続されているノードの電圧から、エラーアンプ44の出力端子と反転入力端子との電圧差、または、エラーアンプ44の前記出力端子と前記非反転入力端子との電圧差を減算して引込電圧源を生成する電圧源生成手段と、エラーアンプ44の反転入力端子が接続されているノードから、この引込電圧源に接続された抵抗R92によって、フィードバック電流Ifbと等しい電流を引き込む電流引込手段を具えている。この電圧源生成手段は、エラーアンプ44の出力端子の電圧から、反転入力端子の電圧、または、非反転入力端子の電圧を減算する減算器91-1と、エラーアンプ44の反転入力端子が接続されているノードの電圧から、減算器91-1の出力信号を減算する減算器91-2とを有している。第1の実施形態の効果以上説明した第1の実施形態では、次のAのような効果がある。A本実施形態のキャンセル回路90は、エラーアンプ44の反転入力端子が接続されているノードから、この反転入力端子の電圧と参照電圧Vrefとの差に対応する電流値を引き込んでいる。これにより、フィードバック電流Ifbは全てキャンセル回路90に流れるので、分圧抵抗R42Lからグランドに流れなくなる。よって、フィードバック電流Ifbが、分圧抵抗R42Lからグランドに流れることによって発生する誤差をキャンセルすることが可能である。第2の実施形態の構成図4は、第2の実施形態に於けるスイッチング電源回路を示す図である。図1に示す第1の実施形態のスイッチング電源回路40Aと同一の要素には同一の符号を付与している。本実施形態のスイッチング電源回路40Bは、第1の実施形態のスイッチング電源回路40Aとは異なるキャンセル回路90Bを有している。本実施形態のキャンセル回路90Bは、第1の実施形態のキャンセル回路90に加えて更に、抵抗R91とコンデンサC91を備えている。この抵抗R91は、減算器91-1の出力端子と減算器91-2の減算入力端子との間に接続されている。コンデンサC91は、減算器91-2の減算入力端子に接続されている。コンデンサC91と抵抗R91の充放電の時定数は、本実施形態のスイッチング電源回路40Bのフィードバック制御の時定数よりも大きくなるように設定されている。第2の実施形態の動作図4を基に、本実施形態のキャンセル回路90Bの動作を説明する。本実施形態のキャンセル回路90Bの電源オン時に、減算器91-2の減算入力端子の電圧は緩やかに上昇する。この上昇時の時定数は、抵抗R91とコンデンサC91によって決定される値である。電源オン時に、キャンセル回路90が、エラーアンプ44の反転入力端子が接続されているノードから引き込む電流は、緩やかに上昇する。フィードバック制御が収束していない電源オン時にはキャンセル回路90Bの動作を抑止し、フィードバック制御が収束したのちにキャンセル回路90Bを動作させている。これにより、フィードバック制御を安定化させ、かつ、誤差を補正することが可能である。更に、スイッチング電源回路40Bは、所定の応答時間時定数のフィードバック制御を行っている。キャンセル回路90Bは、このスイッチング電源回路40Bよりも遅い応答時間時定数で制御を行っている。これにより、キャンセル回路90Bの応答が速すぎることにより、スイッチング電源回路40Bのフィードバック制御の外乱となることを抑止している。第2の実施形態の効果以上説明した第2の実施形態では、次のBのような効果がある。Bフィードバック制御が収束していない電源オン時にはキャンセル回路90Bの動作を抑止し、フィードバック制御が収束したのちにキャンセル回路90Bを動作させている。これにより、フィードバック制御を安定化させ、かつ、誤差を補正することが可能である。第3の実施形態の構成図5は、第3の実施形態に於けるスイッチング電源回路を示す図である。図4に示す第2の実施形態のスイッチング電源回路40Bと同一の要素には同一の符号を付与している。本実施形態のスイッチング電源回路40Cは、第2の実施形態のスイッチング電源回路40Bとは異なり、エラーアンプ44の非反転入力端子と出力端子とがキャンセル回路90Bの入力側に接続されている。本実施形態のキャンセル回路90Bは、第2の実施形態のキャンセル回路90Bとは異なり、エラーアンプ44の非反転入力端子が減算器91-1の減算入力端子と減算器91-2の加算入力端子に接続されている。第3の実施形態の動作図5を基に、本実施形態のキャンセル回路90Bの動作を説明する。本実施形態のエラーアンプ44は、極めて高い増幅率を有している。そして、エラーアンプ44と抵抗R44とは、負帰還による逆相増幅回路を構成している。このとき、非反転入力端子の電圧と反転入力端子の電圧とは等しくなる。これを、イマジナリショート仮想ショートという。本実施形態のキャンセル回路90Bは、エラーアンプ44の出力端子と非反転入力端子の電圧差に基づいて、フィードバック電流Ifbを検出する。非反転入力端子の電圧と反転入力端子の電圧とは等しくなるからである。キャンセル回路90Bは更に、エラーアンプ44の反転入力端子が接続されているノードから、フィードバック電流Ifbと等しい電流を引き込む。これにより、本実施形態のキャンセル回路90Bは、第2の実施形態のキャンセル回路90Bと同様に、二次側電圧Voutの誤差を補正することが可能である。第3の実施形態の効果以上説明した第3の実施形態では、次のCのような効果がある。Cキャンセル回路90Bの出力ノードは、エラーアンプ44の反転入力端子が接続されているノードである。キャンセル回路90Bの入力ノードは、エラーアンプ44の出力端子が接続されているノードと、エラーアンプ44の非反転入力端子が接続されているノードである。即ち、キャンセル回路90Bの出力ノードと入力ノードとを分離している。これにより、キャンセル回路90Bの発振を抑止可能である。第4の実施形態の構成図6は、第4の実施形態に於けるスイッチング電源回路を示す図である。図4に示す第2の実施形態のスイッチング電源回路40Bと同一の要素には同一の符号を付与している。本実施形態のスイッチング電源回路40Dは、第2の実施形態のスイッチング電源回路40Bとは異なり、第2の分圧抵抗R42H2,R42L2を有している。第2の分圧抵抗R42H2,R42L2は、分圧抵抗R42H,R42Lの抵抗値の比率と同一の比率の抵抗値を有している。第2の分圧抵抗R42H2,R42L2は、分圧抵抗R42H,R42Lと並列に接続されている。本実施形態のキャンセル回路90Bは、第2の実施形態のキャンセル回路90Bとは異なり、減算器91-1の減算入力端子と減算器91-2の加算入力端子が、第2の分圧抵抗R42H2と第2の分圧抵抗R42L2との接続ノードに接続されている。第4の実施形態の動作本実施形態のスイッチング電源回路40Dは、第2の分圧抵抗R42H2,R42L2の接続ノードの電圧と、エラーアンプ44の出力端子の電圧との差を減算器91-1で算出している。更に、第2の分圧抵抗R42H2,R42L2の接続ノードの電圧から減算している。これにより、抵抗R44の両端に発生した電圧と同一の電圧差が、抵抗R92の両端に発生する。抵抗R44の抵抗値と、抵抗R92の抵抗値とは同一なので、抵抗R44に流れる電流を全て、キャンセル回路90に流すことが可能となり、よって、エラーアンプ44の反転入力端子の電圧誤差をキャンセルすることが可能である。第4の実施形態の効果以上説明した第4の実施形態では、次のDのような効果がある。D第2の分圧抵抗R42H2,R42L2の接続ノードの電圧と、エラーアンプ44の出力端子の電圧に基づいて、エラーアンプ44の反転入力端子の電圧誤差をキャンセルしている。これにより、キャンセル回路90Bの出力ノードとキャンセル回路90Bの入力ノードとを分離し、キャンセル回路90Bの発振を抑止可能である。第5の実施形態の構成図7は、第5の実施形態に於けるスイッチング電源回路を示す図である。図4に示す第2の実施形態のスイッチング電源回路40Bと同一の要素には同一の符号を付与している。本実施形態のスイッチング電源回路40Eは、第2の実施形態のスイッチング電源回路40Bの構成に加えて、第2の分圧抵抗R42H2と、減算器42H2と、減算器42Lとを有している。第2の分圧抵抗R42H2は、分圧抵抗R42Hの抵抗値と同一の抵抗値を有している。減算器42H2は、加算入力端子の電圧と減算入力端子の電圧の差の2倍の電圧を出力する。減算器42Lは、加算入力端子の電圧と減算入力端子の電圧の差の電圧を出力する。第2の分圧抵抗R42H2は、分圧抵抗R42Hと整流ダイオードD40のカソード端子との間に接続されている。第2の分圧抵抗R42H2の両端は、減算器42H2の入力側に接続されている。減算器42H2の出力側は、減算器91-1の加算入力端子に接続されている。分圧抵抗R42Lの両端は、減算器42Lの入力側に接続されている。減算器42Lの出力側は、減算器91-1の減算入力端子に接続されている。第5の実施形態の動作図7に基づき、スイッチング電源回路40Eの動作を説明する。第2の分圧抵抗R42H2の両端には、二次側電圧Voutに比例した電圧差が発生する。この電圧差の2倍が、減算器42H2によって算出される。第2の分圧抵抗R42H2は、分圧抵抗R42Hの抵抗値と同一なので、減算器42H2の出力端子には、第2の分圧抵抗R42H2と分圧抵抗R42Hの両端の電圧と等しい電圧が出力される。この出力信号は、減算器91-1の加算入力端子に入力される。分圧抵抗R42Lの両端には、エラーアンプ44の反転入力端子とグランドとの電圧差に等しい電圧が発生する。この電圧差は、減算器42Lによって算出され、減算器91-1の減算入力端子に入力される。これにより、抵抗R44の両端に発生した電圧と同一の電圧差が、抵抗R92の両端に発生する。抵抗R44の抵抗値と、抵抗R92の抵抗値とを同一とすることにより、抵抗R44に流れる電流を全て、キャンセル回路90Bが引き込むことが可能となり、よって、分圧抵抗R42H,R42Lの接続ノードの電圧誤差をキャンセル可能である。第5の実施形態の効果以上説明した第5の実施形態では、次のEのような効果がある。Eキャンセル回路90Bの出力ノードとキャンセル回路90Bの入力ノードとを分離している。これにより、キャンセル回路90Bの発振を抑止可能である。第6の実施形態の構成図8は、第6の実施形態に於けるスイッチング電源回路を示す図である。図7に示す第5の実施形態のスイッチング電源回路40Eと同一の要素には同一の符号を付与している。本実施形態のスイッチング電源回路40Fは、第5の実施形態のスイッチング電源回路40Eに加えて、減算器42Hを有している。減算器42Hは、加算入力端子の電圧と減算入力端子の電圧差を出力する。第6の実施形態の動作図8に基づき、スイッチング電源回路40Fの動作を説明する。分圧抵抗R42Hの両端には、二次側電圧Voutに比例した電圧差が発生する。この電圧差は、減算器42Hによって算出され、減算器91-1の加算入力端子に入力される。分圧抵抗R42Lの両端には、分圧抵抗R42H,R42Lの接続ノードの電圧と同一の電圧差が発生する。この電圧差は、減算器42Lによって算出され、減算器91-1の減算入力端子に入力される。これにより、抵抗R44の両端に発生した電圧と等しい電圧差が、抵抗R92の両端に発生する。抵抗R44の抵抗値と抵抗R92の抵抗値とを同一とすることにより、抵抗R44に流れる電流を全て、キャンセル回路90Bに流すことが可能となり、よって、エラーアンプ44の反転入力端子の電圧誤差をキャンセル可能である。第6の実施形態の効果以上説明した第6の実施形態では、次のFのような効果がある。F第5の実施形態と比べて、素子数が少なく構成されている。これにより、廉価にキャンセル回路90Bの周辺回路を構成可能である。第7の実施形態の構成図9は、第7の実施形態に於けるスイッチング電源回路を示す図である。図4に示す第2の実施形態のスイッチング電源回路40Bと同一の要素には同一の符号を付与している。本実施形態のスイッチング電源回路40Gは、第2の実施形態のスイッチング電源回路40Bの構成に加えて、減算器93,94と、可変抵抗VR93とを有している。可変抵抗VR93は、制御端子に印加された電圧に応じて、抵抗値を可変する抵抗である。キャンセル回路90Bの出力側は、可変抵抗VR93の制御端子に接続されている。可変抵抗VR93は更に、分圧抵抗R42Lに並列接続されている。可変抵抗VR93の両端は、減算器93の入力側に接続されている。減算器93の出力側は、減算器91-1の減算入力端子に接続されている。抵抗R44の両端は、減算器94に接続されている。減算器94の出力側は、減算器91-1の加算入力端子に接続されている。第7の実施形態の動作図9に基づき、スイッチング電源回路40Gの動作を説明する。抵抗R44の両端の電位差は、減算器94によって演算され、減算器91-1の加算入力端子に入力される。可変抵抗VR93の両端の電位差は、減算器93によって演算され、減算器91-1の減算入力端子と減算器91-2の加算入力端子に入力される。この可変抵抗VR93の両端の電位差は、分圧抵抗R42Lの両端の電位差と同一である。これらの電位差は、キャンセル回路90Bによって演算される。可変抵抗VR93の両端の電位差から抵抗R44の両端の電位差を減算した電圧が、減算器91-2の出力端子に出力される。キャンセル回路90Bの出力信号によって、可変抵抗VR93の抵抗値を制御することにより、抵抗R44に流れる電流を可変抵抗VR93に流し、エラーアンプ44の出力信号の誤差をキャンセル可能である。第7の実施形態の効果以上説明した第7の実施形態では、次のGのような効果がある。G可変抵抗VR93を制御して、抵抗R44に流れる電流をキャンセルしている。これにより、減算器91-2のシンク電流の容量が少ない場合であっても、抵抗R44に流れる電流をキャンセル可能である。変形例本発明は、上記実施形態に限定されることなく、本発明の趣旨を逸脱しない範囲で、変更実施が可能である。この利用形態や変形例としては、例えば、次のa~cのようなものがある。a第1~第6の実施形態のスイッチング電源回路40A~40Fに於いて、抵抗R92は抵抗R44と同一の抵抗値である。しかし、これに限られず、抵抗R44に流れる電流値と、抵抗R92に流れる電流値とが同一になるように構成されていれば良い。例えば、抵抗R44に発生する電圧の1/2が、抵抗R92の両端に発生するように構成し、かつ、抵抗R44の抵抗値の1/2に相当するように抵抗R92を構成しても良い。b第1~第6の実施形態のスイッチング電源回路40A~40Fに於いて、減算器91-2のシンク電流によって、抵抗R44に流れるフィードバック電流Ifbと等しい電流を引き込んでいる。しかし、これに限られず、減算器91-2と抵抗R92との間に、電流シンク回路を設けても良い。これにより、減算器91-2に用いられているオペアンプA91のシンク電流能力に関わらず、抵抗R44に流れる電流を引き込んでキャンセル可能である。c第1~第7の実施形態のスイッチング電源回路40A~40Gは、いずれもフライバック方式のスイッチング電源回路である。しかし、これに限られず、シングルエンディッドフォワード方式、プッシュプル方式、ハーフブリッジ方式、フルブリッジ方式、降圧チョッパ方式、マグアンプ方式、昇圧チョッパ方式、極性反転チョッパ方式など、いずれの方式のスイッチング電源回路に本発明を適用しても良い。"