"同期検波後の受信シンボルの位相を回転させる位相回転手段と、位相回転された受信シンボルから予め限定された軟判定値候補に対する軟判定値の絶対値を算出する加算手段と、前記軟判定値の絶対値から最小値を選択する最小値選択手段と、位相回転後の受信シンボルの位相に基づき前記最小値に符号情報を反映させる符号反映手段とを備えた軟判定値生成回路。前記符号反映手段の出力に対して雑音分散値及び変調シンボルの振幅値に応じた係数を乗算する軟判定値補正手段をさらに備えた請求項1記載の軟判定値生成回路。前記位相回転手段の前段に設けられ、受信シンボルを1シンボル遅延させる遅延手段をさらに備えた請求項1又は2記載の軟判定値生成回路。しかしながら、特許文献1記載の発明は、一般的な軟判定値計算の原理に相当するものである。DEQPSKにおいて軟判定値を生成する場合、当該発明に従えば、送信ビットが1となる変調シンボル候補点は8通り存在し、各々について受信シンボルとの誤差を求め、最小値を探索する必要がある。送信ビットが0となる候補点も8通り存在するため、これについても同様に誤差計算及び最小値探索が必要である。また、受信シンボルと候補点との誤差は、ユークリッド距離の二乗で算出されるため、ハードウェアでは乗算器あるいは二乗回路を必要とする。このため、当該発明をディジタル回路で実現する場合には、演算量が多く、ディジタルLSILargeScaleIntegrationやFPGAFieldProgrammableGateArrayへの実装においては、特に当該発明を適用した回路を複数並列動作させる場合、多大な回路規模及び多大な消費電力を要するという問題点があった。本発明は、前記のような課題を解決するためになされたものであり、差動符号化変調方式において、軟判定値生成のための演算量及びハードウェア規模を削減することができる軟判定値生成回路を得ることを目的とする。本発明に係る軟判定値生成回路は、同期検波後の受信シンボルの位相を回転させる位相回転手段と、位相回転された受信シンボルから予め限定された軟判定値候補に対する軟判定値の絶対値を算出する加算手段と、前記軟判定値の絶対値から最小値を選択する最小値選択手段と、位相回転後の受信シンボルの位相に基づき前記最小値に符号情報を反映させる符号反映手段とを備えるものである。本発明に係る軟判定値生成回路によれば、予め限定された軟判定値候補について、正負反転処理、加減算処理といった簡易な演算で軟判定値を算出することができ、演算量、回路規模を低減することができ、ひいては消費電力を低減することができるという優れた効果を奏する。以下、本発明の軟判定値生成回路の好適な実施の形態につき図面を用いて説明する。まず、前提条件として、本発明を適用しない場合の従来の軟判定値生成回路の動作を説明する。具体的には、一般的な軟判定値の考え方とその近似値について説明し、DEQPSK変調を用いるシステムにおいて同期検波後の受信シンボルから軟判定値を生成する従来法について図面を参照しながら説明する。なお、ここで扱うDEQPSK変調は、π/4シフトされないDEQPSK変調とする。つまり、具体的な取りうる変調点は、後述するように、QPSKと同一の4点である。はじめに、対数尤度比LogLikelihoodRatio:LLRの定義を説明する。なお、従来法、本発明ともに、後述する近似LLRを軟判定値として出力するものとする。送信情報送信ビット系列をb∈0,1、受信信号をr複素数とする。受信信号がrであるとき送信情報系列がbである事後確率Pb|rは、ベイズの定理より次の式1で表される。従って、受信信号がrであるときのbの対数尤度比Lb|rは、次の式2で与えられる。なお、一般的に、送信情報系列bにおいて、0の生起確率と1の生起確率は等しいとみなすため、Pb=0=Pb=1である。すなわち、式2の第2項を0と考える。ここで、変調シンボル点をqi複素数、ガウス雑音の分散をσ2とすると、qiを送信した場合の受信信号rの確率密度は、次の式3で与えられる。変調シンボルqiにはMビットがマッピングされているものとし、各ビットをb0,b1,,bM1と表すこととする。bk=00≦k≦M-1である変調シンボル点の集合をCbk=0、bk=1である変調シンボル点の集合をCbk=1とし、それぞれの要素数は等しいとすると、式2より、bkの対数尤度比Lbk|rは、次の式4で与えられる。Lbk|rの算出式である式4には、qi∈Cbk=0に関する指数和と、qi∈Cbk=1に関する指数和があり、総和の対象となる変調シンボルの集合Cbk=0とCbk=1の要素数が大きい場合には、これら指数和は膨大な演算を要する。そこで、これら指数和に対して、それぞれ最大項のみを用いることによりLLRを近似する。この近似法を対数和最大近似と呼ぶ。すなわち、bk=0である変調シンボルと受信信号rとの最小二乗距離と、bk=1である変調シンボルと受信信号rとの最小二乗距離と、雑音電力から、近似LLRλbk|rを導出することができる。ここで、DEQPSK変調における近似LLR計算について説明する。以下は従来法の計算である。nを系列番号、DEQPSKの送信シンボルをsn複素数、送信情報ビットをbnとすると、送信信号snは、次の式6、式7で与えられる。ここで、s0=√2aejπ4を開始点とする。aはI-chInphaseChannel、及びQ-chQuadraturephaseChannelの送信振幅の絶対値を表している。これにより、送信シンボルは通常のQPSKと同一のコンステレーションとなる。通常のQPSKのコンステレーションとは、すなわち、q0=a,a、q1=-a,a、q2=-a,-a、q3=a,-aの4点である。連続する受信シンボルrn-1、rnから、当該シンボル遷移に関わる情報ビット2ビットそれぞれのLLRを求めることを考える。以降では、シンボル時刻n-1とnにのみ着目し、以下の式8~式13ように表記を簡単にする。また、DEQPSKのマッピング則を図3に示す。式2は受信1シンボルと送信情報が対応づけられる場合のLLRの定義であるが、差動符号化されたシンボルにおいては、連続する2シンボル間の状態遷移に送信情報が含まれるため、この場合のビットbkk=0,1の対数尤度比Lbk|r0,r1は、次の式14で与えられる。式14は、以下の式15ように展開される。なお、bk=0である変調シンボル点s0、s1の組合せの集合をDbk=0、bk=1である変調シンボル点s0、s1の組合せの集合をDbk=1とする。ここで、式5と同様に、対数和最大近似を適用すると、次の式16の近似LLRが得られる。r0に最も近い変調シンボル点をqm0、r1に最も近い変調シンボル点をqm1とすると、式16は次の式17で表される。式17で与えられる近似LLRが従来法である。従来法をより具体的に考える。k=0のとき、つまり、b0を考えると、qm0、qm1が集合Db0=0に含まれる場合、b0=0が最尤ビットとなり、近似LLRは式17の上段の式に従って計算される。すなわち、b0=0の尤度は一意的に求められるため式17上段第2項目、反転ビットb0=1となるqi,qjの組合せ候補から二乗距離最小となる組合せを探索する必要がある式17上段第1項目。図3より、b0=1となるqi,qjの組合せ候補は8通り存在するため、b0の近似LLR算出のためには受信シンボル毎に8通りの組合せ候補の中から探索が必要となる。これは、b0=1が最尤ビットとなる場合についても、近似LLRは式17下段で算出されるため、b0=0の8通りの組合せ候補の探索が同様に必要となる。b1についても同様である。従って、従来法をハードウェアで実現する場合には、演算量が多く、多大な回路規模、及び多大な消費電力を要するという問題がある。図10は、従来法を実現する軟判定値生成回路の構成を示すブロック図である。なお、以降では、各図中、同一符号は同一又は相当部分を示す。図10において、従来の軟判定値生成回路30aは、最尤ビット尤度算出部31aと、二乗誤差最小値選択部32aと、対数尤度比算出部33aと、符号反映部34aと、軟判定値補正部35aとが設けられている。また、従来の軟判定値生成回路30bは、軟判定値生成回路30aと同様に、最尤ビット尤度算出部31bと、二乗誤差最小値選択部32bと、対数尤度比算出部33bと、符号反映部34bと、軟判定値補正部35bとが設けられている。なお、軟判定値生成回路30a及び30bの前段に遅延部1が設けられている。軟判定値生成回路30aはb0に対する軟判定値を生成し、軟判定値生成回路30bはb1に対する軟判定値を生成する。説明を簡単にするため、以下ではb0に対する軟判定値を生成する軟判定値生成回路30aについて説明する。入力される受信シンボルは、まず分岐され、一方は遅延部1に、もう一方はそのまま軟判定値生成回路30aにr1として入力される。遅延部1は、入力される受信シンボルを1シンボル遅延させる。遅延部1の出力は、r0として軟判定値生成回路30aに入力される。最尤ビット尤度算出部31aは、遅延部1から入力される受信シンボルr0と、遅延部1の入力側前段から入力される受信シンボルr1から、それぞれの最尤点qm0、qm1を求め、b0の最尤ビットを決定する。決定した最尤ビットを二乗誤差最小値選択部32a及び符号反映部34aへ出力する。また、最尤ビットに対する尤度を算出する。最尤ビットに対する尤度は、式17におけるqm0、qm1に対応する項、すなわち、次の式18から求める。求めた尤度は、対数尤度比算出部33aへ出力する。二乗誤差最小値選択部32aは、最尤ビット尤度算出部31aから入力されるb0の最尤ビットの反転ビットを求める。遅延部1から入力される受信シンボルr0と、遅延部1の入力側から入力される受信シンボルr1から、反転ビットとなるr0とr1の組合せ候補8通り図3参照全てに対し、式17における反転ビット項の尤度を求める。すなわち、次の式19を組合せ候補8通り全てに対し計算する。ここで、qr0、qr1はそれぞれr0、r1に対応する反転ビットの候補点を示している。式19の計算を8通り全てに対して実施し、その最小値λrmb0|r0,r1を求め、反転ビットの尤度として対数尤度比算出部33aへ出力する。対数尤度比算出部33aは、最尤ビット尤度算出部31a、二乗誤差最小値選択部32aからそれぞれ入力されるλmb0|r0,r1、λrmb0|r0,r1より、近似LLRの絶対値ただし、係数1/2σ2は未反映を求める。近似LLRの絶対値は次の式20により算出される。ここで、λmb0|r0,r1は最尤候補点から求めた尤度のため、常にλrmb0|r0,r1≧λmb0|r0,r1の関係を満たしており、-λb0|r0,r1は必ず非負値となるなお、-λは、λのオーバーラインを表す。算出した値を符号反映部34aへ出力する。符号反映部34aは、最尤ビット尤度算出部31aから入力される最尤ビットに従い、対数尤度比算出部33aから入力される値に符号を反映する。具体的には、最尤ビットがb0=1のとき、近似LLRの絶対値に負の符号を与える。すなわち、符号反映部34aでの処理は、次の式21で表せる。式21で求めたλquoteb0|r0,r1を軟判定値補正部35aへ出力する。軟判定値補正部35aは、符号反映部34aから入力される値に、1/2σ2を乗算する。すなわち、軟判定値補正部35aでの処理は、次の式22で表現できる。式22で求めたλb0|r0,r1を軟判定値生成回路30aの演算結果として出力する。以上、ビットb0に対する従来の近似LLRを、最尤ビット尤度算出部31aと、二乗誤差最小値選択部32aと、対数尤度比算出部33aと、符号反映部34aと、軟判定値補正部35aとから構成される軟判定値生成回路30aにより算出可能であることを説明した。軟判定値生成回路30bにおいても、同様の手順で処理を実施することで、ビットb1に対する近似LLRを算出できる。ただし、二乗誤差最小値選択部32a、32bは、反転ビットの組合せ候補8通り全てについて式19の二乗誤差計算を実施し、最小値を探索する必要があるため、従来法は演算量が多いという問題があった。本発明は、上述の従来法における近似LLR算出法を踏まえ、演算処理量を削減するよう回路を構成したものである。実施の形態1.この発明の実施の形態1に係る軟判定値生成回路について図1から図9までを参照しながら説明する。図1は、この発明の実施の形態1に係る軟判定値生成回路の構成を示すブロック図である。図1において、この発明の実施の形態1に係る軟判定値生成回路20は、位相回転部位相回転手段2と、ビット処理部10aと、ビット処理部10bとが設けられている。遅延部遅延手段1については、後述する。ビット処理部10aは、加算部加算手段3aと、最小値選択部最小値選択手段4aと、符号反映部符号反映手段5aと、軟判定値補正部軟判定値補正手段6aとが設けられている。また、ビット処理部10bは、加算部加算手段3bと、最小値選択部最小値選択手段4bと、符号反映部符号反映手段5bと、軟判定値補正部軟判定値補正手段6bとが設けられている。ビット処理部10aはb0に対する処理部であり、ビット処理部10bはb1に対する処理部である。ビット処理部10aとビット処理部10bの構成は同一である。まず、本発明における軟判定値生成法の原理を説明する。差動符号化PSKにおいては連続する2シンボル間の相対的な位相差のみが問題となることから、r0が第1象限に位置するよう、π/2単位の位相回転をr0に施すものとし、位相回転後のシンボルをr0とする。また、同一の位相回転をr1に施したものをr1とする。また、r0=u0,v0、r1=u1,v1、r0=x0,y0、r1=x1,y1と表すこととする。このとき、位相回転前後のシンボルの関係は、次の式23、24、25で表現される。r0に最も近い変調シンボル点をqm0、r1に最も近い変調シンボル点をqm1とすると、近似LLRは次の式26で表せる。以下に、r1が第1象限に位置するとき図2のビットb0のLLRλb0|r0,r1について展開する。r0が第1象限に位置するため、必ずqm0=q0であり、r1が第1象限に位置するためqm1=q0である。q0→q0の遷移における情報ビットb0はb0=0である図3参照から、λb0|r0,r1は、次の式27で表される。qi,qj∈Db0=1となる8通りの遷移qi→qj図3参照に対するを図4に示す。図4に示す通り、r1が第1象限に位置することから、項番2、3、5、6、8は最小値とはなり得ないことが分かる。従って、項番1、4、7の3通りのみを計算対象とすれば良い。次に、式27を次の式28に展開する。式28中のを、図4の項番1、4、7について具体的に求めると、図5の通りになる。図5に示す通り、具体的な候補値は3通りに限定できる。従って、r1が第1象限に位置するときのλb0|r0,r1は、次の式29により求められる。係数2a/σ2は3通りの候補値に共通であるため、最小値選択後に乗算すれば良い。同様にして、r1が第1象限に位置するときのビットb1の近似LLRλb1|r0,r1、更にr1が第2、第3、第4象限にそれぞれ位置するときのλb0|r0,r1、λb1|r0,r1を求めることができる。これらの対応表を図6に示す。同図に示す通り、r1の位置する象限で場合分けすることにより、λb0|r0,r1、λb1|r0,r1の候補値をそれぞれ4通りに限定できることが分かる。これらの候補値の最小値を求めることで、λb0|r0,r1、λb1|r0,r1を算出できる。また、正負反転処理、加減算処理といった簡易な処理で算出可能であることが分かる。なお、同図に示す値には、係数2a/σ2の記載を省略している。以下では、説明を簡単にするため、b0に対する近似LLR算出法を説明する。すなわち、位相回転部2とビット処理部10aの動作を説明する。位相回転部2は、遅延部1から入力される受信シンボルr0と、遅延部1の入力側から入力される受信シンボルr1に対し、位相回転を施す。位相回転は、x0≧0、y1≧0となるよう、90度単位の回転を各シンボルに適用する。90度単位の回転処理は、符号反転と、I-ch実部/Q-ch虚部の入れ替えで実現可能である。これらの対応表を図7に示す。位相回転を適用したr0、r1は、それぞれ加算部3aへ出力される。加算部3aは、位相回転部2からそれぞれ入力されるr0、r1を基に、加算により軟判定値候補の3値を求める。図8に加算部3aの処理をまとめたものを示す。同図には、ビットb0、b1両方の処理、すなわち、加算部3a、3b両方の処理を記載している。なお、求める3値は全て非負である。求めた3値を最小値選択部4aへ出力する。最小値選択部4aは、加算部3aから入力された3値のうち、最小値を求める。求めた最小値を符号反映部5aへ出力する。符号反映部5aは、位相回転部2から入力されるr1に基づき、最小値選択部4aから入力された値に符号を反映させる。図9に、符号反映部5aの処理をまとめたものを示す。同図には、ビットb0、b1両方の処理、すなわち、符号反映部5a、5b両方の処理を記載している。同図から分かる通り、r1の位相に応じて符号の反映を行う。符号を反映させた値を軟判定値補正部6aへ出力する。軟判定値補正部6aは、符号反映部5aから入力される値に、係数2a/σ2を乗算する。ただし、想定する雑音レベルを固定とする場合には、係数2a/σ2は固定値となり、本乗算は固定値乗算となる。固定値乗算は、ビットシフトと加算器で実現する手法や、参照テーブルを用いて出力をテーブル引きする手法など、乗算器を用いずに実現する手法があるため、軟判定値補正部6a、6bの乗算は、処理量増加や回路規模増加にはあまり影響を与えない。これは、従来法における軟判定値補正部35a、35bについても同様である。このようにして、係数2a/σ2を乗算した値を近似LLRとし、軟判定値生成回路20の演算結果として出力する。このように、本実施の形態におけるビットb0に対する近似LLRは、位相回転部2と、ビット処理部10aにより、簡易に生成可能である。ビットb1対する近似LLRについても、位相回転部2と、ビット処理部10bにより、同様に簡易に生成可能である。ビットb1対する処理は、上述の説明に含まれているため、詳細は省略する。なお、本実施の形態の軟判定値生成回路20には、受信シンボルを1シンボル遅延させるための遅延部1を含めていない。しかしながら、これに限らず、遅延部1を軟判定値生成回路20に含めても良い。また、本実施の形態の軟判定値生成回路20には、係数2a/σ2を乗算する軟判定値補正部6a、6bを含めた。しかしながら、例えば、後段の誤り訂正復号器が軟判定ビタビViterbi復号を実施する場合は、軟判定値の相対的な大小関係が識別できれば良いので、係数2a/σ2の乗積が不要である。従って、上述の実施の形態に限らず、軟判定値生成回路20に軟判定値補正部6a、6bを含めなくても良い。また、本実施の形態では、対象とする通信システムが、有線通信であっても良く、無線通信であっても良い。また、マルチキャリア通信であっても良く、シングルキャリア通信であっても良い。なお、DEBPSK変調においても本発明の手法を実施可能である。その場合には、従来法に比べて軟判定値候補の削減効果は得られないが、従来法で必要となる二乗誤差計算を不要とし、本実施の形態で説明したように、正負反転処理と、加減算処理と、比較処理とで容易に軟判定値を生成できる。本実施の形態の軟判定値生成回路20では、DEQPSK変調において、従来よりも軟判定値候補を削減し、正負反転処理と加減算処理と比較処理で簡易に軟判定値を算出できる。以上、本発明について実施の形態をもとに説明した。これらの実施の形態の各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なことは、言うまでもない。以上のように、本発明に係る軟判定値生成回路20は、軟判定復号を行う受信装置、信号処理装置に有用である。"