不純物を含み第1導電型を有する炭化珪素基板と、前記基板上に形成され、前記基板より不純物濃度の低い第1導電型のドリフト層と、前記ドリフト層表面に形成され、底面と側面をもつ複数個の第1トレンチ群と、前記第1トレンチの内壁部に接するように形成された第2導電型不純物領域と、前記第1トレンチ群の間に挟まれたショットキー接合領域と、前記ドリフト層表面に接するように形成された第1電極と、前記基板の裏面に形成された第2電極を具備し、前記第1トレンチの底面の中央よりも周辺を深く掘ってサブトレンチを形成し、前記第1トレンチの内壁部へ、第2導電型の不純物を基板表面に対して垂直にイオン注入して第2導電型不純物領域を形成することを特徴とするショットキー接合型半導体装置の製造方法。前記第1トレンチを、前記ドリフト層表面に互いに並列に並ぶように形成することを特徴とする請求項1に記載のショットキー接合型半導体装置の製造方法。前記第1トレンチを前記ドリフト層表面に幅1μm以下に開口することを特徴とする請求項1に記載のショットキーダイオードの製造方法。前記第1トレンチの底面の周辺の深さを、トレンチ7底面の中央の深さよりも200nm以上深く形成することを特徴とする請求項1に記載のショットキー接合型半導体装置の製造方法。前記第1トレンチの前記ドリフト層表面における開口幅よりもトレンチの底面の幅を小さく形成することを特徴とする請求項1に記載のショットキー接合型半導体装置の製造方法。前記第1トレンチの内壁部に接するように形成された前記第2導電型不純物領域を、トレンチの底面の中央での接合位置よりもトレンチの底面の周辺での接合位置が深くなるように形成することを特徴とする請求項1に記載のショットキー接合型半導体装置の製造方法。前記第1トレンチの前記ドリフト層表面における開口幅をLpnとし、前記第1トレンチの間に挟まれたショットキー接合領域の幅をLSBDとすると、LpnLSBDが2μm以下となるように形成することを特徴とする請求項1に記載のショットキー接合型半導体装置の製造方法。半導体装置の終端部において、前記第1トレンチを取り囲むように、前記第1トレンチよりもドリフト層表面における開口幅が広い第2のトレンチを配置し、前記第2のトレンチの底面の周辺の深さと前記第2のトレンチの底面の中央の深さを等しく形成することを特徴とする請求項1に記載のショットキー接合型半導体装置の製造方法。第1導電型の炭化珪素基板上に第1導電型の炭化珪素で構成されたドリフト層を形成し、前記ドリフト層上に酸化膜を形成し、前記酸化膜に複数の開口部を形成し、前記酸化膜をマスクとして前記第1トレンチの底面の中央よりも周辺を深く掘ったサブトレンチを形成し、前記酸化膜をマスクとして前記第1トレンチの内壁部へ第2導電型の不純物を基板表面に対して垂直にイオン注入して第2導電型不純物領域を形成することを特徴とするショットキー接合型半導体装置の製造方法。第1導電型の炭化珪素基板と、前記炭化珪素基板よりも不純物濃度が低い第1導電型の第1領域と、第2導電型の第2領域とを有する炭化珪素層と、前記炭化珪素層の第1導電型の第1領域との間でショットキー接合している第1電極と、前記炭化珪素基板の裏面との間でオーミック接合している第2電極とを備え、前記炭化珪素層は第1トレンチと、第1トレンチ内にさらに設けられた第2トレンチであるサブトレンチとを備え、前記サブトレンチの内壁に位置する炭化珪素層は前記第2領域であることを特徴とするショットキー接合型半導体装置。請求項10において、前記サブトレンチの下方にサブトレンチの形状に応じた不純物濃度のピークがあることを特徴とするショットキー接合型半導体装置。請求項10において、前記第1トレンチの開口幅が1μm以下であることを特徴とするショットキー接合型半導体装置。請求項10において、前記サブトレンチの深さは200nm以上あることを特徴とするショットキー接合型半導体装置。請求項10において、前記サブトレンチは上に向かって徐々に幅がせまくなるテーパ状の内壁を備え、前記第1トレンチの幅が上に向かって徐々に幅が広くなるテーパ状の内壁を備えていることを特徴とするショットキー接合型半導体装置。トレンチ型ジャンクションバリアショットキーダイオードにおいて、ショットキー接合面積を保持したまま、素子面積を縮小して低容量化や低コスト化を図る際や、素子面積を保持したままショットキー接合面積を大きくして大電流化や低オン抵抗化を図る際は、トレンチ7の開口幅を小さくする必要がある。しかしながら、トレンチ7の開口幅を小さくすると、トレンチ7下のpSiC領域に電界が集中し、素子耐圧が低下するという問題がある。本発明の目的は、トレンチ型ショットキー接合型半導体装置のトレンチ7開口幅を小さくする際に、トレンチ7の底面のドリフト層表面の下に形成されたpSiC領域に電界が集中するのを抑制し、素子耐圧の低下を防ぐことである。上記目的を達成する代表的な手段として以下の手段を本願は含む。不純物を含み第1導電型を有する炭化珪素基板と、前記基板上に形成され、前記基板より不純物濃度の低い第1導電型のドリフト層と、前記ドリフト層表面に形成され、底面と側面をもつ複数個の第1トレンチ群と、前記第1トレンチの内壁部に接するように形成された第2導電型不純物領域と、前記第1トレンチ群の間に挟まれたショットキー接合領域と、前記ドリフト層表面に接するように形成された第1電極と、前記基板の裏面に形成された第2電極を具備し、前記第1トレンチの底面の中央よりも周辺を深く掘ってサブトレンチを形成し、前記第1トレンチの内壁部へ、第2導電型の不純物を基板表面に対して垂直にイオン注入して第2導電型不純物領域を形成することを特徴とするショットキー接合型半導体装置の製造方法。本発明によれば、トレンチ型ショットキー接合型半導体装置のトレンチ開口幅を小さくしても、トレンチ下のpSiC領域に電界が集中するのを抑制し、素子耐圧の低下を防ぐことができるようになる。以下、発明の実施例に即して本発明をより具体的に説明する。図4は、実施例1乃至3のトレンチ型のジャンクションバリアショットキーダイオードの平面構造図を示している。参照符号2はn-SiCドリフト層を、3はSiCのショットキー接合領域を、4はライン状のpSiC領域を、8はトレンチ7内に形成されたサブトレンチを、9はトレンチ7を取り囲む素子終端部のターミネーショントレンチを示している。図1は、図4のA-Aに沿った断面図である。図1において、1はnSiC基板を、4はpSiC領域を、5はショットキーダイオードのアノード電極を、6はカソード電極を、8はトレンチ7内にあるサブトレンチを、それぞれ示している。なお、サブトレンチ8はトレンチ7の一部として以下説明する。n-SiCドリフト層2と、トレンチ7サブトレンチ8の底面下部に配置されたpSiC領域4との界面でpn接合領域が形成される。図1において、トレンチ7サブトレンチ8の底面下部に配置されたpSiC領域4は、トレンチ7サブトレンチ8の底面中央での接合位置よりも、トレンチ7サブトレンチ8の底面の中央部から周辺端部に向かって接合位置が深くなっているので、トレンチ7サブトレンチ8の開口幅を小さくした場合に、トレンチ7サブトレンチ8の底面のpSiC領域に電界が集中して耐圧が低下することを抑制できている。なお、pSiC領域のレイアウトとして本実施例では図4に示すようなライン状の配置を用いたが、図5に示すような矩形のパターンにしても、図6に示すようにドットのパターンにしても、また図7に示すように六角形のパターンにしてもよい。図4、図5、図6、図7において、その他の符号は、図1のそれと同じ符号は同じ部位を示す。図8は図4のBBに沿った断面図を示している。10は素子終端を含むターミネーション領域を示している。本実施例ではターミネーション領域に、デバイス機能部分を帯状に囲むp領域を配置するJTEJunctionTerminationExtension構造を適用したが、リング状に複数本pSiC領域を配置するFLRFieldLimitingRing構造でもよい。いずれの構造においても、素子終端近傍での電界集中を避けるため、ターミネーショントレンチ9は、素子中央部に形成されるトレンチ7よりも開口幅を広くし、かつ、素子終端近傍のターミネーショントレンチ9の底面部にはサブトレンチ8を設けない。従って、素子中央部に形成されたサブトレンチ8のある深溝のトレンチ7はターミネーション領域の浅溝であるターミネーショントレンチ9に囲まれる平面レイアウトになっている。その他の符号は、図1のそれと同じ符号は同じ部位を示す。以降は、素子終端部の説明は省略し、断面図では、ダイオードの主要部である素子中央部のみ示し、ターミネーション領域は省略する。次に、図1の素子構造の製造フローを図9のaからdを参照して説明する。尚、図9においても、ダイオードの主要部である素子中央部のみ示し、前述のターミネーション領域は省略されている。本実施例のダイオードは耐圧600V以上である。まず、nSiC基板1を準備する。本実施例では、不純物濃度は2×1018cm-3とし、基板厚さは354μmとし、基板の主面は0001面とした。不純物濃度、基板厚さ、基板の主面は他の条件でも構わない。まず、このnSiC基板1上にドレイン層となるn-SiCドリフト層2を8μm形成する。不純物として窒素を用いてnSiC基板1と同じ導電性とし、その不純物濃度を2×1016cm-3とする。次に、図9aに示すように、n-SiCドリフト層2の上にプラズマCVDChemicalVapordeposition方によりシリコン酸化膜11を形成し、フォトリソグラフィー技術とドライエッチング技術を用いて、複数の開口部を形成する。そして、図9bに示すように、シリコン酸化膜11をマスクとしてドライエッチングし、n-SiCドリフト層2にトレンチ7サブトレンチ8を含むを形成する。トレンチ7の加工には、マイクロ波ECRElectronCyclotronResonanceプラズマ方式を採用したプラズマエッチング装置を用いた。加工に用いたガスは、アルゴンAr、三フッ化メタンCHF3、六フッ化硫黄SF6の混合ガスで、1.0Paの圧力のもと60Wのバイアスパワーにて行った。装置の電極形状は直径200mmの円形であり、単位面積あたりのバイアスパワーは0.048W/cm2である。具体的には、トレンチ7の底面中央部分に反応性生物を堆積させることで、底面端部に比べてエッチングを弱め、200nmのサブトレンチ8を形成し、トレンチ7を形成した。また、図9b中において、トレンチ7の開口幅Lpn、トレンチ7の間隔LSBDは要求される性能によって異なってくるが、Lpnが1μm以下の場合に耐圧低下を防止する効果が顕著である。詳細については後述する。次に、図9cに示すように、引き続き開口した二酸化シリコン酸化膜11をマスクとして、n-SiCドリフト層2表面に垂直方向にイオン注入し、トレンチ7の下のpSiC領域4を形成する。サブトレンチ8が形成されているため、pSiC領域4は、トレンチ7の底面の中央での接合位置よりも、トレンチ7の底面の周辺トレンチ端部での接合位置が深くなる。ここで、n-SiCドリフト層2表面に垂直な面からある角度を持たせ、例えば30度の角度を持って斜めに注入した場合、トレンチ7の底面の下で中央の方が浅い不純物プロファイルが形成される。しかし、pSiC領域4が横方向に広がってしまい、順方向電圧印加時の電流経路を制限してしまうため、オン抵抗が増加する。そこで、n-SiCドリフト層2表面に対して垂直な方向にイオン注入を行うことで、このような特性の劣化を実質上防いでいる。p型のドーパントとしては、アルミニウムを用い、1700°Cで活性化アニールを行った。1700°Cに保った時間は60秒である。最後に、図9dに示すように、nSiC基板1裏面にNi100nm/Ti25nmを形成した後、1000°C、120秒アニールしてNiシリサイド層を形成した。その後、n-SiCドリフト層2表面にショットキーダイオードのアノード電極5を形成した。以上の製造フローで、実施例1のトレンチ型のジャンクションバリアショットキーダイオードが得られる。実施例1のトレンチ型ジャンクションバリアショットキーダイオードの逆方向特性を評価し、従来例である図18のトレンチ型ジャンクションバリアショットキーダイオードと比較した結果を図10に示す。実施例1のトレンチ7の間隔はLSBD=1μm、トレンチ7サブトレンチ8の深さは1μm、サブトレンチ8の中央部の凸の高さ深さは200nmである。従来例のトレンチ7の深さは、実施例1と同様に1μmとした。従来例のトレンチ7の開口幅がLpn=2μmの場合における逆方向特性は、図10中の一点鎖線に示すように、耐圧958Vリーク電流が1mA/cm2となる電圧で定義となった。ショットキー接合面積を保持したまま、素子面積を縮小してLpn=1μmとすると、図10中の点線に示すように、耐圧862Vまで低下した。一方、実施例1の逆方向特性は、図10中の実線に示すように、トレンチ7サブトレンチ8の開口幅Lpn=1μmとしても、素子耐圧の低下を防ぐことができ、従来例のトレンチ7の開口幅Lpn=2μmの耐圧と同等以上、従来のトレンチ7の開口幅Lpn=1μmの耐圧より100V以上高い975Vが得られた。次に、実施例1のトレンチ7サブトレンチ8の開口幅Lpnが2μm以上の場合の逆方向特性を図11及び図12に示す。実施例トレンチ7サブトレンチ8の開口幅Lpnが2μm以上の場合、サブトレンチ8を設けない従来例は、図11中の点線に示すように、耐圧958Vとなった。一方、実施例1は図11中、実線に示すように耐圧980Vとなり、Lpn=1μmの場合の方が顕著な効果があることがわかる。図12に、トレンチ7サブトレンチ8の開口幅Lpn=3μmとし、実施例1のトレンチ型ジャンクションバリアショットキーダイオードの逆方向特性と従来のものを比較したものを示す。サブトレンチ8を設けない従来のトレンチ型ジャンクションバリアショットキーダイオードは、図12中の点線に示すように、耐圧942Vとなった。一方、実施例1の場合は図12中実線に示すように耐圧800Vとなり、素子耐圧が劣化した。つまり、トレンチ7サブトレンチ8の開口幅1μm以下が好ましいことわかる。本実施例では、pSiC領域のレイアウトは図4に示すようなライン状の配置を用いたが、pSiC領域のレイアウトは図5に示すような矩形のパターンにしても、図6に示すようにドットのパターンにしても、また図7に示すように六角形のパターンにしてもよい。図2は実施例2の断面構造図である。実施例1との違いは、サブトレンチ8の断面形状が実施例1では逆三角形であったのを、矩形としたものである。本実施例でも、pSiC領域のレイアウトは、図4に示すようなライン状、図5に示すような矩形パターン、図6に示すようなドットパターン、図7に示すような多角形六角形パターンにしてもよい。図3は本発明の実施例3の断面構造図である。実施例1との違いは、トレンチ7の側面が、ドリフト層2の表面に対して垂直ではなく、傾いているという点である。12は、トレンチ7側面のテーパー角度θを示している。トレンチ7の側面を、ドリフト層2の表面に対して垂直ではなく、テーパー角度12の傾きを持たせることにより、トレンチ7内壁部に接するpSiC領域4の形状が変化するため、ショットキー接合領域3での電界強度が変化し、またオン電流の電流経路の広がりも変化し、所望の特性を得るため任意に設計可能となる。本実施例の場合、中央の突起から下にある溝がサブトレンチ8である。本実施例では、pSiC領域のレイアウトは図4に示すようなライン状の配置を用いたが、pSiC領域のレイアウトは図5に示すような矩形のパターンにしても、図6に示すようにドットのパターンにしても、また図7に示すように六角形のパターンにしてもよい。続いて、シミュレーション結果を用いて発明の効果を詳細に説明する。図13abは、従来のトレンチ型のジャンクションバリアショットキーダイオード図18と実施例3図3の電界強度分布と電流密度分布をそれぞれ比較したものである。共に、トレンチ7の開口幅Lpn=1μm、深さは1μm、トレンチ7の間隔はLSBD=1μm、サブトレンチ8の高さは400nm、テーパー角度12は73度とし、逆方向に1000V印加した場合の計算結果である。図13aに示すように、従来はトレンチ7の中央に位置するpSiC領域で電界が集中しており、図13bに示すように電界集中する部分からリーク電流が流れている。一方、本実施例は、図13aに示すように、トレンチ7の下に形成されたpSiC領域4をトレンチ7の底面の中央での接合位置よりも、トレンチ7の底面の周辺での接合位置が深くなるように形成する。そのため、従来例では起こる電界集中が緩和され、図13bに示すようにリーク電流が低減される実質上流れない。図12に図13中CCとDDに沿った電界強度分布を示す。従来ではトレンチ7の中央においてpSiC領域で電界が集中しており、トレンチ7の中央において電界強度は最大値をとり、SiCの絶縁破壊電界である3MV/cmを越える。一方、実施例3では、トレンチ7の下のpSiC領域4をトレンチ7の中央での接合位置よりも、トレンチ7の周辺端部での接合位置が深くなるように形成している、トレンチ7中央部分で電界が低減され、最大値は3MV/cmを越えない。このように、pSiC領域4をトレンチ7の底面の中央での接合位置よりも、トレンチ7の底面の周辺トレンチ端部での接合位置が深くしているので、トレンチ7の下のpSiC領域4で電界が集中して耐圧が低下することを抑制できる。図15にトレンチ7の開口幅Lpnと耐圧の関係の計算結果を示す。トレンチ7の深さは1μm、サブトレンチ8の高さサブトレンチ7中央の凸部の高さは400nm、トレンチ7の間隔はLSBD=1μm、テーパー角度12は73度とした。従来はトレンチ7の開口幅Lpnを3μmから1μmに小さくすると電界集中が起こりやすくなり、耐圧が約150V低下してしまう。実施例3の場合、トレンチ7の開口幅を1μmとしても耐圧の劣化を約60Vに抑えることができ、従来よりも約100V高い耐圧を保持できる。図16にトレンチ7の開口幅Lpnを1μm、1.5μm、2μm、3μmとした場合の、サブトレンチ8の高さと耐圧の関係の計算結果を示す。トレンチ7の深さは1μm、トレンチ7の間隔はLSBD=1μmとした。トレンチ7開口幅Lpnが1.5μm、2μm、3μmと広くなると、サブトレンチ8を形成することで、耐圧は低下する。よって開口部が広い素子終端部のターミネーショントレンチ9の底面部にはサブトレンチ8を設けない。トレンチ7の開口幅を1μmまで小さくすると、サブトレンチ8を設けることで、耐圧が向上する。また、サブトレンチ8は200nm以上の高さを必要とし、その効果はサブトレンチ8の高さが800nmでも同様の効果があることを確認した。上記各実施例はトレンチ型ジャンクションバリアショットキーダイオード単体について記載したが、例えば、スイッチング素子である接合FETJFETやMOSFETとの混載素子のダイオード部分に適用しても同様の効果が得られる。