"トレンチ内にポリシリコンが充填され、当該ポリシリコンの上部がシリコン酸化膜により覆われたトレンチ構造を有する半導体装置の製造方法であって、シリコン活性層の上面に第1のシリコン酸化膜が積層されてなる基板に異方性エッチングを行うことにより、前記第1のシリコン酸化膜の上面から前記シリコン活性層内に伸びるトレンチを形成するトレンチ形成工程と、前記トレンチの側壁全体を一体的に覆う第2のシリコン酸化膜を形成する側壁酸化膜形成工程と、前記第2のシリコン酸化膜の形成後に、前記トレンチ内にポリシリコンを充填する充填工程と、前記トレンチ内に充填したポリシリコンの上部露出面を酸化させてキャップを形成するキャップ形成工程と、を備えた半導体装置の製造方法。前記側壁酸化膜形成工程は、前記トレンチの側壁全体にポリシリコンを蒸着させ、当該ポリシリコンを酸化させることにより、前記第2のシリコン酸化膜を形成することを特徴とする、請求項1に記載の半導体装置の製造方法。前記ポリシリコンは、前記トレンチの側壁全体でシリコン酸化膜として酸化膨張する速度が同じであることを特徴とする、請求項2に記載の半導体装置の製造方法。前記側壁酸化膜形成工程は、前記トレンチの側壁全体に酸化シリコンを蒸着させることにより、前記第2のシリコン酸化膜を形成することを特徴とする、請求項1に記載の半導体装置の製造方法。前記酸化シリコンは、前記トレンチの側壁全体で、結晶成長する速度が同じであることを特徴とする、請求項4に記載の半導体装置の製造方法。前記トレンチ形成工程は、前記第1のシリコン酸化膜に仮設トレンチを形成する工程と、前記第1のトレンチ内にポリシリコンを充填する工程と、異方性エッチングにより前記仮設トレンチ内のポリシリコンの上面から前記シリコン活性層内に伸び、かつ、前記仮設トレンチの径よりも小さい径の前記トレンチを形成する工程と、を含み、前記側壁酸化膜形成工程は、前記トレンチの側壁全体を酸化させることにより、前記第2のシリコン酸化膜を形成することを特徴とする、請求項1に記載の半導体装置の製造方法。トレンチ内にポリシリコンが充填され、当該ポリシリコンの上部がシリコン酸化膜により覆われたトレンチ構造を有する半導体装置の製造方法であって、シリコン活性層の上面に第1のシリコン酸化膜が積層されてなる基板に異方性エッチングを行うことにより、前記第1のシリコン酸化膜の上面から前記シリコン活性層内に伸びるトレンチを形成するトレンチ形成工程と、前記シリコン活性層において前記トレンチの側壁面を等方性エッチングにより後退させる側壁エッチング工程と、後退した前記側壁面近傍のシリコンを酸化させる側壁酸化膜形成工程と、前記側壁酸化膜形成工程の後に、前記トレンチ内にポリシリコンを充填する充填工程と、前記トレンチ内に充填したポリシリコンの上部露出面を酸化させてキャップを形成するキャップ形成工程と、を備え、前記側壁酸化膜成形工程は、後退した前記側壁面近傍のシリコンを酸化膨張させることにより、当該側壁面を前記第1のシリコン酸化膜に形成されたトレンチ側壁面と面一にする工程であることを特徴とする、半導体装置の製造方法。トレンチ内にポリシリコンが充填され、当該ポリシリコンの上部がシリコン酸化膜により覆われたトレンチ構造を有する半導体装置であって、シリコン活性層の上面に第1のシリコン酸化膜が積層されてなる基板に形成され、前記第1のシリコン酸化膜の上面から前記シリコン活性層内に真っすぐに伸びるトレンチと、前記トレンチの側壁全体を一体的に覆う第2のシリコン酸化膜と、前記第2のシリコン酸化膜が形成された前記トレンチ内に充填されたポリシリコンと、前記トレンチ内に充填されたポリシリコンの上部が酸化されてなるキャップと、を備えた半導体装置。前記第2のシリコン酸化膜は、前記トレンチの側壁全体に亘って均一の厚みであることを特徴とする、請求項8に記載の半導体装置。トレンチ内にポリシリコンが充填され、当該ポリシリコンの上部がシリコン酸化膜により覆われたトレンチ構造を有する半導体装置であって、シリコン活性層の上面に第1のシリコン酸化膜が積層されてなる基板に形成され、前記第1のシリコン酸化膜の上面から前記シリコン活性層内に伸びるトレンチと、前記シリコン活性層において前記トレンチの側壁面近傍が酸化されてなる側壁酸化膜と、前記側壁酸化膜が形成された前記トレンチ内に充填されたポリシリコンと、前記トレンチ内に充填されたポリシリコンの上部が酸化されてなるキャップと、を備え、前記側壁酸化膜の表面が前記第1のシリコン酸化膜に形成されたトレンチ側壁面と面一であることを特徴とする、半導体装置。本発明は、このような実情に鑑みてなされたもので、トレンチ構造の表面に不要な溝が形成されず、また、素子の面積効率を良好なものとすることができる半導体装置およびその製造方法の提供を目的とする。第1の発明は、トレンチ内にポリシリコンが充填され、当該ポリシリコンの上部がシリコン酸化膜により覆われたトレンチ構造を有する半導体装置の製造方法であって、シリコン活性層の上面に第1のシリコン酸化膜が積層されてなる基板に異方性エッチングを行うことにより、上記第1のシリコン酸化膜の上面から上記シリコン活性層内に伸びるトレンチを形成するトレンチ形成工程と、上記トレンチの側壁全体を一体的に覆う第2のシリコン酸化膜を形成する側壁酸化膜形成工程と、上記第2のシリコン酸化膜の形成後に、上記トレンチ内にポリシリコンを充填する充填工程と、上記トレンチ内に充填したポリシリコンの上部露出面を酸化させてキャップを形成するキャップ形成工程と、を備えた半導体装置の製造方法である。第1の発明によれば、まず、異方性エッチングによってアンダーカット部のない真っすぐに伸びるトレンチが形成される。これにより、側壁面全体に段差のないトレンチを形成することができる。そして、トレンチの側壁全体を一体的に覆う第2のシリコン酸化膜を形成する。これにより、トレンチの側壁面全体に、段差のない第2のシリコン酸化膜を形成することができる。側壁面全体に段差のない第2のシリコン酸化膜を形成することにより、キャップを形成した際にキャップとその周囲のシリコン酸化膜の境界部に溝が形成されない。よって、その後の工程で、溝に残渣が溜まるといった不都合が生じない。また、トレンチの側壁面から側方に大きく伸びる側方空間を形成しないので、素子の面積効率を良好なものとすることができる。第2の発明は、第1の発明において、上記側壁酸化膜形成工程は、上記トレンチの側壁全体にポリシリコンを蒸着させ、当該ポリシリコンを酸化させることにより、上記第2のシリコン酸化膜を形成することを特徴とする。第2の発明によれば、トレンチの側壁全体にポリシリコンを蒸着させ、当該ポリシリコンを酸化させるので、段差のないシリコン酸化膜をトレンチの側壁に形成することができる。第3の発明は、第2の発明において、上記ポリシリコンは、上記トレンチの側壁全体でシリコン酸化膜として酸化膨張する速度が同じであることを特徴とする。第3の発明によれば、ポリシリコンは、トレンチの側壁全体でシリコン酸化膜として酸化膨張する速度が同じなので、段差のないシリコン酸化膜を確実に形成することができる。第4の発明は、第1の発明において、上記側壁酸化膜形成工程は、上記トレンチの側壁全体に酸化シリコンを蒸着させることにより、上記第2のシリコン酸化膜を形成することを特徴とする。第4の発明によれば、トレンチの側壁全体に酸化シリコンを蒸着させるので、段差のないシリコン酸化膜をトレンチの側壁に形成することができる。第5の発明は、第4の発明において、上記酸化シリコンは、上記トレンチの側壁全体で、結晶成長する速度が同じであることを特徴とする。第5の発明によれば、酸化シリコンは、トレンチの側壁全体で、結晶成長する速度が同じなので、段差のないシリコン酸化膜を確実に形成することができる。第6の発明は、第1の発明において、上記トレンチ形成工程は、上記第1のシリコン酸化膜に仮設トレンチを形成する工程と、上記第1のトレンチ内にポリシリコンを充填する工程と、異方性エッチングにより上記仮設トレンチ内のポリシリコンの上面から上記シリコン活性層内に伸び、かつ、上記仮設トレンチの径よりも小さい径の上記トレンチを形成する工程と、を含み、上記側壁酸化膜形成工程は、上記トレンチの側壁全体を酸化させることにより、上記第2のシリコン酸化膜を形成することを特徴とする。第6の発明によれば、仮設トレンチ内のポリシリコンとシリコン活性層のシリコンを異方性エッチングすることにより、アンダーカット部のない真っすぐな形状のトレンチが形成される。そして、当該トレンチの側壁全体を酸化させることにより、段差のないシリコン酸化膜をトレンチの側壁全体に形成することができる。第7の発明は、トレンチ内にポリシリコンが充填され、当該ポリシリコンの上部がシリコン酸化膜により覆われたトレンチ構造を有する半導体装置の製造方法であって、シリコン活性層の上面に第1のシリコン酸化膜が積層されてなる基板に異方性エッチングを行うことにより、上記第1のシリコン酸化膜の上面から上記シリコン活性層内に伸びるトレンチを形成するトレンチ形成工程と、上記シリコン活性層において上記トレンチの側壁面を等方性エッチングにより後退させる側壁エッチング工程と、後退した上記側壁面近傍のシリコンを酸化させる側壁酸化膜形成工程と、上記側壁酸化膜形成工程の後に、上記トレンチ内にポリシリコンを充填する充填工程と、上記トレンチ内に充填したポリシリコンの上部露出面を酸化させてキャップを形成するキャップ形成工程と、を備え、上記側壁酸化膜成形工程は、後退した上記側壁面近傍のシリコンを酸化膨張させることにより、当該側壁面を上記第1のシリコン酸化膜に形成されたトレンチ側壁面と面一にする工程であることを特徴とする、半導体装置の製造方法である。第7の発明によれば、シリコン活性層においてトレンチの側壁面を等方性エッチングにより後退させる。そして、後退した側壁面近傍のシリコンを酸化膨張させることにより、当該側壁面をシリコン酸化膜に形成されたトレンチ側壁面と面一にする。よって、トレンチの側壁面に段差のないシリコン酸化膜を形成することができる。側壁面に段差のないトレンチを形成することにより、キャップを形成した際にキャップとその周囲のシリコン酸化膜の境界部に溝が形成されない。よって、その後の工程で、溝に残渣が溜まるといった不都合が生じない。また、トレンチの側壁面から側方に大きく伸びる側方空間を形成しないので、素子の面積効率を良好なものとすることができる。第8の発明は、トレンチ内にポリシリコンが充填され、当該ポリシリコンの上部がシリコン酸化膜により覆われたトレンチ構造を有する半導体装置であって、シリコン活性層の上面に第1のシリコン酸化膜が積層されてなる基板に形成され、上記第1のシリコン酸化膜の上面から上記シリコン活性層内に真っすぐに伸びるトレンチと、上記トレンチの側壁全体を一体的に覆う第2のシリコン酸化膜と、上記第2のシリコン酸化膜が形成された上記トレンチ内に充填されたポリシリコンと、上記トレンチ内に充填されたポリシリコンの上部が酸化されてなるキャップと、を備えた半導体装置である。第8の発明によれば、真っすぐに伸びるトレンチが形成され、このトレンチの側壁全体を一体的に覆う第2のシリコン酸化膜が形成されている。これにより、トレンチの側壁面全体に、段差のない第2のシリコン酸化膜を形成することができる。側壁面全体に段差のない第2のシリコン酸化膜を形成することにより、キャップを形成した際にキャップとその周囲のシリコン酸化膜の境界部に溝が形成されない。よって、この半導体装置を用いた半導体製品の製造工程において、溝に残渣が溜まるといった不都合が生じない。また、トレンチの側壁面から側方に大きく伸びる側方空間を形成しないので、素子の面積効率を良好なものとすることができる。第9の発明は、第8の発明において、上記第2のシリコン酸化膜は、上記トレンチの側壁全体に亘って均一の厚みであることを特徴とする。第9の発明によれば、段差のない第2のシリコン酸化膜を確実に形成することができる。第10の発明は、トレンチ内にポリシリコンが充填され、当該ポリシリコンの上部がシリコン酸化膜により覆われたトレンチ構造を有する半導体装置であって、シリコン活性層の上面に第1のシリコン酸化膜が積層されてなる基板に形成され、上記第1のシリコン酸化膜の上面から上記シリコン活性層内に伸びるトレンチと、上記シリコン活性層において上記トレンチの側壁面近傍が酸化されてなる側壁酸化膜と、上記側壁酸化膜が形成された上記トレンチ内に充填されたポリシリコンと、上記トレンチ内に充填されたポリシリコンの上部が酸化されてなるキャップと、を備え、上記側壁酸化膜の表面が上記第1のシリコン酸化膜に形成されたトレンチ側壁面と面一であることを特徴とする、半導体装置である。第10の発明によれば、シリコン活性層の側壁酸化膜の表面が第1のシリコン酸化膜のトレンチ側壁面と面一である。よって、トレンチの側壁面全体に、段差のないシリコン酸化膜を形成することができる。側壁面に段差のないトレンチを形成することにより、キャップを形成した際にキャップとその周囲のシリコン酸化膜の境界部に溝が形成されない。よって、この半導体装置を用いた半導体製品の製造工程において、溝に残渣が溜まるといった不都合が生じない。また、トレンチの側壁面から側方に大きく伸びる側方空間を形成しないので、素子の面積効率を良好なものとすることができる。本発明によれば、トレンチ構造の表面に不要な溝が形成されず、また、素子の面積効率を良好なものとすることができる半導体装置及びその製造方法を提供することができる。第1実施形態本発明の第1実施形態について、図面を参照しつつ説明する。図1は、本発明の第1実施形態に係る半導体装置の製造方法の前半工程を示す断面図である。図2は、本発明の第1実施形態に係る半導体装置の製造方法の後半工程を示す断面図である。第1実施形態に係る半導体装置1図2参照は、トレンチ2内にポリシリコン3が充填され、当該ポリシリコン3の上部がシリコン酸化膜以下、キャップと称する16により覆われたトレンチ構造5を有する半導体装置である。トレンチ構造5は、半導体基板中の素子間分離等に用いられる。まず、第1実施形態に係る半導体装置1に製造方法の概略について説明する。なお、本実施形態のポイントは、トレンチ構造5の製造方法にあるので、当該製造方法について説明する。図1,2に例示されるように、トレンチ構造5の製造方法は、シリコン活性層6の上面に第1のシリコン酸化膜7が積層されてなる基板8に異方性エッチングを行うことにより、第1のシリコン酸化膜7の上面からシリコン活性層6内に伸びるトレンチ2を形成するトレンチ形成工程ステップS5と、トレンチ2の側壁全体を一体的に覆う第2のシリコン酸化膜9を形成する側壁酸化膜形成工程ステップS7と、第2のシリコン酸化膜9の形成後に、トレンチ2内にポリシリコン3を充填する充填工程ステップS8と、トレンチ2内に充填したポリシリコン3の上部露出面を酸化させてキャップ16を形成するキャップ形成工程ステップS10とを備える。次に、第1実施形態におけるトレンチ構造5の製造方法について、図1、2を参照しつつ詳細に説明する。まず、図1に示されるように、単結晶シリコンで構成されたシリコン活性層6の上面に第1のシリコン酸化膜7を積層して、基板8を形成するステップS1。基板8は、SOIウエハを基に構成された基板であってもよいし、或いはバルクウエハを基に構成された基板であってもよい。図1に示される例では、基板8は、支持基板14の上に埋込酸化膜15を介してシリコン活性層6が設けられた構造のSOIウエハを基に構成されている。支持基板14は、実際には埋込酸化膜15よりも格段に厚いものであるが、便宜上、薄く図示している。シリコン酸化膜7は、例えば、LOCOS酸化膜であるが、LOCOS酸化膜でなくてもよい。なお、以下の説明では、シリコン酸化膜7がLOCOS酸化膜である場合について説明する第1実施形態では、以下、LOCOS酸化膜7と呼称する。次に、シリコン活性層6の上面において、LOCOS酸化膜7の両側にバッファ酸化膜10を形成するステップS2。バッファ酸化膜10は、シリコン活性層6の表面を保護するものであり、LOCOS酸化膜7よりも薄く形成される。次に、例えばCVD法を用いて、LOCOS酸化膜7およびバッファ酸化膜10の上面に第1マスク層11を形成し、第1マスク層11の上面に第2マスク層12を形成するステップS3。第1マスク層11は、例えば、窒化シリコンSiNにより構成される。第2マスク層12は、例えば、NSGNonSilicateGlassにより構成される。次に、第2マスク層12の上面に、トレンチ2を形成するためのマスクパターンを有するフォトレジスト膜13を形成し、そのマスクパターンを用いて異方性エッチングを行うステップS4。このエッチングにより、第2マスク層12、第1マスク層11、およびLOCOS酸化膜7を貫通する仮設トレンチ2aを形成する。仮設トレンチ2aは、シリコン活性層6とシリコン酸化膜7の境界面にまで達する。次に、フォトレジスト膜13を除去した後、第2マスク層12をマスクとして、シリコン活性層6内に伸びるトレンチ2を形成するステップS5。より具体的には、異方性エッチングにより、シリコン活性層6を貫通し、かつ、埋込酸化膜15の内部に達するトレンチ2を形成する。異方性エッチングでエッチングを行うので、アンダーカット部のない真っすぐに伸びるトレンチ2が形成される。これにより、側壁全体に段差のないトレンチ2を形成することができる。トレンチ2の形成後、第2のマスク層12を除去する。次に、図2に示されるように、トレンチ2の側壁全体を一体的に覆うポリシリコン膜17を形成するステップS6。具体的には、例えばCVD法により、トレンチ2の側壁全体および底面、並びに第1のマスク層11の上面にポリシリコンを一体的に蒸着させる。ポリシリコン膜17は、トレンチ2の側壁全体で均一の厚みに形成される。なお、第1のマスク層11上のポリシリコン膜17は不要なものなので、後で除去する。次に、当該ポリシリコン膜17を酸化例えば熱酸化させることにより、第2のシリコン酸化膜9が形成されるステップS7。第2のシリコン酸化膜9は、トレンチ2の側壁全体で均一の厚みに形成される。次に、第2のシリコン酸化膜9が蒸着されたトレンチ2内に、ポリシリコン3を充填するステップS8。より具体的には、例えばCVD法により、トレンチ2内にポリシリコン3を充填するとともに、トレンチ2外の第2のシリコン酸化膜9の上にポリシリコン3を積層する。なお、トレンチ2外のポリシリコン3は不要なものなので、後で除去する。次に、不要なポリシリコン3および不要な第2のシリコン酸化膜9を除去するステップS9。具体的には、例えばCMP法により、これらを除去する。CMP法による研磨の際、第1のマスク層11がストッパとなって、必要以上の研磨がなされるのを防止する。次に、トレンチ2内に充填したポリシリコン3の上部露出面を酸化させてキャップ16を形成し、第1マスク層11を除去するステップ10。以上により、トレンチ構造5が完成する。以上説明したように、本実施形態に係る半導体装置1の製造方法によれば、まず、異方性エッチングによってアンダーカット部のない真っすぐに伸びるトレンチ2が形成される。これにより、側壁面全体に段差のないトレンチ2を形成することができる。そして、トレンチ2の側壁全体を一体的に覆う第2のシリコン酸化膜9を形成する。これにより、トレンチ2の側壁面全体に、段差のない第2のシリコン酸化膜9を形成することができる。側壁面全体に段差のない第2のシリコン酸化膜9を形成することにより、キャップ16を形成した際にキャップ16とその周囲の第2のシリコン酸化膜9の境界部AステップS10参照に溝が形成されない。よって、その後の工程で、溝に残渣が溜まるといった不都合が生じない。また、トレンチ2の側壁面から側方に大きく伸びる側方空間を形成しないので、素子の面積効率を良好なものとすることができる。第2実施形態本発明の第2実施形態について、図面を参照しつつ説明する。図3は、本発明の第2実施形態に係る半導体装置の製造方法の後半工程を示す断面図である。第2実施形態に係る半導体装置の製造方法の前半工程ステップS1~5は、第1実施形態における前半工程と同じなので、その説明を省略する。第2実施形態については、上記した第1実施形態と同様の構成については、同じ参照符号を付してその説明を省略する。第2実施形態に係る製造方法では、ステップS5図1参照の後、トレンチ2の側壁全体を一体的に覆う第2のシリコン酸化膜9を形成するステップS6。具体的には、例えばCVD法により、トレンチ2の側壁全体および底面、並びに第1のマスク層11の上面に酸化シリコンを一体的に蒸着させる。なお、第1のマスク層11上の第2のシリコン酸化膜9は不要なものなので、後で除去する。第2のシリコン酸化膜9は、トレンチ2の側壁全体で均一の厚みに形成される。次に、第2のシリコン酸化膜9が蒸着されたトレンチ2内に、ポリシリコン3を充填するステップS7。より具体的には、例えばCVD法により、トレンチ2内にポリシリコン3を充填するとともに、トレンチ2外の第2のシリコン酸化膜9の上にポリシリコン3を積層する。なお、トレンチ2外のポリシリコン3は不要なものなので、後で除去する。次に、不要なポリシリコン3および不要な第2のシリコン酸化膜9を除去するステップS8。具体的には、例えばCMP法により、これらを除去する。CMP法による研磨の際、第1のマスク層11がストッパとなって、必要以上の研磨がなされるのを防止する。次に、トレンチ2内に充填したポリシリコン3の上部露出面を酸化させてキャップ16を形成し、第1マスク層11を除去するステップ9。以上により、トレンチ構造50が完成する。第2実施形態においても、上記した第1実施形態と同様の効果を奏することができる。また、第2実施形態においては、第1実施形態におけるステップS6がないので、第1実施形態に比べて工程数を減らすことができる。第3実施形態本発明の第3実施形態について、図面を参照しつつ説明する。図4は、本発明の第3実施形態に係る半導体装置の製造方法の序盤工程を示す断面図である。図5は、本発明の第3実施形態に係る半導体装置の製造方法の中盤工程を示す断面図である。図6は、本発明の第3実施形態に係る半導体装置の製造方法の終盤工程を示す断面図である。なお、第3実施形態については、上記した第1実施形態と同様の構成については、同じ参照符号を付してその説明を省略する。第3実施形態に係る製造方法では、まず、図4に示されるように、単結晶シリコンで構成されたシリコン活性層6の上面に第1のシリコン酸化膜7を積層して、基板8を形成するステップS1。シリコン酸化膜7は、例えば、LOCOS酸化膜であるが、LOCOS酸化膜でなくてもよい。なお、以下の説明では、シリコン酸化膜7がLOCOS酸化膜である場合について説明する第2実施形態では、以下、LOCOS酸化膜7と呼称する。次に、シリコン活性層6の上面において、LOCOS酸化膜7の両側にバッファ酸化膜10を形成するステップS2。次に、例えばCVD法を用いて、LOCOS酸化膜7およびバッファ酸化膜10の上面に第1マスク層11を形成するステップS3。次に、第1マスク層11の上面に、トレンチ2を形成するためのマスクパターンを有するフォトレジスト膜13を形成し、そのマスクパターンを用いて異方性エッチングを行うステップS4。このエッチングにより、第1マスク層11およびLOCOS酸化膜7を貫通する仮設トレンチ2aを形成する。仮設トレンチ2aは、シリコン活性層6とシリコン酸化膜7の境界面にまで達する。次に、フォトレジスト膜13を除去するステップS5。次に、図5に示されるように、仮設トレンチ2a内にポリシリコン18を充填するステップS6。次に、ポリシリコン18および第1マスク層11上に第3マスク層19を積層するステップS7。次に、第3マスク層19の上面に、トレンチ2を形成するためのマスクパターンを有するフォトレジスト膜13を積層し、そのマスクパターンを用いて異方性エッチングを行うステップS8。フォトレジスト膜13が有する開口部の幅は、仮設トレンチの幅よりも小さい。この異方性エッチングにより、第3マスク層19に開口部20が形成される。この開口部20の形成によって第3マスク層19にマスクパターンが形成される。次に、フォトレジスト膜13を除去した後、第3マスク層19のマスクパターンを用いて異方性エッチングを行う。この異方性エッチングにより、仮設トレンチ2a内のポリシリコン18の上面からシリコン活性層6内に伸びるトレンチ2が形成されるステップS9。より具体的には、異方性エッチングにより、ポリシリコン18およびシリコン活性層6を貫通し、かつ、埋込酸化膜15の内部に達するトレンチ2を形成する。異方性エッチングでエッチングを行うので、アンダーカット部のない真っすぐに伸びるトレンチ2が形成される。これにより、側壁全体に段差のないトレンチ2を形成することができる。トレンチ2の形成後、第3のマスク層19を除去する。次に、トレンチ2の側壁全体を一体的に覆うシリコン酸化膜9を形成するステップS10。具体的には、例えば熱酸化法により、ポリシリコン18およびシリコン活性層6内のトレンチ側壁面全体およびトレンチ底面を一体的に酸化させる。これにより、第2のシリコン酸化膜9が形成される。第2のシリコン酸化膜9は、トレンチ2の側壁全体で均一の厚みに形成される。次に、図6に示されるように、第2のシリコン酸化膜9が蒸着されたトレンチ2内に、ポリシリコン3を充填するステップS11。より具体的には、例えばCVD法により、トレンチ2内にポリシリコン3を充填するとともに、トレンチ2外の第1マスク層11の上にポリシリコン3を積層する。なお、トレンチ2外のポリシリコン3は不要なものなので、後で除去する。次に、不要なポリシリコン3を除去するステップS12。具体的には、例えばCMP法により、不要なポリシリコン3を除去する。CMP法による研磨の際、第1のマスク層11がストッパとなって、必要以上の研磨がなされるのを防止する。次に、トレンチ2内に充填したポリシリコン3の上部露出面を酸化させてキャップ16を形成し、第1マスク層11を除去するステップ13。以上により、トレンチ構造51が完成する。第3実施形態においては、仮設トレンチ2a内のポリシリコン18とシリコン活性層6のシリコンを異方性エッチングすることにより、アンダーカット部のない真っすぐな形状のトレンチ2が形成される。そして、当該トレンチ2の側壁全体を酸化させることにより、段差のない第2のシリコン酸化膜9をトレンチ2の側壁全体に形成することができる。よって、上記した第1実施形態と同様の効果を奏することができる。第4実施形態本発明の第4実施形態について、図面を参照しつつ説明する。図7は、本発明の第4実施形態に係る半導体装置の製造方法の序盤工程を示す断面図である。図8は、本発明の第4実施形態に係る半導体装置の製造方法の中盤工程を示す断面図である。図9は、本発明の第4実施形態に係る半導体装置の製造方法の終盤工程を示す断面図である。なお、第4実施形態については、上記した第1実施形態と同様の構成については、同じ参照符号を付してその説明を省略する。第4実施形態に係る半導体装置100図9参照は、トレンチ内にポリシリコン3が充填され、当該ポリシリコン3の上部がシリコン酸化膜16により覆われたトレンチ構造52を有する半導体装置である。トレンチ構造52は、半導体基板中の素子間分離等に用いられる。まず、第4実施形態に係る半導体装置の製造方法の概略について説明する。なお、本実施形態のポイントは、トレンチ構造50の製造方法にあるので、当該製造方法について説明する。図7に示されるように、第4実施形態に係る製造方法は、シリコン活性層6の上面に第1のシリコン酸化膜7が積層されてなる基板8に異方性エッチングを行うことにより、第1のシリコン酸化膜7の上面からシリコン活性層6内に伸びるトレンチ2を形成するトレンチ形成工程ステップS4と、図8に示されるように、シリコン活性層6においてトレンチ2の側壁面を等方性エッチングにより後退させる側壁エッチング工程ステップS5と、後退した側壁面近傍のシリコンを酸化させる側壁酸化膜形成工程ステップS6と、側壁酸化膜形成工程の後に、トレンチ2内にポリシリコン3を充填する充填工程ステップS7と、図9に示されるように、トレンチ2内に充填したポリシリコン3の上部露出面を酸化させてキャップ16を形成するキャップ形成工程ステップS9とを備えている。また、側壁酸化膜成形工程ステップS6は、後退した側壁面近傍のシリコンを酸化膨張させることにより、当該側壁面を第1のシリコン酸化膜7に形成されたトレンチ側壁面70と面一にする工程である。次に、第4実施形態におけるトレンチ構造52の製造方法について、図7~9を参照しつつ詳細に説明する。まず、図7に示されるように、単結晶シリコンで構成されたシリコン活性層6の上面に第1のシリコン酸化膜7を積層して、基板8を形成するステップS1。基板8は、SOIウエハを基に構成された基板であってもよいし、或いはバルクウエハを基に構成された基板であってもよい。図7に示される例では、基板8は、バルクウエハを基に構成されている。シリコン酸化膜7は、例えば、LOCOS酸化膜であるが、LOCOS酸化膜でなくてもよい。以下の説明では、シリコン酸化膜7はLOCOS酸化膜ではない場合を例にとって説明する。次に、例えばCVD法を用いて、シリコン酸化膜7の上面にマスク層21を形成するステップS2。マスク層21は、例えば、窒化シリコンSiNにより構成される。次に、マスク層21の上面に、トレンチ2を形成するためのマスクパターンを有するフォトレジスト膜13を形成し、そのマスクパターンを用いて異方性エッチングを行う。このエッチングにより、マスク層21、およびシリコン酸化膜7を貫通する仮設トレンチ2aを形成する。仮設トレンチ2aは、シリコン活性層6とシリコン酸化膜7の境界面にまで達する。次に、フォトレジスト膜13を除去した後、マスク層21をマスクとして、異方性エッチングにより、シリコン活性層6内に伸びるトレンチ2を形成するステップS4。異方性エッチングでエッチングを行うので、アンダーカット部のない真っすぐに伸びるトレンチ2が形成される。次に、シリコン活性層6においてトレンチ2の側壁面および底面を等方性エッチングにより後退させるステップS5。これにより、トレンチ2においてシリコン活性層6とシリコン酸化膜7の境界部に一時的に段差が形成される。次に、後退した側壁面近傍および底面近傍のシリコンを酸化膨張させるステップS6。後退した側壁面近傍のシリコンを酸化膨張させることにより、当該側壁面をシリコン酸化膜7に形成されたトレンチ側壁面70と面一にする。つまり、境界部Bが面一となる。次に、トレンチ2内にポリシリコン3を充填するステップS7。より具体的には、例えばCVD法により、トレンチ2内にポリシリコン3を充填するとともに、トレンチ2外のシリコン酸化膜7の上にポリシリコン3を積層する。なお、トレンチ2外のポリシリコン3は不要なものなので、後で除去する。次に、不要なポリシリコン3を除去するステップS8。具体的には、例えばCMP法により、不要なポリシリコン3を除去する。CMP法による研磨の際、マスク層21がストッパとなって、必要以上の研磨がなされるのを防止する。次に、トレンチ2内に充填したポリシリコン3の上部露出面を酸化させてキャップ16を形成するステップS9。次に、マスク層21を除去するステップ10。以上により、トレンチ構造52が完成する。以上説明したように、本実施形態に係る半導体装置の製造方法によれば、シリコン活性層6においてトレンチ2の側壁面を等方性エッチングにより後退させる。そして、後退した側壁面近傍のシリコンを酸化膨張させることにより、当該側壁面をシリコン酸化膜に形成されたトレンチ側壁面と面一にする。よって、トレンチ2の側壁面に段差のないシリコン酸化膜を形成することができる。側壁面に段差のないシリコン酸化膜を形成することにより、キャップ16を形成した際にキャップ16とその周囲のシリコン酸化膜の境界部AステップS10参照に溝が形成されない。よって、その後の工程で、溝に残渣が溜まるといった不都合が生じない。また、トレンチ2の側壁面から側方に大きく伸びる側方空間を形成しないので、素子の面積効率を良好なものとすることができる。"