外部から信号を供給可能な入力端子と、内部回路と、起動時から所定時間が経過するまでの間にマスク解除信号を出力する制御部と、前記入力端子に供給される第1電圧又は前記第1電圧よりも低い第2電圧を表す信号を前記マスク解除信号に応じて前記内部回路に出力するバッファ回路とを具備する半導体装置。前記バッファ回路は、前記第1電圧と前記第2電圧との一方の電圧を表す信号を供給する電源と、前記入力端子との間に接続された抵抗と、前記抵抗と前記電源との間に接続され、第1制御信号に応じてオンし、第2制御信号に応じてオフするスイッチと、前記入力端子から前記内部回路への伝送を無効にし、前記マスク解除信号に応じて、前記入力端子から前記内部回路への伝送を有効にするマスク回路とを具備し、前記制御部は、起動時から所定時間が経過するまでに、前記第1制御信号を前記スイッチに出力し、前記第1制御信号を出力してから前記所定時間が経過するまでに、前記マスク解除信号を前記マスク回路に出力し、前記マスク回路は、外部から前記入力端子に信号が供給されていない場合、前記マスク解除信号に応じて、前記一方の電圧を表す信号を前記内部回路に出力し、外部から前記入力端子に前記第1電圧と前記第2電圧との他方の電圧を表す信号が供給されている場合、前記マスク解除信号に応じて、前記他方の電圧を表す信号を前記内部回路に出力し、前記制御部は、前記所定時間以降に、前記マスク解除信号の出力を停止し、前記第2制御信号を前記スイッチに出力する請求項1に記載の半導体装置。前記制御部は、前記起動時である第1の時間から、前記所定時間である第2の時間までに、前記第1制御信号を前記スイッチに出力し、前記第1の時間と前記第2の時間との間の第3の時間から、前記第2の時間までに、前記マスク解除信号を前記マスク回路に出力する請求項2に記載の半導体装置。前記制御部は、前記第3の時間と前記第2の時間との間の第4の時間から、前記第2の時間までに、クロック信号を出力し、前記内部回路は、前記第4の時間において、前記クロック信号に応じて、前記マスク回路からの信号を出力信号として出力する入出力回路を具備する請求項3に記載の半導体装置。前記入出力回路は、フリップフロップである請求項4に記載の半導体装置。前記制御部は、前記マスク解除信号を出力しないときにマスク有効信号を前記マスク回路に出力し、前記マスク回路は、前記マスク有効信号に応じて、前記入力端子から前記内部回路への伝送を無効にする請求項2~5のいずれかに記載の半導体装置。前記マスク回路は、AND回路であり、前記マスク解除信号は、前記制御部から前記マスク回路に出力される信号のレベルがハイレベルであることを表す請求項6に記載の半導体装置。外部から信号を供給可能な入力端子と、内部回路と、バッファ回路とを具備する半導体装置を制御する方法であって、起動時から所定時間が経過するまでの間にマスク解除信号を出力するステップと、前記バッファ回路が、前記入力端子に供給される第1電圧又は前記第1電圧よりも低い第2電圧を表す信号を前記マスク解除信号に応じて前記内部回路に出力するステップとを具備する半導体装置の制御方法。しかし、従来の半導体装置100では、特開2004-72231号公報の[0033]に記載されているように、入力端子110に外部からプルアップした際に、起動時にスイッチ130がオンしている間は定常リーク電流が発生する。このため、従来の半導体装置100では、外部から入力端子110に電圧VDDを表す信号Hが供給されているときにノイズが発生した場合、半導体装置100の内部へ貫通電流が発生し、リーク電流が増加する。以下に、発明を実施するための形態で使用される符号を括弧付きで用いて、課題を解決するための手段を記載する。この符号は、特許請求の範囲の記載と発明を実施するための形態の記載との対応を明らかにするために付加されたものであり、特許請求の範囲に記載されている発明の技術的範囲の解釈に用いてはならない。本発明の半導体装置1は、外部から信号を供給可能な入力端子10と、内部回路30と、制御部40と、バッファ回路20/60とを具備している。制御部40は、起動時t1から所定時間t2が経過するまでの間にマスク解除信号MASKHを出力する。バッファ回路20/60は、入力端子10に供給される第1電圧VDD又は第1電圧VDDよりも低い第2電圧GNDを表す信号H/Lをマスク解除信号MASKHに応じて内部回路30に出力する。以上により、本発明の半導体装置1では、起動時t1から所定時間t2が経過するまでの間だけ、入力端子10に供給される第1電圧VDD又は第2電圧GNDを表す信号H/Lを内部回路30に出力する。このため、内部回路30へのリーク電流を従来よりも抑えることができる。具体的には、本発明の半導体装置1において、バッファ回路20/60は、抵抗24/64と、スイッチPMOS1/NMOS1と、マスク回路26/66とを具備している。抵抗24/64は、第1電圧VDDと第2電圧GNDとの一方の電圧VDD/GNDを表す信号H/Lを供給する電源22/62と、入力端子10との間に接続されている。スイッチPMOS1/NMOS1は、抵抗24/64と電源22/62との間に接続され、第1制御信号PUENLプルアップ有効/PDENHプルダウン有効に応じてオンし、第2制御信号PUENHプルアップ無効/PDENLプルダウン無効に応じてオフする。マスク回路26/66は、入力端子10から内部回路30への伝送を無効にし、マスク解除信号MASKHに応じて、入力端子10から内部回路30への伝送を有効にする。制御部40は、起動時t1から所定時間t2が経過するまでに、第1制御信号PUENLプルアップ有効/PDENHプルダウン有効をスイッチPMOS1/NMOS1に出力し、第1制御信号PUENLプルアップ有効/PDENHプルダウン有効を出力してから所定時間t2が経過するまでに、マスク解除信号MASKHをマスク回路26/66に出力する。マスク回路26/66は、外部から入力端子10に信号が供給されていない場合、マスク解除信号MASKHに応じて、一方の電圧VDD/GNDを表す信号H/Lを内部回路30に出力し、外部から入力端子10に第1電圧VDDと第2電圧GNDとの他方の電圧GND/VDDを表す信号L/Hが供給されている場合、マスク解除信号MASKHに応じて、他方の電圧GND/VDDを表す信号L/Hを内部回路30に出力する。制御部40は、所定時間t2以降に、マスク解除信号MASKHの出力を停止し、第2制御信号PUENHプルアップ無効/PDENLプルダウン無効をスイッチPMOS1/NMOS1に出力する。以上により、本発明の半導体装置1内部プルアップ/プルダウン仕様では、起動時に、スイッチPMOS1/NMOS1により電源22/62と抵抗24/64とを接続し、外部から入力端子10に信号が供給されていない場合、一方の電圧VDD/GNDを表す信号H/Lを内部回路30に出力し、外部から入力端子10に、他方の電圧GND/VDDを表す信号L/Hが供給されている場合、他方の電圧GND/VDDを表す信号L/Hを内部回路30に出力し、その後、スイッチPMOS1/NMOS1により電源22/62と抵抗24/64との接続を解除する。このように、本発明の半導体装置1内部プルアップ/プルダウン仕様では、起動時に入力端子10の状態に応じて内部回路30に第1電圧VDD又は第2電圧GNDを表す信号H/Lを供給する。例えば、入力端子10に外部からプルダウン/プルアップした際に、即ち、外部から入力端子10に供給される信号が他方の電圧GND/VDDを表す信号L/Hである際に、スイッチPMOS1/NMOS1により電源22/62と抵抗24/64との接続を解除する。このため、内部回路30へのリーク電流を抑えることができる。また、本発明の半導体装置1内部プルアップ/プルダウン仕様では、起動時に、マスク回路26/66により入力端子10から内部回路30への伝送を無効にしておき、スイッチPMOS1/NMOS1により電源22/62と抵抗24/64とを接続し、マスク回路26/66により入力端子10から内部回路30への伝送を有効にしているときに、入力端子10の状態に応じて内部回路30に第1電圧VDD又は第2電圧GNDを表す信号H/Lを供給し、その後、マスク回路26/66により入力端子10から内部回路30への伝送を無効にし、スイッチPMOS1/NMOS1により電源22/62と抵抗24/64との接続を解除する。このように、本発明の半導体装置1内部プルアップ/プルダウン仕様では、起動時にスイッチPMOS1/NMOS1がオンしている時間t1~t2のうち、マスク回路26/66により入力端子10から内部回路30への伝送を有効にする時間t3~t2を設け、この時間t3~t2において、マスク回路26/66が入力端子10の状態に応じて内部回路30に供給する電圧信号を確定している。このため、スイッチがオンしているときのリーク電流を従来よりも抑えることができる。また、本発明の半導体装置1内部プルアップ/プルダウン仕様では、スイッチPMOS1/NMOS1による電源22/62と抵抗24/64との切り離しに加え、マスク回路26/66によるバッファ回路20/60と内部回路30との切り離しが可能である。このように、本発明の半導体装置1内部プルアップ/プルダウン仕様では、外部から入力端子10に他方の電圧GND/VDDを表す信号L/Hが供給されているときにノイズが発生しても、マスク回路26/66が入力端子10から内部回路30への伝送を有効にする時間以外は無効にしている。このため、マスク回路26/66によるバッファ回路20/60と内部回路30との切り離しにより、内部回路30への貫通電流を防止することができる。上述のように、本発明の半導体装置1では、内部回路30へのリーク電流を従来よりも抑えることができる。以下に添付図面を参照して、本発明の実施形態による半導体装置について詳細に説明する。図2は、本発明の実施形態による半導体装置1内部プルアップ仕様の構成を示している。本発明の実施形態による半導体装置1は、入力端子10と、内部回路30と、バッファ回路20と、制御部40とを具備している。バッファ回路20は、入力端子10と内部回路30との間に接続され、電圧VDDを出力する。制御部40は、バッファ回路20と内部回路30とに接続されている。制御部40は、起動時からカウントするカウンタ42を具備している。制御部40は、回路、又は、マイクロコンピュータマイコンにより実現可能である。制御部40は、マイコンである場合、更に、実行部図示しないと、後述の動作を実行部に実行させるプログラムが格納された記憶部図示しないとを具備している。内部回路30には、電圧VDDに応じた第1の処理が設定されているものとする。この場合、本発明の実施形態による半導体装置1は、起動時に入力端子10に内部からプルアップし、入力端子10から内部回路30に電圧VDDを表す信号Hを供給する。内部回路30は、電圧VDDに応じて、第1の処理を行う。ところが、ユーザによっては、第1の処理で使われる電圧とは逆の電圧を使いたい場合がある。この場合、内部回路30には、電圧VDDよりも低い電圧接地電圧GNDに応じた第2の処理が設定される。入力端子10に外部からプルダウンした際、本発明の実施形態による半導体装置1は、起動時に入力端子10から内部回路30に電圧GNDを表す信号Lを供給する。内部回路は、電圧GNDに応じて、第2の処理を行う。この内部回路30は、入出力回路として機能するフリップフロップ32を備えている。バッファ回路20は、プルアップ抵抗24と、スイッチPMOS1と、マスク回路26とを具備している。プルアップ抵抗24は、電圧VDDを表す信号Hを供給する電源22と、入力端子10との間に接続されている。スイッチPMOS1は、P型MOSFETMetal-Oxide-SemiconductorFieldEffectTransistorであり、プルアップ抵抗24と電源22との間に接続されている。スイッチPMOS1には、制御部40からプルアップ制御信号PUENL又はPUENHが供給される。プルアップ制御信号PUENLは、制御部40からスイッチPMOS1のゲートに出力される信号のレベルがロウレベルであることを表し、プルアップ制御信号PUENHは、制御部40からスイッチPMOS1のゲートに出力される信号のレベルがハイレベルであることを表している。この場合、スイッチPMOS1は、プルアップ制御信号PUENLプルアップ有効に応じてオンし、プルアップ制御信号PUENHプルアップ無効に応じてオフする。マスク回路26は、AND回路であり、入力に入力端子10及びプルアップ抵抗24が接続され、出力にフリップフロップ32のデータ入力が接続されている。マスク回路26には、制御部40からマスク有効信号MASKL又はマスク解除信号MASKHが供給される。マスク有効信号MASKLは、制御部40からマスク回路26に出力される信号のレベルがロウレベルであることを表し、マスク解除信号MASKHは、制御部40からマスク回路26に出力される信号のレベルがハイレベルであることを表している。マスク回路26は、マスク有効信号MASKLに応じて、入力端子10からフリップフロップ32への伝送を無効にし、マスク解除信号MASKHに応じて、入力端子10からフリップフロップ32への伝送を有効にする。入力端子10には外部から信号を供給可能であり、例えば、入力端子10には、電圧GNDを表す信号Lを供給する電源50が外部から接続可能である。図3は、本発明の実施形態による半導体装置1内部プルアップ仕様の動作を示すタイミングチャートである。起動前において、スイッチPMOS1は不定である。起動時において、フリップフロップ32、マスク回路26に電源電圧例えばVDDを表す信号Hが供給される。制御部40は、マスク有効信号MASKLをマスク回路26に出力する。このとき、マスク回路26は、マスク有効信号MASKLに応じて、入力端子10からフリップフロップ32への伝送を無効にする。制御部40は、カウンタ42のカウントにより、起動時である時間t1から、所定時間である時間t2までに、プルアップ制御信号PUENLプルアップ有効をスイッチPMOS1に出力する。このとき、スイッチPMOS1は、プルアップ制御信号PUENLプルアップ有効に応じてオンし、プルアップ抵抗24と電源22とを接続する。制御部40は、カウンタ42のカウントにより、時間t1と時間t2との間の時間t3から、時間t2までに、マスク解除信号MASKHをマスク回路26に出力する。また、制御部40は、カウンタ42のカウントにより、時間t3と時間t2との間の時間t4から、時間t2までに、クロック信号FFckを出力する。マスク回路26は、外部から入力端子10に信号が供給されていない場合、マスク解除信号MASKHに応じて、電圧VDDを表す信号Hをフリップフロップ32に出力する。このとき、フリップフロップ32は、時間t4において、クロック信号FFckに応じて、マスク回路26からの信号Hを出力信号FFoutHとして出力する。内部回路30は、フリップフロップ32から出力された出力信号FFoutHに応じて、第1の処理を行う。一方、マスク回路26は、外部から入力端子10に電圧GNDを表す信号Lが供給されている場合、マスク解除信号MASKHに応じて、電圧GNDを表す信号Lをフリップフロップ32に出力する。このとき、フリップフロップ32は、時間t4において、クロック信号FFckに応じて、マスク回路26からの信号Lを出力信号FFoutLとして出力する。即ち、外部から入力端子10に供給される信号が電圧GNDを表す信号Lである場合は、時間t4以降においても出力信号FFoutの信号レベルはロウレベルLのままである。内部回路30は、フリップフロップ32から出力された出力信号FFoutLに応じて、第2の処理を行う。制御部40は、時間t2以降に、マスク解除信号MASKHの出力を停止する。即ち、マスク有効信号MASKLをマスク回路26に出力する。同時に、制御部40は、プルアップ制御信号PUENHプルアップ無効をスイッチPMOS1に出力する。このとき、スイッチPMOS1は、プルアップ制御信号PUENHプルアップ無効に応じてオフし、プルアップ抵抗24と電源22との接続を解除する。また、マスク回路26は、マスク有効信号MASKLに応じて、入力端子10からフリップフロップ32への伝送を無効にする。以上により、本発明の実施形態による半導体装置1では、起動時t1から所定時間t2が経過するまでの間だけ、入力端子10に供給される電圧VDD又は電圧GNDを表す信号H又はLを内部回路30に出力する。このため、内部回路30へのリーク電流を従来よりも抑えることができる。具体的には、本発明の実施形態による半導体装置1内部プルアップ仕様では、起動時に、スイッチPMOS1により電源22とプルアップ抵抗24とを接続し、外部から入力端子10に信号が供給されていない場合、電圧VDDを表す信号Hを内部回路30に出力し、外部から入力端子10に電圧GNDを表す信号Lが供給されている場合、その電圧GNDを表す信号Lを内部回路30に出力し、その後、スイッチPMOS1により電源22とプルアップ抵抗24との接続を解除する。このように、本発明の実施形態による半導体装置1内部プルアップ仕様では、起動時に入力端子10の状態に応じて内部回路30に電圧VDD又は電圧GNDを表す信号H又はLを供給する。例えば、入力端子10に外部からプルダウンした際に、即ち、外部から入力端子10に供給される信号が電圧GNDを表す信号Lである際に、スイッチPMOS1により電源22とプルアップ抵抗24との接続を解除する。このため、内部回路30へのリーク電流を抑えることができる。また、本発明の実施形態による半導体装置1内部プルアップ仕様では、起動時に、マスク回路26により入力端子10から内部回路30への伝送を無効にしておき、スイッチPMOS1により電源22とプルアップ抵抗24とを接続し、マスク回路26により入力端子10から内部回路30への伝送を有効にしているときに、入力端子10の状態に応じて内部回路30に電圧VDD又は電圧GNDを表す信号H又はLを供給し、その後、マスク回路26により入力端子10から内部回路30への伝送を無効にし、スイッチPMOS1により電源22とプルアップ抵抗24との接続を解除する。このように、本発明の実施形態による半導体装置1内部プルアップ仕様では、起動時にスイッチPMOS1がオンしている時間t1~t2のうち、マスク回路26により入力端子10から内部回路30への伝送を有効にする時間t3~t2を設け、この時間t3~t2において、マスク回路26が入力端子10の状態に応じて内部回路30に供給する電圧信号を確定している。このため、スイッチがオンしているときのリーク電流を従来よりも抑えることができる。また、本発明の実施形態による半導体装置1内部プルアップ仕様では、スイッチPMOS1による電源22とプルアップ抵抗24との切り離しに加え、マスク回路26によるバッファ回路20と内部回路30との切り離しが可能である。このように、本発明の実施形態による半導体装置1内部プルアップ仕様では、外部から入力端子10に電圧GNDを表す信号Lが供給されているときにノイズが発生しても、マスク回路26が入力端子10から内部回路30への伝送を有効にする時間以外は無効にしている。このため、マスク回路26によるバッファ回路20と内部回路30との切り離しにより、内部回路30への貫通電流を防止することができる。図4は、本発明の実施形態による半導体装置1内部プルダウン仕様の構成を示している。この場合、本発明の実施形態による半導体装置1は、上述のバッファ回路20に代えて、バッファ回路60を具備している。上述と重複する説明については省略する。バッファ回路60は、入力端子10と内部回路30との間に接続され、電圧GNDを出力する。制御部40は、バッファ回路60と内部回路30とに接続されている。バッファ回路60は、プルダウン抵抗64と、スイッチNMOS1と、マスク回路66とを具備している。プルダウン抵抗64は、電圧GNDを表す信号Lを供給する電源62と、入力端子10との間に接続されている。スイッチNMOS1は、N型MOSFETであり、プルダウン抵抗64と電源62との間に接続されている。スイッチNMOS1には、制御部40からプルダウン制御信号PDENL又はPDENHが供給される。プルダウン制御信号PDENLは、制御部40からスイッチNMOS1のゲートに出力される信号のレベルがロウレベルであることを表し、プルダウン制御信号PDENHは、制御部40からスイッチNMOS1のゲートに出力される信号のレベルがハイレベルであることを表している。この場合、スイッチNMOS1は、プルダウン制御信号PDENHプルダウン有効に応じてオンし、プルダウン制御信号PDENLプルダウン無効に応じてオフする。マスク回路66は、AND回路であり、入力に入力端子10及びプルダウン抵抗64が接続され、出力にフリップフロップ32のデータ入力が接続されている。マスク回路66には、制御部40からマスク有効信号MASKL又はマスク解除信号MASKHが供給される。マスク有効信号MASKLは、制御部40からマスク回路66に出力される信号のレベルがロウレベルであることを表し、マスク解除信号MASKHは、制御部40からマスク回路66に出力される信号のレベルがハイレベルであることを表している。マスク回路66は、マスク有効信号MASKLに応じて、入力端子10からフリップフロップ32への伝送を無効にし、マスク解除信号MASKHに応じて、入力端子10からフリップフロップ32への伝送を有効にする。入力端子10には外部から信号を供給可能であり、例えば、入力端子10には、電圧VDDを表す信号Hを供給する電源70が外部から接続可能である。図5は、本発明の実施形態による半導体装置1内部プルダウン仕様の動作を示すタイミングチャートである。起動前において、スイッチNMOS1は不定である。起動時において、フリップフロップ32、マスク回路66に電源電圧例えばVDDを表す信号Hが供給される。制御部40は、マスク有効信号MASKLをマスク回路66に出力する。このとき、マスク回路66は、マスク有効信号MASKLに応じて、入力端子10からフリップフロップ32への伝送を無効にする。制御部40は、カウンタ42のカウントにより、起動時である時間t1から、所定時間である時間t2までに、プルダウン制御信号PDENHプルダウン有効をスイッチNMOS1に出力する。このとき、スイッチNMOS1は、プルダウン制御信号PDENHプルダウン有効に応じてオンし、プルダウン抵抗64と電源62とを接続する。制御部40は、カウンタ42のカウントにより、時間t1と時間t2との間の時間t3から、時間t2までに、マスク解除信号MASKHをマスク回路66に出力する。また、制御部40は、カウンタ42のカウントにより、時間t3と時間t2との間の時間t4から、時間t2までに、クロック信号FFckを出力する。マスク回路66は、外部から入力端子10に信号が供給されていない場合、マスク解除信号MASKHに応じて、電圧GNDを表す信号Lをフリップフロップ32に出力する。このとき、フリップフロップ32は、時間t4において、クロック信号FFckに応じて、マスク回路66からの信号Lを出力信号FFoutLとして出力する。即ち、入力端子10に信号が供給されていない場合は、時間t4以降においても出力信号FFoutの信号レベルはロウレベルLのままである。内部回路30は、フリップフロップ32から出力された出力信号FFoutLに応じて、第2の処理を行う。一方、マスク回路66は、外部から入力端子10に電圧VDDを表す信号Hが供給されている場合、マスク解除信号MASKHに応じて、電圧VDDを表す信号Hをフリップフロップ32に出力する。このとき、フリップフロップ32は、時間t4において、クロック信号FFckに応じて、マスク回路66からの信号Hを出力信号FFoutHとして出力する。内部回路30は、フリップフロップ32から出力された出力信号FFoutHに応じて、第1の処理を行う。制御部40は、時間t2以降に、マスク解除信号MASKHの出力を停止する。即ち、マスク有効信号MASKLをマスク回路66に出力する。同時に、制御部40は、プルダウン制御信号PDENLプルダウン無効をスイッチNMOS1に出力する。このとき、スイッチNMOS1は、プルダウン制御信号PDENLプルダウン無効に応じてオフし、プルダウン抵抗64と電源62との接続を解除する。また、マスク回路66は、マスク有効信号MASKLに応じて、入力端子10からフリップフロップ32への伝送を無効にする。以上により、本発明の実施形態による半導体装置1では、起動時t1から所定時間t2が経過するまでの間だけ、入力端子10に供給される電圧VDD又は電圧GNDを表す信号H又はLを内部回路30に出力する。このため、内部回路30へのリーク電流を従来よりも抑えることができる。具体的には、本発明の実施形態による半導体装置1内部プルダウン仕様では、起動時に、スイッチNMOS1により電源62とプルダウン抵抗64とを接続し、外部から入力端子10に信号が供給されていない場合、電圧GNDを表す信号Lを内部回路30に出力し、外部から入力端子10に電圧VDDを表す信号Hが供給されている場合、その電圧VDDを表す信号Hを内部回路30に出力し、その後、スイッチNMOS1により電源62とプルダウン抵抗64との接続を解除する。このように、本発明の実施形態による半導体装置1内部プルダウン仕様では、起動時に入力端子10の状態に応じて内部回路30に電圧VDD又は電圧GNDを表す信号H又はLを供給する。例えば、入力端子10に外部からプルアップした際に、即ち、外部から入力端子10に供給される信号が電圧VDDを表す信号Hである際に、スイッチNMOS1により電源62とプルダウン抵抗64との接続を解除する。このため、内部回路30へのリーク電流を抑えることができる。また、本発明の実施形態による半導体装置1内部プルダウン仕様では、起動時に、マスク回路66により入力端子10から内部回路30への伝送を無効にしておき、スイッチNMOS1により電源62とプルダウン抵抗64とを接続し、マスク回路66により入力端子10から内部回路30への伝送を有効にしているときに、入力端子10の状態に応じて内部回路30に電圧VDD又は電圧GNDを表す信号H又はLを供給し、その後、マスク回路66により入力端子10から内部回路30への伝送を無効にし、スイッチNMOS1により電源62とプルダウン抵抗64との接続を解除する。このように、本発明の実施形態による半導体装置1内部プルダウン仕様では、起動時にスイッチNMOS1がオンしている時間t1~t2のうち、マスク回路66により入力端子10から内部回路30への伝送を有効にする時間t3~t2を設け、この時間t3~t2において、マスク回路66が入力端子10の状態に応じて内部回路30に供給する電圧信号を確定している。このため、スイッチがオンしているときのリーク電流を従来よりも抑えることができる。また、本発明の実施形態による半導体装置1内部プルダウン仕様では、スイッチNMOS1による電源62とプルダウン抵抗64との切り離しに加え、マスク回路66によるバッファ回路60と内部回路30との切り離しが可能である。このように、本発明の実施形態による半導体装置1内部プルダウン仕様では、外部から入力端子10に電圧VDDを表す信号Hが供給されているときにノイズが発生しても、マスク回路66が入力端子10から内部回路30への伝送を有効にする時間以外は無効にしている。このため、マスク回路66によるバッファ回路60と内部回路30との切り離しにより、内部回路30への貫通電流を防止することができる。