"3次元構造のメモリ素子を製造する方法において,基板上に1つ以上の絶縁層及び1つ以上の犠牲層を交互に積層するステップ;前記絶縁層及び前記犠牲層を貫通する貫通孔を形成するステップ;前記貫通孔を埋めるパターンを形成するステップ;前記絶縁層及び前記犠牲層を貫通する開口を形成するステップ;及び前記開口を介してエッチャントを供給して前記犠牲層を除去するステップを含み,前記絶縁層を積層するステップは,前記基板にSiH4,Si2H6,Si3H8,Si4H10を含む群から選択された1つ以上のガスを供給して第1シリコン酸化膜を蒸着するステップを含み,前記犠牲層を積層するステップは,前記基板にジクロロシランSiCl2H2を供給して第2シリコン酸化膜を蒸着するステップを含むことを特徴とする3次元構造のメモリ素子を製造する方法。前記絶縁層及び前記犠牲層は,前記エッチャントに対してエッチング選択比を有し,前記犠牲層のエッチング率は,前記絶縁層のエッチング率に比べて5倍乃至300倍以上であることを特徴とする請求項1記載の3次元構造のメモリ素子を製造する方法。前記エッチャントは,HF又はBOEのうちいずれか1つを含むことを特徴とする請求項1又は2記載の3次元構造のメモリ素子を製造する方法。前記絶縁層を積層するステップは,エチル系のガスを供給するステップをさらに含み,前記第1シリコン酸化膜は,SiCOであることを特徴とする請求項1又は2記載の3次元構造のメモリ素子を製造する方法。前記絶縁層を積層するステップは,メチル系のガスを供給するステップをさらに含み,前記第1シリコン酸化膜は,SiCOであることを特徴とする請求項1又は2記載の3次元構造のメモリ素子を製造する方法。前記基板の温度は,300乃至790°Cを維持し,前記基板の工程圧力は,10mTorr乃至250Torrを維持することを特徴とする請求項1又は2記載の3次元構造のメモリ素子を製造する方法。前記第1シリコン酸化膜と前記第2シリコン酸化膜は,互いに異なる厚さを有することを特徴とする請求項1又は2記載の3次元構造のメモリ素子を製造する方法。前記絶縁層及び犠牲層を交互に積層するステップは,エッジリングを用いて前記基板のエッジ部を加圧するステップをさらに含むことを特徴とする請求項1記載の3次元構造のメモリ素子を製造する方法。前記基板のエッジ部は,前記基板のエッジから約0.5mm乃至3mmの範囲で前記基板の内側に対して一致させることを特徴とする請求項8記載の3次元構造のメモリ素子を製造する方法。前記エッジリングは,セラミック材料であることを特徴とする請求項8又は9記載の3次元構造のメモリ素子を製造する方法。3次元構造のメモリ素子を製造する方法において,基板上に1つ以上の絶縁層及び1つ以上の犠牲層を交互に積層するステップ;前記絶縁層及び前記犠牲層を貫通する貫通孔を形成するステップ;前記貫通孔を埋めるパターンを形成するステップ;前記絶縁層及び前記犠牲層を貫通する開口を形成するステップ;及び前記開口を介してエッチャントを供給して前記犠牲層を除去するステップを含み,前記絶縁層を積層するステップは,前記基板にSiH4,Si2H6,Si3H8,Si4H10を含む群から選択された1つ以上のガスを供給して第1シリコン酸化膜を蒸着するステップを含み,前記犠牲層を積層するステップは,前記基板にSiH4,Si2H6,Si3H8,Si4H10,ジクロロシランSiCl2H2を含む群から選択された1つ以上のガスとB2H2,PH3を含む群から選択された1つ以上のガスを供給してホウ素又は燐が注入された第2シリコン酸化膜を蒸着するステップを含むことを特徴とする3次元構造のメモリ素子を製造する方法。基板上に1つ以上の絶縁層及び1つ以上の犠牲層を交互に積層して3次元構造のメモリ素子を製造する装置において,基板に対する工程が行われるチャンバ;前記チャンバ内に設けられ前記基板が載置される基板支持台;及び前記基板上に前記絶縁層を積層する時,前記基板にSiH4,Si2H6,Si3H8,Si4H10を含む群から選択された1つ以上のガスを供給し,前記基板上に前記犠牲層を積層する時,前記基板にジクロロシランSiCl2H2を供給するシャワーヘッドを含むことを特徴とする3次元構造のメモリ素子製造装置。基板上に1つ以上の絶縁層及び1つ以上の犠牲層を交互に積層して3次元構造のメモリ素子を製造する装置において,基板に対する工程が行われるチャンバ;前記チャンバ内に設けられ前記基板が載置される基板支持台;及び前記基板上に前記絶縁層を積層する時,前記基板にSiH4,Si2H6,Si3H8,Si4H10を含む群から選択された1つ以上のガスを供給し,前記基板上に前記犠牲層を積層する時,前記基板にSiH4,Si2H6,Si3H8,Si4H10,ジクロロシランSiCl2H2を含む群から選択された1つ以上のガスとB2H6,PH3を含む群から選択された1つ以上のガスを供給するシャワーヘッドを含むことを特徴とする3次元構造のメモリ素子製造装置。本発明の目的は,メモリ素子の体積を減らすことができるメモリ素子を製造する方法及び装置を提供することにある。本発明の他の目的は,3次元構造のメモリ素子を効率的に製造できる方法及び装置を提供することにある。本発明のさらに他の目的は,複数の薄膜を蒸着する工程で薄膜の応力差によって生じる基板の変形を防止できるメモリ素子を製造する方法及び装置を提供することにある。本発明のさらに他の目的は,次の詳細な説明と添付図面によって明確になる。本発明の一実施形態による3次元構造のメモリ素子を製造する方法は,基板上に1つ以上の絶縁層及び1つ以上の犠牲層を交互に積層するステップ;前記絶縁層及び前記犠牲層を貫通する貫通孔を形成するステップ;前記貫通孔を埋めるパターンを形成するステップ;前記絶縁層及び前記犠牲層を貫通する開口を形成するステップ;及び前記開口を介してエッチャントを供給して前記犠牲層を除去するステップを含み,前記絶縁層を積層するステップは,前記基板にSiH4,Si2H6,Si3H8,Si4H10を含む群から選択された1つ以上のガスを供給して第1シリコン酸化膜を蒸着するステップを含み,前記犠牲層を積層するステップは,前記基板にジクロロシランSiCl2H2を供給して第2シリコン酸化膜を蒸着するステップを含む。前記絶縁層及び前記犠牲層は,前記エッチャントに対してエッチング選択比を有し,前記犠牲層のエッチング率は,前記絶縁層のエッチング率に比べて5倍乃至300倍以上であることができる。前記エッチャントは,HF又はBOEのうちいずれか1つを含むことができる。前記絶縁層を積層するステップは,エチル系のガスを供給するステップをさらに含み,前記第1シリコン酸化膜は,SiCOであっても良い。前記絶縁層を積層するステップは,メチル系のガスを供給するステップをさらに含み,前記第1シリコン酸化膜は,SiCOであっても良い。前記基板の温度は,300乃至790°Cを維持し,前記基板の工程圧力は,10mTorr乃至250Torrを維持できる。前記第1シリコン酸化膜と前記第2シリコン酸化膜は,互いに異なる厚さを有しても良い。前記絶縁層及び犠牲層を交互に積層するステップは,エッジリングを用いて前記基板のエッジ部を加圧するステップをさらに含むことができる。前記基板のエッジ部は,前記基板のエッジから約0.5mm乃至3mmの範囲で前記基板の内側に一致させることができる。前記エッジリングは,セラミック材料から形成しても良い。本発明の他の実施形態による3次元構造のメモリ素子を製造する方法は,基板上に1つ以上の絶縁層及び1つ以上の犠牲層を交互に積層するステップ;前記絶縁層及び前記犠牲層を貫通する貫通孔を形成するステップ;前記貫通孔を埋めるパターンを形成するステップ;前記絶縁層及び前記犠牲層を貫通する開口を形成するステップ;及び前記開口を介してエッチャントを供給して前記犠牲層を除去するステップを含み,前記絶縁層を積層するステップは,前記基板にSiH4,Si2H6,Si3H8,Si4H10を含む群から選択された1つ以上のガスを供給して第1シリコン酸化膜を蒸着するステップを含み,前記犠牲層を積層するステップは,前記基板にSiH4,Si2H6,Si3H8,Si4H10,ジクロロシランSiCl2H2を含む群から選択された1つ以上のガスとB2H6,PH3を含む群から選択された1つ以上のガスを供給してホウ素boron又は燐が注入された第2シリコン酸化膜を蒸着するステップを含む。本発明の一実施形態による基板上に1つ以上の絶縁層及び1つ以上の犠牲層を交互に積層して3次元構造のメモリ素子を製造する装置は,基板に対する工程が行われるチャンバ;前記チャンバ内に設けられ前記基板が載置される基板支持台;及び前記基板上に前記絶縁層を積層する時,前記基板にSiH4,Si2H6,Si3H8,Si4H10を含む群から選択された1つ以上のガスを供給し,前記基板上に前記犠牲層を積層する時,前記基板にジクロロシランSiCl2H2を供給するシャワーヘッドを含む。本発明の他の実施形態による基板上に1つ以上の絶縁層及び1つ以上の犠牲層を交互に積層して3次元構造のメモリ素子を製造する装置は,基板に対する工程が行われるチャンバ;前記チャンバ内に設けられ前記基板が載置される基板支持台;及び前記基板上に前記絶縁層を積層する時,前記基板にSiH4,Si2H6,Si3H8,Si4H10を含む群から選択された1つ以上のガスを供給し,前記基板上に前記犠牲層を積層する時,前記基板にSiH4,Si2H6,Si3H8,Si4H10,ジクロロシランSiCl2H2を含む群から選択された1つ以上のガスとB2H6,PH3を含む群から選択された1つ以上のガスを供給するシャワーヘッドを含む。本発明の実施形態によれば,メモリ素子を3次元構造に形成することによってメモリ素子の体積を減らすことができる。また,基板上に形成された絶縁層と犠牲層を交互に積層形成した後,半導体トランジスタのチャネルに用いられるポリシリコン薄膜のようなパターンによって絶縁層を支持した状態で犠牲層を効果的に除去できる。また,複数の薄膜を蒸着する工程で薄膜の応力差によって生じる基板の変形を防止できる。図1乃至図6は,本発明の一実施形態によるメモリ素子の製造方法を示す概略的な断面図である。以下,図1乃至図6を参照してメモリ素子の製造方法を説明する。まず,図1に示すように,基板105が提供され得る。基板105は,半導体物質,例えばIV族半導体,III-V族化合物半導体,又はII-VI族酸化物半導体を含むことができる。例えば,IV族半導体は,シリコン,ゲルマニウム又はシリコン-ゲルマニウムを含むことができる。基板105は,バルクウエハ又はエピタキシャル層に提供され得る。次に,基板105の上部に不純物を注入して不純物領域110を限定できる。次に,基板105上に絶縁層115及び犠牲層120を交互に積層できる。絶縁層115と犠牲層120は,8×8や18×18,又はn×nの多重層をなすことができる。本実施形態では絶縁層115が先に積層され,犠牲層120が後で積層されるものとして説明しているが,必要に応じて絶縁層115と犠牲層120の積層順序は,変えることができる。絶縁層115は,シリコン酸化膜であっても良く,基板105上に供給されたシランSiH4と酸化窒素N2Oを反応させて形成され得る。シランSiH4は,Si2H6,Si3H8,Si4H10などに代替され得る。同様に,犠牲層120は,シリコン酸化膜であっても良く,基板105上に供給されたジクロロシランSiCl2H2:DCSと酸化窒素N2Oを反応させて形成され得る。また,本実施形態とは異なり,犠牲層120は,基板105上にSiH4,Si2H6,Si3H8,Si4H10,ジクロロシランSiCl2H2を含む群から選択された1つ以上のガスとB2H6,PH3を含む群から選択された1つ以上のガスを供給して形成されたシリコン酸化膜であっても良く,この場合,シリコン酸化膜上にホウ素又は燐又はホウ素及び燐を同時に注入可能が注入し得る。次に,図2に示すように,絶縁層115及び犠牲層120をエッチングして複数の貫通孔125を形成することができ,貫通孔125は,絶縁層115及び犠牲層120を貫通する。貫通孔125は,公知のフォトリソグラフィ及びエッチング技術を利用して形成できる。次に,既に公知の半導体トランジスタを形成するためのチャネル形成工程又はポリシリコン薄膜を形成する工程を介して貫通孔125を埋めるようにパターン130を形成できる。この時,パターン130は,中空の円筒状であっても良く,同様に,パターン130は,絶縁層115及び犠牲層120を貫通する。例えば,パターン130は,多結晶構造に形成しても良く,又は,単結晶構造のエピタキシャル層のような薄膜形状であっても良い。次に,図3に示すように,パターン130の間の絶縁層115及び犠牲層120をエッチングして開口135を形成できる。開口135は,フォトリソグラフィ及びエッチング技術を利用して形成できる。次に,図4に示すように,犠牲層120を除去できる。上述のように,絶縁層115は,シランによって形成されたシリコン酸化膜で,犠牲層120は,ジクロロシランによって形成されたシリコン酸化膜であるか,又は,SiH4,Si2H6,Si3H8,Si4H10,ジクロロシランSiCl2H2を含む群から選択された1つ以上のガスとB2H6,PH3を含む群から選択された1つ以上のガスを供給して形成されたホウ素又は燐又はホウ素及び燐を同時に注入可能が注入されたシリコン酸化膜であっても良い。以下,シランによって形成されたシリコン酸化膜とジクロロシランによって形成されたシリコン酸化膜が有する特性を表す。上記表1に示すように,犠牲層120は,絶縁層115に対してエッチング選択比を有し,犠牲層120のエッチング率は,絶縁層115のエッチング率に比べて20倍程の大きさを有する。したがって,絶縁層115と犠牲層120が同じ時間の間エッチャントに露出された時,エッチングされた犠牲層120の大きさは,エッチングされた絶縁層115の大きさの20倍以上で,絶縁層115のエッチング程度は,非常に小さい。ジクロロシランによって形成したシリコン酸化膜のようにCl基を有するシリコン酸化膜は,蒸着薄膜の密度が相対的に低く高いエッチング率を表す。上述の原理を利用して犠牲層120を除去できる。等方性エッチングを用いてエッチャントを開口135から絶縁層115の間に侵入させることができ,等方性エッチングは,ウェットエッチング又は化学的ドライエッチングを含むことができる。エッチャントは,HF又はBOEのうちいずれか1つを含むことができる。これにより,絶縁層115の間の犠牲層120が除去されて開口135と連結されたトンネル140が形成され得る。トンネル140によってパターン130の側壁が露出され得る。次に,図5に示すように,開口図4の135及びトンネル図4の140によって露出された絶縁層115及びパターン130の側壁上にストレージ媒体150を形成できる。ストレージ媒体150は,トンネル絶縁層142,電荷貯蔵層144及びブロック絶縁層146を順に形成できる。次に,ストレージ媒体150上に導電層155を形成できる。例えば,ストレージ媒体150及び導電層155は,ステップカバレッジの高い化学気相蒸着又はめっき法を用いて形成できる。次に,図6に示すように,開口図4の135によって露出された導電層図5の155を選択的にエッチングして接地選択ゲート電極162,制御ゲート電極164及びストリング選択ゲート電極166を形成できる。一方,本実施形態とは異なり,エチル系のガス例えば,C2H4又はメチル系のガス例えば,CH3がシランSiH4と共に供給されることができ,それにより,絶縁層115は,SiCO薄膜であっても良い。SiCO薄膜からなる絶縁層115は,上述のジクロロシランによって形成された犠牲層120に比べてさらに大きいエッチング選択比を有するため,犠牲層120の除去時に,共に損傷される絶縁層115の量を最小化できる。図7は,エチル系のガスの供給量と蒸着された薄膜のエッチング率との関係を示すグラフである。図7に示すように,エチル系のガスが供給されることによって,蒸着された薄膜のエッチング率は減少することがわかり,これにより犠牲層120とのエッチング選択比を要求に応じて調節できる。図8は,本発明の一実施形態による半導体製造装置を概略的に示す図である。図8に示すように,半導体製造装置10は,ソースガス又は反応ガスが導入されるための導入部12を有し,ソースガス又は反応ガスは,導入部12を介して導入され,シャワーヘッド13を介してチャンバ11の内部に噴射される。工程進行時,シラン又はジクロロシランは,1~1000sccm供給されることができ,反応ガス例えば,N2Oは,100~50000sccm供給されることができる。一方,上述のように,エチル系のガス例えば,C2H4又はメチル系のガス例えば,CH3が供給される場合,50乃至10000sccm供給されることができる。工程の対象となる基板100は,ヒータ14の上部に載置され,ヒータ14は,ヒータ支持台16によって支持される。ヒータ14は,工程進行中に基板の温度を300乃至790°Cに維持でき,この時,チャンバ11内部の圧力は,10mTorr乃至250Torrを維持できる。工程が完了した基板100は,排出部17を介して外部に排出される。図9は,本発明の他の実施形態によるメモリ素子製造装置を概略的に示す図で,図10は,図9に示すエッジリングを概略的に示す斜視図である。以下,図8と区別される部分のみについて説明を行い,省略された説明は,図8の説明に代替され得る。図9に示すように,メモリ素子製造装置210は,チャンバ211の内部に設けられた基板支持台214を備え,基板支持台214は,支持台216によって支持される。後述のように,基板支持台214は,別途の駆動部図示せずによって支持台216とともに昇降し,これによって,基板215がチャンバ211の内部を出入できる解除位置図9に図示と基板215に対する工程が行われる工程位置図11に図示に切り替えられる。基板215は,チャンバ211の側壁に形成された排出部217を介してチャンバ211の内部を出入し,排出部217を介してチャンバ211の内部に移動した基板215は,基板支持台214の上部に位置する。基板支持台214は,基板215に比べて大きな直径を有し,基板215は,基板支持台214の中央に位置する。この時,基板215は,基板支持台214を貫通するリフトピン220によって支持され,基板支持台214から上昇離隔された状態を維持する。また,シャワーヘッド213は,基板支持台214の上部に設けられ,ソースガス又は反応ガスは,シャワーヘッド213を介してチャンバ211の内部に噴射される。一方,チャンバ211は,バキュームガイド212及びエッジリング230をさらに含む。バキュームガイド212は,円筒状で,チャンバ211の内部に設けられる。図10に示すように,エッジリング230は,チャンバ211の内部形状に対応するリング形状で,エッジリング230は,支持部232,水平支持部234,垂直支持部236及び加圧面238aを有する加圧部238を備える。エッジリング230は,基板支持台214とシャワーヘッド213の間に位置してバキュームガイド212の内側壁から突出した固定突起212a上に置かれる。図9に示すように,基板支持台214が解除位置に位置する時,エッジリング230は,固定突起212a上に位置し,後述のように,基板支持台214が工程位置に切り替えられる時,エッジリング230は,固定突起212aから離脱して基板支持台214の上部に置かれる。図11及び図12は,図9に示すエッジリングの動作を示す図である。上述のように,基板支持台214は,駆動部図示せずによって支持台216とともに昇降し,これによって,解除位置及び工程位置に切り替えられることができる。図12に示すように,水平支持部234は,支持部232からチャンバ211の側壁に向かって延長され,垂直支持部236は,支持部232から下部に向かって延長される。加圧部238は,支持部232からチャンバ211の内側に向かって下向きに傾斜して延長される。図9に示すように,基板支持台214が解除位置にある時,エッジリング230は,水平支持部234及び垂直支持部236によって固定突起212a上に位置することができ,水平支持部234は,固定突起212aの上面と接して垂直支持部236は,固定突起212aの側面と接する。この時,支持部232及び加圧部238は,チャンバ211の内側に向かって突出した状態を維持する。図11に示すように,基板支持台214が工程位置に切り替えられる時,基板支持台214は,基板215の外側に位置するリング形状のエッジ部を用いてエッジリング230を持ち上げ,これにより,エッジリング230は,固定突起212aから離脱して上昇する。この時,図12に示すように,支持部232は,基板支持台214のエッジ部と隣接し,加圧部238は,基板支持台214に載置された基板215のエッジ部と接触して基板215のエッジ部を加圧する。すなわち,エッジリング230は,基板支持台214に置かれた状態で自重によって基板215のエッジ部を加圧し,加圧部238は,基板215のエッジ部と接触する加圧面238aを有する。以上,図1を参照して説明したように,基板上に互いに異なるシリコン酸化膜を交互に積層する場合,工程によって2つのシリコン酸化膜の間に応力の差が発生し,これにより,基板の変形warpage,反り又は歪みが発生する。このような基板の変形によって基板のエッジ部は,基板支持台から離隔され,基板は基板のセンタ部が凹状のU字形状に変形される。これは基板内の温度分布基板のセンタとエッジの間になどに影響を及ぼすため,工程均一度例えば,蒸着率に大きな影響を及ぼす。実際,上述の工程を終えた後,基板のエッジ部で測定された蒸着率が基板のセンタ部で測定された蒸着率に比べて顕著に低いことが認められた。したがって,基板のエッジ部が基板支持台から離隔して基板が変形される現象を防止するためにエッジリング230の加圧部238を用いて基板215のエッジ部を加圧できる。一方,図12に示すように,エッジリング230の加圧部238によって加圧される基板215のエッジ部の幅wは,基板215のエッジから0.5mm乃至3mm程度内側であることができ,この部分は実際の半導体工程において半導体素子に使用しない部分であるため,半導体素子の収率に影響を及ぼさない。また,上述の加圧面238aは,エッジ部に対応する幅wを有しても良い。図12に示すように,エッジリング230は,加圧部238だけで基板支持台214上に支持された状態を維持することができ,支持部232は,基板支持台214のエッジ部から離隔された状態dを維持できる。この場合,エッジリング230の全体重さが加圧部238の加圧面238aを介して基板215のエッジ部に伝達されるため,エッジリング230の重さを最小化しても高い圧力を基板215のエッジ部に伝達できる。このような原理は,圧力の大きさが接触面積の大きさに反比例するという事実から理解され得る。"