機能素子形成領域とモニター用マーク形成領域とを有する半導体装置であって、前記モニター用マーク形成領域に形成された第1パターンと、前記モニター用マーク形成領域において前記第1パターンの上層に形成された第2パターンと、前記機能素子形成領域に形成され、かつ前記第1パターンと同じ層から形成された第3パターンとを備え、前記第1パターンは、前記第3パターンと同じパターン幅およびパターンピッチを有する部分を含み、かつ前記第1パターンと前記第2パターンとの積層方向から見て3μm~100μm□の広さを有する矩形領域内において所定の方向に延びる複数の第1部分が互いに並走する部分を有しており、前記第2パターンは、前記矩形領域内において、前記所定の方向と同じ方向に延びる複数の第2部分が互いに並走する部分を有している、半導体装置。前記第1パターンは、導電層パターンである、請求項1に記載の半導体装置。前記第1パターン上に形成された絶縁膜をさらに備え、前記第2パターンは、前記絶縁膜に形成された溝パターンである、請求項1または2に記載の半導体装置。前記第1パターン上に形成された絶縁膜をさらに備え、前記第2パターンは、前記絶縁膜に形成された溝パターン内を埋め込む導電層パターンである、請求項1または2に記載の半導体装置。前記第1パターンは、前記所定の方向に直線状に延びる前記複数の第1部分により構成されたラインアンドスペースのパターンである、請求項1~4のいずれかに記載の半導体装置。前記第2パターンは、前記所定の方向に直線状に延びる前記複数の第2部分により構成されたラインアンドスペースのパターンである、請求項1~5のいずれかに記載の半導体装置。前記第2パターンにおける前記複数の第2部分のピッチが前記第1パターンにおける前記複数の第1部分のピッチのn倍である、請求項1~6のいずれかに記載の半導体装置。前記第1パターンにおける前記複数の第1部分の各々が、前記第2パターンにおける前記複数の第2部分の各々の間に挟まれる領域の真下部分に位置している、請求項1~7のいずれかに記載の半導体装置。Cu銅ダマシン構造の場合、CMPChemicalMechanicalPolishによるマーク上のCuエロージョンが大きく、その上層に形成されるパターンの寸法や形状、絶縁膜厚がデバイス部と乖離しやすい。また、Alアルミニウム配線のような一般的なメタルをドライエッチングによりパターン形成するプロセスにおいても、そのAl配線の上層に複数積層される絶縁膜の最終膜厚および膜厚構成比が、モニター部とデバイス部とでは異なり、製品信頼性保証上において必要な膜厚管理を行うことができない。さらに、Cuダマシン構造の場合は、該当するモニター部にメタル研磨CMP工程での研磨残が発生しやすいために、余分な過剰研磨が必要となり、プロセスコストの増加およびデバイス性能や信頼性の低下が生じる。Cuダマシン構造においては、配線溝を形成する際に凹部の深さも管理項目とされる。この凹部の深さの管理においても、先の膜厚測定と同様、50μm~100μm□の平面形状の開口部が下層のメタル層もしくはSi層のマーク上に形成され、そのエッチング後の残膜とエッチング前の膜厚との差分で凹部の深さが定義される。しかしながら、微細化が進んだ今日、細線パターン部と広い開口部とではエッチングレートが異なることがほとんどであり、実際のデバイス部での配線深さとモニター部で計測算出された凹部の深さとでは乖離が生じる原因となり、正確な溝深さの管理ができない。配線深さやダマシンのエッチング後の凹部深さの管理方法として、スキャトロメトリ技術を応用したOCDOpticalCriticalDistance測定技術が導入されつつある。しかしOCD測定技術においても多層配線構造の場合、下層構造の情報をキャンセルするために全反射層として膜厚測定モニターと同じ50μm~100μm□程度の平面形状のメタル層を用いることが多い。このためOCD測定技術も、先の膜厚モニターにおける課題エロージョンメタル残過研磨によるコスト高と同じ課題を持つ。本発明は、上記の課題を鑑みてなされたものであり、その目的は、機能素子形成領域との乖離が少ないモニター用マーク形成領域において、配線形状並びに配線層間膜の膜厚膜質を正確に計測し、かつモニター用マーク形成領域における下層パターンと上層パターンとの重ね合わせずれの正確な測定が可能な半導体装置を提供することである。本発明の一実施例における半導体装置は、機能素子形成領域とモニター用マーク形成領域とを有する半導体装置であって、第1パターンと、第2パターンと、第3パターンとを備えている。第1パターンは、モニター用マーク形成領域に形成されている。第2パターンは、モニター用マーク形成領域において第1パターンの上層に形成されている。第3パターンは、機能素子形成領域に形成され、かつ第1パターンと同じ層から形成されている。第1パターンは、第3パターンと同じパターン幅およびパターンピッチを有する部分を含み、かつ第1パターンと第2パターンとの積層方向から見て3μm~100μm□の広さを有する矩形領域内において所定の方向に延びる複数の第1部分が互いに並走する部分を有している。第2パターンは、その矩形領域内において、上記の所定の方向と同じ方向に延びる複数の第2部分が互いに並走する部分を有している。この実施例によれば、第1パターンが第3パターンと同じパターン幅およびパターンピッチを有する部分を含んでいるため、モニター用マーク形成領域と機能素子形成領域との乖離が少なくなる。また第2パターンが、第1パターンの第1部分が延びる所定の方向と同じ方向に延びる複数の第2部分が互いに並走する部分を有しているため、下層の第1パターンと上層の第2パターンとの重ね合わせずれを正確に検出することが可能となる。以下、本発明の実施の形態について図に基づいて説明する。実施の形態1まず本実施の形態の半導体装置の構成について図1~図10を用いて説明する。図1を参照して、本実施の形態の半導体装置は、実際のデバイスが形成される機能素子形成領域と、その実際のデバイスの各部の形状などを把握するためのモニター用マークが形成されたモニター用マーク形成領域とを有している。機能素子形成領域においては、たとえばSiシリコンよりなる半導体基板SUBの表面は素子分離構造SRにより電気的に分離されている。その電気的に分離された半導体基板SUBの表面には、たとえば複数のMISMetalInsulatorSemiconductorトランジスタTRAが形成されている。このMISトランジスタTRAは、半導体基板SUBの表面に形成された1対のソース/ドレイン領域SDと、1対のソース/ドレイン領域SDに挟まれるチャネル形成領域と対向するように半導体基板SUBの表面上にゲート絶縁膜GIを介在して配置されたゲート電極層GEとを有している。また適宜、半導体基板SUBの表面には不純物拡散領域IRが形成されている。このようなMISトランジスタTRAなどが形成された半導体基板SUBの表面上を覆うように、機能素子形成領域およびモニター用マーク形成領域の双方において層間絶縁膜II1、ライナー絶縁膜LN1および層間絶縁膜II2がこの順で下層から積層されている。層間絶縁膜II2およびライナー絶縁膜LN1には、これらの膜II2、LN1を貫通して層間絶縁膜II1に達する配線溝TR1が、機能素子形成領域およびモニター用マーク形成領域の双方に形成されている。この配線溝TR1内を埋め込むように、たとえばCu配線よりなる金属配線M1が形成されている。機能素子形成領域の金属配線M1は適宜、コンタクトホールを通じて下層のゲート電極層GE、不純物拡散領域IRなどに電気的に接続されている。上記の層間絶縁膜II2の表面上を覆うように、機能素子形成領域およびモニター用マーク形成領域の双方においてライナー絶縁膜LN2および層間絶縁膜II3がこの順で下層から積層されている。層間絶縁膜II3には、配線溝TR2が、機能素子形成領域およびモニター用マーク形成領域の双方に形成されている。この配線溝TR2内を埋め込むように、たとえばCu配線よりなる金属配線M2が形成されている。機能素子形成領域の金属配線M2は適宜、ビアホールVH2を通じて下層の金属配線M1に電気的に接続されている。上記のライナー絶縁膜LN2、層間絶縁膜II3、金属配線M2と同様の層が上層に繰り返し形成されることにより、ライナー絶縁膜LN3~LN6、層間絶縁膜II4~II7、金属配線M3~M6が形成されている。また配線溝TR2およびビアホールVH2と同様に、配線溝TR3~TR5およびビアホールVH3~VH6が形成されている。なお図1においてはセミグローバル線まで示しているが、セミグローバル線より上層にはグローバル線が形成されており、そのグローバル線より上層には外部との電気的接続のためのパッド電極などが形成されている。また層間絶縁膜II1~II7は、たとえばシリコン酸化膜よりなっており、ライナー絶縁膜LN1~LN6はたとえばSiCO膜よりなっている。また図示していないが配線溝TR1~TR5の内壁面およびビアホールVH2~V6の内壁面に沿ってたとえばTaタンタルよりなるバリアメタル層が形成されている。モニター用マーク形成領域における配線溝TR1~TR5、それらの配線溝TR1~TR5の各々の内部を埋め込む金属配線M1~M5などはモニター用マークとして用いられるものである。モニター用マーク形成領域における配線溝TR1~TR5および金属配線M1~M5は、これらの各層と同じ層から分離して形成された機能素子形成領域内における配線溝TR1~TR5および金属配線M1~M5とほぼ同じパターン幅溝幅、配線幅およびパターンピッチ溝ピッチ、配線ピッチを有している。以下、モニター用マーク形成領域に形成されたモニター用マークの構成について説明する。図2を参照して、モニター用マークは、たとえば下層配線層Maのパターン第1パターン上に形成された溝TRbのパターン第2パターンであってもよい。この溝パターンTRbは、下層配線層Ma上に形成された層間絶縁膜IIbの表面に形成されている。また図3を参照して、モニター用マークは、たとえば下層配線層Maのパターン第1パターン上に形成された溝TRbのパターン内を埋め込む上層配線層Mbのパターン第2パターンであってもよい。図2における下層配線層Maと図3における下層配線層Maおよび上層配線層Mbとの各々はたとえばダマシン構造のCu配線層である。また図2および図3の下層配線層Maは、上層の溝TRbのパターンまたは上層配線層Mbのパターンをモニター用マークとして測定する際には反射層として機能する。このモニター用マークの測定により、たとえば下層配線層Ma上の単層もしくは積層の絶縁膜膜厚が測定可能である。なお図2および図3の構成において、層間絶縁膜IIbは、たとえばLow-k低誘電率材料よりなる絶縁膜IIb1と、たとえばSiOCなどのキャップ絶縁膜IIb2とが積層された構成を有していてもよい。この場合、溝パターンTRbは、キャップ絶縁膜IIb2を貫通して絶縁膜IIb1に達していてもよい。また下層配線層Maは層間絶縁膜IIaの表面に設けられた配線溝TRa内を埋め込むように形成されている。配線溝TRaと配線層Maとの間にはバリアメタル層BMaが形成されており、配線溝TRbと配線層Mbとの間にはバリアメタル層BMbが形成されている。層間絶縁膜IIaと層間絶縁膜IIbとの間にはライナー絶縁膜LNaが形成されている。上記の第1パターン下層配線層Maのパターンと第2パターン溝TRbのパターンまたは上層配線層Mbのパターンとの各々は、図4に示すような1辺が3μm以上100μm以下の長さを有する矩形正方形または長方形の平面領域R矩形領域内において、特定のパターンを有する単位セル領域UPRが図中縦横に繰り返された構成を有している。なお、1辺が3μm以上100μm以下の長さを有する矩形正方形または長方形を、本明細書において3μm~100μm□と表記する。第1パターンと第2パターンとの各々は、所定の方向に延びる複数の部分が互いに並走するように配置されたパターンを有している。第1パターンと第2パターンとの各々の具体的な平面レイアウトパターンは、たとえば図5~図9に示すようなパターンである。図5~図7の平面レイアウトパターンは、ラインアンドスペースのパターンである。このラインアンドスペースのパターンのように、第1パターンと第2パターンとの各々は、所定の方向図中縦方向に延びる複数の直線部分が互いに並走するように配置されたパターンを有している。図5の平面レイアウトパターンは、ラインをなす配線溝TR配線溝TRa、TRbの溝幅La同士が同じ長さで、スペースをなす配線溝TRの間隔Sa同士が同じ長さで、かつ溝幅Laと間隔Saとが同じ長さのパターンである。図6の平面レイアウトパターンでは、短い溝幅Laの配線溝TRと長い溝幅Lbの配線溝TRとが交互に配置されており、スペースをなす配線溝TRの間隔Sa同士が同じ長さとなっている。図7の平面レイアウトパターンは、たとえば3種類の異なる溝幅La、Lb、Lcの配線溝TRと、3種類の異なる間隔Sa、Sb、Scとが組み合わされたパターンである。なお上記配線溝TR内には導電層配線層Mが埋め込まれている。また配線溝TRと導電層Mとの間にはバリアメタル層があるが、そのバリアメタル層の図示は省略されている。また配線溝TR同士に挟まれる部分には層間絶縁膜IIが位置している。また図8の平面レイアウトパターンは、ラインアンドスペースのラインを構成する複数の配線溝TRのうち1本おきの配線溝TRが長手方向に途切れたドットパターンとなるパターンである。このパターンにおいても、下層配線層Maのパターンと溝TRbのパターンまたは上層配線層Mbのパターンとの各々は、所定の方向図中縦方向に延びる複数の直線部分が互いに並走するように配置されたパターンを有している。また図9の平面レイアウトパターンは、平面的に見て直線状の配線溝TRとL字状の配線溝TRとが組み合わされたパターンである。このパターンにおいても、図10に示すL字状の配線溝TRは互いに直行する部分TRVとTRLとを有しており、所定の方向図中縦方向に延びる複数の直線部分TRVが互いに並走するように配置されたパターンを有している。上記のような第1パターン下層配線層Maのパターンと第2パターン配線溝TRbのパターンまたは上層配線層Mbのパターンとは、第1パターンと第2パターンとが積層される積層方向半導体基板SUBの厚み方向、平面視方向から見て、第1パターンの所定の方向に延びる部分と第2パターンの所定方向に延びる部分とが互いに同じ方向に平行に延びるように積層されている。つまり、たとえば図11、図14および図16に示すように第1パターン下層配線層Maのパターンと第2パターン配線溝TRbのパターンまたは上層配線層Mbのパターンとが互いに図中縦方向に平行に延びるように積層されている。また図14に示すように、第2パターンにおける複数の配線溝TRbのパターン同士のピッチP1または複数の上層配線層Mbのパターン同士のピッチが、第1パターンにおける下層配線層Maのパターン同士のピッチP2のn倍nは自然数、たとえば2倍であってもよい。これにより、上記のようなセミグローバル線とグローバル線との境目においてもこの構成を適用することができる。また図16に示すように、第1パターンにおける下層配線層Maのパターンの各々が、第2パターンにおける複数の配線溝TRbのパターン同士または複数の上層配線層Mbのパターン同士の間に挟まれる領域の真下部分の全体に位置していることが好ましい。メタルの反射層を従来の大きなベタ膜からラインアンドスペースパターンに変更するのは占有率を下げる効果を期待しているが、解析モデルが複雑になるという欠点も存在する。それを回避するために、真上から見た場合に下層のパターンが見えないようなパターンにし、スキャトロメトリ測定技術のプローブである光を垂直入射で用いることが好ましい。第1パターンにおける下層配線層Maのパターンの各々が、第2パターンにおける複数の配線溝TRbのパターン同士の間の領域の真下部分全体に位置しているため、プローブ光から見た下層配線層は、ベタ膜と同じように見えるはずである。これにより下層配線の情報を、近似的にパターン無し反射層と扱うことができ、プロセス的にはメタル占有率を下げることによって、エロージョンやディッシングを低下させることができる。なお図12の断面構成は図11B、CのXII-XII線に沿う断面の構成であり、図15の断面構成は図14B、CのXV-XV線に沿う断面の構成であり、図17の断面構成は図16B、CのXVII-XVII線に沿う断面の構成である。また図13の断面構成は図11B、C、図14B、Cおよび図16B、Cの各々のXIII-XIII線に沿う断面の構成である。次に、本実施の形態の半導体装置の製造方法について図18~図24を用いて説明する。図18を参照して、たとえばシリコンよりなる半導体基板図示せず上に、たとえばシリコン酸化膜よりなる層間絶縁膜IIaが形成される。この層間絶縁膜IIaの表面上に、通常の写真製版技術によりレジストパターンPR1が形成される。このレジストパターンPR1をマスクとして層間絶縁膜IIaにドライエッチングが行なわれる。この後、レジストパターンPR1が、たとえばアッシングなどにより除去される。図19を参照して、上記のドライエッチングにより、層間絶縁膜IIaの表面に配線溝TRaが形成される。図20を参照して、配線溝TRaの内壁面に沿うように層間絶縁膜IIa上に、スパッタもしくはCVDChemicalVaporDeposition法によって、たとえばTa、Tiチタン、Ruルビジウム、Nbニオブなどを含むバリアメタル層BMaが形成される。このバリアメタル層BMa上に、たとえばスパッタおよびメッキ法を用いてCuよりなる導電層Maが配線溝TRa内を埋め込むように層間絶縁膜IIa上に形成される。この導電層Maおよびバリアメタル層BMaが、CMP法により層間絶縁膜IIaの表面が露出するまで研磨除去される。図21を参照して、上記のCMP法により層間絶縁膜IIaの表面が露出するとともに、導電層Maおよびバリアメタル層BMaが配線溝TRa内のみに残存される。これにより、配線溝TRa内を埋め込む下層配線層Maが形成される。図22を参照して、層間絶縁膜IIa上に、たとえばSiC系の材料よりなるライナー絶縁膜LNaと、たとえばSiO系のLow-k材料よりなる絶縁膜IIb1とが形成される。図23を参照して、絶縁膜IIb1上に、たとえばSiOCなどのキャップ絶縁膜IIb2が形成され、絶縁膜IIb1とキャップ絶縁膜IIb2とにより層間絶縁膜IIbが形成される。この層間絶縁膜IIb上に、通常の写真製版技術により、レジストパターンPR2が形成される。このレジストパターンPR2をマスクとして層間絶縁膜IIbにドライエッチングが行なわれる。このドライエッチングにより、層間絶縁膜IIbの表面に配線溝TRbが形成される。この後、レジストパターンPR2が、たとえばアッシングなどにより除去される。これにより図2に示す構成が得られる。そして図2に示す状態で、たとえば層間絶縁膜IIbの膜厚管理として、下層配線層Maのパターンを反射層として用いて、スキャトロメトリ技術によりライナー絶縁膜LNaおよび層間絶縁膜IIbの膜厚絶縁膜IIb1とキャップ絶縁膜IIb2との各々の膜厚が測定される。また、この際、配線溝TRbの幅および深さ、CMPによって与えられたキャップ絶縁膜IIb2のダメージ層の厚み、絶縁膜IIb1の表面に与えられたプラズマダメージ層の厚み、配線溝TRbの側壁面に与えられたダメージ層の厚み、下層配線層Maに対する配線溝TRbの重ね合わせずれなどを測定することもできる。図24を参照して、この後、配線溝TRbの内壁面に沿うように層間絶縁膜IIb上に、スパッタもしくはCVD法によって、たとえばTa、Ti、Ru、Nbなどを含むバリアメタル層BMbが形成される。このバリアメタル層BMb上に、たとえばスパッタおよびメッキ法を用いてCuよりなる導電層Mbが配線溝TRb内を埋め込むように層間絶縁膜IIb上に形成される。この導電層Mbおよびバリアメタル層BMbが、CMP法により層間絶縁膜IIbの表面が露出するまで研磨除去される。これにより図3に示す構成が得られる。図3を参照して、上記のCMP法により層間絶縁膜IIbの表面が露出するとともに、導電層Mbおよびバリアメタル層BMbが配線溝TRb内のみに残存される。これにより、配線溝TRb内を埋め込む上層配線層Mbが形成される。そして図3に示す状態においても、たとえば層間絶縁膜IIbの膜厚管理として、下層配線層Maのパターンを反射層として用いて、スキャトロメトリ技術によりライナー絶縁膜LNaおよび層間絶縁膜IIbの膜厚絶縁膜IIb1とキャップ絶縁膜IIb2との各々の膜厚を測定することができる。また、この際、上層配線層Mbの線幅および厚み、CMPによって与えられたキャップ絶縁膜IIb2のダメージ層の厚み、絶縁膜IIb1の表面に与えられたプラズマダメージの厚み、配線溝TRbの側壁面に与えられたダメージの厚み、下層配線層Maに対する上層配線層Mbの重ね合わせずれなどを測定することもできる。次に、本実施の形態の半導体装置の作用効果について、比較例図25~図30と対比して説明する。図25を参照して、比較例においては、モニター用マーク形成領域Markareaに、1辺の長さが大凡50μm程度から大きい矩形の平面形状を有するダマシン構造のCu配線層Maがスキャトロメトリ技術による反射層として形成される。また機能素子形成領域Deviceareaに、ライン幅とスペース幅とがともに45nmのラインアンドスペースを構成するダマシン構造のCu配線層Maが形成される。これらの反射層としてのCu配線層MaとラインアンドスペースとしてのCu配線層Maとを同一層で形成した場合、CMPによるCuのエロージョンとディッシングとにより、機能素子形成領域とモニター用マーク形成領域とにおける層間絶縁膜IIaの上面の高さ位置およびCu配線の上面の高さ位置が異なることになる。図26を参照して、この高さ位置が異なる状態で、層間絶縁膜IIa上に、絶縁膜IIb1が形成される。この絶縁膜IIb1の機能素子形成領域における表面の高さ位置とモニター用マーク形成領域における表面の高さ位置とは、下層の影響で異なっている。この後、絶縁膜IIb1の表面が、CMPによる研磨除去される。図27を参照して、上記のCMPにより、絶縁膜IIb1の機能素子形成領域における表面の高さ位置とモニター用マーク形成領域における表面の高さ位置とは、ほぼ同じ高さ位置となる。しかしながら、機能素子形成領域における絶縁膜IIb1の厚みと、モニター用マーク形成領域における絶縁膜IIb1の厚みとが異なることになる。このため、モニター用マーク形成領域のCu配線層Maをスキャトロメトリ技術による反射層として絶縁膜IIb1の厚みを測定しても、その厚みは機能素子形成領域における絶縁膜IIb1の厚みを正確には反映していない。また図26の状態から図28に示すように、絶縁膜IIb1上にキャップ絶縁膜IIb2が形成される場合がある。これにより、絶縁膜IIb1とキャップ絶縁膜IIb2とにより層間絶縁膜IIbが形成される。図29を参照して、この後、通常の写真製版技術およびエッチング技術により、この層間絶縁膜IIbに配線溝TRbが形成される。この際、モニター用マーク形成領域には1辺の長さが大凡50μm程度から大きい矩形の平面形状の配線溝TRbが形成され、機能素子形成領域にはライン幅とスペース幅とがともにたとえば45nmのラインアンドスペースを構成する配線溝TRbが形成されるとする。この場合、モニター用マーク形成領域と機能素子形成領域とで配線溝TRbの幅が大きく異なることになる。このように配線溝TRbの幅が大きく異なると、両者でのエッチングレートが異なることになる。このため、モニター用マーク形成領域のCu配線層Maをスキャトロメトリ技術による反射層として配線溝TRbの深さを測定しても、その深さは機能素子形成領域における配線溝TRbの深さを正確には反映していない。上記のように比較例の構成では、上層に形成されるパターンの寸法や形状、絶縁膜厚がデバイス部と乖離しやすい。また図30に示すように、モニター用マーク形成領域において大きい矩形の平面形状の配線溝TRbが上下に重ねられ、かつ機能素子形成領域において微細なラインアンドスペースを構成する配線溝TRbが上下に重ねられた場合、モニター用マーク形成領域と機能素子形成領域との高さ位置の違いが累積的に大きくなる。このため、上記の問題がより顕著となる。これに対して本実施の形態においては、モニター用マーク形成領域における第1パターン下層配線層Maのパターンは、この第1パターンと同一の層から形成される機能素子形成領域内のパターンと同じパターン幅溝幅、配線幅およびパターンピッチ溝ピッチ、配線ピッチを有している。またモニター用マーク形成領域における第2パターン配線溝TRbのパターンまたは上層配線層Mbのパターンも、この第2パターンと同一の層から形成される機能素子形成領域内のパターンと同じパターン幅溝幅、配線幅およびパターンピッチ溝ピッチ、配線ピッチを有している。具体的には、機能素子形成領域においてライン幅とスペース幅とがともに45nmのラインアンドスペースを構成する配線溝TRa、TRbが形成される場合には、モニター用マーク形成領域においても45nmのラインアンドスペースを構成する配線溝TRa、TRbが形成される。このため、比較例のようにモニター用マーク形成領域と機能素子形成領域とのパターンの寸法が大きく異なることにより絶縁層などの高さ位置や厚みがモニター用マーク形成領域と機能素子形成領域とにおいて異なるという上記問題は本実施の形態においては抑制される。また本実施の形態では、モニター用マーク形成領域において第1パターンと第2パターンとが、第1パターンと第2パターンとが積層される積層方向から見て、第1パターンの所定の方向に延びる部分と第2パターンの所定方向に延びる部分とが互いに同じ方向に平行に延びるように積層されている。仮に図31に示すように第1パターン下層配線層Maのパターンと第2パターンここでは上層配線層Mbのパターンとが上記積層方向から見て直交している場合には、構造情報を与えるプローブ光の照射範囲PLのみに注目すると、重ね合わせ精度ずれ量に依存せず、全く同じ相対関係となっている。このため、第2パターンが本来あるべき位置破線で示す位置からでき上がりの位置実線で示す位置がずれた場合に、その重ね合わせによる位置のずれ量を同時に測定することはできない。もっともパターンの端部に注目した場合は、設計理論上の位置関係と照らし合わせて大凡のずれ量を見積もることは可能である。しかし、パターンエッジは不連続な反射光となるためにプロキシメトリでは用いることができない。またライン端はプロセス条件やウエハ毎の状況により形状が変わるために、正確な値を見積もるには適していない。これに対して本実施の形態では、図32に示すように第1パターンと第2パターンとが平行に配置されているため、第2パターンが本来あるべき位置上記積層方向からみて第1パターンと重なる位置からでき上がりの位置実線で示す位置がずれた場合には、各々の線幅から中心座標を求め、それらの差分からずれ量を正確に算出することができる。このように本実施の形態では、第2パターンの重ね合わせのずれを正確に検出することも可能である。また3μm~100μm□の平面領域Rの矩形の1辺が3μm未満の場合には、機能素子形成領域のパターン形状によっては、モニター用マーク形成領域に機能素子形成領域のパターン形状と同等のパターンを上記平面領域R内に繰り返し形成することが難しい場合がある。また3μm~100μm□の平面領域Rの矩形の1辺が100μmを超える場合には、モニター用マーク形成領域が通常配置されるスクライブライン領域の平面寸法が大きくなり、チップの取れ率が減る。また図24の状態からCMPを行なって図3の状態とする際に、層間絶縁層の最上層に高密度シリコン酸化膜がある場合には、そのCMPによって高密度シリコン酸化膜の最表面も研磨除去される。OCD測定技術に代表されるスキャトロメトリ技術を用いて、上層配線層Mbの形状幅深さを測定するとともに、特に高密度シリコン酸化膜を積層している場合には、その高密度シリコン酸化膜の残膜厚を正確に測ることが、製品の信頼性を保証するために必要である。高密度シリコン酸化膜を残さない構造の場合は、表面に露出するSiO系膜のダメージ層をモニターすることにも下層配線層Maを用いることができる。配線間の絶縁膜に存在する加工中に生じたダメージ層は、電気特性ならびに信頼性を劣化させる原因となるので、ダメージ層の管理も可能となる。実施の形態2本実施の形態の半導体装置の構成を図33~図37を用いて説明する。図33を参照して、本実施の形態の構成は、図2に示す実施の形態1の構成と比較して、モニター用マーク形成領域の配線溝TRbの下部にビアホールVHbが設けられている点において異なっている。このビアホールVHbは、配線溝TRbの下端から下層配線層Maに達するように形成されている。また図34を参照して、そのビアホールVHbの内壁面はバリアメタル層BMbが形成されており、ビアホールVHbの内部はたとえば上層配線層Mbと同一材料たとえばCuの導電層によって埋め込まれていてもよい。図33および図34におけるビアホールVHbの単位セル領域UPRの上記積層方向からみて設計イメージでは、図35に示すように単位セル領域UPR内にて複数個のビアホールの設計パターンVHdが、配線層Maの延在する方向図中縦方向に沿って配置されている。この図35に示す設計パターンを用いて形成された図33および図34の各々に示すビアホールVHbの上記積層方向から見た様子は図36および図37に示すようになる。このようにモニター用マーク形成領域においてビアホールVHbが、図36、図37に示すように下層配線層Maの繰り返しパターンに併せて、マーク全体で繰り返しパターンとなっている。なお上記以外の図33および図34に示す本実施の形態の構成は、図2および図3に示す実施の形態1の構成とほぼ同じであるため、同一の要素については同一の符号を付し、その説明を繰り返さない。次に、本実施の形態の半導体装置の製造方法について図38~図42を用いて説明する。本実施の形態の製造方法は、まず図18~図22に示す実施の形態1の工程と同様の工程を経る。この後、図38を参照して、絶縁膜IIb1上にキャップ絶縁膜IIb2が形成される。ここで線間容量を低減するために、HDP-CVD法により形成された絶縁膜IIb2には誘電率の低いFフッ素を含む膜を用いることがある。Fはシリコン酸化膜中を拡散しやすく、膜界面に偏在しやすい。膜によってはFは膜同士の密着性を低下させ、デバイスの品質トラブルを招く原因となるので、CMPで研磨された後に高密度のシリコン酸化膜キャップ絶縁膜IIb2がプラズマCVD法でさらに形成される。これにより、絶縁膜IIb1とキャップ絶縁膜IIb2とから層間絶縁膜IIbが形成される。この層間絶縁膜IIbが、通常の写真製版技術及びエッチング技術によりパターニングされて層間絶縁膜IIbの表面からライナー絶縁膜LNaに達する孔VHbが形成される。図39を参照して、この孔VHb内を埋め込むように層間絶縁膜IIb上に有機材OBが塗布された後にエッチバックされる。これにより孔VHb内に有機材OBが所定高さで残存され、孔VHb内が有機材OBで埋め込まれる。図40を参照して、通常の写真製版技術により、層間絶縁膜IIb上にレジストパターンPR2が形成される。配線溝を形成するために、このレジストパターンPR2をマスクとしてキャップ絶縁膜IIb2がドライエッチングされる。有機材OBは、このエッチング時に孔VHbの形状を保護するためのものである。この後、レジストパターンPR2と有機材OBとが除去される。図41を参照して、上記のキャップ絶縁膜IIb2のエッチングにより、キャップ絶縁膜IIb2の表面に、孔VHbに通じる配線溝TRbが形成される。この後、露出したライナー絶縁膜LNaがエッチングにより除去される。これにより図33に示すように、下層配線層Maの表面が露出するとともに、配線溝TRbの深さが深くなる。そして図33に示す状態で、たとえば層間絶縁膜IIbの膜厚管理として、下層配線層Maのパターンを反射層として用いて、スキャトロメトリ技術によりライナー絶縁膜LNaおよび層間絶縁膜IIbの膜厚絶縁膜IIb1とキャップ絶縁膜IIb2との各々の膜厚が測定される。また、この際、配線溝TRbの幅および深さ、ビアホールVHbの幅および深さ、CMPによって与えられたキャップ絶縁膜IIb2のダメージ層の厚み、絶縁膜IIb1の表面に与えられたプラズマダメージの厚み、配線溝TRbの側壁面に与えられたダメージの厚み、下層配線層Maに対する配線溝TRbの重ね合わせずれなどを測定することもできる。図42を参照して、この後、ビアホールVHbおよび配線溝TRbの内壁面に沿うように層間絶縁膜IIb上にスパッタもしくはCVD法によって、たとえばTa、Ti、Ru、Nbなどを含むバリアメタル層BMbが形成される。このバリアメタル層BMb上に、たとえばスパッタおよびメッキ法を用いてCuよりなる導電層MbがビアホールVHbおよび配線溝TRb内を埋め込むように層間絶縁膜IIb上に形成される。この導電層Mbおよびバリアメタル層BMbが、CMP法により層間絶縁膜IIbの表面が露出するまで研磨除去される。これにより図34に示す構成が得られる。図34を参照して、上記のCMP法により層間絶縁膜IIbの表面が露出するとともに、導電層Mbおよびバリアメタル層BMbがビアホールVHbおよび配線溝TRb内のみに残存される。これにより、ビアホールVHbおよび配線溝TRb内を埋め込む上層配線層Mbが形成される。この時、キャップ絶縁膜IIb2の最表面はCMPにより若干研磨され、膜厚ロスがある。膜はがれ防止膜として形成された最上層の高密度シリコン酸化膜キャップ絶縁膜IIb2は、膜厚が薄くなりすぎると十分に機能しなくなるため、導電層Mbおよびバリアメタル層BMbのCMP後に最も膜厚ロスの大きなパターン部分で残膜厚を管理する必要がある。そこで図34に示す状態においても、たとえば層間絶縁膜IIbの膜厚管理として、下層配線層Maのパターンを反射層として用いて、スキャトロメトリ技術によりライナー絶縁膜LNaおよび層間絶縁膜IIbの膜厚絶縁膜IIb1とキャップ絶縁膜IIb2との各々の膜厚が測定される。また、この際、上層配線層Mbの線幅および厚み、ビアホールVHbの幅および深さ、CMPによって与えられたキャップ絶縁膜IIb2のダメージ層の厚み、絶縁膜IIb1の表面に与えられたプラズマダメージの厚み、配線溝TRbの側壁面に与えられたダメージの厚み、下層配線層Maに対する上層配線層Mbの重ね合わせずれなどを測定することもできる。また本実施の形態においては、図38に示すようにモニター用マーク形成領域に孔VHbが形成された状態において、下層配線層Maのパターンを反射層として用いて、スキャトロメトリ技術により孔VHbの径および側壁の傾きを測定することができる。本実施の形態においても、実施の形態1と同様の作用効果を得ることができる。また本実施の形態においては、モニター用マーク形成領域において孔VHbが、図36、図37に示すように下層配線層Maの繰り返しパターンに併せて、マーク全体で繰り返しパターンとなっている。このように下層配線層Maを巨大パターンからデバイスと同等の配線幅占有率のパターンとすることにより、エロージョンやディッシングがデバイス部分と同等となるため、モニター部での孔VHbの写真製版特性リソグラフィー特性がデバイス部分と同等となる。孔VHbの形成工程における写真製版特性はフォーカスオフセットによって特に影響を受けやすく、エッチング後の形状も変わってくることから、デバイス部分と同じ段差環境でリソグラフィーを実施することが重要である。また微細化が進み、SEMScanningElectronMicroscopeでは孔VHbの底を感度良く測長することが困難になっていきている。また孔VHbの側壁形状ボーイングなどが後の上層配線層Mbの埋め込みにも影響することから、孔VHbの径に加えて側壁の傾きも併せて、スキャトロメトリ技術で測定することにより高品質なモニターを実施することができる。またデュアルダマシン構造において、配線溝TRbよりもビアホールVHbを先に形成するプロセスでのビアホールVHbの開口は、下層配線層Ma直上のライナー絶縁膜LNa上でエッチングを止め図38、配線溝TRbを形成した後に図41、改めてライナー絶縁膜LNaをエッチングする図33ことにより行なわれる。これはビアホールVHbの底に露出した下層配線層Maに含まれるCuの変質や、それによる歩留まりや、特性の劣化を防ぐためのものである。この場合、配線溝TRbを形成する際にビアホールVHbの形状が変化するおそれがある。そこで、配線溝TRbの形成前にビアホールVHbの形状の保護のためにビアホールVHb内に有機材OBが埋め込まれる。ビアホールVHbの平面占有率によって有機材OBの埋まる高さが異なる。その結果、上層配線層Mbがモニター用マーク形成領域と機能素子形成領域とで同じ配線幅およびピッチであっても、その下に配置されたビアホールVHbの密度によって配線溝TRbの深さがモニター用マーク形成領域と機能素子形成領域とで異なることがある。このようなパターン間の差を把握するために、プロセス途中においてスキャトロメトリ技術を用いて被破壊非接触で各部の寸法が測長される。実施の形態3本実施の形態の半導体装置の構成を図43を用いて説明する。図43を参照して、本実施の形態の構成は、Al配線を反射層として用いてAl配線上の単層もしくは積層の絶縁膜の厚みを測定するためのマークに関するものである。モニター用マーク形成領域の層間絶縁膜IIa上に、反射層としての下層配線層Maが形成されている。この下層配線層Maは、たとえばバリアメタル層BMa1と、AlCu層CLaと、バリアメタル層BMa2との積層構造を有している。このように下層配線層MaはAlCu層CLaを有するAl配線であり、モニター用マークの測定時に反射層として機能するものである。この下層配線層Maは、上記の実施の形態1と同様、機能素子形成領域において同一の層に形成された配線層とほぼ同じ溝幅、溝ピッチ、配線幅および配線ピッチを有している。バリアメタル層BMa1、BMa2は、たとえばTiN層よりなっている。下層配線層Ma上には、たとえばSiONよりなる反射防止膜NRが形成されている。この下層配線層Maを覆うように層間絶縁膜IIa上に、たとえばシリコン酸化膜よりなる絶縁膜IIb1がHDPHighDensityPlasma-CVD法により形成されている。この絶縁膜IIb1上に、たとえばシリコン酸化膜よりなる絶縁膜IIb2がプラズマCVD法により形成されている。この絶縁膜IIb2上に、たとえばTEOSTetraEthylOrthoSilicateよりなるキャップ絶縁膜IIb3が形成されている。これらの絶縁膜IIb1、IIb2およびキャップ絶縁膜IIb3により層間絶縁膜IIbが形成されている。この層間絶縁膜IIbの表面から下層配線層Maに達するようにビアホールVHが形成されている。このビアホールVHの内壁面に沿ってバリアメタル層BMcが形成されており、たとえばWタングステンよりなる導電層CMがビアホールVH内に埋め込まれている。層間絶縁膜IIb上には、上層配線層Mbが形成されている。この上層配線層Mbは、下層配線層Maと同様、たとえばバリアメタル層BMa1と、AlCu層CLaと、バリアメタル層BMa2とが順に積層された構成を有している。バリアメタル層BMa1、BMa2は、たとえばTiN層よりなっている。この上層配線層Mbは、上記の実施の形態1と同様、機能素子形成領域において同一の層に形成された配線層とほぼ同じ溝幅、溝ピッチ、配線幅および配線ピッチを有している。下層配線層Ma上には、たとえばSiONよりなる反射防止膜NRが形成されている。この上層配線層Mbは、ビアホールVH内の導電層CMを通じて下層配線層Maに電気的に接続されている。上記の下層配線層Maのパターンよりなる第1パターンと上層配線層Mbのパターンよりなる第2パターンとの各々は、図4に示すような3μm~100μm□の平面領域R内において、特定のパターンを有する単位セル領域UPRが上下に繰り返された構成を有している。具体的には、実施の形態1と同様、第1パターンと第2パターンとの各々は、たとえば図5~図9に示すような平面レイアウトパターンを有している。上記のような第1パターン下層配線層Maのパターンと第2パターン上層配線層Mbのパターンとは、第1パターンと第2パターンとが積層される積層方向半導体基板SUBの厚み方向、平面視方向から見て、第1パターンの所定の方向に延びる部分と第2パターンの所定方向に延びる部分とが互いに同じ方向に平行に延びるように積層されている。つまり、たとえば図11、図14および図16に示すように第1パターン下層配線層Maのパターンと第2パターン配線溝TRbのパターンまたは上層配線層Mbのパターンとが互いに図中縦方向に平行に延びるように積層されている。また本実施の形態においても、図14に示すように、第2パターンにおける上層配線層Mbのパターン同士のピッチが、第1パターンにおける下層配線層Maのパターン同士のピッチのn倍nは自然数、たとえば2倍であってもよい。また図16に示すように、第1パターンにおける下層配線層Maのパターンの各々が、第2パターンにおける複数の上層配線層Mbのパターン同士の間に挟まれる領域の真下部分の全体に位置していることが好ましい。次に、本実施の形態の半導体装置の製造方法について図44~図51を用いて説明する。図44を参照して、たとえばシリコンよりなる半導体基板上に、層間絶縁膜IIaが形成される。この層間絶縁膜IIa上に、たとえばTiNを含むバリアメタル層BMa1がスパッタもしくはCVD法により成膜され、その上にたとえばCuを含むAl膜AlCu層CLaがスパッタで形成され、さらにその上にたとえばTiNを含むバリアメタル層BMa2がスパッタにより形成される。このバリアメタル層BMa2は反射防止膜としても機能する。このバリアメタル層BMa2の反射率が高く写真製版が困難な場合は、その上にさらにたとえばSiON膜よりなる反射防止膜NRがCVD法により成膜される。図45を参照して、反射防止膜NR上に、通常の写真製版技術によりレジストパターンPR4が形成される。このレジストパターンPR4をマスクとして、反射防止膜NR、バリアメタル層BMa2、AlCu層CLaおよびバリアメタル層BMa1がドライエッチングされてパターニングされる。この後、レジストパターンPR4が、たとえばアッシングなどにより除去される。図46を参照して、上記のエッチングにより、反射防止膜NR、バリアメタル層BMa2、AlCu層CLaおよびバリアメタル層BMa1がパターニングされて、バリアメタル層BMa1、AlCu層CLaおよびバリアメタル層BMa2よりなる下層配線層Maが形成される。この下層配線層Maは、機能素子形成領域において下層配線層Maと同一層に形成される。図47を参照して、下層配線層Maを覆うように層間絶縁膜IIa上に、たとえばシリコン酸化膜よりなる絶縁膜IIb1がHDP-CVD法により形成される。この段階では、HDP-CVD法の特徴である下層配線層Maの線幅に基づく凹凸が絶縁膜IIb1の表面にある。このため、この絶縁膜IIb1上に、たとえばシリコン酸化膜よりなる絶縁膜IIb2がプラズマCVD法により形成された後、CMPにより絶縁膜IIb2の表面が平坦化される。図48を参照して、上記のCMPにより絶縁膜IIb2の表面が平坦化された後、絶縁膜IIb2上に、たとえばTEOSよりなるキャップ絶縁膜IIb3が形成される。これらの絶縁膜IIb1、IIb2およびキャップ絶縁膜IIb3により層間絶縁膜IIbが形成される。図49を参照して、通常の写真製版技術およびエッチング技術により、層間絶縁膜IIbの表面から下層配線層Maに達するビアホールVHが層間絶縁膜IIbに形成される。図50を参照して、このビアホールVHの内壁面に沿ってバリアメタル層BMcが形成された後、たとえばWよりなる導電層CMがビアホールVH内に埋め込むように層間絶縁膜IIb上に形成される。層間絶縁膜IIbの表面が露出するまで、導電層CMおよびバリアメタル層BMにCMPが行なわれる。図51を参照して、上記のCMPによりビアホールVH内に導電層CMおよびバリアメタル層BMが残存される。図43を参照して、この後、層間絶縁膜IIb上に、下層配線層Maと同様にして、たとえばTiNを含むバリアメタル層BMb1と、たとえばCuを含むAl膜AlCu層CLbと、たとえばTiNを含むバリアメタル層BMb2とを有する上層配線層Mbが形成される。このバリアメタル層BMb2の反射率が高く写真製版が困難な場合は、その上にさらにたとえばSiON膜よりなる反射防止膜NRがCVD法により成膜される。これらの各層BMb1、CLb、BMb2、NRが、通常の写真製版技術およびエッチング技術によりパターニングされて上層配線層Mbが形成される。上記の製造方法においては、たとえば図48に示すように絶縁膜IIb2がCMPにより平坦化された後に、モニター用マーク形成領域のAl配線層Maをスキャトロメトリ技術による反射層として用いて絶縁膜IIb1、IIb2の厚みが測定される。また、たとえば図51に示すようにビアホールVH内に導電層CMが埋め込まれた後に、モニター用マーク形成領域のAl配線層Maをスキャトロメトリ技術による反射層として用いてキャップ絶縁膜IIb3または層間絶縁膜IIbの膜厚が測定される。次に、本実施の形態の半導体装置の作用効果について、比較例図52~図57と対比して説明する。図52を参照して、比較例においては、モニター用マーク形成領域Markareaに、1辺の長さが大凡50μm程度から大きい矩形の平面形状を有するAl配線層Maがスキャトロメトリ技術による反射層として形成される。また機能素子形成領域Deviceareaに、ライン幅とスペース幅とがともに200nmのラインアンドスペースを構成するAl配線層Maが形成される。モニター用マーク形成領域と機能素子形成領域との双方のAl配線層Maは、たとえばTiNを含むバリアメタル層BMb1と、たとえばAlCu層CLbと、たとえばTiNを含むバリアメタル層BMb2とが積層された構成を有している。図53を参照して、下層配線層Maを覆うように層間絶縁膜IIa上に、たとえばシリコン酸化膜よりなる絶縁膜IIb1がHDP-CVD法により形成される。このHDP-CVD法によれば、広いメタル層上に厚く絶縁膜IIb1が形成される。このため、機能素子形成領域のAl配線層Ma上よりも、モニター用マーク形成領域のAl配線層Ma上に厚く絶縁膜IIb1が形成される。図54を参照して、この状態で絶縁膜IIb1上に絶縁膜IIb2がプラズマCVD法により形成されると、機能素子形成領域の絶縁膜IIb2の表面の凹凸は小さいが、モニター用マーク形成領域の絶縁膜IIb2の表面の凹凸は大きくなる。この後、絶縁膜IIb2の表面にCMPが行なわれて平坦化が行なわれる。図55を参照して、上記のCMPによる平坦化を行なった場合、機能素子形成領域のAl配線層Ma上に主に残る膜はプラズマCVD法により形成された絶縁膜IIb2となるが、モニター用マーク形成領域のAl配線層Ma上に主に残る膜はHDP-CVD法により形成された絶縁膜IIb1となる。このように機能素子形成領域とモニター用マーク形成領域とでAl配線層Ma上に主に残る絶縁膜は膜種が異なるため、図54~図55のプロセスでのCMPでの双方の研磨特性が相違する可能性がある。この場合、機能素子形成領域とモニター用マーク形成領域とでAl配線層Ma上の絶縁膜の厚みが異なる可能性がある。このため、モニター用マーク形成領域のAl配線層Maをスキャトロメトリ技術による反射層として絶縁膜IIb1、IIb2の厚みを測定しても、その厚みは機能素子形成領域における絶縁膜IIb1、IIb2の厚みを正確には反映していない。図56を参照して、さらにこの後、絶縁膜IIb1、IIb2上に、たとえばTEOSよりなるキャップ絶縁膜IIb3が形成される。これらの絶縁膜IIb1、IIb2およびキャップ絶縁膜IIb3により層間絶縁膜IIbが形成される。図57を参照して、通常の写真製版技術およびエッチング技術により、層間絶縁膜IIbの表面から下層配線層Maに達するビアホールVHが層間絶縁膜IIbに形成される。このビアホールVHの内壁面に沿ってバリアメタル層BMcが形成された後、たとえばWよりなる導電層CMがビアホールVH内に埋め込むように層間絶縁膜IIb上に形成される。層間絶縁膜IIbの表面が露出するまで、導電層CMおよびバリアメタル層BMにCMPが行なわれる。このCMPのスラリーの中の研磨を促進する物質は、Wのある付近で反応を起こしてキャップ絶縁膜IIb3を除去してしまう。このため、Wよりなる導電層CMが埋め込まれたビアホールVHのある機能素子形成領域のキャップ絶縁膜IIb3の膜厚は、ビアホールVHのないモニター用マーク形成領域のキャップ絶縁膜IIb3の膜厚よりも薄くなる。このため、モニター用マーク形成領域のAl配線層Maをスキャトロメトリ技術による反射層としてキャップ絶縁膜IIb3の厚みを測定しても、その厚みは機能素子形成領域におけるキャップ絶縁膜IIb3の厚みを正確には反映していない。これに対して本実施の形態においては、モニター用マーク形成領域における第1パターン下層配線層Maのパターンと第2パターン溝TRbのパターンまたは上層配線層Mbのパターンとの各々が、図4に示すような3μm~100μm□の平面領域R内において、特定のパターンを有する単位セル領域UPRが上下に繰り返された構成を有している。つまり、モニター用マーク形成領域において上記第1パターンと第2パターンとの各々は、機能素子形成領域における微細な配線層Ma、Mbと同様のパターン配線の幅、ピッチなどが同様のパターンを有している。具体的には、機能素子形成領域においてライン幅とスペース幅とがともに200nmのラインアンドスペースを構成する配線層Ma、Mbが形成される場合には、それと同一層においてモニター用マーク形成領域においても200nmのラインアンドスペースを構成する配線層Ma、Mbが形成される。このため、モニター用マーク形成領域と機能素子形成領域とのパターン寸法が大きく異なることで、絶縁層の膜厚がモニター用マーク形成領域と機能素子形成領域とにおいて異なるという比較例のごとき上記問題は抑制される。また本実施の形態では、モニター用マーク形成領域において第1パターンと第2パターンとが、第1パターンと第2パターンとが積層される積層方向から見て、第1パターンの所定の方向に延びる部分と第2パターンの所定方向に延びる部分とが互いに同じ方向に平行に延びるように積層されている。このため、実施の形態1と同様、第1パターンに対する第2パターンの重ね合わせのずれを検出することも可能である。なお図5~図7に示すように配線層Mの繰り返しパターンが、機能素子形成領域におけるデバイス部分とほぼ同等の線幅で、単純な直線状の配線からなるモニターマークである場合、モニター用マーク形成領域における配線層Mの平面占有率が20~70になるように配線層Mの幅と絶縁膜IIの幅とが決められていることが好ましい。デバイス部分のプロセス特性をマーク部分で再現するために、マーク部の配線層Mの線幅ならびに占有率が代表値とされる。OCDのモデルはパラメータが少ないほど容易になるために、最も単純化された直線状の配線の繰り返しパターンが有効である。上記の実施の形態1~3におけるモニター用マーク形成領域はスクライブライン領域に形成されてもよいが、スクライブライン領域により分離された半導体チップ領域内に配置されることが好ましい。つまり実デバイスに隣接する部分にモニターパターンを配置し、周辺レイアウト環境も同じレベルで膜厚ならびに形状についてデバイスモニターを実施することが好ましい。50μm~100μm□という大きなサイズのモニター用マークを利用する場合にはエロージョンなどの周辺に与える影響が大きいことから、モニター用マークはスクライブラインに配置する必要がある。しかし、上記の実施の形態1~3においてはモニター用マークがデバイス部のパターンと同様の微細なパターン幅およびパターンピッチで形成されるため、エロージョンなどの周囲に与える影響も小さい。このため、モニター用マークをよりデバイスに近い場所に配置することが可能となり、それにより正確なモニターを実施することが可能となる。上記の実施の形態1~3におけるモニター用マークをできるだけ小さなマークとして、デバイスレイアウトへの悪影響を避けつつ、配線幅の太い周辺回路近傍よりも、メモリなどの細い配線幅のレイアウトを用いるデバイス近傍に配置することが好ましい。今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。