"駆動対象スイッチング素子に対するオフ操作指令を入力として該駆動対象スイッチング素子の開閉制御端子の電荷の放電処理を行うスイッチング素子の駆動回路において、前記開閉制御端子には、前記放電処理によって電荷を放電するための複数の放電経路が接続され、複数の前記放電経路のうち少なくとも1つは、前記放電処理による電荷の放電とは別の用途にも用いられる兼用経路であり、前記放電処理によって前記開閉制御端子の電荷の放電が開始されてから完了されるまでの期間の途中において、前記兼用経路を用いることで前記開閉制御端子の放電経路を抵抗値の低いものから抵抗値の高いものへと変更する処理を行うアクティブゲート制御手段を備えることを特徴とするスイッチング素子の駆動回路。前記兼用経路は、前記駆動対象スイッチング素子をオフ状態とさせる電位を有する部材と前記開閉制御端子とを接続するオフ保持用経路であり、前記オフ保持用経路には、該オフ保持用経路を開閉すべくオンオフ操作されるオフ保持用スイッチング素子が備えられ、前記放電処理が行われてかつ前記開閉制御端子の電圧が低い場合、前記オフ保持用スイッチング素子をオン状態とさせるオフ保持制御処理を行うオフ保持制御手段を更に備え、前記アクティブゲート制御手段は、前記オフ操作指令を入力として前記オフ保持用スイッチング素子をオン状態とさせた後、前記期間の途中であってかつ前記オフ保持制御処理によって前記オフ保持用スイッチング素子がオン状態とされる前に該オフ保持用スイッチング素子をオフ状態とさせることで、前記オフ保持用経路を含む放電経路から該放電経路よりも抵抗値の高い放電経路へと前記開閉制御端子の放電経路を変更する処理を行うことを特徴とする請求項1記載のスイッチング素子の駆動回路。前記放電処理が行われる場合における前記オフ保持用スイッチング素子のオン抵抗が、前記オフ保持制御処理が行われる場合における前記オフ保持用スイッチング素子のオン抵抗よりも高く設定されることを特徴とする請求項2記載のスイッチング素子の駆動回路。前記兼用経路には、該兼用経路を開閉すべくオンオフ操作される過電流スイッチング素子が備えられ、前記駆動対象スイッチング素子の入出力端子間を流れる電流が閾値電流以上となる場合に前記過電流スイッチング素子をオン状態とさせる過電流制御手段を更に備えることを特徴とする請求項1~3のいずれか1項に記載のスイッチング素子の駆動回路。前記兼用経路は、複数の前記放電経路のうち前記放電処理が行われる場合において抵抗値の最も高いソフト遮断用放電経路を備え、前記ソフト遮断用放電経路には、該ソフト遮断用放電経路を開閉する前記過電流スイッチング素子としてのソフト遮断用スイッチング素子が備えられ、前記過電流制御手段は、前記入出力端子間を流れる電流が前記閾値電流以上となる場合に前記ソフト遮断用スイッチング素子をオン状態とさせるソフト遮断制御手段であり、前記アクティブゲート制御手段は、前記期間の途中において前記ソフト遮断用放電経路よりも抵抗値の低い放電経路から該ソフト遮断用放電経路へと前記開閉制御端子の放電経路を変更する処理を行うことを特徴とする請求項4記載のスイッチング素子の駆動回路。前記放電処理が行われる場合における前記ソフト遮断用スイッチング素子のオン抵抗が、前記ソフト遮断制御手段によって前記ソフト遮断用スイッチング素子がオン状態とされる場合における該ソフト遮断用スイッチング素子のオン抵抗よりも低く設定されることを特徴とする請求項5記載のスイッチング素子の駆動回路。前記兼用経路は、前記開閉制御端子側をカソードとするツェナーダイオードと、前記過電流スイッチング素子としてのクランプ用スイッチング素子との直列接続体からなるクランプ用放電経路を備え、前記過電流制御手段は、前記入出力端子間を流れる電流が前記閾値電流以上となる場合に前記開閉制御端子の電圧を前記ツェナーダイオードのブレークダウン電圧にクランプすべく前記クランプ用スイッチング素子をオン状態とさせるクランプ制御手段であり、前記アクティブゲート制御手段は、前記オフ操作指令を入力として前記クランプ用スイッチング素子をオン状態とさせた後、前記期間の途中において前記クランプ用スイッチング素子をオフ状態とさせることで、前記クランプ用放電経路を含む放電経路から該放電経路よりも抵抗値の高い放電経路へと前記開閉制御端子の放電経路を変更する処理を行うことを特徴とする請求項4~6のいずれか1項に記載のスイッチング素子の駆動回路。前記クランプ制御手段によって前記クランプ用スイッチング素子がオン状態とされる場合、前記クランプ用放電経路の両端のうち前記開閉制御端子側の反対側を前記駆動対象スイッチング素子の出力端子に接続し、前記放電処理が行われる場合、前記反対側を前記出力端子の電位よりも低い電位を有する部材に接続する手段を更に備えることを特徴とする請求項7記載のスイッチング素子の駆動回路。前記駆動対象スイッチング素子は、該駆動対象スイッチング素子の入出力端子間を流れる電流と相関を有する微少電流を出力するセンス端子を備え、前記アクティブゲート制御手段は、前記センス端子の出力電流に基づき、前記放電経路の変更タイミングを把握することを特徴とする請求項1~8のいずれか1項に記載のスイッチング素子の駆動回路。前記兼用経路は、前記駆動対象スイッチング素子をオフ状態とさせる電位を有する部材と前記開閉制御端子とを接続するオフ保持用経路、前記開閉制御端子側をカソードとするツェナーダイオード及びクランプ用スイッチング素子の直列接続体からなるクランプ用放電経路、及び複数の前記放電経路のうち前記放電処理が行われる場合における抵抗値の最も高いソフト遮断用放電経路であり、前記オフ保持用経路には、該オフ保持用経路を開閉すべくオンオフ操作されるオフ保持用スイッチング素子が備えられ、前記ソフト遮断用放電経路には、該ソフト遮断用放電経路を開閉すべくオンオフ操作されるソフト遮断用スイッチング素子が備えられ、前記放電処理が行われてかつ前記開閉制御端子の電圧が前記ツェナーダイオードのブレークダウン電圧よりも低い閾値電圧以下となる場合、前記オフ保持用スイッチング素子をオン状態とさせるオフ保持制御処理を行うオフ保持制御手段と、前記駆動対象スイッチング素子の入出力端子間を流れる電流が閾値電流以上になる場合に前記開閉制御端子の電圧を前記ブレークダウン電圧にクランプすべく前記クランプ用スイッチング素子をオン状態とさせるクランプ制御手段と、前記クランプ制御手段によるクランプ後、前記入出力端子間を流れる電流が前記閾値電流以上となる状態が継続される場合に前記ソフト遮断用スイッチング素子をオン状態とさせるソフト遮断制御手段とを更に備え、前記アクティブゲート制御手段は、前記オフ操作指令が入力されてから前記開閉制御端子の電圧が前記ブレークダウン電圧となるまでの期間において前記クランプ用放電経路によって前記放電処理を行い、前記開閉制御端子の電圧が前記ブレークダウン電圧を下回ってから前記閾値電圧となる以前の規定タイミングまでの期間において前記オフ保持用経路によって前記放電処理を行い、前記規定タイミング以降において前記ソフト遮断用放電経路によって前記放電処理を行うことを特徴とする請求項1~9のいずれか1項に記載のスイッチング素子の駆動回路。しかしながら、上記特許文献1に記載された技術では、アクティブゲートコントロールを行うためのゲート抵抗やトランジスタ等をスイッチング素子の駆動回路に追加することが要求される。このため、駆動回路の部品数が増大し、ひいては回路規模が増大するおそれがある。本発明は、上記課題を解決するためになされたものであり、その目的は、スイッチング素子の開閉制御端子の電荷の放電速度を調節可能なアクティブゲートコントロールを行うスイッチング素子の駆動回路において、部品数の増大を好適に抑制することのできるスイッチング素子の駆動回路を提供することにある。以下、上記課題を解決するための手段、及びその作用効果について記載する。請求項1記載の発明は、駆動対象スイッチング素子に対するオフ操作指令を入力として該駆動対象スイッチング素子の開閉制御端子の電荷の放電処理を行うスイッチング素子の駆動回路において、前記開閉制御端子には、前記放電処理によって電荷を放電するための複数の放電経路が接続され、複数の前記放電経路のうち少なくとも1つは、前記放電処理による電荷の放電とは別の用途にも用いられる兼用経路であり、前記放電処理によって前記開閉制御端子の電荷の放電が開始されてから完了されるまでの期間の途中において、前記兼用経路を用いることで前記開閉制御端子の放電経路を抵抗値の低いものから抵抗値の高いものへと変更する処理を行うアクティブゲート制御手段を備えることを特徴とする。上記発明では、駆動対象スイッチング素子の開閉制御端子に電荷の放電用の複数の放電経路が接続されている。そして、これら放電経路のうち少なくとも1つを、上記放電処理による電荷の放電とは別の用途にも用いられる兼用経路としている。こうした構成を前提として、上記発明では、開閉制御端子の電荷の放電が開始されてから完了されるまでの期間の途中において、上記兼用経路を用いることで開閉制御端子の放電経路を抵抗値の低いものから抵抗値の高いものへと変更する。すなわち、上記兼用経路をアクティブゲートコントロールに流用する。このため、アクティブゲートコントロールを行うための部品数の増大を好適に抑制することができる。請求項2記載の発明は、請求項1記載の発明において、前記兼用経路は、前記駆動対象スイッチング素子をオフ状態とさせる電位を有する部材と前記開閉制御端子とを接続するオフ保持用経路であり、前記オフ保持用経路には、該オフ保持用経路を開閉すべくオンオフ操作されるオフ保持用スイッチング素子が備えられ、前記放電処理が行われてかつ前記開閉制御端子の電圧が低い場合、前記オフ保持用スイッチング素子をオン状態とさせるオフ保持制御処理を行うオフ保持制御手段を更に備え、前記アクティブゲート制御手段は、前記オフ操作指令を入力として前記オフ保持用スイッチング素子をオン状態とさせた後、前記期間の途中であってかつ前記オフ保持制御処理によって前記オフ保持用スイッチング素子がオン状態とされる前に該オフ保持用スイッチング素子をオフ状態とさせることで、前記オフ保持用経路を含む放電経路から該放電経路よりも抵抗値の高い放電経路へと前記開閉制御端子の放電経路を変更する処理を行うことを特徴とする。駆動対象スイッチング素子の開閉制御端子及び入力端子間等には、寄生容量が存在する。ここで、駆動対象スイッチング素子の入出力端子間等にノイズが重畳すると、このノイズが寄生容量を介して開閉制御端子に伝播することに起因して、開閉制御端子の電荷の蓄積量が変動し得る。この場合、上記放電処理によって駆動対象スイッチング素子をオフ操作しているにもかかわらず、このスイッチング素子が誤ってオン状態とされるおそれがある。こうした問題に対処すべく、上記発明では、オフ保持制御手段を備えることで、上記態様にてオフ保持用スイッチング素子を操作する。これにより、駆動対象スイッチング素子が誤ってオン状態とされることを抑制する。こうした構成を前提として、上記発明では、アクティブゲート制御手段によって上記態様にてオフ保持用スイッチング素子をオフ状態とさせることで、オフ保持用経路を含む放電経路から同放電経路よりも抵抗値の高い放電経路へと開閉制御端子の放電経路を変更する。すなわち、アクティブゲートコントロールにおいて、開閉制御端子の電荷の放電速度を高くするための放電経路としてオフ保持用経路を流用する。請求項3記載の発明は、請求項2記載の発明において、前記放電処理が行われる場合における前記オフ保持用スイッチング素子のオン抵抗が、前記オフ保持制御処理が行われる場合における前記オフ保持用スイッチング素子のオン抵抗よりも高く設定されることを特徴とする。オフ保持制御処理が行われる場合におけるオフ保持用スイッチング素子のオン抵抗は通常、駆動対象スイッチング素子を確実にオフ状態とさせる観点から十分低い値に設定される。ここで、オフ保持用スイッチング素子のオン抵抗をオフ保持制御処理が行われる場合におけるオン抵抗と同一として放電処理を行うと、開閉制御端子の電荷の放電速度が過度に高くなる。この場合、駆動対象スイッチング素子がオフ状態とされる前に開閉制御端子の放電経路を変更できなくなるおそれがある。そしてこの場合、アクティブゲートコントロールによるサージ電圧の低減効果を得られなくなるおそれがある。ここで、上記発明では、放電処理が行われる場合におけるオフ保持用スイッチング素子のオン抵抗を、オフ保持制御処理が行われる場合におけるオフ保持用スイッチング素子のオン抵抗よりも高く設定する。このため、放電経路の変更タイミングにおける電荷の放電速度を低下させることができ、駆動対象スイッチング素子がオフ状態とされる前に開閉制御端子の放電経路を的確に変更することができる。これにより、サージ電圧の低減効果が得られなくなる事態を回避できる。請求項4記載の発明は、請求項1~3のいずれか1項に記載の発明において、前記兼用経路には、該兼用経路を開閉すべくオンオフ操作される過電流スイッチング素子が備えられ、前記駆動対象スイッチング素子の入出力端子間を流れる電流が閾値電流以上となる場合に前記過電流スイッチング素子をオン状態とさせる過電流制御手段を更に備えることを特徴とする。上記発明では、駆動対象スイッチング素子の入出力端子間に大電流が流れることで駆動対象スイッチング素子の信頼性が低下することを回避すべく、過電流スイッチング素子及び上記過電流制御手段を備えている。こうした構成を前提として、上記発明では、過電流スイッチング素子を備える兼用経路をアクティブゲートコントロールに流用する。請求項5記載の発明は、請求項4記載の発明において、前記兼用経路は、複数の前記放電経路のうち前記放電処理が行われる場合において抵抗値の最も高いソフト遮断用放電経路を備え、前記ソフト遮断用放電経路には、該ソフト遮断用放電経路を開閉する前記過電流スイッチング素子としてのソフト遮断用スイッチング素子が備えられ、前記過電流制御手段は、前記入出力端子間を流れる電流が前記閾値電流以上となる場合に前記ソフト遮断用スイッチング素子をオン状態とさせるソフト遮断制御手段であり、前記アクティブゲート制御手段は、前記期間の途中において前記ソフト遮断用放電経路よりも抵抗値の低い放電経路から該ソフト遮断用放電経路へと前記開閉制御端子の放電経路を変更する処理を行うことを特徴とする。上記発明では、駆動対象スイッチング素子の入出力端子間を流れる電流が閾値電流以上となる場合にソフト遮断制御手段によってソフト遮断用スイッチング素子をオン状態とさせることで、駆動対象スイッチング素子に大電流が流れることを抑制する。ここでは、駆動対象スイッチング素子の入出力端子間に大電流が流れる状況下において、駆動対象スイッチング素子をオン状態からオフ状態に移行させる場合に生じるサージ電圧を抑制すべく、ソフト遮断用放電経路の抵抗値が上記態様にて設定されている。こうした構成を前提として、上記発明では、アクティブゲートコントロールにおいて、開閉制御端子の電荷の放電速度を低くするための放電経路としてソフト遮断用放電経路を流用する。請求項6記載の発明は、請求項5記載の発明において、前記放電処理が行われる場合における前記ソフト遮断用スイッチング素子のオン抵抗が、前記ソフト遮断制御手段によって前記ソフト遮断用スイッチング素子がオン状態とされる場合における該ソフト遮断用スイッチング素子のオン抵抗よりも低く設定されることを特徴とする。放電処理が行われる場合におけるソフト遮断用放電経路の抵抗値は通常、ソフト遮断制御手段によって電荷が放電される場合におけるソフト遮断用放電経路の抵抗値よりも低く設定される。こうした設定を実現すべく、上記発明では、ソフト遮断用スイッチング素子のオン抵抗を上記態様にて設定する。請求項7記載の発明は、請求項4~6のいずれか1項に記載の発明において、前記兼用経路は、前記開閉制御端子側をカソードとするツェナーダイオードと、前記過電流スイッチング素子としてのクランプ用スイッチング素子との直列接続体からなるクランプ用放電経路を備え、前記過電流制御手段は、前記入出力端子間を流れる電流が前記閾値電流以上となる場合に前記開閉制御端子の電圧を前記ツェナーダイオードのブレークダウン電圧にクランプすべく前記クランプ用スイッチング素子をオン状態とさせるクランプ制御手段であり、前記アクティブゲート制御手段は、前記オフ操作指令を入力として前記クランプ用スイッチング素子をオン状態とさせた後、前記期間の途中において前記クランプ用スイッチング素子をオフ状態とさせることで、前記クランプ用放電経路を含む放電経路から該放電経路よりも抵抗値の高い放電経路へと前記開閉制御端子の放電経路を変更する処理を行うことを特徴とする。上記発明では、駆動対象スイッチング素子の入出力端子間を流れる電流が閾値電流以上となる場合にクランプ制御手段によってクランプ用スイッチング素子をオン状態とさせる。これにより、開閉制御端子の電圧を規定電圧にクランプでき、駆動対象スイッチング素子に大電流が流れることを抑制する。こうした構成を前提として、上記発明では、アクティブゲートコントロールにおいて、開閉制御端子の電荷の放電速度を高くするための放電経路としてクランプ用放電経路を流用する。請求項8記載の発明は、請求項7記載の発明において、前記クランプ制御手段によって前記クランプ用スイッチング素子がオン状態とされる場合、前記クランプ用放電経路の両端のうち前記開閉制御端子側の反対側を前記駆動対象スイッチング素子の出力端子に接続し、前記放電処理が行われる場合、前記反対側を前記出力端子の電位よりも低い電位を有する部材に接続する手段を更に備えることを特徴とする。上記発明では、放電処理が行われる場合、クランプ用放電経路の両端のうち開閉制御端子側の反対側を駆動対象スイッチング素子の出力端子の電位よりも低い電位を有する部材に接続する。このため、開閉制御端子とクランプ用放電経路の低電位側との電位差を大きくすることができ、放電処理時に開閉制御端子の電荷の放電速度を高くできる。請求項9記載の発明は、請求項1~8のいずれか1項に記載の発明において、前記駆動対象スイッチング素子は、該駆動対象スイッチング素子の入出力端子間を流れる電流と相関を有する微少電流を出力するセンス端子を備え、前記アクティブゲート制御手段は、前記センス端子の出力電流に基づき、前記放電経路の変更タイミングを把握することを特徴とする。請求項10記載の発明は、請求項1~9のいずれか1項に記載の発明において、前記兼用経路は、前記駆動対象スイッチング素子をオフ状態とさせる電位を有する部材と前記開閉制御端子とを接続するオフ保持用経路、前記開閉制御端子側をカソードとするツェナーダイオード及びクランプ用スイッチング素子の直列接続体からなるクランプ用放電経路、及び複数の前記放電経路のうち前記放電処理が行われる場合における抵抗値の最も高いソフト遮断用放電経路であり、前記オフ保持用経路には、該オフ保持用経路を開閉すべくオンオフ操作されるオフ保持用スイッチング素子が備えられ、前記ソフト遮断用放電経路には、該ソフト遮断用放電経路を開閉すべくオンオフ操作されるソフト遮断用スイッチング素子が備えられ、前記放電処理が行われてかつ前記開閉制御端子の電圧が前記ツェナーダイオードのブレークダウン電圧よりも低い閾値電圧以下となる場合、前記オフ保持用スイッチング素子をオン状態とさせるオフ保持制御処理を行うオフ保持制御手段と、前記駆動対象スイッチング素子の入出力端子間を流れる電流が閾値電流以上になる場合に前記開閉制御端子の電圧を前記ブレークダウン電圧にクランプすべく前記クランプ用スイッチング素子をオン状態とさせるクランプ制御手段と、前記クランプ制御手段によるクランプ後、前記入出力端子間を流れる電流が前記閾値電流以上となる状態が継続される場合に前記ソフト遮断用スイッチング素子をオン状態とさせるソフト遮断制御手段とを更に備え、前記アクティブゲート制御手段は、前記オフ操作指令が入力されてから前記開閉制御端子の電圧が前記ブレークダウン電圧となるまでの期間において前記クランプ用放電経路によって前記放電処理を行い、前記開閉制御端子の電圧が前記ブレークダウン電圧を下回ってから前記閾値電圧となる以前の規定タイミングまでの期間において前記オフ保持用経路によって前記放電処理を行い、前記規定タイミング以降において前記ソフト遮断用放電経路によって前記放電処理を行うことを特徴とする。上記発明では、クランプ用放電経路、オフ保持用経路及びソフト遮断用放電経路をアクティブゲートコントロールに流用する。詳しくは、まず、クランプ用放電経路を用いた放電処理を行うことで、開閉制御端子の電圧が上記ブレークダウン電圧まで低下される。そして、オフ保持用経路を用いた放電処理を行うことで、開閉制御端子の電圧が上記閾値電圧よりも高い電圧まで低下される。その後、ソフト遮断用放電経路を用いた放電処理による開閉制御端子の電圧が閾値電圧とされることで、オフ保持制御処理が開始される。そして、電荷の放電が完了される。このように、上記発明では、電荷の放電が開始されてから完了されるまでの期間の途中において、放電処理に用いる放電経路を上記態様にて段階的に変更することができる。第1の実施形態以下、本発明にかかるスイッチング素子の駆動回路を車載主機としての回転機に電気的に接続される電力変換装置の駆動回路に適用した第1の実施形態について、図面を参照しつつ説明する。図1に、本実施形態にかかるシステムの全体構成を示す。モータジェネレータ10は、車載主機であり、図示しない駆動輪に機械的に連結されている。モータジェネレータ10は、インバータIV及び昇圧コンバータCVを介して高電圧バッテリ12に接続されている。昇圧コンバータCVは、コンデンサCと、コンデンサCに並列接続された一対のスイッチング素子Scp,Scnと、一対のスイッチング素子Scp,Scnの接続点と高電圧バッテリ12の正極とを接続するリアクトルLとを備えている。詳しくは、昇圧コンバータCVは、スイッチング素子Scp,Scnのオンオフ操作によって、高電圧バッテリ12の電圧例えば288Vを所定の電圧例えば666Vを上限として昇圧する機能を有する。一方、インバータIVは、スイッチング素子Sup,Sunの直列接続体と、スイッチング素子Svp,Svnの直列接続体と、スイッチング素子Swp,Swnの直列接続体とを備えており、これら各直列接続体の接続点がモータジェネレータ10のU,V,W相にそれぞれ接続されている。なお、本実施形態では、上記スイッチング素子S=c,u,v,w;=p,nとして、電圧制御形のスイッチング素子が用いられており、より詳しくは、絶縁ゲートバイポーラトランジスタIGBTが用いられている。また、これらスイッチング素子Sのそれぞれには、フリーホイールダイオードDのそれぞれが逆並列に接続されている。制御装置14は、低電圧バッテリ16を電源とし、モータジェネレータ10の制御量例えばトルクを所望に制御すべく、インバータIVや昇圧コンバータCVを操作する。詳しくは、昇圧コンバータCVのスイッチング素子Scp,Scnを操作すべく、操作信号gcp、gcnをドライブユニットDUに出力する。また、インバータIVのスイッチング素子Sup,Sun,Svp,Svn,Swp,Swnを操作すべく、操作信号gup,gun,gvp,gvn,gwp,gwnをドライブユニットDUに出力する。ここで、高電位側の操作信号gcp,gup,gvp,gwpと、対応する低電位側の操作信号gcn,gun,gvn,gwnとは、互いに相補的な信号となっている。換言すれば、高電位側のスイッチング素子Scp,Sup,Svp,Swpと、対応する低電位側のスイッチング素子Scn,Sun,Svn,Swnとは、交互にオン状態とされる。高電圧バッテリ12を備える高電圧システムと低電圧バッテリ16を備える低電圧システムとは、互いに絶縁されており、これらの間の信号の授受は、例えばフォトカプラ等の絶縁素子を備えるインターフェース18を介して行われる。次に、図2を用いて本実施形態にかかる上記ドライブユニットDUの構成を説明する。図示されるように、ドライブユニットDUは、1チップ化された半導体集積回路であるドライブIC20と、スイッチング素子Sの開閉制御端子ゲートに電圧を印加するための定電圧電源22とを備えている。なお、本実施形態において、定電圧電源22の端子電圧をVom例えば15Vと表記することとする。定電圧電源22は、定電流用抵抗体23と、PチャネルMOSFET充電用スイッチング素子24との直列接続体を介して、ドライブIC20の端子T1に接続されている。端子T1は、スイッチング素子Sのゲートに接続されている。スイッチング素子Sのゲートは、放電用抵抗体28を介してドライブIC20の端子T2に接続されており、端子T2は、NチャネルMOSFET放電用スイッチング素子30を介して端子T3に接続されている。そして、端子T3は、スイッチング素子Sの出力端子エミッタに接続されている。上記スイッチング素子Sは、その入力端子コレクタ及びエミッタ間を流れる電流コレクタ電流と相関を有する微少電流を出力するセンス端子Stを備えている。センス端子Stは、抵抗体32を介してスイッチング素子Sのエミッタに電気的に接続されている。これにより、センス端子Stから出力される微少電流によって抵抗体32に電圧降下が生じるため、抵抗体32のうちセンス端子St側の電位以下、センス電圧Vseを、コレクタ電流と相関を有する電気的な状態量とすることができる。なお、センス電圧Vseは、端子T5を介してドライブIC20内の駆動制御部34に取り込まれる。上記ドライブユニットDUは、スイッチング素子Sのゲート及びエミッタ間を短絡するためのNチャネルMOSFETオフ保持用スイッチング素子36を備えている。オフ保持用スイッチング素子36は、スイッチング素子Sのゲート及びエミッタ間を低抵抗にて接続すべく、スイッチング素子Sに極力近接して設けられている。そして、スイッチング素子Sのゲート及びエミッタ間を接続させる放電経路のうち、放電用抵抗体28及びオフ保持用スイッチング素子36を備える放電経路以下、オフ保持用経路の抵抗値は、放電用抵抗体28を備える放電経路の抵抗値よりも低くなるように設定されている。こうした構成は、上記操作信号gに応じてスイッチング素子Sがオフ状態とされている際、スイッチング素子Sのコレクタやエミッタとゲートとの間の寄生容量を介してゲートに高周波ノイズが重畳することでスイッチング素子Sが誤ってオン状態とされることを回避するためのものである。上記オフ保持用スイッチング素子36のゲートは、端子T6を介して、駆動制御部34に接続されている。駆動制御部34は、端子T7に印加される電圧に基づき、スイッチング素子Sのゲート及びエミッタ間電圧ゲート電圧Vgeをモニタする。駆動制御部34は、モニタされたゲート電圧Vgeと、端子T4を介して入力される操作信号gとに基づき、オフ保持用スイッチング素子36をオンオフ操作するオフ保持制御処理を行う。詳しくは、オフ保持制御処理は、操作信号gがオフ操作指令とされることでゲートの放電処理がなされてかつ、ゲート電圧Vgeが閾値電圧Vth以下となる場合にオフ保持用スイッチング素子36をオン状態とさせる処理である。ここで、上記閾値電圧Vthは、例えば、スイッチング素子Sのミラー電圧よりも低い電圧に設定すればよい。また、オフ保持制御処理によってオフ保持用スイッチング素子36をオン状態とさせる場合におけるこのスイッチング素子のゲート電圧は、オフ保持用スイッチング素子36のドレインソース間電圧の上昇に伴ってドレイン電流が増大する非飽和領域でオフ保持用スイッチング素子36を駆動させる電圧に設定される。すなわち、オフ保持制御処理によってオフ保持用スイッチング素子36がオン状態とされる場合におけるこのスイッチング素子のオン抵抗は略0とされる。次に、駆動制御部34によって行われるスイッチング素子Sのゲートの充放電処理について説明する。まず、ゲートの充電処理について説明する。ゲートの充電処理は、操作信号gがオン操作指令とされることで行われる。本実施形態では、ゲートの充電処理を定電流制御によって行う。定電流制御は、定電流用抵抗体23の電圧降下量をその目標値例えば1Vとすべく、充電用スイッチング素子24のゲート電圧を操作するものである。これにより、スイッチング素子Sのゲートの充電電流を一定値に制御することで、スイッチング素子Sがオン状態とされる場合に生じるサージ電圧を抑制する。ちなみに、定電流制御の制御性は、スイッチング素子Sのゲート電圧Vgeが上昇することで低下する。このため、本実施形態では、スイッチング素子Sが正常に駆動される場合のコレクタ電流の最大値を飽和電流とするゲート電圧最大電圧までは定電流制御の制御性が低下しないように、定電圧電源22の電圧Vom最終的なゲート電圧Vgeを、定電流用抵抗体23における電圧降下量と、充電用スイッチング素子24における電圧降下量と、上記最大電圧との和以上の値として設定している。次に、ゲートの放電処理について説明する。本実施形態では、ゲートの放電処理として、ゲート電荷の放電が開始されてから完了されるまでの期間の途中において、スイッチング素子Sのゲートに接続される放電経路を抵抗値の低いものから高いものへと変更するアクティブゲートコントロールを行う。以下、図3を用いて本実施形態にかかるアクティブゲートコントロールについて説明する。図3は、本実施形態にかかるゲートの放電処理の一例である。詳しくは、図3aは、駆動制御部34に入力される操作指令の推移を示し、図3bは、ゲート電圧Vgeの推移を示し、図3cは、コレクタエミッタ間電圧Vce及びコレクタ電流Icの推移を示し、図3dは、センス電圧Vseの推移を示す。また、図3eは、オフ保持用スイッチング素子36の操作状態の推移を示し、図3fは、オフ保持用スイッチング素子36のゲート電圧の推移を示し、図3gは、放電用スイッチング素子30の操作状態の推移を示す。図示される例では、操作信号gがオン操作指令からオフ操作指令に切り替えられる時刻t1において、充電用スイッチング素子24がオフ状態とされてかつ、放電用スイッチング素子30及びオフ保持用スイッチング素子36の双方がオン状態とされる。これにより、放電用スイッチング素子30を備える放電経路及びオフ保持用経路のうち抵抗値の低いオフ保持用経路を主としてスイッチング素子Sのゲート電荷の放電が開始され、ゲート電圧Vgeの低下が開始される。その後、ゲート電圧Vgeがミラー電圧となる期間内である時刻t2において、コレクタエミッタ間電圧Vceの上昇が開始されるとともに、コレクタ電流Icの低下が開始される。そして、コレクタエミッタ間電圧Vceが高電圧バッテリ12の電圧VBと略等しくなる時刻t3において、オフ保持用スイッチング素子36がオフ状態とされる。これにより、ゲートの放電経路が抵抗値の低いものから高いものへと変更され、ゲート電荷の放電速度が低くなる。ここで、本実施形態において、時刻t3においてゲートの放電経路を放電用スイッチング素子30を備える放電経路に変更するのは、ゲート電荷の放電速度を低くするタイミングを極力遅らせることで、サージ電圧の抑制効果を得ながらスイッチング速度の低下を極力抑制するためである。ちなみに、本実施形態では、センス電圧Vseに基づき、コレクタエミッタ間電圧Vceが高電圧バッテリ12の電圧VBと略等しくなるタイミングを把握する手法を採用する。こうした手法としては、具体的には例えば、センス電圧Vseが規定電圧Vβ以上となるタイミングや、センス電圧Vseの上昇速度が規定速度を超えるタイミングを、コレクタエミッタ間電圧Vceが高電圧バッテリ12の電圧VBと略等しくなるタイミングとして把握する手法が挙げられる。ここで、コレクタエミッタ間電圧Vceが高電圧バッテリ12の電圧VBと略等しくなるタイミングをセンス電圧Vseに基づき把握可能であるのは、センス電圧Vseがコレクタ電流Icと相関を有するためである。なお、図3dの時刻t3~t4に示すように、スイッチング素子Sがオン状態からオフ状態に実際に移行される状況において、センス電圧Vseが大きく上昇する現象が生じる。この現象は、スイッチング素子Sのコレクタやエミッタとゲートとの間の寄生容量等を介してセンス電圧Vseにサージ電圧が重畳することによって生じると考えられる。オフ保持用スイッチング素子36をオフ状態とさせた後、ゲート電圧Vgeが閾値電圧Vth以下となる時刻t4において、オフ保持制御処理によってオフ保持用スイッチング素子36がオン状態とされる。そしてその後、時刻t5において、操作信号gがオン操作指令とされることで、放電用スイッチング素子30がオフ状態とされる。なお、時刻t4以降においてゲート電荷の放電速度が実際には高くされるが、図3では便宜上、放電速度が低い旨表記している。ここで、本実施形態では、ゲートの放電処理が行われる場合におけるオフ保持用スイッチング素子36のオン抵抗をオフ保持制御処理が行われる場合におけるこのスイッチング素子のオン抵抗よりも高く設定する。この設定は、ゲートの放電処理が行われる場合におけるオフ保持用スイッチング素子36のゲート電圧を、オフ保持制御処理が行われる場合におけるこのスイッチング素子のゲート電圧よりも低く設定することで実現できる。より詳しくは、ゲートの放電処理が行われる場合におけるオフ保持用スイッチング素子36のゲート電圧を、このスイッチング素子のドレインソース間電圧の大きさにかかわらずドレイン電流が一定となる飽和領域でオフ保持用スイッチング素子36を駆動させる電圧に設定する。こうした設定は、コレクタエミッタ間電圧Vceが高電圧バッテリ12の電圧VBとなるタイミングでオフ保持用スイッチング素子36を的確にオフ状態に切り替えるためである。つまり、ゲートの放電処理が行われる場合におけるオフ保持用スイッチング素子36のオン抵抗をオフ保持制御処理が行われる場合におけるオン抵抗と同一とすると、スイッチング素子Sのゲート電荷の放電速度が過度に高くなる。この場合、スイッチング素子Sがオフ状態とされる前にオフ保持用スイッチング素子36をオフ状態に切り替えることができなくなるおそれがある。そしてこの場合、放電速度の変更によるサージ電圧の低減効果が得られなくなるおそれがある。こうした問題に対処すべく、オフ保持用スイッチング素子36のオン抵抗を上記設定とする。これにより、放電経路の変更タイミングにおけるゲート電荷の放電速度が過度に高くなる事態を回避し、スイッチング素子Sがオフ状態とされる前にオフ保持用スイッチング素子36的確にオフ状態に切り替える。以上詳述した本実施形態によれば、以下の効果が得られるようになる。1スイッチング素子Sのゲートの放電処理として、オフ保持用経路を流用したアクティブゲートコントロールを行った。これにより、アクティブゲートコントロールを行うための部品数の増大を抑制することができ、ひいてはドライブユニットDUの規模の増大を好適に抑制することができる。2ゲートの放電処理が行われる場合におけるオフ保持用スイッチング素子36のオン抵抗を、オフ保持制御処理が行われる場合におけるこのスイッチング素子のオン抵抗よりも高く設定した。これにより、ゲートの放電処理時においてオフ保持用スイッチング素子36を的確にオフ状態に切り替えることができ、ひいてはサージ電圧の低減効果が得られなくなる事態を回避できる。3ゲート電荷の放電経路の変更タイミングをセンス電圧Vseに基づき把握した。センス電圧Vseに基づく把握手法によれば、上記変更タイミングを把握するための回路構成を高電圧システム内で完結させることができるため、ドライブユニットDUの回路規模の増大を回避することなどが期待できる。第2の実施形態以下、第2の実施形態について、先の第1の実施形態との相違点を中心に図面を参照しつつ説明する。図4に、本実施形態にかかるシステムの全体構成を示す。なお、本実施形態において、先の第1の実施形態の図2に示した部材と同一の部材については、便宜上、同一の符号を付している。図示されるように、ドライブIC20の端子T2は、ツェナーダイオード38及びNチャネルMOSFETクランプ用スイッチング素子40の直列接続体と、スイッチ42とを介して端子T3に接続されている。詳しくは、端子T2は、ツェナーダイオード38のカソードに接続され、ツェナーダイオード38のアノードは、クランプ用スイッチング素子40に接続されている。ここで、ツェナーダイオード38のブレークダウン電圧は、閾値電圧Vthよりも高い電圧であってかつ、スイッチング素子Sに過度の電流が流れない程度にスイッチング素子Sのゲート電圧を制限するための電圧例えば12Vに設定されている。スイッチ42は、クランプ用スイッチング素子40と、端子T3又は電源43とのいずれかを短絡させる機能を有する。ここで、電源43の電圧Vαは、スイッチング素子Sのエミッタ電位Veよりも低い電位に設定されている。上記端子T2は、さらに、ソフト遮断用抵抗体44及びNチャネルMOSFETソフト遮断用スイッチング素子46を介して端子T3に接続されている。なお、本実施形態では、以降、放電用抵抗体28、ツェナーダイオード38及びクランプ用スイッチング素子40を備える放電経路をクランプ用放電経路と称し、放電用抵抗体28、ソフト遮断用抵抗体44及びソフト遮断用スイッチング素子46を備える放電経路をソフト遮断用放電経路と称すこととする。上記抵抗体32のセンス端子St側の電位であるセンス電圧Vseは、さらに、端子T5を介してコンパレータ48の非反転入力端子に取り込まれる。一方、コンパレータ48の反転入力端子には、基準電源50の基準電圧Vrefが印加されている。この基準電圧Vrefは、スイッチング素子Sに流れるコレクタ電流が閾値電流となる場合におけるセンス電圧Vseに設定されている。これにより、コレクタ電流が閾値電流以上となることで、コンパレータ48の出力信号が論理Lから論理Hに反転される。この際、クランプ用スイッチング素子40とスイッチング素子Sのエミッタとが短絡されるようにスイッチ42が操作される。コンパレータ48の出力する論理Hの信号は、クランプ用スイッチング素子40に印加されるとともに、ディレイ52に取り込まれる。ディレイ52は、入力信号が所定時間に渡って論理Hとなることで、フェール信号FLを出力する。フェール信号FLは、スイッチング素子Sを強制的にオフ状態とすべく、ソフト遮断用スイッチング素子46をオン状態にしたり、充電用スイッチング素子24及び放電用スイッチング素子30の駆動を停止させるべく駆動制御部34に指令したりするものである。こうした構成によれば、スイッチング素子Sを大電流が流れる場合には、まず、クランプ用スイッチング素子40がオン状態とされることに伴ってツェナーダイオード38がオン状態とされ、スイッチング素子Sのゲート電荷がクランプ用放電経路によって放電される。これにより、スイッチング素子Sのゲート電圧Vgeをブレークダウン電圧まで低下させ、スイッチング素子Sを流れるコレクタ電流を制限する。そしてその後、大電流が所定時間継続される場合には、ソフト遮断用スイッチング素子46がオン状態とされ、ソフト遮断用放電経路によってゲート電荷が放電される。これにより、スイッチング素子Sが強制的にオフ状態とされる。ここで、ソフト遮断用抵抗体44は、ソフト遮断用放電経路の抵抗値を高抵抗とするためのものであり、ソフト遮断用放電経路の抵抗値は、放電用スイッチング素子30を備える放電経路の抵抗値よりも高い。これは、コレクタ電流が過大である状況下にあっては、スイッチング素子Sをオン状態からオフ状態へと切り替える速度、換言すればコレクタ及びエミッタ間の遮断速度を大きくすると、サージ電圧が過大となるおそれがあることに鑑みたものである。なお、フェール信号FLは、端子T8及びインターフェース18を介して低電圧システム制御装置14に出力される。また、このフェール信号FLによって、インバータIVや昇圧コンバータCVがシャットダウンされる処理が行われる。次に、本実施形態にかかるスイッチング素子Sのゲートの放電処理について説明する。本実施形態では、ゲートの電荷の放電が開始されてから完了される期間の途中において、ゲートの放電経路を、放電用スイッチング素子30を備える放電経路からソフト遮断用放電経路へと変更する処理を行う。なお、本実施形態では、放電処理が行われる場合、クランプ用スイッチング素子40とスイッチング素子Sのエミッタとが短絡されるようにスイッチ42が操作される。図5に、本実施形態にかかるゲートの放電処理の一例を示す。詳しくは、図5a~図5d及び図5gは、先の図3a~図3d及び図3gに対応しており、図5eは、ソフト遮断用スイッチング素子46の操作状態の推移を示し、図5fは、ソフト遮断用スイッチング素子46のゲート電圧の推移を示す。図示される例では、操作信号gがオン操作指令からオフ操作指令に切り替えられる時刻t1において、放電用スイッチング素子30及びソフト遮断用スイッチング素子46の双方がオン状態とされる。これにより、放電用スイッチング素子30を備える放電経路及びソフト遮断用放電経路の双方によってスイッチング素子Sのゲート電荷の放電が開始され、ゲート電圧Vgeの低下が開始される。その後、時刻t2においてセンス電圧Vseが規定電圧Vβとなることで、放電用スイッチング素子30がオフ状態とされる。これにより、ゲート電荷の放電経路がソフト遮断用放電経路とされ、ゲート電荷の放電速度が低下される。なお、その後、操作信号gがオン操作指令に切り替えられる時刻t3において、ソフト遮断用スイッチング素子46がオフ状態とされる。ここで、本実施形態では、ゲートの放電処理が行われる場合におけるソフト遮断用スイッチング素子46のオン抵抗を、コレクタ電流が閾値電流以上となる場合におけるソフト遮断用スイッチング素子46のオン抵抗よりも低く設定する。この設定は、ゲートの放電処理が行われる場合におけるソフト遮断用スイッチング素子46のゲート電圧を、ソフト遮断が行われる場合におけるこのスイッチング素子のゲート電圧Vsよりも高く設定することで実現できる。より詳しくは、ゲートの放電処理が行われる場合における上記ゲート電圧を、上記非飽和領域でソフト遮断用スイッチング素子46を駆動させる電圧に設定する。こうした設定は、ソフト遮断用放電経路の抵抗値が、ソフト遮断の実行時よりもゲートの放電処理の実行時の方が低くされることに鑑みた設定である。このように、本実施形態では、スイッチング素子Sのゲートの放電処理として、ソフト遮断用放電経路を流用したアクティブゲートコントールを行った。こうした構成によっても、アクティブゲートコントロールを行うための部品数の増大を抑制することができる。第3の実施形態以下、第3の実施形態について、先の第2の実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、ソフト遮断用放電経路に代えて、クランプ用放電経路を流用してアクティブゲートコントロールを行う。図6に、本実施形態にかかるゲートの放電処理の一例を示す。詳しくは、図6a~図6d及び図6fは、先の図5a~図5d及び図5gに対応しており、図6eは、クランプ用スイッチング素子40の操作状態の推移を示す。図示される例では、操作信号gがオン操作指令からオフ操作指令に切り替えられる時刻t1において、放電用スイッチング素子30及びクランプ用スイッチング素子40の双方がオン状態とされる。ここで、本実施形態では、図7に示すように、コレクタ電流が閾値電流以上となることによってクランプ用スイッチング素子40がオン状態とされる場合、クランプ用スイッチング素子40とスイッチング素子Sのエミッタとが短絡されるようにスイッチ42を操作し、ゲートの放電処理が行われる場合、クランプ用スイッチング素子40と電源43とが短絡されるようにスイッチ42を操作する。これは、クランプ用放電経路によるゲート電荷の放電速度を高くするためである。つまり、クランプ用スイッチング素子40とスイッチング素子Sのエミッタとが短絡される場合、ゲート電圧Vgeはツェナーダイオード38のブレークダウン電圧までしか低下させることができない。これに対し、クランプ用スイッチング素子40と電源43とが短絡される場合には、ゲート電圧Vgeをブレークダウン電圧以下に低下させることが可能となる。ちなみに、電源43の電圧Vαは、スイッチング素子Sのゲート電圧Vgeを閾値電圧Vth以下まで低下可能な電位例えば-7Vに設定すればよい。図6の説明に戻り、放電用スイッチング素子30及びクランプ用スイッチング素子40の双方がオン状態とされると、放電用スイッチング素子30を備える放電経路及びクランプ用放電経路のうちクランプ用放電経路を主としてスイッチング素子Sのゲート電荷の放電が開始される。その後、センス電圧Vseが規定電圧となる時刻t2において、クランプ用スイッチング素子40がオフ状態とされる。これにより、ゲート電荷の放電経路が放電用スイッチング素子30を備える放電経路とされ、ゲート電荷の放電速度が低下される。このように、本実施形態では、スイッチング素子Sのゲートの放電処理として、クランプ用放電経路を流用したアクティブゲートコントールを行った。こうした構成によっても、アクティブゲートコントロールを行うための部品数の増大を抑制できる。第4の実施形態以下、第4の実施形態について、先の第2の実施形態との相違点を中心に図面を参照しつつ説明する。図8に、本実施形態にかかるシステムの全体構成を示す。なお、本実施形態において、先の第2の実施形態の図4に示した部材と同一の部材については、便宜上、同一の符号を付している。本実施形態では、ドライブユニットDUの部品数の低減を図るべく、放電用スイッチング素子30を備えていない。こうした構成において、オフ保持用経路、ソフト遮断用放電経路及びクランプ用放電経路を流用してアクティブゲートコントロールを行う。なお、本実施形態では、先の図4に示したスイッチ42及び電源43は備えられていない。また、本実施形態において、先の第1の実施形態で示したように、放電処理が行われる場合におけるオフ保持用スイッチング素子36のオン抵抗をオフ保持制御処理が行われる場合におけるこのスイッチング素子のオン抵抗よりも高く設定している。この設定により、オフ保持制御処理によってオフ保持用スイッチング素子36がオン状態とされる期間を除く放電処理の実行期間において、オフ保持用放電経路の抵抗値がクランプ用放電経路の抵抗値よりも高く設定されている。図9に、本実施形態にかかるゲートの放電処理の一例を示す。詳しくは、図9a~図9d及び図9hは、先の図5a~図5d及び図5eに対応しており、図9eは、クランプ用スイッチング素子40の操作状態の推移を示し、図9fは、オフ保持用スイッチング素子36の操作状態の推移を示し、図9gは、オフ保持用スイッチング素子36のゲート電圧の推移を示す。図示される例では、操作信号gがオン操作指令からオフ操作指令に切り替えられる時刻t1において、クランプ用スイッチング素子40、オフ保持用スイッチング素子36及びソフト遮断用スイッチング素子46の全てがオン状態とされる。これにより、これら放電経路のうち抵抗値の最も低いクランプ用放電経路を主としてスイッチング素子Sのゲート電荷の放電が開始される。その後、ゲート電圧Vgeがツェナーダイオード38のブレークダウン電圧となる時刻t2において、クランプ用スイッチング素子40がオフ状態とされる。これにより、ゲート電荷の放電速度が低下される。なお、時刻t2においてクランプ用スイッチング素子40をオフ状態とするのは、ゲート電圧Vgeが上記ブレークダウン電圧以下となる状況においてクランプ用放電経路によってゲート電荷を放電できなくなることによる。その後、センス電圧Vseが規定電圧となる時刻t3ゲート電圧Vgeが閾値電圧Vthとなる以前のタイミングにおいて、オフ保持用スイッチング素子36をオフ状態とさせる。これにより、ゲート電荷の放電速度がさらに低下される。その後、ゲート電圧Vgeが閾値電圧Vthとなる時刻t4において、オフ保持制御処理によってオフ保持用スイッチング素子36がオン状態とされる。そして、操作信号gがオン操作指令に切り替えられる時刻t5において、ソフト遮断用スイッチング素子46がオフ状態とされる。これにより、ゲート電荷の放電速度がさらに低下される。このように、本実施形態では、スイッチング素子Sのゲートの放電処理として、オフ保持用経路、クランプ用放電経路及びソフト遮断用放電経路を流用したアクティブゲートコントールを行った。こうした構成によっても、アクティブゲートコントロールを行うための部品数の増大を抑制することができる。その他の実施形態なお、上記各実施形態は、以下のように変更して実施してもよい。上記第1の実施形態において、ゲートの放電処理が行われる場合におけるオフ保持用スイッチング素子36のオン抵抗をオフ保持制御処理が行われる場合におけるこのスイッチング素子のオン抵抗と同一としてもよい。この場合、例えば、オフ保持用スイッチング素子36をオフ状態に切り替えるために要する時間が短い回路構成のドライブユニットDUを採用するならば、ゲートの放電経路の変更タイミングにおいてゲート電圧Vgeが過度に低下する事態を回避できると考えられる。スイッチング素子Sをオフ状態とさせる電位を有する部材としては、上記第1の実施形態に例示したものスイッチング素子Sのエミッタに限らない。例えば、スイッチング素子Sのエミッタ電位以下の電位を有する電源であってもよい。ゲートの放電処理において、アクティブゲートコントロールに流用する放電経路としては、上記各実施形態に例示したものに限らない。例えば、先の図4において、オフ保持用経路、クランプ用放電経路、放電用スイッチング素子30を備える放電経路、及びソフト遮断用放電経路のうち抵抗値が互いに相違する2つ以上の放電経路上記第1~第4の実施形態に例示したものを除くを流用してもよい。アクティブゲートコントロールにおいて放電経路の変更タイミングを把握するためのパラメータとしては、上記第1の実施形態に例示したものセンス電圧Vseに限らない。例えば、コレクタエミッタ間電圧Vceを検出する手段を備え、検出されたコレクタエミッタ間電圧Vceを用いてもよい。また、例えば、ゲート電圧Vge又はオフ操作指令を用いてもよい。この場合、ゲートの放電処理によってゲート電圧Vgeの低下が開始されるタイミング又はオフ操作指令が入力されるタイミング先の図3の時刻t1から規定時間経過後のタイミングを上記変更タイミングとして把握する手法を採用すればよい。この手法は、ゲート電圧Vgeの低下が開始されてからコレクタ電流Icが低下し始めるまでの時間を予め実験等によって把握可能なことに基づくものである。駆動対象スイッチング素子Sとしては、IGBTに限らず、例えばMOSFETであってもよい。本願発明の適用対象としては、コンバータやインバータ等の電力変換装置に限らない。また、本願発明の適用対象としては、車載式のものに限らない。"