それぞれ半導体素子の実装領域を有しており、互いに積層用半田ボールを介して積層される複数の第1のパッケージ基板と、該複数の第1のパッケージ基板に対応した大きさの多段凹部を有しており、該多段凹部に前記複数の第1のパッケージ基板が収容されるように前記複数の第1のパッケージ基板を覆い、接続用半田ボールを介して前記複数の第1のパッケージ基板のそれぞれに電気的に接続される基準電位配線を含んでいる第2のパッケージ基板と、前記複数の第1のパッケージ基板のうち最下段に位置する前記第1のパッケージ基板の下面および前記第2のパッケージ基板の下端に設けられる実装用半田ボールとを備えており、前記複数の第1のパッケージ基板は、それぞれ前記多段凹部の対応する段部または前記多段凹部の底面において前記基準電位配線に電気的に接続されることを特徴とする積層型半導体パッケージ。前記複数の第1のパッケージ基板は3段以上積層されており、前記複数の第1のパッケージ基板のうち最下段および下から2段目の前記第1のパッケージ基板のみが最下段の前記第1のパッケージ基板の前記下面に設けられた前記実装用半田ボールを介して基準電位が供給されることを特徴とする請求項1記載の積層型半導体パッケージ。請求項1または請求項2に記載された積層型半導体パッケージと、該積層型半導体パッケージの前記複数の第1のパッケージ基板に実装された複数の半導体素子とを備えていることを特徴とする積層型半導体装置。上面に多段凹部を有しており、基準電位配線および信号配線を含んでいる第1のパッケージ基板と、それぞれ半導体素子の実装領域を有しており、互いに積層用半田ボールを介して積層された状態で前記第1のパッケージ基板の前記多段凹部内に設けられる複数の第2のパッケージ基板と、前記第1のパッケージ基板の下面に設けられた実装用半田ボールとを備えており、前記複数の第2のパッケージ基板は、それぞれ前記多段凹部の対応する段部または前記多段凹部の底面において前記基準電位配線または信号配線に電気的に接続されることを特徴とする積層型半導体パッケージ。請求項4に記載された積層型半導体パッケージと、該積層型半導体パッケージの前記複数の第2のパッケージ基板に実装された複数の半導体素子とを備えていることを特徴とする積層型半導体装置。上述のように、基準電位が複数のパッケージ基板の最下段から最上段へその間に介在する半田ボールおよびパッケージ基板を経由して供給される構造においては、最下段から最上段へかけてパッケージ基板から半田ボールへさらに半田ボールからパッケージ基板へと構成部材が変わる度に基準電位の供給経路におけるインダクタンス成分の変化が生じてしまい、上段に向かうに伴ってインダクタンス成分の変化点の数が増加して、複数のパッケージ基板のそれぞれに安定した基準電位を供給することが困難であった。本発明の一つの態様によれば、積層型半導体パッケージは、複数の第1のパッケージ基板と、第2のパッケージ基板と、実装用半田ボールとを含んでいる。複数の第1のパッケージ基板は、それぞれ半導体素子の実装領域を有しており、互いに積層用半田ボールを介して積層される。第2のパッケージ基板は、複数の第1のパッケージ基板に対応した大きさの多段凹部を有しており、多段凹部に複数の第1のパッケージ基板が収容されるように複数の第1のパッケージ基板を覆い、接続用半田ボールを介して複数の第1のパッケージ基板のそれぞれに電気的に接続される基準電位配線を含んでいる。実装用半田ボールは、複数の第1のパッケージ基板のうち最下段に位置する第1のパッケージ基板の下面および第2のパッケージ基板の下端に設けられる。複数の第1のパッケージ基板は、それぞれ多段凹部の対応する段部または多段凹部の底面において基準電位配線に電気的に接続される。本発明の他の態様によれば、積層型半導体装置は、上述の積層型半導体パッケージと、積層型半導体パッケージの複数の第1のパッケージ基板に実装された複数の半導体素子とを含んでいる。本発明の他の態様によれば、積層型半導体パッケージは、第1のパッケージ基板と、複数の第2のパッケージ基板と、実装用半田ボールとを含んでいる。第1のパッケージ基板は、上面に多段凹部を有しており、基準電位配線および信号配線を含んでいる。複数の第2のパッケージ基板は、それぞれ半導体素子の実装領域を有しており、互いに積層用半田ボールを介して積層された状態で第1のパッケージ基板の多段凹部内に設けられる。実装用半田ボールは、第1のパッケージ基板の下面に設けられている。複数の第2のパッケージ基板は、それぞれ多段凹部の対応する段部または多段凹部の底面において基準電位配線または信号配線に電気的に接続される。本発明の他の態様によれば、積層型半導体装置は、上述の積層型半導体パッケージと、積層型半導体パッケージの複数の第2のパッケージ基板に実装された複数の半導体素子とを含んでいる。本発明の一つの態様によれば、積層型半導体パッケージは、互いに積層された複数の第1のパッケージ基板と、複数の第1のパッケージ基板を覆う第2のパッケージ基板とを含んでおり、第2のパッケージ基板は、複数の第1のパッケージ基板に対応した大きさの多段凹部を有しており、複数の第1のパッケージ基板は、それぞれ多段凹部の対応する段部または多段凹部の底面において第2のパッケージ基板の基準電位配線に電気的に接続される。本発明の一つの態様による積層型半導体パッケージは、このような構成によって、複数の第1のパッケージ基板のそれぞれに対する基準電位の供給経路におけるインダクタンス成分の変化が低減されており、複数の第1のパッケージ基板に対して安定した基準電位を供給することができる。本発明の他の態様による積層型半導体装置は、上述の積層型半導体パッケージと、積層型半導体パッケージの複数の第1のパッケージ基板に実装された複数の半導体素子とを含んでいることによって、複数の半導体素子に対して安定した基準電位を供給することができる。本発明の他の態様によれば、積層型半導体パッケージは、上面に多段凹部を有しており基準電位配線および信号配線を含んでいる第1のパッケージ基板と、互いに積層用半田ボールを介して積層された状態で第1のパッケージ基板の多段凹部内に設けられる複数の第2のパッケージ基板とを含んでおり、複数の第2のパッケージ基板のそれぞれが第1のパッケージ基板の多段凹部の対応する段部または多段凹部の底面において基準電位配線または信号配線に電気的に接続される。本発明の他の態様による積層型半導体パッケージは、このような構成によって、複数の第2のパッケージ基板のそれぞれに対する基準電位の供給経路のインダクタンス成分の変化が低減されており、また、信号の伝送経路における特性インピーダンスの変化が低減されていることから、複数の第2のパッケージ基板に対して安定した基準電位を供給することができ、また、信号の高速伝送を実現することができる。本発明の他の態様による積層型半導体装置は、上述の積層型半導体パッケージと、積層型半導体パッケージの複数の第2のパッケージ基板に実装された複数の半導体素子とを含んでいることによって、複数の半導体素子に対して安定した基準電位を供給することができ、または信号の高速伝送を実現することができる。以下、本発明のいくつかの例示的な実施形態について図面を参照して説明する。第1の実施形態図1を参照して本発明の第1の実施形態における積層型半導体装置について説明する。本実施形態における積層型半導体装置は、積層型半導体パッケージ1と、複数の半導体素子2a~2cとを含んでいる。積層型半導体パッケージ1は、複数の第1のパッケージ基板11aおよび11bと、第2のパッケージ基板12と、積層用半田ボール3と、接続用半田ボール4と、実装用半田ボール5とを含んでいる。複数の第1のパッケージ基板11aおよび11bは、それぞれ半導体素子2aおよび2bの実装領域を有しており、互いに積層用半田ボール3を介して積層されている。複数の第1のパッケージ基板11aおよび11bは、互いに異なる大きさを有しており、図1に示された構造において第1のパッケージ基板11aは第1のパッケージ基板11bよりも大きい寸法を有している。複数の第1のパッケージ基板11aおよび11bの寸法とは、図1に示されているように、縦断面における横方向の長さすなわち幅のことをいう。複数の第1のパッケージ基板11aおよび11bは、それぞれ絶縁基体と配線導体とを含んでいる。絶縁基体は、例えばセラミックスから成る。第2のパッケージ基板12は、複数の第1のパッケージ基板11aおよび11bに対応した大きさの多段凹部121を有しており、多段凹部121に複数の第1のパッケージ基板11aおよび11bが収容されるように複数の第1のパッケージ基板11aおよび11bを覆っている。第2のパッケージ基板12は、接続用半田ボール4を介して複数の第1のパッケージ基板11aおよび11bのそれぞれに電気的に接続されている基準電位配線122を含んでいる。基準電位とは、電源電位または接地電位のことをいう。基準電位配線122は、第2のパッケージ基板12の絶縁基体123の内部に形成されており、絶縁基体123の下端から多段凹部121の各段部にかけて設けられている。絶縁基体123は、例えばセラミックスから成る。複数の第1のパッケージ基板11aおよび11bは、それぞれ多段凹部121の対応する段部または多段凹部121の底面において基準電位配線122に電気的に接続されている。多段凹部121の段部は積層された第1のパッケージ基板11aおよび11bの数に対応して設けられており、本実施形態において多段凹部121は2つの段部を有している。複数の実装用半田ボール5は、複数の第1のパッケージ基板11aおよび11bのうち最下段に位置する第1のパッケージ基板11aの下面および第2のパッケージ基板12の下端に設けられている。第2のパッケージ基板12の下端に設けられた複数の実装用半田ボール5の一部は、基準電位配線122に電気的に接続されている。複数の半導体素子2aおよび2bは、複数の第1のパッケージ基板11aおよび11bの上面に実装されている。半導体素子2cは、第2のパッケージ基板12の上面に実装されている。複数の半導体素子2a~2cの実装方法は、フリップチップ接続またはワイヤボンディングであり、図1においてはフリップチップ接続による実装構造が示されている。図1において、第1のパッケージ基板11aおよび11bに対する基準電位の供給経路1a、1b、6aおよび6bが破線矢印によって模式的に示されている。基準電位は、実装基板6から供給される。まず、第2のパッケージ基板12を経由する供給経路1aおよび1bについて説明する。最下段に位置する第1のパッケージ基板11aに対して、基準電位は、供給経路1aによって示されているように、実装用半田ボール5、第2のパッケージ基板12および接続用半田ボール4を経由して供給される。最下段に位置する第1のパッケージ基板11aへの供給経路1aにおけるインダクタンス成分の変化点は、実装用半田ボール5から第2のパッケージ基板12、および第2のパッケージ基板12から接続用半田ボール4の2つである。下から2段目に位置する第1のパッケージ基板11bに対して、基準電位は、供給経路1bによって示されているように、実装用半田ボール5、第2のパッケージ基板12および接続用半田ボール4を経由して供給される。下から2段目に位置する第1のパッケージ基板11bへの供給経路1bにおけるインダクタンス成分の変化点は、実装用半田ボール5から第2のパッケージ基板12、および第2のパッケージ基板12から接続用半田ボール4の2つである。このように、第1のパッケージ基板11aおよび11bのいずれに対しても、基準電位の供給経路1aおよび1bにおけるインダクタンス成分の変化が低減されており、第1のパッケージ基板11aおよび11bに対して安定した基準電位を供給することができる。次に、第2のパッケージ基板12を経由しない供給経路6aおよび6bについて説明する。第1のパッケージ基板11aに対して、基準電位は、供給経路6aによって示されているように、実装用半田ボール5を経由して供給される。従って、最下段に位置する第1のパッケージ基板11aは、上述の供給経路1aと合わせて2つの供給経路1aおよび6aを有しており、安定した基準電位の供給が可能となる。下から2段目に位置する第1のパッケージ基板11bに対して、基準電位は、供給経路6bによって示されているように、実装用半田ボール5、第1のパッケージ基板11aおよび積層用半田ボール3を経由して供給される。従って、下から2段目に位置する第1のパッケージ基板11bは、上述の供給経路と合わせて2つの供給経路を有しており、安定した基準電位の供給が可能となる。さらに、供給経路6bにおけるインダクタンス成分の変化点は、実装用半田ボール5から第1のパッケージ基板11a、および第1のパッケージ基板11aから積層用半田ボール3の2つであり、供給経路1bにおけるインダクタンス成分の変化点と同様の数である。従って、本実施形態における積層型半導体装置は、第1のパッケージ基板11bに対して安定した基準電位の供給が可能となる。本実施形態の積層型半導体パッケージ1において、複数の第1のパッケージ基板11aおよび11bは、それぞれ第2のパッケージ基板12の多段凹部121の対応する段部または多段凹部121の底面において基準電位配線122に電気的に接続されることによって、基準電位の供給経路1aおよび1bにおけるインダクタンス成分の変化が低減されており、複数の第1のパッケージ基板11aおよび11bに対して安定した基準電位を供給することができる。本実施形態の積層型半導体装置は、上述の積層型半導体パッケージ1と、積層型半導体パッケージ1の複数の第1のパッケージ基板11aおよび11bに実装された複数の半導体素子2aおよび2bを含んでいることによって、複数の半導体素子2aおよび2bに対して安定した基準電位を供給することができる。本実施形態の積層型半導体パッケージ1において、最下段の第1のパッケージ基板11aへの供給経路1aと下から2段目の第1のパッケージ基板11bへの供給経路1bとの配線長の差によるインダクタンスの差を低減させるために、供給経路1bにおける基準電位配線122の断面積が供給経路1aにおける基準電位配線122の断面積よりも大きくされていることが好ましい。一つの例として、図2に示されているように、供給経路1bにおける基準電位配線122のパターン幅1bdが供給経路1aにおける基準電位配線122のパターン幅1adよりも大きくされている。他の例として、図3に示されているように、供給経路1aおよび供給経路1bが並列に設けられており、供給経路1bにおける基準電位配線122のパターン幅1bdが供給経路1aにおける基準電位配線122のパターン幅1adよりも大きく、かつ、供給経路1bのビア導体の方が供給経路1aのビア導体よりも太く形成されている。さらに他の例として、供給経路1bの基準電位配線122のパターン厚みが供給経路1aの基準電位配線122のパターン厚みよりも大きくされている。第2の実施形態図4を参照して本発明の第2の実施形態における積層型半導体装置について説明する。本実施形態の積層型半導体装置において、第1の実施形態における積層型半導体装置と異なる点は、複数の第1のパッケージ基板の積層数である。第1の実施形態において2段の積層構造であった構成が、本実施形態においては3段の積層構造となっている。本実施形態の積層型半導体装置において、積層型半導体パッケージ1は、複数の第1のパッケージ基板11a~11cと、第2のパッケージ基板22とを含んでいる。複数の第1のパッケージ基板11a~11cは、互いに積層用半田ボール3を介して積層されている。複数の第1のパッケージ基板11a~11cは、第1のパッケージ基板11aから第1のパッケージ基板11cにかけて寸法が小さくなっている。第2のパッケージ基板22は、複数の第1のパッケージ基板11a~11cに対応した大きさの多段凹部221を有している。第2のパッケージ基板22は、接続用半田ボール4を介して複数の第1のパッケージ基板11a~11cのそれぞれに電気的に接続されている基準電位配線222を含んでおり、基準電位配線222は、第2のパッケージ基板22の絶縁基体223の内部に形成されており、絶縁基体223の下端から多段凹部221の各段部にかけて設けられている。複数の第1のパッケージ基板11a~11cは、それぞれ多段凹部221の対応する段部において基準電位配線222に電気的に接続されている。本実施形態において多段凹部221は積層された複数の第1のパッケージ基板11a~11cの数に対応する3つの段部を有している。複数の半導体素子2a~2cは、それぞれ複数の第1のパッケージ基板11a~11cの上面に実装されている。半導体素子2dは、第2のパッケージ基板22の上面に実装されている。図4において、第1のパッケージ基板11a~11cに対する基準電位の供給経路1a~1c、6aおよび6bが破線矢印によって模式的に示されている。基準電位は、実装基板6から供給される。まず、第2のパッケージ基板22を経由する供給経路1a~1cについて説明する。最下段に位置する第1のパッケージ基板11aに対して、基準電位は、供給経路1aによって示されているように、実装用半田ボール5、第2のパッケージ基板12および接続用半田ボール4を経由して供給される。下から2段目に位置する第1のパッケージ基板11bに対して、基準電位は、供給経路1bによって示されているように、実装用半田ボール5、第2のパッケージ基板12および接続用半田ボール4を経由して供給される。下から3段目に位置する第1のパッケージ基板11cに対して、基準電位は、供給経路1cによって示されているように、実装用半田ボール5、第2のパッケージ基板12および接続用半田ボール4を経由して供給される。供給経路1a~1cにおけるインダクタンス成分の変化点は、実装用半田ボール5から第2のパッケージ基板22、および第2のパッケージ基板22から接続用半田ボール4の2つである。このように、第1のパッケージ基板11a~11cのいずれに対しても、基準電位の供給経路1a~1cにおけるインダクタンス成分の変化が低減されており、第1のパッケージ基板11a~11cに対して安定した基準電位を供給することができる。次に、第2のパッケージ基板22を経由しない供給経路について説明する。最下段に位置する第1のパッケージ基板11aに対して、基準電位は、供給経路6aによって示されているように、実装用半田ボール5を経由して供給される。従って、最下段に位置する第1のパッケージ基板11aは、上述の供給経路1aと合わせて2つの供給経路1aおよび6aを有しており、安定した基準電位の供給が可能となる。下から2段目に位置する第1のパッケージ基板11bに対して、基準電位は、供給経路6bによって示されているように、実装用半田ボール5、第1のパッケージ基板11aおよび積層用半田ボール3を経由して供給される。従って、下から2段目に位置する第1のパッケージ基板11bは、上述の供給経路1bと合わせて2つの供給経路1bおよび6bを有しており、安定した基準電位の供給が可能となる。また、供給経路6bにおけるインダクタンス成分の変化点は、実装用半田ボール5から第1のパッケージ基板11a、第1のパッケージ基板11aから積層用半田ボール3の2つであり、供給経路1bにおけるインダクタンス成分の変化点の数と同様であり、第1のパッケージ基板11bに対して安定した基準電位を供給することができる。なお、下から3段目に位置する第1のパッケージ基板11cが、仮に第2のパッケージ基板22を経由しない供給経路を有する場合、この供給経路は、下から2段目に位置する第1のパッケージ基板11bを経由することとなり、第2のパッケージ基板12を経由する供給経路1cに比べてインダクタンス成分の変化が増大し、安定した基準電位を供給することが困難となる。従って、下から3段目に位置する第1のパッケージ基板11cは、第2のパッケージ基板12を経由する供給経路1cのみを有している。このように、複数の第1のパッケージ基板が3段以上積層された構造において、複数の第1のパッケージ基板11a~11cのうち最下段および下から2段目の第1のパッケージ基板11aおよび11bのみが、最下段の第1のパッケージ基板11aの下面に設けられた実装用半田ボール5を介して基準電位が供給される。本実施形態の積層型半導体パッケージにおいて、複数の第1のパッケージ基板11a~11cは、それぞれ第2のパッケージ基板22の多段凹部221の対応する段部において基準電位配線222に電気的に接続されていることによって、基準電位の供給経路におけるインダクタンス成分の変化が低減されており、複数の第1のパッケージ基板11a~11cに対して安定した基準電位を供給することができる。本実施形態の積層型半導体パッケージは、複数の第1のパッケージ基板が3段以上積層された構造において、複数の第1のパッケージ基板11a~11cのうち最下段および2段目の第1のパッケージ基板11aおよび11bのみが、最下段に位置する第1のパッケージ基板11aの下面に設けられた実装用半田ボール5を介して基準電位が供給されることによって、供給経路1a~1cと同様に供給経路6aおよび6bにおけるインダクタンス成分の変化が低減されており、第1のパッケージ基板11aおよび11bに対して安定した基準電位を供給することができる。本実施形態の積層型半導体装置は、上述の積層型半導体パッケージ1と、積層型半導体パッケージ1の複数の第1のパッケージ基板11a~11cに実装された複数の半導体素子2a~2cを含んでいることによって、複数の半導体素子2a~2cに対して安定した基準電位を供給することができる。なお、第1の実施形態と同様に、本実施形態の積層型半導体パッケージ1において、最下段の第1のパッケージ基板11aへの供給経路1aと下から2段目の第1のパッケージ基板11bへの供給経路1bと下から3段目の第1のパッケージ基板11cへの供給経路1cとの配線長の差によるインダクタンスの差を低減させるために、供給経路1cにおける基準電位配線222の断面積が供給経路1bにおける基準電位配線222の断面積よりも大きくされ、供給経路1bにおける基準電位配線222の断面積が供給経路1aにおける基準電位配線222の断面積よりも大きくされていることが好ましい。第3の実施形態図5を参照して本発明の第3の実施形態における積層型半導体装置について説明する。本実施形態における積層型半導体装置は、積層型半導体パッケージ1と、複数の半導体素子2a~2cとを含んでいる。積層型半導体パッケージ1は、第1のパッケージ基板11と、複数の第2のパッケージ基板12aおよび12bと、積層用半田ボール3と、接続用半田ボール4と、実装用半田ボール5とを含んでいる。第1のパッケージ基板11は、複数の第2のパッケージ基板12aおよび12bに対応した大きさの多段凹部111を有しており、多段凹部111に複数の第2のパッケージ基板12aおよび12bが収容される。第1のパッケージ基板11は、接続用半田ボール4を介して複数の第2のパッケージ基板12aおよび12bのそれぞれに電気的に接続されている基準電位配線112を含んでいる。基準電位とは、電源電位または接地電位のことをいう。基準電位配線112は、第1のパッケージ基板11の絶縁基体113の内部に形成されており、絶縁基体113の下端から多段凹部111の各段部にかけて設けられている。絶縁基体113は、例えばセラミックスから成る。複数の第2のパッケージ基板12aおよび12bは、それぞれ多段凹部111の対応する段部において基準電位配線112に電気的に接続されている。多段凹部111の段部は積層された第2のパッケージ基板12aおよび12bの数に対応して設けられており、本実施形態において多段凹部111は2つの段部を有している。複数の第2のパッケージ基板12aおよび12bは、それぞれ半導体素子2aおよび2bの実装領域を有しており、互いに積層用半田ボール3を介して積層されている。複数の第2のパッケージ基板12aおよび12bは、互いに異なる大きさを有しており、図5に示された構造において第2のパッケージ基板12bは第2のパッケージ基板12bよりも大きい寸法を有している。複数の第2のパッケージ基板12aおよび12bの寸法とは、図5に示されているように、縦断面における横方向の長さすなわち幅のことをいう。複数の第2のパッケージ基板12aおよび12bは、それぞれ絶縁基体と配線導体とを含んでいる。絶縁基体は、例えばセラミックスから成る。複数の第2のパッケージ基板12aおよび12bは、第1のパッケージ基板11の多段凹部111の段部または多段凹部111の底面において基準電位配線112に電気的に接続されている。複数の実装用半田ボール5は、第1のパッケージ基板の下面に設けられている。複数の実装用半田ボール5の一部は、基準電位配線112に電気的に接続されている。複数の半導体素子2aおよび2bは、複数の第2のパッケージ基板12aおよび12bの上面に実装されている。半導体素子2aは、第1のパッケージ基板11の多段凹部111の底面に実装されている。複数の半導体素子2a~2cの実装方法は、フリップチップ接続またはワイヤボンディングであり、図5においてはフリップチップ接続による実装構造が示されている。本実施形態の積層型半導体パッケージ1において、複数の第2のパッケージ基板12aおよび12bのそれぞれが第1のパッケージ基板11の多段凹部111の対応する段部または多段凹部111の底面において基準電位配線112に電気的に接続されていることによって、複数の第2のパッケージ基板12aおよび12bのそれぞれに対する基準電位の供給経路におけるインダクタンス成分の変化が低減されており、複数の第2のパッケージ基板12aおよび12bに対して安定した基準電位を供給することができる。本実施形態の積層型半導体装置は、上述の積層型半導体パッケージ1と、積層型半導体パッケージ1の複数の第2のパッケージ基板12aおよび12bに実装された複数の半導体素子2bおよび2cとを含んでいることによって、複数の半導体素子2bおよび2cに対して安定した基準電位を供給することができる。第4の実施形態図6を参照して本発明の第4の実施形態における積層型半導体装置について説明する。本実施形態の積層型半導体装置において、第3の実施形態における積層型半導体装置と異なる構成は、信号配線114である。その他の構成は、第3の実施形態における積層型半導体装置と同様である。第1のパッケージ基板11は、接続用半田ボール4を介して複数の第2のパッケージ基板12aおよび12bのそれぞれに電気的に接続されている信号配線114を含んでいる。信号配線114は、第1のパッケージ基板11の絶縁基体113の内部に配線用半田ボール4と実装用半田ボール5を繋ぐビアで形成されており、絶縁基体113の下端から多段凹部111の各段部にかけて設けられている。複数の第2のパッケージ基板12aおよび12bは、それぞれ多段凹部111の対応する段部または多段凹部111の底面において信号配線114に電気的に接続されている。本実施形態の積層型半導体パッケージ1において、複数の第2のパッケージ基板12aおよび12bのそれぞれが第1のパッケージ基板11の多段凹部111の対応する段部または多段凹部111の底面において信号配線114に電気的に接続されており、第1のパッケージ基板11内部の信号経路は配線用半田ボール4と実装用半田ボール5を繋ぐビアのみで構成されていることによって、第1のパッケージ基板11内部の伝送経路の特性インピーダンスの変化が低減されており、信号伝送の高速化を図ることができる。本実施形態の積層型半導体装置は、上述の積層型半導体パッケージ1と、積層型半導体パッケージ1の複数の第2のパッケージ基板12aおよび12bに実装された複数の半導体素子2bおよび2cとを含んでいることによって、複数の半導体素子2bおよび2cとの間における信号伝送の高速化を図ることができる。