"以下の工程を含む半導体装置の製造方法:a第1の主面および第2の主面を有する半導体ウエハであって、前記第1の主面のほぼ全面に、第1導電型を有する第1の不純物ドープ領域を有するとともに、前記第2の主面のほぼ全面に前記第1の不純物ドープ領域よりも高濃度の第2の不純物ドープ領域を有する前記半導体ウエハを準備する工程;b前記工程aの後、前記半導体ウエハの前記第1の主面のほぼ全面に、第1の酸化シリコン膜CVDにより、第1の酸化シリコン膜を成膜する工程;c前記工程bの後、前記半導体ウエハの前記第2の主面のほぼ全面に、第2の酸化シリコン膜CVDにより、前記第1の酸化シリコン膜よりも厚い第2の酸化シリコン膜を成膜する工程;d前記工程cの後、前記半導体ウエハの前記第1の主面および前記第2の主面に対して、同時にウエットエッチングを実行することにより、前記第2の酸化シリコン膜を残した状態で、前記第1の酸化シリコン膜をほぼ全面的に除去する工程;e前記工程dの後、前記半導体ウエハの前記第1の主面側に、デバイスの主要部を形成する工程。請求項1の半導体装置の製造方法において、前記第2の不純物ドープ領域の導電型は、前記第1導電型である。請求項2の半導体装置の製造方法において、更に以下の工程を含む:f前記工程eの後、前記半導体ウエハの前記第2の主面側に対して、バックグラインディングを実行する工程;g前記工程fの後、前記半導体ウエハの前記第2の主面のほぼ全面に、裏面メタル電極を形成する工程。請求項3の半導体装置の製造方法において、前記第1の酸化シリコン膜CVDおよび前記第2の酸化シリコン膜CVDは、それぞれ枚葉式プラズマCVDである。請求項4の半導体装置の製造方法において、前記ウエットエッチングは、浸漬エッチングである。請求項5の半導体装置の製造方法において、前記工程aは、第1の半導体製造装置群により実行し、前記工程bおよびcは、第2の半導体製造装置群により実行し、前記工程dは、前記第2の半導体製造装置群または第3の半導体製造装置群により実行し、前記工程eからgは、前記第3の半導体製造装置群により実行する。以下の工程を含む半導体装置の製造方法:a第1の主面および第2の主面を有する半導体ウエハであって、前記第1の主面のほぼ全面に、第1導電型を有する第1の不純物ドープ領域を有するとともに、前記第2の主面のほぼ全面に前記第1の不純物ドープ領域よりも高濃度の第2の不純物ドープ領域を有する前記半導体ウエハを準備する工程;b前記工程aの後、前記半導体ウエハの前記第1の主面および前記第2の主面のほぼ全面に、酸化シリコン膜CVDにより、酸化シリコン膜を成膜する工程;c前記工程bの後、前記半導体ウエハの前記第1の主面および前記第2の主面のほぼ全面に、窒化シリコン膜CVDにより、窒化シリコン膜を成膜する工程;d前記工程cの後、前記半導体ウエハの前記第2の主面側の前記窒化シリコン膜を残した状態で、第1のエッチング処理により、前記第1の主面側の前記窒化シリコン膜をほぼ全面的に除去する工程;e前記工程dの後、前記半導体ウエハの前記第2の主面側の前記窒化シリコン膜を残した状態で、第2のエッチング処理により、前記第1の主面側の前記酸化シリコン膜をほぼ全面的に除去する工程;f前記工程eの後、前記半導体ウエハの前記第1の主面側に、デバイスの主要部を形成する工程。請求項7の半導体装置の製造方法において、前記第2の不純物ドープ領域の導電型は、前記第1導電型である。請求項8の半導体装置の製造方法において、更に以下の工程を含む:g前記工程fの後、前記半導体ウエハの前記第2の主面側に対して、バックグラインディングを実行する工程;h前記工程gの後、前記半導体ウエハの前記第2の主面のほぼ全面に、裏面メタル電極を形成する工程。請求項9の半導体装置の製造方法において、前記酸化シリコン膜CVDおよび前記窒化シリコン膜CVDは、それぞれバッチ式CVDである。請求項10の半導体装置の製造方法において、前記バッチ式CVDは、熱CVDである。請求項11の半導体装置の製造方法において、前記第1のエッチング処理は、枚葉式ドライエッチングである。請求項12の半導体装置の製造方法において、前記第2のエッチング処理は、浸漬ウエットエッチングである。請求項13の半導体装置の製造方法において、前記工程aは、第1の半導体製造装置群により実行し、前記工程bは、第2の半導体製造装置群により実行し、前記工程cからhは、第3の半導体製造装置群により実行する。X線検出用フォトダイオード等においては、初期結晶材料として、裏面側に高濃度の不純物がドープされた単結晶ウエハ等を使用する場合がある。このような場合、一般に、裏面側不純物の外方拡散によるクロスコンタミネーション等を防止するために、高温熱処理工程の前に、予め、ウエハの裏面に、酸化シリコン膜等の不純物外方拡散防止膜等を形成しておく等の対策が講じられる。しかし、このような対策は、裏面に不純物外方拡散防止膜を形成する際に、ウエハの表面を損傷する等の問題が有ることが、本願発明者等によって明らかにされた。本願発明は、これらの課題を解決するためになされたものである。本発明の目的は、信頼性の高い半導体装置の製造プロセスを提供することにある。本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。すなわち、本願の一つの発明は、裏面に高濃度の不純物ドープ層を有する半導体ウエハの裏面に、不純物防止膜を形成するに当たり、まず、前記半導体ウエハの表面に酸化シリコン系絶縁膜等の表面保護膜を形成し、その状態で、前記裏面に、前記不純物防止膜を形成し、その後、ウエットエッチングにより、前記不純物防止膜を残した状態で、前記表面保護膜をほぼ全面的に除去するものである。本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。すなわち、裏面に高濃度の不純物ドープ層を有する半導体ウエハの裏面に、不純物防止膜を形成するに当たり、まず、前記半導体ウエハの表面に酸化シリコン系絶縁膜等の表面保護膜を形成し、その状態で、前記裏面に、前記不純物防止膜を形成し、その後、ウエットエッチングにより、前記不純物防止膜を残した状態で、前記表面保護膜をほぼ全面的に除去するので、その後のデバイス主要部の形成に際して、クロスコンタミネーション等を防止することができる。実施の形態の概要先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。1.以下の工程を含む半導体装置の製造方法:a第1の主面および第2の主面を有する半導体ウエハであって、前記第1の主面のほぼ全面に、第1導電型を有する第1の不純物ドープ領域を有するとともに、前記第2の主面のほぼ全面に前記第1の不純物ドープ領域よりも高濃度の第2の不純物ドープ領域を有する前記半導体ウエハを準備する工程;b前記工程aの後、前記半導体ウエハの前記第1の主面のほぼ全面に、第1の酸化シリコン膜CVDにより、第1の酸化シリコン膜を成膜する工程;c前記工程bの後、前記半導体ウエハの前記第2の主面のほぼ全面に、第2の酸化シリコン膜CVDにより、前記第1の酸化シリコン膜よりも厚い第2の酸化シリコン膜を成膜する工程;d前記工程cの後、前記半導体ウエハの前記第1の主面および前記第2の主面に対して、同時にウエットエッチングを実行することにより、前記第2の酸化シリコン膜を残した状態で、前記第1の酸化シリコン膜をほぼ全面的に除去する工程;e前記工程dの後、前記半導体ウエハの前記第1の主面側に、デバイスの主要部を形成する工程。2.前記項1の半導体装置の製造方法において、前記第2の不純物ドープ領域の導電型は、前記第1導電型である。3.前記項1または2の半導体装置の製造方法において、更に以下の工程を含む:f前記工程eの後、前記半導体ウエハの前記第2の主面側に対して、バックグラインディングを実行する工程;g前記工程fの後、前記半導体ウエハの前記第2の主面のほぼ全面に、裏面メタル電極を形成する工程。4.前記項1から3のいずれか一つの半導体装置の製造方法において、前記第1の酸化シリコン膜CVDおよび前記第2の酸化シリコン膜CVDは、それぞれ枚葉式プラズマCVDである。5.前記項1から4のいずれか一つの半導体装置の製造方法において、前記ウエットエッチングは、浸漬エッチングである。6.前記項3から5のいずれか一つの半導体装置の製造方法において、前記工程aは、第1の半導体製造装置群により実行し、前記工程bおよびcは、第2の半導体製造装置群により実行し、前記工程dは、前記第2の半導体製造装置群または第3の半導体製造装置群により実行し、前記工程eからgは、前記第3の半導体製造装置群により実行する。7.以下の工程を含む半導体装置の製造方法:a第1の主面および第2の主面を有する半導体ウエハであって、前記第1の主面のほぼ全面に、第1導電型を有する第1の不純物ドープ領域を有するとともに、前記第2の主面のほぼ全面に前記第1の不純物ドープ領域よりも高濃度の第2の不純物ドープ領域を有する前記半導体ウエハを準備する工程;b前記工程aの後、前記半導体ウエハの前記第1の主面および前記第2の主面のほぼ全面に、酸化シリコン膜CVDにより、酸化シリコン膜を成膜する工程;c前記工程bの後、前記半導体ウエハの前記第1の主面および前記第2の主面のほぼ全面に、窒化シリコン膜CVDにより、窒化シリコン膜を成膜する工程;d前記工程cの後、前記半導体ウエハの前記第2の主面側の前記窒化シリコン膜を残した状態で、第1のエッチング処理により、前記第1の主面側の前記窒化シリコン膜をほぼ全面的に除去する工程;e前記工程dの後、前記半導体ウエハの前記第2の主面側の前記窒化シリコン膜を残した状態で、第2のエッチング処理により、前記第1の主面側の前記酸化シリコン膜をほぼ全面的に除去する工程;f前記工程eの後、前記半導体ウエハの前記第1の主面側に、デバイスの主要部を形成する工程。8.前記項7の半導体装置の製造方法において、前記第2の不純物ドープ領域の導電型は、前記第1導電型である。9.前記項7または8の半導体装置の製造方法において、更に以下の工程を含む:g前記工程fの後、前記半導体ウエハの前記第2の主面側に対して、バックグラインディングを実行する工程;h前記工程gの後、前記半導体ウエハの前記第2の主面のほぼ全面に、裏面メタル電極を形成する工程。10.前記項7から9のいずれか一つの半導体装置の製造方法において、前記酸化シリコン膜CVDおよび前記窒化シリコン膜CVDは、それぞれバッチ式CVDである。11.前記項10の半導体装置の製造方法において、前記バッチ式CVDは、熱CVDである。12.前記項7から11のいずれか一つの半導体装置の製造方法において、前記第1のエッチング処理は、枚葉式ドライエッチングである。13.前記項7から12のいずれか一つの半導体装置の製造方法において、前記第2のエッチング処理は、浸漬ウエットエッチングである。14.前記項9から13のいずれか一つの半導体装置の製造方法において、前記工程aは、第1の半導体製造装置群により実行し、前記工程bは、第2の半導体製造装置群により実行し、前記工程cからhは、第3の半導体製造装置群により実行する。本願における記載形式、基本的用語、用法の説明1.本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクションに分けて記載する場合もあるが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しを省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。更に、本願において、半導体装置または半導体集積回路装置というときは、主に、各種トランジスタ、ダイオード能動素子等の単体、および、それらを中心に、抵抗、コンデンサ等を半導体チップ等たとえば単結晶シリコン基板上に集積したものをいう。ここで、各種トランジスタの代表的なものとしては、MOSFETMetalOxideSemiconductorFieldEffectTransistorに代表されるMISFETMetalInsulatorSemiconductorFieldEffectTransistorを例示することができる。このとき、半導体装置の例としては、たとえばフォトダイオード、フォトダイオードアレイ、光センサ、パワーダイオード、その他のダイオード、パワーMOSFET、IGBTInsulatedGateBipolarTransistor等がある。2.同様に実施の態様等の記載において、材料、組成等について、AからなるX等といっても、特にそうでない旨明示した場合および文脈から明らかに、そうでない場合を除き、A以外の要素を主要な構成要素のひとつとするものを排除するものではない。たとえば、成分についていえば、Aを主要な成分として含むX等の意味である。たとえば、シリコン部材等といっても、純粋なシリコンに限定されるものではなく、SiGe合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。同様に、酸化シリコン膜、酸化シリコン系絶縁膜等と言っても、比較的純粋な非ドープ酸化シリコンだけでなく、FSGFluorosilicateGlass、TEOSベース酸化シリコン、SiOCまたはカーボンドープ酸化シリコンまたはOSG、PSG、BPSG等の熱酸化膜、CVD酸化膜、SOG、ナノクラスタリングシリカNanoClusteringSilicaNCS等の塗布系酸化シリコン、これらと同様な部材に空孔を導入したシリカ系Lowk絶縁膜ポーラス系絶縁膜、およびこれらを主要な構成要素とする他のシリコン系絶縁膜との複合膜等を含むことは言うまでもない。また、酸化シリコン系絶縁膜と並んで、半導体分野で常用されているシリコン系絶縁膜としては、窒化シリコン系絶縁膜がある。この系統の属する材料としては、SiN,SiCN,SiNH,SiCNH等がある。ここで、窒化シリコンというときは、特にそうでない旨明示したときを除き、SiNおよびSiNHの両方を含む。同様に、SiCNというときは、特にそうでない旨明示したときを除き、SiCNおよびSiCNHの両方を含む。なお、SiCは、SiNと類似の性質を有するが、SiONは、むしろ、酸化シリコン系絶縁膜に分類すべき場合が多い。3.同様に、図形、位置、属性等に関して、好適な例示をするが、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、厳密にそれに限定されるものではないことは言うまでもない。4.さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。5.ウエハというときは、通常は半導体装置半導体集積回路装置、電子装置も同じをその上に形成する単結晶シリコンウエハを指すが、エピタキシャルウエハ、SOI基板、LCDガラス基板等の絶縁基板と半導体層等の複合ウエハ等も含むことは言うまでもない。6.本願に於いて、半導体製造装置群とは、半導体ウエハを処理するための研摩装置、熱処理装置、CVDChemicalVaporDeposition装置、スパッタリング装置、イオン注入装置、塗布装置、露光装置、検査装置、バックグラインディング装置、ダイシング装置等の少なくとも1種類の装置の集合体であり、単一のクリーンルーム内にあるか、異なるクリーンルーム内にあるか、クリーンルーム外にあるかを問わない。しかし、一つの半導体製造装置群に属する半導体製造用装置は、原則として、ここで対象となる他の半導体製造装置群には属していない。また、ウエットエッチングについて浸漬エッチングとは、ウエハ等の処理対象物のほぼ全体をエッチング液に浸して処理することを言う。なお、本願に於いて、ウエハの熱処理に関して、高温というときは、原則として、摂氏800度以上をいう。実施の形態の詳細実施の形態について更に詳述する。各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するために、ハッチングを付すことがある。1.本願の一実施の形態の半導体装置の製造方法における対象デバイスの一例であるX線検出用フォトダイオードアレイ等の説明主に図1から図3このセクションでは、光デバイスとして、シリコン系半導体基板上に形成されたX線検出用フォトダイオードアレイを例に取り具体的に説明するが、半導体基板としては、シリコンのほか、Ge、SiGe、SiC、AlSb、GaN、GaAs、GaP、GaSb、InAs、InP、InSb、CdS、CdTe、ZnO、ZnS、PbS、PbTe等を例示することができる。図1は本願の一実施の形態の半導体装置の製造方法における対象デバイスの一例であるX線検出用フォトダイオードアレイの構造を説明するためのチップ全体上面図である。図2は図1の単位セル領域22の拡大上面図である。図3は図2のX-X’断面の模式チップ断面図である。これらに基づいて、本願の一実施の形態の半導体装置の製造方法における対象デバイスの一例であるX線検出用フォトダイオードアレイ等の構造を説明する。まず、X線検出用フォトダイオードアレイのチップ全体上面図を図1に示す。図1に示すように、半導体チップ2の表面1aデバイス面または第1の主面の中央部には、セルマット領域20があり、マトリクス状にこの例では、たとえば、3行12列単位セル領域22ピクセルに対応が敷き詰められている。各単位セル領域22には、表面メタル電極11例えば、アルミニウム系メタル電極が設けられており、表面メタル電極11は接続配線23たとえば、表面メタル電極11と同層のメタル配線によって半導体チップ2の表面1a周辺部に設けられた外部パッド21たとえば、表面メタル電極11と同層のメタルパッドと接続されている。主要な寸法を例示するとすれば、以下のごとくである。すなわち、チップの縦は、10ミリメートル程度、横は、40ミリメートル程度であり、単位セル領域22の縦は、2ミリメートル程度、横は、3ミリメートル程度である。次に、単位セル領域22の拡大上面図を図2に示す。図2に示すように、表面メタル電極11の中央部下方には、P型不純物ドープ領域10が設けられている。P型不純物ドープ領域10の不純物濃度としては、たとえば、1020cm3のオーダ不純物種は、たとえばボロンを例示することができる。次に、図2のX-X’断面を図3に示す。図3に示すように、半導体基板領域1sたとえば、シリコン単結晶基板の表面1aデバイス面または第1の主面側の主要部は、N-型不純物ドープ領域3第1導電型の第1の不純物ドープ領域となっており、裏面1b側は、N型不純物ドープ領域4第2の不純物ドープ領域となっている。N-型不純物ドープ領域3厚さは、たとえば250マイクロメートル程度の抵抗率は、たとえば、1kΩcm程度不純物種は、たとえばアンチモンであり、N型不純物ドープ領域4厚さは、たとえば50マイクロメートル程度の抵抗率は、たとえば、1mΩcm程度不純物種は、たとえばアンチモンである。半導体基板領域1sの裏面1b側であって、N型不純物ドープ領域4の表面のほぼ全体には、裏面メタル電極12カソード電極が形成されている。裏面メタル電極12の膜の構成は、N型不純物ドープ領域4に近い側から、たとえば、チタン膜、ニッケル膜、および金膜膜厚は、3層で、たとえば300nm程度である。半導体基板領域1sの表面1a側であって、N-型不純物ドープ領域3の表面領域内には、P型不純物ドープ領域10が設けられており、これ以外のN-型不純物ドープ領域3の表面は、酸化シリコン膜等のパッシベーション膜7表面熱酸化膜で覆われている例えば、厚さは、1マイクロメートル程度。更に、P型不純物ドープ領域10の表面および、その周辺の酸化シリコン膜7の上面は、アルミニウム系メタル膜例えば、厚さは、1マイクロメートル程度等の表面メタル電極11アノード電極で覆われている。ここで、P型不純物ドープ領域10、パッシベーション膜7および表面メタル電極11は、このデバイスの主要部15を構成している。このような構造に於いて、X線がN-型不純物ドープ領域3とP型不純物ドープ領域10の界面のPN接合に入射すると、光起電力効果PhotovoltaicEffectによって、アノードP型不純物ドープ領域10とカソードN-型不純物ドープ領域3間に光起電力が発生する。2.本願の前記一実施の形態の半導体装置の製造方法における表面保護用CVD酸化シリコン膜および裏面CVD酸化シリコン膜の成膜に使用する枚葉式プラズマCVD装置等の説明主に図4および5ここでは、比較的低温たとえば、摂氏800度未満に於いて、ウエハの片面だけに成膜可能な成膜装置として、枚葉式プラズマCVD装置を例に取り具体的に説明するが、比較的定温に於いて、ウエハの片面だけに成膜可能な成膜装置であれば、たとえば、枚葉式熱CVD装置等でもよい。なお、本願に於いては、プラズマCVD装置やドライエッチング装置のプラズマ励起方式として、平行平板方式について具体的に説明するが、これに限らず、ECRElectronCyclotronResonance方式、ICPInductivelyCoupledPlasma等でもよいことはいうまでもない。図4は本願の前記一実施の形態の半導体装置の製造方法における表面保護用CVD酸化シリコン膜の成膜に使用する枚葉式プラズマCVD装置の模式断面図である。図5は本願の前記一実施の形態の半導体装置の製造方法における裏面CVD酸化シリコン膜の成膜に使用する枚葉式プラズマCVD装置の模式断面図である。これらに基づいて、本願の前記一実施の形態の半導体装置の製造方法における表面保護用CVD酸化シリコン膜および裏面CVD酸化シリコン膜の成膜に使用する枚葉式プラズマCVD装置等を説明する。セクション3で説明する第1および第2の酸化シリコン膜の成膜に使用する枚葉式プラズマCVD装置51を図4および図5に示す。図4は第1の酸化シリコン膜の成膜の様子を示している。図4に示すように、枚葉式プラズマCVD装置51の主要部は、チャンバ54であり、この内部下方には、下部電極55ウエハステージが設けられており、下部電極55の上には、その表面1aを上に向けて、被処理ウエハ1が置かれている。下部電極55の上方には、上部電極56が設けられており、これらの下部電極55と上部電極56の間に、プラズマ58が生成する。プラズマ58の励起は、高周波電源57によって行われる。処理時には、チャンバ54内は、ガス排出口60を介して真空引きされ、反応ガス等が、ガス導入口59から供給される。次に、図5は第2の酸化シリコン膜の成膜ウエハ裏面への成膜の様子を示しているなお、この例では、装置構造は、図4と同じものを使用している。図5に示すように、ウエハ1の表面1aには、すでに、表面保護用CVD酸化シリコン膜5第1の酸化シリコン膜が形成されており、ウエハ1は、その裏面1bを上に向けて、下部電極55の上に置かれている。3.本願の前記一実施の形態枚葉式CVD方式の半導体装置の製造方法における全体プロセス不純物外方拡散防止膜形成プロセスを含むの説明主に図6から図14このセクションでは、セクション1で説明したデバイス構造をセクション2で説明した装置等を用いて形成するプロセスの1例を示す。従って、各種の変形が可能であり、たとえば、酸化シリコン膜等を窒化シリコン膜等に置き換えることも可能である。図6は本願の前記一実施の形態枚葉式CVD方式の半導体装置の製造方法における全体プロセス不純物外方拡散防止膜形成プロセスを含むを説明するための製造工程途上ウエハ準備工程の図3に対応するデバイス断面図である。図7は本願の前記一実施の形態枚葉式CVD方式の半導体装置の製造方法における全体プロセス不純物外方拡散防止膜形成プロセスを含むを説明するための製造工程途上表面保護用CVD酸化シリコン膜成膜工程の図3に対応するデバイス断面図である。図8は本願の前記一実施の形態枚葉式CVD方式の半導体装置の製造方法における全体プロセス不純物外方拡散防止膜形成プロセスを含むを説明するための製造工程途上裏面CVD酸化シリコン膜成膜工程の図3に対応するデバイス断面図である。図9は本願の前記一実施の形態枚葉式CVD方式の半導体装置の製造方法における全体プロセス不純物外方拡散防止膜形成プロセスを含むを説明するための製造工程途上表面保護用CVD酸化シリコン膜除去工程の図3に対応するデバイス断面図である。図10は本願の前記一実施の形態枚葉式CVD方式の半導体装置の製造方法における全体プロセス不純物外方拡散防止膜形成プロセスを含むを説明するための製造工程途上表面熱酸化膜成膜およびパターニング工程の図3に対応するデバイス断面図である。図11は本願の前記一実施の形態枚葉式CVD方式の半導体装置の製造方法における全体プロセス不純物外方拡散防止膜形成プロセスを含むを説明するための製造工程途上P型不純物ドープ領域導入工程の図3に対応するデバイス断面図である。図12は本願の前記一実施の形態枚葉式CVD方式の半導体装置の製造方法における全体プロセス不純物外方拡散防止膜形成プロセスを含むを説明するための製造工程途上表面メタル電極形成工程の図3に対応するデバイス断面図である。図13は本願の前記一実施の形態枚葉式CVD方式の半導体装置の製造方法における全体プロセス不純物外方拡散防止膜形成プロセスを含むを説明するための製造工程途上バックグラインディング工程の図3に対応するデバイス断面図である。図14は本願の前記一実施の形態枚葉式CVD方式の半導体装置の製造方法における全体プロセス不純物外方拡散防止膜形成プロセスを含むを説明するための製造工程途上裏面メタル電極形成工程の図3に対応するデバイス断面図である。これらに基づいて、本願の前記一実施の形態枚葉式CVD方式の半導体装置の製造方法における全体プロセス不純物外方拡散防止膜形成プロセスを含むを説明する。まず、図6に示すように、たとえば、150Φ直径150ミリメートル程度のN型シリコン単結晶ウエハ1を準備する。抵抗率は、たとえば、1kΩcm程度を好適なものとして例示することができる。ウエハ1の厚さは、任意であるが、ここでは、たとえば、550マイクロメートル程度とする。なお、ウエハ1の直径は、150Φに限らず、100Φ、200Φ、300Φ、450Φ等であっても良い。次に、たとえば、N型不純物であるアンチモンの固体拡散源膜をウエハ1の裏面1bのほぼ全面に形成した状態で、たとえば、摂氏1000度以上の高温で引き伸ばし拡散を実行することで、N型不純物ドープ領域4第2の不純物ドープ領域をウエハ1の裏面1bのほぼ全面に形成する。N型不純物ドープ領域4の抵抗率は、たとえば、1mΩcm程度を好適なものとして例示することができる。また、N型不純物ドープ領域4の厚さは、たとえば、300マイクロメートル程度を好適なものとして例示することができる。従って、ウエハ1の表面1a側の残りの250マイクロメートル程度の部分が、元の濃度で残り、N-型不純物ドープ領域3第1導電型の第1の不純物ドープ領域となる。ここで、不要になった固体拡散源膜等の除去、必要であればウエハ1の両面1a、1bの洗浄、補助的な鏡面研摩等を実施した後、次の工程に、ウエハ1を移送する。次に、図7に示すように、ウエハ1の表面1aに、たとえば、TEOSTetraethylorthosilicateを用いたプラズマCVDChemicalVaporDepositionによる酸化シリコン系絶縁膜を表面保護用CVD酸化シリコン膜5第1の酸化シリコン膜として形成する。表面保護用CVD酸化シリコン膜5の厚さは、たとえば、500nm程度を好適なものとして例示することができる。表面保護用CVD酸化シリコン膜5の成膜条件としては、たとえば、成膜温度:摂氏390度程度、ガス流量:TEOSO2=1000sccm400sccm程度を例示することができる。次に、図8に示すように、ウエハ1の裏面1bに、たとえば、TEOSを用いたプラズマCVDによる酸化シリコン系絶縁膜を裏面CVD酸化シリコン膜6第2の酸化シリコン膜として形成する。裏面CVD酸化シリコン膜6の厚さは、たとえば、1000nm程度を好適なものとして例示することができる。このように、裏面CVD酸化シリコン膜6の厚さは、表面保護用CVD酸化シリコン膜5の厚さよりも厚くなっている。裏面CVD酸化シリコン膜6の成膜条件としては、たとえば、成膜温度:摂氏390度程度、ガス流量:TEOSO2=1000sccm400sccm程度を例示することができる。次に、図9に示すように、たとえば、BHFBufferedHydrogenFluoride等をエッチング液として、ウエハ1の表面1a側および裏面1b側に対して、浸漬エッチング等のウエットエッチングを施すことにより、ウエハ1の表面1a側および裏面1b側の酸化シリコン系絶縁膜5,6をそれぞれ500nm程度除去する。すなわち、表面保護用CVD酸化シリコン膜5をほぼ全面的に除去する。このとき、裏面CVD酸化シリコン膜6の厚さは、500nm程度となる。次に、図10に示すように、たとえば、摂氏1000度程度のウエット雰囲気で、熱酸化により、ウエハ1の表面1a上のほぼ全面に、表面熱酸化膜7パッシベーション膜としての酸化シリコン膜厚さは、たとえば、1000nm程度を成膜する。次に、ウエハ1の表面1a上のほぼ全面に、塗布等により、P型不純物ドープ領域導入用レジスト膜8を形成し、通常のリソグラフィにより、パターニングする。このパターニングされたP型不純物ドープ領域導入用レジスト膜8を用いて、たとえば、ドライエッチングにより、表面熱酸化膜7にP型不純物ドープ領域導入用開口9を開口する。次に、図11に示すように、たとえば、イオン注入により、ボロン等を導入することにより、P型不純物ドープ領域10を形成する。このイオン注入のドーズ量としては、たとえば、1015cm2程度を例示することができる。その後、不要になったP型不純物ドープ領域導入用レジスト膜8をアッシング等により除去する。次に、図12に示すように、たとえば、スパッタリング成膜により、ウエハ1の表面1a側のほぼ全面に、アルミニウム系メタル膜を成膜し、通常のリソグラフィにより、パターニングすることにより、表面メタル電極11を形成する。アルミニウム系メタル膜の組成としては、たとえば、1前後の銅、シリコンを添加したアルミニウムを例示することができる。次に、図13に示すように、ウエハ1の裏面1b側に対して、例えば、バックグラインディング研削量は、例えば、250マイクロメートル程度を実行することにより、裏面CVD酸化シリコン膜6の全部とN型不純物ドープ領域4の一部を除去する。次に、図14に示すように、たとえば、スパッタリング成膜により、ウエハ1の裏面1bのほぼ全面に、裏面メタル電極12を成膜する。その後、必要に応じて、ウエハプローブテスト、ダイシング等を実行して、ウエハ1を個々のチップ2に分割すると、図1から図3に示すようなデバイスとなる。4.本願の前記一実施の形態の半導体装置の製造方法における前記不純物外方拡散防止膜形成プロセスに関する変形例に使用する装置の説明主に図15および図16このセクションでは、セクション5で説明する不純物外方拡散防止膜形成プロセス変形例に使用するCVD装置図17および図18のプロセスに使用およびドライエッチング装置図19のプロセスに使用を説明する。ここでは、CVD装置として、バッチ式熱CVD装置を例示するが、ウエハの両主面に同時に成膜できるものであれば、他の形式の装置であっても良いCVD装置に限らない。また、ドライエッチング装置として、枚葉式ドライエッチング装置を例示するが、ウエハの片面のみをエッチングできるものであれば、バッチ式ドライエッチング装置でも、ウエットエッチング装置でも良い。図15は本願の前記一実施の形態の半導体装置の製造方法における前記不純物外方拡散防止膜形成プロセスに関する変形例に使用する縦型バッチ式熱CVD装置の模式断面図である。図16は本願の前記一実施の形態の半導体装置の製造方法における前記不純物外方拡散防止膜形成プロセスに関する変形例に使用する枚葉式ドライエッチング装置の模式断面図である。これらに基づいて、本願の前記一実施の形態の半導体装置の製造方法における前記不純物外方拡散防止膜形成プロセスに関する変形例に使用する装置を説明する。バッチ式熱CVD装置52を図15に示す。図15に示すように、バッチ式熱CVD装置52の主要部は、石英反応管61とその周りを取り巻くヒータ62から構成されており、石英反応管61の内部チャンバ54には、多数の被処理ウエハ1がセットされたウエハ治具63が置かれている。被処理ウエハ1は、たとえば、その表面1aを上に向けて、ウエハ治具63にセットされている。成膜処理時には、石英反応管61の内部は、減圧され、ガス導入口59から反応ガス等が供給され、ガス排出口60から外部に排出される。次に、枚葉式ドライエッチング装置53を図16に示す。図16に示すように、枚葉式ドライエッチング装置53の主要部は、その壁面が接地されたチャンバ54とその中に置かれた下部電極55ウエハステージから構成されている。下部電極55上には、被処理ウエハ1がその表面1aを上に向けて置かれている。この被処理ウエハ1の表面1aには、セクション5で説明する表面保護用CVD酸化シリコン膜5a酸化シリコン膜および表面保護用CVD窒化シリコン膜14a窒化シリコン膜が形成されており、被処理ウエハ1の裏面1bには、裏面保護用CVD酸化シリコン膜5b酸化シリコン膜および裏面保護用CVD窒化シリコン膜14b窒化シリコン膜が形成されている。下部電極55には、たとえばバイアスコンデンサ64を介して、高周波電源57が接続されており、プラズマ58を励起する構造となっている。エッチング処理時には、チャンバ54内は、ガス排出口60を介して、真空引きされ、ガス導入口59からエッチングガス等が供給される。5.本願の前記一実施の形態の半導体装置の製造方法における前記不純物外方拡散防止膜形成プロセスに関する変形例バッチ式CVD方式の説明主に図17から図20このセクションでは、セクション3の不純物外方拡散防止膜形成プロセス枚葉式CVD方式:図7から図9に対応に関する変形例バッチ式CVD方式を説明するが、酸化シリコン膜および窒化シリコン膜を成膜する順序は、例えば、逆にしても良い。この変形例は、セクション3の図7から図9のプロセスに関する変形例であり、図6および図10から図14の部分は、全く同一であるので、以下では原則として異なる部分のみを説明する。図17は本願の前記一実施の形態の半導体装置の製造方法における前記不純物外方拡散防止膜形成プロセスに関する変形例バッチ式CVD方式を説明するための製造工程途上保護用酸化シリコン膜形成工程の図3に対応するデバイス断面図である。図18は本願の前記一実施の形態の半導体装置の製造方法における前記不純物外方拡散防止膜形成プロセスに関する変形例バッチ式CVD方式を説明するための製造工程途上保護用窒化シリコン膜形成工程の図3に対応するデバイス断面図である。図19は本願の前記一実施の形態の半導体装置の製造方法における前記不純物外方拡散防止膜形成プロセスに関する変形例バッチ式CVD方式を説明するための製造工程途上表面保護用窒化シリコン膜除去工程の図3に対応するデバイス断面図である。図20は本願の前記一実施の形態の半導体装置の製造方法における前記不純物外方拡散防止膜形成プロセスに関する変形例バッチ式CVD方式を説明するための製造工程途上表面保護用酸化シリコン膜除去工程の図3に対応するデバイス断面図である。これらに基づいて、本願の前記一実施の形態の半導体装置の製造方法における前記不純物外方拡散防止膜形成プロセスに関する変形例バッチ式CVD方式を説明する。図6の状態のウエハ1は、セクション3と同様に、次の工程、すなわち、図17で説明する工程に移送される。すなわち、図17に示すように、たとえば、ウエハ1の表面1aおよび裏面1bに、たとえば、TEOSを用いたLP-CVDLowPressure-ChemicalVaporDeposition等のバッチ式熱CVDによる酸化シリコン系絶縁膜を表面保護用CVD酸化シリコン膜5a酸化シリコン膜および裏面保護用CVD酸化シリコン膜5b酸化シリコン膜として、それぞれ形成する。表面保護用CVD酸化シリコン膜5a酸化シリコン膜および裏面保護用CVD酸化シリコン膜5b酸化シリコン膜の厚さは、たとえば、500nm程度を好適なものとして例示することができる。表面保護用CVD酸化シリコン膜5aおよび裏面保護用CVD酸化シリコン膜5bの成膜条件としては、たとえば、成膜温度:摂氏700度程度、真空度:50パスカル程度、ガス流量:TEOSO2=100sccm5sccm程度、チャージ枚数:150枚程度を例示することができる。次に、図18に示すように、たとえば、ウエハ1の表面1a側および裏面1b側に、たとえば、LP-CVD等のバッチ式熱CVDによる窒化シリコン系絶縁膜を表面保護用CVD窒化シリコン膜14a窒化シリコン膜および裏面保護用CVD窒化シリコン膜14b窒化シリコン膜として、それぞれ形成する。表面保護用CVD窒化シリコン膜14a窒化シリコン膜および裏面保護用CVD窒化シリコン膜14b窒化シリコン膜の厚さは、たとえば、200nm程度を好適なものとして例示することができる。表面保護用CVD窒化シリコン膜14aおよび裏面保護用CVD窒化シリコン膜14bの成膜条件としては、たとえば、成膜温度:摂氏770度程度、真空度:25パスカル程度、ガス流量:SiH2Cl2NH3=20sccm200sccm程度、チャージ枚数:150枚程度を例示することができる。次に、図19に示すように、たとえば、枚葉式ドライエッチング第1のエッチング処理により、ウエハ1の表面1a側の表面保護用CVD窒化シリコン膜14a窒化シリコン膜をほぼ全面的に除去する。このドライエッチング条件としては、たとえば、真空度:3.6キロパスカル程度、ガス流量:ArCF4CHF3=1000sccm100sccm30sccm程度を例示することができる。次に、図20に示すように、たとえば、BHF等をエッチング液として、ウエハ1の表面1a側および裏面1b側に対して、浸漬ウエットエッチング等のウエットエッチング第2のエッチング処理を施すことにより、ウエハ1の表面1a側の酸化シリコン系絶縁膜5aをほぼ全面的に除去する。その後、図10の工程に移送される。6.本願の前記各実施形態における半導体製造装置群製造に使用する検査装置を含むの使用形態の一例の説明主に図21このセクションでは、セクション3およびセクション5における各プロセスを、どの設備を利用して実行するかについての、使い分けの一例を説明する。従って、このような使い分けは、任意であり、他の使用方法を取ることを制限するものではない。図21は本願の前記各実施形態における半導体製造装置群製造に使用する検査装置を含むの使用形態の一例を説明するための各半導体製造装置群間のプロセスフロー図である。これに基づいて、本願の前記各実施形態における半導体製造装置群製造に使用する検査装置を含むの使用形態の一例を説明する。ここでは、1例として、結晶メーカの設備第1の半導体製造装置群71、半導体委託製造組織の設備第2の半導体製造装置群72および総合半導体メーカの設備第3の半導体製造装置群73の間の設備と工程の振り分けについて説明するが、各群の設備は、同一の組織メーカに属していても良いし、異なる組織メーカに属していても良い。1枚葉式CVD方式に関する説明図21および図7から図9枚葉式CVD方式については、以下のように運用することが、設備の有効利用およびクロスコンタミネーションの観点から有効である。すなわち、原則として、図6の工程は、第1の半導体製造装置群71に属する装置で処理し、図7から図9の工程は、第2の半導体製造装置群72に属する装置で処理し、図10から図14の工程は、第3の半導体製造装置群73に属する装置で処理する。ただし、図9の工程は、第3の半導体製造装置群73に属する装置で処理してもよい。これは、図6の工程のように、ウエハ1の裏面に不純物外方拡散防止膜がついていない状態で行う高濃度の不純物と摂氏1000度以上の高温を扱う処理と、その他の処理を同一の半導体製造装置群で処理するのは、クロスコンタミネーションの観点から不適当だからである。また、単純な酸化シリコン膜の全面膜付け等からなる工程図7および図8と微細加工を伴う複雑なデバイス製造工程図10から図14の主要工程とを同一の半導体製造装置群で処理するのは、設備の有効利用の点から効率的ではないからである。ただし、図9の工程は、いずれの工程群に必ず付属するものであり、第1の半導体製造装置群71以外ならいずれで処理してもかまわない。更に、第2の半導体製造装置群72と第3の半導体製造装置群73を分ける利点は、ウエハ1の裏面1bに不純物外方拡散防止膜がついていない状態で行う高温熱処理を行う設備群と、半導体の複雑な主要工程を行う設備群を完全に分離できるところにある。2バッチ式CVD方式に関する説明図21および図17から図20バッチ式CVD方式については、以下のように運用することが、設備の有効利用およびクロスコンタミネーションの観点から有効である。すなわち、原則として、図6の工程は、第1の半導体製造装置群71に属する装置で処理し、図17の工程は、第2の半導体製造装置群72に属する装置で処理し、図18から図20および図10から図14の工程は、第3の半導体製造装置群73に属する装置で処理する。図6の工程を第1の半導体製造装置群71に振り分けるのは、サブセクション1と同じ理由であるが、図18の比較的単純な窒化シリコン膜の全面膜付けを第2の半導体製造装置群72に振り分けないのは、窒化シリコン膜のバッチ式炉が酸化シリコン膜のバッチ式炉に比べると、数の少ない設備だからである。すなわち、第2の半導体製造装置群72に常備するのは、利用効率上、得策ではないからである。なお、第2の半導体製造装置群72と第3の半導体製造装置群73を分ける理由は、サブセクション1と同じ理由である。7.前記各実施の形態変形例を含むに関する補助的説明並びに全般的な考察このセクションでは、本願発明、先の実施の形態、変形例等に関する一般的な考察並びに補足的説明を行う。先にセクション6の述べたクロスコンタミネーションの意義について補足的な説明を行う。半導体ウエハ工程では、多種類の製品が同一のラインを流れるのが普通である。従って、半導体の工程におけるクロスコンタミネーションは、同一工程のあるウエハから他のウエハ同一製品または他の製品に汚染が移行する場合と、同一の装置を利用する工程が異なる他のウエハ同一製品または他の製品に汚染が移行する場合がある。従って、前記実施の形態変形例を含むの効用は、単一の製品の製造方法として有効であるのみならず、多種多様な製品を製造する量産方法としても同様に有効性を有する。以上のように、前記実施の形態変形例を含むにおいては、微細な加工が要求されるデバイス主要部15の形成前に、ウエハ1のデバイス面1aを傷つけることなく、ウエハ1の裏面1bに不純物放出防止膜不純物外方拡散防止膜等を形成することで、クロスコンタミネーションを有効に防止することができる。また、デバイス主要部15の形成前に、ウエハ1の裏面1bに不純物放出防止膜不純物外方拡散防止膜等を形成するので、デバイス主要部15の形成工程に於いて、高温熱処理を伴う場合に於いても、オートドーピング等を有効に防止することができる。8.サマリ以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。例えば、前記実施の形態では、対象デバイスとして、主に光デバイスフォトダイオードを例に取り具体的に説明したが、本発明はそれに限定されるものではなく、パワー系半導体装置パワーMOSFET,IGBT,パワーダイオード、これらのパワー系半導体装置を内蔵する半導体集積回路装置、および、その他の半導体装置、半導体集積回路装置等にも適用できることは言うまでもない。また、前記実施の形態では、裏面に高濃度N型不純物ドープ領域を有するN型ウエハを使用する例を具体的に説明したが、本発明はそれに限定されるものではなく、裏面に高濃度P型不純物ドープ領域を有するN型ウエハを使用する場合にも適用できることは言うまでもない。また、裏面に高濃度P型不純物ドープ領域を有するP型ウエハを使用する場合にも適用できることは言うまでもない。更に、裏面に高濃度N型不純物ドープ領域を有するP型ウエハを使用する場合にも適用できることは言うまでもない。"