支持基板と、前記支持基板上に設けられた発光層を含む半導体膜と、前記半導体膜の光取り出し面側の表面に設けられた表面電極と、前記支持基板と前記半導体膜との間に設けられて前記半導体膜と接する面において光反射面を形成する光反射層と、を含む半導体発光素子であって、前記表面電極は、前記半導体膜との間でオーミック接触を形成する第1の電極片と、前記第1の電極片に電気的に接続された第2の電極片と、を含み、前記光反射層は、反射電極を含み、前記反射電極は前記半導体膜との間でオーミック接触を形成する第3の電極片と、前記第3の電極片に電気的に接続され且つ前記第2の電極片と対向するように配置された第4の電極片とを含み、前記第1の電極片と前記第3の電極片は、前記半導体膜の主面と平行な面に投影したときに互いに重ならないように配置され、前記第2の電極片と前記第4の電極片の双方は、前記半導体膜との間でショットキー接触を形成して前記半導体膜の順方向電流を妨げる障壁を形成することを特徴とする半導体発光素子。前記半導体膜は、前記第2および第4の電極片の少なくとも一方と接する部分のキャリア濃度が、前記第1および第3の電極片と接する部分のキャリア濃度よりも低いことを特徴とする請求項1に記載の半導体発光素子。前記半導体膜は、前記発光層を挟んで前記光取り出し面側および前記光反射面側にそれぞれキャリア濃度が互いに異なる高キャリア濃度層および低キャリア濃度層を含み、前記第1の電極片は前記光取り出し面側の高キャリア濃度層上に設けられ、前記第2の電極片は前記光取り出し面側の低キャリア濃度層上に設けられ、前記第3の電極片は前記光反射面側の高キャリア濃度層上に設けられ、前記第4の電極片は前記光反射面側の低キャリア濃度層上に設けられていることを特徴とする請求項2に記載の半導体発光素子。前記半導体膜は、前記第2および第4の電極片の少なくとも一方と接する部分において前記半導体膜への機械的衝撃によって形成され且つ他の領域よりも高抵抗のダメージ層を有することを特徴とする請求項1に記載の半導体発光素子。前記ダメージ層は結晶欠陥密度が他の層よりも高いことを特徴とする請求項4に記載に半導体発光素子。前記第1の電極片と前記第2の電極片は同一の材料からなり、前記第3の電極片と前記第4の電極片は同一の材料からなることを特徴とする請求項2乃至5のいずれか1つに記載の半導体発光素子。前記第2の電極片は給電用パッドであることを特徴とする請求項1乃至6のいずれか1つに記載の半導体発光素子。上記したような、貼り合わせ構造を有する半導体発光素子においては、半導体膜の厚さは通常20μm以下と薄い故に電流集中が生じやすく、特に逆方向サージに対する静電破壊耐量が低い。また、半導体膜の表面をエッチング処理するなどしてフォトニック結晶などの光取り出し構造を形成すると、電流拡散に寄与する半導体膜の厚さが更に小さくなるため静電破壊耐量は一層低下する。カウンタ電極配置とすることで、半導体膜内における電流拡散が促進されて静電破壊耐量が向上する傾向が見られるものの十分ではない。静電破壊耐量を向上させるための有効な手段として、サージ印加時における電流の局所集中を回避することが可能な電極構成とすることが挙げられる。このとき、発光動作時における発光効率の低下や光出力の低下を極力抑えることが重要である。例えば光取り出し面に形成される表面電極の被覆率を大きくした場合には、光出力の低下は避けられない。また、ボンディングワイヤが接続される給電用パッドボンディングパッドの直下で生成される光は、給電用パッドによって遮られて、外部に取り出すことは困難である。従って、給電用パッドの直下に電流が流入して、給電用パッド直下で光が生成されると光取り出し効率が低下する。このような光出力の低下や光取り出し効率の低下を伴うことなく静電破壊耐量の向上を図ることが望ましい。本発明は、かかる点に鑑みてなされたものであり、発光動作時における効率低下や光出力の低下を回避しつつ静電破壊耐量の向上を図ることができる半導体発光素子を提供することを目的とする。本発明に係る半導体発光素子は、支持基板と、前記支持基板上に設けられた発光層を含む半導体膜と、前記半導体膜の光取り出し面側の表面に設けられた表面電極と、前記支持基板と前記半導体膜との間に設けられて前記半導体膜と接する面において光反射面を形成する光反射層と、を含む半導体発光素子であって、前記表面電極は、前記半導体膜との間でオーミック接触を形成する第1の電極片と、前記第1の電極片に電気的に接続された第2の電極片と、を含み、前記光反射層は、反射電極を含み、前記反射電極は前記半導体膜との間でオーミック接触を形成する第3の電極片と、前記第3の電極片に電気的に接続され且つ前記第2の電極片と対向するように配置された第4の電極片とを含み、前記第1の電極片と前記第3の電極片は、前記半導体膜の主面と平行な面に投影したときに互いに重ならないように配置され、前記第2の電極片と前記第4の電極片の双方は、前記半導体膜との間でショットキー接触を形成して前記半導体膜の順方向電流を妨げる障壁を形成することを特徴としている。本発明に係る半導体発光装置によれば、発光動作時においては給電用パッドの直下領域への電流流入は防止される一方、逆方向電圧印加時においては第2の電極片と第4の電極片との間に電流経路が形成されるので、発光動作時における光取り出し効率の低下や光出力の低下を回避しつつ逆方向の静電サージに対する破壊耐量を向上させることが可能となる。以下、本発明の実施例について図面を参照しつつ説明する。尚、以下に示す図において、実質的に同一又は等価な構成要素、部分には同一の参照符を付している。図1は、本発明の実施例1に係る半導体発光素子1の構成を示す平面図、図2は、図1における2-2線に沿った断面図である。尚、図1において、光取り出し面側に設けられた表面電極が実線で示され、光反射面側に設けられた反射電極が破線で示されている。半導体発光素子1は、例えば1辺300μmの正方形の主面を有し、光反射層20を間に挟んで半導体膜10と支持基板30とが接合されたいわゆる貼り合わせ構造を有する。半導体膜10は、光取り出し面側から順にn型クラッド層11、発光層12、p型クラッド層13、p型コンタクト層14が積層されて構成される。n型クラッド層11は、例えば厚さ2.5μmのSiドープされたAl06Ga0405In05Pからなる層と、厚さ0.5μmのSiドープされたAl05In05Pからなる層が積層されて構成される。発光層12は、例えば厚さ20nmのAl01Ga0905In05Pからなる井戸層と、厚さ10nmのAl05Ga0505In05Pからなるバリア層とからなるペアを15回繰り返して積層することにより構成される多重量子井戸構造を有する。p型クラッド層13は、例えば厚さ0.5μmのMgドープされたAl05In05Pにより構成される。p型コンタクト層14は、例えば厚さ1.5μmのMgドープされたGaPにより構成される。尚、各層の組成比は上記したものに限定されるものではなく、適宜変更することが可能である。光取り出し面となるn型クラッド層11の表面には、半導体膜10との間でオーミック接触を形成する光取り出し面側のオーミック電極第1の電極片43と、ボンディングワイヤが接続される給電用パッドボンディングパッド、第2の電極片41と、給電用パッド41とオーミック電極43とを電気的に接続するための配線電極42と、からなる表面電極が設けられている。給電用パッド41および配線電極42は、n型クラッド層11との間でショットキー接触を形成する材料により構成されている。ショットキー障壁の高さは、オーミック電極43を介して電流が流れ始めるまでの配線抵抗を含む順方向電圧VFよりも高く、0.2V以上、好ましくは0.5V以上である。給電用パッド41および配線電極42の材料としてAu、Al、Ag、Cu、Fe、Ni、Pd、Ni、Pd、Pt、Mo、Ta、Ti、Wまたはこれらの窒化物例えばTaN、WNまたはこれらのシリサイド例えばWSi、TaSiを使用することが可能である。尚、給電用パッド41は、ワイヤボンディング強度を向上させるために、上記のショットキー電極材料の上にTiなどからなる密着層を介してAu厚さ約1μmを積層して構成されていてもよい。オーミック電極43は、n型クラッド層11との間でオーミック接触を形成する材料により構成される。オーミック電極43は、AuGeNi厚さ300nmからなるコンタクト層、TiPtまたはTaN厚さ200nmからなるバリア層、Au厚さ200nmからなる電流拡散層をこの順序で積層することにより構成することができる。n型クラッド層11との間でオーミック接触を形成し得る他の材料としては、例えば、AuSn、AuGe、AuSnNiなどが挙げられる。図3aは、表面電極を構成する給電用パッド41、オーミック電極43および配線電極42のみを示した図である。給電用パッド41は、例えば直径100μm7850μm2の円形形状を有し、光取り出し面の中央に配置されている。尚、給電用パッド41のサイズは2500μm2以上であることが好ましく、より好ましくは5000μm2以上である。給電用パッド41には半導体発光素子1の各コーナ部に向けて伸びる幅5μm程度の線状の配線電極42が接続されている。接続配線42の各々には、幅5μm程度の線状のオーミック電極43が接続されている。オーミック電極43は、半導体発光素子1のコーナ部付近およびコーナ部からやや中央部寄りに分散配置された8つの電極片43a~43hにより構成されている。分散配置されたオーミック電極43の各電極片43a~43hは、接続配線42を介して給電用パッド41と電気的に接続されている。給電用パッド41、接続配線42およびオーミック電極43からなる表面電極は、半導体発光素子1の中心点を回転中心としたときに、4回回転対称90°回転すると重なるとなるようなパターンを有する。光反射層20は、p型コンタクト層14に隣接して設けられている。光反射層20は、誘電体層25と反射電極とを含み、半導体膜10と接する面において光反射面を形成する。反射電極は、p型コンタクト層14との間でオーミック接触を形成する材料、例えば、AuZnなどからなる線状のライン電極21L、島状のドット電極21Dと、p型コンタクト層14との間でショットキー接触を形成する材料、例えば、WSiなどからなり且つ給電用パッド41と対向する対向電極22により構成される。尚、ライン電極21Lおよびドット電極21Dは本発明の第3の電極片を構成し、対向電極22は本発明の第4の電極片を構成する。誘電体層25は、例えばSiO2からなり、p型コンタクト層14との界面近傍に形成されている。誘電体層25は、ライン電極21L、ドット電極21D、対向電極22の間に介在し、半導体層10と接する面において、これらの各電極間を分離している。換言すれば、誘電体層25は、反射電極のパターンを画定している。尚、ライン電極21L、ドット電極21D、対向電極22は、誘電体層25の下方において互いに繋がっている。また、誘電体層25の材料としては、SiO2以外にもSi3N4やAl2O3等の他の透明な誘電体材料を用いることができる。図3bは、光反射面側に設けられたライン電極21L、ドット電極21Dおよび対向電極22のみを示した図である。ライン電極21Lは、幅5μm程度の線状をなしており、対向電極22の外周を囲むように形成された円環状の第1の部分21L1と、第1の部分21L1に接続され、半導体発光素子1の各辺に向けて伸長する略十字型の第2の部分21L2と、第2の部分21L2に接続され、半導体発光素子1の外縁に沿って伸長する第3の部分21L3と、半導体発光素子1の各コーナ部近傍に設けられ、各コーナ部を挟む2つの辺を跨ぐようにして第3の部分21L3に接続する第4の部分21L4により構成される。ドット電極21Dは、例えば直径5μm程度の円形をなしており、複数のドット電極21Dがライン電極の各部分に沿うように分散配置されている。このように光反射面側にドット電極21Dを分散配置することで半導体膜10の膜厚が小さい場合でも半導体膜10内における電流拡散が促進され、更にライン電極21Lを併せて設けることにより、ドット電極21Dへの電流集中を防止している。対向電極22は、光取り出し面側の給電用パッド41の直下に配置される。対向電極22は、例えば、給電用パッド41と同一サイズの円形をなしているが、これに限定されるものではない。対向電極22のサイズは給電用パッド41よりも大きくてもよく、その形状も適宜変更することが可能である。対向電極22は、その外周を囲むように設けられた誘電体層25によって半導体膜10と接する面においてライン電極21Lおよびドット電極21Dから分離されている。対向電極22は、半導体膜10との間でショットキー接触を形成している。そのため、半導体膜10に順方向電圧を印加したときに光反射面側でp電極として働くのは、ライン電極Lおよびドット電極21Dである。図1に示すように、光取り出し面側のオーミック電極43第1の電極片と、光反射面側のライン電極21Lおよびドット電極21D第3の電極片は、半導体膜10の主面半導体膜10の積層方向と垂直な面と平行な投影面にこれらを投影したときに互いに重ならないように配置され、いわゆるカウンタ電極を構成している。すなわち、ライン電極21Lおよびドット電極21Dは、光取り出し面側のオーミック電極43を構成する各電極片を挟んだ両側に当該電極片に沿うように配置されている。光取り出し面側のオーミック電極43の直下には誘電体層25が配置される。このような電極構成とすることで、光取り出し面側のオーミック電極43の面積を小さくしても、半導体膜10内に広く電流を拡散させることが可能となる。また、本実施例では、光取り出し面側の表面電極と光反射面側の反射電極を含めた全体の電極パターンは、半導体発光素子1の中心点を回転中心としたときに4回回転対称となっている。これにより、半導体発光素子1とレンズ等とを組み合わせて照明装置を構成した場合に、等方的な配光を得ることができる。光反射層20上にバリアメタル層26が設けられ、さらにバリアメタル層26上に密着層27が設けられる。バリアメタル層26は、例えばTa、Ti、W等の高融点金属もしくはこれらの窒化物を含む単層又は2以上の層により構成することができる。バリアメタル層26は、反射電極に含まれるZnが外方拡散するのを防止するとともに、接合層33に含まれる共晶接合材例えばAuSnが反射電極内に拡散するのを防止する。密着層27は、接合層33に含まれる共晶接合材に対する濡れ性が高い材料、例えばNiなどを含む。支持基板30は、例えばp型不純物を高濃度で添加することにより導電性が付与されたSi基板である。支持基板30の両面には、例えばPtからなるオーミック金属層31および32が形成される。オーミック金属層32上にはTi、Ni、AuSnを順次積層して構成される接合層33が設けられている。支持基板30は、接合層33と密着層27との結合によって半導体膜10に接合される。尚、支持基板30の材料としては、Si以外にもGe、Al、Cu等の他の導電性材料を用いることができる。図4aは、上記した構成を有する半導体発光素子1の発光動作時の半導体膜10内を流れる電流の経路を矢印で示した図である。電流は、p型コンタクト層14と接する光反射面側のライン電極21Lおよびドット電極21Dの各々から、これらの最短距離に位置する光取り出し面側のオーミック電極43に向けて流れる。オーミック電極43と、ライン電極21Lおよびドット電極21Dは、半導体膜10の主面と平行な投影面にこれらを投影したときに互いに重ならないように配置されている故、電流の流れる方向は半導体膜10の主面方向横方向成分を持ち、これにより、比較的膜厚の小さい半導体膜10内において電流拡散が促進され電流密度分布の均一化が図られる。一方、給電用パッド41は半導体膜10との間でショットキー接触を形成しており、これらの間には、半導体膜10のpn接合によって形成されるダイオードの向きとは逆向きの障壁すなわち、順方向電流を阻止するように作用する障壁が形成されている。それ故、光反射面側のライン電極21L、ドット電極22bおよび対向電極22のいずれからも給電用パッド41に向けて電流は流れない。更に、対向電極22もまた半導体膜10との間でショットキー接触を形成しており、これらの間には、半導体膜10のpn接合によって形成されるダイオードの向きとは逆向きの障壁すなわち、順方向電流を阻止するように作用する障壁が形成されている。それ故、対向電極22から電流は殆ど放出されない。すなわち、発光動作時において、対向電極22から放出される電流および給電用パッド41に流入する電流は殆どなく、電流は、専ら光取り出し面側のオーミック電極43と光反射面側のライン電極21Lおよびドット電極21Dとの間を流れる。これにより、発光動作時において、給電用パッド41の直下領域に流入する電流をほぼ完全になくすことができる。給電用パッド41の直下領域に電流が流れると、給電用パッド41によって遮られる光取り出しに寄与しない領域において光が生成されることとなり、光取り出し効率が低下する。特に、本実施例に係る半導体発光素子1は、半導体膜10の膜厚が比較的小さいため、給電用パッド41の直下に電流が流入した場合に光取り出し効率の低下が顕著となる。本実施例に係る半導体発光素子1においては、給電用パッド41およびこれに対向する対向電極22をショットキー電極として構成したので、発光動作時において、給電用パッド41の直下領域に流入する電流をほぼ完全になくすことができる。図4bは、半導体発光素子1の逆方向サージ電圧印加時の半導体膜10内を流れる電流の経路を示した図である。半導体膜10のpn接合に対して逆方向のサージ電圧が印加されると、給電用パッド41および対向電極22と半導体膜10との間の各ショットキー接合は、いわゆる順方向にバイアスされる故、電圧に対して指数関数的に電流が流れる。従って、逆方向サージ電圧印加時においては、給電用パッド41と対向電極22との間にはオーミック電極43とライン電極21Lおよびドット電極21Dとの間の電流経路と比較して低抵抗の電流経路が形成される。また、逆方向サージ電圧印加時には、光取り出し面側の各オーミック電極43から光反射面側のライン電極21Lおよびドット電極21Dに向けて電流が流れる。ここで、図4cは、給電用パッド41に対向する対向電極を有さない比較例に係る半導体発光素子における逆方向サージ印加時の電流経路を示した図である。対向電極を設けないこととした場合、電流経路は、光取り出し面側のオーミック電極43から光反射面側のライン電極21Lおよびドット電極21Dに向かう経路のみとなる。この場合において、高い電圧が印加されると抵抗の最も小さい経路に電流が集中しカレントバンチング、静電破壊耐量が低くなる。抵抗の不均一は、例えば、電極配置の僅かなずれなどに起因して生じ、これを完全に排除することは困難である。一方、本実施例に係る半導体発光素子1によれば、逆方向サージ電圧印加時には、給電用パッド41と対向電極22との間にオーミック電極43とライン電極21Lおよびドット電極21Dとの間の電流経路と比較して、顕著に抵抗の低い電流経路が形成される故、オーミック電極間の電流集中が緩和され、静電破壊耐量が大幅に向上する。逆方向サージ電圧印加時には、電流は給電用パッド41と対向電極22との間の電流経路に優先的に流れる。また、給電用パッド41と対向電極22との間の距離は、オーミック電極43とライン電極21Lおよびドット電極21Dとの間の距離より短い。従って、効率よく電流集中を緩和して静電破壊耐量を向上させることができる。そして、図2に示すように、光取り出し面側のオーミック電極43と、光反射面側のライン電極21Lまたはドット電極21Lとの間の半導体膜10の主面方向における最短距離lよりも、給電用パッド41と対向電極22との間の距離dすなわち、半導体膜10の厚さを小さくすることによりl>d、給電用パッド41と対向電極22との間に形成されるサージ電流経路上の抵抗を小さくすることができ、静電破壊耐量の改善効果をより高めることができる。次に、上記した構成を有する半導体発光素子1の製造方法について図5および図6を参照説明する。半導体膜形成半導体膜10は、有機金属気相成長法MOCVD法により形成した。半導体膜10の結晶成長に使用する成長用基板50として100面から011方向に15°傾斜させた厚さ300μmのn型GaAs基板を使用した。成長用基板50上に厚さ2.5μmのSiドープされたAl06Ga0405In05Pからなる層と、厚さ0.5μmのSiドープされたAl05In05Pからなる層が積層されて構成されるn型クラッド層11を形成した。n型クラッド層11上に発光層12を形成した。発光層12は、Al01Ga0905In05Pからなる厚さ20nmの井戸層と、Al05Ga0505In05Pからなる厚さ10nmのバリア層からなるペアを15回繰り返して積層した多重量子井戸構造とした。尚、井戸層のAl組成比zは発光波長に合わせて0≦z≦0.4の範囲で調整することができる。発光層12上にMgドープされたAl05Ga05Pからなる厚さ0.5μmのp型クラッド層13を形成した。尚、n型クラッド層11およびp型クラッド層13のAl組成比zは、0.4≦z≦1.0の範囲で調整することができる。p型クラッド層13上にMgドープされたGaPからなる厚さ1.5μmのp型コンタクト層14を形成した。p型コンタクト層14には、発光層12からの光を吸収しない範囲でInを含めることができる。これらの各層により半導体膜10が構成される図5a。尚、V族原料としてホスフィンPH3を使用し、III族原料としてトリメチルガリウムTMGa、トリメチルアルミニウムTMAl、トリメチルインジウムTMIの有機金属を使用した。また、n型不純物であるSiの原料としてシランSiH4を使用し、p型不純物であるMgの原料としてビスシクロペンタジエニルマグネシウムCp2Mgを使用した。成長温度は750~850°Cであり、キャリアガスに水素を使用し、成長圧力は10kPaとした。光反射層およびメタル層形成p型コンタクト層14上にプラズマCVD法により誘電体層25を構成するSiO2膜を形成した。SiO2膜の膜厚dは、真空中の発光波長をλ0、SiO2膜の屈折率をn、任意の整数をmとすると、d=mλ0/4nを満たすように設定する。ここで、λ0=625nm、n=1.45、m=1として、誘電体層25の膜厚d=107nmとした。続いて、SiO2膜上にレジストマスクを形成した後、バッファードフッ酸BHFを用いてエッチングを行うことにより、SiO2膜にライン電極21L、ドット電極21Dおよび対向電極22のパターンに対応したパターニングを施した。すなわち、SiO2膜は、ライン電極21L、ドット電極21Dおよび対向電極22の形成部において開口部を有し、この開口部においてp型コンタクト層14が露出する図5b。尚、SiO2膜の成膜方法として熱CVD法やスパッタ法を用いることもできる。また、SiO2膜のエッチング方法としてドライエッチング法を用いることも可能である。誘電体層25の材料としては、SiO2以外にもSi3N4やAl2O3等の他の透明な誘電体材料を用いることができる。次に、対向電極22を形成する部分にのみ開口部を有するレジストマスク図示せずを誘電体層25上形成した。次に、EB蒸着法により半導体膜10との間でショットキー接触を形成する材料であるWSiを上記のレジストマスクおよび誘電体層25を介して半導体膜10上に堆積させた後、上記のレジストマスクを除去することにより対向電極22を形成した。続いて、EB蒸着法により半導体膜10との間でオーミック接触を形成する材料であるAuZnを誘電体層25を介して半導体膜10上に堆積させてライン電極21Lおよびドット21Dを形成した。誘電体層25および反射電極により光反射層20が構成される図5c。次に、光反射層20上にスパッタ法によりTaN厚さ100nm、TiW厚さ100nm、TaN厚さ100nmを順次堆積させ、バリアメタル層26を形成した。尚、バリアメタル層26は、Ta、Ti、W等の他の高融点金属もしくはこれらの窒化物を含む単層又は2以上の層により構成されていてもよい。また、バリアメタル層26の形成には、スパッタ法以外にEB蒸着法を用いることが可能である。その後、約500°Cの窒素雰囲気下で熱処理を行った。これにより、ライン電極21L、ドット電極21Dおよび対向電極22とp型コンタクト層14との間で良好なオーミック接触が形成される。次に、EB蒸着法によりバリアメタル層26上にNi厚さ300nm、Au厚さ30nmを順次形成し、密着層27を形成した。尚、接合層27の形成には、抵抗加熱蒸着法やスパッタ法を用いることが可能である図5d。支持基板の接合半導体膜10を支持するための支持基板30としてp型不純物を添加することにより導電性が付与されたSi基板を用いた。EB蒸着法により、支持基板30の両面にPtからなる厚さ200nmのオーミック金属層31、32を形成した。続いて、スパッタ法によりオーミック金属層32上にTi厚さ150nm、Ni厚さ100nm、AuSn厚さ600nmを順次堆積して接合層33を形成した。AuSn層は、共晶接合材として機能する。Ni層は共晶接合材に対する濡れ性を向上させる機能を有する。Ti層は、Niとオーミック金属層32との密着性を向上させる機能を有する。尚、オーミック金属層31、32は、Ptに限らずSi基板との間でオーミック性接触を形成し得る他の材料、例えばAu、Ni、Tiなどを用いることができる。また、支持基板30は、導電性および高熱伝導性を備えた他の材料、例えばGe、Al、Cuなどで構成されていてもよい。半導体膜10と支持基板30とを熱圧着により接合した。半導体膜10側の密着層27と支持基板30側の接合層33とを密着させ、1MPa、330°Cの窒素雰囲気下で10分間保持した。支持基板30側の接合層33に含まれる共晶接合材AuSnが溶融して、半導体膜10側の密着層27NiAuとの間でAuSnNiを形成することにより支持基板30と半導体膜10とが接合される図6a。成長用基板の除去半導体膜10の結晶成長に使用した成長用基板50をアンモニア水と過酸化水素水との混合液を用いたウェットエッチングにより除去した。尚、成長用基板50を除去する方法として、ドライエッチング法、機械研磨法、化学機械研磨法CMPまたはこれらの組み合わせを用いてもよい図6b。光取り出し構造の形成成長用基板を除去することによって表出したn型クラッド層11の表面に光取り出し効率を向上させる為の光取り出し構造としてフォトニック結晶を形成した。フォトリソグラフィ法によってn型クラッド層11上に人工的周期構造のレジストマスク図示せずを形成し、このレジストマスクを介してn型クラッド層の表面をドライエッチングすることによりn型クラッド層11の表面に複数の円錐状の突起からなるフォトニック結晶を形成した。円錐状の突起は、三角格子配列、周期500nm、高さ600nm、アスペクト比1.2にて形成された。尚、レジストマスクのパターンニングには、EBリソグラフィ、EB描画装置、ナノインプリント、レーザ露光などの方法を用いることが可能である。また、フォトニック結晶を構成する複数の突起の形状は、円柱形状、角錐形状、角柱形状などであってもよく、周期300nm~1000nm、アスペクト比0.7~1.5の範囲であれば良い。また、フォトニック結晶に代えて、n型クラッド層11の表面をウェットエッチング処理などによって粗面化することにより光取り出し構造を形成してもよい。表面電極の形成n型クラッド層11の表面にオーミック電極43、給電用パッド41および配線電極42を形成した。n型クラッド層11との間でオーミック性接触を形成するAuGeNiをEB蒸着法によりn型クラッド層11上に堆積させた後、リフトオフ法によりパターニングを行ってオーミック電極43を形成した。続いて、EB蒸着法によりn型クラッド層11との間でショットキー接触を形成するTi厚さ100nmをn型クラッド層11上に堆積させ、更にTi上にAu厚さ1.5μmを堆積した。その後、リフトオフ法によりパターニングを行って給電用パッド41および配線電極42を形成した。尚、オーミック電極43の材料としてAuGe、AuSn、AuSnNi等を使用することも可能である。また、給電用パッド41および配線電極42の材料としてTa、W、WSi、Pt、Cuもしくはこれらの合金またはこれらの窒化物を使用することも可能である。次に、n型クラッド層11とオーミック電極43との間でオーミック性接触の形成を促進させるために400°Cの窒素雰囲気下で熱処理を行った図6c。以上の各工程を経て半導体発光装置1が完成する。以上の説明から明らかなように、本実施例に係る半導体発光素子1によれば、半導体膜の膜厚が比較的小さい所謂貼り合わせ構造を有する発光素子において、表面電極の被覆率を抑えつつも半導体膜内において均一な電流拡散を達成することができる。従って、輝度むらがなく光取り出し効率の高い発光素子を提供することができる。また、給電用パッド41および対向電極22はショットキー電極を構成し、半導体膜10の光取出し面側および光反射面側の互いに対向する位置に、半導体膜10内を流れる順方向電流を阻止するように作用する障壁を形成している。これにより、発光動作時において、給電用パッド41の直下領域には電流が殆ど流入することはなく、この領域では光は生成されない。一方、逆方向サージ電圧印加時には、給電用パッド41と対向電極22との間にオーミック電極43とライン電極21Lおよびドット電極21Dとの間の電流経路と比較して抵抗の低い電流経路が形成される故、オーミック電極間における電流集中が緩和され、静電破壊耐量の向上を達成することができる。このように、本実施例に係る半導体発光素子1によれば、発光動作時においては給電用パッド41の直下領域への電流流入は防止される一方、逆方向電圧印加時においては給電用パッド41と対向電極22との間にオーミック電極43とライン電極21Lおよびドット電極21Dとの間の電流経路上の抵抗よりも低抵抗の電流経路が形成されるので、発光動作時における光取り出し効率の低下や光出力の低下を回避しつつ逆方向の静電サージに対する破壊耐量を向上させることが可能となる。特に、半導体膜と支持基板との間に光反射層を有する半導体発光素子においては半導体膜の膜厚が比較的小さく、静電破壊耐量が不十分となりやすいが、本実施例の構成によれば、静電破壊耐量を大幅に改善することができる。また、フォトニック結晶などの光取り出し構造を適用した場合においても、十分な静電破壊耐量を確保することができる。図7は、本発明の実施例2に係る半導体発光素子2の構成を示す断面図である。尚、図7において光反射層20よりも下の部分は、上記した実施例1に係る半導体発光素子1と同様であるので省略されている。半導体発光素子2において、半導体膜10aは、発光層12aから見て、光取り出し面側にキャリア濃度が比較的高いn型コンタクト層15aと、キャリア濃度が比較的低いn型クラッド層11aが設けられ、光反射面側にキャリア濃度が比較的高いp型コンタクト層14aと、キャリア濃度が比較的低いp型クラッド層13aとが設けられている。n型コンタクト層15aは、例えば厚さ10nm、キャリア濃度1×1019cm3のGaAsにより構成される。n型クラッド層11aは、例えば厚さ2.5μm、キャリア濃度1×1017cm3のAl06Ga0405In05Pからなる層と、厚さ0.5μm、キャリア濃度1×1017cm3のAl05In05Pからなる層が積層されて構成される。発光層12aは、例えば厚さ20nmのAl01Ga0905In05Pからなる井戸層と、厚さ10nmのAl05Ga0505In05Pからなるバリア層とからなるペアを15回繰り返して積層することにより構成される多重量子井戸構造を有する。p型クラッド層13aは、例えば厚さ0.5μm、キャリア濃度5×1017cm3のAl05In05Pにより構成される。p型コンタクト層14aは、例えば厚さ10nm、キャリア濃度1×1019cm3のGaPにより構成される。n型コンタクト層15aは、n型クラッド層11aを部分的に覆うように形成され、p型コンタクト層14aは、p型クラッド層13aを部分的の覆うように形成されている。すなわち、半導体膜10aは、光取り出し面側においてキャリア濃度が互いに異なるn型コンタクト層15aとn型クラッド層11aが表出し、光反射面側においてキャリア濃度が互いに異なるp型コンタクト層14aとp型クラッド層13aが表出している。尚、各層の組成比や厚さは上記したものに限定されるものではなく、適宜変更することが可能である。光取り出し面側のオーミック電極43および給電用パッド41は、互いに同じ材料により構成することができる。これらの電極は、例えばオーミック電極の候補材料である、AuGeNi、AuSn、AuGe、AuSnNiなどにより構成することができる。オーミック電極43は、キャリア濃度が比較的高いn型コンタクト層15a上に形成され、n型コンタクト層15aとの間でオーミック接触を形成する。給電用パッド41は、n型コンタクト層15aを部分的に除去することにより表出したキャリア濃度が比較的低いn型クラッド層11a上に形成され、n型クラッド層11aとの間でショットキー接触を形成する。一方、光反射面側のライン電極21L、ドット電極21Dおよび対向電極22は、互いに同じ材料により構成することができる。これらの電極は、例えばオーミック電極の候補材料であるAuZnなどにより構成することができる。ライン電極21Lおよびドット電極21Dは、キャリア濃度が比較的高いp型コンタクト層14a上に形成され、p型コンタクト層14aとの間でオーミック接触を形成する。対向電極22は、p型コンタクト層14aを部分的に除去することにより表出したキャリア濃度が比較的低いp型クラッド層13a上に形成され、p型クラッド層13aとの間でショットキー接触を形成する。上記した実施例1に係る半導体発光素子1においては、光取り出し面側および光反射面側のそれぞれにおいて、異なる電極材料を用いることによりオーミック接触およびショットキー接触を形成した。一方、本実施例に係る半導体発光素子2においては、表面電極を構成するオーミック電極43と給電用パッド41の材料は同一であり、また反射電極を構成するライン電極21Lおよびドット電極21Dと、対向電極22の材料は同一である。そして、これらの各電極が接する半導体膜のキャリア濃度によって上記の如くオーミック接触およびショットキー接触を形成している。ショットー接触またはオーミック接触となる半導体膜のキャリア濃度は、半導体膜の材料や電極材料などに応じて適宜設定される。尚、上記した実施例においては、AlInPからなるp型クラッド層13aでショットキー接触を形成し、GaPからなるp型コンタクト層14aでオーミック接触を形成する場合を例示したが、これに限定されるものではない。例えば、キャリア濃度の比較的低い例えば5×1017cm3第1のGaP層でショットキー接触を形成し、キャリア濃度の比較的高い例えば1×1019cm3第2のGaP層でオーミック接触を形成してもよい。図8aは、上記した構成を有する半導体発光素子2の発光動作時の半導体膜10a内を流れる電流の経路を示した図である。電流は、p型コンタクト層14aと接するライン電極21Lおよびドット電極21Dの各々から、これらの最短距離に位置する光取り出し面側のオーミック電極43に向けて流れる。オーミック電極43と、ライン電極21Lおよびドット電極21Dは、半導体膜10aの主面と平行な投影面にこれらを投影したときに互いに重ならないように配置されている故、電流の流れる方向は半導体膜10aの主面方向横方向成分を持ち、これにより、比較的膜厚の小さい半導体膜10a内において電流拡散が促進され電流密度分布の均一化が図られる。一方、給電用パッド41は半導体膜10aとの間でショットキー接触を形成しており、これらの間には、半導体膜10aのpn接合によって形成されるダイオードの向きとは逆向きの障壁すなわち、順方向電流を阻止するように作用する障壁が形成されている。それ故、光反射面側のライン電極21L、ドット電極22Dおよび対向電極22のいずれからも給電用パッド41に向けて電流は流れない。更に、対向電極22もまた半導体膜10aとの間でショットキー接触を形成しており、これらの間には、半導体膜10aのpn接合によって形成されるダイオードの向きとは逆向きの障壁すなわち、順方向電流を阻止するように作用する障壁が形成されている。それ故、対向電極22から電流は殆ど放出されない。すなわち、発光動作時において、対向電極22から放出される電流および給電用パッド41に流入する電流は殆どなく、電流は、専ら光取り出し面側のオーミック電極43と光反射面側のライン電極21Lおよびドット電極21Dとの間を流れる。これにより、発光動作時において、給電用パッド41の直下領域に流入する電流をほぼ完全になくすことができる。図8bは、半導体発光素子2の逆方向サージ電圧印加時の半導体膜10a内を流れる電流の経路を示した図である。半導体膜10aのpn接合に対して逆方向の電圧が印加されると、給電用パッド41および対向電極22と半導体膜10aとの間の各ショットキー接合は、いわゆる順方向にバイアスされる故、電圧に対して指数関数的に電流が流れる。従って、逆方向サージ電圧印加時において、給電用パッド41と対向電極22との間には、オーミック電極43とライン電極21Lおよびドット電極21Dとの間の電流経路と比較して低抵抗の電流経路が形成される。また、逆方向サージ電圧印加時においては、光取り出し面側の各オーミック電極43から光反射面側のライン電極21Lおよびドット電極21Dに向けて電流が流れる。このように、本実施例に係る半導体発光素子2においても、実施例1の場合と同様、発光動作時においては給電用パッド41の直下領域への電流流入は防止される一方、逆方向サージ電圧印加時においては給電用パッド41と対向電極22との間にオーミック電極43とライン電極21Lおよびドット電極21Dとの間の電流経路上の抵抗よりも低抵抗の電流経路が形成されるので、発光動作時における光取り出し効率の低下や光出力の低下を回避しつつ逆方向の静電サージに対する破壊耐量を向上させることが可能となる。半導体発光素子2は、例えば以下のようなプロセスで製造することができる。MOCVD法などにより成長用基板であるGaAs基板上にn型コンタクト層15a、n型クラッド層11a、発光層12a、p型クラッド層13a、p型コンタクト層14aを形成する。各層の組成およびキャリア濃度は上記したとおりである。尚、n型クラッド層11aおよびn型コンタクト層15aのドーパントは例えばSiであり、p型クラッド層13aおよびp型コンタクト層14aのドーパントは例えばMgである。次にフォトリソグラフィおよびエッチングにより、p型コンタクト層14aを部分的に除去して対向電極22を形成する部分においてp型クラッド層13aを露出させる。次に、誘電体層25を構成するSiO2を成膜およびパターニングした後、EB蒸着法などにより誘電体層25上にAuZnを蒸着して反射電極を形成する。反射電極は、誘電体層25のパターンに対応してライン電極21L、ドット電極21Dおよび対向電極22に分割される。ライン電極21Lおよびドット電極21Dはキャリア濃度が比較的高いp型コンタクト層14a上に形成される。対向電極22はキャリア濃度が比較的低いp型クラッド層13a上に形成される。次に、上記した実施例1の場合と同様のプロセスにより、光反射層20上に複数の金属層を介して支持基板を接合する。次に、成長用基板であるGaAs基板を除去してn型コンタクト層15aを表出させる。次に、フォトリソグラフィおよびエッチングによりn型コンタクト層15aを部分的に除去して給電用パッド41を形成する部分においてn型クラッド層11aを露出させる。次に、EB蒸着法などによりn型クラッド層11およびn型コンタクト層15aの表面にAuGeNiなどを蒸着したのち、これをパターニングして表面電極の材料を形成する。オーミック電極43はキャリア濃度が比較的高いn型コンタクト層15a上に形成される。給電用パッド41はキャリア濃度が比較的低いn型クラッド層11a上に形成される。以上の各工程を経ることにより半導体発光素子2が完成する。図9aは、本発明の実施例3に係る半導体発光素子3の構成を示す平面図、図9bは図9aにおける9b-9b線に沿った断面図である。尚、図9aにおいて、光取り出し面側に設けられる表面電極が実線で示され、光反射面側に設けられる反射電極が破線とハッチングで示されている。半導体発光素子3は、主に半導体膜の材料および電極構成が上記した実施例1に係る半導体発光素子1と異なる。他の構成部分は、実施例1に係る半導体発光装置1と同様である。半導体膜10bは、GaN系半導体からなり、光取り出し面側から順にn型クラッド層11b、発光層12b、p型クラッド層13bが積層されて構成される。n型クラッド層11bは、例えば厚さ5μmのSiドープされたGaNにより構成される。発光層12bは例えば厚さ2nmのIn035Ga065Nからなる井戸層および厚さ14nmのGaNからなるバリア層からなるペアを5回繰り返して積層して構成される多重量子井戸構造を有する。p型クラッド層13bは、例えば厚さ40nmのMgドープされたAl02Ga08Nからなる層と、厚さ100nmのMgドープされたGaNからなる層が積層されて構成される。光取り出し面となるn型クラッド層11bの表面には、n型クラッド層11bとの間でオーミック接触を形成するオーミック電極第1の電極片43bと、ボンディングワイヤが接続される給電用パッドボンディングパッド、第2の電極片41bと、からなる表面電極が設けられている。給電用パッド41bはn型クラッド層11bとの間でショットキー接触を形成する材料、例えば、Au、Al、Ag、Cu、Fe、Ni、Pd、Ni、Pd、Pt、Mo、Ta、Ti、Wまたはこれらの窒化物例えばTaN、WNまたはこれらのシリサイド例えばWSi、TaSiなどにより構成することができる。オーミック電極43bは、n型クラッド層11bとの間でオーミック接触を形成する材料で構成され、例えばTi厚さ1nmと、Ti上にAl厚さ200nmAu厚さ1000nmをこの順序で積層して構成される。給電用パッド41bは、半導体発光素子3の1辺を挟む2つコーナ部の近傍にそれぞれ配置されている。オーミック電極43bは、給電用パッド41bに接続され、n型クラッド層11bの表面を伸長する線状をなしており、半導体膜10bの各部分に電流を供給する。p型クラッド層13bに隣接して設けられる光反射層20bは、誘電体層25と反射電極とにより構成され、半導体膜10bと接する面において光反射面を形成する。反射電極は、光取り出し面側のオーミック電極43bとともにカウンタ電極を構成する光反射面側のオーミック電極第3の電極片21bと、2つの給電用パッド41bのそれぞれに対向する対向電極第4の電極片22bにより構成される。オーミック電極21bは、p型クラッド層13bとの間でオーミック接触を形成する材料、例えば、Ptなどにより構成される。対向電極22dは、p型クラッド層13bとの間でショットキー接触を形成する材料、例えば、Auなどにより構成される。誘電体層25は、例えばSiO2からなり、光反射層20bの表層部分に設けられている。誘電体層25は、対向電極22bの外周を囲む環状をなす部分と、光取り出し面側のオーミック電極43bの直下においてこれに沿うように伸長する線状をなす部分とを有している。誘電体層25は、半導体膜10bと接する面において光反射面側のオーミック電極21bを複数の部分に分割するとともに対向電極22bをオーミック電極21bの各部分から分離する。尚、オーミック電極21bの各部分と対向電極22bは、誘電体層25の下方において互いに繋がっている。対向電極22bは、給電用パッド41bの直下に配置される。対向電極22bは、例えば、給電用パッド41bと同一サイズおよび同一形状を有している。対向電極22bは、その外周を囲むように設けられた環状の誘電体層25によって、半導体膜10bと接する面において、オーミック電極21bの各部分から分離されている。光取り出し面側のオーミック電極43bと、光反射面側のオーミック電極21bの各部分は、半導体膜10bの主面と平行な投影面にこれらを投影したときに、互いに重ならないように配置され、いわゆるカウンタ電極を構成している。すなわち、光反射面側のオーミック電極21bは、光取り出し面側のオーミック電極43bを挟んだ両側においてこれに沿うように配置され、オーミック電極43bの直下には誘電体層25が配置される。図9bにおいて、発光動作時の半導体膜10b内を流れる電流の経路が実線矢印で、逆方向サージ電圧印加時の半導体膜10b内を流れる電流の経路が破線矢印で示されている。発光動作時において電流は、p型クラッド層13bと接する光反射面側のオーミック電極21bの各々から、これらの最短距離に位置する光取り出し面側のオーミック電極43bに向けて流れる。両電極は、カウンタ電極を構成している故、電流の流れる方向は半導体膜10bの主面方向横方向成分を持ち、これにより、比較的膜厚の小さい半導体膜10b内における電流拡散が促進され電流密度分布の均一化が図られる。一方、給電用パッド41bは半導体膜10bとの間でショットキー接触を形成しており、これらの間には、半導体膜10bのpn接合によって形成されるダイオードの向きとは逆向きの障壁、すなわち、順方向電流を阻止するように作用する障壁が形成されている。それ故、発光動作時において給電用パッド41bに向けて電流は流れない。更に、対向電極22bもまた半導体膜10bとの間でショットキー接触を形成しており、これらの間には、半導体膜10bのpn接合によって形成されるダイオードの向きとは逆向きの障壁すなわち、順方向電流を阻止するように作用する障壁が形成されている。それ故、対向電極22bから電流は殆ど放出されない。すなわち、発光動作時において、対向電極22bから放出される電流および給電用パッド41bに流入する電流は殆どなく、電流は、専ら光取り出し面側のオーミック電極43bと光反射面側のオーミック電極21bとの間を流れる。これにより、発光動作時において、給電用パッド41bの直下領域に流入する電流をほぼ完全になくすことができる。一方、半導体膜10bのpn接合に対して逆方向の電圧が印加されると、給電用パッド41bおよび対向電極22bと半導体膜10bとの間のショットキー接合は、いわゆる順方向にバイアスされる故、電圧に対して指数関数的に電流が流れる。従って、逆方向サージ電圧印加時においては、給電用パッド41bと対向電極22bとの間には、光取り出し面側のオーミック電極43bと光反射面側のオーミック電極21bとの間の電流経路と比較して低抵抗の電流経路が形成される。また、逆方向サージ電圧印加時においては光取り出し面側のオーミック電極43bから光反射面側のオーミック電極21bに向けて電流が流れる。このように、逆方向サージ電圧印加時には、光取り出し面側のオーミック電極43bと光反射面側のオーミック電極21bとの間の電流経路の抵抗よりも顕著に抵抗の低い電流経路が給電用パッド41bと対向電極22bとの間に形成される故、オーミック電極間における電流集中が緩和され、静電破壊耐量が大幅に向上する。実施例3に係る半導体発光素子3は、半導体膜10bがGaN系半導体により構成され、p型クラッド層13bの抵抗が比較的高い。このため、p型クラッド層13bに接続される反射電極の面積は、AlGaInP系半導体からなる半導体膜を含む実施例1に係る半導体発光素子のそれよりも大きいことが好ましい。そこで、実施例3に係る半導体発光素子3では、p型クラッド層13bの大部分を覆うように反射電極を形成して順方向電圧VFの低減を図っている。このような電極構成を有する半導体発光素子3においても、実施例1の場合と同様、発光動作時においては給電用パッドの直下領域への電流流入は防止される一方、逆方向サージ電圧印加時においては給電用パッド41bと対向電極22bとの間に、光取り出し面側のオーミック電極43bと光反射面側のオーミック電極21bとの間の電流経路上の抵抗よりも低抵抗の電流経路が形成されるので、発光動作時における光取り出し効率の低下や光出力の低下を回避しつつ逆方向の静電サージに対する破壊耐量を向上させることが可能となる。図10aは、本発明の実施例4に係る半導体発光素子4の構成を示す平面図、図10bは図10aにおける10b-10b線に沿った断面図である。尚、図10aにおいて、光取り出し面側に設けられる表面電極が実線で示され、光反射面側に設けられる反射電極が破線とハッチングで示されている。半導体発光素子4において、半導体膜10cは、GaN系半導体からなり、光取り出し面側から順にダメージ層16c、n型クラッド層11c、発光層12c、p型クラッド層13cが積層されて構成されている。ダメージ層16cは、例えば厚さ1μmのGaNにより構成される。ダメージ層16cは、層内の欠陥密度が他の層よりも高く、高抵抗化している層である。ダメージ層16cは、例えば、プラズマ処理やドライエッチング処理などの表面処理によって半導体膜の表面に物理的な衝撃を与えることによって形成することができる。また、本実施例のようにGaN系半導体膜を含む発光素子においては、成長用基板をレーザリフトオフ法で除去することにより表出する半導体膜の表面をダメージ層として使用することが可能である。ダメージ層16cは、n型クラッド層11cを部分的に覆うように形成されている。すなわち、半導体膜10cは、光取り出し面側においてダメージ層16cとn型クラッド層11cが表出している。n型クラッド層11cは、例えば厚さ5μmのSiドープされたGaNにより構成される。n型クラッド層11cは表面電極との間でオーミック接触を形成するのに十分なキャリア濃度を有する例えばキャリア濃度1×1019cm3。発光層12cは例えば厚さ2nmのIn035Ga065Nからなる井戸層および厚さ14nmのGaNからなるバリア層からなるペアを5回繰り返して積層して構成される多重量子井戸構造を有する。p型クラッド層13cは、例えば厚さ40nmのMgドープされたAl02Ga08Nからなる層と、厚さ100nmのMgドープされたGaNからなる層が積層されて構成される。尚、各層の組成比や厚さは上記したものに限定されるものではなく、適宜変更することが可能である。光取り出し面側のオーミック電極第1の電極片43cおよび給電用パッドボンディングパッド、第2の電極片41cは、互いに同じ材料により構成することができる。これらの電極は、例えばオーミック電極の候補材料であるTi厚さ1nmと、Ti上にAl厚さ200nmAu厚さ1000nmをこの順序で積層して構成される。オーミック電極43cは、ダメージ層16cを部分的に除去することにより表出したn型クラッド層11c上に形成され、n型クラッド層11cとの間でオーミック接触を形成する。給電用パッド41cは、ダメージ層16c上に形成され、ダメージ層16cとの間でショットキー接触を形成する。給電用パッド41cは、半導体発光素子4の1辺を挟む2つコーナ部の近傍にそれぞれ配置されている。オーミック電極43cは、給電用パッド41cに接続され、n型クラッド層11cの表面を伸長する線状をなしており、半導体膜10cの各部分に電流を供給する。p型クラッド層13cに隣接して設けられる光反射層20cは、誘電体層25と反射電極とにより構成され、半導体膜10cと接する面において光反射面を形成する。反射電極は、光取り出し面側のオーミック電極43cとともにカウンタ電極を構成する光反射面側のオーミック電極第3の電極片21cと、2つの給電用パッド41cのそれぞれに対向する対向電極第4の電極片22cにより構成される。オーミック電極21cは、p型クラッド層13cとの間でオーミック接触を形成する材料、例えば、Ptなどにより構成される。対向電極22dは、p型クラッド層13cとの間でショットキー接触を形成する材料、例えば、Auなどにより構成される。誘電体層25は、例えばSiO2からなり、光反射層20cの表層部分に設けられている。誘電体層25は、対向電極22cの外周を囲む環状をなす部分と、光取り出し面側のオーミック電極43cの直下においてこれに沿うように伸長する線状をなす部分とを有している。誘電体層25は、半導体膜10cと接する面において光反射面側のオーミック電極21cを複数の部分に分割するとともに対向電極22cをオーミック電極21cの各部分から分離する。尚、オーミック電極21cの各部分と対向電極22cは、誘電体層25の下方において互いに繋がっている。対向電極22cは、給電用パッド41cの直下に配置される。対向電極22cは、例えば、給電用パッド41cと同一サイズおよび同一形状を有している。対向電極22cは、その外周を囲むように設けられた環状の誘電体層25によって、半導体膜10cと接する面において、オーミック電極21cの各部分から分離されている。光取り出し面側のオーミック電極43cと、光反射面側のオーミック電極21cの各部分は、半導体膜10cの主面と平行な投影面にこれらを投影したときに、互いに重ならないように配置され、いわゆるカウンタ電極を構成している。すなわち、光反射面側のオーミック電極21cは、光取り出し面側のオーミック電極43cを挟んだ両側においてこれに沿うように配置され、オーミック電極43cの直下には誘電体層25が配置される。図10bにおいて、発光動作時の半導体膜10c内を流れる電流の経路が実線矢印で、逆方向サージ電圧印加時の半導体膜10c内を流れる電流の経路が破線矢印で示されている。発光動作時において電流は、p型クラッド層13cと接する光反射面側のオーミック電極21cの各々から、これらの最短距離に位置する光取り出し面側のオーミック電極43cに向けて流れる。両電極は、カウンタ電極を構成している故、電流の流れる方向は半導体膜10cの主面方向横方向成分を持ち、これにより、比較的膜厚の小さい半導体膜10c内における電流拡散が促進され電流密度分布の均一化が図られる。一方、ダメージ層16c上に設けられる給電用パッド41cは半導体膜10cとの間でショットキー接触を形成しており、これらの間には、半導体膜10cのpn接合によって形成されるダイオードの向きとは逆向きの障壁すなわち、順方向電流を阻止するように作用する障壁が形成されている。それ故、発光動作時において給電用パッド41cに向けて電流は流れない。更に、対向電極22cもまた半導体膜10cとの間でショットキー接触を形成しており、これらの間には、半導体膜10cのpn接合によって形成されるダイオードの向きとは逆向きの障壁すなわち、順方向電流を阻止するように作用する障壁が形成されている。それ故、対向電極22cから電流は殆ど放出されない。すなわち、発光動作時において、対向電極22cから放出される電流および給電用パッド41cに流入する電流は殆どなく、電流は、専ら光取り出し面側のオーミック電極43cと光反射面側のオーミック電極21cとの間を流れる。これにより、発光動作時において、給電用パッド41cの直下領域に流入する電流をほぼ完全になくすことができる。一方、半導体膜10cのpn接合に対して逆方向の電圧が印加されると、給電用パッド41cおよび対向電極22cと半導体膜10cとの間のショットキー接合は、いわゆる順方向にバイアスされる故、電圧に対して指数関数的に電流が流れる。従って、逆方向サージ電圧印加時においては、給電用パッド41cと対向電極22cとの間には、光取り出し面側のオーミック電極43cと光反射面側のオーミック電極21cとの間の電流経路と比較して低抵抗の電流経路が形成される。また、逆方向サージ電圧印加時においては光取り出し面側のオーミック電極43cから光反射面側のオーミック電極21cに向けて電流が流れる。このように、逆方向サージ電圧印加時には、光取り出し面側のオーミック電極43cと光反射面側のオーミック電極21cとの間の電流経路の抵抗よりも顕著に抵抗の低い電流経路が給電用パッド41cと対向電極22cとの間に形成される故、オーミック電極間における電流集中が緩和され、静電破壊耐量が大幅に向上する。このように、本実施例に係る半導体発光素子4においても、実施例1の場合と同様、発光動作時においては給電用パッド41cの直下領域への電流流入は防止される一方、逆方向サージ電圧印加時においては給電用パッド41cと対向電極22cとの間に、光取り出し面側のオーミック電極43cと光反射面側のオーミック電極21cとの間の電流経路上の抵抗よりも低抵抗の電流経路が形成されるので、発光動作時における光取り出し効率の低下や光出力の低下を回避しつつ逆方向の静電サージに対する破壊耐量を向上させることが可能となる。半導体発光素子4は、例えば以下のようなプロセスで製造することができる。MOCVD法などにより成長用基板であるサファイア基板上にn型クラッド層11c、発光層12c、p型クラッド層13cを順次形成する。各層の組成およびキャリア濃度は上記したとおりである。次に、誘電体層25を構成するSiO2を成膜およびパターニングする。次に、対向電極22cを形成する領域に開口部を有するレジストマスクを誘電体層25上に形成する。その後、EB蒸着法などにより、レジストマスクおよび誘電体層25のパターンを介してp型クラッド層13c上にAuを蒸着して対向電極22cを形成する。レジストマスクを除去した後、誘電体層25のパターンを介してPtを蒸着して光反射面側のオーミック電極21cを形成する。次に、上記した実施例1の場合と同様のプロセスにより、光反射層20c上に複数の金属層を介して支持基板を接合する。次に、レーザリフトオフ法により成長用基板であるサファイア基板を除去して半導体膜を表出させる。サファイア基板を除去することにより表出した半導体膜の表面には、欠陥密度が他の層よりも高く、高抵抗化しているダメージ層16cが形成される。次に、給電用パッド41cを形成する部分を残してダメージ層16cをエッチングにより除去して、n型クラッド層11cを表出させる。次に、EB蒸着法などによりダメージ層16cおよびn型クラッド層11cの表面にTi厚さ1nm、Al厚さ200nm、Au厚さ1000nmをこの順序で積層した後、これをパターニングして表面電極を形成する。オーミック電極43cはダメージ層16cを除去することにより表出したn型クラッド層11c上に形成される。給電用パッド41cはダメージ層16c上に形成される。以上の各工程を経ることにより半導体発光素子4が完成する。尚、上記の実施例においては、サファイア基板を除去することにより表出した半導体膜の表面をダメージ層16cとして利用する場合を例示したが、これに限定されるものではない。例えば、半導体膜にプラズマ照射を行うことにより半導体膜に物理的衝撃を与えてダメージ層を形成することとしてもよい。また、上記の実施例においては、ダメージ層16cは、n型クラッド層11c上に形成されているが、ダメージ層はn型クラッド層11内に部分的に形成されていてもよい。かかる構造は、ダメージ層を形成するためのプラズマ照射工程において、マスクを用いることによりプラズマ照射領域を制限することにより形成することができる。また、上記の実施例においては、光取り出し面側にダメージ層を配置することとしたが、ダメージ層を光反射面側に形成してもよい。図11aは、本発明の実施例5に係る半導体発光素子5の構成を示す平面図、図11bは、図11aにおける11b-11b線に沿った断面図である。尚、図11aにおいて、光取り出し面側に設けられる表面電極が実線で示され、光反射面側に設けられる反射電極が破線とハッチングで示されている。半導体発光素子5は、主に、半導体膜10dの光取り出し面側にp型の半導体層が配置され、光反射面側にn型の半導体層が配置されている点が実施例1に係る半導体発光素子1と異なる。半導体膜10dは、AlGaInP系材料からなり、光取り出し面側から順にp型コンタクト層14d、p型クラッド層13d、発光層12d、n型クラッド層11dが積層されて構成される。各層の組成は、上記した実施例1に係る半導体膜と同様である。光取り出し面となるp型コンタクト層14dの表面には、半導体膜10dとの間でオーミック接触を形成する光取り出し面側のオーミック電極第1の電極片43d、ボンディングワイヤが接続される給電用パッドボンディングパッド、第2の電極片41d、給電用パッド41dとオーミック電極43dとを接続する配線電極42dからなる表面電極が設けられている。給電用パッド41dおよび配線電極42dは、p型クラッド層13dとの間でショットキー接触を形成する材料、例えばTa、Ti、W、Pt、WSi、Cuなどにより構成される。給電用パッド41dは、半導体膜10dの主面中央に配置され、円形形状を有する。配線電極42dは、給電用パッド41dから半導体膜10dの4つの辺に向けて伸長してオーミック電極43dに接続する線状の電極である。オーミック電極43dは、p型コンタクト層14dとの間でオーミック接触を形成する材料、例えばAuZnにより構成される。オーミック電極43dは、p型コンタクト層14dの表面を伸長する線状をなしており、半導体膜10dの各部分に電流を供給する。n型クラッド層11dに隣接して設けられる光反射層20dは、誘電体層25と反射電極とにより構成され、半導体膜10dと接する面において光反射面を形成する。反射電極は、光取り出し面側のオーミック電極43dとともにカウンタ電極を構成する光反射面側のオーミック電極第3の電極片21dと、給電用パッド41dに対向する対向電極22d第4の電極片により構成される。オーミック電極21dは、n型クラッド層11dとの間でオーミック接触を形成する材料、例えばAuGeNiなどにより構成される。一方、対向電極22dは、n型クラッド層11dとの間でショットキー接触を形成する材料、例えばAu、Al、Ag、Cu、Fe、Ni、Pd、Ni、Pd、Pt、Mo、Ta、Ti、Wまたはこれらの窒化物例えばTaN、WNまたはこれらのシリサイド例えばWSi、TaSiなどにより構成される。誘電体層25は、例えばSiO2からなり、光反射層20dの表層部分に設けられている。誘電体層25は、対向電極22dの外周を囲む環状をなす部分と、光取り出し面側のオーミック電極43dの直下においてこれに沿うように伸長する線状をなす部分とを有している。誘電体層25は、半導体膜10dと接する面においてオーミック電極21dと対向電極22dとを分離する。尚、オーミック電極21dと対向電極22dは、誘電体層25の下方において互いに繋がっている。対向電極22dは、光取り出し面側の給電用パッド41dの直下に配置される。対向電極22dは、例えば、給電用パッド41dと同一形状および同一サイズを有している。対向電極22dは、その外周を囲むように設けられた円環状の誘電体層25によって半導体膜10dと接する面において、オーミック電極21dから分離されている。光取り出し面側のオーミック電極43dと、光反射面側のオーミック電極21dは、半導体膜10dの主面と平行な投影面に投影したときに、互いに重ならないように配置され、いわゆるカウンタ電極を構成している。すなわち、光反射面側のオーミック電極21dは、光取り出し面側のオーミック電極43dを挟んだ両側に配置され、オーミック電極43dの直下には誘電体層25が配置されている。図11bにおいて、発光動作時の半導体膜10d内を流れる電流の経路が実線矢印で、逆方向サージ電圧印加時の半導体膜10d内を流れる電流の経路が破線矢印で示されている。発光動作時において電流は、p型クラッド層13dと接する光取り出し面側のオーミック電極43dの各々から、光反射面側のオーミック電極21dに向けて流れる。両電極は、カウンタ電極を構成している故、電流の流れる方向は半導体膜10dの主面方向横方向成分を持ち、これにより、比較的膜厚の小さい半導体膜10d内における電流拡散が促進され電流密度分布の均一化が図られる。一方、給電用パッド41dは半導体膜10dとの間でショットキー接触を形成しており、これらの間には、半導体膜10dにおけるpn接合によって形成されるダイオードの向きとは逆向きの障壁、すなわち、順方向電流を阻止するように作用する障壁が形成されている。それ故、発光動作時において給電用パッド41dに向けて電流は流れない。更に、対向電極22dもまた半導体膜10dとの間でショットキー接触を形成しており、これらの間には、半導体膜10dのpn接合によって形成されるダイオードの向きとは逆向きの障壁すなわち、順方向電流を阻止するように作用する障壁が形成されている。それ故、対向電極22dから電流は殆ど放出されない。すなわち、発光動作時において、対向電極22dから放出される電流および給電用パッド41dに流入する電流は殆どなく、電流は、専ら光取り出し面側のオーミック電極43dと光反射面側のオーミック電極21dとの間を流れる。これにより、発光動作時において、給電用パッド41dの直下領域に流入する電流をほぼ完全になくすことができる。一方、半導体膜10dのpn接合に対して逆方向のサージ電圧が印加されると、給電用パッド41dおよび対向電極22dと半導体膜10dとの間のショットキー接合は、いわゆる順方向にバイアスされる故、電圧に対して指数関数的に電流が流れる。従って、逆方向サージ電圧印加時においては、給電用パッド41dと対向電極22dとの間には、光取り出し面側のオーミック電極43dと光反射面側のオーミック電極21dとの間の電流経路と比較して低抵抗の電流経路が形成される。また、逆方向サージ電圧印加時においては光反射面側のオーミック電極21dから光取り出し面側のオーミック電極43dに向けて電流が流れる。このように、逆方向サージ電圧印加時においては、光取り出し面側のオーミック電極43dと光反射面側のオーミック電極21dとの間の電流経路の抵抗よりも低抵抗の電流経路が給電用パッド41dと対向電極22dとの間に形成される故、オーミック電極間における電流集中が緩和され、静電破壊耐量が大幅に向上する。半導体膜の光取り出し面に設けられる表面電極は、光取り出し効率を確保する観点から、被覆率をあまり高くすることはできない。一方、一般的にAlGaInP系半導体は、n型半導体の抵抗を下げて電流拡散させる構造を形成しにくい。というのも、p側はp型AlGaInPに続いて抵抗率の低い格子不整合のGaPを積層できるためp側の抵抗を下げることができるのに対し、n側は一般的にn型GaAs基板上にn型から積層して形成するため、格子不整合である抵抗率の低いGaPを用いることができないためである。尚、膜厚の増加で低抵抗化することは可能であるが、順次積層するMQW、p型半導体層の結晶性が悪化するため好ましくない。従って、n型クラッド層を光取り出し面側に配置した場合にはn型クラッド層上に小面積の表面電極を形成することとなり、電流を十分に拡散させることが困難となる。本実施例のようにn型クラッド層を光反射面側に配置することにより、n型クラッド層の表面の大部分を反射電極で覆うことが可能となり、半導体膜内における電流拡散を促進することが可能となる。このような構成を有する実施例5に係る半導体発光素子5においても、実施例1の場合と同様、発光動作時においては給電用パッドの直下領域への電流流入は防止される一方、逆方向サージ電圧印加時においては給電用パッド41dと対向電極22dとの間に、光取り出し面側のオーミック電極43dと光反射面側のオーミック電極21dとの間の電流経路上の抵抗よりも低抵抗の電流経路が形成されるので、発光動作時における光取り出し効率の低下や光出力の低下を回避しつつ逆方向の静電サージに対する破壊耐量を向上させることが可能となる。上記した構成を有する半導体発光素子5は、例えば以下のようなプロセスで製造することができる。MOCVD法などによりGaAs基板などの成長用基板上に半導体膜10dを形成する。半導体膜10dは、n型クラッド層11d、発光層12d、p型クラッド層13d、p型コンタクト層14dの順で成長用基板上に積層される。次に、p型コンタクト層14dの表面に樹脂接着材などを用いてSiやガラスなどからなる一時基板を接合する。次に、成長用基板を除去して、n型クラッド層11dを表出させる。次に、n型クラッド層11d上に光反射層20dを構成するSiO2膜を形成し、これをパターニングした後、SiO2膜上にITOおよびAuを成膜して反射電極を形成する。尚、反射電極は、AuGeNiやAuSnなどによって形成することも可能であるが、この場合、合金層が形成されて反射率が低下するおそれがある。従って、反射電極は、合金層を形成しないITOで形成することが好ましい。その後、光反射層上にバリアメタル層および密着層を形成し、実施例1と同様の手順で、支持基板を接合する。次に、一時基板を除去してp型コンタクト層14dの表面を表出させる。次に、p型コンタクト層14dの表面に光取り出し面側のオーミック電極43dを形成した後、給電用パッド41dおよび配線電極42dを形成する。尚、上記した各実施例においては、逆方向電圧印加時にのみ機能する導通するサージ電流経路を給電用パッドの直下に配置することとしたが、給電用パッドの直下領域以外の単一または複数の領域にこのような電流経路を配置することとしてもよい。すなわち、半導体膜を挟んで対向し且つ双方が半導体膜との間でショットキー接触を形成する電極対が半導体膜上に分散配置されていてもよい。また上記した各実施例において示した電極構成および半導体膜の構成を、相互に入れ替えてまたは適宜組み合わせて半導体発光装置を構成することが可能である。