"絶縁物を覆う半導体膜を島状に分離することで形成された、第1領域、第2領域、第3領域を1面側に備える基板と、前記第1領域に形成された、第1ゲート電極と、前記1面側の平面視で前記第1ゲート電極を挟む第1濃度の第1LDDを含む第1NMOSTFTと、前記第2領域に形成された、第2ゲート電極と、前記平面視で前記第2ゲート電極を挟む前記第1濃度よりも高い濃度の第2LDDを含む第2NMOSTFTと、前記第3領域に形成された、第3ゲート電極を含むPMOSTFTと、を含む半導体装置の製造方法であって、前記基板の前記1面側に前記第1NMOSTFTと、前記第2NMOSTFTと、前記PMOSTFTと、が備えるゲート絶縁膜を形成する絶縁膜製造工程と、前記1面側に前記第1ゲート電極、前記第2ゲート電極、前記第3ゲート電極を形成するゲート電極形成工程と、前記第1領域での厚さが前記第3領域での厚さよりも薄く、かつ前記第2領域にあたる部分を開口した第3レジストを形成する段差レジスト形成工程と、前記第3領域と前記第1領域を覆う前記第3レジストと前記第2ゲート電極とをマスクとして、第2LDD前駆体にイオン注入を行い、N型の不純物を導入する第1LDDイオン注入工程と、イオン注入の加速電圧を上げて、前記第3領域に位置する前記第3レジストではイオンの通過が阻止され、前記第1領域に位置する前記第3レジストではイオンを通させることで、前記第3レジストと前記第1ゲート電極と前記第2ゲート電極とをマスクとして、第1LDD前駆体と、前記第2LDD前駆体とにN型の不純物をイオン注入し、前記第1LDDと前記第2LDDを構成する第2LDDイオン注入工程と、前記第3レジストを除去する工程と、を備えることを特徴とする半導体装置の製造方法。絶縁物を覆う半導体膜を島状に分離することで形成された、第1領域、第2領域、第3領域を1面側に備える基板と、前記第1領域に形成された、第1ゲート電極と、前記1面側の平面視で前記第1ゲート電極を挟む第1濃度の第1LDDを含む第1NMOSTFTと、前記第2領域に形成された、第2ゲート電極と、前記平面視で前記第2ゲート電極を挟む前記第1濃度よりも高い濃度の第2LDDを含む第2NMOSTFTと、前記第3領域に形成された、第3ゲート電極を含むPMOSTFTと、を含む半導体装置の製造方法であって、前記基板の前記1面側に前記第1NMOSTFTと、前記第2NMOSTFTと、前記PMOSTFTと、が備えるゲート絶縁膜を形成する絶縁膜製造工程と、前記1面側に前記第1ゲート電極、前記第2ゲート電極、前記第3ゲート電極を形成するゲート電極形成工程と、前記第1領域での厚さが前記第3領域での厚さよりも薄く、かつ前記第2領域にあたる部分を開口した第3レジストを形成する段差レジスト形成工程と、前記第3領域と前記第1領域を覆う前記第3レジストと前記第2ゲート電極とをマスクとして、第2LDD前駆体にイオン注入を行い、N型の不純物を導入する第1LDDイオン注入工程と、前記第1領域には前記第3レジストを残さず、前記第3領域には前記第3レジストが残るよう前記第3レジストを薄膜化する薄膜化工程と、前記第3レジストと前記第1ゲート電極と前記第2ゲート電極とをマスクとして、前記第2LDD前駆体と第1LDD前駆体とにN型の不純物をイオン注入し、前記第1LDDと前記第2LDDを構成した後、前記第3レジストを除去する第2LDDイオン注入工程と、を備えることを特徴とする半導体装置の製造方法。絶縁物を覆う半導体膜を島状に分離することで形成された、第1領域、第2領域、第3領域を1面側に備える基板と、前記第1領域に形成された、第1ゲート電極と、前記1面側の平面視で前記第1ゲート電極を挟む第1濃度の第1LDDを含む第1NMOSTFTと、前記第2領域に形成された、第2ゲート電極と、前記平面視で前記第2ゲート電極を挟む前記第1濃度よりも高い濃度の第2LDDを含む第2NMOSTFTと、前記第3領域に形成された、第3ゲート電極と、第3ソースドレインを含むPMOSTFTと、を含む半導体装置の製造方法であって、前記基板の前記1面側に前記第1NMOSTFTと、前記第2NMOSTFTと、前記PMOSTFTと、が備えるゲート絶縁膜を形成する絶縁膜製造工程と、前記1面側に前記第1ゲート電極、前記第2ゲート電極、前記第3ゲート電極を形成するゲート電極形成工程と、前記第1領域と前記第2領域とを覆い、前記第2領域での厚さが前記第1領域での厚さよりも薄く、かつ前記第3領域にあたる部分を開口した第3レジストを形成する段差レジスト形成工程と、前記第2領域と前記第1領域を覆う前記第3レジストと前記第3ゲート電極とをマスクとしてイオン注入を行い、P型の不純物を導入して前記第3ソースドレインを形成するPSDイオン注入工程と、イオン注入の加速電圧を上げて、前記第1領域に位置する前記第3レジストはイオンの通過を阻止し、前記第2領域に位置する前記第3レジストではイオンを通過させることで、前記第1領域に位置する前記第3レジストと前記第1ゲート電極と前記第2ゲート電極とをマスクとして、前記PSDイオン注入工程でのドーズ量よりも少ないドーズ量でイオン注入を行い、第2LDD前駆体にN型の不純物を導入する第1LDDイオン注入工程と、前記第3レジストを除去する工程と、前記第3ソースドレインがP型を保つドーズ量の範囲でN型の不純物を導入するイオン注入を行い、前記第1LDDと、前記第2LDD、とを形成する第2LDDイオン注入工程と、を備えることを特徴とする半導体装置の製造方法。絶縁物を覆う半導体膜を島状に分離することで形成された、第1領域、第2領域、第3領域を1面側に備える基板と、前記第1領域に形成された、第1ゲート電極と、前記1面側の平面視で前記第1ゲート電極を挟む第1濃度の第1LDDを含む第1NMOSTFTと、前記第2領域に形成された、第2ゲート電極と、前記平面視で前記第2ゲート電極を挟む前記第1濃度よりも高い濃度の第2LDDを含む第2NMOSTFTと、前記第3領域に形成された、第3ゲート電極と、第3ソースドレインを含むPMOSTFTと、前記基板の前記1面側に前記第1NMOSTFTと、前記第2NMOSTFTと、前記PMOSTFTと、が備えるゲート絶縁膜を形成する絶縁膜製造工程と、前記第1領域と前記第2領域とを覆い、前記第2領域での厚さが前記第1領域での厚さよりも薄く、かつ前記第3領域にあたる部分を開口した第3レジストを形成する段差レジスト形成工程と、前記第2領域と前記第1領域を覆う前記第3レジストと前記第3ゲート電極とをマスクとしてイオン注入を行い、P型の不純物を導入して前記第3ソースドレインを形成するPSDイオン注入工程と、前記第1領域には前記第3レジストが残り、前記第2領域には前記第3レジストが残らないよう前記第3レジストを薄膜化する薄膜化工程と、前記第1領域に位置する前記第3レジストと前記第1ゲート電極と前記第2ゲート電極とをマスクとして、前記PSDイオン注入工程でのドーズ量よりも少ないドーズ量でイオン注入を行い、第2LDD前駆体にN型の不純物を導入した後、前記第3レジストを除去する第1LDDイオン注入工程と、前記第3ソースドレインがP型を保つドーズ量の範囲でN型の不純物を導入するイオン注入を行い、前記第1LDDと、前記第2LDD、とを形成する第2LDDイオン注入工程と、を備えることを特徴とする半導体装置の製造方法。請求項1~4のいずれか一項に記載の半導体装置の製造方法であって、前記第3レジストを形成する露光工程で、前記第3レジストの厚さが薄い領域の露光には、光強度を中間調に制御するパターンを備えたハーフトーンマスクを用いることを特徴とする半導体装置の製造方法。請求項1~5のいずれか一項に記載の半導体装置の製造方法を含み、電気光学装置の表示領域を構成する画素に含まれる前記第1NMOSTFTを形成し、前記画素を駆動する回路に含まれる前記第2NMOSTFTと、前記PMOSTFTとを形成することを特徴とする電気光学装置の製造方法。しかしながら、特許文献1記載の技術では、高額なフォトマスクをTFTの種類に合わせて用いることが必要となるため、その分、光制御基板の値段が高額になり、また工程数が増えてしまうという課題があった。また、特許文献2に記載の技術では、薄膜部と厚膜部が近接して存在しているため、互いに干渉し、薄膜部のレジストを、膜厚の均一性を保って形成することが困難であるという課題があった。一方、ハーフトーン型の露光/現像は通常の露光/現像と比べ露光量や現像時間のマージンが少ない。そのため、特許文献2に開示されるように、ハーフトーンパターンの近傍に他のパターンが存在すると、ハーフトーンパターンをレジスト膜に精度良く転写することが困難となる。具体的には、ハーフトーンパターンに対応する領域のレジスト膜が裾を引いたり、抉れたりする等の形状不良が発生し、歩留まりを確保することが困難となる課題があった。また、特許文献2の技術では半導体層の上に直接レジストを形成し、またイオン注入後にアッシングを行うため、半導体層へのダメージやコンタミ不純物や欠陥が浸入するという課題があった。本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。[適用例1]本適用例にかかる半導体装置の製造方法は、絶縁物を覆う半導体膜を島状に分離することで形成された、第1領域、第2領域、第3領域を1面側に備える基板と、前記第1領域に形成された、第1ゲート電極と、前記1面側の平面視で前記第1ゲート電極を挟む第1濃度の第1LDDを含む第1NMOSTFTと、前記第2領域に形成された、第2ゲート電極と、前記平面視で前記第2ゲート電極を挟む前記第1濃度よりも高い濃度の第2LDDを含む第2NMOSTFTと、前記第3領域に形成された、第3ゲート電極を含むPMOSTFTと、を含む半導体装置の製造方法であって、前記基板の前記1面側に前記第1NMOSTFTと、前記第2NMOSTFTと、前記PMOSTFTと、が備えるゲート絶縁膜を形成する絶縁膜製造工程と、前記1面側に前記第1ゲート電極、前記第2ゲート電極、前記第3ゲート電極を形成するゲート電極形成工程と、前記第1領域での厚さが前記第3領域での厚さよりも薄く、かつ前記第2領域にあたる部分を開口した第3レジストを形成する段差レジスト形成工程と、前記第3領域と前記第1領域を覆う前記第3レジストと前記第2ゲート電極とをマスクとして、第2LDD前駆体にイオン注入を行い、N型の不純物を導入する第1LDDイオン注入工程と、イオン注入の加速電圧を上げて、前記第3領域に位置する前記第3レジストではイオンの通過が阻止され、前記第1領域に位置する前記第3レジストではイオンを通させることで、前記第3レジストと前記第1ゲート電極と前記第2ゲート電極とをマスクとして、第1LDD前駆体と、前記第2LDD前駆体とにN型の不純物をイオン注入し、前記第1LDDと前記第2LDDを構成する第2LDDイオン注入工程と、前記第3レジストを除去する工程と、を含むことを特徴とする。これによれば、PMOSTFTを構成する第3領域と、2種類のLDD濃度を備えるNMOSTFTを構成する第1領域と第2領域とを、少ないフォトマスク数で加工することができる。具体的には、第1LDDと第2LDDとを形成する工程を1枚のフォトマスクで加工を済ませることができる。第2LDDは2回のイオン注入で形成されるが、第2LDDへの1回目のイオン注入では、第1LDD部分を覆う第3レジストにより第1LDD部分へのイオン注入を阻止し、選択的に第2LDDにイオン注入を行っている。そして、第2LDDへの2回目のイオン注入と、第1LDD部分へのイオン注入に際しては、注入エネルギーを上げて第1LDD部分を覆う第3レジストを通過させて第1LDDと第2LDDと、にイオン注入する。このように、第3レジストを注入エネルギーに応じてイオン注入の阻止膜と透過膜とに使い分けることで、フォトマスク数の増加を抑えて第1LDDを備える第1NMOSTFTと、第2LDDを備える第2NMOSTFTを形成することが可能となる。加えて、第3レジストはレジスト膜厚に応じて各々分離した領域に設けられており、レジスト膜厚が薄い領域と隣接して膜厚が厚い領域が形成されるようなことはない。つまり、各々の第3レジストの形状は単純な形状で構成される。そのため、形状の複雑さに起因する影響が抑えられるので、膜厚安定性を確保することができる。また、ゲート絶縁膜としての絶縁膜を形成し、ゲート電極を形成してから厚さの異なる領域を含む第3レジストを形成することから、ゲート電極に覆われる位置に形成されるTFTのチャネル部を汚染することなくTFTの製造することができる。[適用例2]本適用例にかかる半導体装置の製造方法は、絶縁物を覆う半導体膜を島状に分離することで形成された、第1領域、第2領域、第3領域を1面側に備える基板と、前記第1領域に形成された、第1ゲート電極と、前記1面側の平面視で前記第1ゲート電極を挟む第1濃度の第1LDDを含む第1NMOSTFTと、前記第2領域に形成された、第2ゲート電極と、前記平面視で前記第2ゲート電極を挟む前記第1濃度よりも高い濃度の第2LDDを含む第2NMOSTFTと、前記第3領域に形成された、第3ゲート電極を含むPMOSTFTと、を含む半導体装置の製造方法であって、前記基板の前記1面側に前記第1NMOSTFTと、前記第2NMOSTFTと、前記PMOSTFTと、が備えるゲート絶縁膜を形成する絶縁膜製造工程と、前記1面側に前記第1ゲート電極、前記第2ゲート電極、前記第3ゲート電極を形成するゲート電極形成工程と、前記第1領域での厚さが前記第3領域での厚さよりも薄く、かつ前記第2領域にあたる部分を開口した第3レジストを形成する段差レジスト形成工程と、前記第3領域と前記第1領域を覆う前記第3レジストと前記第2ゲート電極とをマスクとして、第2LDD前駆体にイオン注入を行い、N型の不純物を導入する第1LDDイオン注入工程と、前記第1領域には前記第3レジストを残さず、前記第3領域には前記第3レジストが残るよう前記第3レジストを薄膜化する薄膜化工程と、前記第3レジストと前記第1ゲート電極と前記第2ゲート電極とをマスクとして、前記第2LDD前駆体と第1LDD前駆体とにN型の不純物をイオン注入し、前記第1LDDと前記第2LDDを構成した後、前記第3レジストを除去する第2LDDイオン注入工程と、を備えることを特徴とする。これによれば、PMOSTFTを構成する第3領域と、2種類のLDD濃度を備えるNMOSTFTを構成する第1領域と第2領域とを、少ないフォトマスク数で加工することができる。具体的には、第1LDDと第2LDDとを形成する工程を1枚のフォトマスクで加工を済ませることができる。第2LDDは2回のイオン注入で形成されるが、第2LDDへの1回目のイオン注入では、第1LDD部分を覆う第3レジストにより第1LDD部分へのイオン注入を阻止し、選択的に第2LDDにイオン注入を行っている。続けて、第3レジストを薄膜化し、第1LDD部分を露出させて2回目のイオン注入をさせることで、1枚のフォトマスクで異なる濃度の第1LDDと第2LDDとを形成することができる。また、2回行われる第2LDDのイオン注入は2回とも、第2LDD領域を露出した状態で行われるため、第3レジストの膜厚変動に伴うTFT特性の変動を抑えることができる。加えて、第3レジストはレジスト膜厚に応じて各々分離した領域に設けられており、レジスト膜厚が薄い領域と隣接して膜厚が厚い領域が形成されるようなことはない。つまり、各々の第3レジストの形状は単純な形状で構成される。そのため、形状の複雑さに起因する影響が抑えられるので、膜厚安定性を確保することができる。また、ゲート絶縁膜としての絶縁膜を形成し、ゲート電極を形成してから厚さの異なる領域を含む第3レジストを形成することから、ゲート電極に覆われる位置に形成されるTFTのチャネル部を汚染することなくTFTの製造することができる。[適用例3]本適用例にかかる半導体装置の製造方法は、絶縁物を覆う半導体膜を島状に分離することで形成された、第1領域、第2領域、第3領域を1面側に備える基板と、前記第1領域に形成された、第1ゲート電極と、前記1面側の平面視で前記第1ゲート電極を挟む第1濃度の第1LDDを含む第1NMOSTFTと、前記第2領域に形成された、第2ゲート電極と、前記平面視で前記第2ゲート電極を挟む前記第1濃度よりも高い濃度の第2LDDを含む第2NMOSTFTと、前記第3領域に形成された前記第3領域に形成された、第3ゲート電極と、第3ソースドレインを含むPMOSTFTと、を含む半導体装置の製造方法であって、前記基板の前記1面側に前記第1NMOSTFTと、前記第2NMOSTFTと、前記PMOSTFTと、が備えるゲート絶縁膜を形成する絶縁膜製造工程と、前記1面側に前記第1ゲート電極、前記第2ゲート電極、前記第3ゲート電極を形成するゲート電極形成工程と、前記第1領域と前記第2領域とを覆い、前記第2領域での厚さが前記第1領域での厚さよりも薄く、かつ前記第3領域にあたる部分を開口した第3レジストを形成する段差レジスト形成工程と、前記第2領域と前記第1領域を覆う前記第3レジストと前記第3ゲート電極とをマスクとしてイオン注入を行い、P型の不純物を導入して前記第3ソースドレインを形成するPSDイオン注入工程と、イオン注入の加速電圧を上げて、前記第1領域に位置する前記第3レジストはイオンの通過を阻止し、前記第2領域に位置する前記第3レジストではイオンを通過させることで、前記第1領域に位置する前記第3レジストと前記第1ゲート電極と前記第2ゲート電極とをマスクとして、前記PSDイオン注入工程でのドーズ量よりも少ないドーズ量でイオン注入を行い、前記第2LDD前駆体にN型の不純物を導入する第1LDDイオン注入工程と、前記第3レジストを除去する工程と、前記第3ソースドレインがP型を保つドーズ量の範囲でN型の不純物を導入するイオン注入を行い、前記第1LDDと、前記第2LDD、とを形成する第2LDDイオン注入工程と、を備えることを特徴とする。これによれば、PMOSTFTを構成する第3領域と、2種類のLDD濃度を備えるNMOSTFTを構成する第1領域と第2領域とを、少ないフォトマスク数で加工することができる。公知技術を用いた場合には、ゲート絶縁膜を形成する絶縁膜製造工程から始めてソースドレインを備えるPMOSTFTと、ソースドレインとLDDとを備える第1NMOSTFTと、第2NMOSTFTとを形成するには、7枚のフォトマスク数を要するが、本発明の技術を用いると5枚のフォトマスク数で形成でき、製造工程の短縮、それに伴う歩留まり向上、さらには、高額なフォトマスク数を減らすことで、廉価で信頼性の高い半導体装置を提供できる。さらに、第2LDDは2回のイオン注入で形成されるが、第2LDDへの1回目のイオン注入では、第1LDD部分を覆う第3レジストにより第1LDD部分へのイオン注入を阻止させている。そして、第2LDDへの2回目のイオン注入と、第1LDD部分との両部分へのイオン注入に際しては、エネルギーを変えて第2LDD部分を覆う第3レジストを通過させて第2LDD内にイオン注入している。このように、第3レジストを注入エネルギーに応じてイオン注入の阻止膜と透過膜とに使い分けることで、フォトマスク数の増加を抑えて第1LDDを備える第1NMOSTFTと、第2LDDを備える第2NMOSTFTを形成することが可能となる。加えて、第3レジストはレジスト膜厚に応じて各々分離した領域に設けられており、レジスト膜厚が薄い領域と隣接して膜厚が厚い領域が形成されるようなことはない。つまり、各々の第3レジストの形状は単純な形状で構成される。そのため、形状の複雑さに起因する影響が抑えられるので、膜厚安定性を確保することができる。また、ゲート絶縁膜としての絶縁膜を形成し、ゲート電極を形成してから厚さの異なる領域を含む第3レジストを形成することから、ゲート電極に覆われる位置に形成されるTFTのチャネル部を汚染することなくTFTの製造することができる。[適用例4]本適用例にかかる半導体装置の製造方法は、絶縁物を覆う半導体膜を島状に分離することで形成された、第1領域、第2領域、第3領域を1面側に備える基板と、前記第1領域に形成された、第1ゲート電極と、前記1面側の平面視で前記第1ゲート電極を挟む第1濃度の第1LDDを含む第1NMOSTFTと、前記第2領域に形成された、第2ゲート電極と、前記平面視で前記第2ゲート電極を挟む前記第1濃度よりも高い濃度の第2LDDを含む第2NMOSTFTと、前記第3領域に形成された、第3ゲート電極と、第3ソースドレインを含むPMOSTFTと、を含む半導体装置の製造方法であって、前記基板の前記1面側に前記第1NMOSTFTと、前記第2NMOSTFTと、前記PMOSTFTと、が備えるゲート絶縁膜を形成する絶縁膜製造工程と、前記第1領域と前記第2領域にあたる部分を開口し、前記第3領域を覆った第1レジストをマスクとしてイオン注入を行い、前記第1領域内と前記第2領域内の前記半導体膜にP型の不純物を導入した後、前記第1レジストを除去するNCDイオン注入工程と、前記第3領域にあたる部分を開口し、前記第1領域と前記第2領域とを覆った第2レジストをマスクとしてイオン注入を行い、N型の不純物を導入した後、前記第2レジストを除去するPCDイオン注入工程と、前記1面側に前記第1ゲート電極、前記第2ゲート電極、前記第3ゲート電極を形成するゲート電極形成工程と、前記第1領域と前記第2領域とを覆い、前記第2領域での厚さが前記第1領域での厚さよりも薄く、かつ前記第3領域にあたる部分を開口した第3レジストを形成する段差レジスト形成工程と、前記第2領域と前記第1領域を覆う前記第3レジストと前記第3ゲート電極とをマスクとしてイオン注入を行い、P型の不純物を導入して前記第3ソースドレインを形成するPSDイオン注入工程と、前記第1領域には前記第3レジストが残り、前記第2領域には前記第3レジストが残らないよう前記第3レジストを薄膜化する薄膜化工程と、前記第1領域に位置する前記第3レジストと前記第1ゲート電極と前記第2ゲート電極とをマスクとして、前記PSDイオン注入工程でのドーズ量よりも少ないドーズ量でイオン注入を行い、第2LDD前駆体にN型の不純物を導入した後、前記第3レジストを除去する第1LDDイオン注入工程と、前記第3ソースドレインがP型を保つドーズ量の範囲でN型の不純物を導入するイオン注入を行い、前記第1LDDと、前記第2LDD、とを形成する第2LDDイオン注入工程と、を備えることを特徴とする。これによれば、PMOSTFTを構成する第3領域と、2種類のLDD濃度を備えるNMOSTFTを構成する第1領域と第2領域とを、少ないフォトマスク数で加工することができる。公知技術を用いた場合には、ゲート絶縁膜を形成する絶縁膜製造工程から始めてソースドレインを備えるPMOSTFTと、ソースドレインとLDDとを備える第1NMOSTFTと、第2NMOSTFTとを形成するには、7枚のフォトマスク数を要するが、本発明の技術を用いると5枚のフォトマスク数で形成でき、製造工程の短縮、それに伴う歩留まり向上、さらには、高額なフォトマスク数を減らすことで、廉価で信頼性の高い半導体装置を提供できる。また、ゲート絶縁膜としての絶縁膜を形成し、ゲート電極を形成してから厚さの異なる領域を含む第3レジストを形成することから、ゲート電極に覆われる位置に形成されるTFTのチャネル部を汚染することなくTFTの製造することができる。加えて、第3レジストはレジスト膜厚に応じて各々分離した領域に設けられており、レジスト膜厚が薄い領域と隣接して膜厚が厚い領域が形成されるようなことはない。つまり、各々の第3レジストの形状は単純な形状で構成される。そのため、形状の複雑さに起因する影響が抑えられるので、膜厚安定性を確保することができる。続けて、第3レジストを薄膜化し、第1LDD部分を露出させて2回目のイオン注入をさせることで、1枚のフォトマスクで異なる濃度の第1LDDと第2LDDとを形成することができる。また、この場合、2回行われる第2LDDのイオン注入は2回とも、第2LDD領域を露出した状態で行われるため、第3レジストの膜厚変動に伴うTFT特性の変動を抑えることができる。[適用例5]上記適用例にかかる半導体装置の製造方法であって、前記第3レジストを形成する露光工程で、前記第3レジストの厚さが薄い領域の露光には、光強度を中間調に制御するパターンを備えたハーフトーンマスクを用いることを特徴とする半導体装置の製造方法。上記した適用例によれば、セルフアラインで2種類の膜厚を備えるレジスト膜を形成することができ、高い位置精度を確保することができる。また、一度のフォトリソグラフ工程で2種類の膜厚を備えるレジスト膜を形成できることから、加工コストを低減することができる。[適用例6]本適用例にかかる半導体装置の製造方法は、上記適用例にかかる半導体装置の製造方法を含み、画素の電位または電流値を制御する前記第1NMOSTFTを形成し、画像情報を操作する前記第2NMOSTFTと、前記PMOSTFTとを形成することを特徴とする。これによれば、少ないマスク数で、リークが少なく保持動作に適した第1NMOSTFTと、高速動作が可能で、画像情報を操作する処理速度に優れた第2NMOSTFTと、PMOSTFTとを形成できることから、外付け部品が少ない電気光学装置を製造する製造方法を提供することができる。第1実施形態図1は、電気光学装置としての液晶装置の構造を示す概略図である。図2は、図1に示す液晶装置の等価回路図である。以下、液晶装置の構造を、図1及び図2を参照しながら説明する。本実施形態では、薄膜トランジスターThinFilmTransistor;以下TFTと呼ぶを画素のスイッチング素子として備えたアクティブマトリックス型の液晶装置を例に挙げて説明する。ここで、画素のスイッチング用のTFTを、以降TFT30とも記載する。例示した液晶装置100は、例えば後述する投射型表示装置液晶プロジェクターの光変調手段液晶ライトバルブ等や、直視型ディスプレイとして好適に用いることができる。また、電気光学装置として、液晶装置以外の、例えば有機EL装置、電子ペーパーにも適用できる。<液晶装置の構成>まず、本実施形態の液晶装置について図1~図2を参照して説明する。図1は液晶装置の構成を示す概略図であり、同図aは正面図、同図bは同図aのH-H線断面図である。図1a及びbに示すように、本実施形態の液晶装置100は、基板としての素子基板10及び対向基板20と、これら一対の基板によって挟持された液晶層50とを有する。素子基板10は対向基板20よりも一回り大きく、両基板は、シール材52を介して接合され、その隙間に正の誘電異方性を有する液晶が封入されて液晶層50を構成している。同図aに示すように、素子基板10の1辺部に沿ってデータ線駆動回路101が設けられ、これに電気的に接続された複数の端子部102が配列している。該1辺部と直交し互いに対向する他の2辺部には、該2辺部に沿って走査線駆動回路104が設けられている。対向基板20を挟んで該1辺部と対向する他の1辺部には、2つの走査線駆動回路104を繋ぐ複数の配線105が設けられている。額縁状に配置されたシール材52の内側には、同じく額縁状に見切り部53が設けられている。見切り部53は、遮光性を有する金属材料あるいは樹脂材料等を用いて、見切り部53の内側が複数の画素Gを有する表示領域10aとなっている。同図bに示すように、素子基板10には、画素Gを区画する遮光膜としてのBMブラックマトリックスが設けられている。この場合、BMは遮光性を有する例えばAl、Ti等の金属材料、あるいはこれらを積層した膜を含んでいる。対向基板20の液晶層50側の表面には、見切り部53と表示領域10aとを少なくとも覆うように成膜された配向膜29が形成されている。これらの配向膜18及び配向膜29には、所定の方向に配向処理が施されている。図2は、液晶装置の等価回路図である。図2に示すように、液晶装置100の表示領域10aは、行方向に沿って延びるm行mは整数の走査線3aと、列方向に沿って延びるn列nは整数のデータ線6aと、該走査線3aと該データ線6aとの各交差部にマトリックス配置された複数の画素Gとを備えている。そして、各画素Gは、第2電極としての画素電極9と画素電極9をスイッチング制御するための第1NMOSTFTとしてのTFT30とを有している。画素電極9と第1電極としての共通電極19との間には液晶層50が介在している。共通電極19は走査線駆動回路104から延びる共通線3bと電気的に接続されており、各画素Gにおいて共通の電位に保持されるようになっている。走査線駆動回路104は、TFT30よりも高速にスイッチング可能な第2NMOSTFTとしてのNMOSTFT40nとPMOSTFT40pと、を含む回路から構成されており、走査線3aを駆動すると共に、タイミングデータやその他の信号処理を行っている。データ線駆動回路101から延びるデータ線6aがTFT30のソースと電気的に接続されている。データ線駆動回路101は、画像信号D1,D2,...,Dnを、データ線6aを介して各画素Gに供給する。画像信号D1~Dnはこの順に線順次に供給しても構わないし、相隣接する複数のデータ線6a同士に対して、グループごとに供給するようにしてもよい。データ線駆動回路101は、TFT30よりも高速にスイッチング可能なNMOSTFT40nとPMOSTFT40pと、を含む回路から構成されており、データ線6aを駆動すると共に、タイミングデータやその他の信号処理を行っている。また、TFT30のゲートには、走査線駆動回路104から延びる走査線3aが電気的に接続されている。走査線駆動回路104から所定のタイミングで走査線3aにパルス的に供給される走査信号SC1,SC2,...,SCmが、この順に線順次でTFT30のゲートに印加されるようになっている。画素電極9は、TFT30のドレインに電気的に接続されている。スイッチング素子であるTFT30が走査信号SC1,SC2,...,SCmの入力により一定期間だけオン状態とされることで、データ線6aから供給される画像信号D1,D2,...,Dnが所定のタイミングで画素電極9に書き込まれるようになっている。画素電極9を介して液晶層50に書き込まれた所定レベルの画像信号D1,D2,...,Dnは、画素電極9と液晶層50を介して対向する共通電極19との間で一定期間保持される。このように、液晶層50に電圧信号が印加されると、印加された電圧レベルにより、液晶分子の配向状態が変化する。これにより、液晶層50に入射した光が変調されて、画像光が生成されるようになっている。以下、上記した電気光学装置としての液晶装置の製造方法に関して、特にNMOSTFT40nや、PMOSTFT40p、及びTFT30の製造工程について図面を用いて説明する。図3、図4は本実施形態にかかる製造工程を説明するための工程断面図である。まず、石英等の絶縁物を用いた素子基板10の第1面に、窒化珪素層151を堆積し、次に酸化珪素層152を堆積する。そして、例えば1000°C程度で半導体膜としての多結晶シリコン膜153図3aは158になっていますので、修正お願いします。を堆積する。ここまでの工程を終えた断面図を図3aに示す。なお、ここでは絶縁物として石英を用いた場合について説明したが、これは半導体や導体を絶縁体絶縁部で覆ったものを素子基板10として用いても良い。次に、多結晶シリコン膜153をフォトリソグラフ/エッチング法により素子基板10の平面視で島状に分離し、第1領域155、第2領域156、第3領域157を形成する。ここで、第1領域155、第2領域156、第3領域157は通常複数個存在することとなる。ここまでの工程を終えた断面図を図3bに示す。次に、素子基板10の第1面に、ゲート絶縁膜158を形成する。ゲート絶縁膜158はCVD法や熱酸化法を用いることができる。本実施形態では、CVD法を用いたものとして説明を続ける絶縁膜製造工程。ここまでの工程を終えた図を図3cに示す。次に、第1領域155と第2領域156にあたる部分を開口し、第3領域157を覆った第1レジスト201をマスクとして、第1領域155と第2領域156にあたる部分にP型を示す不純物例えばボロンをイオン注入する。そしてイオン注入後、第1レジスト201を除去するNCDイオン注入工程。イオン注入を行っている状態での断面図を図3dに示す。次に、第1領域155と第2領域156にあたる部分を覆い、第3領域157を開口した第2レジスト202をマスクとして、第3領域157にあたる部分にN型を示す不純物例えばリンをイオン注入する。そしてイオン注入後、第2レジスト202を除去するPCDイオン注入工程。イオン注入を行っている状態での断面図を図3eに示す。次に、第1領域155に第1ゲート電極160、第2領域156に第2ゲート電極161、第3領域157に第3ゲート電極162を形成する。第1ゲート電極160、第2ゲート電極161、第3ゲート電極162は金属やポリシリコン、金属とシリコンとの化合物、あるいはこれらの多層構造を用いても良い。第1ゲート電極160、第2ゲート電極161、第3ゲート電極162は、図示せぬゲート電極前駆体を成膜した後、フォトリソグラフ/エッチング法により形成することができるゲート電極形成工程。ここまでの工程を終えた断面図を図3fに示す。次に、第1領域155での厚さが第3領域157での厚さよりも薄く、かつ第2領域156を開口した第3レジスト203を形成する段差レジスト形成工程。ここまでの工程を終えた断面図を図3gに示す。このように、レジストの厚さを複数の水準で設定する場合、ハーフトーンマスクを用いると、製造工程数の増加を抑えることができることから好適である。ここで、第1領域155での第3レジスト203の厚さは例えば200nm程度、第3領域157での厚さは例えば600nm程度の値をとる。次に、第1領域155と第3領域157とを覆う第3レジスト203でイオンの通過を阻止させるよう、イオンの加速電圧を設定する。そして、第1領域155と第3領域157を覆う第3レジスト203と、第2ゲート電極161をマスクとして、第2領域156にN型を示す不純物例えばリンのイオン注入を行い、第2LDD前駆体165aを形成する第1LDDイオン注入工程。リンを用いた場合には、加速電圧として60keV程度を用いると、第1領域155での第3レジスト203でリンイオンの通過が阻止され、第2領域156にはリンイオンが注入される。イオン注入を行っている状態での断面図を図3hに示す。次に、イオン注入に用いる加速エネルギーを上げ、第3領域157と、第2ゲート電極161と、第1ゲート電極160と、をマスクとして、第1LDD164となるべき領域と、第2LDD前駆体165aとにN型を示す不純物例えばリンのイオン注入を行い、第2LDD165と第1LDD164と、を形成する第2LDDイオン注入工程。そしてイオン注入後、第3レジスト203を除去する。N型の不純物としてリンを用いた場合には、加速電圧として80keV程度を用いると、第1領域155と、第2領域156にリンイオンが注入される。イオン注入を行っている状態での断面図を図4iに示す。第1ゲート電極160と、第2ゲート電極161と、をマスクとしているため、第1LDD164は第1ゲート電極160を素子基板10の平面視で挟み、第2LDD165は、第2ゲート電極161を挟む形状となる。なお、第1LDDイオン注入工程と高加速の第2LDDイオン注入工程は互いに工程の順番を入れ替えることもできる。次に、第3領域157にあたる部分を開口し、第1領域155と第2領域156にあたる部分を覆う第4レジスト204を形成し、第4レジスト204と第3ゲート電極162とをマスクとしてイオン注入を行い、P型を示す不純物例えばボロンを注入し、PMOSTFT40pの第3ソースドレイン170を形成するPSDイオン注入工程。そしてイオン注入後、第4レジスト204を除去する。イオン注入を行っている状態での断面図を図4jに示す。なお、PSDイオン注入工程では、第3ソースドレイン170とが、後述する電極175とオーム性接合が取れる程度の不純物濃度となるようドーズ量が制御されていることが好ましい。次に、第3領域157、第1LDD164、第2LDD165、第1ゲート電極160、第2ゲート電極161を覆い、第1ソースドレイン171となるべき領域と、第2ソースドレイン172となるべき領域にあたる部分を開口した第5レジスト205をマスクとしてイオン注入を行い、N型を示す不純物例えばリンを導入し、第1LDD164の一部をN型の第1ソースドレイン171に変換し、第2LDD165の一部を高濃度なN型の第2ソースドレイン172とに変換する。そしてイオン注入後、第5レジスト205を除去する。NSDイオン注入工程。イオン注入を行っている状態での断面図を図4kに示す。なお、NSDイオン注入工程では、第1ソースドレイン171と第2ソースドレイン172とが、後述する電極175とオーム性接合が取れる程度の不純物濃度となるようドーズ量が制御されていることが好ましい。次に、層間絶縁膜180を形成した後、第1ソースドレイン171と、第2ソースドレイン172と、第3ソースドレイン170と接続された電極175を形成する電極形成工程。ここまでの工程を終えた断面図を図3lに示す。上記した製造工程を用いることで、例えば液晶装置100の駆動に好適なNMOSTFT40n、PMOSTFT40p、及びTFT30を形成することができる。上記した電気光学装置の製造方法は以下の効果を奏する。液晶装置や、有機EL装置、電子ペーパー等に対して、図2に示すように、表示用の素子を駆動する、低リークで電荷保持特性に優れたTFT30と、データ線6aを駆動すると共に、タイミングデータやその他の信号処理を行う動作速度に優れたNMOSTFT40nとPMOSTFT40pとを、マスク数の増加を抑えて同一基板に作りこむことができる。具体的には、ゲート絶縁膜158を形成する工程と、N型の第1ソースドレイン171と、N型の第2ソースドレイン172とを形成する工程間を、6枚のフォトマスクで形成することができる。これは、従来工程でNMOSTFT40nを作らない場合のフォトマスク数に相当する。即ち、フォトマスクを増やすことなく、新たなTFTとしてNMOSTFT40nを作りこむことが可能となる。本実施形態における半導体装置の製造方法は、上述した実施形態の効果に加え、以下の効果を奏する。ゲート絶縁膜158を形成してからイオン注入やフォトリソグラフ工程を行うため、上記したTFT30、NMOSTFT40nとPMOSTFT40pのチャネルそれぞれ第1領域155の第1ゲート電極160に覆われた部分、第2領域156の第2ゲート電極161に覆われた部分、第3領域157の第3ゲート電極162に覆われた部分へのダメージやコンタミ不純物や欠陥の浸入が抑えられることから、不安定要因の少ない製造プロセスを構築することができる。ハーフトーンマスクを用いて、段差のあるレジストパターンを製造することで、セルフアラインで2種類の膜厚を備えるレジスト膜を形成することができ、高い位置精度を確保することが可能となる。また、一度のフォトリソグラフ工程で2種類の膜厚を備えるレジスト膜を形成できることから、加工コストを低減することができる。ポジレジストを用いた場合、ハーフトーンのマスクパターンが光透過領域に囲われることとなる。そのため、他の遮光パターンとの干渉が避けられるため、パターン形状や、レジストの厚み再現性を向上させることができる。ハーフトーンマスクを用いて、段差のある第3レジスト203を形成した後、イオンの加速エネルギーを変えて第1LDD164と第2LDD165の濃度調整をする。即ち、第3レジスト203をイオン注入エネルギーに応じてイオン注入の阻止膜と透過膜とに使い分けることで、フォトマスク数の増加を抑えて第1LDD164を備えるTFT30と、第2LDD165を備えるNMOSTFT40nを形成することができる。第2実施形態液晶装置100や種々の電気光学装置に用いるNMOSTFT40n、PMOSTFT40p、及びTFT30の製造方法としては、上記した以外の製造方法を用いることができる。以下、これらを製造する実施形態について図面を用いて説明を行う。図5は、第2実施形態にかかる製造工程を説明するための工程断面図である。この実施形態では、上記した説明と重複する部分があるので、重複した部分については上記した説明を引用し、重複を避けるものとする。まず、段差レジスト形成工程までは同じなので、段差レジスト形成工程を再掲するところから説明を始める。第1領域155での厚さが第3領域157の厚さよりも薄く、かつ第2領域156を開口した第3レジスト203を形成する段差レジスト形成工程。ここまでの工程を終えた断面図を図5aに示す。第3レジスト203を形成する方法としては、ハーフトーンマスクを用いて形成することが合わせ精度等の観点から好適である。次に、第3領域157と第1領域155を覆う第3レジスト203と、第2ゲート電極161をマスクとして、第2領域156にN型を示す不純物例えばリンのイオン注入を行い、第2LDD前駆体165aを形成する第1LDDイオン注入工程。イオン注入を行っている状態での断面図を図5bに示す。次に、第3領域157には第3レジスト203が残り、第1領域155には第3レジスト203が残らないようアッシング等の方法を用い、第3レジスト203を薄膜化する薄膜化工程。ここまでの工程を終えた断面図を図5cに示す。次に、第3領域157に残る第3レジスト203と、第2ゲート電極161と、第1ゲート電極160とをマスクとして、第2LDD前駆体165aにN型を示す不純物例えばリンを追加するイオン注入を行い、第2LDD165を形成する。ここで、同時に第1LDD164も形成する。そしてイオン注入後、第3レジスト203を除去する第2LDDイオン注入工程。イオン注入を行っている状態での断面図を図5dに示す。第1ゲート電極160と、第2ゲート電極161と、をマスクとしているため、第1LDD164は第1ゲート電極160を素子基板10の平面視で挟み、第2LDD165は、第2ゲート電極161を挟む形状となる。以降、第1実施形態でのPSDイオン注入工程、NSDイオン注入工程と電極形成工程を行うことで、例えば液晶装置100の駆動に好適なNMOSTFT40n、PMOSTFT40p、及びTFT30を形成することができる。本実施形態における半導体装置の製造方法は、上述した実施形態の効果に加え、以下の効果を奏する。第3レジスト203の厚さが薄い領域をアッシング等の手段で除去してから、第1LDD164、第2LDD165を形成するイオン注入を行うので、両LDDに同じプロファイルを持つイオン注入が為されることとなる。そのため、第3レジスト203の厚さ分布の影響を受けることがない。従って、第1LDD164、第2LDD165の不純物濃度を安定した状態で保つことができる。第3実施形態液晶装置100や種々の電気光学装置に用いるNMOSTFT40n、PMOSTFT40p、及びTFT30の製造方法としては、上記した以外の製造方法を用いることができる。以下、これらを製造する実施形態について図面を用いて説明を行う。図6は、第3実施形態にかかる製造工程を説明するための工程断面図である。この実施形態では、上記した説明と重複する部分があるので、重複した部分については上記した説明を引用し、重複を避けるものとする。まず、ゲート電極形成工程までは第1実施形態と同じ工程を用いるので、段差レジスト形成工程から説明を始める。第1領域155と第2領域156とを覆い、第2領域156での厚さが第1領域155の厚さよりも薄く、かつ第3領域157を開口した第3レジスト303を形成する段差レジスト形成工程。ここまでの工程を終えた断面図を図6aに示す。このように、レジストの厚さを調整する場合、ハーフトーンマスクを用いることが好適である。ここで、第1領域155での第3レジスト203の厚さは例えば600nm程度、第2領域156での厚さは例えば200nm程度の値をとる。次に、第2領域156と第1領域155を覆う第3レジスト303と、第3ゲート電極162とをマスクとしてイオン注入を行い、P型の不純物を導入して第3ソースドレイン170を形成するPSDイオン注入工程。イオン注入を行っている状態での断面図を図6bに示す。この工程では、第3ソースドレイン170とが、後述する第1LDDイオン注入工程、第2LDDイオン注入工程によりN型不純物注入が行われた後でも、電極175とオーム性接合が取れる程度の不純物濃度となるようドーズ量が制御されていることが好ましい。次に、第1領域155を覆う第3レジスト303でイオンの通過を阻止し、第2領域156を覆う位置にある第3レジスト303ではイオンを通過させるよう、イオンの加速電圧を調整する。そして、第1領域155に位置する第3レジスト303と、第1ゲート電極160と、第2ゲート電極161とをマスクとして、PSDイオン注入工程でのドーズ量よりも少ないドーズ量でイオン注入を行う第1LDDイオン注入工程。そして、第2LDD前駆体165aにN型の不純物を導入した後、第3レジスト303を除去する。N型の不純物としてリンを用いた場合には、加速電圧として80keV程度を用いると、第1領域155での第3レジスト303でリンイオンの通過を阻止され、第2領域156にはリンイオンが注入される。イオン注入を行っている状態での断面図を図6cに示す。この際、第3ソースドレイン170中にN型の不純物が加えられるが、PSDイオン注入工程でのドーズ量よりも少ないドーズ量しかN型の不純物は入らないため、第3ソースドレイン170はP型を保つ。そのため、PMOSTFT40pの動作には殆ど影響を受けることはない。なお、PSDイオン注入工程と高加速の第1LDDイオン注入工程は互いに工程の順番を入れ替えることもできる。次に、第3ソースドレイン170がP型を保つドーズ量の範囲で、N型の不純物を導入するイオン注入を行い、第1LDD164と、第2LDD165、とを形成する第2LDDイオン注入工程。イオン注入を行っている状態での断面図を図6dに示す。この場合でも、第3ソースドレイン170中にN型の不純物が導入されるが、第1LDDイオン注入工程と同様に、PMOSTFT40pの動作には殆ど影響を受けることはない。第1ゲート電極160と、第2ゲート電極161と、をマスクとしているため、第1LDD164は第1ゲート電極160を素子基板10の平面視で挟み、第2LDD165は、第2ゲート電極161を挟む形状となる。以降、第1実施形態でのNSDイオン注入工程と電極形成工程を行うことで、例えば液晶装置100の駆動に好適なNMOSTFT40n、PMOSTFT40p、及びTFT30を形成することができる。本実施形態における半導体装置の製造方法は、上述した実施形態の効果に加え、以下の効果を奏する。液晶装置や、有機EL装置、電子ペーパー等に対して、図2に示すように、表示用の素子を駆動する、低リークで電荷保持特性に優れたTFT30と、データ線6aを駆動すると共に、タイミングデータやその他の信号処理を行う動作速度に優れたNMOSTFT40nとPMOSTFT40pとを、マスク数の増加を抑えて同一基板に作りこむことができる。従来工程を用いて、NMOSTFT40n、PMOSTFT40p、及びTFT30を含むTFTを形成する場合には、7枚のフォトマスクを必要とする。対して、本実施形態を用いた場合には、5枚のフォトマスクで済ませることができる。一例として、第2LDD165は2回のイオン注入で形成されるが、第2LDD165への1回目のイオン注入では、第1LDD164部分を覆う第3レジストにより第1LDD164部分へのイオン注入を阻止し、第2LDD165への2回目のイオン注入と、第1LDD164部分へのイオン注入に際して、エネルギーを変えて第2LDD165部分を覆う第3レジストを通過させて第2LDD165内にイオン注入している。第3レジスト303を注入エネルギーに応じてイオン注入の阻止膜と透過膜とに使い分けることで、第1LDD164と、第2LDD165を一つのレジストパターン即ち、1枚のフォトマスクで形成可能となり、フォトマスク数の増加を抑えることができる。なお、PMOSTFT40pの第3ソースドレイン170の濃度は、第1LDD164と、第2LDD165よりも通常1桁以上高い濃度を備えているため、第3ソースドレイン170が受ける影響は、通常検知限界以下に収まる。第4実施形態液晶装置100や種々の電気光学装置に用いるNMOSTFT40n、PMOSTFT40p、及びTFT30の製造方法としては、上記した以外の製造方法を用いることができる。以下、これらを製造する実施形態について図面を用いて説明を行う。図7は、第4実施形態にかかる製造工程を説明するための工程断面図である。この実施形態では、上記した第3実施形態と重複する部分があるので、重複した部分については上記した説明を引用し、重複を避けるものとする。ここで、PSDイオン注入工程までは第3実施形態と同じ工程を用いるので、PSDイオン注入工程後の断面形状を図7aに再掲し、次の工程である薄膜化工程から説明を始める。薄膜化工程では、第1領域155には第3レジスト303が残り、第2領域156には第3レジスト303が残らないよう第3レジスト303を薄膜化する。ここまでの工程を終えた断面図を図7bに示す。次に、第1領域155を覆う第3レジスト303と、第1ゲート電極160と、第2ゲート電極161とをマスクとして、PSDイオン注入工程でのドーズ量よりも少ないドーズ量でイオン注入を行い、第2LDD前駆体165aにN型の不純物を導入する。そしてイオン注入後、第3レジスト303を除去する第1LDDイオン注入工程。イオン注入を行っている状態での断面図を図7cに示す。以降、第3実施形態での第2LDDイオン注入工程から続けて加工することで、例えば液晶装置100の駆動に好適なNMOSTFT40n、PMOSTFT40p、及びTFT30を形成することができる。本実施形態における半導体装置の製造方法は、上述した実施形態の効果に加え、以下の効果を奏する。ハーフトーンマスクを用いて、段差のある第3レジスト303を形成した後、第3レジスト303に覆われていない第2LDD165のイオン注入を行っている。そして、第3レジスト303を除去し、素子基板10の一面側に、N型のイオン注入を行うことで第1LDD164と第2LDD165を形成することで、第3レジスト303の厚さが異なっていても影響を受けることなく第2LDD165が形成される。そのため、第2LDD165の不純物濃度をプロセスの揺らぎに対して安定させることができる。なお、PMOSTFT40pの第3ソースドレイン170の濃度は、通常1桁以上異なっているため、第3ソースドレイン170が受ける影響は、通常検知限界以下に収まる。"