"基板上に、予め設定された間隔をおいてキーサンプリング信号の入力側接点と出力側接点とを設けたキー接点を有し、このキー接点にユーザ操作に応じて押下される導電性のキー部材が接触することで前記入力側接点と出力側接点とが導通し前記キーサンプリング信号が前記出力側接点に導出されるキー装置であって、前記入力側接点と予め設定された間隔を置いて設けた複数系統の出力側接点と、この複数系統の出力側接点それぞれの出力端に設けた信号ゲートと、この複数系統の信号ゲートのアンド出力をキー出力信号として導出する出力回路と、前記入力側接点と前記複数系統のうち何れかの出力側接点との間で接点ショートが発生した場合に、該当する出力側接点に導出された信号に基づきその出力端に設けられた前記信号ゲートをオフにする回路手段と、を備えたことを特徴とするキー装置。前記回路手段は、前記入力側接点と前記複数系統のうち何れかの出力側接点との間で接点ショートが発生した場合に、ユーザ操作に応じて、該当する出力側接点に導出された信号に基づきその出力端に設けられた前記信号ゲートをオフにする、ことを特徴とする請求項1に記載のキー装置。前記回路手段は、前記入力側接点と前記複数系統のうち何れかの出力側接点との間で接点ショートが発生した場合に、該当する出力側接点に前記キーサンプリング信号が予め設定された時間以上連続して導出されたか判断する判断手段を有し、この判断手段により前記キーサンプリング信号の連続導出が判断された際に、当該導出されたキーサンプリング信号に基づきその出力端に設けられた前記信号ゲートをオフにする、ことを特徴とする請求項1に記載のキー装置。前記回路手段は、前記入力側接点と前記複数系統のうち何れかの出力側接点との間で接点ショートが発生した場合に、ユーザ操作に応じた再起動信号またはリセット信号に応じて、該当する出力側接点に導出された信号をD端子でラッチし、このラッチしたQ出力により同出力側接点の出力端に設けられた前記信号ゲートをオフにするDフリップフロップである、ことを特徴とする請求項1に記載のキー装置。前記従来のキーボードスイッチのように、キー接点の有るプリント基板上へ通じる外部との隙間を密閉することは、構造が複雑になり製造コストが嵩む問題がある。また、キー接点における入力側接点と出力側接点との配置間隔を広く取ることで、導電性の異物等による入出力間ショートを発生し難くすることが考えられるが、キー押下時における入出力接点間の導通抵抗が高くなり、キー入力不良となってしまう問題がある。本発明は、このような課題に鑑みなされたもので、キーサンプリング信号の入力側接点と出力側接点との間隔を適切に維持しつつ、導電性の異物により電気的ショートが発生した場合のキーロック状態を回避することが可能になるキー装置を提供することを目的とする。本発明に係るキー装置は、基板上に、予め設定された間隔をおいてキーサンプリング信号の入力側接点と出力側接点とを設けたキー接点を有し、このキー接点にユーザ操作に応じて押下される導電性のキー部材が接触することで前記入力側接点と出力側接点とが導通し前記キーサンプリング信号が前記出力側接点に導出されるキー装置であって、前記入力側接点と予め設定された間隔を置いて設けた複数系統の出力側接点と、この複数系統の出力側接点それぞれの出力端に設けた信号ゲートと、この複数系統の信号ゲートのアンド出力をキー出力信号として導出する出力回路と、前記入力側接点と前記複数系統のうち何れかの出力側接点との間で接点ショートが発生した場合に、該当する出力側接点に導出された信号に基づきその出力端に設けられた前記信号ゲートをオフにする回路手段と、を備えたことを特徴としている。本発明によれば、キーサンプリング信号の入力側接点と出力側接点との間隔を適切に維持しつつ、導電性の異物により電気的ショートが発生した場合のキーロック状態を回避することが可能になるキー装置を提供できる。以下図面により本発明の実施の形態について説明する。図1は、本発明の実施形態に係るキー装置の構成を示す回路図である。同図におけるキー装置では、例えば小型電子機器のキーボードにマトリクス状に配列して設けられた複数のキーのうちの1つのキーに対応する回路を示している。このキー装置は、プリント基板上でキーサンプリング信号KO本実施形態での基準[周期的信号Lo]が加えられるジグザグ形状の入力側接点KS0と、この入力側接点KSOのジグザグ形状に沿った一方側と他方側とに各々一定間隔をおいて隣接する櫛歯形状の2系統の出力側接点KS1,KS2とからなるキー接点KSを備える。このキー接点KSには、その上方から図示しないカーボンゴム製のキー部材がユーザ操作に応じて押下接触され、当該キー部材の接触により前記入力側接点KS0と出力側接点KS1,KS2とが電気的に導通し、前記キーサンプリング信号KOLoが2系統のキー信号KI1Lo,KI2Loとして導出される。この2系統のキー信号KI1,KI2は、前記キー部材が押下されないキー未入力の状態では、常時pullupされてHiレベルに維持される。また、前記2系統の出力側接点KS1,KS2から導出されるキー信号KI1,KI2の出力端には、各々にトランスファゲートG1,G2が設けられ、当該各トランスファゲートG1,G2のアンド出力がキー出力信号KIとして導出され、本キー装置が搭載される電子機器のCPUに入力される。一方、このキー装置が搭載される電子機器には、リセットICRICが備えられる。このリセットICRICは、電源ONに伴いシステム電圧Vが起動されてから一定時間後、またはリセットスイッチSWがONにされてから一定時間後にLoからHiに変化するリセット信号RSを出力するもので、このリセット信号RSは、第1および第2のDフリップフロップFF1,FF2それぞれのCLR端子およびCLK端子に入力される。またリセット信号RSが出されている期間はCPUもオフ状態であり、この期間はキーサンプリング信号KOは全てのラインで常時Loとなる。前記第1のDフリップフロップFF1のD端子には、前記2系統の出力側接点KS1,KS2のうち一方の出力側接点KS1からのキー信号KI1が入力され、同様に、前記第2のDフリップフロップFF2のD端子には、前記2系統の出力側接点KS1,KS2のうちもう一方の出力側接点KS2からのキー信号KI2が入力される。そして、前記第1のDフリップフロップFF1のQ出力は、前記トランスファゲートG1のON/OFF信号として入力され、また同様に、前記第2のDフリップフロップFF2のQ出力も、前記トランスファゲートG2のON/OFF信号として入力される。つまり、各DフリップフロップFF1,FF2は、前記リセット信号RSのLoからHiへの立ち上がりに応じて、D端子に入力されるキー信号KI1,KI2をラッチし、Q出力から各ゲートG1,G2へ出力するもので、この際、ラッチしたキー信号KI1,KI2がHiレベルのときにはゲートG1,G2はONになり、LoレベルのときにはOFFになる。よって、トランスファゲートG1,G2がONである通常状態において、キー未入力によりキー信号KI1,KI2がHiレベルに維持されているときには、当該Hiレベルのキー信号KI1,KI2がそのままキー出力信号KIとしてCPUへ出力されキー未入力が認識される。また、キー押下入力によりキー接点KSの入力側接点KS0と各出力側接点KS1,KS2とが導通し、キー信号KI1,KI2がキーサンプリング信号KOの周期的なLoレベルに引かれると、当該Loレベルのキー信号KI1,KI2がそのままキー出力信号KIとしてCPUへ出力されキー入力が認識される。次に、前記構成のキー装置の動作について説明する。図2は、前記キー装置を構成する回路各部の動作を示すタイミングチャートである。正常動作このキー装置が搭載される電子機器の電源が起動ONされると、直後にキー接点KSの2系統の出力側接点KS1,KS2がpullupされ、キー信号KI1,KI2がHiレベルにセットされる。また、前記電源ONから一定時間T1後に、リセットICRICから第1,第2のDフリップフロップFF1,FF2のCLR端子およびCLK端子へ出力されるリセット信号RSがLoからHiとなり、これに応じて、前記Hiレベルにpullupされている2系統の出力側接点KS1,KS2のキー信号KI1,KI2が、各DフリップフロップFF1,FF2のD端子にラッチされる。すると、各DフリップフロップFF1,FF2のQ出力がHiとなり、前記各出力側接点KS1,KS2の出力端にあるトランスファゲートG1,G2がONになる。また、CPUは、前記リセット信号RSがHiレベルに立ち上がった後のタイミングT1′でONになり制御動作を開始する。また、キーサンプリング信号KOはCPUの動作に合わせてキーマトリクスをサンプリングする周期的信号に変化する。図中斜線部はサンプリング信号Loが周期的にパルス状に出力されている期間を示す。ここで、キー未入力の状態では、キー接点KSにおける2系統の出力側接点KS1,KS2のキー信号KI1,KI2が、何れもpullupされたHiレベルに維持されるので、各トランスファゲートG1,G2を介してHiレベルのキー出力信号KIがCPUへ出力され、キー未入力として認識される。この後、ユーザ操作に応じたキーの押下によりキー入力されると、キー接点KSにおける入力側接点KS0と2系統の出力側接点KS1,KS2とが導通し、キーサンプリング信号KOLoがキー信号KI1図中A,KI2図中Bとして導出される。そして、各トランスファゲートG1,G2を介してLoレベルのキー出力信号KI図中CがCPUへ出力され、キー入力として認識される。この後、ユーザ操作に応じてキー未入力の状態に戻されると、キー接点KSにおける各出力側接点KS1,KS2のキー信号KI1,KI2がPullupに応じたHiレベルに復帰する。そして、各トランスファゲートG1,G2を介してHiレベルのキー出力信号KIがCPUへ出力され、キー未入力として認識される。このように、正常動作状態では、キー入力に応じたキーサンプリング信号KOLoと、キー未入力に応じたPullup信号Hiとが、何れの場合も2系統の出力側接点KS1,KS2および各対応するトランスファゲートG1,G2を介しキー出力信号KIとして導出され、キー入力とキー未入力としてCPUに認識される。接点ショート発生動作プリント基板のキー接点KS上に導電性の異物が混入し、当該異物により例えば入力側接点KS0と一方の出力側接点KS1との間で接点ショートが発生すると、一方のキー信号KI1には連続的にキーサンプリング信号KOLoが導出されたままとなり図中Ashort、一方のトランスファゲートG1を介してキー入力状態と同じキー出力信号KIが導出されてしまう図中Cshort。この場合、キー部材の押下/戻りに関係なく、CPUではキー入力と誤認識されたキーロック状態フリーズ状態となる。接点ショート復帰動作前記接点ショートにより、電子機器がキーロック状態フリーズ状態となった事を受けて、ユーザ操作によりリセットスイッチSWがONされるか、または電源が再起動ON→OFF→ONされると、キーサンプリング信号KOは全てのラインで一定時間Loとなり、一定時間T2後のリセット信号RSの立ち上がりHiに応じて、第1のDフリップフロップFF1には、ショート発生中図中Ashortのキー信号KI1Loがラッチされ、トランスファゲートG1はリセットからのOFFのまま維持される。これにより、ショート発生中図中Ashortの一方の出力側接点KS1のキー信号KI1Loは、トランスファゲートG1により遮断され、キー出力信号KIとしては一切導出されなくなる。一方これと共に、第2のDフリップフロップFF2には、正常状態にある他方の出力側接点KS2におけるPullupされたキー信号KI2Hiがラッチされ、トランスファゲートG2はONになる。これにより、前記リセットからキー未入力の状態では、キー接点KSにおける正常な出力側接点KS2のキー信号KI2Hiだけが、トランスファゲートG2を介してキー出力信号KIとして導出され、キー未入力として認識される。従ってこの後、キー入力...があった場合には、その都度、キーサンプリング信号KOLoが導出された正常な出力側接点KS2のキー信号KI2Lo図中B1,B2...だけが、トランスファゲートG2を介してキー出力信号KIとして導出され図中C1,C2,...、キー入力として認識される。したがって、前記構成のキー装置によれば、プリント基板上のキー接点KSを、キーサンプリング信号KOが加えられる入力側接点KS0に沿った両側に一定間隔をおいて2系統の出力側接点KS1,KS2を設けた構造とし、各出力側接点KS1,KS2の出力端にトランスファゲートG1,G2を設け、このトランスファゲートG1,G2のアンド出力をキー出力信号KIとして導出する。そして、電源ONまたはリセットに応じて前記各出力側接点KS1,KS2のキー信号KI1,KI2をラッチし、接点ショートが発生した出力側接点KS1/KS2のキー信号KI1/KI2をラッチしたときには、該当するトランスファゲートG1/G2をOFFにし、正常な出力側接点KS1/KS2のキー信号KI1/KI2をラッチしたときには、該当するトランスファゲートG1/G2をONにするDフリップフロップFF1,FF2を設ける。このため、キー接点KS上への導電性の異物の入り込みよって、2系統の出力側接点KS1,KS2の何れかと入力側接点KS0との間に接点ショートが発生し、キーロック状態フリーズ状態となった場合には、電源の再起動またはリセット操作によりショート発生中にある出力側接点KS1/KS2からのトランスファゲートG1/G2をOFF遮断にし、正常な出力側接点KS1/KS2からのトランスファゲートG1/G2だけを介してキー出力信号KIを導出できる。よって、キーサンプリング信号KOの入力側接点KS0と出力側接点KS1/KS2との間隔を適切に維持しつつ、導電性の異物により電気的ショートが発生した場合のキーロック状態を簡単に回避することが可能になる。なお、前記実施形態では、キー接点KSにおける入力側接点KS0と出力側接点KS1またはKS2との接点ショートが発生し、電子機器がキーロック状態フリーズ状態となった場合は、ユーザ操作によりリセットスイッチSWをONにするか、または電源を再起動ON→OFF→ONすることで、接点ショートが発生した出力側接点KS1KS2のキー信号KI1KI2をDフリップフロップFF1FF2でラッチし、該当するキー信号KI1KI2のトランスファゲートG1G2をOFFにしてキーロック状態を回避する構成とした。これに対し、キーサンプリング信号KOがキー出力信号KIとして予め設定された時間以上連続的に導出されたことがCPUにより認識された場合に、これを接点ショートの発生と判断し、各DフリップフロップFF1FF2に強制的にリセット信号RSを与えてD端子をラッチ動作させることで、接点ショートが発生した出力側接点KS1KS2のトランスファゲートG1G2をリアルタイムにOFF遮断にしてキーロック状態を回避する構成としてよい。また、前記実施形態では、接点ショートが発生している出力側接点KS1KS2のトランスファゲートG1G2をOFFにするため、DフリップフロップFF1FF2のQ出力はLoにラッチされる。従って、このDフリップフロップFF1FF2におけるQ出力のLoへのラッチ動作をCPUにより読み込むことで、マトリクス状に配列された何れのキーに接点ショートが発生したのかを認識することが可能になる。また、前記実施形態の図1で示したキー装置の回路において、2系統の出力側接点KS1,KS2に対応して設けた、破線Xで囲まれるところの各DフリップフロップFF1,FF2とトランスファゲートG1,G2からなる回路は、CPUに内蔵させて構成してもよい。また、前記実施形態では、キー接点KSの出力側接点KS1,KS2を2系統とし、これに対応した各トランスファゲートG1,G2およびDフリップフロップFF1,FF2を設ける構成としたが、当該出力側接点以降の回路を3系統以上とし、接点ショートの発生をより回避しやすい構成としてもよい。なお、本願発明は、前記各実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。さらに、前記各実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、各実施形態に示される全構成要件から幾つかの構成要件が削除されたり、幾つかの構成要件が異なる形態にして組み合わされても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除されたり組み合わされた構成が発明として抽出され得るものである。以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。[1]基板上に、予め設定された間隔をおいてキーサンプリング信号の入力側接点と出力側接点とを設けたキー接点を有し、このキー接点にユーザ操作に応じて押下される導電性のキー部材が接触することで前記入力側接点と出力側接点とが導通し前記キーサンプリング信号が前記出力側接点に導出されるキー装置であって、前記入力側接点と予め設定された間隔を置いて設けた複数系統の出力側接点と、この複数系統の出力側接点それぞれの出力端に設けた信号ゲートと、この複数系統の信号ゲートのアンド出力をキー出力信号として導出する出力回路と、前記入力側接点と前記複数系統のうち何れかの出力側接点との間で接点ショートが発生した場合に、該当する出力側接点に導出された信号に基づきその出力端に設けられた前記信号ゲートをオフにする回路手段と、を備えたことを特徴とするキー装置。[2]前記回路手段は、前記入力側接点と前記複数系統のうち何れかの出力側接点との間で接点ショートが発生した場合に、ユーザ操作に応じて、該当する出力側接点に導出された信号に基づきその出力端に設けられた前記信号ゲートをオフにする、ことを特徴とする[1]に記載のキー装置。[3]前記回路手段は、前記入力側接点と前記複数系統のうち何れかの出力側接点との間で接点ショートが発生した場合に、該当する出力側接点に前記キーサンプリング信号が予め設定された時間以上連続して導出されたか判断する判断手段を有し、この判断手段により前記キーサンプリング信号の連続導出が判断された際に、当該導出されたキーサンプリング信号に基づきその出力端に設けられた前記信号ゲートをオフにする、ことを特徴とする[1]に記載のキー装置。[4]前記回路手段は、前記入力側接点と前記複数系統のうち何れかの出力側接点との間で接点ショートが発生した場合に、ユーザ操作に応じた再起動信号またはリセット信号に応じて、該当する出力側接点に導出された信号をD端子でラッチし、このラッチしたQ出力により同出力側接点の出力端に設けられた前記信号ゲートをオフにするDフリップフロップである、ことを特徴とする[1]に記載のキー装置。"