特定周波数帯域に制限された入力信号を変換信号に変換するデータコンバータと、上記変換信号の周波数を通過させる通過帯域と、スプリアストーンを減衰させるストップ帯域とを有し、上記変換信号をフィルタして出力信号を生成するフィルタとを具えるスプリアストーンを回避するデータコンバータシステム。上記スプリアストーンが、インタリーブイメージを有し、上記データコンバータが、入力信号をインタリーブされた複数の信号に変換するインタリーブされた複数のデータコンバータと、インタリーブされた複数の上記信号を合成して変換信号を生成する手段とを有し、上記特性周波数帯域が、インタリーブされた複数の上記データコンバータの1つのナイキスト領域を有することを特徴とする請求項1記載のデータコンバータシステム。上記スプリアストーンがn次nは2以上の整数の高調波歪み積を有し、上記データコンバータが、入力信号をインタリーブされた複数の信号に変換するインタリーブされた複数のデータコンバータと、インタリーブされた複数の上記信号を合成して変換信号を生成する手段とを有し、上記特性周波数帯域が、Fs’をインタリーブされた複数の上記データコンバータの有効サンプルレートとしたときに、Fs’/2×n1からFs’/n1までの周波数帯域を有することを特徴とする請求項1記載のデータコンバータシステム。データコンバータは、種々の形式のスプリアストーンspurioustonesを生じさせることで、SFDRを悪化させることがある。第1に、データコンバータは、システム中で使われるシステムクロック、データパターンその他の信号に関係する寄生トーンを生じさせることがある。第2に、2つ以上のデータコンバータをインタリーブすることによって、もっと高いサンプルレートFs’を有する1つのデータコンバータと等価なものにすることがあるが、インタリーブされたデータコンバータは、個々のデータコンバータ間のミスマッチ不整合が原因で、インターリーブイメージと呼ばれる望ましくないスペクトラム成分も生じさせる。第3に、データコンバータは、高調波及び相互変調歪み積productsも生じさせることがある。これらスプリアスト―ンを、許容レベルまで低減する種々の技術が存在している。アプリケーションによっては、こうした技術も利用可能であるが、多くの場合、これら技術ではコストが高くなり過ぎたり、リソースを消費し過ぎてしまう。そこで、スプリアスト―ンを低減したデータコンバータが望まれている。本発明の実施形態は、入力信号を特定周波数帯域に制限し、オーバーサンプルすることによって、変換された入力信号がスプリアストーンを跨ぐ又は回避するようにしたデータコンバータシステムを提供する。そしてそこで、スプリアストーンは、フィルタで除去しても良く、従来のデータコンバータよりも、もっときれいなSFDRを有する出力信号を供給する。例えば、ある実施形態では、インタリーブデータコンバータシステムが、インタリーブされたデータコンバータの1つの第2ナイキスト領域に制限された入力信号を、インタリーブされた信号に変換し、変換された入力信号の周波数を通過させる通過帯域と、スプリアストーンを減衰させるストップ帯域とを有するフィルタで、このインタリーブ信号をフィルタする。得られる出力信号は、単一のデータコンバータを用いて実現されるものと同じ帯域幅を有しているが、インタリーブイメージや、何らかの歪み積で劣化していることがない。本発明の第1の概念は、特定周波数帯域に制限された入力信号を変換信号変換された信号に変換するデータコンバータと、上記変換信号の周波数を通過させる通過帯域と、スプリアストーンを減衰させるストップ帯域とを有し、上記変換信号をフィルタして出力信号を生成するフィルタとを具えるスプリアストーンを回避するデータコンバータシステムである。本発明の第2の概念は、第1概念の発明において、上記スプリアストーンが、n次nは2以上の整数の高調波歪み積を含み、上記データコンバータが1つであって、Fsを上記データコンバータのサンプルレートとしたときに、上記特定周波数帯域にFs/2×n1からFs/n1までの周波数帯域が含まれることを特徴とする。本発明の第3の概念は、第1概念のデータコンバータシステムにおいて、上記スプリアストーンが、インタリーブイメージを有し、上記データコンバータが、入力信号をインタリーブされた複数の信号に変換するインタリーブされた複数のデータコンバータと、インタリーブされた複数の上記信号を合成して変換信号を生成する手段とを有し、上記特性周波数帯域が、インタリーブされた複数の上記データコンバータの1つのナイキスト領域を有することを特徴としている。本発明の第4の概念は、第1概念のデータコンバータシステムにおいて、上記スプリアストーンがn次nは2以上の整数の高調波歪み積を有し、上記データコンバータが、入力信号をインタリーブされた複数の信号に変換するインタリーブされた複数のデータコンバータと、インタリーブされた複数の上記信号を合成して変換信号を生成する手段とを有し、上記特性周波数帯域が、Fs’をインタリーブされた複数の上記データコンバータの有効サンプルレートとしたときに、Fs’/2×n1からFs’/n1までの周波数帯域を有することを特徴とする。本発明の第5の概念は、第1概念のデータコンバータシステムにおいて、上記スプリアストーンがインタリーブイメージとn次nは2以上の整数の高調波歪み積とを有し、上記データコンバータが、入力信号をインタリーブされたn1個の信号に変換するインタリーブされたn1個のデータコンバータと、インタリーブされたn1個の上記信号を合成して変換信号を生成する手段とを有し、上記特性周波数帯域が、Fs’をインタリーブされた複数の上記データコンバータの有効サンプルレートとしたときに、Fs’/2×n1からFs’/n1までの周波数帯域と、インタリーブされた複数の上記データコンバータの1つの第2ナイキスト領域とを有することを特徴とする。本発明の第6の概念は、第1~第5概念のいずれかのデータコンバータシステムにおいて、各データコンバータがアナログデジタル変換器を有し、上記入力信号はアナログ信号であって、上記変換信号及び上記出力信号はデジタル信号であって、上記フィルタがデジタルフィルタから構成されることを特徴としている。本発明の第7の概念は、第1~第5概念のいずれかのデータコンバータシステムにおいて、各データコンバータがアナログデジタル変換変換器を有し、上記入力信号はデジタル信号であって、上記変換信号及び上記出力信号はアナログ信号であって、上記フィルタがアナログフィルタから構成されることを特徴としている。本発明の第8の概念は、第1~第5概念のいずれかのデータコンバータシステムにおいて、各データコンバータがトラックホールドを有し、上記入力信号はアナログ信号であって、上記変換信号及び上記出力信号はアナログ信号であって、上記フィルタがアナログフィルタから構成されることを特徴としている。本発明の目的、効果及び他の新規な点は、以下の詳細な説明を添付の特許請求の範囲及び図面とともに読むことによって明らかとなろう。先に述べたように、2つ以上のデータコンバータをインタリーブすることによって、もっと高いサンプルレートFs’を有する1つのデータコンバータと等価なものにすることがあるが、インタリーブされたデータコンバータは、個々のデータコンバータ間のミスマッチ不整合が原因で、インターリーブイメージも生じさせる。詳しくは、1つのデータコンバータにおけるDCオフセットエラーが、DCに位置するエラー項を生じさせる。インタリーブシステムでは、インタリーブされたデータコンバータ間のDCオフセットのミスマッチ不整合によってインタリーブイメージが生じる。インタリーブイメージは、1つのデータコンバータの基本サンプルレートの位置と、この周波数の倍数の位置とに見られる。従って、本発明の1実施形態におけるインタリーブデータコンバータシステムでは、入力信号を制限することによって、DCオフセットが原因のインタリーブイメージを回避する。このため、DC直流、インタリーブシステムで用いられる複数のデータコンバータのどれか1つの基本サンプルレート、又は、その周波数の倍数に、インタリーブイメージが来ることがなく、よって、変換された入力周波数は、スプリアストーンを跨ぐ、又は、避けることとなる。そして、スプリアストーンをフィルタで除去し、従来のデータコンバータよりも、もっときれいなSFDRを有する出力信号を供給するようにしても良い。インタリーブされたデータコンバータ間の入力利得及び位相ミスマッチ並びにサンプルクロックタイミイングミスマッチは、他のナイキスト領域の位置にトーンを生成する。もし複数のデータコンバータが完全にマッチ整合していると、これらトーンは同じ振幅であるが、位相は互いにずれていて完全にキャンセル除去される。しかし、もし完全にマッチしていないと、トーンは完全にはキャンセルされず、寄生インタリーブイメージが残る。従って、本発明のもう1つの実施形態では、インタリーブデータコンバータシステムで使っている1つのデータコンバータのナイキスト領域に入力信号を制限することによって、そのインタリーブシステムにおいて、入力利得及び位相ミスマッチ並びにサンプルクロックタイミイングミスマッチが原因のインタリーブイメージを回避し、その結果として、変換された入力周波数は、スプリアストーンを跨ぐ又は回避する。スプリアストーンは、フィルタで除去しても良く、これによって、従来のデータコンバータよりももっときれいなSFDRを有する出力信号を供給するようにしても良い。高調波歪みの積は、入力周波数の倍数の位置にある。例えば、10MHz信号の第2次及び第3次高調波積は、それぞれ20MHzと30MHzに来る。データコンバータがどのようにすれば高調波歪み積を回避できるかを決めるためには、次のように考える。もし入力信号がデータコンバータの第1ナイキスト領域に制限されていれば、第2次高調波歪み積は一般に同じその帯域内に来る。例えば、データコンバータが100メガサンプル毎秒MS/sでサンプルするとすると、第1ナイキスト領域はDC直流から50MHzに広がる周波数範囲である。もしそのデータコンバータが10MHzの入力信号をサンプルすると、その第2次高調波歪み積は20MHzに来て、これだと第1ナイキスト領域内のままである。しかし、もし入力信号が第2ナイキスト領域に制限されると、その第2次高調波歪み積は、第3ナイキスト領域に来る。例えば、その同じデータコンバータが60MHzの入力信号をサンプルすると、その第2次高調波歪み積は、120MHzに来るので、これは第3ナイキスト領域である。このように、データコンバータを第2ナイキスト領域だけで動作させることには利点がある。数学的には、これは次の要件として表現できる。即ち、入力信号を含む帯域の下端の周波数Flは、その帯域の上端の周波数Fhの半分以上である必要がある。これを式にすれば、次の数式1で示される。第2の要件は、第2次高調波歪み積が、入力信号を含む帯域にエイリスアスを逆戻りさせることがないようにすることである。エイリアスは、Fs-FhからFs-Flの範囲に生じる。よって、第2次高調波歪みがその範囲の外にあり続けるようにするには、次の数式2の条件が必要となる。数式2の両辺にFhを加えて両辺を3で割ると、次の数式3となる。数式3を数式1に代入すると、次の数式4となる。このように、本発明のもう1つの実施形態では、データコンバータは入力信号の周波数をFs/6とFs/3の間、つまり、Fs/6Fsの1666の幅の周波数帯域に制限することによって、第2次高調波歪み積を回避する。データコンバータは、単一のデータコンバータでも、インタリーブされた複数のデータコンバータこの場合、Fsはインタリーブシステムの有効サンプルレートFs’となるでも良い。もしデータコンバータが3重threewayインタリーブデータコンバータシステムなら、この周波数帯域は、インタリーブされた複数のデータコンバータのどれか1つのものの第2ナイキスト領域に等しく、このため上述のようにして3重インタリーブデータコンバータシステムはインタリーブイメージを回避する。この原理は、第2次高調波歪み積を回避することに限定されず、どの次元の高調波歪み積を回避するために用いても良い。例えば、第3次高調波歪み積をどのようにすれば可否できるか決めるために、次の数式5のように、数式2の2を3に入れ替えても良い。数式5及び数式1を上述のように解くと、データコンバータがデータコンバータは入力信号の周波数をFs/8とFs/4の間、つまり、Fs/8Fsの125の幅の周波数帯域に制限することによって、第3次高調波歪み積を回避することがわかるであろう。データコンバータは、単一のデータコンバータでも、インタリーブされた複数のデータコンバータこの場合、Fsはインタリーブシステムの有効サンプルレートFs’となるでも良い。もしデータコンバータが4重インタリーブデータコンバータシステムなら、この周波数帯域は、インタリーブされた複数のデータコンバータのどれか1つのものの第2ナイキスト領域に等しく、このため上述のようにして4重インタリーブデータコンバータシステムはインタリーブイメージを回避する。上記結果を一般化すると、データコンバータは入力信号をFs/2×n1からFs/n1までに渡る周波数帯域に制限し、残りのナイキスト領域を減衰させてスプリアストーンを除去することによって、第n次nは2以上の整数の高調波歪み積を回避できる。利用可能な帯域が少なくなるというトレードオフはあるが、インタリーブ及びオーバーサンプリングが高くなるほど、より高次の高調波歪みを回避できる。データコンバータは、単一のデータコンバータでも、インタリーブされた複数のデータコンバータこの場合、Fsはインタリーブシステムの有効サンプルレートFs’となるでも良い。もしデータコンバータがn1重インタリーブデータコンバータシステムなら、Fs’/2×n1からFs’/n1までに渡る周波数帯域は、インタリーブされた複数のデータコンバータのどれか1つのものの第2ナイキスト領域に等しく、このため上述のようにしてインタリーブデータコンバータシステムはインタリーブイメージを回避する。上述した原理に沿って、図1は、本発明の実施形態による4重インタリーブデータコンバータシステム100を示している。4重インタリーブデータコンバータシステム100は、特定の周波数帯域に制限されたアナログ入力信号を受ける。エイリアスを防止する必要があるなら、オプションのアンチエイリアシングフィルタ105でアナログ入力信号をフィルタし、フィルタされたアナログ信号を生成する。4つのインタリーブされたADC110、115、120及び125は、フィルタされたアナログ信号を4つの変換信号に変換する。4つのインタリーブされたADCは、サンプルクロックの4位相通常0°、90°、180°及び270°でクロックされるので、各ADCは基本サンプルレートFsでサンプルを行う。ここでFsは、ADCがサポートする任意のサンプリング周波数である。マルチプレクサ130は、4つの変換信号を組み合わせて合成して、4Fs=Fs’の有効サンプルレートを有するインタリーブデジタル信号を形成する。実施形態によっては、マルチプレクサ130は、ハードウェアのマルチプレクサ又は並直列変換器として実現されても良い。別の実施形態では、4つの変換信号は、メモリに蓄積されて、ソフトウェアを用いてマルチプレクサの機能が実行される。デジタルフィルタ135は、上述の特定周波数帯域フィルタに実質的に等しい通過帯域を有し、インタリーブデジタル信号をフィルタして、歪み積及びインタリーブイメージを低減したデジタル出力信号を生成する。種々の実施形態においては、デジタルフィルタ135をハードウェアフィルタつまり、デジタルシグナルプロセッサ、FPGAなどを用いるものとして実現して良いし、ソフトウェアフィルタとして実現しても良い。動作においては、もしその特定周波数帯域が4つのインタリーブされたADCのどれか1つの第2ナイキスト領域、つまり、Fs/2からFsであるならば、4つのインタリーブADCが生成するインタリーブイメージ及び歪み積は、インタリーブデジタル信号のスペクトラム中の図2に示す位置に現れる。4重インタリーブデータコンバータシステム100は、4Fs=Fs’の有効サンプルレートでサンプルするので、インタリーブイメージ及び歪み積はエイリアスされ、2FsつまりFs’/2の有効ナイキスト周波数についてのミラーイメージが生じる。更には、DC直流と4Fsの間の全帯域が、4Fsの上とDCの下に4Fs毎に繰り返す。簡単のため、これらイメージは示さず、また説明もしない。4つのインタリーブADCそれぞれのナイキスト領域は、水平軸上に示されている。4つのインタリーブADCのそれぞれは、基本サンプルレートFsでサンプルしているので、第1ナイキスト領域はDCからFs/2までに渡る周波数範囲、第2ナイキスト領域はFs/2からFsまでに渡る周波数範囲、などとなっている。4つのインタリーブADCのどれか1つにでもDCオフセットエラーがあれば、直流の位置にエラー項205が生じる。4つのインタリーブADC間のDCオフセットにミスマッチがあると、インタリーブイメージ210、215、220及び225が生じ、これらは単一のADCの基本サンプルレートFsと、その周波数の倍数2Fs、3Fs及び4Fsに位置するが、これらは第2ナイキスト領域に来ることがなく、それらのイメージも第7ナイキスト領域に来ることはない。4つのインタリーブADC間の入力利得及び位相ミスマッチ並びにサンプルクロックタイミングミスマッチは、第1、第3及び第4ナイキスト領域に来るインタリーブイメージ230、235及び240を生じさせ、また、第8、第6及び第5ナイキスト領域にエイリアスであるインタリーブイメージ230’、235’及び240’を生じさせるが、ここでも、これらは第2又は第7ナイキスト領域には来ない。入力信号の周波数が動けば、これらインタリーブイメージも動くので、これらが取り得る位置を示す帯域としてインタリーブイメージは描かれている。第2次高調波歪み積245は、第3及び第4ナイキスト領域に来るし、エイリアス245’は、第5及び第6ナイキスト領域に来るが、第2又は第7ナイキスト領域には来ない。第3次高調波歪み積250は、第4、第5及び第6ナイキスト領域に来るし、エイリアス250’は、第3、第4及び第5ナイキスト領域に来るが、しかし、これらは第2又は第7ナイキスト領域には来ない。上述のように、第2又は第7ナイキスト領域には来る高調波歪み積は、第4次以上の積図示せずだけである。。ツートーンtwotone信号Fin1及びFin2が加わったときに、第1に生成される相互変調歪み積255は、2×Fin1、2×Fin2及びFin1Fin2であり、これらは第3及び第4ナイキスト領域に来ると共に、エイリアス255’は第5及び第6ナイキスト領域に来る。しかし、ここでも第2又は第7ナイキスト領域には来ない。第2又は第7ナイキスト領域に来る相互変調歪み積は、2×Fin1-Fin2及び2×Fin2-Fin1に位置する至近距離近傍の積図示せずだけである非特許文献1参照。まとめると、4重インタリーブデータコンバータシステム100は、アナログ入力信号を1つのデータコンバータの第2ナイキスト領域に制限し、係数4でオーバーサンプルしているので、変換された入力信号とそのイメージは、1つのデータコンバータの第2ナイキスト領域に入る一方、スプリアストーンとそれらのイメージは、第1、第3及び第4ナイキスト領域に入る。言い換えると、変換入力信号はスプリアストーンを跨ぐつまり、避けるのである。そのため、スプリアストーンはフィルタで除去でき、従来のデータコンバータシステムに比較して、よりきれいなSFDRを有する出力信号を供給できる。デジタルフィルタ135の目的は、特定の周波数帯域を通し、残りのナイキスト領域を減衰することなので、デジタルフィルタ135は、完璧であれば、いわゆるレンガ壁フィルタ、つまり、通過帯域は完全に通過し、ストップ帯域では完全に減衰し、これら2つの間が極めて急峻に切り換わるものであることが理解されよう。しかし、レンガ壁フィルタは、多くのアプリケーションにおいて、物理的に実現できないものである。このため、別の実施形態としては、デジタルフィルタ135は、特定周波数帯域をほぼ実質的に通過させ、残りのナイキスト領域をほぼ実質的に減衰する何からの形式のフィルタとしても良い。実施形態によっては、デジタルフィルタ135は、特定周波数帯域に実質的に等しい通過帯域パスバンドを有するバンドパスフィルタとして実施しても良い。別の実施形態としては、変換入力周波数は、フィルタをかける前に、特定周波数帯域から他の周波数位置に移動させても良く、この場合、デジタルフィルタ135の通過帯域もそれに従って移動させる必要がある。例えば、変換入力周波数を第2ナイキスト領域からベースバンドへミキサ、発信回路及びフィルタ図示せずを使ってダウンコンバートしても良く、この場合、デジタルフィルタ135は、ローパスフィルタとして実現しても良い。上述した本発明の実施形態では、アナログ入力信号を1つのデータコンバータの第2ナイキスト領域に制限したが、第7、第10又は第15ナイキスト領域のような第2ナイキスト領域のイメージとなる他のナイキスト領域にアナログ入力信号を制限しても良いことが理解されよう。ただし、この場合は、インタリーブされたデータコンバータが、その帯域で十分なアナログ帯域を有し、必要に応じてアンチエイリアシングフィルタで守られていることが前提となる。上述した本発明の実施形態ではADCを用いたが、本発明の原理は、他の種類のデータコンバータにも同様に適用できることが理解されよう。例えば、図3に示すように、本発明の実施形態による4重インタリーブデータコンバータシステム300は、特定の周波数帯域に制限されたデジタル入力信号を受ける。エイリアシングを防ぐ必要があれば、オプションのアンチエイリアシングフィルタ305でデジタル入力信号をフィルタし、フィルタされたデジタル信号を生成するようにしても良い。4つのインタリーブされたDAC310、315、320及び325は、フィルタされたデジタル信号を4つの変換信号に変換する。これら4つのDACデジタルアナログ変換器は、サンプルクロックの4つの位相通常0°、90°、180°及び270°でクロックされるので、各DACはFsの基本サンプルレートでサンプルすることとなる。ここで、Fsは、DACでサポートされた任意のサンプリング周波数である。マルチプレクサ330は、4つの変換信号を組合せ、有効サンプルレート4Fs=Fs’を有するインタリーブされたアナログ信号を形成する。種々の実施形態においては、マルチプレクサ330は、アナログマルチプレクサ、整合高帯域電力合成器matchedbroadbandpowercombinerや、複数のアナログ信号を合成するのに適したその他の回路として実現されても良い。上記特定周波数帯域とほぼ等しい通過帯域を有する再構成フィルタreconstructionfilterと呼ばれるアナログフィルタ335は、インタリーブされたアナログ信号をフィルタし、アナログ出力信号を生成する。もし特定周波数帯域が4つのインタリーブされたDACの1つの第2ナイキスト領域、つまり、Fs/2からFsであれば、アナログ出力信号の歪み積及びインタリーブイメージは低減される。図4に示す別の例では、本発明の実施形態による4重インタリーブデータコンバータシステム400が、特定周波数帯域に制限されたアナログ入力信号を受ける。エイリアシングを防ぐ必要があれば、オプションのアンチエイリアシングフィルタ405でアナログ入力信号をフィルタし、フィルタされたアナログ信号を生成するようにしても良い。4つのインタリーブされたT/H410、415、420及び425は、フィルタされたアナログ信号を4つの変換信号に変換する。種々の実施形態としては、これら4つのT/Hは、ゼロ次ホールドT/H、リターントゥゼロRZT/H、ノンリターントゥゼロNRZT/H、高階関数higherorderfunctionT/H、サンプラなどとしても良い。4つのインタリーブされたT/Hは、サンプルクロックの4つの位相通常0°、90°、180°及び270°でクロックされるので、各T/HはFsの基本サンプルレートでサンプルすることとなる。ここで、Fsは、T/Hでサポートされた任意のサンプリング周波数である。マルチプレクサ430は、4つの変換信号を組合せ合成し、有効サンプルレート4Fs=Fs’を有するインタリーブされたアナログ信号を形成する。種々の実施形態においては、マルチプレクサ430は、アナログマルチプレクサ、整合高帯域電力合成器matchedbroadbandpowercombinerや、複数のアナログ信号を合成するのに適したその他の回路として実現されても良い。上記特定周波数帯域とほぼ等しい通過帯域を有するアナログフィルタ435は、インタリーブされたアナログ信号をフィルタし、アナログ出力信号を生成する。もし特定周波数帯域が4つのインタリーブされたT/Hの1つの第2ナイキスト領域、つまり、Fs/2からFsであれば、アナログ出力信号の歪み積及びインタリーブイメージは低減される。図1、3及び4に示した本発明の実施形態では、インタリーブイメージ及び歪み積の両方を回避しているが、別の実施形態としては、異なる特定周波数帯域を用いることで、インタリーブイメージだけ、又は、歪み積だけを回避するようにしても良いことが理解されるであろう。更には、図1、3及び4に示した本発明の実施形態では、インタリーブされたデータコンバータを用いたが、歪み積だけを回避する実施形態においては、1つのデータコンバータだけを用いるようにしても良い。これら両変形形態の例として、図5は、本発明の実施形態によるインタリーブのないアナログデジタル変換システム500を示し、これは、アナログ入力信号をFs/2×n1からFs/n1までの特定周波数帯域に制限することによって、n次nは2以上の整数の高調波歪み積を回避する。エイリアシングを防ぐ必要があれば、オプションのアンチエイリアシングフィルタ505でアナログ入力信号をフィルタし、フィルタされたアナログ信号を生成するようにしても良い。サンプルレートFsFsはADCでサポートされた任意のサンプリング周波数でサンプリングする単一のADC510は、フィルタされたアナログ信号を変換信号に変換する。デジタルフィルタ535は、上記特定周波数帯域と実質的に等しい通過帯域を有し、変換信号をフィルタして、歪み積の少ないデジタル出力信号を生成する。上述のことから、本発明がデータコンバータの分野において、大きな効果を提供することが理解されるであろう。説明の都合上、本発明の具体的な実施形態について記述して来たが、本発明の要旨と範囲を離れることなく、種々の変改が可能なことが理解されるであろう。