基準クロック信号が入力され、前記基準クロック信号を所定の倍数に周波数逓倍した逓倍クロック信号を出力するPLL回路と、外部から要求に応じて前記PLL回路の動作を停止または休止させる制御回路と、前記基準クロック信号または前記逓倍クロック信号を選択して出力する選択回路と、前記選択回路により選択された前記基準クロック信号または前記逓倍クロック信号により動作する機能回路と、を備えた半導体集積回路において、前記制御回路が、前記PLL回路の動作を停止または休止させている際に、前記機能回路に対する処理要求が入力された場合は、該機能回路に対する処理要求に基づいて、前記PLL回路の動作を復帰させるか否か判断し、前記PLL回路の動作を復帰させないと判断した場合は、前記選択回路に前記基準クロック信号を選択させるように制御することを特徴とする半導体集積回路。前記機能回路に対する処理要求ごとに当該処理が完了するまでの時間を計測する計測回路と、前記計測回路が計測した前記処理が完了するまでの時間を記憶する記憶回路と、を備え、前記制御回路が、前記機能回路に対する処理要求が入力された場合に、前記記憶回路に記憶された前記処理が完了するまでの時間に基づいて前記PLL回路の動作を復帰させるか否か判断することを特徴とする請求項1に記載の半導体集積回路。前記機能回路のリセットを行うリセット信号が入力され、前記制御回路から前記機能回路に出力するリセット信号の解除タイミングが設定されるリセット制御回路を備え、前記制御回路が、前記機能回路に対する処理要求が入力された場合に、該機能回路に対する処理要求に基づいて前記リセット信号の解除タイミングを設定することを特徴とする請求項1または2に記載の半導体集積回路。しかしながら、特許文献1に記載されたクロック供給装置などの従来の停止休止状態から復帰させる方法では、停止休止状態からの復帰要因によってはPLL回路の発振安定化を待っている間に機能ブロックにおける処理が完了してしまいPLL回路の起動自体が必要でなかったということもあり、その分無駄な電力を消費してしまうという問題があった。本発明はかかる問題を解決することを目的としている。すなわち、本発明は、PLL回路の停止休止状態、即ち、上述した2および3からの復帰時において、PLL回路の動作の要否を判断し、さらなる省電力化を行うことができる半導体集積回路を提供することを目的としている。上記課題を解決するためになされた請求項1に記載された発明は、基準クロック信号が入力され、前記基準クロック信号を所定の倍数に周波数逓倍した逓倍クロック信号を出力するPLL回路と、外部から要求に応じて前記PLL回路の動作を停止または休止させる制御回路と、前記基準クロック信号または前記逓倍クロック信号を選択して出力する選択回路と、前記選択回路により選択された前記基準クロック信号または前記逓倍クロック信号により動作する機能回路と、を備えた半導体集積回路において、前記制御回路が、前記PLL回路の動作を停止または休止させている際に、前記機能回路に対する処理要求が入力された場合は、該機能回路に対する処理要求に基づいて、前記PLL回路の動作を復帰させるか否か判断し、前記PLL回路の動作を復帰させないと判断した場合は、前記選択回路に前記基準クロック信号を選択させるように制御することを特徴とする半導体集積回路である。本発明によれば、制御回路が、PLL回路の動作を停止または休止させている際に、機能回路に対する処理要求が入力された場合は、該機能回路に対する処理要求を示す信号に基づいて、PLL回路の動作を復帰させるか否か判断し、PLL回路の動作を復帰させないと判断した場合は、選択回路に基準クロック信号を選択させるように制御しているので、無駄なPLL回路の復帰を少なくすることができ、PLL回路動作分の省電力化を行うことができる。第1実施形態以下、本発明の第1の実施形態を、図1および図2を参照して説明する。図1は、本発明の第1の実施形態にかかる半導体集積回路のブロック構成図である。図2は、図1に示された復帰検出選択回路の停止休止状態からの復帰動作を示したフローチャートである。図1に示した半導体集積回路1は、復帰検出選択回路2と、PLL回路3と、クロック選択回路4と、機能ブロック5と、CPU6と、を備えている。制御回路としての復帰検出選択回路2は、例えば、停止要求信号が入力され、入力された停止要求信号に基づいて、PLL回路3の電源をOFF状態にするとともに発振イネーブル信号発振EN信号をOFF状態にし、クロック選択回路4の出力を基準クロック信号に切り替える。また、復帰検出選択回路2は、複数の復帰要因を示す信号が入力され、入力された復帰要因を示す信号に基づいて、PLL回路3の電源をON状態にするとともに発振EN信号をON状態にするかPLL回路3の動作を復帰させるか否かを判断する。また、復帰検出選択回路2は、入力された復帰要因を示す信号に基づいて、機能ブロック5やCPU6に処理要求を示す信号を出力する。なお、この処理要求を示す信号はCPU6のみに供給して機能ブロック5はCPU6からの指示により動作するようにしてもよい。この復帰要因を示す信号とは、例えばデータ転送要求信号やデータ処理要求信号など、機能ブロック5やCPU6に対して何らかの処理動作を要求する信号である。したがって、復帰検出選択回路2からCPU6等に処理要求を示す信号として出力する場合は、その処理内容を示す情報が信号として出力される。PLL回路3は、基準クロック信号が入力され、所定の倍数に周波数逓倍した逓倍クロック信号を出力する周知の位相同期回路であり、復帰検出選択回路2によって、電源ONまたはOFFの切り替えや、発振EN信号のONまたはOFFが切り替えられて逓倍クロック信号の出力の有無が制御される。選択回路としてのクロック選択回路4は、基準クロック信号と逓倍クロック信号が入力され、復帰検出選択回路2の制御により、基準クロック信号と逓倍クロック信号のうちいずれかのクロック信号を選択して出力する。機能回路としての機能ブロック5は、組み合せ回路や順序回路などクロック選択回路4から入力されたクロック信号を基準として動作する論理回路である。機能回路としてのCPU6は、クロック選択回路4から入力されたクロック信号を基準として動作する中央演算処理回路である。なお、本実施形態では、クロック信号を基準として同期して動作する回路として論理回路である機能ブロック5やCPU6で説明するが、これらに限らず、クロック信号を基準として動作する回路であればよい。次に、上述した構成の半導体集積回路1における停止休止状態からの復帰動作を図2示したフローチャートを参照して説明する。図2に示したフローチャートは、復帰検出選択回路2で動作する。まず、前提として、停止要求信号により停止状態となった場合、PLL回路3の電源、発振EN信号ともにOFFとし、クロック選択回路4は、基準クロックに切り替えられている。つまり、機能ブロック5とCPU6は、基準クロック信号により動作している。そして、ステップS101において、復帰要因を受信したか否かを判断し、受信した場合YESの場合はステップS102に進み、受信していない場合NOの場合は本ステップで待機する。つまり、停止状態中に機能ブロック5やCPU6に対する処理要求がなされたか否かを判断している。次に、ステップS102において、処理を開始してステップS103に進む。この処理開始とは、ステップS101で受信した復帰要因にかかる処理を機能ブロック5および/またはCPU6に処理要求を示す信号を出力して処理開始指示を行うことである。次に、ステップS103において、PLL回路3の動作が必要か否かを判断し、必要な場合YESの場合はステップS104に進み、必要でない場合NOの場合はステップS107に進む。本ステップでは、ステップS101で受信した復帰要因に基づいて、当該復帰要因がPLL回路3を動作させる必要があるか否かを判断している。この判断を行うために、復帰検出選択回路2には、入力される復帰要因ごとにPLL回路3の動作の要否が予め設定されている。即ち、機能回路に対する処理要求に基づいて、PLL回路の動作を復帰させるか否か判断している。なお、本ステップで、NOと判断された場合は、機能ブロック5やCPU6では基準クロックのみで処理が行われるクロック選択回路4の出力を基準クロック信号のままとする。即ち、PLL回路の動作を復帰させないと判断した場合は、選択回路に基準クロック信号を選択させるように制御している。この復帰要因ごとに設定するPLL回路3の動作の要否は、復帰要因となる処理ごとに限らず、例えば、データ転送要求で同時にデータ長も送信されてくる場合は、データ長に応じて要否を設定してもよい。つまり、処理するデータによって処理時間が変化する場合は、データの大きさも考慮するようにしてもよい。次に、ステップS104において、PLL回路3の復帰が必要と判断されたので、PLL回路3を停止状態から復帰させてステップS105に進む。つまり、PLL回路3に対して電源、発振EN信号ともにONにしている。次に、ステップS105において、PLL回路3の安定化の完了を確認してステップS106に進む。この安定化とは、PLL回路3の引き込み期間が経過して安定した逓倍クロック信号が出力されるようになることである。次に、ステップS106において、クロック信号の切り替えを行ってステップS107に進む。本ステップでは、クロック選択回路4に対して、基準クロック信号から逓倍クロック信号に切り替えさせて、機能ブロック5やCPU6を逓倍クロック信号で動作させる。次に、ステップS107において、ステップS102で開始した処理が完了したことを確認する。そして、処理完了後は再び停止状態とする。本実施形態によれば、復帰検出選択回路2が、復帰要因に基づいて、PLL回路3の電源と発振EN信号をONするか否かを判断し、PLL回路3の電源と発振EN信号をONしないと判断した場合は、基準クロック信号で機能ブロック5とCPU6を動作させるので、復帰要因による処理が短時間で終了する場合など無駄なPLL回路3の復帰を少なくすることができ、PLL回路3動作分の省電力化を行うことができる。なお、上述した実施形態では、復帰検出選択回路2がPLL回路3に対して電源と発振EN信号を制御する停止状態について説明したが、発振EN信号のみを制御する休止状態においても同様に行うことができる。第2実施形態次に、本発明の第2の実施形態を図3および図4を参照して説明する。なお、前述した第1の実施形態と同一部分には、同一符号を付して説明を省略する。図3は、本発明の第1の実施形態にかかる半導体集積回路のブロック構成図である。図4は、図3に示された復帰検出選択回路の停止休止状態からの復帰動作を示したフローチャートである。本実施形態にかかる半導体集積回路1は、第1の実施形態の半導体集積回路1に対して処理時間判定回路7が追加されている。計測回路、記憶回路としての処理時間判定回路7は、復帰要因ごとの機能ブロック5やCPU6における処理サイクル数や処理時間を計測し、その計測結果を復帰時間テーブルとして記憶している。復帰検出選択回路2は、入力された復帰要因が2回目以降である場合は、処理時間判定回路7に記憶されている復帰時間テーブルを参照して、PLL回路3の安定化より短い時間で処理が終了する場合はPLL回路3の電源や発振EN信号をONせず動作させずに基準クロック信号で動作させる。次に、本実施形態における停止休止状態からの復帰動作を図4示したフローチャートを参照して説明する。図4に示したフローチャートは、復帰検出選択回路2で動作する。まず、ステップS201において、復帰要因を受信したか否かを判断し、受信した場合YESの場合はステップS202に進み、受信していない場合NOの場合は本ステップで待機する。つまり、停止休止状態中に機能ブロック5やCPU6に対する処理要求がなされたか否かを判断している。次に、ステップS202において、ステップS201で受信した復帰要因が初回か否かを判断し、初回である場合YESの場合はステップS203に進む、初回でない場合NOの場合はステップS209に進む。初回か否かは、例えば、復帰時間テーブルに当該復帰要因の処理時間復帰時間が記憶されているか否かで判断すればよい。次に、ステップS203において、処理を開始してステップS204に進む。この処理開始とは、ステップS102と同様である。また、本ステップの実行とともに処理時間判定回路7に処理時間を計測するためにタイマやカウンタ等で処理時間の計測を開始させる。なお、図4において、ステップS203からS207へ矢印が設けられているのは、機能ブロック5やCPU6において、基準クロックで処理を継続させていることを示しており、基準クロック信号のみで処理が終了する場合もあれば、途中から逓倍クロック信号に切り替わって処理が終了する場合もある。次に、ステップS204において、PLL回路3を停止休止状態から復帰させてステップS205に進む。つまり、PLL回路3に対して電源や発振EN信号をONにしている。次に、ステップS205において、PLL回路3の安定化の完了を確認してステップS206に進む。この安定化とは、PLL回路3の引き込み期間が経過して安定した逓倍クロック信号が出力されるようになることである。次に、ステップS206において、クロック信号の切り替えを行ってステップS207に進む。本ステップでは、クロック選択回路4に対して、基準クロック信号から逓倍クロック信号に切り替えさせて、機能ブロック5やCPU6を逓倍クロック信号で動作させる。次に、ステップS207において、ステップS203で開始した処理が完了したことを確認してステップS208に進む。そして、本ステップにおいて、ステップS203で動作させたタイマやカウンタ等を停止させて処理時間の計測が終了する。次に、ステップS208において、処理時間判定回路7にステップS207で計測が終了した処理時間の復帰時間テーブルを作成させる。なお、復帰時間テーブルが既に作成されている場合は作成済みの復帰時間テーブルにステップS207で計測が終了した処理時間を追加するように更新させる。復帰時間テーブル作成後は再び停止休止状態となる。一方、ステップS209においては、処理を開始してステップS210に進む。この処理開始とは、ステップS203と同様である。次に、ステップS210において、PLL回路3の動作が必要か否かを判断し、必要な場合YESの場合はステップS211に進み、必要でない場合NOの場合はステップS214に進む。本ステップでは、ステップS201で受信した復帰要因に基づいて、当該復帰要因がPLL回路3を動作させる必要があるか否かを判断している。この判断は、予め設定されているPLL回路3の復帰時間と処理時間判定回路7に記憶されている復帰時間テーブルとを参照して判断する。即ち、記憶回路に記憶された処理が完了するまでの時間に基づいてPLL回路の動作を復帰させるか否か判断している。次に、ステップS211において、PLL回路3を停止休止状態から復帰させてステップS212に進む。つまり、PLL回路3に対して電源や発振EN信号をONにしている。次に、ステップS212において、PLL回路3の安定化の完了を確認してステップS213に進む。この安定化とは、PLL回路3の引き込み期間が経過して安定した逓倍クロック信号が出力されるようになることである。次に、ステップS213において、クロック信号の切り替えを行ってステップS214に進む。本ステップでは、クロック選択回路4に対して、基準クロック信号から逓倍クロック信号に切り替えさせて、機能ブロック5やCPU6を逓倍クロック信号で動作させる。次に、ステップS214において、ステップS209で開始した処理が完了したことを確認する。そして、処理完了後は再び停止休止状態となる。本実施形態によれば、復帰検出選択回路2が、受信した復帰要因が初回であった場合は、処理時間を計測し、復帰時間テーブルに記憶させて、2回目以降に当該復帰要因を受信した場合は、復帰時間テーブルに基づいて、PLL回路3の電源や発振ENをONするか否かを判断し、PLL回路3の電源や発振ENをONしないと判断した場合は、基準クロック信号で機能ブロック5とCPU6を動作させるので、処理時間が予め判明していなくPLL回路3の安定化よりも速く処理が終了するかが分からない場合でも、処理時間を計測して記憶するために、2回目以降は無駄なPLL回路3の復帰を少なくすることができ、省電力化を行うことができる。第3実施形態次に、本発明の第3の実施形態を図5および図6を参照して説明する。なお、前述した第1、第2の実施形態と同一部分には、同一符号を付して説明を省略する。図5は、本発明の第3の実施形態にかかる半導体集積回路のブロック構成図である。図6は、図5に示された復帰検出選択回路の停止休止状態からの復帰動作を示したフローチャートである。本実施形態にかかる半導体集積回路1は、第1の実施形態の半導体集積回路1に対してリセット引き伸ばしカウンタ8が追加されている。リセット制御回路としてのリセット引き伸ばしカウンタ8は、外部から入力される元リセット信号のリセット期間を引き延ばして機能ブロック5やCPU6に出力する。リセット信号は、第1、第2の実施形態においても図示はしていなかったが入力されていた。このリセット信号は、PLL回路3から出力される逓倍クロック信号が安定したことを示す信号を出力し、その逓倍クロック信号が安定したことを示す信号を受けて解除されるが、実際はこの解除タイミングは所定のマージンを設け、逓倍クロック信号が安定したことを示す信号出力からマージン分引き伸ばしてから解除される。しかしながら、基準クロック信号で動作する場合と、逓倍クロック信号で動作する場合とでは、このマージンが異なる場合があり、従来はどちらの場合でも問題がないように余裕を持ってマージンが設定させていた。本実施形態のリセット引き伸ばしカウンタ8は、このマージンを復帰検出選択回路2からカウンタ閾値として設定され、このカウンタ閾値を越えたらリセットが解除される。復帰検出選択回路2は、復帰要因ごとに、基準クロック信号と逓倍クロック信号の両方を使用する、基準クロック信号のみ、逓倍クロック信号のみ、の3パターンのうちどのパターンで動作するかが設定されており、受信した復帰要因に基づいて、これらのパターンに合ったカウンタ閾値をリセット引き伸ばしカウンタ8に出力する。つまり、復帰要因によってPLL回路3を動作させるか否かが決まっており、また、PLL回路3を動作させる場合でも基準クロック信号と逓倍クロック信号の双方を使用する場合と逓倍クロック信号のみで動作する場合とでは異なる値とすることができる。次に、本実施形態における停止休止状態からの復帰動作を図6示したフローチャートを参照して説明する。図6に示したフローチャートは、復帰検出選択回路2で動作する。まず、ステップS301において、復帰要因を受信したか否かを判断し、受信した場合YESの場合はステップS302に進み、受信していない場合NOの場合は本ステップで待機する。つまり、停止休止状態中に機能ブロック5やCPU6に対する処理要求がなされたか否かを判断している。次に、ステップS302において、PLL回路3の動作が必要か否かを判断し、必要な場合YESの場合はステップS306に進み、必要でない場合NOの場合はステップS303に進む。本ステップでは、ステップS301で受信した復帰要因に基づいて、当該復帰要因がPLL回路3を動作させる必要があるか否かを判断している。この判断を行うために、第1の実施形態と同様に入力される復帰要因ごとにPLL回路3の動作の要否が予め設定されている。次に、ステップS303において、リセット引き伸ばしカウンタ8のカウンタ閾値を設定して、ステップS304に進む。本ステップでは、上述したように、復帰要因に応じたカウント閾値をリセット引き伸ばしカウンタ8に設定している。即ち、機能回路に対する処理要求が入力された場合に、該機能回路に対する処理要求に基づいてリセット信号の解除タイミングを設定している。次に、ステップS304において、処理を開始してステップS305に進む。この処理開始とは、ステップS102などと同様である。また、本ステップ実行前にステップS303で設定したカウント閾値によるリセット信号の解除が行われている。次に、ステップS305において、ステップS304で開始した処理が完了したことを確認する。そして、処理完了後は再び停止休止状態となる。このステップS305を実行するルートではPLL回路3は動作せず基準クロックで機能ブロック5やCPU6が動作する。一方、ステップS306においては、リセット引き伸ばしカウンタ8のカウンタ閾値を設定して、ステップS307に進む。本ステップでは、ステップS303と同様に上述したようにリセット信号の解除のタイミングを設定するためのカウント閾値をリセット引き伸ばしカウンタ8に設定している。なお、本ステップで設定されるカウント閾値は、ステップS303で設定されるカウント閾値とは異なる値である。次に、ステップS307において、処理を開始してステップS308に進む。この処理開始とは、ステップS304と同様である。なお、図6において、ステップS307からS311へ矢印が設けられているのは、機能ブロック5やCPU6において、基準クロックで処理が継続していることを示している。また、本ステップ実行前にステップS306で設定したカウント閾値によるリセット信号の解除が行われている。次に、ステップS308において、PLL回路3を停止休止状態から復帰させてステップS309に進む。つまり、PLL回路3に対して電源、発振EN信号ともにONにしている。次に、ステップS309において、PLL回路3の安定化の完了を確認してステップS310に進む。この安定化とは、PLL回路3の引き込み期間が経過して安定した逓倍クロック信号が出力されるようになることである。次に、ステップS310において、クロック信号の切り替えを行ってステップS311に進む。本ステップでは、クロック選択回路4に対して、基準クロック信号から逓倍クロック信号に切り替えさせて、機能ブロック5やCPU6を逓倍クロック信号で動作させる。次に、ステップS311において、ステップS307で開始した処理が完了したことを確認する。そして、処理完了後は再び停止休止状態となる。本実施形態では、ステップS302の判断の結果、ステップS303~S305を実行する復帰要因は、基準クロック信号のみで動作するパターンとなり、ステップS306~S311を実行する復帰要因は、基準クロック信号と逓倍クロック信号の両方を使用するまたは逓倍クロック信号のみで動作するパターンとなる。本実施形態によれば、リセット引き伸ばしカウンタ8に機能ブロック5が動作するクロック信号の形態にあわせてカウント閾値を設定しているので、復帰要因ごとにリセット解除タイミングの最適化が図れ、処理開始を早めることができる。第4実施形態次に、本発明の第4の実施形態を図7および図8を参照して説明する。なお、前述した第1~第3の実施形態と同一部分には、同一符号を付して説明を省略する。図7は、本発明の第4の実施形態にかかる半導体集積回路のブロック構成図である。図8は、図7に示された復帰検出選択回路の停止休止状態からの復帰動作を示したフローチャートである。本実施形態は上述した第1~第3の実施形態を全て組み合せたものであり、図7に示した半導体集積回路1は、復帰検出選択回路2と、PLL回路3と、クロック選択回路4と、機能ブロック5と、CPU6と、処理時間判定回路7と、リセット引き伸ばしカウンタ8と、を備えている。つまり、本実施形態は、復帰要因が初回の場合は処理時間判定回路7内の復帰時間テーブルに復帰時間を記憶させ、当該復帰要因が2回目以降は、復帰時間テーブルに基づいてPLL回路3を動作させるか否かを判断する。また、リセット引き伸ばしカウンタ8も備えているので、復帰要因に応じてリセット期間を設定することができる。次に、上述した構成の半導体集積回路1における停止休止状態からの復帰動作を図7示したフローチャートを参照して説明する。図8に示したフローチャートは、復帰検出選択回路2で動作する。まず、ステップS401において、復帰要因を受信したか否かを判断し、受信した場合YESの場合はステップS402に進み、受信していない場合NOの場合は本ステップで待機する。つまり、停止休止状態中に機能ブロック5やCPU6に対する処理要求がなされたか否かを判断している。次に、ステップS402において、ステップS401で受信した復帰要因が初回か否かを判断し、初回である場合YESの場合はステップS403に進み、初回でない場合NOの場合はステップS409に進む。初回か否かは、例えば、復帰時間テーブルに当該復帰要因の処理時間が記憶されているか否かで判断すればよい。次に、ステップS403において、処理を開始してステップS404に進む。また、本ステップの実行とともに処理時間判定回路7に処理時間を計測するためにタイマやカウンタ等で処理時間の計測を開始させる。なお、図4において、ステップS403からS407へ矢印が設けられているのは、機能ブロック5やCPU6において、基準クロックで処理を継続させていることを示しており、基準クロック信号のみで処理が終了する場合もあれば、途中から逓倍クロック信号に切り替わって処理が終了する場合もある。次に、ステップS404において、PLL回路3を停止休止状態から復帰させてステップS405に進む。つまり、PLL回路3に対して電源や発振EN信号をONにしている。次に、ステップS405において、PLL回路3の安定化の完了を確認してステップS406に進む。この安定化とは、PLL回路3の引き込み期間が経過して安定した逓倍クロック信号が出力されるようになることである。次に、ステップS406において、クロック信号の切り替えを行ってステップS407に進む。本ステップでは、クロック選択回路4に対して、基準クロック信号から逓倍クロック信号に切り替えさせて、機能ブロック5やCPU6を逓倍クロック信号で動作させる。次に、ステップS407において、ステップS403で開始した処理が完了したことを確認してステップS408に進む。そして、本ステップにおいて、ステップS403で動作させたタイマやカウンタ等を停止させて処理時間の計測が終了する。次に、ステップS408において、第2の実施形態と同様に処理時間判定回路7にステップS407で計測が終了した処理時間の復帰時間テーブルを作成させる。復帰時間テーブル作成後は再び停止休止状態となる。一方、ステップS409においては、PLL回路3の動作が必要か否かを判断し、必要な場合YESの場合はステップS413に進み、必要でない場合NOの場合はステップS410に進む。本ステップでは、ステップS401で受信した復帰要因に基づいて、当該復帰要因がPLL回路3を動作させる必要があるか否かを判断している。この判断は、第2の実施形態と同様に予め設定されているPLL回路3の復帰時間と復帰時間テーブルを参照して判断する。次に、ステップS410において、リセット引き伸ばしカウンタ8のカウンタ閾値を設定して、ステップS411に進む。本ステップでは、第3の実施形態と同様に、上述したようにリセット信号の解除のタイミングを設定するためのカウント閾値をリセット引き伸ばしカウンタ8に設定している。次に、ステップS411において、処理を開始してステップS412に進む。次に、ステップS412において、ステップS411などで開始した処理が完了したことを確認する。そして、処理完了後は再び停止休止状態となる。また、ステップS413においては、PLL回路3が休止または停止のいずれかを判断し、休止である場合はステップS414に進み、停止の場合はステップS419に進む。本ステップでは、PLL回路3が発振EN信号をOFFにされて休止しているか、電源と発振EN信号をOFFにされて停止しているかを判断している。次に、ステップS414においては、リセット引き伸ばしカウンタ8のカウンタ閾値を設定して、ステップS415に進む。本ステップでは、ステップS410と同様に上述したようにリセット信号の解除のタイミングを設定するためのカウント閾値をリセット引き伸ばしカウンタ8に設定している。また、本ステップで設定されるカウンタ閾値はステップS410とは異なる値である。次に、ステップS415において、処理を開始してステップS416に進む。また、本ステップ実行前にステップS303で設定したカウント閾値によるリセット信号の解除が行われている。なお、図8において、ステップS415からS412へ矢印が設けられているのは、機能ブロック5やCPU6において、基準クロック信号で処理が継続していることを示しているが、ステップS407と同様に基準クロック信号のみで処理が行われるわけではなく、途中から逓倍クロック信号に切り替わる場合もある。次に、ステップS416において、PLL回路3を休止状態から復帰させてステップS417に進む。つまり、PLL回路3に対して発振EN信号をONにしている。次に、ステップS417において、PLL回路3の安定化の完了を確認してステップS418に進む。この安定化とは、PLL回路3の引き込み期間が経過して安定した逓倍クロック信号が出力されるようになることである。次に、ステップS418において、クロック信号の切り替えを行ってステップS412に進む。本ステップでは、クロック選択回路4に対して、基準クロック信号から逓倍クロック信号に切り替えさせて、機能ブロック5やCPU6を逓倍クロック信号で動作させる。また、ステップS419においては、リセット引き伸ばしカウンタ8のカウンタ閾値を設定して、ステップS420に進む。本ステップでは、ステップS410と同様に上述したようにリセット信号の解除のタイミングを設定するためのカウント閾値をリセット引き伸ばしカウンタ8に設定している。また、本ステップで設定されるカウンタ閾値はステップS414とは異なる値としてもよい。つまり、休止状態と停止状態とでリセット解除タイミングが異なる場合はカウント閾値を異ならせてもよい。次に、ステップS420において、処理を開始してステップS421に進む。また、本ステップ実行前にステップS303で設定したカウント閾値によるリセット信号の解除が行われている。なお、図8において、ステップS420からS412へ矢印が設けられているのは、機能ブロック5やCPU6において、基準クロックで処理が継続していることを示しているが、ステップS407と同様に基準クロック信号のみで処理が行われるわけではなく、途中から逓倍クロック信号に切り替わる場合もある。次に、ステップS421において、PLL回路3を停止状態から復帰させてステップS422に進む。つまり、PLL回路3に対して電源をONにしている。次に、ステップS422において、PLL回路3の安定化の完了を確認してステップS423に進む。この安定化とは、PLL回路3の引き込み期間が経過して安定した逓倍クロック信号が出力されるようになることである。次に、ステップS423において、クロック信号の切り替えを行ってステップS412に進む。本ステップでは、クロック選択回路4に対して、基準クロック信号から逓倍クロック信号に切り替えさせて、機能ブロック5やCPU6を逓倍クロック信号で動作させる。本実施形態によれば、復帰検出選択回路2が、受信した復帰要因が初回であった場合は、復帰時間を計測し、復帰時間テーブルに記憶させて、2回目以降に当該復帰要因を受信した場合は、復帰時間テーブルに基づいて、PLL回路3の電源と発振ENをONするか否かを判断し、PLL回路3の電源と発振ENをONしないと判断した場合は、基準クロック信号で機能ブロック5とCPU6を動作させるので、復帰時間が予め判明していない場合でも、復帰時間を計測して記憶するために、2回目以降は無駄なPLL回路3の復帰を少なくすることができ、省電力化を行うことができる。さらに、リセット引き伸ばしカウンタ8に復帰要因ごとにカウント閾値を設定しているので、復帰要因ごとにリセット解除タイミングの最適化が図れる。また、本発明は上記実施形態に限定されるものではない。即ち、本発明の骨子を逸脱しない範囲で種々変形して実施することができる。