交流電源の電圧を検出し、電圧検出信号を出力する電圧検出手段と、前記交流電源の電圧のゼロクロスを検出し、前記電圧検出手段を経由して、ゼロクロス検出信号を出力するゼロクロス検出手段と、前記交流電源から前記ゼロクロス検出手段への給電ラインの接続又は切断を行うスイッチ手段と、を備え、前記給電ラインが切断されている場合には、前記電圧検出手段は前記電圧検出信号を出力し、前記給電ラインが接続されている場合には、前記電圧検出手段は、前記ゼロクロス検出手段から入力されたゼロクロス検出信号を出力することを特徴とする電圧検出装置。前記ゼロクロス検出手段は、前記交流電源からの入力される電圧を半波整流するダイオードを有し、前記ダイオードの出力を前記ゼロクロス検出信号として前記電圧検出手段に出力することを特徴とする請求項1に記載の電圧検出装置。前記電圧検出手段は、前記交流電源の電圧を検出し、前記電圧検出信号を出力する電圧検出部と、前記電圧検出部から入力された前記電圧検出信号、及び前記ゼロクロス検出手段から入力された前記ゼロクロス検出信号を出力する信号出力部と、を備えることを特徴とする請求項1又は2に記載の電圧検出装置。前記電圧検出部は、前記交流電源からの電圧を半波整流するダイオードと、前記ダイオードに直列接続され、前記ダイオードの出力電圧が所定の電圧以上の場合に導通状態となる定電圧ダイオードと、を有し、前記定電圧ダイオードの出力を前記電圧検出信号として出力することを特徴とする請求項3に記載の電圧検出装置。前記信号出力部は、前記給電ラインが切断されている場合には前記電圧検出信号の電圧によりオン状態又はオフ状態となり、前記給電ラインが接続されている場合には前記ゼロクロス検出信号の電圧によりオン状態又はオフ状態となるトランジスタと、前記トランジスタの状態に応じて、発光素子が発光状態又は消灯状態、受光素子がオン状態又はオフ状態となるフォトカプラと、を有し、前記フォトカプラを介して前記電圧検出信号及び前記ゼロクロス検出信号を出力することを特徴とする請求項3又は4に記載の電圧検出装置。前記スイッチ手段の動作を制御する制御手段を有し、前記制御手段は、前記電圧検出信号に基づいて前記交流電源の電圧を判断し、判断された前記交流電源の電圧に応じて、負荷への給電を制御することを特徴とする請求項1ないし5のいずれか1項に記載の電圧検出装置。交流電源の電圧を検出し、電圧検出信号を出力する電圧検出手段と、前記交流電源の電圧のゼロクロスを検出し、前記電圧検出手段を経由して、ゼロクロス検出信号を出力するゼロクロス検出手段と、前記交流電源から前記電圧検出手段への第1の給電ラインの接続又は切断を行う第1のスイッチ手段と、前記交流電源から前記ゼロクロス検出手段への第2の給電ラインの接続又は切断を行う第2のスイッチ手段と、を備え、前記第1の給電ラインが接続され、前記第2の給電ラインは切断されている場合には、前記電圧検出手段は前記電圧検出信号を出力し、前記第1の給電ライン及び前記第2の給電ラインが接続されている場合には、前記電圧検出手段は、前記ゼロクロス検出手段から入力された前記ゼロクロス検出信号を出力することを特徴とする電圧検出装置。前記電圧検出手段は、前記交流電源の電圧を検出し、前記電圧検出信号を出力する電圧検出部と、前記電圧検出部から入力された前記電圧検出信号、及び前記ゼロクロス検出手段から入力された前記ゼロクロス検出信号を出力する信号出力部と、を備えることを特徴とする請求項7に記載の電圧検出装置。前記電圧検出部は、前記交流電源からの電圧を半波整流するダイオードと、前記ダイオードに直列接続され、前記ダイオードの出力電圧が所定の電圧以上の場合に導通状態となる定電圧ダイオードと、を有し、前記定電圧ダイオードの出力を前記電圧検出信号として出力することを特徴とする請求項8に記載の電圧検出装置。前記ゼロクロス検出手段は、前記電圧検出部の前記定電圧ダイオードと並列接続され、前記電圧検出部の前記ダイオードの出力電圧によりオン状態となるトランジスタを有し、前記トランジスタがオン状態の場合に、前記ダイオードの出力を、前記ゼロクロス検出信号として出力することを特徴とする請求項9に記載の電圧検出装置。前記第1のスイッチ手段と前記第2のスイッチ手段の動作を制御する制御手段を備え、前記制御手段は、前記電圧検出信号に基づいて前記交流電源の電圧を判断し、判断された前記交流電源の電圧に応じて、負荷への給電を制御することを特徴とする請求項7ないし10のいずれか1項に記載の電圧検出装置。記録媒体に画像形成する手段を有する画像形成装置であって、前記画像形成装置の電力供給を制御する手段として、請求項1ないし11のいずれか1項に記載の電圧検出装置を備えたことを特徴とする画像形成装置。しかしながら、前述した従来の装置では、交流電源を入力して電圧検出とゼロクロス検出を行い、各々の検出信号を個別に出力するため、次のような課題があった。すなわち、交流電源の電圧を検出するためには、交流入力を半波整流し、所定の閾値を設定した定電圧ダイオード等を用いて、電圧の検出を行う電源検出部が必要となる。更に、負荷への給電タイミングのために正確なゼロクロスポイントを検出する場合には、電圧検出部とは別に、ゼロクロス検出を行うゼロクロス検出部を設ける必要がある。そして、交流電源側を1次側とし、1次側と電気的に絶縁され負荷への給電を制御する制御部側を2次側とした場合、電圧検出とゼロクロス検出を個別に行い、1次側から2次側へ電圧検出信号とゼロクロス検出信号を制御部に出力する構成が2つ必要になる。図14は、従来例の装置の回路ブロックを示した図である。図14において、交流電源300に負荷301が接続され、負荷制御を行う素子302と位相制御部303により負荷301への給電制御が行われる。更に、電圧検出部304とゼロクロス検出部305によって、交流電源300の電圧とゼロクロスタイミングが検出され、電圧検出信号とゼロクロス検出信号は、制御部306へ別々に出力される構成となっている。そのため、検出信号を制御部側に出力するための検出回路が2つ必要となり、コストアップや回路スペースが増加するという課題があった。また、上記従来例では、常に交流電源が接続されている状態で電圧検出とゼロクロス検出を行うため、負荷への接続を行わない期間でも、常に電圧検出回路とゼロクロス検出回路で電力を消費するという課題もあった。本発明はこのような状況のもとでなされたもので、交流電源の電圧検出とゼロクロス検出を少ない部品で制御部に出力する安価な出力回路を提供することを目的とする。前述した課題を解決するため、本発明では次のとおりに構成する。1交流電源の電圧を検出し、電圧検出信号を出力する電圧検出手段と、前記交流電源の電圧のゼロクロスを検出し、前記電圧検出手段を経由して、ゼロクロス検出信号を出力するゼロクロス検出手段と、前記交流電源から前記ゼロクロス検出手段への給電ラインの接続又は切断を行うスイッチ手段と、を備え、前記給電ラインが切断されている場合には、前記電圧検出手段は前記電圧検出信号を出力し、前記給電ラインが接続されている場合には、前記電圧検出手段は、前記ゼロクロス検出手段から入力されたゼロクロス検出信号を出力する電圧検出装置。2交流電源の電圧を検出し、電圧検出信号を出力する電圧検出手段と、前記交流電源の電圧のゼロクロスを検出し、前記電圧検出手段を経由して、ゼロクロス検出信号を出力するゼロクロス検出手段と、前記交流電源から前記電圧検出手段への第1の給電ラインの接続又は切断を行う第1のスイッチ手段と、前記交流電源から前記ゼロクロス検出手段への第2の給電ラインの接続又は切断を行う第2のスイッチ手段と、を備え、前記第1の給電ラインが接続され、前記第2の給電ラインは切断されている場合には、前記電圧検出手段は前記電圧検出信号を出力し、前記第1の給電ライン及び前記第2の給電ラインが接続されている場合には、前記電圧検出手段は、前記ゼロクロス検出手段から入力された前記ゼロクロス検出信号を出力する電圧検出装置。本発明によれば、交流電源の電圧検出信号とゼロクロス検出信号を安価な構成で出力する回路を提供することができる。以下、本発明を実施するための形態について、実施例により詳しく説明する。[電圧検出装置の概要]図1は、本実施例の電圧検出装置の回路ブロック図である。図1において、電圧検出部2は、交流AC電圧を供給する交流電源1の電圧の検出を行い、ゼロクロス検出部3は、電圧検出部2の電圧検出を停止させ、交流電源1の電圧が0Vをクロスするタイミングの検出を行う。リレー4は、交流電源1から負荷6への給電ラインの切断と接続を行うスイッチであり、制御部5により切り替え動作が制御される。交流電源1から電圧が印加される負荷6は、画像形成装置であれば、例えば、画像を記録材に定着する定着器のヒータ等の発熱部材を指す。リレー4は、画像形成装置において、負荷6と交流電源1との給電ラインの接続と切断を行い、制御部5によるヒータ等の発熱部材への給電制御を行う目的で設けられ、負荷6への給電が不要なときは切断状態であり、給電制御を行う場合は、その前に接続状態となる。リレー4が切断された状態では、電圧検出部2によって、交流電源1の電圧が検出される。電圧検出部2は制御部5に接続されており、制御部5に電圧検出信号を出力する。一方、リレー4が接続された状態では、ゼロクロス検出部3によりゼロクロス検出が行われ、電圧検出部2を経由して制御部5にゼロクロス検出信号が出力される。制御部5は、リレー4の接続切断の切り替え制御を行う。負荷6は、リレー4が接続状態となることによって、交流電源1から給電され、制御部5によって負荷への給電タイミングが制御される。また、リレー4が切断された状態で電圧検出部2により検出された電圧と、リレー4が接続された状態でゼロクロス検出部3により検出されたゼロクロス検出信号に基づいて、制御部5は負荷6への給電を制御する。前述した図14の従来の電圧検出装置に対し、図1においては、電圧検出信号とゼロクロス検出信号は、制御部5へ同一の信号出力経路にて出力される構成となっている。[電圧検出装置の回路構成]図2は、本実施例の回路ブロック図を示した図1の回路図であり、破線で囲まれた部分は、図1と同一番号の回路ブロックを示す。図2において、ダイオード10は、交流電源1の電源端子AC_Nに接続され、交流入力の半波整流を行い、コンデンサ12はダイオード10で半波整流された電圧を平滑化する。11、13は抵抗である。ダイオード14は、交流電源1の電源端子AC_Hに接続され、電源端子AC_Nからの電流を帰還させる。電圧検出部2のダイオード20は、交流電源1の電源端子AC_Nに接続され、交流入力を半波整流し、ダイオード20に直列接続された定電圧ダイオード21は、ダイオード20によって半波整流された出力電圧がツェナー電圧以上になると導通状態となる。定電圧ダイオード21のツェナー電圧の設定については後述する。22と23は抵抗であり、MOSFET24は、定電圧ダイオード21が導通状態ではオン状態となり、定電圧ダイオード21が非導通状態ではオフ状態となる。フォトカプラ25は、交流電源1側の回路を1次側回路とし、制御部5側を2次側回路として1次側と2次側間を電気的に絶縁して、信号を出力するものである。ゼロクロス検出部3のダイオード30は、リレー4に接続されて交流電源1の電源端子AC_Nの交流入力を半波整流し、抵抗31と直列接続される。制御部5において、CPU中央演算処理装置50は、入力された電圧検出信号、ゼロクロス検出信号に基づいて、リレー制御部53、負荷制御部54を制御する。51と52は抵抗である。リレー制御部53スイッチ制御部は、CPU50のDRV端子から出力されたリレー駆動信号に基づいてリレー4を駆動制御し、負荷制御部54は負荷6の給電を制御する。ROM500は、CPU50が実行する制御プログラムやデータが保持された記憶素子であり、RAM501は、CPU50が実行する制御プログラムが一時的に情報を保持するための記憶素子である。CPU50は、フォトカプラ25からの電圧検出信号やゼロクロス検出信号を入力するためのZRX-V_IN端子を有している。フォトカプラ25の発光素子発光ダイオードが発光状態であれば、受光素子フォトトランジスタがオン状態となるため、CPU50のZRX-V_IN端子の電圧はGNDグランド電圧に近いローLowレベルとなる。一方、フォトカプラ25の発光素子が消灯状態であれば、受光素子はオフ状態となり、フォトトランジスタには電流が流れないため、ZRX-V_IN端子の電圧はVcc電圧に近いハイHighレベルとなる。[電圧検出装置の回路動作]交流電源1の交流電圧は、電源端子AC_Nに接続されたダイオード10に印加され、ダイオード10により半波整流された電圧は、抵抗11とコンデンサ12により平滑化され、MOSFET24とフォトカプラ25に印加される。MOSFET24とフォトカプラ25は、電圧検出部2において、CPU50に電圧検出信号やゼロクロス検出信号を出力する信号出力部を構成している。MOSFET24がオフ状態であれば、フォトカプラ25のみに電流が流れるため、フォトカプラ25の発光素子は発光状態となる。逆に、MOSFET24がオン状態であれば、MOSFET24にも電流が流れることにより、フォトカプラ25の発光素子に印加される電圧が低下し、消灯状態となる。図2において、交流電源1の交流電圧が電源端子AC_Nから電圧検出部2に入力される。リレー4が切断された状態において、ダイオード20によって半波整流された電圧が定電圧ダイオード21のツェナー電圧以上であり、抵抗22と抵抗23で分圧された電圧によりMOSFET24がオン状態になると、フォトカプラ25の発光素子は消灯状態となる。その結果、フォトカプラ25の受光素子には電流が流れないため、CPU50のZRX-V_IN端子の電圧はハイレベルとなる。逆に、ダイオード20によって半波整流された電圧が定電圧ダイオード21のツェナー電圧より低い場合には、MOSFET24は電流が流れないためオフ状態となり、フォトカプラ25には電流が流れるため発光素子が発光状態となる。その結果、フォトカプラ25の受光素子に電流が流れるため、CPU50のZRX-V_IN端子の電圧はローレベルとなる。従って、ZRX-V_IN端子の電圧が常にローレベルであれば、交流電源1の電圧の最大値は定電圧ダイオード21のツェナー電圧より低いことになる。逆に、ZRX-V_IN端子の電圧がローレベルとハイレベルを交互に繰り返す状態変化があれば、交流電源1の電圧の最大値は、ツェナー電圧以上になることがあるのが分かる。CPU50は、電圧検出部2の電圧検出信号をフォトカプラ25経由で検知することで、1次側の交流電源1の電圧が所定電圧以上であるかどうかを判断することができる。リレー4が接続された状態では、交流電源1の交流入力はゼロクロス検出部3のダイオード30により半波整流され、半波整流された電圧は、抵抗31と抵抗23により分圧され、MOSFET24のゲートに印加される。MOSFET24は、ゼロクロス検出部3からのゲート印加電圧によりオン状態とオフ状態が切り替わり、電圧検出部2の定電圧ダイオード21の導通非導通状態によって、オンオフ状態は変化しない。MOSFET24のオン状態とオフ状態が切り替わるタイミングは、交流電源1の交流電圧が0Vをクロスする電圧の正負が切り替わるゼロクロスタイミングとほぼ同一のタイミングである。すなわち、図2に示す回路は、リレー4が切断状態では交流電源1の交流電圧を検出し、リレー4が接続状態に切り替わることでゼロクロス検出を行うように動作する。また、負荷6への給電タイミングは、ゼロクロス検出タイミングを基準に、CPU50が負荷制御部54を介して制御する。例えば、AC100V系の電圧印加のみが可能で、AC200V系の電圧印加はできない負荷6に電圧を印加する場合には、CPU50は、リレー4を切断状態にして交流電源1の交流電圧検出を行う。交流電源1の電圧が100V系であれば、CPU50は、リレー4を接続してゼロクロス検出を行い、検出したゼロクロスタイミングに基づいて、負荷6への電圧印加タイミングを制御する。交流電源1の交流電圧が200V系であれば、負荷6への電圧印加が不可能であると判断して、CPU50は、リレー4を切断状態のままとし、負荷6への電圧印加が不可能なので、ゼロクロス検出は行わない。また、負荷6への印加電圧がAC100V系やAC200V系に切り替え可能な構成であれば、CPU50は、リレー4を切断状態にして、交流電源1の交流電圧検出を行う。そして、検出した電圧に応じて、AC100V系又はAC200V系の制御切り替えをCPU50と負荷制御部54にて行う。その後、CPU50は、リレー4を接続状態にして、ゼロクロス検出を行い、検出したゼロクロスタイミングに基づいて、負荷6への電圧印加タイミングを制御する。[電圧検出、ゼロクロス検出処理手順]図3は、本実施例における電圧検出、ゼロクロス検出処理手順を示したフローチャートである。本手順は、ROM500に格納されたプログラムに基づいて、CPU50により実行される。ステップ10以下、S10のように記すでは、CPU50は、リレー制御部53により、リレー4を切断状態にする。S11では、CPU50は、ZRX-V_IN端子に入力される交流電源1の交流電圧の検出を行う電圧検出部2からの電圧検出信号の状態監視を行う。S12では、CPU50は、ZRX-V_IN端子への入力電圧がハイレベルローレベルを繰り返すパルス波形であるかどうかにより、交流電源1の電圧がAC100V系の電圧範囲かどうかを判断する。CPU50は、ZRX-V_IN端子への入力電圧がローレベルのままであれば、交流電源1の交流電圧はAC100V系であると判断する。逆に、CPU50は、ZRX-V_IN端子への入力電圧がパルス状の入力であれば、交流電源1の交流電圧はAC200V系であると判断する。AC100V系であれば、CPU50は、S13の処理に進み、負荷制御部54の制御をAC100V系に切り替える。逆に、AC200V系であれば、CPU50は、S14に進み、負荷制御部54の制御をAC200V系に切り替える。S15では、CPU50は、負荷6への給電が必要であるかを判断し、必要であればS16の処理に進み、必要でなければS10の処理に戻る。S16では、CPU50はゼロクロス検出を行うために、リレー制御部53により、リレー4を接続する。S17では、CPU50は、ZRX-V_IN端子に入力されるゼロクロス検出を行うゼロクロス検出部3からのゼロクロス検出信号の状態監視を行う。S18では、CPU50はS17で検出したゼロクロスタイミングに基づいて、負荷制御部54を介して負荷6への給電制御を行う。CPU50は、S15の処理に戻り、継続して負荷6への給電制御が必要であればS16の処理に進み、不要であればS10の処理に戻る。[交流入力と電圧検出信号、ゼロクロス検出信号の関係]図4aは、本実施例の図2の回路において、交流電源1の交流電圧がAC100V系の場合のAC入力波形と、CPU50のZRX-V_IN端子に入力される電圧検出信号とゼロクロス検出信号の信号波形を示したものである。CPU50は、リレー4を切断した状態で電圧検出を行い、ZRX-V_IN端子に入力される電圧検出信号の電圧は約0Vのローレベルであり、CPU50は、パルス状の出力がなければ、交流電源1の電圧はAC100V系であると判断する。次に、CPU50は、リレー4を接続した状態にした後、ゼロクロス検出を行う。ZRX-V_IN端子に入力されるゼロクロス検出信号の電圧波形は、約3Vのハイレベルと約0Vのローレベルを繰り返すパルス波形となる。ゼロクロス検出信号において、ハイレベルとローレベルの電圧が切り替わるタイミングは、交流電源1の交流電圧の正負が切り替わるゼロクロスタイミングとほぼ同一のタイミングである。図4bは、本実施例の図2の回路において、交流電源1の交流電圧がAC200V系の場合のAC入力波形と、CPU50のZRX-V_IN端子に入力される電圧検出信号とゼロクロス検出信号の信号波形を示したものである。CPU50は、リレー4を切断した状態で電圧検出を行い、ZRX-V_IN端子に入力される電圧検出信号は、約0Vのローレベルと約3Vのハイレベルを交互に繰り返すパルス波形となる。前述したように、電圧検出信号は、交流電源1の交流電圧が定電圧ダイオード21のツェナー電圧以上でMOSFET24がオン状態であれば、ハイレベルとなり、交流電圧がツェナー電圧より低ければMOSFET24はオフ状態となり、ローレベルとなる。そのため、CPU50は、電圧検出信号がパルス波形であれば、交流電源1の電圧はAC200V系であると判断する。次に、CPU50は、リレー4を接続した状態にした後、ゼロクロス検出を行う。AC100V系の場合と同様に、ZRX-V_IN端子に入力されるゼロクロス検出信号の電圧波形は、約3Vのハイレベルと約0Vのローレベルを繰り返すパルス波形となる。ゼロクロス検出信号において、ハイレベルとローレベルの電圧が切り替わるタイミングは、交流電源1の交流電圧の正負が切り替わるゼロクロスタイミングとほぼ同一のタイミングである。図4a、bにおいて、電圧検出信号がローレベルからハイレベルに変化するポイントは、定電圧ダイオード21のツェナー電圧に対応している。例えば、AC100V系の電圧の最大値をAC140Vとし、AC200V系の下限電圧機器の動作が保証される最低電圧をAC180Vとした場合、図4bにおいて、ローレベルからハイレベルに変化する交流電源1の入力電圧をAC160Vに設定する。AC160Vの最大値Vpは√2との積であることから、Vp=160V×√2≒226Vとなる。そこで、定電圧ダイオード21のツェナー電圧を約226Vに設定すれば、交流電源1の交流電圧がAC140V以下の場合、図4aで示したように、ZRX-V_IN端子に入力される電圧検出信号はローレベルのままとなる。一方、交流電圧がAC180V以上であれば、図4bで示したように、ZRX-V_IN端子に入力される電圧検出信号の電圧波形は、ローレベルとハイレベルを交互に繰り返すパルス波形となる。そのため、リレー4を切断した状態で、ZRX-V_IN端子に入力される電圧検出信号の電圧の変化を監視することにより、CPU50は交流電源1の交流電圧がAC200V系か、AC100V系かを判別できる。また、交流電源1からの入力電圧が所定電圧以上かどうかを判断するために、図2の定電圧ダイオード21のツェナー電圧をAC100V系電圧における下限電圧機器の動作が保証される最低電圧に設定する。そして、リレー4が切断された状態で、交流電源1からAC200V系、AC100V系を入力し、CPU50のZRX-V_IN端子に入力される電圧検出信号を測定する。そして、測定された電圧検出信号から、単位時間における電圧検出信号のハイレベルとローレベルの時間比率パルス幅を算出し、算出したハイレベルとローレベルの時間比率と交流電源1の交流電圧値との対応表をROM500に保持しておく。CPU50は、この対応表と入力された電圧検出信号により、交流電源1の交流電圧値が所定電圧以上であるかどうかを判断することができる。例えば、AC100V系電圧の下限電圧をAC80Vとし、最大値が√2倍となることを考慮して定電圧ダイオード21のツェナー電圧を約113V≒80V×√2に設定すれば、交流電源1の交流電圧値が所定電圧以上かどうかを判断することができる。更に、ZRX-V_IN端子に入力される電圧検出信号のハイレベルとローレベルの時間比率により、CPU50は、交流電源1の交流電圧がAC200V系であるか、AC100V系であるかを判別することもできる。以上説明したように、本実施例によれば、フォトカプラを用いた簡易な出力回路により、交流電源の電圧検出信号とゼロクロス検出信号を制御部に出力することができる。負荷への給電ラインを切断した状態で交流電源の電圧検出を行い、電圧検出信号をCPU50に出力することにより、CPU50は負荷への電圧印加前に交流電圧がAC200V系かAC100V系かを判別できる。次に、負荷への給電ラインを接続し、電圧検出を停止して交流電源のゼロクロス検出を行い、ゼロクロス検出信号をCPU50に出力することにより、CPU50は、負荷制御部54を介して負荷への給電タイミングを適切に制御することができる。[電圧検出装置の概要]図5aは、本実施例の電圧検出装置の回路ブロック図である。図5aにおいて、実施例1の図1と同じ回路ブロックには、同じ符号を付しており、回路ブロックについての説明は省略する。図1との違いは、図1では1個のリレーを使用しているのに対し、図5aでは、2個のリレーを使用している点である。図5aにおいて、第1リレー7第1のスイッチ手段は、交流電源1から負荷6への給電ラインのうち、一方の給電ライン第1の給電ラインの切断と接続を行うリレーである。第2リレー8第2のスイッチ手段は、交流電源1から負荷6へのもう片方の給電ライン第2の給電ラインの切断と接続を行うリレーである。また、負荷6の給電ラインは第1リレー7と第2リレー8を経由して交流電源1に接続されている。第1リレー7と第2リレー8は、画像形成装置においては、交流電源1から負荷6への給電ラインの接続と切断を行うことにより、ヒータなど発熱部材への給電を制御する目的で設けられている。第1リレー7と第2リレー8は、負荷6への給電が不要な時は切断状態であり、給電制御を行う際には接続状態に設定される。また、本実施例では、交流電源1の交流電圧は、第1リレー7と第2リレー8を経由して電圧検出部2とゼロクロス検出部3に印加される。第1リレー7のみが接続された状態では、電圧検出部2は交流電源1の電圧の検出を行う。電圧検出部2は制御部5に接続されており、電圧検出信号を制御部5に出力する。第1リレー7と第2リレー8の両方のリレーが接続された状態では、ゼロクロス検出部3によって電圧検出部2の電圧検出が停止されて、制御部5にはゼロクロス検出部3からのゼロクロス検出信号が出力される。制御部5は、第1リレー7と第2リレー8の切断と接続を制御する。また、制御部5は、電圧検出信号とゼロクロス検出信号に基づいて、負荷6への給電を制御する。[電圧検出装置の回路構成]図5bは、本実施例の回路ブロック図を示した図5aの回路図であり、破線で囲まれた部分は、図5aと同一番号の回路ブロックを示す。図5bにおいて、実施例1の図2と同じ回路部品には、同じ符号を付しており、回路部品についての説明は省略する。図5bにおいて、ダイオード10は第1リレー7に接続され、第1リレー7が接続状態になると、交流電源1の電源端子AC_Nからの交流入力を半波整流する。ダイオード14は交流電源1の電源端子AC_Hに接続され、電源端子AC_Nからの電流を帰還させる。ゼロクロス検出部3の内部のMOSFET32は、電圧検出部2の内部の定電圧ダイオード21をバイパスするために設けられ、定電圧ダイオード21と並列接続されている。33と34は抵抗であり、ダイオード35は、第1リレー7と第2リレー8の2つのリレーが接続された状態で、電源端子AC_Nからの電流を電源端子AC_Hのラインに帰還させる。制御部5の内部のCPU50には、リレー制御部53を経由して、第1リレー7と第2リレー8の駆動を行うDRV1端子とDRV2端子が設けられている。[電圧検出装置の回路動作]交流電源1の交流電圧は、電源端子AC_Nから第1リレー7を経由して電圧検出部2に入力される。第1リレー7と第2リレー8の両方が切断された状態では、電圧検出もゼロクロス検出の動作も行われず、コンデンサ12への充電も行われない。第1リレー7のみが接続された状態で、ダイオード20により半波整流された電圧が定電圧ダイオード21のツェナー電圧以上であり、抵抗22、23で分圧された電圧によりMOSFET24がオン状態になると、フォトカプラ25の発光素子は消灯状態となる。その結果、フォトカプラ25の受光素子には電流が流れないため、CPU50のZRX-V_IN端子の電圧はハイレベルとなる。逆に、ダイオード20により半波整流された電圧が定電圧ダイオード21のツェナー電圧より低い場合には、MOSFET24は電流が流れないためオフ状態となり、フォトカプラ25には電流が流れるために発光素子は発光状態となる。その結果、フォトカプラ25の受光素子に電流が流れるため、CPU50のZRX-V_IN端子の電圧はローレベルとなる。従って、第1リレー7のみが接続された状態では、交流電源1の交流電圧と定電圧ダイオード21のツェナー電圧によって、ZRX-V_IN端子の電圧がハイレベルとなるかローレベルとなるかが決まる。ZRX-V_IN端子の電圧が常にローレベルであれば、交流電源1の電圧の最大値は、定電圧ダイオード21のツェナー電圧より低いということになる。逆に、ローレベルとハイレベルが交互に繰り返される電圧の状態変化があれば、交流電源1の電圧の最大値はツェナー電圧以上になることがあるのが分かる。CPU50は、電圧検出部2の電圧検出信号をフォトカプラ25経由で検知することで、1次側の交流電源1の電圧が所定電圧以上であるかどうかを判断することができる。第1リレー7、第2リレー8が共に接続された状態では、交流電源1の交流入力は、電圧検出部2のダイオード20で半波整流され、半波整流された電圧は、ゼロクロス検出部3の抵抗34と抵抗33で分圧され、MOSFET32のゲートに印加される。MOSFET32は、ゲート印加電圧によりオン状態とオフ状態が切り替わる。その結果、MOSFET32がオン状態の場合には、交流電源1からの入力電流は、電圧検出部2のダイオード20、MOSFET32を経由し、電圧検出部2内部の定電圧ダイオード21をバイパスして、抵抗22、抵抗23に流れる。そして、抵抗22、抵抗23で分圧された電圧により、MOSFET24がオン状態になる。なお、MOSFET24のオン状態とオフ状態が切り替わるタイミングは、交流電源1の交流電圧がほぼ0Vをクロスするゼロクロスタイミングとほぼ同一のタイミングである。図5bに示す回路は、第1リレー7のみが接続された状態では、交流電源1の交流電圧を検出し、第1リレー7と第2リレー8が接続された状態に切り替わることでゼロクロス検出を行うように動作する。また、負荷6への給電タイミングは、ゼロクロス検出タイミングを基準に、CPU50が負荷制御部54を介して制御する。例えば、AC100V系の電圧印加のみが可能で、AC200V系の電圧印加はできない負荷6に電圧を印加する場合には、電圧印加をする前に、CPU50は、第1リレー7のみを接続状態にして、交流電源1の交流電圧検出を行う。そして、負荷6への電圧印加が可能であれば、次にCPU50は、第1リレー7と第2リレー8を接続状態にしてゼロクロス検出を行い、検出したゼロクロスタイミングに基づいて、負荷6へ電圧印加タイミングを制御する。交流電源1の交流電圧が200V系であれば、負荷6への電圧印加が不可能であるため、CPU50は、第1リレー7は接続状態のままにし、ゼロクロス検出は行わない。また、負荷6がAC100V系、AC200V系の電圧印加の切り替え可能な構成であれば、CPU50は第1リレー7のみ接続状態にして電圧検出を行い、検出電圧に基づいてAC100V系、AC200V系の制御切り替えを制御部5、負荷制御部54にて行う。その後、CPU50は、第1リレー7と第2リレー8を接続状態にしてゼロクロス検出を行い、検出したゼロクロスタイミングに基づいて、負荷6へ電圧印加タイミングを制御する。なお、交流電源1の交流電圧検出を行わない場合には、CPU50は、第1リレー7、第2リレー8共に切断状態にすることにより、回路全体の電力消費を低減させることができる。[電圧検出、ゼロクロス検出処理手順]図6は、本実施例における電圧検出、ゼロクロス検出処理手順を示したフローチャートである。本手順は、実施例1と同様に、ROM500に格納されたプログラムに基づいて、CPU50により実行される。S20では、CPU50は、リレー制御部53により、第1リレー7を切断状態にする。S21では、CPU50は、リレー制御部53により、第2リレー8を切断状態にする。S22では、CPU50は、交流電源1の交流電圧の検出が必要であるかを判断し、必要であればS23の処理に進み、必要でなければS20の処理に戻る。S23では、CPU50は、リレー制御部53により、第1リレー7を接続する。S24では、CPU50は、ZRX-V_IN端子に入力される交流電源1の交流電圧の検出を行う電圧検出部2からの電圧検出信号の状態監視を行う。S25では、CPU50は、ZRX-V_IN端子への入力電圧がハイレベルローレベルを繰り返すパルス波形であるかどうかにより、交流電源1の電圧がAC100V系の電圧範囲かどうかを判断する。CPU50は、ZRX-V_IN端子への入力電圧がローレベルのままであれば、交流電源1の交流電圧はAC100V系であると判断する。逆に、CPU50は、ZRX-V_IN端子への入力電圧がパルス状の入力であれば、交流電源1の交流電圧はAC200V系であると判断する。AC100V系であれば、CPU50は、S26の処理に進み、負荷制御部54の制御をAC100V系に切り替える。逆に、AC200V系であれば、CPU50は、S27に進み、負荷制御部54の制御をAC200V系に切り替える。S28では、CPU50は、負荷6への給電が必要であるかを判断し、必要であればS29の処理に進み、必要でなければS21の処理に戻る。S29では、CPU50はゼロクロス検出を行うために、リレー制御部53により、第2リレー8を接続する。S30では、CPU50は、ZRX-V_IN端子に入力されるゼロクロス検出を行うゼロクロス検出部3からのゼロクロス検出信号の状態監視を行う。S31では、CPU50はS30で検出したゼロクロスタイミングに基づいて、負荷制御部54を介して負荷6への給電制御を行う。CPU50は、S28の処理に戻り、継続して負荷6への給電制御が必要であればS29の処理に進み、不要であればS21の処理に戻る。[交流入力と電圧検出信号、ゼロクロス検出信号の関係]図7aは、本実施例の図5bの回路において、交流電源1の交流電圧がAC100V系の場合のAC入力波形と、CPU50のZRX-V_IN端子に入力される電圧検出信号とゼロクロス検出信号の信号波形を示したものである。CPU50は、第1リレー7のみを接続した状態で電圧検出を行い、ZRX-V_IN端子に入力される電圧検出信号の電圧は約0Vのローレベルである。次に、CPU50は、第1リレー7と第2リレー8の両方を接続した状態にした後、ゼロクロス検出を行い、ZRX-V_IN端子に入力されるゼロクロス検出信号の電圧波形は、約3Vのハイレベルと約0Vのローレベルを繰り返すパルス波形となる。ゼロクロス検出信号において、ハイレベルとローレベルの電圧が切り替わるタイミングは、交流電源1の交流電圧の正負が切り替わるゼロクロスタイミングとほぼ同一のタイミングである。図7bは、本実施例の図5bの回路において、交流電源1の交流電圧がAC200V系である場合のAC入力波形と、CPU50のZRX-V_IN端子に入力される電圧検出信号とゼロクロス検出信号の信号波形を示したものである。CPU50は、第1リレー7のみを接続した状態で電圧検出を行い、ZRX-V_IN端子に入力される電圧検出信号は、約0Vのローレベルと約3Vのハイレベルを交互に繰り返すパルス波形となる。前述したように、電圧検出信号は、交流電源1の交流電圧が定電圧ダイオード21のツェナー電圧以上でMOSFET24がオン状態であれば、ハイレベルとなり、交流電圧がツェナー電圧より低ければMOSFET24はオフ状態となり、ローレベルとなる。そのため、CPU50は、第1リレー7のみを接続した状態でZRX-V_IN端子の電圧の変化を検知すれば、交流電源1の交流電圧がAC200V系であるかAC100V系であるかを判別できる。次に、CPU50は、第1リレー7と第2リレー8の両方を接続した状態にした後、ゼロクロス検出を行う。AC100V系の場合と同様に、ZRX-V_IN端子に入力されるゼロクロス検出信号の電圧波形は、約3Vのハイレベルと約0Vのローレベルを繰り返すパルス波形となる。ゼロクロス検出信号において、ハイレベルとローレベルの電圧が切り替わるタイミングは、交流電源1の交流電圧の正負が切り替わるゼロクロスタイミングとほぼ同一のタイミングである。また、実施例1と同様に、図5bの定電圧ダイオード21のツェナー電圧をAC100V系電圧における下限電圧に設定することにより、CPU50は電圧検出信号により交流電源1の電圧値が所定電圧以上であるかどうかを判断することができる。更に、電圧検出信号のハイレベルとローレベルの比率から、CPU50は、交流電源1の交流電圧がAC200V系であるかAC100V系であるかを判別することもできる。以上説明したように、本実施例によれば、フォトカプラを用いた簡易な出力回路により、交流電源の電圧検出信号とゼロクロス検出信号を制御部に出力することができる。本実施例では、2つのリレーを設け、それぞれの接続状態を切り替えることにより、電圧検出やゼロクロス検出を行う。また、交流電源の電圧検出とゼロクロス検出を行わない場合には、2つのリレーを切断状態にすることにより、負荷への給電ラインを切断状態にすると共に、電圧検出とゼロクロス検出回路の電力消費を低減させることができる。[電圧検出装置の概要]図8aは、本実施例の電圧検出装置の回路図である。図8aは、実施例1の図1bと比べ、制御部5の内部に入力切り替え部55と電圧判断部58を設けた点が異なるが、それ以外の回路部品は図2と同じ符号を付した回路部品であるので、説明は省略する。制御部5において、CPU50は、DRV端子からリレー制御部53にリレー駆動信号を出力する。入力切り替え部55は、CPU50のDRV端子からリレー制御部53へ出力されたリレー駆動信号に応じて、フォトカプラ25からの入力信号を電圧判断部58、CPU50のV_IN端子に出力する。インバータNOT56は、リレー駆動信号の出力レベルを反転する。電圧判断部58は、AND回路57からの出力信号に応じて、交流電源1の電圧が100V系か200V系かの判断を行う。電圧判断部58は、負荷制御部54に接続されている。負荷制御部54は、電圧判断部58からの信号出力に応じて交流電源1から負荷6への給電制御を行う。交流電源1が100V系と200V系では、負荷6に対する給電タイミングや給電時間が異なる場合があり、負荷制御部54は、電圧判断部58からの信号出力によって、交流電源1の電圧に応じた制御を行う。また、負荷制御部54は、電圧判断部58からの信号出力を保持するように制御される。すなわち、交流電源1が100V系であると電圧判断部58が判断すると、負荷制御部54は電圧判断部58からの交流電源1は100V系という信号出力結果を保持する。例えば、CPU50の制御プログラムが異常状態となり正常な制御が行えなくなった場合でも、負荷制御部54は100V系の制御をすべき状態で200V系の制御が実行されることのないように動作する。例えば、負荷6への給電制御をCPU50が交流電源1の電圧位相を制御することにより行う場合、負荷制御部54は100V系の負荷に対して過大な電力が印加されないように制限するように制御する。[電圧検出装置の回路動作]電圧検出を行う場合には、CPU50のDRV端子から出力されるリレー駆動信号はローレベルであり、リレー制御部53により、リレー4は切断された状態である。CPU50のDRV端子から出力されたリレー駆動信号はインバータ56で反転され、ハイレベル出力がAND回路57に入力される。交流電源1の電圧がAC100V系であれば、CPU50のZRX端子に入力される信号はローレベルのままであり、AC200V系であれば、CPU50のZRX端子に入力される信号はハイレベルとローレベルが繰り返されるパルス状の信号となる。フォトカプラ25からの出力信号は、CPU50のZRX端子に入力されると共に、AND回路57にも入力され、AND回路57の出力は、CPU50のV_IN端子第1の入力端子と電圧判断部58に入力される。次に、ゼロクロス検出を行う場合には、CPU50のDRV端子から出力されるリレー駆動信号はハイレベルであり、リレー制御部53により、リレー4は接続された状態である。リレー駆動信号出力はインバータ56で反転され、ローレベル出力がAND回路57に入力される。CPU50のZRX端子第2の入力端子に入力されるゼロクロス検出信号は、交流電源1の交流電圧の0Vを境に、ハイレベル出力とローレベル出力が繰り返し切り替わるパルス状の信号となる。フォトカプラ25からの出力信号は、CPU50のZRX端子に入力されると共に、AND回路57にも入力され、AND回路57のローレベル出力がCPU50のV_IN端子に入力される。AND回路57は、リレー4が切断状態では電圧検出結果を出力し、リレー4が接続状態ではローレベルを出力する。その結果、AND回路57は、電圧検出結果のみをCPU50と電圧判断部58に出力することができる。[交流入力と電圧検出信号、ゼロクロス検出信号の関係]図8bは、本実施例の図8aの回路において、交流電源1の交流電圧がAC200V系の場合のAC入力波形と、CPU50のV_IN端子に入力される電圧検出信号と、ZRX端子に入力されるゼロクロス検出信号の信号波形を示したものである。リレー4が切断された状態で電圧検出が行われ、CPU50のZRX端子の入力電圧波形は、約0Vのローレベルと約3Vのハイレベルを交互に繰り返したパルス状の波形であり、CPU50のV_IN端子の入力信号も、同様のパルス状の波形となる。ところが、リレー4を接続状態にしてゼロクロス検出を行った場合のZRX端子での入力電圧波形は、電圧検出の際と同様のパルス状の波形であるが、V_IN端子の入力信号は、ローレベルの波形となる。また、図8aの定電圧ダイオード21のツェナー電圧をAC100V系電圧における下限電圧に設定し、リレー4を切断状態にして、AC100V系、AC200V系を入力し、CPU50のV_IN端子のハイレベルとローレベルの時間比率を算出する。算出したハイレベルとローレベルの比率と交流電源1の交流電圧値の対応表をROM500に保持しておけば、CPU50は、対応表とV_IN端子に入力される電圧検出信号により交流電源1の交流電圧値が所定電圧以上であるかどうかを判断することができる。更に、V_IN端子に入力される電圧検出信号のハイレベルとローレベルの時間比率により、CPU50は、交流電源1の交流電圧がAC200V系であるかAC100V系であるかを判別することもできる。以上説明したように、本実施例によれば、フォトカプラを用いた簡易な出力回路から出力された電圧検出信号とゼロクロス検出信号を、入力切り替え部によりCPU50の該当入力端子に出力することができる。また、電圧検出信号から交流電源1の電圧を判断する電圧判断部58は、交流電源1の電圧情報を負荷制御部54に通知する。負荷制御部54は、電圧判断部58から通知された電圧情報に基づいて、負荷6への給電制御を行うことにより、CPU50の異常時でも正常な制御を行うことができる。[電圧検出装置の概要]図9aは、本実施例の電圧検出装置の回路図である。図9aは、実施例2の図5bと比べ、制御部5の内部に入力切り替え部55と電圧判断部58を設けた点が異なるが、それ以外の回路部品は、図5bと同じ符号を付した回路部品であるので、説明は省略する。制御部5において、CPU50はDRV1端子とDRV2端子からリレー制御部53にリレー駆動信号を出力する。入力切り替え部55は、CPU50のDRV1端子、DRV2端子からリレー制御部53へ出力されたリレー駆動信号に応じて、フォトカプラ25からの入力信号を電圧判断部58、CPU50のV_IN端子に出力する。AND回路59には、CPU50のDRV1端子、DRV2端子から出力されたリレー駆動信号が入力される。インバータNOT56は、AND回路59の出力レベルを反転し、AND回路57に入力する。制御部5のその他の回路については、実施例3と同様であるので、説明を省略する。[電圧検出装置の回路動作]電圧検出とゼロクロス検出を行わない場合、第1リレー7と第2リレー8は切断された状態となっている。電圧検出を行う場合には、DRV1端子からハイレベルのリレー駆動信号が、そして、DRV2端子からはローレベルのリレー駆動信号がそれぞれ出力され、リレー制御部53により、第1リレー7は接続状態であり、第2リレー8は切断状態に設定される。AND回路59には、DRV1端子からのハイレベルのリレー駆動信号と、DRV2端子からのローレベルのリレー駆動信号が入力されるため、その出力はローレベルとなり、インバータ56を経由することにより、ハイレベル出力がAND回路57に入力される。フォトカプラ25からの出力信号は、CPU50のZRX端子に入力されると共に、AND回路57にも入力され、AND回路57の出力は、CPU50のV_IN端子と電圧判断部58に入力される。次に、ゼロクロス検出を行う場合には、CPU50のDRV1端子とDRV2端子から出力されるリレー駆動信号はハイレベルであり、リレー制御部53により、第1リレー7と第2リレー8は接続された状態である。2つのリレー駆動信号がハイレベルなので、AND回路59の出力はハイレベルとなり、インバータ56からローレベル出力がAND回路57に入力され、CPU50のV_IN端子にはローレベルが入力される。フォトカプラ25からのゼロクロス検出信号は、AND回路57に入力されると共に、CPU50のZRX端子に入力され、交流電源1の交流電圧の0Vを境に、ハイレベル出力とローレベル出力が繰り返し切り替わるパルス状の信号となる。AND回路57は、第1リレー7のみが接続されている状態では、電圧検出結果を出力し、第1リレー7と第2リレー8が共に接続されている状態では、ローレベルを出力する。その結果、AND回路57は、電圧検出結果のみをCPU50と電圧判断部58に出力することができる。[交流入力と電圧検出信号、ゼロクロス検出信号の関係]図9bは、本実施例の図9aの回路において、交流電源1の交流電圧がAC200V系の場合のAC入力波形と、CPU50のV_IN端子に入力される電圧検出信号と、ZRX端子に入力されるゼロクロス検出信号の信号波形を示したものである。第1リレー7のみが接続された状態で電圧検出が行われ、CPU50のZRX端子の入力電圧波形は、約0Vのローレベルと約3Vのハイレベルを交互に繰り返したパルス状の波形であり、CPU50のV_IN端子の入力信号も、同様のパルス状の波形となる。ところが、第1リレー7と第2リレー8を接続状態にしてゼロクロス検出を行った場合のZRX端子での入力電圧波形は、電圧検出の際と同様のパルス状の波形であるが、V_IN端子の入力信号は、ローレベルの波形となる。また、実施例3と同様に、図9aの定電圧ダイオード21のツェナー電圧をAC100V系電圧における下限電圧に設定することにより、CPU50は電圧検出信号により交流電源1の電圧値が所定電圧以上であるかどうかを判断することができる。更に、電圧検出信号のハイレベルとローレベルの比率から、CPU50は、交流電源1の交流電圧がAC200V系であるかAC100V系であるかを判別することもできる。以上説明したように、本実施例によれば、フォトカプラを用いた簡易な出力回路から出力された電圧検出信号とゼロクロス検出信号を、入力切り替え部によりCPU50の該当入力端子に出力することができる。また、電圧検出信号から交流電源1の電圧を判断する電圧判断部58は、交流電源1の電圧情報を負荷制御部54に通知する。負荷制御部54は、電圧判断部58から通知された電圧情報に基づいて、負荷6への給電制御を行うことにより、CPU50の異常時でも正常な制御を行うことができる。[画像形成装置の画像形成動作の概要]図10は、本実施例の電圧検出装置100を備えた画像形成装置200の模式図である。図10において、記録媒体101は画像形成を行う紙やシートなどであり、ローラ102と103は記録媒体101を搬送し、画像形成部104は電子写真プロセスによって記録媒体101上に画像形成を行う。転写部105は、電子写真プロセスによって形成された画像を記録媒体101上に転写する。定着ローラ107や、図1や図5aの負荷6に相当する発熱ヒータ6を備えた定着部106は、発熱ヒータ6による加熱と定着ローラ107による加圧によって、記録媒体101上に形成された画像を定着させる。そして、排出ローラ108は記録媒体101を排出トレイ109に排出し、110は排出トレイ109によって排出され、積載された記録媒体である。なお、画像形成装置200は、電圧検出装置100を経由して、不図示の交流電源1に接続されている。[電圧検出装置の概要]前述した図1に示す回路構成の電圧検出装置100を備えた画像形成装置200では、電圧検出装置100は、負荷6への給電を行う前後でリレー4の接続を切り替える。リレー4は、画像形成装置200の異常動作時に発熱部材である発熱ヒータ6の異常な温度上昇を防止するため、交流電源1から発熱ヒータ6への給電ラインの切断を行う目的で設けられ、これにより発熱ヒータ6への給電制御を行うことができる。制御部5は、リレー4が切断された状態では、電圧検出部2により交流電源1の入力電圧を検出し、リレー4が接続された状態では、ゼロクロス検出部3によってゼロクロスタイミングの検出が行なわれる。負荷6は、リレー4が接続状態となることによって、交流電源1から給電され、制御部5によって電圧印加タイミングを制御される。また、制御部5は、リレー4が切断された状態で検出された電圧と、リレー4が接続された状態で検出されたゼロクロスタイミングに基づいて、交流電源1から負荷6への給電を制御する。以上説明したように、本実施例によれば、電圧検出装置を備えた画像形成装置は、リレーの切り替えによって交流電源の電圧検出と電圧判別ができ、ゼロクロスタイミングに応じて負荷である発熱部材のヒータへの電力供給を適切に制御できる。[電圧検出装置の概要]図11は、本実施例の電圧検出装置の回路図である。図11は、実施例1の図2と比べ、電圧検出部2とゼロクロス検出部3の内部の回路構成が、停電等による電力供給の遮断を検出するために異なるが、それ以外の回路ブロック内の回路部品は図2と同様であり、説明を省略する。電圧検出部2のダイオード20は、交流電源1の電源端子AC_Nに接続され、交流入力の半波整流を行い、ダイオード201は、交流電源1の電源端子AC_Hに接続され、交流入力の半波整流を行う。定電圧ダイオード21は、ダイオード20、201によって全波整流された電圧が所定電圧以上になると導通状態になる。22と23は抵抗であり、定電圧ダイオード27はMOSFET26第2のトランジスタを保護し、ゲート電圧を一定にするために設けられている。コンデンサ28は、定電圧ダイオード27のツェナー電圧で電圧平滑を行う。コンデンサ28の保持電圧は、交流電源1から給電されている間は定電圧ダイオード27のツェナー電圧と同じであり、交流電源1からの入力電圧が低くなり、定電圧ダイオード21が非導通状態となると、抵抗23によりコンデンサ28の保持電圧が放電される。MOSFET26は、コンデンサ28の保持電圧によりオンオフするスイッチ素子であり、定電圧ダイオード21が導通状態ではオン状態となり、定電圧ダイオード21が非導通状態ではオフ状態となる。フォトカプラ25は、交流電源1側の回路を1次側回路とし、制御部5側を2次側回路として、1次側と2次側間を電気的に絶縁して信号を出力する。ダイオード14は交流電源1の電源端子AC_Hに接続され、電源端子AC_Nからの電流を帰還させ、ダイオード141は交流電源1の電源端子AC_Nに接続され、電源端子AC_Hからの電流を帰還させる。ゼロクロス検出部3のダイオード30は、リレー4に接続されて交流電源1の電源端子AC_Nからの交流入力を半波整流し、31と37は抵抗である。トランジスタ36第1のトランジスタは、リレー4が接続された状態で、ダイオード30が導通状態、すなわち、電源端子AC_Nの電位が電源端子AC_Hよりも高い状態で、抵抗31と抵抗37で決定される電圧が閾値電圧以上の場合にはオン状態となる。逆に、トランジスタ36は、抵抗31と抵抗37で決定される電圧が閾値電圧より低い場合や、電源端子AC_Nの電位が電源端子AC_Hよりも低い場合や、リレー4が切断状態の場合にはオフ状態となる。フォトカプラ25の発光素子が発光状態であれば、受光素子に電流が流れるため、CPU50のZRX-V_IN端子の入力電圧はGND電圧に近いローレベルとなる。フォトカプラ25の発光素子が消灯状態であれば、受光素子には電流が流れないため、CPU50のZRX-V_IN端子の入力電圧はVcc電圧に近いハイレベルとなる。電圧V1は、1次側で生成される電圧であり、例えば、図2のダイオード10、抵抗11、コンデンサ12、ダイオード14の半波整流平滑化により生成される電圧や、全波整流平滑化により生成される電圧等を指す。電圧V1は抵抗13によって電流制限され、トランジスタ36とフォトカプラ25とMOSFET26に印加される。MOSFET26がオフ状態であれば、トランジスタ36の状態によらず、フォトカプラ25の発光素子には電圧が印加されず消灯状態となる。MOSFET26がオン状態の場合、トランジスタ36がオフ状態であれば、フォトカプラ25の発光素子は発光状態となり、トランジスタ36がオン状態であれば、フォトカプラ25の発光素子の印加電圧が低下することで消灯状態となる。[電圧検出装置の回路動作]リレー4が接続状態の場合は、交流電源1の交流入力はゼロクロス検出部3のダイオード30で半波整流され、更に、抵抗31と抵抗37で分圧された電圧によってトランジスタ36のオン状態とオフ状態が切り替わる。トランジスタ36のオン状態とオフ状態が切り替わるタイミングは、交流電源1の交流電圧がほぼ0Vをクロスするゼロクロスタイミングと同じである。一方、リレー4が切断状態の場合には、トランジスタ36は常にオフ状態となる。交流電源1の交流電圧が電源端子AC_N及びAC_Hから電圧検出部2に入力される。そして、ダイオード20とダイオード201により全波整流された電圧が定電圧ダイオード21のツェナー電圧以上で、抵抗22と抵抗23で分圧された電圧によりMOSFET26がオン状態になると、フォトカプラ25の発光素子に電圧印加できる状態となる。そして、トランジスタ36がオフ状態であれば、フォトカプラ25の発光素子は発光状態となり、受光素子に電流が流れるため、CPU50のZRX-V_IN端子の入力電圧はローレベルとなる。抵抗22と抵抗23で分圧された電圧が定電圧ダイオード27のツェナー電圧以上になる場合は、MOSFET26のゲートに印加される電圧は、定電圧ダイオード27のツェナー電圧により制限される。交流電源1の電圧の最大値がツェナー電圧以上であれば、MOSFET26のオン状態を維持できるように、コンデンサ28が電圧を平滑化する。すなわち、リレー4が接続状態であれば、ゼロクロス検出部3によりZRX-V_IN端子でゼロクロスを検出することができる。リレー4が切断状態であれば、入力電源が所定電圧以上であることをZRX-V_IN端子で判断することができる。逆に、抵抗22と抵抗23で分圧された電圧が定電圧ダイオード21のツェナー電圧より低く、MOSFET26をオン状態にできない場合はフォトカプラ25の発光素子は消灯状態となり、CPU50のZRX-V_IN端子の電圧はハイレベルとなる。つまり、リレー4の状態によらず、ZRX-V_IN端子の電圧はハイレベルとなり、入力電源の電圧が所定電圧以下になったことを判断することができる。[電圧検出、ゼロクロス検出処理手順]図12は、本実施例における電圧検出、ゼロクロス検出処理手順を示したフローチャートである。本手順は、実施例1、2と同様に、ROM500に格納されたプログラムに基づいて、CPU50により実行される。S40では、CPU50は、リレー制御部53により、リレー4を切断状態にする。S41では、CPU50は、ZRX-V_IN端子に入力される交流電源1の交流電圧の検出を行う電圧検出部2からの電圧検出信号の状態監視を行う。S42では、CPU50は、ZRX-V_IN端子に入力される電圧がローレベルかハイレベルかにより、交流電源1の入力電圧が所定電圧以上であるかどうかを判断する。すなわち、CPU50は、ZRX-V_IN端子の入力電圧がハイレベルであれば、交流電源1の交流電圧が所定電圧より低いと判断し、ZRX-V_IN端子の入力電圧がローレベルであれば、交流電源1の交流電圧が所定電圧以上であると判断する。そして、CPU50は、ZRX-V_IN端子の入力電圧が所定電圧以上あればS43の処理に進み、所定電圧より低ければS40の処理に戻る。S43では、CPU50は、負荷6への給電が必要であるかを判断し、必要であればS44の処理に進み、必要でなければS40の処理に戻る。S44では、CPU50はゼロクロス検出を行うために、リレー制御部53により、リレー4を接続する。S45では、CPU50は、ZRX-V_IN端子に入力されるゼロクロス検出を行うゼロクロス検出部3からのゼロクロス検出信号の状態監視を行う。S46で、CPU50は、ZRX-V_IN端子に入力されるゼロクロス検出信号が正常な周波数範囲でハイレベル、ローレベルが繰り返されるパルス信号であることが検知できれば、S47の処理に進む。逆に、一定時間ハイレベルが続くゼロクロス検出信号を検知すると、CPU50は交流電源1の入力電圧が所定電圧より低くなったと判断し、S48の処理に進む。S47では、CPU50は、S45で検出したゼロクロスタイミングに基づいて、負荷制御部54を介して負荷6への給電制御を行い、S43の処理に戻る。S48では、CPU50は、S46で交流電源1の入力電圧が所定電圧より低くなったと判断したので、負荷6への給電を停止し、S40の処理に戻る。[交流入力と電圧検出信号、ゼロクロス検出信号の関係]図13は、本実施例の図11の回路において、交流電源1の交流電圧がAC100V系の場合のAC入力波形と、CPU50のZRX-V_IN端子に入力される電圧検出信号とVcc電圧波形を示したものである。リレー4が切断された状態で交流電源1の電圧検出が行われ、その時のCPU50のZRX-V_IN端子の入力電圧は約0Vのローレベルであり、CPU50は交流電源1の電圧が所定電圧以上であると判断する。所定電圧は、定電圧ダイオード21のツェナー電圧によって決まり、例えば、交流電源1がAC100V系であれば、AC100V系電圧における下限電圧より十分低い値に設定しておく。交流電源1からAC100V系電圧が入力されていれば、コンデンサ28は定電圧ダイオード27のツェナー電圧まで充電されるため、MOSFET26はオン状態のままで維持される。また、コンデンサ28は定電圧ダイオード27のツェナー電圧以下の脈流分を平滑化しているため、交流電源1のゼロクロスポイントで、MOSFET26がオフ状態になることはない。リレー4が接続状態となった後は、CPU50はゼロクロス検出を行い、ZRX-V_IN端子の入力電圧はVcc電圧のハイレベルと約0Vのローレベルを繰り返す。ZRX-V_IN端子の入力電圧がハイレベルローレベルに切り替わるタイミングは、交流電源1の交流電圧のゼロクロスタイミングとほぼ同一のタイミングである。リレー4が接続され、交流電源1から負荷6へ給電されているときに、停電やACコンセントが抜かれる等により、交流電源1の入力電圧が所定電圧より低くなった場合には、定電圧ダイオード21は非導通状態になり、コンデンサ28に充電できなくなる。そのため、コンデンサ28は抵抗23により急速に放電され、MOSFET26のゲートに印加される電圧が低下し、MOSFET26がオフ状態となる。その結果、ZRX-V_IN端子の入力電圧は、Vcc電圧のハイレベルとなる。これにより、CPU50は交流電源1の入力電圧が所定電圧より低いと判断し、負荷6への給電を中止し、リレー4を切断する。交流電源1の入力電圧が所定電圧より低くなっても、不図示の低圧電源が有しているコンデンサ等の効果で、Vcc電圧は暫くの間は供給可能であり制御部5も動作可能である。この間に、CPU50は、電圧検出装置自体をオフ状態に遷移させるための処理を行うことができる。Vcc電圧が0Vになれば、ZRX-V_IN端子の電圧も約0Vのローレベルとなる。以上説明したように、本実施例によれば、フォトカプラを用いた簡易な出力回路により、交流電源の電圧検出信号とゼロクロス検出信号を制御部に出力することができる。更に、本実施例においては、電圧検出部2の定電圧ダイオード21のツェナー電圧は、交流電源1の下限電圧よりも十分に低い電圧に設定することにより、停電等が発生した場合には、MOSFET26をオフ状態にさせる。また、予め、交流電源1からの電力供給が正常な場合に、ゼロクロス検出信号においてハイレベルが保持される時間を測定して、ROM500等に格納しておく。そして、停電等により交流電源1からの電力供給が遮断されるとMOSFET26がオフ状態となり、その結果、正常時にはパルス信号であるゼロクロス検出信号がハイレベルのみの信号となる。CPU50は、電圧検出部2から出力されるゼロクロス検出信号のハイレベル時間と、ROM500に格納されたハイレベル保持間とを比較することにより、停電等による電圧低下を検出することができる。これにより、リレー4が接続されて負荷に給電されているときに、停電等により電力供給が遮断されても、電圧検出装置を速やかにオフ状態に遷移させることができる。本実施例は、実施例1の図2の回路を電力供給が遮断された場合にも電圧検出装置を速やかにオフ状態に移行させるように工夫されたものであるが、実施例2についても同様の回路構成にすることにより、同様の効果を奏することができる。