基板上に設けられ、第1のアノード端子、第1のカソード端子、第1のゲート端子をそれぞれ有する複数の発光サイリスタと、前記基板上に前記複数の発光サイリスタのそれぞれに対応してそれぞれ設けられるとともに、第2のアノード端子、第2のカソード端子、第2のゲート端子をそれぞれ有し、オン状態になることで対応する発光サイリスタのしきい電圧の絶対値をオフ状態に比べて小さく設定する複数の設定サイリスタと、前記基板上に前記複数の設定サイリスタのそれぞれに対応してそれぞれ設けられるとともに、第3のアノード端子、第3のカソード端子、第3のゲート端子をそれぞれ有し、順にオン状態になることで、対応する設定サイリスタのしきい電圧の絶対値をオフ状態に比べて小さく設定する複数の転送サイリスタと、前記基板上に設けられ、前記複数の発光サイリスタのそれぞれの前記第1のゲート端子と前記複数の設定サイリスタのそれぞれの前記第2のゲート端子とを、発光サイリスタと設定サイリスタとが対応する関係においてそれぞれ接続する複数の第1の接続抵抗と、前記基板上に設けられ、前記複数の設定サイリスタのそれぞれの前記第2のゲート端子と、前記複数の転送サイリスタのそれぞれの前記第3のゲート端子とを、設定サイリスタと転送サイリスタとが対応する関係においてそれぞれ接続する複数の第2の接続抵抗と、前記基板上に設けられ、前記複数の発光サイリスタのそれぞれの第1のゲート端子を、駆動のための電力を供給する電源電位が供給される電源線にそれぞれ接続する複数の第3の接続抵抗とを備える発光チップ。前記複数の設定サイリスタのそれぞれの前記第2のアノード端子または前記第2のカソード端子のいずれか一方が接続されるとともに、オン状態の転送サイリスタによりしきい電圧が小さく設定された設定サイリスタをオン状態に移行させるための設定信号が供給される設定端子をさらに備えることを特徴とする請求項1に記載の発光チップ。第4のアノード端子、第4のカソード端子、第4のゲート端子を有し、当該第4のアノード端子または当該第4のカソード端子のいずれか一方が、前記設定端子に接続される設定許可サイリスタと、前記設定許可サイリスタの前記第4のゲート端子が接続されるとともに、前記設定信号によって新たに発光サイリスタが発光することを阻止するため、当該設定許可サイリスタのしきい電圧の絶対値を小さく設定する許可信号が供給される許可端子とをさらに備えることを特徴とする請求項2に記載の発光チップ。前記複数の第1の接続抵抗のそれぞれは、接続された設定サイリスタがオン状態になると、当該設定サイリスタがオフ状態であるときに比べ抵抗値が小さくなることを特徴とする請求項1ないし3のいずれか1項に記載の発光チップ。前記複数の設定サイリスタのそれぞれの前記第2のゲート端子を、前記電源線にそれぞれ接続する複数の第4の接続抵抗を備えることを特徴とする請求項1ないし4のいずれか1項に記載の発光チップ。基板上に設けられ、第1のアノード端子、第1のカソード端子、第1のゲート端子をそれぞれ有する複数の発光サイリスタと、当該基板上に当該複数の発光サイリスタのそれぞれに対応してそれぞれ設けられるとともに、第2のアノード端子、第2のカソード端子、第2のゲート端子をそれぞれ有し、オン状態になることで対応する発光サイリスタのしきい電圧の絶対値をオフ状態に比べて小さく設定する複数の設定サイリスタと、当該基板上に当該複数の設定サイリスタのそれぞれに対応してそれぞれ設けられるとともに、第3のアノード端子、第3のカソード端子、第3のゲート端子をそれぞれ有し、順にオン状態になることで、対応する設定サイリスタのしきい電圧の絶対値をオフ状態に比べて小さく設定する複数の転送サイリスタと、当該基板上に設けられ、当該複数の発光サイリスタのそれぞれの当該第1のゲート端子と当該複数の設定サイリスタのそれぞれの当該第2のゲート端子とを、発光サイリスタと設定サイリスタとが対応する関係においてそれぞれ接続する複数の第1の接続抵抗と、当該基板上に設けられ、当該複数の設定サイリスタのそれぞれの当該第2のゲート端子と、当該複数の転送サイリスタのそれぞれの当該第3のゲート端子とを、設定サイリスタと転送サイリスタとが対応する関係においてそれぞれ接続する複数の第2の接続抵抗と、当該基板上に設けられ、当該複数の発光サイリスタのそれぞれの第1のゲート端子を、駆動のための電力を供給する電源電位が供給される電源線にそれぞれ接続する複数の第3の接続抵抗とを備える発光チップを複数備え、像保持体を露光して静電潜像を形成する露光手段と、前記露光手段から照射される光を前記像保持体上に結像させる光学手段とを備えるプリントヘッド。像保持体と、前記像保持体を帯電する帯電手段と、基板上に設けられ、第1のアノード端子、第1のカソード端子、第1のゲート端子をそれぞれ有する複数の発光サイリスタと、当該基板上に当該複数の発光サイリスタのそれぞれに対応してそれぞれ設けられるとともに、第2のアノード端子、第2のカソード端子、第2のゲート端子をそれぞれ有し、オン状態になることで対応する発光サイリスタのしきい電圧の絶対値をオフ状態に比べて小さく設定する複数の設定サイリスタと、当該基板上に当該複数の設定サイリスタのそれぞれに対応してそれぞれ設けられるとともに、第3のアノード端子、第3のカソード端子、第3のゲート端子をそれぞれ有し、順にオン状態になることで、対応する設定サイリスタのしきい電圧の絶対値をオフ状態に比べて小さく設定する複数の転送サイリスタと、当該基板上に設けられ、当該複数の発光サイリスタのそれぞれの当該第1のゲート端子と当該複数の設定サイリスタのそれぞれの当該第2のゲート端子とを、発光サイリスタと設定サイリスタとが対応する関係においてそれぞれ接続する複数の第1の接続抵抗と、当該基板上に設けられ、当該複数の設定サイリスタのそれぞれの当該第2のゲート端子と、当該複数の転送サイリスタのそれぞれの当該第3のゲート端子とを、設定サイリスタと転送サイリスタとが対応する関係においてそれぞれ接続する複数の第2の接続抵抗と、当該基板上に設けられ、当該複数の発光サイリスタのそれぞれの第1のゲート端子を、駆動のための電力を供給する電源電位が供給される電源線にそれぞれ接続する複数の第3の接続抵抗とを備える発光チップを複数備え、前記像保持体を露光して静電潜像を形成する露光手段と、前記露光手段から照射される光を前記像保持体上に結像させる光学手段と、前記像保持体に形成された前記静電潜像を現像する現像手段と、前記像保持体に現像された画像を被転写体に転写する転写手段とを備える画像形成装置。ところで、自己走査型発光素子アレイSLED:Self-scanningLightEmittingDeviceチップを複数用いたLPHによる記録装置において、画像形成の速度を向上させるために、発光チップの高速化が求められている。本発明は、高速化が図れる発光チップ等を提供することを目的とする。請求項1に記載の発明は、基板上に設けられ、第1のアノード端子、第1のカソード端子、第1のゲート端子をそれぞれ有する複数の発光サイリスタと、前記基板上に前記複数の発光サイリスタのそれぞれに対応してそれぞれ設けられるとともに、第2のアノード端子、第2のカソード端子、第2のゲート端子をそれぞれ有し、オン状態になることで対応する発光サイリスタのしきい電圧の絶対値をオフ状態に比べて小さく設定する複数の設定サイリスタと、前記基板上に前記複数の設定サイリスタのそれぞれに対応してそれぞれ設けられるとともに、第3のアノード端子、第3のカソード端子、第3のゲート端子をそれぞれ有し、順にオン状態になることで、対応する設定サイリスタのしきい電圧の絶対値をオフ状態に比べて小さく設定する複数の転送サイリスタと、前記基板上に設けられ、前記複数の発光サイリスタのそれぞれの前記第1のゲート端子と前記複数の設定サイリスタのそれぞれの前記第2のゲート端子とを、発光サイリスタと設定サイリスタとが対応する関係においてそれぞれ接続する複数の第1の接続抵抗と、前記基板上に設けられ、前記複数の設定サイリスタのそれぞれの前記第2のゲート端子と、前記複数の転送サイリスタのそれぞれの前記第3のゲート端子とを、設定サイリスタと転送サイリスタとが対応する関係においてそれぞれ接続する複数の第2の接続抵抗と、前記基板上に設けられ、前記複数の発光サイリスタのそれぞれの第1のゲート端子を、駆動のための電力を供給する電源電位が供給される電源線にそれぞれ接続する複数の第3の接続抵抗とを備える発光チップである。請求項2に記載の発明は、前記複数の設定サイリスタのそれぞれの前記第2のアノード端子または前記第2のカソード端子のいずれか一方が接続されるとともに、オン状態の転送サイリスタによりしきい電圧が小さく設定された設定サイリスタをオン状態に移行させるための設定信号が供給される設定端子をさらに備えることを特徴とする請求項1に記載の発光チップである。請求項3に記載の発明は、第4のアノード端子、第4のカソード端子、第4のゲート端子を有し、当該第4のアノード端子または当該第4のカソード端子のいずれか一方が、前記設定端子に接続される設定許可サイリスタと、前記設定許可サイリスタの前記第4のゲート端子が接続されるとともに、前記設定信号によって新たに発光サイリスタが発光することを阻止するため、当該設定許可サイリスタのしきい電圧の絶対値を小さく設定する許可信号が供給される許可端子とをさらに備えることを特徴とする請求項2に記載の発光チップである。請求項4に記載の発明は、前記複数の第1の接続抵抗のそれぞれは、接続された設定サイリスタがオン状態になると、当該設定サイリスタがオフ状態であるときに比べ抵抗値が小さくなることを特徴とする請求項1ないし3のいずれか1項に記載の発光チップである。請求項5に記載の発明は、前記複数の設定サイリスタのそれぞれの前記第2のゲート端子を、前記電源線にそれぞれ接続する複数の第4の接続抵抗を備えることを特徴とする請求項1ないし4のいずれか1項に記載の発光チップである。請求項6に記載の発明は、基板上に設けられ、第1のアノード端子、第1のカソード端子、第1のゲート端子をそれぞれ有する複数の発光サイリスタと、当該基板上に当該複数の発光サイリスタのそれぞれに対応してそれぞれ設けられるとともに、第2のアノード端子、第2のカソード端子、第2のゲート端子をそれぞれ有し、オン状態になることで対応する発光サイリスタのしきい電圧の絶対値をオフ状態に比べて小さく設定する複数の設定サイリスタと、当該基板上に当該複数の設定サイリスタのそれぞれに対応してそれぞれ設けられるとともに、第3のアノード端子、第3のカソード端子、第3のゲート端子をそれぞれ有し、順にオン状態になることで、対応する設定サイリスタのしきい電圧の絶対値をオフ状態に比べて小さく設定する複数の転送サイリスタと、当該基板上に設けられ、当該複数の発光サイリスタのそれぞれの当該第1のゲート端子と当該複数の設定サイリスタのそれぞれの当該第2のゲート端子とを、発光サイリスタと設定サイリスタとが対応する関係においてそれぞれ接続する複数の第1の接続抵抗と、当該基板上に設けられ、当該複数の設定サイリスタのそれぞれの当該第2のゲート端子と、当該複数の転送サイリスタのそれぞれの当該第3のゲート端子とを、設定サイリスタと転送サイリスタとが対応する関係においてそれぞれ接続する複数の第2の接続抵抗と、当該基板上に設けられ、当該複数の発光サイリスタのそれぞれの第1のゲート端子を、駆動のための電力を供給する電源電位が供給される電源線にそれぞれ接続する複数の第3の接続抵抗とを備える発光チップを複数備え、像保持体を露光して静電潜像を形成する露光手段と、前記露光手段から照射される光を前記像保持体上に結像させる光学手段とを備えるプリントヘッドである。請求項7に記載の発明は、像保持体と、前記像保持体を帯電する帯電手段と、基板上に設けられ、第1のアノード端子、第1のカソード端子、第1のゲート端子をそれぞれ有する複数の発光サイリスタと、当該基板上に当該複数の発光サイリスタのそれぞれに対応してそれぞれ設けられるとともに、第2のアノード端子、第2のカソード端子、第2のゲート端子をそれぞれ有し、オン状態になることで対応する発光サイリスタのしきい電圧の絶対値をオフ状態に比べて小さく設定する複数の設定サイリスタと、当該基板上に当該複数の設定サイリスタのそれぞれに対応してそれぞれ設けられるとともに、第3のアノード端子、第3のカソード端子、第3のゲート端子をそれぞれ有し、順にオン状態になることで、対応する設定サイリスタのしきい電圧の絶対値をオフ状態に比べて小さく設定する複数の転送サイリスタと、当該基板上に設けられ、当該複数の発光サイリスタのそれぞれの当該第1のゲート端子と当該複数の設定サイリスタのそれぞれの当該第2のゲート端子とを、発光サイリスタと設定サイリスタとが対応する関係においてそれぞれ接続する複数の第1の接続抵抗と、当該基板上に設けられ、当該複数の設定サイリスタのそれぞれの当該第2のゲート端子と、当該複数の転送サイリスタのそれぞれの当該第3のゲート端子とを、設定サイリスタと転送サイリスタとが対応する関係においてそれぞれ接続する複数の第2の接続抵抗と、当該基板上に設けられ、当該複数の発光サイリスタのそれぞれの第1のゲート端子を、駆動のための電力を供給する電源電位が供給される電源線にそれぞれ接続する複数の第3の接続抵抗とを備える発光チップを複数備え、前記像保持体を露光して静電潜像を形成する露光手段と、前記露光手段から照射される光を前記像保持体上に結像させる光学手段と、前記像保持体に形成された前記静電潜像を現像する現像手段と、前記像保持体に現像された画像を被転写体に転写する転写手段とを備える画像形成装置である。請求項1の発明によれば、ダイオードで接続した場合に比べ、高速に動作させることができる。請求項2、3の発明によれば、本構成を有しない場合に比べ、複数の発光チップを並行して点灯させることができる。請求項4の発明によれば、抵抗値が変化しない場合に比べ、より高速に動作させることができる。請求項5の発明によれば、本構成を有しない場合に比べ、設定信号などのタイミングの設定がより容易にできる。請求項6の発明によれば、本構成を有しない場合に比べ、書込時間を短くできる。請求項7の発明によれば、本構成を有しない場合に比べ、画像形成が高速にできる。以下、添付図面を参照して、本発明の実施の形態について詳細に説明する。[第1の実施の形態]画像形成装置1図1は第1の実施の形態が適用される画像形成装置1の全体構成の一例を示した図である。図1に示す画像形成装置1は、一般にタンデム型と呼ばれる画像形成装置である。この画像形成装置1は、各色の画像データに対応して画像形成を行なう画像形成プロセス部10、画像形成プロセス部10を制御する画像出力制御部30、例えばパーソナルコンピュータPC2や画像読取装置3に接続され、これらから受信された画像データに対して予め定められた画像処理を施す画像処理部40を備えている。画像形成プロセス部10は、予め定められた間隔を置いて並列的に配置される複数のエンジンを含む画像形成ユニット11を備えている。この画像形成ユニット11は、4つの画像形成ユニット11Y、11S11C、11Kから構成されている。画像形成ユニット11Y、11S11C、11Kは、それぞれ、静電潜像を形成してトナー像を保持する像保持体の一例としての感光体ドラム12、感光体ドラム12の表面を予め定められた電位で帯電する帯電手段の一例としての帯電器13、帯電器13によって帯電された感光体ドラム12を露光するプリントヘッド14、プリントヘッド14によって得られた静電潜像を現像する現像手段の一例としての現像器15を備えている。ここで、各画像形成ユニット11Y、11S11C、11Kは、現像器15に収納されたトナーを除いて、同様に構成されている。そして、画像形成ユニット11Y、11S11C、11Kは、それぞれがイエローY、マゼンタM、シアンC、黒Kのトナー像を形成する。また、画像形成プロセス部10は、各画像形成ユニット11Y、11S11C、11Kの感光体ドラム12にて形成された各色のトナー像を被転写体の一例としての記録用紙に多重転写させるために、この記録用紙を搬送する用紙搬送ベルト21と、用紙搬送ベルト21を駆動させるロールである駆動ロール22と、感光体ドラム12のトナー像を記録用紙に転写させる転写手段の一例としての転写ロール23と、記録用紙にトナー像を定着させる定着器24とを備えている。この画像形成装置1において、画像形成プロセス部10は、画像出力制御部30から供給される各種の制御信号に基づいて画像形成動作を行う。そして、画像出力制御部30による制御の下で、パーソナルコンピュータPC2や画像読取装置3から受信された画像データは、画像処理部40によって画像処理が施され、画像形成ユニット11に供給される。そして、例えば黒K色の画像形成ユニット11Kでは、感光体ドラム12が矢印A方向に回転しながら、帯電器13により予め定められた電位に帯電され、画像処理部40から供給された画像データに基づいて発光するプリントヘッド14により露光される。これにより、感光体ドラム12上には、黒K色画像に関する静電潜像が形成される。そして、感光体ドラム12上に形成された静電潜像は現像器15により現像され、感光体ドラム12上には黒K色のトナー像が形成される。画像形成ユニット11Y、11S11Cにおいても、それぞれイエローY、マゼンタM、シアンCの各色トナー像が形成される。各画像形成ユニット11で形成された感光体ドラム12上の各色トナー像は、矢印B方向に移動する用紙搬送ベルト21の移動に伴って供給された記録用紙に、転写ロール23に印加された転写電界により、順次静電転写され、記録用紙上に各色トナーが重畳された合成トナー像が形成される。その後、合成トナー像が静電転写された記録用紙は、定着器24まで搬送される。定着器24に搬送された記録用紙上の合成トナー像は、定着器24によって熱および圧力による定着処理を受けて記録用紙上に定着され、画像形成装置1から排出される。プリントヘッド14図2は、プリントヘッド14の構成を示した断面図である。このプリントヘッド14は、ハウジング61、感光体ドラム12を露光する複数の発光素子本実施の形態では発光サイリスタからなる光源部63を備えた露光手段の一例としての発光装置65、光源部63から出射された光を感光体ドラム12表面に結像させる光学手段の一例としてのロッドレンズアレイ64を備えている。発光装置65は、光源部63、光源部63を駆動する信号発生回路110後述の図3参照等を搭載する回路基板62を備えている。なお、発光装置65が信号発生回路110を備えず、発光装置65の外部の画像出力制御部30等が信号発生回路110を備えてもよい。この場合、画像出力制御部30等から、信号発生回路110が光源部63に供給する信号等がハーネス等を介して発光装置65に供給される。以下では、発光装置65が信号発生回路110を備えているとして説明する。ハウジング61は、例えば金属で形成され、回路基板62およびロッドレンズアレイ64を支持し、光源部63の発光素子における発光点とロッドレンズアレイ64の焦点面とが一致するように設定されている。また、ロッドレンズアレイ64は、感光体ドラム12の軸方向主走査方向であって、後述する図3、図4bのX方向に沿って配置されている。発光装置65図3は、第1の実施の形態における発光装置65の上面図である。図3に示すように、本実施の形態における発光装置65では、光源部63は、回路基板62上に、20個の発光チップCa1~Ca20発光チップ群aと、同じく20個の発光チップCb1~Cb20発光チップ群bとを、主走査方向に二列に千鳥状に配置して構成されている。すなわち、本実施の形態では、2つの発光チップ群発光チップ群aと発光チップ群bを備えている。ここでは、発光チップ群を群と略すことがある。なお、発光チップ群aと発光チップ群bとの向かい合わせについての詳細は後述する。本明細書では、~は、番号によってそれぞれが区別された複数の構成要素を示すもので、~の前後に記載されたものおよびその間の番号のものを含むことを意味する。例えば、発光チップCa1~Ca20は、発光チップCa1から番号順に発光チップCa20までを含む。発光チップCa1~Ca20および発光チップCb1~Cb20の構成は同一であってよい。よって、発光チップCa1~Ca20および発光チップCb1~Cb20をそれぞれ区別しないときは、発光チップCと表記する。なお、本実施の形態では、発光チップCの数として、合計40個を用いたが、これに限定されない。そして、発光装置65は、光源部63を駆動する信号発生回路110を搭載している。なお、前述したように、発光装置65は、信号発生回路110を搭載していなくともよい。図4は、第1の実施の形態における発光チップCの構成、信号発生回路110の構成および回路基板62上の配線構成を示した図である。図4aは発光チップCの構成を示し、図4bは発光装置65の信号発生回路110の構成および回路基板62上の配線構成を示す。本実施の形態では、発光チップCは2つの発光チップ群aおよびbに分けられている。はじめに、図4aに示す発光チップCの構成を説明する。発光チップCは、表面形状が長方形である基板80の表面において、長辺の一辺に近い側に長辺に沿って列状に設けられた複数の発光素子本実施の形態では発光サイリスタL1、L2、L3、...からなる発光部102を備えている。さらに、発光チップCは、基板80の長辺方向の両端部に、各種の制御信号等を取り込むための複数のボンディングパッドである入力端子φE端子、φ1端子、Vga端子、φ2端子、φW端子、φI端子を備えている。なお、これらの入力端子は、基板80の一端部からφE端子、φ1端子、Vga端子の順に設けられ、基板80の他端部からφI端子、φW端子、φ2端子の順に設けられている。そして、発光部102は、Vga端子とφ2端子との間に設けられている。さらに、基板80の裏面にはVsub端子として裏面電極85後述する図7参照が設けられている。ここで、φW端子は設定端子の一例であり、φE端子は許可端子の一例である。なお、列状とは、図4aに示したように複数の発光素子が一直線上に配置されている場合に限らず、複数の発光素子のそれぞれの発光素子が、列方向と直交する方向に対して、互いに異なるずれ量を有して配置されている状態でもよい。例えば、発光素子の発光面311後述する図7参照を画素としたとき、それぞれの発光素子が、列方向と直交する方向に数画素分または数十画素分のずれ量をもって配置されていてもよい。また、隣接する発光素子間で交互に、または複数の発光素子毎に、ジグザグに配置されていてもよい。次に、図4bにより、発光装置65の信号発生回路110の構成および回路基板62上の配線構成を説明する。前述したように、発光装置65の回路基板62には、信号発生回路110および発光チップC発光チップCa1~Ca20および発光チップCb1~Cb20が搭載され、信号発生回路110と発光チップC発光チップCa1~Ca20および発光チップCb1~Cb20とを相互に接続する配線ラインが設けられている。まず、信号発生回路110の構成について説明する。信号発生回路110には、図示しないが、画像出力制御部30および画像処理部40図1参照より、画像処理された画像データおよび各種の制御信号が入力される。信号発生回路110は、これらの画像データおよび各種の制御信号に基づいて、画像データの並び替えや光量の補正等を行う。そして、信号発生回路110は、各種の制御信号に基づき、発光チップ群a発光チップCa1~Ca20に対して、第1転送信号φ1aおよび第2転送信号φ2aを送信する転送信号発生部120aと、発光チップ群b発光チップCb1~Cb20に対して、第1転送信号φ1bおよび第2転送信号φ2bを送信する転送信号発生部120bとを備えている。さらに、信号発生回路110は、各種の制御信号に基づき、発光チップ群a発光チップCa1~Ca20に対して、許可信号φEaを送信する許可信号発生部130aと、発光チップ群b発光チップCb1~Cb20に対して、許可信号φEbを送信する許可信号発生部130bとを備えている。さらにまた、信号発生回路110は、各種の制御信号に基づき、発光チップ群a発光チップCa1~Ca20に対して、点灯信号φIaを送信する点灯信号発生部140aと、発光チップ群b発光チップCb1~Cb20に対して、点灯信号φIbを送信する点灯信号発生部140bとを備えている。そして、信号発生回路110は、各種の制御信号に基づき、発光チップ群aに属する一つの発光チップCと発光チップ群bに属する一つの発光チップCとを一つの発光チップ組にして、発光チップ組毎に設定信号φW1~φW20を送信する設定信号発生部150を備えている。ここでは、発光チップ組を組と略すことがある。例えば、設定信号発生部150は、発光チップ群aに属する発光チップCa1と発光チップ群bに属する発光チップCb1との発光チップ組1に対して、設定信号φW1を送信する。発光チップ群aに属する発光チップCa2と発光チップ群bに属する発光チップCb2との発光チップ組2に対して、設定信号φW2を送信する。以下同様にして、発光チップ群aに属する発光チップCa20と発光チップ群bに属する発光チップCb20との発光チップ組20に対して、設定信号φW20を送信する。さらにまた、信号発生回路110は、発光チップC発光チップCa1~Ca20および発光チップCb1~Cb20に電位の基準となる基準電位Vsubを供給する基準電位供給部160、発光チップC発光チップCa1~Ca20および発光チップCb1~Cb20の駆動のための電源電位Vgaを供給する電源電位供給部170を備えている。なお、上述したように、図4では、転送信号発生部120aと転送信号発生部120bとを分けて示したが、これらをまとめて転送信号発生部120と表記する。同様に、許可信号発生部130aと許可信号発生部130bとを分けて示したが、これらをまとめて許可信号発生部130と表記する。さらに同様に、点灯信号発生部140aと点灯信号発生部140bとを分けて示したが、これらをまとめて点灯信号発生部140と表記する。同様に、第1転送信号φ1aと第1転送信号φ1bとを区別しない場合には第1転送信号φ1と呼び、第2転送信号φ2aと第2転送信号φ2bとを区別しない場合には第2転送信号φ2と表記する。さらに、第1転送信号φ1と第2転送信号φ2とを区別しないときは転送信号と表記する。同様に、許可信号φEaと許可信号φEbとを区別しない場合には許可信号φEと、点灯信号φIaと点灯信号φIbとを区別しない場合には点灯信号φIと、設定信号φW1~φW20これらをまとめて設定信号φWと表記する。次に、発光チップCa1~Ca20および発光チップCb1~Cb20の配列について説明する。発光チップ群aに属する発光チップCa1~Ca20は、それぞれの長辺の方向に間隔を設けて一列に配列されている。発光チップ群bに属する発光チップCb1~Cb20も、同様にそれぞれの長辺の方向に一列に間隔を設けて配列されている。そして、発光チップ群aに属する発光チップCa1~Ca20および発光チップ群bに属する発光チップCb1~Cb20のそれぞれに設けられた発光部102に近い側の長辺が向かい合うように、互いに180°回転した状態で千鳥状に配列されている。そして、発光チップC間においても発光素子が主走査方向に予め定められた間隔で並ぶように、発光チップCの位置が設定されている。なお、図4bの発光チップCa1、Ca2、Ca3、...および発光チップCb1、Cb2、Cb3、...に、図4aに示した発光部102の発光素子の並び本実施の形態では発光サイリスタL1、L2、L3、...の番号順の方向を矢印で示している。信号発生回路110と発光チップC発光チップCa1~Ca20および発光チップCb1~Cb20とを相互に接続する配線ラインについて説明する。回路基板62には、発光チップCの基板80裏面に設けられたVsub端子後述の図6および図7参照に接続され、基準電位供給部160より基準電位Vsubが与えられる電源ライン200aが設けられている。そして、発光チップCに設けられたVga端子に接続され、電源電位供給部170より電力供給のための電源電位Vgaが与えられる電源ライン200bが設けられている。また、回路基板62には、信号発生回路110の転送信号発生部120aから、発光チップ群aの発光チップCa1~Ca20のφ1端子に、第1転送信号φ1aを送信するための第1転送信号ライン201a、および発光チップ群aの発光チップCa1~Ca20のφ2端子に、第2転送信号φ2aを送信するための第2転送信号ライン202aが設けられている。第1転送信号φ1aおよび第2転送信号φ2aは、発光チップ群aの発光チップCa1~Ca20に共通並列に送信される。同様に、信号発生回路110の転送信号発生部120bから、発光チップ群bの発光チップCb1~Cb20のφ1端子に、第1転送信号φ1bを送信するための第1転送信号ライン201b、および発光チップ群bの発光チップCb1~Cb20のφ2端子に、第2転送信号φ2bを送信するための第2転送信号ライン202bが設けられている。第1転送信号φ1bおよび第2転送信号φ2bは、発光チップ群bの発光チップCb1~Cb20に共通並列に送信される。そして、回路基板62には、信号発生回路110の許可信号発生部130aから、発光チップ群aの発光チップCa1~Ca20のφE端子に、許可信号φEaを送信するための許可信号ライン203aが設けられている。許可信号φEaは、発光チップ群aの発光チップCa1~Ca20に共通並列に送信される。同様に、信号発生回路110の許可信号発生部130bから、発光チップ群bの発光チップCb1~Cb20のφE端子に、許可信号φEbを送信するための許可信号ライン203bが設けられている。許可信号φEbは、発光チップ群bの発光チップCb1~Cb20に共通並列に送信される。さらに、回路基板62には、信号発生回路110の点灯信号発生部140aから、発光チップ群aの発光チップCa1~Ca20のφI端子に、点灯信号φIaを送信するための点灯信号ライン204aが設けられている。点灯信号φIaは、発光チップCa1~Ca20のそれぞれに対して設けられた電流制限抵抗RIを介して、発光チップ群aの発光チップCa1~Ca20に共通並列に送信される。同様に、信号発生回路110の点灯信号発生部140bから、発光チップ群bの発光チップCb1~Cb20のφI端子に、点灯信号φIbを送信するための点灯信号ライン204bが設けられている。点灯信号φIbは、発光チップCb1~Cb20のそれぞれに対して設けられた電流制限抵抗RIを介して、発光チップ群bの発光チップCb1~Cb20に共通並列に送信される。なお、電流制限抵抗RIは、発光チップCの内部に設けられてもよい。さらにまた、回路基板62には、信号発生回路110の設定信号発生部150から、発光チップ群aに属する一つの発光チップCと発光チップ群bに属する一つの発光チップCとを発光チップの組発光チップ組にして、発光チップ組毎に設定信号φW1~φW20を送信する設定信号ライン205~224が設けられている。例えば、設定信号ライン205は、発光チップ群aの発光チップCa1のφW端子と発光チップ群bに属する発光チップCb1のφW端子とに接続され、発光チップCa1と発光チップCb1とで構成する発光チップ組1に対して設定信号φW1を送信する。設定信号ライン206は、発光チップ群aの発光チップCa2のφW端子と発光チップ群bに属する発光チップCb2のφW端子とに接続され、発光チップCa2と発光チップCb2とで構成する発光チップ組2に対して設定信号φW2を送信する。以下同様にして、設定信号ライン224は、発光チップ群aの発光チップCa20のφW端子と発光チップ群bに属する発光チップCb20のφW端子とに接続され、発光チップCa20と発光チップCb20とで構成する発光チップ組20に対して設定信号φW20を送信する。以上説明したように、回路基板62上のすべての発光チップCには、基準電位Vsubと電源電位Vgaが共通に送信される。そして、第1転送信号φ1a、第2転送信号φ2a、点灯信号φIa、許可信号φEaは、発光チップ群aに対して共通に送信される。そして、第1転送信号φ1b、第2転送信号φ2b、点灯信号φIb、許可信号φEbは、発光チップ群bに対して共通に送信される。一方、設定信号φW1~φW20は、発光チップ群aに属する一つの発光チップCと発光チップ群bに属する一つの発光チップCとの構成する発光チップ組1~20のそれぞれに対して共通に送信される。図5は、第1の実施の形態における発光装置65の発光チップCをマトリクスの各要素として配置して示した図である。図5では、発光チップC発光チップCa1~Ca20および発光チップCb1~Cb20を2×20のマトリクスの各要素として配置して、上記した信号発生回路110と発光チップC発光チップCa1~Ca20および発光チップCb1~Cb20とを相互に接続する信号第1転送信号φ1a、φ1b、第2転送信号φ2a、φ2b、点灯信号φIa、φIb、許可信号φEa、φEb、設定信号φW1~φW20の配線ラインのみを示している。上述したように、第1転送信号φ1a、第2転送信号φ2a、点灯信号φIa、許可信号φEaは、発光チップ群aに対して共通に送信される。そして、第1転送信号φ1b、第2転送信号φ2b、点灯信号φIb、許可信号φEbは、発光チップ群bに対して共通に送信されることが容易に理解できる。これに対し、設定信号φW1~φW20は、発光チップ群aに属する一つの発光チップCと発光チップ群bに属する一つの発光チップCとの構成する発光チップ組1~20のそれぞれに対して共通に送信されることが容易に理解できる。発光チップC図6は、第1の実施の形態における自己走査型発光素子アレイSLEDである発光チップCの回路構成を説明するための等価回路図である。なお、図6では、入力端子Vga端子、φ1端子、φ2端子、φE端子、φW端子、φI端子を除いて、以下に説明する各素子は、後述する図7で説明するように、発光チップC上のレイアウトに基づいて配置されている。ここでは、発光チップCa1を例に、発光チップCを説明する。そこで、図6において、発光チップCを発光チップCa1Cと表記する。他の発光チップCa2~Ca20および発光チップCb1~Cb20の構成は、発光チップCa1と同じである。なお、入力端子Vga端子、φ1端子、φ2端子、φE端子、φW端子、φI端子は、図4aと異なるが、説明の便宜上、図中左端に示した。発光チップCa1Cは、前述したように基板80上に列状に配列された発光サイリスタL1、L2、L3、...からなる発光サイリスタ列発光部102図4a参照を備えている。さらに、発光チップCa1Cは、発光サイリスタ列と同様に列状に配列された転送サイリスタT1、T2、T3、...からなる転送サイリスタ列および同様に列状に配列された設定サイリスタS1、S2、S3、...からなる設定サイリスタ列を備えている。ここでは、発光サイリスタL1、L2、L3、...をそれぞれ区別しないときは、発光サイリスタLと表記する。転送サイリスタT1、T2、T3、...をそれぞれ区別しないときは、転送サイリスタTと、設定サイリスタS1、S2、S3、...をそれぞれ区別しないときは設定サイリスタSと表記する。さらにまた、発光チップCa1Cは、設定許可サイリスタS0を備えている。なお、上記のサイリスタ発光サイリスタL、転送サイリスタT、設定サイリスタS、設定許可サイリスタS0は、アノード端子、カソード端子、ゲート端子の3端子を有する半導体素子である。ここでは、発光サイリスタLのアノード端子を第1のアノード端子、カソード端子を第1のカソード端子、ゲート端子を第1のゲート端子と表記することがある。同様に、設定サイリスタSのアノード端子を第2のアノード端子、カソード端子を第2のカソード端子、ゲート端子を第2のゲート端子と表記することがある。さらに、転送サイリスタTのアノード端子を第3のアノード端子、カソード端子を第3のカソード端子、ゲート端子を第3のゲート端子と表記することがある。さらにまた、設定許可サイリスタS0のアノード端子を第4のアノード端子、カソード端子を第4のカソード端子、ゲート端子を第4のゲート端子と表記することがある。また、発光チップCa1Cは、転送サイリスタT1、T2、T3、...をそれぞれ番号順に2つをペアにしてそれぞれの間に電気的手段の一例としての結合ダイオードD1、D2、D3、...を備えている。そして、転送サイリスタT1、T2、T3、...と設定サイリスタS1、S2、S3、...との間に第2の接続抵抗の一例としての接続抵抗Rx1、Rx2、Rx3、...を備えている。さらに、設定サイリスタS1、S2、S3、...と発光サイリスタL1、L2、L3、...との間に第1の接続抵抗の一例としての接続抵抗Ry1、Ry2、Ry3、...を備えている。接続抵抗Ry1、Ry2、Ry3、...は、後に詳細に説明するが、設定サイリスタSがオフ状態にあるときと、オン状態にあるときとで、抵抗値が異なる。よって、図6において、接続抵抗Ry1、Ry2、Ry3、...に矢印を付して、抵抗値が変化することを表記している。さらに、発光チップCa1Cは、第3の接続抵抗の一例としての接続抵抗Rz1、Rz2、Rz3、...を備えている。ここで、発光サイリスタLなどと同様に、結合ダイオードD1、D2、D3、...、接続抵抗Rx1、Rx2、Rx3、...、接続抵抗Ry1、Ry2、Ry3、...、接続抵抗Rz1、Rz2、Rz3、...のそれぞれを区別しないときは、結合ダイオードD、接続抵抗Rx、接続抵抗Ry、接続抵抗Rzと表記する。発光サイリスタ列における発光サイリスタLの数は、予め定められた個数とすればよい。本実施の形態で、発光サイリスタLの数を例えば128個とすると、転送サイリスタT、設定サイリスタSのそれぞれの数も128個である。同様に、接続抵抗Rx、接続抵抗Ry、接続抵抗Rzの数も128個である。しかし、結合ダイオードDの数は、転送サイリスタTの数より1少ない127個である。なお、転送サイリスタTおよび設定サイリスタSのそれぞれの数は、発光サイリスタLの数より多くてもよい。そして、発光チップCa1Cは、1個のスタートダイオードD0を備えている。さらに、電流制限抵抗RWおよび電流制限抵抗REを備えている。さらにまた、後述する第1転送信号φ1を送信する第1転送信号線72と第2転送信号φ2を送信する第2転送信号線73とに過剰な電流が流れるのを防止するための電流制限抵抗R1および電流制限抵抗R2を備えている。なお、発光サイリスタ列の発光サイリスタL1、L2、L3、...、転送サイリスタ列の転送サイリスタT1、T2、T3、...、設定サイリスタ列の設定サイリスタS1、S2、S3、...は、図6中において、左側から番号順に配列されている。そして、設定許可サイリスタS0は、設定サイリスタ列の外側に、設定サイリスタS1に並んで設けられている。さらに、結合ダイオードD1、D2、D3、...、接続抵抗Rx1、Rx2、Rx3、...、接続抵抗Ry1、Ry2、Ry3、...、接続抵抗Rz1、Rz2、Rz3、...も、同様に、図中左側から番号順に配列されている。そして、発光サイリスタ列、転送サイリスタ列、設定サイリスタ列は、図6中上から、転送サイリスタ列、設定サイリスタ列、発光サイリスタ列の順に並べられている。転送サイリスタ列、結合ダイオードD、スタートダイオードD0、電流制限抵抗R1およびR2がシフト部103を構成する。設定サイリスタ列、接続抵抗Rx、接続抵抗Ry、接続抵抗Rz、設定許可サイリスタS0、電流制限抵抗RWおよび電流制限抵抗REがセット部104を構成する。なお、発光サイリスタ列は、前述したように発光部102を構成する。では次に、発光チップCa1Cにおける各素子の電気的な接続について説明する。発光サイリスタL、転送サイリスタT、設定サイリスタS、設定許可サイリスタS0のそれぞれのアノード端子は基板80に接続されているアノードコモン。そして、これらのアノード端子は、基板80裏面に設けられた裏面電極85後述の図7参照であるVsub端子を介して電源ライン200a図4参照に接続されている。この電源ライン200aは、基準電位供給部160から基準電位Vsubが供給される。転送サイリスタTの配列に沿って、奇数番目の転送サイリスタT1、T3、...のカソード端子は、第1転送信号線72に接続されている。そして、第1転送信号線72は、電流制限抵抗R1を介して、第1転送信号φ1aの入力端子であるφ1端子に接続されている。このφ1端子には、第1転送信号ライン201a図4参照が接続され、第1転送信号φ1aが送信される。一方、転送サイリスタTの配列に沿って、偶数番目の転送サイリスタT2、T4、...のカソード端子は、第2転送信号線73に接続されている。そして、第2転送信号線73は、電流制限抵抗R2を介して第2転送信号φ2aの入力端子であるφ2端子に接続されている。このφ2端子には、第2転送信号ライン202a図4参照が接続され、第2転送信号φ2aが送信される。なお、発光チップCb1の場合には、φ1端子には、第1転送信号ライン201b図4参照が接続され、第1転送信号φ1bが送信される。同様に、φ2端子には、第2転送信号ライン202b図4参照が接続され、第2転送信号φ2bが送信される。設定サイリスタSおよび設定許可サイリスタS0のカソード端子は、設定信号線74に接続されている。そして、設定信号線74は、電流制限抵抗RWを介して、設定信号φW1の入力端子であるφW端子に接続されている。このφW端子には、設定信号ライン205図4参照が接続され、設定信号φW1が送信される。また、設定許可サイリスタS0のゲート端子Gs0は、許可信号線76と接続されている。許可信号線76は、電流制限抵抗REを介して、許可信号φEaの入力端子であるφE端子に接続されている。このφE端子には、許可信号ライン203a図4参照が接続され、許可信号φEaが送信される。発光サイリスタLのカソード端子は、点灯信号線75に接続されている。そして、点灯信号線75は、点灯信号φIaの入力端子であるφI端子に接続されている。このφI端子には、電流制限抵抗RIを介して、点灯信号ライン204a図4参照が接続され、点灯信号φIaが送信される。転送サイリスタTのゲート端子Gt1、Gt2、Gt3、...は、同じ番号の設定サイリスタS1、S2、S3、...のゲート端子GS1、GS2、GS3、...に、1対1で、それぞれ接続抵抗Rx1、Rx2、Rx3、...を介して接続されている。一方、設定サイリスタS1、S2、S3、...のゲート端子Gs1、Gs2、Gs3、...は、同じ番号の発光サイリスタL1、L2、L3、...のゲート端子Gl1、Gl2、Gl3、...に、1対1で、それぞれ接続抵抗Ry1、Ry2、Ry3、...を介して接続されている。ここでも、ゲート端子Gt1、Gt2、Gt3、...、ゲート端子Gs1、Gs2、Gs3、...、ゲート端子Gl1、Gl2、Gl3、...のそれぞれを区別しないときは、ゲート端子Gt、ゲート端子Gs、ゲート端子Glと表記する。転送サイリスタT1、T2、T3、...のそれぞれのゲート端子Gt1、Gt2、Gt3、...を番号順に2個ずつペアとしたゲート端子Gt間に、結合ダイオードD1、D2、D3、...がそれぞれ接続されている。すなわち、結合ダイオードD1、D2、D3、...はそれぞれがゲート端子Gt1、Gt2、Gt3、...で順に挟まれるように直列接続されている。そして、結合ダイオードD1の向きは、ゲート端子Gt1からゲート端子Gt2に向かって電流が流れる方向に接続されている。他の結合ダイオードD2、D3、D4、...についても同様である。発光サイリスタLのゲート端子Glは、発光サイリスタLのそれぞれに対応して設けられた接続抵抗Rzを介して電源線71に接続されている。そして、転送サイリスタ列の一端側の転送サイリスタT1のゲート端子Gt1は、スタートダイオードD0のカソード端子に接続されている。一方、スタートダイオードD0のアノード端子は、第2転送信号線73に接続されている。図7は、第1の実施の形態における発光チップCの平面レイアウト図および断面図である。図7aは、発光チップCの平面レイアウト図であって、発光サイリスタL1~L4、設定サイリスタS1~S4、転送サイリスタT1~T4を中心とした部分を示している。図7bは、図7aに示したVIIB-VIIB線での断面図である。よって、図7bの断面図には、図中下より発光サイリスタL1、接続抵抗Ry1後述する図8参照、接続抵抗Rx1、結合ダイオードD1、転送サイリスタT1の断面が示されている。なお、図7aおよびbの図中には、主要な素子や端子を名前により表記している。なお、図7aでは、各素子間を接続する配線を実線で示している。そして、配線と各素子と配線を接続するために、各素子上に設けられる層間絶縁膜に開けられたスルーホールを黒丸●で表している。また、図7bでは、層間絶縁膜および配線の記載を省略している。発光チップCは、図7bに示すように、例えばGaAsやGaAlAsなどの化合物半導体において、p型の基板80上に、p型の第1半導体層81、n型の第2半導体層82、p型の第3半導体層83およびn型の第4半導体層84が順に積層されて構成されている。そして、p型の第1半導体層81、n型の第2半導体層82、p型の第3半導体層83、n型の第4半導体層84を連続してエッチングすることで相互に分離された複数の島アイランド第1アイランド141~第8アイランド148および符号を付さないアイランドに、前述した各素子が設けられている。図7aに示すように、第1アイランド141は、平面形状がU字状であって、中央部に発光サイリスタL1が、枝分かれした一方の部分に設定サイリスタS1および接続抵抗Rx1、Ry1が、枝分かれした他方の部分に接続抵抗Rz1を備えている。なお、接続抵抗Rx1、Ry1、接続抵抗Rz1については後述する。第2アイランド142は、平面形状が長方形であって、転送サイリスタT1、結合ダイオードD1を備えている。第3アイランド143は、平面形状が長方形であって、設定許可サイリスタS0が設けられている。第4アイランド144も、平面形状は長方形であって、スタートダイオードD0を備えている。第5アイランド145には電流制限抵抗R1、第6アイランド146には電流制限抵抗R2、第7アイランド147には電流制限抵抗RW、第8アイランド148には電流制限抵抗REがそれぞれ設けられている。これらのアイランドの平面形状は長方形である。そして、発光チップCには、第1アイランド141、第2アイランド142と同様なアイランド符号なしが、並列して設けられている。これらのアイランドには、発光サイリスタL2、L3、L4、...、設定サイリスタS2、S3、S4、...、転送サイリスタT2、T3、T4、...等が、第1アイランド141、第2アイランド142と同様に設けられている。これらについては、説明を省略する。そしてまた、図7bに示すように、基板80の裏面にはVsub端子となる裏面電極85が設けられている。さらに、図7aおよび図7bにより、第1アイランド141~第8アイランド148について詳細に説明する。U字状の第1アイランド141の中央部に設けられた発光サイリスタL1は、p型の基板80上のp型の第1半導体層81をアノード端子、n型の第4半導体層84の領域111上に形成されたn型オーミック電極121をカソード端子、n型の第4半導体層84を除去して露出させたp型の第3半導体層83上に形成されたp型オーミック電極131をゲート端子Gl1とする。そして、n型オーミック電極121および点灯信号線75で覆われた部分を除くn型の第4半導体層84の領域111の表面発光面311から光を放出する。なお、p型オーミック電極131は、領域111に近接して設けられ、第1アイランド141のU字状に枝分かれした両方の部分上に延びている。第1アイランド141のU字状に枝分かれした一方の部分に設けられた設定サイリスタS1は、p型の基板80上のp型の第1半導体層81をアノード端子、n型の第4半導体層84の領域112上に形成されたn型オーミック電極122をカソード端子、p型の第3半導体層83をゲート端子Gs1とする。このp型の第3半導体層83がゲート層として機能する。なお、ゲート端子Gs1は個別の電極として構成されず、後述する接続抵抗Rxおよび接続抵抗Ryのp型の第3半導体層83抵抗として働く層に連続している。同じく、第1アイランド141に設けられた接続抵抗Rx1は、p型の第3半導体層83上に設けられたp型オーミック電極132と、設定サイリスタS1との間のp型の第3半導体層83を抵抗としている。p型オーミック電極132は、第1アイランド141のU字状に枝分かれした一方の部分の先端に設けられている。接続抵抗Ry1は、後述する図8に示すように、設定サイリスタS1のゲート層を抵抗とする部分Ruと、設定サイリスタS1とp型オーミック電極131ゲート端子Gl1との間のp型の第3半導体層83を抵抗とする部分Rvとから構成されている。さらに、第1アイランド141に設けられた接続抵抗Rz1は、p型の第3半導体層83上に設けられたp型オーミック電極131ゲート端子Gl1と、p型の第3半導体層83上に設けられたp型オーミック電極133との間のp型の第3半導体層83を抵抗としている。p型オーミック電極133は、第1アイランド141のU字状に枝分かれした他方の部分の先端に設けられている。第2アイランド142に設けられた結合ダイオードD1は、n型の第4半導体層84の領域113上に設けられたn型オーミック電極123をカソード端子、n型の第4半導体層84を除去して露出させたp型の第3半導体層83上に設けられたp型オーミック電極134をアノード端子としている。同じく、第2アイランド142に設けられた転送サイリスタT1は、p型の基板80上のp型の第4半導体層84をアノード端子、n型の第4半導体層84の領域114上に形成されたn型オーミック電極124をカソード端子、p型オーミック電極134をゲート端子Gt1としている。なお、第1アイランド141、第2アイランド142と並列に設けられた他のアイランドも同様である。第3アイランド143に設けられた設定許可サイリスタS0は、p型の基板80上のp型の第4半導体層84をアノード端子、n型の第4半導体層84の領域115上に形成されたn型オーミック電極125をカソード端子、n型の第4半導体層84を除去して露出させたp型の第3半導体層83上に形成されたp型オーミック電極135をゲート端子Gs0としている。第4アイランド144に設けられたスタートダイオードD0は、n型の第4半導体層84の領域116上に設けられたn型オーミック電極126をカソード端子、n型の第4半導体層84を除去して露出させたp型の第3半導体層83上に形成されたp型オーミック電極136をアノード端子としている。第5アイランド145に設けられた電流制限抵抗R1、第6アイランド146に設けられた電流制限抵抗R2、第7アイランド147に設けられた電流制限抵抗RW、第8アイランド148に設けられた電流制限抵抗REは、p型の第3半導体層83上に形成された一組のp型オーミック電極符号なし間のp型の第3半導体層83を抵抗として形成されている。図7aにおいて、各素子間の接続関係を説明する。第1アイランド141の発光サイリスタL1のカソード端子であるn型オーミック電極121は点灯信号線75に接続されている。点灯信号線75はφI端子に接続されている。説明を省略するが、発光サイリスタL2、L3、L4、...についても同様である。第1アイランド141の設定サイリスタS1のカソード端子であるn型オーミック電極122は設定信号線74に接続されている。説明を省略するが、設定サイリスタS2、S3、S4、...についても同様である。また、第3アイランド143の設定許可サイリスタS0のカソード端子であるn型オーミック電極125も設定信号線74に接続されている。設定信号線74は、第7アイランド147に設けられた電流制限抵抗RWを介して、φW端子に接続されている。第1アイランド141のp型オーミック電極132は、第2アイランド142のp型オーミック電極134ゲート端子Gt1に接続されている。第1アイランド141のp型オーミック電極133は、電源線71に接続されている。第1アイランド141と並列に設けられた、第1アイランド141と同様なアイランドについても同様である。電源線71はVga端子に接続されている。第2アイランド142のp型オーミック電極134ゲート端子Gt1は、第3アイランド143に設けられたスタートダイオードD0のカソード端子であるn型オーミック電極126に接続されている。第2アイランド142に設けられた転送サイリスタT1のカソード端子であるn型オーミック電極124は、第1転送信号線72に接続されている。第1転送信号線72は、第5アイランド145に設けられた電流制限抵抗R1を介して、φ1端子に接続されている。第2アイランド142に並列する、第2アイランド142と同様なアイランドに設けられた奇数番号の転送サイリスタT3、T5、...も同様である。第2アイランド142に並列する第2アイランド142と同様なアイランドに設けられた偶数番号の転送サイリスタT2、T4、T6、...のカソード端子は、第2転送信号線73に接続されている。第4アイランド144に設けられたスタートダイオードD0のアノード端子であるp型オーミック電極136も第2転送信号線73に接続されている。そして、第2転送信号線73は、第6アイランド146に設けられた電流制限抵抗R2を介して、φ2端子に接続されている。第2アイランド142に設けられた結合ダイオードD1のカソード端子は、隣接する第2アイランド142と同様なアイランドに設けられた転送サイリスタT2のゲート端子Gt2であるp型オーミック電極137に接続されている。第2アイランド142に並列する第2アイランド142と同様なアイランドにおいても同様である。そして、第5アイランド145に設けられた設定許可サイリスタS0のアノード端子であるp型オーミック電極135は、許可信号線76に接続されている。許可信号線76は、第8アイランド148に設けられた電流制限抵抗REを介して、φE端子に接続されている。次に、サイリスタ発光サイリスタL、転送サイリスタT、設定サイリスタS、設定許可サイリスタS0の基本的な動作基本動作と、設定サイリスタSおよび発光サイリスタLのしきい電圧について説明する。<サイリスタの基本動作>サイリスタは、アノード端子、カソード端子、ゲート端子の3端子を有する半導体素子である。以下では、例として、図6、図7に示したように発光チップCのVsub端子サイリスタのアノード端子に供給される基準電位Vsubをハイレベルの電位以下、Hと記す。として0V、Vga端子に供給される電源電位Vgaをローレベルの電位以下、Lと記す。として-3.3Vとする。そして、サイリスタは、図7bに示したように、GaAs、GaAlAs等によるp型の半導体層第1半導体層81、第3半導体層83、n型の半導体層第2半導体層82、第4半導体層84を積層して構成されているとし、pn接合の拡散電位順方向電位Vdを1.5Vとする。オフ状態のサイリスタでは、アノード端子とカソード端子との間に流れる電流がオン状態に比べ小さい。オフ状態のサイリスタは、しきい電圧より低い電位絶対値が大きい負の電位がカソード端子に印加されるとオン状態に移行ターンオンする。サイリスタは、ターンオンすると、アノード端子とカソード端子との間にオフ状態に比べ大きな電流が流れる状態オン状態になる。ここで、サイリスタのしきい電圧は、ゲート端子の電位から拡散電位Vdを引いた値である。よって、サイリスタのゲート端子の電位が-1.5Vであると、しきい電圧は-3.0Vとなる。すなわち、-3.0Vより低い電位がカソード端子に印加されると、サイリスタがターンオンする。なお、サイリスタのゲート端子の電位が0Vであると、しきい電圧は-1.5Vとなる。オン状態のサイリスタのゲート端子は、サイリスタのアノード端子の電位に近い電位になる。ここでは、アノード端子を0VHに設定しているので、ゲート端子の電位は0VHとなるとして説明する。また、オン状態のサイリスタのカソード端子は、アノード端子の電位からpn接合の拡散電位Vdを引いた電位になる。すなわち、カソード端子の電位は-1.5Vとなる。サイリスタは、一度ターンオンすると、カソード端子の電位が、オン状態を維持するために必要な電位維持電位より高い電位絶対値が小さい負の電位、0または正の電位になるまで、オン状態を維持する。オン状態のサイリスタのカソード端子の電位は-1.5Vであるので、カソード端子に-1.5Vより低い電位が継続的に印加され、オン状態を維持しうる電流が供給されると、サイリスタはオン状態を維持する。維持電位は-Vd-1.5Vである。一方、サイリスタは、カソード端子に-1.5Vより高い電位が印加されると、オフ状態に移行ターンオフする。例えば、カソード端子がH0Vになれば、カソード端子がアノード端子と同電位になるので、サイリスタはターンオフする。そして、サイリスタは、オン状態では電流が流れた状態を維持し、ゲート端子の電位によってはオフ状態に移行しない。すなわち、サイリスタはオン状態を維持記憶、保持する機能を有している。上述したように、サイリスタのオン状態を維持するためにカソード端子に印加される電位は、サイリスタをターンオンさせるためにカソード端子に印加される電位に比べ低くてよい。発光サイリスタLは、ターンオンすると点灯発光し、ターンオフすると消灯非点灯する。オン状態の発光サイリスタLの発光出力輝度は、カソード端子とアノード端子間に流す電流によって決められる。なお、転送サイリスタT、設定サイリスタS、設定許可サイリスタS0もターンオンにより発光することがある。光量が大きいと画像形成に影響を及ぼすので、遮光等により光量を抑制している。<設定サイリスタSおよび発光サイリスタLのしきい電圧>次に、設定サイリスタSおよび発光サイリスタLのしきい電圧を説明する。図8は、第1アイランド141を拡大して示した平面図である。ここでは、番号がnの転送サイリスタTn、設定サイリスタSn、発光サイリスタLnを例として説明する。なお、アイランド、領域、p型オーミック電極、n型オーミック電極の符号は、図7に示した第1アイランド141と同じ符号を用いた。ここでも、発光チップCのVsub端子に供給される基準電位Vsubを0VH、Vga端子に供給される電源電位Vgaを-3.3VLとする。接続抵抗Rxは、p型オーミック電極132のαで示される端部αと設定サイリスタS1のβで示される一方の端部βとの間のp型の第3半導体層83を抵抗としている。接続抵抗Ryは、設定サイリスタS1のp型の第3半導体層83βと後述するγとの間を抵抗とする抵抗Ruと、設定サイリスタSnのγで示される他方の端部γとp型オーミック電極131ゲート端子Glnのδで示される一方の端部δとの間の第3半導体層83を抵抗とする抵抗Rvとから構成されている。そして、接続抵抗Rzは、p型オーミック電極133のεで示される他方の端部εとp型オーミック電極131のζで示される他方の端部ζとの間のp型の第3半導体層83を抵抗としている。さて、ゲート端子Gtnの電位をVGtn、ゲート端子Glnの電位をVGln、電源電位Vgaの電位をVgaとすると、α、β、γ、δ、ε、ζのそれぞれの電位Vα、Vβ、Vγ、Vδ、Vε、Vζは、下記のようになる。なお、Ry=RuRvである。転送サイリスタTnがオン状態にあるときに、設定サイリスタSnがターンオンし、さらに発光サイリスタLnがターンオンして、点灯発光する。ここで、転送サイリスタTnがオン状態にあるときを考える。転送サイリスタTnがオン状態にあると、VGtnは0Vである。設定サイリスタSnは、領域112のn型の第4半導体層84カソード層の直下のp型の第3半導体層83ゲート層において、最も電位が高い部分から電流が流れることによりターンオンする。そして、ターンオンの状態が、周辺に広がって、ついには設定サイリスタSnの全体がオン状態になる。設定サイリスタSnの最も電位が高い部分は、図8においてβで示す設定サイリスタSnの端部であるので、設定サイリスタSnのしきい電圧はVβ-Vdとなる。なお、Vdは、前述したpn接合の拡散電位Vdの電位ここでは1.5Vである。一方、発光サイリスタLnのしきい電圧はVδ-Vdである。後述するように、設定サイリスタSnがターンオンするまで、発光サイリスタLnはターンオンしてはならない。よって、設定サイリスタSnのしきい電圧絶対値と発光サイリスタLnのしきい電圧絶対値とを比べると、設定サイリスタSnのしきい電圧絶対値はできる限り小さく、発光サイリスタLnのしきい電圧絶対値はできる限り大きいことが好ましい。このためには、上述の式2および式4から分かるように、RuRvのRxRuRvRzに対する割合を大きくすることが有効である。次に、設定サイリスタSnがターンオンすると、図8に示す設定サイリスタSnの端部γまで0Vになる。さらに、端部γと端部δの間の抵抗Rvは、伝導率が変化伝導率変調し、抵抗値が数分の一から数十分の一に低下する。このため、ゲート端子Glnの電位VGlnVδはほぼ0Vになる。よって、発光サイリスタLのしきい電圧は-Vdに近い値になる。ここで、さらに具体的に、設定サイリスタSnおよび発光サイリスタLnのしきい電圧を説明する。例として、Rx=2kΩ、Ru=8kΩ、Rv=8kΩ、Rz=6kΩとする。なお、電源電位Vgaは-3.3Vで、拡散電位Vdは1.5Vである。ゲート端子Gtnの電位VGtnは、番号がnの転送サイリスタTnがオン状態にあるときに0Vなる。後述するように、VGtnは、番号がn-1の転送サイリスタTn-1がオン状態にあるときに-1.5V、番号がn-2の転送サイリスタTn-2がオン状態にあるときに-3.0Vになる。まず、VGtnが0Vのときは、Vβ-Vdで表される設定サイリスタSnのしきい電圧は-1.78Vとなる。一方、Vδ-Vdで表される発光サイリスタLのしきい電圧は-3.98Vとなる。これらの差は2.2Vである。そして、設定サイリスタSnがターンオンすると、Vγが0Vになる。前述したように、抵抗Rvの抵抗値は、伝導率の変化伝導率変調により低下する。ここで、抵抗Rv8kΩは、抵抗値が1/10の抵抗Rv ́0.8kΩになるとする。すると、設定サイリスタSnがオン状態であるときの、ゲート端子Glnの電位V ́Glnは、下記のようになる。V ́V ́V ́V×Rv ́設定サイリスタSnがターンオンしているので、Vγは0Vである。よって、V ́Gtnは-0.39Vになる。そして、発光サイリスタLnのしきい電圧は、-Vdに近い-1.89Vになる。また、VGtnが-1.5Vのときは、上記と同様に計算できて、設定サイリスタSnのしきい電圧は-3.15Vとなる。一方、発光サイリスタLのしきい電圧は-4.35Vとなる。さらに、VGtnが-3.0Vのときは、設定サイリスタSnのしきい電圧は-4.53Vとなる。一方、発光サイリスタLのしきい電圧は-4.73Vとなる。発光装置65の動作次に、発光装置65の動作について説明する。発光装置65は発光チップ群aに属する発光チップCa1~Ca20と発光チップ群bに属する発光チップCb1~Cb20とを備えている図3、4、5参照。図4に示したように、回路基板62上のすべての発光チップC発光チップCa1~Ca20と発光チップCb1~Cb20には、基準電位Vsubと電源電位Vgaが共通に供給される。そして、発光チップ群aの発光チップCa1~Ca20には、前述したように、第1転送信号φ1a、第2転送信号φ2a、点灯信号φIa、許可信号φEaが共通に送信される。よって、発光チップ群aの発光チップCa1~Ca20は並列に駆動される。同様に、発光チップ群bの発光チップCb1~Cb20には、前述したように、第1転送信号φ1b、第2転送信号φ2b、点灯信号φIb、許可信号φEbが共通に送信される。よって、発光チップ群bの発光チップCb1~Cb20は並列に駆動される。一方、設定信号φW1~φW20は、発光チップ群aの一つの発光チップCと発光チップ群bの一つの発光チップCとが構成する発光チップ組1~20のそれぞれに対して送信される。例えば、発光チップ群aの発光チップCa1と発光チップ群bの発光チップCb1とを発光チップ組1として、設定信号φW1が共通に送信される。また、20個の設定信号φW1~φW20は、同じタイミングで並列に送信される。よって、発光チップ組1~20は並列に駆動される。なお、後述するように、発光サイリスタLの光量補正のために、設定信号φW1~φW20のタイミングをずらして送信してもよい。発光チップ群aの発光チップCa2~Ca20は発光チップCa1と並行して駆動され、発光チップ群bの発光チップCb2~Cb20は発光チップCb1と並行して駆動されるので、発光チップ組1に属する発光チップCa1およびCb1の動作を説明すれ足りる。同様に、発光チップ組2~20は発光チップ組1と並行して駆動されるので、発光チップCa1とCb1とが属する発光チップ組1を説明すれば足りる。図9は、第1の実施の形態における発光装置および発光チップCの動作を説明するためのタイミングチャートである。図9では、発光チップ組1発光チップCa1およびCb1の動作に加えて、発光チップ組2発光チップCa2およびCb2の動作を説明している。そして、図9では、それぞれの発光チップCにおいて、発光サイリスタL1~L4の4個の発光サイリスタLの点灯または非点灯を制御する部分を示している。なお、発光サイリスタLの点灯または非点灯を制御することを点灯制御と表記する。そして、発光チップ組1発光チップCa1およびCb1では、それぞれの発光サイリスタL1~L4をすべて点灯させるとした。発光チップ組2発光チップCa2およびCb2では、発光チップCa2の発光サイリスタL2、L3、L4を点灯させるとし、発光チップCb2の発光サイリスタL1、L3、L4を点灯させるとした。そして、発光チップCa2の発光サイリスタL1および発光チップCb2の発光サイリスタL2は点灯させない非点灯とした。以下では、発光チップCa1およびCb1の動作を説明する。図9において、時刻aから時刻zへとアルファベット順に時刻が経過するとする。発光チップ群aの発光チップCa1において、発光サイリスタL1は、時刻cから時刻pの期間Ta1において点灯制御される。発光サイリスタL2は、時刻pから時刻vの期間Ta2において点灯制御される。発光サイリスタL3は、時刻vから時刻xの期間Ta3において点灯制御される。発光サイリスタL4は、時刻xから時刻zの期間Ta4において点灯制御される。以下、同様にして番号が5以上の発光サイリスタLが点灯制御される。一方、発光チップ群bの発光チップCb1において、発光サイリスタL1は、時刻iから時刻sの期間Tb1において点灯制御される。発光サイリスタL2は、時刻sから時刻wの期間Tb2において点灯制御される。発光サイリスタL3は、時刻wから時刻yの期間Tb3において点灯制御される。以下、同様にして番号が4以上の発光サイリスタLが点灯制御される。本実施の形態では、期間Ta1、Ta2、Ta3、...および期間Tb1、Tb2、Tb3、...は同じ長さの期間とし、それぞれを区別しないときは期間Tと表記する。そして、発光チップ群aの発光チップCa1~Ca20を制御する期間Ta1、Ta2、Ta3、...と、発光チップ群bの発光チップCb1~Cb20を制御する期間Tb1、Tb2、Tb3、...とは、期間Tの半分の長さ位相でいうと180°ずれているとする。すなわち、期間Tb1は、期間Ta1が開始したのち、期間Tの半分の期間が経過したときに開始する。したがって、以下では、発光チップ群aの発光チップCa1を制御する期間Ta1、Ta2、Ta3、...について説明する。なお、以下に説明する信号の相互の関係が維持されるようにすれば、期間Tの長さを可変としてもよい。期間Ta1、Ta2、Ta3、...における信号波形は、画像データによって変化する設定信号φW設定信号φW1~φW20を除いて、同じ波形の繰り返しである。したがって、以下では、時刻cから時刻pまでの期間Ta1のみを説明する。なお、時刻aから時刻cまでの期間は、発光チップCa1Cが動作を開始する期間である。この期間の信号については、動作の説明において説明する。第1転送信号φ1a、第2転送信号φ2a、許可信号φEa、点灯信号φIaの、期間Ta1における信号波形について説明する。第1転送信号φ1aは、時刻cでLであって、時刻nでLからHに移行し、時刻pでHを維持している。第2転送信号φ2aは、時刻cでHであって、時刻mでHからLに移行し、時刻pでLを維持している。ここで、第1転送信号φ1aと第2転送信号φ2aとを比較すると、期間Ta1における第1転送信号φ1aの波形が、期間Ta2における第2転送信号φ2aの波形になっている。そして、期間Ta1における第2転送信号φ2aの波形が、期間Ta2における第1転送信号φ1aの波形になっている。すなわち、第1転送信号φ1aと第2転送信号φ2aとは期間Tの2倍の期間2Tを単位として繰り返す信号波形である。そして、時刻mから時刻nまでの期間のように、共にLとなる期間を挟んで、交互にHとLとを繰り返している。そして、時刻aから時刻bまでの期間を除いて、第1転送信号φ1と第2転送信号φ2とは、同時にHとなる期間を有さない。第1転送信号φ1aと第2転送信号φ2aとの一組の転送信号により、図6に示した転送サイリスタTが、後述するように、順番にオン状態になって、点灯または非点灯の制御対象である点灯制御する発光サイリスタLを指定する。許可信号φEaは、時刻cでHであって、時刻dでHからLに移行し、時刻hでLからHに移行する。そして、時刻pでHを維持している。許可信号φEaは、後述するように、点灯または非点灯の制御対象である点灯制御する発光サイリスタLを点灯可能な状態または点灯不能な状態のいずれかに設定する。点灯信号φIaは、時刻cで、HからLに移行し、時刻oにおいて、LからHに移行する。そして、時刻pにおいてHを維持する。点灯信号φIaは、発光サイリスタLに点灯発光のための電流を供給する。設定信号φW1は、時刻cでHであって、時刻eでHからLに移行し、時刻fでLからHに移行する。さらに、時刻kでHからLに移行し、時刻lでLからHに移行する。すなわち、設定信号φW1は、期間Ta1において、Lになる期間が2つある。そして、設定信号φW1と許可信号φEaとの関係を見ると、設定信号φW1は許可信号φEaがLである時刻dから時刻hまでの期間に含まれる時刻eから時刻fまでの期間おいてLになっている。一方、設定信号φW1と、許可信号φEaに対して位相が180°ずれて送信される許可信号φEbとの関係を見ると、設定信号φW1は期間Tb1における許可信号φEbがLである時刻jから時刻oまでの期間に含まれる時刻kから時刻lまでの期間おいてLになっている。すなわち、期間Ta1において、設定信号φW1が最初にLとなる期間時刻eから時刻fは、発光チップCa1の発光サイリスタL1を点灯状態に移行させるための信号であって、設定信号φW1が後にLとなる期間時刻kから時刻lは、発光チップCb1の発光サイリスタL1を点灯状態に移行させるための信号である。このため、許可信号φEaがLである期間時刻dから時刻hは、発光チップCb1の発光サイリスタL1を点灯状態に移行させるために設定信号φW1がLとなる期間時刻kから時刻lと重ならないように設定されている。同様に、許可信号φEbがLである期間時刻jから時刻oは、発光チップCa1の発光サイリスタL1を点灯状態に移行させるために設定信号φW1がLとなる期間時刻eから時刻fと重ならないように設定されている。では、図4および図6を参照しつつ、図9に示したタイミングチャートにしたがって、発光装置65の動作を説明する。なお、接続抵抗Rx、抵抗Rv、抵抗Rv ́、抵抗Ru、接続抵抗Rzに前述の値を用いて説明する。1時刻a発光装置65に基準電位Vsubおよび電源電位Vgaの供給を開始した時刻aでの状態初期状態について説明する。<発光装置65>図8に示したタイミングチャートの時刻aにおいて、電源ライン200aはH0Vの基準電位Vsubに設定され、電源ライン200bはL-3.3Vの電源電位Vgaに設定される図4参照。よって、すべての発光チップC発光チップCa1~Ca20および発光チップCb1~Cb20のそれぞれのVsub端子はHに設定され、それぞれのVga端子はLに設定される図6参照。そして、信号発生回路110の転送信号発生部120aは第1転送信号φ1a、第2転送信号φ2aをそれぞれHに、転送信号発生部120bは第1転送信号φ1b、第2転送信号φ2bをそれぞれHに設定する。すると、第1転送信号ライン201a、201bおよび第2転送信号ライン202a、202bがHになる図4参照。これにより、発光チップC発光チップCa1~Ca20および発光チップCb1~Cb20のそれぞれのφ1端子およびφ2端子がHになる。電流制限抵抗R1を介してφ1端子に接続されている第1転送信号線72および電流制限抵抗R2を介してφ1端子に接続されている第2転送信号線73がともにHになる図6参照。さらに、信号発生回路110の許可信号発生部130aは許可信号φEaをHに、許可信号発生部130bは許可信号φEbをHに設定する。すると、許可信号ライン203a、203bがHになる図4参照。これにより、発光チップCのφE端子がHになり、電流制限抵抗REを介してφE端子に接続されている許可信号線76がHになる図6参照。さらにまた、信号発生回路110の点灯信号発生部140aは点灯信号φIaをHに、点灯信号発生部140bは点灯信号φIbをHに設定する。すると、点灯信号ライン204a、204bがHになる図4参照。そして、点灯信号ライン204a、204bに電流制限抵抗RIを介して接続された発光チップCのφI端子がHになる。φI端子に接続されている点灯信号線75もHになる図6参照。信号発生回路110の設定信号発生部150は設定信号φW1~φW20をHに設定する。すると、設定信号ライン205~224がHになる図4参照。これにより、発光チップCのφW端子がHになる図6参照。発光チップCのφW端子は、電流制限抵抗RWを介して、設定信号線74に接続されている。よって、設定信号線74もHになる図6参照。次に、図6を参照しつつ、図9に示したタイミングチャートにしたがって、発光チップC発光チップCa1~Ca20および発光チップCb1~Cb20の動作を、発光チップ組1に属する発光チップCa1とCb1とを中心に説明する。なお、図9および以下における説明では、各端子の電位がステップ状に変化するとしているが、各端子の電位は徐々に変化する。よって、電位変化の間であっても、下記に示す条件が満たされれば、サイリスタはターンオンまたはターンオフなど、状態の変化を生じる。<発光チップCa1>発光サイリスタL、転送サイリスタT、設定サイリスタSおよび設定許可サイリスタS0のアノード端子は、Vsub端子に接続されているので、Hに設定される。奇数番号の転送サイリスタT1、T3、T5、...のそれぞれのカソード端子は、第1転送信号線72に接続され、Hに設定されている。偶数番号の転送サイリスタT2、T4、T6、...のそれぞれのカソード端子は、第2転送信号線73に接続され、Hに設定されている。よって、転送サイリスタTのアノード端子およびカソード端子はともにHとなり、転送サイリスタTはオフ状態にある。同様に、設定サイリスタSおよび設定許可サイリスタS0のカソード端子は、設定信号線74に接続され、前述したように、Hに設定されている。よって、設定サイリスタSおよび設定許可サイリスタS0のアノード端子およびカソード端子はともにHとなり、設定サイリスタSおよび設定許可サイリスタS0はオフ状態にある。さらに、発光サイリスタLのカソード端子は、点灯信号線75に接続され、Hに設定されている。よって、発光サイリスタLのアノード端子およびカソード端子はともにHとなり、発光サイリスタLはオフ状態にある。発光サイリスタL、転送サイリスタT、設定サイリスタSがいずれもオフ状態にあるので、転送サイリスタTのゲート端子Gt、設定サイリスタSのゲート端子Gsおよび発光サイリスタLのゲート端子Glは、アノード端子の電位であるH0Vに固定されていない。発光サイリスタLのゲート端子Glは、接続抵抗Rzを介して電源線71に接続されている。よって、ゲート端子Glの電位はL-3.3Vになっている。また、設定サイリスタSのゲート端子Gsは、接続抵抗Rzおよび接続抵抗Ry1を介して電源線71に接続されている。よって、後述するゲート端子Gs1、Gs2を除いて、ゲート端子Gsの電位はL-3.3Vになっている。さらに、転送サイリスタTのゲート端子Gtは、接続抵抗Rz、接続抵抗Ryおよび接続抵抗Rxを介して電源線71に接続されている。よって、後述するゲート端子Gt1、Gt2を除いて、ゲート端子Gtの電位はL-3.3Vになっている。以上のことから、後述する転送サイリスタT1、T2、設定サイリスタS1、S2、発光サイリスタL1、L2を除いて、転送サイリスタT、設定サイリスタSおよび発光サイリスタLのしきい電圧はそれぞれのゲート端子Gt、Gm、Glの電位-3.3Vからpn接合の拡散電位Vd1.5Vを引いた-4.8Vである。一方、設定許可サイリスタS0のゲート端子Gs0は、H0Vの許可信号線76に接続されている。よって、設定許可サイリスタS0のしきい電圧はゲート端子Gs0の電位0Vからpn接合の拡散電位Vd1.5Vを引いた-1.5Vである。図6中の転送サイリスタ列の一端のゲート端子Gt1は、前述したように、スタートダイオードD0のカソード端子に接続されている。そして、スタートダイオードD0のアノード端子は、第2転送信号線73に接続されている。第2転送信号線73はHに設定されている。すると、スタートダイオードD0は、そのカソード端子がLでそのアノード端子がHとなって、順方向に電圧が印加順バイアスされている。これにより、スタートダイオードD0のカソード端子ゲート端子Gt1は、スタートダイオードD0のアノード端子のH0VからスタートダイオードD0の拡散電位Vd1.5Vを引いた値-1.5Vになる。よって、転送サイリスタT1のしきい電圧は、ゲート端子Gt1の電位-1.5Vからpn接合の拡散電位Vd1.5Vを引いた-3.0Vとなる。そして、転送サイリスタT1に隣接する転送サイリスタT2のゲート端子Gt2は、ゲート端子Gt1に結合ダイオードD1を介して接続されている。転送サイリスタT2のゲート端子Gt2の電位は、ゲート端子Gt1の電位-1.5Vから結合ダイオードD1のpn接合の拡散電位Vd1.5Vを引いた-3.0Vになる。よって、転送サイリスタT2のしきい電圧は-4.5Vになる。なお、番号が3以上の転送サイリスタTのしきい電圧は、前述したように-4.8Vである。一方、設定サイリスタS1のゲート端子Gs1は、接続抵抗Rx1を介して-1.5Vのゲート端子Gt1に接続されている。よって、前述したように、設定サイリスタS1のしきい電圧は-3.15Vとなる。そして、発光サイリスタL1のしきい電圧は-4.35Vである。同様に、設定サイリスタS2のゲート端子Gs2は、接続抵抗Rx2を介して-3.0Vのゲート端子Gt2に接続されている。よって、設定サイリスタS2のしきい電圧は-4.35Vとなる。そして、発光サイリスタL2のしきい電圧は-4.73Vとなる。なお、番号が3以上の設定サイリスタSおよび発光サイリスタLのしきい電圧は、前述したように-4.8Vである。以上説明したように、ゲート端子Gtの電位が-3.0Vの場合には、設定サイリスタSおよび発光サイリスタLのしきい電圧が、L-3.3Vに比べ低い値となる。よって、設定信号φW、点灯信号φIがLになっても、これらの設定サイリスタSおよび発光サイリスタLはターンオンしない。よって、以下において、ゲート端子Gtが-3Vの場合の説明を省略する。<発光チップCb1>発光チップCb1においても、初期状態は発光チップCa1と同じであるので、説明を省略する。2時刻b図9に示す時刻bにおいて、発光チップ群aに送信される第1転送信号φ1aが、H0VからL-3.3Vに移行する。これにより発光装置65が動作状態に入る。<発光チップCa1>奇数番号の転送サイリスタTのカソード端子が接続された第1転送信号線72の電位がHからL-3.3Vに移行する。すると、しきい電圧が-3.0Vである転送サイリスタT1がターンオンする。そして、第1転送信号線72の電位が、アノード端子のH0Vからpn接合の拡散電位Vd1.5Vを引いた-1.5Vになる。よって、しきい電圧が-4.8Vである転送サイリスタT3以降の番号の大きい奇数番目の転送サイリスタTはターンオンしない。転送サイリスタT1がターンオンすると、ゲート端子Gt1の電位は、アノード端子のH0Vになる。そして、転送サイリスタT1のカソード端子図6の第1転送信号線72の電位は、転送サイリスタT1のアノード端子のH0Vからpn接合の拡散電位Vd1.5Vを引いた-1.5Vになる。すると、カソード端子ゲート端子Gt2が-3Vであった結合ダイオードD1は、そのアノード端子ゲート端子Gt1がH0Vになるので、順バイアスである。よって、結合ダイオードD1のカソード端子ゲート端子Gt2の電位は、そのアノード端子ゲート端子Gt1のH0Vから拡散電位Vd1.5Vを引いた-1.5Vになる。これにより、転送サイリスタT2のしきい電圧が-3.0Vになる。転送サイリスタT2のゲート端子Gt2に結合ダイオードD2を介して接続されたゲート端子Gt3の電位は-3.0Vになる。これにより、転送サイリスタT3のしきい電圧は-4.5Vになる。番号が4以上の転送サイリスタTは、ゲート端子Gtの電位が電源電位VgaL-3.3Vであるので、しきい電圧は-4.8Vが維持される。一方、転送サイリスタT1がターンオンして、ゲート端子Gt1の電位がH0Vとなると、設定サイリスタS1のしきい電圧は、前述したように、-1.78Vになる。一方、発光サイリスタL1のしきい電圧は-3.98Vとなる。また、ゲート端子Gt2の電位が-1.5Vになると、設定サイリスタS2のしきい電圧は-3.15V、発光サイリスタL2のしきい電圧は-4.35Vになる。しかし、設定信号線74および点灯信号線75はHであるので、設定サイリスタS1、S2および発光サイリスタL1、L2はオン状態に移行しない。すなわち、時刻bにおいて、転送サイリスタT1がターンオンする。そして、時刻bの直後ここでは、時刻bにおける信号の電位の変化によってサイリスタなどの変化が生じた後、定常状態になったときをいう。において、転送サイリスタT1がオン状態にある。他の転送サイリスタT、すべての発光サイリスタLおよびすべての設定サイリスタS、設定許可サイリスタS0はオフ状態にある。なお、以下では、オン状態のサイリスタ発光サイリスタL、転送サイリスタT、設定サイリスタS、設定許可サイリスタS0を説明し、オフ状態のサイリスタ発光サイリスタL、転送サイリスタT、設定サイリスタS、設定許可サイリスタS0の説明を省略する。<発光チップCb1>発光チップCb1が属する発光チップ群bに送信される信号は変化しないので、発光チップCb1は初期状態が維持される。以上説明したように、サイリスタ転送サイリスタT、設定サイリスタS、発光サイリスタLのゲート端子ゲート端子Gt、Gs、Glはダイオード結合ダイオードD、抵抗接続抵抗Rx、Ry、接続抵抗Rzによって相互に接続されている。よって、ゲート端子の電位が変化すると、他のゲート端子の電位が変化する。ゲート端子の電位が変化することで、サイリスタのしきい電圧が変化する。3時刻c時刻cにおいて、発光チップ群aに送信される点灯信号φIaがH0VからL-3.3Vに移行する。<発光チップCa1>発光サイリスタLのカソード端子が接続された点灯信号線75がHからL-3.3Vになる。発光サイリスタL1のしきい電圧は-3.98V、番号が2以上の発光サイリスタLのしきい電圧は-4.35V以下であるので、いずれの発光サイリスタLもターンオンしない。よって、時刻cの直後においては、転送サイリスタT1がオン状態にある。<発光チップCb1>発光チップCb1が属する発光チップ群bに送信される信号は変化しないので、発光チップCb1は初期状態が維持されている。4時刻d時刻dにおいて、発光チップ群aに送信される許可信号φEaが、H0VからL-3.3Vに移行する。<発光チップCa1>設定許可サイリスタS0のゲート端子Gs0が接続された許可信号線76がHからL-3.3Vに移行する。すると、設定許可サイリスタS0のゲート端子Gs0の電位が-3.3Vになって、設定許可サイリスタS0のしきい電圧が-1.5Vから-4.8Vになる。時刻dの直後において、転送サイリスタT1がオン状態にある。<発光チップCb1>発光チップCb1が属する発光チップ群bに送信される信号は変化しないので、発光チップCb1は初期状態が維持されている。5時刻e時刻eにおいて、発光チップ群aの発光チップCa1と発光チップ群bの発光チップCb1とが属する発光チップ組1に送信される設定信号φW1が、H0VからL-3.3Vに移行する。<発光チップCa1>設定サイリスタSおよび設定許可サイリスタS0のカソード端子が接続された設定信号線74の電位がHからL-3.3Vに移行する。設定許可サイリスタS0は、しきい電圧が-4.8Vであるのでターンオンできない。その一方、しきい電圧が-1.78Vである設定サイリスタS1がターンオンする。なお、しきい電圧が-3.15Vである設定サイリスタS2は、しきい電圧がより高い設定サイリスタS1が先にターンオンして、設定サイリスタS1のカソード端子が接続された設定信号線74をアノード端子の電位から拡散電位Vdを引いた-1.5Vに設定するので、ターンオンできない。設定サイリスタS1がターンオンすると、ゲート端子Gs1が0Vになり、前述したように、発光サイリスタL1のしきい電圧が-1.89Vになる。時刻cにおいて、点灯信号線75がL-3.3Vになっているので、発光サイリスタL1はターンオンして、点灯発光する。よって、時刻eの直後においては、転送サイリスタT1、設定サイリスタS1がオン状態であって、発光サイリスタL1がオン状態で点灯発光している。<発光チップCb1>設定サイリスタSおよび設定許可サイリスタS0のカソード端子が接続された設定信号線74の電位がHからL-3.3Vに移行する。しきい電圧が-1.5Vである設定許可サイリスタS0がターンオンし、設定信号線74の電位を-1.5Vに設定する。なお、設定サイリスタS1はしきい電圧が-3.15Vであるが、しきい電圧が-1.5Vとより高い設定許可サイリスタS0が先にターンオンする。よって、設定サイリスタS1はターンオンできない。このため、発光サイリスタL1は、しきい電圧-4.35Vが維持される。時刻eの直後においては、設定許可サイリスタS0がオン状態にある。6時刻f時刻fにおいて、発光チップ群aの発光チップCa1と発光チップ群bの発光チップCb1とが属する発光チップ組1に送信される設定信号φW1が、L-3.3VからH0Vに移行する。<発光チップCa1>設定サイリスタSおよび設定許可サイリスタS0のカソード端子が接続された設定信号線74の電位がLからH0Vに移行する。設定サイリスタS1のアノード端子とカソード端子がともにH0Vになるので、設定サイリスタS1がターンオフする。しかし、発光サイリスタL1はオン状態を維持し、点灯発光している。発光サイリスタL1がオン状態にあるので、ゲート端子Gl1の電位は0Vになっている。また、ゲート端子Gt1の電位も0Vになっている。これにより、ゲート端子Gs1の電位も0Vであって、設定サイリスタS1のしきい電圧は-1.5Vである。よって、時刻fの直後においては、転送サイリスタT1がオン状態であって、発光サイリスタL1がオン状態で点灯発光している。<発光チップCb1>設定サイリスタSおよび設定許可サイリスタS0のカソード端子が接続された設定信号線74の電位がLからH0Vに移行する。設定許可サイリスタS0のアノード端子とカソード端子がともにH0Vになるので、設定許可サイリスタS0がターンオフする。7時刻g時刻gにおいて、発光チップ群bに送信される第1転送信号φ1bが、H0VからL-3.3Vに移行する。<発光チップCa1>発光チップCa1が属する発光チップ群aに送信される信号には変化がないので、時刻fの直後の状態が維持される。<発光チップCb1>発光チップCb1の動作は、時刻bにおける発光チップCa1の動作と同様である。すなわち、奇数番号の転送サイリスタTのカソード端子が接続された第1転送信号線72の電位がHからL-3.3Vに移行する。そして、転送サイリスタT1がターンオンする。これにより、第1転送信号線72の電位が-1.5Vになる。さらに、転送サイリスタT2のしきい電圧が-3V、設定サイリスタS1のしきい電圧が-1.78Vになる。つまり、発光チップCb1は、発光チップCa1の動作を時間軸上でシフトしたタイミングここでは、位相が180°ずれた関係とする。で動作する。8時刻h時刻hにおいて、発光チップ群aに送信される許可信号φEaが、L-3.3VからH0Vに移行する。<発光チップCa1>設定許可サイリスタS0のゲート端子Gs0が接続された許可信号線76がLからH0Vに移行する。設定許可サイリスタS0のゲート端子Gs0の電位が0Vになって、設定許可サイリスタS0のしきい電圧が-1.5Vに戻る。なお、設定信号線74はH0Vであるので、設定許可サイリスタS0はターンオンしない。ここでも、発光サイリスタL1はオン状態を維持し、点灯発光している。よって、時刻hの直後においては、転送サイリスタT1がオン状態であって、発光サイリスタL1がオン状態で点灯発光している。<発光チップCb1>発光チップCb1が属する発光チップ群bに送信される信号に変化がないので、時刻gの直後の状態が維持される。9時刻i時刻iにおいて、発光チップ群bに送信される点灯信号φIbが、H0VからL-3.3Vに移行する。<発光チップCa1>発光チップCa1が属する発光チップ群aに送信される信号に変化がないので、時刻hの直後の状態が維持される。<発光チップCb1>時刻cにおける発光チップCa1の動作と同様であるので、詳細な説明を省略する。時刻iの直後においては、転送サイリスタT1がオン状態にある。10時刻j時刻jにおいて、発光チップ群bに送信される許可信号φEbが、H0VからL-3.3Vに移行する。<発光チップCa1>発光チップCa1が属する発光チップ群aに送信される信号に変化がないので、時刻hの直後の状態が維持される。<発光チップCb1>時刻dにおける発光チップCa1の動作と同様に、設定許可サイリスタS0のしきい電圧が-4.8Vとなる。時刻jの直後においては、転送サイリスタT1がオン状態にある。11時刻k時刻kにおいて、発光チップ群aの発光チップCa1と発光チップ群bの発光チップCb1とが属する発光チップ組1に送信される設定信号φW1が、H0VからL-3.3Vに移行する。<発光チップCa1>設定サイリスタSおよび設定許可サイリスタS0のカソード端子が接続された設定信号線74の電位がHからL-3.3Vに移行する。このとき、設定許可サイリスタS0のしきい電圧および設定サイリスタS1のしきい電圧がともに-1.5Vである。よって、設定許可サイリスタS0と設定サイリスタS1との両方またはいずれか一方がターンオンする。たとえ、設定サイリスタS1がターンオンしても、発光サイリスタL1はすでにオン状態であるので、状態の変化を生じない。よって、発光サイリスタL1はオン状態を維持し、点灯発光している。時刻kの直後においては、転送サイリスタT1、設定許可サイリスタS0および/または設定サイリスタS1がオン状態であって、発光サイリスタL1がオン状態で点灯発光している。なお、後述するように、発光サイリスタL1がオフ状態のときは、設定サイリスタS1のしきい電圧は-1.78Vであるので、しきい電圧が-1.5Vである設定許可サイリスタS0がターンオンする。<発光チップCb1>時刻eにおける発光チップCa1の動作と同様に、設定サイリスタSおよび設定許可サイリスタS0のカソード端子が接続された設定信号線74の電位がHからL-3.3Vに移行する。設定許可サイリスタS0はしきい電圧が-4.8Vであるのでターンオンしない。その一方、しきい電圧が-1.78Vの設定サイリスタS1がターンオンする。これにより、発光サイリスタL1は、しきい電圧が-1.5Vになり、ターンオンして点灯発光する。時刻kの直後においては、転送サイリスタT1、設定サイリスタS1がオン状態であって、発光サイリスタL1がオン状態で点灯発光している。12時刻l時刻lにおいて、発光チップ群aの発光チップCa1と発光チップ群bの発光チップCb1とが属する発光チップ組1に送信される設定信号φW1が、L-3.3VからH0Vに移行する。<発光チップCa1>設定サイリスタSおよび設定許可サイリスタS0のカソード端子が接続された設定信号線74の電位がLからH0Vに移行する。よって、設定許可サイリスタS0および/または設定サイリスタS1は、アノード端子とカソード端子がともにH0Vになるので、ターンオフする。ここでも、発光サイリスタL1はオン状態を維持し、点灯発光している。時刻lの直後においては、転送サイリスタT1がオン状態であって、発光サイリスタL1がオン状態で点灯発光している。<発光チップCb1>時刻fにおける発光チップCa1の動作と同様に、設定サイリスタS1がターンオフする。しかし、発光サイリスタL1はオン状態を維持して、点灯発光している。時刻fの直後においては、転送サイリスタT1がオン状態であって、発光サイリスタL1がオン状態で点灯発光している。13時刻m時刻mにおいて、発光チップ群aに送信される第2転送信号φ2aが、H0VからL-3.3Vに移行する。<発光チップCa1>偶数番号の転送サイリスタTのカソード端子が接続された第2転送信号線73の電位がHからL-3.3Vに移行する。しきい電圧が-3Vである転送サイリスタT2がターンオンする。しかし、転送サイリスタT4以降の番号の大きい偶数番目の転送サイリスタTは、しきい電圧が-4.8Vであるので、ターンオンしない。転送サイリスタT2がターンオンすると、ゲート端子Gt2はH0Vになる。すると、転送サイリスタT2のゲート端子Gt2に結合ダイオードD2を介して接続されたゲート端子Gt3の電位は-1.5Vになる。これにより、転送サイリスタT3のしきい電圧は-3.0Vになる。そして、第2転送信号線73の電位が-1.5Vになる。一方、転送サイリスタT2がターンオンしてゲート端子Gt2がH0Vになると、前述したように、設定サイリスタS2のしきい電圧が-1.78Vになる。しかし、設定信号線74の電位はHであるので、設定サイリスタS2はターンオンしない。さらに、発光サイリスタL2のしきい電圧が-3.98Vになる。このとき、点灯信号線75の電位は、オン状態の発光サイリスタL1により-1.5Vとなっているので、発光サイリスタL2はターンオンしない。すなわち、時刻mにおいて、転送サイリスタT2がターンオンする。そして、時刻mの直後においては、転送サイリスタT1、転送サイリスタT2がオン状態であって、発光サイリスタL1がオン状態で点灯発光している。<発光チップCb1>発光チップCb1が属する発光チップ群bに送信される信号に変化がないので、時刻lの直後の状態が維持される。14時刻n時刻nにおいて、発光チップ群aに送信される第1転送信号φ1aが、L-3.3VからH0Vに移行する。<発光チップCa1>奇数番号の転送サイリスタTのカソード端子が接続された第1転送信号線72の電位がLからH0Vに移行する。オン状態にあった転送サイリスタT1は、カソード端子およびアノード端子がともにHとなるので、ターンオフする。しかし、発光サイリスタL1がオン状態であるので、ゲート端子Gl1の電位がH0Vとなっている。よって、ゲート端子Gt1の電位はH0Vであって、転送サイリスタT1のしきい電圧は-1.5Vである。同様に、設定サイリスタS1のゲート端子Gs1も0Vであるので、設定サイリスタS1のしきい電圧も-1.5Vである。時刻nの直後においては、転送サイリスタT2がオン状態であって、発光サイリスタL1がオン状態で点灯発光している。<発光チップCb1>発光チップCb1が属する発光チップ群bに送信される信号に変化がないので、時刻lの状態が維持される。15時刻o時刻oにおいて、発光チップ群aに送信される点灯信号φIaが、L-3.3VからH0Vに移行する。また、発光チップ群bに送信される許可信号φEbが、L-3.3VからH0Vに移行する。<発光チップCa1>発光サイリスタLのカソード端子が接続された点灯信号線75がLからH0Vになる。オン状態にあった発光サイリスタL1は、カソード端子およびアノード端子がともにHとなってターンオフし、消灯する非点灯になる。これにより、ゲート端子Gl1、Gs1、Gt1の電位は、接続抵抗Rz、接続抵抗Rx、Ryを介して、電源電位VgaL-3.3Vになる。これにより、転送サイリスタT1のしきい電圧が-4.8Vに、設定サイリスタS1のしきい電圧が-1.78Vに、発光サイリスタL1のしきい電圧が-3.98Vになる。発光チップCa1の発光サイリスタL1は、時刻eの設定信号φW1がHからLに移行するタイミングで点灯発光ターンオンし、時刻oの点灯信号φIaがLからHに移行するタイミングで消灯ターンオフする。時刻eから時刻oまでの期間が、発光チップCa1の発光サイリスタL1の点灯発光期間に対応する。時刻oの直後においては、転送サイリスタT2がオン状態になっている。<発光チップCb1>発光チップ群bに送信される許可信号φEbが、L-3.3VからH0Vに移行することにより、発光チップCa1の時刻hと同様に、許可信号線76の電位がLからHに移行する。これにより、設定サイリスタS1のしきい電圧が-1.5Vになる。時刻oの直後においては、転送サイリスタT1がオン状態であって、発光サイリスタL1がオン状態で点灯発光している。なお、本実施の形態では、時刻oにおいて、発光チップ群aに送信される点灯信号φIaをLからHに移行し、発光チップ群bに送信される許可信号φEbをLからHに移行したが、これらの移行を同時にする必要はなく、どちらが先でもかまわない。16時刻p時刻pにおいて、発光チップ群aに送信される点灯信号φIaがH0VからL-3.3Vに移行する。<発光チップCa1>時刻pからは、発光サイリスタL2の点灯制御の期間Ta2に入る。第1転送信号φ1aおよび第2転送信号φ2aは、期間Ta1およびTa2を周期として変化するため、これらの信号の波形は異なるが、発光チップCa1の動作は、時刻cから時刻pまでの期間Ta1の繰り返しとなる。よって、期間Ta2では、第1転送信号φ1a、第2転送信号φ2aおよびこれらに関連する転送サイリスタTの説明を除き、発光チップCa1の動作の説明を省略する。時刻pの直後においては、転送サイリスタT2がオン状態になっている。<発光チップCb1>発光チップCb1が属する発光チップ群bに送信される信号に変化がないので、時刻oの直後の状態が維持される。時刻qは、後述する第2の実施の形態で使用する。よって、第1の実施の形態の説明では、説明を省略する。17時刻r時刻rにおいて、発光チップ群aに送信される許可信号φEaが、L-3.3VからH0Vに移行する。また、発光チップ群bに送信される点灯信号φIbが、L-3.3VからH0Vに移行する。<発光チップCa1>時刻hと同様であるので説明を省略する。時刻rの直後においては、転送サイリスタT2がオン状態であって、発光サイリスタL2が点灯発光している。<発光チップCb1>時刻oにおける発光チップCa1の動作と同様に、点灯信号φIbが、L-3.3VからH0Vに移行し、発光サイリスタLのカソード端子が接続された点灯信号線75がLからH0Vになる。すると、オン状態にあった発光サイリスタL1は、カソード端子およびアノード端子がともにHとなってターンオフし、消灯する。これにより、転送サイリスタT1のしきい電圧が-4.8Vに、設定サイリスタS1のしきい電圧が-1.78Vに、発光サイリスタL1のしきい電圧が-3.98Vになる。すなわち、発光チップCb1の発光サイリスタL1は、時刻kの設定信号φW1がHからLに移行するタイミングで点灯発光ターンオンし、時刻rの点灯信号φIbがLからHに移行するタイミングで消灯ターンオフする。時刻kから時刻rまでの期間が、発光チップCb1の発光サイリスタL1の点灯発光期間に対応する。時刻rの直後においては、転送サイリスタT2がオン状態になっている。18時刻s時刻sにおいて、発光チップ群bの発光サイリスタL1を制御する期間Tb1が終了する。19時刻t時刻tにおいて、発光チップCa1が属する発光チップ群aへ送信される第1転送信号φ1aがH0VからL-3.3Vに移行する。<発光チップCa1>奇数番号の転送サイリスタTのカソード端子が接続された第1転送信号線72の電位がHからL-3.3Vに移行する。しきい電圧が-3Vであった転送サイリスタT3がターンオンする。すると、ゲート端子Gt3の電位はH0Vに、ゲート端子Gt4の電位は-1.5Vになる。これにより、転送サイリスタT4のしきい電圧は-3Vになる。そして、設定サイリスタS3のしきい電圧が-1.78Vに、発光サイリスタL3のしきい電圧が-3.98Vになる。なお、時刻tの直後においては、転送サイリスタT2、T3がオン状態であって、発光サイリスタL2がオン状態で点灯発光している。<発光チップCb1>発光チップCb1が属する発光チップ群bに送信される信号に変化がないので、状態の変化はない。なお、時刻tの直後においては、転送サイリスタT2がオン状態であって、発光サイリスタL2がオン状態で点灯発光している。20時刻u時刻uにおいて、発光チップCa1が属する発光チップ群aへ送信される第2転送信号φ2aがL-3.3VからH0Vに移行する。<発光チップCa1>偶数番号の転送サイリスタTのカソード端子が接続された第2転送信号線73の電位がLからH0Vに移行する。オン状態にあった転送サイリスタT2は、カソード端子およびアノード端子がともにHとなるので、ターンオフする。時刻uの直後においては、転送サイリスタT3がオン状態であって、発光サイリスタL2がオン状態で点灯発光している。<発光チップCb1>発光チップCb1が属する発光チップ群bに送信される信号に変化がないので、状態の変化はない。なお、時刻uの直後においては、転送サイリスタT2がオン状態であって、発光サイリスタL2がオン状態で点灯発光している。21その他時刻vにおいて、発光チップ群aの発光サイリスタL2を制御する期間Ta2が終了する。時刻wにおいて、発光チップ群bの発光サイリスタL2を制御する期間Tb2が終了する。時刻xにおいて、発光チップ群aの発光サイリスタL3を制御する期間Ta3が終了する。時刻yにおいて、発光チップ群bの発光サイリスタL3を制御する期間Tb3が終了する。そして、時刻zにおいて、発光チップ群aの発光サイリスタL4を制御する期間Ta4が終了する。以下同様に、発光チップCのすべての発光サイリスタLの点灯制御を行う。以上説明した発光チップCの動作をまとめて説明する。はじめに転送サイリスタTの動作を説明する。第1の実施の形態における発光チップCでは、2相の転送信号第1転送信号φ1および第2転送信号φ2により、転送サイリスタTのオン状態を順に移している。すなわち、2相の転送信号の内の一方の転送信号がL-3.3Vになることにより、一方の転送信号がカソード端子に送信された転送サイリスタTがオン状態になり、そのゲート端子Gtが0Vになる。0Vになったゲート端子Gtと順バイアスの結合ダイオードDで接続された隣接する転送サイリスタTのゲート端子Gtの電位が-1.5Vになる。これにより、隣接する転送サイリスタTは、しきい電圧が高くなる-4.5Vから-3V。そして、隣接する転送サイリスタTは、他方の転送信号がL-3.3Vになるタイミングでオン状態になる。つまり、2相の転送信号第1転送信号φ1および第2転送信号φ2を、L-3.3Vの期間が重なる図9における時刻mから時刻nまでの期間ようにして、位相をずらして送信することにより、転送サイリスタTを順にオン状態に設定する。転送サイリスタTがオン状態で、ゲート端子GtがH0Vになると、そのゲート端子Gtに接続抵抗Rxを介して接続された設定サイリスタSのしきい電圧が高く-1.78Vになる。そして、許可信号φE許可信号φEaまたはφEbがLであるときに、設定信号φW設定信号φW1~φW20がHからLに移行すると、設定信号線74の電位がL-3.3Vになって、しきい電圧が高く-1.78Vになっていた設定サイリスタSがターンオンする。設定サイリスタSがオン状態になると、設定サイリスタSのゲート端子Gsが0Vになり、このゲート端子Gsに接続抵抗Ryを介して接続されたゲート端子Glの電位も0Vになって、発光サイリスタLのしきい電圧が-1.5Vになる。設定信号φWφW1~φW20をL-3.3Vにする時刻の前に、点灯信号φIφIaまたはφIbをL-3.3Vに設定しておくと、設定信号φWφW1~φW20がHからLになるタイミング時刻において、発光サイリスタLがターンオンして、点灯発光する。以上のことから、発光サイリスタLが点灯発光している点灯期間は、設定信号φW設定信号φW1~φW20がHからLになるタイミング時刻から、点灯信号φIφIaまたはφIbがLからHになる時刻例えば、図9における時刻eから時刻oまでとなる。一方、設定信号φW設定信号φW1~φW20をHからLに移行するときに、許可信号φE許可信号φEaまたはφEbがHであると、設定許可サイリスタS0がオン状態になって、設定信号線74を-1.5V-Vdに設定するので、設定サイリスタSはターンオンせず、発光サイリスタLもターンオンしない。なお、前述したように、発光サイリスタLがすでにオン状態になっていると、設定サイリスタSもオン状態になりうる。しかし、発光サイリスタLはすでにオン状態になっているので、設定サイリスタSがオン状態になっても、状態の変化を生じない。このように、許可信号φEがLである発光チップCでは、設定許可サイリスタS0がオフ状態となって、設定信号φWのHからLへ移行により、発光サイリスタLが点灯発光する。一方、許可信号φEがHであると、設定許可サイリスタS0がオン状態となって、設定信号φWがHからLへ移行により、発光サイリスタLがターンオンして、点灯発光することを阻止する。なお、前述したように、発光サイリスタLがオン状態のときは、そのまま維持される。すなわち、許可信号φE許可信号φEaおよびφEbは、設定許可サイリスタS0のしきい電圧を制御して、発光サイリスタLのターンオンを許可または不可に設定する。本実施の形態では、発光チップ群aと発光チップ群bとに属する発光チップCから構成される発光チップ組に対して、それぞれの発光チップCを共に点灯発光するときは、共通に送信する設定信号φWφW1~φW20にLになる期間を2つ設けている図9の時刻eから時刻fまでの期間および時刻kから時刻lまでの期間。すなわち、前のLの期間は発光チップ群aの発光チップCに対して、後のLの期間は発光チップ群bの発光チップCに対して、点灯の開始を設定する。そして、本実施の形態では、発光チップ群aと発光チップ群bとで、それぞれに送信する転送信号第1転送信号φ1a、φ1bまたは第2転送信号φ2a、φ2b、許可信号φE許可信号φEaまたはφEbおよび点灯信号φI点灯信号φIaまたはφIbの位相を180°ずらしている。これにより、設定信号φW設定信号φW1~φW20の2つのLの期間を設定するための幅マージンを最大にしている。すなわち、位相を180°ずらしているので、設定信号φWに設ける2つのLの時刻は、期間Tの前半の1/2の期間と後半の1/2の期間とに設ければよい。そして、許可信号φE許可信号φEaまたはφEbがLの期間に、設定信号φWφW1~φW20をHからLとすることにより、発光サイリスタLを点灯させている。すなわち、発光チップ群aの発光チップCの発光サイリスタLを点灯させるときは、発光チップ群aに送信する許可信号φEaのLの期間に、設定信号φWφW1~φW20をHからLに移行すればよい。このとき、発光チップ群bの発光チップCの発光サイリスタLを点灯させないときは、発光チップ群bに送信する許可信号φEbをHにして、設定許可サイリスタS0をターンオンさせればよい。このようにすることで、意図しない発光サイリスタLが点灯することを抑制している。次に、発光チップ組2に属する発光チップCa2およびCb2において、発光サイリスタLのいくつかを点灯させない場合を説明する。前述したように、発光チップ組2では、発光チップCa2の発光サイリスタL2、L3、L4を点灯させるとし、発光チップCb2の発光サイリスタL1、L3、L4を点灯させるとした。発光チップCa2の発光サイリスタL1および発光チップCb2の発光サイリスタL2は非点灯のままとした。発光チップCa2の発光サイリスタL1を非点灯のままとする点灯させないときは、発光チップ組1の発光サイリスタL1を点灯させるために設定信号φW1をLにする時刻eから時刻fまでの期間において、設定信号φW2をHのままに維持すればよい。これにより、時刻eにおいて、発光チップCa2の設定信号線74がH0Vのまま維持されるで、しきい電圧が-1.78Vである設定サイリスタS1はターンオンできない。これにより、発光サイリスタL1のしきい電圧が-3.98Vが維持され、発光サイリスタL1もターンオンできず、点灯発光しない。発光チップCb2の発光サイリスタL2においても同様である。なお、発光サイリスタLの光量は、製造条件のばらつきなどにより、発光チップC間、発光サイリスタL間で異なることがある。このため、発光サイリスタLの光量を補正光量補正することが行われる。光量補正の方法には、発光サイリスタLに流す電流を調整して行う方法と、発光サイリスタLの点灯期間を調整して行う方法とがある。前述したように、発光サイリスタLの点灯期間は、設定信号φWがHからLに移行して発光サイリスタLをターンオンする時刻から、点灯信号φIがLからHに移行して発光サイリスタLをターンオフ消灯する時刻までである。よって、設定信号φWがHからLに移行する時刻例えば、図9の時刻eを調整することで、発光サイリスタLの光量が補正される。発光サイリスタLに対応する光量補正のためのデータ光量補正データを書き込んだROMなどの不揮発メモリを、回路基板62に搭載し、このROMから読み出して、設定信号φWがHからLに移行する時刻を調整すればよい。本実施の形態を用いない場合の発光チップC次に、第1の実施の形態を用いない場合について説明する。ここで説明する第1の実施の形態を用いない場合は、発光チップCの構成が第1の実施の形態と異なっている。他の構成は、第1の実施の形態と同様であるので、よって、第1の実施の形態と異なる部分を説明し、同様な部分の説明を省略する。図10は、第1の実施の形態を用いない場合の、自己走査型発光素子アレイSLEDである発光チップCの回路構成を説明するための等価回路図である。図10に示す第1の実施の形態を用いない場合は、図6の第1の実施の形態の場合と、転送サイリスタTのゲート端子Gt、設定サイリスタSのゲート端子Gs、発光サイリスタLのゲート端子Glの間の接続の仕方が異なっている。すなわち、転送サイリスタT、設定サイリスタS、発光サイリスタLの結合のさせ方が異なっている。ここでも、発光チップCa1を例に、発光チップCを説明する。そこで、図10において、発光チップCを発光チップCa1Cと表記する。他の発光チップCa2~Ca20および発光チップCb1~Cb20の構成は、発光チップCa1と同じである。図10に示す第1の実施の形態を用いない場合の発光チップCa1Cは、図6に示した第1の実施の形態における接続抵抗Rx、Ryおよび接続抵抗Rzの代わりに、接続ダイオードDy1、Dy2、Dy3、...、接続ダイオードDz1、Dz2、Dz3、...、電源線抵抗Rgx1、Rgx2、Rgx3、...、電源線抵抗Rgy1、Rgy2、Rgy3、...、電源線抵抗Rgz1、Rgz2、Rgz3、...を備えている。発光サイリスタLなどと同様に、接続ダイオードDy1、Dy2、Dy3、...、接続ダイオードDz1、Dz2、Dz3、...、電源線抵抗Rgx1、Rgx2、Rgx3、...、電源線抵抗Rgy1、Rgy2、Rgy3、...、電源線抵抗Rgz1、Rgz2、Rgz3、...のそれぞれを区別しないときは、接続ダイオードDy、接続ダイオードDz、電源線抵抗Rgx、電源線抵抗Rgy、電源線抵抗Rgzと表記する。では次に、発光チップCa1Cにおける各素子の電気的な接続について説明する。転送サイリスタTのゲート端子Gt1、Gt2、Gt3、...は、同じ番号の設定サイリスタS1、S2、S3、...のゲート端子Gs1、Gs2、Gs3、...に、1対1で、それぞれ接続ダイオードDy1、Dy2、Dy3、...を介して接続されている。接続ダイオードDy1、Dy2、Dy3、...のアノード端子は、転送サイリスタT1、T2、T3、...のゲート端子Gt1、Gt2、Gt3、...に接続され、接続ダイオードDy1、Dy2、Dy3、...のカソード端子は、設定サイリスタS1、S2、S3、...のゲート端子Gs1、Gs2、Gs3、...に接続されている。一方、設定サイリスタS1、S2、S3、...のゲート端子Gs1、Gs2、Gs3、...は、同じ番号の発光サイリスタL1、L2、L3、...のゲート端子Gl1、Gl2、Gl3、...に、1対1で、それぞれ接続ダイオードDz1、Dz2、Dz3、...を介して接続されている。接続ダイオードDz1、Dz2、Dz3、...のアノード端子は、設定サイリスタS1、S2、S3、...のゲート端子Gs1、Gs2、Gs3、...に接続され、接続ダイオードDz1、Dz2、Dz3、...のカソード端子は、発光サイリスタL1、L2、L3、...のゲート端子Gl1、Gl2、Gl3、...に接続されている。すなわち、接続ダイオードDyは、転送サイリスタTのゲート端子Gtから、設定サイリスタSのゲート端子Gsに電流が流れる方向で接続されている。同様に、接続ダイオードDzは、設定サイリスタSのゲート端子Gsから、発光サイリスタLのゲート端子Glに電流が流れる方向で接続されている。転送サイリスタTのゲート端子Gtは、転送サイリスタTのそれぞれに対応して設けられた電源線抵抗Rgxを介して電源線71に接続されている。設定サイリスタSのゲート端子Gsは、設定サイリスタSのそれぞれに対応して設けられた電源線抵抗Rgyを介して電源線71に接続されている。発光サイリスタLのゲート端子Glは、発光サイリスタLのそれぞれに対応して設けられた電源線抵抗Rgzを介して電源線71に接続されている。第1の実施の形態を用いない場合の発光チップCでは、転送サイリスタT、設定サイリスタS、発光サイリスタLがダイオードで結合されている。よって、第1の実施の形態を用いない場合の発光チップCをダイオード結合型と表記する。一方、第1の実施の形態の発光チップCでは、転送サイリスタT、設定サイリスタS、発光サイリスタLが抵抗で結合されている。よって、第1の実施の形態の発光チップCを抵抗結合型と表記する。さて、第1の実施の形態を用いない場合のダイオード結合型の発光チップCの動作について説明する。ダイオード結合型の発光チップCを用いた場合も、発光装置65および発光チップCは、図9のタイミングチャートにしたがって動作する。しかし、設定サイリスタSおよび発光サイリスタLのそれぞれのしきい電圧、動作速度が異なる。まず、発光チップCの設定サイリスタSおよび発光サイリスタLのしきい電圧について説明する。ダイオード結合型の発光チップCにおいて、番号がnの転送サイリスタTnがオン状態であるとする。すると、ゲート端子Gtnの電位が0Vになる。設定サイリスタSnのゲート端子Gsnは接続ダイオードDynで接続されている。よって、ゲート端子Gsnの電位がpn接合の拡散電位Vd-1.5Vにより-1.5V-Vdになり、設定サイリスタSnのしきい電圧が-3.0V-2Vdとなる。設定サイリスタSnがオフ状態のとき、発光サイリスタLnのゲート端子Glnは、設定サイリスタSnのゲート端子Gsnと、接続ダイオードDznを介して接続されている。よって、ゲート端子Glnの電位が-3V-2Vdとなり、発光サイリスタLnのしきい電圧が-4.5V-3Vdとなる。設定サイリスタSnのしきい電圧と発光サイリスタLnのしきい電圧との差絶対値はVdである。発光装置65を単一の電位を供給する電源単一電源で駆動するには、単一電源の供給する電位は、設定サイリスタSnをオン状態にし、発光サイリスタLnをオフ状態に維持する範囲に設定される。すなわち、ダイオード結合型の発光チップCでは、単一電源の電位は-3V-2Vd~-4.5V-3Vdの範囲に設定されることになる。この範囲の幅絶対値は、pn接合の拡散電位Vdである。一方、発光装置65は-3V2Vdより高い電位絶対値が小さい負の電位では駆動できない。そして、拡散電位Vdは用いる半導体により決まるため、任意に設定することができない。これに対して、第1の実施の形態の抵抗結合型の発光チップCでは、前述したように、設定サイリスタSnのしきい電圧はVβ-Vdであり、設定サイリスタSnがオフ状態のときの発光サイリスタLnのしきい電圧はVδ-Vdである。これらのしきい電圧の差絶対値は、RuRvのRxRuRvRzに対する割合を大きくすることで大きくできる。一例として、前述したと同様に、Rx=2kΩ、Ru=8kΩ、Rv=8kΩ、Rz=6kΩとし、電源電位Vgaを-3.3Vとすると、設定サイリスタSnのしきい電圧は-1.78V、発光サイリスタLのしきい電圧は-3.98Vとなる。これらの差絶対値は2.2Vとなり、拡散電位Vdに制約されない。そして、この抵抗結合型の発光チップCでのしきい電圧の差2.2Vは、ダイオード結合型の発光チップCにおけるしきい電圧の差拡散電位Vd1.5Vに比べ大きい。よって、第1の実施の形態における抵抗結合型の発光チップCは動作マージンが広い。次に、発光チップCの設定サイリスタSおよび発光サイリスタLの動作速度について説明する。なお、これまでと同様に、電源電位Vga、点灯信号φIおよび設定信号φWのLを-3.3Vとする。ダイオード結合型の発光チップCにおいて、φW端子の寄生容量を10pF、電流制限抵抗RWを1kΩとする。すると、設定信号φWをH0VからL-3.3Vに移行させたとき、設定サイリスタSのゲート端子Gsnの電位がしきい電圧の-3Vになるまでの時間は約24nsとなる。さて、設定サイリスタSnがターンオンしても、発光サイリスタLnのゲート端子Glnの電位をVgaVdである-1.8Vにしなければ、発光サイリスタLnのしきい電圧が点灯信号φIのL-3.3Vにならず、発光サイリスタLnはターンオンしない。ここで、接続ダイオードDznの内部抵抗およびゲート端子Glnの寄生抵抗主にp型オーミック電極のコンタクト抵抗を合わせて2kΩ、発光サイリスタLnの寄生容量を3pFとすると、設定サイリスタSnがターンオンしてから、発光サイリスタLnのゲート端子Glnの電位が-1.8Vになるまでの時間は約10nsとなる。よって、設定信号φWがH0VからL-3.3Vに移行してから、発光サイリスタLnが点灯するまでの点灯遅れ時間は、上記の2つの時間を加えた時間である約34nsとなる。特に、ダイオード結合型の発光チップCを、単一電源の電位の上限-3.0Vに近い-3.3Vで駆動しているため、点灯遅れ時間が大きくなっている。なお、単一電源の電位が±0.1V変動すると、点灯遅れ時間が±5ns変動する。これに対し、第1の実施の形態における抵抗結合型の発光チップCでは、設定信号φWをH0VからL-3.3Vに移行させてから、設定サイリスタSnのゲート端子Gsnがしきい電圧の-1.78Vになるまでの時間は約7.8nsとなる。これは、ダイオード結合型の発光チップCの場合の1/3である。φW端子の寄生容量は10pF、電流制限抵抗RWは1kΩであって、ダイオード結合型の発光チップCと同じである。また、設定サイリスタSnがターンオンすると、前述したように、抵抗Rv8kΩは、伝導率の変化伝導率変調により、抵抗値が1/10の抵抗Rv ́0.8kΩになるとする。すると、ゲート端子Glnの電位は、-0.39Vになる。寄生容量を3pFの発光サイリスタLnのゲート端子Glnを0.8kΩで充電すると、設定サイリスタSnがターンオンしてから発光サイリスタLnのゲート端子Glnの電位が-1.8Vになるまでの時間は約1nsとなる。よって、設定信号φWがH0VからL-3.3Vに移行してから、発光サイリスタLnが点灯するまでの点灯遅れ時間は、上記の2つの時間を加えた時間である約8.8nsとなる。これは、ダイオード結合型の発光チップCの場合約34nsの1/3以下である。また、単一電源の電位が±0.1V変動しても、点灯遅れ時間は±0.2nsの変動で済む。これは、ダイオード結合型の発光チップCの場合±5nsの1/25である。以上説明したように、第1の実施の形態の抵抗結合型の発光チップCは、ダイオード結合型の発光チップCに比べ、設定サイリスタSおよび発光サイリスタLのしきい電圧の絶対値が小さくなるので、設定信号φWがH0VからL-3.3Vに移行してから、発光サイリスタLnが点灯するまでの点灯遅れ時間が短く、ダイオード結合型の発光チップCに比べて高速に動作する。よって、抵抗結合型の発光チップCを用いることにより、ダイオード結合型の発光チップCを用いた場合に比べ、プリントヘッド14による感光体ドラム12への書込時間が短くなる。そして、抵抗結合型の発光チップCを用いることにより、ダイオード結合型の発光チップCを用いた場合に比べ、画像形成装置1の画像形成が高速化される。[第2の実施の形態]第2の実施の形態では、第1の実施の形態と発光チップCの構成が異なっている。他の構成は、第1の実施の形態と同様である。よって、第1の実施の形態と異なる部分を説明し、同様な部分の説明を省略する。図11は、第2の実施の形態における自己走査型発光素子アレイSLEDチップである発光チップCの回路構成を説明するための等価回路図である。ここでも、発光チップCa1を例に、発光チップCを説明する。そこで、図11において、発光チップCを発光チップCa1Cと表記する。他の発光チップCa2~Ca20および発光チップCb1~Cb20の構成は、発光チップCa1と同じである。第2の実施の形態における発光チップCa1Cは、図6に示した第1の実施の形態の発光チップCa1Cに加えて、第4の接続抵抗の一例である接続抵抗Rb1、Rb2、Rb3、...を備えている。そして、接続抵抗Rb1、Rb2、Rb3、...は、ゲート端子Gs1、Gs2、Gs3、...と電源線71との間にそれぞれ設けられている。ここでも、接続抵抗Rb1、Rb2、Rb3、...をそれぞれ区別しないときは、接続抵抗Rbと表記する。図12は、第2の実施の形態の発光チップCにおける第1アイランド141を拡大して示した平面図である。第1アイランド141および第1アイランド141と並列するアイランド発光サイリスタLが設けられるアイランドを除いて、他の構成は、図7に示した第1の実施の形態の発光チップCと同じである。よって、これらについては説明を省略する。なお、図12では、図7と同様に、n番目の発光サイリスタLnが形成されているとした。接続抵抗Rbは、図7に示した第1の実施の形態の発光チップCにおける第1アイランド141において、平面形状がU字状の枝分かれした一方の部分と他方の部分とをつなぐように設けられている。そして、接続抵抗Rbは、p型オーミック電極133と設定サイリスタSnの間のp型の第3半導体層83を抵抗としている。接続抵抗Rbの部分は、n型の第4半導体層84が除去され、p型の第3半導体層83が露出している。接続抵抗Rbの一方の端子はp型オーミック電極133であるが、他方の端子は外部に取り出されていない。抵抗を構成するp型の第3半導体層83が、設定サイリスタSnのゲート層p型の第3半導体層83とつながっている。次に、発光チップCの動作を、接続抵抗Rbを設けた理由とともに説明する。第1の実施の形態では、図9のタイミングチャートの時刻hにおいて、発光チップ群aに送信される許可信号φEaがLからHに移行する。すると、発光チップ群aにおける発光チップCa1の設定許可サイリスタS0のゲート端子Gs0が0Vになり、設定許可サイリスタS0のしきい電圧が-1.5Vに戻る。このとき、発光チップCa1の発光サイリスタL1はオン状態で点灯発光しているので、ゲート端子Gl1の電位が0Vとなっている。また、ゲート端子Gt1の電位も0Vである。よって、設定サイリスタS1のゲート端子Gs1の電位も0Vで、設定サイリスタS1のしきい電圧が-1.5Vとなっている。この後、時刻kにおいて、発光チップ群bの発光チップCb1の発光サイリスタL1をターンオンさせるため、設定信号φW1をHからL-3.3Vにする。このとき、発光チップCa1では、しきい電圧が-1.5Vである設定許可サイリスタS0がターンオンして、いずれの設定サイリスタSもターンオンさせないようにすることが好ましい。しかし、発光チップCa1では、設定サイリスタS1もしきい電圧が-1.5Vである。よって、設定信号φW1がHからL-3.3Vに移行したとき、設定許可サイリスタS0とともに、または設定許可サイリスタS0の代わりに設定サイリスタS1がターンオンすることがありえる。なお、設定サイリスタS1がターンオンしても、発光サイリスタL1はすでにオン状態であるので状態は変化しない。そして、時刻lにおいて、設定信号φW1がLからHに移行したとき、オン状の設定サイリスタS1設定許可サイリスタS0がターンオフする。ここで、設定信号φW1が、図9に破線で示すように、L-3.3VからHになるタイミングが、時刻lでなく、期間Ta2における時刻qまで続く場合を考える。そして、時刻kにおいて、設定サイリスタS1がターンオンしたとする。時刻qは、点灯信号φIaが、時刻oでLからHに移行したのち、時刻pで再びLに移行した後である。そして、期間Ta2において、設定信号φW1が最初にHからLに移行する時刻符号なしの前である。なお、時刻qは、期間Ta2において、許可信号φEaがHからLに移行する前でも後でもよい。すると、時刻kでターンオンした設定サイリスタS1は、時刻qまでオン状態を維持する。時刻oにおいて、点灯信号φIaがLからHになるので、発光サイリスタL1はターンオフして、消灯する。しかし、設定サイリスタS1がオン状態であるので、発光サイリスタL1のしきい電圧は-1.89Vになる。よって、時刻pにおいて、点灯信号φIaが再びHからLになると、発光サイリスタL1が再びターンオンして、点灯発光する。この時刻pにおける発光サイリスタL1の点灯発光は、誤発光であって好ましくない。なお、時刻qにおいて、許可信号φEaがHであってもLであっても、設定許可サイリスタS0のしきい電圧が異なるだけであって、設定サイリスタS1はオン状態を維持している。上記の誤発光を抑制するには、第1の実施の形態で説明したように、設定信号φW1がLからHになるタイミング図9では時刻lを、点灯信号φIaが再びHからLに移行する時刻pより前に設定すればよい。一方、時刻kにおいて、設定サイリスタS1がターンオンしないようにしてもよい。この場合、設定信号φW1がLからHになるタイミングを、点灯信号φIaが再びHからLに移行する時刻pより後図9では時刻qに設定しても、発光サイリスタL1が誤点灯することが抑制される。これには、設定許可サイリスタS0のしきい電圧より、設定サイリスタS1のしきい電圧を低く絶対値が大きい負の値すればよい。第2の実施の形態の発光チップCは、接続抵抗Rbを設けることで、設定許可サイリスタS0のしきい電圧より、設定サイリスタS1のしきい電圧を低く絶対値が大きい負の値している。なお、上述する誤発光は、設定信号φW1がLからHになる時刻kにおいて、発光サイリスタL1がオン状態にあるときに発生する。発光サイリスタL1がオフ状態にあれば発生しない。すなわち、発光サイリスタL1がオフ状態にあると、設定サイリスタS1のしきい電圧が-1.78Vと、設定許可サイリスタS0のしきい電圧の-1.5Vより低くなる。よって、設定サイリスタS1より設定許可サイリスタS0が先にターンオンし、設定信号線74を-1.5Vに設定する。これにより、設定サイリスタS1はターンオンしない。ここで、設定サイリスタSのしきい電圧を具体的に説明する。番号がnの転送サイリスタTnおよび発光サイリスタLnがともにオン状態にあるとする。そして、第1の実施の形態と同様に、Rx=2kΩ、Ru=8kΩ、Rv=8kΩ、Rz=6kΩとし、Vga=-3.3Vとする。さらに、Rb=2kΩとする。転送サイリスタTnはオン状態にあるので、ゲート端子Gtnの電位VGtnは0Vである。また、発光サイリスタLnもオン状態にあるので、ゲート端子Glnの電位Glnも0Vである。すると、端部βの電位は-0.66Vとなる。設定サイリスタSnでは、端部βの電位がもっとも高い絶対値が小さい負の値ので、設定サイリスタSnのしきい電圧は-2.16Vとなる。このしきい電圧は、設定許可サイリスタS0のしきい電圧-1.5Vより低い。よって、設定信号φWがLからHに移行したとき、設定サイリスタSnよりしきい電圧が高い設定許可サイリスタS0が先にターンオンし、設定信号線74を-1.5Vに設定する。これにより、設定サイリスタSnがターンオンすることが抑制される。第1の実施の形態および第2の実施の形態において、接続抵抗Rx、接続抵抗Ry抵抗Ru、Rv、Rv ́、接続抵抗Rz、接続抵抗Rb第2の実施の形態のみの抵抗値を設定して説明したが、これらの抵抗値は例であって、他の抵抗値を用いてもよい。第1の実施の形態および第2の実施の形態において、発光チップCは設定許可サイリスタS0を備えているとしたが、備えなくともよい。また、第1の実施の形態および第2の実施の形態において、転送サイリスタTを第1転送信号φ1と第2転送信号φ2の2相で駆動したが、転送サイリスタTを3個置きに3相の転送信号を送信して駆動してもよい。同様にして、4相以上の転送信号を送信しても駆動してもよい。そして、第1の実施の形態および第2の実施の形態において、電気的手段として結合ダイオードDを用いたが、電気的手段は、一方の端子の電位の変化が他方の端子の電位の変化を生じるものであればよく、抵抗などであってもよい。そしてまた、第1の実施の形態および第2の実施の形態において、発光チップCには自己走査型発光素子アレイSLEDが1個搭載されているとしたが、2個以上であってもよい。さらに、第1の実施の形態および第2の実施の形態において、発光チップ群を2個としたが、3個以上であってもよい。さらにまた、発光チップ群を構成する発光チップCの数および発光チップ組を構成する発光チップCの数を同じとしたが、異なっていてもよい。また、発光チップ組を構成する発光チップCは、それぞれが異なる発光チップ群に属しているとしたが、同じ発光チップ群に属する発光チップCを含んでいてもよい。第1の実施の形態および第2の実施の形態において、サイリスタ転送サイリスタT、設定サイリスタS、設定許可サイリスタS0、発光サイリスタLは、アノード端子を共通にしたアノードコモンとして説明した。カソード端子を共通にしたカソードコモンも、回路の極性を変更することによって用いうる。