回路設計データから作成されたフォトマスクを用いて露光プロセスにより当該回路設計データに基づいたパターンを半導体基板上に形成する半導体装置の製造プロセス最適化手法であって、前記フォトマスクを用いて第1の露光条件で第1の露光装置にて半導体基板上に形成されるパターンと、前記フォトマスクを用いて第2の露光条件で第2の露光装置にて半導体基板上に形成されるパターンとの、予め定めた複数の箇所における差分の分布に基づく統計量を算出する際に、前記回路設計データより抽出した電気的特性情報に基づいて前記差分に重み付けをした上で前記統計量を算出する工程と、前記第2の露光条件を変化させて前記算出する工程を繰り返し、変化させた前記第2の露光条件の中で前記合計が最小或いは所定の基準値以下となる露光条件を前記第2の露光装置の最適露光条件として選定する工程とを含むことを特徴とする半導体装置の製造プロセス最適化手法。与えられた回路設計データに基づいて半導体基板上に形成される回路パターンのプロセスマージンが大きくなるように、露光装置の照明条件と前記回路設計データから作成されたフォトマスクの形状とを共に最適化するに際し、前記回路設計データより抽出された電気的特性情報に基づき所定の電気的特性を維持するための変動マージンがより小さい前記回路パターンは、プロセスマージンがより大きくなるように前記照明条件と前記フォトマスクの形状を選択することを特徴とする半導体装置の製造プロセス最適化手法。前記最適化を、複数の半導体基板にそれぞれ形成する複数の前記回路設計データごとに実行することを特徴とする請求項2に記載の半導体装置の製造プロセス最適化手法。回路設計データから作成されたフォトマスクを用いて半導体基板上の複数の部分領域毎に独立して露光量を調整可能な露光装置により前記基板上に形成される回路パターンの寸法バラつきを小さくするように前記露光量を調整する際に、前記回路設計データより抽出された電気的特性情報に基づき所定の電気的特性を維持するための変動マージンが所定の値より小さい前記回路パターンを含む前記部分領域に対しては、より寸法バラつきを小さくするように前記露光量を調整することを特徴とする半導体装置の製造プロセス最適化手法。変動マージンが所定の値より小さい前記回路パターンを含む前記部分領域をさらに分割して、新たに分割された領域毎に前記露光量を調整することを特徴とする請求項4に記載の半導体装置の製造プロセス最適化手法。請求項1乃至5に記載の半導体装置の製造プロセス最適化手法を用いて得られたプロセス条件の下で半導体装置を製造することを特徴とする半導体装置の製造方法。従来、例えばデザインルール内から200通りのパターンピッチを選択し、基準となる装置条件から得た寸法データと、評価対象の装置条件における寸法データの最小二乗法による差分が最小となるように照明条件を探索する方法がある。しかし、このような方法では、タイミングマージンの少ないパスクリティカルパスなど、電気的特性上のマージンが少ないパターンとマージンに余裕があるパターンを同等に扱うため、電気的特性歩留まりを考慮した装置設定が出来ず、結果として電気的特性歩留りを効果的に向上することが出来ないという問題がある。半導体設計ルールの微細化に伴い、製造プロセスの困難度が増大し、製造バラツキが増大する。製造ばらつき分を見込んで設計をするものの、設計マージンの少ない回路、即ち、バラつきに弱い電気的危険箇所は増加してきている。従って、電気的な重要性設計インテントを考慮したプロセス管理を行うことが、所望の回路動作性能を達成するために必要となってくる。本発明の一つの実施形態は、電気的に重要な箇所の寸法精度が向上し、性能歩留まり向上、チップコスト低減の効果が得られる半導体装置の製造プロセス最適化手法を提供することを目的とする。本発明の一つの実施形態の半導体装置の製造プロセス最適化手法は、回路設計データから作成されたフォトマスクを用いて露光プロセスにより当該回路設計データに基づいたパターンを半導体基板上に形成する。半導体装置の製造プロセス最適化手法は、前記フォトマスクを用いて第1の露光条件で第1の露光装置にて半導体基板上に形成されるパターンと、前記フォトマスクを用いて第2の露光条件で第2の露光装置にて半導体基板上に形成されるパターンとの、予め定めた複数の箇所における差分の分布に基づく統計量を算出する際に、前記回路設計データより抽出した電気的特性情報に基づいて前記差分に重み付けをした上で前記統計量を算出する工程と、前記第2の露光条件を変化させて前記算出する工程を繰り返し、変化させた前記第2の露光条件の中で前記合計が最小或いは所定の基準値以下となる露光条件を前記第2の露光装置の最適露光条件として選定する工程とを含む。以下に添付図面を参照して、実施形態にかかる半導体装置の製造プロセス最適化手法及び半導体装置の製造方法を詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。第1の実施形態第1の実施の形態にかかる半導体装置の製造プロセス最適化手法はプロセス条件の最適化に関し、例えば同一の製品に対する同一のフォトマスクを異なる露光装置で用いて同一の製品を製造する場合に適用可能である。本実施の形態にかかる半導体装置の製造プロセス最適化手法ついて説明する前に、比較例となる半導体装置の製造プロセス最適化手法について説明する。図1は、比較例としての露光装置横展開時の露光パラメータ微調整による照明条件最適化フローの例を示す図である。まず、レイアウトの中でパターンの形状にのみ着目した場合において、リソグラフィプロセスにおいてプロセス変動に対する寸法変動が大きく、プロセスマージンの少ない歩留り危険パターン、例えばL字形状や突き当て形状等のパターンを多数含んだマスクである横展開判定マスク10に対して、測定パターンの測定箇所の選定ステップS10を行う。そして第1の露光装置Aでは、最適化用の上記横展開判定マスク10を用いて、元となる照明条件基本条件によってウエハ1に対して露光を実行しステップS11、ステップS10で選定された測定パターンにおける寸法測定を行うステップS12。寸法測定で測定したパターンの寸法から、ある設計レイアウトに対応するあるマスクパターンから光学シミュレーションを行いウエハ上に形成されるパターンを予測する汎用的なシミュレーションモデルを作成するステップS13。このシミュレーションモデルは使用した露光装置の特性および照明条件が反映したモデルとなっている。実際に照明条件の微調整を行う第2の露光装置Bでは、上記横展開判定マスク10を用いて、元となる照明条件基本条件および照明条件基本条件から露光パラメータを様々に変更した複数条件によってウエハ2に対して露光を実行しステップS14、ステップS12と同様の寸法測定を行いステップS15、シミュレーションモデルを作成するステップS16。ここで露光パラメータとしては、例えば、開口数NA、照明形状、照明系に対するウエハの傾きをはじめとする種々の条件のうち1つ以上を変更するものとする。そして、ウエハ上のパターンの評価対象として予め定めた複数の箇所において、ステップS13で求めたシミュレーションモデルの予測パターンと、露光装置Bの照明条件の変化に応じて変化するステップS16で求めたシミュレーションモデルの変化する予測パターンとの寸法変動の差分の平均二乗偏差RMSRootMeanSquareが最小となる露光装置Bの照明条件、または寸法変動の差分が所定の範囲内に収まる露光装置Bの照明条件を最適条件として算出するステップS17。即ち、開口数NA、照明形状、照明系に対するウエハの傾きをはじめとする種々の条件についての最適条件11を算出するステップS17。ステップS17で決定された最適条件11の下、ウエハ3に対して露光装置Bにおいて再度露光を行いステップS18、ウエハ3の検証を行うステップS19。最適化された照明条件では、リソグラフィー工程におけるパターン寸法が最も目論見通りになるよう調整されており、露光装置間に発生する誤差を緩和している。これにより、露光装置の変更によるパターン形状の寸法変動を抑えることができるので、露光装置A用に作成したフォトマスクを露光装置Bでもそのまま使用できることになる。次に、本実施の形態にかかる半導体装置の製造プロセス最適化手法としての照明条件最適化フローの例を図2に示す。まず、レイアウトの中で形状的な部分にのみ着目して寸法変動がリソグラフィー的に厳しい注意すべき危険パターン、例えばL字形状が向かい合っているパターン等を含んだマスクである横展開判定マスク10に対して、測定パターンの選定ステップS20を行う。そして第1の露光装置Aでは、最適化用の上記横展開判定マスク10を用いて、元となる照明条件基本条件によってウエハ1に対して露光を実行しステップS21、ステップS10で選定された測定パターンにおける寸法測定を行うステップS22。寸法測定で測定したパターンの寸法から、ある設計レイアウトに対応するマスクパターンからウエハ上に形成されるパターンを予測する汎用的なシミュレーションモデルを作成するステップS23。実際に照明条件の微調整を行う第2の露光装置Bでは、上記横展開判定マスク10を用いて、元となる照明条件基本条件および照明条件基本条件から露光パラメータを様々に変更した複数条件によってウエハ2に対して露光を実行しステップS24、ステップS22と同様の寸法測定を行いステップS25、シミュレーションモデルを作成するステップS26。ここで露光パラメータは、例えば、開口数NA、照明形状、照明系に対するウエハの傾きをはじめとする種々の条件のうち1つ以上を変更する。また、第2の露光装置Bで変動させるプロセス条件として、照明形状、照明分布、偏光状態、動的フォーカス設定、マスク種類、露光量、収差、レジスト種、レジスト膜厚、PEB、現像条件のいずれか一つ以上を含むようにしてもかまわない。本実施の形態においては、この後、ウエハ上のパターンの評価対象として予め定めた複数の箇所において、ステップS23で求めたシミュレーションモデルの予測パターンと、露光装置Bの照明条件の変化に応じて変化するステップS26で求めたシミュレーションモデルの変化する予測パターンとの寸法変動の差分のRMSが最小となる露光条件、または寸法変動の差分が所定の範囲内に収まる露光条件を求めるにあたり、製品マスク20の中で電気的特性上クリティカルなパターンクリティカルパス:C.P.に重み付けして計算する。即ち、差分の分布に基づく統計量に重み付けをして計算する。電気的特性上クリティカルなパターンとは、例えば、所望の電気的特性を維持するための半導体基板上に形成されるパターンの変動マージンが所定の基準値よりも小さい回路パターンである。回路設計データより抽出された回路パターンが電気的特性上クリティカルかどうかを判定するための情報としては、セル設計およびチップ設計の段階で、トランジスタ、プリミティブセル、セルの集合であるインスタンス、パス、ネット毎にタイミング検証により得られるタイミング解析情報を用いることができる。さらに詳細な電気的特性としては、IRDropによる電源電圧の低下、遅延時間、クロックスキュー値、シグナルインテグリティ、クロストーク、プロセス変動モデル、ホットエレクトロン効果、エレクトロマイグレーション効果、デバイスの信頼性、リソグラフィー、エッチング、ストレス、チップ内の温度バラつきなどを考慮することができる。具体的には、製品マスク20の中で電気的特性上クリティカルな回路に対応するパターンを抽出して、それと同じあるいはそれに近いパターンを上記予測パターンから探し出し、露光装置Bの照明条件の最適条件の算出の際に、当該箇所の電気的特性上のマージンを考慮して上述した差分の分布に基づく統計量に重み付けを行った上で最適条件の算出を実施するステップS27。即ち、比較例のステップS17においては単純に寸法変動の差分の絶対値の合計を算出していたのに対し、本実施の形態においては電気的特性上クリティカルな回路に対応するパターンにおける寸法変動の差分には重み付けをして絶対値の合計を算出するステップS27。この合計値の値が、第2の露光装置Bについて変化させた露光条件の中で最小、あるいは所定の基準値以下となる露光条件を第2の露光装置Bの最適露光条件として選択する。これにより最適条件の決定時には電気的特性上クリティカルな回路に対応するパターンの寸法変動は極力抑えることが可能となりデバイスの電気的特性が極力変動しない露光装置Bの照明条件を最適条件として選定できるようなる。なお、上記最適化においては、設定された許容寸法変動量情報を対応する回路レイアウトパターン上に関連づけた図形トランジスタおよび配線データを作成し、それを元にプロセス条件探索を実施してもよい。これにより、電気的特性上のマージンが小さいパターンにおいては、他のパターンに比較してパターン重要度を高めるように考慮した条件の算出を実施することが可能となる。具体的には、設計レイアウトが持っているパターンの電気的特性上のマージンに関する情報に注目して、電気的特性上のマージンが小さく細かい調整が必要な部分クリティカルな回路に対応するパターンと、電気的特性上のマージンが大きく多少の寸法変動があってもデバイス特性にあまり影響を与えない部分に分けて、デバイス特性への影響が大きいクリティカルなパターンに注目してデバイスの設計基準を満たすように露光装置Bにおける露光最適条件を調整する。従って、同一のフォトマスクを用いた場合に露光装置Aで作成したデバイスに対して露光装置Bで作成したデバイスのデバイス性能の変動を抑えることが可能となる。このように決定された最適条件21照明条件の下、ウエハ3に対して露光装置Bにおいて再度露光を行いステップS28、ウエハ3の検証を行うステップS29。図3に、本実施の形態にかかるクリティカルパスの変動を最小限に留めたチューニング照明条件最適化の概念図を示す。図3の横軸はパターンのバリエーションで、縦軸は光近接効果変動、即ち露光装置が変わることによる形成されるパターンの寸法変動である。同一製品を同じマスクを用いて異なる露光装置で製造する場合、マスクごとに最適化されたクリティカルパスを重視した本実施の形態による照明条件CP重視Tuningでは、比較手法通常Tuningに比較して電気的特性の危険度をプロセス側で緩和しており、電気的特性の歩留まりがさらに向上する。より、具体的に示せば、例えば図4に示すように、スタンダードセルのトランジスタ上のゲートとして機能する部分の配線幅に着目した場合、クリティカルパス上のゲートに係わる配線幅Aの変動ΔAと、非クリティカルパス上のゲートに係わる配線幅Bの変動ΔBとを考えてみる。比較例の最適化においては、パターン形状のみ重視して最適化していたので、幅Aも幅Bも全て同じものとして、一律に露光時のパラメータを調整する。従って、例えば図4の右の表に示すように、比較例の最適化では、露光装置を変化させたときの変動ΔAおよびΔBが、ΔA=ΔB=3とある程度同じになるような照明条件が設定されていた。これに対して、本実施形態の半導体装置の製造プロセス最適化手法により、例えばクリティカルパス上である配線幅AについてはΔA=2と寸法変動を抑えることが可能となり、回路の電気的特性歩留まりを効果的に向上することが可能となる。この場合回路の電気的特性が保障できるのであれば、例えば非クリティカルパス上である配線幅BについてはΔB=9と寸法変動に対する基準を緩めてもかまわない。第2の実施形態第2の実施の形態にかかる半導体装置の製造プロセス最適化手法はSMOに関し、例えば同じ露光装置で異なる製品に対応する異なるフォトマスクを用いて異なる製品を作る場合に適用可能である。この例では、マスク上のパターンと対応する電気的特性情報を元に、SMOによる光源最適化を行っている。SMOとは、照明形状とマスク上のパターン形状を同時に最適化しウエハ上で所望のパターン形状および寸法を得る手法である。ここでのSMOとしては照明形状の最適化を行う。本実施の形態にかかる半導体装置の製造プロセス最適化手法ついて説明する前に、比較例となる半導体装置の製造プロセス最適化手法について説明する。図5は、比較例となる半導体装置の製造プロセス最適化手法について説明するフロー図である。図5のステップS51において入力されたリソグラフィー設計の段階でデザインルール内のマージンが少ないマスクパターン、例えば、その世代のラインアンドスペースパターンの代表例となるパターンに対して、SMOにより最適化ステップS52された条件である照明形状に対して通常のリソグラフィーシミュレーションを行うステップS53。そして、リソグラフィーシミュレーションにより得られたウエハ上に解像されると予測されるパターンが、所望の形状、寸法、およびマージンを満たすかどうか判定するステップS54。形状、寸法、およびマージンが基準を満たさなかった場合ステップS54:Noは危険パターンプロセスマージンが不足するパターンを代表パターンに追加しステップS55、追加された代表パターンを入力してステップS51、再度照明形状を最適化するステップS52。その後、リソグラフィーシミュレーションを行いステップS53、形状、寸法、およびマージンが基準を満たせば、基本的にデザインルールの世代毎に共通に最適化された一つの照明条件であるSMO基準条件50が得られる。SMO基準条件50が得られたら、フルチップのマスクパターンデータを入力してステップS56、OPCOpticalProximityCorrectionを考慮したマスク形状の最適化ステップS57、リソグラフィーシミュレーションステップS58を実行して、ウエハ上のパターンが、所望の形状、寸法、およびマージンを満たすかどうか判定するステップS59。パターン形状、寸法、およびプロセスマージンが基準を満たさなかった場合ステップS59:Noは、実際に基準を満たさなかった歩留り危険パターンであるホットスポットパターンを代表パターンに追加しステップS60、ステップS51からやり直す。パターン形状、寸法、およびマージンが基準を満たした場合は、マスクデータの完成であるステップS61。本実施の形態にかかる半導体装置の製造プロセス最適化手法においては、図6のフローに示すように、基本的なパターンバリエーションを考慮したベースとなる条件SMO基準条件60を一旦作っておき、さらに製品ごとに異なるクリティカルパスを用いて最適化を実施しSMOオーダーメイドステップS77、製品レイアウトにカスタマイズした条件を準備することを特徴としている。図6のフローの代表パターン入力ステップS71、SMOステップS72、リソグラフィーシミュレーションステップS73、ウエハ上パターンが、所望の形状、寸法、およびマージンを満たすかどうかの判定ステップS74、危険パターンプロセスマージンが不足するパターンの追加ステップS75を経て、SMO基準条件60を得るまでの流れは、図5に示した比較例と同様である。本実施形態の図6のフローでは、SMO基準条件60をもとに、例えば複数のチップA、B、Cのチップ毎に、フルチップのマスクパターンデータを入力するステップS76-1、S76-2、S76-3。この各マスクパターンデータはそれぞれ独自のクリティカルパスを含んでいる。その後、本実施形態においては、各チップ別の回路設計データより抽出された回路パターンの電気的特性情報に基づいて、所望の電気的特性を維持するためのウエハ上のパターンの変動マージンがより小さい回路パターンはプロセスマージンがより大きくなるように、露光装置の照明条件とフォトマスクの形状とを共に最適化するSMOオーダーメイドステップS77-1、S77-2、S77-3。具体的には、クリティカルパスに対して重み付けをして各チップ別のSMOを実行する。例えば、電気的特性を考慮した寸法変動許容度の小さいパスセル図形に含まれるレイアウトを抽出し、これを対象として、当該許容度内に収まるように照明形状の最適化を行う。その後、各チップ別にそれぞれ、OPCOpticalProximityCorrectionを考慮したマスク形状の最適化ステップS78-1、S78-2、S78-3、リソグラフィーシミュレーションステップS79-1、S79-2、S79-3を実行して、ウエハ上のクリティカルパスを含むパターンが、所望の形状、寸法、およびマージンを満たすかどうか判定するステップステップS80-1、S80-2、S80-3。その結果、電気的にクリティカルなパスのマージンがクリティカルパスに対する基準を満たさなかった場合ステップステップS80-1:No、S80-2:No、S80-3:No、該当するクリティカルパターンを代表パターンに追加してステップS81、SMO基準条件60をつくり直す。なお、ステップS80-1、S80-2、S80-3では、形状のみに着目したパターンについても基準を満たすか否かが判定され、満たさない場合はステップステップS80-1:No、S80-2:No、S80-3:No、危険パターンであるホットスポットパターンを代表パターンに追加するステップS81。ステップS80-1、S80-2、S80-3で、クリティカルパスが所望のマージンを満たし、ホットスポットパターンの検出も無い場合はステップステップS80-1:Yes、S80-2:Yes、S80-3:Yes、マスクデータが完成するステップS82-1、S82-2、S82-3。これにより、製品ごとのクリティカルパスに注力した最適化によるオーダーメイドが可能となる。本実施形態の図6に示した半導体装置の製造プロセス最適化手法により、電気的にクリティカルなパターンに着目したプロセス条件を選ぶことが可能となる様子を図7に模式的に示す。クリティカルパスに特化してマージンを向上させる場合のイメージを示す。図7の横軸はパターンのバリエーションで、縦軸はプロセスマージンである。プロセスマージンは露光量およびフォーカス値からなる2次元の値であるが、ここではプロセスウインドウよりマージンが取れるかどうかという観点から1次元に模式化してある。通常の照明条件では、必要プロセスウインドウに対してマージンが取れないパターンが生じても、SMOを実行して得られたデザインルールの世代毎に共通に最適化された一つの照明条件であるSMO基準条件により必要プロセスウインドウ以上のマージンは確保される。本実施形態のクリティカルパスに特化したSMOにより、パターンバリエーション全体のマージンを確保しつつ、クリティカルパスに対して十分大きなマージンを得ることが可能となる。第3の実施形態第3の実施の形態にかかる半導体装置の製造プロセス最適化手法はウエハ上のパターンの寸法バラつきの分布を調整するための露光量の調整、即ち露光機における露光量の調整マップに関する。本実施の形態にかかる半導体装置の製造プロセス最適化手法ついて説明する前に、比較例となる半導体装置の製造プロセス最適化手法について説明する。この例においては、露光量調整マップを作成してウエハ上の寸法バラつきを低減する。設計レイアウトを元にフォトマスクを作成し、フォトマスク上のパターンの寸法バラつきの分布を測定する。次にMEEFMaskErrorEnhancementFactorを実験またはリソグラフィーシミュレーション等を用いて求めて、ウエハ上のパターンの寸法バラつきの分布を測定する。MEEFは、マスクを等倍マスクに換算した場合、マスク上の寸法変動がウエハ上で何倍に増大するかを示す値であり、ウエハ上での寸法変動MEEF×マスクの寸法変動の関係にある。次に、ウエハ上のパターン寸法バラつきが少なくなるように、露光機における露光量の調整マップを作成し、この露光量調整マップに基づいて露光を行う。ウエハ上の寸法バラつきを考慮して露光量の調整マップを作成する例を図8に示す。比較例においてはウエハ上の寸法バラつきを考慮し、調整領域ごとの寸法の太め/細めバラつきを考慮し、調整領域内のより多くのパターンが寸法どおりに仕上がるように、図8の下に示した露光量調整マップに示すように露光量を調整する。即ち、二次元的にメッシュで区分した部分領域毎に調整する。このとき、比較例においてはパターンの寸法については考慮するが、設計における回路的特性、電気的特性を考慮していない。このため、回路的に重要ではないパターンを所望寸法どおりに仕上げる一方、重要なパターンが寸法どおりに仕上がらず、所望の回路特性が達成できないことが懸念される。そこで本実施形態においては、露光量調整マップを作成する際に、回路的特性および電気的特性的にクリティカルな回路上のパターンの位置情報を考慮する。回路的特性および電気的特性的にクリティカルな回路上のパターンとは、回路設計データより抽出された電気的特性情報に基づいて所定の電気的特性を維持するためには、ウエハ上に形成されたパターンの変動マージンが所定の値より小さい回路パターンである。たとえば図9においては、クリティカルな回路上のパターン91~94の位置を鑑みて、クリティカルな回路のパターン寸法が所望どおりに仕上がるように図9の下に示した露光量調整マップにて露光量調整領域内の露光量を調整する。本実施形態の別の例としては、図10の露光量調整マップに示すようにクリティカルな回路上のパターン91~94の位置を鑑みて、クリティカルな回路のパターンを含む領域の露光量調整領域をさらに細分化して細分化した領域毎に設定することにより、クリティカル回路上のパターンが所望の寸法に仕上がるように調整領域内の露光量を調整する。本実施形態のさらに別の例としては、図11の露光量調整マップに示すようにクリティカルな回路上のパターン91~94に関して、近傍の領域における露光量と回路的特性を鑑み、良好な回路的特性が得られる値に露光量を調整する。たとえばEMエレクトロマイグレーション危険箇所に関して、電流密度が局部的に高くならないように太めに仕上がる値に露光量調整領域の値を調整する。以上説明した、本実施形態にかかる露光量調整方法について、図12にフローチャートを示す。まず、与えられた設計データよりレイアウトを作成するステップS91。次にマスクデータを作成しステップS92、マスクデータ上の寸法測長箇所を指定するステップS93。ステップS93で指定した箇所のマスクの寸法を測長しステップS94、マスクの寸法バラつきの分布を得るステップS95。ここで得られたマスクの寸法バラつきの分布から上述したMEEFを用いてウエハ上のパターンの寸法分布を得るステップS96。ウエハ上のパターンの寸法分布から、回路的特性および電気的特性的にクリティカルな回路上のパターンの位置情報を考慮して上述したように露光量マップを作成するステップS97。露光量マップに基づき二次元上で分割された領域毎に露光量を調整して露光するステップS98ことにより、クリティカルな回路上のパターンが所望の電気特性を維持したパターンとしてウエハ上に作成することができる。本実施形態では、パターンと対応する電気的特性情報を元に、露光におけるドーズマッピング手法を用いて露光ドーズ最適化を行っている。露光面におけるスリット方向、スキャン方向におけるドーズバラつきを測定し、場所ごとの最適なドーズをマッピングして露光を行う。比較例においてはマスク、ウエハ上パターンの寸法の分布をもとに露光量の補正値を算出し、露光ドーズを決めていた。回路的重要な箇所、電気特性的にマージンの少ない箇所を考慮することなく、ドーズを決めていたため、電気特性マージンが不足したり、デバイス特性に不良を生じたりする危険があった。本実施形態においては、回路的重要な箇所、電気特性的にマージンの少ない箇所を考慮して露光ドーズをマッピングする。電気特性的マージンの少ない箇所に関して、必要に応じてマージンが増加する方向にドーズを調整する。これにより、電気的に重要な箇所の寸法精度が向上し、性能歩留まり向上、チップコスト低減の効果が見込まれる。なお、上記第1乃至第3の実施形態においては、セル設計、チップ設計において電気的特性上クリティカルなネット、セルインスタンス、トランジスタ、図形を抽出し、プロセス変動を考慮した検証を行ってネット、セルインスタンス、トランジスタ、図形ごとに許容度を割り当てることができる。そして設計データの完成時にはネット、セルインスタンス、トランジスタ、図形とそれらに対応する許容度をレイアウトデータと共にテープアウトする。半導体装置製造における露光装置の照明条件等を決定する際に、タイミングマージンの少ないパスなど電気特性上のマージンが少ない箇所のプロセス許容度を考慮した露光パラメータの微調整を実施する。これにより、電気的特性とパターン毎のプロセス許容度を考慮して、必要な箇所に必要なマージンを持たせることが可能となり、電気的に正しく回路動作する半導体装置を効率的に製造することが可能となる。即ち、電気的特性に関する歩留まりを向上し、より短いTATTurnAroundTimeでより品質の高いレイアウトとデバイス性能を有した半導体回路を製造できることになるので、チップコストの低減が可能となる。本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。