半導体素子が形成された第1の主面と、該第1の主面の反対側の面である第2の主面とを有する半導体基板と、前記半導体基板の前記第2の主面に固着された金属板とを備え、前記第2の主面には、少なくとも1つの凹部が形成されており、前記金属板における前記第2の主面と固着される面には、前記第2の主面に形成された前記凹部と嵌合する凸部が形成されていることを特徴とする半導体装置。前記第2の主面の前記凹部は、前記第1の主面に向かって開口幅が単調に減少する形状を有し、前記金属板の前記凸部は、前記第2の主面の前記凹部の形状と整合するように、前記凸部の頂部に向かってその幅が単調に減少する形状を有していることを特徴とする請求項1に記載の半導体装置。前記第2の主面の前記凹部及び前記金属板の前記凸部は、断面台形状に形成されていることを特徴とする請求項1又は2に記載の半導体装置。前記第2の主面の前記凹部及び前記金属板の前記凸部は、断面のこぎり刃状に形成されていることを特徴とする請求項1又は2に記載の半導体装置。前記第2の主面に形成された凹部は、前記第1の主面に向かって開口幅が一定となる形状を有し、前記金属板の前記凸部は、前記第2の主面の前記凹部の形状と整合するように、前記凸部の頂部に向かってその幅が一定となる形状を有していることを特徴とする請求項1に記載の半導体装置。前記第2の主面の凹部及び前記金属板の前記凸部は、断面方形状に形成されていることを特徴とする請求項1又は5に記載の半導体装置。前記第2の主面の凹部及び前記金属板の前記凸部は、平面ストライプ状に形成されていることを特徴とする請求項1~6のうちのいずれか1項に記載の半導体装置。前記第2の主面の前記凹部及び前記金属板の前記凸部は、平面メッシュ状に形成されていることを特徴とする請求項1~6のうちのいずれか1項に記載の半導体装置。前記半導体素子は、前記第1の主面に形成され、前記半導体素子の活性領域である内部セル領域を有し、前記第2の主面の前記凹部及び前記金属板の前記凸部は、前記第2の主面における前記内部セル領域と対応する領域に、平面視で1つの方形状に形成されていることを特徴とする請求項1~3、5及び6のうちのいずれか1項に記載の半導体装置。前記半導体素子は、前記第2の主面に形成されたコレクタ層を有する絶縁ゲート型バイポーラトランジスタIGBTであり、前記第2の主面の前記凹部の深さは、前記コレクタ層を貫通しない深さに設定されていることを特徴とする請求項1~9のうちのいずれか1項に記載の半導体装置。前記第2の主面の前記凹部は、前記コレクタ層に形成されており、前記凹部の深さは、1μm以上であることを特徴とする請求項10に記載の半導体装置。第1の主面に半導体素子が形成された半導体基板における前記第1の主面と反対側の第2の主面の上にマスク膜を形成する工程aと、前記マスク膜に対して、前記第2の主面に凹部を形成する領域を開口する開口パターンを選択的に形成する工程bと、前記マスク膜の前記開口パターンから露出する前記第2の主面に対してエッチングを行うことにより、前記第2の主面に少なくとも1つの凹部を形成する工程cと、金属板に対して、前記半導体基板における前記第2の主面の前記凹部と嵌合する凸部を選択的に形成する工程dと、前記金属板の前記凸部を前記半導体基板における前記第2の主面の前記凹部と対向させて、互いに固着する工程eとを備えていることを特徴とする半導体装置の製造方法。前記工程cにおいて、前記エッチングには、ドライエッチング法若しくはウェットエッチング法を用いるか、又はドライエッチング法及びウェットエッチング法を併用することを特徴とする請求項12に記載の半導体装置の製造方法。前記工程cと前記工程eとの間に、前記半導体基板における前記第2の主面の前記凹部の上に、アルミニウム、クロム、ニッケル若しくはチタン、又はこれらのうちの少なくとも2つの金属を含む合金からなる電極を形成する工程fをさらに備えていることを特徴とする請求項12又は13に記載の半導体装置の製造方法。前記工程dにおいて、前記金属板の前記凸部は、プレス法、エッチング法又はサンドブラスト法により形成することを特徴とする請求項12~14のうちのいずれか1項に記載の半導体装置の製造方法。前記工程eにおいて、前記金属板と前記半導体基板の前記第2の主面とは接着材を用いて固着し、前記接着材は、高温はんだ材又は銀ペースト材であることを特徴とする請求項12~15のうちのいずれか1項に記載の半導体装置の製造方法。前記金属板の構成材料は、銅若しくは銅を主成分とする合金、又は鉄若しくは鉄を主成分とする合金であることを特徴とする請求項12~16のうちのいずれか1項に記載の半導体装置の製造方法。前記従来のIGBTは、オン抵抗を低減するために、複数のユニットセルの一部において、P型ベース3とのコンタクトを間引いて、N型ソース領域41の直下のP型ベース3にキャリア蓄積効果を付与することにより、伝導度変調効果を増大している。しかしながら、一部のユニットセルを間引くと、有効なゲート幅が変わってしまう。その結果、半導体チップ全体における電流駆動能力が変化してしまうため、デバイス特性の調整が必要となる。ところで、オン抵抗に寄与するパラメータには、セル密度ゲート幅Wg、チップ基板の厚さ、及びベース層の厚さ等がある。セル密度ゲート幅については、セルピッチの微細化で対応できるものの、図12に示す従来の構成では、絶縁膜15が素子の表面から上方に突き出しているため、微細化には限界がある。また、チップ基板の厚さについては、半導体基板の厚さを薄くすることにより、半導体装置の縦方向の直列抵抗成分を低減することができる。しかしながら、半導体基板を薄膜化するのに伴って、製造工程における半導体基板の取り扱いが難しくなり、加工不良が増大してしまう。また、ベース層の厚さについては、半導体基板を薄膜化すれば半導体装置の直列抵抗成分を低減できるものの、逆に高耐圧デバイスにおいては、耐圧特性の向上を図るために厚膜化しなくてはならず、全体としてオン抵抗の低減が困難であるという問題がある。本発明は、前記の問題に鑑み、半導体装置のオン状態における素子全体にわたる抵抗成分のうち、半導体基板に起因する抵抗成分を低減することができ、且つ、半導体基板の裏面側からの放熱効果を向上できるようにすることを目的とする。前記の目的を達成するため、本発明は、半導体装置及びその製造方法を、該半導体装置を構成する半導体基板の裏面に凹部を設け、該凹部と嵌合する凸部を有する金属板を半導体基板の裏面に固着する構成とする。具体的に、本発明に係る半導体装置は、半導体素子が形成された第1の主面と、該第1の主面の反対側の面である第2の主面とを有する半導体基板と、半導体基板の第2の主面に固着された金属板とを備え、第2の主面には、少なくとも1つの凹部が形成されており、金属板における第2の主面と固着される面には、第2の主面に形成された凹部と嵌合する凸部が形成されている。本発明の半導体装置によると、半導体基板における半導体素子が形成された第1の主面と反対側の第2の主面裏面には少なくとも1つの凹部が形成されており、さらに、該凹部が形成された第2の主面には、該第2の主面に形成された凹部と嵌合する凸部が形成された金属板例えばリードフレームが固着されている。これにより、半導体基板の裏面側の全体を薄くする場合と比べて、半導体基板の裏面には厚い部分が選択的に形成される。この厚い部分が半導体素子を保持することになるため、製造工程での半導体基板ウェハの取り扱いの困難さを低減することができる。一方、半導体基板の裏面に形成された凹部による薄い部分が素子の縦方向の直列抵抗成分を低減することができる。その上、裏面に固着された金属板により、半導体素子の放熱効果を向上することができる。本発明の半導体装置において、第2の主面の凹部は、第1の主面に向かって開口幅が単調に減少する形状を有し、金属板の凸部は、第2の主面の凹部の形状と整合するように、凸部の頂部に向かってその幅が単調に減少する形状を有していてもよい。本発明の半導体装置において、第2の主面の凹部及び金属板の凸部は、断面台形状に形成されていてもよい。また、本発明の半導体装置において、第2の主面の凹部及び金属板の凸部は、断面のこぎり刃状に形成されていてもよい。また、本発明の半導体装置において、第2の主面に形成された凹部は、第1の主面に向かって開口幅が一定となる形状を有し、金属板の凸部は、第2の主面の凹部の形状と整合するように、凸部の頂部に向かってその幅が一定となる形状を有していてもよい。本発明の半導体装置において、第2の主面の凹部及び金属板の凸部は、断面方形状に形成されていてもよい。本発明の半導体装置において、第2の主面の凹部及び金属板の凸部は、平面ストライプ状に形成されていてもよい。また、本発明の半導体装置において、第2の主面の凹部及び金属板の凸部は、平面メッシュ状に形成されていてもよい。また、本発明の半導体装置において、半導体素子は、第1の主面に形成され、半導体素子の活性領域である内部セル領域を有し、第2の主面の凹部及び金属板の凸部は、第2の主面における内部セル領域と対応する領域に、平面視で1つの方形状に形成されていてもよい。本発明の半導体装置において、半導体素子は、第2の主面に形成されたコレクタ層を有する絶縁ゲート型バイポーラトランジスタIGBTであり、第2の主面の凹部の深さは、コレクタ層を貫通しない深さに設定されていることが好ましい。この場合に、第2の主面の凹部は、コレクタ層に形成されており、凹部の深さは、1μm以上であってもよい。本発明に係る半導体装置の製造方法は、第1の主面に半導体素子が形成された半導体基板における第1の主面と反対側の第2の主面の上にマスク膜を形成する工程aと、マスク膜に対して、第2の主面に凹部を形成する領域を開口する開口パターンを選択的に形成する工程bと、マスク膜の開口パターンから露出する第2の主面に対してエッチングを行うことにより、第2の主面に少なくとも1つの凹部を形成する工程cと、金属板に対して、半導体基板における第2の主面の凹部と嵌合する凸部を選択的に形成する工程dと、金属板の凸部を半導体基板における第2の主面の凹部と対向させて互いに固着する工程eとを備えている。本発明の半導体装置の製造方法によると、第1の主面に半導体素子が形成された半導体基板における第1の主面と反対側の第2の主面に少なくとも1つの凹部を形成する。その後、金属板に対して第2の主面の凹部と嵌合する凸部を選択的に形成し、形成した凸部を半導体基板の第2の主面の凹部と対向させて接着材により互いに固着する。これにより、半導体基板の裏面側の全体を薄くする場合と比べて、半導体基板の裏面には厚い部分が選択的に形成される。この厚い部分が半導体素子を保持することになるため、製造工程での半導体基板ウェハの取り扱いの困難さを低減することができる。一方、半導体基板の裏面に形成された凹部による薄い部分が素子の縦方向の直列抵抗成分を低減することができる。その上、裏面に固着された金属板により、半導体素子の放熱効果を向上することができる。本発明の半導体装置の製造方法は、工程cにおいて、エッチングには、ドライエッチング法若しくはウェットエッチング法を用いるか、又はドライエッチング法及びウェットエッチング法を併用してもよい。本発明の半導体装置の製造方法は、工程cと工程eとの間に、半導体基板における第2の主面の凹部の上に、アルミニウム、クロム、ニッケル若しくはチタン、又はこれらのうちの少なくとも2つの金属を含む合金からなる電極を形成する工程fをさらに備えていてもよい。本発明の半導体装置の製造方法は、工程dにおいて、金属板の凸部は、プレス法、エッチング法又はサンドブラスト法により形成してもよい。本発明の半導体装置の製造方法は、工程eにおいて、金属板と半導体基板の第2の主面とは接着材を用いて固着し、該接着材は高温はんだ材又は銀ペースト材であってもよい。本発明の半導体装置の製造方法において、金属板の構成材料は、銅若しくは銅を主成分とする合金、又は鉄若しくは鉄を主成分とする合金であってもよい。本発明に係る半導体装置及びその製造方法によると、半導体装置のオン状態における素子全体にわたる抵抗成分のうち、半導体基板に起因する抵抗成分を低減することができ、且つ、半導体基板の裏面側からの放熱効果を向上できるようにする。一実施形態本発明の一実施形態に係る半導体装置について図1~図4を参照しながら説明する。なお、本願における図面は全て概略図であり、各構成要素の寸法比は現実の寸法比を示していない。図1は本実施形態に係る半導体装置20であって、半導体素子IGBT素子が形成された第1の主面の平面構成を示している。図1に示すように、IGBT素子には、外部リードとそれぞれ接続される、ゲートパッド領域201とエミッタパッド領域202とが形成されている。ゲートパッド領域201及びエミッタパッド領域202を内包する領域が内部セル領域204であり、該内部セル領域204を取り囲む半導体装置20の周縁部が終端領域203である。図2は図1のエミッタパッド領域202、すなわちII-II線における断面構成を示し、図3は図1の内部セル領域204から終端領域203に至る領域、すなわちIII-III線における断面構成を示す。図2に示すように、本実施形態に係るIGBT素子は、シリコンSi等からなる半導体基板の第1の主面上にエミッタ電極10が形成され、第1の主面と対向する第2の主面上にコレクタ電極12が形成された縦型の半導体装置20である。半導体基板の深さ方向の中央部分には、N型不純物領域であるベース層2が形成されている。ベース層2の下側には、高濃度のN型不純物領域であるバッファ層106と、該バッファ層106の下側には、高濃度のP型不純物領域であるコレクタ層8とが形成されている。該コレクタ層8の下側、すなわちコレクタ層8の表面には、コレクタ電極12が形成されている。ベース層2には、複数のトレンチ5が所定の間隔で形成されている。また、ベース層2の上側には、P型不純物領域であるボディ層3が各トレンチ5と接するように形成されている。各トレンチ5の内部には、トレンチ5の内面に形成された酸化シリコン等からなるゲート絶縁膜6を介在させて、ポリシリコン等からなるゲート電極7が充填されて形成されている。ここで、各トレンチ5各ゲート電極7は、図2の紙面に垂直な方向前後方向に延びるように形成されている。ボディ層3における上部の一部、すなわち、各トレンチ5の両側部分には、高濃度のN型不純物領域であるエミッタ層4がトレンチ5と接するように形成されている。また、ボディ層3の上部の残部、すなわち、各エミッタ層4の間の領域には、高濃度のP型不純物領域であるコンタクト層101が形成されている。従って、各コンタクト層101は、各ゲート電極7と平行で且つ離間して交互に配列されている。さらに、半導体装置20は、エミッタ層4とコンタクト層101との上面に、該エミッタ層4及びコンタクト層101の双方を電気的に接続するエミッタ電極10が形成されている。なお、ゲート電極7とエミッタ電極10との間には、酸化シリコン等からなる酸化膜15が介在されており、ゲート電極7とエミッタ電極10とは電気的に絶縁されている。以上のように、IGBT素子を含む半導体装置20が形成されている。次に、図3に示すように、複数のP型不純物領域からなるリング状のFLRFloatingLimitedRing拡散層3a、3b及び3cがボディ層3を内包するように形成されている。なお、図3においては、3本のFLR拡散層を形成しているが、該FLR拡散層は、所望のVCES特性を得られるように増減して形成すればよい。終端領域203の最終端外周部の上部には、高濃度のN型不純物領域であるチャネルストッパ層115が形成されている。なお、本実施形態においては、半導体基板は、コレクタ層8、バッファ層106、ベース層2、ボディ層3、エミッタ層4及びコンタクト層101から構成される。図2及び図3に示すように、本実施形態の特徴として、半導体装置20の第2の主面に形成されたコレクタ層8には、ドライエッチング等による複数の凹部8aが形成されている。コレクタ層8の最表面には、複数の凹部8aに沿うようにコレクタ電極12が形成されている。コレクタ層8に形成される複数の凹部8aは、異方性エッチが可能な水酸化カリウムKOH水溶液等のアルカリ溶液によるウェットエッチによって形成してもよい。ウェットエッチを用いると、ドライエッチによるエッチングと比べてシリコンからなる半導体基板に対するダメージを軽減することができる。本実施形態においては、一例として、半導体基板に形成される、エミッタ層4の第1の主面からの深さは0.8μm、ボディ層3の第1の主面からの深さは2μm、及びコレクタ層8の上に形成されたバッファ層106の厚さは10μmに設定されている。さらに、ベース層2の厚さは、所望の耐圧によりその数値は変動するが、例えば300VのVCES特性に対しては25μmの厚さに設定されている。最終的な半導体装置20の全体の厚さは、80μm~200μmである。コレクタ層8に形成される各凹部8aの深さは、コレクタ層8を貫通しない程度の深さであればよく、各凹部8aの第2の主面からの深さは100μm以内に設定される。また、凹部8aの形状については、開口幅を例えば20μmと設定し、上記の深さでストライプ状に形成される。また、凹部8aの断面形状は、第1の主面に向かって開口幅が単調に減少する形状を有し、例えば断面台形状である。図4は、コレクタ層8に設ける複数の凹部8aの平面パターンであって、コレクタ層8が形成された半導体装置20の第2の主面から見た平面構成を示している。図4から分かるように、複数の凹部8aの平面パターンは、互いに並行に延びるストライプ状である。また、図2及び図3に示すように、コレクタ電極12におけるコレクタ層8と反対側の表面には、板状の金属からなるリードフレーム114が接合されている。該リードフレーム114の構成材料は、一般に用いられる、銅若しくは銅を主成分とする合金、又は鉄若しくは鉄を主成分とする合金である。リードフレーム114には、コレクタ層8に形成された複数の凹部8aとそれぞれ嵌合する複数の凸部114aが形成されている。リードフレーム114の複数の凸部114aは、金型によるプレス加工、エッチング加工又はサンドブラスト加工等により形成される。従って、各凸部114aの断面形状は、コレクタ層8の上に形成されたコレクタ電極12の各凹部とそれぞれ整合し且つ接合可能な形状であって、各凸部114a同士の間隔クリアランスは1μm以上に設定されることが望ましい。ここでは、各凸部114aは、例えば底部の幅は20μm、その高さはコレクタ電極12の凹部の深さと一致することが望ましい。コレクタ電極12とリードフレーム114とは、ダイスボンド用の接合材料113によって接合されている。ここで、ダイスボンド用の接合材料113には、鉛の合金であるはんだ材、又は銀ペースト材等の導電性の接着材を用いることができる。製造方法以下、前記のように構成された半導体装置20の製造方法について図5a~図5f、図6a及び図6bを参照しながら説明する。まず、図5aに示すように、例えば化学的気相堆積CVD法により、半導体基板の第2の主面、すなわちリードフレームが接合されるコレクタ層8の表面に、凹部を形成するためのマスク材であるシリコン酸化SiO2膜116を形成する。なお、マスク材として、シリコン酸化膜116を例示したが、エッチングに耐え得るマスク材であればシリコン酸化膜に限られず、例えばシリコン窒化SiN膜でも構わない。次に、図5bに示すように、リソグラフィ法により、シリコン酸化膜116の上図中では下側に、複数の凹部の形成領域を開口するレジストパターン117を形成する。次に、図5cに示すように、レジストパターン117をマスクとして、シリコン酸化膜116をエッチングすることにより、シリコン酸化膜116に凹部の形成領域である開口パターンを形成し、形成した開口パターンからコレクタ層8を露出する。次に、図5dに示すように、ドライエッチ法又はウェットエッチ法により、シリコン酸化膜116をマスクとして、コレクタ層8に第1の主面に向かって、それぞれ順テーパ状となる複数の凹部8aを形成する。このとき、各凹部8aの深さは、半導体装置が動作する際に直接に影響を与えない深さ、すなわちバッファ層106にまで到達しない深さである。従って、各凹部8aの底面がコレクタ層8の内部に形成されるように、エッチング条件を調整する。例えば、各凹部8aの深さは1μm以上であり、且つコレクタ層8を貫通しない深さに設定される。本実施形態においては、例えば、コレクタ層8の厚さが110μmの場合は、各凹部8aの深さは100μmである。次に、図5eに示すように、シリコン酸化膜116を除去する。次に、図5fに示すように、コレクタ層8の表面に、例えば厚さが1000nm程度のアルミニウムAl、クロムCr、ニッケルNi若しくはチタンTi又はこれらのうちの少なくとも2つの金属を含む合金からなるコレクタ電極12を形成する。一方、図6aに示すように、板状のリードフレーム114を準備する。次に、図6bに示すように、リードフレーム114における半導体装置のコレクタ電極12と接合する面に対して、プレス加工法、エッチング加工法又はサンドブラスト加工法により、コレクタ層8に形成された各凹部8aに嵌合する凸部114aをそれぞれ形成する。その後は、図2及び図3に示すように、コレクタ電極12とリードフレーム114とを、コレクタ電極12の各凹部8aとリードフレーム114の各凸部114aとが嵌合するように、高温はんだ材又は銀ペースト材等の接着材により接合して、半導体装置20が完成する。ここで、高温はんだ材とは、鉛Pbと錫Snとを主成分として形成される合金のことをいう。但し、鉛フリーのはんだ材を用いてもよい。以上説明したように、本実施形態に係る半導体装置20及びその製造方法によると、第1の主面に半導体素子が形成された半導体基板における第1の主面と反対側の第2の主面、すなわちコレクタ層8には、複数の凹部8aが選択的に形成されている。一方、半導体基板の第2の主面と接合されるリードフレーム114における半導体基板の第2の主面と対向する面には、該第2の主面に形成された複数の凹部8aとそれぞれ嵌合する複数の凸部114aを形成し、両者を互いに固着する。これにより、コレクタ層8の厚さを全体に薄くする場合と異なり、コレクタ層8には厚い部分凸部が選択的に形成される。コレクタ層8のこの厚い部分がIGBT素子を保持することになり、製造工程における半導体基板ウェハの取り扱いを容易とする。さらに、コレクタ層8には薄い部分凹部が選択的に形成されることから、IGBT素子における基板面に垂直な方向縦方向の直列抵抗成分を低減することができる。さらに、コレクタ電極12に形成される凹部及び凸部とリードフレーム114に形成される凸部及び凹部との接合により、両者の接触面積が増大する。これにより、リードフレーム114とコレクタ電極12コレクタ層8との間のコンタクト抵抗が低減される。このようにして、IGBT素子の全体としてのオン抵抗に寄与する半導体基板の直列抵抗成分を低減することができるため、オン抵抗を低減することができる。また、リードフレームに設けた凸部によりリードフレームの断面積を増大することができ、放熱特性の向上を図ることができる。さらには、半導体基板の全体を薄く加工する必要がないため、製造工程における半導体基板の取り扱いが容易となる。一実施形態の第1変形例以下、本発明の一実施形態の第1変形例に係る半導体装置について図7及び図8を参照しながら説明する。図7及び図8において、図3及び図4と同一の構成要素には同一の符号を付すことにより説明を省略する。図7において、一実施形態に係る図3に示す半導体装置20との相違点は、半導体装置20の第2の主面であるコレクタ層8に形成される凹部8aが、内部セル領域204の下側領域に1つのみ形成され、且つ、主に終端領域203が形成される半導体装置20の周縁部には凹部8aが形成されないことである。すなわち、凹部8aは図8に示すような平面構成を有している。図8から分かるように、凹部8aの平面パターンは1つの大きな方形状に形成される。第1変形例によると、IGBT素子における内部セル領域204の直下に形成されるコレクタ層8の全体を薄く形成できるため、一実施形態と比較して、IGBT素子の全体としてのオン抵抗に寄与する半導体基板の縦方向の直列抵抗成分をさらに低減することができる。その結果、半導体装置20におけるオン抵抗をより低減することができる。一実施形態の第2変形例以下、本発明の一実施形態の第2変形例に係る半導体装置について図9を参照しながら説明する。図9において、図2と同一の構成要素には同一の符号を付すことにより説明を省略する。図9において、一実施形態に係る図2に示す半導体装置20との相違点は、コレクタ層8に形成される複数の凹部8aが、第1の主面に向かって開口幅が一定となる形状、例えば断面方形状を有している。従って、リードフレーム114に形成される複数の凸部114aは、コレクタ層8の各凹部8aと整合するように、各凸部114aの頂部に向かってその幅が一定となる断面方形状に形成されている。このような、コレクタ層8に形成される各凹部8aを断面方形状に形成するには、一実施形態に係る図5dのエッチング工程において、シリコン酸化膜116をマスクとして異方性のドライエッチングを行えばよい。このようにすると、コレクタ層8には、壁面が第2の主面に対してほぼ垂直となる凹部8aが形成される。第2変形例によると、コレクタ層8に形成される各凹部8aの壁面が第2の主面=第1の主面に対してほぼ垂直に形成されるため、一実施形態と比較して、各凹部8aのコレクタ電極12との接触面積を大きくすることができる。このため、リードフレーム114とIGBT素子との間のコンタクト抵抗が低減されて、その結果、オン抵抗を低減することができる。一実施形態の第3変形例以下、本発明の一実施形態の第3変形例に係る半導体装置について図10を参照しながら説明する。図10において、図2と同一の構成要素には同一の符号を付すことにより説明を省略する。図10において、一実施形態に係る図2に示す半導体装置20との相違点は、コレクタ層8に形成される複数の凹部8aが、断面三角形状、すなわち断面のこぎり刃状に形成されていることである。このような、コレクタ層8に形成される各凹部8aを断面のこぎり刃状に形成するには、半導体基板における第2の主面の面方位を100面とし、一実施形態に係る図5dのエッチング工程において、シリコン酸化膜116をマスクとして、コレクタ層8に対して、水酸化カリウムKOH水溶液であるアルカリ性溶液による異方性のウェットエッチングを行う。このようにすると、半導体基板の第2の主面であるコレクタ層8に形成される各凹部8aが、それぞれ鋭角の断面のこぎり刃状に形成される。第3変形例においては、凹部8aの形成にウェットエッチ法を用いるため、第2変形例のようなドライエッチ法を用いる場合と比べて、シリコンからなる半導体基板に対するエッチングダメージを低減することができる。また、コレクタ層8に形成される各凹部8aのエッチング体積が、一実施形態に係る図2に示す半導体装置20と比較して小さくなる。このため、IGBT素子を保持する半導体基板の強度が向上するので、製造工程における半導体基板の取り扱いが容易となる。一実施形態の第4変形例以下、本発明の一実施形態の第4変形例に係る半導体装置について図11を参照しながら説明する。図11において、図4と同一の構成要素には同一の符号を付すことにより説明を省略する。図11は、第4変形例に係る半導体装置20におけるコレクタ層に設ける複数の凹部8aの平面パターンを示している。図11から分かるように、複数の凹部8aの平面パターンはメッシュ状行列状に形成されている。このような、コレクタ層8に形成される各凹部8aをメッシュ状に形成するには、一実施形態に係る図5dのエッチング工程において、メッシュ状の開口部を有するシリコン酸化膜116をマスクとして、コレクタ層8に対してドライエッチング又はウェットエッチングを行う。第4変形例においては、コレクタ層8に形成される複数の凹部8aが互いに直交する二方向に形成されることになるため、一実施形態と比較して、半導体基板のIGBT素子を保持する能力が向上する。その結果、半導体基板に掛かる応力が分散されるため、製造工程における半導体基板の取り扱いがさらに容易となる。なお、上述した一実施形態及びその変形例は、具体的な一例を示したに過ぎず、本発明の技術的範囲を限定するものではない。本発明は、本発明の技術的思想を逸脱しない範囲において、種々の変形及び応用が可能である。また、一実施形態及びその変形例においては、縦型のIGBTへの適用例として説明したが、半導体装置の発熱に対してリードフレームの断面積を増大することによる放熱効果向上も図ることができるため、適用例は縦型のIGBTに限定されない。すなわち、横型の半導体装置全般についても、本発明は適用可能であり、同様の効果を得ることができる。横型の半導体装置の場合には、半導体装置とリードフレームとの接合には電気的な接続が不要であるため、絶縁性の接合材料を用いることも可能であるが、その材料は絶縁性に限定されない。