"シリコンを含む堆積性気体及び水素を混合し、高周波電力を印加して、基板上に第1の微結晶半導体膜を形成し、前記第1の微結晶半導体膜を平坦化する処理をし、前記平坦化された第1の微結晶半導体膜の表層を除去する処理をし、シリコンを含む堆積性気体及び水素を混合し、高周波電力を印加して、前記表層が除去された第1の微結晶半導体膜上に第2の微結晶半導体膜を形成することを特徴とする微結晶半導体膜の作製方法。シリコンを含む堆積性気体及び水素を混合し、高周波電力を印加して、基板上に第1の微結晶半導体膜を形成し、前記第1の微結晶半導体膜を、希ガス雰囲気で高周波電力を印加して発生させたプラズマに曝し、前記希ガス雰囲気で高周波電力を印加して発生させたプラズマに曝された前記第1の微結晶半導体膜を、水素を含む雰囲気で高周波電力を印加して発生させたプラズマに曝した後、シリコンを含む堆積性気体及び水素を混合し、高周波電力を印加して、前記第1の微結晶半導体膜上に第2の微結晶半導体膜を形成することを特徴とする微結晶半導体膜の作製方法シリコンを含む堆積性気体及び水素を混合し、高周波電力を印加して、基板上に第1の微結晶半導体膜を形成し、希ガス雰囲気で高周波電力を印加して発生させたプラズマに前記第1の微結晶半導体膜を曝して、表面側に非晶質半導体領域を有する第2の微結晶半導体膜を形成し、水素を含む雰囲気で高周波電力を印加して発生させたプラズマに前記第2の微結晶半導体膜を曝して、前記第2の微結晶半導体膜の前記非晶質半導体領域を除去して、第3の微結晶半導体膜を形成し、シリコンを含む堆積性気体及び水素を混合し、高周波電力を印加して、前記第3の微結晶半導体膜上に第4の微結晶半導体膜を形成することを特徴とする微結晶半導体膜の作製方法。基板上に、ゲート電極を形成し、前記基板及び前記ゲート電極上にゲート絶縁膜を形成し、シリコンを含む堆積性気体及び水素を混合し、高周波電力を印加して、前記ゲート絶縁膜上に第1の微結晶半導体膜を形成し、前記第1の微結晶半導体膜を平坦化する処理をし、前記平坦化された第1の微結晶半導体膜の表層を除去する処理をし、シリコンを含む堆積性気体及び水素を混合し、高周波電力を印加して、前記表層が除去された第1の微結晶半導体膜上に第2の微結晶半導体膜を形成し、前記第2の微結晶半導体膜上に、微結晶半導体領域及び非晶質半導体領域を有する半導体膜を形成し、前記半導体膜上に第1の不純物半導体膜を形成し、前記第1の不純物半導体膜の一部をエッチングして、第2の不純物半導体膜を形成し、前記第1の微結晶半導体膜、前記第2の微結晶半導体膜、及び前記半導体膜の一部をエッチングして、第1の半導体積層体を形成し、前記第2の不純物半導体膜上に、ソース電極及びドレイン電極として機能する配線を形成し、前記第2の不純物半導体膜をエッチングして、ソース領域及びドレイン領域として機能する一対の不純物半導体膜を形成することを特徴とする半導体装置の作製方法。請求項4において、前記第1の半導体積層体を形成した後、前記第1の半導体積層体上に、ソース電極及びドレイン電極として機能する配線を形成する前において、前記第1の半導体積層体の側面にプラズマを曝して、前記第1の半導体積層体の側壁に絶縁領域を形成することを特徴とする半導体装置の作製方法。請求項4または請求項5において、前記第1の微結晶半導体膜を平坦化する処理は、希ガス雰囲気で高周波電力を印加して発生させたプラズマに前記第1の微結晶半導体膜を曝す処理であり、前記平坦化された第1の微結晶半導体膜の表層を除去する処理は、水素を含む雰囲気で高周波電力を印加して発生させたプラズマに第1の微結晶半導体膜の表面を曝す処理であることを特徴とする半導体装置の作製方法。請求項4乃至請求項6において、前記第1の半導体積層体の一部をエッチングして、微結晶半導体領域及び一対の非晶質半導体領域が積層される第2の半導体積層体を形成し、前記配線、前記一対の不純物半導体膜、前記第2の半導体積層体、及び前記ゲート絶縁膜上に絶縁膜を形成し、前記絶縁膜上に、バックゲート電極を形成することを特徴とする半導体装置の作製方法。請求項7において、前記ゲート電極と前記バックゲート電極の上面形状が長手方向に平行であることを特徴とする半導体装置の作製方法。請求項7において、前記ゲート電極と前記バックゲート電極が接続していることを特徴とする半導体装置の作製方法。請求項7において、前記バックゲート電極は電気的にフローティングであることを特徴とする半導体装置の作製方法。基板上に、第1の電極を形成し、前記第1の電極上に、第1の導電型を示す半導体膜を形成し、前記第1の導電型を示す半導体膜上に、光電変換を奏する半導体膜を形成し、前記光電変換を奏する半導体膜上に、第2の導電型を示す半導体膜を形成し、前記第2の導電型を示す半導体膜上に第2の電極を形成し、前記第1の導電型を示す半導体膜、前記光電変換を奏する半導体膜、及び前記第2の導電型を示す半導体膜のいずれか一以上において、シリコンを含む堆積性気体及び水素を混合し、高周波電力を印加して第1の微結晶半導体膜を形成し、前記第1の微結晶半導体膜を平坦化する処理をし、前記平坦化された第1の微結晶半導体膜の表層を除去する処理をし、シリコンを含む堆積性気体及び水素を混合し、高周波電力を印加して、前記表層が除去された第1の微結晶半導体膜上に第2の微結晶半導体膜を形成することを特徴とする光電変換装置の作製方法。請求項11において、前記第1の微結晶半導体膜を平坦化する処理は、希ガス雰囲気で高周波電力を印加して発生させたプラズマに前記第1の微結晶半導体膜を曝す処理であり、前記平坦化された第1の微結晶半導体膜の表層を除去する処理は、水素を含む雰囲気で高周波電力を印加して発生させたプラズマに微結晶半導体膜の表面を曝す処理であることを特徴とする半導体装置の作製方法。非晶質シリコン膜を用いてチャネル領域が形成される薄膜トランジスタは、電界効果移動度及びオン電流が低いといった問題がある。一方、微結晶シリコン膜を用いてチャネル領域が形成される薄膜トランジスタは、非晶質シリコン膜でチャネル領域が形成される薄膜トランジスタと比較して、電界効果移動度は向上するもののオフ電流が高くなってしまい、十分なスイッチング特性が得られないといった問題がある。多結晶シリコン膜がチャネル領域となる薄膜トランジスタは、上記二種類の薄膜トランジスタよりも電界効果移動度が格段に高く、高いオン電流が得られるといった特性がある。この薄膜トランジスタは、その特性により、画素に設けられるスイッチング用のトランジスタとして使用できることに加えて、高速動作が要求されるドライバ回路をも構成することができる。しかし、多結晶シリコン膜を用いてチャネル領域が形成される薄膜トランジスタの作製工程は、非晶質シリコン膜を用いてチャネル領域が形成される薄膜トランジスタを作製する場合に比べ、半導体膜の結晶化工程が必要となり、製造コストが増大することが問題となっている。例えば、多結晶シリコン膜の製造のために必要なレーザアニール技術は、レーザビームの照射面積が小さく、大画面の液晶パネルを効率良く生産することができないといった問題がある。ところで、表示パネルの製造に用いられているガラス基板は、第3世代550mm×650mm、第3.5世代600mm×720mm、または620mm×750mm、第4世代680mm×880mm、または730mm×920mm、第5世代1100mm×1300mm、第6世代1500mm×1850mm、第7世代1870mm×2200mm、第8世代2200mm×2400mmと年々大型化が進んでおり、今後は第9世代2400mm×2800mm、または2450mm×3050mm、第10世代2950mm×3400mmへと大面積化が進むと予測されている。ガラス基板の大型化はコストミニマム設計の思想に基づいている。これに対して、第10世代2950mm×3400mmにおけるような大面積のマザーガラス基板に、高速動作が可能な薄膜トランジスタを、生産性良く作製することができる技術は依然として確立されておらず、そのことが産業界の問題となっている。そこで、本発明の一態様は、結晶性の高い微結晶半導体膜の作製法を提供することを課題とする。または、本発明の一態様は、電気特性が良好な半導体装置を、生産性高く作製する方法を提供することを課題とする。本発明の一態様は、基板上に第1の微結晶半導体膜を形成した後、当該第1の微結晶半導体膜の表面を平坦化する処理を行い、次に、平坦化された第1の微結晶半導体膜の表層を除去する処理によって平坦化処理によって生じた非晶質半導体領域を除去し、結晶性が高く、且つ平坦性を有する第2の微結晶半導体膜を形成する。次に、第2の微結晶半導体膜上に第3の微結晶半導体膜を形成することを要旨とする。第1の微結晶半導体膜の表面を平坦化する処理は、希ガスヘリウム、ネオン、アルゴン、クリプトン、キセノン雰囲気で発生させたプラズマに第1の微結晶半導体膜を曝す処理である。希ガス雰囲気で発生させたプラズマには、希ガスイオンが含まれており、当該希ガスイオンを第1の微結晶半導体膜に衝突させることで、第1の微結晶半導体膜の凸部をエッチングすると共に、第1の微結晶半導体膜の結晶粒の隙間に微結晶半導体を充填することができる。当該工程により、結晶粒の間の隙間の占める面積が極めて小さくなる。しかしながら、平坦化された第1の微結晶半導体膜の表面側には、ヘリウム、ネオン、アルゴン、クリプトン等の希ガス雰囲気で発生させた希ガスイオンの衝突により、非晶質半導体領域が形成されてしまう。このため、平坦化された第1の微結晶半導体膜の表面側の非晶質半導体領域を除去することにより、結晶粒の間の隙間の数が極めて少なく、その大きさが極めて小さく、結晶性が高く、且つ平坦性を有する第2の微結晶半導体膜を形成することができる。水素を含む雰囲気で発生させたプラズマに、平坦化された第1の微結晶半導体膜を曝すことで、平坦化された第1の微結晶半導体膜の表面側の非晶質半導体領域を除去することができる。水素を含む雰囲気で発生させたプラズマは、微結晶半導体より非晶質半導体をエッチングする速度が速いため、平坦化された第1の微結晶半導体膜の表面側の非晶質半導体領域を選択的にエッチングすることができる。水素を含む雰囲気は、水素雰囲気、または水素と不活性ガス希ガスなどとの混合雰囲気をいう。第3の微結晶半導体膜は、結晶粒の間の隙間が極めて少なく、結晶性が高く、且つ平坦性を有する第2の微結晶半導体膜を種結晶として、結晶成長するため、結晶粒の間の隙間が極めて少なく、且つ結晶性の高い第3の微結晶半導体膜を形成することができる。また、本発明の一態様は、上記積層された第1の微結晶半導体膜乃至第3の微結晶半導体膜を用いてチャネル領域を形成する薄膜トランジスタを有する半導体装置の作製方法である。また、本発明の一態様は、上記積層された第1の微結晶半導体膜乃至第3の微結晶半導体膜を、p型の導電性を示す半導体膜、n型の導電性を示す半導体膜、及び光電変換を奏する半導体膜の一以上に用いた光電変換装置の作製方法である。結晶性が高く、平坦性の高い微結晶半導体膜を形成することができる。また、電気特性が良好な半導体装置を、生産性高く作製することができる。本発明の実施の形態について、図面を参照して以下に説明する。ただし、本発明は以下の説明に限定されるものではない。本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解されるからである。したがって、本発明は以下に示す実施の形態及び実施例の記載内容のみに限定して解釈されるものではない。なお、図面を用いて本発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。なお、各実施の形態の図面等において示す各構成の、大きさ、層の厚さ、または領域は、明瞭化のために誇張されて表記している場合がある。よって、必ずしもそのスケールに限定されない。なお、本明細書にて用いる第1、第2、第3といった序数を用いた用語は、構成要素を識別するために便宜上付したものであり、その数及び順序を限定するものではない。実施の形態1本実施の形態では、結晶粒の間の隙間の占める面積が小さく、結晶性の高く、平坦性の高い微結晶半導体膜の作製方法について、図1及び図2を用いて説明する。図1Aに示すように、基板51上に絶縁膜55を形成し、絶縁膜55上に第1の微結晶半導体膜57を形成する。基板51としては、ガラス基板、セラミック基板の他、本作製工程の処理温度に耐えうる程度の耐熱性を有するプラスチック基板等を用いることができる。また、基板に透光性を要しない場合には、ステンレス合金等の金属の基板の表面に絶縁膜を設けたものを用いてもよい。ガラス基板としては、例えば、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス若しくはアルミノケイ酸ガラス等の無アルカリガラス基板を用いるとよい。なお、基板51のサイズに限定はなく、例えば上述のフラットパネルディスプレイの分野でよく使われる第3世代乃至第10世代のガラス基板を用いることができる。絶縁膜55は、CVD法またはスパッタリング法等を用いて、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜、酸化アルミニウム膜、酸化窒化アルミニウム膜、酸化ハフニウム膜、酸化窒化ハフニウム膜等を、単層でまたは積層して形成することができる。なお、ここでは、酸化窒化シリコンとは、その組成として、窒素よりも酸素の含有量が多いものであって、好ましくは、ラザフォード後方散乱法RBS:RutherfordBackscatteringSpectrometry及び水素前方散乱法HFS:HydrogenForwardScatteringSpectrometryを用いて測定した場合に、組成範囲として酸素が50~70原子、窒素が0.5~15原子、シリコンが25~35原子、水素が0.1~10原子の範囲で含まれるものをいう。また、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多いものであって、好ましくは、RBS及びHFSを用いて測定した場合に、組成範囲として酸素が5~30原子、窒素が20~55原子、シリコンが25~35原子、水素が10~30原子の範囲で含まれるものをいう。ただし、酸化窒化シリコンまたは窒化酸化シリコンを構成する原子の合計を100原子としたとき、窒素、酸素、シリコン及び水素の含有比率が上記の範囲内に含まれるものとする。なお、絶縁膜55は形成しなくともよい。第1の微結晶半導体膜57としては、微結晶半導体膜、代表的には、微結晶シリコン膜、微結晶シリコンゲルマニウム膜、微結晶ゲルマニウム膜等を用いて形成する。第1の微結晶半導体膜57は、結晶性の高い微結晶半導体膜を形成することが好ましい。更には、結晶粒の面密度が低い微結晶半導体膜を形成することで、結晶粒の大粒径化が可能である。このため、第1の微結晶半導体膜57は、結晶粒が接せず、結晶粒の間に隙間を有するものも含まれる。第1の微結晶半導体膜57の厚さは、1nm以上10nm以下であることが好ましい。なお、結晶粒は、非晶質半導体領域と、単結晶とみなせる微小結晶である結晶子を有する。第1の微結晶半導体膜57は、プラズマCVD装置の処理室内において、結晶粒の結晶性が高くなるような条件を用いて、シリコンまたはゲルマニウムを含む堆積性気体と、水素とを混合し、グロー放電プラズマにより形成する。または、シリコンまたはゲルマニウムを含む堆積性気体と、水素と、ヘリウム、ネオン、クリプトン等の希ガスとを混合し、グロー放電プラズマにより形成する。ここでは、シリコンまたはゲルマニウムを含む堆積性気体の流量に対する水素の流量を50倍以上1000倍以下にして堆積性気体を希釈する条件により、微結晶シリコン、微結晶シリコンゲルマニウム、微結晶ゲルマニウム等を形成する。このときの堆積温度は、室温~300°Cとすることが好ましく、より好ましくは150~280°Cとする。なお、上部電極及び下部電極の間隔は、プラズマが発生しうる間隔とすればよい。シリコンまたはゲルマニウムを含む堆積性気体の代表例としては、SiH4、Si2H6、GeH4、Ge2H6等がある。なお、絶縁膜55を窒化シリコン膜で形成すると、第1の微結晶半導体膜57の堆積初期において非晶質半導体が形成されやすく、第1の微結晶半導体膜57の結晶性が低くなる。このため、第1の微結晶半導体膜57の堆積温度を150~250°Cとする低温条件が好ましい。低温条件により、第1の微結晶半導体膜57の初期核発生密度が高まり、絶縁膜55上に非晶質半導体が形成されにくくなり、第1の微結晶半導体膜57の結晶性が向上する。また、窒化シリコン膜で形成した絶縁膜55の表面を酸化処理することで、第1の微結晶半導体膜57の密着性が向上する。酸化処理としては、酸化性気体への暴露、酸化性気体雰囲気でのプラズマ処理等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、水蒸気、酸素及び水素の混合気体等がある。第1の微結晶半導体膜57の原料ガスとして、希ガスヘリウム、アルゴン、ネオン、クリプトン、キセノンを用いることで、第1の微結晶半導体膜57の成膜速度が高まる。また、成膜速度が高まることで、第1の微結晶半導体膜57に混入される不純物量が低減するため、第1の微結晶半導体膜57の結晶性を高めることができる。なお、図1Aにおいては、第1の微結晶半導体膜57は平坦な膜で示しているが、結晶性を高めることで、図2Aに示すように、第1の微結晶半導体膜57は凹凸状となる場合が多い。第1の微結晶半導体膜57を形成する際のグロー放電プラズマの生成は、3MHzから30MHz、代表的には13.56MHz、27.12MHzのHF帯の高周波電力、または30MHzより大きく300MHz程度までのVHF帯の高周波電力、代表的には、60MHzを印加することで行われる。また、1GHz以上のマイクロ波の高周波電力を印加することで行われる。なお、高周波電力がパルス状に印加されるパルス発振や、連続的に印加される連続発振とすることができる。また、HF帯の高周波電力と、VHF帯の高周波電力を重畳させることで、大面積基板においてもプラズマのムラを低減し、均一性を高めることができると共に、堆積速度を高めることができる。なお、第1の微結晶半導体膜57を形成する前に、CVD装置の処理室内の気体を排気しながら、処理室内にシリコンまたはゲルマニウムを含む堆積性気体を導入して、処理室内の不純物元素を除去することで、第1の微結晶半導体膜57における不純物量を低減することが可能である。また、第1の微結晶半導体膜57を形成する前に、フッ素、フッ化窒素、フッ化シラン等のフッ素を含む雰囲気でプラズマを発生させて、絶縁膜55をプラズマに曝してもよい。次に、図1Bに示すように、第1の微結晶半導体膜57を平坦化する処理を行う。ここでは、第1の微結晶半導体膜57を、ヘリウム、ネオン、アルゴン、クリプトン等の希ガス雰囲気で発生させたプラズマ61aに曝す。ヘリウム、ネオン、アルゴン、クリプトン等の希ガス雰囲気で発生させたプラズマ61aは、第1の微結晶半導体膜57と反応しないプラズマである。このため、ヘリウム、ネオン、アルゴン、クリプトン等の希ガス雰囲気で発生させたプラズマ61aに含まれるヘリウムイオン、ネオンイオン、アルゴンイオン、クリプトンイオン等が、第1の微結晶半導体膜57に衝突し、第1の微結晶半導体膜57の凸部を物理的にエッチングすると共に、第1の微結晶半導体膜57の結晶粒の間の隙間に、エッチングされた微結晶半導体が充填されることで、平坦化された第2の微結晶半導体膜58を形成することができる。第2の微結晶半導体膜58は、水溶液、一例としてはフッ化水素酸が浸透しないような、結晶粒の隙間の数が極めて少なく、その大きさが極めて小さく、且つ平坦性を有することが好ましい。なお、当該工程において、ヘリウム、ネオン、アルゴン、クリプトン等の希ガス雰囲気で発生させたプラズマ61aに第1の微結晶半導体膜57が曝されることで、イオンダメージにより第2の微結晶半導体膜58の表面側が非晶質化する。なお、ヘリウム、ネオン、アルゴン、クリプトン等の希ガス雰囲気で発生させるグロー放電のプラズマ61aの生成は、第1の微結晶半導体膜57の堆積条件を適宜用いることができる。次に、図1Cに示すように、平坦化された第2の微結晶半導体膜58の表面側の非晶質半導体領域を除去する処理を行う。ここでは、第2の微結晶半導体膜58を水素を含む雰囲気で発生させたプラズマ61bに曝す。水素を含む雰囲気で発生させたプラズマは、微結晶半導体より非晶質半導体をエッチングしやすいため、平坦化された第2の微結晶半導体膜の表面側の非晶質半導体領域を選択的にエッチングすることができる。以上の工程により、結晶粒の間の隙間の占める面積が小さく、結晶性が高く、且つ平坦性を有する第3の微結晶半導体膜59を形成することができる図1D参照。。なお、水素を含む雰囲気で発生させるグロー放電のプラズマ61bの生成は、第1の微結晶半導体膜57の堆積条件を適宜用いることができる。次に、結晶粒の間の隙間の数が極めて少なく、その大きさが極めて小さく、結晶性が高く、且つ平坦性を有する第3の微結晶半導体膜59上に、第4の微結晶半導体膜60を形成する。第4の微結晶半導体膜60は、結晶粒の間の隙間の数が極めて少なく、その大きさが極めて小さく、結晶性が高く、且つ平坦性を有する第3の微結晶半導体膜59を種結晶として結晶成長する。第3の微結晶半導体膜59は、結晶粒の間の隙間の占める面積が小さいため、第4の微結晶半導体膜60に含まれる結晶粒の間の隙間の占める面積を小さくするとともに、結晶性を高めることができる。第4の微結晶半導体膜60は、プラズマCVD装置の処理室内において、シリコンまたはゲルマニウムを含む堆積性気体と、水素とを混合し、グロー放電プラズマにより形成する。または、シリコンまたはゲルマニウムを含む堆積性気体と、水素と、希ガスとを混合し、グロー放電プラズマにより形成する。ここでは、シリコンまたはゲルマニウムを含む堆積性気体の流量に対する水素の流量を50倍以上1000倍以下にして堆積性気体を希釈する条件により、微結晶シリコン、微結晶シリコンゲルマニウム、微結晶ゲルマニウム等を形成する。このときの堆積温度は、室温~300°Cとすることが好ましく、より好ましくは150~280°Cとする。なお、上部電極及び下部電極の間隔は、プラズマが発生しうる間隔とすればよい。第4の微結晶半導体膜60の原料ガスとして、希ガスを用いることで、第1の微結晶半導体膜57と同様に、第4の微結晶半導体膜60の結晶性を高めることができる。第4の微結晶半導体膜60を形成する際の、グロー放電プラズマの生成は、第1の微結晶半導体膜57の堆積条件を適宜用いることができる。なお、第1の微結晶半導体膜57及び第4の微結晶半導体膜60のグロー放電プラズマの生成は、同じ条件であることでスループットを向上させることができるが、異なっていてもよい。ここで、第1の微結晶半導体膜57乃至第4の微結晶半導体膜60の形成の様子について、図2を用いて説明する。図2Aは、第1の微結晶半導体膜57の拡大図である。第1の微結晶半導体膜57は、結晶粒の結晶性が高くなるような条件で形成される。代表的には、シリコンまたはゲルマニウムを含む堆積性気体の流量に対する水素の流量を50倍以上1000倍以下にして堆積性気体を希釈する。上記のようにシリコンまたはゲルマニウムを含む堆積性気体の流量に対する水素の流量を高くすることで、第1の微結晶半導体膜57の堆積と同時に、第1の微結晶半導体膜57に含まれる非晶質半導体がエッチングされる。この結果、結晶性の高い結晶粒57aが形成されるが、結晶粒57aの間の非晶質半導体をもエッチングされてしまうため、隙間57bが生じてしまう。また、結晶粒57aの粒径の増大により結晶粒57aの表面粗さが増加すると、複数の結晶粒57aの隙間57bに成膜前駆体が入射する確率が低減し、結晶粒57aの隙間57bが微結晶半導体で充填されない。結晶粒の結晶性が高いことで第1の微結晶半導体膜57の結晶性も高くなる。これらのことから、当該隙間57bにより、キャリアの移動が妨げられるため、上記に示すような結晶性の高い微結晶半導体膜を用いて薄膜トランジスタを作製しても、電気特性が向上しない。そこで、凹凸状の第1の微結晶半導体膜57を、ヘリウム、ネオン、アルゴン、クリプトン等の希ガス雰囲気で発生させたプラズマ61aに曝す。ヘリウム、ネオン、アルゴン、クリプトン等の希ガス雰囲気で発生させたプラズマ61aは、第1の微結晶半導体膜と反応しないプラズマである。このため、ヘリウム、ネオン、アルゴン、クリプトン等の希ガス雰囲気で発生させたプラズマ61aに含まれるヘリウムイオン、ネオンイオン、アルゴンイオン、クリプトンイオン等が、第1の微結晶半導体膜57の結晶粒57aに物理的に衝突し、結晶粒57aの凸部を選択的にエッチングすると共に、エッチングされた結晶粒57aの間の隙間57bに、エッチングされた微結晶半導体が充填される。これらの結果、図2Bに示すように、平坦化された第2の微結晶半導体膜58を形成することができる。なお、当該工程において、ヘリウム、ネオン、アルゴン、クリプトン等の希ガス雰囲気で発生させたプラズマ61aに第1の微結晶半導体膜57が曝されることで、結晶粒の表面側にイオンダメージが入ってしまい、結晶粒58a上に非晶質半導体領域58bが形成されてしまう。そこで、第2の微結晶半導体膜58の表面側の非晶質半導体領域58bを除去する。ここでは、第2の微結晶半導体膜58を水素を含む雰囲気で発生させたプラズマ61bに曝す。水素を含む雰囲気で発生させたプラズマ61bは、微結晶半導体より非晶質半導体のほうがエッチングする速度が速いため、平坦化された第2の微結晶半導体膜58の表面側の非晶質半導体領域58bを選択的にエッチングし、結晶粒58aを残存することができる。以上の工程により、結晶粒の間の隙間の占める面積が小さく、結晶性が高く、且つ平坦性を有する第3の微結晶半導体膜59を形成することができる図2C参照。。次に、図2Dに示すように、第3の微結晶半導体膜59上に、第4の微結晶半導体膜60を形成する。第4の微結晶半導体膜60は、結晶粒の間の隙間の占める面積が小さく、結晶性が高く、且つ平坦性を有する第3の微結晶半導体膜59を種結晶として結晶成長する。第3の微結晶半導体膜59は、結晶粒の間の隙間の占める面積が小さいため、第4の微結晶半導体膜60に含まれる結晶粒の間の隙間の占める面積が小さくなると共に、結晶性を高めることができる。本実施の形態において、微結晶半導体膜を形成した後、当該微結晶半導体膜を平坦化する工程及び結晶性を高める工程の後、微結晶半導体膜を積層形成することで、結晶粒の間の隙間の占める面積が小さく、結晶性が高く、且つ平坦性を有する微結晶半導体膜を形成することができる。第1の微結晶半導体膜57、第3の微結晶半導体膜59、及び第4の微結晶半導体膜60は、微結晶半導体で形成される。微結晶半導体とは、非晶質と結晶構造単結晶、多結晶を含むの中間的な構造の半導体である。微結晶半導体は、自由エネルギー的に安定な第3の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質な半導体であり、結晶粒の径が2nm以上200nm以下、好ましくは10nm以上80nm以下、より好ましくは、20nm以上50nm以下の柱状結晶または針状結晶が基板表面に対して法線方向に成長している。このため、柱状結晶または針状結晶の界面には、結晶粒界が形成される場合もある。微結晶半導体の代表例である微結晶シリコンは、そのラマンスペクトルのピークが単結晶シリコンを示す520cm-1よりも低波数側に、シフトしている。即ち、単結晶シリコンを示す520cm-1とアモルファスシリコンを示す480cm-1の間に微結晶シリコンのラマンスペクトルのピークがある。また、未結合手ダングリングボンドを終端するため水素またはハロゲンを少なくとも1原子またはそれ以上含んでいる。さらに、希ガス元素を含ませて格子歪みをさらに助長させることで、安定性が増し良好な微結晶半導体が得られる。このような微結晶半導体に関する記述は、例えば、米国特許4,409,134号で開示されている。本実施の形態により、結晶粒の間の隙間の占める面積が小さく、結晶性が高く、且つ平坦性を有する微結晶半導体膜を作製することができる。実施の形態2本実施の形態では、本発明の一形態である半導体装置に形成される薄膜トランジスタの作製方法について、図3乃至図6を参照して説明する。なお、薄膜トランジスタは、p型よりもn型の方がキャリアの移動度が高い。また、同一の基板上に形成する薄膜トランジスタを全て同じ極性に統一すると、工程数を抑えることができて好ましい。そのため、本実施の形態では、n型の薄膜トランジスタの作製方法について説明する。なお、オン電流とは、薄膜トランジスタがオン状態のときに、ソース電極とドレイン電極の間に流れる電流をいう。例えば、n型の薄膜トランジスタの場合には、ゲート電圧が薄膜トランジスタの閾値電圧よりも高いときにソース電極とドレイン電極との間に流れる電流である。また、オフ電流とは、薄膜トランジスタがオフ状態のときに、ソース電極とドレイン電極の間に流れる電流をいう。例えば、n型の薄膜トランジスタの場合には、ゲート電圧が薄膜トランジスタの閾値電圧よりも低いときにソース電極とドレイン電極との間に流れる電流である。図3Aに示すように、基板101上にゲート電極103を形成する。次に、ゲート電極103第1のゲート電極ともいう。を覆うゲート絶縁膜105を形成し、ゲート絶縁膜105上に第1の微結晶半導体膜107を形成する。基板101としては、実施の形態1に示す基板51を適宜用いることができる。ゲート電極103は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム、ニッケル等の金属材料またはこれらを主成分とする合金材料を用いて、単層でまたは積層して形成することができる。また、リン等の不純物元素をドーピングした多結晶シリコンに代表される半導体、Ag-Pd-Cu合金、Al-Nd合金、Al-Ni合金などを用いてもよい。例えば、ゲート電極103の二層の積層構造としては、アルミニウム膜上にモリブデン膜を積層した二層の積層構造、または銅膜上にモリブデン膜を積層した二層構造、または銅膜上に窒化チタン膜若しくは窒化タンタル膜を積層した二層構造、窒化チタン膜とモリブデン膜とを積層した二層構造、酸素を含む銅-マグネシウム合金膜と銅膜とを積層した二層構造、酸素を含む銅-マンガン合金膜と銅膜とを積層した二層構造、銅-マンガン合金膜と銅膜とを積層した二層構造などとすることが好ましい。三層の積層構造としては、タングステン膜または窒化タングステン膜と、アルミニウムとシリコンの合金膜またはアルミニウムとチタンの合金膜と、窒化チタン膜またはチタン膜とを積層した三層積層とすることが好ましい。電気的抵抗が低い膜上にバリア膜として機能する金属膜が積層されることで、電気的抵抗を低くでき、且つ金属膜から半導体膜への金属元素の拡散を防止することができる。ゲート電極103は、基板101上に、スパッタリング法または真空蒸着法を用いて、上記した材料により導電膜を形成し、該導電膜上にフォトリソグラフィ法またはインクジェット法等によりマスクを形成し、該マスクを用いて導電膜をエッチングして形成することができる。また、銀、金または銅等の導電性ナノペーストをインクジェット法により基板上に吐出し、焼成することで形成することもできる。なお、ゲート電極103と、基板101との密着性向上を目的として、上記の金属材料の窒化物膜を、基板101と、ゲート電極103との間に設けてもよい。ここでは、基板101上に導電膜を形成し、フォトリソグラフィ工程により形成したレジストで形成されるマスクを用いて、当該導電膜をエッチングする。なお、ゲート電極103の側面は、テーパー形状とすることが好ましい。これは、後の工程で、ゲート電極103上に形成される絶縁膜、半導体膜及び配線が、ゲート電極103の段差箇所において切断しないためである。ゲート電極103の側面をテーパー形状にするためには、レジストで形成されるマスクを後退させつつエッチングを行えばよい。また、ゲート電極103を形成する工程により、ゲート配線走査線及び容量配線も同時に形成することができる。なお、走査線とは画素を選択する配線をいい、容量配線とは画素の保持容量の一方の電極に接続された配線をいう。ただし、これに限定されず、ゲート配線及び容量配線の一方または双方と、ゲート電極103とは別に設けてもよい。ゲート絶縁膜105は、実施の形態1に示す絶縁膜55を適宜用いて形成することができる。また、ゲート絶縁膜105を酸化シリコンまたは酸化窒化シリコンにより形成することで、薄膜トランジスタの閾値電圧の変動を低減することができる。ゲート絶縁膜105は、CVD法またはスパッタリング法等を用いて形成することができる。ゲート絶縁膜105のCVD法による形成工程において、グロー放電プラズマの生成は、実施の形態1に示す第1の微結晶半導体膜57の堆積条件を適宜用いることができる。また、高周波数が1GHz以上であるマイクロ波プラズマCVD装置を用いてゲート絶縁膜105を形成すると、ゲート電極と、ドレイン電極及びソース電極との間の耐圧を向上させることができるため、信頼性の高い薄膜トランジスタを得ることができる。また、ゲート絶縁膜105として、有機シランガスを用いたCVD法により酸化シリコン膜を形成することで、後に形成する半導体膜の結晶性を高めることが可能であるため、薄膜トランジスタのオン電流及び電界効果移動度を高めることができる。有機シランガスとしては、珪酸エチルTEOS:化学式SiOC2H54、テトラメチルシランTMS:化学式SiCH34、テトラメチルシクロテトラシロキサンTMCTS、オクタメチルシクロテトラシロキサンOMCTS、ヘキサメチルジシラザンHMDS、トリエトキシシランSiHOC2H53、トリスジメチルアミノシランSiHNCH323等のシリコン含有化合物を用いることができる。第1の微結晶半導体膜107は、実施の形態1に示す第1の微結晶半導体膜57と同様に、結晶粒の結晶性が高くなるような条件で形成することができる。第1の微結晶半導体膜107の原料ガスとして、希ガスを用いることで、第1の微結晶半導体膜107の結晶性を高めることができる。このため、薄膜トランジスタのオン電流及び電界効果移動度が高まると共に、レーザー処理等含まないためスループットを高めることができる。次に、実施の形態1と同様に、第1の微結晶半導体膜107を平坦化する処理を行う。ここでは、第1の微結晶半導体膜107を、希ガス雰囲気で発生させたプラズマ61aに曝す。当該工程により、第1の微結晶半導体膜107の凸部を物理的にエッチングすると共に、結晶粒の間の隙間を微結晶半導体で充填することで、図3Bに示すように、平坦化された第2の微結晶半導体膜108を形成することができる。なお、当該工程において、ヘリウム、ネオン、アルゴン、クリプトン等の希ガス雰囲気で発生させたプラズマ61aに、第1の微結晶半導体膜107が曝されることで、イオンダメージにより第2の微結晶半導体膜108の表面側に非晶質半導体領域が形成される。次に、平坦化された第2の微結晶半導体膜108表面側に形成された非晶質半導体領域を除去する処理を行う。ここでは、第2の微結晶半導体膜108を水素を含む雰囲気で発生させたプラズマ61bに曝す。この結果、図3Cに示すように、結晶粒の間の隙間の占める面積が小さく、結晶性が高く、且つ平坦性を有する第3の微結晶半導体膜109を形成することができる。次に、第3の微結晶半導体膜109上に第4の微結晶半導体膜110を形成する。第4の微結晶半導体膜110は、結晶粒の間の隙間の占める面積が小さく、結晶性が高く、且つ平坦性を有する第3の微結晶半導体膜109を種結晶として結晶成長する。この結果、第4の微結晶半導体膜110に含まれる結晶粒の間の隙間の占める面積を小さくするとともに、結晶粒の結晶性を高めることができる。第4の微結晶半導体膜110の原料ガスとして希ガスを用いることで、第1の微結晶半導体膜107と同様に、第4の微結晶半導体膜110の結晶性を高めることができる。このため、薄膜トランジスタのオン電流及び電界効果移動度が高まると共に、レーザー処理等含まないためスループットを高めることができる。次に、図3Dに示すように、第4の微結晶半導体膜110上に半導体膜111を形成する。半導体膜111は、微結晶半導体領域111a及び非晶質半導体領域111bを含む。次に、半導体膜111上に、不純物半導体膜113を形成する。次に、不純物半導体膜113上にレジストで形成されるマスク115を形成する。第4の微結晶半導体膜110を種結晶として、部分的に結晶成長させる条件部分的に結晶成長が抑制される条件で、微結晶半導体領域111a及び非晶質半導体領域111bを有する半導体膜111を形成することができる。半導体膜111は、プラズマCVD装置の処理室内において、シリコンまたはゲルマニウムを含む堆積性気体と、水素と、窒素を含む気体とを混合し、グロー放電プラズマにより形成する。窒素を含む気体としては、アンモニア、窒素、フッ化窒素、塩化窒素、クロロアミン、フルオロアミン等がある。グロー放電プラズマの生成は、第1の微結晶半導体膜107と同様にすることができる。このとき、シリコンまたはゲルマニウムを含む堆積性気体と、水素との流量比は、第1の微結晶半導体膜107または第4の微結晶半導体膜110と同様に微結晶半導体膜を形成する流量比を用い、さらに原料ガスに窒素を含む気体を用いる条件とすることで、第1の微結晶半導体膜107及び第4の微結晶半導体膜110の堆積条件よりも、結晶成長を低減することができる。具体的には、半導体膜111の堆積初期においては、原料ガスに窒素を含む気体が含まれるため、部分的に結晶成長が抑制され、錐形状の微結晶半導体領域が成長すると共に、非晶質半導体領域が形成される。さらに、堆積中期または後期では、錐形状の微結晶半導体領域の結晶成長が停止し、非晶質半導体領域のみが堆積される。この結果、半導体膜111において、微結晶半導体領域111a、及び欠陥が少なく、価電子帯のバンド端における準位のテール裾の傾きが急峻である秩序性の高い半導体膜で形成される非晶質半導体領域111bを形成することができる。半導体膜111を形成する条件のガス流量比は、シリコンまたはゲルマニウムを含む堆積性気体の流量に対する水素の流量が10~2000倍、好ましくは10~200倍である。なお、通常の非晶質半導体膜を形成する条件のガス流量比は、シリコンまたはゲルマニウムを含む堆積性気体の流量に対する水素の流量は0~5倍である。また、半導体膜111の原料ガスに、希ガスを導入することで、成膜速度を高めることができる。半導体膜111の厚さは、50~350nmとすることが好ましく、さらに好ましくは120~250nmとする。ここで、図3Dに示すゲート絶縁膜105と、不純物半導体膜113との間の拡大図を、図4に示す。図4Aに示すように、半導体膜111の微結晶半導体領域111aは凹凸状であり、凸部はゲート絶縁膜105側から非晶質半導体領域111bに向かって、先端が狭まる凸部の先端が鋭角である凸状錐形状である。なお、微結晶半導体領域111aの形状は、ゲート絶縁膜105側から非晶質半導体領域111bに向かって幅が広がる凸状逆錐形状であってもよい。微結晶半導体の厚さ第3の微結晶半導体膜109、第4の微結晶半導体膜110および微結晶半導体領域111aの合計の厚さ、即ち、微結晶半導体とゲート絶縁膜105との界面から、微結晶半導体領域111aの突起凸部の先端までの距離を、5nm以上310nm以下ただし、微結晶半導体領域111aの突起は不純物半導体膜113に達しない。とすることで、薄膜トランジスタのオフ電流を低減することができる。また、半導体膜111に含まれる酸素及び窒素の二次イオン質量分析法SIMS:SecondaryIonMassSpectrometryによって計測される濃度を、1×1018atoms/cm3未満とすることで、微結晶半導体領域111aの結晶性を高めることができるため好ましい。なお、ここでは、特に測定方法が記載されていない場合は、濃度はSIMSにより測定された値である。非晶質半導体領域111bは、窒素を有する非晶質半導体で形成される。窒素を有する非晶質半導体に含まれる窒素は、例えばNH基またはNH2基として存在していてもよい。非晶質半導体としては、アモルファスシリコンを用いる。窒素を有する非晶質半導体は、従来の非晶質半導体と比較して、CPMConstantphotocurrentmethodやフォトルミネッセンス分光測定で測定されるUrbach端のエネルギーが小さく、欠陥吸収スペクトル量が少ない半導体である。即ち、窒素を有する非晶質半導体は、従来の非晶質半導体と比較して、欠陥が少なく、価電子帯のバンド端における準位のテール裾の傾きが急峻である秩序性の高い半導体である。窒素を有する非晶質半導体は、価電子帯のバンド端における準位のテール裾の傾きが急峻であるため、バンドギャップが広くなり、トンネル電流が流れにくい。このため、窒素を有する非晶質半導体を微結晶半導体領域111a及び不純物半導体膜113の間に設けることで、薄膜トランジスタのオフ電流を低減することができる。また、窒素を有する非晶質半導体を設けることで、オン電流と電界効果移動度を高めることが可能である。さらに、窒素を有する非晶質半導体は、低温フォトルミネッセンス分光によるスペクトルのピークが、1.31eV以上1.39eV以下の範囲にある。なお、微結晶半導体、代表的には微結晶シリコンを低温フォトルミネッセンス分光により測定したスペクトルのピークは、0.98eV以上1.02eV以下の範囲にあり、窒素を有する非晶質半導体は、微結晶半導体とは異なる特徴を有する。また、非晶質半導体領域111bの他に、微結晶半導体領域111aにも、NH基またはNH2基を有してもよい。また、図4Bに示すように、非晶質半導体領域111bに、粒径が1nm以上10nm以下、好ましくは1nm以上5nm以下の半導体結晶粒111cを含ませることで、更にオン電流と電界効果移動度を高めることが可能である。ゲート絶縁膜105側から非晶質半導体領域111bに向かって、先端が狭まる凸状錐形状の微結晶半導体または幅が広がる凸状の微結晶半導体は、微結晶半導体が堆積する条件で第2の微結晶半導体膜を形成した後、結晶成長を低減する条件で結晶成長させると共に、非晶質半導体を堆積することで、このような構造となる。半導体膜111の微結晶半導体領域111aは、錐形状または逆錐形状であるため、オン状態でソース電極及びドレイン電極の間に電圧が印加されたときの縦方向膜厚方向における抵抗、即ち、半導体膜111の抵抗を下げることが可能である。また、微結晶半導体領域111aと不純物半導体膜113との間に、欠陥が少なく、価電子帯のバンド端における準位のテール裾の傾きが急峻である秩序性の高い、窒素を有する非晶質半導体を有するため、トンネル電流が流れにくくなる。以上のことから、本実施の形態に示す薄膜トランジスタは、オン電流及び電界効果移動度を高めるとともに、オフ電流を低減することができる。ここでは、半導体膜111の原料ガスに窒素を含む気体を含ませて、微結晶半導体領域111a及び非晶質半導体領域111bを有する半導体膜111を形成したが、他の半導体膜111の形成方法として、第4の微結晶半導体膜110の表面に窒素を含む気体を曝して、第4の微結晶半導体膜110の表面に窒素を吸着させた後、シリコンまたはゲルマニウムを含む堆積性気体及び水素を原料ガスとして半導体膜111を形成することで、微結晶半導体領域111a及び非晶質半導体領域111bを有する半導体膜111を形成することができる。不純物半導体膜113は、リンが添加されたアモルファスシリコン、リンが添加された微結晶シリコン等で形成する。また、リンが添加されたアモルファスシリコン及びリンが添加された微結晶シリコンの積層構造とすることもできる。なお、薄膜トランジスタとして、pチャネル型薄膜トランジスタを形成する場合は、不純物半導体膜113は、ボロンが添加された微結晶シリコン、ボロンが添加されたアモルファスシリコン等で形成する。なお、半導体膜111と、のちに形成する配線129a、129bとがオーミックコンタクトをする場合は、不純物半導体膜113を形成しなくともよい。不純物半導体膜113は、プラズマCVD装置の処理室内において、シリコンを含む堆積性気体と、水素と、ホスフィン水素希釈またはシラン希釈とを混合し、グロー放電プラズマにより、リンが添加されたアモルファスシリコン、またはリンが添加された微結晶シリコンを形成する。なお、p型の薄膜トランジスタを作製する場合は、不純物半導体膜113として、ホスフィンの代わりに、ジボランを用いて、グロー放電プラズマにより形成すればよい。また、不純物半導体膜113を、リンが添加された微結晶シリコン、またはボロンが添加された微結晶シリコンで形成する場合は、半導体膜111と、不純物半導体膜113との間に、微結晶半導体膜、代表的には微結晶シリコン膜を形成することで、界面の特性を向上させることができる。この結果、不純物半導体膜113と、半導体膜111との界面に生じる抵抗を低減することができる。この結果、薄膜トランジスタのソース領域、半導体膜、及びドレイン領域を流れる電流量を増加させ、オン電流及び電界効果移動度の増加が可能となる。レジストで形成されるマスク115はフォトリソグラフィ工程により形成することができる。次に、レジストで形成されるマスク115を用いて、第3の微結晶半導体膜109、第4の微結晶半導体膜110、半導体膜111、及び不純物半導体膜113をエッチングする。この工程により、第3の微結晶半導体膜109、第4の微結晶半導体膜110、半導体膜111、及び不純物半導体膜113を素子毎に分離し、半導体積層体117、及び不純物半導体膜121を形成する。なお、半導体積層体117は、第3の微結晶半導体膜109、第4の微結晶半導体膜110、及び半導体膜111それぞれの一部であり、第3の微結晶半導体膜109、第4の微結晶半導体膜110、及び半導体膜111の微結晶半導体領域111aそれぞれの一部を含む微結晶半導体領域117aと、半導体膜111の非晶質半導体領域111bの一部を含む非晶質半導体領域117bとを有する。この後、レジストで形成されるマスク115を除去する図3E参照。。次に、不純物半導体膜121上に導電膜127を形成する図5A参照。。導電膜127は、アルミニウム、銅、チタン、ネオジム、スカンジウム、モリブデン、クロム、タンタル若しくはタングステン等を用いて単層で、または積層して形成することができる。または、ヒロック防止元素が添加されたアルミニウム合金ゲート電極103に用いることができるAl-Nd合金等により形成してもよい。ドナーとなる不純物元素を添加した結晶性シリコンを用いてもよい。ドナーとなる不純物元素が添加された結晶性シリコンと接する側の膜を、チタン、タンタル、モリブデン、タングステンまたはこれらの元素の窒化物により形成し、その上にアルミニウムまたはアルミニウム合金を形成した積層構造としてもよい。更には、アルミニウムまたはアルミニウム合金の上面及び下面を、チタン、タンタル、モリブデン、タングステンまたはこれらの元素の窒化物で挟んだ積層構造としてもよい。導電膜127は、CVD法、スパッタリング法または真空蒸着法を用いて形成する。また、導電膜127は、銀、金または銅等の導電性ナノペーストを用いてスクリーン印刷法またはインクジェット法等を用いて吐出し、焼成することで形成しても良い。次に、フォトリソグラフィ工程によりレジストで形成されるマスクを形成し、当該レジストで形成されるマスクを用いて導電膜127をエッチングして、ソース電極及びドレイン電極として機能する配線129a、129bを形成する図5B参照。。導電膜127のエッチングはドライエッチングまたはウェットエッチングを用いることができる。なお、配線129a、129bの一方は、ソース電極またはドレイン電極のみならず信号線としても機能する。ただし、これに限定されず、信号線とソース電極及びドレイン電極とを別に設けてもよい。次に、不純物半導体膜121及び半導体積層体117の一部をエッチングして、ソース領域及びドレイン領域として機能する一対の不純物半導体膜131a、131bを形成する。また、微結晶半導体領域133a及び一対の非晶質半導体領域133bを有する半導体積層体133を形成する。このとき、微結晶半導体領域133aが露出されるように半導体積層体117をエッチングすることで、配線129a、129bで覆われる領域では微結晶半導体領域133a及び非晶質半導体領域133bが積層され、配線129a、129bで覆われず、かつ少なくともゲート電極と重なる領域においては、微結晶半導体領域133aが露出する半導体積層体133となる。即ち、バックチャネルにおいて、微結晶半導体領域133aが露出する半導体積層体133となる。ここでは、エッチングにおいて、配線129a、129bの端部と、不純物半導体膜131a、131bの端部とが揃っている場合もあるが、端部とが揃っていない場合もある。次に、ドライエッチングを行ってもよい。ドライエッチングの条件は、露出している微結晶半導体領域133a及び露出している非晶質半導体領域133bにダメージが入らず、且つ微結晶半導体領域133a及び非晶質半導体領域133bに対するエッチングレートが低い条件を用いる。エッチングガスとしては、代表的にはCl2、CF4、またはN2等を用いる。また、エッチング方法については特に限定はなく、誘導結合型プラズマICP:InductivelyCoupledPlasma方式、容量結合型プラズマCCP:CapacitivelyCoupledPlasma方式、電子サイクロトン共鳴プラズマECR:ElectronCyclotronResonance方式、反応性イオンエッチングRIE:ReactiveIonEtching方式等を用いることができる。次に、微結晶半導体領域133a及び非晶質半導体領域133bの表面にプラズマ処理、代表的には水プラズマ処理、酸素プラズマ処理、アンモニアプラズマ処理、窒素プラズマ処理等を行う。水プラズマ処理は、水を主成分とするガスを反応空間に導入し、プラズマを生成して、行うことができる。この後、レジストで形成されるマスクを除去する。なお、当該レジストで形成されるマスクの除去は、不純物半導体膜121及び半導体積層体117のドライエッチング前に行ってもよい。上記したように、微結晶半導体領域133a及び非晶質半導体領域133bを形成した後に、微結晶半導体領域133a及び非晶質半導体領域133bにダメージを与えない条件で更なるドライエッチングを行うことで、露出した微結晶半導体領域133a及び露出した非晶質半導体領域133b上に存在する残渣などの不純物を除去することができる。また、ドライエッチングに続けて水プラズマ処理を行うことで、微結晶半導体領域133aの欠陥を低減することができる。また、プラズマ処理を行うことで、ソース領域とドレイン領域との間の絶縁性を高めることができ、完成する薄膜トランジスタのオフ電流を低減し、電気的特性のばらつきを低減することができる。なお、レジストで形成されるマスクを用いて導電膜127をエッチングし、配線129a、129bを形成し、半導体積層体117の非晶質半導体領域117bの途中までエッチングした後、レジストで形成されるマスクを除去する。次に、配線129a、129bをマスクとして、半導体積層体117の非晶質半導体領域及び微結晶半導体領域それぞれの一部をエッチングして、微結晶半導体領域133aが露出する半導体積層体133を形成することができる。当該工程により、微結晶半導体領域133aが剥離液、及びレジストの残渣物に触れることがない。また、レジストで形成されるマスクを除去した後、配線129a、129bを用いて、非晶質半導体領域133bをエッチングして、微結晶半導体領域133aを露出する。このため、剥離液、及びレジストの残渣物に触れた非晶質半導体領域は、バックチャネルには残存しない。この結果、バックチャネルに残存した剥離液、及びレジストの残渣物によるリーク電流が発生しないため、薄膜トランジスタのオフ電流をより低減することができる。以上の工程によりシングルゲート型の薄膜トランジスタを作製することができる。また、本実施の形態に示す構造とすることで、オフ電流が低く、オン電流及び電界効果移動度が高い薄膜トランジスタを生産性高く作製することができる。次に、絶縁膜137第2のゲート絶縁膜ともいう。を形成する。絶縁膜137は、ゲート絶縁膜105と同様に形成することができる。次に、フォトリソグラフィ工程によりレジストでなるマスクを形成し、該マスクを用いて絶縁膜137に開口部図示しない。を形成する。次に、バックゲート電極139第2のゲート電極ともいう。を形成する図5C参照。以上の工程により、デュアルゲート型の薄膜トランジスタを作製することができる。バックゲート電極139は、配線129a、129bと同様に形成することができる。また、バックゲート電極139は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、または酸化シリコンを添加したインジウム錫酸化物等の透光性を有する導電性材料を用いて形成することができる。また、バックゲート電極139は、透光性を有する導電性高分子導電性ポリマーともいう。を含む導電性組成物を用いて形成することができる。バックゲート電極139は、シート抵抗が10000Ω/□以下であって、且つ波長550nmにおける透光率が70以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率が0.1Ωcm以下であることが好ましい。導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリン若しくはその誘導体、ポリピロール若しくはその誘導体、ポリチオフェン若しくはその誘導体、又は、アニリン、ピロール及びチオフェンの2種以上の共重合体若しくはその誘導体などがある。バックゲート電極139は、CVD法、スパッタリング法または真空蒸着法を用いて形成する。また、バックゲート電極139は、銀、金または銅等の導電性ナノペーストを用いてスクリーン印刷法またはインクジェット法等を用いて吐出し、焼成することで形成しても良い。上記材料のいずれかを用いた薄膜を形成した後、フォトリソグラフィ工程によりレジストでなるマスクを形成し、該マスクを用いて上記薄膜をエッチングすることで、形成できる。また、透光性を有する導電性高分子を含む導電性組成物を塗布または印刷した後、焼成して形成することができる。次に、薄膜トランジスタの平面図である図6を用いて、バックゲート電極の形状を説明する。図6Aに示すように、バックゲート電極139は、ゲート電極103と平行に形成することができる。この場合、バックゲート電極139に印加する電圧と、ゲート電極103に印加する電圧とを、それぞれ任意に制御することが可能である。このため、薄膜トランジスタのしきい値電圧を制御することができる。また、キャリアが流れる領域、即ちチャネル領域が、微結晶半導体領域のゲート絶縁膜105側、及び絶縁膜137側に形成されるため、薄膜トランジスタのオン電流を高めることができる。また、図6Bに示すように、バックゲート電極139は、ゲート電極103に接続させることができる。即ち、ゲート絶縁膜105及び絶縁膜137に形成した開口部150において、ゲート電極103及びバックゲート電極139が接続する構造とすることができる。この場合、バックゲート電極139に印加する電圧と、ゲート電極103に印加する電圧とは、等しい。この結果、半導体膜において、キャリアが流れる領域、即ちチャネル領域が、微結晶半導体領域のゲート絶縁膜105側、及び絶縁膜137側に形成されるため、薄膜トランジスタのオン電流を高めることができる。また、図6Cに示すように、バックゲート電極139は、ゲート電極103と接続せず、フローティングでもよい。バックゲート電極139に電圧を印加せずとも、チャネル領域が、微結晶半導体領域のゲート絶縁膜105側、及び絶縁膜137側に形成されるため、薄膜トランジスタのオン電流を高めることができる。さらには、図6Dに示すように、バックゲート電極139は、絶縁膜137を介して配線129a、129bと重畳してもよい。ここでは、図6Aに示す構造のバックゲート電極139を用いて示したが、図6B及び図6Cに示すバックゲート電極139も同様に配線129a、129bと重畳してもよい。本実施の形態に示すシングルゲート型の薄膜トランジスタ及びデュアルゲート型の薄膜トランジスタは、結晶粒の間の隙間の占める面積が小さく、結晶性が高く、且つ平坦性の高い微結晶半導体膜でチャネル領域を形成することが可能である。このため、シングルゲート型の薄膜トランジスタ及びデュアルゲート型の薄膜トランジスタのキャリアの移動量が増加し、オン電流及び電界効果移動度を高めることができる。また、微結晶半導体領域133aと、不純物半導体膜131a、131bの間に、非晶質半導体領域133bを有する。このため、薄膜トランジスタのオフ電流を低減することができる。以上のことから、シングルゲート型の薄膜トランジスタ及びデュアルゲート型の薄膜トランジスタの面積を小さくすることが可能であり、半導体装置の高集積化が可能である。また、表示装置の駆動回路に本実施の形態に示す薄膜トランジスタを用いることで、駆動回路の面積を低減できるため、表示装置の狭額縁化が可能である。実施の形態3本実施の形態では、実施の形態2と比較して、オフ電流の低い薄膜トランジスタの作製方法について、図3及び図7を用いて説明する。実施の形態2と同様に、図3の工程を経て、図7Aに示すように、半導体積層体117及び不純物半導体膜121上に導電膜127を形成する。次に、フォトリソグラフィ工程によりレジストで形成されるマスクを形成し、当該レジストで形成されるマスクを用いて導電膜127をエッチングして、ソース電極及びドレイン電極として機能する配線129a、129bを形成する。導電膜127のエッチングはドライエッチングまたはウェットエッチングを用いることができる。なお、配線129a、129bの一方は、ソース電極またはドレイン電極のみならず信号線としても機能する。ただし、これに限定されず、信号線とソース電極及びドレイン電極とは別に設けてもよい。次に、不純物半導体膜121及び半導体積層体117の一部をエッチングして、ソース領域及びドレイン領域として機能する一対の不純物半導体膜131a、131bを形成する。また、微結晶半導体領域143a及び非晶質半導体領域143bを有する半導体積層体143を形成する図7B参照。。このとき、非晶質半導体領域143bが露出されるように半導体積層体117をエッチングすることで、バックチャネルにおいて非晶質半導体領域143bが露出する半導体積層体143となる。次に、実施の形態2と同様に、ドライエッチングを行ってもよい。次に、実施の形態2と同様に、非晶質半導体領域143bの表面にプラズマ処理、代表的には水プラズマ処理、酸素プラズマ処理、アンモニアプラズマ処理、窒素プラズマ処理等を行ってもよい。以上の工程によりシングルゲート型の薄膜トランジスタを作製することができる。また、本実施の形態に示す構造とすることで、オフ電流が低く、オン電流及び電界効果移動度が高い薄膜トランジスタを生産性高く作製することができる。次に、絶縁膜137を形成する。絶縁膜137は、ゲート絶縁膜105と同様に形成することができる。次に、フォトリソグラフィ工程によりレジストでなるマスクを形成し、該マスクを用いて絶縁膜137に開口部図示しない。を形成する。次に、バックゲート電極139を形成する図7C参照。以上の工程により、デュアルゲート型の薄膜トランジスタを作製することができる。本実施の形態に示すシングルゲート型の薄膜トランジスタ及びデュアルゲート型の薄膜トランジスタは、結晶粒の間の隙間の占める面積が小さく、結晶性が高く、且つ平坦性の高い微結晶半導体膜でチャネル領域を形成することが可能である。このため、シングルゲート型の薄膜トランジスタ及びデュアルゲート型の薄膜トランジスタのキャリアの移動量が増加し、オン電流及び電界効果移動度を高めることができる。また、微結晶半導体領域143aと、不純物半導体膜131a、131bの間に、非晶質半導体領域143bを有し、且つバックチャネルに非晶質半導体領域143bが形成される。このため、薄膜トランジスタのオフ電流を低減することができる。以上のことから、シングルゲート型の薄膜トランジスタ及びデュアルゲート型の薄膜トランジスタの面積を小さくすることが可能であり、半導体装置の高集積化が可能である。また、表示装置の駆動回路に本実施の形態に示す薄膜トランジスタを用いることで、駆動回路の面積を低減できるため、表示装置の狭額縁化が可能である。実施の形態4本実施の形態では、実施の形態2及び実施の形態3と比較して、オフ電流をさらに低減できる薄膜トランジスタの作製方法について、図3、図5、及び図8を用いて説明する。ここでは、実施の形態2を用いて説明するが、適宜実施の形態3を適用することができる。実施の形態2と同様に、図3A乃至図3Dの工程を経て、図8Aに示すように、半導体積層体117を形成する。次に、レジストで形成されるマスク115を残存させたまま、半導体積層体117の側面にプラズマ123を曝すプラズマ処理を行う。ここでは、酸化性ガスまたは窒化性ガス雰囲気でプラズマを発生させて、半導体積層体117をプラズマ123に曝す。酸化性ガスとしては、酸素、オゾン、一酸化二窒素、水蒸気、ならびに酸素及び水素の混合気体等がある。また、窒化性ガスとしては、窒素、アンモニア、フッ化窒素、塩化窒素、クロロアミン、フルオロアミン等がある。酸化性ガスまたは窒化性ガス雰囲気でプラズマを発生させることで、ラジカルが発生する。当該ラジカルは半導体積層体117と反応し、半導体積層体117の側面に酸化物または窒化物からなる絶縁領域を形成することができる。なお、プラズマを照射する代わりに、紫外光を照射し、ラジカルを発生させてもよい。また、酸化性ガスとして、酸素、オゾン、水蒸気、ならびに酸素及び水素の混合気体を用いると、図8Bに示すように、プラズマ照射によりレジストが後退し、上面の面積が縮小したレジストで形成されるマスク115aが形成される。このため、当該プラズマ処理により、半導体積層体117の側壁と共に、露出された不純物半導体膜121が酸化し、半導体積層体117の側壁及び不純物半導体膜121の側壁及び上面の一部にも絶縁領域125aが形成される。次に、実施の形態2に示すように、図5A及び図5Bと同様の工程を経て、図8Cに示すように、ソース電極及びドレイン電極として機能する配線129a、129b、ソース領域及びドレイン領域として機能する一対の不純物半導体膜131a、131b、微結晶半導体領域133a及び一対の非晶質半導体領域133bを有する半導体積層体133、絶縁膜137を形成することで、シングルゲート型の薄膜トランジスタを作製することができる。また、図示しないが、絶縁膜137上にバックゲート電極を形成することで、デュアルゲート型の薄膜トランジスタを作製することができる。本実施の形態に示すシングルゲート型の薄膜トランジスタ及びデュアルゲート型の薄膜トランジスタは、結晶粒の間の隙間の占める面積が小さく、結晶性が高く、且つ平坦性の高い微結晶半導体膜でチャネル領域を形成することが可能である。また、半導体積層体133及び配線129a、129bの間に酸化物または窒化物からなる絶縁領域を設けることにより、配線129a、129bから半導体積層体133へのホールの注入を抑制することが可能であり、オフ電流が低く、電界効果移動度及びオン電流の高い薄膜トランジスタとなる。このため、薄膜トランジスタの面積を小さくすることが可能であり、半導体装置の高集積化が可能である。また、表示装置の駆動回路に本実施の形態に示す薄膜トランジスタを用いることで、駆動回路の面積を低減できるため、表示装置の狭額縁化が可能である。実施の形態5薄膜トランジスタを作製し、該薄膜トランジスタを画素部、さらには駆動回路に用いて表示機能を有する半導体装置表示装置ともいうを作製することができる。また、薄膜トランジスタを用いた駆動回路の一部または全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。表示装置は表示素子を含む。表示素子としては液晶素子液晶表示素子ともいう、発光素子発光表示素子ともいうを用いることができる。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ELElectroLuminescence、有機EL等が含まれる。また、電子インクなど、電気的作用によりコントラストが変化する表示媒体も適用することができる。また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むIC等を実装した状態にあるモジュールとを含む。さらに、該表示装置を作製する過程における、表示素子が完成する前の一形態に相当する素子基板に関し、該素子基板は、電流を表示素子に供給するための手段を複数の各画素に備える。素子基板は、具体的には、表示素子の画素電極のみが形成された状態であっても良いし、画素電極となる導電膜を形成した後であって、エッチングして画素電極を形成する前の状態であっても良いし、あらゆる形態があてはまる。なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光源照明装置含むを指す。また、コネクタ、例えばFPCFlexibleprintedcircuitもしくはTABTapeAutomatedBondingテープもしくはTCPTapeCarrierPackageが取り付けられたモジュール、TABテープやTCPの先にプリント配線板が設けられたモジュール、または表示素子にCOGChipOnGlass方式によりIC集積回路が直接実装されたモジュールも全て表示装置に含むものとする。実施の形態6本実施の形態では、半導体装置の一形態である光電変換装置について説明する。本実施の形態に示す光電変換装置では、実施の形態1に示すような、結晶粒の間の隙間の占める面積が小さく、結晶性が高く、且つ平坦性の高い微結晶半導体膜を半導体膜に採用する。結晶粒の間の隙間の占める面積が小さく、結晶性が高く、且つ平坦性の高い微結晶半導体膜は、光電変換を奏する半導体膜や導電型を示す半導体膜として採用することができるが、特に、光電変換を奏する半導体膜に採用することが好適である。または、光電変換を奏する半導体膜や導電型を示す半導体膜と、他の膜との界面に、結晶粒の間の隙間の占める面積が小さく、結晶性が高く、且つ平坦性の高い微結晶半導体膜を形成することもできる。上述のような構成を採用することで、光電変換を奏する半導体膜や導電型を示す半導体膜によって生じる抵抗直列抵抗を低減し、光電変換装置の特性を向上させることができる。また、光電変換を奏する半導体膜や導電型を示す半導体膜と、他の膜との界面における光学的電気的な損失を抑制し、光電変換効率を向上させることができる。以下、図9及び図10を用いて、光電変換装置の作製方法の一形態について説明する。図9Aに示すように、基板200上に第1の電極202を形成する。基板200としては、実施の形態1に示す基板51を適宜用いることができる。なお、基板200の表面は、テクスチャー構造であってもよい。これにより、光電変換効率を向上させることが可能である。また、本実施の形態では、光が基板200の裏面側図の下方から入射する構成とするため、透光性を有する基板を採用するが、のちに形成される第2の電極側図の上方から光が入射する構成とする場合には、これに限られない。この場合、シリコンなどの材料を含む半導体基板や、金属材料などを含む導電性基板を用いても良い。第1の電極202は、実施の形態2に示すバックゲート電極139に示す透光性を有する導電性材料を用いて形成することができる。第1の電極202は、スパッタリング法、CVD法、真空蒸着法、塗布法、印刷法などを用いて形成する。第1の電極202は、10nm乃至500nm、望ましくは、50nm乃至100nmの厚さで形成する。なお、本実施の形態では、光が基板200の裏面側図の下方から入射する構成とするため、透光性を有する導電性材料を用いて第1の電極202を形成しているが、のちに形成される第2の電極側図の上方から光が入射する構成とする場合には、これに限られない。このような場合には、アルミニウム、白金、金、銀、銅、チタン、タンタル、タングステンなどの透光性を有しない導電性材料を用いて第1の電極202を形成することができる。特に、光を反射しやすい材料を用いる場合には、光電変換効率を十分に向上させることが可能である。基板200と同様、第1の電極202を、テクスチャー構造としてもよい。また、第1の電極202に接するように、低抵抗な導電性材料からなる補助電極を別途形成してもよい。次に、図9Bに示すように、第1の電極202上に第1の導電型を示す半導体膜204を形成し、第1の導電型を示す半導体膜204上に光電変換を奏する半導体膜206を形成し、光電変換を奏する半導体膜206上に第2の導電型を示す半導体膜208を形成する。第1の導電型を示す半導体膜204は、代表的には、導電型を付与する不純物元素が添加された半導体材料を含む半導体膜で形成する。半導体材料としては、生産性や価格などの点でシリコンを用いるのが好適である。半導体材料としてシリコンを用いる場合、導電型を付与する不純物元素としては、n型を付与するリン、ヒ素、p型を付与するホウ素、アルミニウム等が採用される。なお、本実施の形態では、光が基板200の裏面側図の下方から入射する構成としているため、第1の導電型を示す半導体膜204の導電型第1の導電型はp型とすることが望ましい。これは、ホールの寿命が電子の寿命の約半分と短く、結果としてホールの拡散長が短いこと、電子とホールの形成が、光電変換を奏する半導体膜の光が入射する側において多く行われること、などによるものである。このように、第1の導電型をp型とすることにより、ホールが消滅する前に電流として取り出すことが可能であるため、光電変換効率の低下を抑制することができる。なお、上記が問題とならないような状況、例えば、光電変換を奏する半導体膜が十分に薄い場合などにおいては、第1の導電型をn型としても良い。第1の導電型を示す半導体膜204の結晶性についての要求は特にないが、第1の導電型を示す半導体膜204に、実施の形態1に示す結晶粒の間の隙間の占める面積が小さく、結晶性が高く、且つ平坦性の高い微結晶半導体膜を採用する場合には、従来の微結晶半導体膜を採用する場合と比較して、直列抵抗を低減し、また、第1の導電型を示す半導体膜204と他の膜との界面における光学的電気的な損失を抑制することができるため、好適である。もちろん、非晶質、多結晶、単結晶などの他の結晶性の半導体を採用することも可能である。なお、第1の導電型を示す半導体膜204を、基板200と同様、テクスチャー構造としてもよい。第1の導電型を示す半導体膜204は、シリコンを含む堆積性ガス、及びジボランを用いたプラズマCVD法で、形成することができる。また、第1の導電型を示す半導体膜204は、1nm乃至100nm、望ましくは、5nm乃至50nmの厚さとなるように形成する。また、導電型を付与する不純物元素が添加されていないシリコン膜をプラズマCVD法などによって形成した後、イオン注入などの方法でホウ素を添加して、第1の導電型を示す半導体膜204を形成してもよい。光電変換を奏する半導体膜206を形成する。光電変換を奏する半導体膜としては、半導体材料として、シリコン、シリコンゲルマニウムなどが用いられる。ここでは、光電変換を奏する半導体膜206の作製方法として、実施の形態1に示す微結晶半導体膜の作製工程を適用する。光電変換を奏する半導体膜206に、実施の形態1に示す微結晶半導体膜を採用することにより、従来の微結晶半導体膜を採用する場合と比較して直列抵抗を低減し、また、半導体膜204と他の膜との界面における光学的電気的な損失を抑制することができる。なお、光電変換を奏する半導体膜206には十分な光吸収が求められることから、その厚みは、100nm乃至10μm程度とすることが望ましい。本実施の形態では、第2の導電型をn型とする。第2の導電型を示す半導体膜208は、導電型を付与する不純物元素としてリンが添加されたシリコンなどの材料を用いて形成することができる。第2の導電型を示す半導体膜208に用いることができる半導体材料は、第1の導電型を示す半導体膜204と同様である。第2の導電型を示す半導体膜208は、第1の導電型を示す半導体膜204と同様に形成することができる。例えば、シリコンを含む堆積性ガス、及びホスフィンを用いたプラズマCVD法で、形成することができる。第2の導電型を示す半導体膜208についても、実施の形態1に示す、結晶粒の間の隙間の数が極めて少なく、その大きさが極めて小さく、且つ結晶性の高い微結晶半導体膜を採用するのが好適である。なお、本実施の形態では、光が基板200の裏面側図の下方から入射する構成としているため、第2の導電型を示す半導体膜208の導電型第2の導電型をn型としているが、開示する発明の一形態はこれに限定されない。第1の導電型をn型とする場合には、第2の導電型がp型となる。上述の工程により、第1の導電型を示す半導体膜204、光電変換を奏する半導体膜206、第2の導電型を示す半導体膜208を有するユニットセル210が完成する。同一基板上に複数のユニットセルを形成するために、レーザ加工法によりユニットセル210及び第1の電極202を貫通する開口部C0~Caを形成する。当該工程により、第1の電極202が分割され、第1の電極T1~Tcとなる。また、ユニットセル210が分割され、光電変換層K1~Kbとなる図9C参照。ここで、a、b及びcは整数である。開口部C0、C2、C4~Ca-2、Caは絶縁分離用の開口である。開口部C1、C3、C5~Ca-1は、第1の電極202及び後に形成される第2の電極の接続を形成するための開口である。第1の電極202及びユニットセル210が積層された状態でレーザ加工を行うことにより、加工時において、基板200からの第1の電極202の剥離を防ぐことができる。次に、開口部C0、C2、C4~Ca-2、Caを充填しつつ、その開口部の上端部を覆う絶縁樹脂層Z0~Zdを形成する図9D参照。絶縁樹脂層Z0~Zdはスクリーン印刷法により、アクリル系、フェノール系、エポキシ系、ポリイミド系などの絶縁性のある樹脂材料を用いて形成すれば良い。例えば、フェノキシ樹脂にシクロヘキサン、イソホロン、高抵抗カーボンブラック、アエロジル、分散剤、消泡剤、レベリング剤を混合させた樹脂組成物を用い、スクリーン印刷法により開口部C0、C2、C4~Ca-2、Caを充填するように絶縁樹脂パターンを形成する。絶縁樹脂パターンを印刷した後、160°Cオーブン中にて20分間熱硬化させ、絶縁樹脂層Z0~Zdを得る。ただし、dは整数である。次に、第2の電極E0~Eeを形成する図10参照。第2の電極E0~Eeは、金属などの導電性材料を用いて形成する。例えば、アルミニウム、銀、チタン、タンタルなどの光を反射しやすい材料を用いて形成することができる。光を反射しやすい材料を用いて形成する場合、光電変換を奏する半導体膜において吸収しきれなかった光を再度、光電変換を奏する半導体膜に入射させることができ、光電変換効率を向上させることが可能であるため、好適である。ただし、eは整数。第2の電極E0~Eeの形成方法としては、スパッタリング法、真空蒸着法、CVD法、塗布法、印刷法などがある。また、第2の電極E0~Eeは、10nm乃至500nm、望ましくは、50nm乃至100nmの厚さで形成する。なお、本実施の形態では、光が基板200の裏面側図の下方から入射する構成とするため、透光性を有しない材料を用いて第2の電極E0~Eeを形成しているが、第2の電極E0~Eeの構成はこれに限られない。例えば、第2の電極E0~Ee側図の上方から光が入射する構成とする場合には、第2の電極E0~Eeは、第1の電極202に示す透光性を有する導電性材料を用いて形成することができる。それぞれの第2の電極E0~Eeは、開口C1、C3、C5~Ca-1において第1の電極T1~Tcと接続するように形成する。すなわち開口C1、C3、C5~Ca-1にも第2の電極E0~Eeを充填する。このようにして、例えば第2の電極E1は第1の電極T2と電気的に接続し、第2の電極Ee-1は第1の電極Tcと電気的に接続する。すなわち、第2の電極は、隣接する第1の電極との電気的な接続を得ることができ、光電変換層K1~Kbは直列に電気的な接続をする。なお、第2の電極E0~Eeに接するように、低抵抗な導電性材料からなる補助電極を形成しても良い。封止樹脂層212は、エポキシ樹脂、アクリル樹脂、シリコーン樹脂を用いて形成する。封止樹脂層212は、第2の電極E0と第2の電極Ee上に開口部214、開口部216を形成する。当該開口部214、216において、第2の電極E0と第2の電極Eeはそれぞれ、外部配線と接続する。以上のようにして、基板200上に第1の電極T1~Tc、光電変換層K1~Kb、及び第2の電極E1~Eeから成るユニットセルU1~Ufが形成される。ここで、第1の電極Tcは隣接する第2の電極Ee-1と開口Ca-1において接続する。この結果、c個のユニットセルが直列に接続する光電変換装置を作製することができる。第2の電極E0は、ユニットセルU1における第1の電極T1の取り出し電極となる。ただし、fは整数。上述の方法で、結晶粒の間の隙間の占める面積が小さく、結晶性が高く、且つ平坦性の高い微結晶半導体膜を、光電変換を奏する半導体膜、第1の導電型を示す半導体膜、第2の導電型を示す半導体膜のいずれかに用いた光電変換装置を作製することができる。そして、これにより、光電変換装置の変換効率を高めることができる。なお、結晶粒の隙間を低減することで結晶性を高めた微結晶半導体膜は、光電変換を奏する半導体膜、第1の導電型を示す半導体膜、第2の導電型を示す半導体膜、のいずれかに用いられていれば良く、そのいずれに用いるかは適宜変更が可能である。また、上記半導体膜の複数に結晶粒の間の隙間の占める面積が小さく、結晶性が高く、且つ平坦性の高い微結晶半導体膜を用いる場合には、より効果的である。なお、本実施の形態では、一つのユニットセルを有する光電変換装置を示したが、適宜二つ以上のユニットセルを積層した、光電変換装置とすることができる。本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。実施の形態7本明細書に開示する半導体装置は、電子ペーパーとして適用することができる。電子ペーパーは、情報を表示するものであればあらゆる分野の電子機器に用いることが可能である。例えば、電子ペーパーを用いて、電子書籍電子ブック、ポスター、デジタルサイネージ、PIDPublicInformationDisplay、電車などの乗り物の車内広告、クレジットカード等の各種カードにおける表示等に適用することができる。電子機器の一例を図11に示す。図11は、電子書籍の一例を示している。例えば、電子書籍2700は、筐体2701および筐体2703の2つの筐体で構成されている。筐体2701および筐体2703は、軸部2711により一体とされており、該軸部2711を軸として開閉動作を行うことができる。このような構成により、紙の書籍のように開閉する動作が可能となる。筐体2701には表示部2705及び光電変換装置2706が組み込まれ、筐体2703には表示部2707及び光電変換装置2708が組み込まれている。表示部2705および表示部2707は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部図11では表示部2705に文章を表示し、左側の表示部図11では表示部2707に絵、図または写真などを表示することができる。また、図11では、筐体2701に操作部などを備えた例を示している。例えば、筐体2701において、電源2721、操作キー2723、スピーカ2725などを備えている。操作キー2723により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子イヤホン端子、USB端子、またはACアダプタおよびUSBケーブルなどの各種ケーブルと接続可能な端子など、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍2700は、電子辞書としての機能を持たせた構成としてもよい。また、電子書籍2700は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。実施の形態8本明細書に開示する半導体装置は、さまざまな電子機器遊技機も含むに適用することができる。電子機器としては、例えば、テレビジョン装置テレビ、またはテレビジョン受信機ともいう、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機携帯電話、携帯電話装置ともいう、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。図12Aは、テレビジョン装置の一例を示している。テレビジョン装置9600は、筐体9601に表示部9603が組み込まれている。表示部9603により、映像を表示することが可能である。また、ここでは、スタンド9605により筐体9601を支持した構成を示している。テレビジョン装置9600の操作は、筐体9601が備える操作スイッチや、別体のリモコン操作機9610により行うことができる。リモコン操作機9610が備える操作キー9609により、チャンネルや音量の操作を行うことができ、表示部9603に表示される映像を操作することができる。また、リモコン操作機9610に、当該リモコン操作機9610から出力する情報を表示する表示部9607を設ける構成としてもよい。なお、テレビジョン装置9600は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向送信者から受信者または双方向送信者と受信者間、あるいは受信者間同士などの情報通信を行うことも可能である。図12Bは、デジタルフォトフレームの一例を示している。例えば、デジタルフォトフレーム9700は、筐体9701に表示部9703が組み込まれている。表示部9703は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影した画像データを表示させることで、通常の写真立てと同様に機能させることができる。なお、デジタルフォトフレーム9700は、操作部、外部接続用端子USB端子、USBケーブルなどの各種ケーブルと接続可能な端子など、記録媒体挿入部などを備える構成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像データを取り込み、取り込んだ画像データを表示部9703に表示させることができる。また、デジタルフォトフレーム9700は、無線で情報を送受信できる構成としてもよい。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。図13は携帯型のコンピュータの一例を示す外観図である。図13の携帯型のコンピュータは、上部筐体9301と下部筐体9302とを接続することによって、ヒンジユニットを閉状態として表示部9303を有する上部筐体9301と、キーボード9304を有する下部筐体9302とを重ねた状態とすることができ、持ち運ぶことが便利であるとともに、使用者がキーボード入力する場合には、ヒンジユニットを開状態として、表示部9303を見て入力操作を行うことができる。また、下部筐体9302はキーボード9304の他に入力操作を行うポインティングデバイス9306を有する。また、表示部9303をタッチ入力パネルとすれば、表示部9303の一部に触れることで入力操作を行うこともできる。また、下部筐体9302はCPUやハードディスク等の演算機能部を有している。また、下部筐体9302は他の機器、例えばUSBの通信規格に準拠した通信ケーブルが接続可能な外部接続端子9305を有している。上部筐体9301には更に上部筐体9301内部にスライドさせて収納可能な表示部9307を有しており、広い表示画面を実現することができる。また、収納可能な表示部9307の画面の向きを使用者は調節できる。また、収納可能な表示部9307をタッチ入力パネルとすれば、収納可能な表示部9307の一部に触れることで入力操作を行うこともできる。表示部9303または収納可能な表示部9307は、液晶表示パネル、有機発光素子または無機発光素子などの発光表示パネルなどの映像表示装置を用いる。また、図13の携帯型のコンピュータは、受信機などを備えた構成として、テレビ放送を受信して映像を表示部に表示することができる。また、上部筐体9301と下部筐体9302とを接続するヒンジユニットを閉状態としたまま、表示部9307をスライドさせて画面全面を上部筐体9301から引き出し、画面角度を調節して使用者がテレビ放送を見ることもできる。この場合には、ヒンジユニットを閉状態として表示部9303を表示させず、さらにテレビ放送を表示するだけの回路の起動のみを行うため、最小限の消費電力とすることができ、バッテリー容量の限られている携帯型のコンピュータにおいて有用である。本実施例では、微結晶半導体膜の平坦性及び結晶性について、図1及び図14を用いて説明する。はじめに、試料の作製方法について、図1を用いて説明する。図1Aに示すように、基板51上に絶縁膜55を形成し、絶縁膜55上に第1の微結晶半導体膜57を形成した。当該基板を試料1とする。ここでは、基板51として、ガラス基板コーニング製EAGLEXGを用いた。絶縁膜55は、プラズマCVD法により厚さ100nmの酸化シリコン層を形成した。このときの堆積条件は、オルトケイ酸テトラエチルTetraethylOrthosilicate:TEOSの流量を15sccm、酸素の流量を750sccmとして材料ガスを導入して安定させ、処理室内の圧力を100Pa、上部電極の温度を300°C、下部電極の温度を297°Cとし、RF電源周波数を27.12MHz、RF電源の電力を300Wとしてプラズマ放電を行った。第1の微結晶半導体膜57は、プラズマCVD法により厚さ30nmの微結晶シリコン膜を形成した。第1の微結晶半導体膜57の成膜条件は、シランの流量を2.5sccm、水素の流量を750sccm、アルゴンの流量を750sccmとして材料ガスを導入して安定させ、処理室内の圧力を1237Pa、RF電源周波数を13.56MHz、RF電源の電力を60Wとした。ここで、上部電極及び下部電極の間隔を7mmとした。また、上部電極温度を200°C、下部電極温度を299°Cとした。また、上部電極として凸部のピッチが3mmである凹凸電極を用いた。次に、第1の微結晶半導体膜57をNF3雰囲気で発生させたプラズマに曝して第2の微結晶半導体膜58cを形成した。当該基板を試料2とする。NF3雰囲気で発生させたプラズマは、ICP装置において、処理室内に、流量20sccmのNF3及び流量80sccmのN2を導入し、ICP電極に投入する電力を2000W、バイアス電極に投入する電力を0W、圧力を0.67Pa、基板温度を40°Cとして発生させた。また、当該プラズマに第1の微結晶半導体膜57を20秒曝した。別の試料として、第1の微結晶半導体膜57をAr雰囲気で発生させたプラズマに曝して第2の微結晶半導体膜58dを形成した。当該基板を試料3とする。Ar雰囲気で発生させたプラズマは、ICP装置において、処理室内に、流量300sccmのArを導入し、ICP電極に投入する電力を4000W、バイアス電極に投入する電力を750W、圧力を0.5Pa、基板温度を40°Cとして発生させた。また、当該プラズマに第1の微結晶半導体膜57を20秒曝した。試料1乃至試料3をSTEMで観察した結果を図14に示す。ここでは、日立ハイテクノロジーズ製日立超薄膜評価装置HD-2300を用いて測定した。また、倍率は20万倍である。図14Aは試料1の断面STEM像であり、図14Bは試料2の断面STEM像であり、図14Cは試料3の断面STEM像である。図14Aに示すように、第1の微結晶半導体膜57において、結晶粒の間に隙間161が生じていた。図14Bに示すように、シリコンと反応するプラズマに第1の微結晶半導体膜57を曝すと、微結晶半導体膜が等方的にエッチングされ、試料1と比較して、拡大された隙間163および結晶粒を有する第2の微結晶半導体膜58cが形成された。一方、図14Cに示すように、第1の微結晶半導体膜57をアルゴン雰囲気で発生させたプラズマに曝すことで、第1の微結晶半導体膜57と比較して、厚さは薄くなるものの、平坦性が向上した第2の微結晶半導体膜58dが形成された。以上のことから、微結晶半導体膜をアルゴン雰囲気で発生させたプラズマに曝すことで、微結晶半導体膜の平坦性が向上することが分かる。本実施例では、平坦化された微結晶半導体膜の表面側の非晶質半導体領域の除去工程の有無と微結晶半導体膜の結晶性との相関について、図15を用いて説明する。実施例1と同様に、基板51上に絶縁膜55を形成し、絶縁膜55上に第1の微結晶半導体膜57を形成した。当該基板を試料1とする。次に、第1の微結晶半導体膜57をAr雰囲気で発生させたプラズマに曝して第2の微結晶半導体膜58dを形成した。なお、Ar雰囲気でプラズマを発生させる条件は実施例1に示す試料3と同様であり、暴露時間を15秒とした。次に、第2の微結晶半導体膜58d上に、第3の微結晶半導体膜60aを形成した。当該基板を試料4とする。第3の微結晶半導体膜60aとしては、プラズマCVD法により厚さ30nmの微結晶シリコン膜を形成した。第3の微結晶半導体膜60aの成膜条件は、シランの流量を6sccm、水素の流量を400sccmとして材料ガスを導入して安定させ、処理室内の圧力を100Pa、RF電源周波数を13.56MHz、RF電源の電力を15Wとした。なお、ここで、微結晶半導体膜の堆積は、平行平板型のプラズマ処理装置を用いて行い、上部電極及び下部電極の間隔を20mmとした。また、上部電極温度を300°C、下部電極温度を300°Cとした。別の試料として、第2の微結晶半導体膜58dを水素を含む雰囲気で発生させたプラズマに曝した後、第3の微結晶半導体膜60bを形成した。当該基板を試料5とする。水素を含む雰囲気で発生させたプラズマは、プラズマCVD装置において、処理室内に、流量4000sccmの水素を導入し、処理室内の圧力を1000Pa、RF電源周波数を60MHz、RF電源の電力を300W、上部電極及び下部電極の温度をそれぞれ300°Cとし、平行平板の電極間隔を20mmとして発生させた。また、当該プラズマに第2の微結晶半導体膜58dを120秒曝した。この後、試料4と同様の条件により、第3の微結晶半導体膜60bとして、厚さ30nmの微結晶シリコン膜を形成した。試料1、試料4、及び試料5をSTEMで観察した結果を図15に示す。倍率は20万倍である。図15Aは試料1の断面STEM像であり、図15Bは試料4の断面STEM像であり、図15Cは試料5の断面STEM像である。図15Aに示すように、試料1においては、結晶粒の間に隙間161が形成されている。図15Bに示すように、試料4においては、第2の微結晶半導体膜58d及び第3の微結晶半導体膜60aの間に、非晶質半導体領域165が形成されている。また、第2の微結晶半導体膜58dの濃淡と、第3の微結晶半導体膜60aの濃淡が異なっている。これらのことから、第2の微結晶半導体膜58dの結晶性と第3の微結晶半導体膜60aの結晶性が異なっており、第3の微結晶半導体膜60aは、第2の微結晶半導体膜58dを種結晶として、結晶成長していないことがわかる。一方、図15Cに示すように、アルゴン雰囲気で発生されたプラズマに曝し、平坦化された第2の微結晶半導体膜58dを、水素を含む雰囲気で発生させたプラズマに曝した後、その上に第3の微結晶半導体膜60bを形成すると、濃淡が類似した第2の微結晶半導体膜58d及び第3の微結晶半導体膜60bが積層される。このことから、水素を含む雰囲気で発生させたプラズマに曝すことで、第2の微結晶半導体膜58dの表面側の非晶質半導体領域を除去することができることがわかった。また、第2の微結晶半導体膜58dを種結晶として、第3の微結晶半導体膜60bが結晶成長することがわかる。図15Aと比較して、図15Cに示す試料5は結晶粒の隙間の占める面積が小さい微結晶半導体膜であることが分かる。また、図15Bに示す試料4と比較して、図15Cに示す試料5は、絶縁膜55側から表面まで結晶成長した結晶粒を有する微結晶半導体膜が形成されていることがわかる。以上のことから、結晶粒の隙間の占める面積が小さく、結晶性が高く、且つ平坦性の高い微結晶半導体膜を形成することができることがわかる。次に、試料1、試料4、及び試料5において微結晶半導体膜における結晶粒の間の隙間の有無について説明する。ここでは、フッ化水素酸が酸化シリコンを溶解する特性を用いて、微結晶半導体膜の結晶粒の間の隙間の有無について調べた。本実施例において、絶縁膜55は酸化シリコン膜で形成されている。絶縁膜55上に結晶粒の隙間の占める面積が小さく、結晶性が高く、且つ平坦性の高い微結晶半導体膜が形成されていれば、微結晶半導体膜がブロッキング膜となり、試料1、試料4、及び試料5をフッ化水素酸に浸漬しても、フッ化水素酸が絶縁膜55を溶解しにくい。一方、微結晶半導体膜において結晶粒の間に隙間があると、当該隙間をフッ化水素酸が浸透し、フッ化水素酸が絶縁膜55と反応し、絶縁膜55が除去されてしまい、基板51から微結晶半導体膜がはがれてしまう。この反応を利用して、微結晶半導体膜の結晶粒の間の隙間の有無を調べることができる。ここでは、試料1、試料4、及び試料5を0.5のフッ化水素酸に10分間浸漬させた。微結晶半導体膜の状態について、表1に示す。表1において、丸印は酸化シリコン膜上に形成された微結晶半導体膜がリフトオフされていないことを示し、バツ印は酸化シリコン膜上に形成された微結晶半導体膜がリフトオフされたことを示す。表1より、結晶粒の間に隙間を有する微結晶半導体膜を、アルゴン雰囲気で発生させたプラズマに曝すことで、結晶粒の間の隙間が埋まり、フッ化水素酸が浸透しないため、酸化シリコン膜を溶解しないことがわかる。次に、試料1、試料4、及び試料5の微結晶半導体膜の結晶性について、ラマン分光分析を行った。ここでは、各試料において、3サンプルの結晶/非晶質ピーク強度比Ic/Ia平均値を表2に示す。ここでは、HORIBAJOBINYVON社製のLabRAMHR-PLを用いてラマン分光分析を行った。試料1及び試料5は、微結晶半導体膜の結晶性が高いことが分かる。表1及び表2の結果より、微結晶半導体膜をアルゴン雰囲気で発生させたプラズマに曝した後、水素を含む雰囲気で発生させたプラズマに曝し、更に微結晶半導体膜を形成することで、結晶粒の間の隙間の占める面積が小さく、結晶性が高く、且つ平坦性の高い微結晶半導体膜を形成することができる。"