半導体装置の不良解析方法であって、a特定配線と隣接している複数の配線を抽出する工程と、b論理シミュレーションにより、前記特定配線の電圧波形と、前記複数の配線のそれぞれの電圧波形を取得する工程と、c前記特定配線の電圧波形と、前記複数の配線のそれぞれの電圧波形とを比較することにより、前記複数の配線のそれぞれの電圧と、前記特定配線の電圧とが異なっている異電圧時間帯を特定する工程と、d前記特定配線と電気的に接続されている半導体素子からの異常現象に基づく異常現象データを時分割で取得する工程と、e前記異電圧時間帯に属する前記異常現象データと、前記異電圧時間帯を除く時間帯に属する前記異常現象データとに基づき、前記複数の配線のそれぞれについて、前記特定配線と短絡している可能性の指標となる指標データを算出する工程と、を備えることを特徴とする半導体装置の不良解析方法。請求項1に記載の半導体装置の不良解析方法であって、前記d工程は、前記特定配線と電気的に接続されている電界効果トランジスタのゲート電極直下で発生する発光現象に基づく発光データを時分割で取得し、前記e工程は、前記異電圧時間帯に属する前記発光データと、前記異電圧時間帯を除く時間帯に属する前記発光データとを計数することにより、前記指標データを算出することを特徴とする半導体装置の不良解析方法。請求項1に記載の半導体装置の不良解析方法であって、前記d工程は、前記特定配線と電気的に接続されている電界効果トランジスタのpn接合部にレーザ光を照射した場合、前記pn接合部に印加されている電圧によって、反射した前記レーザ光の強度および位相が変化する現象に基づくデータであって、High電圧でもLow電圧でもない中間電圧を示す反射光データを取得し、前記e工程は、複数の前記異電圧時間帯のうち、前記反射光データが現れている前記異電圧時間帯の頻度に基づいて、前記指標データを算出することを特徴とする半導体装置の不良解析方法。請求項1に記載の半導体装置の不良解析方法であって、前記e工程は、前記異電圧時間帯に属する前記異常現象データと、前記異電圧時間帯を除く時間帯に属する前記異常現象データとを、重み付けをつけて計数することを特徴とする半導体装置の不良解析方法。請求項1に記載の半導体装置の不良解析方法であって、前記e工程は、前記異電圧時間帯に属する前記異常現象データと、前記異電圧時間帯を除く時間帯に属する前記異常現象データとの差分を取ることにより、前記指標データを算出することを特徴とする半導体装置の不良解析方法。請求項1に記載の半導体装置の不良解析方法であって、さらに、f前記複数の配線のそれぞれについて算出した前記指標データを、前記複数の配線のそれぞれを特定する複数の配線特定データに対応付けて、少なくとも前記複数の配線特定データを出力する工程を備えることを特徴とする半導体装置の不良解析方法。請求項6に記載の半導体装置の不良解析方法であって、前記f工程は、算出した前記指標データに基づいて、前記複数の配線のそれぞれを特定する前記複数の配線特定データをソートすることを特徴とする半導体装置の不良解析方法。請求項7に記載の半導体装置の不良解析方法であって、前記f工程は、前記特定配線と短絡している可能性が高い配線から順に、前記複数の配線のそれぞれを特定する前記複数の配線特定データをソートすることを特徴とする半導体装置の不良解析方法。請求項6に記載の半導体装置の不良解析方法であって、前記f工程は、前記指標データを前記複数の配線特定データに対応づけて表示することを特徴とする半導体装置の不良解析方法。請求項9に記載の半導体装置の不良解析方法であって、前記指標データは、数値データである指標ポイントを含むことを特徴とする半導体装置の不良解析方法。請求項9に記載の半導体装置の不良解析方法であって、前記指標データは、数値データである指標ポイントと、前記指標データを図示化した指標グラフデータを含むことを特徴とする半導体装置の不良解析方法。請求項11に記載の半導体装置の不良解析方法であって、前記指標グラフデータは、ヒストグラム形式をしていることを特徴とする半導体装置の不良解析方法。請求項9に記載の半導体装置の不良解析方法であって、前記f工程は、前記指標データをリアルタイムで更新表示することを特徴とする半導体装置の不良解析方法。請求項13に記載の半導体装置の不良解析方法であって、前記f工程は、外部からの割り込みトリガによって、前記指標ポイントの更新表示を強制終了することを特徴とする半導体装置の不良解析方法。請求項1に記載の半導体装置の不良解析方法であって、前記特定配線を特定する工程を含み、前記特定配線を特定する工程は、1半導体装置に対して電気的特性検査を実施することにより、テスタフェイルログデータを取得し、取得した前記テスタフェイルログデータをソフトウェア解析することにより、ショート不良に絡む可能性のある複数の不良候補配線を抽出する工程と、2ショート不良に基づく発光を検出する工程と、3前記発光が検出された発光箇所と、抽出された前記複数の不良候補配線とを照合することにより、前記特定配線を特定する工程と、を有することを特徴とする半導体装置の不良解析方法。請求項1に記載の半導体装置の不良解析方法であって、前記指標データを用いてショート不良に関係すると特定された特定配線と短絡している配線を推定することを特徴とする半導体装置の不良解析方法。不良解析装置であって、a特定配線と隣接している複数の配線を抽出する配線抽出部と、b論理シミュレーションにより、前記特定配線の電圧波形と、前記配線抽出部で抽出された前記複数の配線のそれぞれの電圧波形を取得する波形取得部と、c前記波形取得部で取得された前記特定配線の電圧波形と、前記複数の配線のそれぞれの電圧波形とを比較する波形比較部と、d前記波形比較部の比較結果基づいて、前記複数の配線のそれぞれの電圧と、前記特定配線の電圧とが異なっている異電圧時間帯を特定する異電圧時間帯算出部と、e前記特定配線と電気的に接続されている半導体素子からの異常現象に基づく異常現象データを時分割で取得する異常現象データ取得部と、f前記異電圧時間帯に属する前記異常現象データと、前記異電圧時間帯を除く時間帯に属する前記異常現象データとに基づき、前記複数の配線のそれぞれについて、前記特定配線と短絡している可能性の指標となる指標データを算出する指標データ算出部と、g前記複数の配線のそれぞれについて算出した前記指標データを、前記複数の配線のそれぞれを特定する複数の配線特定データに対応付けて、少なくとも前記複数の配線特定データを出力するデータ出力部と、を備えることを特徴とする不良解析装置。半導体装置の不良解析をコンピュータに実行させるための不良解析プログラムであって、a特定配線と隣接している複数の配線を抽出する処理と、b論理シミュレーションにより、前記特定配線の電圧波形と、前記複数の配線のそれぞれの電圧波形を取得する処理と、c前記特定配線の電圧波形と、前記複数の配線のそれぞれの電圧波形とを比較することにより、前記特定配線の電圧と前記複数の配線のそれぞれの電圧が異なっている異電圧時間帯を特定する処理と、d前記特定配線と電気的に接続されている半導体素子からの異常現象に基づく異常現象データを時分割で取得する処理と、e前記異電圧時間帯に属する前記異常現象データと、前記異電圧時間帯を除く時間帯に属する前記異常現象データとに基づき、前記複数の配線のそれぞれについて、前記特定配線と短絡している可能性の指標となる指標データを算出する処理と、f前記複数の配線のそれぞれについて算出した前記指標データを、前記複数の配線のそれぞれを特定する複数の配線特定データに対応付けて、少なくとも前記複数の配線特定データを出力する処理と、をコンピュータに実行させるための不良解析プログラム。半導体装置の不良解析をコンピュータに実行させるための不良解析プログラムであって、a特定配線と隣接している複数の配線を抽出する処理と、b論理シミュレーションにより、前記特定配線の電圧波形と、前記複数の配線のそれぞれの電圧波形を取得する処理と、c前記特定配線の電圧波形と、前記複数の配線のそれぞれの電圧波形とを比較することにより、前記特定配線の電圧と前記複数の配線のそれぞれの電圧が異なっている異電圧時間帯を特定する処理と、d前記特定配線と電気的に接続されている電界効果トランジスタのゲート電極直下で発生する発光現象に基づく発光データを時分割で取得する処理と、e前記異電圧時間帯に属する前記発光データと、前記異電圧時間帯を除く時間帯に属する前記発光データとを計数することにより、前記複数の配線のそれぞれについて、前記特定配線と短絡している可能性の指標となる指標データを算出する処理と、f前記複数の配線のそれぞれについて算出した前記指標データを、前記複数の配線のそれぞれを特定する複数の配線特定データに対応付けて、少なくとも前記複数の配線特定データを出力する処理と、をコンピュータに実行させるための不良解析プログラム。開発したLSILargeScaleIntegrationが完成して機能を評価する段階、LSIの量産が始まって歩留まり向上を推進している段階、LSIにストレスをかけて不具合が生じないか評価している段階、出荷したLSIを顧客が受入テストする段階、顧客がセットに組み込んでテストする段階、顧客セットを市場に出して稼動させている段階に代表される様々な段階でLSIの故障が発生する。このようなLSIの故障が発生した場合、その原因を確実に速く突き止め、設計プロセステスト顧客にフィードバックすることが、製品そのもの、さらには、半導体メーカとしての信頼性向上を獲得するために必要不可欠である。しかし、近年のLSIは、大規模化高機能化高速化が進み、配線の多層化微細化、新材料の採用、実装方式の変化などの数々の要因によって、LSIの不良解析の難度が上がっており、解析成功率の低下や解析時間の長期化が問題となっている。本発明の目的は、半導体装置の不良解析技術において、解析成功率の向上や解析時間の短縮を図ることができる技術を提供することにある。本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。1代表的な実施の形態における半導体装置の不良解析方法は、ショート不良に関係すると特定された特定配線と短絡している配線を推定する技術に関する。具体的には、特定配線と隣接している複数の配線を抽出した後、論理シミュレーションにより、特定配線の電圧波形と、複数の配線のそれぞれの電圧波形を取得する。その後、特定配線の電圧波形と、複数の配線のそれぞれの電圧波形とを比較することにより、異電圧時間帯を特定する。一方、特定配線と電気的に接続されている半導体素子からの異常現象に基づく異常現象データを時分割で取得する。そして、異電圧時間帯に属する異常現象データと、異電圧時間帯を除く時間帯に属する異常現象データとに基づき、複数の配線のそれぞれについて、特定配線と短絡している可能性の指標となる指標データを算出し、複数の配線のそれぞれについて算出した指標データを、複数の配線のそれぞれを特定する複数の配線特定データに対応付けて、少なくとも複数の配線特定データを出力するものである。2また、代表的な実施の形態における不良解析装置は、ショート不良に関係すると特定された特定配線と短絡している配線を推定する技術に関する。具体的には、特定配線と隣接している複数の配線を抽出する配線抽出部と、論理シミュレーションにより、前記特定配線の電圧波形と、前記配線抽出部で抽出された前記複数の配線のそれぞれの電圧波形を取得する波形取得部と、を備える。さらに、波形取得部で取得された特定配線の電圧波形と、複数の配線のそれぞれの電圧波形とを比較する波形比較部と、波形比較部の比較結果基づいて、複数の配線のそれぞれの電圧と、特定配線の電圧とが異なっている異電圧時間帯を特定する異電圧時間帯算出部と、を備える。そして、特定配線と電気的に接続されている半導体素子からの異常現象に基づく異常現象データを時分割で取得する異常現象データ取得部と、異電圧時間帯に属する前記異常現象データと、異電圧時間帯を除く時間帯に属する前記異常現象データとに基づき、複数の配線のそれぞれについて、特定配線と短絡している可能性の指標となる指標データを算出する指標データ算出部と、を備える。また、複数の配線のそれぞれについて算出した指標データを、複数の配線のそれぞれを特定する複数の配線特定データに対応付けて、少なくとも複数の配線特定データを出力するデータ出力部と、を備える。3さらに、代表的な実施の形態における不良解析プログラムは、ショート不良に関係すると特定された特定配線と短絡している配線を推定する半導体装置の不良解析をコンピュータに実行させるためのプログラムである。具体的に、この不良解析プログラムは、特定配線と隣接している複数の配線を抽出する処理と、論理シミュレーションにより、特定配線の電圧波形と、複数の配線のそれぞれの電圧波形を取得する処理とをコンピュータに実行させる。また、特定配線の電圧波形と、複数の配線のそれぞれの電圧波形とを比較することにより、異電圧時間帯を特定する処理と、特定配線と電気的に接続されている半導体素子からの異常現象に基づく異常現象データを時分割で取得する処理もコンピュータに実行させる。さらに、この不良解析プログラムは、異電圧時間帯に属する異常現象データと、異電圧時間帯を除く時間帯に属する異常現象データとに基づき、複数の配線のそれぞれについて、特定配線と短絡している可能性の指標となる指標データを算出する処理をコンピュータに実行させる。そして、この不良解析プログラムは、複数の配線のそれぞれについて算出した指標データを、複数の配線のそれぞれを特定する複数の配線特定データに対応付けて、少なくとも複数の配線特定データを出力する処理もコンピュータに実行させるものである。本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。半導体装置の不良解析技術において、解析成功率の向上や解析時間の短縮を図ることができる。以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等個数、数値、量、範囲等を含むに言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。さらに、以下の実施の形態において、その構成要素要素ステップ等も含むは、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうではないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。また、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。なお、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。実施の形態1<発明の背景>従来、集積回路の半導体チップ内における信号伝達の状況を示す内部動作波形動作タイミング波形を観測する手法として、電子ビームテスティングと呼ばれる技術が使用されている。この電子ビームテスティングは、集積回路を構成する配線に電子ビームを照射し、照射した際に発生する2次電子の検出収量が配線に印加されている電位によって変化することを応用した解析手法であり、130nmプロセス世代までは、現在も一般的な動作タイミング解析手法として活用されている。この電子ビームテスティングによれば、配線を伝達する内部動作波形を観測することができるので、内部動作波形の異常波形から配線のショート不良やオープン不良を推測することができる。具体的に、この電子ビームテスティングについて説明する。図1は、電子ビームテスティングについて説明する図である。図1に示すように、例えば、半導体基板1Sには、集積回路の一部を構成する電界効果トランジスタが形成されている。この電界効果トランジスタは、半導体基板1S内に半導体領域であるソース領域SRとドレイン領域DRを有し、このソース領域SRとドレイン領域DRの間の領域がチャネル領域となる。そして、チャネル領域上には、ゲート絶縁膜GOXを介してゲート電極Gが形成されている。このように構成されている電界効果トランジスタには、配線が電気的に接続されている。例えば、ソース領域SRには、ソース配線SLが電気的に接続され、ドレイン領域DRには、ドレイン配線DLが電気的に接続されている。また、ゲート電極Gには、ゲート配線GLが電気的に接続されている。これらのゲート配線GL、ドレイン配線DL、および、ソース配線SLは、複数の配線層で構成され、配線層は層間絶縁膜ILに形成される。なお、電界効果トランジスタがn型MISFETの場合、半導体基板1Sはp型のシリコン基板またはp型のウェル領域となり、ソース領域SRおよびレイン領域DRはn型の半導体領域となる。ここで、例えば、ゲート電極Gに接続されているゲート配線GLに印加される動作波形を観測することを考える。この場合、まず、図1に示すように、FIBFocusedIonBeam加工によって、ゲート配線GLに達する接続孔を形成し、その後、FIBCVD法FocusedIonBeamChemicalVaporDepositionにより、接続孔に金属膜を埋め込む。そして、金属膜を埋め込んだ接続孔上にパッドFPDを形成する。これにより、ゲート配線GLと電気的に接続されたパッドFPDを層間絶縁膜の表面に形成することができる。この状態で、電子ビーム照射走査部EBUから電子ビームをパッドFPDに照射する。このとき、集積回路を動作状態にしており、ゲート配線GLには様々な動作電圧が印加されていることになる。つまり、ゲート配線GLには、動作波形が伝達していることになる。ここで、電子ビームをパッドFPDに照射する場合、パッドFPDから2次電子が放出されるが、ゲート配線GLに印加されている電圧によって周囲の電位が変化するため、2次電子の2次電子検出器SEDでの補足数が変化する。したがって、2次電子検出器SEDでの2次電子の補足数を解析することにより、解析対象となっているゲート配線GLの電位が時間に対してどのように変化しているかを解析することができるのである。つまり、2次電子検出器SEDにおける2次電子の補足数を計測することにより、間接的に、ゲート配線GLの動作波形を解析することができる。この結果、電子ビームテスティングによれば、解析対象となっているゲート配線GLの動作波形に異常があるかを判断することができ、例えば、内部動作波形の異常波形が存在する場合には、この異常波形を解析することにより、ゲート配線GLのショート不良やオープン不良を推測することができる。ところが、130nmプロセス世代から、配線層の多層化が進み、さらに、多層配線層の上層部に電源配線やGND配線の幅広い配線を敷設する設計が採用されている。このことから、これまで実施してきた集束イオンビームによる加工で、解析対象配線から多層配線層の表面に引き上げる接続パッドの形成が困難な状況となっている。つまり、従来から使用されている電子ビームテスティングでは、解析対象配線と接続する接続パッドを多層配線層の表面に形成する必要があるが、配線の微細化および高密度化によって、解析対象配線と電気的に接続される接続パッドの形成が困難となってきている。つまり、配線の微細化および高密度化が進んでいる130nmプロセス世代以降では、半導体チップの表面側から解析対象配線の動作波形を観測する電子ビームテスティングの使用が困難な状況になりつつある。具体的に、図2は、多層配線構造の一例を示す断面図である。図2に示すように、半導体基板1S上に多層配線層MLが形成されている。この場合、多層配線層MLのうち下層に形成されている配線を解析対象配線とする場合、この下層に形成されている解析対象配線と接続する接続パッドを、他の配線と接続しないように多層配線層MLの表面に引き出すことが困難であることがわかる。すなわち、図2に示すように、多層配線層MLの層数の増加や配線の高密度化が進んでいることから、例えば、解析対象配線が比較的下層に形成されている場合には、この解析対象配線と電気的に接続する接続パッドの形成が困難になるのである。なお、図2は、層間絶縁膜ILに形成された配線溝およびプラグ部に、例えば、金属膜を含む導電膜を埋め込むことにより、配線Lを形成する例を示している。以上のことから、集積回路の微細化や高密度化に伴って、半導体チップの表面側から解析対象配線の動作波形を観測する電子ビームテスティングに代わるテスティング技術が必要とされている。そこで、近年では、半導体チップの裏面、つまり、シリコン基板側から、集積回路の内部動作波形を観測する手法裏面タイミング解析技術の提案がいくつかなされている。例えば、裏面タイミング解析技術の最初の提案としてPICAPicosecondImagingforCircuitAnalysisが挙げられる。PICAは、動作させている集積回路を構成するトランジスタでの電位遷移時に電圧に依存した一定の確率で発生する発光を捉え、この発光を積算して動作タイミングを観察する手法である。つまり、PICAは、電位遷移時のタイミングでトランジスタから生じる発光を検出し、この発光から電位遷移時のタイミングを特定して内部動作波形を解析する手法である。そして、このPICAの変形手法として、特定のトランジスタからの発光箇所をシャッタで選択して取り込むTREMTimeResolvedEmissionMicroscopyと呼ばれる技術も提案されており、両者とも発光検出技術を適用した不良解析装置として実用化されている。また、トランジスタの活性領域と基板領域との境界に形成されるpn接合にレーザ光を照射した際、このpn接合で反射される反射レーザ光の強度や位相がpn接合に印加されている電位によって変化する現象FranzKeldysh効果/自由キャリア吸収を利用したLVPLaserVoltageProbingと呼ばれる解析手法がある。また、その変形技術として、周波数解析を利用したLVILaserVoltageImagingと呼ばれる解析手法も提案されており、両者とも不良解析装置として実用化されている。今後、さらに困難となることが予想される不良解析のために、それぞれの解析手法の特徴を評価して、解析の守備範囲を拡大することが可能な手法を導入し、導入した手法を解析ツールとして活用展開する必要がある。本願発明では、特に、上述したPICA技術の応用範囲を検討するために実験を進めた結果、PICA技術の応用展開として、今後の不良解析において実用化されると有効な手法となる技術的思想を見出した。具体的に、PICA技術は、発光検出技術を使用することにより、半導体チップの裏面から集積回路の内部動作波形を観測する手法であり、観測した内部動作波形動作タイミングの異常からショート不良やオープン不良を推測する不良解析技術である。この点に関し、本発明者は、PICA技術で使用されている発光検出技術を、ショート不良に関係していると特定された特定配線と短絡している相手側の配線を推定する解析手法に応用することができることを見出したのである。つまり、本願発明は、PICA技術で使用されている発光検出技術の応用範囲を広げる技術的思想であり、発光検出技術の不良解析技術への適用範囲を広げる点で、本願発明の技術的思想は有用性を有する。以下では、本願発明の技術的思想を説明する前に、まず、その前提となる発光検出技術について説明する。<発光検出技術>図3は、発光検出技術について説明する図である。図3に示すように、例えば、半導体基板1Sには、集積回路の一部を構成する電界効果トランジスタが形成されている。この電界効果トランジスタは、半導体基板1S内に半導体領域であるソース領域SRとドレイン領域DRを有し、このソース領域SRとドレイン領域DRの間の領域がチャネル領域となる。そして、チャネル領域上には、ゲート絶縁膜GOXを介してゲート電極Gが形成されている。このように構成されている電界効果トランジスタには、配線が電気的に接続されている。例えば、ソース領域SRには、ソース配線SLが電気的に接続され、ドレイン領域DRには、ドレイン配線DLが電気的に接続されている。また、ゲート電極Gには、ゲート配線GLが電気的に接続されている。これらのゲート配線GL、ドレイン配線DL、および、ソース配線SLは、複数の配線層で構成され、配線層は層間絶縁膜ILに形成される。ここで、電界効果トランジスタを動作させる場合、ソース領域SRからドレイン領域DRに向って電子が流れる。この電子がチャネル領域を流れることによって、発光現象が生じる。そして、この発光現象を光検出部LDUで検出する技術が発光検出技術である。以下に、電子がチャネル領域を流れることによって発光現象が生じるメカニズムについて説明する。図4は、チャネル領域を流れる電子によって発光現象が生じるメカニズムを説明する図である。図4において、ゲート電極Gには、ゲート電圧VGが印加されるように構成されている。また、ソース領域SRは接地電位に固定され、かつ、ドレイン領域DRには、ドレイン電圧VDが印加されるように構成されている。例えば、ドレイン領域DRに正電圧のドレイン電圧VDを印加した状態で、ゲート電極Gに印加するゲート電圧VGを大きくしていくと、ゲート電極G直下の半導体基板1Sの表面を電子が流れ始める。すなわち、ゲート電極Gに印加するゲート電圧VGを徐々に上昇させていくと、ソース領域SRからゲート電極Gの直下領域を通ってドレイン領域DRに電子が流れる。つまり、電子は、ソース領域SRとドレイン領域DRの間に印加されている電位差によって加速されながらゲート電極Gの直下領域を通ってドレイン領域DRへ流れることになる。このとき、加速された電子の一部は、ゲート電極Gの直下領域に存在するシリコン結晶に衝突するが、加速されている電子のエネルギーが高くなっている場合ホットエレクトロンには、電子がシリコン結晶に衝突することにより、インパクトイオン化が生じる。つまり、加速された電子がシリコン結晶に衝突することにより、シリコン結晶に存在する電子が弾き飛ばされて正孔電子対が発生する。そして、発生した正孔電子が再結合することにより発光現象が生じるのである。実際には、発生した正孔と電子は、互いに逆方向に進行するため、同時に発生した正孔と電子が再結合する確率は低いが、図4では、簡略化して、同時に発生した正孔と電子が再結合するように図示している。実際には、ある箇所でのインパクトイオン化によって発生した電子と、別の箇所でのインパクトイオン化によって発生した正孔が衝突することにより再結合が起こり、これによって発光現象が生じる。ここで、重要な点は、上述した発光現象の発光強度が、ゲート電極Gに印加するゲート電圧VGの大きさに依存している点である。この点について説明する。図5は、ゲート電極Gに印加するゲート電圧VGと、発光強度との関係を示すグラフである。図5において、横軸はゲート電圧VGVを示しており、縦軸は発光強度任意単位を示している。図5に示すように、ゲート電圧VGが0V近傍の場合、発光強度はほとんどゼロに等しく、その後、ゲート電圧VGが大きくなるにしたがって、発光強度が増加する。そして、ゲート電圧VGがドレイン電圧VDの半分程度になったとき、発光強度が最も大きくなり、その後、ゲート電圧VGが増加するにしたがって、発光強度が減少していることがわかる。このような現象が生じる理由は、以下のように考えることができる。つまり、ゲート電極Gに印加されるゲート電圧VGが0V近傍の場合、電界効果トランジスタはオフしている。このため、ゲート電極Gの直下領域にはチャネル領域が形成されず、ソース領域SRとドレイン領域DRの間に電位差があっても電流は流れない。このようにゲート電圧VGが0V近傍の場合には、そもそも、ゲート電極Gの直下領域を電子がほとんど通過しないため、電子がシリコン結晶に衝突することで正孔電子対が発生することもほとんどない。この結果、ゲート電圧VGが0V近傍の場合には、発光現象が生じないと考えられる。続いて、ゲート電圧VGがドレイン電圧VDの半分程度に上昇した場合を考える。このときのゲート電圧VGは中間電圧と呼ばれる。ゲート電圧VGが中間電圧近傍になっている場合、ゲート電極Gの直下領域には、完全な反転層からなるチャネル領域は形成されていないが、チャネル領域が形成される初期段階不完全なチャネル領域が形成されている段階にある。このため、ソース領域SRとドレイン領域DRの間を徐々に電流が流れ始めることになる。すなわち、ゲート電圧VGが中間電圧の場合、ゲート電極Gの直下領域を電子が通過し始める。この結果、ゲート電極Gの直下領域を流れる電子は、ソース領域SRとドレイン領域DRの間に電位差によって加速されることになる。ここで、ゲート電圧VGが中間電圧の場合、チャネル領域が形成される初期段階にあるため、完全な反転層が形成される場合と比較して抵抗が高くなっている状態にあると考えられる。抵抗が高いということは、電子がシリコン結晶に衝突する頻度が大きくなることを意味しており、これによって、加速された電子がシリコン結晶に衝突してインパクトイオン化が生じる可能性が高まるのである。この結果、ゲート電圧VGが中間電圧の場合、インパクトイオン化による正孔電子対が大量に発生し、これによって、正孔と電子の再結合の確率が上昇する。このことから、正孔と電子の再結合に起因した発光が増加するため、発光強度が増加するものと考えられる。次に、ゲート電圧VGがドレイン電圧VD程度に上昇した場合を考える。この場合、ゲート電極Gの直下領域には、完全な反転層からなるチャネル領域が形成される。このため、ソース領域SRとドレイン領域DRの間を電流が流れることになる。この結果、ゲート電極Gの直下領域を流れる電子は、ソース領域SRとドレイン領域DRの間に電位差によって加速されることになる。ところが、ゲート電圧VGがドレイン電圧VD程度に上昇した場合、ゲート電極Gの直下領域には、完全な反転層からなるチャネル領域が形成されており、この完全な反転層からなるチャネル領域の抵抗は低くなっている。つまり、抵抗が低くなるということは、電子がシリコン結晶に衝突する頻度が小さくなることを意味しており、これによって、加速された電子がシリコン結晶に衝突してインパクトイオン化が生じる可能性が小さくなるのである。この結果、ゲート電圧VGがドレイン電圧VD程度に上昇した場合、インパクトイオン化による正孔電子対の発生が減少し、これによって、正孔と電子の再結合の確率が低下する。このことから、正孔と電子の再結合に起因した発光が減少するため、発光強度が小さくなるものと考えられる。以上のことから、ゲート電極Gの直下領域で発生する発光現象は、ゲート電極Gに印加されているゲート電圧VGが中間電圧になっている場合に生じやすくなる傾向があることがわかる。続いて、上述した発光現象が集積回路の不良解析にどのように利用されているかについて説明する。図6は、集積回路の一部を構成するセル間の信号伝達経路の一例を示す図である。図6において、セルCL1とセルCL2が配線で接続されており、セルCL2とセルCL3が配線で接続されている。ここで、セルとは、複数のトランジスタを含む一定の機能を有する回路として定義される。また、ここでは、セルCL1~セルCL3を構成されている回路は、例えば、ロジック回路デジタル回路から構成されていることを前提としている。このロジック回路では、セル間を接続する配線は、トランジスタのゲート電極と電気的に接続されるように構成されている。まず、図6に示すように、セルCL1とセルCL2との間の配線を信号が伝達する場合に着目する。具体的には、セルCL1からHigh信号高電圧VHとLow信号低電圧VLが交互に変化する信号が出力されるとする。この場合、High信号高電圧VHとLow信号低電圧VLが交互に変化する信号が、セルCL1とセルCL2の間の配線を伝達して、セルCL2に入力される。この場合、セルCL1とセルCL2の間の配線では、図7に示すような電圧波形が観測される。図7は、セルCL1とセルCL2の間を接続する配線を伝達する電圧波形の一例を示す図である。図7に示すように、セルCL1とセルCL2の間を接続する配線には、Low信号低電圧VLとHigh信号高電圧VHが交互に変化する信号が印加される。このとき、例えば、Low信号低電圧VLからHigh信号高電圧VHに遷移する現象や、High信号高電圧VHからLow信号低電圧VLに遷移する現象が生じることになる。この遷移現象の過程においては、必ず、高電圧VHと低電圧VLの間の中間電圧VMを通過する時間が存在することになる。この結果、セルCL1とセルCL2とを接続する配線に中間電圧VMが印加されることになり、この中間電圧VMが印加されている状態では、セルCL1とセルCL2とを接続する配線に接続されているトランジスタのゲート電極直下で発光現象が生じる可能性がある。実際に電源電圧に依存して、10万回から100万回に1回程度、発光現象が生じる。発光現象の発生確率が低いため、実際には、テスタでパターンをループさせて、一定時間の情報を加算することが行われている。このようにして、電圧の遷移現象の過程で発光現象が生じるため、この発光現象を観測することにより、間接的に電圧の遷移タイミングを特定することができる。すなわち、発光現象が生じた場合、そのタイミングで電圧の遷移が生じているということがわかるため、発光現象を検出して解析することにより、配線を伝達する信号の動作波形を獲得することができる。そして、この獲得した動作波形動作タイミングを解析することにより、動作波形の異常を検出することができる。このような技術がPICAやTREMとして知られている。上述したように、トランジスタのゲート電極直下で発生する発光現象を利用して、配線を伝達する信号の動作波形を解析する不良解析技術は知られているが、さらに、本発明者は、発光現象を動作タイミングとは別の不良解析技術に利用する知見を見出している。以下に、この知見について説明する。図8は、集積回路の一部を構成するセル間の信号伝達経路の一例を示す図である。図8において、セルCL1とセルCL3が配線で接続されており、セルCL2とセルCL4が配線で接続されている。図8では、説明を簡単にするため、注目している時間帯において、セルCL1からは、固定されたHigh信号高電圧VHが出力され、セルCL2からは、固定されたLow信号低電圧VLが出力されるものとする。この状態で、セルCL1とセルCL3とを接続する配線と、セルCL2とセルCL4とを接続する配線との間にショート箇所STが存在すると仮定する。この場合、High信号高電圧VHとLow信号低電圧VLが接触しているため、セルCL1とセルCL3とを接続する配線と、セルCL2とセルCL4とを接続する配線には、中間電圧VMが印加されることになる。つまり、セルCL3およびセルCL4には、中間電圧VMが入力されることになる。この場合、例えば、セルCL1とセルCL3を接続する配線では、図9に示すような電圧波形が観測される。図9は、セルCL1とセルCL3の間を接続する配線を伝達する電圧波形の一例を示す図である。図9に示すように、セルCL1とセルCL3の間を接続する配線には、中間電圧VMが印加されることになる。この結果、セルCL1とセルCL3とを接続する配線に接続されているトランジスタのゲート電極直下で発光現象が生じる可能性がある。特に、注目している時間帯において、セルCL1からは、固定されたHigh信号高電圧VHが出力され、セルCL2からは、固定されたLow信号低電圧VLが出力されている。このため、この時間帯においては、セルCL1とセルCL3の間を接続する配線には、常に、中間電圧VMが印加されることになり、発光現象の発生確率が高まることになる。つまり、図8に示すようなショート箇所STが存在する場合の発光現象では、図6に示すような電圧の遷移現象の過程で発生する発光現象と比較して強度の高い発光現象を検出することが可能となる。このように、例えば、配線間にショート箇所STが存在する場合、ショート不良となっている配線間に異電圧が印加されている状態では、ショート不良によって、それぞれの配線に中間電圧VMが印加されることになり、これによって、発光現象が生じるのである。これにより、本発明者は、例えば、ショート不良に関係すると特定された特定配線が存在し、この特定配線と短絡している可能性のある複数の配線が抽出されている場合、これらの複数の配線のうちのどの配線が特定配線と短絡している可能性が高いかを推測する不良解析技術に発光現象とそのタイミングとを利用できるのではないかという知見を見出し、この知見に基づいて、本実施の形態1における技術的思想を想到している。以下に、本実施の形態1における技術的思想について説明する。<実施の形態1における技術的思想の概要>本実施の形態1における技術的思想は、例えば、故障診断によって不良候補配線が抽出され、抽出された不良候補配線の中から、ショート不良に関係する配線特定配線が特定できている場合、その特定配線に短絡ショートしている相手の配線を効率良く特定することを目的になされたものである。この目的を実現するために、本実施の形態1における技術的思想では、一定の長さを有するテストパターンを繰り返して掃引した状態で、発光検出を実施し、それぞれの時間で発生するフォトン光子をカウントとして積算する。また、その際に、論理シミュレーションで求めた特定配線の電圧波形と、それぞれの時間で発生するフォトンを照合することにより、特定配線と短絡ショートしている相手の配線を推定する手法となっている。具体的に、図面を参照しながら、本実施の形態1における技術的思想を説明する。図10は、本実施の形態1における技術的思想の概要を説明するための図である。図10において、上段に記載されている図は、ショート不良に関係すると特定された特定配線の配線パターン例を図示したものであり、この特定配線を解析対象配線ASLと呼ぶことにする。まず、図10の上段左側に記載されている図は、解析対象配線ASLの端部に接続されているゲート電極で発光現象が生じている様子を示す図であり、図10の上段右側に記載されている図は、解析対象配線ASLの端部に接続されているゲート電極で発光現象が生じていない様子を示す図である。実際に、テストパターンを掃引して解析対象配線ASLに印加すると、時間によって、解析対象配線ASLの端部に接続されているゲート電極直下で発光現象が生じたり、発光現象が生じなかったりする。図10の中段に記載されている図は、解析対象配線ASLに接続されているゲート電極直下での各時間における発光検出結果を示す発光データELDである。図10の中段に記載されている図において、波形が形成されている時分割領域は、発光現象が生じていることを示しており、所定の発光強度を示す発光データELDが検出されている。一方、波形が形成されていない時分割領域は、発光現象が生じていないことを示しており、発光データELDが検出されていない。ここで、発光データELDは、検出される光強度を示すデータであるが、言い換えれば、一定の強度を有する光をフォトン光子と考えて量子化すれば、発光データELDは、フォトンの数としての意味を有することになる。例えば、発光データELDの大きさが10mVである場合、1つのフォトンと光強度を2mVとすると、10mVの光強度を有する発光データELDは、5つのフォトンを有する発光データELDということができる。この発光データELDは、所定の時間毎に検出された光強度からなるデータであり、時分割されたデータということができる。さらに、図10の下段に記載されている図は、解析対象配線ASLに対して論理シミュレーションを実施することにより、正常な状態で観測されるべき電圧波形VWを示している。この電圧波形VWは、例えば、Low信号低電圧とHigh信号高電圧の組み合わせパターンから構成されている。上述した状態において、図10の中段に記載されている時分割された発光データELDと、論理シミュレーションを実施することにより得られた電圧波形VW図10の下段に記載されている図とを照らし合わせて見た。この結果、図10に示すように、解析対象配線ASLの電圧が低電位Low信号の場合に主に発光現象が検出されているのに対し、解析対象配線ASLの電圧が高電圧High信号の場合には、ほとんど発光現象が検出されていないことがわかった。ここで、この解析対象配線ASLを別の解析手法例えば、EBACElectronBeamAbsorbedCurrent解析で調査した結果、解析対象配線ASLのショート相手が電源配線であることが判明した。上述したEBAC解析とは、半導体チップに照射した電子ビームが配線に吸収され、吸収された電子をプローブで検出し、電子ビームの走査に同期して2次元表示することにより、電流経路を可視化する解析手法である。このEBAC解析では、ショート相手からも電流が流れ込むため、解析対象配線ASLを観察すると、ショート相手の配線も可視化されることから、ショート相手の配線を特定することができる。このことから、図10に示すように、解析対象配線ASLの電圧が低電位Low信号の場合に主に発光現象が検出されているのに対し、解析対象配線ASLの電圧が高電圧High信号の場合には、ほとんど発光現象が検出されていないという現象が生じる理由は以下のように推測することができる。すなわち、解析対象配線ASLが電源配線とショートしている場合、解析対象配線ASLの電圧が高電圧High信号となるタイミングでは、解析対象配線ASLと電源配線とが同電位となるため、解析対象配線ASLの端部に接続されているゲート電極にも高電圧High信号が印加され、ゲート電極直下で発光現象はほとんど生じないものと考えられる。一方、解析対象配線ASLの電圧が低電圧Low信号となるタイミングでは、解析対象配線ASLと電源配線とが異電圧となるが、ショートしているため、解析対象配線ASLの電圧は、高電圧High信号と低電圧Low信号の中間である中間電圧になると考えられる。この結果、解析対象配線ASLの端部に接続されているゲート電極にも中間電圧が印加され、ゲート電極直下でホットキャリアが発生して発光現象が生じたものと考えられる。したがって、本実施の形態1のように、解析対象配線ASLの電圧が低電位Low信号の場合に主に発光現象が検出されているのに対し、解析対象配線ASLの電圧が高電圧High信号の場合には、ほとんど発光現象が検出されていないという現象が生じることを把握できれば、解析対象配線ASLが電源配線と短絡ショートしていることを推測することができるのである。さらに、このメカニズムによれば、解析対象配線ASLのショート相手がGND配線の場合には、ショート相手が電源配線の場合とは逆に、解析対象配線ASLの電圧が高電位High信号の場合に主に発光現象が検出されているのに対し、解析対象配線ASLの電圧が低電圧Low信号の場合には、ほとんど発光現象が検出されていないことが推察され、実際に、実験でも確認されている。また、解析対象配線ASLのショート相手が他の信号配線の場合には、お互いの電圧関係が逆転しているタイミングで主に発光現象が生じるものと推察され、実際に、実験でも確認されている。以上のことから、本実施の形態1における技術的思想は、ショート不良に関係する配線である解析対象配線ASL特定配線が判明していることを前提として、この解析対象配線ASLの電圧変化を論理シミュレーションから求めた電圧波形と、集積回路を動作させた際に、解析対象配線ASLと電気的に接続されているゲート電極直下で発生する発光現象を時分割で検出した発光データとを対照することに特徴がある。この特徴により、本実施の形態1における技術的思想によれば、発光現象を利用することにより、解析対象配線ASLのショート相手を推定する解析手法を具現化できることがわかる。発光現象と論理シミュレーションから求めた電圧波形との関係をまとめると、以下のようになる。図11は、解析対象配線特定配線と電源配線がショートしている場合において、解析対象配線の電圧波形、電源配線の電圧波形、および、時分割された発光データの関係を示す図である。図11において、上段に解析対象配線の電圧波形が記載され、中段に電源配線の電圧波形が記載されている。さらに、図11の下段に時分割された発光データが記載されている。図11に示すように、解析対象配線の電圧が低電位Low信号の場合に主に発光現象が検出されているのに対し、解析対象配線の電圧が高電圧High信号の場合には、ほとんど発光現象が検出されていないという現象が生じていることがわかる。言い換えれば、このような現象が生じる場合には、解析対象配線が電源配線とショートしていると推察することができることになる。すなわち、解析対象配線特定配線は、電源配線とショートしているため低電圧VLとなるべき時間帯に低電圧VLにならず、中間電圧付近まで電圧が上昇しており、これによって、発光現象が検出されていると推察される。次に、図12は、解析対象配線特定配線とGND配線がショートしている場合において、解析対象配線の電圧波形、GND配線の電圧波形、および、時分割された発光データの関係を示す図である。図12において、上段に解析対象配線の電圧波形が記載され、中段にGND配線の電圧波形が記載されている。さらに、図12の下段に時分割された発光データが記載されている。図12に示すように、解析対象配線の電圧が高電位High信号の場合に主に発光現象が検出されているのに対し、解析対象配線の電圧が低電圧Low信号の場合には、ほとんど発光現象が検出されていないという現象が生じていることがわかる。言い換えれば、このような現象が生じる場合には、解析対象配線がGND配線とショートしていると推察することができることになる。すなわち、解析対象配線特定配線は、GND配線とショートしているため、高電圧VHとなるべき時間帯に高電圧VHにならず中間電圧付近まで電圧が降下しており、これによって、発光現象が検出されていると推察される。続いて、図13は、解析対象配線特定配線と配線A信号配線がショートしている場合において、解析対象配線の電圧波形、配線Aの電圧波形、および、時分割された発光データの関係を示す図である。図13において、上段に解析対象配線の電圧波形が記載され、中段に配線Aの電圧波形が記載されている。さらに、図13の下段に時分割された発光データが記載されている。図13に示すように、解析対象配線の電圧が配線Aの電圧と異電圧となる時間帯で主に発光現象が検出されているのに対し、解析対象配線の電圧が配線Aの電圧と同電圧となる時間帯では、ほとんど発光現象が検出されていないという現象が生じていることがわかる。言い換えれば、このような現象が生じる場合には、解析対象配線が配線Aとショートしていると推察することができることになる。同様に、図14は、解析対象配線特定配線と配線B信号配線がショートしている場合において、解析対象配線の電圧波形、配線Bの電圧波形、および、時分割された発光データの関係を示す図である。図14において、上段に解析対象配線の電圧波形が記載され、中段に配線Bの電圧波形が記載されている。さらに、図14の下段に時分割された発光データが記載されている。図14に示すように、解析対象配線の電圧が配線Bの電圧と異電圧となる時間帯で主に発光現象が検出されているのに対し、解析対象配線の電圧が配線Bの電圧と同電圧となる時間帯では、ほとんど発光現象が検出されていないという現象が生じていることがわかる。言い換えれば、このような現象が生じる場合には、解析対象配線が配線Bとショートしていると推察することができることになる。このように、解析対象配線とショート相手と推測される配線の電圧状態論理状態が異なる時間帯を把握し、その時間帯で発生する発光現象の頻度確率を調査することにより、解析対象配線に対して、どの配線がショートしているのかを推定できることがわかる。<実施の形態1における不良解析装置のハードウェア構成>以下では、上述した本実施の形態1における技術的思想を具現化した不良解析装置の構成について説明する。まず、始めに、本実施の形態1における不良解析装置のハードウェア構成について説明する。図15は、本実施の形態1における不良解析システムのハードウェア構成の一例を示す図である。なお、図15に示す構成は、あくまでも不良解析システムのハードウェア構成の一例を示すものであり、不良解析システムのハードウェア構成は、図15に記載されている構成に限らず、他の構成であってもよい。図15において、本実施の形態1における不良解析システムは、テスタTESTと、発光検出装置ELAと、不良解析制御部BASとを有している。テスタTESTは、不良品として認定された半導体装置の電気的特性検査を実施するように構成されている。具体的には、ソケットに不良品となっている半導体装置を挿入し、この状態で半導体装置へテストパターンを入力して、半導体装置からのテスタフェイルログデータを取得するように構成されている。そして、テスタTESTは、不良解析制御部BASと接続されており、半導体装置に対して電気的特性を実施することにより取得したテスタフェイルログデータを不良解析制御部BASへ出力するように構成されている。このテスタフェイルログデータとは、正常な半導体装置から出力されるデータとは異なる異常データを言うものとする。発光検出装置ELAは、MOSFETMetalOxideSemiconductorFieldEffectTransistorなどの半導体デバイスから発生する微弱な光を検出することができるように構成されており、例えば、微弱な光を高感度で検出することができるエミッション顕微鏡からなる発光検出部を含んでいる。さらに、発光検出装置ELAは、発光検出部で検出した微弱な光から電気信号である発光データを生成する光電変換部を有している。この発光検出装置ELAでは、例えば、半導体デバイスの内部で発生した微弱な光を発光検出部で検出し、発光検出部で検出した微弱な光を光電変換部で電気信号からなる発光データに変換するように構成されている。そして、発光検出装置ELAは、変換した発光データを不良解析制御部BASへ出力するように構成されている。なお、発光検出装置ELAは、時分割しない状態での発光データの取得や、時分割した状態での発光データの取得のいずれも可能なように構成されている。不良解析制御部BASは、プログラムを実行するCPUCentralProcessingUnit1を備えている。このCPU1は、バス13を介して、例えば、ROMReadOnlyMemory2、RAMRandomAccessMemory3、および、ハードディスク装置12と電気的に接続されており、これらのハードウェアデバイスを制御するように構成されている。また、CPU1は、バス13を介して入力装置や出力装置とも接続されている。入力装置の一例としては、キーボード5、マウス6、通信ボード7、および、スキャナ11などを挙げることができる。一方、出力装置の一例としては、ディスプレイ4、通信ボード7、および、プリンタ10などを挙げることができる。さらに、CPU1は、例えば、リムーバルディスク装置8やCD/DVD-ROM装置9と接続されていてもよい。不良解析制御部BASは、テスタTESTや発光検出装置ELAと接続されているが、不良解析制御部BASがテスタTESTや発光検出装置ELAと直接接続されていてもよいし、ネットワークを介して接続されていてもよい。例えば、ネットワークを介して接続されている場合、不良解析制御部BASの一部を構成する通信ボード7は、LANローカルエリアネットワーク、WANワイドエリアネットワークやインターネットに接続されている。RAM3は、揮発性メモリの一例であり、ROM2、リムーバルディスク装置8、CD/DVD-ROM装置9、ハードディスク装置12の記録媒体は、不揮発性メモリの一例である。これらの揮発メモリや不揮発性メモリによって、不良解析制御部BASの記憶装置が構成される。ハードディスク装置12には、例えば、オペレーティングシステムOS121、プログラム群122、および、ファイル群123が記憶されている。プログラム群122に含まれるプログラムは、CPU1がオペレーティングシステム121を利用しながら実行する。また、RAM3には、CPU1に実行させるオペレーティングシステム121のプログラムやアプリケーションプログラムの少なくとも一部が一次的に格納されるとともに、CPU1による処理に必要な各種データが格納される。ROM2には、BIOSBASicInputOutputSystemプログラムが記憶され、ハードディスク装置12には、ブートプログラムが記憶されている。不良解析制御部BASの起動時には、ROM2に記憶されているBIOSプログラムおよびハードディスク装置12に記憶されているブートプログラムが実行され、BIOSプログラムおよびブートプログラムにより、オペレーティングシステム121が起動される。プログラム群122には、不良解析制御部BASの機能を実現するプログラムが記憶されており、このプログラムは、CPU1により読み出されて実行される。また、ファイル群123には、CPU1による処理の結果を示す情報、データ、信号値、変数値やパラメータがファイルの各項目として記憶されている。ファイルは、ハードディスク装置12やメモリなどの記録媒体に記憶される。ハードディスク装置12やメモリなどの記録媒体に記憶された情報、データ、信号値、変数値やパラメータは、CPU1によりメインメモリやキャッシュメモリに読み出され、抽出検索参照比較演算処理編集出力印刷表示に代表されるCPU1の動作に使用される。例えば、上述したCPU1の動作の間、情報、データ、信号値、変数値やパラメータは、メインメモリ、レジスタ、キャッシュメモリ、バッファメモリなどに一次的に記憶される。不良解析制御部BASの機能は、ROM2に記憶されたファームウェアで実現されていてもよいし、あるいは、ソフトウェアのみ、素子デバイス基板配線に代表されるハードウェアのみ、ソフトウェアとハードウェアとの組み合わせ、さらには、ファームウェアとの組み合わせで実現されていてもよい。ファームウェアとソフトウェアは、プログラムとして、ハードディスク装置12、リムーバルディスク、CD-ROM、DVD-ROMなどに代表される記録媒体に記憶される。プログラムは、CPU1により読み出されて実行される。すなわち、プログラムは、コンピュータを不良解析制御部BASとして機能させるものである。このように、本実施の形態1における不良解析制御部BASは、処理装置であるCPU1、記憶装置であるハードディスク装置12やメモリ、入力装置であるキーボード、マウス、通信ボード、出力装置であるディスプレイ、プリンタ、通信ボードを備えるコンピュータであり、不良解析制御部BASの各機能を、上述した処理装置、記憶装置、入力装置、および、出力装置を利用して実現するものである。<実施の形態1における不良解析装置の機能構成>続いて、本実施の形態1における不良解析制御部BASの機能構成について説明する。図16は、本実施の形態1における不良解析制御部BASの機能ブロック図を示す図である。図16において、本実施の形態1における不良解析制御部BASは、故障診断部BDU、発光検出部ELU、配線特定部LIU、配線抽出部LAU、波形取得部DAU、波形比較部DCU、異電圧時間帯算出部DVU、時分割発光データ取得部TSEU、指標データ算出部IDXU、指標データ出力部OUTUとを有している。故障診断部BDUは、まず、機能不良と判断された半導体装置の電気的特性検査を実施するテスタTESTから出力されるテスタフェイルログデータを入力し、入力したテスタフェイルログデータに基づいてソフトウェア解析することにより、例えば、ショート不良に関係していると推測される不良候補配線を抽出するように構成されている。具体的には、テスタフェイルログデータを解析することにより、半導体装置に形成されている集積回路の中のどの論理回路が機能不良になっているか判断し、この機能不良となっている論理回路に接続する複数の配線を不良候補配線として抽出するように構成されている。発光検出部ELUは、例えば、発光検出装置ELAで、検査対象となっている半導体チップに対して、異常電流の流れるテストパターンを印加した状態、あるいは、異常電流の流れるテストパターンを含むパターンを繰り返し掃引して印加した状態に設定し、集積回路を形成した半導体チップからの発光を検出すると、例えば、発光検出装置ELAから発光の位置情報を含むデータを取得するように構成されている。この発光の位置情報を含むデータは、時分割データではないデータとなっている。配線特定部LIUは、故障診断部BDUにより、ショート不良に関係しているとして抽出された複数の不良候補配線のレイアウトパターンと、発光検出部ELUで取得した発光の位置情報とを対照して、複数の不良候補配線から、特に、ショート不良に関係している可能性が最も高い特定配線解析対象配線を特定するように構成されている。配線抽出部LAUは、配線特定部LIUで特定した特定配線解析対象配線と短絡ショートしている可能性が高い複数の配線を抽出するように構成されている。具体的に、配線抽出部LAUは、配線のレイアウトデータを使用することにより、特定配線解析対象配線と同層で隣接している複数の配線を抽出するように構成されている。波形取得部DAUは、特定配線解析対象配線と、配線抽出部LAUで抽出された複数の配線の電圧波形を取得するように構成されている。具体的に、波形取得部DAUは、論理シミュレーションにより、特定配線解析対象配線に印加される電圧波形と、配線抽出部LAUで抽出された複数の配線のそれぞれの電圧波形を取得するようになっている。波形比較部DCUは、波形取得部DAUで取得したそれぞれの電圧波形を比較するように構成されている。例えば、特定配線解析対象配線に印加される電圧波形と、配線抽出部LAUで抽出された複数の配線のそれぞれの電圧波形とを比較するように構成されている。異電圧時間帯算出部DVUは、波形比較部DCUにおける電圧波形の比較結果に基づいて、異電圧時間帯を算出するように構成されている。具体的に、異電圧時間帯算出部DVUは、特定配線解析対象配線に印加される電圧波形と、配線抽出部LAUで抽出された複数の配線のそれぞれの電圧波形との比較に基づいて、異電圧時間帯を算出するように構成されている。ここで、異電圧時間帯は、例えば、特定配線解析対象配線にHigh信号高電圧が印加され、かつ、配線抽出部LAUで抽出された配線にLow信号低電圧が印加されている時間帯、あるいは、特定配線解析対象配線にLow信号低電圧が印加され、かつ、配線抽出部LAUで抽出された配線にHigh信号高電圧が印加されている時間帯として定義される。すなわち、異電圧時間帯とは、特定配線解析対象配線と、配線抽出部LAUで抽出された配線とに印加される電圧が異なる時間帯ということができる。時分割発光データ取得部TSEUは、発光検出部ELUで検出した発光に着目し、この発光箇所における発光データを時分割で取得するように構成されている。すなわち、時分割発光データ取得部TSEUは、発光検出装置ELAから時分割の発光データを取得するようになっている。この発光データの取得には、例えば、PICAまたはTREMと呼ばれるフォトンカウント方式での高感度の光検出が可能な光検出手段を用いることができる。指標データ算出部IDXUは、時分割発光データ取得部TSEUにより時分割で取得した発光データと、異電圧時間帯算出部DVUで算出した異電圧時間帯とを入力し、異電圧時間帯での発光データの数フォトン数と、異電圧時間帯以外の発光データフォトン数との差別化を図る指標となる指標データを算出するように構成されている。この指標データは、例えば、配線抽出部LAUで抽出された複数の配線のそれぞれに対応づけられて算出される。つまり、指標データは、上述した複数の配線のそれぞれを特定する配線特定データ例えば、配線名、配線番号などに対応づけられて算出される。指標データ出力部OUTUは、指標データ算出部IDXUで算出された指標データを出力するように構成されている。例えば、指標データ算出部IDXUでは、配線特定データに対応づけられて指標データが算出されており、この指標データを配線特定データと対応付けた状態で出力するように構成されている。なお、上記の不良解析システムは全ての機能を不良解析制御部BASに集約させた理想的なシステムであるが、必ずしも全てを集約していない分割されたシステムの連携でも同等の機能を実現することが可能である。例えば、フェイルログデータはテスタTESTからファイル形式で出力され、そのフェイルログデータを、ネットワークを介して、別コンピュータに読み込み、そこで故障診断処理を実行してもよい。そこで実行した故障診断結果をさらにファイル形式で出力し、また、ネットワークを介して、不良解析制御部BASがそのファイルを読み込む等、各種の運用方法が可能である。これは、人的費用的なリソースに応じてシステム構築のレベルが異なるためで、いずれの方式においても、システムの運用効率に差はあるが、同等の機能を実現することができる。<実施の形態1における不良解析方法>本実施の形態1における不良解析制御部BASは、上記のように構成されており、以下に、この不良解析制御部BASを使用した不良解析方法について、図面を参照しながら説明する。図17は、本実施の形態1における不良解析方法を説明するフローチャートである。まず、本実施の形態1における不良解析制御部BASは、故障診断を実施する図17のS101。具体的に、故障診断部BDUは、機能不良と判断された半導体装置の電気的特性検査を実施するテスタTESTから出力されるテスタフェイルログデータを入力し、入力したテスタフェイルログデータに基づいてソフトウェア解析する。これにより、例えば、ショート不良に関係していると推測される不良候補配線を抽出する。具体的には、テスタフェイルログデータを解析することにより、半導体装置に形成されている集積回路の中のどの論理回路が機能不良になっているか判断し、この機能不良となっている論理回路に接続する複数の配線を不良候補配線として抽出する。続いて、発光検出部ELUは、例えば、発光検出装置ELAで、検査対象となっている半導体チップに対して、異常電流の流れるテストパターンを印加した状態、あるいは、異常電流の流れるテストパターンを含むパターンを繰り返し掃引して印加した状態に設定し、集積回路を形成した半導体チップからの発光を検出すると、例えば、発光検出装置ELAから発光の位置情報を含むデータを取得する図17のS102。この発光の位置情報を含むデータは、時分割データではないデータとなっている。次に、不良解析制御部BASの配線特定部LIUは、故障診断部BDUにより、ショート不良に関係しているとして抽出された複数の不良候補配線のレイアウトパターンと、発光検出部ELUで取得した発光の位置情報とを対照して、複数の不良候補配線から、特に、ショート不良に関係している可能性が最も高い特定配線解析対象配線を特定する図17のS103。ここまでの工程で、ショート不良に関係している可能性が最も高い特定配線解析対象配線を特定することができる。なお、本実施の形態1における不良解析方法は、特定配線解析対象配線と短絡ショートしている相手の配線を推定する点に特徴があるため、上述した特定配線解析対象配線を特定するまでの工程は、本実施の形態1における不良解析制御部BAS以外の装置で実施してもよい。この場合、本実施の形態1における不良解析制御部BASは、特定配線解析対象配線を特定する工程までを実施する装置と接続されており、この装置から、特定した特定配線解析対象配線に関する情報を入力するようになっている。以下に説明する工程は、本実施の形態1における不良解析方法の特徴工程である。まず、不良解析制御部BASの配線抽出部LAUは、配線特定部LIUで特定した特定配線解析対象配線と短絡ショートしている可能性が高い複数の配線隣接配線を抽出する図17のS104。具体的に、配線抽出部LAUは、配線のレイアウトデータを使用することにより、特定配線解析対象配線と同層で隣接している複数の配線を抽出する。例えば、図18は、配線抽出部LAUにおいて、特定配線解析対象配線と短絡ショートしている可能性が高い複数の相手候補配線を抽出する様子を示す図である。図18に示すように、特定配線解析対象配線と同層で隣接している11本の配線が抽出されている。実際の解析では、例えば、電源配線、GND配線、それに、図18に示すように特定配線解析対象配線に対して隣接している複数の配線をレイアウトビューアのデータに特殊な操作を加えることにより抽出することができる。実際に図18では、電源配線とGND配線の他に、11本の配線が相手候補配線として抽出されている。続いて、不良解析制御部BASの波形取得部DAUは、特定配線解析対象配線と、配線抽出部LAUで抽出された複数の配線の電圧波形を取得する図17のS105。具体的に、波形取得部DAUは、論理シミュレーションにより、特定配線解析対象配線に印加される電圧波形と、配線抽出部LAUで抽出された複数の配線例えば、電源配線およびGND配線と11本の配線のそれぞれの電圧波形を取得する。ただし、以下の説明では、説明を簡略化するために、配線抽出部LAUで抽出された複数の配線として、電源配線と、GND配線接地配線、基準配線と、配線A~配線Cの5つの配線を取り上げて説明することにする。図19は、特定配線解析対象配線と、配線抽出部LAUで抽出された複数の配線の電圧波形を取得する様子を示す図である。図19では、特定配線と、電源配線と、GND配線接地配線、基準配線と、配線A~配線Cの電圧波形が図示されている。図19に示すように、これらの配線の電圧波形は異なっていることがわかる。これらの電圧波形は、集積回路が正常に動作することを前提とした論理シミュレーションの結果として得られるデータである。次に、不良解析制御部BASの波形比較部DCUは、波形取得部DAUで取得したそれぞれの電圧波形を比較する。例えば、特定配線解析対象配線に印加される電圧波形と、配線抽出部LAUで抽出された複数の配線のそれぞれの電圧波形とを比較する図17のS106。そして、不良解析制御部BASの異電圧時間帯算出部DVUは、波形比較部DCUにおける電圧波形の比較結果に基づいて、異電圧時間帯を算出する図17のS107。具体的に、異電圧時間帯算出部DVUは、特定配線解析対象配線に印加される電圧波形と、配線抽出部LAUで抽出された複数の配線のそれぞれの電圧波形との比較に基づいて、異電圧時間帯を算出する。具体的に、図20は、図19に記載された電圧波形に基づいて、異電圧時間帯を算出した様子を示す図である。図20において、ドットを付した領域が異電圧時間帯である。この異電圧時間帯は、例えば、特定配線解析対象配線にHigh信号高電圧が印加され、かつ、配線抽出部LAUで抽出された配線にLow信号低電圧が印加されている時間帯、あるいは、特定配線解析対象配線にLow信号低電圧が印加され、かつ、配線抽出部LAUで抽出された配線にHigh信号高電圧が印加されている時間帯である。図20では、例えば、電源配線に3つの異電圧時間帯が存在し、GND配線に2つの異電圧時間帯が存在することがわかる。また、配線Aと配線Bには、4つの異電圧時間帯が存在し、配線Cには、5つの異電圧時間帯が存在することがわかる。続いて、不良解析制御部BASの時分割発光データ取得部TSEUは、発光検出部ELUで検出した発光に着目し、この発光箇所における発光データを時分割で取得する図17のS108。すなわち、時分割発光データ取得部TSEUは、発光検出装置ELAから時分割の発光データを取得する。例えば、図21の上段は、時分割で取得された発光データを示す図である。図21の上段において、発光データが検出される時間帯と、発光データが検出されない時間帯が存在することがわかる。なお、発光データが検出される時間帯でも発光データの波高値にばらつきがあることがわかる。これは、時間帯によって、発光現象の光強度が異なることに対応している。実際に、図21の上段で示している発光データは、比較的短時間の間隔で取得している状況にあるため、1フォトンか2フォトンがそれぞれの時間帯に光検出器に入ってきている状態となっている。すなわち、図21の上段で示している発光データは、波高値の低い発光データが1つのフォトンの光強度に対応し、波高値の高い発光データが2つのフォトンの光強度に対応している。次に、不良解析制御部BASの指標データ算出部IDXUは、時分割発光データ取得部TSEUにより時分割で取得した発光データと、異電圧時間帯算出部DVUで算出した異電圧時間帯とを入力し、異電圧時間帯での発光データフォトン数と、異電圧時間帯以外の発光データフォトン数との差別化を図る指標となる指標データを算出する図17のS109。具体的に、図21の下段は、電源配線、GND配線、配線A~配線Cのそれぞれについての異電圧時間帯が示されており、この異電圧時間帯と図21の上段に示されている時分割で取得された発光データが対比できるようになっている。この状態で、指標データ算出部IDXUは、例えば、異電圧時間帯での発光データフォトン数と、異電圧時間帯以外の発光データフォトン数との差別化を図る指標となる指標データを算出する。そして、指標データ算出部IDXUは、算出した指標データを、例えば、ファイル形式にして、ハードディスク装置12に記憶する。なお、上記図17に示したフローチャートは解析の流れの一例を示したもので、中には流れの順番が規定されている作業もあるが、順番を特に問わない作業もある。例えば、故障診断図17のS101と発光検出図17のS102はどちらを先に実行しても実質的な解析の流れには影響しない。また、波形取得図17のS105から異電圧時間帯の算出図17のS107の流れは一連であるが、その一連の流れと時分割発光データの取得図17のS108の順番は問わない。このような順番を問わない作業については、その作業を実行する環境、例えば、装置の確保可能時間、データの準備できる時刻等の要因を考慮して、最適な順番を解析作業者が調整している。従って、図17のフローチャートは固定したものではなく、その時点の解析環境に合わせて変化しているのが実態である。具体的に、算出する指標データの一例について説明する。例えば、図21において、異電圧時間帯で検出された1フォトン毎に、指標データとして1ポイント加算する一方、異電圧時間帯以外の時間帯で検出された1フォトン毎に、指標データとして1ポイント減算する計算方法によって、指標データを算出することができる。実際に、図21に示すケースについて指標データを算出すると、結果は、図22に示すようになる。図22は、電源配線、GND配線、配線A~配線Cのそれぞれについての指標データを示す表である。図22において、電源配線の場合、異電圧時間帯のフォトンカウント発光データNdは、16であり、異電圧時間帯以外のフォトンカウント発光データNsは、11となっている。この結果、Nd-Nsで算出される指標データは5となる。また、GND配線の場合、異電圧時間帯のフォトンカウント発光データNdは、11であり、異電圧時間帯以外のフォトンカウント発光データNsは、16となっている。この結果、Nd-Nsで算出される指標データは-5となる。さらに、配線Aの場合、異電圧時間帯のフォトンカウント発光データNdは、3であり、異電圧時間帯以外のフォトンカウント発光データNsは、24となっている。この結果、Nd-Nsで算出される指標データは-21となる。また、配線Bの場合、異電圧時間帯のフォトンカウント発光データNdは、24であり、異電圧時間帯以外のフォトンカウント発光データNsは、3となっている。この結果、Nd-Nsで算出される指標データは21となる。配線Cの場合、異電圧時間帯のフォトンカウント発光データNdは、23であり、異電圧時間帯以外のフォトンカウント発光データNsは、4となっている。この結果、Nd-Nsで算出される指標データは19となる。ここで、上述した計算方法の場合、指標データがプラス方向に大きくなるほど、異電圧時間帯でのフォトンカウント発光データが大きいことを意味し、このとき、特定配線と短絡ショートしている可能性の高い配線と推定することができる。したがって、本実施の形態1における不良解析方法を使用する場合、例えば、図22を参照すると明らかなように、配線Bが最も短絡ショートしている可能性が高い配線となり、次に、配線Cが短絡ショートしている可能性が高い配線と推定することができる。本実施の形態1では、模式的な原理を説明しているため、総数が27カウントのフォトンしか指標データの算出に使用していない。この場合、フォトン数が少ないことにより、配線Bの指標データと配線Cの指標データとの間に大きな差が出ないが、フォトンの総数が多くなれば、両者の差が大きくなり、どちらの配線がショート不良の相手配線であるかをより顕著に示すことが可能となる。実際の解析で、フォトンの総数を増加させるには、取得時間を長くすることや、電源電圧を上げることが有効である。ただし、電源電圧を上昇させる場合には、ショート不良状態を維持できていることに注意を払う必要がある。このように本実施の形態1では、例えば、指標データ算出部IDXUにおいて、異電圧時間帯のフォトンカウント発光データNdと、異電圧時間帯以外のフォトンカウント発光データNsとの差分に基づいて、指標データを算出しているが、例えば、異電圧時間帯のフォトンカウントと、異電圧時間帯以外のフォトンカウントとの比に基づいて、指標データを算出することもできる。また、異電圧時間帯のフォトンカウントと、異電圧時間帯以外のフォトンカウントの差分や比を算出する際、例えば、重み付けを行なって、配線毎の指標データに大きな差が出るような算出方法を採用してもよい。なお、図22に示すように、指標データ算出部IDXUは、それぞれの配線電源配線、GND配線、配線A~配線Cについての指標データを、それぞれの配線を特定する配線特定データ例えば、配線名に対応づけている。このとき、図22では、指標データの大きさに基づいた順番で記載されていないが、例えば、指標データ算出部IDXUは、指標データの大きな順に配線の順番を入れ替えるようにソート処理を実施してもよい。この場合、指標データ算出部IDXUでは、最も特定配線と短絡ショートしている可能性が高い配線が上欄になるようなファイルを作成することができる。続いて、不良解析制御部BASの指標データ出力部OUTUは、指標データ算出部IDXUで算出された指標データを出力する図17のS110。例えば、指標データ算出部IDXUでは、配線特定データに対応づけられて指標データが算出されており、この指標データを配線特定データと対応付けた状態で出力することができる。具体的には、上述した指標データは、パターンの掃引回数によって逐次計算して積算することが可能であり、その表示は、例えば、図23に示すように、パターンを掃引していない最初はすべて0である。その後、例えば、パターンの掃引回数を1000回にすると、図22に対応した図24の表示が得られる。その際、指標データ数値データからなる指標ポイントに対応するヒストグラム形式の指標データ図形データからなる指標グラフデータを表示すれば、解析者は、直感的に配線Bと配線Cが、特定配線配線Fと短絡ショートしている可能性が高い配線と認識することができる。このとき、指標データの高い順番に配線特定データを並び替えることにより、さらなる視認性の向上を図ることができる。さらに、パターンの掃引回数が増加していけば、ショート相手以外の配線における異電圧時間帯での発光現象が減少していき、相手配線だけの指標データが著しく増加することにより、例えば、図25に示すように、明らかに、特定配線と短絡ショートしている可能性が高い配線が配線Bであるということが判断できるようになる。このような指標データの表示をリアルタイムで更新していくことも可能である。このとき、例えば、解析者が必要と考えるパターンの掃引回数に達した場合、外部からの割り込みトリガによって、指標データの更新表示を強制終了することも可能である。この場合、解析時間の短縮を図ることができる。なお、図24~図25の表示では、特定配線と短絡ショートしている可能性の低い配線をマイナス方向の指標グラフデータで表示しているが、マイナス方向の指標グラフデータを表示しない方が、視認性が良いと考えることもできるため、表示方法は、解析者が適当と考える方法に変更できるようになっていることが望ましい。さらに、指標データの計算は、異電圧時間帯に1フォトンが存在する場合にプラス1とし、異電圧時間帯以外の時間帯に1フォトンが存在する場合にマイナス1というような計算方法を実施しているが、マイナス1をカウントしない計算方法でも同等の結果を得ることは可能であり、実際のフォトンカウントに合わせて、適当な指標データの計算方法を選択できるようになっていてもよい。また、本実施の形態1において、指標データ算出部IDXUは、配線を特定する配線特定データ例えば、配線名や配線番号に対応づけて指標データを算出しており、指標データ出力部OUTUは、これに対応して、配線特定データと指標データの両方を表示する例について説明している。ただし、本実施の形態1の技術的思想は、これに限らず、例えば、配線特定データだけを表示するようにしてもよい。具体的には、上欄に表示する配線ほど、特定配線と短絡ショートしている可能性が高い配線であるという取り決めをしておけば、必ずしも、指標データを表示しなくても、特定配線と短絡ショートしている可能性の高い配線を認識することができる。また、本実施の形態1では、配線特定データに対応づけた指標データを、例えば、ディスプレイ4に表示することを想定しているが、これに限らず、例えば、配線特定データに対応づけた指標データを、プリンタ10から出力することも可能であるし、あるいは、配線特定データに対応付けた指標データを構成要素に含むファイルを、例えば、通信ボード7によって、他のコンピュータへ出力するようにしてもよい。以上のようにして、本実施の形態1における不良解析方法を実現することができる。本実施の形態1における不良解析方法では、特定配線とショートしている相手配線を推定するまでの代表的な不良解析方法を記載している。ただし、当然、解析すべき不良は、不良によって様相が異なっており、いずれかの解析プロセスを飛ばしたり、発光解析だけでなく、OBIRCHOpticalBeamInducesResistanceChange解析を併用して、特定配線解析対象配線を特定したり、数種類の故障診断を実施したりすることもできる。いずれにしても、その都度、最も確実性が高い一方、解析時間をできる限り低減できる手法を選択して不良解析を進めることが望ましい。なお、図17に示すフローチャートでは、特定配線とショートしている可能性が高い相手配線を推定する工程までを記載しているが、さらに不良解析を進めれば、別の解析手法、例えば、EBAC解析のような解析手法で相手配線を物理的に特定し、さらに、特定配線解析対象配線と相手配線に針当てをしたOBIRCH解析を実施するなどで不良の容要因となった欠陥の位置を特定する手順を踏む。そして、最終的には、SEMScanningElectronMicroscopeたTEMTransmissionElectronMicroscopeなどで欠陥を観察し、さらに、EDXEnergyDispersionXraySpectroscopyやSIMSSecondaryIonMassSpectroscopyなどで元素を特定する物理解析プロセスを進める。これにより、欠陥の正体を明らかにして、不良原因を取り除く対策に結びつけることができる。<実施の形態1における効果>1本実施の形態1によれば、特定配線解析対象配線とショート相手と推定される配線の電圧状態論理状態が異なる時間帯異電圧時間帯を把握し、その異電圧時間帯で発生する発光現象の頻度確率を調査することにより、特定配線解析対象配線に対して、どの配線がショートしているのかを短時間で確実に推定することができる。この結果、本実施の形態1によれば、特定配線とショートしている相手配線を検出する解析プロセスを省くことも可能となり、不良解析時間の短縮を図ることができる。また、特定配線解析対象配線とショートしている相手配線が特定できれば、その後の不良解析工程では、相手配線の確認作業も兼ねることができることになり、不良解析の成功率の向上も図ることができる。2つまり、本実施の形態1によれば、特定配線解析対象配線とその隣接配線の論理シミュレーションの結果から求めた異電位時間帯と、検出されたフォトンのタイミングとを照合し、フォトン数を時間帯ごとに計数することにより、特定配線解析対象配線とショートしている可能性が最も高い配線を推定することが可能となる。この確実性が高いか否かは、不良の状況と照らし合わせて判断することが可能である。確実性が高いと判断される場合は、その後の不良解析工程で行われる相手配線と特定とショート箇所の特定とを確認するための解析プロセスを飛ばして、物理解析プロセスに進むことができるため、解析時間の短縮を図ることができる。また、ショートしている相手配線を確かめるEBAC解析のような解析手法を実施する場合にも、特定配線とショートしている相手配線が推定できていれば、最初からFIB加工で特定配線解析対象配線と相手配線の両方にパッドを形成しておくことができるなどによって、解析時の作業効率の向上を図ることができる。さらに、本実施の形態1によれば、テストパターンを掃引して発光現象を検出しており、テストパターンごとに動作を停止して発光現象を検出する必要がなく、解析時間を短縮することができる。3以下では、さらに、本実施の形態1における技術的思想に優位性について、本発明者が検討した技術との対比しながら説明する。本実施の形態1における技術的思想が想到される前の従来技術においては、例えば、特定配線解析対象配線と短絡ショートしている相手配線を特定する不良解析技術としてEBAC解析が利用されている。まず、このEBAC解析技術について図面を参照しながら説明する。図26は、EBAC解析技術のメカニズムを説明するための図である。図26において、例えば、半導体基板1Sには、集積回路の一部を構成する電界効果トランジスタが形成されている。この電界効果トランジスタは、半導体基板1S内に半導体領域であるソース領域SRとドレイン領域DRを有し、このソース領域SRとドレイン領域DRの間の領域がチャネル領域となる。そして、チャネル領域上には、ゲート絶縁膜GOXを介してゲート電極Gが形成されている。このように構成されている電界効果トランジスタには、配線が電気的に接続されている。例えば、ソース領域SRには、ソース配線SLが電気的に接続され、ドレイン領域DRには、ドレイン配線DLが電気的に接続されている。また、ゲート電極Gには、ゲート配線GLが電気的に接続されている。これらのゲート配線GL、ドレイン配線DL、および、ソース配線SLは、複数の配線層で構成され、配線層は層間絶縁膜ILに形成される。ここで、図26に示すゲート配線GLが特定配線解析対象配線であるとする。この場合、EBAC解析では、このゲート配線GLと電気的に接続されるパッドFPDを、例えば、FIB加工によって形成する。EBAC解析では、まず、電子ビーム照射走査部EBUから集積回路に照射した電子が加速電圧に依存した深さまで侵入する。いまの場合、ゲート配線GLに電子を照射するように加速電圧が調整されているものとする。そして、ゲート配線GLに吸収された電子は、ゲート配線GLを通り、パッドFPDに接触しているプローブPRBから引き出される。そして、プローブPRBに引き出された電子からなる電流は、増幅器AMPで増幅された後、走査電子顕微鏡に入力されて2次元画像が形成される。これにより、ゲート配線GLのイメージを観察することができる。ここで、ゲート配線GLにオープン不良が発生している場合には、レイアウトデータとは異なり、ゲート配線GLの途中で配線イメージが途切れることになる。一方、ゲート配線GLにショート不良が発生している場合には、ゲート配線GLとショートしている相手配線の配線イメージが観察される。このようなメカニズムによって、EBAC解析では、例えば、特定配線とショートしている相手配線を特定することができる。以下では、特定配線解析対象配線の特定から物理解析に至る従来技術における不良解析の流れについて説明する。図27は、従来技術における不良解析の流れを示すフローチャートである。図27に示すように、まず、ショート不良に関係のある特定配線解析対象配線が特定されるとS201、続いて、第1FIB加工によって、この特定配線と電気的に接続する第1パッドを形成するS202。その後、EBAC解析を実施することにより、特定配線解析対象配線とショートしている相手配線を特定するS203。このとき、特定配線解析対象配線と相手配線との間に近接する箇所が複数ある場合、どの箇所がショート箇所であるかを特定できない。このため、第2FIB加工によって、相手配線と電気的に接続する第2パッドを形成するS204。そして、特定配線と電気的に接続する第1パッドと、相手配線と電気的に接続する第2パッドとの両方に針当てを実施してOBIRCH解析を実施するS205。配線による電流経路に比較してショート箇所は抵抗が高いため、OBIRCH解析において、レーザを照射した際、ショート箇所は、電流経路の中でより強い反応を得ることができることから、ショート箇所を特定することができる。このようにして、特定配線解析対象配線とショートしている相手配線の特定と、ショート箇所を特定した後、物理解析を実施するS206。上述した従来技術における不良解析では、特定配線と電気的に接続する第1パッドを形成する第1FIB加工工程と、相手配線と電気的に接続する第2パッドを形成する第2FIB加工工程が別工程で存在する。このFIB加工工程は、形成するために時間を要することが多いため、第1FIB加工工程と第2FIB加工工程が別々に存在すると、不良解析時間が長くなってしまう。これに対し、特定配線解析対象配線の特定から物理解析に至る本実施の形態1における不良解析の流れについて説明する。図28は、本実施の形態1における不良解析の流れを示すフローチャートである。図28に示すように、まず、ショート不良に関係のある特定配線解析対象配線が特定されるとS301、本願発明によるショート相手の特定が行われるS302。つまり、本実施の形態1では、EBAC解析の代わりに本願発明の技術的思想を適用するため、特定配線とショートしている相手配線を特定するために、FIB加工工程を実施する必要がなくなる。その後、本願発明によって、相手配線が特定されると、ショート箇所を特定するために、同じFIB加工工程によって、特定配線と電気的に接続される第1パッドと、相手配線と電気的に接続される第2パッドの両方を形成するS303。この結果、本実施の形態1によれば、FIB加工工程を削減することができるので、不良解析時間を短縮することができるのである。そして、特定配線と電気的に接続する第1パッドと、相手配線と電気的に接続する第2パッドとの両方に針当てを実施してOBIRCH解析を実施するS304。このようにして、特定配線解析対象配線とショートしている相手配線の特定と、ショート箇所を特定した後、物理解析を実施するS305。以上のようにして、本実施の形態1における不良解析方法によれば、特定配線と電気的に接続される第1パッドと、相手配線と電気的に接続される第2パッドとを別々のFIB加工工程で形成する必要がなくなるため、不良解析時間の短縮を図ることができる。<実施の形態1における不良解析プログラム>上述した不良解析制御部BASで実施される不良解析方法は、不良解析処理をコンピュータに実行させる不良解析プログラムにより実現することができる。例えば、図15に示すコンピュータからなる不良解析制御部BASにおいて、ハードディスク装置12に記憶されているプログラム群122の1つとして、本実施の形態1における不良解析プログラムを導入し、この不良解析プログラムを不良解析制御部BASであるコンピュータに実行させることにより、本実施の形態1における不良解析方法が実現される。不良解析のための各処理をコンピュータに実行させるための不良解析プログラムは、コンピュータで読み取り可能な記録媒体に記録して頒布することができる。このような記録媒体には、例えば、ハードディスクやフレキシブルディスクなどの磁気記憶媒体、CD-ROMやDVD-ROMなどの光学記憶媒体、ROMやEEPROMなどの不揮発性メモリに代表されるハードウェアデバイスなどが含まれる。実施の形態2前記実施の形態1では、ショート不良に関係すると特定された特定配線と短絡している配線を推定する不良解析技術に発光解析を利用する例について説明したが、本実施の形態2では、上述した不良解析技術にLVP解析を利用する例について説明する。<LVP解析のメカニズム>まず、LVP解析のメカニズムについて説明する。図29は、LVP解析のメカニズムを説明するための図である。図29において、例えば、半導体基板1Sには、集積回路の一部を構成する電界効果トランジスタが形成されている。この電界効果トランジスタは、図1の電界効果トランジスタと同様に、半導体基板1S内に半導体領域であるソース領域SRとドレイン領域DRを有し、このソース領域SRとドレイン領域DRの間の領域がチャネル領域となる。そして、チャネル領域上には、ゲート絶縁膜GOXを介してゲート電極Gが形成されている。このように構成されている電界効果トランジスタには、配線が電気的に接続されている。例えば、ソース領域SRには、ソース配線SLが電気的に接続され、ドレイン領域DRには、ドレイン配線DLが電気的に接続されている。また、ゲート電極Gには、ゲート配線が電気的に接続されている。これらのゲート配線GL、ドレイン配線DL、および、ソース配線SLは、複数の配線層で構成され、配線層は層間絶縁膜ILに形成される。ここで、LVP解析では、レーザ照射走査部LUから、ハーフミラーHMを介して、レーザ光を電界効果トランジスタのpn接合部に照射する。例えば、電界効果トランジスタのpn接合部は、電界効果トランジスタのソース領域SRと半導体基板1Sとの境界領域を考えることができる。つまり、nチャネル型電界効果トランジスタの場合、ソース領域SRやドレイン領域DRはn型半導体領域から形成され、半導体基板1S具体的には、ウェルは、p型半導体領域から形成されているので、ソース領域SRやドレイン領域DRと半導体基板1Sの境界領域には、pn接合が形成されていることになる。LVP解析では、このpn接合部にレーザ光を照射する。このとき、例えば、ソース領域SRはソース配線と電気的に接続されており、集積回路を動作させている際、ソース領域SRに印加される電圧は変化する。したがって、ソース領域SRと半導体基板1Sの境界領域に形成されているpn接合に印加される電圧が変化する。この場合、pn接合部で反射する反射レーザ光の強度や位相が変化する現象が生じる。つまり、pn接合に印加されている電圧に起因して、pn接合で反射する反射レーザ光の強度や位相が変化するのである。この現象は、FranzKeldysh効果/自由キャリア吸収として知られている。そして、強度や位相が変化した反射レーザ光は、ハーフミラーHMで反射されて、レーザ光検出器LDで、反射レーザ光の強度や位相の変化が検出される。このようにLVP解析は、pn接合部で反射した反射レーザ光の強度や位相を解析することにより、半導体基板1Sの裏面から、電界効果トランジスタへの動作電圧の印加状態を観察する技術である。上述したLVP解析は、反射レーザ光の強度や位相の変化を解析することにより、半導体チップの裏面から集積回路の内部動作波形を観測する手法であり、観測した内部動作波形動作タイミングの異常からショート不良やオープン不良を推測する不良解析技術である。この点に関し、本実施の形態2は、LVP解析で使用されている反射レーザ光の強度や位相の変化を観察する技術を、ショート不良に関係していると特定された特定配線と短絡している相手側の配線相手配線を推定する解析手法に適用する。つまり、本実施の形態2における技術的思想は、LVP解析の応用範囲を広げる技術的思想であり、LVP解析の不良解析技術への適用範囲を広げる点で、本実施の形態2における技術的思想は有用性を有する。具体的には、特定配線解析対象配線とショート相手と推定される配線の電圧状態論理状態が異なる時間帯異電圧時間帯を把握し、その異電圧時間帯で発生する反射レーザ光の強度や位相の変化を調査することにより、特定配線解析対象配線に対して、どの配線がショートしているのかを短時間で確実に推定することができるのである。以下に、本実施の形態2における技術的思想を具現化した不良解析技術について説明する。<本実施の形態2における不良解析制御部>図30は、本実施の形態2における不良解析制御部BASの機能構成を示す機能ブロック図である。なお、本実施の形態2における不良解析制御部BASの機能構成は、前記実施の形態1における不良解析制御部BASの機能構成とほぼ同様であるため、異なる点を中心に説明する。まず、図30において、本実施の形態2における不良解析制御部BASは、LVP装置LVPAと接続されている。このLVP装置LVPAは、レーザ光を照射および走査するレーザ光照射走査部を有しており、このレーザ光照射走査部から射出されたレーザ光が、MOSFETなどの半導体デバイスのpn接合部に照射されるように構成されている。そして、LVP装置LVPAは、MOSFETを含む集積回路を動作させる電圧パターンを印加することができるようになっており、集積回路を動作させた状態で、MOSFETのpn接合部にレーザ光を照射するように構成されている。さらに、LVP装置LVPAは、pn接合部で反射した反射レーザ光を受光するレーザ光検出器を有している。このレーザ光検出器は、反射レーザ光の強度や位相の変化を検出できるように構成されており、反射レーザ光の強度や位相の変化を電気信号例えば、電圧信号である反射光データとして生成できるように構成されている。ここで、LVP装置LVPAでは、時分割で上述した反射光データを生成できるように構成されており、生成された反射光データを不良解析制御部BASへ出力するように構成されている。ここで、本実施の形態2でいう反射光データとは、High信号高電圧やLow信号低電圧が印加されている正常な電圧印加状態における反射レーザ光の強度や位相に対応したデータとは異なる値のデータを言い、例えば、中間電圧が印加されている異常な電圧印加状態における反射レーザ光の強度や位相に対応したデータが含まれる。すなわち、本実施の形態2でいう反射光データとは、特定配線と電気的に接続されている電界効果トランジスタのpn接合部にレーザ光を照射した場合、pn接合部に印加されている電圧によって、反射したレーザ光の強度および位相が変化する現象に基づくデータであって、High電圧でもLow電圧でもない中間電圧を示すデータのことである。次に、不良解析制御部BASは、LVP装置LVPAから時分割で生成された反射光データを入力する時分割反射光データ取得部TSRUを有している。そして、不良解析制御部BASは、指標データ算出部IDXUを有しており、この指標データ算出部IDXUは、時分割反射光データ取得部TSRUにより時分割で取得した反射光データと、異電圧時間帯算出部DVUで算出した異電圧時間帯とを入力し、異電圧時間帯での反射光データと、異電圧時間帯以外の反射光データとの差別化を図る指標となる指標データを算出するように構成されている。この指標データは、例えば、配線抽出部LAUで抽出された複数の配線のそれぞれに対応づけられて算出される。つまり、指標データは、上述した複数の配線のそれぞれを特定する配線特定データ例えば、配線名、配線番号などに対応づけられて算出されるようになっている。具体的に、指標データ算出部IDXUで算出される指標データは、例えば、以下に示すようなものである。つまり、反射光データは、例えば、中間電圧が印加されている異常な電圧印加状態における反射レーザ光の強度や位相に対応したデータであり、この反射光データが異電圧時間帯で観測される頻度が高いほど、特定配線とショートしている相手配線である可能性が高くなる。したがって、指標データとして、異電圧時間帯で観測される反射光データの頻度を採用することにより、この指標データに基づいて、特定配線とショートしている可能性の高い相手配線を推定することが可能となる。このことから、本実施の形態2において、例えば、指標データ算出部IDXUは、異電圧時間帯で観測される反射光データの頻度を算出するように構成されている。具体的に、例えば、図20には、電源配線、GND配線、配線A~配線Cにおける異電圧時間帯が図示されている。このとき、例えば、電源配線に着目すると、3つの異なる異電圧時間帯が存在する。そして、これらの3つの異電圧時間帯のうち、すべての異電圧時間帯で反射光データが観測された場合は、特定配線とショートしている相手配線が電源配線である可能性が高くなる一方、3つの異電圧時間帯のうち、いずれの異電圧時間帯でも反射光データが観測されない場合には、特定配線とショートしている相手配線が電源配線である可能性は低くなると判断できる。このような異電圧時間帯で観測される反射光データの頻度を指標データとして数値化するように構成することにより、例えば、電源配線、GND配線、配線A~配線Cのいずれが、特定配線とショートしている相手配線である可能性が高いかを判断することができる。<実施の形態2における不良解析方法>本実施の形態2における不良解析制御部BASは、上記のように構成されており、以下に、この不良解析制御部BASを使用した不良解析方法について説明する。図31は、本実施の形態2における不良解析方法の流れを示すフローチャートである。まず、図31に示すように、本実施の形態2における不良解析制御部BASは、故障診断を実施するS401。続いて、発光検出部ELUは、例えば、発光検出装置ELAで、検査対象となっている半導体チップに対して、異常電流の流れるテストパターンを印加した状態、あるいは、異常電流の流れるテストパターンを含むパターンを繰り返し掃引して印加した状態に設定し、集積回路を形成した半導体チップからの発光を検出すると、例えば、発光検出装置ELAから発光の位置情報を含むデータを取得するS402。次に、不良解析制御部BASの配線特定部LIUは、故障診断部BDUにより、ショート不良に関係しているとして抽出された複数の不良候補配線のレイアウトパターンと、発光検出部ELUで取得した発光の位置情報とを対照して、複数の不良候補配線から、特に、ショート不良に関係している可能性が最も高い特定配線解析対象配線を特定するS403。続いて、不良解析制御部BASの配線抽出部LAUは、配線特定部LIUで特定した特定配線解析対象配線と短絡ショートしている可能性が高い複数の配線隣接配線を抽出するS404。そして、不良解析制御部BASの波形取得部DAUは、特定配線解析対象配線と、配線抽出部LAUで抽出された複数の配線の電圧波形を取得するS405。その後、不良解析制御部BASの波形比較部DCUは、波形取得部DAUで取得したそれぞれの電圧波形を比較する。例えば、特定配線解析対象配線に印加される電圧波形と、配線抽出部LAUで抽出された複数の配線のそれぞれの電圧波形とを比較するS406。そして、不良解析制御部BASの異電圧時間帯算出部DVUは、波形比較部DCUにおける電圧波形の比較結果に基づいて、異電圧時間帯を算出するS407。具体的に、異電圧時間帯算出部DVUは、特定配線解析対象配線に印加される電圧波形と、配線抽出部LAUで抽出された複数の配線のそれぞれの電圧波形との比較に基づいて、異電圧時間帯を算出する。次に、不良解析制御部BASの時分割反射光データ取得部TSRUは、反射光データを時分割で取得するS408。すなわち、時分割反射光データ取得部TSRUは、LVP装置LVPAから時分割の反射光データを取得する。そして、不良解析制御部BASの指標データ算出部IDXUは、時分割反射光データ取得部TSRUにより時分割で取得した反射光データと、異電圧時間帯算出部DVUで算出した異電圧時間帯とを入力し、異電圧時間帯での反射光データと、異電圧時間帯以外の反射光データとの差別化を図る指標となる指標データを算出するS409。例えば、指標データ算出部IDXUは、異電圧時間帯で観測される反射光データの頻度を算出する。例えば、異電圧時間帯と、異電圧時間帯以外の時間帯で反射光データが観測される場合に、異電圧時間帯で観測される反射光データの頻度を数値化して指標データを算出する。続いて、不良解析制御部BASの指標データ出力部OUTUは、指標データ算出部IDXUで算出された指標データを出力するS410。例えば、指標データ算出部IDXUでは、配線を特定する配線特定データに対応づけられて指標データが算出されており、この指標データを配線特定データと対応付けた状態で出力することができる。以上のようにして、本実施の形態2によれば、特定配線解析対象配線とショート相手の相手配線の電圧状態論理状態が異なる時間帯異電圧時間帯を把握し、その異電圧時間帯で発生する反射光データの頻度を算出することにより、特定配線解析対象配線に対して、どの配線がショートしているのかを短時間で確実に推定することができる。以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。<発光データと反射光データを含む上位概念化>前記実施の形態1では、特定配線解析対象配線とショート相手と推定される配線の電圧状態論理状態が異なる時間帯異電圧時間帯を把握し、その異電圧時間帯で発生する発光データを調査することにより、特定配線解析対象配線に対して、どの配線がショートしているのかを推定している。一方、前記実施の形態2では、特定配線解析対象配線とショート相手の配線の電圧状態論理状態が異なる時間帯異電圧時間帯を把握し、その異電圧時間帯で発生する反射光データを調査することにより、特定配線解析対象配線に対して、どの配線がショートしているのかを推定している。このことから、本願発明の技術的思想の本質は、異電圧時間帯で発生する発光データ、あるいは、反射光データを調査することにある。この点に関し、発光データおよび反射光データに共通することは、例えば、特定配線とショートしている相手配線が存在するという異常状態にあることを前提として、この異常状態に起因する異常現象に基づくデータであるということである。つまり、発光データは、特定配線とショートしている相手配線の電圧が中間電圧異常状態にあることに起因した発光現象に対応したデータであり、反射光データは、特定配線とショートしている相手配線の電圧が中間電圧異常状態にあることに起因した反射レーザ光の強度や位相の変化現象に対応したデータである。このことから、発光現象および反射レーザ光の強度や位相の変化現象は、正常な状態では観測されにくく、異常状態で顕著に観測される現象と考えることができる。すなわち、本願発明において、発光現象や反射レーザ光の強度や位相の変化現象を包含する概念は、正常状態ショート不良がない状態では発生しにくく、異常状態ショート不良が存在する状態では発生しやすい異常現象ということができる。したがって、発光現象に基づく発光データ、および、反射レーザ光の強度や位相の変化現象に基づく反射光データを包含する概念は、異常現象データということができる。このことから、本願発明の基本思想は、特定配線解析対象配線とショート相手と推定される配線の電圧状態論理状態が異なる時間帯異電圧時間帯を把握し、その異電圧時間帯で発生する異常現象データを調査することにより、特定配線解析対象配線に対して、どの配線がショートしているのかを推定する技術的思想であるということができる。なお、本願発明の主な適用対象は、例えば、マイコン、SOCSystemOnChipなどのロジック回路を含む集積回路であるが、本願発明の技術的思想は、これに限らず、例えば、内蔵メモリの周辺回路やメモリ内部の不良解析や、アナログ回路の不良解析にも幅広く適用できる可能性がある。