同一の電位が与えられる2以上の比較電圧用パッドと、前記比較電圧用パッドにかかる電圧を比較して、その比較結果に基づいて被実装基板との接続不良の有無を示す信号を出力する比較判別回路とを備えたことを特徴とする集積回路。比較判別回路は、任意の一対の比較電圧用パッドについて、一方の比較電圧用パッドにかかる電圧を入力電圧IN1、他方の比較電圧用パッドにかかる電圧を入力電圧IN2とした場合に、前記入力電圧IN2を基準電圧として入力電圧IN1との比較を行う第1の比較器と、前記入力電圧IN1を基準電圧として入力電圧IN2との比較を行う第2の比較器と、前記第1の比較器および前記第2の比較器からの出力信号を入力信号とする排他的論理和回路とを有する比較回路を含む請求項1に記載の集積回路。比較電圧用パッドとして3以上のパッドが設けられ、比較判別回路は、前記比較電圧用パッドの中で全て異なる組み合わせとなるよう予め定められた一対の比較電圧用パッドの各組み合わせごとに比較回路を含む請求項2に記載の集積回路。少なくとも1つの比較電圧用パッドが四隅のいずれかに配置されている請求項1~3のいずれか1項に記載の集積回路。比較電圧用パッドとして、入力端子の中央付近に位置するパッドと、四隅のうちの2つに配置されているパッドとを備え、比較判別回路は、前記入力端子の中央付近に位置するパッドにかかる電圧を基準電圧として、前記四隅のうちの2つに位置するパッドのいずれかにかかる電圧との比較を行う2つの比較器と、前記2つの比較器からの出力信号を入力信号とする否定論理和回路とを有する比較回路を含む請求項1に記載の集積回路。比較器がヒステリシス特性を有する請求項1~5のいずれか1項に記載の集積回路。集積回路に、同一の電位が与えられる2以上の比較電圧用パッドと、前記比較電圧用パッドにかかる電圧を比較し、比較結果に基づいて被実装基板との接続不良の有無を示す信号を出力する比較判別回路とを設け、前記比較判別回路において、少なくとも2つの比較電圧用パッドにかかる電圧の電位差が所定の値を超えた場合に、接続不良を示す信号を出力させることを特徴とする集積回路の接続不良検出方法。しかし、特許文献1、2に記載されている方法は、いずれもICが実装される基板である被実装基板側で抵抗を測定する必要がある。従って、製品の製造にかかる工程数が増えるという問題や、製品組立後の経年劣化による接続不良のチェックを行おうとすると、製品を分解しなければいけないといった問題があった。また、特許文献3に記載されている方法は、ICの中の1つのピンの接続状態を判断することでICの実装/非実装を判別する方法であって、ある1つのピンの接続状態のみだけでICと被実装基板との圧着状態の適否を判別するのは適切ではない。従って、特許文献3に記載されている方法を適用しても、高精度にICと被実装基板との圧着状態の適否を判別することは困難である。また、特許文献3には、複数の実装判別用出力端の出力に基づき実装判別用電極の2つの電極が導通したか否かを出力する論理積手段を備える例が示されているが、そのような論理積手段を基板上に設けなければならない点で、特許文献1、2と同様に工程数が増えるという問題がある。そこで、本発明は、製品組立後の経年劣化による接続不良を含め、簡単な構成で被実装基板との接続不良を検出することができる集積回路および集積回路の接続不良検出方法を提供することを目的とする。本発明による集積回路は、同一の電位が与えられる2以上の比較電圧用パッド例えば、比較電圧用パッド111と、比較電圧用パッドにかかる電圧を比較して、その比較結果に基づいて被実装基板との接続不良の有無を示す信号を出力する比較判別回路例えば、比較判別回路12とを備えたことを特徴とする。また、比較判別回路は、任意の一対の比較電圧用パッドについて、一方の比較電圧用パッドにかかる電圧を入力電圧IN1、他方の比較電圧用パッドにかかる電圧を入力電圧IN2とした場合に、入力電圧IN2を基準電圧として入力電圧IN1との比較を行う第1の比較器例えば、比較器1211-1と、入力電圧IN1を基準電圧として入力電圧IN2との比較を行う第2の比較器例えば、比較器1211-2と、第1の比較器および第2の比較器からの出力信号を入力信号とする排他的論理和回路例えば、XOR回路1212とを有する比較回路を含んでいてもよい。また、集積回路は、比較電圧用パッドとして3以上のパッドが設けられ、比較判別回路は、比較電圧用パッドの中で全て異なる組み合わせとなるよう予め定められた一対の比較電圧用パッドの各組み合わせごとに比較回路例えば、比較回路121-1~121-4を含んでいてもよい。また、集積回路は、少なくとも1つの比較電圧用パッドが四隅のいずれかに配置されていてもよい。また、集積回路は、比較電圧用パッドとして、入力端子の中央付近に位置するパッドと四隅のうちの2つに配置されているパッドとを備え、比較判別回路は、入力端子の中央付近に位置するパッドにかかる電圧を基準電圧として、四隅のうちの2つに位置するパッドのいずれかにかかる電圧との比較を行う2つの比較器と、2つの比較器からの出力信号を入力信号とする否定論理和回路とを有する比較回路を含んでいてもよい。また、比較器がヒステリシス特性を有するものもよい。また、本発明による集積回路の接続不良検出方法は、集積回路に、同一の電位が与えられる2以上の比較電圧用パッドと、比較電圧用パッドにかかる電圧を比較し、比較結果に基づいて被実装基板との接続不良の有無を示す信号を出力する比較判別回路とを設け、比較判別回路において、少なくとも2つの比較電圧用パッドにかかる電圧の電位差が所定の値を超えた場合に、接続不良を示す信号を出力させることを特徴とする。本発明によれば、製品組立後の経年劣化による接続不良を含め、簡単な構成で被実装基板との接続不良を検出することができる。以下、本発明の実施形態を図面を参照して説明する。図1aは、本発明によるIC10の例を示す説明図であり、図1bは、図1aに示したIC10との接続用に設けられた被実装基板20上の配線21の例を示す説明図である。なお、図1bにおいて符号22が示す領域はIC10が実装される位置を表している。図1に示す例は、液晶表示装置において、ガラス基板等により構成される液晶表示パネル上に設けられたITO配線21と、液晶駆動用のICの各パッド11とを異方性導電膜AnisotropicConductiveFilm:ACFを介して接続する場合を想定しているが、本発明は、COGChipOnGlass接続に限らず、またACFを介して接続する態様にも限定されない。例えば、プリント基板上に半田付けによりICを接続するような態様であっても適用可能である。図1aに示すように、本実施形態のIC10には、同一の電圧をもつよう設計された2以上の比較電圧用パッド111図中におけるVcomp0とVcomp1と、これら比較電圧用パッド111の電圧を比較して接続状態を判別する比較判別回路12とが設けられている。なお、同一の電圧をもつよう設計されたパッドとは、より具体的には、同一の電位が与えられるパッドをいう。なお、図1に示す例は、パッド番号1と6に位置する、液晶表示パネル上のV0用の入力端子と接続される入力パッドの一部を比較電圧用パッド111としても利用する例である。比較電圧用パッド111は、同一の電圧をもつ2以上のパッドを1組とした場合、各組内のパッドが同一の電圧をもつよう設計されていればよく、比較電圧用パッド111の全てで同一の電圧をもつ必要はない。また、比較電圧用パッド111を設ける位置としては、同一の電圧をもつよう設計されたパッドの中でお互いの距離が離れているパッドを対1組とするのが好ましい。図2は、液晶表示パネル上にICが片押しされた場合のACFの圧着状態の例を示すイメージ図である。図2aは、ガラス基板20上にIC10がACF30を介して接続された場合のACF30の圧着状態の例を示す模式図である。また、図2bは、図2aに示した状態における各パッド11とITO配線21間の等価回路図である。図2に示すように、例えば、図中における左端が、右端に比べて強く押された場合、各パッド11とITO配線21間の接続抵抗は、右にいくほど大きくなる。すなわち、図2に示すように、ある一辺において左側からパッド番号1~Nの順にパッドが並んでいるIC10の場合は、パッド番号1のパッド11以下、パッド11-1という。とITO配線21間の接続抵抗よりもパッド番号Nのパッド11以下、パッド11-Nという。とITO配線21間の接続抵抗の方が大きくなる。図3は、パッド11-1とパッド11-Nにそれぞれ外部印加電圧VDDを接続した場合のIC内部における電圧の差を説明するための等価回路図である。例えば、パッド11-1およびパッド11-Nに対して、外部印加電圧VDDが接続されている場合、IC内におけるパッド11-1の電位V1およびパッド11-Nの電位VNは以下の式1および式2のように表すことができる。V1=VDD-I1R1=I1RL1式1VN=VDD-INRN=INRLN式2ここで、RL1=RLN=RLである場合、I1=VDD/R1RL、IN=VDD/RNRLとなるので、V1およびVNも以下の式3および式4のように表すことができる。V1=I1RL=VDDRL/R1RL式3VN=INRL=VDDRL/RNRL式4従って、V1とVNの電位差Vdiffは、以下の式5のように表される。Vdiff=V1-VN=VDDRL{1/R1RL-1/RNRL}式5従って、RL1=RLN=RLとなるように設計すれば、上述の式5より、接続抵抗の差を検出できる。なお、RL1およびRLNは、比較判別回路12の入力抵抗と捉えればよい。図4は、比較判別回路12の例を示す回路図である。図4に示すように、比較判別回路12は、IC内において各々異なる比較電圧用パッド111に実際にかかっている電圧を比較する比較器120を少なくとも含み、比較器120による比較結果に基づき、ICの接続不良の有無を示す信号を出力する。図4に示す比較判別回路12は、図1に示すVcomp1すなわちパッド11-1とVcomp0すなわちパッド11-6とを比較電圧用パッド111とした場合の例である。図4に示す例では、パッド11-6に実際にかかる電位V6を基準電圧として、パッド11-1に実際にかかる電位V1とを比較し、その高低に応じた判定結果を出力する。本例では、比較結果をEN信号イネーブル信号として出力しているので、EN=0またはLowの場合に実装不良であると判定できる。例えば、図1に示すパッド配置の例において、IC10の左下で圧着不良があった場合、パッド11-6の接続抵抗がパッド11-1の接続抵抗に比べて大きくなる。すると、IC10内部では、V1<V6となる。従って、基準電圧であるV1よりもV6の方が大きい場合、比較結果であるEN信号イネーブル信号=0を出力する。これにより、実装不良が判別できる。例えば、EN信号に基づいて、IC動作を止めてもよい。また、ICからの出力信号として、EN信号を外部に出力してもよい。図4に示す例では、比較対象とする電圧パッド2つの比較電圧用パッド111のうちの一方はIC四隅のうちのいずれかであることが好ましい。また、基準電圧パッド2つの比較電圧用パッド111のうちの他方は、パッド辺の中央付近であることが好ましい。そのようにすると、接続不良となった場合に電位差が大きく出やすく、検出精度を上げることができる。また、ノイズ等の影響を避けるため、比較器120にヒステリシス特性を持たせてもよい。また、良品と不良品の接続抵抗の差分に許容量を持たせるために、例えば、接続抵抗の差が40Ω以上に相当する電位差で接続不良と判定するようなヒステリシス特性を持たせてもよい。なお、40Ωは、液晶表示装置に用いられるICにおいて、接続不良の判定基準とする接続抵抗の上限を50Ωとした上で、両パッドに±5Ωの誤差を許容する場合の例である。なお、より厳しく電位差が10Ω以上で不良と判定するといったことも考えられる。また、図1および図4に示す例では、ICの左隅のパッド11-1に対して、同じ電圧をもつパッド11-6を基準電圧パッドとして設ける例を示しているが、ICの四隅のパッドそれぞれに対して、基準電圧パッドおよび図4に示すような比較判別回路12を設けることも可能である。また、一般に、液晶駆動用のICでは、ACFにより圧着する時に片押し等による接触不良の影響を低減するため、四隅にIC内において信号処理を行わないダミーパッド112を設けることが多い。また、電源端子は、連続するパッドに接続してインピーダンスを下げるといった工夫が施されている。そのようなICの場合には、ダミーパッド112を設けていた領域の一部を利用して、IC10の四隅にそれぞれ1つずつ計4つの比較電圧用パッド111を設けてもよい。図5aは、本発明によるIC10の他の例を示す説明図であり、図5bは、図5aに示したIC10との接続用に設けられた被実装基板20上の配線21の例を示す説明図である。本例では、IC10に、同一の電圧をもつよう設計された4つの比較電圧用パッド111図中におけるVcomp1~Vcomp4と、これら比較電圧用パッド111の電圧を比較して接続状態を判別する比較判別回路12Aとが設けられている。なお、Vcomp1はセグメント信号用の出力パッド等が並ぶ図中のIC上辺の左端のパッドであり、Vcomp2は入力端子との接続用の入力パッド等が並ぶ図中のIC下辺の左端のパッドであり、Vcomp3は同IC上辺の右端のパッドであり、Vcomp4は同IC下辺の右端のパッドである。なお、図5に示す例は、ICの四隅に位置するダミーパッド112の一部を、液晶表示パネル上のVDD用の入力端子と接続されるようにして、比較電圧用パッド111として利用する例である。なお、本例では、比較電圧用パッド111が同一の電圧をもつようにするために、被実装基板である液晶表示パネル上に、入力端子側に位置する比較電圧用パッド111とセグメント信号出力側に位置する比較電圧用パッド111とを電気的に接続するための接続配線211がそれぞれ設けられている。すなわち、液晶表示パネル上に、Vcomp1とVcomp2とを電気的に接続するための接続配線211と、Vcomp3とVcomp4とを電気的に接続するための接続配線211とが設けられている。このような接続配線211を利用することによって、Vcomp1とVcomp2との間で、またVcomp3とVcomp4との間で同一の電圧をもたせてもよい。ここで同一の電圧とは、全く同じ電圧ではなくてもよい。たとえば、接続配線211の抵抗や接続抵抗による電圧の上昇、低下は同一の電圧と見なすことができる。また、一般にVDD等の電源端子は、連続するパッドに接続してインピーダンスを下げるといった工夫が施されているが、そのような電源端子と接続される連続するパッドを、1まとまりの比較電圧用パッド111として、他に同一の電圧をもつ比較電圧用パッド111と比較させることも可能である。図6は、ICの四隅に位置する電源端子と接続される連続するパッドをそれぞれ比較電圧用パッド111として利用する例である。また、図7は、比較判別回路12の他の例を示す回路図である。図7に示す比較判別回路12Aは、図6に示す比較電圧用パッド111に対応した比較判別回路12の例である。図7に示すように、比較判別回路12Aは、Vcomp1とVcomp2とを入力電圧IN1、IN2とする比較回路121-1と、Vcomp3とVcomp4とを入力電圧IN1、IN2とする比較回路121-2と、Vcomp1とVcomp4とを入力電圧IN1、IN2とする比較回路121-3と、Vcomp2とVcomp3とを入力電圧IN1、IN2とする比較回路121-4と、比較回路121-1~121-4からの出力信号O1~O4を入力信号としてEN信号を出力するNOR否定論理和回路122とを備えている。また、図8は、図7に示す比較判別回路12Aに含まれる比較回路121の例を示す回路図である。図8に示すように、比較回路121は、2つの比較器1211-1~1211-2と、比較器1211-1~1211-2からの出力信号S1、S2を入力信号とするXOR排他的論理和回路1212とを備えている。なお、各比較器1211はそれぞれヒステリシス特性を有しているものとする。ここで、比較器1211-1と1211-2とは、任意の一対の比較電圧用パッドのうち一方にかかる電圧を入力電圧IN1、他方にかかる電圧を入力電圧IN2というように、同じ入力電圧IN1、IN2を使用しているが、一方の比較器1211-1では入力電圧IN2を基準電圧として入力電圧IN1との比較を行い、他方の比較器1211-2では入力電圧IN1を基準電圧として入力電圧IN2との比較を行う構成となっている。図9は、図8に示す比較回路121の動作例を示す説明図である。図9に示すように、図8に示す比較回路121は、入力電圧に電位差があるときに出力OUTが1となる構成となっている。なお、上述の図4では、比較判別回路12の例として単純な比較器120を例示したが、比較器120の代わりに、図7に示す比較回路121を備えるよう構成することも可能である。例えば、ICの四隅に位置するパッドを1組の比較電圧用パッド111とした場合、接続不良によりどの電圧が低くなるのかを前もって特定することはできない。そのような場合に、図8に示すように、比較電圧用パッド111の中で全て異なる組み合わせとなるよう予め定められた一対の比較電圧用パッドの各組み合わせごとに比較回路121を設ければよい。すなわち、比較回路121を複数設けて、それぞれに対して、四隅に位置する比較電圧用パッド111の中から入力電圧IN1、IN2とするパッドの組み合わせを変えて入力することで、比較回路121-1~121-4の出力信号O1~O4のうち少なくとも1つが1となれば、EN=1を出力することができる。このように、本例によれば、片押しされる方向にかかわらず高精度に接続不良を検出することができる。なお、図7では、比較するパッドの組み合わせとして、{左上と左下出力信号O1、右上と右下出力信号O2、左下と右下出力信号O3、左上と右上出力信号O4}を例示しているが、パッドの組み合わせはこの限りではない。また、比較回路の数も4つに限らず、そのうちの一部のみを用いることも可能である。また、組み合わせる比較電圧用パッド111の位置も必ずしも四隅でなくてもよい。しかし、このような構成であっても、全ての比較電圧用パッド111の接続抵抗が一様に高くなるような不良状態が起こった場合には、不良を検出できない可能性がある。このため、例えば、図1に示したような比較に使う基準電圧用の比較電圧用パッド111をさらに設ける構成としてもよい。図10は、本発明によるIC10の他の例を示す説明図であり、図10bは、図10aに示したIC10との接続用に設けられた被実装基板20上の配線21の例を示す説明図である。本例では、図7に示したIC10の構成に加えて、さらに入力端子の中央付近に比較器において基準電圧とする比較電圧用パッド111図中におけるVcomp0が設けられている。なお、Vcomp0~4は、同一の電圧をもつよう設計されているものとする。本例では、接続不良となるようなケースを考えた場合に、入力端子の中央付近のみで接続抵抗が高くなるというケースは考えにくいことから、比較に使う基準電圧を入力端子の中央付近から得るようにしている。また、図11は、比較判別回路12の他の例を示す回路図である。図11に示す比較判別回路12Bは、図10に示す比較電圧用パッド111に対応した比較判別回路12の例である。図11に示すように、比較判別回路12Bは、Vcomp0を基準電圧、Vcomp1を比較対象とする入力電圧とする比較器120-1と、Vcomp0を基準電圧、Vcomp2を比較対象とする入力電圧とする比較器120-2と、Vcomp0を基準電圧、Vcomp3を比較対象とする入力電圧とする比較器120-3と、Vcomp0を基準電圧、Vcomp4を比較対象とする入力電圧とする比較器120-4と、比較器120-1~120-4からの出力信号O1~O4を入力信号としてEN信号を出力するNOR回路122とを備えている。なお、各比較器120はそれぞれヒステリシス特性を有しているものとする。このような構成によれば、Vcomp1~Vcomp4のうち少なくとも1つの電圧が下がると、比較器120-1~120-4の出力信号O1~O4のいずれかが1となり、EN信号=0を出力することができる。逆にいうと、Vcomp0~Vcomp4の全ての電圧において、Vcomp0と差がない場合のみ、EN=1を出力する構成であるといえる。なお、以上の説明では、1つの組における比較電圧用パッド111は、全て同じ電圧をもつよう設計されていることを前提に、比較器のヒステリシス特性によって良品と不良品の接続抵抗の差分に許容量を持たせる例を示したが、良品と不良品の接続抵抗の差分を、外付け抵抗とすることも可能である。すなわち、1つの組における比較電圧用パッド111のうち基準電圧パッドとする比較電圧用パッド111を、比較対象とされる入力電圧パッドである他の比較電圧用パッド111と異なる電圧をもつものとしてもよい。図12aは、本発明によるIC10の他の例を示す説明図であり、図12bは、図12aに示したIC10との接続用に設けられた被実装基板20上の配線21の例を示す説明図である。本例では、IC10に、1つ以上の第1の比較電圧用パッド111図中におけるVcomp1~Vcomp4と、基準電圧を得るための第2の比較電圧用パッド111図中におけるVcomp0と、第1の比較電圧用パッド111と第2の基準電圧用パッド111との電圧を比較して接続状態を判別する比較判別回路12とが設けられている。なお、比較判別回路12は、例えば、図11に示した比較判別回路12Bと同様でよい。また、被実装基板20上の配線21のうち、第2の比較電圧用パッド111と接続される配線21には、外付け抵抗40が接続されている。この外付け抵抗40が付加されることにより、第2の比較電圧用パッド111は、第1の比較電圧用パッド111のもつとされる電圧と比べて、良品と不良品の接続抵抗の差分の許容量だけ大きい電圧をもつものとする。このような構成によれば、良品と不良品の接続抵抗の差分が、事前に予測できない場合であってもIC作成後に抵抗値を変えることができるので、判定結果の最適化が可能となる。なお、比較判別回路12に入力する基準電圧をIC内部で生成できる場合には、基準電圧を得るための比較電圧用パッド111Vcompを省略することも可能である。このように、本実施形態によれば、同一のまたは許容される電位差の範囲内の電圧をもつよう設計されている2以上の比較電圧用パッド111に加えて、ICの内部に比較判別回路12を設けているので、製品を分解することなくいつでも接続状態の判別を行うことができる。なお、本発明による接続状態の判別処理は、常時稼働させることも可能であるが、消費電力を抑えるためにカウンタを設けて、初期起動時にチェックした後は、カウント値に応じてチェックを行うといったタイミング制御を行ってもよい。また、電源起動時のみチェックを行ってもよい。