"入力された照合データが予め登録されている登録データ群中の登録データと一致するか否かを判定するデータ判定装置において、前記登録データが格納される登録データ格納手段と、前記登録データ格納手段における前記登録データが格納されていないアドレスを含むアドレス情報を記憶するアドレス情報記憶手段と、前記登録データ格納手段に格納されている登録データと前記照合データとを比較し一致/不一致の判定結果を得る比較手段と、前記登録データ格納手段に格納されている登録データを更新する際に、前記登録データ格納手段に登録すべき登録候補のデータの入力を受けて、その登録候補のデータと前記登録データ格納手段に格納されている登録データとの比較を前記比較手段によって行わせ、不一致の判定結果が得られた場合、前記アドレス記憶手段に記憶されているアドレス情報に基づいて、前記入力された登録候補のデータを登録データとして前記登録データ格納手段に書き込む手段とを備えることを特徴とするデータ判定装置。請求項1に記載されたデータ判定装置において、前記登録データ格納手段に格納されている登録データを更新する際に、前記登録データ格納手段から削除すべき削除候補のデータの入力を受けて、その削除候補のデータと前記登録データ格納手段に格納されている登録データとの比較を前記比較手段によって行わせ、一致の判定結果が得られた場合、前記アドレス記憶手段に記憶されているアドレス情報に基づいて、前記入力された削除候補のデータと一致する登録データを前記登録データ格納手段から削除する手段とを備えることを特徴とするデータ判定装置。請求項1又は2に記載されたデータ判定装置において、前記照合データの一部の情報をアドレスとして該アドレスの値を一部の情報として含んでいる登録データが前記登録データ格納手段に格納されているか否かを示す情報を格納した登録データ有無情報格納手段と、前記登録データ有無情報格納手段に格納されている情報に基づいて前記照合データが前記登録データ格納手段に格納されている登録データと一致していないことを判定する不一致判定手段と、前記登録データ有無情報格納手段に格納されている情報を更新する際に、前記登録データ有無情報格納手段に格納されている情報を全て削除した後、前記登録データ格納手段に格納されている登録データを読み出し、この読み出した登録データの一部の情報をアドレスとして前記登録データ有無情報格納手段にアクセスし、このアクセスした登録データ有無情報格納手段のアドレスに、当該アドレスの値を一部の情報として含んでいる登録データが前記登録データ格納手段に格納されていることを示す情報を書き込む手段とを備えることを特徴とするデータ判定装置。請求項1~3の何れか1項に記載されたデータ判定装置の各手段での処理をコンピュータで実行させるためのデータ判定プログラム。しかしながら、上述した従来のパケットフィルタ回路200図22や300図23において、一致判定回路202における条件テーブルの作成には、予め各アドレスに対して書き込むべき登録データの一覧表を作成して、メモリに書き込むのが一般的である。通常、このデータ作成は、ソフトウェアで別途実行され、データが作成された後、メモリに書き込まれる。特に、一致判定回路202に加えて不一致判定回路203を設けたパケットフィルタ回路300では、不一致判定回路203における不一致テーブルの作成についても、一致判定回路202と同様にして、予め各アドレスに対して書き込むべきデータの一覧表を作成してメモリに書き込む必要があり、更には、登録データを変更した場合、改めて不一致テーブルへの一致/不一致の判定データや条件テーブルへの登録データを全て作成し直し、再度メモリに書き込む必要がある。このように、従来のパケットフィルタ回路では、別途テーブルを作成する必要があり、テーブルを作成するためのソフトウェアや事前にテーブルを作成する手間が必要であるという問題点があった。本発明は、このような課題を解決するためになされたもので、その目的とするところは、照合データと登録データとの一致/不一致の判定機能を利用することにより、一致/不一致を判定するためのテーブルを作成するためのソフトウェアや事前にテーブル作成する手間を不要とすることが可能なデータ判定装置およびデータ判定プログラムを提供することにある。このような目的を達成するために、本願の請求項1に係る発明は、入力された照合データが予め登録されている登録データ群中の登録データと一致するか否かを判定するデータ判定装置において、登録データが格納される登録データ格納手段と、登録データ格納手段における登録データが格納されていないアドレスを含むアドレス情報を記憶するアドレス情報記憶手段と、登録データ格納手段に格納されている登録データと照合データとを比較し一致/不一致の判定結果を得る比較手段と、登録データ格納手段に格納されている登録データを更新する際に、登録データ格納手段に登録すべき登録候補のデータの入力を受けて、その登録候補のデータと登録データ格納手段に格納されている登録データとの比較を比較手段によって行わせ、不一致の判定結果が得られた場合、アドレス記憶手段に記憶されているアドレス情報に基づいて、入力された登録候補のデータを登録データとして登録データ格納手段に書き込む手段とを備えることを特徴とする。この発明によれば、登録データ格納手段条件テーブルに格納されている登録データを更新する際に、登録データ格納手段に登録すべき登録候補のデータが入力されると、その登録候補のデータと登録データ格納手段に格納されている登録データとが比較手段比較器によって比較され、不一致の判定結果が得られると、アドレス記憶手段レジスタに記憶されているアドレス情報この場合、登録データが格納されていない空きアドレスに基づいて、入力された登録候補のデータが登録データとして登録データ格納手段に書き込まれる。このようにして、本発明では、登録候補のデータが入力される毎に、その登録候補のデータが登録データ格納手段に格納されていなければ、次々に登録データとして登録データ格納手段の空きアドレスに書き込まれて行く。本願の請求項2に係る発明では、更に、登録データ格納手段に格納されている登録データを更新する際に、登録データ格納手段から削除すべき削除候補のデータの入力を受けて、その削除候補のデータと登録データ格納手段に格納されている登録データとの比較を比較手段によって行わせ、一致の判定結果が得られた場合、アドレス記憶手段に記憶されているアドレス情報に基づいて、入力された削除候補のデータと一致する登録データを登録データ格納手段から削除する手段を設けるようにする。この発明によれば、登録データ格納手段条件テーブルに格納されている登録データを更新する際に、登録データ格納手段から削除すべき削除候補のデータが入力されると、その登録候補のデータと登録データ格納手段に格納されている登録データとが比較手段比較器によって比較され、一致の判定結果が得られると、アドレス記憶手段レジスタに記憶されているアドレス情報この場合、一致する登録データが格納されているアドレスに基づいて、入力された削除候補のデータと一致する登録データが登録データ格納手段から削除される。このようにして、本発明では、削除候補のデータが入力される毎に、その削除候補のデータが登録データ格納手段に格納されていれば、次々にその削除候補のデータと一致する登録データが登録データ格納手段から削除されて行く。本願の請求項3に係る発明は、請求項1又は2に係る発明において、照合データの一部の情報をアドレスとして該アドレスの値を一部の情報として含んでいる登録データが登録データ格納手段に格納されているか否かを示す情報を格納した登録データ有無情報格納手段と、登録データ有無情報格納手段に格納されている情報に基づいて照合データが登録データ格納手段に格納されている登録データと一致していないことを判定する不一致判定手段と、登録データ有無情報格納手段に格納されている情報を更新する際に、登録データ有無情報格納手段に格納されている情報を全て削除した後、登録データ格納手段に格納されている登録データを読み出し、この読み出した登録データの一部の情報をアドレスとして登録データ有無情報格納手段にアクセスし、このアクセスした登録データ有無情報格納手段のアドレスに、当該アドレスの値を一部の情報として含んでいる登録データが登録データ格納手段に格納されていることを示す情報を書き込む手段とを備えることを特徴とする。この発明によれば、登録データ有無情報格納手段不一致テーブルに格納されている情報の更新に際しては、登録データ有無情報格納手段に格納されている情報が全て削除された後、登録データ格納手段条件テーブルに格納されている登録データが読み出される。そして、この読み出された登録データの一部の情報をアドレスとして登録データ有無情報格納手段がアクセスされ、このアクセスした登録データ有無情報格納手段のアドレスに、当該アドレスの値を一部の情報として含んでいる登録データが登録データ格納手段に格納されていることを示す情報一致登録データ有りが書き込まれる。アクセスされなかったアドレスには登録データが登録データ格納手段に格納されていないことを示す情報不一致登録データ無しが残される。このようにして、本発明では、自動的に、登録データ有無情報格納手段のアドレスに、そのアドレスの値を一部の情報として含んでいる登録データが登録データ格納手段に格納されているか否かを示す情報が書き込まれて行く。本発明に係るデータ判定装置は、コンピュータによって実行されるプログラムとしても実現でき、プログラムを記録媒体に記憶することも、ネットワークを通して提供することも可能である。本発明によれば、登録データ格納手段に格納されている登録データを更新する際に、登録データ格納手段に登録すべき登録候補のデータの入力を受けて、その登録候補のデータと登録データ格納手段に格納されている登録データとの比較を比較手段によって行わせ、不一致の判定結果が得られた場合、アドレス記憶手段に記憶されているアドレス情報に基づいて、入力された登録候補のデータを登録データとして登録データ格納手段に書き込むようにしたので、登録候補のデータが入力される毎に、照合データと登録データとの一致/不一致の判定機能を利用して、次々に登録データ格納手段の空きアドレスに登録データとして書き込まれて行くものとなり、一致/不一致を判定するためのテーブルを作成するためのソフトウェアや事前にテーブル作成する手間を不要とすることが可能となる。以下、本発明の実施の形態を図面に基づいて詳細に説明する。図1はこの発明に係るデータ判定装置を含むパケットフィルタ回路の一実施の形態を示す図である。このパケットフィルタ回路100は、バッファ回路101と、一致判定回路102と、不一致判定回路103と、ORゲート104とから成る。バッファ回路101には、判定要求信号とパケットが入力される。一致判定回路102と不一致判定回路103には、バッファ回路101からの判定開始信号と照合データに加えて、モード選択信号が入力される。なお、本実施の形態の形態において、モード選択信号の設定によっては、入力される照合データは条件登録条件登録候補のデータ/削除条件削除候補のデータと判断される。この点は後で詳述する。このパケットフィルタ回路100において、一致判定回路102と不一致判定回路103とが、本発明に係るデータ判定装置の主要な構成要素を成す。このパケットフィルタ回路100において、バッファ回路101は、入力される判定要求信号とパケットをもとに、判定開始信号と照合データパケットの一部または全部からなるデータを、一致判定回路102および不一致判定回路103に送る。一致判定回路102は、バッファ回路101からの照合データと一致条件として事前に登録されている登録データ群中の登録データと比較して、一致の判定を行う。一方、不一致判定回路103は、入力された照合データと予め登録されている登録データの有無情報とを比較して、不一致の判定を行う。一致判定回路102は、照合データと一致する登録データを検出した場合に、その時点で一致判定信号を出力する。全ての登録データとの照合を行っても、一致する登録データを検出できなかった場合には、不一致判定信号を出力する。不一致判定回路103は、照合データと登録データの有無情報とを比較し、その照合データと一致する登録データがないと判定すると、不一致判定信号を出力する。一致判定回路102からの一致判定信号はバッファ回路101へ送られる。一致判定回路102からの不一致判定信号および不一致判定回路103からの不一致判定信号はORゲート104を介してバッファ回路101へ送られる。バッファ回路101は、一致判定信号が送られてくると、受信したパケットを透過し、不一致判定信号が送られてくると、受信したパケットを破棄する。そして、このパケットの処理後、バッファ回路101は、次のパケットの照合データと判定開始信号を出力し、一致判定回路102と不一致判定回路103は、そのパケットの判定処理に移行する。不一致判定回路の構成不一致判定回路103の構成を図2に示す。不一致判定回路103は、ビット分割/選択回路103A、不一致テーブル103B1~103B4、ANDゲート103C、処理部103D、及びインバータ103Eから成る。図2は、照合データの長さを32ビット長とし、8ビットずつ4分割にした例である。この実施の形態では、不一致テーブル103B103B1~103B4はメモリで構成される。各登録データの上位8ビットを不一致テーブル103B1に割り当て、次の8ビットを不一致テーブル103B2に、更に次の8ビットを不一致テーブル103B3に、下位8ビットを不一致テーブル103B4に割り当てている。この例では、8ビットに分割しているので、不一致テーブル103Bは256ワード×1ビットの構成をとる。不一致テーブル103B1のアドレスは登録データの上位8ビットの値に対応し、そのアドレスの値が登録データの対応する8ビットの値として含まれている場合、不一致テーブル103B1の対応するアドレスに一致の判定を書き込む。この例では1を割り当てる。登録データに含まれていなければ、不一致の判定を書き込む。この例では0を割り当てる。不一致テーブル103B2~103B4についても同様である。不一致テーブル103B1の構成例を図3に示す。図3では、登録条件1登録データ1の上位8ビットの値は1であるので、不一致テーブル103B1のアドレス1に1一致が格納される。登録条件2登録データ2では、上位8ビットの値が10なので、不一致テーブル103B1のアドレス10に1一致が格納される。なお、登録条件1登録データ1および登録条件2登録データ2中の数字は、8ビット列の値を10進数で表したものである。不一致判定回路の基本動作次に、不一致回路103の基本動作を説明する。バッファ回路101からの照合データは、ビット分割/選択回路103Aに送られる。バッファ回路101からの判定開始信号は処理部103Dに送られる。照合データが入力されると、ビット分割/選択回路103Aは、入力された照合データから各8ビットを選択して、上位8ビットを不一致テーブル103B1に、次の8ビットを不一致テーブル103B2へというように、各不一致テーブル103Bへ出力する。各不一致テーブル103Bでは、ビット分割/選択回路103Aから送られた各8ビットの値がアドレスとして入力され、そのアドレスに格納されているデータが読み出される。この各不一致テーブル103Bからの読出しは、判定開始信号を受けた処理部103Dの指示に従って行われる。この時、4つの不一致テーブル103Bから読み出されたデータに、一つでも0即ち不一致の判定があれば、ANDゲート103Cは不一致の判定である0を出力する。読み出されたデータが全て1、つまり全てが一致の判定であった場合には、ANDゲート103Cは一致の判定である1を出力する。このANDゲート103Cからの一致/不一致の判定は、インバータ103Eによって反転されて、ORゲート104図1を通過し、バッファ回路101へ送られる。この例では、上位8ビット、次の8ビットと言うように順次分割選択しているが、ビットの順序や各ビットの選択はこれに限るものではない。必要に応じて、任意の8ビットを選択的に抽出して各不一致テーブル103Bに出力するように構成することは容易である。また8ビットである必要も無い。一致判定回路の構成次に、一致判定回路102の構成を図4に示す。一致判定回路102は、索引テーブル102A、条件テーブル102B、レジスタ群102C、比較器102D、セレクタ102E1~102E3、及び処理部102F等から成る。索引テーブル102A、条件テーブル102Bは、本実施の形態ではメモリで構成される。また、この例において、照合データは32ビット長で、条件テーブル102Bには登録データを最大512個まで登録できるものとしている。条件テーブル102Bの構成を図5に示す。条件テーブル102Bは判定するための一致条件を登録データ登録条件として格納しておくテーブルである、この実施の形態では、登録データを最大512個登録できるものとしている。従って、条件テーブル102Bのワード数は512であり、このワードを指定するメモリのアドレスは9ビット長になる。まず、512個の登録データを全32ビットの内の上位8ビットの値で分類する。上位8ビットの値が共通である登録データを1つのグループとみなす。例えば、上位8ビットの値がaの登録データが2つあるとすると、これを条件a0,条件a1で表す。以下では、これらを、簡単にa0,a1と表すこともある。条件b0,条件c0等も同様である。条件テーブル102Bのデータは、4つのフィールドに分割される。第1のフィールドは1ビット幅で、そのワードが登録データを格納しているかどうかを表すビットである。これをVBValidBitと呼び、登録データが格納されているとき1、格納されていないとき0を割り当てる。第2のフィールドをFLT条件フィールドと呼び、登録データを格納する。この実施の形態では、照合データを32ビットとしているので、32ビットがこのフィールドに割り当てられる。第3のフィールドには1ビットを割り当て、同じグループに属する登録データが、以降のアドレスに格納されているかどうかを表す。このビットをNFNextFlagフィールドと呼び、格納されていればNFフィールドに1を格納し、第4のフィールドであるNANextAddressフィールドに、次の登録データが格納されているアドレスを格納する。他のアドレスに同じグループに属する登録データが格納されていなければ、NFフィールドには0を格納し、NAフィールドには0を格納する。従って、NAフィールドは1ビット幅、NAフィールドは9ビット幅である。図5に示した条件テーブル102Bの内容について具体的に説明する。まず、第1行条件テーブル102Bの0番地はVB=1となっており、このアドレスには登録データが格納されていることを表す。この場合、その登録データはFLTフィールドに格納されており、条件a0であることが分かる。次のNFフィールドは1なので、上位8ビットがaである登録データが、まだこの条件テーブル102Bに格納されていることを示している。NAフィールドが2となっているので、次の登録データは条件テーブル102Bの2番地のところに格納されていることになる。そこで、2番地を見ると、VB=1となっており、FLTフィールドには条件a1が格納されていることが分かる。第3のフィールドである、NFフィールドは0となっており、このグループに属する登録データはこれ以上存在しないことが分かる。この場合、NAフィールドには0を割り当てる。条件b、条件cについても同様である。次に、アドレスの510番地について説明する。VB=0であるので、このアドレスには登録データは格納されていないことを表す。この場合、NFフィールドには1を設定し、NAフィールドには、以降のワードで登録データが格納されていない最初の空きアドレスが格納される。ここでは、511が格納されているので、次の空きアドレスは511番地であることを示す。FLTフィールドの値は任意である。次に、索引テーブル102Aの構成を説明する。図6にその構成を示す。索引テーブル102Aは、照合データの上位8ビットの値をアドレスとするメモリである。従って256ワードからなる。各ワードは、1ビット幅のMFMatchFlagフィールドと9ビット幅のIAIndexAddressフィールドからなる。索引テーブル102Aにおいて、例えばそのアドレスaには、上位8ビットの値がaである登録データが、条件テーブル102Bに格納されているかどうかの情報、およびそれに付随する情報が格納される。索引テーブル102Aにおいて、アドレスaのフィールドMFの値は、上位8ビットの値がaである登録データが、条件テーブル102Bに存在しているか否かを示している。すなわち、アドレスaのフィールドMFの値が1であれば、上位8ビットの値がaである登録データが、条件テーブル102Bに存在していることを意味している。アドレスaのIAフィールドには、上位8ビットの値がaである登録データのうち、最初に比較される登録データが格納されている条件テーブル102Bのアドレスが格納される。上位8ビットの値がaである登録データが条件テーブル102Bに存在していなければ、索引テーブル102Aのa番地には、MF=0,IA=0を設定する。例えば、索引テーブル102Aのアドレス0をみるとMF=1になっているので、上位8ビットの値が0である登録データが条件テーブル102Bに存在していることを示している。IAフィールドの値は1となっているので、最初に比較される登録データは、条件テーブル102Bの1番地に格納されていることになる。尚、索引テーブル102AのMFフィールドは不一致判定回路103の不一致テーブル103B1と同じである。従って、不一致判定回路103の不一致テーブル103B1は省略することもできる。或は、逆に索引テーブル102AのMFフィールドは削除し、不一致判定回路103の不一致テーブル103B1で代用することも可能である。一致判定回路の基本動作次に、一致判定回路102の基本動作を説明する。バッファ回路101からの照合データは、その全ビットが比較器102Dに、上位8ビットが索引テーブル102Aに送られる。バッファ回路101からの判定開始信号は処理部102Fに送られる。以下の処理動作は、判定開始信号を受けた処理部102Fの指示に従って行われる。今、照合データの上位8ビットの値がaであったとする。この場合、まず、図6に示す索引テーブル102Aのa番地がアクセスされ、データが読み出される。この例において、読み出されたデータのうちMFフィールドの値は1であるので、上位8ビットの値がaである登録データが条件テーブル102Bに存在していることが分かり、読み出されたデータのうちIAフィールドの値0が条件テーブル102Bに出力される。図5の条件テーブル102Bでは、索引テーブル102Aから出力されたIAフィールドの値0が、今度は条件テーブル102Aのアドレス0として使用され、0番地のデータが読み出される。このとき、VB=1であるから、この登録データは有効であり、FLTフィールドのデータ、つまり登録データとして格納されている条件a0が比較器102Dに送られる。これにより、比較器102Dは、バッファ回路101からの照合データと条件a0とを比較し、一致/不一致を判定する。一致と判定すれば、判定処理は終了する。不一致と判定された場合は、条件テーブル102Bで読み出された0番地のNFフィールドの値を参照する。図5では、NF=1であるので、上位8ビットの値がaである登録データがまだ存在することが分かり、その登録データが格納されている条件テーブル102Bのアドレス2=NAを、自分自身である条件テーブル102Bのアドレスとして出力させる。これにより、条件テーブル102Bの2番地のFLTフィールドから条件a1が読み出され、比較器102Dに送られる。比較器102Dは、バッファ回路101からの照合データと条件a1とを比較し、一致/不一致を判定する。一致と判定すれば、判定処理は終了する。不一致と判定された場合は、条件テーブル102Bの2番地のNFフィールドのデータを参照する。図5ではNF=0となっており、上位8ビットの値がaである登録データは他に存在しないと判定され、判定処理が終了する。判定処理が終了すると、次のパケットの処理に移行する。各種テーブルの自動更新次に、この一致判定回路102、不一致判定回路103を有したパケットフィルタ回路100で、本実施の形態の特徴的な機能である不一致テーブル103B、索引テーブル102A、条件テーブル102Bの自動更新機能について説明する。この自動更新機能は、パケットフィルタ回路100の照合データと登録データとの一致/不一致の判定機能を利用して、不一致テーブル103B、索引テーブル102A、条件テーブル102Bを自動的に生成或は削除をする機能である。図1におけるモード選択信号、図4におけるレジスタ群102Cは、この自動更新機能を実現するために設けられたものである。レジスタ群102Cの構成を図7に示す。レジスタ群102Cは、WADRレジスタ102C1、tmpレジスタ102C2、MCDレジスタ102C3、CADRレジスタ102C4、BADRレジスタ102C5から成る。WADRレジスタ102C1、tmpレジスタ102C2、MCDレジスタ102C3は1ビット幅のNFフィールド、9ビット幅のNAフィールドから成る。CADRレジスタ102C4、BADRレジスタ102C5は9ビット幅のNAフィールドのみから成る。初期化モードまず、初期化モードについて説明する。このモードは、不一致テーブル103B、索引テーブル102A、条件テーブル103B、レジスタ群102Cを初期化するものである。モード選択信号を初期化モードに設定し、クロックを入力するだけで自動的に初期化が行われる。この初期化はカウンタ等の小規模ハードウエアで実現できる。図2に示した不一致判定回路103では、モード選択信号に従う処理動作を行わせるハードウェア構成を、処理部103Dに設けている。また、図4に示した一致判定回路102では、モード選択信号に従う処理動作を行わせるハードウェア構成を、処理部102Fに設けている。図8に初期化された不一致テーブル103B1~103B4の状態を示す。処理部103Dは、モード選択信号が初期化モードとして入力されると、不一致テーブル103B1~103B4の全てのアドレスに対して格納データを0すなわち不一致に設定する。図9a,b,cに初期化された索引テーブル102A、条件テーブル102B、レジスタ群102Cの状態を示す。処理部102Fは、モード選択信号が初期化モモードとして入力されると、索引テーブル102A、条件テーブル102B、レジスタ群102Cを初期化する。この初期化によって、索引テーブル102Aでは、全てのアドレスに対して0が格納される。条件テーブル102Bでは、全てのアドレスに対して、VBフィールドとFLTフィールドには0が設定される。NFフィールドはアドレス511に対してのみ0が設定され、それ以外のアドレスでは1が設定される。NAフィールドはアドレス511に対してのみ0が設定され、それ以外のアドレスにはそのアドレスより1大きい値が設定される。レジスタ群102Cでは、WADRレジスタ102C1のNFフィールドに1が設定され、それ以外には全て0が設定される。登録モード次に、条件を登録する動作モードである登録モードについて説明する。モード選択信号を登録モードに設定し、順次、登録させたい条件登録候補のデータを含むパケットをパケットフィルタ回路100に入力する。これにより、既に述べた一致判定回路102での一致/不一致の判定処理の動作に従って、入力された登録候補のデータが順次条件テーブル103Bに自動的に格納され、同時に付随するアドレス等が必要に応じて各テーブルに格納される。不一致判定回路103でも、入力された登録候補のデータについて、登録データの有無を示す情報が不一致テーブル103B1~103B4に格納される。以下、この登録モードとした場合の具体的な動作について説明する。先ず、各テーブルが図8、図9のように初期化された状態で、最初の条件a0を登録する場合を説明する。登録候補のデータである条件a0を含むパケットがパケットフィルタ回路100に入力されると、バッファ回路101を経由して、条件a0が不一致判定回路103、一致判定回路102に入力される。最初の登録候補のデータであるから、不一致判定回路103、一致判定回路102は判定動作に従って、ともに不一致と判定する。一致判定回路102が不一致と判定した時点で、すなわち比較器102Dが不一致と判定した時点で、各種テーブルの更新が開始される。この登録モードでは不一致判定回路103の判定結果は無視される。以下、図10を参照して、一致判定回路102の動作および各テーブルの更新手順を詳細に説明する。以下の、等の順序は図10中のそれに対応する。また、この動作はモード選択信号登録モードを受けた処理部102Fの指示に従って行われる。条件a0は上位8ビットの値がaであるから、索引テーブル102Aのa番地がアクセスされる図16:ステップS101。この場合、a番地のMFフィールドは0なので、不一致と判定されるステップS102のYES。これにより、分岐Iへ処理が移るステップS103。分岐Iのフローチャートを図17に示す。分岐Iの処理では、レジスタ群102CのWADRレジスタ102C1のNAフィールドの値0が条件テーブル102Bに送られ、条件テーブル102Bの0番地のデータが読み出されるステップS101。条件テーブル102Bから読み出されたデータのうち、NF,NAフィールドの値をレジスタ群102Cのtmpレジスタ102C2に保存するステップS102。従って、tmpレジスタ102C2の値NF,NAは0,0から1,1に更新される。次に、レジスタ群102CのWADRレジスタ102C1のNF,NAフィールドの値を、それぞれ索引テーブル102Aのa番地のMFフィールド、IAフィールドにコピーするステップS203。これにより、索引テーブル102Aのa番地の値MF,IAは0,0⇒1、0と更新される。レジスタ群102CのWADRレジスタ102C1のNAフィールドには0即ち0番地が記憶されているので、この値をもとに条件テーブル102Bの0番地をアクセスし、各フィールドVB,FLT,NF,NAの値を0,0,1,1から1、条件a0,0,0と更新するステップS204。これは、条件テーブル102Bの0番地は有効であり、登録データとして条件a0が格納されていることを表している。上位8ビットの値がaである条件は、まだ存在していないので、NF=0、NA=0と設定される。最後に、tmpレジスタ102C2のNF,NAフィールドの値をWADRレジスタ102C1のNF,NAフィールドにコピーするステップS205。これにより、WADRレジスタ102C1の値はNF,NA=1,1となり、次の登録に備えられる。この場合、次の登録時には、WADRレジスタ102C1のNAフィールドの値をアドレスとし、このアドレスで示される条件テーブル102Bの1番地に登録データが書き込まれることになる。以上の手順から、WADRレジスタ102C1のデータは、条件テーブル102Bにおいて、まだ登録データが書き込まれていない最小のアドレス、つまり空きアドレスの内最も小さいアドレスを意味していることが分かる。登録候補のデータを登録するときにはこのアドレスに書き込むことになる。初期化により、WADRレジスタ102C1のNAフィールドは0としているので、最初の登録データは0番地に格納されるように設定されていたことになる。従って、この例では、最初の条件a0が条件テーブル102Bの0番地に格納された訳である。また、WADRレジスタ102C1のNAフィールドの値を、索引テーブル102Aのa番地のIAフィールドにコピーすればよいことになる。一方、不一致判定回路103では、ビット分割/選択回路103Aによって条件a0の各8ビットの値をアドレスとして、不一致テーブル103B1~103B4のアドレスにデータ1が書き込まれる。これで、不一致テーブル103B1~103B4の更新は完了する。この動作はモード選択信号登録モードを受けた処理部103Dの指示に従って行われる。新たな条件を登録するときにも、同じ動作をさせる。既に1が書かれていても、1を書き込むことになるが、なんら問題がないことは当然である。従って、以下では不一致テーブル103Bの更新については説明を省略する。次に、図11を参照して、条件b0を登録する場合を説明する。この例では、説明の都合上、b=1とする。これは条件a0の登録と基本的には同じである。従って、図16に示したステップS102のYESに応じて、分岐Iへ移りステップS103、図17に示した分岐Iの処理が行われることになる。条件b0は上位8ビットの値が1であるから、索引テーブル102Aの1番地がアクセスされる図16:ステップS101。この場合、1番地のMFフィールドはMF=0なので、不一致と判定されるステップS102のYES。これにより、分岐Iへ処理が移るステップS103。分岐Iの処理図17では、レジスタ群102CのWADRレジスタ102C1のNAフィールドの値1が条件テーブル102Bに送られ、条件テーブル102Bの1番地のデータが読み出されるステップS101。条件テーブル102Bから読み出されたデータのうち、NF,NAフィールドの値をレジスタ群102Cのtmpレジスタ102C2に保存する。従って、tmpレジスタ102C2の値NF,NAは1,1から1,2に更新される。次に、WADRレジスタ102C1のNF,NAフィールドの値を、それぞれ索引テーブル102Aの1番地のMF,IAフィールドにコピーするステップS203。これにより、索引テーブル102Aの1番地の値MF,IAは0,0⇒1、1と更新される。WADRレジスタ102C1のNAフィールドには1即ち1番地が記憶されているので、この値をもとに条件テーブル102Bの1番地をアクセスし、各フィールドVB,FLT,NF,NAの値を0,0,1,2から1、条件b0,0,0と更新するステップS204。最後に、tmpレジスタ102C2のNF,NAフィールドの値をWADRレジスタ102C1のNF,NAフィールドにコピーするステップS205。これにより、WADRレジスタ102C1の値はNF,NA=1,2となり、次の登録に備えられる。この場合、次の登録時には、WADRレジスタ102C1のNAフィールドの値をアドレスとし、このアドレスで示される条件テーブル102Bの2番地に登録データが書き込まれることになる。次に、登録モードの最後として、上位8ビットの値がaで、他のビットが異なる条件a1を登録する場合について説明する。この場合、上位8ビットの値がaなので、索引テーブル102Aのa番地をアクセスする。索引テーブル102Aのa番地のMFフィールドの値は1なので、一致と判定される。これにより、索引テーブル102AのIAフィールドの値0をもとに、条件テーブル102Bの0番地がアクセスされ、0番地から読み出された条件a0が比較器102Dに送られる。比較器102Dには条件a1が入力されている。条件a0と条件a1は異なっているとしているので、比較器102Dは不一致と判定する。この場合、NF=0なので、上位8ビットの値がaである登録データは、これが最後であることを示している。この時点で、条件a1は登録されるべきデータと判断され、各テーブルの更新が開始される。もし、条件a1が条件a0が同じであれば、比較器102Dで一致と判定され、この時点で処理は終了する。以下、この条件a1を登録する手順を、条件a0と条件b0が登録された時点のテーブルを出発点として、図12を参照して詳細に説明する。条件a1は上位8ビットの値がaであるから、索引テーブル102Aのa番地がアクセスされる図16:ステップS101。この場合、a番地のMFフィールドはMF=1なのでステップS103のNO、一致と判定される。これにより、a番地のIAフィールドの値0をアドレスとしてステップS104、条件テーブル102Bの0番地のデータがリードされるステップS105。そして、リードされたデータの内、FLTフィールドのデータである条件a0が比較器102Dに送られ、入力されている条件a1と比較されるステップS106。この場合、比較器102Dは、不一致と判定するステップS106のNO。この時、読み出された条件テーブル102Bのa番地のNFフィールドの値は0なのでステップS107のYES、上位8ビットの値がaである登録データはこれが最後であることが分かる。この時点で、判定が終了し、条件a1が登録すべきデータであると判断される。これにより、分岐IIへ処理が移るステップS108。分岐IIのフローチャートを図18に示す。分岐IIの処理では、不一致と判定された最後の登録データ、この場合条件a0が格納されていた条件テーブル102Bのアドレス0をCADRレジスタ102C4に保存するステップS301。条件a1を格納すべき空きアドレスは、WADRレジスタ102C1のNAフィールドに格納されているので、この値2をもとに、条件テーブル102Bの2番地のデータを読み出しステップS302、そのデータのうちNF,NAフィールドの値をtmpレジスタ102C2に保存するステップS303。同じくWADRレジスタ102C1のNAフィールドの値をもとに、条件テーブル102Bの2番地にアクセスし、各フィールドVB,FLT,NF,NAの値を0,0,1,3から1、条件a1,0,0と更新するステップS304。この場合、索引テーブル102Aの書き換えは必要ない。続いて、条件テーブル102Bで条件a0が格納されているところのNAフィールドの値を、条件a1が格納されているアドレスに変更する。この場合、条件a0を格納しているアドレスは、CADRレジスタ102C4に保存されているので、この値0を基に、条件テーブル102Bの0番地をアクセスし、WADRレジスタ102C1のNF,NAフィールドの値を、条件テーブル102BのNFフィールド,NAフィールドにコピーするステップS305。最後に、tmpレジスタ102C2のNFフィールド,NAフィールドの値をWADRレジスタ102C1のNFフィールド,NAフィールドにコピーし、次の空きアドレスとするステップS306。これで、条件a1の登録が完了する。図13a,b,cに条件a0、条件b0、条件a1の登録が完了した時点の索引テーブル102A、条件テーブル102B、レジスタ群102Cの状態を示す。削除モード次に、登録された条件を削除する動作モードである削除モードについて説明する。モード選択信号を削除モードに設定するとともに、削除したい条件削除候補のデータを含むパケットをパケットフィルタ回路100に入力する。入力された削除候補のデータは既に登録されているはずなので、パケットフィルタ回路100は一致と判定する。この判定結果をもとに、各種テーブルを更新する。例えば、図13の状態において、条件a1を削除するものとする。条件a1はバッファ回路101を経由して不一致判定回路103、一致判定回路102へ送られる。このモードにおいても不一致判定回路103の判定結果は考慮しない。この場合、一致判定回路102の索引テーブル102Aのa番地がアクセスされる。索引テーブル102Aのa番地のMFフィールドの値は1なので、一致と判定され、IAフィールドの値0を用いて、条件テーブル102Bの0番地がアクセスされる。0番地に格納されている条件a0が読み出され、入力されている条件a1と比較器102Dにおいて比較され、不一致と判定される。このとき、0番地のNFフィールドの値は1であるので、上位8ビットの値がaである登録データがまだ存在する。条件テーブル102Bの0番地のNAフィールドの値を参照すると、NA=2なので、次に条件テーブル102Bの2番地がアクセスされる。これにより、2番地に格納されている条件a1が読み出され、入力されている条件a1と比較され、一致と判定される。一致と判定された時点で、この条件を削除することが決定される。この一致判定結果をもとに、索引テーブル102A、条件テーブル102Bを更新する。この場合は、上位8ビットの値がaである条件a0が残っているので、索引テーブル102Aは書き換える必要はない。条件テーブル102Bでは、条件a1が格納されていたアドレスを空きアドレスとして、最終的にWADRレジスタ102C1に格納し、条件a1が格納されていたアドレスのNF,NAフィールドの値を、条件a0が格納されている番地のNF,NAフィールドにコピーすれば良い。付随して、適宜、他のフィールドのデータも書き換える。以下、この削除モードとした場合の具体的な動作について説明する。条件a1の削除以下、条件a1を削除する場合の手順を、図13の状態を出発点とした図14を参照して詳細に説明する。ここでも、不一致判定回路103の判定結果は無視する。また、この実施の形態では、不一致判定回路103の不一致テーブル103Bは更新されないので、不一致判定回路103の動作については説明を省略し、一致判定回路102の動作および各テーブルの更新手順を説明する。この動作はモード選択信号削除モードを受けた処理部102Fの指示に従って行われる。条件a1はバッファ回路101を経由して一致判定回路102へ送られる。一致判定回路102の索引テーブル102Aのa番地のデータがリードされる図19:ステップS401。この場合、a番地のMFフィールドの値は1なので、一致と判定されるステップS402のNO。これにより、a番地のIAフィールドの値をアドレスとしてステップS403、条件テーブル102Bの0番地のデータがリードされるステップS404。このときのアドレス0はCADRレジスタ102C4に保存されるステップS403。そして、リードされたデータの内、FLTフィールドのデータである条件a0が比較器102Dに送られ、入力されている条件a1と比較されるステップS405。この場合、比較器102Dは、不一致と判定するステップS405のNO。この時、条件テーブル102Bの0番地のNFフィールドの値は1なのでステップS406のNO、上位8ビットの値がaである登録データがまだ他に存在する。このため、0番地のNAフィールドの値2を参照して、次に条件テーブル102Bの2番地のデータがリードされるステップS407。そして、リードされたデータの内、FLTフィールドのデータである条件a1が比較器102Dに送られ、入力されている条件a1と比較されるステップS408。この場合、比較器102Dは、一致と判定するステップS408のYES。一致と判定されたアドレスである2はCADRレジスタ102C4のNAフィールドに保存されるステップS412。同時に、CADRレジスタ102C4のNAフィールドの直前の値、即ち、一つ前に判定された登録データが格納されていた条件テーブル102Bのアドレス0は、BADRレジスタ102C5に移されるステップS413。また、一致と判定された条件a1が格納されていた条件テーブル102Bの2番地のNF,NAフィールドの値をMCDレジスタ102C3に保存するステップS414。そして、分岐IVの処理へ移るステップS415。分岐IVの処理のフローチャートを図21に示す。分岐IVの処理では、次に、CADRレジスタ102C4に保存されている一致と判定された条件a1が格納されていたアドレス2を用いて、条件テーブル102Bの2番地をアクセスし、この2番地のNF,NAフィールドに、WADRレジスタ102C1のNF,NAフィールドの値をコピーする。同時にVBフィールドの値を1→0,FLTフィールドの値を条件a1→0と書き換えるステップS601。これで、条件テーブル102Bの2番地は空きアドレスとなり、2番地の次の空きアドレスである3番地が設定されたことになる。続いて、BADRレジスタ102C5に蓄えられているデータ0、即ち一つ前に判定を行った条件テーブル102Bのアドレスをもとに、条件テーブル102Bの0番地をアクセスし、0番地のNF,NAフィールドにMCDレジスタ102C3に保存されているNF,NAフィールドの値をコピーするステップS602。続いて、tmpレジスタ102C2のNFフィールドの値を1に更新し、NAフィールドにCADRレジスタ102C4のNAフィールドの値をコピーするステップS603。これにより、削除された条件a1が格納されていた番地のNF,NAフィールドの値を、条件a0が格納されている番地のNF,NAフィールドに移したことになる。最後に、tmpレジスタ102C2のNF,NAフィールドの値をWADRレジスタ102C1のNF,NAフィールドにコピーしてステップS604、削除が完了する。WADRレジスタ102C1には、削除された登録データが格納されていた条件テーブル102Bのアドレスが保存され、次の空きアドレスとして使用される。条件a0の削除条件a1を削除する場合には、索引テーブル102Aを変更する必要は無かった。しかし、図13の状態で、最初に比較される条件a0を削除する場合は、索引テーブル102Aも変更しなければならない。この場合も、一致判定回路102の判定結果をもとに、各テーブルを更新することができる。条件a0を削除する場合は、条件a0が格納されている条件テーブル102BのアドレスのNF,NAフィールドの値を索引テーブル102AのMF,IAフィールドに設定し、条件a0が格納されている条件テーブル102BのアドレスのNF,NAフィールドに現在の空きアドレスWADRレジスタ102C1に格納されているアドレスを移し、条件a0が格納されているアドレスをWADRレジスタ102C1に格納すればよい。以下、図15を参照して、条件a0の削除の具体的な手順を説明する。ここでも、条件a0、条件a1、条件b0が登録されている状態図13を出発点とする。条件a0はバッファ回路101を経由して一致判定回路102へ送られる。一致判定回路102の索引テーブル102Aのa番地のデータがリードされる図19:ステップS401。この場合、a番地のMFフィールドの値は1なので、一致と判定されるステップS402のNO。これにより、a番地のIAフィールドの値をアドレスとしてステップS403、条件テーブル102Bの0番地のデータがリードされるステップS404。このときのアドレス0はCADRレジスタ102C4に保存されるステップS403。そして、リードされたデータの内、FLTフィールドのデータである条件a0が比較器102Dに送られ、入力されている条件a0と比較されるステップS405。この場合、比較器102Dは、一致と判定するステップS405のYES。そして、一致と判定された条件テーブル102Bの0番地のNF,NAフィールドの値をMCDレジスタ102C3のNF,NAフィールドに保存しステップS410、分岐IIIの処理へ移行するステップS411。分岐IIIの処理のフローチャートを図20に示す。分岐IIIの処理では、CADRレジスタ102C4のNAフィールドに保存されている一致と判定された条件のアドレス0を用いて、条件テーブル102Bの0番地をアクセスし、WADRレジスタ102C1のNF,NAフィールドの値現在の空きアドレスを、0番地のNF,NAフィールドにコピーする。また、VBフィールドの値を1→0,FLTフィールドの値を条件a0→0と書き換えるステップS501。この動作により、条件テーブル102Bの0番地は空きアドレス、0番地の次の空きアドレスは3番地と設定されたことになる。同時に、CADRレジスタ102C4のNAフィールドに保存されている、一致と判定された登録データが格納されていた条件テーブル102Bのアドレス0を、tmpレジスタ102C2のNAフィールドにコピーする。同時に、tmpレジスタ102C2のNFフィールドの値を1に設定するステップS502。ついで、入力された登録データの上位8ビットの値であるaを用いて、索引テーブル102Aのa番地をアクセスし、MCDレジスタ102C3のNF,NAフィールドに保存されているデータ、つまり削除された条件a0の次の条件a1が格納されている条件テーブル102Bのアドレスを、索引テーブル102AのMF,IAフィールドにコピーするステップS503。最後に、tmpレジスタ102C2のNF,NAフィールド値をWADRレジスタ102C1のNF,NAフィールドにコピーしてステップS504、条件a0の削除が完了する。WADRレジスタ102C1には、今削除された条件a0が格納されていた、条件テーブル102Bのアドレスである0番地が、格納されたことになる。次に、登録候補のデータを登録する場合は、条件テーブル102Bの0番地にそのデータが登録データとして格納されることになる。リフレッシュモード次に、リフレッシュモードについて説明する。上述した削除モードでは、不一致判定回路103の不一致テーブル103Bは更新されない。そのため、本来不一致であるはずのアドレスに、一致が設定されたまま残っている可能性がある。この状態の不一致テーブル103Bで通常の動作をさせると、本来不一致のパケットを一致と判定してしまうことになる。不一致判定回路103で一致と判定した場合には、最終的に一致判定回路102で判定されるため、判定結果に誤りは生じない。しかし、登録データの削除が積み重なると、一致判定回路102で最終判定されるパケットが増え、スループットが低下する可能性がある。それを防ぐため、条件テーブル102Bのデータをもとに不一致テーブル103Bの更新を行う。この動作は、モード選択信号をリフレッシュモードに設定することにより、このモード選択信号リフレッシュモードを受けた処理部102Fや103Dの指示に従って行われる。リフレッシュモードに設定されると、不一致テーブル103Bが図8のように初期化される。他のテーブルは変更されない。ついで、条件テーブル102Bの各番地のデータが順次読み出され、FLTフィールドのデータがビット分割選択回路103Aによって不一致テーブル103Bに送られる。この番地のVBフィールドの値を参照して、VB=1であれば、即ち登録された条件であると判断されると、各不一致テーブル103Bの対応するアドレスに、データ1を格納する。この動作が条件テーブル102Bの全てのアドレスに対して実行され、条件テーブル102Bに正しく対応した不一致テーブル103Bが構成される。このアドレスは8ビットのリングカウンタ等を用意することにより自動的に生成できる。これまで、モード選択信号の生成については、本発明においては本質的ではないので、詳細は触れなったが、モードの数に応じて適宜複数ビットを備えればよい。例えば、2ビットを用意し、00を通常のモード、01を登録モード、10を削除モード、11をリフレッシュモード、というように割り当てればよい。以上の説明から分かるように、本実施の形態によれば、パケットフィルタ回路100の照合データと登録データとの一致/不一致の判定動作およびそれを実現するハードウエアを利用して、パケットフィルタ回路100に含まれる各種のテーブルを自動的に作成、更新ができるようにしたため、テーブルを作成するためのソフトウェアや事前にテーブルを作成する手間が不要になった。なお、上述した実施の形態において、パケットフィルタ回路の各機能部は、CPU中央演算装置やメモリなどの記憶装置、インターフェースからなるコンピュータハードウェアにコンピュータプログラムソフトウェアをインストールすることによって実現され、上述した各機能部は、上記のコンピュータの各種ハードウェア資源と上記コンピュータプログラムとが協働することによって実現される。また、上記のコンピュータプログラムは、コンピュータが読み取り可能な記録媒体や記憶装置に格納された状態で提供されても良く、電気通信回線を介して提供されても良い。実施の形態の拡張本発明の実施の形態として一致判定回路102、不一致判定回路103を有するパケットフィルタ回路100について、各種テーブルの自動更新登録削除等を説明したが、本発明はこの構成に限定されないことは言うまでも無い。本発明の主旨は、パケットフィルタ回路100において、通常のパケットの判定動作およびそれを実現する回路を利用して、各種テーブルを自動的に更新する機能を実現することである。例えば、図22に示した不一致判定回路を有さないパケットフィルタ回路200についても、図4に示したような構成を採用して、一致判定回路202における条件テーブルへの一致条件の登録や削除を行わせることが可能である。"