"永久磁石と、前記永久磁石を保持する第1ヨークと、フェライト部材に中心導体を備えた中心導体部と、前記中心導体部を実装しキャパシタンス素子を構成する電極パターンを備える多層基板と、前記多層基板を実装し端子部を備えたプリント基板により構成され、前記プリント基板の前記多層基板を実装する第1主面の周縁に、前記第1ヨークを実装する第1電極パターンを備えたことを特徴とする非可逆回路素子。前記プリント基板は平面視が矩形状であって、第1主面の四隅のそれぞれに前記第1電極パターンを備えることを特徴とする請求項1に記載の非可逆回路素子。第1主面の周縁には高周波信号用の第2電極パターンを有し、前記第2電極パターンは前記第1電極パターンに挟まれて位置することを特徴とする請求項2に記載の非可逆回路素子。対向する二側面側に第2電極パターンが設けられ、前記第2電極パターンを分ける様に、前記プリンド基板の第1主面において、その中央部を含む領域に第3電極パターンを備えることを特徴とする請求項3に記載の非可逆回路素子。前記プリント基板の第1主面に窪み部を有し、前記第3電極パターンを前記窪み部の底部に形成したことを特徴とする請求項4に記載の非可逆回路素子。従って、本発明の目的は、小型化しても実装用の端子部分の強度に優れ面実装性や電気的接続を損なわず、優れた挿入損失特性等の電気的特性を有する非可逆回路素子を提供することである。本発明の非可逆回路素子は、永久磁石と、前記永久磁石を保持する第1ヨークと、フェライト部材に中心導体を備えた中心導体部と、前記中心導体部を実装しキャパシタンス素子を構成する電極パターンを備える多層基板と、前記多層基板を実装し端子部を備えたプリント基板により構成され、前記プリント基板の前記多層基板を実装する第1主面の周縁には、前記第1ヨークを実装する第1電極パターンを備えたことを特徴とする。前記プリント基板は平面視が矩形状で構成するのが好ましく、第1主面の四隅のそれぞれに前記第1電極パターンを備えるのが好ましい。第1主面の周縁には高周波信号用の第2電極パターンを有し、前記第2電極パターンは前記第1電極パターンに挟まれて位置するのも好ましい。対向する二側面側に第2電極パターンが設けられ、前記第2電極パターンを分ける様に、前記プリンド基板の第1主面において、その中央部を含む領域に第3電極パターンを備えるのが好ましい。前記第3電極パターンは前記第1電極パターンと共通の電極パターンであっても良い。前記第3電極パターンは前記プリント基板の第1主面に形成された窪み部50に形成するのが好ましい。本発明により、小型化しても、実装用の端子部分の強度に優れ面実装性や電気的接続を損なわず、優れた挿入損失特性等の電気的特性を有する非可逆回路素子が得られる。以下本発明の非可逆回路素子について説明する。図1は非可逆回路素子の内部構造を示す。非可逆回路素子は、永久磁石40と、前記永久磁石40を保持する第1ヨーク10aと、マイクロ波フェライトフェライト部材に中心導体31a~31f、32を備えた中心導体部30と、前記中心導体部30と抵抗素子Rを実装し、キャパシタンス素子を構成する電極パターンを備える多層基板20と、前記多層基板を実装するプリント基板5と、プリント基板5に形成された窪み部50に配置された第2ヨーク10bにより構成され、前記プリント基板5の前記多層基板を実装する第1主面の周縁には、前記第1ヨークを実装する第1電極パターンを備える。また図示していないが、第1主面と対向する第2主面には実装用の端子部が設けられており、適宜第1電極パターン等と電気的に接続されている。この非可逆回路素子は2端子対アイソレータであって、その等価回路の構成は図18に示すものとほぼ同じであるので説明を省略するが、ポートP1とポートP2との間に電気的に接続された第一中心導体L1第一インダクタンス素子は、図1における電極パターン31a~31fに対応し、ポートP2とアース電位との間に電気的に接続された第二中心導体L2第二インダクタンス素子は電極パターン32と対応する。第一キャパシタンス素子C1と第二キャパシタンス素子C2とは多層基板20に構成される。図2はプリント基板5の斜視図であり、図3はプリント基板5の回路基板への実装面側の平面図である。多層基板20が実装されるプリント基板5の第1主面には、複数の電極パターンが形成されるとともに、その中央部を含む領域には窪み部50が形成されている。プリント基板5は方形板状に形成されており、前記窪み部50は対向する二側面にまで及んだ溝状となっている。窪み部50の底部には第3電極パターンGが設けられ、前記第3電極パターンGを挟んで位置する部位であり第1主面の四隅には第1電極パターンG,NCが形成され、第1電極パターンG,NCに挟まれる位置に高周波信号用の第2電極パターンPが設けられる。なお図中、符号Gが付与された各電極パターンはアース電位の電極パターンであり、符号NCが付与された各電極パターンは他の電極パターンと電気的に接続されていない、所謂、浮き状態の電極パターンである。プリント基板5の回路基板への実装面第2主面には、第1主面の第2電極パターンPとビアホールTH図中黒丸で表示を介して接続した第4電極パターンPで構成される第1端子と、第1電極パターンG及び第3電極パターンGとビアホールを介して接続した第5電極パターンGで構成される第2端子が設けられている。図4に示す様に、プリント基板5の窪み部50には第2ヨーク10bは矩形板状に形成された第2ヨーク10bが配置される。前記第2ヨーク10bは窪み部50に設けられた第3電極パターンGと半田接続される。窪み部50の深さは第2ヨーク10bの厚み以上に形成され、第2ヨーク10bは窪み部50の略全面を覆う程度の大きさとなっている。窪み部50によりプリント基板5自体の強度が低下するものの、第2ヨーク10bはSPCC等の磁性金属材料にて形成される為、第2ヨーク10bによって補強される。図5に第1ヨーク10aと永久磁石40を分離した状態での斜視図を示す。プリント基板5にはその第1主面の略前面を覆うように多層基板20が実装されるが、多層基板20もまたプリント基板5と同様に方形板状に構成される。なおその大きさは、多層基板20の下部に位置する第2ヨーク10bの両端側が現れる様に、プリント基板5よりも外形を一回り小さく形成している。図6は多層基板の斜視図であり、図7はプリント基板5と面する側の平面図である。多層基板20のプリント基板5と面する側の第1主面には、高周波信号が入出力する第1電極パターン22a,22bを分ける様に、中央部を含む領域にアルファベットのH字状に第2電極パターン23を備える。多層基板20の内部には、キャパシタンス素子C1,C2を構成する電極パターンが形成され、第1主面側の電極パターン22a,22b,23や第2主面に形成された電極パターン21a~21eとビアホール図中黒丸表示を介して接続されるが、詳細な説明は省略する。多層基板20の第1電極パターン22a,22bは前記プリント基板5に設けられた第2電極パターンPと半田接続され、多層基板20の第2電極パターン23は、第2ヨーク10bとプリント基板5の第1電極パターンG第1電極パターンNC除くとに半田接続される。多層基板20はセラミック材料やガラスエポキシ樹脂等によって構成することが出来、プリント基板5に設けられた各電極パターンと第2ヨーク10bとに半田接続することで、プリント基板5は変形し難くなる。図8は多層基板20に実装される中心導体部30の斜視図であり、図9は多層基板20への実装側の平面図である。多層基板20への実装側の第1主面には第1電極パターン35a,35b,36a,36bが設けられ、対向する第2主面にはインダクタンス素子L1,L2を構成する中心導体用の電極パターン31,32が形成される。第2主面に形成された中心導体用の電極パターン31は電極パターン32によって分割されて位置するが、電極パターン32の下部であって中心導体部30の内部に形成された電極パターンを介して接続されている。電極パターン31の端部はそれぞれ第1電極パターン35a,35bとビアホール図中黒丸表示を介して接続し、電極パターン32の端部はそれぞれ第1電極パターン36a,36bとビアホールを介して接続する。中心導体部30は多層基板20に実装されて、第1電極パターン35a,35bが多層基板20の第2主面に設けられた第2電極パターン21a、21eと半田接続され、第1電極パターン36a,36bが多層基板20の第2主面に設けられた第2電極パターン21a、21cと半田接続される。第2電極パターン21bと21cとの間に抵抗素子Rが実装される。なお本実施例では第2電極パターン21dを利用していないが、多層基板20内の電極パターンで形成されるキャパシタンス素子の容量値が不足する場合に、第2電極パターン21cとの間にキャパシタンス素子を実装して容量値を増すことが出来る。図10は非可逆回路素子の斜視図である。第1ヨーク10aは永久磁石40が取り付けられる天板と、前記永久磁石40を囲う様に設けられた壁部を有する。第1ヨーク10aの天板と壁部は一体のSPCC等の磁性金属板からなり、磁石形状と同じで平面視で方形あるいは矩形の天板部と、その四側面側から立設する壁部となるように加工されている。対向する壁部の内の一対は、プリント基板5の第1電極パターンG,NCと接続可能な様に、その端部が長く設けられている。第1ヨーク10aはプリント基板5に載置され、その壁部の端部を含む部分をプリント基板5の隅部に位置する第1電極パターンG,NCと半田接続される。なお図10では、背面に隠れた部位を除く3箇所の接続箇所について符号hsとして示した。磁気ヨークは容易に変形し難い金属材料で構成されるため、プリント基板5に設けられた電極パターンと半田接続することで、プリント基板5が変形し難くなる。特にプリント基板5の隅部は変形時に応力が集中し易い部分であるため、その4隅を磁気ヨークで保持することによって、小型化しても端子部において優れた強度を発揮し、面実装性や電気的接続を損なわず、もって優れた挿入損失特性等の電気的特性を有する非可逆回路素子が得られる。なお、ヨークによる磁気シールド効果を増し、更に強度を増すように第1ヨーク10aと第2ヨーク10bとの間を半田接続しても良い。ヨーク間を半田接続する場合は、中心導体に流れる高周波電流により誘起された電流がヨーク間に流れるループ電流を形成する場合がある。ループ電流による磁界が中心導体に流れる高周波電流へ影響を与える場合にはヨーク間の接続を一箇所として、ループ電流の発生を防ぐのが好ましい。プリント基板5は、例えば平面視2mm×2mmの範囲に収まる大きさに形成する。このように小さなプリント基板5を一枚毎に形成するのは実用的ではないので、複数のプリント基板を集合した状態のガラスエポキシ樹脂基板として形成される。以下この様な基板を集合基板100と呼ぶ。図11に集合基板100の斜視図を示す。破線で区画された各部分がプリント基板5となる。破線部分に対応するように適宜設けられた切断線300によって個片に分割される。図12は集合基板100の部分拡大図である。集合基板100はプリント基板5の窪み部50となる複数の溝を有する。集合基板100は複数の層を積層してなるが、溝となる部分が抜かれ、その周囲に電極パターンG,NC,Pが設けられた第1基板と、窪み部50の底部に位置する電極パターンGが形成され、反対面には端子等となる電極パターンG,Pを備えた平板の第2基板を積層して構成される。前記電極パターンG,NC,Pはフォトリソグラフィ法により高精度に形成することができる。具体的には、ガラスエポキシ樹脂基板の両面に形成された金属箔上に感光性レジストを塗布した後パターニング露光し、形成すべき電極パターン部分以外のレジスト膜を除去し、ケミカルエッチングにより金属箔を除去することにより形成する。残ったレジスト膜を除去した後、必要に応じて、防錆、半田付け性、電気的特性等を向上させるため、帯状導体パターンに変色防止処理や、Ni、Au、Ag等の電気めっきを施す。図13は非可逆回路素子の組立て方法を説明するための図である。以下工程A~工程Fに分けて説明する。先ず工程Aにてプリント基板が400個集合した集合基板100を準備する。集合基板100の外形は60mm×60mm×0.2mmとした。またプリント基板の窪み部50となる溝の深さは0.1mmとしている。集合基板100の一面側にアセンブリテープ400を貼付して一面側の略全面を覆った。アセンブリテープ400は支持フィルムとして厚み100μmのポリイミドフィルムを備え、接着性を有する樹脂層として、厚み20μmの芳香族ポリエーテルアミドイミド接着剤を備えるものを用いた。アセンブリテープ400と集合基板100を重ね、温度200°C、5Mpaの圧力で10秒間加圧して接着した。次に工程Bにて集合基板100の破線で示した部分を外形寸法が2mm×2mm×0.2mmのプリント基板5となるようにカッティングソーで切断した。本実施例では切断手段としてカッティングソーを用いたが、ウォータージェットやレーザを用いて切断分割することも出来る。ここではアセンブリテープ400を切断しない。このため、個片のプリント基板5は分割溝310を介して並んだ状態でアセンブリテープ400に保持されている。また、集合基板100の外周縁も切断せず、繋がった状態で残す。これによって集合基板100の取り扱いを容易とするとともに、個片化されたプリント基板5が以降の工程で集合基板100から脱落するのを防いでいる。更に洗浄、乾燥を経た集合基板100を部品実装機のテーブルへ配置してアセンブリテープ400側を吸着固定した。集合基板100の溝に半田ディスペンサにて半田ペーストが塗布され、そこに矩形板状の第2ヨーク10bが配置される。第2ヨーク10bの基材はSPCCで構成され、その表面に低電気抵抗の金属めっきNiめっき、Agめっき等が施される。更に防錆処理される場合もある。金属めっきを含めた第2ヨーク10bの厚みは90μmとした。工程Cにて集合基板100の電極パターンと第2ヨーク10bに半田ペーストが塗布され、そこに矩形板状の多層基板20が配置される。なおここでの半田ペーストの塗布は、工程Bにて行なっても構わない。多層基板20は複数層の誘電体シートが積層一体化されて構成されている。各誘電体シートには導電ペーストが印刷されて、電極パターンが形成されている。各誘電体シート上の電極パターンは、導電ペーストを充填したビアホールで電気的に接続されて第一キャパシタンス素子C1、第二キャパシタンス素子C2を構成する。本実施例では多層基板20をセラミック基板で構成した。誘電体シートに用いるセラミックは、Ag等の導電ペーストと同時焼成できる低温焼結セラミックスLTCCが好ましい。環境上の観点から、鉛を含有しない低温焼結セラミックスが好ましい。多層基板20が高いQ値を有する低温焼結セラミックスからなる場合、Ag、Cu、Au等の高導電率の金属を電極パターンに使用でき、極めて低損失の非可逆回路素子を構成できる。使用した多層基板20は、1.9mm×1.6mm×0.18mm程度か、それ以下と小さいので、複数の多層基板60が分割溝を介して連結したマザー多層基板を作製し、分割溝に沿って折って個々の多層基板60に分離するのが好ましい。勿論、マザー多層基板に分割溝を設けず、ダイサーやレーザで切断しても良い。更に工程Dにおいて、多層基板20の電極パターンに半田ペーストを塗布し、中心導体部30とキャパシタンス素子Cを実装した。使用した中心導体部30の外形寸法は1.5mm×1.2mm×0.16mmである。中心導体部30はマイクロ波フェライトを基材とするが、永久磁石40からの直流磁界に対して非可逆回路素子としての機能を果たす磁性体材料であれば良い。マイクロ波フェライトは好ましくはガーネット構造を有し、YIGイットリウム鉄ガーネット等からなる。YIGのYの一部をCd,Ca,V等で置換しても良く、Feの一部をAl,Ga等で置換しても良い。また使用周波数によっては、Ni系フェライトでも良い。工程Eにて第1ヨーク10aがプリント基板5に実装される。本実施例では第1ヨーク10aの対向する一対の壁部の端部と半田塗布されたプリント基板5の第1電極パターンG,NCとが重なる様に配置した。第1ヨーク10aには永久磁石40が貼り付けられており、中心導体部30に直流磁界を印加する永久磁石40は、ほぼ箱形状の第1ヨーク10aの内壁面に接着剤等により固定される。貼付には耐熱性のエポキシ系接着剤等が使用される。使用した永久磁石40の外形寸法は1.78mm×1.67mm×0.34mmである。永久磁石40は、安価でマイクロ波フェライト20との温度特性の相性が良いフェライト磁石SrOnFe2O3を用いるのが好ましい。フェライト磁石は、420mT以上の残留磁束密度Br、及び300kA/m以上の保持力iHcを有するのが好ましい。なおSm-Co系磁石、Sm-Fe-N系磁石、Nf-Fe-B系磁石等の希土類磁石も使用できる。第1ヨーク10aは第2ヨーク10bと同様にSPCCで構成され、その表面に金属めっきが施されている。そのめっきを含む厚みは100μmである。工程Fにて、第1ヨーク10aがプリント基板5に搭載された状態で、250°Cで5分加熱してリフロー半田付けを行った。ついでアセンブリテープ60を引き剥がして非可逆回路素子を得た。この際に、プリント基板5にアセンブリテープの樹脂層が残らないことが好ましく、200°C程度に加温した状態で剥離すれば、樹脂層の残留を防ぐことが出来る。なお、樹脂層が残留した場合でも溶剤等で容易に除去することが出来る。得られた非可逆回路素子は外形寸法が2.0mm×2.0mm×1.2mm、周波数1920~1980MHzに対応する。この非可逆回路素子について、帯域外減衰特性、挿入損失、アイソレーション、入力側及び出力側VSWRをネットワークアナライザにより測定した。図14は帯域外減衰特性を、図15は挿入損失特性と入力側VSWRを、図16はアイソレーション特性と入力側VSWRを示すグラフである。実施例の非可逆回路素子は、各特性において要求される高周波特性を満足するものであることが分った。また得られた非可逆回路素子について捻り試験を行った。非可逆回路素子を100mm×40mmの評価用プリント基板の中央部に配置し、評価用プリント基板に形成された5箇所のランドと非可逆回路素子の端子部とを共晶はんだではんだ付けした。評価用プリント基板の短手側の一端をネジ止め固定し、他端の一方側を変位自在なようにダンパーで固定して、他方側を自由端とし、非可逆回路素子が搭載される側にて、非可逆回路素子にθ=10°の捻りが生じるまでプリント基板の自由端に圧力を加えた。試験後において、非可逆回路素子のプリント基板部分を実体顕微鏡にて拡大して目視にて確認したが、端子剥離やクラック等の破壊は生じていなかった。また試験後の非可逆回路素子を評価用プリント基板から取り外して高周波特性を評価したが、試験前後での特定変化は無かった。"