所定のスレッドを実行する回路を決定するためのコンフィグレーションデータに基づき動的に回路変更が可能な再構成デバイスを備えるデータ処理装置であって、前記コンフィグレーションデータに基づき回路を選択し、該選択された回路による所定のスレッドを実行する複数の再構成デバイスと、前記コンフィグレーションデータを保持するメモリと、前記複数の再構成デバイスにおける前記コンフィグレーションデータの書き換えを制御するコントローラとを備え、前記コントローラは、所定の再構成デバイスによるスレッドの実行中に、次に実行する可能性があるスレッドに対応する1つ又は複数のコンフィグレーションデータを前記メモリから読み出し、該読み出された1つ又は複数のコンフィグレーションデータを1つ又は複数の他の再構成デバイスに設定することを特徴とするデータ処理装置。前記コントローラは、前記実行中のスレッドによる処理結果に応じて、次にスレッドを実行する再構成デバイスを選択することを特徴とする請求項1に記載のデータ処理装置。前記コントローラは、前記実行中のスレッドによる処理結果に応じて、次にスレッドを実行する再構成デバイスを複数選択し、前記選択された複数の再構成デバイスにより複数のスレッドを並列的に実行させることを特徴とする請求項1に記載のデータ処理装置。所定のスレッドを実行する回路を決定するためのコンフィグレーションデータに基づき動的に回路変更が可能な再構成デバイスにより、選択された回路に基づくスレッドを実行するデータ処理方法であって、前記コンフィグレーションデータにより所定の再構成デバイスに対して決定された回路によるスレッドの実行中に、複数の再構成デバイスにおける前記コンフィグレーションデータの書き換えを制御するコントローラにより、次に実行する可能性があるスレッドに対応する1つ又は複数のコンフィグレーションデータを、該コンフィグレーションデータを保持するメモリから読み出し、前記読み出された1つ又は複数のコンフィグレーションデータを1つ又は複数の他の再構成デバイスに設定することを特徴とするデータ処理方法。しかしながら、引用文献2に記載の動的再構成デバイスでは、マルチタスク処理を行うことでオーバーヘッドの削減を図った場合でも、コンフィグレーション情報を書き換え、次のスレッドを実行するまでの待ち時間を削減することができないという問題があった。また、データ処理装置の高性能化等に伴い、回路の大規模化や状況に応じた様々な処理を要求される。そのため、例えば、回路規模が大きくなったことにより、一つのデバイスでは処理できず複数のデバイスに分割する必要がある場合や、要求に応じて複数のスレッドを連続で行う場合には、一つのデバイスでは要求される課題を解決できないことが考えられる。さらに、従来の方法では、再構成デバイスのスレッド終了から、次の異なる回路に変更した再構成デバイスのスレッド開始までのオーバーヘッドが大きいという問題があった。オーバーヘッドとしては、制御用プロセッサにおける処理終了の割り込み処理や、処理結果によって次に実行するスレッドを選択決定する処理に要する時間、動的再構成デバイスの書き換え時間等が挙げられる。そこで、本発明は、上記従来の技術における問題点に鑑みてなされたものであって、動的再構成デバイスへの書き換え時間等のオーバーヘッドを削減し、スループットを向上させることが可能なデータ処理装置及びデータ処理方法を提供することを目的とする。上記目的を達成するため、本発明は、所定のスレッドを実行する回路を決定するためのコンフィグレーションデータに基づき動的に回路変更が可能な再構成デバイスを備えるデータ処理装置であって、前記コンフィグレーションデータに基づき回路を選択し、該選択された回路による所定のスレッドを実行する複数の再構成デバイスと、前記コンフィグレーションデータを保持するメモリと、前記複数の再構成デバイスにおける前記コンフィグレーションデータの書き換えを制御するコントローラとを備え、前記コントローラは、所定の再構成デバイスによるスレッドの実行中に、次に実行する可能性があるスレッドに対応する1つ又は複数のコンフィグレーションデータを前記メモリから読み出し、該読み出された1つ又は複数のコンフィグレーションデータを1つ又は複数の他の再構成デバイスに設定することを特徴とする。そして、本発明によれば、所定の再構成デバイスによるスレッドの実行中に、次に実行する可能性があるスレッドに対応する1つ又は複数のコンフィグレーションデータを1つ又は複数の他の再構成デバイスに設定するため、実行中のスレッドが終了した後に、次に実行するスレッドを直ちに実行することができ、オーバーヘッドを削減することが可能になる。上記データ処理装置において、前記コントローラは、前記実行中のスレッドによる処理結果に応じて、次にスレッドを実行する再構成デバイスを選択することができる。これにより、次に実行するスレッドを適切に選択することが可能になる。上記データ処理装置において、前記コントローラは、前記実行中のスレッドによる処理結果に応じて、次にスレッドを実行する再構成デバイスを複数選択し、前記選択された複数の再構成デバイスにより複数のスレッドを並列的に実行させることができる。これにより、実行されたスレッドによる処理結果に応じて、次に実行するスレッドをより適切に選択することが可能になる。また、本発明は、所定のスレッドを実行する回路を決定するためのコンフィグレーションデータに基づき動的に回路変更が可能な再構成デバイスにより、選択された回路に基づくスレッドを実行するデータ処理方法であって、前記コンフィグレーションデータにより所定の再構成デバイスに対して決定された回路によるスレッドの実行中に、複数の再構成デバイスにおける前記コンフィグレーションデータの書き換えを制御するコントローラにより、次に実行する可能性があるスレッドに対応する1つ又は複数のコンフィグレーションデータを、該コンフィグレーションデータを保持するメモリから読み出し、前記読み出された1つ又は複数のコンフィグレーションデータを1つ又は複数の他の再構成デバイスに設定することを特徴とする。本発明によれば、前記発明と同様に、実行中のスレッドが終了した後に、次に実行するスレッドを直ちに実行することができ、オーバーヘッドを削減することが可能になる。以上のように、本発明によれば、動的再構成デバイスへの書き換え時間等のオーバーヘッドを削減し、スループットを向上させることが可能になる。次に、本発明を実施するための形態について、図面を参照しながら詳細に説明する。図1は、本発明にかかるデータ処理装置の一実施の形態を示し、データ処理装置1は、大別して、複数の再構成デバイス2、再構成デバイスコントローラ3、コンフィグレーションデータ用メモリ4、入力側処理回路5、出力側処理回路6、処理回路コントローラ7、システムコントローラ8で構成される。尚、以下の説明では、3つの再構成デバイス2A、2B及び2Cを用いた場合を例にとって説明する。再構成デバイス2A、2B及び2C以下の説明において、特に区別する必要がない場合には、再構成デバイス2とするは、動的に再構成が可能なデバイスであり、所定のスレッドを実行する回路を決定するためのコンフィグレーションデータに基づき所定の処理を行う。再構成デバイス2Aは、最初に後述する入力側処理回路5から入力データを受け取り、以降は再構成デバイス2B又は2Cから入力データを受け取る。また、処理終了の場合には、処理結果を示すデータを後述する出力側処理回路6に対して出力する。再構成デバイス2Bは、再構成デバイス2A又は2Cから入力データを受け取り、処理終了の場合には、処理結果を示すデータを出力側処理回路6に対して出力する。再構成デバイス2Cは、再構成デバイス2A又は2Bから入力データを受け取り、処理終了の場合には、処理結果を示すデータを出力側処理回路6に対して出力する。再構成デバイスコントローラ3は、再構成デバイス2A、2B及び2Cの動作とコンフィグレーションデータの書き換えを制御する。再構成デバイスコントローラ3は、所定の再構成デバイス2によるスレッドの実行中に、次に実行する可能性があるスレッドに対応するコンフィグレーションデータを後述するコンフィグレーションデータ用メモリ4から読み出し、他の再構成デバイス2に対して設定するように制御する。コンフィグレーションデータ用メモリ4は、再構成デバイス2A、2B及び2Cで使用されるコンフィグレーションデータを保存する。保存されたコンフィグレーションデータは、再構成デバイスコントローラ3により読み出される。入力側処理回路5は、再構成デバイス2Aに対して入力データを供給する。出力側処理回路6は、すべての処理が終了した際に、再構成デバイス2A、2B及び2Cのいずれか、又は再構成デバイス2A、2B及び2Cから出力される処理結果を示すデータを受け取って処理する。処理回路コントローラ7は、入力側処理回路5及び出力側処理回路6の動作を制御する。システムコントローラ8は、データ処理装置1全体の制御や各種処理を行う。システムコントローラ8としては、例えば、CPUCentralProcessingUnitやDSPDigitalSignalProcessor等を用いることができる。次に、再構成デバイス2A、2B及び2Cの関係について、図2を参照して説明する。まず、予めコンフィグレーションデータが書き込まれた再構成デバイス2Aは、入力データ10によりスレッドを開始する。ステップS1では、再構成デバイス2Aの処理中に、その処理内容に応じて次に行われる処理又は行われる可能性がある処理に対応するコンフィグレーションデータをコンフィグレーションデータ用メモリ4から読み出し、再構成デバイス2B及び/又は2Cに対して書き込む。そして、再構成デバイス2Aによるスレッドが終了するまで待機し、すべての処理が終了したか否かの確認と、処理結果に応じて次に処理すべき回路が書き込まれた再構成デバイス2B又は2Cのいずれかを選択する。ステップS1において再構成デバイス2Bが選択された場合、再構成デバイス2Bは、スレッドを開始する。ステップS2では、再構成デバイス2Bの処理中に、その処理内容に応じて次に行われる処理又は行われる可能性がある処理に対応するコンフィグレーションデータをコンフィグレーションデータ用メモリ4から読み出し、再構成デバイス2A及び/又は2Cに対して書き込む。そして、再構成デバイス2Bによるスレッドが終了するまで待機し、すべての処理が終了したか否かの確認と、処理結果に応じて次に処理すべき回路が書き込まれた再構成デバイス2A又は2Cのいずれかを選択する。一方、ステップS1において再構成デバイス2Cが選択された場合、再構成デバイス2Cは、スレッドを開始する。ステップS3では、再構成デバイス2Cの処理中に、その処理内容に応じて次に行われる処理又は行われる可能性がある処理に対応するコンフィグレーションデータをコンフィグレーションデータ用メモリ4から読み出し、再構成デバイス2A及び/又は2Bに対して書き込む。そして、再構成デバイス2Cによるスレッドが終了するまで待機し、すべての処理が終了したか否かの確認と、処理結果に応じて次に処理すべき回路が書き込まれた再構成デバイス2A又は2Bのいずれかを選択する。以下、すべての処理が終了するまで、再構成デバイス2A、2B及び2Cによる上述のステップS1~S3までの処理を繰り返し実行する。そして、すべての処理が終了した場合には、出力データ20を出力し、一連の処理を終了する。次に、上記構成を有するデータ処理装置1の動作について、図3のフローチャートを参照して説明する。まず、データ処理装置1の動作が開始されると、最初に、所定の処理を行うためのコンフィグレーションデータが再構成デバイス2Aに対して書き込まれ、コンフィグレーションデータが書き換えられるステップS11。次に、ステップS12において、再構成デバイス2Aによりスレッドが実行される。また、再構成デバイス2Aによる処理中に、その処理内容に応じて次に行われる処理又は行われる可能性がある処理に対応するコンフィグレーションデータがコンフィグレーションデータ用メモリ4から読み出され、再構成デバイス2B及び/又は2Cに対して書き込まれ、コンフィグレーションデータが書き換えられる。そして、再構成デバイス2B及び2Cは、次の処理に備えて待機する。再構成デバイス2Aによる処理が終了すると、すべての処理が終了したか否かが判断されるステップS13。すべての処理が終了したと判断された場合ステップS13:Yesには、一連の処理が終了し、すべての処理が終了していないと判断された場合ステップS13:Noには、処理がステップS14に移行する。次に、再構成デバイス2Aによる処理内容や処理結果に基づき、次に処理を実行する再構成デバイスが再構成デバイス2Bであるか否かが判断されるステップS14。次に処理を実行する再構成デバイスが再構成デバイス2Bであると判断された場合ステップS14:Yesには、処理がステップS15に移行する。一方、次に処理を実行する再構成デバイスが再構成デバイス2B以外であると判断された場合ステップS14:Noには、処理がステップS18に移行する。次に、ステップS15において、再構成デバイス2Bによりスレッドが実行される。また、再構成デバイス2Bによる処理中に、その処理内容に応じて次に行われる処理又は行われる可能性がある処理に対応するコンフィグレーションデータがコンフィグレーションデータ用メモリ4から読み出され、再構成デバイス2A及び/又は2Cに対して書き込まれ、コンフィグレーションデータが書き換えられる。そして、再構成デバイス2A及び2Cは、次の処理に備えて待機する。再構成デバイス2Bによる処理が終了すると、すべての処理が終了したか否かが判断されるステップS16。すべての処理が終了したと判断された場合ステップS16:Yesには、一連の処理が終了し、すべての処理が終了していないと判断された場合ステップS16:Noには、処理がステップS17に移行する。次に、再構成デバイス2Bによる処理内容や処理結果に基づき、次に処理を実行する再構成デバイスが再構成デバイス2Aであるか否かが判断されるステップS17。次に処理を実行する再構成デバイスが再構成デバイス2Aであると判断された場合ステップS17:Yesには、処理がステップS12に戻る。一方、次に処理を実行する再構成デバイスが再構成デバイス2A以外であると判断された場合ステップS17:Noには、処理がステップS18に移行する。次に、ステップS18において、再構成デバイス2Cによりスレッドが実行される。また、再構成デバイス2Cによる処理中に、その処理内容に応じて次に行われる処理又は行われる可能性がある処理に対応するコンフィグレーションデータがコンフィグレーションデータ用メモリ4から読み出され、再構成デバイス2A及び/又は2Bに対して書き込まれ、コンフィグレーションデータが書き換えられる。そして、再構成デバイス2A及び2Bは、次の処理に備えて待機する。再構成デバイス2Cによる処理が終了すると、すべての処理が終了したか否かが判断されるステップS19。すべての処理が終了したと判断された場合ステップS19:Yesには、一連の処理が終了し、すべての処理が終了していないと判断された場合ステップS19:Noには、処理がステップS20に移行する。次に、再構成デバイス2Cによる処理内容や処理結果に基づき、次に処理を実行する再構成デバイスが再構成デバイス2Aであるか否かが判断されるステップS20。次に処理を実行する再構成デバイスが再構成デバイス2Aであると判断された場合ステップS20:Yesには、処理がステップS12に戻る。一方、次に処理を実行する再構成デバイスが再構成デバイス2A以外であると判断された場合ステップS20:Noには、処理がステップS15に戻る。以下、上述したステップS12~S20までの処理を、すべての処理が終了するまで巡回的に繰り返す。図4は、スレッドの処理について説明するためのタイミングチャートを示す。本実施の形態においては、所定の再構成デバイスによってスレッドが実行されている間に、他の再構成デバイスにおいて次に処理が行われる可能性があるスレッドに対応するコンフィグレーションデータが書き込まれた状態で待機しているため、実行中のスレッドが終了した際に、直ちに次のスレッドを実行することができる。これにより、例えば、図4aに示すように、タイミングt1におけるスレッドS21の終了後、直ちにタイミングt2で次のスレッドS31を実行することができる。同様にして、タイミングt2におけるスレッドS31の終了後、タイミングt3でスレッドS41を実行することができ、スレッドS41の終了後、タイミングt4でスレッドS51を実行することができる。このようにして、再構成デバイスのコンフィグレーションデータを書き換えるための時間を削減することができる。これに対して、従来例では、図4bに示すように、タイミングt1においてスレッドS21が実行され、スレッドS21の終了後、タイミングt2において次のスレッドS31を実行するためのコンフィグレーションデータの書き換え処理が実行される。図5は、3つの再構成デバイス2を用いた場合における、各再構成デバイスによる処理結果に応じて実行されるスレッドの遷移の一例を示す。例えば、タイミングt1において再構成デバイス2AによりスレッドS21が実行される場合には、次のタイミングt2において実行される可能性があるスレッドS31が再構成デバイス2Bによって待機されると共に、スレッドS32が再構成デバイス2Cによって待機される。ここで、図5の点線で示すように処理が実行される場合、スレッドS21が終了すると、次のタイミングt2で再構成デバイス2BによるスレッドS31が実行される。以下、同様にして、次のタイミングt3において実行される可能性があるスレッドS41が再構成デバイス2Aによって待機されると共に、スレッドS42が再構成デバイス2Cによって待機され、スレッドS31が終了した際には、次のタイミングt3で再構成デバイス2CによるスレッドS42が実行される。また、次のタイミングt4において実行される可能性があるスレッドS53が再構成デバイス2Aによって待機されると共に、スレッドS54が再構成デバイス2Bによって待機され、スレッドS42が終了した際には、次のタイミングt4で再構成デバイス2AによるスレッドS53が実行される。以上のように、本実施の形態によれば、所定の再構成デバイスによってスレッドが実行されている間に、他の再構成デバイスにおいて次に処理が行われる可能性があるスレッドに対応するコンフィグレーションデータが書き込まれた状態で待機し、スレッドの実行終了後に、直ちに次のスレッドを実行する。そのため、処理結果に応じて異なる処理を連続して実行する場合に、処理を連続的に継続することができ、書き換え時間等のオーバーヘッドを削減することができる。これにより、データ処理装置のスループットを向上させることができる。尚、本実施の形態では、動作する再構成デバイスを1つに限定するものではなく、例えば、複数の再構成デバイスを並列的に動作させることも可能である。例えば、異なった条件で作成された同等のコンフィグレーションデータを用い、状況に応じてよりスループットのよい結果を利用してもよい。また、例えば、大規模な回路を分割して並列的に実行したり、状況に応じて精度の異なる処理を行う複数の回路を並列的に実行することもできる。さらに、例えば、処理結果によって次に実行される回路が異なる場合に、実行中の回路結果から実行される可能性、又は選択される可能性があるすべての回路についての再構成デバイスを用意することにより、様々な結果に対応することができる。以上、本発明の実施の形態について説明したが、本発明は、上述した本発明の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で様々な変形や応用が可能である。例えば、上述の例では、3つの再構成デバイスを用いた場合について説明したが、これに限られず、2つの再構成デバイスを用いてもよいし、4以上の再構成デバイスを用いてもよい。また、入力側処理回路5、出力側処理回路6及び処理回路コントローラ7は、各々が独立したハードウェアに構成される場合に限られず、例えば、メモリやCPU等によって処理を行うようにしてもよい。さらに、再構成デバイスコントローラ3及び処理回路コントローラ7は、必ずしも必要ではなく、例えば、1又は複数のシステムコントローラ8で代用することも可能である。さらにまた、複数の再構成デバイス2間に、処理結果を一時的に保存するためのバッファを備えるようにしてもよい。