バッテリの出力電圧を昇圧しまたは降圧するDCDCコンバータと、前記DCDCコンバータの出力電圧を降圧するボルテージレギュレータと、前記ボルテージレギュレータの出力電圧に相関する値に応じて前記DCDCコンバータの出力電圧の昇圧値または降圧値を設定する電圧設定手段とを備えたことを特徴とする電源回路。前記電圧設定手段は、前記ボルテージレギュレータの出力電圧に相関する値にに応じて動的にその値を変化させる基準電圧を発生するとともに、前記DCDCコンバータの出力電圧が前記ボルテージレギュレータの出力電圧よりも前記ボルテージレギュレータの入出力電位差以上高くなるよう設定されたオフセット電圧を発生し、これらの基準電圧とオフセット電圧とに基づいて前記DCDCコンバータの出力電圧を昇圧しまたは降圧することを特徴とする請求項1に記載の電源回路。バッテリの出力電圧を昇圧しまたは降圧するDCDCコンバータと、前記DCDCコンバータの出力電圧を降圧するボルテージレギュレータとを備える電源回路の制御方法であって、前記ボルテージレギュレータの出力電圧に相関する値に応じて前記DCDCコンバータの出力電圧の昇圧値または降圧値を設定する電圧設定工程を含むことを特徴とする、電源回路の制御方法。上記のとおり、ボルテージレギュレータは電力損失が大きいという欠点があり、また、DCDCコンバータはリップルノイズの影響で良質な出力電圧が得られないという欠点があることから、一般的にはそれらの組み合わせ、つまり、DCDCコンバータとボルテージレギュレータとの組み合わせからなる構成以下、組み合わせ型というとされることが多い。しかしながら、このような組み合わせ型は、ボルテージレギュレータの入出力電位差を最適化するために、ボルテージレギュレータの出力電圧に応じてDCDCコンバータの出力電圧を制御しなければならず、制御が煩雑になるという問題点がある。また、出力可変型プログラマブル型のボルテージレギュレータの場合は、DCDCコンバータの出力電圧の制御に加えて、ボルテージレギュレータの出力電圧の制御も行わなければならず、さらに制御が煩雑になるという問題点がある。そこで、本発明の目的は、煩雑な制御を必要とせずに、ボルテージレギュレータの入出力電位差を最適化できる電源回路及びその制御方法を提供することにある。本発明の電源回路は、バッテリの出力電圧を昇圧しまたは降圧するDCDCコンバータと、前記DCDCコンバータの出力電圧を降圧するボルテージレギュレータと、前記ボルテージレギュレータの出力電圧に相関する値に応じて前記DCDCコンバータの出力電圧の昇圧値または降圧値を設定する電圧設定手段とを備えたことを特徴とする。本発明の電源回路の制御方法は、バッテリの出力電圧を昇圧しまたは降圧するDCDCコンバータと、前記DCDCコンバータの出力電圧を降圧するボルテージレギュレータとを備える電源回路の制御方法であって、前記ボルテージレギュレータの出力電圧に相関する値に応じて前記DCDCコンバータの出力電圧の昇圧値または降圧値を設定する電圧設定工程を含むことを特徴とする。本発明によれば、煩雑な制御を必要とせずに、ボルテージレギュレータの入出力電位差を最適化できる電源回路及びその制御方法を提供することができる。以下、本発明の実施形態を、図面を参照しながら説明する。1.基本形の電源回路:まず、実施形態を説明する前に、実施形態を適用しない基本形の電源回路について説明する。なお、基本形の電源回路とは、前記の問題点、すなわち、ボルテージレギュレータの入出力電位差を最適化する際に煩雑な制御を行う必要がある電源回路のことをいう。図1は、基本形の電源回路の構成図である。この図において、電源回路1は、一端がグランドGNDに接続され、他端がバッテリ電源線2に接続されたリチウムイオン2次電池などのバッテリ3と、このバッテリ3に並列に接続されたバイパスコンデンサ4と、バッテリ3の出力電圧バッテリ電源線2とGNDの間の電圧;端子電圧ともいうを任意の電圧に昇圧もしくは降圧する昇降圧型のDCDCコンバータ5と、DCDCコンバータ5の出力とGNDとの間に接続された第1の位相補償用コンデンサ6と、DCDCコンバータ5の出力と負荷任意の電子回路等7との間に挿入されたボルテージレギュレータ8と、ボルテージレギュレータ8の出力とGNDとの間に接続された第2の位相補償用コンデンサ9と、DCDCコンバータ5やボルテージレギュレータ8の動作を制御する電源制御コントローラ10とを備えている。バッテリ3の出力電圧をVbat、DCDCコンバータ5の出力電圧ボルテージレギュレータ8の入力電圧でもあるをVddout、ボルテージレギュレータ8の出力電圧をVregoutということにする。<DCDCコンバータ5の構成>DCDCコンバータ5は、4つのFET11~14と、コイル15と、FET11~14のオンオフを制御するDCDCコントローラ16と、スイッチング用の発振回路OSC17と、VddoutをモニタしてDCDCコントローラ16にフィードバックする分圧抵抗ラダー18及び分圧抵抗19と、補正用のエラーアンプ20と、所定の基準電圧Vr1を発生する基準電圧発生部21とから構成されている。このような構成を有するDCDCコンバータ5は、先にも述べたように、バッテリ3の端子電圧を昇圧もしくは降圧し、任意の電圧Vddoutに変換して出力する。DCDCコンバータ5は、昇圧時と降圧時の二つの態様で動作し、昇圧時には、FET11をオンにしたまま、発振回路17の発振周期でFET13をオンオフし、コイル15に流れる電流をチョッピングしてコイル15に電流を蓄え、コイル15に蓄えた電流をFET14を介して第1の位相補償用コンデンサ6に吐き出すことによって所望の出力電圧Vddoutを得るという動作を繰り返す。このとき、FET14は、FET13がオフの時にコイル15の電流を還流するためのスイッチとして働き、FET14とFET13は逆相で動作する。一方、降圧時には、発振回路17の発振周期でFET11をオンオフし、コイル15に流れる電流をチョッピングしてコイル15に電流を蓄え、コイル15に蓄えた電流をFET14を介して第1の位相補償用コンデンサ6に吐き出すことによって所望の出力電圧Vddoutを得るという動作を繰り返す。このとき、FET12は、FET11がオフの時にコイル15の電流を還流するためのスイッチとして働き、FET12とFET11は逆相で動作する。DCDCコントローラ16は、昇圧時または降圧時におけるDCDCコンバータ5の出力電圧Vddoutをエラーアンプ20の出力電圧に従って制御するものであり、このDCDCコントローラ16には、エラーアンプ20の出力電圧が加えられている。エラーアンプ20はオペアンプで構成されており、オペアンプエラーアンプ20の反転入力-入力には、分圧抵抗ラダー18と分圧抵抗19とからなる抵抗分圧回路の分圧電圧Vaが加えられ、非反転入力入力には基準電圧発生部21で作られた基準電圧Vr1が加えられている。一般にオペアンプは、反転入力と非反転入力の差分に相当する値を出力するので、かかるオペアンプエラーアンプ20の出力電圧に従ってVddoutの値を制御するDCDCコントローラ16は、要するに、基準電圧Vr1に対応した一定の電圧となるようにVddoutの値を制御する。エラーアンプ20の反転入力-入力に加えられる分圧電圧Vaは、分圧抵抗ラダー18の値に応じて変化し、分圧抵抗ラダー18の値は、電源制御コントローラ10の制御に従って増減変化する仕組みになっている。したがって、DCDCコンバータ5は、その出力電圧Vddoutを、電源制御コントローラ10の制御に従って任意に変化させることができるプログラム型の定電圧回路であり、且つ、バッテリ3の電圧を昇圧または降圧することができる昇降圧型の定電圧回路である。<ボルテージレギュレータ8の構成>ボルテージレギュレータ8は、ドライバ用のFET22と、ボルテージレギュレータ8の出力電圧Vregoutをモニタするための分圧抵抗ラダー23及び分圧抵抗24と、エラーアンプ26と、基準電圧Vr2を発生する基準電圧発生部27とから構成されており、FET22のソース-ドレイン間を流れる電流以下、iDSを制御することにより、DCDCコンバータ5の出力電圧Vddoutを降圧し、所定の直流電圧Vregoutに安定化して出力する。FET22のiDSは、FET22のゲート電位に応じて変化し、FET22のゲート電位は、エラーアンプ25の出力電圧で与えられる。エラーアンプ25はオペアンプで構成されており、このオペアンプエラーアンプ25の非反転入力入力には、分圧抵抗ラダー23と分圧抵抗24とからなる抵抗分圧回路の分圧電圧Vbが加えられ、反転入力-入力には基準電圧発生部26で作られた基準電圧Vr2が加えられている。エラーアンプ25の非反転入力入力に加えられる分圧電圧Vbは、分圧抵抗ラダー23の値に応じて変化し、分圧抵抗ラダー23の値は、電源制御コントローラ10の制御に従って増減変化する仕組みになっている。したがって、ボルテージレギュレータ8は、その出力電圧Vregoutを、電源制御コントローラ10の制御に従って任意に変化させることができるプログラム型の定電圧回路であり、且つ、Vddoutを超えない電圧vregoutに定電圧化できる降圧型の定電圧回路である。なお、以上の例では、DCDCコンバータ5を昇降圧型としたが、常にバッテリ3の端子電圧以下で使用するのであれば、降圧型であってもよく、この場合、FET13は不要である。さて、図1に示す基本型の電源回路1における電圧制御は、もっぱら電源制御コントローラ10で行っている。図2は、基本型の電源回路1における電圧制御のフローを示す図である。この図において、電源制御コントローラ10は、まず、DCDCコンバータ5の出力電圧Vddoutの設定ステップS11と、ボルテージレギュレータ8の初期の出力電圧Vregoutの設定ステップS12とを行い、次いで、DCDCコンバータ5とボルテージレギュレータ8の動作をオンにするステップS13、ステップS14。そして、ボルテージレギュレター8の出力電圧Vregoutの変更ありか否かを判定しステップS15、変更ありでなければ、そのままステップS15を繰り返し、変更ありであれば、次に、ボルテージレギュレータ8の出力電圧Vregoutの変更方向上げる/下げるを判定しステップS16、以降、その変更方向に対応した制御を実行した後、再び、ステップS15に復帰する。<上げる場合の制御>ボルテージレギュレータ8の出力電圧Vregoutの変更方向が上げる場合は、DCDCコンバータ5の出力電圧Vddoutを上げるための設定ステップS17;分圧抵抗ラダー18の値を変更すると、ボルテージレギュレータ8の出力電圧Vregoutを上げるための設定ステップS18;分圧抵抗ラダー23の値を変更するとを行う。<下げる場合の制御>ボルテージレギュレータ8の出力電圧Vregoutの変更方向が下げる場合は、DCDCコンバータ5の出力電圧Vddoutを下げるための設定ステップS19;分圧抵抗ラダー18の値を変更すると、ボルテージレギュレータ8の出力電圧Vregoutを下げるための設定ステップS20;分圧抵抗ラダー23の値を変更するとを行う。このような電圧制御において、DCDCコンバータ5の出力電圧Vddoutは、ボルテージレギュレータ8の出力電圧Vregoutに、そのボルテージレギュレータ8の最小入出力電圧差以下、Vsatを加えた以上の電圧があればよい。つまり、Vddout≧VregoutVsatであればよい。図3は、基本型の電源回路1における電圧出力特性図である。この図は、Vddout≧VregoutVsatの状態に制御しているときの様子を示している。すなわち、降圧時と昇圧時の双方で上記の条件Vddout≧VregoutVsatを満たすように制御しているときの様子を示している。図において、ΔVa~ΔVeは、ボルテージレギュレータ8の入出力電位差、つまり、VregoutVsatを示している。このΔVa~ΔVeは常に一定であることが望ましいものの、そのためには、より緻密な制御が必要であり、制御の煩雑を招くという欠点を生じる。一方、制御を簡素化すると、今度は入出力電位差ΔVa~ΔVdが一定にならず、場所によっては必要以上に大きくなるところが生じてしまう。たとえば、この図では、時刻t0と時刻t2でそれぞれVregoutを下げる動作降圧動作を行っており、また、時刻t5でVregoutを上げる動作昇圧動作を行っている。昇圧動作と降圧動作にはそれぞれ所定の応答遅れがあるので、時刻t0で始まった降圧動作は時刻t1で完了し、また、時刻t2で始まった降圧動作は時刻t3で完了し、同様に、時刻t5で始まった昇圧動作は時刻t6で完了する。降圧動作におけるVregoutの目標電圧は、いずれもVddoutよりも小さい。したがって、降圧動作中、Vddoutの制御は行われず、Vddoutは一定値を保持しているので、この間のボルテージレギュレータ8の入出力電位差は、VddoutとVregoutの電位差で与えられる。具体的には時刻t0までの入出力電位差はΔVa、時刻t1~時刻t2の入出力電位差はΔVb、時刻t3~時刻t4の入出力電位差はΔVcで与えられる。ここで、降圧動作中のVddoutは前記のとおり一定値を保持しているので、これらの入出力電位差ΔVa、ΔVb、ΔVcは必然的に不等値ΔVa<ΔVb<ΔVcとなる。冒頭で説明したとおり、ボルテージレギュレータ8は、入出力電位差に相当するジュール熱を発生し、その熱による損失を生じるから、結局のところ、基本型の電源回路1は上記の入出力電位差ΔVa、ΔVb、ΔVcの不等値ΔVa<ΔVb<ΔVcに対応した損失を生じてしまう。図中の一点鎖線で示す特性線はその損失を示している。すなわち、時刻t0までの損失に対して、時刻t0~t2で損失が増え、さらに、時刻t2~t4でより一層損失が増える様子を示している。時刻t0~t2の損失はΔVa<ΔVbに対応し、また、時刻t2~t4の損失はΔVb<ΔVcに対応している。さらに、損失は昇圧動作の開始段階でも増加する。すなわち、図示の例では時刻t5でVregoutの昇圧を開始しているが、Vddoutの応答遅れを加味して、それに先立つ時刻t4の時点でVddoutの昇圧を事前に開始しておく必要があり、この事前昇圧によって一時的にボルテージレギュレータ8の入出力電位差Vdが増えてしまうからである。昇圧動作時の損失は、時刻t6で昇圧動作が完了すると、その時点の入出力電位差ΔVeに対応した小さな値に収まる。このように、基本型の電源回路1は、Vregoutの降圧動作や昇圧動作に伴って損失が増加するという不都合がある。この不都合は、Vregoutの変更特に降圧に合わせてVddoutを変更することによって解決可能であるが、そのような解決は、制御の煩雑化を招くという不都合を生じる。Vddoutの変更、つまり、分圧抵抗ラダー18の値設定は電源制御コントローラ10からの指令によって行う必要があるからであり、電源制御コントローラ10における制御が煩雑化するからである。以下、かかる不都合損失の増加と制御の煩雑化の解決を意図した実施形態について説明する。2.実施形態の電源回路:実施形態は、損失低減と制御の煩雑化の回避を意図して、前記の基本形の電源回路を改良したものである。図4は、実施形態に係る電源回路の構成図である。なお、この図図4において、先の基本形の電源回路1図1参照と共通する構成要素には同一の符号を付してある。実施形態に係る電源回路100は、多くの点で先の基本形の電源回路1と共通しているが、以下の点で構成上の相違がある。第1の相違点一定の基準電圧Vr1を発生する基準電圧発生部21の代わりに、ボルテージレギュレータ80の出力電圧Vregoutに相関する値ここではVbに応じて動的にその値を変化させる基準電圧Vr1を発生する基準電圧発生部210を設けた点。第2の相違点DCDCコンバータ50の出力電圧Vddoutが、ボルテージレギュレータ80の出力電圧Vregoutよりも、ボルテージレギュレータ80の入出力電位差Vsat以上高くなるよう最適設定されたオフセット電圧Vofstを発生するオフセット発生部101を新たに設けた点。第3の相違点2入力型のオペアンプで構成されたエラーアンプ20の代わりに、3入力型のオペアンプで構成されたエラーアンプ200を設け、その反転入力-入力にVaを加えるとともに、第1の非反転入力入力にVr1を加え、第2の非反転入力入力にVofstを加えた点。以上の第1~第3の相違点により、実施形態に係る電源回路100は、煩雑な電圧制御を必要とせずに損失の低減を図ることができるという特有の効果を奏することができる。以下、このことについて詳述する。図5は、実施形態に係る電源回路100における電圧制御のフローを示す図である。この図において、ステップS11~ステップS15は、先の基本型の電源回路1における電圧制御フロー図2参照の同じステップ番号と共通であり、相違は、先の電圧制御フロー図2参照におけステップS16~ステップS20の代わりにステップS21を設けた点にある。すなわち、先の電圧制御フロー図2参照では、ボルテージレギュレータ8の出力電圧Vregoutの変更方向上げる/下げるを判定しステップS16、その判定結果に従い、上げる場合の制御ステップS17、ステップS18と、下げる場合の制御ステップS19、ステップS20とを行うという煩雑な制御を行っていたが、実施形態に係る電源回路100では、そのような煩雑な制御を行う必要がなく、単にボルテージレギュレータ80の出力電圧Vregoutの変更に追従させてDCDCコンバータ50の出力電圧Vddoutを自動設定するという単純な動作ステップS21を実行している点で相違する。これは、前記の構成上の相違点第1の相違点~第3の相違点を有しているからであり、とりわけ、ボルテージレギュレータ80の出力電圧Vregoutに相関する値ここではVbに応じて動的にその値を変化させる基準電圧Vr1を発生する基準電圧発生部210を設けるとともに、DCDCコンバータ50の出力電圧Vddoutが、ボルテージレギュレータ80の出力電圧Vregoutよりも、ボルテージレギュレータ80の入出力電位差Vsat以上高くなるよう最適設定されたオフセット電圧Vofstを発生するオフセット発生部101を新たに設け、且つ、3入力型のオペアンプで構成されたエラーアンプ200の反転入力-入力にVaを加えるとともに、第1の非反転入力入力にVr1を加え、第2の非反転入力入力にVofstを加えたからであって、これにより、ステップS21の動作、すなわち、ボルテージレギュレータ80の出力電圧Vregoutの変更に追従させてDCDCコンバータ50の出力電圧Vddoutを自動設定するという単純な動作が実行されるからである。このように、実施形態に係る電源回路100では、ボルテージレギュレータ80の出力電圧VregoutをDCDCコンバータ50の側でモニタできる構成とし、ボルテージレギュレータ80の出力電圧Vregoutを基準としてDCDCコンバータ50の出力電圧Vddout、すなわち、ボルテージレギュレータ80の入力電圧にフィードバックがかかるようにしたので、ボルテージレギュレータ80の出力電圧に変更があった場合には、電圧の上昇下降に関係なく、その変更がDCDCコンバータ50の側にフィードバックされ、DCDCコンバータ50の出力電圧すなわち、ボルテージレギュレータ80の入力電圧が追従して自動設定されるから、電源制御コントローラ10の制御を簡素化できるという第1の効果が得られる。また、ボルテージレギュレータ80の出力電圧の変更にかかわらず、常にボルテージレギュレータ80の入出力電位差を一定にすることができ、損失発熱ロスを最小に抑えることもできるという第2の効果も得られる。第2の効果について説明する。図6は、実施形態に係る電源回路100における電圧出力特性図である。時刻t0及び時刻t2はVregoutの降圧動作開始点、時刻t4はVregoutの昇圧動作開始点であり、時刻t1、時刻t3、時刻t5は各々の動作完了点である。この図に示すように、実施形態の電源回路100では、Vregoutの降圧または昇圧動作に追従してVddoutの値が同方向且つ同量だけ変化する。すなわち、時刻t0~t1にかけてVregoutが降圧動作しているが、このときVddoutも同方向且つ同量だけ追従変化している。同様に、時刻t2~t3にかけてVregoutがさらに降圧動作しているが、このときにも、Vddoutが同方向且つ同量だけ追従変化している。同様に、時刻t4~t5にかけてVregoutが昇圧動作しているが、このときにも、Vddoutが同方向且つ同量だけ追従変化している。したがって、いずれの場所においても、VregoutとVddoutの差分、つまり、ボルテージレギュレータ80の入出力電位差ΔVは一定であり、この入出力電位差ΔVは損失に相当するから、ボルテージレギュレータ80の出力電圧の変更にかかわらず、常にボルテージレギュレータ80の入出力電位差を一定に維持して、損失発熱ロスを最小に抑えることができる。しかも、このような入出力電位差ΔVの一定は、電源制御コントローラ10の制御によって行われるのではなく、Vregoutに相関する値Vbに追従して自動的に行われるから、制御の煩雑化を招くこともない。以上のとおりであるから、実施形態に係る電源回路100によれば、以下の効果を奏することができる。1ボルテージレギュレータ80の出力電圧に対して自動的にDCDCコンバータ50の出力電圧、すなわちボルテージレギュレータ80の入力電圧を追従させることができ、ボルテージレギュレータ80の出力電圧やDCDCコンバータ50の出力電圧それぞれに対する煩雑な制御をなくして、電圧制御コントローラ10の処理負担を軽減することができる。2ボルテージレギュレータ80の出力電圧に対して、ボルテージレギュレータ80の入力電圧DCDCコンバータ50の出力電圧を自動的に最適化することができ、損失を最小限にすることができる。3DCDCコンバータ50の出力電圧をボルテージレギュレータ80の出力電圧に追従させて自動設定できるので、DCDCコンバータ50の出力電圧の制御を行う必要がなくなり、電源制御コントローラ10の制御負担を軽減できる。なお、実施形態に係る電源回路100の適用分野は特に限定されない。たとえば、携帯電話機等の携帯型電子機器などとしてもよいが、要は、バッテリで動作する電子機器であれば如何なるものであっても適用可能である。以下、本発明の特徴を付記する。上記の実施形態の一部又は全部は、以下の付記のようにも記載されうるが、以下には限られない。付記1図7は、付記1の構成図である。付記1は、バッテリ300実施形態のバッテリ3に相当の出力電圧を昇圧しまたは降圧するDCDCコンバータ301実施形態のDCDCコンバータ50に相当と、前記DCDCコンバータ301の出力電圧を降圧するボルテージレギュレータ302実施形態のボルテージレギュレータ80に相当と、前記ボルテージレギュレータ302の出力電圧に相関する値に応じて前記DCDCコンバータ301の出力電圧の昇圧値または降圧値を設定する電圧設定手段303実施形態の基準電圧発生部210、オフセット発生部101、エラーアンプ200に相当とを備えたことを特徴とする電源回路304実施形態の電源回路100に相当である。付記2付記2は、前記電圧設定手段は、前記ボルテージレギュレータの出力電圧に相関する値にに応じて動的にその値を変化させる基準電圧を発生するとともに、前記DCDCコンバータの出力電圧が前記ボルテージレギュレータの出力電圧よりも前記ボルテージレギュレータの入出力電位差以上高くなるよう設定されたオフセット電圧を発生し、これらの基準電圧とオフセット電圧とに基づいて前記DCDCコンバータの出力電圧を昇圧しまたは降圧することを特徴とする付記1に記載の電源回路である。付記3付記3は、バッテリの出力電圧を昇圧しまたは降圧するDCDCコンバータと、前記DCDCコンバータの出力電圧を降圧するボルテージレギュレータとを備える電源回路の制御方法であって、前記ボルテージレギュレータの出力電圧に相関する値に応じて前記DCDCコンバータの出力電圧の昇圧値または降圧値を設定する電圧設定工程を含むことを特徴とする、電源回路の制御方法である。