"少なくとも2つの遅延に対してシンボルの積を生成し、各遅延の該積と該遅延の既知値との相関を行い、該少なくとも2つの遅延に対する相関結果を組み合わせ、該組合せ相関結果に基づいて信号の存在を検出するように機能するプロセッサと、該プロセッサに結合されたメモリとを備える装置。前記プロセッサは、シンボルと、少なくとも1つのシンボル周期だけ先行する別のシンボルの複素共役に基づいて各積を生成するように機能する請求項1に記載の装置。前記プロセッサは、1シンボル遅延の積および2シンボル遅延の積を生成し、シンボルのペアが1シンボル周期で区切られている各々1シンボル遅延の積を生成し、そしてシンボルのペアが2シンボル周期で区切られている各々2シンボル遅延の積を生成するように機能する請求項1に記載の装置。前記プロセッサは、遅延ごとに、該遅延の隣接する積を合計し、該合計された積と該遅延の前記既知値との相関を行うように機能する請求項1に記載の装置。前記少なくとも2つの遅延は第1の遅延および第2の遅延を備え、前記プロセッサは、複数の仮説位相により該第2の遅延の相関結果を回転し、該第2の遅延の回転された相関結果を該第1の遅延の相関結果と組み合わせ、前記複数の仮説位相のうち最大の絶対値を持つ組合せ相関結果を選択するように機能する請求項1に記載の装置。前記プロセッサは、前記少なくとも2つの遅延の前記相関結果を非コヒーレントに組み合わせるように機能する請求項1に記載の装置。前記プロセッサは、少なくとも2つのシンボルの受信エネルギーを計算し、該受信エネルギーに基づいてしきい値を導き出し、前記信号の前記存在を検出するために前記組合せ相関結果を該しきい値と比較するように機能する請求項1に記載の装置。前記プロセッサは、前記組合せ相関結果に基づいて前記信号のタイミングを判別するように機能する請求項1に記載の装置。前記プロセッサは、コードシーケンスでサンプルを逆拡散して前記シンボルを生成するように機能する請求項1に記載の装置。少なくとも2つの遅延に対してシンボルの積を生成することと、各遅延の該積と該遅延の既知値との相関を行うことと、該少なくとも2つの遅延の相関結果を組み合わせることと、そして該組合せ相関結果に基づいて信号の存在を検出することとを備える、信号検出を行う方法。少なくとも2つの遅延に対して前記シンボルの前記積を生成することは、シンボルのペアが1シンボル周期で区切られて各々1シンボル遅延の積が生成される、1シンボル遅延の積を生成することと、そしてシンボルのペアが2シンボル周期で区切られて各々2シンボル遅延の積が生成される、2シンボル遅延の積を生成することとを備える請求項10に記載の方法。前記相関を行うことは、前記遅延の隣接する積を合計することと、そして該合計された積と前記遅延の前記既知値との相関を行うこととを備える請求項10に記載の方法。前記少なくとも2つの遅延は第1の遅延および第2の遅延を備え、該少なくとも2つの遅延の前記相関結果を組み合わせることは、複数の仮説位相によって該第2の遅延の相関結果を回転することと、該第2の遅延の回転された相関結果を該第1の遅延の相関結果と組み合わせることと、そして該複数の仮説位相のうち最大絶対値を持つ組合せ相関結果を選択することとを備える請求項10に記載の方法。前記信号の前記存在を検出することは、少なくとも2つのシンボルの受信エネルギーを計算することと、該受信エネルギーに基づいてしきい値を導き出すことと、そして前記信号の前記存在を検出するため、前記組合せ相関結果を該しきい値と比較することを備える請求項10に記載の方法。少なくとも2つの遅延に対してシンボルの積を生成するための手段と、各遅延の該積と該遅延の既知値との相関を行うための手段と、該少なくとも2つの遅延の相関結果を組み合わせるための手段と、そして該組合せ相関結果に基づいて信号の存在を検出するための手段とを備える装置。少なくとも2つの遅延に対して前記シンボルの前記積を生成するための手段は、シンボルのペアが1シンボル周期で区切られて各々1シンボル遅延の積が生成される、1シンボル遅延の積を生成するための手段と、そしてシンボルのペアが2シンボル周期で区切られて各々2シンボル遅延の積が生成される、2シンボル遅延の積を生成するための手段とを備える請求項15に記載の装置。相関を行うための前記手段は、前記遅延の隣接する積を合計するための手段と、そして該合計された積と前記遅延の前記既知値との相関を行うための手段とを備える請求項15に記載の装置。前記少なくとも2つの遅延は第1の遅延および第2の遅延を備え、該少なくとも2つの遅延の前記相関結果を組み合わせるための手段は、複数の仮説位相によって該第2の遅延の相関結果を回転するための手段と、該第2の遅延の回転された相関結果を該第1の遅延の相関結果と組み合わせるための手段と、そして該複数の仮説位相のうち最大絶対値を持つ組合せ相関結果を選択するための手段とを備える請求項15に記載の装置。前記信号の前記存在を検出するための手段は、少なくとも2つのシンボルの受信エネルギーを計算するための手段と、該受信エネルギーに基づいてしきい値を導き出すための手段と、そして前記信号の前記存在を検出するため前記組合せ相関結果を該しきい値と比較する手段とを備える請求項15に記載の装置。第1段階で時間領域相関を使用して信号検出を行い、第2段階で周波数領域処理を使用して信号処理を行い、該第1および第2段階の出力に基づいて信号の検出を宣言するように機能するプロセッサと、そして該プロセッサに結合されたメモリとを備える装置。前記第1段階で前記プロセッサは、少なくとも1つの遅延に対してシンボルの積を生成し、各遅延の該積と該遅延の既知値との相関を行い、該少なくとも1つの遅延に対する相関結果に基づいて前記第1段階による検出を宣言するように機能する請求項20に記載の装置。前記第2段階で前記プロセッサは、複数の周波数ビンのエネルギーを判別し、該複数の周波数ビンの該エネルギーに基づいて前記第2段階による検出を宣言するように機能する請求項20に記載の装置。前記プロセッサは、第3段階で時間領域処理を使用して信号検出を行い、前記第1、第2、および第3段階の出力に基づいて該信号の存在を宣言するように機能する請求項20に記載の装置。前記第3段階で前記プロセッサは、チャネルインパルス応答推定の複数のチャネルタップを導き出し、該複数のチャネルタップに基づいて前記第3段階による検出を宣言するように機能する請求項23に記載の装置。前記プロセッサは、少なくとも2つのシンボルの受信エネルギーを計算し、該受信エネルギーに基づいて前記第1段階の第1のしきい値および前記第2段階の第2のしきい値を導き出し、該第1のしきい値で前記第1段階の信号検出を行い、該第2のしきい値で前記第2段階の信号検出を行うように機能する請求項20に記載の装置。第1段階で時間領域相関を使用して信号検出を行うことと、第2段階で周波数領域処理を使用して信号検出を行うことと、そして該第1および第2段階の出力に基づいて信号の存在を宣言することとを備える、信号検出を行う方法。第3段階で時間領域処理を使用して信号検出を行うことであって、該信号の存在は前記第1、第2、および第3段階の出力に基づいて宣言されることをさらに備える請求項26に記載の方法。少なくとも2つのシンボルの受信エネルギーを計算することと、そして前記受信エネルギーに基づいて前記第1段階の第1のしきい値および前記第2段階の第2のしきい値を導き出すことであって、前記第1段階の前記信号検出は該第1のしきい値で行われ、前記第2段階の前記信号検出は該第2のしきい値で行われることとをさらに備える請求項26に記載の方法。第1段階で時間領域相関を使用して信号検出を行うための手段と、第2段階で周波数領域処理を使用して信号検出を行うための手段と、そして該第1および第2段階の出力に基づいて信号の存在を宣言するための手段とを備える装置。第3段階で時間領域処理を使用して信号検出を行うための手段であって、該信号の存在は前記第1、第2、および第3段階の出力に基づいて宣言される手段をさらに備える請求項29に記載の装置。少なくとも2つのシンボルの受信エネルギーを計算するための手段と、そして該受信エネルギーに基づいて前記第1段階の第1のしきい値および前記第2段階の第2のしきい値を導き出すための手段とを備え、前記第1段階の前記信号検出は該第1のしきい値で行われ、前記第2段階の前記信号検出は該第2のしきい値で行われる請求項29に記載の装置。入力サンプルの周波数オフセットを除去して周波数訂正済みサンプルを取得し、チャネル推定により該周波数訂正済みサンプルを処理して検出済みシンボルを取得し、該検出済みシンボルの位相を訂正して位相訂正済みシンボルを取得し、該位相訂正済みシンボルに復調を行って復調済みシンボルを取得するように機能するプロセッサと、そして該プロセッサに結合されたメモリとを備える装置。前記プロセッサは、前記入力サンプルのタイミングを調整してタイミング調整済みサンプルを取得し、該タイミング調整済みサンプルの周波数オフセットを除去して周波数訂正済みサンプルを取得するように機能する請求項32に記載の装置。前記プロセッサは、多相フィルタで前記入力サンプルをフィルタリングして前記入力サンプルの前記タイミングを調整するように機能する請求項33に記載の装置。前記プロセッサは、前記周波数オフセットに基づいてタイミング調整を判別し、該タイミング調整に基づいて前記入力サンプルのタイミングを調整してタイミング調整済みサンプルを取得し、該タイミング調整済みサンプルの前記周波数オフセットを除去して周波数訂正済みサンプルを取得するように機能する請求項32に記載の装置。前記プロセッサは、シンボルの第1のセットに基づいてチャネルタップの第1のセットを導き出し、シンボルの第2のセットに基づいてチャネルタップの第2のセットを導き出し、チャネルタップの該第1および第2のセットの間の位相差を判別し、該位相差に基づいて見逃し周波数誤差を推定し、前記入力サンプルから該見逃し周波数オフセットを除去するように機能する請求項32に記載の装置。シンボルの前記第1のセットはパイロットを搬送するSYNCフィールドの第1の部分用であり、シンボルの前記第2のセットは該SYNCフィールドの第2の部分用である請求項36に記載の装置。前記プロセッサは、前記第1のセットの前記チャネルタップと前記第2のセットの前記チャネルタップの複素共役との積を生成し、該積を合計してチャネルタップの該第1および第2のセットの間の位相差を判別するように機能する請求項36に記載の装置。前記プロセッサは、前記第1および第2のセットの前記チャネルタップ、または前記積、または前記チャネルタップおよび前記積の両方でしきい値分けを行うように機能する請求項38に記載の装置。前記プロセッサは、位相基準によって各検出済みシンボルを回転して対応する位相訂正済みシンボルを取得するように機能する請求項32に記載の装置。前記プロセッサは、前記検出済みシンボルの位相に基づいて前記位相基準を更新するように機能する請求項40に記載の装置。前記プロセッサは、前記復調済みシンボルをデインターリーブし、該デインターリーブ済みシンボルを復号化して復号データを取得するように機能する請求項32に記載の装置。入力サンプルの周波数オフセットを除去して周波数訂正済みサンプルを取得することと、該周波数訂正済みサンプルをチャネル推定により処理して検出済みシンボルを取得することと、該検出済みシンボルの位相を訂正して位相訂正済みシンボルを取得することと、そして復調済みシンボルを取得するため該位相訂正済みシンボルに復調を行なうこととを備え、伝送を受信する方法。前記周波数オフセットに基づいてタイミング調整を判別することと、該タイミング調整に基づいて前記入力サンプルのタイミングを調整してタイミング調整済みサンプルを取得することであって、前記周波数オフセットは該タイミング調整済みサンプルから除去されて周波数訂正済みサンプルを取得することとをさらに備える請求項43に記載の方法。シンボルの第1のセットに基づいてチャネルタップの第1のセットを導き出すことと、シンボルの第2のセットに基づいてチャネルタップの第2のセットを導き出すことと、チャネルタップの該第1および第2のセットの間の位相差を判別することと、該位相差に基づいて見逃し周波数誤差を推定することと、そして前記入力サンプルから該見逃し周波数オフセットを除去することとをさらに備える請求項43に記載の方法。前記検出済みシンボルの前記位相を訂正することは、対応する位相訂正済みシンボルを取得するため位相基準により各検出済みシンボルを回転することと、そして該検出済みシンボルの位相に基づいて該位相基準を更新することを備える請求項43に記載の方法。入力サンプルの周波数オフセットを除去して周波数訂正済みサンプルを取得するための手段と、該周波数訂正済みサンプルをチャネル推定により処理して検出済みシンボルを取得するための手段と、該検出済みシンボルの位相を訂正して位相訂正済みシンボルを取得するための手段と、そして該位相訂正済みシンボルに復調を行って復調済みシンボルを取得するための手段とを備える装置。前記周波数オフセットに基づいてタイミング調整を判別するための手段と、そして該タイミング調整に基づいて前記入力サンプルのタイミングを調整してタイミング調整済みサンプルを取得するための手段であって、前記周波数オフセットは該タイミング調整済みサンプルから除去されて周波数訂正済みサンプルを取得する手段とをさらに備える請求項47に記載の装置。シンボルの第1のセットに基づいてチャネルタップの第1のセットを導き出すための手段と、シンボルの第2のセットに基づいてチャネルタップの第2のセットを導き出すための手段と、チャネルタップの該第1および第2のセットの間の位相差を判別するための手段と、該位相差に基づいて見逃し周波数誤差を推定するための手段と、そして前記入力サンプルから該見逃し周波数オフセットを除去するための手段とをさらに備える請求項47に記載の装置。前記検出済みシンボルの前記位相を修正するための前記手段は、位相基準によって各検出済みシンボルを回転して対応する位相訂正済みシンボルを取得するための手段と、そして前記検出済みシンボルの位相に基づいて位相基準を更新するための手段とをさらに備える請求項47に記載の装置。少なくとも1つのアンテナと、シンボルと少なくとも1シンボル周期だけ遅延される該少なくとも1つのアンテナのシンボルとの積を生成し、該積と該遅延の既知値との相関を行い、該同じアンテナからの該シンボルの相関結果を組み合わせ、該組合せ相関結果に基づいて信号の存在を検出するように機能するプロセッサとを備える装置。前記プロセッサは、シンボルと、少なくとも1つのシンボル周期だけ先行する別のシンボルの複素共役に基づいて各々積を生成するように機能する請求項51に記載の装置。前記プロセッサは、1シンボル遅延の積および2シンボル遅延の積を生成し、シンボルのペアが1シンボル周期で区切られている各々1シンボル遅延の積を生成し、シンボルのペアが2シンボル周期で区切られている各々2シンボル遅延の積を生成するように機能する請求項51に記載の装置。前記プロセッサは、遅延ごとに、該遅延の隣接する積を合計し、該合計された積と該遅延の前記既知値との相関を行うように機能する請求項51に記載の装置。前記プロセッサは、前記少なくとも2つの遅延の前記相関結果を非コヒーレントに組み合わせるように機能する請求項51に記載の装置。前記プロセッサは、少なくとも2つのシンボルの受信エネルギーを計算し、該受信エネルギーに基づいてしきい値を導き出し、前記信号の前記存在を検出するために前記組合せ相関結果を該しきい値と比較するように機能する請求項51に記載の装置。前記プロセッサは、前記組合せ相関結果に基づいて前記信号のタイミングを判別するように機能する請求項51に記載の装置。詳細な説明本明細書においてexemplary例示的という用語は、例、事例、または実例としての役割を果たすことを意味する。本明細書において例示的として説明される実施形態または設計は、必ずしも、他の実施形態または設計よりも好ましいかまたは有利であると解釈されるべきではない。図1は、無線ネットワーク100における送信局110および受信局150を示すブロック図である。送信局110は、単一のアンテナが装備され、アクセスポイントまたはユーザ端末であってもよい。受信局150は、複数のたとえば、R=2アンテナが装備され、これらもまたアクセスポイントまたはユーザ端末であってもよい。一般に、各局は、データの送受信に使用されうるアンテナを任意の数だけ装備することができる。アクセスポイントは一般に、ユーザ端末と通信する固定局であって、基地局、基地局トランシーバサブシステムBTS;basetransceiversubsystem、または他の用語で呼ばれることもある。ユーザ端末は、固定または移動体であってもよく、移動局、無線装置、ユーザ装置UE、または他の用語で呼ばれることもある。送信局110において、送信プロセッサ130はデータ送信装置120からトラヒックデータを受信して、送信用に選択されたデータ転送速度に従ってトラヒックデータを処理し、出力チップを供給する。送信プロセッサ130による処理は、以下に説明される。送信機ユニットTMTR132は、出力チップを処理したとえば、アナログに変換、増幅、フィルタリング、および周波数アップコンバート、変調された信号を生成するが、これがアンテナ134を介して送信される。受信局150において、R個のアンテナ152a~152rは送信された信号を受信し、各アンテナ152は受信信号をそれぞれ受信機ユニットRCVR154に供給する。アンテナはまた、ダイバーシティと呼ばれることもあり、R個の受信アンテナはRのダイバーシティ配列をもたらす。各受信機ユニット154は、その受信信号を処理し、入力サンプルの流れを受信プロセッサ160に供給する。受信プロセッサ160は、送信プロセッサ130によって行われた処理に補完的な方法でR個のすべての受信機ユニット154a~154rからの入力サンプルを処理し、復号データをデータ受信装置170に供給する。復号データは、送信局110によって送信されたトラヒックデータの推定である。プロセッサ140および180は、それぞれ、送信局110および受信局150において処理装置の動作を指示する。メモリユニット142および182は、それぞれプロセッサ140および180によって使用されるデータおよび/またはプログラムコードを格納する。局110および150は、802.11bおよび/または802.11gをサポートすることができる。802.11gは802.11bと下位互換性があり、802.11bによって定義される動作モードをすべてサポートする。局110および150はさらに、到達範囲拡張モードをサポートすることができるが、これは802.11b/gの最低データ転送速度よりも低い少なくとも1つのデータ転送速度をサポートする。より低いデータ転送速度はサービス提供範囲を拡張するために使用されうるが、これはトランシーバなど、特定の用途にとって有益である。表1は、802.11bおよび802.11gによってサポートされる2つの最低データ転送速度と、各データ転送速度の処理を示す。表1はさらに、本発明による、到達範囲拡張モードによってサポートされる3つのデータ転送速度と、各データ転送速度の処理を示す。表1において、DBPSKは差動2相位相偏移変調を表し、DQPSKは差動4相位相偏移変調を表す。明確にするために、以下の説明で、用語ビットbitは送信局における変調またはシンボルマッピング前の量を示し、用語シンボルsymbolはシンボルマッピング後の量を示し、用語チップchipはスペクトル拡散後の量を示す。用語サンプルsampleは、受信局におけるスペクトル逆拡散前の量を示す。図2は、送信局110における送信プロセッサ130の実施形態を示す。送信プロセッサ130は、パイロットジェネレータ210、802.11b/gのDSSS送信プロセッサ240、到達範囲拡張モードのDSSS送信プロセッサ250、および多重化装置Mux270を含む。パイロットジェネレータ210は、802.11b/gおよび到達範囲拡張モードのパイロットプリアンブルまたは基準とも呼ばれるを生成する。パイロットジェネレータ210内で、シンボルマッパー214はパイロットビットを受信して、それらのビットをBPSKに基づいて変調シンボルにマップし、パイロットシンボルをスプレッダ216に供給する。本明細書において使用されるように、パイロットシンボルはパイロットの変調シンボルであり、データシンボルはトラヒックデータの変調シンボルであり、変調シンボルは変調方式たとえば、M-PSKまたはM-QAMの信号群の点に対する複合値であり、シンボルは任意の複合値である。スプレッダ216は、パイロットシンボルをスペクトル的に拡散し、出力チップを供給する。スプレッダ216内で、擬似乱数PNコードジェネレータ222はPNコードシーケンスを生成する。一部の実施形態において、これはバーカーシーケンスとも呼ばれることもある。バーカーシーケンスは、長さが11チップで、11メガチップ/秒Mcpsの速度を備え、{1,-1,1,1,-1,1,1,1,-1,-1,-1}という11チップのシーケンスからなる。乗算器224は、1メガシンボル/秒Mspsの速度でパイロットシンボルをシンボルマッパー214から受信し、バーカーシーケンスをPNコードジェネレータ222から受信する。乗算器224は、各パイロットシンボルをバーカーシーケンスの11チップすべてと掛け合わせ、パイロットシンボルごとに11個の出力チップを生成して、パイロットの出力チップのシーケンスを供給する。出力チップレートは、パイロットシンボルレートの11倍、つまり11Mcpsである。各出力チップは、1チップ周期Tcに送信される複合値であり、802.11b/gの場合約90.9ナノ秒nsである。DSSS送信プロセッサ240は、802.11b/gの差分変調およびスペクトル拡散を行う。プロセッサ240内で、差分符号器242はトラヒックデータのデータビットを受信し、DBPSKまたはDQPSKでデータビットに差分符号化を行い、差分符号化されたビットを供給する。DBPSKの場合、0のデータビットは0°の相変化をもたらし、1のデータビットは180°の相変化をもたらす。DQPSKの場合、00のデータビットペアは0°の相変化をもたらし、01のデータビットペアは90°の相変化をもたらし、11のデータビットペアは180°の相変化をもたらし、10のデータビットペアは270°の相変化をもたらす。一部の実施形態において、シンボルマッパー244は、差分符号化されたビットを、1Mbpsデータ転送速度ではBPSKに基づいて、2Mbpsデータ転送速度ではQPSKに基づいて、変調シンボルにマップする。しかし、速度に対する他の変調方式も使用されうる。シンボルマッパー244は、1Mbpsデータ転送速度の場合1Mspsの速度でBPSK変調シンボルを供給し、2Mbpsデータ転送速度の場合1Mspsの速度でQPSK変調シンボルを供給する。スプレッダ246は、シンボルマッパー244からデータシンボルをスペクトル的に拡散し、トラヒックデータの出力チップを供給する。DSSS送信プロセッサ250は、順方向誤り訂正FEC符号化、シンボルマッピング、および到達範囲拡張モードのスペクトル拡散を行う。プロセッサ250内で、FEC符号器252はトラヒックデータのデータビットを受信し、FEC符号化方式に従ってデータビットを符号化して、コードビットを供給する。FEC符号器252は、畳込み符号、ターボ符号、低密度パリティチェックLDPC符号、ブロック符号、その他のコード、またはこれらの組合せを実施することができる。リピート/パンクチャユニット254は、望ましいコードレートを得るために、一部またはすべてのコードビットを繰り返すか、またはパンクチャすることができる。インターリーバ256は、インターリーブ方式に基づいてコードビットをインターリーブまたは再配列する。差分符号器262は、たとえばDBPSKまたはDQPSKで、インターリーブされたビットに差分符号化を行い、差分符号化されたビットを供給する。シンボルマッパー264は、たとえばBPSKまたはQPSKの変調方式に基づいて、差分符号化されたビットを変調シンボルにマップする。スプレッダ266は、シンボルマッパー264からのデータシンボルをスペクトル的に拡散し、トラヒックデータの出力チップを供給する。スプレッダ246および266は各々、スプレッダ216と同様の方法で実施され、11チップのベーカーシーケンスにより各データシンボルを拡散して、そのデータシンボルの11個の出力チップを生成することができる。多重化装置270は、パイロットジェネレータ210とDSSS送信プロセッサ240および250から出力チップを受信し、適切な時点でパイロットの出力チップを供給し、802.11b/gモードが選択されている場合はプロセッサ240から出力チップを供給し、到達範囲拡張モードが選択されている場合はプロセッサ250から出力チップを供給する。IEEE802.11の場合、データは、媒体アクセス制御MAC層によってMACプロトコルデータ単位MPDUとして処理される。各MPDUは、物理層コンバージェンスプロトコルPLCPによって処理され、PLCPプロトコルデータ単位PPDUにカプセル化される。各PPDUは、図2に示されるように物理層によって処理され、無線チャネルを介して送信される。図3は、802.11b/gによって使用されるPPDU構造300を示す。PPDU構造300の場合、PPDU310は、PLCPプリアンブル320、PLCPヘッダー330、およびMPDU340を含む。MPDU340は、PPDU310のトラヒックデータを搬送し、可変長である。PLCPプリアンブル320は、PLCP同期SYNCフィールド322およびフレーム開始デリミタSFDフィールド324を含む。SYNCフィールド322は、信号検出、取得、およびその他の目的で受信局によって使用されうる固定128ビットシーケンスを搬送する。128ビットシーケンス内のビットは、d0、d1、...、d127と表される。SFDフィールド324は、PLCPヘッダーの開始を示す固定16ビットシーケンスを搬送する。PLCPヘッダー330は、MPDUのデータ転送速度を示すSIGNALフィールド332と、IEEE802.11への準拠を示すために0に設定されるSERVICEフィールド334と、MPDU340を送信するために必要な時間マイクロ秒単位を示すLENGTHフィールド336と、SIGNAL、SERVICE、およびLENGTHフィールドに基づいて生成されるCRC値を搬送するCRCフィールド338とを含む。PLCPプリアンブル320およびPLCPヘッダー330は、DBPSKを使用して1Mbpsで送信される。PLCPプリアンブル320は、合計144のビットを含むが、これらは処理されて144個のBPSKシンボルを生成する。各BPSKシンボルは11個の出力チップからなるが、出力チップはそのBPSKシンボルをバーカーシーケンスの11個のチップで拡散することにより得られる。144個のBPSKシンボルは、各シンボル周期symbolperiodが1マイクロ秒μsを有する、144のシンボル周期で送信される。PPDU構造300または別のPPDU構造が、到達範囲拡張モードに使用されうる。到達範囲拡張モード用のPPDUは、SYNCフィールドと、チャネル推定に使用される固定たとえば32ビットシーケンスを搬送するCHANESTフィールドと、1つまたは複数のシグナリングフィールドと、MPDUを含むことができる。受信局150は、送信局110によって送信されたPPDUを検出するために取得を行う。到達範囲拡張モード用の取得は、以下示すような相違点があるため、802.11b/g用の通常の取得に比べて困難である。1.低いSNR/ダイバーシティ。たとえば、802.11b/gの場合は約8デシベルdBであるなど、必要なビットあたりエネルギー対合計雑音比Eb/No;energy-per-bit-to-total-noiseratioが低いが、到達範囲拡張モードの場合に必要なEb/Noは約3dBである。必要なダイバーシティ配列あたりのシンボルあたりエネルギー対合計雑音比Es/No/div;energy-per-symbol-to-total-noiseratioperdiversityorderは、250kbpsの最低データ転送速度で約-6dBである。分散チャネル条件でこのEs/No/divしきい値において90よりも高い検出を達成することが望ましい。2.周波数取得。802.11b/g受信器は通常、差分復調を実行する。到達範囲拡張モード用の受信器は、パフォーマンスを高めるためにコヒーレントな復調を行うことができる。コヒーレント復調に使用される良好なチャネル推定を取得するため、受信器は、送信局および受信局の発振器の間の周波数誤差を判別することが必要になる場合もある。受信局における±20百万分率ppmの周波数誤差は、5.8GHzで±232KHzの周波数誤差ということになり、これはパフォーマンスを低下させることがある。3.チャネル推定。チャネル推定での雑音電力は、コヒーレント復調のための良好なパフォーマンスを達成するために、合計雑音電力よりもはるかに低くする必要がある。図4、図1の受信局150における受信プロセッサ160の実施形態を示す。受信プロセッサ160内で、サンプルバッファ402は、各受信ユニット154a~154rから入力サンプルの流れを受信する。取得プロセッサ404は、PPDUの取得を行う。プロセッサ404内で、第1の検出段階およびタイミング取得ユニット410は、バッファ402から入力サンプルを受信し、PPDUを検出し、検出された各PPDUのタイミングを判別する。第2の検出段階および周波数取得ユニット420はまた、PPDUを検出し、さらに入力サンプルの周波数誤差を推定する。第3の検出段階およびチャネル推定ユニット430はまた、PPDUを検出し、さらに送信局110と受信局150間の無線チャネルの応答を推定する。ユニット410、420、および430は、以下で説明するように、PPDUプリアンブルのSYNCフィールド内の128ビットシーケンスに基づいて処理を実行することができる。図5は、第1の検出段階およびタイミング取得ユニット410の実施形態を示すが、これは時間領域相関を使用して信号検出を行う。ユニット410は、チップレートと等しいかまたはそれよりも高いサンプルレートで、複合値入力サンプルに動作する。簡単にするために、以下の説明では、入力サンプルがチップレートで供給されると仮定する。以下の説明において、mは受信アンテナの索引、nはチップ周期の索引、kは周波数ビンfrequencybinの索引、iはSYNCフィールドで送信された固定シーケンスの128ビットの索引である。シンボルレートは、SYNCフィールドで送信されたパイロットのビットレートと等しい。コヒーレント合計は、複合値の合計を示し、非コヒーレント合計は実数値たとえば絶対値の合計を示す。ユニット410内で、遅延相関器510a~510rはそれぞれ、受信機ユニット154a~154rから入力サンプルを受信する。アンテナ1またはm=1の遅延相関器510a内で、バーカーデスプレッダ512aは11チップのバーカーシーケンスによる入力サンプルを逆拡散し、チップレートで逆拡散シンボルを供給する。各チップ周期nについて、バーカーデスプレッダ512aは、チップ周期n~n-10の11個の入力サンプルをバーカーシーケンスの11個のチップと掛け合わせ、乗算の結果を累算して、そのチップ周期の逆拡散シンボルxmnを供給する。バーカーデスプレッダ512aは、入力サンプルでバーカーシーケンスのスライディング相関を行い、シンボル周期ごとではなくチップ周期ごとの逆拡散シンボルを取得して、逆拡散シンボルをシンボルバッファ514aおよび遅延乗算器520aに供給する。遅延乗算器520aは、逆拡散シンボルの1シンボルおよび2シンボル遅延の積を生成する。遅延乗算器520a内で、逆拡散シンボルは、2つの直列結合された遅延ユニット522aおよび522bに供給され、各遅延ユニットは11チップ周期と等しい1つのシンボル周期Tsの遅延つまりTs=11Tcを供給する。ユニット524aおよび524bは、それぞれ遅延ユニット522aおよび522bからの逆拡散シンボルの複素共役を供給する。乗算器526aは、各チップ周期nの逆拡散シンボルをユニット524aの出力と掛け合わせ、そのチップ周期の1シンボル遅延の積y1,mnを供給する。同様に、乗算器526bは、各チップ周期nの逆拡散シンボルをユニット524bの出力と掛け合わせ、そのチップ周期の2シンボル遅延の積y2,mnを供給する。残りの各アンテナの遅延相関器は、アンテナ1について先に説明された方法で、そのアンテナの入力サンプルを処理する。各遅延相関器は、関連付けられているアンテナmに対して、1シンボル遅延の積y1,mnおよび2シンボル遅延の積y2,mnを供給する。各チップ周期nについて、加算器528aは、R個のすべての遅延相関器510a~510rからの、m=1、...、Rに対する積y1,mnをコヒーレントに合計し、そのチップ周期の積y1nを供給する。各チップ周期nについて、加算器528bは、すべての遅延相関器510a~510rからの、m=1、...、Rに対する積y2,mnを合計し、そのチップ周期の積y2nを供給する。積y1nおよびy2nは、以下のように表される。y1n=Σm1Rxmnxmn-Ts式1aそしてy2n=Σm1Rxmnxmn-2Ts.式1a1シンボル遅延の積y1,mnは、アンテナmの1つのシンボル周期によって区切られた2つの逆拡散シンボルxmnおよびxmn-Ts間の位相差を示す。2シンボル遅延の積y2,mnは、アンテナmの2つのシンボル周期によって区切られた2つの逆拡散シンボルxmnおよびxmn-2Ts間の位相差を示す。図5は、信号検出に対する1シンボルおよび2シンボル遅延の積の使用を示す。一般に、任意の数のさまざまな遅延たとえば、1、2、3シンボル周期などの積は、信号遅延に使用されうる。より多くの遅延の積を使用することで、SNRおよび検出のパフォーマンスを向上させることができる。しかし、周波数オフセットは入力サンプルの相回転を発生させるので、最大遅延が周波数オフセットによって制限されることもある。遅延の量はまた、差動相関器530aおよび530bの複雑さに影響を及ぼす。たとえば、1シンボル周期の遅延に対して127の乗算および累算操作があり、2シンボル周期の遅延に対して126の乗算および累算操作がある、というように続く。差動相関器530aおよび530bは、それぞれ積y1nおよびy2nを受信する。差動相関器530a内で、積y1nは、交互に並ぶ一連の遅延要素532aおよび534aに供給される。各遅延要素532aは1つのチップ周期の遅延をもたらし、各遅延要素534aは10チップ周期の遅延をもたらし、隣接遅延要素adjacentdelayelement532aおよび534aの各ペアは11チップ周期1シンボル周期になるの遅延をもたらし、遅延要素532aおよび534aの全シーケンスは約126シンボル周期の遅延をもたらす。127の加算器536aのセットは、127の遅延要素532aに結合する。各加算器536aは、関連付けられた遅延要素532aの入力と出力を合計し、出力y1n-11iy1n-11i-1を供給する。ここでi∈{0,...,126}とする。127の乗算器538aのセットは、127の加算器536aのセットに結合し、さらに127の既知値を含む1シンボル差分のシーケンスを受信する。このシーケンスは、d0~d126の第1のシーケンスとd1~d127の第2のシーケンスとのビット単位の積によって形成され、ここでd0~d127はSYNCフィールドに使用される固定シーケンスまたはパイロットビットの128ビットである。パイロットビットは実数値であるので、i∈{0,...,126}に対してdidi1=didi1である。各乗算器538aは、関連付けられている加算器536aの出力とdidi1を掛け合わせる。各チップ周期nについて、加算器540aは、127のすべての乗算器538aからの出力を加算し、そのチップ周期の相関結果c1nを供給する。差動相関器530bは、差動相関器530aと類似している。積y2nは、約125のシンボル周期の遅延をもたらす、交互に並んだ一連の遅延要素532bおよび534bに供給される。126の加算器536bセットは、126の遅延要素532bに結合する。各加算器536bは、関連付けられた遅延要素532bの入力と出力を合計し、出力y2n-11iy2n-11i-1を供給する。ここでi∈{0,...,125}とする。126の乗算器538bのセットは、126の加算器536bのセットに結合し、さらに126の既知値を含む2シンボル差分のシーケンスを受信する。このシーケンスは、d0~d125のシーケンスとd2~d127のシーケンスとのビット単位の積によって形成される。各乗算器538bは、関連付けられている加算器536bの出力とdidi2を掛け合わせる。各チップ周期nについて、加算器540bは、126のすべての乗算器538bからの出力を加算し、そのチップ周期の相関結果c2kを供給する。差動相関器530aは、1シンボル差分シーケンスを備える1シンボル遅延の積y1nの間の相関を行う。差動相関器530bは、2シンボル差分シーケンスを備える2シンボル遅延の積y1nの間の相関を行う。図5に示される実施形態は、無線チャネルがわずかなチップの遅延拡散つまり分散またはスミアを有すると仮定する。加算器536aおよび536bは、この遅延拡散にわたりエネルギーを収集するために使用される。エネルギーはまた、より大きい遅延拡散についてさらに多くのチップにわたり収集されてもよく、あるいは無線チャネルがたとえば、強い見通し経路のゼロまたは微小の遅延拡散を有する場合に除外されてもよい。各差動相関器530は、各チップ周期の相関結果を供給する。差動相関器530bからの相関結果c2nの位相は、差動相関器530aからの対応する相関結果c1nの位相と一致しないこともある。乗算器542は、差動相関器530bからの各相関結果c2nとL個の異なる仮説位相の複素フェーザe-jθpとを掛け合わせて、L個の位相回転相関結果のセットを供給する。たとえば、仮説位相は、L=4に対して{0,90°,180°,-90°}、L=3に対して{0,60°、-60°}というようになりうる。L個の仮説位相は、相対位相の可能な到達範囲にわたるように選択されうる。たとえば、最大周波数オフセットは、±20ppmの周波数誤差に対して232KHzおよび5.8GHzの搬送周波数であってもよい。1シンボルおよび2シンボルの遅延相関の間の位相の最大差は、±232KHzに1μsを乗じたものであり、これは約90°である。したがって、0、60°、および-60°の仮説位相が使用される場合、最小の仮説位相は30°以内である。位相差がたとえば、より大きい遅延またはより大きい周波数オフセットのためにより大きい場合、仮説位相は、最大完全±180°のより大きい到達範囲にわたるべきである。乗算器542は、さまざまな位相だけc2nを回転する。各チップ周期nについて、加算器544は、加算器540aからの相関結果c1nを、乗算器542からのL個の対応する位相回転された相関結果の各々とコヒーレントに加算して、P=1、...、Lに対するL個の組合せ相関結果zpnを供給する。K個の差動相関器がK個の異なる遅延に使用される場合ここでK>1、1つの差動相関器は、基準として使用されうる位相偏移を伴わない。次に、1つの組合せ相関結果は、K-1の残りの差動相関器ごとの固有の位相に対応する各仮説について取得される。たとえば、K=3である場合、1つの組合せ相関結果は、2つの差動相関器の仮説位相の異なるペアに対応する各仮説について取得される。最大LK-1個の組合せ相関結果が、LK-1個の可能な仮説について取得される。各チップ周期nについて、ユニット546は、L個の組合せ相関結果K=2の絶対値の2乗を計算し、L個の絶対値2乗値のうちの最大の絶対値2乗値を識別し、この最大絶対値2乗値Znを供給する。各チップ周期nについて、信号検出器548は、最大絶対値2乗値Znをあらかじめ定められたしきい値Zthと比較して、Znがしきい値を超えるか、またはZn>Zthである場合に、PPDUの存在を宣言する。信号検出器548は、ピーク値を検索するために絶対値2乗値を監視し、このピーク値のチップ周期を検出されたPPDUの初期タイミングtauとして供給する。代替として、各チップ周期の相関結果c1nおよびc2nは、非コヒーレントに組み合わせられうる。これは、c1nの絶対値2乗を計算し、c2nの絶対値2乗を計算して、2つの絶対値2乗を合計してZnを取得することによって達成されうる。しきい値Zthは、Znが導き出される方法に応じて、異なる値に設定されてもよい。第1の検出段階に使用されるしきい値Zthは、たとえば受信したエネルギーErxを伴って変化する、128ビットSYNCフィールドの適応しきい値であってもよい。たとえば、しきい値Zthは、倍率S1を乗じた受信エネルギーErxと等しくなるように、つまりZth=ErxS1と設定されてもよい。信号検出への正規化受信エネルギーの使用は、広範な受信信号レベルにわたり同様の検出パフォーマンスをもたらす。コンピュータシミュレーションは、S1=22を使用する-3dBの合計SNRにおける2同等パスの無相関レイリーチャネルで、約90の検出確率と1未満の誤認アラーム率が達成されうることを示す。検出確率は、PPDUが送信されるときにPPDUの存在を正しく宣言する尤度を示す。誤認アラーム率は、何も送信されないときにPPDUの存在を誤って宣言する尤度を示す。検出確率と誤認アラーム率との間のトレードオフは、倍率S1に適切な値を選択することにより行われうる。図6は、第2の検出段階および周波数取得ユニット420の実施形態を示すが、これは周波数領域処理を使用して信号検出を行う。この実施形態の場合、ユニット420は、R個の受信アンテナに対するR個の周波数オフセット推定器610a~610rを含む。各周波数オフセット推定器は、さまざまな周波数ビンのエネルギーを検出して、関連付けられているアンテナから入力サンプルの周波数オフセットを判別する。受信アンテナ1m=1について、シンボルバッファ516aは、タイミング取得ユニット410によって供給された初期タイミングtauで開始する、11チップ周期または1シンボル周期の間隔で区切られたN個の逆分散シンボルを供給する。したがって、最初の逆分散シンボルは、タイミング取得段階からの最善タイミング仮説と時間的に整合する。一般に、Nは、2の累乗であって128を超えない任意の整数であってもよく、たとえば、Nは32、63、または128であってもよい。周波数オフセット推定器610a内で、N個の乗算器612のセットは、シンボルバッファ514aからのN個の逆分散シンボルと、128ビットシーケンスのN個の対応するパイロットビットを受信する。各乗算器612は、その逆分散シンボルをそのパイロットビットと掛け合わせて、その逆分散シンボルの変調を除去する。Nポイント高速フーリエ変換FFTユニット620は、N個の乗算器612からN個の出力を受信し、これらのN個の出力にNポイントFFTを行って、N個の周波数ビンのN個の周波数領域値を供給する。N個のユニット622のセットは、FFTユニット620からN個の周波数領域値を受信する。各ユニット622は、その周波数領域値の絶対値の2乗を計算し、それぞれの周波数ビンkに検出されたエネルギーを供給する。乗算器612で変調を除去した後、これらの乗算器からのN個の出力は、周期的成分を有することができる。この周期的成分は、受信局150において発振器の周波数オフセットにより生じるが、その結果受信信号はDCに正確に周波数逓降しないことになる。FFTユニット620は、乗算器612からのN個の出力のスペクトル反応を供給する。最大検出エネルギーを備える周波数ビンkは、アンテナmからの入力サンプルの周波数オフセットを示す。残りの各受信アンテナの周波数オフセット推定器は、アンテナ1について先に説明された方法で、そのアンテナの逆分散シンボルを処理する。N個の加算器632のセットは、R個の受信アンテナのR個の周波数オフセット推定器610a~610rからN個の検出されたエネルギーのR個のセットを受信する。各加算器632は、関連付けられている周波数ビンkのR個のすべての周波数オフセット推定器610a~610rから検出されたエネルギーを加算して、その周波数ビンに合計検出エネルギーEkを供給する。セレクタ634は、N個の周波数ビンのN個の合計検出エネルギーのうち最大の合計検出エネルギーEmaxkを選択する。信号検出器636は、最大合計検出エネルギーEmaxkをあらかじめ定められたしきい値Ethと比較し、Emaxkがしきい値Ethよりも大きい場合に信号検出を宣言し、最大合計検出エネルギーを推定周波数誤差kosとして周波数ビンに供給する。しきい値Ethは、たとえば、倍率S2を乗じた128ビットSYNCフィールドの受信エネルギーErxと等しくなるように、つまりEth=ErxS2と設定されてもよい。図6に示される実施形態は、N≦128として、NポイントFFTを使用する。N=64、つまりFFTサイズがOFDMの802.11bおよび802.11gに共通に使用される場合、隣接する周波数ビンの間の間隔は、1Mspsシンボルレートで15.625KHzであり、周波数オフセット推定における不確定性は、ビン間隔の1/2、つまり7.812KHzである。この不確定性は、補間を行うことおよび/またはより大きい128ポイントFFTを使用することにより低減されうる。FFTによるコヒーレントな累算の処理利得は、N=64に対して約18dBである。最悪の場合のコヒーレントな統合損失は、ほぼ4dBであるが、これは実際の周波数オフセットが厳密に2つの周波数ビンの間にあるときに発生する。ほぼ14dBの最小合計統合SNRは、N=64について達成されうる。コヒーレント統合損失の多くは、最大合計検出エネルギーを選択する前に、たとえば、図5の加算器536aおよび536bによって行われる合計と同様に隣接する周波数ビンのペアの検出エネルギーを合計することによって回復されうる。隣接する周波数ビンのペアの検出エネルギーを合計することで、誤認アラーム率のわずかな増加を代償として、検出確率を向上させる。-7dBのSNRで90以上、および-4dBのSNRで99.9以上の検出確率は、S2=8のしきい値を使用して達成されうる。誤認アラーム確率は、第2の検出段階では0.5未満であり、第1および第2の両検出段階で5×10-5の平均誤認アラーム率をもたらす。マルチパスは、検出確率を低下させることがあるが、それはチップスペーシングではなくシンボルスペーシングにおけるFFT操作によりエネルギーのすべてが第2の検出段階に使用されるわけではないからである。1つの実施形態において、検出パフォーマンスの向上は、128ポイントFFTを行い、SYNCフィールドの128ビットシーケンス全体にわたり統合することによって第2の検出段階で達成されうる。もう1つの実施形態において、1つの64ポイントFFTは、前述のように128ビットシーケンスの前半に対して行われ、もう1つの64ポイントFFTは128ビットシーケンスの後半に対して行われ、2つのFFTの検出エネルギーは加算器632によって非コヒーレントに合計されうる。周波数オフセット推定のもう1つの実施形態において、入力サンプルは、さまざまな仮説周波数オフセットに対して既知の128ビットシーケンスと相関される。仮説周波数オフセットごとに、入力サンプルはその周波数オフセットだけ回転され、回転されたサンプルは128ビットシーケンスで相関され、相関結果はしきい値と比較されて、相関結果がしきい値を超える場合は信号検出が宣言される。相関は、時間領域において有限インパルス応答FIRフィルタ構造により行われるか、または周波数領域においてFFT乗算IFFT操作により行われうる。周波数オフセット推定は、しきい値を超える最大の相関結果をもたらす仮説周波数誤差によって判別される。周波数オフセット推定のもう1つの実施形態において、入力サンプルは、図5に示されるように、最初に逆分散されて、チップレートで逆分散シンボルを取得する。次に、逆分散シンボルは、対応するパイロットビットと掛け合わされて、パイロット変調を除去される。結果として得られたシンボルは、たとえば図5の遅延乗算器520aを使用して1シンボルおよび2シンボル遅延の積を生成するために使用される。各遅延の遅延積は、その遅延の複合値を生成するために処理される。各遅延dここでd={1,2}について、dシンボル遅延の積は、たとえば、図7の遅延要素722と同様の10個の直列に結合されたチップ間隔の遅延要素のセットに供給され、11個の異なるチップオフセットでdシンボル遅延の積が得られる。各チップオフセットのdシンボル遅延の積は、たとえば、図7のスイッチ724およびアキュムレータ730を使用してSYNCフィールドにわたりコヒーレントに累算される。11個のチップオフセットの11個の累算結果は、たとえば、最大比率結合を使用して組み合わされ、遅延dの複合値Vdを生成することができる。1シンボルおよび2シンボル遅延の複合値V1とV2との間の位相差は、計算されて、周波数オフセットを導き出すために使用されうる。R個の受信アンテナは、たとえば、遅延の積が図5に示されるようにアンテナにわたって結合されうるように、さまざまなアンテナの複合値が遅延dごとに結合されうるようになど、さまざまな方法で結合されうる。3つ以上の遅延および/または1つのより大きい遅延もまた、周波数推定に使用されうる。1つのより大きい遅延は結果としてさらに大きい位相差を生じるが、それは周波数オフセットのより優れた分解能をもたらす。しかし、より大きい遅延は、たとえば180°を超える位相偏移が180°未満の負の偏移として解釈されうるなど、結果としてあいまい性を生じることもある。所定の遅延の数および所定の最大周波数オフセットに対して、遅延のセットはあいまい性を伴わずに分解能を最適化するように選択されうる。周波数推定に使用される技法とはかかわりなく、周波数取得ユニット420からの推定された周波数オフセットkosは通常、見逃し周波数誤差を含む。この見逃し周波数誤差を推定するため、第1の11タップチャネル推定は、たとえば、以下で説明されるようにSYNCフィールドの最初の64ビットに基づいて導かれ、第2の11タップチャネル推定は、SYNCフィールドの最後の64ビットに基づいて導かれ、いずれのチャネル推定も周波数オフセットkosを除去して導かれる。第2のチャネル推定と第1のチャネル推定の複素共役の積は、タップごとに計算されうる。結果として得られた11の積はコヒーレントに合計されて、2つのチャネル推定の間の位相差が得られる。しきい値分けは、1積の計算に先立って各チャネルタップに、および/または2積の合計に先立って各積に行われうる。しきい値分けは、あらかじめ定められたしきい値を下回る低エネルギーを備えるチャネルタップを除去する。見逃し周波数誤差は、2つのチャネル推定の間の位相差に基づいて推定され、フィルタ452および/または周波数訂正ユニット454に供給されて、入力サンプルのタイミングおよび/または周波数を訂正するために使用されうる図4には示されず。この見逃し周波数誤差推定による周波数オフセットkosの更新は、復調のパフォーマンスを高めることができる。図7は、第3の検出段階およびチャネル推定ユニット430の実施形態を示すが、これは時間領域処理を使用して信号検出を行う。この実施形態の場合、ユニット430は、R個の受信アンテナに対するR個のチャネル推定器710a~710rを含む。各チャネル推定器は、サンプルレートで間隔をあけたチャネルタップを含むチャネルインパルス応答推定channelimpulseresponseestimateを導くことができる。たとえば、逆分散されたシンボルがチップレートで取得される場合に、1チップごとに間隔をあけた最大11個のチャネルタップが取得され、逆分散されたシンボルがチップレートの2倍つまりチップ×2で取得される場合に、1/2チップごとに間隔をあけた最大22個のチャネルタップが取得されうる。図7に示される実施形態の場合、各チャネル推定器は、関連付けられているアンテナのチップ間隔で11タップのチャネルインパルス応答推定を導く。アンテナ1m=1のチャネル推定器710a内で、乗算器712は、アンテナmの逆分散シンボルと複素フェーザejωosTcnとを掛け合わせて、周波数取得ユニット420によって判別された周波数誤差kosを除去する。乗算器712は、チップレートで周波数訂正済みシンボルを10個の直列に結合された遅延要素722のセットに供給する。各遅延要素722は、1チップ周期の遅延をもたらす。11個のスイッチ724のセットは、乗算器712の出力および10個の遅延要素722の出力に結合する。スイッチ724は、各シンボル周期で1チップ周期だけ有効にされ、そのシンボル周期に11個の周波数訂正済みシンボルを供給する。スイッチ724の制御信号は、タイミング取得ユニット410からの初期タイミングtauによって判別され、第5の遅延要素72211タップのチャネルインパルス応答推定の中央タップ用からの周波数訂正済みシンボルが、タイミング取得段階によって供給された最善タイミング仮説に対応するように生成される。チャネル推定は、チャネル推定に適切なSNRまたは品質を達成するように選択された、あらかじめ定められた時間ウィンドウWにわたって行われる。時間ウィンドウWは、Mシンボル周期の長さであり、Mは、たとえばM>31であってもよい。11個の乗算器726のセットは、チャネル推定が行われるシンボル周期ごとにパイロットビットdiを受信する。各乗算器726は、それぞれのスイッチ724の出力とパイロットビットdiとを掛け合わせ、パイロットビットによって変調を除去して、その出力をそれぞれのアキュムレータ730に供給する。11個のアキュムレータ730のセットは、チャネル推定の開始時点でリセットされる。各アキュムレータ730は、時間ウィンドウWにわたり、それぞれの乗算器726の出力をコヒーレントに累算する。11個のスイッチ732のセットは、11個のアキュムレータ730のセットに結合する。スイッチ732は、時間ウィンドウWの終わりに有効にされ、アンテナmのチャネルインパルス応答推定の11個のチャネルタップhm,0~hm,10を供給する。このチャネル推定は、以下で説明されるように、データ復調に使用されうる。11個のユニット734のセットは、11個のチャネルタップを受信し、各ユニット734は、そのチャネルタップの絶対値の2乗を計算する。加算器736は、11個のすべてのユニット734からの出力を合計して、アンテナmのすべてのチャネルタップの合計エネルギーを供給する。代替として、各ユニット734の出力はしきい値と比較され、加算器736はしきい値を超える出力のみを合計することができる。しきい値は、11個のすべてのチャネルタップの合計エネルギーのあらかじめ定められた割合に設定されうる。残りの各受信アンテナのチャネル推定器は、アンテナ1について先に説明された方法で、そのアンテナの逆分散シンボルを処理する。加算器738は、R個のすべてのチャネル推定器710a~710rからの合計エネルギーを合計して、R個すべてのアンテナの合計エネルギーHを供給する。信号検出器740は、合計エネルギーHをあらかじめ定められたしきい値Hthと比較し、Hがしきい値Hthを超える場合は信号検出を宣言する。しきい値Hthは、たとえば、倍率S3を乗じた128ビットSYNCフィールドの受信エネルギーErxと等しくなるように、つまりEth=ErxS3と設定されてもよい。99を上回る検出確率、および10-5未満の誤認アラーム率は、S3=14のしきい値を使用して-4dBのSNRで達成されうる。10-9未満の総誤認アラーム率は、3つの全検出段階で達成されうる。3つの段階には異なる種類の信号処理が使用されるので、これは3つの検出段階が無相関であると仮定する。前述の実施形態において、信号検出は、時間領域相関図5、周波数領域処理図6、および時間領域処理図7に基づいて達成されうる。3つの種類の信号処理はすべて、劣悪なチャネル条件たとえば低SNRに対して良好な検出パフォーマンスたとえば、高い検出確率および低い誤認アラーム率をもたらすために使用されうる。信号処理の任意の組合せもまた、信号検出に使用されうる。図5、図6、および図7は、信号検出、タイミング取得、周波数取得、およびチャネル推定の特定の実施形態を示すが、これらは他の方法で実行されうる。たとえば、信号検出およびタイミング取得は、わずか1ビット遅延の差動相関器530aで実行されてもよい。技法の組合せもまた、使用されうる。たとえば、入力サンプルは、わずかなたとえば2などの仮説周波数オフセットを回転されてもよい。見逃し周波数誤差は、仮説周波数オフセットの1つに対してさらに小さいので、バーカー逆拡散またはコヒーレント累算は長周期にわたりたとえば、22チップなど実行されうる。より長いコヒーレント累算からの逆分散シンボルは、図5に示される遅延乗算器および差動相関器に供給されうる。コヒーレント累算がより長周期にわたって実行されるので、信号検出は低動作のSNRで達成されうる。図5、図6、および図7は、それぞれユニット410、420、および430によって処理される例示的な信号処理を示す。処理は、ハードウェア、ソフトウェア、および/またはファームウェアを使用してさまざまな方法で実施されうる。たとえば、ユニット410、420、および430は、専用ハードウェアにより実施されても、またはハードウェアを共有してもよい。デジタル信号プロセッサDSPおよび/またはその他の種類のプロセッサは、時分割多重方式でユニット410、420、および430の処理を実行してもよい。サンプルバッファ402、シンボルバッファ514、および/またはその他のバッファは、処理のためにデータをバッファに入れるために使用されうる。戻って図4を参照し、PPDUが検出されると、受信したPPDUが、たとえばPLCPプリアンブルおよび/またはPLCPヘッダーに基づくなど、802.11b/gまたは到達範囲拡張モード用であるかどうかについて判別が行われる。それが802.11b/g用である場合、DSSS受信プロセッサ440は受信したPPDUを処理する。それが到達範囲拡張モード用である場合、DSSS受信プロセッサ450は受信したPPDUを処理する。DSSS受信プロセッサ440は、802.11b/gのスペクトル逆分散および復調を行う。プロセッサ440内で、レイク受信機/等化器442は、バーカーシーケンスで入力サンプルを逆拡散し、逆拡散シンボルをチャネル推定に基づいて等化し、R個の受信アンテナにわたり信号成分を組み合わせ、検出されたシンボルを供給する。復調器Demod444は、送信に使用された変調方式たとえば、BPSKまたはQPSKに基づいて検出されたシンボルをマップ解除し、差分復号化を行い、出力ビットを供給するが、これは送信局110によって送信されたデータビットの推定である。DSSS受信プロセッサ450は、スペクトル逆分散、復調、および到達範囲拡張モードのためのFEC復号化を行う。プロセッサ450内で、フィルタ452は各受信アンテナの入力サンプルをフィルタリングして、帯域外ノイズと干渉を除去するフィルタ452はまた、1サンプリングレートからチップレートへのサンプルレート変換のため、および/または2受信したPPDUにわたるタイミングドリフトを補償するため、各受信アンテナの入力サンプルを再サンプリングすることもできる。801.11gの場合、入力サンプルは通常、20MHzのOFDMチップレートの複数倍である。この場合、フィルタ452は、20MHzの複数倍から、1チップ間隔のレイク受信機の11MHzの複数倍まで、または1/2チップ間隔のレイク受信機の22MHzの複数倍まで、再サンプリングを行うことができる。周波数逓降に使用される局部発振器LO信号、および入力サンプルを生成するために使用されるサンプリングクロックは通常、同じ基準発振器から発せられている。この場合、サンプリングクロックの周波数誤差は、LO信号の周波数取得ユニット420によって判別された周波数誤差kosに基づいて判別されうる。次に、入力サンプルのタイミングドリフトは、周波数オフセットkosおよび搬送周波数に基づいて判別されうる。フィルタ452は、周波数オフセットkosに基づいて±Tadjの定期的調整を行うことができるが、ここでTadjはサンプル周期の何分の1かとなりうる。1つの実施形態において、フィルタ452は、N個の基本フィルタのバンクからなる多相フィルタとして実施されるここでN>1。各基本フィルタは、特定の時間オフセットに対する係数の特定セットに関連付けられている。例示的な設計において、フィルタ452は11個のFIRフィルタを含み、各々のFIRフィルタには4つのタップが備わっている。異なる基本フィルタを使用して、それぞれの連続出力サンプルを生成することができる。周波数オフセットがゼロである場合、11個の基本フィルタは、毎回11番目のサンプルが同じ基本フィルタから生じるように、固定の順序で周期的に繰り返されうる。タイミングドリフトを補償するため、所定の基本フィルタは省かれて、その代わりに次の基本フィルタが使用されうるか、または2つの連続する出力サンプルに同じ基本フィルタが使用されうる。このようにして、タイミング調整は、使用する適切な基本フィルタを選択することにより達成されうる。周波数訂正ユニット454は、受信アンテナごとにタイミング調整済みのサンプルの周波数オフセットを除去する。ユニット454は、数値制御発振器NCOおよび図7の乗算器712と同様の複合乗算器により実施されうる。NCOは、周波数取得ユニット420によって供給されるオフセット周波数kosで回転するフェーザを生成する。乗算器は、各受信アンテナのタイミング調整済みサンプルをフェーザと掛け合わせて、そのアンテナの周波数訂正済みサンプルを供給する。レイク受信機/デスプレッダ456は、チャネル推定による周波数訂正済みサンプルのコヒーレントな検出を行い、受信アンテナおよびマルチパスにわたり信号成分を組み合わせる。レイク受信機456は、各受信アンテナの周波数訂正済みサンプルを、そのアンテナのチャネル推定ユニット430によって供給された11個のチャネルタップと掛け合わせる。レイク受信機/デスプレッダ456はまた、バーカーシーケンスにより逆分散を行い、R個のすべてのアンテナの逆分散シンボルを累算して、検出されたシンボルを供給する。1つの実施形態において、R個の受信アンテナのチャネル推定は、SYNCフィールドおよび場合によっては受信PPDUの他のフィールドに基づいて1回導き出され、これらのチャネル推定は受信PPDU全体に使用される。この実施形態では、レイク受信機456は、受信PPDUにわたって無線チャネルを追跡することはない。もう1つの実施形態において、チャネル推定は、検出されたシンボルから取得されたハード決定および/またはFEC復号器464の出力を再符号化および再マッピングすることにより取得された決定を使用して更新される。位相訂正ユニット458は、検出されたシンボルの位相誤りを除去する。位相誤りは、受信機160が位相固定されていないことから生じる見逃し周波数誤差が原因である。図8は、位相訂正ユニット458の実施形態を示すブロック図である。ユニット458内で、乗算器812は、位相基準phasereferenceθreftだけレイク受信機456からの各検出シンボルを回転して、対応する位相訂正済みシンボルを供給する。ユニット814は、位相訂正済みシンボルごとにハード決定たとえば、1または-1を生成する。乗算器816は、各検出シンボルを対応するハード決定と掛け合わせて、その検出シンボルの積を供給する。ユニット818は、乗算器816からの積の移動平均を計算し、平均された積を供給する。各シンボル周期の間、ユニット820は、平均積を正規化して共役させ、そのシンボル周期tに対する検出シンボルの位相基準θreftを供給する。したがって、位相基準は、検出シンボルのウィンドウ全体を平均化することによって導かれうる。平均化は、SYNCフィールド内の既知のパイロットシンボルからの位相情報のほうが信頼性は高いが最新ではない可能性もある、一方検出シンボルの位相情報はそれほど信頼性は高くないがより新しいということを考慮するように設計されうる。戻って図4を参照すると、復調器460は、位相訂正済みシンボルのコヒーレントな復調を行う。BPSKの場合、復調器460は、各位相訂正済みシンボルの実際の成分を復調済みシンボルとして供給することができるが、これは送信局110によって送信されたデータシンボルの推定である。その他の変調方式の場合、復調器460は、各位相訂正済みシンボルに対して送信された可能性の最も高い変調シンボルを復調済みシンボルとして供給することができる。デインターリーバ462は、図2のインターリーバ256によって行われたインターリーブに補完的な方法で復調済みシンボルをデインターリーブする。FEC復号器464は、図2のFEC符号器252によって行われた符号化に補完的な方法でデインターリーブ済みシンボルを復号化する。多重化装置470は、DSSSプロセッサ440および450から出力データを受信し、受信したPPDUが802.11b/g用である場合はDSSS受信プロセッサ440からの出力データを供給し、受信したPPDUが到達範囲拡張モード用である場合はDSSS受信プロセッサ450からの出力データを供給する。図4は、802.11b/gおよび到達範囲拡張モード用の受信プロセッサ160の特定の実施形態を示す。受信プロセッサ160はまた、他の設計によっても実施されうるので、これは本発明の範囲内にある。一般に、DSSS受信プロセッサ440による処理は、送信局110におけるDSSS送信プロセッサ240による処理に補完的であり、DSSS受信プロセッサ450による処理はDSSS送信プロセッサ250による処理に補完的である。図4は、DSSS受信プロセッサ440および450の例示的な設計を示すが、これは図4に示されていない他の処理装置および/または異なる処理装置を含むこともある。図9は、第1段階の信号検出を行うプロセス900を示す。入力サンプルは、コードシーケンスで逆拡散され、たとえばチップレートなどの逆拡散シンボルを生成するブロック912。逆拡散シンボルの積は、少なくとも2つの異なる遅延に対して生成されるブロック914。それぞれの積は、逆拡散シンボルと、少なくとも1つの以前のシンボル周期である別の逆拡散シンボルの複素共役に基づいて生成される。たとえば、1シンボル遅延の積および2シンボル遅延の積が図5に示されるように生成されうるが、ここで各1シンボル遅延の積は、1シンボル周期で区切られている2つの逆拡散シンボルにより生成され、各2シンボル遅延の積は、2シンボル周期で区切られている2つの逆拡散シンボルにより生成されている。次に、各遅延の積とその遅延の既知値との間の相関が行われるブロック916。既知値は、図5に示されるように、パイロットビットの積であってもよい。さらにまた図5に示されるように、無線チャネルの遅延拡散を考慮するように、各遅延の隣接積は、相関を行う前に合計されうる。すべての遅延の相関結果は、組み合わされるブロック918。2シンボル遅延の相関結果は、複数の仮説位相によって回転され、1シンボル遅延の対応する相関結果と組み合わされ、図5に示されるように、複数仮説位相の中で最大絶対値を持つ組合せ相関結果が選択されうる。代替として、さまざまな遅延の相関結果が非コヒーレントに組み合わせられうる。次に、信号/送信の存在が、たとえば組合せ相関結果を受信エネルギーの関数である適応しきい値Zthと比較することなどによって、組合せ相関結果に基づいて検出されるブロック920。信号のタイミングもまた、たとえば組合せ相関結果のピークを検出することなどによって、組合せ相関結果に基づいて検出されるブロック922。図10は、さまざまな種類の信号処理を使用して、複数たとえば3段階で信号検出を行うプロセス1000を示す。段階ごとに信号検出に使用される適応しきい値は、シンボルのウィンドウに対して受信されたエネルギーに基づいて導かれるブロック1012。第1段階の信号検出は、時間領域相関および第1のしきい値を使用して行われるブロック1014。第1段階の場合、シンボルの積は、少なくとも1つの遅延に対して生成され、各遅延の積とその遅延の既知値との間の相関が行われ、少なくとも1つの遅延の相関結果および第1のしきい値に基づいて検出が宣言されうる。第2段階の信号検出は、周波数領域処理および第2のしきい値を使用して行われるブロック1016。第2の段階の場合、複数の周波数ビンのエネルギーが判別され、それらの周波数ビンのエネルギーおよび第2のしきい値に基づいて検出が宣言されうる。第3段階の信号検出は、時間領域処理および第3のしきい値を使用して行われるブロック1018。チャネルインパルス応答推定の複数のチャネルが導き出され、チャネルタップおよび第3のしきい値に基づいて検出が宣言されうる。信号の存在は、第1、第2、および第3の段階の出力に基づいて宣言されうるブロック1020。図11は、送信またはPPDUを受信するプロセス1100を示す。入力サンプルのタイミングは、タイミング調整済みサンプルを取得するように調整されるブロック1112。タイミング調整は、多相フィルタにより、および/または周波数取得中に判別された周波数オフセットに基づいて行われうる。タイミング調整済みサンプルの周波数オフセットは、周波数訂正済みサンプルを取得するために除去されるブロック1114。周波数訂正済みサンプルは、検出済みシンボルを取得するために、たとえば、レイク受信機を使用してチャネル推定により処理されるブロック1116。検出済みシンボルの位相は訂正されて、位相訂正済みシンボルが得られるブロック1118。位相訂正の場合、位相基準は検出済みシンボルに基づいて導き出され、検出済みシンボルの位相は位相基準に基づいて訂正されうる。復調は、復調済みシンボルを取得するために、位相訂正済みシンボルに行われるブロック1120。復調済みシンボルはデインターリーブされブロック1122、デインターリーブ済みシンボルは復号化されて複合データが取得されるブロック1124。図9~図11に関して示され、説明されたプロセスは、プロセッサ160によって実行される機能として実施されうる。個々のブロックは、プロセッサ160によって実行される命令を備えることができる。本明細書に説明される技法は、さまざまな方法によって実施されうる。たとえば、これらの技法は、ハードウェア、ファームウェア、ソフトウェア、またはその組合せで実施されうる。ハードウェア実施については、信号の検出、取得、および復調を行うために使用される処理装置は、1つまたは複数の特定用途向け集積回路ASIC、デジタル信号プロセッサDSP、デジタル信号処理装置DSPD、プログラム可能論理デバイスPLD、フィールドプログラマブルゲートアレイFPGA、プロセッサ、コントローラ、マイクロコントローラ、マイクロプロセッサ、電子デバイス、本明細書に説明される機能を実行するように設計されたその他の電子装置、またはその組合せの中で実施されうる。ソフトウェア実施については、技法は、本明細書に説明される機能を実行するモジュールたとえば、手順、関数などにより実施されうる。ソフトウェアコードは、メモリユニットたとえば、図1のメモリユニット182に格納され、プロセッサたとえば、プロセッサ160および/またはプロセッサ180によって実行されうる。メモリユニットは、プロセッサ内で実施されても、またはプロセッサの外部で実施されてもよい。開示される実施形態についての前述の説明は、当業者が本発明を実施または使用することができるようにするために提供される。これらの実施形態に対するさまざまな変更は、当業者には容易に明らかとなろう。また、本明細書に定義される一般的な原理は、本発明の精神または範囲を逸脱することなくその他の実施形態に適用されうる。したがって、本発明は、本明細書に示される実施形態に限定されることを意図されていないが、本明細書に開示される原理および新規な特徴に合致する最も広い範囲を許容されるべきである。"