"一方の平面から他方の平面に貫通するビアホールが形成された半導体基板と、前記半導体基板の他方の平面に設けられ、前記ビアホールの底部となる電極パッド層と、前記半導体基板の一方の平面及び前記ビアホールの側壁部に形成された絶縁層と、前記絶縁層を介して前記半導体基板の一方の平面及び前記ビアホールの側壁部に形成されると共に、前記ビアホールの底部に形成された金属層と、を備え、前記ビアホールの側壁部には、前記ビアホールの底部における開口径が前記ビアホールの開口端部における開口径よりも大きくなるように傾斜面が形成され、前記傾斜面には、複数の凹凸が形成されていることを特徴とする半導体装置。前記複数の凹凸の平均高さRcは、0.2μm以上10μm以下であることを特徴とする請求項1に記載の半導体装置。前記ビアホールの側壁部には、前記傾斜面に対して前記ビアホールの底部側に配置された第1の垂直面と、前記傾斜面に対して前記ビアホールの開口端部側に配置された第2の垂直面とが形成されていることを特徴とする請求項1又は2に記載の半導体装置。前記第1の垂直面の高さは、前記半導体基板の厚みの1/50以上1/4以下であることを特徴とする請求項3に記載の半導体装置。前記ビアホールの前記第1の垂直面の部分における開口径は、前記ビアホールの前記第2の垂直面の部分における開口径の1/2以上9/10以下であることを特徴とする請求項3又は4に記載の半導体装置。半導体基板の一方の平面に、前記半導体基板の他方の平面に設けた電極パッド層に相対する位置に開口部を有するマスク層を形成するマスク層形成工程と、前記半導体基板に、前記マスク層形成工程にて形成された前記マスク層の開口部から前記電極パッド層に達するビアホールを、エッチングプロセスとデポジッションプロセスとを交互に繰り返すBOSCH法により形成するビアホール形成工程と、前記半導体基板の一方の平面及び前記ビアホール形成工程にて形成された前記ビアホールの側壁部に絶縁層を形成する絶縁層形成工程と、前記半導体基板の一方の平面及び前記ビアホールの内部に、物理気相成長法により金属層を形成する金属層形成工程と、を備え、前記ビアホール形成工程では、前記ビアホールの底部における開口径が開口端部における開口径よりも大きくなるように、前記ビアホールの深さ方向にエッチングが進むに連れてエッチング速度を徐々に低下させて、前記ビアホールの側壁部に傾斜面を形成すると共に、前記エッチングプロセスによるエッチング処理の際に前記デポジッションプロセスにて前記傾斜面上に形成された保護膜の残留物をマスクとして前記傾斜面に複数の凹凸を形成することを特徴とする半導体装置の製造方法。半導体基板の一方の平面に、前記半導体基板の他方の平面に設けた電極パッド層に相対する位置に開口部を有するマスク層を形成するマスク層形成工程と、前記半導体基板に、前記マスク層形成工程にて形成された前記マスク層の開口部から前記電極パッド層に達するビアホールを、エッチングプロセスとデポジッションプロセスとを交互に繰り返すBOSCH法により形成するビアホール形成工程と、前記半導体基板の一方の平面及び前記ビアホール形成工程にて形成された前記ビアホールの側壁部に絶縁層を形成する絶縁層形成工程と、前記半導体基板の一方の平面及び前記ビアホールの内部に、物理気相成長法により金属層を形成する金属層形成工程と、を備え、前記ビアホール形成工程では、前記ビアホールの底部における開口径が開口端部における開口径よりも大きくなるように、前記ビアホールの深さ方向にエッチングが進むに連れてエッチング速度を段階的に低下させて、前記ビアホールの側壁部に複数の凹凸を有する傾斜面を形成することを特徴とする半導体装置の製造方法。半導体基板の一方の平面に、前記半導体基板の他方の平面に設けた電極パッド層に相対する位置に開口部を有するマスク層を形成するマスク層形成工程と、前記半導体基板に、前記マスク層形成工程にて形成された前記マスク層の開口部から前記電極パッド層に達するビアホールを、エッチングプロセスとデポジッションプロセスとを交互に繰り返すBOSCH法により形成するビアホール形成工程と、前記半導体基板の一方の平面及び前記ビアホール形成工程にて形成された前記ビアホールの側壁部に絶縁層を形成する絶縁層形成工程と、前記半導体基板の一方の平面及び前記ビアホールの内部に、物理気相成長法により金属層を形成する金属層形成工程と、を備え、前記ビアホール形成工程では、前記半導体基板の一方の平面における前記マスク層の開口部に対応する部分に、前記マスク層の開口部よりも径の小さい開口部を有するグレートーンマスクを形成して、前記BOSCH法によって前記電極パッド層に達する前記ビアホールを形成することにより、前記ビアホールの側壁部において前記グレートーンマスクが形成された位置に傾斜面を形成すると共に、前記傾斜面に複数の凹凸を形成することを特徴とする半導体装置の製造方法。しかしながら、上述したビアホールに拡大部を設けた構成では、絶縁層又は金属層を成膜する際に、蒸着粒子が拡大部に回り込まず、絶縁層又は金属層の成膜が不十分となることがある。特に、物理気相成長法PhysicalVaporDeposition:以下PVDと称すにて成膜する場合が顕著である。具体的に説明すると、PVD法にて成膜する場合、蒸着粒子がビアホール内に直線的に入射するため、拡大部において拡大部よりも開口端部側の側壁部分が影となり、拡大部に蒸着粒子が到達せず、蒸着粒子の回り込みが不十分となり、成膜が不十分となりやすい。このように、絶縁層又は金属層の成膜が不十分となると、絶縁層又は金属層の剥離が生じることとなる。また、金属層に関しては、拡大部で不連続な膜となり金属層の断線を招くこととなる。そこで、本発明は、ビアホールにおいて絶縁層及び金属層が剥離するのを効果的に防止できる半導体装置及び半導体装置の製造方法を提供することを目的とするものである。本発明は、一方の平面から他方の平面に貫通するビアホールが形成された半導体基板と、前記半導体基板の他方の平面に設けられ、前記ビアホールの底部となる電極パッド層と、前記半導体基板の一方の平面及び前記ビアホールの側壁部に形成された絶縁層と、前記絶縁層を介して前記半導体基板の一方の平面及び前記ビアホールの側壁部に形成されると共に、前記ビアホールの底部に形成された金属層と、を備え、前記ビアホールの側壁部には、前記ビアホールの底部における開口径が前記ビアホールの開口端部における開口径よりも大きくなるように傾斜面が形成され、前記傾斜面には、複数の凹凸が形成されていることを特徴とする。本発明によれば、ビアホールの側壁部の傾斜面に複数の凹凸を形成することで、ビアホールの側壁部に対する絶縁層及び金属層の密着性が向上し、ビアホールにおける絶縁層及び金属層の剥離が効果的に防止される。以下、本発明を実施するための形態を、図面を参照しながら詳細に説明する。図1は、本発明の実施の形態に係る半導体装置の概略構成を示す断面模式図である。図1に示す半導体装置100は、半導体基板1を備えている。この半導体基板1には、一方の平面1aから他方の平面1bに貫通するビアホール2が形成されている。この半導体基板1は、例えばシリコン等の半導体材料からなる。そして、半導体基板1の他方の平面1bには、層間絶縁層3を介してビアホール2の底部2aとなる電極パッド層4が設けられている。この電極パッド層4は、例えばアルミニウム単体や、アルミニウムを主成分とする銅やシリコン等との合金等の金属導電性部材からなる。つまり、ビアホール2は、電極パッド層4からなる底部2aと、半導体からなる側壁部2bとで構成されている。なお、半導体基板1の他方の平面1b側には、層間絶縁層3及び電極パッド層4を覆うように、絶縁性を有する樹脂材からなるパッシベーション層5が設けられている。また、半導体装置100は、半導体基板1の一方の平面1a上及びビアホール2の側壁部2b上に形成された絶縁層6と、絶縁層6上及びビアホール2の底部2a上に形成された金属層7と、金属層7上に形成された導電層8と、を備えている。金属層7は、バリア層9と、シード層10とからなる。絶縁層6の材質としては、無機材料や有機材料を用いることができ、例えば無機材料では窒化珪素および酸化珪素等を用いることができる。また、有機材料ではパリレン、ポリイミド、ポリ尿素等を用いることができるが、絶縁性が良好な材料であればこれらに限定されるものではない。バリア層9の材質としては、チタン、タンタル、タングステンを含む単一金属や、合金、窒化物等の他に、ニッケル、クロム、コバルト、モリブデン等を主成分とした材質が挙げられる。更に、バリア層9の材質としてはシード層10の材質と電極パッド層4の材質とで相互拡散が最小限に抑えられ、且つ電気抵抗が充分低い材質であれば適宜用いることが可能で、前記材料に限定されるものでない。また、シード層10と導電層8の材質は同一の材質が好ましく、例えば銅、金、銀、ニッケル等が挙げられるが、これらの材質に限定されるものではない。これら金属層7及び導電層8は、半導体基板1の一方の平面1a側に配置された不図示の機能部材例えば半導体素子等と、他方の平面1b側に配置された不図示の機能部材例えば半導体素子等とをビアホール2を介して電気的に接続するためのものである。そのため、半導体基板1の一方の平面1a及びビアホール2の側壁部2b上に金属層7及び導電層8を設ける際には、絶縁層6を介在させて、半導体基板1と金属層7及び導電層8との電気的絶縁を確保している。ここで、絶縁層6や金属層7バリア層9及びシード層10の成膜は、化学気相成長法ChemicalVaporDeposition:以下、CVD法と称すや物理気相成長法PVD法にて行うことが考えられる。ところが、半導体基板1に機能部材を設ける場合に、機能部材や機能部材を形成するための部材の耐熱温度が問題となることがある。つまり、CVD法では、PVD法にて成膜する場合よりも、半導体基板1が高温に晒されるため、金属層7や絶縁層6を成膜する際に、CVD法を用いることができない場合がある。この場合は、CVD法を用いずに、CVD法よりも低温で処理できるPVD法で金属層7や絶縁層6を成膜するのがよい。導電層8の成膜は、シード層10を陰極とした電解めっき法にて行うのが好ましい。ここで、図1ではビアホール2の内部で導電層8を略均一な膜厚に形成した場合を図示したが、導電層8をビアホール2の内部に充填するように構成することも可能である。また、金属層7がバリア層9及びシード層10から構成され、さらに金属層7上に導電層8を形成した場合について説明したが、これに限定されるものでなく、例えば金属を主成分とした導電性インク等を用いることも可能である。図2は、図1の一点鎖線の円で示したビアホールの傾斜面及びその近傍の拡大模式図である。図2aに示すように、本実施の形態では、ビアホール2の側壁部2bには、ビアホール2の底部2aにおける開口径がビアホール2の開口端部2cにおける開口径よりも大きくなるように傾斜面2dが形成されている。この傾斜面2dには、複数の針状の凹凸2eが形成されている。そして、ビアホール2の側壁部2bには、傾斜面2dに対してビアホール2の底部側に配置された第1の垂直面2fと、傾斜面2dに対してビアホール2の開口端部側に配置された第2の垂直面2gとが形成されている。このように、傾斜面2dは、ビアホール2の開口端部2c側から見えるようにビアホール2の開口端部を臨むように傾斜しているので、PVD法により蒸着粒子をビアホール2内に照射した際に、シャドウイング効果による成膜不足を回避することができる。つまり、PVD法にて絶縁層6及び金属層7を成膜した際には、ビアホール2内で成膜不足となるのを回避することができる。もちろん、CVD法にて絶縁層6及び金属層7を成膜した際にも、ビアホール内での成膜不足は回避できる。そして、ビアホール2内に成膜された絶縁層6及び金属層7は、複数の凹凸2eにより密着保持され、剥離が抑制される。なお、この傾斜面2dは、ビアホール2の底部2a近傍に形成されていればよく、図2bに示すように、第1の垂直面2fが極端に短いか、第1の垂直面2fがない場合であってもよい。即ち、ビアホール2の側壁部2bが、傾斜面2d及び垂直面2gからなる場合であってもよい。また、この傾斜面2dが1つの場合について説明したが、傾斜面が垂直面を挟んで、ビアホール2の深さ方向に複数形成されていても同様の効果が得られる。ここで、複数の凹凸2eの平均高さRcは、0.2μm以上10μm以下とするのが好ましい。凹凸の平均高さRcが0.2μm未満ではアンカー効果によるシード層10の密着性向上の効果が得られず、10μmより大きいと絶縁層6、バリア層9及びシード層10の被覆性が維持できない。なお、凹凸2eの平均高さRcの測定方法としては、ビアホール内の複数の凹凸2eを有する傾斜面2dの断面が確認できる研磨加工等を行い、走査型電子顕微鏡SEM等で観察することで可能である。また、第1の垂直面2fの高さH1は、半導体基板1の厚みH2の1/50以上1/4以下とすることが好ましい。第1の垂直面2fの高さH1が半導体基板1の厚みH2の1/50未満では電極パッド層4の近傍でエッチング不足が生じやすいためであり、ビアホール2の製造の容易性から1/50以上とするのがよい。また、第1の垂直面2fの高さH1が半導体基板1の厚みH2の1/4よりも大きい場合では、電極パッド層4に近い部分の側壁部2bに形成された絶縁層6もしくは金属層7が、半導体基板1から剥がれやすいという課題を解消できない。そのため、第1の垂直面2fの高さH1は半導体基板1の厚みH2の1/4以下とするのがよい。また、ビアホール2の第1の垂直面2fの部分における開口径W1は、ビアホール2の第2の垂直面2gの部分における開口径W2の1/2以上9/10以下とするのが好ましい。開口径W1が開口径W2に対して9/10以上1未満では、傾斜面2dがほとんど形成されていない状態であるため、絶縁層6及び金属層7の密着性を向上することが困難となる。そのため、開口径W1は開口径W2の9/10以下とするのがよい。また、開口径W1が開口径W2に対して1/2未満では、電極パッド層4に直近の垂直面2fにおける開口径W2が極度に小さくなるため、PVD法を用いた時の被覆性が低下し、絶縁層6又は金属層7の密着性を向上することが困難となる。そのため、開口径W1は開口径W2の1/2以上とするのがよい。ここで、第1の垂直面2f及び第2の垂直面2gは、ビアホール2の底部2a電極パッド層4に対して90度に限定するものではなく、ビアホール2の底部2a電極パッド層4に対して83度以上93度以下の範囲内であればよい。そして、傾斜面2dのビアホール2の底部2a電極パッド層4に対する角度は、0度以上83度未満がよい。垂直面2f,2gが83度未満では、半導体基板1の厚みが大きくなるに連れ、又はビアホール2のアスペクト比縦/横比が大きくなるに連れ、ビアホール2の配置間隔が広くなり、設計の自由度が制約されるためである。また、垂直面2f,2gが93度より大きくなるとPVD法を用いた時の被覆性が低下し、絶縁層6又は金属層7の密着性を向上することが困難となるためである。次に、半導体装置100の製造方法について説明する。図3及び図4は、半導体装置100を製造する各工程の概略を示す図であり、図3aはマスク層形成工程、図3bはビアホール形成工程、図3cはマスク層除去工程を示している。また、図4aは絶縁層形成工程、図4bは金属層形成工程、図4cは導電層形成工程を示している。まず、図3aに示すように、半導体基板1の一方の平面1aに、半導体基板1の他方の平面1bに設けた電極パッド層4に相対する位置に開口部101aを有するマスク層101を形成するマスク層形成工程。次いで、図3bに示すように、半導体基板1に、マスク層形成工程にて形成されたマスク層101の開口部101aから電極パッド層4に達するビアホール2を、BOSCH法により形成するビアホール形成工程。このBOSCH法では、エッチングプロセスとデポジッションプロセスとが交互に繰り返される。次いで、図3cに示すように、マスク層101を例えばエッチングガスにより除去するマスク層除去工程。次いで、図4aに示すように、半導体基板1の一方の平面1a及びビアホール形成工程にて形成されたビアホール2の側壁部2bに絶縁層6を形成する絶縁層形成工程。本実施の形態では、CVD法により絶縁層6が形成される。つまり、半導体基板1の温度を機能部材の耐熱温度よりも低い温度に維持できるのであれば、CVD法を用いて成膜をすることができるためであり、半導体基板1を耐熱温度よりも低い温度に維持できない場合は、PVD法にて成膜を行うのがよい。次いで、図4bに示すように、半導体基板1の一方の平面1a及びビアホール2の内部に、PVD法によりバリア層9及びシード層10からなる金属層7を形成する金属層形成工程。具体的には、この金属層形成工程では、半導体基板1の一方の平面1a及びビアホール2の側壁部2bに、絶縁層6を介して金属層7を形成し、また、ビアホール2の底部2a電極パッド層4に直接金属層7を形成する。この金属層7の形成の際には、まず、バリア層9をPVD法により成膜した後、シード層10をPVD法により成膜する。このようにPVD法にて金属層7を形成したのは、CVD法で金属層の成膜を行うと、半導体基板1の温度が機能部材の耐熱温度を上回る可能性があるからである。次いで、図4cに示すように、金属層7上に導電層8を形成する導電層形成工程。この導電層形成工程では、電解めっき法により導電層8を形成する。以上の製造工程のうち、本実施の形態では、ビアホール形成工程において、ビアホール2の側壁部2bに傾斜面2dを形成し、傾斜面2dに複数の凹凸2eを形成する。傾斜面2d及び複数の凹凸2eの形成方法としては、本実施の形態では、エッチングガスと側壁保護用ガスを交互に供給し、エッチングプロセスと側壁部2bを保護するデポジッションプロセスとを交互に繰り返すBOSCH法により形成する。具体的には、エッチングガスに六フッ化硫黄を、側壁保護用ガスに八フッ化四炭素をそれぞれ用いる。ここで、印加時間20~50程度のパルス状のバイアスを低パワーでエッチングする条件を第1の条件と、印加時間1~10程度の高パワーバイアスでエッチングする条件を第2の条件とする。そして、ビアホール形成工程では、ビアホール2の底部2aにおける開口径が開口端部2cにおける開口径よりも大きくなるように、ビアホール2の深さ方向にエッチングが進むに連れてエッチング速度を第1の条件から第2の条件に徐々に低下させる。これにより、ビアホール2の側壁部には傾斜面2dが形成される。このように傾斜面2dを形成した後は、第1の垂直面2fに対応する部分を、エッチングプロセスとデポジッションプロセスとを交互に繰り返して形成することとなる。その際に、傾斜面2dには、デポジッションプロセスにより、図5aに示すように、保護膜201が成膜されるが、一定の膜厚とはならない。そして、次のエッチングプロセスにより、図5bに示すように、保護膜201がエッチングされるが、そのエッチング処理の際にデポジッションプロセスにて傾斜面上に形成された保護膜201の残留物202が残る。そして、引き続きエッチング処理を行うと、残留物202をマスクとして傾斜面2dに複数の凹凸2eが形成される。このように、ビアホール2の側壁部2bの傾斜面2dには、複数の凹凸2eが形成されるので、ビアホール2の側壁部2bに対する絶縁層6及び金属層7の密着性が向上し、ビアホール2における絶縁層6及び金属層7の剥離が効果的に防止される。これにより、信頼性の高い半導体装置が得られる。以上、傾斜面2dに複数の針状の凹凸2eを形成した場合について説明したが、更に別の実施の形態として、図6aに示すように、傾斜面22d複数の凹凸22eが段差形状に形成されていてもよい。そして、傾斜面22dに対してビアホール22の底部側に配置された第1の垂直面22fと、傾斜面22dに対してビアホール22の開口端部側に配置された第2の垂直面22gとが形成されていてもよい。この場合、マスク層形成工程、マスク層除去工程、絶縁層形成工程、金属層形成工程、及び導電層形成工程は、上述した通りであるが、ビアホール形成工程が異なる。具体的に説明すると、エッチングガスに六フッ化硫黄を、側壁保護用ガスに八フッ化四炭素をそれぞれ用いる。ここで、印加時間20~50程度のパルス状のバイアスを低パワーでエッチングする条件を第1の条件とし、印加時間1~10程度の高パワーバイアスでエッチングする条件を第2の条件とする。そして、ビアホール22の底部22aにおける開口径が開口端部における開口径よりも大きくなるように、ビアホール22の深さ方向にエッチングが進むに連れてエッチング速度を第1の条件から第2の条件に段階的に低下させる。これにより、ビアホール22の側壁部22bには、複数の凹凸22eを有する傾斜面22dが形成される。このように、ビアホール22の側壁部22bの傾斜面22dには、複数の凹凸22eが形成されるので、ビアホール22の側壁部22bに対する絶縁層6及び金属層7の密着性が向上し、ビアホール22における絶縁層6及び金属層7の剥離が効果的に防止される。これにより、信頼性の高い半導体装置が得られる。また、更に別の実施の形態として、図6bに示すように、傾斜面32dに複数の凹凸32eが溝状に形成されていてもよい。そして、傾斜面32dに対してビアホール32の底部側に配置された第1の垂直面32fと、傾斜面32dに対してビアホール32の開口端部側に配置された第2の垂直面32gとが形成されていてもよい。この場合、マスク層形成工程、マスク層除去工程、絶縁層形成工程、金属層形成工程、及び導電層形成工程は、上述した通りであるが、ビアホール形成工程が異なる。以下、図7を参照しながらビアホール形成工程について具体的に説明する。まず、図7aに示すように、半導体基板1の一方の平面1aにおいてマスク層101の開口部よりも径の小さい開口部を有するグレートーンマスク301を形成する。具体的には、ガラス板401に設けられた遮光膜例えばCr402及び半透明膜403を半導体基板1の平面1aに設けられたマスク層101に対向させ、露光する。これにより、半透明膜403に対向する部分が、マスク層101と同じ材料からなるグレートーンマスク301となる。ここで、グレートーンマスク301は、BOSCH法におけるエッチングプロセスにてビアホール32の形成途中で消失するように、例えばマスク層101よりも薄い膜厚に設定されている。なお、マスク層101は、ビアホール32形成時のエッチングプロセスにより徐々に膜厚が薄くなっていくので、ビアホール形成工程におけるビアホール32の形成直後においても半導体基板1の平面1aに残留する膜厚に設定されている。次いで、BOSCH法にてエッチングプロセスとデポジッションプロセスとを交互に繰り返して、図7bに示すように、グレートーンマスク301の開口部に対応する位置に有底穴32Bを形成する。このとき、半導体基板1の平面1aにおけるグレートーンマスク301に対応する部分には、複数の凹凸32eが形成され、また、エッチングプロセスによりグレートーンマスク301が徐々にエッチングされて消失する。更にBOSCH法にてエッチングプロセスとデポジッションプロセスとを交互に繰り返すことにより、図7cに示すように、電極パッド層4を底部32aとするビアホール32が形成される。その際に、半導体基板1におけるグレートーンマスク301が消失した部分は、エッチングプロセスによりエッチングされるが、有底穴32Bの底部とエッチング速度が同じである。したがって、有底穴32Bの底部に対する凹凸部分の高さは、工程の安定性を鑑みてオーバーエッチングを行うと若干1~2μm程度小さくなる所もあるが、だいたい保持されたままエッチングされ、最終的にビアホール32の第1の垂直部2fの高さとなる。このように、ビアホール32の側壁部32bには、グレートーンマスク301が形成された位置に傾斜面32dが形成され、グレートーンマスク301を介してエッチングプロセスにより傾斜面32dに複数の凹凸32eが形成される。以上、ビアホール32の側壁部32bの傾斜面32dには、複数の凹凸32eが形成されるので、ビアホール32の側壁部32bに対する絶縁層6及び金属層7の密着性が向上し、ビアホール32における絶縁層6及び金属層7の剥離が効果的に防止される。これにより、信頼性の高い半導体装置が得られる。[実施例1]半導体基板として基板厚みが200μmで二酸化珪素の層間絶縁層を形成したシリコン基板を用い、層間絶縁層上には半導体素子と半導体素子から電気的に配線されたアルミニウム-銅合金の電極パッド層を形成した。更に、層間絶縁層及び電極パッド層上には酸化珪素と窒化珪素とを積層してなるパッシベーション層を形成したものを用いた。次に、フォトリソグラフィー法にてレジストをパターニングして、半導体素子と反対側の基板面に直径50μmの円形状に開口したレジストマスク層を形成した。次に、BOSCHプロセスを用いて、エッチング条件として高周波パワーを1800W、六フッ化硫黄のガス流量を150sccm、八フッ化四炭素のガス流量を70sccmとした。また、バイアス条件としては、印加時間40でパワー30Wのパルスバイアスを用いた条件から、印加時間3でパワー250Wの条件へと連続的に切り替えた。これにより、ビアホールの幅50μmで長さ170μmの第2の垂直面と、ビアホールの幅42μmで長さ15μmの第1の垂直面と、平均高さRcが0.9μmの複数の凹凸を有する傾斜面とを側壁部に形成した。このときの傾斜面には、図2aに示すように、突起状の凹凸を形成した。次に、カソードプラズマCVD法を用いて、半導体素子と反対側の基板面及びビアホールの側壁部に、酸化珪素の絶縁層を形成した。また、電極パッド層上の絶縁層の除去方法としては、まず半導体素子と反対側の基板面でビアホールと同心円状の直径40μmの円形状に開口したドライフィルムレジストによるマスク層を形成した。次に、四フッ化炭素ガスを用いた反応性イオンエッチングReactiveIonEtching:以下RIEと略すにて、ドライフィルムレジストによるマスク層を介して電極パッド層上の絶縁層をエッチングした。次に、PVD法であるスパッタ法によりチタンのバリア層と金のシード層を形成した後に、電解めっき法にて、半導体基板の半導体素子と反対側の基板面で平均厚み5μmの略均一膜厚の電解金めっき導電層を形成した。以上の実施例1により、絶縁層及び金属層の密着性が向上し、信頼性の高い半導体装置が得られた。[実施例2]実施例1と同様の半導体素子が形成された、基板厚みが200μmのシリコン基板を用いた。次に、レジストをパターニングして、半導体素子と反対側の基板面に直径60μmの円形状に開口したレジストマスク層を形成した。次に、BOSCHプロセスを用いて、実施例1と同様のエッチング条件とした。また、バイアス条件としては、印加時間40でパワー30Wのパルスバイアスを用いた条件から、印加時間3でパワー250Wの条件へと段階的に切り替えた。これにより、ビアホールの幅60μmで長さ180μmの第2の垂直面と、ビアホールの幅45μmで長さ10μmの第1の垂直面と、平均高さRcが1.2μmの凹凸形状を有する傾斜面とを側壁部に形成した。このときの傾斜面には、図6aに示すように、段差形状の凹凸を形成した。次に、カソードプラズマCVD法を用いて、実施例1と同様に、酸化珪素の絶縁層を形成した後、ビアホールと同心円状の直径40μmの円形状に開口したマスク層を形成し、四フッ化炭素ガスを用いたRIEにて、電極パッド層上の絶縁層をエッチングした。次に、実施例1と同様に、PVD法であるスパッタ法によりチタンのバリア層と金のシード層を形成した後に、電解めっき法にて、半導体基板の半導体素子と反対側の基板面で平均厚み5μmの略均一膜厚の電解金めっき導電層を形成した。以上の実施例2により、絶縁層及び金属層の密着性が向上し、信頼性の高い半導体装置が得られた。[実施例3]実施例1と同様の半導体素子が形成された、基板厚みが200μmのシリコン基板を用いた。次に、レジストをパターニングして、半導体素子と反対側の基板面に直径60μmの円形状に開口したレジストマスク層を形成した。次に、半透明膜を用いてレジストマスク層の一部分に露光し、外径が80μmで、直径60μmの円形状に開口するグレートーンマスクを形成した。つまり、直径80μmの開口部を有するマスク層と、マスク層の開口部内に直径60μmの開口部を有するグレートーンマスクとを形成した。次に、BOSCHプロセスを用いて、エッチングをすることにより、ビアホールの幅80μmで長さ160μmの第2の垂直面と、幅60μmで長さ40μmの第1の垂直面と、平均高さRcが0.6μmの凹凸形状を有する傾斜面とを側壁部に形成した。このときの傾斜面は、図6bに示すように、傾斜角度が略0度となり、この傾斜面には、溝状の凹凸を形成した。次に、カソードプラズマCVD法を用いて、実施例1と同様に、酸化珪素の絶縁層を形成した後、ビアホールと同心円状の直径50μmの円形状に開口したマスク層を形成し、四フッ化炭素ガスを用いたRIEにて、電極パッド層上の絶縁層をエッチングした。次に、実施例1と同様に、PVD法であるスパッタ法によりチタンのバリア層と金のシード層を形成した後に、電解めっき法にて、半導体基板の半導体素子と反対側の基板面で平均厚み5μmの略均一膜厚の電解金めっき導電層を形成した。以上の実施例3により、絶縁層及び金属層の密着性が向上し、信頼性の高い半導体装置が得られた。"