"正電源と負電源とで動作するパワー半導体素子のゲート端子を駆動するゲート駆動回路であって、前記ゲート端子に正電圧を印加するNPNトランジスタと、前記NPNトランジスタに直列に接続され、ベース端子が前記NPNトランジスタのベース端子と同論理の信号で駆動され、前記ゲート端子に負電圧を印加するPNPトランジスタと、前記ゲート端子に直列に接続されたゲート抵抗器と、前記PNPトランジスタに直列に接続された遮断用抵抗器と、正極が前記パワー半導体素子のゲート端子側となるように前記遮断用抵抗器に並列に接続された遮断用抵抗器切換え半導体スイッチと、前記パワー半導体素子の主回路に流れる電流を検出する電流検出手段と、前記電流検出手段によって検出された電流が予め設定された電流値を超える場合には、前記遮断用抵抗器切換え半導体スイッチをオフする制御回路とを備えたことを特徴とするゲート駆動回路。正電源と負電源とで動作するパワー半導体素子のゲート端子を駆動するゲート駆動回路であって、前記ゲート端子に正電圧を印加するNチャネルMOSFETと、前記NチャネルMOSFETに直列に接続され、ベース端子が前記NチャネルMOSFETのベース端子と同論理の信号で駆動され、前記ゲート端子に負電圧を印加するPチャネルトランジスタと、前記ゲート端子に直列に接続されたゲート抵抗器と、前記Pチャネルトランジスタに直列に接続された遮断用抵抗器と、正極が前記パワー半導体素子のゲート端子側となるように前記遮断用抵抗器に並列に接続された遮断用抵抗器切換え半導体スイッチと、前記パワー半導体素子の主回路に流れる電流を検出する電流検出手段と、前記電流検出手段によって検出された電流が予め設定された電流値を超える場合には、前記遮断用抵抗器切換え半導体スイッチをオフする制御回路とを備えたことを特徴とするゲート駆動回路。遮断用抵抗器切換え半導体スイッチの駆動回路の正電源は、ゲート駆動回路の電源のグランド電位とし、前記遮断用抵抗器切換え半導体スイッチの駆動回路の負電源は、前記ゲート駆動回路の電源の負電源としたことを特徴とする請求項1または2に記載のゲート駆動回路。特許文献1のような回路方式では、ゲート抵抗器を切換えるゲート抵抗器用スイッチ素子にMOSFETを用いる場合、高速なゲート抵抗器切換え動作が可能となるが、制御信号電圧、すなわちMOSFETのゲート電圧を印加する際に、ゲート電圧がMOSFETのゲート耐圧を超えないように駆動回路の電源電圧を低電圧で設計する必要があり、駆動回路の出力電圧が低下するとう問題があった。駆動回路の出力電圧が低下しないように電源電圧を高く設計するためには、ゲート抵抗器用スイッチ素子の駆動用に、別途、絶縁型の電源回路を設ける必要があり、回路構成が複雑になるという問題があった。ゲート抵抗器用スイッチ素子にバイポーラトランジスタとベース抵抗器を用いることで、ゲート抵抗器用スイッチ素子の制御端子の耐圧の課題を回避できるが、制御端子の耐圧保護のための部品を追加しなければならず、また、バイポーラトランジスタの蓄積時間によって、ゲート抵抗器の切換え時間に遅れが生じるという問題があった。特許文献2のような回路方式では、パワー半導体素子のゲート端子に正電圧を印加するスイッチング素子にMOSFETを使用しているため、パワー半導体素子駆動回路の出力電圧は、正の電源電圧よりもMOSFETのゲートしきい値電圧分低い電圧しか出力できないという問題があった。また、特許文献2のような回路方式では、パワー半導体素子のゲート端子に正電圧を印加するスイッチング素子と、パワー半導体素子のゲート端子に負電圧を印加するスイッチング素子とを反転した別の論理の信号で駆動する必要が有り、回路が複雑化するという問題があった。また、特許文献2の図2,図8は回路動作を説明する模式図に過ぎず、スイッチで示された部品をどのように構成するのかが不明確で、具現化の際に多くの部品や絶縁電源が必要になるという問題があった。本発明の目的は、上記のような問題点を解決するため、簡便な回路構成で、高速に動作するゲート駆動回路を提供することである。この発明は、正電源と負電源とで動作するパワー半導体素子のゲート端子を駆動するゲート駆動回路であって、ゲート端子に正電圧を印加するNPNトランジスタと、NPNトランジスタに直列に接続され、ベース端子がNPNトランジスタのベース端子と同論理の信号で駆動され、ゲート端子に負電圧を印加するPNPトランジスタと、ゲート端子に直列に接続されたゲート抵抗器と、PNPトランジスタに直列に接続された遮断用抵抗器と、正極がパワー半導体素子のゲート端子側となるように遮断用抵抗器に並列に接続された遮断用抵抗器切換え半導体スイッチと、パワー半導体素子の主回路に流れる電流を検出する電流検出手段と、電流検出手段によって検出された電流が予め設定された電流値を超える場合には、遮断用抵抗器切換え半導体スイッチをオフする制御回路とを備えたことを特徴としたゲート駆動回路である。本発明によれば、簡便な回路構成で、高速に動作するゲート駆動回路を提供することができる。実施の形態1.図1は、実施の形態1に係るゲート駆動回路を示す回路図の一例であり、本発明に係るゲート駆動回路とゲート駆動されるIGBT12が接続された様子を示す回路図である。図において、Vdd1はゲート駆動回路を動作させる正電源、Vss3は負電源、コモン電位2は正電源Vdd1と負電源Vss3のコモン電位である。通常、IGBTのゲート駆動回路の場合、正電源Vdd1には15V、負電源Vss3には10~15Vの電圧が用いられる。また、入力端子4は本ゲート駆動回路に信号を入力する入力端子Vinで、アンド回路16の一端を介してNPNトランジスタ6のベースに接続される正側ベース抵抗器5、及び、PNPトランジスタ8のベースに接続される負側ベース抵抗器7にそれぞれ接続されている。さらに、ゲート抵抗11はIGBT12のゲートに直列に接続され、IGBT12のオン時、オフ時のゲート電流を制限する。遮断用抵抗器9は、NPNトランジスタ6のエミッタ端子と、PNPトランジスタ8のエミッタ端子間に直列に接続され、ゲート駆動回路が駆動するIGBT12の異常遮断時のゲート電流を制限する。また、遮断用抵抗器切換え半導体スイッチ10は、遮断用抵抗器9と並列に接続され、IGBT12の遮断時以外はオンすることによって、ゲート電流をバイパスする機能を持っている。さらに、駆動回路13は、遮断用抵抗器切換え半導体スイッチ10のゲート電圧Vgsを出力し駆動するもので、駆動回路13の電源vcはコモン電位2へ、また、駆動回路13のグランドGは負電源Vss3へ接続されている。また、電流検出器14は、IGBT12に流れるエミッタ電流Iceを検出し、信号vsとして制御回路15へ出力する。さらに、制御回路15は、電流検出器14からの信号vsを受け、駆動回路13にvoc2を出力し、アンド回路16へvoc1を出力する。次に、本実施の形態の回路動作について説明する。図2は、実施の形態1に係るゲート駆動回路の動作を説明する図であり、具体的には、ゲート駆動回路動作を説明するための各部の電圧を示したタイミングチャートである。Vinは本ゲート駆動回路の入力端子4に印加される入力電圧、IceはIGBT12のエミッタ電流、voc2=vgは制御回路15が出力する、遮断用ゲート抵抗切換え半導体スイッチ10の駆動信号、voc1は制御回路15が出力する、本ゲート駆動回路の入力信号をオンオフするイネーブル信号、VbはNPNトランジスタ6、及びPNPトランジスタ8を駆動するベース信号、Vgsは遮断用抵抗器切換え半導体スイッチ10のゲート電圧、VgeはIGBT12を駆動するゲート電圧、VceはIGBT12のコレクタエミッタ間電圧を示している。図2のタイミングチャートをもとに、時刻を追って説明する。時刻t1は通常動作時でIGBT12がオンするタイミングを示している。通常動作時においては、制御回路15の出力、voc1、voc2は共にハイレベルとなっており、アンド回路16の一端にはハイレベルが入力され、Vinの入力にともなってVbが伝達されるとともに、駆動回路13にもハイレベルが入力され、遮断用抵抗器切換え半導体スイッチ10のゲート電位Vgは、ハイレベル、すなわち、コモン電位となっている。したがって、時刻t1では、NPNトランジスタ6はオン、PNPトランジスタ8はオフしており、IGBT12のVge=Vdd1となり、IGBT12のゲート端子には、NPNトランジスタ6とゲート抵抗器11を介して電荷が急速に充電され、IGBT12は高速にオンする。また、遮断用抵抗器切換え半導体スイッチ10のVgsは-Vdd1となり、遮断用抵抗器切換え半導体スイッチ10はオフしている。時刻t2までこの状態が継続する。時刻t2は、通常動作時にIGBT12がオフするタイミングを示している。時刻t2におけるVceの突起状の波形は、IGBT12に流れるIceが遮断されたことによるサージ電圧の様子を表している。時刻t2では、Vinがローレベルとなり入力されないため、Vbもローレベルとなる。したがって、NPNトランジスタ6はオフ、PNPトランジスタ8はオンしており、IGBT12のVge=-Vss3となり、遮断用抵抗器切換え半導体スイッチ10のVgs=Vss3となって、遮断用抵抗器切換え半導体スイッチ10はオンしている。IGBT12のゲートの電荷はゲート抵抗器11、遮断用抵抗器切換え半導体スイッチ10とPNPトランジスタ8を介して急速に放電され、IGBT12は高速にオフする。時刻t3までこの状態が継続する。時刻t3は、時刻t1と同じく、通常動作時におけるIGBT12のオンタイミングであるので説明を省略する。時刻t4は、何らかの異常動作によって、IGBT12のエミッタ電流Iceが増加し始めた時刻を表している。この時刻t4では、IGBT12を制御するゲート駆動回路の動作には変化は無い。時間と共にIceが増加し、電流検出器14で検出されたIceが、あらかじめ、制御回路15で設定された値、Icesに到達する時刻t5になると、制御回路15は出力voc2にローレベルを出力する。なお、Icesは、通常動作時のIceに対して1.5倍から2倍程度に設定されている。この時刻t5では、VbがハイレベルでNPNトランジスタ6はオンし、IGBT12のVgeには継続してオンの指令が伝達されており、Vge=Vdd1であるので、遮断用抵抗器切換え半導体スイッチ10のゲート電位Vgはコモン電位、VgsはVss3となり、遮断用抵抗器切換え半導体スイッチ10はオフする。この時、Vdd1が遮断用抵抗器切換え半導体スイッチ10のドレイン端子に印加され、遮断用抵抗器切換え半導体スイッチ10のゲート電位Vgは-Vss3が印加されるが、遮断用抵抗器切換え半導体スイッチ10のVgsにはVss3以上の電圧が印加されることは無く、Vdd1とVss3の直列電圧は、遮断用抵抗器切換え半導体スイッチ10のVdgに印加される。時刻t5から、制御回路15であらかじめ設定された時間が経過し、時刻t6になると制御回路15は出力voc1にローレベルを出力する。これにより、アンド回路16の一端がローレベルとなりVbの信号伝達が遮断され、NPNトランジスタ6はオフ、PNPトランジスタ8はオンする。なお、前述したあらかじめ設定された時間、すなわち時刻t5から時刻t6までの時間とは、遮断用抵抗器切換え半導体スイッチ10のオフが確定するまでの遅延時間をもとに設定された時間で、通常、50nsec~500nsecに設定する。IGBT12のゲート電荷は、ゲート抵抗11と遮断用抵抗器9、PNPトランジスタ8を介して放電されるが、遮断用抵抗器9が直列に挿入されるためゲート電荷の放電は緩やかであり、IGBT12のVgeは時刻t6から時刻t7にかけて緩やかに低下する。この遮断時間、時刻t7-時刻t6は、時刻t2における遮断時間よりも緩やかになり、すなわち、IGBT12はソフト遮断する。時刻t5以降の回路動作遅延時間と、IGBT12のソフト遮断の遅延時間によってIceはIcesからIcepまで増加するが、その後、IGBT12の遮断にともなって減少する。通常動作時のIceに比べ大きな電流値のIcepで遮断するため、Vceのサージ電圧も大きくなるが、ソフト遮断により抑えられVcepとなる。通常動作時と同じ速度でIGBT12を遮断した際のVce電圧は図中、破線のVcebkのようになる。このように、IGBT12のゲート端子に正電圧を印加するためのNPNトランジスタ6と、IGBT12のゲート端子に負電圧を印加するためのPNPトランジスタ8と、IGBT12のゲート端子に直列に接続されたゲート抵抗器11と、NPNトランジスタ6と、PNPトランジスタ8とに直列に接続された遮断用抵抗器9と、遮断用抵抗器9に、正極がパワー半導体素子のゲート端子側となるように並列に接続された遮断用抵抗器切換え半導体スイッチ10を設けた構成とすることで、IGBT12のゲート端子に正負電圧を印加するためのトランジスタの駆動に、特別な駆動回路を必要とせず、一つの信号で駆動できると共に過電流異常時のソフト遮断動作においては、ソフト遮断動作を高速で切換えることが可能となる。図3は、実施の形態1に係るゲート駆動回路の効果を説明するための図であり、図1とは別の回路図であり、参考文献1の回路と同等の方法を具現化した例の図である。図において、IGBT12aのゲート端子に直列に接続されたゲート抵抗器を2本直列でゲート抵抗器11aとゲート抵抗器11bで構成し、その一方のゲート抵抗器11aと並列に、ゲート抵抗器切換え半導体スイッチ10aを設けた例を示している。なお、参考文献1の回路ではゲート抵抗器が並列になっているが図3の例はより一般的な直列の例を示している。図3では、符号の番号にa等の添え字を付けているが、添え字のa等を除いた数字の番号の構成部材に相当するものである。このような回路の場合、ゲート抵抗器切換え半導体スイッチ10aのソース端子の電圧Vdd1aからVss3aまで振れるため、ゲート抵抗器切換え半導体スイッチ10aのVgsは、動作状態によっては-Vdd1a-Vss3aの電圧が印加される。前述した様に、Vddには15V、Vssには10~15Vの電圧が用いられるため、ゲート抵抗器切換え半導体スイッチ10aのVgsには-25~30Vが印加されることになる。ゲート抵抗器切換え半導体スイッチ10aにMOSFETを用いる場合、一般的なMOSFETのVgs耐圧は20~30Vであり、ゲート抵抗器切換え半導体スイッチ10aのゲート端子電圧vgの駆動回路はVss3を基準に動作させることができず、駆動回路用の電源には絶縁電源が必要になり、回路構成が複雑になるという問題があった。回路構成が複雑になるため、コスト高にもなっていた。また、IGBT12のオン時、IGBT12のゲート電荷を充電する経路にMOSFETのボディダイオードが直列に挿入され、ゲート駆動回路の性能を損なう恐れがあった。ゲート抵抗器切換え半導体スイッチ10aにバイポーラトランジスタを用いる方法も考えられるが、逆導通ダイオードを並列に使用しなければならず、IGBT12のゲート電荷を充電する経路にダイオードが直列に挿入されてゲート駆動回路の性能を損なう他、ベース電圧の逆耐圧保護等も必要になるといった問題があった。また、バイポーラトランジスタにはオフ時の蓄積時間が存在するためゲート抵抗器切換え半導体スイッチ10aのオフ速度が遅くなり時刻t6-時刻t5の遅れ時間が長くなり、ソフト遮断時のIGBT12のエミッタ電流のピーク値Icepが大きくなるという問題があった。本発明では、ソフト遮断動作に必要な遮断用抵抗器9を切換える遮断用抵抗器切換え半導体スイッチ10のVgsは、ゲート駆動回路の負電源であるVss3以下となるため、一般的なMOSFETを用いることができ、簡便な回路構成で、遅延時間が少ないソフト遮断機能を有するゲート駆動回路を得ることができる。また、IGBT12のゲート電荷を充電する経路にダイオードが直列に挿入されることがないため、高速でIGBT12をオンさせることが可能である。なお、本実施の形態では、PNPトランジスタ8のエミッタ端子に遮断用抵抗器9と遮断用抵抗器切換え半導体スイッチ10を接続した例を説明したが、遮断用抵抗器9と遮断用抵抗器切換え半導体スイッチ10はPNPトランジスタ8のコレクタ端子側に挿入されても同様の効果を得ることができる。また、本実施の形態では、ゲート抵抗器11をIGBT12のゲート端子に直列に接続した例を説明したが、ゲート抵抗器11をNPNトランジスタ6に直列に挿入しても良い。また、本実施の形態では、IGBT12の主回路電流であるIceを検出するために、電流検出器14をIGBT12のエミッタ端子に挿入した例を示したが、コレクタ端子に挿入する他、IGBT12のIceに相当する電流を検出できるか所であれば、電流検出器14の挿入場所は問わない。さらに、NPNトランジスタ6には、NチャネルMOSFETを用いても良い。また、PNPトランジスタ8には、PチャネルMOSFETを用いても良い。但し、この場合は、ゲート駆動回路の出力電圧はNPNトランジスタとPNPトランジスタを用いる場合に比べて若干低くなる。また、本実施の形態では遮断用抵抗器切換え半導体スイッチ10にMOSFETを用いた例を示したが、NPNトランジスタ等の半導体スイッチを用いてもよい。ただし、NPNトランジスタを用いる場合はベース端子の逆耐圧保護回路やベース電流制限抵抗などの併用が必要である。さらに、本実施の形態では、Ices検出後、遮断用抵抗器切換え半導体スイッチ10を確実にオフした後、Vbをローレベルにしてゲート駆動回路の出力をローレベルにする例を示したが、駆動回路13の動作遅延時間と、遮断用抵抗器切換え半導体スイッチ10の動作遅延時間が、アンド回路16からNPNトランジスタ6,PNPトランジスタ8の間の動作遅延時間よりも短ければ、制御回路の出力voc2とvoc1は同一タイミングでも良い。また、本実施の形態では、駆動対象がIGBTの場合について説明したが、MOSFET等の絶縁ゲート型パワー半導体素子であっても同様の効果を得られる。以上のように、正電源と負電源とで動作するパワー半導体素子のゲート端子を駆動するゲート駆動回路であって、ゲート端子に正電圧を印加するNPNトランジスタと、NPNトランジスタに直列に接続され、ベース端子がNPNトランジスタのベース端子と同論理の信号で駆動され、ゲート端子に負電圧を印加するPNPトランジスタと、ゲート端子に直列に接続されたゲート抵抗器と、PNPトランジスタに直列に接続された遮断用抵抗器と、正極がパワー半導体素子のゲート端子側となるように遮断用抵抗器に並列に接続された遮断用抵抗器切換え半導体スイッチと、パワー半導体素子の主回路に流れる電流を検出する電流検出手段と、電流検出手段によって検出された電流が予め設定された電流値を超える場合には、遮断用抵抗器切換え半導体スイッチをオフする制御回路とを備えたゲート駆動回路なので、簡便な回路構成で、高速に動作するゲート駆動回路を提供することである。また、正電源と負電源とで動作するパワー半導体素子のゲート端子を駆動するゲート駆動回路であって、ゲート端子に正電圧を印加するNチャネルMOSFETと、NチャネルMOSFETに直列に接続され、ベース端子がNチャネルMOSFETのベース端子と同論理の信号で駆動され、ゲート端子に負電圧を印加するPチャネルトランジスタと、ゲート端子に直列に接続されたゲート抵抗器と、Pチャネルトランジスタに直列に接続された遮断用抵抗器と、正極がパワー半導体素子のゲート端子側となるように遮断用抵抗器に並列に接続された遮断用抵抗器切換え半導体スイッチと、パワー半導体素子の主回路に流れる電流を検出する電流検出手段と、電流検出手段によって検出された電流が予め設定された電流値を超える場合には、遮断用抵抗器切換え半導体スイッチをオフする制御回路とを備えたゲート駆動回路なので、簡便な回路構成で、高速に動作するゲート駆動回路を提供することである。さらに、パワー半導体素子のゲート端子に正電圧を印加するためのNPNトランジスタと、パワー半導体素子のゲート端子に負電圧を印加するためのPNPトランジスタと、NPNトランジスタと、PNPトランジスタとに直列に接続された遮断用抵抗器と、遮断用抵抗器に、正極がパワー半導体素子のゲート端子側となるように並列に接続された遮断用抵抗器切換え半導体スイッチとを設けたので、パワー半導体素子の遮断時にゲート抵抗、すなわち、遮断用抵抗器を切換える遮断用抵抗器切換え半導体スイッチ素子の制御端子の電圧は、ゲート駆動回路の正電源の電圧に依存することなく設定ができるため、ゲート駆動回路の正電源を、パワー半導体素子の制御端子に適した高い電圧で駆動するゲート駆動回路を実現できると共に、ゲート抵抗器用スイッチ素子の制御端子の耐圧よりも十分に低い電圧で、ゲート抵抗器用スイッチ素子を駆動できる。また、NPNトランジスタとPNPトランジスタを同一の電位、または同一の論理で駆動できるため、NPNトランジスタとPNPトランジスタの駆動には特別のレベルシフト回路や、論理反転回路を必要とせず、簡便で、高信頼性のゲート駆動回路を構成できる。"