ディジタル信号を受信し、調整された信号を生成する時間応答調整回路;調整された信号を受信し、変調器信号を生成するために時間応答調整回路に接続された変調器;及び変調器信号を受信し、アナログ信号を生成するために変調器に接続されたフィルタを含み、アナログ信号が時間応答調整回路によって修正される時間応答を有するインタフェース回路。時間応答調整回路がディジタル信号の変化に対応するオーバードライブパルスを生成する請求項1の回路。オーバードライブパルスがディジタル信号の変化の二倍の振幅を有する請求項2の回路。オーバードライブパルスがディジタル信号の変化の大きさにより決定される振幅を有する請求項2の回路。オーバードライブパルスがディジタル信号の変化の大きさにより決定される時間期間を有する請求項2の回路。オーバードライブパルスが変調器の入力範囲内でクリップされる請求項2の回路。クリップされたオーバードライブパルスの時間期間がクリッピングの量に従って長くされる請求項6の回路。変調器がシグマデルタ変調器である請求項1の回路。シグマデルタ変調器が一次である請求項8の回路。フィルタが二次RCローパスフィルタである請求項1の回路。請求項1のインタフェース回路を含む制御ループ。請求項1のインタフェース回路を含む受信器。ディジタル信号を受信し、調整された信号を生成する時間応答調整回路であって、ディジタル信号を受信し、スケーリング係数によってスケーリングする利得要素、ディジタル信号を受信し、時間遅延器によりディジタル信号を遅延する遅延要素、及び利得要素及び遅延要素に接続された加算器を含む時間応答調整回路と、調整された信号を受信し、変調器信号を生成するため時間応答調整回路に接続された変調器と、及び変調器信号を受信し、アナログ信号を生成するため変調器に接続されたフィルタとを含み、アナログ信号が時間応答調整回路によって修正される時間応答を有する、インタフェース回路。スケーリング係数が2である請求項13の回路。時間遅延が制御信号の値によって決定される請求項13の回路。時間遅延がディジタル信号の変化の大きさに基づいて、部分的に、決定される請求項13の回路。スケーリング係数及び時間遅延がプログラム可能である請求項13の回路。変調器信号及び極性信号を受信し、正しい極性を有する変調器信号を生成する排他的ORゲートをさらに含み、フィルタが正しい極性を有する変調器信号を受信する請求項13の回路。ディジタルを受信すること;ディジタル信号及びディジタル信号の変化に基づいて調整された信号を生成すること;調整された信号に基づいて変調器信号を生成すること;アナログ信号を得るため変調器信号を濾波することを含み、アナログ信号は修正される時間応答を有する、アナログ信号の時間応答を修正する方法。アナログ信号の時間応答が変調器をクロック動作させるために使用されるクロック信号の周波数の調整により修正される請求項19の方法。アナログ信号の時間応答がフィルタの帯域幅の調整により修正される請求項19の方法。アナログ信号の時間応答がディジタル信号の大きさの変化に基づいて修正される請求項19の方法。アナログ信号の時間応答がさらに時間応答調整回路の時間遅延及びスケーリング係数に基づいて修正される請求項22の方法。調整された信号がディジタル信号の変化に対応するオーバードライブパルスを含む請求項19の方法。可変利得要素;可変利得要素の利得を設定する利得制御ループであって、ディジタル制御信号を生成するループ制御回路、ディジタル制御信号を受信し、調整された信号を生成するためループ制御信号に接続された時間応答調整回路、調整された信号を受信し、変調器信号を生成するため時間応答調整回路に接続された変調器、変調器信号を受信し、アナログ制御信号を生成するため変調器に接続されたフィルタを含む利得制御ループを含み、可変利得要素の利得がアナログ制御信号に従って調整される受信器。