n型の炭化珪素基板と前記炭化珪素基板の一方の面上に形成されたn型の炭化珪素ドリフト層とを有する炭化珪素エピタキシャル基板と、前記炭化珪素エピタキシャル基板に形成された炭化珪素半導体素子と、前記炭化珪素エピタキシャル基板に形成され、前記炭化珪素半導体素子の温度を測定するためのショットキーバリアダイオードと、を備えた炭化珪素半導体装置であって、前記ショットキーバリアダイオードは、前記炭化珪素ドリフト層の表層部のn型のカソード領域と、前記カソード領域上に形成され、ショットキー電極となる第1チタン電極と、前記炭化珪素ドリフト層の表層部に前記カソード領域と接するように形成され、前記カソード領域よりも高濃度のn型のカソードコンタクト領域と、前記カソードコンタクト領域上に形成された第1オーミック電極と、前記炭化珪素ドリフト層内で前記カソード領域および前記カソードコンタクト領域の周囲を取り囲むように形成されたp型の第1ウェル領域と、を有する炭化珪素半導体装置。炭化珪素半導体素子は、炭化珪素ドリフト層上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成され、ゲート電極となるポリシリコン電極と、前記ポリシリコン電極上に形成された第2チタン電極と、を備えたことを特徴とする請求項1記載の炭化珪素半導体装置。炭化珪素半導体素子は、炭化珪素ドリフト層の表層部の、カソード領域とほぼ同じ濃度のn型のチャネル領域と、前記炭化珪素ドリフト層の前記チャネル領域よりも深い部位に前記チャネル領域と接して形成され、第1ウェル領域とほぼ同じ濃度のp型の第2ウェル領域と、前記炭化珪素ドリフト層の表層部に前記チャネル領域から前記第2ウェル領域にまで達するように形成され、カソードコンタクト領域とほぼ同じ濃度のn型のソース領域と、前記ソース領域上に形成された第2オーミック電極と、を備え、ポリシリコン電極は、ゲート絶縁膜および前記チャネル領域を介して前記第2ウェル領域上に形成されたことを特徴とする請求項2記載の炭化珪素半導体装置。第1ウェル領域は、炭化珪素ドリフト層のカソード領域およびカソードコンタクト領域よりも深い部位に形成された低濃度領域と、前記炭化珪素ドリフト層の表層部に前記低濃度領域と接して形成され、低濃度領域よりも高濃度のp型のガード領域と、を有し、ショットキーバリアダイオードは、前記ガード領域上に形成された第3オーミック電極を備え、炭化珪素半導体素子は、炭化珪素ドリフト層の表層部にソース領域および第2ウェル領域と接するように形成され、前記ガード領域とほぼ同じ濃度のp型のウェルコンタクト領域を備え、第2オーミック電極は、前記ウェルコンタクト領域上にも形成されたことを特徴とする請求項3記載の炭化珪素半導体装置。ショットキーバリアダイオードに順方向電流を流すための電流源と、前記電流源によって電流を流している間に前記ショットキーバリアダイオードのアノードとカソードとの間の電圧を測定するための電圧計と、前記電流源が定電流を流している間に前記電圧計で測定された測定電圧が、予め設定された設定電圧を所定時間下回ったときに、炭化珪素半導体素子の動作を停止させる制御部と、を備えたことを特徴とする請求項1ないし請求項4のいずれか1項に記載の炭化珪素半導体装置。設定電圧は、アノードとカソードとの間の電圧とショットキーバリアダイオードを流れる電流との関係に基づいて設定されることを特徴とする請求項5記載の炭化珪素半導体装置。n型の炭化珪素基板と前記炭化珪素基板の一方の面上に形成されたn型の炭化珪素ドリフト層とを有する炭化珪素エピタキシャル基板と、前記炭化珪素エピタキシャル基板に形成された炭化珪素半導体素子と、前記炭化珪素エピタキシャル基板に形成され、前記炭化珪素半導体素子の温度を測定するためのショットキーバリアダイオードと、を備えた炭化珪素半導体装置の製造方法であって、前記ショットキーバリアダイオードを形成するために、前記炭化珪素ドリフト層の表層部のn型のカソード領域の周囲を前記炭化珪素ドリフト層内で取り囲むようにp型の第1ウェル領域を形成する工程と、前記炭化珪素ドリフト層の表層部で、かつ、前記第1ウェルによって囲まれた領域内に、前記カソード領域と接するように、前記カソード領域よりも高濃度のn型のカソードコンタクト領域を形成する工程と、前記カソードコンタクト領域上に第1オーミック電極を形成する工程と、前記カソード領域上にショットキー電極となる第1チタン電極を形成する工程と、を有する炭化珪素半導体装置の製造方法。炭化珪素半導体素子を形成するために、炭化珪素ドリフト層上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極となるポリシリコン電極を形成する工程と、前記ポリシリコン電極上に第2チタン電極を形成する工程と、を備え、第1チタン電極を形成する工程と前記第2チタン電極を形成する工程を一度に行うことを特徴とする請求項7記載の炭化珪素半導体装置の製造方法。炭化珪素半導体素子を形成するために、カソード領域とほぼ同じ濃度のn型で炭化珪素ドリフト層の表層部のチャネル領域よりも深い部位に、前記チャネル領域と接するように、第1ウェル領域とほぼ同じ濃度のp型の第2ウェル領域を形成する工程と、前記炭化珪素ドリフト層の表層部に前記チャネル領域から前記第2ウェル領域にまで達するように、カソードコンタクト領域とほぼ同じ濃度のn型のソース領域を形成する工程と、前記ソース領域上に第2オーミック電極を形成する工程と、を備え、ポリシリコン電極を形成する工程では、ゲート絶縁膜および前記チャネル領域を介して前記第2ウェル領域上に前記ポリシリコン電極を形成し、前記第1ウェル領域を形成する工程と前記第2ウェル領域を形成する工程を一度に行い、前記カソードコンタクト領域を形成する工程と前記ソース領域を形成する工程を一度に行い、第1オーミック電極を形成する工程と前記第2オーミック電極を形成する工程を一度に行うことを特徴とする請求項8記載の炭化珪素半導体装置の製造方法。第1ウェル領域を形成する工程は、炭化珪素ドリフト層のカソード領域およびカソードコンタクト領域よりも深い部位に低濃度領域を形成する工程と、前記炭化珪素ドリフト層の表層部に前記低濃度領域と接するように、前記低濃度領域よりも高濃度のp型のガード領域を形成する工程と、を有し、ショットキーバリアダイオードを形成するために、前記ガード領域上に第3オーミック電極を形成する工程を備え、炭化珪素半導体素子を形成するために、前記炭化珪素ドリフト層の表層部にソース領域および第2ウェル領域と接するように、前記ガード領域とほぼ同じ濃度のp型のウェルコンタクト領域を形成する工程を備え、第2オーミック電極を形成する工程では、前記コンタクト領域上にも前記第2オーミック電極を形成し、前記低濃度領域を形成する工程と第2ウェル領域を形成する工程を一度に行い、前記ガード領域を形成する工程と前記ウェルコンタクト領域を形成する工程を一度に行い、第1オーミック電極を形成する工程と前記第2オーミック電極を形成する工程と前記第3オーミック電極を形成する工程を一度に行うことを特徴とする請求項9記載の炭化珪素半導体装置の製造方法。しかしながら、上記の特許文献1には、炭化珪素半導体素子の温度を測定する温度センサとして使用されるSBDを備えた炭化珪素半導体装置の具体的な構造および製造方法が開示されていないという問題点があった。この発明は、上述のような問題を解決するためになされたもので、炭化珪素半導体素子の温度を測定するためのSBDを備えた炭化珪素半導体装置を提供することを目的とする。この発明に係る炭化珪素半導体装置は、n型の炭化珪素基板と炭化珪素基板の一方の面上に形成されたn型の炭化珪素ドリフト層とを有する炭化珪素エピタキシャル基板と、炭化珪素エピタキシャル基板に形成された炭化珪素半導体素子と、炭化珪素エピタキシャル基板に形成され、炭化珪素半導体素子の温度を測定するためのショットキーバリアダイオードと、を備えた炭化珪素半導体装置であって、ショットキーバリアダイオードは、炭化珪素ドリフト層の表層部のn型のカソード領域と、カソード領域上に形成され、ショットキー電極となる第1チタン電極と、炭化珪素ドリフト層の表層部にカソード領域と接するように形成され、カソード領域よりも高濃度のn型のカソードコンタクト領域と、カソードコンタクト領域上に形成された第1オーミック電極と、炭化珪素ドリフト層内でカソード領域およびカソードコンタクト領域の周囲を取り囲むように形成されたp型の第1ウェル領域と、を有するものである。また、この発明に係る炭化珪素半導体装置の製造方法は、n型の炭化珪素基板と炭化珪素基板の一方の面上に形成されたn型の炭化珪素ドリフト層とを有する炭化珪素エピタキシャル基板と、炭化珪素エピタキシャル基板に形成された炭化珪素半導体素子と、炭化珪素エピタキシャル基板に形成され、炭化珪素半導体素子の温度を測定するためのショットキーバリアダイオードと、を備えた炭化珪素半導体装置の製造方法であって、ショットキーバリアダイオードを形成するために、炭化珪素ドリフト層の表層部のn型のカソード領域の周囲を炭化珪素ドリフト層内で取り囲むようにp型の第1ウェル領域を形成する工程と、炭化珪素ドリフト層の表層部で、かつ、第1ウェル領域によって囲まれた領域内に、カソード領域と接するように、カソード領域よりも高濃度のn型のカソードコンタクト領域を形成する工程と、カソードコンタクト領域上に第1オーミック電極を形成する工程と、カソード領域上にショットキー電極となる第1チタン電極を形成する工程と、を有するものである。この発明に係る炭化珪素半導体装置によれば、炭化珪素半導体素子の温度を測定するためのSBDを備えた炭化珪素半導体装置を提供することができる。また、この発明に係る炭化珪素半導体装置の製造方法によれば、炭化珪素半導体素子の温度を測定するためのSBDを備えた炭化珪素半導体装置を提供することができる。実施の形態1.まず、この発明の実施の形態1における炭化珪素半導体装置1aの構成を説明する。図1は、この発明の実施の形態1における炭化珪素半導体装置1aを示す断面図であり、aはSBD部2付近を示す断面図、bはMOSFET部3aを示す断面図である。図2は、この発明の実施の形態1における炭化珪素エピタキシャル基板11のSBD部2付近を拡大して示す上面図である。尚、図1は、図2におけるA-A断面と同じ断面で切った炭化珪素半導体装置1aを示している。図1において、炭化珪素半導体装置1aは、n型の炭化珪素基板6の一方の面7上にn型の炭化珪素ドリフト層8が形成された炭化珪素エピタキシャル基板11に、炭化珪素半導体素子であるMOSFETMetalOxideSemiconductorFieldEffectTransistorが形成されたMOSFET部3aと、MOSFETの温度を測定するためのSBDが形成されたSBD部2と、を備えている。尚、図1では、SBD部2とMOSFET部3aとを別々に示しているが、実際にはSBD部2とMOSFET部3aとは、ともに同一の炭化珪素エピタキシャル基板11に形成されている。まず、SBD部2付近の構成について説明する。図1aに示すように、SBD部2には、炭化珪素ドリフト層8の表層部にn型のカソード領域12が形成され、炭化珪素ドリフト層8のカソード領域12よりも深い部位にはp型の第1ウェル領域13が形成されている。さらに、図1aおよび図2に示すように、炭化珪素ドリフト層8の表層部でカソード領域12の外周を囲むように、カソード領域12よりも高濃度のn型のカソードコンタクト領域16が形成されている。そして、炭化珪素ドリフト層8の表層部でカソードコンタクト領域16の外周を囲むように、第1ウェル領域13よりも高濃度のp型のガード領域17が形成されている。カソード領域12とカソードコンタクト領域16とは接しており、これらカソード領域12およびカソードコンタクト領域16は、炭化珪素ドリフト層8内でその周囲を、ガード領域17よりも低濃度のp型の第1ウェル領域13とガード領域17によって形成されるp型の領域によって取り囲まれている。炭化珪素ドリフト層8のデバイスが形成される領域以外の領域上は、フィールド酸化膜18で覆われており、このフィールド酸化膜18上には、ゲート電極となるポリシリコン電極21が形成されている。炭化珪素ドリフト層8上およびポリシリコン電極21上には、層間絶縁膜22が形成され、カソード領域12上、カソードコンタクト領域16上、ガード領域17上、ポリシリコン電極21上には、アノードコンタクトホール23a、カソードコンタクトホール23b、ガードコンタクトホール23c、ゲートコンタクトホール23dがそれぞれ形成されている。そして、カソードコンタクト領域16上でカソードコンタクトホール23bの底部にあたる部位には、カソードオーミック電極26bが、ガード領域17上でガードコンタクトホール23cの底部にあたる部位には、ガードオーミック電極26cが、それぞれ形成されている。さらに、カソード領域12と接触し、アノードコンタクトホール23aの内面を覆うようにアノードチタン電極27aが形成され、カソードオーミック電極26bと接触し、カソードコンタクトホール23bの内面を覆うようにカソードチタン電極27bが形成され、ガードオーミック電極26cと接触し、ガードコンタクトホール23cの内面を覆うようにガードチタン電極27cが形成され、ポリシリコン電極21と接触し、ゲートコンタクトホール23dの内面を覆うようにゲートチタン電極27dが形成されている。尚、アノードチタン電極27aは、カソード領域12との間でショットキー障壁を形成するショットキー電極となる。さらに、アノードチタン電極27aと接触し、アノードコンタクトホール23aを埋めるようにアノード配線28aが形成され、カソードチタン電極27bと接触し、カソードコンタクトホール23bを埋めるようにカソード配線28bが形成され、ガードチタン電極27cと接触し、ガードコンタクトホール23cを埋めるようにガード配線28cが形成され、ゲートチタン電極27dと接触し、ゲートコンタクトホール23dを埋めるようにゲート配線28dが形成されている。また、炭化珪素基板6の他方の面31には、ドレインオーミック電極26fが形成され、このドレインオーミック電極26f上に、ドレイン配線28fが形成される。そして、アノード配線28aにはアノード端子32aが、カソード配線28bにはカソード端子32bが、ガード配線28cにはガード端子32cが、ゲート配線28dにはゲート端子32dが、ドレイン配線28fにはドレイン端子32fが接続される。次に、MOSFET部3aの構成について説明する。図1bに示すように、MOSFET部3aには、炭化珪素ドリフト層8の表層部にn型の埋め込みチャネル領域33が形成されている。また、炭化珪素ドリフト層8の埋め込みチャネル領域33よりも深い部位に埋め込みチャネル領域33と接して、第1ウェル領域13とほぼ同じ濃度のp型の第2ウェル領域36が形成されている。さらに、炭化珪素ドリフト層8の表層部に、埋め込みチャネル領域33から第2ウェル領域36にまで達するように、カソードコンタクト領域16とほぼ同じ濃度のn型のソース領域37が形成されている。また、炭化珪素ドリフト層8の表層部に、ソース領域37および第2ウェル領域36と接するように、ガード領域17とほぼ同じ濃度のp型のウェルコンタクト領域38が形成されている。MOSFET部3aの炭化珪素ドリフト層8上の一部には、ゲート絶縁膜41が形成され、このゲート絶縁膜41上には、ゲート電極となるポリシリコン電極21が形成されている。ポリシリコン電極21は、ゲート絶縁膜41を介して、炭化珪素ドリフト層8のソース領域37、第2ウェル領域36および埋め込みチャネル領域33上に跨って形成される。尚、ここで説明したゲート絶縁膜41上のポリシリコン電極21と、前述したフィールド酸化膜18上のポリシリコン電極21とは、連続して形成された一つの電極であって、電気的に接続されている。そして、炭化珪素ドリフト層8上およびポリシリコン電極21上には、層間絶縁膜22が形成され、ソース領域37およびウェルコンタクト領域38上には、ソースコンタクトホール23eが形成されている。ソース領域37およびウェルコンタクト領域38上でソースコンタクトホール23eの底部にあたる部位には、ソースオーミック電極26eが形成されている。さらに、ソースオーミック電極26eと接触し、ソースコンタクトホール23eの内面を覆うようにソースチタン電極27eが形成され、ソースチタン電極27eと接触し、ソースコンタクトホール23eを埋めるようにソース配線28eが形成されている。ソース配線28eにはソース端子32eが接続される。また、炭化珪素基板6の他方の面31には、SBD部2と同様にドレインオーミック電極26fおよびドレイン配線28fが形成されている。尚、SBD部2とMOSFET部3aに形成されたドレインオーミック電極26fは、連続して形成された一つの電極であり、電気的に接続されている。また、ドレイン配線28fについても同様である。次に、この発明の実施の形態1における炭化珪素半導体装置1aの製造方法について説明する。図3~図14は、この発明の実施の形態1における炭化珪素半導体装置1aの製造方法の一部を示す断面図である。尚、各図において、aはSBD部2付近を示し、bはMOSFET部3aを示している。まず、一方の面7の面方位が0001面であり、4Hのポリタイプを有するn型で低抵抗の炭化珪素基板6を準備する。そして、図3に示すように、炭化珪素基板6の一方の面7上に、CVDChemicalVaporDeposition法により、4~200μmの厚さのn型の炭化珪素ドリフト層8を形成することにより、炭化珪素エピタキシャル基板11を形成する。ここで、炭化珪素ドリフト層8のn型の不純物濃度は例えば1×1014~1×1017cm-3の範囲内の値とする。尚、炭化珪素基板6の面方位は、000-1面や11-20面などでもよく、これらの面方位から8°以下に傾斜されていてもよい。さらに、ポリタイプとしては6Hや3Cなどであってもよい。以下で、炭化珪素ドリフト層8にイオン注入を行う工程について説明するが、イオン注入は、炭化珪素ドリフト層8上に写真製版によって形成されたレジストのマスクを用いて行う。イオン注入時は、炭化珪素エピタキシャル基板11を200~800°Cで加熱してもよいし、積極的に加熱を行わなくてもよい。また、イオン注入するn型の不純物としては、例えば窒素、リン、ヒ素などを用い、p型の不純物としては、例えばアルミニウム、ホウ素、ガリウムなどを用いる。次に、図4に示すように、炭化珪素ドリフト層8の表面側からn型の不純物をイオン注入し、炭化珪素ドリフト層8の表層部にカソード領域12および埋め込みチャネル領域33を形成する。カソード領域12と埋め込みチャネル領域33とは、ほぼ同じ不純物濃度であって、一度のイオン注入工程で形成される。イオン注入するn型の不純物濃度は、炭化珪素ドリフト層8の不純物濃度の値を超え、かつ、後述するカソードコンタクト領域16の不純物濃度の値を超えないように例えば1×1015~1×1018cm-3の範囲内の値に設定する。イオン注入の深さは、例えば炭化珪素ドリフト層8の表面から深さ0.4μmの範囲内の値とする。MOSFET部3aに埋め込みチャネル領域33を形成することによって、MOSFETのチャネル領域における導電性を高めることができる。尚、カソード領域12と埋め込みチャネル領域33とは、連続した一つのイオン注入層として形成してもよいし、それぞれ分離されたイオン注入層として形成してもよい。次に、図5に示すように、炭化珪素ドリフト層8の表面側からp型の不純物をイオン注入し、カソード領域12よりも深い部位にカソード領域12と接して第1ウェル領域13を、炭化珪素ドリフト層8の埋め込みチャネル領域33よりも深い部位に埋め込みチャネル領域33と接して第2ウェル領域36を形成する。第1ウェル領域13と第2ウェル領域36とは、ほぼ同じ不純物濃度であって、一度のイオン注入工程で形成される。イオン注入するp型の不純物濃度は、炭化珪素ドリフト層8の不純物濃度の値を超えており、例えば1×1015~1×1019cm-3の範囲内の値とする。イオン注入の深さは、第1ウェル領域13および第2ウェル領域36の底面が炭化珪素ドリフト層8の底面を超えないように設定し、例えば0.3~2μmの範囲内の値とする。尚、前述したカソード領域12および埋め込みチャネル領域33を形成する工程と、第1ウェル領域13および第2ウェル領域36を形成する工程を行う順序は逆でもよい。次に、図6に示すように、炭化珪素ドリフト層8の表面側からn型の不純物をイオン注入し、炭化珪素ドリフト層8の表層部にカソードコンタクト領域16およびソース領域37を形成する。図2に示すように、カソードコンタクト領域16は、カソード領域12の外周を囲むように形成され、カソードコンタクト領域16とカソード領域12とは接することとなる。カソードコンタクト領域16とソース領域37とは、ほぼ同じ不純物濃度で、カソード領域12および埋め込みチャネル領域33よりも高濃度のn型であり、一度のイオン注入工程で形成される。イオン注入するn型の不純物濃度は、第1ウェル領域13および第2ウェル領域36の不純物濃度の値を超えており、例えば1×1017~1×1021cm-3の範囲内の値とする。イオン注入の深さは、カソードコンタクト領域16およびソース領域37の底面が、それぞれ第1ウェル領域13および第2ウェル領域36の底面を超えないように設定される。カソードコンタクト領域16およびソース領域37を形成することによって、後の工程でカソードコンタクト領域16上およびソース領域37上にそれぞれ形成される電極と良好なオーミック接触を得ることができる。次に、図7に示すように、炭化珪素ドリフト層8の表面側からp型の不純物をイオン注入し、炭化珪素ドリフト層8の表層部にガード領域17およびウェルコンタクト領域38を形成する。図2に示すように、ガード領域17は、カソードコンタクト領域16の外周を囲むように形成される。これにより、カソード領域12およびカソードコンタクト領域16は、第1ウェル領域13およびガード領域17のp型の領域によって、炭化珪素ドリフト層8内で周囲を取り囲まれることとなる。ウェルコンタクト領域38は、ソース領域37および第2ウェル領域36と接するように形成される。ガード領域17とウェルコンタクト領域38とは、ほぼ同じ不純物濃度で、第1ウェル領域13および第2ウェル領域36よりも高濃度のp型であり、一度のイオン注入工程で形成される。イオン注入するp型の不純物濃度は、第1ウェル領域13および第2ウェル領域36の不純物濃度の値を超えており、例えば1×1017~1×1021cm-3の範囲内とする。イオン注入の深さは、ガード領域17およびウェルコンタクト領域38の底面が、それぞれ第1ウェル領域13および第2ウェル領域36の底面を超えないように設定される。ガード領域17およびウェルコンタクト領域38を形成することによって、後の工程でガード領域17上およびウェルコンタクト領域38上にそれぞれ形成される電極と良好なオーミック接触を得ることができ、電極と第1ウェル領域13および第2ウェル領域36とを低抵抗で電気的に接続することができる。また、ガード領域17およびウェルコンタクト領域38を形成する工程においては、炭化珪素エピタキシャル基板11を150°C以上に加熱してイオン注入することが好ましい。これにより、シート抵抗の低いガード領域17およびウェルコンタクト領域38を得ることができる。尚、前述したカソードコンタクト領域16およびソース領域37を形成する工程と、ガード領域17およびウェルコンタクト領域38を形成する工程を行う順序は逆でもよい。次に、アルゴンや窒素などの不活性ガス雰囲気、または真空中において、1500~2200°Cの範囲内の温度、0.5~60分の範囲内の時間で熱処理を行う。これにより、イオン注入された不純物が電気的に活性化される。尚、この熱処理は、炭化珪素エピタキシャル基板11の表面が炭素膜で覆われた状態で行ってもよい。このようにすると、熱処理時における装置内の残留水分や残留酸素などによるエッチング作用によって炭化珪素基板6や炭化珪素ドリフト層8の表面が荒れることを防ぐことができる。次に、炭化珪素ドリフト層8の表面を熱酸化して犠牲酸化膜を形成し、その後、フッ酸によって犠牲酸化膜を除去する。これにより、炭化珪素ドリフト層8の表面変質層を除去し、清浄な面を得ることができる。次に、図8に示すように、炭化珪素ドリフト層8上にフィールド酸化膜18を形成する。フィールド酸化膜18は、CVD法などによって酸化シリコン膜を堆積し、パターニングすることによって形成されるが、ここで、炭化珪素ドリフト層8のデバイスが形成される領域上は開口し、デバイスが形成される領域以外の領域はフィールド酸化膜18で覆われるようにパターニングを行う。フィールド酸化膜18の膜厚は、0.5~2μmあればよい。次に、図9に示すように、MOSFET部3aの炭化珪素ドリフト層8上にゲート絶縁膜41を形成する。ゲート絶縁膜41は、熱酸化法やCVD法によって酸化シリコン膜を形成することによって形成され、その膜厚は50nm程度とする。次に、図10に示すように、ゲート電極となるポリシリコン電極21をゲート絶縁膜41およびフィールド酸化膜18上に形成する。ポリシリコン電極21は、ゲート絶縁膜41を介して、炭化珪素ドリフト層8のソース領域37、第2ウェル領域36および埋め込みチャネル領域33上に跨って形成される。ポリシリコン電極21は、高濃度のn型とすることが好ましい。次に、図11に示すように、炭化珪素ドリフト層8上およびポリシリコン電極21上に、層間絶縁膜22を形成し、ドライエッチングなどによって、カソードコンタクト領域16上にカソードコンタクトホール23b、ガード領域17上にガードコンタクトホール23c、ソース領域37上にソースコンタクトホール23eをそれぞれ形成する。層間絶縁膜22としては、CVD法などによって形成された酸化シリコン膜が用いられる。次に、図12に示すように、カソードコンタクト領域16上でカソードコンタクトホール23bの底部にあたる部位にカソードオーミック電極26bを、ガード領域17上でガードコンタクトホール23cの底部にあたる部位にガードオーミック電極26cを、ソース領域37およびウェルコンタクト領域38上でソースコンタクトホール23eの底部にあたる部位にソースオーミック電極26eをそれぞれ形成し、炭化珪素基板6の他方の面31にドレインオーミック電極26fを形成する。これらカソードオーミック電極26b、ガードオーミック電極26c、ソースオーミック電極26eおよびドレインオーミック電極26fとしては、例えばニッケルシリサイドが用いられる。ニッケルシリサイドの形成方法としては、層間絶縁膜22上から基板の全面にニッケルを主成分とする金属膜を成膜し、また、炭化珪素基板6の他方の面31上にも同じくニッケルを主成分とする金属膜を成膜し、その後、600~1100°Cで熱処理を行う。これによりSiCと金属膜との間でニッケルシリサイドが形成される。この後、層間絶縁膜22上に残留した金属膜を、硫酸や硝酸、塩酸、それらの過酸化水素水との混合液などを用いたウェットエッチングによって除去する。尚、層間絶縁膜22上に残留した金属膜を除去した後に、再度、熱処理を行ってもよい。ここで、ニッケルシリサイドを形成するために行った熱処理よりも高温で熱処理を行うことで、さらに低抵抗なオーミック接触が得られる。次に、図13に示すように、カソード領域12上にアノードコンタクトホール23aを、ポリシリコン電極21上にゲートコンタクトホール23dをそれぞれ形成する。アノードコンタクトホール23aおよびゲートコンタクトホール23dの形成方法としては、まず、アノードコンタクトホール23aおよびゲートコンタクトホール23dを形成する部位を除く層間絶縁膜22の表面を覆い、かつ、カソードコンタクトホール23b、ガードコンタクトホール23cおよびソースコンタクトホール23eを埋めるようにレジストの膜を形成する。そして、ウェットエッチング法またはドライエッチング法によって、アノードコンタクトホール23aおよびゲートコンタクトホール23dをそれぞれ形成する。その後、レジストを除去し、アノードコンタクトホール23a、カソードコンタクトホール23b、ガードコンタクトホール23c、ゲートコンタクトホール23dおよびソースコンタクトホール23eの底面の表面変質層をフッ酸、またはスパッタリングなどによって除去して清浄な面を得る。尚、ゲートコンタクトホール23dをゲート絶縁膜41上ではなくゲート絶縁膜41よりも厚いフィールド酸化膜18上に形成することにより、万が一、ゲートコンタクトホール23dの形成時にポリシリコン電極21を突き抜けてしまったとしても、後の工程で形成する電極が炭化珪素ドリフト層8と接触してしまうことを防ぐことができる。ゲートコンタクトホール23dの形成時にポリシリコン電極21を突き抜けてしまわないようにすれば、ゲートコンタクトホール23dをゲート絶縁膜41上に形成してもよい。次に、スパッタ法や蒸着法によって、層間絶縁膜22の表面側からチタン膜を形成する。チタン膜は、カソード領域12、カソードオーミック電極26b、ガードオーミック電極26c、ポリシリコン電極21およびソースオーミック電極26eと接触し、アノードコンタクトホール23a、カソードコンタクトホール23b、ガードコンタクトホール23c、ゲートコンタクトホール23dおよびソースコンタクトホール23eの内面を覆うように形成される。次に、スパッタ法や蒸着法によって、チタン膜の表面側からアルミニウム膜を形成する。アルミニウム膜は、チタン膜と接触し、アノードコンタクトホール23a、カソードコンタクトホール23b、ガードコンタクトホール23c、ゲートコンタクトホール23dおよびソースコンタクトホール23eを埋めるように形成される。尚、アルミニウム膜を形成する前に、チタン膜上に窒化チタンなどのバリアメタルと呼ばれる金属の膜を形成してもよい。そして、パターニングを行うことによって、アノードチタン電極27aおよびアノード配線28a、カソードチタン電極27bおよびカソード配線28b、ガードチタン電極27cおよびガード配線28c、ゲートチタン電極27dおよびゲート配線28d、ソースチタン電極27eおよびソース配線28eを形成する。カソード領域12と接触してアノードチタン電極27aを設けることによって、カソード領域12とアノードチタン電極27aとの間にショットキー障壁が形成される。一方で、ゲートチタン電極27dとゲート電極であるポリシリコン電極21とではオーミック接触が得られる。尚、チタン膜を形成した後で、500°C程度で熱処理を行ってもよい。この熱処理は、アルゴンなどの雰囲気で15分程度行うことが好ましい。これにより、アノードチタン電極27aとカソード領域12との間には良好なショットキー障壁を形成でき、ゲートチタン電極27dとポリシリコン電極21との間でより低抵抗なオーミック接触が得られる。次に、ドレインオーミック電極26f上に、ニッケルや金などによってドレイン配線28fを形成し、図14に示す状態となる。最後に、アノード端子32a、カソード端子32b、ガード端子32c、ゲート端子32d、ソース端子32eおよびドレイン端子32fをそれぞれ形成し、図1に示す炭化珪素半導体装置1aが完成する。次に、図1を参照して、この発明の実施の形態1における炭化珪素半導体装置1aのSBD部2に形成されたSBDの温度センサとしての動作について説明する。アノード端子32aとカソード端子32bとを制御IC図示せずに接続する。制御ICは電流源および電圧計を内蔵している。この電流源は、カソード端子32bを接地電位としてアノード端子32aからカソード端子32bへSBDの順方向に定電流を流すことができる。また、電圧計は、アノード端子32aとカソード端子32bとの間の電圧を測定することができる。まず、制御ICの電流源によって、例えば1μAの定電流をアノード端子32aからカソード端子32bへ流す。そして、制御ICの電圧計は、定電流が流れているときのアノード端子32aとカソード端子32bとの間の電圧を測定する。炭化珪素半導体装置1aのMOSFET部3aに形成されたMOSFETの温度が上昇すると、アノード端子32aとカソード端子32bとの間の電圧は低下するので、この測定電圧が予め決めた設定電圧よりも低くなったときに、制御ICはMOSFETが過温度状態であると判断し、MOSFETに停止信号を送信する。例えば、MOSFETが250°Cになったときの設定電圧を0.4Vとすると、制御ICは、測定電圧が0.4Vを一定時間下回ったときにMOSFETに停止信号を送信する。また、MOSFETがスイッチングしているとき、ドレイン端子32fには、数Vと数百Vの電圧が繰り返し印加される。このスイッチング時の充放電電流は、ガード端子32cとソース端子32eとを接続しておけば、SBDを囲む第1ウェル領域13およびガード領域17を通ってガード端子32cに流れるため、MOSFETのスイッチングによるノイズがSBDに影響を与えることを抑制できる。次に、この発明の実施の形態1におけるMOSFETが過温度状態であると制御ICが判断する設定電圧の設定方法について具体例を挙げて説明する。図15は、この発明の実施の形態1におけるSBDの電流-電圧特性をデバイスシミュレーションによって計算した結果である。図15において、横軸は、アノード端子32aの電圧アノード電圧VAを示し、縦軸は、アノード端子32aを流れる電流アノード電流IA、即ち、SBDを流れる電流を示す。ここでは、SBDの温度T、即ち、MOSFETの温度Tが300K、400K、500Kの場合についてシミュレーションを行い、図15では、T=300Kの場合を太い実線で示し、T=400Kの場合を点線で示し、T=500Kの場合を細い実線で示している。尚、カソード端子32bは接地電位とし、カソード領域12の不純物濃度は1×1017cm-3に設定している。ここで、制御ICの電流源によって、1μAの定電流判定電流をアノード端子32aからカソード端子32bへ流す場合、即ち、アノード電流IAが1μAである場合を想定する。図15内には、アノード電流IA、つまり、判定電流が1μAであるレベルを破線で示している。図16は、アノード電流IAが1μAの場合のSBDの温度Tとアノード電圧VAとの関係を示すグラフである。図16において、横軸は、SBDの温度Tを示し、縦軸は、アノード電圧VAを示す。尚、図16におけるプロット点は、それぞれ、図15におけるアノード電流IAが1μAである点をプロットしたものである。図16から、SBDの温度T、即ち、MOSFETの温度Tが523K250°Cのとき、アノード電圧VAが0.4Vになることが分かる。よって、前述したように、MOSFETの温度Tが250°Cを超えないようにするためには、判定電流が1μAである場合、制御ICにおける設定温度を0.4Vに設定し、アノード電圧VAを測定し、この測定電圧が0.4Vを一定時間下回ったときに制御ICがMOSFETへ停止信号を送信するようにすればよい。このように、アノード端子32aとカソード端子32bとの間の電圧アノード電圧VAとSBDを流れる電流アノード電流IAとの関係、即ち、SBDの電流-電圧特性を調べることにより、制御ICがMOSFETを停止させるべき設定温度ここでは523K250°Cに設定に対応するアノード電圧VAここでは0.4Vを求めることができる。そして、この求めたアノード電圧VAを設定電圧として設定することにより、MOSFETを過温度から保護することが可能となる。尚、ここでは、SBDの温度Tが300K、400Kおよび500Kの場合についてシミュレーションを行った結果から図16を作成して、図16から523K250°Cのときのアノード電圧VAが0.4Vになることを求め、設定電圧を0.4Vに決定した。しかし、はじめから温度Tが523K250°Cの場合のシミュレーションを行って、その結果から設定電圧を決めてもよい。また、ここでは、シミュレーションによってSBDの電流-電圧特性を求め、この結果から、MOSFETが過温度状態であると制御ICが判断する設定電圧を決めたが、シミュレーションではなく実際にSBDの電流-電圧特性を測定した結果から設定電圧を決定してもよい。この発明の実施の形態1では、以上のような構成としたことにより、MOSFETの温度を測定するためのSBDを備えた炭化珪素半導体装置1aを提供することができるという効果がある。また、ゲート絶縁膜41とポリシリコン電極21を備え、ポリシリコン電極21上にゲートチタン電極27dを備えたことにより、ショットキー電極であるアノードチタン電極27aとゲートチタン電極27dとを同一の工程で形成することができる。これらを同一の工程で形成することにより、炭化珪素半導体装置1aのSBD部2を製造するための専用工程を減らすことができ、生産性を向上させることができる。さらに、ソース領域37、ソースオーミック電極26e、第2ウェル領域36を備えたことにより、ソース領域37とカソードコンタクト領域16とを同一の工程で形成でき、ソースオーミック電極26eとカソードオーミック電極26bとを同一の工程で形成でき、第2ウェル領域36と第1ウェル領域13とを同一の工程で形成できる。これらを同一の工程で形成することにより、炭化珪素半導体装置1aのSBD部2を製造するための専用工程をさらに減らすことができ、生産性を向上させることができる。ガード領域17、ガードオーミック電極26c、ウェルコンタクト領域38を備えたことにより、ガード領域17とウェルコンタクト領域38とを同一工程で形成でき、ガードオーミック電極26cとカソードオーミック電極26bとソースオーミック電極26eとを同一の工程で形成できる。これらを同一の工程で形成することにより、炭化珪素半導体装置1aのSBD部2を製造するための専用工程をさらに減らすことができ、生産性を向上させることができる。また、ガード領域17を設けたことによって、スイッチングノイズがSBDに影響を与えることを抑制することができる。アノード端子32aとカソード端子32bに制御ICを接続し、制御ICが電流源と電圧計を備えたことにより、MOSFETの温度を容易に測定することができ、MOSFETの過温度を検出することができる。尚、この発明の実施の形態1では、炭化珪素ドリフト層8の表層部にカソード領域12および埋め込みチャネル領域33を形成した。しかし、カソード領域12および埋め込みチャネル領域33を特に形成せずに、炭化珪素ドリフト層8の表層部をそのままカソード領域12および埋め込みチャネル領域33として用いてもよい。また、この発明の実施の形態1では、SBDによって温度を測定する炭化珪素半導体素子をMOSFETとした。しかし、MOSFETに限ることはなく、IGBTInsulatedGateBipolarTransistor、JFETJunctionFET、SITStaticInductionTransistorなどでもよい。MOSFETの場合は、特に、SBDの製造工程とMOSFETの製造工程を共通化できるため、より生産性が高い。実施の形態2.図17は、この発明の実施の形態2における炭化珪素半導体装置1bを示す断面図であり、aはpn接合ダイオード部42付近を示す断面図、bはMOSFET部3bを示す断面図である。図17において、図1と同じ符号を付けたものは、同一または対応する構成を示しており、その説明を省略する。この発明の実施の形態1とは、MOSFETの温度センサとしてのダイオードをSBDではなく、pn接合ダイオードとした構成が相違している。また、炭化珪素ドリフト層8の表層部の埋め込みチャネル領域33を省略している構成が相違している。図17において、炭化珪素半導体装置1bは、炭化珪素エピタキシャル基板11に、炭化珪素半導体素子であるMOSFETが形成されたMOSFET部3bと、pn接合ダイオードが形成されたpn接合ダイオード部42と、を備えている。まず、pn接合ダイオード部42付近の構成について説明する。図17aに示すように、pn接合ダイオード部42には、炭化珪素ドリフト層8の表層部2に、カソード領域となるn型のシャローウェル領域43が形成され、このシャローウェル領域43と接してシャローウェル領域43よりも深い部位にp型のディープウェル領域46が形成されている。さらに、シャローウェル領域43およびディープウェル領域46の外周と一部オーバーラップして外周を囲むように、炭化珪素ドリフト層8の表層部に、p型の第3ウェル領域47が形成されている。そして、炭化珪素ドリフト層8のシャローウェル領域43の表層部には、第3ウェル領域47よりも高濃度のp型のアノード領域48が形成され、シャローウェル領域43よりも高濃度のn型のカソードコンタクト領域16が表層部でアノード領域48の外周を囲むように形成されている。また、第3ウェル領域47よりも高濃度のp型のガード領域17が、炭化珪素ドリフト層8の第3ウェル領域47の表層部でカソードコンタクト領域16の外周を囲むように形成されている。炭化珪素ドリフト層8上およびポリシリコン電極21上には、層間絶縁膜22が形成され、アノード領域48上、カソードコンタクト領域16上、ガード領域17上、ポリシリコン電極21上には、アノードコンタクトホール23a、カソードコンタクトホール23b、ガードコンタクトホール23c、ゲートコンタクトホール23dがそれぞれ形成されている。そして、アノード領域48上でアノードコンタクトホール23aの底部にあたる部位にはアノードオーミック電極26aが、カソードコンタクト領域16上でカソードコンタクトホール23bの底部にあたる部位にはカソードオーミック電極26bが、ガード領域17上でガードコンタクトホール23cの底部にあたる部位には、ガードオーミック電極26cが、それぞれ形成されている。さらに、アノードオーミック電極26aと接触し、アノードコンタクトホール23aの内面を覆うようにアノードチタン電極27aが形成される。他のチタン電極、各チタン電極上に形成される各配線、ドレインオーミック電極26f、ドレイン配線28fおよび各端子については、この発明の実施の形態1と同様であるため説明を省略する。次に、MOSFET部3bの構成について説明する。図17bに示すように、MOSFET部3bには、炭化珪素ドリフト層8の表層部に、第3ウェル領域47とほぼ同じ濃度のp型の第2ウェル領域36が形成され、炭化珪素ドリフト層8の第2ウェル領域36の表層部には、カソードコンタクト領域16とほぼ同じ濃度のn型のソース領域37が形成されている。炭化珪素ドリフト層8の表層部に、ソース領域37および第2ウェル領域36と接するように、アノード領域48およびガード領域17とほぼ同じ濃度のp型のウェルコンタクト領域38が形成されている。ポリシリコン電極21は、ゲート絶縁膜41を介して、炭化珪素ドリフト層8のソース領域37および第2ウェル領域36上に跨って形成される。尚、層間絶縁膜22やソースコンタクトホール23e、その他の電極などについては、この発明の実施の形態1と同様であるため説明を省略する。次に、この発明の実施の形態2における炭化珪素半導体装置1bの製造方法について説明する。図18~図25は、この発明の実施の形態2における炭化珪素半導体装置1bの製造方法の一部を示す断面図である。尚、各図において、aはpn接合ダイオード部42付近を示し、bはMOSFET部3bを示している。まず、図18に示すように、n型の炭化珪素基板6の一方の面7上にn型の炭化珪素ドリフト層8を形成し、その後、イオン注入によって、p型のディープウェル領域46およびカソード領域となるn型のシャローウェル領域43を一度に形成する。シャローウェル領域43の深さは例えば0.6μm以内の値とし、ディープウェル領域46の深さはシャローウェル領域43の底部より深く、かつ、後の工程で形成する第2ウェル領域36および第3ウェル領域47の底部よりも深く設定する。ここで、炭化珪素ドリフト層8のn型の不純物濃度は例えば1×1014~1×1017cm-3の範囲内の値とする。また、シャローウェル領域43およびディープウェル領域46の不純物濃度は、炭化珪素ドリフト層8の不純物濃度の値を超え、かつ、後の工程で形成する第2ウェル領域36および第3ウェル領域47の不純物濃度の値を超えない値に設定する。次に、図19に示すように、p型の不純物をイオン注入し、炭化珪素ドリフト層8の表層部に第3ウェル領域47および第2ウェル領域36を形成する。第3ウェル領域47は、シャローウェル領域43およびディープウェル領域46と一部オーバーラップし、シャローウェル領域43およびディープウェル領域46の外周を囲むように形成される。第3ウェル領域47の深さは、その底部が、シャローウェル領域43の底部より深く、ディープウェル領域46の底部より浅く設定する。第3ウェル領域47と第2ウェル領域36とは、ほぼ同じ不純物濃度であって、一度のイオン注入工程で形成される。イオン注入するp型の不純物濃度は、炭化珪素ドリフト層8の不純物濃度の値を超えており、例えば1×1015~1×1019cm-3の範囲内の値とする。次に、図20に示すように、n型の不純物をイオン注入し、炭化珪素ドリフト層8のシャローウェル領域43の表層部にカソードコンタクト領域16を、第2ウェル領域36の表層部にソース領域37を形成する。カソードコンタクト領域16とソース領域37とは、ほぼ同じ不純物濃度で、シャローウェル領域43よりも高濃度のn型であり、一度のイオン注入工程で形成される。イオン注入するn型の不純物濃度は、第1ウェル領域13および第2ウェル領域36の不純物濃度の値を超えており、例えば1×1017~1×1021cm-3の範囲内の値とする。次に、図21に示すように、p型の不純物をイオン注入し、炭化珪素ドリフト層8のシャローウェル領域43の表層部にアノード領域48を、第3ウェル領域47の表層部にガード領域17を、第2ウェル領域36の表層部にウェルコンタクト領域38をそれぞれ形成する。アノード領域48は、カソードコンタクト領域16によって外周を囲まれるように配置される。アノード領域48とガード領域17とウェルコンタクト領域38とは、ほぼ同じ不純物濃度で、第3ウェル領域47および第2ウェル領域36よりも高濃度のp型であり、一度のイオン注入工程で形成される。アノード領域48、ガード領域17およびウェルコンタクト領域38の深さは、シャローウェル領域43の底面を超えないように設定され、不純物濃度は、例えば1×1017~1×1021cm-3の範囲内の値とする。次に、アルゴンや窒素などの不活性ガス雰囲気、または真空中において、1500~2200°Cの範囲内の温度、0.5~60分の範囲内の時間で熱処理を行う。これにより、イオン注入された不純物が電気的に活性化される。次に、図22に示すように、フィールド酸化膜18を形成し、ゲート絶縁膜41を形成する。そして、ポリシリコン電極21をゲート絶縁膜41およびフィールド酸化膜18上に形成する。ポリシリコン電極21は、ゲート絶縁膜41を介して、炭化珪素ドリフト層8のソース領域37および第2ウェル領域36上に跨って形成される。次に、図23に示すように、炭化珪素ドリフト層8上およびポリシリコン電極21上に、層間絶縁膜22を形成し、ドライエッチングなどによって、アノード領域48上にアノードコンタクトホール23a、カソードコンタクト領域16上にカソードコンタクトホール23b、ガード領域17上にガードコンタクトホール23c、ソース領域37上にソースコンタクトホール23eをそれぞれ形成する。そして、それぞれのコンタクトホールの底部にあたる部位に、アノードオーミック電極26a、カソードオーミック電極26b、ガードオーミック電極26cおよびソースオーミック電極26eを形成する。そして、炭化珪素基板6の他方の面31にドレインオーミック電極26fを形成する。次に、図24に示すように、ポリシリコン電極21上にゲートコンタクトホール23dを形成する。次に、層間絶縁膜22の表面側からチタン膜を形成する。チタン膜は、アノードコンタクトホール23a、カソードコンタクトホール23b、ガードコンタクトホール23c、ゲートコンタクトホール23dおよびソースコンタクトホール23eの内面を覆うように形成される。次に、チタン膜の表面側からアルミニウム膜を形成する。アルミニウム膜は、アノードコンタクトホール23a、カソードコンタクトホール23b、ガードコンタクトホール23c、ゲートコンタクトホール23dおよびソースコンタクトホール23eを埋めるように形成される。そして、パターニングを行うことによって、アノードチタン電極27aおよびアノード配線28a、カソードチタン電極27bおよびカソード配線28b、ガードチタン電極27cおよびガード配線28c、ゲートチタン電極27dおよびゲート配線28d、ソースチタン電極27eおよびソース配線28eを形成する。次に、ドレインオーミック電極26f上に、ニッケルや金などによってドレイン配線28fを形成し、図25に示す状態となる。最後に、アノード端子32a、カソード端子32b、ガード端子32c、ゲート端子32d、ソース端子32eおよびドレイン端子32fをそれぞれ形成し、図17に示す炭化珪素半導体装置1bが完成する。この発明の実施の形態2における炭化珪素半導体装置1bに形成されたpn接合ダイオードの温度センサとしての動作は、この発明の実施の形態1と同様であるため説明を省略する。この発明の実施の形態2では、以上のような構成としたことにより、MOSFETの温度を測定するためのpn接合ダイオードを備えた炭化珪素半導体装置1bを提供することができるという効果がある。また、カソード領域となるシャローウェル領域43およびディープウェル領域46を同一の工程で形成することができる。これらを同一の工程で形成することにより、炭化珪素半導体装置1bの製造工程を減らすことができ、生産性を向上させることができる。アノード領域48、ガード領域17およびウェルコンタクト領域38を同一の工程で形成することができる。これらを同一の工程で形成することにより、炭化珪素半導体装置1bのpn接合ダイオード部42を製造するための専用工程を減らすことができ、生産性を向上させることができる。さらに、アノードオーミック電極26a、カソードオーミック電極26b、ガードオーミック電極26cおよびソースオーミック電極26eを同一の工程で形成することができる。これらを同一の工程で形成することにより、炭化珪素半導体装置1bのpn接合ダイオード部42を製造するための専用工程を減らすことができ、生産性を向上させることができる。アノード端子32aとカソード端子32bに制御ICを接続し、制御ICが電流源と電圧計を備えたことにより、MOSFETの温度を容易に測定することができ、MOSFETの過温度を検出することができる。尚、この発明の実施の形態2では、この発明の実施の形態1と相違する部分について説明し、同一または対応する部分についての説明は省略した。