パッケージインダクタンスを補償するための集積回路ICであって、オンチップグラウンドノードに直接接続された第1のICグラウンドパッドと;調整可能キャパシタ回路を介して前記オンチップグラウンドノードに接続された第2のICグラウンドパッドと、なお、前記調整可能キャパシタ回路のキャパシタンスは、前記ICの動作周波数において、パッケージインダクタンスと共振する;を備える集積回路。プリント基板PCBグラウンドノードは、前記第1の集積回路ICパッドおよび前記第2のICパッドに接続され、前記パッケージインダクタンスは、前記第2のICパッドと前記PCBグラウンドノードとの間の接続からのものである、請求項1に記載の集積回路。前記オンチップグラウンドのインピーダンスは、前記調整可能キャパシタ回路が前記パッケージインダクタンスと共振する場合、前記集積回路の前記動作周波数において、前記調整可能キャパシタ回路がない場合よりも低い、請求項2に記載の集積回路。前記調整可能キャパシタ回路は、スイッチドキャパシタと並列に、固定キャパシタを備える、請求項1に記載の集積回路。前記スイッチドキャパシタは、キャパシタと直列にスイッチを備え、前記スイッチは、制御電圧に基づいて、前記調整可能キャパシタバンクからの前記キャパシタのキャパシタンスを含むまたは除くように動作する、請求項4に記載の集積回路。前記スイッチはトランジスタである、請求項5に記載の集積回路。前記スイッチは、N型金属酸化膜半導体NMOS電界効果トランジスタである、請求項5に記載の集積回路。前記調整可能キャパシタ回路は、互いに並列で、かつ、前記固定キャパシタと並列な複数のスイッチドキャパシタ、を備える、求項6に記載の集積回路。前記スイッチドキャパシタ内の前記キャパシタのキャパシタンスは、バイナリビットインクリメントにしたがって増加する、請求項8に記載の集積回路。前記スイッチドキャパシタ内の前記トランジスタのスイッチオン抵抗は、バイナリビットインクリメントにしたがって増加する、請求項8に記載の集積回路。パッケージインダクタンスを補償するための装置であって、オンチップグラウンドノードに直接接続された第1の集積回路ICグラウンドパッドと;調整可能キャパシタ回路を介してオンチップグラウンドノードに接続された第2のICグラウンドパッドと、なお、前記調整可能キャパシタ回路のキャパシタンスは、前記ICの動作周波数において、パッケージインダクタンスと共振する;を備える装置。プリント基板PCBグラウンドノードは、前記第1の集積回路ICパッドおよび前記第2のICパッドに接続され、前記パッケージインダクタンスは、前記第2のICパッドと前記PCBグラウンドノードとの間の接続からのものである、請求項11に記載の装置。前記オンチップグラウンドのインピーダンスは、前記調整可能キャパシタ回路が前記パッケージインダクタンスと共振する場合、前記集積回路の前記動作周波数において、前記調整可能キャパシタ回路がない場合よりも低い、請求項12に記載の装置。前記調整可能キャパシタ回路は、スイッチドキャパシタと並列な固定キャパシタを備える、請求項11に記載の装置。前記スイッチドキャパシタは、キャパシタと直列にスイッチを備え、前記スイッチは、制御電圧に基づいて、前記調整可能キャパシタバンクからの前記キャパシタのキャパシタンスを含むまたは除くように動作する、請求項14に記載の装置。前記スイッチはトランジスタである、請求項15に記載の装置。前記スイッチは、N型金属酸化膜半導体NMOS電界効果トランジスタである、請求項15に記載の装置。前記調整可能キャパシタ回路は、互いに並列で、かつ、前記固定キャパシタと並列な複数のスイッチドキャパシタ、を備える、請求項16に記載の装置。前記スイッチドキャパシタ内の前記キャパシタのキャパシタンスは、バイナリビットインクリメントにしたがって増加する、請求項18に記載の装置。前記スイッチドキャパシタ内の前記トランジスタのスイッチオン抵抗は、バイナリビットインクリメントにしたがって増加する、請求項18に記載の装置。パッケージインダクタンスを補償するための装置であって、オンチップグラウンドノードに直接接続された集積回路ICを接続するための第1の手段と;調整可能容量性手段を介して前記オンチップグラウンドノードに接続されたICを接続するための第2の手段と、なお、前記調整可能容量性手段のキャパシタンスは、前記ICの動作可能な周波数において、パッケージインダクタンスと共振する;を備える装置。プリント基板PCBグラウンドノードは、接続するための前記第1の手段および接続するための前記第2の手段に接続され、前記パッケージインダクタンスは、接続するための前記第2の手段と前記PCBグラウンドノードとの間の接続からのものである、請求項21に記載の装置。前記オンチップグラウンドのインピーダンスは、前記調整可能容量性手段が前記パッケージインダクタンスと共振する場合、前記集積回路の前記動作周波数において、前記調整可能容量性手段がない場合よりも低い、請求項22に記載の装置。前記調整可能容量性手段は、スイッチド容量性手段と並列した固定容量性手段を備える、請求項21に記載の装置。前記スイッチド容量性手段は、容量性手段と直列に、スイッチするための手段を備え、前記スイッチするための手段は、制御電圧に基づいて、前記調整可能容量性手段からの前記容量性手段のキャパシタンスを含むまたは除くように動作する、請求項24に記載の装置。前記スイッチするための手段はトランジスタである、請求項25に記載の装置。前記スイッチするための手段は、N型金属酸化膜半導体NMOS電界効果トランジスタである、請求項25に記載の装置。前記調整可能容量性手段は、互いに並列で、かつ、前記固定容量性手段と並列な複数のスイッチドキャパシタ、を備える、請求項26に記載の装置。前記スイッチド容量性手段内の前記容量性手段のキャパシタンスは、バイナリビットインクリメントにしたがって増加する、請求項28に記載の装置。前記スイッチド容量性手段内の前記トランジスタのスイッチオン抵抗は、バイナリビットインクリメントにしたがって増加する、請求項28に記載の装置。パッケージインダクタンスを補償するための方法であって、第1の集積回路ICパッドを、オンチップグラウンドノードに直接接続することと;第2のICパッドを、調整可能キャパシタ回路を介して前記オンチップグラウンドノードに接続することと、なお、前記調整可能キャパシタ回路のキャパシタンスは、前記ICの動作周波数において、パッケージインダクタンスと共振する;を備える方法。プリント基板PCBグラウンドノードを、前記第1の集積回路ICパッドおよび前記第2のICパッドに接続すること、をさら備え、前記パッケージインダクタンスは、前記第2のICパッドと前記PCBグラウンドノードとの間の接続からのものである、請求項31に記載の方法。前記オンチップグラウンドのインピーダンスは、前記調整可能キャパシタ回路が前記パッケージインダクタンスと共振する場合、前記集積回路の前記動作周波数において、前記調整可能キャパシタ回路がない場合よりも低い、請求項32に記載の方法。前記調整可能キャパシタ回路は、スイッチドキャパシタと並列した固定キャパシタを備える、請求項31に記載の方法。前記スイッチドキャパシタは、キャパシタと直列にスイッチを備え、前記スイッチは、制御電圧に基づいて、前記調整可能キャパシタバンクからの前記キャパシタのキャパシタンスを含むまたは除くように動作する、請求項34に記載の方法。前記スイッチはトランジスタである、請求項35に記載の方法。前記スイッチは、N型金属酸化膜半導体NMOS電界効果トランジスタである、請求項35に記載の方法。前記調整可能キャパシタ回路は、互いに並列で、かつ、前記固定キャパシタと並列な複数のスイッチドキャパシタ、を備える、請求項36に記載の方法。前記スイッチドキャパシタ内の前記キャパシタのキャパシタンスは、バイナリビットインクリメントにしたがって増加する、請求項38に記載の方法。前記スイッチドキャパシタ内の前記トランジスタのスイッチオン抵抗は、バイナリビットインクリメントにしたがって増加する、請求項38に記載の方法。前記調整可能キャパシタ回路の前記キャパシタンスを、可能な最も高い利得を生成するキャパシタンスに調整することをさらに備える、請求項31に記載の方法。図1は、無線通信システム100を示すブロック図である。基地局102は、1または複数の無線通信デバイス104と通信しうる。基地局102は、アクセスポイント、ブロードキャスト送信機、ノードB、発展型ノードB等とも呼ばれ、それらの機能のうちのいくつかまたは全てを含みうる。各基地局102は、特定の地理的エリアに対して通信カバレッジを提供しうる。無線通信デバイス104は、端末、アクセス端末、ユーザ機器UE、モバイルデバイス、加入者ユニット、局等とも呼ばれ、それらの機能のうちのいくつかまたは全てを含みうる。無線通信デバイス104は、セルラ電話、携帯情報端末PDA、無線デバイス、無線モデム、ハンドヘルドデバイス、ラップトップコンピュータ等でありうる。無線通信デバイス104は、所与の時間にアンテナを用いてダウンリンクDL108および/またはアップリンクUL106上で、0、1、または複数の基地局102と通信しうる。ダウンリンク108すなわち順方向リンクは、基地局102から無線通信デバイス104への通信リンクを指し、アップリンク106すなわち、逆方向リンクは、無線通信デバイス104から基地局102への通信リンクを指す。無線通信デバイス104および基地局102は、1または複数の無線周波数RF集積回路IC110a~bを有しうる。例えば、RF集積回路110a~bは、RF増幅器またはRF送信/受信スイッチでありうる。RF集積回路110a~bは、プリント基板PCB114a~bに取り付けられたRF集積回路パッケージ112a~b内にありうる。RF集積回路パッケージ112a~bがプリント基板114bに追加されると、ICグラウンドパッドとPCBグラウンドとの間で良好なグラウンド接続を有することが望まれうる。すなわち、ICグラウンドパッドとPCBグラウンドとの間の接続は、動作周波数において、チップ側のインピーダンスをほとんどまたはまったくもたらさない。ICグラウンドパッドは、ワイヤボンディングwirebondingまたはフリップチップflipchip方法を用いてPCBグラウンドに接続されうる。しかしながら、これらの接続タイプはいずれも、RF集積回路110a~bの動作周波数に比例してグラウンドインピーダンスを増加させるいくらかの寄生インダクタンスを作り出す。このグラウンドインピーダンスは、RF増幅器における電力利得を低下させうる。送信/受信スイッチのようなRFスイッチは、グラウンドインダクタンスによる低いRFアイソレーションを有しうる。よって、ICグラウンドパッドからPCBグラウンドへの接続の寄生インダクタンスのインピーダンスを最小化する方法で、PCBグラウンドをRF集積回路110a~bに拡張することが望まれうる。換言すると、グラウンドインダクタンス効果を最小化し、インダクタンス変化を明らかにするaccountforことが望まれうる。無線通信システム100は、利用可能なシステムリソース例えば、帯域幅および送信電力を共有することによって複数のユーザとの通信をサポートすることができる多元接続システムでありうる。このような多元接続システムの例は、符号分割多元接続CDMAシステム、時分割多元接続TDMAシステム、周波数分割多元接続FDMAシステム、直交周波数分割多元接続OFDMAシステム、および空間分割多元接続SDMAシステムを含む。図2は、パッケージインダクタンス230補償型調整可能キャパシタ回路220を示すブロック図である。前述されたように、RF集積回路210を含む集積回路パッケージ212は、プリント基板214に接続されうる。RF集積回路210は、例えば、トランジスタ、抵抗器、キャパシタ等のRF回路エレメント224を含みうる。例えば、これらのRF回路エレメント224は、RF増幅器、RF送信/受信スイッチ、または、無線周波数を用いて動作する他のタイプの回路を形成するように結合しうる。本明細書のシステムおよび方法は、調整可能であり、チップ側で、すなわち、PCBに対する変更なく、実現されうる。1つの構成において、本明細書のシステムおよび方法は、バイアスダイオードまたは負の電圧バイアスを要求しなくて良い。集積回路210からPCB214への強いグラウンド接続は、パッケージインダクタンス230、すなわち、ICグラウンドパッド216a~bとPCBグラウンド218との間のインダクタンスを最小化しうる。ICチップ210のサイズが増加し、IC210の動作周波数が増加すると、パッケージインダクタンス230ICグラウンドパッド216a~bからPCBグラウンド218へのは、より深刻にIC210の性能を劣化させうる。本明細書のシステムおよび方法は、オンチップグラウンド222と、ICグラウンドパッド216bのうちの1つとの間の調整可能キャパシタ回路220を用いてグラウンドへの接続のパッケージインダクタンス230を補償しうる。この調整可能キャパシタ回路220は、特定のキャパシタンスを生成するように動作する複数のスイッチドキャパシタを含みうる。調整可能キャパシタ回路220内のキャパシタはスイッチを用いて、RF集積回路210に含まれうるか、RF集積回路210から除かれうる。例えば、各キャパシタは、キャパシタをRF集積回路210の中にまたは外にスイッチするトランジスタと直列でありうる。パッケージインダクタンス230は、例えば、ボンディングワイヤまたはフリップチップバンプ等、ICグラウンドパッド216a~bとPCBグラウンド218との間の接続タイプに依存して0.3nHから2nHまで変化しうる。RF回路グラウンドのこのパッケージインダクタンス230は、回路の性能に悪影響を及ぼしうる。例えば、RF増幅器内のグラウンドインダクタンス、すなわち、パッケージインダクタンス230は、電力利得および安定性マージンを低下させうる。送信/受信スイッチのようなRFスイッチは、グラウンドインダクタンスにより低いRFアイソレーションを有しうる。加えて、パッケージインダクタンス230は、部分的に、パッケージプロセスにおける顕著なプロセスの変化により、予想不可能でありうる。図3は、パッケージインダクタンス補償型調整可能キャパシタ回路300を示す回路図である。回路300は、オンチップグラウンド322からPCBグラウンド318a~bへの接続のために2つの集積回路ICパッド316a~bを含みうる。第1のICパッド316aは、PCBグラウンド318aに直接接続されうる。すなわち、直流DC経路326を形成する。第2のICパッド316bは、無線周波数RF経路328を形成するために、1または複数のキャパシタ320を通してPCBグラウンド318bに接続されうる。DC経路326は、第1のパッケージインダクタンスL1330aを含み、RF経路328は、第2のパッケージインダクタンスL2330bを含みうる。単一のキャパシタC0320として示されているが、キャパシタンスは、例えば、スイッチドキャパシタバンクのような、調整可能キャパシタによって作り出されうる。オンチップキャパシタC0320は、式1にしたがって動作周波数w0で、第2のパッケージインダクタンスL2330bと共振するように選択されうる:RF経路328を通るオンチップグラウンド322のインピーダンスは、式2によって説明されうる:このように、オンチップグラウンド322のインピーダンスZ0は、集積回路の動作周波数w0においてゼロでありうる。すなわち、オンチップグラウンド322は、動作周波数w0でイデアルになる。図4aは、パッケージインダクタンス補償型調整可能キャパシタ回路を含まない、単一のオンチップグラウンド422aからプリント基板PCBグラウンド418aへの接続を有する回路438を示す回路図である。換言すると、ICグラウンドパッドは、ワイヤボンディングまたはフリップチップバンプを用いてPCBグラウンド418aに接続し、これは、第1の寄生インダクタンスL1434aをもたらしうる。第1のインダクタンスL1434aのための可能な値は、使用される接続のタイプに依存して、0.3nHから2nHでありうる。接続は、接続負荷432aを含みうる。接続負荷432aは、グラウンドインピーダンスを表しうる。すなわち、これは、図2に示されたRF回路エレメントの簡潔モデルとみなされうる。パッケージインダクタンス補償型調整可能キャパシタ回路が無い場合、動作周波数例えば2.4GHzでのこの接続のインピーダンスは、比較的高くなりうる。換言すると、接続は、調整可能キャパシタ回路がない場合、調整可能キャパシタ回路が1つある場合よりも、動作周波数において、より高いインピーダンスを有しうる。チップ側のインピーダンスは、動作周波数に対して直線的に増加しうる。図4bは、オンチップグラウンド422bとPCBグラウンド418b~cとの間でデュアル接続を有する回路440の1つの構成を示す回路図である。この回路440は、接続負荷432b、RF経路428、および、DC経路436を含みうる。接続負荷432bは、グラウンドインピーダンスを表しうる。すなわち、これは、図2に示されたRF回路エレメントの簡潔モデルとみなされうる。回路440は、パッケージインダクタンス補償型調整可能キャパシタ回路を含みうる。すなわち、キャパシタンス420は、ICの動作周波数においてRF経路428の第2のインダクタンスL2434bと共振しうる。これは、オンチップグラウンド422bインピーダンスを減らしうる。キャパシタンス420は、1または複数のトランジスタを含む調整可能キャパシタ回路で生成されうる。キャパシタンス420の生成するために使用されるトランジスタスイッチの抵抗は、RF経路428において抵抗器436としてモデリングされる。このように、キャパシタンス420が、ICの動作周波数においてRF経路428の第2のインダクタンスL2434bと共振する場合、動作周波数に対するインピーダンスは、キャパシタンス420がない場合よりも低くなりうる。さらに、DC経路426は、DC経路426内の第3のインダクタンスL3434cに関わらず、DC信号に対する比較的低いインピーダンスを提示する。第2のインダクタンスL2434bおよび第3のインダクタンスL3424cに対する可能値は、使用される接続のタイプに依存して、0.3nHから2nHでありうる。キャパシタンス420および抵抗器436に対する可能値は、それぞれ、9pHおよび1Ohmでありうる。図5は、RF回路のオンチップグラウンドの動作周波数の関数としてインピーダンスを示すプロットである。特に、単一接続回路プロット538は、図4Aに示される単一接続回路438に対応しうる。同様に、デュアル接続回路プロット540は、図4に示されるデュアル接続回路440に対応しうる。プロットについて、パッケージインダクタンス434a~cは、0.5nHとしてモデリングされ、抵抗436は、1Ohmとしてモデリングされる。単一接続回路プロット538のインピーダンスは、動作周波数に対して直線的に増加しうる。動作周波数例えば、2.4GHz541におけるグラウンド接続のインピーダンスは、約7.54Ohmでありうる。対照的に、デュアル接続回路プロット540のインピーダンスは、直線的に増加しないが、おおよそ動作周波数例えば、2.4GHz541で共振し、よって、動作周波数541におけるオンチップグラウンドのインピーダンスを約1.076Ohmに減らしうる。この共振は、RF経路428におけるキャパシタンス420によって引き起こされうる。この意味で、キャパシタバンクは、動作周波数541に調整されうる。すなわち、動作周波数541で低いオンチップグラウンドインピーダンスを引き起こす。さらに、DC信号に対するインピーダンス例えば、0Hzは、0Ohmsでありうるか、あるいは、0Ohmに近くなりうる。図6は、PCBグラウンド618a~bへの接続において寄生インダクタンスを補償しうる回路640を示す回路図である。回路640は、オンチップグラウンド622から第1のICパッド616a、次にPCBグラウンド618aへの直接的な経路を含み、よって、第1のパッケージインダクタンスL1630aをもたらす。回路640は、さらに、1または複数のキャパシタを通してオンチップグラウンドを第2のICパッド616bに、次にPCBグラウンド618bに接続する経路を含み、よって、第2のパッケージインダクタンスL2630bをもたらしうる。直接的な接続は、オンチップグラウンド622のためにDC経路626を提供し、キャパシタを通る接続は、RF経路628を提供しうる。回路640は、調整可能キャパシタ回路641を含みうる。第1のキャパシタC0620は、調整可能キャパシタ回路641において、1または複数のスイッチドキャパシタ642a~dと並列でありうる。第1のキャパシタC0620は、共振品質係数resonatingqualityfactorを最大化するためにスイッチドキャパシタでなくともよい。第1のスイッチドキャパシタC642aは、第2のスイッチドキャパシタ2C642b、第3のスイッチドキャパシタ4C642c、第4のスイッチドキャパシタ8C642dと並列である。ここで、2Cは、Cの2倍かつ4Cの半分の大きさのキャパシタンスを示す。すなわち、スイッチドキャパシタ642の値は、バイナリビットインクリメントを用いて増加しうる。換言すると、キャパシタは、C0620からC015CへのRF経路628に含まれるキャパシタンスを調整するために直線的にスケーリングされうる。このように、RF経路628のための実効キャパシタンスeffectivecapacitanceは調整可能でありうる。RF経路628の実効キャパシタンスCeffは、それが、式3にしたがって動作周波数w0で第2のパッケージインダクタンスL2630bと共振するように選択されうる:次に、オンチップグラウンド622のインピーダンスZ0が式4にしたがって与えられうる:したがって、インピーダンスZ0は、動作周波数w0において、ゼロイデアルグラウンドでありうるか、あるいは、ゼロに近くなりうる。実効キャパシタンスCeffは、パッケージインダクタンスが予想可能でない可能性があり、パッケージングプロセス変動packagingprocessvariationで変化する、という事実を明らかにするために調整可能である。同様に、調整可能キャパシタ回路641は、オンチップキャパシタのICプロセス変動を補償しうる。共振品質係数を最大化するために、キャパシタC0620は、トランジスタスイッチを有さなくともよい。さらに、トランジスタによって回路に追加される等価抵抗は、トランジスタのサイズで制御されうる。例えば、チャネル幅が上がると、抵抗はさがる。このように、トランジスタ644のサイズは、キャパシタ642と共にスケーリングされうる。スイッチドキャパシタ642の各々は、トランジスタ644a~dと直列であり、すなわち、第1のスイッチドキャパシタC642aは、第1のトランジスタX644aと直列であり、第2のスイッチドキャパシタ2C642bは第2のトランジスタ2X644bと直列であり、第3のスイッチドキャパシタ4C642cは、第3のトランジスタ4X644cと直列であり、第4のスイッチドキャパシタ8C642dは、第4のトランジスタ8X644dと直列でありうる。トランジスタ644を説明するために使用されたように、2Xという用語は、Xの2倍であり、4Xの半分である、回路540に加えられる等価的なスイッチオン抵抗を示す。トランジスタ644は、N型金属酸化膜半導体NMOS電界効果トランジスタでありうる。トランジスタ644は、それぞれの制御電圧648a~dに基づいてRF経路628からのキャパシタンスを含むまたは除くように動作しうる。各トランジスタ644は、抵抗器を用いてバイアスされうる。すなわち、第1の抵抗器646aは、第1の制御電圧V0648aから第1のトランジスタ644aをバイアスするために使用され、第2の抵抗器646bは、第2の制御電圧V1648bから第2のトランジスタ644bをバイアスするために使用され、第3の抵抗器646cは、第3の制御電圧V2648cから第3のトランジスタ644cをバイアスするために使用され、第4の抵抗器646dは、第4の制御電圧V3648dから第4のトランジスタ644dをバイアスするために使用されうる。これらの制御電圧648a~dは、回路640から最良の性能を達成するために、工場較正の間またはシステム較正の間に設定されうる。図7は、パッケージインダクタンス補償型調整可能キャパシタ回路641を使用しうるRF増幅器750を示す回路図である。RF増幅器750は、RF入力信号752を受信し、RF出力信号754を出力しうる。RF出力信号754は、RF入力信号752の増幅されたバージョンでありうる。RF入力信号752は、第1のトランジスタ756および第2のトランジスタ758のゲートで受信されうる。トランジスタは、N型金属酸化膜半導体NMOS電界効果トランジスタでありうる。第1のトランジスタ756のドレインは、供給電圧Vdd760に接続する第1のICパッド762に接続されうる。第1のトランジスタ756のソースおよび第2のトランジスタ758のドレインは、RF出力信号754を生成するために接続されうる。第2のトランジスタ758のソースは、オンチップグラウンド722のノードに接続されうる。オンチップグラウンド722は、第2のICパッド716に接続しうる。第2のICパッド716が、PCBグラウンド718に接続した場合、グラウンドパッケージインダクタンス730がRF増幅器750にもたらされうる。このグラウンドインダクタンス730は、RF増幅器750の電力利得と安定性マージンを低下させうる。このように、1つの構成において、調整可能キャパシタ回路641は、RF増幅器750にもたらされ、グラウンドパッケージインダクタンス730を補償しうる。これは、DC経路626およびRF経路628を可能にするために、PCBグラウンド718にも接続する第3のICパッド示されないを追加することを要求しうる。調整可能キャパシタ回路641は、C0からC015Cのどこかにキャパシタンスを含むように調整されうる。グラウンド接続がよりイデアルになるにつれ、動作周波数におけるRF経路628のインピーダンスは低下し、RF増幅器750の利得は増加しうる。よって、調整のプロセスは、調整可能キャパシタ回路641のキャパシタンスを、最も高い可能な利得を生成する値に調整することを含みうる。図8は、パッケージインダクタンス補償型調整可能キャパシタ回路641を使用しうる送信/受信スイッチ864を示す回路図である。スイッチ864は、交差接続構成で4つのトランジスタを含みうる。1つの構成において、第1のトランジスタ866のゲートおよび第4のトランジスタ872のゲートは、第1の抵抗器874および第4の抵抗器880を介して送信制御信号882に接続されうる。第2のトランジスタ868のゲートおよび第3のトランジスタ870のゲートは、第2の抵抗器876および第3の抵抗器878を介して受信制御信号884に接続されうる。第1のトランジスタ866および第2のトランジスタ868のドレインは、1または複数のアンテナ888と通信するICパッド886に接続されうる。第1のトランジスタ866のソースおよび第3のトランジスタ870のドレインは、送信機890と通信し、第2のトランジスタ868のソースおよび第4のトランジスタ872のドレインは、受信機892と通信しうる。第3のトランジスタ870および第4のトランジスタ872のソースは、オンチップグラウンド822に接続されうる。オンチップグラウンド822は、第2のICパッド816に接続しうる。第2のICパッド816が、PCBグラウンド818に接続する場合、グラウンドパッケージインダクタンス830が送信/受信スイッチ864にもたらされうる。このグラウンドパッケージインダクタンス830は、低いRFアイソレーションを引き起こしうる。このように、1つの構成において、調整可能キャパシタ回路641は、送信/受信スイッチ864にもたらされ、グラウンドパッケージインダクタンス830を補償しうる。これは、DC経路626およびRF経路628を可能にするために、PCBグラウンド818に接続する第3のICパッド示されないの追加を要求しうる。調整可能キャパシタ回路641は、C0からC015Cのどこかにキャパシタンスを含むように調整されうる。グラウンド接続がよりイデアルになるにつれ、動作周波数におけるRF経路628のインピーダンスは低下し、送信/受信スイッチ864におけるRFアイソレーションは増加しうる。このように、調整のプロセスは、調整可能キャパシタ回路641のキャパシタンスを、最も高い可能なRFアイソレーションを生成する値に調整することを含みうる。図9は、パッケージインダクタンスと共振するオンチップ調整可能キャパシタ回路641を使用してICグラウンド接続のパッケージインダクタンスを補償するための方法900を示すフロー図である。方法900は、図6で示される回路640を使用して実行されうる。回路640は、第1の集積回路ICパッド616aをオンチップグラウンドノード622に直接接続しうる994。回路640は、さらに、調整可能キャパシタ回路641を通して第2のICパッド616bをオンチップグラウンドノード622に、接続しうる996。調整可能キャパシタ回路641は、各々が、例えば、トランジスタ644などのスイッチを制御する1または複数の制御信号648を用いて調整されうる。スイッチは、回路640における特定のキャパシタンス、すなわち、回路640のRF経路628におけるC0とC015Cとの間のキャパシタンスを含むように動作しうる。これらの制御信号648は、RF増幅器または送信/受信スイッチのようなより大きい回路において最良の性能を得るために工場較正の間に設定されうる。あるいは、制御信号648は、システム較正の間に設定されうる。例えば、制御信号648は、ICが使用される直前に、あるいは、ICがアイドルである場合に周期的に決定されうる。回路640は、さらに、PCBグラウンドノード618を第1のICパッド616a例えば、DC経路626を形成するためにおよび第2のICパッド616b例えば、RF経路628を形成しうるためにに接続しうる998。回路は、調整可能回路を調整する制御信号648のための1または複数の最も良い値を決定するために較正プロセスを実行しうる999。この較正プロセスは、ICが使用される直前、あるいは、アイドル期間の間周期的に実行されうる999。換言すると、較正は、工場でICが売られる前に工場較正またはユーザによって周期的に自己較正実行されうる。図10は、基地局1002内に含まれうる特定のコンポーネントを示す。前述された基地局102または通信デバイスは、図10に示されている基地局1002と同様に構成されうる。基地局1002が、本明細書で呼ばれるような通信デバイスでありうることも注意されたい。基地局1002はプロセッサ1049を含む。プロセッサ1049は、汎用のシングルチップマイクロプロセッサあるいはマルチチップマイクロプロセッサ例えば、ARM、専用マイクロプロセッサ例えば、デジタル信号プロセッサDSP、マイクロコントローラ、プログラマブルゲートアレイ等でありうる。プロセッサ1049は中央処理ユニットCPUと呼ばれうる。単一のプロセッサ1049しか、図10の基地局1002には示されていないが、他の構成では、プロセッサの組み合わせ例えば、ARMとDSPが使用されうる。基地局1002は、また、プロセッサ1049と電子通信状態にあるメモリ1033を含むすなわち、プロセッサ1049は、メモリ1033から情報を読み取ることおよび/またはメモリ1033に情報を書き込むことができる。メモリ1033は、電子情報を記憶することができる任意の電子コンポーネントでありうる。メモリ1033は、ランダムアクセスメモリRAM、読取専用メモリROM、磁気ディスク記憶媒体、光記憶媒体、RAMのフラッシュメモリデバイス、プロセッサと共に含まれるオンボードメモリ、プログラマブル読取専用メモリPROM、消去可能プログラマブル読取専用メモリEPROM、電気的消去可能PROMEEPROM、レジスタ等、およびそれらの組み合わせなどでありうる。データ1035および命令群1037は、メモリ1033に記憶されうる。命令1037は、1または複数のプログラム、ルーチン、サブルーチン、関数、プロシージャ等を含みうる。命令1037は、単一のコンピュータ読取可能なステートメントまたは多数のコンピュータ読取可能なステートメントを含みうる。命令1037は、アクセスポイント102、基地局、または通信デバイスに関して開示された方法を実現するようにプロセッサ1049によって実行可能でありうる。命令1037を実行することは、メモリ1033内に記憶されるデータ1035の使用を含みうる。図10は、いくつかの命令1037aおよびデータ1035aがプロセッサ1049にロードされている様子を示す。基地局1002はさらに、基地局1002とリモートロケーションとの間での信号の送受信を可能にするために、送信機1045および受信機1047を含みうる。送信機1045および受信機1047は、トランシーバ1043と総称されうる。アンテナ1041はトランシーバ1043に電気的に結合されうる。基地局1002はさらに、複数の送信機、複数の受信機、複数のトランシーバ、および/または複数のアンテナを含みうる示されない。基地局1002の様々なコンポーネントは、電力バス、制御信号バス、状態信号バス、データバス等を含みうる1または複数のバスによって互いに結合されうる。簡潔にするために、様々なバスが、バスシステム1039として図10に示されている。図11は、無線通信デバイス1122内に含まれうる特定のコンポーネントを示す。図1の無線通信デバイス104は、図11に示される無線通信デバイス1122と同様に構成されうる。無線通信デバイス1122の例は、セルラ電話、ハンドヘルド無線デバイス、無線モデム、ラップトップコンピュータ、パーソナルコンピュータ等を含む。無線通信デバイス1122はプロセッサ1167を含む。プロセッサ1167は、汎用のシングルチップマイクロプロセッサまたはマルチチップマイクロプロセッサ例えば、ARM、専用マイクロプロセッサ例えば、デジタル信号プロセッサDSP、マイクロコントローラや、プログラマブルゲートアレイ等でありうる。プロセッサ1167は中央処理ユニットCPUと呼ばれうる。単一のプロセッサ1167しか図11の無線通信デバイス1122には示されないが、他の構成として、プロセッサの組み合わせ例えば、ARMおよびDSPが使用されうる。無線通信デバイス1122は、さらに、プロセッサ1167と電子通信状態にあるメモリ1151を含むすなわち、プロセッサ1167は、メモリ1151から情報を読み取ることおよび/またはメモリ1151に情報を書き込むことができる。メモリ1151は、電子情報を記憶することができる任意の電子コンポーネントでありうる。メモリ1151は、ランダムアクセスメモリRAM、読取専用メモリROM、磁気ディスク記憶媒体、光記憶媒体、RAMのフラッシュメモリデバイス、プロセッサと共に含まれるオンボードメモリ、プログラマブル読取専用メモリPROM、消去可能プログラマブル読取専用メモリEPROM、電気的消去可能PROMEEPROM、レジスタ、およびそれらの組み合わせなどでありうる。データ1153および命令1155は、メモリ1151に記憶されうる。命令1155は、1または複数のプログラム、ルーチン、サブルーチン、関数、プロシージャ等を含みうる。命令1155は、単一のコンピュータ読取可能なステートメントまたは多数のコンピュータ読取可能なステートメントを含みうる。命令1155は、アクセス端末122に関して上で説明された方法を実現するようにプロセッサ1167によって実行可能でありうる。命令1155を実行することは、メモリ1151に記憶されたデータ1153の使用を含みうる。図11は、いくつかの命令1155aおよびデータ1153aがプロセッサ1167にロードされている様子を示す。無線通信デバイス1122はさらに、無線通信デバイス1122とリモートロケーションとの間での信号の送受信を可能にするために、送信機1163および受信機1165を含みうる。送信機1163および受信機1165は、トランシーバ1161と総称されうる。アンテナ1126は、トランシーバ1161に電気的に結合されうる。無線通信デバイス1122はさらに、複数の送信機、複数の受信機、複数のトランシーバ、および/または複数のアンテナを含みうる示されない。無線通信デバイス1122の様々なコンポーネントは、電力バス、制御信号バス、状態信号バス、データバス等を含みうる1または複数のバスによって互いに結合されうる。簡潔にするために、様々なバスが、バスシステム1157として図11に示されている。決定することdeterminingという用語は、幅広い種類の動作を包含し、したがって、決定することは、算出することcalculating、計算することcomputing、処理することprocessing、導出することderiving、調査することinvestigating、ルックアップすることlookingup例えば、表、データベース、または別のデータ構造をルックアップすること、確実にすることascertaining等を含みうる。さらに、決定することは、受信することreceiving例えば、情報を受信すること、アクセスすることaccessing例えば、メモリ内のデータにアクセスすること等を含みうる。さらに、決定することは、解決することresolving、選択することselecting、選ぶことchoosing、確立することestablishing等を含みうる。~に基づいてbasedonという表現は、別途明確に記載されていない限り、~だけに基づいてbasedonlyonを意味しない。換言すると、~に基づいてという表現は、~だけに基づいておよび少なくとも~に基いてbasedatleastonの両方を表す。プロセッサという用語は、汎用プロセッサ、中央処理ユニットCPU、マイクロプロセッサ、デジタル信号プロセッサDSP、コントローラ、マイクロコントローラ、ステートマシン等を包含するように広く解釈されるべきである。いくつかの環境下では、プロセッサは、特定用途向け集積回路ASIC、プログラマブル論理デバイスPLD、フィールドプログラマブルゲートアレイFPGA等を指しうる。プロセッサという用語は、例えば、DSPとマイクロプロセッサの組み合わせ、複数のマイクロプロセッサ、DSPコアと連結した1または複数のマイクロプロセッサ、あるいは、他の上記構成のような、処理デバイスの組み合わせを指しうる。メモリmemoryという用語は、電子情報を記憶することができる任意の電子コンポーネントを包含するように広く解釈されるべきである。メモリという用語は、ランダムアクセスメモリRAM、読取専用メモリROM、不揮発性ランダムアクセスメモリNVRAM、プログラマプル読取専用PROM、消去可能プログラマブル読取専用メモリEPROM、電子的消去可能PROMEEPROM、フラッシュメモリ、磁気または光学データ記憶装置、レジスタ等、様々なタイプのプロセッサ読取可能な媒体を指しうる。メモリは、プロセッサがメモリから情報を読み取ることができ、および/または、メモリに情報を書き込むことができる場合、そのプロセッサと電子通信状態にあると考えられる。プロセッサに統合されているメモリは、そのプロセッサと電子通信状態にある。命令instructionsおよびコードcodeという用語は、任意のタイプのコンピュータ読取可能なステートメントを包含するように広く解釈されるべきである。例えば、命令およびコードという用語は、1または複数のプログラム、ルーチン、サブルーチン、関数、プロシージャなどを指しうる。命令およびコードは、単一のコンピュータ読取可能なステートメント、または、多くのコンピュータ読取可能なステートメントを備えうる。本明細書で説明された機能は、ハードウェア、ソフトウェア、ファームウェア、またはそれらの任意の組み合わせにおいて実現されることができる。ソフトウェアにおいて実現される場合、機能は、1又は複数の命令として、コンピュータ読取可能な媒体上に記憶されうる。コンピュータ読取可能な媒体computerreadablemediumまたはコンピュータプログラムプロダクトcomputerprogramproductという用語は、コンピュータによってアクセスされうる任意の利用可能な媒体を指す。それに制限されない例として、コンピュータ読取可能な媒体は、RAM、ROM、EEPROM、CD-ROM、あるいは他の光学ディスク記憶装置、磁気ディスク記憶装置または他の磁気記憶デバイス、あるいは、所望のプログラムコードを命令またはデータ構造の形態で搬送または格納するために使用されることができ、かつ、コンピュータによってアクセスすることができる任意の別媒体を備えうる。ディスクdiskとディスクdiscは、本明細書で使用される場合、コンパクトディスクCD、レーザディスク、光ディスク、デジタル多用途ディスクDVD、フロッピー登録商標ディスク、ブルーレイ登録商標ディスクを含む。ディスクdiskは通常磁気的にデータを再生し、ディスクdiscはレーザで光学的にデータを再生する。ソフトウェアまたは命令は、送信媒体によって送信されることもできる。例えば、ウェブサイト、サーバ、または他のリモートソースから、同軸ケーブル、光ファイバケーブル、ツイストペア、デジタル加入者回線DSL、または赤外線、無線、およびマイクロ波のような無線技法を使用してソフトウェアが送信された場合、この同軸ケーブル、光ファイバケーブル、ツイストペア、DSL、または赤外線、無線、およびマイクロ波のような無線技法は、送信媒体の定義に含まれる。本明細書に開示された方法は、説明された方法を達成するための1または複数のステップまたは動作を備える。方法のステップおよび/または動作は、本願の特許請求の範囲から逸脱することなく互いに置き換えられうる。換言すると、ステップあるいは動作の特定の順序が、説明されている方法の適切な動作のために必要とされない限り、特定のステップおよび/または動作の順序および/または使用が、特許請求の範囲から逸脱することなく変更されうる。さらに、図9によって例示されたもののような、本明細書で説明された方法および技術を実行するためのモジュールおよび/または他の適切な手段はダウンロードされ、および/または、他の方法でデバイスによって取得されうることは認識されるべきである。例えば、デバイスは、本明細書において説明された方法を実行する手段の転送を容易にするためにサーバに結合されうる。代替的に、本明細書において説明された様々な方法は、デバイスが、そのデバイスに記憶手段を結合または提供することで様々な方法を取得しうるように、記憶手段例えば、ランダムアクセスメモリRAM、読取専用メモリROM、コンパクトディスクCDまたはフロッピーディスクのような物理記憶媒体等を介して提供されうる。さらに、本明細書に説明された方法および技術をデバイスに提供するための他のあらゆる適切な技術が利用されることができる。特許請求の範囲が、上述された、厳密な構成およびコンポーネントに限定されないことは理解されるべきである。様々な変更、変化、および変形が、特許請求の範囲から逸脱することなく、本明細書で説明されたシステム、方法、および装置の配置、動作、および詳細に対して行われうる。