GaAs系化合物半導体を材料とし発光波長のピークが950nm~980nmの範囲にある発光素子であって、第1導電形の第1半導体層と、前記第1半導体層の上に設けられた第2導電形の第2半導体層と、前記第2半導体層の上に設けられた第1電極と、前記第1半導体層に電気的に接続された第2電極と、を備え、前記第2半導体層の平面視におけるチップ面積が0.15mm×0.15mm以下であることを特徴とする発光素子。前記第2半導体層と前記第1電極との間に設けられ、前記第1半導体層および前記第2半導体層よりもバンドギャップが広い第2導電形の第3半導体層をさらに備えたことを特徴とする請求項1記載の発光素子。前記第1半導体層は、第1導電形不純物としてシリコンを含むことを特徴とする請求項1または2に記載の発光素子。前記第2半導体層は、第2導電形不純物としてシリコンを含むことを特徴とする請求項1~3のいずれか1つに記載の発光素子。GaAs系化合物半導体を材料とし発光波長のピークが950nm~980nmの範囲にある発光素子であって、第1導電形の第1半導体層と、前記第1半導体層の上に設けられた第2導電形の第2半導体層と、前記第2半導体層の上に設けられた第1電極と、前記第1半導体層に電気的に接続された第2電極と、を有し、前記第2半導体層の平面視におけるチップ面積が0.15mm×0.15mm以下である発光素子と、前記発光素子が放射する光を検出する受光素子と、を備えたことを特徴とするフォトカプラ。実施形態は、光出力の駆動電流に対する線形性を向上させた発光素子を提供する。実施形態は、GaAs系化合物半導体を材料とし発光波長のピークが950nm~980nmの範囲にある発光素子であって、第1導電形の第1半導体層と、前記第1半導体層の上に設けられた第2導電形の第2半導体層と、を備える。さらに、前記第2半導体層の上に設けられた第1電極と、前記第1半導体層に電気的に接続された第2電極と、を備える。そして、前記第2半導体層の平面視におけるチップ面積が、150μm×150μm以下である。以下、実施の形態について図面を参照しながら説明する。なお、図面中の同一部分には同一番号を付してその詳しい説明は適宜省略し、異なる部分について説明する。以下の実施形態では、第1導電形をn形、第2導電形をp形として説明するが、第1導電形をp形、第2導電形をn形としても良い。[第1実施形態]図1は、第1の実施形態に係る発光素子10を示す模式図である。図1aは、発光素子10のチップ面を示す平面図であり、図2bは、図1aに示すIb-Ib断面を示す模式図である。発光素子10は、例えば、GaAs系化合物半導体を材料とする発光波長のピークピーク発光波長が950nm~980nmの範囲にあるLEDLightEmittingDiodeである。図1aに示すように、発光素子10は、方形のチップ形状を有し、その中央に第1電極であるp電極2を備える。発光素子10のチップサイズW1×W2は、任意に設けることができ、例えば、W1=W2=0.15mmの正方形とする。図2bに示すように、発光素子10は、n形GaAs基板3の上に設けられたn形GaAs層5第1半導体層と、その上に設けられたp形GaAs層7第2半導体層と、を備える。そして、p電極2が、p形GaAs層5の上に設けられる。p電極2と、p形GaAs層5と、の間には、オーミックコンタクトが形成される。さらに、p電極2は、ボンディングパッドとして、ワイヤボンディングが可能な大きさに設けられる。例えば、80μmφ以上の面積を有する。n形GaAs基板3の裏面には、第2電極であるn電極9が設けられる。n電極9とn形GaAs基板との間には、オーミックコンタクトが形成される。そして、n電極9は、n形GaAs基板3を介して、n形GaAs層5に電気的に接続される。発光素子10では、p電極2からn電極9へ流れる駆動電流により、p形GaAs層7とn形GaAs層5との間のpn接合に沿った領域が発光し、その光を外部に放出する。例えば、p電極2を除くチップ上面と、n形GaAs層5およびp形GaAs層7の切断面であるチップ側面と、の両方から光を放射する。次に、図2を参照して、発光素子10の製造過程を説明する。図2a~図2cは、各工程におけるウェーハの断面の一部を示す模式図である。図2aに示すように、n形GaAs基板3の上にn形GaAs層5とp形GaAs層7とを順に形成する。この工程では、例えば、液相成長法を用いることができる。そして、両性の不純物であるシリコンSiをドーパントとして用いる。シリコンは、GaAs結晶のGaサイトに取り込まれた場合にn形不純物となり、Asサイトに取り込まれた場合にp形不純物となる。最初に、シリコンがGaサイトに取り込まれる温度でGaAs結晶を成長し、n形GaAs層5を形成する。次に、成長温度を下げ、シリコンがAsサイトに取り込まれる温度でGaAs結晶を成長し、p形GaAs層7を形成する。これにより、n形不純物としてシリコンを含むn形GaAs層5と、p形不純物としてシリコンを含むp形GaAs層7と、が形成される。液相成長法を用いた場合、n形GaAs層5とp形GaAs層7とが連続して形成されるため、その間に界面が存在しない。したがって、n形GaAs基板3の上に形成されたGaAs層は、例えば、n形領域とp形領域とを含んだ1つの層と見なすこともできるが、ここでは、n形領域をn形GaAs層5とし、p形領域をp形GaAs層7として説明する。また、液相成長法を用いることにより、例えば、厚さ25μmのn形GaAs層5、および、厚さ25μmのp形GaAs層7を容易に形成することができる。次に、図2bに示すように、p形GaAs層7の上にp電極2を形成し、n形GaAs基板3の裏面にn電極9を形成する。p電極2には、例えば、AuZn合金を用いることができる。一方、n電極9には、例えば、AuGe合金を用いることができる。いずれも、真空蒸着法を用いて形成することができ、p電極2は、例えば、リフトオフ法を用いて所定の形状にパターニングされる。n電極9を形成する前に、n形GaAs基板3を、例えば、25μmの厚さに研削する。これにより、n形GaAs基板3と、n形GaAs層5と、p形GaAs層7と、を合わせたチップの厚さを、例えば、75μmとする。次に、図2cに示すように、ウェーハをダイシングし、個々の発光素子10を完成する。例えば、スクライブ法を用いて、ウェーハを個々のチップに分割する。上記の液相成長法を用いて製造された発光素子10では、その発光波長は、シリコンのドープ量に依存する。例えば、図3に示すように、発光波長は、成長原料に添加したシリコンの量に依存する。ここで、発光波長のピークあるいは、ピーク発光波長とは、発光素子10の発光スペクトルのピークに対応する光波長である。発光ピークが複数ある場合には、発光強度が最も高い発光ピークに対応する光波長である。例えば、発光素子のピーク発光波長は、その光を検出する受光素子の感度が高い波長範囲に設定することが望ましい。GaAs系の発光素子の発光を検出する受光素子には、シリコンフォトダイオードが広く用いられている。シリコンの吸収端波長は1.1μmであり、シリコンフォトダイオードの感度ピークは、950~980nmの波長範囲にある。したがって、発光素子10のピーク発光波長を、この波長帯に合わせることが望ましい。図3に示すように、発光素子10の発光波長は、Si添加量を増やすにしたがって長くなる。例えば、Si添加量を0.35重量wt以上とすることにより、ピーク発光波長を950nm以上にすることができる。これにより、発光素子10のピーク発光波長を、シリコンフォトダイオードの高感度領域に一致させることができる。横軸のSi添加量は、液相成長の溶媒であるGaに添加されたシリコンの量であり、その量が増えるに従いGaAs結晶中に取り込まれるシリコンの量が増える。すなわち、高濃度のn形GaAs層5およびp形GaAs層7が形成される。言い換えれば、Si添加量0.35重量以上の条件で形成されるp形およびn形GaAs層の不純物濃度よりも高濃度のGaAs層を用いることにより、シリコンフォトダイオードの感度ピークに適合した発光素子10を形成することができる。図4は、発光素子10の光出力と駆動電流IFとの間の線形性リニアリティを示すグラフである。同図中には、チップサイズが0.25mm×0.25mmであって、ピーク発光波長の異なる2つの発光素子AおよびBの特性を示す。同図中に示すデータAは、ピーク発光波長が949nmの素子Aの特性を示す。一方、データBは、ピーク発光波長が965nmの素子Bの特性を示す。素子Aの製造過程におけるSi添加量は0.30重量であり、素子Bの製造過程におけるSi添加量は0.55重量である。縦軸のPOは、駆動電流10mAの光出力を基準として、光出力の線形性を示す値である。例えば、図9に示す電流-光出力特性を用いて、POを以下のように定義することができる。駆動電流と光出力とが線形関係にあるとすれば、駆動電流IXmAを流した時の光出力PXLは、PXL=P10×IX/101となる。ここで、P10は、駆動電流10mAにおける光出力である。これに対し、駆動電流IXにおける発光素子の光出力をPXとして、POを次式のように定義することができる。PO=PX/PXL×1002すなわち、POが100であれば、その駆動電流IXと光出力との間はリニアであることを意味し、それ以下の数値は、リニアな特性からのずれ非線形の度合いを示す。図4に示す発光素子AおよびBでは、駆動電流IFが小さな領域IF<5mAで、非線形の度合いが大きくなる。そして、両者を比較すると、ピーク発光波長が965nmの素子Bの方が、ピーク発光波長949nmの素子AよりもPOが大きく線形性が良いことがわかる。例えば、駆動電流1mAにおいて、素子AのPOは50であり、素子BのPOは60である。すなわち、ピーク発光波長が長くなる程、駆動電流と光出力との間の線型性が向上する。図5は、発光素子10の光出力と駆動電流IFとの間の線形性を、チップサイズの観点から示すグラフである。同図中には、ピーク発光波長が949nmであって、チップサイズの異なる2つの発光素子AおよびCの特性を示す。チップサイズを0.15mm×0.15mmとした素子Cでも、5mA以下の駆動電流IFにおいて、POが小さくなり線形性が劣化する。しかしながら、チップサイズ0.25mm×0.25mmの素子Aに比べると、線形性が良いことが分かる。すなわち、光出力の線形性は、チップサイズを小さくすることにより向上させることができる。これは、発光素子10に流れる電流密度が高くなり、発光効率が向上するためと考えられる。図6は、発光素子10の光出力の線形性とチップサイズとの関係を示すグラフである。同図に示す発光素子は、949nmおよび965nmのピーク発光波長を有する。横軸にチップサイズを示し、縦軸にPOを示している。なお、チップの形状は正方形であり、横軸は1辺の長さを示している。ピーク発光波長が949nmの素子では、チップサイズが小さくなるにつれてPOが大きくなり線形性が向上することがわかる。一方、ピーク発光波長が965nmの素子は、0.15mm以上のチップサイズにおいて、ピーク発光波長945nmの素子よりもPOが大きく、線形性が良いことが分かる。しかしながら、チップサイズを縮小することによる線形性の改善の度合いは、ピーク発光波長945nmの素子に比べて小さく、チップサイズが015mm以下になると、両者の差は無くなる。図6に示すように、チップサイズが0.15mmよりも大きい場合には、POが発光波長に依存し、発光波長を長くすることにより光出力の線形性が改善される。一方、チップサイズが0.15nmよりも小さい場合には、POの発光波長への依存度が小さくなる。すなわち、チップサイズを0.15mm×0.15mm以下とすることにより、光出力の線形性を向上させ、その発光波長への依存度を小さくできることがわかる。例えば、高い光出力が求められる分野では、チップサイズを大きくし、駆動電流の大きな領域で動作させる方が有利である。また、チップサイズの大きな素子は、パッケージ等へのボンディングが容易である。一方、チップサイズを小さくすることにより、チップ収率を高くしてコストの低減を図ることができる。そして、これらの兼ね合いから、例えば、0.25mm×0.25mmのサイズの発光素子が多く使用されている。しかしながら、前述したように、発光素子の消費電力の低減に目を向けた場合、低電流領域における光出力の低下率が問題となる。すなわち、低電流領域における光出力の線形性が悪い場合POが小さい場合には、駆動電流の低減の割合を越えて光出力が低下し、発光素子を組み込んだ装置が動作しない状況が発生する。これに対し、本実施形態に係る発光素子では、チップサイズを0.15mm×0.15mm以下とすることにより、低電流領域での光出力の線形性を向上させ、さらに、その線形性が発光波長に依存しない発光素子を実現することができる。これにより、発光素子10の特性が安定し、発光素子10を組み込んだ装置の誤動作を抑制することができる。図7は、第1の実施形態の変形例に係る発光素子20を示す模式図である。発光素子20は、p形GaAs層13と、p電極2と、の間に、GaAsよりもバンドギャップの広いp形AlGaAs層13第3半導体層をさらに備える。p形AlGaAs層13は、p形GaAs層7とn形GaAs層5との間のpn接合近傍で発光した光を透過し、その上面13aから外部に放出する。したがって、p形GaAs層7の一部をp形AlGaAs層13に置き換えることにより、p形GaAsにおける光の吸収を低減し、発光素子20の光出力を発光素子10の光出力よりも高くすることができる。第3半導体層は、p形AlGaAs層13に限られる訳ではなく、GaAs層よりもバンドギャップの広い層であれば良い。また、ITO等の透明導電膜を用いることもできる。さらに、p形GaAs層7の全てをp形AlGaAs層13に置き換えた構造でも良い。本変形例によれば、チップサイズを0.15mm×0.15mm以下とすることにより、低電流領域における光出力の線形性を改善した高出力の発光素子20を実現することができる。[第2実施形態]図8は、第2の実施形態に係るフォトカプラ100を例示する模式図である。同図は、フォトカプラ100の一部の断面を模式的に示す切り欠き図である。フォトカプラ100は、リードフレーム21にボンディングされた発光素子10と、リードフレーム23にボンディングされた受光素子50と、を備える。図8に示すように、発光素子10と受光素子50とは対向する位置に配置され、発光素子10が放射する光を受光素子50が検出する。発光素子10は、例えば、950~980μmの光を放射するLEDであり、受光素子50は、例えば、シリコンPINフォトダイオードである。そして、発光素子10の発光面第2半導体層の表面に対して垂直な方向からみた平面視におけるチップサイズは、0.15mm×0.15mm以下である。図8に示すように、発光素子10と、受光素子50とは、透明樹脂25により封じられる。そして、リードフレーム21および23と、透明樹脂25を覆う成型体27が設けられる。成型体27は、例えば、黒色の樹脂を用いて成型され、外部からの光を遮断する。透明樹脂25は、発光素子10の放射する光を透過し、受光素子50において、その光を検出させる。透明樹脂25は、発光素子10から放射される光を100透過する樹脂に限らず、その一部を吸収する樹脂であっても良い。リードフレーム21および23は、それぞれ、成型体27から外側に延在するように設けられる。また、リードフレーム21および23のそれぞれに対応するリードフレーム図示しないが設けられる。例えば、リードフレーム21に対応するリードフレームは、発光素子10のp電極2に金属ワイヤを介して接続される。これにより、発光素子10に駆動電流を供給し、信号光を放射させることができる。一方、リードフレーム23に対応するリードフレームは、受光素子50の電極に金属ワイヤを介して接続される。これにより、受光素子50が検出した光に対応する光電流を取り出すことができる。このようなフォトカプラ100では、その消費電力を低減するために、発光素子10に供給する駆動電流を下げた状態で動作することが好ましい。例えば、1mA以下の駆動電流において、正常に動作することが望まれる。しかしながら、前述したように、1mA以下の電流領域では、発光素子10の光出力の線形性が劣化しPOが大幅に低下する。このような電流領域では、発光素子10の光出力が低下し、例えば、受光素子50から出力される光電流のSNが検出限界に近いレベルまで低下する。このため、発光素子10の光出力の僅かな低下が、フォトカプラ100の誤動作を生じさせる場合がある。そこで、本実施形態では、発光素子10のチップサイズを0.15mm×0.15mm以下として、例えば、駆動電流1mAのおけるPOを10向上させる。さらに、発光素子10のピーク発光波長を950nm~980nmとすることにより、受光素子50の高感度領域に適合させる。これにより、光電流のSNを向上させ、フォトカプラ100を安定して動作させることができる。なお、上記の実施形態において、発光素子の形状は正方形に限られる訳ではなく、任意の形状に設けることができる。そして、チップサイズは、0.15mm×0.15mm以下の面積であれば良い。本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。