"コンピュータにニューラルネットワークを設計させるプログラムであって、ニューロンと結線を含んだ双一次結合を有するリカレントニューラルネットワークRNN回路の理論解析が可能であるか否かを判断する判断手順と、理論解析が可能であると判断されたRNN回路を、双一次結合を有さない複数の部分RNN回路に分割して記憶部に格納する分割手順と、各部分RNN回路の理論解析を行うことで理論解を求めて、前記記憶部に前記論理解を格納する解析手順と、各部分RNN回路の前記理論解を組み合わせて前記双一次結合を有するRNN回路の理論解を求めて出力する出力手順、を前記コンピュータに実行させることを特徴とする、プログラム。前記判断手順は、前記双一次結合を有するRNN回路の任意のニューロンの双一次結合から、前記ニューロンと前記結線をさかのぼっていくと前記任意のニューロン自身に戻る結合が無い場合に前記RNN回路を理論解析が可能であると判断することを特徴とする、請求項1記載のプログラム。前記分割手順は、前記理論解析が可能であると判断されたRNN回路から、ニューロン同士が結合している結線のみを取り出して得られる回路を部分RNN回路と定義することを特徴とする、請求項1又は2記載のプログラム。前記分割手順は、前記部分RNN回路に対して、全ての双一次結合を外部入力関数に変換して前記双一次結合を有さない複数の部分RNN回路を求め、双一次出力に対しては前記変換を行わないことを特徴とする、請求項3記載のプログラム。コンピュータによるニューラルネットワーク設計方法であって、ニューロンと結線を含んだ双一次結合を有するリカレントニューラルネットワークRNN回路の理論解析が可能であるか否かを判断する判断手順と、理論解析が可能であると判断されたRNN回路を、双一次結合を有さない複数の部分RNN回路に分割して記憶部に格納する分割手順と、各部分RNN回路の理論解析を行うことで理論解を求めて、前記記憶部に前記論理解を格納する解析手順と、各部分RNN回路の前記理論解を組み合わせて前記双一次結合を有するRNN回路の理論解を求めて出力する出力手順を前記コンピュータに実行させることを特徴とする、ニューラルネットワーク設計方法。従来のニューラルネットワークの設計方法では、様々なバリエーションの出力が得られ、且つ、理論解を求めることができる双一次結合を有するRNN回路を得ることは難しいという問題があった。そこで、本発明は、様々なバリエーションの出力が得られ、且つ、理論解を求めることができる双一次結合を有するRNN回路を得ることが可能なニューラルネットワーク設計方法及びプログラムを提供することを目的とする。本発明の一観点によれば、コンピュータによるニューラルネットワーク設計方法であって、ニューロンと結線を含んだ双一次結合を有するリカレントニューラルネットワークRNN回路の理論解析が可能であるか否かを判断する判断手順と、理論解析が可能であると判断されたRNN回路を、双一次結合を有さない複数の部分RNN回路に分割して記憶部に格納する分割手順と、各部分RNN回路の理論解析を行うことで理論解を求めて、前記記憶部に前記論理解を格納する解析手順と、各部分RNN回路の前記理論解を組み合わせて前記双一次結合を有するRNN回路の理論解を求めて出力する出力手順を前記コンピュータに実行させることを特徴とするニューラルネットワーク設計方法が提供される。本発明の一観点によれば、コンピュータにニューラルネットワークを設計させるプログラムであって、ニューロンと結線を含んだ双一次結合を有するリカレントニューラルネットワークRNN回路の理論解析が可能であるか否かを判断する判断手順と、理論解析が可能であると判断されたRNN回路を、双一次結合を有さない複数の部分RNN回路に分割して記憶部に格納する分割手順と、各部分RNN回路の理論解析を行うことで理論解を求めて、前記記憶部に前記論理解を格納する解析手順と、各部分RNN回路の前記理論解を組み合わせて前記双一次結合を有するRNN回路の理論解を求めて出力する出力手順を前記コンピュータに実行させることを特徴とするプログラムが提供される。開示のニューラルネットワーク設計方法及びプログラムによれば、様々なバリエーションの出力が得られ、且つ、理論解を求めることができる双一次結合を有するRNN回路を得ることができる。開示のニューラルネットワーク設計方法及びプログラムは、双一次結合を有するRNN回路の理論解析が可能であるか否かを判断し、理論解析が可能であると判断されたRNN回路を双一次結合を有さない複数の部分RNN回路に分割する。双一次結合を有さない部分RNN回路は、理論解析が可能であるため、各部分RNN回路の理論解を組み合わせることで、元の双一次結合を有するRNN回路の理論解を求める。元の一次結合を有するRNN回路の理論解をシミュレーションで求める場合と比較すると、シミュレーションの場合のように理論解を求めるのに時間がかることはなく、シミュレーションの場合のように理論解の信頼性が低くなることはない。以下に、開示のニューラルネットワーク設計方法及びプログラムの各実施例を図面と共に説明する。図8は、RNN回路を搭載した電子装置の一例を示すブロック図である。電子装置は、例えば歩数計の機能を備えた携帯電話である。以下の説明においても、図1乃至図6の説明と同様に、εiは遅れパラメータ、yiyjはニューロンの状態量、Cijは重み係数、tは時間を表し、ニューロンの状態量を表すyiをニューロンと同一視する場合もある。又、giはニューロンyiに入力される値である。図8の例では、説明の便宜上、RNN回路が歩数をカウントする歩数計の機能を実現するものとする。図8の電子装置即ち、携帯電話10は、加速度センサ11、メモリ12、プロセッサ又は、コンピュータの一例であるCPUCentralProcessingUnit13、及び表示装置14を有する。加速度センサ11は、例えば互いに直交する3軸の加速度を検出する3個のセンサを含む。加速度センサ11の出力値giがメモリ12に入力され、CPU13がRNN回路の計算を行って歩数の結果を表示装置14に出力する。メモリ12には、RNN回路を構成する各yiのニューロン又は、状態量の初期値と加速度センサ11の各出力値giが代入され保存されている。又、メモリ12には、RNN回路の実行プログラムが保存されている。実行プログラムには、ベクトルの内積や距離を求めるための双一次結合処理を実行するプログラムが含まれている。クロック毎に、各yiの値とgiの値が実行プログラムによりCPU13で演算される。CPU13の演算により計算された各yiの値はメモリ12に保存され、次のgiの値がメモリ12に代入される。このような処理が所定の回数実行された後、出力として欲しいニューロン又は、状態量の値、即ち、歩数値がCPU13によりメモリ12から読み出され、表示装置14に表示されることで歩数計の一連の処理が終了する。電子装置10用に設計されたRNN回路が図6に示すRNN回路の例のように双一次結合を有するRNN回路の場合、一般的には理論解析により理論解を求めることはできない。そこで、本実施例では、このように一般的には理論解析が不可能である双一次結合を有するRNN回路に対し、理論解を求めることができる双一次結合を有するRNN回路を分類する。図6のRNN回路はカオスを出力するので、理論解析が不可能である双一次結合を有するが、ニューロンzに入力される双一次結合が有り、これらはニューロンx,yから出力されている。ここで、ニューロンyに着目すると、ニューロンzから出力された結果がニューロンyに入力される。このようにニューロンzへの双一次結合から、ニューロンと結線をさかのぼっていくと、ニューロンz自身に戻ってしまうような結合がある場合、一般的には理論解析は困難である。そこで、本実施例では、双一次結合から、ニューロンと結線をさかのぼっていくと自分自身に戻ってしまうような結合がある場合には、理論解析が不可能であると判断する。これに対し、例えば図9の双一次結合を有するRNN回路は1つの双一次結合を有するが、ニューロンzへの双一次結合から、ニューロンと結線をさかのぼっていっても、ニューロンz自身に戻ってしまうような結合は無い。図9は、自分自身に戻る結合の無い双一次結合を有するRNN回路の一例を示す図である。このように、双一次結合から、ニューロンと結線をさかのぼっていっても自分自身に戻ってしまうような結合が無い場合、このRNN回路は理論解析が可能であると判断する。図10は、双一次結合を有するRNN回路が理論解析が可能であるか否かを判断する処理を説明するフローチャートである。図10の処理は、与えられた双一次結合を有するRNN回路が理論解析が可能であるか否かを判断し、ニューロン全体の集合から部分ニューロンの集合を得る。この処理により得られた部分ニューロンの集合は、ニューラルネットワークの設計処理において理論解析を行うときに使用される。図6のRNN回路が処理対象の場合具体例として図6のRNN回路に対して図10の処理を適用した場合について説明する。先ず、ステップS1は、初期設定として、Iを空集合φに設定しIφ、wをwに設定し、処理対象となるRNN回路のニューロン全体の集合XIを求め、ニューロン全体の集合XIの中の双一次結合を入力に持つニューロンの集合SubIを求める。この場合、RNN回路のニューロン全体の集合Xφxyzと、集合Xφの中の双一次結合を入力に有するニューロンの集合Subφzとが得られる。ステップS2は、SubIφであるか否かを判定し、この場合はSubφz≠φであり判定結果はNOであるため、処理はステップS3へ進む。ステップS3は、集合SubIから1つのニューロンを取り出して固定Fixし、II∪bを求め、wにbを追加し、XIbへ双一次結合からさかのぼって得られるニューロンの集合を求める。この場合、Subφzは1つのニューロンしか含まない集合であるから、zを取り出して固定し、IをII∪zφ∪zzに更新し、wをwzzに更新する。zへの双一次結合からさかのぼって得られるニューロンの集合とは、ニューロンzへの双一次結合から、ニューロンと結線をさかのぼることによって得られる全てのニューロンの集合である。この場合、双一次結合への出力となるニューロンx,yと、ニューロンyから結線をさかのぼることによって得られるニューロンzがさかのぼりの対象となり、Xzxyzとなる。ステップS4は、XIにbが含まれるか否かを判定する。この場合、Xzにzが含まれるか否かが判定され、Xzにzが含まれるので判定結果はYESになる。ステップS5は、図6のRNN回路は理論解析が不可能であると判断し、例えば理論解析が不可能である旨を示すメッセージを表示したり記憶部に格納する等の出力を行い、処理は終了する。図9のRNN回路が処理対象の場合次に、具体例として図9のRNN回路に対して図10の処理を適用した場合について説明する。先ず、ステップS1は、初期設定として、Iφ、w、集合Xφxyz、及び集合Subφを得る。この場合、集合Subφは集合Xφの中の双一次結合を入力に持つニューロンの集合なので、Subφzである。ステップS2の判定結果は、Subφz≠φであるためNOになる。Subφzは1つのニューロンしか含まない集合であるから、ステップS3は、zを取り出して固定し、IをII∪zφ∪zzに更新し、wをwzzに更新する。zへの双一次結合からさかのぼって得られるニューロンの集合とは、ニューロンzへの双一次結合から、ニューロンと結線をさかのぼることによって得られる全てのニューロンの集合である。この場合、双一次結合への出力となるニューロンx,yがさかのぼりの対象となり、Xzxyとなる。ステップS4の判定結果は、Xzはzを含まないのでNOになるので処理はステップS6へ進む。ステップS6は、XIを保存し、SubIXIの中の双一次結合を入力に持つニューロンの集合を求め、任意のA⊂Ibに対してSubASubAbを求める。この場合、Xzを保存し、SubzはXzの中の双一次結合を入力に有するニューロンの集合であるものの、Xzの中の双一次結合を入力に有するニューロンは無いのでSubzφを得、Izzzφより任意のA⊂φに対してこれを満たすのはAφの場合だけなのでSubφをSubφSubφzzzφに更新する。ステップS6の後、処理はステップS2へ戻り、Subzφであるか否かを判定する。この場合、ステップS2の判定結果はYESになるため、処理はステップS7へ進む。ステップS7は、Iφであるか否かを判定する。この場合、Iz≠φであるためステップS7の判定結果はNOとなり、処理はステップS8へ進む。ステップS8は、wの最後の文字bを取得して除去し、IIbを求める。この場合、wzから文字zを除去してwをwに更新し、IをIIzzzφに更新する。ステップS8の後、処理はステップS2へ戻り、Subφφであるか否かを判定する。この場合、ステップS2の判定結果はYESになるため、処理はステップS7へ進む。更に、Iφであるため、ステップS7の判定結果はYESとなり、処理は終了する。従って、この場合は、理論解析が不可能である出力が無いため、図9のRNN回路は理論解析が可能であると判断し、例えば理論解析が可能である旨を示すメッセージを表示したり記憶部に格納する等の出力を行ってから処理は終了する。図11のRNN回路が処理対象の場合次に、具体例として図11のRNN回路に対して図10の処理を適用した場合について説明する。図11は、自分自身に戻る結合の無い双一次結合を有するRNN回路の他の例を示す図である。先ず、ステップS1は、初期設定として。Iφ、w、集合Xφabcdefg、及び集合Subφを得る。この場合、集合Subφは集合Xφの中の双一次結合を入力に持つニューロンの集合なので、Subφabeである。ステップS2の判定結果は、Subφabe≠φであるためNOになる。ステップS3は、Subφabeから1つニューロンを取り出すが、ここではaを取り出して固定し、IをII∪aφ∪aaに更新し、wをwaaに更新する。aへの双一次結合からさかのぼって得られるニューロンの集合とは、ニューロンaへの双一次結合から、ニューロンと結線をさかのぼることによって得られる全てのニューロンの集合である。従って、この場合はXabcdとなる。ステップS4の判定結果は、Xaはaを含まないのでNOになるので、処理はステップS6へ進む。ステップS6は、Xaを保存し、SubaはXaの中の双一次結合を入力に有するニューロンの集合であるためSubabを求める。又、Iaaaφより、任意のA⊂φに対し、これを満たすのはAφの場合だけなのでSubφをSubφSubφaabeabeに更新する。ステップS6の後、処理はステップS2へ戻り、Subφφであるか否かを判定する。この場合、ステップS2の判定結果はSubab≠φよりNOになるため、処理はステップS3へ進む。ステップS3は、Subabから1つニューロンを取り出すが、Subaは1つのニューロンしかない集合であるから、b取り出して固定し、IをII∪ba∪babに更新し、wをwababに更新する。bへの双一次結合からさかのぼって得られるニューロンの集合とは、ニューロンbへの双一次結合から、ニューロンと結線をさかのぼることによって得られる全てのニューロンの集合である。従って、Xabcdとなる。ステップS4の判定結果は、Xabはbを含まないのでNOとなり、処理はステップS6へ進む。ステップS6は、Xabを保存し、Xabの中の双一次結合を入力に有するニューロンの集合はないのでSubabφとなる。又、Ibabbaより、任意のA⊂aに対しこれを満たすのはAφaの場合である。そこで、AφのときSubφをSubφSubφbbebeに更新し、AaのときSubaをSubaSubabbbφに更新する。ステップS6の後、処理はステップS2へ戻るが、SubabφなのでステップS2の判定結果はYESになり、処理はステップS7へ進む。更に、Iab≠φであるため、ステップS7の判定結果はNOになり、処理はステップS8へ進む。ステップS8は、wabから文字bを除去してwaに更新し、IをIIbabbaに更新する。ステップS8の後、処理はステップS2へ戻る。この場合、SubaφであるからステップS2の判定結果はYESになる。ステップS7の判定結果は、Ia≠φであるからNOになる。従って、ステップS8は、waから文字aを除去してwをwに更新し、IをIIaaaφに更新する。ステップS8の後、処理はステップS2へ戻るが、Subφe≠φなのでステップS2の判定結果はNOになり、処理はステップS3へ進む。ステップS3は、Subφeから1つニューロンを取り出すが、1つのニューロンしかない集合であるから、eを取り出して固定し、IをII∪eφ∪eeに更新し、wをweeに更新する。eへの双一次結合からさかのぼって得られるニューロンの集合とは、ニューロンeへの双一次結合から、ニューロンと結線をさかのぼることによって得られる全てのニューロンの集合である。従って、Xefgとなる。ステップS4の判定結果は、Xeはeを含まないのでNOになり、処理はステップS6へ進む。ステップS6は、Xeを保存し、Xeの中の双一次結合を入力に有するニューロンの集合は無いのでSubeφとなる。又、Ieeeφより、任意のA⊂eに対しこれを満たすのはAφの場合である。そこで、AφのときSubφをSubφSubφeeeφに更新する。ステップS6の後、処理はステップS2へ戻るが、SubeφなのでステップS2の判定結果はYESになり、処理はステップS7へ進む。ステップS7の判定結果は、Ie≠φなのでNOとなり、処理はステップS8へ進む。ステップS8は、weから文字eを除去してwをwに更新し、IをIIeeeφに更新する。ステップS8の後、処理はステップS2へ戻るが、SubφφなのでステップS2の判定結果はYESになり、処理はステップS7へ進む。ステップS7の判定結果は、IφであるためYESとなり、処理は終了する。この場合、理論解析が不可能な出力が無いため、図11のRNN回路は理論解析が可能であると判断し、例えば理論解析が可能である旨を示すメッセージを表示したり記憶部に格納する等の出力を行ってから処理は終了する。部分RNN回路次に、部分RNN回路について説明する。図11のRNN回路に対して図10の処理を行うことにより得られた部分ニューロンの集合は、Xabcd,Xabcd,Xefgとなる。部分ニューロンの集合に含まれる全てニューロンを取り出し、それらのニューロン同士が結合している結線のみを取り出して得られるRNN回路を、元のRNN回路の部分RNN回路と定義する。このとき、Xabcd,Xabcd,Xefgに対応する部分RNN回路は図12、図13、及び図14のようになる。図12乃至図14は、部分RNN回路を示す図である。次に、元のRNN回路と全ての部分RNN回路に対して、全ての双一次結合を例えば図15の状態から図16に示す如き外部入力関数に変換又は、変更する。ただし、双一次出力に対しては、このような変換を行わない。図11の元のRNN回路と、図12乃至図14の部分RNN回路とにこの変換を施して得られる結果を、夫々図17乃至図20に示す。図17は、理論解析が可能なRNN回路を示す図であり、図18乃至図20は、変換された部分RNN回路を示す図である。この結果得られた図17乃至図20のRNN回路は、いずれも双一次結合を有さないRNN回路となるため、外部入力の関数が分かれば理論解析が可能となる。元のRNN回路の理論解析を行うためには、全ての部分RNN回路の理論解析を行えば良い。先ず、始めに得られた部分ニューロンの集合のうち、添え字の集合に含まれるニューロン数が一番大きいものから解析を行う。この理由は、添え字の集合に含まれるニューロン数が一番大きい部分ニューロンの集合から得られるRNN回路には、外部入力への変換が無いためである。この場合、部分ニューロンの集合Xa,Xab,Xeのうち、添え字の集合に含まれるニューロン数が一番大きい部分ニューロンの集合はXabなので、この部分ニューロンの集合Xabに対応する図19の部分RNN回路から解析を行う。図19の部分RNN回路は、外部入力が無いRNN回路なので、cdの理論解を求めることができる。次に、添え字の集合に含まれるニューロン数が2番目に大きい部分ニューロン集合の解析を行う。この場合、添え字の集合に含まれるニューロン数が2番目に大きい部分ニューロン集合はXa,Xeとなる。部分ニューロンの集合Xaに対応する部分RNN回路は図18の部分RNN回路であり、1つの外部入力F2を有する。F2はXabに対応する図19の部分RNN回路から得られ、図19の部分RNN回路は理論解析が可能であるため、F2の理論解を得ることができる。従って、図18の部分RNN回路は理論解析が可能であり、bcdの理論解を求めることができる。又、部分ニューロンの集合Xeに対応する部分RNN回路は図20の部分RNN回路である。図20の部分RNN回路は、外部入力が無いRNN回路なので、fgの理論解を求めることができる。このように、全ての部分RNN回路の理論解析を行うことができたため、最後に元のRNN回路の解析を行うことが可能となる。図17のRNN回路は3つの外部入力F1F2F3を有する。F1の理論解はXaに対応する図18の部分RNN回路から得られ、F2の理論解はXabに対応する図19の部分RNN回路から得られ、F3の理論解はXeに対応する図20の部分RNN回路から得られる。従って、図17のRNN回路は理論解析が可能であり、元の図11のRNN回路も理論解析が可能であることが確認された。又、上記の如き処理により得られた理論解析が可能な双一次結合を有するRNN回路を複数組み合わせることによって、図21のような規模が比較的大きなRNN回路を作成することもできる。図21は、規模が比較的大きなRNN回路の一例を示す図である。図21において、P1~P4は、いずれも双一次結合を有する理論解析が可能なRNN回路である。図22は、図5の理論解析が可能な双一次結合を有するRNN回路とx3を組み合わせたRNN回路の一例を示す図である。図22は、x3の速度がdx3dt=2sincosとなるような出力を得るRNN回路を示す。このように理論解析が可能な双一次結合を有するRNN回路を複数組み合わせることにより、様々なバリエーションの出力が得られ、且つ、理論解を求めることができる双一次結合を有するRNN回路を設計して作成することができる。又、組み合わせることによって得られるRNN回路全体を解析する際も、最初からシミュレーション等の解析を行うのではなく、上記実施例の手法により理論解析が可能な部分は極力利用することによって解析を行うことで、RNN回路の設計を効率良く行うことができる。図23は、コンピュータシステムの一例を示すブロック図である。図23に示すコンピュータシステム100は、CPU101、記憶部102、インタフェースI/F103、入力装置104、及び表示部105がバス106により接続された構成を有する。CPU101は、記憶部102に格納されたプログラムを実行することによりコンピュータシステム100全体を制御する。記憶部102は、半導体記憶装置、磁気記録媒体、光記録媒体、光磁気記録媒体等で形成可能であり、上記のプログラムや各種データを格納すると共に、CPU101が実行する演算の中間結果や演算結果等を一時的に格納する一時メモリとしても機能する。I/F103は、記憶部102に格納するプログラムやデータをネットワーク図示せずから受信することができる。入力装置104は、キーボード等により形成可能である。表示部105は、ディスプレイ等により形成可能である。入力装置104及び表示部105は、タッチパネルのように入力装置と表示部の両方の機能を有する入出力装置で形成しても良い。CPU101は、記憶部102に格納されたプログラムを実行することにより、コンピュータシステム100を、ニューラルネットワークを設計する装置として機能させる。プログラムは、CPU101に少なくともニューラルネットワークの設計処理の手順を実行させるものであっても良く、記憶部102を含む適切なコンピュータ読み取り可能な記憶媒体に格納されていても良い。又、プログラムは、CPU101に少なくとも図10の双一次結合を有するRNN回路が理論解析が可能であるか否かを判断する処理を実行させるものであっても良い。つまり、CPU101に図10の双一次結合を有するRNN回路が理論解析が可能であるか否かを判断する処理を実行させるプログラムは、CPU101にニューラルネットワークの設計処理の手順を実行させるプログラムに対してプラグイン可能な構成としても良い。処理対象となるRNN回路、即ち、処理対象となるRNN回路のニューロンに関する情報は、コンピュータシステム100の外部からI/F103を介して記憶部102に格納されても、入力装置104から入力されて記憶部102に格納されても、CPU101が行うニューラルネットワーク設計処理中に生成されて記憶部102に格納されても良い。又、記憶部102に格納される、CPU101が実行する演算の中間結果や演算結果には、図10と共に説明した処理の各手順において求められる演算の中間結果や演算結果が含まれる。表示部105に表示される情報には、RNN回路は理論解析が不可能である旨を示すメッセージ、RNN回路は理論解析が可能である旨を示すメッセージ等が含まれる。尚、コンピュータシステム100において、CPU101と他の部分との接続は、図23に示すバス106による接続に限定されないことは言うまでもない。上記実施例では、RNN回路が歩数計に適用されているが、本発明により設計されるRNN回路は歩数計に限定されず、ロボット等の駆動回路、各種装置の制御回路や音声解析回路等を含む、双一次結合を有するRNNが適用可能な各種物理モデルに対して適用可能であることは言うまでもない。以上の実施例を含む実施形態に関し、更に以下の付記を開示する。付記1コンピュータによるニューラルネットワーク設計方法であって、ニューロンと結線を含んだ双一次結合を有するリカレントニューラルネットワークRNN回路の理論解析が可能であるか否かを判断する判断手順と、理論解析が可能であると判断されたRNN回路を、双一次結合を有さない複数の部分RNN回路に分割して記憶部に格納する分割手順と、各部分RNN回路の理論解析を行うことで理論解を求めて、前記記憶部に前記論理解を格納する解析手順と、各部分RNN回路の前記理論解を組み合わせて前記双一次結合を有するRNN回路の理論解を求めて出力する出力手順、を前記コンピュータに実行させることを特徴とする、ニューラルネットワーク設計方法。付記2前記判断手順は、前記双一次結合を有するRNN回路の任意のニューロンの双一次結合から、前記ニューロンと前記結線をさかのぼっていくと前記任意のニューロン自身に戻ってしまう結合が無い場合に前記RNN回路を理論解析が可能であると判断することを特徴とする、付記1記載のニューラルネットワーク設計方法。付記3前記分割手順は、前記理論解析が可能であると判断されたRNN回路から、ニューロン同士が結合している結線のみを取り出して得られる回路を部分RNN回路と定義することを特徴とする、付記1又は2記載のニューラルネットワーク設計方法。付記4前記分割手順は、前記部分RNN回路に対して、全ての双一次結合を外部入力関数に変換して前記双一次結合を有さない複数の部分RNN回路を求め、双一次出力に対しては前記変換を行わないことを特徴とする、付記3記載のニューラルネットワーク設計方法。付記5前記判断手順は、前記双一次結合を有するRNN回路の任意のニューロンの双一次結合から、前記ニューロンと前記結線をさかのぼっていくと前記任意のニューロン自身に戻ってしまう結合を有すると前記RNN回路を理論解析が不可能であると判断することを特徴とする、付記1乃至4のいずれか1項記載のニューラルネットワーク設計方法。付記6コンピュータにニューラルネットワークを設計させるプログラムであって、ニューロンと結線を含んだ双一次結合を有するリカレントニューラルネットワークRNN回路の理論解析が可能であるか否かを判断する判断手順と、理論解析が可能であると判断されたRNN回路を、双一次結合を有さない複数の部分RNN回路に分割して記憶部に格納する分割手順と、各部分RNN回路の理論解析を行うことで理論解を求めて、前記記憶部に前記論理解を格納する解析手順と、各部分RNN回路の前記理論解を組み合わせて前記双一次結合を有するRNN回路の理論解を求めて出力する出力手順を前記コンピュータに実行させることを特徴とする、プログラム。付記7前記判断手順は、前記双一次結合を有するRNN回路の任意のニューロンの双一次結合から、前記ニューロンと前記結線をさかのぼっていくと前記任意のニューロン自身に戻ってしまう結合が無い場合に前記RNN回路を理論解析が可能であると判断することを特徴とする、付記6記載のプログラム。付記8前記分割手順は、前記理論解析が可能であると判断されたRNN回路から、ニューロン同士が結合している結線のみを取り出して得られる回路を部分RNN回路と定義することを特徴とする、付記6又は7記載のプログラム。付記9前記分割手順は、前記部分RNN回路に対して、全ての双一次結合を外部入力関数に変換して前記双一次結合を有さない複数の部分RNN回路を求め、双一次出力に対しては前記変換を行わないことを特徴とする、付記8記載のプログラム。付記10前記判断手順は、前記双一次結合を有するRNN回路の任意のニューロンの双一次結合から、前記ニューロンと前記結線をさかのぼっていくと前記任意のニューロン自身に戻ってしまう結合を有すると前記RNN回路を理論解析が不可能であると判断することを特徴とする、付記6乃至9のいずれか1項記載のニューラルネットワーク設計方法。付記11付記5乃至10のいずれか1項記載のプログラムを記憶したことを特徴とする、コンピュータ読み取り可能な記憶媒体。以上、開示のニューラルネットワーク設計方法及びプログラムを実施例により説明したが、本発明は上記実施例に限定されるものではなく、本発明の範囲内で種々の変形及び改良が可能であることは言うまでもない。"