"被写体像を撮像することにより得られたRAWデータを出力する撮像部と、各々が個別に共通の画像処理が可能な複数の画像処理部と、前記撮像部から出力された第1駒目に対応する第1のRAWデータを、前記複数の画像処理部のうちの一つの画像処理部で画像処理をしている期間中に、前記撮像部から前記第1の電気信号の後に出力された第2駒目に対応する第2のRAWデータを、前記複数の画像処理部のうちの他の一つの画像処理部で画像処理を行うように制御する制御部とを備えることを特徴とするデジタルカメラ。前記画像処理は、RAWデータの色補間処理を含むことを特徴とする請求項1に記載のデジタルカメラ。前記画像処理は、色空間変換処理を含むことを特徴とする請求項1に記載のデジタルカメラ。前記色空間変換処理は、輝度信号及び色差信号を生成する処理を含むことを特徴とする請求項3に記載のデジタルカメラ。前記画像処理は、圧縮処理を含むことを特徴とする請求項1に記載のデジタルカメラ。前記画像処理は、RAWデータの色補間処理及び圧縮処理を含むことを特徴とする請求項1に記載のデジタルカメラ。前記制御部は、前記第1のRAWデータが画像処理されたデータを圧縮処理している期間中に、前記第2のRAWデータを色処理するように前記複数の画像処理部を制御することを特徴とする請求項1に記載のデジタルカメラ。前記圧縮処理は、JPEG画像への圧縮処理であることを特徴とする請求項5~7の何れか1項に記載のデジタルカメラ。前記第1及び第2のRAWデータは、前記撮像部による連写撮影により得られたRAWデータであることを特徴とする請求項1~8の何れか1項に記載のデジタルカメラ。被写体像を撮像することにより得られた画像データを出力する撮像部と、各々が個別に共通の静止画を生成するための静止画画像処理を行う複数の画像処理部と、前記撮像部から出力された第1駒目に対応する第1の画像データを、前記複数の画像処理部のうちの一つの画像処理部で静止画画像処理をしている期間中に、前記撮像部から前記第1の電気信号の後に出力された第2駒目に対応する第2の画像データを、前記複数の画像処理部のうちの他の一つの画像処理部で静止画画像処理を行うように制御する制御部とを備えることを特徴とするデジタルカメラ。前記静止画画像処理は、色処理を含むことを特徴とする請求項10に記載のデジタルカメラ。前記色処理は、輝度信号及び色差信号を生成する処理を含むことを特徴とする請求項11に記載のデジタルカメラ。前記静止画画像処理は、圧縮処理を含むことを特徴とする請求項10に記載のデジタルカメラ。前記静止画画像処理は、色処理及び圧縮処理を含むことを特徴とする請求項10に記載のデジタルカメラ。前記制御部は、前記第1の画像データが前記画像処理されたデータを圧縮処理している期間中に、前記第2の画像データを色処理するように前記複数の画像処理部を制御することを特徴とする請求項10に記載のデジタルカメラ。前記圧縮処理は、JPEG画像への圧縮処理であることを特徴とする請求項13~15の何れか1項に記載のデジタルカメラ。前記第1及び第2の画像データは、前記撮像部による連写撮影により得られた画像データであることを特徴とする請求項10~16の何れか1項に記載のデジタルカメラ。前記第1及び第2の画像データは、RAWデータであることを特徴とする請求項10~17の何れか1項に記載のデジタルカメラ。被写体像を撮像することにより得られたRAWデータを出力する撮像部と、各々が個別に共通の画像処理が可能な複数の画像処理部と、を備えるデジタルカメラの制御方法であって、前記撮像部から出力された第1駒目に対応する第1のRAWデータを、前記複数の画像処理部のうちの一つの画像処理部で画像処理をしている期間中に、前記撮像部から前記第1の電気信号の後に出力された第2駒目に対応する第2のRAWデータを、前記複数の画像処理部のうちの他の一つの画像処理部で画像処理を行うように制御することを特徴とするデジタルカメラの制御方法。被写体像を撮像することにより得られた画像データを出力する撮像部と、各々が個別に共通の画像処理が可能な複数の画像処理部と、を備えるデジタルカメラの制御方法であって、前記撮像部から出力された第1駒目に対応する第1の画像データを、前記複数の画像処理部のうちの一つの画像処理部で静止画画像処理をしている期間中に、前記撮像部から前記第1の電気信号の後に出力された第2駒目に対応する第2の画像データを、前記複数の画像処理部のうちの他の一つの画像処理部で静止画画像処理を行うように制御することを特徴とするデジタルカメラの制御方法。上述したように、通常のデジタルカメラにおける画像処理の場合、途中迄連写撮影駒を生データとしてバッファメモリに記憶しておきながら、順次後方の処理ブロックに転送してカラー処理及びJPEG処理を実行するが、実際の動作の中では撮像素子からの読み出し速度をより高速化させることにより、いわゆるプロ仕様の銀塩カメラと同等の8駒/秒以上のスペックを実現することが可能となってきている。撮像素子の読み出し速度を上げる方法としては、タイミングジェネレータの駆動クロックの周波数をアップさせてドライバーの駆動を単に高速化させる方法や、撮像素子からの読み出しを2つ以上の出力から同時に実行し、その後のバッファメモリに記憶するまでの処理をその読み出し出力数に合わせた複数ラインで並列に行う方法が提案されている。しかしながら、前述したように、バッファメモリの内容をメモリコントローラを介してワークメモリに展開した後、そのデータを順次カラー処理ブロックに引き渡した上で所定のR,G,B画像データ若しくはY,Cr,Cb画像データに変換して再度ワークメモリに順次一時的に記憶し、更に引き続きこのデータをJPEG処理ブロックへ転送する場合には、いわゆるラスターブロック変換に伴う8×8単位でのブロック単位での読み出しを図示した各ブロック間に接続されたバスAを介して行うため、この処理ではバスAをかなりの頻度で占有してしまう。また、JPEG処理を介して実際に圧縮した画像データはカードメモリに記憶することになるが、この場合、カードメモリ自体の書き込み速度がネックとなり、当然のことながらJPEG処理した結果をワークメモリから掃出する速度が遅くなってしまい、結果的にはワークメモリに多くのデータが溜まった状態となる。この結果、撮影者自身にとっては、如何にカメラの駒速がアップしたとしても、実際の後処理の遅さがネックとなり、バッファメモリ又はワークメモリの容量を相当数増加させない限り、連写撮影した後のレリーズ動作に直ぐには移行できないという撮影上の不具合が発生してしまう。本発明は、上記の課題に鑑みてなされたものであり、撮影シーケンスの中で撮像手段からのデータ読み出しと組み合わせて撮影後の処理を高速化させ、撮影上の不具合を解消して信頼性の高いデジタルカメラ及びその制御方法を提供することを目的とする。本発明のデジタルカメラは、被写体像を撮像することにより得られたRAWデータを出力する撮像部と、各々が個別に共通の画像処理が可能な複数の画像処理部と、前記撮像部から出力された第1駒目に対応する第1のRAWデータを、前記複数の画像処理部のうちの一つの画像処理部で画像処理をしている期間中に、前記撮像部から前記第1の電気信号の後に出力された第2駒目に対応する第2のRAWデータを、前記複数の画像処理部のうちの他の一つの画像処理部で画像処理を行うように制御する制御部とを備える。本発明のデジタルカメラは、被写体像を撮像することにより得られた画像データを出力する撮像部と、各々が個別に共通の静止画を生成するための静止画画像処理を行う複数の画像処理部と、前記撮像部から出力された第1駒目に対応する第1の画像データを、前記複数の画像処理部のうちの一つの画像処理部で静止画画像処理をしている期間中に、前記撮像部から前記第1の電気信号の後に出力された第2駒目に対応する第2の画像データを、前記複数の画像処理部のうちの他の一つの画像処理部で静止画画像処理を行うように制御する制御部とを備える。本発明のデジタルカメラの制御方法は、被写体像を撮像することにより得られたRAWデータを出力する撮像部と、各々が個別に共通の画像処理が可能な複数の画像処理部と、を備えるデジタルカメラの制御方法であって、前記撮像部から出力された第1駒目に対応する第1のRAWデータを、前記複数の画像処理部のうちの一つの画像処理部で画像処理をしている期間中に、前記撮像部から前記第1の電気信号の後に出力された第2駒目に対応する第2のRAWデータを、前記複数の画像処理部のうちの他の一つの画像処理部で画像処理を行うように制御する。本発明のデジタルカメラの制御方法は、被写体像を撮像することにより得られた画像データを出力する撮像部と、各々が個別に共通の画像処理が可能な複数の画像処理部と、を備えるデジタルカメラの制御方法であって、前記撮像部から出力された第1駒目に対応する第1の画像データを、前記複数の画像処理部のうちの一つの画像処理部で静止画画像処理をしている期間中に、前記撮像部から前記第1の電気信号の後に出力された第2駒目に対応する第2の画像データを、前記複数の画像処理部のうちの他の一つの画像処理部で静止画画像処理を行うように制御する。本発明によれば、撮影シーケンスの中で撮像手段からのデータ読み出しと組み合わせて撮影後の処理を高速化させ、撮影上の不具合を解消して、通常画像処理の遅さによって連写撮影時の駒数が制限されるという問題点を大幅に改善し、信頼性の高い撮像装置及び方法が実現する。本発明は、撮影画像をそのまま取り込むメモリコントローラブロック、実際に絵作りを行うためのカラー処理ブロック、JPEG処理ブロック、カードメモリコントローラ及びカードメモリを含む画像処理手段画像処理ブロックに関しては、同一機能を有するものを撮像手段に対して2つ以上並列で接続配置する構成とする。具体的には、連写撮影時に撮像手段からの画像データを、例えば2チャンネル出力を通して読み出したうえで、各チャンネル毎のデータを別々のバッファメモリに記憶する。この撮影データの一方側の出力は第1の画像処理ブロックで処理し、同時に他方側の出力は第2の画像処理ブロックで処理するというように、1つの撮影画像を同時に2つの画像処理ブロックで処理するという方法が考えられる。この場合、それぞれが画像処理に必要な領域分だけは多少のオーバーラップをさせて処理したうえで、JPEG処理に関しては片方側にデータを転送することにより1つの処理ブロックで行う方が望ましく、その場合には撮影の奇数駒と偶数駒で処理ブロックを切り替えるという方法を採るものとする。以下、本発明を適用した及び方法の具体例について、図面を参照しながら詳細に説明する。図1は、本実施形態による撮像装置全体のハードウェア構成を示すブロック図である。図示の例では、撮影者自身による不図示のカメラ操作スイッチの状態変化を全体制御CPU26が検出し、その他の各回路ブロックへの電源供給並びに初期設定を開始する。この撮像装置は、被写体像を結像し、その像データを各画素毎に電気信号に変換する撮像手段である撮像素子1と、撮像素子1から出力された電気信号を処理して画像信号を生成する画像処理手段である2つの画像処理ブロック31,32を有し、撮像素子1の出力端子であるCH1,CH2に画像処理ブロック31,32が接続され、撮像素子1に対して並列接続とされて構成される。画像処理ブロック31は、撮像素子1から出力された電気信号を一時的に記憶する一時記憶手段を構成するメモリコントローラ8及びバッファメモリ9と、メモリコントローラ8の撮像素子1との同期をとるためのタイミング制御ブロック10と、一時記憶手段に記憶されている電気信号を読み出して前記画像信号を生成する画像信号生成手段を構成するJPEG処理ブロック14、カラー処理ブロック13及びワークメモリ12と、ワークメモリ12に記憶された画像データをカードコントローラ15を介して記憶するカードメモリ16と、通信I/F11とを有し、メモリコントローラ8、JPEG処理ブロック14、カラー処理ブロック13、ワークメモリ12、カードコントローラ15及び通信I/F11がバスA1に接続されている。画像処理ブロック32も、画像処理ブロック31と同様に、撮像素子1から出力された電気信号を一時的に記憶する一時記憶手段を構成するメモリコントローラ17及びバッファメモリ18と、メモリコントローラ17の撮像素子1との同期をとるためのタイミング制御ブロック19と、一時記憶手段に記憶されている電気信号を読み出して前記画像信号を生成する画像信号生成手段を構成するJPEG処理ブロック23、カラー処理ブロック22及びワークメモリ21と、ワークメモリ21に記憶された画像データをカードコントローラ24を介して記憶するカードメモリ25と、通信I/F20とを有し、メモリコントローラ17、JPEG処理ブロック23、カラー処理ブロック22、ワークメモリ21、カードコントローラ17及び通信I/F20がバスA2に接続されている。撮影画面範囲内の被写体像は、主撮影光学系28を通して撮像素子この場合はCCD1上に結像し、この撮像素子1からの出力信号であるCH1出力を、CDS/AGC/AD回路4を介して各画素毎に相関二重サンプリング、ゲイン設定、AD変換を順次実施して順々に所定のデジタル信号に変換し、撮像素子1からのもう一方の出力信号であるCH2出力を、CDS/AGC/AD回路6を介して各画素毎に相関二重サンプリング、ゲイン設定、AD変換を順次実施して順々に所定のデジタル信号に変換する。撮像素子1は、全体の駆動タイミングを決定しているタイミングジェネレータTG/SSG3からの信号に基づき、各画素毎の水平駆動並びに垂直駆動のためのドライバー回路2の出力で所定駆動することにより画像信号出力を発生するが、図1に示すように、出力チャンネルを2CH実際にはこれ以上のチャンネル数を持つことも可能である。を有しており、このチャンネルから同時に画像データを読み出すことで、図7に示したような単一チャンネルしか持たない撮像素子と比較してより高速に画像データを読み出すことが可能となる。ここで、本実施形態で使用する撮像素子の具体的構成に関して、図3の構成図を用いて説明を行う。図3は、CH1とCH2の2つの出力を持つ撮像素子の内部構成を示したものであり、aは実際の受光入力を電荷量に変換するフォトダイオード部、bはこのフォトダイオードで発生した電荷を図上の上から下へ向かっていわゆるバケツリレー形式で転送するための垂直CCD部、cはこの垂直CCDによって運ばれた電荷を左右の出力へ向かって水平方向にバケツリレー形式で転送するための水平CCD部を表したものであり、画面の中央から左右対称に各画素を読み出すタイプのものである。画面の右側点線部40で示した各画素は、水平CCD部42から右側出力チャンネルCH1を介してデータを読み出してCDS/AGC/AD44へ入力し、一方画面の左側点線部41で示した各画素は、水平CCD部43から左側出力チャンネルCH2を介してデータを読み出してCDS/AGC/AD45へ入力するようになっている。再び図1に戻り、CDS/AGC/AD回路4の出力信号は補正ブロック5に入力し、ここで撮像素子1と主撮影光学系28との組み合わせ等で生ずるシェーディング補正を実行したり、センサ固有のパターンノイズを除去するための補正を実行するためのものであり、2次元画像データの水平方向及び垂直方向に対して、内部に組み込んでいる乗算回路や加算回路及びデータ記憶用のメモリを使って各画素毎の補正を行う。同様にして、CDS/AGC/AD回路6の出力信号は補正ブロック7に入力し、ここでも撮像素子1と主撮影光学系28との組み合わせ等で生ずるシェーディング補正や固定パターンノイズの除去といった補正を実行する。続いて、図1に示すように、メモリコントローラ8は、タイミングジェネレータ3と同期して動作するタイミング制御ブロック10の信号に基づいて動作することで撮像素子1との同期をとっていて、上述したように撮像素子1からのセンサ信号を、CDS/AGC/AD回路4、補正回路ブロック5を順次通して所定のバス巾データに変換し、バースト連続書き込みによってバッファメモリ9へデータを転送する。同様の方法により、メモリコントローラ17は、タイミングジェネレータ3と同期して動作するタイミング制御ブロック19の信号に基づいて動作することで撮像素子1との同期をとっていて、上述したように撮像素子1からのセンサ信号を、CDS/AGC/AD回路6、補正回路ブロック7を順次通して所定のバス巾データに変換し、バースト連続書き込みによってバッファメモリ18へデータを転送する。以上のように、撮像素子1のCH1側出力図3に示した撮像素子の右画面はバッファメモリ9へ、撮像素子1のCH2側出力図3に示した撮像素子の左画面はバッファメモリ18へそれぞれ記録されることになり、その結果、1枚の撮影画像が物理的にも論理的にも別空間に存在するメモリに記憶されることになる。所定サイズの画像書き込みが完了した時点で、メモリコントローラ8は撮影データを記憶しているバッファメモリ9のデータをワークメモリ12へ一時的に転送する。次に、このメモリコントローラ8は、ワークメモリ12のデータを同じバスA1に繋がっているカラー処理ブロック13に順次転送し、いわゆる絵作り動作を行う。この動作に関しては、図4に示したカラー処理ブロックの内部構成図を使って説明する。バスAを介してワークメモリ12から入力した画像データは、データ入出力I/F50を通してここで所定のデータ巾に変換した後、色補間ブロック52へ入力するが、ここではまず通常センサの画素配列がいわゆるベイヤー配列で構成されているものに対して、色補間処理を行ってRGBの3プレーンのデータに変換する。この色補間処理に続いてマトリックス補正ブロック53へ入力し、センサ固有のカラーフィルターの持つ分光特性から所望の色を出力するためのマトリックス補正を実行してRGBからRGBへ変換を行う。次に、ガンマ変換ブロック54へ入力して、通常CDS/AGC/ADでデジタルデータに変換したデータ巾12ビットを8ビットに変換する処理を行い、所定のダイナミックレンジに入るようにデータの変換いわゆるγ変換を行う。続いて、RGBからYCrCb変換ブロック55へ入力してRGBからYCrCbの色変換処理を行った後、偽色除去ブロック56へ入力してCrCb成分に対する偽色除去処理を行う。ここで、偽色除去処理としては、いわゆるサンプリング周波数と画像周波数との関係から生ずる色モアレ等の発生に対してメディアンフィルター中間値フィルターを使用する等が挙げられる。更に、エッジ強調ブロック57へ入力し、いわゆる画像の中間周波数付近のゲインを持ち上げるエッジ強調処理を行って画像の輪郭強調等の加工を行った後、解像度変換ブロック58へ入力して所定の画像サイズにリサイズする。ここで、所定の画像サイズにリサイズする場合には、実際にフィルター処理を行ってから間引き処理を行うことになるが、水平及び垂直方向に対して同等の処理を行う。以上の動作を1フレーム分順々に行ってゆき、その結果をデータ入出力I/F50を介して再度ワークメモリ12上の別領域上に展開してゆくことになる。以上の動作が、図1に示した実際のカラー処理ブロック13の実際の動作であるが、各ブロックの動作は基本的にパラメーター設定ブロック51を介してその特性の設定を自由に全体制御CPU26からのデータによって変更可能であり、撮影駒毎に絵作り条件を変更することができる。続いて、メモリコントローラ8は、このワークメモリ12に展開したカラー処理後のデータを同じバスA1に繋がっているJPEG処理ブロック14に順次転送し、ここで実際の画像の圧縮処理を実行する。このJPEG処理ブロック14の動作に関しては、図5及び図6に示した内部構成図を使って説明する。図5はいわゆる非可逆タイプのJPEG処理に関するものであり、DCT変換をベースにした周波数変換を基本としている。はじめに上述した方法でカラー処理を行った結果を記憶しているワークメモリ12の画像処理後のデータを、データ入出力I/F60を介して読み込み、ラスターブロック変換ブロック63へ入力して、画像データを水平8画素、垂直8画素単位での2次元単位でのブロックに変換する。次に、DCT変換ブロック64にデータを入力し、ここでは8×8ブロック単位でいわゆる周波数成分毎の8×8のデータに変換するDCT変換を行い、2次元単位での低周波成分から高周波成分への係数を算出する。次に、量子化ブロック65へ入力して上記DCT変換で算出した係数値に対する量子化を行うが、この量子化に関しては事前に値が設定されている量子化テーブル61の値に基づいて各係数毎の除算にて実現している。更に、この量子化した結果を所定のスキャン方向に沿ってデータを読み出しながら、ハフマン符号化ブロック66へ入力して、ここではやはり事前に値が設定されているハフマンテーブル62の値に沿ったエントロピー符号化を実施する。上記の方法で圧縮したデータを、再度データ入出力I/F60を介してワークメモリ12の所定領域内に書き戻すことで一連の圧縮処理を終了する。一方、別のタイプのJPEG処理としては可逆タイプの圧縮方法があるが、この方法に関しては図6の内部ブロック構成図を用いて説明を行う。図6は、いわゆるDPCMをベースにした可逆タイプのJPEG処理に関するものであり、はじめに上述した方法でカラー処理を行った結果を記憶しているワークメモリ12の画像処理後のデータを、データ入出力I/F70を介して読み込み、DPCM変換ブロック72へ入力して、予測値との差分データとして画像データを変換する。次に、このDPCM変換したデータを読み出しながらハフマン符号化ブロック73へ入力して、ここでは事前に値が設定されているハフマンテーブル71の値に沿ったエントロピー符号化を実施する。上記の方法で圧縮したデータを、再度データ入出力I/F70を介してワークメモリ12の別の所定領域内に書き戻すことで一連の圧縮処理を終了する。以上の方法で、JPEG処理ブロック14を介して所定の圧縮フォーマットに基づきデータ圧縮した上で、その圧縮データをカードコントローラ15を介してカードメモリ16に記憶する。また、逆に撮影済みの画像データを観察する場合には、上記カードメモリ16に圧縮記憶さレータデータをJPEG処理ブロック14但し前述した図5及び図6のJPEG処理ブロック構成図の中では圧縮したデータを伸張するブロックは記載していない。を通して通常の撮影画素毎のデータに伸張し、その結果をワークメモリ12へ転送することで、不図示のモニター表示手段を通して撮影画像を縮小して外部表示することができる。以上が図1の破線で示した画像処理ブロック31の構成を説明したものであるが、全く同様にメモリコントローラ6を介して出力されるデータを処理する画像処理ブロック32が同様に破線で示されている。この画像処理ブロック32では、補正ブロック7からのデータをメモリコントローラ17を介してバッファメモリ18に予め記憶しておき、その撮影画像をメモリコントローラ17を介してワークメモリ21へ転送する。更に、メモリコントローラ17はタイミング制御ブロック19からのタイミング信号に基づいて、ワークメモリ21のデータを読み出してカラー処理ブロック22へ転送し、ここで前述した方法に沿って実際の絵作り処理を行い、その結果を再度ワークメモリ21へ転送する。続いて、メモリコントローラ17はワークメモリ21に記憶した画像処理後のデータを読み出してJPEG処理ブロック23へ転送し、ここで前述した方法に沿ってJPEG圧縮処理を行って、その圧縮データを再度ワークメモリ21へ書き戻すことになる。更に、この圧縮後のデータをカードコントローラ24を介してカードメモリ25へ書き込み、撮影画像の記録を完了する。一方、カメラ全体の制御及び上記コントローラに対するシーケンス制御に関しては、全体制御CPU26がバスBに接続されているインストラクションメモリ27に記憶してあるインストラクションコードに従って命令を実行することで動作を行い、レンズ制御手段29を介して主撮影光学系28を駆動制御レンズ内のフォーカス駆動や絞り駆動制御したり不図示のシャッター制御手段を介して実際のシャッター露光制御を行い、通信I/F11を介して画像処理ブロック31内での撮影処理画像に対してヘッダー情報を付加したり、撮影条件等の情報をカードメモリ内のデータとして付加したりして記録する。同様に、画像処理ブロック32に対しても、通信I/F20を介して上記と同様の処理を行い、様々な情報を付加して記録する。以上が図1に示した全体ブロックの構成に関する説明であるが、上記構成にもあるように撮像素子1の画面右側は画像処理ブロック31で処理し、画面左側は画像処理ブロック32で処理する形を採っているので、実際にはカラー処理のところでのフィルター処理に関しては、画面中央部の領域について画像処理ブロック31,32の両方でオーバーラップさせながら処理する必要がある。また、JPEG処理に関しても1つの撮影駒を左右に分割して処理するという方法は現実的ではなく、実際にはカラー処理が完了した時点で画像処理ブロック31,32のいずれかにデータを転送して、一方のJPEG処理ブロックを使って圧縮処理を行うという方法が採られる。この場合、画像処理ブロック31と画像処理ブロック32の間では、何らかのデータ受け渡しが必要になるが、画像処理ブロック31,32間のデータ受け渡し方法に関して、図2に示した撮影シーケンスタイミング図を用いて説明を行う。図2は、実際のカメラで連写撮影等を行った場合のタイミングを簡単に表したものである。ここで、一番上にシャッター露光タイミングを示しており、この場合連写撮影動作としてほぼ同間隔で撮影を行い10駒目迄の撮影を行っている。その下はセンサ読出しタイミングを示したものであり、各駒共にシャッター露光完了と同時にセンサ読出しを行い、前述したように画像処理ブロック31内のメモリコントローラ8の制御に従ってバッファメモリ9に撮影画像データを書き込んでいる。同様に、上から8番目のタイミングが画像処理ブロック32に対するセンサ読み出しタイミングを示したものであり、画像処理ブロック31のタイミングと全く同じようにしてメモリコントローラ17の制御に従ってバッファメモリ18に撮影データを書き込んでいる。次に、この最初の1駒目の撮影画像に対しての画像処理を開始するが、この場合上から7番目に示した通信I/Fタイミングのように、全体制御CPU26からの指示によってメモリコントローラ8が動作を開始し、図2の上から3番目に示したタイミングのように、バッファメモリ9の記憶画像をワークメモリ12に転送する。同様に、画像処理ブロック32に対しても図2の1番下のタイミングに示したように、全体制御CPU26からの指示によってメモリコントローラ17が動作を開始し、図2の下から5番目に示したタイミングのように、バッファメモリ18の記録画像をワークメモリ21に転送する。上から4番目は画像処理ブロック31におけるカラー処理の動作タイミングの様子を示したものであり、その下は同様に画像処理ブロック31におけるJPEG処理の動作タイミングの様子を示したものである。同様に下から4番目は、画像処理ブロック32におけるカラー処理の動作タイミングの様子を示したものであり、その下は画像処理ブロック32におけるJPEG処理の動作タイミングの様子を示したものである。ここで、それぞれのブロックでカラー処理を実行する場合は、図3に示したような撮像素子を前提として画像処理を行う時に、画面中央部の境界付近を互いにオーバーラップさせる図7に模式的に示したように画面中央を境界としてある所定範囲に関しては、画面の左側も画像処理ブロック31側でも処理し、画面の右側も画像処理ブロック32側で処理する必要がある。従ってこの場合には、図2の通信I/Fのタイミングに示したように、この画像データを互いに相手側に転送する動作を行っている。例えば、図2の上から7番目に示した通信I/Fタイミングでは、ワークメモリ間転送としてワークメモリ21に記憶している画像の一部をワークメモリ12に転送し、同様に図2の一番下に示した通信I/Fタイミングでは、ワークメモリ間転送としてワークメモリ12に記憶している画像の一部をワークメモリ21に転送するという方法を採っている。また、JPEG処理に関しては、通信I/Fを介して一方のブロックから一方のブロックに対して、上記カラー処理ブロックで処理した結果を記憶しているワークメモリ上の画像データを転送したうえで、一方のJPEG処理ブロックで圧縮動作を行うものとする。これは、通信I/Fタイミングに示したように、1駒目の撮影データに関しては画像処理ブロック32側でカラー処理した結果を記憶している画像データの内容を画像処理ブロック31のワークメモリ12に転送したうえで、1駒目の全体画像をJPEG処理ブロック14で処理することになる。更に、上から6番目のタイミングに示したように、ワークメモリ12に記憶してある圧縮データをカードコントローラ15を介してカードメモリ16へ書き込む。最後に、画像処理ブロック31における1駒目のカード書込み動作が完了した時点で、メモリコントローラ8からの完了割り込み信号を全体制御CPU26へ伝達して1駒目の処理が完了したことを通知する。次に、2駒目の撮影画像に対する処理の場合は、前述したのと同様に通信I/F11及び20を介して画像処理ブロック31内のメモリコントローラ8及び画像処理ブロック32内のメモリコントローラ17の動作を開始し、同様のカラー処理及びJPEG処理を各ブロックで同時に開始する。但し今回の場合には、カラー処理の結果を通信I/F11及び20を介して画像処理ブロック31から画像処理ブロック32のワークメモリに転送したうえで、画像処理ブロック32内のJPEG処理ブロック23で圧縮処理を実行し、カードコントローラ24を介してカードメモリ25へデータを書き込む。最後に、画像処理ブロック32での1駒目のカード書込み動作が完了した時点で、メモリコントローラ17からの完了割り込み信号を全体制御CPU26へ伝達して2駒目の処理が完了したことを通知する。実際の動作では画像処理ブロック31での1駒目の画像圧縮処理が完了する前に、2駒目の撮影画像に対する画像圧縮処理を開始するので1駒目の撮影画像と2駒目の撮影画像は別々のカードメモリに記憶することになる。この図で示したタイミングでは、奇数撮影駒に対する処理は画像処理ブロック31で、偶数撮影駒に対する処理は画像処理ブロック32で処理する構成となっているが、必ずしもそういう撮影駒に限定する必要はなく、処理を開始する前に動作が完了しているブロックを使用する方法も考えられる。例えば、1駒目の処理が画像処理ブロック31で完了する前に、2駒目の処理が画像処理ブロック32で完了した場合1駒目と2駒目はこのタイミング図では時間差があるが、処理が進むにつれ画像処理ブロック31と画像処理ブロック32が処理を開始するタイミングは近づいてゆき、処理時間が逆転する場合もある。には、3駒目の処理は画像処理ブロック32で続けて行うことも可能である。これは、各ブロック内のメモリコントローラからの処理完了割り込みを各通信I/Fブロックを介して全体制御CPU26が検出することにより、次の撮影駒に対する処理をどちらのブロックで実行するかを決定することによって実現している。なお、本実施形態では、撮像素子1に2つの画像処理ブロック31,32が並列接続された場合を例示したが、本発明はこの構成に限定されるものではなく、3つ以上の画像処理ブロックを並列接続し、撮影状況等に適合させて適宜切り替えるように構成しても良い。以上説明したように、本実施形態によれば、撮影シーケンスの中で撮像手段からのデータ読み出しと組み合わせて撮影後の処理を高速化させ、撮影上の不具合を解消して信頼性の高い撮像装置が実現する。即ち、カメラの高速連写撮影時などで撮像素子からの画像データを複数ライン出力を介して高速に読み出して、一時的にそのままの形RAWデータ形式で各ライン毎に接続したコントローラ経由で各々のバッファメモリに連続的に記憶してゆきながら、1駒目の撮影画像に対する処理を同時に別々のブロックで分割処理する一方で、2駒目の撮影画像に対する処理も一部の動作は開始するという方法を採ることにより、通常画像処理の遅さによって連写撮影時の駒数が制限されるという問題点が大幅に改善される。また、このようなマルチ処理を実行する際に、単に奇数駒に対する処理は第1の画像処理ブロックで行い、偶数駒に対する処理は第2の画像処理ブロックで行うというような固定的な構成とする替わりに、複数の画像処理ブロックにおいて、その時その時で画像処理が完了しており、次の処理を開始できる準備が整っている画像処理ブロックを優先的に使用するというように、より高機能のマルチ処理システムを構成することにより、更に高速な画像処理システムを実現することができる。"