"第1主面および第2主面を有する半導体基体、基体の第1主面に積層した誘電体層、第1電極、第2電極、第1電極および第2電極上に積層したパシベーション層、第1電極上のパシベーション層に形成した第1開口、第2電極上のパシベーション層に形成した第2開口、第1開口内の第1ボトム電極成端部であって、第1電極に電気的に接続した第1ボトム電極成端部、第2開口内の第2ボトム電極成端部であって、第2電極に電気的に接続した第2ボトム電極成端部、および第1ボトム電極成端部と第2ボトム電極成端部との間に設けられ、パシベーション層に取り付けられて、実装時にキャパシターの支持体になり、これによって素子の傾きを抑えたスタンドオフを有することを特徴とするキャパシター。即ち、本発明の第1の目的、特徴、作用効果は、従来技術を改善することである。本発明の第2の目的、特徴、作用効果は、素子の傾きが生じない高精密キャパシターを提供することである。本発明の第3の目的、特徴、作用効果は、製造が簡単および/または費用効率の高い高精密キャパシターを提供することである。本発明の第4の目的、特徴、作用効果は、ボトム電極を成端成分として使用した場合でも、素子の傾きが生じない電子コンポーネントを提供することである。本発明の以上の、および/または他の目的、特徴または作用効果の一つまたはそれ以上は、本開示および特許請求の範囲の記載から明らかになるはずである。即ち、本発明は、スタンドオフを使用して、ボトム電極を成端部として組み込んだ素子の傾きを抑える技術を提供するものである。ボトム電極は、半田ボール、スクリーン印刷やその他の公知技術によって形成できる。本発明の一つの態様の場合、キャパシターは、第1および第2の主面をもつ基体、この基体の第1主面に積層した誘電体層、第1電極、および第2電極を有する。第1電極および第2電極の上にパシベーション層を積層し、第1電極に積層したパシベーション層に第1開口を形成し、そして第2電極に積層したパシベーション層に第2開口を形成する。第1開口に第1ボトム電極成端部を設け、そして第2開口に第2ボトム電極成端部を設ける。第1ボトム電極成端部を第1電極に電気的に接続するとともに、第2ボトム電極成端部を第2電極に電気的に接続する。第1ボトム電極成端部と第2ボトム電極成端部との間にスタンドオフを設け、これをパシベーション層に取り付けることによって、実装時キャパシターの支持体を構成する。このスタンドオフがあるため、素子が傾くことはない。スタンドオフは、ストリップとして構成することができる。ストリップとして構成した場合、キャパシター間全体に延設することが好ましい。あるいは、スタンドオフを点dotとして、あるいは部分的な点partialdotとして、あるいはその他の形で構成することも可能である。キャパシターとしては、任意の形式および任意のサイズのキャパシターを使用できる。例えば、長さが約0.04インチ1.02mm、そして幅が約0.02インチ0.51mmの標準0402サイズパッケージの形でキャパシターを実装できる。各種サイズのスタンドオフを使用でき、例えば幅が100~400μmの範囲にあるものを使用できる。また、スタンドオフの厚みは50~200μmが好ましいが、幅については、成端部の厚みを基準にして種々変更できる。第2態様によれば、本発明は電子コンポーネントを提供するものである。本発明の電子コンポーネントは、それぞれ対向する第1主面および第2主面をもつ基体と、この基体に積層した第1電極と、この基体に積層した第2電極とを有する。第1電極および第2電極にパシベーション層を積層する。第1電極に積層したパシベーション層に第1開口を形成し、そして第2電極に積層したパシベーション層に第2開口を形成する。第1電極に第1ボトム電極成端部を電気的に接続し、第1ボトム電極成端部を半導体基体の第1主面を超えて延設する。第2電極に第2ボトム電極成端部を電気的に接続し、第2ボトム電極成端部を半導体基体の第1主面を超えて延設する。半導体基体の第1主面を超えて延設した第1ボトム電極成端部と第2ボトム電極成端部との間に、スタンドオフを設けることによって、実装時、電子コンポーネントの支持体を形成し、これによって電子コンポーネントの傾きを抑制する。第1ボトム電極成端部および第2ボトム電極成端部は、半田ボール、スクリーン印刷やその他の技術によって形成できる。また、電子コンポーネントとしては、キャパシターやその他のものが使用できる。本発明は、半田ボール、スクリーン印刷やその他の技術によって形成することができるボトム電極によって成端部を形成した高精密キャパシターなどの素子に使用するスタンドオフを提供するものである。ボトム電極成端部をもつキャパシターは、全体をここに援用する、Goldbergerなどを発明者とするUSP6,621,143、USP6,538,300およびUSP6,621,143に記載されている。図1は、スタンドオフを独立したウェハに形成した複数のキャパシターを示す写真である。図示の大きな黒いストリップが、スタンドオフである。キャパシターの製造後に、各キャパシターを含むダイを、刻線などにそってウェハ内の他のダイから鋸引きによって切断する。図2は、スタンドオフを形成した本発明の高精密キャパシターの写真である。図示のように、回路基盤に接続する対向端子をキャパシターのボトム部に形成し、これら端子の間にスタンドオフを設ける。図3は、本発明の高精密キャパシターの横断面を示す写真である。図4は、回路基盤に接続した本発明の高精密キャパシターの断面を示す写真である。図5Aおよび図5Bは、回路基盤に接続した本発明の高精密キャパシター示す写真である。図5Aおよび図5Bを図6Aおよび図6Bと比較する。図6Aおよび図6Bの従来素子は、側部に対して実質的に傾いているため、素子の作動および/または性能に問題があるだけでなく、回路との接続が切れる恐れがある。このように、素子の側部から側部への傾きは、深刻な問題である。なお、本発明の素子は、図5Aおよび図5Bに示すように、いずれの側にも傾かないので、従来の素子の問題を解決するものである。図7は、本発明の複数のコンポーネントをウェハに設けたウェハを示す図である。図示のように、スタンドオフ材料からなるストリップをキャパシターに設ける。このストリップの場合、対向端子間の中心位置において各キャパシターを横断するように設ける。図示のスタンドオフ材料ストリップは、約100~400μmに設定するのが好ましい。また、厚みは50~200μmに設定するのが好ましいが、成端部の厚み応じて適当な任意の寸法を設定することができる。スタンドオフの形状は、図示のようにストリップ形状とすることができるが、点、部分点やその他の形状とすることも可能である。本発明の場合、スタンドオフ材料として各種の組成を利用することができる。このような材料の一例を挙げると、ポリマーSN7接着剤がある。図8Aは、本発明のキャパシターの一実施態様のボトム面を示す図である。図8に示すように、表面実装キャパシター10は、表面実装キャパシター本体12を有している。図示のように、第1成端部14および第2成端部16は、キャパシター本体の表面に設ける。第1成端部14と第2成端部16との間に、スタンドオフ18がある。図示のスタンドオフ18は、ストリップである。スタンドオフがストリップの場合、側部から側部へ全体に延設する必要はない。あるいは、図8Bに示すように、スタンドオフは、素子10Bと同様に、点でもよく、また図8Cに示すように、素子10Cと同様に、部分点18Cでもよい。このように、本発明のスタンドオフの場合、サイズおよび形状に制限はない。なお、図8Aに示すストリップ18が好適である。というのは、複数の素子を同時に製造する一方で、スタンドオフに接触するキャパシターの表面積を大きくできる製造方法の効率がよく改善するからである。図9は、キャパシター10Dの断面図である。キャパシター10Dは、キャパシター本体22を有し、成端部として、キャパシター本体22のボトム面にボトム電極端子14Aおよび16Aを取り付ける。これら端子14Aおよび16Aが、キャパシター10Dを回路基盤20に電気的に接続する。ボトム電極端子14Aおよび16Aが、スクリーン印刷によって形成した回路基盤および半田の端子である。図示のスタンドオフ18の場合、キャパシター10Dを回路基盤20に機械的に接続し、安定性および支持性を強化し、これによってキャパシター10Dが傾くことがなくなる。図10は、別な実施態様の横断面図である。図10のキャパシター40の場合、電極30および32の下にトレンチ41を利用する。誘電体層36をトレンチ41内に延入し、標準的なトレンチゲート式MOSFETの場合と同じ方法で、壁部をライニングする。トレンチ41には、電極30および32に電気的に接触するポリシリコンなどの導電材料42を充填する。この結果、キャパシターのプレートと誘電体層との間の界面の有効面積が広くなる。図11は、別な実施態様の横断面図である。図11において、電極46は、基体38と電気的に接触する。所定厚みの誘電体層48によって、電極44を基体38から分離する。電極44および46を横向きに設定するため、素子の横方向寸法の関数である有効直列抵抗ESRを、単位面積当たりのキャパシタンス値にほぼ影響することなく、大きく取ることができる。図12は、別な実施態様の横断面図である。キャパシター60は、実際には、直列に接続した一対のキャパシターである。Nシリコン基体38に誘電体層52を形成する。誘電体層52に金属層を蒸着し、標準的な光リソグラフィー法を利用してパターニング処理し、第1電極30および第2電極32を形成する。構造体のトップ面にパシベーション層34を蒸着形成する。パシベーション層34内に開口を形成し、上記と同様にして、半田ボール14、16などのボトム電極を形成する。スタンドオフ18は、基体38の表面上のパシベーション層32にわたって形成する。図13は、本発明のキャパシターのさらに別な実施態様の横断面を示す図である。第1電極54のフィンガー54a~54cと、第2電極のフィンガー56a~56dとで交叉指電極を形成する。フィンガーが交叉指電極を形成する作動領域58では、薄膜の誘電体層68を基体上に積層形成する。比較的厚い誘電体層64が、電極54の残りのパーム部分をN基体38から分離し、そして比較的厚い誘電体層66が、電極56のパーム部分を基体38から分離する。キャパシター70のキャパシタンスは、フィンガーの数および寸法によって定まる。スタンドオフ18は、図示のように、パシベーション層の上に延設する。以上、本発明のスタンドオフをもつ各種キャパシターを説明してきたが、本発明は、これら具体的な実施態様に制限を受けるものではない。本発明では、スタンドオフのサイズおよび形状、スタンドオフに使用する材料、電子コンポーネントの実装サイズなどにおいて各種の変更が可能である。また、本発明をキャパシターとして説明してきたが、成端部としてボトム電極をもつ他のタイプの電子コンポーネントも本発明の範囲に含まれる。"