炭化珪素単結晶を準備する工程と、前記炭化珪素単結晶を材料として、第1の面と、前記第1の面の反対側に位置する第2の面とを有する炭化珪素基板を形成する工程とを備え、前記炭化珪素基板を形成する工程において、前記第1および第2の面のそれぞれに第1および第2の加工ダメージ層が形成され、さらに前記第1の加工ダメージ層の少なくとも一部を除去しかつ前記第1の面の表面粗さが5ナノメートル以下となるように、前記第1の面を研磨する工程と、前記第2の面の表面粗さを10ナノメートル以上に保ちながら前記第2の加工ダメージ層の少なくとも一部を除去する工程とを備える、炭化珪素基板の製造方法。前記第2の加工ダメージ層の少なくとも一部を除去する工程は、前記第2の面をエッチングする工程を含む、請求項1に記載の炭化珪素基板の製造方法。前記炭化珪素基板は、直径110ミリメートルの円を包含する平面形状を有する、請求項1または2に記載の炭化珪素基板の製造方法。前記平面形状は直径150ミリメートルの円を包含する、請求項3に記載の炭化珪素基板の製造方法。前記第2の加工ダメージ層の少なくとも一部を除去する工程は、前記第1の面を研磨する工程の前に行われる、請求項1~4のいずれか1項に記載の炭化珪素基板の製造方法。前記炭化珪素基板を形成する工程は、前記第2の面を機械的に研磨する工程を含む、請求項1~5のいずれか1項に記載の炭化珪素基板の製造方法。前記第2の面を機械的に研磨する工程は、前記第2の面の表面粗さが1マイクロメートル以下となるように行われる、請求項6に記載の炭化珪素基板の製造方法。前記第2の加工ダメージ層の少なくとも一部を除去する工程は、前記第2の加工ダメージ層の全体を除去する工程である、請求項1~7のいずれか1項に記載の炭化珪素基板の製造方法。前記炭化珪素基板は面積S平方ミリメートルおよび厚さTミリメートルを有し、S/Tが9000ミリメートル以上90000ミリメートル以下である、請求項1~8のいずれか1項に記載の炭化珪素基板の製造方法。単結晶構造を有し、直径110ミリメートルの円を包含する平面形状を有し、面積S平方ミリメートルおよび厚さTミリメートルを有し、S/Tが9000ミリメートル以上90000ミリメートル以下であり、50マイクロメートル以下の反りを有する炭化珪素基板であって、5ナノメートル以下の表面粗さを有する第1の面と、前記第1の面の反対側に位置し、10ナノメートル以上の表面粗さを有する第2の面とを備える、炭化珪素基板。前記平面形状は直径150ミリメートルの円を包含する、請求項10に記載の炭化珪素基板。両面ラップ装置による処理後、仮にウエハ炭化珪素基板の表面および裏面の各々に等価なダメージ層が形成されているとすると、両ダメージ層の応力も等価となることで、炭化珪素基板の湾曲が小さくなり得ると考えられる。しかしラップ装置によって形成された面は、通常、表面粗さが比較的大きく、よってその上に高品質のエピタキシャル層を形成したり、半導体素子を形成したりするのに適していない。このためラップ後のより精密な研磨が必要となる。上記の研磨が仮に表面および裏面のうち表面第1の面にのみ行われたとすると、ダメージ層の除去が表面および裏面のうち表面においてのみ行われることから、表面のダメージ層と裏面のダメージ層とが等価でなくなる。この結果、炭化珪素基板の湾曲が大きくなる。これにより半導体装置の製造において不具合が生じることがあり、たとえば、フォトリソグラフィにおける解像度が低下したり、またはウエハが固定される際にウエハが割れたりし得る。一方、上記研磨が仮に表面および裏面の両方に行われたとすると、表面の表面粗さだけでなく、裏面第2の面の表面粗さも小さくなる。すなわち表面おより裏面の両方が鏡面となってしまう。つまり表面および裏面の各々の外観がほぼ同じとなってしまう。この結果、表面と裏面との区別が困難となる。炭化珪素基板は、シリコン基板と異なり、その結晶構造に起因してSi面およびC面の2種類の面が存在するので、基板の表面と裏面との間で物性が異なる。よってたとえ表面粗さが同じであったとしても両者の識別が重要である。また裏面が鏡面であることにより、炭化珪素基板の裏面がステージ上に載置された際に、裏面がステージ上で滑ってしまったり、あるいは、裏面がステージに吸着してしまったりする、という問題が生じ得る。そこで本発明目的は、湾曲が抑制された炭化珪素基板であって、かつ鏡面である第1の面と、非鏡面である第2の面とを有するものを提供することである。本発明の炭化珪素基板の製造方法は、次の工程を有する。炭化珪素単結晶が準備される。炭化珪素単結晶を材料として、第1の面と、第1の面の反対側に位置する第2の面とを有する炭化珪素基板が形成される。炭化珪素基板が形成される際に、第1および第2の面のそれぞれに第1および第2の加工ダメージ層が形成される。第1の加工ダメージ層の少なくとも一部を除去しかつ第1の面の表面粗さが5nm以下となるように、第1の面が研磨される。第2の面の表面粗さを10nm以上に保ちながら第2の加工ダメージ層の少なくとも一部が除去される。本発明の炭化珪素基板の製造方法によれば、第1および第2の加工ダメージ層の各々の少なくとも一部が除去されることで、炭化珪素基板の反りを抑制することができる。また、第1の面の表面粗さが5nm以下とされることで、第1の面を鏡面とすることができる。また、第2の加工ダメージ層、すなわち第2の面に形成された加工ダメージ層が除去される際に、第2の面の表面粗さが10nm以上に保たれるので、第2の面を非鏡面に保つことができる。以上から、炭化珪素基板の反りを抑制しつつ、第1の面を鏡面としかつ第2の面を非鏡面とすることができる。好ましくは上記の炭化珪素基板の製造方法において、第2の加工ダメージ層の少なくとも一部を除去する工程は、第2の面をエッチングする工程を含む。これにより第2の加工ダメージ層を除去する際に、第2の面の表面粗さが過度に小さくなることを避けることができる。好ましくは上記の炭化珪素基板の製造方法において、炭化珪素基板は、直径110mmの円を包含する平面形状を有する。さらに好ましくは、平面形状は直径150mmの円を包含する。これにより、炭化珪素基板の大きさが大きくされるので、効率よく半導体装置を製造することができる。好ましくは上記の炭化珪素基板の製造方法において、第2の加工ダメージ層の少なくとも一部を除去する工程は、第1の面を研磨する工程の前に行われる。これにより、既に研磨された第1の面が、第2の加工ダメージ層の少なくとも一部を除去する工程においてダメージを受けることを避けることができる。好ましくは上記の炭化珪素基板の製造方法において、炭化珪素基板が形成される際に、第2の面が機械的に研磨される。より好ましくは、第2の面を機械的に研磨する工程は、第2の面の表面粗さが1μm以下となるように行われる。これにより、第2の面が機械的に研磨されることで、第2の加工ダメージ層の量を低減することができる。よって第2の加工ダメージ層の少なくとも一部を除去する工程を、より短時間で行うことができる。好ましくは上記の炭化珪素基板の製造方法において、第2の加工ダメージ層の少なくとも一部を除去する工程は、第2の加工ダメージ層の全体を除去する工程である。これにより、炭化珪素基板の反りをより十分に抑制することができる。好ましくは上記の炭化珪素基板の製造方法において、炭化珪素基板は面積S平方ミリメートルおよび厚さTミリメートルを有し、S/Tが9000mm以上90000mm以下である。S/Tが9000mm以上であることによって、所定の面積の下、炭化珪素基板の体積を小さくすることで、そのコストを抑えることができる。またS/Tが90000mm以下であることによって、炭化珪素基板が割れやすくなることを避けることができるので、炭化珪素基板の取り扱いが容易となる。本発明の炭化珪素基板は、単結晶構造を有し、直径110mmの円を包含する平面形状を有し、面積S平方ミリメートルおよび厚さTミリメートルを有し、S/Tが9000mm以上90000mm以下であり、50μm以下の反りを有するものであって、第1の面および第2の面を有する。第1の面は5nm以下の表面粗さを有する。第2の面は、第1の面の反対側に位置し、10nm以上の表面粗さを有する。本発明の炭化珪素基板によれば、炭化珪素基板が直径110mmの円を包含する平面形状を有することで、効率よく半導体装置を製造することができる。またS/Tが9000mm以上であることによって、所定の面積の下、炭化珪素基板の体積を小さくすることで、そのコストを抑えることができる。またS/Tが90000mm以下であることによって、炭化珪素基板が割れやすくなることを避けることができるので、炭化珪素基板の取り扱いが容易となる。また炭化珪素基板の反りが50μm以下であるので、炭化珪素基板を用いた半導体装置の製造への、反りによる悪影響を抑えることができる。また第1の面の表面粗さを5nm以下としかつ第2の面の表面粗さを10nm以上とすることで、第1の面を鏡面としかつ第2の面を非鏡面とすることができる。好ましくは上記の炭化珪素基板において、平面形状は直径150mmの円を包含する。これにより、半導体装置をより効率よく製造することができる。本発明によれば、上述したように、湾曲が抑制された炭化珪素基板であって、かつ鏡面である第1の面と、非鏡面である第2の面とを有するものを提供することができる。以下、図面に基づいて本発明の実施の形態を説明する。なお本明細書において、表面粗さの規格には表面粗さRaが用いられている。表面粗さRaは、算術平均粗さ、または中心線平均粗さとも称せられることがある。具体的には表面粗さRaとは、粗さの測定曲線からその平均線の方向に基準長さだけ抜き取り、この抜き取り部分において平均線から測定曲線までの偏差の絶対値を積分し、この積分値を基準長さで除した値をいう。基準長さは、たとえば80μmである。また本明細書において、反りは、基板基板の表面および裏面の各々の湾曲の程度を表す値である。具体的には、基板の表面の反りとは、表面の最小二乗平面を基準の高さとした場合の、表面の最高点と最低点との間の高さの差異である。裏面についても同様である。また本明細書中の結晶学的記載においては、個別方位を[]、集合方位を<>、個別面を、集合面を{}でそれぞれ示している。また、負の指数については、結晶学上、-バーを数字の上に付けることになっているが、本明細書中では、数字の前に負の符号を付けている。実施の形態1図1に示すように、本実施の形態の単結晶基板80炭化珪素基板は、炭化珪素から作られており、単結晶構造を有し、表面P1第1の面と、表面P1の反対側に位置する裏面P2第2の面とを有する。表面P1は5nm以下の表面粗さを有し、裏面P2は10nm以上の表面粗さを有する。すなわち表面P1は鏡面であり裏面P2は非鏡面であり、これにより両者は外観の相違によって互いに区別し得る。好ましくは表面P1および裏面P2の各々の上に加工ダメージ層が実質的に存在しない。ここで加工ダメージ層とは、面を形成するための加工の際に結晶歪が生じた層のことである。なお加工ダメージ層が形成された部分と、それ以外の正常な部分とは、たとえば、透過型電子顕微鏡による観察によって判別することができる。また単結晶基板80は、表面P1および裏面P2の各々において、直径110mmの円を包含する平面形状を有し、好ましくはこの平面形状は直径150mmの円を包含する。なおこの包含の有無を判断する際に、単結晶基板80の方位を認識するためのオリエンテーションフラットまたはノッチの存在は無視し得る。また単結晶基板80は、表面P1または裏面P2において、面積S平方ミリメートルおよび厚さTミリメートルを有する。S/Tは9000mm以上90000mm以下である。たとえば単結晶基板80の平面形状が直径150mmの円である場合、面積Sは約18000平方ミリメートルである。また厚さTは、たとえば0.6mmである。面積Sおよび厚さTがこれらの例に対応する場合、S/T=30000mmである。また単結晶基板80の反り、すなわち表面P1および裏面P2の各々の反りは50μm以下である。好ましくは単結晶基板80の結晶構造は六方晶系である。さらに好ましくは、表面P1の面方位は裏面P2の面方位に比して000-1に近い。言い換えると、表面P1の面方位hklmにおいて、指数mは負の値である。たとえば、表面P1は、000-1、0-33-8、または0-11-2である。次に単結晶基板80の製造方法図2について、図3~図5を参照して説明する。まず炭化珪素単結晶300図3が準備される図2:ステップS11。炭化珪素単結晶300は、たとえば、炭化珪素から作られた種結晶を用いた昇華再結晶法によって形成され得る。次に、炭化珪素単結晶300を材料として、単結晶基板80が形成される。単結晶基板80は、たとえば、炭化珪素単結晶300から切り出されることによって形成され得る図2:ステップS21。またこの切り出し後に、後述するラップが行われてもよく図2:ステップS22、この場合、ステップS21およびS22によって単結晶基板80が形成される。好ましくは、形成された単結晶基板80の表面P1または裏面P2は、直径110mmの円を包含する平面形状を有する。さらに好ましくは、平面形状は直径150mmの円を包含する。上記のように単結晶基板80が形成される際に、表面P1および裏面P2のそれぞれに加工ダメージ層71および72図4が形成される。なお本明細書においてラップとは、表面粗さが、たとえば1μm程度以下になるまでの機械的な研磨のことである。またこのラップは、基板表面を比較的高速で削る加工であり、よって、表面粗さを10nm未満にまで小さくすることはできず、また基板表面に対して機械的なダメージを与える。この加工ダメージが到達する深さは、たとえば数μmであり、炭化珪素単結晶300からの単結晶基板80の切り出しの際に形成される加工ダメージ層の厚さよりも小さい。よって単結晶基板80が切り出された後にラップされると、加工ダメージ層71および72の各々の厚さが、ある程度小さくなる。好ましくは、裏面P2のラップは、裏面P2の表面粗さが10nm以上1μm以下となるように行われる。このようなラップは、金属の定盤を用いた研磨によって行い得る。次に、裏面P2の表面粗さを10nm以上に保ちながら加工ダメージ層72の少なくとも一部が除去され、好ましくは加工ダメージ層72が実質的に除去され、より好ましくは加工ダメージ層72の全体が除去される図5。具体的には、裏面P2をエッチングが行われる図2:ステップS31。エッチングは具体的には、エッチングガスを用いたドライエッチング、加熱による炭化珪素の昇華、またはウエットエッチングにより行われる。ドライエッチングとしては、たとえば、O2ガスおよびSF6ガスを用いた反応性イオンエッチングRIEを用いることができる。あるいは、Cl2ガスおよびO2ガスを含む雰囲気またはH2ガスを含む雰囲気下での加熱を用いることができる。ウエットエッチングとしては、溶融KOHへの浸漬を用いることができる。ドライエッチングを用いる場合、エッチングの程度を精密に制御することができる。昇華を用いる場合、設備を簡易なものとすることができ、またその実施を量産スケールで行うことも容易である。ウエットエッチングを用いる場合、設備を簡易なものとすることができる。次に表面P1図5の表面粗さが5nm以下となるように表面P1が研磨される。この研磨により、加工ダメージ層71図5の少なくとも一部が除去され、好ましくは加工ダメージ層71が実質的に除去され、より好ましくは加工ダメージ層72の全体が除去される。この研磨は、金属製の定盤を用いるラップとは異なり、柔らかいパッドと研磨剤とを用いるものであり、たとえばCMP化学的機械的研磨:ChemicalMechanicalPolishingにより行い得る図2:ステップS32。以上により、本実施の形態の単結晶基板80図1が得られる。本実施の形態によれば、加工ダメージ層71および72の各々図4の少なくとも一部が除去されることで、単結晶基板80の反りを抑制することができる。また、表面P1図1の表面粗さが5nm以下とされることで、表面P1を鏡面とすることができる。また、加工ダメージ層72図4が除去される際に、裏面P2の表面粗さが10nm以上に保たれるので、裏面P2図5を非鏡面に保つことができる。以上から、単結晶基板80図1の反りを抑制しつつ、表面P1を鏡面としかつ裏面P2を非鏡面とすることができる。好ましくは加工ダメージ層72の除去は、裏面P2をエッチングすることによって行われる。これにより加工ダメージ層72を除去する際に、裏面P2の表面粗さが過度に小さくなることを避けることができる。なお仮に裏面P2の加工ダメージ層72の除去が表面P1の研磨と同様の方法によって行われると、裏面P2の表面粗さが過度に小さくなってしまう。すなわち裏面P2が鏡面となってしまう。また仮に加工ダメージ層72の除去を上述したラップによって行おうとしても、ラップ自体が新たな加工ダメージ層を形成することから、加工ダメージ層の十分な除去は困難である。好ましくは単結晶基板80は、直径110mmの円を包含する平面形状を有する。さらに好ましくは、平面形状は直径150mmの円を包含する。これにより、単結晶基板80の大きさが大きくされるので、効率よく半導体装置を製造することができる。なお半導体装置の製造方法の例は後述される。好ましくは加工ダメージ層72の除去は、表面P1の研磨の前に行われる。これにより、既に研磨された表面P1が加工ダメージ層72の除去時にダメージを受けることを避けることができる。好ましくは加工ダメージ層72の除去の前に、裏面P2がラップされる。より好ましくは、裏面P2のラップは、裏面P2の表面粗さが1μm以下となるように行われる。これにより加工ダメージ層72の量を低減することができるので、エッチングなどによる加工ダメージ層72の除去を、より短時間で行うことができる。好ましくは加工ダメージ層72図4の全体が除去される。これにより、単結晶基板80図1の反りをより十分に抑制することができる。好ましくは単結晶基板80の表面P1または裏面P2は面積S平方ミリメートルおよび厚さTミリメートルを有し、S/Tが9000mm以上90000mm以下である。S/Tが9000mm以上であることによって、所定の面積の下、単結晶基板80の体積を小さくすることで、そのコストを抑えることができる。またS/Tが90000mm以下であることによって、単結晶基板80が割れやすくなることを避けることができるので、単結晶基板80の取り扱いが容易となる。また単結晶基板80の反りが50μm以下であるので、単結晶基板80を用いた半導体装置の製造への、反りによる悪影響を抑えることができる。実施の形態2本実施の形態においては、実施の形態1の単結晶基板80図1を用いた半導体装置について説明する。図6に示すように、本実施の形態の半導体装置は、MOSFET100であり、具体的には、縦型DiMOSFETDoubleImplantedMOSFETである。MOSFET100は、エピタキシャル基板90、ゲート絶縁膜126、ソース電極111、上部ソース電極127、ゲート電極110、およびドレイン電極112を有する。エピタキシャル基板90は、単結晶基板80、バッファ層121、耐圧保持層122、p領域123、n領域124、およびp領域125を有する。単結晶基板80およびバッファ層121はn型の導電型を有する。バッファ層121におけるn型の導電性不純物の濃度は、たとえば5×1017cm3である。またバッファ層121の厚さは、たとえば0.5μmである。耐圧保持層122は、バッファ層121上に形成されており、また導電型がn型の炭化珪素からなる。たとえば、耐圧保持層122の厚さは10μmであり、そのn型の導電性不純物の濃度は5×1015cm3である。この耐圧保持層122の表面には、導電型がp型である複数のp領域123が互いに間隔を隔てて形成されている。p領域123の内部において、p領域123の表面層にn領域124が形成されている。また、このn領域124に隣接する位置には、p領域125が形成されている。複数のp領域123の間から露出する耐圧保持層122上にはゲート絶縁膜126が形成されている。具体的には、ゲート絶縁膜126は、一方のp領域123におけるn領域124上から、p領域123、2つのp領域123の間において露出する耐圧保持層122、他方のp領域123および当該他方のp領域123におけるn領域124上にまで延在するように形成されている。ゲート絶縁膜126上にはゲート電極110が形成されている。また、n領域124およびp領域125上にはソース電極111が形成されている。このソース電極111上には上部ソース電極127が形成されている。ゲート絶縁膜126と、半導体層としてのn領域124、p領域125、p領域123および耐圧保持層122との界面から10nm以内の領域における窒素原子濃度の最大値は1×1021cm3以上となっている。これにより、特にゲート絶縁膜126下のチャネル領域ゲート絶縁膜126に接する部分であって、n領域124と耐圧保持層122との間のp領域123の部分の移動度を向上させることができる。次に、単結晶基板80を用いた、MOSFET100の製造方法について、以下に説明する。図8に示すように、単結晶基板80の表面P1上にエピタキシャル層81が形成される。具体的には、単結晶基板80上にバッファ層121が形成され、バッファ層121上に耐圧保持層122が形成される。これによりエピタキシャル基板90が形成される図7:ステップS140。バッファ層121は、導電型がn型の炭化珪素からなり、その厚さは、たとえば0.5μmとされる。またバッファ層121における導電型不純物の濃度は、たとえば5×1017cm3とされる。耐圧保持層122の厚さは、たとえば10μmとされる。また耐圧保持層122におけるn型の導電性不純物の濃度は、たとえば5×1015cm3とされる。図9に示すように、注入工程図7:ステップS150により、p領域123と、n領域124と、p領域125とが、以下のように形成される。まずp型の導電性不純物が耐圧保持層122の一部に選択的に注入されることで、p領域123が形成される。次に、n型の導電性不純物を所定の領域に選択的に注入することによってn領域124が形成され、またp型の導電性不純物を所定の領域に選択的に注入することによってp領域125が形成される。なお不純物の選択的な注入は、たとえば酸化膜からなるマスクを用いて行われる。このような注入工程の後、活性化アニール処理が行われる。たとえば、アルゴン雰囲気中、加熱温度1700°Cで30分間のアニールが行われる。図10に示すように、ゲート絶縁膜形成工程図7:ステップS160が行われる。具体的には、耐圧保持層122と、p領域123と、n領域124と、p領域125との上を覆うように、ゲート絶縁膜126が形成される。この形成はドライ酸化熱酸化により行われてもよい。ドライ酸化の条件は、たとえば、加熱温度が1200°Cであり、また加熱時間が30分である。その後、窒化アニール工程図7:ステップS170が行われる。具体的には、一酸化窒素NO雰囲気中でのアニール処理が行われる。この処理の条件は、たとえば加熱温度が1100°Cであり、加熱時間が120分である。この結果、耐圧保持層122、p領域123、n領域124、およびp領域125の各々と、ゲート絶縁膜126との界面近傍に、窒素原子が導入される。なおこの一酸化窒素を用いたアニール工程の後、さらに不活性ガスであるアルゴンArガスを用いたアニール処理が行われてもよい。この処理の条件は、たとえば、加熱温度が1100°Cであり、加熱時間が60分である。図11に示すように、電極形成工程図7:ステップS180により、ソース電極111およびドレイン電極112が、以下のように形成される。ゲート絶縁膜126上に、フォトリソグラフィ法を用いて、パターンを有するレジスト膜が形成される。このレジスト膜をマスクとして用いて、ゲート絶縁膜126のうちn領域124およびp領域125上に位置する部分がエッチングにより除去される。これによりゲート絶縁膜126に開口部が形成される。次に、この開口部においてn領域124およびp領域125の各々と接触するように導体膜が形成される。次にレジスト膜を除去することにより、上記導体膜のうちレジスト膜上に位置していた部分の除去リフトオフが行われる。この導体膜は、金属膜であってもよく、たとえばニッケルNiからなる。このリフトオフの結果、ソース電極111が形成される。なお、ここでアロイ化のための熱処理が行なわれることが好ましい。たとえば、不活性ガスであるアルゴンArガスの雰囲気中、加熱温度950°Cで2分の熱処理が行なわれる。再び図6を参照して、ソース電極111上に上部ソース電極127が形成される。また、ゲート絶縁膜126上にゲート電極110が形成される。また、単結晶基板80の裏面P2上にドレイン電極112が形成される。以上によりMOSFET100が得られる。本実施の形態によれば、単結晶基板80の反りが小さいことにより、これを用いたMOSFET100の製造がより容易となる。たとえば、フォトリソグラフィの解像度を高めたり、あるいはMOSFET100の製造における単結晶基板80の固定時の基板の割れを防いだりすることができる。また表面P1が鏡面でありかつ裏面P2が非鏡面であることにより、エピタキシャル基板90図8を形成する際に、エピタキシャル層81が形成されることになる表面P1を裏面P2と容易に区別することができる。また図8~図10に示す工程において、裏面P2が製造装置のステージ図示せず上に載置された際に、裏面P2がステージ上で滑ってしまったり、あるいは、裏面P2がステージに吸着してしまったりすることを防止することができる。なお導電型が入れ替えられた構成、すなわちp型とn型とが入れ替えられた構成を用いることもできる。またMOSFET100について詳しく説明したが、半導体装置はMOSFET以外のMISFETであってもよい。また半導体装置はMISFETに限定されるものではなく、たとえばIGBTまたはJFETであってもよい。まず加工ダメージ層71および72付きの単結晶基板80図4として、直径150mmの円形の平面形状を有する基板を、様々な厚さで準備した。基板の面方位は、0001面から4°オフとした。またこの準備の際、裏面P2の表面粗さは、ラップにより15nm程度とされた。次に裏面P2上の加工ダメージ層72図4の除去として、O2ガスおよびSF6ガスを用いたRIEにより、表面から5μmの深さまでの部分のエッチングによる除去を行った。次に表面P1の表面粗さをCMPによって1nm未満とした。このようにして、様々な厚さを有する、実施例の単結晶基板80図1を得た。また比較例として、上記のダメージ層のエッチングによる除去の工程を省略したものを作製した。次に、上記の実施例および比較例の単結晶基板の反りを測定した。その結果を以下の表に示す。比較例、すなわちエッチング無の場合においては、S/Tが9000mm以上の場合、反りが50μmを超えた。またS/Tが79000以上の場合、基板が破損しやすかったため反りが測定不能であった。これに対して実施例、すなわちエッチング有の場合によれば、S/Tが9000mm以上であっても反りを50μm以下とすることができた。今回開示された実施の形態および実施例はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。