第1の基準電圧を基準として電圧が周期的に変化する、断熱的回路動作用の第1の電源電圧と、第2の基準電圧を基準として電圧が周期的に変化する、断熱的回路動作用の第2の電源電圧とを出力する電圧出力回路と、制御信号に基づいて前記電圧出力回路を制御する制御回路と、前記第1の電源電圧及び前記第2の電源電圧に基づいて前記制御信号を生成して前記制御回路に出力する制御信号生成回路とを含み、前記制御回路は、前記制御信号に基づいて、前記電圧出力回路から出力される前記第1の電源電圧及び前記第2の電源電圧の振幅を可変に制御することを特徴とする電源回路。請求項1において、前記制御信号生成回路は、前記第1の電源電圧の極小値と前記第2の電源電圧の極大値との差の絶対値を小さくする前記制御信号を生成することを特徴とする電源回路。請求項1又は2において、前記制御信号生成回路は、前記第2の電源電圧が第1の入力ノードに入力され、前記第1の電源電圧が第2の入力ノードに入力される、入力オフセット電圧を有するコンパレーター回路を含み、前記コンパレーター回路は、高電位レベルが出力される期間の長さが前記第1の電源電圧及び前記第2の電源電圧の振幅に応じて変化する信号を出力することを特徴とする電源回路。請求項1又は2において、前記制御信号生成回路は、前記第1の電源電圧及び前記第2の電源電圧のいずれか一方の電圧レベルを変換する電圧レベル変換回路と、前記電圧レベル変換回路の出力が第1の入力ノードに入力され、前記第1の電源電圧及び前記第2の電源電圧の他方が第2の入力ノードに入力されるコンパレーター回路とを含み、前記コンパレーター回路は、高電位レベルが出力される期間の長さが前記第1の電源電圧及び前記第2の電源電圧の振幅に応じて変化する信号を出力することを特徴とする電源回路。請求項4において、前記電圧レベル変換回路は、複数の抵抗素子を有する抵抗分割回路であることを特徴とする電源回路。請求項3乃至5のいずれかにおいて、前記制御信号生成回路は、前記コンパレーター回路の出力を比較用電圧に変換する変換回路と、前記比較用電圧と参照電圧とが入力され、前記制御信号を出力する差動増幅回路とを含むことを特徴とする電源回路。請求項6において、前記変換回路は、抵抗素子とキャパシターとを有する平滑回路であることを特徴とする電源回路。請求項6又は7において、前記差動増幅回路は、前記比較用電圧の電圧レベルを変化させて、前記差動増幅回路の差動対を構成する第1の差動対トランジスターのゲートに出力する第1のレベルシフト回路を含むことを特徴とする電源回路。請求項8において、前記差動増幅回路は、前記参照電圧の電圧レベルを変化させて、前記差動増幅回路の前記差動対を構成する第2の差動対トランジスターのゲートに出力する第2のレベルシフト回路を含むことを特徴とする電源回路。請求項9において、前記第1のレベルシフト回路は、第1の直流電源ノードと第1のノードとの間に設けられる第1の電流源と、ソースが前記第1のノードに接続され、ゲートとドレインが第1の出力ノードに共通接続される第1のトランジスターと、ソースが前記第1の出力ノードに接続され、ゲートに前記比較用電圧が入力され、ドレインが第2のノードに接続される第2のトランジスターと、前記第2のノードと第2の直流電源ノードとの間に設けられる第2の電流源とを含み、前記第2のレベルシフト回路は、ソースが前記第1のノードに接続され、ゲートとドレインが第2の出力ノードに共通接続される第3のトランジスターと、ソースが前記第2の出力ノードに接続され、ゲートに前記参照電圧が入力され、ドレインが第3のノードに接続される第4のトランジスターと、前記第3のノードと前記第2の直流電源ノードとの間に設けられる第3の電流源とを含むことを特徴とする電源回路。請求項1乃至10のいずれかにおいて、前記第1の電源電圧及び前記第2の電源電圧は、前記第1の電源電圧と前記第2の電源電圧との電圧差が小さくなっていく第1の期間と、前記電圧差が大きくなっていく第2の期間とを繰り返し、前記第2の電源電圧は、前記第1の電源電圧の第1極大値と、前記第1極大値に続く第2極大値との間の期間に極大値となり、前記第1の電源電圧の第1極小値と、前記第1極小値に続く第2極小値との間の期間に極小値となることを特徴とする電源回路。請求項1乃至11のいずれかにおいて、前記制御回路は、前記第1の電源電圧が出力されるノード及び前記第2の電源電圧が出力されるノードのいずれか一方のノードである第1の電圧出力ノードに接続される駆動回路を含み、前記駆動回路は、前記制御信号と、前記第1の電源電圧が出力されるノード及び前記第2の電源電圧が出力されるノードのうちの前記第1の電圧出力ノードと異なるノードである第2の電圧出力ノードの電圧とに基づいて、前記第1の電圧出力ノードを駆動することを特徴とする電源回路。請求項1乃至12のいずれかにおいて、前記電圧出力回路は、第1のコイルと、前記第1のコイルとコアを共有する第2のコイルとを有するコイル部と、キャパシターとを含み、前記電圧出力回路は、前記コイル部と前記キャパシターとの共振により、前記第1の電源電圧及び前記第2の電源電圧を出力することを特徴とする電源回路。請求項1乃至13のいずれかに記載の電源回路と、前記第1の電源電圧及び前記第2の電源電圧が供給されて断熱的回路動作を行う断熱的回路とを含むことを特徴とする回路装置。請求項14に記載の回路装置を含むことを特徴とする電子機器。本発明の幾つかの態様によれば、安定な断熱的回路動作を実現し、消費電力を抑制することができる電源回路、回路装置及び電子機器等を提供できる。本発明の一態様は、第1の基準電圧を基準として電圧が周期的に変化する、断熱的回路動作用の第1の電源電圧と、第2の基準電圧を基準として電圧が周期的に変化する、断熱的回路動作用の第2の電源電圧とを出力する電圧出力回路と、制御信号に基づいて前記電圧出力回路を制御する制御回路と、前記第1の電源電圧及び前記第2の電源電圧に基づいて前記制御信号を生成して前記制御回路に出力する制御信号生成回路とを含み、前記制御回路は、前記制御信号に基づいて、前記電圧出力回路から出力される前記第1の電源電圧及び前記第2の電源電圧の振幅を可変に制御する電源回路に関係する。本発明の一態様によれば、制御信号生成回路が第1の電源電圧及び第2の電源電圧に基づいて制御信号を生成し、制御回路が制御信号に基づいて第1、第2の電源電圧の振幅を可変に設定することができるから、例えば負荷変動によって第1、第2の電源電圧の振幅が変動した場合に、それらの振幅を適正な値に近づけることができる。その結果、第1、第2の電源電圧が供給される断熱的回路において、安定な断熱的回路動作を実現することができるから、回路装置の消費電力を低く抑えることなどが可能になる。また本発明の一態様では、前記制御信号生成回路は、前記第1の電源電圧の極小値と前記第2の電源電圧の極大値との差の絶対値を小さくする前記制御信号を生成してもよい。このようにすれば、制御回路は、制御信号に基づいて、第1の電源電圧の極小値と第2の電源電圧の極大値との差の絶対値を小さくすることができる。その結果、第1、第2の電源電圧が供給される断熱的回路において、入力電圧が変化する際にトランジスターに流れる電流を小さく抑えることができるから、安定な断熱的回路動作を実現することができる。また本発明の一態様では、前記制御信号生成回路は、前記第2の電源電圧が第1の入力ノードに入力され、前記第1の電源電圧が第2の入力ノードに入力される、入力オフセット電圧を有するコンパレーター回路を含み、前記コンパレーター回路は、高電位レベルが出力される期間の長さが前記第1の電源電圧及び前記第2の電源電圧の振幅に応じて変化する信号を出力してもよい。このようにすれば、コンパレーター回路は、例えば第2の電源電圧に入力オフセット電圧を加算した電圧が第1の電源電圧より高くなる期間において、Hレベルを出力する。第1、第2の電源電圧の振幅が大きくなると、上記の期間が長くなり、Hレベルが出力される期間が長くなる。こうすることで、制御信号生成回路は、コンパレーター回路の出力信号に基づいて制御信号を生成することができる。また本発明の一態様では、前記制御信号生成回路は、前記第1の電源電圧及び前記第2の電源電圧のいずれか一方の電圧レベルを変換する電圧レベル変換回路と、前記電圧レベル変換回路の出力が第1の入力ノードに入力され、前記第1の電源電圧及び前記第2の電源電圧の他方が第2の入力ノードに入力されるコンパレーター回路を含み、前記コンパレーター回路は、高電位レベルが出力される期間の長さが前記第1の電源電圧及び前記第2の電源電圧の振幅に応じて変化する信号を出力してもよい。このようにすれば、コンパレーター回路は、例えば第2の電源電圧に電圧レベル変換回路による電圧変化を加算した電圧が第1の電源電圧より高くなる期間において、Hレベルを出力する。第1、第2の電源電圧の振幅が大きくなると、上記の期間が長くなり、Hレベルが出力される期間が長くなる。こうすることで、制御信号生成回路は、コンパレーター回路の出力信号に基づいて制御信号を生成することができる。また本発明の一態様では、前記電圧レベル変換回路は、複数の抵抗素子を有する抵抗分割回路であってもよい。このようにすれば、抵抗分割回路によって、第1、第2の電源電圧のいずれか一方の電圧レベルを変換することができる。また本発明の一態様では、前記制御信号生成回路は、前記コンパレーター回路の出力を比較用電圧に変換する変換回路と、前記比較用電圧と参照電圧とが入力され、前記制御信号を出力する差動増幅回路とを含んでもよい。このようにすれば、変換回路は、コンパレーター回路からHレベルが出力される期間の長さに応じた比較用電圧を出力することができる。そして差動増幅回路は、比較用電圧と参照電圧とに基づいて制御信号を出力することができる。また本発明の一態様では、前記変換回路は、抵抗素子とキャパシターとを有する平滑回路であってもよい。このようにすれば、コンパレーター回路からの出力信号を平滑回路により平滑することで、Hレベルが出力される期間の長さに応じた比較用電圧を生成することができる。また本発明の一態様では、前記差動増幅回路は、前記比較用電圧の電圧レベルを変化させて、前記差動増幅回路の差動対を構成する第1の差動対トランジスターのゲートに出力する第1のレベルシフト回路を含んでもよい。このようにすれば、比較用電圧の電圧レベルを変化させて差動増幅回路に入力することができるから、差動増幅回路から出力される制御信号の電圧レベルを所望の値に設定することができる。また本発明の一態様では、前記差動増幅回路は、前記参照電圧の電圧レベルを変化させて、前記差動増幅回路の前記差動対を構成する第2の差動対トランジスターのゲートに出力する第2のレベルシフト回路を含んでもよい。このようにすれば、参照電圧の電圧レベルを変化させて差動増幅回路に入力することができるから、差動増幅回路から出力される制御信号の電圧レベルを所望の値に設定することができる。また本発明の一態様では、前記第1のレベルシフト回路は、第1の直流電源ノードと第1のノードとの間に設けられる第1の電流源と、ソースが前記第1のノードに接続され、ゲートとドレインが第1の出力ノードに共通接続される第1のトランジスターと、ソースが前記第1の出力ノードに接続され、ゲートに前記比較用電圧が入力され、ドレインが第2のノードに接続される第2のトランジスターと、前記第2のノードと第2の直流電源ノードとの間に設けられる第2の電流源とを含み、前記第2のレベルシフト回路は、ソースが前記第1のノードに接続され、ゲートとドレインが第2の出力ノードに共通接続される第3のトランジスターと、ソースが前記第2の出力ノードに接続され、ゲートに前記参照電圧が入力され、ドレインが第3のノードに接続される第4のトランジスターと、前記第3のノードと前記第2の直流電源ノードとの間に設けられる第3の電流源とを含んでもよい。このようにすれば、第1のレベルシフト回路は、例えば第2のトランジスターのゲート-ソース間電圧に相当する電圧レベル変化を生じさせ、第2のレベルシフト回路は、例えば第4のトランジスターのゲート-ソース間電圧に相当する電圧レベル変化を生じさせる。また本発明の一態様では、前記第1の電源電圧及び前記第2の電源電圧は、前記第1の電源電圧と前記第2の電源電圧との電圧差が小さくなっていく第1の期間と、前記電圧差が大きくなっていく第2の期間とを繰り返し、前記第2の電源電圧は、前記第1の電源電圧の第1極大値と、前記第1極大値に続く第2極大値との間の期間に極大値となり、前記第1の電源電圧の第1極小値と、前記第1極小値に続く第2極小値との間の期間に極小値となってもよい。このようにすれば、第1、第2の電源電圧が供給される断熱的回路において、安定な断熱的回路動作を実現することができる。また、共振により第1、第2の電源電圧が供給されることで、電源回路による電力回生を行うことができる。また本発明の一態様では、前記制御回路は、前記第1の電源電圧が出力されるノード及び前記第2の電源電圧が出力されるノードのいずれか一方のノードである第1の電圧出力ノードに接続される駆動回路を含み、前記駆動回路は、前記制御信号と、前記第1の電源電圧が出力されるノード及び前記第2の電源電圧が出力されるノードのうちの前記第1の電圧出力ノードと異なるノードである第2の電圧出力ノードの電圧とに基づいて、前記第1の電圧出力ノードを駆動してもよい。このようにすれば、駆動回路は、例えば第1の電源電圧と制御信号とに基づいて、第2の電源電圧が出力されるノードを駆動することができる。こうすることで一方の電源電圧の振幅が制御され、さらに共振によって他方の電源電圧の振幅も制御されるから、第1、第2の電源電圧の振幅を可変に制御することができる。また本発明の一態様では、前記電圧出力回路は、第1のコイルと、前記第1のコイルとコアを共有する第2のコイルとを有するコイル部と、キャパシターとを含み、前記電圧出力回路は、前記コイル部と前記キャパシターとの共振により、前記第1の電源電圧及び前記第2の電源電圧を出力してもよい。このようにすれば、電圧出力回路は、コイル部とキャパシターとの共振により、第1の基準電圧を基準として電圧が周期的に変化する第1の電源電圧及び第2の基準電圧を基準として電圧が周期的に変化する第2の電源電圧を出力することができる。本発明の他の態様は、上記いずれかに記載の電源回路と、前記第1の電源電圧及び前記第2の電源電圧が供給されて断熱的回路動作を行う断熱的回路とを含む回路装置に関係する。本発明の他の態様は、上記に記載の回路装置を含む電子機器に関係する。以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。1.電源回路及び回路装置図1に本実施形態の電源回路及び回路装置の基本的な構成例を示す。本実施形態の電源回路200は、電圧出力回路100、制御回路210及び制御信号生成回路240を含む。また、本実施形態の回路装置は、電源回路200及び断熱的回路300を含む。なお、本実施形態の電源回路及び回路装置は図1の構成に限定されず、その構成要素の一部を省略したり、他の構成要素に置き換えたり、他の構成要素を追加するなどの種々の変形実施が可能である。電圧出力回路100は、第1の基準電圧を基準として電圧が周期的に変化する、断熱的回路動作用の第1の電源電圧VPと、第2の基準電圧を基準として電圧が周期的に変化する、断熱的回路動作用の第2の電源電圧VMとを出力する。制御回路210は、電圧出力回路100を制御する回路であって、制御信号SCに基づいて、電圧出力回路100から出力される第1の電源電圧VP及び第2の電源電圧VMの振幅を可変に制御する。制御信号生成回路240は、第1の電源電圧VP及び第2の電源電圧VMに基づいて制御信号SCを生成して制御回路210に出力する。具体的には、制御信号生成回路240は、第1の電源電圧VPの極小値と第2の電源電圧VMの極大値との差の絶対値を小さくする制御信号SCを生成する。より具体的には、制御信号生成回路240は、VPの極小値とVMの極大値との差の絶対値を所与の電圧値例えば0Vに近づける制御信号SCを生成する。断熱的回路300は、電圧が周期的に変化する第1の電源電圧VP及び第2の電源電圧VMが供給されて断熱的回路動作を行う。断熱的回路とは、電源に周期波を使用し、MOSトランジスターでのオン抵抗による熱的損失を抑制し、且つ、電源から回路に注入された電荷を再び電源へと回収し、通常では負荷容量からグランド接地に流れてしまう放電電流による電荷エネルギーの再利用を行う技術である。後述するように、安定な断熱的回路動作を実現するためには、第1の電源電圧VP及び第2の電源電圧VMの振幅が安定であることが望ましい。しかしながら、動作中の断熱的回路300の内部ロジックでは、Hレベル高電位レベルからLレベル低電位レベル、或いは、LレベルからHレベルへ電圧レベルが変化するノード数が一定ではないなどの理由で、電源回路200から見た負荷が変動する。この負荷変動の影響で、VP、VMの電圧振幅が変動し、安定な断熱的回路動作を維持することが難しくなる。本実施形態の電源回路200によれば、制御信号生成回路240がVP、VMに基づいて制御信号SCを生成し、制御回路210が制御信号SCに基づいてVP及びVMの振幅を可変に設定することができる。こうすることで、負荷変動等によるVP、VMの電圧振幅の変動が生じた場合に、VP、VMの振幅を適正な値に設定することができる。具体的には、制御回路210は、第1の電源電圧VPの極小値と第2の電源電圧VMの極大値との差の絶対値を所与の電圧値例えば0Vに近づける制御を行うことができる。その結果、断熱的回路300において安定な断熱的回路動作を実現することができるから、回路装置の消費電力を低く抑えることが可能になる。なお、VP、VMの振幅の適正な値とは、VPの極小値とVMの極大値との電圧差が厳密に0Vとなる場合の振幅に限定されるものではなく、電圧差の絶対値が所定の値以下であれば適正な値としてもよい。この所定の値は、例えばトランジスターのしきい値電圧に基づいて定めることができる。2.断熱的回路動作図2に、本実施形態の断熱的回路300の詳細な構成例を示す。この構成例は、PMOSトランジスターPM1、PM2広義には第1導電型トランジスター、NMOSトランジスターNM1、NM2広義には第2導電型トランジスターを含む。なお、以下では、断熱的回路に含まれることができる論理回路のうち、2段のインバーターを例に説明する。但し、本実施形態では、断熱的回路300が他の論理回路を含んでもよい。具体的には、トランジスターPM1とNM1は前段のインバーターを構成し、トランジスターPM2とNM2は後段のインバーターを構成する。すなわち、トランジスターPM1、PM2のソース端子には、第1の電源供給ノードNVPが接続され、トランジスターNM1、NM2のソース端子には、第2の電源供給ノードNVMが接続される。トランジスターPM1、NM1のゲート端子には、入力ノードNVIが接続され、ドレイン端子には、出力ノードNQ1が接続される。トランジスターPM2、NM2のゲート端子には、出力ノードNQ1が接続され、ドレイン端子には、出力ノードNQ2が接続される。そして、電源供給ノードNVP、NVMには、周期的に変化する第1、第2の電源電圧VP、VMが供給される。入力ノードNVIには、入力電圧VINが供給される。なお、図2に示すように、トランジスターPM1、PM2のウェル又は、サブストレート基板には、第1の直流電源電圧VDDが供給され、トランジスターNM1、NM2のサブストレートウェルには、第2の直流電源電圧VSSが供給される。或いは、トランジスターPM1、PM2のウェルには、第1の電源電圧VPが供給されてもよく、トランジスターNM1、NM2のサブストレートには、第2の電源電圧VMが供給されてもよい。図3に、第1、第2の電源電圧VP、VMを出力する電圧出力回路100の構成例を示す。この構成例は、基準電圧生成回路110、共振回路120を含む。この構成例では、共振によりVP、VMを生成しているが、共振によらずVP、VMを生成してもよい。基準電圧生成回路110は、第1の基準電圧VR1と、第1の基準電圧VR1とは電圧の異なる第2の基準電圧VR2を出力する。この基準電圧VR1、VR2は、周期的に変化する第1、第2の電源電圧VP、VMの基準となる電圧である。例えば、基準電圧生成回路110は、スイッチングレギュレーター例えば、スイッチドキャパシターレギュレーターで構成され、そのスイッチングレギュレーターが基準電圧VR1、VR2を生成する。或いは、基準電圧生成回路110は、ハイレベルHレベル、VDD及びローレベルLレベル、VSSを出力するドライバーで構成されてもよい。そして、そのドライバーが、基準電圧VR1、VR2に対応するデューティーでハイレベルとローレベルを出力することで実効的に実効値として基準電圧VR1、VR2を生成してもよい。なお、基準電圧生成回路110は、基準電圧VR1を共振回路120に出力する第1の基準電圧生成回路と、基準電圧VR2を共振回路120に出力する第2の基準電圧生成回路と、を含むことができる。共振回路120は、1つの共振回路の共振により第1の電源電圧VP及び第2の電源電圧VMを出力する。上述のように、共振回路120が生成する電源電圧VP、VMは、基準電圧VR1、VR2を基準として周期的に変化する電源電圧である。具体的には、電源電圧VP、VMは、正弦波、矩形波、台形波、三角波等が周期的に繰り返される電圧波形を有する。そして、電源電圧VP、VMは、第3の基準電圧例えばVR1VR2/2を基準として線対称な電圧波形を有する。或いは、電源電圧VP、VMは、逆相の電圧波形を有してもよい。例えば、共振回路120は、LC電流励振回路やLC電圧励振回路、LC双安定回路、水晶発振回路等によって構成できる。なお、電源回路を半導体集積回路として実装する場合は、共振回路は、その構成要素の全てが電源回路を構成する集積回路に含まれてもよく、その構成要素の一部が電源回路を構成する集積回路に含まれてもよい。例えば、共振回路がLC共振回路の場合には、インダクターやキャパシターが電源回路を構成する集積回路の外部に設けられてもよい。図4に、本実施形態の共振回路120の構成例を示す。この共振回路120は、トランスLT広義にはコイル部、キャパシターCを含む。そして、トランスLTは、第1のコイルL11次側コイル、第1のインダクター、第2のコイルL22次側コイル、第2のインダクターを含む。なお、以下では便宜的に、コイルL1、L2をトランスLTと呼ぶが、本実施形態では、コイルL1、L2はトランスである必要はなく、コイルL1、L2の間に相互誘導があればよい。図4に示すように、コイルL1は、ノードNG1とノードNVPとの間に設けられ、コイルL2は、ノードNG2とノードNVMとの間に設けられる。キャパシターCは、ノードNVPとノードNVMとの間に設けられる。そして、この共振回路120は、コイルL1、L2とキャパシターCの共振により、ノードNVPから第1の電源電圧VPを出力し、ノードNVMから第2の電源電圧VMを出力する。例えば、後述するように、電源電圧VP、VMは基準電圧の異なる逆相の正弦波である。そして、上述したように、この電源電圧VP、VMは、断熱的回路300の電源電圧VP、VMとして用いられる。図5に、トランスLTの構成例を示す。第1のコイルL1と第2のコイルL2はコアFR広義にはコア部、磁心を共有する。ここで、コイルL1、L2に付されたドットは、コイルの極性を表す。そして、2つのコイルのドットの付された端子に流れる電流の方向が、2つのコイルの磁束が加算される方向になっている。このようにすれば、相互誘導のある2つのコイルL1、L2とキャパシターCにより共振回路を構成できる。そして、ノードNVP、NVMから電源電圧VP、VMを出力し、断熱的回路300に供給できる。なお、本実施形態では、コア部が1つのコアで形成される場合に限定されず、複数の部材により構成されてもよい。すなわち、コイルL1、L2がコア部を共有するとは、コイルL1、L2が実質的にコアを共有していればよいことを意味する。具体的には、一体に形成されたコアに2つの巻線が巻かれて物理的にコアが共有されている場合だけでなく、別体に形成されたコアを接触させてコア部を構成し、磁気回路が形成されることでコアを共有してもよい。図6に、本実施形態の断熱的回路300による断熱的回路動作の電圧波形の一例を示す。なお以下では、説明を簡単にするために、VSS=0Vとし、VR1=3/4VDDであり、VR2=1/4VDDであり、VPとVMが正弦波であり、図2に示したように断熱的回路が2段のインバーターである場合を例に説明する。図6のH1に示すように、電源電圧VPとして、3/4VDDを基準中心電圧とする振幅1/4VDDの正弦波が供給される。H2に示すように、電源電圧VMとして、1/4VDDを基準とする振幅1/4VDDの正弦波が供給される。この電源電圧VPの正弦波とVMの正弦波は、位相が180°異なっている。そして、H3に示すように、入力電圧VINとしてローレベルVSSが入力された場合には、H4に示すように、前段のインバーターの出力電圧VQ1として電源電圧VPが出力され、H5に示すように、後段のインバーターの出力電圧VQ2として電源電圧VMが出力される。一方、H6に示すように、入力電圧VINとしてハイレベルVDDが入力された場合には、H7に示すように、出力電圧VQ1として電源電圧VMが出力され、H8に示すように、出力電圧VQ2として電源電圧VPが出力される。本実施形態の断熱的回路300は、周期的に変化する第1の電源電圧VPと第2の電源電圧VMが供給されることで断熱的回路動作を行う。第1の電源電圧VPは、第1の基準電圧VR1を基準電圧として周期的に変化し、第2の電源電圧VMは、第2の基準電圧VR2を基準電圧として周期的に変化する。具体的には、第1、第2の電源電圧VP、VMは、第1の電源電圧VPと第2の電源電圧VMとの電圧差が小さくなっていく小さくなる第1の期間と、電圧差が大きくなっていく大きくなる第2の期間を繰り返す。例えば、図6に示すように、第1、第2の電源電圧VP、VMは、それぞれ基準電圧VR1、VR2を基準電圧とする正弦波である。そして、図6に示すように、電圧差が小さくなっていく第1の期間T1と、電圧差が大きくなっていく第2の期間T2を周期的に繰り返す。この第1の期間T1は、例えば電源電圧VPとVMの差分電圧が最大値例えばVDDから最小値例えば0Vまで変化する期間である。また、第2の期間T2は、例えば電源電圧VPとVMの差分電圧が最小値例えば0Vから最大値例えばVDDまで変化する期間である。本実施形態の断熱的回路300によれば、電圧差が小さくなっていく第1の期間と大きくなっていく第2の期間を繰り返す電源電圧VP、VMが供給されることで、断熱的回路動作を実現できる。また、共振により電源電圧VP、VMが供給されることで、電源回路200による電力回生を行うことができる。より具体的には、第2の電源電圧VMは、第1の電源電圧VPの第1極大値と第1極大値に続く第2極大値との間の期間に極大値となり、第1の電源電圧VPの第1極小値と第1極小値に続く第2極小値との間の期間に極小値となる。例えば、図6に示すように、VPの第1極大値VDDから第2極大値VDDの間の期間T3にVMが極大値1/2VDDとなる。また、VPの第1極小値1/2VDDと第2極小値1/2VDDの間の期間T4にVMが極小値VSS0Vとなる。このようにすれば、電圧差が小さくなっていく第1の期間と大きくなっていく第2の期間を繰り返す電源電圧VP、VMを供給できる。これにより、断熱的回路300の断熱的回路動作を実現できる。また、本実施形態では、断熱的回路300は、インバーターを含む。そして、そのインバーターの有する第1導電型トランジスターのソース電極には、他の能動素子を介さずに第1の電源電圧VPが供給される。インバーターの有する第2導電型トランジスターのソース電極には、他の能動素子を介さずに第2の電源電圧VMが供給される。このようにすれば、電源供給ノードのダイオードが省略された断熱的回路を構成できる。また、通常の論理回路例えばCMOS論理回路を、そのまま断熱的回路に転用することができる。すなわち、インバーター等の論理回路において、通常の直流電源電圧例えばVDD、VSSを電源電圧VP、VMに置き換えることで、断熱的回路を実現できる。また、本実施形態の断熱的回路300では、第1の電源電圧VPと第2の電源電圧VMは、互いに逆相の正弦波である。このようにすれば、電圧差が小さくなっていく第1の期間と大きくなっていく第2の期間を繰り返す電源電圧VP、VMを断熱的回路に供給できる。また、LC共振回路等により容易に正弦波を生成できるため、電源電圧VP、VMを共振により供給することが容易になる。また、本実施形態の断熱的回路300には、第2の期間例えば図6に示すT2にエッジを有する入力信号、即ち第2の期間において信号レベル論理レベルが変化する入力信号が入力される。このようにすれば、チャージの回収期間例えば図6に示すT1にエッジが入力されないため、電力ロスを小さくできる。より具体的には、断熱的回路300には、第1の電源電圧VPと第2の電源電圧VMの電圧差が最小となるタイミングに、立ち上がり又は立下りのエッジを有する入力信号が入力される。即ち、第1の電源電圧VPと第2の電源電圧VMの電圧差が最小極小となるタイミングで信号レベル論理レベルが変化する入力信号が入力される。このようにすれば、入力信号の論理レベルが変化する際のトランジスター例えば図2のPM1、NM1に印加されるドレインソース間電圧が最小極小になるから、入力信号レベルの変化に伴うトランジスターのドレイン電流を最小極小に抑えることができる。そして第2の期間例えば図6に示すT2において、VPとVMの電圧差が緩やかに増大することで、ドレイン-ソース間電圧を低く抑えながら、インバーターの出力電圧をHレベル又はLレベルに設定することができる。このようにして、断熱的回路300の断熱的回路動作を実現できる。例えば、図6に示すように、電源電圧VPはVDD~VDD/2の電圧範囲の正弦波である。また、電源電圧VMは、VDD/2~VSSの電圧範囲であり、電源電圧VPと逆相の正弦波である。そして、図6のH9に示すように、電源電圧VPとVMの電圧差が最小VP≒VM≒VDD/2となるタイミングで、H10に示すように、入力電圧VINが変化する。そして電源電圧VPとVMの電圧差が緩やかに増大すると共に、インバーターの出力電圧VQ1、VQ2が緩やかに変化して、図6のH7に示すようにLレベルが出力され、また図6のH8に示すようにHレベルが出力される。以上説明したように、周期的に変化する第1、第2の電源電圧VP、VMが供給されることで、断熱的回路動作を実現することができるが、共振回路によりVP、VMの振幅を安定に制御することは容易ではない。本実施形態の電源回路200では、VPをVDD~VDD/2の電圧範囲に設定し、VMをVDD/2~VSSの電圧範囲に設定するために、制御回路210及び制御信号生成回路240を設けている。以下では、VP、VMの振幅が変化した場合の断熱的回路動作への影響を説明する。図7に、VPの極小値とVMの極大値との電圧差ΔVVPの極小値-VMの極大値と消費エネルギーとの関係の一例を示す。断熱的回路として図2に示すインバーター2段を2個縦続接続した回路を用いた。入力信号として周期的矩形波を用い、入力信号1周期当たりの消費エネルギーをプロットしている。図7から分かるように、電圧差ΔVが正の領域では、ΔVの増加と共に消費エネルギーも増加する。一方、電圧差ΔVが負の領域では、消費エネルギーに大きな変化は見られない。図8は、電圧差ΔVが正の場合の電圧波形の一例である。図8には、第1、第2の電源電圧VP、VM及び初段インバーターの入力電圧VIN、出力電圧VQ1の各波形を示す。電圧差ΔVが正であるから、VP、VMの各電圧波形は交差することがなく、接することもない。入力電圧VINは、電圧差ΔVが極小となるタイミングでHレベルからLレベル、又はLレベルからHレベルに変化するが、電圧差ΔVが正であるためにインバーターを構成するトランジスターに電流が流れる。その結果、断熱的回路動作ではなく非断熱的回路動作になってしまう。例えば図8のA1、A2、A3に示すように、出力電圧VQが急峻に変化しているのは、非断熱的回路動作をしているためである。図9は、電圧差ΔVが負の場合の電圧波形の一例である。電圧差ΔVが負であるから、VP、VMの各電圧波形は交差する。この場合には、入力電圧VINの変化に伴って断熱的回路動作と非断熱的回路動作とが混在して現れる。例えば図9のB1に示す波形は断熱的回路動作によるものであり、B2に示す波形は非断熱的回路動作によるものである。電圧差ΔVが負の場合には、断熱的回路動作におけるエネルギー回生と非断熱的回路動作におけるエネルギー消費とが混在するために、図8に示すように消費エネルギーに大きな変化は見られない。図10は、電圧差ΔVが0Vの場合の電圧波形の一例である。電圧差ΔVが0Vであるから、VPの極小とVMの極大において2つの電圧波形は接する。この場合には、入力電圧VINが変化する際には電圧差ΔVが0Vになっているから、トランジスターに電流が流れることはなく、安定な断熱的回路動作が実現できる。以上説明したように、安定な断熱的回路動作を実現するためには、第1、第2の電源電圧VP、VMの振幅を適正に設定することが要求される。具体的には、第1の電源電圧VPの極小値と第2の電源電圧VMの極大値との差の絶対値を0V、或いは0Vに近い値に設定することが求められる。実際の断熱的回路では、LレベルからHレベル、又はHレベルからLレベルに変化するノードの数が一定ではなく、そのためにVP、VMの各周期毎に負荷変動電源回路から見た負荷の変動が生じる。また、入力信号によっては、頻繁に電圧レベルが変化するノードが多い期間と少ない期間とがあり、これも負荷変動の原因となる。このような負荷変動が生じると、VP、VMの振幅が変化し、安定な断熱的回路動作を維持することが難しくなる。本実施形態の電源回路200によれば、制御信号生成回路240がVP、VMに基づいて制御信号SCを生成し、制御回路210が制御信号SCに基づいてVP、VMの振幅を可変に設定することができる。こうすることで、負荷変動等によるVP、VMの電圧振幅の変動が生じた場合に、VPの極小値とVMの極大値との差の絶対値を0Vに近づけることができる。3.制御信号生成回路図11に、本実施形態の制御信号生成回路240の第1の構成例を示す。第1の構成例の制御信号生成回路240は、入力オフセット電圧を有するコンパレーター回路CMP-OFS、変換回路LPF及び差動増幅回路DFAMPを含む。なお、本実施形態の制御信号生成回路240は図11の構成に限定されず、その構成要素の一部を省略したり、他の構成要素に置き換えたり、他の構成要素を追加するなどの種々の変形実施が可能である。入力オフセット電圧を有するコンパレーター回路CMP-OFSは、第2の電源電圧VMが第1の入力ノードNB1に入力され、第1の電源電圧VPが第2の入力ノードNB2に入力される。コンパレーター回路CMP-OFSは、高電位レベルHレベルが出力される期間の長さが第1の電源電圧VP及び第2の電源電圧VMの振幅に応じて変化する信号を出力する。コンパレーター回路CMP-OFSは、P型トランジスターTB1、TB2及びN型トランジスターTB3、TB4、TB5を含む。TB1、TB2は、カレントミラー型負荷を構成する。TB3のゲートにVMが入力され、TB4のゲートにVPが入力される。TB5は電流源として動作し、この電流源の電流値はTB6を介して電流源IS1により設定される。トランジスターTB3、TB4は電流駆動能力が異なるようにゲート長、ゲート幅が設定される。例えば、TB3、TB4のゲート長をそれぞれL3、L4とし、ゲート幅をそれぞれW3、W4とした場合に、W3/L3>W4/L4となるように設定される。こうすることで、コンパレーター回路CMP-OFSに入力オフセット電圧VOFを持たせることができる。即ち、第1の入力ノードNB1の電圧をVNB1、第2の入力ノードNB2の電圧をVNB2とすると、VNB1VOF>VNB2である場合にHレベルが出力ノードNB3から出力され、VNB1VOF<VNB2である場合にLレベルが出力ノードNB3から出力される。従って、VMVOF>VPのときHレベルが出力され、VMVOF<VPのときLレベルが出力される。入力オフセット電圧VOFの値は、例えば70mV程度である。入力オフセット電圧VOFを持たせることで、VPの極小値とVMの極大値との電圧差ΔVVPの極小値-VMの極大値が0Vである場合に、コンパレーター回路CMP-OFSが、一定のパルス幅を持つパルス信号出力信号を出力することができる。VP、VMの振幅が変動して電圧差ΔVが正方向に変化するとパルス幅は小さくなり、反対に電圧差ΔVが負方向に変化するとパルス幅は大きくなる。変換回路LPFは、コンパレーター回路CMP-OFSの出力を比較用電圧VCPに変換する。変換回路LPFは、例えば図11に示すように、抵抗素子RB1とキャパシターCB1とを有する平滑回路ローパスフィルターであってもよい。変換回路LPFは、コンパレーター回路CMP-OFSの出力信号パルス信号を平滑することで、出力信号のパルス幅に依存する電圧を比較用電圧VCPとして出力する。即ち、電圧差ΔVが0Vである場合には比較用電圧VCPは所定の電圧となり、電圧差ΔVが正方向に変化するとVCPが降下し、電圧差ΔVが負方向に変化するとVCPが上昇する。差動増幅回路DFAMPは、比較用電圧VCPと参照電圧VREFとが入力され、制御信号SCを出力する。差動増幅回路DFAMPは、P型トランジスターTB7、TB8、N型トランジスターTB9、TB10及び電流源IS2を含む。TB7のゲートに比較用電圧VCPが入力され、TB8のゲートに参照電圧VREFが入力される。TB9、TB10はカレントミラー型負荷を構成する。参照電圧VREFは、電圧差ΔVが0Vとなる制御信号SCが出力されるように設定することができる。なお、キャパシターCB2は、比較用電圧VCPに含まれるリップル交流成分を除去するためのものであり、省略することもできる。図12A、図12Bは、制御信号生成回路240の第1の構成例図11の動作を説明する図である。図12Aには、VPの極小値とVMの極大値との電圧差ΔVが0Vである場合のVP、VM、VMに入力オフセット電圧VOFを加えた電圧VMVOF、コンパレーター回路CMP-OFSの出力ノードNB3の電圧VNB3及び比較用電圧VCPの各波形例を示す。また、図12Bには、電圧差ΔVが変化した場合の比較用電圧VCP及び制御信号SCの変化の一例を示す。なお、図12Bでは、VCP及びSCがΔVに対して直線的一次関数的に変化しているが、曲線的非線形的に変化してもよい。また、この図では制御信号SCは電圧としているが、電圧であっても電流であってもよい。コンパレーター回路CMP-OFSは、入力オフセット電圧VOFを有するから、VMVOF>VPのときHレベルが出力され、VMVOF<VPのときLレベルが出力される。従って、出力ノードNB3には、図12Aに示すパルス幅twのパルス波形が周期的に出力される。この出力電圧VNB3を平滑回路LPF広義には変換回路により平滑することで、比較用電圧VCPを得る。VP、VMの振幅が変動して電圧差ΔVが正方向に変化するとパルス幅twは小さくなるから、平滑された電圧VCPは低くなる。反対に電圧差ΔVが負方向に変化するとパルス幅twは大きくなるから、平滑された電圧VCPは高くなる。図12Aに示すように、電圧差ΔVが0Vである場合の比較用電圧VCPの電圧値をVAとする。図12Bに示すように、負荷変動等によって、電圧差ΔVが正になるとVCPはVAより低くなり、電圧差ΔVが負になるとVCPはVAより高くなる。また差動増幅回路DFAMPは、VCPが低くなると制御信号SCの電圧を低下させ、反対にVCPが高くなると制御信号SCの電圧を上昇させる。ここで電圧差ΔVが0Vである場合の制御信号SCの電圧値をVBとする。後述するように、制御回路210は、制御信号SCの電圧レベルがVBより低い場合にはVP、VMの振幅を増大させ、制御信号SCの電圧レベルがVBより高い場合にはVP、VMの振幅を減少させる制御を行う。その結果、負荷変動等によるVP、VMの電圧振幅の変動が生じた場合に、電圧差ΔVの絶対値を0Vに近づける制御を行うことができる。図13に、本実施形態の制御信号生成回路240の第2の構成例を示す。第2の構成例の制御信号生成回路240は、第1の構成例と同様に、入力オフセット電圧を有するコンパレーター回路CMP-OFS、変換回路LPF及び差動増幅回路DFAMPを含む。コンパレーター回路CMP-OFSの構成が第1の構成例と異なるが、他の回路は第1の構成例と同じである。なお、本実施形態の制御信号生成回路240は図13の構成に限定されず、その構成要素の一部を省略したり、他の構成要素に置き換えたり、他の構成要素を追加するなどの種々の変形実施が可能である。入力オフセット電圧を有するコンパレーター回路CMP-OFSは、第2の電源電圧VMが第1の入力ノードNB1に入力され、第1の電源電圧VPが第2の入力ノードNB2に入力される。コンパレーター回路CMP-OFSは、高電位レベルHレベルが出力される期間の長さが第1の電源電圧VP及び第2の電源電圧VMの振幅に応じて変化する信号を出力する。コンパレーター回路CMP-OFSは、P型トランジスターTB1、TB2及びN型トランジスターTB3、TB4、TB5、TB11を含む。TB1、TB2は、カレントミラー型負荷を構成する。TB3のゲートにVMが入力され、TB4のゲートにVPが入力される。TB5は電流源として動作し、この電流源の電流値はTB6を介して電流源IS1により設定される。TB11は、ドレインとゲートが共通接続され、TB3とTB5との間に設けられる。このTB5により、入力オフセット電圧VOFを持たせることができる。即ち、第1の入力ノードNB1の電圧をVNB1、第2の入力ノードNB2の電圧をVNB2とすると、VNB1VOF>VNB2である場合にHレベルが出力され、VNB1VOF<VNB2である場合にLレベルが出力される。従って、VMVOF>VPのときHレベルが出力され、VMVOF<VPのときLレベルが出力される。このように入力オフセット電圧VOFを持たせることで、VPの極小値とVMの極大値との電圧差ΔVVPの極小値-VMの極大値が0Vである場合に、コンパレーター回路CMP-OFSが、一定のパルス幅を持つパルス信号出力信号を出力することができる。VP、VMの振幅が変動して電圧差ΔVが正方向に変化するとパルス幅は小さくなり、反対に電圧差ΔVが負方向に変化するとパルス幅は大きくなる。変換回路LPF及び差動増幅回路DFAMPの構成及び動作は、上述した第1の構成例と同じであるから、ここでは詳細な説明を省略する。第1の構成例と同様に、電圧差ΔVの変化に応じて制御信号SCの電圧レベルも変化するから、負荷変動等によるVP、VMの電圧振幅の変動が生じた場合に、電圧差ΔVの絶対値を0Vに近づける制御を行うことができる。図14に、制御信号生成回路240の第1の構成例図11における信号波形の一例を示す。図14には、第1、第2の電源電圧VP、VM、コンパレーター回路CMP-OFSの出力電圧ノードNB3の電圧VNB3、比較用電圧VCP、参照電圧VREF、制御信号SCの各波形を示す。なお、図14では、VDD=1.8V、VSS=0Vの場合を示す。図14に示すように、VNB3は、VMVOF>VPのときHレベルとなり、VMVOF<VPのときLレベルとなる。VNB3を平滑回路LPFにより平滑して、比較用電圧VCPが得られる。そして差動増幅回路DFAMPにより増幅されて、制御信号SCが得られる。図12A、図12Bで説明したように、VNB3のパルス幅twが大きくなると比較用電圧VCPは高くなり、その結果、制御信号SCの電圧も高くなる。図15に、本実施形態の制御信号生成回路240の第3の構成例を示す。第3の構成例の制御信号生成回路240は、電圧レベル変換回路SHT、コンパレーター回路CMP、変換回路LPF及び差動増幅回路DFAMPを含む。なお、本実施形態の制御信号生成回路240は図15の構成に限定されず、その構成要素の一部を省略したり、他の構成要素に置き換えたり、他の構成要素を追加するなどの種々の変形実施が可能である。電圧レベル変換回路SHTは、第1の電源電圧VP及び第2の電源電圧VMのいずれか一方の電圧レベルを変換する。電圧レベル変換回路SHTは、複数の抵抗素子を有する抵抗分割回路であってもよい。例えば、図15に示す電圧レベル変換回路SHTは、抵抗素子RC1、RC2を有する抵抗分割回路であって、VMの電圧レベルを変換する。具体的には、抵抗素子RC1、RC2の抵抗値をrc1、rc2とすると、シフト電圧VSHT=VDD-VM×rc1/rc1rc2だけ高い電圧レベルに変換される。コンパレーター回路CMPは、電圧レベル変換回路SHTの出力が第1の入力ノードNC1に入力され、第1の電源電圧VP及び第2の電源電圧VMの他方電圧レベル変換回路SHTに入力される電源電圧とは異なる方が第2の入力ノードNC2に入力される。例えば、図15では、VPが第2の入力ノードNC2に入力される。コンパレーター回路CMPは、高電位レベルHレベルが出力される期間の長さが第1の電源電圧VP及び第2の電源電圧VMの振幅に応じて変化する信号を出力する。コンパレーター回路CMPは、P型トランジスターTC1、TC2及びN型トランジスターTC3、TC4、TC5を含む。TC1、TC2は、カレントミラー型負荷を構成する。TC3のゲートにVMをレベルシフトした電圧が入力され、TC4のゲートにVPが入力される。TC5は電流源として動作し、この電流源の電流値は電流源IS1により設定される。コンパレーター回路CMPは、第1の入力ノードNC1の電圧をVNC1、第2の入力ノードNC2の電圧をVNC2とすると、VNC1>VNC2である場合にHレベルを出力し、VNC1<VNC2である場合にLレベルを出力する。電圧レベル変換回路SHTによりVNC1=VMVSHTとなるから、VMVSHT>VPのときHレベルが出力され、VMVSHT<VPのときLレベルが出力される。変換回路LPF及び差動増幅回路DFAMPは、上述した第1及び第2の構成例図11、図13と同じであるから、ここでは詳細な説明を省略する。第3の構成例の動作は、第1、第2の構成例の動作と同様である。図12AにおいてVMVOFの波形をVMVSHTの波形とすれば、第3の構成例の動作を説明することができる。即ち、VP、VMの振幅が変動して電圧差ΔVが正方向に変化するとパルス幅twは小さくなるから、平滑された電圧VCPは低くなる。反対に電圧差ΔVが負方向に変化するとパルス幅twは大きくなるから、平滑された電圧VCPは高くなる。そして図12Bに示すように、電圧差ΔVが正になるとVCPはVAより低くなり、電圧差ΔVが負になるとVCPはVAより高くなる。また差動増幅回路DFAMPは、VCPが低くなると制御信号SCの電圧を低下させ、反対にVCPが高くなると制御信号SCの電圧を上昇させる。図16に、制御信号生成回路240の第3の構成例図15における信号波形の一例を示す。図16には、第1、第2の電源電圧VP、VM、電圧レベル変換回路SHTの出力電圧VMVSHT、コンパレーター回路CMPの出力電圧ノードNC3の電圧VNC3、比較用電圧VCPの各波形を示す。なお、図16では、VDD=1.8V、VSS=0Vの場合を示す。図16に示すように、VNC3は、VMVSHT>VPのときHレベルとなり、VMVSHT<VPのときLレベルとなる。VNC3を平滑回路LPFにより平滑して、比較用電圧VCPが得られる。そして図示していないが、差動増幅回路DFAMPにより増幅されて、制御信号SCが得られる。上述したように、VNC3のパルス幅twが大きくなると比較用電圧VCPは高くなり、その結果、制御信号SCの電圧も高くなる。図17に、本実施形態の制御信号生成回路240の第4の構成例を示す。第4の構成例の制御信号生成回路240は、コンパレーター回路CMP、変換回路LPF及び差動増幅回路DFAMPを含む。コンパレーター回路CMPは、入力オフセット電圧を有するコンパレーター回路CMP-OFSであってもよい。第4の構成例では、差動増幅回路DFAMPの構成が上述した第1~第3の構成例と異なり、コンパレーター回路CMP、変換回路LPFは第1~第3の構成例と同じである。なお、本実施形態の制御信号生成回路240は図17の構成に限定されず、その構成要素の一部を省略したり、他の構成要素に置き換えたり、他の構成要素を追加するなどの種々の変形実施が可能である。差動増幅回路DFAMPは、差動対を構成する第1、第2の差動対トランジスターTD1、TD2及び第1、第2のレベルシフト回路LSHT1、LSHT2を含む。第1のレベルシフト回路LSHT1は、比較用電圧VCPの電圧レベルを変化させて、第1の差動対トランジスターTD1のゲートに出力する。第2のレベルシフト回路LSHT2は、参照電圧VREFの電圧レベルを変化させて、第2の差動対トランジスターTD2のゲートに出力する。第1のレベルシフト回路LSHT1は、第1の電流源TD10、第1のトランジスターTD4、第2のトランジスターTD5、第2の電流源TD6を含む。第1の電流源TD10は、例えばP型トランジスターで構成され、第1の直流電源ノードVDDと第1のノードND1との間に設けられる。第1のトランジスターTD4は、P型トランジスターであって、ソースが第1のノードND1に接続され、ゲートとドレインが第1の出力ノードNP1に共通接続される。第2のトランジスターTD5は、P型トランジスターであって、ソースが第1の出力ノードNP1に接続され、ゲートに比較用電圧VCPが入力され、ドレインが第2のノードND2に接続される。第2の電流源TD6は、例えばN型トランジスターで構成され、第2のノードND2と第2の直流電源ノードVSSとの間に設けられる。第1の電流源TD10及び第2の電流源TD6の電流値は、TD12及びTD13を介して電流源IS1により設定される。第2のレベルシフト回路LSHT2は、第3のトランジスターTD7、第4のトランジスターTD8、第3の電流源TD9を含む。第3のトランジスターTD7は、P型トランジスターであって、ソースが第1のノードND1に接続され、ゲートとドレインが第2の出力ノードNP2に共通接続される。第4のトランジスターTD8は、P型トランジスターであって、ソースが第2の出力ノードNP2に接続され、ゲートに参照電圧VREFが入力され、ドレインが第3のノードND3に接続される。第3の電流源TD9は、例えばN型トランジスターで構成され、第3のノードND3と第2の直流電源ノードVSSとの間に設けられる。第3の電流源TD9の電流値は、TD13を介して電流源IS1により設定される。なお図17では、第1の電流源TD10は、第1のレベルシフト回路LSHT1に含まれているが、第2のレベルシフト回路LSHT2の電流源としても動作する。第1のレベルシフト回路LSHT1の第2のトランジスターTD5には、電流源IS1によりTD6を介して設定された電流値のドレイン電流が流れる。従って、TD5のゲート-ソース間電圧は、そのドレイン電流に対応する電圧VG1になる。即ち、TD5のソース電位VNP1は、TD5のゲート電位VCPよりVG1の絶対値だけ高くなる。このように第1のレベルシフト回路LSHT1によれば、比較用電圧VCPの電圧レベルをVG1の絶対値だけ高くして、第1の差動対トランジスターTD1のゲートに出力することができる。同様に、第2のレベルシフト回路LSHT2の第4のトランジスターTD8には、電流源IS1によりTD9を介して設定された電流値のドレイン電流が流れる。従って、TD8のゲート-ソース間電圧は、そのドレイン電流に対応する電圧VG2になる。即ち、TD8のソース電位VNP2は、TD8のゲート電位VCPよりVG2の絶対値だけ高くなる。このように第2のレベルシフト回路LSHT2によれば、参照電圧VREFの電圧レベルをVG2の絶対値だけ高くして、第2の差動対トランジスターTD2のゲートに出力することができる。なお、TD5とTD8のゲート長、ゲート幅、しきい値電圧が同一であればVG1=VG2となり、第1、第2のレベルシフト回路LSHT1、LSHT2は同じ電圧値のレベルシフトを行う。第1、第2のレベルシフト回路LSHT1、LSHT2により、比較用電圧VCP及び参照電圧VREFの電圧レベルを高くすることで、差動増幅回路DFAMPの差動対トランジスターTD1、TD2のゲートに入力される電圧を高くすることができる。こうすることで、差動増幅回路DFAMPの出力である制御信号SCの電圧を高くすることができる。従って、例えば図12Bにおいて、VAがかなり低い例えば数100mV以上低い場合であっても、制御信号生成回路240の第4の構成例図17を用いることで、制御信号SCの電圧を高くすることができるから、VP、VMの振幅を適正な値に設定することができる。制御信号SCの電圧が低い場合には、図19に示す制御回路210のトランジスターTA2のソース-ドレイン間電圧が十分に確保されず、VP、VMの振幅を適正に制御することが難しくなるからである。図18に、制御信号生成回路240の第4の構成例図17における信号波形の一例を示す。図18には、第2の電源電圧VMの極大、極小、比較用電圧VCP、参照電圧VREF、第1の出力ノードNP1の電圧VNP1、第2の出力ノードNP2の電圧VNP2、制御信号SCの各波形を示す。なお、図18では、VDD=1.8V、VSS=0Vの場合を示す。図18のD1に示すように、第1のレベルシフト回路LSHT1により、比較用電圧VCPより約0.8V高い電圧VNP1が出力される。また、図18のD2に示すように、第2のレベルシフト回路LSHT2により、参照電圧VREFより約0.8V高い電圧VNP2が出力される。以上説明したように、本実施形態の制御信号生成回路240によれば、VP、VMの振幅に基づいて制御信号SCを生成することができる。具体的には、VP、VMの振幅が大きくなると制御信号SCの電圧レベルを高くし、VP、VMの振幅が小さくなると制御信号SCの電圧レベルを低くする。そして以下に説明する制御回路210により、制御信号SCに基づいてVP、VMの振幅を制御することができる。4.制御回路図19に、本実施形態の制御回路210の構成例を示す。本構成例の制御回路210は、駆動回路220、抵抗回路RA及び第1、第2のトランジスターTA1、TA2を含む。なお、本実施形態の制御回路210は図19の構成に限定されず、その構成要素の一部を省略したり、他の構成要素に置き換えたり、他の構成要素を追加するなどの種々の変形実施が可能である。駆動回路220は、第1の電源電圧VPが出力されるノード及び第2の電源電圧VMが出力されるノードのいずれか一方のノードである第1の電圧出力ノードN1に接続される。駆動回路220は、第1の電源電圧VPが出力されるノード及び第2の電源電圧VMが出力されるノードのうちの第1の電圧出力ノードN1と異なるノードである第2の電圧出力ノードN2の電圧とに基づいて、第1の電圧出力ノードN1を駆動する。駆動回路220は、例えば駆動用トランジスターTDAを含み、駆動用トランジスターTDAは、N型トランジスターであって、ドレインが第1の電圧出力ノードN1に接続され、ゲートがノードNDに接続され、ソースが第2の直流電源ノードVSSに接続される。制御回路210は、制御信号SCに基づいて、駆動用トランジスターTDAの動作バイアス点を可変に設定する。抵抗回路RAは、第2の電圧出力ノードN2とノードNDとの間に設けられる。抵抗回路RAは、例えば図19に示すように、P型トランジスターTA3で構成することができる。或いは、ポリシリコン薄膜を用いた受動抵抗素子で構成することもできる。第1のトランジスターTA1は、ドレインがノードNDに接続され、ゲートに制御信号SCが入力され、ソースが第2の直流電源ノードVSSに接続される。第2のトランジスターTA2は、ドレインとゲートとが共通接続されて制御信号SCが入力され、ソースが第2の直流電源ノードVSSに接続される。第1、第2のトランジスターTA1、TA2はカレントミラー回路を構成する。制御回路210は、ノードNDと第2の直流電源ノードVSSとの間に設けられ、ノードNDの電圧変化を抑制する電圧変化抑制回路VSPをさらに含んでもよい。電圧変化抑制回路VSPは、例えば図19に示すように、ドレインとゲートとを共通接続したN型トランジスターTA4で構成することができる。また、図19では所定電圧ノードとして第2の直流電源ノードVSSを用いているが、他の電圧のノードであってもよい。制御回路210は、以下のように動作する。制御信号SCにより、トランジスターTA2に電流IAが流れる。この実施形態では制御信号SCは電流と考えた方が理解しやすい。この電流値をiaとする。トランジスターTA1、TA2はカレントミラー回路を構成するから、TA1にも同じ電流値iaの電流が流れる。TA1を流れる電流は、抵抗回路RAを介して、VPが出力されるノード広義には第2の電圧出力ノードN2から供給される。抵抗回路RAを流れる電流によって電圧降下が生じるから、RAの抵抗値をraとすると、ノードNDの電圧はVP-ia×raとなる。上述したように、VPは基準電圧VR1を基準として周期的に電圧が変化する。例えばVPが正弦波である場合には、VPを時間の関数としてVP=AP×sinωtVR1と表すことができる。ここでωはVPの角周波数、APは振幅である。この式を用いると、ノードNDの電圧VNDは、VND=AP×sinωtVR1-ia×raとなる。駆動用トランジスターTDAのゲートにはVNDが印加されるから、TDAのゲートにはVR1-ia×raを中心としてVPと同一周期で同一位相の正弦波電圧が印加される。駆動用トランジスターTDAはN型トランジスターであるから、VNDが増加する期間にはTDAを流れる電流は増加し、VNDが減少する期間にはTDAを流れる電流は減少する。このTDAの動作によって、VNDが増加する期間にはVMが出力されるノード広義には第1の電圧出力ノードN1の電圧が低下し、VNDが減少する期間にはVMが出力されるノードの電圧が上昇する。即ち、駆動トランジスターTDAは、VMがVPと同一周期で逆位相の電圧になるように駆動する。このように駆動回路220は、第1の電圧出力ノードN1が第2の電源電圧VMが出力されるノードである場合には、第2の期間図6のT2において、第2の電源電圧VMを降下させる駆動を行う。上記の電圧VR1-ia×raは、駆動用トランジスターTDAの動作バイアス電圧動作バイアス点を与えるゲート電圧である。即ち、電流値iaを変化させることで、TDAの動作バイアス点を変化させることができる。例えば電流値iaが増加すると、動作バイアス点が低くなり、TDAの電流変化が小さくなる。その結果、TDAの駆動能力が低下するから、VMの電圧変化が小さくなりVMの振幅が減少する。VMの振幅が小さくなることで、共振回路120の第1のコイルL1に発生するVPの振幅も小さくなる。反対に電流値iaが減少すると、動作バイアス点が高くなり、TDAの電流変化が大きくなる。その結果、TDAの駆動能力が上昇するから、VMの電圧変化が大きくなり、VMの振幅が大きくなり、VPの振幅も増大する。このように制御信号SCに基づいて電流値iaを変化させることにより、VP、VMの振幅を可変に制御することができる。電圧変化抑制回路VSPは、ノードNDの電圧VNDが過剰に高くなることを防止する。VNDが過剰に高くなると、駆動トランジスターTDAのゲート電圧動作バイアス点が過剰に高くなり、その結果VP、VMの振幅が過剰に大きくなる。例えば図19に示す電圧変化抑制回路VSPでは、VNDがトランジスターTA4のしきい値電圧を越えた場合にドレイン電流が流れることで、VNDが過剰に高い電圧になることを防止できる。図20に、制御回路210図19における制御信号SCとVP、VMの振幅との関係の一例を示す。図20には、制御信号SCによる電流IAを徐々に増加させていく場合のVP、VMの極大値及び極小値の変化を示す。上述したように、電流IAの電流値が増加すると、駆動回路220の駆動能力が低下するから、VMの振幅が減少し、それに伴ってVPの振幅も小さくなる。そして図20のC1に示すように、ある電流値においてVPの極小値とVMの極大値との電圧差ΔVが0Vになる。このようにIAの電流値を変化させることでVP、VMの振幅を可変に制御することができるから、電圧差ΔVを0Vに近づける制御を行うことができる。以上説明したように、本実施形態の電源回路200によれば、負荷変動等によりVP、VMの振幅が適正な値より大きくなると、制御信号生成回路240が制御信号SCの電圧レベルを高くし、反対にVP、VMの振幅が適正な値より小さくなると、制御信号SCの電圧レベルを低くする。即ち、VP、VMの振幅が適正な値から変化すると、制御信号SC電流IAがその変化を打ち消すように変化する。そして制御回路210が制御信号SCに基づいてVP、VMの振幅を制御することで、VP、VMの振幅を適正な値に戻すことができる。その結果、断熱的回路300において安定な断熱的回路動作を実現することができるから、回路装置の消費電力を低く抑えることが可能になる。5.電子機器図21に、本実施形態の回路装置を含む電子機器の構成例を示す。この電子機器は、集積回路装置400、マイクロコントローラー410ホスト、回路装置、アンテナ430、センサー440、検出回路450、A/D変換器460A/D変換回路、記憶部470、操作部480を含む。本実施形態の電子機器の適用例としては、例えば、温度湿度計、脈拍計、歩数計等を想定できる。センサー440は、例えば温度センサー、湿度センサー、ジャイロセンサー、加速度センサー、フォトセンサー、圧力センサー等の電子機器の用途に応じたセンサーで構成される。検出回路450は、センサー440からの出力信号センサー信号を増幅し、フィルターによりノイズを除去する。A/D変換器460は、増幅された信号をデジタル信号に変換して集積回路装置400へ出力する。集積回路装置400は、センサー440からの出力信号を処理し、処理後の信号をアンテナ430から無線送信する。マイクロコントローラー410は、断熱的回路等で構成され、デジタル信号処理を行ったり、記憶部470に記憶された設定情報や操作部480からの信号に基づいて電子機器の制御処理を行う。記憶部470は、例えばフラッシュメモリーなどで構成され、設定情報や検出したデータ等を記憶する。操作部480は、例えばキーパッド等で構成され、ユーザーが電子機器を操作するために用いられる。本実施形態の回路装置を含む電子機器によれば、断熱的回路を含まない電子機器と比べて、消費電力を低く抑えることが可能になるから、電池で駆動される携帯機器などの場合に電池の消耗を低減することなどが可能になる。なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項及び効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例は全て本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義又は同義な異なる用語第1の直流電源電圧、第2の直流電源電圧等と共に記載された用語VDD、VSS等は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また回路装置、電子機器等の構成、動作も本実施形態で説明したものに限定に限定されず、種々の変形実施が可能である。