半導体基板に行列状に配置され、入射光量に応じた信号である画素信号を出力する複数の画素部と、前記複数の画素部の列毎に設けられた列信号線と、前記列信号線毎に設けられ、前記列信号線から転送される画素信号を記憶するための複数の記憶部とを備え、前記複数の記憶部のそれぞれは、少なくとも前記複数の画素部のそれぞれから前記列信号線を介して画素信号を読み出すための書き込みトランジスタと、前記画素信号を記憶するための記憶容量とを有し、前記書き込みトランジスタは、前記半導体基板上に形成されたゲート酸化膜と、前記ゲート酸化膜上に形成された第1のゲート電極と、前記書き込みトランジスタのソース又はドレイン領域として形成され、前記記憶容量に接続される第1導電型の第1拡散領域と、前記書き込みトランジスタのソース又はドレイン領域に隣接する絶縁分離領域と、前記ゲート酸化膜上に形成され、前記絶縁分離領域の上方から、前記第1拡散領域の表面の一部の上方にわたって形成された第2のゲート電極とを有し、前記第1拡散領域は、前記第2のゲート電極が前記半導体基板の表面に対してオーバーラップする距離に応じた距離だけ、前記絶縁分離領域から離して形成され、前記書き込みトランジスタは、前記第1のゲート電極に印加される電圧の大きさに応じて、オンまたはオフする固体撮像装置。前記記憶容量が前記画素信号を記憶する期間には、前記第2のゲート電極に接地電圧又は負電圧が印加される請求項1に記載の固体撮像装置。前記第2のゲート電極は、少なくとも前記第1のゲート電極と対向する位置に形成される請求項1または2に記載の固体撮像装置。前記第2のゲート電極は、前記第1のゲート電極と電気的に接続されている請求項1~3のいずれか1項に記載の固体撮像装置。前記第2のゲート電極は、前記第1拡散領域の周囲を囲むように形成される請求項1~4のいずれか1項に記載の固体撮像装置。前記書き込みトランジスタは、ドレイン又はソース領域として形成された第2拡散領域を有し、前記第1のゲート電極は、前記第1拡散領域と前記第2拡散領域との間の領域に形成されており、前記第1拡散領域の不純物濃度は、前記第2拡散領域の不純物濃度よりも低い請求項1~5のいずれか1項に記載の固体撮像装置。前記第1拡散領域の表面には金属シリサイドが形成されない請求項1~6のいずれか1項に記載の固体撮像装置。前記絶縁分離領域の周囲には、前記第1拡散領域の導電型とは異なる導電型の第3拡散領域が形成される請求項1~7のいずれか1項に記載の固体撮像装置。半導体基板に素子分離領域を形成する第1工程と、前記半導体基板上にゲート酸化膜を形成する第2工程と、前記ゲート酸化膜上に第1のゲート電極及び第2のゲート電極を形成する第3工程と、少なくとも前記第1のゲート電極及び前記第2のゲート電極をマスクとして利用して、前記半導体基板のうち、前記第1のゲート電極と前記第2のゲート電極との間の領域に第1拡散領域を自己整合的に形成する第4工程とを含む固体撮像装置の製造方法。前記第3工程において、前記第1のゲート電極及び前記第2のゲート電極は、ほぼ同時に形成される請求項9に記載の固体撮像装置の製造方法。前記第4工程において、第1拡散領域及びトランジスタのLDDLightlyDopedDrain領域は、ほぼ同時に自己整合的に形成される請求項9または10に記載の固体撮像装置の製造方法。しかしながら、上記特許文献1で開示した従来の固体撮像装置は、記憶部で信号電荷を蓄積する時間が最大で数百msecと長くなるため、記憶部で発生する僅かなリーク電流でも無視することができず、出力にノイズが混入するという課題を有している。本発明は、前記課題を鑑み、固体撮像装置における記憶部で発生するリーク電流の量を抑制した固体撮像装置を提供することを目的とする。上記目的を達成するために、本発明の一態様に係る固体撮像装置は、半導体基板に行列状に配置され、入射光量に応じた信号である画素信号を出力する複数の画素部と、前記複数の画素部の列毎に設けられた列信号線と、前記列信号線毎に設けられ、前記列信号線から転送される画素信号を記憶するための複数の記憶部とを備え、前記複数の記憶部のそれぞれは、少なくとも前記複数の画素部のそれぞれから前記列信号線を介して画素信号を読み出すための書き込みトランジスタと、前記画素信号を記憶するための記憶容量とを有し、前記書き込みトランジスタは、前記半導体基板上に形成されたゲート酸化膜と、前記ゲート酸化膜上に形成された第1のゲート電極と、前記書き込みトランジスタのソース又はドレイン領域として形成され、前記記憶容量に接続される第1導電型の第1拡散領域と、前記書き込みトランジスタのソース又はドレイン領域に隣接する絶縁分離領域と、前記ゲート酸化膜上に形成され、前記絶縁分離領域の上方から、前記第1拡散領域の表面の一部の上方にわたって形成された第2のゲート電極とを有し、前記第1拡散領域は、前記第2のゲート電極が前記半導体基板の表面に対してオーバーラップする距離に応じた距離だけ、前記絶縁分離領域から離して形成され、前記書き込みトランジスタは、前記第1のゲート電極に印加される電圧の大きさに応じて、オンまたはオフする。一般的に、半導体基板と、STIShallowTrenchIsolation等で構成される絶縁分離領域及び半導体基板上に形成される酸化膜との界面において界面準位が存在し、この界面準位を介してリーク電流が発生することが知られている。尚、この界面準位密度が低い程、発生するリーク電流の量は小さい。本発明の一態様に係る固体撮像装置では、第2のゲート電極はゲート酸化膜上に形成されており、このゲート酸化膜と半導体基板との界面準位密度は低いことが知られている。記憶容量電荷蓄積容量に接続される第1拡散領域の近傍には、ゲート酸化膜上に形成された第1のゲート電極に加えて第2のゲート電極が形成されている。そのため、第1拡散領域の近傍領域において、半導体基板と当該半導体基板上に形成されるゲート酸化膜との界面で発生するリーク電流が低減される。また、第1拡散領域は、第2のゲート電極が半導体基板表面上にオーバーラップする距離に応じた距離だけ、絶縁分離領域から離して形成される。そのため、絶縁分離領域と半導体基板内の活性領域との界面で発生するリーク電流が第1拡散領域に直接流入することを防止することができる。その結果、本発明の一態様に係る固体撮像装置は、半導体基板と、当該半導体基板上に形成されるゲート酸化膜との界面で発生するリーク電流の量を低減することができる。第1のゲート電極および第2のゲート電極は、書き込みトランジスタに含まれる。また、当該書き込みトランジスタは、記憶部に含まれる。したがって、記憶部で発生するリーク電流の量を抑制することができる。また、好ましくは、前記記憶容量が前記画素信号を記憶する期間には、前記第2のゲート電極に接地電圧又は負電圧が印加される。これにより、第2のゲート電極の下部にホール蓄積層が形成される。そのため、半導体基板の表面においてリーク電流の発生源となる界面準位を不活性化することができる。また、好ましくは、前記第2のゲート電極は、少なくとも前記第1のゲート電極と対向する位置に形成される。また、好ましくは、前記第2のゲート電極は、前記第1のゲート電極と電気的に接続されている。また、好ましくは、前記第2のゲート電極は、前記第1拡散領域の周囲を囲むように形成される。これにより、リーク電流の発生をさらに抑制することができる。また、好ましくは、前記書き込みトランジスタは、ドレイン又はソース領域として形成された第2拡散領域を有し、前記第1のゲート電極は、前記第1拡散領域と前記第2拡散領域との間の領域に形成されており、前記第1拡散領域の不純物濃度は、前記第2拡散領域の不純物濃度よりも低い。また、好ましくは、前記第1拡散領域の表面には金属シリサイドが形成されない。また、好ましくは、前記絶縁分離領域の周囲には、前記第1拡散領域の導電型とは異なる導電型の第3拡散領域が形成される。本発明の一態様に従うと、固体撮像装置の製造方法は、半導体基板に素子分離領域を形成する第1工程と、前記半導体基板上にゲート酸化膜を形成する第2工程と、前記ゲート酸化膜上に第1のゲート電極及び第2のゲート電極を形成する第3工程と、少なくとも前記第1のゲート電極及び前記第2のゲート電極をマスクとして利用して、前記半導体基板のうち、前記第1のゲート電極と前記第2のゲート電極との間の領域に第1拡散領域を自己整合的に形成する第4工程とを含む。また、好ましくは、前記第3工程において、前記第1のゲート電極及び前記第2のゲート電極は、ほぼ同時に形成される。また、好ましくは、前記第4工程において、第1拡散領域及びトランジスタのLDDLightlyDopedDrain領域は、ほぼ同時に自己整合的に形成される。本発明に係る固体撮像装置によれば、記憶部で発生するリーク電流の量を抑制することができる。以下、本発明の実施の形態について図面を参照しながら説明する。以下の説明では、同一の構成要素には同一の符号を付してある。それらの名称および機能も同じである。したがって、それらについての詳細な説明を省略する場合がある。なお、実施の形態において例示される各構成要素の寸法、材質、形状、それらの相対配置などは、本発明が適用される装置の構成や各種条件により適宜変更されるものであり、本発明はそれらの例示に限定されるものではない。また、各図における各構成要素の寸法は、実際の寸法と異なる場合がある。本実施の形態に係る固体撮像装置は、半導体基板に行列状に配置され、入射光量に応じた信号である画素信号を出力する複数の画素部と、前記複数の画素部の列毎に設けられた列信号線と、前記列信号線毎に設けられ、前記列信号線から転送される画素信号を記憶するための複数の記憶部とを備え、前記複数の記憶部のそれぞれは、少なくとも前記複数の画素部のそれぞれから前記列信号線を介して画素信号を読み出すための書き込みトランジスタと、前記画素信号を記憶するための記憶容量とを有し、前記書き込みトランジスタは、前記半導体基板上に形成されたゲート酸化膜と、前記ゲート酸化膜上に形成された第1のゲート電極と、前記書き込みトランジスタのソース又はドレイン領域として形成され、前記記憶容量に接続される第1導電型の第1拡散領域と、前記書き込みトランジスタのソース又はドレイン領域に隣接する絶縁分離領域と、前記ゲート酸化膜上に形成され、前記絶縁分離領域の上方から、前記第1拡散領域の表面の一部の上方にわたって形成された第2のゲート電極とを有し、前記第1拡散領域は、前記第2のゲート電極が前記半導体基板の表面に対してオーバーラップする距離に応じた距離だけ、前記絶縁分離領域から離して形成され、前記書き込みトランジスタは、前記第1のゲート電極に印加される電圧の大きさに応じて、オンまたはオフする。このような構成により、固体撮像装置におけるメモリ部で発生するリーク電流の量を抑制した固体撮像装置を提供することができる。本発明の実施の形態について、以下に述べる。図1は、本発明の実施の形態に係る撮像装置カメラおよび固体撮像装置の概略構成を示す図である。なお、図1における、矢印は、各種信号の送信方向を示す。図1のカメラ1000は、固体撮像装置400と、レンズ410と、メカニカルシャッター411と、DSPデジタル信号処理回路420と、画像表示デバイス430と、画像メモリ440とを備える。なお、メカニカルシャッター411には、レンズシャッターあるいはフォーカルプレーンシャッターを用いる。メカニカルシャッター411がフォーカルプレーンシャッターである場合、メカニカルシャッター411は、2つの幕である先幕と後幕から構成される。また、この図における、直線矢印は、各種信号の送信方向を示す。このカメラ1000には、レンズ410を介して外部から光が入射される。入射した光は固体撮像装置400により出力信号に変換され、当該出力信号は、出力線4を介して、出力インタフェース428から出力される。そして、出力された出力信号はDSP420により処理されて映像信号として画像メモリ440へ出力され、当該映像信号は、画像メモリ440に記録される。また、当該映像信号は、画像表示デバイス430へ出力され、当該画像表示デバイス430において画像が表示される。DSP420は、画像処理回路421と、カメラシステム制御部422とを含む。画像処理回路421は、固体撮像装置400の出力信号に対してノイズ除去等の処理を行って映像信号を生成する。カメラシステム制御部422は、固体撮像装置400における画素の走査タイミング及びゲインの制御を行う。DSP420は、例えば固体撮像装置400の画素内で共有される画素間での特性差に関する補正を行う。通信タイミング制御部タイミングジェネレータ450は、外部端子を介して入力されたマスタークロックCLK0およびデータDATAを受け取り、種々の内部クロックを生成する。そして、通信タイミング制御部450は、生成した内部クロックを利用して、後述の水平走査回路5、垂直走査回路6、ノイズ除去回路3、及び出力インタフェース428などを制御する。なお、本実施の形態において、後述の記憶回路2と出力インタフェース428との間に、アナログ/デジタル信号処理部AD変換部が備えられても良い。さらに、図1に示すように、固体撮像装置400は、画素回路1と、記憶回路2と、ノイズ除去回路3と、出力線4と、水平走査回路5と、垂直走査回路6とを備える。ここでは、信号を蓄積する記憶回路2を画素回路1の外部に設置する構成としているが、構成はこれに限らない。例えば、記憶回路2が画素回路1内に設けられていても良い。画素回路1からは、基準出力と信号出力が出力される。記憶回路2は基準出力と信号出力を保持する。ノイズ除去回路3は記憶回路2に保持されている基準出力と信号出力との差分を出力する。この差分は水平走査回路5の出力に同期して出力線4に出力される。垂直走査回路6は画素回路1、記憶回路2にパルスを印加する。図2は、本発明の実施の形態に係る固体撮像装置400における画素構成の一例を示す回路図である。図2より、画素回路1の1画素分を具体的に示している。図2中の破線で囲まれる部分は画素単位である画素部1aである。後述の半導体基板140には、複数の画素部1aが行列状に配置される。各画素部1aは、入射光量に応じた信号である画素信号を出力する。画素部1aは、フォトダイオード10と、転送MOSトランジスタ11と、リセットMOSトランジスタ12と、出力MOSトランジスタ13とで構成される。画素部1aにおいて、フォトダイオード10のアノードは接地され、カソードは転送MOSトランジスタ11のドレインに接続される。転送MOSトランジスタ11のソースはリセットMOSトランジスタ12のソースと出力MOSトランジスタ13のゲートに接続され、ゲートは端子23に接続される。この領域はフローティングディフュージョン以後FDと呼ぶと呼ばれる拡散容量を形成する。リセットMOSトランジスタ12のドレインは電源に接続され、ゲートは端子22に接続される。出力MOSトランジスタ13のドレインは電源に接続され、ソースは行選択MOSトランジスタ14のドレインに接続される。電流源20は列信号線21図1および図2参照に接続される。列信号線21は、複数の画素部1aの列毎に設けられる。行選択MOSトランジスタ14は、ゲートは端子24に接続され、導通しているときは出力MOSトランジスタ13と電流源20とでソースフォロアが形成される。図3は、本発明の実施の形態に係る固体撮像装置400における記憶回路2の内部の一部に対応する回路図である。図3において、列信号線21は図2の列信号線21である。記憶回路2は、書き込みトランジスタ31、36と、読み出しトランジスタ33、38と、電流源35と、読み出し列信号線34と、記憶トランジスタ32、37とを備えている。記憶トランジスタ32、37は本発明における記憶容量に相当する。記憶トランジスタ32は、読み出しトランジスタ33と電流源35とでソースフォロアを形成する。また、記憶トランジスタ37は、読み出しトランジスタ38と電流源35とでソースフォロアを形成する。書き込みトランジスタ31、36のゲートは、それぞれ端子40、42に接続され、読み出しトランジスタ33、38のゲートは、それぞれ端子41、43に接続される。ここで、書き込みトランジスタ31と、読み出しトランジスタ33と、記憶トランジスタ32とで単位記憶回路としての記憶部2aが構成され、書き込みトランジスタ36と、読み出しトランジスタ38と、記憶トランジスタ37とで単位記憶回路としての記憶部2bが構成される。すなわち、記憶部2aは、書き込みトランジスタ31と、読み出しトランジスタ33と、記憶トランジスタ32とを含む。また、記憶部2bは、書き込みトランジスタ36と、読み出しトランジスタ38と、記憶トランジスタ37とを含む。記憶回路2は、行列状に配置された複数の記憶部を含む。当該複数の記憶部は、記憶部2a、2bを含む。すなわち、記憶部2a、2bを含む複数の記憶部は、行列状に配置される。記憶部2a、2bは、前記列信号線21毎に設けられる。記憶部2a、2bは、前記列信号線21から転送される画素信号を記憶する。書き込みトランジスタ31、36の各々は、少なくとも前記複数の画素部のそれぞれから前記列信号線21を介して画素信号を読み出す。詳細は後述するが、記憶トランジスタ32、37の各々は、前記画素信号を記憶する。次に、画素回路1から記憶回路2までの信号出力動作について説明する。画素部1aに入射する光は、フォトダイオード10で光電変換され、変換により生成された電荷は、所定の期間、フォトダイオード10に蓄積される。初めに基準出力を読み出すために、リセットMOSトランジスタをON状態とし、FDをリセットする。行選択MOSトランジスタ14をON状態とすることで、基準出力を列信号線21に伝達する。列信号線21を伝達する基準出力は、図1の記憶回路2に入力される。列信号線21から記憶回路2に基準出力が入力された状態で、書き込みトランジスタ31をON状態とする。書き込みトランジスタ31が導通することで列信号線21の基準出力は記憶トランジスタ32のゲートに導かれ、記憶トランジスタ32のゲート容量に保持される。この基準出力を読み出す場合は、読み出しトランジスタ33をON状態とすることで、記憶トランジスタ32のゲート容量に蓄積された基準出力に応じた出力を読み出し列信号線34から出力する。続いて、上記リセット動作の後に、転送MOSトランジスタ11をON状態とすることにより、フォトダイオード10に蓄積されている電荷をFDに転送する。FDにおいて、転送された電荷は電圧信号に変換され、当該電圧信号は、出力MOSトランジスタ13のゲートに印加される。このとき、行選択MOSトランジスタ14をON状態とすることで、信号出力を列信号線21に伝達する。信号出力は、列信号線21を介して、図1の記憶回路2に入力される。列信号線21から記憶回路2に信号出力が入力された状態で、書き込みトランジスタ36をON状態とする。書き込みトランジスタ36が導通することで、列信号線21の信号出力は記憶トランジスタ37のゲートに導かれ、記憶トランジスタ37のゲート容量に保持される。この信号出力を読み出す場合は、読み出しトランジスタ38をON状態とすることで、記憶トランジスタ37のゲート容量に蓄積された信号出力に応じた出力を読み出し列信号線34から出力する。読み出し列信号線34から出力される基準出力及び信号出力は、水平走査回路5によって任意の列が選択され、ノイズ除去回路3で差分演算を行った後、出力線4から出力される。この水平走査回路5の駆動周波数は限られており、瞬時に全画素分の信号出力を出力線4に送ることはできないため、記憶トランジスタ37のゲート容量には最大で数百msecもの期間、信号を蓄積する必要がある。このゲート容量に接続するノードソース又はドレイン、例えば、記憶トランジスタ37のゲート電極に接続されるノードで蓄積期間内にリーク電流が発生した場合、記憶トランジスタ37のゲート容量に蓄積されている信号にノイズが混入してしまうために、このノードでのリーク電流を抑制する必要がある。図4は、本発明の実施の形態に係る固体撮像装置400における主要な信号の時間変化を示すタイミングチャートである。図4には、垂直走査回路6から図2及び図3中の各端子22、23、24、40、41、42、43に印加される制御信号が示されている。制御信号は、印加される端子の符号にSを付した名称で表わされている。また、信号S40は、端子40に印加される書き込みトランジスタ31のゲートに入力される信号である。信号S42は、端子42に印加される書き込みトランジスタ36のゲートに入力される信号である。信号S41は、端子41に印加される読み出しトランジスタ33のゲートに入力される信号である。信号S43は、端子43に印加される読み出しトランジスタ38のゲートに入力される信号である。次に、本実施の形態に係る固体撮像装置400の記憶回路2の動作について、図3、図4を参照しながら説明する。図4中の時点t3~t4において、画素部1aから列信号線21に基準出力:Vrefが出力される。このとき、信号S40、信号S41がHIGHになることで、垂直走査回路6は、書き込みトランジスタ31、読み出しトランジスタ33の各ゲートにHIGHレベルのパルス信号を与えて、書き込みトランジスタ31、読み出しトランジスタ33を導通させる。書き込みトランジスタ31が導通されることで、列信号線21の基準出力:Vrefは記憶トランジスタ32のゲートに導かれ、記憶トランジスタ32のゲート容量に保持される。このとき、読み出しトランジスタ33も導通されているため、記憶トランジスタ32、読み出しトランジスタ33、電流源35で構成されるソースフォロアも動作する。このため、後述する時点t9では、記憶トランジスタ32のゲート容量に蓄積された基準出力:Vrefに応じた出力信号が、読み出し列信号線34に出力される。このように、書き込みトランジスタ31が導通するとき、読み出しトランジスタ33も導通しているため、記憶トランジスタ32及び読み出しトランジスタ33は電流源35とともにソースフォロア、つまりアンプとして動作する。したがって、記憶トランジスタ32のゲート容量に蓄積された電気信号に応じた出力信号を増幅して効率よく読み出し列信号線34に出力することができる。また、記憶部2aに電気信号画素信号を保持するとき、記憶トランジスタ32及び読み出しトランジスタ33は、記憶部2aに保持されている電気信号を読み出すときと同様に導通状態にされる。つまり、記憶部2aに電気信号を保持するとき、記憶部2aに保持されている電気信号を読み出すときの状態と同じ状態になるので、保持している信号値を正確に保持し読み出すことができる。時点t7~t8において、画素部1aから列信号線21に信号出力:V1が出力される。このとき、信号S42、信号S43がHIGHになることで、垂直走査回路6は、書き込みトランジスタ36、読み出しトランジスタ38の各ゲートにHIGHレベルのパルス信号を与えて、書き込みトランジスタ36、読み出しトランジスタ38を導通させる。書き込みトランジスタ36が導通されることで、列信号線21の信号出力:V1は記憶トランジスタ37のゲートに導かれ、記憶トランジスタ37のゲート容量に保持される。このとき、読み出しトランジスタ38も導通されているため、記憶トランジスタ37、読み出しトランジスタ38、電流源35で構成されるソースフォロアも動作する。このため、後述する時点t10では、記憶トランジスタ37のゲート容量に蓄積された信号出力:V1に応じた出力が、読み出し列信号線34に出力される。このように、書き込みトランジスタ36が導通するとき、読み出しトランジスタ38も導通しているため、記憶トランジスタ37及び読み出しトランジスタ38は電流源35とともにソースフォロア、つまりアンプとして動作する。したがって、記憶トランジスタ37のゲート容量に蓄積された電気信号に応じた出力信号を増幅して効率よく読み出し列信号線34に出力することができる。また、記憶部2bに電気信号画素信号を保持するとき、記憶トランジスタ37及び読み出しトランジスタ38は、記憶部2bに保持されている電気信号を読み出すときと同様に導通状態にされる。つまり、記憶部2bに電気信号を保持するとき、記憶部2bに保持されている電気信号を読み出すときの状態と同じ状態になるので、保持している信号値を正確に保持し読み出すことができる。時点t9では、信号S41はHIGHとなり、読み出しトランジスタ33が導通されて基準出力:Vrefに応じた出力信号が、読み出し列信号線34に出力される。時点t10では信号S43はHIGHとなり、読み出しトランジスタ38が導通されて信号出力:V1に応じた出力信号が、読み出し列信号線34に出力される。このように、本実施の形態に係る固体撮像装置400の記憶回路2において、記憶トランジスタ32、37は、保持容量記憶容量としての役割と、アンプ増幅用のトランジスタとしての役割の双方を担っており、保持容量とアンプとを独立に備えていた従来技術における固体撮像装置と比較して、回路面積を縮小することが可能である。図5は、本発明の実施の形態に係る固体撮像装置400における記憶回路2内の書き込みトランジスタ31、36および記憶トランジスタ32、37の上面図である。図6Aは、図5のA-A’線に沿った、記憶回路2に含まれる複数のトランジスタの概略断面図である。図5および図6Aに示すように、書き込みトランジスタ31、36の各々は、絶縁分離領域141によって区画された活性領域145に形成されている。絶縁分離領域141には、例えば、STIが用いられる。書き込みトランジスタ31、36の各々は、少なくとも第1のゲート電極146と、n型の第1拡散領域143と、n型の第2拡散領域144と、第2のゲート電極150とを備えている。第1拡散領域143は、前記書き込みトランジスタ31、36の各々のソース又はドレイン領域として形成された領域である。第2拡散領域144は、ドレイン又はソース領域として形成された領域である。絶縁分離領域141は、前記書き込みトランジスタ31、36の各々のソース又はドレイン領域としての第2拡散領域144に隣接する。前記第1のゲート電極146は、前記第1拡散領域143と前記第2拡散領域144との間の領域に形成されている。また、書き込みトランジスタ31、36の各々は、前記第1のゲート電極146に印加される電圧の大きさに応じて、オンまたはオフする。すなわち、書き込みトランジスタ31、36の各々の状態は、前記第1のゲート電極146に印加される電圧の大きさに応じて、オン状態導通状態またはオフ状態非導通状態になる。第2のゲート電極150は、ダミーのゲート電極である。すなわち、第2のゲート電極150は、書き込みトランジスタ31、36を動作させるために使用されない。第2のゲート電極150は、少なくとも第1のゲート電極146と対向する位置に形成されている。半導体基板140のうち、第1のゲート電極146と第2のゲート電極150との間の領域に第1拡散領域143が形成される。半導体基板140は、記憶回路2に含まれる。書き込みトランジスタ31の第1拡散領域143は、記憶容量としての記憶トランジスタ32の第1のゲート電極146に接続されている。書き込みトランジスタ36の第1拡散領域143は、記憶容量としての記憶トランジスタ37の第1のゲート電極146に接続されている。すなわち、第1導電型n型の第1拡散領域143は、記憶容量記憶トランジスタ32または記憶トランジスタ37に接続される。また、書き込みトランジスタ31、36の各々の第1拡散領域143及び第2拡散領域144は、活性領域145内にウェルとして形成されたp型の拡散領域内に形成されている。なお、便宜上、図6Aにはウェルは図示していない。また、記憶トランジスタ32、37も同様に、活性領域145内に形成されたウェルに対応するp型の拡散領域と、当該ウェル内に形成されたソース及びドレインに対応するn型の第2拡散領域144と、第1のゲート電極146とを備えている。半導体基板140上にはゲート酸化膜160が形成されている。第1のゲート電極146及び第2のゲート電極150は、ゲート酸化膜160上に形成されている。図6Aでは、図の簡略化のために、第1拡散領域143の端部の上方に第2のゲート電極150が形成されてないように示される。しかしながら、実際には、第2のゲート電極150は、第1拡散領域143の端部の上方に形成される。すなわち、第2のゲート電極150は、前記絶縁分離領域141の上方から、前記第1拡散領域143の表面の一部の上方にわたって形成される。本実施の形態に係る固体撮像装置400は、記憶トランジスタ32、37のゲート容量に信号を蓄積する構成としている。そのため、固体撮像装置400は、書き込みトランジスタ31、36の各々に対応する、記憶トランジスタ32、37の第1のゲート電極146に接続されるノード第1拡散領域143付近のリーク電流を抑制する構成としている。なお、本実施の形態に係る固体撮像装置400はこの構成に限らず、信号出力を保持するノードを本実施の形態に係る固体撮像装置400の第1拡散領域143に対応させて構成しても同様の効果を得ることができる。ここで、書き込みトランジスタ31、36の各々に対応するノードであって、記憶トランジスタ32、37の各々の第1のゲート電極146に接続されるノードとは反対側のノードの構造は、例えば、一般的に使用されるトランジスタのソース及びドレインの構造と同様に、LDDLightlyDopedDrain構造となっている。また、記憶トランジスタ32、37を含むその他のトランジスタのソース及びドレインの構造も、LDD構造となっている。具体的には、第2拡散領域144の側方には、LDD構造を形成するための低濃度不純物拡散領域147が形成されている。低濃度不純物拡散領域147とは、低濃度の不純物拡散領域である。LDD構造を形成することにより、ソース及びドレイン端での濃度勾配が緩やかになり電界集中が緩和されるので、リーク電流の発生をより抑制することができる。また、第1のゲート電極146の側方には、絶縁材料からなるサイドウォール148がそれぞれ形成されている。トランジスタのソース及びドレインとして使用される第2拡散領域144の不純物濃度は高い方が好ましい。第2拡散領域144の不純物濃度を高くすることで拡散領域の低抵抗化とオーミック接触が可能になる。第2拡散領域144の不純物濃度は、例えば、1×1019~1×1020/cm3程度が好ましい。また、LDD構造を形成するための低濃度不純物拡散領域147の不純物濃度は、例えば、1×1017~1×1019/cm3程度が好ましい。なお、図6Bに示すように、記憶トランジスタ32、37の各々の第1のゲート電極146に接続されるノードここでは、第1拡散領域143にLDD構造を採用した場合においても、第2のゲート電極を設けることによるリーク低減効果を得ることができる。具体的には、半導体基板140において、第1拡散領域143の代わりに、高濃度不純物領域172及び低濃度不純物領域171を設ける。高濃度不純物領域172及び低濃度不純物領域171の構造は、LDD構造である。ただし、LDD構造のように高濃度不純物領域172及び低濃度不純物領域171を設けた場合には、ウェルの不純物濃度次第では、高濃度不純物領域172とウェルとの間での接合リーク電流が発生してしまう。トランジスタサイズが微細になる程、不純物濃度が高いウェルが必要となる。そのため、ウェルの不純物濃度を高くする必要がある場合には、高濃度不純物領域172を形成しない、もしくは、LDD構造において高濃度不純物領域172の濃度を極力小さくすることが好ましい。絶縁分離領域141と活性領域145との界面以下、分離領域界面ともいうでは、界面準位が存在する。この界面準位を介して電荷が生成されることにより、分離領域界面では、リーク電流が発生する。そこで、本実施の形態では、絶縁分離領域141は、前記第1拡散領域143から所定距離だけ離して形成される。すなわち、第1拡散領域143は、絶縁分離領域141から、所定距離だけ離して形成される。当該所定距離は、50nm以上が好ましい。当該所定距離は、第2のゲート電極150が半導体基板140の表面に対してオーバーラップする重なる距離が長い程、長い距離に設定される。すなわち、言い換えれば、当該所定距離は、第2のゲート電極150が半導体基板140の表面に対してオーバーラップする重なる面積が大きい程、長い距離に設定される。言い換えれば、第1拡散領域143は、第2のゲート電極150が半導体基板140の表面に対してオーバーラップする重なる距離が長い程、長い距離だけ、絶縁分離領域141から離して形成される。前記第1拡散領域143は、前記第2のゲート電極150が前記半導体基板140の表面に対してオーバーラップする距離に応じた距離だけ、前記絶縁分離領域141から離して形成される。これにより、分離領域界面で発生した電荷が、直接、第1拡散領域143に流入することを防ぐことができる。また、図6Cに示すように、絶縁分離領域141の周囲に第1拡散領域の導電型n型とは異なる導電型p型の第3拡散領域173を形成する構成としてもよい。この構成により、絶縁分離領域141と活性領域145との界面における界面準位を不活性化することができる。このため、さらにリーク電流の発生を防ぐことができる。この第3拡散領域173の不純物濃度は、例えば、1×1017~1×1019/cm3程度が好ましい。前述したように、絶縁分離領域141と活性領域145との界面分離領域界面では、界面準位を介して電荷が生成されることでリーク電流が発生する。また、活性領域145と、当該活性領域145の表面上に形成される絶縁膜との界面においても同様にリーク電流が発生する。第2のゲート電極150は、ゲート酸化膜160上に形成される。当該ゲート酸化膜160は、例えば、熱酸化によって形成される。当該ゲート酸化膜160は、CVD法などにより形成された酸化膜よりも良質な膜である。当該ゲート酸化膜160は、第1拡散領域143上に形成されている。この構成により、活性領域145と、当該活性領域145の表面上に形成されるゲート酸化膜160との界面以下、酸化膜界面ともいうにおいて発生する電荷を減少させることができる。すなわち、当該酸化膜界面におけるリーク電流を低減することができる。また、記憶トランジスタ32、37の各々が電荷を蓄積する期間中は、例えば、垂直走査回路6により、第2のゲート電極150に接地電圧又は負電圧が印加される。この場合、垂直走査回路6は、電圧制御回路として機能する。すなわち、前記記憶容量としての記憶トランジスタ32、37の各々が前記画素信号を記憶する期間には、前記第2のゲート電極150に接地電圧又は負電圧が印加される。言い換えれば、固体撮像装置400は、前記記憶容量としての記憶トランジスタ32、37の各々が前記画素信号を記憶する期間において、前記第2のゲート電極150に接地電圧又は負電圧を印加する。これによって、第2のゲート電極150の下部にホール蓄積層が形成される。そのため、半導体基板140の表面においてリーク電流の発生源となる界面準位を不活性化することができる。第1拡散領域143の不純物濃度は、第2拡散領域144の不純物濃度よりも低いことが好ましい。第1拡散領域143の不純物濃度は、例えば、1×1017~1×1019/cm3程度である。これによって、第1拡散領域143と、活性領域145内のウェル図示せずとの間で発生する接合リーク電流を低減することができる。その結果、各記憶部記憶回路2で発生するリーク電流をさらに減らすことができる。一般的に使用されるトランジスタのゲート電極、ソース及びドレイン領域の各々に対応する拡散領域の表面には金属シリサイド層が形成される。この構成により、当該ゲート電極、ソース及びドレイン領域の低抵抗化が図られている。そのため、本実施の形態に係る、第1のゲート電極146、第1拡散領域143および第2のゲート電極150の表面には、金属シリサイド層149が形成される。この構成により、第1のゲート電極146、ソース又はドレイン領域としての第1拡散領域143および第2のゲート電極150は、低抵抗化される。なお、形成される金属シリサイド層149の種類によっては、金属シリサイド層149が、リーク電流の発生要因となって、第1拡散領域143にリーク電流が流れ込んでしまう場合がある。例えば、コバルトを金属シリサイド層に用いると、コバルトがシリコン基板内部に侵入し、リーク電流の発生要因となる欠陥が生じる場合がある。そのため、第1拡散領域143の表面に金属シリサイド層149を形成しない構造とする。この構造により、金属シリサイド層起因のリーク電流を防ぐことができる。図5に示すような構造では、上面から見て第1拡散領域143の2辺は第2のゲート電極150で覆われておらず、第1拡散領域143が絶縁分離領域141と接している。この構成においては、第1拡散領域143のうち、絶縁分離領域141と接している辺端部と絶縁分離領域141との界面においてリーク電流が発生してしまう。そこで、上記リーク電流の発生を抑制するために、本実施の形態では、図7に示すように、第2のゲート電極150を第1のゲート電極146と電気的に接続する。すなわち、第2のゲート電極150は、前記第1のゲート電極146と電気的に接続されている。また、第1拡散領域143の周囲を第2のゲート電極150で囲む構成とする。すなわち、前記第2のゲート電極150は、前記第1拡散領域143の周囲を囲むように形成される。この構成により、上述の理由により発生するリーク電流をさらに低減することが可能である。第1のゲート電極146と第2のゲート電極150とを接続すると、個別に電圧を調整することができなくなる。しかしながら、書き込みトランジスタ31、36をオンするための電圧が、当該書き込みトランジスタ31、36の各々の第1のゲート電極146に印加される期間は、電荷を蓄積する期間よりも桁違いに短い。そのため、第2のゲート電極150に電圧が印加されても不具合はない。また、前述したように、記憶トランジスタ32、37が電荷を蓄積する期間以下においては、蓄積期間ともいうにおいて、第2のゲート電極150に接地電圧又は負電圧が印加される。この蓄積期間中は、書き込みトランジスタ31、36はオフとなっている。そのため、第2のゲート電極150に接地電圧又は負電圧が印加されても不具合はない。固体撮像装置の製造方法次に、固体撮像装置400の製造方法について説明する。図8および図9は、本発明の実施の形態に係る固体撮像装置400における記憶回路2の製造工程の一部を説明するための図である。また、本実施の形態における製造方法は、簡略化のため、nMOSトランジスタを形成する場合について中心に説明するが、これに限らない。図10は、本発明の実施の形態に係る固体撮像装置400の製造方法の一例を示すフローチャートである。なお、図10は、固体撮像装置400の製造方法における主な製造工程のみを示す。まず、第1工程としての素子分離領域形成工程S110が行われる。素子分離領域形成工程では、半導体基板140上の所望の位置にトレンチを形成し、当該トレンチに絶縁膜を埋め込む。これにより、図8aに示すように、素子分離領域としての絶縁分離領域141が形成される。すなわち、素子分離領域形成工程は、半導体基板140に、素子分離領域としての絶縁分離領域141を形成する工程である。次に、第2工程としての酸化膜形成工程S120が行われる。酸化膜形成工程では、n型ウェル及びp型ウェルとなる拡散層、トランジスタの閾値電圧を調整するための拡散層などを形成した後、熱酸化により、半導体基板140上にゲート酸化膜160を形成する図8a参照。次に、第3工程としての電極形成工程S130が行われる。電極形成工程では、ゲート酸化膜160上にゲート電極材料例えば、多結晶シリコンを積層し、当該ゲート電極材料を、所望の電極サイズに加工する。これにより、ゲート酸化膜160上に第1のゲート電極146及び第2のゲート電極150が形成される図8a参照。すなわち、電極形成工程は、前記ゲート酸化膜160上に第1のゲート電極146及び第2のゲート電極150を形成する工程である。第1のゲート電極146及び第2のゲート電極150は、電極形成工程において、同時またはほぼ同時に形成される。これにより、電極形成工程を簡略化することができる。次に、第4工程としての拡散領域形成工程S140が行われる。拡散領域形成工程では、ゲート電極をマスクとして利用して、例えばイオン注入を用いたセルフアラインにより、LDD構造を形成するための低濃度のn型拡散層を形成する。そして、低濃度のn型拡散層を用いて、第1拡散領域143および低濃度不純物拡散領域147が形成される。第1拡散領域143は、前記半導体基板140のうち、前記第1のゲート電極146と前記第2のゲート電極150との間の領域に形成される図8b参照。なお、前述したように、低濃度不純物拡散領域147は、LDD構造を形成するための領域である。すなわち、拡散領域形成工程は、少なくとも前記第1のゲート電極146及び前記第2のゲート電極150をマスクとして利用して、前記半導体基板140のうち、前記第1のゲート電極146と前記第2のゲート電極150との間の領域に第1拡散領域143を自己整合的に形成する工程である。上記のように、低濃度のn型拡散層を用いて、第1拡散領域143を形成することにより、新たに、第1拡散領域143を形成するための工程を設ける必要がなく、拡散領域形成工程を簡略化することが可能である。すなわち、前記第4工程において、第1拡散領域143及びトランジスタ例えば、書き込みトランジスタ31のLDD領域は、ほぼ同時に自己整合的に形成される。当該LDD領域は、第1拡散領域143及びトランジスタ例えば、書き込みトランジスタ31のLDD構造が形成される領域である。もちろん、不純物濃度を個別に調整するために、第1拡散領域143は、LDD構造を形成する工程と異なる工程により形成されても良い。なお、この場合においても、第1拡散領域143は、第1のゲート電極146及び第2のゲート電極150をマスクとして利用して、自己整合的に形成される。次いで、CVD法などによって、半導体基板140の全面に絶縁膜が堆積される。その後、エッチバックによって、第1のゲート電極146及び第2のゲート電極150の側壁にサイドウォール148が形成される図8c参照。続いて、例えば、イオン注入により、トランジスタのソース及びドレインとなる高濃度のn型拡散層が自己整合的に形成される。これにより、第2拡散領域144が形成される図9a参照。この工程において、第1拡散領域143上に高濃度n型拡散層が形成されないように、図9aに示すように、第1拡散領域143上にレジストなどを利用したマスクを形成しておく。尚、前述のように、第1拡散領域143に高濃度拡散領域を形成する場合には、マスクを形成することなく、他のトランジスタのソース及びドレインと同様に自己整合的に形成しても良い。次に、ゲート電極やソース、ドレインを低抵抗化するための金属シリサイド層149がセルフアラインにより形成される図9b参照。第1拡散領域143上にも金属シリサイド層149を形成することにより、当該第1拡散領域143の低抵抗化を図ることができる。なお、形成される金属シリサイド層149の種類によっては、金属シリサイド層149がリーク電流の発生要因となって、第1拡散領域143にリーク電流が流れ込んでしまう場合がある。この場合は、第1拡散領域143の表面に金属シリサイド層149を形成しなくても良い。以上により、記憶回路2内の書き込みトランジスタ31、36、記憶トランジスタ32、37が形成される。その後、記憶回路2内の他の回路、配線等が形成されることにより、記憶回路2が形成される。また、固体撮像装置400内の記憶回路2以外の構成要素例えば、画素回路1、ノイズ除去回路3、出力線4、水平走査回路5および垂直走査回路6等が形成される。なお、固体撮像装置400内の記憶回路2以外の構成要素を製造する工程は、一般的な固体撮像装置の製造工程と同様であるので詳細な説明は繰り返さない。以上の工程により、固体撮像装置400が製造される。なお、固体撮像装置400内の記憶回路2以外の構成要素の形成は、記憶回路2の形成と並行して行われてもよい。以上、図面を用いて説明したように本発明の実施の形態に係る固体撮像装置400において、記憶トランジスタ32、37における電荷を蓄積するためのゲート容量に接続される第1拡散領域143は絶縁分離領域141から、所定距離だけ離れて形成される。そのため、絶縁分離領域141と活性領域145との界面分離領域界面で発生するリーク電流が第1拡散領域143に直接流入することを防止することができる。一般的に、半導体基板と、STI等で構成される絶縁分離領域及び半導体基板上に形成される酸化膜との界面において界面準位が存在し、この界面準位を介してリーク電流が発生することが知られている。尚、この界面準位密度が低い程、発生するリーク電流の量は小さい。本実施の形態に係る固体撮像装置では、ダミーの第2のゲート電極150はゲート酸化膜160上に形成されており、半導体基板140とゲート酸化膜160との界面準位密度は低いことが知られている。記憶容量電荷蓄積容量に接続される第1拡散領域143の近傍には、ゲート酸化膜160上に形成された第1のゲート電極146に加えて第2のゲート電極150が形成されている。そのため、第1拡散領域143の近傍領域において、半導体基板140と当該半導体基板140上に形成されるゲート酸化膜160との界面で発生するリーク電流が低減される。また、第1拡散領域は、第2のゲート電極が半導体基板表面上にオーバーラップする距離に応じた距離だけ、絶縁分離領域から離して形成される。そのため、絶縁分離領域141と活性領域145との界面で発生するリーク電流が第1拡散領域143に直接流入することを防止することができる。この構成により、半導体基板140と当該半導体基板140上に形成されるゲート酸化膜160との界面で発生するリーク電流の量を低減することができる。よって、本発明の実施の形態に係る固体撮像装置400は、記憶部2a、2b記憶回路2で発生するリーク電流の量を抑制することができる。その結果、本発明の実施の形態に係る固体撮像装置400は、リーク電流によるノイズの発生を防ぎ、記憶部2a、2bを含む記憶回路2において信号劣化がない良好な画質を取得することができる。また、本発明の実施の形態に係る固体撮像装置400では、第1拡散領域143と絶縁分離領域141との間の領域にホール蓄積層が形成される。そのため、リーク電流の発生源となる界面準位を不活性化することができる。また、第2のゲート電極150は、第1のゲート電極146と対向する位置に形成されている。半導体基板140のうち、第1のゲート電極146と第2のゲート電極150との間の領域に第1拡散領域143が形成される。第1のゲート電極146と対向する第2のゲート電極150が形成される位置領域において第1拡散領域143と絶縁分離領域141とが分離される。これにより、活性領域145と絶縁分離領域141との界面で発生するリーク電流が、第1拡散領域143に流入するのを低減することができる。また、絶縁分離領域141から第1拡散領域143を分離する領域の面積を増加させることができる。これにより、活性領域145と絶縁分離領域141との界面で発生するリーク電流が第1拡散領域143に流入するのを低減することができる。また、第1拡散領域143が絶縁分離領域141と接する領域をなくすことができ、活性領域145と絶縁分離領域141との界面で発生するリーク電流が第1拡散領域143に流入するのを低減することができる。また、第1拡散領域143の周辺の電界強度を緩和することができるため、接合リーク電流を抑制することができる。また、第1拡散領域143を自己整合的に所望の位置に形成することができる。また、前述の電極形成工程で説明したように、第1のゲート電極146および前記第2のゲート電極150は、同時またはほぼ同時に形成される。すなわち、第2のゲート電極150は、第1のゲート電極146を形成する工程と同じ工程で形成することができる。そのため、製造工程を簡略化することができる。なお、本発明は、上記した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の改良、変形を行ってもよい。例えば、本発明において使用される各トランジスタは、p型、n型のいずれであってもよい。また、記憶容量はトランジスタに限らず、その他の素子により構成されたものであってもよい。また、本発明に係る固体撮像装置には、上記実施の形態における任意の構成要素を組み合わせて実現される別の実施の形態や、実施の形態に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本発明に係る固体撮像装置を備えた各種デバイスなども本発明に含まれる。例えば、本発明に係る固体撮像装置を備えたムービーカメラも本発明に含まれる。今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。