アナログ信号を入力するための入力端子と、時間的に変化する参照信号を生成する信号源に接続される参照信号供給線と、非反転入力端子、反転入力端子及び出力端子を有し、前記非反転入力端子に供給された電圧と前記反転入力端子に供給された電圧との比較結果に応じた出力信号を前記出力端子から出力する比較器と、前記比較器の前記反転入力端子に接続された補正用キャパシタと、前記入力端子に入力されたアナログ信号に対応するデジタルデータを出力する出力回路とを備え、第1アナログ信号と前記比較器のオフセット電圧との合計電圧が前記補正用キャパシタに保持された準備状態において、前記入力端子に入力された第2アナログ信号を前記比較器の前記非反転入力端子に供給しつつ、前記参照信号を用いて、前記比較器の前記非反転入力端子に供給されている前記第2アナログ信号又は前記補正用キャパシタに保持されている前記合計電圧を変化させることによって、当該変化の開始から前記比較器の出力信号が変化するまでの時間に依存するデジタルデータが前記第2アナログ信号に対応するデジタルデータとして前記出力回路から出力されることを特徴とするA/D変換器。前記準備状態において、前記第1アナログ信号を前記比較器の前記非反転入力端子に供給しつつ、前記参照信号を用いて、前記比較器の前記非反転入力端子に供給されている前記第1アナログ信号又は前記補正用キャパシタに保持されている前記合計電圧を変化させることによって、当該変化の開始から前記比較器の出力信号が変化するまでの時間に依存するデジタルデータが前記第1アナログ信号に対応するデジタルデータとして前記出力回路から更に出力されることを特徴とする請求項1に記載のA/D変換器。前記比較器の前記反転入力端子と前記出力端子とを接続するスイッチを更に備え、前記スイッチがオンの状態で前記比較器の前記非反転入力端子に前記第1アナログ信号を供給し、前記合計電圧が前記補正用キャパシタに保持された後に前記スイッチをオフにすることによって、前記準備状態に設定されることを特徴とする請求項1又は2に記載のA/D変換器。前記参照信号はランプ信号であることを特徴とする請求項1乃至3の何れか1項に記載のA/D変換器。前記補正用キャパシタは第1電極及び第2電極を有し、前記補正用キャパシタの前記第1電極が前記比較器の前記反転入力端子に接続され、前記準備状態において、前記補正用キャパシタの前記第2電極に前記参照信号を供給することによって、前記補正用キャパシタに保持されている前記合計電圧が変化することを特徴とする請求項1乃至4の何れか1項に記載のA/D変換器。前記比較器の前記非反転入力端子に接続された第1電極と、第2電極とを有するサンプリング用キャパシタを更に備え、前記サンプリング用キャパシタに前記第2アナログ信号が更に保持された前記準備状態において、前記サンプリング用キャパシタの前記第2電極に前記参照信号を供給することによって、前記比較器の前記非反転入力端子に供給されている前記第2アナログ信号が変化することを特徴とする請求項1乃至4の何れか1項に記載のA/D変換器。前記A/D変換器は、前記サンプリング用キャパシタを2つ備え、一方のサンプリング用キャパシタに前記第1アナログ信号が保持され、他方のサンプリング用キャパシタに前記第2アナログ信号が保持されることを特徴とする請求項6に記載のA/D変換器。請求項1乃至7の何れか1項に記載のA/D変換器と、複数の画素を有し、それぞれの画素について、光電変換により得られた電荷に依存する画素信号を生成するアナログ信号生成部と、前記画素信号を前記第2アナログ信号として前記A/D変換器に供給して前記画素信号に対応するデジタルデータを出力させる制御部とを備えることを特徴とする固体撮像装置。前記複数の画素のそれぞれは、画素のリセット時のノイズ信号を更に生成し、前記制御部は、前記ノイズ信号を前記第1アナログ信号として前記A/D変換器に供給することを特徴とする請求項8に記載の固体撮像装置。前記アナログ信号生成部は、前記画素からの信号を増幅する増幅回路を更に備え、前記増幅回路は、前記画素アレイから供給された画素のリセットレベルの信号に基づいて前記ノイズ信号を生成し、光電変換により発生した電荷に応じた信号が前記リセットレベルの信号に重畳した信号に基づいて前記画素信号を生成することを特徴とする請求項8又は9に記載の固体撮像装置。前記画素アレイの画素列ごとに前記A/D変換器を備えることを特徴とする請求項8乃至10の何れか1項に記載の固体撮像装置。特許文献1の技術では比較器の出力を比較器の入力へフィードバックするためにコントローラを用いている。そのため、A/D変換器の回路構成が複雑になるとともに、コントローラに起因するノイズが比較器の出力に影響を及ぼす。そこで本発明は、A/D変換器の比較器のオフセット電圧を簡単な構成で補正するための技術を提供することを目的とする。上記課題に鑑みて、本発明の第1側面に係るA/D変換器は、アナログ信号を入力するための入力端子と、時間的に変化する参照信号を生成する信号源に接続される参照信号供給線と、非反転入力端子、反転入力端子及び出力端子を有し、前記非反転入力端子に供給された電圧と前記反転入力端子に供給された電圧との比較結果に応じた出力信号を前記出力端子から出力する比較器と、前記比較器の前記反転入力端子に接続された補正用キャパシタと、前記入力端子に入力されたアナログ信号に対応するデジタルデータを出力する出力回路とを備え、第1アナログ信号と前記比較器のオフセット電圧との合計電圧が前記補正用キャパシタに保持された準備状態において、前記入力端子に入力された第2アナログ信号を前記比較器の前記非反転入力端子に供給しつつ、前記参照信号を用いて、前記比較器の前記非反転入力端子に供給されている前記第2アナログ信号又は前記補正用キャパシタに保持されている前記合計電圧を変化させることによって、当該変化の開始から前記比較器の出力信号が変化するまでの時間に依存するデジタルデータが前記第2アナログ信号に対応するデジタルデータとして前記出力回路から出力されることを特徴とする。上記手段により、A/D変換器の比較器のオフセット電圧を簡単な構成で補正するための技術が提供される。添付の図面を参照しつつ本発明の実施形態を以下に説明する。図面を通じて同一の構成要素は同一の参照符号を付して重複する説明を省略する。図1を用いて本発明の1つの実施形態に係る固体撮像装置100の概略構成の一例を説明する。固体撮像装置100は例えばCMOSイメージセンサであり、被写体像を示す入射光を光電変換し、光電変換により得られた電気信号をデジタルデータとして外部に出力する。固体撮像装置100は複数の画素111がマトリクス状に配置された画素アレイを含むアナログ信号生成部110を備えうる。図1では簡単のために4つの画素111を示しているが、画素111の個数はこれに限られない。各画素111において固体撮像装置100への入射光がアナログ信号へ光電変換される。固体撮像装置100はさらに垂直走査回路140を備えうる。垂直走査回路140は画素行ごとに配置された行選択線112に駆動パルス信号を順番に供給する。行選択線112に駆動パルス信号が供給されると、対応する画素行に含まれる各画素111からアナログ信号が列信号線113に読み出される。本実施形態では、画素111から、画素111のリセットレベルの信号と、光電変換により発生した電荷に応じた信号がリセットレベルの信号に重畳した信号とが読み出される場合を扱う。これらの信号の差が有効な画素値を表す。アナログ信号生成部110はこれらの信号に基づいて、それぞれの画素111について、リセット時のノイズ信号と、光電変換により得られた電荷に依存する画素信号とを出力する。アナログ信号生成部110はさらに、列信号線113ごとに増幅回路120を備えうる。増幅回路120は列信号線113を介して画素111から入力されたアナログ信号を増幅してA/D変換器130へ供給する。固体撮像装置100はさらに、列信号線113ごとにA/D変換器130を備えうる。A/D変換器は入力されたアナログ信号をデジタルデータに変換して出力する。固体撮像装置100はさらに、ランプ信号生成部170およびカウンタ180を備えうる。ランプ信号生成部170は時間に対してスロープ状に変化するランプ信号Vrampを生成し、ランプ信号線171を通じて各A/D変換器130に供給する。他の実施形態では、ランプ信号の代わりに、時間的に変化する他の参照信号を生成する信号源をランプ信号生成部170として用いてもよい。この場合に、この参照信号が参照信号供給線を介して各A/D変換器130に供給される。参照信号は時間に対して単調に変化する信号であればどのようなものでもよく、参照信号の例として、上述のランプ信号のほかに、時間に対して階段状に変化する信号が含まれる。ここで、単調に変化するとは、例えば単調減少であれば、時間に対して電位が上昇することなく変化することをいう。カウンタ180はカウントデータ線181を通じてカウント値Cntを各A/D変換器130に供給する。カウンタ180として例えばグレイカウンタやバイナリカウンタを用いてもよく、カウンタ180はアップダウン機能を有してもよい。本実施形態では複数のA/D変換器130がランプ信号生成部170およびカウンタ180を共有する例を扱うが、A/D変換器130ごとにこれらの構成要素を有してもよい。固体撮像装置100はさらに、水平走査回路150および信号処理部190を備えうる。水平走査回路150はA/D変換器130が出力するデジタルデータを列ごとにデジタル信号線191に転送する。デジタル信号線191に転送されたデジタルデータは信号処理部190に供給される。本実施形態では、デジタル信号線191に、ノイズ信号に対応するデジタルデータと画素信号に対応するデジタルデータとが順番に読み出される。信号処理部190は画素信号に対応するデジタルデータからノイズ信号に対応するデジタルデータを減算して、有効な画素値を外部に出力する。固体撮像装置100はさらに、上述の各構成要素にパルス信号を供給して固体撮像装置100の動作を制御するタイミング制御部195を備えうる。図1ではタイミング制御部195から各構成要素へパルス信号を送信するための信号線を図示していない。タイミング制御部195から供給されるパルス信号については後述のタイミング図を用いて詳細に説明する。本実施形態では固体撮像装置100が増幅回路120を含むことによって、A/D変換器130で発生するノイズの影響を軽減できる。しかしながら、固体撮像装置100の変形例は増幅回路120を含まずに、画素111からのアナログ信号が列信号線113を介して直接にA/D変換器130へ供給されてもよい。また、固体撮像装置100の別の変形例は増幅回路120のかわりにCDS回路を含み、このCDS回路が画素で発生した電荷に応じた信号からリセットレベルの信号を減算したアナログ信号をA/D変換器130へ供給してもよい。A/D変換器はこのアナログ信号をデジタルデータに変換し、水平走査回路150によって各画素111の画素値に対応するデジタルデータが信号処理部190に転送される。また、図1に示す例では画素アレイの一方の側に増幅回路120、A/D変換器130および水平走査回路150が配置されるが、これらの構成要素が画素アレイの両側に配置されて、画素列ごとに何れか一方の側の構成要素に振り分けられてもよい。続いて、図2の等価回路図を用いて固体撮像装置100に含まれる画素111および増幅回路120の概略構成の一例を説明する。画素111および増幅回路120は画素111の画素値を算出するためのアナログ信号をA/D変換器130に供給できれば如何なる構成であってもよい。画素111は光電変換を行うフォトダイオードPDおよび複数のトランジスタを含む。フォトダイオードPDは転送トランジスタTtxを介してフローティングディフュージョンFDに接続される。フローティングディフュージョンFDはまた、リセットトランジスタTresを介して電圧源VDDに接続されるとともに、増幅トランジスタTampのゲート電極に接続される。増幅トランジスタTampの第1主電極は電圧源VDDに接続され、増幅トランジスタTampの第2主電極は選択トランジスタTselを介して列信号線113に接続される。選択トランジスタTselのゲート電極は行選択線112に接続される。選択トランジスタTselがオンになると、増幅トランジスタTampは、列信号線113に設けられた定電流源Icnstとともにソースフォロワ回路として動作する。増幅回路120は、図示する回路素子を含み、反転アンプを構成する。増幅器AMPの非反転入力端子はクランプキャパシタCoを介して列信号線113に接続され、増幅器AMPの反転入力端子にはVcorが供給される。増幅器AMPの出力端子はA/D変換器130に接続される。また、増幅器AMPの非反転入力端子と出力端子との間には帰還キャパシタCfおよびスイッチScorが並列に接続される。このようにクランプ回路を構成することにより、増幅回路120は列信号線113を介して入力された信号をクランプキャパシタCoと帰還キャパシタCfとの比で増幅して出力するだけでなく、CDS回路としても動作させることができる。その結果、画素のリセット時のノイズ信号として、増幅回路120のオフセットがアナログ信号生成部110から出力される。また、光電変換により得られた電荷に依存する画素信号として、リセットレベルの信号が除去された信号がアナログ信号生成部110から出力される。増幅回路120が省略された実施形態では、アナログ信号生成部110から、画素のリセットレベルの信号がノイズ信号として出力され、画素で発生した電荷に応じた信号がリセットレベルの信号に重畳した信号が画素信号として出力される。この実施形態では、フローティングディフュージョンFDをリセットしたことによるノイズ成分が低減できる。続いて、図3の等価回路図を用いて図1のA/D変換器130の一例であるA/D変換器300の概略構成を説明する。A/D変換器300は入力端子IN、出力端子OUTn、出力端子OUTs、比較回路320および出力回路330を備えうる。入力端子INには各画素についてのノイズ信号と画素信号とがアナログ信号として順番に入力される。比較回路320は入力端子INに入力されたアナログ信号と、ランプ信号線171から供給されたランプ信号Vrampとに基づく比較を行い、その比較結果に応じたレベルの出力信号Voutを出力する。出力回路330は比較回路320からの出力信号Voutとカウンタ180から供給されるカウント値Cntとに基づくデジタルデータを出力端子OUTnまたは出力端子OUTsから出力する。比較回路320は比較器CMP、キャパシタCoffおよびスイッチSfbを備えうる。キャパシタCoffは比較器CMPのオフセットを補正する補正用キャパシタとして機能しうる。比較器CMPは非反転入力端子と反転入力端子とを有する差動入力型の比較器でありうる。比較器CMPの非反転入力端子図示、端子は入力端子INに接続され、比較器CMPの反転入力端子図示、-端子はキャパシタCoffの第1電極図では上側の電極に接続される。キャパシタCoffの第2電極図では下側の電極はランプ信号線171に接続される。スイッチSfbは比較器CMPの出力端子と反転入力端子とを接続する。出力回路330はデジタルデータを記憶する4つのラッチ回路Ln1、Ln2、Ls1、Ls2を備えうる。ラッチ回路Ln1のD端子とラッチ回路Ls1のD端子とはともにカウントデータ線181に接続される。ラッチ回路Ln1のG端子はスイッチSnlを介して比較回路320の出力線に接続され、ラッチ回路Ls1のG端子はスイッチSslを介して比較回路320の出力線に接続される。ラッチ回路Ln1のQ端子はラッチ回路Ln2のD端子に接続され、ラッチ回路Ls1のQ端子はラッチ回路Ls2のD端子に接続される。ラッチ回路Ln2のG端子とラッチ回路Ls2のG端子とはともに信号線331に接続される。ラッチ回路Ln2のQ端子は出力端子OUTnに接続され、ラッチ回路Ls2のQ端子は出力端子OUTsに接続される。ラッチ回路Ln1およびラッチ回路Ls1のG端子には、反転回路が接続されているため、比較回路320の出力がLレベルであるときにD端子のデータをQ端子から出力する。続いて、図4のタイミング図を用いてA/D変換器300を有する固体撮像装置100の動作の一例を説明する。図4に示される各パルス信号はタイミング制御部195によって生成されて固体撮像装置100内の各回路素子に供給される。すなわち、タイミング制御部195が固体撮像装置100の各構成要素の動作を制御しうる。図4では1つの行の画素111の動作について説明するが、他の行の画素111についても同様に動作する。図4において、Vpinは比較器CMPの非反転入力端子の電圧を表し、Vninは比較器CMPの反転入力端子の電圧を表す。各期間の動作を概説すると、期間T1で画素111からのノイズ信号VnがA/D変換器300に供給され、期間T2で比較器CMPのオフセット電圧VoffがキャパシタCoffに保持され、期間T3でノイズ信号VnがA/D変換される。続いて、期間T4で画素111からの画素信号VsがA/D変換器300に供給され、期間T5で画素信号VsがA/D変換される。以下、各期間動作を詳細に説明する。期間T1の先頭でパルス信号Pres、Psel、PcorがそれぞれHHighレベルになり、リセットトランジスタTres、選択トランジスタTselおよびスイッチScorがそれぞれオンになる。それにより、フローティングディフュージョンFDがリセットされる。この状態において増幅トランジスタTampはソースフォロアとして動作し、フローティングディフュージョンFDのリセットレベルの信号が列信号線113に読み出される。パルス信号PcorがLLowレベルになると、クランプキャパシタCoにはVcorと画素の出力との電位差が保持される。このときの増幅回路120の出力が、ノイズ信号Vn第1アナログ信号としてA/D変換器300の入力端子INに供給される。そのため、比較器CMPの非反転入力端子の電圧VpinもVnとなる。ノイズ信号Vnには、増幅回路120のオフセットが含まれる。ノイズ信号Vnの供給はパルス信号PtxがHになるまで継続する。次に、期間T2の先頭で、パルス信号PfbがHになり、スイッチSfbがオンになる。その結果、比較器CMPの反転入力端子と出力端子とは短絡され、比較器CMPはボルテージフォロアとして動作する。比較器CMPの非反転入力端子の電圧VpinはVnであるので、出力端子の電圧VoutはVnVoffとなり、反転入力端子の電圧VninもVnVoffとなる。また、キャパシタCoffの第1電極の電位もVnVoffとなる。期間T2において、ランプ信号線171の電圧はVrefであるので、キャパシタCoffの第2電極の電位はVrefとなる。期間T2の末尾でパルス信号PfbがLになり、スイッチSfbがオフになり、キャパシタCoffには両電極間の電圧であるVnVoff-Vrefが保持される。これにより、A/D変換器130が準備状態に設定される。期間T2と期間T3との間に、タイミング制御部195からのパルス信号不図示に従ってランプ信号生成部170はランプ信号線171に供給する電圧をVstnに変更する。その結果、キャパシタCoffの第2電極の電位はVstnとなり、それに伴ってキャパシタCoffの第1電極の電位はVnVoff-VrefVstnとなる。Vstnは十分に小さな値に設定されているため、期間T3の先頭では比較器CMPの反転入力端子の電圧Vninは非反転入力端子Vpinよりも小さい。具体的には、Vnin-Vpin<VoffとなるようにVstnが設定されうる。その結果、期間T3の先頭では比較器CMPの出力信号VoutはVHとなる。期間T3の先頭でパルス信号PenがHになり、ランプ信号生成部170がランプ信号線171に供給するランプ信号Vrampの変化を開始するとともに、カウンタ180がカウントを開始してカウント値Cntをカウントデータ線181に供給する。本実施形態では、ランプ信号生成部170は、パルス信号PenがHになると、Vstnから開始して時間とともに線形に上昇するランプ信号Vrampをランプ信号線171に供給する。さらに、パルス信号PnlがHになることにより、スイッチSnlがオンになる。その結果、比較器CMPの出力端子とラッチ回路Ln1のG端子とが接続される。ランプ信号Vrampが上昇し始めると、キャパシタCoffの第2電極の電位が上昇し、それに伴いキャパシタCoffの第1電極の電位が上昇する。そして、比較器CMPの反転入力端子の電圧VninがVnVoffに等しくなると、比較器CMPからの出力信号VoutはVHからVLに変化する。その結果、ラッチ回路Ln1のG端子にLレベルの信号が供給され、その時点でD端子に供給されているカウント値Cntがラッチ回路Ln1に記憶され、Q端子から出力される。比較器CMPの出力信号Voutは比較器CMPの非反転入力端子の電圧VninがVnVoffに等しくなった時点で反転する。そのため、ラッチ回路Ln1には、比較器CMPの非反転入力端子の電圧がVnVoff-VrefVstnからVnVoffに変化するまでの時間に対応するカウント値、すなわちVref-Vstnに相当するカウント値が記憶される。ラッチ回路Ln1に記憶されたカウント値はアナログ信号であるノイズ信号Vnを変換した際のデジタルデータである。次に、期間T4の先頭でパルス信号PtxがHになり、転送トランジスタTtxがオンになる。それにより、フォトダイオードPDに蓄えられた電荷がフローティングディフュージョンFDに転送される。この状態において増幅トランジスタTampはソースフォロアとして動作し、フローティングディフュージョンFDのリセットレベルの信号にフォトダイオードPDに蓄えられた電荷に応じた信号が重畳した信号が列信号線113に読み出される。読み出された信号は、増幅回路120により増幅されて画素信号Vs第2アナログ信号としてA/D変換器300の入力端子INに供給される。そのため、比較器CMPの非反転入力端子の電圧VpinもVsとなる。クランプキャパシタCoは、期間T1における画素の出力とVcorとの電位差が保持されているので、増幅回路120から出力される信号には、フローティングディフュージョンFDをリセットしたことによって生じるノイズ成分は、理想的には含まれない。期間T3と期間T5との間に、タイミング制御部195からのパルス信号不図示に従ってランプ信号生成部170はランプ信号線171に供給する電圧をVstsに変更する。その結果、キャパシタCoffの第2電極の電位はVstsとなり、それに伴ってキャパシタCoffの第1電極の電位はVnVoff-VrefVstsとなる。Vstsは十分に小さな値に設定されているため、期間T5の先頭では比較器CMPの反転入力端子の電圧Vninは非反転入力端子Vpinよりも小さい。具体的には、Vnin-Vpin<VoffとなるようにVstsが設定されうる。その結果、期間T5の先頭では比較器CMPの出力信号VoutはVHとなる。期間T5の先頭でパルス信号PenがHになり、ランプ信号生成部170がランプ信号線171に供給するランプ信号Vrampの変化を開始するとともに、カウンタ180がカウントを開始してカウント値Cntをカウントデータ線181に供給する。本実施形態では、ランプ信号生成部170は、パルス信号PenがHになると、Vstsから開始して時間とともに線形に上昇するランプ信号Vrampをランプ信号線171に供給する。さらに、パルス信号PslがHになることにより、スイッチSslがオンになる。その結果、比較器CMPの出力端子とラッチ回路Ls1のG端子とが接続される。ランプ信号Vrampが上昇し始めると、キャパシタCoffの第2電極の電位が上昇し、それに伴いキャパシタCoffの第1電極の電位が上昇する。そして、比較器CMPの反転入力端子の電圧VninがVsVoffに等しくなると、比較器CMPからの出力信号VoutはVHからVLに変化する。その結果、ラッチ回路Ls1のG端子にLレベルの信号が供給され、その時点でD端子に供給されているカウント値Cntがラッチ回路Ls1に記憶され、Q端子から出力される。比較器CMPの出力信号Voutは比較器CMPの非反転入力端子の電圧VninがVsVoffに等しくなった時点で反転する。そのため、ラッチ回路Ls1には、比較器CMPの非反転入力端子の電圧がVnVoff-VrefVstsからVsVoffに変化するまでの時間に対応するカウント値、すなわちVs-VnVref-Vstsに相当するカウント値が記憶される。ラッチ回路Ls1に記憶されたカウント値はアナログ信号である画素信号Vsを変換した際のデジタルデータである。期間T5の後にパルス信号mtx図4には図示しないがラッチ回路Ln2のG端子およびラッチ回路Ls2のG端子に供給される。これにより、ラッチ回路Ln2がラッチ回路Ln1の出力を記憶して出力端子OUTnから出力するとともに、ラッチ回路Ls2がラッチ回路Ls1の出力を記憶して出力端子OUTsから出力する。そして、水平走査回路150が出力端子OUTn、OUTsから出力されたデジタルデータをデジタル信号線191に順番に読み出す。信号処理部190はVs-VnVref-Vstsを表すデジタルデータとVref-Vstnを表すデジタルデータとの差分を取る。それによって、Vs-VnVstn-Vstsを表すデジタルデータが得られる。Vstn=Vstsと設定することで、信号処理部190はVs-Vnに対応するデジタルデータを取得できる。また、VstnおよびVstsを調整して信号処理部190が取得するデジタルデータにオフセットを与えてもよい。上述の実施形態によれば、ノイズ信号Vnと比較器CMPのオフセット電圧Voffの合計電圧をキャパシタCoffに保持してオフセット電圧の補正を行うため、回路構成が簡単になる。また、ノイズ信号VnのA/D変換期間T3や画素信号VsのA/D変換期間T5において、オフセット電圧Voffの影響が無くなくため、それぞれの画素列に対して配置されたA/D変換器130間のオフセット電圧のばらつきを考慮する必要がなくなる。そのため、ノイズ信号Vnおよび画素信号VsのA/D変換期間T3、T5を短縮でき、固体撮像装置100のフレームレートが向上するとともに、A/D変換の精度が向上する。さらに、ノイズ信号VnのA/D変換期間T3ではノイズ信号Vnの影響もなくなるため、ノイズ信号VnのA/D変換期間T3をさらに短縮できる。続いて、図5の等価回路図を用いて図1のA/D変換器130の別の例であるA/D変換器500の概略構成を説明する。図3のA/D変換器300と共通する部分は同一の参照符号を付して重複する説明を省略する。A/D変換器500は入力端子IN、出力端子OUTn、出力端子OUTs、保持回路510、比較回路320および出力回路330を備えうる。保持回路510は入力端子INに入力されたアナログ信号Vinをサンプリングして保持する。比較回路320は保持回路510に保持されたアナログ信号と、ランプ信号線171から供給されたランプ信号Vrampとに基づく比較を行い、その比較結果に応じたレベルの出力信号Voutを出力する。保持回路510はキャパシタCspおよびスイッチSspを備えうる。キャパシタCspはノイズ信号Vnおよび画素信号Vsをサンプリングするサンプリング用キャパシタとして機能しうる。スイッチSspは入力端子INと比較回路320とを接続する。キャパシタCspの第1電極図では上側の電極は比較回路320に接続され、キャパシタCspの第2電極図では下側の電極はランプ信号線171に接続される。図3のA/D変換器300とは異なり、A/D変換器500では、比較回路320の比較器CMPの非反転入力端子は保持回路510に接続され、キャパシタCoffの第2電極図では下側の電極は電圧源Vcm1に接続される。続いて、図6のタイミング図を用いてA/D変換器500を有する固体撮像装置100の動作の一例を説明する。図6に示される各パルス信号はタイミング制御部195によって生成されて固体撮像装置100内の各回路素子に供給される。図6では1つの行の画素111の動作について説明するが、他の行の画素111についても同様に動作する。図4において、Vpinは比較器CMPの非反転入力端子の電圧を表し、Vninは比較器CMPの反転入力端子の電圧を表す。図6のタイミング図の期間T1~T5は図4のタイミング図の期間T1~T5に対応する。以下、各期間動作を詳細に説明する。期間T1は図4のタイミング図の期間T1と同様にして、ノイズ信号VnがA/D変換器300の入力端子INに供給される。ノイズ信号Vnの供給はパルス信号PtxがHになるまで継続する。また、期間T1の先頭で、パルス信号PspがHになり、スイッチSspがオンになる。その結果、入力端子INと比較器CMPの非反転入力端子とが接続され、非反転入力端子の電圧VpinはVnになる。また、キャパシタCspの第1電極の電位はVnとなる。期間T1において、ランプ信号線171の電圧はVrefであるので、キャパシタCspの第2電極の電位はVrefとなる。期間T1の末尾にパルス信号PspがLになり、スイッチSspがオフになり、キャパシタCspには両電極間の電圧であるVn-Vrefが保持される。次に、期間T2の先頭で、パルス信号PfbがHになり、スイッチSfbがオンになる。その結果、比較器CMPの反転入力端子と出力端子とは短絡され、比較器CMPはボルテージフォロアとして動作する。比較器CMPの非反転入力端子の電圧VpinはVnであるので、出力端子の電圧VoutはVnVoffとなり、反転入力端子の電圧VninはVnVoffとなる。また、キャパシタCoffの第1電極の電位はVnVoffとなる。キャパシタCoffの第2電極の電位はVcm1に固定されている。期間T2の末尾にパルス信号PfbがLになり、スイッチSfbがオフになり、キャパシタCoffには両電極間の電圧であるVnVoff-Vcm1が保持される。比較器CMPの非反転入力端子の電圧Vninは期間T5が終了するまでVnVoffに維持される。期間T2と期間T3との間に、タイミング制御部195からのパルス信号不図示に従ってランプ信号生成部170はランプ信号線171に供給する電圧をVstnに変更する。その結果、キャパシタCspの第2電極の電位はVstnとなり、それに伴ってキャパシタCspの第1電極の電位はVn-VrefVstnとなる。Vstnは十分に大きな値に設定されているため、期間T3の先頭では比較器の反転入力端子の電圧Vninは非反転入力端子Vpinよりも小さい。具体的には、Vnin-Vpin<VoffとなるようにVstnが設定されうる。その結果、期間T3の先頭では比較器CMPの出力信号VoutはVHとなる。期間T3の先頭でパルス信号PenがHになり、ランプ信号生成部170がランプ信号線171に供給するランプ信号Vrampの変化を開始するとともに、カウンタ180がカウントを開始してカウント値Cntをカウントデータ線181に供給する。本実施形態では、ランプ信号生成部170は、パルス信号PenがHになると、Vstnから開始して時間とともに線形に減少するランプ信号Vrampをランプ信号線171に供給する。さらに、パルス信号PnlがHになることにより、スイッチSnlもオンになる。その結果、比較器CMPの出力端子とラッチ回路Ln1のG端子とが接続される。ランプ信号Vrampが減少し始めると、キャパシタCspの第2電極の電位が減少し、それに伴いキャパシタCspの第1電極の電位が減少する。そして、比較器CMPの非反転入力端子の電圧VpinがVnに等しくなると、比較器CMPからの出力信号VoutはVHからVLに変化する。その結果、ラッチ回路Ln1のG端子にLレベルの信号が供給され、その時点でD端子に供給されているカウント値Cntがラッチ回路Ln1に記憶され、Q端子から出力される。比較器CMPの出力信号Voutは比較器CMPの非反転入力端子の電圧VpinがVnに等しくなった時点で反転する。そのため、ラッチ回路Ln1には、比較器CMPの非反転入力端子の電圧がVn-VrefVstnからVnに変化するまでの時間に対応するカウント値、すなわちVref-Vstnに相当するカウント値が記憶される。ラッチ回路Ln1に記憶されたカウント値はアナログ信号であるノイズ信号Vnを変換した際のデジタルデータである。期間T3の終了後にランプ信号生成部170はランプ信号線171の電圧をVrefに戻す。次に、期間T4の先頭でパルス信号PtxがHになり、図4のタイミング図における説明と同様にして、画素信号VsがA/D変換器500の入力端子INに供給される。また、期間T4の途中で、パルス信号PspがHになり、スイッチSspがオンになる。その結果、入力端子INと比較器CMPの非反転入力端子とが接続され、非反転入力端子の電圧VpinはVsになる。また、キャパシタCspの第1電極の電位はVsとなる。期間T4において、ランプ信号線171の電圧はVrefであるので、キャパシタCspの第2電極の電位はVrefとなる。期間T2の途中にパルス信号PspがLになり、スイッチSspがオフになり、キャパシタCspには両電極間の電圧であるVs-Vrefが保持される。期間T4と期間T5との間に、タイミング制御部195からのパルス信号不図示に従ってランプ信号生成部170はランプ信号線171に供給する電圧をVstsに変更する。その結果、キャパシタCspの第2電極の電位はVstsとなり、それに伴ってキャパシタCspの第1電極の電位はVs-VrefVstsとなる。Vstsは十分に大きな値に設定されているため、期間T5の先頭では比較器CMPの反転入力端子の電圧Vninは非反転入力端子Vpinよりも小さい。具体的には、Vnin-Vpin<VoffとなるようにVstsが設定されうる。その結果、期間T5の先頭では比較器CMPの出力信号VoutはVHとなる。期間T5の先頭でパルス信号PenがHになり、ランプ信号生成部170がランプ信号線171に供給するランプ信号Vrampの変化を開始するとともに、カウンタ180がカウントを開始してカウント値Cntをカウントデータ線181に供給する。本実施形態では、ランプ信号生成部170は、パルス信号PenがHになると、Vstsから開始して時間とともに線形に減少するランプ信号Vrampをランプ信号線171に供給する。さらに、パルス信号PslがHになることにより、スイッチSslもオンになる。その結果、比較器CMPの出力端子とラッチ回路Ls1のG端子とが接続される。ランプ信号Vrampが減少し始めると、キャパシタCspの第2電極の電位が減少し、それに伴いキャパシタCspの第1電極の電位が減少する。そして、比較器CMPの非反転入力端子の電圧VpinがVnに等しくなると、比較器CMPからの出力信号VoutはVHからVLに変化する。その結果、ラッチ回路Ls1のG端子にLレベルの信号が供給され、その時点でD端子に供給されているカウント値Cntがラッチ回路Ls1に記憶され、Q端子から出力される。比較器CMPの出力信号Voutは比較器CMPの非反転入力端子の電圧VpinがVnに等しくなった時点で反転する。そのため、ラッチ回路Ls1には、比較器CMPの非反転入力端子の電圧がVs-VrefVstsからVnに変化するまでの時間に対応するカウント値、すなわちVn-VsVref-Vstsに相当するカウント値が記憶される。ラッチ回路Ls1に記憶されたカウント値はアナログ信号である画素信号Vsを変換した際のデジタルデータである。期間T5の後に、図4のタイミング図の説明と同様にして、信号処理部190はVn-VsVref-Vstsを表すデジタルデータとVref-Vstnを表すデジタルデータとの差分を取る。これによって、Vn-VsVstn-Vstsを表すデジタルデータが得られる。Vstn=Vstsと設定することで、信号処理部190はVs-Vnに対応するデジタルデータを取得できる。また、VstnおよびVstsを調整して信号処理部190が取得するデジタルデータにオフセットを与えてもよい。固体撮像装置100が図5のA/D変換器500を有する場合も図3のA/D変換器300を有する場合と同様の効果が得られる。続いて、図7の等価回路図を用いて図1のA/D変換器130の別の例であるA/D変換器700の概略構成を説明する。図5のA/D変換器500と共通する部分は同一の参照符号を付して重複する説明を省略する。A/D変換器700は入力端子IN、出力端子OUTn、出力端子OUTs、保持回路710、比較回路320および出力回路330を備えうる。保持回路710は入力端子INに入力されたアナログ信号Vinをサンプリングして保持する。比較回路320は保持回路710に保持されたアナログ信号と、ランプ信号線171から供給されたランプ信号Vrampとに基づく比較を行い、その比較結果に応じたレベルの出力信号Voutを出力する。比較回路320の接続関係は図5のA/D変換器500の場合と同様である。図5の保持回路510とは異なり、保持回路710は2つのキャパシタ、すなわちキャパシタCnおよびキャパシタCpと、これらのキャパシタCn、Csの接続先を切り替える1つ以上のスイッチとを備えうる。一方のキャパシタCnの第1電極図では上側の電極は、スイッチSnp1を介して入力端子INに接続され、スイッチSnt2を介して比較回路320に接続される。キャパシタCnの第2電極図では下側の電極は、スイッチSnp2を介して電圧源Vcm2に接続され、スイッチSnt1を介してランプ信号線171に接続される。同様に、他方のキャパシタCsの第1電極図では上側の電極は、スイッチSsp1を介して入力端子INに接続され、スイッチSst2を介して比較回路320に接続される。キャパシタCsの第2電極図では下側の電極は、スイッチSsp2を介して電圧源Vcm2に接続され、スイッチSst1を介してランプ信号線171に接続される。電圧源Vcm2の供給する電圧はVrefやVcm1と等しくてもよいし、異なる値でもよい。続いて、図8のタイミング図を用いてA/D変換器700を有する固体撮像装置100の動作の一例を説明する。図8に示される各パルス信号はタイミング制御部195によって生成されて固体撮像装置100内の各回路素子に供給される。図8では連続してデータが読み出される第n行の画素111第1画素と第n1行の画素111第2画素との動作について説明する。期間Tにおいて第n行の画素111のデジタルデータが信号処理部190に読み出され、期間T ́において第n1行の画素111のデジタルデータが信号処理部190に読み出される。期間Tと期間T ́との動作は同様のため、期間T ́については前半部分のみが図示される。期間Tの一部と期間T ́の一部とが重複することにより、A/D変換にかかる時間を短縮できる。図8において、Vpinは比較器CMPの非反転入力端子の電圧を表し、Vninは比較器CMPの反転入力端子の電圧を表す。図8のタイミング図の期間T1~T5は図6のタイミング図の期間T1~T5に対応する。以下、各期間動作を詳細に説明する。第n1行の画素111についての期間T1 ́~T3 ́は第n行の画素111についての期間T1~T3と同様であるため、説明を省略する。期間T1において、図6のタイミング図と同様にしてA/D変換器700の入力端子INにノイズ信号Vnが入力される。また、期間T1の先頭でパルス信号Pnp1、Pnp2がHとなり、スイッチSnp1、Snp2がオンになる。その結果、キャパシタCnを介して入力端子INと電圧源Vcm2とが接続され、キャパシタCnにVcm2とノイズ信号Vnとの差分が保持される。具体的にはキャパシタCnの第1電極の電位がノイズ信号Vnに等しくなり、キャパシタCnの第2電極の電位がVcm2に等しくなる。期間T1の終了後にパルス信号Pnp1、Pnp2がLになり、スイッチSnp1、Snp2がオフになる。次に、期間T2の先頭で、パルス信号Pfb、Pnt2がHになり、スイッチSfb、Pnt2がオンになる。その結果、キャパシタCnの第1電極が比較器の非反転入力端子に接続されるとともに、比較器CMPの反転入力端子と出力端子とは短絡され、比較器CMPはボルテージフォロアとして動作する。比較器CMPの非反転入力端子の電圧VpinはVnであるので、出力端子の電圧VoutはVnVoffとなり、反転入力端子の電圧VninもVnVoffとなる。また、キャパシタCoffの第1電極の電位はVnVoffとなる。キャパシタCoffの第2電極の電位はVcm1に固定されている。期間T2の末尾にパルス信号PfbがLになり、スイッチSfbがオフになり、キャパシタCoffには両電極間の電圧であるVnVoff-Vcm1が保持される。比較器CMPの非反転入力端子の電圧Vninは期間T5が終了するまでVnVoffに維持される。次に、期間T3において、ノイズ信号VnがA/D変換される。期間T3の間はパルス信号Pnt1、Pnt2がHになり、スイッチPnt1、Pnt2がオンになる。その結果、キャパシタCnを介して比較器CMPの非反転入力端子とランプ信号線171とが接続され、図6のタイミング図と同様にしてノイズ信号VnがA/D変換される。次に、期間T4の先頭でパルス信号PtxがHになり、図6のタイミング図と同様にして、画素信号VsがA/D変換器300の入力端子INに供給される。その後、期間T4の途中でパルス信号Psp1、Psp2がHになり、スイッチSsp1、Ssp2がオンになる。その結果、キャパシタCsを介して入力端子INと電圧源Vcm2とが接続され、キャパシタCsにVcm2と画素信号Vsとの差分が保持される。具体的にはキャパシタCsの第1電極の電位が画素信号Vsに等しくなり、キャパシタCsの第2電極の電位がVcm2に等しくなる。期間T4の終了後にパルス信号Psp1、Psp2がLになり、スイッチSsp1、Ssp2がオフになる。次に、期間T5において、画素信号VsがA/D変換される。期間T5の間はパルス信号Pst1、Pst2がHになり、スイッチPst1、Pst2がオンになる。その結果、キャパシタCsを介して比較器CMPの非反転入力端子とランプ信号線171とが接続され、図6のタイミング図と同様にして画素信号VsがA/D変換される。固体撮像装置100が図7のA/D変換器700を有する場合も図3のA/D変換器300を有する場合と同様の効果が得られる。図8のタイミング図に示すように、本実施形態では第n行の画素111の画素信号VsをA/D変換する期間T5と第n1行の画素111のノイズ信号Vn ́を保持する期間T1 ́とが重複している。これにより、固体撮像装置100の画素111全体のA/D変換期間を短縮できる。また、キャパシタCnとキャパシタCsとが同時に共通の回路構成に接続されることがないようにA/D変換器700を制御することによって、共通インピーダンスを介したクロストークを軽減できる。また、キャパシタCnにランプ信号Vrampが供給されている間にキャパシタCsにVcm2が供給されるため、容量カップリングによるクロストークも軽減される。従って、A/D変換器300を有する固体撮像装置100は行間クロストークが低減された高フレームレートの撮像を実現できる。