読み出しコマンドに応答して相変化メモリPCMセルに適用されたバイアス信号の大きさを増加させるステップと、前記PCMセルのセル電流及び/又はセル電圧の計測に少なくとも部分的に基づいて、前記PCMセルの抵抗値を推定するステップと、前記大きさが増加される間に生じる前記抵抗の変化に少なくとも部分的に基づいて、前記PCMセルの状態を判定するステップと、を含むことを特徴とする方法。前記PCMセルの前記状態を前記判定するステップは、更に、前記大きさが増加される間に前記抵抗の実質的な減少が無いセット状態を含むと前記状態を判定するステップと、前記大きさが増加される間に前記抵抗の実質的な減少があるリセット状態を含むと前記状態を判定するステップと、を含むことを特徴とする請求項1に記載の方法。前記セット状態が前記PCMセルの実質的な結晶状態に対応するとともに、前記リセット状態が前記PCMセルの実質的なアモルファス状態に対応することを特徴とする請求項2に記載の方法。前記抵抗の前記変化が生じるかを前記判定するステップは、更に、前記セル電流又はセル電圧の少なくとも1つの以前の測定値を保持するステップと、前記セル電流又はセル電圧の少なくとも1つの以前の測定値を前記セル電流又はセル電圧の次の測定値と比較するステップと、を含むことを特徴とする請求項1に記載の方法。前記抵抗の前記変化は、前記PCMセルのアモルファス状態の閾値エッジに対応することを特徴とする請求項1に記載の方法。前記バイアス信号は、単一のランピングパルスを含むことを特徴とする請求項1に記載の方法。前記バイアス信号は、前記PCMセルのビット線に適用されることを特徴とする請求項1に記載の方法。相変化メモリPCMセルアレイに結合された少なくとも1つのインターフェースと、読み出しコマンドに応答して前記相変化メモリPCMセルアレイの少なくとも1つに適用されたバイアス信号の大きさを増加させ、前記PCMセルの少なくとも1つのセル電流及び/又はセル電圧の計測に少なくとも部分的に基づいて、前記PCMセルの少なくとも1つの抵抗値を推定し、かつ、前記大きさが増加される間に生じる前記抵抗の変化に少なくとも部分的に基づいて、前記PCMセルの少なくとも1つの状態を判定する電子回路と、を備えることを特徴とする不揮発性メモリコントローラ。前記状態は、前記大きさが増加される間に前記抵抗の実質的な減少が無いセット状態を含み、かつ、前記状態は、前記大きさが増加される間に前記抵抗の実質的な減少があるリセット状態を含むことを特徴とする請求項8に記載の不揮発性メモリコントローラ。前記セット状態が前記PCMセルの少なくとも1つの実質的な結晶状態に対応するとともに、前記リセット状態が前記PCMセルの少なくとも1つの実質的なアモルファス状態に対応することを特徴とする請求項9に記載の不揮発性メモリコントローラ。前記セル電流又はセル電圧の少なくとも1つの以前の測定値を保持し、かつ、前記セル電流又はセル電圧の少なくとも1つの以前の測定値を前記セル電流又はセル電圧の次の測定値と比較する回路を更に備えることを特徴とする請求項8に記載の不揮発性メモリコントローラ。前記抵抗の前記変化は、前記PCMセルの少なくとも1つのアモルファス状態の閾値エッジに対応することを特徴とする請求項8に記載の不揮発性メモリコントローラ。前記バイアス信号は、単一のランピングパルスを含むことを特徴とする請求項8に記載の不揮発性メモリコントローラ。相変化材料から構成される相変化メモリPCMセルアレイを備えるメモリデバイスであって、前記メモリデバイスは更に、読み出しコマンドに応答して相変化メモリPCMセルの少なくとも1つのに適用されたバイアス信号の大きさを増加させ、前記PCMセルの少なくとも1つのセル電流及び/又はセル電圧の計測に少なくとも部分的に基づいて、前記PCMセルの少なくとも1つの抵抗値を推定し、かつ、前記大きさが増加される間に生じる前記抵抗の変化に少なくとも部分的に基づいて、前記PCMセルの少なくとも1つの状態を判定するメモリコントローラを含むものと、1つ又は複数のアプリケーションをホストするとともに、前記メモリセルアレイの前記メモリセルにアクセスを与える前記メモリコントローラに前記読み出しコマンドを開始するプロセッサと、を備えることを特徴とするシステム。前記状態は、前記大きさが増加される間に前記抵抗の実質的な減少が無いセット状態を含み、かつ、前記状態は、前記大きさが増加される間に前記抵抗の実質的な減少があるリセット状態を含むことを特徴とする請求項14に記載のシステム。前記セット状態が前記PCMセルの少なくとも1つの実質的な結晶状態に対応するとともに、前記リセット状態が前記PCMセルの少なくとも1つの実質的なアモルファス状態に対応することを特徴とする請求項15に記載のシステム。前記セル電流又はセル電圧の少なくとも1つの以前の測定値を保持し、かつ、前記セル電流又はセル電圧の少なくとも1つの以前の測定値を前記セル電流又はセル電圧の次の測定値と比較する回路を更に備えることを特徴とする請求項14に記載のシステム。前記抵抗の前記変化は、前記少なくとも1つの前記PCMセルのアモルファス状態の閾値エッジに対応することを特徴とする請求項14に記載のシステム。前記バイアス信号は、単一のランピングパルスを含むことを特徴とする請求項14に記載のシステム。前記バイアス信号は、前記PCMセルのビット線に適用されることを特徴とする請求項14に記載のシステム。本明細書全体を通して、一実施形態又は実施形態を参照することは、特別な特色、構造、特徴が、請求項に記載された主題の少なくとも一実施形態に含まれることを意味する。それゆえ、本明細書を通して様々な箇所における一実施形態において又は実施形態という語句の出現は、必ずしも全てが同一の実施形態を参照しているものではない。更に、特定の特色、構造、又は特徴は、1つ又は複数の実施形態において組み合わされてもよい。実施形態において、相変化メモリPCMセルに情報を書き込む処理は、PCMセルを1つの状態又は他の状態にセットすること又はリセットすることを含んでもよい。例えば、PCMセルは、比較的高い振幅で比較的短い持続時間の電子プログラミングパルスを適用することにより相変化材料を融解させることによってリセットされてもよい。対照的に、PCMセルは、例えば比較的急峻な降下を含み得る、比較的長い持続時間を持つ比較的小さなサブメルトsub‐meltの振幅の電子プログラミングパルスを適用することによってセットされてもよい。PCMセルはまた、融解した相変化材料を結晶化させるために、規定時間を超えて電圧又は電流が徐々に減少するような降下を持つ可能性がある高いオーバーメルトover‐meltの振幅の電子プログラミングパルスを適用することによってセットされてもよい。このようなリセットパルス及び/又はセットパルス、及びリセット処理及び/又はセット処理は、書き込みパルス又はプログラムパルス、及び書き込み処理又はプログラム処理として適用されてもよい。実施形態において、PCMセルに記憶された情報を読み出す処理は、PCMセルが、SET状態、RESET状態、又は他の状態例えば、マルチレベルPCMの場合においてであるかを判定することを含んでもよい。このような状態は、特定のPCM抵抗率に対応し得るため、状態判定は、PCMセルの抵抗を判定することを伴ってもよい。PCMセルの抵抗は、メモリセルに含まれた相変化材料が、上で議論したように、アモルファス層及び/又は結晶相に存在するかに少なくとも部分的に依存してもよい。実施形態において、例えば、PCMセルのアモルファス状態又はリセット状態の材料に生じ得る閾値エッジ現象は、PCMセルの状態を判定するために用いられてもよい。閾値エッジは、RESET状態にあるPCMセルにバイアス信号を適用することの結果であり得る。ビット線に適用され得るこのようなバイアス信号は、以下に更に詳細に記載するように、ランピング電圧/電流パルスを含んでもよい。このようなバイアス信号の振幅が増加する例えば、強化されるにつれ、閾値エッジは、PCMセルの抵抗率がバイアス信号の振幅が増加する特定のスパンの間に急峻に降下することに直面し得る。対照的に、結晶状態又はSET状態におけるPCMセルは、このような閾値エッジを経験しなくてもよい。例えば、バイアス信号の振幅が増加される例えば、強化されるため、SET状態のPCMの抵抗率は、実質的に一定のままであってもよい。実施形態において、PCMセルの状態を判定する処理は、PCMセルが閾値エッジを経験するかを検出することを伴ってもよい。例えば、このような閾値エッジが検出される場合、PCMセルはRESET状態にあるとみなされてもよい。対照的に、このような閾値エッジが検出されない場合、PCMセルはSET状態にあるとみなされてもよい。実装において、PCMセルが閾値エッジを経験するか否かを検出することが実行されてもよく、その一方で、PCMセルに適用されたバイアス信号の電圧は、上向きに増加されてもよい。閾値エッジの発生は、バイアス信号の電圧例えば、電界及び時間の作用であってもよい。それゆえ、バイアス電圧が強化される場合に、又は、バイアス電圧が特定の時間量に対して一定に保持される場合に、スナップバックが測定され得る。勿論、閾値エッジ現象のこのような詳細は単に例示であって、請求項の主題はそのように限定されるものではない。実施形態において、PCMセルの状態を判定する方法は、読み出しコマンドに応答してPCMセルに適用されたバイアス信号の大きさ例えば、電圧又は電流を増加させることと、PCMセルのセル電流及び/又はセル電圧を計測することによってPCMセルの抵抗値を推測することとを含んでもよい。方法は、バイアス信号の大きさを増加させる間に、PCMセルの抵抗における実質的な減少が生じたかを判定することと、PCMセルの抵抗における実質的な減少がオームの法則に従って生じたかを判定することに少なくとも部分的に基づいてPCMセルの状態を判定することとを更に含んでもよい。一実装において、抵抗における実質的な減少が生じない場合に、PCMセルの状態はSET状態にあると判定されてもよいが、抵抗における実質的な減少が生じた場合に、PCMセルの状態はRESET状態にあると判定されてもよい。他の実装において、PCMセルの抵抗における実質的な減少が生じたかを判定することは、PCMセル電流及び/又は電圧計測値の少なくとも1つの以前の値を保持することと、PCMセル電流及び/又は電圧計測値の少なくとも1つの以前の値をPCMセル電流及び/又は電圧計測値の次の値と比較することとを含んでもよい。図1は、実施形態に係る、相変化メモリ100の一部を概略的に示す図である。このような部分は、2つのメモリセルを含むように図示され、各メモリセルは説明する目的のために異なるメモリ状態にある。半導体基板150は、Nドープ領域155を含んでもよいが、例えば、Pドープ領域の使用を含む他の構成が用いられてもよい。相変化メモリ100は、ワード線160、ビット線105、及びビット線コンタクト110を含んでもよい。ビット線105は、例えば、センスアンプに電気的に接続されてもよい。1つのメモリ状態を表すために、相変化材料125の一部に接触しているヒーター145は、相変化材料125の一部140を融解するように加熱してもよく、その後、例えば、アモルファスGSTを含むように比較的急速に冷却されてもよい。このようなアモルファス材料は、比較的高い抵抗性例えば、RESET状態であってもよく、その結果、コンタクト120に対して高抵抗で結合し得る。他のメモリ状態を表すために、相変化材料115の一部に接触しているヒーター135は、相変化材料115の一部を融解するように加熱してもよく、その後、多結晶質の低抵抗材料例えば、SET状態をもたらすように比較的ゆっくりと冷却されてもよい。このような多結晶質の相変化材料115は、このように、コンタクト120に対して低抵抗結合になり得る。勿論、PCMのこのような部分の詳細は単に例示であって、請求項の主題はそのように限定されるものではない。上記に説明したように、RESET状態の相変化材料125は、バイアス信号がビット線105に適用される間に、閾値エッジを経験してもよい。その結果、相変化材料125を備えるPCMセルの抵抗性は変化してもよい。従って、PCMセルにわたる横切る電圧又は電流は、それに対応して変化してもよい。電流又は電圧のこのような変化は、閾値エッジが生じたか否かと、それゆえPCMセルがRESET状態又はSET状態にあるか否かとを検出する処理において計測されてもよい。一実装において、電圧は、例えば、ビット線105及びコンタクト120を横切って計測されてもよいが、請求項の主題はこの点に制限されるものではない。図2は、実施形態に係る、バイアス信号波形及びメモリセル電圧/抵抗の特徴を示すプロットを含む。プロット200において、バイアス信号210は、PCMセルに適用された電圧又は電流パルスを含んでもよい。一実装において、バイアス信号210は、PCMセルのビット線に適用されてもよい。バイアス信号210は、ランピングパルスを含んでもよく、ランピングパルスは、ポイント215の電圧/電流の大きさで始まり、ポイント220の電圧/電流の大きさより大きく増加する。プロット250は、バイアス信号210を適用した結果のPCMセルにわたる電圧例を含む。PCMセルにわたる電圧が議論されてもよいが、PCMセルを通る対応電流例えば、オームの法則を経て関連したが存在することが理解される。特に、電圧曲線270は、SET状態にあるPCMセルにわたる電圧を表し、一方、電圧曲線260は、RESET状態にあるPCMセルにわたる電圧を表す。プロット250において、電圧曲線260及び電圧曲線270の縦軸スケールは異なることが理解されよう。電圧曲線260及び電圧曲線270は、以下のように実質的に異なる特徴を単に示すために、互いに幾らか重畳されている。電圧曲線270は、SET状態のPCMセルにわたる電圧がPCMセルに適用されたバイアス信号210によって変化することを示している。対照的に、電圧曲線260は、一般にバイアス信号210によって変化する間に、電圧ピーク265及び電圧ディップ268への比較的急峻な電圧降下等の特徴を含む。このような特徴は、RESET状態にあるPCMセル内で生じ得る閾値エッジに起因し得る。例えば、PCMセルにわたる電圧の電圧ピーク265から電圧ディップ268までの変化は、上で議論したようにPCMセルの抵抗の比較的急峻な減少に起因し得る。特に、ランピングバイアス信号210が特定の大きさ217に到達するとき、PCMセルの抵抗は、ランピングバイアス信号210が増加し続けるにつれて降下し始め得る。次に、ランピングバイアス信号210は特定の大きさ218に到達するとき、PCMセルの抵抗は低い値例えば、スナップバック前のPCMセルの抵抗が比較的高くあり得るに降下し得る。勿論、バイアス信号及び閾値エッジ効果のこのような詳細は単に例示であって、請求項の主題はそのように限定されるものではない。図3は、実施形態に係る、PCMセル対時間の特徴を示すプロット図300である。このような特徴は、PCMセルに適用された実質的に一定のバイアス信号に起因し得る。PCMメモリセルにわたる電圧は、プロット300の縦軸に沿って計測されてもよい。一実装において、プロット300は、特定のPCMメモリデバイスに配置されたRESET状態のPCMセルの計測を含んでもよい。電圧曲線360は、PCMセルによって経験された閾値エッジに起因する特性を含み得る。特に、電圧曲線360は、電圧ピーク365及び比較的急峻な電圧降下367を含む。上で説明したように、電圧ピーク365においてPCMセルにわたる電圧変化は、閾値エッジの発生に起因するPCMセルの抵抗の比較的急峻な降下に起因し得る。図4は、実施形態に係る、メモリセルの特徴を計測するための電気回路400を概略的に示す図である。このような電気回路は、例えば、メモリセルの状態を検出するために用いられたセンスアンプ回路の一部を含んでもよい。上で議論したように、PCMセルの状態を判定する処理は、PCMセルが閾値エッジを経験するか否かを検出することを伴ってもよい。例えば、閾値エッジが検出されると、PCMセルはRESET状態にあるものとみなされてもよい。実装において、電気回路400は、このような検出を実行する処理に伴われてもよい。バイアス電圧は、ノード410に適用されてもよい。このようなバイアス電圧は、例えば、図2に示したバイアス信号210と同様であってもよい。ロード抵抗420及びPCMセル抵抗425は、電圧デバイダ回路を形成してもよい。従って、ノード430において計測された電圧は、PCMセル抵抗425における変化を検出するように用いられてもよい。例えば、一実装において、ノード430で計測された電圧は、図1に示したビット線105及びコンタクト120を横切って計測された電圧を含み得るが、請求項の主題はこの点に制限されるものではない。このような変化は、例えば、閾値エッジに起因し得る。一実装において、ノード430における電圧は、エッジトリガラッチ回路図示せずの入力端末に与えられ得る。このような場合において、エッジトリガラッチ回路は、ノード430における電圧転移に応答し得る。例えば、このようなエッジトリガラッチ回路は、比較的急峻に変化する例えば、転移するノード430における電圧に応じて1つの特定の信号を生成してもよい。対照的に、ノード430における電圧が比較的遅く変化する場合、エッジトリガラッチは、他の特定の信号を生成し得る。実装において、エッジトリガラッチ回路又は他の回路は、ノード430において現在より前の電圧に関する情報を保持してもよい。論理的回路及び/又は静電容量回路は、例えば、情報保持を実行するように組み込まれてもよい。このような情報は、続いて、ノード430における現在の電圧と比較されてもよい。このような比較は、ノード430における電圧が変化し得る速度を判定するように用いられてもよい。比較的速い速度は、PCMセルがRESET状態にあり得る閾値エッジの発生を示唆する場合がある。他方において、比較的遅い速度は、閾値エッジのないことを示唆し得る。このような場合において、PCMセルに適用されるバイアスパルスは、以下に詳細に記載されるように、閾値エッジが検出されるまでPCMセルがRESET状態にある場合、又は、特定のバイアスの大きさが達成されるまで、更に増加されて例えば、上方に増加されてもよい。勿論、閾値エッジを計測するために用いられた回路のこのような詳細は単に例示であって、請求項の主題はそのように限定されるものではない。図5は、実施形態に係る、RESET状態のメモリセルの特徴を示すプロット図500である。特に、曲線560は、PCMセルに適用されたバイアス信号に応じて、PCMセル電流をセル電圧の関数として表してもよい。図2に示されたバイアス信号210等のバイアス信号は、例えば、ランピングパルスを含んでもよい。プロット図500に示された曲線560の部分は、プロット200においてポイント215からポイント220まで等のバイアス信号210のランピング部分間のPCMセルのセル電圧及びセル電流を表してもよい。バイアス信号の大きさが増加されるにつれ、セル電圧及びセル電流は相応して、ポイント565まで増加する。バイアス信号の大きさが更に増加されるにつれ、閾値エッジはちょうど過去のポイント565を過ぎたところで達成されてもよい。その結果、バイアス信号の大きさはまだ更に増加されるため、セル電圧は急峻に降下し、セル電流はポイント568まで増加する。このように急峻な電圧降下は、スナップバックと呼ばれ得る。一実装において、スナップバックが生じるか否かと、それゆえPCMセルがRESET状態にあるか否かとを検出するための技術は、セル電圧における特定の変化に対するセル電流における変化を計測することを伴ってもよい。例えば、スナップバックが、セル電圧502及び504間の電圧変化586中に生じるため、それに応じたセル電流512からセル電流514までの電流は、比較的大きくてもよい。他方で、スナップバックがセル電圧506及び502間の電圧変化584中等において生じない場合、それに応じたセル電流516からセル電流512までの電流変化582は、比較的小さくてもよい。勿論、メモリセルの特徴のこのような詳細は単に例示であって、請求項の主題はそのように限定されるものではない。図6は、実施形態に係る、RESET状態のメモリセルの特徴を示すプロット図600である。図5に示した曲線と同様に、曲線560は、PCMセルに適用されたバイアス信号に応じて、PCMセル電流をセル電圧機能として表してもよい。しかしながら、図5の場合において、電圧供給は、PCMセルにバイアス信号を供給するために用いられてもよいが、その一方で、図6の場合において、電流供給は代わりに、PCMセルにバイアス信号を供給するために用いられてもよい。従って、一実装において、スナップバックが生じるか否かと、それゆえPCMセルがRESET状態にあるか否かを判定するための技術は、セル電流の特定の変化に対するセル電圧の変化を計測することを伴ってもよい。特に、このような技術は、セル電流が増加される間にセル電圧の変化が増加するか又は減少するかを計測することを伴ってもよい。例えば、セル電流が、セル電流612からセル電流614まで増加する間にスナップバックが生じるために、それに応じてセル電圧604からセル電圧602まで電圧増加680が生じてもよい。他方で、スナップバックが、セル電流616からセル電流612までの間及びセル電流616からセル電流612までのセル電流からのセル電流の増加等の特定の電流増加の間に生じなかった場合、セル電流602からセル電流604までの対応する電圧増加684が生じてもよい。ゆえに、スナップバック例えば、閾値エッジが生じるか否かを判定することは、セル電流に適用された増加のために結果として起こる電圧が増加するか又は減少するかを判定することに、少なくとも部分的に基づいてもよい。勿論、このような閾値エッジ検出技術及びメモリセルの特徴の詳細は単に例示であって、請求項の主題はそのように限定されるものではない。図7は、実施形態に係る、メモリセルを読み出す処理700のフローチャートである。ブロック710において、バイアス信号はPCMセルに適用されてもよい。一実装において、このようなバイアス信号は、電圧供給によって生成されたランピング方形波パルスを含んでもよい。他の実装において、このようなバイアス信号は、図6に関して上で議論した場合等において、電流供給によって生成されたランピング方形波パルスを含んでもよい。勿論、請求項の主題は、いずれの特定のタイプの電力供給又はバイアス信号の特徴にも制限されるものではない。ブロック720において、PCMセルに適用されたバイアス信号に起因するセル電流及び/又はセル電圧が計測されてもよい。このような計測は、例えば、上に記載された技術を含めて、多くの方法で実行されてもよい。ひし形730において、閾値エッジが生じたか否かを判定する処理が実行されてもよい。このような判定は、上に記載された技術を用いて実行されてもよいが、請求項の主題はそのように限定されるものではない。閾値エッジの発生が検出される場合、処理700は、PCMセルがRESET状態にあると判定され得るブロック735に進んでもよい。他方で、閾値エッジが検出されない場合、処理700は、ひし形740まで進んでもよく、適用されたバイアス信号が、例えば、図2に示したバイアス信号210のポイント220等のより大きな大きさに到達したか否かに関して判定がなされてもよい。バイアス信号がより上方の大きさに到達した場合、処理700は、閾値エッジが判定されないためPCMセルがSET状態にあると判定され得るブロック745まで進んでもよい。他方で、適用されたバイアス信号がより大きく到達しなかった場合、処理700は、バイアス信号が更に増加され得るブロック750に進んでもよい。処理700は、増加されたバイアス信号に起因するセル電流及び/又はセル電圧が計測され得るブロック720に戻ってもよい。処理700は、閾値エッジが検出されるか又はランピングバイアス信号がより上方の大きさに到達されるまで、このような方式で継続されてもよいが、請求項の主題はこの点に限定されるものではない。勿論、処理700のこのような詳細は単に例示であって、請求項の主題はそのように限定されるものではない。図8は、メモリデバイス810を含むコンピュータシステム800の実施形態例を概略的に示す図である。このようなコンピュータデバイスは、例えば、アプリケーション及び/又は他のコードを実行するために、1つ又は複数のプロセッサを備えてもよい。例えば、メモリデバイス810は、図1に示したPCM100の一部を含むメモリを備えてもよい。コンピュータデバイス804は、メモリデバイス810を管理するように構成され得る任意のデバイス、アプリケーション、又は機械を表し得る。メモリデバイス810は、メモリコントローラ815及びメモリ822を含んでもよい。例示であって制限されるものではないが、コンピュータデバイス804は、例えば、デスクトップコンピュータ、ラップトップコンピュータ、ワークステーション、サーバデバイス、又はこれらと類似するような1つ又は複数のコンピュータデバイス及び/又はプラットフォームと、例えば、携帯情報端末、モバイル通信デバイス、又はこれらと類似するような1つ又は複数のパーソナルコンピュータデバイス又は通信デバイス及び/又は装置と、例えば、データベース又はデータ記憶サービスプロバイダ/システムのようなコンピュータシステム及び/又は関連するサービスプロバイダ性能と、及び/又はこれらの任意の組み合わせとを含んでもよい。システム800に示した様々なデバイスの全部又は一部、及び本明細書に更に記載されたような処理及び方法は、ハードウェア、ファームウェア、ソフトウェア、又はこれらの任意の組み合わせを用いるかあるいは含むように実装されてもよい。ゆえに、例示であって限定されるものではないが、コンピュータデバイス804は、バス840及びホスト又はメモリコントローラ815を通してメモリ822に動作的に連結される少なくとも1つの処理ユニット820を含んでもよい。処理ユニット820は、データコンピューティング手順又はデータコンピューティング処理の少なくとも一部を実行するように構成可能な1つ又は複数の回路を表す。例示であって限定されるものではないが、処理ユニット820は、1つ又は複数のプロセッサ、コントローラ、マイクロプロセッサ、マイクロコントローラ、アプリケーション専用集積回路、デジタル信号プロセッサ、プログラマブル論理デバイス、フィールドプログラマブルゲートアレイ、及びこれらと類似するもの、又はこれらの任意の組み合わせを含んでもよい。処理ユニット820は、メモリコントローラ815と通信するように構成されたオペレーティングシステムを含んでもよい。このようなオペレーティングシステムは、例えば、バス840上でメモリコントローラ815に送信されるコマンドを生成することができる。このようなコマンドは、例えば、読み出しコマンド/書き込みコマンドを含んでもよい。読み出しコマンドに応じて、例えば、メモリコントローラ815は、PCMセルの状態を判定するために、上に記載された処理700を実行してもよい。一実装において、メモリコントローラ815は、読み出しコマンドに応じて少なくとも1つのPCMセルアレイに適用されたバイアス信号の大きさを増加させてもよく、かつ、結果として起こるPCMセルの電流及び/又は電圧を計測することによってPCMセルの抵抗値を推測してもよい。バイアス信号の大きさを増加させる間に、メモリコントローラは、PCMの抵抗の実質的な減少が生じるかを判定してもよい。メモリコントローラ815は、抵抗の実質的な減少が生じるかを判定することに少なくとも部分的に基づいて、PCMセルの状態を判定してもよい。メモリ822は、任意のデータストレージ機構を表す。メモリ822は、例えば、一次メモリ824及び/又は二次メモリ826を含んでもよい。一次メモリ824は、例えば、ランダムアクセスメモリ、リードオンリメモリ等を含んでもよい。この例示は処理ユニット820から離れて説明したが、一次メモリ824の全部又は一部は処理ユニット820内に備えられていてもよく、あるいは処理ユニット820と同じ場所に設置されているか、又は処理ユニット820に連結されてもよいと理解されるべきである。二次メモリ826は、例えば、一次メモリと同一型式のメモリもしくは類似型式のメモリ、及び/又は、例えば、ディスクドライブ、光学ディスクドライブ、テープドライブ、固体状態メモリドライブ等の1つ又は複数のデータ記憶装置もしくはシステムを含んでもよい。所定の実装例において、二次メモリ826は動作可能的にコンピュータ可読媒体828から受信可能であってもよく、もしくは、コンピュータ可読媒体828に連結するように構成可能であってもよい。コンピュータ可読媒体828は、例えば、システム800における1つ又は複数のデバイスに対するデータ、コード、及び/又は命令を送ることができ、かつ/又は、こうしたデータ、コード、及び/又は命令をアクセス可能にすることができる任意の媒体を含むことができる。コンピュータデバイス804は、例えば、入力/出力832を含んでもよい。入力/出力832は、人及び/又は機械の入力を受入れるように構成可能な、又は導入するように構成可能な1つ又は複数のデバイス又は機能、及び/又は、人及び/又は機械の出力を送出するように構成可能な、又は提供するように構成可能な1つ又は複数のデバイス又は機能を表す。例示であって限定されるものではないが、入力/出力デバイス832は、動作可能に構成されたディスプレイ、スピーカー、キーボード、マウス、トラックボール、タッチスクリーン、データポート等を含んでもよい。本明細書に使用されたように、用語及び、及び/又は、及び又はとは、少なくとも一部において、そのような用語が使用される文脈に応じてまた期待される様々な意味を含み得る。一般に、A、B、又はCのように、リストに関連するように使用された場合の及び/又は並びに又はとは、ここで排他的な意味に使用されたA、B、又はCと同様に、ここで包括的な意味に使用されたA、B、及びCを意味するように意図されてもよい。本明細書全体を通して、一実施形態又は実施形態を参照することは、特別な特色、構造、特徴が、請求項に記載された主題の少なくとも一実施形態に含まれることを意味する。それゆえ、本明細書を通して様々な箇所における一実施形態において又は実施形態という語句の出現は、必ずしも全てが同一の実施形態を参照しているものではない。更に、特定の特色、構造、又は特徴は、1つ又は複数の実施形態において組み合わされてもよい。現時点で考えられる実施形態例について説明して述べてきたが、請求項の主題から逸脱することなく、他の様々な変更がなされてもよく、均等なものに置換されてもよいと当業者に理解され得るものである。加えて、本明細書に開示された主要概念から逸脱することなく、特定の状況を請求項の主題の教示に適用するように多くの変更がなされてもよい。それゆえ、請求項の主題が開示された特定の実施形態に限定されることはないと示され、そのような請求項の主題はまた、添付の特許請求の範囲に含まれる全ての実施形態及びそれらの均等物を包含するものであると示されている。