第1の基板にイオンを注入し、前記第1の基板と第2の基板とを接合し、マイクロ波を照射して、前記イオンを前記第1の基板中の所望の位置に平面状に凝集させて、平面状に広がる凝集領域を形成し、接合した前記第1の基板と前記第2の基板とを前記凝集領域で剥離することにより、前記第1の基板の一部を備える前記第2の基板と、残りの前記第1の基板とに分離し、前記第1の基板の一部を備える前記第2の基板において、その剥離面とは反対側にある裏面側の前記第2の基板の一部を研削する、ことを特徴とする半導体装置の製造方法。前記第1の基板の一部に半導体素子を形成することをさらに備えることを特徴とする請求項1に記載の半導体装置の製造方法。前記第1の基板と前記第2の基板とはシリコンを主成分とし、基板中の酸素濃度、炭素濃度、金属原子濃度、結晶欠陥濃度のうちの少なくとも1つに関して、前記第1の基板と比べて前記第2の基板のほうが高い、ことを特徴とする請求項1又は2に記載の半導体装置の製造方法。前記第2の基板は、石英、ガラス、グラファイト、ステンレス、プラスチック、ポリイミド、PETのいずれか1つからなる、ことを特徴とする請求項1又は2に記載の半導体装置の製造方法。前記マイクロ波は、2.45GHzから50GHzの間の周波数を有することを特徴とする請求項1から4のいずれか1つに記載の半導体装置の製造方法。前記マイクロ波の照射は、接合した前記第1の基板と前記第2の基板との基板温度が300°C以下となるように行われることを特徴とする請求項1から5のいずれか1つに記載の半導体装置の製造方法。剥離して得られた前記第1の基板の残りの剥離面に対して平坦化を行い、平坦化した前記剥離面の上に、エピタキシャル成長層を形成することを特徴とする請求項1から6のいずれか1つに記載の半導体装置の製造方法。基板上に第1のエピタキシャル層を形成し、前記第1のエピタキシャル層の上に第2のエピタキシャル層を形成し、前記第2のエピタキシャル層の上方に支持基板を貼り付け、前記第1のエピタキシャル層をエッチングすることにより、前記基板と、前記第2のエピタキシャル層を備える前記支持基板とに、分離する、ことを特徴とする半導体装置の製造方法。2つの基板を張り合わせ次いで剥離して得られる積層を有し、前記積層は、第1の層と第2の層とを備え、前記第1の層と前記第2の層とは、シリコンを主成分とし、基板中の酸素濃度、炭素濃度、金属原子濃度、結晶欠陥濃度のうちの少なくとも1つに関して、前記第1の層と比べて前記第2の層のほうが高い、ことを特徴とする半導体装置。前記第1の層は、エピタキシャル層であることを特徴とする、請求項9に記載の半導体装置。前記第1の層と前記第2の層との間に、酸化膜を備えることを特徴とする、請求項9に記載の半導体装置。2つの基板を張り合わせ次いで剥離して得られる積層を有し、前記積層は、第1の層と第2の層とを備え、前記第1の層は、エピタキシャル層であり、前記第2の層は、石英、ガラス、グラファイト、ステンレス、プラスチック、ポリイミド、PETのいずれか1つからなる、ことを特徴とする半導体装置。前記第1の層は半導体素子を備えることを特徴とする、請求項9から12のいずれか1つに記載の半導体装置。本発明は、半導体基板において無駄となってしまう部分を極力減らし、同時に半導体基板の再使用により、製造コストの低減と環境負荷の低減とを実現する、半導体装置及びその製造方法を提供する。本発明の実施形態によれば、半導体装置の製造方法は、第1の基板にイオンを注入し、前記第1の基板と第2の基板とを接合し、マイクロ波を照射して、前記イオンを前記第1の基板中の所望の位置に平面状に凝集させて、平面状に広がる凝集領域を形成し、接合した前記第1の基板と前記第2の基板とを前記凝集領域で剥離することにより、前記第1の基板の一部を備える前記第2の基板と、残りの前記第1の基板とに分離し、前記第1の基板の一部を備える前記第2の基板において、その剥離面とは反対側にある裏面側の前記第2の基板の一部を研削する。以下、図面を参照して、実施形態を説明する。ただし、本発明はこの実施形態に限定されるものではない。なお、全図面にわたり共通する部分には、共通する符号を付すものとし、重複する説明は省略する。また、図面は発明の説明とその理解を促すための模式図であり、その形状や寸法、比などは実際の装置とは異なる個所もあるが、これらは以下の説明と公知の技術を参酌して適宜、設計変更することができる。第1の実施形態以下に本発明の実施形態にかかる半導体装置の製造方法を、本実施形態の半導体基板の製造方法を示す図1から図6を用いて説明する。ここでは、半導体メモリである半導体装置の製造方法を例に説明するが、本発明は、このような半導体装置に限られるものではなく、光半導体素子等といった半導体装置であっても良い。まず、シリコンを主成分とし、その基板中の酸素濃度、炭素濃度、金属原子濃度、結晶欠陥濃度のうちの少なくとも1つが低濃度であるような高品質シリコン半導体基板第1の基板11を準備する。次に、図1aに示すように、高品質シリコン半導体基板11をその裏面11aから冷却しながら、高品質シリコン半導体基板11の上面11bの垂直方向に対して若干傾けた方向から、例えば280keVのエネルギーを有する水素イオン、又は、770keVのエネルギーを有するヘリウムイオンを、1E16から1E17cm-2の条件の下で、高品質シリコン半導体基板11に注入する。このようにして、高品質シリコン半導体基板11の上面11bから例えば約2.5μmの深さの部分にイオン注入層23を形成する。次いで、図1bに示すように、高品質シリコン半導体基板11の上面11b上に膜厚数nm程度の薄いシリコン酸化膜41を形成し、水又は水を含む媒体中に高品質シリコン半導体基板11を浸漬させて、シリコン酸化膜41の表面のOH基を終端させる。また、シリコンを主成分とし、その基板中の酸素濃度、炭素濃度、金属原子濃度、結晶欠陥濃度のうちの少なくとも1つが、高品質シリコン半導体基板11と比べて高い低品質シリコン半導体基板第2の基板12を準備する。そして、図2cに示すように、低品質シリコン半導体基板12の上面12b上に、先に説明したシリコン酸化膜41の形成と同様に、薄いシリコン酸化膜42を形成し、水又は水を含む媒体中に低品質シリコン半導体基板12を浸漬させて、シリコン酸化膜42の表面のOH基を終端させる。次に、図2dに示すように、高品質シリコン半導体基板11のOH終端したシリコン酸化膜41の表面と、低品質シリコン半導体基板12のOH終端したシリコン酸化膜42の表面とを、<110>等といった結晶方位が一致するように重ね合わせ、さらに200°C以下の低温で加熱を行う。加熱することにより、シリコン酸化膜41及び42の表面のOH基から水分子が脱離し、高品質シリコン半導体基板11と低品質シリコン半導体基板12とが接合し一体化する。この際、図2dに示すように、シリコン酸化膜41とシリコン酸化膜42とが還元されずに一部残存したままでも良く、もしくは、加熱により、シリコン酸化膜41とシリコン酸化膜42とのすべてがシリコン層に還元されてしまっても良い。そして、図3eに示すように、接合した高品質シリコン半導体基板11と低品質シリコン半導体基板12とにマイクロ波を照射する。5分程度以上の照射を行うことにより、イオン注入層23に含まれていた水素イオン又はヘリウムイオンを、高品質シリコン半導体基板11の上面11bから例えば約2.5μmだけ高品質シリコン半導体基板11の裏面11a側に入った部分に平面状に凝集させ、平面状の凝集領域脆弱領域33を形成する。この際、マイクロ波を用いることにより、高品質シリコン半導体基板11を高い温度で加熱することを避けることができるため、注入した水素イオン又はヘリウムイオンが高品質シリコン半導体基板11中の上下方向膜厚方向に拡散することを避け、薄い平面状の凝集領域33を形成することができる。従って、この後、接合した高品質シリコン半導体基板11と低品質シリコン半導体基板12とをこの凝集領域33において剥離する際に、凝集領域33が薄いことから、容易に剥離を行うことができ、且つ、剥離することにより無駄ロスになってしまう高品質シリコン半導体基板11の量凝集領域33を抑えることができる。このマイクロ波の特性と平面状の凝集領域33の形成のメカニズムとについては、後で説明する。詳細には、照射するマイクロ波は、2.45GHzよりも高く50GHzより低い周波数のマイクロ波であることが好ましく、5.8GHz以上30GHzまでの周波数のマイクロ波であることがより好ましい。なお、5.80GHzを中心とする周波数帯は、ISMバンドに指定されているため、容易にマグネトロンが入手しやすい。また、照射するマイクロ波のパワー密度は、1cm2当たり50Wから1500Wになるように設定し、高品質シリコン半導体基板11と低品質シリコン半導体基板12とを300°C以下、望ましくは100°C以下の基板温度に保つようにマイクロ波照射することが望ましい。マイクロ波の照射の際、必要に応じて冷却を行う。冷却することにより、高品質シリコン半導体基板11と低品質シリコン半導体基板12との温度の上昇を抑え、マイクロ波の照射パワーをより高くしてマイクロ波処理による効果をより引き出すことが可能となり、より容易に平面状の凝集領域33を形成することができる。冷却方法の一例としては、高品質シリコン半導体基板11の裏面11a、及び/又は、低品質シリコン半導体基板12の裏面12aに不活性ガスを流すという方法が挙げられる。なお、高品質シリコン半導体基板11と低品質シリコン半導体基板12との基板温度は、高品質シリコン半導体基板11の裏面11a、及び/又は、低品質シリコン半導体基板12の裏面12a側からグラスファイバーを介してパイロメーターを用いて計測する。詳細には、これらのシリコン半導体基板の裏面の中心部、または、中心から例えば30mm以内の領域の温度を計測する。また、プロセス制御のために正確な温度測定が必要な場合には、これらのシリコン半導体基板の裏面の中心部、外周部、及び、それらの中間部というように、複数の領域の測定を行う。次に、図3fに示すように、高品質シリコン半導体基板11中におけるその上面11b側の例えば約2.5μmの厚みを持つシリコン層51を低品質シリコン半導体基板12上に残すように、凝集領域33において、高品質シリコン半導体基板11を低品質シリコン半導体基板12から剥離する。従って、2つの半導体基板に分離されることとなる。詳細には、一方の半導体基板は、高品質シリコン半導体基板11の一部シリコン層51を有する低品質シリコン半導体基板12であり、言い換えると、高品質シリコン半導体基板11の一部シリコン層51と前記低品質シリコン半導体基板12とを有する積層からなる半導体基板62である。他方の半導体基板63は残りの高品質シリコン半導体基板11である。この剥離により形成された半導体基板62の剥離面62bの表面は原子レベルで凹凸があるため、化学研磨法で平坦化した後に、例えば水素を含むような不活性ガス雰囲気または真空中で加熱を行い、表面のシリコン原子を移動させて平滑な表面となるように処理して、図4gに示すような半導体基板62を形成する。さらに、図4hに示すように、他方の半導体基板63も、上記の半導体基板62と同様に、その剥離面63bに対して平坦化及び平滑化処理を行う。その後、図5iに示すように、半導体基板62の平滑化された剥離面62b上に回路等の半導体素子や配線層等を形成する。この半導体素子等が形成される素子形成領域52の厚みは例えば20μm未満である。そして、剥離面62bと反対側にある半導体基板62の裏面62a側を機械研磨および化学機械研磨によって削り、半導体基板62を薄層化する。そして、図5jに示されるように、高品質シリコン半導体基板11からなる層第1の層51と前記低品質シリコン半導体基板12からなる層とを有する積層構造である半導体基板62を得ることができる。上記の説明からわかるように、半導体基板62において薄層化のために削られる部分は低品質シリコン半導体基板12からなる。従って、高価な高品質シリコン半導体基板11を削り取ることを避け、廉価な低品質シリコン半導体基板12を削り取ることから、製造コストの低減を行うことができる。なお、先に説明したように、高品質シリコン半導体基板11と低品質シリコン半導体基板12とを接合した際に、シリコン酸化膜41とシリコン酸化膜42との全てが加熱により還元された場合には、最終的には図5jの図に対応する工程において、図6kに示すような半導体基板62が形成されることとなる。また、平坦化及び平滑化処理が行われた半導体基板63を用いて、再度図1から図5に示される工程を繰り返し、本実施形態にかかる半導体基板62の製造を行うことができる。この一連の工程を複数回行うと、半導体基板63の厚みが薄くなるため、図6lに示すように、半導体基板63の上面63bにシリコンをエピタキシャル成長させてエピタキシャルシリコン層53を形成することにより、半導体基板63を、例えば当初の高品質シリコン半導体基板11と同じ膜厚に戻すことができる。この後、再度、本実施形態の一連の工程を複数回行っても良い。このようにして、高品質シリコン半導体基板11からなる半導体基板63を再利用することができ、ひいては製造コストの低減と環境負荷の低減とを実現することができる。本実施形態と比較するための比較例として、本発明者が従来行っていた方法を説明する。この比較例の方法においては、薄層化された半導体基板を得るために、例えば当初780μmの厚さを有する高品質シリコン半導体基板を準備し、その上面に例えば厚さ1μm以下の素子形成領域を形成し、次に、素子形成領域とは反対側の高品質シリコン半導体基板の裏面を例えば700μm以上研削研磨して薄層化し、例えば30から50μmの厚さを持つ半導体基板を最終的に得ていた。すなわち、比較例の方法においては、薄層化した半導体基板を得るために、研削により高価な高品質シリコン半導体基板のほとんどを無駄にしていたのである。しかしながら、本実施形態においては、マイクロ波処理を用いて平面状に凝集領域33を形成し、その凝集領域33において剥離して半導体基板62を得ており、加えて、その後に行われる半導体基板62の薄層化の際には、低品質シリコン半導体基板12からなる部分を研削研磨することから、高価な高品質シリコン半導体基板11を無駄にしてしまうことをなるべく避けることができる。従って製造コストの低減を実現することができる。また、本実施形態においては残った高品質シリコン半導体基板11を再利用することができることから、製造コストの低減と環境負荷とのさらなる低減を実現することができる。ところで、本実施形態は、平面状の凝集領域を形成する際にマイクロ波の特性を利用している。以下にそのマイクロ波の特性について説明する。マイクロ波は電磁波の1つである。従って、マイクロ波においては、波の進行方向に対して互いに垂直になるように電場と磁場とが存在する。そして、この電場と磁場とは、波が最大振幅になるところでは最大になり、波の振幅がゼロとなる瞬間にゼロとなる。ところで、シリコン結晶中に不純物があったり、結晶欠陥原子空孔、格子間原子、未結合原子があったりすると、シリコン結晶中に電荷分布が生じることとなる。特に不純物があると不純物原子とシリコン原子とでは電気陰性度が異なるので、電子を引き付けやすい原子の方に電子が偏り負に帯電、反対に他方の原子は電子が不足した状態正に帯電になる。このようにして、シリコン結晶中に電気双極子が形成される。そして、マイクロ波が照射されるとこの電気双極子がマイクロ波の電場に応じて振動する。よって、マイクロ波のパワーが大きくなるとこの振動が大きくなる。さらに、RTARapidThermalAnnealingや炉アニール等の加熱処理で用いられる赤外線と比較しつつ、マイクロ波の特性をさらに説明する。赤外線は、その波長が10μmと短く、周波数に換算すると30THzと高い周波数のため、シリコン結晶に対して赤外線を照射すると、シリコンの結晶中では隣り合うシリコン原子間の結合の伸縮振動が生じ、シリコン原子間の結合のねじれ振動回転振動は生じにくい。このような伸縮振動では、シリコン原子の位置が大きく動かないために、シリコン原子間の結合の組み換えが起こりにくい。一方、マイクロ波をシリコン結晶に対して照射した場合には、シリコン原子間の4本あるSp3混成軌道の結合がねじれるように振動するために、効率よくシリコン原子間の結合の組み換えが起こることとなる。また、マイクロ波は赤外線と比べて波長が長く、シリコン結晶内部への浸透性が高い。従って、マイクロ波は必要な箇所に効率よく到達することとなる。しかしながら、家庭用の電子レンジの周波数である2.45GHzでは周波数が低すぎて、シリコン原子間の結合のねじれ振動を効率よく起こすことは難しい。一方、周波数が30GHzを超えるとシリコン原子間の結合のねじれ振動が追随できなくなり始める。従って、これらの周波数の中間領域、例えば、周波数を5.8GHzとすると、シリコン原子間の結合のねじれ振動が効率よく生じ、効率よくシリコン原子の組み換えが起こりやすくなる。従って、2.45GHzよりも高く50GHzより低い周波数のマイクロ波を照射することにより、水素イオンやヘリウムイオン等を注入して形成したダングリングボンド等からなる双極子をねじれ振動させ、効率よくシリコン原子の組み換えを起こさせることができる。従って、イオンが注入された領域で、選択的にシリコン原子の組み換えが起こることとなり、高品質シリコン半導体基板11の所望の位置に、注入されたイオンを平面状に凝集させることができる。さらに、効率よく凝集させることができることから、高品質シリコン半導体基板11を高い温度にまで加熱することを必要としない。従って、イオンが高品質シリコン半導体基板11中を上下方向膜厚方向に拡散し難くなり、イオンが高品質シリコン半導体基板11の上面11bに平行な横左右方向に拡散することから、凝集領域33をより薄く平面状に形成することができる。従って、平面状に凝集することからその箇所での剥離が容易になり、且つ、剥離することにより無駄ロスになってしまう高品質シリコン半導体基板11の量凝集領域33を抑えることができる。なお、本実施形態においては、低品質シリコン半導体基板12として、基板中の酸素濃度、炭素濃度、金属原子濃度、結晶欠陥濃度のいずれかについて高品質シリコン半導体基板11と比べて高いシリコン基板を用いたが、これに限るものではなく、廉価な基板として、石英基板、ガラス基板、グラファイト基板、ステンレス基板、プラスチック基板、ポリイミド基板、PETポリエチレンテレフタレート基板等を用いることもできる。本実施形態においては、その工程の途中で高温にすることがないため、使用する基板を限定することはなく、安価な基板、透明性のある基板等、用途等に応じて適宜選択することができる。また、上記の本実施形態の説明においては、高品質シリコン半導体基板11と低品質シリコン半導体基板12との接合は、シリコン酸化膜41及び42をこれらのシリコン半導体基板の間に介在させそれを加熱することにより行っていたが、このような方法に限定されるものではなく、他の方法を用いて行うこともできる。なお、この際、高品質シリコン半導体基板11と低品質シリコン半導体基板12とに対して高温を印加することを避けることが好ましい。接合方法の1つとして、例えば直接接合法が挙げられる。この方法は以下のように行われる。高品質シリコン半導体基板11と低品質シリコン半導体基板12との表面を酸性水溶液で処理し、その表面をわずかに酸化させて薄い酸化膜を形成しつつ、その酸化膜の表面をOH基で終端させる。さらに、互いの酸化膜が向かい合うようにこれらのシリコン半導体基板を重ね合わせ、加熱する。また、他の例としては、ベンゾシクロブテン樹脂BCB、ポリメタクリル酸メチルPMMA、シクロオレフィン樹脂COP等の樹脂や接着剤を用いた接合方法が挙げられる。さらに、高品質シリコン半導体基板11と低品質シリコン半導体基板12との表面に、In、Sn、Cu、Au等の金属膜や低融点のウッドメタルウッド合金を形成し、上記の金属膜等が向かい合うように、これらのシリコン半導体基板を重ね合わせ、不活性ガス雰囲気又は真空中で加熱して接合する方法や、シリコン半導体基板の表面をプラズマ処理して活性化させて接合する方法も挙げられる。第2の実施形態第1の実施形態では、半導体基板62を形成した後に半導体素子等を形成していたが、本実施形態においては、あらかじめ半導体素子等が形成された高品質シリコン半導体基板11を用いて、半導体基板62を形成する点が第1の実施形態と異なる点である。加えて、低品質シリコン半導体基板のかわりに廉価な支持基板を用いる点でも異なり、より製造コストの低減を図ることができる。以下に本実施形態に係る半導体装置の製造方法を、本実施形態の半導体装置の製造方法を示す図7から図9を用いて説明する。ここでは、第1の実施形態と共通する部分については、説明を省略する。まず、例えば厚みが20μm未満であるような素子形成領域52を有する高品質シリコン半導体基板11を準備する。この素子形成領域52には、半導体素子等が形成されている。そして、図7aに示すように、第1の実施形態と同様に、高品質シリコン半導体基板11に、例えば水素イオン又はヘリウムイオンをイオン注入し、素子形成領域52の裏面52aから例えば約2.5μmの深さの部分にイオン注入層23を形成する。さらに、図7bに示すように、第1の実施形態と同様に、素子形成領域52上に薄いシリコン酸化膜41を形成し、水又は水を含む媒体中に高品質シリコン半導体基板11を浸漬させて、シリコン酸化膜41の表面のOH基を終端させる。次に、支持基板13を準備する。この支持基板13は、用途やコスト等に応じて適宜選択することができるが、シリコンと熱膨張率が近い基板であることが好ましい。次に、図8cに示すように、この支持基板13の上に、第1の実施形態と同様に、薄いシリコン酸化膜42を形成し、水又は水を含む媒体中に支持基板13を浸漬させて、シリコン酸化膜42の表面のOH基を終端させる。次に、図8dに示すように、第1の実施形態と同様に、イオン注入した高品質シリコン半導体基板11のOH終端したシリコン酸化膜41の表面と、支持基板13のOH終端したシリコン酸化膜42の表面とを、<110>といった結晶方位が一致するように重ね合わせ、さらに200°C以下の低温で加熱を行う。このようにして、高品質シリコン半導体基板11と支持基板13とが接合し一体化する。この後、図9eに示すように、第1の実施形態と同様の条件を用いて、高品質シリコン半導体基板11にマイクロ波を照射して、高品質シリコン半導体基板11中の素子形成領域52の下面52aから例えば約2.5μmの深さの部分に、イオン注入層23に含まれていたイオンを平面状に凝集させる。このようにして、イオンが凝集した凝集領域33を形成する。そして、図9fに示すように、高品質シリコン半導体基板11中における素子形成領域52側の例えば約2.5μmの厚みを有するシリコン層51と素子形成領域52とを支持基板13の上に残すように、凝集領域33において、高品質シリコン半導体基板11を支持基板13から剥離する。従って、2つの半導体基板に分離されることとなる。詳細には、一方の半導体基板は、高品質シリコン半導体基板11の一部シリコン層51と、支持基板13と、これらの間に位置する素子形成領域52とを有する半導体基板62であり、他方の半導体基板63は、残りの高品質シリコン半導体基板11からなる。この後に、図示を省略するが、第1の実施形態と同様に、それぞれの半導体基板62の剥離面62bと半導体基板63の剥離面63bとに対して、平坦化及び平滑化処理を行う。そして、図示は省略するが、第1の実施形態と同様に、剥離面62bと反対側にある半導体基板62の裏面62aを機械研磨および化学機械研磨によって削り、半導体基板62を薄層化する。従って、薄層化のために削られる部分は支持基板13からなる。従って、支持基板13として廉価な基板を用いた場合には、薄層化のために無駄にする部分は支持基板13からなることから、製造コストの低減を行うことができる。なお、本実施形態においても、第1の実施形態と同様に、平坦化及び平滑化処理が行われた半導体基板63を再移用して、すなわち、高価な高品質シリコン半導体基板11の残りの部分を再利用して、本実施形態の半導体基板62の製造を行うことができる。さらに、第1の実施形態と同様に、再利用を繰り返すことにより薄くなった半導体基板63上にシリコンをエピタキシャル成長させて再利用をすることもできることから、さらなる製造コストの低減と環境負荷の低減とを実現することができる。本実施形態によれば、マイクロ波処理を用いて平面状に凝集領域33を形成し、その凝集領域33において剥離して半導体基板62を得ており、加えて、その後に行われる半導体基板62の薄層化の際には、廉価な支持基板13からなる部分を研削研磨することから、製造コストの低減を実現することができる。また、本実施形態においては、残った高品質シリコン半導体基板11を再利用することができることから、製造コストの低減と環境負荷との低減を実現することができる。第3の実施形態これまで説明した第1及び第2の実施形態においては、高品質シリコン半導体基板11を用いて半導体基板62を形成していたが、本実施形態においては、高品質シリコン半導体基板11の代わりに、ボロン又は炭素を高濃度に含むシリコン半導体基板14を用い、シリコン半導体基板14上にボロン濃度又は炭素濃度が低いエピタキシャルシリコン層54もしくは不純物を含まないエピタキシャルシリコン層54を形成する点で異なる。このようにすることで、平面状の凝集領域33の形成がより容易となり、さらに、製造コストを低減することができる。以下に本実施形態に係る半導体装置の製造方法を、本実施形態の半導体装置の製造方法を示す図10から図12を用いて説明する。ここでは、第1の実施形態と共通する部分については説明を省略する。まず、例えばボロン又は炭素といった不純物を含むようなシリコン半導体基板14を準備する。このシリコン半導体基板14は、これらの不純物を例えば1E20cm-3以上の濃度で含むものである。次に、図10aに示すように、シリコン半導体基板14上に、ボロン濃度又は炭素濃度がシリコン半導体基板14よりも低いエピタキシャルシリコン層54、もしくは、これらの不純物を含まないエピタキシャルシリコン層54を例えば膜厚が2から3μm程度になるように形成する。次に、図10bに示すように、第1の実施形態と同様の条件で、シリコン半導体基板14とエピタキシャルシリコン層54との境界近傍に例えば水素イオン又はヘリウムイオンを注入し、イオン注入層23を形成する。そして、図11cに示すように、第1の実施形態と同様に、シリコン半導体基板14上に薄いシリコン酸化膜41を形成し、媒体中にシリコン半導体基板14を浸漬させて、シリコン酸化膜41の表面のOH基を終端させる。また、図11dに示すように、第1の実施形態と同様に、低品質シリコン半導体基板12を準備し、低品質シリコン半導体基板12上に薄いシリコン酸化膜42を形成し、媒体中に低品質シリコン半導体基板12を浸漬させて、シリコン酸化膜42の表面のOH基を終端させる。次に、図12eに示すように、第1の実施形態と同様に、シリコン半導体基板14のシリコン酸化膜41の表面と、低品質シリコン半導体基板12のシリコン酸化膜42の表面とを、結晶方位が一致するように重ね合わせ、さらに200°C以下の低温で加熱を行う。加熱することにより、シリコン半導体基板14と低品質シリコン半導体基板12とが接合し一体化する。さらに、図12fに示すように、マイクロ波を、第1の実施形態と同じ条件にて、接合したシリコン半導体基板14と低品質シリコン半導体基板12とに照射する。5分程度以上の照射を行うことにより、イオン注入層23に含まれていたイオンを、シリコン半導体基板14とエピタキシャルシリコン層54との境界近傍に平面状に凝集させ、凝集領域33を形成する。マイクロ波を用いてイオンを凝集させた場合、不純物が1E20cm-3以上の高濃度で存在する領域ではイオンはより容易に凝集しやすく、従って、凝集領域33をより容易に形成することができる。このメカニズムについては後で説明する。この後は、図示は省略するが、第1の実施形態と同様に、凝集領域33にて、シリコン半導体基板14と低品質シリコン半導体基板12との剥離を行い、シリコン半導体基板14からなる半導体基板63と、低品質シリコン半導体基板12とエピタキシャルシリコン層54とを有する半導体基板62とを形成する。なお、このエピタキシャルシリコン層54には、半導体素子等を形成することができる。次いで、それぞれの半導体基板62及び63の剥離面に対して平坦化及び平滑化処理を行い、さらに、半導体基板62上に素子形成領域52を形成する。そして、第1の実施形態と同様に、半導体基板62のその剥離面とは反対側に位置する裏面を機械研磨および化学機械研磨によって削り、半導体基板62を薄層化する。この薄層化のために削られる部分は低品質シリコン半導体基板12からなる。なお、本実施形態においても、製造コストの低減と環境負荷の低減とを実現するために、第1の実施形態と同様に、平坦化及び平滑化処理が行われた半導体基板63を再利用して、本実施形態の半導体基板62の製造を行うことができる。さらに、第1の実施形態と同様に、再利用を繰り返すことにより薄くなった半導体基板63上に、シリコンをエピタキシャル成長させて、再利用することもできる。本実施形態においては、マイクロ波を用いて、不純物が高濃度に存在する領域にイオンを凝集させることから、より容易に平面状の凝集領域33を形成することができ、その凝集領域33において剥離して半導体基板62を得ており、加えて、その後に行われる半導体基板62の薄層化の際には、低品質シリコン半導体基板12を研削研磨することから、製造コストの低減を実現することができる。また、本実施形態においては、残ったシリコン半導体基板14を再利用することができることから、製造コストの低減と環境負荷との低減を実現することができる。ところで、本実施形態は、マイクロ波の特性を利用して、不純物が高濃度に存在する領域にイオンをより平面状に凝集させている。以下にそのマイクロ波の特性について説明する。詳細には、先にも説明したように、シリコン結晶中に不純物があると、不純物原子とシリコン原子とでは電気陰性度が異なるので、電子を引き付けやすい原子の方に電子が偏り、反対に他方の原子は電子が不足した状態になり、シリコン結晶中に電気双極子が形成される。本実施形態においては、不純物が高濃度に存在する領域を形成することにより、この領域に多くの電気双極子を生成させることができる。さらに、マイクロ波を照射すると、多くの電気双極子が存在する領域が特に振動を起こすことから、この領域中もしくは近傍に注入されたイオンをこの領域に効果的に平面状に凝集させることができる。なお、本実施形態においては、上記のようなボロン又は炭素を高濃度に含むシリコン半導体基板14を用いるかわりに、以下のようにして形成された半導体基板を用いても良い。まず、p型又はn型の不純物の濃度が1E15から1E16cm-3であるようなシリコン半導体基板を準備する。次に、このシリコン半導体基板の上面から所望の深さに位置する領域に、例えば2価のボロンイオンBを650keVのエネルギーで1E15から1E16cm-2の条件でイオン注入し、ボロンを高濃度に含むシリコン半導体基板を形成する。また、本実施形態においては、これまで説明した実施形態と同様に、低品質シリコン半導体基板12のかわりに、第2の実施形態で用いたような支持基板13を用いても良い。また、高濃度に不純物が含まれたシリコン半導体基板14についてもシリコン基板に限定されるものではなく、他の基板であっても良い。その場合には、基板の材質に応じて基板上に形成するエピタキシャル層の組成を変えることができる。第4の実施形態本実施形態は、所望の厚さのシリコン酸化膜を有するSOISilicononInsulator基板を製造するものである。以下に本実施形態に係る半導体装置の製造方法を、本実施形態の半導体装置の製造方法を示す図13から図15を用いて説明する。ここでは、第1の実施形態と共通する部分については、説明を省略する。第1の実施形態と同様に、高品質シリコン半導体基板11と、基板中の酸素濃度、炭素濃度、金属原子濃度、結晶欠陥濃度のうちの少なくとも1つが、高品質シリコン半導体基板11と比べて高い低品質シリコン半導体基板12とを準備する。そして、第1の実施形態と同様に、図13aに示すように、低品質シリコン半導体基板12の上面に、例えば膜厚100nmから300nmといった所望の厚さを有するシリコン酸化膜43を形成する。さらに、水又は水を含む媒体中に低品質シリコン半導体基板12を浸漬させて、シリコン酸化膜43の表面のOH基を終端させる。次に、第1の実施形態と同様に、高品質シリコン半導体基板11に例えば水素イオン又はヘリウムイオンをイオン注入して、高品質シリコン半導体基板11の上面11bから例えば10nmから10μmの深さの部分にイオン注入層23を形成したものを準備する。そして、図13bに示すように、高品質シリコン半導体基板11の上面11b上に、薄いシリコン酸化膜41を形成し、水又は水を含む媒体中に高品質シリコン半導体基板11を浸漬させて、シリコン酸化膜41の表面のOH基を終端させる。さらに、図14cに示すように、第1の実施形態と同様に、高品質シリコン半導体基板11のシリコン酸化膜41の表面と、低品質シリコン半導体基板12のシリコン酸化膜43の表面とを、結晶方位が一致するように重ね合わせ低温で加熱を行う。加熱することにより、高品質シリコン半導体基板11と低品質シリコン半導体基板12とが接合し一体化する。この後、図14dに示すように、第1の実施形態と同様に、マイクロ波を照射して、イオン注入層23に含まれていたイオンを平面状に凝集させ、剥離のための凝集領域33を形成する。ここでも、これまでの実施形態と同様に、マイクロ波を用いることによりイオンを平面状に凝集させることができる。そして、図15eに示すように、高品質シリコン半導体基板11中におけるシリコン酸化膜41側の例えば10nmから10μmの厚みを持つシリコン層51がシリコン酸化膜43上に残るように、凝集領域33において、高品質シリコン半導体基板11を低品質シリコン半導体基板12から剥離する。従って、2つの半導体基板に分離されることとなる。詳細には、一方の半導体基板は、低品質シリコン半導体基板12と、例えば10nmから10μmの厚さを有する高品質シリコン半導体基板11の一部シリコン層51と、これらの間に位置する所望の厚さを有するシリコン酸化膜43と、を有するSOI基板64であり、他方の半導体基板63は、残りの高品質シリコン半導体基板11からなる。なお、これまでの説明した実施形態と同様に、高品質シリコン半導体基板11の一部シリコン層51には、半導体素子等を形成することができる。この後は図示を省略するが、第1の実施形態と同様に、SOI基板64の剥離面64bと半導体基板63の剥離面63bとに対して平坦化及び平滑化処理を行う。そして、第1の実施形態と同様に、剥離面64bと反対側にあるSOI基板64の裏面64aを機械研磨および化学機械研磨によって削り、SOI基板64を薄層化する。SOI基板64において薄層化のために削られる部分は低品質シリコン半導体基板12からなる。なお、本実施形態においても、第1の実施形態と同様に、平坦化及び平滑化処理が行われた半導体基板63を再利用して、本実施形態のSOI基板64の製造を行うことができる。さらに、第1の実施形態と同様に、再利用を繰り返すことにより薄くなった半導体基板63上に、シリコンをエピタキシャル成長させ再利用することもできることから、製造コストの低減と環境負荷の低減とを実現することができる。本実施形態によれば、SOI基板64を作成の際に、マイクロ波処理を用いて平面状に凝集領域33を形成し、その凝集領域33において剥離してSOI基板64を得ており、加えて、その後に行われるSOI基板64の薄層化の際には、低品質シリコン半導体基板12からなる部分を研削研磨することから、製造コストの低減を実現することができる。また、本実施形態においては、残った高品質シリコン半導体基板11を再利用することができることから、製造コストの低減と環境負荷の低減とを実現することができる。なお、本実施形態においては、シリコンからなる低品質シリコン半導体基板12の代わりにSiGe基板やGe基板等を用いることができる。第5の実施形態これまで説明した第1から第4の実施形態においては、イオン注入層23を形成し、次いでマイクロ波を照射することによりイオンを凝集させ凝集領域33を形成し、この凝集領域33で剥離を行うことにより2つの半導体基板を得ていたが、本実施形態においては、凝集領域33の代わりにSiGe等からなるエピタキシャル層を形成し、このエピタキシャル層を選択的に除去することにより、2つの半導体基板に分離する点が異なる。以下に本実施形態に係る半導体装置の製造方法を、本実施形態の半導体装置の製造方法を示す図16から図18を用いて説明する。ここでは、第1の実施形態と共通する部分については、説明を省略する。まず、結晶方位が<100>又は<110>又は<111>であるようなシリコン半導体基板15を準備する。そして、図16aに示すように、シリコン半導体基板15の上に、例えばゲルマニウムGeの濃度Xが約20以上であるようなSiGeX層第1のエピタキシャル層55をエピタキシャル成長させる。詳細には、SiH4のような水素化シリコンからなるガスとGeH4のような水素化ゲルマニウムからなるガスとを用いてCVDChemicalVaporDeposition法により基板温度500°C以上の条件で、膜厚1から10μmのSiGeX層55をエピタキシャル成長させる。例えばGeの濃度が25以上であるようなSiGeX層55を形成しようとする場合には、SiGeX層55中に積層欠陥を生じることを避けるために、下地であるシリコン半導体基板15側から上層に向かってゲルマニウム濃度が高くなるように形成することが好ましく、言い換えると、SiGeX層55の膜厚方向にゲルマニウムの濃度勾配を持たせるように、SiGeX層55をエピタキシャル成長させることが好ましい。次に、図16bのように、SiGeX層55の上に膜厚1から10μmのエピタキシャルシリコン層第2のエピタキシャル層56をエピタキシャル成長させる。エピタキシャル成長によるSiGeX層55の上に、シリコン層をエピタキシャル成長により得ていることから、エピタキシャルシリコン層56は良好な結晶性を有する。また、このように形成することで、SiGeX層55とエピタキシャルシリコン層56の界面を平坦にすることができる。なお、SiGeX層55は大気にさらすとその表面に自然酸化膜が形成されてしまい、エピタキシャルシリコン層56を形成する前にSiGeX層55の表面の自然酸化膜を除去する工程が必要となってしまうため、SiGeX層55及びエピタキシャルシリコン層56の形成は、大気にさらすことなく、同一装置又は同一システム内の異なる成膜チャンバーで連続的に行うことが望ましい。そして、図17cに示すように、エピタキシャルシリコン層56の表面にメモリ素子やLOGIC素子等の半導体素子や配線層等を含む素子形成領域52を形成する。さらに、図17dに示すように、素子形成領域52を覆う保護膜57を形成する。この保護膜57は、酸化膜、樹脂等からなる。次に、ポリイミド等の樹脂を保護膜57の表面にスプレー又は塗布し、図18eに示すように、保護膜57上にエピタキシャルシリコン層56の膜厚よりの厚い支持基板16を接着する。この支持基板16は廉価な基板であることが好ましく、例えば、プラスチック、ポリイミド、PET、ガラス、石英、樹脂等からなる。本実施形態においては、高温にすることがないため、使用する支持基板を限定することはなく、用途等に応じて適宜選択することができる。そして、SiGeX層55に、塩化水素ガス、又は、コリン等のアルカリ性溶液と過酸化水素水との混合液を吹き付けて、SiGeX層55を選択的にエッチング除去する。SiGeX層55はエピタキシャル成長させることにより得ていることから均一な結晶層であるため、エッチング除去の際に残渣が残りにくく、再現性良く除去することができる。このようにして、図18fに示されるように、SiGeX層55において、2つの半導体基板に分離される。詳細には、一方の半導体基板は、エピタキシャルシリコン層56と、素子形成領域52と、保護膜57とを有する支持基板16であり、他方の半導体基板は、シリコン半導体基板15である。この後は図示を省略するが、第1の実施形態と同様に、支持基板16の分離面16bとシリコン半導体基板15の分離面15bとに対して、平坦化及び平滑化処理を行う。さらに必要に応じて、この支持基板16に対して研削等を行い薄層化しても良く、また、支持基板16を除去しても良い。また、このようにして得られたエピタキシャルシリコン層56と素子形成領域52と保護膜57と支持基板16とからなる積層体を記憶媒体システムなどに実装する場合には、上記の工程の後に、TSVシリコン貫通ビアを形成して、別の半導体基板等に実装することもできる。なお、本実施形態においても、第1の実施形態と同様に、平坦化及び平滑化処理が行われたシリコン半導体基板15を用いて、再度図16から図18に示される工程を繰り返し、エピタキシャルシリコン層56と素子形成領域52と保護膜57と支持基板16とからなる積層体の製造を行うことができる。従って、製造コストの低減と環境負荷の低減とを実現することができる。また、選択的に除去されるエピタキシャル層は、SiGeX層に限定されるものではなく、用いられる基板にあわせてその組成は適宜選択することができる。本実施形態によれば、SiGe等からなるエピタキシャル層55を形成し、このエピタキシャル層55を選択的に除去することにより、2つの半導体基板をより容易に再現性良く2つの基板に分離することができるため、製造コストの低減を実現することができる。また、本実施形態においては、エピタキシャル成長によるSiGeX層55の上に、シリコン層をエピタキシャル成長により得ていることから、エピタキシャルシリコン層56は良好な結晶性を有することができる。なお、これまで説明した第1から第5の実施形態においては、シリコン半導体基板等は、シリコンからなる基板に限定されるものではなく、SiGe基板、Ge基板、SiC基板、GaAs基板、InSb基板、GaP基板、InGaAs基板等の他の基板であっても良い。また、このような種々の基板上の全体又は部分に半導体素子構造等や絶縁層等が形成されたものでも良い。本発明の実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。