"III-V族化合物半導体の基板と、窓層を含み該基板上に位置するIII-V族化合物半導体のエピタキシャル積層体と、を備えるエピタキシャルウエハを製造する方法であって、全有機金属気相成長法を用いて、前記基板上に、アンチモンを含む層を成長する工程と、前記アンチモンを含む層の上に、前記窓層まで含めてアンチモンを含まない層を成長する工程とを備え、前記アンチモンを含む層の成長以降から前記窓層の成長終了まで、成長温度425°C以上525°C以下で成長することを特徴とする、エピタキシャルウエハの製造方法。前記窓層の成長温度を、前記アンチモンを含む層から前記窓層に至る間の層の成長温度より25°C以上低くすることを特徴とする、請求項1に記載のエピタキシャルウエハの製造方法。前記基板が、InP基板、GaAs基板、GaSb基板、およびInAs基板のうちのいずれか1つであることを特徴とする、請求項1または2に記載のエピタキシャルウエハの製造方法。前記基板をInP基板として、前記窓層としてInP窓層を成長し、前記アンチモンを含む層の成長開始から前記InP窓層の成長を終了するまで、前記全有機気相成長法により一貫して同じ成長チャンバ内で成長することを特徴とする、請求項1~3のいずれか1項に記載のエピタキシャルウエハの製造方法。前記アンチモンを含む層が、多重量子井戸構造MQWにおいてペアを組む、一方の層または両方の層で構成される多重層であることを特徴とする、請求項1~4のいずれか1項に記載のエピタキシャルウエハの製造方法。前記エピタキシャル積層体において、タイプ2のInxGa1-xAs0.38≦x≦0.68とGaAs1-ySby0.36≦y≦1.00とのMQW、または、Ga1-uInuNvAs1-v0.4≦u≦0.8、0<v≦0.2とGaAs1-ySby0.36≦y≦1.00とのMQWを成長することを特徴とする、請求項1~5のいずれか1項に記載のエピタキシャルウエハの製造方法。請求項1~6のいずれか1項に記載の製造方法で製造されたエピタキシャルウエハを用い、前記アンチモンを含む層を受光層の全部または一部とし、前記エピタキシャルウエハの窓層上に選択拡散マスクパターンを形成する工程と、その選択拡散マスクパターンの開口部に露出する窓層から不純物を前記受光層に届くように選択拡散する工程とを備えることを特徴とする、受光素子の製造方法。III-V族化合物半導体の基板と、該基板上に位置し、窓層を有するIII-V族化合物半導体のエピタキシャル積層体とを備えるエピタキシャルウエハであって、前記エピタキシャル積層体は、アンチモンを含む層と、該アンチモンを含む層の上に位置し、前記窓層を含めてアンチモンを含まない層とを備え、前記窓層における高さ10μm以上の凸状表面欠陥の密度が、0.05個cm-2以上1.25個cm-2以下であり、かつ、前記アンチモンを含む層およびアンチモンを含まない層における炭素濃度が5×1015cm-3以下であることを特徴とする、エピタキシャルウエハ。前記基板が、InP基板、GaAs基板、GaSb基板、およびInAs基板のうちのいずれか1つであることを特徴とする、請求項8に記載のエピタキシャルウエハ。前記基板がInP基板であり、前記窓層がInP窓層であり、前記アンチモンを含む層の下面から前記InP窓層の上面までの間に、再成長界面を有しないことを特徴とする、請求項8または9に記載のエピタキシャルウエハ。前記アンチモンを含む層が、多重量子井戸構造MQWにおいてペアを組む、一方の層または両方の層で構成される多重層であることを特徴とする、請求項8~10のいずれか1項に記載のエピタキシャルウエハの製造方法。前記アンチモンを含む層が、タイプ2のInxGa1-xAs0.38≦x≦0.68とGaAs1-ySby0.36≦y≦1.00とのMQWにおけるGaAs1-ySbyの多重層、または、Ga1-uInuNvAs1-v0.4≦u≦0.8、0<v≦0.2とGaAs1-ySby0.36≦y≦1.00とのMQWにおけるGaAs1-ySbyの多重層、であることを特徴とする、請求項8~11のいずれか1項に記載のエピタキシャルウエハ。請求項8~12のいずれか1項に記載のエピタキシャルウエハにおいて、前記アンチモンを含む層が受光層の全部または一部であり、前記窓層上に選択拡散マスクパターンが位置しており、その選択拡散マスクパターンの開口部に露出する窓層から不純物が前記受光層に届くように分布していることを特徴とする、受光素子。請求項13に記載の受光素子を含むことを特徴とする、光学センサ装置。上記のフォトダイオードを実際に製造すべく、全有機金属気相成長法以下、全有機MOVPE法と記すによって、タイプ2のInGaAs/GaAsSbMQW、窓層等を成長させると、そのエピタキシャルウエハ上に粗大な凸状表面欠陥が発生して製造歩留りを大きく低下させることが判明した。上記の凸状表面欠陥は、希に発生するというよりは、所定の条件下で、この種のフォトダイオードに必然に発生するようにさえ見える。このような凸状表面欠陥を低減しなければ、製造歩留まりを実用レベル以上にすることができず、上記のフォトダイオードの実用化は難しい。一般に、上記のタイプのフォトダイオードに限定されず、所定のエピタキシャルウエハを能率よく製造でき、かつ表面欠陥を低下させることができれば、受光素子に限らず各種半導体素子にとって有益である。また、エピタキシャルウエハを経由して製造される半導体素子において、表面欠陥だけでなく、半導体素子の性能に影響する不純物の混入を防止することが重要である。本発明は、アンチモンを含む層を内在しながら、能率よく製造でき、歩留まりを著しく低下させる凸状表面欠陥を減少し、かつ半導体素子での性能劣化の原因となる不純物の混入を防止することができる、エピタキシャルウエハ、受光素子、光学センサ装置、並びに、そのエピタキシャルウエハおよび受光素子の製造方法を提供することを目的とする。本発明のエピタキシャルウエハの製造方法は、III-V族化合物半導体の基板と、窓層を含み該基板上に位置するIII-V族化合物半導体のエピタキシャル積層体と、を備えるエピタキシャルウエハを製造する。この製造方法は、全有機金属気相成長法を用いて、基板上に、アンチモンSbを含む層を成長する工程と、アンチモンを含む層の上に、窓層まで含めてアンチモンを含まない層を成長する工程とを備え、アンチモンを含む層の成長以降から窓層の成長終了まで、成長温度425°C以上525°C以下で成長することを特徴とする。上記の方法において成長温度を525°C以下にすることで、表面欠陥とくに高さ10μm以上の凸状表面欠陥の密度が低いエピタキシャルウエハを能率よく成長させることができる。これによって、目視によって判別して廃棄することで低下する製造歩留まりの劣化を防ぐことができる。成長温度が525°Cを超えると高さ10μm以上の凸状表面欠陥密度を所定レベルたとえば1.0個cm-2以下にすることができず、製造歩留まりが著しく低下して実用化不能となる。また、成長温度を425°C以上とすることで、有機金属の原料ガスをウエハ上で十分に分解させて、その原料ガスに必然的に含まれる不純物である炭素が当該エピタキシャルウエハに含まれないように確実に排出することができる。炭素が取り込まれると、III-V族化合物半導体でp型不純物になり、意図しない導電型の層が形成され、意図しない半導体装置が形成されてしまう。炭素の混入を防止することで、半導体素子たとえば受光素子を製造したとき、炭素に起因する性能劣化、たとえば過大な暗電流となることを防ぐことができる。この結果、性能劣化による歩留まり低下を防ぐことができる。成長温度が425°C未満では、有機金属の原料ガスに必然的に含まれる炭素がエピタキシャルウエハに取り込まれ、半導体素子における性能が著しく低下する。上記の温度は、基板表面温度を赤外線カメラおよび赤外線分光器を含むパイロメータでモニタしており、そのモニタされている基板表面温度をいう。したがって、基板表面温度ではあるが、厳密には、基板上に成膜がなされている状態の、エピタキシャル層表面の温度である。基板温度、成長温度、成膜温度など、呼称は各種あるが、いずれも上記のモニタされている温度をさす。ここで、全有機気相成長法とは、気相成長に用いる原料のすべてに、有機物と金属との化合物で構成される有機金属原料を用いる成長方法のことをいい、全有機MOVPE法と記す。全有機MOVPE法における利点は、このあと説明するように数多くあるが、最大の利点は能率よく各層を成長できることである。上述の成長温度425°C以上525°C以下は、すべての層を同じ成長温度で成長してもよいし、異なる成長温度で成長させてもよい。とくに、ここに示すように、窓層の成長温度を、アンチモンを含む層から窓層に至る間の層の成長温度より25°C以上低くするのがよい。これによって、結晶性の良好なエピタキシャル積層体を成長させながら、凸状表面欠陥の密度を一層低くすることができる。より詳細には、つぎのとおりである。エピタキシャル積層体を425°C~525°Cで成長することで、暗電流を低く保つことができる。しかし、この温度範囲の中で、成長温度500°Cで暗電流は低水準を保つが、それより低い成長温度では、暗電流は徐々に増加する。一方で、低い成長温度ほど窓層における凸状表面欠陥の密度は低く抑えられる。全体的にみて、窓層における凸状表面欠陥および暗電流の低くなる方向を探ると、ここに述べるように、窓層のみをその他の層の成長温度よりも25°C以上低くすることで表面欠陥密度を低くしながら、暗電流も抑えることができる。具体的には、窓層を450°C程度、その他の層を500°C程度で成長するのがよいが、状況に応じて、規定に従った温度範囲である限り、その他の温度域であってもよい。基板を、InP基板、GaAs基板、GaSb基板、およびInAs基板のうちのいずれか1つとすることができる。これによって、Sbを含む層を備えるIII-V族化合物において基板の種類によらず生起する、同様の凸状表面欠陥および炭素混入の問題に対応することができる。基板をInP基板として、窓層としてInP窓層を成長し、アンチモンを含む層の成長開始からInP窓層の成長を終了するまで、全有機気相成長法により一貫して同じ成長チャンバ内で成長することができる。これによって、大気に暴露することがないので、炭素、酸素が高濃度で分布する再成長界面をなくすことができる。このため、半導体素子での性能の劣化を防止することができる。また、全有機MOVPE法によって、燐を含むInP窓層を形成しても、原料に固体の燐を用いないので、成長槽の内壁に燐が固着しない。このためメンテナンス時に発火などのおそれがなく、安全上も優れている。アンチモンを含む層を、MQWにおいてペアを組む、一方の層または両方の層で構成される多重層とすることができる。これによって、MQWにSbを含む層がある場合に、性能の良好な半導体素子を歩留まりよく製造することができる。このようなSbを含む層がMQWにある場合、窓層まで含めてアンチモンを含まない層は、MQWの上に位置することになる。全有機MOVPE法によってMQWを製造する利点は、各層間で急峻なヘテロ界面をもつMQWを得ることができる。急峻なヘテロ界面をもつMQWによって、高精度のスペクトル分光等を行うことができる。エピタキシャル積層体において、タイプ2のInxGa1-xAs0.38≦x≦0.68とGaAs1-ySby0.36≦y≦1.00とのMQW、または、Ga1-uInuNvAs1-v0.4≦u≦0.8、0<v≦0.2とGaAs1-ySby0.36≦y≦1.00とのMQWを成長することができる。上記のタイプ2のMQWは、近赤外域に相当するバンドギャップエネルギを有する。上記の方法によって、凸状表面欠陥の密度が低く、かつ炭素濃度が低い、近赤外域の発光素子または受光素子に用いるエピタキシャルウエハを能率よく製造することができる。本発明の受光素子の製造方法は、上記のいずれかの製造方法で製造されたエピタキシャルウエハを用い、アンチモンを含む層を受光層の全部または一部とし、エピタキシャルウエハの窓層上に選択拡散マスクパターンを形成する工程と、その選択拡散マスクパターンの開口部に露出する窓層から不純物を前記受光層に届くように選択拡散する工程とを備えることができる。これによって、選択拡散されていない領域に隔てられた領域を画素とすることができ、クロストークが抑制された受光素子を得ることができる。また、メサ構造のようにエッチングによる溝を必要としないので、暗電流を低くすることができる。なお、上記の受光素子は、単一の画素を含むものでも、複数の画素が一次元配列または二次元配列されたものでもよい。以後の受光素子でも同様である。本発明のエピタキシャルウエハは、III-V族化合物半導体の基板と、該基板上に位置し、窓層を有するIII-V族化合物半導体のエピタキシャル積層体とを備える。このエピタキシャルウエハでは、エピタキシャル積層体は、アンチモンSbを含む層と、該アンチモンを含む層の上に位置し、窓層を含めてアンチモンを含まない層とを備える。そして、記窓層における高さ10μm以上の凸状表面欠陥の密度が、0.05個cm-2以上1.25個cm-2以下であり、かつ、アンチモンを含む層およびアンチモンを含まない層における炭素濃度が5e155×1015cm-3以下であることを特徴とする。上記のエピタキシャルウエハでは、アンチモンSbを含む層の上層表面に、高さ10μm以上の粗大な凸状表面欠陥が発生しやすい。この表面欠陥は高さ10μm以上であり、平面的なサイズも30μm程度以上であるため、製造歩留まりを著しく低下させる。この凸状表面欠陥の密度を1.25個cm-2以下とすることで、表面欠陥に起因する歩留まり低下を防止することができる。一方、凸状表面欠陥の密度が低いエピタキシャルウエハを得ることができる場合もあるが、そのようなエピタキシャルウエハではSbを含む層およびSbを含まない上層における炭素濃度が著しく高いという傾向がある。凸状表面欠陥の密度を0.05個cm-2以上とすることで、凸状表面欠陥密度を指標にして適切な範囲の炭素濃度を得ることができる。すなわち凸状表面欠陥の密度が0.05個cm-2未満では、炭素濃度が過大となり、受光素子における暗電流が著しく大きくなる。炭素濃度が高い場合、炭素はIII-V族化合物半導体でp型不純物となるので、意図しない半導体装置が形成される。このため、エピタキシャルウエハを半導体素子たとえば受光素子にした場合、特性たとえば暗電流が許容範囲を超えて大きくなる。上記凸状表面欠陥密度と並行させて、炭素濃度を5e155×1015cm-3以下とすることで、半導体素子における性能劣化を防ぐことができる。このエピタキシャルウエハにおいて、基板を、InP基板、GaAs基板、GaSb基板、およびInAs基板のうちのいずれか1つとすることができる。これによって、Sbを含む層を備えるIII-V族化合物において生じる凸状表面欠陥の問題に対して、上記の基板に共通して対応することができる。基板をInP基板とし、窓層をInP窓層として、アンチモンを含む層の下面からInP窓層の上面までの間に、再成長界面を有しない構成とすることができる。これによって、大気に晒すことによって混入する炭素、酸素の界面での高濃度分布を防ぐことができ、半導体素子での性能の劣化を防止することができる。ここで、再成長界面とは、所定の成長法で第1結晶層を成長させたあと、一度、大気中に出して、別の成長法で、第1結晶層上に接して第2結晶層を成長させたときの第1結晶層と第2結晶層との界面をいう。通常、酸素、炭素が不純物として高濃度に混入する。再成長界面を持たないことによって結晶性に優れ、かつ表面が平滑なエピタキシャル積層体を得ることができる。このため、暗電流を低くでき、高いS/N比の受光素子を得ることができる。アンチモンを含む層を、MQWにおいてペアを組む、一方の層または両方の層で構成される多重層とすることができる。MQWにSbを含む層がある場合に、性能の良好な半導体素子を歩留まりよく製造することができる。アンチモンを含む層を、タイプ2のInxGa1-xAs0.38≦x≦0.68とGaAs1-ySby0.36≦y≦1.00とのMQWにおけるGaAs1-ySbyの多重層、または、Ga1-uInuNvAs1-v0.4≦u≦0.8、0<v≦0.2とGaAs1-ySby0.36≦y≦1.00とのMQWにおけるGaAs1-ySbyの多重層、とすることができる。上記のタイプ2のMQWは、いずれも、バンドギャップエネルギが近赤外域に相当する。これによって、凸状表面欠陥の密度が低く、かつ炭素濃度が低い、近赤外域の発光素子または受光素子に用いるエピタキシャルウエハを得ることができる。本発明の受光素子は、上記のいずれかのエピタキシャルウエハにおいて、アンチモンを含む層が受光層の全部または一部であり、窓層上に選択拡散マスクパターンが位置しており、その選択拡散マスクパターンの開口部に露出する窓層から不純物が受光層に届くように分布していることを特徴とする。これによって、暗電流が低く、クロストークが抑制された受光素子を、高い製造歩留まり、すなわち低い製造コストで得ることができる。本発明の光学センサ装置は、上記の受光素子を含むことを特徴とする。これによって、暗電流が低く、近赤外域の長波長側に感度をもつ光学センサ装置を得ることができる。この光学センサ装置は、半導体素子受光素子の各画素からの読み出し電極を備えたCMOS、分光器回折格子、レンズなどの光学素子、マイコンなどの制御装置等を含むことができる。本発明のエピタキシャルウエハ等によれば、アンチモンを含む層を内在しながら、歩留まりを著しく低下させる凸状表面欠陥を減少し、かつ半導体素子での性能劣化の原因となる不純物の混入を防止することができる。実施の形態1-エピタキシャルウエハ-図1Aは、本発明の実施の形態におけるエピタキシャルウエハ1aの平面図、図1Bは断面図である。エピタキシャルウエハ1aは、InP基板1、バッファ層2と、その上に位置するエピタキシャル層7とからなる。エピタキシャル層7は、全有機MOVPE法によって成長されており、バッファ層2も含めるとその構造はつぎのとおりである。InP基板1/n型InPバッファ層2/タイプ2のInGaAs/GaAsSbMQWの受光層3/InGaAs拡散濃度分布調整層4/InP窓層5受光層3には、MQWにおいてペアをなす一方の層であるGaAsSbにSbが含まれる。そのため、図1Aに示すように、エピタキシャルウエハ1aの表面またはInP窓層5の表面に、凸状表面欠陥Kが生じている。図2は、凸状表面欠陥Kの断面図である。凸状表面欠陥Kは、InP窓層5を押し上げ、突起または山独立峰のような形態をとる。凸状表面欠陥Kがどのような機構で生じるか不明であるが、顕著な特徴は、次のとおりである。k1高さが10μm以上となるものが多く、平面サイズも通常、直径30μm以上になる。k2山の芯の部分に核Kcがあって、核KcにはアンチモンSbが濃縮している。大きさについては、受光素子における画素ピッチが30μm程度なので、この凸状表面欠陥Kが製造歩留まりを著しく低下させることが納得される。核Kcの高濃度Sbは、下層に位置するSbを含むGaAsSb層から移動して核Kcに濃縮したものである。GaAsSb層は、上層を比較的高温で成長させた場合、相分離しやすいことが分かってきている。GaAsSbが相分離する温度または何らかの変質を生じる温度は、かなり低く、実施例等の実験結果から本発明の範囲425°C~525°Cでも、何らかの好ましくない変化を生じている、と読み取れる。本実施の形態では、高さ10μm以上の凸状表面欠陥Kの密度は、1.0個cm-2以下である。この凸状表面欠陥Kの密度の下限については、0.05個cm-2とする。本実施の形態におけるエピタキシャルウエハ1aのもう一つの特徴は、炭素濃度が低い点である。すなわち、タイプ2のInGaAs/GaAsSbMQW3、InGaAs拡散濃度分布調整層4、およびInP窓層5のいずれにおいても、炭素濃度は5e155×1015cm-3以下と非常に低い。炭素はInP系化合物半導体においてp型不純物になる。このため、炭素が混入することで意図しない半導体素子が形成されてしまう。本実施の形態のエピタキシャルウエハ1aの特徴は、次の2点に要約される。F1InP窓層5の表面における高さ10μm以上の凸状表面欠陥Kの密度は、1.0個cm-2以下0.05個cm-2以上である。F2InP基板1上のエピタキシャル層7のどの層でも、炭素濃度は5e155×1015cm-3以下である。上記の炭素濃度の特徴F2は、通常、実現される特徴であるが、F1との関係で本発明において重要な特徴であり、容易に想像されるように、エピタキシャルウエハの製造方法に関係する。なおエピタキシャル層7は、とくに断らない限り、バッファ層2を含まない。つぎに製造方法を、図3に従って説明する。まずInP基板1を準備し、そのInP基板1上にn型InPバッファ層2を、たとえば膜厚150nm程度に、エピタキシャル成長させる。n型のドーピングには、TeESiテトラエチルシランを用いるのがよい。このときの原料ガスには、TMInトリメチルインジウムおよびTBPターシャリーブチルホスフィンを用いる。このInPバッファ層2の成長には、無機原料のPH3ホスフィンを用いて行っても良い。このInPバッファ層2の成長では、成長温度を600°C程度あるいは600°C程度以下で行っても、下層に位置するInP基板の結晶性は600°C程度の加熱で劣化することはない。バッファ層2より上の各層の成長は、成長温度を低くでき、成長能率が高い全有機MOVPE法によって行う。もちろん、InPバッファ層2を全有機MOVPE法によって成長してもよく、そのほうが普通である。少なくとも、タイプ2のInGaAs/GaAsSbMQW3、InGaAs拡散濃度分布調整層4およびInP窓層5を、全有機MOVPE法によって一貫して同じ成長室で成長する。このとき、成長温度または基板温度は、温度425°C以上かつ525°C以下の範囲に厳格に維持する必要がある。その理由として、この温度範囲より高い成長温度にすると、GaAsSbが熱のダメージを受けて相分離を生じ、上記の凸状表面欠陥Kの密度が増大するからである。このような粗大な凸状表面欠陥Kが高密度で発生すると、製造歩留まりを著しく低下する。425°C未満の成長温度とすると、凸状表面欠陥Kの密度は減少するか、またはゼロになるが、全有機MOVPEの原料ガスが十分に分解せず、炭素がエピタキシャル層に取り込まれる。原料ガスにおいて金属と結合している炭化水素の炭素である。炭素がエピタキシャル層に混入すると、意図しないp型領域が形成され、半導体素子にまで仕上げた状態で、性能劣化を生じる。たとえば受光素子の状態で、暗電流が多く、実用レベルの製品にならない。ここまでエピタキシャルウエハの製造方法を、図3に基づいて概括的に説明した。このあと各層の成長法について詳細に説明する。図4に全有機MOVPE法の成膜装置60の配管系統等を示す。反応室チャンバ63内に石英管65が配置され、その石英管65に、原料ガスが導入される。石英管65中には、基板テーブル66が、回転自在に、かつ気密性を保つように配置される。基板テーブル66には、基板加熱用のヒータ66hが設けられる。成膜途中のエピタキシャルウエハ1aの表面の温度は、反応室63の天井部に設けられたウィンドウ69を通して、赤外線温度モニタ装置61によりモニタされる。このモニタされる温度が、成長するときの温度、または成膜温度もしくは基板温度等と呼ばれる温度である。本発明における製造方法における、温度425°C以上かつ525°C以下でMQWを形成する、というときの425°C以上および525°C以下は、この温度モニタで計測される温度である。石英管65からの強制排気は真空ポンプによって行われる。原料ガスは、石英管65に連通する配管によって、供給される。全有機MOVPE法は、原料ガスをすべて有機金属気体の形態で供給する点に特徴がある。すなわち原料ガスは、各種の炭化水素と結合した金属の形態をとる。図4では、導電型を決める不純物等の原料ガスは明記していないが、不純物も有機金属気体の形態で導入される。有機金属気体の原料ガスは、恒温槽に入れられて一定温度に保持される。搬送ガスには、水素H2および窒素N2が用いられる。有機金属気体は、搬送ガスによって搬送され、また真空ポンプで吸引されて石英管65に導入される。搬送ガスの量は、MFCMassFlowController流量制御器によって精度よく調節される。多数の、流量制御器、電磁バルブ等は、マイクロコンピュータによって自動制御される。バッファ層2の成長のあと、InGaAs/GaAsSbを量子井戸のペアとするタイプ2のMQWの受光層3を形成する。量子井戸におけるGaAsSbは、膜厚はたとえば5nm、またInGaAs3bの膜厚もたとえば5nmとする。GaAsSbの成膜では、TEGaトリエチルガリウム、TBAsターシャリーブチルアルシンおよびTMSbトリメチルアンチモンを用いる。また、InGaAsについては、TEGa、TMIn、およびTBAsを用いることができる。これらの原料ガスは、すべて有機金属気体であり、化合物の分子量は大きい。このため、425°C以上かつ525°C以下の比較的低温で完全に分解して、結晶成長に寄与することができる。MQWの受光層3を全有機MOVPEによって、量子井戸の界面の組成変化を急峻にするすることができる。この結果、高精度の分光測光をすることができる。Gaガリウムの原料としては、TEGaトリエチルガリウムでもよいし、TMGaトリメチルガリウムでもよい。Inインジウムの原料としては、TMInトリメチルインジウムでもよいし、TEInトリエチルインジウムでもよい。As砒素の原料としては、TBAsターシャリーブチルアルシンでもよいし、TMAsでもよい。Sbの原料としては、TMSbトリメチルアンチモンでもよいし、TESbトリエチルアンチモンでもよい。また、TIPSb、また、TDMASbでもよい。原料ガスは、配管を搬送されて、石英管65に導入されて排気される。原料ガスは、何種類でも配管を増やして石英管65に連通させることができる。たとえば十数種類の原料ガスであっても、電磁バルブの開閉によって制御される。原料ガスは、図4に示す流量制御器MFCによって流量を制御された上で、石英管65への流入を電磁バルブの開閉によってオンオフされる。そして、石英管65からは、真空ポンプによって強制的に排気される。原料ガスの流れに停滞が生じる部分はなく、円滑に自動的に行われる。よって、量子井戸のペアを形成するときの組成の切り替えは、迅速に行われる。図5Aは有機金属分子の流れと温度の流れを示す図であり、図5Bは基板表面における有機金属分子の模式図である。エピタキシャルウエハ1aの表面はモニタされる温度とされている。図5Bに示すような、大サイズの有機金属分子がウエハ表面をかすめて流れるとき、分解して結晶成長に寄与する化合物分子は表面に接触する範囲、および表面から数個分の有機金属分子の膜厚範囲、のものに限られると考えられる。しかし、エピタキシャルウエハ表面温度または基板温度が、425°C未満のような過度に低い場合、原料ガスの巨大な分子、とくに炭素が、十分に分解除去されないで、エピタキシャルウエハ1aに取り込まれる。III-V族半導体中に混入した炭素はp型不純物となり、意図しない半導体素子を形成することになる。このため、半導体の本来の機能を低下させ、半導体素子に製造された状態で性能劣化をもたらす。真空ポンプで強制排気しながら上記ペアの化学組成に適合した原料ガスを電磁バルブで切り替えて導入するとき、わずかの慣性をもって先の化学組成の結晶を成長させたあとは、先の原料ガスの影響を受けず、切り替えられた化学組成の結晶を成長させることができる。その結果、ヘテロ界面での組成変化を急峻にすることができる。これは、先の原料ガスが、石英管65内に実質的に残留しないことを意味している。MQW3を形成する場合、525°Cを超える温度範囲で成長するとMQWのGaAsSb層に相分離が大規模で起こり、上述の凸状表面欠陥Kの密度増加を助長させる。しかし一方で、上記のように、425°C未満の成長温度とすると、凸状表面欠陥Kの密度は低くできるか、またはゼロにできるかもしれないが、原料ガスに必然的に含まれる炭素がエピタキシャルウエハ内に取り込まれる。混入した炭素はp型不純物として機能するので、半導体素子に仕上げた状態で、製品にならないほどの性能劣化の原因になる。図3に示すようにMQWの形成からInP窓層5の形成まで、全有機MOVPE法によって同じ成膜室または石英管65の中で成長を続けることが、もう一つのポイントになる。すなわち、InP窓層5の形成の前に、成膜室からエピタキシャルウエハ1aを取り出して、別の成膜法によってInP窓層5を形成することがないために、再成長界面を持たない。InGaAs拡散濃度分布調整層4とInP窓層5とは、石英管65内において連続して形成されるので、界面16,17は再成長界面ではない。再成長界面では、酸素濃度1e171×1017cm-3以上、および炭素濃度1e171×1017cm-3以上、のうちいずれか1つが満たされ、結晶性は劣化し、エピタキシャル積層体の表面は平滑になりにくい。本発明では、界面16,17における酸素、炭素の濃度がいずれも1e171×1017cm-3未満である。本実施の形態では、MQWの受光層3の上に、たとえば膜厚0.3μm程度のノンドープInGaAs拡散濃度分布調整層4を形成する。受光素子の形成の際、高濃度のZnがMQWに進入すると、結晶性を害するので、その調整のためにこのInGaAs拡散濃度分布調整層4が設けられる。p型不純物のZnは、InP窓層5を形成したあと、選択拡散法によってInP窓層5からMQWの受光層3に届くように選択拡散される。このInGaAs拡散濃度分布調整層4は、上記のように配置してもよいが、なくてもよい。InGaAs拡散濃度分布調整層4を挿入した場合であっても、InGaAsはバンドギャップが小さいのでノンドープであっても受光素子の電気抵抗を低くすることができる。電気抵抗を低くすることで、応答性を高めて良好な画質の動画を得ることができる。InGaAs拡散濃度分布調整層4の上に、同じ石英管65内にエピタキシャルウエハ1aを配置したまま連続して、アンドープのInP窓層5を、全有機MOVPE法によってたとえば膜厚0.8μm程度にエピタキシャル成長するのがよい。原料ガスには、上述のように、トリメチルインジウムTMInおよびターシャリーブチルホスフィンTBPを用いる。この原料ガスの使用によって、InP窓層5の成長温度を425°C以上かつ525°C以下にすることができる。この結果、InP窓層5の下に位置するMQWのGaAsSbは、熱のダメージを受けないか、または比較的小さい熱のダメージのみを受ける。このため、凸状表面欠陥Kの密度を実用上許容できるレベルに低下させ、また炭素濃度を低くすることができる。たとえばMBE法によってInP窓層を成長するには、燐原料に固体の原料を用いる必要があり、安全性などの点で問題があった。また製造能率という点でも改良の余地があった。MQW3の成長に適したMBE法によって当該MQW3およびInGaAs拡散濃度分布調整層4を成長した後、安全性の問題からInP窓層5をMBE法以外の方法によって成長する場合、InGaAs拡散濃度分布調整層4とInP窓層5との界面17は、いったん大気に露出された再成長界面となる。再成長界面は、二次イオン質量分析によって、酸素濃度が1e171×1017cm-3以上、および炭素濃度が1e171×1017cm-3以上のうち、いずれか一つを満たすことによって特定することができる。再成長界面は、p型領域と交差線を形成し、交差線で電荷リークを生じて、画質を著しく劣化させる。また、たとえばInP窓層を燐の原料にホスフィンPH3を用いる単なるMOVPE法によって成長すると、ホスフィンの分解温度が高いため、下層に位置するGaAsSbに熱によるダメージの発生を誘起するおそれが高い。本実施の形態における全有機MOVPE法によって、タイプ2のInGaAs/GaAsSbMQW3からInP窓層5まで、成長温度425°C~525°Cで成長させることで、上記の特徴F1およびF2を得ることができる。その上、上述のように再成長界面を持たない。その結果、アンチモン含有層を内在させながら、高能率で、実用上許容できる高い製造歩留まりで、高品質のエピタキシャルウエハを得ることができる。実施の形態2-受光素子-図6は、本発明の実施の形態2における受光素子50を示す図である。受光素子50では、InP基板1の上のInP系エピタキシャル積層体の内容は、実施の形態1のものと同じである。実施の形態1におけるエピタキシャルウエハを用いて、画素Pが配列された受光素子50を形成する。このために画素Pおよび電極11,12を形成する。図7は、図6に示す受光素子50の製造方法を示すフローチャートである。工程S1~S3は、実施の形態1におけるエピタキシャルウエハ1aの製造方法と同じである。工程S4~S5によって、Znの選択拡散による画素Pの形成、および電極の形成を行う。InP窓層5からInGaAs層4を経て受光層3内にわたって位置するp型領域6は、SiN膜の選択拡散マスクパターン36の開口部から、p型不純物のZnを選択拡散することで形成する。p型領域6は、選択拡散されていない領域で隔てられており、画素Pの主要部となる。選択拡散マスクパターン36の開口部の間隔を調整することで、p型領域6を隣の画素または側面から所定距離隔てられる。p型領域6にはAuZnによるp側電極11を、またInP基板1の裏面にはAuGeNiのn側電極12を、それぞれオーミック接触するように設ける。InP基板1にはn型不純物がドープされ、所定レベルの導電性を確保されている。ただし、InP基板1は絶縁性または半絶縁性でもよく、その場合には、n型バッファ層にn側電極12をオーミック接触するように配置する。InP基板1の裏面には、また反射防止膜35を設けてあり、InP基板の裏面側から光を入射する。図8は、上記のS1~S5の工程を終えたあと、エピタキシャルウエハ1aから個片化されたチップ受光素子50を示す平面図である。図6に示す画素Pが、30μmピッチで縦横に320×256列に配置されている。受光素子アレイと呼ぶこともある。この受光素子50のサイズは10mm×8.5mmで、図9に示すエピタキシャルウエハ1aから個片化されたものである。上記の工程S1~S5は、図9に示すエピタキシャルウエハ1aを単位にして行う。すなわち選択拡散、電極形成等の加工処理は、能率上、エピタキシャルウエハ1aに対して行う。図9によれば、2インチ径のエピタキシャルウエハ1aから11個の受光素子50を得ることができる。上述の凸状表面欠陥Kのサイズは、通常、高さ10μm以上のレベル、直径30μm以上のレベルである。大きいものになると、高さ100μm程度、直径数百μm程度になるものもある。エピタキシャルウエハ1aの厚みが350μm程度であることを考慮すると、この粗大な凸状表面欠陥の異常さが理解される。この凸状表面欠陥のため、画素が数十個にわたって不良になり、プログラム等のソフトウエハによる不良の補償では対処できず、大きな歩留まり低下をきたす。さらに、たとえば選択拡散マスクパターンの形成時に、密着部分を持つ装置方式によっては、粗大な凸状表面欠陥Kのためにエピタキシャルウエハが破損する場合も生じる。図10は、単一の画素を含む受光素子50を示す図であり、このような受光素子も当然、本発明に該当する。このあと説明する実施例では、図10に示す受光素子50によって、暗電流などを評価した。実施の形態1におけるエピタキシャルウエハ1aを用いて、受光素子50を製造することで、アンチモンを含む層を内在しながら、能率よく、高い製造歩留まりで、低い暗電流など優れた性能の受光素子50を得ることができる。実施例1-エピタキシャル層の全体にわたって成長温度一定-製造条件成長温度を変えて図1に示す2インチ径のエピタキシャルウエハ1aを製造し、そのエピタキシャルウエハについて評価を行った。実施例1においては、エピタキシャル層の成長中の成長温度は一定とした。またそのエピタキシャルウエハを用いて製造した図10に示す受光素子50によって暗電流を評価した。試験体は次のとおりである。本発明例A1~A3:タイプ2のMQWおよびその上のエピタキシャル積層体の成長温度:450°C、500°C、525°C比較例B1、C1,C2:タイプ2のMQWおよびその上のエピタキシャル積層体の成長温度:400°C、550°C、600°C上記の試験体について、次の評価を行った。1エピタキシャルウエハ上の高さ10μm以上の凸状表面欠陥の密度2MQW成長後に行うXRDX線回折法評価面指数004の回折ピークの半値幅3エピタキシャルウエハ中のInGaAs拡散濃度分布調整層の不純物濃度分析SIMS二次イオン質量分析計分析4受光素子における暗電流5InP基板から受光素子にいたる歩留まり各試験体についての評価を表1に示す。1<エピタキシャルウエハ上の高さ10μm以上の凸状表面欠陥の密度>表1によれば、凸状表面欠陥の密度は、成長温度が低いほど小さく、成長温度400°Cではゼロにすることができる。成長温度450°Cの本発明例A1では、2インチ径のウエハに凸状表面欠陥は1個密度0.052個cm-2だけ発生する。これより成長温度が50°C高い本発明例A2では、本発明例A1に対して一挙に10倍の頻度となる。また成長温度525°Cの本発明例A3では1.0個cm-2である。凸状表面欠陥の密度1.0個cm-2は、実用上、許容される上限の値である。2<MQWのXRD評価>結晶の乱れの指標を与えるピークの半値幅によれば、低温側400°Cまでの範囲で成長温度が低いほど半値幅は低く、全有機MOVPE法による原料ガスの分解が、非常に低い温度400°Cでも十分行われていることが分かる。全有機MOVPE法の特徴が確認される結果となった。本発明例A1~A3では、55秒~85秒であった。成長温度が高くなるにつれ半値幅は漸増するが、成長温度600°C比較例C2にならないと、170秒のように極端にブロードにならない。3<InGaAs拡散濃度分布調整層の不純物濃度分析>比較例B1は、凸状表面欠陥が発生せず、また結晶性にも優れている。しかし、SIMS分析による炭素濃度は、1e161×1016cm-3と、通常は検出限度以下3e153×1015cm-3以下に比べて非常に高い。これは、成長温度400°Cにおいて、原料ガスは分解して各層を結晶性が良好な状態で成長させるものの、原料ガスに含まれる炭化水素中の炭素が各層に取り込まれるからと考えられる。炭素はInP系化合物半導体においてp型不純物として機能する。高濃度の炭素は、意図しないp型領域を形成する。このため半導体素子の性能を劣化させ、たとえば受光素子では暗電流を増大させる。比較例B1のみが、際だって炭素濃度が高く、他の試験体ではすべてSIMS分析限度以下であった。成長温度425°Cで成長した場合、炭素濃度:5e155×1015cm-3以下、凸状表面欠陥の密度:ゼロ、を両方とも実現することは難しい。とくに高さ10μm以上の凸状表面欠陥が、歩留まり低下を深刻にしない程度の密度で生じる。見方を変えると、この凸状表面欠陥の存在によって、本発明に係るエピタキシャルウエハを特定することができる。4<受光素子における暗電流>暗電流が高い不良試験体は、比較例B1および比較例C2であった。他は実用上、許容できる程度の低い値であった。比較例C2は、とくに暗電流が高く、結晶性が劣る半値幅170秒ことが原因と考えられる。また、比較例B1は、炭素濃度が際だって高いことが暗電流の増大に効いていると考えられる。他の試験体本発明例A1~A3、比較例C1は、暗電流に関しては良好であった。5<InP基板から受光素子にいたる歩留まり>暗電流が高いことで、比較例B1および比較例C2は、歩留まりがゼロとなった。これに対して比較例C1は、凸状表面欠陥の密度が高いことで受光素子を得ることができなかったゼロ。受光素子における暗電流およびエピタキシャルウエハにおける凸状表面欠陥の密度という2種のスクリーニングをかけることによって、本発明例A1~A3は、割合はともかく受光素子の製品を製造することができた。その中でも、受光素子の歩留まり向上という点からは、本発明例A1が最も高い歩留まりを示すことから、凸状表面欠陥の密度を低下させることが重要である。実施例2-窓層の成長温度を他のエピタキシャル層よりも低温化-窓層の成長温度を他のエピタキシャル層よりも低くして図1に示す2インチ径のエピタキシャルウエハ1aを製造し、そのエピタキシャルウエハについて評価を行った。またそのエピタキシャルウエハを用いて製造した図10に示す受光素子50によって暗電流を評価した。試験体は次のとおりである。本発明例A4:InP窓層の成長温度450°C、その下層のInGaAs層およびタイプ2のMQWの成長温度:500°C比較例は、とくに作製しなかったが、試験結果の評価の比較のために、実施例1における本発明例A2を基準にする。上記の本発明例A4について、実施例1と同じ項目1~5の評価を行った。本発明例A4についての評価を、比較のために本発明例A2とともに表2に示す。1<エピタキシャルウエハ上の高さ10μm以上の凸状表面欠陥の密度>表2によれば、凸状表面欠陥の密度は、InP窓層の成長温度を450°Cと、50°Cだけ他のエピタキシャル層より低くすることで、半減する。すなわち成長温度500°Cのままの0.52個cm-2から0.26個cm-2へと半減した。2<MQWのXRD評価>結晶の乱れの指標を与えるピークの半値幅は、InP窓層の成長温度のみを50°C低くしても変わらなかった。3<InGaAs拡散濃度分布調整層の不純物濃度分析>InGaAs中の炭素濃度は、本発明例A4、およびA2ともに低く検出限度以下であり、InP窓層の成長温度のみを50°C低くしても変わらなかった。4<受光素子における暗電流>受光素子における暗電流は、本発明例A4およびA2ともに、極めて良好であった。5<InP基板から受光素子にいたる歩留まり>本発明例A4と本発明例A2の間の、InP基板から受光素子にいたる歩留まりの相違は、凸状表面欠陥の密度に原因があることは明らかである。凸状表面欠陥密度を、本発明例A2の0.52個cm-2から本発明例A4の0.26個cm-2とすることで、上記歩留まりは45から70へと飛躍的に向上した。上記の実施例2の結果によれば、InP窓層の成長温度を、受光層MQWおよびInGaAs層拡散濃度分布調整層の成長温度よりも25°C以上低くすることの有効性が明らかである。上記において、本発明の実施の形態について説明を行ったが、上記に開示された本発明の実施の形態は、あくまで例示であって、本発明の範囲はこれら発明の実施の形態に限定されない。本発明の範囲は、請求の範囲の記載によって示され、さらに請求の範囲の記載と均等の意味および範囲内でのすべての変更を含むものである。"