"制御信号に基づいて電源出力を制御する電源制御用IC素子と、複数の誘電体層を積層してなる積層体と、を備え、前記電源制御用IC素子および前記電源制御用IC素子に接続する周辺の回路素子が表面に実装され、内層電極により接続回路電極が形成されている電源制御回路モジュールであって、前記電源制御用IC素子の実装領域と前記積層体表面の外周辺との間に形成された第1の内層電極と、前記電源制御用IC素子に対する前記制御信号が伝送される第2の内層電極と、を備えた、電源制御回路モジュール。前記積層体に直流出力端子を備え、前記第1の内層電極は、全て前記直流出力端子と電気的に接続されている、請求項1に記載の電源制御回路モジュール。前記第1の内層電極の断面積は、前記第2の内層電極の断面積よりも大きい、請求項1または請求項2に記載の電源制御回路モジュール。前記電源制御用IC素子と前記直流出力端子との間に接続される前記周辺の回路素子は、前記電源制御用IC素子の実装領域と前記積層体表面の外周辺との間に実装され、前記制御信号が伝送される前記第2の内層電極は、前記電源制御用IC素子の実装領域に形成されている、請求項1乃至請求項3のいずれか一項に記載の電源制御回路モジュール。前記第1の内層電極と前記第2の内層電極は、前記積層体の異なる層に形成されている、請求項1乃至請求項4のいずれか一項に記載の電源制御回路モジュール。前記第1の内層電極は、前記第2の内層電極に対して、前記表面側の層に形成されている、請求項5に記載の電源制御回路モジュール。前記積層体の裏面には、複数の外部接続端子が積層体の外周に沿って、複数列で配列形成されており、前記周辺の回路素子が接続する外部接続端子、および、前記第1の内層電極に接続する外部接続端子は、配列形成された複数の外部接続用端子の最外周に形成されている、請求項1乃至請求項6のいずれか一項に記載の電源制御回路モジュール。前記電源制御用IC素子は、DC-DCコンバータ用スイッチIC素子であり、前記周辺の回路素子における、前記DC-DCコンバータ用スイッチIC素子の出力側に接続された出力コンデンサの一方端は、導電性ビアホールで前記積層体の裏面の外部接続端子における外部グランド接続端子へ接続されている、請求項1乃至請求項7のいずれか一項に記載の電源制御回路モジュール。前記積層体の表面は、空気よりも高い熱伝導性を有するシールド部材によってシールドされている、請求項1乃至請求項8のいずれか一項に記載の電源制御回路モジュール。しかしながら、上述の従来の回路モジュールでは、DC-DCコンバータ用スイッチIC素子を他の回路素子に接続するための電極パターンが、DC-DCコンバータ用スイッチIC素子と他の回路素子との位置関係に基づいて決定されている。したがって、その位置関係によっては、DC-DCコンバータ用スイッチIC素子の出力側となる大電流が流れる電極パターン等、DC-DCコンバータ用スイッチIC素子のみでなく、DC-DCコンバータ回路としての放熱は、十分に行われていない。したがって、本発明は、DC-DCコンバータ用スイッチIC素子等の電源制御用IC素子と当該電源用IC素子から発生する大電流が流れる回路素子および回路パターンとを備える電源制御回路モジュールにおいて、高い放熱性を実現することを目的としている。この発明の電源制御回路モジュールは、制御信号に基づいて電源出力を制御する電源制御用IC素子と、複数の誘電体層を積層してなる積層体と、を備える。電源制御回路モジュールの電源制御用IC素子および電源制御用IC素子に接続する周辺の回路素子は積層体の表面に実装され、これらの素子を接続する接続回路電極は積層体の内層電極により形成されている。そして、電源制御用IC素子の実装領域と、積層体表面の外周辺との間に、第1の内層電極が形成されている。また、電源制御用IC素子に対する制御信号が伝送される第2の内層電極が形成されている。この構成では、第1の内層電極が電源制御用IC素子の実装領域よりも、積層体の外周側に配置されるため、第1の内層電極により発生する熱が外部へ放熱し易くなる。また、この発明の電源制御回路モジュールでは、積層体に直流出力端子を備え、第1の内層電極は、全て直流出力端子と電気的に接続されていることが好ましい。この構成では、第1の内層電極と直流出力端子との具体的な関係を示している。そして、第1の内層電極は、直流出力端子に接続されているので、大電流が流れるが、第1の内層電極の形成構造から放熱性に優れる。また、この発明の電源制御回路モジュールでは、第1の内層電極の断面積は第2の内層電極の断面積よりも大きいことが好ましい。この構成では、第1の内層電極の具体的な構造例を示しており、第1の内層電極は、第2の内層電極よりも断面積が大きいので、導体損が低く、放熱性がよい。また、この発明の電源制御回路モジュールでは、電源制御用IC素子と直流出力端子との間に接続される周辺の回路素子は、電源制御用IC素子の実装領域と積層体表面の外周辺との間に実装されていることが好ましい。この構成では、大電流が流れる周辺の回路素子の放熱効率も向上する。また、この発明の電源制御回路モジュールでは、第1の内層電極と第2の内層電極は、積層体の異なる層に形成されていることが好ましい。この構成では、第1の内層電極によって生じる熱が第2の内層電極に伝搬しにくい。また、第1の内層電極に重畳されるノイズが第2の内層電極を伝搬する制御信号に重畳し難い。また、この発明の電源制御回路モジュールでは、第1の内層電極は、第2の内層電極に対して、表面側の層に形成されていることが好ましい。この構成では、第1の内層電極が積層体の表面近傍に配置されるため、放熱し易い。また、この発明の電源制御回路モジュールでは、次の構成であることが好ましい。積層体の裏面には、複数の外部接続端子が積層体の外周に沿って、複数列で配列形成されている。周辺の回路素子が接続する外部接続端子、および、第1の内層電極に接続する外部接続端子は、配列形成された複数の外部接続用端子の最外周に形成されている。この構成では、大電流が流れる経路が積層体の外周に近い位置になるので、さらに、放熱効率が向上する。また、この発明の電源制御回路モジュールでは、次の構成であることが好ましい。電源制御用IC素子は、DC-DCコンバータ用スイッチIC素子である。周辺の回路素子における、DC-DCコンバータ用スイッチIC素子の出力側に接続された出力コンデンサの一方端は、導電性ビアホールで積層体の裏面の外部接続端子における外部グランド接続端子へ接続されている。この構成では、出力コンデンサに接続する伝送経路の放熱効率が向上するとともに、出力コンデンサに対する寄生インダクタンスを抑制できる。また、この発明の電源制御回路モジュールでは、積層体の表面は、空気よりも高い熱伝導性を有するシールド部材によってシールドされていることが好ましい。この構成では、積層体の表面に実装された各素子の放熱効率が向上する。この発明によれば、高い放熱性を有する電源制御回路モジュールを実現することができる。本発明の第1の実施形態に係る電源制御回路モジュールについて、図を参照して説明する。図1は、第1の実施形態に係る電源制御回路モジュール1に内蔵されるDC-DCコンバータ回路の出力側の回路構成および接続構成を示す図である。図2は、第1の実施形態に係る電源制御回路モジュール1の上層側4層を平面視した図である。図3は、第1の実施形態に係る電源制御回路モジュール1の上層側4層を平面視した図である。なお、図2、図3では、導電性ビアホールは記載を省略している。電源制御回路モジュール1は、図1に示すようなDC-DCコンバータ回路を三個備える。なお、本実施形態ではDC-DCコンバータ回路を三個備える例を示したが、三個に限るものではなく、他の個数であってもよい。DC-DCコンバータ回路は、スイッチングレギュレータ用素子101,102,103を備える。スイッチングレギュレータ用素子101,102,103は、一つの電源制御IC10として一体形成されており、入力電力が供給される。スイッチングレギュレータ用素子101のOUTPUT端子は、インダクタ素子21の一方端に接続されている。インダクタ素子21の他方端は、DC出力端子DCout1に接続されている。また、インダクタ素子21の他方端は、キャパシタ素子31を介してグランドへ接続されている。また、インダクタ素子21の他方端は、スイッチングレギュレータ用素子101のFEEDBACK端子に接続されている。スイッチングレギュレータ用素子101のDigital端子には、第1制御信号が入力される。スイッチングレギュレータ用素子102のOUTPUT端子は、インダクタ素子22の一方端に接続されている。インダクタ素子22の他方端は、DC出力端子DCout2に接続されている。また、インダクタ素子22の他方端は、キャパシタ素子32を介してグランドへ接続されている。また、インダクタ素子22の他方端は、スイッチングレギュレータ用素子102のFEEDBACK端子に接続されている。スイッチングレギュレータ用素子102のDigital端子には、第2制御信号が入力される。スイッチングレギュレータ用素子103のOUTPUT端子は、インダクタ素子23の一方端に接続されている。インダクタ素子23の他方端は、DC出力端子DCout3に接続されている。また、インダクタ素子23の他方端は、キャパシタ素子33を介してグランドへ接続されている。また、インダクタ素子23の他方端は、スイッチングレギュレータ用素子103のFEEDBACK端子に接続されている。スイッチングレギュレータ用素子103のDigital端子には、第3制御信号が入力される。このような回路構成からなる電源制御回路モジュール1は、図2、図3、図4に示すような積層体900と、当該積層体900に実装される電子部品とによって実現される。積層体900は、6層の誘電体層901,902,903,904,905,906を積層してなる。なお、積層数は仕様に応じて適宜設定すればよい。積層体900の表面誘電体層901の表面には、外部端子を備える実装型の電源制御IC10、実装型のインダクタ素子21,22,23、実装型のキャパシタ素子31,32,33が実装されている。より具体的には、積層体900の表面の略中央の位置には、電源制御IC10が実装されている。スイッチングレギュレータ用素子101に接続するインダクタ素子21およびキャパシタ素子31は、スイッチングレギュレータ用素子101の外部端子が実装される位置よりも、積層体900の外周側に実装されている。スイッチングレギュレータ用素子102に接続するインダクタ素子22およびキャパシタ素子32は、スイッチングレギュレータ用素子102の外部端子が実装される位置よりも、積層体900の外周側に実装されている。スイッチングレギュレータ用素子103に接続するインダクタ素子23およびキャパシタ素子33は、スイッチングレギュレータ用素子103の外部端子が実装される位置よりも、積層体900の外周側に実装されている。これらインダクタ素子21,22,23、キャパシタ素子31,32,33は、スイッチングレギュレータ用素子101,102,103の出力側に接続され、後述するデジタル系の回路素子と比べて大きな電流が流れる。例えば、10mA以上の大電流が流れる。このような回路素子を、積層体900の中央よりも外周に近接する側に配置することで、放熱し易くなる。積層体の900の上層から二層目となる誘電体層902の表面誘電体層901の裏面には、第1の内層電極421,422,423,424,425,426が形成されている。これら第1の内層電極421-426は、積層体900を平面視積層方向に沿って見てして、電源制御IC10の実装領域に一端を除いて、重ならないように、形成されている。第1の内層電極421の一方端は、誘電体層901に形成された導電性ビアホールを介して、スイッチングレギュレータ用素子101のOUTPUT用外部端子に接続されている。第1の内層電極421は、当該一方端すなわちスイッチングレギュレータ用素子101のOUTPUT用外部端子の直下の位置から、積層体900の外周側へ引き出されるような形状で形成されている。接続電極421の他方端は、誘電体層901に形成された導電性ビアホールを介してインダクタ素子21の一方端へ接続されている。インダクタ素子21の他方端は、誘電体層901に形成された導電性ビアホールを介して第1の内層電極422の一方端へ接続されている。第1の内層電極422の他方端は、誘電体層901に形成された導電性ビアホールを介してキャパシタ素子31の一方端に接続されている。第1の内層電極423の一方端は、誘電体層901に形成された導電性ビアホールを介して、スイッチングレギュレータ用素子102のOUTPUT用外部端子に接続されている。第1の内層電極423は、当該一方端すなわちスイッチングレギュレータ用素子102のOUTPUT用外部端子の直下の位置から、積層体900の外周側へ引き出されるような形状で形成されている。第1の内層電極423の他方端は、誘電体層901に形成された導電性ビアホールを介してインダクタ素子22の一方端へ接続されている。インダクタ素子22の他方端は、誘電体層901に形成された導電性ビアホールを介して第1の内層電極424の一方端へ接続されている。第1の内層電極424の他方端は、誘電体層901に形成された導電性ビアホールを介してキャパシタ素子32の一方端に接続されている。第1の内層電極425の一方端は、誘電体層901に形成された導電性ビアホールを介して、スイッチングレギュレータ用素子103のOUTPUT用外部端子に接続されている。第1の内層電極425は、当該一方端すなわちスイッチングレギュレータ用素子103のOUTPUT用外部端子の直下の位置から、積層体900の外周側へ引き出されるような形状で形成されている。第1の内層電極425の他方端は、誘電体層901に形成された導電性ビアホールを介してインダクタ素子23の一方端へ接続されている。インダクタ素子23の他方端は、誘電体層901に形成された導電性ビアホールを介して第1の内層電極426の一方端へ接続されている。第1の内層電極426の他方端は、誘電体層901に形成された導電性ビアホールを介してキャパシタ素子33の一方端に接続されている。これらの第1の内層電極421-426は、できる限り広い幅で形成されている。したがって、これらの第1の内層電極421-426の断面積を大きくすることができる。これにより、導体損が低下するとともに、放熱効率を向上させることができる。また、これら第1の内層電極421-426に接続する各箇所の導電性ビアホールの個数を増加させるとよく、この構成によって、導電性ビアホール群での放熱効率を向上させることができる。また、これらの第1の内層電極421-426は、できる限る積層体900の外周近傍に沿って引き回す方が望ましく、この構成によって、放熱効率をさらに向上させることができる。なお、これらの第1の内層電極421-426の電極の厚みを、できる限り厚い厚みで形成することによっても、上記のように、導体損を低下させるとともに、放熱効率を向上させることができる。積層体の900の上層から三層目となる誘電体層903の表面誘電体層902の裏面には、内層グランド電極431,432,433が形成されている。内層グランド電極431は、積層体900を平面視して、スイッチングレギュレータ用素子101の実装領域、インダクタ素子21の実装領域、キャパシタ素子31の実装領域を含む形状で形成されている。内層グランド電極431には、誘電体層901,902を貫通する導電性ビアホールを介して、スイッチングレギュレータ用素子101のグランド端子が接続されている。また、内層グランド電極431には、誘電体層901,902を貫通する導電性ビアホールを介して、キャパシタ素子31の他方端が接続されている。なお、内層グランド電極431とキャパシタ素子31の他方端とを接続する導電性ビアホールは複数であるとよい。内層グランド電極432は、積層体900を平面視して、スイッチングレギュレータ用素子102の実装領域、インダクタ素子22の実装領域、キャパシタ素子32の実装領域を含む形状で形成されている。内層グランド電極432には、誘電体層901,902を貫通する導電性ビアホールを介して、スイッチングレギュレータ用素子102のグランド端子が接続されている。また、内層グランド電極432には、誘電体層901,902を貫通する導電性ビアホールを介して、キャパシタ素子32の他方端が接続されている。なお、内層グランド電極432とキャパシタ素子32の他方端とを接続する導電性ビアホールは複数であるとよい。内層グランド電極433は、積層体900を平面視して、スイッチングレギュレータ用素子103の実装領域、インダクタ素子23の実装領域、キャパシタ素子33の実装領域を含む形状で形成されている。内層グランド電極433には、誘電体層901,902を貫通する導電性ビアホールを介して、スイッチングレギュレータ用素子103のグランド端子が接続されている。また、内層グランド電極433には、誘電体層901,902を貫通する導電性ビアホールを介して、キャパシタ素子33の他方端が接続されている。なお、内層グランド電極433とキャパシタ素子33の他方端とを接続する導電性ビアホールは複数であるとよい。積層体の900の上層から四層目となる誘電体層904の表面誘電体層903の裏面には、第1の内層電極441,442,443が形成されている。第1の内層電極441の一方端は、誘電体層901,902,903を貫通する導電性ビアホールを介して、キャパシタ素子31の一方端へ接続されている。第1の内層電極441の他方端は、誘電体層901,902,903を貫通する導電性ビアホールを介して、スイッチングレギュレータ用素子101のFEEDBACK用外部端子に接続されている。第1の内層電極442の一方端は、誘電体層901,902,903を貫通する導電性ビアホールを介して、キャパシタ素子32の一方端へ接続されている。第1の内層電極442の他方端は、誘電体層901,902,903を貫通する導電性ビアホールを介して、スイッチングレギュレータ用素子102のFEEDBACK用外部端子に接続されている。第1の内層電極443の一方端は、誘電体層901,902,903を貫通する導電性ビアホールを介して、キャパシタ素子33の一方端へ接続されている。第1の内層電極443の他方端は、誘電体層901,902,903を貫通する導電性ビアホールを介して、スイッチングレギュレータ用素子103のFEEDBACK用外部端子に接続されている。この際、第1の内層電極441,442,443も、それぞれの他方端以外が電源制御IC10の実装領域にできる限り重ならないように、引き回されている。また、第1の内層電極441,442,443は、できる限り広い幅で形成されている。これにより、導体損が低下するとともに、放熱効率を向上させることができる。積層体の900の上層から五層目となる誘電体層905の表面誘電体層904の裏面には、第2の内層電極451,452,453が形成されている。第2の内層電極451の一方端は、誘電体層901,902,903,904を貫通する導電性ビアホールを介して、スイッチングレギュレータ用素子101のDigital用外部端子に接続されている。第2の内層電極451の他方端は、誘電体層905,906を貫通する導電性ビアホールを介して、積層体900の裏面に配設された第1制御信号入力用の外部接続用端子に接続されている。第2の内層電極452の一方端は、誘電体層901,902,903,904を貫通する導電性ビアホールを介して、スイッチングレギュレータ用素子102のDigital用外部端子に接続されている。第2の内層電極452の他方端は、誘電体層905,906を貫通する導電性ビアホールを介して、積層体900の裏面に配設された第2制御信号入力用の外部接続用端子に接続されている。第2の内層電極453の一方端は、誘電体層901,902,903,904を貫通する導電性ビアホールを介して、スイッチングレギュレータ用素子103のDigital用外部端子に接続されている。第2の内層電極453の他方端は、誘電体層905,906を貫通する導電性ビアホールを介して、積層体900の裏面に配設された第3制御信号入力用の外部接続用端子に接続されている。これら第2の内層電極451,452,453は、デジタル仕様の信号である制御信号が伝送される線路であり、幅は、上述の第1の内層電極421-426,441-443の幅狭く形成されている。また、第2の内層電極451,452,453は、積層体900を平面視して、電源制御IC10の実装領域内において、引き回される。これにより、上述の第1の内層電極421-426,441-443の引き回し自由度が上がる。また、第2の内層電極451-453には制御信号しか流れないため、第2の内層電極451-453に流れる電流量は小さく、発熱も殆ど生じない。したがって、これら第2の内層電極451-453を、積層体900の中央領域に配設しても、放熱効率を悪化させることがない。また、第2の内層電極451-453と第1の内層電極421-426,441-443とは、積層方向に沿って対向しないので、第2の内層電極451-453と第1の内層電極421-426,441-443との電磁界結合することを防止できる。これにより、第2の内層電極421-426,441-443に重畳したノイズが、第2の内層電極451-453を伝送する制御信号に重畳することを防止できる。また、逆に第2の内層電極451-453を伝送する制御信号に重畳したノイズが、第1の内層電極421-426を伝送する信号に影響することも防止できる。積層体の900の上層から六層目最下層となる誘電体層906の表面誘電体層904の裏面には、略全面に亘って内層グランド電極460が形成されている。誘電体層906の裏面には、積層体900の外周に沿って、三列に外部接続用端子450が形成されている。これら外部接続用端子450は、詳細を図示しないが、少なくとも誘電体層906を貫通する導電性ビアホールを介して、所定の電極に接続されている。また、外部接続用端子450には、それぞれにスイッチングレギュレータ用素子を備える複数のDC-DCコンバータ回路の直流出力端子が含まれている。これら直流出力端子が、上述の第1の内層電極に接続されている。このような構成からなる電源制御回路モジュール10は、側面から見ると、図4に示すような構成となる。図4は、第1の実施形態に係る電源制御回路モジュール1の積層構造を説明するための側面断面の概念図である。なお、図4は、積層体900を、積層方向に沿った一つの平面で切った様子を示すものではなく、各回路素子、電極、導電性ビアホールの接続関係が分かりやすくなるように示したものであり、部分的に図2、図3と異なる箇所もある。また、図4では、スイッチングレギュレータ用素子101を含むDC-DCコンバータ回路の出力側の接続構成のみを示している。図4に示すように、積層体900の表面に実装されたスイッチングレギュレータ用素子101のOUTPUT用外部端子は誘電体層901を貫通する導電性ビアホールは、誘電体層901,902界面の第1の内層電極421の一方端に接続される。第1の内層電極421は、当該一方端から積層体900の外周側に引き出されている。第1の内層電極421の他方端は、誘電体層901を貫通する導電性ビアホールを介して、積層体900の表面に実装されたインダクタ素子21の一方端に接続されている。インダクタ素子21の他方端は、誘電体層901を貫通する導電性ビアホールを介して、誘電体層901,902界面の第1の内層電極422の一方端に接続される。第1の内層電極422は、積層体900の外周端に近い位置で、電源制御IC10の実装領域に重ならない範囲で引き回されている。これら第1の内層電極421,422の線幅は太い。第1の内層電極422の他方端は、誘電体層901を貫通する導電性ビアホールを介して、積層体900の表面に実装されたキャパシタ素子31の一方端に接続されている。また、この第1の内層電極422の他方端は、誘電体層902,903を貫通する導電性ビアホールを介して、誘電体層903,904界面の第1の内層電極441の一方端に接続されている。第1の内層電極441の他方端は、誘電体層901,902,903を貫通する導電性ビアホールを介して、スイッチングレギュレータ用素子101のFEEDBACK用外部端子に接続されている。第1の内層電極441も、第1の内層電極421,422とともに線幅が太い。第1の内層電極441は、誘電体層904,905,906を貫通する導電性ビアホールを介して、積層体900の裏面の外部接続用出力端子450Oに接続されている。スイッチングレギュレータ用素子101のグランド端子と、キャパシタ素子31の他方端は、それぞれ誘電体層901,902を貫通する導電性ビアホールを介して、誘電体層902,903界面の内層グランド電極431へ接続されている。内層グランド電極431は、誘電体層903,904,905,906を貫通する導電性ビアホールを介して、積層体900の裏面の外部接続用グランド端子450GAに接続されている。この際、外部接続用グランド端子450GAを複数備え、これらに対して、複数の導電性ビアホールで、内層グランド電極431を接続すると、よりよい。スイッチングレギュレータ用素子101のDigital端子は、誘電体層901,902,903,904を貫通する導電性ビアホールを介して、誘電体層904,905界面の第2の内層電極451の一方端に接続されている。第2の内層電極451の他方端は、誘電体層905,906を貫通する導電性ビアホールを介して、積層体900の裏面の外部接続用デジタル入力端子450Dに接続されている。誘電体層905,906の界面の内層グランド電極460は、誘電体層906を貫通する導電性ビアホールを介して、積層体900の裏面の外部接続用デジタルグランド端子450GDに接続されている。以上のような構成とすることで、大電流が流れる回路素子および接続電極は、積層体900における電源制御IC10の実装領域よりも積層体900の外周側に配置されるため、外部に放射されるまでの熱経路が短く、放熱効率が向上する。また、これらの大電流が流れる接続電極の幅を広くすることで、さらに放熱効率が向上する。また、大電流が流れる接続電極が、積層体900の上層側に備えられているため、積層体900内に熱が籠もりにくく、放熱効率が向上する。これにより、小型でありながら、優れた放熱効率を有する電源制御回路モジュールを実現することができる。さらに、図4に示すように、積層体900の表面に、空気よりも高い熱伝導性を有する絶縁性樹脂910と金属製カバー990とからなるシールド部材を備えることにより、放熱効率がさらに向上する。絶縁性樹脂910として、例えば、フィラーが添加されたエポキシ樹脂、ウレタン樹脂、BTビスマレイミドトリアジンレジンなどを用いることができる。なお、このようなシールド部材は省略することも可能である。また、大電流が流れる接続電極と、制御信号を伝送する接続電極とが異なる層に形成されていることで、各接続電極の引き回しが容易になり、小面積化が可能になる。また、大電流が流れる接続電極と、制御信号を伝送する接続電極との相互干渉を防止でき、大電流が流れる接続電極に重畳するスイッチングノイズが、制御信号に重畳することを防止でき、電源制御回路モジュールとしての信頼性が向上する。また、大電流が流れる接続電極および回路素子に接続する導電性ビアホールを、積層体900の外周近傍に配置することで、導電性ビアホールからの放熱効率も向上する。さらに、この導電性ビアホールの本数を増加させることで、さらに放熱効率が向上する。また、大電流が流れる接続電極および回路素子に対して導電性ビアホールを介して接続する外部接続用端子を、積層体900のできる限り外周側に配列することで、さらに放熱効率が向上する。特に、積層体900の最外周に配列することで、放熱効率が向上する。また、図4に示すように、コンデンサ31の他方端を導電性ビアホールだけで内層グランド電極431に接続することで、コンデンサ31の寄生インダクタンスを抑制できる。さらに、図4とは異なる構造であるが、コンデンサ31の他方端を、導電性ビアホールのみで、外部接続用グランド端子450GAに接続してもよく、この構成によっても寄生インダクタンスを抑制できる。次に、第2の実施形態に係る電源制御回路モジュールについて、図を参照して説明する。図5は、第2の実施形態に係る電源制御回路モジュール1Aの積層構造を説明するための側面断面の概念図である。なお、図5は、上述の図4と同様に、積層体900Aを、積層方向に沿った一つの平面で切った様子を示すものではなく、各回路素子、電極、導電性ビアホールの接続関係が分かりやすくなるように示したものである。また、図5でも、スイッチングレギュレータ用素子101を含むDC-DCコンバータ回路の出力側の接続構成のみを示している。なお、スイッチングレギュレータ用素子101の出力側の回路構成は、第1の実施形態と同じであるので、説明は省略する。また、図5では、シールド部材を備えていないが、第1の実施形態の電源制御回路モジュール1と同様に、シールド部材を備えることが好ましい。スイッチングレギュレータ用素子101のDigital端子は、誘電体層901A,902A,903A,904Aを貫通する導電性ビアホールを介して、誘電体層904A,905A界面の第2の内層電極451Aの一方端に接続されている。第2の内層電極451Aの他方端は、誘電体層905A,906Aを貫通する導電性ビアホールを介して、誘電体層906A,907Aの界面の第2の内層電極452Aに接続されている。第2の内層電極452Aは、誘電体層907Aを貫通する導電性ビアホールを介して、積層体900の裏面に実装された回路素子20A,20Bの一方端に接続されている。回路素子20Bの他方端は、誘電体層906A,907Aを貫通する導電性ビアホールを介して、内層グランド電極460に接続されている。回路素子20Aの他方端は、誘電体層907Aを貫通する導電性ビアホールを介して、誘電体層906A,907Aの界面の接続電極453Aに接続されている。第2の内層電極453Aは、誘電体層907Aを貫通する導電性ビアホールを介して、積層体900の裏面の外部接続用デジタル入力端子450Dに接続されている。積層体900の裏面には、絶縁性樹脂920が備えられている。絶縁性樹脂920は、回路素子20A,20Bを覆う厚みで形成されている。このため、絶縁性樹脂920の裏面、すなわち絶縁性樹脂920の積層体900側と反対側の面には、配列形成された複数の外部接続用端子450毎に、外部接続端子550が配設されている。各外部接続用端子450と外部接続端子550は、絶縁性樹脂920を貫通する導電性ビアホールでそれぞれ接続されている。例えば、外部接続用グランド端子450GAは、絶縁性樹脂920を貫通する導電性ビアホールによって、外部接続用グランド端子550GAに接続されている。外部接続用デジタルグランド端子450GDは、絶縁性樹脂920を貫通する導電性ビアホールによって、外部接続用デジタルグランド端子550GDに接続されている。外部接続用デジタル入力端子450Dは、絶縁性樹脂920を貫通する導電性ビアホールによって、外部接続用デジタル入力端子550Dに接続されている。外部接続用出力端子450Oは、絶縁性樹脂920を貫通する導電性ビアホールによって、外部接続用出力端子550Oに接続されている。なお、外部接続用端子450は金属製のピン、あるいは、樹脂などの絶縁部材の周囲にAu,Cuなどの金属をメッキにより導体膜を形成した端子でもあってもよい。このような構成において、第2の内層電極452A,453Aは、第2の内層電極451Aとともに幅が狭い。また、電源制御IC10の実装領域内に形成されている。これにより、制御信号の伝送回路に回路素子が含まれていても、本実施形態に係る電源制御回路モジュールは、上述のように、内層電極の引き回し自由度を保ちながら、放熱効果を実現することができる。さらに、この構成では、電源制御IC10と、デジタル伝送系の回路素子20A,20Bとが積層体900の対向する面にそれぞれ離間して実装されるため、電源制御IC10から発生するノイズがデジタル伝送系の回路素子20A,20Bに伝搬されず、電源制御回路モジュールとしての信頼性が向上する。なお、上述の各実施形態では、DC-DCコンバータ回路を実現する電源制御ICを用いた場合を示したが、リニアレギュレータを含む電源制御ICや、他の大電流を出力する電源制御ICに対しても、上述の接続電極等の構成を適用することができる。"