"充電電圧を負荷に供給するキャパシタと、スイッチング動作することにより前記キャパシタを充電するスイッチング手段と、前記キャパシタの充電電圧が所定の上限電圧を越えている場合に前記充電電圧を放電させて前記上限電圧以内に制限する電圧制限動作を行うための電圧リミタと、可聴周波数帯域よりも高い所定の下限周波数を限度として、前記キャパシタの充電電圧の上昇または前記キャパシタから前記負荷に供給される負荷電流の低下に応じて前記スイッチング手段のスイッチング周波数を低下させる第1の制御、及び前記スイッチング周波数が前記下限周波数になったときに限り、前記スイッチング手段のスイッチングタイミングを避けて、前記電圧リミタに前記電圧制限動作を行わせる第2の制御を行う制御手段とを具備することを特徴とするスイッチング電源回路。接続指令信号に応じて前記電圧リミタを前記キャパシタに接続する接続手段を具備し、前記制御手段は、前記第2の制御において、前記スイッチング周波数が前記下限周波数になったときに限り、前記スイッチング手段のスイッチングタイミングを避けて、前記接続指令信号を出力することを特徴とする請求項1に記載のスイッチング電源回路。前記電圧リミタは、前記キャパシタの充電電圧が前記所定の上限電圧を越えている場合に出力信号をアクティブレベルとするコンパレータと、前記接続指令信号が出力される期間のみ前記コンパレータの出力信号を通過させるゲートと、前記ゲートを介して供給される前記コンパレータの出力信号がアクティブレベルである期間、前記キャパシタの充電電圧を放電させるスイッチング素子とを有し、前記制御手段は、前記第2の制御において、前記スイッチング周波数が前記下限周波数になったときに限り、前記スイッチング手段のスイッチングタイミングを避けて、前記接続指令信号を出力することを特徴とする請求項1に記載のスイッチング電源回路。しかしながら、図4のようにブリーダ抵抗56を有する構成のスイッチング電源回路は、負荷電流が大きい場合でもブリーダ抵抗56に電流が流れるため、電力が無駄に消費されるという問題があった。本発明は、このような課題に鑑みてなされたものであり、スイッチング電源回路における電力の無駄な消費を抑えつつ、負荷に供給する電圧を安定させることができる技術的手段を提供することを目的とする。この発明は、充電電圧を負荷に供給するキャパシタと、スイッチング動作することにより前記キャパシタを充電するスイッチング手段と、前記キャパシタの充電電圧が所定の上限電圧を越えている場合に前記充電電圧を放電させて前記上限電圧以内に制限する電圧制限動作を行うための電圧リミタと、可聴周波数帯域よりも高い所定の下限周波数を限度として、前記キャパシタの充電電圧の上昇または前記キャパシタから前記負荷に供給される負荷電流の低下に応じて前記スイッチング手段のスイッチング周波数を低下させる第1の制御、及び前記スイッチング周波数が前記下限周波数になったときに限り、前記スイッチング手段のスイッチングタイミングを避けて、前記電圧リミタに前記電圧制限動作を行わせる第2の制御を行う制御手段とを具備することを特徴とするスイッチング電源回路を提供する。この発明では、制御手段は、キャパシタの充電電圧の上昇または負荷電流の低下に応じてスイッチング手段のスイッチング周波数を低下させる。よって、負荷に流れる電流が減少した場合における充電電圧の上昇を抑え、負荷に同じ大きさの電圧を安定的に供給することができる。また、本発明では、可聴周波数帯域より高い周波数がスイッチング周波数の下限周波数となっている。よって、負荷がオーディオ処理を行う装置である場合において、スイッチング手段のスイッチングノイズの周波数が可聴周波数帯域に近づいてオーディオ処理に悪影響が及ぶ事態の発生を防止することができる。また、本発明では、制御手段は、スイッチング周波数が下限周波数になったときに限り電圧リミタとキャパシタとを接続させる。よって、スイッチング周波数の引き下げによりキャパシタの充電電圧を適正範囲に戻すことができる状態であるにも拘わらずその電圧が電圧リミタにより放電されて電力が浪費される、という事態の発生を防止することができる。以下、図面を参照しつつ本発明の実施形態について説明する。<第1実施形態>図1は、この発明の第1実施形態であるスイッチング電源回路10の構成を示す回路図である。このスイッチング電源回路10は、入力電源線及び基準電源線図示の例では接地線間に印加される入力電源電圧VDDに基づいて電源電圧VOUTを発生して負荷90に供給する回路である。このスイッチング電源回路10における入力電源線と基準電源線との間には、スイッチング手段としての役割を果たすPチャネル電界効果トランジスタ以下、単にPチャネルトランジスタというPPS及びNチャネル電界効果トランジスタ以下、単にNチャネルトランジスタというNPSが直列に介挿されている。これらのトランジスタPPS及びNPSの共通接続点と基準電源線との間には、インダクタ23及びキャパシタ24が直列に介挿されている。そして、インダクタ23及びキャパシタ24の共通接続点は電源電圧VOUTを出力するための電圧出力端子30となっている。この電圧出力端子30にはオーディオ信号を処理する装置例えば、音源装置が負荷90として接続される。PチャネルトランジスタPPSのゲート及びNチャネルトランジスタNPSのゲートにはスイッチング手段駆動回路25が接続されている。このスイッチング手段駆動回路25は、PチャネルトランジスタPPS及びNチャネルトランジスタNPSを周期的にスイッチングすることによりキャパシタ24を充電する役割を果たす。より具体的に説明すると、このスイッチング手段駆動回路25には、制御部40からクロックSSが与えられる。図2に示すように、スイッチング手段駆動回路25は、このクロックSSが立ち上がる度に、時間T1に亙ってPチャネルトランジスタPPSをONにするとともにNチャネルトランジスタNPSをOFFにし、その後の時間T2T2=T1に亙ってPチャネルトランジスタPPSをOFFにするとともにNチャネルトランジスタNPSをONにする動作を繰り返す。ここで、時間T1の間は、PチャネルトランジスタPPSがON、NチャネルトランジスタNPSがOFFであるため、入力電源線→PチャネルトランジスタPPS→インダクタ23→キャパシタ24→基準電源線という電流路を介して電流が流れ、キャパシタ24が充電される。時間T2の間は、PチャネルトランジスタPPSがOFF、NチャネルトランジスタNPSがONとなり、インダクタ23がそれまでに流れていた電流を維持しようとするため、基準電圧線→NチャネルトランジスタNPS→インダクタ23→キャパシタ24→基準電源線という電流路を介して電流が流れ、キャパシタ24が充電される。この充電はクロックSSの1周期内における時間T1及びT2の間に行われるため、キャパシタ24における単位時間当たりの充電量はクロックSSのスイッチング周波数fが高いほど大きくなる。電圧出力端子30と基準電源線との間にはスイッチ26及び電圧リミタ27が直列に介挿されている。スイッチ26は、例えばNチャネルトランジスタにより構成されており、キャパシタ24と電圧リミタ27とを接続する接続手段としての役割を果たす。スイッチ26は、制御部40から供給される接続指令信号SLがアクティブレベルこの例ではHレベルである期間のみONになって電圧リミタ27をキャパシタ24に接続し、接続指令信号SLが非アクティブレベルこの例ではLレベルである期間はOFFになって電圧リミタ27をキャパシタ24から切り離す。電圧リミタ27は、スイッチ26によりキャパシタ24に接続された状態において、キャパシタ24の充電電圧VOUTが所定の上限電圧LMT1を越える場合にキャパシタ24の充電電荷を放電させて充電電圧VOUTを上限電圧LMT1以内に制限する電圧制限動作を行う。より詳細に説明すると、電圧リミタ27は、NチャネルトランジスタNPLとコンパレータ29とを有する。NチャネルトランジスタNPLのドレインとコンパレータ29の非反転入力端子端子はスイッチ26に共通接続されている。NチャネルトランジスタNPLのゲートはコンパレータ29の出力端子と接続されている。NチャネルトランジスタNPLのソースは基準電源線と接続されている。コンパレータ29の反転入力端子-端子には上限電圧LMT1が入力される。この上限電圧LMT1は、負荷90に出力する電源電圧の上限値に基づいて決定される。ここで、スイッチ26がONであり、電圧リミタ27がキャパシタ24に接続されている状態において、キャパシタ24の充電電圧VOUTが上限電圧LMT1より低い場合には、コンパレータ29の出力信号がLレベルとなり、NチャネルトランジスタNPLはOFFとなる。この場合、電圧リミタ27によるキャパシタ24の充電電荷の放電は行われない。これに対し、電圧リミタ27がキャパシタ24に接続されている状態において、キャパシタ24の充電電圧VOUTが上限電圧LMT1より高い場合には、コンパレータ29の出力信号がHレベルとなり、NチャネルトランジスタNPLはONとなる。この場合、キャパシタ24の充電電圧VOUTが上限電圧LMT1以下になるまで、電圧リミタ27によるキャパシタ24の充電電荷の放電が行われる。制御部40は、可聴周波数帯域よりも高い所定の下限周波数f0を限度として、キャパシタ24の充電電圧VOUTの上昇に応じてPチャネルトランジスタPPS及びNチャネルトランジスタNPSのスイッチング周波数fを周波数f3→周波数f2→周波数f1→周波数f0f3>f2>f1>f0と段階的に低下させる第1の制御、及びスイッチング周波数fが下限周波数f0になったときに限り、PチャネルトランジスタPPS及びNチャネルトランジスタNPSのスイッチングタイミングを避けて、接続指令信号SLを発生する第2の制御を行う。この制御部40は、クロック発生回路41、分周器42、セレクタ43、カウンタ44、コンパレータ45、コンパレータ46及び制御信号発生回路47を有する。クロック発生回路41は、所定周波数の基準クロックCLKを発生する。分周器42は、基準クロックCLKを分周することにより周波数が各々f0~f3である4種類のクロックCLK0~CLK3を発生してセレクタ43に出力する。セレクタ43は、カウンタ44からカウント値CNT0≦CNT≦3を受け取り、CNT=0である間はクロックCLK0を、CNT=1である間はクロックCLK1を、CNT=2である間はクロックCLK2を、CNT=3である間はクロックCLK3を選択し、選択したものをクロックSSとしてスイッチング手段駆動回路25および制御信号発生回路47に供給する。制御信号発生回路47は、セレクタ43が出力するクロックSSを所定時間遅延させたクロックSSdをカウンタ44に供給する。また、制御信号発生回路47は、カウンタ44のカウント値CNTが0である場合に、セレクタ43が出力するクロックSSの立ち上がりタイミングから所定時間遅れて立ち上がり、所定時間に亙ってアクティブレベルHレベルとなる接続指令信号SLを出力する。ここで、クロックSSおよびSSd間の遅延時間は、クロックSSの立ち上がりにより起動されるPチャネルトランジスタPPS及びNチャネルトランジスタNPSのスイッチング動作が終了し、キャパシタ24の充電電圧VOUTの変動の振幅が充分に小さくなるまでの所要時間よりも長い時間となっている。また、CNT=0の場合に発生される接続指令信号SLは、クロックSSdが立ち上がり、所定時間が経過した後、アクティブレベルに立ち上がるように、クロックSSの立ち上がりエッジからの遅延時間が決定されている。コンパレータ45の反転入力端子-端子には上限閾値電圧LMT2aが入力される。コンパレータ46の非反転入力端子端子には下限閾値電圧LMT2bが入力される。ここで、上限閾値電圧LMT2aは、負荷90に対して出力する電源電圧の上限値、下限閾値電圧LMT2bは、負荷90に対して出力する電源電圧の下限値であり、両者間にはLMT2a>LMT2bの関係がある。また、上述した上限電圧LMT1と上限閾値電圧LMT2aとの間には、LMT1>LMT2aの関係がある。コンパレータ45の非反転入力端子端子とコンパレータ46の反転入力端子-端子にはキャパシタ24の充電電圧VOUTが入力される。従って、キャパシタ24の充電電圧VOUTが下限閾値電圧LMT2bより低い場合には、コンパレータ45の出力信号がLレベル、コンパレータ46の出力信号がHレベルとなる。また、キャパシタ24の充電電圧VOUTが上限閾値電圧LMT2aより高い場合には、コンパレータ45の出力信号がHレベル、コンパレータ46の出力信号がLレベルとなる。また、キャパシタ24の充電電圧VOUTが下限閾値電圧LMT2bと上限閾値電圧LMT2aの間にある場合には、コンパレータ45の出力信号がLレベル、コンパレータ46の出力信号がLレベルとなる。コンパレータ45の出力信号はカウンタ44のDOWN入力端子へ、コンパレータ46の出力信号はカウンタ44のUP入力端子へ供給される。ここで、キャパシタ24の充電電圧VOUTが下限閾値電圧LMT2bより低く、コンパレータ45の出力信号DOWN入力端子の入力信号がLレベル、コンパレータ46の出力信号UP入力端子の入力信号がHレベルとなる場合、カウンタ44は、カウント値3を上限として、クロックSSdに応じてカウント値CNTのアップカウントを行う。また、キャパシタ24の充電電圧VOUTが上限閾値電圧LMT2aより高く、コンパレータ45の出力信号DOWN入力端子の入力信号がHレベル、コンパレータ46の出力信号UP入力端子の入力信号がLレベルとなる場合、カウンタ44は、カウント値0を下限として、クロックSSdに応じてカウント値CNTのダウンカウントを行う。また、キャパシタ24の充電電圧VOUTが下限閾値電圧LMT2bと上限閾値電圧LMT2aとの間にあり、コンパレータ45の出力信号DOWN入力端子の入力信号がLレベル、コンパレータ46の出力信号UP入力端子の入力信号がLレベルとなる場合、カウンタ44は、クロックSSdが与えられても、現状のカウント値CNTを維持する。このようにして得られるカウンタ44のカウント値CNTに基づき、上述したセレクタ43および制御信号発生回路47の制御が行われる。図2a~cは本実施形態の動作例を示すタイムチャートであり、図2aはカウンタ44のカウント値CNTが3の場合、図2bは2の場合、図2cは0の場合の各部の波形を各々示している。図2aに示すように、カウンタ44のカウント値CNTが3である場合、周波数f3のクロックCLK3がセレクタ43からクロックSSとして出力され、このクロックSSが立ち上がる度に、PチャネルトランジスタPPSおよびNチャネルトランジスタNPSのスイッチングが行われ、キャパシタ24の充電が行われる。ここで、負荷90の負荷電流が小さく、キャパシタ24に対する充電電流が負荷電流に対して過剰であると、キャパシタ24の充電電圧VOUTが上昇する。一方、負荷90の負荷電流が大きく、キャパシタ24に対する充電電流が負荷電流に対して不足すると、キャパシタ24の充電電圧VOUTが低下する。また、スイッチング電源装置10では、クロックSSから所定時間遅れたクロックSSd、より具体的には周波数f3のクロックSSの約半周期相当の時間だけクロックSSを遅らせたクロックSSdが制御信号発生回路47からカウンタ44に出力される。このクロックSSdの立ち上がりエッジのタイミングにおいて、VOUT>LMT2aであると、コンパレータ45の出力信号がHレベル、コンパレータ46の出力信号がLレベルとなるため、カウンタ44は、カウント値CNTのダウンカウントを行う。なお、VOUT>LMT2aでない場合には、カウンタ44では現状のカウント値CNTが維持される。また、スイッチング電源装置10において、カウンタ44のカウント値CNTが0以外である場合には、制御信号発生回路47による接続指令信号SLの出力は行われない。そして、VOUT>LMT2aとなって、カウンタ44においてダウンカウントが行われ、CNT=2になると、図2bに示すように、周波数f2のクロックCLK2がセレクタ43からクロックSSとして出力され、このクロックSSが立ち上がる度に、PチャネルトランジスタPPSおよびNチャネルトランジスタNPSのスイッチングが行われ、キャパシタ24の充電が行われることとなる。この場合も、クロックSSから所定時間遅れたクロックSSdが制御信号発生回路47からカウンタ44に出力される。このクロックSSdの立ち上がりエッジのタイミングにおいて、VOUT>LMT2aであると、コンパレータ45の出力信号がHレベル、コンパレータ46の出力信号がLレベルとなるため、カウンタ44は、カウント値CNTのダウンカウントを行う。また、VOUT<LMT2bであると、コンパレータ45の出力信号がLレベル、コンパレータ46の出力信号がHレベルとなるため、カウンタ44は、カウント値CNTのアップカウントを行う。また、VOUTがLMT2aおよびLMT2bの間にある場合、カウンタ44は現状のカウント値CNTを維持する。カウンタ44においてダウンカウントが行われ、CNT=1となると、周波数f1のクロックCLK1がセレクタ43からクロックSSとして出力されるようになる。一方、カウンタ44においてアップカウントが行われ、CNT=3となると、周波数f3のクロックCLK3がセレクタ43からクロックSSとして出力され、図2aに示す動作が行われる。なお、図示は省略したが、CNT=1の場合の動作も、基本的にCNT=2の場合の動作と同様である。そして、CNT=0となって、図2cに示すように、最低の周波数f0のクロックCLK0がセレクタ43からクロックSSとして出力されるようになると、制御信号発生回路47は、クロックSSdに加えて、接続指令信号SLを出力する。この接続指令信号SLは、図2cに示すように、クロックSSdの立ち上がりの後、アクティブレベルHレベルに立ち上がり、所定時間だけアクティブレベルを維持する。スイッチング電源回路10では、この接続指令信号SLがアクティブレベルを維持する間、スイッチ26がONとなり、電圧リミタ27による電圧制限動作が行われる。すなわち、接続指令信号SLがアクティブレベルとなって電圧リミタ27がスイッチ26によりキャパシタ24に接続されたとき、キャパシタ24の充電電圧VOUTが上限電圧LMT1より高いと、充電電圧VOUTが上限電圧LMT1以下になるまで、キャパシタ24の充電電荷の放電が行われる。以上が、スイッチング電源回路10の詳細である。本実施形態では、制御部40は、キャパシタ24の充電電圧VOUTの上昇に応じてPチャネルトランジスタPPS及びNチャネルトランジスタNPSのスイッチング周波数fを周波数f3→周波数f2→周波数f1→周波数f0と段階的に低下させる。よって、本実施形態によると、負荷90に流れる電流が減少した場合における充電電圧VOUTの上昇を抑え、負荷90に同じ大きさの電源電圧VOUTを安定的に供給することができる。また、この4種類の周波数f3,周波数f2,周波数f1,周波数f0のうち最低の周波数f0は可聴周波数帯域よりも高い周波数になっている。よって、本実施形態によると、PチャネルトランジスタPPS及びNチャネルトランジスタNPSのスイッチングノイズの周波数が可聴周波数帯域に近づいて負荷90のオーディオ処理に悪影響が及ぶ事態の発生を防止することができる。また、本実施形態では、制御部40は、スイッチング周波数fが下限周波数f0になったときに限り、PチャネルトランジスタPPS及びNチャネルトランジスタNPSのスイッチングタイミングを避けて、接続指令信号SLを発生する。よって、本実施形態では、スイッチング周波数fの引き下げによりキャパシタ24の充電電圧VOUTを適正範囲に戻すことができる状態であるにも拘わらずその電圧VOUTが電圧リミタ27により放電されて電力が浪費される、という事態の発生を防止することができる。<第2実施形態>図3は、本発明の第2実施形態であるスイッチング電源回路10Aの回路構成を示す回路図である。このスイッチング電源回路10Aでは、上記第1実施形態における電圧リミタ27が電圧リミタ27aに置き換えられており、この電圧リミタ27aとキャパシタ24とがスイッチを間に挟まずに直接接続されている。ここで、電圧リミタ27aは、上記第1実施形態と同様なコンパレータ29およびNチャネルトランジスタNPLの他、ANDゲート60を有している。このANDゲート60は、コンパレータ29の出力端子とNチャネルトランジスタNPLのゲートとの間に介挿されている。制御信号発生回路47が出力する接続指令信号SLが非アクティブレベルLレベルである場合、ANDゲート60は、NチャネルトランジスタNPLにLレベルのゲート電圧を与え、NチャネルトランジスタNPLをOFFにする。これに対し、接続指令信号SLがアクティブレベルHレベルである場合、ANDゲート60は、コンパレータ29の出力信号を通過させ、NチャネルトランジスタNPLのゲートに与える。従って、接続指令信号SLがアクティブレベルHレベルである場合において、キャパシタ24の充電電圧VOUTが上限電圧LMT1よりも低く、コンパレータ29の出力信号がLレベルになる場合には、NチャネルトランジスタNPLがOFFとなり、電圧リミタ27aによるキャパシタ24の充電電圧VOUTの放電は行われない。これに対し、接続指令信号SLがアクティブレベルHレベルである場合において、キャパシタ24の充電電圧VOUTが上限電圧LMT1よりも高く、コンパレータ29の出力信号がHレベルになる場合には、NチャネルトランジスタNPLがONとなり、キャパシタ24の充電電圧VOUTが上限電圧LMT1以下になるまで、電圧リミタ27aによるキャパシタ24の充電電圧VOUTの放電が行われる。本実施形態においても、第1実施形態と同様の効果を得ることができる。以上、この発明の第1および第2実施形態について説明したが、この発明には他にも実施形態があり得る。例えば、以下の通りである。1上記第1及び第2実施形態では、PチャネルトランジスタPPSとNチャネルトランジスタNPSの共通接続点と基準電源線との間にインダクタ23及びキャパシタ24が直列に介挿された構成のスイッチング電源回路に本発明を適用した。しかし、本発明の適用対象であるスイッチング電源回路はこのような構成の回路に限定されるものではなく、本発明は、スイッチング手段を介してキャパシタの充電を行う構成の全てのスイッチング電源回路に適用可能である。2上記第1及び第2実施形態では、キャパシタ24の充電電圧VOUTの上昇に応じてPチャネルトランジスタPPS及びNチャネルトランジスタNPSのスイッチング周波数fを段階的に低下させた。しかし、スイッチング周波数fを無段階的連続的に低下させる構成としてもよい。3上記第1及び第2実施形態では、キャパシタ24の充電電圧VOUTの上昇に応じてPチャネルトランジスタPPS及びNチャネルトランジスタNPSのスイッチング周波数fを低下させるようにした。しかし、キャパシタ24から負荷90に供給される負荷電流の低下に応じてスイッチング周波数fを低下させる構成としてもよい。"