複数の行および複数の列を含むマトリクス状に配列された複数の画素を有する液晶表示装置であって、前記複数の画素のそれぞれに設けられた画素電極、前記画素電極に接続されたスイッチング素子、行方向に延びる複数の走査線および列方向に延びる複数の信号線を有するアクティブマトリクス基板と、前記アクティブマトリクス基板に対向する対向基板と、前記アクティブマトリクス基板と前記対向基板との間に設けられた液晶層と、前記複数の走査線のそれぞれに走査信号を供給する走査線駆動回路と、前記複数の信号線のそれぞれに正または負の信号電圧を供給する信号線駆動回路と、を備え、前記複数の画素は、複数のカラー表示画素を構成しており、前記複数のカラー表示画素のそれぞれは、2行2列に配列された第1、第2、第3および第4画素であって、前記第1と第2画素および前記第3と第4画素がそれぞれ前記行方向に沿って隣接し、且つ、前記第1と第3画素および前記第2と第4画素がそれぞれ前記列方向に沿って隣接して配列された、第1、第2、第3および第4画素を含み、前記複数の信号線は、各画素列に対応して配置された第1および第2信号線であって、各垂直走査期間において、前記信号線駆動回路から互いに逆の極性の信号電圧が供給される第1信号線および第2信号線を含み、任意のカラー表示画素において、前記第1および第3画素の一方の前記スイッチング素子は前記第1信号線に接続されており、他方の前記スイッチング素子は前記第2信号線に接続されており、前記第2および第4画素の一方の前記スイッチング素子は前記第1信号線に接続されており、他方のスイッチング素子は前記第2信号線に接続されており、かつ、前記第1、第2、第3および第4画素のスイッチング素子は全て、共通の走査信号によってオン/オフ制御され、任意の垂直走査期間において、前記第1および第2信号線に供給される前記信号電圧の極性は一定である、液晶表示装置。前記任意のカラー表示画素に列方向に隣接するカラー表示画素において、前記第1および第3画素の前記一方の前記スイッチング素子は前記第2信号線に接続されており、前記他方の前記スイッチング素子は前記第1信号線に接続されており、前記第2および第4画素の前記一方の前記スイッチング素子は前記第2信号線に接続されており、前記他方のスイッチング素子は前記第1信号線に接続されている、請求項1に記載の液晶表示装置。任意の垂直走査期間において、任意のカラー表示画素に含まれる前記第1、第2、第3および第4画素のそれぞれに供給される前記信号電圧の極性と、前記任意のカラー表示画素に行方向に隣接するカラー表示画素に含まれる前記第1、第2、第3および第4画素のそれぞれに供給される前記信号電圧の極性とは、互いに逆である、請求項1または2に記載の液晶表示装置。任意の垂直走査期間において、任意の第1カラー表示画素に含まれる前記第1、第2、第3および第4画素のそれぞれに供給される前記信号電圧の極性は、前記第1画素と第2画素との間および前記第3画素と第4画素との間で互いに逆になる、請求項1または2に記載の液晶表示装置。任意の垂直走査期間において、前記複数の信号線の内の互いに隣接する任意の2本の信号線に供給される前記信号電圧の極性は互いに逆である、請求項1から4のいずれかに記載の液晶表示装置。任意のカラー表示画素において、前記第1、第2、第3および第4画素のスイッチング素子は全て、共通の走査線に接続されている、請求項1から5のいずれかに記載の液晶表示装置。前記第1、第2、第3および第4画素は、黄画素、シアン画素、マゼンタ画素および白画素のいずれか1つと、赤画素、青画素および緑画素とを含む、請求項1から6のいずれかに記載の液晶表示装置。前記複数の画素のそれぞれは、ある中間調を表示するときに、表示すべき中間調よりも高い輝度を呈する明副画素と、表示すべき中間調よりも低い輝度を呈する暗副画素とを有する、請求項1から7のいずれかに記載の液晶表示装置。垂直走査期間は1/120秒以下である、請求項1から8のいずれかに記載の液晶表示装置。現在、動画表示特性を向上させた、2倍速駆動や4倍速駆動の液晶表示装置が実用化されている。すなわち、従来の液晶表示装置の垂直走査期間が1/60秒垂直走査周波数が60Hzであったのに対し、垂直走査期間が1/120秒や1/240秒の液晶表示装置が開発されている。これらはHDTV用の液晶表示装置であり、表示画面の大型化も進んでいる。なお、垂直走査期間とは、ある走査線ゲートバスラインが選択され、次にその走査線が選択されるまでの期間を意味する。従来の倍速駆動を行わない液晶表示装置における1垂直走査期間は、映像信号がノンインターレース駆動用の信号の場合には映像信号の1フレーム期間に対応し、映像信号がインターレース駆動用の信号の場合には映像信号の1フィールド期間に対応する。例えば、NTSC信号の場合、液晶表示装置の1垂直走査期間は、NTSC信号のフィールド周波数60Hzの逆数である16.7msecである。液晶表示装置はインターレース駆動を行わないので、奇数フィールドおよび偶数フィールドのいずれにおいても全ての画素に信号電圧を書き込むため、NTSC信号のフィールド周波数の逆数が垂直走査期間となる。HDTV用の液晶表示装置に代表される、120Hzや240Hzで駆動される、画素の多い液晶表示装置にドット反転駆動を行うと、信号線ソースバスラインに信号電圧を供給する信号線駆動回路ソースドライバの負荷は大きくなる。すなわち、信号線駆動回路による消費電力が増大し、発熱量が多くなる。上記特許文献1、2に記載されている技術を採用すると、上述したように、カラー表示画素が2行2列に配列された4つの画素によって構成されている液晶表示装置におけるフリッカの発生を防止できるものの、信号線駆動回路の負荷が大きい。また、垂直走査周波数単に、駆動周波数と言われることもあるが高いと、フリッカは視認され難くなるので、工業的には、信号線駆動回路の負荷を低減することが重要である。本発明は、上記問題に鑑みてなされたものであり、その主な目的は、カラー表示画素が2行2列に配列された4つの画素を有する液晶表示装置における信号線駆動回路の負荷を低減することにある。本発明の液晶表示装置は、複数の行および複数の列を含むマトリクス状に配列された複数の画素を有する液晶表示装置であって、前記複数の画素のそれぞれに設けられた画素電極、前記画素電極に接続されたスイッチング素子、行方向に延びる複数の走査線および列方向に延びる複数の信号線を有するアクティブマトリクス基板と、前記アクティブマトリクス基板に対向する対向基板と、前記アクティブマトリクス基板と前記対向基板との間に設けられた液晶層と、前記複数の走査線のそれぞれに走査信号を供給する走査線駆動回路と、前記複数の信号線のそれぞれに正または負の信号電圧を供給する信号線駆動回路とを備え、前記複数の画素は、複数のカラー表示画素を構成しており、前記複数のカラー表示画素のそれぞれは、2行2列に配列された第1、第2、第3および第4画素であって、前記第1と第2画素および前記第3と第4画素がそれぞれ前記行方向に沿って隣接し、且つ、前記第1と第3画素および前記第2と第4画素がそれぞれ前記列方向に沿って隣接して配列された、第1、第2、第3および第4画素を含み、前記複数の信号線は、各画素列に対応して配置された第1および第2信号線であって、各垂直走査期間において、前記信号線駆動回路から互いに逆の極性の信号電圧が供給される第1信号線および第2信号線を含み、任意のカラー表示画素において、前記第1および第3画素の一方の前記スイッチング素子は前記第1信号線に接続されており、他方の前記スイッチング素子は前記第2信号線に接続されており、前記第2および第4画素の一方の前記スイッチング素子は前記第1信号線に接続されており、他方のスイッチング素子は前記第2信号線に接続されており、かつ、前記第1、第2、第3および第4画素のスイッチング素子は全て、共通の走査信号によってオン/オフ制御され、任意の垂直走査期間において、前記第1および第2信号線に供給される前記信号電圧の極性は一定である。前記第1および第2信号線に供給される前記信号電圧の極性は、垂直走査期間ごとまたは2以上の垂直走査期間ごとに反転される。カラー表示画素は、2行×偶数列の画素によって構成されていればよい。ある実施形態において、前記任意のカラー表示画素に列方向に隣接するカラー表示画素において、前記第1および第3画素の前記一方の前記スイッチング素子は前記第2信号線に接続されており、前記他方の前記スイッチング素子は前記第1信号線に接続されており、前記第2および第4画素の前記一方の前記スイッチング素子は前記第2信号線に接続されており、前記他方のスイッチング素子は前記第1信号線に接続されている。ある実施形態において、任意の垂直走査期間において、任意のカラー表示画素に含まれる前記第1、第2、第3および第4画素のそれぞれに供給される前記信号電圧の極性と、前記任意のカラー表示画素に行方向に隣接するカラー表示画素に含まれる前記第1、第2、第3および第4画素のそれぞれに供給される前記信号電圧の極性とは、互いに逆である。ある実施形態において、任意の垂直走査期間において、任意の第1カラー表示画素に含まれる前記第1、第2、第3および第4画素のそれぞれに供給される前記信号電圧の極性は、前記第1画素と第2画素との間および前記第3画素と第4画素との間で互いに逆になる。ある実施形態において、任意の垂直走査期間において、前記複数の信号線の内の互いに隣接する任意の2本の信号線に供給される前記信号電圧の極性は互いに逆である。ある実施形態において、任意のカラー表示画素において、前記第1、第2、第3および第4画素のスイッチング素子は全て、共通の走査線に接続されている。ある実施形態において、前記第1、第2、第3および第4画素は、黄画素、シアン画素、マゼンタ画素および白画素のいずれか1つと、赤画素、青画素および緑画素とを含む。ある実施形態において、前記複数の画素のそれぞれは、ある中間調を表示するときに、表示すべき中間調よりも高い輝度を呈する明副画素と、表示すべき中間調よりも低い輝度を呈する暗副画素とを有する。ある実施形態において、垂直走査期間は1/120秒以下である。ある実施形態の液晶表示装置は、VAモードの液晶表示装置であり、例えば、PSAモードの液晶表示装置である。本発明によると、カラー表示画素が2行2列に配列された4つの画素を有する液晶表示装置における信号線駆動回路の負荷を低減することができる。以下、図面を参照しながら本発明による実施形態の液晶表示装置を説明する。なお、本発明は以下の例示する実施形態に限定されるものではない。図1aおよびbを参照して、本発明による実施形態の液晶表示装置100の構造を説明する。図1aは液晶表示装置100の模式的な平面図であり、図1bは液晶表示パネル10における画素の電気的な接続関係を示す模式図である。図1aに示すように、液晶表示装置100は、複数の行および複数の列を含むマトリクス状に配列された複数の画素Pを有する液晶表示パネル10と、液晶表示パネル10に駆動信号を供給する走査線駆動回路ゲートドライバ20および信号線駆動回路ソースドライバ30とを備える。液晶表示パネル10の複数の画素Pは、複数のカラー表示画素PCDを構成しており、カラー表示画素PCDのそれぞれは、4つの画素Pを含んでおり、4つの画素Pは、2行2列に配列された第1画素P1、第2画素P2、第3画素P3および第4画素P4である。ここで、第1画素P1と第2画素P2および第3画素P3と第4画素P4がそれぞれ行方向に沿って隣接し、且つ、第1画素P1と第3画素P3および第2画素P2と第4画素P4がそれぞれ列方向に沿って隣接して配列されている。ここでは、第1画素P1が赤R画素、第2画素P2が黄Y画素、第3画素P3が青B画素、第4画素P4が緑G画素の例を示している。なお、図1aではカラー表示画素の1行1列分だけを図示し、他を省略しているが、全て同じカラー表示画素がマトリクス状に配列されている。なお、カラー表示画素を構成する4つの画素P1~P4の色は、この例に限られない。色再現性の観点から、少なくともR、GおよびB画素を含んでいることが好ましく、他の1つの色は、黄Yの他、シアンCまたはマゼンタMであることが好ましいが、白Wであってもよい。なお、4つの画素P1~P4の大きさは全て等しい必要はない。色再現性の観点から赤画素および青画素が他の2色の画素よりも大きいことが好ましい。このとき、走査線および信号線を直線的に配置できるように、各画素の形状は略矩形で、行方向に配列される第1画素P1と第2画素P2、および第3画素P3と第4画素P4の列方向の長さはそれぞれ互いに等しいことが好ましく、列方向に配列される第1画素P1と第3画素P3、および第2画素P2と第4画素P4の行方向の長さ幅はそれぞれ互いに等しいことが好ましい。また、カラー表示画素PCDは概ね正方形であることが好ましい。次に、図1bを参照して、液晶表示パネル10における画素の電気的な接続関係を説明する。図1bは、液晶表示パネル10が有するアクティブマトリクス基板TFT基板10aの平面図を示しており、液晶層および液晶層を介してアクティブマトリクス基板10aに対向するように配置される対向基板の図示は省略している。対向基板は、典型的には、対向電極、カラーフィルタ層、遮光層ブラックマトリクスなどが形成されている。なお、カラーフィルタ層はアクティブマトリクス基板に形成されてもよい。また、良く知られているように、IPSモードやFFSモードの液晶表示パネルにおいては、対向電極もアクティブマトリクス基板に形成され得る。図1bは、アクティブマトリクス基板10aの、1つのカラー表示画素PCDを構成する4個の画素に対応する領域を示している。図1bに示すように、アクティブマトリクス基板10aは、画素Pのそれぞれに設けられた画素電極11、画素電極11に接続されたスイッチング素子ここではTFT14、行方向に延びる複数の走査線ゲートバスライン12および列方向に延びる複数の信号線ソースバスライン13を有する。図1aに示した走査線駆動回路20は、複数の走査線12のそれぞれに走査信号を供給し、信号線駆動回路30は、複数の信号線13のそれぞれに正または負の信号電圧を供給する。ここでは、スイッチング素子としてTFT14を備えるTFT型の液晶表示装置について説明するが、スイッチング素子は、TFT14と同様の動作を行うものであれば、これに限られない。複数の信号線13は、各画素列に対応して配置された第1信号線13aおよび第2信号線13bを含んでいる。第1信号線13aおよび第2信号線13bは、各垂直走査期間において、信号線駆動回路30から互いに逆の極性の信号電圧が供給される。例えば、第1信号線13aに正の信号電圧が供給されているときには、第2信号線13bには負の信号電圧が供給されている。ここでは、各画素列に対応して配置された2本の信号線13a、13bのうち左側に配置されている信号線を第1信号線13a、右側の信号線を第2信号線13bとそれぞれ呼び、第1信号線13aおよび第2信号線13bに供給される信号電圧の極性は、画素列ごとに独立である。すなわち、図1bにおいて、n番目の画素列に対応して配置された第1信号線Saに供給される信号電圧の極性と、n1番目の画素列に対応して配置された第1信号線Saに供給される信号電圧の極性とは互いに独立であり、同様に、n番目の画素列に対応して配置された第2信号線Sbに供給される信号電圧の極性と、n1番目の画素列に対応して配置された第2信号線Sbに供給される信号電圧の極性とは互いに独立である。いずれの場合も、第1信号線Saに供給される信号電圧の極性と、第2信号線Sbに供給される信号電圧の極性とは互いに逆であり、第1信号線Saに供給される信号電圧の極性と、第2信号線Sbに供給される信号電圧の極性とは互いに逆である。任意のカラー表示画素PCDにおいて、第1画素P1および第3画素P3の一方のTFT14は第1信号線13aに接続されており、他方のTFT14は第2信号線13bに接続されている。また、第2画素P2および第4画素P4の一方のTFT14は第1信号線13aに接続されており、他方のTFT14は第2信号線13bに接続されている。ここでは、第1画素P1のTFT14は第1信号線13aに接続されており、第3画素P3のTFT14は第2信号線13bに接続されている。また、第2画素P2のTFT14は第2信号線13bに接続されており、第4画素P4のTFT14は第1信号線13aに接続されているが、それぞれ逆の信号線13に接続されていてもよい。ここで、4つの画素P1~P4のTFT14は全て、共通の走査信号によってオン/オフ制御される。ここでは、4つの画素P1~P4のTFT14は全て、共通の走査線12に接続されているが、共通の走査信号によってオン/オフ制御される限り、異なる走査線から走査信号が供給されてもよい。例えば、後述するように、1つの画素電極を2つの副画素電極で構成することによって、1つの画素を、表示すべき中間調よりも高い輝度を呈する明副画素と、表示すべき中間調よりも低い輝度を呈する暗副画素で構成する場合、2つの副画素電極に対応して、2本の走査線を設けて、各走査線に共通の走査信号を供給する。このように構成すると、1つのカラー表示画素PCDに含まれる4つの画素P1~P4は1本の走査線Gと、4本の信号線Sa、Sb、SaおよびSbによって駆動されるので、従来のストライプ配列各行に4つの色画素を配列し、各列はいずれか1色の画素が配列されるよりも画素行の数が増えた2倍にも拘わらず、各画素に信号電圧を供給する時間TFT14をオンする時間、書き込み時間ということもあるを、従来のストライプ配列のときと同じにできる。従って、走査信号線の駆動に関しては、2倍速駆動や4倍速駆動を行うのに障害はない。さらに、第1画素P1に印加される電圧と第3画素P3に印加される電圧の極性は互いに逆で、且つ、第2画素P2に印加される電圧と第4画素P4に印加される電圧の極性は互いに逆であるので、各カラー表示画素PCDに含まれる4つの画素P1~P4の2つに正の電圧が印加され、他の2つには負の電圧が印加される。さらに、本発明による実施形態の液晶表示装置100では、任意の垂直走査期間において、第1信号線13aおよび第2信号線13bに供給される信号電圧の極性は一定である。もちろん、液晶表示装置100においても、交流駆動を行うので、垂直走査期間ごとに、第1信号線13aおよび第2信号線13bに供給される信号電圧の極性は反転される。すなわち、信号線駆動回路30は、画素行の数に拘わらず、垂直走査期間ごとに、各信号線13に供給する信号電圧の極性を反転するだけであるすなわち、極性反転の周期は、垂直走査期間の2倍となる。従って、液晶表示装置100の信号線駆動回路30の負荷は、特許文献1、2に記載された液晶表示装置や、従来の一般的なストライプ配列の液晶表示装置における信号線駆動回路の負荷よりも小さい。ここでは、各信号線13に供給する信号電圧の極性を垂直走査期間ごとに反転させる例を説明するが、各信号線13に供給する信号電圧の極性を2以上の垂直走査期間ごとに反転させてもよい。例えば、240Hz駆動するときに、同じ画像を2垂直走査期間に亘って同じ極性で書き込むと、画素への充電時間を十分に確保できるという利点が得られる。また、極性反転の周期が長いほど、消費電力が低減される。液晶表示装置100が有する上記の利点は、2倍速や4倍速駆動を行った場合、すなわち、垂直走査期間が1/120秒以下の場合に顕著であるが、従来の60Hz駆動においても、消費電力を低減できるという利点が得られる。従って、特許文献1、2に記載されているように、フリッカの発生を防止するように構成することが好ましい。以下、図2~図5を参照して、フリッカの発生を防止するための構成を説明する。図2~5は、液晶表示装置100の液晶表示パネル10として用いられる液晶表示パネル10A~10Dにおける、4つの画素P1~P4のTFT14と2本の信号線13との接続関係および画素に印加される信号電圧の極性の分布を示す図である。図2~5に示す液晶表示パネル10A~10Dはいずれも、図1を参照して説明した液晶表示パネル10の構成を備えており、各信号線13に供給される信号電圧の極性は垂直走査期間内には変化せず、垂直走査期間ごとに反転される。図2~5に示す画素に印加されている電圧の極性は、ある垂直走査期間における極性を示しており、次の垂直走査期間で全ての画素の極性が反転する。図2および図3に示す液晶表示パネル10A、10Bでは、4本の信号線Sa、Sb、SaおよびSbの内、信号線SaとSaとが同極性ここでは正で、信号線SbとSbとが同極性ここでは負である。一方、図4および図5に示す液晶表示パネル10C、10Dでは、4本の信号線Sa、Sb、SaおよびSbの内、信号線SaとSbとが同極性ここでは正で、信号線SbとSaとが同極性ここでは負である。図2および図3に示すように、互いに隣接する任意の2本の信号線に供給される信号電圧の極性が逆であると、以下のような利点が得られる。例えば、信号線上に小さな異物があり、異物を介して、2本の信号線例えばSbおよびSa間に軽微なリーク電流が発生していた場合、近接する信号線に供給される電圧が逆極性であると、これらの信号線の間に比較的高い電圧が印加されることになるので、異物に比較的大きな電流が流れる。そうすると、そのジュール熱によって異物が破壊される結果、リーク不良が修復されることがある。また、隣接する信号線に供給される信号電圧の極性が互いに反対であると、従来のR、G、Bストライプ配列の液晶表示装置のドット反転駆動用の信号線駆動回路をそのまま利用することができる。図2に示す液晶表示パネル10Aの、m行n列の第1画素P1を含むカラー表示画素PCDにおいては、第1画素P1のTFT14は第1信号線Saに接続されており、第3画素P3のTFT14は第2信号線Sbに接続されている。また、第2画素P2のTFT14は第2信号線Sbに接続されており、第4画素P4のTFT14は第1信号線Saに接続されている。従って、4つの画素P1~P4のそれぞれに供給される信号電圧の極性は、第1画素P1と第2画素P2との間および第3画素P3と第4画素P4との間で互いに逆になっている。次に、m1行、n列の第1画素P1を含むカラー表示画素PCDに注目する。このカラー表示画素では、第1画素P1のTFT14は第2信号線Sbに接続されており、第3画素P3のTFT14は第1信号線Saに接続されている。また、第2画素P2のTFT14は第1信号線Saに接続されており、第4画素P4のTFT14は第2信号線Sbに接続されている。すなわち、列方向に隣接する2つのカラー表示画素の間で、それぞれ対応する4つの画素P1~P4のTFT14と2本の信号線13例えば、信号線Sa、Sbおよび信号線Sa、Sbとの接続関係は、互いに逆になっている。その結果、列方向に隣接する同じ色の画素に印加される電圧の極性は互いに逆になっている。例えば、m行n列の第1画素P1には正の電圧が印加され、m1行n列の第1画素P1には負の電圧が印加される。他の第2~第4画素についても同様に、列方向に隣接する2つのカラー表示画素間で、各色の画素に印加される電圧の極性は、互いに逆になっている。次に、m行n2列の第1画素P1を含むカラー表示画素PCDに注目する。このカラー表示画素では、第1画素P1のTFT14は第2信号線Sbに接続されており、第3画素P3のTFT14は第1信号線Saに接続されている。また、第2画素P2のTFT14は第1信号線Saに接続されており、第4画素P4のTFT14は第2信号線Sbに接続されている。すなわち、行方向に隣接する2つのカラー表示画素の間で、それぞれ対応する4つの画素P1~P4のTFT14と2本の信号線13例えば、信号線Sa、Sbおよび信号線Sa、Sbとの接続関係は、互いに逆になっている。その結果、行方向に隣接する同じ色の画素に印加される電圧の極性は互いに逆になっている。例えば、m行n列の第1画素P1には正の電圧が印加され、m行n2列の第1画素P1には負の電圧が印加される。他の第2~第4画素についても同様に、行方向に隣接する2つのカラー表示画素間で、各色の画素に印加される電圧の極性は、互いに逆になっている。図2からわかるように、ハッチングを付している第1画素P1に印加される電圧は、列方向に隣接するカラー表示画素間で互いに逆であり、且つ、行方向に隣接するカラー表示画素間で互いに逆である。他の第2~第4画素についても同様である。従って、液晶表示パネル10Aを用いても、特許文献1、2に記載の液晶表示装置と同様に、フリッカの発生が防止される。次に図3を参照する。図3に示す液晶表示パネル10Bの、m行n列の第1画素P1を含むカラー表示画素PCDにおいては、第1画素P1のTFT14は第1信号線Saに接続されており、第3画素P3のTFT14は第2信号線Sbに接続されている。また、第2画素P2のTFT14は第1信号線Saに接続されており、第4画素P4のTFT14は第2信号線Sbに接続されている。第2画素P2および第4画素P4のTFT14と2本の信号線SaおよびSbとの接続関係が、図2に示した液晶表示パネル10Aと逆になっている。従って、4つの画素P1~P4のそれぞれに供給される信号電圧の極性は、第1画素P1と第2画素P2との間および第3画素P3と第4画素P4との間で互いに同じである。次に、m1行、n列の第1画素P1を含むカラー表示画素PCDに注目する。このカラー表示画素では、第1画素P1のTFT14は第2信号線Sbに接続されており、第3画素P3のTFT14は第1信号線Saに接続されている。また、第2画素P2のTFT14は第2信号線Sbに接続されており、第4画素P4のTFT14は第1信号線Saに接続されている。すなわち、列方向に隣接する2つのカラー表示画素の間で、それぞれ対応する4つの画素P1~P4のTFT14と2本の信号線13例えば、信号線Sa、Sbおよび信号線Sa、Sbとの接続関係は、互いに逆になっている。その結果、列方向に隣接する同じ色の画素に印加される電圧の極性は互いに逆になっている。例えば、m行n列の第1画素P1には正の電圧が印加され、m1行n列の第1画素P1には負の電圧が印加される。他の第2~第4画素についても同様に、列方向に隣接する2つのカラー表示画素間で、各色の画素に印加される電圧の極性は、互いに逆になっている。次に、m行n2列の第1画素P1を含むカラー表示画素PCDに注目する。このカラー表示画素では、第1画素P1のTFT14は第2信号線Sbに接続されており、第3画素P3のTFT14は第1信号線Saに接続されている。また、第2画素P2のTFT14は第2信号線Sbに接続されており、第4画素P4のTFT14は第1信号線Saに接続されている。すなわち、行方向に隣接する2つのカラー表示画素の間で、それぞれ対応する4つの画素P1~P4のTFT14と2本の信号線13例えば、信号線Sa、Sbおよび信号線Sa、Sbとの接続関係は、互いに逆になっている。その結果、行方向に隣接する同じ色の画素に印加される電圧の極性は互いに逆になっている。例えば、m行n列の第1画素P1には正の電圧が印加され、m行n2列の第1画素P1には負の電圧が印加される。他の第2~第4画素についても同様に、行方向に隣接する2つのカラー表示画素間で、各色の画素に印加される電圧の極性は、互いに逆になっている。図3からわかるように、ハッチングを付している第1画素P1に印加される電圧は、列方向に隣接するカラー表示画素間で互いに逆であり、且つ、行方向に隣接するカラー表示画素間で互いに逆である。他の第2~第4画素についても同様である。従って、液晶表示パネル10Bを用いても、特許文献1、2に記載の液晶表示装置と同様に、フリッカの発生が防止される。次に図4を参照する。図4に示す液晶表示パネル10Cの、m行n列の第1画素P1を含むカラー表示画素PCDにおいては、第1画素P1のTFT14は第1信号線Saに接続されており、第3画素P3のTFT14は第2信号線Sbに接続されている。また、第2画素P2のTFT14は第1信号線Saに接続されており、第4画素P4のTFT14は第2信号線Sbに接続されている。液晶表示パネル10Cにおける4つの画素P1~P4のTFT14と2本の信号線13との接続関係は、図3に示した液晶表示パネル10Bと同じである。液晶表示パネル10Cと液晶表示パネル10Bとの違いは、信号線13に供給される信号電圧の極性にある。すなわち、液晶表示パネル10Bにおいて、1つのカラー表示画素に対応する4本の信号線Sa、Sb、SaおよびSbの内、信号線SaとSaとが同極性ここでは正で、信号線SbとSbとが同極性ここでは負であったのに対し、液晶表示パネル10Cでは、4本の信号線Sa、Sb、SaおよびSbの内、信号線SaとSbとが同極性ここでは正で、信号線SbとSaとが同極性ここでは負である。図4と図3とを比較すれば明らかなように、図3における第2画素P2および第4画素P4の極性を逆にすれば、図4の各画素の極性の分布と一致する。液晶表示装置10Cにおいては、4つの画素P1~P4のそれぞれに供給される信号電圧の極性は、第1画素P1と第2画素P2との間および第3画素P3と第4画素P4との間で互いに逆になっている。図4からわかるように、ハッチングを付している第1画素P1に印加される電圧は、列方向に隣接するカラー表示画素間で互いに逆であり、且つ、行方向に隣接するカラー表示画素間で互いに逆である。他の第2~第4画素についても同様である。従って、液晶表示パネル10Cを用いても、特許文献1、2に記載の液晶表示装置と同様に、フリッカの発生が防止される。次に図5を参照する。図5に示す液晶表示パネル10Dの、m行n列の第1画素P1を含むカラー表示画素PCDにおいては、第1画素P1のTFT14は第1信号線Saに接続されており、第3画素P3のTFT14は第2信号線Sbに接続されている。また、第2画素P2のTFT14は第2信号線Sbに接続されており、第4画素P4のTFT14は第1信号線Saに接続されている。液晶表示パネル10Dにおける4つの画素P1~P4のTFT14と2本の信号線13との接続関係は、図2に示した液晶表示パネル10Aと同じである。液晶表示パネル10Dと液晶表示パネル10Aとの違いは、信号線13に供給される信号電圧の極性にある。すなわち、液晶表示パネル10Aにおいて、1つのカラー表示画素に対応する4本の信号線Sa、Sb、SaおよびSbの内、信号線SaとSaとが同極性ここでは正で、信号線SbとSbとが同極性ここでは負であったのに対し、液晶表示パネル10Dでは、4本の信号線Sa、Sb、SaおよびSbの内、信号線SaとSbとが同極性ここでは正で、信号線SbとSaとが同極性ここでは負である。図5と図2とを比較すれば明らかなように、図5における第2画素P2および第4画素P4の極性を逆にすれば、図2の各画素の極性の分布と一致する。液晶表示装置10Dにおいては、4つの画素P1~P4のそれぞれに供給される信号電圧の極性は、第1画素P1と第2画素P2との間および第3画素P3と第4画素P4との間で互いに同じである。図5からわかるように、ハッチングを付している第1画素P1に印加される電圧は、列方向に隣接するカラー表示画素間で互いに逆であり、且つ、行方向に隣接するカラー表示画素間で互いに逆である。他の第2~第4画素についても同様である。従って、液晶表示パネル10Dを用いても、特許文献1、2に記載の液晶表示装置と同様に、フリッカの発生が防止される。次に、図6および図7を参照して、マルチ画素構造を有する液晶表示パネル10Eの構造と動作を説明する。マルチ画素構造とは、個々の画素が、ある中間調を表示するときに、表示すべき中間調よりも高い輝度を呈する明副画素と、表示すべき中間調よりも低い輝度を呈する暗副画素を有する構造を言う。マルチ画素構造を導入することによって、γ特性の視角依存性を改善することができる。マルチ画素構造として、例えば特開2006-133577号公報に記載されている構造を採用することができる。参考のために、特開2006-133577号公報の開示内容の全てを本明細書に援用する。図6は、液晶表示パネル10Eにおける画素のTFTと信号線との接続関係とともに、走査信号としてのゲート信号がオンとなるタイミングを併せて示している。図7は、図6中の一点鎖線で囲んだ3画素の等価回路を示す図である。図6の液晶表示パネル10Eは、図2の液晶表示パネル10Aにマルチ画素構造を適用したものであり、4つの画素P1~P4のそれぞれが副画素Paと副画素Pbとを有している。ここでは、副画素Paが明副画素、副画素Pbが暗副画素となる例を示す。明副画素Paと暗副画素Pbは、各画素を列方向に2分割して形成されている。ここでは、簡単のために、明副画素Paと暗副画素Pbの面積は互いにほぼ等しく図示しているが、副画素Paと副画素Pbとの面積比はこれに限られず、適宜変更され得る。なお、カラー表示画素PCDを構成する4つの画素P1~P4の明副画素Paは、ここで例示するように、カラー表示画素PCDの列方向の中心に配置されることが好ましい。すなわち、第1画素P1および第2画素P2の下側の副画素および第3画素P3および第4画素P4の上側の副画素を明副画素Paとすることが好ましい。第1、第2画素の明副画素と、第3、第4画素の明副画素との間に暗副画素が存在すると、色のにじみが発生することがある。例えば、画素行に平行なエッジを有する白い四角形を表示したとき、四角形の上端のエッジでは、エッジに対応する画素行の第1および第2画素の明副画素が目立つ。すなわち、2色の画素の明副画素が目立つので、白い四角形の上端のエッジに色がにじんだ様に見えることになる。上述したように、カラー表示画素PCDを構成する4つの画素P1~P4の明副画素Paをカラー表示画素PCDの列方向の中心に配置すると、4つの色の明副画素Paが近接するので、色のにじみを防止することができる。図6に示すように、4つの画素P1~P4はそれぞれ、明副画素Paおよび暗副画素Pbを有している。明副画素PaはTFT14aに接続されており、暗副画素PbはTFT14bに接続されている。TFT14aおよび14bのゲートは共通の走査線12に接続されており、TFT14aおよび14bのソースは共通の信号線13に接続されている。すなわち、副画素Pa、Pbはそれぞれ、図1bに示した画素電極11に対応する副画素電極を有し、副画素Pa、Pbの副画素電極は、それぞれ対応するTFT14a、14bのドレインに接続されており、TFT14a、14bを介して共通の信号線ソースバスライン13に接続されている。図2に示した液晶表示パネル10Aでは、第1画素P1および第3画素P3と、第2画素P2および第4画素P4の合計4個のTFT14が共通の走査線ゲートバスライン12に接続されていたのに対し、液晶表示パネル10Eでは、第1画素P1の明副画素および暗副画素と、第2画素P2の明副画素および暗副画素の合計4個のTFT14a、14bが共通の走査線12例えば図6中の上側のGに接続されている。また、同様に、第3画素P3の明副画素および暗副画素と、第4画素P4の明副画素および暗副画素の合計4個のTFT14a、14bが共通の他の走査線12例えば図6中の下側のGに接続されている。図6に示すように、これら2本の走査線12には、共通のゲート信号が供給される。図6に示したゲート信号がハイになる期間に、TFT14a、14bがオン状態になり、対応する信号線13から信号電圧が供給される。従って、液晶表示パネル10Eの4つの画素P1~P4の各副画素合計8個の副画素には、対応するTFT14a、14bがオン状態になったときに、液晶表示パネル10Aの4つの画素P1~P4と同様に、対応する信号電圧が供給される。TFT14a、14bのゲートは、共通のゲート信号によってオン/オフ制御される。液晶表示パネル10Eの4つの画素P1~P4のそれぞれは、さらに第3のTFT14cを有している。TFT14cは、図7に示すように、暗副画素Pbの容量CSbに対して並列に接続されたバッファ容量CScとの間の電気的な接続をスイッチングする。このTFT14cのゲートは、次段の走査線例えば、Gに接続されており、次段、すなわち列方向に隣接するカラー表示画素のTFT14a、14bと同じタイミングでオン状態となる。この第3のTFT14cをオン状態とすることによって、副画素Pbが暗副画素となる。図7を参照して、液晶表示パネル10Eのm行n列の第1画素P1に明副画素Paと暗副画素Pbとが形成される動作を説明する。走査線Gのゲート信号がハイになると、TFT14a、14bがオン状態となり、信号線Saから、所定の信号電圧Vとする。が副画素Pa、Pbに供給され、副画素Paの液晶容量Clcaおよび補助容量CSa副画素容量CPaともいう。、副画素Pbの液晶容量Clcbおよび補助容量CSb副画素容量CPbともいう。が充電される。液晶容量Clca、Clcbを構成する一方の電極は各副画素の副画素電極であり、他方の電極が対向電極である。対向電極には、共通電圧対向電圧COMが供給されている。補助容量CSa、CSbを構成する一方の電極は補助容量電極であり、TFT14aまたは14bのドレイン電極に接続されており、それぞれの副画素の副画素電極と同じ電圧が供給される。補助容量CSa、CSbを構成する他方の電極は補助容量配線Cs15に接続されており、補助容量電圧が供給される。このとき、走査線Gのゲート信号はローなので、TFT14cはオフ状態にあり、バッファ容量CScは、前の垂直走査期間に書き込まれた信号電圧Vとする。が保持されている。ここで、液晶表示パネル10Eは、フレーム反転駆動されるので、現垂直走査期間に書き込まれる電圧の極性は、前垂直走査期間に書き込まれた電圧の極性と逆である。次に、走査線Gのゲート信号がローになり、TFT14a、14bがオフ状態になると、副画素容量CPaおよび副画素容量CPbはそれぞれ、Vを保持した状態になる。続いて、走査線Gのゲート信号がハイになると、TFT14cがオン状態になる。TFT14cがオン状態になると、副画素容量CPbと、バッファ容量CScとが並列に接続される。従って、副画素容量CPbが保持している電圧Vと、バッファ容量CScが保持している電圧Vとが等しくなるように、副画素容量CPbに蓄えられる電荷とバッファ容量CScに蓄えられる電荷が再分配されることになる。このとき、VはVkと逆の極性を有しているので、副画素容量CPbとバッファ容量CScとに蓄積される全体の電荷量は減少し、副画素容量CPbの電圧はVkよりも小さくなる絶対値が小さくなる。その結果、副画素Pbの輝度は、電圧Vkが保持されて状態を維持している副画素Paの輝度よりも低くなる。なお、各信号線に供給する信号電圧の極性を2以上の垂直走査期間ごとに反転させる場合でも、上記の動作によって、副画素Pbを暗副画素にすることができる。例えば、負の信号電圧を印加した後、極性を反転させて正の信号電圧を書き込むと、上述のように副画素Pbの輝度は副画素Paの輝度よりも低くなる。この後、さらに続けて正の同じ信号電圧を供給すると、このときの副画素Pbの輝度は変化しない。しかしながら、正の信号電圧を供給する2垂直走査期間の平均の輝度を考えると、副画素Pbの平均輝度は、副画素Paの輝度よりも低い。従って、各信号線に供給する信号電圧の極性を2以上の垂直走査期間ごとに反転させても、マルチ画素構造による効果を得ることができる。特開2006-133577号公報に記載のマルチ画素構造は、1つの画素に複数の液晶ドメイン典型的には少なくとも液晶層に電圧を印加したときに、液晶ドメインのディレクタの方位角右方向、時計の文字盤の3時方向を0°とし、反時計回りを正とするが、45°、135°、225°、315°となる4つの液晶ドメインを含むが形成される、ノーマリーブラックモードで表示を行う垂直配向型の液晶表示装置に好適に用いられる。本発明の液晶表示装置に適用できる他のマルチ画素構造として、本出願人による特開2004-62146号公報米国特許第6958791号明細書に開示されているものを挙げることができる。このマルチ画素構造は、1つの画素内の複数の副画素ごとに補助容量を設け、補助容量を構成する補助容量対向電極CSバスラインに接続されているを副画素ごとに電気的に独立とし、補助容量対向電極に供給する電圧補助容量対向電圧という。を変化させることによって、容量分割を利用して、複数の副画素の液晶層に印加される実効電圧を異ならせる液晶表示装置が開示されている。特開2004-62146号公報米国特許第6958791号明細書の開示内容の全てを参考のために本明細書に援用する。特開2006-133577号公報には、垂直配向型の表示装置として、いわゆるMVAモードの液晶表示装置が記載されている。MVAモードの液晶表示装置は、電極に形成された直線状のスリットや電極の液晶層側に形成された直線状の誘電体突起リブを、液晶層を介して対向する一対の基板に、基板の法線方向から見たときに、平行且つ交互になるように配置することによって、電圧印加時に形成される液晶ドメインのディレクタの方位を規制する。液晶ドメインの方位は、直線状のスリット又は誘電体突起これらを総称して直線状構造体ということにする。の延びる方位に直交する方向になる。MVAモードの液晶表示装置は、現在液晶テレビに広く用いられている。しかしながら、MVAモードの液晶表示装置においては、直線状構造体からの配向規制力で、液晶ドメインのディレクタの方位を規制するので、直線状構造体の近傍の液晶分子の応答は速く配向方向の変化が速く、直線状構造体から離れた位置の液晶分子の応答が遅いという問題がある。MVAモードの液晶表示装置よりも応答特性に優れた垂直配向型の液晶表示装置として、PSAモードの液晶表示装置が知られている。PolymerSustainedAlignmentTechnology以下、PSA技術というは、例えば、特開2002-357830号公報、特開2003-177418号公報、特開2006-78968号公報、KHanaokaetalANewMVALCDbyPolymerSustainedAlignmentTechnologySID04DIGESTp12001203、に開示されている。これら4つの文献の開示内容の全てを参考のために本明細書に援用する。PSA技術は、液晶材料中に少量の重合性化合物例えば光重合性モノマまたはオリゴマを混入しておき、液晶セルを組み立てた後、液晶層に所定の電圧を印加した状態で重合性材料に活性エネルギー線例えば紫外線を照射し、生成される重合体によって、液晶分子のプレチルト方向を制御する技術である。重合体が生成されるときの液晶分子の配向状態が、電圧を取り去った後電圧を印加しない状態においても維持記憶される。重合体で形成される層を、ここでは配向維持層ということにする。配向維持層は、配向膜の表面液晶層側に形成されるが、配向膜の表面を覆う膜の形態をとる必要は必ずしも無く、重合体の粒子が離散的に存在する形態もある。PSA技術は、液晶層に形成される電界等を制御することによって、液晶分子のプレチルト方位およびプレチルト角度を調整することができるという利点を有している。また、配向維持層によって、液晶層に接するほぼ全ての面で配向規制力を発現するので、MVAモードの液晶表示装置よりも応答特性に優れるという特徴を有している。本発明は、特に2倍速駆動等を行う場合、PSAモードの液晶表示装置に適用することが好ましい。本発明による実施形態のPSAモードの液晶表示装置は、例えば、液晶表示パネル10の画素電極11として、図8に示す画素電極11Aを用い、上述のPSA技術を適用することによって得られる。画素電極11Aは、一対の偏光板の偏光軸と重なるように配置された十字形状の幹部11t1、11t2と、十字形状の幹部11t1、11t2から略45°方向に延びる複数の枝部11b1、11b2、11b3、および11b4とを有している。幹部は、行方向水平方向に延びる幹部11t1と、列方向垂直方向に延びる幹部11t2とを有している。複数の枝部は、表示面の右方向時計の文字盤の3時方向の方位角を0°とすると、幹部から45°方位に延びる第1群枝部11b1と、135°方位に延びる第2群枝部11b2と、225°方位に延びる第3群枝部11b3と、315°方位に延びる第4群枝部11b4とを有している。垂直配向型の液晶層の液晶分子誘電異方性が負は、幹部および枝部からの斜め電界により、それぞれの枝部が延びる方位に傾斜する。これは、互いに平行に延びる枝部からの斜め電界は枝部が延びる方向に垂直な方位に液晶分子を傾斜させるように作用し、幹部からの斜め電界はそれぞれの枝部の延びる方位に液晶分子を傾斜させるように作用するからである。PSA技術を用いると、液晶層に電圧を印加した際に形成される、液晶分子の上記の配向を安定化させることができる。もちろん、本発明は、例示した実施形態の液晶表示装置に限られず、例えば、RTNVATNともいうモード、IPSモードやFSSモードの液晶表示装置に広く適用できる。なお、上記の説明では、行方向を表示面の水平方向、列方向を垂直方向としたが、これは逆になってもよい。すなわち、ゲートバスラインを垂直方向に延びるように配置し、ソースバスラインを水平方向に延びるように配置してもよい。言い換えると、上記の説明における行方向と列方向とを入れ替えてもよい。