表裏方向に貫通する貫通孔を有する半導体基板と、前記半導体基板の上に形成された第1の絶縁膜と、前記第1の絶縁膜に前記貫通孔を覆うように形成された第1の配線と、前記第1の絶縁膜の上に、前記第1の配線を覆うように形成された第2の絶縁膜と、前記第2の絶縁膜における前記第1の配線の上側部分に形成された第2の配線と、前記貫通孔における少なくとも内壁面に形成されると共に、前記第1の配線及び第2の配線とそれぞれ電気的に接続される貫通電極とを備え、前記第1の配線は、1つ又は複数の第1の孔部を有し、前記第2の配線は、前記第1の配線の前記第1の孔部を覆うように形成されていることを特徴とする半導体装置。前記半導体基板に形成された活性素子をさらに備えていることを特徴とする請求項1に記載の半導体装置。前記第2の配線は、前記貫通電極の上側の領域において互いに分離した複数の配線を含み、前記第2の配線を構成する前記複数の配線のそれぞれの平面積は、前記複数の第1の孔部のそれぞれの開口面積よりも大きいことを特徴とする請求項1又は2に記載の半導体装置。前記第1の孔部及び第2の配線の少なくとも一方は、平面多角形状であることを特徴とする請求項3に記載の半導体装置。前記第1の孔部及び第2の配線の少なくとも一方は、平面四角形状であることを特徴とする請求項4に記載の半導体装置。前記第2の配線は、前記貫通電極の上を覆う1つの配線からなり、且つ、前記第1の配線の前記第1の孔部と重ならない領域に形成された第2の孔部を有していることを特徴とする請求項1又は2に記載の半導体装置。前記第1の孔部及び第2の孔部は、平面四角形状であることを特徴とする請求項6に記載の半導体装置。前記第1の孔部は、平面長方形状であり、且つ、長手方向の端部は、前記貫通孔の端部と重なる位置に形成されていることを特徴とする請求項1~7のいずれか1項に記載の半導体装置。前記第1の配線の幅は、前記貫通孔の開口幅よりも大きいことを特徴とする請求項1~8のいずれか1項に記載の半導体装置。第1の半導体基板に形成された第1の半導体装置と、前記第1の半導体装置の上に積層されて固着され、第2の半導体基板に形成された第2の半導体装置とを備え、前記第1の半導体装置及び第2の半導体装置の少なくとも一方は、請求項1~9のいずれか1項に記載の半導体装置であることを特徴とする積層型半導体装置。半導体基板の上に第1の絶縁膜を形成する工程aと、前記第1の絶縁膜に第1の配線を形成する工程bと、前記第1の絶縁膜の上に第2の絶縁膜を形成する工程cと、前記第2の絶縁膜に第2の配線を形成する工程dと、前記半導体基板における前記第1の絶縁膜と反対側の面から、前記第1の配線及び第2の配線と電気的に接続される貫通電極を形成する工程eとを備え、前記工程bにおいて、前記第1の配線に、1つ又は複数の第1の孔部を形成する工程を含み、前記工程dにおいて、前記第2の配線は、前記第1の配線の前記第1の孔部を覆うように形成することを特徴とする半導体装置の製造方法。前記工程aよりも前に、前記半導体基板における前記貫通孔の形成領域を除く領域に、活性素子を形成する工程fをさらに備えていることを特徴とする請求項11に記載の半導体装置の製造方法。前記工程eにおいて、前記貫通電極は、前記半導体基板における前記第1の絶縁膜と反対側の面から、前記半導体基板を貫通すると共に、前記第1の配線の前記第1の孔部から前記第2の配線を露出する貫通孔を形成し、形成した前記貫通孔に導電材料を埋め込むことにより形成することを特徴とする請求項11又は12に記載の半導体装置の製造方法。前記工程eにおいて、前記貫通孔はドライエッチングにより形成することを特徴とする請求項13に記載の半導体装置の製造方法。前記工程dにおいて、前記第2の配線は、前記貫通電極の上側の領域において互いに分離した複数の配線として形成し、前記第2の配線の前記複数の配線のそれぞれの平面積は、前記複数の第1の孔部のそれぞれの開口面積よりも大きく形成することを特徴と請求項11~14のいずれか1項に記載の半導体装置の製造方法。前記工程bにおいて、前記第1の配線の前記第1の孔部は、平面四角形状に形成し、前記工程dにおいて、前記第2の配線の前記複数の配線の少なくとも1つは、平面四角形状に形成することを特徴とする請求項15に記載の半導体装置の製造方法。前記工程dにおいて、前記第2の配線は、前記貫通電極の上側の領域を覆う1つの配線として形成し、前記第1の配線の前記第1の孔部と重ならない領域に第2の孔部を形成することを特徴とする請求項11~14のいずれか1項に記載の半導体装置の製造方法。前記工程bにおいて、前記第1の配線の前記第1の孔部は、平面四角形状に形成し、前記工程dにおいて、前記第2の配線の前記第2の孔部は、平面四角形状に形成することを特徴とする請求項17に記載の半導体装置の製造方法。前記工程bにおいて、前記第1の孔部は、平面長方形状に形成し、前記第1の孔部の長手方向の端部は、前記貫通孔の端部と重なるように形成することを特徴とする請求項11~18のいずれか1項に記載の半導体装置の製造方法。前記工程bにおいて、前記第1の配線の幅は、前記貫通孔の開口幅よりも大きく形成することを特徴とする請求項11~19のいずれか1項に記載の半導体装置の製造方法。しかしながら、従来の貫通電極を有する半導体装置は、貫通電極と直接に接続される第1の配線層及びその上の配線層において不具合が生じる。すなわち、貫通電極と直接に接続される配線の大きさが、例えば1辺が5μmの正方形状である場合に、その面積は25μm2と極めて大きくなる。このため、面積が大きい配線を形成する際に、例えばダマシン法を用いると、絶縁膜上の不要な配線材料である銅Cuを化学機械研磨Cu-CMP法により除去する際に、ディッシングが生じ、配線の中央部分の厚さが薄くなることがある。このため、配線に所定の厚さを得られないことから、半導体装置の歩留まりが低下したり、さらには動作不良が生じたりする。一般に、面積が比較的に大きい配線パターンにおいて、CMPを行う際に生じるディッシングを防ぐには、配線層を一様なパターンとするのではなく、網目メッシュ状等にして、面積が大きい配線パターンの中に非金属部分を設ける。これにより、配線パターンが一様な大面積パターンとなることを避けることができ、ディッシングが防止される。ところが、半導体基板の裏面から貫通電極を形成する場合は、貫通電極と直接に接続される配線第1の配線層が、貫通孔の形成時にはエッチストップ層となる。このため、貫通孔の直径よりも大きい領域にわたって、一様な金属膜を形成する必要がある。これにより、ディッシングの発生を避けることができず、貫通電極と接続される配線の信頼性が低下するという問題がある。本発明は、前記の問題を解決し、貫通電極と直接に接続される配線の信頼性を向上できるようにすることを目的とする。前記の目的を達成するため、本発明は、半導体装置を、貫通電極と直接に接続される配線として、下層の絶縁膜に形成される孔部を有する第1の配線と、その上層に形成され第1の配線の孔部を覆う塞ぐように形成された第2の配線とを用いる構成とする。具体的に、本発明に係る半導体装置は、表裏方向に貫通する貫通孔を有する半導体基板と、半導体基板の上に形成された第1の絶縁膜と、第1の絶縁膜に貫通孔を覆うように形成された第1の配線と、第1の絶縁膜の上に、第1の配線を覆うように形成された第2の絶縁膜と、第2の絶縁膜における第1の配線の上側部分に形成された第2の配線と、貫通孔における少なくとも内壁面に形成されると共に、第1の配線及び第2の配線とそれぞれ電気的に接続される貫通電極とを備え、第1の配線は1つ又は複数の第1の孔部を有し、第2の配線は第1の配線の第1の孔部を覆うように形成されている。本発明の半導体装置によると、貫通電極は、貫通孔における少なくとも内壁面に形成されると共に、第1の配線及び第2の配線とそれぞれ電気的に接続される。その上、第1の配線は1つ又は複数の第1の孔部を有し、第2の配線は第1の配線の第1の孔部を覆うように形成されている。このように、第1の配線は1つ又は複数の孔部を有しているため、該配線のCMP等による形成時に生じるディッシングを防止することができる。また、第1の配線に孔部を設けても、貫通電極は該第1の配線の上に形成される第2の配線と電気的に接続されるので低抵抗を維持できる。その結果、貫通電極と直接に接続される配線の信頼性を向上することができる。本発明の半導体装置は、半導体基板に形成された活性素子をさらに備えていることが好ましい。本発明の半導体装置において、第2の配線は、貫通電極の上側の領域において互いに分離した複数の配線を含み、第2の配線を構成する複数の配線のそれぞれの平面積は、複数の第1の孔部のそれぞれの開口面積よりも大きいことが好ましい。このようにすると、貫通孔を形成する際のエッチング時に、第2の配線層をより確実にエッチストップ層とすることができる。この場合に、第1の孔部及び第2の配線の少なくとも一方は、平面多角形状であってもよい。さらにこの場合に、第1の孔部及び第2の配線の少なくとも一方は、平面四角形状であってもよい。本発明の半導体装置において、第2の配線は、貫通電極の上を覆う1つの配線からなり、且つ、第1の配線の第1の孔部と重ならない領域に形成された第2の孔部を有していてもよい。このようにすると、貫通電極と接続される第2の配線の体積が大きくなるため、貫通電極の全体としての熱抵抗を低減することが可能となる。この場合に、第1の孔部及び第2の孔部は、平面四角形状であってもよい。本発明の半導体装置において、第1の孔部は平面長方形状であり、且つ長手方向の端部は、貫通孔の端部と重なる位置に形成されていてもよい。このようにすると、貫通電極と第1の配線及び第2の配線との接触面積を大きく取ることができるため、貫通電極と各配線層との低抵抗化が可能となる。本発明の半導体装置において、第1の配線の幅は、貫通孔の開口幅よりも大きいことが好ましい。このようにすると、貫通孔を形成する際のエッチング時に、第1の配線層をより確実にエッチストップ層とすることができる。本発明に係る積層型半導体装置は、第1の半導体基板に形成された第1の半導体装置と、第1の半導体装置の上に積層されて固着され、第2の半導体基板に形成された第2の半導体装置とを備え、第1の半導体装置及び第2の半導体装置の少なくとも一方は、本発明に係る半導体装置である。本発明の積層型半導体装置によると、本発明に係る貫通電極を有する半導体装置を含むため、信頼性が高い積層型半導体装置を得ることができる。本発明に係る半導体装置の製造方法は、半導体基板の上に第1の絶縁膜を形成する工程aと、第1の絶縁膜に第1の配線を形成する工程bと、第1の絶縁膜の上に第2の絶縁膜を形成する工程cと、第2の絶縁膜に第2の配線を形成する工程dと、半導体基板における第1の絶縁膜と反対側の面から、第1の配線及び第2の配線と電気的に接続される貫通電極を形成する工程eとを備え、工程bにおいて、第1の配線に1つ又は複数の第1の孔部を形成する工程を含み、工程dにおいて、第2の配線は第1の配線の第1の孔部を覆うように形成する。本発明の半導体装置の製造方法によると、第1の配線を形成する工程において、1つ又は複数の第1の孔部を形成し、また、第2の配線を形成する工程において、第2の配線は第1の配線の第1の孔部を覆うように形成する。このため、貫通電極を形成する工程において、第1の配線は1つ又は複数の孔部を有しているので、該配線のCMP等による形成時に生じるディッシングを防止することができる。また、第1の配線に孔部を設けても、貫通電極は該第1の配線の上に形成される第2の配線と電気的に接続されるので低抵抗を維持できる。その結果、貫通電極と直接に接続される配線の信頼性を向上することができる。本発明の半導体装置の製造方法は、工程aよりも前に、半導体基板における貫通孔の形成領域を除く領域に、活性素子を形成する工程fをさらに備えていることが好ましい。本発明の半導体装置の製造方法は、工程eにおいて、貫通電極は、半導体基板における第1の絶縁膜と反対側の面から、半導体基板を貫通すると共に、第1の配線の第1の孔部から第2の配線を露出する貫通孔を形成し、形成した貫通孔に導電材料を埋め込むことにより形成してもよい。このようにすると、貫通孔を形成する際のエッチング時に、第1の配線層及び第2の配線層をエッチストップ層とすることができる。この場合に、工程eにおいて、貫通孔はドライエッチングにより形成することが好ましい。本発明の半導体装置の製造方法は、工程dにおいて、第2の配線は、貫通電極の上側の領域において互いに分離した複数の配線として形成し、第2の配線の複数の配線のそれぞれの平面積は、複数の第1の孔部のそれぞれの開口面積よりも大きく形成することが好ましい。このようにすると、貫通孔を形成する際のエッチング時に、第2の配線層をより確実にエッチストップ層とすることができる。この場合に、工程bにおいて、第1の配線の第1の孔部は、平面四角形状に形成し、工程dにおいて、第2の配線の複数の配線の少なくとも1つは、平面四角形状に形成してもよい。本発明の半導体装置の製造方法は、工程dにおいて、第2の配線は、貫通電極の上側の領域を覆う1つの配線として形成し、第1の配線の第1の孔部と重ならない領域に第2の孔部を形成してもよい。このようにすると、貫通電極と接続される第2の配線の体積が大きくなるため、貫通電極の全体としての熱抵抗を低減することが可能となる。この場合に、工程bにおいて、第1の配線の第1の孔部は、平面四角形状に形成し、工程dにおいて、第2の配線の第2の孔部は、平面四角形状に形成してもよい。本発明の半導体装置の製造方法は、工程bにおいて、第1の孔部は、平面長方形状に形成し、第1の孔部の長手方向の端部は、貫通孔の端部と重なるように形成してもよい。このようにすると、貫通電極と第1の配線及び第2の配線との接触面積を大きくとることができるため、貫通電極と各配線層との低抵抗化が可能となる。本発明の半導体装置の製造方法は、工程bにおいて、第1の配線の幅は、貫通孔の開口幅よりも大きく形成してもよい。このようにすると、貫通孔を形成する際のエッチング時に、第1の配線層をより確実にエッチストップ層とすることができる。本発明に係る半導体装置及びその製造方法並びに積層型半導体装置によると、貫通電極と直接に接続される配線の信頼性を向上することができる。第1の実施形態本発明の第1の実施形態係る半導体装置について図1aを参照しながら説明する。図1aに示すように、第1の実施形態に係る半導体装置100は、シリコンSiからなる半導体基板1に形成されたトランジスタ又はダイオード図示せず等の活性素子を有している。例えばトランジスタは、半導体基板1の上部に形成された素子分離2によって絶縁されたソース及びドレインである2つの不純物領域3と、半導体基板1の主面上であって、不純物領域3同士の間にゲート絶縁膜4を介在させて形成されたゲート電極5とを有している。半導体基板1の主面上にはゲート電極5を覆うように、例えば酸化シリコンSiO2からなる第1層間絶縁膜7aが形成されている。第1層間絶縁膜7aには、不純物領域3及びゲート電極5とそれぞれ接続される複数のコンタクト6が形成されている。第1層間絶縁膜7aの上には、例えば酸化シリコンSiO2、炭素含有酸化シリコンSiOC又はフッ素含有酸化シリコンSiOFからなる第2層間絶縁膜7bが形成されている。第2層間絶縁膜7bには、コンタクト6と接続され、且つ半導体装置内における信号の伝達又は電源電圧の供給を行う複数の第1配線8aが形成されている。第2層間絶縁膜7bの上には、例えばSiO2、SiOC又はSiOFからなる第3層間絶縁膜7cが形成されている。第3層間絶縁膜7cには、第1配線8aと接続される第1ビア9aと、該第1ビア9aを介して第1配線8aと電気的に接続される第2配線8bが形成されている。第3層間絶縁膜7cの上には、例えばSiO2、SiOC又はSiOFからなる第4層間絶縁膜7dが形成されている。第4層間絶縁膜7dには、第2配線8bと接続される第2ビア9bと、該第2ビア9bを介して第2配線8bと電気的に接続される第3配線8cが形成されている。第4層間絶縁膜7dの上には、例えばSiO2、SiOC、SiOF又は窒化シリコンSiNからなる第5層間絶縁膜7eが形成されている。第5層間絶縁膜7eには、第3配線8cと接続される第3ビア9cと、該第3ビア9cと接続され且つ外部との信号の授受を行うパッド10が形成されている。ここで、第2層間絶縁膜7b、第3層間絶縁膜7c、第4層間絶縁膜7d及び第5層間絶縁膜7eと、第1配線8a、第2配線8b及び第3配線8cと、第1ビア9a、第2ビア9b及び第3ビア9cとから配線層8が構成されている。また、図1aに示すように、半導体基板1における第1層間絶縁膜7aと反対側の面裏面には、該半導体基板1を貫通する貫通孔1Aが形成されている。貫通孔1Aは、第1配線8aと同層の第2層間絶縁膜7bに形成された第1の外部接続用配線8a1と、さらに第2配線8bと同層の第3層間絶縁膜7cに形成された第2の外部接続用配線8b1とをそれぞれ露出するように形成されている。貫通孔1Aの少なくとも内壁面上には、例えばSiO2又はSiNからなる絶縁膜12が形成されている。また、絶縁膜12における貫通孔1Aの少なくとも内壁面上には、バリア膜13が形成されている。バリア膜13には、貫通電極17を形成する導電材料に対してバリア性を持つ材料であることが望ましく、例えばタンタルTa、窒化タンタルTaN、チタンTi、チタンタングステンTiW又は窒化チタンTiN等を用いてもよく、また、これらのうちの少なくとも2種類の材料を積層するか、合金として用いてもよい。絶縁膜12及びバリア膜13が形成された貫通孔1Aの内側には、導電材17からなる貫通電極15Aが形成されている。これにより、貫通電極15Aと第1の外部接続用配線8a1及びその上の第2の外部接続用配線8b1とが電気的に接続される。半導体基板1の裏面上には、貫通電極15Aと一体に形成された裏面配線15Bが形成されている。さらに、貫通孔1Aを埋めると共に、裏面配線15Bを覆うように裏面絶縁膜16が形成されている。裏面絶縁膜16には、ポリイミド又はベンゾシクロブテンBCB等の絶縁性樹脂材を用いることができる。裏面絶縁膜16には、裏面配線15Bと電気的に接続されるバンプ18が形成されている。図1a及び図1bに示すように、第1の実施形態に係る貫通電極15Aと直接に接続される第1の外部接続用配線8a1は、貫通電極15Aと接触する面が一様な膜状ではなく、複数の孔部19aを設けた、いわゆるメッシュ状パターンを持つことを特徴とする。ここで、第1の外部接続用配線8a1における幅は、貫通孔1Aの開口幅よりも大きいことが好ましい。このようにすると、第1の外部接続用配線8a1を、貫通孔1Aを形成する際のエッチストッパとして確実に機能させることができる。また、図1a及び図1cに示すように、第1の外部接続用配線8a1の上層に形成された第2の外部接続用配線8b1は、それぞれの周囲に間隙19bを有する複数の島状パターン格子状パターンを持つ。さらに、第2の外部接続用配線8b1は、それぞれ第1の外部接続用配線8a1における各孔部19aを覆うことができるように、該孔部19aの開口面積より大きい平面積を持つことを特徴とする。なお、第2の外部接続用配線8b1は、第1の外部接続用配線8a1の孔部19aの開口寸法よりも少なくとも0.1μm程度大きいことが好ましい。第1の外部接続用配線8a1における貫通電極15Aと対向する各孔部19aには、貫通孔1Aの内壁面上に形成された絶縁膜12と同一組成の絶縁膜と、バリア膜13と、貫通電極15Aと同一組成の導電材17とが埋め込まれている。このように、貫通電極15Aと対向する第1の外部接続用配線8a1をメッシュ状パターンとし、且つ、第2の外部接続用配線8b1を第1の外部接続用配線8a1のメッシュ状パターンを塞ぐ複数の島状パターンとすることにより、各外部接続用配線8a1、8b1は、いずれも一様な金属膜とはならない。従って、各外部接続用配線8a1、8b1をそれぞれ形成する際に生じるディッシングを防止することができる。さらに、貫通孔1Aを形成する際に、エッチング法を用いる場合には、第1の外部接続用配線8a1の各孔部19aにおいて、第2層間絶縁膜7bがエッチングされる。このエッチングプロセスにおいては、第2の外部接続用配線8b1をエッチストップとして用いることができる。すなわち、貫通孔1Aをエッチングにより形成する際には、第1の外部接続用配線8a1及び第2の外部接続用配線8b1をそれぞれエッチストップ層として用いることができる。これにより、貫通孔1Aは、形状不良を起こすことなく、良好な形状で形成することができる。ここで、第1配線8a、第2配線8b及び第3配線8cと、第1ビア9a、第2ビア9b及び第3ビア9cと、第1の外部接続用配線8a1及び第2の外部接続用配線8b1とは、いずれも銅Cu又は銅Cuを主成分とする合金からなることが好ましい。また第1の外部接続用配線8a1の厚さは、0.05μm~1μm程度が好ましく、第2の外部接続用配線8b1の厚さは、0.05μm~1.5μm程度が好ましい。なお、図1bにおいては、第1の外部接続用配線8a1に形成する孔部19aが縦横に3個ずつ形成されているが、これは便宜上に過ぎず、実際には第1の外部接続用配線8a1の大きさに応じて、必要な個数が形成される。また、第1の外部接続用配線8a1の孔部の開口形状及び第2の外部接続用配線8b1の平面形状は、正方形状に限られず、長方形状であってもよい。-製造方法-以下、前記のように構成された半導体装置の製造方法について図2~図6を参照しながら説明する。まず、図2aに示すように、シリコンSiからなる半導体基板1の上部に、各活性素子を電気的に絶縁する素子分離2を公知のシャロウトレンチ分離STI等によって形成する。その後、不純物を選択的にイオン注入して、例えばトランジスタのウェル図示せずを形成する。続いて、半導体基板1の表面上に、ゲート絶縁膜4及びゲート電極5を選択的に形成し、その後、ゲート電極5をマスクとして、ウェルの上部にソース及びドレインとなる不純物領域3を形成する。続いて、化学気相堆積CVD法により、半導体基板1の主面上に、ゲート電極5を覆うように第1層間絶縁膜7aを形成する。その後、リソグラフィ法及びエッチング法により、第1層間絶縁膜7aに、不純物領域3及びゲート電極5をそれぞれ露出する複数のコンタクトホールを形成する。続いて、CVD法又はスパッタ法等により、形成した各コンタクトホールに所定の金属を充填して、複数のコンタクト6を形成する。次に、図2b、図3a及び図3bに示すように、第1層間絶縁膜7aの上に、公知の技術、例えばダマシン法又はデュアルダマシン法等により複数の配線層を形成する。すなわち、第1層間絶縁膜7aの上に第2層間絶縁膜7bを堆積し、堆積した第2層間絶縁膜7bに第1配線8aを形成する。続いて、第2層間絶縁膜7bの上に第3層間絶縁膜7cを堆積し、堆積した第3層間絶縁膜7cに、第1配線8aと接続される第1ビア9aと、該第1ビア9aを介して第1配線8aと接続される第2配線8bを形成する。この工程を繰り返して、第4層間絶縁膜7d、第2ビア9b及び第3配線8cと、第5層間絶縁膜7e、該第3ビア9c及びパッド10とを形成し、所望の層数を有する配線層8を形成する。なお、図3bにおいては、配線層の層数を4層としたが、本発明は4層に限定されず、任意の層数に適用可能である。第1の実施形態の特徴として、第2層間絶縁膜7bにおける貫通孔形成領域22の上側部分に形成され、後工程で貫通電極と直接に接合する第1の外部接続用配線8a1のレイアウトを一様な連続膜ではなく、図1bに示すメッシュ状パターンとして形成する。さらに、第2層間絶縁膜7bの上の第3層間絶縁膜7cに形成される第2の外部接続用配線8a2のレイアウトは、少なくとも第1の外部接続用配線8a1の各孔部19aを覆う塞ぐように、それぞれが各孔部19aの平面積よりも大きい複数の島状パターンとして形成する。第1の外部接続用配線8a1の各孔部19aは、例えば1辺が200nm~600nmの平面四角形状であり、400nm~800nm程度の間隔で形成する。一方、第2の外部接続用配線8a2のそれぞれの大きさは、一辺が300nm~700nm程度とする。なお、第1の外部接続用配線8a1の平面視での幅は、貫通孔形成領域22の径と比べて、少なくとも0.1μm程度大きいことが好ましい。次に、図4aに示すように、半導体基板1の裏面側から、グラインド又は化学機械研磨CMP等の公知技術により、半導体基板1を研磨して薄化する裏面研磨。薄化後の半導体基板1の厚さは10μm~200μm、好ましくは50μm~100μm程度である。次に、図4bに示すように、リソグラフィ法及びエッチング法により、薄化された半導体基板1の裏面の貫通孔形成領域22から、半導体基板1を貫いて、第1層間絶縁膜7aを露出する貫通孔1Aを形成する。貫通孔1Aの径は1μm~200μm、望ましくは50μm~100μm程度である。ここでのエッチングは、ドライエッチングでもウェットエッチングでもよい。続いて、貫通孔1Aの内壁面上及び底面上を含む半導体基板1の裏面の前面に、絶縁膜12を堆積する。絶縁膜12には、SiO2、SiN又はSiON等を用い、その厚さは、貫通孔1Aの側壁面上で10nm~1μm程度とする。次に、図4cに示すように、半導体基板1の裏面側からドライエッチングを行って、絶縁膜12の全面にわたってエッチングを施す。このエッチング工程は、堆積した絶縁膜12における、薄化された半導体基板1の裏面上の厚さと貫通孔1Aの底面上の厚さとの差を利用する。これにより、絶縁膜12における貫通孔1Aの底部と、その上の第1層間絶縁膜7a、第2層間絶縁膜7b及び第3層間絶縁膜7cとを順次除去する。具体的には、貫通孔1Aの底部で、第1層間膜7aの直下に堆積した絶縁膜12を除去する。続いて、第1層間絶縁膜7aと、第2層間絶縁膜7bにおける第1の外部接続用配線8a1の各孔部19aに含まれる部分と、さらに各孔部19aを通して第3層間絶縁膜7cとを順次除去し、これにより、第1の外部接続用配線8a1及び第2の外部接続用配線8a2が貫通孔1Aからそれぞれ露出する。次に、図5aに示すように、貫通孔1Aを含む半導体基板1の裏面の全面に、バリア膜13及びシード膜14を順次堆積する。バリア13膜の材料には、前述したように、例えばタンタルTa、窒化タンタルTaN、チタンTi、チタンタングステンTiW又は窒化チタンTiNを用いることができる。また、これらのうちの少なくとも2種類の材料を積層するか、合金として用いることができる。バリア膜13の堆積方法には、物理的気相堆積PVD法、CVD法又は原子層堆積ALD法等を用いることが望ましい。シード膜14の材料には、銅Cu、ニッケルNi若しくはタングステンW、又はこれらを組み合わせて用いることが好ましい。シード膜14の堆積方法には、PVD法、CVD法又はALD法等を用いることが望ましい。なお、バリア膜13が十分に低い抵抗値を持ち、後工程のめっき工程において、不具合が生じない場合は、シード膜14は必ずしも設ける必要はない。次に、図5bに示すように、半導体基板1の裏面上に、リソグラフィ法により、貫通孔1A及び裏面配線の形成領域を開口パターンに持つレジスト膜を形成する。続いて、形成したレジスト膜の上から、導電材17である、めっきを施して、貫通電極15A及び該貫通電極15Aと一体に形成された裏面配線15Bとを形成する。その後、レジスト膜と、不要なシード膜14及びバリア膜13とを除去する。なお、用いるめっき法は、電解めっき法及び無電解めっき法のいずれでもよい。めっき金属には、銅Cu、ニッケルNi又は金Au等を用いることができる。また、レジスト膜の除去並びに不要なシード膜及びバリア膜の除去にはウェットプロセスが望ましく、各材料に適した溶媒を用いる。次に、図6aに示すように、半導体基板1の裏面上に裏面絶縁膜16を、貫通電極15Aにおける貫通孔1Aの内側領域を埋めるように形成する。形成した裏面絶縁膜16は、裏面配線15Bのパッシベーション膜となると共に、該裏面絶縁膜16によって、半導体基板1の機械的な強度が向上する。裏面絶縁膜16の材料は、前述のように、ポリイミド又はBCB等を用いることが望ましい。また、裏面絶縁膜16の形成方法には、スピンコート法等の既知の技術を用いることができる。次に、図6bに示すように、裏面絶縁膜16における裏面配線15Bの出力位置に、開口部を設け、設けた開口部に裏面配線15Bと接続されるバンプ18を形成する。以上のようにして、貫通電極15Aを有する半導体装置100を得る。なお、第1の実施形態に係る半導体装置100は、図1aに示したように、貫通電極15Aを構成する導電材17が貫通孔1Aの壁面上にのみ形成される、いわゆるコンフォーマルな形状としたが、コンフォーマルな形状に限られない。例えば、図7aに示すように、貫通孔1Aの内部の全体を導電材17で埋め込む形状としてもよい。また、図7bに示すように、貫通孔1Aにおける基板面に垂直な方向の断面の径が、半導体基板1の裏面側で大きく、表面側で小さいテーパ構造としてもよい。この場合にも、貫通孔1Aの内部の全体を導電材17で埋め込む形状としてもよい。また、第1の実施形態においては、図1b及び図1cに示したように、第1の外部接続用配線8a1に形成された複数の孔部19aの配置を行列状としているが、この配置に限られない。例えば、図8a及び図8bに示すように、千鳥状の配置、さらには任意の配置でも構わない。また、第1の実施形態においては、図1b及び図1cに示したように、第1の外部接続用配線8a1に形成された各孔部19aの開口形状を正方形状としたが、この形状に限られない。例えば、孔部19aの開口形状は、図9aに示す長方形状、図9bに示す六角形状、又は図9cに示す八角形状等の任意の角数を有する多角形状でもよい。さらには、凸型の多角形状に限らず、図9dに示すような、十字型等の凹型の多角形状であってもよい。また、第1の実施形態においては、図1b及び図1cに示したように、貫通電極15Aを構成する貫通孔1Aの開口形状を円形状としたが、図10a及び図10bに示すように、六角形状又は八角形状でもよく、さらには任意の角数を有する多角形状でもよい。第1の実施形態の第1変形例図11aに示すように、第1の実施形態に係る半導体装置は、第1変形例として、該半導体装置100A、100Bを2層以上積層することにより、積層型半導体装置150とすることができる。例えば、第1の半導体装置100Aを樹脂基板24の上にアンダーフィル材25により固着し、バンプ18及び裏面配線15Bを介して貫通電極15Aと電気的に接続する。さらに、第2の半導体装置100Bを第1の半導体装置100Aの上にアンダーフィル材25により固着し、パッド10、バンプ18及び裏面配線15Bを介して貫通電極15Aと電気的に接続する。第1の実施形態の第2変形例図11bに示すように、第1の実施形態に係る半導体装置は、活性素子を含まない半導体基板に貫通電極15Aを設けることにより、シリコンインターポーザ100Cとして用いることも可能である。例えば、貫通電極15Aを有し且つ活性素子を含まないシリコンインターポーザ100Cを、樹脂基板24の上にアンダーフィル材25により固着し、バンプ18及び裏面配線15Bを介して貫通電極15Aと電気的に接続する。さらに、いずれも活性素子を有する第1の半導体チップ110Aのバンプ18と、第2の半導体チップ110Bのバンプ18とをシリコンインターポーザ100Cのパッド10とそれぞれ電気的に接続する。なお、第1及び第2の変形例においても、図7~図10に記載した構成を適用することが可能である。第2の実施形態以下、本発明の第2の実施形態に係る半導体装置について図12を参照しながら説明する。第2の実施形態において、第1の実施形態と同一の構成部材には同一の符号を付すことにより説明を省略する。図12cに示すように、第2の実施形態に係る半導体装置101は、第1の実施形態に係る半導体装置100と比べて、貫通電極15Aと直接に接続される第2の外部接続用配線8b1の構成が異なる。すなわち、第2の実施形態に係る第2の外部接続用配線8b1は、複数の島状パターンに代えて、複数の孔部19cを有する一体の金属膜として形成される。さらに、第2の外部接続用配線8b1の各孔部19cは、第1の外部接続用配線8a1の各孔部19aの上側部分には形成されず、互いに重ならない領域に形成される。図12cに示す構造を用いることにより、貫通電極15Aを設けた半導体装置101は、該貫通電極15Aと直接に接続される第2の外部接続用配線8b1の体積が第1の実施形態と比べて大きくなることにより、放熱性が向上するという効果を得られる。貫通電極15Aを設けた半導体装置を少なくとも1つ含む半導体装置を複数縦方向に積層した積層型半導体装置は、各半導体装置が発生する熱を効率良く拡散させることが難しく、温度上昇による活性素子の動作変動が課題となることがある。従って、第2の実施形態に係る第1の外部接続用配線8a1及び第2の外部接続用配線8b1の構造を用いることにより、放熱の課題を解決することが可能となる。なお、第2の実施形態においても、各孔部19a、19cの開口形状は、図9a~図9dに示す形状としてもよい。また、第2の実施形態においても、貫通孔1Aの開口形状を図10a及び図10bに示す形状としてもよい。また、第2の実施形態に係る半導体装置101の製造方法は、第1の実施形態に係る半導体装置100と実質的に同等であり、第2の外部接続用配線8b1のマスクパターンを図12cが得られるパターンとすればよい。第3の実施形態以下、本発明の第3の実施形態に係る半導体装置について図13を参照しながら説明する。第3の実施形態において、第1及び第2の実施形態と同一の構成部材には同一の符号を付すことにより説明を省略する。図13bに示すように、第3の実施形態に係る半導体装置103は、第2の実施形態に係る半導体装置101と比べて、貫通電極15Aと直接に接続される第1の外部接続用配線8a1の構成が異なる。すなわち、第3の実施形態に係る第1の外部接続用配線8a1は、各孔部19aの開口形状を正方形状から、互いに並行に延びる長方形スリット状としている。従って、第1の外部接続用配線8a1の上に形成される第2の外部接続用配線8b1の各孔部19cは、第2の実施形態と同様に、各孔部19aと互いに重ならない領域に形成される。ここで、少なくとも1つの孔部19aにおける長手方向の端部は、貫通孔1Aの端部と重なる位置に形成されていることが好ましい。このようにすると、貫通電極15Aと第1の外部接続用配線8a1及び第2の外部接続用配線8b1との接触面積を大きく取ることができるため、貫通電極15Aと各外部接続用配線層8a1、8b1との低抵抗化が可能となる。なお、図14に示すように、第2の外部接続用配線8b1の各孔部19cにおいても、第1の外部接続用配線8a1と同様に、互いに並行に延びるスリット状であってもよい。また、第3の実施形態に係る半導体装置102の製造方法は、第2の実施形態に係る半導体装置101と実質的に同等であり、第1の外部接続用配線8a1及び第2の外部接続用配線8b1のそれぞれのマスクパターンを、図13b及び図13c又は図13b及び図14が得られるパターンとすればよい。