"プロセッサと、予め複数の命令が格納されている命令メモリと、前記プロセッサから命令アドレスを受け取り、命令メモリにアクセスして第1命令を読み取る命令展開装置と、を有し、前記命令展開装置は、前記第1命令が展開可能な命令か否かを判断する展開判定部と、前記第1命令が展開可能な命令であれば、同じオペコードでオペランドを同じステップ幅で変化させて2語以上の第2命令に展開する命令展開部と、を有し、2語以上の前記第2命令を1サイクルごとに前記プロセッサに出力する、ことを特徴とする演算処理装置。前記第1命令が展開可能な命令であれば、2語以上の前記第2命令を1サイクルごとに前記プロセッサに出力し、前記第1命令が展開されない命令であれば、当該第1命令をそのままプロセッサに出力するセレクタを有する、ことを特徴とする請求項1に記載の演算処理装置。前記命令メモリに格納された複数の命令は、所定数の命令で構成された命令系列を含み、該命令系列は、それぞれの命令のオペコードが同一であり、それぞれの命令の少なくとも1つのオペランド部が予め決まった規則で変化し、残りのオペランド部が変化しない状態で前記命令メモリに格納されている,ことを特徴とする請求項2に記載の演算処理装置。プロセッサから命令アドレスを受け取り、命令メモリにアクセスして第1命令を読み取り、前記第1命令が展開可能な命令か否かを判断し、前記第1命令が展開可能な命令であれば、同じオペコードでオペランドを同じステップ幅で変化させて2語以上の第2命令に展開し、2語以上の前記第2命令を1サイクルごとに前記プロセッサに出力し、前記第1命令が展開されない命令であれば、当該第1命令をそのままプロセッサに出力する、ことを特徴とする演算処理方法。前記命令メモリに格納された複数の命令は、所定数の命令で構成された命令系列を含み、該命令系列は、それぞれの命令のオペコードが同一であり、それぞれの命令の少なくとも1つのオペランド部が予め決まった規則で変化し、残りのオペランド部が変化しない状態で前記命令メモリに格納されている,ことを特徴とする請求項4に記載の演算処理方法。前述したように、例えば、大量の情報処理が必要とされるマルチメディア等の分野では、SIMDアーキテクチャが利用されている。しかしながら、そのようなSIMDアーキテクチャでは、命令メモリへのアクセス回数が増大するため、演算処理システムにより消費される電力が大きくなるといった問題がある。一実施形態によれば、プロセッサと、予め複数の命令が格納されている命令メモリと、前記プロセッサから命令アドレスを受け取り、命令メモリにアクセスして第1命令を読み取る命令展開装置と、を有する演算処理装置が提供される。前記命令展開装置は、前記第1命令が展開可能な命令か否かを判断する展開判定部と、前記第1命令が展開可能な命令であれば、同じオペコードでオペランドを同じステップ幅で変化させて2語以上の第2命令に展開する命令展開部と、を有する。そして、前記命令展開装置は、2語以上の前記第2命令を1サイクルごとに前記プロセッサに出力する。開示の演算処理装置および演算処理方法は、命令メモリへのアクセス回数を削減し、消費される電力を低減することができるという効果を奏する。まず、演算処理装置および演算処理方法の実施例を詳述する前に、演算処理装置およびその問題点を図1~図4を参照して説明する。図1は、プロセッサアーキテクチャの一例を示すブロック図である。図1において、参照符号101はプロセッサ、102は命令メモリ、103はデータメモリ、104はバス、そして、105は外部入出力装置を示す。図1に示されるように、演算処理装置は、プロセッサ101、命令メモリ102、および、データメモリ103を有し、バス104を介して外部入出力装置105と接続されている。ここで、プロセッサ101は、内部に設けられた複数の演算器により大量の情報を処理することができ、プログラムの内容を変えることで、より複雑な内容の処理を行うことができる。命令メモリ102は、プロセッサ101が実行するプログラムの命令を格納し、また、データメモリ103は、プログラムのデータを格納する。プロセッサ101は、プログラムの命令を解析し、命令に従った動作を実行する。図1において、外部入出力装置105は、アーキテクチャの外部からの入力と出力を表し、例えば、磁気記憶装置やネットワークインターフェース、または、各種センサ類、或いは、ディスプレイ等であり、形態は様々である。なお、バス104は、プロセッサ101と外部入出力装置105とを接続するものである。ところで、プロセッサアーキテクチャは、様々なものが存在するが、例えば、大量の情報処理が必要とされるマルチメディアや通信、或いは、数値計算等の分野では、SIMDアーキテクチャが利用いられている。図2は、SIMDレジスタの一例を示すブロック図であり、また、図3は、SIMD演算器の一例を示すブロック図である。図2および図3に示されるように、SIMDアーキテクチャは、複数のSIMDレジスタR0~R7,および、複数のSIMD演算器OP0~OP7を有する。SIMDレジスタは、複数のデータを格納することができるレジスタであり、例えば、8個のレジスタR0~R7により8個のデータ要素0~要素7を格納する。また、SIMD演算器は、複数のデータに対して同じ計算を行う演算器であり、例えば、8個の加算器OP0~OP7により、2組のSIMDレジスタから加算する2つのデータを受け取り、それぞれの和を求めて8つのデータを生成する。ところで、1つのSIMD命令で処理できるデータの数は、アーキテクチャに制約され、この制約されるデータの数は、例えば、2,4,8,...等が一般的である。一方、プログラムは、通常、上述した制約されるデータの数よりも多いデータを処理する。そのため、大量のデータを処理するには、同じSIMD命令を複数回実行する必要があり、命令メモリ102へのアクセス回数が増加する。一般に、メモリからのデータの読み込みは、電力を消費するため、例えば、命令メモリ102へのアクセス数が多いと、その分だけ消費電力が増大することになる。図4は、SIMD加算命令の一例を説明するための図であり、32個ずつのデータの和を求める処理を例にして、上述した消費電力の増大の問題を説明する。ここで、SIMDレジスタは、simd0,simd1,...という形で表現し、1つのSIMDレジスタR0~R7には、上述したように、8つの要素を格納できるものとする。なお、simd0からsimd3までのレジスタには、予め32個のデータが格納され、また、simd8からsimd11までのレジスタには、もう1組の32個のデータが格納されているものとする。そして、加算器OP0~OP7により加算された32個のデータの和は、simd16からsimd19までのレジスタに格納する場合を考える。なお、SIMDレジスタ同士の和を求めるSIMD演算命令として、simdadd命令があるものとする。なお、本明細書では、アンダーラインとの差異を明確にするために、アンダーバーをハイフンとして記載する。図4に示されるように、simdadd命令は、3つのオペランドを取り、第1オペランドと第2オペランドで表されるSIMDレジスタのそれぞれの要素の和を、第3オペランドで表されるSIMDレジスタに格納する。従って、simdadd命令を用いた、32個の和を求めるコードは、次の通りである。simdaddsimd0,simd8,simd16simdaddsimd1,simd9,simd17simdaddsimd2,simd10,simd18simdaddsimd3,simd11,simd19このように、オペランドが連番となる同じ命令が連続することになる。このとき、図1に示すプロセッサアーキテクチャでは、上述したコードを実行するために、命令メモリ102へのアクセスが4回発生することになる。このように、命令メモリ102へのアクセスを複数回数行うと、それに伴って消費される電力が増大する。以下、演算処理装置および演算処理方法の実施例を、添付図面を参照して詳述する。図5は、本実施例に係るプロセッサアーキテクチャの一例を示すブロック図である。図5において、参照符号1はプロセッサ、2は命令メモリ、3はデータメモリ、4はバス、5は外部入出力装置、そして、6は命令展開装置を示す。図5と前述した図1との比較から明らかなように、本実施例のプロセッサアーキテクチャでは、命令展開装置6が設けられている。すなわち、演算処理装置は、プロセッサ1、命令メモリ2、データメモリ3、および、命令展開装置6を有し、バス4を介して外部入出力装置5と接続されている。命令メモリ2は、プロセッサ1が実行するプログラムの命令を格納し、また、データメモリ3は、プログラムのデータを格納する。プロセッサ1は、プログラムの命令を解析し、命令に従った動作を実行する。なお、外部入出力装置5は、例えば、磁気記憶装置やネットワークインターフェース、または、各種センサ類、或いは、ディスプレイ等であり、バス4は、プロセッサ1と外部入出力装置5とを接続するものである。命令展開装置6は、プロセッサから命令アドレスプログラムカウンタ値:PCを受け取り、命令メモリ2にアクセスADDimして命令DATimを1語読み取る。そして、読み取った命令が命令展開装置6により展開されない命令であれば、その命令ISTpをそのままプロセッサ1に渡す。一方、読み取った命令DATimが命令展開装置6により展開されるべき命令であれば、同じオペコードでオペランドを同じステップ幅で変化させて2語以上の命令に展開し、さらに、展開された命令を1サイクルごとにプロセッサ1に供給する。命令展開装置6が展開された命令をプロセッサ1に供給している間、命令メモリ2へのアクセスは行わない。そして、命令展開装置6が命令の展開を終えると、命令メモリ2へアクセスADDimを行い、新たな命令DATimを得る。ここで、命令メモリ2には、オペランドが連番とされ、定められた展開数だけ並ぶようにして予め命令を配置しておく。すなわち、命令系列に含まれる展開される命令の数は、予め固定の値に決めることができ、また、その展開される命令の数は、読み取った命令の展開処理の開始時に与えることができる。なお、この読み取った命令は、SIMD命令である。このように、予め定められた展開数は、プログラム全体で固定の値としてもよいが、プログラムの途中で変更することもできる。また、同じオペコードで、展開される命令とそうでない命令が存在するため、区別がつくような条件も定めておく。例えば、オペランドで指定されるレジスタの番号が4の倍数といった条件が考えられる。具体的に、前述した32個の和を求める例では、命令メモリ2へアクセスして受け取る命令は、最初の命令simdadd命令だけにすることができる。すなわち、本実施例の演算処理装置において、命令の展開数が4であるため、命令展開装置6は、初めのsimdadd命令を認識し、展開されるべき命令であると判断する。従って、命令メモリ2が受け取る命令は、次の命令だけになる。simdaddsimd0,simd8,simd16そして、命令展開装置6は、1番目,2番目,3番目のオペランドを、ステップ幅を1ずつ変化させて4つの命令を生成し、1サイクルごとにプロセッサ1に供給する。すなわち、命令展開装置6が展開してプロセッサ1に供給する命令は、図1の演算処理装置と同様に、次のようになる。simdaddsimd0,simd8,simd16simdaddsimd1,simd9,simd17simdaddsimd2,simd10,simd18simdaddsimd3,simd11,simd19図6は、図5に示すプロセッサアーキテクチャにおける命令メモリの動作を説明するための図である。図6に示されるように、命令メモリ2は、クロックclockに同期している。任意のサイクルcycleaで命令メモリ2のアドレス線ADDimにアドレスadraを入力すると、次のサイクルcyclebで命令メモリ2からのデータ線DATimからadraに格納されているデータdataaが出力される。また、命令メモリ2は、チップイネーブル線CEimも有しており、チップイネーブル信号CEimが1の時は、命令メモリ2からデータ読み出しが可能で、0の時は、命令メモリ2からのデータ読み出しは不可能となる。このチップイネーブル信号CEimは、命令展開装置6から出力され、このチップイネーブル信号CEimが0で命令メモリ2をディスエーブルにしている間、命令メモリ2が動作しないため、消費電力をより一層低減することが可能になる。なお、データメモリ3も命令メモリ2と同様で、或るサイクルで入力した内容が次のサイクルで反映される。再び、図5を参照すると、命令展開装置6は、プロセッサ1と命令メモリ2との間に設けられている。命令展開装置6は、プロセッサ1からのプログラムカウンタ値PC:命令メモリへのアドレスを受け取るPC線、および、プロセッサ1へ命令ISTpを出力するプロセッサ命令線によりプロセッサ1と接続される。さらに、命令展開装置6は、命令メモリ2に対して命令メモリアドレスADDimを出力するアドレス線、および、命令メモリ2から読み出された命令DATimを受け取るデータ線により命令メモリ2と接続される。ここで、プロセッサ1は、内部にプログラムカウンタを有し、そのプログラムカウンタは、次に実行する命令のアドレスを指し示す。前述した図1に示す演算処理装置では、プログラムカウンタの出力ADDiがそのまま命令メモリ102のアドレス線に接続され、命令メモリ102は、次のサイクルでそのアドレスADDiに対応する命令ISTをプロセッサ101に返していた。一方、本実施例では、図5に示されるように、プログラムカウンタの出力カウント値PCは,命令展開装置6に入力され、命令展開装置6のアドレス出力ADDimが命令メモリ2のアドレス線に接続される。そして、プロセッサ1は、命令を受け取ると、それぞれの命令に応じた処理を行う。なお、命令としては、加算などの演算命令、条件分岐などのプログラムカウント値PCを変更する命令が含まれる。次に、add命令,ld命令,simdadd命令,iret命令およびnop命令を用いて、命令展開装置6の動作を説明する。このうち、展開できる命令は、simdadd命令で、第1オペランドで表されるレジスタの番号が4の倍数となっている命令である。具体的に、次の命令は、展開することができる。simdaddsimd0,simd8,simd16ここで、展開できる命令には、オペランドが連続する命令が予め決められた展開数-1だけ連続すると約束する。従って、上記の命令の後には、次のような命令が並んでいるものと約束する。simdaddsimd1,simd9,simd17simdaddsimd2,simd10,simd18simdaddsimd3,simd11,simd19一方、次の命令は、展開することができない。simdaddsimd1,simd9,simd17上記の命令は、simdadd命令ではあるが、第1オペランドで表されるレジスタの番号が4の倍数となっていないため、展開することができないものとする。図7は、図5に示すプロセッサアーキテクチャにおける命令展開装置を示すブロック図である。図7において、実線の枠で囲った部分が機能ブロックであり、命令展開装置6は、信号生成部61,次PC推定部62,比較器63,展開判定部64,命令展開部65およびセレクタ66の各機能ブロックを有する。図7において、破線の枠で囲った部分が状態を保存するレジスタであり、命令展開装置6は、前PC保存部67,状態保存部68および前命令保存部69の各レジスタも有する。前PC保存部67は、前のサイクルで得られたプログラムカウンタの値前PCを保存するレジスタであり、また、前命令保存部69は、前のサイクルでプロセッサ1側に出力された命令前命令を保存するレジスタである。状態保存部68は、信号生成部61が信号を生成するために必要な状態を保存するレジスタであり、現在展開中か否かを表すフラグとカウンタで構成されている。なお、状態保存部68が格納する内容については、後に詳述する。次PC推定部62は、前PC保存部67に格納された前PCの次のアドレスを推定する。ここで、本実施例では、命令メモリ2に格納されている命令の長さは全て等しいという前提を持っているため、次PC推定部62は、与えられた前PCの値に一定の値を加算する加算器として実装される。比較器63は、次PC推定部62で求められた、前のサイクルでのプログラムカウンタのアドレスの次のアドレスと、現在のサイクルで与えられるプログラムカウンタのアドレスが等しいか否かを判定する。なお、この判定結果は、信号生成部61に出力する。命令展開部65は、前命令保存部69により保存された前命令が展開可能であるとき、前命令の次の命令に相当する命令を生成する。本実施例では、命令のオペランド部を変化させて命令を生成するため、本命令展開部65でも命令のオペランド部を変化させて命令を生成する。セレクタ66は、命令メモリ2から得られる命令DATim、命令展開部65が生成する命令、および、信号生成部61が生成するセレクト信号SELを受け取る。そして、プロセッサ1に対して実際に返すべき命令ISTpを、セレクト信号SELに応じて選択して出力する。展開判定部64は、命令メモリ2から得られる命令DATimが展開可能か否かを判定する。本実施例において、展開判定部64は、例えば、与えられた命令のオペコードとオペランドから判断する。信号生成部61は、比較器63で比較した結果、展開判定部64での判定結果、および、状態保存部68に保存されたデータを入力とし、命令メモリ2に与えるチップイネーブル信号CEim、および、セレクタ66に与えるセレクト信号SELを生成する。さらに、信号生成部61は、状態保存部68の次のサイクルでの値を生成して、状態保存部68へ出力する。なお、信号生成部61が信号を生成する方法は、後に詳述する。次に、状態保存部68に保存される内容データを説明する。状態保存部68は、フラグとカウンタを有する。ここで、フラグは、現在のサイクルで受け取った命令を展開するか否かを表す展開するまたは展開しないの2つの値をとり、また、カウンタは、後何命令だけ命令を展開するかを表す値をカウントする。なお、フラグの初期値は、展開しないであり、また、カウンタの初期値は、0である。さらに、信号生成部61の動作について説明する。前述したように、信号生成部61は、命令メモリ2のチップイネーブル信号CEim、セレクト信号SEL、および,状態保存部68の次の値、つまり、フラグおよびカウンタの次サイクルでの値を生成する。ここで、信号生成部61に入力される信号からこれらの値を直接生成する方法を記述するのは冗長であるため、まず、以下の3つの中間値を生成する。なお、以下の記述において、=は代入、==は等しい、は論理積、そして、||は論理和を示す。展開継続=フラグの値==展開するカウンタの値≧1比較器63の結果が真展開中止=フラグの値==展開するカウンタの値<1||比較器63の結果が偽展開開始=フラグの値==展開しない展開判定部64の結果が真また、チップイネーブル信号CEimおよびセレクト信号SELは、以下のようにして生成する。CEim=0展開継続==真||展開開始==真の時=1上記以外の時SEL=命令展開部65の結果を選択フラグの値==展開するの時=命令メモリ2の出力DATimを選択上記以外の時次のフラグの値=展開しない展開中止==真の時=展開する展開開始==真の時=現在のフラグの値上記以外の時次のカウンタの値=現在のカウンタの値-1展開継続==真の時=0展開中止==真の時=2展開開始==真の時=現在のカウンタの値上記以外の時次に、命令展開装置6の動作フローについて説明する。図8は、図7に示す命令展開装置の処理の一例を示すフローチャートである。処理を開始すると、まず、ステップST11において、状態保存部68,前PC保存部67および前命令保存部69の各レジスタを初期化する。すなわち、状態保存部68,前PC保存部67および前命令保存部69を以下のように初期化して、ステップST12に進む。状態保存部68のフラグ:展開しない状態保存部68のカウンタ:0前PC保存部67:無効値前命令保存部69:無効値そして、ステップST12において、プロセッサ1から読み込むべき命令のアドレスを取得する。すなわち、プロセッサ1内では、このアドレスをプログラムカウンタとして指しているため、そのプログラムカウンタ値PCを取得して、ステップST13に進む。ステップST13では、命令メモリ2のチップイネーブル信号CEim,プロセッサ1に渡す命令ISTp,並びに,命令展開装置6の内部状態を更新する信号を生成する。なお、ステップST13における各信号の生成フローは、後に詳述する。ステップST13において、各種信号の生成が終了したら、ステップST14に進み、次のサイクルに備えて、前PC保存部67,前命令保存部69および状態保存部68の各レジスタの値を更新する。すなわち、前PC保存部67は、与えられたPCの値を前PCとして保存し,前命令保存部69は、先の段階でプロセッサ1に渡した命令ISTpを前命令として保存し。そして、状態保存部は、先の段階で生成した値を保存する。なお、生成されない値に関しては、現在の値を保持するものとする。ステップST14で以上の処理が終了したら、ステップST15に進んで、クロックの経過を待って、次のサイクルに備える。図9は、図7に示す命令展開装置における信号生成部の処理の一例を示すフローチャートである。次に、信号生成部61における命令メモリのチップイネーブル信号CEim、プロセッサ1に渡す命令ISTpおよび命令展開装置6の内部状態を更新する信号の生成を、図9を参照して説明する。処理を開始すると、まず、ステップST21において、状態保存部68のフラグを確認して、プロセッサ1に返すべき命令ISTpは、命令メモリ2から取得すべきものなのか、或いは、前命令保存部69の前命令から展開するべきものなのかを判断する。ステップST21において、前命令から展開すると判断すると、ステップST22に進んで、前命令を展開してプロセッサ1に対して命令ISTpを渡す。ここで、命令を展開する場合、前PCの命令を展開してプロセッサ1への信号とする。さらに、ステップST23に進んで、チップイネーブル信号CEimと、状態保存部68で保存する次のサイクルでの値を算出する。これは、状態保存部68のカウンタの値と、前PCの次の値および与えられたPCの値との関係により、次の2通りに分かれる。すなわち、ステップST23において、状態保存部68のカウンタの値が1以上であり、前PCの次の値と与えられたPCの値が等しいとき、ステップST24に進む。ステップST24では、次の命令も展開することになるため、チップイネーブル信号CEimを0に設定して命令メモリ2を動作させないようにし、その後、カウンタの値を1だけ減じる。次に、ステップST23における条件が成立しないとき、これは、予め決めておいた数の命令を展開し終えた場合、或いは、割り込みなどにより別の場所に飛んでしまった場合が考えられる。このときは、前命令から命令を展開することができないため、命令メモリ2から命令を読み込む必要がある。そのため、ステップST25に進んで、チップイネーブル信号CEimを1に設定し、命令メモリ2を動作させ、その後、カウンタの値を0にして、フラグを展開しないという値に設定する。以上が、現在のサイクルで命令を展開してプロセッサに渡す場合、すなわち、ステップST21において、展開すると判断した場合の処理である。以下、現在のサイクルで命令メモリからの命令をプロセッサに渡す場合、すなわち、ステップST21において、展開しないと判定した場合の処理を説明する。このときは、まず、ステップST26において、命令メモリ2からの命令をプロセッサ1への信号線に乗せた後、ステップST27に進んで、この命令が展開できるかどうかを判断する。ステップST27において、命令が展開できると判断すると、ステップST28に進んで、状態保存部68のフラグを展開するに設定し、カウンタの値を2に設定する。このときのカウンタの初期値は、展開する命令の数-2である。本実施例では、4命令を展開するため、ここでは、4-2=2を与えている。一方、ステップST27において、命令が展開できないと判断すると、ステップST29に進み、次の命令は、命令メモリ2から取得するため、チップイネーブル信号CEimを1に設定し、命令メモリ2を動作させる。このようにして、命令展開装置6における信号生成部61の処理を実行する。図10および図11は、本実施例の命令展開装置の動作を説明するための図である。まず、命令メモリ2には、図10に示す命令が格納されているものとする。なお、図10において、simdaddと書かれた命令が展開される命令である。すなわち、次の命令が、命令展開装置6で展開されるべき命令である。simdaddsimd0,simd8,simd16図11に示されるように、縦方向の時間の経過に従って、処理が進められる。なお、図11おいて、各カラムの意味は、次の通りである。サイクル:現在のサイクル数を表す。フラグ:現在のサイクルにおける状態保存部68のフラグの値を表す。なお。しないと表記した場合は、命令を展開しないことを意味し、また、すると表記した場合は、命令を展開することを意味する。カウンタ:現在のサイクルにおける状態保存部68のカウンタの値を表す。前PC:前のサイクルにおけるプロセッサ1から与えられたPCの値を表す。PC:現在のサイクルにおけるプロセッサ1から与えられたPCの値を表す。CEim:現在のサイクルにおける命令メモリに設定するチップイネーブル信号の値を表す。プロセッサへの命令:現在のサイクルにおけるプロセッサに返す命令を表す。なお、この命令は、前PCで表されるアドレスと対応している。各サイクルにおける動作は、次の通りである。サイクル0:フラグの値が展開しないなので、命令メモリから命令をロードする。このサイクルでは命令メモリからのデータは無効な値が入っているため、命令は展開できない、と解釈する。そのため、チップイネーブル信号は1にする。サイクル1:読み込んだ命令が展開できない命令なので、チップイネーブル信号は1のままにする。サイクル2:サイクル1と同様である。サイクル3:読み込んだ命令が展開できる種類の命令であるため、チップイネーブル信号を0にする。そして、次のサイクルでのフラグを展開するにし、カウンタの値を2にする。サイクル4:カウンタの値が1以上であり、前PCの次のアドレスが与えられているPCに等しいため、次のサイクルでも命令を展開する、としている。サイクル5:サイクル4と同様である。サイクル6:このサイクルでは、前の命令から展開してプロセッサに渡すが、カウンタの値が1よりも小さくなったので次にサイクルでは命令は展開せずに命令メモリから読み込む。そこでフラグを展開しないにし、カウンタを0にし、命令メモリのチップイネーブル信号を1にして命令メモリを動作させる。サイクル7:サイクル1と同様である。サイクル8:サイクル1と同様である。サイクル9:サイクル3と同様である。サイクル10:このサイクルでは、前の命令から展開してプロセッサに渡す。ところが、割り込みが発生したため、与えられたPCは100であり、前PCの値9の次のアドレス10と異なっている。そのため、次のサイクルでは命令は展開せずに命令メモリから読み込む。そこでフラグを展開しないにし、カウンタを0にし、命令メモリのチップイネーブル信号を1にして命令メモリを動作させる。サイクル11:サイクル1と同様である。サイクル12:サイクル1と同様である。サイクル13:このサイクルでは展開できる種類の命令、simdaddを命令メモリから読み込んでプロセッサに渡している。しかし、第1オペランドが4の倍数でないため展開できない命令であると解釈する。サイクル14:サイクル13と同様である。サイクル15:サイクル13と同様である。以上において、命令展開装置6により展開可能な命令としては、simdadd命令以外に、例えば、simdadds命令やsimd0,scr,simd16命令といった様々なものがある。以上において、本実施例は、例えば、同じVLIWVeryLongInstructionWord命令がSIMDアレイの中の所定数例えば、16個のシェーダプロセッサに対して同時発行するGPUGraphicsProcessingUnitに適用することができる。さらに、本実施例の演算処理装置および演算処理方法は、このようなGPUだけでなく、1チップとして構成されたプロセッサ、或いは、複数のチップで構成されたプロセッサシステム等に対して幅広く適用することができるのはいうまでもない。以上の実施例を含む実施形態に関し、さらに、以下の付記を開示する。付記1プロセッサと、予め複数の命令が格納されている命令メモリと、前記プロセッサから命令アドレスを受け取り、命令メモリにアクセスして第1命令を読み取る命令展開装置と、を有し、前記命令展開装置は、前記第1命令が展開可能な命令か否かを判断する展開判定部と、前記第1命令が展開可能な命令であれば、同じオペコードでオペランドを同じステップ幅で変化させて2語以上の第2命令に展開する命令展開部と、を有し、2語以上の前記第2命令を1サイクルごとに前記プロセッサに出力する、ことを特徴とする演算処理装置。付記2前記第1命令が展開可能な命令であれば、2語以上の前記第2命令を1サイクルごとに前記プロセッサに出力し、前記第1命令が展開されない命令であれば、当該第1命令をそのままプロセッサに出力するセレクタを有する、ことを特徴とする付記1に記載の演算処理装置。付記3前記命令メモリに格納された複数の命令は、所定数の命令で構成された命令系列を含み、該命令系列は、それぞれの命令のオペコードが同一であり、それぞれの命令の少なくとも1つのオペランド部が予め決まった規則で変化し、残りのオペランド部が変化しない状態で前記命令メモリに格納されている、ことを特徴とする付記2に記載の演算処理装置。付記4前記命令系列に含まれる命令の数は、前記プロセッサから指定される、ことを特徴とする付記3に記載の演算処理装置。付記5前記第2命令は、前記オペランド部が1つずつ加算されるように変化する、ことを特徴とする付記3または付記4に記載の演算処理装置。付記6前記命令系列に含まれる前記第2命令の数は、予め固定の値に決められている、ことを特徴とする付記1乃至付記5のいずれか1項に記載の演算処理装置。付記7前記命令系列に含まれる前記第2命令の数は、前記第1命令の展開処理の開始時に与えられる、ことを特徴とする付記1乃至付記5のいずれか1項に記載の演算処理装置。付記8前記第1命令は、SIMD命令である、ことを特徴とする付記1乃至付記7のいずれか1項に記載の演算処理装置。付記9プロセッサから命令アドレスを受け取り、命令メモリにアクセスして第1命令を読み取り、前記第1命令が展開可能な命令か否かを判断し、前記第1命令が展開可能な命令であれば、同じオペコードでオペランドを同じステップ幅で変化させて2語以上の第2命令に展開し、2語以上の前記第2命令を1サイクルごとに前記プロセッサに出力し、前記第1命令が展開されない命令であれば、当該第1命令をそのままプロセッサに出力する、ことを特徴とする演算処理方法。付記10前記命令メモリに格納された複数の命令は、所定数の命令で構成された命令系列を含み、該命令系列は、それぞれの命令のオペコードが同一であり、それぞれの命令の少なくとも1つのオペランド部が予め決まった規則で変化し、残りのオペランド部が変化しない状態で前記命令メモリに格納されている、ことを特徴とする付記9に記載の演算処理方法。付記11前記命令系列に含まれる命令の数は、前記プロセッサから指定される、ことを特徴とする付記10に記載の演算処理方法。付記12前記第2命令は、前記オペランド部が1つずつ加算されるように変化する、ことを特徴とする付記10または付記11に記載の演算処理方法。付記13前記命令系列に含まれる前記第2命令の数は、予め固定の値に決められている、ことを特徴とする付記9乃至付記12のいずれか1項に記載の演算処理方法。付記14前記命令系列に含まれる前記第2命令の数は、前記第1命令の展開処理の開始時に与えられる、ことを特徴とする付記9乃至付記12のいずれか1項に記載の演算処理方法。付記15前記第1命令は、SIMD命令である、ことを特徴とする付記9乃至付記14いずれか1項に記載の演算処理方法。"