Sr化合物、Ti化合物、及びドナー化合物を所定量秤量して混合粉砕した後、仮焼処理を行って仮焼粉末を作製する仮焼粉末作製工程と、アクセプタ化合物を前記仮焼粉末と混合し、熱処理を行って熱処理粉末を作製する熱処理粉末作製工程と、前記熱処理粉末に成形加工を施しセラミックグリーンシートを作製し、その後内部電極層とセラミックグリーンシートを交互に積層して積層体を形成する積層体形成工程と、還元雰囲気下、前記積層体に一次焼成処理を行った後、大気雰囲気下で二次焼成処理を行う焼成工程とを含む積層型半導体セラミックコンデンサの製造方法において、前記二次焼成処理を450°C~580°Cの温度雰囲気下で行うことを特徴とする積層型半導体セラミックコンデンサの製造方法。前記仮焼処理における仮焼温度が、前記一次焼成処理における焼成温度よりも高いことを特徴とする請求項1記載の積層型半導体セラミックコンデンサの製造方法。前記仮焼粉末作製工程では、SrサイトとTiサイトの配合モル比mが0.990≦m≦1.010の範囲となるように前記Sr化合物及びTi化合物を秤量することを特徴とする請求項1又は請求項2記載の積層型半導体セラミックコンデンサの製造方法。前記熱処理粉末作製工程では、Ti元素100モルに対し0.5モル以下ただし、0モルを含まず。となるようにアクセプタ化合物を秤量することを特徴とする請求項1乃至請求項3のいずれかに記載の積層型半導体セラミックコンデンサの製造方法。低融点酸化物を、Ti元素100モルに対し0.1モル以下の範囲で添加することを特徴とする請求項1乃至請求項4のいずれかに記載の積層型半導体セラミックコンデンサの製造方法。請求項1乃至請求項5のいずれかに記載の製造方法を使用して製造されたことを特徴とする積層型半導体セラミックコンデンサ。しかしながら、特許文献1のバリスタ機能付き積層型半導体セラミックコンデンサは、ESD耐圧が30kV以上と高いものの、ESDに対する吸収性能が未だ不十分であるという問題点があった。本発明はこのような事情に鑑みなされたものであって、静電容量が1nF程度の低容量であってもESDの吸収性能が良好な積層型半導体セラミックコンデンサを得ることができるSrTiO3系粒界絶縁型の積層型半導体セラミックコンデンサの製造方法、及びこの製造方法を使用して得られた積層型半導体セラミックコンデンサを提供することを目的とする。本発明者は、上記目的を達成するためにSrTiO3系粒界絶縁型の積層型半導体セラミックコンデンサについて鋭意研究を行ったところ、焼成工程における一次焼成後の二次焼成再酸化処理を450~580°Cの低温で行うことにより、ピーク電圧を抑制することができ、これによりESDに対する吸収性能が良好な積層型半導体セラミックコンデンサを得ることができるという知見を得た。本発明はこれらの知見に基づきなされたものであって、本発明に係る積層型半導体セラミックコンデンサの製造方法は、Sr化合物、Ti化合物、及びドナー化合物を所定量秤量して混合粉砕した後、仮焼処理を行って仮焼粉末を作製する仮焼粉末作製工程と、アクセプタ化合物を前記仮焼粉末と混合し、熱処理を行って熱処理粉末を作製する熱処理粉末作製工程と、前記熱処理粉末に成形加工を施しセラミックグリーンシートを作製し、その後内部電極層とセラミックグリーンシートを交互に積層して積層体を形成する積層体形成工程と、還元雰囲気下、前記積層体に一次焼成処理を行った後、大気雰囲気下で二次焼成処理を行う焼成工程とを含む積層型半導体セラミックコンデンサの製造方法において、前記二次焼成処理を450°C~580°Cの温度雰囲気下で行うことを特徴としている。また、本発明の積層型半導体セラミックコンデンサの製造方法は、前記仮焼処理における仮焼温度が、前記一次焼成処理における焼成温度よりも高いのが好ましい。また、本発明の積層型半導体セラミックコンデンサの製造方法は、前記仮焼粉末作製工程では、SrサイトとTiサイトの配合モル比mが0.990≦m≦1.010の範囲となるように前記Sr化合物及びTi化合物を秤量するのが好ましい。また、本発明の積層型半導体セラミックコンデンサの製造方法は、前記熱処理粉末作製工程では、Ti元素100モルに対し0.5モル以下ただし、0モルを含まず。となるようにアクセプタ化合物を秤量するのが好ましい。また、本発明の積層型半導体セラミックコンデンサの製造方法は、低融点酸化物を、Ti元素100モルに対し0.1モル以下の範囲で添加するのが好ましい。また、本発明に係る積層型半導体セラミックコンデンサは、上記製造方法を使用して製造されたことを特徴としている。本発明の積層型半導体セラミックコンデンサの製造方法によれば、二次焼成処理を450°C~580°Cの温度雰囲気下で行うので、低温で再酸化処理が行われることとなり、これによりピーク電圧を抑制することができ、静電容量が1nF程度に低容量化しても、ESDに対する吸収性能が良好な積層型半導体セラミックコンデンサを得ることが可能となる。また、本発明の積層型半導体セラミックコンデンサによれば、上記製造方法を使用して製造されているので、静電容量が1nF程度に低容量化してもESDに対する吸収性能が良好であり、コンデンサとツェナーダイオードと併用した場合に比べても遜色のないESD耐性を得ることができる。したがって、コンデンサとツェナーダイオードとの機能を1素子で担うことができ、部品点数の削減や低コスト化を図ることができ、更には設計の標準化も容易となり、付加価値の高い積層型半導体セラミックコンデンサを実現することができる。次に、本発明の実施の形態を詳説する。図1は本発明に係る積層型半導体セラミックコンデンサの一実施の形態を模式的に示す断面図である。この積層型半導体セラミックコンデンサは、部品素体1と、該部品素体1の両端部に形成された外部電極3a、3bとを備えている。部品素体1は、複数の半導体セラミック層1a~1gと複数の内部電極層2a~2fとが交互に積層されて焼成された積層焼結体からなり、内部電極層2a、2c、2eは、部品素体1の一方の端面に露出すると共に、一方の外部電極3aと電気的に接続され、内部電極層2b、2d、2fは、部品素体1の他方の端面に露出すると共に、他方の外部電極3bと電気的に接続されている。上記半導体セラミック層1a~1gは、主成分がSrTiO3系材料からなり、ドナー元素が結晶粒子中に固溶されると共に、アクセプタ元素が、粒界層中に存在しており、結晶粒子同士が粒界層を介して静電容量を形成する。そしてこれら半導体セラミック層1a~1gが内部電極層2a、2c、2eと内部電極層2b、2d、2fとの対向面間で直列に、或いは並列に繋げることで、全体として所望の静電容量を得ている。そして、上記積層型半導体セラミックコンデンサは、後述するように、焼成工程における一次焼成後の二次焼成を450~580°Cの低温雰囲気で行っており、これによりESDの吸収性能を飛躍的に向上させることが可能となる。すなわち、粒界絶縁型の積層型半導体セラミックコンデンサでは、焼成工程は、通常、一次焼成処理と二次焼成処理の2段階に分けて行われる。一次焼成処理は、還元雰囲気下で行なわれ、これによりセラミックは半導体化される。そして二次焼成処理は大気雰囲気下で行なわれ、半導体化されたセラミックが再酸化される。すなわち、この二次焼成処理では、酸素が結晶粒界に拡散されて結晶粒界に絶縁層粒界絶縁層を形成し、結晶粒界にはショットキー障壁が形成される。しかるに、この二次焼成処理を低温雰囲気で行なうことにより、結晶粒界に形成されるショットキー障壁高さが低くなり、その結果バリスタ電圧を低下させることが可能となる。このようにバリスタ電圧が低下すると放電時における積層型半導体セラミックコンデンサの抵抗が低下することから、ピーク電圧印加電圧に対し本積層型半導体セラミックコンデンサで抑制した後の最大電圧を抑制することが可能となり、これによりESDの吸収性能を飛躍的に向上させることができる。そしてそのためには二次焼成処理の焼成温度を580°C以下で行う必要がある。一方、二次焼成処理の焼成温度が450°C未満に低下すると、結晶粒界の酸化を十分に行なうことができず、所望の粒界絶縁層を形成するのが困難となって静電容量が過度に増大するおそれがある。したがって、二次焼成処理の焼成温度は450~580°Cの範囲に設定する必要がある。そして、このように二次焼成処理を450~580°Cの焼成温度に設定して行なうことにより、製造された積層型半導体セラミックコンデンサは、ESDに対する吸収性能が飛躍的に向上させることが可能となる。これによりコンデンサとツェナーダイオードとを併用した場合に比べても、遜色がない程度にまでESD耐性を向上させることができる。すなわち、積層型半導体セラミックコンデンサ1素子で良好なESD耐性を得ることができ、コンデンサ機能の破損から保護されると共に、接続される半導体素子をも保護することが可能となる。さらに、このように積層型半導体セラミックコンデンサ1素子でコンデンサとツェナーダイオードの機能を担うことができることから、部品点数の削減や低コスト化を図ることができ、更には設計の標準化も容易となり、付加価値の高い積層型半導体セラミックコンデンサを実現することができる。尚、本実施の形態では、SrサイトとTiサイトとの配合モル比mは、0.990≦m≦1.010となるように調製するのが好ましい。すなわち、Srを化学量論組成よりも過剰に含有させることにより、結晶粒子に固溶されずに結晶粒界に析出したSrが粒成長を抑制し、これにより微粒の結晶粒子が得られる。そして結晶粒子が微粒化することによって結晶粒界に酸素が行き届きやすくなり、ショットキー障壁の形成を促進し、良好な絶縁抵抗を確保することができる。ただし、配合モル比mは1.010を超えると、結晶粒子に固溶されなかったSrの結晶粒界への析出が増加し、粒界絶縁層の厚みが過度に厚くなって静電容量の過度の低下を招くおそれがある。一方、Tiを化学量論組成よりも過剰に含有させた場合は、結晶粒子が若干粗大化し、絶縁抵抗は低下傾向となるものの、製品間でバラツキが生じることもなく十分に実用性に耐えうる絶縁抵抗を確保でき、しかもESD耐圧も良好に維持することができる。ただし、配合モル比mが0.990未満になると、結晶粒子の平均粒径が過度に粗大化して絶縁性の低下が顕著となり、しかもESD耐圧も低下する。したがって、配合モル比mは0.990≦m≦1.010となるように調製するのが好ましい。ドナー元素は、還元雰囲気で焼成処理を行ってセラミックを半導体化するために結晶粒子中に固溶させているが、その含有量は特に限定されない。ただし、ドナー元素がTi元素100モルに対し0.2モル未満の場合は静電容量の過度の低下を招くおそれがある。一方、ドナー元素がTi元素100モルに対し1.2モルを超えると焼成温度の許容温度幅が狭くなるおそれがある。したがって、ドナー元素の含有モル量はTi元素100モルに対し0.2~1.2モル、好ましくは0.4~1.0モルがよい。そして、このようなドナー元素としては、特に限定されるものではなく、例えば、La、Nd、Sm、Dy、Nb、及びTa等を使用することができる。また、上述したようにアクセプタ元素を粒界絶縁層中に存在させることにより、粒界絶縁層は、電気的に活性化するエネルギー準位粒界準位を形成してショットキー障壁の形成を促進し、これにより絶縁抵抗が向上し、良好な絶縁性を有する積層型半導体セラミックコンデンサを得ることができる。ただし、アクセプタ元素の含有モル量がTi元素100モルに対し0.5モルを超えると、ESD耐圧の低下を招き、好ましくない。したがって、アクセプタ元素の含有モル量をTi元素100モルに対し0.5モル以下ただし、0モルを含まず。が好ましい。そして、このようなアクセプタ元素としては、特に限定されるものではないが、Mn、Co、Ni、Cr等を使用することができ、特にMnが好んで使用される。また、上記半導体セラミック1中に、Ti元素100モルに対し、0.1モル以下の範囲で低融点酸化物を添加するのも好ましく、このような低融点酸化物を添加することにより、焼結性を向上させることができると共に上記アクセプタ元素の結晶粒界への偏析を促進することができる。尚、低融点酸化物の含有モル量を上記範囲としたのは、その含有モル量がTi元素100モルに対し、0.1モルを超えると静電容量の過度の低下を招き、所望の電気特性が得られないおそれがあるからである。また、低融点酸化物としては、特に限定されるものではなく、SiO2、Bやアルカリ金属元素K、Li、Na等を含有したガラスセラミック、銅-タングステン塩等を使用することができるが、SiO2が好んで使用される。次に、上記積層型半導体セラミックコンデンサの製造方法の一実施の形態を説明する。まず、セラミック素原料としてSrCO3等のSr化合物、LaやSm等のドナー元素を含有したドナー化合物、及び、例えば比表面積が10m2/g以上平均粒径:約0.1μm以下のTiO2等、微粒のTi化合物をそれぞれ用意し、所定量秤量する。次いで、この秤量物に所定量例えば、1~3重量部の分散剤を添加し、PSZPartiallyStabilizedZirconia;部分安定化ジルコニアボール等の粉砕媒体及び純水と共にボールミルに投入し、該ボールミル内で十分に湿式混合してスラリーを作製する。次に、このスラリーを蒸発乾燥させた後、大気雰囲気下、所定温度例えば、1250°C~1400°Cで2時間程度、仮焼処理を施し、ドナー元素が固溶した仮焼粉末を作製する。次いで、さらにMnやCo等のアクセプタ元素の含有モル量が、Ti元素100モルに対し、0.5モル以下となるようにアクセプタ化合物を秤量し、必要に応じてSiO2等の低融点酸化物の含有モル量がTi元素100モルに対し0~0.1モルとなるように秤量する。次いでこれらアクセプタ化合物及び低融点酸化物に対し前記仮焼粉末及び純水並びに必要に応じて分散剤を添加し、再度前記粉砕媒体と共にボールミルに投入し、該ボールミル内で十分に湿式で混合する。そしてその後、蒸発乾燥させ、大気雰囲気下、所定温度例えば、500~700°Cで5時間程度、熱処理を行い、熱処理粉末を作製する。次に、この熱処理粉末にトルエン、アルコール等の有機溶媒や有機バインダ、消泡剤、表面改質剤等を適宜添加して十分に湿式で混合し、これによりセラミックスラリーを得る。次に、ドクターブレード法、リップコータ法、ダイコータ法等の成形加工法を使用してセラミックスラリーに成形加工を施し、焼成後の厚みが所定厚み例えば、3~4μm程度となるようにセラミックグリーンシートを作製する。次いで、内部電極用導電性ペーストを使用してセラミックグリーンシート上にスクリーン印刷法、グラビア印刷法、又は真空蒸着法、スパッタリング法などを用いた転写等を施し、前記セラミックグリーンシートの表面に所定パターンの導電膜を形成する。尚、内部電極用導電性ペーストに含有される導電性材料としては特に限定されるものではないが、NiやCu等の良導電性を有する卑金属材料を使用するのが好ましい。次いで、導電膜が形成されたセラミックグリーンシートを所定方向に複数枚積層すると共に、導電膜の形成されていない外層用のセラミックグリーンシートを積層した後、圧着し、所定寸法に切断して積層体を作製する。そしてこの後、大気雰囲気下、300~500°Cの温度で2時間程度、脱バインダ処理を行なう。次いで、H2ガスとN2ガスが所定の流量比例えば、H2/N2=0.025/100~1/100となるように還元雰囲気とされた焼成炉を使用し、該焼成炉内で、1200~1250°Cの温度で2時間程度、一次焼成を行い、積層体を半導体化する。このように仮焼処理における仮焼温度1250~1400°Cを、一次焼成処理における焼成温度1200~1250°Cよりも高くすることで、一次焼成処理において結晶粒子の粒成長が促進されることがほとんどなく、結晶粒子が粗大化するのを抑制することができる。そして、このように積層体を半導体化した後、大気雰囲気下、450~580°Cの低温で1時間程度、二次焼成を行い半導体セラミックに再酸化処理を施し、これにより内部電極2が埋設された積層焼結体からなる部品素体1が作製される。この再酸化処理によって酸素が結晶粒界に分散され、粒界絶縁層が形成されるが、450~580°Cの低温で再酸化処理を行っているため、粒界絶縁層の厚みは薄く、このためショットキー障壁高さも低く、バリスタ電圧、延いてはピーク電圧を低下させることができる。次に、部品素体1の両端部に外部電極用導電性ペーストを塗布し、焼付処理を行い、外部電極3a、3bを形成し、これにより積層型半導体セラミックコンデンサが製造される。尚、外部電極3a、3bの形成方法として、印刷、真空蒸着、又はスパッタリング等で形成してもよい。また、未焼成の積層体の両端部に外部電極用導電性ペーストを塗布した後、積層体と同時に焼成処理を施すようにしてもよい。外部電極用導電性ペーストに含有される導電性材料についても特に限定されるものではないが、Ga、In、Ni、Cu等の材料を使用するのが好ましく、さらに、これらの電極上にAg電極を形成することも可能である。このように本実施の形態では、二次焼成における焼成温度を450~580°Cの低温で行うことにより、結晶粒界に拡散されて形成される粒界絶縁層の厚みは薄く、このため結晶粒界に形成されるショットキー障壁高さも低く、バリスタ電圧を低下させることが可能となる。そして、このようにバリスタ電圧が低下すると放電時における積層型半導体セラミックコンデンサの抵抗が低下し、その結果、ピーク電圧を抑制することが可能となり、これによりESDの吸収性能を飛躍的に向上させることができる。すなわち、コンデンサとツェナーダイオードとを併用した場合に比べても遜色がない程度までESD耐性を向上させることができ、積層型半導体セラミックコンデンサ1素子で良好なESD耐性を確保することができる。具体的には、静電容量が1nF程度に低容量化しても、30kV以上のESD耐圧を有し、バリスタ電圧が75V以下、ピーク電圧は85V以下となり、ESDの吸収特性に優れた積層型半導体セラミックコンデンサを得ることが可能となる。また、このように積層型半導体セラミックコンデンサ1素子でコンデンサとツェナーダイオードの機能を担うことができることから、部品点数の削減や低コスト化を図ることができ、更には設計の標準化も容易となり、付加価値の高い積層型半導体セラミックコンデンサを実現することができる。尚、本発明は上記実施の形態に限定されるものではない。例えば、上記実施の形態では、固溶体を固相法で作製しているが、固溶体の作製方法は特に限定されるものではなく、例えば水熱合成法、ゾルゲル法、加水分解法、共沈法等任意の方法を使用することができる。次に、本発明の実施例を具体的に説明する。試料の作製セラミック素原料としてSrCO3、比表面積が30m2/g平均粒径:約30nmのTiO2、及びドナー化合物としてのLaCl3を用意した。そして、Laの含有量がTi元素100モルに対し0.8モルとなるようにLaCl3を秤量し、さらにSrサイトとTiサイトとの配合モル比m=Srサイト/Tiサイトが1.008となるようにSrCO3及びTiO2を秤量した。次いで、これらの秤量物100重量部に対し3重量部のポリカルボン酸アンモニウム塩を分散剤として添加した後、粉砕媒体として直径2mmのPSZボール及び純水と共にボールミルに投入し、該ボールミル内で16時間湿式混合してスラリーを作製した。次に、このスラリーを蒸発乾燥させた後、大気雰囲気下、1400°Cの温度で2時間仮焼処理を施し、ドナー元素が結晶粒子に固溶した仮焼粉末を得た。次に、アクセプタ元素としてのMn元素の含有量が、Ti元素100モルに対し0.3モルとなるようにMnCl2溶液を前記仮焼粉末に添加し、さらにTi元素100モルに対するSiO2の含有モル量が0.1モルとなるようにテトラエトキシシランSiOC2H54を添加し、次いで、再び直径2mmのPSZボール及び純水と共にボールミルに投入し、該ボールミル内で16時間湿式混合した。尚、本実施例では、MnCl2溶液を仮焼粉末に添加しているが、Mnゾル溶液を添加してもよい。そしてこの後、蒸発乾燥させ、大気雰囲気下、600°Cで5時間、熱処理を行い、熱処理粉末を得た。次に、トルエン、アルコール等の有機溶媒、及び分散剤を前記熱処理粉末に適量添加し、再び直径2mmのPSZボールと共にボールミルに投入し、該ボールミル内にて湿式で16時間混合した。そしてこの後、有機バインダとしてのポリビニルビチラールPVBや可塑剤としてのジオクチルフタレートDOPを適量添加し、湿式で24時間混合処理を行い、これによりセラミックスラリーを作製した。次に、リップコータ法を使用してこのセラミックスラリーに成形加工を施し、厚みが約3.2μmのセラミックグリーンシートを作製した。次いで、Niを主成分とする内部電極用導電性ペーストを使用してセラミックグリーンシート上にスクリーン印刷を施し、前記セラミックグリーンシートの表面に所定パターンの導電膜を形成した。次いで、導電膜の形成されたセラミックグリーンシートを所定方向に10枚積層した後、導電膜の形成されていない外層用のセラミックグリーンシートを上下に付与し、その後厚みが0.6mm程度となるように熱圧着し、セラミックグリーンシートと内部電極とが交互に積層されたブロック体を得た。そしてこの後、このブロック体を所定寸法に切断して積層体とし、該積層体を大気雰囲気中、温度400°Cで2時間脱バインダ処理を行なった。次いで、H2:N2=1:100の流量比に調製された還元雰囲気下、1250°Cの温度で2時間、積層体に一次焼成を施し、積層体を半導体化した。次に、大気雰囲気下、400~800°Cの温度で1時間、二次焼成を行って再酸化処理を施し、これにより粒界に酸素を分散させて粒界絶縁層を形成し、その後、端面を研磨して部品素体を作製した。次いで、この部品素体の両端面にスパッタリングを施し、Ni-Cr層、Ni-Cu層、Ag層からなる三層構造の外部電極を形成した。次いで、電解めっきを施し、外部電極の表面にNi皮膜及びSn皮膜を順次形成し、これにより試料番号1~8の試料を作製した。尚、得られた各試料の外径寸法は、長さL:1.0mm、幅W:0.5mm、厚みT:0.5mmであった。試料の評価次に、試料番号1~8の各試料について、インピーダンスアナライザアジレントテクノロジー社製:HP4194Aを使用し、周波数1kHz、電圧1Vの条件で静電容量を測定した。また、試料番号1~8の各試料について、1mAの直流電流を通電して端子間電圧を測定し、バリスタ電圧を求めた。さらに、試料番号1~8の各試料について、イミュニティ試験規格であるIEC61000-4-2国際規格に準拠し、電圧波形吸収波形をオシロスコープで測定し、ピーク電圧を求めた。図2はESDの電圧波形測定装置の電気回路図である。すなわち、放電抵抗R1と充電抵抗R2との間の接続点に電源Vと並列に充電コンデンサCが接続されている。また、電源Vと放電抵抗R1との間にスィッチS1が介装され、充電抵抗R2の出力側にスィッチS2が設けられ、出力端子間に試料11が介装されている。充電コンデンサCの静電容量を150pF、放電抵抗R1を330Ωとし、充電コンデンサCに8kVの電圧を印加して、試料番号1~8の各試料11について放電試験を行った。そして、各試料11について電圧波形をオシロスコープで測定し、オシロスコープの測定結果からピーク電圧を読み取った。表1は試料番号1~8の二次焼成温度及び測定結果を示している。試料番号8は、二次焼成温度が800°Cと高いため、内部電極が酸化され、このため静電容量を測定することができなかった。試料番号6及び7は、二次焼成温度が600~700°Cと高いため、ピーク電圧が150V以上と高くなった。一方、試料番号1は、二次焼成温度が400°Cと低すぎるため、結晶粒界の酸化が十分でなく、静電容量が15nFと増大した。これに対し試料番号2~5は、二次焼成温度が450~580°Cと本発明範囲内であるため、ピーク電圧を65~85Vに低下させることができ、ESDの吸収特性が向上することが分かった。特に二次焼成温度が低下するに伴いピーク電圧も低下することが分かった。すなわち、二次焼成温度が低下すると結晶粒界に分散されて形成される粒界絶縁層の厚みも薄く、その結果、結晶粒界に形成されるショットキー障壁高さも低く、このためバリスタ電圧が低下する。そしてバリスタ電圧が低下すると、放電試験時に試料11図2参照の抵抗が低下することから、ピーク電圧も低下したものと思われる。