"半導体層上に絶縁膜を介して導電膜を形成し、前記導電膜上に、回折格子パターンを有するフォトマスク又はレチクルを用いて、中央部より端部の膜厚が小さいレジストパターンを形成し、前記レジストパターンをマスクとして前記導電膜のエッチングを行って、中央部より端部の膜厚が小さいゲート電極を形成し、前記ゲート電極をマスクとして前記半導体層に不純物元素を注入して、前記ゲート電極の外側に対応する前記半導体層に第1の不純物領域、および前記ゲート電極の端部と重なる前記半導体層に第2の不純物領域を形成することを特徴とする半導体装置の製造方法。半導体基板上に絶縁膜を介して導電膜を形成し、前記導電膜上に、回折格子パターンを有するフォトマスク又はレチクルを用いて、中央部より端部の膜厚が小さいレジストパターンを形成し、前記レジストパターンをマスクとして前記導電膜のエッチングを行って、中央部より端部の膜厚が小さいゲート電極を形成し、前記ゲート電極をマスクとして前記半導体基板に不純物元素を注入して、前記ゲート電極の外側に対応する前記半導体基板に第1の不純物領域、および前記ゲート電極の端部と重なる前記半導体基板に第2の不純物領域を形成することを特徴とする半導体装置の製造方法。請求項1又は請求項2において、前記回折格子パターンは、複数のスリット部を有することを特徴とする半導体装置の製造方法。半導体層上に絶縁膜を介して導電膜を形成し、前記導電膜上に、半透膜を有するフォトマスク又はレチクルを用いて、中央部より端部の膜厚が小さいレジストパターンを形成し、前記レジストパターンをマスクとして前記導電膜のエッチングを行って、中央部より端部の膜厚が小さいゲート電極を形成し、前記ゲート電極をマスクとして前記半導体層に不純物元素を注入して、前記ゲート電極の外側に対応する前記半導体層に第1の不純物領域、および前記ゲート電極の端部と重なる前記半導体層に第2の不純物領域を形成することを特徴とする半導体装置の製造方法。半導体基板上に絶縁膜を介して導電膜を形成し、前記導電膜上に、半透膜を有するフォトマスク又はレチクルを用いて、中央部より端部の膜厚が小さいレジストパターンを形成し、前記レジストパターンをマスクとして前記導電膜のエッチングを行って、中央部より端部の膜厚が小さいゲート電極を形成し、前記ゲート電極をマスクとして前記半導体基板に不純物元素を注入して、前記ゲート電極の外側に対応する前記半導体基板に第1の不純物領域、および前記ゲート電極の端部と重なる前記半導体基板に第2の不純物領域を形成することを特徴とする半導体装置の製造方法。請求項4又は請求項5において、前記フォトマスク又はレチクルは、前記半透膜と隣接する遮光部を有することを特徴とする半導体装置の製造方法。半導体層上に絶縁膜を介して導電膜を形成し、前記導電膜上に、光強度低減手段を有するフォトマスク又はレチクルを用いて、中央部より端部の膜厚が小さいレジストパターンを形成し、前記レジストパターンをマスクとして前記導電膜のエッチングを行って、中央部より端部の膜厚が小さいゲート電極を形成し、前記ゲート電極をマスクとして前記半導体層に不純物元素を注入して、前記ゲート電極の外側に対応する前記半導体層に第1の不純物領域、および前記ゲート電極の端部と重なる前記半導体層に第2の不純物領域を形成することを特徴とする半導体装置の製造方法。半導体基板上に絶縁膜を介して導電膜を形成し、前記導電膜上に、光強度低減手段を有するフォトマスク又はレチクルを用いて、中央部より端部の膜厚が小さいレジストパターンを形成し、前記レジストパターンをマスクとして前記導電膜のエッチングを行って、中央部より端部の膜厚が小さいゲート電極を形成し、前記ゲート電極をマスクとして前記半導体基板に不純物元素を注入して、前記ゲート電極の外側に対応する前記半導体基板に第1の不純物領域、および前記ゲート電極の端部と重なる前記半導体基板に第2の不純物領域を形成することを特徴とする半導体装置の製造方法。請求項7又は請求項8において、前記レジストパターンをマスクとして前記ゲート電極のエッチングを行って、前記ゲート電極の端部を後退させることを特徴とする半導体装置の製造方法。請求項1乃至請求項9のいずれか一項において、前記レジストパターンの端部は、テーパー形状を有することを特徴とする半導体装置の製造方法。請求項1乃至請求項10のいずれか一項において、前記エッチングとして、ドライエッチングを行うことを特徴とする半導体装置の製造方法。多結晶シリコンTFT及びMOSトランジスタに於けるLDD構造とGOLD構造のソースドレイン領域となる高濃度不純物領域n領域またはp領域及びその内側の低濃度不純物領域n-領域またはp-領域の形成は、従来、ゲート電極をマスクにセルフアラインで形成しており、フォトリソグラフィ工程の増加を抑制できる利点があるが、ゲート電極を2層構造として形成させると、一層構造の場合より容易に作製できるため、2層構造とする場合が多い。しかしながら、ゲート電極を2層構造とすると、成膜工程とエッチング工程が複雑になるという課題がある。また、半導体装置には様々な回路が内包されており、回路によってはホットキャリア対策効果に優れたGOLD構造が適している場合もあれば、オフ電流値の小さいLDD構造が適している場合もあり、場合によっては、シングルドレイン構造が適している場合もある。LDD構造及びGOLD構造の形成は、ドライエッチング等のプロセスのみで形成する為、半導体装置におけるトランジスタの構造が全て同一構造となり、回路毎にシングルドレイン構造とLDD構造及びGOLD構造を別々に形成することができないという課題がある。また、GOLD構造に於いては、低濃度不純物領域n-領域またはp-領域の長さが、基本的にサイドエッチング等のエッチングにより形成される第1層目のゲート電極膜のみが存在する領域で決まる為、低濃度不純物領域n-領域またはp-領域の長さに制約が生じ、またはその長さを十分に確保できない等の課題が有る。本発明は、上記課題を解決することのできる半導体装置の製造方法を提供することを目的とする。フォトリソグラフィ工程で使用されるゲート電極形成用フォトマスクまたはレチクルに於いて、ゲート電極形成用マスクパターンの片側または両側の端部に、露光光の光強度を低減する機能を有するパターン本明細書中ではこのパターンを補助パターンと呼ぶ。を設置する。前記補助パターンでの露光光の光強度の低減機能を有する具体的パターンとしては、露光装置の解像限界以下のラインおよびスペースから成るスリット部を有する回折格子パターンと露光光の透過率を低減する半透膜が考えられる。回折格子パターンの場合は、スリットスペース部のピッチとスリット幅を調整することにより、透過光の光強度を調整することができる。一方の半透膜の場合は、半透膜の透過率を調整することにより、透過光の光強度を調整することができる。また、本発明の他の構成として、前記補助パターンでの透過率は一様でなく傾斜しており、ゲート電極形成用マスクパターンからの距離に比例して、透過率が高濃度不純物領域に近付くに従って徐々に増加する様に構成されている。この構成において、回折格子パターンは、スリット部のピッチとスリット幅の調整により透過光の光強度の調整が可能であり、ゲート電極形成用マスクパターン端部からの距離に比例して、透過率を増加させる為、スリット幅が徐々に大きくなる構造となっている。また、半透膜に於いては、半透膜の膜厚または透過率自体の調整により透過光の光強度の調整が可能であり、ゲート電極形成用マスクパターン端部からの距離に比例して、半透膜の膜厚が徐々に薄くなるか、または半透膜の透過率自体が徐々に増加する構造となっている。また、本発明においてのフォトリソグラフィ工程で使用されるレジストはネガ型レジストが適用困難である為、当該ゲート電極形成用フォトマスクまたはレチクルのパターン構成は、ポジ型レジストを前提にしている。なお、ポジ型レジストとは、露光光の照射領域が現像液に可溶化するタイプのレジストのことで、ネガ型レジストとは、露光光の照射領域が現像液に不溶化するタイプのレジストのことである。前記ゲート電極形成用フォトマスクまたはレチクルを用いて露光する場合、ゲート電極形成用マスクパターンの主パターンの領域は、遮光部である為に光強度はゼロであり、前記補助パターンの更に外側の領域は透光部である為、光強度は100である。一方、遮光部と透光部の境界領域である前記補助パターン領域では、光強度が10~70の範囲で調整されている。そして、前記ゲート電極形成用のフォトマスクまたはレチクルをフォトリソグラフィ工程に適用することにより、現像後レジストパターンの片側または両側の端部の現像後のレジスト膜厚が、通常のレジスト膜厚に比べ10~60の範囲で薄く形成される。従って、レジストパターンの両側の端部が薄く形成された場合には、凸形状のレジストパターンが形成される。また、前記補助パターンでの透過率は一様でなく傾斜している場合には、現像後レジストパターンの片側または両側の端部に於ける膜厚が、通常に比べ10~60の範囲内で薄く形成され、且つ端部に近付く程、レジスト膜厚が徐々に薄くなるテーパー形状領域を有したレジストパターン形状が形成されている。ところで、ステッパ等の縮小投影露光装置を使用する単波長露光は、露光光の位相が或る程度揃っているパーシャルコヒーレント光である為、補助パターンとして半透膜を適用すると、半透膜がハ-フトーン型位相シフタとして作用することが考えられる。この場合は、隣接する露光光との間の位相が180°程度に反転しない様に半透膜の膜厚の調整に注意が必要であり、できれば360°程度になる様に調整する。従って、縮小投影露光装置に適用されるレチクルの場合には、補助パターンとして、半透膜を適用する上に於いて、位相シフト量と透過率の両方を考慮して、半透膜の膜厚を調整する。また、本発明のフォトリソグラフィ工程に於いては、ポジ型レジストのみを前提にしていることは既に述べたが、ここではその理由について説明する。ネガ型レジストの場合はポジ型レジストと逆に、ゲート電極形成用フォトマスクまたはレチクルの主パターン領域が透光部で、補助パターンの外側の領域が遮光部であり、補助パターン領域が光強度調整部光強度を10~70程度の範囲で調整のパターン構成となっている。前記パターン構成を有するフォトマスクまたはレチクルを用いて、ネガ型レジストを露光した場合、補助パターン領域にはレジストパターン形成に必要十分な露光エネルギーが照射されない為、レジスト膜の上層部のみ露光された状態となり、下層部は未露光または露光不足の状態となっている。この状態のネガ型レジストを現像した場合、当該領域のレジスト膜の上層部は現像液に不溶であるが、下層部が現像液に可溶である為、レジスト膜の下層部のみをレジスト残膜とする良好なパターン形成ができない。上記理由の為、本発明のフォトリソグラフィ工程に於いては、ネガ型レジストは適用困難であり、ポジ型レジストのみの適用となっている。本明細書において開示する発明の構成1は、半導体層上に絶縁膜を介して導電膜を形成する第1の工程と、前記導電膜上に、回折格子パターンを有するフォトマスク又はレチクルを使用して中央部より端部に膜厚の薄い領域を有するレジストパターンを形成する第2の工程と、ドライエッチングを行って、中央部より端部に膜厚の薄い領域を有するゲート電極を形成する第3の工程と、前記ゲート電極をマスクとして前記半導体層に不純物元素を注入して、前記ゲート電極の外側の第1の不純物領域と、前記ゲート電極の膜厚の薄い領域と重なる第2の不純物領域とを形成する第4の工程と、を有することを特徴としている。上記第2の工程において、片側または両側の端部のレジスト膜厚が薄くなったレジストパターンを形成する。上記第3の工程において、ドライエッチングを行う。ドライエッチング工程に於いて、レジストパターン端部のレジスト膜厚の薄く形成された領域は、ゲート電極膜とレジスト膜との選択比の問題で、徐々にエッチングされ、ドライエッチングの途中で下地のゲート電極膜が露出し、この段階から当該領域のゲート電極膜のエッチングが進行し、ゲート電極膜の残膜厚が初期膜厚の5~30程度の所定膜厚になる様にエッチングされる。この様にして、ゲート電極の片側または両側の端部が薄くなった領域を有するゲート電極構造が形成される。上記第4の工程において、前記ゲート電極をマスクにn型不純物またはp型不純物をイオン注入することにより、ゲート電極の外側に対応する下層領域にソース及びドレイン領域となる高濃度不純物領域n領域またはp領域が形成され、当該ゲート電極の片側または両側のゲート電極膜の薄くなった領域に対応する下層領域に低濃度不純物領域n-領域またはp―領域が形成される。この際、ゲート電極の膜厚の違いを考慮し、イオン注入時の加速電圧とイオン注入量を適宜選択することにより、高濃度不純物領域n領域またはp領域と低濃度不純物領域n-領域またはp―領域を同時に形成することができる。ここで、イオン注入という用語の定義について、明確にする。世間一般では、質量分離した不純物イオンの場合にイオン注入、質量分離しない不純物イオンの場合にはイオンドープの用語が適用されている。本明細書に於いては、イオン注入とイオンドープの用語の使い分けは特に行わず、不純物イオンの質量分離に関係なく、イオン注入で代表している。また、他の発明の構成2は、半導体層上に絶縁膜を介して導電膜を形成する第1の工程と、前記導電膜上に光強度低減手段を有するフォトマスク又はレチクルを使用して、中央部より端部に膜厚の薄い領域を有するレジストパターンを形成する第2の工程と、第1のドライエッチングを行って、中央部より端部に膜厚の薄い領域を有するゲート電極を形成する第3の工程と、前記ゲート電極をマスクとして前記半導体層に不純物元素を注入して、前記ゲート電極の外側に第1の不純物領域と前記ゲート電極の膜厚の薄い領域と重なる第2の不純物領域とを形成する第4の工程と、第2のドライエッチングを行って、前記ゲート電極の端部を後退させる第5の工程と、を有することを特徴としている。上記第2の工程において、レジストパターンの片側または両側のパターン端部に近付く程、レジスト膜厚の薄くなったテーパー形状領域を有したレジストパターンを形成する。上記第3の工程において、第1のドライエッチングを行う。この所定時間のドライエッチング処理により、ゲート電極膜とレジスト膜との選択比の問題で、徐々にレジスト膜がエッチングされる為、ドライエッチングの途中で、前記テーパー形状領域でのレジストパターン端部のレジスト膜厚の薄い領域から下地のゲート電極膜が徐々に露出し、当該領域の端部からゲート電極膜のエッチングが進行することになる。当該領域のゲート電極の膜厚が初期膜厚の5~30程度の所定膜厚になる様にドライエッチングした後、片側または両側のゲート電極端部に近付く程、ゲート電極膜厚の薄くなるテーパー形状領域を有したゲート電極構造が形成される。尚、ゲート電極から露出している下地のゲート絶縁膜は、ドライエッチングされ、ある程度薄くなっている。上記第4の工程において、前記ゲート電極をマスクにn型不純物元素またはp型不純物元素の高濃度イオン注入することにより、ゲート電極の外側に対応する多結晶シリコン膜または半導体基板にソース及びドレイン領域となる高濃度不純物領域n領域またはp領域が形成され、当該ゲート電極の片側または両側のゲート電極膜の薄くなったテーパー形状領域に対応する多結晶シリコン膜または半導体基板に低濃度不純物領域n-領域またはp―領域が形成される。この際、ゲート電極の膜厚の違いを考慮し、イオン注入時の加速電圧とイオン注入量を適宜選択することにより、ゲート電極の外側領域に対応する多結晶シリコン膜または半導体基板に高濃度不純物領域n領域またはp領域を形成し、またゲート電極の端部に於けるゲート電極膜厚の薄いテーパー形状領域に対応する多結晶シリコン膜または半導体基板に低濃度不純物領域n-領域またはp―領域を同時に形成することができる。尚、ゲート電極端部の前記テーパー形状領域では、ゲート電極の端部に近付く程、ゲート電極膜厚が徐々に薄くなっている為、スルードープでイオン注入される低濃度不純物領域n-領域またはp―領域の不純物濃度には濃度勾配が存在し、ゲート電極の端部即ちソース及びドレイン領域の端部に近付く程、徐々に不純物濃度が高くなる傾向を有している。上記第5の工程において、第2のドライエッチングを行う。この所定時間のドライエッチング処理により、ゲート電極端部の前記テーパー形状領域はドライエッチングされる。その結果、テーパー形状領域のゲート電極膜厚は更に薄くなり、テーパー形状領域の端部であるゲート電極端部は後退する。よって、濃度勾配を有した前記低濃度不純物領域n-領域またはp―領域は、ゲート電極とオーバーラップしている領域Lov領域と定義とオーバーラップしてない領域Loff領域と定義に区分される。この際、ドライエッチング処理条件を適宜変更することにより、ゲート電極の寸法を前記テーパー形状領域の範囲内で自由に調整することができる。即ち、前記テーパー形状領域の範囲内で、Lov領域の寸法とLoff領域の寸法を自由に調整することができる。また、ゲート電極から露出した下地のゲート絶縁膜は、ドライエッチングにより更に薄くなっている。この後、ゲート電極のドライエッチングマスクである不要なレジストパターンは、除去される。尚、Lov領域は、ホットキャリア対策に効果があり、Loff領域はオフ電流の抑制に効果があることが知られている。ここで形成されたトランジスタはホットキャリア対策に有効なGOLD構造トランジスタであり、オフ電流の抑制に効果の有るLoff領域を有している為、ある程度のオフ電流の抑制効果は期待されるが、オフ電流の抑制効果に限って言うと、後述のLDD構造トランジスタの方が有利である。以上はGOLD構造トランジスタの形成方法について記載したものであるが、半導体装置には様々な回路が内包されており、回路によってはホットキャリア対策効果に優れたGOLD構造トランジスタが適している場合もあれば、オフ電流値の小さいLDD構造トランジスタが適している場合もある。また場合によっては、シングルドレイン構造トランジスタが適している場合もある。よって、回路毎にGOLD構造とLDD構造及びシングルドレイン構造トランジスタを別々に形成する方法について、以下に記載する。まず、発明の構成1においてGOLD構造とLDD構造トランジスタを回路毎に別々に形成する方法については、イオン注入工程からのプロセス変更で対応できる。ドライエッチング工程が終了した後、第1のイオン注入工程を行うことにより、前記ゲート電極の外側に対応する下層領域に低濃度不純物領域n-領域またはp―領域が形成される。次に、ゲート電極を形成した際のドライエッチングマスクであるレジストパターンを除去する。尚、前記レジストパターンの除去は、第1のイオン注入工程の前に行っても良い。次にLDD構造形成領域に於いては、前記ゲート電極を被覆する様に、新たにレジストパターンを形成する。次に第2のイオン注入を行うことにより、ソース及びドレイン領域となる高濃度不純物領域n領域またはp領域を形成する。この際、LDD構造形成領域に於いては、ゲート電極を被覆しているレジストパターンをマスクにイオン注入することにより、レジストパターンから露出した領域に対応する下層領域にソース及びドレイン領域となる高濃度不純物領域n領域またはp領域が形成される。ゲート電極の外側で且つレジストパターンの内側の領域に対応する下層領域には、既に第1のイオン注入工程により低濃度不純物領域n-領域またはp―領域が形成されており、今回の高濃度不純物領域n領域またはp領域の形成により、LDD構造トランジスタが形成される。一方、GOLD構造形成領域に於いては、ゲート電極をマスクにイオン注入が行われることにより、ゲート電極から露出した領域に対応する下層領域にソース及びドレイン領域となる高濃度不純物領域n領域またはp領域が形成され、同時に当該ゲート電極の片側または両側のゲート電極膜の薄くなった領域に対応する下層領域に低濃度不純物領域n-領域またはp―領域が形成される。GOLD構造トランジスタは、ゲート電極での端部の膜厚の違いを考慮し、イオン注入時の加速電圧とイオン注入量を適宜選択することにより、高濃度不純物領域n領域またはp領域と低濃度不純物領域n-領域またはp―領域を同時に形成することで実現できる。尚、既にゲート電極から露出した領域には、第1のイオン注入工程により低濃度不純物が注入されており、その上から第2のイオン注入工程である高濃度不純物が注入されることになるが、ソース及びドレイン領域となる高濃度不純物領域n領域の形成には特に支障は起こらない。この後に、LDD構造形成領域に形成された前記レジストパターンを除去する。次に、シングルドレイン構造トランジスタの形成法について、以下に記載する。シングルドレイン構造トランジスタの形成は簡単で、ゲート電極形成用フォトマスクまたはレチクルに於ける光強度低減機能を有する補助パターンを設置しない場合に、シングルドレイン構造トランジスタの形成が可能となる。光強度低減機能を有する補助パターンがない場合は、レジストパターンとゲート電極が各々矩形形状となる為、上記の第1のイオン注入工程と第2のイオン注入工程で注入される低濃度不純物領域n-領域またはp―領域と高濃度不純物領域n領域またはp領域が当該ゲート電極の外側に対応する下層領域で重なり、シングルドレイン構造トランジスタが形成される。なお、本発明で言及している矩形形状とは4つの直角を持つ形に限定される必要はなく、台形形状も含む。さらに矩形形状のようなもの、台形形状のようなものも含まれる。既に記載したGOLD構造とLDD構造トランジスタの形成法と上記のシングルドレイン構造トランジスタの形成法を合わせることにより、回路毎にGOLD構造とLDD構造とシングルドレイン構造トランジスタを別々に形成することが可能となる。また、発明の構成2において、GOLD構造とLDD構造トランジスタを回路毎に別々に形成する方法について説明する。最初に、レジストパターンを形成する。この際、適用するフォトマスクまたはレチクルに於いて、GOLD構造形成領域とLDD構造形成領域に対応するゲート電極形成用マスクパターンには光強度低減機能を有する補助パターンを設置し、シングルドレイン構造形成領域に対応するゲート電極形成用マスクパターンには前記補助パターンを設置しないパターン構成とする。この結果、GOLD構造形成領域とLDD構造形成領域のレジストパターンには、端部に近付く程、レジスト膜厚の徐々に薄くなるテーパー形状領域が形成され、シングルドレイン構造形成領域のレジストパターンには前記テーパー形状領域が存在せず、矩形形状のレジストパターンが形成される。尚、GOLD構造形成領域とLDD構造形成領域のレジストパターンに於ける前記テーパー形状領域の寸法は、最終的に形成されるGOLD構造及びLDD構造トランジスタに於ける低濃度不純物領域n-領域またはp―領域の寸法を考慮し、当該マスクパターンの前記補助パターン領域の寸法を調整することにより、適切な長さに形成される。この際、GOLD構造とLDD構造トランジスタの低濃度不純物領域n-領域またはp―領域の寸法は、各々対応するマスクパターンに設置された前記補助パターン領域の寸法を調整することにより、自由に設定可能である。またGOLD構造形成領域とLDD構造形成領域のレジストパターンに於ける前記テーパー形状領域の膜厚は、各々対応するマスクパターンに設置された補助パターン領域の透過率を10~70の範囲で調整することにより、適切なレジスト膜厚初期膜厚に対し10~60の範囲に形成される。次に第1のドライエッチング処理を行う。この所定時間のドライエッチング処理により、GOLD構造形成領域とLDD構造形成領域に於いては、片側または両側のゲート電極端部に近付く程、ゲート電極膜厚の薄くなるテーパー形状領域を有したゲート電極が形成される。一方、シングルドレイン構造形成領域に於いては、矩形形状のゲート電極が形成される。次に、前記ゲート電極をマスクにn型不純物の高濃度イオン注入を行う。GOLD構造形成領域とLDD構造形成領域に於いては、ゲート電極の外側に対応する多結晶シリコン膜または半導体基板にソース及びドレイン領域となる高濃度不純物領域n領域またはp領域が形成され、ゲート電極膜厚の薄い前記テーパー形状領域に対応する多結晶シリコン膜または半導体基板に低濃度不純物領域n-領域が形成される。一方、シングルドレイン構造形成領域に於いては、ソース及びドレイン領域となる高濃度不純物領域n領域またはp領域のみが形成される。次に、第2のドライエッチング処理を行う。この所定時間のドライエッチング処理により、GOLD構造形成領域に於いては、ゲート電極端部の前記テーパー形状領域がドライエッチングされ、テーパー形状領域のゲート電極膜厚は更に薄くなり、テーパー形状領域の端部であるゲート電極端部は後退する。ゲート電極端部がある程度後退するまでドライエッチング処理を行った後、前記低濃度不純物領域n-領域は、ゲート電極とオーバーラップしているLov領域とオーバーラップしていないLoff領域に区分される。LDD構造形成領域に於けるゲート電極の前記テーパー形状領域も、GOLD構造形成領域の場合と同様にドライエッチングされる。一方、シングルドレイン構造形成領域のゲート電極も同様にドライエッチングされるが、当該ゲート電極が矩形形状である為、下地のゲート絶縁膜が更にエッチングされるだけである。この後、ゲート電極のドライエッチングマスクである不要なレジストパターンは、除去される。尚、前記第2のドライエッチング処理及びドライエッチングのマスクであるレジストパターンの除去が終了した段階で、LDD構造形成領域に於けるゲート電極の前記テーパー形状領域が残存している場合と消失している場合で、これからの処理プロセスが変化する為、以下に別々に記載する。前記第2のドライエッチング処理による所定時間のドライエッチング後に、LDD構造形成領域に於けるゲート電極の前記テーパー形状領域が残存している場合は、前記テーパー形状領域を選択的にドライエッチングし、前記テーパー形状領域を除去する必要がある。この為、LDD構造形成領域のみを開口する様に新規にレジストパターンを形成し、第3のドライエッチング処理を行う。この所定時間のドライエッチング処理により、前記テーパー形状領域は選択的に除去され、矩形形状のゲート電極が形成される。この結果、ゲート電極の外側に対応する多結晶シリコン膜または半導体基板に、低濃度不純物領域n-領域またはp-領域と高濃度不純物領域n領域またはp領域を有するLDD構造トランジスタが形成される。この後、ドライエッチングマスクである前記レジストパターンは、除去される。一方、前記第2のドライエッチング処理による所定時間のドライエッチング後に、LDD構造形成領域に於けるゲート電極の前記テーパー形状領域が消失している場合は、LDD構造形成領域のみを開口するレジストパターンの形成と第3のドライエッチング処理は不要である。この場合は、前記第2のドライエッチング処理及びドライエッチングのマスクであるレジストパターンの除去が終了した段階で、既にLDD構造トランジスタの形成は完了していることになる。以上の製造工程により、半導体装置の回路毎にGOLD構造とLDD構造とシングルドレイン構造トランジスタを別々に形成することができる。また、本発明の特徴は、半導体層上に絶縁膜を介して導電膜を形成する第1の工程と、前記導電膜上に光強度低減手段を有するフォトマスク又はレチクルを使用して、中央部より端部に膜厚の薄い領域を有するレジストパターンを形成する第2の工程と、第1のドライエッチングを行って、中央部より端部に膜厚の薄い領域を有するゲート電極を形成する第3の工程と、前記ゲート電極をマスクとして前記半導体層に不純物元素を注入して、前記ゲート電極の外側に第1の不純物領域と前記ゲート電極の膜厚の薄い領域と重なる第2の不純物領域とを形成する第4の工程と、第2のドライエッチングを行って、前記ゲート電極の端部を後退させる第5の工程と、を有することを特徴としている。薄い短部を有するレジストパターンは回折格子を持ったフォトマスクまたはレチクルを使って形成され、あるいは、半透膜を持ったフォトマスクまたはレチクルで形成される。本発明は、マスクパターンに光強度低減機能を有する補助パターンを設置したゲート電極形成用フォトマスクまたはレチクルをフォトリソグラフィ工程に適用することにより、エッチング及びイオン注入工程を通し、簡単にGOLD構造トランジスタから成る半導体装置を作製可能とするものである。光強度低減手段の透過率と寸法を任意に設定可能である為、フォトリソグラフィ工程とドライエッチング工程を通して形成されるゲート電極の端部に於ける膜厚の薄くなったテーパー形状領域の膜厚と寸法を調整することができる。この為、前記テーパー形状領域のスルードープでイオン注入される低濃度不純物領域n-領域またはp-領域の濃度分布とチャネル方向寸法の最適化が可能となり、GOLD構造とLDD構造トランジスタの性能の向上を図ることができる。また、前記GOLD構造トランジスタから成る半導体装置の製造に於いて、イオン注入工程を2回に分け、低濃度不純物用の第1のイオン注入工程を処理し、次にLDD構造形成領域のみにゲート電極を被覆する様にレジストパターンを形成した後に、高濃度不純物用の第2のイオン注入を処理する様にプロセスの変更を行うことにより、LDD構造とGOLD構造トランジスタを回路毎に別々に形成可能とするものである。また、前記ゲート電極形成用フォトマスクまたはレチクルに於いて、任意のマスクパターンに光強度低減機能を有する補助パターンを設置することにより、半導体装置の回路パターン毎にシングルドレイン構造とGOLD構造トランジスタを別々に形成することを可能とするものである。また、任意のマスクパターンに光強度低減手段を設置可能である為、半導体装置の回路毎にGOLD構造とLDD構造とシングルドレイン構造のトランジスタを簡単に形成することができる。本発明は、マスクパターンに光強度低減機能を有する補助パターンを設置したゲート電極形成用フォトマスクまたはレチクルをフォトリソグラフィ工程に適用することにより、エッチング及びイオン注入工程を通し、簡単にGOLD構造トランジスタから成る半導体装置を製造可能とするものであり、半導体装置の性能向上と製造原価の低減に極めて有効である。また、前記GOLD構造トランジスタの製造に於いては、マスクパターンに設置する光強度低減機能を有する補助パターンの寸法は任意の長さに設定可能である為、低濃度不純物領域n-領域のチャネル方向寸法も任意の長さに形成でき、GOLD構造トランジスタの性能の向上に極めて有効である。また、前記ゲート電極形成用フォトマスクまたはレチクルを利用した半導体装置の製造に於いて、イオン注入工程からのプロセスの変更により、オフ電流値の抑制効果の大きいLDD構造とホットキャリア対策効果の大きいGOLD構造トランジスタ、シングルドレイン構造のトランジスタを回路毎に別々に形成可能である為、半導体装置の原価の低減と性能の向上に極めて有効である。また、前記ゲート電極形成用フォトマスクまたはレチクルを利用した半導体装置の製造に於いて、任意のマスクパターンに光強度低減機能を有する補助パターンを設置することにより、半導体装置の回路毎にシングルドレイン構造とGOLD構造及びLDD構造のトランジスタを別々に形成可能である為、半導体装置の性能の向上に極めて有効である。実施形態1回折格子パターンまたは半透膜から成る光強度低減機能を有するゲート電極形成用フォトマスクまたはレチクルを利用したフォトリソグラフィ工程をGOLD構造多結晶シリコンTFTの形成に適用した場合について、図1~図2に基づき記載する。最初に回折格子パターンまたは半透膜から成る光強度低減機能を有する補助パターンを設置したゲート電極形成用フォトマスクまたはレチクルの構成について、図1を用いて説明する。ゲート電極形成用フォトマスクまたはレチクルに於けるマスクパターンの片側または両側の端部に光強度低減機能を有する補助パターンを設置する。この補助パターンの具体例として、図1Aと図1Bに露光装置の解像限界以下のラインおよびスペースから成るスリット部を有する回折格子パターンの例を示す。尚、このフォトリソグラフィ工程で使用されるレジストはネガ型レジストが適用困難である為、当該ゲート電極形成用フォトマスクまたはレチクル101,105のパターン構成は、ポジ型レジストを前提にしている。よって、ゲート電極形成用マスクパターンの主パターンの領域が遮光部102,106で、光強度低減機能を有する補助パターンの領域がスリット部103,107で、補助パターンの外側の領域が透光部104,108のパターン構成となっている。前記スリット部のスリットの方向は、スリット部103の様に主パターン遮光部102の方向と平行でも、スリット部107の様に主パターン遮光部106の方向と垂直でも構わない図1Aと図1B。前記ゲート電極形成用フォトマスクまたはレチクル101,105に露光光を照射した場合、遮光部102,106の光強度はゼロであり、透光部104,108の光強度は100である。一方、露光装置の解像限界以下のラインおよびスペースから成る回折格子パターンのスリット部103,107で構成される光強度低減機能を有する補助パターンの光強度は、10~70の範囲で調整可能となっており、その代表的光強度分布の例を光強度分布109に示す。回折格子パターンに於ける前記スリット部103,107の光強度の調整は、スリット部103,107のピッチ及びスリット幅の調整により実現している図1C。次に補助パターンの具体例として、図1Dに露光光の光強度を低減する機能を有する半透膜の例を示す。ゲート電極形成用フォトマスクまたはレチクル110に於けるゲート電極形成用マスクパターンの主パターンの領域が遮光部111で、光強度低減機能を有する補助パターンの領域が半透膜から成る半透光部112で、その外側の領域が透光部113である図1D。前記ゲート電極形成用フォトマスクまたはレチクル110に露光光を照射した場合、遮光部111及び透光部113の光強度は各々ゼロと100であり、半透膜から成る半透光部112で構成される補助パターン領域の光強度は、10~70の範囲で調整可能となっており、その代表的光強度分布の例を光強度分布114に示す図1-E。次に回折格子パターンまたは半透膜から成る光強度低減機能を有するゲート電極形成用フォトマスクまたはレチクル101,105,110を利用したGOLD構造多結晶シリコンTFTの形成法について、図2を用いて説明する。回折格子パターンまたは半透膜から成る光強度低減機能を有する補助パターンを設置した前記ゲート電極形成用フォトマスクまたはレチクル101,105,110をフォトリソグラフィ工程に適用することにより、レジストパターンの片側または両側の端部に於いて、現像後レジスト膜厚が通常に比べ、10~60の範囲で薄くなった現像後レジストパターン205aを形成する図2A。次に、前記現像後レジストパターン205aをマスクに、ドライエッチング処理を行う。本実施例ではエッチング条件として、ICPInductivelyCoupledPlasma:誘導結合型プラズマエッチング法を用い、エッチング用ガスにCF4とCl2とを用い、それぞれのガス流量比を40:40sccmとし、1.2Paの圧力でコイル型の電極に450WのRF13.56MHz電力を投入し、基板側試料ステージにも20WのRF13.56MHz電力を投入してプラズマを生成し、エッチングを行う。ドライエッチング工程に於いて、前記現像後レジストパターン205aから露出しているゲート電極膜204aは、完全にエッチングされ、更に下層側に存在する酸化窒化シリコン膜から成るゲート絶縁膜203aが若干オーバーエッチングされるまでドライエッチング処理を行う。一方、前記現像後レジストパターン205aの片側または両側の端部のレジスト膜厚が薄くなった領域は、ゲート電極膜204aとの選択比の問題で、レジスト膜が徐々にエッチングされ、ドライエッチングの途中で当該領域のレジスト膜が消失し、その下側のゲート電極膜204aが露出し、この段階から当該領域のゲート電極膜204aのエッチングが進行し、その残膜厚が初期膜厚の5~30の所定膜厚になる様にエッチングされる。ここで、ドライエッチング工程に於けるレジストパターンの形状は、片側または両側の端部のレジスト膜厚が薄くなった領域を有する現像後レジストパターン205aから、最終的にはドライエッチング後レジストパターン205bの形状に変化している。ドライエッチングにより、ゲート電極膜の片側または両側の端部が薄くなった領域を有するゲート電極204bが形成され、前記ゲート電極204bから露出した領域に存在する下層膜である酸化窒化シリコン膜から成るゲート絶縁膜203bは、オーバーエッチングにより薄くなった形状になっている図2B。次に当該ゲート電極204bをマスクとして、ソース及びドレイン領域にn型不純物の高濃度イオン注入を行う。片側または両側の端部が薄くなった領域を有するゲート電極204bから露出した領域に対応する多結晶シリコン膜202に、ソース及びドレイン領域となる高濃度不純物領域n領域206が形成される。更に、当該ゲート電極204bの端部の膜厚が薄い領域に対応する多結晶シリコン膜202に低濃度不純物領域n-領域207が形成される。この際、前記高濃度不純物領域n領域206と前記低濃度不純物領域n-領域207は、ゲート電極の膜厚の違いを考慮し、イオン注入時の加速電圧とイオン注入量を適宜選択することにより、高濃度不純物領域n領域206と低濃度不純物領域n-領域207を同時に形成することができる。尚、ドライエッチング後レジストパターン205bは、イオン注入工程の前または後の工程のどちらで除去しても良い図2C。尚、ここではGOLD構造多結晶シリコンTFTの形成法について記載したが、光強度低減機能を有する補助パターンを設置した前記ゲート電極形成用フォトマスクまたはレチクル101,105,110は、シリコン基板等の半導体基板を使用するGOLD構造MOS型トランジスタの形成にも、勿論適用可能である。この場合は、ソース及びドレイン領域となる高濃度不純物領域n領域とゲート電極とオーバーラップしている低濃度不純物領域n-領域は、各々シリコン基板等の半導体基板に形成される。実施形態2液晶ディスプレイ等の半導体装置には様々な回路が内包されており、回路によってはホットキャリア対策効果に優れたGOLD構造が適している場合もあれば、オフ電流値の小さいLDD構造が適している場合もあり、場合によっては、シングルドレイン構造が適している場合もある。従って、回路毎にGOLD構造及びLDD構造とシングルドレイン構造の多結晶シリコンTFTを別々に形成する必要がある。実施形態2に於いては、回路毎にGOLD構造とLDD構造及びシングルドレイン構造の多結晶シリコンTFTを別々に形成する方法について、図3に基づき記載する。尚、前記ゲート電極形成用フォトマスクまたはレチクル101,105,110図1A,B,Dの構成については、既に実施形態1に記載している為、ここでは割愛する。ここで使用する基板構造についてであるが、石英ガラス等から成るガラス基板301上に所定膜厚の多結晶シリコン膜302と酸化窒化シリコン膜から成る所定膜厚のゲート絶縁膜303と所定膜厚のゲート電極膜304が各々積層されている構造の基板を使用する。前記構造の基板上に、回折格子パターンまたは半透膜から成る光強度低減機能を有する補助パターンを設置したゲート電極形成用フォトマスクまたはレチクル101,105,110図1A,B,Dを適用したフォトリソグラフィ工程を行い、ゲート電極形成用の現像後レジストパターン305,306を形成する。なお、A-2におけるレジストパターンは矩形状としてもよい。図21尚、GOLD構造形成領域401とLDD構造形成領域402に於いては、マスクパターンに回折格子パターンまたは半透膜から成る光強度低減機能を有する補助パターンが設置されている為、両側の端部のレジスト膜厚が通常に比べ、10~60の範囲で薄くなった現像後レジストパターン305が形成される。一方、シングルドレイン構造形成領域403に於いては、マスクパターンに前記補助パターンがない為、通常の矩形形状の現像後レジストパターン306が形成される図3A。次に、前記現像後レジストパターン305,306をマスクにドライエッチング処理を行う。ドライエッチング工程に於いて、GOLD構造形成領域401とLDD構造形成領域402に於ける現像後レジストパターン305から露出しているゲート電極膜304、並びにシングルドレイン構造形成領域403に於ける現像後レジストパターン306から露出しているゲート電極膜304は、各々完全にエッチングされ、更に下層側に存在する酸化窒化シリコン膜から成るゲート絶縁膜303が若干オーバーエッチングされるまでドライエッチング処理を行う。GOLD構造形成領域401とLDD構造形成領域402に於ける現像後レジストパターン305の両側端部のレジスト膜厚が薄くなった領域は、ゲート電極膜304との選択比の問題で、レジスト膜が徐々にエッチングされ、ドライエッチングの途中で当該領域のレジスト膜が消失し、その下側のゲート電極膜304が露出し、この段階から当該領域のゲート電極膜304のエッチングが進行し、その残膜厚が初期膜厚の5~30の所定膜厚になる様にエッチングされる。ここで、ドライエッチング工程に於けるレジストパターンの形状は、現像後レジストパターン305から、最終的にドライエッチング後レジストパターン307の形状に変化している。ドライエッチングにより、パターン両側の端部が薄くなった領域を有するゲート電極308が形成され、前記ゲート電極308から露出した領域に存在する下層膜である酸化窒化シリコン膜から成るゲート絶縁膜309は、オーバーエッチングにより薄くなった形状になっている。一方、シングルドレイン構造形成領域403に於ける現像後レジストパターン306をマスクにドライエッチングした場合、レジスト膜から露出した領域に存在する下層膜であるゲート電極膜304は完全にエッチングされ、ゲート電極311が形成される。また、更に下層膜である酸化窒化シリコン膜から成るゲート絶縁膜303が若干オーバーエッチングされるまでドライエッチング処理が行われることにより、オーバーエッチングにより薄くなった形状のゲート絶縁膜312が得られる図3B。次に、ドライエッチングにより形成されたゲート電極308,311をマスクに第1のイオン注入処理であるn型不純物の低濃度イオン注入を行い、ゲート電極308,311から露出した領域に対応する多結晶シリコン膜302に低濃度不純物領域n-領域313,314を形成する図3B。次に、ドライエッチングのマスクとなった不要なドライエッチング後レジストパターン307,310をレジスト除去する。もちろんn、前記低濃度イオン注入の前に、レジストパターン307,310を除去してもよい。そして、LDD構造形成領域402に於いて、ゲート電極308を覆う様に、レジストパターン315を新規に形成する図3C。次に、第2のイオン注入処理であるn型不純物の高濃度イオン注入を行う。この際、GOLD構造形成領域401に於いては、ゲート電極308をマスクにイオン注入が行われることにより、ゲート電極308から露出した領域に対応する多結晶シリコン膜302にソース及びドレイン領域となる高濃度不純物領域n領域316が形成され、同時に当該ゲート電極308の両側に存在するゲート電極膜の薄くなった領域に対応する多結晶シリコン膜302に低濃度不純物領域n-領域317が形成される。GOLD構造多結晶シリコンTFTは、ゲート電極308に於ける端部の膜厚の違いを考慮し、イオン注入時の加速電圧とイオン注入量を適宜選択することにより、高濃度不純物領域n領域316と低濃度不純物領域n-領域317を同時に形成することで実現できる。尚、既にゲート電極308から露出した領域には、第1のイオン注入処理により低濃度不純物領域n-領域313が形成されており、その上から第2のイオン注入処理である高濃度不純物が注入されることになるが、ソース及びドレイン領域となる高濃度不純物領域n領域316の形成には特に支障は起こらない図3D。また、LDD構造形成領域402に於いては、ゲート電極308を被覆しているレジストパターン315をマスクにイオン注入することにより、レジストパターン315から露出した領域に対応する多結晶シリコン膜302にソース及びドレイン領域となる高濃度不純物領域n領域318が形成される。ゲート電極308の外側で且つレジストパターン315の内側の領域に対応する多結晶シリコン膜302には、既に第1のイオン注入処理により低濃度不純物領域n-領域319が形成されており、第2のイオン注入処理による高濃度不純物領域n領域318の形成と合わせて、LDD構造多結晶シリコンTFTが構成される図3D。また、シングルドレイン構造形成領域403に於いては、ゲート電極311から露出した領域に対応する多結晶シリコン膜302に、既に第1のイオン注入処理により低濃度不純物領域n-領域314が形成されているが、その上に重なる様に第2のイオン注入処理により、高濃度不純物領域n領域320が形成される。この様にシングルドレイン構造多結晶シリコンTFTは、ソース及びドレイン領域が高濃度不純物領域n領域320のみで形成される構造になっている図3D。尚、ここではGOLD構造及びLDD構造とシングルドレイン構造の多結晶シリコンTFTを別々に形成する方法について記載したが、光強度低減機能を有する補助パターンを設置した前記ゲート電極形成用フォトマスクまたはレチクル101,105,110は、シリコン基板等の半導体基板を使用する同構造のMOS型トランジスタの形成にも、勿論適用可能である。この場合は、高濃度不純物領域n領域及び低濃度不純物領域n-領域は、各々シリコン基板等の半導体基板に形成される。実施形態3回折格子パターンまたは半透膜から成る光強度低減機能を有するゲート電極形成用フォトマスクまたはレチクルを利用したフォトリソグラフィ工程をGOLD構造多結晶シリコンTFTの形成に適用した場合について、図9~10に基づき記載する。最初に回折格子パターンまたは半透膜から成る光強度低減機能を有する補助パターンを設置したゲート電極形成用フォトマスクまたはレチクルの構成について、図9を用いて説明する。ゲート電極形成用フォトマスクまたはレチクルに於けるマスクパターンの片側または両側の端部に、マスクパターンからの距離に比例して透過率が徐々に増加する様に構成された光強度低減機能を有する補助パターンを設置する。図9-Aと図9-Bには、この補助パターンの具体例として、露光装置の解像限界以下のラインおよびスペースから成る複数のスリット部を有する回折格子パターンの例を示しており、マスクパターンからの距離に比例してスリット幅が徐々に大きくなる構造となっている。尚、このフォトリソグラフィ工程で使用されるレジストはネガ型レジストが適用困難である為、当該ゲート電極形成用フォトマスクまたはレチクル901,905のパターン構成は、ポジ型レジストを前提にしている。よって、ゲート電極形成用マスクパターンの主パターンの領域が遮光部902,906で、光強度低減機能を有する補助パターンの領域がスリット部903、907で、補助パターンの外側の領域が透光部904,908のパターン構成となっている。前記スリット部のスリットの方向は、スリット部903の様に主パターン遮光部902の方向と平行でも、スリット部907の様に主パターン遮光部906の方向と垂直でも構わない図9-Aと図9-B。前記ゲート電極形成用フォトマスクまたはレチクル901,905に露光光を照射した場合、遮光部902,906の光強度はゼロであり、透光部904,908の光強度は100である。一方、露光装置の解像限界以下のラインおよびスペースから成る複数のスリット部903,907を有する回折格子パターンで構成される光強度低減機能を有する補助パターンの光強度は、10~70の範囲でマスクパターンからの距離に比例して透過率が増加する様に構成されており、その代表的光強度分布の例を光強度分布909に示す。尚、回折格子パターンに於ける前記スリット部903,907の光強度の調整は、スリット部903,907のピッチ及びスリット幅の調整により実現している図9-C。次の図9-Dには、補助パターンの具体例として、露光光の光強度を低減する機能を有する半透膜の例を示しており、マスクパターンからの距離に比例して、半透膜の透過率が徐々に増加する様に構成されている。ゲート電極形成用フォトマスクまたはレチクル910に於けるゲート電極形成用マスクパターンの主パターンの領域が遮光部911で、光強度低減機能を有する補助パターンの領域が半透膜から成る半透光部912で、その外側の領域が透光部913である図9-D。前記ゲート電極形成用フォトマスクまたはレチクル910に露光光を照射した場合、遮光部911及び透光部913の光強度は各々ゼロと100であり、半透膜から成る半透光部912で構成される補助パターン領域の光強度は、10~70の範囲でマスクパターンからの距離に比例して透過率が増加する様に構成されており、その代表的光強度分布の例を光強度分布914に示す図9-E。次に回折格子パターンまたは半透膜から成る光強度低減機能を有するゲート電極形成用フォトマスクまたはレチクル901,905,910を利用したGOLD構造多結晶シリコンTFTの形成法について、図10を用いて説明する。回折格子パターンまたは半透膜から成る光強度低減機能を有する補助パターンを設置した前記ゲート電極形成用フォトマスクまたはレチクル901,905,910をフォトリソグラフィ工程に適用することにより、レジストパターンの両側端部に於ける膜厚が、通常と比較し10~60の範囲内で薄く形成され、且つ端部に近付く程、レジスト膜厚が徐々に薄くなったテーパー形状領域を有する現像後レジストパターン1005が形成される図10-A。尚、前記現像後レジストパターン1005のテーパー形状領域のレジスト膜厚は、テーパー形状領域の端部に近付く程、薄くなっており、対応するマスクパターンに設置された前記補助パターン領域の透過率を適宜調整することにより、自由に設定可能である。そして後工程である第1のドライエッチング処理及び第2のドライエッチング処理で形成されるゲート電極のテーパー形状領域のエッチング残膜厚を考慮して、前記現像後レジストパターン1005のテーパー形状領域は適切なレジスト膜厚に形成される。また、前記現像後レジストパターン1005の前記テーパー形状領域の寸法は、対応するマスクパターンに設置された前記補助パターン領域の寸法を調整することにより、自由に設定可能である。そして現像後レジストパターン1005の前記テーパー形状領域は、最終的に形成されるGOLD構造トランジスタに於ける低濃度不純物領域n-領域の寸法を考慮して、適切な長さに形成される図10-A。次に、前記現像後レジストパターン1005をマスクに、第1のドライエッチング処理を行う。この所定時間のドライエッチング工程に於いて、前記現像後レジストパターン1005から露出しているゲート電極膜1004は、完全にエッチングされ、更に下層側に存在するゲート絶縁膜1003が若干オーバーエッチングされるまで、ドライエッチング処理が行われる。一方、前記現像後レジストパターン1005の端部に於けるレジスト膜厚の薄くなったテーパー形状領域では、ゲート電極膜1004とレジスト膜との選択比の問題で、レジスト膜が徐々にエッチングされる為、ドライエッチングの途中で、前記テーパー形状領域でのレジストパターン端部のレジスト膜厚の薄い領域から下地のゲート電極膜1004が徐々に露出し、当該領域の端部からゲート電極膜1004のエッチングが進行することになる。この為、当該領域のゲート電極膜1004の残膜厚が初期膜厚の5~30程度の所定膜厚になる様にドライエッチングした後、ゲート電極端部に近付く程、ゲート電極膜厚の薄くなる構造のテーパー形状領域を有したゲート電極1007が形成される。ここで、第1のドライエッチング工程に於けるレジストパターンの形状は、パターン端部に近付く程、レジスト膜厚の薄くなったテーパー形状領域を有する現像後レジストパターン1005から、最終的にはドライエッチング後レジストパターン1006の形状に変化している。このドライエッチングにより、ゲート電極端部に近付く程、膜厚の薄くなる構造のテーパー形状領域を有するゲート電極1007が形成され、前記ゲート電極1007から露出した領域に存在する下層膜であるゲート絶縁膜1008は、オーバーエッチングにより、薄くなった形状に変化している図10-B。次に前記ゲート電極1007をマスクとして、ソース及びドレイン領域にn型不純物の高濃度イオン注入を行う。ゲート電極1007から露出した領域に対応する多結晶シリコン膜1002に、ソース及びドレイン領域となる高濃度不純物領域n領域1009が形成される。またゲート電極端部に近付く程、ゲート電極膜厚の薄くなる構造の前記テーパー形状領域に対応する多結晶シリコン膜1002には、低濃度不純物領域n-領域1010が形成される。この際、ゲート電極1007の端部の前記テーパー形状領域では、ゲート電極1007の端部に近付く程、ゲート電極膜厚が徐々に薄くなる構造となっている為、スルードープでイオン注入される低濃度不純物領域n-領域1010の不純物濃度には濃度勾配が存在し、ゲート電極1007の端部即ちソース及びドレイン領域の端部に近付く程、徐々に不純物濃度が高くなる傾向を有している図10-B。尚、前記イオン注入に於ける注入条件は、ドーズ量が5×1014~5×1015atoms/cm2及び加速電圧が60~100kVである。また前記高濃度不純物領域n領域1009に於いては1×1020~1×1022atoms/cm3程度の不純物がイオン注入され、前記低濃度不純物領域n-領域1010に於いては1×1018~1×1019atoms/cm3程度の不純物がイオン注入されている。次に前記ゲート電極1007をマスクとして、第2のドライエッチング処理を行う。この所定時間のドライエッチング処理により、ゲート電極1007の端部のテーパー形状領域はエッチングされ、テーパー形状領域のゲート電極膜厚は更に薄くなり、テーパー形状領域の端部は後退する。この結果、ゲート電極1007はゲート電極1011の形状に変化し、濃度勾配を有した前記低濃度不純物領域n-領域1010は、ゲート電極1011とオーバーラップしているLov領域1010aとオーバーラップしてないLoff領域1010bに区分される。この際、ドライエッチング処理条件を適宜変更することにより、ゲート電極1007の前記テーパー形状領域の範囲内で、ゲート電極1011の寸法を自由に調整することができる。即ち、ゲート電極1007の前記テーパー形状領域の範囲内で、Lov領域1010aの寸法とLoff領域1010bの寸法を自由に調整することができる。また、ゲート電極1011から露出した下地のゲート絶縁膜1012は、ドライエッチングにより更に薄くなっている。この後、ゲート電極1011のドライエッチングマスクである不要なレジストパターン1006は、除去される図10-C。もちろん、前記高濃度イオン注入の前に、レジストパターン1006を除去してもよい。尚、ここではGOLD構造多結晶シリコンTFTの形成法について記載したが、光強度低減機能を有する補助パターンを設置した前記ゲート電極形成用フォトマスクまたはレチクル901,905,910は、シリコン基板等の半導体基板を使用するGOLD構造MOS型トランジスタの形成にも、勿論適用可能である。この場合は、高濃度不純物領域n領域と低濃度不純物領域n-領域は、シリコン基板等の半導体基板に形成される。実施形態4液晶ディスプレイ等の半導体装置には様々な回路が内包されており、回路によってはホットキャリア対策効果に優れたGOLD構造が適している場合もあれば、オフ電流値の小さいLDD構造が適している場合もあり、場合によっては、シングルドレイン構造が適している場合もある。従って、回路毎にGOLD構造とLDD構造とシングルドレイン構造の多結晶シリコンTFTを別々に形成する必要がある。実施形態4に於いては、回路毎にGOLD構造とLDD構造とシングルドレイン構造の多結晶シリコンTFTを別々に形成する方法について、図11に基づき記載する。尚、本実施形態では、第2のドライエッチング処理後に於けるLDD構造形成領域1502のゲート電極1123にエッチング残膜であるテーパー形状領域が残存している場合について例示しており、次工程のLDD構造形成領域1502のみを開口する為のレジストパターン形成と第3のドライエッチング処理が必要な場合について記載している。また、前記ゲート電極形成用フォトマスクまたはレチクル901,905,910図9-A,B,Dの構成については、既に実施形態1に記載している為、ここでは割愛する。本実施形態で使用する基板構造は、ガラス基板1101上に所定膜厚の多結晶シリコン膜1102と所定膜厚のゲート絶縁膜1103と所定膜厚のゲート電極膜1104が各々積層されている構造の基板を使用する。前記構造の基板上に、回折格子パターンまたは半透膜から成る光強度低減機能を有する補助パターンを設置したゲート電極形成用フォトマスクまたはレチクル901,905,910図9-A,B,Dを適用したフォトリソグラフィ工程を行い、現像後レジストパターン1105,1106,1107を形成する。ここで、1105における補助パターンの幅と1106における補助パターンの幅は異なっているが、もちろん同じ幅であっても良い。この際、適用する前記ゲート電極形成用フォトマスクまたはレチクル901,905,910に於いて、GOLD構造形成領域1501とLDD構造形成領域1502に対応するゲート電極形成用マスクパターンには光強度低減機能を有する補助パターンを設置し、シングルドレイン構造形成領域1503に対応するゲート電極形成用マスクパターンには前記補助パターンを設置しないパターン構成とする。この結果、GOLD構造形成領域1501とLDD構造形成領域1502の現像後レジストパターン1105,1106には、端部に近付く程、レジスト膜厚の徐々に薄くなるテーパー形状領域が形成され、シングルドレイン構造形成領域1503の現像後レジストパターン1107には前記テーパー形状領域が存在せず、矩形形状の現像後レジストパターン1107が形成される図11-A。尚、GOLD構造形成領域1501とLDD構造形成領域1502に於ける現像後レジストパターン1105,1106の前記テーパー形状領域のレジスト膜厚は、テーパー形状領域の端部に近付く程、薄くなっており、各々対応するマスクパターンに設置された前記補助パターン領域の透過率を適宜調整することにより、自由に設定可能である。そして後工程である第1のドライエッチング処理及び第2のドライエッチング処理で形成されるゲート電極のテーパー形状領域のエッチング残膜厚を考慮して、現像後レジストパターン1105,1106の前記テーパー形状領域は適切なレジスト膜厚に形成される。また、GOLD構造形成領域1501とLDD構造形成領域1502に於ける現像後レジストパターン1105,1106の前記テーパー形状領域の寸法は、各々対応するマスクパターンに設置された前記補助パターン領域の寸法を調整することにより、自由に設定可能である。そして現像後レジストパターン1105,1106の前記テーパー形状領域は、最終的に形成されるGOLD構造とLDD構造トランジスタに於ける各低濃度不純物領域n-領域の寸法を考慮して、適切な長さに形成される。本実施形態では、GOLD構造形成領域1501とLDD構造形成領域1502に於ける現像後レジストパターン1105,1106のテーパー形状領域のレジスト膜厚が同等で、且つGOLD構造形成領域1501の現像後レジストパターン1105の場合と比較し、LDD構造形成領域1502の現像後レジストパターン1106に於けるテーパー形状領域が寸法的に小さい場合を例示している図11-A。次に、第1のドライエッチング処理を行う。この所定時間のドライエッチング処理により、GOLD構造形成領域1501とLDD構造形成領域1502に於いては、ゲート電極端部に近付く程、ゲート電極膜厚の薄くなる構造のテーパー形状領域を有したゲート電極1111,1112が形成される。この際、ゲート電極1111,1112のテーパー形状領域の残膜厚は、初期膜厚の5~30程度の所定膜厚になる様にドライエッチング処理される。一方のシングルドレイン構造形成領域1503に於いては、矩形形状のゲート電極1113が形成される。尚、ドライエッチングのマスクとなったレジストパターンは、現像後レジストパターン1105,1106,1107の形状から各々ドライエッチング後レジストパターン1108,1109,1110の形状に変化している。また、ゲート電極1111,1112,1113から露出した領域のゲート絶縁膜の形状は、エッチングにより薄くなっており、各々ゲート絶縁膜1114,1115,1116の形状に変化している図11-B。次に、前記ゲート電極1111,1112,1113をマスクにn型不純物の高濃度イオン注入を行う。GOLD構造形成領域1501とLDD構造形成領域1502に於いては、ゲート電極1111,1112の外側に対応する多結晶シリコン膜1102にソース及びドレイン領域となる高濃度不純物領域n領域1117,1119が形成され、ゲート電極膜厚の薄い前記テーパー形状領域に対応する多結晶シリコン膜1102に低濃度不純物領域n-領域1118,1120が形成される。シングルドレイン構造形成領域1503に於いては、ゲート電極1113の外側に対応する多結晶シリコン膜1102にソース及びドレイン領域となる高濃度不純物領域n領域1121のみが形成される図11-B。次に、第2のドライエッチング処理を行う。この所定時間のドライエッチング処理により、GOLD構造形成領域1501に於いては、ゲート電極1111の端部の前記テーパー形状領域がドライエッチングされ、テーパー形状領域のゲート電極膜厚は更に薄くなり、テーパー形状領域の端部であるゲート電極1111の端部は後退し、ゲート電極1122が形成される。そして前記低濃度不純物領域n-領域1118は、ゲート電極1122とオーバーラップしているLov領域1118aとオーバーラップしていないLoff領域1118bに区分される。LDD構造形成領域1502に於けるゲート電極1112の前記テーパー形状領域も、GOLD構造形成領域1501の場合と同様にドライエッチングされ、エッチング残膜であるテーパー形状領域を有するゲート電極1123が形成される。これに対し、シングルドレイン構造形成領域1503のゲート電極1113も同様にドライエッチング処理が行われ、ゲート電極1124が形成されるが、当該ゲート電極1113が矩形形状である為、下地のゲート絶縁膜1116が更にエッチングされ、薄くなるだけである。この後、ゲート電極1122,1123,1124のドライエッチングマスクである不要なレジストパターンは、除去される図11-C。もちろん、前記高濃度イオン注入の前に、不要なレジストパターンを除去してもよい。次に、LDD構造形成領域1502に於けるゲート電極1123のエッチング残膜である前記テーパー形状領域が残存している為、前記テーパー形状領域を選択的に除去する必要がある。よって、LDD構造形成領域1502のみを開口する様に、新規にレジストパターン1125~1127を形成する図11-D。次に、第3のドライエッチング処理を行う。この所定時間のドライエッチング処理により、LDD構造形成領域1502に於けるゲート電極1123の前記テーパー形状領域は選択的にエッチング除去され、矩形形状のゲート電極1128が形成される。この結果、多結晶シリコン膜に形成された低濃度不純物領域n-領域1120とゲート電極1128はオーバーラップしない構造となり、LDD構造トランジスタが形成される。この後、ドライエッチングマスクである前記レジストパターン1125~1127は、除去される図11-E。尚、ここではGOLD構造とLDD構造とシングルドレイン構造の多結晶シリコンTFTの形成法について記載したが、光強度低減機能を有する補助パターンを設置した前記ゲート電極形成用フォトマスクまたはレチクル901,905,910は、シリコン基板等の半導体基板を使用する同構造のMOS型トランジスタの形成にも、勿論適用可能である。この場合は、高濃度不純物領域n領域と低濃度不純物領域n-領域は、シリコン基板等の半導体基板に形成される。以上の製造工程により、回路毎にGOLD構造とLDD構造とシングルドレイン構造の薄膜トランジスタを別々に形成することができる。実施形態5実施形態5では、回路毎にGOLD構造とLDD構造とシングルドレイン構造の薄膜トランジスタを別々に形成する方法に於いて、LDD構造形成領域1502のみを開口する為のレジストパターン形成と第3のドライエッチング処理が不要な工程簡略化プロセスについて、図12に基づき記載する。本実施形態で使用する基板構造は、ガラス基板1201上に所定膜厚の多結晶シリコン膜1202と所定膜厚のゲート絶縁膜1203と所定膜厚のゲート電極膜1204が各々積層されている構造の基板を使用する。前記構造の基板上に、回折格子パターンまたは半透膜から成る光強度低減機能を有する補助パターンを設置したゲート電極形成用フォトマスクまたはレチクル901,905,910図9-A,B,Dを適用したフォトリソグラフィ工程を行い、現像後レジストパターン1205,1206,1207を形成する。この際、適用する前記ゲート電極形成用フォトマスクまたはレチクル901,905,910に於いて、GOLD構造形成領域1501とLDD構造形成領域1502に対応するゲート電極形成用マスクパターンには光強度低減機能を有する補助パターンを設置し、シングルドレイン構造形成領域1503に対応するゲート電極形成用マスクパターンには前記補助パターンを設置しないパターン構成とする。この結果、GOLD構造形成領域1501とLDD構造形成領域1502の現像後レジストパターン1205,1206には、端部に近付く程、レジスト膜厚の徐々に薄くなったテーパー形状領域が形成され、シングルドレイン構造形成領域1503の現像後レジストパターン1207には前記テーパー形状領域が存在せず、矩形形状の現像後レジストパターン1207が形成される図12-A。本実施形態では、第2のドライエッチング処理後に於いて、LDD構造形成領域1502の当該ゲート電極にエッチング残膜であるテーパー形状領域が残存しない様にする為、GOLD構造形成領域1501に於ける現像後レジストパターン1205と比較し、LDD構造形成領域1502に於ける現像後レジストパターン1206のテーパー形状領域のレジスト膜厚が相対的に薄くなる様に構成されている図12-A。次に、第1のドライエッチング処理を行う。この所定時間のドライエッチング処理により、GOLD構造形成領域1501とLDD構造形成領域1502に於いては、ゲート電極端部に近付く程、ゲート電極膜厚の薄くなる構造のテーパー形状領域を有したゲート電極1211,1212が形成される。この際、GOLD構造形成領域1501とLDD構造形成領域1502のゲート電極1211,1212に於けるテーパー形状領域の残膜厚は、初期膜厚の5~30程度の所定膜厚になる様にドライエッチング処理されており、またゲート電極1212に於けるテーパー形状領域の残膜厚は、ゲート電極1211に比べ、相対的に薄くなっている。一方のシングルドレイン構造形成領域1503に於いては、矩形形状のゲート電極1213が形成される。尚、ドライエッチングのマスクとなったレジストパターンは、現像後レジストパターン1205,1206,1207の形状から各々ドライエッチング後レジストパターン1208,1209,1210の形状に変化している。また、ゲート電極1211,1212,1213から露出した領域のゲート絶縁膜の形状は、エッチングにより薄くなっており、各々ゲート絶縁膜1214,1215,1216の形状に変化している図12-B。次に、前記ゲート電極1211,1212,1213をマスクにn型不純物の高濃度イオン注入を行う。GOLD構造形成領域1501とLDD構造形成領域1502に於いては、ゲート電極1211,1212の外側に対応する多結晶シリコン膜1202にソース及びドレイン領域となる高濃度不純物領域n領域1217,1219が形成され、ゲート電極膜厚の薄い前記テーパー形状領域に対応する多結晶シリコン膜1202に低濃度不純物領域n-領域1218,1220が形成される。シングルドレイン構造形成領域1503に於いては、ゲート電極1213の外側に対応する多結晶シリコン膜1202にソース及びドレイン領域となる高濃度不純物領域n領域1221のみが形成される図12-B。次に、第2のドライエッチング処理を行う。この所定時間のドライエッチング処理により、GOLD構造形成領域1501に於いては、ゲート電極1211の端部の前記テーパー形状領域がドライエッチングされ、テーパー形状領域のゲート電極膜厚は更に薄くなり、テーパー形状領域の端部であるゲート電極1211の端部は後退し、ゲート電極1222が形成される。そして前記低濃度不純物領域n-領域1218は、ゲート電極1222とオーバーラップしているLov領域1218aとオーバーラップしていないLoff領域1218bに区分される。またLDD構造形成領域1502の場合、第1のドライエッチング処理後に於いて、ゲート電極1212のテーパー形状領域の残膜厚が相対的に薄い為、第2のドライエッチング処理により、前記テーパー形状領域は完全にエッチング除去され、矩形形状のゲート電極1223が形成される。このゲート電極1223は前記低濃度不純物領域n-領域1220とオーバーラップしない構造となっており、LDD構造トランジスタが形成される。これに対し、シングルドレイン構造形成領域1503のゲート電極1213も同様にドライエッチング処理が行われ、ゲート電極1224が形成されるが、ゲート電極1213が矩形形状である為、下地のゲート絶縁膜1216が更にエッチングされ、薄くなるだけである。この後、ゲート電極1222,1223,1224のドライエッチングマスクであるレジストパターンは、除去される図12-C。もちろん、前記高濃度イオン注入の前に、レジストパターンを除去してもよい。以上の工程簡略化した製造工程により、回路毎にGOLD構造とLDD構造とシングルドレイン構造の薄膜トランジスタを別々に形成することができる。上記の実施形態1乃至5で説明した本発明について、以下に記載する実施例で更に詳細な説明を行うこととする。回折格子パターンまたは半透膜から成る光強度低減機能を有する補助パターンを設置したフォトマスクまたはレチクル101,105,110図1A,B,Dをゲート電極形成用のフォトリソグラフィ工程に適用し、GOLD構造及びLDD構造多結晶シリコンTFTで構成されるアクティブマトリクス型液晶ディスプレイの製造法について、図4~図8を用いて詳細に説明する。尚、実施形態2に於いては、GOLD構造とLDD構造及びシングルドレイン構造の多結晶シリコンTFTを別々に形成する方法について記載したが、本実施例に於いては、GOLD構造とLDD構造の多結晶シリコンTFTで構成される液晶ディスプレイの製造法について記載する。最初に、液晶ディスプレイ全体の回路構成を図4に示す。液晶ディスプレイは、画素領域501と画素領域501を駆動する為の周辺回路で構成されている。周辺回路は、シフトレジスタ回路502,506とレベルシフタ回路503,507とバッファ回路504,508とサンプリング回路505で構成されている。周辺回路であるシフトレジスタ回路502,506とレベルシフタ回路503,507とバッファ回路504,508には、ホットキャリア対策効果に優れたGOLD構造の多結晶シリコンTFTが使われており、一方、画素領域501と周辺回路の一部であるサンプリング回路505にはオフ電流値を抑える効果に優れたLDD構造の多結晶シリコンTFTが使われている図4。前記回路構成の液晶ディスプレイの製造法について、以下に図5~図8を用いて具体的に記載する。最初に、ガラス基板601上にプラズマCVD法により、各々組成比の異なる第1層目の酸化窒化シリコン膜602aを50nmと第2層目の酸化窒化シリコン膜602bを100nmの膜厚で堆積し、下地膜602を成膜する。尚、ここで用いるガラス基板601としては、石英ガラスまたはバリウムホウケイ酸ガラスまたはアルミノホウケイ酸ガラス等が有る。次に前記下地膜602602aと602b上にプラズマCVD法により、非晶質シリコン膜55nmを堆積した後、ニッケル含有溶液を非晶質シリコン膜上に保持させた。この非晶質シリコン膜を脱水素化処理500°Cにて1時間した後、熱結晶化550°Cにて4時間を行い、更にレーザーアニール処理により多結晶シリコン膜とした。次にフォトリソグラフィ工程及びエッチング工程により、この多結晶シリコン膜をパターニングし、半導体層603~607を形成した。この際、半導体層603~607を形成した後、TFTのVthを制御する為の不純物元素ボロンまたはリンのドーピングを実施しても構わない。次に半導体層603~607を覆う様に、プラズマCVD法により110nm厚の酸化窒化シリコン膜から成るゲート絶縁膜608を形成し、更にゲート絶縁膜608上に400nm厚のTaN膜から成るゲート電極膜609をスパッタ法により堆積した図5A。次に露光光の透過率を低減する機能を有するラインおよびスペースから成る回折格子パターンまたは半透膜で構成される補助パターンを設置したフォトマスクまたはレチクル101,105,110図1A,B,Dをゲート電極形成用のフォトリソグラフィ工程に適用し、両側が薄くなった形状のゲート電極形成用の現像後レジストパターン610a~615aを形成する図5B。次にゲート電極形成用の前記現像後レジストパターン610a~615aをマスクに、TaN膜から成る400nm厚のゲート電極膜609のドライエッチング処理を行う。ドライエッチング後のゲート電極の形状は両側の端部が薄くなった凸型形状で、薄い領域の膜厚が初期膜厚400nmの5~30程度好ましくは7~8程度、30nm程度になる様にエッチングされ、ゲート電極617~622が形成される。この際、ドライエッチング工程に於けるレジストパターンの形状は、両側の端部のレジスト膜厚が薄く形成された現像後レジストパターン610a~615aから、レジスト膜厚の薄い領域が消失したドライエッチング後レジストパターン610b~615bの形状に変化している。また、ゲート電極617~622から露出した領域の酸化窒化シリコン膜から成るゲート絶縁膜608は、ドライエッチングにより薄くなった形状のゲート絶縁膜616に変化している。次にドライエッチング後レジストパターン610b~615bを除去せずに、第1のイオン注入処理であるn型不純物の低濃度イオン注入を行い、ゲート電極617~622から露出した領域に対応する半導体層603~607に低濃度不純物領域n-領域623~627を形成する。この際のイオン注入条件はn型不純物としてリンPを用い、ドーズ量が3×1012~3×1013atoms/cm2及び加速電圧が60~100kVの条件で処理した図6A。次に、ドライエッチング後レジストパターン610b~615bを除去する。この後、画素TFT704をLDD構造にする為、当該領域に存在するゲート電極620を覆う様に、第2のイオン注入処理のマスクとなるレジストパターン628を形成する。もちろん、前記低濃度イオン注入の前に、レジストパターン610b~615bを除去してもよい。そして、第2のイオン注入処理であるn型不純物の高濃度イオン注入を行う。イオン注入条件としては、ドーズ量が5×1014~5×1015atoms/cm2で、加速電圧が60~100kVの条件でイオン注入する。この際、LDD構造形成領域の画素領域707である画素TFT704の領域に於いては、ゲート電極620を被覆しているレジストパターン628をマスクにイオン注入することにより、レジストパターン628から露出した領域に対応する半導体層606にソース及びドレイン領域となる高濃度不純物領域n領域632が形成される。ゲート電極620の外側で且つレジストパターン628の内側の領域に対応する半導体層606には、既に第1のイオン注入処理により低濃度不純物領域n-領域626が形成されており、第2のイオン注入処理による高濃度不純物領域n領域632の形成と合わせて、LDD構造多結晶シリコンTFTが形成される。一方、GOLD構造形成領域である周辺回路の駆動回路706に於いては、ゲート電極617~619をマスクにイオン注入が行われることにより、ゲート電極617~619から露出した領域に対応する半導体層603~605にソース及びドレイン領域となる高濃度不純物領域n領域629~631が形成され、同時に当該ゲート電極617~619の両側に存在するゲート電極膜の薄くなった領域に対応する半導体層603~605に低濃度不純物領域n-領域634~636が形成される。この様に、ゲート電極617~619に於ける両側の膜厚の違いを考慮し、イオン注入時の加速電圧とイオン注入量を適宜選択することにより、高濃度不純物領域n領域629~631と低濃度不純物領域n-領域634~636を同時に形成し、GOLD構造多結晶シリコンTFTを形成することができる。尚、画素領域707の保持容量705に於いても、ゲート電極621容量形成領域の為、正確にはゲート電極でなく単なる電極をマスクに第2のイオン注入処理が行われる為、ゲート電極621の膜厚の違いを利用し、半導体層607に高濃度不純物領域n領域633と低濃度不純物領域n-領域637が同時に形成され、構造的にはGOLD構造と類似の構造が形成されているが、多結晶シリコンTFTの形成領域でない為、GOLD構造ではない図6B。次に新規のフォトリソグラフィ工程を行うことにより、駆動回路706に於けるpチャネル型TFT702領域と画素領域707に於ける保持容量705領域をレジスト開口させ、その他の領域はレジストパターン638~640で被覆する様にパターニングする。前記レジストパターン638~640をマスクに第3のイオン注入処理であるp型不純物の高濃度イオン注入を行う。この際、pチャネル型TFT702領域には、ゲート電極618をマスクに前記一導電型とは逆の導電型を付与する不純物元素であるボロンB等のp型不純物がイオン注入され、ゲート電極618から露出した領域に対応する半導体層604にソース及びドレイン領域となる高濃度不純物領域p領域641とゲート電極618の両側の膜厚が薄い領域に対応する半導体層604に低濃度不純物領域p-領域643が形成され、GOLD構造多結晶シリコンTFTが形成される。第3のイオン注入領域は、第1及び第2のイオン注入によりn型不純物であるリンPが既にイオン注入されているが、p型不純物であるボロンBの濃度が2×1020~2×1021atoms/cm3となる様にイオン注入される為、pチャネル型多結晶シリコンTFTのソース及びドレイン領域として機能することができる。尚、保持容量705領域についても、pチャネル型TFT702と同様に、対応する半導体層607に高濃度不純物領域n領域642と低濃度不純物領域n-領域644が形成され、構造的にはGOLD構造と類似の構造が形成されているが、多結晶シリコンTFTの形成領域でない為、GOLD構造ではない図7A。次に前記レジストパターン638~640を除去した後、プラズマCVD法により150nm厚の酸化窒化シリコン膜から成る第1の層間絶縁膜645を堆積させる。更に、半導体層603~607に注入された各不純物元素を熱活性化処理する為、550°Cで4時間の熱アニール処理を行う。尚、本実施例では、TFTのオフ電流値の低下及び電界効果移動度の向上の為、不純物元素の熱活性化処理と同時に、半導体層603~607の結晶化の際に触媒として使用したニッケルNiを高濃度のリンPを含む不純物領域629~633でゲッタリングすることにより、チャネル形成領域となる半導体層中のニッケルNi濃度の低減を実現している。この様な方法で製造したチャネル形成領域を有する多結晶シリコンTFTは、結晶性が良好で高い電界効果移動度を有する為、オフ電流値の低下等の良好な電気特性を示すことができる。前記熱活性化処理は、第1の層間絶縁膜645を堆積する前に行っても構わないが、ゲート電極617~622の配線材料の耐熱性が弱い場合には、本実施例の様に層間絶縁膜を堆積した後に熱活性化処理を行う方が好ましい。次に、水素を3含有する窒素雰囲気中で410°Cで1時間の熱処理を行うことにより、半導体層603~607のダングリングボンドを終端させる為の水素化処理を行う図7B。次に酸化窒化シリコン膜から成る第1の層間絶縁膜645上に1.6μm厚のアクリル樹脂膜から成る有機絶縁材料である第2の層間絶縁膜646を成膜する。その後、フォトリソグラフィ工程とドライエッチング工程により、ソース配線として機能するゲート電極622及び第1と第3のイオン注入領域である不純物領域629,631,632,641,642に接続する為のコンタクトホールを形成する図8A。次に駆動回路706に於ける各不純物領域629,631,641と各々電気的に接続する為の金属配線647~652を形成する。また画素部707に於ける接続電極653,655,656とゲート配線654を前記金属配線647~652と同時に形成する。尚、金属配線材料としては、50nm厚のTi膜と500nm厚のAl-Ti合金膜の積層膜を適用している。接続電極653は、ソース配線として機能するゲート電極622と画素TFT704とを不純物領域632を介して電気的に接続する為のものである。接続電極655は画素TFT704の不純物領域632と電気的に接続しており、接続電極656は保持容量705の不純物領域642と電気的に接続している。ゲート配線654は、画素TFT704の複数のゲート電極620を電気的に接続する為のものである。次に、ITOIndium-Ti-Oxide等の透明導電膜を80~120nmの厚さで堆積し、フォトリソグラフィ工程とエッチング工程により、画素電極657を形成する。画素電極657は、画素TFT704のドレイン領域である不純物領域632と接続電極655を介して電気的に接続され、更に保持容量705を形成する一方の電極として機能する不純物領域642と接続電極656を介して電気的に接続される図8B。以上の様にして、nチャネル型TFT701、pチャネル型TFT702、nチャネル型TFT703を有する駆動回路706と、画素TFT704、保持容量705とを有する画素領域707で構成される液晶ディスプレイを製造することができる。回折格子パターンまたは半透膜から成る光強度低減機能を有する補助パターンを設置したフォトマスクまたはレチクル901,905,910図9-A,B,Dをゲート電極形成用のフォトリソグラフィ工程に適用し、GOLD構造とLDD構造の多結晶シリコンTFTで構成されるアクティブマトリクス型液晶ディスプレイの製造法について、図13~図17を用いて詳細に説明する。尚、本実施例では、第2のドライエッチング処理後に於いて、LDD構造形成領域のゲート電極1735図14-Bにエッチング残膜であるテーパー形状領域が残存している場合について例示しており、次工程のLDD構造形成領域のみを開口する為のレジストパターン形成と第3のドライエッチング処理が必要な場合について記載している。最初に、ガラス基板1701上にプラズマCVD法により、各々組成比の異なる第1層目の酸化窒化シリコン膜1702aを50nmと第2層目の酸化窒化シリコン膜1702bを100nmの膜厚で堆積し、下地膜1702を成膜する。尚、ここで用いるガラス基板1701としては、石英ガラスまたはバリウムホウケイ酸ガラスまたはアルミノホウケイ酸ガラス等が有る。次に前記下地膜17021702aと1702b上にプラズマCVD法により、非晶質シリコン膜55nmを堆積した後、ニッケル含有溶液を非晶質シリコン膜上に保持させた。この非晶質シリコン膜を脱水素化処理500°Cで1時間した後、熱結晶化550°Cで4時間を行い、更にレーザーアニール処理により多結晶シリコン膜とした。次にフォトリソグラフィ工程及びエッチング工程により、この多結晶シリコン膜をパターニングし、半導体層1703~1707を形成した。この際、半導体層1703~1707の形成後に、TFTのVthを制御する為の不純物元素ボロンまたはリンのドーピングを実施しても構わない。次に半導体層1703~1707を覆う様に、プラズマCVD法により110nm厚の酸化窒化シリコン膜から成るゲート絶縁膜1708を形成し、更にゲート絶縁膜1708上に400nm厚のTaN膜から成るゲート電極膜1709をスパッタ法により堆積した図13-A。次に、露光光の光強度を低減する機能を有するラインおよびスペースから成る回折格子パターンまたは半透膜で構成される補助パターンを設置したフォトマスクまたはレチクルをゲート電極形成用のフォトリソグラフィ工程に適用し、現像後レジストパターン1710a~1713aを形成する図13-B。また、レジストパターン1714a、1715aは、補助パターンを設置しないフォトマスク又はレチクルにより形成する。この際、駆動回路1806の領域はGOLD構造形成領域に該当し、画素領域1807での画素TFT1804の領域はLDD構造形成領域に該当する為、適用する前記ゲート電極形成用フォトマスクまたはレチクルに於いて、対応するマスクパターンには光強度低減機能を有する補助パターンが設置される。また、画素領域1807の領域に於いて、単なる電極として機能する電極パターンに対応するマスクパターンには、補助パターンを設置する必要がない為、前記補助パターンが設置されないパターン構成となっている。この結果、GOLD構造形成領域の現像後レジストパターン1710a~1712a及びLDD構造形成領域の現像後レジストパターン1713aには、端部に近付く程、レジスト膜厚の徐々に薄くなるテーパー形状領域が形成される。尚、GOLD構造形成領域の現像後レジストパターン1710a~1712a及びLDD構造形成領域の現像後レジストパターン1713aに於ける前記テーパー形状領域の寸法は、最終的に形成されるGOLD構造及びLDD構造トランジスタに於ける低濃度不純物領域n-領域の寸法を考慮し、当該マスクパターンの前記補助パターン領域の寸法を調整することにより、適切な長さに形成される。本実施例では、GOLD構造形成領域の現像後レジストパターン1710a~1712aと比較し、LDD構造形成領域の現像後レジストパターン1713aに於ける前記テーパー形状領域の寸法が小さい場合について例示した。一方の現像後レジストパターン1714a~1715aは単なる電極を形成する為のレジストパターンである為、前記テーパー形状領域は存在せず、矩形形状のレジストパターンが形成される図13-B。次に前記現像後レジストパターン1710a~1715aをマスクに、第1のドライエッチング処理を行う。この所定時間のドライエッチング処理により、GOLD構造形成領域の現像後レジストパターン1710a~1712a及びLDD構造形成領域の現像後レジストパターン1713aをマスクとしてエッチングした結果、ゲート電極端部に近付く程、ゲート電極膜厚の薄くなる構造のテーパー形状領域を有したゲート電極1717~1720が形成される。この際、ゲート電極1717~1720のテーパー形状領域の残膜厚は、初期膜厚400nmの5~30程度好ましくは7~8程度、30nm程度になる様にエッチング処理される。一方の矩形形状の現像後レジストパターン1714a~1715aをマスクとしてドライエッチングした結果、矩形形状の電極1721~1722が形成される。尚、ドライエッチング工程に於けるレジストパターンの形状は、現像後レジストパターン1710a~1715aからドライエッチング後レジストパターン1710b~1715bの形状に変化している。また、ゲート電極1717~1720及び電極1721~1722から露出した領域の酸化窒化シリコン膜から成るゲート絶縁膜1708は、ドライエッチングにより薄くなった形状のゲート絶縁膜1716に変化している図14-A。次に、ゲート電極1717~1720及び電極1721~1722をマスクに、第1のイオン注入処理であるn型不純物の高濃度イオン注入を行う。半導体層1703~1705に於いて、GOLD構造形成領域のゲート電極1717~1719の外側に対応する領域にソース及びドレイン領域となる高濃度不純物領域n領域1723~1725が形成され、ゲート電極膜厚の薄い前記テーパー形状領域に対応する領域には、低濃度不純物領域n-領域1728~1730が形成される。また、半導体層1706に於いて、LDD構造形成領域のゲート電極1720の外側に対応する領域にソース及びドレイン領域となる高濃度不純物領域n領域1726が形成され、ゲート電極膜厚の薄い前記テーパー形状領域に対応する領域には、低濃度不純物領域n-領域1731が形成される。一方、保持容量1805の領域である半導体層1707に於いて、電極1721の外側に対応する領域には高濃度不純物領域n領域1727のみが形成される。この際、イオン注入条件はn型不純物としてリンPを用い、ドーズ量が5×1014~5×1015atoms/cm2及び加速電圧が60~100kVの条件で処理した。また注入される実際の不純物濃度は、高濃度不純物領域n領域1723~1726で1×1020~1×1022atoms/cm3程度、低濃度不純物領域n-領域1728~1731で1×1018~1×1019atoms/cm3程度である図14-A。次に、第2のドライエッチング処理を行う。この所定時間のドライエッチング処理により、GOLD構造形成領域に於けるゲート電極1717~1719の端部の前記テーパー形状領域はエッチングされ、テーパー形状領域のエッチング残膜厚は更に薄くなり、テーパー形状領域の端部は後退し、ゲート電極1732~1734が形成される。そして前記低濃度不純物領域n-領域1728~1730は、ゲート電極1732~1734とオーバーラップしているLov領域1728a~1730aとオーバーラップしていないLoff領域1728b~1730bに区分される。LDD構造形成領域に於けるゲート電極1720の前記テーパー形状領域も、GOLD構造形成領域の場合と同様にドライエッチングされ、エッチング残膜であるテーパー形状領域を有するゲート電極1735が形成される。一方の矩形形状の電極1721~1722も同様にドライエッチング処理が行われ、電極1736~1737が形成されるが、電極の形状に大きな変化は認められない。この後、ゲート電極1732~1735及び電極1736~1737のドライエッチングマスクである不要なレジストパターンは、除去される図14-B。もちろん、前記高濃度イオン注入の前に、不要なレジストパターンを除去してもよい。次に、LDD構造形成領域に於ける前記ゲート電極1735のエッチング残膜であるテーパー形状領域が残存している為、前記テーパー形状領域を選択的に除去する必要がある。この為、LDD構造形成領域のみを開口する様に、新規にレジストパターン1739~1742を形成する図15-A。次に、第3のドライエッチング処理を行う。この所定時間のドライエッチング処理により、LDD構造形成領域に於けるゲート電極1735の前記テーパー形状領域は選択的にエッチング除去され、矩形形状のゲート電極1743が形成される。この結果、半導体層1706に形成された低濃度不純物領域n-領域1731とゲート電極1743はオーバーラップしない構造となり、LDD構造トランジスタが形成される。この後、ドライエッチングマスクである前記レジストパターン1739~1742は、除去される図15-B。次に、駆動回路1806に於けるpチャネル型TFT1802の領域と画素領域1807に於ける保持容量1805の領域をレジスト開口させる為の新規のフォトリソグラフィ処理をおこない、レジストパターン1744~1746を形成する図16-A。前記レジストパターン1744~1746をマスクに、第2のイオン注入処理であるp型不純物の高濃度イオン注入を行う。この際、pチャネル型TFT1802の領域には、ゲート電極1733をマスクに前記一導電型とは逆の導電型を付与する不純物元素のp型不純物であるボロンB等がイオン注入される。そして半導体層1704に於いて、ゲート電極1733の外側に対応する領域にソース及びドレイン領域となる高濃度不純物領域p領域1747が形成され、ゲート電極1733の端部のゲート電極膜厚が薄くなったテーパー形状領域に対応する領域に低濃度不純物領域p-領域1748が形成される。第2のイオン注入領域には、第1のイオン注入により、n型不純物であるリンPが既にイオン注入されているが、p型不純物であるボロンBの濃度が2×1020~2×1021atoms/cm3となる様に高濃度にイオン注入される為、pチャネル型TFT1802のソース及びドレイン領域として機能することができる。尚、保持容量1805の形成領域である半導体層1707に於いても、電極1736の外側に対応する領域に高濃度不純物領域p領域1749が形成され、構造的にはシングルドレイン構造のpチャネル型多結晶シリコンTFTと同様の構造が形成されるが、保持容量1805として機能する領域である為、シングルドレイン構造多結晶シリコンTFTにはなっていない図16-A。次に前記レジストパターン1744~1746を除去した後、プラズマCVD法により150nm厚の酸化窒化シリコン膜から成る第1の層間絶縁膜1750を堆積させる。更に、半導体層1703~1707に注入された不純物元素n型不純物とp型不純物を熱活性化処理する為、550°Cで4時間の熱アニール処理を行う。尚、本実施例では、不純物元素の熱活性化処理と同時に、オフ電流値の低下と電界効果移動度の向上を目的として、半導体層1703~1707を結晶化する際に使用した触媒のニッケルNiを不純物領域1723~1727に含まれている高濃度のリンPでゲッタリングしている。このゲッタリング処理により、チャネル形成領域となる半導体層中のニッケルNi濃度の低減を達成している。この方法で製造したチャネル形成領域を有する多結晶シリコンTFTは、結晶性が良好な為、高い電界効果移動度を有し、オフ電流値の低下等の良好な電気特性を示すことができる。前記熱活性化処理は、第1の層間絶縁膜1750を堆積する前に行っても構わないが、ゲート電極1732~1734,1743と電極1736~1737の配線材料の耐熱性が弱い場合には、本実施例の様に、層間絶縁膜を堆積した後に熱活性化処理を行う方が望ましい。次に水素を3含有する窒素雰囲気中で410°Cで1時間の水素化処理を行うことにより、半導体層1703~1707のダングリングボンドを終端させる図16-B。次に酸化窒化シリコン膜から成る第1の層間絶縁膜1750の上に、1.6μm厚のアクリル樹脂膜から成る有機絶縁材料の第2の層間絶縁膜1751を成膜する。その後、フォトリソグラフィ処理とドライエッチング処理により、第2の層間絶縁膜1751にコンタクトホールを形成する。この際、このコンタクトホールは、ソース配線として機能する電極1737と不純物領域1723,1725,1726,1747,1749に接続する様に形成される図17-A。次に、駆動回路1806の不純物領域1723,1725,1747と電気的に接続する為の金属配線1752~1757を形成する。また前記金属配線1752~1757と同時に、画素領域1807の接続電極1758,1760,1761とゲート配線1759を形成する。尚、金属配線材料は、50nm厚のTi膜と500nm厚のAl-Ti合金膜の積層膜で構成されている。接続電極1758は、不純物領域1726を介して、ソース配線として機能する電極1737と画素TFT1804を電気的に接続する為に形成されている。接続電極1760は、画素TFT1804の不純物領域1726と電気的に接続されており、接続電極1761は保持容量1805の不純物領域1749と電気的に接続されている。ゲート配線1759は、画素TFT1804の複数のゲート電極1743を電気的に接続する為に形成されている。次に、ITOIndium-Ti-Oxide等の透明導電膜を80~120nmの厚さで堆積し、フォトリソグラフィ処理とエッチング処理により、画素電極1762を形成する。画素電極1762は、接続電極1760を介して、画素TFT1804のソースドレイン領域である不純物領域1726と電気的に接続されており、更に接続電極1761を介して、保持容量1805の不純物領域1749と電気的に接続される図17-B。以上の製造工程により、nチャネル型TFT1801とpチャネル型TFT1802とnチャネル型TFT1803を含有している駆動回路1806と、画素TFT1804と保持容量1805を含有している画素領域1807で構成される液晶ディスプレイを製造することができる。本発明を適用して、様々な電気光学装置アクティブマトリクス型液晶表示装置、アクティブマトリクス型発光装置、アクティブマトリクス型EC表示装置を作製することができる。即ち、それら電気光学装置を表示部に組み込んださまざまな電子機器に本発明を適用できる。その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター、ヘッドマウントディスプレイゴーグル型ディスプレイ、カーナビゲーション、カーステレオ、パーソナルコンピュータ、携帯情報端末モバイルコンピュータ、携帯電話または電子書籍等などが挙げられる。それらの例を図18、図19及び図20に示す。図18Aはパーソナルコンピュータであり、本体3001、画像入力部3002、表示部3003、キーボード3004等を含む。本発明を表示部3003に適用することができる。図18Bはビデオカメラであり、本体3101、表示部3102、音声入力部3103、操作スイッチ3104、バッテリー3105、受像部3106等を含む。本発明を表示部3102に適用することができる。図18Cはモバイルコンピュータモービルコンピュータであり、本体3201、カメラ部3202、受像部3203、操作スイッチ3204、表示部3205等を含む。本発明は表示部3205に適用できる。図18Dはゴーグル型ディスプレイであり、本体3301、表示部3302、アーム部3303等を含む。本発明は表示部3302に適用することができる。図18Eはプログラムを記録した記録媒体以下、記録媒体と呼ぶを用いるプレーヤーであり、本体3401、表示部3402、スピーカ部3403、記録媒体3404、操作スイッチ3405等を含む。なお、このプレーヤーは記録媒体としてDVDDigtialVersatileDisc、CD等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本発明は表示部3402に適用することができる。図18Fはデジタルカメラであり、本体3501、表示部3502、接眼部3503、操作スイッチ3504、受像部図示しない等を含む。本発明を表示部3502に適用することができる。図19Aはフロント型プロジェクターであり、投射装置3601、スクリーン3602等を含む。本発明は投射装置3601の一部を構成する液晶表示装置3808やその他の駆動回路に適用することができる。図19Bはリア型プロジェクターであり、本体3701、投射装置3702、ミラー3703、スクリーン3704等を含む。本発明は投射装置3702の一部を構成する液晶表示装置3808やその他の駆動回路に適用することができる。なお、図19Cは、図19A及び図19B中における投射装置3601、3702の構造の一例を示した図である。投射装置3601、3702は、光源光学系3801、ミラー3802、3804~3806、ダイクロイックミラー3803、プリズム3807、液晶表示装置3808、位相差板3809、投射光学系3810で構成される。投射光学系3810は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図19C中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、IRフィルム等の光学系を設けてもよい。また、図19Dは、図19C中における光源光学系3801の構造の一例を示した図である。本実施例では、光源光学系3801は、リフレクター3811、光源3812、レンズアレイ3813、3814、偏光変換素子3815、集光レンズ3816で構成される。なお、図19Dに示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、IRフィルム等の光学系を設けてもよい。ただし、図19に示したプロジェクターにおいては、透過型の電気光学装置を用いた場合を示しており、反射型の電気光学装置及び発光装置での適用例は図示していない。図20Aは携帯電話であり、本体3901、音声出力部3902、音声入力部3903、表示部3904、操作スイッチ3905、アンテナ3906等を含む。本発明を表示部3904に適用することができる。図20Bは携帯書籍電子書籍であり、本体4001、表示部4002、4003、記憶媒体4004、操作スイッチ4005、アンテナ4006等を含む。本発明は表示部4002、4003に適用することができる。図20Cはディスプレイであり、本体4101、支持台4102、表示部4103等を含む。本発明は表示部4103に適用することができる。本発明のディスプレイは特に大画面化した場合において有利であり、対角10インチ以上特に30インチ以上のディスプレイには有利である。以上の様に、本発明の適用範囲は極めて広く、さまざま分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施形態1乃至5および実施例1~2のどのような組み合わせからなる構成を用いても実現することができる。"