"チップファースト型のファンアウトウェハレベルパッケージにおける再配線層の形成に用いられる描画装置であって、複数の半導体チップが間隔をあけて配列された状態で一体化された疑似ウェハを載置するステージと、前記ステージに載置された前記疑似ウェハを撮像する撮像ヘッドと、前記疑似ウェハに配置された各半導体チップ内に配置された端子パッドと、パッケージ側の端子とを接続する再配線層の回路パターンを記述した描画データを記憶する記憶部と、前記撮像ヘッドが取得した画像データに基づいて前記疑似ウェハに配置された各半導体チップの理想位置からの位置ずれ量を特定し、前記描画データに記述された回路パターンを、当該回路パターンが接続対象とする前記端子パッドが配置されている半導体チップの位置ずれ量に基づいて補正する補正処理部と、前記ステージに載置された前記疑似ウェハに対して光を照射して、前記疑似ウェハに、前記補正後の回路パターンを描画する光学ヘッドと、を備える描画装置。請求項1に記載の描画装置であって、前記撮像ヘッドが、前記ステージに載置された前記疑似ウェハに対して相対移動しながら前記疑似ウェハを撮像して、前記疑似ウェハ上の未描画の帯領域の画像データを取得する、描画装置。請求項2に記載の描画装置であって、前記撮像ヘッドと前記光学ヘッドとが一列に配列される支持フレームと、前記支持フレームと前記ステージとを、前記撮像ヘッドと前記光学ヘッドの配列方向と直交する方向に沿って相対移動させることによって、前記撮像ヘッドおよび前記光学ヘッドを、前記ステージに載置された前記疑似ウェハに対して相対移動させる駆動部と、を備え、前記撮像ヘッドが、前記ステージに載置された前記疑似ウェハに対して相対移動しながら前記疑似ウェハ上の第1の帯領域の画像データを取得し、前記光学ヘッドが、前記ステージに載置された前記疑似ウェハに対して相対移動しながら、前記疑似ウェハ上の前記第1の帯領域とは異なる第2の帯領域に回路パターンを描画する、描画装置。請求項3に記載の描画装置であって、前記補正処理部が、前記撮像ヘッドが前記画像データを取得する相対移動中に、当該画像データから前記半導体チップの位置を検出するための画像解析を行う、描画装置。請求項3または4に記載の描画装置であって、前記補正処理部が、前記描画データを、前記光学ヘッドが1回の走査で描画する帯領域に描画される回路パターンを記述した帯領域描画データ毎に補正する、描画装置。請求項3から5のいずれかに記載の描画装置であって、前記補正処理部が、互いに隣接する帯領域の画像データ同士、または、互いに隣接する画像データのそれぞれから検出した前記半導体チップの位置情報同士を合体させて、前記疑似ウェハ上の未描画の領域であって前記帯領域よりも幅広の領域の撮像データを生成し、当該生成した撮像データに基づいて、前記半導体チップの前記位置ずれ量を特定する、描画装置。請求項3から6のいずれかに記載の描画装置であって、前記光学ヘッドと前記撮像ヘッドとの離間距離を変更する位置変更機構、を備える、描画装置。請求項7に記載の描画装置であって、前記位置変更機構を駆動して、前記離間距離を、前記疑似ウェハに配置された前記半導体チップのサイズに応じて調整する調整部、を備える、描画装置。請求項1から8のいずれかに記載の描画装置であって、前記補正処理部が、前記半導体チップの位置ずれ量を、当該半導体チップに配置されている前記端子パッドの理想位置からの位置ずれ量として取得し、前記端子パッドの位置ずれ量を、当該端子パッドを接続対象とする前記回路パターンの全体に、前記パッケージ側端子との接続点からの距離に応じて比例配分して、前記回路パターン上の各位置を配分されたずれ量分だけずらすように変形させることによって、前記回路パターンを補正する、描画装置。チップファースト型のファンアウトウェハレベルパッケージにおける再配線層の回路パターンを記述した描画データを補正するデータ補正装置であって、複数の半導体チップが間隔をあけて配列された状態で一体化された疑似ウェハを撮像した画像データを取得する画像データ取得部と、前記疑似ウェハに配置された各半導体チップ内に配置された端子パッドと、パッケージ側の端子とを接続する再配線層の回路パターンを記述した描画データを取得する描画データ取得部と、前記画像データに基づいて前記疑似ウェハに配置された各半導体チップの理想位置からの位置ずれ量を特定し、前記描画データに記述された回路パターンを、当該回路パターンが接続対象とする前記端子パッドが配置されている半導体チップの位置ずれ量に基づいて補正する補正処理部と、を備えるデータ補正装置。チップファースト型のファンアウトウェハレベルパッケージにおける再配線層を形成する方法であって、a複数の半導体チップが間隔をあけて配列された状態で一体化された疑似ウェハを撮像する工程と、b前記疑似ウェハに配置された各半導体チップ内に配置された端子パッドと、パッケージ側の端子とを接続する再配線層の回路パターンを記述した描画データを取得する工程と、c前記a工程にて取得された画像データに基づいて前記疑似ウェハに配置された各半導体チップの理想位置からの位置ずれ量を特定し、前記b工程で取得された描画データに記述された回路パターンを、当該回路パターンが接続対象とする前記端子パッドが配置されている半導体チップの位置ずれ量に基づいて補正する工程と、dステージに載置された前記疑似ウェハに対して光を照射して、前記疑似ウェハに、前記c工程で補正された回路パターンを描画する工程と、を備える、再配線層の形成方法。チップファースト型のファンアウトウェハレベルパッケージにおける再配線層の回路パターンを記述した描画データを補正するデータ補正方法であって、a複数の半導体チップが間隔をあけて配列された状態で一体化された疑似ウェハを撮像した画像データを取得する工程と、b前記疑似ウェハに配置された各半導体チップ内に配置された端子パッドと、パッケージ側の端子とを接続する再配線層の回路パターンを記述した描画データを取得する工程と、c前記a工程にて取得された画像データに基づいて前記疑似ウェハに配置された各半導体チップの理想位置からの位置ずれ量を特定し、前記b工程で取得された描画データに記述された回路パターンを、当該回路パターンが接続対象とする前記端子パッドが配置されている半導体チップの位置ずれ量に基づいて補正する工程と、を備えるデータ補正方法。ところで、半導体チップの位置ずれは上述した通り各種の要因によるところ、例えばチップボンダの置き誤差等に起因する位置ずれ等は、例えば隣接する半導体チップであってもその位置ずれ量に全く相関がない。したがって、この類の位置ずれには、ある半導体チップの位置ずれ量に基づいて例えばその周囲の半導体チップの位置ずれ量を予測する、といった特許文献2に開示されているような手法を適用することができない。このような事情があるため、チップファースト型のFO-WLPにおいて疑似ウェハ上に再配線層を適切に形成することは従来容易なことではなかった。この発明は、上記の課題に鑑みてなされたものであり、チップファースト型のFO-WLPにおいて、再配線層を適切に形成できる技術を提供することを目的とする。第1の態様は、チップファースト型のファンアウトウェハレベルパッケージにおける再配線層の形成に用いられる描画装置であって、複数の半導体チップが間隔をあけて配列された状態で一体化された疑似ウェハを載置するステージと、前記ステージに載置された前記疑似ウェハを撮像する撮像ヘッドと、前記疑似ウェハに配置された各半導体チップ内に配置された端子パッドと、パッケージ側の端子とを接続する再配線層の回路パターンを記述した描画データを記憶する記憶部と、前記撮像ヘッドが取得した画像データに基づいて前記疑似ウェハに配置された各半導体チップの理想位置からの位置ずれ量を特定し、前記描画データに記述された回路パターンを、当該回路パターンが接続対象とする前記端子パッドが配置されている半導体チップの位置ずれ量に基づいて補正する補正処理部と、前記ステージに載置された前記疑似ウェハに対して光を照射して、前記疑似ウェハに、前記補正後の回路パターンを描画する光学ヘッドと、を備える。第2の態様は、第1の態様に係る描画装置であって、前記撮像ヘッドが、前記ステージに載置された前記疑似ウェハに対して相対移動しながら前記疑似ウェハを撮像して、前記疑似ウェハ上の未描画の帯領域の画像データを取得する。第3の態様は、第2の態様に係る描画装置であって、前記撮像ヘッドと前記光学ヘッドとが一列に配列される支持フレームと、前記支持フレームと前記ステージとを、前記撮像ヘッドと前記光学ヘッドの配列方向と直交する方向に沿って相対移動させることによって、前記撮像ヘッドおよび前記光学ヘッドを、前記ステージに載置された前記疑似ウェハに対して相対移動させる駆動部と、を備え、前記撮像ヘッドが、前記ステージに載置された前記疑似ウェハに対して相対移動しながら前記疑似ウェハ上の第1の帯領域の画像データを取得し、前記光学ヘッドが、前記ステージに載置された前記疑似ウェハに対して相対移動しながら、前記疑似ウェハ上の前記第1の帯領域とは異なる第2の帯領域に回路パターンを描画する。第4の態様は、第3の態様に係る描画装置であって、前記補正処理部が、前記撮像ヘッドが前記画像データを取得する相対移動中に、当該画像データから前記半導体チップの位置を検出するための画像解析を行う。第5の態様は、第3または第4の態様に係る描画装置であって、前記補正処理部が、前記描画データを、前記光学ヘッドが1回の走査で描画する帯領域に描画される回路パターンを記述した帯領域描画データ毎に補正する。第6の態様は、第3から第5のいずれかの態様に係る描画装置であって、前記補正処理部が、互いに隣接する帯領域の画像データ同士、または、互いに隣接する画像データのそれぞれから検出した前記半導体チップの位置情報同士を合体させて、前記疑似ウェハ上の未描画の領域であって前記帯領域よりも幅広の領域の撮像データを生成し、当該生成した撮像データに基づいて、前記半導体チップの前記位置ずれ量を特定する。第7の態様は、第3から第6のいずれかの態様に係る描画装置であって、前記光学ヘッドと前記撮像ヘッドとの離間距離を変更する位置変更機構、を備える。第8の態様は、第7の態様に係る描画装置であって、前記位置変更機構を駆動して、前記離間距離を、前記疑似ウェハに配置された前記半導体チップのサイズに応じて調整する調整部、を備える。第9の態様は、第1から第8のいずれかの態様に係る描画装置であって、前記補正処理部が、前記半導体チップの位置ずれ量を、当該半導体チップに配置されている前記端子パッドの理想位置からの位置ずれ量として取得し、前記端子パッドの位置ずれ量を、当該端子パッドを接続対象とする前記回路パターンの全体に、前記パッケージ側端子との接続点からの距離に応じて比例配分して、前記回路パターン上の各位置を配分されたずれ量分だけずらすように変形させることによって、前記回路パターンを補正する。第10の態様は、チップファースト型のファンアウトウェハレベルパッケージにおける再配線層の回路パターンを記述した描画データを補正するデータ補正装置であって、複数の半導体チップが間隔をあけて配列された状態で一体化された疑似ウェハを撮像した画像データを取得する画像データ取得部と、前記疑似ウェハに配置された各半導体チップ内に配置された端子パッドと、パッケージ側の端子とを接続する再配線層の回路パターンを記述した描画データを取得する描画データ取得部と、前記画像データに基づいて前記疑似ウェハに配置された各半導体チップの理想位置からの位置ずれ量を特定し、前記描画データに記述された回路パターンを、当該回路パターンが接続対象とする前記端子パッドが配置されている半導体チップの位置ずれ量に基づいて補正する補正処理部と、を備える。第11の態様は、チップファースト型のファンアウトウェハレベルパッケージにおける再配線層を形成する方法であって、a複数の半導体チップが間隔をあけて配列された状態で一体化された疑似ウェハを撮像する工程と、b前記疑似ウェハに配置された各半導体チップ内に配置された端子パッドと、パッケージ側の端子とを接続する再配線層の回路パターンを記述した描画データを取得する工程と、c前記a工程にて取得された画像データに基づいて前記疑似ウェハに配置された各半導体チップの理想位置からの位置ずれ量を特定し、前記b工程で取得された描画データに記述された回路パターンを、当該回路パターンが接続対象とする前記端子パッドが配置されている半導体チップの位置ずれ量に基づいて補正する工程と、dステージに載置された前記疑似ウェハに対して光を照射して、前記疑似ウェハに、前記c工程で補正された回路パターンを描画する工程と、を備える。第12の態様は、チップファースト型のファンアウトウェハレベルパッケージにおける再配線層の回路パターンを記述した描画データを補正するデータ補正方法であって、a複数の半導体チップが間隔をあけて配列された状態で一体化された疑似ウェハを撮像した画像データを取得する工程と、b前記疑似ウェハに配置された各半導体チップ内に配置された端子パッドと、パッケージ側の端子とを接続する再配線層の回路パターンを記述した描画データを取得する工程と、c前記a工程にて取得された画像データに基づいて前記疑似ウェハに配置された各半導体チップの理想位置からの位置ずれ量を特定し、前記b工程で取得された描画データに記述された回路パターンを、当該回路パターンが接続対象とする前記端子パッドが配置されている半導体チップの位置ずれ量に基づいて補正する工程と、を備える。第1~第12の態様によると、疑似ウェハを撮像した画像データに基づいて、疑似ウェハに配置された各半導体チップの位置ずれ量を特定し、当該位置ずれ量に基づいて描画データに記述された回路パターンを補正する。この構成によると、疑似ウェハ内において互いに相関なくランダムに位置ずれしている各半導体チップの位置ずれ量を考慮して回路パターンを補正することができるので、チップファースト型のファンアウトウェハレベルパッケージにおける再配線層を適切に形成することができる。特に、第2の態様によると、撮像ヘッドが、ステージに載置された疑似ウェハに対して相対移動しながら疑似ウェハを撮像して疑似ウェハ上の未描画の帯領域の画像データを取得する。この構成によると、撮像ヘッドの構成を簡易なものとすることができる。特に、第3の態様によると、光学ヘッドと撮像ヘッドとが支持プレート上に一体に支持され、これが疑似ウェハに対して相対移動される際に、撮像ヘッドによる疑似ウェハの撮像と、光学ヘッドによる回路パターンの描画とが並行して行われる。この構成によると、半導体チップの位置ずれ量を特定するのに必要な画像データを効率的に取得することができる。特に、第4の態様によると、撮像ヘッドが画像データを取得する相対移動中に、当該画像データから半導体チップの位置を検出するための画像解析が行われる。この構成によると、半導体チップの位置ずれ量を速やかに算出して描画データの補正を行うことができ、時間的に効率よく描画処理を行うことができる。特に、第5の態様によると、補正処理部が、描画データを、帯領域描画データ毎に補正する。この構成によると、処理負担を抑えつつ効率的に描画データを補正することができる。特に、第6の態様によると、補正処理部が、互いに隣接する帯領域の画像データ同士、または、互いに隣接する画像データのそれぞれから検出した半導体チップの位置情報同士を合体させて帯領域よりも幅広の領域の撮像データを生成し、当該生成した撮像データに基づいて半導体チップの位置ずれ量を特定する。この構成によると、例えば疑似ウェハに配置される半導体チップのサイズが、撮像ヘッドが1回の走査で撮像する帯領域の幅に比べて大きい場合であっても、半導体チップの位置ずれ量を正確に特定することができる。以下、添付の図面を参照しながら、本発明の実施形態について説明する。以下の実施形態は、本発明を具体化した一例であって、本発明の技術的範囲を限定するものではない。<1.疑似ウェハ9>本発明の実施の形態に係る描画装置1について説明する前に、描画装置1において、描画対象物とされる疑似ウェハ9の構成について、図1、図2を参照しながら説明する。図1は、疑似ウェハ9を模式的に示す平面図である。図2は、疑似ウェハ9を形成する態様を説明するための図である。疑似ウェハ9は、ウェハから切り出された複数の半導体チップ91が間隔をあけて配列された状態で一体化されたものである。この疑似ウェハ9は、例えば次の態様で形成される。まず、円板状のキャリア901が準備されるステップS91。ただし、キャリア901の一方の主面の全域には粘着テープ902が貼り付けられている。続いて、キャリア901の主面粘着面上に、複数の半導体チップ91が、デバイス面を粘着面に対向させた状態で、間隔をあけて例えばマトリクス状に配列されていくステップS92。この工程は、例えばチップボンダを用いて行われる。すなわち、チップボンダは、キャリア901上を走査しながら、各半導体チップ91をそのサイズよりも大きな配列ピッチで次々と載置していく。半導体チップ91の配列ピッチすなわち、隣接する半導体チップ91間の隙間の幅は、最終的なパッケージのサイズに応じて規定される。続いて、キャリア901の上面に樹脂材料903が流し込まれ、キャリア901に配置された複数の半導体チップ91が一体に樹脂モールドされるステップS93。樹脂材料の硬化が完了すると、まずキャリア901が取り外されステップS94、続いて粘着テープ902が剥がされるステップS95。得られた樹脂モールド部材を裏返せば、複数の半導体チップ91がそれぞれのデバイス面を上に向けた状態でマトリクス状に配列された疑似ウェハ9図1が得られることになるステップS96。なお、図示の例では、疑似ウェハに配置される各半導体チップ91のサイズは等しいものとされているが、疑似ウェハには大きさの違う複数種類の半導体チップ91が配列されていてもよい。<2.描画装置>本発明の実施の形態に係る描画装置1について説明する。描画装置1は、露光用光であるレーザ光を走査しつつ照射することによって描画対象物に局所的な露光を連続的に行って、描画対象物に所望の回路パターンについての露光画像を描画する直接描画装置直描装置であり、ここでは、チップファースト型のファンアウトウェハレベルパッケージFO-WLPによる再配線層の形成に用いられる。すなわち、描画装置1は、上述したように、ウェハから切り出された半導体チップ91が隙間をあけてマトリクス状に配置された疑似ウェハ9に露光用光を照射することによって、ここに配置された各半導体チップ91の領域をはみ出した再配線ファンアウトデザインの回路パターン93図3を形成する。すなわち、疑似ウェハ9上には、半導体チップ91の領域内に配置される端子パッド911と半導体チップ91の領域外に配置されるパッケージ側端子はんだボール92とを接続する回路パターン93が形成されることになる。再配線層が形成された後、疑似ウェハ9は切断位置94で切断されて、個々のパッケージとされる。ところで、疑似ウェハ9において、各半導体チップ91は、チップボンダの公差、樹脂材料が硬化する際の不均一な収縮等に起因して、定められた設計位置理想位置からずれた位置にある可能性がある。ただし、この位置ずれ量は微小であり、大きくとも約10μmマイクロメートル程度である。以下に明らかになるように、描画装置1は、疑似ウェハ9上の各半導体チップ91の位置ずれ量に応じて回路パターン93の形成位置を補正する機能を有している。描画装置1の構成について、図4、図5を参照しながら説明する。図4は、描画装置1の概略構成を示す模式図である。図5は、描画装置1の一部構成を示す平面図である。描画装置1は、ステージ11と、ステージ駆動機構12と、2個の光学ヘッド13,13と、2個の撮像ヘッド14,14と、撮像ヘッド位置変更機構15と、制御部16とを主として備える。<ステージ11>ステージ11は、平板状の外形を有し、その上面に描画対象物である疑似ウェハ9を水平姿勢に載置して保持する保持部である。ステージ11の上面には、複数の吸引孔図示省略が形成されており、この吸引孔に負圧吸引圧を形成することによって、ステージ11上に載置された疑似ウェハ9をステージ11の上面に固定保持することができるようになっている。<ステージ駆動機構12>ステージ駆動機構12は、ステージ11を基台101に対して移動させる機構であり、ステージ11を主走査方向Y軸方向、副走査方向X軸方向、および回転方向Z軸周りの回転方向θ軸方向の各方向にそれぞれ移動させる。<光学ヘッド13>光学ヘッド13は、ステージ11に載置された疑似ウェハ9の上面に露光用光を照射して、疑似ウェハ9に回路パターンを描画する機構である。上述したとおり、描画装置1は2個の光学ヘッド13,13を備える。これら2個の光学ヘッド13,13は、ステージ11およびステージ駆動機構12を跨ぐようにして基台101上に架設され、副走査方向X軸方向に延在する支持フレーム102に、一定の間隔疑似ウェハ9の半径に相当する距離をあけて支持される。支持フレーム102上において-X側に配置された光学ヘッド13は疑似ウェハ9の-X側半分の描画を担当し、X側に配置された光学ヘッド13は疑似ウェハ9のX側半分の描画を担当することになる。なお、各光学ヘッド13には、これを垂直方向に移動させる構成をさらに設けて、疑似ウェハ9との間隔を調整可能としてもよい。2個の光学ヘッド13,13は互いに同じ構成を備える。すなわち、各光学ヘッド13は、光源131と変調部132とを主として備える。光源131は、レーザ光を出射する。光源131から出射された光は、照明光学系図示省略を介して強度分布が均一な線状の光光束断面が線状の光であるラインビームとされた上で、変調部132に入射する。なお、ここで使用されるレーザ光の種類は、疑似ウェハ9に配置された半導体チップ91の種類などに応じて適宜に定められる。変調部132は、光源131から出射された光に空間変調を施す機能部である。ただし、光を空間変調させるとは、具体的には、光の空間分布振幅、位相、および偏光等を変化させることを意味する。変調部132は、例えば、回折格子型の空間光変調器であるGLVGratingLightValve:グレーチングライト開閉弁シリコンライトマシーンズサンノゼ、カリフォルニアの登録商標を含む構成することができる。また例えば、DMDDigitalMicromirrorDevice:デジタルマイクロミラーデバイス:テキサスインスツルメンツ社の登録商標のような変調単位であるマイクロミラーが二次元的に配列された空間光変調器を含む構成としてもよい。また例えば、ミラーのような変調単位が一次元に配列されている空間光変調器を含む構成としてもよい。変調部132は、例えば副走査方向に沿って配列されたM個の空間変調素子を備え、各空間変調素子が、後述する光学ヘッド制御部22の制御に応じて、レーザ光の照射のオン/オフ設定を行う。これによって、変調部132からは、副走査方向に沿うM画素分の空間変調された光が出射されることになる。ただし、光学ヘッド制御部22は、後に説明するように、描画データ8より具体的には、補正後の描画データ8の記述内容に従って変調部132を駆動する。したがって、変調部132からは、補正後の描画データ8に基づく変調を受けたM画素分の空間変調された光が出射されることになる。この構成において、光学ヘッド13が、ステージ11に載置された疑似ウェハ9に対して主走査方向Y方向に相対的に移動されつつ、副走査方向に沿うM画素分の空間変調された光を断続的に出射するすなわち、疑似ウェハ9の表面にパルス光を繰り返して投影し続けることによって、疑似ウェハ9上の帯領域Aに回路パターン群補正後の描画データ8に記述された回路パターン群が描画されることになる。以下において、光学ヘッド13が1回の走査で描画する帯領域Aの幅副走査方向に沿う長さを、描画幅d13という図7参照。<撮像ヘッド14>撮像ヘッド14は、ステージ11に載置された疑似ウェハ9の上面を撮像する機構である。上述したとおり、描画装置1は2個の撮像ヘッド14,14を備える。これら2個の撮像ヘッド14,14のそれぞれは、光学ヘッド13と1対1で対応付けられており、対応する光学ヘッド13が描画を行う予定の疑似ウェハ9上の領域描画予定領域を撮像する。このために、各撮像ヘッド14は、対応する光学ヘッド13の副走査方向に沿う移動方向疑似ウェハ9に対する相対的な移動方向について光学ヘッド13の下流側この実施の形態ではX側に配置される。この実施の形態においては、各撮像ヘッド14,14は、上述した支持フレーム102に支持される。すなわち、支持フレーム102には、その延在方向X方向に沿って、撮像ヘッド14と光学ヘッド13とが一列に配列される。より具体的には、支持フレーム102には、-X側から順に、疑似ウェハ9の-X側半分の描画を担当する第1の光学ヘッド13、第1の光学ヘッド13の描画予定領域を撮像する第1の撮像ヘッド14、疑似ウェハ9のX側半分の描画を担当する第2の光学ヘッド13、第2の光学ヘッド13の描画予定領域を撮像する第2の撮像ヘッド14、が配列される。2個の撮像ヘッド14,14は互いに同じ構成を備える。すなわち、各撮像ヘッド14は、例えば走査型のデジタルカメラにより構成され、副走査方向X方向に沿うリニアイメージセンサを備える。リニアイメージセンサは、例えば、副走査方向に沿って配列された複数のCCD素子等を含んで構成される。この構成において、撮像ヘッド14が、ステージ11に載置された疑似ウェハ9に対して主走査方向Y方向に相対的に移動されつつ、副走査方向に沿う1ラインの画像を次々と読み取ることによって、疑似ウェハ9上の帯領域Bを撮像した二次元の画像データが得られることになる。ただし、撮像ヘッド14が1回の走査で撮像する帯領域Bの幅副走査方向に沿う長さ以下読取幅d14というは、光学ヘッド13の描画幅d13以上であり、好ましくは、描画幅d13よりも微小に大きいものとされる図7参照。<撮像ヘッド位置変更機構15>撮像ヘッド位置変更機構15は、光学ヘッド13に対する撮像ヘッド14の位置、すなわち、光学ヘッド13とこれに対応する撮像ヘッド14との副走査方向X方向に沿う離間距離d15を変更する機構である。ただし、離間距離d15は、より正確には、撮像ヘッド14の副走査方向についての中心位置と、当該撮像ヘッド14と対応する光学ヘッド13の副走査方向についての中心位置との離間距離をいう。撮像ヘッド位置変更機構15は、例えば、2個の撮像ヘッド14,14を固定的に支持する支持板150と、支持板150を支持フレーム102に対して副走査方向に沿って移動させる駆動機構とから構成することができる。この駆動機構は、例えば、一端において支持板150と連結され、副走査方向に沿って延在するボールネジ151と、ボールネジ151を回転させる回転モータ152とから構成することができる。この構成においては、ボールネジ151が回転モータ152によって回動されることによって、支持板150すなわち、支持板150に固定的に支持された撮像ヘッド14,14が副走査方向に沿って支持フレーム102すなわち、支持フレーム102に支持された光学ヘッド13,13に対して移動され、互いに対応する撮像ヘッド14と光学ヘッド13との副走査方向に沿う離間距離d15が変更される。ただし、2個の撮像ヘッド14,14は支持板150上において、光学ヘッド13,13の離間間隔と等しい間隔で固設されており、一方の光学ヘッド13とこれに対応する撮像ヘッド14の離間距離d15と、他方の光学ヘッド13とこれに対応する撮像ヘッド14の離間距離d15とは、常に等しいものとされる。<制御部16>制御部16は、描画装置1が備える各部と電気的に接続されており、各種の演算処理を実行しつつ描画装置1の各部の動作を制御する。図6は、制御部16のハードウエア構成を示すブロック図である。制御部16は、例えば、CPU161、ROM162、RAM163、記憶装置外部記憶装置164等がバスライン165を介して相互接続された一般的なコンピュータによって構成されている。ROM162は基本プログラム等を格納しており、RAM163はCPU161が所定の処理を行う際の作業領域として供される。記憶装置164は、フラッシュメモリ、あるいは、ハードディスク装置等の不揮発性の記憶装置によって構成されている。記憶装置164にはプログラムPが格納されており、このプログラムPに記述された手順に従って、主制御部としてのCPU161が演算処理を行うことにより、各種機能が実現されるように構成されている。プログラムPは、通常、予め記憶装置164等のメモリに格納されて使用されるものであるが、CD-ROMあるいはDVD-ROM、外部のフラッシュメモリ等の記録媒体に記録された形態プログラムプロダクトで提供されあるいは、ネットワークを介した外部サーバからのダウンロードなどにより提供され、追加的または交換的に記憶装置164等のメモリに格納されるものであってもよい。なお、制御部16において実現される一部あるいは全部の機能は、専用の論理回路等でハードウエア的に実現されてもよい。また、制御部16では、入力部166、表示部167、通信部168もバスライン165に接続されている。入力部166は、各種スイッチ、タッチパネル等により構成されており、オペレータから各種の入力設定指示を受け付ける。表示部167は、液晶表示装置、ランプ等により構成されており、CPU161による制御の下、各種の情報を表示する。通信部168は、LAN等を介したデータ通信機能を有する。記憶装置164には、疑似ウェハ9に露光すべきパターンを記述したデータ描画データ8が格納される図4。描画データ8は、例えば、CADを用いて生成されたCADデータをラスタライズしたデータであり、画素位置ごとの露光の有無が設定されたデータである。制御部16は、疑似ウェハ9に対する一連の処理に先立って描画データ8を取得して記憶装置164に格納している。なお、描画データ8の取得は、例えばネットワーク等を介して接続された外部端末装置から受信することにより行われてもよいし、記録媒体から読み取ることにより行われてもよい。<3.機能構成>描画装置1において実現される機能構成について、図4~図6に加え、図7を参照しながら説明する。図7は、光学ヘッド13,13および撮像ヘッド14,14の疑似ウェハ9に対する動きを模式的に示した図である。描画装置1には、図4に示されるように、ステージ駆動制御部21と、光学ヘッド制御部22と、撮像ヘッド制御部23と、補正処理部24と、離間距離調整部25とが主として実現される。これら各部は、制御部16において、例えばCPU161がプログラムPに従って所定の演算処理を行うことによって、あるいは、専用の論理回路等でハードウエア的に実現される。<ステージ駆動制御部21>ステージ駆動制御部21は、ステージ駆動機構12を駆動制御して、ステージ11を、支持フレーム102すなわち、支持フレーム102に支持された光学ヘッド13,13および撮像ヘッド14,14以下ヘッド群13,13,14,14というに対して移動させる。これによって、ヘッド群13,13,14,14とステージ11とが相対的に移動される。より具体的には、ステージ駆動制御部21は、ステージ駆動機構12に、ステージ11を主走査方向Y軸方向に沿って移動させることによって、ステージ11とヘッド群13,13,14,14とを主走査方向に沿って相対的に移動させる主走査。また、ステージ駆動制御部21は、ステージ駆動機構12に、ステージ11を副走査方向X軸方向に沿って移動させることによって、ステージ11とヘッド群13,13,14,14とを副走査方向に沿って相対的に移動させる副走査。ステージ駆動制御部21は、ステージ駆動機構12を駆動制御して、上述した主走査と副走査とを繰り返して行わせる。すなわち、はじめにステージ11を例えばY軸に沿ってY方向に移動させ、続いて、ステージ11を例えばX軸に沿って-X方向に、光学ヘッド13の描画幅d13に相当する距離だけ移動させる。そして、ステージ11をY軸に沿って今度は-Y方向に移動させる。以降も同様で、ステージ11をX軸に沿って-X方向に光学ヘッド13の描画幅d13に相当する距離だけ移動させた上で、ステージ11を主走査方向に沿って今度はY軸に沿ってY方向に移動させる、といった具合に、主走査と副走査とを繰り返して行わせる。上記の動作をステージ11に載置された疑似ウェハ9からみると、図7に示されるように、ヘッド群13,13,14,14は、一回目の主走査において、疑似ウェハ9上をY軸に沿って-Y方向に移動しながら横断する。そして、続く副走査において、X軸に沿ってX方向に描画幅d13だけ移動する。続く二回目の主走査において、疑似ウェハ9上の先の主走査で横断した領域の隣の領域をY軸に沿ってY方向に移動しながら横断する。<光学ヘッド制御部22>光学ヘッド制御部22は、2個の光学ヘッド13,13のそれぞれを駆動制御して、描画データ8に応じた空間変調が施された光を疑似ウェハ9に向けて出射させる。より具体的には、光学ヘッド制御部22は、主走査が行われる間、各光源131から各変調部132にレーザ光を入射させるとともに、描画データ8より具体的には、補正後の描画データ8の記述内容に従って各変調部132を駆動する。これによって、各光学ヘッド13から、補正後の描画データ8に応じた変調を受けたM画素分の空間変調された光が出射される。上述したとおり、主走査において、各光学ヘッド13は、ステージ11に載置された疑似ウェハ9に対して主走査方向Y方向に相対的に移動される。つまり、各光学ヘッド13は、疑似ウェハ9上をY方向に沿って横断しつつ、副走査方向に沿うM画素分の空間変調された光を断続的に出射する。これによって、疑似ウェハ9上の帯領域Aに回路パターン群補正後の描画データ8に記述された回路パターン群が描画されることになる。この主走査が完了した後、副走査を経て、次の主走査が行われると、先の主走査で描画された帯領域Aに隣接する帯領域Aに回路パターン群が描画されることになる。<撮像ヘッド制御部23>撮像ヘッド制御部23は、2個の撮像ヘッド14,14のそれぞれを駆動制御して、疑似ウェハ9上の描画予定領域の画像データを取得させる。より具体的には、撮像ヘッド制御部23は、主走査が行われる間、各撮像ヘッド14に副走査方向に沿う1ラインの画像を次々と読み取らせる。上述したとおり、主走査において、各撮像ヘッド14は、ステージ11に載置された疑似ウェハ9に対して主走査方向Y方向に相対的に移動される。つまり、各撮像ヘッド14は、疑似ウェハ9上をY方向に沿って横断しつつ、副走査方向に沿う1ラインの画像を次々と読み取る。これによって、疑似ウェハ9上の帯領域Bを撮像した二次元の画像データが取得され、これが撮像データ以下帯領域撮像データ7というとして記憶装置164の所定の記憶領域バッファメモリ20に記憶される。この主走査が完了した後、副走査を経て、次の主走査が行われると、先の主走査で描画された帯領域Bの隣の帯領域Bを撮像した画像データが帯領域撮像データ7として取得されることになる。ただし、帯領域Bの幅読取幅d14が、描画幅d13すなわち、1回の副走査における移動幅よりも微小に大きい値とされている場合、帯領域Bとこれの隣の帯領域Bとは一部重複オーバラップした領域となる。各主走査によって取得される帯領域撮像データ7は、制御部16の例えば記憶装置164の所定の記憶領域バッファメモリ20に次々と蓄積されて、描画データ8の補正に用いられる。ところで、上述したとおり、各撮像ヘッド14は、これに対応する光学ヘッド13と離間距離d15だけ離間した位置に配置されている。この離間距離d15は、後に説明するように、常に、描画幅d13のn倍ただし、nは任意の自然数であり、以下倍数値nと示す。図7の例では倍数値n=3とされている。したがって、ある主走査において、各撮像ヘッド14が取得する帯領域撮像データ7は、当該撮像ヘッド14と対応する光学ヘッド13が当該主走査のn回後の主走査において描画する予定の帯領域Aを撮像したデータとなっている。<補正処理部24>補正処理部24は、バッファメモリ20に蓄積された帯領域撮像データ7に基づいて、描画データ8を補正する。補正処理部24が描画データ8を補正する処理の流れについて図8、図9を参照しながら説明する。図8は、補正処理部24が実行する処理の流れを示す図である。また、図9は、疑似ウェハ9上の半導体チップ91とヘッド13,14との関係が模式的に示されている。ただし、図9の例においては、離間距離d15は描画幅d13の3倍に設定されている倍数値n=3。補正処理部24は、描画データ8を、疑似ウェハ9上の各帯領域Aに描画するべき回路パターンを記述したデータ以下帯領域描画データ81という毎に補正する。すなわち、補正処理部24は、主走査の開始に先立って、当該主走査で描画すべき帯領域A以下対象帯領域Atというに描画するべき回路パターンを記述した帯領域描画データ81以下対象帯領域描画データ81というを、記憶装置164から読み出して取得するステップS101。上述したとおり、光学ヘッド13が対象帯領域Atに対する描画を実行するに先立って、当該光学ヘッド13と対応する撮像ヘッド14は、少なくとも、対象帯領域Atを撮像した帯領域撮像データ7と、対象帯領域Atに隣接するn-1個の各帯領域Aただし、nは倍数値nをそれぞれ撮像した帯領域撮像データ7とを取得してバッファメモリ20に格納している。補正処理部24は、バッファメモリ20に蓄積されたこれらn個の帯領域撮像データ7を読み出してステップS102、隣接する帯領域Aを撮像している帯領域撮像データ7同士を合体させて、対象帯領域Atとこれに隣接するn-1個の各帯領域Aとを含む領域Cの撮像データ広域撮像データ71を生成するステップS103。続いて、補正処理部24は、ステップS103で生成された広域撮像データ71を用いて、当該広域撮像データ71に撮像されている1以上の半導体チップ91のそれぞれについて、当該半導体チップ91の理想位置からの位置ずれ量を特定するステップS104。半導体チップ91の位置ずれ量を特定する処理は、具体的には次のように行われる。すなわち、補正処理部24は、まず、広域撮像データ71を画像解析して、対象となる各半導体チップ91の領域内に配置されている1以上の代表マークの位置を検出する。そして、代表マークの位置に基づいて当該半導体チップ91の位置を特定し、その理想位置からのずれを当該半導体チップ91の位置ずれ量として取得する。ここで、半導体チップ91にアライメントマークが形成されている場合は、当該アライメントマークを代表マークとして用いればよい。また、半導体チップ91にアライメントマークが形成されていない場合は、例えば半導体チップ91における定められた位置にそれぞれ配置された2個以上好ましくは3個の端子パッド911を代表マークとして用いればよい。また例えば、半導体チップ91のエッジを検出し、検出されたエッジ位置の理想位置からのずれを当該半導体チップ91の位置ずれ量として取得してもよい。半導体チップ91の位置ずれ量が特定されると、当該半導体チップ91上に配置された各端子パッド911も、これと同量だけ理想位置からずれていることになる。つまり、半導体チップ91の位置ずれ量が特定されると、当該半導体チップ91上に配置された各端子パッド911の位置ずれ量が特定されることになる。続いて、補正処理部24は、ステップS104で特定された半導体チップ91の位置ずれ量ひいては、半導体チップ91に配置された各端子パッド911の位置ずれ量に応じて、ステップS101で取得された対象帯領域描画データ81に含まれる各回路パターンを補正するステップS105。すなわち、補正前の帯領域描画データ81においては、パッケージ側端子92と理想位置にある端子パッド911とを接続するような回路パターンが記述されているところ、端子パッド911が理想位置からずれていると当該回路パターン931ではパッケージ側端子92と端子パッド911とが適切に接続されない。そこで、補正処理部24は、端子パッド911の位置ずれ量に応じて対象帯領域描画データ81に含まれる各回路パターンを変形させて、パッケージ側端子92と位置ずれ後の端子パッド911とを接続するような回路パターンとなるように補正するのである。補正処理部24が回路パターンを変形させる態様はどのようなものであってもよい。例えば、端子パッド911の位置ずれ量を、当該端子パッド911を接続対象とする回路パターンの全体に、パッケージ側端子92との接続点からの距離に応じて比例配分して、当該回路パターン上の各位置を配分されたずれ量分だけずらすように回路パターンを変形すればよい。例えば、図10に示すように、Y軸に沿ってのびる直線状の回路パターン811において、当該回路パターン811が接続対象とする端子パッド911がX方向にΔxだけ位置ずれしていることが判明した場合、この位置ずれ量Δxを回路パターン811上の各位置に、パッケージ側端子92との接続点からの距離に応じて比例配分し、各位置を当該配分されたずれ量分だけX方向にずらすように変形させて、補正後の回路パターン812として取得する。端子パッド911がY方向にも位置ずれしている場合は、さらに、当該Y方向についての位置ずれを回路パターン811上の各位置に比例配分し、各位置を当該配分されたずれ量分だけY方向にずらすように変形させればよい。なお、上述したとおり、半導体チップ91のずれ量は微量であるため、各回路パターンの変形量も微量である。したがって、補正後の回路パターンが他の回路パターンと干渉する等の不具合が生じるおそれはない。対象帯領域描画データ81に含まれる全ての回路パターンが補正されると、対象帯領域描画データ81の補正が完了する。<離間距離調整部25>再び図4~図7を参照する。離間距離調整部25は、撮像ヘッド位置変更機構15を駆動制御して具体的には、撮像ヘッド位置変更機構15が備える回転モータ152を駆動制御してボールネジ151を回動させることによって、互いに対応する撮像ヘッド14と光学ヘッド13との離間距離d15が適正値となるように調整する。ただし、互いに対応する撮像ヘッド14と光学ヘッド13との離間距離d15は、常に、描画幅d13のn倍ただし、nは任意の自然数であり、以下倍数値nと示すとされる。離間距離調整部25が離間距離d15の適正値を決定する態様について説明する。離間距離d15は、帯領域描画データ81の補正に用いられる広域撮像データ71がカバーする疑似ウェハ9上の領域Cの幅副走査方向に沿う長さを規定する値である。すなわち、離間距離d15が大きくなるほど、広い領域を撮像した広域撮像データ71が得られることになる。ここで、上述したとおり、帯領域描画データ81を補正するためには、当該帯領域描画データ81に記述される各回路パターンの接続点となる端子パッド911が配置されている半導体チップ91の位置ずれ量を特定する必要があり、このためには、広域撮像データ71に、少なくとも当該半導体チップ91の代表マークが撮像されていなければならない当該半導体チップ91の全体が撮像されていることが特に好ましい。つまり、疑似ウェハ9に配置される半導体チップ91のサイズが大きいほど、また、半導体チップ91の配列ピッチすなわち、最終的なパッケージのサイズが大きいほど、広い領域を撮像した広域撮像データ71が必要になる。そこで、離間距離調整部25は、疑似ウェハに配置された半導体チップ91のサイズ複数種類の半導体チップ91が配置されている場合は、最大の半導体チップ91のサイズ、疑似ウェハにおける半導体チップ91の配列ピッチすなわち、パッケージのサイズ等に基づいて、広域撮像データ71がカバーすべき領域Cの幅を特定する。そして、得られた幅の寸法を、描画幅d13で割った値小数点がある場合は小数点を繰り上げた値を、倍数値nの適正値として取得する。さらに、得られた倍数値nに描画幅d13を乗じた値を、離間距離d15の適正値に決定する。<4.動作>描画装置1の動作について図11~図13を参照しながら説明する。図11は、描画装置1において行われる一連の処理の流れを示す図である。図12は、空走状態におけるヘッド群13,13,14,14と疑似ウェハ9とを模式的に示す図である。図13は、実走状態におけるヘッド群13,13,14,14と疑似ウェハ9とを模式的に示す図である。まず、離間距離調整部25が、離間距離d15の適正値を決定し、撮像ヘッド位置変更機構15を駆動制御して、互いに対応する撮像ヘッド14と光学ヘッド13との離間距離d15が当該決定した適正値となるように調整するステップS1。離間距離調整部25が実行する具体的な処理の態様は上述したとおりである。続いて、ステージ11に疑似ウェハ9が載置された状態とされると、疑似ウェハ9の位置合わせ処理が行われるステップS2。この処理は、例えば次の態様で行われる。まず、疑似ウェハ9上に形成されたアライメントマークを撮像ヘッド14で読み取って、ステージ11に載置された疑似ウェハ9の理想位置からの位置ずれ量を特定する。そして、副走査方向X方向の位置ずれ量分だけヘッド群13,13,14,14を副走査方向に沿って移動させる。また、回転方向の位置ずれ量分だけステージ11を逆方向に回転させる。また、主走査方向Y方向の位置ずれ量分に応じて、ステージ11が主走査方向に移動開始されてから光学ヘッド13から光を照射開始するまでの時間描画開始タイミングを修正する。なお、これらの各処理に代えて、疑似ウェハ9の位置ずれ量に応じて描画データ8に補正を施す描画データ8に記述された各回路パターンを、主走査方向の位置ずれ量分に応じて主走査方向に平行移動させ、副走査方向の位置ずれ量分に応じて副走査方向に平行移動させ、さらに、回転方向の位置ずれ量分に応じて回転補正を施す処理を行ってもよい。ただし、上述したとおり、疑似ウェハ9において、各半導体チップ91は、チップボンダの公差、樹脂材料が硬化する際の不均一な収縮等に起因して、理想位置から微小にずれた位置にある可能性がある。したがって、疑似ウェハ9が正確に位置合わせされた状態となっても、疑似ウェハに配置された各半導体チップ91は、依然、理想位置から微小にずれている可能性が高い。続いて、ステージ駆動制御部21がステージ駆動機構12を駆動制御して、ステージ11を定められた初期位置に移動させるステップS3。ここで初期位置とは、図12の上段に示されるように、2個の撮像ヘッド14のうち、-X側に配置された撮像ヘッド14が、ステージ11に載置された疑似ウェハ9の-X側の端部とY軸に沿って同じ位置にくるような位置である。ステージ11が初期位置に移動されると、ステージ駆動制御部21が、ステージ駆動機構12を駆動制御して、上述した主走査と副走査とを繰り返して行わせるステップS4~ステップS9。ここで1回目からn回目までの各主走査においてはステップS4、図12に示されるように、当該主走査が行われる間、各撮像ヘッド14による帯領域撮像データ7の取得が行われるのみであり、光学ヘッド13による描画処理は行われない空走査。n回目の主走査および副走査が完了するとステップS6でYES、ステージ11は、描画開始位置まで移動した状態となっている。ここで描画開始位置とは、2個の光学ヘッド13のうち、-X側に配置された光学ヘッド13が、ステージ11に載置された疑似ウェハ9の-X側の端部とY軸に沿って同じ位置にくるような位置である図13の上段。n1回目以降の各主走査においては、当該主走査に先だって、補正処理部24が、帯領域描画データ81当該主走査で描画される帯領域Aに描画すべき回路パターンを記述した帯領域描画データ81の補正を行うステップS7。補正処理部24が帯領域描画データ81を補正する具体的な態様は上述したとおりである図8、図9参照。帯領域描画データ81が補正されると、主走査が開始されるところ、図13に示されるように、この主走査が行われる間は、光学ヘッド13による描画処理が行われるとともに、これと同時に、各撮像ヘッド14による帯領域撮像データ7の取得が行われる実走査。ただし、ここで行われる描画処理は、ステップS7で補正された帯領域描画データ81に基づいて行われる。すなわち、光学ヘッド制御部22は、光源131から各変調部132にレーザ光を入射させるとともに、ステップS7で補正された帯領域描画データ81の記述内容に従って各変調部132を駆動して、各光学ヘッド13から補正後の帯領域描画データ81に応じた変調を受けた光を出射させる。疑似ウェハ9の全領域にパターンの描画が行われるとステップS10でYES、疑似ウェハ9に対する一連の描画処理が終了する。<5.効果>上記の実施の形態によると、疑似ウェハ9を撮像した撮像データに基づいて、疑似ウェハ9に配置された各半導体チップ91の位置ずれ量を特定し、当該位置ずれ量に基づいて描画データ8に記述された回路パターンを補正する。この構成によると、疑似ウェハ9内において互いに相関なくランダムに位置ずれしている各半導体チップ91の位置ずれ量を考慮して回路パターンを補正することができるので、チップファースト型のファンアウトウェハレベルパッケージにおける再配線層を適切に形成することができる。また、上記の実施の形態よると、撮像ヘッド14が、ステージ11に載置された疑似ウェハ9に対して相対移動しながら疑似ウェハ9を撮像して疑似ウェハ9上の未描画の帯領域Bの撮像データ帯領域撮像データ7を取得する。この構成によると、撮像ヘッド14の構成を簡易なものとすることができる。また、上記の実施の形態によると、光学ヘッド13と撮像ヘッド14とが支持フレーム102上に一体に支持され、これが疑似ウェハ9に対して相対移動される際に、撮像ヘッド14による疑似ウェハ9の撮像と、光学ヘッド13による回路パターンの描画とが並行して行われる。この構成によると、半導体チップ91の位置ずれ量を特定するのに必要な撮像データを効率的に取得することができる。また、上記の実施の形態によると、補正処理部24が、描画データ8を、帯領域描画データ81毎に補正する。この構成によると、処理負担を抑えつつ効率的に描画データ8を補正することができる。また、上記の実施の形態によると、補正処理部24が、互いに隣接する帯領域Aを撮像した帯領域撮像データ7同士を合体させて帯領域Aよりも幅広の領域Cの広域撮像データ71を生成し、当該生成した広域撮像データ71に基づいて半導体チップ91の位置ずれ量を特定する。この構成によると、例えば疑似ウェハ9に配置される半導体チップ91のサイズが、撮像ヘッド14が1回の走査で撮像する帯領域Bの幅に比べて大きい場合であっても、半導体チップ91の位置ずれ量を正確に特定することができる。特に、広域撮像データ71がカバーする領域Cの幅は、対応する光学ヘッド13と撮像ヘッド14との離間距離d15に規定されるところ、上記の実施の形態においては、当該離間距離d15を変更する撮像ヘッド位置変更機構15を備えるので、広域撮像データ71にカバーさせる領域Cの幅を変更することができる。したがって、様々なサイズの半導体チップ91を配置した疑似ウェハ9に柔軟に対応することができる。また、当該撮像ヘッド位置変更機構15を駆動して、離間距離d15を、疑似ウェハ9に配置された半導体チップ91のサイズに応じて調整する離間距離調整部25を備えるので、半導体チップ91の位置ずれ量を特定するために必要な領域Cをカバーした広域撮像データ71を簡易かつ確実に取得することができる。<6.変形例>上記の実施の形態において、描画データ8の補正に関する機能部を描画装置1とは別体の独立した装置として構成してもよい。図14には、この変形例に係る描画システム3の構成例が示されている。描画システム3は、描画データ8を格納するデータ格納装置31と、描画データ8の補正を行う補正処理装置32と、疑似ウェハ9に対する描画を行う描画装置33とを含み、これら各装置31,32,33が、互いに通信回線等を介して接続されている。補正処理装置32は、一般的なコンピュータによって構成することができる。そして、補正処理装置32においては、例えば記憶装置に格納されたプログラムに記述された手順に従って、主制御部としてのCPUが演算処理を行うことによって、データ格納装置31から描画データ8具体的には、補正対象となる帯領域描画データ81を取得する描画データ取得部321と、描画装置33から撮像ヘッド14が取得する帯領域撮像データ7を取得して記憶装置に構築されるバッファメモリ320に蓄積する撮像データ取得部322と、バッファメモリ320に蓄積された帯領域撮像データ7に基づいて帯領域描画データ81を補正する補正処理部323とがそれぞれ実現される。補正処理部323の態様は、上述した補正処理部24と同様である。描画システム3においては、描画装置33が疑似ウェハ9の帯領域Aに対する描画を実行するに先立って、補正処理装置32が当該帯領域Aに描画すべき回路パターンを記述した帯領域描画データ81を補正する。この補正の態様は、上記の実施の形態とほぼ同様である。すなわち、補正処理部323は、描画データ取得部321がデータ格納装置31から取得した帯領域描画データ81を、撮像データ取得部322が描画装置33から取得してバッファメモリ20に蓄積した帯領域撮像データ7を用いて補正する。補正後の帯領域描画データ81は描画装置33に送られ、描画装置33は当該補正後の帯領域描画データ81に基づいて疑似ウェハ9上に回路パターンを描画する。<7.その他の変形例>上記の実施の形態においては、ヘッド群13,13,14,14とは同一の支持フレーム102上に支持されていたが、2個の光学ヘッド13,13と2個の撮像ヘッド14,14とがそれぞれ別の支持フレーム上に支持されてもよい。また、上記の実施の形態においては、一対の光学ヘッド13と撮像ヘッド14とが二組設けられていたが、一対の光学ヘッド13と撮像ヘッド14とは、必ずしも二組設ける必要はなく、例えば一組だけ設けられる構成であってもよいし、三組以上設けられる構成であってもよい。また、上記の実施形態において、2個の光学ヘッド13,13の間隔は必ずしも一定に固定されている必要はなく、光学ヘッド13,13の一方あるいは両方の位置を変更可能とする機構を設けて、両者の間隔を調整可能としてもよい。ただし、この場合、撮像ヘッド位置変更機構15は、2個の撮像ヘッド14を独立して位置変更可能とする構成であることが好ましい。このように構成しておけば、撮像ヘッド位置変更機構15が、一方の光学ヘッド13とこれに対応する撮像ヘッド14との離間距離と、他方の光学ヘッド13とこれに対応する撮像ヘッド14との離間距離とが互いに等しいものとなるように、各撮像ヘッド14の位置を調整することが可能となる。また、上記の実施の形態においては、広域撮像データ71を画像解析して半導体チップ91の位置ずれ量を特定し、これを当該半導体チップ91に配置された端子パッド911の位置ずれ量として取得していたが、広域撮像データ71を画像解析して半導体チップ91の各端子パッド911をそれぞれ検出して、その理想位置からのずれ量を取得してもよい。また、上記の実施の形態においては、撮像ヘッド14で撮像した帯領域の画像データそのものを撮像データすなわち、帯領域撮像データ7としてバッファメモリ20に記憶させ、その後、複数の帯領域撮像データ7を読み出して合成して複数の帯領域を含む広域の画像データを生成し、その広域撮像データ71を用いて画像解析することで半導体チップ91の代表マークの位置を検出して、当該半導体チップ91の理想位置からの位置ずれ量を算出した上で補正処理を行っていた。この態様に代えて、撮像ヘッド14が画像データを取得する相対移動中に、補正処理部24が当該画像データから半導体チップ91の位置を検出するための画像解析を行う態様としてもよい。具体的には、例えば、撮像ヘッド14を相対移動させて帯領域Bを撮像しつつすなわち、撮像ヘッド14をステージ41に対して相対移動させながら帯領域Bを撮影させて当該帯領域Bの画像データを取得させつつ、それによって得られつつある画像データを直ちに画像解析して、帯領域毎にそこに含まれる半導体チップ91内の代表マークの位置を検出し、この検出した代表マークの位置情報に基づいて特定される半導体チップ91の位置情報あるいは、検出された代表マークの位置情報でもよいを、撮像データすなわち、帯領域撮像データ7としてバッファメモリ20に記憶する構成としてもよい。この変形例に係る一連の処理の流れについて、図15を参照しながら説明する。図15は、この変形例に係る一連の処理の流れが示されている。なお、ここでは、上記の実施の形態に係る処理の流れすなわち、図11に示される一連の処理の流れと異なる部分のみ説明する。上記の実施の形態においては、1回目からn回目までの各主走査において、描画予定領域帯領域Bを撮像してその画像データを帯領域撮像データ7としてバッファメモリ20に記憶していた図11のステップS4が、この変形例においては、1回目からn回目までの各主走査において、撮像ヘッド14で帯領域Bの撮像を行いつつ、これと同時並行して補正処理部24が得られつつある画像データを直ちに画像解析して、帯領域毎にそこに含まれる半導体チップ91内の各代表マークの位置を検出する。そして、例えば、当該検出された代表マークの位置情報を、帯領域撮像データ7としてバッファメモリ20に記憶するステップS4a。n1回目以降の各主走査においては、主走査に先だって、補正処理部24が、帯領域描画データ81の補正を行うステップS7a~ステップS7b。ここでは、補正処理部24が、まず、バッファメモリ20に蓄積された複数の帯領域撮像データ7に含まれる代表マークの位置情報を足し合わせて各半導体チップ91の位置ずれ量を算出しステップS7a、当該位置ずれ量に応じて、描画データ8具体的には、帯領域描画データ81に含まれる各回路パターンの補正を行うステップS7b。帯領域描画データ81が補正されると、主走査が開始されるところ、この主走査が行われる間は、光学ヘッド13による描画処理ステップS7bで補正された帯領域描画データ81に基づく描画処理が行われるとともに、これと同時に、帯領域撮像データ7の取得が行われるステップS8a。ただし、この処理においても、ステップS4aと同様、各撮像ヘッド14が画像データを取得しつつ、これと同時並行して補正処理部24が得られた画像データを画像解析して代表マークの位置を検出し、当該検出された代表マークの位置情報を帯領帯領域撮像データ7としてバッファメモリ20に記憶する。この変形例のように、帯領域Bの画像データを取得するのと並行して、その帯領域Bの画像解析帯領域Bを撮像して得られた画像データの画像解析を進める構成によると、対象領域At図9に対して描画を行う直前に領域Cの全体を画像解析して代表マークの位置を検出する必要はなく、既に特定されている代表マークの位置情報複数の帯領域Aに含まれる代表マークの位置情報を足し合わせるだけで半導体チップ91の位置ひいては、その理想位置からの位置ずれ量を知ることができる。つまり、半導体チップ91の位置ずれ量を速やかに算出して描画データの補正を行うことができ、時間的に効率よく描画処理を行うことができる。また、上記の実施の形態においては、実走査は、補正処理部24が帯領域描画データ81の補正が完了するのを待って開始される。したがって、補正処理部24が帯領域描画データ81の補正処理に要する時間が長い場合、ここに待ち時間が発生する可能性がある。そこで、補正処理部24が帯領域描画データ81の補正処理に要する処理時間を考慮して倍数値nの適正値を大きめに設定しておいてもよい。倍数値nの適正値を大きめに設定しておけば、帯領域描画データ81の補正に必要な帯領域撮像データ7が早いタイミングでバッファメモリに蓄積されるため、補正処理を早いタイミングで開始することが出来、上述した待ち時間が短縮される。また、上記の実施の形態においては、ステージ11がステージ駆動機構12により駆動されることによって、ヘッド群13,13,14,14と疑似ウェハ9とが相対的に移動される構成としたが、固定されたステージ11に対してヘッド群13,13,14,14が移動されることによってあるいは、ステージ11とヘッド群13,13,14,14とをともに移動させることによって、ヘッド群13,13,14,14と疑似ウェハ9とが相対的に移動されてもよい。また、上記の実施の形態においては、撮像ヘッド位置変更機構15を駆動して離間距離d15を調整する離間距離調整部25を備える構成としたが、例えば、オペレータが手動で離間距離d15を調整する構成としてもよい。また、上記の実施の形態においては、撮像ヘッド14,14は一次元型のカメラにより構成され、これが疑似ウェハ9を走査しながら撮像データ7を取得する構成としたが、撮像ヘッド14,14は、走査を行わない二次元型のカメラにより構成されてもよい。この場合、例えば、ステージ11上の疑似ウェハ9の全面を撮像した撮像データ7を取得して、これを画像解析して疑似ウェハ9上の各半導体チップ91の位置ずれ量をそれぞれ特定し、これに基づいて描画データ8を補正する、といった態様を採用することが可能である。"