第1電極上に、第1磁性層、非磁性層、第2磁性層、及び第2電極を順に積層する工程と、所定形状に加工した前記第2電極をマスクとして前記第2磁性層を加工する工程と、前記第2磁性層及び前記第2電極の両側部に、第1側壁膜、及び前記第1側壁膜と前記第2磁性層及び前記第2電極との間に挟まれた第2側壁膜を有する側壁部を形成する工程と、前記側壁部をマスクとして、前記非磁性層及び前記第1磁性層をイオンビームエッチングにより加工する工程と、を備え、前記第1側壁膜は、前記第2側壁膜及び前記第2磁性層より前記イオンビームエッチングにおけるエッチングレートが低く、アルミナイトライド膜、タンタルナイトライド膜、又はタンタルシリコンナイトライド膜を含み、前記第2側壁膜は、前記第2電極より前記イオンビームエッチングにおけるエッチングレートが高く、シリコン酸化膜又はシリコン窒化膜を含み、前記第1側壁膜の側面には、前記イオンビームエッチングにより飛散した前記第1磁性層の材料が付着し、前記第1磁性層及び前記第2磁性層の一方は磁化方向が可変である記録層であり、他方は磁化方向が固定された固定層であることを特徴とする磁気抵抗素子の製造方法。第1電極上に、第1磁性層、非磁性層、第2磁性層、及び第2電極を順に積層する工程と、所定形状に加工した前記第2電極をマスクとして前記第2磁性層を加工する工程と、前記第2磁性層及び前記第2電極の両側部に、第1側壁膜、及び前記第1側壁膜と前記第2磁性層及び前記第2電極との間に挟まれた第2側壁膜を有する側壁部を形成する工程と、前記側壁部をマスクとして、前記非磁性層及び前記第1磁性層を物理エッチングにより加工する工程と、を備え、前記第1側壁膜は、前記第2側壁膜より前記物理エッチングにおけるエッチングレートが低いことを特徴とする磁気抵抗素子の製造方法。前記第1側壁膜は、前記第2磁性層より前記物理エッチングにおけるエッチングレートが低く、前記第2側壁膜は、前記第2電極より前記物理エッチングにおけるエッチングレートが高いことを特徴とする請求項2に記載の磁気抵抗素子の製造方法。前記第1側壁膜の側面には、前記物理エッチングにより飛散した前記第1磁性層の材料が付着することを特徴とする請求項2又は3に記載の磁気抵抗素子の製造方法。前記第1側壁膜は、アルミナイトライド膜、タンタルナイトライド膜、又はタンタルシリコンナイトライド膜であり、前記第2側壁膜はシリコン酸化膜又はシリコン窒化膜であることを特徴とする請求項2乃至4のいずれかに記載の磁気抵抗素子の製造方法。前記物理エッチングはイオンビームエッチングであることを特徴とする請求項2乃至5のいずれかに記載の磁気抵抗素子の製造方法。前記第1磁性層及び前記第2磁性層の一方は磁化方向が可変である記録層であり、他方は磁化方向が固定された固定層であることを特徴とする請求項2乃至6のいずれかに記載の磁気抵抗素子の製造方法。本発明は、ショートパスの形成を防止できる磁気抵抗素子の製造方法を提供することを目的とする。本実施形態によれば、磁気抵抗素子の製造方法は、第1電極上に、第1磁性層、非磁性層、第2磁性層、及び第2電極を順に積層する工程と、所定形状に加工した前記第2電極をマスクとして前記第2磁性層を加工する工程と、前記第2磁性層及び前記第2電極の両側部に、第1側壁膜、及び前記第1側壁膜と前記第2磁性層及び前記第2電極との間に挟まれた第2側壁膜を有する側壁部を形成する工程と、前記側壁部をマスクとして、前記非磁性層及び前記第1磁性層を物理エッチングにより加工する工程と、を備える。前記第1側壁膜は、前記第2側壁膜より前記物理エッチングにおけるエッチングレートが低い。以下、本発明の実施の形態を図面に基づいて説明する。図1は、本発明の実施形態に係る磁気抵抗素子MTJ素子1の概略構成を示す断面図である。MTJ素子1は、下部電極10、下地層11、記録層自由層12、トンネルバリア層非磁性層13、参照層固定層14、上部電極15が順に積層された積層構造を有する。上部電極15は、ハードマスク層としての機能を兼ねている。なお、記録層12と参照層14とは、積層順序が逆であってもよい。また、MTJ素子1の平面形状は特に限定されない。記録層12は、磁化又はスピンの方向が可変である反転する。参照層14は、磁化の方向が不変である固着している。参照層14の磁化方向が不変であるとは、記録層12の磁化方向を反転するために使用される磁化反転電流を参照層14に流した場合に、参照層14の磁化方向が変化しないことを意味する。従って、参照層14として反転電流の大きな磁性層を用い、記録層12として参照層14よりも反転電流の小さい磁性層を用いることによって、磁化方向が可変の記録層12と、磁化方向が不変の参照層14とを備えたMTJ素子1を実現することができる。スピン偏極電子により磁化反転を引き起こす場合、その反転電流は減衰定数、異方性磁界、及び体積に比例するため、これらを適切に調整して、記録層12及び参照層14との反転電流に差をつけることができる。記録層12及び参照層14の容易磁化方向は、膜面又は積層面に対して垂直垂直磁化であってもよいし、膜面に対して平行面内磁化であってもよい。垂直磁化の磁性層は、膜面に垂直方向の磁気異方性を有しており、面内磁化の磁性層は、面内方向の磁気異方性を有している。下地層11は、垂直磁化の磁性層の結晶配向性を制御するために設けられる。図1に示すように、参照層14及び上部電極15の両側部には、側壁膜16、17が設けられている。側壁膜16は、参照層14及び上部電極15の両側部と、記録層12の失活領域上に設けられている。側壁膜17は側壁膜16に隣接している。言い換えれば、参照層14及び上部電極15の側部と側壁膜17との間に側壁膜16が設けられている。また、記録層12の失活領域上方において、トンネルバリア層13と側壁膜17との間に側壁膜16が設けられている。従って、側壁膜17の上部頂部は、上部電極15の側面からみて、側壁膜16の膜厚以上離れた場所に位置している。また、図1に示すように、側壁膜17の上部は、側壁膜16の上部上面よりも高い位置にある。また、側壁膜17の上部は、上部電極15の上面より低い位置にある。側壁膜17の側面、側壁膜17の下方の側壁膜16の側面、トンネルバリア層13の側面、及び記録層12の失活領域の側面には付着物18が付着している。この付着物18は、側壁膜16、17をマスクとしてトンネルバリア層13、記録層12、及び下地層11を物理エッチングにより加工した際に、エッチングされた材料が飛散して付着したものである。図2は、MTJ素子1を備えたMRAMの概略構成の一例を示している。ここでは、1個のMTJ素子1と、1個の選択トランジスタ22とが直列に接続されて構成された1Tr1MTJ型のメモリセルを備えたMRAMについて説明する。半導体基板20は、表面領域に素子分離絶縁層21を有し、素子分離絶縁層21が形成されていない表面領域が素子領域活性領域となる。素子分離絶縁層21は、例えばSTIShallowTrenchIsolationにより構成され、シリコン酸化物が用いられる。半導体基板20には、NMOSトランジスタからなる選択トランジスタ22が形成されている。選択トランジスタ22は、半導体基板20内に互いに離間して形成されたソース領域23A及びドレイン領域23Bと、ソース領域23A及びドレイン領域23B間の半導体基板20上にゲート絶縁膜24を介して形成されたゲート電極25を備えている。ソース領域23Aは、コンタクトを介してソース線図示せずに接続される。選択トランジスタ22を覆うように層間絶縁膜26が設けられている。層間絶縁膜26上にMTJ素子1が設けられている。MTJ素子1の下部電極10とドレイン領域23Bとがコンタクト27により電気的に接続されている。層間絶縁膜26上には、MTJ素子1を覆うように層間絶縁膜28が設けられている。層間絶縁膜28の上面は、上部電極15の上面が露出するようにCMPChemicalMechanicalPolishing法により平坦化されている。層間絶縁膜28及び上部電極15上に配線層ビット線29が設けられている。図1に示すように、側壁膜17の上部は、上部電極15の側面からみて、側壁膜16の膜厚以上離れた場所に位置している。そのため、付着物18によって上部電極15と下部電極10とがショートすることを防止できる。また、側壁膜17の上部は、上部電極15の上面より低い位置にある。そのため、付着物によって下部電極10と配線層29図2参照とがショートすることを防止できる。次に、このようなMTJ素子1の製造方法を図3~図9を用いて説明する。図3に示すように、下部電極10、下地層11、記録層12、トンネルバリア層13、参照層14、上部電極15を順に成膜する。例えば、記録層12の膜厚を1~1.5nm、トンネルバリア層13の膜厚を1nm、参照層14の膜厚を20nm、上部電極15の膜厚を80nmとする。なお、下部電極10下には図2に示したような層間絶縁膜26やコンタクト27が設けられているが、図示を省略している。下部電極10及び上部電極15には、例えば、タンタルTa又は窒化チタンTiNが用いられる。記録層12及び参照層14には、例えば、鉄Fe、コバルトCo、ニッケルNiのうちの少なくとも1つの元素と、クロムCr、白金Pt、パラジウムPdのうちの少なくとも1つの元素とを含む合金が用いられる。下地層11は、結晶配向性を制御するためのものであり、記録層12の材料によって好適な材料は変わる。例えば、記録層12がFePtの場合、下地層11をPt/Cr/NiTaの積層膜とすることが好ましい。トンネルバリア層13は、酸化マグネシウムMgO等の絶縁材料が用いられる。図4に示すように、リソグラフィ及びRIEReactiveIonEtching法を用いて、上部電極15をMTJ素子1の平面形状と同じ形状に加工する。そして、上部電極15をハードマスクとして、参照層14をIBEIonBeamEtching法により加工する。図5に示すように、上部電極15をマスクとして、イオン注入を行い、参照層14からはみ出ている記録層12参照層14の下方領域以外の領域にある記録層12の失活処理を行う。これにより、記録層12における参照層14の下方領域以外の領域は失活領域となる。図6に示すように、CVDChemicalVaporDeposition法を用いて、上部電極15、参照層14、トンネルバリア層13の表面を覆うように、絶縁膜16を形成する。続いて、CVD法を用いて、絶縁膜16上に絶縁膜17を形成する。絶縁膜16は、参照層14又は記録層12と比較して、後で行う記録層12のエッチング処理図8参照に対するエッチング耐性が同程度か又は高くなっているエッチングレートが同程度か又は低くなっている。絶縁膜17は、上部電極15と比較して、後で行う記録層12のエッチング処理に対するエッチング耐性が同程度か又は低くなっているエッチングレートが同程度か又は高くなっている。また、絶縁膜17は、絶縁膜16と比較して、後で行う記録層12のエッチング処理に対するエッチング耐性が高くなっているエッチングレートが低くなっている。すなわち、後で行う記録層12のエッチング処理に対するエッチング耐性は、上部電極15≧絶縁膜17>絶縁膜16≧参照層14という関係になっている。絶縁膜16には、例えばシリコン酸化膜やシリコン窒化膜を用いることができる。絶縁膜17には、アルミナイトライド膜、ナイトライドリッチなタンタルナイトライド膜、タンタルシリコンナイトライド膜等を用いることができる。図7に示すように、上部電極15の上面が露出するまで、絶縁膜16、17をエッチバックする。これにより、上部電極15及び参照層14の両側部に、側壁膜16、17を形成することができる。図8に示すように、側壁膜16、17をマスクとして、トンネルバリア層13、記録層12、及び下地層11をIBE法等の物理エッチングにより加工する。側壁膜16は側壁膜17よりエッチング耐性が低いため、側壁膜17よりもエッチングレートが高く、上面の位置が、側壁膜17の上部よりも低くなる。例えば、側壁膜16の上面は、上部電極15の上面より50nm以上低くなる。なお、本実施形態では、側壁膜16の外側には側壁膜17が存在しているため、側壁マスクを側壁膜16のみで構成した場合よりは、除去される側壁膜16は少なくなる。側壁膜17は、内側の側壁膜16の上面の位置が下がることで、図9に示すように、外側だけでなく内側も露出される。そのため、本実施形態では、側壁マスクを側壁膜17のみで構成した場合より、除去される側壁膜17は多くなり、側壁膜17の上部の高さと、上部電極15の上面高さとの間に十分な差をつけることができる。記録層12等のエッチングにより、金属材料が飛散して側壁膜17の側面等に付着し、付着物18となる。しかし、本実施形態では、側壁膜17の上部の高さと、上部電極15の上面高さとの間に十分な差d1がついているため、付着物18が、上部電極15上に設けられる配線層29図2参照と、下部電極10とのショートパスになることを防止できる。また、側壁膜17と上部電極15との間には側壁膜16が設けられているため、付着物18と上部電極15との間には、側壁膜16の膜厚以上の間隔d2がある。そのため、付着物18が、上部電極15と下部電極10とのショートパスになることを防止できる。第1の比較例上記実施形態では、上部電極15及び参照層14の両側部に、側壁膜16、17を有する側壁マスクを形成していたが、この側壁マスクを側壁膜16のみで構成した場合、すなわち図6に示す工程で絶縁膜16のみ形成した場合について説明する。図10に示すように、トンネルバリア層13、記録層12、及び下地層11をIBE法により加工すると、側壁膜16のみで構成された側壁マスクはエッチング耐性が低いエッチングレートが高いため除去される量が多く、上部電極15の側面が露出される。そして、記録層12等のエッチングにより飛散した金属材料が側壁膜16の側面等に付着することで生じる付着物18が、上部電極15と下部電極10とを短絡するショートパスになる。第2の比較例上記実施形態では、上部電極15及び参照層14の両側部に、側壁膜16、17を有する側壁マスクを形成していたが、この側壁マスクを側壁膜17のみで構成した場合、すなわち図6に示す工程で絶縁膜17のみ形成した場合について説明する。図11に示すように、トンネルバリア層13、記録層12、及び下地層11をIBE法により加工すると、側壁膜17のみで構成された側壁マスクはエッチング耐性が高いエッチングレートが低いため除去される量が少なく、側壁膜17の上部の高さと、上部電極15の上面高さとの差は小さくなる。側壁膜17の側面には、記録層12等のエッチングにより飛散した金属材料付着物18が付着している。その後の工程で、上部電極15上に配線層29図2参照が形成されるが、層間絶縁膜28図2参照の平坦化処理の際に、側壁膜17が露出し得る。このような平坦化処理後に形成された配線層29は、側壁膜17の側面の付着物18と接触する。そのため、付着物18が、配線層29と下部電極10とを短絡するショートパスになる。これに対し、本実施形態では、上部電極15及び参照層14の両側部に設けた側壁マスクは、エッチング耐性の高い側壁膜17と、側壁膜17と上部電極15及び参照層14との間に挟まれたエッチング耐性の低い側壁膜16とを有している。側壁膜17の側面の付着物18と上部電極15との間には、側壁膜16の膜厚以上の間隔があるため、付着物18が、上部電極15と下部電極10とのショートパスになることを防止できる。また、側壁膜16のエッチングレートが高いことにより、側壁膜17の内側が露出し、側壁膜17は外側だけでなく内側からもエッチングされる。そのため、側壁膜17の上部の高さと、上部電極15の上面高さとの間に十分な差がつき、付着物18が、上部電極15上に設けられる配線層29図2参照と、下部電極10とのショートパスになることを防止できる。このように、本実施形態によれば、磁気抵抗素子を製造する際に、ショートパスの形成を防止することができる。上記実施形態では、記録層12の上方に参照層14が位置する構成の製造方法について説明したが、この製造方法は、参照層14の上方に記録層12が位置する構成に対しても適用できる。参照層14の上方に記録層12が位置する場合、図5に対応する失活処理は不要となる。なお、上記実施形態では、1個の参照層と1個の記録層とがトンネルバリア層を挟むシングルジャンクション型のMTJ素子について例示している。しかし、この構成に限定されるものではなく、記録層の上下に2個の参照層が非磁性層を介して配置されたダブルジャンクション型のMTJ素子に適用してもよい。なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。