第1の表面と前記第1の表面とは反対側の第2の表面とを有する第1導電形の第1の半導体層と、前記第1の表面上に設けられた第1の電極と、前記第2の表面上に設けられた第2の電極と、前記第1の電極と電気的に接続され、前記第1の半導体層と前記第1の電極との間に設けられた第2導電形の第2の半導体層と、前記第1の半導体層の前記第1の表面に、前記第2の半導体層とは離間し、前記第1の電極を取り囲むように設けられた、第2導電形の半導体からなる複数の環状構造のガードリング層と、前記複数のガードリング層の各層の上に沿って環状に設けられ、前記複数のガードリング層の前記各層と電気的に接続された、互いに離間する複数のフィールドプレート電極と、を備え、前記複数の環状構造のガードリング層の前記各層は、矩形の4つの辺に相当する4つの辺部と矩形の4つの角に相当する円弧状の4つのコーナー部とを有し、前記複数のガードリング層のうちの第1のガードリング層のコーナー部と、前記第1のガードリング層の前記コーナー部に前記第1の電極側で離間して隣り合う第2のガードリング層のコーナー部と、の間であって、前記第1の半導体層の前記第1の表面に設けられ前記第1の半導体層の第1導電形不純物の不純物濃度よりも高い第1導電形不純物の不純物濃度を有する第1導電形の第3の半導体層をさらに備えたことを特徴とする電力用半導体装置。前記第1のガードリング層の辺部と、前記第1のガードリング層の前記辺部に前記第1の電極側で離間して隣り合う前記第2のガードリング層の辺部と、の間であって、前記第1の半導体層の前記第1の表面に設けられ、前記第3の半導体層よりも第1導電形不純物の不純物量が少ない第1導電形の第4の半導体層をさらに備えたことを特徴とする請求項1記載の電力用半導体装置。前記第4の半導体層の第1導電形不純物の不純物濃度は、前記第3の半導体層の第1導電形不純物の不純物濃度より低いことを特徴とする請求項2記載の電力用半導体装置。前記第4の半導体層の前記第1のガードリング層の前記辺部から前記第2のガードリング層の前記辺部に向かう方向における幅は、前記第3の半導体層の前記第1のガードリング層の前記コーナー部から前記第2のガードリング層の前記コーナー部に向かう方向における幅よりも狭いことを特徴とする請求項2記載の電力用半導体装置。前記第1のガードリング層は、前記複数のガードリング層のなかで前記第1の電極から最も離れたガードリング層であることを特徴とする請求項1~4のいずれか1つに記載の電力用半導体装置。前記第1の半導体層と前記第2の半導体層との接合部に逆バイアスがかかるように前記第1の電極と前記第2の電極との間に電圧が印加された時、前記複数のガードリング層の前記第1の半導体層の前記第2の表面側の先端において、前記第1のガードリング層の前記辺部の電界強度が、前記複数のガードリング層の辺部の中で最も高いことを特徴とする請求項1~4のいずれか1つに記載の電力用半導体装置。前記第3の半導体層は、前記第1のガードリング層の前記コーナー部及び前記第2のガードリング層の前記コーナー部とは離間していることを特徴とする請求項1~6のいずれか1つに記載の電力用半導体装置。前記第3の半導体層は、前記複数のガードリング層の前記コーナー部よりも、前記第1の半導体層の前記第2の表面側に延伸していることを特徴とする請求項1~7のいずれか1つに記載の電力用半導体装置。前記第3の半導体層は、前記第1の半導体層の前記第1の表面において、前記複数のガードリング層のなかで前記第1の電極から最も離れたガードリング層のコーナー部よりもさらに前記第1の電極から離れた地点から、前記第2の半導体層に接続するように延伸して設けられていることを特徴とする請求項1記載の電力用半導体装置。前記第3の半導体層は、前記複数のガードリング層のコーナー部よりも、前記第1の半導体層の前記第2の表面側に延伸していることを特徴とする請求項9記載の電力用半導体装置。前記第3の半導体層は、前記複数のガードリング層の前記コーナー部により複数に分割されていることを特徴とする請求項9記載の電力用半導体装置。前記第1の半導体層の前記第1の表面において、前記複数のガードリング層のなかで前記第1の電極から最も離れた前記ガードリング層の辺部よりもさらに前記第1の電極から離れた地点から、前記第2の半導体層に接続するように延伸する、第1導電形の第4の半導体層がさらに設けられ、前記第4の半導体層の第1導電形不純物の不純濃度は、前記第3の半導体層の第1導電形不純物の前記不純物濃度よりも低く、前記第1の半導体層の第1導電形不純物の前記不純物濃度よりも高いことを特徴とする請求項9記載の電力用半導体装置。前記第3の半導体層及び前記第4の半導体層は、前記複数のガードリング層よりも前記第1の半導体層の前記第2の表面側に延伸していることを特徴とする請求項12記載の電力用半導体装置。前記第3の半導体層は、前記複数のガードリング層の前記コーナー部により複数に分割され、前記第4の半導体層は、前記複数のガードリング層の前記辺部により複数に分割されていることを特徴とする請求項12記載の電力用半導体装置。前記第1の電極と前記第2の電極との間に電流が流れることを特徴とする請求項1~14のいずれか1つに記載の電力用半導体装置。前記第2の半導体層をアノード層とし、前記第1の半導体層をカソード層とする、ダイオードを有することを特徴とする請求項15記載の電力用半導体装置。前記第2の半導体層に選択的に形成され前記第1の電極に電気的に接続された第1導電形の第5の半導体層と、前記第1の半導体層と前記第3の半導体層との間の前記第2の半導体層上に、ゲート絶縁膜を介して設けられたゲート電極と、をさらに備え、前記第1の電極と、前記第2の電極と、前記ゲート電極と、により構成されるMOSFETを有することを特徴とする請求項15記載の電力用半導体装置。前記第2の電極と前記第1の半導体層との間に、第2導電形の半導体層をさらに備え、前記MOSFETは、IGBTとして機能することを特徴とする請求項17記載の電力用半導体装置。半導体チップの終端領域のアバランシェ耐量が高い電力用半導体装置を提供する。本発明の実施形態の電力用半導体装置は、第1導電形の第1の半導体層、第1の電極、第2の電極、第2導電形の第2の半導体層、第2導電形の複数のガードリング層、複数のフィールドプレート電極、及び第1導電形の第3の半導体層を備える。第1の半導体層は、第1の表面と、第1の表面とは反対側の第2の表面と、を有する。第1の電極は、第1の半導体層の第1の表面に設けられる。第2の電極は、第1の半導体層の第2の表面に設けられる。第2の半導体層は、第1の半導体層と第1の電極との間に設けられ、第1の電極と電気的に接続される。複数のガードリング層は、第1の半導体層の第1の表面に、第2の半導体層とは離間し第1の電極を取り囲むように設けられ、環状構造を有する。複数のフィールドプレート電極は、それぞれ互いに離間し、複数のガードリング層の各層の上に沿って環状に設けられ、複数のガードリング層の各層と電気的に接続される。複数の環状構造のガードリング層の各層は、矩形の4つの辺に相当する4つの辺部と矩形の4つの角に相当する円弧状の4つのコーナー部とを有する。第3の半導体層は、複数のガードリング層のうちの第1のガードリング層のコーナー部と、第1のガードリング層のコーナー部に第1の電極側で離間して隣り合う第2のガードリング層のコーナー部と、の間であって、第1の半導体層の第1の表面に設けられ、第1の半導体層の第1導電形不純物の不純物濃度よりも高い第1導電形不純物の不純物濃度を有する。以下、本発明の実施形態について図を参照しながら説明する。実施例中の説明で使用する図は、説明を容易にするための模式的なものであり、図中の各要素の形状、寸法、大小関係などは、実際の実施においては必ずしも図に示されたとおりとは限らず、本発明の効果が得られる範囲内で適宜変更可能である。第1導電形をn形で、第2導電形をp形で説明するが、それぞれこの逆の導電形とすることも可能である。半導体としては、シリコンを一例に説明するが、炭化シリコンSiCや窒化ガリウムGaNなどの化合物半導体にも適用可能である。絶縁膜としては、酸化シリコンを一例に説明するが、窒化シリコンSiN、酸窒化シリコンSiNO、アルミナAl2O3などの他の絶縁体を用いることも可能である。n形の導電形をn、n、n-で表記した場合は、この順にn形不純物濃度が低いものとする。p形においても同様に、p、p、p-の順にp形不純物濃度が低いものとする。第1の実施形態図1及び図2を用いて、第1の実施形態に係る電力用半導体装置について説明する。図1は、第1の実施形態に係る電力用半導体装置100の要部である半導体チップを模式的に示した平面図である。図2は、図1のB-B線における断面図上段図、同C-C線における断面図中断図、及び両断面における電界強度プロファイル下段図である。電界強度プロファイルは、各断面において、破線で示したガードリング層3B、3Cの底部における深さにおいて、図中水平方向に沿った電界強度の変化を示す。図1の平面図に示したように、本実施形態に係る電力用半導体装置100は、半導体素子が形成され積層方向縦方向に電流が流れる素子領域と、素子領域を水平面内で取り囲む終端領域とを有する半導体チップにより構成される。半導体チップは矩形であり、4つの辺部と、辺部と辺部とをつなぐ4つのコーナー部を有する。図2の上段の図は、半導体チップの辺部のB-B線における断面を示す。図2の中段の図は、半導体チップのコーナー部のC-C線における断面を示す。図2の下段の図は、上述したとおり、これら両断面図における電界強度のプロファイルを示す。本実施形態に係る電力用半導体装置100は、一例として素子領域にMOSFETの半導体素子が形成された半導体チップを例に説明される。なお、これに限定されることなく、以後の実施形態を含め発明の実施形態は、素子領域がダイオード、又はIGBTなどの他の電力用半導体素子が形成される場合にも適用可能である。本実施形態に係る電力用半導体装置100は、n形ベース層1第1導電形の第1の半導体層、p形ベース層2第2導電形の第2の半導体層、p形ガードリング層3第2導電形のガードリング層、コーナー部のn形半導体層4C、層間絶縁膜5、ソース電極6第1の電極、フィールドプレート電極7、パッシベーション膜8、ドレイン電極9第2の電極、及び図示しないゲート電極を備える。n形ベース層1、p形ベース層2、p形ガードリング層3、及びコーナー部n形半導体層4Cは、一例として、シリコンからなる半導体層である。以後の他の半導体層に関しても同様である。n形ベース層1は、第1の表面と、これとは反対側に第2の表面を有する。p形ベース層2は、n形ベース層1の第1の表面に選択的に形成される。本実施形態では、MOSFETを例に説明するので、p形ベース層は、複数形成される。n形ベース層1の第1の表面でp形ベース2が形成される領域は、後述するように積層方向縦方向に電流が流れる素子領域となる。複数のp形ベース層2のうち、最もチップの外周端側のp形ベース層2に、素子領域と終端領域の境界が存在する。終端領域は、n形ベース層1の第1の表面において、素子領域の外側を占める。すなわち、終端領域は、n形ベース層1に平行な水平面内において、素子領域を取り囲む。終端領域は、後述するように、MOSFETがオン状態の時の動作電流は流れず、オフ状態の時に、最もチップの外周端側のp形ベース層2の外周端からチップの外周端に向かって空乏層が広がる領域である。p形ガードリング層3は、n形ベース層1の第1の表面において、最もチップの外周端側のp形ベース層2の外周端からチップの外周端の間の領域すなわち終端領域に、設けられる。p形ガードリング層3は、p形ベース層2全体を取り囲む環状構造である。p形ガードリング層3は、図1に示したように、平面図において矩形の環状構造を有し、4つの辺部3Bと、4つのコーナー部3Cを有する。p形ガードリング層3の辺部3Bは、チップ外周端に沿って直線状にn形ベース層1の第1の表面を延伸する。p形ガードリング層のコーナー部3Cは、n形ベース層1の第1の表面において円弧状の構造を有し、チップの4隅において直交する2つの辺部3Cのそれぞれの一端を接続する。このような形状のp形ガードリング層3が、3つ設けられ、これらは互いに離間している。また、最もp形ベース層2側のp形ガードリング層3は、最もチップの外周端側のp形ベース層2の外周端と離間する。p形ガードリング層3のp形不純物の不純物濃度は、p形ベース層2のp形不純物の不純物濃度よりも高い。コーナー部のn形半導体層4Cは、複数本実施形態の場合は3つのp形ガードリング層3のうちの、ソース電極6又はp形ベース層2からチップの外終端に向かって最も離れた最も外側のp形ガードリング層3第1のガードリング層のコーナー部3Cと、このp形ガードリング層3のコーナー部3Cにソース電極6側で離間して隣り合うガードリング層3第2のガードリング層のコーナー部3Cと、の間であって、n形ベース層1の第1の表面に設けられる。このコーナー部のn形半導体層4Cは、n形ベース層1のn形不純物の不純物濃度よりも高いn形不純物の不純物濃度を有する。層間絶縁膜5が、n形ベース層1の第1の表面上、複数のp形ベース層2上、及びp形ガードリング層3上を、覆うように設けられる。層間絶縁膜5は、絶縁体であり、例えば酸化シリコンであるが、窒化シリコン、酸窒化シリコンなどの他の絶縁体とすることも可能である。ソース電極6が、複数のp形ベース層2上にそれぞれ設けられた層間絶縁膜5の開口を介して、複数のp形ベース層上に電気的に接続するように設けられる。複数のフィールドプレート電極7のそれぞれは、複数のp形ガードリング層3の各層の上に沿って環状に設けられ、複数のp形ガードリング層3のそれぞれの層の上に設けられた層間絶縁膜5の開口部を介して、それぞれのp形ガードリング層3と電気的に接続される。複数のフィールドプレート電極7のそれぞれは、互いに離間し絶縁される。ドレイン電極9は、n形ベース層1の第2の表面上に電気的に接続するように設けられる。ソース電極6、フィールドプレート電極7、及びドレイン電極9は、例えば、銅又はアルミニウムなどの金属とすることができるが、他の金属とすることも可能である。パッシベーション膜8は、素子領域の終端領域と隣接する部分から終端領域全体において、ソース電極6、フィールドプレート電極7、及び層間絶縁膜5を覆うように設けられる。パッシベーション膜8は、ソース電極3上に開口を有し、この開口部を介して、ソース電極3は、チップ外のソース端子まで引き出される詳細は図示せず。パッシベーション膜8は、絶縁体であり、例えば、酸化シリコンが用いられるが、窒化シリコン、酸窒化シリコン、又は、ポリイミド等の絶縁体とすることも可能である。素子領域には、MOSFETである半導体素子が形成されている。図示しないn形のソース層が、複数のp形ベース層2のそれぞれに選択的に形成される。ゲート電極が、n形ソース層とn形ベース層1との間のp形ベース層2上にゲート絶縁膜を介して設けられる図示せず。MOSFETは、上記ゲート電極、ソース電極6、ドレイン電極9、n形ソース層、p形ベース層2、及びn形ベース層1を有する。このゲート電極によって、ソース電極6とドレイン電極9との間に流れる電流が制御される。本実施形態では、素子領域に形成される半導体素子がMOSFETの場合を例に説明するが、第1の電極と第2の電極との間に電流が流れる半導体素子であれば、素子領域にダイオード又はIGBTなどの他の半導体素子が形成されることも可能である。素子領域にダイオードが形成される場合は、p形ベース層2はアノード層として機能し、素子領域には、必ずしも複数のアノード層が形成される必要はない。また、n形ベース層1は、カソード層として機能する。ソース電極第1の電極6は、アノード電極であり、ドレイン電極第2の電極9は、カソード電極である。素子領域にIGBTが形成される場合は、上記MOSFETが形成される場合において、n形ベース層1とドレイン電極9との間に、さらにp形コレクタ層が設けられる。ドレイン電極9は、コレクタ電極であり、ソース電極6は、エミッタ電極である。次に本実施形態に係る電力用半導体装置100の動作上の特徴を説明する。素子領域がオン状態の時は、ドレイン電極9からソース電極6へ電流が流れる。すなわち素子領域に動作電流が流れる。素子領域がオフ状態の時は、p形ベース層2とn形ソース層1との接合部は、ソース電極6及びドレイン電極9を介して逆バイアスが印加された状態である。このとき、空乏層が、最もチップの外周端側のp形ベース層2の外周端図2中のp形ベース層の左側端部から、チップの外周端に向かってn形ベース層1の第1の表面に沿って広がる。図2の下段の図は、ソース電極6とドレイン電極9との間に逆バイアスの電圧が印加されて、p形ガードリング層3のうち、空乏層が第1の電極から最も離れたp形ガードリング層3よりもさらにチップの外周端側へ広がっているときの電界強度のプロファイルを示す。同図中には、p形ガードリング層3の辺部3Bの断面B-B線の断面における電界強度のプロファイルと、p形ガードリング層3のコーナー部3Cの断面C-C線の断面における電界強度のプロファイルが示される。それぞれの電界強度のプロファイルは、図中に示した破線に沿った、すなわち、複数のp形ガードリング層3においてn形ベース層の第2の表面側の先端の位置複数のp形ガードリング層3の底部における水平方向に沿ったプロファイルである。図2に示したとおり、各p形ガードリング層3の外周端部において、電界強度は極大値をとる。p形ガードリング層3の辺部3Bの断面では、最もソース電極から離れたp形ガードリング層3の辺部3Bで、他のp形ガードリング層3の辺部3Bよりも電界強度の極大値が大きい。本実施形態では、最もソース電極から離れたp形ガードリング層3の辺部3Bにおける電界強度の極大値が、他のp形ガードリング層3の辺部3Bにおける電界強度の極大値よりも大きくなるように設計されている。例えば、各p形ガードリング層3の間隔を長くとるほど、チップの外側のp形ガードリング層3における電界強度が内側のp形ガードリング層における電界強度よりも小さくなっていく。終端領域の耐圧をどのように設計するかによって、どのp形ガードリング層3で電界強度の極大値が最大になるかが決まる。本実施形態では、最もソース電極から離れた最も外側のp形ガードリング層3の辺部3Bにおいて電界強度の極大値が最大になっているが、これはあくまでも一例である。なお、p形ガードリング層3の辺部3Bにおいて電界強度の極大値が最大になっているp形ガードリング層3を、第1のガードリング層と称することとする。この第1のガードリング層とソース電極6側で隣り合うp形ガードリング層を、第2のガードリング層と称することとする。これに対して、p形ガードリング層3のコーナー部3Cの断面においては、最も外側のp形ガードリング層3のコーナー部3Cにおける電界強度の極大値は、p形ガードリング層3の辺部3Bにおける断面に比べて小さい。p形ガードリング層3のコーナー部3Cにおけるp形ガードリング層3の間隔は、p形ガードリング層3の辺部3Bにおけるその間隔と同じになるように、複数のp形ガードリング層3が設けられている。従って、最も外側のp形ガードリング層3のコーナー部3Cにおける電界強度の極大値が小さくなる理由は、以下の通りである。最もソース電極6から離れたp形ガードリング層3第1のガードリング層のコーナー部3Cと、このp形ガードリング層3のコーナー部3Cにソース電極6側で離間して隣り合うp形ガードリング層3第2のガードリング層のコーナー部3Cとの間の、n形半導体層1の第1の表面に、コーナー部のn形半導体層4Cが設けられている。p形ベース層2とn形ベース層1との間に逆バイアスが印加されると、空乏層がp形ベース層2から、最もp形ベース層2側のp形ガードリング層3のコーナー部3Cへ到達し、その後、次々と外側に隣り合うp形ガードリング層3のコーナー部3Cへ到達し、最もソース電極6から離れたp形ガードリング層3第1のガードリング層のコーナー部3Cへと到達するように伸びていく。空乏層が、第2のガードリング層3のコーナー部3Cから、第1のガードリング層3のコーナー部3Cに伸びるとき、その間に、コーナー部のn形半導体層4Cがあることにより、無い場合に比べて、空乏層の伸びが抑制される。このため、第1のガードリング層3のコーナー部3Cにおける電界強度の極大値が、第1のガードリング層3の辺部3Bにおける電界強度の極大値よりも小さくなる。以上説明したように、最もソース電極6から離れたp形ガードリング層3第1のガードリング層では、コーナー部3Cよりも辺部3Bにおいて電界強度の極大値が最も大きい。このため、p形ベース層2とn形ベース層1との接合部に逆バイアスが印加されたときに、最もソース電極6から離れたp形ガードリング層3第1のガードリング層の辺部3Bでアバランシェ降伏が発生する。これは、電界強度の極大値が最大のp形ガードリング層でアバランシェ降伏が発生するからである。半導体チップのコーナー部では、半導体チップの外周端側から内側のソース電極又はp形ベース層に向かって電流が流れる断面積が狭くなっていく。このため、半導体チップのコーナー部でアバランシェ降伏が発生すると、電流集中を引き起こし破壊にいたる。これに対して、半導体チップの辺部では、半導体チップの外周端側から内側のソース電極又はp形ベース層に向かって電流が流れる断面積が一様均一である。このため、半導体チップの辺部でアバランシェ降伏が発生しても、電流集中による破壊が抑制される。本実施形態に係る電力用半導体装置100では、最もソース電極6から離れたp形ガードリング層3第1のガードリング層のコーナー部3Cと、このp形ガードリング層3のコーナー部3Cにソース電極6側で離間して隣り合うp形ガードリング層3第2のガードリング層のコーナー部3Cとの間の、n形半導体層1の第1の表面に、コーナー部のn形半導体層4Cが設けられている。これによって、アバランシェ降伏が半導体チップのコーナー部よりも辺部において発生しやすくなるため、アバランシェ耐量が向上する。本実施形態に係る電力用半導体装置100では、コーナー部のn形半導体層4Cは、最もソース電極6から離れたp形ガードリング層3第1のガードリング層のコーナー部3Cと、このp形ガードリング層3のコーナー部3Cにソース電極側で離間して隣り合うp形ガードリング層3第2のガードリング層のコーナー部3Cとの間の、n形半導体層1の第1の表面に設けられている。このようにすることによって、電界強度の極大値が最大となる位置が、最もソース電極6から離れたp形ガードリング層3の辺部3Bであり、これと同じガードリング層3のコーナー部3Cでは、上記コーナー部のn形半導体層4Cの存在により電界強度の極大値が上記辺部3Bより低下している。これにより、半導体チップのコーナー部よりも辺部でアバランシェ降伏が発生しやすくしている。なお、終端領域の耐圧の設計によっては、本実施形態とは違って、電界強度の極大値が最大値を有するp形ガードリング層3第1のガードリング層が、最もソース電極6から離れたp形ガードリング層ではない場合もある。この場合は、コーナー部のn形半導体層4Cは、電界強度の極大値が最大値を有するp形ガードリング層3第1のガードリング層のコーナー部3Cと、このp形ガードリング層3第1のガードリング層のコーナー部3Cにソース電極6側で離間して隣り合うp形ガードリング層第2のガードリング層のコーナー部3Cとの間の、n形半導体層1の第1の表面に設けられていればよい。第1のガードリング層とは、上述したとおり、複数のp形ガードリング層のなかで、電界強度の極大値が最大値を有するp形ガードリング層3である。第2のガードリング層とは、第1のガードリング層とソース電極6側p形ベース層2側で離間して隣り合うp形ガードリング層である。また、本実施形態に係る電力用半導体装置100では、コーナー部のn形半導体層4Cは、p形ガードリング層3のコーナー部3Cよりも、n形ベース層1の第2の表面側に延伸している例で説明したが、p形ガードリング層3のコーナー部3Cよりも、n形ベース層1の第2の表面側に延伸していなくてもよい。前者の方が、半導体チップのコーナー部における空乏層の伸びが少し抑制される点で利点がある。また、本実施形態に係る電力用半導体装置100では、コーナー部のn形半導体層4Cは、隣り合うp形ガードリング層3のコーナー部3Cとは、n形ベース層1を介して離間している。しかしながら、これらのp形ガードリング層3のコーナー部3Cと隣接していてもよい。ただし、n形半導体層4Cが、これらのp形ガードリング層3のコーナー部3Cと隣接している方が、p形とn形の不純物の補償が発生するので、空乏層の伸びを抑制する効果が少し低減する不利益が生じる。第2の実施形態第2の実施形態に係る電力用半導体装置について図3を用いて説明する。図3は、本実施形態に係る電力用半導体装置200の図2に相当するB-B線における断面図上段図、同C-C線における断面図中断図、及び両断面における電界強度プロファイル下段図である。なお、第1の実施形態で説明した構成と同じ構成の部分には同じ参照番号または記号を用いその説明は省略する。第1の実施形態との相異点について主に説明する。図3に示したとおり、本発明の実施形態に係る電力用半導体装置200は、最もソース電極6から離れたp形ガードリング層3第1のガードリング層の辺部3Bと、このp形ガードリング層3の辺部3Bにソース電極6側で離間して隣り合うp形ガードリング層3第2のガードリング層の辺部3Bとの間の、n形半導体層1の第1の表面に、辺部のn形半導体層4B第1導電形の第4の半導体層をさらに備える。辺部のn形半導体層4Bのn形不純物の不純物濃度は、n形ベース層1のn形不純物の不純物濃度よりも高く、コーナー部のn形半導体層4Cのn形不純物の不純物濃度よりも低い。上記の点で、本実施形態に係る電力用半導体装置200は、第1の実施形態に係る電力用半導体装置と相異する。上記以外に両実施形態間に相異点はない。本実施形態に係る電力用半導体装置200においては、上述のように、半導体チップのコーナー部と同様に辺部においても、最もソース電極6から離れたp形ガードリング層3第1のガードリング層の辺部3Bと、このp形ガードリング層3の辺部3Bにソース電極6側で離間して隣り合うp形ガードリング層3第2のガードリング層の辺部3Bとの間の、n形半導体層1の第1の表面に、辺部のn形半導体層4B第1導電形の第4の半導体層を備える。この結果、第1の実施形態に係る電力用半導体装置100と比べて、本実施形態に係る電力用半導体装置200は、最もソース電極6から離れたp形ガードリング層3の辺部3Bにおける電界強度の極大値が小さくなる。しかしながら、辺部のn形半導体層4Bのn形不純物の不純物濃度は、コーナー部のn形半導体層4Cのn形の不純物の不純物濃度より低い。このため、辺部のn形半導体層4Bは、コーナー部のn形半導体層4Cと比べて、空乏層がp形ベース層2から半導体チップの外周端に向かって伸びることを抑制しない。本実施形態に係る電力用半導体装置200においても、最もソース電極6から離れたp形ガードリング層3第1のガードリング層のコーナー部3Cにおける電界強度の極大値は、最もソース電極6から離れたp形ガードリング層3第1のガードリング層の辺部3Bにおける電界強度の極大値よりも小さい。半導体チップの辺部の方が、コーナー部よりもアバランシェ降伏が発生しやすい。以上より、本実施形態の実施形態に係る電力用半導体装置200においても、第1の実施形態に係る電力用半導体装置100と同様に、最もソース電極6から離れたp形ガードリング層3第1のガードリング層のコーナー部3Cと、このp形ガードリング層3のコーナー部3Cにソース電極6側で離間して隣り合うp形ガードリング層3第2のガードリング層のコーナー部3Cとの間の、n形半導体層1の第1の表面に、コーナー部のn形半導体層4Cが設けられている。これによって、アバランシェ降伏が半導体チップのコーナー部よりも辺部において発生しやすくなるため、アバランシェ耐量が向上する。第3の実施形態第3の実施形態に係る電力用半導体装置について図4を用いて説明する。図4は、本実施形態に係る電力用半導体装置300の図2に相当するB-B線における断面図上段図、同C-C線における断面図中断図、及び両断面における電界強度プロファイル下段図である。なお、第1の実施形態で説明した構成と同じ構成の部分には同じ参照番号または記号を用いその説明は省略する。第1の実施形態との相異点について主に説明する。図4に示したとおり、本発明の実施形態に係る電力用半導体装置300は、第2の実施形態に係る電力用半導体装置200と同様に、半導体チップのコーナー部と同様に辺部においても、最もソース電極6から離れたp形ガードリング層3第1のガードリング層の辺部3Bと、このp形ガードリング層3の辺部3Bにソース電極6側で離間して隣り合うp形ガードリング層3第2のガードリング層の辺部3Bとの間の、n形半導体層1の第1の表面に、辺部のn形半導体層4D第1導電形の第4の半導体層を備える。ただし、本実施形態に係る電力用半導体装置300の辺部のn形半導体層4Dのn形不純物の不純物濃度は、コーナー部のn形半導体層4Cのn形不純物の不純物濃度と同じ不純物濃度である。さらに、第1のガードリング層3の辺部3Bから第2のガードリング層3の辺部3Bに向かう方向における、本実施形態に係る電力用半導体装置300の辺部のn形半導体層4Dの幅は、第1のガードリング層3のコーナー部3Cから第2のガードリング層3Cのコーナー部3Cに向かう方向における、コーナー部のn形半導体層4Cの幅よりも狭い。以上より、本実施形態に係る電力用半導体装置300の辺部のn形半導体4Dのn形不純物の不純物量は、コーナー部のn形半導体層4Cのn形不純物の不純物量よりも少ない。このため、辺部のn形半導体層4Dは、コーナー部のn形半導体層4Cと比べて、空乏層がp形ソース層2から半導体チップの外周端に向かって伸びることを抑制しない。本実施形態に係る電力用半導体装置300においても、最もソース電極6から離れたp形ガードリング層3第1のガードリング層のコーナー部3Cにおける電界強度の極大値は、最もソース電極6から離れたp形ガードリング層3第1のガードリング層の辺部3Bにおける電界強度の極大値よりも小さい。半導体チップの辺部の方が、コーナー部よりもアバランシェ降伏が発生しやすい。なお、第2の実施形態及び本実施形態に示したように、コーナー部及び辺部のn形半導体層のn形不純物の不純物濃度というよりも、n形不純物の不純物量が、空乏層がp形ソース層2から半導体チップの外周端に向かって伸びることを抑制すると考えられる。第4の実施形態第4の実施形態に係る電力用半導体装置について図5を用いて説明する。図5は、本実施形態に係る電力用半導体装置400の図2に相当するB-B線における断面図上段図、同C-C線における断面図中断図、及び両断面における電界強度プロファイル下段図である。なお、第1の実施形態で説明した構成と同じ構成の部分には同じ参照番号または記号を用いその説明は省略する。第1の実施形態との相異点について主に説明する。本実施形態に係る電力用半導体装置400では、第1の実施形態に係る電力用半導体装置100と同様に、最もソース電極6から離れたp形ガードリング層3第1のガードリング層のコーナー部3Cと、このp形ガードリング層3のコーナー部3Cにソース電極6側で離間して隣り合うp形ガードリング層3第2のガードリング層のコーナー部3Cとの間の、n形半導体層1の第1の表面に、コーナー部のn形半導体層14Cが設けられている。コーナー部のn形半導体層14Cは、第1のガードリング層のコーナー部3Cと第2のガードリング層のコーナー部3Cとの間に設けられているだけではない。コーナー部のn形半導体層14Cは、n形ベース層1の第1の表面において、複数のp形ガードリング層3のなかでソース電極6から最も離れたp形ガードリング層3のコーナー部よりもさらにソース電極から離れた地点から、p形ベース層2に接続するように延伸して設けられる。n形半導体層14Cは、複数のp形ベース層2の底部よりもn形ベース層の第2の表面側に向かって延伸している。上記以外は、本実施形態に係る電力用半導体装置400は、第1の実施形態に係る電力用半導体装置100と同じ構造である。本実施形態に係る電力用半導体装置400では、第1の実施形態に係る電力用半導体装置100と同様に、最もソース電極6から離れたp形ガードリング層3第1のガードリング層のコーナー部3Cと、このp形ガードリング層3のコーナー部3Cにソース電極6側で離間して隣り合うp形ガードリング層3第2のガードリング層のコーナー部3Cとの間の、n形半導体層1の第1の表面に、コーナー部のn形半導体層14Cが設けられている。これにより、第1の実施形態に係る電力用半導体装置と同様に、本実施形態に係る電力用半導体装置400は、最もソース電極6から離れたp形ガードリング層3第1のガードリング層において、p形ガードリング層3のコーナー部3Cの電界強度の極大値は、辺部3Bの電界強度の極大値より小さくなる。これにより、半導体チップのコーナー部よりも辺部でアバランシェ降伏が発生しやすくしている。しかしながら、コーナー部のn形半導体層14Cは、さらに上記第2のガードリング層からp形ベース層2にかけてn形ベース層1の第1の表面に設けられている。複数のp形ベース層2のうちの最も終端領域側にあるp形ベース層2の外周端とコーナー部のn形半導体層14Cの接合部において、電界強度の極大値が第1の実施形態に係る電力用半導体装置100と比べて上昇する。このp形ベース層2の外周端とコーナー部のn形半導体層14Cの接合部の電界強度の極大値があまり大きくなりすぎると、半導体チップのコーナー部で辺部よりも先にアバランシェ降伏が発生してしまうので、この点を留意して設計する必要がある。第5の実施形態第5の実施形態に係る電力用半導体装置について図6を用いて説明する。図6は、本実施形態に係る電力用半導体装置500の図2に相当するB-B線における断面図上段図、同C-C線における断面図中断図、及び両断面における電界強度プロファイル下段図である。なお、第4の実施形態で説明した構成と同じ構成の部分には同じ参照番号または記号を用いその説明は省略する。第4の実施形態との相異点について主に説明する。図6に示したとおり、本実施形態に係る電力用半導体装置500は、第4の実施形態に係る電力用半導体装置400のn形ベース層1の第1の表面において、さらに、ソース電極6から最も離れたガードリング層3の辺部3Bよりもさらにソース電極6から離れた地点から、p形ベース層2に接続するように延伸する、辺部のn形半導体層14Bを備える。辺部のn形半導体層14Bのn形不純物の不純物濃度は、コーナー部のn形半導体層14Cのn形不純物の不純物濃度よりも低く、n形ベース層1のn形不純物の不純物の不純物濃度よりも高い。辺部のn形半導体層14Bは、複数のp形ガードリング層の底部よりもn形ベース層1の第2の表面側に延伸する。本実施形態に係る電力用半導体装置200においては、上述のように、半導体チップのコーナー部と同様に辺部においても、ソース電極6から最も離れたp形ガードリング層3第1のガードリング層の辺部3Bよりもさらにソース電極6から離れた地点から、p形ベース層2に接続するように延伸する、辺部のn形半導体層14Bを備える。この結果、第4の実施形態に係る電力用半導体装置400と比べて、本実施形態に係る電力用半導体装置500は、最もソース電極6から離れたp形ガードリング層3の辺部3Bにおける電界強度の極大値が小さくなる。しかしながら、辺部のn形半導体層14Bのn形不純物の不純物濃度は、コーナー部のn形半導体層14Cのn形の不純物の不純物濃度より低い。このため、辺部のn形半導体層14Bは、コーナー部のn形半導体層14Cと比べて、空乏層がp形ベース層2から半導体チップの外周端に向かって伸びることを抑制しない。本実施形態に係る電力用半導体装置500においても、最もソース電極6から離れたp形ガードリング層3第1のガードリング層のコーナー部3Cにおける電界強度の極大値は、最もソース電極6から離れたp形ガードリング層3第1のガードリング層の辺部3Bにおける電界強度の極大値よりも小さい。半導体チップの辺部の方が、コーナー部よりもアバランシェ降伏が発生しやすい。しかしながら、辺部のn形半導体層14Bは、さらに上記第2のガードリング層からp形ベース層2にかけてn形ベース層1の第1の表面に設けられている。複数のp形ベース層2のうちの最も終端領域側にあるp形ベース層2の外周端と辺部のn形半導体層14Bの接合部において、電界強度の極大値が第4の実施形態に係る電力用半導体装置400と比べて上昇するが、コーナー部と比べて電力用半導体装置400に大きな影響を与えない。第6の実施形態第6の実施形態に係る電力用半導体装置について図7を用いて説明する。図7は、本実施形態に係る電力用半導体装置600の図2に相当するB-B線における断面図上段図、同C-C線における断面図中断図、及び両断面における電界強度プロファイル下段図である。なお、第4の実施形態で説明した構成と同じ構成の部分には同じ参照番号または記号を用いその説明は省略する。第4の実施形態との相異点について主に説明する。図7に示したとおり、本実施形態に係る電力用半導体装置600は、第4の実施形態に係る電力用半導体装置400において、コーナー部のn形半導体層14Cを積層方向に薄くしたコーナー部のn形半導体層15Cを備える。すなわち、本実施形態に係るコーナー部のn形半導体層15Cは、p形ガードリング層3のコーナー部3Cよりもn形ベース層1の第2の表面側に延伸していない。コーナー部のn形半導体層15Cは、複数のp形ガードリング層3のコーナー部3Cにより複数に分割されている。上記点以外は、本実施形態に係る電力用半導体装置600は、第4の実施形態に係る電力用半導体装置400と同様の構造を有する。本実施形態に係る電力用半導体装置600は、第4の実施形態に係る電力用半導体装置400と同様の本発明の効果を有する。第7の実施形態第7の実施形態に係る電力用半導体装置について図8を用いて説明する。図8は、本実施形態に係る電力用半導体装置700の図2に相当するB-B線における断面図上段図、同C-C線における断面図中断図、及び両断面における電界強度プロファイル下段図である。なお、第5の実施形態で説明した構成と同じ構成の部分には同じ参照番号または記号を用いその説明は省略する。第5の実施形態との相異点について主に説明する。図8に示したとおり、本実施形態に係る電力用半導体装置700は、第5の実施形態に係る電力用半導体装置500において、コーナー部のn形半導体層14C及び辺部のn形半導体層14Bを積層方向にそれぞれ薄くした、コーナー部のn形半導体層15C及び辺部のn形半導体層15Bを備える。すなわち、本実施形態に係るコーナー部のn形半導体層15Cは、p形ガードリング層3のコーナー部3Cよりもn形ベース層1の第2の表面側に延伸していない。本実施形態に係る辺部のn形半導体層15Bは、p形ガードリング層3の辺部3Bよりもn形ベース層1の第2の表面側に延伸していない。コーナー部のn形半導体層15Cは、複数のp形ガードリング層3のコーナー部3Cにより複数に分割されている。辺部のn形半導体層15Bは、複数のp形ガードリング層3の辺部3Bにより複数に分割されている。上記点以外は、本実施形態に係る電力用半導体装置700は、第5の実施形態に係る電力用半導体装置500と同様の構造を有する。本実施形態に係る電力用半導体装置700は、第5の実施形態に係る電力用半導体装置500と同様の本発明の効果を有する。本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。