絶縁表面上に、六方晶の結晶構造を有する第1の材料膜を形成し、前記第1の材料膜上に接して六方晶の結晶構造を有する第2の材料膜を形成し、前記第2の材料膜は、前記第1の材料膜よりも膜厚が厚く、前記第2の材料膜は結晶性酸化物半導体膜であることを特徴とする半導体装置の作製方法。請求項1において、前記第1の材料膜は、ウルツ鉱型結晶構造、またはコランダム型結晶構造を有する材料膜であることを特徴とする半導体装置の作製方法。請求項1において、前記第1の材料膜は、窒化ガリウム、或いは窒化アルミニウムであることを特徴とする半導体装置の作製方法。請求項1において、前記第1の材料膜は、α-Al2O3、α-Ga2O3、In2O3、Ti2O3、V2O3、Cr2O3、或いはα-Fe2O3であることを特徴とする半導体装置の作製方法。請求項1乃至4のいずれか一において、前記第2の材料膜は亜鉛、インジウム、またはガリウムを含むことを特徴とする半導体装置の作製方法。絶縁表面上に六方晶の結晶構造を有する第1の材料膜と、前記第1の材料膜上に接して六方晶の結晶構造を有する第2の材料膜と、前記第2の材料膜上にゲート絶縁層と、前記ゲート絶縁層上にゲート電極層とを有し、前記第2の材料膜は、前記第1の材料膜よりも膜厚が厚く、前記第2の材料膜は結晶性酸化物半導体膜である半導体装置。絶縁表面上にゲート電極層と、前記ゲート電極層上にゲート絶縁層と、前記ゲート絶縁層上に六方晶の結晶構造を有する第1の材料膜と、前記第1の材料膜上に接して六方晶の結晶構造を有する第2の材料膜とを有し、前記第2の材料膜は、前記第1の材料膜よりも膜厚が厚く、前記第2の材料膜は結晶性酸化物半導体膜である半導体装置。請求項6または請求項7において、前記第1の材料膜は、窒化ガリウム、或いは窒化アルミニウムであることを特徴とする半導体装置。請求項6または請求項7において、前記第1の材料膜は、α-Al2O3、α-Ga2O3、In2O3、Ti2O3、V2O3、Cr2O3、或いはα-Fe2O3であることを特徴とする半導体装置。請求項6乃至9のいずれか一において、前記第2の材料膜は亜鉛、インジウム、またはガリウムを含むことを特徴とする半導体装置。酸化物半導体はデバイス作製工程において、電子供与体を形成する水素や水の混入などが生じると、その電気伝導度が変化する恐れがある。このような現象は、酸化物半導体を用いたトランジスタにとって電気的特性の変動要因となる。また、酸化物半導体を用いた半導体装置は、可視光や紫外光を照射することで電気的特性が変化する恐れがある。このような問題に鑑み、酸化物半導体膜を用いた半導体装置に安定した電気的特性を付与し、信頼性の高い半導体装置を作製することを課題の一とする。また、マザーガラスのような大きな基板を用いて、信頼性の高い半導体装置の大量生産を行うことのできる半導体装置の作製プロセスを提供することを課題の一とする。開示する発明の一態様は、絶縁表面上に第1の材料膜六方晶の結晶構造を有する膜を形成し、第1の材料膜を核として、六方晶の結晶構造を有する第2の材料膜結晶性酸化物半導体膜を形成し、第1の材料膜と第2の材料膜の積層を形成する半導体装置の作製方法である。なお、第1の材料膜と第2の材料膜は異なる材料から形成される。具体的には、第1の材料膜は、ウルツ鉱型結晶構造を有する材料膜例えば窒化ガリウム、或いは窒化アルミニウム、或いはコランダム型結晶構造を有する材料膜α-Al2O3、α-Ga2O3、In2O3、Ti2O3、V2O3、Cr2O3、或いはα-Fe2O3を用いることができる。また、良好な結晶構造を得るためにこれらの材料膜を積層させて用いてもよく、例えば、窒化アルミニウム膜上に窒化ガリウム膜を積層したものを用いてもよい。なお、ウルツ鉱型結晶構造とは陰イオンと陽イオンが1:1で結合してできるイオン結晶にみられる結晶構造の一つである。図6A及び図6Bは、ウルツ鉱型結晶構造を示す図であり、黒丸がガリウムまたはアルミニウム、白丸が酸素を示す。図6Aは、a-b面における、ウルツ鉱型結晶構造の模式図であり、図6Bは、c軸方向を縦方向とした、ウルツ鉱型結晶構造の模式図である。また、図7A及び図7Bは、コランダム型結晶構造示す図であり、黒丸がインジウム、ガリウム、チタン、バナジウム、クロム、鉄、またはアルミニウム、白丸が酸素を示す。図7Aは、a-b面における、コランダム型結晶構造の模式図であり、図7Bは、c軸方向を縦方向とした、コランダム型結晶構造の模式図である。第2の材料膜は、亜鉛、インジウム、またはガリウムを含む結晶性酸化物半導体膜である。例えば、四元系金属酸化物であるIn-Al-Ga-Zn-O系の材料、In-Sn-Ga-Zn-O系の材料、三元系金属酸化物であるIn-Ga-Zn-O系の材料、In-Al-Zn-O系の材料、In-Sn-Zn-O系の材料、Sn-Ga-Zn-O系の材料、Al-Ga-Zn-O系の材料、Sn-Al-Zn-O系の材料、二元系金属酸化物であるIn-Zn-O系の材料、In-Ga-O系の材料、Sn-Zn-O系の材料、Al-Zn-O系の材料などがある。また、In-Si-Ga-Zn-O系の材料や、In-Ga-B-Zn-O系の材料や、In-B-Zn-O系の材料を用いてもよい。また、上記の材料にSiO2を含ませてもよい。ここで、例えば、In-Ga-Zn-O系の材料とは、インジウムIn、ガリウムGa、亜鉛Znを有する酸化物、という意味であり、その組成比は特に問わない。また、InとGaとZn以外の元素を含んでいてもよい。第2の材料膜の形成は、スパッタリング法を用い、その成膜時における基板温度は200°C以上400°C以下とする。成膜時における基板温度を200°C以上400°C以下とすることにより、第1の材料膜の表面上に接して成膜する第2の材料膜に六方晶の結晶構造を持たせることができる。また、第2の材料膜を形成するスパッタリング法による成膜時において、被成膜面の温度は250°C以上好ましくは基板の熱処理上限温度以下とする。250°Cは、水、水素などの不純物の被成膜物中への混入を防ぎ、チャンバー内の気相へ不純物を放出する温度である。また、スパッタリング法による成膜時における被成膜面の温度の上限は、基板の熱処理上限温度、或いは成膜物の上限温度その温度を超えると大きく成膜中の成分が変化する温度とする。成膜時における基板温度を250°C以上とすることにより、第1の材料膜の表面上に接して成膜する第2の材料膜に六方晶の結晶構造を持たせることができる。また、第2の材料膜を形成するスパッタリング装置の処理室の圧力を0.4Pa以下とすることで、被成膜面及び被成膜物への、アルカリ金属、水素等の不純物の混入を低減することができる。なお、被成膜物に含まれる水素は、水素原子の他、水素分子、水、水酸基、または水素化物として含まれる場合もある。また、スパッタリング装置の処理室のリークレートを1×10-10Pam3/秒以下とすることで、スパッタリング法による成膜途中における結晶性酸化物半導体膜への、アルカリ金属、水素化物等の不純物の混入を低減することができる。リークレートを低くするには、外部リークのみならず内部リークを低減する必要がある。外部リークとは、微小な穴やシール不良などによって真空系の外から気体が流入することである。内部リークとは、真空系内のバルブなどの仕切りからの漏れや内部の部材からの放出ガスに起因する。リークレートを1×10-10Pam3/秒以下とするためには、外部リーク及び内部リークの両面から対策をとる必要がある。外部リークを減らすには、処理室の開閉部分はメタルガスケットでシールするとよい。メタルガスケットは、フッ化鉄、酸化アルミニウム、または酸化クロムによって被覆された金属材料を用いると好ましい。メタルガスケットはOリングと比べ密着性が高く、外部リークを低減できる。また、フッ化鉄、酸化アルミニウム、酸化クロムなどの不動態によって被覆された金属材料を用いることで、メタルガスケットから生じる水素を含む放出ガスが抑制され、内部リークも低減することができる。スパッタリング装置の処理室の内壁を構成する部材として、水素を含む放出ガスの少ないアルミニウム、クロム、チタン、ジルコニウム、ニッケルまたはバナジウムを用いる。また、前述の材料を鉄、クロム及びニッケルなどを含む合金材料に被覆して用いてもよい。鉄、クロム及びニッケルなどを含む合金材料は、剛性があり、熱に強く、また加工に適している。ここで、表面積を小さくするために部材の表面凹凸を研磨などによって低減しておくと、放出ガスを低減できる。あるいは、前述のスパッタリング装置の部材をフッ化鉄、酸化アルミニウム、酸化クロムなどの不動態で被覆してもよい。スパッタリング装置の処理室の内部に設ける部材は、極力金属材料のみで構成することが好ましく、例えば石英などで構成される覗き窓などを設置する場合も、放出ガスを抑制するために表面をフッ化鉄、酸化アルミニウム、酸化クロムなどの不動態で薄く被覆するとよい。さらに、スパッタガスをスパッタリング装置の処理室に導入する直前に、スパッタガスの精製機を設けることが好ましい。このとき、精製機から処理室までの配管の長さを5m以下、好ましくは1m以下とする。配管の長さを5m以下または1m以下とすることで、配管からの放出ガスの影響を長さに応じて低減できる。シリンダーからスパッタリング装置の処理室まで、スパッタガスを流すための配管にはフッ化鉄、酸化アルミニウム、酸化クロムなどの不動態で内部が被覆された金属配管を用いることが好ましい。前述の配管は、例えばSUS316L-EP配管と比べ、水素を含む放出ガスの量が少なく、成膜ガスへの不純物の混入を低減できる。また、配管の継手には、高性能超小型メタルガスケット継手UPG継手を用いるとよい。また、配管の材料を全て金属材料で構成することで、樹脂等を用いた場合と比べ、生じる放出ガス及び外部リークの影響を低減できるため好ましい。スパッタリング装置の処理室の排気は、ドライポンプなどの粗引きポンプと、スパッタイオンポンプ、ターボ分子ポンプ及びクライオポンプなどの高真空ポンプとを適宜組み合わせて行うとよい。ターボ分子ポンプは大きいサイズの分子の排気が優れる一方、水素や水の排気能力が低い。そこで、水の排気能力の高いクライオポンプ及び水素の排気能力の高いスパッタイオンポンプを組み合わせることが有効となる。スパッタリング装置の処理室の内側に存在する吸着物は、内壁に吸着しているために処理室の圧力に影響しないが、処理室を排気した際のガス放出の原因となる。そのため、リークレートと排気速度に相関はないが、排気能力の高いポンプを用いて、処理室に存在する吸着物をできる限り脱離し、予め排気しておくことが重要である。なお、吸着物の脱離を促すために、処理室をベーキングしてもよい。ベーキングすることで吸着物の脱離速度を10倍程度大きくすることができる。ベーキングは100°C以上450°C以下で行えばよい。このとき、不活性ガスを導入しながら吸着物の除去を行うと、排気するだけでは脱離しにくい水などの脱離速度をさらに大きくすることができる。また、ターゲットの純度を、99.99以上とすることで、結晶性酸化物半導体膜に混入するアルカリ金属、水素原子、水素分子、水、水酸基、または水素化物等を低減することができる。また、当該ターゲットを用いることで、結晶性酸化物半導体膜において、リチウム、ナトリウム、カリウム等のアルカリ金属の濃度を低減することができる。以上の成膜条件により、結晶性酸化物半導体膜を形成することで、成膜中に材料の精製が行われ、アルカリ金属の濃度が5×1016atoms/cm3以下、水素の濃度が1×1019atoms/cm3以下である、不純物を極めて低減した結晶性酸化物半導体膜を形成することができる。こうして得られる第1の材料膜と第2の材料膜の積層をトランジスタに用いることで、安定した電気的特性を有し、且つ、信頼性の高いトランジスタを実現できる。さらに、トランジスタのプロセスにおける最高の加熱温度を450°C以下とすることで、マザーガラスのような大きな基板を用いて、信頼性の高い半導体装置の大量生産を行うことができる。また、上記半導体装置の作製方法において、第1の材料膜、及び/又は第2の材料膜、及び/又はゲート絶縁層を作製する際に、処理室の排気は吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。上記吸着型の真空ポンプは、第1の材料膜、及び/又は第2の材料膜、及び/又はゲート絶縁層に含まれる水素、水、水酸基又は水素化物の量を低減するように作用する。また、水素、水、水酸基又は水素化物は、酸化物半導体膜の結晶化を阻害する要因の一つとなりえるため、成膜時、基板搬送時などにおいて、これらの不純物を十分に低減された雰囲気で作製工程を進めることが好ましい。また、上記作製方法で得られる半導体装置も発明の一態様であり、その発明の一態様は、絶縁表面上に六方晶の結晶構造を有する第1の材料膜と、第1の材料膜上に接する六方晶の結晶構造を有する第2の材料膜と、第2の材料膜上にゲート絶縁層と、ゲート絶縁層上にゲート電極層とを有し、第2の材料膜は、第1の材料膜よりも膜厚が厚く、第2の材料膜は結晶性酸化物半導体膜である半導体装置である。また、他の発明の一態様は、絶縁表面上にゲート電極層と、ゲート電極層上にゲート絶縁層と、ゲート絶縁層上に六方晶の結晶構造を有する第1の材料膜と、第1の材料膜上に接する六方晶の結晶構造を有する第2の材料膜とを有し、第2の材料膜は、第1の材料膜よりも膜厚が厚く、第2の材料膜は結晶性酸化物半導体膜である半導体装置である。a-b面において六角形の格子を有する結合を有し、a-b面に概略平行な基板平面に概略垂直なc軸を有している六方晶構造の結晶を有する結晶性酸化物半導体膜をチャネル領域に有するトランジスタを作製することで、トランジスタに光照射が行われ、またはバイアス-熱ストレスBT試験前後においてもトランジスタのしきい値電圧の変化量が低減でき、安定した電気的特性を有するトランジスタを作製することができる。結晶性酸化物半導体膜を有するトランジスタの信頼性が高い理由の一つを以下に説明する。結晶性酸化物半導体は、アモルファス酸化物半導体と比較して、金属と酸素の結合-M-O-M-、Oは酸素原子、Mは金属原子が秩序化している。すなわち、酸化物半導体がアモルファス構造の場合は、個々の金属原子によって配位数が異なることも有り得るが、結晶性酸化物半導体ではほぼ一定となる。そのことにより、微視的な酸素の欠損が減少し、後述するような空間における水素原子水素イオンを含むやアルカリ金属原子の脱着による電荷の移動や不安定性を減少させる効果がある。一方、アモルファス構造の場合は、個々の金属原子によって配位数が異なるため、金属原子や酸素原子の濃度が微視的に不均一となり、場所によっては原子の存在しない部分空間が存在することがある。そのような空間には、例えば、水素原子水素イオンを含むやアルカリ金属原子が捕獲され、場合によっては酸素と結合すると考えられる。また、そのような空間をつたって、それらの原子が移動することも起こりえる。このような原子の移動は酸化物半導体の特性の変動をもたらすこととなるので、これらの原子の存在は信頼性の面で大きな問題となる。特に、そのような原子の移動は高い電界や光エネルギーを印加することにより生ずるので、酸化物半導体をそのような条件で使用する場合には、特性が不安定となる。すなわち、アモルファス酸化物半導体の信頼性は結晶性酸化物半導体より劣ることとなる。以下に、実際に得られたトランジスタサンプル1、2の異なる信頼性の結果を用いて説明する。ただし、以下で説明し、実際に得たサンプル2は、成膜温度200°Cで第1の材料膜を成膜した後、窒素雰囲気下で450°C加熱を行い、成膜温度200°Cで第2の材料膜を成膜した後、ドライエアー雰囲気下で450°C加熱を行い、結晶性酸化物半導体膜を得たものである。サンプル2は、第1の材料膜と第2の材料膜が同じである結晶性酸化物半導体膜についてであるが、異なる場合であっても同様のことが言えることは言うまでもない。比較に用いたサンプル1は、単層の材料膜をRTAによって650°C加熱した後、ドライエアー雰囲気下で450°C加熱を行い、結晶性酸化物半導体膜を得たものである。信頼性を調べる検査方法として、光を照射しながらトランジスタのゲート電極とソース電極との間の電圧Vgを変化させたときの、トランジスタのドレイン電極とソース電極との間の電流Idを測定して得られるトランジスタのId-Vg曲線を測定する。なお、酸化物半導体膜を用いたトランジスタにおいて、光を照射しながら-BT試験を行う、即ちマイナスゲートストレスを印加するとトランジスタのしきい値が変化する劣化がある。この劣化を光負バイアス劣化とも呼ぶ。サンプル1、2について、光負バイアス劣化を図11に示す。図11において、サンプル2は、サンプル1よりもVthの変化量が小さい。次に、サンプル1のトランジスタL/W=3μm/50μmに600秒間の光波長400nm、照射強度3.5mW/cm2を照射した前後の光応答性を測定した結果を元に、光応答性のグラフ光電流時間依存性グラフを作成した結果を図12Aに示す。なお、Vdは0.1Vである。また、サンプル2のトランジスタL/W=3μm/50μmに600秒間の光波長400nm、照射強度3.5mW/cm2を照射した前後の光応答性を測定した結果を元に、光応答性のグラフ光電流時間依存性グラフを作成した結果を図12Bに示す。なお、Vdは0.1Vである。また、サンプル2と作製条件が同じトランジスタのW幅を大きくした条件L/W=30μm/10000μmや、サンプル2と作製条件が同じトランジスタのW幅を大きくした条件でさらにVdを大きくした条件Vd=15Vでも測定を行い、フィッティングを行って、それぞれの二種類の緩和時間τ1とτ2を表1に示す。なお、二種類の緩和時間τ1とτ2はトラップ密度に依存している値である。τ1とτ2を算出する方法を光応答欠陥評価法と呼ぶ。表1から、サンプル1に比べ、光負バイアス劣化が小さいサンプル2のいずれも光応答性が早いことがわかる。これらのことから、光負バイアス劣化が小さいほど光応答性も早いという関係を見いだすことができる。その理由の一つを説明する。もし深いドナー準位が存在し、ドナー準位に正孔がトラップされるならば、光負バイアス劣化においてはゲートに印加されたマイナスバイアスによって固定電荷となり、光応答においては電流値の緩和時間を大きくする可能性がある。結晶性酸化物半導体膜を用いたトランジスタで、光負バイアス劣化が小さく、光応答性も早いのは、上記の正孔をトラップするドナー準位の密度が小さくなっていることに起因していると予想される。図13に予想されるドナー準位の模式図を示す。また、ドナー準位の深さや密度の変化を調査する為、低温PLによって測定を行った。酸化物半導体膜の成膜時の基板温度が400°Cにおける場合と酸化物半導体膜の、成膜時の基板温度が200°Cの場合を図14に示す。図14によれば、酸化物半導体膜の成膜時の基板温度が400°Cである場合では約1.8eV付近のピーク強度が基板温度200°Cのそれと比較して大幅に減少していた。この測定結果は、ドナー準位の深さは変わらず、密度が大幅に減少していることを示唆している。また、酸化物半導体膜の成膜時の基板温度の条件を変えて、それぞれ比較し、単膜での評価を行った。サンプルAは、石英基板厚さ0.5mm上に50nmの膜厚の酸化物半導体膜を成膜したものである。なお、酸化物半導体膜の成膜条件は、酸化物半導体用ターゲットIn-Ga-Zn-O系酸化物半導体用ターゲットIn2O3:Ga2O3:ZnO=1:1:2[mol数比]を用いて、基板とターゲットの間との距離を170mm、基板温度200°C、圧力0.4Pa、直流DC電源0.5kW、アルゴン30sccm及び酸素15sccmの混合雰囲気下である。ESR電子スピン共鳴を室温300Kで測定し、マイクロ波周波数9.5GHzの吸収の起こる磁場の値H0から式g=hv/βH0を用いてg値というパラメータが得られる。なお、hはプランク定数であり、βはボーア磁子であり、どちらも定数である。サンプルAのg値を示すグラフを図15Aに示す。また、サンプルAと同じ条件で成膜を行った後、窒素雰囲気下、450°C、1時間加熱を行ったものを、サンプルBとする。サンプルBのg値を示すグラフを図15Bに示す。また、サンプルAと同じ条件で成膜を行った後、窒素と酸素の混合雰囲気下、450°C、1時間加熱を行ったものを、サンプルCとする。サンプルCのg値を示すグラフを図15Cに示す。サンプルBのg値のグラフにおいて、g=1.93のシグナルが確認でき、スピン密度は1.8×1018[spins/cm3]となっていた。一方、サンプルCのESRの結果では、g=1.93のシグナルが確認できなかったことから、g=1.93のシグナルは、酸化物半導体膜中のメタルのダングリングボンドに起因する。また、サンプルD、E、F、Gは、石英基板厚さ0.5mm上に膜厚100nmの酸化物半導体膜を成膜したものである。なお、酸化物半導体膜の成膜条件は、酸化物半導体用ターゲットIn-Ga-Zn-O系酸化物半導体用ターゲットIn2O3:Ga2O3:ZnO=1:1:2[mol数比]を用いて、基板とターゲットの間との距離を170mm、圧力0.4Pa、直流DC電源0.5kW、アルゴン30sccm及び酸素15sccmの混合雰囲気下である。また、サンプルD、E、F、Gは、それぞれ成膜時の基板温度が異なっており、サンプルDは室温、サンプルEは200°C、サンプルFは300°C、サンプルGは400°Cである。サンプルD、E、F、Gのg値のグラフを並べて図16に示した。成膜時の基板温度が400°CであるサンプルGでは、g=1.93のシグナルが確認でき、スピン密度は1.3×1018[spins/cm3]となっていた。そのスピン密度は、サンプルBで得られたg=1.93のシグナルのスピン密度と同程度である。これらの結果から、成膜時の基板温度が高くなると結晶性の向上が原因と考えられるg値の異方性の増大が確認された。また、g=1.93シグナルの起因となるダングリングボンドは膜厚依存性を持ち、IGZOのバルクに存在することが示唆される。サンプルBのESR測定を行った図17では、磁場を基板表面に対して垂直に印加した場合と基板表面に対して平行に印加した場合でのg値の違い異方性も表す。また、サンプルGと同じ条件で成膜を行った後、窒素雰囲気下、450°C、1時間の加熱を行ったサンプルHのESR測定を行った図18では、磁場を基板表面に対して垂直に印加した場合と基板表面に対して平行に印加した場合でのg値の違い異方性も表す。図17と図18を比較した結果、基板温度200°Cでは異方性によるg値の変化Δgが0.001以下であったのに対し、基板温度400°CではΔgが0.003と大きくなることがわかる。一般に、結晶性が良い軌道の向きがそろっているほど、異方性が大きくなるということが知られており、基板温度400°Cの膜は基板温度200°Cの膜に比べて、窒素雰囲気下、450°C、1時間の加熱で生じるメタルのダングリングボンドの向きがそろっている、すなわち結晶性が良いということが結論される。また、酸化物半導体膜の膜厚条件を変えてESR測定を行い、g=1.93シグナルの強度変化を図19及び図20に示す。図19及び図20の結果から、g=1.93シグナルの強度は酸化物半導体膜の膜厚が増えるに従って増加することが確認された。このことはg=1.93シグナルの起因となるダングリングボンドは石英基板と酸化物半導体膜の界面や酸化物半導体膜表面ではなくバルクに存在していることを示唆している。これらの結果から、メタルのダングリングボンドは異方性を持ち、その異方性は成膜温度が高いほうが、結晶性が良いため大きくなることがわかる。また、メタルのダングリングボンドは界面や表面ではなくバルクに存在するということがわかる。また、六方晶の結晶構造を有する第1の材料膜の形成プロセス温度が450°C以下である場合は、その上に形成する結晶性酸化物半導体膜も450°C以下で形成することができるため、マザーガラスのような大きな基板を用いて、信頼性の高い半導体装置の大量生産を行うことができる。以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。実施の形態1本実施の形態では、半導体装置の構造及び作製方法について、図1を用いて説明する。図1Eは、トップゲート型のトランジスタ120の断面図であり、トランジスタ120は、絶縁表面を有する基板100上に、酸化物絶縁層101、チャネル形成領域を含む半導体積層、ソース電極層104a、ドレイン電極層104b、ゲート絶縁層102、ゲート電極層112、絶縁膜110aを含む。半導体積層の端部を覆ってソース電極層104a、及びドレイン電極層104bが設けられ、ソース電極層104a、及びドレイン電極層104bを覆うゲート絶縁層102は、半導体積層の一部に接する。該半導体積層の一部上にゲート絶縁層102を介してゲート電極層112が設けられる。また、絶縁膜110aを覆い、絶縁膜110bが設けられている。以下、図1A乃至図1Eを用い、基板上にトランジスタ120を作製する工程を説明する。まず、基板100上に酸化物絶縁層101を形成する。基板100は、フュージョン法やフロート法で作製される無アルカリガラス基板、本作製工程の処理温度に耐えうる耐熱性を有するプラスチック基板等を用いることができる。また、ステンレスなどの金属基板の表面に絶縁膜を設けた基板や、半導体基板の表面に絶縁膜を設けた基板を適用しても良い。基板100がマザーガラスの場合、基板の大きさは、第1世代320mm×400mm、第2世代400mm×500mm、第3世代550mm×650mm、第4世代680mm×880mm、または730mm×920mm、第5世代1000mm×1200mmまたは1100mm×1250mm、第6世代1500mm×1800mm、第7世代1900mm×2200mm、第8世代2160mm×2460mm、第9世代2400mm×2800mm、または2450mm×3050mm、第10世代2950mm×3400mm等を用いることができる。マザーガラスは、処理温度が高く、処理時間が長いと大幅に収縮するため、マザーガラスを使用して大量生産を行う場合、作製工程の加熱処理は、600°C以下、好ましくは450°C以下とすることが望ましい。酸化物絶縁層101は、PCVD法またはスパッタリング法を用いて50nm以上600nm以下の膜厚で、酸化シリコン膜、酸化ガリウム膜、酸化アルミニウム膜、酸化窒化シリコン膜、酸化窒化アルミニウム膜、または窒化酸化シリコン膜から選ばれた一層またはこれらの積層を用いる。下地絶縁層として用いられる酸化物絶縁層101は、膜中バルク中に少なくとも化学量論比を超える量の酸素が存在することが好ましく、例えば酸化シリコン膜を用いる場合には、SiO2αただし、α>0とする。酸化物絶縁層101の膜厚を厚くすることで、後に行われる加熱処理における酸化物絶縁層101の酸素放出量を増加させることができると共に、その増加によって酸化物絶縁層101及び後に形成される酸化物半導体膜との界面における欠陥を低減することが可能である。また、アルカリ金属などの不純物を含むガラス基板を用いる場合、アルカリ金属の侵入防止のため、酸化物絶縁層101と基板100との間に窒化物絶縁層としてPCVD法またはスパッタリング法で得られる窒化シリコン膜、窒化アルミニウム膜などを形成してもよい。LiやNaなどのアルカリ金属は、不純物であるため含有量を少なくすることが好ましい。次いで、酸化物絶縁層101上に膜厚1nm以上10nm以下の第1の材料膜118を形成する図1A参照。本実施の形態では、第1の材料膜118として分子線エピタキシー法MBE法を用い、ガリウムとプラズマにより生成した活性窒素を用いて六方晶構造の窒化ガリウム膜を得る。また、六方晶構造の窒化ガリウム膜が得られるのであれば、MBE法に限定されず、トリメチルガリウムとアンモニアガスを原料として、窒素ガスなどをキャリアガスとして有機金属気相エピタキシー法MOCVD法を用いて六方晶構造の窒化ガリウム膜を形成することもできる。この第1の材料膜118は、a-b面において六角形の格子を有する結合を有し、a-b面に概略平行な基板平面に概略垂直なc軸を有している六方晶構造の窒化ガリウム結晶を有しており、種結晶となる。なお、種結晶は、a-b面において六角形の格子を有する結合を有する層をc軸方向に1原子層以上有する。次いで、大気に触れることなく、この第1の材料膜118を種結晶として利用し、その上に第2の材料膜、即ち六方晶構造の結晶を有する結晶性酸化物半導体膜108を形成する図1B参照。第2の材料膜の膜厚は、第1の材料膜の膜厚より厚くし、例えば10nmよりも厚い膜厚とする。本実施の形態では、第2の材料膜を、酸化物半導体用ターゲットIn-Ga-Zn-O系酸化物半導体用ターゲットIn2O3:Ga2O3:ZnO=1:1:2[mol数比]を用いて、基板とターゲットの間との距離を170mm、基板温度400°C、圧力0.4Pa、直流DC電源0.5kW、酸素のみ、アルゴンのみ、又はアルゴン及び酸素の雰囲気下で形成し、膜厚25nmの結晶性酸化物半導体膜108を得る。第2の材料膜の成膜において、スパッタリングガスは、希ガス代表的にはアルゴン、酸素、希ガス及び酸素の混合ガスを適宜用いる。また、スパッタリングガスには、水素、水、水酸基または水素化物などの不純物が除去された高純度ガスを用いることが好ましい。なお、第2の材料膜を成膜する処理室の圧力を0.4Pa以下とすることで、結晶性酸化物半導体膜の表面及び膜中への、アルカリ金属、水素等の不純物の混入を低減することができる。また、第2の材料膜を成膜する処理室のリークレートを1×10-10Pam3/秒以下とすることで、スパッタリング法による成膜途中における結晶性酸化物半導体膜への、アルカリ金属、水素、水、水酸基または水素化物等の不純物の混入を低減することができる。また、排気系として吸着型の真空ポンプを用いることで、排気系からアルカリ金属、水素、水、水酸基または水素化物等の不純物の逆流を低減することができる。また、第2の材料膜を成膜するためのターゲットの純度を、99.99以上とすることで、結晶性酸化物半導体膜に混入するアルカリ金属、水素、水、水酸基または水素化物等を低減することができる。また、当該ターゲットを用いることで、結晶性酸化物半導体膜において、リチウムの濃度を5×1015cm-3以下、好ましくは1×1015cm-3以下、ナトリウムの濃度を5×1016cm-3以下、好ましくは1×1016cm-3以下、さらに好ましくは1×1015cm-3以下、カリウムの濃度を5×1015cm-3以下、好ましくは1×1015cm-3以下とすることができる。アルカリ金属、及びアルカリ土類金属は結晶性酸化物半導体膜にとっては悪性の不純物であり、少ないほうがよい。特にアルカリ金属のうち、ナトリウムは結晶性酸化物半導体に接する酸化物絶縁膜に拡散し、Naとなる。また、結晶性酸化物半導体内において、金属と酸素の結合を分断し、あるいは結合中に割り込む。その結果、トランジスタ特性の劣化例えば、ノーマリオン化しきい値の負へのシフト、移動度の低下等をもたらす。加えて、特性のばらつきの原因ともなる。このような問題は、特に結晶性酸化物半導体膜中の水素の濃度が十分に低い場合において顕著となる。したがって、結晶性酸化物半導体膜中の水素の濃度が5×1019cm-3以下、特に5×1018cm-3以下である場合には、アルカリ金属の濃度を上記の値にすることが強く求められる。また、第2の材料膜の成膜時において、基板を基板支持体に設けられるヒータによって250°C以上基板の熱処理上限温度以下に加熱する。従って、成膜中に種結晶を核とし、被成膜表面に堆積する原子が酸化されつつ結晶成長するため、結晶性酸化物半導体膜108を作製することができる。以上の条件により、結晶性酸化物半導体膜を形成することで、アルカリ金属の濃度が5×1016atoms/cm3以下、水素の濃度が1×1019atoms/cm3以下とした、不純物を極めて低減した結晶性酸化物半導体膜を形成することができる。結晶性酸化物半導体膜の不純物を低減することで、種結晶及び結晶性酸化物半導体膜の結晶成長が促進され、単結晶、または実質的に単結晶である結晶性酸化物半導体膜を形成することができる。この結晶性酸化物半導体膜108は、非晶質構造ではなく、結晶性構造、理想的には単結晶構造であり、基板平面に概略垂直なc軸を有した結晶CAxisAlignedCrystal;CAACともよぶ。を含む酸化物を有する。次いで、基板を配置するチャンバー雰囲気を窒素、または乾燥空気とし、加熱処理を行う。加熱処理の温度は、400°C以上750°C以下とする。また、加熱処理の加熱時間は1分以上24時間以下とする。また、酸化物絶縁層101の形成から加熱処理までの工程を大気に触れることなく連続的に行うことが好ましい。例えば、図8に上面図を示す製造装置を用いればよい。図8に示す製造装置は、枚葉式マルチチャンバー装置であり、3つの成膜装置10a、10b、10cや、被処理基板を収容するカセットポート14を3つ有する基板供給室11や、ロードロック室12a、12bや、搬送室13や、基板加熱室15などを有している。なお、基板供給室11及び搬送室13には、被処理基板を搬送するための搬送ロボットがそれぞれ配置されている。成膜装置10a、10b、10c、搬送室13、及び基板加熱室15は、水素及び水分をほとんど含まない雰囲気不活性雰囲気、減圧雰囲気、乾燥空気雰囲気など下に制御することが好ましく、例えば、水分については露点-40°C以下、好ましくは露点-50°C以下の乾燥窒素雰囲気とする。図8の製造装置を用いた作製工程の手順の一例は、まず、基板供給室11から被処理基板を搬送し、ロードロック室12aと搬送室13を経て基板加熱室15に移動させ、基板加熱室15で被処理基板に付着している水分を真空ベークなどで除去し、その後、搬送室13を経て成膜装置10cに被処理基板を移動させ、成膜装置10c内で酸化物絶縁層101を成膜する。そして、大気に触れることなく、搬送室13を経て成膜装置10aに被処理基板を移動させ、成膜装置10a内で膜厚5nmの第1の材料膜118を成膜する。そして、大気に触れることなく、搬送室13を経て成膜装置10bに被処理基板を移動させ、成膜装置10b内で膜厚10nmよりも厚い結晶性酸化物半導体膜108を成膜する。そして、大気に触れることなく、搬送室13を経て基板加熱室15に被処理基板を移動させ、加熱処理を行う。このように、図8の製造装置を用いることによって大気に触れることなく、作製プロセスを進めることができる。次いで、第1の材料膜118と結晶性酸化物半導体膜108からなる半導体積層を加工して島状の半導体積層を形成する。図では、第1の材料膜118と結晶性酸化物半導体膜108は、材料が異なるため、界面を実線で示し、積層と説明しているが、後の熱処理などにより界面が不明瞭になることもある。また、第1の材料膜として、α-Ga2O3、In2O3を用いる場合には、結晶性酸化物半導体膜108と材料が一部同じであるため、界面が不明瞭となることもある。半導体積層の加工は、所望の形状のマスクを半導体積層上に形成した後、当該半導体積層をエッチングすることによって行うことができる。上述のマスクは、フォトリソグラフィなどの方法を用いて形成することができる。または、インクジェット法などの方法を用いてマスクを形成しても良い。なお、半導体積層のエッチングは、ドライエッチングでもウェットエッチングでもよい。もちろん、これらを組み合わせて用いてもよい。次いで、半導体積層上に、ソース電極層およびドレイン電極層これと同じ層で形成される配線を含むを形成するための導電膜を形成し、当該導電膜を加工して、ソース電極層104aおよびドレイン電極層104bを形成する図1C参照。ソース電極層104aおよびドレイン電極層104bは、スパッタリング法等により、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金材料を用いて、単層で又は積層して形成することができる。次いで、半導体積層の一部と接し、且つ、ソース電極層104aおよびドレイン電極層104bを覆うゲート絶縁層102を形成する図1D参照。ゲート絶縁層102は、プラズマCVD法又はスパッタリング法等を用いて形成した酸化物絶縁層であり、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化ガリウム、酸化窒化アルミニウム、窒化酸化アルミニウム、酸化ハフニウム、又はこれらの混合材料を用いて単層で又は積層して形成する。ゲート絶縁層102の膜厚は、10nm以上200nm以下である。本実施の形態では、ゲート絶縁層102として、スパッタリング法を用いて100nmの酸化シリコン膜を形成する。そして、ゲート絶縁層102の形成後に第2の加熱処理を行う。第2の加熱処理の条件は、不活性雰囲気、酸素雰囲気、酸素と窒素の混合雰囲気下で、200°C以上400°C以下とする。また、第2の加熱処理の加熱時間は1分以上24時間以下とする。第2の加熱処理によって、ゲート絶縁層102から半導体積層への酸素供給が行われ、加熱処理温度が高いほど光を照射しながら-BT試験を行った時のしきい値の変化量は抑制される。次いで、ゲート絶縁層102上に導電膜を形成した後、フォトリソグラフィ工程によりゲート電極層112を形成する。ゲート電極層112は、ゲート絶縁層102を介して半導体積層の一部と重なる。ゲート電極層112を形成するための導電膜は、スパッタリング法等により、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金材料を用いて、単層で又は積層して形成することができる。次いで、ゲート電極層112およびゲート絶縁層102を覆う絶縁膜110a、絶縁膜110bを形成する図1E参照。絶縁膜110a及び絶縁膜110bは、酸化シリコン、窒化シリコン、酸化ガリウム、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、酸化ハフニウム、又はこれらの混合材料を用いて単層で又は積層して形成することができる。本実施の形態では、絶縁膜110aとしてスパッタリング法で得られる300nmの酸化シリコン膜を用い、窒素雰囲気下で250°C、1時間の加熱処理を行う。その後、水分の侵入防止や、アルカリ金属の侵入防止のため、絶縁膜110bとしてスパッタリング法で得られる窒化シリコン膜を形成する。LiやNaなどのアルカリ金属は、不純物であるため含有量を少なくすることが好ましく、半導体積層中に2×1016cm-3以下、好ましくは、1×1015cm-3以下の濃度とする。なお、本実施の形態では絶縁膜110a、及び絶縁膜110bの2層構造とする例を示したが、単層構造としてもよい。以上の工程でトップゲート型のトランジスタ120が形成される。a-b面において六角形の格子を有する結合を有し、a-b面に概略平行な基板平面に概略垂直なc軸を有する六方晶構造の結晶を有する結晶性酸化物半導体膜をチャネル領域に有するトランジスタ120は、光照射やBT試験前後でのしきい値電圧の変化量が少ないため、安定した電気的特性を有する。実施の形態2本実施の形態では、実施の形態1と一部異なる工程例を図2を用いて説明する。なお、図2において、図1と同一の箇所には同じ符号を用い、同じ符号の詳細な説明はここでは省略する。図2Dは、トップゲート型のトランジスタ130の断面図であり、トランジスタ130は、絶縁表面を有する基板100上に、酸化物絶縁層101、ソース電極層104a、ドレイン電極層104b、チャネル形成領域を含む半導体積層、ゲート絶縁層102、ゲート電極層112、絶縁膜110aを含む。ソース電極層104a、及びドレイン電極層104bを覆って半導体積層が設けられる。該半導体積層の一部上にゲート絶縁層102を介してゲート電極層112が設けられる。また、絶縁膜110aを覆い、絶縁膜110bが設けられている。以下、図2A乃至図2Dを用い、基板上にトランジスタ130を作製する工程を説明する。まず、基板100上に酸化物絶縁層101を形成する。次いで、酸化物絶縁層101上にソース電極層およびドレイン電極層これと同じ層で形成される配線を含むを形成するための導電膜を形成し、当該導電膜を加工して、ソース電極層104aおよびドレイン電極層104bを形成する。次いで、ソース電極層104aおよびドレイン電極層104b上に膜厚1nm以上10nm以下の第1の材料膜118を形成する図2A参照。次いで、第1の材料膜118上に10nmよりも厚い結晶性酸化物半導体膜108を形成する図2B参照。次いで、基板を配置する雰囲気を窒素、または乾燥空気とし、加熱処理を行う。加熱処理の温度は、400°C以上750°C以下とする。次いで、必要であれば、第1の材料膜118と結晶性酸化物半導体膜108からなる半導体積層を加工して島状の半導体積層を形成する。次いで、半導体積層上に、ゲート絶縁層102を形成する図2C参照。次いで、ゲート絶縁層102上に導電膜を形成した後、フォトリソグラフィ工程によりゲート電極層112を形成する。ゲート電極層112は、ゲート絶縁層102を介して半導体積層の一部と重なる。次いで、ゲート電極層112およびゲート絶縁層102を覆う絶縁膜110a、絶縁膜110bを形成する図2D参照。以上の工程でトップゲート型のトランジスタ130が形成される。図2Dに示すトランジスタ130においても、a-b面において六角形の格子を有する結合を有し、a-b面に概略平行な基板平面に概略垂直なc軸を有する六方晶構造の結晶を有する結晶性酸化物半導体膜をチャネル領域に有するので、トランジスタ130は、光照射やBT試験前後でのしきい値電圧の変化量が少ないため、安定した電気的特性を有する。本実施の形態は実施の形態1と自由に組み合わせができる。実施の形態3本実施の形態では、実施の形態1と一部異なる工程例を図3を用いて説明する。なお、図3において、図1と同一の箇所には同じ符号を用い、同じ符号の詳細な説明はここでは省略する。図3Fは、ボトムゲート型のトランジスタ140の断面図であり、トランジスタ140は、絶縁表面を有する基板100上に、酸化物絶縁層101、ゲート電極層112、ゲート絶縁層102、ソース電極層104a、ドレイン電極層104b、チャネル形成領域を含む半導体積層、絶縁膜110aを含む。ソース電極層104a、及びドレイン電極層104bを覆って半導体積層が設けられる。半導体積層において、ゲート絶縁層102を介してゲート電極層112と重なる領域の一部がチャネル形成領域として機能する。また、絶縁膜110aを覆い、絶縁膜110bが設けられている。以下、図3A乃至図3Fを用い、基板上にトランジスタ140を作製する工程を説明する。まず、基板100上に酸化物絶縁層101を形成する。次いで、酸化物絶縁層101上に導電膜を形成した後、フォトリソグラフィ工程によりゲート電極層112を形成する。次いで、ゲート電極層112上に、ゲート絶縁層102を形成する図3A参照。次いで、ゲート絶縁層102上にソース電極層およびドレイン電極層これと同じ層で形成される配線を含むを形成するための導電膜を形成し、当該導電膜を加工して、ソース電極層104aおよびドレイン電極層104bを形成する図3B参照。次いで、ソース電極層104aおよびドレイン電極層104b上に膜厚1nm以上10nm以下の第1の材料膜118を形成する図3C参照。次いで、第1の材料膜118上に10nmよりも厚い結晶性酸化物半導体膜108を形成する図3D参照。次いで、基板を配置する雰囲気を窒素、または乾燥空気とし、加熱処理を行う。加熱処理の温度は、400°C以上750°C以下とする。また、加熱処理の加熱時間は1分以上24時間以下とする。次いで、第1の材料膜118と結晶性酸化物半導体膜108からなる半導体積層を加工して島状の半導体積層を形成する図3E参照。半導体積層の加工は、所望の形状のマスクを半導体積層上に形成した後、当該半導体積層をエッチングすることによって行うことができる。上述のマスクは、フォトリソグラフィなどの方法を用いて形成することができる。または、インクジェット法などの方法を用いてマスクを形成しても良い。なお、半導体積層のエッチングは、ドライエッチングでもウェットエッチングでもよい。もちろん、これらを組み合わせて用いてもよい。次いで、半導体積層、ソース電極層104a、及びドレイン電極層104bを覆う絶縁膜110a、絶縁膜110bを形成する図3F参照。以上の工程でボトムゲート型のトランジスタ140が形成される。図3Fに示すトランジスタ140においても、a-b面において六角形の格子を有する結合を有し、a-b面に概略平行な基板平面に概略垂直なc軸を有する六方晶構造の結晶を有する結晶性酸化物半導体膜をチャネル領域に有するので、トランジスタ140は、光照射やBT試験前後でのしきい値電圧の変化量が少ないため、安定した電気的特性を有する。本実施の形態は実施の形態1と自由に組み合わせができる。実施の形態4本実施の形態では、実施の形態3と一部異なる工程例を図4を用いて説明する。なお、図4において、図3と同一の箇所には同じ符号を用い、同じ符号の詳細な説明はここでは省略する。図4Eは、ボトムゲート型のトランジスタ150の断面図であり、トランジスタ150は、絶縁表面を有する基板100上に、酸化物絶縁層101、ゲート電極層112、ゲート絶縁層102、チャネル形成領域を含む半導体積層、ソース電極層104a、ドレイン電極層104b、絶縁膜110aを含む。半導体積層を覆ってソース電極層104a、及びドレイン電極層104bが設けられる。半導体積層において、ゲート絶縁層102を介してゲート電極層112と重なる領域の一部がチャネル形成領域として機能する。また、絶縁膜110aを覆い、絶縁膜110bが設けられている。以下、図4A乃至図4Eを用い、基板上にトランジスタ150を作製する工程を説明する。まず、基板100上に酸化物絶縁層101を形成する。次いで、酸化物絶縁層101上に導電膜を形成した後、フォトリソグラフィ工程によりゲート電極層112を形成する。次いで、ゲート電極層112上に、ゲート絶縁層102を形成する図4A参照。次いで、ゲート絶縁層102上に膜厚1nm以上10nm以下の第1の材料膜118を形成する図4B参照。次いで、第1の材料膜118上に10nmよりも厚い結晶性酸化物半導体膜108を形成する図4C参照。次いで、第1の材料膜118と結晶性酸化物半導体膜108からなる半導体積層を加工して島状の半導体積層を形成する図4D参照。半導体積層の加工は、所望の形状のマスクを半導体積層上に形成した後、当該半導体積層をエッチングすることによって行うことができる。上述のマスクは、フォトリソグラフィなどの方法を用いて形成することができる。または、インクジェット法などの方法を用いてマスクを形成しても良い。なお、半導体積層のエッチングは、ドライエッチングでもウェットエッチングでもよい。もちろん、これらを組み合わせて用いてもよい。次いで、半導体積層上にソース電極層およびドレイン電極層これと同じ層で形成される配線を含むを形成するための導電膜を形成し、当該導電膜を加工して、ソース電極層104aおよびドレイン電極層104bを形成する。次いで、半導体積層、ソース電極層104a、及びドレイン電極層104bを覆う絶縁膜110a、絶縁膜110bを形成する図4E参照。絶縁膜110aは、酸化物絶縁材料を用い、成膜後に加熱処理を行うことが好ましい。加熱処理によって、絶縁膜110aから半導体積層への酸素供給が行われる。加熱処理の条件は、不活性雰囲気、酸素雰囲気、酸素と窒素の混合雰囲気下で、200°C以上400°C以下とする。また、この加熱処理の加熱時間は1分以上24時間以下とする。以上の工程でボトムゲート型のトランジスタ150が形成される。図4Eに示すトランジスタ150においても、a-b面において六角形の格子を有する結合を有し、a-b面に概略平行な基板平面に概略垂直なc軸を有する六方晶構造の結晶を有する結晶性酸化物半導体膜をチャネル領域に有するので、トランジスタ150は、光照射やBT試験前後でのしきい値電圧の変化量が少ないため、安定した電気的特性を有する。本実施の形態は実施の形態1と自由に組み合わせができる。実施の形態5本実施の形態では、実施の形態1と一部異なる構造例を図5を用いて説明する。なお、図5において、図1と同一の箇所には同じ符号を用い、同じ符号の詳細な説明はここでは省略する。実施の形態1では、第1の材料膜として窒化ガリウム膜を用いる例を示したが、本実施の形態では、六方晶の結晶構造を有する他の材料を用いる例を以下に示す。窒化ガリウム膜と同じウルツ鉱型結晶構造である窒化アルミニウム膜を用いる場合、窒化アルミニウム膜は絶縁材料であるため、半導体層として機能するのではなく下地絶縁層の一部として機能することとなる。また、コランダム型結晶構造であるα-Al2O3膜を用いることもできる。α-Al2O3膜は化学蒸着法を用いて形成することができる。α-Al2O3膜を用いる場合もα-Al2O3膜は絶縁材料であるため、半導体層として機能するのではなく、下地絶縁層の一部として機能する。図5Cは、上面図である図5Dの鎖線C1-C2で切断した断面図であり、トップゲート型のトランジスタ160の断面構造を示している。トランジスタ160は、絶縁表面を有する基板100上に、酸化物絶縁層101、第1の材料膜118、チャネル形成領域を含む結晶性酸化物半導体膜108、n層113a、113b、ソース電極層104a、ドレイン電極層104b、ゲート絶縁層102、ゲート電極層112、絶縁層114、絶縁膜110aを含む。結晶性酸化物半導体膜108の端部及びn層113a、113bの端部を覆ってソース電極層104a、及びドレイン電極層104bが設けられ、ソース電極層104a、及びドレイン電極層104bを覆うゲート絶縁層102は、結晶性酸化物半導体膜108の一部に接する。該結晶性酸化物半導体膜108の一部上にゲート絶縁層102を介してゲート電極層112が設けられる。また、ゲート電極層112とソース電極層104aとの間に形成される寄生容量、及びゲート電極層112とドレイン電極層104bとの間に形成される寄生容量を低減するため、ゲート絶縁層102上にソース電極層104a及びドレイン電極層104bと重なる絶縁層114が形成されている。また、ゲート電極層112及び、絶縁層114は絶縁膜110aで覆われ、絶縁膜110aを覆う絶縁膜110bが設けられている。以下、図5A及び図5Cを用い、基板上にトランジスタ160を作製する工程を説明する。まず、基板100上に酸化物絶縁層101を形成する。酸化物絶縁層101は、酸化シリコン膜、酸化ガリウム膜、酸化アルミニウム膜、酸化窒化シリコン膜、酸化窒化アルミニウム膜、または窒化酸化シリコン膜で形成する。次いで、酸化物絶縁層101上に膜厚1nm以上10nm以下の第1の材料膜118を形成する図5A参照。本実施の形態では、基板として石英基板を用い、第1の材料膜118として昇華法を用いて形成される窒化アルミニウム膜を用いる。次いで、第1の材料膜118上に10nmよりも厚い結晶性酸化物半導体膜108を形成する図5B参照。本実施の形態では、酸化物半導体用ターゲットIn-Ga-Zn-O系酸化物半導体用ターゲットIn2O3:Ga2O3:ZnO=1:1:2[mol数比]を用いて、基板とターゲットの間との距離を170mm、基板温度400°C、圧力0.4Pa、直流DC電源0.5kW、酸素のみ、アルゴンのみ、又はアルゴン及び酸素の雰囲気下で膜厚25nmの結晶性酸化物半導体膜を成膜する。次いで、基板を配置する雰囲気を窒素、または乾燥空気とし、加熱処理を行う。加熱処理の温度は、400°C以上650°C以下とする。また、加熱処理の加熱時間は1分以上24時間以下とする。次いで、In-Zn-O系の材料、In-Sn-O系の材料、In-O系の材料、Sn-O系の材料を用い、n層として機能する膜を1nm以上10nm以下の膜厚で形成する。また、n層として上記の材料にSiO2を含ませてもよい。本実施の形態では、SiO2を含むIn-Sn-O膜を膜厚5nm成膜する。次いで、第1の材料膜118と結晶性酸化物半導体膜108と、n層として機能する膜を加工する。次いで、n層として機能する膜上に、ソース電極層およびドレイン電極層これと同じ層で形成される配線を含むを形成するための導電膜を形成し、当該導電膜を加工して、ソース電極層104aおよびドレイン電極層104bを形成する。そして、導電膜の加工時、またはその後にエッチングを行って、n層として機能する膜を選択的にエッチングして、結晶性酸化物半導体膜108の一部を露出させる。なお、n層として機能する膜を選択的にエッチングすることにより、ソース電極層104aと重なるn層113aと、ドレイン電極層104bと重なるn層113bとが形成される。n層113a、113bの端部はテーパー形状とすることが好ましい。ソース電極層104aおよびドレイン電極層104bは、スパッタリング法等により、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金材料を用いて、単層で又は積層して形成することができる。結晶性酸化物半導体膜108とソース電極層104a或いはドレイン電極層104bとの間にn層113a、113bを形成することによって、結晶性酸化物半導体膜108とソース電極層104aとの接触抵抗、及び結晶性酸化物半導体膜108とドレイン電極層104bとの接触抵抗よりも低減された接触抵抗を実現することができる。また、n層113a、113bを形成することによって、寄生抵抗を低減することができ、さらにはBT試験においてマイナスゲートストレスを印加する前後のオン電流の変化量Ion劣化を抑えることができる。次いで、露出させた結晶性酸化物半導体膜108の一部と接し、かつ、ソース電極層104aおよびドレイン電極層104bを覆うゲート絶縁層102を形成する。ゲート絶縁層102は酸化物絶縁材料を用い、成膜後に加熱処理を行うことが好ましい。この加熱処理によって、ゲート絶縁層102から結晶性酸化物半導体膜108への酸素供給が行われる。この加熱処理の条件は、不活性雰囲気、酸素雰囲気、酸素と窒素の混合雰囲気下で、200°C以上400°C以下とする。また、この加熱処理の加熱時間は1分以上24時間以下とする。次いで、ゲート絶縁層102上に絶縁膜を形成した後、ゲート絶縁層102が結晶性酸化物半導体膜108と接している領域と重なる絶縁膜を選択的に除去して、ゲート絶縁層102の一部を露出させる。絶縁膜114は、後に形成されるゲート電極層112とソース電極層104aとの間に形成される寄生容量、またはゲート電極層112とドレイン電極層104bとの間に形成される寄生容量を低減する役割を果たしている。なお、絶縁膜114は、例えば、酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ガリウム、これらの混合材料などを用いて形成することができる。次いで、ゲート絶縁層102上に導電膜を形成した後、フォトリソグラフィ工程によりゲート電極層112を形成する。ゲート電極層112は、スパッタリング法等により、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金材料を用いて、単層で又は積層して形成することができる。次いで、ゲート電極層112および絶縁膜114を覆う絶縁膜110a、絶縁膜110bを形成する図5C参照。絶縁膜110a及び絶縁膜110bは、酸化シリコン、窒化シリコン、酸化ガリウム、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、酸化ハフニウム、又はこれらの混合材料を用いて単層で又は積層して形成することができる。以上の工程でトップゲート型のトランジスタ160が形成される。図5Cに示すトランジスタ160においても、a-b面において六角形の格子を有する結合を有し、a-b面に概略平行な基板平面に概略垂直なc軸を有する六方晶構造の結晶を有する結晶性酸化物半導体膜をチャネル領域に有するのでトランジスタ160は、光照射やBT試験前後でのしきい値電圧の変化量が少ないため、安定した電気的特性を有する。本実施の形態は、実施の形態1乃至4のいずれか一と自由に組み合わせることができる。また、実施の形態3、または実施の形態4に組み合わせる場合、第1の材料膜として窒化アルミニウム膜や、α-Al2O3膜を用いる場合、第1の材料膜は半導体層として機能するのではなく、ゲート絶縁層の一部として機能する。実施の形態6本実施の形態では、同一基板上に少なくとも駆動回路の一部と、画素部に配置するトランジスタを作製する例について以下に説明する。画素部に配置するトランジスタは、実施の形態1乃至5のいずれか一に従って形成する。また、実施の形態1乃至5に示すトランジスタはnチャネル型TFTであるため、駆動回路のうち、nチャネル型TFTで構成することができる駆動回路の一部を画素部のトランジスタと同一基板上に形成する。アクティブマトリクス型表示装置のブロック図の一例を図9Aに示す。表示装置の基板5300上には、画素部5301、第1の走査線駆動回路5302、第2の走査線駆動回路5303、信号線駆動回路5304を有する。画素部5301には、複数の信号線が信号線駆動回路5304から延伸して配置され、複数の走査線が第1の走査線駆動回路5302、及び走査線駆動回路5303から延伸して配置されている。なお走査線と信号線との交差領域には、各々、表示素子を有する画素がマトリクス状に設けられている。また、表示装置の基板5300はFPCFlexiblePrintedCircuit等の接続部を介して、タイミング制御回路コントローラ、制御ICともいうに接続されている。図9Aでは、第1の走査線駆動回路5302、第2の走査線駆動回路5303、信号線駆動回路5304は、画素部5301と同じ基板5300上に形成される。そのため、外部に設ける駆動回路等の部品の数が減るので、コストの低減を図ることができる。また、基板5300外部に駆動回路を設けた場合、配線を延伸させる必要が生じ、配線間の接続数が増える。同じ基板5300上に駆動回路を設けた場合、その配線間の接続数を減らすことができ、信頼性の向上、又は歩留まりの向上を図ることができる。また、画素部の回路構成の一例を図9Bに示す。ここでは、VA型液晶表示パネルの画素構造を示す。この画素構造は、一つの画素に複数の画素電極層が有り、それぞれの画素電極層にトランジスタが接続されている。各TFTは、異なるゲート信号で駆動されるように構成されている。すなわち、マルチドメイン設計された画素において、個々の画素電極層に印加する信号を、独立して制御する構成を有している。トランジスタ628のゲート配線602と、トランジスタ629のゲート配線603には、異なるゲート信号を与えることができるように分離されている。一方、データ線として機能するソース電極層又はドレイン電極層616は、トランジスタ628とトランジスタ629で共通に用いられている。トランジスタ628とトランジスタ629は実施の形態1乃至5のいずれか一のトランジスタを適宜用いることができる。トランジスタ628またはトランジスタ629と電気的に接続する第1の画素電極層と第2の画素電極層の形状は異なっており、スリットによって分離されている。V字型に広がる第1の画素電極層の外側を囲むように第2の画素電極層が形成されている。第1の画素電極層と第2の画素電極層に印加する電圧のタイミングを、トランジスタ628及びトランジスタ629により異ならせることで、液晶の配向を制御している。トランジスタ628はゲート配線602と接続し、トランジスタ629はゲート配線603と接続している。ゲート配線602とゲート配線603は異なるゲート信号を与えることで、トランジスタ628とトランジスタ629の動作タイミングを異ならせることができる。また、容量配線690と、誘電体として機能するゲート絶縁層と、第1の画素電極層または第2の画素電極層と電気的に接続する容量電極とで保持容量を形成する。第1の画素電極層と液晶層と対向電極層が重なり合うことで、第1の液晶素子651が形成されている。また、第2の画素電極層と液晶層と対向電極層が重なり合うことで、第2の液晶素子652が形成されている。また、一画素に第1の液晶素子651と第2の液晶素子652が設けられたマルチドメイン構造である。なお、図9Bに示す画素構成は、これに限定されない。例えば、図9Bに示す画素に新たにスイッチ、抵抗素子、容量素子、トランジスタ、センサ、又は論理回路などを追加してもよい。また、画素部の回路構成の他の一例を図9Cに示す。ここでは、有機EL素子を用いた表示パネルの画素構造を示す。有機EL素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャリア電子および正孔が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。図9Cは、半導体装置の例としてデジタル時間階調駆動を適用可能な画素構成の一例を示す図である。デジタル時間階調駆動を適用可能な画素の構成及び画素の動作について説明する。ここでは酸化物半導体層をチャネル形成領域に用いるnチャネル型のトランジスタを1つの画素に2つ用いる例を示す。画素6400は、スイッチング用トランジスタ6401、駆動用トランジスタ6402、発光素子6404及び容量素子6403を有している。スイッチング用トランジスタ6401は、ゲート電極層が走査線6406に接続され、第1電極ソース電極層及びドレイン電極層の一方が信号線6405に接続され、第2電極ソース電極層及びドレイン電極層の他方が駆動用トランジスタ6402のゲート電極層に接続されている。駆動用トランジスタ6402は、ゲート電極層が容量素子6403を介して電源線6407に接続され、第1電極が電源線6407に接続され、第2電極が発光素子6404の第1電極画素電極に接続されている。発光素子6404の第2電極は共通電極6408に相当する。共通電極6408は、同一基板上に形成される共通電位線と電気的に接続される。なお、発光素子6404の第2電極共通電極6408には低電源電位が設定されている。なお、低電源電位とは、電源線6407に設定される高電源電位を基準にして低電源電位<高電源電位を満たす電位であり、低電源電位としては例えばGND、0Vなどが設定されていても良い。この高電源電位と低電源電位との電位差を発光素子6404に印加して、発光素子6404に電流を流して発光素子6404を発光させるため、高電源電位と低電源電位との電位差が発光素子6404の順方向しきい値電圧以上となるようにそれぞれの電位を設定する。なお、容量素子6403は駆動用トランジスタ6402のゲート容量を代用して省略することも可能である。駆動用トランジスタ6402のゲート容量については、チャネル形成領域とゲート電極層との間で容量が形成されていてもよい。ここで、電圧入力電圧駆動方式の場合には、駆動用トランジスタ6402のゲート電極層には、駆動用トランジスタ6402が十分にオンするか、オフするかの二つの状態となるようなビデオ信号を入力する。つまり、駆動用トランジスタ6402は線形領域で動作させる。駆動用トランジスタ6402を線形領域で動作させるため、電源線6407の電圧よりも高い電圧を駆動用トランジスタ6402のゲート電極層にかける。なお、信号線6405には、電源線電圧駆動用トランジスタ6402のVth以上の電圧をかける。また、デジタル時間階調駆動に代えて、アナログ階調駆動を行う場合、信号の入力を異ならせることで、図9Cと同じ画素構成を用いることができる。アナログ階調駆動を行う場合、駆動用トランジスタ6402のゲート電極層に発光素子6404の順方向電圧駆動用トランジスタ6402のVth以上の電圧をかける。発光素子6404の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向しきい値電圧を含む。なお、駆動用トランジスタ6402が飽和領域で動作するようなビデオ信号を入力することで、発光素子6404に電流を流すことができる。駆動用トランジスタ6402を飽和領域で動作させるため、電源線6407の電位は、駆動用トランジスタ6402のゲート電位よりも高くする。ビデオ信号をアナログとすることで、発光素子6404にビデオ信号に応じた電流を流し、アナログ階調駆動を行うことができる。なお、図9Cに示す画素構成は、これに限定されない。例えば、図9Cに示す画素に新たにスイッチ、抵抗素子、容量素子、センサ、トランジスタ又は論理回路などを追加してもよい。実施の形態7本明細書に開示する半導体装置は、さまざまな電子機器遊技機も含むに適用することができる。電子機器としては、例えば、テレビジョン装置テレビ、またはテレビジョン受信機ともいう、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ等のカメラ、デジタルフォトフレーム、携帯電話機携帯電話、携帯電話装置ともいう、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。上記実施の形態で説明した表示装置を具備する電子機器の例について説明する。図10Aは、携帯型の情報端末であり、本体3001、筐体3002、表示部3003a、3003bなどによって構成されている。表示部3003bはタッチパネルとなっており、表示部3003bに表示されるキーボードボタン3004を触れることで画面操作や、文字入力を行うことができる。勿論、表示部3003aをタッチパネルとして構成してもよい。実施の形態1で示したトランジスタをスイッチング素子として液晶パネルや有機発光パネルを作製して表示部3003a、3003bに適用することにより、信頼性の高い携帯型の情報端末とすることができる。図10Aは、様々な情報静止画、動画、テキスト画像などを表示する機能、カレンダー、日付又は時刻などを表示部に表示する機能、表示部に表示した情報を操作又は編集する機能、様々なソフトウェアプログラムによって処理を制御する機能、等を有することができる。また、筐体の裏面や側面に、外部接続用端子イヤホン端子、USB端子など、記録媒体挿入部などを備える構成としてもよい。また、図10Aに示す携帯型の情報端末は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。図10Bは、携帯音楽プレイヤーであり、本体3021には表示部3023と、耳に装着するための固定部3022と、スピーカ、操作ボタン3024、外部メモリスロット3025等が設けられている。実施の形態1で示したトランジスタをスイッチング素子として液晶パネルや有機発光パネルを作製して表示部3023に適用することにより、より信頼性の高い携帯音楽プレイヤーとすることができる。さらに、図10Bに示す携帯音楽プレイヤーにアンテナやマイク機能や無線機能を持たせ、携帯電話と連携させれば、乗用車などを運転しながらワイヤレスによるハンズフリーでの会話も可能である。図10Cは、携帯電話であり、筐体2800及び筐体2801の二つの筐体で構成されている。筐体2801には、表示パネル2802、スピーカー2803、マイクロフォン2804、ポインティングデバイス2806、カメラ用レンズ2807、外部接続端子2808などを備えている。また、筐体2800には、携帯型情報端末の充電を行う太陽電池セル2810、外部メモリスロット2811などを備えている。また、アンテナは筐体2801内部に内蔵されている。実施の形態1で示したトランジスタを表示パネル2802に適用することにより、信頼性の高い携帯電話とすることができる。また、表示パネル2802はタッチパネルを備えており、図10Cには映像表示されている複数の操作キー2805を点線で示している。なお、太陽電池セル2810で出力される電圧を各回路に必要な電圧に昇圧するための昇圧回路も実装している。例えば、昇圧回路などの電源回路に用いられるパワートランジスタも実施の形態1に示したトランジスタ120の結晶性酸化物半導体膜108の膜厚を2μm以上50μm以下とすることで形成することができる。表示パネル2802は、使用形態に応じて表示の方向が適宜変化する。また、表示パネル2802と同一面上にカメラ用レンズ2807を備えているため、テレビ電話が可能である。スピーカー2803及びマイクロフォン2804は音声通話に限らず、テレビ電話、録音、再生などが可能である。さらに、筐体2800と筐体2801は、スライドし、図10Cのように展開している状態から重なり合った状態とすることができ、携帯に適した小型化が可能である。外部接続端子2808はACアダプタ及びUSBケーブルなどの各種ケーブルと接続可能であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外部メモリスロット2811に記録媒体を挿入し、より大量のデータ保存及び移動に対応できる。また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであってもよい。図10Dは、テレビジョン装置の一例を示している。テレビジョン装置9600は、筐体9601に表示部9603が組み込まれている。表示部9603により、映像を表示することが可能である。また、ここでは、CPUを内蔵したスタンド9605により筐体9601を支持した構成を示している。実施の形態1で示したトランジスタを表示部9603に適用することにより、信頼性の高いテレビジョン装置9600とすることができる。テレビジョン装置9600の操作は、筐体9601が備える操作スイッチや、別体のリモコン操作機により行うことができる。また、リモコン操作機に、当該リモコン操作機から出力する情報を表示する表示部を設ける構成としてもよい。なお、テレビジョン装置9600は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向送信者から受信者または双方向送信者と受信者間、あるいは受信者間同士などの情報通信を行うことも可能である。また、テレビジョン装置9600は、外部接続端子9604や、記憶媒体再生録画部9602、外部メモリスロットを備えている。外部接続端子9604は、USBケーブルなどの各種ケーブルと接続可能であり、パーソナルコンピュータなどとのデータ通信が可能である。記憶媒体再生録画部9602では、ディスク状の記録媒体を挿入し、記録媒体に記憶されているデータの読み出し、記録媒体への書き込みが可能である。また、外部メモリスロットに差し込まれた外部メモリ9606にデータ保存されている画像や映像などを表示部9603に映し出すことも可能である。