"基板の表面上の薄膜に堆積されたナノワイヤの集団を含む物品であって、前記ナノワイヤの集団中の50よりも多くのナノワイヤが、第1の方向の30°以内に配向された長手軸を有し、前記薄膜は、10cm2よりも大きな面積を有する、物品。前記薄膜は、1m2よりも大きな面積を有する、請求項1に記載の物品。前記物品は、トランジスタであり、前記薄膜は、少なくとも10ナノアンペアの電流密度をサポートすることができる、請求項1または2に記載の物品。前記物品は、前記基板の表面上または前記薄膜上のいずれかに配置された少なくとも第1の電気コンタクトおよび第2の電気コンタクトをさらに備え、少なくとも10個のナノワイヤは、前記第1の電気コンタクトと前記第2の電気コンタクトとにかかり、前記第1の電気コンタクトおよび前記第2のコンタクトに電気接続される、請求項1~3のいずれか一項に記載の物品。前記物品は、前記基板の表面上または前記薄膜上のいずれかに配置された少なくとも第1の電気コンタクトおよび第2の電気コンタクトをさらに備え、少なくとも100個のナノワイヤは、前記第1の電気コンタクトと前記第2の電気コンタクトとにかかり、前記第1の電気コンタクトおよび前記第2のコンタクトに電気接続される、請求項1~3のいずれか一項に記載の物品。前記ナノワイヤの集団中の60よりも多くのナノワイヤが、前記第1の方向の30°以内に配向された長手軸を有する、請求項1~5のいずれか一項に記載の物品。前記ナノワイヤの集団中の75よりも多くのナノワイヤが、前記第1の方向の30°以内に配向された長手軸を有する、請求項1~6のいずれか一項に記載の物品。前記ナノワイヤの集団中の80よりも多くのナノワイヤが、前記第1の方向の30°以内に配向された長手軸を有する、請求項1~7のいずれか一項に記載の物品。前記ナノワイヤの集団中の90よりも多くのナノワイヤが、前記第1の方向の30°以内に配向された長手軸を有する、請求項1~8のいずれか一項に記載の物品。前記ナノワイヤの集団中の50よりも多くのナノワイヤが、前記第1の方向の10°以内に配向された長手軸を有する、請求項1~9のいずれか一項に記載の物品。前記薄膜に配置された前記ナノワイヤの集団は、ポリマーを含む複合材料をさらに含む、請求項1~10のいずれか一項に記載の物品。前記基板は、柔軟な基板を含む、請求項1~11のいずれか一項に記載の物品。前記物品は、前記基板の表面上に少なくとも第1の電気コンタクトおよび第2の電気コンタクトをさらに備え、前記ナノワイヤの集団中の複数のナノワイヤは、前記第1の電気コンタクトと前記第2の電気コンタクトとにかかり、前記第1の電気コンタクトおよび前記第2のコンタクトの両方に電気接続され、好ましくは、少なくとも10個のナノワイヤが、前記第1の電気コンタクトと前記第2の電気コンタクトとにかかり、前記第1の電気コンタクトおよび前記第2のコンタクトの両方に電気接続され、より好ましくは、少なくとも100個のナノワイヤが、前記第1の電気コンタクトと前記第2の電気コンタクトとにかかり、前記第1の電気コンタクトおよび前記第2のコンタクトの両方に電気接続される、請求項1~12のいずれか一項に記載の物品。前記基板の表面上に配置された複数のソース電極およびドレイン電極のペアをさらに備え、前記ナノワイヤの集団中の複数のナノワイヤは、前記ソース電極および前記ドレイン電極の各ペア中のソース電極とドレイン電極とにかかり、前記ソース電極および前記ドレイン電極の各ペア中のソース電極とドレイン電極の両方に電気接続される、請求項6に記載の物品。前記ナノワイヤの集団は、II-IV族の半導体、III-V族の半導体、IV族の半導体から選択されるナノワイヤを含む、請求項1~14のいずれか一項に記載の物品。発明の概要基板上に形成された1つかまたはそれ以上の半導体デバイスを有する電子的な基板を得るための方法、システム、および、装置が、説明される。半導体ナノワイヤの薄膜が、基板上に形成される。ナノワイヤ薄膜は、動作電流レベルを達成するのに十分なナノワイヤの密度を有するように形成される。複数の半導体領域が、ナノワイヤ薄膜に画定される。コンタクトが、半導体デバイス領域において形成され、それによって、電気的な接続を複数の半導体デバイスに提供する。本発明の第1の側面においては、半導体デバイスが、形成される。複数のナノワイヤが、薄膜として基板上に成膜される。第1および第2の電気的なコンタクトが、基板上に形成される。ナノワイヤの少なくとも1つが、第1の電気的コンタクトを第2の電気的コンタクトに結合する。本発明の側面においては、成膜されたナノワイヤは、半導体ナノワイヤ、磁性ナノワイヤ、強誘電ナノワイヤ、熱電ナノワイヤ、圧電ナノワイヤ、金属ナノワイヤ、または、遷移金属酸化物ナノワイヤであってもよい。本発明の別の側面においては、1つかまたはそれ以上の半導体デバイスに使用するための薄膜が、製造される。p型ドーピングされた第1の複数のナノワイヤが、形成される。n型ドーピングされた第2の複数のナノワイヤが、形成される。第1の複数のナノワイヤおよび第2の複数のナノワイヤは、基板上に成膜され、n型ドーピングナノワイヤおよびp型ドーピングナノワイヤを含むナノワイヤ薄膜を形成する。ナノワイヤ薄膜は、n型ドーピングナノワイヤおよびp型ドーピングナノワイヤの両方の特性を呈する。本発明の別の側面においては、ナノワイヤヘテロ構造を組み込んだ電気的なデバイスが、形成される。それぞれのナノワイヤが、それの長軸に沿って、第1のドーパントによってドーピングされた少なくとも1つの第1の部分および第2のドーパントによってドーピングされた少なくとも1つの第2の部分を有するように、複数のナノワイヤが、形成される。それぞれのナノワイヤは、第1の距離に実質的に等しい第1および第2の部分の連続する接合間の間隔を有する。一対の電気的なコンタクトが、基板上に形成される。電気的コンタクト間の距離は、第1の距離にほぼ等しい。複数のナノワイヤが、基板上に成膜される。複数のナノワイヤに含まれる少なくとも1つのナノワイヤが、第1の電気的コンタクトを第2の電気的コンタクトに結合する。本発明の別の側面においては、ナノワイヤヘテロ構造を組み込んだ発光薄膜が、製造される。少なくとも1つの発光半導体材料がある。複数のナノワイヤが、選択された少なくとも1つの発光半導体材料から形成される。それぞれのナノワイヤは、それぞれのナノワイヤが少なくとも1つのPN接合を含むようにドーピングされる。複数のナノワイヤは、基板上に成膜される。本発明のさらに別の側面においては、ナノワイヤは、ターゲット表面上に配置される。フローマスクの第1の表面が、ターゲット表面と重ね合わせられ、それによって、フローマスクの第1の表面に形成された少なくとも1つの通路が、ターゲット表面の一部分を覆う。複数のナノワイヤを含む液体が、少なくとも1つの通路へ流し込まれる。少なくとも1つの通路を流れる液体に含まれるナノワイヤは、少なくとも1つの通路によって覆われたターゲット表面の一部分上に配置されることが可能である。本発明のさらに別の側面においては、ナノワイヤは、ターゲット表面に塗布される。溶液供給源が、ナノワイヤ溶液を提供する。ナノワイヤ溶液は、複数のナノワイヤを含む液体を備える。ノズルが、溶液供給源に結合される。ノズルは、少なくとも1つの出力開口を有する。ノズルは、ナノワイヤ溶液を1つかまたは複数の出力開口を介してターゲット表面上へ案内する。ナノワイヤ溶液のナノワイヤは、ターゲット表面上に案内され、前記ターゲット表面上において、お互いに実質的に平行に整列させられ、あるいは、お互いに対して無作為に配向される。本発明のさらに別の側面においては、高い電子移動度を有する導電性ナノワイヤが、設計される。半導体材料が、選択される。相当な電子の量子閉じ込めを提供する選択された半導体材料から製造されたナノワイヤの最大直径が、決定される。例としての側面においては、直径は、最大直径を以下のように計算することによって決定される。すなわち、meff=選択された半導体材料の有効質量、N=予め定められた係数、kb=ボルツマン定数=8.62×10-5eV/°K、T=動作温度、室温において、kbT=0.0259eVである。本発明のさらに別の側面においては、ナノワイヤは、電子を伝導キャリアとして使用し、ナノワイヤにおける電子のフォノン散乱を相当に減少させあるいは完全に除去するように構成される。一側面においては、ナノワイヤは、n型ドーパント材料によってドーピングされ、電子を伝導キャリアとして使用するように構成される。別の側面においては、ナノワイヤは、p型ドーパント材料によってドーピングされる。そのナノワイヤは、十分なバイアス電圧をナノワイヤ薄膜に印加することによって逆のモードで動作させられ、その結果として、電子は、伝導キャリアとして使用される。本発明のさらに別の側面においては、小さな表面散乱を有するナノワイヤが、製造される。半導体材料が、選択される。複数のナノワイヤが、選択された半導体材料から形成される。複数のナノワイヤに含まれるそれぞれのナノワイヤの周囲表面は、絶縁層でコーティングされる。本発明のさらに別の側面においては、小さな表面散乱を有するナノワイヤが、製造される。半導体材料が、選択される。複数のナノワイヤが、選択された半導体材料から形成される。複数のナノワイヤに含まれるそれぞれのナノワイヤは、それぞれのナノワイヤがコア-シェル構造を備えるようにドーピングされる。シェルは、それぞれのコアを取り巻くそれぞれのナノワイヤのドーピングされた外側層である。それによって、それぞれのナノワイヤのキャリアは、動作中に、コアに実質的に閉じ込められる。さらなる側面においては、本発明は、ナノワイヤ、ナノロッド、または、ナノリボンを用いた薄膜トランジスタ、および、そのようなトランジスタを様々な基板上に製造するための拡張性のある生産方法を提供することを目的とする。とりわけ、まったく新しい概念のマクロエレクトロニクスが、配向された半導体ナノワイヤ薄膜または半導体ナノリボン薄膜を用いて、開発され、ワイヤ/リボンの軸に平行な伝導チャンネルを備えた薄膜トランジスタTFTが、製造された。これらの新しいTFTは、平行な丸木橋のような複数の単結晶ナノワイヤまたは1つの単結晶ナノリボンによって形成された伝導チャンネルを有し、それは、ソース電極からずっとドレイン電極までを横断し、高いキャリア移動度が、得られる。本発明の別の側面においては、NW-TFT製造方法が、提供され、その製造方法においては、活性半導体材料が、デバイス基板に使用される前に、高温活性半導体材料合成プロセス例えば、ナノワイヤまたはナノリボンを形成するのに使用されるが、実行される。それに続いて、形成されたNW-TFTが、溶液組み立てプロセスによってデバイス構造に使用され、あらゆる半導体材料をプラスチック基板を含めてあらゆる種類の基板に使用するための一般的な技術を提供する。本発明の側面によれば、p型チャンネルTFTおよびn型チャンネルTFTの両方を形成することができる。例としての側面においては、ナノワイヤおよびナノリボンの組み合わせを用いてp型チャンネルTFTおよびn型チャンネルTFTから組み立てられた相補型インバータが、ここでは説明される。本発明のさらなる側面による性能をさらに改善するためのシステムおよび方法が、ここでは説明される。例えば、本発明の側面は、NW-TFTの性能が、バルク単結晶材料の性能に匹敵するかまたはそれを越えるのを可能にする。例としての側面においては、新しいコア-シェルNW構造を製造することによって、また、小さな寸法における量子電子効果を最大限に利用することによって、キャリア移動度を向上させることができ、バルク単結晶材料のキャリア移動度を超えることができる。さらに、本発明の側面によるNW-TFTを製造するためのアプローチは、マクロエレクトロニクスにおける様々な用途のための一般的なプラットフォームを示すものである。本発明の側面においては、様々なバンドギャップを備えた光学的に活性のある材料から製造されたNWが、多色固体発光ダイオードLEDディスプレイに使用される高性能の光学的に活性のある薄膜を製造するのに使用される。さらに、本発明の側面によれば、NW-TFTは、例えば、ミクロ密着印刷技術またはインクジェット印刷技術を含めて低コストの低温プロセスを用いて、溶液から大面積基板上に成膜されてもよい。本発明の別の側面においては、電気的なデバイスが、複数のナノワイヤ薄膜層を含む構造を用いて形成されてもよい。第1の複数のナノワイヤが、基板上に成膜され、第1のナノワイヤ薄膜層を形成する。第2の複数のナノワイヤが、第1のナノワイヤ薄膜層上に成膜され、第2のナノワイヤ薄膜層を形成する。それによって、pn接合のような接合が、第1の薄膜層のナノワイヤと第2の薄膜層のナノワイヤとの交点に形成される。接合の特性に基づいた電気的なデバイスを生成するために、コンタクトが、形成されてもよい。第1の薄膜層のナノワイヤは、好ましくは、お互いに平行に整列させられ、また、第2の薄膜層のナノワイヤは、好ましくは、お互いに平行に整列させられる。しかしながら、別の側面においては、第1の薄膜層のナノワイヤおよび/または第2の薄膜層のナノワイヤは、無作為に配向されてもよい。本発明の別の側面においては、ハイブリッドナノワイヤ単結晶半導体構造を含む電気的なデバイスが、形成される。単結晶半導体ストリップ/薄膜が、形成される。複数のナノワイヤが、ストリップの上面に成膜される。pn接合のような接合が、ナノワイヤと単結晶半導体ストリップとの交点に形成される。これらの接合の特性に基づいた電気的なデバイスを生成するために、コンタクトが、形成されてもよい。複数のナノワイヤに含まれるナノワイヤは、好ましくは、お互いに平行に整列させられるが、その代わりとして、無作為に配向されてもよい。本発明の別の側面においては、ハイブリッドナノワイヤ非晶質/多結晶半導体構造を含む電気的なデバイスが、形成される。非晶質半導体薄膜または多結晶半導体薄膜が、基板上に成膜される。複数のナノワイヤが、薄膜パターン上に成膜される。pn接合のような接合が、ナノワイヤと非晶質/多結晶半導体薄膜パターンとの交点に形成される。これらの接合の特性に基づいた電気的なデバイスを生成するために、コンタクトが、形成されてもよい。複数のナノワイヤに含まれるナノワイヤは、好ましくは、お互いに平行に整列させられるが、その代わりとして、無作為に配向されてもよい。本発明の別の側面においては、赤色、緑色、および、青色の光を予め定められた比率で放射する半導体ナノワイヤが、溶液中に混合されてもよい。そのワイヤ混合物は、単結晶、非晶質、または、多結晶の半導体ストリップ/薄膜の全体に流し塗りされる。光を放射する電気的なデバイスを生成するために、コンタクトが、形成されてもよい。発光ナノワイヤの混合物に応じて、光を放射する電気的なデバイスによって、白色光を含めてどのような色の光でも放射することができる。したがって、本発明の側面によれば、ナノワイヤ、ナノロッド、ナノリボン、および、ナノチューブの薄膜は、様々な新しい可能性を実現するのを可能にする。いくつかの側面においては、これらは、マイクロエレクトロニクスを単結晶基板からガラス基板およびプラスチック基板へ変遷させること、マクロエレクトロニクス、マイクロエレクトロニクス、および、ナノエレクトロニクスをデバイスレベルで集積化すること、および、異なる半導体材料を単一基板上に集積することを含む。本発明のこれらの側面は、フラットパネルディスプレイから画像センサーアレイまで、既存の幅広い利用分野に大きな影響を与え、また、汎用性があり、柔軟性があり、携帯性があり、かつ、簡単に処分することのできる、計算、記憶、および、通信のためのエレクトロニクスを可能にする。以下の本発明の詳細な説明を参照することによって、これらのおよびその他の目的、利点、および、特徴を容易に理解することができる。項目1電気的デバイスを製造する方法であって、A複数のナノワイヤを薄膜として基板上に成膜するステップと、B第1の電気的コンタクトおよび第2の電気的コンタクトを基板上に形成するステップとを含み、薄膜に含まれるナノワイヤの少なくとも1つが、第1の電気的コンタクトを第2の電気的コンタクトに結合する、方法。項目2複数のナノワイヤが、複数の熱電ナノワイヤを含み、ステップAが、複数の熱電ナノワイヤを熱電ナノワイヤ薄膜として基板上に成膜するステップを含み、それによって、電気的デバイスが、動作中に熱電特性を呈する、項目1に記載の方法。項目3複数のナノワイヤが、複数の圧電ナノワイヤを含み、ステップAが、複数の圧電ナノワイヤを圧電ナノワイヤ薄膜として基板上に成膜するステップを含み、それによって、電気的デバイスが、動作中に圧電特性を呈する、項目1に記載の方法。項目4複数のナノワイヤが、複数の磁性ナノワイヤを含み、ステップAが、複数の磁性ナノワイヤを磁性ナノワイヤ薄膜として基板上に成膜するステップを含み、それによって、電気的デバイスが、動作中に磁気特性を呈する、項目1に記載の方法。項目5複数のナノワイヤが、複数の強誘電ナノワイヤを含み、ステップAが、複数の強誘電ナノワイヤを強誘電ナノワイヤ薄膜として基板上に成膜するステップを含み、それによって、電気的デバイスが、動作中に強誘電特性を呈する、項目1に記載の方法。項目6複数のナノワイヤが、複数の金属ナノワイヤを含み、ステップAが、複数の金属ナノワイヤを金属ナノワイヤ薄膜として基板上に成膜するステップ、を含む項目1に記載の方法。項目7複数のナノワイヤが、複数の遷移金属酸化物ナノワイヤを含み、ステップAが、複数の遷移金属酸化物ナノワイヤを遷移金属酸化物ナノワイヤ薄膜として基板上に成膜するステップ、を含む項目1に記載の方法。項目8ステップBが、第1の電気的コンタクトおよび第2の電気的コンタクトを基板上の複数のナノワイヤの少なくとも一部分上に形成するステップ、を含む項目1に記載の方法。項目9ステップAが、ステップBにおいて第1および第2の電気的コンタクトを基板上に形成した後に、複数のナノワイヤを基板上に成膜するステップ、を含む項目1に記載の方法。項目10第1の電気的コンタクトが、ソース電極であり、第2の電気的コンタクトが、ドレイン電極であり、ステップBが、ソース電極およびドレイン電極を基板上に形成するステップ、を含む項目1に記載の方法。項目11Cゲート電極を基板上に形成するステップ、をさらに含む項目10に記載の方法。項目12ステップCが、ゲート電極を基板上の複数のナノワイヤの少なくとも一部分上に形成するステップ、を含む項目11に記載の方法。項目13ステップAが、ステップCにおいてゲート電極を基板上に形成した後に、複数のナノワイヤを基板上に成膜するステップ、を含む項目11に記載の方法。項目14第1の電気的コンタクトが、カソード電極であり、第2の電気的コンタクトが、アノード電極であり、ステップBが、カソード電極およびアノード電極を基板上に形成するステップ、を含む項目1に記載の方法。項目15ステップAが、ナノワイヤがそれらの長軸に関して無作為に整列させられるように複数のナノワイヤを基板上に成膜するステップ、を含む項目1に記載の方法。項目16Eナノワイヤの長軸が実質的に平行となるようにそれらのナノワイヤを整列させるステップ、をさらに含む項目1に記載の方法。項目17複数の電気的デバイスを有する電子的基板であって、基板と、前記基板上に形成されたナノワイヤ薄膜であり、前記ナノワイヤ薄膜が、複数の半導体デバイス領域を画定する、前記ナノワイヤ薄膜と、前記半導体デバイス領域に形成された複数のコンタクト対であり、それによって、電気的接続を複数の半導体デバイスに提供し、それぞれのコンタクト対が、それらの間に結合されたナノワイヤ薄膜の中の少なくとも1つのナノワイヤを有する、前記複数のコンタクト対と、を備えた電子的基板。項目18ナノワイヤ薄膜が、複数の熱電ナノワイヤを含む項目17に記載の電子的基板。項目19ナノワイヤ薄膜が、複数の圧電ナノワイヤを含む項目17に記載の電子的基板。項目20ナノワイヤ薄膜が、複数の磁性ナノワイヤを含む項目17に記載の電子的基板。項目21ナノワイヤ薄膜が、複数の強誘電ナノワイヤを含む項目17に記載の電子的基板。項目22ナノワイヤ薄膜が、複数の金属ナノワイヤを含む項目17に記載の電子的基板。項目23ナノワイヤ薄膜が、複数の遷移金属酸化物ナノワイヤを含む項目17に記載の電子的基板。項目24コンタクト対が、基板上の複数のナノワイヤの少なくとも一部分上に形成された項目17に記載の電子的基板。項目25ナノワイヤ薄膜が、複数のコンタクト対を基板上に形成した後に、基板上に形成された項目17に記載の電子的基板。項目26それぞれのコンタクト対が、ソース電極およびドレイン電極を含む項目17に記載の電子的基板。項目27ゲート電極が、それぞれのコンタクト対に対応する基板上に形成された項目26に記載の電子的基板。項目28ゲート電極が、ナノワイヤ薄膜上に形成された項目27に記載の電子的基板。項目29ナノワイヤ薄膜が、ゲート電極を基板上に形成した後に、基板上に形成された項目27に記載の電子的基板。項目30それぞれのコンタクト対が、カソード電極およびアノード電極を含む項目17に記載の電子的基板。項目31ナノワイヤ薄膜に含まれるナノワイヤが、お互いに対して無作為に整列させられた項目17に記載の電子的基板。項目32ナノワイヤ薄膜に含まれるナノワイヤが、それらのナノワイヤの長軸が実質的に平行となるように整列させられた項目17に記載の電子的基板。項目331つかまたはそれ以上の半導体デバイスに使用するための薄膜を製造する方法であって、Ap型ドーピングされた第1の複数のナノワイヤを形成するステップと、Bn型ドーピングされた第2の複数のナノワイヤを形成するステップと、C第1の複数のナノワイヤおよび第2の複数のナノワイヤを基板上に成膜し、n型ドーピングナノワイヤおよびp型ドーピングナノワイヤを含むナノワイヤ薄膜を形成するステップとを含み、それによって、ナノワイヤ薄膜が、n型ドーピングナノワイヤおよびp型ドーピングナノワイヤの両方の特性を呈する、方法。項目34Dn型ドーピングナノワイヤおよびp型ドーピングナノワイヤの混合物を基板上に固定化するステップ、をさらに含む項目33に記載の方法。項目35E少なくとも第1および第2の電気的コンタクトを基板の予め定められた領域に形成するステップをさらに含み、ステップDが、n型ドーピングナノワイヤおよびp型ドーピングナノワイヤを、少なくとも第1および第2の電気的コンタクトのそれぞれに接触した状態で固定化するステップを含む、項目34に記載の方法。項目36ステップCが、1第1の複数のナノワイヤを基板の第1の領域上に成膜するステップと、2第2の複数のナノワイヤを基板の第2の領域上に成膜するステップとを含み、ナノワイヤ薄膜が、基板上において局所的に分離されたn型ドーピングナノワイヤおよびp型ドーピングナノワイヤを含む、項目33に記載の方法。項目37ステップCが、1第1の複数のナノワイヤを基板上に成膜し、ナノワイヤ薄膜の第1の二次層を形成するステップと、2第2の複数のナノワイヤを第1の二次層上に成膜し、ナノワイヤ薄膜の第2の二次層を第1の二次層上に形成するステップと、を含む項目33に記載の方法。項目38ステップCが、1第2の複数のナノワイヤを基板上に成膜し、ナノワイヤ薄膜の第1の二次層を形成するステップと、2第1の複数のナノワイヤを第1の二次層上に成膜し、ナノワイヤ薄膜の第2の二次層を第1の二次層上に形成するステップと、を含む項目33に記載の方法。項目39ステップCが、第1の複数のナノワイヤと第2の複数のナノワイヤとを混合するステップと、混合された第1の複数のナノワイヤおよび第2の複数のナノワイヤを基板上に成膜し、ナノワイヤ薄膜を形成するステップと、を含む項目33に記載の方法。項目40前記ステップAおよび前記ステップBが、それぞれ、ナノワイヤのコアをドーピングするステップ、を含む項目33に記載の方法。項目41前記ステップAおよび前記ステップBが、それぞれ、ナノワイヤのシェルをドーピングするステップ、を含む項目33に記載の方法。項目42前記ステップAおよび前記ステップBが、それぞれ、ナノワイヤのコアおよびシェルをドーピングするステップ、を含む項目33に記載の方法。項目43n型ドーピングされた材料およびp型ドーピングされた材料の動作特性を有する半導体デバイスであって、基板と、基板上に形成された複数の電気的コンタクトと、複数の電気的コンタクトのそれぞれに接触した状態で基板に付着した、n型ドーピングされたナノワイヤおよびp型ドーピングされたナノワイヤを含む薄膜と、を備えた半導体デバイス。項目44n型ドーピングナノワイヤおよびp型ドーピングナノワイヤを含む薄膜が、基板に付着した複数のn型ドーピングナノワイヤを含む第1の領域と、基板に付着した複数のp型ドーピングナノワイヤを含む第2の領域とを備え、第1の領域と第2の領域とが、実質的に重なり合っていない、項目43に記載の半導体デバイス。項目45n型ドーピングナノワイヤおよびp型ドーピングナノワイヤを含む薄膜が、複数のn型ドーピングナノワイヤを含む第1の二次層と、複数のp型ドーピングナノワイヤを含む第2の二次層と、を備えた項目43に記載の半導体デバイス。項目46n型ドーピングナノワイヤおよびp型ドーピングナノワイヤを含む薄膜が、n型ドーピングナノワイヤとp型ドーピングナノワイヤとの混合物、を備えた項目43に記載の半導体デバイス。項目47電気的デバイスを製造する方法であって、Aそれぞれのナノワイヤが、それの長軸に沿って第1のドーパントによってドーピングされた少なくとも1つの第1の部分および第2のドーパントによってドーピングされた少なくとも1つの第2の部分を有し、それぞれのナノワイヤが、実質的に第1の距離に等しい第1の部分と第2の部分との連続する接合間の間隔を有するように、複数のナノワイヤを形成するステップと、B一対の電気的コンタクトを基板上に形成するステップであり、電気的コンタクト間の距離が、第1の距離にほぼ等しい、前記一対の電気的コンタクトを形成するステップと、C複数のナノワイヤを基板上に成膜するステップであり、複数のナノワイヤの中の少なくとも1つのナノワイヤが、第1の電気的コンタクトを第2の電気的コンタクトに結合する、前記複数のナノワイヤを成膜するステップと、を含む方法。項目48ステップAが、それぞれのナノワイヤを成長させるステップを含み、前記成長させるステップが、1ドーピングされた第1の部分およびドーピングされた第2の部分がそれぞれのナノワイヤの長軸に沿って交互に現れるパターンを形成するステップ、を含む項目47に記載の方法。項目49ステップ1が、第1のドーパントを備えた第1のナノワイヤ原料物質と第2のドーパントを備えた第2のナノワイヤ原料物質とを交互に供給するステップ、を含む項目48に記載の方法。項目50ステップAが、それぞれのナノワイヤを成長させるステップと、ナノワイヤの長軸に沿って交互に現れるドーピングされた第1の部分とドーピングされた第2の部分とを有するようにそれぞれの成長したナノワイヤをドーピングするステップと、を含む項目47に記載の方法。項目51電気的デバイスを製造する方法であって、Aそれぞれのナノワイヤが、それの長軸に沿って、いくつかのドーピングされた部分を含む複数の反復するパターンを有するように複数のナノワイヤを形成するステップであり、反復するパターンのそれぞれのパターンが、第1の距離に実質的に等しい長さを有する、前記複数のナノワイヤを形成するステップと、B複数の電気的コンタクトを基板上に形成するステップであり、複数の電気的コンタクトの一対の電気的コンタクト間の距離が、第1の距離にほぼ等しい、前記複数の電気的コンタクトを形成するステップと、C複数のナノワイヤを基板上に成膜するステップであり、複数のナノワイヤが、複数の電気的コンタクトに付着する、前記複数のナノワイヤを成膜するステップと、を含む方法。項目52ステップAが、1いくつかのドーピングされた部分を含む複数の反復するパターンをナノワイヤの長軸に沿って直列に含むようにそれぞれのナノワイヤを成長させるステップ、を含む項目51に記載の方法。項目53ステップ1が、i第1のパターンに基づいてそれぞれのナノワイヤを成長させるステップであり、第1のパターンが、第1の部分および第2の部分を直列に備え、第1の部分が、第1のドーパントを含み、第2の部分が、第2のドーパントを含む、前記それぞれのナノワイヤを成長させるステップと、iiそれぞれのナノワイヤの長軸に沿って第1のパターンを反復するために、ステップiを少なくとも1回だけ反復するステップと、を含む項目52に記載の方法。項目54ステップ1が、i第1のパターンに基づいてそれぞれのナノワイヤを成長させるステップであり、第1のパターンが、第1の部分、第2の部分、および、第3の部分を直列に備え、第1の部分および第3の部分が、第1のドーパントを含む、前記それぞれのナノワイヤを成長させるステップと、iiそれぞれのナノワイヤの長軸に沿って第1のパターンを反復するために、ステップiを少なくとも1回だけ反復するステップと、を含む項目52に記載の方法。項目55ステップiが、第2のドーパントを含むように第2の部分を成長させるステップ、を含む項目54に記載の方法。項目56ステップiが、真性であるように第2の部分を成長させるステップ、を含む項目54に記載の方法。項目57ステップAが、それぞれのナノワイヤを成長させるステップと、いくつかのドーピングされた部分からなる反復するパターンをナノワイヤの長軸に沿って有するようにそれぞれの成長したナノワイヤをドーピングするステップと、を含む項目51に記載の方法。項目58ステップ1が、iそれぞれの成長したナノワイヤを第1のパターンに基づいてドーピングするステップであり、第1のパターンが、第1の部分および第2の部分を直列に備え、第1の部分が、第1のドーパントを含み、第2の部分が、第2のドーパントを含む、前記ナノワイヤをドーピングするステップと、iiそれぞれの成長したナノワイヤの長軸に沿って第1のパターンを反復するために、ステップiを少なくとも1回だけ反復するステップと、を含む項目57に記載の方法。項目59ステップ1が、iそれぞれの成長したナノワイヤを第1のパターンに基づいてドーピングするステップであり、第1のパターンが、第1の部分、第2の部分、および、第3の部分を直列に備え、第1の部分および第3の部分が、第1のドーパントを含む、前記ナノワイヤをドーピングするステップと、iiそれぞれの成長したナノワイヤの長軸に沿って第1のパターンを反復するために、ステップiを少なくとも1回だけ反復するステップと、を含む項目57に記載の方法。項目60ステップiが、第2の部分を第2のドーパントによってドーピングするステップ、を含む項目59に記載の方法。項目61ステップiが、第2の部分を真性にするステップ、を含む項目59に記載の方法。項目62複数の電気的コンタクトが、アノード電極およびカソード電極を含み、ステップBが、第1の距離にほぼ等しいアノード電極とカソード電極との間の距離を有するようにアノード電極およびカソード電極を基板上に形成するステップ、を含む項目51に記載の方法。項目63複数の電気的コンタクトが、ドレイン電極、ゲート電極、および、ソース電極を含み、ステップBが、第1の距離にほぼ等しいドレイン電極とゲート電極との間の距離を有するようにドレイン電極およびゲート電極を基板上に形成するステップと、第1の距離にほぼ等しいソース電極とゲート電極との間の距離を有するようにソース電極を基板上に形成するステップと、を含む項目51に記載の方法。項目64電気的デバイスであって、基板と、前記基板上に形成された第1の電気的コンタクトおよび第2の電気的コンタクトと、複数のナノワイヤであり、それぞれのナノワイヤが、p型ドーピング部分およびn型ドーピング部分がナノワイヤの長軸に沿って交互に現れるパターンを有し、それぞれのナノワイヤが、実質的に第1の距離に等しい前記p型ドーピング部分と前記n型ドーピング部分との連続する接合間の間隔を有し、少なくとも1つのナノワイヤが、前記第1の電気的コンタクトを前記第2の電気的コンタクトに結合する、前記複数のナノワイヤとを備え、前記第1の電気的コンタクトと前記第2の電気的コンタクトとの間の距離が、前記第1の距離にほぼ等しい、電気的デバイス。項目65前記第1の電気的コンタクトが、ソース電極であり、前記第2の電気的コンタクトが、ゲート電極であり、前記基板上に形成されたソース電極であり、ソース電極とゲート電極との間の距離が、前記第1の距離にほぼ等しい、前記ソース電極、をさらに備えた項目64に記載の電気的デバイス。項目66前記第1の電気的コンタクトが、カソード電極であり、前記第2の電気的コンタクトが、アノード電極である項目64に記載の電気的デバイス。項目67発光薄膜を製造する方法であって、A少なくとも1つの発光半導体ナノワイヤ材料を選択するステップと、B選択された少なくとも1つの発光半導体ナノワイヤ材料から複数のナノワイヤを形成するステップと、Cそれぞれのナノワイヤが少なくとも1つのPN接合を含むようにそれぞれのナノワイヤをドーピングするステップと、D複数のナノワイヤを基板上に成膜するステップと、を含む方法。項目68E第1の電気的コンタクトおよび第2の電気的コンタクトを基板上に形成するステップであり、少なくとも1つのナノワイヤが、第1の電気的コンタクトを第2の電気的コンタクトに結合する、前記形成するステップ、をさらに含む項目67に記載の方法。項目69ステップDが、ステップEの前に実行される項目68に記載の方法。項目70ステップEが、第1の電気的コンタクトおよび第2の電気的コンタクトを基板上の複数のナノワイヤの少なくとも一部分上に形成するステップ、を含む項目68に記載の方法。項目71第1の電気的コンタクトが、ソース電極であり、第2の電気的コンタクトが、ドレイン電極であり、Fゲート電極を基板上に形成するステップ、をさらに含む項目68に記載の方法。項目72第1の電気的コンタクトが、カソード電極であり、第2の電気的コンタクトが、アノード電極であり、ステップEが、Fカソード電極およびアノード電極を基板上に形成するステップ、を含む項目68に記載の方法。項目73ステップCが、交互に現れるN型ドーピング部分およびP型ドーピング部分を有するようにそれぞれのナノワイヤをドーピングするステップであり、それぞれのナノワイヤが、実質的に第1の距離に等しい交互にドーピングされた部分の連続する接合間の間隔を有する、前記ドーピングするステップ、を含む項目67に記載の方法。項目74E第1の電気的コンタクトおよび第2の電気的コンタクトを基板上に形成するステップであり、少なくとも1つのナノワイヤが、第1の電気的コンタクトを第2の電気的コンタクトに結合し、第1の電気的コンタクトと第2の電気的コンタクトとの間の距離が、第1の距離にほぼ等しい、前記形成するステップ、をさらに含む項目73に記載の方法。項目75ステップAにおいて選択された少なくとも1つの発光半導体材料が、蛍光材料、燐光材料、エレクトロルミネセンス材料、および、カソードルミネセンス材料の少なくとも1つを含み、ステップBが、蛍光材料、燐光材料、エレクトロルミネセンス材料、および、カソードルミネセンス材料の選択された少なくとも1つから複数のナノワイヤを形成するステップ、を含む項目67に記載の方法。項目76ステップAにおいて選択された少なくとも1つの発光半導体材料が、複数の蛍光材料を含み、ステップBが、選択された複数の蛍光材料から複数のナノワイヤを形成するステップ、を含む項目67に記載の方法。項目77ステップBが、それぞれのナノワイヤが実質的に同じ直径を有するように複数のナノワイヤを形成するステップ、を含む項目67に記載の方法。項目78ステップBが、複数の直径を有するナノワイヤを含むように複数のナノワイヤを形成するステップ、を含む項目67に記載の方法。項目79ステップAが、1選択されたそれぞれの発光半導体ナノワイヤ材料が選択されたものとは別の発光半導体ナノワイヤ材料と異なる色の光を放射するように複数の発光半導体ナノワイヤ材料を選択するステップ、を含む項目67に記載の方法。項目80ステップ1が、薄膜によって白色光が放射されるように複数の発光半導体ナノワイヤ材料を選択するステップ、を含む項目79に記載の方法。項目81ステップAが、桃色、赤色、橙色、黄色、緑色、青色、紫色、藍色、青紫色、茶色、赤外線、近赤外線、または、紫外線の光が薄膜によって放射されるように少なくとも1つの発光半導体ナノワイヤ材料を選択するステップ、を含む項目67に記載の方法。項目82ステップDが、ステップCの前に実行される項目67に記載の方法。項目83ステップCが、ステップDの前に実行される項目67に記載の方法。項目84発光半導体デバイスを製造する方法であって、A少なくとも1つの発光半導体ナノワイヤ材料を選択するステップと、B選択された少なくとも1つの発光半導体ナノワイヤ材料から複数のナノワイヤを形成するステップと、D複数のナノワイヤを基板上に成膜するステップと、E第1の電気的コンタクトおよび第2の電気的コンタクトを基板上に形成するステップであり、少なくとも1つのナノワイヤが、第1の電気的コンタクトを第2の電気的コンタクトに結合する、前記形成するステップとを含み、デバイスの動作中、光が、ナノワイヤと第1および第2の電気的コンタクトの一方との接合から放射される、方法。項目85少なくとも1つのナノワイヤを第1および第2の電気的コンタクトの一方に結合することによって、ショットキーダイオードが形成される項目84に記載の方法。項目86発光半導体デバイスであって、基板と、前記基板上に形成された第1の電気的コンタクトおよび第2の電気的コンタクトと、それぞれが少なくとも1つの発光半導体ナノワイヤ材料を備えた複数のナノワイヤであり、少なくとも1つのナノワイヤが、第1の電気的コンタクトを第2の電気的コンタクトに結合する、前記複数のナノワイヤとを備え、前記複数のナノワイヤが、両方の電気的コンタクトに接触した状態で前記基板上に固定化された、発光半導体デバイス。項目87デバイスの動作中、光が、ナノワイヤと第1および第2の電気的コンタクトの一方との接合から放射される項目86に記載の発光半導体デバイス。項目88それぞれのナノワイヤが、pn接合を含むようにドーピングされた項目86に記載の発光半導体デバイス。項目89前記一対の電気的コンタクト間の距離が、第1の長さにほぼ等しく、それぞれのナノワイヤが、それのそれぞれの長軸に沿って、複数のpn接合を有するようにドーピングされ、それぞれのナノワイヤが、前記第1の長さにほぼ等しい隣接するpn接合間の間隔を有する、項目86に記載の発光半導体デバイス。項目90前記それぞれのナノワイヤが、蛍光ナノワイヤ材料を備えた項目86に記載の発光半導体デバイス。項目91前記蛍光ナノワイヤ材料が、GaNを含む項目90に記載の発光半導体デバイス。項目92前記蛍光ナノワイヤ材料が、CdSe、InP、InAs、CdS、CdTe、ZnS、ZnSe、ZnO、PbSe、PbTe、PbS、HgTe、HgSe、および、HgSの少なくとも1つを含む項目90に記載の発光半導体デバイス。項目93前記複数のナノワイヤが、複数の蛍光ナノワイヤ材料を備えた項目86に記載の発光半導体デバイス。項目94前記複数のナノワイヤのすべてのナノワイヤが、実質的に同じ直径を有する項目86に記載の発光半導体デバイス。項目95前記複数のナノワイヤが、複数の直径を有するナノワイヤを含む項目86に記載の発光半導体デバイス。項目96半導体デバイスが、動作中に、桃色、赤色、橙色、黄色、緑色、青色、紫色、藍色、青紫色、茶色、赤外線、近赤外線、または、紫外線の光を放射する項目86に記載の発光半導体デバイス。項目97半導体デバイスが、動作中に、白色光を放射する項目86に記載の発光半導体デバイス。項目98ターゲット表面上にナノワイヤを配置するための方法であって、Aフローマスクの第1の表面に形成された少なくとも1つの通路がターゲット表面の一部分を覆うようにフローマスクの第1の表面をターゲット表面に重ね合わせるステップと、B複数のナノワイヤを含む液体を少なくとも1つの通路へ流し込むステップと、C少なくとも1つの通路を流れる液体に含まれるナノワイヤを、少なくとも1つの通路によって覆われたターゲット表面の一部分上に配置するステップと、を含む方法。項目99D少なくとも1つの通路を流れる液体の流れを中断し、ナノワイヤが、ターゲット表面の一部分上に配置されたままであることを可能にするステップ、をさらに含む項目98に記載の方法。項目100少なくとも1つの通路が、第1の表面に形成された複数の通路を備え、ステップBが、複数のナノワイヤを含む液体を複数の通路へ流し込むステップ、を含む項目98に記載の方法。項目101複数の通路のそれぞれの通路が、ターゲット表面の対応する部分を覆い、ステップCが、複数の通路を流れる液体に含まれるナノワイヤを、複数の通路のそれぞれの通路によって覆われたターゲット表面の対応する部分上に配置するステップ、を含む項目100に記載の方法。項目102ターゲット表面が、その上に形成された複数の導電性構造体を有し、ステップCが、少なくとも1つのナノワイヤによって複数の導電性構造体の導電性構造体間に少なくとも1つの接続を形成するステップ、を含む項目98に記載の方法。項目103ステップBが、ターゲット表面の一部分上に配置されるナノワイヤを、少なくとも1つの通路を流れる液体の流れの方向に実質的に平行に配向するステップ、を含む項目98に記載の方法。項目104D液体中のナノワイヤの濃度を選択するステップ、をさらに含む項目98に記載の方法。項目105ステップDが、ステップCにおいて、ターゲット表面の覆われた部分上に電気的接続を形成するのに十分な数のナノワイヤが、ターゲット表面の覆われた部分上に配置されるように、液体中のナノワイヤの濃度を選択するステップ、を含む項目104に記載の方法。項目106ナノワイヤをターゲット表面上に配置するための装置であって、ターゲット表面と重なり合うように構成された第1の表面を有する本体と、前記第1の表面に形成された少なくとも1つの通路と、ナノワイヤの流れを前記少なくとも1つの通路に供給するために前記本体に形成された入力ポートと、前記少なくとも1つの通路からナノワイヤの流れを取り出すために前記本体に形成された出力ポートとを備え、前記少なくとも1つの通路が、前記本体の前記第1の表面がターゲット表面と重なり合ったときに前記少なくとも1つの通路によって覆われるターゲット表面の一部分上に前記ナノワイヤの流れに含まれるナノワイヤが配置されるのを可能にするように形成された、装置。項目107前記少なくとも1つの通路が、前記第1の表面に形成された複数の通路を備えた項目106に記載の装置。項目108前記ターゲット表面が、半導体ウェーハ表面である項目106に記載の装置。項目109前記半導体ウェーハ表面が、その上に形成された集積回路のアレイを含む項目108に記載の装置。項目110前記ターゲット表面が、基板表面である項目106に記載の装置。項目111前記ナノワイヤの流れが、複数のナノワイヤを含む液体を含む項目106に記載の装置。項目112ターゲット表面が、その上に形成された複数の導電性トレースを有し、前記少なくとも1つの通路が、前記ナノワイヤの流れに含まれるナノワイヤが前記複数の導電性トレースに含まれる導電性トレース間に少なくとも1つの接続を形成するのを可能にする項目106に記載の装置。項目113ターゲット表面の一部分上に配置された前記ナノワイヤが、前記少なくとも1つの通路を流れる流れの方向に実質的に平行に配向された項目106に記載の装置。項目114前記少なくとも1つの通路の通路幅が、1μm~1000μmの範囲内に存在する項目106に記載の装置。項目115ナノワイヤをターゲット表面に塗布するためのシステムであって、ナノワイヤ溶液を提供する溶液供給源であり、前記ナノワイヤ溶液が、複数のナノワイヤを含む液体を含む、前記溶液供給源と、前記溶液供給源に結合されたノズルであり、前記ノズルが、少なくとも1つの出力開口を有する、前記ノズルとを備え、前記ノズルが、ナノワイヤ溶液を前記少なくとも1つの出力開口からターゲット表面上へ案内し、前記ナノワイヤ溶液に含まれる前記ナノワイヤが、前記ターゲット表面上においてお互いに実質的に平行に整列するようにターゲット表面上へ案内される、システム。項目116前記ノズルが、複数の出力開口を有する項目115に記載のシステム。項目117前記複数の出力開口が、ターゲット表面の重なり合った部分にナノワイヤ溶液を塗布する項目116に記載のシステム。項目118前記複数の出力開口が、ターゲット表面の複数の重なり合わない部分にナノワイヤ溶液を塗布する項目116に記載のシステム。項目119前記少なくとも1つの出力開口に含まれる出力開口の幅が、1μm~1000μmの範囲内に存在する項目115に記載のシステム。項目120前記少なくとも1つの出力開口に含まれる出力開口の幅が、前記複数のナノワイヤに含まれるナノワイヤの長さよりも大きいかまたはその長さに等しい幅≧長さ項目115に記載のシステム。項目121ナノワイヤを実質的に整列した状態でターゲット表面に塗布するための方法であって、Aナノワイヤ溶液を提供するステップであり、ナノワイヤ溶液が、複数のナノワイヤを含む液体を備えた、前記ナノワイヤ溶液を提供するステップと、Bナノワイヤ溶液をノズルの少なくとも1つの出力開口からターゲット表面上へ案内するステップとを含み、ステップBが、ターゲット表面上においてナノワイヤをお互いに実質的に平行に整列させるステップを含む。方法。項目122ステップBが、ナノワイヤ溶液をターゲット表面の重なり合った部分に案内するステップ、をさらに含む項目121に記載の方法。項目123ステップBが、ナノワイヤ溶液をターゲット表面の複数の重なり合わない部分に案内するステップ、をさらに含む項目121に記載の方法。項目124ステップBが、ノズルの少なくとも1つの出力開口からターゲット表面上へナノワイヤ溶液を押し出すために圧力を加えるステップ、をさらに含む項目121に記載の方法。項目125ターゲット表面が、基板であり、ステップBが、ナノワイヤ溶液をノズルの少なくとも1つの出力開口から基板上へ案内するステップ、をさらに含む項目121に記載の方法。項目126ターゲット表面が、ウェーハであり、ステップBが、ナノワイヤ溶液をノズルの少なくとも1つの出力開口からウェーハ上へ案内するステップ、をさらに含む項目121に記載の方法。項目127ターゲット表面が、実質的に切れ目のないシードであり、ステップBが、ナノワイヤ溶液をノズルの少なくとも1つの出力開口からシート上へ案内するステップ、をさらに含み、項目121に記載の方法が、Cノズルに対してのシートの位置を調節するステップ、をさらに含む項目121に記載の方法。項目128Cナノワイヤをターゲット表面に取り付けるステップ、をさらに含む項目121に記載の方法。項目129ステップCが、ターゲット表面上のナノワイヤを硬化させるステップ、を含む項目128に記載の方法。項目130ステップCが、電荷をターゲット表面に付与するステップ、を含む項目121に記載の方法。項目131複数の半導体デバイスを有する大面積マクロエレクトロニクス基板を製造する方法であって、Aナノワイヤ溶液をノズルの少なくとも1つの出力開口から基板上へ案内し、動作電流密度を達成するのに十分な密度のナノワイヤを備えたナノワイヤ薄膜を形成するステップと、Bナノワイヤ薄膜をパターン化し、複数の半導体デバイス領域を画定するステップと、C半導体デバイス領域においてオーミックコンタクトを形成し、それによって、電気的接続を複数の半導体デバイスに提供するステップと、を含む方法。項目132ステップAが、ナノワイヤ薄膜に含まれるナノワイヤを実質的に整列させるステップ、を含む項目131に記載の方法。項目133Dナノワイヤ薄膜を硬化させるステップ、をさらに含む項目131に記載の方法。項目134D電荷をターゲット表面に付与するステップ、をさらに含む項目131に記載の方法。項目135高い電子移動度を有する導電性ナノワイヤを設計する方法であって、A半導体材料を選択するステップと、B選択された半導体材料から製造されたナノワイヤの最大直径を決定するステップであり、その最大直径が、相当な電子の量子閉じ込めを提供する、前記最大直径を決定するステップと、を含む方法。項目136ステップBが、によって最大直径を計算するステップ、を含む項目135に記載の方法。項目137C選択された半導体材料から複数のナノワイヤを形成するステップであり、複数のナノワイヤに含まれるそれぞれのナノワイヤが、決定された最大直径よりも小さいかまたはその最大直径に等しい直径直径≦決定された最大直径を有するように形成される、前記形成するステップ、を含む項目135に記載の方法。項目138ステップ1が、Si、Ge、AlN、AlSb、GaN、GaP、GaAs、GaSb、InN、InP、InAs、InSb、ZnO、および、ZnSの中の1つであるように半導体材料を選択するステップ、を含む項目135に記載の方法。項目139ステップCが、予め定められた長さを有するように複数のナノワイヤに含まれるそれぞれのナノワイヤを形成するステップであり、それぞれのナノワイヤが、ナノワイヤにおける電子のバリスティック輸送を可能にする、前記形成するステップ、を含む項目135に記載の方法。項目140予め定められた係数Nが、3よりも大きいかまたは3に等しいN≧3項目136に記載の方法。項目141予め定められた係数Nが、5よりも大きいかまたは5に等しいN≧5項目140に記載の方法。項目142高い電子移動度を有する導電性ナノワイヤを製造する方法であって、A半導体材料を選択するステップと、B選択された半導体材料から複数のナノワイヤを形成するステップであり、それぞれのナノワイヤが、選択された半導体材料のために決定された最大直径よりも小さいかまたはその決定された最大直径に等しい直径直径≦決定された最大直径を有するように形成され、それぞれのナノワイヤが、相当な電子の量子閉じ込めを維持するのを可能にする、前記形成するステップと、を含む方法。項目143ステップBが、によって最大直径を計算するステップ、を含む項目142に記載の方法。項目144ステップ1が、Si、Ge、AlN、AlSb、GaN、GaP、GaAs、GaSb、InN、InP、InAs、InSb、ZnO、および、ZnSの中の1つであるように半導体材料を選択するステップ、を含む項目142に記載の方法。項目145それぞれのナノワイヤが、予め定められた長さよりも小さいかまたは予め定められた長さに等しい長さ長さ≦予め定められた長さを有し、それによって、電子のバリスティック輸送をナノワイヤにおいて発生させることができる項目142に記載の方法。項目146予め定められた係数Nが、3よりも大きいかまたは3に等しいN≧3項目143に記載の方法。項目147予め定められた係数Nが、5よりも大きいかまたは5に等しいN≧5項目146に記載の方法。項目148C電子を伝導キャリアとして使用するように複数のナノワイヤを構成するステップであり、それによって、複数のナノワイヤに含まれるナノワイヤにおいて、電子のフォノン散乱が、減少する、前記構成するステップ、をさらに含む項目142に記載の方法。項目149ステップCが、1複数のナノワイヤをn型ドーパント材料によってドーピングするステップ、を含む項目148に記載の方法。項目150ステップCが、1複数のナノワイヤをp型ドーパント材料によってドーピングするステップと、2電子を伝導キャリアにするのに十分なバイアス電圧を複数のナノワイヤに印加することによって、複数のナノワイヤを逆のモードで動作させるステップと、を含む項目148に記載の方法。項目151複数のナノワイヤが、トランジスタのソース電極とドレイン電極との間に結合され、ステップ2が、バイアス電圧をトランジスタのゲートバイアス電圧として複数のナノワイヤに印加するステップ、を含む項目150に記載の方法。項目152高い電子移動度を有する導体であって、動作電流レベルを達成するのに十分な密度のナノワイヤを有するナノワイヤ薄膜であり、それぞれのナノワイヤが、半導体材料を備え、かつ、前記半導体材料のために決定された最大直径よりも小さいかまたはその決定された最大直径に等しい直径直径≦決定された最大直径を有し、相当な電子の量子閉じ込めを前記それぞれのナノワイヤが維持するのを可能にする、前記ナノワイヤ薄膜、を備えた導体。項目153前記最大直径が、に基づいて計算される、項目152に記載の導体。項目154前記半導体材料が、Si、Ge、AlN、AlSb、GaN、GaP、GaAs、GaSb、InN、InP、InAs、InSb、ZnO、および、ZnSの中の1つである項目152に記載の導体。項目155それぞれのナノワイヤが、予め定められた長さよりも小さいかまたは予め定められた長さに等しい長さ長さ≦予め定められた長さを有し、それによって、電子のバリスティック輸送を前記それぞれのナノワイヤにおいて発生させることができる項目152に記載の導体。項目156予め定められた係数Nが、3よりも大きいかまたは3に等しいN≧3項目153に記載の導体。項目157予め定められた係数Nが、5よりも大きいかまたは5に等しいN≧5項目156に記載の導体。項目158ナノワイヤが、電子を伝導キャリアとして使用するように構成され、それによって、ナノワイヤにおいて、電子のフォノン散乱が、減少する項目152に記載の導体。項目159ナノワイヤが、n型ドーパント材料によってドーピングされ、電子を伝導キャリアとして使用するように構成された項目158に記載の導体。項目160ナノワイヤが、p型ドーパント材料によってドーピングされ、電子を伝導キャリアとして使用するのに十分なバイアス電圧をナノワイヤ薄膜に印加することによって、ナノワイヤ薄膜が、逆のモードで動作させられる、項目158に記載の導体。項目161複数のナノワイヤが、トランジスタのソース電極とドレイン電極との間に結合され、バイアス電圧が、トランジスタのゲートバイアス電圧として複数のナノワイヤに印加される項目160に記載の導体。項目162減少した表面散乱を有するナノワイヤを製造する方法であって、A半導体材料を選択するステップと、B選択された半導体材料から複数のナノワイヤを形成するステップと、C複数のナノワイヤに含まれるそれぞれのナノワイヤの周囲表面を絶縁層によってコーティングするステップと、を含む方法。項目163絶縁層が、誘電体層を備え、ステップCが、複数のナノワイヤに含まれるそれぞれのナノワイヤを誘電材料によってコーティングするステップ、を含む項目162に記載の方法。項目164絶縁層が、酸化物を備え、ステップCが、複数のナノワイヤに含まれるそれぞれのナノワイヤを酸化させ、複数の酸化したナノワイヤを生成するステップ、を含む項目162に記載の方法。項目165D複数の酸化したナノワイヤに含まれるそれぞれの酸化したナノワイヤをアニーリングするステップ、をさらに含む項目164に記載の方法。項目166ステップDが、それぞれの酸化したナノワイヤをH2雰囲気中においてアニーリングし、それぞれの酸化したナノワイヤの酸化された層と酸化されない部分との界面におけるダングリングボンドをパッシベーションするステップ、を含む項目165に記載の方法。項目167減少した表面散乱を有するナノワイヤを製造する方法であって、A半導体材料を選択するステップと、B選択された半導体材料から複数のナノワイヤを形成するステップと、C複数のナノワイヤに含まれるそれぞれのナノワイヤをドーピングするステップであり、それによって、それぞれのナノワイヤが、コア-シェル構造を備え、シェルが、それぞれのコアを取り巻くそれぞれのナノワイヤのドーピングされた外側層である、前記ドーピングするステップとを含み、ステップCが、動作中に、それぞれのナノワイヤのキャリアを実質的にコアに閉じ込めるステップ、を含む方法。項目168ステップCが、ドーピングされた外側層がそれぞれのコアのエネルギー準位に比較してより高いエネルギー準位を有するように、それぞれのナノワイヤのドーピングされる外側層のためのドーパント材料を選択するステップと、選択されたドーパント材料を用いて、複数のナノワイヤに含まれるそれぞれのナノワイヤをドーピングするステップと、を含む項目167に記載の方法。項目169前記ドーピングするステップが、ドーピングされた外側層の格子構造がコアの格子構造に実質的に整合するように、ドーピングされる外側層のためのドーパント材料を選択するステップと、選択されたドーパント材料を用いて、複数のナノワイヤに含まれるそれぞれのナノワイヤをドーピングするステップと、を含む項目167に記載の方法。項目170減少した表面散乱を有する半導体デバイスであって、複数の導電性ナノワイヤを備え、それぞれのナノワイヤが、半導体材料を備えたコアと、それぞれのコアを取り巻くシェルとを備え、前記シェルが、ドーパント材料によってドーピングされた前記半導体材料を備え、前記ドーピングされた半導体材料が、動作中に、前記それぞれのナノワイヤのキャリアをそれぞれの前記コアに実質的に閉じ込める、半導体デバイス。項目171前記ドーパント材料によって、前記シェルが、前記それぞれのコアに比較してより高いエネルギー準位を有する項目170に記載の半導体デバイス。項目172前記ドーパント材料によって、前記セルが、前記それぞれのコアの格子構造に十分に整合する格子構造を有し、それによって、前記それぞれのナノワイヤの前記キャリアが、動作中に、前記それぞれのコアに実質的に閉じ込められる項目170に記載の方法。項目173複数の半導体デバイスを有する電子的基板であって、基板と、動作電流レベルを達成するのに十分な密度のナノワイヤを備えて前記基板上に形成されたナノワイヤ薄膜であり、前記ナノワイヤ薄膜が、複数の半導体デバイス領域を画定する、前記ナノワイヤ薄膜と、前記半導体デバイス領域に形成されたコンタクトであり、それによって、電気的な接続を複数の半導体デバイスに提供する、前記コンタクトと、を備えた電子的基板。項目174半導体デバイスの少なくとも一部が、トランジスタを備え、前記コンタクトが、前記ナノワイヤ薄膜の上側または下側に形成されたゲート電極、ソース電極、および、ドレイン電極を備え、前記ナノワイヤ薄膜が、前記ソース電極と前記ドレイン電極との間にチャンネルを形成する項目173に記載の半導体デバイス。項目175半導体デバイスの少なくとも一部が、ダイオードを備え、前記コンタクトが、前記ナノワイヤ薄膜の上側または下側に形成されたアノード電極およびカソード電極を備えた項目173に記載の半導体デバイス。項目176前記ナノワイヤ薄膜が、前記アノード電極と前記カソード電極との間にpn接合を形成する項目175に記載の半導体デバイス。項目177前記ダイオードが、発光ダイオードを備えた項目175に記載の半導体デバイス。項目178半導体デバイスの少なくとも一部が、論理素子を備えた項目173に記載の半導体デバイス。項目179半導体デバイスの少なくとも一部が、メモリー素子を備えた項目173に記載の半導体デバイス。項目180半導体デバイスの少なくとも一部が、アクティブマトリックス駆動回路を備えた項目173に記載の半導体デバイス。項目181前記ナノワイヤが、それらの長軸に実質的に平行に整列させられた項目173に記載の半導体デバイス。項目182前記ナノワイヤが、ソース電極とドレイン電極との間の軸に実質的に平行に整列させられた項目174に記載の半導体デバイス。項目183前記ゲート電極が、基板上に形成され、前記ナノワイヤ薄膜が、前記ゲート電極上に形成され、前記ソース電極および前記ドレイン電極が、前記ナノワイヤ薄膜上に形成された項目174に記載の半導体デバイス。項目184前記ソース電極および前記ドレイン電極が、前記基板上に形成され、前記ナノワイヤ薄膜が、前記ソース電極および前記ドレイン電極上に形成され、前記ゲート電極が、前記ナノワイヤ薄膜上に形成された項目174に記載の半導体デバイス。項目185前記ゲート電極、前記ソース電極、および、前記ドレイン電極が、前記基板上に形成され、前記ナノワイヤ薄膜が、前記ゲート電極、前記ソース電極、および、前記ドレイン電極上に形成された項目174に記載の半導体デバイス。項目186前記ゲート電極、前記ソース電極、および、前記ドレイン電極が、前記ナノワイヤ薄膜上に形成された項目174に記載の半導体デバイス。項目187一部の半導体デバイス間の配線をさらに含む項目173に記載の半導体デバイス。項目188前記基板が、可撓性のある薄膜を含む項目173に記載の半導体デバイス。項目189前記基板が、透明な材料を含む項目173に記載の半導体デバイス。項目190前記基板が、透明な材料を含む項目173に記載の半導体デバイス。項目191前記ナノワイヤが、単結晶ナノワイヤであり、前記単結晶ナノワイヤにおいて、電気的なキャリアが、一般的なプレーナー単結晶半導体材料から形成されたデバイスにおいて輸送する電気的なキャリアの移動度に比べてもひけを取らない移動度で輸送する項目173に記載の半導体デバイス。項目192前記ナノワイヤ薄膜が、チャンネルにおいて、10ナノアンペアよりも大きいオン状態電流レベルを有するのに十分な数のナノワイヤを含む項目174に記載の半導体デバイス。項目193前記チャンネルが、1つよりも多いナノワイヤを含む項目174に記載の半導体デバイス。項目194前記ゲート電極の少なくとも一部が、1つよりも多いナノワイヤ薄膜を備えた項目174に記載の半導体デバイス。項目195チャンネルの少なくとも一部が、pn接合を備え、それによって、動作中に、pn接合が、光を放射する項目174に記載の半導体デバイス。項目196前記ナノワイヤが、ドーピングされた項目173に記載の半導体デバイス。項目197前記ナノワイヤの少なくとも一部が、ドーピングされたコアを有する項目173に記載の半導体デバイス。項目198前記ナノワイヤの少なくとも一部が、ドーピングされたシェルを有する項目173に記載の半導体デバイス。項目199前記ナノワイヤの少なくとも一部が、ドーピングされたコアおよびシェルを有する項目173に記載の半導体デバイス。項目200前記ナノワイヤの少なくとも一部が、酸化され、それによって、ゲート誘電体を形成する項目174に記載の半導体デバイス。項目201半導体デバイスの少なくとも一部が、別の回路に電気的に結合された項目173に記載の半導体デバイス。項目202前記回路が、論理回路である項目201に記載の半導体デバイス。項目203前記回路が、メモリー回路である項目201に記載の半導体デバイス。項目204前記回路が、アクティブマトリックス駆動回路である項目201に記載の半導体デバイス。項目205半導体デバイスの少なくとも一部が、別の回路に物理的に結合する項目173に記載の半導体デバイス。項目206前記回路が、論理回路である項目205に記載の半導体デバイス。項目207前記回路が、メモリー回路である項目205に記載の半導体デバイス。項目208前記回路が、アクティブマトリックス駆動回路である項目205に記載の半導体デバイス。項目209前記ナノワイヤが、パターン化された項目173に記載の半導体デバイス。項目210前記パターン化されたナノワイヤが、フォトリソグラフィーによってパターン化された項目209に記載の半導体デバイス。項目211前記パターン化されたナノワイヤが、スクリーン印刷された項目209に記載の半導体デバイス。項目212前記パターン化されたナノワイヤが、インクジェット印刷された項目209に記載の半導体デバイス。項目213前記パターン化されたナノワイヤが、ミクロ密着印刷された項目209に記載の半導体デバイス。項目214ナノワイヤが、回転塗布された項目173に記載の半導体デバイス。項目215ナノワイヤが、機械的に整列させられた項目173に記載の半導体デバイス。項目216ナノワイヤが、フロー整列させられた項目173に記載の半導体デバイス。項目217ナノワイヤが、剪断力整列させられた項目173に記載の半導体デバイス。項目218前記ナノワイヤが、基板上のどこにでもデバイスを実現することのできる統計的確率を有するのに十分な密度を備えた項目173に記載の半導体デバイス。項目219前記ナノワイヤの少なくとも一部分上に成膜された酸化物の層をさらに備えた項目173に記載の半導体デバイス。項目220前記ナノワイヤが、単結晶半導体材料の移動度よりも大きい移動度を有するバリスティック導体である項目173に記載の半導体デバイス。項目221前記ナノワイヤが、無作為に配向された項目173に記載の半導体デバイス。項目222前記ナノワイヤが、単層、二次単層、または、多層として形成された項目173に記載の半導体デバイス。項目223前記チャンネルに含まれる少なくとも1つのチャンネルのために、前記ナノワイヤに含まれる少なくとも2つのナノワイヤの第1の端部が、前記チャンネルの第1のコンタクトに電気的に結合され、前記少なくとも2つのナノワイヤの第2の端部が、前記チャンネルの第2のコンタクトに電気的に結合された項目174に記載の半導体デバイス。項目224複数の半導体デバイスを有する電子的な基板を製造する方法であって、a動作電流レベルを達成するのに十分なナノワイヤの密度を備えたナノワイヤ薄膜を基板上に形成するステップと、bナノワイヤ薄膜において複数の半導体デバイス領域を画定するステップと、c半導体デバイス領域においてコンタクトを形成し、それによって、電気的な接続を複数の半導体デバイスに提供するステップと、を含む方法。項目225ナノワイヤをそれらの長軸に実質的に平行に整列させるステップをさらに含む項目224に記載の方法。項目226ステップcが、ソース電極およびドレイン電極を形成するステップを含み、それによって、ナノワイヤが、それぞれのソース電極とそれぞれのドレイン電極との間に存在する長さを有するチャンネルを形成する項目224に記載の方法。項目227ゲート電極を形成するステップをさらに含む項目226に記載の方法。項目228ステップcが、アノード電極およびカソード電極を形成するステップを含む項目224に記載の方法。項目229ナノワイヤが、ソースコンタクトとドレインコンタクトとの間の軸にほぼ平行に整列させられる項目226に記載の方法。項目230ゲート電極が、基板上に形成され、ナノワイヤ薄膜が、ゲート電極上に形成され、ソース電極およびドレイン電極が、ナノワイヤ薄膜上に形成される項目227に記載の方法。項目231ソース電極およびドレイン電極が、基板上に形成され、ナノワイヤ薄膜が、ソース電極およびドレイン電極上に形成され、ゲート電極が、ナノワイヤ薄膜上に形成される項目227に記載の方法。項目232ゲート電極、ソース電極、および、ドレイン電極が、基板上に形成され、ナノワイヤ薄膜が、ゲート電極、ソース電極、および、ドレイン電極上に形成される項目227に記載の方法。項目233ゲート電極、ソース電極、および、ドレイン電極が、ナノワイヤ薄膜上に形成される項目227に記載の方法。発明の詳細な説明序文ここに図示され、そして、説明される特定の実施形態は、本発明の実施例であり、本発明の範囲を限定しようとするものでは決してないことを理解すべきである。実際に、説明を簡潔なものにするために、システムおよび、システムの個々の動作コンポーネントに含まれる構成要素の一般的な電子部品、製造方法、半導体デバイス、並びに、ナノワイヤNW、ナノロッド、ナノチューブ、および、ナノリボンの技術、並びに、その他の機能的側面は、ここでは、詳細には説明しない。さらに、説明を簡潔なものにするために、ここでは、本発明は、しばしば、ナノワイヤに関係するものとして説明され、また、半導体トランジスタデバイスに関係するものとして説明される。さらに、ナノワイヤの数およびそれらのナノワイヤの間隔は、説明される特定の実施形態のために提供され、それらの実施形態は、限定しようとするものではなく、様々なナノワイヤの数および間隔が、使用されてもよい。ナノワイヤが、しばしば、言及されるが、ここで説明される技術は、ナノロッド、ナノチューブ、および、ナノリボンにも応用できることを理解すべきである。さらに、ここで説明される製造技術は、あらゆる種類の半導体デバイスおよびその他の種類の電子コンポーネントを製作するのに使用されてもよいことを理解すべきである。さらに、この技術は、電気的システム、光システム、家庭用電化製品、産業用電子機器、無線システム、航空宇宙分野、または、その他の分野に利用するのに適したものである。ナノワイヤという用語は、ここで使用される場合、一般的には、500nm以下、好ましくは、100nm以下の少なくとも1つの断面寸法を含みかつ10以上、好ましくは、50以上、より好ましくは、100以上のアスペクト比長さ:幅を有する細長い導電性かまたは半導電性のあらゆる材料または、ここで説明されるその他の材料を意味する。そのようなナノワイヤの実施例には、国際公開特許出願第WO02/17362号、第WO02/48701号、および、第WO01/03208号に記載されるような半導体ナノワイヤ、カーボンナノチューブ、および、類似する寸法を有するその他の細長い導電性または半導電性の構造体が含まれる。ナノロッドという用語は、ここで使用される場合、一般的には、ナノワイヤに類似する細長い導電性かまたは半導電性のあらゆる材料または、ここで説明されるその他の材料を意味するが、ナノワイヤのアスペクト比よりも小さいアスペクト比長さ:幅を有する。2つかまたはそれ以上のナノロッドが、それらの縦軸に沿ってお互いに結合されてもよく、それによって、結合されたナノロッドは、電極間全体にわたることに注意されたい。あるいは、2つかまたはそれ以上のナノロッドは、実質的に、それらの縦軸に沿って整列してもよいが、お互いには結合されず、そのために、2つかまたはそれ以上のナノロッドの端部間には、小さな間隙が存在する。この場合、電子は、一方のナノロッドから他方のナノロッドへ飛び越えて小さな間隙を横断することによって、一方のナノロッドから他方のナノロッドへ流れてもよい。2つかまたはそれ以上のナノロッドは、実質的に、それらが経路を形成するように整列してもよく、その経路によって、電子は、電極間を移動してもよい。ここで説明される例としての実施形態は、主として、CdSおよびSiを使用するが、例えば、Si、Ge、Sn、Se、Te、B、Cダイヤモンドを含む、P、B-C、B-PBP6、B-Si、Si-C、Si-Ge、Si-SnおよびGe-Sn、SiC、BN/BP/BAs、AlN/AlP/AlAs/AlSb、GaN/Gap/GaAs/GaSb、InN/InP/InAs/InSb、BN/BP/BAs、AlN/AlP/AlAs/AlSb、GaN/GaP/GaAs/GaSb、InN/InP/InAs/InSb、ZnO/ZnS/ZnSe/ZnTe、CdS/CdSe/CdTe、HgS/HgSe/HgTe、BeS/BeSe/BeTe/MgS/MgSe、GeS、GeSe、GeTe、SnS、SnSe、SnTe、PbO、PbS、PbSe、PbTe、CuF、CuCl、CuBr、CuI、AgF、AgCl、AgBr、AgI、BeSiN2、CaCN2、ZnGeP2、CdSnAs2、ZnSnSb2、CuGeP3、CuSi2P3、Cu、AgAl、Ga、In、Tl、FeS、Se、Te2、Si3N4、Ge3N4、Al2O3、Al、Ga、In2S、Se、Te3、Al2CO、および、2つかまたはそれ以上のそのような半導体の適切な組み合わせから選択された半導体材料からなる半導電性のナノワイヤまたはナノリボンを含めて、ナノワイヤおよびナノリボンのためのその他の種類の材料が、使用されてもよい。ある種の側面においては、半導体は、周期表のIII族からのp型ドーパント、周期表のV族からのn型ドーパント、B、Al、および、Inからなるグループから選択されたp型ドーパント、P、As、および、Sbからなるグループから選択されたn型ドーパント、周期表のII族からのp型ドーパント、Mg、Zn、Cd、および、Hgからなるグループから選択されたp型ドーパント、周期表のIV族からのp型ドーパント、CおよびSiからなるグループから選択されたp型ドーパント、または、Si、Ge、Sn、S、Se、および、Teからなるグループから選択されたn型ドーパント、からなるグループからのドーパントを備えてもよい。さらに、ナノワイヤまたはナノリボンは、カーボンナノチューブ、または、導電性かまたは半導電性の有機ポリマー材料例えば、ペンタセンおよび遷移金属酸化物からなるナノチューブを含んでもよい。したがって、ナノワイヤという用語は、説明のために、ここに記載されたもの全体を通して言及されるが、ここに記載されたことは、ナノチューブ例えば、それの軸方向に形成された中空管を有するナノワイヤ状構造体を使用することも包含することを意図するものである。ナノチューブは、ここで説明される特性および利点を提供するために、ここでナノワイヤについて説明されるように、ナノチューブの組み合わせ/薄膜として、ナノチューブ単独で、あるいは、ナノワイヤと組み合わせて、形成されてもよい。さらに、本発明のナノワイヤ薄膜は、半導体ナノワイヤおよび/またはナノチューブおよび/またはナノロッドおよび/またはナノリボンおよび/またはそれらの異なる割合のあらゆる組み合わせおよび/または構造的特徴を含む不均一な膜であってもよいことに注意されたい。例えば、不均一な膜は、様々な直径および長さを備えたナノワイヤ/ナノチューブ、および、ナノチューブおよび/または様々な特徴を有するヘテロ構造のナノチューブを含んでもよい。本発明においては、詳細な説明の重点は、ナノワイヤ、ナノロッド、ナノチューブ、または、ナノリボン薄膜をプラスチック基板上で使用することに関するが、これらのナノ構造体が取り付けられる基板は、その他の材料から構成されてもよく、限定はしないが、例えば、シリコン、ガラス、水晶、ポリマーなどのような固体材料からなるウェーハなどの均一な基板、例えば、ガラス、水晶、ポリカーボネート、ポリスチレンなどのようなプラスチックなどの固体材料からなる大きな硬質のシートが含まれ、あるいは、例えば、構造的なもの、複合的なものなどのさらなる構成要素を備えてもよい。ポリオレフィン、ポリアミド、および、その他のものなどのプラスチックのロールのような可撓性のある基板、透明な基板、あるいは、それらの特徴を組み合わせたものが、使用されてもよい。例えば、基板は、最終的に所望されるデバイスの一部であるその他の回路または構造的要素を含んでもよい。そのような構成要素の特定の例は、電気的コンタクト、その他のワイヤ、導電性経路のような電気回路要素を含み、ナノワイヤまたはその他のナノスケール導電性要素、光学的要素および/または光電気的要素例えば、レーザ、LED、など、および、構造的要素例えば、微小カンチレバー、ピット、ウェル、ポスト、などを含む。実質的に整列するまたは配向されるとは、ナノワイヤの集合または集団内の大部分のナノワイヤの縦軸が、30°以内の単一方向に配向されることを意味する。大部分とは、様々な実施形態において、数が50よりも多いナノワイヤであると考えられるが、60、75、80、90、または、その他の割合のナノワイヤが、そのように配向された大部分であると考えられてもよい。ある種の好ましい側面においては、大部分のナノワイヤは、10°以内の所望の方向に配向される。さらなる実施形態においては、大部分のナノワイヤは、その他の数値または範囲以内の所望の方向に配向されてもよく、無作為に配向されること、または、等方的に配向されることを含む。ここでなされる空間的な記述例えば、上側、下側、上に、下に、上部、下部、などは、説明のためだけのものであり、本発明のデバイスは、どのような向きまたは形で空間的に配置されてもよいことを理解すべきである。また、ここで説明されるナノワイヤに使用される材料は、高い移動度を有する半導体材料の固有の機械的な可撓性を有し、真に可撓性のある高性能の電子部品を製造するのを可能にする。きわめて小さな直径およびきわめて大きなアスペクト比実施形態によっては、>1,000のために、ナノワイヤは、優れた機械的な可撓性および強度を有する。個々のナノワイヤは、破損するまでに曲率半径r<10μmで容易に曲げることができる。これらの高密度基板上の個々のそれぞれのナノワイヤは、同じ方向に整列させられるが、周囲のワイヤから物理的に独立しており、この可撓性は、本発明のナノワイヤ薄膜において保持され、濃密な無機の配向されたナノワイヤ薄膜DION薄膜を含む。デバイス内の個々のナノワイヤを曲げなくても、それぞれのナノワイヤは長さがほんの100μmであるという事実が、r≪1mmであることを巨視的に可能にする。ナノワイヤ薄膜の実施形態本発明は、システムおよびデバイスの性能を向上させるために、システムおよびデバイスにナノワイヤを使用することを指向するものである。例えば、本発明は、半導体デバイスにナノワイヤを使用することを指向する。本発明によれば、複数のナノワイヤが、高移動度薄膜として形成される。ナノワイヤ薄膜は、電子デバイスに使用され、デバイスの性能および生産性を向上させる。図1は、本発明の例としての実施形態によるナノワイヤ薄膜100の拡大写真を示す。半導体ナノワイヤ薄膜100は、デバイスの改善された動作を達成するために、また、簡単かつ安価な製造プロセスを可能にするために、一般的な電子デバイスにおける非晶質シリコン薄膜または有機薄膜の代わりに使用されてもよい。ナノワイヤ薄膜を使用することによって、本発明は、とりわけ、大きくて可撓性のある基板上に高性能で低コストのデバイスを製造するのに適したものとなる。ここで説明されるナノワイヤ薄膜100は、実現可能な様々な表面積で形成されてもよいことに注意されたい。例えば、本発明のナノワイヤ薄膜100は、1mm2以上、1cm2以上、10cm2以上、1m2以上の機能領域を有するように、それどころか、それよりも大きいかまたは小さい領域を有するように形成されてもよい。図1に示されるように、ナノワイヤ薄膜100は、お互いに近接して配置された複数の個々のナノワイヤを含む。ナノワイヤ薄膜100は、単一ナノワイヤの厚さに等しいかまたはそれよりも大きい様々な値の厚さを有してもよい。図1の実施例においては、ナノワイヤ薄膜100のナノワイヤは、それらの長軸が実質的にお互いに平行となるように整列させられる。別の実施形態においては、ナノワイヤ薄膜100のナノワイヤは、整列しておらず、その代わりに、無作為にかまたはそれとは別のやり方でお互いに異なる方向に配向されてもよいことに注意されたい。別の実施形態においては、ナノワイヤ薄膜100のナノワイヤは、等方的に配向されてもよく、それによって、高い移動度が、すべての方向において提供される。ナノワイヤ薄膜100のナノワイヤは、特定の用途に必要とされる場合に性能を向上させるために、電子流の方向に対してどのような形で整列させられてもよいことに注意されたい。図2は、本発明の例としての実施形態による、ナノワイヤ薄膜100を含む半導体デバイス200を示す。図2において、半導体デバイス200は、基板208上に形成されたソース電極202、ゲート電極204、ドレイン電極206を有するトランジスタとして示されている。ナノワイヤ薄膜100は、ゲート電極204の部分上において、ソース電極202とドレイン電極206との間に結合される。ナノワイヤ薄膜100は、実質的に、半導体デバイス200のトランジスタのチャンネル領域として動作し、ここでさらに説明されるように、半導体200が向上した特性で動作するのを可能にする。基板208に利用できる多くの種類の基板が、本明細書の別の箇所で説明される。半導体デバイス200は、説明のために、図2のトランジスタとして示されていることに注意されたい。関連する分野に精通する者には、ここに説明される教示から、ナノワイヤ薄膜100は、トランジスタに加えて、ダイオードも含めたいくつかの種類の半導体デバイスに含まれてもよいことがわかるはずである。いくつかの実施形態においては、ナノワイヤ薄膜100のナノワイヤは、ソース電極202とドレイン電極206との間全体にわたる単結晶半導体ナノワイヤである。したがって、電気的キャリアは、単結晶ナノワイヤによって輸送することができ、その結果として、現在の非晶質シリコン技術および多結晶シリコン技術によって実際には得ることのできない高い移動度が得られる。上述したように、ナノワイヤ薄膜100のナノワイヤは、整列または配向されてもよい。例えば、図2に示されるナノワイヤ薄膜100のナノワイヤは、ソース電極202とドレイン電極206との間のチャンネルの長手方向に平行に整列させられてもよく、あるいは、別の形で整列させられてもよい。ナノワイヤ薄膜100は、半導体デバイス200の所望の特性を提供するのに十分な数のナノワイヤによって形成されてもよい。例えば、ナノワイヤ薄膜100は、特定の半導体デバイスに要求される所望の電流密度または電流レベルを達成するのに十分な数のナノワイヤから形成されてもよい。例えば、図2のトランジスタの実施例においては、ナノワイヤ薄膜100は、約10ナノアンペアよりも大きいチャンネルにおける電流レベルを有するように形成されてもよい。一実施形態においては、ナノワイヤ薄膜100は、非対称の移動度を有するように形成されてもよい。例えば、これは、ナノワイヤ薄膜100のナノワイヤを非対称に整列させることによって、および/または、ナノワイヤを特定の形でドーピングすることによって実現されてもよい。そのような非対称の移動度は、第2の方向においてよりも第1の方向においてきわめて大きなものにされてもよい。例えば、非対称の移動度は、第2の方向においてよりも第1の方向において約10倍、100倍、1000倍、および、10000倍も大きく生成されてもよく、あるいは、これらの値の中間にあるか、これらの値よりも大きいか、または、これらの値よりも小さいその他のどのような非対称移動度の比を有するように生成されてもよい。ナノワイヤ薄膜100のナノワイヤは、性能を改善するために、様々な形でドーピングされてもよい。ナノワイヤは、半導体デバイス200に含める前に、あるいは、半導体デバイス200に含めた後に、ドーピングされてもよい。さらに、ナノワイヤは、それの長軸の一部分に沿って異なるようにドーピングされてもよく、また、ナノワイヤ薄膜100におけるその他のナノワイヤと異なるようにドーピングされてもよい。個々のナノワイヤのためのドーピング方式、および、ナノワイヤ薄膜のためのドーピング方式のいくつかの実施例が、以下に提供される。しかしながら、関連する分野に精通する者には、ここに説明される教示から、ナノワイヤおよびそれらの薄膜は、さらなるやり方でおよびここで説明されるやり方のあらゆる組み合わせでドーピングされてもよいことは明らかなことである。図3Aは、均一にドーピングされた単結晶ナノワイヤであるナノワイヤ300を示す。そのような単結晶ナノワイヤは、正しく制御された形で、p型かまたはn型の半導体としてドーピングされてもよい。ナノワイヤ300のようなドーピングされたナノワイヤは、改善された電子的特性を呈する。例えば、そのようナノワイヤは、別の単結晶材料に比べてひけを取らないキャリア移動度レベルを有するようにドーピングされてもよい。さらに、何らかの特定の動作理論に束縛されることなく、ナノワイヤチャンネル内部を横断する電子波の1次元性のために、また、小さな散乱確率のために、そのようナノワイヤは、バルク単結晶材料よりもさらに高い移動度を達成することができる。単一p型Siシリコンナノワイヤの場合、最大で1500cm2/Vsのキャリア移動度レベルが、示されており、また、n型InPナノワイヤの場合、最大で4000cm2/Vsのキャリア移動度レベルが、示されている。図3Bは、コア-シェル構造に基づいてドーピングされたナノワイヤ310を示す。図3Bに示されるように、ナノワイヤ310は、ドーピングされた表面層302を有し、その表面層302は、ナノワイヤ310の表面上における分子の単層だけであることを含めて、様々な厚みレベルを有してもよい。そのような表面ドーピングは、ナノワイヤの伝導チャンネルから不純物を分離し、不純物関連散乱現象を抑制し、それによって、大きく向上したキャリア移動度をもたらすことができる。例えば、ナノワイヤが、コア-シェル構造に基づいてドーピングされた場合、ナノワイヤ内部においてバリスティック輸送を達成することができる。バリスティック輸送は、電気的キャリアがナノワイヤによって本質的に抵抗のない状態で輸送されることである。ナノワイヤのドーピングに関するさらなる詳細な説明が、以下に提供される。図3Cは、ナノワイヤ320を示し、そのナノワイヤ320は、均一にドーピングされ、別の種類のコア-シェル構造に基づいて、誘電体層304によってコーティングされる。誘電体層304は、SiO2またはSi3N4のような様々な誘電材料から選択されてもよい。誘電体層304の使用は、本明細書の別の箇所で説明されるように、半導体デバイス200の製造を簡単なものにすることができる。誘電体層304は、以下でさらに説明されるように、ナノワイヤ320上に形成されてもよい。図3Dは、ナノワイヤ330を示し、そのナノワイヤ330は、図3Bに示されるコア-シェル構造に基づいてドーピングされた表面層302を備えてドーピングされ、さらに、図3Cに示されるように、誘電体層304によってコーティングされる。図4Aおよび図4Bは、本発明の例としてのドーピング実施形態による、半導体デバイス200の実施例を示す。図4Aに示されるように、基板208の上面は、ドーパント層402によってコーティングされる。ドーパント層402は、電子供与体ドーピング材料または電子受容体ドーピング材料を含む。半導体デバイス200の特性は、ドーパント層402を提供することによって制御されてもよい。電子供与体材料または電子受容体材料は、負電荷キャリアまたは正電荷キャリアをナノワイヤに提供し、それぞれ、n型チャンネルトランジスタまたはp型チャンネルトランジスタを実現する。半導体デバイス200のこの構造において、きわめて高い移動度レベルを達成することができる。なぜなら、ドーパントは、実際の伝導チャンネルから分離されるからである。図4Bに示されるように、ドーパント層402は、ナノワイヤ薄膜100を取り囲む実質的に局所的に限定された基板208の領域を覆う。実施形態によっては、半導体デバイス200に付加されるドーパント層402は、n型およびp型の異なる特性に基づいてドーピングされた2つかまたはそれ以上の領域を有するようにパターン化されてもよい。例えば、図4Bの実施形態においては、ドーパント層402は、n型の特性によってドーピングされた第1の部分404と、p型の特性によってドーピングされた第2の部分406とを有する。そのような実施形態においては、発光ダイオードLEDを含めた様々な電子デバイスおよび光電子デバイスに基づいて、pn接合を達成することができる。上述したように、ドーパント層402は、半導体デバイス200を実際に製造する前かまたは後に基板208上に提供されてもよい。これらの材料から製造されたナノワイヤの集合は、高性能の電子部品のための有益なビルディングブロックである。実質的に同じ方向に配向されたナノワイヤの集合は、高い移動度の値を有する。さらに、ナノワイヤは、溶液中において柔軟に処理することができ、安価な製造を可能にする。ナノワイヤの集合は、ナノワイヤ薄膜を実現するために、溶液からどのような種類の基板上にも容易に組み立てることができる。例えば、高性能電子部品に使用するために、半導体デバイスに使用されるナノワイヤ薄膜は、2、5、10、100、および、これらの数の中間にあるかまたはこれらの数よりも多いその他のどのような数のナノワイヤを含むように形成されてもよい。ナノワイヤは、有機半導体材料のようなポリマー/材料と組み合わせられると、高性能の複合材料を製造するのに使用することもでき、その複合材料は、どのような種類の基板上にも柔軟に回転塗布spin-castすることができることに注意されたい。ナノワイヤ/ポリマー複合材料は、純粋なポリマー材料よりも優れた特性を提供することができる。ナノワイヤ/ポリマー複合材料に関するさらに詳細な説明が、以下に提供される。上述したように、ナノワイヤの集合または薄膜は、実質的にお互いに平行になるように整列させられてもよく、あるいは、非整列の状態または無作為の状態のままにしておいてもよい。ナノワイヤの非整列の集合または薄膜は、多結晶シリコン材料に匹敵するかまたはそれよりも優れた電子的特性を提供し、それらの特性は、典型的には、1cm2/Vsから10cm2/Vsまでの範囲にある移動度の値を有する。ナノワイヤの整列した集合または薄膜は、単結晶材料に匹敵するかまたはそれよりも優れた性能を有する材料を提供する。さらに、整列したバリスティックナノワイヤ例えば、図3Bに示されるようなコア-シェルナノワイヤを含むナノワイヤの集合または薄膜は、単結晶材料よりも大幅に改善された性能を提供することができる。整列および非整列のナノワイヤ薄膜および複合材料および非複合材料のナノワイヤ薄膜は、本発明によれば、様々な方法で製造することができる。これらの種類のナノワイヤ薄膜を組み立てかつ製造するための例としての実施形態が、以下に提供される。無作為に配向されたナノワイヤ薄膜は、様々な方法で得ることができる。例えば、ナノワイヤは、適切な溶液中に分散させてもよい。そして、ナノワイヤは、回転塗布法、滴下乾燥drop-and-dry法、流し乾燥flood-and-dry法、または、浸漬乾燥dip-and-dry法を用いて、所望の基板上に成膜されてもよい。これらのプロセスは、高い被覆率を保証するために、複数の回数だけ実行されてもよい。ナノワイヤ/ポリマー複合材料からなる無作為に配向された薄膜が、同じようにして製造されてもよく、ナノワイヤが分散した溶液がポリマー溶液であることを提供する。整列したナノワイヤ薄膜は、様々な方法で得ることができる。例えば、整列したナノワイヤ薄膜は、以下の技術を用いて製造されてもよい。すなわち、aLangmuir-Blodgett膜整列、bその全体がここに組み入れられる2002年9月10日に出願された米国特許出願第10/239,000号代理人整理番号第01-000540号に記載されるような流体フローfluidicflow法、および、c機械的な剪断力の印加。例えば、機械的剪断力は、ナノワイヤを第1の表面と第2の表面との間に配置し、そして、ナノワイヤを整列させるために、第1の表面および第2の表面を反対方向に動かすことによって、使用されてもよい。ナノワイヤ/ポリマー複合材料からなる整列した薄膜は、これらの技術を用いて得ることができ、それに続いて、所望のポリマーが、生成されたナノワイヤ薄膜上に回転塗布される。例えば、ナノワイヤは、液体ポリマー溶液中に堆積させられてもよく、そして、これらの整列プロセスの1つかまたはその他の整列プロセスに基づいて、整列させることが実行されてもよく、そして、整列したナノワイヤを硬化させてもよい紫外線硬化、架橋、など。また、ナノワイヤ/ポリマー複合材料からなる整列した薄膜は、ナノワイヤ/ポリマー複合材料からなる無作為に配向された薄膜を機械的に引き伸ばすことによって得ることもできる。ナノワイヤ薄膜を組み込んだ電子デバイスの製造本発明によるナノワイヤ薄膜を組み込んだ電子デバイスおよびシステムを製造する実施形態が、この章でさらに詳細に説明される。これらの実施形態は、説明のためにここに記載されるものであり、限定するものではない。この章で説明されるような本発明の電子デバイスおよびシステムは、関連する分野に精通する者にはここに説明される教示から明らかなように、別のやり方で製造されてもよい。図5は、本発明のナノワイヤ薄膜を組み込んだ複数の半導体デバイスを製造するための例としてのステップを提供するフローチャート500を示す。図5のステップは、関連する分野に精通する者にはここに説明される教示から明らかなように、図示される順序で実行されなくてもよい。以下の説明に基づいて、関連する分野に精通する者は、その他の構造的実施形態を考えることができる。これらのステップが、以下に詳細に説明される。フローチャート500は、ステップ502によって開始する。ステップ502において、ナノワイヤ薄膜が、動作電流レベルを達成するのに十分なナノワイヤの密度で基板上に形成される。例えば、上述したように、ナノワイヤ薄膜は、本発明に基づいて、様々な方法で基板上に形成されてもよい。ナノワイヤ薄膜は、動作電流レベルを達成するのに十分なナノワイヤの密度で形成される。十分な動作電流レベルは、典型的には、用途に基づいて決定される。例えば、電流レベルは、ナノアンペアの範囲にあってもよく、2ナノアンペアおよびそれよりも大きいかまたは小さい電流レベルを含む。ナノワイヤ薄膜は、必要とされる電流レベルを得るために、本明細書の別の箇所で説明される様々なやり方で形成されてもよい。ナノワイヤ薄膜は、整列させられてもよく、あるいは、整列させられなくてもよく、また、複合材料かまたは非複合材料であってもよい。例えば、必要とされる動作電流密度を達成するために、最低限の数のナノワイヤが、基板上に所定の面積を有するナノワイヤ薄膜に含まれてもよい。したがって、形成されたそれぞれの半導体デバイスは、動作電流レベルで電流を流すのに十分な数のナノワイヤを有する。例えば、必要とされるナノワイヤ数/単位面積は、1ナノワイヤ、2ナノワイヤ、および、それよりも多いその他のどのような数のナノワイヤであってもよく、5、10、100、または、それ以上の数を含む。ステップ504において、複数の半導体デバイス領域が、ナノワイヤ薄膜において画定される。例えば、図2に示される単一半導体デバイス200を参照すると、ステップ502において形成されたナノワイヤ薄膜全体が、局所的なナノワイヤ薄膜100を半導体デバイスが形成される基板の領域ごとに形成するために、パターン化される。別の実施形態においては、ナノワイヤ薄膜は、パターン化されなくてもよい。特定の基板上においては、半導体デバイス領域は、すべて、同じ種類の半導体デバイスを画定してもよく、あるいは、2つかまたはそれ以上の異なる種類の半導体デバイスを画定してもよいことに注意されたい。ステップ506において、コンタクト例えば、電極領域が、半導体デバイス領域に形成され、それによって、電気的接続が、複数の半導体デバイスに提供される。半導体デバイスは、電気的接続を提供するために形成されるどのような数の必要とされるコンタクト領域を有してもよい。例えば、ダイオードまたはその他の2端子デバイスは、アノード電極およびカソード電極を形成されてもよい。例えば、再度、図2に示される単一半導体デバイス200を参照すると、3つのコンタクト領域、すなわち、ソース電極202、ゲート電極204、および、ドレイン電極206が、形成された。その他の半導体デバイスは、より多いかまたは少ない数のコンタクト領域を形成されてもよい。様々な種類のコンタクト領域が、ステップ506において、形成されてもよいことに注意されたい。コンタクト領域は、オーミックおよび非オーミックであってもよい。例えば、非オーミックショットキーダイオードバリヤコンタクトが、電極として使用されてもよい。ショットキーダイオードバリヤコンタクトは、一般的には、高品質のゲート誘電体を作成するのが難しい場合に、III-V族半導体材料に使用される。この分野に通常の知識を有する者には明らかなように、ソース電極202、ゲート電極204、および、ドレイン電極206は、金属、合金、シリサイド、多結晶シリコン、または、それらに類似するもののような導電性の材料から形成され、それらを組み合わせたものを含む。実施形態によっては、図5のフローチャート500は、ナノワイヤをドーピングするステップを含んでもよい。ナノワイヤは、薄膜として形成される前に、または、薄膜として形成された後に、ドーピングされてもよい。ナノワイヤ薄膜は、基板上に形成された後にドーピングされてもよい。ナノワイヤは、様々なやり方でドーピングされてもよく、図3A~図3Dを参照して上述したやり方を含む。例えば、ナノワイヤのコアが、ドーピングされてもよく、および/または、ナノワイヤのシェル層が、ドーピングされてもよい。さらに、個々のナノワイヤおよび/またはナノワイヤ薄膜は、それらのそれぞれの長手方向に沿った異なる領域において異なるようにドーピングされてもよい。さらに、実施形態によっては、図5のフローチャート500は、誘電体層をナノワイヤ上に形成するステップを含んでもよい。誘電体層は、ナノワイヤを酸化させることによって、あるいは、誘電体層を形成することによって、形成されてもよい。例えば、その他の酸化されていない高い誘電率の材料が、使用されてもよく、窒化シリコン、Ta2O5、TiO2、ZrO2、HfO2、Al2O3、および、その他の材料を含む。ナノワイヤの窒化は、ナノワイヤの酸化に使用されるプロセスに類似するプロセスによって実施されてもよい。これらの材料は、化学気相成長法CVDまたは溶液位相オーバーコーティングsolutionphaseover-coatingによって、または、簡単に、適切な前駆体を基板上に回転塗布することによって、ナノワイヤに付加されてもよい。その他の知られている技術が、使用されてもよい。図5のステップは、単一または複数の半導体デバイスを基板上に製造することに適応させることができる。図6A~図6Fは、本発明の実施形態による、複数の半導体デバイスをその上に有する基板600を製造する様々なステージを示す。図5に示されるフローチャート500のステップは、図6A~図6Fに示されるプロセスに関連させて以下で言及される。図6Aは、基板600の斜視図を示す。基板600は、どのような種類の基板であってもよく、シリコン、ガラス、水晶、ポリマー、および、ここで説明されあるいは知られているその他のあらゆる種類の基板を含む。基板600は、大きな面積または小さな面積であってもよく、また、可撓性のあるプラスチックまたは薄膜基板のような種類の硬質のものまたは可撓性のあるものであってもよい。基板600は、不透明または透明であってもよく、また、導電性材料、半導電性材料、または、非導電性材料から製造されてもよい。図6Bは、基板600上に複数のゲート204をパターン化することを示す。ゲート204は、例えば、一般的なフォトリソグラフィープロセス、インクジェット印刷プロセス、または、ミクロ密着印刷プロセスを用いて、あるいは、その他のプロセスによって、基板600上にパターン化されてもよい。図6Bに示される複数のゲート204のパターン化は、例えば、図5に示されるフローチャート500のステップ506中において実行されてもよい。図6Cは、基板600上に誘電体層602を成膜することを示す。誘電体層602は、複数のゲート204を電気的に絶縁する。基板600上に誘電体層602を成膜することは、蒸着、ポリマーの溶液塗布、または、酸化物誘電体を用いて、および、その他のプロセスによって、なされてもよい。基板600上に成膜されるべきナノワイヤがそれら自身の誘電体層によって絶縁されていれば、基板600上に誘電体層602を成膜することはなくてもよいことに注意されたい。例えば、図3Cおよび図3Dに示されるナノワイヤ320および330は、それらの表面上に予め形成された誘電材料層304を有する。誘電体層のない直接接触デバイスを考えることもできる。図6Dは、基板600上にナノワイヤ薄膜604を成膜することを示す。ナノワイヤ薄膜604の成膜は、本明細書の別の箇所に説明される様々な処理を用いてなされてもよく、回転塗布技術、Langmuir-Blodgett整列技術、機械的整列技術、および、フロー整列技術を含む。図6Dに示されるナノワイヤ薄膜604の成膜は、例えば、図5に示されるフローチャート500のステップ502中において実行されてもよい。図6Eは、ナノワイヤ薄膜604を複数のナノワイヤ薄膜100にパターン化することを示す。ナノワイヤ薄膜604のパターン化は、様々なプロセスを用いてなされてもよく、リソグラフィー技術を含む。ナノワイヤ薄膜604の成膜およびパターン化は、図6Dおよび図6Eに示されるように、インクジェット印刷法またはミクロ密着印刷法などの様々なプロセスを用いて同時になされてもよいことに注意されたい。複数のナノワイヤ薄膜604を図6Eに示される複数のナノワイヤ薄膜100にパターン化することは、例えば、図5に示されるフローチャート500のステップ504中において実行されてもよい。図6Fは、複数のソース202および複数のドレイン206をパターン化し、複数の半導体デバイス200を形成することを示す。ソース電極およびドレイン電極のパターン化は、図6Bに示されるような複数のゲート204をパターン化するのに使用されたプロセスに類似するプロセスを用いてなされてもよい。図6Fに示される複数のソースおよび複数のドレインのパターン化は、例えば、図5に示されるフローチャート500のステップ506中において実行されてもよい。ゲート204、ソース202、および、ドレイン206がパターン化される順序は、変更されてもよいことに注意されたい。例えば、ゲート204、ソース202、および、ドレイン206は、お互いに同時にまたは別々にパターン化されてもよい。それらは、すべて、ナノワイヤ薄膜604を成膜する前に、または、その後に、パターン化されてもよい。ソース202およびドレイン206は、ナノワイヤ薄膜604を成膜する前に、パターン化され、その後に、ゲート204が、パターン化されてもよい。あるいは、ゲート204は、ナノワイヤ薄膜604を成膜する前に、パターン化され、その後に、ソース202およびドレイン206が、パターン化されてもよい。また、ソース202かまたはドレイン206の一方が、ナノワイヤ薄膜604を成膜する前に、パターン化され、その後に、他方が、パターン化されてもよい。実施形態によっては、ナノワイヤ薄膜の1つよりも多い層が、基板の所定の領域に付加されてもよいことに注意されたい。複数の層は、より大きな導電性を可能にすることができ、そして、それぞれの半導体デバイスの電気的特性を変更するのに使用されてもよい。複数の層は、お互いに類似し、あるいは、お互いに異なるものであってもよい。例えば、異なる方向に整列し、異なってドーピングされ、および/または、異なって絶縁されたナノワイヤを有する2つかまたはそれ以上のナノワイヤ薄膜の層が、特定の半導体デバイスに使用されてもよい。特定の半導体デバイスのコンタクト領域は、複数層のナノワイヤ薄膜の1つかまたはそれ以上のいずれかの層に結合されてもよい。ナノワイヤ薄膜は、必要に応じて、ナノワイヤの単層として、ナノワイヤの二次単層として、および、ナノワイヤの単層よりも大きいものとして形成されてもよいことに注意されたい。大面積マクロエレクトロニクス基板ナノワイヤ材料上述したように、電子的な膜および電気光学的な膜は、半導電性材料から製造されたナノワイヤを用いて、マクロエレクトロニクスすなわち、大面積エレクトロニクス基板上に形成されてもよい。さらに、本発明の実施形態によれば、ナノワイヤは、別の材料から製造されてもよく、これらのナノワイヤは、半導体材料から製造されたナノワイヤの場合と同じような方法で膜を形成するのに使用されてもよい。本発明の実施形態においては、ナノワイヤは、磁性材料、強誘電材料、熱電材料、圧電材料、金属/合金、および、遷移金属酸化物材料のような材料から製造されてもよい。さらに、対応する薄膜は、磁性ナノワイヤ、強誘電ナノワイヤ、熱電ナノワイヤ、圧電ナノワイヤ、金属/合金、および、遷移金属酸化物ナノワイヤから形成されてもよい。したがって、これらの薄膜は、対応する磁性材料、強誘電材料、熱電材料、圧電材料、金属材料、または、遷移金属酸化物材料の特性を呈し、そして、可撓性または非可撓性の大面積基板上に形成されることが可能である。したがって、本発明によれば、まったく新しい材料/デバイスを形成することができる。例えば、図3Aに示されるナノワイヤ300は、磁性材料、強誘電材料、熱電材料、圧電材料、金属材料、または、遷移金属酸化物材料から製造されたナノワイヤであってもよい。さらに、図1に示されるナノワイヤ薄膜100は、したがって、例えば、磁性ナノワイヤの薄膜、強誘電ナノワイヤの薄膜、熱電ナノワイヤの薄膜、圧電ナノワイヤの薄膜、金属ナノワイヤの薄膜、または、遷移金属酸化物ナノワイヤの薄膜、あるいは、それらのどのような組み合わせであってもよい。したがって、図2に示される半導体デバイス200のようなデバイスは、1つかまたはそれ以上のこれらの材料から製造されたナノワイヤ薄膜を用いて、形成されてもよい。これらのデバイスは、磁性ナノワイヤのようなナノワイヤ材料の種類に応じて、電気的コンタクトを必要とし、あるいは、必要としないかもしれない。例えば、本明細書の別の箇所で説明されるように、半導電性ナノワイヤ薄膜は、図2に示される半導体デバイス200のような電気的デバイスに使用されてもよい。半導体デバイス200は、ソース電極202、ゲート電極204、および、ドレイン電極206を有する3端子トランジスタデバイスである。図2に示されるように、ナノワイヤ薄膜100は、ソース電極202をドレイン電極206に結合する。ゲート電極204は、ナノワイヤ薄膜100に隣接して形成される。動作中、十分な電圧がゲート電極204に印加されると、電流が、ドレイン電極206とソース電極202との間に流れることができる。別の実施形態においては、ゲート電極204は、存在しなくてもよく、デバイス200は、ダイオードのように、2端子デバイスとして動作する。例えば、そのような別の実施形態においては、ソース電極202およびドレイン電極206は、カソード電極およびアノード電極であってもよい。一実施形態においては、ナノワイヤ薄膜100が、磁性材料、強誘電材料、熱電材料、圧電材料、金属材料、または、遷移金属酸化物材料の1つから形成される場合、その特定のナノワイヤ材料の特性が、その薄膜が組み込まれた電気的デバイスの動作中に現れるかもしれない。例えば、一実施形態においては、電流が、強誘電ナノワイヤ薄膜に流されると、永久的または非永久的な種類の電気分極が、強誘電ナノワイヤ薄膜に発生するかもしれない。例としての別の実施形態においては、電流が、圧電ナノワイヤの薄膜に流されると、圧電ナノワイヤの薄膜に変形応力を発生させることができ、それは、圧電ナノワイヤ薄膜の形状の変化、移動、および/または、振動として現れるかもしれない。そのような圧電ナノワイヤ薄膜は、例えば、オーディオおよびその他の技術分野に利用されてもよい。遷移金属酸化物材料は、圧電ナノワイヤを製造するのに使用することのできる例としての材料である。例としての別の実施形態においては、電流が、熱電ナノワイヤの薄膜に流されると、熱が、熱電ナノワイヤ薄膜の一端から他端へ伝導される。そのような熱電ナノワイヤ薄膜は、温度制御の分野および加熱の分野において、とりわけ、空間的に局所的な加熱および/または冷却が望まれる利用分野においてなど、多くの利用分野を有するかもしれない。磁性ナノワイヤは、動作するために、電気的コンタクトに結合されなくてもよいかもしれない。磁性ナノワイヤ薄膜は、表面に磁気特性を付与するために、その表面上に形成されてもよい。ナノワイヤ薄膜は、特定の用途によって必要とされるような寸法を有してもよい。金属ナノワイヤは、有効な導体を必要とする用途において、薄膜として形成されてもよい。さらに、インダクター、変圧器、および、電磁石のような電気的デバイスは、金属ナノワイヤ薄膜から形成されてもよい。図7は、本発明の実施形態に基づいて本発明のナノワイヤ薄膜を組み込んだ電気的デバイスを製造するための例としてのステップを提供するフローチャート700を示す。関連する分野に精通する者は、以下の説明に基づいて、その他の構造的実施形態を考え出すことができる。これらのステップが、以下で詳細に説明される。フローチャート700は、ステップ702によって開始する。ステップ702において、複数の磁性ナノワイヤ、強誘電ナノワイヤ、熱電ナノワイヤ、圧電ナノワイヤ、金属ナノワイヤ、または、遷移金属酸化物ナノワイヤが、基板上に成膜される。例えば、基板は、図2に示される基板208であってもよい。さらに、複数のナノワイヤは、上述したナノワイヤ薄膜100であってもよく、ナノワイヤ薄膜は、磁性材料、強誘電材料、熱電材料、圧電材料、金属/合金材料、または、遷移金属酸化物材料から製造される。ナノワイヤは、ナノワイヤがお互いに無作為に整列するように、あるいは、ナノワイヤがそれらの長軸が実質的に平行になるように整列した状態で、基板上に成膜されてもよい。ステップ704において、第1および第2の電気的コンタクトが、基板上に形成される。例えば、第1および第2の電気的コンタクトは、図2に示されるように、ソース電極202およびドレイン電極206であってもよい。そのような実施形態においては、同様に、ゲート電極が、基板上に形成されてもよい。あるいは、第1および第2の電気的コンタクトは、カソード電極およびアノード電極であってもよい。さらなる実施形態においては、第1および第2の電気的コンタクトは、その他の種類のコンタクトであってもよい。さらに、その他の数のコンタクト/さらなるコンタクトが、基板上に形成されてもよい。ステップ702および704は、どのような順序で実行されてもよい。ステップ702および704の作用は、少なくとも1つのナノワイヤが第1の電気的コンタクトを第2の電気的コンタクトに結合することである。本明細書の別の箇所で説明されるようなそれに続くプロセスステップが、必要に応じて実行されてもよく、ナノワイヤのパターン化、ナノワイヤのドーピング、および、電気的コンタクトに接触した状態でナノワイヤを基板に接着/付着させあるいは接着/付着するのを可能にすることを含む。高い移動度で電子および正孔の両方を伝導する大面積マクロエレクトロニクス材料p型ドーパントおよびn型ドーパントの両方をシリコンのような単一半導体に組み込むことができるが、同じ材料内に両方の種類のキャリアが存在することは、キャリアの再結合および消滅をもたらし、結果として、いずれのキャリアの場合にも貧弱な移動度となる。したがって、一般的な手段による単一半導体におけるp型ドーパントおよびn型ドーパントの再結合は、望ましいものではない。本発明の実施形態によれば、p型ドーピングナノワイヤおよびn型ドーピングナノワイヤは、別個に製造され、そして、マクロエレクトロニクス基板のような表面上に均一な混合物として成膜されてもよい。巨視的なレベルにおいては、結果として得られた材料は、高濃度のn型ドーパントおよびp型ドーパントの両方を含むと考えられる。しかしながら、個々の種類のキャリアは、お互いから物理的に分離されすなわち、それらは、異なるナノワイヤ内に存在する、その結果として、それらは、実質的に、相互に作用することはないすなわち、キャリアは、実質的に、お互いに消滅しない。したがって、p型ドーピングナノワイヤおよびn型ドーピングナノワイヤのそのような混合物を生成することによって、あたかもn型およびp型の両方でドーピングされたかのように応答するマクロエレクトロニクスデバイスを製造することができる。例えば、n型ドーピングナノワイヤおよびp型ドーピングナノワイヤの両方を含む結果として得られるナノワイヤ薄膜は、n型ドーピングナノワイヤおよびp型ドーピングナノワイヤの両方の特性を呈する。例えば、本明細書の別の箇所で説明されるかさもなければ知られているダイオード、トランジスタ、および、その他の電気的デバイスは、p型ドーピングナノワイヤおよびn型ドーピングナノワイヤの組み合わせを含むように製造されてもよい。例えば、図2に示される半導体デバイス200は、p型ドーピングナノワイヤおよびn型ドーピングナノワイヤの組み合わせを含むナノワイヤ薄膜100を含んでもよい。n型ドーピングナノワイヤおよびp型ドーピングナノワイヤは、様々なやり方で薄膜として組み合わせられてもよい。それらの方法のいくつかが、以下に説明される。例えば、図8Aは、n型ドーピングナノワイヤ802およびp型ドーピングナノワイヤ804の均一な混合物を含むナノワイヤ薄膜800の例としての一部分の拡大図を示す。薄膜800は、様々な種類の電気的デバイスに使用することができる。図8Aの実施例においては、n型ドーピングナノワイヤ802およびp型ドーピングナノワイヤ804は、基板上に成膜される前に、形成および混合されてもよく、あるいは、基板上で混合されてもよいことに注意されたい。また、図8Aのナノワイヤは、無作為に配向されているように示されるが、上述したように、本発明は、部分的に平行に配向されたナノワイヤおよび実質的に平行に配向されたナノワイヤを使用することを含む。例としての別の実施形態においては、図8Bは、n型ドーピングナノワイヤ802およびp型ドーピングナノワイヤ804の両方を含むナノワイヤ薄膜810の例としての一部分を示す。例えば、薄膜810は、基板上に形成されてもよい。図8Bに示されるように、薄膜810の第1の領域812は、複数のn型ドーピングナノワイヤ802を含み、薄膜810の第2の領域814は、複数のp型ドーピングナノワイヤ804を含む。図8Bの実施例においては、第1の領域812および第2の領域814は、実質的に、重なり合っていない。したがって、図8Bの実施例に示されるように、n型ドーピングナノワイヤ802およびp型ドーピングナノワイヤ804は、空間的にまたは地域的に分離された形で、相当にまたはそれどころか完全に分離されて基板上に成膜されてもよい。n型ドーピングナノワイヤおよびp型ドーピングナノワイヤは、空間的にまたは地域的にどのような形状で分離されてもよく、n型ドーピングナノワイヤおよびp型ドーピングナノワイヤからなる分離した縞、スポット、などを基板上に形成することを含む。例としての別の実施形態においては、図8Cは、n型ドーピングナノワイヤ802およびp型ドーピングナノワイヤ804の両方を含むナノワイヤ薄膜820を示す。図8Cに示されるように、薄膜820の第1の二次層822は、複数のn型ドーピングナノワイヤ802を含み、薄膜820の第2の二次層824は、複数のp型ドーピングナノワイヤ804を含む。したがって、図8Cの実施例に示されるように、n型ドーピングナノワイヤ802およびp型ドーピングナノワイヤ804は、2つかまたはそれ以上の分離した層として基板上に成膜されてもよい。本発明の実施形態においては、n型ドーピングナノワイヤ802とp型ドーピングナノワイヤ804とは、混合され、層内において地域的に分離され、および/または、それらをどのようにでも組み合わせて、別個の層として分離されてもよい。図9は、本発明の実施形態に基づいて、本発明のナノワイヤ薄膜を製造するための例としてのステップを提供するフローチャート900を示す。関連する分野に精通する者にはここに説明される教示から明らかなように、図9のステップは、必ずしも、図示される順序で発生しなくてもよい。関連する分野に精通する者は、以下の説明に基づいて、その他の構造的実施形態を考え出すことができる。これらのステップが、以下に詳細に説明される。フローチャート900は、ステップ902によって開始する。ステップ902において、p型ドーピングされた第1の複数のナノワイヤが、形成される。例えば、第1の複数のナノワイヤは、図8A~図8Cに示されるように、p型ドーピングナノワイヤ804である。p型ドーピングナノワイヤは、本明細書の別の箇所に記載されるようなさもなければ知られているような多くのどのような方法で形成されてもよい。例えば、p型ドーピングナノワイヤは、真性ナノワイヤとして成長させ、その後に、それらは、p型ドーピングされてもよく、あるいは、p型ドーピング半導体材料から成長させてもよい。さらに、p型ドーピングナノワイヤは、すべて、同じ半導体材料例えば、すべて、p型ドーピングされたSiから製造されてもよく、あるいは、ナノワイヤは、異なる半導体材料すなわち、いくつかのp型ドーピングされたSiナノワイヤおよびp型ドーピングされたCdSナノワイヤから製造されてもよい。ステップ904において、n型ドーピングされた第2の複数のナノワイヤが、形成される。例えば、第2の複数のナノワイヤは、図8A~図8Cに示されるように、n型ドーピングナノワイヤ802であってもよい。n型ドーピングナノワイヤは、本明細書の別の箇所に記載されるようなさもなければ知られているような多くのどのような方法で形成されてもよい。例えば、n型ドーピングナノワイヤは、真性ナノワイヤとして成長させ、その後に、それらは、n型ドーピングされてもよく、あるいは、n型ドーピング半導体材料から成長させてもよい。さらに、n型ドーピングナノワイヤは、すべて、同じ半導体材料例えば、すべて、n型ドーピングされたSiから製造されてもよく、あるいは、ナノワイヤは、異なる半導体材料すなわち、いくつかのn型ドーピングされたSiナノワイヤおよびn型ドーピングされたCdSナノワイヤから製造されてもよい。ステップ906において、第1の複数のナノワイヤおよび第2の複数のナノワイヤは、基板上に成膜され、n型ドーピングナノワイヤおよびp型ドーピングナノワイヤを含むナノワイヤ薄膜が、形成される。例えば、実施形態によっては、第1および第2の複数のナノワイヤは、別々にまたは同時に成膜されてもよい。第1および第2の複数のナノワイヤは、混合され、単層または多層の均一な混合物が、形成されてもよい。あるいは、第1および第2の複数のナノワイヤは、基板の2つかまたはそれ以上の別個の領域に成膜されてもよく、および/または、2つかまたはそれ以上の別個の二次層からなる薄膜として成膜されてもよい。一実施形態においては、n型ドーピングナノワイヤとp型ドーピングナノワイヤとが、別々の層に存在する場合、フローチャート900は、n型ドーピングナノワイヤの層とp型ドーピングナノワイヤの層との間にもう1つの材料層が形成されるステップを含んでもよい。例えば、その中間層は、プラスチック層、ガラス層、空気層、または、その他の種類の絶縁体層のような、絶縁体層であってもよい。したがって、p型ドーピングされた特性およびn型ドーピングされた特性の両方を有する半導体デバイス/材料を形成することができる。一実施形態においては、そのようなデバイス/材料は、係数Xよりも大きな長さの規模にわたってn型特性およびp型特性の両方を有すると考えることができ、ここで、Xは、ナノワイヤの寸法、ナノワイヤの濃度、および/または、その他の要素に依存する。本発明よりも以前には、そのようなデバイス/材料は、存在しなかった。ナノワイヤヘテロ構造によって製造されたマクロエレクトロニクスデバイス本発明の別の実施形態においては、pnダイオード、トランジスタ、および、その他の種類の電気的デバイスなどの電気的デバイスは、ナノワイヤヘテロ構造を用いて製造されてもよい。ここで説明されるように、ナノワイヤヘテロ構造は、ナノワイヤの長手方向に沿って複数のpn接合を典型的に含むナノワイヤである。換言すると、ナノワイヤヘテロ構造は、それらの長手方向に沿って交互に現れる異なる部分またはセグメントを含む。例えば、ナノワイヤヘテロ構造は、異なってドーピングされたおよび/または異なる材料から製造された交互に現れる部分を有してもよい。異なる部分を有するナノワイヤを形成することによって、半導体デバイスの製造は、大幅に簡素化することができる。例えば、いくつかの部分が異なってドーピングされた実施形態においては、ナノワイヤは、ドーピングされているので、ナノワイヤが取り付けられる基板上の領域は、一般的になされるように、高価なフォトリソグラフィーまたはイオン打ち込みプロセスを用いてドーピングされる必要がない。さらに、基板とのオーミックコンタクトは、ドーピングされたナノワイヤを使用することによって、真性ナノワイヤと比較すれば、改善される。またさらに、ナノワイヤヘテロ構造は、一般的なナノワイヤと比較すれば、基板上に注意深く配置されることを必要としない。なぜなら、それらは、典型的には、基板上の電極間の距離よりも相当に長いからである。したがって、一般的なナノワイヤと比較すれば、それらのほとんどが、電極間の距離を跨ぎ、それによって、電極に接触する。いくつかの部分が異なる材料を有する実施形態においては、多くの利用分野が考えられる。例えば、ナノワイヤヘテロ構造は、高い濃度でp型ドーピングされた第1のシリコン部分、高い濃度でn型ドーピングされた第2のGaN部分、および、高い濃度でn型ドーピングされた第3のシリコン部分を含んでもよい。これは、GaNLEDのための電気的接続を簡素化するのに使用することができる。ナノワイヤヘテロ構造におけるドーピングおよび材料のその他のどのような組み合わせが、使用されてもよい。第1の実施形態においては、ナノワイヤヘテロ構造は、それらの長手方向に沿って複数のpn接合を有するように成長させられる。以下の説明は、ナノワイヤの長手方向に沿ったその他の相違点にも適用することができ、それらの相違点には、異なる材料などが含まれることに注意されたい。わかりやすくするために、説明は、異なってドーピングされた部分についてなされる。例えば、図10は、本発明の例としての実施形態によるナノワイヤヘテロ構造であるナノワイヤ1000を示す。図10に示されるように、ナノワイヤ1000は、複数のn型ドーピング部分1010aおよび1010b、および、複数のp型ドーピング部分1020aおよび1020bを有する。したがって、複数のpn接合1030a、1030b、1030cが、p型ドーピング部分1010とn型ドーピング部分1020との交点に存在する。さらに、ナノワイヤ1000のそれぞれのドーピング部分は、長さ1002を有する。実施形態によっては、ナノワイヤ1000のドーピング部分の長さは、同じであってもよく、あるいは、同じでなくてもよい。好ましくは、本発明のナノワイヤヘテロ構造のドーピング部分は、ナノワイヤヘテロ構造が使用される最終的なデバイスにおける電極間の距離にほぼ等しい長さすなわち、換言すると、pn接合は、一定の間隔をおいて配置されるを有する。例えば、一実施形態においては、ドーピング部分の長さは、電極間の距離に等しくてもよく、あるいは、電極間の距離よりもわずかに長くてもよい。このように、ナノワイヤヘテロ構造が、基板上に成膜されると、平均して、それぞれのナノワイヤヘテロ構造の単一pn接合が、最終的なデバイスの電極間に配置され、それぞれのナノワイヤヘテロ構造は、電極間の距離を跨ぐことができる。さらに、それぞれのナノワイヤにおけるドーピング部分の数のために、それぞれのナノワイヤヘテロ構造の全長は、電極間の距離よりも相当に長くなる傾向を有する。これらの属性は、それぞれの電極対間に有効なpnダイオードを生成し、マクロエレクトロニクスデバイスを生成する。さらに、ナノワイヤヘテロ構造を使用することによって、製造上の制約が、減少する。なぜなら、ナノワイヤヘテロ構造は、精度をあまり必要とせずに基板上に成膜することができ、それどころか、無作為に成膜されてもよいからである。ナノワイヤヘテロ構造の反復構造は、統計的に、無作為に成膜されたナノワイヤヘテロ構造の十分な数のpn接合を電気的コンタクト間に配置し、動作デバイスを生成するのを可能にする。ナノワイヤヘテロ構造のこの製造上の利点は、以下でさらに詳細に説明される。ナノワイヤヘテロ構造を使用して、巨視的なヘテロ構造を有する電子デバイスを生成することができる。例えば、図11Aは、本発明の実施形態による複数のナノワイヤ1000を含む例としての電気的な2端子デバイス1100を示す。図11Aに示されるように、ナノワイヤ1000a~1000eは、整列していない形で、第1の電気的コンタクト1102および第2の電気的コンタクト1104上に成膜される。例えば、デバイス1100は、ダイオードであってもよく、第1および第2の電気的コンタクト1102および1104は、カソード電極およびアノード電極であってもよい。図11Aの実施形態に示されるように、第1の電気的コンタクト1102と第2の電気的コンタクト1104との間の距離例えば、中心から中心までの距離または内側エッジ間の距離は、ナノワイヤ1000a~1000eのドーピング部分の長さである長さ1002にほぼ等しい。さらに、それぞれのナノワイヤ1000a~1000eの全長は、第1の電気的コンタクト1102と第2の電気的コンタクト1104との間の距離よりも長い。図11Aに示されるように、ナノワイヤ1000c、1000d、および、1000eは、第1および第2の電気的コンタクト1102および1104と同時に結合しない。しかしながら、それらの位置のために、ナノワイヤ1000aおよび1000bは、第1および第2の電気的コンタクト1102および1104に同時に結合する。さらに、ナノワイヤ1000aおよび1000bは、それぞれ、第1の電気的コンタクト1102と第2の電気的コンタクト1104との間に配置されたpn接合1030aおよび1030bを有する。したがって、デバイス1100は、図11Aにおいて構成されるようなダイオードとして動作することができる。図11Aの実施例においては、ナノワイヤ1000aおよび1000bのpn接合1030aおよび1030bは、それぞれ、お互いに反対の方向を向いていることに注意されたい。換言すると、ナノワイヤ1000aのn型ドーピング部分およびナノワイヤ1000bのp型ドーピング部分は、第1の電気的コンタクト1102に接触しており、ナノワイヤ1000aのp型ドーピング部分およびナノワイヤ1000bのn型ドーピング部分は、第2の電気的コンタクト1104に接触している。したがって、ナノワイヤ1000aおよび1000bのpn接合1030aおよび1030bは、それぞれ、お互いに反対の方向における導電性および非導電性を有する。ナノワイヤ1000aおよび1000bのそのような配置は、例えば、ナノワイヤヘテロ構造を無作為に基板上に成膜するときに発生するかもしれない。しかしながら、ある特定の利用分野においては、第1および第2の電気的コンタクト1102および1104は、一方向にだけ電流を流れさせる電圧を印加され、ナノワイヤ1000aおよび1000bのpn接合1030aおよび1030bの一方だけをそれぞれ動作させる。例えば、ナノワイヤ1000aおよび1000bは、発光ナノワイヤであってもよい以下の章でさらに詳細に説明するように。したがって、第2の電気的コンタクト1104に比較して十分に高い電圧が、第1の電気的コンタクト1102に印加されると、ナノワイヤ1000bのpn接合1030bは、導通し、光を放射する。その高い電圧が、第1の電気的コンタクト1102から除去されると、ナノワイヤ1000aおよび1000bのいずれからも、光は放射されない。したがって、そのような利用分野においては、電流が流れる方向とは反対の方向に配向された1つかまたはそれ以上の余分なナノワイヤヘテロ構造を有することは、動作に影響を及ぼすことはない。この実施形態は、新しい種類の発光ダイオードを生成するが、逆方向にバイアスされたときでさえも、光を放射するすなわち、pn接合1030aが、順方向にバイアスされ、pn接合1030bが、光を放射しない場合。しかしながら、別の利用分野においては、反対方向に向いたpn接合のナノワイヤヘテロ構造を有することは望ましくないかもしれない。したがって、そのような利用分野においては、反対方向に向いたpn接合が発生しないような形でナノワイヤを成膜することが望ましいかもしれない。例えば、別の実施形態においては、ナノワイヤ1000は、それらのpn接合1000が整列するように、お互いに対して、また、意図する電極パターンに対して、整列させられてもよい。例えば、これは、規定された場所にだけナノワイヤ1000が接着または付着するように基板を化学的にパターン化することによって、達成されてもよい。さらに、これは、別のやり方で達成されてもよい。2端子デバイスを生成するのと同じような形で、pnpまたはnpnバイポーラトランジスタのようなより複雑なデバイスが、ソース電極とドレイン電極との間の距離に等しい周期で一定の間隔を置いて配置されたpnp反復セグメントを有するナノワイヤヘテロ構造を生成することによって、形成されてもよい。一実施形態においては、1つのデバイスにつき1つよりも多い界面を有するデバイスの場合、ナノワイヤヘテロ構造は、電極間の距離にほぼ等しい固有周期を有するが、それぞれの周期内のデバイスの全長は、総スパンと比較すれば、小さいことが望ましい。これは、中間におけるまるまる1つのpnpセグメントによってではなく、それぞれの端部におけるほんの半分のpnpセグメントによって、電極間の間隙に架かるナノワイヤの数を減少させるのを助ける。例えば、図11Bは、ナノワイヤヘテロ構造を組み込み、かつ、長さ1002に等しい距離例えば、典型的には、距離は、隣接するコンタクト/電極の中心から中心までの距離であるだけ離して配置されたドレイン電極1152、ゲート1154、および、ソース電極1156を有する例としてのpnpトランジスタ1150を示す。図11Bに示されるように、ドレイン電極1152とゲート電極1154との間およびゲート電極1154とソース電極1156との間において、pn接合が、それぞれのナノワイヤ1000a~1000cに存在する。一実施形態においては、例えば、ゲート電極1154は、誘電体/絶縁層図11Bには示されないによって、ナノワイヤ1000a~1000cから分離されてもよい。したがって、電極1152、1154、および、1156上にナノワイヤヘテロ構造を成膜することによって、pnpトランジスタ1150を形成することができる。ナノワイヤヘテロ構造を用いて、実際に、あらゆる材料からあらゆる種類の電子デバイスを形成することができる。例えば、デバイスは、電子材料、半導電性材料、光学的材料、電気光学的材料、圧電材料、熱電材料、強誘電材料、および、その他の材料を含むどのような材料から形成されたナノワイヤヘテロ構造を用いて製造されてもよい。上述したようにして、ナノワイヤヘテロ構造を成長させてもよい。あるいは、フォトリソグラフィー、イオン打ち込み、または、その他のドーピングプロセスが、ナノワイヤヘテロ構造の異なってドーピングされた領域を生成するのに使用されてもよく、それによって、巨視的なpn接合が、形成される。一実施形態においては、このプロセスは、電極の生成とともに、パターン化プロセスの一部としてなされてもよい。実施形態によっては、ナノワイヤヘテロ構造は、2つよりも多い異なる種類のドーパントを有してもよいことに注意されたい。例えば、ナノワイヤ1000は、反復する2つの種類のドーパント部分、すなわち、n型ドーピング部分およびp型ドーピング部分すなわち、反復n:pドーピングパターンを有する。さらに、ナノワイヤヘテロ構造は、反復するその他の数の種類のドーパント部分を有してもよく、p:n:p、n:p:n、p:i:p、n:i:n、p:p:n、n:n:p、p:n:p、n:p:n、および、その他のどのような反復パターンを含んでもよい。図12は、本発明の実施形態によるナノワイヤヘテロ構造を組み込んだ電気的デバイスを製造するための例としてのステップを提供するフローチャート1200を示す。関連する分野に精通する者にはここに説明される教示から明らかなように、図12のステップは、必ずしも、図示される順序で発生する必要はない。関連する分野に精通する者は、以下の説明から、その他の構造的実施形態を考え出すことができる。これらのステップが、以下で詳細に説明される。フローチャート1200は、ステップ1202によって開始する。ステップ1202において、複数のナノワイヤが、それぞれのナノワイヤがそれの長軸に沿って第1のドーパントによってドーピングされた少なくとも1つの第1の部分と第2のドーパントによってドーピングされた少なくとも1つの第2の部分とを有するように形成され、それぞれのナノワイヤは、第1の部分および第2の部分の連続する接合間の間隔を有し、その間隔は、第1の距離にほぼ等しい。例えば、複数のナノワイヤは、図10のナノワイヤ1000と同じように形成されてもよい。図10に示されるように、ナノワイヤ1000は、p型ドーピング部分1010およびn型ドーピング部分1020を有するように形成され、p型ドーピング部分1010およびn型ドーピング部分1020は、それぞれ、n型ドーパント材料およびp型ドーパント材料によってドーピングされる。さらに、図10に示されるように、ナノワイヤ1000は、pn接合1030間の間隔を有し、その間隔は、長さ1002を有する。ナノワイヤヘテロ構造は、どのような長さで形成されてもよく、どのような数の交互に現れるドーピング部分を有してもよい。ステップ1204において、一対の電気的コンタクトが、基板上に形成され、その電気的コンタクト間の距離は、第1の距離にほぼ等しい。例えば、一実施形態においては、電気的コンタクトは、図11Aに示されるように、第1の電気的コンタクト1102および第2の電気的コンタクト1104である。図11Aに示されるように、第1の電気的コンタクト1102と第2の電気的コンタクト1104との間の距離は、長さ1002にほぼ等しい。あるいは、一実施形態においては、一対の電気的コンタクトは、図11Bに示されるドレイン電極1152およびゲート電極1154である。ステップ1206において、複数のナノワイヤが、基板上に成膜され、複数のナノワイヤの少なくとも1つのナノワイヤは、第1の電気的コンタクトを第2の電気的コンタクトに結合する。例えば、図11Aに示されるように、複数のナノワイヤ1000a~1000eが、基板上に成膜される。図11Bに示されるように、複数のナノワイヤ1000a~1000cが、基板上に成膜される。複数のナノワイヤは、ここに説明されあるいは知られているいずれかの方法で基板上に成膜されてもよい。そして、複数のナノワイヤは、どのような取り付け方法によってでも電気的コンタクトに取り付けられてよい。ナノワイヤマクロエレクトロニクスを用いた発光薄膜実施形態によっては、白色またはその他のあらゆる色の光を放射する低コストの大面積照明を可能にするために、蛍光半導体材料、燐光材料、エレクトロルミネセンス材料、カソードルミネセンス材料、または、その他の発光材料から製造されたナノワイヤが、ガラス、プラスチック、または、その他の種類の基板上に成膜されてもよい。このために、例えば、半導電性ナノワイヤの整列した単層が、基板上に形成されてもよい。これらのナノワイヤは、CdSe、GaN、InP、または、その他のあらゆる伝統的または非伝統的なエレクトロルミネセンス半導体材料のような蛍光材料から製造されてもよい。しかしながら、発光ダイオードLEDを形成するためには、それぞれのナノワイヤにおいて、pn接合が、それぞれの電極間に存在しなければならない。これは、それぞれのナノワイヤが例えば加工後イオン打ち込みを用いて巨視的にドーピングされなければならないならば、製造するのは困難なことであり、かつ、コストのかかるものであるかもしれない。したがって、本発明によれば、ナノワイヤは、ナノワイヤヘテロ構造に関して上述した方法と同じような形で、それらの中にpn接合を備えて形成/成長させることができる。上述したように、それぞれのナノワイヤは、1つかまたはそれ以上のpn接合を有するように形成されてもよい。pn接合は、好ましくは、最終的なディスプレイデバイス/照明デバイスにおいてそれらのナノワイヤが取り付けられる電極間の距離にほぼ等しい距離だけ離して配置される。したがって、上述したように、ある量のナノワイヤヘテロ構造が、基板上に成膜される場合、電極間に配置されたpn接合の分布が存在するが、1つのp型ドーピング領域またはn型ドーピング領域だけが、電極間の距離全体を跨ぐことはない。平均して、すべてのナノワイヤが、電極間の間隙または距離の全体を跨ぎ、1つのpn接合を電極間に有する。これは、pn配列がマクロエレクトロニクスLEDのバイアス方向に合ったそれぞれのナノワイヤにおいて、有効なLEDを生成する。必要であれば、これは、アノード電極およびカソード電極またはソース電極/ドレイン電極のアレイをパターン化することによって、可撓性のある基板上のきわめて広い面積の全体にわたってなされてもよい。本発明の特有の側面は、ナノワイヤがその端部の位置が無作為であるように成膜されると、特定の表面上のナノワイヤのほぼ半分は、適切に配列されたpn接合を有し、そのために、バイアスが特定の方向に印加されると光を放射するが、その他の半分は、光を放射しないことであることに注意されたい。反対方向にバイアスされると、ナノワイヤの異なる集団にとっては、役割が、逆になり、その結果として、ナノワイヤの第2の半分が、光を放射するが、第1の半分は、光を放射しない。このようなものとして、この技術は、バイポーラLEDを実現するのを可能にする。上述したような部分的な端部の整列を使用することによって、本発明を用いて、より伝統的なユニポーラLEDを製造することもできる。ナノワイヤによって放射される光の色または波長は、少なくとも部分的に、ナノワイヤが製造される材料の種類およびナノワイヤの直径に依存する。一実施形態においては、単一のナノワイヤ材料およびナノワイヤ径をディスプレイデバイス/照明デバイスに使用される複数のナノワイヤに使用することによって、単色光光源を生成することができる。別の実施形態においては、異なる材料から製造されたナノワイヤおよび/または異なる直径を有するナノワイヤの混合物を使用することによって、多色光光源を生成することができる。例えば、赤、青、および、緑のナノワイヤが、混合物に含まれると、白色光源を生成することができる。本発明の発光ナノワイヤ薄膜は、より品質の高い色純度の発光を実現することができ、また、一般的な発光体に比べて改善された色指数を実現することができる。発光ナノワイヤ薄膜のこれらの係数は、本発明の実施形態において多くの純粋色を混合することのできる能力のために、OLEDに基づいたバージョンの薄膜発光体よりもきわめて大きい。同じ材料配合を維持しながらエレクトロルミネセンスナノワイヤの発光波長を直径に応じて制御するために、ナノワイヤにおける量子閉じ込め効果をうまく利用してもよい。これは、そのような混合膜に電気的に接続するのを簡素化するのに使用されてもよい。なぜなら、混合膜内のそれぞれの発光エレメントの配合は、同じであるからである。発光ナノワイヤヘテロ構造のための電極は、ディスプレイまたは照明パターンに必要であれば、どのようなパターンで配置されてもよいことに注意されたい。例えば、図13Aは、本発明の実施形態による一対の電極、すなわち、第1の電気的コンタクト1302および第2の電気的コンタクト1304を有する独立した画素または光源1300を示す。第1の電気的コンタクト1302および第2の電気的コンタクト1304は、LEDのアノード電極およびカソード電極であってもよく、あるいは、発光トランジスタの一対の電極であってもよい。また、複数の発光ナノワイヤ1310a~1310eが、光源1300に存在する。図10のナノワイヤ1000と同じようにしてドーピングされ、かつ、発光材料から製造された発光ナノワイヤ1310a~1310eは、第1の電気的コンタクト1302と第2の電気的コンタクト1304との間に結合される。第2の電気的コンタクト1304に比較して十分に高い電圧が、第1の電気的コンタクト1302に印加されると、それぞれの発光ナノワイヤ1310a~1310eのpn接合1320は、光を放射する。図13Aにおいては、ナノワイヤ1310a~1310eは、整列しているように示されるが、別の実施形態においては、ナノワイヤ1310は、整列していなくてもよく、例えば、無作為に分布していてもよい。例としての別の実施形態においては、図13Bは、独立した画素または光源1300a~1300cからなる列を示し、それらのそれぞれは、画素または光源1300に類似する。同じようにして、どのような数の画素または光源1300が、行、列、または、2次元のアレイとして配置され、例えば、大きな数の画素/複数の画素を有するディスプレイにおいて使用されてもよい。図13Bに示されるように、光源1300a~1300cは、必要であれば、共通の第2の電気的コンタクト1304を有してもよく、さらに、それぞれ、第1の電気的コンタクト1302a~1302cによって個々に制御されてもよいことに注意されたい。あるいは、独立した第2の電気的コンタクトも可能である。例としての別の実施形態においては、図13Cは、本発明の実施形態による複数の光源列1350を含む大面積光源1320を示す。光源1320は、細長い第1の電気的コンタクト1324および第2の電気的コンタクト1326を含み、それらの第1の電気的コンタクト1324および第2の電気的コンタクト1326は、複数の列または、行1350a~1350cにおけるpn接合を発光させて大面積にわたる照明を提供するように配置される。第1の電気的コンタクト1324および第2の電気的コンタクト1326は、どのような長さを有してもよく、どのような数の屈曲部および/またはトレースフィンガーを有してもよく、また、どのような数の列および/または行として連結してもよく、それによって、ナノワイヤは、それらの電気的コンタクトに架かり、比較的に大きな面積にわたって光を提供することができるおよび/または、その他のダイオード機能を提供することができる。電極間の間隔は、最適な電気的性能が得られるように選択されてもよいことに注意されたい。電極の長さは、任意の長さを有してもよく、それによって、総蛍光出力/照明出力を最大にし、かつ、必要とされるプロセスステップの数を減少させる。別の実施形態においては、ナノワイヤ1310は、それらのpn接合1320が整列するように、お互いに対して、また、意図する電極パターンに対して、整列させられてもよい。例えば、これは、規定された場所にだけナノワイヤ1310が接着または付着するように基板を化学的にパターン化することによって、達成されてもよい。これは、より有効な発光デバイスを生成することができ、また、形成される光源デバイス間における統計的変動を小さくすることができる。あるいは、ナノワイヤ1310は、無作為にまたは等方的に配向されて成膜されてもよい。そのような実施形態においては、あまり有効ではない発光デバイスが、生成されることがあり例えば、より少ないナノワイヤ1310しか電極と結合されないことがあり、そのために、動作しないかもしれない、また、形成される光源デバイス間における比較的により大きな統計的変動を発生させることがある。さらに、光源は、ナノワイヤ1310の単層すなわち、1つのナノワイヤの厚さの層である膜として形成されたナノワイヤ1310、ナノワイヤ1310の二次単層、または、ナノワイヤ1310の複数の層を含んでもよい。さらに、ナノワイヤ内のpn接合を製造することを必要とせずに、発光膜を生成することができる。これは、成膜後のリソグラフィーおよび打ち込みによって、あるいは、半導体-電極界面においてショットキーダイオードを製造することによって達成されてもよい。図14は、本発明の実施形態による発光ナノワイヤヘテロ構造を組み込んだ発光デバイスを製造するための例としてのステップを提供するフローチャート1400を示す。関連する分野に精通する者には、ここに説明される教示から明らかなように、図14のステップは、必ずしも、図示される順序で発生しなくてもよい。関連する分野に精通する者は、以下の説明に基づいて、その他の構造的実施形態を考え出すことができる。これらのステップが、以下に詳細に説明される。フローチャート1400は、ステップ1402によって開始する。ステップ1402において、少なくとも1つの発光半導体材料が、選択される。例えば、半導体材料は、発光ナノワイヤの用途に適したCdSeまたはInPのような1つかまたはそれ以上の蛍光材料またはその他の発光材料を含んでもよい。ただ1つの材料が、単色光光源のために選択されてもよく、あるいは、複数の材料が、異なるナノワイヤを製造するために選択されてもよく、それによって、多色光光源を生成することができる。材料によっては、たとえその材料がより大きな寸法では発光しなくても、ナノスケールの寸法では発光することに注意されたい。これらの材料は、発光ナノワイヤに使用するのに適している。例えば、いくつかのバルク半導体材料は、発光しないが、同じ材料からなるナノサイズの粒子は、発光する。これは、典型的に発光半導体ではないシリコンを含むが、特定の臨界寸法以下で発光し始める。いずれの種類のこれらの発光半導体材料でも本発明に利用することができる。フローチャート1400は、オプションとして、ナノワイヤの1つかまたは複数の直径を選択するためのステップを含んでもよいことに注意されたい。ステップ1404において、複数のナノワイヤが、選択された少なくとも1つの発光半導体材料から形成される。例えば、複数のナノワイヤは、図13Aに示されるナノワイヤ1310a~1310eである。どのような数の発光ナノワイヤが、特定の動作のために、生成されてもよく、それらの数には、十、百、千、百万、および、その他の数が含まれることに注意されたい。一実施形態においては、ステップ1404は、選択された1つかまたは複数の直径を有する1つかまたはそれ以上の複数のナノワイヤを形成するステップを含んでもよいことに注意されたい。ステップ1406において、それぞれのナノワイヤは、ドーピングされ、それによって、それぞれのナノワイヤは、少なくとも1つのpn接合を含む。一実施形態においては、それぞれのナノワイヤは、複数の交互に現れるn型ドーピング部分およびp型ドーピング部分を有するようにドーピングされる。例えば、ナノワイヤは、図10に示されるナノワイヤ1000の場合および図13Aに示されるナノワイヤ1310a~1310eの場合と同じようにして、ドーピングされる。ナノワイヤは、どのような数の交互に現れるn型ドーピング部分およびp型ドーピング部分を有するようにドーピングされてもよい。一実施形態においては、ステップ1404および1406は、同時に実行され、ナノワイヤが、成長するにつれて、n型ドーピング部分およびn型ドーピング部分が、ナノワイヤに形成されることに注意されたい。あるいは、ステップ1404および1406は、別個に実行されてもよい。さらに、一実施形態においては、それぞれのナノワイヤは、第1の距離にほぼ等しい、交互に現れるドーピング部分の連続する接合間の距離を有するように形成される。ステップ1408において、複数のナノワイヤが、基板上に成膜される。例えば、複数のナノワイヤは、図13A~図13Cに示されるように、基板上に成膜される。ナノワイヤは、どのようなやり方ででも成膜されてよく、また、本明細書の別の箇所に記載されあるいは知られているどのような種類の基板上にでも成膜されてよい。基板は、小さいものまたは大きいものを含めて、どのような寸法であってもよく、大面積マクロエレクトロニクス基板のようなものであってもよい。一実施形態においては、基板は、その上に形成された第1および第2の電気的コンタクトを有する。一実施形態においては、複数のナノワイヤの少なくとも1つのナノワイヤが、第1の電気的コンタクトを第2の電気的コンタクトに結合する。さらに、電気的コンタクトは、ナノワイヤにおけるpn接合間の距離だけ離して配置されてもよい。発光半導体デバイスの別の実施形態においては、ナノワイヤは、基板上に成膜され、第1の電気的コンタクトを第2の電気的コンタクトに結合することに注意されたい。第1の電気的コンタクトを第2の電気的コンタクトの少なくとも一方は、金属コンタクトである。発光デバイスの動作中、光は、ショットキー効果のために、ショットキーダイオードが動作するのと同じような形で、ナノワイヤと金属の電気的コンタクトとの接合から放射されてもよい。そのような実施形態においては、デバイスに使用されるナノワイヤは、必ずしも、ナノワイヤヘテロ構造である必要はなく、むしろ、必要であれば、均一にドーピングされたナノワイヤ/ドーピングされないナノワイヤであってもよい。ナノワイヤ溶液フローマスクの実施形態上述したように、多くの電子的なデバイスおよびその他の種類のデバイスは、ナノワイヤを組み込んでもよい。この章においては、ナノワイヤを正確に配置するための技術が、必要とされる。大規模な製造においては、大量に製造されるデバイスのためのナノワイヤ配置技術が、必要とされる。例えば、必要に応じて電気的コンタクトを形成するために、製造されるデバイスごとに、ナノワイヤが、デバイスの表面上に配置されなければならない。しかしながら、デバイスは、商業的/経済的に実際に製造されなければならない。ナノワイヤは、正確に配置され、かつ、十分な量/密度で1つかまたは複数の表面に配置されなければならない。場合によっては、ナノワイヤは、お互いに整列して配置されなければならない。したがって、これらの製造要件に基づいて商業的/経済的に実際にナノワイヤを配置する技術が、必要とされる。さらに、品質管理においては、ナノワイヤが製造された後に、製造されたナノワイヤのいくつかを検査することが望ましいかもしれない。例えば、ナノワイヤが十分な導電性を有するかどうかを検査し、ナノワイヤのインピーダンスを測定し、および/または、ナノワイヤのその他の電気的/機械的な属性を測定することが望ましいかもしれない。したがって、テスト電極に接触させてナノワイヤを商業的に実際に表面上に配置することが望ましいかもしれない。本発明によれば、溶液中のナノワイヤは、表面に流し塗りされる。ナノワイヤ溶液は、溶液の1つかまたはそれ以上のナノワイヤが表面に存在しあるいは表面に付着するような形で、表面に流し塗りされる。そして、ナノワイヤ溶液フローが、除去され、1つかまたはそれ以上のナノワイヤが、表面に残り、1つかまたはそれ以上の電気的接続および/またはその他の種類の接続を形成する。一実施形態においては、フローマスクが、ナノワイヤのフローを表面の指示された部分へ案内するのに使用される。したがって、フローマスクによって、ナノワイヤを表面の指示された部分に配置することができる。一実施形態においては、フローマスクを用いて、ナノワイヤは、お互いに整列して配置される。別の実施形態においては、ナノワイヤは、フローマスクによって整列しては配置されない。一実施形態においては、本発明は、並列回路が形成される確率を小さくして、ナノワイヤを配置するのを可能にする。換言すると、本発明によれば、所望の密度でナノワイヤを成膜することができ、それによって、必要であれば、単一ナノワイヤによって、電気的接続を形成することができる。さらに、湿式化学環境および乾式化学環境の両方においてナノワイヤおよびコンタクトの抵抗を迅速に測定するのを可能にするデバイスが、提供される。この章は、ナノワイヤを表面上に配置するための例としてのフロー技術およびフローマスクの実施形態を説明する。ナノワイヤは、フローマスクによって、電子デバイス、電気的検査構成、および、その他の何らかのデバイスまたはシステムに使用される半導体ウェーハ、エレクトロニクス基板、または、その他のどのような表面にでも配置することができる。ここに記載される特定の実施形態は、説明のために提供され、限定するものではない。関連する技術に精通する者は、ここに説明される教示から、フローマスクの別の実施形態を考え出すことができる。これらの別の実施形態は、本発明の範囲および精神内に存在する。図15Aおよび図15Bは、本発明の実施形態による例としてのフローマスク1500の底面図および断面図を示す。図15Aおよび図15Bに示されるように、フローマスク1500は、本体1502を含む。本体1502は、入力ポート1510および出力ポート1520を含む。本体1502の第1の表面1504は、ターゲット表面と重なり合うような構造を有する。例えば、ターゲット表面は、ウェーハの表面、マクロエレクトロニクス基板のような基板の表面、または、その他の何らかの構造体の表面であってもよい。例えば、ターゲット表面は、その上に形成された集積回路のアレイを有する半導体ウェーハの表面であってもよい。フローマスク1500は、いずれかまたはすべての集積回路上にナノワイヤを配置するために、半導体ウェーハ表面に取り付けられてもよい。フローマスク1500は、ウェーハ全体を覆うような寸法、または、ウェーハのいくつかの部分を覆うような寸法を有してもよい。図15Aに示されるように、第1の表面1504は、そこに形成された複数の通路1506a~1506eを有する。第1の表面1504は、そこに形成されたどのような数の1つかまたはそれ以上の通路1506を有してもよい。通路1506は、図15Aに示されるように、お互いに実質的に平行であってもよく、あるいは、ナノワイヤを成膜するのに必要であれば、1つかまたはそれ以上の異なる方向に形成されてもよい。図15Aに示されるように、第1の表面1504は、また、そこに形成された第1および第2の供給通路1530aおよび1530bを有する。第1の供給通路1530aは、入力ポート1510と通路1506の第1の端部との間に結合された入力供給通路である。第2の供給通路1530bは、通路1506の第2の端部と出力ポート1520との間に結合された出力供給通路である。第1および第2の供給通路1530aおよび1530bは、オプションとして存在する。さらに、第1および第2の供給通路1530aおよび1530bが存在する場合、それらは、第1の表面1504上に露出してもよく図15Aに示されるように、あるいは、フローマスク1500の内部に存在してもよい。第1および第2の供給通路1530aおよび1530bの一方または両方が存在しない実施形態においては、それぞれの通路1506は、入力ポート1510および/または出力ポート1520に直接に結合されてもよい。あるいは、入力ポート1510および/または出力ポート1520は、通路ごとに存在してもよい。図15Aおよび図15Bに示されるように、入力ポート1510は、第1の供給通路1530aを介して、通路1506a~1506eの第1の端部に結合され、出力ポート1520は、第2の供給通路1530bを介して、通路1506a~1506eの第2の端部に結合される。入力ポート1510は、本体1502内に形成され、ナノワイヤの流れを通路1506a~1506eに供給する。出力ポート1520は、本体1502内に形成され、ナノワイヤの流れを通路1506a~1506eから取り除く。したがって、ナノワイヤの流れは、本体1502の入力ポート1510内に導かれ、第1の供給通路1530aを流れる。第1の供給通路1530aは、ナノワイヤの流れを通路1506a~1506eへ分散させる。第2の供給通路1530bは、通路1506a~1506eからのナノワイヤの流れを集める。ナノワイヤの流れは、第2の供給通路1530bから出力ポート1520へ流れ、そこで、ナノワイヤの流れは、フローマスク1500から取り除かれる。第1の表面1504は、ターゲット表面に重ね合わせられると、それぞれの通路1506a~1506eは、ターゲット表面の一部分を覆う。通路1506a~1506eは、第1の表面1504に形成され、ナノワイヤの流れに含まれるナノワイヤをターゲット表面の通路1506a~1506eによって覆われた部分に配置するのを可能にする。通路1506の長さ、幅、および/または、深さは、ナノワイヤの流れを制御するように、また、ターゲット表面上のナノワイヤの配置および配向を最適化/制御するように、選択されてもよい。これらのパラメータは、ナノワイヤの流れに含まれる特定の長さ/幅のナノワイヤに対して最適化されてもよい。さらに、これらのパラメータは、ターゲット表面上の特定のターゲット導電性パターンに対して最適化されてもよい。例えば、フローマスク1500は、数マイクロメーター、数十マイクロメーター、数百マイクロメーター、および、数千マイクロメーターの幅を含めて、どのような幅の通路を有してもよい。例えば、長さが15μmのナノワイヤの場合、通路の幅は、1~1000μmの範囲に存在してもよく、100μm、500μm、700μm、および、それらの間に存在するかまたは存在しないその他の幅の通路を含む。さらに、通路1506は、フローマスク1500の内部に存在する導管すなわち、フローマスク1500内の管またはトンネルによって分離された複数の通路セグメントを含んでもよい。このように、通路1506は、通路1506に沿って、ナノワイヤをターゲット表面の独立した個々の領域上に配置することができる。フローマスク1500は、様々な材料から作成されてもよく、金属または金属/合金の組み合わせ、プラスチック、ポリマー、ガラス、基板材料、および、その他の材料が、含まれる。フローマスク1500は、成形され、機械加工され、エッチングされ、および/または、別の方法で作成されてもよい。フローマスク1500は、必要であれば、どのような寸法で製造されてもよい。例えば、4インチの基板またはウェーハに接触させるために、4インチの円形または四角形のフローマスクが、使用されてもよい。様々なシステムが、本発明の実施形態によるナノワイヤを配置するためのフローマスク1500を組み込んでもよい。例えば、図16は、本発明の例としての実施形態によるフローマスク1500を組み込んだナノワイヤ配置システム1600を示す。図16に示されるように、システム1600は、フローマスク1500、ターゲット表面1602、ナノワイヤ溶液供給源1604、および、ナノワイヤ溶液容器1606を含む。さらに、図16に示されるように、ナノワイヤ溶液供給源1604は、ナノワイヤ溶液1650を含む。ナノワイヤ溶液1650は、典型的には、複数のナノワイヤを含む溶液である。ナノワイヤ溶液1650の配合は、ナノワイヤをナノワイヤの流れからフローマスク1500を介してターゲット表面1602へ移すのを助けるように選択されてもよい。図16に示されるように、フローマスク1500の第1の表面1504は、ターゲット表面1602に重ね合わせられる。フローマスク1500は、ターゲット表面1602に重なり合うような構造を有し、それによって、それらの間には、漏れのない密封状態が、実質的に形成される。したがって、ナノワイヤ溶液1650は、フローマスク1500とターゲット表面1602との間を流れるとき、フローマスク1500とターゲット表面1602との間に形成された囲い込まれた部分の中に実質的に含まれる。一実施形態においては、フローマスク1500の第1の表面1504は、平坦なものでありまたは平面であるターゲット表面1602に重なり合って密封状態を形成するために、実質的に、平坦なものでありまたは平面である通路1506、および、もし存在するなら供給通路1530を除いて。しかしながら、別の実施形態においては、そうではなく、第1の表面1504は、ターゲット表面1602に重なり合うように付形されてもよい。さらに、フローマスク1500とターゲット表面1602とは、それらがお互いに適切に重なり合い/整列することができるように、1つかまたは複数の連結するタブとスロットとを有してもよい。あるいは、フローマスク1500およびターゲット表面1602は、光学的に、および/または、そうでなければ、機械的に重なり合わせられ/整列させられてもよい。シーリング材が、密封状態を維持するために、フローマスク1500とターゲット表面1602との間に使用されてもよいが、そのようなシーリング材は、すべての用途において必要であるとは限らない。ナノワイヤ溶液供給源1604は、フローマスク1500の入力ポート1510に結合される。ナノワイヤの流れをフローマスク1500を介してターゲット表面1602全体に供給するために、ナノワイヤ溶液供給源1604は、ナノワイヤ溶液1650を入力ポート1510に供給する。ナノワイヤ溶液容器1606は、フローマスク1500からナノワイヤの流れを受け取りかつ取り除くために、フローマスク1500の出力ポート1520に結合され、そして、実施形態によっては、受け取ったナノワイヤ溶液1650を貯蔵することができる。一実施形態においては、ナノワイヤ溶液供給源1604は、フローマスク1500を介して、加圧されたナノワイヤの流れを供給してもよい。さらに、一実施形態においては、ナノワイヤ溶液供給源1604は、フローマスク1500を流れるナノワイヤ溶液1650の流量を正確に制御してもよい。図17Aおよび図17Bは、本発明の例としての実施形態によるフローマスク1500を流れるナノワイヤの流れ1702の平面図および断面図を示す。フローマスク1500を流れる流れ1702の方向/経路が、概略的に、矢印によって示される。さらにまた、さらなる矢印1710は、ナノワイヤの流れ1702に含まれるいくつかのナノワイヤがナノワイヤ溶液1650から取り出されてターゲット表面1602上に配置される経路を示す。一実施形態においては、ナノワイヤは、通路1506を流れる流れ1702の方向に実質的に平行な配向でもってターゲット表面1602上に配置される。図18Aは、フローマスク1500に重ね合わせられた例としての半導体ウェーハ1800の平面図を示すフローマスク1500の通路の位置だけが図18Aに示される。ウェーハ1800に対してのフローマスク1500の通路1506a~1506eの位置が、点線で示される。通路1506a~1506eのそれぞれは、ウェーハ1800の部分1802a~1802eの対応する1つを覆うように配置される。図18Bは、本発明の処理のためにその上に配置されたナノワイヤを有するウェーハ1800の表面上におけるナノワイヤ領域1810a~1810eすなわち、ナノワイヤ成膜領域を示す。図18Cは、例としてのウェーハ1800をより詳細に示し、その上に形成された集積回路1820a~1820nのアレイの位置を示す。集積回路1820は、どのような種類および0.5cm2を含めてどのような寸法の集積回路であってもよい。図18Cに示されるように、それぞれの集積回路1820a~1820nの一部分は、ナノワイヤ領域1810a~1810eの中の1つの一部分によって覆われる。このように、ナノワイヤは、それぞれの集積回路1820a~1820nの一部分上に存在する本発明のフローマスクによって配置される。例えば、集積回路は、それぞれ、複数の導電性のトレースを含んでもよい。ナノワイヤ領域1810a~1810eのナノワイヤは、それぞれの集積回路1820の導電性トレース間の1つかまたはそれ以上の接続を形成する。例えば、図19Aは、集積回路1900を示し、この集積回路1900は、1つの集積回路1820の実施例であってもよい。図19Aに示されるように、集積回路1900の部分1802は、フローマスクの通路によって覆われる。図19Bは、集積回路1900の部分1920の拡大図を示し、例としての導電性トレース1902を詳細に示す。図19Cは、フローマスク1500の動作によって、ナノワイヤ領域1810において、ナノワイヤ1910が部分1920上に成膜された後の部分1920を示す図である。図19Cに示されるように、フローマスク1500の動作の後、ナノワイヤ1910が、配置され、導電性トレース1902の様々なトレース間の電気的接続を形成する。例えば、図19Cに示されるように、ナノワイヤ1910aは、グランド信号トレース1904のトレースフィンガーとトレースフィンガー1956との間の接続を形成する。集積回路上に成膜されたナノワイヤ1910の密度は、フローマスク1500を流れるナノワイヤの流量を変化させ、ナノワイヤ溶液1650中のナノワイヤの濃度を選択し、ナノワイヤ溶液1650の配合を制御し例えば、基礎液の種類を選択する、など、ナノワイヤの流れを施す時間の長さを選択するなどを含めて、様々に制御されてもよいことに注意されたい。それによって、どれだけのナノワイヤ1910によって集積回路1900上のそれぞれの接続を形成することができるかを統計的に制御するために、ナノワイヤ1910の濃度が、制御されてもよい。さらに、電極間の間隔、電極の厚さ、通路1506の幅などが、どれだけのナノワイヤ1910によってそれぞれの接続を形成することができるかを制御するのに使用されてもよい。さらに、ナノワイヤ1910は、集積回路1900のパターンが基板上に形成される前または後に、フローマスク1500によって基板上に成膜されてもよいことに注意されたい。例えば、ナノワイヤ1910が、まず最初に成膜されれば、その後に、集積回路1900のトレースが、基板上において、ナノワイヤ1910の上に形成される。図20Aは、図19A~図19Cに関連するグラフ2000を示す。グラフ2000は、本発明による集積回路1900の電気的接続を形成することに関連する様々な確率を示す。グラフ2000のY軸は、確率を示し、グラフ2000のX軸は、単位長さあたりのナノワイヤの数1/μmを示す。例としてのグラフ2000は、ナノワイヤ成膜領域において12μmのトレース間隔を有する集積回路1900に取り付けられる例としての長さが15μmのナノワイヤに関連する。曲線2002は、開回路となる確率を示す。曲線2004は、単一ナノワイヤが導電性トレース間に導電性経路を形成する確率を示す。曲線2006は、1つよりも多いナノワイヤが導電性トレース間に導電性経路を形成する確率を示す。図20Aの曲線2004に示されるように、トレース間隔が、12μmであり、かつ、ナノワイヤが、15μmの平均長を有する場合、単一ナノワイヤが導電性トレース間に導電性経路を形成する最大確率は、使用される溶液が0.3~0.4本のナノワイヤ/長さである範囲において、約0.35であり、ここで、ナノワイヤの数/長さ1/μm=ナノワイヤ溶液中のナノワイヤの濃度1/μm2×電気的コンタクトの幅μmである。図19Dは、例としての別の集積回路1950を示し、この集積回路1950は、集積回路1820の実施例であってもよい。図19Dに示されるように、集積回路1950の部分1802は、フローマスクの通路によって覆われる。図19Eは、集積回路1950の部分1960の拡大図を示す。図19Fは、フローマスク1500の動作によって、ナノワイヤ領域1810において、ナノワイヤ1910がその上に成膜された後の部分1960を示す図である。図19Fに示されるように、フローマスク1500の動作の後、ナノワイヤ1910が、配置され、集積回路1950の導電性トレース1952の様々なトレース間の電気的接続を形成する。例えば、ナノワイヤ1910aは、トレースフィンガー1954とトレースフィンガー1956との間の接続を形成する。図20Bは、グラフ2000に類似する、図19D~図19Fに関連するグラフ2050を示す。曲線2052は、単一ナノワイヤが導電性トレース/電極間に導電性経路を形成する確率を示す。曲線2054は、1つよりも多いナノワイヤが導電性トレース間に導電性経路を形成する確率を示す。図20Bの曲線2052に示されるように、トレース間隔が、4μmであり、かつ、ナノワイヤが、15μmの平均長を有する場合、単一ナノワイヤが導電性トレース間に導電性経路を形成する最大確率は、使用されるナノワイヤ溶液が約0.05本のナノワイヤ/長さである位置において、約0.06である。電気的コンタクトの間隔、ナノワイヤの長さ、および/または、その他のパラメータを変化させることによって、図20Aおよび図20Bに示される確率を特定の用途のために変更しかつ最適化することができる。上述した集積回路は、例えば、最終製品に使用されるような、どのような種類の集積回路デバイスであってもよいことに注意されたい。あるいは、これらの集積回路は、製造されたナノワイヤを検査するのに使用されてもよい。例えば、ナノワイヤは、ナノワイヤが十分に導電性を有するかどうかを検査するために、ナノワイヤのインピーダンスを測定するために、および/または、ナノワイヤのその他の電気的/機械的属性を測定するために、本発明のフローマスクを用いて集積回路または、その他の種類の回路上に配置されてもよい。例えば、2探針検査プローブおよび4探針検査プローブが、集積回路上のナノワイヤを検査するのに使用されてもよい。例えば、図19Dの集積回路1950は、4探針検査プローブシステムに使用されてもよい。検査プローブは、2つのパッドに対応するトレース同士を結合するナノワイヤを検査するために、集積回路1950の外側エッジの近くに存在する2つのパッドに結合されてもよい。1つかまたは複数のナノワイヤに起因するパッド間の抵抗またはその他のパラメータを測定する一対のプローブは、パッドに結合されてもよく、そして、検査電流を供給するために、別の一対のプローブが、使用される。同じようにして、図19Aの集積回路1900が、2探針検査プローブシステムに使用されてもよく、ここでは、図19Cに示されるトレース1904が、グランドまたはその他の基準電位に結合される。あるいは、集積回路1900および1950は、電気的デバイスとして使用されてもよく、ここでは、電気的接続、ダイオード、トランジスタ、などを生成するために、ナノワイヤが、その上に流し塗りされる。図21は、本発明の例としての実施形態による、フローマスクを用いてターゲット表面上にナノワイヤを配置するための例としてのステップを提供するフローチャート2100を示す。関連する分野に精通する者は、以下の説明に基づいて、その他の構造的および動作的な実施形態を考え出すことができる。これらのステップが、以下に詳細に説明される。フローチャート2100は、ステップ2102によって開始する。ステップ2102において、フローマスクが、ターゲット表面に重ね合わせられる。例えば、一実施形態においては、フローマスクは、図15Aおよび図15Bに示されるフローマスク1500であってもよい。図16に示されるように、フローマスク1500の第1の表面1504が、ターゲット表面1602に重ね合わせられる。ステップ2104において、複数のナノワイヤを含む液体が、フローマスクの表面に存在する少なくとも1つの通路に流し込まれる。例えば、図17Aおよび図17Bに示されるように、複数のナノワイヤを含む液体は、ナノワイヤ溶液1650のようなナノワイヤ溶液である。図17Aに示されるように、ナノワイヤ溶液1650は、流れ1702の方向にフローマスク1500を流れる。ナノワイヤの流れ1702は、図15Aのフローマスク1500に示される通路1506a~1506eのような1つかまたはそれ以上の通路を流れる。図18Aに示されるように、通路1506は、例としてのターゲット表面の部分1802を覆う。ステップ2106において、少なくとも1つの通路を流れる液体に含まれるナノワイヤは、ターゲット表面の少なくとも1つの通路によって覆われる部分上に配置することができる。例えば、図17Bにおいて矢印1710によって示されるように、ナノワイヤは、流れ1702からターゲット表面1602上に配置することができる。一実施形態においては、ターゲット表面1602上に配置されたナノワイヤは、ターゲット表面1602上の導電性構造体間に少なくとも1つの電気的接続を形成する。一実施形態においては、ナノワイヤ溶液中のナノワイヤの濃度は、電気的接続を形成するのに十分な数のナノワイヤをターゲット表面の覆われた部分上に配置できるように選択されてもよい。ステップ2108において、少なくとも1つの通路を流れる液体の流れが、中断される。このようにして、ナノワイヤは、ターゲット表面の一部分に配置されたままであることが可能である。例えば、図18Bに示されるように、ナノワイヤは、ナノワイヤ領域1810として示されるターゲット表面1602の一部分に配置されたままである。一実施形態においては、フローチャート2100は、ナノワイヤがターゲット表面1602に取り付けられるまたは、付着させられるさらなるステップを含んでもよい。例えば、ナノワイヤをターゲット表面1602に付着させるために、ナノワイヤ溶液は、ターゲット表面1602上において硬化させられてもよい。あるいは、ナノワイヤを取り付けるために、エポキシ樹脂またはその他の接着材料が、ターゲット表面1602上のナノワイヤに付加されてもよい。基板上へのナノワイヤの噴霧上述したように、基板上に、とりわけ、大面積基板上に、ナノワイヤを配置するための技術が、要求されている。これの1つの理由は、一般的なフォトリソグラフィー技術を大面積基板に適用するのはきわめて困難または不可能であるからである。本発明の実施形態によれば、噴霧技術が、大面積基板を含めて、表面にナノワイヤを取り付けるのに使用される。電極間に電気的接続を形成するために、あるいは、その他の理由のために、ナノワイヤが、表面上に噴霧されてもよい。ナノワイヤは、表面上の電気的コンタクト上に噴霧されてもよく、あるいは、ナノワイヤは、まず最初に、表面上に噴霧され、そして、その上に直接に、電気的コンタクトが、メタライゼーションされ、さもなければ、形成されてもよい。本発明の実施形態によれば、噴霧技術は、ナノワイヤの流れを表面の指示された部分に導くのに使用されてもよい。例えば、噴霧ノズルが、ナノワイヤ溶液を表面上に噴霧し、表面の指示された部分にナノワイヤを配置するのに使用される。一実施形態においては、噴霧技術を用いて、ナノワイヤは、お互いに整列した状態で配置される。別の実施形態においては、ナノワイヤ溶液の噴霧は、ナノワイヤを整列させない。この章は、表面上にナノワイヤを配列および配置するための噴霧技術および例としての噴霧ノズルの実施形態を説明する。ナノワイヤは、電子デバイスにおいて、電気的検査構成において、および、その他のあらゆるデバイスまたはシステムにおいて使用するために、噴霧ノズルによって、半導体ウェーハ、電子的基板、または、その他のどのような表面上に配置されてもよい。ここに記載される特定の実施形態は、説明のために提供され、限定するものではない。関連する分野に精通する者は、ここに説明される教示から別の実施形態を考え出すことができる。それらの別の実施形態は、本発明の範囲および精神の範囲内に存在する。図22は、本発明の実施形態による例としてのナノワイヤ噴霧塗布システム2200のブロック構成図を示す。システム2200は、ノズル2202、ターゲット表面2204、ナノワイヤ溶液供給源2206、および、ナノワイヤ溶液導管2208を含む。あるいは、関連する分野に精通する者には明らかなように、システム2200は、その他の構成を有してもよい。図22に示されるように、ナノワイヤ溶液供給源2206は、ナノワイヤ溶液2210を含む。ナノワイヤ溶液2210は、典型的には、複数のナノワイヤを含む溶液である。ナノワイヤ溶液2210の配合は、ナノワイヤ導管2208および/またはノズル2202からターゲット表面2204上へ流れるナノワイヤの流れを最適化するように選択されてもよい。例えば、ナノワイヤ溶液2210の粘度は、ターゲット表面2204上へ流れるナノワイヤの流れを向上させるように選択されてもよい。ナノワイヤ溶液2210の配合は、ナノワイヤ溶液2210内のナノワイヤの寸法に応じて選択されてもよい。ターゲット表面2204は、ウェーハの表面、マクロエレクトロニクス基板のような、基板の表面、または、本明細書の別の箇所で説明されるかあるいは知られているその他のどのような構造の表面であってもよい。ナノワイヤ溶液供給源2206は、ナノワイヤ溶液2210をナノワイヤ溶液導管2208を介してノズル2202へ提供する。ナノワイヤ溶液導管2208は、管、パイプ、および/または、バルブを含めて、流体または溶液のためのどのような種類の導管であってもよい。実施形態によっては、ナノワイヤ溶液供給源2206が、ノズル2202に直接に結合されるのであれば、ナノワイヤ溶液導管2208は、なくてもよいことに注意されたい。ノズル2202は、ナノワイヤ溶液供給源2206に結合され、ナノワイヤの流れを受け取る。ノズル2202は、ターゲット表面2204上へのナノワイヤの流れを案内および/または制御する。図23は、ナノワイヤの流れ2302を例としてのターゲット表面2204上へ出力するノズル2202の詳細図を示す。図23において、ターゲット表面2204は、基板キャリア2308によって支持される基板2306である。ノズル2202は、ナノワイヤの流れをターゲット表面2204上へ提供するためのどのような数の1つかまたはそれ以上の開口を有してもよい。例えば、ノズル2202は、ただ1つの開口を有してもよい。あるいは、図23に示されるように、ノズル2202は、複数の開口2304a~2304eを有してもよい。開口2304は、開口のただ1つの行または列として配置されてもよく、開口の2次元アレイとして配置されてもよく、あるいは、その他のどのような形で配置されてもよい。さらに、開口2304は、円形、楕円形、長方形、または、その他の形状を含めて、どのような形状を有してもよい。開口2304は、1ミクロンの数十倍および数百倍の幅を含めて、どのような幅を有してもよい。例えば、開口2304の寸法は、ターゲット表面2204に塗布されるナノワイヤ溶液2210の液滴の寸法を決定するのに使用されてもよい。制御され加圧されたエアゾールまたはジェット噴霧の供給源が、ナノワイヤの流れをノズル2202から所望の速度で噴霧するのに使用されてもよい。特定の速度でノズル2202からナノワイヤを噴霧するのに必要な圧力は、用途ごとに決定されてもよい。図24は、本発明を適用することによってその上に配置された複数のナノワイヤ2402を有するターゲット表面2204の平面図を示す。ナノワイヤ2402は、ノズル2202によって、ナノワイヤの流れ2302から成膜されたものである。図24に示されるように、ナノワイヤ2402は、単一で実質的に均一に分布したナノワイヤとしてターゲット表面2204上に配置される。ナノワイヤ2402は、ノズル2202の単一の開口2304を使用することによって、あるいは、隣接しあるいは重なり合った被覆領域をターゲット表面2204上に有するノズル2202の複数の開口2304を使用することによって、単一の分布領域に配置されてもよい。さらに、ナノワイヤ2402は、整列した状態ですなわち、お互いに平行にターゲット表面2204上に配置される。実施形態によっては、ナノワイヤ2402は、ノズル2202を使用することによって、お互いに整列させられてもよい。ナノワイヤ2402は、ノズル2202によって、ノズル2202の開口2304の寸法、ナノワイヤ溶液2210の粘度、ナノワイヤ2402の寸法、および、本明細書の別の箇所で説明されるその他の要素に応じて、整列させられてもよい。例えば、ターゲット表面2204に塗布されるナノワイヤ溶液2210の液滴は、ナノワイヤ2402を整列させる表面張力を有してもよい。図25は、本発明を適用することによってその上に配置された第2の複数のナノワイヤ2502を有するターゲット表面2204の平面図を示す。ナノワイヤ2502は、ノズル2202によって、ナノワイヤの流れ2302から成膜されたものである。図25に示されるように、ナノワイヤ2502は、複数の分布領域2504a~2504dとして、ターゲット表面2204上に配置される。ナノワイヤ2502は、重なり合わない複数の領域にナノワイヤを成膜するように案内され/動かされるノズル2202の単一の開口2304を使用することによって、あるいは、隣接しないまたは重なり合わない被覆領域をターゲット表面2204上に有するノズル2202の複数の開口2304を使用することによって、複数の分布領域2504a~2504dに配置されてもよい。さらに、ナノワイヤ2502は、整列した状態ですなわち、お互いに平行にターゲット表面2204上に配置される。実施形態によっては、開口2304は、ナノワイヤをターゲット表面2204上に無作為にすなわち、必ずしも、お互いに平行にではなく整列させるように構成されてもよい。電子的コンタクトが、ノズル2202によってナノワイヤ2402を成膜する前かまたは後に、ターゲット表面2204上に形成されてもよい。図26は、図24のターゲット表面2204の平面図を示し、複数の電気的コンタクト2602a~2602eが、ナノワイヤ2402と電気的に接触した状態でターゲット表面2204上に形成されている。ナノワイヤ2402は、隣接する対の電気的コンタクト2602a~2602e間における電気的接続を形成する。電気的コンタクト2602は、どのような種類の電気的コンタクトであってもよい。例えば、隣接する対の電気的コンタクト2602は、アノード電極およびカソード電極であってもよい。あるいは、3つの隣接する電気的コンタクト2602は、トランジスタのドレイン電極、ゲート電極、および、ソース電極の役割をなしてもよい。ここで説明され、さもなければ、知られているあらゆる種類のナノワイヤは、本発明の噴霧技術を用いて成膜されてもよい。ナノワイヤ溶液2210中のナノワイヤの濃度は、ターゲット表面2204上に成膜される所望の密度のナノワイヤを生成するように制御されてもよい。さらに、ナノワイヤが、噴霧技術を用いて、ターゲット表面2204上に成膜されてしまえば、複数のナノワイヤ/1つのナノワイヤの溶液は、本明細書の別の箇所で説明され、さもなければ、知られているどのような方法ででもターゲット表面2204上において硬化または固化させられてよい。ナノワイヤが、ターゲット表面2204上に成膜された後、リソグラフィー技術および洗浄技術を含めて、ターゲット表面2204上のナノワイヤ膜の特徴を決定するためのあらゆるプロセスが、使用されてもよい。さらに、ターゲット表面2204は、ナノワイヤの接着/付着を向上させるために、本明細書の別の箇所で説明され、さもなければ、知られているどのような方法ででも調製/処理されてもよい。開口2304の寸法/径は、ターゲット表面2204上へのナノワイヤの流れを向上させるように、例えば、ナノワイヤが整列した状態で成膜されるように、構成されてもよい。一実施形態においては、1つかまたはそれ以上の開口2304の幅は、噴霧成膜されるべきナノワイヤの長さよりも大きいかまたはその長さに等しくなるように幅≧長さ製作されてもよい。あるいは、1つかまたはそれ以上の開口の幅は、ナノワイヤの長さよりも小さくてもよい。一実施形態においては、開口2304の幅は、1μm~1000μmの範囲内に存在してもよいが、特定の用途に応じて、この範囲外に存在する幅が、使用されてもよい。さらに、開口2304は、円形、楕円形、長方形、または、その他の形状を含めて、どのような形状を有してもよい。図27は、本発明の例としての実施形態による、噴霧技術を用いてターゲット表面上へナノワイヤを配置するための例としてのステップを提供するフローチャート2700を示す。関連する分野に精通する者は、以下の説明に基づいて、その他の構造的および動作的な実施形態を考え出すことができる。これらのステップが、以下に詳細に説明される。フローチャート2700は、ステップ2702によって開始する。ステップ2702において、ナノワイヤ溶液が、提供される。例えば、ナノワイヤ溶液は、図22に示されるナノワイヤ溶液2210であってもよい。上述したように、一実施形態においては、ナノワイヤ溶液2210は、複数のナノワイヤを含む溶液であってもよい。ステップ2704において、ナノワイヤ溶液は、ノズルの少なくとも1つの出力開口を介してターゲット表面上へ導かれる。例えば、図23は、ナノワイヤの流れ2302示し、そのナノワイヤの流れ2302は、ナノワイヤ溶液2210を含み、ノズル2202の開口2304a~2304eを介してターゲット表面2204上へ導かれる。ステップ2706において、ナノワイヤは、ターゲット表面に取り付けられる。例えば、ステップ2706は、ナノワイヤ溶液2210が、硬化性材料を含み、ターゲット表面2204上において硬化するステップを含んでもよい。一実施形態においては、ステップ2704においてナノワイヤ溶液を塗布するとき、電荷が、ターゲット表面2204に付与され、静電引力を発生させ、ナノワイヤ溶液2210からのナノワイヤをターゲット表面2204に接着させ、所定の位置に留まるのを助けてもよい。また、帯電させたポリマー、薬品、顔料、または、薬剤が、表面上に塗布されてもよい。例えば、正に帯電した基板を生成するための材料が、基板に塗布されてもよい。正に帯電した基板は、酸化物例えば、SiO2でコーティングされたシリコンナノワイヤのような負に帯電したナノワイヤを引き付ける。シリコンまたはその他の材料を含む基板上にこの効果を提供するために、アミノプロピルトリエトキシシランAPTES、正に帯電したポリリシンアミン基、アミン含有シラン、または、アミン含有ポリマーが、表面に塗布されてもよい。一実施形態においては、ステップ2704は、ターゲット表面上においてナノワイヤを実質的にお互いに平行に整列させるステップを含む。例えば、図24は、本発明によってお互いに整列した状態でその上に配置された複数のナノワイヤ2402を有するターゲット表面2204を示す。一実施形態においては、ステップ2704は、ナノワイヤ溶液がターゲット表面の重なり合った部分に導かれるステップを含む。例えば、図24は、単一分布領域に配置されたナノワイヤ2402を示す。あるいは、ステップ2704は、ナノワイヤ溶液がターゲット表面の複数の重なり合わない部分に導かれるステップを含んでもよい。例えば、図25は、ターゲット表面2204上の複数の重なり合わない分布領域2504a~2504dに配置されたナノワイヤ2502を示す。一実施形態においては、ステップ2704は、ノズルの少なくとも1つの出力開口からターゲット表面上へナノワイヤ溶液を押し出すために、圧力を加えるステップを含んでもよい。一実施形態においては、ターゲット表面2204は、大面積マクロエレクトロニクス基板のようなきわめて大きな表面であってもよい。そのような実施形態においては、ターゲット表面は、コンベヤベルト式システムまたはその他の基板供給システムにおいて、切れ目のないシートとして受け取られてもよい。したがって、一実施形態においては、フローチャート2700は、ノズルに対するシートの位置を調節するステップを含んでもよい。例えば、シートは、ロールから供給されてもよく、そのシートは、連続的に、ノズル2202を通過して供給される。ノズル2202とターゲット表面2204とのそのような相対運動は、例えば、ターゲット表面上でナノワイヤを整列させるのに使用されてもよい。ナノワイヤ半導体材料を選択することによるナノワイヤにおける電子のフォノン散乱の減少シリコンは、ある意味では、半導体業界においてそれの相性の良さのために、ナノワイヤのための適切な半導体材料である。しかしながら、シリコンは、表面準位の存在約1010cm-2という欠点を有し、また、電子のフォノン散乱を除去するのに必要なナノワイヤのワイヤ直径の達成できる限界がある。したがって、本発明によれば、ナノワイヤを製造するための別の材料が、開示される。ここに開示されるそのような材料は、ナノワイヤの小さなフォノン散乱および大きな直径の範囲を含めて、利点を有する。電子のフォノン散乱を除去するには、少なくとも2つの方法が存在する。ナノワイヤにおいてフォノン散乱を減少させあるいは除去するために、ナノワイヤ材料のサブバンド間のエネルギー間隔は、1フォノンエネルギーよりも大きく、かつ、23kbTよりも大きくなければならない。ここで、kbは、ボルツマン定数8.62×10-5eV/°Kであり、3は、予め定められた係数であり、Tは、ナノワイヤデバイスが動作する絶対温度である。室温で動作するためには、2は、典型的には、より厳しい要求である。なぜなら、ほとんどの半導体材料のフォノンエネルギーは、3kbTrtよりも小さいからである。ここで、Trtは、室温であり、kbTrt=0.0259eVとなり、したがって、3kbTrt=0.777である。半導体材料における電子の量子閉じ込めは、半導体材料の伝導帯内のサブバンドに電子を閉じ込めることに関連する。材料内の電子は、固有のエネルギー準位のサブバンドに閉じ込められる。しかしながら、電子は、一方のサブバンドエネルギー準位から他方のサブバンドエネルギー準位へ移動することができる。サブバンド間の間隔またはエネルギー差は、計算することができる。等方的電子または、正孔有効質量meffを備えたナノワイヤ材料の場合、基底状態と第1の励起状態との間のエネルギー間隔は、以下の式によって与えられる。である。半導体材料における電子の量子閉じ込めは、電子がサブバンド間で散乱することができないときに維持される。しかしながら、半導体材料におけるフォノン散乱は、半導体材料のサブバンド間で電子を散乱させ、これは、ナノワイヤにおける電子の移動度を減少させる。電子の量子閉じ込めを維持するために、電子のフォノン散乱を半導体材料において防止し、電子がサブバンド間で散乱されるのを防止しなければならない。以下に説明するように、電子の量子閉じ込めは、既知の有効質量meffを有する半導体材料を選択し、そして、電子がフォノン散乱のためにサブバンドのエネルギー準位間で移動するのを阻止する直径を有する半導体材料からナノワイヤを形成することによって、維持することができる。様々な半導体の有効質量meffは、その他のものと比較してそれらのいくつかを、フォノン散乱を減少させあるいは除去するのに適したものにする。さらに、より小さな有効質量meffを有するナノワイヤは、より大きな直径を可能にする。ナノワイヤのより大きな直径は、ナノワイヤを成長させるとき、より良好な制御を可能にし、かつ、ナノワイヤをさらに強度のあるものにする。式1をNkbTrtに等しくすることによって、以下の式を得ることができ、この式は、フォノン散乱を相当に減少させあるいは除去するために、有効質量meffを有する半導体材料から製造されたナノワイヤの最大直径を計算するのに使用することができる。であり、室温において、kbT=4.144×10-21J0.0259eVである。したがって、式2は、以下のように書きなおすことができる。予め定められた係数Nは、電子の閉じ込めおよびフォノン散乱の減少に関する統計的な確かさを提供するように選択されてもよい係数である。例えば、予め定められた係数Nは、ゼロよりも大きい任意の値を有するように選択されてもよい。一実施形態においては、予め定められた係数Nは、3よりも大きいかまたは3に等しい値N≧3を有するように選択される。別の実施形態においては、予め定められた係数Nは、5よりも大きいかまたは5に等しい値N≧5を有するように選択される。図28に示されるグラフ2800は、半導体材料の最大許容直径と有効質量meffとの間の関係を示す。ナノメートルnmの単位によるナノワイヤの最大許容直径が、Y軸に示され、正規化された有効質量meff/m0が、グラフ2800のY軸に示される。グラフ2800に示されるように、正規化された有効質量meff/m0が、減少するにつれて、ナノワイヤの最大許容直径は、増大する。正規化された有効質量meff/m0が、0.2以下に減少すると、ナノワイヤの最大許容直径は、急激に増加する。図29に示される表2900は、例としての様々な半導体材料を第1の列2902に列挙したものである。第2の列2904に列挙されているものは、第1の列2902の半導体材料の有効質量であり、第3の列2906に列挙されているものは、第1の列2902の半導体材料のエネルギーギャップである。上述したように、比較的に小さな有効質量meffを有する半導体材料は、より大きなナノワイヤ直径を可能にするので、望ましい。GaAs、InSb赤外線検出器のための、および、InAsは、表2900において、例としての望ましい選択肢であることがわかり、それらのそれぞれは、比較的に小さな有効質量meffを有し、したがって、比較的に大きなナノワイヤ直径を可能にする。例えば、列2904のデータを図28のグラフ2800に適用すれば、フォノン散乱が相当に小さくあるいは除去されたシリコンSiナノワイヤの最大許容直径は、約6mnである。ガリウムヒ素GaAsの場合、フォノン散乱が相当に小さくあるいは除去されたナノワイヤの最大許容直径は、約20mnである。さらに、表2900のデータは、特定の半導体材料の適切なナノワイヤ直径を計算するために、式2に適用されてもよい。例えば、列2904に示されるように、GaAsの場合、meff/m0は、.067に等しく、ここで、m0は、自由電子静止質量9.11×10-31kgである。この値は、以下のように式2に適用される。ここで、m0=自由電子静止質量=9.11×10-31kg、かつ、N=3である。したがって、GaAsの場合、最大16.14nmまでの直径を使用することができ、フォノン散乱を減少させあるいは除去する。このように、ナノワイヤは、個々にまたはグループで薄膜に使用されてもよく、ナノワイヤは、1つかまたは複数のナノワイヤの半導体材料に対して決定される最大直径よりも小さいかまたは最大直径に等しい直径直径≦最大直径を有するように形成され、それぞれのナノワイヤは、相当な電子の量子閉じ込めを維持することができるすなわち、電子のフォノン散乱を相当に減少させあるいは完全に除去する。さらに、一実施形態においては、それぞれのナノワイヤは、予め定められた長さよりも短いかまたはその予め定められた長さに等しい長さ長さ≦予め定められた長さを有するように形成されてもよく、それによって、電子のバリスティック輸送が、それぞれのナノワイヤにおいて発生する。図30は、本発明の例としての実施形態による、電子の高い移動度を有する導電性ナノワイヤを開発するための例としてのステップを提供するフローチャート3000を示す。関連する分野に精通する者は、以下の説明に基づいて、別の構造的および動作的な実施形態を考え出すことができる。これらのステップが、以下に詳細に説明される。フローチャート3000は、ステップ3002によって開始する。ステップ3002において、半導体材料が、選択される。例えば、半導体材料は、図29の表2900から選択されてもよく、あるいは、ここに説明され、さもなければ、知られているその他のどのような半導体材料であってもよい。ステップ3004において、選択された半導体材料から製造されるナノワイヤの最大直径が、決定され、その最大直径は、相当な電子の量子閉じ込めを提供するものである。例えば、直径は、図28のグラフ2800を見ることによって、あるいは、式2を用いて最大直径を計算することによって、選択されてもよい。ステップ3006において、複数のナノワイヤが、選択された半導体材料から製造され、複数のナノワイヤのそれぞれのナノワイヤは、決定された最大直径よりも小さいかまたはその最大直径に等しい直径直径≦決定された最大直径を有するように形成される。ドーピングストラテジーによるナノワイヤにおける電子のフォノン散乱の減少本発明によれば、ナノワイヤ半導体ドーピングストラテジーによって、ナノワイヤにおける電子のフォノン散乱を減少させあるいは除去することができる。ドーピングn型であろうとp型であろうとの効果は、ワイヤの物理的な強度だけでなく、ナノワイヤにおける電子のフォノン散乱にも影響を与える。本発明の実施形態においては、以下でさらに詳細に説明するように、伝導キャリアとして電子かまたは正孔を備えた半導体は、性能を改善するために、ドーピングされてもよい。ほとんどの半導体は、価電子帯の最上部において、高濃度の正孔および低濃度の正孔の両方を備えた縮退伝導帯を有する。価電子帯間の最も小さなエネルギー間隔は、より大きな有効質量を備えた高濃度の正孔によってもたらされる。したがって、好ましい実施形態においては、正孔の有効質量は、電子の有効質量よりも大きいので、ナノワイヤは、電子がナノワイヤにおいて伝導キャリアであるように構成される。伝導キャリアとして電子を使用するようにナノワイヤを構成することは、ナノワイヤを直接にn型ドーピングすることによって、および/または、バイアスゲート電圧をp型ドーピングワイヤに印加することによって、実現されてもよい。図31に示される表3100は、例としてのIII-V族半導体材料を列3102に列挙したものである。列3104は、列3102に示される材料の対応する電子の有効質量を含む。列3106および3108は、列3102に示される材料の対応する低濃度正孔および高濃度正孔の有効質量をそれぞれ含む。表3100に列挙されたすべての半導体材料に関して、列3104に示される電子の有効質量は、列3106および3108に含まれる低濃度正孔および高濃度正孔の有効質量よりも小さい。したがって、これらの半導体材料から製造されたナノワイヤをn型ドーピングすることは、p型ドーピングに比較して、より少ないフォノン散乱をもたらす。III-V族半導体材料を列挙した表3100は、説明のために提供されたものであり、本発明は、III-V族半導体だけでなくそれ以外の半導体材料にも適用できることに注意されたい。さらに、n型ドーピングシリコンの機械的強度は、p型ドーピングシリコンよりも強く、これは、また、ナノワイヤをp型ドーピングするよりもn型ドーピングすることを選択することにおける利点であるかもしれない。さらに詳細には、B.BushamandX.Li,JournalofMaterialsResearch,Vol.12,54頁1997年を参照されたい。あるいは、ナノワイヤは、p型ドーパント材料によってドーピングされてもよく、そして、ナノワイヤは、電子が伝導キャリアであるように構成されてもよい。例えば、十分なバイアス電圧をナノワイヤ薄膜に印加することによって、p型ドーピングナノワイヤを組み込んだナノワイヤ薄膜を逆のモードで動作させてもよい。これによって、p型ドーピングナノワイヤにおいて、電子を伝導キャリアとして使用することができ、p型ドーピングナノワイヤにおけるフォノン散乱を減少させあるいは除去することができる。例えば、トランジスタの実施形態においては、逆のモードでナノワイヤを動作させるために、バイアス電圧は、トランジスタのゲートバイアス電圧として複数のナノワイヤに印加されてもよい。ナノワイヤにおける表面準位を減少させるためのコア-シェル材料の使用電子の大きな移動度を達成するための別の要素は、ナノワイヤにおけるバリスティック輸送をも含めて、表面不純物散乱およびバルクすなわち、ナノワイヤコア不純物散乱の両方を減少させることである。ナノワイヤにおいては、より大きな表面積対体積比が存在する場合、表面散乱は、特に重要である。表面散乱は、例えば、ナノワイヤをパッシベーションアニーリングすることによって、および/または、コア-シェル構造をナノワイヤに用いることによって、ナノワイヤの外側層を形成することによって減少させることができる。例えば、図3Bは、コア-シェル構造に基づいてドーピングされた例としてのナノワイヤ310を示す。酸化物コーティングのような絶縁層が、シェル層としてナノワイヤ上に形成されてもよい。さらに、例えば、酸化物コーティングを有するシリコンナノワイヤの場合、水素H2中におけるナノワイヤのアニーリングは、表面準位を大幅に減少させることができる。別の例においては、GaAsのような化合物半導体をナノワイヤコアに有するナノワイヤの場合、AlGaAsまたは、その他の種類の化合物半導体のための類似する化合物シェルの使用は、電子波動作用を効果的に閉じ込め、また、表面準位を減少させる役割をなすことができる。実施形態によっては、コア-シェルの組み合わせは、以下の制約を満足するような構造を有する。すなわち、1シェルエネルギー準位は、コアエネルギー準位よりも高くなければならず、それによって、伝導キャリアは、コア内に閉じ込められる。2コア材料およびシェル材料は、多少の表面準位および表面電荷を備えた良好な格子整合を有するべきである。一実施形態においては、ナノワイヤにおけるキャリア移動度を改善するために、また、表面準位を減少させるために、シェル層の厚さとワイヤの直径との比は、変更されてもよいことに注意されたい。図32は、本発明の例としての実施形態による、減少した表面散乱を有するナノワイヤを製造するための例としてのステップを提供するフローチャート3200を示す。関連する分野に精通する者は、以下の説明に基づいて、別の構造的および動作的な実施形態を考え出すことができる。これらのステップが、以下に詳細に説明される。フローチャート3200は、ステップ3202によって開始する。ステップ3202において、半導体材料が、選択される。本明細書の別の箇所で説明され、さもなければ、知られている半導体材料を含めて、どのような半導体材料が、選択されてもよい。ステップ3204において、複数のナノワイヤが、選択された半導体材料から形成される。例えば、ナノワイヤは、選択された半導体材料から成長させられあるいは形成されてもよい。ステップ3206において、複数のナノワイヤのそれぞれのナノワイヤの周囲表面は、絶縁層によってコーティングされる。例えば、一実施形態においては、絶縁層は、誘電体であってもよい。別の実施形態においては、絶縁層は、酸化物であってもよい。絶縁層を形成するために、それぞれのナノワイヤが、酸化されてもよい。一実施形態においては、それぞれの酸化したナノワイヤは、アニーリングされてもよい。例えば、それぞれの酸化したナノワイヤは、それぞれの酸化したナノワイヤの酸化された層と酸化されない部分との界面におけるダングリングボンドをパッシベーションするために、H2雰囲気中においてアニーリングされてもよい。例えば、シリコンナノワイヤは、SiO2からなる酸化物層を生成するために、酸化させられてもよい。別の実施例においては、化合物半導体材料から形成されたナノワイヤは、酸素中、または、酸化物を材料上に形成する助けとなる酸素との組み合わせの中において酸化させられてもよい。例えば、GaAsナノワイヤを酸素およびヒ素雰囲気中において酸化させ、As2O3の層のような酸化物層を生成してもよい。その他の化合物半導体材料を、同様に、酸化させてもよく、あるいは、別の方法で酸化させてもよい。図33は、本発明の例としての実施形態による、減少した表面散乱を有するナノワイヤを製造するための例としてのステップを提供する別のフローチャート3300を示す。関連する分野に精通する者は、以下の説明に基づいて、別の構造的および動作的な実施形態を考え出すことができる。これらのステップが、以下に詳細に説明される。フローチャート3300は、ステップ3302によって開始する。ステップ3302において、半導体材料が、選択される。本明細書の別の箇所で説明され、さもなければ、知られている半導体材料を含めて、どのような半導体材料が、選択されてもよい。ステップ3304において、複数のナノワイヤが、選択された半導体材料から形成される。例えば、ナノワイヤは、選択された半導体材料から成長させられあるいは形成されてもよい。ステップ3306において、複数のナノワイヤのそれぞれのナノワイヤは、それぞれのナノワイヤがコア-シェル構造を備えるようにドーピングされ、シェルは、それぞれのナノワイヤのそれぞれのコアを取り巻くそれぞれのナノワイヤのドーピングされた外側層である。例えば、ナノワイヤは、図3Bに示されるナノワイヤ310である。ドーピングされた外側層は、ドーピングされた表面層302である。一実施形態においては、ステップ3306の作用は、動作中にそれぞれのナノワイヤのキャリアを軸方向に配置されたコアに実質的に閉じ込めることである。一実施形態においては、ステップ3306は、ドーピングされた外側層がそれぞれのコアのエネルギー準位と比較してより高いエネルギー準位を有するように、それぞれのナノワイヤのドーピングされる外側層のためのドーパント材料が選択されるステップを含んでもよい。一実施形態においては、ステップ3306は、ドーピングされた外側層の格子構造がコアの格子構造に実質的に整合するように、ドーピングされる外側層のためのドーパント材料が選択されるステップを含んでもよい。ナノワイヤおよびナノリボン薄膜トランジスタ図34A~図34Cは、高移動度のナノワイヤおよびナノリボンTFTに関する概念を説明する図である。図34Aは、非晶質Sia-SiTFTまたは多結晶Sipoly-SiTFTを示す。図34Aからわかるように、電気的キャリアは、低いキャリア移動度をもたらす複数の結晶粒界を越えて移動しなければならない。図34Bは、本発明の実施形態によるNW-TFTを示す。キャリアが低いキャリア移動度をもたらす複数の結晶粒界を越えて移動しなければならないa-SiTFTまたはpoly-SiTFTと異なり、NW-TFTは、平行な複数の単結晶NW経路丸木橋のようなによって形成される伝導チャンネルを有する。したがって、電子/正孔は、ソース電極とドレイン電極との間を端から端までいくつかの単結晶内を高いキャリア移動度で移動する。また、同様に、図34Cに示されるように、本発明の実施形態によれば、平行な複数のナノワイヤの特徴に類似する特徴を有する単結晶半導体ナノリボンが、高い性能を備えたTFTを製造するのに使用される。NW-TFTデバイスの製造図35Aは、本発明の実施形態による、NW-TFTを製造するための例としてのステップを提供するフローチャート3200を示す。関連する分野に精通する者は、以下の説明に基づいて、別の構造的および動作的な実施形態を考え出すことができる。これらのステップが、以下に詳細に説明される。フローチャート3500は、ステップ3510によって開始する。ステップ3510において、単結晶ナノワイヤが、合成される。例えば、制御された直径を備えたp型シリコンナノワイヤが、実験的生産規模の反応器における触媒として金コロイド粒子例えば、BritishBiocellInternationalLtd.,から市販されているを用いて、SiH4およびB2H6を分解することによって合成されてもよい。例としての実施形態においては、420~480°Cの範囲にある温度において、30トールの全圧および約2トールのシラン分圧によって、40分の期間だけ、成長させてもよい。SiH4とB2H6との比は、ドーピングレベルを制御するために、変更されもよい。比6400:1が、測定値が以下に提供されるナノワイヤを合成するのに使用されるが、その他の比が、使用されてもよい。ステップ3510の例としての適用においては、このプロセスによって合成されたナノワイヤは、20~40μmの範囲にある長さを有し、Auコロイド触媒粒子によって決定されるようなほぼ単分散直径を備えた。この例としての適用においては、ナノワイヤは、厚さが2~3nmの非晶質酸化シリコンシェルによって取り巻かれた単結晶シリコンコアを備えたコア-シェル構造を有するように合成された。ステップ3520において、ナノワイヤは、溶液中に浮遊させられる。例としての実施形態においては、合成されたナノワイヤは、適切なナノワイヤ懸濁液を得るために、超音波処理を用いてエタノールの中へ移されてもよい。あるいは、ナノワイヤは、その他の適切な種類の溶液中に、移され、そして、浮遊させてもよい。ステップ3530において、ナノワイヤは、薄膜として成膜される。この実施例においては、溶液中に分散させた後、ナノワイヤは、配向されたナノワイヤ薄膜を得るために、流体フロー有向整列法fluidicflowdirectedalignmentmethodを用いて、選択された基板上に成膜された。ナノワイヤ懸濁液は、NWアレイを表面上に得るために、ポリジメチルシロキサンPDMS金型と平坦な基板表面との間に形成された流路構造を通過させられた。薄膜における平均NW間隔は、溶液中のNW濃度および/または総フロー時間を変化させることによって制御された。この方法によれば、整列は、より長いかまたはより大きな流路金型を使用することによって、4インチを超えるウェーハに、それどころか、より広い面積にさえも容易に拡張することができる。そのような流路構造の実施例が、図15Aおよび図15Bに示されるフローマスク1500として上で説明された。図35Bは、約500~1000nmの平均ナノワイヤ間隔で平行に配向されたナノワイヤの単層を有する例としてのナノワイヤ薄膜の光学顕微鏡写真を示す。図35Bの顕微鏡写真は、さらに、多少のナノワイヤがナノワイヤ薄膜の上面で交差していることを示すが、別の実施形態においては、薄膜は、ナノワイヤ薄膜の上面で交差するナノワイヤを備えることなく生成されてもよい。図35Bに示されるスケールバーは、長さが100μmである。図35B内のはめ込み図3502は、高い倍率を提供し、20μmのスケールバーを含む。ステップ3540において、薄膜トランジスタデバイスが、製造される。薄膜トランジスタデバイスは、ステップ3530において生成されたナノワイヤ薄膜を含む。どのような種類の薄膜トランジスタデバイスが、製造されてもよい。ステップ3550において、薄膜トランジスタデバイスは、マクロエレクトロニクスの特定の用途のために、集積される。例としての実施形態においては、NW薄膜は、ソース電極およびドレイン電極を画定し、そして、マクロエレクトロニクス基板上にTFTを製造するために、一般的なフォトリソグラフィープロセスまたは電子ビームリソグラフィープロセスを施されてもよい。図35Cは、例としてのTFTを示し、ここで、スケールバーは、100μmである。金の電極を含めて、様々な材料が、電極のために使用されてもよく、それらの電極は、図35Cに示される例としてのTFTデバイスの場合、明るい色のバーとして示される。図35C内のはめ込み図に示される例としてのTFT3504として、シリコン基板上のバックゲートデバイス構成が、示される。下に横たわるシリコンは、バックゲートとして使用され、厚さが100nmの窒化シリコンSiNxが、ゲート誘電体として使用され、電子ビーム蒸着装置を用いて成膜されたTi/Au60nm/60nm膜が、ソース電極およびドレイン電極として使用される。図35Dは、NW-TFTの光学顕微鏡写真を提供し、ソース電極3506とドレイン電極3508とに架けられたNWの平行なアレイを示す。図35Dに示されるスケールバーは、長さが5μmである。ステップ3560は、フローチャート3500の終了である。性能特性-P型チャンネルシリコンナノワイヤ薄膜トランジスタNW-TFT以下の実施例においては、NW-TFTの電気的な特性評価が、空気雰囲気、暗箱、室温において実行される。図36Aは、様々なゲート電圧VGSにおけるドレイン電流IDS対ドレイン-ソースバイアス電圧VDSのプロット曲線を示し、ゲート電圧VGSは、VGS=-10Vを有する最上部の曲線から開始して1ボルトV単位で変化させられる。この実施例においては、TFTは、91本の実質的に平行な直径が20nmのナノワイヤからなり、5μmのチャンネル長を有する。ドレイン電流IDSは、低いVDSにおいて、VDSとともに線形に増加し、そして、より高いVDSにおいては、飽和しようとするので、図36Aは、蓄積モードで動作する典型的なp型チャンネルトランジスタの動作を示す。負のゲート電圧を印加すると、多数キャリア正孔が、チャンネル内に増加するので、ドレイン電流は、増加する。正のゲートバイアスを印加すると、チャンネル内の正孔を激減させ、デバイスをターンオフする。図36Bに示される、一定のVDS=-1VにおけるIDS対VGSのプロット曲線は、ゲート電圧が、限界点よりも大きな正であれば、本質的に、電流は流れず、かつ、ゲート電圧が、負方向に増加すれば、IDSは、ほぼ線形に増加することを示す。線形領域の線形推定から、0.45Vのしきい値電圧が、得られる。図36B内に示されるはめ込みプロット曲線3602は、VDS=-1Vにおける-IDS対VGSを指数スケールで示す。図36Bは、ほぼ108のオンオフ比および約500mV/sのサブスレッショルドスイングを強調するものである。線形プロットデータは、500mV/sのVGS掃引速度で収集され、また、指数プロットデータは、より高いゲート電圧における容量性充電電流を最小限に抑制するために、15mV/sのVGS掃引速度で収集された。はめ込み図における見掛けのしきい値電圧は、ヒステリシス効果のために、3.5Vだけずれている。ヒステリシス効果は、一般的には、NW-TFTの電流のIDS-VGS関係において観察される。このヒステリシスは、主に、NW-TFTデバイスに存在する可動イオンによるものと考えられる。このヒステリシスは、イオン不純物を最小限に抑制するために、NW合成およびデバイス製造プロセスの厳密な調節によって除去されあるいは最小限に抑制されてもよい。ヒステリシスは、しきい値電圧を決定するときに、影響を及ぼす。ヒステリシスのために、見掛けのしきい値電圧は、測定条件および測定の前にデバイスに印加された電圧履歴に依存して、変化することがある。ヒステリシスによってもたらされるしきい値電圧の変動を最小限に抑制するために、類似する条件が、検査デバイスに使用された500mV/sの比較的に素早いゲート電圧掃引速度が、可動イオンの影響を最小限に抑制するのに使用された。また、デバイスごとにデータを収集する前に、まず最初に、ゲート電圧を少なくとも3回だけ循環させることによって10Vから-10Vまで、電圧履歴変動が、最小限に抑制された。このようにして、納得できるしきい値電圧分布図36Bの主プロット曲線および図36Cが、決定された。他方において、オフ状態電流を正確に測定するために、容量電流を最小限に抑制するためのより遅いゲート電圧掃引速度15mV/sが、使用された。この場合、デバイスは、延長された時間期間約5~10分だけ高い正のゲート電圧を印加され、見掛けのしきい値をより大きな正の値へずらした図36Bのはめ込み図。マクロエレクトロニクスに使用する場合、相互コンダクタンス、移動度、オンオフ電流比、しきい値電圧、および、サブスレッショルドスイングを含めて、いくつかの重要なトランジスタパラメータが、TFT性能を決定する。高い相互コンダクタンスは、トランジスタ性能にとって重要なものであり、また、増幅器および論理回路を含めて、トランジスタを利用したデバイスの電圧利得にとっても重要なものである。-IDS対VGSの線形領域における勾配は、VDS=-1Vにおいて約11μSの相互コンダクタンスgm=dIDS/dVGSを示す。有効チャンネル幅をNWの直径d×NWの数Nに等しいと仮定すれば、Weff=Nd=1.8μmとなる。a-SiTFTとpoly-SiTFTとを比較するために、約6μS/μmの正規化された相互コンダクタンスを得ることができる。この相互コンダクタンスは、約0.01μS/μmの相互コンダクタンスを有する非晶質SiTFTおよび約0.3~0.8μS/μmの相互コンダクタンスを有するp型チャンネルpoly-SiTFTの相互コンダクタンスよりも相当に良好なものである。さらに、これは、約5~12μS/μmの相互コンダクタンスを有する単結晶p型チャンネルシリコンオン絶縁体SOIMOSFETの相互コンダクタンスに比べてもひけを取らない。NW-TFT相互コンダクタンスは、より高い誘電率を有するより薄い誘電体を用いて、さらに改善することができることに注意されたい。研究中のNW-TFTにおけるキャリア移動度をさらに評価するために、一般的なMOSFETの式を用いたさらなるモデル化がなされた。IDS-VDS曲線の低バイアス線形領域において、正孔移動度μhは、以下の式から推定することができる。GDS=IDS/VDS=μhCGVGS-Vth-VDS/2/L2ここで、CGは、ゲートキャパシタンスであり、Lは、チャンネル長である。ゲート容量は、基板上のSiNx誘電体のキャパシタンスおよび酸化シリコンシェルのキャパシタンスを含む。しかしながら、これらのキャパシタンスを計算することは、重要なことである。3次元有限要素パッケージを用いたシミュレーション例えば、FieldPrecisinからのMetameshandHiPhi、http://www.fieldp.comは、約27fFの総キャパシタンスをもたらし、約130cm2/Vsの正孔移動度をもたらす。この正孔移動度は、p型多結晶シリコンに関して報告されている最良の値約120cm2/Vsよりも大きく、また、SOIMOSFETのようなp型単結晶シリコン材料の正孔移動度約180~250cm2/Vsに比べてもひけを取らない。さらに、例えば、ドーピングレベルを減少させることによって、および/または、NW表面上の捕獲準位を最小限に抑制することによって、キャリア移動度をさらに改善できることが考えられる。図36B内のはめ込み図は、プロットされたIDS-VGS曲線を指数スケールで示し、ドレイン電流はしきい値電圧以下では指数関数的に減少すること、および、トランジスタは、ほぼ108であるオンオフ電流比を有することを示す。これは、化学的に合成されたナノ材料から組み立てられたトランジスタに関して報告されている最も大きなオンオフ比に相当し、単結晶シリコンデバイスのオンオフ比に比べてもひけを取らない。電流の指数関数的減少は、このデバイスにおいて、重要なトランジスタパラメータであるサブスレッショルドスイングS=-dVGS/dln|IDS|を約600mV/decadeであるように定義する。一般的はMOSFETにおいては、Sは、S=kBT/eLn101αによって決定され、ここで、Tは、温度であり、kBは、ボルツマン定数であり、eは、電気素量であり、そして、αは、デバイスのキャパシタンスに依存し、ゲートキャパシタンスが界面捕獲準位キャパシタンスのようなその他のキャパシタンスよりもきわめて大きければ、0である。したがって、Sの最も小さな理論的な限界値は、室温において、S=kBT/eLn10、または、約60mV/decadeである。一般的には、小さなしきい値電圧および低電力動作のために、小さなサブスレッショルドスイングが、望ましい。本発明のNWデバイスの実施形態における約600mV/decadeのサブスレッショルドスイングは、典型的には1V/decadeよりも大きな範囲にある一般的な非晶質SiTFTまたは有機半導体TFTよりも相当に良好なものである。さらに、これは、ほとんどのpoly-SiTFTに比べてもひけを取らないが、最良のpoly-SiTFT約200mVおよび単結晶シリコンデバイス約70mVよりも相当に大きい。本発明のNWデバイスで観察された比較的に大きなサブスレッショルドスイングは、主として、表面捕獲準位の存在および幾何学的な作用によるものと考えられ、それらは、表面をパッシベーションすることによって例えば、水素を添加することによって、または、コア-シェル構造を使用することによって、および/または、上面ゲート構造または高いkを有する誘電体で取り囲まれたゲート構造を使用することによって、劇的に改善することができる。幾何学的な作用は、NW-TFTにおいて、NWが他のNWと交差することから発生する。NW薄膜は、典型的には、NWのほぼ単層からなるが、たまに、多少のNWが、他のNWと交差する。NWが、他のNWと交差すると、そのNWは、基板表面から分離され、バックゲートからより小さな電界を受け、そのために、デバイスのその他のNWよりも緩慢にターンオンまたはターンオフする。これは、NW-TFTのサブスレッショルドスイングを全体的に増加させる。それにもかかわらず、また、重要なことには、約70mV/decade程度の小さなサブスレッショルドスイングが、以下で説明するように、周囲コンフォーマル電解液ゲートsurroundingconformalelectrolytegateを用いて実証された。特定の用途においては、しきい値電圧がデバイスごとに変わりやすいことは、技術の実施可能性を決定する際の重要な要素である。このために、検査が、本発明の実施形態に基づいて製造された20個の個々のデバイスに対してなされた。図36Cは、これらのデバイスのしきい値電圧分布の棒グラフを示す。ガウス分布に当てはめると、ほんの0.22Vの標準偏差を示す。さらに、構成および製造プロセスの最適化は、よりぴったりと合致した分布をもたらすと考えられる。とりわけ、NW-TFTの性能は、様々なNWコア-シェル構造を活用することによって、様々な形で、さらに改善することができる。第1に、プラスチック上のNW-TFTにおいて、オンオフ比は、低品質の電子ビーム蒸着されたAlOxゲート誘電体によって、制限される。この問題は、単結晶半導体コアおよび高品質ゲート誘電体シェルからなるコア-シェルNW構造を使用することによって、潜在的に克服することができる。SiNWは、当然ながら、コア-シェル構造を有するが、薄い自然酸化物層は、大きな電界に耐えるほど高い品質ではない。自然酸化物は、制御された熱酸化、化学気相成長、または、その他の適切な技術のいずれかによって生成された高品質の酸化シリコンシェルによって置き換えられてもよく、あるいは、そのような酸化シリコンシェルを補足されてもよい。コア-シェルNW構造は、高性能NW-TFTをプラスチック上に形成するのにきわめて良好に適合するものである。なぜなら、半導体材料の合成および高品質ゲート誘電体の形成を含めて、高温プロセスは、最終的なデバイス基板から分離して、実行されるからである。さらに、そのようなコア-シェル構造は、また、表面捕獲準位のパッシベーションをもたらすことができ、その結果として、性能をさらに向上させる。第2に、現在のバックゲートNW-TFTは、幾何学的作用のために、性能を比較的に制限される。そのような幾何学的な作用は、単結晶半導体のコア、内側シェルのゲート誘電体、および、外側シェルのコンフォーマルゲートを含むより複雑なNWコア-シェル構造を用いることによって、克服されてもよい。これは、例えば、高濃度でドーピングされた非晶質シリコンの層をSi/SiOxコア-シェル構造上述したの周りに外側ゲートシェルとして成膜することによって、達成されてもよい。第3に、NW-TFTの性能は、単結晶材料の性能を越えるために、小さな直径のNWにおける量子電子的作用を活用することによって、潜在的にさらに改善することができる。一般的な2次元半導体超格子および2次元電子/正孔ガスと同様に、ドーパントを能動的な伝導チャンネルから分離するために、マルチコア-シェルNW構造を考えることができる。デバイス性能の主要なパラメータキャリア移動度およびしきい値電圧のようなは、伝導チャンネルに存在するNWの数に依存しない。したがって、予め定められた特性を備えたNW-TFTの設計および製造が可能である。例えば、伝導チャンネルに存在するNWの数を変化させることによって有効チャンネル幅を変更することによって、NW-TFTは、予め定められたレベルで電流を輸送するように設計および製造されてもよい。図36Dは、デバイスがターンオンされたときVGS=-10Vのドレイン電流の関係を線形スケールで示す。2つの曲線は、オン状態電流を有効チャンネル幅の関数として示す。下側の曲線は、VDS=-1Vを有し、上側の曲線は、VDS=-8Vを有する。有効チャンネル幅は、NWの平均直径とチャンネルに存在するNWの数との積に対応する。予想されたように、オン状態電流は、有効チャンネル幅伝導チャンネルに存在するNWの数とともに線形に増減する。0.5mAよりも大きいオン状態電流が、5μm以下の有効チャンネル幅を備えたデバイスによって達成された。設計されたデバイスパラメータを備えたNW-TFTの再現可能かつ予測可能な組み立てが、重要である。プラスチック上のNW-TFT最新のNW薄膜概念の重要な1つの側面は、デバイス製造から分離しているNW合成ステップを除いて、NW-TFT製造プロセス全体を、本質的に、室温で実行することができることである。したがって、高性能NW-TFTの組み立てを低コストのガラス基板およびプラスチック基板に容易に適用することができる。プラスチック基板上のNW-TFTを実証するために、様々なデバイス構成が使用される。図37Aは、デバイス構成を示す。図37Aのデバイスを製造するために、厚さが1~2μmのSU-8MicroChemCorp.フォトレジストの層が、まず最初に、回転塗布され、そして、顕微鏡的に滑らかな表面を保証するために、ポリエーテルエーテルケトンPEEKシート50μmまたは100μmの厚さ、GoodfellowInc.上において硬化させられる。Cr/Au10nm/30nmストリップが、ゲートアレイとして画定され、厚さが30nmの酸化アルミニウムの層が、電子ビーム蒸着を用いて、ゲート誘電体として成膜される。整列したNW薄膜が、表面上に成膜され、Ti/Au60nm/80nmソース-ドレイン電極が、TFTを形成するために画定される。図37Bは、NW-TFTを備えた例としてのプラスチックデバイスを示す。図37Bの下部は、NW-TFTのソース、ゲート、および、ドレインを5μmに等しいスケールバーとともに示す。電気的な輸送特性評価が、上述したやり方と同じように実行された。図37Cは、IDS-VDS曲線が、SiNx/Si基板上のデバイスの動作に類似する動作を示すことを説明する図である。図37Cのプロット曲線は、IDS-VDSの関係を示し、VGSは、可変であり、VGS=-8Vにおける最上部から開始して、1V単位で増加する。IDS-VGSの関係は、しきい値電圧が約3.0Vであり、かつ、オンオフ比>105であることを示す。図37Dは、プラスチック基板を少し曲げた前後における同じデバイスの伝達特性を示す。図37Dのはめ込み図3702は、105よりも大きいオンオフ比および500~800mV/decadeのサブスレッショルドスイングを強調するものである。検査されたデバイスは、直径が40nmの平行な17個のNWを有し、6μmのチャンネル長および3μmのゲート長を備えるものであった。2つの曲線は、プラスチック基板を少し曲げた約55nmの曲率半径前後における同じデバイスの伝達特性を示し、プラスチック上のNW-TFTの機械的可撓性を実証している。比較的に小さいオンオフ比SiNx/Si基板上のデバイスのオンオフ比と比較しては、1最適化されないローカルゲートデバイス構成によるより小さいオン電流、2低品質の電子ビーム蒸着されたAlOx誘電体によって発生するゲートリーク電流によって制限されるより大きいオフ電流、によるものであり、改善されたデバイス構成および改善されたコア-シェルNW構造によって、相当に増加させることができる。小さなサブスレッショルドスイングは、主として、2つの要素によってもたらされる。第1に、電解液は、優れたコンフォーマルゲートを形成し、それによって、サブスレッショルドスイングを大きくする幾何学的作用を除去しあるいは減少させる。第2に、電解液コンフォーマルゲートによって、ゲートキャパシタンスは、バックゲートデバイスのキャパシタンスより1桁以上も大きい約160本のNWからなるデバイスの場合、約0.77pF対約0.05pF。したがって、その他のキャパシタンスの相対的重要度は、ゲートキャパシタンスに比較して減少し、S=kBT/eLn101αにおけるαの値を劇的に減少させ、その結果として、サブスレッショルドスイングSを減少させる。プラスチックエレクトロニクスの研究を推進する主たる魅力は、機械的な可撓性である。重要なことには、NW-TFTデバイスを備えたプラスチックを少しだけ曲げても、デバイス特性は大きく変化することはない。上述したように、図37Dは、この特徴を説明する2つの曲線を提供する。図37Cに示されるように、IDS-VGS関係における線形領域は、VDS=-1Vにおいて0.45μSの相互コンダクタンスを提供する。しかしながら、ローカルゲートデバイス構成におけるゲートキャパシタンスを評価するのは困難なために、デバイスにおける正確な正孔移動度を評価することは難しい。キャリア移動度およびプラスチック上のNW-TFTの最終的なデバイス性能を評価するために、電解液ゲートTFT構造が、検査された。図38Aは、検査された電解液ゲートNW-TFT構造を示す。このアプローチは、個々のカーボンナノチューブFETを研究するのに使用された。検査アプローチは、以下のステップを必要とした。1mMの食塩水の小さな液滴が、プラスチック基板上のTFTデバイス上に配置され、ソース電極、ドレイン電極、NW薄膜、および、絶縁された付加的な金電極を含むTFTデバイス全体を覆った。電解液のNW-TFTデバイスに対する電気化学ポテンシャルを確立するために、電圧VGSが、絶縁された金電極に印加された。電圧の範囲が±0.9V以下である場合、電解液と、ソース電極、ドレイン電極、または、NWとの間のリーク電流は、無視できるものであった。電解液は、絶縁された良好な液体ゲートの役割をなす。特定の利点の1つは、電解液は、TFTチャンネルにおけるすべてのNWのための有益な周囲コンフォーマルゲートを形成することであり、望ましくない幾何学的作用および表面電荷を減少させあるいは除去し、それによって、NW-TFTの最終的な性能を検査するための有効な構成を提供する。図38Bは、VGS=-0.9Vを有する最上部の曲線から0.1V単位で変化させた様々な電解液ゲート電圧に対応するIDS-VDS関係を示す。検査されたNW-TFTは、直径が20nmの162本のNWを長さが5μmのチャンネルと平行に含むものであった。図38Cは、VDSが10mVである場合のIDS-VGS関係を示す。総合的な結果は、上述したようなシリコン基板上に製造されたTFTの結果に類似している。しかしながら、このデバイスにおいては、電解液ゲート電圧の変化にきわめて大きく応答することがはっきりとわかる。また、サブスレッショルドスイングは、図38Cのはめ込み図3802に示されるように、相当に小さい70~110mV/decade。IDS-VGS関係は、ロックイン増幅器例えば、StanfordResearchから市販されているによって測定された。10mVの実効振幅値で10Hz正弦波が、測定に使用された。さらに、溶液ゲート実験の特定の構成は、ソース電極およびドレイン電極もまた溶液に接触するので、理想的なデバイスの性能を過小評価することがある。ソースポテンシャルおよびドレインポテンシャルは、実際の溶液ポテンシャルに影響を及ぼし、ゲート電極によって確立された電気化学ポテンシャルに悪影響を及ぼし、NWの周囲に実際に印加されるポテンシャルをゲート電極に印加されたポテンシャル以下にまで減少させることがある。したがって、ゲートポテンシャルを確立するための改善されたアプローチ例えば、比較基準電極を用いたによれば、さらに小さいサブスレッショルドスイングを達成することができる。それと同時に、結果は、プラスチック上の高性能TFTを実現できる可能性を実証しており、その高性能TFTは、これらのデバイスのゲート構成をさらに最適化することによって、改善されてもよい例えば、単結晶半導体コア、内側シェルのゲート誘電体、および、外側シェルのコンフォーマルゲートからなるマルチコア-シェルNW構造において固体周囲コンフォーマルゲートを実現してもよい。プラスチック上の電解液ゲートTFTデバイスの性能は、デバイス特徴の様々な特性を調査することによって、さらに分析された。ゲートキャパシタンスが、まず最初に調査された。この場合、総キャパシタンスは、電解液の直列キャパシタンスおよびNWシェル酸化物のキャパシタンスを含むが、前者は、後者よりもきわめて大きいので、前者は、無視してもよい。20nmの単結晶コアおよび平均で約2.5nmの非晶質酸化シリコンシェルを有するNWが考察された。ゲートキャパシタンスは、CG=2Nπεε0L/ln1tox/rによって評価することができ、ここで、Nは、チャンネルに存在するNWの数であり、εおよびtoxは、それぞれ、非晶質酸化物の誘電率および厚さであり、rは、NWの半径である。計算されたキャパシタンスおよび以下の式GDS=IDS/VDS=μhCGVGS-Vth-VDS/2/L2に基づいて、正孔移動度μhは、150cm2/Vsであるように決定することができる。この結果は、類似するNWを有するSiNx/Si基板上の類似するデバイスに対して得られた移動度と一致する。これは、NW-TFTの移動度は、NW自身に固有なものであり、プラスチック基板または電解液ゲートによって劇的な影響を受けないことを示す。N型チャンネルCdSナノリボンTFT上記の説明は、高性能NW-TFTは、p型SiNWから低い温度のプラスチック基板上に組み立てられてもよいことを実証している。さらに、NW合成は、最終的なデバイス基板に依存しないので、III-V族およびII-VI族の半導体を含む広範囲の材料が、TFTチャンネル材料として活用され、様々な機会をもたらすことができる。1つの例として、高性能TFTは、II-VI族硫化カドミウムCdSナノリボンから容易に組み立てることができる。CdSは、それ固有の小さい表面捕獲準位のために、電子的な用途だけでなく光学的な用途にも優れた材料である。30~150nmの厚さ、0.5~5μmの幅、および、10~200μmの長さを備えた単結晶CdSナノリボンが、真空蒸気輸送法vacuumvaportransportmethodを用いて合成された。より詳細には、わずかな量のCdS粉末約100mgが、真空チューブの一端に移され、そして、密閉された。真空チューブは、CdS粉末を備えた端部が900°Cに維持されるように加熱され、真空チューブの他端は、約50°Cだけ低い温度に維持された。2時間以内に、ほとんどのCdSが、冷却器側へ輸送され、チューブ壁に成膜された。結果として得られた材料は、その大部分が、30~150nmの厚さ、0.5~5μmの幅、および、10~200μmの長さを有するナノリボンである。TEM画像は、これらのナノリボンがエッジ面までずっと欠陥の少ない単結晶であることを示す。ナノリボンは、それらの特有の物理的な形態が一般的な単結晶薄膜の形態にきわめて類似しているので、TFTにとって有益なものである。単結晶伝導チャンネルを備えたCdSナノリボンTFTは、上述した方法に類似する方法を用いて製造された。図39Aは、CdSナノリボンTFTを示す。図39Aのはめ込み図3902は、ナノリボンTFTの3次元原子間力顕微鏡表面画像を示す。CdSナノリボンTFTの電気的輸送の測定は、典型的なn型チャンネルトランジスタ特性を示した。n型チャンネル動作は、CdSバルク材料およびNWに関するこれまでの研究と合致している。図39Bは、CdSナノリボンTFTのための様々なゲート電圧におけるIDS-VDS関係を提供する。図39Bは、低いソース-ドレインバイアスにおける線形領域を示し、より高いバイアスにおいては、飽和する。1VのVDSにおけるIDS-VGS関係は、2.0Vのしきい値VGS以上においてほぼ線形の動作を示す。線形領域の勾配は、VDS=1Vにおいて、約2.4μS/μmの相互コンダクタンスを与える。平行板モデルを考えると、ゲートキャパシタンスは、CG=εε0LW/hを用いて、1.9fFであると計算された。ここで、LおよびWは、チャンネルの長さおよび幅であり、hは、誘電体の厚さである。計算されたキャパシタンスによって、電子移動度は、IDS/VDS=μeCGVGS-Vth-VDS/2/L2を用いて、約300cm2/Vsであると推定することができる。重要なことには、移動度のこの値は、単結晶CdS材料の移動度約300~350cm2/Vsにぴったりと一致する。さらに、図39Cおよびそれのはめ込み図に示されるように、IDS-VGSの曲線指数プロット曲線は、107よりも大きなオンオフ比、および、理論的限界である60mV/decadeに近い70mV/decadeの小さなサブスレッショルドスイングSを与える。CdSナノリボンTFTにおいて観察された大きなキャリア移動度および小さなサブスレッショルドスイングは、主に、SiNW-TFTにおける幾何学的作用に類似する幾何学的作用だけでなくこれらの材料における結晶品質および低い表面準位のおかげであると考えられる。相補的論理p型チャンネルTFTおよびn型チャンネルTFTの両方を製造する能力は、ユニポーラp型チャンネルトランジスタまたはユニポーラn型チャンネルトランジスタからなる回路よりも性能が優れていることが知られている相補的電子部品を構成するのに重要なことである。このために、相補型インバータ論理否定ゲートが、n型チャンネルTFTとp型チャンネルTFTとを直列に接続することによって構成された。相補型インバータは、p型チャンネルSiNW-TFT15本の平行なNWからなるとn型チャンネルCdSナノリボンTFTとを直列に接続することによって形成された。デバイス4002が、図40に示される。また、図40は、インバータの出力-入力Vout-Vin電圧レスポンスを提供し、小さな入力による一定の大きな出力電圧を示す。入力が、1.5Vまで増加すると、出力は、0Vへ向かって急激に下降し、そして、より高い入力電圧において、低い状態を維持する。きわめて重要なことには、相補型インバータは、大きな電圧利得を呈する。測定されたVout-Vin関係の特徴は、図40のはめ込み図4004に示されるように、27程度の大きな電圧利得を見せることである。そのような大きな利得は、本発明によるデバイスの高い性能を実証するものであり、様々な大面積エレクトロニクス用途において、それぞれの段において信号修復を必要とせずに論理回路アレイを相互接続するために、重要なことである。最後に、インバータのVout-Vin関係は、出力側に何らかの負荷を含むことなく測定されたことに注意されたい。デバイスが、実際の回路に実装されると、利得は、減少するかもしれない。しかしながら、図36A~図36Dに示されるような特性を備えたここで説明されるNW-TFTデバイスの再現性および予測可能性を考えれば、デバイス/回路を入念に設計することによって、実際の利用分野で所望される電圧利得を達成できるはずである。ディスプレイおよびその他の利用分野におけるNW-TFTこの20年にわたって、フラットパネルディスプレイFPDが、最近の電子デバイスにおいてより一般的なものとなった。FPDは、携帯電話、携帯情報端末、ディジタルカメラ、ビデオカメラ、および、ノート型コンピュータを含めて多くの新しい製品において不可欠なものである。さらに、市場は、相当に拡大することが期待されている。なぜなら、FLDは、デスクトップコンピュータおよびテレビTVブラウン管CRTのモニターに取って代わる用意ができているからである。アクティブマトリックス液晶ディスプレイAMLCDは、商業的に有力なフラットパネルディスプレイ技術であり、大面積フラットパネルディスプレイ市場のほぼ全体を占めている。また、AMLCDは、場合によっては、アクティブマトリックス薄膜トランジスタAMTFTとも呼ばれる。なぜなら、大面積薄膜トランジスタは、今日のAMLCDを可能にする重要な技術であるからである。薄膜トランジスタTFTは、点接触接合トランジスタよりも13年前に発明された。TFTに関する最初の米国特許は、1933年にLilienfieldに発行された。1960年代の初頭になってようやく、GE、RCA、IBM、Zenith、Westinghouseおよび、Philipsを含めて業界の多くの研究所が、TFTの研究および開発に積極的に着手した。しかしながら、1960年代のほぼ中頃に、金属酸化膜半導体電界効果トランジスタMOSFETが、出現し、中心となった。すぐに、業界のほとんどの研究所は、TFTの研究および開発を中止した。MOSFET技術を含めて今日の半導体技術の大部分は、単結晶ウェーハに基づくものであるので、基板の大きさは、得られるウェーハの大きさによって決定される。現在、得ることのできる最も大きなウェーハは、約12インチである。したがって、この基板寸法は、恐らく、大きな基板面積を必要とする用途に適合することはない。1980年代の中頃において、大きなガラス基板上に駆動回路を配置する必要がある液晶ディスプレイLCDとりわけAMLCDの出現は、TFT技術に対する興味を復活させた。初期の試みは、II-VI族半導体材料に集中された。II-VI族半導体材料を制御する難しさのために、技術は、研究所から出ることは決してなかった。例えば、一般的に、結晶相の化合物半導体を形成することは結晶相の元素を作成することよりも難しいことである。さらに、CdSeのようなII-VI族の材料をドーピングするのは、難しいことである。また、信頼性のある誘電材料をII-VI族の材料上に成膜するのは、きわめて難しいことであった。同時に、水素化非晶質シリコンa-Si:H薄膜が、太陽電池および撮像センサー材料としてのそれの潜在的な用途のために、大いに注目された。転換点は、W.E.SpearおよびP.G.LeComberが非晶質シリコン材料をドーピングできることを実証した1975年に到来した。それからすぐに、a-Si:Hに基づいたTFTが、貧弱なトランジスタ特性にもかかわらず、AMLEDの駆動素子として選択された。この技術は、市販されている今日の大画面AMLCDにほぼ例外なく使用されている。AMLEDディスプレイにおいては、a-SiTFTは、LCD画素の下にあるガラス基板上に製造され、集積回路IC駆動回路からコマンドを受け取ったときに画素をオン/オフするスイッチとして使用される。IC駆動回路は、基板の周囲に取り付けられる。a-Si薄膜は、プラズマ支援化学気相成長法を用いて、低い温度において比較的に大きなガラス基板上に容易に成膜することができる。低い成膜温度は、安価なガラス基板を使用するのを可能にする。ガラス基板は、不可欠なものである。なぜなら、基板の透明度は、この技術のバックサイト照明技術に絶対に必要なものであるからである。典型的なa-SiFETの電界効果移動度は、約1cm2/Vsであり、これは、ディスプレイの性能を制限する。a-Siを結晶化して多結晶薄膜にすることによってa-SiTFTの性能を改善するための多くの試みが、世界中でなされた。多結晶シリコンTFTの電界効果移動度は、a-SiTFTの電界効果移動度と単結晶シリコントランジスタの電界効果移動度との間に存在し、数百にのぼる値が、報告されている。現在の多結晶プロセスは、10~50cm2/Vsの移動度を備えたトランジスタを製造するためには、典型的には、600°Cにおいて最大で24時間のアニーリングを必要とする。直接熱アニーリングに加えて、急速熱アニーリング、レーザ誘起結晶化、および、遷移金属誘起アニーリングを含めたいくつかの方法が、a-Si膜を多結晶に変化させるために、探求されてきた。急速熱アニーリングは、700°Cから800°Cまでのより高い温度をきわめて短い時間期間だけ使用する。短い時間期間は、基板を損傷させる可能性を最小限に抑制する。しかしながら、安価なガラス基板は、このプロセスに使用できそうにもない。レーザアニーリングは、基板をあまり加熱することなく、非晶質シリコンの小さな領域をきわめて高い温度にまで急速に加熱することを可能にする。残念ながら、小さなビーム寸法のために、この方法は、大きな製品の場合にはきわめて非効率的なものである。さらに、このプロセスは、制御するのがきわめて難しい。金属誘起結晶化は、近年、大いに注目された。ニッケルに基づいたプロセスが、有望であると思われる。一般的には、ニッケルに基づいたプロセスは、低速熱プロセスに必要とされるアニーリング温度を約600°Cから500~550°Cにまで減少させ、アニーリング時間期間を約24時間から数時間まで減少させる。しかしながら、金属誘起結晶化は、遷移金属をa-Siの上面に成膜する余分なステップを必要とする。結晶化は、金属膜の品質に依存する。残留金属、金属シリサイド、および、複雑な粒界の構造的な欠陥は、トランジスタにおける大きなリーク電流をもたらすことがある。多結晶TFTは、すぐにはa-Si技術に取って代わりそうもない。なぜなら、安価なガラス基板と相性のよい実行可能な多結晶シリコンプロセスが、いまだに存在しないからである。多結晶シリコンTFTの性能は、粒界伝導および高品質の多結晶シリコンを調製する難しさのために、一般的な単結晶シリコンから製造されたデバイスの性能にすぐには近づきそうもない。したがって、a-Siまたはpoly-Siに基づいた現時点において利用できるTFT技術は、様々な観点から、限られている。最近、新しい薄膜トランジスタ技術すなわち有機TFTが、大いに注目された。最大で約1cm2/Vsの電界効果移動度を備えた有機TFTが、実証された。それの性質によって、有機トランジスタは、プラスチック基板上における低温プロセスと相性がよいが、ほとんどの研究は、ガラスかまたは酸化物コーティングシリコンを基板として使用して、実行された。しかしながら、残念ながら、有機トランジスタの性能は、現時点においては、シリコンの性能に近づいていない。したがって、有機化合物に基づいたトランジスタの利用範囲は、制限される。シリコンをプラスチック上に配置しようとする試みは、満足できる結果をいまだにもたらしていない。なぜなら、主として、2つの重要なステップ、すなわち、シリコンを成膜するステップおよびゲート誘電材料を成膜するステップに要求される温度は、非晶質シリコントランジスタを製造する場合でさえも、今までのところ最も高いガラス転移温度を備えたプラスチック基板が耐えるには高すぎるからである。このプログラムの主任研究者であるXiangfengDuan博士によって実施されたHarvard大学におけるCharlesLieber教授の実験室における最近の研究開発は、半導体ナノワイヤがナノスケールのエレクトロニクスおよびオプトエレクトロニクスのための優れたまたは理想的なビルディングブロックであることを示した。Lieber教授の実験室は、制御されたかつ調節可能な化学成分、物理的な寸法例えば、直径および長さ、および、電子的特性例えば、ドーピングの型および濃度を備えた広範囲にわたるIV、III-V、および、II-VI族半導体ナノワイヤを単結晶の状態で合理的に合成できることを実証した。ナノワイヤの直径は、2~100nmの範囲において制御しかつ変化させることができる。ナノワイヤの長さは、通常、10~100μmの範囲にある図41。図41Aは、本発明の例としての実施形態による合成されたシリコンナノワイヤの走査型電子顕微鏡画像を示す。図41Aのナノワイヤは、10ナノメーター程度の直径および最大で数十マイクロメーターの長さを有する。図41Aに示されるスケールバーは、長さが5μmである。図41Bは、本発明の例としての実施形態による個々のSiナノワイヤの格子分解能透過型電子顕微鏡画像を示す。図41Bの例としてのナノワイヤは、それらの全長にわたって連続的な格子を備えた単結晶コアおよび非晶質酸化物オーバー層を有し、それらは、合成的に制御することができる。大きな縦方向寸法および小さな横方向寸法は、電気的キャリアを効率的に輸送するために、ナノワイヤを最も小さな寸法の材料にする。さらに、ナノワイヤは、電界または微小流体フローによるアプローチを用いて、溶液中において柔軟に処理され、基板上に組み立てられてもよく、それによって、発光ダイオード、光検出器、および、高感度化学/生物学的センサーだけでなく、単一ナノワイヤ電界効果トランジスタFET、交差ナノワイヤFET、および、論理的なOR、AND、NOT、NORゲート、および、論理的な半加算器回路およびメモリーアレイのような一連の論理回路を含めて様々なナノスケールの電子および光電子的なデバイスおよびデバイスアレイを実証することができた。とりわけ、単一ナノワイヤFETに関する研究は、Siナノワイヤの場合、最大で1500cm2/Vsの電界効果移動度、GaNナノワイヤの場合、約1000cm2/Vsの電界効果移動度、また、n型InPナノワイヤの場合、約4000cm2/Vsの電界効果移動度を実証し、それらのすべてが、類似するドーピング濃度を備えた単結晶の対応物に比べてひけを取らないかまたはそれらよりも優れていた。ナノワイヤ材料において観測された移動度の高い値は、この新しい種類の材料の高い品質を強調するものである。さらに、これらの観察された移動度の値は、表面パッシベーションなどに注意を払われなかったので、ナノワイヤ材料のほんの小さな値しか示していないと考えられ、最近の研究は、ナノワイヤ表面をパッシベーションすることによって、移動度の値を相当に増加させることができることを示している。研究は、選択ドーピングされた1次元ワイヤにおける量子力学的特性のために、散乱現象を相当に抑制できることを示唆している。例えば、理論的な計算は、選択ドーピングされたGaAsナノワイヤの場合、3×108cm2/Vsの移動度を予測することができた。したがって、ドーパントを伝導チャンネルから分離すれば例えば、ナノワイヤの表面からの分子ドーピングまたはコア-シェルナノワイヤ構造におけるシェルからのドーピング、きわめて高いキャリア移動度を達成することができる。要するに、ナノワイヤは、高移動度薄膜トランジスタのためのビルディングブロックであることを意味する。無作為に配向されたナノワイヤ薄膜は、多結晶薄膜材料に比べてもひけを取らないキャリア移動度を有し、配向されたナノワイヤ薄膜は、単結晶材料に比べてもひけを取らないかまたはそれよりも優れた移動度の値を呈する。TFTは、多くの新しい電子技術を開発するためには、重要なものである。現在、TFTに関する研究および開発が、アクティブマトリックス液晶ディスプレイAMLCDが優位を占めるフラットパネルディスプレイFPD市場によって推進されている。新しいTFT技術、すなわち、安価な大面積のガラス基板またはプラスチック基板上における真のシリコンは、現在のFPD技術に革命をもたらし、新しい種類の電子デバイスを製造する新しい産業を生み出すかもしれない。本発明によるナノワイヤ薄膜を組み込んだTFTは、以前には注目されなかったこれらの目的を実現可能にするものである。ここでは、配向された半導体ナノワイヤに基づいた、安価なガラス基板または可撓性のあるプラスチック基板上に形成された、単結晶シリコンから製造されたトランジスタの性能に比べてひけを取らない以下の性能を有する薄膜トランジスタTFTが、説明される。すなわち、電界効果移動度:1500cm2/VsIon/Ioff:107しきい値:<2.5V一般的には、ナノ材料は、電子部品の寸法を減少させるために使用される。しかしながら、本発明の実施形態は、電子部品をより迅速におよび/またはより大きく製造するためにナノ材料を使用する。個々のナノワイヤの移動度は、大きいが、単一のナノワイヤは、マクロエレクトロニクス用途に必要とされる十分な電流密度を提供できそうもない。ナノワイヤの大きな移動度を利用するために、トランジスタは、配向されたナノワイヤ薄膜から製造され、その結果として、数百または数千のナノワイヤを含めて多くのナノワイヤが、電極間例えば、ソース電極とドレイン電極との間に架かる。これは、大きな可撓性のある基板上において、大きな移動度および大きな電流密度のトランジスタを可能にする。図42は、本発明の例としての実施形態による、高移動度ナノワイヤ薄膜トランジスタを合成および実現するためのプロセスの流れ図を示す。高品質単結晶ナノワイヤ材料が、高い温度で合成され、そして、配向されたナノワイヤ薄膜を形成するために、所望の基板上に整列させられる。これは、さらに、ワイヤ軸に平行に伝導チャンネルを備えた薄膜トランジスタを形成するために、リソグラフィープロセスを施されてもよい。ナノワイヤの長手方向に沿った単結晶伝導チャンネルは、その結果として得られるTFTの高い移動度を保証する。このアプローチにおいては、図43に示されるように、本発明の例としての実施形態による単結晶コアと誘電体保護膜シェルとを備えたシリコンナノワイヤコア-シェル構造が、製造されてもよい。ナノワイヤは、まず最初に、最近開発された金ナノ粒子触媒化学気相成長CVD法およびそれに続く直接酸化を用いて合成される。この方法は、シリコンSiおよびガリウムヒ素GaAsを含めて様々な半導体ナノワイヤに適用することができる。シリコンナノワイヤは、ここでは、説明のために言及される。化学的に合成されたナノワイヤは、アルコールのような溶媒中に浮遊させられ、それに続くプロセスおよび処理を可能にする。ナノワイヤを浮遊させたこれらの溶液から、単層ナノワイヤ薄膜が、基板上に実質的に平行に配向されたワイヤによって調製される。最後に、ワイヤ軸に平行に伝導チャンネルを備えたナノワイヤTFTアレイを製造するために、ソース、ドレイン、および、ゲートのための金属コンタクトが、フォトリソグラフィープロセスによって取り付けられてもよい。本発明は、高性能薄膜トランジスタを実現するための根本的に新しいストラテジーを提供し、様々な技術的な革新、および、プロセスおよび性能における利点をもたらす。単結晶伝導チャンネル。本発明によるTFTデバイスにおいては、複数のナノワイヤが、ソースからドレインまで全体に平行に存在し丸木橋のように、単結晶伝導チャンネルをキャリアに提供する。これは、バルク単結晶材料に比べてもひけを取らない高いキャリア移動度をもたらし、これは、非晶質シリコン材料または多結晶シリコン材料によって達成することはできない。これは、主として、粒界の近くの大きな捕獲準位によるものであり、その捕獲準位は、それらの材料において、界面の近くにおける相当なキャリアの激減および粒界散乱をもたらす図44A~図44C参照。図44A~図44Cは、非晶質シリコン図44A、多結晶シリコン図44B、および、整列したナノワイヤ薄膜図44Cから製造された薄膜トランジスタTFTを示す図である。a-Siに基づいた技術およびpoly-Siに基づいた技術の両方において、電気的キャリアは、複数の粒界散乱を経験し、そのために、達成できるキャリア移動度を制限するa-Siの場合、<約1cm2/Vs、および、poly-Siの場合、<約100cm2/Vs。他方において、本発明のナノワイヤに基づいた技術においては、電気的キャリアは、複数の単結晶経路に沿ってTFTチャンネル間を輸送し、そのために、単結晶材料に近いキャリア移動度約1000cm2/Vsを備えたTFTを可能にする。基板外高温プロセス。半導体ナノワイヤおよびゲート誘電体は、高い温度において、基板の外で調製され、そして、室温において、基板に取り付けられる。したがって、基板の熱特性は、高温プロセスに対する制限要素ではない。そのために、これは、高品質の結晶材料およびゲート材料を可能にし、これは、高性能で信頼性のあるデバイス機能には重要なことである。さらに、デバイスを覆う外因性ゲート酸化物の層ではなく、それぞれの個々のナノワイヤの周囲にきわめて薄いゲート誘電体シェルを含むことによって、プロセスを劇的に簡素化することができ、そして、シェルのきわめて薄くかつ完璧に近い性質のために、要求されるターンオン電圧を減少させる。溶液の加工容易性processibility。バルク半導体ウェーハとは異なり、ナノワイヤは、溶液中に浮遊させ、その後に、実質的にどのような基板上にでも大きな面積にわたって成膜しかつ固定することができる。したがって、多くの種類の技術的に重要な基板例えば、プラスチック、ガラス上における高性能半導体材料が、実現可能である。これは、さらに、インクジェット印刷技術またはスクリーン印刷技術による高性能電子部品のロールツーロール生産を可能にする。機械的な可撓性。きわめて小さな直径および大きなアスペクト比>1000のために、ナノワイヤは、例えば、10マイクロメーター程度の小さな曲率半径を備えた優れた機械的可撓性を有する。機械的可撓性のある配向されたナノワイヤの密度の高い膜を大きな可撓性のある基板上に成膜することによって、その結果として得られる構造は、バルク単結晶半導体に比べてもひけを取らない優れた電子的性能を有し、任意の大きな面積全体に広げることができ、かつ、布のように可撓性がある。さらに、ナノワイヤの機械的可撓性は、ほとんどのプラスチックのように非晶質薄膜または多結晶薄膜の使用がほぼ不可能な比較的にきめの粗い基板上に高性能電子部品を形成するのを可能にする。微細化されたデバイス寸法。ナノワイヤの本質的な小さい直径および大きい長さによって、TFTチャンネルの幅および長さを容易に制御することができる。トランジスタは、多結晶シリコンデバイスの場合に制限される小さな寸法で実現されてもよい。さらに、ナノワイヤ材料の本質的に高い移動度によって、有効な電流レベルを維持しながら、トランジスタを小さな寸法で形成することができ、かつ、大面積基板上に高い密度で集積することができ、これは、一般的な非晶質シリコン材料または多結晶シリコン材料によっては不可能なことである。GaAsナノワイヤのようなその他の高移動度材料に適用できるプロセス。シリコンナノワイヤの能力は、GaAsナノワイヤおよびInAsナノワイヤを含めて、III-V族材料のようなその他の本質的に高い移動度の材料にまで拡張および適用することができる。したがって、超高移動度材料が可能であり、多くの新しい用途に使用することができる。本明細書の別の箇所でさらに詳しく説明されるように、ナノワイヤの潜在的な量子効果すなわちバリスティック伝導を利用することによって、さらに高い移動度が、可能である。ナノワイヤの合成。実施形態によっては、信頼性および再現性のあるTFTデバイス動作を実現するために、均一な物理的寸法および化学的ドーパント分布を備えたナノワイヤが、使用されてもよい。そのような制御は、1インチの環状炉内においてきわめて小規模に実証されている。8インチ半導体環状炉が、存在し、この環状炉は、ナノワイヤを大規模に製造することができる。大量生産における均一性の制御は、より少量の生産におけるそれよりも難しいことである。シリコンナノワイヤの制御直径および直径分布は、金コロイドの直径および直径分布によって決定される。市販されている金コロイドが、使用されてもよい。ナノワイヤの長さは、成長条件、すなわち、温度、蒸気圧、および、成長期間に依存する。これらの問題、および、結晶性およびドーピング濃度の問題は、成長条件を変更しまた微調整することによって、解決されてもよい。誘電体酸化物/窒化物コーティング。ゲート誘電体コーティングの品質は、ナノワイヤTFTの性能には重要なことである。高品質のゲート誘電体を形成するための技術は、プレーナー半導体技術に存在する。しかしながら、規定された結晶方向を備えていないナノワイヤ表面の周囲に均一な厚さを備えたピンホールのないゲート誘電体を形成することは、技術的に難しいことである。この問題は、異なった観点から取り組むことができる。ナノワイヤの成長およびその直後のシリコンナノワイヤの低速熱酸化によって約2nm以下の均一な酸化シリコンコーティングを生成するためのプロセスが、使用されてもよい。酸化物コーティングの品質を制御する鍵は、滑らかでむらのない表面構造を有するナノワイヤである。低速酸化プロセスは、ホットスポットの発生を防止し、かつ、薄いピンホールのないコーティングを生成するのを助ける。あるいは、酸素窒化物または窒化物のコーティングをナノワイヤ表面に生成するために、ナノワイヤにコーティングされた酸化シリコンのプラズマ支援直接窒化が、使用されてもよい。表面準位および捕獲された電荷。それの高い表面とバルクとの原子比のために、表面準位、捕獲された電荷、および、ダングリングボンドは、ナノワイヤに影響を及ぼし、それは、デバイスの性能を相当に制限することがある。表面準位を最小限に抑制するために、不活性雰囲気または水素/フォーミングガス雰囲気中における直接熱アニーリング、および、水素プラズマ中におけるアニーリングとそれに続く熱アニーリングを含めて、いくつかのストラテジーが、使用されてもよい。これらのおよびその他のストラテジーは、上記においてより詳細に説明される。大面積ナノワイヤ薄膜の成膜。大面積基板上に配向されたナノワイヤ薄膜を調製するための拡張性のあるアプローチの開発は、この新しい技術を最終的にうまく実現するためには重要なことである。例えば、フロー整列プロセスまたはLangmuir-Blogette膜アプローチが、ナノワイヤの単層をガラスまたはプラスチックの基板上に配置するために、使用されてもよい。オーミックコンタクト。ナノワイヤとの信頼性のあるコンタクトを形成することは、小さなコンタクト面積および複雑な界面準位のために、難しいことである。金属コンタクトとシリコンとの間の界面の化学および物理学は、オーミックコンタクトに関する重要な技術分野である。成功するための鍵は、メタライゼーションプロセスおよびメタライゼーションの前の表面洗浄プロセスを正確に制御することである。考えられる3つのメタライゼーション方式が、使用されてもよい。すなわち、電子ビーム蒸着によるTi-Au、Ni、および、Alである。ソース-ドレイン電極をメタライゼーションする前に表面誘電体を除去するために、イオン銃洗浄またはHFエッチングを含めてさらなる様々なプロセスが、使用されてもよい。本発明は、大面積エレクトロニクスの革命的な進歩を可能にし、そして、プラスチック電子部品の寸法および可撓性だけでなく無機単結晶半導体材料に比べてもひけを取らない性能を備えた薄膜TFTを提供することによって、新しい世代の電子デバイスを提供する。TFTナノワイヤトランジスタは、一般的な単結晶シリコンから製造されたトランジスタのそれに近い性能特性を備えて、とりわけ、きわめて大きなガラスまたはプラスチック基板上に製造されてもよく、それは、超大規模高密度集積を可能にし、真シリコンオンプラスチック技術を提供する。この技術の潜在的な用途は、ナノワイヤTFTを液晶ディスプレイLCDに組み込むことを含めて、きわめて広範囲にわたる。ナノワイヤTFTは、a-SiTFTの面積よりもきわめて小さな面積を有し、画素密度を増加させるのを可能にし、例えば、超高密度ディスプレイを可能にする。また、より小さなTFTは、光をそれほど遮蔽することがなく、より大きな開口率を有する。ナノワイヤTFTによれば、周辺駆動回路をガラス基板のエッジに同時に集積することができ、製造プロセスを相当に簡素化し、コストを下げる。ナノワイヤTFTは、超小型表示装置、ディジタルプロジェクター、および、きわめて高い画素密度を必要とする高密度画像処理装置に使用することができる。さらに、真シリコンオンプラスチック技術は、軽量で高い情報密度を有する電子デバイスを開発するのを可能にする。例えば、本発明は、計算して単一シート上に表示するのを可能にし、携帯型電子装置を可能にし、それらは、とりわけ、警察官、現場で作業する救急隊員、戦場の兵隊、宇宙および未開地を探索する者には重要なものであるかもしれない。より広い意味では、本発明は、基板材料上において産業関連半導体材料の性能および材料特性を備えたあらゆる電子材料を技術者が開発するのを可能にする。この技術は、電子材料の機能/特性すなわち、伝導特性、ドーピング、移動度、および、ターンオン電圧を構造的特性すなわち、それの可撓性、形状、寸法、および、プロセス特性から完全に独立して技術者が設計するのを可能にする。半導体ナノワイヤ構成要素の物理的特性例えば、配合、直径、長さ、結晶性、および、密度の選択は、電子的性能すなわち基板の性質を決定し、それらは、物理的性能から完全に独立して選択されてもよい。同時に、高性能で、容易に加工することができ、潜在的に低コストであるナノワイヤ薄膜は、利用分野の広い柔軟性のある電子的プラットフォームを提供し、高密度ディスプレイおよび超小型表示装置アレイのための駆動回路、無線周波数識別タグ、大面積バイオセンサーだけでなく、スマートカード、プラスチック上に形成された携帯型コンピュータの論理回路およびメモリーのような多くの新しい利用分野およびまだ確認されていない多くのより重要な利用分野にも有益である。以下、3つの開発段階、すなわち、1シリコンナノワイヤの合成、2配向されたナノワイヤ薄膜の成膜、および、3ナノワイヤ薄膜トランジスタTFTの製造について説明される。1シリコンナノワイヤの合成ステップ1:シリコンナノワイヤを合成するための拡張可能なプロセスが、以下に説明される。説明のために、例としてのナノワイヤ懸濁溶液、ナノワイヤの種類、および、ナノワイヤの濃度が、提供され、アルコール中において1mg/100ccのp型およびn型ドーピングされた直径が60nmのシリコンナノワイヤは、コア-シェル構造を有する。ナノワイヤコアは、単結晶シリコンである。ナノワイヤシェルは、厚さが約2nmで長さが約20~50μmのピンホールのない酸化シリコンコーティングまたは酸素窒化物コーティングである。合成は、金ナノ粒子触媒CVDプロセスを使用する。予め定められた前駆ガス混合物SiH4およびB2H6またはHe中のPH3が、20~50トールの範囲にある全圧において、酸化物コーティングシリコン基板上に堆積した触媒金粒子を通過し、金ナノ粒子は、約450°Cにまで加熱される。金ナノ粒子に接触すると、SiH4/B2H6は、分解し、Si原子およびB原子が、金ナノ粒子の中へ拡散し、合金液滴を生成する。過飽和に達すると、Si/B原子は、沈殿し、ナノワイヤ成長を開始する。SiH4およびB2H6を連続的に供給することによって、意図的に終了させるまで、あるいは、局所的な条件の変化によって死滅が発生するまで、ナノワイヤは、成長し続けることができる。ナノワイヤの品質は、金ナノ粒子の品質、基板上における金ナノ粒子分布の制御、および、温度、B2H6またはPH3に対するSiH4の比、SiH4の分圧、および、前駆ガスが反応器内に存在している時間を含めた成長条件に依存する。この例としての実施形態においては、成長は、コンピュータ制御された8半導体加熱炉を用いて実施された。4の酸化シリコンコーティングシリコンウェーハが、基板として使用された。4ウェーハ上に金ナノ粒子を均一に堆積させるためのプロセスを説明する。市販されている直径が60ナノメーターの金コロイドが、使用された。目的は、密度が1平方マイクロメーター当たり2~4個の粒子で金ナノ粒子を均一に堆積させることを達成することである。鍵は、金粒子クラスタの形成を最小限に抑制することである。クラスタは、望ましくないより大きな直径を有するナノワイヤの成長をもたらすことがある。回転塗布自己集合法が、堆積のために研究されてもよい。回転塗布は、かなり容易なプロセスである。堆積密度は、前駆コロイド中の金粒子濃度の変更、シリコンウェーハの表面化学処理、および、回転速度の変更によって制御されてもよい。回転塗布の欠点は、金コロイド溶液の利用効率が小さいことかもしれない。保証されていれば、製造ステージにおけるリサイクルプロセスが、使用されてもよい。自己集合は、確立された化学をある程度使用しなければならない。4酸化シリコンコーティングウェーハの表面は、3-アミノプロピル-トリメトキシシランAPTMSかまたは3-メルカプトプロピル-トリメトキシシランMPTMSによって機能化され、そして、60ナノメーターの金コロイド溶液に接触させられる。金粒子は、表面上で組み立てられる。2つの異なる化学の違いが、比較され、接触溶液中における接触時間および金粒子濃度を制御することによって金粒子の密度を制御できるものが、使用されてもよい。ステップ2:ナノワイヤ成長条件の最適化。B2H6またはPH3に対するSiH4の比、SiH4、および、B2H6またはPH3の分圧、全圧、ガス流量、成長温度、および、成長時間期間を含めた成長パラメータは、最適化されなければならない。シリコンナノワイヤの直径分布は、金ナノ粒子の直径によって決定されてもよい。市販されている直径が60ナノメーターの金コロイドは、±10の直径分布を有してもよい。同じ分布にすることが、本発明のナノワイヤの目的である。金ナノ粒子は、成長条件に応じて、より小さなナノ粒子に分割されてもよく、より小さな直径のナノワイヤ成長がもたらされる。成長条件は、このことを最小限に抑制するように最適化されてもよい。成長条件を与えて、成長期間を変化させることによって、ナノワイヤの長さが、制御されてもよい。また、シリコンナノワイヤの結晶性およびドーピング濃度は、成長条件に依存する。それらは、その他の重要なナノワイヤ特性とともに最適化されかつ制御されてもよい。高品質シリコンナノワイヤを成長させるためのもう1つの問題は、成長条件下におけるSiH4およびB2H6の熱分解である。この分解は、望ましくないシリコンナノ粒子を生成物中に生成することがある。ナノワイヤの小規模な成長においては、熱分解は、容易に除去することはできないが、成長条件を変化させることによって、最小限に抑制することはできる。ステップ3:誘電体薄膜コーティングのためのプロセス。誘電体コーティングの品質は、ナノワイヤTFTの性能を決定する重要な要素である。高品質誘電体コーティングを得るための方法および科学的基礎原理は、プレーナー単結晶シリコンのために、最近では、非晶質シリコンおよび多結晶シリコンのために、しっかりと確立されている。一般的には、方法は、酸化シリコン/窒化シリコン誘電体を得るための直接酸化/窒化と、あらゆる種類の誘電体コーティングを得るためのCVD蒸着とに分類されてもよい。シリコンナノワイヤの独特の構造的性質のために、蒸着方法よりも直接酸化/窒化を選択することになる。しかしながら、蒸着方法が、それの代わりとして使用されてもよい。約2nmの厚さを備えた薄い二酸化シリコンコーティングが、使用されてもよい。直径が60ナノメーターのシリコンナノワイヤの直接酸化は、ナノワイヤ成長加熱炉において実施されてもよい。ナノワイヤの成長が終了した後、反応ガス混合物は、反応管から使い果たされ、150°C以下の温度において、酸素5およびヘリウムの混合物を補充されてもよい。そして、300°Cから800°Cまでの間にある値まで加熱炉の温度をゆっくりと上昇させてもよい。酸素とヘリウムの比、酸素の分圧、および、酸化期間とともに、酸化温度は、生成される酸化シリコンの厚さを決定する。これらの条件は、約2nmの厚さが得られるまで最適化されてもよい。捕獲された電荷および捕獲準位を発生させるかもしれない欠陥およびダングリングボンドを最小限に抑制するために、低速酸化は、望ましいものである。薄い酸化シリコンコーティングの性能が、満足できるものでなければ、酸素窒化物コーティングを生成するための酸化シリコンコーティングナノワイヤの直接窒化が、使用されてもよい。より高い誘電率は、酸素窒化物および窒化物をより魅力のあるコーティングにした。NOまたはNH3のガスを用いたプラズマ支援直接窒化法が、使用されてもよい。ステップ4:表面準位および捕獲電荷を除去するためのプロセス。表面準位および捕獲電荷は、それらの高い表面とバルクとの原子比のために、重大な問題である。この問題を処理するためのプロセスが、半導体業界において、プレーナープロセスとして知られており、これらは、ナノワイヤにも適用できる。まず最初に、単一ナノワイヤデバイス検査を条件最適化のフィードバックとして用いて、水素中でアニーリングしてもよい。ステップ5:アルコールによるナノワイヤ懸濁液の調製。誘電体コーティングによってコーティングされ、そして、アニーリングされた後、シリコンナノワイヤは、超音波処理によって、4または、その他の寸法のウェーハから除去され、アルコール中に浮遊させられてもよい。ナノワイヤは、凝集し、そして、沈殿するかもしれない。TritonX-100のような界面活性剤が、安定化のために使用されてもよい。ステップ6:ナノワイヤの特性評価。ナノワイヤの構造的および電気的な特性が、評価されてもよい。SEMおよびAFMが、それらの長さおよび直径分布を評価するのに使用されてもよく、誘電体薄膜コーティングの厚さおよび均一性を測定するための高分解能TEM、輸送特性を測定するためのEFM、それらの電気的特性を測定するための走査型ゲートAFMが、使用されてもよい。特性評価の結果は、合成の手順および条件を微調整するために、フィードバックされてもよい。2配向ナノワイヤ薄膜の成膜配向されたナノワイヤの単層薄膜を成膜するための拡張可能な方法が、以下に説明される。結果:4×4のガラスまたはポリスチレンのようなプラスチック上の60nmの配向単層シリコンナノワイヤ膜。配向されたナノワイヤアレイは、ナノワイヤTFTのソースとドレインとの間の単結晶伝導チャンネルを保証するためには重要であり、それらは、高い電界効果移動度を可能にする。大きな領域の全体にわたって高度に配向されたナノワイヤ薄膜を得るために、2つの基本的なアプローチ、すなわち、流体フロー法およびLangmuir-Blodgett膜法が、平行なストラテジーとして使用されてもよい。ステップ1:ナノワイヤ表面を改良のための一般的な化学。このタスクの目的は、無極性溶媒においてナノワイヤの安定した懸濁液を実現するのを容易にするために、シリコンナノワイヤ表面を改良するための一般的な一組のプロセスを開発することであり、これは、Langmuir-Blodgett膜法を実施するために必要なものである。これは、一般的な酸化シリコン表面化学を用いて達成されてもよい。オクチル基のような疎水性アルキル基をナノワイヤ表面に取り付けるために、アルキルトリメトキシシランを使用してもよい。これは、ナノワイヤをオクタンのような有機溶媒中に浮遊できるものにする。これらの表面基は、ナノワイヤの電子的特性に対する有害な影響を有するかもしれない。ナノワイヤ薄膜を形成した後に有機分子をシリコンナノワイヤ表面から除去するための方法例えば、酸素プラズマプロセスまたはオゾン洗浄プロセスが、必要であれば、開発されてもよい。ステップ2:基板表面を処理するためのプロセス。基板の表面化学は、ナノワイヤを基板に接着するためには重要である。ガラス基板の場合、ナノワイヤは、ガラスと酸化シリコンコーティングナノワイヤとの類似する表面化学のために、本質的に、そのガラス基板にうまく接着する。定期洗浄および急速プラズマ酸素プラズマエッチングが、なされてもよい。疎水性プラスチック基板の場合、まず最初に、酸素プラズマ酸化が、なされ、その後に、3-アミノプロピル基の単層が、3-アミノプロピルトリメトキシシランを用いて、表面に取り付けられる。硬いポリスチレンシートが、まず最初に、検査されてもよい。うまくいけば、ポリプロピレンのシートのような可撓性のある膜が、次に、使用されてもよい。ステップ3:流体フロー整列。流体整列の場合、アルコール中に浮遊するナノワイヤが、使用される。流体フロー法は、幅が数百マイクロメーターであり長さが数インチである大きさのナノワイヤを整列させるために使用された。原理的には、流体フロー整列は、まさに川の中の丸太のように、きわめて大きな領域に拡張されてもよい。大きな領域の全体にわたる整列を達成するために、基板寸法と比較できる程度の横方向寸法を備えた流路が、使用されてもよい。通路の高さは、500μm以下となるように制御されてもよく、それによって、ナノワイヤ溶液の大部分が、基板に最も近くなり、基板表面近く剪断流は、ナノワイヤが流れの方向に沿って整列するのを可能にする。図45は、本発明の実施形態による、大きな領域の全体にわたってナノワイヤを整列させるための流体セルを示す図である。そのような流体セル整列アプローチのための詳細な例としての方法およびシステムが、図15Aおよび図15Bに示されるように、フローマスク1500を参照して上で説明された。流体セルの入口および出口は、流路全体に沿った均一な流れを保証するために、注意深く設計される。基板上のナノワイヤ表面密度/被覆率を制御するために、様々なナノワイヤ溶液濃度およびフロー時間が、使用されてもよい。また、必要であれば、基板とナノワイヤとの相補的相互作用を向上させてより高い表面被覆率を達成するために、基板は、機能化されてもよい。基板上における再現性のあるナノワイヤ成膜を可能にするために、系統的な研究が、実施されてもよい。表面被覆率は、光学顕微鏡および/または走査型電子顕微鏡によって研究されてもよく、また、表面被覆率を定量的に評価するために、推定統計学的アプローチが、開発されてもよい。これらの研究は、まず最初に、ガラス基板に対して実施されてもよく、そして、表面機能化プラスチック基板に対して実施されてもよい。いくつかの重要な問題に注意し、そして、それを注意深く制御すべきである。1小規模な整列に使用されるゴム印ポリジメチルシロキサン、PDMS流路は、1インチから数十インチの寸法においては適用できないかもしれない。なぜなら、通路は、PDMSの可撓性のために、中間部分が潜在的に潰れることがあるからである。この問題を克服するために、ガラスまたはステンレス鋼を使用した頑丈な通路が、使用されてもよい。通路の周囲は、O-リングかまたはPDMSからなる薄い層のコーティングを用いて密封されてもよい。2そのような大規模な寸法においては、通路全体に沿った流れは、均一でないかもしれず、それは、均一なナノワイヤ成膜には望ましいものではない。均一な流れを可能にするために、流路の入口および出口の設計および製作には特別な注意を払うべきである。また、溶液給送方式の設計に十分に注意すべきである。一定の溶液給送量を保証するために、プログラマブル自動シリンジポンプが、使用されてもよい。基板上において均一なナノワイヤの成膜を達成することに関しては、大きな技術的リスクが存在する。例えば、出口に近い領域よりも通路の入口に近い領域のほうがきわめて高いナノワイヤ密度を有しそうであり、これは、しばしば、通路入口が注意深く設計されていない微小通路流体整列において観察される。密度のばらつきは、整列プロセス中に流れの方向を交互に反転させることによって、補償されてもよい。あるいは、Langmuir-Blodgett膜技術が、使用されてもよく、これは、大きな領域全体にわたって均一な整列を実現することができる。しかしながら、流体フロー整列から得られる結果は、デバイスの製造および評価に関する初期検査にそのまま使用されてもよい。ステップ4:Langmuir-Blodgett膜。大きな領域全体にわたって均一な整列を達成するために、Langmuir-BlodgettL-B膜に基づいた大規模組み立てアプローチが、使用されてもよい。Langmuir-Blodgett整列は、ナノ粒子および整列したナノロッドの薄膜を形成するのに使用されてきた。このアプローチは、配向されたナノワイヤ薄膜を製造するために、ナノワイヤの整列に拡張されてもよい。図46は、本発明の例としての実施形態による、Langmuir-Blodgett膜を用いた大きな領域全体にわたるナノワイヤの整列を説明する図を示す。このアプローチにおいては、ナノワイヤは、まず最初に、機能化され、そして、無極性溶媒中に浮遊させられる上述のステップ1。そして、そのような無極性ナノワイヤ懸濁液は、L-B容器内の水面上に移される。十分に低い密度において、ナノワイヤは、無作為に配向された等方的分布を形成する。表面が、圧縮されるにつれて、その表面は、ワイヤが無作為な方向に向くのが次第に難しくなり、そして、ナノワイヤは、1軸対称性を備えたより規則的な異方的相へ遷移し、ネマティック相またはスメクティック相を有する図46参照。実際に、これは、Monte-Carloシミュレーションにおいて、また、薄膜ナノロッドを整列させる場合の実際の実験において観察された例えば、アスペクト比=長さ/直径<10。このように、大きな領域全体にわたって水面上におけるナノワイヤの整列を達成することができる。さらに、ナノワイヤ間の方向性のある毛管力およびファンデルワールス引力が、ナノワイヤの平行な整列および配向されたナノワイヤ薄膜の形成をさらに向上させる。ナノワイヤの相当により大きなアスペクト比例えば、>500のために、無作為な配向からお互いに平行になるまで回転するのに相当により大きな抵抗をうける。この潜在的な問題は、表面圧縮の前にある程度の事前整列を発生させることによって、解決されてもよい。また、いくつかのストラテジーが、この目的を達成するために使用されてもよい。例えば、フロープロセスは、ある程度の事前整列を達成するために、組み合わせられてもよい。また、電界が、ワイヤの整列を向上させるために印加されてもよい。そして、水面上の整列したナノワイヤは、所望の基板上へ移された。ナノワイヤ密度は、界面活性剤とナノワイヤとの比によって、また、表面圧縮の量によって制御されてもよい。整列したナノワイヤの薄膜が、水面上に形成された後、それは、どのような基板上にでも移されてよい。様々な移送手順が、移送中に整列をかき乱すのを防止するために使用されてもよい。表面被覆率は、上述したものに類似するアプローチを用いて評価されてもよい。3TFTの製造および特性評価この実施例においては、約1000cm2/Vsの電界効果移動度、>107のオンオフ電流比、および、<2.0Vのしきい値電圧を備えたシリコンナノワイヤTFTが、以下のようにして製造される。結果:ガラス基板およびポリスチレン基板上のシリコンナノワイヤTFTからなる1000×1000のアレイ。FETが、単一ナノワイヤを伝導チャンネルとして用いて、実証されたにもかかわらず、これらのFETの使用は、しばしば、デバイスごとに大きなばらつきがあるという欠点を有するものであった。このばらつきは、合成の制御、オーミックコンタクトを形成する信頼できる方法、および、多くの数の表面捕獲準位によるものかもしれない。信頼性のある制御可能な電気的特性を達成することは、TFTを実際に使用するためには重要なことである。デバイス特性の高レベル制御を達成するために、個々のナノワイヤの電子的特性は、高い再現性を有し、かつ、制御可能なものでなければならない。ナノワイヤの電子的な品質管理は、単一ナノワイヤFET構造を用いて、評価および最適化されてもよい。良好に制御された電子的特性によって、ナノワイヤ薄膜トランジスタデバイスが、ガラスおよびプラスチックを含めて様々な基板上において製造および評価されてもよい。ステップ1:単一ナノワイヤFETを用いた信頼性のあるメタライゼーションプロセスのためのプロセス。単一ナノワイヤトランジスタFETは、信頼性のあるメタライゼーションプロセスを開発するための検査媒体として使用されてもよい。単一ナノワイヤFETデバイスは、電子ビームリソグラフィーかまたはフォトリソグラフィーを用いて、SiO3/Si表面上に製造されてもよい。基板シリコンは、グローバルバックゲートであってもよく、そして、2つの金属電極が、ソース電極およびドレイン電極として使用されてもよい図47。メタライゼーションの前に、酸化物をナノワイヤ表面から除去し、かつ、ナノワイヤとコンタクト金属との良好な接触を保証するために、適切な表面洗浄処理が、なされてもよい。プレーナーシリコン技術が、適切なコンタクト金属およびプロセス手順を選択するための参照事項として使用されてもよい。イオン銃洗浄またはHFエッチングを含めて様々なストラテジーが、表面誘電体を除去するために、ソース-ドレイン電極のメタライゼーションの前に使用されてもよい。様々なメタライゼーション手段例えば、Ti/Au、Ni/Au、Alが、電子ビーム蒸着プロセスかまたはスパッタリングプロセスを用いて、検査および最適化されてもよい。ナノワイヤの表面処理熱アニーリングおよび水素プラズマアニーリングによっておよびそれの電子的特性への影響に注意すべきである。デバイスの動作は、半導体分析装置を用いて評価されてもよい。原子間力顕微鏡測定だけでなくゲート依存2端子測定および4端子測定を含めて様々な測定構成が、デバイスの動作を評価するのに使用されてもよい。キャリア濃度およびキャリア移動度、しきい値電圧、オンオフ比などを含めたすべての重要なトランジスタパラメータを理論的に導き出すために、デバイス構造は、厳密にモデル化されてもよい。さらに、メタライゼーションプロセスを最適化するために、電気的検査および理論的モデル化から得られた結果は、信頼できるプロセスが得られるまで、フィードバックされてもよい。これは、ナノワイヤTFTを製造するための一般的なメタライゼーションプロセスであってもよい。また、単一ナノワイヤFETが、ナノワイヤ品質試験に使用されてもよい。データベースが、ナノワイヤの合成条件および電子的パラメータに関して構築されてもよく、さらに、そのデータベースは、より制御可能な合成およびデバイス製造プロセスを導き出すのに使用されてもよい。図47は、本発明の例としての実施形態による単一ナノワイヤ電界効果トランジスタの平面図および斜視図を示す。単一ナノワイヤFETは、個々のナノワイヤの電気的輸送特性を評価および最適化するための基本的デバイス形状として使用される。図47に示される斜視図は、典型的なデバイスの走査型電子顕微鏡SEM写真を示す。このデバイスにおいては、シリコン基板は、バックゲートとして使用されてもよく、2つの金属電極は、ソース-ドレインコンタクトとして使用されてもよい。ステップ2:グローバルバックゲートナノワイヤTFT。このタスクの目的は、上述した類似するデバイス構造を用いて、様々な表面密度を備えたナノワイヤ薄膜から製造されたナノワイヤTFTを実証および評価することである。単一ナノワイヤデバイスのために確認された信頼できる手順が、ナノワイヤ薄膜トランジスタに使用されてもよい。ソース電極とドレイン電極との間に架かる可変の数のナノワイヤを備えた個々のTFTデバイスを実現するために、TFTデバイスは、様々な表面密度を備えたナノワイヤ薄膜を用いて、製造されてもよい。半導体分析装置が、電流レベル、オンオフ比、しきい値電圧、および、ゲートリーク電流のようなデバイスの動作を、ナノワイヤ表面密度の関数として評価するのに使用されてもよく、また、移動度の値を含めて重要なデバイスパラメータを計算するために、デバイスの動作は、理論的にモデル化されてもよい。そして、そのモデル化は、所望のデバイス機能を実現するようにデバイス構造を設計するのに使用されてもよい。これらの研究は、シリコンバックをバックゲートとして用いて、SiO2/Si基板に対して実施されてもよい。なぜなら、これは、デバイスを製造およびモデル化するための比較的に容易な方法であるからである。このタスクの最後に、可変のナノワイヤ表面密度および制御可能なデバイス動作を備えたTFTを製造するための信頼できる手順が、構築されてもよい。ステップ3:ガラスおよびプラスチック上のローカルゲートナノワイヤFET。ガラスおよびプラスチック上におけるナノワイヤTFTおよびTFTアレイの製造が、例えば、約1000cm2/Vsの移動度を目標にして、説明される。局所的にパターン化されたゲート電極を用いたTFTが、使用される。ローカルゲートTFT構造は、Si/SiO2またはSi/Si3N4コア-シェルナノワイヤを用いて製造され、SiO2またはSi3N4シェルは、ゲート誘電体として使用されてもよく、そして、さらなる金属電極が、ゲート電極として使用されてもよい図48。図48Aおよび図48Bは、本発明の実施形態によるローカルゲートナノワイヤ薄膜トランジスタの斜視図を示す。図48Aは、互い違いに配置された構造を示し、ゲートは、ナノワイヤ薄膜の下に形成され、ソースドレイン電極は、ナノワイヤ薄膜の上面に形成され、誘電体オーバー層は、除去されている。図48Bは、TFT構造を示し、すべてのコンタクトは、ナノワイヤ薄膜の上面に形成されている。底面コンタクトゲート構造および上面コンタクトゲート構造の両方が、最も低いスイッチング電圧、最も大きなオンオフ比、および、最も小さなリーク電流を保証するために、検査されてもよい。これらの検査のすべては、まず最初に、ガラス基板に対してなされ、その後に、プラスチック基板に対してなされてもよい。結果として、個々のナノワイヤTFTは、制御可能なデバイス特性約1000cm2/Vsのキャリア移動度、制御可能なしきい値<2.5V、電流レベル1μA~1mA、および、オンオフ比>106を備えて、ガラス基板およびプラスチック基板上に製造されてもよい。ステップ4:集積ナノワイヤTFTアレイ。個々のローカルゲートTFTをガラスおよび選択されたプラスチック上に所望のデバイス特性を備えて製造するための信頼性のある手順が、確認されると、その手順は、TFTデバイスの集積されたアレイを4×4のガラス基板およびプラスチック基板上に製造するのに使用されてもよい。集積されたTFTアレイを得るために、マルチレベルフォトリソグラフィーが、ナノワイヤ薄膜をパターン化し、かつ、ソース電極、ドレイン電極、および、ゲート電極のアレイを形成するのに使用されてもよい。特別の注意が、正確なデバイス構造の設計およびデバイス製造プロセスの設計に払われてもよい。非晶質シリコンTFTおよび多結晶シリコンTFTの成熟した技術が、そのような設計のための参照事項として使用されてもよい。最終的には、ナノワイヤの1000×1000アレイが、製造され、さらに、論理機能を生成するための論理回路として構成されてもよい。ナノワイヤ層を含む電気的デバイス、および、単結晶半導体材料、非晶質半導体材料、および、多結晶半導体材料と組み合わせられたナノワイヤ層本発明のさらなる側面においては、複数のナノワイヤ薄膜層を含む構造を用いて、電気的デバイスが、形成されてもよい。換言すると、上述した様々な実施形態のようなナノワイヤ薄膜の複数の層は、デバイスを生成するために積み重ねられてもよい。例えば、一実施形態においては、第1の複数のナノワイヤが、基板上に成膜され、第1のナノワイヤ薄膜層を形成する。第2の複数のナノワイヤが、第1のナノワイヤ薄膜層上に成膜され、第2のナノワイヤ薄膜層を形成する。同様に、どのような数のさらなる複数のナノワイヤが、先行するナノワイヤ薄膜層上に成膜され、積み重ねられたさらなる薄膜層を形成してもよい。説明のために、2つの薄膜層の実施形態に言及すると、第1の層のナノワイヤと第2の層のナノワイヤとは、異なってドーピングされてもよい。例えば、第1の層は、p型ドーピングされたナノワイヤを含んでもよく、第2の層は、n型ドーピングされたナノワイヤを含んでもよい。したがって、それによって、pn接合のような接合が、第1の薄膜層のナノワイヤと第2の薄膜層のナノワイヤとの交差点/交点において、形成される。接合の特性に基づいた電気的デバイスを生成するために、コンタクトが、形成されてもよい。例えば、ダイオードの実施形態においては、第1の薄膜のナノワイヤに結合された第1のコンタクトが、形成されてもよく、そして、第2の薄膜のナノワイヤに結合された第2のコンタクトが、形成されてもよい。このようにして、2端子pnダイオードを形成することができる。トランジスタなどの3端子またはその他の数の端子を有するデバイスが、同様に、形成されてもよい。第1の薄膜層のナノワイヤは、好ましくは、お互いに平行に整列させられ、かつ、第2の薄膜層のナノワイヤは、好ましくは、お互いに平行に整列させられることに注意されたい。しかしながら、別の側面においては、第1の薄膜層のナノワイヤおよび/または第2の薄膜層のナノワイヤは、無作為に配向されてもよい。別の実施形態においては、ハイブリッドナノワイヤ単結晶半導体構造を含む電気的デバイスが、形成される。例えば、単結晶半導体のストリップ/薄膜が、形成される。例えば、単結晶ストリップは、シリコンオン絶縁体SOIウェーハのようなウェーハをエッチングすることによって形成されてもよい。さらに、単結晶半導体のストリップ/薄膜は、特定の用途に必要であれば、どのような形状または寸法をも有するように形成されてよい。複数のナノワイヤが、ストリップの上面に成膜される。pn接合のような接合が、ナノワイヤと単結晶半導体ストリップとの交差点に形成される。例えば、単結晶半導体ストリップは、第1のやり方n型ドーピングかまたはp型ドーピングでドーピングされてもよく、そして、ナノワイヤは、異なるやり方例えば、p型ドーピングまたはn型ドーピングでドーピングされてもよい。このように、ストリップとナノワイヤとの交点において、pn接合を形成することができる。これらの接合の特性に基づいた電気的デバイスを生成するために、コンタクトが、形成されてもよい。例えば、ダイオードの実施形態においては、単結晶半導体ストリップに結合された第1のコンタクトが、形成されてもよく、そして、ナノワイヤ薄膜に結合された第2のコンタクトが、形成されてもよい。このようにして、2端子pnダイオードを形成することができる。トランジスタなどの3端子またはその他の数の端子を有するデバイスが、同様に、形成されてもよい。複数のナノワイヤに含まれるナノワイヤは、好ましくは、お互いに平行に整列させられるが、その代わりに、無作為に配向されてもよい。別の実施形態においては、ハイブリッドナノワイヤ-非晶質/多結晶半導体構造を含む電気的デバイスが、形成される。例えば、非晶質半導体薄膜または多結晶半導体薄膜が、基板上に成膜される。複数のナノワイヤが、薄膜パターン上に成膜される。ナノワイヤと非晶質/多結晶半導体薄膜パターンとの交差点/交点において、pn接合のような接合が、形成される。例えば、非晶質半導体薄膜または多結晶半導体薄膜は、第1のやり方n型ドーピングかまたはp型ドーピングでドーピングされてもよく、そして、ナノワイヤは、異なるやり方例えば、p型ドーピングまたはn型ドーピングでドーピングされてもよい。このように、非晶質半導体薄膜または多結晶半導体薄膜とナノワイヤとの交点において、pn接合を形成することができる。これらの接合の特性に基づいた電気的デバイスを生成するために、コンタクトが、形成されてもよい。例えば、ダイオードの実施形態においては、非晶質半導体薄膜または多結晶半導体薄膜に結合された第1のコンタクトが、形成されてもよく、そして、ナノワイヤ薄膜に結合された第2のコンタクトが、形成されてもよい。このようにして、2端子pnダイオードを形成することができる。トランジスタなどの3端子またはその他の数の端子を有するデバイスが、同様に、形成されてもよい。複数のナノワイヤに含まれるナノワイヤは、好ましくは、お互いに平行に整列させられるが、その代わりに、無作為に配向されてもよい。例としての実施形態においては、これらの構造を用いて、発光デバイスが、生成されてもよい。例えば、赤、緑、および、青の光を放射するような発光半導体ナノワイヤが、ナノワイヤの予め定められた割合で選択されてもよい。予め定められた割合で選択されたナノワイヤは、溶液中で混合されてもよい。ナノワイヤ混合物は、単結晶半導体ストリップ/薄膜、非晶質半導体ストリップ/薄膜、または、多結晶半導体ストリップ/薄膜の全体に流し塗りされる。上述したように、2コンタクト/端子デバイスにおける発光ダイオードのような光を放射する電気的デバイスを生成するために、コンタクトが、形成されてもよい。発光ナノワイヤの選択された混合物に応じて、白色光を含めてどのような色の光でも光を放射する電気的デバイスによって放射することができる。本発明の利用分野多くの電子デバイスおよび電子システムは、本発明の実施形態によるナノワイヤ薄膜を備えた半導体またはその他の種類のデバイスを組み込むことができる。本発明のいくつかの例としての利用分野が、説明のために、以下にまたは本明細書の別の箇所において説明され、そして、それらは、本発明を限定するものではない。ここで説明される利用分野は、整列したまたは整列しないナノワイヤ薄膜を含んでもよく、また、複合ナノワイヤ薄膜または非複合ナノワイヤ薄膜を含んでもよい。本発明の半導体デバイスまたは、その他の種類のデバイスは、別の電子回路の信号に結合されてもよく、および/または、その他の電子回路とともに集積されてもよい。本発明の半導体デバイスは、大きな基板上に形成されてもよく、その後に、その大きな基板は、より小さな基板に分離またはダイシングされてもよい。さらに、大きな基板すなわち、一般的な半導体ウェーハよりも相当に大きな基板上において、本発明に基づいてその上に形成された半導体デバイスが、お互いに接続されてもよい。本発明は、単一の半導体デバイスおよび複数の半導体デバイスを必要とする用途に組み込まれてもよい。例えば、本発明は、とりわけ、複数の半導体デバイスが形成される大面積マクロエレクトロニクス基板に使用できる。そのような電子デバイスは、アクティブマトリックス液晶ディスプレイLCD、有機LEDディスプレイ、電界放出ディスプレイのためのディスプレイ駆動回路を含んでもよい。その他のアクティブディスプレイが、ナノワイヤポリマー、量子ドットポリマー混合物その混合物は、エミッターおよびアクティブ駆動マトリックスの両方の役割をなすから形成されてもよい。また、本発明は、スマートカード、スマート棚卸票、および、それらに類似するものを含めて、スマートライブラリ、クレジットカード、大面積アレイセンサー、および、無線周波数識別タグRFIDに使用されてもよい。さらに、本発明は、ディジタル回路およびアナログ回路の分野にも利用できる。とりわけ、本発明は、大面積基板上における超大規模集積を必要とする用途に使用することができる。例えば、本発明の実施形態によるナノワイヤ薄膜は、論理回路、メモリー回路、プロセッサ、増幅器、および、その他のディジタル回路およびアナログ回路において実施されてもよい。本発明は、光起電力電池の分野に利用されてもよい。そのような分野においては、特定の光起電力デバイスの光起電力特性を向上させるために、透明な導電性基板が、使用される。例えば、そのような透明導電性基板は、インジウムスズ酸化物ITOまたはそれに類似するものの代わりとなる可撓性のある大面積の代替品として使用されてもよい。基板は、大きなバンドギャップ、すなわち、可視光よりも大きなバンドギャップを有するように形成されたナノワイヤ薄膜によってコーティングされてもよく、それによって、非吸収性となるが、基板の上面に形成された光起電力デバイスの活性物質と整列したHOMOバンドかまたはLUMOバンドを有するように形成される。光起電力デバイスからの電流を輸送するために、透明導体が、吸収光起電性材料の両側に配置されてもよい。2つの異なるナノワイヤ材料が、選択されてもよく、一方は、光起電性材料HOMOバンドと整列するHOMOを有し、他方は、光起電性材料のLUMOバンドと整列するLUMOを有する。2つのナノワイヤ材料のバンドギャップは、光起電性材料のバンドギャップよりもかなり大きくなるように選択されてもよい。この実施形態によるナノワイヤは、ナノワイヤ薄膜の抵抗を減少させ、かつ、基板をほとんど非吸収性のままにしておくことができるように、低い濃度でドーピングされてもよい。このように、広範囲にわたる軍事品および民生品が、本発明の実施形態によるナノワイヤ薄膜を組み込むことができる。例えば、そのような物品は、パーソナルコンピュータ、ワークステーション、サーバー、ネットワーク機器、PDAおよびパルムパイロットのようなハンドヘルド電子デバイス、電話例えば、携帯電話および固定電話、ラジオ、テレビ、電子ゲーム機およびゲームシステム、ホームセキュリティシステム、自動車、飛行機、船舶、その他の家庭用電化製品、および、それらに類似するものを含んでもよい。結び本発明の様々な実施形態を説明したが、それらは、ただ単に実施例として提供されたものであり、本発明を限定するものではないことを理解すべきである。関連する分野に精通する者には、本発明の精神および範囲を逸脱することなく、構成および細かな点において様々な変更をなすことができることは明らかなことである。したがって、本発明の範囲は、上述した例としてのいずれかの実施形態に限定されるのではなく、添付の特許請求の範囲およびそれらと等価なものによってのみ規定されるべきである。ここに組み込まれ本明細書の一部をなす添付の図面は、本発明を示すものであり、以下の説明とともに、本発明の原理を説明する役割をなし、そして、この分野に精通する者が、本発明を製造し使用するのを可能にする。"