シリコン基板中のチャネル領域上に、ゲート絶縁膜を介してゲート電極を形成し、前記シリコン基板に所望の不純物を注入することにより、チャネル方向に沿って前記チャネル領域を挟むように前記シリコン基板中にソース領域とドレイン領域とを形成し、前記ソース領域及び前記ドレイン領域の表面をアモルファス化することにより、それぞれの表面に前記不純物を含むアモルファス領域を形成し、前記アモルファス領域の上に、ニッケル膜を形成し、マイクロ波を照射して、前記アモルファス領域と前記ニッケル膜とを反応させてニッケルシリサイド膜を形成しつつ、前記アモルファス領域を固相成長させて前記アモルファス領域に含まれる前記不純物を活性化し、未反応の前記ニッケル膜を除去する、ことを特徴とする半導体装置の製造方法。前記マイクロ波の照射は、前記シリコン基板の基板温度が150°Cから350°Cとなるように行われることを特徴とする請求項1に記載の半導体装置の製造方法。前記マイクロ波の照射は、前記シリコン基板を冷却しながら行われることを特徴とする請求項1又は2に記載の半導体装置の製造方法。前記アモルファス領域の形成は、プラズマ処理により行われることを特徴とする請求項1から3のいずれか1つに記載の半導体装置の製造方法。本発明は、寄生抵抗が低く、接合リーク電流が抑制されたトランジスタを容易に形成することができる半導体装置の製造方法を提供することである。本発明の実施形態によれば、半導体装置の製造方法は、シリコン基板中のチャネル領域上に、ゲート絶縁膜を介してゲート電極を形成し、前記シリコン基板に所望の不純物を注入することにより、チャネル方向に沿って前記チャネル領域を挟むように前記シリコン基板中にソース領域とドレイン領域とを形成し、前記ソース領域及び前記ドレイン領域の表面をアモルファス化することにより、それぞれの表面に前記不純物を含むアモルファス領域を形成し、前記アモルファス領域の上に、ニッケル膜を形成し、マイクロ波を照射して、前記アモルファス領域と前記ニッケル膜とを反応させてニッケルシリサイド膜を形成しつつ、前記アモルファス領域を固相成長させて前記アモルファス領域に含まれる前記不純物を活性化し、未反応の前記ニッケル膜を除去する。以下、図面を参照して、実施形態を説明する。ただし、本発明はこの実施形態に限定されるものではない。なお、全図面にわたり共通する部分には、共通する符号を付すものとし、重複する説明は省略する。また、図面は発明の説明とその理解を促すための模式図であり、その形状や寸法、比などは実際の装置とは異なる個所もあるが、これらは以下の説明と公知の技術を参酌して適宜、設計変更することができる。第1の実施形態図1及び図2を用いて本実施形態の製造方法を説明する。この図1及び図2は、MOSFETのチャネル方向に沿った断面に対応し、シリコン基板101上に設けられるMOSFETの製造工程を示す。それぞれの図において、左側が、P型MOSFETが形成されるP型MOSFET領域10であり、右側が、N型MOSFETが形成されるN型MOSFET領域11である。ここでは、MOSFETの製造方法を例に説明するが、本発明は、このような半導体装置に限られるものではなく、他の半導体装置であっても良い。まず、周知の方法により、P型MOSFET領域10においては、シリコン基板101上のSTIShallowTrenchIsolation102に挟まれたN型拡散層103のチャネル領域上に、N型MOSFET領域11においては、STI102に挟まれたP型拡散層104のチャネル領域上に、シリコン酸化膜SiO2やハフニウムシリコン酸化窒化膜HfSiON等からなるゲート絶縁膜105を形成する。次に、ゲート絶縁膜105の上に、TiN等の仕事関数を制御する金属膜106と、多結晶シリコン膜107とを堆積し、これらの膜をゲート電極12として加工する。さらに、チャネル方向に沿ってそれぞれのチャネル領域を挟むようなシリコン基板101の表面の2つの部分に不純物を注入して、Extension拡散層108、109を形成する。詳細には、P型MOSFET領域10においては、P型のExtension拡散層108を、N型MOSFET領域11においては、N型のExtension拡散層109を形成する。そして、例えばシリコン酸化膜やシリコン窒化膜SiNあるいはこれらの積層構造からなり、且つ、ゲート電極12の側壁を覆うようなゲート側壁膜110を形成する。次に、ゲート電極12とゲート側壁膜110とをマスクとして用いて、Extension拡散層108、109を介してN型拡散層103とP型拡散層104とに不純物を注入する。このようにして、図1aに示されるように、P型MOSFET領域10においては、P型層であるソース/ドレイン領域111を、N型MOSFET領域11においては、N型層であるソース/ドレイン領域112を形成する。ここでは、簡単のために、MOSFETの形成の際に通常行われるHaloイオン注入やPTS注入についての説明は省略する。上記の説明においては、シリコン基板101の表面からの深さが例えば6nmであるようなExtension拡散層108、109を形成した後に、例えば深さ10nmのソース/ドレイン領域111、112を形成しているが、本実施形態はこれに限るものではなく、例えば深さ16nmのソース/ドレイン領域111、112を形成した後に、側壁110を除去してからExtension拡散層108、109を形成し、その後、側壁110をもう一度形成しても良い。次に、図1bに示されるように、シリコン基板101にバイアスを印加しながら、Xe、Kr、Ar、GeH4等の雰囲気中でのプラズマ処理を行うことにより、ソース/ドレイン領域111、112の上面とゲート電極12の一部をなす多結晶シリコン膜107の上面とに、アモルファス領域113、114、115を形成する。このようにプラズマ処理を用いることにより、結晶欠陥を少なくすることができる。この際、ソース/ドレイン領域111、112の上面に形成されるアモルファス領域113、114の深さは、ソース/ドレイン領域111、112の深さを超えないように形成することが好ましい。図2cに示されるように、シリコン基板101の上に、詳細には、ソース/ドレイン領域111、112やゲート電極12を覆うように、白金を5~10含むニッケル膜117をPVDPhysicalVaporDeposition法を用いて5~7nm堆積する。この際、CVDChemicalVaporDeposition法を用いても行うことができる。なお、ニッケル膜117は、耐熱性、抵抗値等を改善するためにコバルト等の不純物を含んだものでも良く、このような不純物を含まないものであっても良い。次に、N2やAr等を含む雰囲気中、10W/cm2から1000W/cm2のパワーで5.80GHzのマイクロ波を照射する。詳細には、シリコン基板101の基板温度が150~350°C、好ましくは200~300°Cで飽和するようなパワーで、マイクロ波を30秒から15分間照射する。このようにして、アモルファス領域113、114、115とニッケル膜117とがシリサイド化反応を起こし、ソース/ドレイン領域111、112の上面と多結晶シリコン膜107の上面とに、ニッケルシリサイド膜118、119が形成される。このようにマイクロ波を用いて低温度で反応させることにより、ニッケルシリサイド膜118、119は、そのほとんどが低抵抗なニッケルモノシリサイドNiSiからなるものとして形成される。そして、同時に、アモルファス領域113、114が結晶化固相成長し、これらに含まれる不純物が活性化される。なお、この際のシリコン基板101の基板温度は、シリコン基板101の裏面に設けられた熱電対を用いて確認することができる。さらに詳細には、マイクロ波の照射パワーについては、以下のようにすることが好ましい。図3に示されるように、マイクロ波を照射する際に用いられる製造装置20は、1つ又は複数の導波管21を有する例えば、図3中では、製造装置20は4つの導波管21を有する。この導波管21は、マグネトロン等のマイクロ波発振装置不図示から出力されたマイクロ波Wn図3中では、W1からW4をシリコン基板101が設置される製造装置20の内部に導くためのものである。そして、マイクロ波の照射パワー、詳細には、各導波管21から出力される各マイクロ波WnのパワーPWnを対応する各導波管21の断面積Snで割ったものの総和ΣPWn/Snが、10W/cm2から1000W/cm2となるように調整することが好ましい。例えば、図3で示される4つの導波管21を有する製造装置20を用いて説明すると、各導波管21の断面積をS1からS4とし、各導波管21から出力されるマイクロ波W1からW4のパワーをPW1からPW4とした場合、各導波管21から出力されるマイクロ波のパワーを各導波管21の断面積で割ったものPW1~4/S1~4の総和、すなわち、PW1/S1PW2/S2PW3/S3PW4/S4が、10W/cm2から1000W/cm2となるように、マイクロ波の照射パワーを調整することが好ましい。よって、上記のように定義されたマイクロ波の照射パワーは、製造装置20の有する導波管21が増えるにしたがい、増えることとなる。また、上記の実施形態では、5.80GHzを中心とする周波数帯のマイクロ波を用いたが、この周波数帯は、ISMバンドに指定されているため、容易にマグネトロンが入手しやすいためであり、2.45GHzから25GHzまでの周波数を中心とする周波数帯を持つマイクロ波でも同様に実施することができる。また、マイクロ波を照射してニッケルシリサイド膜118、119を形成する際には、マイクロ波の照射と同時に、N2ガスやHeガス等を基板に吹き付けたり、石英板の上にシリコン基板101を載せたりすることにより、シリコン基板101を冷却して基板温度の上昇を抑えても良い。このようにシリコン基板101の基板温度の上昇を抑えることにより、マイクロ波の照射パワーをより高くすることが可能となり、よってシリサイド化反応と不純物の活性化とを容易に行うことができる。次いで、未反応のニッケル膜117を王水等によりエッチング除去すると、図2dに示されるように、ソース/ドレイン領域111、112の上面と多結晶シリコン膜107の上面との上に、ニッケルシリサイド膜118、119が残存する。ところで、従来から用いられているRTARapidThermalannealingによるニッケルシリサイド膜の形成においては、400°Cから500°C程度の温度が必要であった。しかし、この温度では、アモルファス領域を結晶化し、且つ、そこに含まれる不純物を活性化することは難しいものであった。そこで、さらに高い温度にしてこの2つを両立させることもできるが、そうなると、低抵抗なニッケルシリサイド膜を得ることが難しい。さらに、ソース/ドレイン領域上に、非常に薄いニッケルシリサイド膜をRTAにより形成した場合は、ニッケルシリサイド膜が非常に薄いことに起因して、ニッケルシリサイド膜が形成された後に印加される熱により凝集が起こり、ニッケルシリサイド膜のシート抵抗が増加してしまう。一方、ソース/ドレイン領域上に、厚いニッケルシリサイド膜をRTAにより形成した場合には、ニッケルシリサイド膜が深さ方向に向かってシリコン基板の表面とは反対の方向に向かって異常成長等を起こし、さらにソース/ドレイン領域を突き抜け、接合リークを増大させてしまう恐れがある。しかしながら、本実施形態によれば、マイクロ波を用いることにより、上記のようなニッケルシリサイド膜118、119の異常成長を避けることができる。マイクロ波は、紫外線、可視光、赤外線等とくらべて5cm程度と波長が長く、膜内部への浸透性が高いという性質を有する。本実施形態においては、このような性質を持つマイクロ波が、必要な箇所にエネルギーを届け、ニッケル膜117とアモルファス領域113、114、115との界面に存在する双極子を回転振動させることにより、熱による凝集や異常成長を抑制しつつ、ニッケルシリサイド膜118、119の形成とソース/ドレイン領域111、112に含まれる不純物の活性化との両方を行うことができる。さらに、RTA等においてはニッケルリッチシリサイドが形成されてしまうような低温領域であっても、マイクロ波を照射することによりニッケルモノシリサイドを多く含む低抵抗なニッケルシリサイド膜118、119を形成することができることから、トランジスタの寄生抵抗をより下げることができる。さらに、本実施形態によれば、ニッケルシリサイド膜118の異常成長を抑制し、ニッケルシリサイド膜118がソース/ドレイン領域111、112を突き抜けることを避けることができる。従って、接合リーク電流が抑制されたトランジスタを形成することができる。例えば、ニッケルシリサイド膜118とソース/ドレイン領域111、112との界面が1nm以下の荒さを持つような、平滑なニッケルシリサイド膜118を得ることができる。このメカニズムについて、本発明者らは以下のように考えている。以下、図4から図6を用いて説明する。図4から図6は、図2cから図2dに対応する、アモルファス領域203図2c及びd中では113、114、115とニッケル膜204図2c及びd中では117とがシリサイド化反応を起こし、ニッケルシリサイド膜205図2c及びd中では118、119が形成される過程を示すものである。まず、図4aに示すように、マイクロ波を照射することにより、ニッケル膜204がアモルファス領域203とシリサイド化反応を起こす。このシリサイド化反応は、深さ方向に向かってシリコン基板201に向かって進行する。さらに同時に、このシリサイド化反応の進行方向と反対の方向に、アモルファスシリコンの結晶化、すなわち、シリコン基板201を成長核シードとしてシリコンの固相成長が進み、アモルファス領域203が単結晶層202となる。そして、図4bに示すように、この固相成長に起因して、アモルファス領域203と単結晶層202との界面でシリサイド化反応が一旦停止すると考えられる。詳細には、200°C程度でマイクロ波を用いた場合、シリサイド化反応のスピードが固相成長のスピードよりも速いが、アモルファス領域203と単結晶層202との界面で、深さ方向のシリサイド化反応が一旦停止し、さらに、図5cに示すように、この界面に沿って、横方向へのシリサイド化反応が進む。そして、図5dに示すように、アモルファス領域203での横方向のシリサイド化が完了すると、図6eに示すように、深さ方向のシリサイド化反応が再開する。図2c及びdに示される本実施形態においては、図5dのような横方向のシリサイド化反応が完了した段階で、シリサイド化反応を終了させることにより、シリコン基板101の表面から遠くに位置するソース/ドレイン領域111、112の底部よりもシリコン基板101の表面側にニッケルシリサイド膜118が形成されるため、ニッケルシリサイド膜118がソース/ドレイン領域111、112を突き抜けることを避けることができ、よって、接合リーク電流が十分抑制されたトランジスタを形成することができる。なお、上記の本実施形態の説明では述べていないが、ソース/ドレイン領域111、112にSiやSiGe等を選択的にエピタキシャル成長させた場合でも、本実施形態を適用することができる。また、本実施形態によれば、図7に示されるようなExtension拡散層108、109のない構造にも適用することができる。第2の実施形態図8から図10を用いて、第2の実施形態にかかるFin型トランジスタFinFETの製造方法を説明する。FinFETは、シリコン基板を短冊状に細く切り出して突起状領域を形成しこの突起状領域をFinと呼ぶ、これにゲート電極を立体交差させることで、切り出した突起状領域の上面及び側面をチャネルとするようなMOSFETである。ここでは、N型のFinFETの製造方法について説明するが、本発明は、このような半導体装置に限られるものではなく、他の半導体装置やP型のFinFETであっても良い。図8から図10は、FinFETにおけるFin中のソース/ドレイン領域不図示におけるFinの断面に対応し、P型FinFETの製造工程を示す。なお、図8から図10には図示しないが、FinFETは、Extension拡散層やゲート側壁膜等を有しても良い。まず、例えば幅12nmのFin304が複数形成されたシリコン基板301を準備し、Fin304の間に絶縁膜を埋め込んでSTI302を形成する。さらに、Fin304を覆うように側壁膜303を形成した後に、反応性イオンエッチングにより、Fin304の上部を覆う側壁膜303を除去する。このようにして、図8aに示すような、下部が側壁膜303で覆われ、上部が露出されたFin304を形成する。次に、図8bに示すように、Fin304の露出された上部の表面にある自然酸化膜を除去し、例えば9nmの厚みのエピタキシャルシリコン層305を選択的にFin304が露出した箇所に成長させる。結晶が均一なエピタキシャルシリコン層305を形成する。次に、図9cに示すように、PH3等のドーピング用ガスとAr、Kr、Xe等の不活性ガスとを含む雰囲気でプラズマドーピングプロセスを用い、エピタキシャルシリコン層305が形成されたFin304の表面に、リンPを含むアモルファス領域306を形成する。言い換えると、プラズマドーピングプロセスを用いて、不純物のドーピングとFin304の表面のアモルファス化とを同時に行っている。この場合、アモルファス領域306の厚みを例えば10nmとし、Fin304の中央部に単結晶部307が残るようにすることが好ましい。Fin304の全てがアモルファス化されてしまうと、次の工程において、再結晶化を行うことが難しくなるためである。また、イオン注入よりも粒子のエネルギーの小さいプラズマでドーピングを行うことにより、結晶欠陥を少なくすることができ、加えて、浅く、広い面積にドーピングを行うことができることから、Fin304のような三次元構造の対してはプラズマドーピングプロセスを用いることが好ましい。次に、図9dに示すように、シリコン基板301の上に、詳細には、Fin304を覆うように、コバルトを5~40含むニッケル膜308をCVD法で5~7nm堆積する。微細構造のFin304を覆うように形成するためには、CVD法を用いることが望ましい。しかしながら、CVD法を用いると有機ソースを使用することとなるため、ニッケル膜308に炭素等の不純物が含まれやすい。従って、この炭素等の不純物を除去するために、次の工程で水素を用いることが好ましい。また、本実施形態においては、コバルトを含むニッケル膜308を用いているが、リン等の不純物を含んだものでも良く、このような不純物を含まないものであっても良い。次に、H2、N2、又はArを含む雰囲気中、10W/cm2から1000W/cm2のパワーで5.80GHzのマイクロ波を照射する。詳細には、シリコン基板301の基板温度が200~350°C、好ましくは250~300°Cで飽和するようなパワーで、マイクロ波を30秒から15分間照射する。なお、この際のシリコン基板301の基板温度は、第1の実施形態と同様に、シリコン基板301の裏面に設けられた熱電対を用いて確認することができる。このようにマイクロ波を照射することにより、アモルファス領域306とニッケル膜308とがシリサイド化反応を起こし、Fin304の上部を覆うようなニッケルシリサイド膜309が形成される。マイクロ波を用いて低温度で反応させることにより、ニッケルシリサイド膜309は、そのほとんどが低抵抗なニッケルモノシリサイドNiSiからなるものとして形成される。そして、同時に、アモルファス領域306が結晶し、これらに含まれる不純物が活性化される。すなわち、先に、図4から図6を用いて説明した第1の実施形態のメカニズムと同様に、Fin304の立体構造の側壁及び上面においては、アモルファス領域306とニッケル膜308とのシリサイド化反応と同時に、Fin304の中央部にある単結晶部307が再結晶化の成長核シードとして働き、アモルファス領域306の固相成長が起きることとなる。従って、第1の実施形態と同様に、ニッケルシリサイド膜309の異常成長を抑制して、ニッケルシリサイド膜309がソース/ドレイン領域不図示を突き抜けることを避けることができる。なお、本実施形態においても、第1の実施形態と同様のマイクロ波の照射パワーの定義を用いており、さらに、周波数についても、第1の実施形態と同様に2.45GHzから25GHzまでの周波数を中心とする周波数帯を持つマイクロ波でも同様に実施することができる。また、マイクロ波を照射してニッケルシリサイド膜309を形成する際には、第1の実施形態と同様に、マイクロ波の照射と同時に、N2ガスやHeガス等を基板に吹き付けたり、石英板の上にシリコン基板301を載せたりすることにより、シリコン基板301を冷却して基板温度の上昇を抑えても良い。次いで、未反応のニッケル膜308を硫酸及び過酸化水素水の混合液等によりエッチング除去すると、図10eに示されるような、ソース/ドレイン領域不図示上にニッケルシリサイド膜309を有するFin304を得ることができる。ニッケルシリサイド膜309の膜厚は、例えば7~8nmである。本実施形態によれば、第1の実施形態と同様に、マイクロ波を用いることにより、熱による凝集や異常成長を抑制しつつ、ニッケルシリサイド膜309の形成と不純物の活性化との両方を行うことができる。さらに、低温で行うことができるため、ニッケルモノシリサイドを多く含む低抵抗なニッケルシリサイド膜309を形成することができることから、トランジスタの寄生抵抗を下げることができる。加えて、ニッケルシリサイド膜309の異常成長を抑制し、ニッケルシリサイド膜309がソース/ドレイン領域を突き抜けることを避け、よって、接合リーク電流が十分抑制されたトランジスタを形成することができる。なお、本実施形態では、N型のFinFETについて説明したが、先に述べたようにP型のFinFETに対しても適用することができ、その場合には、プラズマドーピングプロセスで用いるドーピングガスをPH3等からB2H6等に変更すればよい。本発明の実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。