"第1の電極と、前記第1の電極に接して形成される一対の酸化物半導体膜と、前記一対の酸化物半導体膜を介して前記第1の電極と重畳する第2の電極と、少なくとも前記第1の電極および前記一対の酸化物半導体膜を覆うゲート絶縁膜と、前記ゲート絶縁膜に接して、少なくとも前記一対の酸化物半導体膜の間に形成される第3の電極と、を有することを特徴とする半導体装置。第1の電極と、前記第1の電極に接して形成される複数の酸化物半導体膜と、前記複数の酸化物半導体膜を介して前記第1の電極と重畳する第2の電極と、少なくとも前記第1の電極および前記複数の酸化物半導体膜を覆うゲート絶縁膜と、前記ゲート絶縁膜に接して、少なくとも前記複数の酸化物半導体膜の間に形成される第3の電極と、を有することを特徴とする半導体装置。請求項2において、前記第3の電極は、閉ループ状であることを特徴とする半導体装置。請求項1乃至請求項3のいずれか一において、前記第3の電極は、前記ゲート絶縁膜を介して前記酸化物半導体膜の全ての側壁と対向することを特徴とする半導体装置。請求項1乃至請求項4のいずれか一において、前記第1の電極は、ソース電極およびドレイン電極の一方として機能し、前記第2の電極は、ソース電極およびドレイン電極の他方として機能し、前記第3の電極は、ゲート電極として機能することを特徴とする半導体装置。上記表示装置の画素スイッチング素子などに用いられ、横型トランジスタの一つであるボトムゲートトランジスタは大電力用途として好適でない。これは、ボトムゲートトランジスタを大電力用途として用いるには、半導体膜を厚くすること、またはチャネル幅を大きくすることが必要となり、該ボトムゲートトランジスタの占有面積が大きくなるためである。それゆえ、大電力用途の半導体装置に用いるトランジスタは、占有面積が小さく、かつ高いドレイン電流を確保できる構造が望まれる。さらに、高いドレイン耐圧を確保できる構造が望まれる。また、大電力用途のトランジスタ構造として、縦型トランジスタも検討されているが、ドレイン電流のオンオフ比が得られないなど、良好なトランジスタ特性を得ることが難しい。そこで、本発明の一態様は、良好な電気特性を有する半導体装置を提供することを課題とする。上記課題を鑑み、本発明の一態様は、第1の電極と、第1の電極に接して形成される一対の酸化物半導体膜と、一対の酸化物半導体膜を介して第1の電極と重畳する第2の電極と、少なくとも第1の電極および一対の酸化物半導体膜を覆うゲート絶縁膜と、ゲート絶縁膜に接して、少なくとも一対の酸化物半導体膜の間に形成される第3の電極とを有する半導体装置である。上記半導体装置において、第1の電極は、ソース電極およびドレイン電極の一方として機能し、第2の電極は、ソース電極およびドレイン電極の他方として機能し、第3の電極は、ゲート電極として機能する。また、酸化物半導体膜は一対だけではなく、複数の酸化物半導体膜をチャネル形成領域とすることができる。つまり、本発明の一態様は、第1の電極と、第1の電極に接して形成される複数の酸化物半導体膜と、複数の酸化物半導体膜を介して第1の電極と重畳する第2の電極と、少なくとも第1の電極および複数の酸化物半導体膜を覆うゲート絶縁膜と、ゲート絶縁膜に接して、少なくとも複数の酸化物半導体膜の間に形成される第3の電極とを有する半導体装置である。さらに、上記半導体装置において、第3の電極は閉ループ状であってもよい。また、上記半導体装置において、第3の電極はゲート絶縁膜を介して酸化物半導体膜の全ての側壁と対向する構成であってもよい。上記半導体装置において、良好なトランジスタ特性が得られる酸化物半導体膜の形状特に、膜厚は酸化物半導体膜のドナーに起因するキャリア密度により異なる。酸化物半導体膜のドナー密度が1.0×1013/cm3以下である場合、酸化物半導体膜の膜厚は、酸化物半導体膜の膜厚横方向の長さに対して9倍以上とすることが好ましい。また、酸化物半導体膜のドナー密度が1.0×1013/cm3より大きい場合、酸化物半導体膜の膜厚は、酸化物半導体膜の膜厚横方向の長さに対して11倍以上とすることが好ましい。本発明の一態様により、良好な電気特性を有する半導体装置を提供することができる。以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。また、同様のものを指す際にはハッチパターンを同じくし、特に符号を付さない場合がある。また、便宜上、絶縁層は上面図には表さない場合がある。なお、各図面において示す各構成の、大きさ、層の厚さ、または領域は、明瞭化のために誇張されて表記している場合がある。従って、必ずしもそのスケールに限定されない。ソースやドレインの機能は、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、ソースやドレインの用語は、入れ替えて用いることができるものとする。オン電流とは、トランジスタがオン状態のときに、ソース電極とドレイン電極の間に流れる電流ドレイン電流:略記Idをいう。例えば、n型のトランジスタの場合には、ソース電極を基準としたゲート電極との間の電位差に相当するゲート電圧VgsまたはVgと記すがトランジスタのしきい値電圧よりも高いときに流れるドレイン電流をいう。そして、オフ電流とは、トランジスタがオフ状態のときに、流れるドレイン電流をいう。例えば、n型のトランジスタの場合には、ゲート電圧がトランジスタのしきい値電圧よりも低いときに流れるドレイン電流をいう。また、オンオフ比とは、オン電流とオフ電流の比率である。実施の形態1本実施の形態では、本発明の一態様であるトランジスタについて説明する。図1Aは、トランジスタ100の上面図であり、図1Bは、図1AのA-B間における断面図である。トランジスタ100は、基板101上に第1の電極103と、チャネル形成領域として機能する酸化物半導体膜105a、105bと、酸化物半導体膜105a、105bを介して第1の電極103と重畳する第2の電極107a、107bと、これらを覆うように設けられたゲート絶縁膜109と、一対の酸化物半導体膜105a、105bの間に設けられた第3の電極111と、以上を覆うように設けられた層間絶縁膜113と、第2の電極107a、107bと接して設けられた配線115とを有する。また、図示していないが、基板101と第1の電極103との間に下地絶縁膜を有する構成であってよい。各電極の機能の一例として、第1の電極はソース電極およびドレイン電極の一方として機能させ、第2の電極はソース電極およびドレイン電極の他方として機能させ、第3の電極はゲート電極として機能させることができる。また、図1Aにおいて基板101、ゲート絶縁膜109および層間絶縁膜113は、明瞭化のため図示していないが、ソース電極およびドレイン電極の一方として機能する第1の電極103上にチャネル形成領域として機能する酸化物半導体膜105a、105bと、ソース電極およびドレイン電極の他方として機能する第2の電極107a、107bを含む配線115と、酸化物半導体膜105a、105bの間にゲート電極として機能する第3の電極111が図示されている。配線115は、第2の電極107a、107bが同電位となるようにひとつの配線がふた叉に別れている。また、第3の電極111は引き回し用の配線を有しているが、引き回し用の配線を別途設けて、第3の電極と電気的に接続させてもよい。なお、図示していないが、第1の電極103においても引き回し用の配線を有する構成であってもよい。トランジスタ100は、第3の電極によってチャネル形成領域が膜厚方向に形成され、第1の電極および第2の電極間を流れるドレイン電流が膜厚方向である縦型トランジスタである。縦型トランジスタは、横型トランジスタに比べてトランジスタの専有面積が小さいことから、微細化が容易である。トランジスタ100は、複数の電流経路チャネル形成領域を並列に接続した構造であるため、微細化を可能にしつつ、単位面積あたりの出力電流を横型トランジスタより大きくすることができる。そして、大電力用途のトランジスタは、高いドレイン電流を確保するためにチャネル幅を広くすることが好ましい。トランジスタ100の実質的なチャネル幅は、図1AのA-B間に垂直な方向における酸化物半導体膜105a、105bの長さを足し合わせた長さに相当する。また、トランジスタ100と同等のドレイン電流が確保可能なトランジスタとして、トランジスタ100の実質的なチャネル幅と同等のチャネル幅該足し合わせた長さを有する酸化物半導体膜を1つ設けた構造の縦型トランジスタ便宜上、縦型トランジスタ_Aとするがある。微細化に好適な縦型トランジスタは、集積度を高める目的で微細化が進むにつれてゲート電極の幅線幅も細く加工される。つまり、縦型トランジスタ_Aのようにチャネル幅が長い構造では、ゲート電極の幅線幅は細く、かつゲート電極の長さはチャネル幅分長く加工されることになり、該ゲート電極の配線抵抗は増大する。したがって、該配線抵抗が増大することにより配線遅延が生じ、該縦型トランジスタの動作速度が遅くなる。その結果、トランジスタのオン状態とオフ状態を切り替えスイッチングにかかる時間が増大し、該スイッチングによる電力損失が増大する。特に、大電力用途のトランジスタでは、スイッチング時間が大きいほどスイッチング時の電力損失が大きくなることが知られていることから、スイッチング時間は短くすることが好ましい。そこで、トランジスタ100のように、酸化物半導体膜を並列に配することで、チャネル幅を実質的に広く長くできつつ、ゲート電極の長さを縦型トランジスタ_Aより短くできる。したがって、トランジスタ100は、動作速度の低下が抑制され、スイッチング時間を増大させずに済むため、スイッチング時の電力損失を増大させることなく高いドレイン電流を得ることできる。次に、トランジスタ100とは第3の電極111が異なるトランジスタ200について説明する。図2Aは、トランジスタ200の上面図であり、図2Bは、図2AのC-D間における断面図である。トランジスタ200は、トランジスタ100と同様の縦型トランジスタであり、基板101上に第1の電極103と、チャネル形成領域として機能する酸化物半導体膜105a、105bと、酸化物半導体膜105a、105bを介して第1の電極103と重畳する第2の電極107a、107bと、これらを覆うようにして設けられたゲート絶縁膜109と、ゲート絶縁膜109を介して一対の酸化物半導体膜105a、105bの全ての側壁と対向する第3の電極111と、第1の電極103、酸化物半導体膜105a、105b、第2の電極107a、107b、ゲート絶縁膜109、および第3の電極111を覆うようにして設けられた層間絶縁膜113と、を含み、第2の電極と接して設けられた配線115を有する。トランジスタ200は、第3の電極111が、ゲート絶縁膜109を介して、チャネル形成領域として機能する酸化物半導体膜105a、105bの全ての側壁と対向しており、この点でトランジスタ100と異なる。また、図示していないが、基板101と第1の電極103との間に下地絶縁膜を有する構成であってよい。また、図2Aにおいて、基板101、ゲート絶縁膜109、および層間絶縁膜113は、明瞭化のため図示していない。また、図2Aの第3の電極111は、酸化物半導体膜105a、105bを囲うようにして設けられている。なお、図2Aにおいて、他の構成は図1Aと同様である。トランジスタ200は、トランジスタ100と同様に、複数の電流経路チャネル形成領域を並列に接続した構造であるため、微細化を可能にしつつ、単位面積あたりの出力電流を横型トランジスタより大きくすることができる。さらに、トランジスタ200は、第3の電極111は、ゲート絶縁膜109を介して、酸化物半導体膜105a、105bの全ての側壁と対向することで、チャネル形成領域である酸化物半導体膜105a、105bに効率よく電界をかけることができ、高いドレイン電流の確保など良好なトランジスタ特性を得ることができるため、好ましい。また、トランジスタ100と同様に、トランジスタ200は、複数の酸化物半導体膜を並列に配することで動作速度を遅くさせることなく、高いドレイン電流を得ることできる。さらに、本発明の一態様であるトランジスタは、チャネル形成領域となる酸化物半導体膜を一対だけでなく、複数有してもよい。そこで、複数の酸化物半導体膜を有するトランジスタの一例について説明する。図3Aは、トランジスタ500の上面図であり、図3Bは、図3AのI-J間における断面図である。図3Bにおいてトランジスタ500は、基板101上に第1の電極103と、チャネル形成領域として機能する複数の酸化物半導体膜105a、105b,105cと、複数の酸化物半導体膜105a、105b、105cを介して第1の電極103と重畳する第2の電極107a、107b、107cと、これらを覆うように設けられたゲート絶縁膜109と、ゲート絶縁膜109を介して複数の酸化物半導体膜105a、105b、105cの全ての側壁と対向する第3の電極111と、以上を覆うように設けられた層間絶縁膜113と、を含み、第2の電極と接して設けられた配線115を有する。さらに、第3の電極111は、チャネル形成領域として機能する複数の酸化物半導体膜の全ての側壁とゲート絶縁膜109を介して対向するため、複数の酸化物半導体膜を囲うように形成される。つまり、図3Aに示すように、トランジスタ500は、第3の電極111が閉ループ状に形成される。なお、第3の電極111は引き回し用の配線を含むものとしているが、引き回し用の配線を別途設けて第3の電極と電気的に接続させてもよい。なお、図示していないが、第1の電極103においても引き回し用の配線を有する構成であってもよい。なお、図3Aには、基板101、ゲート絶縁膜109と、層間絶縁膜113および配線115は便宜上図示していない。また、図3には図示していないが、基板101と第1の電極103との間に下地絶縁膜を有する構成であってよい。トランジスタ500は、トランジスタ100と同様に、複数の電流経路チャネル形成領域を並列に接続した構造のため、微細化を可能にしつつ、単位面積あたりの出力電流を横型トランジスタより大きくすることができる。さらに、トランジスタ500において、第3の電極111は、ゲート絶縁膜109を介して、複数の酸化物半導体膜の全ての側壁と対向することで、該複数の酸化物半導体膜に効率よく電界をかけることができ、高いドレイン電流の確保など良好なトランジスタ特性を得ることができるため、好ましい。また、トランジスタ100と同様に、トランジスタ500は、複数の酸化物半導体膜を並列に配することで動作速度を遅くさせることなく高いドレイン電流を得ることできる。以下に、本実施の形態で示したトランジスタの作製方法について、トランジスタ100を例に説明する。基板101としては、後の作製工程に耐えることができれば特に限定されない。例えば、基板101として、ガラス基板、セラミック基板、石英基板、若しくはサファイア基板などの絶縁性基板、シリコンなどの半導体材料でなる半導体基板、金属若しくはステンレスなどの導電体でなる導電性基板、または、半導体基板若しくは導電性基板の表面を絶縁材料で被覆した基板などを用いることができる。なお、上記半導体基板、導電性基板、および半導体基板若しくは導電性基板の表面を絶縁材料で被覆した基板は、放熱性が良好なためトランジスタの作製工程に加熱温度の高い加熱処理を行う場合に好適である。また、ガラス基板としては、トランジスタの作製工程に加熱温度の高い加熱処理を行う場合には、歪点が730°C以上のものを用いるとよい。例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料がガラス基板として用いられている。酸化ホウ素と比較して酸化バリウムBaOを多く含ませることで、より実用的な耐熱ガラスが得られる。このため、B2O3よりBaOを多く含むガラス基板を用いることが好ましい。基板101と第1の電極103の間に下地絶縁膜図示せずを設ける場合は、基板101からの不純物元素の拡散を防止する他に、トランジスタの作製工程におけるエッチング工程によって、基板がエッチングされることを防ぐ。下地絶縁膜の厚さに限定はないが、上記理由より、下地絶縁膜の厚さは50nm以上とすることが好ましい。なお、下地絶縁膜としては、後述するゲート絶縁膜または層間絶縁膜と同様のものを用いることができる。なかでも、窒化アルミニウム、窒化酸化アルミニウムおよび窒化シリコンは、熱伝導率の高いため、下地絶縁膜に用いることで放熱性を良好にすることができる。ソース電極およびドレイン電極の一方として機能する第1の電極103は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステン、イットリウムから選ばれた金属元素、または上述した金属元素を成分とする合金、上述した金属元素を組み合わせた合金などで形成する。また、マンガン、マグネシウム、ジルコニウム、ベリリウム、トリウムのいずれか一または複数から選択された金属元素を用いることができる。また、第1の電極103は、単層構造、または二層以上の積層構造とすることができる。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、タングステン膜上にチタン膜を積層する二層構造、チタン膜と、そのチタン膜上に重ねてアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造などがある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた元素を単数、または複数組み合わせた膜、合金膜を用いてもよい。なお、多結晶シリコンなどの結晶性を有するシリコン膜を用いてもよい。また、第1の電極103として、インジウムスズ酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウムスズ酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウムスズ酸化物などの透光性を有する導電性材料を適用することもできる。また、第1の電極103は上記透光性を有する導電性材料と、上記金属元素の積層構造とすることもできる。第1の電極の厚さは、特に限定はなく、金属材料、合金材料、またはその他の化合物からなる導電膜の電気抵抗や、作製工程にかかる時間を考慮し、適宜決めることができる。例えば、10nm~500nmで形成すればよい。第1の電極103上に形成され、チャネル形成領域として機能する酸化物半導体膜105a、105bは、四元系金属酸化物であるIn-Sn-Ga-Zn系金属酸化物や、三元系金属酸化物であるIn-Ga-Zn系金属酸化物、In-Sn-Zn系金属酸化物、In-Al-Zn系金属酸化物、Sn-Ga-Zn系金属酸化物、Al-Ga-Zn系金属酸化物、Sn-Al-Zn系金属酸化物、In-Hf-Zn系金属酸化物、In-La-Zn系金属酸化物、In-Ce-Zn系金属酸化物、In-Pr-Zn系金属酸化物、In-Nd-Zn系金属酸化物、In-Sm-Zn系金属酸化物、In-Eu-Zn系金属酸化物、In-Gd-Zn系金属酸化物、In-Tb-Zn系金属酸化物、In-Dy-Zn系金属酸化物、In-Ho-Zn系金属酸化物、In-Er-Zn系金属酸化物、In-Tm-Zn系金属酸化物、In-Yb-Zn系金属酸化物、In-Lu-Zn系金属酸化物や、二元系金属酸化物であるIn-Zn系金属酸化物、Sn-Zn系金属酸化物、Al-Zn系金属酸化物、Zn-Mg系金属酸化物、Sn-Mg系金属酸化物、In-Mg系金属酸化物、In-Ga系金属酸化物や、インジウム、スズまたは亜鉛などを含む金属酸化物を用いて形成することができる。なお、上記列挙した金属酸化物において、例えば、In-Ga-Zn系金属酸化物とは、InとGaとZnを主成分として有する酸化物という意味であり、InとGaとZnの比率は問わない。また、InとGaとZn以外の金属元素が入っていてもよい。中でも、In-Ga-Zn系金属酸化物は、無電界時の抵抗が十分に高くオフ電流を十分に小さくすることが可能であり、また、電界効果移動度も高いため、半導体装置に用いる半導体材料として、好適である。ドレイン耐圧は酸化物半導体層の厚さに依存するため、ドレイン耐圧を高くするためには、酸化物半導体層は厚い方が好ましく、所望のドレイン耐圧に見合う膜厚を選択することができる。故に、酸化物半導体膜105a、105bの膜厚は、30nm以上10μm以下とすることがよい。また、本発明の一態様であるトランジスタは、縦型トランジスタであることから、微細化を可能にしつつ、酸化物半導体層を厚くすることができ、高いドレイン耐圧を得ることができる。ここで、酸化物半導体を用いたトランジスタのドレイン耐圧について説明する。半導体中の電界があるしきい値に達すると、衝突イオン化が生じ、空乏層内で高電界により加速されたキャリアが結晶格子に衝突し、電子と正孔の対を生成する。さらに電界が高くなると、衝突イオン化により発生した電子と正孔の対もさらに電界によって加速され、衝突イオン化を繰り返し、電流が指数関数的に増加するアバランシェ降伏が生じる。衝突イオン化は、キャリア電子、正孔が半導体のバンドギャップ以上の運動エネルギーを有することにより発生する。衝突イオン化の起こりやすさを示す衝突イオン化係数とバンドギャップには相関があり、バンドギャップが大きいほど衝突イオン化が小さくなる傾向が知られている。酸化物半導体のバンドギャップは、約3.15eV程度であり、シリコンのバンドギャップの約1.12eV程度とくらべると、大きいため、アバランシェ降伏が起こりにくい。このため、酸化物半導体を用いたトランジスタはドレイン耐圧が高くなり、高電界が印加されてもオン電流の指数関数的急上昇が生じにくい。次に、酸化物半導体を用いたトランジスタのホットキャリア劣化について説明する。ホットキャリア劣化とは、高速に加速された電子がチャネル中のドレイン近傍でゲート絶縁膜中に注入されて固定電荷となることや、酸化物半導体とのゲート絶縁膜界面にトラップ準位を形成することにより、しきい電圧の変動やゲートリーク等のトランジスタ特性の劣化が生じることであり、ホットキャリア劣化の要因としては、チャネルホットエレクトロン注入CHE注入とドレインアバランシェホットキャリア注入DAHC注入がある。シリコンはバンドギャップが狭いため、アバランシェ降伏によって雪崩的に電子が発生しやすく、ゲート絶縁膜への障壁を越えられるほど高速に加速される電子数が増加する。しかしながら、本実施の形態で示す酸化物半導体は、バンドギャップが広いため、アバランシェ降伏が生じにくく、シリコンと比べてホットキャリア劣化の耐性が高い。以上より、本明細書で示すような酸化物半導体を用いたトランジスタは高いドレイン耐圧を有すると言える。それゆえ、絶縁ゲート電界効果トランジスタInsulated-GateField-EffectTransistorIGFET、パワーMOSFETに好適である。さらに、酸化物半導体膜105a、105bは、水素などの不純物が十分に除去され、かつ十分な酸素が供給されることにより、高純度化された酸化物半導体膜であることが望ましい。具体的には、酸化物半導体膜105a、105bの水素濃度は5×1019atoms/cm3以下、望ましくは5×1018atoms/cm3以下、より望ましくは5×1017atoms/cm3以下とする。なお、上述の酸化物半導体膜105a、105b中の水素濃度は、二次イオン質量分析法SIMS:SecondaryIonMassSpectrometryで測定されるものである。このように、水素濃度が十分に低減されて高純度化され、十分な酸素の供給により、酸素欠損の一部に起因するエネルギーギャップ中の欠陥準位が低減された酸化物半導体膜105a、105bでは、水素等のドナーに起因するキャリア密度が1×1010/cm3以上1×1013/cm3以下となる。また、室温25°Cでのオフ電流ここでは、単位チャネル幅1μmあたりの値は100zA1zAゼプトアンペアは1×10-21A以下、望ましくは10zA以下となる。このように、i型化真性化または実質的にi型化された酸化物半導体を用いることで、極めて優れたオフ電流特性を得ることができる。さらに、第1の電極103の上面一部に接する酸化物半導体膜105a、105bの膜厚横方向の長さに対する酸化物半導体膜105a、105bの膜厚の比を大きくすることで縦型トランジスタのしきい値電圧を正方向に変動させることができる。これは、図1のA-B断面において、チャネル形成領域である酸化物半導体膜の形状が膜厚横方向よりも膜厚方向に長い形状とすることで、該酸化物半導体膜内に充分な空乏層が形成されるためといえる。例えば、酸化物半導体膜内に充分な空乏層を形成するには、酸化物半導体膜105a、105bの膜厚は、第1の電極103の上面一部に接する酸化物半導体膜105a、105bの膜厚横方向の長さに対して9倍以上とすることが好ましい。なお、本明細書中における酸化物半導体膜の膜厚は、第1の電極103と第2の電極107a、107bにおいて、第1の電極103からの垂直方向の距離に相当する。また、酸化物半導体膜105a、105bのドナーに起因するキャリア密度によって、好ましい酸化物半導体膜105a、105bの形状特に、膜厚は異なる。酸化物半導体膜105a、105bが水素等のドナーに起因するキャリア密度が1×1013/cm3より大きい、特に1×1016/cm3以上のn型の酸化物半導体膜である場合、酸化物半導体膜105a、105bの膜厚は、図1のA-B断面において、第1の電極103の上面一部に接する酸化物半導体膜105a、105bの膜厚横方向の長さに対して11倍以上とすることが好ましい。n型の酸化物半導体膜を含むトランジスタは、キャリアが過剰であり、ノーマリーオン特性となる。ノーマリーオン特性を有するトランジスタは、例えば、基準電圧または基準電流を発生する回路に含まれ、該回路を安定して動作させるための起動回路に適用することができ、該起動回路を素子数が少ない簡易な回路構成にすることができる。さらに、本実施の形態に記載する縦型トランジスタは、図1のA-B断面において、膜厚横方向および膜厚方向の長さを変化させることで、トランジスタのしきい値電圧を制御することができる。また、酸化物半導体膜105a、105bは、非晶質な酸化物半導体膜であっても、結晶領域を有する酸化物半導体膜であってもよい。酸化物半導体膜105a、105b上に形成され、ソース電極およびドレイン電極の他方として機能する第2の電極107a,107bは、第1の電極103の材料で説明した金属元素または合金で形成された導電膜を適用できる。第1の電極103、酸化物半導体膜105a、105b、および第2の電極107a、107bに接して形成されるゲート絶縁膜109は、酸化シリコン、窒化シリコン、酸化窒化シリコン、酸化アルミニウムなどを用いた酸化絶縁膜で形成することができる。ゲート絶縁膜109は、酸化物半導体膜105a、105bと接する部分が酸素を含むことが好ましく、特に好ましくは、化学量論比以上の酸素を含む酸化シリコン膜により形成する。該酸化シリコン膜を用いることで、トランジスタの作製工程に含まれる加熱処理により、該酸化シリコン膜から酸化物半導体膜105a、105bに酸素を供給することができ、特性を良好にすることができる。また、酸化ハフニウム、酸化イットリウム、ハフニウムシリケートHfSixOyx>0、y>0、窒素が添加されたハフニウムシリケートHfSixOyNzx>0、y>0、z>0、ハフニウムアルミネートHfAlxOyx>0、y>0、などのhigh-k材料を用いることで、ゲート絶縁膜容量を保ちつつ、物理的なゲート絶縁膜の膜厚を厚くすることが可能となり、ゲートリーク電流を低減できる。さらに、ゲート絶縁膜109は、単層構造としてもよいし、積層構造としてもよい。なお、ゲート絶縁膜109の膜厚は、50nm以上500nm以下とするとよい。酸化物半導体膜105a、105bとゲート絶縁膜109を介して対向しゲート電極として機能する第3の電極111は、第1の電極103で説明した金属元素または合金材料で形成された導電膜を適用できる。層間絶縁膜113は、ゲート絶縁膜109で説明した材料の絶縁膜を適用できる。配線115は、第1の電極103で説明した金属元素または合金材料で形成された導電膜を適用できる。次に上記トランジスタの作製方法について図4および図5を参照して説明する。基板101の上に下地絶縁膜図示せずを形成する。本工程を行うことで、ガラス基板中の不純物が作製するトランジスタに混入することを防ぐことができる。下地絶縁膜は、スパッタリング法、CVD法、塗布法などで形成することができる。なお、スパッタリング法で下地絶縁膜を形成する場合、処理室内に残留する水素、水、水酸基または水素化物などを除去しつつ下地絶縁膜を形成することが好ましい。これは、下地絶縁膜に水素、水、水酸基または水素化物などが含まれないようにするためである。処理室内に残留する水素、水、水酸基または水素化物などを除去するためには、吸着型の真空ポンプを用いることが好ましい。吸着型の真空ポンプとしては、例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した処理室では、水素、水、水酸基または水素化物などが排気されるため、当該処理室で絶縁膜を形成すると、下地絶縁膜に含まれる不純物の濃度を低減できる。また、下地絶縁膜を形成する際に用いるスパッタガスは、水素、水、水酸基または水素化物などの不純物が濃度ppm程度、濃度ppb程度にまで除去された高純度ガスを用いることが好ましい。本実施の形態では、基板101を処理室へ搬送し、水素、水、水酸基または水素化物などが除去された酸素を含むスパッタガスを導入し、シリコンターゲットを用いて、基板101に下地絶縁膜として、酸化シリコン膜を形成する。なお、下地絶縁膜を形成する際は、基板101は加熱されていてもよい。例えば、石英好ましくは合成石英を用い、基板温度108°C、基板とターゲットの間との距離T-S間距離を60mm、圧力0.4Pa、高周波電源1.5kW、酸素およびアルゴン酸素流量25sccm:アルゴン流量25sccm=1:1雰囲気下でRFスパッタリング法により酸化シリコン膜を形成する。膜厚は100nmとするとよい。なお、石英好ましくは合成石英に代えてシリコンターゲットを用いることができる。なお、スパッタガスとして、酸素、または酸素およびアルゴンの混合ガスを用いて行う。また、下地絶縁膜を積層構造で形成する場合、例えば、酸化シリコン膜と基板との間に水素、水、水酸基または水素化物などが除去された高純度窒素を含むスパッタガスおよびシリコンターゲットを用いて形成した窒化シリコン膜を適用することが好ましい。下地絶縁膜として窒化シリコン膜および酸化シリコン膜を積層する場合、窒化シリコン膜と酸化シリコン膜を同じ処理室において、共通のシリコンターゲットを用いて形成することができる。先に窒素を含むスパッタガスを導入して、処理室内に装着されたシリコンターゲットを用いて窒化シリコン膜を形成し、次に酸素を含むスパッタガスに切り替えて同じシリコンターゲットを用いて酸化シリコン膜を形成する。窒化シリコン膜および酸化シリコン膜を大気に曝露せずに連続して形成することができるため、窒化シリコン膜表面に水素、水、水酸基または水素化物などの不純物が吸着することを防止することができる。次に、下地絶縁膜が設けられた基板101の上に第1の電極103を形成する。第1の電極103は、基板101上に導電膜を物理蒸着法PVD法であるスパッタリング法、真空蒸着法、または化学蒸着法CVD法で形成し、当該導電膜上に第1のフォトリソグラフィ工程によりレジストマスクを形成し、当該レジストマスクを用いて導電膜をエッチングして、形成することができる。また、第1の電極103は、フォトリソグラフィ工程を用いずに、印刷法またはインクジェット法などでマスクを形成し、当該マスクを用いて導電膜をエッチングして形成することで、工程数を削減することができる。なお、第1の電極103の端部をテーパ形状とすると、後に形成されるゲート絶縁膜の被覆性が向上するため好ましい。フォトリソグラフィ工程を用いる場合は、レジストマスクを後退させつつエッチングすることでテーパ形状とすることができる。なお、本明細書において、断りがない場合、エッチング工程はレジストマスクを取り除く剥離する工程も含まれるものとする。ここでは、第1の電極103となる導電膜として、スパッタリング法により厚さ50nmのチタン膜、厚さ100nmのアルミニウム膜、および厚さ50nmのチタン膜を順に積層し、第1のフォトリソグラフィ工程により形成したレジストマスクを用いてエッチングし、第1の電極103を形成する。ここまでの工程で得られた構成を図4Aに示す。次に、第1の電極103上に酸化物半導体膜を形成する。さらに、形成した酸化物半導膜上に第2の電極107a、107bとなる導電膜を形成する。第1の電極103上にスパッタリング法、分子線エピタキシー法、原子層堆積法、パルスレーザー蒸着法、塗布法、または印刷法等により酸化物半導体膜を形成する。次に、酸化物半導体膜上に導電膜を形成する。ここでは、スパッタリング法により酸化物半導体膜を形成する。酸化物半導体膜に水素が出来る限り含まれないようにするために、前処理として、スパッタリング装置の予備加熱室で図4Aまでの工程を経た基板101を予備加熱し、基板101に吸着した水素、水、水酸基または水素化物などの不純物を脱離し排気することが好ましい。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。なお、この予備加熱の処理は省略することもできる。またこの予備加熱は、前に形成した第1の電極103の形成前の基板101に行ってもよい。なお、酸化物半導体膜をスパッタリング法により形成する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、第1の電極103の表面に付着しているゴミや酸化膜を除去することで、第1の電極103と酸化物半導体膜との界面における抵抗を低減することができるため好ましい。なお、逆スパッタとは、アルゴン雰囲気下で基板にRF電源を用いて電圧を印加し基板近傍にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウムなどを用いてもよい。また、アルゴン雰囲気に酸素、亜酸化窒素などを加えた雰囲気で行ってもよい。アルゴン雰囲気に塩素、四フッ化炭素などを加えた雰囲気で行ってもよい。ここでは、In-Ga-Zn系金属酸化物ターゲットを用いて、スパッタリング法により酸化物半導体膜を形成する。また、酸化物半導体膜は、希ガス代表的にはアルゴン雰囲気下、酸素雰囲気下、または希ガス代表的にはアルゴンおよび酸素雰囲気下においてスパッタリング法により形成することができる。また、スパッタリング法を用いる場合、SiO2を2重量以上10重量以下含むターゲットを用いて形成してもよい。酸化物半導体膜を形成する際に用いるスパッタガスは水素、水、水酸基または水素化物などの不純物が、濃度ppm程度、濃度ppb程度まで除去された高純度ガスを用いることが好ましい。酸化物半導体膜をスパッタリング法で作製するためのターゲットとして、酸化亜鉛を主成分とする金属酸化物のターゲットを用いることができる。また、金属酸化物のターゲットの他の例としては、In、Ga、およびZnを含む酸化物半導体ターゲット組成比として、In2O3:Ga2O3:ZnO=1:1:1[mol数比]、In:Ga:Zn=1:1:0.5[原子数比]を用いることができる。また、In、Ga、およびZnを含む酸化物半導体ターゲットとして、In:Ga:Zn=1:1:1[原子数比]、またはIn:Ga:Zn=1:1:2[原子数比]の組成比を有するターゲットを用いることもできる。酸化物半導体ターゲットの充填率は90以上100以下、好ましくは95以上99.9以下である。充填率の高い酸化物半導体ターゲットを用いて形成した酸化物半導体膜は緻密な膜となる。酸化物半導体膜は、減圧状態に保持された処理室内に基板を保持し、処理室内に残留する水分を除去しつつ、水素、水、水酸基または水素化物などが除去されたスパッタリングガスを導入し、金属酸化物をターゲットとして第1の電極103上に酸化物半導体膜を形成する。処理室内に残留する水素、水、水酸基または水素化物などを除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した処理室は、例えば、水素、水、水酸基または水素化物などより好ましくは炭素原子を含む化合物もなどが排気されるため、酸化物半導体膜に含まれる不純物の濃度を低減できる。また、基板を加熱しながら酸化物半導体膜を形成してもよい。ここでは、酸化物半導体膜の形成条件の一例として、基板温度を室温、基板とターゲットの間との距離を110mm、圧力0.4Pa、直流DC電源0.5kW、酸素およびアルゴン酸素流量15sccm:アルゴン流量30sccm雰囲気下の条件が適用される。なお、パルス直流DC電源を用いると、ごみが軽減でき、膜厚分布も均一となるために好ましい。酸化物半導体膜の厚さは5μmとする。なお、本実施の形態おいて、酸化物半導体膜の最良な厚さは、用いる金属酸化物材料によって異なることから、材料に応じて適宜厚さを選択すればよい。また、縦型トランジスタに用いる酸化物半導体膜を、キャリア密度が1.0×1016/cm3より大きいn型の酸化物半導体膜とする場合には、酸化物半導体膜を形成する際に添加ガスとして上記した酸素およびアルゴンの他に水素も用いて、酸化物半導体膜を形成すればよい。第2の電極107a、107bとなる導電膜は、第1の電極103と同様に形成すればよい。ここでは、第2の電極107a、107bとなる導電膜として、スパッタリング法により厚さ50nmのチタン膜、厚さ100nmのアルミニウム膜、および厚さ50nmのチタン膜を順に積層する。次に、第2のフォトリソグラフィ工程により導電膜上にレジストマスクを形成し、当該レジストマスクを用いて第2の電極107a、107bとなる導電膜および酸化物半導体膜105a、105bとなる酸化物半導体膜をエッチングして、第2の電極107a、107bおよび酸化物半導体膜105a、105bを形成する。なお、第2の電極107a、107bおよび酸化物半導体膜105a、105bは、フォトリソグラフィ工程により形成したレジストマスクの代わりに、印刷法またはインクジェット法などによって形成されたマスクを用いて形成することで、工程数を削減することができる。フォトリソグラフィ工程を用いる場合は、当該エッチングにより、レジストマスクを後退させつつエッチングすることでテーパ形状とすることができ、後に形成される層間絶縁膜の被覆性を向上させることができる。なお、ここでの導電膜および酸化物半導体膜のエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。所望の形状の第2の電極107a、107bおよび酸化物半導体膜105a、105bを形成するために、第2の電極107a、107bの材料および酸化物半導体膜105a、105bの材料に合わせてエッチング条件エッチング液、エッチング時間、温度などを適宜調節する。さらに、後述の第1の加熱処理によって酸化物半導体膜105a、105bは水素等のドナーに起因するキャリア密度が1×1013/cm3以下であるi型化真性化または実質的にi型化された酸化物半導体となる。なお、酸化物半導体膜105a、105bの膜厚は、第1の電極103の上面一部に接する酸化物半導体膜105a、105bの膜厚横方向の長さに対して9倍以上とすることが好ましい。そのため、エッチング後の第1の電極103の上面一部に接する酸化物半導体膜105a、105bの膜厚横方向の長さは、形成する酸化物半導体膜の膜厚の1/9以下となるように適宜調節する。なお、ドライエッチングにおいて、第2の電極107a、107bとなる導電膜および酸化物半導体膜と、第1の電極103とのエッチングレートが異なる場合は、第1の電極103のエッチングレートが低く、第2の電極107a、107bとなる導電膜および酸化物半導体膜のエッチングレートの高いエッチング条件を選択する。または、酸化物半導体膜のエッチングレートが低く、第2の電極107a、107bとなる導電膜のエッチングレートの高いエッチング条件を選択して、第2の電極107a、107bとなる導電膜をエッチングした後、第1の電極103のエッチングレートが低く、酸化物半導体膜のエッチングレートの高い条件を選択する。つまり、第1の電極103、当該酸化物半導体膜、および当該導電膜のそれぞれにおいて、エッチング選択比を有するエッチング条件でドライエッチングする。ここでは、ドライエッチングで、酸化物半導体膜105a、105bおよび第2の電極107a、107bを形成する。また、酸化物半導体膜をドライエッチングに用いるエッチングガスとしては、塩素を含むガス塩素系ガス、例えば塩素Cl2、三塩化硼素BCl3、四塩化珪素SiCl4、四塩化炭素CCl4などが好ましい。また、フッ素を含むガスフッ素系ガス、例えば四弗化炭素CF4、六弗化硫黄SF6、三弗化窒素NF3、トリフルオロメタンCHF3など、臭化水素HBr、酸素O2、これらのガスにヘリウムHeやアルゴンArなどの希ガスを添加したガス、などを用いることができる。ドライエッチング法としては、平行平板型RIEReactiveIonEtching法や、ICPInductivelyCoupledPlasma:誘導結合型プラズマエッチング法を用いることができる。所望の加工形状にエッチングできるように、エッチング条件コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度などを適宜調節する。酸化物半導体膜をウェットエッチングするエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液、アンモニア過水31重量過酸化水素水:28重量アンモニア水:水=5:2:2などを用いることができる。また、ITO07N関東化学社製を用いてもよい。また、ウェットエッチング後のエッチング液はエッチングされた材料とともに洗浄によって除去される。その除去された材料を含むエッチング液の廃液を精製し、含まれる材料を再利用してもよい。当該エッチング後の廃液から酸化物半導体膜に含まれるインジウムなどの材料を回収して再利用することにより、資源を有効活用し低コスト化することができる。ここまでの工程で得られる構成を図4Bに示す。次に、本実施の形態では、第1の加熱処理を行う。第1の加熱処理の温度は、400°C以上基板の歪み点未満、例えば400°C以上750°C以下とする。ここでは、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体膜に対して窒素、希ガスなどの不活性ガス雰囲気下において450°Cにおいて1時間の加熱処理を行った。その後、大気に触れさせないようにすることで、酸化物半導体膜への水素、水、水酸基または水素化物などの再侵入を防ぐことできる。すなわち、この第1の加熱処理によって酸化物半導体膜105a、105bの脱水化および脱水素化の少なくとも一方を行うことができる。なお、第1の加熱処理においては、窒素、またはヘリウム、ネオン、アルゴンなどの希ガスに、水素、水、水酸基または水素化物などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴンなどの希ガスの純度を、6N99.9999以上、好ましくは7N99.99999以上、即ち不純物濃度を1ppm以下、好ましくは0.1ppm以下とすることが好ましい。また、酸化物半導体膜105a、105bの第1の加熱処理は、第2のフォトリソグラフィ工程の前に行ってもよい。その場合には、第1の加熱処理後に、加熱装置から基板を取り出し、フォトリソグラフィ工程を行う。また、酸化物半導体膜105a、105bの第1の加熱処理は第2の電極107a、107bとなる導電膜を積層する前に行ってもよい。次に、ゲート絶縁膜109を形成する。ゲート絶縁膜109の形成には、PVD法であるスパッタリング法、真空蒸着法、またはCVD法を用いることができる。本発明の一態様であるトランジスタは、縦型トランジスタであり、チャネル形成領域となる酸化物半導体膜は膜厚方向に長くなっている。このため、スパッタリング法等のPVD法で形成するよりもCVD法で形成するほうが、ゲート絶縁膜109の被覆性は良くなる。ここでは、CVD法であるプラズマCVD法を用いてゲート絶縁膜109として酸化シリコン膜SiOxx>0を膜厚200nmとして形成する。また、ゲート絶縁膜は、単層構造でも積層構造でもよく、上記形成した酸化シリコン膜SiOxx>0上にプラズマCVD法で窒化シリコン膜SiNyy>0を形成してもよい。プラズマCVD法とは、プラズマCVD装置内の反応室に、原料となる堆積性ガスを供給し、プラズマエネルギーを援用して、膜を形成する方法である。プラズマCVD装置は、高周波電源を用いる容量結合型高周波プラズマCVD装置や、誘導結合型高周波プラズマCVD装置、マイクロ波発生源であるマグネトロンおよび誘電体を有し、マイクロ波を用いてプラズマを発生させるマイクロ波プラズマCVD装置電子サイクロトロン共鳴プラズマCVD装置その他、ヘリコン波プラズマCVD装置などがあり、本明細書中のプラズマCVD法においては、グロー放電プラズマを膜形成に利用するCVD装置を適宜用いることができる。また、プラズマCVD法は、基板を加熱しながら行うことができる。ゲート絶縁膜109には水素や水などの不純物は少ないことが好ましく、例として、プラズマCVD法で酸化シリコン膜を形成する際に、プラズマCVD装置の反応室内に残留しているまたは反応室の内壁に吸着している水素や水などの不純物を除去したのち、反応室の内壁を加熱しながら形成することで、水素や水などの不純物を低減させることができる。スパッタリング法でゲート絶縁膜109を形成する場合には、ターゲットとしてシリコンターゲットまたは石英ターゲットを用い、スパッタガスとして酸素または、酸素およびアルゴンの混合ガスを用いて行う。なお、酸化物半導体膜105a、105bおよびゲート絶縁膜109の界面に存在しうる、水素、水分、水酸基または水素化物水素化合物ともいうなどの不純物を排除する方法として、ゲート絶縁膜109にハロゲン元素例えば、フッ素または塩素を含ませる方法、または酸化物半導体膜105a、105bを露出させた状態でハロゲン元素を含むガス雰囲気中でのプラズマ処理によって酸化物半導体膜105a、105bにハロゲン元素を含ませる方法を用いてもよい。ゲート絶縁膜にハロゲン元素を含ませる場合には、該ゲート絶縁膜中におけるハロゲン元素濃度は、5×1018cm-3~1×1020cm-3程度とすることが好ましい。また、上記したように酸化物半導体膜105a、105b中または酸化物半導体膜105a、105bとゲート絶縁膜109との界面にハロゲン元素を含ませ、ゲート絶縁膜109が酸化物絶縁膜である場合は、酸化物半導体膜105a、105bと接しない側の酸化物絶縁膜表面を、窒化物絶縁膜で覆うことが好ましい。すなわち、酸化物半導体膜105a、105bに接する酸化物絶縁膜の上に接して窒化シリコン膜などを設けることが好ましい。このような構造とすることで、水素、水分、水酸基または水素化物などの不純物が酸化物絶縁膜に侵入することを低減することができる。ゲート絶縁膜109を形成した後に、第2の加熱処理を行うことが好ましい。第2の加熱処理の条件は、第1の加熱処理と同様とすればよい。なお、第2の加熱処理は、酸化物半導体膜105a、105bを酸化絶縁膜例えば、ゲート絶縁膜109で覆った状態で行うことが好ましい。第1の加熱処理および第2の加熱処理の結果、水素濃度が低減され高純度化され、i型化または実質的にi型化された酸化物半導体膜105a、105bを得ることができる。次に、ゲート電極として機能する第3の電極111を形成する。第3の電極111となる導電膜は、第1の電極103と同様にして形成できる。スパッタリング法で形成した導電膜の被覆性により、当該導電膜において、第1の電極103および第2の電極107a、107bと重畳して形成される部分は、ゲート絶縁膜109を介して酸化物半導体膜105a、105bの側壁と対向する部分に比べて厚くなるが、第1の電極103および第2の電極107a、107bと重畳して形成される部分は、第3のフォトリソグラフィ工程およびエッチング工程によりすべて除去される。これを考慮して、第3の電極111の形成する膜厚を適宜決めればよい。ここでは、スパッタリング法によりチタン膜を膜厚300nmで形成するとする。第3のフォトリソグラフィ工程によって、レジストマスクを形成し、該レジストマスクを用いて形成した導電膜をエッチングする。第3の電極111として導電膜を残存させておく部分にレジストマスクを形成することで、図1Bに示すトランジスタのように第3の電極111を酸化物半導体膜105a、105bの間のみに形成する形態、または、図2Bに示すトランジスタのように第3の電極111を酸化物半導体膜105a、105b全ての側壁にゲート絶縁膜109を介して対向して形成する形態を作り分けることができる。ここでは、第3の電極111が酸化物半導体膜105a、105bの間のみに形成されるようにレジストマスクを形成し、エッチングを行う。なお、エッチング工程の詳細は、第1の電極103および第2の電極107a、107bで説明した方法と同様である。エッチングを行い、レジストマスクを除去すると、第3の電極111となる導電膜の最上部の表面は、第2の電極107a、107bと重畳しているゲート絶縁膜109の最上部の表面より突出している。層間絶縁膜113形成時の被覆性を考慮すれば、第3の電極111となる導電膜の突出する部分は、エッチバック、CMPChemicalMechanicalpolish、またはSOGSpinOnGlassなどの平坦化処理で平坦化することが好ましい。ここでは、エッチバックにより、第3の電極111となる導電膜の最表面と、第2の電極107a、107bと重畳しているゲート絶縁膜109の最上部の表面とが平坦となるようにする。これにより、第3の電極111が形成される。ここまでの工程で得られた構成を図5Aに示す。次に、ゲート絶縁膜109および第3の電極111上に層間絶縁膜113を形成する。層間絶縁膜113はゲート絶縁膜109と同様して形成することができる。ここでは、CVD法を用いて酸化シリコン膜を100nm形成する。その後、第4のフォトリソグラフィ工程により、レジストマスクを形成し、該レジストマスクを用いてゲート絶縁膜109および層間絶縁膜113の一部をエッチングし、第2の電極107a、107bの一部を露出させる。当該エッチング工程は、上記エッチング工程で説明した方法と同様にして行えばよく、例えば、ドライエッチングを用いればよい。最後に、配線115となる導電膜を形成し、第5のフォトリソグラフィ工程によりレジストマスクを形成し、当該レジストマスクを用いてエッチングすることで、配線115を形成することができる。配線115となる導電膜は、第1の電極103と同様の方法で形成することができる。ここでは、スパッタリング法によりチタン膜を膜厚300nmで形成するとする。ここまでの工程で得られた構成を図5Bに示す。なお、図3に示したトランジスタ500のように、チャネル形成領域となる酸化物半導体膜を複数設ける場合は、上記トランジスタの作製工程において、第2の電極107a、107bとなる導電膜の形成後に、複数の酸化物半導体膜を形成できるようにフォトリソグラフィ工程によって所望のレジストマスクを作製し、該レジストマスクを用いてエッチングを行うことで複数の酸化物半導体膜を形成することができる。他の作製工程は、上記トランジスタ100およびトランジスタ200と同様にして行えばよい。以上の工程により、トランジスタ500を作製することができる図3A、B参照。以上より、本発明の一態様であるトランジスタを作製することができる。なお、本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。実施の形態2本実施の形態では、実施の形態1で説明したトランジスタと、構成の異なるトランジスタについて説明する。図6Aは、トランジスタ300の上面図であり、図6Bは、図6AにおけるE-F間の断面図である。また、図7Aは、トランジスタ400の上面図であり、図7Bは、図7AにおけるG-H間の断面図である。図2Bおよび図6Bから、トランジスタ300は、トランジスタ200と比較してゲート電極として機能する第3の電極111と第3の電極117の形状が異なる。図2Bに示したトランジスタ200における第3の電極111は断面形状が矩形状であるのに対して、図6Bで示したトランジスタ300における第3の電極117は断面形状が三角形または断面形状が曲線の一辺を有する略三角形である。ここでは、第3の電極117の断面形状が曲線の一辺を有する略三角形である形態について示している。さらにトランジスタ300は、酸化物半導体膜105a、105bの間において、第3の電極117が酸化物半導体膜105a、105bの側壁とゲート絶縁膜109を介してそれぞれ対向している。このため、トランジスタ300の第3の電極117は、酸化物半導体膜105a、105bの全ての側壁を囲うように第3の電極117が形成される点において、トランジスタ200の第3の電極111と同じであるが、酸化物半導体膜105a、105bとの間に位置する第3の電極117が隙間を有している点は、トランジスタ200の第3の電極111と異なる。また、トランジスタ300において、第3の電極117は、酸化物半導体膜105a、105bの全ての側壁とゲート絶縁膜109を介して対向している第3の電極117に同電位が印加されるように、ひとつに接合しておく必要がある。なお、図6Aにおいて基板101と、ゲート絶縁膜109と、層間絶縁膜113は便宜上図示していない。トランジスタ300は、実施の形態1で説明したトランジスタ100およびトランジスタ200と比べ、第3の電極117を加工する際にレジストマスクを用いる必要がないため、フォトリソグラフィ工程の回数を削減でき、作製コストを削減できる。さらに、第3の電極117は必ず酸化物半導体膜105a、105bの全ての側壁とゲート絶縁膜109を介して対向するため、チャネル形成領域である酸化物半導体膜105a、105bに効率よく電界を広げることができ、良好なトランジスタ特性を得ることができる。トランジスタ400は、図7Bに示すように第3の電極117の形状がトランジスタ100、トランジスタ200およびトランジスタ500と異なることに加え、複数の酸化物半導体膜105a、105b、105cが形成されている。トランジスタ400は、複数の酸化物半導体膜を有しており、生産性を向上させるためにもゲート電極として機能する第3の電極117の形状を、トランジスタ300と同様にレジストマスクを用いて加工せず、曲面を含む形状とすることが好ましい。それゆえ、トランジスタ400の第3の電極117は、図7Aで示すように閉ループ状に形成される。また、トランジスタ500で説明したように、閉ループ状に形成される第3の電極117に同電位をかけるためには第1の電極、第2の電極および第3の電極とは別の配線図示せずを設け、電気的に接続させればよい。その他の構成は、実施の形態1で説明したトランジスタと同様である。なお、図7Aには、基板101、ゲート絶縁膜109と、層間絶縁膜113および配線115は便宜上図示していない。トランジスタ300およびトランジスタ400において、実施の形態1で説明したように、第1の電極103の上面一部に接する酸化物半導体膜の膜厚横方向の長さに対する酸化物半導体膜の膜厚の比を大きくすることで、しきい値電圧を正方向に変動させることができる。i型化真性化または実質的にi型化されている場合、酸化物半導体膜の膜厚は、図6のE-F断面及び図7のG-H断面において、第1の電極103の上面一部に接する酸化物半導体膜の膜厚横方向の長さに対して9倍以上とすることが好ましい。また、酸化物半導体膜105a、105bのドナーに起因するキャリア密度によって、好ましい酸化物半導体膜105a、105bの形状特に、膜厚は異なる。酸化物半導体膜がn型であれば、酸化物半導体膜の膜厚は、第1の電極103の上面一部に接する酸化物半導体膜の膜厚横方向の長さに対して11倍以上とすることが好ましい。トランジスタ100と同様に、トランジスタ300およびトランジスタ400は、微細化に好適であり、酸化物半導体膜を並列または複数に配することで、動作速度を遅くさせることなく高いドレイン電流を確保することできる。次に、上記トランジスタ300およびトランジスタ400の作製方法について説明する。トランジスタ300において、図4Aおよび図4Bに対応する基板101上に第1の電極103を形成する工程から、第2の電極107a、107bを形成する工程まで、すべて実施の形態1で説明した工程を同様にして用いることができる。第1の電極103、酸化物半導体膜105a、105bおよび第2の電極107a、107b上にゲート絶縁膜109を、実施の形態1で説明した方法を用いて形成する。その後、第3の電極117となる導電膜114を、実施の形態1で説明した方法を用いて形成する。ここまでの工程で得られた構成を図8Aに示す。導電膜114を形成後、フォトリソグラフィ工程を行わず、すなわちレジストマスクを形成せずに、エッチングを行う。本工程のエッチングは、異方性エッチングであるドライエッチングを用いる。エッチングの条件は材料に合わせてエッチング条件エッチング時間、温度などを適宜調節する。エッチングの終了は、ゲート絶縁膜109と導電膜114とのエッチング選択比を考慮して、少なくとも導電膜114の第2の電極107a、107bと重畳している部分図8A中の厚さL1が全てエッチングされて、ゲート絶縁膜109の一部が露出されるまではエッチングを行う。このエッチング工程を行うことで、図8Bに示すように曲面を含む形状の第3の電極117を形成することができる。これは、導電膜114の第2の電極107a、107bと重畳している部分図8A中の厚さL1よりも導電膜114の酸化物半導体膜105a、105bとゲート絶縁膜109を介して対向している部分図8A中の厚さL2のほうが厚いため、異方性エッチングを行い厚さL1だけエッチングしても、厚さL2のすべてはエッチングされない。したがって、第2の電極107a、107bから第1の電極103に近づくにつれエッチング量が段階的に減少するため、図8Bに示すように第3の電極117は曲面を含む形状に加工される。次いで、層間絶縁膜113および配線115の形成は、実施の形態1で説明した方法を用いることができる。以上の工程により、トランジスタ300を作製することができる図6B参照。なお、トランジスタ400は、トランジスタ300の作製工程において、第2の電極となる導電膜の形成後に、複数の酸化物半導体膜を形成できるようにフォトリソグラフィ工程によって所望のレジストマスクを作製し、該レジストマスクによってエッチングを行うことで複数の酸化物半導体膜を形成することができる。他の作製工程は、トランジスタ300と同様にして作製することができる。以上の工程により、トランジスタ400を作製することができる例えば、図7B参照。以上より、本発明の一態様であるトランジスタを作製することができる。また、本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。実施の形態3実施の形態1および実施の形態2に示すトランジスタを有する回路を用いた形態について説明する。実施の形態1および実施の形態2に示すトランジスタは、ドレイン電流およびドレイン耐圧が高いため、エアコン、冷蔵庫、炊飯器、太陽光発電システムなどのインバータ技術を応用した家電製品、ノート型パーソナルコンピュータPCをはじめとするバッテリ駆動型携帯情報端末機器、ストロボなどの電力増幅装置、電気自動車等の、DC/DC直流/直流コンバータ回路、モータ制御回路、オーディオ増幅器、ロジック回路、スイッチ回路、高周波リニア増幅器などに用いることができる。ここで、実施の形態1および実施の形態2に示すトランジスタを用いて構成されるインバータを備えた太陽光発電システムの一例について、図9を参照して説明する。なお、ここでは、住宅等に設置される太陽光発電システムの構成の一例について示す。図9に示す住宅用の太陽光発電システムは、太陽光発電の状況に応じて、電力の供給方式を変更するシステムである。例えば、晴天時など太陽光発電が行われる状況においては、太陽光発電により生じた電力を家庭内で消費し、また、余剰電力は電力会社からの配電線414に供給する。一方、太陽光発電による電力が不足する夜間や雨天時には、配電線414から電気の供給を受けて、それを家庭内で消費する。図9に示す住宅用の太陽光発電システムは、太陽光を電力直流に変換する太陽電池パネル401や、その電力を直流から交流に変換するインバータ404などを含む。インバータ404から出力される交流電力は、各種の電気器具410を動作させる電力として使用される。余分な電力は、配電線414を通じて家庭外に供給される。すなわち、当該システムを利用して電力の売却が可能である。直流開閉器402は、太陽電池パネル401とインバータ404との接続または遮断を選択するために設けられている。また、交流開閉器408は、配電線414と接続されるトランス412と、分電盤406との接続または遮断を選択するために設けられている。上記のインバータに、開示する発明のトランジスタを適用することで、信頼性が高く、安価な太陽光発電システムを実現することができる。本実施の形態に示す構成、方法などは、他の実施の形態と適宜組み合わせて用いることができる。本実施例では、上記実施の形態で説明したトランジスタの二次元デバイスシミュレータを用いた計算結果について説明する。本実施例では、Silvaco社製のデバイスシミュレータAtlasを用いた。また、実際の計算に用いたトランジスタの構造を図10Aに示す。計算に用いたトランジスタの構造は図1Aに示した構造を簡易化したものであり、図10Aに示したトランジスタ構造において、図1Aに示したトランジスタ構造と同一の箇所については同じハッチパターンとして示した。図10Aに示したトランジスタ構造において、ドレイン電極として機能する第1の電極103における厚さT_Dは0.75μm、第1の電極103とゲート電極として機能する第3の電極111との間に設けられるゲート絶縁膜109の厚さT_OXは0.2μm、チャネル形成領域である酸化物半導体膜105a、105bの厚さT_OSは5μm、酸化物半導体膜105a、105bの長さ実施の形態1における第1の電極103の上面一部に接する酸化物半導体膜105a、105bの膜厚横方向の長さに相当するL_OSは0.55μm、第3の電極111の長さL_GEは2μmとして計算を行った。該トランジスタのチャネル長はT_OSであり、チャネル幅W_OS図示せずは100μmとした。また、比較として、チャネル長がT_OS5μmであり、チャネル幅が200μmとした横型トランジスタについても計算を行った図10B参照。また、計算を行うにあたり、酸化物半導体膜はi型化真性化または実質的にi型化したものとみなし、ドナー密度Ndを1×1013/cm3とし、ゲート絶縁膜の誘電率を4.0とし、酸化物半導体膜の誘電率を15.0とし、酸化物半導体膜の移動度を7.0cm2/Vsとし、酸化物半導体膜の仕事関数を4.3eVとし、酸化物半導体膜のバンドギャップを3.15eVとし、300Kでの伝導帯の実効状態密度を5.0×1018/cm3とし、300Kでの価電子帯の実効状態密度を5.0×1018/cm3とし、ソース電極またはドレイン電極の一方として機能する第1の電極103の仕事関数を4.3eVとし、ドレイン電極またはソース電極の他方として機能する第2の電極107a、107bの仕事関数を4.3eVとし、ゲート電極と機能する第3の電極111の仕事関数を4.6eVとした。計算から得られたゲート電圧Vg-ドレイン電流Id特性を、図11に示した。縦型トランジスタおよび横型トランジスタを比較すると、図10Aに示した縦型トランジスタは、図10Bに示した横型トランジスタに比べて、高いオンオフ比を得られることが確認できた。なお、図11に示したVg-Id曲線は、ソース電極およびドレイン電極間の電圧ドレイン電圧:略記Vdを10VとしたときのVg-Id特性である。これは、縦型トランジスタとすることで、ソース電極第2の電極107a、107bと酸化物半導体膜105a、105bと物理的に接触する面積が、横型トランジスタに比べて小さく、オフ電流が低減したためといえる。次に、酸化物半導体膜をn型とした場合についての計算結果を示す。計算に用いたトランジスタおよびパラメータは、酸化物半導体膜105a、105bの長さL_OSを0.45μmとし、ドナー密度Ndを1.0×1016/cm3とした以外は、すべて上記計算で用いたものと同じである。比較対象は、図10Bに示した横型トランジスタとした。計算から得られたVg-Id特性を図12に示した。n型酸化物半導体膜を用いた縦型トランジスタにおいても、横型トランジスタに比べて高いオンオフ比を得られることが確認できた。なお、図12に示したVg-Id曲線も、ドレイン電圧を10VとしたときのVg-Id特性である。以上より、本発明の一態様である縦型トランジスタは、酸化物半導体膜105a、105bの長さL_OSに対する酸化物半導体膜105a、105bの厚さT_OSが厚くすることで高いオンオフ比を実現できることが確認できた。本実施例では、実施例1とは異なる計算結果について説明する。本実施例では、図10Aに示したトランジスタにおいて、酸化物半導体膜105a、105bの長さL_OSに対する酸化物半導体膜105a、105bの厚さT_OSを変化させたときのゲート電圧-ドレイン電流特性について計算した。なお、本実施例においても、Silvaco社製のデバイスシミュレータAtlasを用いた。条件1はT_OS/L_OS=3とし、条件2はT_OS/L_OS=6とし、条件3はT_OS/L_OS=9とし、条件4はT_OS/L_OS=12とする。なお、図10Aに示したトランジスタ構造における他のパラメータは実施例1と同様である。計算から得られたVg-Id特性を図13に計算結果を示した。なお、図13に示したVg-Id特性も、ドレイン電圧は10Vとした。図13から、T_OS/L_OSの値が大きくなるにつれて、しきい値電圧が正方向に変動していくことが確認できた。つまり、本発明の一態様である縦型トランジスタは、第1の電極103の上面一部に接する酸化物半導体膜105a、105bの長さに対する酸化物半導体膜105a、105bの膜厚の比を大きくすることで、しきい値電圧を正方向に変動ノーマリーオフ化させることができるといえる。"