"単結晶インゴットをスライスして半導体ウェーハを得るスライス工程と、該スライス工程によって得られた半導体ウェーハの外周部を面取りし、面取り部を形成する面取り工程と、該面取りした半導体ウェーハを平坦化する平坦化工程と、該平坦化した半導体ウェーハの主面のうち少なくとも一方を研磨する研磨工程とを含む、半導体ウェーハの製造方法であって、前記研磨工程では、ROA及びESFQRの規格に応じて、所望の直径よりも0.3mm以下大きい直径の範囲、前記面取り部の面取り幅が50μm以上250μm以下の範囲で調節した前記平坦化した半導体ウェーハの主面のうち、少なくとも一方を研磨することを特徴とする半導体ウェーハの製造方法。前記研磨工程では、ROA及びESFQRの規格に応じて、所望の直径よりも0.05mm以上0.2mm以下大きい直径の範囲で調節した前記平坦化した半導体ウェーハの主面のうち少なくとも一方を研磨することを特徴とする請求項1に記載の半導体ウェーハの製造方法。前記研磨工程では、ROA及びESFQRの規格に応じて、前記面取り部の面取り幅が50μm以上200μm以下の範囲で調節した前記平坦化した半導体ウェーハの主面のうち少なくとも一方を研磨することを特徴とする請求項1又は請求項2に記載の半導体ウェーハの製造方法。前記ROAの規格は、研磨後の半導体ウェーハのROAが、外周除外領域を0.5mmとして測定した場合に200nm以下であり、又は、外周除外領域を1.0mmとして測定した場合に50nm以下であることを特徴とする請求項1乃至請求項3いずれか1項に記載の半導体ウェーハの製造方法。前記ESFQRの規格は、研磨後の半導体ウェーハの外周1mmから35mm、角度は5°の矩形領域のESFQRaveが65nm以下であることを特徴とする請求項1乃至請求項4いずれか1項に記載の半導体ウェーハの製造方法。外周部に面取り部が形成され、少なくとも一方の主面が研磨された半導体ウェーハであって、前記半導体ウェーハの直径は所望の直径よりも0.3mm以下大きく、前記半導体ウェーハの外周端から前記面取り部と前記主面の境界位置までの面取り幅が50μm以上250μm以下であり、前記半導体ウェーハの外周部のROAは、外周除外領域を0.5mmとして測定した場合に200nm以下であり、又は、外周除外領域を1.0mmとして測定した場合に50nm以下であり、前記半導体ウェーハの外周1mmから35mm、角度は5°の矩形領域のESFQRaveは65nm以下であることを特徴とする半導体ウェーハ。前記半導体ウェーハの直径は所望の直径よりも0.05mm以上0.2mm以下大きいことを特徴とする請求項6に記載の半導体ウェーハ。前記面取り幅が50μm以上200μm以下であることを特徴とする請求項6又は請求項7に記載の半導体ウェーハ。従来のように、リテーナー機構を持つ研磨ヘッドを使用した場合、ウェーハの外周ダレを抑制する効果が期待できるが、研磨布にリテーナーリングを押し当て、クロスを圧縮変形させながら研磨を行うため、スラリー供給不足やクロス表面のダメージにより、研磨後のウェーハに表面欠陥が発生したり、クロスライフが短くなったりという問題があった。また、表面欠陥が発生しないようなやわらかい研磨布を使用した場合は、リテーナー機構を持つ研磨ヘッドでも、原理上改善には限界があった。更に、リテーナー機構を持つ研磨ヘッドは、機構が複雑なため、コスト上昇の要因となっていた。また、クロス変形が少ない硬質の研磨布を用いて外周ダレを改善する場合、スラリーの保持力低下によるクロス目詰まりや表面スクラッチ,微小欠陥の発生など、外周ダレ以外のウェーハ品質との両立が難しく、製品歩留まり低下の要因となっていた。本発明は、上記従来技術の問題点に鑑みてなされたもので、半導体ウェーハ外周部の面取り幅及びウェーハの直径を調節することで、半導体ウェーハの主面と面取り部の境界位置を外周端側へ移動させる事ができ、これにより生産上のコスト増加要因をともなわず、チップやカケなどの不良の発生を抑制して、半導体ウェーハの外周ダレROA及びESFQRが所望値内に改善された半導体ウェーハ及びそのような半導体ウェーハを製造する方法を提供することを目的とする。また、今後、半導体ウェーハのエッジの除外領域を現状の1mmよりも更に小さくする要求があったとしても、研磨条件、研磨装置等を変更することなく現状の面品質を維持したまま外周ダレのみを改善可能とする半導体ウェーハ及びそのような半導体ウェーハを製造する方法を提供することを目的とする。本発明は、上記課題を解決するためになされたもので、単結晶インゴットをスライスして半導体ウェーハを得るスライス工程と、該スライス工程によって得られた半導体ウェーハの外周部を面取りし、面取り部を形成する面取り工程と、該面取りした半導体ウェーハを平坦化する平坦化工程と、該平坦化した半導体ウェーハの主面のうち少なくとも一方を研磨する研磨工程とを含む、半導体ウェーハの製造方法であって、前記研磨工程では、ROA及びESFQRの規格に応じて、所望の直径よりも0.3mm以下大きい直径の範囲、前記面取り部の面取り幅が50μm以上250μm以下の範囲で調節した前記平坦化した半導体ウェーハの主面のうち、少なくとも一方を研磨することを特徴とする半導体ウェーハの製造方法を提供する。このように、求められるROA及びESFQRの規格に応じて、研磨工程前の半導体ウェーハを所望の直径よりも0.3mm以下大きい直径の範囲、前記面取り部の面取り幅が50μm以上250μm以下の範囲で調節することにより、半導体ウェーハの主面と面取り部の境界位置を外周端側へ移動させる事ができ、これにより、従来の半導体ウェーハ製造工程を大きく変えることなく、生産コストの増加を伴わずに、かつチップやカケ等の不良の発生を抑制して、面取り形状の変更のみにより、外周部の平坦性が優れた半導体ウェーハを製造することができる。すなわち、本発明ではスライス工程、面取り工程、平坦化工程を経て、上記範囲で半導体ウェーハの直径を増大させ、かつ面取り幅を短くすることで、半導体ウェーハの主面と面取り部の境界位置を外側に移動させることが可能となり、境界位置が外側に移動した分に応じてROA及びESFQRを改善させることが可能となる。また、前記研磨工程では、ROA及びESFQRの規格に応じて、所望の直径よりも0.05mm以上0.2mm以下大きい直径の範囲で調節した平坦化した半導体ウェーハの主面のうち少なくとも一方を研磨することが好ましい。このように、より小さい範囲で直径を大きくすることで厳しいROA及びESFQRの規格を満たしながら、エッジハンドリング装置の調整など、製造装置調整に伴うコストの上昇を抑えることができる半導体ウェーハの製造方法となり好ましい。さらに、前記研磨工程では、ROA及びESFQRの規格に応じて、面取り部の面取り幅が50μm以上200μm以下の範囲で調節した平坦化した半導体ウェーハの主面のうち少なくとも一方を研磨することが好ましい。このように、半導体ウェーハの外周端から主面と面取り部の傾斜面との境界までの幅本明細書中では、この幅を単に面取り幅とも呼ぶ。また、一般に面幅と呼ばれることがある。を50μm以上200μm以下の範囲で調節するだけで、より厳しいROA及びESFQRの規格を満たすこともでき好ましい。この方法によれば、前記ROAの規格は、外周除外領域が0.5mmの場合で200nm以下、又は、外周除外領域が1.0mmの場合で50nm以下の規格に対応することができる。このように、より厳しいROAの規格に対しても、半導体ウェーハの直径の範囲及び面取り幅の範囲を調節するだけで、従来の半導体ウェーハ製造工程を大きく変えることなく、かつチップやカケ等の不良の発生を抑制して、面取り形状の変更のみにより、外周部の平坦性が優れた半導体ウェーハを製造することができる。さらに、前記ESFQRの規格は、研磨後の半導体ウェーハの外周1mmから35mm、角度は5°の矩形領域のESFQRaveが65nm以下の規格に対応することができる。このように、より厳しいESFQRの規格に対しても、半導体ウェーハの直径の範囲及び面取り幅の範囲を調節するだけで、従来の半導体ウェーハ製造工程を大きく変えることなく、かつチップやカケ等の不良の発生を抑制して、面取り形状の変更のみにより、外周部の平坦性が優れた半導体ウェーハを製造することができる。また、本発明では、外周部に面取り部が形成され、少なくとも一方の主面が研磨された半導体ウェーハであって、前記半導体ウェーハの直径は所望の直径よりも0.3mm以下大きく、前記半導体ウェーハの外周端から前記面取り部と前記主面の境界位置までの面取り幅が50μm以上250μm以下であり、前記半導体ウェーハの外周部のROAは、外周除外領域を0.5mmとして測定した場合に200nm以下であり、又は、外周除外領域を1.0mmとして測定した場合に50nm以下であり、前記半導体ウェーハの外周1mmから35mm、角度は5°の矩形領域のESFQRaveは65nm以下であることを特徴とする半導体ウェーハを提供する。このような半導体ウェーハであれば、外周部の平坦性が優れた所望値内に調節されているとともに、低コストで、チップやカケ等の不良の発生が抑制された半導体ウェーハとすることができる。また、前記半導体ウェーハの直径は所望の直径よりも0.05mm以上0.2mm以下大きいことが好ましい。このように、より小さい範囲で直径を大きくすることで厳しいROA及びESFQRの規格を満たしながらも、より低コストな半導体ウェーハとなり好ましい。さらに、前記面取り幅が50μm以上200μm以下であることが好ましい。このような面取り幅の範囲であれば、より厳しいROA、ESFQRの規格を満たすことができる半導体ウェーハとなり好ましい。本発明による半導体ウェーハの製造方法であれば、半導体ウェーハ外周部の面取り幅及びウェーハの直径を調節することで、半導体ウェーハの主面と面取り部の境界位置を外周端側へ移動させることができ、これにより生産上のコスト増加要因をともなわず、チップやカケなどの不良の発生を抑制して、半導体ウェーハの外周ダレROA及びESFQRが所望値内に改善された半導体ウェーハを製造することができる。また、本発明によれば、外周部のROAは、外周除外領域を0.5mmとして測定した場合に200nm以下であり、又は、外周除外領域を1.0mmとして測定した場合に50nm以下であり、半導体ウェーハの外周1mmから35mm、角度は5°の矩形領域のESFQRaveは65nm以下である優れた平坦性を有する半導体ウェーハを提供することができる。また、今後、半導体ウェーハのエッジの除外領域を現状の1mmよりも更に小さくする要求があったとしても、本発明による半導体ウェーハの製造方法であれば、デバイス加工装置の直径許容値0.3mm以下まで直径を拡大し、デバイス製造に影響がない面取り幅50μm以上250μm以下まで短面取り化することにより、研磨条件、研磨装置等を変更することなく現状の面品質を維持したまま外周ダレのみを改善することが可能となる。さらに、本方法によれば、研磨条件、研磨装置等の変更をせずに改善が出来るため、現状の面品質を維持したまま外周ダレのみを改善することが可能であり、歩留まり低下やコスト上昇も発生しない。また、面取り幅及び直径を狙った値の範囲で調節するのみであるため、工程の変更に伴う条件設定の時間やコストを抑えることが可能である。以下、本発明をより詳細に説明するが、本発明はこれに限定されるものではない。本発明は、半導体ウェーハがシリコンウェーハである場合に好適であり、また、直径300mm以上のシリコンウェーハについて特に好適であり、以下では半導体ウェーハがシリコンウェーハである場合について中心に説明する。ただし、本発明はこれらに限定されず、シリコンウェーハ以外の半導体ウェーハについても適用することができる。半導体ウェーハ研磨面の応力分布のシミュレーション半導体ウェーハ研磨面の応力分布を調べるために、直径300mmの半導体ウェーハを想定し、面取り幅を0μm、100μm、200μm、250μm、350μm、及び500μmに設定して、研磨工程において半導体ウェーハの研磨面、特に外周部にかかる応力分布のシミュレーションをANSYSの構造解析を用いて行った。図2に面取り幅を350μmとした場合の半導体ウェーハの研磨面にかかる応力分布を示す。このプロファイルから、半導体ウェーハの中心から148mmの位置外周端から2mmの位置の応力より、149mmの位置外周端から1mmの位置の応力が大きく、半導体ウェーハの同一研磨面上で応力分布が不均一であることが分かる。次に、面取り幅を0μm、100μm、200μm、250μm、350μm、及び500μmの場合の応力分布のプロファイルから、半導体ウェーハの中心から148mm外周端から2mmの位置と149mm外周端から1mmの位置の応力の差圧をそれぞれ計算し、面取り幅別にプロットした結果を図3に示す。図3より、面取り幅が短くなるに従って、半導体ウェーハの中心から148mmの位置と149mmの位置の応力差が小さくなっていることが分かる。半導体ウェーハの研磨速度半導体ウェーハの研磨速度は、下記式1のPrestonの式に示されるように、半導体ウェーハの研磨面にかかる圧力と、研磨面と研磨布の相対速度に依存することが知られている。前述した応力分布が半導体ウェーハの外周部には存在するため、外周部の研磨速度は場所によって異なる。前述の通り、面取り幅が短いほど半導体ウェーハの研磨面の外周部に対して均一な応力分布が得られるため、研磨速度も均一になり、外周ダレが改善すると考えられる。[式1:Prestonの式]RR=Q/t=kpvRR:研磨速度Q:研磨量t:研磨時間k:比例定数p:半導体ウェーハの研磨面にかかる圧力v:半導体ウェーハの研磨面と研磨布の相対速度半導体ウェーハの面取り幅とESFQRの関係実際に、50μm、150μm、250μm、350μm、450μmの面取り幅を有する半導体ウェーハをそれぞれ10枚ずつ研磨し、研磨後のESFQRを測定した結果を図4に示す。図4中◆は平均値を示し、面取り幅350μmの半導体ウェーハを標準として、このESFQRの平均値ESFQRaveを100とし、相対比を示した。なお、ESFQRはKLATencor社のWafersightを用いて評価を行った。具体的には、前記半導体ウェーハの外周1mmから35mm、角度は5°の矩形領域のESFQRaveを評価した図17参照。研磨後の半導体ウェーハの面取り部の品質確認図4の結果から、面取り幅を短くする事で、ESFQRaveの値が小さくなり、外周ダレが改善していることがわかる。ESFQRは面取り幅が短いほど良くなるが、面取り幅が短くなることで外周部にカケクラックが発生することが懸念される。そこで、同じウェーハを用いて面取り部の品質確認を行った。全てのウェーハにカケクラックの発生が見られなかった。さらに詳細に調べるために、50μm、150μm、250μm、350μm、450μmの面取り幅を有する同じ半導体ウェーハをそれぞれ10枚ずつ、日本電子株式会社の欠陥レビュー走査電子顕微鏡JWS-3000を用いて、面取り部の微小欠陥微小エッジ欠陥数の調査を行った。その結果を図5に示す。図5中●は平均値を示し、面取り幅350μmの半導体ウェーハを標準として、電子顕微鏡で観察できるエッジ部の欠陥数の平均値を100とし、相対比を示した。面取り幅50μmに比べ、面取り幅250μmは微小欠陥数が少ないため、面取り部の微小欠陥の品質が求められる場合には、面取り幅は50μm以上250μm以下の範囲で広く調節されることが好ましい。半導体ウェーハの面取り幅とROAの関係また、研磨後の半導体ウェーハのROAを評価するため、株コベルコ科研製LER-310Mを用いて、250μmと350μmの面取り部を有する半導体ウェーハの研磨後のROAの測定を行った。表1に外周端から0.5mm、0.7mm、1.0mmの距離にあるROAをそれぞれ示す。また、図6に250μm、350μmの面取り幅を有する半導体ウェーハを研磨し、研磨後のROAを測定した結果を示す。350μmの面取り部を有する半導体ウェーハと250μmを比べると、ROAは外周から1mmの地点では11nmの違い改善率20であるが、外周から0.7mmの位置では47nm改善率34、外周から0.5mmの位置では229nm改善率54と、外周に近いほど差が大きくなり、ROAの改善率も大きくなった。また、図7には図6の350μmの面取り幅を有する半導体ウェーハのグラフを、外周端側へ100μm平行移動させて、250μmの面取り幅を有する半導体ウェーハのグラフと比較したものを示す。250μmのROAの値を100μmシフトさせて350μmのデータと合わせてプロットすると、ほぼ同じ線上になっていることが分かる。なお、図6、7中の◆印と■印は、それぞれ面取り幅が350μmの半導体ウェーハと250μmのときの半導体ウェーハを示す。面取り、平坦化、及び研磨をした後の、250μm、350μmの面取り幅を有する半導体ウェーハ外周部の形状を図8に示す。縦軸は面取り、平坦化、及び研磨後の変位量を示す。また、図9には図8の350μmの面取り幅を有する半導体ウェーハのグラフを、外周端側へ100μm平行移動させて、250μmの面取り幅を有する半導体ウェーハのグラフと比較したものを示す。図6と図7の関係と同様に、図8中の250μmと350μmのプロファイルは類似する形状となっており、面取り幅350μmのときのグラフを100μmシフトさせると、面取り幅250μmのときのグラフと同じ線上になることが分かる。なお、図8、9中の◆印と■印は、それぞれ面取り幅が350μmの半導体ウェーハと250μmのときの半導体ウェーハを示す。以上の結果から、単純に半導体ウェーハの主面と面取り部の境界位置に依存して、ウェーハのダレ量が決まっていると言える。このように、半導体ウェーハの主面と面取り部の境界位置を移動させることで周辺ダレを改善することができるため、どのような研磨条件との組み合わせであっても、半導体ウェーハの面取り幅を短くする事でROA、ESFQRを改善することが可能であることが分かる。半導体ウェーハの直径とESFQRの関係次に、半導体ウェーハの直径がESFQRの改善にどのような効果を示すかを調べるために、直径を大きくした場合のシミュレーションを行った。結果を図10に示す。図10中の◆印は直径300mm、■印は3000.2mm、△印は3000.4mm、○印は3000.6mmの半導体ウェーハをそれぞれ示す。半導体ウェーハの中心から140mmの平坦な地点を基準として、140mmから外周端までの変位量を直径を変化させて計算した結果、直径を大きくすると中心から149mm外周から1mmの点の変位量が改善することが分かった。ここで、本発明において所望の直径とは、半導体ウェーハの規格で、決定される直径のことで、例えば、4インチ100mm、5インチ125mm、6インチ150mm、8インチ200mm、12インチ300mmのことである。そこで、ESFQRが68nm、78nm、99nm、136nm、162nm、314nmの半導体ウェーハを想定し、これらの直径をそれぞれ0.01~0.6mm増加させた場合のESFQRの改善率のシミュレーションを行った。半導体ウェーハの直径とESFQRの変化の関係を図11に示し、半導体ウェーハの直径とESFQRの改善率の関係を図12に示す。図11、12中の◆印はESFQRが68nm、◇印は78nm、▲印は99nm、△印は136nm、●印は162nm、○印は314nmの半導体ウェーハをそれぞれ示す。図12に示されるようにESFQRは、半導体ウェーハの直径を0.2mm大きくすると、23~39改善する平均で約30。この改善率は、面取り幅を350μmから250μmとした場合のシミュレーション結果図4とほぼ一致している。したがって、直径変更の効果は、面取り幅変更の効果と同じく、主面と面取り部の境界位置が半導体ウェーハの外側へ移動することによる効果であり、面取り幅の変更と組み合わせることによりROA、ESFQRの改善が可能である。本発明者らは、鋭意検討を行った結果、以上の結果から、ROA及びESFQRの規格に応じて、面取り幅を小さく50μm以上250μm以下の範囲、直径を大きく所望の直径よりも0.3mm以下大きい直径の範囲調節するのみで、境界位置を外側に移動させることが可能となり、境界位置が外側に移動した分に応じて、研磨後に外周ダレROA、ESFQRが小さい半導体ウェーハを製造できることを見出し、従来の半導体ウェーハ製造工程を大きく変えることなく、低コストで、かつチップやカケ等の不良の発生を抑制して半導体ウェーハを製造できることを見出して、本発明に想到した。以下、本発明について更に詳細に説明する。[半導体ウェーハ]本発明では、外周部に面取り部が形成され、少なくとも一方の主面が研磨された半導体ウェーハであって、前記半導体ウェーハの直径は所望の直径よりも0.3mm以下大きく、前記半導体ウェーハの外周端から前記面取り部と前記主面の境界位置までの面取り幅が50μm以上250μm以下であり、前記半導体ウェーハの外周部のROAは、外周除外領域を0.5mmとして測定した場合に200nm以下であり、又は、外周除外領域を1.0mmとして測定した場合に50nm以下であり、前記半導体ウェーハの外周1mmから35mm、角度は5°の矩形領域のESFQRaveは65nm以下であることを特徴とする半導体ウェーハを提供する。まず、半導体ウェーハの外周部の面取り形状を、図1を参照して説明する。半導体ウェーハ11の外周断面は、直線と略一定の曲率を有する曲線で構成される。具体的には、半導体ウェーハ11は、主面12a、12b、面取り部の傾斜面面取り斜面13a、13b、及びウェーハ外周端となる先端直線部15からなる。また、半導体ウェーハ11の外周端すなわち先端直線部15から、主面12a、12bと面取り斜面13a、13bとの境界14a、14bまでの幅A1、A2を面取り幅と定義する。本発明の半導体ウェーハは、所望の直径よりも0.3mm以下大きい。例えば直径300mmの半導体ウェーハを製造する場合には300mmより大きく300.3mm以下の直径となる。特に、所望の直径よりも0.05mm以上0.2mm以下大きいことが好ましい。0.05mm以上0.2mm以下大きいものであれば、より小さい範囲で直径を大きくすることで厳しいROA及びESFQRの規格を満たしながらも、コストの上昇を一層抑えることができる半導体ウェーハとなり好ましい。特に、所望の直径よりも0.2mm以下大きい場合には、SEMI規格を満たすため好ましい。尚、所望の直径よりも0.3mmより大きい場合には、ハンドリング装置に対応させることが困難となるため本発明の目的を達成できない。また、本発明の半導体ウェーハは、半導体ウェーハの外周端から面取り部と主面の境界位置までの面取り幅が50μm以上250μm以下である。特に、面取り幅は50μm以上200μm以下であることが好ましい。面取り幅が50μm以上200μm以下であればより厳しいROA、ESFQRの規格を満たすことができるため好ましい。尚、面取り幅が50μm未満である場合には、ウエーハエッジ部の欠陥が増大するため本発明の目的を達成できない。さらに、本発明の半導体ウェーハでは、外周部のROAが、外周除外領域を0.5mmとして測定した場合に200nm以下であり、外周除外領域を1.0mmとして測定した場合に50nm以下である。このように本発明の半導体ウェーハはより厳しいROAの規格を満たすものである。また、本発明の半導体ウェーハでは、半導体ウェーハの外周1mmから35mm、角度は5°の矩形領域のESFQRaveは65nm以下である。このように本発明の半導体ウェーハはより厳しいESFQRの規格を満たすものである。これらROA、ESFQRの値は、所望の直径よりも0.3mm以下大きい範囲で調節し、面取り幅を50μm以上250μm以下の範囲で調節することにより、調節することができる。すなわち、直径を範囲内で大きくし、面取り幅を範囲内で小さくすることで、ROA、ESFQRが小さい半導体ウェーハとなる。なお、本発明の半導体ウェーハは上記面取り幅、直径、ROA、ESFQRを満たすものであれば特に限定されず、シリコン半導体ウェーハでも、化合物半導体ウェーハであってもよい。[半導体ウェーハの製造方法]上記のような半導体ウェーハを製造するために本発明では、単結晶インゴットをスライスして半導体ウェーハを得るスライス工程と、該スライス工程によって得られた半導体ウェーハの外周部を面取りし、面取り部を形成する面取り工程と、該面取りした半導体ウェーハを平坦化する平坦化工程と、該平坦化した半導体ウェーハの主面のうち少なくとも一方を研磨する研磨工程とを含む、半導体ウェーハの製造方法であって、前記研磨工程では、ROA及びESFQRの規格に応じて、所望の直径よりも0.3mm以下大きい直径の範囲、前記面取り部の面取り幅が50μm以上250μm以下の範囲で調節した前記平坦化した半導体ウェーハの主面のうち、少なくとも一方を研磨することを特徴とする半導体ウェーハの製造方法を提供する。[スライス工程]まず、単結晶インゴットをスライスして半導体ウェーハを得るスライス工程を行う。半導体インゴットの製造方法は特に限定されず、チョクラルスキー法CZ法や浮遊帯域溶融法FZ法等、公知の方法を用いることができる。スライス方法も特に限定されず、内周刃やマルチワイヤーソー等を用いてスライスすることができる。このとき、少なくとも、後述する面取り工程、平坦化工程を経て、研磨工程において研磨される半導体ウェーハの直径が所望の直径よりも0.3mm以下大きい直径の範囲で調節されるように考慮する。[面取り工程]次に、このスライス工程によって得られた半導体ウェーハの外周部を面取りし、面取り部を形成する面取り工程を行う。このとき、少なくとも、後述する平坦化工程を経て、研磨工程において研磨される半導体ウェーハの直径が所望の直径よりも0.3mm以下大きい直径の範囲で調節されるように考慮し、また、後述する平坦化工程を経て、研磨工程において研磨される半導体ウェーハの面取り幅が50μm以上250μm以下の範囲で調節されるように考慮する。[平坦化工程]次に、面取り工程により面取りした半導体ウェーハを平坦化する平坦化工程を行う。平坦化工程には、ラッピング工程、研削工程及びエッチング工程等を含むことができる。本発明では、平坦化工程においても、後述する研磨工程において研磨される半導体ウェーハの直径、面取り幅を、ROA及びESFQRの規格に応じて、所望の直径よりも0.3mm以下大きい直径の範囲、面取り幅が50μm以上250μm以下の範囲で調節されるように考慮して平坦化を行う。[研磨工程]次に、ROA及びESFQRの規格に応じて、所望の直径よりも0.3mm以下大きい直径の範囲、前記面取り部の面取り幅が50μm以上250μm以下の範囲で調節した前記平坦化した半導体ウェーハの主面のうち、少なくとも一方を研磨する研磨工程を行う。上記のように、研磨工程前において、ROA及びESFQRの規格に応じて、所望の直径よりも0.3mm以下大きい直径の範囲、前記面取り部の面取り幅が50μm以上250μm以下の範囲に調節した半導体ウェーハは、境界位置が外周端側へ移動しており、境界位置が移動した分に応じて所望のROA及びESFQRを有する半導体ウェーハを製造することができる。本発明の半導体ウェーハの製造方法では、半導体ウェーハのROA及びESFQRの規格に応じて、このように研磨工程において研磨される半導体ウェーハの直径を所望の直径よりも0.3mm以下大きい直径の範囲内で調節し、また、面取り幅を50μm以上250μm以下の範囲内で調節する。すなわち、ROA及びESFQRの規格がより厳しいものに対しては、上述したスライス工程から平坦化工程にかけて作製される半導体ウェーハの所望の直径よりも0.3mm以下の範囲内でより大きく調節し、面取り幅を50μm以上250μm以下の範囲内でより小さく調節して面取り部を形成することができる。これにより、チップやカケを発生させることなく、よりエッジロールオフの改善されたウェーハを製造することができる。そして、上記範囲内で、直径及び面取り幅を調整することで、要求される規格を満たすROA、ESFQR値を有するウェーハに仕上げることができる。また、前記研磨工程では、ROA及びESFQRの規格に応じて、所望の直径よりも0.05mm以上0.2mm以下大きい直径の範囲で調節した半導体ウェーハの主面の内少なくとも一方を研磨することが好ましい。このように、より小さい範囲で直径を大きくすることで厳しいROA及びESFQRの規格を満たしながら、エッジハンドリング装置の調整など、製造装置調整に伴うコストの上昇を抑えることができる半導体ウェーハの製造方法となり好ましい。また、前記研磨工程では、ROA及びESFQRの規格に応じて、前記面取り部の面取り幅が50μm以上200μm以下の範囲で調節した半導体ウェーハの主面の内少なくとも一方を研磨することが好ましい。このような範囲で面取り幅を調節するだけで、より厳しいROA及びESFQRの規格を満たすこともできるため好ましい。前記ROAの規格は、研磨後の半導体ウェーハのROAが、外周除外領域を0.5mmとして測定した場合に200nm以下であり、又は、外周除外領域を1.0mmとして測定した場合に50nm以下であることが好ましい。このような、より厳しいROAの規格に対しても、半導体ウェーハの直径の範囲及び面取り幅の範囲を前述したように調節するだけで、従来の半導体ウェーハ製造工程を大きく変えることなく、低コストでかつチップやカケ等の不良の発生を抑制して、直径及び面取り形状の変更のみにより、外周部の平坦性が優れた半導体ウェーハを製造することができるため好ましい。前記ESFQRの規格は、研磨後の半導体ウェーハの外周1mmから35mm、角度は5°の矩形領域のESFQRaveが65nm以下であることが好ましい。このような、より厳しいESFQRの規格に対しても、半導体ウェーハの直径の範囲及び面取り幅の範囲を前述したように調節するだけで、従来の半導体ウェーハ製造工程を大きく変えることなく、低コストでかつチップやカケ等の不良の発生を抑制して、面取り形状の変更のみにより、外周部の平坦性が優れた半導体ウェーハを製造することができるため好ましい。以下、実施例、比較例を示し、本発明をより具体的に説明するが、本発明は下記の実施例に限定されるものではない。実施例1シリコン単結晶インゴットをスライスして直径約300mmのシリコンウェーハを得て、得られたシリコンウェーハの外周部を面取りし、面取り部を形成し、該面取りしたシリコンウェーハを平坦化した。この際に、研磨後にROAの規格が、研磨後のシリコンウェーハのROAが、外周除外領域を0.5mmとして測定した場合に200nm以下であり、及び、外周除外領域を1.0mmとして測定した場合に50nm以下であり、ESFQRの規格が、研磨後のシリコンウェーハの外周1mmから35mm、角度は5°の矩形領域のESFQRaveが65nm以下であるように調節して、面取り幅250μmであって、所望の直径300mmよりも0.05mm大きいシリコンウェーハを作製した。その後、該シリコンウェーハを研磨して本発明のシリコンウェーハとし、ROAとESFQRを測定、計算した。ESFQRの結果を図13に示す。図13中、○のプロットと斜線の棒グラフが実施例1である。尚、ROAは外周除外領域を0.5mmの場合と、1.0mmの場合で計算し、ESFQRmaxは、ノッチやレーザーマークの影響を受けやすいため、条件変更の効果を確認する目的でESFQRaveで比較を行った。ESFQRは外周1mmから35mm、角度は5°の測定条件で行った。実施例2次に、実施例1と同様にして、面取り幅250μmであって、所望の直径よりも0.2mm大きいシリコンウェーハを作製した。その後、該シリコンウェーハを研磨して本発明のシリコンウェーハとし、ROAとESFQRを実施例1と同様に測定、計算した。ESFQRの結果を図14に示す。図14中、○のプロットと斜線の棒グラフが実施例2である。実施例3実施例1と同様にして、面取り幅50μmであって、所望の直径よりも0.3mm大きいシリコンウェーハを作製した。その後、該シリコンウェーハを研磨して本発明のシリコンウェーハとし、ROAとESFQRを実施例1と同様に測定、計算した。ESFQRの結果を図15に示す。図15中、○のプロットと斜線の棒グラフが実施例3である。比較例ROA及びESFQRの規格を考慮せずに従来の製造方法によって、シリコン単結晶インゴットをスライスして直径約300mmのシリコンウェーハを得て、得られたシリコンウェーハの外周部を面取りし、面取り部を形成し、該面取りしたシリコンウェーハを平坦化し、面取り幅350μmであって、所望の直径と同じ大きさのシリコンウェーハを作製した。その後、該シリコンウェーハを研磨して比較例のシリコンウェーハとし、ROAとESFQRを実施例1と同様に測定、計算した。ESFQRの結果を図13、14、15に示す。図13、14、15中、●のプロットと塗りつぶしのない棒グラフが比較例である。以上、従来の製造方法に従って製造した比較例と本発明の実施例1~3のESFQR及びROAの改善結果について表2にまとめる。これにより、ROA及びESFQRの規格に応じて、所望の直径よりも0.3mm以下大きい直径の範囲、前記面取り部の面取り幅が50μm以上250μm以下の範囲で調節していないシリコンウェーハを研磨した比較例よりも、本発明の実施例1~3はESFQR及びROAにおいて顕著な改善結果があることが示された。以上説明したように、本発明によれば、生産上のコスト増加要因をともなわずに、半導体ウェーハの外周ダレROA及びESFQRが所望値内に改善された半導体ウェーハを製造する方法を提供することができる。また、本発明によれば、研磨後のROAは外周除外領域0.5mmの場合に200nm以下であり、又は外周除外領域1mmの場合に50nm以下であり、前記半導体ウェーハの外周1mmから35mm、角度は5°の矩形領域のESFQRaveは65nm以下である優れた平坦性を有する半導体ウェーハを提供することができる。なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。"