"ホットスワップ保護デバイスにおいて、第1ゲート電極を有する第1MOSFETデバイス、および、第2ゲート電極を有する第2MOSFETデバイスを含む分割ゲートスイッチングデバイスと、電流制限モードでの動作中に、前記第1MOSFETデバイスを制御するために前記第1ゲート電極に結合された電流制限デバイスと、電流非制限モードでの動作中に、前記第2MOSFETデバイスをオンにするために前記第1および第2制御電極に結合された比較器デバイスと、から構成されることを特徴とするホットスワップ保護デバイス。電力スイッチング構造において、第1制御電極を有する第1スイッチ、および、第2制御電極を有する第2スイッチを含む分割ゲートスイッチングデバイスと、電流制限モードでの動作中に、前記第1スイッチを制御するための前記第1制御電極に結合された電流制限デバイスと、電流非制限モードでの動作中に、前記第2スイッチをオンにするための前記第2制御電極に結合された比較器デバイスと、から構成されることを特徴とする電力スイッチング構造。パワーMOSFET18に関する1つの問題は、熱暴走の危険なしに低RDSonおよび低電流制限を提供することができないことである。低RDSonを達成するために、パワーMOSFET18は典型的に稠密なセルの幾何学的構造を有する。その結果、非常に大きい利得またはトランスコンダクタンスGmを有するMOSFETになるが、これは不都合である。非常に大きな利得を有するMOSFETに対して電流を低値に制限するためには、ゲート電圧は、トランジスタのスレショルド電圧Vthの極めて近くまで低減されなければならない。例えば、35ミリオームのRDSonを有する典型的な先行技術である100ボルトのホットスワップデバイスにおいて、電流を6アンペアの所要のレベルに制限するためには、ゲート電圧Vgsが約2.0ボルトまで低減されなければならない。典型的な先行技術である100ボルトのデバイスでは、電流制限状態において、Vthは1.7ボルトであり、Vgsは約0.3ボルトだけVthを上回る。ドレイン電流がVgsによって制限される飽和領域内でパワーMOSFET18が動作するとき、IDSATの温度係数は、正、0、または負である。競合する効果は、温度とともに減少する移動度、および、同じく温度とともに減少するVthである。移動度が減少するとIDSATが減少し、Vthが減少するとIDSATが増加する。VgsがVthよりもはるかに大きい場合には、移動度の効果が支配的となり、IDSATが温度とともに減少する。しかしながら、VgsがVthに接近している場合には、Vthの効果が支配的となり、IDSATは温度とともに増加する。先行技術による大きなパワーMOSFET例えば、パワーMOSFET18が低い電流レベルに制限されたとき、かかるデバイスはIDSATが温度とともに増加し、また、VgsがVthに非常に接近する領域で動作する。これは、熱暴走状態を引き起こす可能性がある。パワーデバイスの領域内の温度が上昇すれば、その領域の電流も増加する。これによって、温度がさらに上昇し、また、電流がさらに増加するので、ホットスポットが生成される。このホットスポットは、パワーMOSFET18およびシステムの障害の原因となる可能性がある。一般に、本発明は、システムの電源を落とすことなく、プリント回路カードの差し込み、および/または、引き抜きが要求されるような電子システムに関する。特に、本発明は、2以上の個別に制御されるゲート電極を有するパワースイッチングデバイスを含む。突入電流状態において、1つのゲート電極がパワーMOSFETデバイスの一部をオンにするために使用され、より最適な電流制限デバイスを提供する。定常的な状態では、付加的かつ個別のゲート電極がパワーMOSFETデバイスのバランスをとるために使用され、低抵抗特性を提供する。図2から図8に関し、本発明が以下の詳細な記述と共に説明される。理解を容易にするために、詳細な説明および図面の全体にわたって、適切な箇所では、同様の要素および領域は同一に表記される。図2は、本発明に従ったホットスワップ構造またはデバイス31の回路の概略図を示すが、それは回路カード29の一部である。構造31は、低RDSonおよび低電流制限の両方を提供する一方で、ホットスポットおよび熱暴走の効果を低減する。本発明によれば、構造31は、デバイス、構造、またはパワーMOSFETデバイス33をスイッチングする分割または複数のゲートまたは制御電極を含む。好ましくは、スイッチングデバイス33は、電流制限モードで電流を導通するための第1スイッチ41、および、例えば、制御回路37によって設定されるように予め定められた条件の後にオンになる第2スイッチ42を含み、ポスト電流制限モード、あるいは電流非制限モードになると、第1スイッチ41に電流を流し、低抵抗を提供する。すなわち、第1スイッチ41が完全にオンになった後すなわち、飽和状態ではない、第2スイッチ42がオンになるが、それはVgs>VREFで決定または設定される。好適な実施例では、第1スイッチ41および第2スイッチ42は、パワーMOSFETデバイスを含む。本発明によれば、第1ゲートまたは制御電極48は、第1スイッチ41内の電流の導通を制御し、他のまたは第2のゲートまたは制御電極49は第2スイッチ42内の電流の導通を制御する。より詳しくは、第1制御電極48は、電流輸送電極または領域の第1の対例えば、ソース52およびドレイン53を制御し、また、第2制御電極49は、電流輸送電極または領域の第2の対例えばソース56およびドレイン54を制御する。第1スイッチ41および第2スイッチ42のそれぞれは、負荷44およびフィルタキャパシタ46にそれぞれ結合された共通のドレイン53,54を有する。フィルタキャパシタ46は、パワーバス51上のノイズスパイクを平坦にするために機能し、より安定したバイアスを提供する。負荷44は、例えば、キャパシタ46および負荷44を通ってピーク値が約5アンペアの負荷電流ILOADを流すDC/DCコンバータを含む。ILOADの典型的な平均値は、約3アンペアである。一例として、キャパシタ46は、約1,000マイクロファラドの値を有する。ホットスワップ構造31は、制御回路37に結合された電流制限デバイスまたは回路38、スイッチングデバイス41の制御電極48、およびスイッチングデバイス42の制御電極49をさらに含む。電圧比較器39およびインバータ41を含む比較器デバイス36は、制御電極48,49に結合される。一旦制御電極48のVgsが一定または予め定められた値例えば5ボルトに達すると、比較器デバイス36は制御電極49をオンにするために機能し、それは電流非制限モードに対応する。制御回路37は、分割ゲートデバイス33に結合され、検出信号に応答して分割ゲートデバイス33をオンまたはオフにし、例えば比較器および電圧参照回路を含む。好ましくは、ホットスワップデバイス31は、図7で示されるように同一の半導体チップまたは1つの半導体材料のボディ上に集積または形成される。あるいは、ホットスワップデバイス31の一部分が1つのチップ上で形成され、一方、他の部分は、例えばマルチチップモジュールで別個のチップと共に集積された別個のチップ上に形成される。本発明によれば、第1スイッチまたはMOSFETデバイス41は、突入電流制限デバイスの一部を形成する。例えば、回路カードがホットスワップされたとき、電流ILOADはキャパシタ46へ流れ、それをVSUPPの値にチャージする。第1スイッチ41は、制御回路37および電流制限回路38と共に、さもなければ100アンペア以上に達したであろうILOADのピーク値を約10アンペアの値に制限する。より詳しくは、電流制限モードにおいて、第1スイッチまたはMOSFETデバイス41のチャネル領域は電流導通モードであり、一方で第2スイッチまたはMOSFETデバイス42のチャネル領域はオフである。その結果、与えられたIDSATに対して、Vgsはより大きくなり、それが分割ゲートデバイス33をVgs>>Vthで、かつIDSATが温度と共に減少する動作領域におく。その後、分割ゲートデバイスまたはパワースイッチデバイス33は、ホットスポットおよび熱暴走を回避する一方で、より強靭になり、かつ確実に動作する。キャパシタ46が完全にチャージされ、ホットスワップデバイス31がもはや電流制限モードではなくなったすなわち、電流非制限モードになった後、比較器デバイス36が第2MOSFETデバイス42をオンにするために使用され、また、分割ゲートデバイス33の全チャネルまたは電流輸送層または領域が電流を流すために使用され、低RDSonを提供する。例えば、第1スイッチ41のVgsが約5ボルトであるとき、比較器39はオンに設定される。本発明によれば、これによって、第1スイッチまたはMOSFETデバイス41が完全にオンにされ、かつ電流制限モードでなくなった後に、第2スイッチまたはMOSFETデバイス42がオンにされることが保証される。図3から図5は、多様な動作条件下でのホットスワップデバイス31に対するシミュレーションの結果を示す。図3は、ホットスワップデバイス31がオンになり公称負荷に2.5アンペアが流れた場合を示す。この条件下では、電流はIDSATではなく負荷44によって制限される。本発明よれば、曲線61デバイス41に対するVgsは、MOSFETデバイス41のゲート48が大きなRg例えば10ミリオームを通ってゆっくりとチャージされることを示し、また、曲線62デバイス41に対するIdsは、全2.5アンペアが、第1スイッチまたはMOSFETデバイス41を通って最初に完全に導通されることを示す。ゲートまたは制御電極48のゲート電圧が約5ボルトに達したとき、比較器回路36は第2スイッチまたはMOSFETデバイス42をオンにしデバイス42に対するVgsを示す曲線63、約1.25アンペアがMOSFETデバイス41Ids曲線62および42Ids曲線64の両方を通って流れる。結局、ゲート48,49の両方は、約11ボルトまで完全にチャージされ、また、ホットスワップデバイス31は、本発明に従って非常な低RDSon例えば約35ミリオーム未満で動作する。図4は、短絡した負荷状態下でのホットスワップデバイス31を示す。この状態下で本発明によれば、第1スイッチまたはMOSFETデバイス41がオンにされて電流が流れ、それは約4アンペアに制限されるIds曲線67。Vgs曲線66によって示されるように、第1スイッチ41が電流制限モードである間、第1スイッチ41のゲート電圧は約2.4ボルトまでチャージされる。本発明によれば、第2スイッチまたはMOSFETデバイス42は、短絡した負荷状態中はオンではない。図5は、ホットスワップデバイス31がオンになり、1000uFの大容量性負荷46と並列の負荷44に2.5アンペアが流れた場合を示す。最初に、この条件は、キャパシタ46がチャージされるまで短絡した負荷のように現われる。その後、負荷は公称2.5アンペアに戻る。Ids曲線71で示されるように、第1スイッチ41の電流は最初に4アンペアまで増加するが、それは、本発明による電流制限モードと一致する。約27ミリ秒で、キャパシタ46がチャージされ、曲線71で示されるように、電流は2.5アンペアまで下降する。この時点で、第1スイッチ41だけがオンにされる。約35ミリ秒で、Vgs曲線72で示されるように、第1スイッチ41のVgsは5ボルトを超える。この時点で、第2スイッチ42は、本発明に従ってオンになりVgs曲線73、そして、電流は、Ids曲線71,74で示されるように、デバイス41,42にそれぞれ1.25アンペアずつ分割される。図6に関し、制御デバイス33のための好適な分割ゲートまたは制御電極構造が述べられる。図6は、半導体材料84のボディ上に形成された、本発明による分割、複数、分離、または別個のゲート構造81の非常に拡大した部分平面図を示す。分割ゲート構造81は、第1実施例82および第2実施例83で示される。実施例82において、第1ゲートフィード86は、複数の第1制御またはゲート電極87に結合され、第2ゲートフィード91は複数の第2制御またはゲート電極92に結合される。本発明によれば、第2ゲート電極92の少なくとも1つは、第1ゲート電極の1つと並置され、隣り合い、または隣接する。好ましくは、実施例82で示されるように、第2ゲート電極92の少なくとも1つが、1対の第1ゲート電極87の間に交互に入り込むように配置される。このようにゲート電極を組み立てることによって、分割ゲートデバイス33の電流輸送負荷は、デバイスの端から端までより均等に広がる。さらにこれによって、ホットスポットの形成および熱暴走に対する電位も減少する。実施例83では、2つ以上の第2ゲート電極92が、1対の第1ゲート電極87の間に交互に入り込むように配置される。図6では、2つのゲート電極92が1対の第1ゲート電極87間に示されるが、システム上の必要性に応じて、3つ以上の第2ゲート電極92が1対の第1ゲート電極87の間が交互に入り込むように配置されてもよいと理解される。図7は、分割ゲート構造81を含むホットスワップデバイス31の、図6の基準線6-6に沿って切断した拡大断面図である。ホットスワップデバイス31は、好ましくは、半導体材料84の1つのボディ上に形成され、分割ゲートデバイス33、比較器デバイス36、および電流制限デバイス38を含む。分割ゲートデバイス33は、電流輸送電極または領域52,53の第1の対、および電流輸送電極または領域54,56の第2の対を含む。第1ゲートまたは制御電極87は、半導体84のボディ上に形成され、電流輸送電極52,53の第1の対を制御する。第2ゲートまたは制御電極92は、半導体84のボディ上に形成され、電流輸送電極54,56の第2の対を制御する。図示された実施例では、電流輸送電極52,56は、デバイス33のソース領域を形成し、また、電流輸送電極53,54は、ドレイン領域を形成する。好ましくは、電流輸送電極53,54は、半導体84のボディの同一部分内に形成され、共通のドレイン領域96を提供する。好ましくは、電流輸送電極52,53,54,56は、半導体の同一ボディ内に形成され、集積デバイスを提供する。好ましくは、電流輸送電極または領域52,56は、共通の電極または接触151に共に結合され、また、電流輸送電極または領域53,54は、共通の電極または接触152に共に結合される。比較器デバイス36は、半導体材料84のボデーの領域361内に形成される。また、電流制限デバイス38は、領域381内に形成される。図8は、第1スイッチ41に結合された好適な電流制限デバイスまたは回路38の回路図である。抵抗106およびダイオード107は、好ましくはノードVzを約5.5ボルトに設定する。抵抗101,102,103およびスイッチングデバイス109は、特定の値を選択することによって、ノードVrefを1R102/R103Vthデバイス109に設定し、その結果、ノードVrefは、スイッチングデバイス109のVthよりも10分の数ボルト程度下回る。センスセルすなわちスイッチ43を通った電流は、Rsenseを通って流れ、電圧Vsenseを発生させる。Vsenseが増加するにつれて、スイッチングデバイス41のゲートの電圧が増大し、結局、スイッチングデバイス41がスイッチ111をオンにする。抵抗112,113は、スイッチ111のゲート電圧を設定するレベルシフトとして機能する。デバイス41は、抵抗RG1を通って電流を流し、ゲート電圧を減少させることにより、第1スイッチ41の電流の流れを制限する。以上より、本発明に従って、低RDSonおよび低電流制限を有する半導体スイッチングデバイスが提供されることが明らかとなった。特に、本デバイスは、電流制限モード中にスイッチングデバイスの一部をオンにし、また、電流非制限状態になっているときにスイッチングデバイスの他の部分をオンにするような分割ゲート構造を含む。本発明は、先行技術のスイッチングデバイスに関連する熱暴走を克服するデバイスを提供する。本発明は、特定の実施例に関して記述され図示されているが、本発明がこれらの実施例に制限されることを意図するものではない。当業者であれば、本発明の精神から逸脱することなく、修正や変更を行うことができることをできることを理解するであろう。したがって、本発明は、添付された請求項の範囲内に入るような、かかる変更および修正を全て包含することを意図するものである。"