導電性表面を有する基板と、前記導電性表面上に形成された絶縁膜と、前記絶縁膜上に形成された画素TFTと、前記画素TFT上に形成された第1層間絶縁膜と、前記第1層間絶縁膜に形成されたコンタクトホールと、を有し、前記コンタクトホールを介して前記画素TFTの活性領域となる半導体膜と電気的に接続された配線が、前記絶縁膜上及び前記第1層間絶縁膜上に形成されており、前記配線上には、第2層間絶縁膜が形成されており、前記第2層間絶縁膜上には、前記配線と電気的に接続された画素電極が形成されており、前記導電性表面、前記絶縁膜および前記配線により容量が構成されていることを特徴とする半導体装置。本発明は、上記問題点を鑑みてなされたものであり、安価な電気光学装置を提供することを課題とする。さらに、基板として可撓性を有する厚さの薄いものを用い、前記基板上に薄膜トランジスタを形成して、軽量化して安価な電気光学装置を提供することを課題とする。さらに、それを表示部として有する安価な電子機器を提供することを課題とする。さらに、本発明では、画素部に関する改善を行なっている。具体的には、開口率を低下させることなく、大容量を確保しうる保持容量を形成することで、コントラストの優れた電気光学装置を提供することを課題とする。本発明は、素子形成基板TFTなどの素子が形成される基板として金属表面を有する基板を用い、前記金属表面を有する基板上に必要な素子を形成して電気光学装置を得ることを特徴としている。前記金属表面を有する基板が厚さの薄いものであれば、可撓性を有し、かつ、軽量化した電気光学装置に代表される半導体装置を得ることができる。なお、前記必要な素子とは、アクティブマトリクス型の電気光学装置ならば画素のスイッチング素子として用いる半導体素子典型的にはTFTを指す。また、画素部における保持容量は、前記金属表面を有する基板上の絶縁膜を誘電体として、前記金属表面を有する基板と、画素TFTを構成する半導体層に接続されたドレイン配線によって形成することを特徴とする。本明細書で開示する発明の構成は、金属表面を有する基板と、前記金属表面を有する基板上に絶縁膜と、該絶縁膜上に画素部とを有する半導体装置であって、前記画素部は、TFTと、該TFTに接続する配線とを有しており、保持容量は、前記金属表面を有する基板、前記絶縁膜および前記配線により構成されていることを特徴としている。上記構成において、前記金属表面を有する基板本明細書中において金属基板と呼ぶ。は、ステンレス基板や金属元素が基板表面にコーティングしてある基板であることを特徴としている。また、上記構成において、前記金属表面を有する基板は、耐熱性金属基板である。また、前記金属表面を有する基板の表面粗さの最大高さRMAXは、1μm以下である。また、前記金属表面を有する基板の表面に存在する凸部の曲率半径は、1μm以上であることを特徴としている。また、上記構成において、前記ステンレス基板の厚さは10μm~30μmであることを特徴としている。上記構成において、前記絶縁膜としては珪素を含むことが望ましく、前記絶縁膜の膜厚は50~500nm好ましくは50~300nmであることを特徴としている。また、上記構成において、前記保持容量は、前記金属基板と、前記絶縁膜と、前記画素TFTを構成する半導体層に接続している配線によって形成することを特徴としている。また、上記構成において、前記配線は、前記絶縁膜に接して形成し、かつ、画素電極に接続させることを特徴としている。また、上記構造を実現するための発明の構成は、金属表面を有する基板上に第1の絶縁膜を形成し、前記第1の絶縁膜上に半導体層を形成し、前記半導体層上に第2の絶縁膜を形成し、前記第2の絶縁膜上にゲート電極を形成し、前記半導体層および前記ゲート電極を覆って第3の絶縁膜を形成し、前記第3の絶縁膜を部分的に除去して、前記半導体層の一部および前記第1の絶縁膜の一部を露呈させ、前記半導体層に電気的に接続し、かつ、前記第1の絶縁膜の一部に接する配線を形成することを特徴としている。上記構成において、前記配線は前記半導体層および前記第1の絶縁膜の一部に接続して形成されることを特徴としている。また、上記構成において、前記画素部を構成する保持容量は、前記金属基板、前記第1の絶縁膜の一部および配線から形成されることを特徴としている。また、上記構成において、前記第1の絶縁膜の膜厚が薄いほど、保持容量のキャパシティを大きくすることができる。また、前記第1の絶縁膜と前記配線との接する面積が大きい場合もキャパシティを大きくすることができる。本発明の構成を採用することにより、以下に示すような基本的有意性を得ることが出来る。a従来のTFTの作製プロセスに適合した、簡単な構造である。b保持容量は、金属表面を有する基板、絶縁膜および配線により形成するが、前記保持容量のキャパシティは、誘電体として機能する下地絶縁膜により適宜変更することが可能である。具体的には、前記下地絶縁膜の膜厚およびエッチングにより露呈させる前記下地絶縁膜の面積によって、前記保持容量のキャパシティを変更することが出来る。c以上の利点を満たした上で、良好な半導体装置を作製できる方法である。また、前記金属表面を有する基板が厚さの薄いものであれば、可撓性を有し、かつ、軽量化した半導体装置を得ることができる。本発明の実施形態について、以下に図1を用いて説明する。図1は画素TFTと保持容量の作製工程の断面図を示す。ここでは、画素TFTとして、シングルゲート構造のTFTを作製している。もちろん、シングルゲート構造に限らずダブルゲート構造やトリプルゲート構造などとしても良い。まず、素子形成基板となる金属基板11を用意する。例えば金属基板11として、SUS304やSUS316等のステンレス基板や、導電膜が形成された基板等を用いることが出来る。前記導電膜として、代表的には、導電性を有する珪素膜例えばリンドープ珪素膜、ボロンドープ珪素膜等や金属膜例えばタングステン膜、タンタル膜、モリブデン膜、チタン膜等でも良いし、前記金属膜をシリサイド化したシリサイド膜、窒化した窒化膜窒化タンタル膜、窒化タングステン膜、窒化チタン膜等でも良い。また、これらを自由に組み合わせて積層しても良い。また、金属基板における金属表面の凹凸の粗さは、1μmRMAX以下と平坦なものとすることが好ましい。あるいは、金属基板における金属表面の凹凸の1mm平方当りの表面粗さが1μmとなることが好ましい。さらに、その凹凸の凸部の曲率半径は、1μm以上、好ましくは10μm以上とする。また、金属基板における金属表面の平坦性を向上させる公知の技術、例えばCMPケミカルメカニカルポリッシングと呼ばれる研磨工程を用いてもよい。次いで、金属基板11上に下地絶縁膜12を形成する。前記下地絶縁膜12は、画素部においては保持容量の誘電体第1誘電体としても機能させる。このとき、膜厚の薄い絶縁膜を用いた方が大きなキャパシティを得られるので有利である。前記下地絶縁膜12上にドライバーTFTの活性領域となる半導体層図示せずおよび画素TFTの活性領域となる半導体層13が形成する。そして、半導体層を覆ってゲート絶縁膜14が形成される。代表的には、ゲート絶縁膜14の膜厚は5~150nm好ましくは10~200nmとすれば良い。次に、ゲート絶縁膜14の上には導電膜15が形成される。また、導電膜15の形成材料としては、800~1150°C好ましくは900~1100°Cの温度に耐える耐熱性を有する導電膜を用いる。図1A代表的には、導電性を有する珪素膜例えばリンドープ珪素膜、ボロンドープ珪素膜等や金属膜例えばタングステン膜、タンタル膜、モリブデン膜、チタン膜等でも良いし、前記金属膜をシリサイド化したシリサイド膜、窒化した窒化膜窒化タンタル膜、窒化タングステン膜、窒化チタン膜等でも良い。また、これらを自由に組み合わせて積層しても良い。また、前記金属膜を用いる場合には、金属膜の酸化を防止するために珪素膜との積層構造とすることが望ましい。また、酸化防止という意味では、金属膜を、珪素を含む絶縁膜で覆った構造が有効である。珪素を含む絶縁膜としては、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜または窒化酸化珪素膜ともいうを用いることができる。なお、酸化窒化珪素膜とは、酸素、窒素および珪素を所定の割合で含む絶縁膜である。なお、上記材料で導電膜を形成する時、成膜時の最上層に珪素を含む絶縁膜を設け、珪素を含む絶縁膜と上記材料とを一括でエッチングしてゲート配線パターンを形成することもできる。この場合、ゲート配線の上面のみが珪素を含む絶縁膜で保護された状態となる。続いて、パターニングを行なって、ゲート電極16を形成する。なお、本明細書中において電極とは、配線の一部であり、他の配線との電気的接続を行なう箇所、または半導体層と交差する箇所を指す。したがって、説明の便宜上、配線と電極とを使い分けるが、配線という文言に電極は常に含められているものとする。次に、ドーピング処理を行なって、半導体層に不純物元素を添加する。図1Bドーピング処理はイオンドープ法、若しくはイオン注入法で行なえば良い。イオンドープ法の条件はドーズ量を1×1013~5×1015/cm2とし、加速電圧を5~100keVとして行なう。この場合、導電層16が不純物元素に対するマスクとなり、自己整合的に不純物領域18、19が形成される。なお、前記ドーピング処理を行う前に、前記ゲート電極をマスクとして前記ゲート絶縁膜を部分的にエッチングし、前記半導体層を部分的に露呈させても良い。このようにすることで、前記半導体膜に不純物元素を添加し易くなり、添加量も少なくて済む。そして、加熱処理により、不純物元素の活性化を行なう。この加熱処理はファーネスアニール炉を用いる熱アニール法、ラピッドサーマルアニール法RTA法またはレーザアニール法で行なう。次いで、公知の方法熱CVD法、プラズマCVD法、蒸着法、スパッタ法、減圧熱CVD法等により作製される窒化珪素膜、窒化酸化珪素膜、または酸化珪素膜により第1層間絶縁膜20を形成する。図1C次いで、公知の技術を用いてソース領域およびドレイン領域に達するコンタクトホールを形成する。同時に画素部においては、後工程で形成されるソース配線およびドレイン配線に囲まれた領域で、かつ、画素TFTの半導体層と重ならない領域において、第1層間絶縁膜およびゲート絶縁膜をエッチングして、下地膜を部分的に露呈させる。このとき、下地膜を露呈させる領域の面積は、適宜決めることが出来る。露呈させる下地膜の面積が広い方が、広い配線を形成することができ、金属基板、下地膜およびドレイン配線で形成される保持容量は大きなキャパシティを得られるので有利である。さらに、第1層間絶縁膜およびゲート絶縁膜をエッチングする際に、同時に下地膜をエッチングして薄くしておけば、保持容量は大きなキャパシティを得られるので有利である。続いて、ソース配線またはドレイン配線を形成しTFTを得る。ただし、画素TFTのドレイン配線は、ドレイン領域と露呈した下地膜を接続させて形成する。図1D次いで、公知の技術を用いて水素化処理を行ない、全体を水素化してTFTが完成する。本実施例では比較的低温で行なうことが可能な水素プラズマを用いて水素化処理を行った。続いて、第2層間絶縁膜22を形成する。図1E第2層間絶縁膜22としては、比誘電率の小さい樹脂膜が好ましい。樹脂膜としては、ポリイミド膜、アクリル膜、ポリアミド膜、BCBベンゾシクロブテン膜などを用いることができる。また、平坦化膜を用いても良い。その後、エッチバックを行なってドレイン配線の一部を露呈させ、画素TFTのドレイン配線21に接続させて画素電極24を形成する。図1F前記画素電極24としては、反射型AM-LCDを作製するのであればアルミニウム膜に代表される反射率の高い金属膜を用いれば良い。以上のように、図1では金属表面を有する基板、下地膜および画素TFTのドレイン配線によって画素TFTにおける保持容量が形成される。前記金属表面を有する基板の電位は定電位とするのが望ましい。本発明は、基板として金属表面を有する基板を用いているため、透過型の電気光学装置に利用することはできない。しかし、保持容量は最大面積で、ゲート配線およびソース配線で囲まれ、かつ、画素TFTと重ならない領域を使って形成することができるため、非常にキャパシティの大きな保持容量を効果的に実現することができる。また、誘電体として機能する下地絶縁膜を薄い膜厚にすれば、さらにキャパシティを増やすことが出来る。以上の構成でなる本発明について、以下に示す実施例でもってさらに詳細な説明を行なうこととする。本発明の実施例について、以下に図1を用いて説明する。図1は画素TFTと保持容量の作製工程の断面図を示す。ここでは、画素TFTとして、シングルゲート構造のTFTを作製している。もちろん、シングルゲート構造に限らずダブルゲート構造やトリプルゲート構造などとしても良い。また、本発明が本実施例に限定されないことはいうまでもない。まず、素子形成基板となる金属基板11を用意する。軽量化を目的として、厚さ10μm~30μmのステンレス基板を用いる場合、ステンレス基板は可撓性を有することから、ガラス基板や合成石英基板に対応した装置を使うときに搬送等において支障が生じる。そのため、例えば、基板ホルダーを用意し、ステンレス基板を基板ホルダーに固定すれば、前記装置に対応できる形状となる。また、金属基板における金属表面の凹凸の粗さは、1μmRMAXの1mm平方当りの表面粗さが1μmとなることが好ましい。さらに、その凹凸の凸部の曲率半径は、1μm以上、好ましくは10μm以上とする。また、金属基板における金属表面の平坦性を向上させる公知の技術、例えばCMPケミカルメカニカルポリッシングと呼ばれる研磨工程を用いてもよい。次いで、金属基板11上に下地絶縁膜12を形成する。下地絶縁膜12は、画素部においては保持容量の誘電体第1誘電体としても機能させる。このとき、膜厚の薄い絶縁膜を用いた方が大きなキャパシティを得られるので有利である。下地絶縁膜としては、酸化珪素膜、窒化珪素膜、窒化酸化珪素膜SiOxNy、またはこれらの積層膜等を50~500nmの膜厚範囲で用いることができ、形成手段としては公知の成膜方法熱CVD法、プラズマCVD法、蒸着法、スパッタ法、減圧熱CVD法等を用いる。本実施例では、膜組成において酸素元素より窒素元素を多く含む酸化窒化珪素膜を150nmの膜厚で形成した。前記下地絶縁膜12上に半導体膜をプラズマCVD法やスパッタ法などの公知の手段で10~200nm好ましくは30~100nmの厚さに形成する。なお、前記半導体膜としては、非晶質半導体膜や微結晶半導体膜などがあり、非晶質珪素ゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用しても良い。半導体膜の形成手段としては公知の成膜方法熱CVD法、プラズマCVD法、蒸着法、スパッタ法、減圧熱CVD法等を用いることができ、結晶化方法も公知の方法固相成長法、レーザ結晶化法、触媒元素を用いた固相成長法等を用いることができる。本実施例では、低温で成膜が可能なスパッタ法を用いて非晶質珪素膜を形成し、レーザ結晶化法により結晶質珪素膜を形成した。レーザ結晶化法で結晶質半導体膜を作製する場合には、パルス発振型または連続発光型のエキシマレーザやYAGレーザ、YVO4レーザを用いることができる。そして、エッチングを行なって所望の形状の半導体層13を形成した。そして、プラズマCVD法またはスパッタ法を用い、半導体層を覆ってゲート絶縁膜14が形成される。代表的には、ゲート絶縁膜14の膜厚は5~150nm好ましくは10~200nmとすれば良い。本実施例では、プラズマCVD法により110nmの厚さで酸化窒化珪素膜組成比Si=32、O=59、N=7、H=2で形成した。勿論、ゲート絶縁膜は酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を単層または積層構造として用いても良い。次に、ゲート絶縁膜14の上には導電膜15が形成される。また、導電膜15の形成材料としては、800~1150°C好ましくは900~1100°Cの温度に耐える耐熱性を有する導電膜を用いる。図1A代表的には、導電性を有する珪素膜例えばリンドープ珪素膜、ボロンドープ珪素膜等や金属膜例えばタングステン膜、タンタル膜、モリブデン膜、チタン膜等でも良いし、前記金属膜をシリサイド化したシリサイド膜、窒化した窒化膜窒化タンタル膜、窒化タングステン膜、窒化チタン膜等でも良い。また、これらを自由に組み合わせて積層しても良い。また、前記金属膜を用いる場合には、金属膜の酸化を防止するために珪素膜との積層構造とすることが望ましい。また、酸化防止という意味では、金属膜を、珪素を含む絶縁膜で覆った構造が有効である。珪素を含む絶縁膜としては、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜または窒化酸化珪素膜ともいうを用いることができる。なお、酸化窒化珪素膜とは、酸素、窒素および珪素を所定の割合で含む絶縁膜である。なお、上記材料で導電膜を形成する時、成膜時の最上層に珪素を含む絶縁膜を設け、珪素を含む絶縁膜と上記材料とを一括でエッチングしてゲート配線パターンを形成することもできる。この場合、ゲート配線の上面のみが珪素を含む絶縁膜で保護された状態となる。本実施例では、膜厚30nmのTaN膜からなる導電膜を形成した。TaN膜はスパッタ法で形成し、Taのターゲットを用い、窒素を含む雰囲気内でスパッタした。続いて、パターニングを行なって、ゲート電極16を形成する。次に、ドーピング処理を行なって、半導体層に不純物元素を添加する。図1Bドーピング処理はイオンドープ法、若しくはイオン注入法で行なえば良い。イオンドープ法の条件はドーズ量を1×1013~5×1015/cm2とし、加速電圧を5~100keVとして行なう。この場合、導電層16が不純物元素に対するマスクとなり、自己整合的に不純物領域18、19が形成される。本実施例では、ドーピング処理として、n型を付与する不純物元素としてリンPを添加し、不純物領域18、19のリン濃度が1×1020~5×1021/cm3になるようにした。ここでは、画素TFTにnチャネル型TFTを用いるので、n型を付与する不純物元素のドーピング処理のみ図示したが、駆動回路においてはpチャネル型TFTも作製される。p型を付与する不純物元素をドーピングするときはnチャネル型TFTを形成する半導体層はレジストからなるマスクで覆う。そして、加熱処理により、不純物元素の活性化を行なう。この加熱処理はファーネスアニール炉を用いる熱アニール法、ラピッドサーマルアニール法RTA法またはレーザアニール法で行なう。本実施例では、温度550度で4時間の加熱処理を行なった。次いで、公知の方法熱CVD法、プラズマCVD法、蒸着法、スパッタ法、減圧熱CVD法等により作製される窒化珪素膜、窒化酸化珪素膜、または酸化珪素膜により第1層間絶縁膜を形成する。図1C本実施例では、膜厚1.6μmのアクリル樹脂膜を形成したが、粘度が10~1000cp、好ましくは40~200cpのものを用いた。次いで、公知の技術を用いてソース領域およびドレイン領域に達するコンタクトホールを形成する。同時に画素部においては、後工程で形成されるソース配線およびドレイン配線に囲まれた領域で、かつ、画素TFTの半導体層と重ならない領域において、第1層間絶縁膜およびゲート絶縁膜をエッチングして、下地膜を部分的に露呈させる。このとき、下地膜を露呈させる領域の面積は、適宜決めることが出来る。露呈させる下地膜の面積が広い方が、広い配線を形成することができ、金属基板、下地膜およびドレイン配線で形成される保持容量は大きなキャパシティを得られるので有利である。さらに、第1層間絶縁膜およびゲート絶縁膜をエッチングする際に、同時に下地膜をエッチングして薄くしておけば、保持容量は大きなキャパシティを得られるので有利である。続いて、ソース配線またはドレイン配線を形成しTFTを得る。ただし、画素TFTのドレイン配線は、ドレイン領域と露呈した下地膜を接続させて形成する。図1D次いで、公知の技術を用いて水素化処理を行ない、全体を水素化してTFTが完成する。本実施例では比較的低温で行なうことが可能な水素プラズマを用いて水素化処理を行った。続いて、第2層間絶縁膜22を形成する。図1E第2層間絶縁膜22としては、比誘電率の小さい樹脂膜が好ましい。樹脂膜としては、ポリイミド膜、アクリル膜、ポリアミド膜、BCBベンゾシクロブテン膜などを用いることができる。また、平坦化膜を用いても良い。その後、エッチバックを行なうと、第2層間絶縁膜22はエッチングされて23で示す形状となり、配線の一部が露呈する。そして、画素TFTのドレイン配線21に接続させて画素電極24を形成する。図1F前記画素電極24としては、反射型AM-LCDを作製するのであればアルミニウム膜に代表される反射率の高い金属膜を用いれば良い。以上のように、図1では金属表面を有する基板、下地膜および画素TFTのドレイン配線によって画素TFTにおける保持容量が形成される。本発明は、基板として金属表面を有する基板を用いているため、透過型の電気光学装置に利用することはできない。しかし、保持容量は最大面積で、ゲート配線およびソース配線で囲まれ、かつ、画素TFTと重ならない領域を使って形成することができるため、非常にキャパシティの大きな保持容量を効果的に実現することができる。また、誘電体として機能する下地膜を薄い膜厚にすれば、さらにキャパシティを増やすことが出来る。本実施例ではアクティブマトリクス基板の作製方法について図2~図7を用いて説明する。まず、本実施例では金属表面を有する基板300を用いる。なお、基板300としては、ステンレス基板や、ガラス基板上に導電膜を形成したものを用いても良い。また、金属基板における金属表面の凹凸の粗さは、1μmRMAX以下と平坦なものとすることが好ましい。あるいは、金属基板における金属表面の凹凸の1mm平方当りの表面粗さが1μmとなることが好ましい。さらに、その凹凸の凸部の曲率半径は、1μm以上、好ましくは10μm以上とする。また、金属基板における金属表面の平坦性を向上させる公知の技術、例えばCMPケミカルメカニカルポリッシングと呼ばれる研磨工程を用いてもよい。次いで、基板300上に酸化珪素膜、窒化珪素膜または酸化窒化珪素膜などの絶縁膜から成る下地膜301を形成する。本実施例では下地膜301として2層構造を用いるが、前記絶縁膜の単層膜または2層以上積層させた構造を用いても良い。下地膜301の1層目としては、プラズマCVD法を用い、SiH4、NH3、及びN2Oを反応ガスとして成膜される酸化窒化珪素膜301aを10~200nm好ましくは50~100nm形成する。本実施例では、膜厚50nmの酸化窒化珪素膜301a組成比Si=32、O=27、N=24、H=17を形成した。次いで、下地膜301の2層目としては、プラズマCVD法を用い、SiH4、及びN2Oを反応ガスとして成膜される酸化窒化珪素膜301bを50~200nm好ましくは100~150nmの厚さに積層形成する。本実施例では、膜厚100nmの酸化窒化珪素膜301b組成比Si=32、O=59、N=7、H=2を形成した。次いで、下地膜上に非晶質構造を有する半導体膜を公知の手段スパッタ法、LPCVD法、またはプラズマCVD法等により25~80nm好ましくは30~60nmの厚さに成膜した後、公知の結晶化処理レーザ結晶化法、熱結晶化法、またはニッケルなどの触媒を用いた熱結晶化法等を行なって結晶質半導体膜を得る。図2A半導体膜の材料に限定はないが、好ましくは珪素または珪素ゲルマニウムSiGe合金などで形成すると良い。本実施例では、プラズマCVD法を用い、55nmの非晶質珪素膜を成膜した後、ニッケルを含む溶液を非晶質珪素膜上に保持させた。この非晶質珪素膜に脱水素化500°C、1時間を行った後、熱結晶化550°C、4時間を行ない、さらに結晶化を改善するためのレーザアニ―ル処理を行なって結晶質珪素膜を形成した。そして、この結晶質半導体膜を、フォトリソグラフィ法を用いたパターニング処理によって、半導体層402~405を形成した。また、レーザ結晶化法で結晶質半導体膜を作製する場合には、パルス発振型または連続発光型のエキシマレーザ、Arレーザ、Krレーザ、YAGレーザ、YVO4レーザ、YLFレーザ、YAlO3レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライドレーザ、Ti:サファイアレーザ等を用いることができる。また、非線形光学素子により変換された高調波を用いても良い。これらのレーザを用いる場合には、レーザ発振器から放射されたレーザビームを光学系で線状に集光し半導体膜に照射する方法を用いると良い。結晶化の条件は実施者が適宣選択するものであるが、本発明において、ガラス基板と比べ、熱伝導率の高い金属基板を用いているため、レーザビームの照射による熱エネルギーは逃げやすくなる。そのため、ガラス基板や合成石英基板を用いたときのレーザ照射条件よりも高いエネルギーで照射する方が好ましい。例えば、エキシマレーザを用いる場合はパルス発振周波数300Hzとし、レーザエネルギー密度を100~800mJ/cm2とする。また、YAGレーザを用いる場合にはその第2高調波を用いパルス発振周波数1~300Hzとし、レーザエネルギー密度を300~1000mJ/cm2とすると良い。そして幅100~1000μm、例えば400μmで線状に集光したレーザビームを基板全面に渡って照射し、この時の線状レーザビームの重ね合わせ率オーバーラップ率を50~98として行なってもよい。また、連続発振のレーザを用いる場合には、例えば、出力10Wの連続発振のYVO4レーザから射出されたレーザ光を非線形光学素子により高調波に変換する。また、共振器の中にYVO4結晶と非線形光学素子を入れて、高調波を射出する方法もある。そして、好ましくは光学系により照射面にて矩形状または楕円形状のレーザ光に成形して、被処理体に照射する。このときのエネルギー密度は0.01~100MW/cm2程度好ましくは0.1~10MW/cm2が必要である。そして、0.5~2000cm/s程度の速度でレーザ光に対して相対的に半導体膜を移動させて照射する。また、半導体層402~405を形成した後、TFTのしきい値を制御するために微量な不純物元素ボロンまたはリンのドーピングを行なってもよい。次いで、半導体層402~405を覆うゲート絶縁膜407を形成する。ゲート絶縁膜407はプラズマCVD法またはスパッタ法を用い、厚さを40~150nmとして珪素を含む絶縁膜で形成する。本実施例では、プラズマCVD法により110nmの厚さで酸化窒化珪素膜組成比Si=32、O=59、N=7、H=2で形成した。もちろん、ゲート絶縁膜は酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を単層または積層構造として用いても良い。また、酸化珪素膜を用いる場合には、プラズマCVD法でTEOSTetraethylOrthosilicateとO2とを混合し、反応圧力40Pa、基板温度300~400°Cとし、高周波13.56MHz電力密度0.5~0.8Wcm2で放電させて形成することができる。このようにして作製される酸化珪素膜は、その後400~500°Cの熱アニールによりゲート絶縁膜として良好な特性を得ることができる。次いで、図2Bに示すように、ゲート絶縁膜407上に膜厚20~100nmの第1の導電膜408と、膜厚100~400nmの第2の導電膜409とを積層形成する。本実施例では、膜厚30nmのTaN膜からなる第1の導電膜408と、膜厚370nmのW膜からなる第2の導電膜409を積層形成した。TaN膜はスパッタ法で形成し、Taのターゲットを用い、窒素を含む雰囲気内でスパッタした。また、W膜は、Wのターゲットを用いたスパッタ法で形成した。その他に6フッ化タングステンWF6を用いる熱CVD法で形成することもできる。いずれにしてもゲート電極として使用するためには低抵抗化を図る必要があり、W膜の抵抗率は20μΩcm以下にすることが望ましい。W膜は結晶粒を大きくすることで低抵抗率化を図ることができるが、W膜中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。従って、本実施例では、高純度のW純度99.9999のターゲットを用いたスパッタ法で、さらに成膜時に気相中からの不純物の混入がないように十分配慮してW膜を形成することにより、抵抗率9~20μΩcmを実現することができた。なお、本実施例では、第1の導電膜408をTaN、第2の導電膜409をWとしたが、特に限定されず、いずれもTa、W、Ti、Mo、Al、Cu、Cr、Ndから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料で形成してもよい。また、リン等の不純物元素をドーピングした結晶質珪素膜に代表される半導体膜を用いてもよい。また、AgPdCu合金を用いてもよい。また、第1の導電膜をタンタルTa膜で形成し、第2の導電膜をW膜とする組み合わせ、第1の導電膜を窒化チタンTiN膜で形成し、第2の導電膜をW膜とする組み合わせ、第1の導電膜を窒化タンタルTaN膜で形成し、第2の導電膜をAl膜とする組み合わせ、第1の導電膜を窒化タンタルTaN膜で形成し、第2の導電膜をCu膜とする組み合わせとしてもよい。次に、フォトリソグラフィ法を用いてレジストからなるマスク410~414を形成し、電極及び配線を形成するための第1のエッチング処理を行なう。第1のエッチング処理では第1及び第2のエッチング条件で行なう。本実施例では第1のエッチング条件として、ICPInductivelyCoupledPlasma:誘導結合型プラズマエッチング法を用い、エッチング用ガスにCF4とCl2とO2とを用い、それぞれのガス流量比を25:25:10sccmとし、1Paの圧力でコイル型の電極に500WのRF1356MHz電力を投入してプラズマを生成してエッチングを行った。ここでは、松下電器産業株製のICPを用いたドライエッチング装置ModelE645-□ICPを用いた。基板側試料ステージにも150WのRF1356MHz電力を投入し、実質的に負の自己バイアス電圧を印加する。この第1のエッチング条件によりW膜をエッチングして第1の導電層の端部をテーパー形状とする。この後、レジストからなるマスク410~414を除去せずに第2のエッチング条件に変え、エッチング用ガスにCF4とCl2とを用い、それぞれのガス流量比を30:30sccmとし、1Paの圧力でコイル型の電極に500WのRF1356MHz電力を投入してプラズマを生成して約30秒程度のエッチングを行った。基板側試料ステージにも20WのRF1356MHz電力を投入し、実質的に負の自己バイアス電圧を印加する。CF4とCl2を混合した第2のエッチング条件ではW膜及びTaN膜とも同程度にエッチングされる。なお、ゲート絶縁膜上に残渣を残すことなくエッチングするためには、10~20程度の割合でエッチング時間を増加させると良い。上記第1のエッチング処理では、レジストからなるマスクの形状を適したものとすることにより、基板側に印加するバイアス電圧の効果により第1の導電層及び第2の導電層の端部がテーパー形状となる。このテーパー部の角度は15~45°となる。こうして、第1のエッチング処理により第1の導電層と第2の導電層から成る第1の形状の導電層417~421第1の導電層417a~421aと第2の導電層417b~421bを形成する。416はゲート絶縁膜であり、第1の形状の導電層417~421で覆われない領域は20~50nm程度エッチングされ薄くなった領域が形成される。そして、レジストからなるマスクを除去せずに第1のドーピング処理を行ない、半導体層にn型を付与する不純物元素を添加する。図3Bドーピング処理はイオンドープ法、若しくはイオン注入法で行なえば良い。イオンドープ法の条件はドーズ量を1×1013~5×1015/cm2とし、加速電圧を60~100keVとして行なう。本実施例ではドーズ量を1.5×1015/cm2とし、加速電圧を80keVとして行った。n型を付与する不純物元素として15族に属する元素、典型的にはリンPまたは砒素Asを用いるが、ここではリンPを用いた。この場合、導電層417~421がn型を付与する不純物元素に対するマスクとなり、自己整合的に第1の高濃度不純物領域306~309が形成される。第1の高濃度不純物領域306~309には1×1020~1×1021/cm2の濃度範囲でn型を付与する不純物元素を添加する。次いで、レジストからなるマスクを除去せずに第2のエッチング処理を行なう。ここでは、エッチングガスにCF4とCl2とO2とを用い、W膜を選択的にエッチングする。この時、第2のエッチング処理により第2の導電層428b~432bを形成する。一方、第1の導電層417a~421aは、ほとんどエッチングされず、第2の形状の導電層428~432を形成する。次いで、レジストからなるマスクを除去せずに、図3Cに示すように、第2のドーピング処理を行なう。この場合、第1のドーピング処理よりもドーズ量を下げて、70~120keVの高い加速電圧で、n型を付与する不純物元素を導入する。本実施例ではドーズ量を1.5×1014/cm2とし、加速電圧を90keVとして行ない、図3Bで形成された第1の高濃度不純物領域306~309より内側の半導体層に新たな不純物領域を形成する。第2のドーピング処理は第2の形状の導電層428~432をマスクとして用い、第2の導電層428b~432bの下方における半導体層にも不純物元素が導入され、新たに第2の高濃度不純物領域423a~426aおよび低濃度不純物領域423b~426bが形成される。次いで、レジストからなるマスクを除去した後、新たにレジストからなるマスク434aおよび434bを形成して、図4Aに示すように、第3のエッチング処理を行なう。エッチング用ガスにSF6およびCl2とを用い、ガス流量比を50:10sccmとし、1.3Paの圧力でコイル型の電極に500WのRF13.56MHz電力を投入してプラズマを生成し、約30秒のエッチング処理を行なう。基板側資料ステージには10WのRF13.56MHz電力を投入し、実質的には負の自己バイアス電圧を印加する。こうして、前記第3のエッチング処理により、pチャネル型TFTおよび画素部のTFT画素TFTのTaN膜をエッチングして、第3の形状の導電層435~437を形成する。次いで、レジストからなるマスクを除去した後、第2の形状の導電層428、430および第3の形状の導電層435~437をマスクとして用い、ゲート絶縁膜416を選択的に除去して絶縁層439~443を形成する。図4B次いで、新たにレジストからなるマスク445a~445cを形成して第3のドーピング処理を行なう。この第3のドーピング処理により、pチャネル型TFTの活性層となる半導体層に前記一導電型とは逆の導電型を付与する不純物元素が添加された不純物領域446を形成する。第2の導電層435aを不純物元素に対するマスクとして用い、p型を付与する不純物元素を添加して自己整合的に不純物領域を形成する。本実施例では、不純物領域446はジボランB2H6を用いたイオンドープ法で形成する。図4Cこの第3のドーピング処理の際には、nチャネル型TFTを形成する半導体層はレジストからなるマスク445a~445cで覆われている。第1のドーピング処理及び第2のドーピング処理によって、不純物領域446にはそれぞれ異なる濃度でリンが添加されているが、そのいずれの領域においてもp型を付与する不純物元素の濃度を2×1020~2×1021/cm3となるようにドーピング処理することにより、pチャネル型TFTのソース領域およびドレイン領域として機能するために何ら問題は生じない。本実施例では、pチャネル型TFTの活性層となる半導体層の一部が露呈しているため、不純物元素ボロンを添加しやすい利点を有している。以上までの工程で、それぞれの半導体層に不純物領域が形成される。次いで、レジストからなるマスク445a~445cを除去して第1の層間絶縁膜461を形成する。この第1の層間絶縁膜461としては、プラズマCVD法またはスパッタ法を用い、厚さを100~200nmとして珪素を含む絶縁膜で形成する。本実施例では、プラズマCVD法により膜厚150nmの酸化窒化珪素膜を形成した。もちろん、第1の層間絶縁膜461は酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を単層または積層構造として用いても良い。次いで、図5Aに示すように、それぞれの半導体層に添加された不純物元素を活性化処理する工程を行なう。この活性化工程はファーネスアニール炉を用いる熱アニール法で行なう。熱アニール法としては、酸素濃度が1ppm以下、好ましくは0.1ppm以下の窒素雰囲気中で400~700°C、代表的には500~550°Cで行なえばよく、本実施例では550°C、4時間の熱処理で活性化処理を行った。なお、熱アニール法の他に、レーザアニール法、またはラピッドサーマルアニール法RTA法を適用することができる。なお、本実施例では、上記活性化処理と同時に、結晶化の際に触媒として使用したニッケルが高濃度のリンを含む不純物領域423a、425a、426a、446aを結晶化する。そのため、前記不純物領域に前記金属元素がゲッタリングされ、主にチャネル形成領域となる半導体層中のニッケル濃度が低減される。このようにして作製したチャネル形成領域を有するTFTはオフ電流値が下がり、結晶性が良いことから高い電界効果移動度が得られ、良好な特性を達成することができる。また、第1の層間絶縁膜を形成する前に活性化処理を行なっても良い。ただし、用いた配線材料が熱に弱い場合には、本実施例のように配線等を保護するため層間絶縁膜珪素を主成分とする絶縁膜、例えば窒化珪素膜を形成した後で活性化処理を行なうことが好ましい。さらに、3~100の水素を含む雰囲気中で、300~550°Cで1~12時間の熱処理を行ない、半導体層を水素化する工程を行なう。本実施例では水素を約3の含む窒素雰囲気中で410°C、1時間の熱処理を行った。この工程は層間絶縁膜に含まれる水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化プラズマにより励起された水素を用いるを行なっても良い。また、活性化処理としてレーザアニール法を用いる場合には、上記水素化を行った後、エキシマレーザやYAGレーザ等のレーザビームを照射することが望ましい。次いで、第1の層間絶縁膜461上に無機絶縁膜材料または有機絶縁物材料から成る第2の層間絶縁膜462を形成する。図5B本実施例では、膜厚1.6μmのアクリル樹脂膜を形成したが、粘度が10~1000cp、好ましくは40~200cpのものを用い、表面に凸凹が形成されるものを用いた。本実施例では、鏡面反射を防ぐため、表面に凸凹が形成される第2の層間絶縁膜を形成することによって画素電極の表面に凸凹を形成した。また、画素電極の表面に凹凸を持たせて光散乱性を図るため、画素電極の下方の領域に凸部を形成してもよい。その場合、凸部の形成は、TFTの形成と同じフォトマスクで行なうことができるため、工程数の増加なく形成することができる。なお、この凸部は配線及びTFT部以外の画素部領域の基板上に適宜設ければよい。こうして、凸部を覆う絶縁膜の表面に形成された凸凹に沿って画素電極の表面に凸凹が形成される。また、第2の層間絶縁膜462として表面が平坦化する膜を用いてもよい。その場合は、画素電極を形成した後、公知のサンドブラスト法やエッチング法等の工程を追加して表面を凹凸化させて、鏡面反射を防ぎ、反射光を散乱させることによって白色度を増加させることが好ましい。そして、駆動回路506において、各不純物領域とそれぞれ電気的に接続する配線463~467を形成する。なお、これらの配線は、膜厚50nmのTi膜と、膜厚500nmの合金膜AlとTiとの合金膜との積層膜をパターニングして形成する。また、画素部507においては、ソース領域およびドレイン領域に達するコンタクトホールを形成するときに同時に、後工程で形成されるソース配線およびドレイン配線に囲まれた領域で、かつ、画素TFTの半導体層と重ならない領域において、第1層間絶縁膜、第2層間絶縁膜およびゲート絶縁膜をエッチングして、下地膜を部分的に露呈させる。このとき、下地膜を露呈させる領域の面積は、適宜決めることが出来る。露呈させる下地膜の面積が広い方が、広い配線を形成することができ、金属基板、下地膜およびドレイン配線で形成される保持容量は大きなキャパシティを得られるので有利である。そして、図5Cのように、ドレイン配線470、ゲート配線469、接続電極468を形成する。この接続電極468によりソース配線436aと436bの積層は、画素TFTと電気的な接続が形成される。また、ゲート配線469は、画素TFTのゲート電極と電気的な接続が形成される。また、ドレイン配線470は、画素TFTのドレイン領域426hと電気的な接続が形成され、さらに保持容量505を形成する一方の電極として機能する。図5C続いて、第3層間絶縁膜471を形成する。図6A第3層間絶縁膜471としては、比誘電率の小さい樹脂膜が好ましい。樹脂膜としては、ポリイミド膜、アクリル膜、ポリアミド膜、BCBベンゾシクロブテン膜などを用いることができる。また、第3層間絶縁膜として平坦化膜を用いても良い。その後、エッチバックを行なうと、第3層間絶縁膜471はエッチングされて473で示す形状となり、配線の一部が露呈する。そして、画素TFTのドレイン配線470に接続させて画素電極473を形成する。図6B前記画素電極473としては、反射型AM-LCDを作製するのであればアルミニウム膜に代表される反射率の高い金属膜を用いれば良い。例えば、画素電極473としては、AlまたはAgを主成分とする膜、またはそれらの積層膜等の反射性の優れた材料を用いることが望ましい。以上の様にして、nチャネル型TFT501とpチャネル型TFT502からなるCMOS回路、及びnチャネル型TFT503を有する駆動回路506と、画素TFT504、保持容量505とを有する画素部507を同一基板上に形成することができる。こうして、アクティブマトリクス基板が完成する。駆動回路506のnチャネル型TFT501はチャネル形成領域423c、ゲート電極の一部を構成する第1の導電層428aと重なる低濃度不純物領域423bGOLD領域、とソース領域またはドレイン領域として機能する高濃度不純物領域423aを有している。このnチャネル型TFT501と電極466で接続してCMOS回路を形成するpチャネル型TFT502にはチャネル形成領域446d、ゲート電極の外側に形成される不純物領域446b、446c、ソース領域またはドレイン領域として機能する高濃度不純物領域446aを有している。また、nチャネル型TFT503にはチャネル形成領域425c、ゲート電極の一部を構成する第1の導電層430aと重なる低濃度不純物領域425bGOLD領域、とソース領域またはドレイン領域として機能する高濃度不純物領域425aを有している。画素部の画素TFT504にはチャネル形成領域426c、ゲート電極の外側に形成される低濃度不純物領域426bLDD領域とソース領域またはドレイン領域として機能する高濃度不純物領域426aを有している。また、保持容量505は、下地膜301を誘電体として、ドレイン配線470と、金属基板300とで形成している。また、本実施例の画素構造は、ブラックマトリクスを用いることなく、画素電極間の隙間が遮光されるように、画素電極の端部をソース配線と重なるように配置形成する。また、本実施例で作製するアクティブマトリクス基板の画素部の上面図を図7に示す。なお、図2~図6に対応する部分には同じ符号を用いている。図6中の鎖線A-A’は図7中の鎖線A―A’で切断した断面図に対応している。なお、本実施例は実施例1と自由に組み合わせることが可能である。本実施例では、実施例2で作製したアクティブマトリクス基板から、反射型液晶表示装置を作製する工程を以下に説明する。説明には図8を用いる。まず、実施例2に従い、図6Bの状態のアクティブマトリクス基板を得た後、図6Bのアクティブマトリクス基板上、少なくとも画素電極473上に配向膜567を形成しラビング処理を行なう。なお、本実施例では配向膜567を形成する前に、アクリル樹脂膜等の有機樹脂膜をパターニングすることによって基板間隔を保持するための柱状のスペーサ572を所望の位置に形成した。また、柱状のスペーサに代えて、球状のスペーサを基板全面に散布してもよい。次いで、対向基板569を用意する。次いで、対向基板569上に着色層570、571、平坦化膜573を形成する。赤色の着色層570と青色の着色層572とを重ねて、遮光部を形成する。また、赤色の着色層と緑色の着色層とを一部重ねて、遮光部を形成してもよい。本実施例では、実施例2に示す基板を用いている。従って、実施例2の画素部の上面図を示す図7では、少なくともゲート配線469と画素電極473の間隙と、ゲート配線469と接続電極468の間隙と、接続電極468と画素電極473の間隙を遮光する必要がある。本実施例では、それらの遮光すべき位置に着色層の積層からなる遮光部が重なるように各着色層を配置して、対向基板を貼り合わせた。このように、ブラックマスク等の遮光層を形成することなく、各画素間の隙間を着色層の積層からなる遮光部で遮光することによって工程数の低減を可能とした。次いで、平坦化膜573上に透明導電膜からなる対向電極576を少なくとも画素部に形成し、対向基板の全面に配向膜574を形成し、ラビング処理を施した。そして、画素部と駆動回路が形成されたアクティブマトリクス基板と対向基板とをシール材568で貼り合わせる。シール材568にはフィラーが混入されていて、このフィラーと柱状スペーサによって均一な間隔を持って2枚の基板が貼り合わせられる。その後、両基板の間に液晶材料575を注入し、封止剤図示せずによって完全に封止する。液晶材料575には公知の液晶材料を用いれば良い。このようにして図8に示す反射型液晶表示装置が完成する。そして、必要があれば、アクティブマトリクス基板または対向基板を所望の形状に分断する。さらに、対向基板のみに偏光板図示しないを貼りつけた。そして、公知の技術を用いてFPCを貼りつけた。以上のようにして作製される液晶表示パネルは各種電子機器の表示部として用いることができる。また、本実施例は実施例1または2と自由に組み合わせることが可能である。ここでは、本発明を用いて発光装置の例としてELElectroLuminescence:エレクトロルミネセンス表示装置を作製した例について説明する。本明細書において、発光装置とは、基板上に形成された発光素子を該基板とカバー材の間に封入した表示用パネルおよび該表示用パネルにICを実装した表示用モジュールを総称したものである。なお、発光素子は、電場を加えることで発生するルミネッセンスが得られる有機化合物を含む層発光層と陽極層と、陰極層とを有する。また、有機化合物におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光蛍光と三重項励起状態から基底状態に戻る際の発光リン光があり、これらのうちどちらか、あるいは両方の発光を含む。なお、図9は本発明のEL表示装置の断面図である。同一の絶縁体上に画素部とそれを駆動する駆動回路を有した発光装置の例但し封止前の状態を図9に示す。なお、駆動回路には基本単位となるCMOS回路を示し、画素部には一つの画素を示す。このCMOS回路は実施例2に従えば得ることができる。図9において、600は金属基板であり、該金属基板上に設けられた下地絶縁膜上にはnチャネル型TFT501およびpチャネル型TFT502からなる駆動回路617、pチャネル型TFTからなるスイッチングTFT603およびnチャネル型TFT604からなる電流制御TFT604とが形成されている。また、本実施例では、TFTはすべてトップゲート型TFTで形成されている。図9において、nチャネル型TFTおよびpチャネル型TFTの説明は実施例2を参照すれば良いので省略する。また、スイッチングTFT603はソース領域およびドレイン領域の間に二つのチャネル形成領域を有した構造ダブルゲート構造となっているpチャネル型TFTである。なお、本実施例はダブルゲート構造に限定されることなく、チャネル形成領域が一つ形成されるシングルゲート構造もしくは三つ形成されるトリプルゲート構造であっても良い。また、電流制御TFT604はシングルゲート構造のnチャネル型TFTである。なお、本実施例ではシングルゲート構造としているが、ダブルゲート構造もしくはトリプルゲート構造であっても良い。スイッチングTFT603のドレイン領域は電流制御TFTのゲート電極と接続しているが図示せず、同時に第1層間絶縁膜607および第2層間絶縁膜608をエッチングして下地絶縁膜601を部分的に露呈させる。このとき、下地絶縁膜601を露呈させる領域の面積は、適宜決めることが出来るが、露呈させる下地絶縁膜の面積が広い方が、広い配線を形成することができ、金属基板600、下地絶縁膜601およびドレイン配線614で形成される保持容量605は大きなキャパシティを得られるので有利である。また、第1層間絶縁膜607および第2層間絶縁膜608をエッチングする際に、下地絶縁膜601をエッチングして薄くすれば、さらに保持容量605は大きなキャパシティを得られるので有利である。そして、ソース配線およびドレイン配線を形成しTFTを得る。ただし、画素部においては、ドレイン領域と露呈した下地絶縁膜601を接続するドレイン配線614を形成する。続いて、第3層間絶縁膜613を形成する。第3層間絶縁膜613として、例えば、樹脂からなる平坦化膜を用いる。平坦化膜を用いることにより、TFTおよび保持容量による段差を平坦化することは非常に重要である。後に形成されるEL層611は非常に薄いため、段差が存在することによって発光不良を起こす場合がある。従って、EL層をできるだけ平坦面に形成しうるように画素電極を形成する前に平坦化しておくことが望ましい。続いて、ドレイン配線615と接続する画素電極609を設ける。画素電極609はEL素子の陰極として機能する電極であり、周期表の1族もしくは2族に属する元素を含む導電膜を用いて形成されている。本実施例では、リチウムとアルミニウムとの化合物からなる導電膜を用いる。また、EL素子610は画素電極陰極609、EL層611および陽極612からなる。陽極612は、仕事関数の大きい導電膜、代表的には酸化物導電膜が用いられる。酸化物導電膜としては、酸化インジウム、酸化スズ、酸化亜鉛もしくはそれらの化合物を用いれば良い。なお、本明細書中では発光層EL膜に対して正孔注入層、正孔輸送層、正孔阻止層、電子輸送層、電子注入層もしくは電子阻止層を組み合わせた積層した層の総称をEL層と定義する。但し、EL層にはEL膜を単層で用いた場合も含むものとする。また、発光層としては、EL材料であれば特に限定されないが、例えばニ重項励起により発光する発光材料からなる薄膜、あるいは三重項励起により発光する発光材料からなる薄膜を用いることができる。なお、ここでは図示しないが陽極612を形成した後、EL素子610を完全に覆うようにしてパッシベーション膜を設けることは有効である。パッシベーション膜としては、炭素膜、窒化珪素膜もしくは窒化酸化珪素膜を含む絶縁膜からなり、該絶縁膜を単層もしくは組み合わせた積層で用いる。次いで、EL素子を保護するための封止または封入工程まで行った後の後のEL表示装置について図10A、Bを用いて説明する。図10Aは、EL素子の封止までを行った状態を示す上面図であり、図10Bは図10AをC-C’で切断した断面図である。点線で示された701は画素部、702はソース側駆動回路、703はゲート側駆動回路である。また、704はカバー材、705は第1シール材、706は第2シール材である。なお、707はソース側駆動回路702及びゲート側駆動回路703に入力される信号を伝送するための配線であり、外部入力端子となるFPCフレキシブルプリントサーキット708からビデオ信号やクロック信号を受け取る。なお、ここではFPCしか図示されていないが、このFPCにはプリント配線基盤PWBが取り付けられていても良い。次に、断面構造について図10Bを用いて説明する。絶縁体700素子形成基板600に相当の上方には画素部、ソース側駆動回路709が形成されており、画素部は電流制御TFT710とそのドレインに電気的に接続された画素電極711を含む複数の画素により形成される。また、スイッチング用TFTのドレイン配線の一部である718、下地絶縁膜およびステンレス基板700によって保持容量を形成している。また、ソース側駆動回路709はnチャネル型TFTとpチャネル型TFTとを組み合わせたCMOS回路を用いて形成される。また、画素電極711の両端には第3層間絶縁膜712が形成され、画素電極711上にはEL層713およびEL素子の陽極714が形成される。陽極714は全画素に共通の配線としても機能し、接続配線715を経由してFPC716に電気的に接続されている。さらに、画素部及びソース側駆動回路709に含まれる素子は全てパッシベーション膜図示しないで覆われている。また、第1シール材705によりカバー材704が貼り合わされている。なお、カバー材704とEL素子との間隔を確保するためにスペーサを設けても良い。そして、第1シール材705の内側には空隙717が形成されている。なお、第1シール材705は水分や酸素を透過しない材料であることが望ましい。さらに、空隙717の内部に吸湿効果をもつ物質や酸化防止効果をもつ物質を設けることは有効である。なお、カバー材704の表面および裏面には保護膜として炭素膜具体的にはダイヤモンドライクカーボン膜を2~30nmの厚さに設けると良い。このような炭素膜ここでは図示しないは、酸素および水の侵入を防ぐとともにカバー材704の表面を機械的に保護する役割をもつ。また、カバー材704には偏光板代表的には円偏光板を貼り付けても良い。また、カバー材704を接着した後、第1シール材705の露呈面を覆うように第2シール材706を設けている。第2シール材706は第1シール材705と同じ材料を用いることができる。以上のような構造でEL素子を封入することにより、EL素子を外部から完全に遮断することができ、外部から水分や酸素等のEL層の酸化による劣化を促す物質が侵入することを防ぐことができる。従って、信頼性の高いEL表示装置が得られる。なお、本実施例は実施例1乃至3のいずれか一と自由に組み合わせることが可能である。本実施例では、実施例4で得られるEL表示装置において、画素部のさらに詳細な上面構造を図11に示す。なお、図9に対応する部分には同じ符号を用いている。図9中の鎖線B-B’は図11中の鎖線B―B’で切断した断面図に対応している。スイッチング用TFT603のソースはソース配線815に接続され、ドレインはドレイン配線614に接続される。また、ドレイン配線614は電流制御用TFT604のゲート電極807に電気的に接続される。また、電流制御用TFT604のソースは電流供給線816に電気的に接続され、ドレインはドレイン配線615に電気的に接続される。また、ドレイン配線615は点線で示される画素電極陰極609に電気的に接続される。このとき、605で示される領域には保持容量が形成される。保持容量605は、ドレイン配線614、下地絶縁膜図示せずおよび金属基板図示せずとの間で形成される。なお、本実施例は実施例1乃至3のいずれか一と自由に組み合わせることが可能である。上記各実施例1乃至5のいずれか一を実施して形成されたTFTは様々な電気光学装置アクティブマトリクス型液晶ディスプレイ、アクティブマトリクス型ELディスプレイ、アクティブマトリクス型ECディスプレイに用いることができる。即ち、それら電気光学装置を表示部に組み込んだ電子機器全てに本発明を実施できる。その様な電子機器としては、ビデオカメラ、デジタルカメラ、ヘッドマウントディスプレイゴーグル型ディスプレイ、カーナビゲーション、カーステレオ、パーソナルコンピュータ、携帯情報端末モバイルコンピュータ、携帯電話または電子書籍等などが挙げられる。それらの例を図12および図13に示す。図12Aはパーソナルコンピュータであり、本体3001、画像入力部3002、表示部3003、キーボード3004等を含む。本発明を表示部3003に適用することができる。図12Bはビデオカメラであり、本体3101、表示部3102、音声入力部3103、操作スイッチ3104、バッテリー3105、受像部3106等を含む。本発明を表示部3102に適用することができる。図12Cはモバイルコンピュータモービルコンピュータであり、本体3201、カメラ部3202、受像部3203、操作スイッチ3204、表示部3205等を含む。本発明は表示部3205に適用できる。図12Dはゴーグル型ディスプレイであり、本体3301、表示部3302、アーム部3303等を含む。本発明は表示部3302に適用することができる。図12Eはプログラムを記録した記録媒体以下、記録媒体と呼ぶを用いるプレーヤーであり、本体3401、表示部3402、スピーカ部3403、記録媒体3404、操作スイッチ3405等を含む。なお、このプレーヤーは記録媒体としてDVDDigtialVersatileDisc、CD等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行なうことができる。本発明は表示部3402に適用することができる。図12Fはデジタルカメラであり、本体3501、表示部3502、接眼部3503、操作スイッチ3504、受像部図示しない等を含む。本発明を表示部3502に適用することができる。図13Aは携帯電話であり、本体3901、音声出力部3902、音声入力部3903、表示部3904、操作スイッチ3905、アンテナ3906等を含む。本発明を表示部3904に適用することができる。図13Bは携帯書籍電子書籍であり、本体4001、表示部4002、4003、記憶媒体4004、操作スイッチ4005、アンテナ4006等を含む。本発明は表示部4002、4003に適用することができる。図13Cはディスプレイであり、本体4101、支持台4102、表示部4103等を含む。本発明は表示部4103に適用することができる。本発明のディスプレイは特に大画面化した場合において有利であり、対角10インチ以上特に30インチ以上のディスプレイには有利である。以上の様に、本発明の適用範囲は極めて広く、さまざまな分野の電子機器に適用することが可能である。特に軽量化が要求される電子機器にも好適に用いることが出来る。また、本実施例の電子機器は実施例1~5のどのような組み合わせからなる構成を用いても実現することができる。