入力信号を増幅して第1の出力信号を出力するデジタルアンプと、前記入力信号を増幅して第2の出力信号を出力するアナログアンプと、前記入力信号の周波数に応じた判定信号を出力する判定回路と、前記第1の出力信号と前記第2の出力信号との何れかを前記判定信号に応じて選択して出力する選択回路とを含むことを特徴とするアンプ回路。前記判定回路は、前記入力信号及び前記第1の出力信号に基づいて、前記判定信号を生成することを特徴とする請求項1記載のアンプ回路。前記判定回路は、前記入力信号の微分値を求め、前記微分値の絶対値が所定の値より小さいか否かを判定することを特徴とする請求項1又は2記載のアンプ回路。前記判定回路は、前記入力信号の微分値の絶対値が所定の値より小さいか否かを示す第1の判定結果と前記第1の出力信号の微分値の絶対値が所定の値より小さいか否かを示す第2の判定結果とに基づいて前記判定信号を生成することを特徴とする請求項1乃至3何れか一項記載のアンプ回路。前記判定回路は、前記入力信号の微分値の絶対値が所定の値より小さいことを示す前記第1の判定結果の状態と前記第1の出力信号の微分値の絶対値が所定の値より小さいことを示す前記第2の判定結果の状態とが所定時間以上続く場合に、前記選択回路が前記第1の出力信号を選択するような前記判定信号を生成することを特徴とする請求項4記載のアンプ回路。前記判定回路は、前記入力信号の微分値の絶対値が所定の値より小さいことを示す前記第1の判定結果の状態が所定時間以上続くとともに前記第1の出力信号の微分値の絶対値が所定の値より小さいことを示す前記第2の判定結果の状態が所定時間以上続く場合に、前記選択回路が前記第1の出力信号を選択するような前記判定信号を生成することを特徴とする請求項5記載のアンプ回路。前記判定回路は、前記入力信号の微分値の絶対値が所定の値より小さいことを示す前記第1の判定結果の状態と前記第1の出力信号の微分値の絶対値が所定の値より小さいことを示す前記第2の判定結果の状態とが同時に発生する状態が所定時間以上続く場合に、前記選択回路が前記第1の出力信号を選択するような前記判定信号を生成することを特徴とする請求項5記載のアンプ回路。入力信号を増幅して第1の出力信号を出力するデジタルアンプと前記入力信号を増幅して第2の出力信号を出力するアナログアンプとを含むアンプ回路において、前記入力信号の周波数に応じた判定信号を生成し、前記第1の出力信号と前記第2の出力信号との何れかを前記判定信号に応じて選択して前記アンプ回路の出力とする各段階を含むことを特徴とするアンプ回路の出力生成方法。前記判定信号を生成する段階は、前記入力信号の微分値の絶対値が所定の値より小さいか否かを示す第1の判定結果と前記第1の出力信号の微分値の絶対値が所定の値より小さいか否かを示す第2の判定結果とに基づいて前記判定信号を生成することを特徴とする請求項8記載のアンプ回路の出力生成方法。以上を鑑みると、変化する入力電圧を速い応答特性で且つ効率的に増幅するアンプ回路が望まれる。アンプ回路は、入力信号を増幅して第1の出力信号を出力するデジタルアンプと、前記入力信号を増幅して第2の出力信号を出力するアナログアンプと、前記入力信号の周波数に応じた判定信号を出力する判定回路と、前記第1の出力信号と前記第2の出力信号との何れかを前記判定信号に応じて選択して出力する選択回路とを含むことを特徴とする。アンプ回路の出力生成方法は、入力信号を増幅して第1の出力信号を出力するデジタルアンプと前記入力信号を増幅して第2の出力信号を出力するアナログアンプとを含むアンプ回路において、前記入力信号の周波数に応じた判定信号を生成し、前記第1の出力信号と前記第2の出力信号との何れかを前記判定信号に応じて選択して前記アンプ回路の出力とする各段階を含むことを特徴とする。本願開示の少なくとも1つの実施例によれば、アンプ回路は、変化する入力電圧を速い応答特性で且つ効率的に増幅することができる。以下に、本発明の実施例を添付の図面を用いて詳細に説明する。図1は、アンプ回路10の第1の実施例の構成を示す図である。図1に示すアンプ回路10は、アナログアンプ11、デジタルアンプ12、周波数判定器13、及び選択回路14を含む。アナログアンプ11は、アナログドライバ回路21及び増幅素子22を含む。デジタルアンプ12は、デジタル変調回路23、スイッチ回路24、ローパスフィルタLFP25、及びバッファ26を含む。選択回路14は、インバータ27、NMOSトランジスタ28、及びNMOSトランジスタ29を含む。アンプ回路10の出力は、負荷15に接続される。デジタルアンプ12は、入力信号を増幅して第1の出力信号を出力する。具体的には、デジタル変調回路23が、入力信号に基づいて、パルス幅又はパルス密度が変調されたパルス信号、即ちパルス幅変調又はパルス密度変調されたパルス信号を生成する。この際、パルス信号の1の期間と0の期間との比率が、入力アナログ信号の電圧値に応じた値になるように、デジタル変調回路23がパルス幅又はパルス密度を制御する。変調の方式としては、三角波や鋸波と入力信号とを比較してパルス幅変調を行なったり、デルタシグマ変調によりパルス密度変調を行なったりしてよい。また図1の構成の場合には、バッファ26を介して供給されるアンプ回路10の出力信号により、デジタルアンプ12のノイズを低減するようなフィードバック制御を行なっている。このようなノイズ除去のためのフィードバック制御は、必ずしも必要ではない。スイッチ回路24は、直列接続された2つのNMOSトランジスタ24A及び24Bを含み、これらNMOSトランジスタ24A及び24Bのゲートには、デジタル変調回路23から出力されるパルス信号及びその反転信号がそれぞれ印加される。パルス信号がHIGHの時には、NMOSトランジスタ24Aが導通し、スイッチ回路24の出力がHIGHになる。パルス信号の反転信号がHIGHの時には、NMOSトランジスタ24Bが導通し、スイッチ回路24の出力がLOWになる。このようにしてスイッチ回路24により、増幅したパルス信号を生成し、この増幅後のパルス信号がローパスフィルタ25に入力される。ローパスフィルタ25は、増幅後のパルス信号を平滑化して、入力信号を増幅した信号に相当する出力信号を生成する。この信号が、デジタルアンプ12から第1の出力信号として選択回路14に供給される。アナログアンプ11は、入力信号を増幅して第2の出力信号を出力する。具体的には、アナログドライバ回路21が、入力信号に基づいて増幅素子22を駆動する。増幅素子22は、NMOSトランジスタ22A及び22Bを含み、これらNMOSトランジスタ22A及び22Bのゲートには、アナログドライバ回路21からの信号が印加される。例えば、アナログドライバ回路21は、バイアス電圧入力信号に応じた電圧をNMOSトランジスタ22Aのゲートに印加すると共に、バイアス電圧-入力信号に応じた電圧をNMOSトランジスタ22Bのゲートに印加する。これにより、増幅素子22からは入力信号を増幅した信号が出力される。この信号が、アナログアンプ11から第2の出力信号として選択回路14に供給される。周波数判定器13は、入力信号の周波数に応じた判定信号を出力する。この判定信号は、選択回路14に供給される。周波数判定器13は、例えば、入力信号中に所定の周波数以上の信号成分が存在し、その振幅が所定の振幅よりも大きい場合に、判定信号をLOWに設定してよい。また周波数判定器13は、所定の周波数以上の信号成分の振幅が所定の振幅よりも小さい場合に、判定信号をHIGHに設定してよい。入力信号中の周波数成分を判定するために、周波数判定器13は、周波数判定を何らかの形で近似する信号処理を行なってもよい。例えば周波数判定器13は、入力信号の微分値を求め、その微分値の絶対値が所定の値より小さいか否かを示す結果を判定信号として出力してよい。この際、入力信号を所定間隔でサンプリングし、各サンプリング値について直前のサンプリング値との差分値を求め、その差分値を微分値として用いてよい。このように微分値又は差分値の大きさに基づいて判定することで、局所的な信号の変化の大きさに基づいた判定を実現し、局所的な高周波成分の振幅に基づいた判定を近似的に実現することができる。選択回路14は、デジタルアンプ12からの第1の出力信号とアナログアンプ11からの第2の出力信号との何れかを上記判定信号に応じて選択して出力する。具体的には、判定信号がLOWの時には、インバータ27の出力がHIGHとなり、インバータ出力をゲートに受け取るNMOSトランジスタ28が導通する。このとき、判定信号をゲートに受け取るNMOSトランジスタ29は非導通状態である。これにより、判定信号がLOWの時には、アナログアンプ11からの第2の出力信号がアンプ回路10の出力となる。また判定信号がHIGHの時には、インバータ27の出力がLOWとなり、インバータ出力をゲートに受け取るNMOSトランジスタ28が非導通状態となる。このとき、判定信号をゲートに受け取るNMOSトランジスタ29は導通状態である。これにより、判定信号がHIGHの時には、デジタルアンプ12からの第1の出力信号がアンプ回路10の出力となる。図2は、図1のアンプ回路の動作を模式的に示した図である。図2の横軸はアンプ回路10の入力信号の周波数であり、縦軸は各周波数成分の振幅振幅スペクトルを示す。入力信号が特性31に示すような振幅スペクトルを有する場合、即ち、所定の周波数F1よりも低い周波数成分のみを含む場合、或いは所定の周波数F1以上の信号成分の振幅が十分に小さい場合には、デジタルアンプ12の第1の出力信号が選択される。また入力信号が特性32に示すような振幅スペクトルを有する場合、即ち、所定の周波数F1以上の信号成分の振幅が十分に大きい場合には、アナログアンプ11の第2の出力信号が選択される。言葉を換えて言うならば、入力信号の変化が急峻な場合にはアナログアンプ11の出力が選択され、入力信号の変化が緩慢な場合にはデジタルアンプ12の出力が選択される。これにより、図1のアンプ回路10は、高速な応答が必要な入力信号に対しては高速な応答特性を実現し、高速な応答が必要でない入力信号に対しては高い電力使用効率を実現することができる。なお図1の構成において、アナログアンプ11及びデジタルアンプ12は両方とも、周波数判定器13の判定結果に関わらず動作している。しかしながら、アナログアンプ11において電力消費が大きいのは、増幅素子22のトランジスタ22A及び22Bがリニア領域で動作し電流が流れる際に電力が消費されるからである。アナログアンプ11の出力が負荷15に接続されない場合、トランジスタ22A及び22Bでの電力消費は殆ど無い。従って、アナログアンプ11とデジタルアンプ12とが両方ともに動作していても、上記のような出力信号の切り替えにより、電力消費の少ないアンプ動作、即ち高い電力使用効率のアンプ動作を実現することができる。なお図1の構成の場合、周波数判定器13の判定結果に応じて、アナログアンプ11及びデジタルアンプ12の何れか一方の動作を適宜停止させてもよい。これにより更なる電力削減を実現できる。図3は、局所的な信号の変化の大きさに基づいた判定を行なう場合の判定信号の変化について説明するための図である。図3において、横軸は時間を表わし、縦軸は入力信号の振幅を示す。入力信号38は、期間T1において、例えば単一の周波数で正弦波振動をしているとする。このとき、図1の周波数判定器13が理想的な周波数判定器として動作するのであれば、期間T1において、周波数判定器13の出力は固定の値となる。例えば、この期間T1での入力信号38の周波数がアナログアンプ11を選択するような周波数であれば、周波数判定器13の出力である判定信号は、期間T1においてLOWに固定となる。またこの期間T1での入力信号38の周波数がデジタルアンプ12を選択するような周波数であれば、周波数判定器13の出力である判定信号は、期間T1においてHIGHに固定となる。それに対して周波数判定器13が局所的な信号の変化の大きさに基づいた判定を行なう場合、入力信号38が単一の周波数で正弦波振動をしている期間T1において、周波数判定器13の出力する判定信号の値が変化してしまう。例えば位置33での入力信号38において、隣接する2つのサンプル35は略値が同一であり、差分値は略ゼロとなる。それに対して、例えば位置34での入力信号38において、隣接する2つのサンプル36は値が大きく異なり、差分値は大きな値となる。従って、差分値が所定の値より小さいか否かを示す結果を判定信号とする場合、この所定の値の大きさによっては、位置33では判定値がHIGHとなり、位置34では判定値がLOWとなる可能性がある。この結果、位置33のように入力信号38のピークの近傍では、デジタルアンプ12の出力が選択され、それ以外の点では、アナログアンプ11の出力が選択される可能性がある。図4は、局所的な信号の変化の大きさに基づいた判定を行なう場合のアンプ回路の出力の切り替えについて説明するための図である。図4において、横軸は時間を表わし、縦軸は出力信号の振幅を示す。アナログアンプ11の出力信号41と、デジタルアンプ12の出力信号42との間には位相差がある。この位相差は、主に、ローパスフィルタ25に起因して発生する。前述のように、図3に示す位置33のような入力信号38のピーク点近傍では、デジタルアンプ12の出力が選択され、それ以外の点では、アナログアンプ11の出力が選択される場合がある。そのようにアンプ出力の切り替えが発生した場合は図4に示すように、アンプ回路10の出力43は、ピーク点以外ではアナログアンプ11の出力信号41となるが、ピーク点近傍ではデジタルアンプ12の出力信号42となる。その結果、アナログアンプ11の出力信号41とデジタルアンプ12の出力信号42との間の位相差により、アンプ回路10の出力43は不連続な波形となってしまう。図5は、局所的な信号の変化の大きさに基づいた判定を行なう場合のアンプ回路の出力の切り替えについて更に説明するための図である。図5において、横軸は時間を表わし、縦軸は入力信号又は出力信号の振幅を示す。図5aには、入力信号44が示される。図5bには、入力信号44に対してアナログアンプ11が出力する第2の出力信号45及びデジタルアンプ12が出力する第1の出力信号46が示される。アナログアンプ11が出力する第2の出力信号45は、入力信号44に若干の遅れがあるが、十分に速い立ち上がり応答及び立ち下がり応答を有する。デジタルアンプ12が出力する第1の出力信号46は、入力信号44からかなり遅れて立ち上がり、また立ち上がり後のオーバーシュート等の過渡応答を有する。図5cには、入力信号44の局所的な信号の変化の大きさに基づいて、アナログアンプ11の出力とデジタルアンプ12の出力とを切り換えた場合の、アンプ回路10の出力信号波形47が示される。入力信号44の立ち上がり部分においては、アナログアンプ11の出力信号45が選択されるが、立ち上がり後に入力信号44が一定値となると、デジタルアンプ12の出力信号46が選択させる。その結果、アンプ回路10の出力信号波形は、図5cに示されるような不連続な波形47となってしまう。以上を鑑みると、信号の変化の大きさに基づいた判定を行なう際に、ある程度の長さの時間枠を設定し、その時間枠内での信号の変化を検出して判定を行なうことが考えられる。これにより、上記のように局所的な信号の変化の大きさに基づいた判定を行なう場合の出力波形の不連続性をなくすことができる。以下に説明する第2の実施例では、ある程度の長さの時間枠内での信号の変化を検出して判定を行なう。図6は、アンプ回路の第2の実施例の構成を示す図である。図6において、図1と同一又は対応する構成要素は同一又は対応する番号で参照し、その説明は適宜省略する。図6に示すアンプ回路10Aは、図1に示すアンプ回路10と比較して、デジタルアンプ12の第1の出力信号を周波数判定器13Aに供給している点が異なる。それに伴い、周波数判定器13が周波数判定器13Aで置き換えられている。それ以外の部分の構成は、図6に示すアンプ回路10Aと図1に示すアンプ回路10とで同一である。周波数判定器13Aは、アンプ回路10Aへの入力信号及びデジタルアンプ12の第1の出力信号に基づいて、判定信号を生成する。例えば、周波数判定器13Aは、入力信号の微分値の絶対値が所定の値より小さいか否かを示す第1の判定結果と、デジタルアンプ12の第1の出力信号の微分値の絶対値が所定の値より小さいか否かを示す第2の判定結果とに基づいて、判定信号を生成してよい。図7は、周波数判定器13Aの構成の一例を示す図である。図7において、図1又は図6と同一又は対応する構成要素は同一又は対応する番号で参照し、その説明は適宜省略する。周波数判定器13Aは、微分部51、積分部52、及びAND回路53を含む。NOT27、アナログFET28、及びデジタルFET29は、それぞれ図1及び図6のインバータ27、NMOSトランジスタ28、及びNMOSトランジスタ29に該当する。微分部51は、微分回路51A及び微分回路51Bを含む。微分回路51Aは、アンプ回路10Aの入力信号を受け取り、その微分値Δを求め、微分値Δの絶対値が所定の値Z1より小さいか否かを示す第1の判定結果を生成する。第1の判定結果は、微分値Δの絶対値が所定の値Z1より小さい場合にHIGHとなり、それ以外の場合にLOWとなる。微分回路51Bは、デジタルアンプ12の第1の出力信号を受け取り、その微分値Δを求め、微分値Δの絶対値が所定の値Z2より小さいか否かを示す第2の判定結果を生成する。第2の判定結果は、微分値Δの絶対値が所定の値Z2より小さい場合にHIGHとなり、それ以外の場合にLOWとなる。積分部52は、入力信号の微分値の絶対値が所定の値Z1より小さいことを第1の判定結果の状態HIGHと、第1の出力信号の微分値の絶対値が所定の値Z2より小さいことを示す第2の判定結果の状態HIGHとが、所定時間以上続くか否かを判定する。積分部52は、積分回路52A及び積分回路52Bを含む。積分回路52Aは、入力信号の微分値の絶対値が所定の値Z1より小さいことを示す第1の判定結果の状態HIGHが所定時間以上続くと、その出力をHIGHにする。入力信号の微分値の絶対値が所定の値Z1より小さくない場合、積分回路52Aはリセットされ、その出力はLOWである。積分回路52Bは、デジタルアンプ12からの第1の出力信号の微分値の絶対値が所定の値Z2より小さいことを示す第1の判定結果の状態HIGHが所定時間以上続くと、その出力をHIGHにする。第1の出力信号の微分値の絶対値が所定の値Z2より小さくない場合、積分回路52Bはリセットされ、その出力はLOWである。AND回路53は、積分回路52Aの出力と積分回路52Bの出力とがHIGHの場合に、HIGHを出力する。このHIGH出力が周波数判定器13Aの出力として、選択回路14NOT27、アナログFET28、及びデジタルFET29に供給される。周波数判定器13AがHIGHを出力する場合、前述のように、アナログアンプ11用のNMOSトランジスタ28が非導通、デジタルアンプ12用のNMOSトランジスタ29が導通となり、デジタルアンプ12の第1の出力信号を選択して出力する。図8は、周波数判定器13Aの動作の流れを示したフローチャートである。ステップS1で、入力信号を微分する。ステップS2で、微分値の絶対値がZ1より小さいか否かを示す判定値を求める。ステップS3で、判定値が真1であるか否かを判定する。判定値が真1ではない場合即ち微分値の絶対値がZ1より小さくない場合、ステップS4で積分回路52Aをリセットする。判定値が真1である場合即ち微分値の絶対値がZ1より小さい場合、ステップS5で、判定値1を積分する前回までの1の累積値に今回の1を加算する。ステップS6で、判定値が真1である場合が所定時間T1続いたか否かを判定する。具体的には、積分結果累積値が、所定時間T1に対応する所定値サンプリング間隔がΔTであればT1/ΔTに到達したか否か、を判定する。積分結果が所定時間T1に対応する所定値に到達した場合、判定結果は真1となり、それ以外の場合の判定結果は偽0となる。上記動作と平行して、ステップS7で、デジタルアンプ12の第1の出力信号を微分する。ステップS8で、微分値の絶対値がZ2より小さいか否かを示す判定値を求める。ステップS9で、判定値が真1であるか否かを判定する。判定値が真1ではない場合即ち微分値の絶対値がZ2より小さくない場合、ステップS10で積分回路52Bをリセットする。判定値が真1である場合即ち微分値の絶対値がZ2より小さい場合、ステップS11で、判定値1を積分する前回までの1の累積値に今回の1を加算する。ステップS12で、判定値が真1である場合が所定時間T1続いたか否かを判定する。具体的には、積分結果累積値が、所定時間T1に対応する所定値サンプリング間隔がΔTであればT1/ΔTに到達したか否か、を判定する。積分結果が所定時間T1に対応する所定値に到達した場合、判定結果は真1となり、それ以外の場合の判定結果は偽0となる。最後にステップS13で、ステップS6の判定結果とステップS12の判定結果とのANDを求める。AND演算の結果が真1の場合、デジタルアンプ12の第1の出力信号が選択される。AND演算の結果が偽0の場合、アナログアンプ11の第2の出力信号が選択される。以降、同一の処理を繰り返す。図9は、図6のアンプ回路10Aの出力の切り替えについて説明するための図である。図9において、横軸は時間を表わし、縦軸は入力信号又は出力信号の振幅を示す。図9において、図5と同一又は対応する部分は同一又は対応する番号で参照し、その説明は適宜省略する。図9aには、入力信号44が示される。図5bには、入力信号44に対してアナログアンプ11が出力する第2の出力信号45及びデジタルアンプ12が出力する第1の出力信号46が示される。図7の微分回路51Aの出力がHIGHとなる期間は、図9aに示す期間T1及び期間P1の両方の期間となる。微分回路51Aの出力がHIGHとなってから所定期間T1が経過すると、積分回路52Aの出力がHIGHとなる。図9aに示す期間P1は、この積分回路52Aの出力がHIGHとなる期間に該当する。図7の微分回路51Bの出力がHIGHとなる期間は、図9bに示す期間T2及び期間P2の両方の期間となる。微分回路51Bの出力がHIGHとなってから所定期間T2が経過すると、積分回路52Bの出力がHIGHとなる。図9bに示す期間P2は、この積分回路52Bの出力がHIGHとなる期間に該当する。期間P1と期間P2とが重なる期間においては、周波数判定器13Aの出力がHIGHとなり、デジタルアンプ12の第1の出力信号が選択される。それ以外の期間但し入力信号44がLOW固定の期間を除くにおいては、アナログアンプ11の第2の出力信号が選択される。その結果、アンプ回路10Aの出力信号波形は、図9cに示す波形48となる。局所的な信号変化に着目してアンプ出力を切り換えた場合には、図4や図5に示すように、出力信号が不連続な波形となってしまう。そこで図6に示すアンプ回路10Aの周波数判定器13Aでは、まず、入力信号の微分値の絶対値が所定値以下である状態が所定期間T1継続したか否かを判定している。これにより図9aに示す期間T1においては、デジタル出力に切り換えられることはない。但し、入力信号のみに基づいて出力切り替え判定を行なっていたのでは、期間T1が終了すると直ちにデジタル出力に切り換えられてしまう。しかし期間T1の終了時には、図9bに示すようにデジタル出力信号46は未だ過渡応答状態にあり、このタイミングで出力を切り替えると出力信号波形が不連続になる可能性がある。そこで図6に示すアンプ回路10Aの周波数判定器13Aでは、更に、デジタルアンプ12の出力信号の微分値の絶対値が所定値以下である状態が所定期間T2継続したか否かを判定している。この判定により、デジタルアンプ12の出力信号から急激な変化がなくなってから期間T2が経過した後に、期間P2においてデジタル出力への切り替えを行なっている。このように、入力信号とデジタルアンプ12の出力信号との両方を用いることで、出力波形の不連続性を確実に回避することができる。なおデジタル出力のみを用いたのでは、デジタル出力からアナログ出力に切り換えるタイミングが、図9bの場合であれば期間P2の終了タイミングとなり、不連続点が発生してしまう。従って、入力信号とデジタル出力との両方を用いることが好ましい。図10は、周波数判定器13Aの変形例を示す図である。図10に示す周波数判定器13Aは、微分部61、積分部62、及びAND回路63を含む。微分部61は、微分回路61Aと微分回路61Bとを含む。微分回路61Aは、アンプ回路10Aの入力信号を受け取り、その微分値Δを求め、微分値Δの絶対値が所定の値Z1より小さいか否かを示す第1の判定結果を生成する。第1の判定結果は、微分値Δの絶対値が所定の値Z1より小さい場合にHIGHとなり、それ以外の場合にLOWとなる。微分回路61Bは、デジタルアンプ12の第1の出力信号を受け取り、その微分値Δを求め、微分値Δの絶対値が所定の値Z2より小さいか否かを示す第2の判定結果を生成する。第2の判定結果は、微分値Δの絶対値が所定の値Z2より小さい場合にHIGHとなり、それ以外の場合にLOWとなる。AND回路63は、微分回路61Aの出力と微分回路61Bの出力とがHIGHの場合に、HIGHを出力する。このAND回路63の出力は、入力信号の微分値の絶対値が所定の値Z1より小さいことを示す第1の判定結果の状態と第1の出力信号の微分値の絶対値が所定の値Z2より小さいことを示す第2の判定結果の状態とが同時に発生するときにHIGHとなる。積分部62は、AND回路63の出力のHIGH状態が所定時間以上続くか否かを判定する。積分部62は、積分回路62Aを含む。積分回路62Aは、AND回路63の出力のHIGH状態が所定時間以上続くと、HIGHを出力する。AND回路63の出力がHIGHでない場合、積分回路62Aはリセットされ、積分回路62Aの出力はLOWである。この積分回路62Aの出力が、周波数判定器13Aの出力信号となる。周波数判定器13AがHIGHを出力する場合、前述のように、アナログアンプ11用のNMOSトランジスタ28が非導通、デジタルアンプ12用のNMOSトランジスタ29が導通となり、デジタルアンプ12の第1の出力信号を選択して出力する。図11は、図10に示す周波数判定器13Aの動作の流れを示したフローチャートである。ステップS1で、入力信号を微分する。ステップS2で、微分値の絶対値がZ1より小さいか否かを示す判定値を求める。これと並行して、ステップS3で、デジタルアンプ12の第1の出力信号を微分する。ステップS4で、微分値の絶対値がZ2より小さいか否かを示す判定値を求める。次にステップS5で、ステップS2の判定値とステップS4の判定値とのANDを求める。ステップS6で、AND演算後の判定値が真1であるか否かを判定する。判定値が真1ではない場合即ちステップS2の判定値とステップS4の判定値との少なくとも一方が0の場合、ステップS7で積分回路62Aをリセットする。判定値が真1である場合即ちステップS2の判定値とステップS4の判定値との両方が1の場合、ステップS8で、判定値1を積分する前回までの1の累積値に今回の1を加算する。ステップS9で、判定値が真1である場合が所定時間T続いたか否かを判定する。具体的には、積分結果累積値が、所定時間Tに対応する所定値サンプリング間隔がΔTであればT/ΔTに到達したか否か、を判定する。積分結果が所定時間Tに対応する所定値に到達した場合、判定結果はYESとなり、それ以外の場合の判定結果NOとなる。判定結果がYESの場合、デジタルアンプ12の第1の出力信号が選択される。判定結果がNOの場合、アナログアンプ11の第2の出力信号が選択される。以降、同一の処理を繰り返す。図10及び図11に示す周波数判定器13Aでは、入力信号側の判定結果とデジタルアンプ12の第1の出力信号側の判定結果とを、積分演算の前にANDしている。この場合、入力信号及びデジタルアンプ出力信号の両方から急激な変化がなくなってから十分な時間が経過した後に、デジタルアンプ出力に切り換えることで、出力波形の不連続な変化をなくすことができる。図12は、計算機シミュレーションの結果を示す図である。この計算機シミュレーションでは、入力信号が10kHzの正弦波であり、サンプリング周波数が2MHz、図1又は図6のローパスフィルタ25のカットオフ周波数が1kHzに設定されている。図12a及びbにおいて、横軸は時間であり、縦軸は信号値を示す。図12aは、図1のアンプ回路10の出力波形71と、周波数判定器13の出力する判定信号72とを示す。判定信号72が正弦波の正負のピークの近辺でHIGHとなり、正弦波の正負のピークの近辺でのみデジタルアンプ出力が選択される。それ以外の位置ではアナログアンプ出力が選択される。その結果、アンプ回路10の出力波形71は図示されるように不連続な波形となっている。図12bは、図6のアンプ回路10Aの出力波形73と、周波数判定器13Aの出力する判定信号74とを示す。判定信号74は常時LOWとなり、アナログアンプ出力が常時選択される。その結果、アンプ回路10Aの出力波形71は図示されるように連続な正弦波の波形となっている。図13は、図10に示す周波数判定器13Aの回路構成の一例を示す図である。図13において、図10と同一又は対応する構成要素は同一又は対応する番号で参照し、その説明は適宜省略する。周波数判定器13Aは、微分部61と積分部62とを含む。微分部61は、差分回路81A及び81B、絶対値回路82A及び82B、比較回路83A及び83B、及びAND回路63を含む。積分部62は、加算回路91、飽和回路92、乗算回路93、遅延回路94、及び比較回路95を含む。図13中に示すzを含む式は、z変換の表記を用いたものである。差分回路81Aは、入力信号の隣合う2つのサンプル点間の差分値を求める。絶対値回路82Aは、差分回路81Aが求めた差分値uの絶対値を求める。比較回路83Aは、絶対値回路82Aが求めた絶対値と基準値Z具体的には所定値Z1とを比較して、絶対値が基準値Zよりも小さいときにHIGHを出力し、絶対値が基準値Zよりも大きいときにLOWを出力する。差分回路81Bは、デジタルアンプ12の出力信号の隣合う2つのサンプル点間の差分値を求める。絶対値回路82Bは、差分回路81Bが求めた差分値uの絶対値を求める。比較回路83Bは、絶対値回路82Bが求めた絶対値と基準値Z具体的には所定値Z2とを比較して、絶対値が基準値Zよりも小さいときにHIGHを出力し、絶対値が基準値Zよりも大きいときにLOWを出力する。AND回路63は、比較回路83Aの出力と比較回路83Bの出力とが両方共にHIGHの場合に、HIGHを出力する。積分部62の加算回路91は、微分部61の今回の出力と前回迄の微分部61の出力の累積値とを加算することにより、累積値を更新する。飽和回路92は、所定値T以上の適当な値で累積値を飽和させることで、積分部62の各回路部分がオーバーフローするのを防ぐ。乗算回路93は、飽和回路92から出力される累積値と微分部61の今回の出力とを積算することにより、微分部61の今回の出力が0である場合に累積値を0にリセットする。微分部61の今回の出力が1である場合には、現在の累積値が乗算回路93から出力される。遅延回路94は、乗算回路93の出力である累積値又はリセット後の0を、1サンプリング間隔遅延させてから、加算回路91に供給する。比較回路95は、飽和回路92から出力される累積値と所定期間に相当する所定値Tとを比較し、累積値が所定値T以上になると、HIGHを出力する。累積値が所定値Tより小さい場合、比較回路95はLOWを出力する。上記では、ユニポーラ出力を想定しているが、22、24について、-両電源を使用することと、28、29について、電子リレーを使用することで、バイポーラ出力も可能になる。以上、本発明を実施例に基づいて説明したが、本発明は上記実施例に限定されるものではなく、特許請求の範囲に記載の範囲内で様々な変形が可能である。