対向する第1の面と第2の面を有し、前記第1の面側に選択的に複数の第1パッドが形成された半導体基板を接着剤で覆う工程と、対向する第1の面と第2の面を有し、前記第1パッドに対応して複数の第1貫通孔が形成された補強板を、前記第1パッドと前記第1貫通孔とが上下重なるように前記半導体基板に接合する工程と、前記補強板が接合された前記半導体基板を前記第2の面側から所定の厚さになるまで除去する工程と、前記半導体基板の前記第2の面側に所定の処理を施し、電極膜を形成する工程と、前記第1貫通孔に前記接着剤の除去液を注入して、前記第1パッドを露出させる工程と、露出した前記第1パッドに前記第1貫通孔を通してプローブを当接し、前記プローブと前記電極膜の間に流れる電流を測定する工程と、前記第1貫通孔に前記除去液を注入し、前記半導体基板と前記補強板を分離する工程と、前記補強板から分離された前記半導体基板を、チップに切断する工程と、を具備することを特徴とする半導体装置の製造方法。前記補強板は、前記第1貫通孔の前記第2の面側の開口を封着する第2パッドと、前記第1パッドに対応しない第2貫通孔と、前記補強板の第1の面上に形成された第3パッドと、前記第1貫通孔の側面に沿って形成され、前記第2パッドと前記第3パッドを電気的に接続するための配線を有し、前記第1パッドと前記第2パッドを上下重ね合わせ、前記第2貫通孔に接着剤を注入して、前記半導体基板と前記補強板を接合し、前記第3パッドにプローブを当接し、前記プローブと前記電極膜の間に流れる電流を測定し、前記第2貫通孔に前記除去液を注入し、前記半導体基板と前記補強板を分離することを特徴とする請求項1に記載の半導体装置の製造方法。対抗する第1の面と第2の面を有し、前記第1の面側に選択的に複数の第1パッドが形成された半導体基板に接合される補強板であって、前記補強板は、対向する第1の面と第2の面を有し、前記第1パッドに対応して形成された複数の第1貫通孔を有することを特徴とする補強板。前記補強板は、前記第1貫通孔の前記第2の面側の開口を封着する第2パッドと、前記第1パッドに対応しない第2貫通孔を有し、または前記第2パッドと、前記第2貫通孔と、前記第1の面上に形成された第3パッドと、前記第1貫通孔の側壁に沿って形成され前記第2パッドと前記第3パッドを電気的に接続するための配線を有することを特徴とする請求項3に記載の補強板。前記補強板は可視光および赤外光の少なくとも一方に対して透光性を有するものであることを特徴とする請求項3または請求項4に記載の補強板。本発明の実施形態は、半導体基板の薄化工程および薄化後の工程において半導体基板を補強し、且つ補強したまま素子特性が取得できる半導体装置の製造方法および補強板を提供する。一つの実施形態によれば、半導体装置の製造方法では、対向する第1の面と第2の面を有し、前記第1の面側に選択的に複数の第1パッドが形成された半導体基板を接着剤で覆う。対向する第1の面と第2の面を有し、前記第1パッドに対応して複数の第1貫通孔が形成された補強板を、前記第1パッドと前記第1貫通孔とが上下重なるように前記半導体基板に接合する。前記補強板が接合された前記半導体基板を前記第2の面側から所定の厚さになるまで除去する。前記半導体基板の前記第2の面側に所定の処理を施し、電極膜を形成する。前記第1貫通孔に前記接着剤の除去液を注入して、前記第1パッドを露出させる。露出した前記第1パッドに前記第1貫通孔を通してプローブを当接し、前記プローブと前記電極膜の間に流れる電流を測定する。前記第1貫通孔に前記除去液を注入し、前記半導体基板と前記補強板を分離する。前記補強板から分離された前記半導体基板を、チップに切断する。以下、本発明の実施例について図面を参照しながら説明する。本実施例に係る半導体装置の製造方法について図1乃至図6を用いて説明する。図1は本実施例の半導体装置を示す図で、図1aはその平面図、図1bは図1aのA-A線に沿って切断し矢印方向に眺めた断面図、図2は半導体装置の要部を示す断面図である。図3は補強板を示す図で、図3aはその平面図、図3bは図3aのB-B線に沿って切断し矢印方向に眺めた断面図、図4はその製造工程を順に示す断面図である。図5乃至図8は半導体装置の製造工程を順に示す断面図である。図1に示すように、本実施例の半導体装置10では、半導体基板11は、例えば直径200mm、厚さが50μmのN型シリコン基板である。半導体基板11には複数の縦型の半導体素子12、例えばサイズが数mmのパワー半導体素子が形成されている。複数の半導体素子12は、オリエンテーションフラット13に平行なX方向にピッチP1で配列され、X方向に直行するY方向にピッチP2で配列されている。X方向に隣り合う半導体素子12の間が、X方向にピッチP1で配列されたダイシングライン14である。同様に、Y方向に隣り合う半導体素子12の間が、Y方向にピッチP2で配列されたダイシングライン15である。即ち、ダイシングライン14、15は、半導体基板11の第1の面11aに格子状に形成されている。半導体素子12は、ダイシングライン14、15で囲まれた矩形状格子領域に形成されている。半導体装置10の製造工程において素子特性を測定するために、半導体素子12には、半導体基板11の第1の面11aに素子特性測定用の第1パッド16、17、18が形成されている。図1には、測定用の第1パッド16、17、18以外のパッド、例えばボンディング用のパッドは記載されていない。半導体基板11の第1の面11aと対向する第2の面11bには、電極膜19が形成されている。半導体基板11は、半導体装置10の製造工程において研削され、当初の厚さ、例えば700μmから50μmに薄化されている。後述するように、半導体基板11は、補強板に貼り付けられた状態で薄化される。電極膜19は、補強板に貼り付けられた状態で形成される。半導体装置10は、ウェハー状であるが、最終的には半導体素子12を有する半導体チップに分割される。半導体基板11がダイシングデープ上に載置され、例えば厚さ50μmのブレードにより、ダイシングライン14およびダイシングライン15のそれぞれに沿って切断される。ダイシングライン14およびダイシングライン15の幅は、それぞれ例えばブレードの厚さの2倍の100μm程度である。上述した素子特性の測定は、半導体基板11を薄化/機能の作り込みを行った後、多くはダイシングされる直前に行われる。半導体素子12は、高温環境での動作保証をするために、所定の温度条件で素子特性を取得する必要がある。半導体基板11は50μmに薄化されると、大きな反りが発生するので、作業中に半導体基板が破損しやすくなる。半導体素子12は、例えばIGBTInsulatedGateBipolarTransistorである。IGBTの構造は周知であるが、以下簡単に説明する。図2に示すように、IGBTでは、N型バッファ層21の一方の面上にN-型ドリフト層22が形成されている。N-型ドリフト層22の上部の一部にP型ベース層23が形成されている。P型ベース層23の上部の一部にN型ソース層カソード24が形成されている。N-型ドリフト層22とN型ソース層24に挟まれたP型ベース層23を跨ぐように、P型ベース層23上にゲート絶縁膜図示せずを介してゲート電極25が形成されている。ゲート電極25を覆うように絶縁膜26が形成されている。P型ベース層23に電気的に接続されたソースメタル27、ゲート電極に電気的に接続された図示されないゲートメタルが形成されている。N型バッファ層21の他方の面上にP型ドレイン層アノード28が形成されている。P型ドレイン層28上にドレインメタル29が形成されている。N-型ドリフト層22、P型ベース層23、N型ソース層24およびゲート電極25により、NチャネルMOSトランジスタ構造が形成されている。P型ドレイン層28、N型バッファ層21およびP型ベース層23により、PNPバイポーラトランジスタが構成されている。PNPバイポーラトランジスタが伝導度変調を起こすことにより、低飽和電圧特性を実現している。第1パッド16は、例えばソースメタル27に電気的に接続されている。第1パッド17は、例えばゲートメタルに電気的に接続されている。第1パッド18は、例えば素子の温度または素子に流れる電流などをモニターするためのセンス素子に接続されている。電極膜19がドレインメタル29である。図3に示すように、補強板30は、半導体基板11が見透かせる透明な基板、たとえばガラス板である。補強板30のサイズは、当初の半導体基板11と略同じサイズで、直径200mm、厚さ700μmである。補強板30には、図1に示す第1パッド16、17、18に対応した第1貫通孔31、32、33が形成されている。第1貫通孔31、32、33は、半導体素子12の特性を測定するときに、第1貫通孔31、32、33を通してプローブを第1パッド16、17、18に接触させるための孔である。そのため、第1貫通孔31、32、33の側面には、プローブの先端が第1貫通孔31、32、33に挿入し易いように、第2の面30bから第1の面30aに向かって末広がり状第1の面30a側から見て順テーパ状の傾斜をつけておくとよい。側面の傾斜角度θは、プローブが滑り込みやすく、第1貫通孔31、32、33の第1の面30a側の開口が隣接する別のパッドに干渉しないようにする観点から、例えば10度から20度程度が適当である。更に、補強板30には、第1パッド16、17、18と第1貫通孔31、32、33が位置合わせし易いように、半導体基板11のオリエンテーションフラット13と略同じのオリエンテーションフラット34を形成しておくとよい。第1貫通孔31、32、33を有する補強板30は、例えば次のようにして形成する。図4aに示すように、ガラス板40上に、フォトリソグラフィ法にてフォーカスおよび露光量を制御することにより順テーパ状の開口41aを有するレジスト膜41を形成する。次に、図4bに示すように、レジスト膜41をマスクとして、例えばフッ素系ガスを用いたRIEReactiveIonetching法によりガラス板40を異方性エッチングする。このとき、ガラス板40とレジスト膜41の選択比に応じてレジスト膜41もエッチングされるので、レジスト膜41の開口幅が徐々に大きくなる。その結果、順テーパ形状の第1貫通孔31、32、33が形成される。次に、残ったレジスト膜41を、例えばアッシャーを用いて除去することにより、第1貫通孔31、32、33を有する補強板30が得られる。補強板30の厚さが700μm、第1貫通孔31、32、33のサイズが、例えば100μmのとき、第1貫通孔31、32、33のアスペクトは7である。第1貫通孔31、32、33は、例えばシリコン深堀用と呼ばれるRIE装置を用いることにより形成することができる。また、順テーパ状の開口を有するレジスト膜41はインプリント法により形成することもできる。次に、本実施例の半導体装置10の製造方法について説明する。本実施例の半導体装置10の製造方法は、半導体装置10がウェハー状態および動作時に近い条件で半導体素子12の素子特性が取得できるように構成されている。図5aに示すように、当初の厚さ700μmの半導体基板11の第1の面11aに、半導体素子12としてIGBT図示せずを、コレクタとなるP型ドレイン層28およびドレインメタル29を除いて形成する。具体的には、N型バッファ層21となるN型半導体基板11上にN-型ドリフト層22を、例えばエピタキシャル法により形成する。N-型ドリフト層22の上部の一部にP型ベース層23を、例えばイオン注入法により形成する。P型ベース層23の上部の一部にN型ソース層24を、例えばイオン注入法により形成する。N-型ドリフト層22とN型ソース層24に挟まれたP型ベース層23上にゲート絶縁膜を、例えば熱酸化法により形成する。ゲート絶縁膜上にゲート電極25として、例えばCVDChemicalVaporDeposition法によるポリシリコン膜を形成する。ゲート電極25を覆う絶縁膜26として、例えばCVD法によるシリコン酸化膜を形成する。絶縁膜26、絶縁膜26から露出したP型ベース層23およびN型ソース層24上にソースメタル27として、例えばスパッタリング法によりアルミニウムAl膜を形成する。同様に、ゲート電極25に電気的に接続されたゲートメタルを形成する。半導体素子12の素子特性を測定するために測定用の第1パッド16、17、18を、半導体基板11の第1の面11aに選択的に形成する。次に、図5bに示すように、半導体基板11上に第1パッド16、17、18を覆うように接着剤42を塗布する。接着剤42は耐熱性例えば200°Cまでを有する接着剤で、例えばレジスト材から感光成分を除去したものを用いる。レジスト材は、塗布および剥離が容易である。半導体基板11上の第1パッド16、17、18と第1貫通孔31、32、33が上下重なるように位置合わせし、半導体基板11の上方から補強板30を重ねる。このとき、補強板30がガラス板で、補強板30を見透かして第1パッド16、17、18の位置が視認できるため、位置合わせが容易である。次に、図5cに示すように、接着剤42を挟んで補強板30を半導体基板11に押し当て、接着剤42をキュアし、半導体基板11と補強板30を張り合わせる接合する。この段階では、接着剤40は第1貫通孔31、32、33の第2の面30bより盛り上がっており、第1パッド16、17、18は接着剤42で覆われている。次に、図6aに示すように、半導体基板11を700μmから50μmに薄化する。具体的には、補強板30を、例えば研削盤のステージに固定し、半導体基板11を第2の面11b側から研削する。半導体基板11を所定の厚さまで研削したら、半導体基板11の第2の面11b側に生じた破砕層を、例えばウェットエッチングにより除去する。更に、半導体基板11の第2の面11b側をポリッシュし、半導体基板11の平坦度を向上させる。これにより、半導体基板11は、補強板30により補強されて、略当初の厚さを維持している。以後、通常通り、半導体基板11を流品することが可能である。次に、図6bに示すように、半導体基板11の第2の面11bにP型ドレイン層28図示せずを形成し、P型ドレイン層28上にドレインメタル29電極膜19を形成する。具体的には、半導体基板11の第2の面11b側にP型不純物として、例えばホウ素Bをイオン注入して活性化処理をおこなう。活性化処理は、例えばマイクロ波照射によるRTARapidThermalAnnealing法で行う。半導体基板11の第1の面11a側の温度が、接着剤42の耐熱温度を越えないようにするためである。P型ドレイン層28上に、例えばスパッタリング法によりAl膜を形成する。この段階で、半導体素子12であるIGBTが得られる。次に、図6cに示すように、第1貫通孔31、32、33に接着剤42の除去液43、例えばシンナー系の有機溶剤を注入して、第1貫通孔31、32、33の底部および底部の周りの接着剤42を除去する。これにより、第1貫通孔31、32、33の底部に、第1パッド16、17、18が露出する。以後、第1パッド16、17、18とプローブのコンタクトが可能になる。次に、図7に示すように、補強板30が半導体基板11に張り合わされた状態で、半導体素子12の特性を測定する。具体的には、半導体基板11をステージ44上に固定する。ステージ44には、ヒータ図示せずが内蔵されている。ヒータにより、半導体基板11は、半導体素子12の所定の保証温度等まで加熱される。プローブ45、46、47を第1貫通孔31、32、33に挿入し、パッド16、17、18に接触させる。第1貫通孔31、32、33は順テーパ状なので、プローブ45、46、47の挿入は容易である。半導体素子12の特性の検査は、テスター48を用いて行う。例えば、プローブ46を介して第1パッド17にゲート電圧を印加し、プローブ45と電極膜19の間に流れる電流を測定する。測定結果に応じて半導体素子12の良否判定を行ない、不良品をマーキングしてもよい。また、測定結果に応じて半導体素子12をランク分けしてもよい。次に、図8aに示すように、補強板30が張り合わされた半導体基板11を、ステージ44から取り外し、ダイシングシート49に貼り付ける。ダイシングシート49はダイシングリング50により等方的に伸長されている。次に、図8bに示すように、第1貫通孔31、32、33に接着剤42の除去液51を注入する。第1貫通孔31、32、33を通して、補強板30と第1パッド16、17、18の隙間に除去液51が浸入し、接着剤42は横方向に溶解され、アンダーカットが進行する。次に、図8cに示すように、アンダーカットにより、大方の接着剤42が除去されると、半導体基板11と補強板30は自然に分離する。半導体基板11から分離された補強板30は、洗浄して保管しておく。これにより、補強板30は何度でも繰り返して使用することが可能である。次に、ダイシングリング50をダイザのステージに固定し、半導体基板11をダイシングライン14、15に沿ってダイシングする。これにより、半導体装置10は半導体素子12を有する半導体チップに分割される。以上説明したように、本実施例では、半導体基板11を薄化する際に、半導体基板11に第1パッド16、17、18と対応する第1貫通孔31、32、33を有する補強板30を張り合わせている。その結果、その後の工程から半導体素子12の特性を測定する工程まで、半導体基板11を破損することなく流品することができる。従って、半導体基板の薄化工程および薄化後の工程において半導体基板を補強し、且つ補強したまま素子特性が取得できる半導体装置の製造方法および補強板が得られる。ここでは、補強板30がガラスである場合について説明したが、可視光に対する透明性と耐熱性を有していれば良く、樹脂を用いても構わない。また、赤外光に対して透明なシリコンを用いることもできる。赤外用光源と赤外用カメラを用いて、第1パッド16、17、18と第1貫通孔31、32、33の位置合わせをおこなうことができる。但し、シリコンは絶縁体ではないので、できるだけ比抵抗の高いシリコンを用いるか、またはシリコン補強板の表面に熱酸化膜を形成しておくとよい。半導体素子12が、IGBTである場合について説明したが、その他の縦型半導体素子、例えば、トレンチゲートMOSトランジスタ、ダイオードでも同様に実施することができる。横型の半導体素子に適用しても、特に問題は無い。本発明の実施例2に係る半導体装置の製造方法について図9乃至図12を用いて説明する。図9は本実施例の補強板を示す断面図、図10は補強板の製造工程を順に示す断面図、図11および図12は半導体装置の製造方法の要部を順に示す断面図である。本実施例において、上記実施例1と同一の構成部分には同一符号を付してその部分の説明は省略し、異なる部分について説明する。本実施例が実施例1と異なる点は、補強板の貫通孔の開口をパッドで封着したことにある。即ち、図9に示すように、本実施例の半導体装置の製造方法に用いられる補強板60では、第1貫通孔31、32、33の第2の面60b側の開口が、第2パッド61、62、63で封着されている。更に、第1パッド16、17、18と対応しない第2貫通孔64が形成されている。第2パッド61、62、63は、例えば厚さ10乃至30μmの金メッキ膜である。第2貫通孔64は、第1貫通孔31、32、33と同様な順テーパ状である。第2パッド61、62、63は、第1パッド16、17、18と接触させることにより、接着剤42を介して半導体基板11と補強板60を張り合わせるときに、第1パッド16、17、18が接着剤42で覆われないように設けられている。第2貫通孔64には、接着剤42が注入される。第2貫通孔64は、半導体基板11と補強板60の隙間に接着剤42を浸入させる注入口として設けられている。補強板60は、例えば次のようにして形成する。図10aに示すように、ガラス板70の第2の面70b上に、例えば無電界メッキ法により厚さ10乃至30μmの金メッキ膜71を形成する。金メッキ膜71上に、図9に示す第1貫通孔31、32、33の第2の面60b側の開口に対応するマスク材としてレジスト膜72を形成する。次に、図10bに示すように、レジスト膜72をマスクとして、金メッキ膜71を、例えば王水系またはヨウ素系の金エッチング液を用いてウェットエッチングする。これにより、図9に示す第1貫通孔31、32、33の第2の面60b側の開口を封着するための第2パッド61、62、63が形成される。次に、図10cに示すように、レジスト膜72を除去し、ガラス板70の第2の面70bに保護テープ74を貼り付け、第2パッド61、62、63を保護する。ガラス板70を反転させて、ガラス板70の第1の面70aに、図4aと同様にして第1貫通孔31、32、33および第2貫通孔64に対応する開口を有する順テーパ状のレジスト膜73を形成する。次に、図10dに示すように、図4bと同様にして、レジスト膜73をマスクとして、RIE法によりガラス板70を異方性エッチングし、第1貫通孔31、32、33および第2貫通孔64を形成する。このとき、金メッキ膜71は、RIE法によりエッチングされない。最後に、レジスト膜73および保護テープ74を除去することにより、図9に示す第1貫通孔31、32、33の第2の面60b側の開口を封着する第2パッド61、62、63および第2貫通孔64を有する補強板60が得られる。次に、本実施例の半導体装置の製造方法について説明する。図11aに示すように、半導体基板11の第1パッド16、17、18と補強板70の第2パッド61、62、63が重なるように位置合わせして接触させる。この状態を維持して、第2貫通孔64に接着剤75を注入する。注入された接着剤75は、半導体基板11と補強板60の隙間に浸入する。次に、図11bに示すように、接着剤75をキュアすることにより、半導体基板11と補強板60が張り合わされる。このとき、第1貫通孔31、32、33の第2の面60b側の開口が封着されているので、第2パッド61、62、63の上面は、接着剤42で覆われることなく露出している。第2貫通孔64では、接着剤75は第2貫通孔64の底部より盛り上がっている。次に、図11cに示すように、図6aおよび図6bと同様にして、半導体基板11を薄化した後、Pドレイン層28、ドレインメタル29電極膜19を形成する。次に、図12aに示すように、プローブ45、46、47を第2パッド61、62、63に当接させて、図7と同様にして、半導体素子12の素子特性を検査する。次に、図12bに示すように、図8aと同様にして、補強板60が張り合わされた半導体基板11を、ダイシングシート49に貼り付けた後、第2貫通孔64に接着剤75の除去液76を注入する。第2貫通孔64を通して、補強板60と半導体基板11に挟まれた接着剤75は横方向に溶解され、アンダーカットが進行する。アンダーカットにより、大方の接着剤75が除去されると、半導体基板11と補強板60は自然に分離される。半導体基板11から分離された補強板60は、洗浄して保管しておく。このとき、第2パッド61、62、63を破損しないように行うことはいうまでもない。これにより、補強板60は何度でも繰り返し使用することが可能である。以上説明したように、本実施例では、第1貫通孔31、32、33の第2の面60b側の開口を封着する第2パッド61、62、63および第2貫通孔64を有する補強板60を半導体基板11に張り合わせている。その結果、プローブ45、46、47が当接する第2パッド61、62、63の上面が接着剤75で覆われるのを防止することができる利点がある。図6cに示す第1パッド31、32、33を覆う接着剤42を除去する無駄な工程を削減することができる。本発明の実施例3に係る半導体装置の製造方法について図13乃至図15を用いて説明する。図13は本実施例の補強板を示す断面図、図14は補強板の製造工程の要部を順に示す断面図、図15は半導体装置の製造方法の要部を示す断面図である。本実施例において、上記実施例1と同一の構成部分には同一符号を付してその部分の説明は省略し、異なる部分について説明する。本実施例が実施例2と異なる点は、貫通孔の開口を封着する第2パッドを補強板上に引き出したことにある。即ち、図13に示すように、本実施例の半導体装置の製造方法に用いられる補強板80では、補強板80の第1の面80a上に第3パッド81、82、83が形成されている。第3パッド81、82、83は、第1貫通孔31、32、33の傾斜した側面に沿って形成された配線81a、82a、83aを介して、第2パッド61、62、63に電気的に接続されている。第3パッド81、82、83は、シード膜84を介して補強板80の第1の面80a上に形成されている。配線81a、82a、83は、シード膜84を介して第1貫通孔31、32、33の内面側面および底面全体に形成されている。シード膜84は、電界メッキ法による第3パッド81、82、83の形成を容易にするために設けられている。第3パッド81、82、83に、プローブ45、46、47が当接する。第3パッド81、82、83は、第1貫通孔31、32、33を通さずに、プローブ45、46、47と半導体素子12の電気的接続が得られるように設けられている。補強板80は、例えば次のようにして形成する。図10dに示す工程の次に、図14aに示すように、ガラス板70の第1の面70a側に、シード膜84として、例えばTiN膜91をスパッタリング法により形成する。TiN膜91は、第1の面70a、第1および第2貫通孔31、32、33、64の側面、第2パッド61、62、63および保護テープ74の露出部上にコンフォーマルに形成される。次に、図14bに示すように、フォトリソグラフィ法により第1貫通孔31、32、33の内面および第1貫通孔31、32、33の一方の側壁に連続する第1の面70aの一部を露出し、第2貫通孔64を埋め込むレジスト膜92を形成する。次に、図14cに示すように、レジスト膜92をマスクとして、第1貫通孔31、32、33の内面および第1貫通孔31、32、33の一方の側壁に連続する第1の面70aの一部に金メッキ膜93を電界メッキ法により形成する。次に、図14dに示すように、レジスト膜92を除去した後、金メッキ膜93をマスクとして露出したTiN膜91を、例えばウェットエッチングにより除去する。これにより、第3パッド81、82、83および配線81a、82a、83aが形成される。保護テープ74を除去することにより、図13に示す補強板80が得られる。次に、本実施例の半導体装置の製造方法について説明する。本実施例の半導体装置の製造方法は、基本的に図11および図12に示す方法と同様である。即ち、半導体基板11の第1パッド16、17、18と補強板80の第2パッド61、62、63が重なるように位置合わせして接触させる。第2貫通孔64に接着剤75を注入して、キュアすることにより、半導体基板11と補強板80を張り合わせる。但し、半導体素子12の特性を測定するところが異なっている。図15に示すように、プローブ45、46、47は、第2パッド61、62、63ではなく、第3パッド81、82、83に当接される。これにより、プローブ45、46、47を第1貫通孔31、32、33に挿入する必要がなくなる。第1貫通孔31、32、33を通さずに、プローブ45、46、47と半導体素子12の電気的接続を得ることが可能である。以上説明したように、本実施例では、第1の面80a上に引き出された第3パッド81、82、83を有する補強板80を半導体基板11に張り合わせている。その結果、プローブ45、46、47を第1貫通孔31、32、33に挿入することなく、プローブ45、46、47と半導体素子12の電気的接続が容易に得られる利点がある。更に、プローブ45、46、47が第2パッド61、62、63に当接しないので、第2パッド61、62、63の減耗が防止される利点がある。これにより、補強板80の耐久性が向上し、長期間繰り返し使用することができる。本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる本発明は、以下の付記に記載されているような構成が考えられる。付記1前記半導体基板を所定の温度に加熱して、前記電流を測定する請求項1乃至請求項2に記載の半導体装置の製造方法。付記2前記補強板を、洗浄して繰り返し使用する請求項1乃至請求項2に記載の半導体装置の製造方法。付記3前記補強板は、ガラス、樹脂またはシリコンである請求項5に記載の補強板。付記4前記第1貫通孔は、前記第2の面側から前記第1の面側に向かって末広がり状に傾斜した側面を有する請求項3に記載の補強板。付記5前記第2貫通孔は、前記第2の面側から前記第1の面側に向かって末広がり状に傾斜した側面を有する請求項4に記載の補強板。付記6前記側面の傾斜角度が、10度以上20度以下である付記4および付記5に記載の補強板。付記7前記補強板は、前記第1貫通孔の前記第2の面側の開口を封着する第2パッドと、前記第1パッドに対応しない第2貫通孔を有し、前記第1パッドと前記第2パッドを上下重ね合わせ、前記第2貫通孔に接着剤を注入して、前記半導体基板と前記補強板を接合し、前記第2パッドにプローブを当接し、前記プローブと前記電極膜の間に流れる電流を測定し、前記第2貫通孔に前記除去液を注入し、前記半導体基板と前記補強板を分離する請求項1に記載の半導体装置の製造方法。