フライングキャパシタの充放電用スイッチとして、半導体装置に集積化されたフローティングNMOSFETのボディダイオードを用いることを特徴とするチャージポンプ。前記フローティングNMOSFETは、p型半導体基板と、前記p型半導体基板上に形成されたn型ウェルと、前記n型ウェル内に形成されたp型ウェルと、前記p型ウェル内に形成されたn型ソース領域及びn型ドレイン領域と、前記n型ソース領域と前記n型ドレイン領域との間に挟まれたチャネル領域上に形成されたゲート電極と、を有することを特徴とする請求項1に記載のチャージポンプ。前記p型ウェルは、前記n型ウェルによって前記p型半導体基板から電気的に絶縁されていることを特徴とする請求項2に記載のチャージポンプ。前記p型半導体基板は、接地端に接続されていることを特徴とする請求項3に記載のチャージポンプ。前記n型ウェルは、前記p型半導体基板内に埋込形成されたn型埋込絶縁層と、前記n型埋込絶縁層を取り囲むように前記p型半導体基板の表層まで積層形成されたn型エピタキシャル絶縁層と、を含むことを特徴とする請求項4に記載のチャージポンプ。前記フローティングNMOSFETは、前記p型ウェルと前記n型埋込絶縁層との間に形成されたp型低絶縁層を有することを特徴とする請求項5に記載のチャージポンプ。前記フライングキャパシタを充放電させて入力電圧よりも高い正の出力電圧を生成することを特徴とする請求項2~請求項6のいずれか一項に記載のチャージポンプ。前記n型ウェル、前記p型ウェル、前記n型ソース領域、及び、前記ゲート電極が互いに短絡されて前記ボディダイオードのアノードとなり、前記n型ドレイン領域が前記ボディダイオードのカソードとなることを特徴とする請求項7に記載のチャージポンプ。前記フライングキャパシタを充放電させて入力電圧から負の出力電圧を生成することを特徴とする請求項2~請求項6のいずれか一項に記載のチャージポンプ。前記p型ウェル、前記n型ソース領域、及び、前記ゲート電極が互いに短絡されて前記ボディダイオードのアノードとなり、前記n型ドレイン領域が前記ボディダイオードのカソードとなり、前記n型ウェルが接地端に接続されていることを特徴とする請求項9に記載のチャージポンプ。前記p型ウェルが前記ボディダイオードのアノードとなり、前記n型ソース領域、前記n型ドレイン領域、及び、前記ゲート電極が互いに短絡されて前記ボディダイオードのカソードとなり、前記n型ウェルが接地端に接続されていることを特徴とする請求項9に記載のチャージポンプ。前記出力電圧の印加端と接地端との間に接続される静電保護素子として、前記半導体装置に集積化されたフローティングNMOSFETのボディダイオードを用いることを特徴とする請求項9~請求項11のいずれか一項に記載のチャージポンプ。前記フライングキャパシタは、前記半導体装置に外部接続されていることを特徴とする請求項1~請求項12のいずれか一項に記載のチャージポンプ。前記フライングキャパシタは、前記半導体装置に集積化されていることを特徴とする請求項1~請求項12のいずれか一項に記載のチャージポンプ。請求項1~請求項14のいずれか一項に記載のチャージポンプを有することを特徴とする電源装置。しかしながら、上記従来例の電源装置では、正チャージポンプCPPと負チャージポンプCPNをICの外部回路として形成するために、多くのディスクリート部品が必要となるので、プリント配線基板の面積増大やコストアップなどが問題となっていた。なお、ダイオードをIC内部に集積化する場合、一般にはPMOSFET[Pchanneltypemetaloxidesemiconductorfieldeffecttransistor]のボディダイオードZ1が用いられる図10を参照。しかしながら、チャージポンプに含まれるダイオードキャパシタ充放電用スイッチとして、PMOSFETのボディダイオードZ1を用いた場合には、このボディダイオードZ1がオンする際に、PMOSFETに寄生するPNP型バイポーラトランジスタZ2を介する経路で、PMOSFETのドレインから半導体基板に向けた電流が流れるので、この電流が損失となってしまう。特に、チャージポンプに含まれるダイオードとキャパシタの双方をIC内部に集積化する場合には、キャパシタの容量値が非常に小さくなるので例えば数pF、チャージポンプの電流供給能力が非常に小さくなる。そのため、PMOSFETのドレインから半導体基板側に電流が逃げるような従来構成では、チャージポンプによる昇圧動作に支障を来たすおそれがあった。また、負チャージポンプCPNに含まれるダイオードとして、PMOSFETのボディダイオードZ1を用いるためには、半導体基板に負電圧を印加しておかなければならず、取り扱いが困難であった。本発明は、本願の発明者らにより見出された上記の問題点に鑑み、プリント配線基板上の実装面積削減やコスト削減を実現することのできるチャージポンプ、及び、これを用いた電源装置を提供することを目的とする。上記目的を達成するために、本発明に係るチャージポンプは、フライングキャパシタの充放電用スイッチとして、半導体装置に集積化されたフローティングNMOSFETのボディダイオードを用いる構成第1の構成とされている。なお、上記第1の構成から成るチャージポンプにおいて、前記フローティングNMOSFETは、p型半導体基板と、前記p型半導体基板上に形成されたn型ウェルと、前記n型ウェル内に形成されたp型ウェルと、前記p型ウェル内に形成されたn型ソース領域及びn型ドレイン領域と、前記n型ソース領域と前記n型ドレイン領域との間に挟まれたチャネル領域上に形成されたゲート電極と、を有する構成第2の構成にするとよい。また、上記第2の構成から成るチャージポンプにおいて、前記p型ウェルは、前記n型ウェルによって前記p型半導体基板から電気的に絶縁されている構成第3の構成にするとよい。また、上記第3の構成から成るチャージポンプにおいて、前記p型半導体基板は、接地端に接続されている構成第4の構成にするとよい。また、上記第4の構成から成るチャージポンプにおいて、前記n型ウェルは、前記p型半導体基板内に埋込形成されたn型埋込絶縁層と、前記n型埋込絶縁層を取り囲むように前記p型半導体基板の表層まで積層形成されたn型エピタキシャル絶縁層と、を含む構成第5の構成にするとよい。また、上記第5の構成から成るチャージポンプにおいて、前記フローティングNMOSFETは、前記p型ウェルと前記n型埋込絶縁層との間に形成されたp型低絶縁層を有する構成第6の構成にするとよい。また、上記第2~第6いずれかの構成から成るチャージポンプは、前記フライングキャパシタを充放電させて入力電圧よりも高い正の出力電圧を生成する構成第7の構成にするとよい。また、上記第7の構成から成るチャージポンプにおいては、前記n型ウェル、前記p型ウェル、前記n型ソース領域、及び、前記ゲート電極が互いに短絡されて前記ボディダイオードのアノードとなり、かつ、前記n型ドレイン領域が前記ボディダイオードのカソードとなる構成第8の構成にするとよい。また、上記第2~第6いずれかの構成から成るチャージポンプは、前記フライングキャパシタを充放電させて入力電圧から負の出力電圧を生成する構成第9の構成にするとよい。また、上記第9の構成から成るチャージポンプにおいては、前記p型ウェル、前記n型ソース領域、及び、前記ゲート電極が互いに短絡されて前記ボディダイオードのアノードとなり、前記n型ドレイン領域が前記ボディダイオードのカソードとなり、前記n型ウェルが接地端に接続されている構成第10の構成にするとよい。また、上記第9の構成から成るチャージポンプにおいては、前記p型ウェルが前記ボディダイオードのアノードとなり、前記n型ソース領域、前記n型ドレイン領域、及び、前記ゲート電極が互いに短絡されて前記ボディダイオードのカソードとなり、前記n型ウェルが接地端に接続されている構成第11の構成にするとよい。また、上記第9~第11いずれかの構成から成るチャージポンプは、前記出力電圧の印加端と接地端との間に接続される静電保護素子として、前記半導体装置に集積化されたフローティングNMOSFETのボディダイオードを用いる構成第12の構成にするとよい。また、上記第1~第12いずれかの構成から成るチャージポンプにおいて、前記フライングキャパシタは前記半導体装置に外部接続された構成第13の構成にするとよい。また、上記第1~第12いずれかの構成から成るチャージポンプにおいて、前記フライングキャパシタは、前記半導体装置に集積化された構成第14の構成にするとよい。また、本発明に係る電源装置は、上記第1~第14いずれの構成から成るチャージポンプを有する構成第15の構成とされている。本発明によれば、プリント配線基板上の実装面積削減やコスト削減を実現することのできるチャージポンプ、及び、これを用いた電源装置を提供することが可能となる。<正チャージポンプ>図1は、正チャージポンプの一構成例を示す図である。本構成例の正チャージポンプ100は、半導体装置110と、フライングキャパシタ120と、出力キャパシタ130とを有する。半導体装置110には、フローティングNMOSFET[NchanneltypeMOSFET]111及び112が集積化されている。フローティングNMOSFET111及び112のソースドレイン間には、それぞれ、ボディダイオード111d及び112dが付随している。本構成例の正チャージポンプ100は、フライングキャパシタ120の充放電用スイッチとして、これらのボディダイオード111d及び112dを用いる点に特徴を有している。フローティングNMOSFET111及び112のデバイス構造については後ほど詳細に説明する。ボディダイオード111dのアノードは、入力電圧INの印加端に接続されている。ボディダイオード111dのカソードは、フライングキャパシタ120の第1端に接続されている。フライングキャパシタ120の第2端は、スイッチ電圧SW入力電圧INと接地電圧GNDとの間でパルス駆動される矩形波電圧の印加端に接続されている。ボディダイオード112dのアノードは、フライングキャパシタ120の第1端に接続されている。ボディダイオード112dのカソードは、出力電圧OUTの印加端と出力キャパシタ130の第1端に接続されている。出力キャパシタ130の第2端は、接地端に接続されている。上記構成例の正チャージポンプ100において、スイッチ電圧SWがローレベルGNDであるときには、ボディダイオード111dが順バイアス状態となり、ボディダイオード112dが逆バイアス状態となる。従って、入力電圧INの印加端からボディダイオード111d及びフライングキャパシタ120を介してスイッチ電圧SWGNDの印加端に至る経路を流れる電流により、フライングキャパシタ120の充電が行われる。このとき、フライングキャパシタ120の第1端に現れる電圧V1は、ほぼ入力電圧INとなる。その後、スイッチ電圧SWがローレベルGNDからハイレベルINに上昇すると、フライングキャパシタ120に蓄えられている電荷の保存則により、電圧V1にもスイッチ電圧SWの上昇GND→INに相当する上昇IN→2×INが生じる。このとき、ボディダイオード111dが逆バイアス状態となり、ボディダイオード112dが順バイアス状態となる。従って、電圧V1の印加端からボディダイオード112d及び出力キャパシタ130を介して接地端に至る経路を流れる電流により、出力キャパシタ130の充電が行われる。このとき、出力キャパシタ130の第1端に現れる出力電圧OUTは、ほぼ電圧V1=2×INとなる。従って、本構成例の正チャージポンプ100では、スイッチ電圧SWを用いてフライングキャパシタ120を充放電させることにより、入力電圧INよりも高い正の出力電圧OUT=2×INを生成することができる。図2は、フローティングNMOSFET111の縦断面図である。なお、フローティングNMOSFET111及び112は、いずれも同一のデバイス構造を有するので、ここではフローティングNMOSFET111のみを例に挙げて説明を行う。フローティングNMOSFET111は、p型半導体基板A1と、n型埋込絶縁層A2と、n型エピタキシャル絶縁層A3と、p型低絶縁層A4と、p型ウェルA5と、n型ソース領域A6と、n型ドレイン領域A7と、ゲート電極A8と、コンタクト領域A9~A11と、を含む。p型半導体基板A1は、半導体装置110の回路素子を集積化するための母材である。n型埋込絶縁層A2は、p型半導体基板A1内に埋込形成されたn型不純物層いわゆるB/L[buriedlayer]層である。n型エピタキシャル絶縁層A3は、n型埋込絶縁層A2を取り囲むようにp型半導体基板A1の表層まで積層形成されたn型不純物層である。すなわち、フローティングNMOSFET111では、n型埋込絶縁層A2とn型エピタキシャル絶縁層A3によって、p型半導体基板A1上にn型ウェルA2A3が形成されている。p型低絶縁層A4は、p型ウェルA5とn型埋込絶縁層A2との間に形成されたp型不純物層いわゆるL/I[lowisolation]層である。p型ウェルA5は、n型ウェルA2A3内に形成されたp型不純物層である。すなわち、p型ウェルA5は、n型ウェルA2A3によってp型半導体基板A1から電気的に絶縁されている。なお、p型ウェルA5は、フローティングNMOSFET111のバックゲート領域BGに相当する。n型ソース領域A6は、フローティングNMOSFET111のソースSとして、p型ウェルA5内に形成されたn型不純物領域である。n型ドレイン領域A7は、フローティングNMOSFET111のドレインDとして、p型ウェルA5内に形成されたn型不純物領域である。ゲート電極A8は、フローティングNMOSFET111のゲートGとして、n型ソース領域A6とn型ドレイン領域A7との間に挟まれたチャネル領域上に形成されたメタル電極である。コンタクト領域A9は、フローティングNMOSFET111のバックゲートBGと電気的接続を確立するために、p型ウェルA5内に形成されたp型不純物領域である。コンタクト領域A10は、n型ウェルA2A3との電気的な接続を確立するために、n型エピタキシャル絶縁層A3内に形成されたn型不純物領域である。コンタクト領域A11は、p型半導体基板A1との電気的な接続を確立するために、p型半導体基板A1内に形成されたp型不純物領域である。なお、p型半導体基板A1は、このコンタクト領域A11を介して接地端に接続されている。上記のデバイス構造を持つフローティングNMOSFET111では、n型ウェルA2A3、p型ウェルA5、n型ソース領域A6、及び、ゲート電極A8が互いに短絡されてボディダイオード111dのアノードとなり、かつ、n型ドレイン領域A7がボディダイオード111dのカソードとなる。なお、上記のデバイス構造を持つフローティングNMOSFET111には、p型半導体基板A1をコレクタとし、n型埋込絶縁層A2をベースとし、p型低絶縁層A4をエミッタとしたpnp型バイポーラトランジスタ111pが付随する。ただし、トランジスタ111pは、ベースエミッタ間が短絡されているので、オンすることはない。このように、フライングキャパシタの充放電用スイッチとして、フローティングNMOSFETに付随するボディダイオードを用いた正チャージポンプ100であれば、寄生素子の影響を受けることなく、従来外付け部品として構成されていた充放電用スイッチを半導体装置に集積化することができるので、プリント配線基板上の実装面積削減やコスト削減を実現することが可能となる。なお、pnp型バイポーラトランジスタ111pの意図しないオン遷移を避けるためには、コンタクト領域A10及びA11をできる限り大きく設計しておくことが望ましい。<負チャージポンプ>図3は、負チャージポンプの第1構成例を示す図である。第1構成例の負チャージポンプ200は、半導体装置210と、フライングキャパシタ220と、出力キャパシタ230とを有する。半導体装置210には、フローティングNMOSFET211~213が集積化されている。フローティングNMOSFET211~213のソースドレイン間には、それぞれ、ボディダイオード211d~213dが付随している。第1構成例の負チャージポンプ200は、フライングキャパシタ220の充放電用スイッチ、及び、出力電圧OUTの印加端と接地端との間に接続される静電保護素子として、これらのボディダイオード211d~213dを用いる点に特徴を有している。フローティングNMOSFET211~213のデバイス構造については、後ほど詳細に説明する。ボディダイオード211dのカソードは、接地端に接続されている。ボディダイオード211dのアノードは、フライングキャパシタ220の第1端に接続されている。フライングキャパシタ220の第2端は、スイッチ電圧SW入力電圧INと接地電圧GNDとの間でパルス駆動される矩形波電圧の印加端に接続されている。ボディダイオード212dのカソードは、フライングキャパシタ220の第1端に接続されている。ボディダイオード212dのアノードは、出力電圧OUTの印加端と出力キャパシタ230の第1端に接続されている。出力キャパシタ230の第2端は、接地端に接続されている。ボディダイオード213dのカソードは、接地端に接続されている。ボディダイオード213dのアノードは、出力電圧OUTの印加端に接続されている。上記した第1構成例の負チャージポンプ200において、スイッチ電圧SWがハイレベルINであるときには、ボディダイオード211dが順バイアス状態となり、ボディダイオード212dが逆バイアス状態となる。従って、スイッチ電圧SWINの印加端からフライングキャパシタ220及びボディダイオード211dを介して接地端に至る経路を流れる電流により、フライングキャパシタ220の充電が行われる。このとき、フライングキャパシタ120の第1端に現れる電圧V2は、ほぼ接地電圧GNDとなる。その後、スイッチ電圧SWがハイレベルINからローレベルGNDに低下すると、フライングキャパシタ220に蓄えられている電荷の保存則により、電圧V2にもスイッチ電圧SWの低下IN→GNDに相当する低下GND→-INが生じる。このとき、ボディダイオード211dが逆バイアス状態となり、ボディダイオード212dが順バイアス状態となる。従って、接地端から出力キャパシタ230及びボディダイオード212dを介して電圧V2の印加端に至る経路を流れる電流により、出力キャパシタ230の充電が行われる。このとき、出力キャパシタ230の第1端に現れる出力電圧OUTは、ほぼ電圧V2=-INとなる。従って、本構成例の負チャージポンプ200では、スイッチ電圧SWを用いてフライングキャパシタ220を充放電させることにより、入力電圧INよりも低い負の出力電圧OUT=-INを生成することができる。図4は、フローティングNMOSFET211の縦断面図である。なお、フローティングNMOSFET211~213は、いずれも同一のデバイス構造を有するので、ここではフローティングNMOSFET211のみを例に挙げて説明を行う。また、フローティングNMOSFET211~213のデバイス構造自体は、先述のフローティングNMOSFET111及び112と同一であり、n型ウェルA2A3の接続先がn型ソース領域A6ではなく、接地端に変更されている点のみ相違する。すなわち、フローティングNMOSFET211では、p型ウェルA5、n型ソース領域A6、及び、ゲート電極A8が互いに短絡されてボディダイオード211dのアノードとなり、n型ドレイン領域A7がボディダイオード211dのカソードとなり、n型ウェルA2A3が接地端に接続されている。なお、上記のデバイス構造を持つフローティングNMOSFET211においても、先述のフローティングNMOSFET111と同様、p型半導体基板A1をコレクタとし、n型埋込絶縁層A2をベースとし、p型低絶縁層A4をエミッタとしたpnp型バイポーラトランジスタ211pが付随する。ただし、トランジスタ211pは、ベース電位がエミッタ電位よりも高いので、オンすることはない。このように、フライングキャパシタの充放電用スイッチとして、フローティングNMOSFETに付随するボディダイオードを用いた負チャージポンプ200であれば、寄生素子の影響を受けることなく、従来外付け部品として構成されていた充放電用スイッチを半導体装置に集積化することができるので、プリント配線基板上の実装面積削減やコスト削減を実現することが可能となる。ところで、フライングキャパシタ220と出力電圧OUTの印加端との間に接続されるフローティングNMOSFET212について着目すると、ソースSには負の出力電圧OUT例えば-10Vが固定的に印加される一方、ドレインDにはスイッチ電圧SWに応じてパルス駆動される電圧V2-10V~0Vが印加されている。そのため、スイッチ電圧SWのハイレベルが何らかの原因で入力電圧INよりも高い電圧値例えば12Vまで上昇すると、p型ウェルA5に付随するキャパシタ211cや抵抗211rを介して、p型ウェルA5の電位を意図せずに持ち上げてしまうおそれがあった。このようなp型ウェルA5の電位上昇が生じた場合、n型埋込絶縁層A2をコレクタとし、p型ウェルA5をベースとし、n型ソース領域A6をエミッタとするnpn型バイポーラトランジスタ211nを介して電流が流れてしまうので、負チャージポンプ200の異常動作を招くおそれもある。そこで、第1構成例の負チャージポンプ200で生じ得る上記の問題を解決すべく、次項では第2構成例の負チャージポンプ300を提案する。図5は、負チャージポンプの第2構成例を示す図である。第2構成例の負チャージポンプ300は、半導体装置310と、フライングキャパシタ320と、出力キャパシタ330と、を有する。半導体装置310には、フローティングNMOSFET311~313が集積化されている。第2構成例の負チャージポンプ300は、基本的に第1構成例と同様の構成であるが、フローティングNMOSFET311及び312の端子間接続が第1構成例とは異なっている。図6は、フローティングNMOSFET311の縦断面図である。なお、フローティングNMOSFET311及び312は、いずれも同一のデバイス構造を有するので、ここではフローティングNMOSFET311のみを例に挙げて説明を行う。フローティングNMOSFET311では、p型ウェルA5がボディダイオード311dのアノードとなり、n型ソース領域A6、n型ドレイン領域A7、及び、ゲート電極A8が互いに短絡されてボディダイオード311dのカソードとなり、n型ウェルA2A3が接地端に接続されている。このような構成とすることにより、図4で示したnpn型バイポーラトランジスタ211nが機能しなくなるので、先述の問題が生じることはなくなる。またフローティングNMOSFET311には、n型埋込絶縁層A2をコレクタとし、p型ウェルA5をベースとし、n型ドレイン領域A6をエミッタとするnpn型バイポーラトランジスタ図6では不図示も付随しているが、これについては、ベース電位を持ち上げる要因となるスイッチ電圧SWがエミッタにも印加されている形となるので、不要な電流は流れない。<電源装置>図7は、チャージポンプを用いた電源装置の一構成例を示す図である。本構成例の電源装置1は、半導体装置10と、液晶駆動装置20と、液晶表示装置30と、を有するほかに、半導体装置10に外部接続されるディスクリート部品として、コイルL1と、ショットキーバリアダイオードD1と、出力キャパシタC1及びC2と、フライングキャパシタC3と、を有する。半導体装置10は、入力電圧INから2系統の出力電圧OUT1及びOUT2を生成して液晶駆動装置20に供給する多出力電源ICである。半導体装置10には、スイッチングレギュレータ11と、負チャージポンプ12と、正チャージポンプ13と、EEPROM[ElectricallyErasableProgrammableReadOnlyMemory]14と、ロジック部15が集積化されている。半導体装置10の外部において、コイルL1の第1端は入力電圧INの印加端に接続されている。コイルL1の第2端とショットキーバリアダイオードD1のアノードは、いずれもスイッチ電圧SWの印加端スイッチングレギュレータ11に含まれる出力トランジスタの一端に接続されている。ショットキーバリアダイオードD1のカソードは、出力電圧OUT1の印加端に接続されている。出力キャパシタC1は、出力電圧OUT1の印加端と接地端との間に接続されている。出力キャパシタC2は、出力電圧OUT2の印加端と接地端との間に接続されている。フライングキャパシタC3は、スイッチ電圧SWの印加端と負チャージポンプ12との間に接続されている。スイッチングレギュレータ11は、出力トランジスタのオン/オフ制御によってエネルギ貯蔵素子であるコイルL1を駆動することにより、入力電圧INよりも高い出力電圧OUT1を生成する昇圧型DC/DCコンバータの一構成要素として機能する。負チャージポンプ12は、スイッチ電圧SWを用いてフライングキャパシタC3を充放電させることにより、入力電圧INよりも低い負の出力電圧OUT2=-INを生成する。負チャージポンプ12としては、先に説明した負チャージポンプ200ないし負チャージポンプ300を用いればよい。なお、負チャージポンプ12は、液晶駆動装置20の電源として、大きな電流供給能力が要求されている。そのため、フライングキャパシタC3は、大容量化を優先して半導体装置10に外部接続することが望ましい。正チャージポンプ13は、ロジック部15からのイネーブル信号ENに応じて、EEPROM14への書込電圧VPPを生成する。EEPROM14は、ロジック部15からのアクセスを受けて半導体装置10の設定情報DATA出力電圧やスイッチング周波数などの設定情報を不揮発的に保持する。ロジック部15は、EEPROM14へのデータ書込みに際して、正チャージポンプ13へのイネーブル信号ENをイネーブル時の論理レベルとすることにより、正チャージポンプ13を駆動して書込電圧VPPを生成させると共に、EEPROM14に対して設定情報DATAの書き込みを行う。このように、EEPROM14へのデータ書込み時にのみ、正チャージポンプ13を駆動する構成であれば、半導体装置10の定常時における消費電力を削減することができる。図8は、正チャージポンプ13の一構成例を示す図である。本構成例の正チャージポンプ13は、フローティングNMOSFETX1~X5と、フライングキャパシタX6~X9と、出力キャパシタX10と、レギュレータX11及びX12と、レベルシフタX13と、インバータX14と、を含む。本構成例の正チャージポンプ13では、フライングキャパシタX6~X9の充放電用スイッチとして、フローティングNMOSFETX1~X5に各々付随するボディダイオードが用いられている。なお、正チャージポンプ13の基本動作は、先述の正チャージポンプ100と同様であり、スイッチ電圧SW及びその論理反転信号を用いてフライングキャパシタX6~X9を充放電させることによって、レギュレータX11から入力される電圧Vbよりも高い電圧Vc=約4×Vbを生成する。レギュレータX11は、電圧Va例えば10V~40Vから電圧Vb例えば7V~10Vを生成する。レギュレータX12は、電圧Vc例えば24V~36Vから書込電圧VPP例えば18.5Vを生成する。レベルシフタX13は、電圧V0例えば3Vと接地電圧GND0Vとの間でパルス駆動されるクロック信号CLKの入力を受けて、電圧Vbと接地電圧GND0Vとの間でパルス駆動されるスイッチ電圧SWを生成する。スイッチ電圧SWは、フライングキャパシタX6及びX8の各一端に直接印加される一方、フライングキャパシタX7及びX9の各一端にはインバータX14を介して反転印加される。クロック信号CLKに応じたチャージポンプ動作によって書込電圧VPPを生成する構成であれば、書込電圧VPPのスイッチ電圧SWに対する依存性を排除することが可能となる。このように、フライングキャパシタの充放電用スイッチとして、フローティングNMOSFETに付随するボディダイオードを用いるという技術的思想については、半導体装置10の内部で高い電圧本構成ではEEPROM14の書込電圧VPPが必要となる場合にも有効である。なお、正チャージポンプ13には、大きな電流供給能力が要求されないので、ディスクリート素子の削減を優先して、フライングキャパシタX6~X9はいずれも半導体装置10に集積化することが望ましい。<その他の変形例>なお、上記の実施形態では、液晶表示装置に搭載される電源装置に本発明を適用した構成を例に挙げて説明を行ったが、本発明の適用対象はこれに限定されるものではなく、その他の用途に供される電源装置全般に広く適用することが可能である。本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。例えば、バイポーラトランジスタとMOS電界効果トランジスタとの相互置換や、各種信号の論理レベル反転は任意である。すなわち、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。