"光伝送路を介して複数の子局側装置から異なる伝送速度の光バースト信号が入力される親局側装置であって、入力された前記光バースト信号を電流信号に変換する受光素子と、前記電流信号を電圧信号に変換するプリアンプ回路と、前記プリアンプ回路で変換された電圧信号の振幅を検出する振幅検出回路と、前記光バースト信号の各伝送速度に応じた複数の閾値が予め設定された閾値回路と、前記閾値回路から出力された複数の閾値のうち少なくとも1つの閾値と前記振幅検出回路で検出された振幅とを比較し、その振幅が前記閾値よりも低ければ前記光バースト信号の入力の切断を表す入力断信号を出力する入力断検出回路と、前記プリアンプ回路の変換利得を、入力された前記光バースト信号の伝送速度に応じた変換利得となるよう制御するとともに、前記入力断検出回路から出力される入力断信号を、入力された前記光バースト信号の伝送速度に応じた閾値に基づいて選択するよう制御する制御回路とを備えたことを特徴とする親局側装置。前記入力断検出回路は、前記閾値回路から出力された複数の閾値ごとに前記振幅とを比較してそれぞれ入力断信号を出力する複数の比較回路と、前記比較回路からそれぞれ出力された複数の入力断信号のうちいずれか1つを選択するセレクタとを備え、前記制御回路は、前記セレクタが、入力された前記光バースト信号の伝送速度に応じた閾値に基づく入力断信号を選択するよう制御することを特徴とする請求項1に記載の親局側装置。前記入力断検出回路は、前記閾値回路から出力された複数の閾値のうちいずれか1つを選択するセレクタと、前記セレクタで選択された閾値と前記振幅とを比較する比較回路とを備え、前記制御回路は、前記セレクタが、入力された前記光バースト信号の伝送速度に応じた閾値を選択するよう制御することを特徴とする請求項1に記載の親局側装置。光伝送路を介して複数の子局側装置から異なる伝送速度の光バースト信号が入力される親局側装置であって、前記入力された光バースト信号を電流信号に変換する受光素子と、前記電流信号を電圧信号に変換するプリアンプ回路と、前記プリアンプ回路で変換された電圧信号の振幅を検出する振幅検出回路と、前記光バースト信号の伝送速度に応じた複数の閾値が予め設定され、それらの閾値のうちいずれかの閾値と前記振幅検出回路で検出された振幅とを比較し、その振幅が前記閾値よりも低ければ前記光バースト信号の入力の切断を表す入力断信号を出力する入力断検出回路と、前記プリアンプ回路の変換利得を、前記入力された光バースト信号の伝送速度に応じた変換利得となるよう制御するとともに、前記入力断検出回路から出力される入力断信号を、入力された前記光バースト信号の伝送速度に応じた閾値に基づいて選択するよう制御する制御回路とを備えたことを特徴とする親局側装置。しかしながら、上記のOLTにおけるプリアンプ回路では、光バースト信号の伝送速度に応じて変換利得が制御されるので、入力される光バースト信号の伝送速度が異なると、光入力パワーが同一であっても出力信号の振幅が大きく異なる。そのため、光バースト信号の伝送速度によっては設定された閾値が適正でなく、入力断信号が誤って出力され、OLTは誤って入力断の検出を行うという課題があった。本発明は、上述した課題を解決するためになされたものであり、入力断を正確に検出するOLTを提供することを目的とする。本発明に係る光受信器は、光伝送路を介して複数の子局側装置から異なる伝送速度の光バースト信号が入力される親局側装置であって、入力された前記光バースト信号を電流信号に変換する受光素子と、前記電流信号を電圧信号に変換するプリアンプ回路と、前記プリアンプ回路で変換された電圧信号の振幅を検出する振幅検出回路と、前記光バースト信号の各伝送速度に応じた複数の閾値が予め設定された閾値回路と、前記閾値回路から出力された複数の閾値のうち少なくとも1つの閾値と前記振幅検出回路で検出された振幅とを比較し、その振幅が前記閾値よりも低ければ前記光バースト信号の入力の切断を表す入力断信号を出力する入力断検出回路と、前記プリアンプ回路の変換利得を、入力された前記光バースト信号の伝送速度に応じた変換利得となるよう制御するとともに、前記入力断検出回路から出力される入力断信号を、入力された前記光バースト信号の伝送速度に応じた閾値に基づいて選択するよう制御する制御回路とを備えたことを特徴とする。また、光伝送路を介して複数の子局側装置から異なる伝送速度の光バースト信号が入力される親局側装置であって、前記入力された光バースト信号を電流信号に変換する受光素子と、前記電流信号を電圧信号に変換するプリアンプ回路と、前記プリアンプ回路で変換された電圧信号の振幅を検出する振幅検出回路と、前記光バースト信号の伝送速度に応じた複数の閾値が予め設定され、それらの閾値のうちいずれかの閾値と前記振幅検出回路で検出された振幅とを比較し、その振幅が前記閾値よりも低ければ前記光バースト信号の入力の切断を表す入力断信号を出力する入力断検出回路と、前記プリアンプ回路の変換利得を、前記入力された光バースト信号の伝送速度に応じた変換利得となるよう制御するとともに、前記入力断検出回路から出力される入力断信号を、入力された前記光バースト信号の伝送速度に応じた閾値に基づいて選択するよう制御する制御回路とを備えたことを特徴とする。本発明のOLTによれば、入力される光バースト信号の伝送速度に応じた閾値に基づいて入力断信号を出力するので、正確に入力断を検出することができる。実施の形態1.図1は本発明の実施の形態1のOLTを備えるPONシステムの構成例を示す図である。図2は本発明の実施の形態1のOLT内の光受信器の構成例を示す図である。図3は本発明の実施の形態1の1G用閾値と10G用閾値との関係を説明するための図である。図4は本発明の実施の形態1の振幅検出回路の回路構成を説明する図である。図5は本発明の実施の形態1の振幅検出回路の他の回路構成を説明する図である。図6は本発明の実施の形態1のLIA回路の他の構成例を示す図である図7は本発明の実施の形態1の動作を説明する図である図8は本発明の実施の形態1の光受信器の他の構成例を示す図である。図9は本発明の実施の形態1の光受信器の他の構成例を示す図である。図10は本発明の実施の形態1の光受信器の他の構成例を示す図である。図1に示すように、PONシステムは、OLT400と複数のONU500A、500B、500Cとが、光伝送路により接続されることにより構成される。これら複数のONU500により、それぞれ異なる伝送速度の光バースト信号が時分割多重されてOLT400へ送信される。例えばONU500Aからの光バースト信号の伝送速度が10.3125Gbpsで、ONU500B、500Cからの光バースト信号の伝送速度が1.25Gbpsの場合があるが、これに限るものではない。また、ONU500の台数も3台に限定されない。OLT400は、光受信器100と、データ再生回路200と、PON-LSI300とを備え、PON-LSI300は制御回路301を有する。ONU500からOLT400の方向へ光バースト信号が送信されると、OLT400内の光受信器100がこの光バースト信号を電気信号に変換するとともにその電気信号を増幅する。データ再生回路200は光受信器100により変換、増幅された信号が入力されると、その入力された信号に同期してタイミング成分であるクロックとデータとを再生する。PON-LSI300は、再生されたデータを図1に図示しない例えばサーバ等の上位側装置へ出力する。なお、図1では簡略化のためにOLT400内部では光受信器100のみを図示しているが、光受信器100に加え、10.3125Gbpsで動作する光送信器と1.25Gbpsで動作する光送信器とを備える構成でも良い。また、光受信器100と光送信器とを備えた構成とする代わりに、光受信器100及び光送信器が一体化された光送受信器を備える構成であっても良い。制御回路301は、制御信号を光受信器100に出力することにより、光受信器100を制御する。この制御信号はOLT400に入力される光バースト信号の伝送速度に対応した2値の信号であり、例えば伝送速度が1.25Gbpsの光バースト信号がOLT400に入力される場合はLowの信号を出力し、10.3125Gbpsの光バースト信号が入力される場合はHighの信号を出力する。この制御信号は、図2に示す光受信器100内のプリアンプ回路2と入力断検出回路50に出力されるが、制御の詳細については後述する。なお、制御信号は1.25Gbpsの光バースト信号が入力される場合にHighの信号で、10.3125Gbpsの光バースト信号が入力される場合にLowの信号であってもよい。制御回路301は、各ONU500からの光バースト信号がOLT400に入力される前に、各ONU500から、上りデータである光バースト信号の送信開始時刻を通知するためのREPORT信号をそれぞれ受信する。制御回路301は、受信した情報に基づいてスケジューリングを行い、各ONU500の送信開始時刻を指定しその情報を記したGATE信号を各ONU500に送信する。GATE信号を受信した各ONU500は、OLT400により指定された時刻に光バースト信号を送信する。制御回路301は、このようなMPCPMultiPointControlProtocolメッセージのやり取りにより、各ONU500からの光バースト信号がOLT400に入力される前において、いずれの伝送速度の光バースト信号がいずれの時刻に入力されるかを把握している。そのため制御回路301は、1.25Gbpsの光バースト信号が入力される時刻に制御信号Lowを出力し、10.3125Gbpsの光バースト信号が入力される時刻に制御信号Highを出力することができる。次に、OLT400内の光受信器100の詳細構成について説明する。図2に示すように、本発明の実施の形態1の光受信器100は、受光素子1と、プリアンプ回路2と、LIALimitingAmplifier回路3と、振幅検出回路4と、入力断検出回路50と、閾値回路8とを備える。プリアンプ回路2は、TIATransImpedanceAmplifier回路21と、単相差動変換回路22とを有する。入力断検出回路50は、1G用比較回路5と、10G用比較回路6と、セレクタ7とを有する。受光素子1は、複数のONU500から送信された異なる伝送速度のバースト信号を電流信号に変換する。受光素子1は、カソードが電源に、アノードがTIA回路21の入力端に接続され、例えばAPDAvalanchePhotoDiode、PIN-PD等によって実現される。TIA回路21は、受光素子1によって変換された電流信号を電圧信号に変換し出力信号として出力する。このTIA回路21の変換利得は、OLT400に入力される光バースト信号の伝送速度に応じた変換利得となるよう、制御回路301により制御される。TIA回路21には、1G用帰還抵抗R1、10G用帰還抵抗R2が並列に接続されており、制御回路301からの制御信号により、10G用帰還抵抗R2に接続されるMOSFETMetalOxideSemiconductorFieldEffectTransistor23の切り替えが行われる。切り替えが行われることにより、1G用帰還抵抗R1と10G用帰還抵抗R2とから決定される帰還抵抗値が変化し、TIA回路21の変換利得が異なる値となる。単相差動変換回路22は、TIA回路21の出力する単相の電圧信号を正相信号及び逆相信号に変換する。正相信号及び逆相信号をまとめて、差動信号と呼ぶ。TIA回路21と単相差動変換回路22を有するプリアンプ回路2の出力信号の振幅は、光受信信号パワーが同じ場合でもTIA回路2の変換利得が制御されることにより変化する。そのため、制御回路301は制御信号により、プリアンプ回路2の変換利得を、OLT400に入力された光バースト信号の伝送速度に応じた変換利得に制御すると言える。LIA回路3は、単相差動変換回路22から出力された振幅の異なる差動信号を一定振幅の信号に増幅して波形整形し、主信号として出力する。この主信号は、図1に示すデータ再生回路200に出力する。振幅検出回路4は、単相差動変換回路22からの差動信号、すなわちプリアンプ回路2からの出力信号が入力されるとその振幅を検出する。振幅検出回路4は、検出した振幅を入力断検出回路50内の1G用比較回路5及び10G用比較回路6に出力する。閾値回路8には、各ONU500からの光バースト信号の伝送速度に応じた複数の閾値が予め設定されている。閾値回路8は、それら複数の閾値のうち各伝送速度に対応する閾値を入力断検出回路50内の1G用比較回路5及び10G用比較回路6に閾値信号として出力する。つまり閾値回路8は、1G用比較回路5に対しては、1.25Gbpsの光バースト信号に対応する1G用閾値を1G用閾値信号として出力し、10G用比較回路6に対しては、10.3125Gbpsの光バースト信号に対応する10G用閾値を10G用閾値信号として出力する。なお、この閾値回路8は光受信器100の外部、例えばPON-LSI300に設けられる構成としてもよい。1G用比較回路5は、OLT400に1.25Gbpsの光バースト信号が入力された場合において、振幅検出回路4から入力される1.25Gbpsの光バースト信号についてのプリアンプ回路2の出力信号の振幅と、閾値回路8から出力される1G用閾値とを比較する。この1G用閾値は、1.25Gbpsの光バースト信号に対応して設定された値である。1G用比較回路5は、振幅が1G用閾値より低い場合、光バースト信号の入力が切断されたことを検出し、その入力断を表す1G用入力断信号を出力する。1G用比較回路は、振幅が1G用閾値よりも大きい場合は1G用入力断信号を出力しない。10G用比較回路6は、OLT400に10.3125Gbpsの光バースト信号が入力された場合において、振幅検出回路4から入力される10.3125Gbpsの光バースト信号についてのプリアンプ回路2の出力信号の振幅と、閾値回路8から出力される10G用閾値とを比較する。この10G用閾値は、10.3125Gbpsの光バースト信号に対応して設定された値であり、1G用閾値よりも低い値に設定されている。10G用比較回路5は、振幅が10G用閾値よりも低い場合、光バースト信号の入力が切断されたことを検出し、その入力断を表す10G用入力断信号を出力する。10G用比較回路は、振幅が10G用閾値よりも大きい場合は10G用入力断信号を出力しない。これら1G用比較回路5及び10G用比較回路6は、例えばヒステリシスコンパレータ等により実現可能である。セレクタ7は、入力された光バースト信号の伝送速度に応じて、1G用比較回路5からの1G用入力断信号又は10G用比較回路6からの10G用入力断信号のいずれかを選択する。つまりセレクタは、1.25Gbpsのバースト信号がOLT400に入力された場合は制御回路301からの制御信号Lowに基づき1G用入力断信号を選択し、10.3Gbpsのバースト信号がOLT400に入力された場合は制御信号Highに基づき10G用入力断信号を選択するよう制御される。セレクタにより選択された入力断信号は、PON-LSI300に出力され、OLT400は入力断を把握する。このように、1G用比較回路5と、10G用比較回路6と、セレクタ7とを有する入力断検出回路50は、振幅検出回路4から出力された振幅と、閾値回路8から出力された複数の閾値のうち入力された光バースト信号の伝送速度に応じた閾値と比較し、閾値以下の場合は入力断信号を出力するよう制御回路301により制御される。なお、入力断をLOSLossOfSignalと表現してもよく、例えば入力断検出をLOS検出、入力断検出回路50をLOS検出回路50、入力断信号をLOS信号、のように表現してもよい。ここで、1G用閾値と10G用閾値との関係について図3を用いて説明する。図3は、横軸が光入力パワーdBm、縦軸がプリアンプ回路2の出力振幅mVppであり、破線は1.25Gbpsの光バースト信号が入力された場合のプリアンプ回路2の入出力特性を示し、実線は10.3125Gbpsの光バースト信号が入力された場合のプリアンプ回路2の入出力特性を示す。図3に示すように、1.25Gbpsと10.3125Gbpsの光バースト信号の光受信器100への光入力パワーがadBmで同一の場合、プリアンプ回路2の出力振幅は、1.25Gbpsの場合はbmVpp、10.3125Gbpsの場合はcmVppとなり、b>cである。これは、プリアンプ回路2の変換利得が、10.3125Gbpsよりも1.25Gbpsの場合の方が高くなるためである。そのため、1G用閾値と10G用閾値は、1G用比較回路5と10G用比較回路6とで異なる入力断検出結果とならないように設定される必要がある。すなわち、1G用閾値及び10G用閾値は、1.25Gbpsの出力振幅bが1G用閾値を上回る場合は10.3125Gbpsの出力振幅cが10G用閾値を上回り、1.25Gbpsの出力振幅bが1G用閾値を下回る場合は10.3125Gbpsの出力振幅cが10G用閾値を下回るように設定されなければならない。そうすることにより、1G用比較回路5における入力断検出結果と10G用比較回路6における入力断検出結果とが異なる結果となることを防ぎ、OLT400が誤って入力断を把握することを防止することができる。例えば、プリアンプ回路2の利得帯域積が一定であることを考慮すれば、10G用閾値は、1G用閾値の8分の1程度としてよい。このような1G用閾値と10G用閾値は、入力される光バースト信号の伝送速度が1.25Gbpsと10.3125Gbpsの場合において、プリアンプ回路2の利得帯域積を考慮した好適な閾値となる。つまり、プリアンプ回路2において好適な利得で入力信号を変換でき、さらに、そのような利得で変換された信号について好適な閾値で入力断検出が可能となる。振幅検出回路4の回路構成について図4を用いて説明する。振幅検出回路4は、差動対を構成するトランジスタ41、42と、定電流源43と、コンデンサ44とを有する。Vccは電源電圧で、Vinpは単相差動変換回路22の正相信号の電圧、Vinnは単相差動変換回路22の逆相信号の電圧である。Voutは、振幅検出回路4の出力電圧である。振幅検出回路4では、差動信号の入力振幅が増加するのに比例してトランジスタ41、42の共通エミッタ電圧Veが低下するため、出力電圧Voutを計測することにより入力された差動信号の振幅を測定できる。コンデンサ44は、伝送速度、同符号連続長、及び入力断発出要求タイミングに応じて好適な容量値が選択され、振幅検出回路4の出力電圧Voutの時定数を適正に決定する。また、コンデンサ44はスイッチングノイズ等の雑音耐力を高める効果を有するため、光バースト信号毎に入力されるリセット信号に基づきコンデンサ44を放電する外部回路を設けてもよい。そうすることにより、高雑音耐力及び高速入力断発出タイミングの両立を図ることができる。なお、振幅検出回路4は、ダイオードとコンデンサからなるピーク検波回路等によっても実現できる。この場合においても、入力される光バースト信号の伝送速度と同符号連続長に応じた好適な収束時定数を保持する必要がある。また、振幅検出回路4は、図5に示すような回路構成であってもよい。振幅検出回路4は、差動対を構成するトランジスタ41、42及びトランジスタ45、46と、定電流源43と、抵抗47、48とを有する。Vccは電源電圧で、Vinpは単相差動変換回路22の正相信号の電圧、Vinnは単相差動変換回路22の逆相信号の電圧である。Ioutは、振幅検出出力電流である。図5に示す回路では同一の抵抗値を持つ抵抗47、48により差動入力信号の中点電圧をトランジスタ45、46のベースへと入力する。これにより,入力信号振幅に応じてIout端子からトランジスタ41、42から構成される差動対に流れる電流とVcc端子からトランジスタ45、46に流れる電流の比が変化するため、出力電流Ioutを計測することにより入力された差動信号の振幅を測定できる。なお、出力電流Ioutを電圧変換するためには、例えばTIA回路21を適用し、TIA回路21の入力端子をIoutと接続することで図5に示す回路の出力信号を電圧信号へと変換することが出来る。また、抵抗47、48の接続部分とGND端子との間にコンデンサを挿入することにより、トランジスタ45、46のベースへ入力する差動入力信号の中点電圧の雑音耐力を向上させることが出来るため、コンデンサを備えた構成でも良い。また、差動入力信号の中点電位を印可する差動対は1対である必要はなく、定電流源43と出力電流Ioutとの比を変更するために複数対用意してもよい。LIA回路3の変形例について説明する。LIA回路3は、図6に示すように、差動増幅回路31が多段となった構成であってもよい。このような構成の場合、振幅検出回路4についても多段構成となっており、各差動増幅回路31の出力である差動信号がそれぞれの振幅検出回路4に入力される。各振幅検出回路4の出力電圧は加算回路9へそれぞれ出力され、加算回路9は入力された出力電圧を加算して振幅を算出し、1G用入力断検出回路5及び10G用入力断検出回路6へ出力する。このように、LIA回路3を、差動増幅回路31が多段となった構成とすることにより、入力振幅に対する分解能の向上を図ることができる。なお、振幅検出回路4として図5に示すような回路構成を用いた場合、加算回路9は電流加算した後に、例えばTIA回路21などを適用することで電流-電圧変換を行い、入力断検出回路50へと入力する構成としてもよい。図7を用いて本発明における入力断検出の動作を説明する。ただし、ここではONU500から入力される光バースト信号の伝送速度は1.25Gbps又は10.3125Gbpsのいずれかとする。ONU500から光バースト信号が入力されると、受光素子1がその光バースト信号を電流信号に変換するステップS1入力された光バースト信号が1.25Gbpsであった場合ステップS2-Yes、プリアンプ回路2は、1G用の利得で、入力された電流信号を電圧信号に変換するステップS3。プリアンプ回路2の変換利得は、1.25Gbpsの光バースト信号が入力されることを予め把握している制御回路301の制御信号により制御される。より具体的には、Lowの信号である制御信号によりMOSFET23が切り替えられ、10G用帰還抵抗R2に電流が流れないよう制御される。その場合、TIA回路21の変換利得は1G用帰還抵抗R1によって決定されるので、結果、プリアンプ回路2の変換利得は1G用の変換利得となる。入力された光バースト信号が10.3125Gbpsであった場合ステップS2-No、プリアンプ回路2は、10G用の利得で、入力された電流信号を電圧信号に変換するステップS4。この場合、制御回路301は、Highの信号である制御信号を出力してMOSFET23を切り替え、10G用帰還抵抗R2に電流が流れるよう制御する。そうすると、TIA回路21の変換利得は1G用帰還抵抗R1及び10G用帰還抵抗R2との合成抵抗によって決定されることになり、この合成抵抗は1G用帰還抵抗R1よりも小さい値となるので、TIA回路21の変換利得は、1.25Gbpsのバースト信号が入力される場合よりも小さくなる。つまり、入力されるバースト信号が高速の場合、TIA回路21の利得帯域積は一定であるため、TIA回路21は変換利得を小さくするよう制御される。このように、TIA回路21の変換利得は、制御信号に基づき、OLT400に入力されたバースト信号の伝送速度に応じた値となる。単相差動変換回路22は、プリアンプ回路2により変換された単相の電圧信号は、差動信号に変換されるステップS5。振幅検出回路4は、単相差動変換回路22から出力された差動信号から振幅を検出しステップS6、1G用比較回路5及び10G用比較回路6へ出力する。1G用比較回路5は、振幅検出回路4から出力された振幅と、閾値回路8から出力された1G用の閾値とを比較し、振幅検出回路4で検出された振幅が1G用の閾値よりも低い場合は、1G用入力断信号をセレクタ7へ出力する。10G用比較回路5は、振幅検出回路4から出力された振幅と、閾値回路8から出力された10G用の閾値とを比較し、振幅検出回路4で検出された振幅が10G用の閾値よりも低い場合は、10G用入力断信号をセレクタ7へ出力するステップS7。このように、各比較回路5、6はそれぞれの伝送速度に対応する閾値と振幅とを比較するので、誤って入力断信号を出力することを防ぐことができる。セレクタ7は、入力される1G用入力断信号又は10G用入力断信号のうち、制御回路301からの制御信号に基づき、入力された光バースト信号の伝送速度に応じたいずれか一方を選択する。入力された光バースト信号が1.25Gbpsの場合ステップS8-Yes、セレクタ7は1G用入力断信号を選択し、光受信器100からの入力断信号としてPON-LSI300に出力するステップS9。一方、セレクタ7は、入力された光バースト信号が10.3125Gbpsの場合ステップS8-No、10G用入力断信号を選択し、光受信器100からの入力断信号としてPON-LSI300に出力するステップS10。以上のように、本発明の実施の形態1によれば、制御回路301は、OLT400に入力される光バースト信号の伝送速度に応じた変換利得となるようプリアンプ回路2を制御するとともに、入力される光バースト信号の伝送速度に応じた閾値に基づいた入力断信号を出力するよう入力断検出回路50を制御するので、光受信器100から適正に入力断信号を出力することができる。そのためOLT400は、各光バースト信号の伝送速度に応じて正確に入力断検出を行うことができる。なお、本実施の形態では、入力断検出回路50は1G用比較回路5と10G用比較回路6の2つの回路を有する構成として説明したが、これに限るものではなく、例えば図8、図9に示すように、比較回路8が1つの構成であってもよい。図8に示す構成の場合、入力断検出回路50は、比較回路10と、セレクタ7とを有する。セレクタ7には、閾値回路8から1G用閾値及び10G用閾値が出力される。セレクタ7は、制御回路301からの制御信号に基づき、閾値回路8から出力される閾値のうち入力された光バースト信号の伝送速度に応じた閾値を選択するよう制御される。例えば1.25Gの光バースト信号が入力された場合は、セレクタ7は制御信号Lowにより1G用閾値を選択し、10.3125Gbpsの光バースト信号が入力された場合は。セレクタ7は、制御信号Highの値に応じて10G用閾値を選択する。比較回路8は、セレクタ7で選択された閾値とプリアンプ回路2の出力信号の振幅とを比較し、選択された閾値よりも振幅が低ければ入力断信号を出力する。比較回路10から出力される入力断信号が、入力断検出回路50からの出力となり、PON-LSI300に出力される。図9に示す構成の場合、入力断検出回路50は、比較回路10と、閾値記憶部11とを有する。閾値記憶部11には、1G用閾値及び10G用閾値が予め記憶されている。比較回路10は、制御回路301から制御信号が入力されると、入力された光バースト信号の伝送速度に応じた閾値を閾値記憶部11から選択するよう制御される。例えば1.25Gの光バースト信号が入力された場合、比較回路10は、制御信号Lowの値に応じて閾値記憶部11から1G用閾値を取り出し、振幅検出回路4で検出された振幅と比較する。振幅が閾値よりも低ければ入力断信号を出力する。10.3125Gの光バースト信号が入力された場合、比較回路10は、制御信号Highの値に応じて閾値記憶部11から10G用閾値を取り出し、振幅検出回路4で検出された振幅と比較する。振幅が閾値よりも低ければ入力断信号を出力する。比較回路10から出力される入力断信号が、入力断検出回路50からの出力となり、PON-LSI300に出力される。また、本実施の形態では、OLT400に入力される光バースト信号の伝送速度が1.25Gbpsと10.3125Gbpsとして説明したが、これに限るものではなく、3種以上の複数の異なる伝送速度の光バースト信号がOLT400に入力されてもよい。この場合、制御回路301から出力される制御信号は2値ではなく多値の信号とし、各値と伝送速度とは対応する。例えば入力されるバースト信号が1.25Gbps、2.5Gbps、10.3125Gbpsの3種類であった場合、図10に示すように、プリアンプ回路3には帰還抵抗R1、R2に加えR3が並列接続されており、制御信号により帰還抵抗R2、R3に接続されるMOSFET23、24をそれぞれ切り替えることにより、光バースト信号の伝送速度に応じた利得の切り替えを行う。例えば、1.25Gbpsの場合は帰還抵抗R1のみに電流が流れるようMOSFET23、24を制御し、2.5Gbpsの場合は帰還抵抗R1、R2に流れるよう、10.3125Gbpsの場合は帰還抵抗R1、R2、R3のすべてに電流が流れるようMOSFET23、24を制御すればよい。入力断検出回路50は、1G用比較回路5、10G用比較回路6に加え、2.5G用比較回路12を備える。2.5G用比較回路12は、閾値回路8から2.5G用閾値が入力され、振幅検出回路4で検出された振幅と比較する。振幅が2.5G用閾値よりも低ければ、2.5G用入力断信号を出力する。2.5Gbpsの伝送速度の光バースト信号がOLT400に入力された場合、セレクタ7は、制御回路301からの制御信号に基づき、入力される1G用入力断信号、10G用入力断信号、2.5G用入力断信号から、2.5G用入力断信号を選択する。なお、入力される光バースト信号が3種以上の複数種類であっても、入力断検出回路50は図8、図9に示す構成であってもよい。図8に示す構成の場合、セレクタ7には閾値回路8から3種以上の複数の閾値が入力される。図9に示す構成の場合、閾値記憶部11には、各伝送速度に応じた3種以上の複数の閾値が記憶される。なお、制御信号を出力するのは必ずしも光受信器100外部の制御回路301に限らずともよい。例えば光受信器100の内部に制御回路を設けてもよい。受信器100内部に制御回路を設ける場合、この制御回路は、入力された光バースト信号から伝送速度を判定し、その判定した伝送速度に基づいて制御信号を出力し、プリアンプ回路2の変換利得及び入力断検出回路50から出力される入力断信号の選択を制御する。"