"ガラス又はシリコンからなり、下面に開口した第1ホールと上面に開口した第2ホールとが連通してなるスルーホールを備えた基板層と、前記第1ホールに形成された配線層と、前記第2ホールに形成されて前記配線層に接続された接続パッドと、前記基板層の下面に形成された絶縁層及び他の配線層とを有することを特徴とする配線基板。前記第1ホールの下部の径は上部の径より大きく、かつ、前記第2ホールの上部の径は下部の径より大きいことを特徴とする請求項1に記載の配線基板。前記接続パッドは、前記第2ホールを埋め込んで形成されるか、あるいは、前記第2ホールの内面に層状に形成されていることを特徴とする請求項1又は2に記載の配線基板。ガラス又はシリコンからなり、上部の径が下部の径より小さいスルーホールを備えた基板層と、前記スルーホール内から前記基板層の下面に形成された配線層と、前記配線層に接続されて前記ホールの上に形成された接続パッドと、前記基板層の下面に形成された絶縁層及び配線層とを有することを特徴とする配線基板。ガラス又はシリコンからなり、下面に開口した第1ホールと上面に開口した第2ホールとが連通してなるスルーホールを備えた基板層と、前記第1ホールに形成された配線層と、前記第2ホールに形成されて前記配線層に接続された接続パッドと、前記基板層の下面に形成された絶縁層及び他の配線層と、前記接続パッドに接続された半導体チップとを有することを特徴とする半導体装置。ガラス又はシリコンからなる基板にその厚みの途中まで第1ホールを形成する工程と、前記第1ホールを含む前記基板の上に配線層を形成する工程と、前記配線層の上に絶縁層及び他の配線層を形成する工程と、前記基板の前記第1ホールが形成された面の反対面側から、前記配線層の上に前記基板が残るように前記基板の厚みを薄くして基板層を得る工程と、前記第1ホールに対応する部分の前記基板層に、前記配線層に到達する第2ホールを形成する工程と、前記配線層に接続される接続パッドを前記第2ホールに形成する工程とを有することを特徴とする配線基板の製造方法。前記第1ホールを形成する工程において、前記第1ホールの上部の径は底部の径より大きく設定され、かつ、前記第2ホールを形成する工程において、前記第2ホールの上部の径は底部の径より大きく設定されることを特徴とする請求項6に記載の配線基板の製造方法。前記接続パッドを形成する工程において、前記接続パッドは、前記第2ホールを埋め込んで形成されるか、あるいは、前記第2ホールの内面に層状に形成されることを特徴とする請求項6又は7に記載の配線基板の製造方法。ガラス又はシリコンからなる基板にその厚みの途中までホールを形成する工程と、前記ホールを含む前記基板の上に配線層を形成する工程と、前記配線層の上に絶縁層及び他の配線層を形成する工程と、前記基板の前記ホールが形成された面と反対面を前記配線層が露出するまで加工することにより、前記基板の厚みを薄くして基板層を得る工程と、前記基板層の加工面の上に、前記配線層に接続される接続パッドを形成する工程とを有することを特徴とする配線基板の製造方法。前記接続パッドに半導体チップが接続されることを特徴とする請求項6乃至9のいずれか一項に記載の配線基板の製造方法。後述する予備的事項の欄で説明するように、コア基板の両面側にビルドアップ配線層が形成された配線基板は、実装される半導体チップシリコンより熱膨張係数がかなり大きい。従って、半導体チップを実装する際のリフロー加熱で配線基板が半導体チップより大きく伸びたり反ったりしやすい。このため、特に半導体チップの接続バンプが狭小化されてくると、半導体チップを実装する際に、配線基板の接続パッドが半導体チップの接続バンプからずれて配置され、半導体チップを信頼性よく実装することが困難になる。接続バンプが狭小化された半導体チップであっても信頼性よく実装できる配線基板及びその製造方法と半導体装置を提供することを目的とする。以下の開示の一観点によれば、ガラス又はシリコンからなり、下面に開口した第1ホールと上面に開口した第2ホールとが連通してなるスルーホールを備えた基板層と、前記第1ホールに形成された配線層と、前記第2ホールに形成されて前記配線層に接続された接続パッドと、前記基板層の下面に形成された絶縁層及び他の配線層とを有する配線基板が提供される。また、その開示の他の観点によれば、ガラス又はシリコンからなる基板にその厚みの途中まで第1ホールを形成する工程と、前記第1ホールを含む前記基板の上に配線層を形成する工程と、前記配線層の上に絶縁層及び他の配線層を形成する工程と、前記基板の前記第1ホールが形成された面の反対面側から、前記配線層の上に前記基板が残るように前記基板の厚みを薄くして基板層を得る工程と、前記第1ホールに対応する部分の前記基板層に、前記配線層に到達する第2ホールを形成する工程と、前記配線層に接続される接続パッドを前記第2ホールに形成する工程とを有する配線基板の製造方法が提供される。以下の開示によれば、配線基板では、半導体チップシリコンと熱膨張係数が近似するガラス又はシリコンからなる基板層が半導体チップの搭載面となっており、その基板層に接続パッドが設けられている。これにより、半導体チップを実装する際の加熱処理時に、配線基板が半導体チップより大きく伸びたり反ったりすることが防止される。従って、狭小ピッチの接続バンプを備えた半導体チップであっても信頼性よく配線基板の接続パッドに実装することができる。また、好適な態様では、基板層の両面側からホールを形成し、それらを連通させることによりスルーホールを形成している。これにより、各ホールのアスペクト比が小さくなるため、加工やめっき埋込が容易になり、製造歩留りを向上させることができる。さらには、ガラス又はシリコンからなる基板層は、樹脂による絶縁層よりも表面が平滑であるため、狭小ピッチの接続パッドや配線層を形成することができる。以下、実施の形態について、添付の図面を参照して説明する。実施形態の説明の前に、基礎となる予備的事項について説明する。図1は予備的事項を説明するための断面図である。図1に示すように、予備的事項に係る配線基板100では、厚み方向の中央部にガラスエポキシ樹脂などからなるコア基板120が配置されている。コア基板120にはその厚み方向に貫通する貫通電極TEが形成されている。コア基板120の両面側には、貫通電極TEを介して相互接続された第1配線層200がそれぞれ形成されている。また、コア基板120の両面側には、第1配線層200に到達するビアホールVHが設けられた層間絶縁層300がそれぞれ形成されている。両面側の層間絶縁層300の上には、ビアホールVHを介して第1配線層200に接続される第2配線層220がそれぞれ形成されている。さらに、上面側の層間絶縁層300の上には、第2配線層220の接続パッドP上に開口部320aが設けられたソルダレジスト320が形成されている。また、下面側の層間絶縁層300の上には、第2配線層220の接続部上に開口部320aが設けられたソルダレジスト320が形成されている。下面側の第2配線層220には外部接続端子240が接続されている。そして、配線基板100の上面側の接続パッドPに半導体チップ400のはんだバンプ420がリフロー加熱によってフリップチップ接続される。配線基板100層間絶縁層樹脂/配線層銅などは半導体チップ400シリコンよりも熱膨張係数がかなり大きい特性を有する。このため、半導体チップ400を配線基板100にフリップチップ接続する際の加熱処理によって、配線基板100が半導体チップ400より大きく伸びたり反ったりして接続パッドPの位置がずれてしまう。特に半導体チップ400のはんだバンプ420のピッチが100μm以下に狭小化される場合では、配線基板100の接続パッドPが半導体チップ400のはんだバンプ420からずれて配置され、半導体チップ400を信頼性よく実装することが困難になる。また、第2配線層220接続パッドPは、セミアディティブ法によって層間絶縁層300樹脂の上に形成される。詳しく説明すると、まず、層間絶縁層300の上にシード層不図示を形成した後に、第2配線層220が配置される部分に開口部が設けられためっきレジスト不図示を形成する。次いで、シード層をめっき給電経路に利用する電解めっきにより金属めっき層を形成する。さらに、めっきレジストを除去した後に、金属めっき層をマスクにしてシード層をエッチングする。層間絶縁層300樹脂の表面には比較的大きな凹凸が生じているため、シード層をエッチングする際に、残渣が生じないようにかなりのオーバーエッチングが必要となる。このため、シード層にアンダーカットが生ずると共に、金属めっき層のパターンに細りが生じやすい。このため、特に、第2配線層220接続パッドPのライン:スペースが10:10μm以下になってくると、出来上がりの線幅がかなり細くなって設計スペックから外れてしまう。引いては、線幅が細くなることにより、配線層と層間絶縁層との密着性が低下し、第2配線層220の一部が層間絶縁層300の表面から脱落してしまうことがある。このように、凹凸が生じている樹脂層上では、セミアディティブ法によってライン:スペースが10:10μm以下の配線層を歩留りよく形成することは困難である。配線層のピッチの狭小化が困難になると、ビルドアップ配線層の積層数を増やして対応する必要があるため、配線基板の厚みが厚くなり、小型薄型化の要求に対応することが困難になる。また、配線基板100のコア層120は全体の反りを抑えるため、その厚みが400~800μmと比較的厚く設定されている。そして、コア層120を貫通する貫通電極TEの径は200μm程度に設定される。このように、コア層120には、第1、第2配線層200、220やビアホールVHビア導体に比べてかなり太くて長い貫通電極TEが形成されている。このため、配線基板100の高周波信号の伝送ラインにおいて、貫通電極TEでの信号反射が発生しやすくなり、高周波特性の劣化が懸念される。以下に説明する実施形態の配線基板を使用することにより、上記した不具合を解消することができる。第1の実施の形態図2~図4は第1実施形態の配線基板の製造方法を示す断面図、図5は第1実施形態の配線基板を示す断面図である。第1実施形態の配線基板の製造方法では、図2aに示すように、まず、厚みが0.3~1mmのガラス基板10aを用意する。ガラス基板10aの一例としては、Eガラス又はTガラスなどのアルミノホウケイ酸ガラスが使用される。Tガラスは、Eガラスに比較してSiO2とAl2O3の成分比率を高めたガラスである。次いで、図2bに示すように、ガラス基板10aの上面から厚みの途中まで第1ホールH1を形成する。第1ホールH1は、レーザ、ドリル、ブラスト法、又はエッチングなどにより形成される。例えば、ガラス基板10aの表面に開口する部分の第1ホールH1の開口端の径は50μm程度であり、その深さは100μm程度である。また、第1ホールH1の断面形状は、上部の径が底部の径より大きいテーパー形状で形成される。次いで、図2cに示すように、ガラス基板10aの第1ホールH1を含む上面に第1配線層20を形成する。第1配線層20は第1ホールH1を埋め込んだ状態で形成される。第1配線層20は例えばセミアディティブ法によって形成される。詳しく説明すると、まず、ガラス基板10aの上面及び第1ホールH1の内面に無電解めっき又はスパッタ法により銅などのシード層不図示を形成する。次いで、第1配線層20が配置される部分に開口部が設けられためっきレジスト不図示を形成する。さらに、シード層をめっき給電経路に利用する電解めっきによりめっきレジストの開口部に銅などの金属めっき層を形成する。このとき、ガラス基板10aの第1ホールH1が金属めっき層によって埋め込まれる。次いで、めっきレジストを除去した後に、金属めっき層をマスクにしてシード層をエッチングする。これにより、シード層と金属めっき層とにより第1配線層20が形成される。続いて、図3aに示すように、ガラス基板10aの上に第1配線層20を被覆する第1層間絶縁層30を形成する。第1層間絶縁層30は、熱硬化性のエポキシ樹脂やポリイミド樹脂などの樹脂フィルムを貼付し、真空プレス装置などで加熱加圧することにより得られる。あるいは、エポキシやポリイミドなどの液状の熱硬化性樹脂を塗布し、加熱によって硬化させてもよい。さらに、第1層間絶縁層30をレーザで加工することにより、第1配線層20に到達する第1ビアホールVH1を形成する。あるいは、第1層間絶縁層30を感光性樹脂から形成し、フォトリソグラフィにより第1ビアホールVH1を形成してもよい。次いで、同じく図3aに示すように、第1配線層20の形成方法と同様な方法により、第1ビアホールVH1ビア導体を介して第1配線層20に接続される第2配線層22を第1層間絶縁層30の上に形成する。次いで、図3bに示すように、第1層間絶縁層30の形成方法と同様な方法により、第2配線層22に到達する第2ビアホールVH2が設けられた第2層間絶縁層32を第1層間絶縁層30の上に形成する。さらに、同じく図3bに示すように、同様な工程を繰り返すことにより、第2ビアホールVH2ビア導体を介して第2配線層22に接続される第3配線層24を第2層間絶縁層32の上に形成する。続いて、図3cに示すように、同様な工程を繰り返すことにより、第3配線層24に到達する第3ビアホールVH3が設けられた第3層間絶縁層34を第2層間絶縁層32の上に形成する。さらに、同じく図3cに示すように、同様な工程を繰り返すことにより、第3ビアホールVH3ビア導体を介して第3配線層24に接続される第4配線層26を第3層間絶縁層34の上に形成する。次いで、第4配線層26の接続部上に開口部36aが設けられたソルダレジスト36を形成する。その後に、必要に応じて、第4配線層26の接続部に下から順にニッケル/金めっき層を形成するなどしてコンタクト層を形成する。ガラス基板10aは十分な剛性を有するため、ビルドアップ配線層第2~第4配線層22,24,26の製造工程において反りを防止する支持体として機能する。続いて、図4aに示すように、図3cの構造体を上下反転させ、ガラス基板10aの第1ホールH1が形成された面と反対面を厚み方向に加工して全体の厚みを薄くする。これにより、厚みが100~300μmに薄型化されたガラス基板層10が得られる。ガラス基板10aを加工する方法としては、CMPなどによる研磨、ドライエッチング、ウェットエッチング、又はブラスト加工などがある。後述するように、本実施形態では、ガラス基板層10の一方の面から形成された第1ホールH1と、他方の面から形成される第2ホールとが連通することによりスルーホールが形成される。このため、第1ホールH1内の第1配線層20の上にガラス基板層10が残るようにガラス基板10aが薄型化される。次いで、図4bに示すように、第1ホールH1上の部分のガラス基板層10を加工することにより、第1ホールH1内の第1配線層20に到達する第2ホールH2を形成する。図4bの例では、ガラス基板層10の表面に開口する部分の第2ホールH2の開口端の径は50μm程度で、その深さは100μm程度に設定される。第2ホールH2の断面形状は、上部の径が底部の径より大きいテーパー形状で形成される。このようにして、第1ホールH1と第2ホールH2は、ガラス基板層10の厚み方向の中央部を対称軸にして線対称に配置される。続いて、図5に示すように、第2ホールH2内からガラス基板層10の上面に、第2ホールH2を埋め込んだ状態で第1配線層20に接続される接続パッドPを形成する。接続パッドPは島状に孤立して配置されていてもよいし、第2ホールH2からガラス基板層10の上面に引き出して形成された配線の端部に配置されていてもよい。接続パッドPは銅などから形成され、必要に応じて、下から順にニッケル/金めっき層を形成するなどしてコンタクト層を表面に形成してもよい。接続パッドPは、表面が平滑なガラス基板層10上に第1配線層20の形成工程で説明したセミアディティブ法により形成される。このため、セミアディティブ法でのシード層のエッチング時において、凹凸が大きな樹脂層の上に形成する場合よりもオーバーエッチング量をかなり減らすことができる。その結果、ライン:スペースが10:10μm以下の狭小ピッチの接続パッドPを形成することができる。以上により、第1実施形態の配線基板1が得られる。図5に示すように、第1実施形態の配線基板1では、ガラス基板層10の下面から厚みの中央部まで第1ホールH1が形成され、上面から厚みの中央部まで第2ホールH2が形成されている。第1ホールH1の断面形状は下部開口端の径が上部底部の径より大きな逆テーパー形状となっている。また、第2ホールH2の断面形状は上部開口端の径が下部底部の径より大きな順テーパー形状となっている。第1ホールH1と第2ホールH2とはガラス基板層10の厚みの中央部で連通している。このようにして、ガラス基板層10の厚み方向に第1ホールH1と第2ホールH2とが対称に配置されて、ガラス基板層10を貫通するスルーホールTHが形成されている。さらに、第1ホールH1からガラス基板層10の下面に、第1ホールH1を埋め込んだ状態で第1配線層20が形成されている。また、第2ホールH2からガラス基板層10の上面に、第2ホールH2を埋め込んだ状態で接続パッドPが形成されている。第1配線層20と接続パッドPとによりガラス基板層10を貫通する貫通電TEが形成されている。このように、第1実施形態では、ガラス基板層10の両面側から第1、第2ホールH1,H2がそれぞれ形成されてスルーホールTHが得られる。本実施形態と違って、ガラス基板層10に一方の面から径が50μmで深さが200μmのスルーホールを形成する場合は、アスペクト比が4深さ/径と大きくなるため、加工が容易ではなく、製造歩留りが低下するおそれがある。しかも、スルーホールのアスペクト比が大きいと、前述したセミアディティブ法でスルーホールを金属めっき層で埋め込む際にボイドが発生するなどして歩留りが低下しやすい。しかしながら、本実施形態では、ガラス基板層10の両面から径が50μmの第1、第2ホールH1、H2を深さ100μmで形成して連通させてスルーホールTHを形成している。このため、第1、第2ホールH1、H2の各アスペクト比深さ/径が2と小さくなるため、加工が容易になり、製造歩留りを向上させることができる。さらには、第1、第2ホールH1、H2を金属めっき層で埋め込む際にも、アスペクト比が小さいため、ボイドの発生などが回避されて配線層や接続パッドを信頼性よく形成することができる。第1、第2ホールH1,H2はガラス基板層10の厚み方向の中心位置で接続されることが好ましい。この場合、第1、第2ホールH1,H2のアスペクト比が共に小さくなり、金属めっき層で埋め込む際にボイドの発生が防止されるため好適である。しかし、第1、第2ホールH1,H2は、ガラス基板層10の厚み方向の中心位置に対し、ガラス基板層10の厚みの±20程度上下に方向にずれて接続されていても特に支障はない。また、第1、第2ホールH1,H2は、一方のホール底面に他方のホール底面が接続される際に、一方のホール底面中心に対して一方のホール直径の±20程度水平方向にずれて接続されていても支障はない。以上のことは、後述する第2実施形態のように、ガラス基板層10の代わりにシリコン基板層を使用する場合も同様である。ガラス基板層10の下面に形成された第1配線層20の下には、第1配線層20に到達する第1ビアホールVH1が設けられた第1層間絶縁層30が形成されている。そして、第1ビアホールVH1ビア導体を介して第1配線層20に接続される第2配線層22が第1層間絶縁層30の下に形成されている。また同様に、第2配線層22の下には、第2配線層22に到達する第2ビアホールVH2が設けられた第2層間絶縁層32が形成されている。そして、第2ビアホールVH2ビア導体を介して第2配線層22に接続される第3配線層24が第2層間絶縁層32の下に形成されている。また同様に、第3配線層24の下には、第3配線層24に到達する第3ビアホールVH3が設けられた第3層間絶縁層34が形成されている。そして、第3ビアホールVH3ビア導体を介して第3配線層24に接続される第4配線層26が第3層間絶縁層34の下に形成されている。さらに、第3層間絶縁層34の下には、第3配線層24の接続部上に開口部36aが設けられたソルダレジスト36が形成されている。接続パッドP及び各配線層20,22,24,26は、ホールH1,H2又はビアホールVH1~VH3に充填された部分と、ガラス基板層10又は層間絶縁層30,32,34の上に形成された配線パターン部とからそれぞれ形成される。図5の例では、ガラス基板層10の下に、第1配線層20に接続される3層のビルドアップ配線層を積層しているが、第1配線層20に接続されるビルドアップ配線層の積層数はn層nは1以上の整数で任意に設定することができる。次に、本実施形態の配線基板1に半導体チップをフリップチップ接続する方法について説明する。図6に示すように、図5の配線基板1の接続パッドPの上に半導体チップ40のはんだバンプ42を配置し、リフロー加熱する。これにより、配線基板1の接続パッドPに半導体チップ40のはんだバンプ42がフリップチップ接続される。さらに、第4配線層26にはんだボールなどの外部接続端子28を形成する。半導体チップ40と配線基板1との間にアンダーフィル樹脂を充填してもよい。これにより、第1実施形態の半導体装置5が得られる。このとき、配線基板1の半導体チップ40の搭載面は、半導体チップシリコンと熱膨張係数が近似するガラス基板層10からなり、そのガラス基板層10に接続パッドPが形成されている。ガラス基板層10及び半導体チップ40の熱膨張係数は3~6ppm/°Cである。そして、ガラス基板層10の熱膨張係数は半導体チップ40の熱膨張係数の±30程度である。このため、半導体チップ40をフリップチップ接続する際の加熱処理によって配線基板1が半導体チップ40より大きく伸びたり反ったりする不具合が解消される。これにより、半導体チップ40のはんだバンプ42のピッチが100μm以下に狭小化される場合であっても、半導体チップ40のはんだバンプ42を配線基板1の接続パッドPに精度よく配置することができる。また、前述したように、ガラス基板層10のスルーホールTHは、両面側から形成された第1ホールH1と第2ホールH2とが連通して得られ、径が50μm程度で深さが100~300μm程度に設定される。このため、予備的事項で説明した配線基板100のコア基板120に形成される貫通電極TE径:200μm、長さ:400~800μmより、貫通電極TEの径を小さくかつ長さを短くすることができる。これにより、配線基板1の高周波信号の伝送ラインにおいて、貫通電極TEでの信号反射が発生しにくくなり、高周波特性の劣化が防止される。さらに、剛性の強いガラス基板層10を基板として使用するため、配線基板1内で熱応力などが発生するとしても配線基板1の反りの発生を防止することができる。また、基板として機能するガラス基板層10の厚みを100~300μmに薄くできるため、予備的事項の配線基板100よりも配線基板1全体の薄型化が可能になる。図7には、第1実施形態の変形例の配線基板1aが示されている。図7に示すように、ガラス基板層10の第2ホールH2に接続パッドを形成する際に、第2ホールH2を埋め込まずに、内部に孔が残るように第2ホールH2の内面に凹状接続パッドPXを形成してもよい。凹状接続パッドPXは、銅Cu又は金Auから形成される。凹状接続パッドPXを形成する方法としては、まず、ガラス基板層10の上面及び第2ホールH2の内面に銅又は金からなる薄膜の金属層をスパッタ法などにより形成する。その後に、フォトリソグラフィ及びエッチングにより金属層をパターニングして第2ホールH2の内面に凹状接続パッドPXを残す。これにより、第2ホールH2の内面に沿って金金属層が形成された凹状接続パッドPXが得られる。あるいは、セミアディティブ法や無電解めっきによって凹状接続パッドPXを形成してもよい。変形例の配線基板1aでは、第1配線層20と凹状接続パッドPXとにより貫通電極TEが形成される。変形例の配線基板1aを採用する場合は、銅Cu又は金Auからなる金属バンプ44を備えた半導体チップ40が使用される。そして、図8に示すように、半導体チップ40の金属バンプ44を配線基板1aの凹状接続パッドPXに嵌合させて接続する。半導体チップ40の金属バンプ44と配線基板1aの凹状接続パッドPXとは、銅-銅又は金―金の金属接合により電気的に接続される。さらに、第4配線層26にはんだボールを搭載するなどして外部接続端子28を設ける。これにより、第1実施形態の変形例の半導体装置5aが得られる。第2の実施の形態図9~図12は第2実施形態の配線基板の製造方法を示す断面図、図13は第2実施形態の配線基板を示す断面図である。第2実施形態の特徴は、第1実施形態のガラス基板の代わりにシリコン基板を使用することにある。第2実施形態では、第1実施形態と同一工程及び同一要素についてはその詳しい説明を省略する。第2実施形態の配線基板の製造方法では、図9aに示すように、まず、厚みが0.3~1mmのシリコン基板50aを用意し、第1実施形態と同様な方法により、シリコン基板50aの上面から厚みの途中まで第1ホールH1を形成する。次いで、図9bに示すように、シリコン基板50aを熱酸化することにより、シリコン基板50aの両面及び第1ホールH1の内面にシリコン酸化層からなる絶縁層52を形成する。あるいは、CVD法によりシリコン基板50aの第1ホールH1が形成された面にシリコン酸化層又はシリコン窒化層を形成して絶縁層52としてもよい。次いで、図9cに示すように、第1実施形態と同様な方法により、シリコン基板50aの第1ホールH1を含む部分の絶縁層52上に第1配線層20を形成する。第1配線層20は第1ホールH1を埋め込んで形成される。続いて、図10aに示すように、第1実施形態の図3a~cと同一工程を遂行することにより、第1配線層20に接続される3層のビルドアップ配線層第2、第3、第4配線層22,24、26を形成する。続いて、図10bに示すように、図10aの構造体を上下反転させ、絶縁層52及びシリコン基板50aを厚み方向に加工することにより、シリコン基板50aの全体の厚みを薄くする。これにより、厚みが100~300μm程度に薄型化されたシリコン基板層50が得られる。このとき、第1実施形態と同様に、シリコン基板50aは第1配線層20の上にシリコン基板層50が残るように加工される。次いで、図11aに示すように、第1ホールH1上の部分のシリコン基板層50及び絶縁層52を加工することにより、第1配線層20に到達する第2ホールH2を形成する。さらに、図11bに示すように、CVD法によりシリコン基板層50の上面及び第2ホールH2の内面にシリコン酸化層又はシリコン窒化層を形成して絶縁層54を得る。次いで、図12aに示すように、第2ホールH2に対応する部分に開口部56aが設けられたレジスト56をフォトリソグラフィによってパターニングする。例えば、ドライフィルムレジストを貼付し、露光現像を行うことにより開口部56aが設けられたレジスト56が得られる。さらに、レジスト56の開口部56aを通して異方性ドライエッチングにより第2ホールH2の底部の絶縁層54をエッチングして除去する。その後に、レジスト56が除去される。これにより、図12bに示すように、シリコン基板層50の上面及び第2ホールH2の側壁に絶縁層54が残され、第2ホールH2の底部に第1配線層20が露出した状態になる。このようにして、第1ホールH1と第2ホールH2とより、シリコン基板層50を貫通するスルーホールTHが得られる。なお、絶縁層54をフォトリソグラフィ及びエッチングによりパターニングする方法の他に、感光性絶縁樹脂層によって絶縁層54を形成してもよい。この場合は、図11aのシリコン基板層50の上に液状又はペースト状の感光性絶縁樹脂材料を塗布し、次いで露光現像により第2ホールH2の底部の絶縁樹脂を除去し、加熱して硬化させる。これにより、同様に、第2ホールH2の底部に第1配線層20が露出した状態で絶縁層54を形成することができる。感光性絶縁樹脂としては、フェノール系感光性樹脂、ポリイミド系感光性樹脂、ポリペンゾオキサゾール系感光性樹脂などを使用することができる。絶縁層54の厚みは第2ホールH2の径や深さによるが、例えば2~50μmに設定される。続いて、図13に示すように、第1実施形態と同様に、シリコン基板層50の第2ホールH2を含む部分の絶縁層54の上に第1配線層20に電気的に接続される接続パッドPを形成する。接続パッドPは第2ホールH2を埋め込んだ状態で形成される。これにより、第2実施形態の配線基板2が得られる。図13に示すように、第2実施形態の配線基板2では、第1実施形態の配線基板1においてガラス基板層10の代わりにシリコン基板層50が使用されている。そして、第1実施形態と同様に、シリコン基板層50の両面側から形成された第1ホールH1及び第2ホールH2が連通することによってスルーホールTHが形成されている。シリコン基板層50の両面側及びスルーホールTHの内面には絶縁層52,54が形成されている。さらに、第1ホールH1からシリコン基板層50の下面の絶縁層52上に、第1ホールH1を埋め込んだ状態で第1配線層20が形成されている。また、第2ホールH2からシリコン基板層50の上面の絶縁層54上に、第2ホールH2を埋め込んだ状態で第1配線層20に接続される接続パッドPが形成されている。第1配線層20と接続パッドPとによってシリコン基板層50を貫通する貫通電TEが形成されている。さらに、第1実施形態と同様に、シリコン基板層50の下に、第1配線層に20に接続される3層のビルドアップ配線層第2、第3、第4配線層22,24,26が形成されている。第2実施形態の配線基板2は第1実施形態と同様な効果を奏する。そして、図14に示すように、第1実施形態と同様に、半導体チップ40のはんだバンプ42が配線基板2の接続パッドPにリフロー加熱によりフリップチップ接続される。さらに、第4配線層26にはんだボールを搭載するなどして外部接続端子28を設ける。これにより、第2実施形態の半導体装置6が得られる。このとき、配線基板2の半導体チップ40の搭載面は、半導体チップ40シリコンと熱膨張係数が同一のシリコン基板層50からなり、そのシリコン基板層50に接続パッドPが形成されている。シリコン基板層50及び半導体チップ40の熱膨張係数は3~6ppm/°Cである。そして、シリコン基板層50の熱膨張係数は半導体チップ40の熱膨張係数の±30程度である。このため、半導体チップ40をフリップチップ接続する際の加熱処理によって配線基板2が半導体チップ40より大きく伸びたり反ったりする不具合が解消される。これにより、半導体チップ40のはんだバンプ42のピッチが100μm以下に狭小化される場合であっても、半導体チップ40のはんだバンプ42を配線基板2の接続パッドPに精度よく配置することができる。また、第1実施形態のガラス基板層10を使用する場合と同様に、シリコン基板層50の表面は樹脂による絶縁層の表面よりも平滑であるため、セミアディティブ法によって狭小ピッチの接続パッドPを形成することができる。さらに、第1実施形態のガラス基板層10を使用する場合と同様に、シリコン基板層50に形成される貫通電極TEはその径を小さくかつ長さを短くできるので、高周波特性の劣化が防止される。第2実施形態の配線基板2においても、第1実施形態の変形例の配線基板1aと同様に、第2ホールH2の内面に凹状接続パッドを形成し、半導体チップの金属バンプを凹状接続パッドに嵌合させてもよい。第3の実施の形態図15及び図16は第3実施形態の配線基板の製造方法示す断面図、図17は第3実施形態の配線基板を示す断面図である。第1及び第2実施形態では、ガラス基板層又はシリコン基板層の両面側から第1、第2ホールを形成してそれらを連通させてスルーホールを形成している、これにより、各ホールのアスペクト比を小さくすることにより、ホールの加工及びホールへの金属めっきの埋込を容易にしている。第3実施形態では、ガラス基板層又はシリコン基板層に設けられるスルーホールの径が比較的大きい場合に、コスト削減のために基板層の一方の面のみからホールを形成してスルーホールを得る形態について説明する。第3実施形態では、第1実施形態と同一工程及び同一要素についてはその詳しい説明を省略する。第3実施形態の配線基板の製造方法では、図15aに示すように、まず、第1実施形態と同様に、ガラス基板10aを用意し、ガラス基板10aの上面から厚みの途中まで加工することによりホールHを形成する。第3実施形態では、最終的にガラス基板層に設けられるスルーホールの径は100μm程度であり、第1、第2実施形態のガラス基板層又はシリコン基板層のスルーホールの径50μmよりかなり大きく設定される。スルーホールの径はガラス基板10aの表面に開口する最端の径のことである。従って、ホールHの径を100μmとし、その深さを200μmとすると、アスペクト比深さ/径は2となり、片面側から形成するとしても加工が容易となる。ホールHの断面形状は、上部の径が底部の径より大きいテーパー形状に設定される。次いで、図15bに示すように、第1実施形態と同様に、ガラス基板10aのホールHを含む部分にホールHを埋め込むようにして第1配線層20を形成する。続いて、図16aに示すように、第1実施形態の図3a~cと同一の工程を遂行することにより、第1配線層20に接続される3層のビルドアップ配線層第2、第3、第4配線層22,24,26を形成する。次いで、図16bに示すように、図16aの構造体を上下反転させ、ガラス基板10aの露出面をホールHの底部の第1配線層20が露出するまで加工して薄くする。これにより、薄型化されたガラス基板層10が得られ、ガラス基板層10の上面から第1配線層20が露出した状態となる。そして、ホールHがガラス基板層10を貫通するスルーホールTHとなり、第1配線層20がスルーホールTHに充填された貫通電極TEとして機能する。その後に、図17に示すように、第1配線層20に電気的に接続される接続パッドPをホールH第1配線層20上からガラス基板層10の上面に形成する。以上により、第3実施形態の配線基板3が得られる。以上説明したように、第3実施形態では、まず、ガラス基板10aの一方の面から厚みの途中までレーザなどで順テーパー形状のホールHを形成する。さらに、ホールHに第1配線層20を形成した後に、ガラス基板10aの反対面を第1配線層20が露出するまで薄くしてスルーホールTHを得る。このため、第3実施形態の配線基板3では、ガラス基板層10に上部の径が下部の径より小さい逆テーパー形状のスルーホールTHが形成されている。スルーホールTH内からガラス基板層10の下面にスルーホールTHを埋め込んだ状態で第1配線層20が形成されている。さらに、ガラス基板層10の上面に第1配線層20に接続される接続パッドPが形成されている。また、第1実施形態と同様に、ガラス基板層10の下に、第1配線層20に接続される3層のビルドアップ配線層第2、第3、第4配線層22,24,26が形成されている。そして、図18に示すように、第1実施形態と同様に、半導体チップ40のはんだバンプ42が配線基板3の接続パッドPにリフロー加熱によりフリップチップ接続される。さらに、第4配線層26にはんだボールを搭載するなどして外部接続端子28を設ける。これにより、第3実施形態の半導体装置7が得られる。第3実施形態の配線基板3は、第1実施形態と同様な効果を奏する。さらに、第3実施形態は、ガラス基板層10に比較的大きな径のスルーホールTHを設ける場合において有用であり、その場合に第1、第2実施形態よりも工程が削減されてコスト低減を図ることができる。第4の実施の形態図19は第4実施形態の配線基板を示す断面図である。第4実施形態の特徴は、第3実施形態のガラス基板層の代わりにシリコン基板層を使用することにある。第4実施形態では、第1実施形態と同一工程及び同一要素についてはその詳しい説明を省略する。図19に示すように、第4実施形態の配線基板4では、第3実施形態の図17の配線基板3においてガラス基板層10をシリコン基板層50に代えている。そして、第3実施形態と同様に、シリコン基板層50に上部の径が下部の径より小さい逆テーパー形状のスルーホールTHが形成されている。第4実施形態では、シリコン基板層50の両面及びスルーホールTHの内面に絶縁層52,54が形成されている。そして、スルーホールTH内の第1配線層20上の絶縁層54に開口部54aが形成されている。接続パッドPは絶縁層54の開口部54aを介して第1配線層20に接続されている。第4実施形態の配線基板4を製造する際には、第3実施形態の図15aの工程でシリコン基板を使用し、ホールHを形成した後に、シリコン基板の上面及びホールHの内面に熱酸化又はCVD法により絶縁層52を形成する。さらに、図16bの工程の後で、シリコン基板層50の上面にCVD法により絶縁層54を形成し、絶縁層54をパターニングして第1配線層20上に開口部54aを形成すればよい。そして、図20に示すように、第1実施形態と同様に、半導体チップ40のはんだバンプ42が配線基板4の接続パッドPにリフロー加熱によりフリップチップ接続される。さらに、第4配線層26にはんだボールを搭載するなどして外部接続端子28を設ける。これにより、第4実施形態の変形例の半導体装置8が得られる。第4実施形態の配線基板4は、第1実施形態と同様な効果を奏する。さらに、第3実施形態と同様に、シリコン基板層50に比較的大きな径のスルーホールTHを設ける場合に有用であり、その場合に第1、第2実施形態よりも工程が削減されてコスト低減を図ることができる。"