"入力電力が供給され,スイッチング素子とインダクタンス手段とコンデンサとを有する複数のチョッパ回路と,複数の前記チョッパ回路の出力側にそれぞれ接続される複数のDC/DCコンバータと,前記チョッパ回路の出力電圧を検出するチョッパ回路出力電圧検出手段と,前記チョッパ回路の電流を検出するチョッパ回路電流検出手段と,前記チョッパ回路内の前記スイッチング素子を制御するチョッパ制御回路と,複数の前記DC/DCコンバータが並列に接続される出力側の電圧値に基づいて所定電圧になるように制御するDC/DCコンバータ制御回路と,を備え,前記チョッパ制御回路は,前記チョッパ回路出力電圧検出手段で検出されたチョッパ回路出力電圧検出値に前記チョッパ回路電流検出手段で検出されたチョッパ回路電流検出値の電圧換算値を重畳した値が基準値よりも高い場合は前記チョッパ回路の出力電圧を減らす方向に前記スイッチング素子を制御し,前記チョッパ回路出力電圧検出値に前記チョッパ回路電流検出値の電圧換算値を重畳した値が前記基準値よりも低い場合は前記チョッパ回路の出力電圧を増やす方向に前記スイッチング素子を制御することを特徴とする電力変換装置。第1のインピーダンス手段と第2のインピーダンス手段との直列回路を有する前記チョッパ回路出力電圧検出手段は前記チョッパ回路の出力側に並列に接続され,第3のインピーダンス手段は前記第1のインピーダンス手段と直列に接続され,前記チョッパ回路の出力電圧によって前記第1のインピーダンス手段の両端に印加される電圧に,前記チョッパ回路電流検出手段からの入力によって前記第3のインピーダンス手段と前記第1のインピーダンス手段とを含む回路に流れる電流により前記第1のインピーダンス手段の両端に印加される電圧が重畳され,前記重畳された電圧値が比較手段に入力されて前記基準値と比較されることを特徴とする請求項1に記載の電力変換装置。前記DC/DCコンバータは,容量Crの共振用のコンデンサとインダクタンスLrの共振用のインダクタンス手段との直列共振回路と,2次巻線に対する1次巻線の巻数比がn1/n2のトランスとを有し,前記チョッパ回路の出力電圧をV1とすると,前記DC/DCコンバータの出力電流Ioについて,の数式が成り立つ場合に,それぞれの前記DC/DCコンバータの出力電流Ioをそれぞれの前記チョッパ回路の出力電圧V1で調整することを特徴とする請求項1又は請求項2に記載の電力変換装置。入力電力が供給され,スイッチング素子とインダクタンス手段とコンデンサとを有する複数のチョッパ回路と,複数の前記チョッパ回路の出力側にそれぞれ接続される複数のDC/DCコンバータと,を備え,複数の前記DC/DCコンバータが出力側で並列に接続される電力変換装置の制御方法であって,前記DC/DCコンバータの出力電圧値に基づいて前記DC/DCコンバータが所定電圧になるように制御し,前記チョッパ回路の出力電圧と前記チョッパ回路の電流とを検出し,前記チョッパ回路の出力電圧検出値に前記チョッパ回路の電流検出値の電圧換算値を重畳した値が基準値よりも高い場合は前記チョッパ回路の出力電圧を減らす方向に前記スイッチング素子を制御し,前記チョッパ回路の出力電圧検出値に前記チョッパ回路の電流検出値の電圧換算値を重畳した値が前記基準値よりも低い場合は前記チョッパ回路の出力電圧を増やす方向に前記スイッチング素子を制御することを特徴とする電力変換装置の制御方法。しかし,特許文献1に記載される交流電源装置では,並列に接続された複数の絶縁トランス107-1,107-2の出力電圧を定電圧に制御するために複数の高周波電力変換器103-1,103-2ごとに制御を行おうとすると,それぞれの高周波電力変換器103-1,103-2の台数分の制御回路が必要となり,部品点数が増え,構成や制御が複雑になるという課題があった。また,すべての直列共振回路のコンデンサを共用にするため,直列共振回路の数が増えると構成,動作及び制御が複雑になってしまう。そこで,本発明は,簡単な回路構成で,出力側が並列接続されるDC/DCコンバータ間の出力電流の分担を均等にすることを目的とする電力変換装置及びその制御方法を提供する。上記目的を達成するために,具体的には,本発明に係る電力変換装置は,入力電力が供給され,スイッチング素子とインダクタンス手段とコンデンサとを有する複数のチョッパ回路と,複数の前記チョッパ回路の出力側にそれぞれ接続される複数のDC/DCコンバータと,前記チョッパ回路の出力電圧を検出するチョッパ回路出力電圧検出手段と,前記チョッパ回路の電流を検出するチョッパ回路電流検出手段と,前記チョッパ回路内の前記スイッチング素子を制御するチョッパ制御回路と,複数の前記DC/DCコンバータが並列に接続される出力側の電圧値に基づいて所定電圧になるように制御するDC/DCコンバータ制御回路と,を備え,前記チョッパ制御回路は,前記チョッパ回路出力電圧検出手段で検出されたチョッパ回路出力電圧検出値に前記チョッパ回路電流検出手段で検出されたチョッパ回路電流検出値の電圧換算値を重畳した値が基準値よりも高い場合は前記チョッパ回路の出力電圧を減らす方向に前記スイッチング素子を制御し,前記チョッパ回路出力電圧検出値に前記チョッパ回路電流検出値の電圧換算値を重畳した値が前記基準値よりも低い場合は前記チョッパ回路の出力電圧を増やす方向に前記スイッチング素子を制御することを特徴とする。本発明に係る電力変換装置の制御方法は,入力電力が供給され,スイッチング素子とインダクタンス手段とコンデンサとを有する複数のチョッパ回路と,複数の前記チョッパ回路の出力側にそれぞれ接続される複数のDC/DCコンバータと,を備え,複数の前記DC/DCコンバータが出力側で並列に接続される電力変換装置の制御方法であって,前記DC/DCコンバータの出力電圧値に基づいて前記DC/DCコンバータが所定電圧になるように制御し,前記チョッパ回路の出力電圧と前記チョッパ回路の電流とを検出し,前記チョッパ回路の出力電圧検出値に前記チョッパ回路の電流検出値の電圧換算値を重畳した値が基準値よりも高い場合は前記チョッパ回路の出力電圧を減らす方向に前記スイッチング素子を制御し,前記チョッパ回路の出力電圧検出値に前記チョッパ回路の電流検出値の電圧換算値を重畳した値が前記基準値よりも低い場合は前記チョッパ回路の出力電圧を増やす方向に前記スイッチング素子を制御することを特徴とする。従って,本発明は,検出されたチョッパ回路の出力電圧の検出値に検出されたチョッパ回路の電流の検出値の電圧換算値を重畳した値を用いてチョッパ回路の出力電圧を制御することで,出力側が並列接続されるDC/DCコンバータ間の出力電流の分担を均等にすることができる。また,本発明に係る電力変換装置は,第1のインピーダンス手段と第2のインピーダンス手段との直列回路を有する前記チョッパ回路出力電圧検出手段は前記チョッパ回路の出力側に並列に接続され,第3のインピーダンス手段は前記第1のインピーダンス手段と直列に接続され,前記チョッパ回路の出力電圧によって前記第1のインピーダンス手段の両端に印加される電圧に,前記チョッパ回路電流検出手段からの入力によって前記第3のインピーダンス手段と前記第1のインピーダンス手段とを含む回路に流れる電流により前記第1のインピーダンス手段の両端に印加される電圧が重畳され,前記重畳された電圧値が比較手段に入力されて前記基準値と比較される。従って,本発明は,上述のような簡単な回路構成で,出力側が並列接続されるDC/DCコンバータ間の出力電流の分担を均等にすることができる。さらに,本発明に係る電力変換装置は,前記DC/DCコンバータは,容量Crの共振用のコンデンサとインダクタンスLrの共振用のインダクタンス手段との直列共振回路と,2次巻線に対する1次巻線の巻数比がn1/n2のトランスとを有し,前記チョッパ回路の出力電圧をV1とすると,前記DC/DCコンバータの出力電流Ioについて,の数式が成り立つ場合に,それぞれの前記DC/DCコンバータの出力電流Ioをそれぞれの前記チョッパ回路の出力電圧V1で調整する。従って,本発明は,それぞれのDC/DCコンバータ内の共振用のコンデンサの容量Crや共振用のインダクタンス手段のインダクタンスLrのバラツキによる複数のDC/DCコンバータ出力電流Ioの不均等を,上述の数式に基づいて,それぞれのチョッパ回路の出力の電圧V1を調整することによって解消することができる。本発明によれば,複数台のDC/DCコンバータが出力側で並列に接続される電力変換装置において,簡単な回路構成でDC/DCコンバータ間の出力電流の分担を均等にすることができる。以下,本発明の実施形態について,図面を参照しながら詳細に説明する。なお,本発明は,以下に示す実施形態に限定されるものではない。また,本明細書及び図面において符号が同じ構成要素は,相互に同一のものを示すものとする。第1の実施形態図1~図3を用いて本発明に係る第1の実施形態の電力変換装置について説明する。図1に,本発明の第1の実施形態に係る電力変換装置の電気回路図を示す。図2は,本発明の第1の実施形態に係るチョッパ制御回路の電気回路図を示す図である。また,図3は,本発明の第1の実施形態に係るDC/DCコンバータの出力電流の波形図である。なお,本実施形態の説明においては,図1~図3を適宜参照することとする。図1では入力電源として電流,電圧が120度の位相差のある第一相R,第二相S,第三相Tの三相交流電源を用いており,入力端子R,S,Tから入力される。三相交流電源の三相のうちのそれぞれ異なる二相,つまり第一相Rと第二相S間,第二相Sと第三相T間,第三相Tと第一相R間にそれぞれ昇圧型のチョッパ回路である昇圧チョッパ回路101,102,103が接続される。なお,この三相交流電源は本実施形態の電力変換装置に外付けされる電源であり,本発明の必須の構成要素ではない。図1に示す昇圧チョッパ回路101は,三相交流電源の周波数に対して高周波でオンオフ動作をするスイッチング素子11,12を有する。昇圧用のインダクタンス手段15は,一端には第一相Rが,他端にはスイッチング素子11が接続される。スイッチング素子11にはダイオード17を介してコンデンサ19が並列に接続される。また,昇圧用のインダクタンス手段16は,一端には第二相Sが,他端にはスイッチング素子12が接続される。スイッチング素子12にはダイオード18を介してコンデンサ19が並列に接続される。図1では昇圧チョッパ回路電流検出手段として抵抗13と抵抗14が用いられ,それぞれスイッチング素子11,12に直列に接続される。入力される第一相Rの電圧が第二相Sよりも大きい半周期では,スイッチング素子11を高周波でオン,オフさせる。スイッチング素子11がオンのときは,第一相Rからインダクタンス手段15,スイッチング素子11,抵抗13,抵抗14,スイッチング素子12,インダクタンス手段16を通じて第二相Sに向かって電流が流れ,インダクタンス手段15,16にエネルギーが蓄積される。次に,スイッチング素子11がオフすると,第一相Rからインダクタンス手段15,ダイオード17,コンデンサ19,抵抗14,スイッチング素子12,インダクタンス手段16を通じて第二相Sに向かって電流が流れる。インダクタンス手段15,16に蓄積されたエネルギーによって,コンデンサ19が図示の極性で充電される。なお,ここでは,スイッチング素子12の導通は,スイッチング素子12の順方向に対して逆方向に導通する内部ダイオード導通による。一方,入力される第二相Sの電圧が第一相Rよりも大きい半周期では,スイッチング素子12を高周波でオン,オフさせる。スイッチング素子12がオンのときは,第二相Sからインダクタンス手段16,スイッチング素子12,抵抗14,抵抗13,スイッチング素子11,インダクタンス手段15を通じて第一相Rに向かって電流が流れ,インダクタンス手段16,15にエネルギーが蓄積される。次に,スイッチング素子12がオフすると,第二相Sからインダクタンス手段16,ダイオード18,コンデンサ19,抵抗13,スイッチング素子11,インダクタンス手段15を通じて第一相Rに向かって電流が流れる。インダクタンス手段16,15に蓄積されたエネルギーによってコンデンサ19が図示の極性で充電される。なお,ここでは,スイッチング素子11の導通は,スイッチング素子11の順方向に対して逆方向に導通する内部ダイオード導通による。これらの上述の動作は,入力される第一相Rと第二相Sとの電圧状態に応じて半周期ごとに繰り返される。三相交流電源の周波数が50Hzの場合,上述の半周期は10msとなる。昇圧チョッパ回路電流検出手段として,図1では,スイッチング素子11又は12に直列に接続された抵抗13又は14を用いる。上述のように,昇圧チョッパ回路101の動作において,入力される第一相Rと第二相Sとの電圧状態やスイッチング素子11又は12のオンオフ状態によって流れる電流経路が異なる。昇圧チョッパ回路101において,連続した電流を検出するために,例えば,第一相Rの電圧が第二相Sよりも大きい半周期では,スイッチング素子11がオンとオフの両方のときに電流が流れる抵抗14を用い,第二相Sの電圧が第一相Rよりも大きい半周期では,スイッチング素子12がオンとオフの両方のときに電流が流れる抵抗13を用いる。具体的には,例えば,スイッチング素子11又は12の内部ダイオードを導通する方向の電流が流れるときの抵抗13又は14の両端電圧を用いる。コンデンサ19側からみて,抵抗13,抵抗14にそれぞれ流れる電流値によって抵抗13,抵抗14の両端に発生する電圧をVr13,Vr14とする。この場合,抵抗13又は抵抗14の両端電圧はコンデンサ19側の方が高い電圧となるため,コンデンサ19側をゼロボルトとすると,コンデンサ19側からみた電圧をVr13,Vr14の極性はマイナスとなる。このため,入力されるVr13,Vr14を図示しない反転回路によって極性を反転させて正極性にし,さらに図示しない増幅器を通じてそれぞれVr13,Vr14に基づく電圧信号が出力される。そして,増幅器から出力されるそれぞれVr13,Vr14に基づく電圧信号は,それぞれ図示しない抵抗器を通じて電流信号となったものが合流,つまり加算され,図2に示す昇圧チョッパ回路101の制御回路7の入力端子Tc1に入力される。すなわち,上記の図示しない2つの抵抗器の出力側は接続されて,昇圧チョッパ回路101の制御回路7の入力端子Tc1に接続される。図1では,第一相Rの電圧が第二相Sよりも大きい半周期では,入力端子Tc1には,Vr14に基づく電圧信号から上記の図示しない抵抗器を通じて電流信号が入力される。一方,第二相Sの電圧が第一相Rよりも大きい半周期では,入力端子Tc1には,Vr13に基づく電圧信号から上記の図示しない抵抗器を通じて電流信号が入力される。なお,上記の昇圧チョッパ回路電流検出手段は,一例であり,CTトランスなどを用いてもよく,検出する手段や方法,箇所は特に限定されない。昇圧チョッパ回路102,103の構成及び動作についても,昇圧チョッパ回路101と同様である。DC/DCコンバータ4,5,6は,入力側がそれぞれ昇圧チョッパ回路101,102,103に接続され,出力側が出力端子Tout1,Tout2に並列に接続される。図1に示すDC/DCコンバータ4,5,6は,インダクタンスとコンデンサとによる共振動作を利用する構成となっている。DC/DCコンバータ4は,スイッチング素子41と42とが直列に接続され,共振用のコンデンサ43と44とが直列に接続される。スイッチング素子41と42との接続点は,共振用のインダクタンス手段45とトランスT1の1次巻線N11とを介して共振用のコンデンサ43と44との接続点に接続される。ダイオード46,47は,それぞれ共振用のコンデンサ43と44とに並列に接続される。トランスT1の2次巻線N12は整流ダイオード48を介して出力コンデンサC1に並列に接続され,トランスT1の2次巻線N13は整流ダイオード49を介して出力コンデンサC1に並列に接続される。出力コンデンサC1は,出力端子Tout1,Tout2間に接続される。なお,図中のトランスT1の黒点は極性を示す。図1に示すDC/DCコンバータ4は,共振用のコンデンサ43と44と共振用のインダクタンス手段45とによる共振動作を利用する構成となっており,スイッチング素子41,42は交互にオン,オフする。スイッチング素子41がオン,スイッチング素子42がオフの状態では,昇圧チョッパ回路101の出力側のコンデンサ19から,スイッチング素子41,共振用のインダクタンス手段45,トランスT1の1次巻線N11,共振用のコンデンサ44に電流が流れる。また,共振用のコンデンサ43からの放電電流は,スイッチング素子41,共振用のインダクタンス手段45,トランスT1の1次巻線N11を介して流れる。トランスT1の2次側では,2次巻線N12から整流ダイオード48を介して出力コンデンサC1にエネルギーが蓄積される。一方,スイッチング素子42がオン,スイッチング素子41がオフの状態では,コンデンサ19から,共振用のコンデンサ43,トランスT1の1次巻線N11,共振用のインダクタンス手段45,スイッチング素子42に電流が流れる。また,共振用のコンデンサ44からの放電電流は,トランスT1の1次巻線N11,共振用のインダクタンス手段45,スイッチング素子42を介して流れる。この場合にトランスT1の1次巻線N11に流れる電流の極性は,スイッチング素子41がオン,スイッチング素子42がオフの状態のときとは逆の極性となる。トランスT1の2次側では,2次巻線N13から整流ダイオード49を介して出力コンデンサC1にエネルギーが蓄積される。DC/DCコンバータ5,6の構成及び動作についても,DC/DCコンバータ4と同様である。DC/DCコンバータ制御回路10は,DC/DCコンバータの出力電圧,すなわちTout1,Tout2間の電圧に基づき,DC/DCコンバータ4,5,6内のスイッチング素子41,42,51,52,61,62の周波数を制御してDC/DCコンバータの出力電圧を定電圧,ここでは,例えば―48Vになるようにする。定常状態では,例えば,DC/DCコンバータ4に共振電流が流れる間は,スイッチング素子41又は42が導通するように,スイッチング素子41又は42の周波数は,共振周波数よりも低くする。このように,ゼロ電流スイッチング動作を行うことでスイッチング損失を低減させることができる。ここで,DC/DCコンバータ4の共振用のコンデンサ43と44との合成容量をCr,DC/DCコンバータ4に入力される電圧,つまり昇圧チョッパ回路101の出力電圧をV1,共振周波数をfrとすると,共振用のコンデンサ43と44とに蓄積される合成エネルギーQは以下の数式2で表される。また,トランスT1の2次側に流れる電流,すなわちDC/DCコンバータ4の出力電流Ioは,インダクタンス手段45のインダクタンスをLr,トランスT1の1次巻線N11の巻数をn1,トランスT1の2次巻線N12,N13の巻数をn2とすると,DC/DCコンバータ4の出力電流Ioは以下の数式3で表される。同様に,DC/DCコンバータ5,6についても上記の数式3,4が成立する。上記の数式には,共振用のコンデンサ43と44,53と54,又は63と64の合成容量Crやインダクタンス手段45,55,又は65のインダクタンスをLrなどが含まれるが,これらの容量CrやインダクタンスLrの値は部品のよってバラツキがあるためDC/DCコンバータ4,5,6の出力電流Ioに不均等が生じる原因となる。このため,本発明に係る第1の実施形態の電力変換装置では,容量CrやインダクタンスLrの値のバラツキなどによって生じるDC/DCコンバータの出力電流の不均等を上記数式の他のパラメータである昇圧チョッパ回路の出力電圧V1で調整することにより解消することができる。チョッパ制御回路は,チョッパ回路出力電圧検出手段で検出されたチョッパ回路出力電圧検出値にチョッパ回路電流検出手段で検出されたチョッパ回路電流検出値の電圧換算値を重畳した値が基準値よりも高い場合は,チョッパ回路の出力電圧を減らす方向にチョッパ回路内のスイッチング素子を制御する。一方,チョッパ回路出力電圧検出値にチョッパ回路電流検出値の電圧換算値を重畳した値が基準値よりも低い場合は,チョッパ回路の出力電圧を増やす方向にチョッパ回路内のスイッチング素子を制御する。次に,具体的な昇圧チョッパ制御回路7の構成及び昇圧チョッパ回路101の出力電圧V1の制御方法について,図2を用いて説明する。昇圧チョッパ回路出力電圧検出手段として第1のインピーダンス手段71と第2のインピーダンス手段72との直列回路を用い,昇圧チョッパ回路101の出力側に並列に接続する。また,図1で昇圧チョッパ回路電流検出手段として用いられる抵抗13又は14の両端電圧は,上記で述べた例では図示していないが、反転,増幅され,抵抗器を介して電流として図2の入力端子Tc1に入力される。入力端子Tc1,Tc2間にはダイオード74を介して交流電圧を平均化するための積分用コンデンサ75が並列に接続され,積分用コンデンサ75には第3のインピーダンス手段73と第1のインピーダンス手段71との直列回路が並列に接続される。比較手段として用いるオペアンプ76には,基準電圧と第1のインピーダンス手段71の両端電圧とが入力される。なお,第1,第2,第3インピーダンス手段71,72,73には主に抵抗器を用いる。ダイオード74は昇圧チョッパ回路101側に電流が流れ込むものを防ぐためのものであればよく,入力端子Tc2側に挿入されてもよい。昇圧チョッパ回路101の出力電圧V1は,第1のインピーダンス手段71と第2のインピーダンス手段72とのインピーダンスの比率によって分圧され,第1のインピーダンス手段71の両端には昇圧チョッパ回路101の出力電圧V1に応じた電圧Vvがかかる。また,昇圧チョッパ制御回路7の入力端子Tc1には,昇圧チョッパ回路101の電流検出手段によって検出された抵抗13又は14の両端電圧に基づく信号が入力される。これにより,入力端子Tc1からダイオード74を通じて電流が流れ,交流成分は積分用コンデンサ75によって平均化され,第3のインピーダンス手段73と第1のインピーダンス手段71とにはインピーダンスの比率によって分圧された電圧がそれぞれ印加される。このため,昇圧チョッパ回路101の電流検出手段によって入力された昇圧チョッパ回路101の電流検出値に応じた電圧Vcが第1のインピーダンス手段71に印加されることになる。よって,第1のインピーダンス手段71の両端電圧は,昇圧チョッパ回路101の出力電圧に応じた値Vvに昇圧チョッパ回路101の電流に応じた値を電圧換算した値Vcを重畳した値VvVcとなる。比較手段76ではこのVvVcと基準値である基準電圧値Vbとが比較され,比較手段の出力に基づき制御回路7から昇圧チョッパ回路101内のスイッチング素子11,12に駆動信号が送られる。具体的には,このVvVcが基準電圧値Vbよりも高い場合は昇圧チョッパ回路101の出力電圧V1を減らす方向にスイッチング素子11,12のオン時間を減らすように制御される。逆に,VvVcが基準電圧値Vbよりも低い場合は昇圧チョッパ回路101の出力電圧V1を増やす方向にスイッチング素子11,12のオン時間を増やすように制御される。なお,本実施形態では,昇圧チョッパ回路101の出力電圧V1に応じた電圧Vv,昇圧チョッパ回路101の電流に応じた値を電圧換算した値Vcは,第1,第2,第3のインピーダンスのそれぞれの比率によって,実際の出力電圧値V1や電流値よりも小さい値とすることによって制御回路7内で扱いやすくしている。昇圧チョッパ制御回路8,9の構成及び昇圧チョッパ回路102,103の出力電圧V1の制御方法についても,昇圧チョッパ制御回路7の構成及び昇圧チョッパ回路101の出力電圧V1の制御方法と同様である。図3に,DC/DCコンバータ4,5,6のトランスT1,T2,T3の2次側の電流,すなわちDC/DCコンバータ4,5,6の出力電流の波形図の一例を示す。a~cはそれぞれ昇圧チョッパ制御回路7,8,9が出力電圧値Vvのみに基づき定電圧制御を行った場合の一例のDC/DCコンバータ4,5,6の出力電流の波形である。aのピーク電流,平均電流は他よりも大きく,cのピーク電流,平均電流は他よりも小さくなっており,DC/DCコンバータ4,5,6の出力電流Ioにおいて不均衡が生じている。一方,d~fはそれぞれ昇圧チョッパ回路101の出力電圧に基づく値Vvに昇圧チョッパ回路101の電流に基づく値を電圧換算した値Vcを重畳した値VvVcを用いて定電圧制御を行った場合の一例のDC/DCコンバータ4,5,6の出力電流の波形である。d~fの電流はほぼ均等であり,DC/DCコンバータ4,5,6の出力電流のアンバランスが解消されている。このように,本発明にかかる第1の実施形態では,昇圧チョッパ回路101の定電圧制御を利用し,昇圧チョッパ回路101の電流を考慮して昇圧チョッパ回路101の出力電圧値を大きく又は小さくすることで,簡単な回路構成で,三相交流入力での並列運転時のDC/DCコンバータ間の出力電流の分担を均等にすることを実現している。第2の実施形態図4に,本発明の第2の実施形態に係る電力変換装置の電気回路図を示す。本発明の第2の実施形態において,第1の実施形態と同様の構成,動作等について説明を省略し,主に異なる内容について以下に説明する。なお,本実施形態の説明については図4を,第1の実施形態の内容については図1~図3を適宜参照することとする。第2の実施形態では,昇圧型のチョッパ回路である昇圧チョッパ回路201,202,203を用いる。昇圧チョッパ回路201は,第一相R,第二相S間に接続され,インダクタンス手段15と16,スイッチング素子11と12,昇圧チョッパ回路電流検出手段として抵抗13と14,ダイオード17と18,コンデンサ19の他に,ダイオード211と212を有する。ダイオード211は,インダクタンス手段16に流れる電流が抵抗13を介して第一相R側に戻る経路を形成するように,ダイオード211のアノード側はスイッチング素子11側に,カソード側は第一相R側に接続される。また,ダイオード212は,インダクタンス手段15に流れる電流が抵抗14を介して第二相S側に戻る経路を形成するように,ダイオード212のアノード側はスイッチング素子12側に,カソード側は第二相S側に接続される。入力される第一相Rの電圧が第二相Sよりも大きい半周期では,スイッチング素子11を高周波でオン,オフさせる。スイッチング素子11がオンのときは,第一相Rからインダクタンス手段15,スイッチング素子11,抵抗13,抵抗14,ダイオード212を通じて第二相Sに向かって電流が流れ,インダクタンス手段15にエネルギーが蓄積される。次に,スイッチング素子11がオフすると,第一相Rからインダクタンス手段15,ダイオード17,コンデンサ19,抵抗14,ダイオード212を通じて第二相Sに向かって電流が流れ,インダクタンス手段15に蓄積されたエネルギーによってコンデンサ19が充電される。一方,入力される第二相Sの電圧が第一相Rよりも大きい半周期では,スイッチング素子12を高周波でオン,オフさせる。スイッチング素子12がオンのときは,第二相Sからインダクタンス手段16,スイッチング素子12,抵抗14,抵抗13,ダイオード211を通じて第一相Rに向かって電流が流れ,インダクタンス手段16にエネルギーが蓄積される。次に,スイッチング素子12がオフすると,第二相Sからインダクタンス手段16,ダイオード18,コンデンサ19,抵抗13,ダイオード211を通じて第一相Rに向かって電流が流れ,インダクタンス手段16に蓄積されたエネルギーによってコンデンサ19が充電される。これらの上述の動作は,入力される第一相Rと第二相Sの電圧状態に応じて半周期ごとに繰り返される。三相交流電源の周波数が50Hzの場合,上述の半周期は10msとなる。実施形態2では,実施形態1とは異なり,入力される第一相Rの電圧が第二相Sよりも大きい半周期ではインダクタンス手段16は導通せず,入力される第二相Sの電圧が第一相Rよりも大きい半周期ではインダクタンス手段15は導通しない。実施形態1では,コンデンサ19のマイナス側は,スイッチング素子11又は12の内部ダイオード導通時にインダクタンス手段15又は16を介して第一相R又は第二相Sに接続される。これに対して,実施形態2では,コンデンサ19のマイナス側が,ダイオード211又は212の導通により第一相R又は第二相Sに接続されるので,インダクタンス手段15又は16の影響を受けず,実施形態1の場合よりも電位が安定する。昇圧チョッパ回路電流検出手段は,実施形態1と同様に,第一相Rの電圧が第二相Sよりも大きい半周期では抵抗14に流れる電流を用い,第二相Sの電圧が第一相Rよりも大きい半周期では抵抗13に流れる電流を用いることができる。昇圧チョッパ回路202,203の構成及び動作についても,昇圧チョッパ回路201と同様である。また,第2の実施形態におけるDC/DCコンバータ4,5,6及び昇圧チョッパ回路201,202,203の昇圧チョッパ制御回路7,8,9は,第1の実施形態と同様である。第3の実施形態図5に,本発明の第3の実施形態に係る電力変換装置の電気回路図を示す。本発明の第3の実施形態において,第1,2の実施形態と同様の構成,動作等について説明を省略し,主に異なる内容について以下に説明する。なお,本実施形態の説明については図5を,第1,2の実施形態の内容については図1~図4を適宜参照することとする。第3の実施形態では,昇圧型のチョッパ回路である昇圧チョッパ回路301,302,303を用いる。昇圧チョッパ回路301は,第一相R,第二相S間に接続され,ブリッジダイオードRC11,インダクタンス手段15,スイッチング素子11,昇圧チョッパ回路電流検出手段として抵抗13,ダイオード17,コンデンサ19を有する。インダクタンス手段15とスイッチング素子11と抵抗13とは直列に接続され,このうちのスイッチング素子11に対して,ダイオード17を介してコンデンサ19が並列に接続される。スイッチング素子11は高周波でオン,オフのスイッチング動作を行う。スイッチング素子11がオン状態のときは,第一相R又は第二相Sのうち電圧が高い方から,ブリッジダイオードRC11,インダクタンス手段15,スイッチング素子11,抵抗13,ブリッジダイオードRC11を通じて,第一相R又は第二相Sのうち電圧の低い方へ電流が流れ,インダクタンス手段15にエネルギーが蓄積される。次にスイッチング素子11をオフ状態にすると,第一相R又は第二相Sのうち電圧が高い方から,ブリッジダイオードRC11,インダクタンス手段15,ダイオード17,コンデンサ19,抵抗13,ブリッジダイオードRC11を通じて第一相R又は第二相Sのうち電圧の低い方へ電流が流れ,コンデンサ19が充電される。三相交流電源の周波数が50Hzの場合,第一相Rの電圧が第二相Sの電圧よりも大きい又は小さい期間,すなわち半周期は10msとなる。なお,昇圧チョッパ回路電流検出手段は昇圧チョッパ回路301に連続して流れる電流を検出するため,本実施形態では,スイッチング素子11を通じて流れる電流とコンデンサ19を通じて流れる電流との両方が流れる抵抗13を用いる。昇圧チョッパ回路302及び303の構成及び動作は昇圧チョッパ回路301と同様である。また,第3の実施形態におけるDC/DCコンバータ4,5,6及び昇圧チョッパ回路301,302,303の昇圧チョッパ制御回路7,8,9は,第1の実施形態と同様である。第4の実施形態図6に,本発明の第4の実施形態に係る電力変換装置の電気回路図を示す。本発明の第4の実施形態において,第1~3の実施形態と同様の構成,動作等について説明を省略し,主に異なる内容について以下に説明する。なお,本実施形態の説明については図6を,第1~3の実施形態の内容については図1~図5を適宜参照することとする。第4の実施形態では,昇圧型のチョッパ回路である昇圧チョッパ回路401,402,403を用いる。昇圧チョッパ回路401では,直流入力を用いている。直流入力端子間に昇圧チョッパ回路401,402,403が並列に接続される。昇圧チョッパ回路401は,インダクタンス手段15,スイッチング素子11,昇圧チョッパ回路電流検出手段として抵抗13,ダイオード17,コンデンサ19を有する。インダクタンス手段15とスイッチング素子11とは直列に接続され,このうちのスイッチング素子11に対して,ダイオード17を介してコンデンサ19が並列に接続される。スイッチング素子11は高周波でオン,オフのスイッチング動作を行う。スイッチング素子11がオン状態のときは,入力電源のプラス側から,インダクタンス手段15,スイッチング素子11,抵抗13を通じて,入力電源のマイナス側へ電流が流れ,インダクタンス手段15にエネルギーが蓄積される。次にスイッチング素子11をオフ状態にすると,インダクタンス手段15,ダイオード17,コンデンサ19,抵抗13を通じて電流が流れ,コンデンサ19が充電される。昇圧チョッパ回路電流検出手段は昇圧チョッパ回路401に連続して流れる電流を検出するため,本実施形態では,スイッチング素子11を通じて流れる電流とコンデンサ19を通じて流れる電流との両方が流れる抵抗13を用いる。昇圧チョッパ回路402及び403の構成及び動作は昇圧チョッパ回路401と同様である。また,第4の実施形態におけるDC/DCコンバータ4,5,6及び昇圧チョッパ回路401,402,403の昇圧チョッパ制御回路7,8,9は,第1の実施形態と同様である。上述の第1から4の実施形態で用いられるスイッチング素子は,主にFET,IGBTなどの半導体のスイッチング素子である。また,ダイオードは,別部品のダイオードを用いても,半導体スイッチング素子の内部ダイオードであってもよい。上述の第1から3の実施形態では,昇圧チョッパ回路に入力される電源の一例として,デルタ結線式三相交流電源を用いたがこれに限定されることはなく,中点を有するY結線式三相交流電源や単相交流電源などでもよい。また,本発明の電力変換装置におけるチョッパ回路として昇圧チョッパ回路を用いたが昇圧型に限定されるものではない。チョッパ回路は,入力電力が供給され,スイッチング素子とインダクタンス手段とコンデンサとを有するものであればよく,上述の実施形態で示した構成は一例であって,これらの構成に限定されるものではない。また,本発明の電力変換装置におけるDC/DCコンバータは,上述の実施形態で示したインダクタンスとコンデンサとによる共振動作を利用する構成は一例であって,これに限定されるものではない。本発明の電力変換装置におけるチョッパ回路,DC/DCコンバータ,及びこれらの制御回路などの各部の構成,構造,数,配置,形状,材質などに関しては,上記具体例に限定されず,当業者が適宜選択的に採用したものや当業者が適宜設計変更しうるものも,本発明の要旨を包含する限り,本発明の範囲に包含される。また,本発明の電気回路において,接続点とは電気的に接続されて同電位にある部位を言い,物理的に接続された点を言うものではない。"