パワースイッチング素子が設けられた絶縁基板と、前記パワースイッチング素子を制御するICが設けられた制御基板と、を筐体内に上下に設けた半導体装置において、前記ICの両側にはGNDピンが設けられるとともに、前記制御基板には前記ICのGNDピンが接続されるGNDパターンが設けられ、前記IC、前記ICの両側のGNDピン及び前記GNDパターンが電気的に繋がって形成されるGNDループを断つ断絶部を有することを特徴とする半導体装置。前記GNDパターンの前記ICで覆われる領域に、前記ICの両側に設けられたGNDピンの間を横断するように設けたGNDループ断絶スリットにより前記断絶部を構成したことを特徴とする請求項1に記載の半導体装置。前記ICの両側のそれぞれに、前記ICを挟んで対向する複数の前記GNDピンを所定長さの範囲内に配置し、前記GNDループ断絶スリットのスリット長を、前記GNDピンを設けた所定長さと等しくしたことを特徴とする請求項2に記載の半導体装置。前記制御基板がスルーホールで層間の回路を接続する多層基板から構成され、前記スルーホールを前記GNDループ断絶スリットの縁部に設けたことを特徴とする請求項2又は3に記載の半導体装置。前記制御基板には、電源パターンと、当該電源パターン及び前記GNDパターンを接続するバイパスコンデンサとが設けられ、前記ICの両側のGNDピンが前記バイパスコンデンサを起点にスター配線されるように前記GNDループ断絶スリットを設けたことを特徴とする請求項2乃至4のいずれかに記載の半導体装置。前記ICの一方側に設けたGNDピンが接続される箇所を避けて前記GNDパターンを形成して前記断絶部を構成したことを特徴とする請求項1に記載の半導体装置。前記ICの内部に、前記ICの両側のGNDピンを電気的に断絶する開放部を設けて前記断絶部を構成したことを特徴とする請求項1に記載の半導体装置。しかしながら、従来の技術では、絶縁基板に流れる主電流の方向によって制御基板のICの実装方向が制限されてしまい、制御基板における基板パターンレイアウトの自由度が減るという問題がある。本発明は、上述した事情に鑑みてなされたものであり、制御基板のICの実装方向を制限することなく当該制御基板のGND電位の変動を抑制し、ICの誤動作を防止できる半導体装置を提供することを目的とする。上記目的を達成するために、本発明は、パワースイッチング素子が設けられた絶縁基板と、前記パワースイッチング素子を制御するICが設けられた制御基板と、を筐体内に上下に設けた半導体装置において、前記ICの両側にはGNDピンが設けられるとともに、前記制御基板には前記ICのGNDピンが接続されるGNDパターンが設けられ、前記IC、前記ICの両側のGNDピン及び前記GNDパターンが電気的に繋がって形成されるGNDループを断つ断絶部を有することを特徴とする。本発明によれば、制御基板にGNDループを断つ断絶部が設けられていることから、パワースイッチング素子のスイッチングに伴う磁界に制御基板が晒された場合でも、制御基板には、磁界に鎖交するGNDループがICの実装方向に拘わらず存在することが無い。これにより、GNDパターンに誘導電流が誘起されることがなくGND電位の変動を抑制し、ICの誤動作を防止できる。また本発明は、上記半導体装置において、前記GNDパターンの前記ICで覆われる領域に、前記ICの両側に設けられたGNDピンの間を横断するように設けたGNDループ断絶スリットにより前記断絶部を構成したことを特徴とする。本発明によれば、GNDパターンにスリットを設ける構成なので、制御基板に実装されるICや各種回路のパターンに変更を加える必要がなく、簡単に上記断絶部を構成することができる。また本発明は、上記半導体装置において、前記ICの両側のそれぞれに、前記ICを挟んで対向する複数の前記GNDピンを所定長さの範囲内に配置し、前記GNDループ断絶スリットのスリット長を、前記GNDピンを設けた所定長さと等しくしたことを特徴とする。本発明によれば、GNDループ断絶スリットによるGNDパターンの欠損部分を最小にしつつGNDループを断絶することができる。また本発明は、上記半導体装置において、前記制御基板がスルーホールで層間の回路を接続する多層基板から構成され、前記スルーホールを前記GNDループ断絶スリットの縁部に設けたことを特徴とする。本発明によれば、スイッチング時の磁界によりGNDループ断絶スリットの両側に電位が誘起された場合でも、当該電位がスルーホールを通じて他の層に導かれるためGND電位安定度の向上を図ることができる。また本発明は、上記半導体装置において、前記制御基板には、電源パターンと、当該電源パターン及び前記GNDパターンを接続するバイパスコンデンサとが設けられ、前記ICの両側のGNDピンが前記バイパスコンデンサを起点にスター配線されるように前記GNDループ断絶スリットを設けたことを特徴とする。本発明によれば、バイパスコンデンサからICの両側の各GNDピンまでの回路インピーダンスが概ね等しくなるため、GNDピンの間の電位差が抑えられる。また本発明は、上記半導体装置において、前記ICの一方側に設けたGNDピンが接続される箇所を避けて前記GNDパターンを形成して前記断絶部を構成したことを特徴とする。本発明によれば、ICの直下に位置するGNDパターンの領域が削られる事がないため、ICとGNDパターンとの接触面積が減る事が無く放熱効果を期待できる。また本発明は、上記半導体装置において、前記ICの内部に、前記ICの両側のGNDピンを電気的に断絶する開放部を設けて前記断絶部を構成したことを特徴とする。本発明によれば、ICの直下に位置するGNDパターンの領域が削られる事がないため、ICとGNDパターンとの接触面積が減る事が無く放熱効果を期待できる。また、制御基板のGNDパターンに変更を加える必要がないため、任意のGNDパターンを有した制御基板に実装した場合であっても、確実にGNDループが形成されないようにできる。本発明によれば、制御基板にGNDループを断つ断絶部が設けられていることから、パワースイッチング素子のスイッチングに伴う磁界に制御基板が晒された場合でも、制御基板には、磁界に鎖交するGNDループがICの実装方向に拘わらず存在することが無い。これにより、GNDパターンに誘導電流が誘起されることがなくGND電位の変動を抑制し、ICの誤動作を防止できる。ここで、GNDパターンのICで覆われる領域に、ICの両側に設けられたGNDピンの間を横断するように設けたGNDループ断絶スリットにより前記断絶部を構成することで、制御基板に実装されるICや各種回路のパターンに変更を加える必要がなく、簡単に上記断絶部を構成することができる。また、ICの両側のそれぞれに前記ICを挟んで対向する複数の前記GNDピンを所定長さの範囲内に配置し、前記GNDループ断絶スリットのスリット長を、前記GNDピンを設けた所定長さと等しくすることで、GNDループ断絶スリットによるGNDパターンの欠損部分を最小にしつつGNDループを断絶することができる。また、前記制御基板がスルーホールで層間の回路を接続する多層基板から構成され、前記スルーホールを前記GNDループ断絶スリットの縁部に設けることで、スイッチング時の磁界によりGNDループ断絶スリットの両側に電位が誘起された場合でも、当該電位がスルーホールを通じて他の層に導かれるためGND電位安定度の向上を図ることができる。また、前記制御基板には、電源パターンと、当該電源パターン及び前記GNDパターンを接続するバイパスコンデンサとが設けられ、前記ICの両側のGNDピンが前記バイパスコンデンサを起点にスター配線されるように前記GNDループ断絶スリットを設けることで、バイパスコンデンサからICの両側の各GNDピンまでの回路インピーダンスが概ね等しくなるため、GNDピンの間の電位差が抑えられる。また、前記ICの一方側に設けたGNDピンが接続される箇所を避けて前記GNDパターンを形成して前記断絶部を構成することで、ICの直下に位置するGNDパターンの領域が削られる事がないため、ICとGNDパターンとの接触面積が減る事が無く放熱効果を期待できる。また、前記ICの内部に、前記ICの両側のGNDピンを電気的に断絶する開放部を設けて前記断絶部を構成することで、ICの直下に位置するGNDパターンの領域が削られる事がないため、ICとGNDパターンとの接触面積が減る事が無く放熱効果を期待できる。また、制御基板のGNDパターンに変更を加える必要がないため、任意のGNDパターンを有した制御基板に実装した場合であっても、確実にGNDループが形成されないようにできる。以下、図面を参照して本発明の実施形態について説明する。<第1実施形態>図1は本実施形態に係るパワーモジュール10の分解斜視図である。パワーモジュール10は、電車や自動車等の車両に搭載された直流電源の直流電流を交流電流に変換し、当該車両に搭載された動力源としての電動機に供給して駆動する電力変換装置などに用いられる半導体装置である。図1には、電動機として三相誘導モータを駆動するためのパワーモジュール10を示している。パワーモジュール10は、図1に示すように、アッパーカバー16及びロアカバー18から成る箱形の筐体たるケース体19を有し、このケース体19の中に、三相インバータ回路30図2を構成する絶縁基板31を含む半導体モジュール20、及び、当該三相インバータ回路を駆動する電気回路が実装された制御基板22を納めてモジュール化されている。ロアカバー18の外側面には、三相分の出力端子23が横並びに設けられており、これら出力端子23に三相誘導モータが接続され、またロアカバー18の反対側の外側面からは後述する直流入力端子40が引き出され、この直流入力端子40には、平滑用コンデンサを介して車両の直流電源が接続される。図2は、半導体モジュール20が含む三相インバータ回路30の回路図である。三相インバータ回路30は、図2に示すように、互いに直列接続された2つのパワースイッチング素子24と、これらパワースイッチング素子24のそれぞれに逆並列に接続されたフライホイールダイオード25とを含んで構成されている。直列接続された2つのパワースイッチング素子24の一端側のノードN1が入力電源の正側の直流入力端子40に、他端のノードN2が負側の直流入力端子40に接続され、これにより、2つのパワースイッチング素子24の接続点N3が交流出力1相分の交流出力端子41として構成される。かかる交流出力端子41が、ロアカバー18の出力端子23とともに交流出力用の端子部を構成することとなる。また三相インバータ回路30には、三相誘導モータを駆動するに必要な3相分の交流出力を得るべく、互いに直列接続された2つのパワースイッチング素子24が並列に3組設けられ、各組の接続点N3により三相分の交流出力端子41が構成される。なお、パワースイッチング素子24には、IGBTやMOSFET等のパワー素子を用いることができる。三相インバータ回路30は、図1に示すように、交流出力1相分の回路ごとに分けて3つのパッケージ20Aにパッケージ化され、これらパッケージ20Aを横並びに設けて上記半導体モジュール20が構成されている。各パッケージ20Aは、上記2つのパワースイッチング素子24、及びフライホイールダイオード25を実装した交流出力一相分の絶縁基板31をケース体32に納め、この絶縁基板31を樹脂材33で封止して構成されている。各パッケージ20Aの一側面には、上記ノードN1、N2に対応する一対の直流入力端子40が設けられ、また、反対側の対向する側面には上記接続点N3に対応する交流出力端子41が設けられており、各パッケージ20Aが、直流入力端子40を同じ側に向けて並べて配置されている。制御基板22は、三相インバータ回路30の各パワースイッチング素子24をスイッチング動作させる駆動回路、及び、車両側に搭載されているモータECUelectroniccontrolunitが出力する制御信号に基づいて駆動回路を駆動するIC50図1が実装されている。この制御基板22は、図1に示すように、横並びに配置された各パッケージ20Aの略全体を覆うようにロアカバー18にネジ止め固定され、これらパッケージ20Aに設けたピン状の接続部38を通じて電気的に接続される。図3は制御基板22の実装状態を模式的に示す図であり、図4は図3のA-A’線における断面を模式的に示す図である。制御基板22は、図4に示すように、表裏面にGNDパターン51や各種回路が形成された複数層の絶縁層52を積層して成り、図3に示すように、スルーホール55で層間の回路を接続した貫通多層板としての多層基板53で構成されている。この多層基板53には、各種回路として駆動回路など制御回路配線がパターン形成されるとともに、表層には上記GNDパターン51やIC50、電源パターン56、当該電源パターン56とGNDパターン51を接続するバイパスコンデンサ57などが設けられている。バイパスコンデンサ57は、直流電源電圧の変動を抑えて回路の動作安定化を図るために設けられている。IC50は、上面視矩形の板状のケーシングにパッケージ化されたチップであり、その両側には多数の接続ピンが設けられている。これらの接続ピンには、電源パターン56に接続される電源ピン60や、GNDパターン51に接続されるGNDピン61が含まれている。GNDピン61は、IC50の両側に複数本ずつ対向して設けられ、放熱フィン63を介してGNDパターン51に接続されている。IC50の両側のGNDピン61は、IC50の内部回路を通じて導通しており、IC50には一方側のGNDピン61か他方側のGNDピン61にかけてIC50を横断するように結ぶGNDライン64が形成されることとなる。制御基板22に設けたGNDパターン51は、IC50の実装時に当該IC50によって覆われる領域に設けられる。本実施形態では、GNDパターン51は、IC50に覆われる領域に設けた主領域51Aと、この主領域51AからIC50のGNDピン61が設けられた両側に向けて延びる接続ピン用領域51Bと、主領域51Aをバイパスコンデンサ57に接続するためのバイパスコンデンサ接続用領域51Cとを含んで形成されている。制御基板22は、上述したように、半導体モジュール20の各パッケージ20Aを覆うように配置されるため、各パッケージ20Aに納めた絶縁基板31と制御基板22とは、図4に示すように、上下に積層配置される。絶縁基板31には、上述のように、パワースイッチング素子24が設けられ、当該パワースイッチング素子24を挟んで直流入力端子40及び交流出力端子41がそれぞれ対向して設けられている。したがって、パワースイッチング素子24のスイッチング動作時には、直流入力端子40から交流出力端子41にかけた向きX交流/直流変換時は逆向きに大きな主電流が流れる。絶縁基板31に主電流が流れると、当該主電流により磁界が発生するが、絶縁基板31の上に制御基板22が配置されていることから、この制御基板22が磁界に晒されることとなる。このとき、制御基板22に、IC50のGNDライン64、GNDピン61及びGNDパターン51を繋ぐGNDループが形成されていると、このGNDループが磁界に鎖交する場合には、当該GNDループに誘導電流が誘起されるためGND電位が変動し、IC50や制御基板22の各種回路が誤動作する虞が生じる。そこで、本実施形態では、図3に示すように、制御基板22のGNDパターン51のうちIC50に覆われる上記主領域51Aに、IC50の両側のGNDピン61の間を断絶するように切欠いて成るGNDループ断絶スリット70を設ける構成とし、GNDループが形成されないようにしている。図5は、絶縁基板31の主電流に伴う磁界発生と、磁界によって制御基板22に誘起される誘導電流との関係を説明するための等価回路図である。この図に示すように、絶縁基板31の回路と、制御基板22のGNDパターン51を含む回路との間には相互インダクタンスMが存在している。絶縁基板31の主電流により磁界が発生した場合、制御基板22に、IC50のGNDライン64、GNDピン61及びGNDパターン51から成る磁界に鎖交したGNDループが存在していると、相互インダクタンスMにより当該GNDループに誘導電流が誘起されることとなるが、本実施形態では、上記GNDループ断絶スリット70がGNDループを断絶する断絶部となり当該GNDループが存在しないため、GNDパターン51に誘導電流が誘起されることはない。これにより、スイッチング時に絶縁基板31に強力な磁界が発生しても、GND電位の変動が抑制されIC50や制御基板22の各種回路の誤動作が防止されることとなる。また、絶縁基板31の主電流の向きXに対するIC50の実装方向より正確には、GNDライン64の方向に拘わらず誘導電流の発生を抑制できるため、制御基板22における基板パターンレイアウトの自由度が減ることも無い。上記GNDループ断絶スリット70は、IC50の両側のGNDピン61の間の領域を横断する寸法形状であれば良い。すなわち、GNDループ断絶スリット70は、図3に示すように、その長手方向の一端部である切欠開口端70Aから他端部である底部70Bまでの間に、両側のGNDピン61が全て含まれるような長さスリット長Laに形成されている。この長さLaを、片側の各GNDピン61が配列される範囲である所定の配列長Lbと等しくすることで、GNDループ断絶スリット70によるGNDパターン51の欠損部分を最小にしつつGNDループを断絶することができる。ここで、本実施形態の制御基板22にあっては、GNDパターン51の主領域51Aに設けたGNDループ断絶スリット70の縁部に沿って複数のスルーホール55を配置することとしている。これにより、スイッチング時の磁界によりGNDループ断絶スリット70の両側に電位が誘起された場合でも、当該電位がスルーホール55を通じて他の層のGNDパターン51に導かれるためGND電位安定度の向上を図ることができる。なお、スルーホール55は、GNDループ断絶スリット70を挟んで対向する位置、すなわちGNDループの断絶点に対応した箇所に設けると効果的である。図6は、GNDパターン51の等価回路を示す図である。この図に示すように、GNDパターン51は、バイパスコンデンサ57を通じて電源であるVDDに接続され、また、このバイパスコンデンサ57にIC50の両側のGNDピン61がそれぞれ接続されている。また、バイパスコンデンサ57からIC50の両側の各GNDピン61までの間には、バイパスコンデンサ接続用領域51Cの回路インピーダンスZ1と、主領域51Aでの各GNDピン61までの回路インピーダンスZ1、Z2とが含まれる。このとき、主領域51Aには、図3に示すように、GNDループ断絶スリット70の切欠開口端70AがGNDピン61からみてバイパスコンデンサ57とは反対側に設けられているため、バイパスコンデンサ57からみてIC50の両側のGNDピン61がGNDループ断絶スリット70により2手に分岐される形となり、図6に示すように、IC50の両側の各GNDピン61がバイパスコンデンサ57を起点にスター配線形状に接続されることとなる。これにより、主領域51AでのGNDループ断絶スリット70による分岐点Y図3の底部70Bに相当からIC50の両側の各GNDピン61までの回路インピーダンスZ2、Z2’が概ね等しくなり、GNDピン61の間の電位差が抑えられる。これに対して、図7Aに示すように、GNDループ断絶スリット70の切欠開口端70Aを、GNDピン61とバイパスコンデンサ57の間に設けた場合には、図7Bに示すように、バイパスコンデンサ57からみてIC50の両側のGNDピン61がそれぞれ直列に繋がる形となる。この形では、バイパスコンデンサ57からIC50の両側のGNDピン61のそれぞれまでの回路インピーダンスが異なることとなる。したがって、この場合には、GNDパターン51に低インピーダンスの素材を使用するなどして、回路インピーダンスの差異を小さくすることが好ましい。このように、本実施形態によれば、制御基板22にGNDループを断つ断絶部としてのGNDループ断絶スリット70を設ける構成とした。この構成により、パワースイッチング素子24のスイッチングに伴う磁界に制御基板22が晒された場合でも、制御基板22には、磁界に鎖交するGNDループがIC50の実装方向に拘わらず存在することが無い。これにより、GNDパターン51に誘導電流が誘起されることがなくGND電位の変動を抑制し、ICの誤動作を防止できる。特に、本実施形態によれば、GNDパターン51のIC50で覆われる主領域51Aに、IC50の両側に設けられたGNDピン61の間を横断するように上記断絶部としてのGNDループ断絶スリット70を設ける構成とした。この構成により、制御基板22に実装されるIC50や各種回路のパターンに変更を加える必要がなく、簡単に上記断絶部を構成することができる。また本実施形態によれば、GNDループ断絶スリット70のスリット長Laを、GNDピン61を設けた配列長Lbと等しくする構成としたため、GNDループ断絶スリット70によるGNDパターン51の欠損部分を最小にしつつGNDループを断絶することができる。また本実施形態によれば、制御基板22をスルーホール55で層間の回路を接続する多層基板53で構成し、上記スルーホール55をGNDループ断絶スリット70の縁部に設ける構成とした。この構成により、スイッチング時の磁界によりGNDループ断絶スリット70の両側に電位が誘起された場合でも、当該電位がスルーホール55を通じて他の層に導かれるためGND電位安定度の向上を図ることができる。また本実施形態によれば、IC50の両側のGNDピン61がバイパスコンデンサ57を起点にスター配線されるようにGNDループ断絶スリット70を設ける構成とした。この構成により、バイパスコンデンサ57からIC50の両側の各GNDピン61までの回路インピーダンスが概ね等しくなるため、GNDピン61の間の電位差が抑えられる。なお、本実施形態に対しては、次のような変形が可能である。例えば、本実施形態では、GNDループ断絶スリット70をGNDパターン51の主領域51Aの範囲内に設ける構成としたが、これに限らず、図8Aに示すように、GNDループ断絶スリット70をバイパスコンデンサ接続用領域51Cまで延在し、その端部71がバイパスコンデンサ57の近傍に位置するように形成してもよい。この場合においても、GNDループ断絶スリット70がバイパスコンデンサ57からみてIC50の両側のGNDピン61を2手に分岐するように設けられているため、図8Bに示すように、IC50の両側の各GNDピン61がバイパスコンデンサ57を起点にスター配線形状に接続されることとなる。<第2実施形態>図9は本実施形態に係る制御基板22の実装状態を模式的に示す図であり、図10は図9のA-A’線における断面を示す図である。なお、図9及び図10において、第1実施形態で説明した部材については同一の符号を付し、その説明を省略する。本実施形態では、次のようにして、IC50のGNDライン64、GNDピン61及びGNDパターン51を繋ぐGNDループが形成されないようにしている。すなわち、図9に示すように、IC50の一方側に設けたGNDピン61が接続される箇所を避けてGNDパターン51を形成するために、当該GNDパターン51には、IC50の片側にだけ接続ピン用領域51Bを設ける構成としている。この構成により、図10に示すように、IC50とGNDパターン51の間には、IC50の片側にGNDピン61とGNDパターン51の接続を禁止するようにGNDパターン51が欠損したGNDパターン欠損部73が形成される。このGNDパターン欠損部73により、IC50のGNDライン64、GNDピン61及びGNDパターン51を繋ぐGNDループが断絶されるため、第1実施形態と同様に、スイッチング時に磁界が発生した場合でも、GND電位の変動を抑制でき、IC50や制御基板22の各回路の誤動作を防止することができる。また、IC50の直下に位置するGNDパターン51の主領域51Aに上記GNDループ断絶スリット70を設ける必要がないため、IC50と主領域51Aとの接触面積が減る事が無く放熱効果を期待できる。<第3実施形態>図11は本実施形態に係る制御基板22の実装状態を模式的に示す図であり、図12は図11のA-A’線における断面を示す図である。なお、図11及び図12において、第1実施形態で説明した部材については同一の符号を付し、その説明を省略する。本実施形態では、次のようにして、IC50のGNDライン64、GNDピン61及びGNDパターン51を繋ぐGNDループが形成されないようにしている。すなわち、本実施形態では、図11に示すように、GNDパターン51にGNDループ断絶スリット70を設けるのではなく、図12に示すように、IC50の内部回路により構成されるGNDライン64に、IC50の両側のGNDピン61同士の導通を断絶する開放部75を設ける構成としている。この開放部75により、IC50のGNDライン64、GNDピン61及びGNDパターン51を繋ぐGNDループが断絶されるため、第1及び第2実施形態と同様に、スイッチング時に磁界が発生した場合でも、GND電位の変動を抑制でき、IC50や制御基板22の各回路の誤動作を防止することができる。上記開放部75は、IC50の両側のGNDピン61を内部回路で接続せずに、それぞれが電気的に独立するように内部回路を分けることで構成される。この構成によれば、第2実施形態と同様に、IC50の直下に位置するGNDパターン51の主領域51Aに上記GNDループ断絶スリット70を設ける必要がないため、IC50と主領域51Aとの接触面積が減る事が無く放熱効果を期待できる。さらに、制御基板22のGNDパターン51に変更を加える必要がないため、任意のGNDパターン51を有した制御基板22に実装されても、確実に、GNDループが形成されないようにできる。なお、上述した各実施形態は、あくまでも本発明の一態様を示すものであり、本発明の趣旨を逸脱しない範囲で任意に変形及び応用が可能であることは勿論である。