複数のフラッシュメモリダイを有するフラッシュメモリデバイスを作動させる方法であって、フラッシュメモリデバイス内の1つまたは複数の欠陥フラッシュメモリダイを特定し、特定された各ダイへのメモリアクセスの動作を不能化することを特徴とする方法。前記メモリアクセスの前記不能化は、特定された各ダイに対するチップイネーブル信号の無効化を含むことを特徴とする請求項1に記載の方法。特定された各ダイに対するチップイネーブル信号の前記無効化は、前記チップイネーブル信号用のボンドワイヤを切断すること、前記チップイネーブル信号用のボンドワイヤの設置を省略すること、チップイネーブル信号を生成するのに使用される信号を短絡させること、前記フラッシュメモリデバイスのパッケージ上のチップイネーブルピンを切断すること、チップイネーブル信号用の不完全な信号経路を設けることからなるグループから選択された処理を含むことを特徴とする請求項2に記載の方法。メモリアクセスの動作の前記不能化は、前記特定されたダイからの電力へのアクセスの不能化を含むことを特徴とする請求項1に記載の方法。前記特定されたダイからの電力へのアクセスの前記不能化は、前記特定されたダイに電力を供給するボンドワイヤを切断すること、前記特定されたダイに電力を供給するボンドワイヤの設置を省略すること、前記特定されたダイに動作電力を供給する電力接続をレーザ溶融させること、前記特定されたダイに関連するヒューズを溶断させること、前記特定されたダイに給電する不完全な信号経路を設けることからなるグループから選択された処理を含むことを特徴とする請求項4に記載の方法。メモリアクセスの動作の前記不能化は、前記特定されたダイへのアクセスを動作不能化するようにメモリコントローラを構成することを含むことを特徴とする請求項1に記載の方法。前記特定されたダイへのアクセスを不能化するようにメモリコントローラを構成することが、前記特定されたダイからの読出しを求める要求を許可しないように前記フラッシュメモリデバイス内のメモリコントローラを構成することを含むことを特徴とする請求項6に記載の方法。前記特定されたダイへのアクセスを不能化するようにメモリコントローラを構成することが、前記特定されたダイへの書込みを求める要求を許可しないように前記フラッシュメモリデバイス内のメモリコントローラを構成することを含むことを特徴とする請求項6に記載の方法。構成対象である前記メモリコントローラが、前記特定されたダイ内にあることを特徴とする請求項6に記載の方法。更に、前記特定されたダイ以外の、前記フラッシュメモリデバイス内のダイの容量に基づく使用可能フラッシュメモリ容量に関する情報を示す識別子を記憶することを特徴とする請求項1に記載の方法。前記識別子は、前記フラッシュメモリデバイスに記憶されることを特徴とする請求項10に記載の方法。更に、前記特定されたダイ以外の、前記フラッシュメモリデバイス内の使用可能フラッシュメモリ量を示すラベルを、前記フラッシュメモリデバイスに付すことを特徴とする請求項1に記載の方法。更に、前記フラッシュメモリデバイスを販売に供することを含むことを特徴とする請求項12に記載の方法。複数のフラッシュメモリダイを有するフラッシュメモリデバイスであって、1つまたは複数の非欠陥フラッシュメモリダイと、欠陥と特定された1つまたは複数のフラッシュメモリダイと、欠陥と特定された前記ダイへのアクセスを不能化する手段とを備えることを特徴とするフラッシュメモリデバイス。アクセスを不能化する前記手段は、前記特定されたダイに対するチップイネーブル信号を不能化する手段を備えることを特徴とする請求項14に記載のフラッシュメモリデバイス。アクセスを不能化する前記手段は、前記特定されたダイからの電力へのアクセスを不能化する手段を備えることを特徴とする請求項14に記載のフラッシュメモリデバイス。アクセスを不能化する前記手段は、前記特定されたダイへのアクセスの要求を拒否する手段を備えることを特徴とする請求項14に記載のフラッシュメモリデバイス。前記フラッシュメモリデバイス上に、前記非欠陥フラッシュメモリダイの記憶容量を示すラベルをさらに備えることを特徴とする請求項14に記載のフラッシュメモリデバイス。コンピュータ読取り可能な命令を備える製品であって、前記命令がコンピュータに、フラッシュメモリダイが欠陥であるかどうか判定するための少なくとも1つの基準を特定し、公称の初期容量を提供する1組のフラッシュメモリダイにおいて、1つまたは複数の欠陥フラッシュメモリダイを特定し、少なくとも1つの欠陥フラッシュメモリダイを不能化して、前記公称の初期容量未満の動作容量を有するフラッシュメモリシステムを提供することを含む処理を実行させることを特徴とする製品。前記処理が、更に、前記フラッシュメモリシステムをフラッシュメモリパッケージに組み立てることを含むことを特徴とする請求項19に記載の製品。前記動作容量は、前記公称の初期容量から不能化された前記ダイのそれぞれの容量分だけ減少させた容量と実質的に等しいことを特徴とする請求項19に記載の製品。前記処理が、更に、前記動作容量を前記フラッシュメモリパッケージと関連付けることを含むことを特徴とする請求項21に記載の製品。前記処理が、更に、関連付けられた前記動作容量を用いて前記フラッシュメモリパッケージにラベル付けすることを含むことを特徴とする請求項21に記載の製品。前記1つまたは複数の欠陥フラッシュメモリダイを特定する処理は、前記少なくとも1つの基準に基づいて少なくとも1つの欠陥フラッシュメモリダイを特定するために、フラッシュメモリパッケージを試験することを含むことを特徴とする請求項19に記載の製品。前記少なくとも1つの欠陥フラッシュメモリダイを不能化する処理は、前記特定されたダイに電力を供給するボンドワイヤを切断すること、前記特定されたダイに電力を供給するボンドワイヤの設置を省略すること、前記特定されたダイに動作電力を供給する電力接続をレーザ溶融させること、前記特定されたダイに関連するヒューズを溶断させること、前記特定されたダイに給電する不完全な信号経路を設けることからなるグループから選択された処理を含むことを特徴とする請求項19に記載の製品。本発明の一態様によれば、複数のフラッシュメモリダイを有するフラッシュメモリデバイスを作動させる方法であって、フラッシュメモリデバイス内の1つまたは複数の欠陥フラッシュメモリダイを特定し、特定された各ダイへのメモリアクセスの動作を不能化することを特徴とする方法が提供される。また、本発明の他の態様によれば、複数のフラッシュメモリダイを有するフラッシュメモリデバイスであって、1つまたは複数の非欠陥フラッシュメモリダイと、欠陥と特定された1つまたは複数のフラッシュメモリダイと、欠陥と特定された前記ダイへのアクセスを不能化する手段とを備えるフラッシュメモリデバイスが提供される。製品ならびに関連する方法およびシステムは、複数のフラッシュメモリダイを含むデバイス内の欠陥フラッシュメモリダイを動作不能化することに関する。動作不能化されていないフラッシュメモリダイに基づくフラッシュメモリのデータ記憶容量を示すラベルを、複数のフラッシュメモリダイを含むパッケージに付すようにしてもよい。ダイレベル、パッケージレベル、および/またはボードレベルにおいて、様々な動作不能化方法を適用することができる。いくつかの実施形態は、1つまたは複数の利点をもたらす。例えば、ダイの動作不能化機構により、多数ではあるが許容可能な数の欠陥を有するダイを補償するために、複雑な誤り検出訂正機構を用いる必要が回避される。そして、ダイ全体を動作不能化した結果として得られるデータ記憶容量が、いくつかの標準的なメモリ容量値の内の1つに落ち着くことになる。さらに、記憶容量が減少した形で販売されまたは使用されるマルチダイ型フラッシュメモリにラベル付けすることにより、労力の節約、収益の拡大、および運用コストの削減が達成され得る。これは、動作可能なフラッシュメモリパッケージを破棄することよりも費用対効果のある選択肢となり得る。このような、マルチダイ型フラッシュメモリデバイスを製造する際に投資した価値の大部分が回収できる能力は、マルチダイ型フラッシュメモリパッケージに関連する財務リスクの一部を効果的に緩和することができ、それによって、かかるフラッシュメモリデバイスの使用が促進される可能性がある。添付の図面および以下の説明では、本発明の1つまたは複数の実施形態の詳細が詳しく記載される。本発明のその他の特徴は、以下の説明および添付の図面ならびに添付の特許請求の範囲を読めば明らかとなるであろう。様々な図面において、同様の参照符号は同様の要素を指す。図1は、複数ダイ型フラッシュメモリパッケージに関する組織構造100の一例を示している。組織構造100は、例えば携帯型音楽デバイス、携帯情報端末、携帯電話、ハンドヘルドまたはラップトップコンピュータ、組込みシステムなど、様々な応用例で使用され得る。構造100は、フラッシュメモリパッケージ110が搭載され得る印刷回路基板PCB105を含む。フラッシュメモリパッケージは、任意の実用的な数、例えば2、3、4、8、16といった数のフラッシュメモリダイを含むことができる。本実施形態のフラッシュメモリパッケージ110は、4つのフラッシュメモリダイ115a、115b、115c、および115dを含む。フラッシュメモリパッケージ110はそれ自体の製造中に試験が行われることがある。いくつかの実施形態では、これらの試験は、少なくとも1つのフラッシュメモリダイに関する試験スコアなどの試験性能を返すことができる。この試験性能に基づき、例えばビット誤り率などの1組の基準に従って、パッケージ内のフラッシュメモリダイの一部が欠陥と特定されることになる。また、いくつかの実施形態では、欠陥と特定された個々のダイを動作不能化する。動作不能化されたダイは、データの記憶および/または記憶データの読出しのためのアクセスが不能な状態にされる。個々のダイを動作不能化するための様々な装置および方法については、図2を参照しながらさらに詳しく論じる。少なくとも1つの欠陥または動作不能化ダイを含む全てのパッケージを破棄する代わりに、製造業者は、パッケージ内の動作不能化されていないダイを使用するフラッシュメモリを販売することができる可能性がある。製造業者は、かかるフラッシュメモリパッケージ上に、動作不能化されていない1つまたは複数のフラッシュメモリダイに基づくデータ記憶容量をそのフラッシュメモリパッケージが有することを示すラベルまたは他の証印を付すことができる。図1の例では、パッケージ110内のフラッシュメモリダイ115a、115b、115c、115dはそれぞれ、3つのフラッシュメモリブロック120と、コントローラ125とを含む。いくつかの実施形態は、これより多くのメモリブロックを有することも、これより少ないメモリブロックを有することもある。フラッシュメモリブロック120はそれぞれ、複数の例えば、64個または128個のフラッシュメモリページ130を含む。各フラッシュメモリページ130は、複数のフラッシュメモリセル135を含む。フラッシュメモリセル135は、セル内に電荷を記憶することによって情報を記憶する。フラッシュメモリセル内の電荷レベルは、セル内に記憶された情報を表す。いくつかの実施形態では、フラッシュメモリセル135は、各フラッシュメモリセル135が1ビットの情報を記憶する単一レベルセルとすることができる。また、他の実施形態では、フラッシュメモリセル135は、各フラッシュメモリセルが1ビットよりも多くの情報を記憶する複数レベルセルとすることができる。フラッシュメモリセル135は、例えば可能な全てのビット値を表現するのに十分な程度にそれ自体の電荷レベルを保持することができず、また、それ自体の電荷レベルを変更することができなくなったときは、欠陥であるとされる。フラッシュメモリパッケージ110およびフラッシュメモリダイ115a~115dは、4つの完全機能型ダイfullyfunctionaldieに基づく設計記憶容量を有する。例えば、各フラッシュメモリブロック120は、10メガバイトMBの記憶容量を有するように設計される。この場合、フラッシュメモリダイ115a~115dはそれぞれ、3つのフラッシュメモリブロック120を備えており、30MBの設計記憶容量を有することになる。そして、フラッシュメモリパッケージ110は、4つのフラッシュメモリダイ115a~115dを備え、120MBの記憶容量を有するように設計されている。例えば、製造業者は、フラッシュメモリダイ115a~115dをフラッシュメモリパッケージ110にパッケージ化した後に、フラッシュメモリパッケージ110の欠陥フラッシュメモリブロックの有無について試験を行う。1組の基準に基づいて、フラッシュメモリダイ115a~115dの一部が欠陥と特定されることがある。尚、1つの例示的な試験基準は、ダイ内の欠陥フラッシュメモリブロックの数と閾値との比較関数である。個々のフラッシュメモリダイ内の欠陥フラッシュメモリブロックの数が閾値を超えた場合は、そのフラッシュメモリダイが欠陥と特定されることになる。特定のフラッシュメモリダイが欠陥であると識別された場合は、フラッシュメモリパッケージ全体を破棄する代わりに、動作不能化処理を実施して、特定の欠陥ダイを動作不能化することができる。例えば、フラッシュメモリダイ115aが欠陥であると試験で識別された場合は、パッケージ110が破棄される代わりに、動作不能化機構がフラッシュメモリダイ115aを動作不能化する。そして、当該フラッシュメモリパッケージは、フラッシュメモリダイ115b~115dに基づく減少した記憶容量で動作するようになり、かつ/または販売される。いくつかの実施形態では、ラベル付け機構を使用して、フラッシュメモリダイ115a~115dの動作不能化状態情報をフラッシュメモリパッケージ110と関連付けることができる。例えば、動作不能化機構がフラッシュメモリダイ115aを動作不能化した場合は、ラベル付け機構は、ダイ115b、115c、および115dの記憶容量に基づく記憶容量をフラッシュメモリパッケージ110が提供し得る旨のラベルを付すまたは他の方法でこれを示す。上記の例では、ラベル付け機構は、公称の設計容量である120MBよりも少ない90MBの容量を示すラベルをフラッシュメモリパッケージ110に付すことになる。その後、パッケージ110は、90MBの記憶容量を備えるパッケージ110として処理され得る。例えば、販売者は、このパッケージを90MBデバイスとして販売することができる。少なくとも1つのフラッシュメモリダイを動作不能化するいくつかの例示的な動作不能化機構が、図2に示されている。図2は、フラッシュメモリパッケージ110などのフラッシュメモリパッケージ内の1つまたは複数の個々のフラッシュメモリダイを動作不能化するために実装され得る様々な動作不能化機構を示す、システム200の一例を示している。これらの機構は、ダイレベル、パッケージレベル、および/またはボードレベルで適切に適用され得る。本明細書に記載の動作不能化機構は、可能な実施形態の代表例を表すものである。即ち、ここに列挙する動作不能化機構は、例示的なものであり、限定的なものではない。フラッシュメモリパッケージ内の個々のダイを動作不能化する他の機構を単独で使用することも、図示の例と組み合わせて使用することもできる。例えば、製造業者またはユーザは、フラッシュメモリパッケージ内の1つまたは複数の個々のダイを動作不能化する複数の動作不能化機構の内から、1つまたは複数の動作不能化機構を選ぶことができる。いくつかの応用例では、動作不能化機構の組合せを使用することもできる。本例において、システム200は、フラッシュメモリパッケージ205と、メモリコントローラ210とを含む。フラッシュメモリパッケージ205は、フラッシュメモリパッケージ110と同様の構造であっても異なる構造であってもよい。フラッシュメモリパッケージ205は、4つのフラッシュメモリダイ215a~215dと、チップイネーブル入力ピン220a~220dと、Vcc入力ピン250と、ヒューズ255a~255dとを含む。フラッシュメモリパッケージ205は、例えば試験命令または試験結果を試験デバイスに転送し、かつ/または試験デバイスから転送するのに使用可能なJTAGポートを含む。或いは、アナログ形式および/またはデジタル形式の直列信号または並列信号例えば、帯域外信号の同期送信または非同期送信を使用したデータ転送を提供する標準データインターフェイスまたはカスタムデータインターフェイスを介して、試験命令または試験結果が試験デバイスに転送され、かつ/または試験デバイスから転送される他の実施形態を採用することもできる。各フラッシュメモリダイ215a~215dは、チップイネーブルピン220a~220dを介してチップイネーブル信号を受け取ることができる。各フラッシュメモリダイは、対応するフラッシュメモリブロック225a~225dと、Vcc入力230a~230dと、コントローラ235a~235dと、チップ動作可能化CE入力240a~240dとを含む。各CE入力240a~240dは、例えばボンドワイヤまたは他の伝導経路例えば、フリップチップパッケージを介してチップイネーブルピン220a~220dに接続することができる。各フラッシュメモリブロック225a~225dは、フラッシュメモリパッケージ205内の各フラッシュメモリダイ215a~215dに関する状態を記憶することができる状態レジスタ245a~245dを含む。例えば、状態レジスタ245a~245dはそれぞれ、フラッシュメモリダイ215a~215dの内のどのフラッシュメモリダイを動作不能化すべきかを示す1組のフラグを記憶することができる。フラッシュメモリダイ215a~215dのそれぞれは、対応するヒューズ255a~255dとVcc入力230a~230dとを介して動作電力を取り入れることができる。Vcc入力230a~230dは、それぞれヒューズ255a~255dを介してフラッシュメモリパッケージ205上のVccピン250に接続される。各コントローラ235a~235dは、それぞれフラッシュメモリブロック225a~225dに対する読取り/書込みアクセスを制御する。例えば、コントローラ235dは、CE4入力240d上の有効なチップイネーブル信号に応答しないことによって、フラッシュメモリダイ215dに対するアクセスを制御することができる。ある実施形態では、各CE入力240a~240dは、それぞれボンドワイヤ図示せずを介して対応するCEピン220a~220dに接続される。また、この例では、メモリコントローラ210は、フラッシュメモリパッケージ205の外部にある。ある実施形態では、メモリコントローラ210は、フラッシュメモリダイ215a~215dと共にパッケージ205に統合される。また、他の実施形態では、コントローラ210は、フラッシュメモリパッケージ205と同じPCB上に搭載されるか別のPCBまたは基板上に配置され、例えばケーブルなどの通信リンクを介してフラッシュメモリパッケージ205に接続される。本例のコントローラ210は、不揮発性メモリNVM260と、論理回路logic265とを含む。NVM260は、フラッシュメモリダイ215a~215dに関する動作可能化ルールを記憶することができ、かつ/または、例えば欠陥フラッシュメモリダイのアドレスなどフラッシュメモリダイ215a~215dの状態を記憶することができる。論理回路265は、デジタルおよび/またはアナログハードウェアを含むことができ、命令の実行時に処理を実施することができ、記憶されているルールに従って制御信号を生成することができる。この例では、コントローラ210上のCE1~CE4出力は、動作不能化回路270a~270dを介してパッケージ205上のCE1~CE4ピン220a~220dに接続されている。フラッシュパッケージ内のダイを動作不能化すべき場合は、様々な機構を使用して、ダイレベル、パッケージレベル、および/またはボードレベルにおいて、選択された1つまたは複数のフラッシュメモリダイを動作不能化することができる。ダイレベルでは、実質的に各ダイ215a~215dに配置される動作不能化機構は、例えばコントローラ235a~235dの内の選択された1つにコマンドを適用すること、かつ/またはフラッシュメモリダイ215a~215dに関する動作不能化ダイの状態情報のコピーを状態レジスタ245a~245dに記憶することを含み得る。例えば、フラッシュメモリダイ215bを動作不能化すべき場合、動作不能化機構は、ダイ215b内のメモリ位置にアクセスすることを求める要求をコントローラ235bがブロックする例えば、処理しないようにさせるコマンドを、コントローラ235bに適用する。また、ある実施形態では、動作不能化ダイの状態情報のコピーは、他の動作不能化されていないダイで維持されてもよいし、動作不能化されたダイとは別のレジスタ内で維持されてもよい。更に別の例として、動作不能化機構は、選択されたフラッシュメモリダイの状態を状態レジスタ245a~245d内で欠陥としてセットするようにしてもよい。メモリコントローラ210または選択されたメモリダイのコントローラ235a~235dがこの状態情報を読み出したときに、コントローラ235a~235dは、欠陥フラッシュメモリダイが動作可能化および/またはアクセスされないように設定されるようにしてもよい。ダイレベルにおけるいくつかの処理は、非パッケージ化ダイ例えば、ソーイングウェーハ、パッケージ化される過程のダイ、及び/またはパッケージ内に完全に封止される過程のダイで実施され得る。一例において、フラッシュのベンダは、ブロック先頭にフラグを格納することによって、例えばそのセルブロックを使用すべきでない旨を示すマーク付けをセルブロックに対して行うことができる。この場合、例えばプロセッサまたはコントローラによってそのフラグが読み出されたときに、マーク付けされたブロックに対する読取りおよび/または書込みが禁止されることになる。フラグは、例えばフラッシュメモリ内および/またはレジスタ内の指定された位置に配置することができる。ダイ全体を含む範囲の、1つまたは複数のメモリブロックを動作不能化するフラグが配置されてもよい。かかるフラグは、動作不能化メモリに関する証印indiciaを含むことができる。証印は、例えば動作不能化すべきメモリのサイズ、状態例えば、欠陥、非欠陥、および/または動作不能化されたメモリの有効使用可能記憶容量を示すことができる。様々な実施形態では、動作不能化メモリの有効使用可能記憶容量は、例えば100、約99超、約96~約99の間、少なくとも約95、少なくとも約90、あるいは90未満とすることができる。ある実施形態では、任意の動作不能化ダイの記憶容量に対する1つまたは複数のアクセスレベルを許可することができ、これらのアクセスレベルはパスワードで保護され得る。パッケージレベルでは、実質上パッケージ205の範囲内に配置される動作不能化機構は、例えば個々のダイ215a~215dから対応するCEピン220a~220dへの接続を物理的に動作不能化すること、かつ/またはかかる接続を例えばレーザで切断することによって電源接続を開路状態にするopencircuitingことを含み得る。パッケージ内でチップ動作可能化信号を物理的に動作不能化するには、CEパッド例えば、ボンドパッド240a~240dの内の選択された1つと、対応するCEピン220a~220dとの間のボンドワイヤを実装populateしないこと、あるいはこれを切断することを含み得る。例えば、動作不能化機構は、CE2ピン240bからCE2ピン220bまでのボンドワイヤを切断することによってあるいはこれを接続しないことによって、フラッシュメモリダイ215bを動作不能化することができる。別の方法として、チップ動作可能化信号の信号経路を切断することによって、特定のチップ動作可能化信号ラインを動作不能化することが挙げられる。また、電源接続を開路状態にする方法としては、ダイを電源に接続するヒューズ255a~255dの内の選択された1つを溶断すること、または他の方法でダイと電源ピン250の間の接続を切断することによって、フラッシュメモリダイ215a~215dの内の1つを動作不能化することを含み得る。切断には、例えばレーザ切断などの技法を利用することができる。パッケージレベルにおけるいくつかの処理は、パッケージ化される過程かつ/またはパッケージ内に完全に封止される過程のダイ上で実施され得る。様々な実施形態では、特定のフラッシュメモリダイを効果的に動作不能化するように、様々なタイプのパッケージを修正し操作することができる。例えば、ボールグリッドアレイballgridarray:BGAパッケージでは、フラッシュメモリダイのCE入力用の基板のボンドワイヤパッド間の電気経路を切断されても良いし、あるいは他の方法で対応するソルダボールsolderballとの非接続状態を保つようにしてもよい。或いは、薄型スモールアウトラインパッケージthinsmalloutlinepackage:TSOPのCE入力ピンを物理的に切断するようにしてもよいし、TSOPパッケージの外部の回路との電気接続が確立されるのを他の方法で防ぐようにしてもよい。ボードレベルでは、実質上フラッシュメモリパッケージ205の外部に配置される回路素子によって、欠陥ダイを動作不能化するための様々な方法が実施され得る。例えば、コントローラ210は、ホスト図示せずからのコマンドに応答して、システム200内のフラッシュメモリダイ215a~215dのいずれかを動作不能化するように構成され得る。また、コントローラ210および/または動作不能化回路270a~270dは、例えば、CEピン220a~220dとの電気接続を確立するソケットを使用することによって製造過程の1つまたは複数の段階でフラッシュメモリパッケージと協働する試験装置に実装されるようにしてもよい。また、別の例として、同様の回路図示せずがJTAGポートに結合されてもよい。フラッシュメモリパッケージ205の外部のこれらおよび他の回路素子は、製造過程の間に、例えばダイ215a~215dの内の選択された1つを動作不能化する信号を、フラッシュメモリパッケージに送るように動作し得る。様々な実施形態において、CEピン220a~220d及びJTAGポートを介したフラッシュメモリパッケージ内の該当する受信素子への帯域外OOBシグナリングを使用して、選択された1つまたは複数のダイを動作不能化する信号が通信される。ここで、単独の信号、或いはデータ入力ピン、アドレス入力ピン、および/または制御入力ピンなど1つまたは複数の他のピン図示せずに印加される信号と組み合わせた信号を用いることができる。また、ある実施形態では、コントローラ210は、動作不能化回路270a~270dをアクティブ化して、例えばマルチチップモジュール内のCEピン220a~220dなどを駆動する外部信号を動作不能化することができる。また、ある実施形態では、対応するチップイネーブルピン220a~220dへの該当するチップイネーブル信号を操作することによって、各フラッシュメモリダイ215a~215dを動作不能化することができる。例えば、コントローラ210は、ダイ215a~215dの内の動作不能化されたダイがピン220a~220dにおいてチップ動作可能化信号を受け取らないように構成することができる。例えば、コントローラ210のCE1~CE4出力がCE入力220a~220dを直接駆動する実施形態では、これらの出力は、ダイ215a~215dの内の選択された1つまたは2つ以上を動作可能化しない信号レベルで維持される。他の実施形態では、コントローラ210および/または動作不能化回路270a~270dは、選択された1つまたは複数のチップイネーブル信号を動作不能化するように作動され得る。また、ボードレベルの動作不能化回路270a~270dは、選択されたチップイネーブル信号を動作不能化するようにプログラム可能な様々なハードウェアおよび/またはソフトウェアの実施形態を使用することができる。例えば、パッケージ205のCE3ピン220cがチップイネーブル信号を受け取らないようにするために回路素子例えば、プルアップ抵抗、直列抵抗、ジャンパ接続が実装解除depopulateされた場合に、動作不能化回路270cはフラッシュメモリダイ215cを動作不能化することができる。別の例では、CE3ピン220cが有効なチップ動作可能化信号を受け取ることができないように、チップイネーブル信号の伝送ラインが効果的に短絡されるように経路を短絡させる例えば、実質的にゼロオームの抵抗またはダイオード、アクティブ状態のプルアップまたはプルダウン抵抗が実装させることによって、信号経路がレール例えば、Vccやグランドに短絡された場合に、動作不能化回路270cはフラッシュメモリダイ215cを動作不能化することができる。いくつかの実施形態では、動作不能化回路270a~270dは、例えばコントローラ210の制御下でチップイネーブルピン220a~220dとの間の信号の接続および切断を行うことができるアナログスイッチおよび/またはマルチプレクサである。他の実施形態では、動作不能化回路270a~270dは、フラッシュメモリダイ215a~215dの対応する1つを動作不能化するように個別に制御され得る制御可能バッファとされることもる。メモリコントローラ210は、例えばNVM260に記憶されている動作可能化のルールやフラッシュメモリダイの状態などの情報を使用して、各CEピン220a~220dへの出力を制御することにより、フラッシュメモリダイを動作不能化するコマンドを実行することができる。例えば、メモリコントローラ210は、フラッシュメモリダイ215dを動作不能化するコマンドを受け取った場合は、コントローラ210上のCE4ピンにはチップイネーブル信号を送らないように構成され得る。また、動作不能化機構は、動作不能化回路270a~270dの内の1つを様々な手法でアクティブ化して、メモリコントローラ210とフラッシュメモリパッケージ205の間のチップイネーブル信号の通信を動作不能化することができる。一例では、コントローラは、指定のサイズを有するものとしてフラッシュメモリデバイスをアドレスする仕向けるコマンドを受け取るようにしてもよい。この場合の指定のサイズは、当該コマンドに関連する引数またはパラメータである。かかるコマンドは、例えば、それぞれ1ギガバイトの記憶容量の4つのダイを有するフラッシュメモリの内の3ギガバイトだけにアドレスするようにコントローラを仕向けることができる。したがって、コントローラによって受け取られたコマンドは、フラッシュメモリ内の1つのダイを効果的に動作不能化することができる。図3は、フラッシュメモリを試験し、欠陥ダイを特定し、欠陥ダイの動作不能化または将来の動作不能化を行い、また、動作不能化されていないフラッシュダイの記憶容量を示すラベルをフラッシュメモリデバイスに付すことができる例示的な試験環境300を示している。いくつかの実施形態では、将来の動作不能化としては、例えば状態レジスタ245a~245dの内の1つに動作不能化フラグをセットすることが含まれ得る。そのようにセットされたフラグが将来の動作中に読み出されたときは、対応するコントローラ235a~235dおよび/または外部コントローラ210が、本明細書に記載される処理などの1つまたは複数の処理を実施して、動作不能化フラグに関連するダイを効果的に動作不能化することができる。本例において、試験環境300は、試験コントローラ305と、試験ベッド310とを含む。試験コントローラ305は、試験ベッド310上の被試験デバイスDUT315を試験する処理を実施することができる。DUT315は、例えば1組のフラッシュメモリダイ、フラッシュメモリダイのウエハ、担体基板上またはパッケージ内に搭載されたフラッシュメモリ、あるいはPCB上に搭載されたフラッシュメモリパッケージとするこおができる。また、試験コントローラ305は、記憶装置320に全ての試験結果を記憶する。試験が実施された後に、試験コントローラ305は、記憶装置320から故障情報を検索し、動作不能化機構325を作動させて、試験ベッド310内の故障または欠陥フラッシュメモリを動作不能化することができる。次いで、故障情報をDUT315と関連付けるために、ラベル付け機構330がアクティブ化される。試験コントローラ305は、監視用マイクロプロセッサsupervisingmicroprocessor335と、メモリ340と、ネットワークインターフェイス345とを含む。メモリ340は、監視用マイクロプロセッサ335が試験を実施するために実行するアプリケーションプログラム350を記憶する。この例では、アプリケーションプログラム350は、試験コードモジュール355と、動作不能化コードモジュール360とを含んでいる。監視用マイクロプロセッサ335は、例えばJTAGポートや他の例えばUSB、パラレル、RS-232、赤外線、イーサネット登録商標ポートを含み得るネットワークインターフェイス345を介して試験ベッド310に試験命令を送ることによって、試験コードモジュール355を実行することができる。試験ベッド310は、DUT315と共に試験プロセッサ365および試験メモリ370を含んでいる。監視用プロセッサ335は、例えばDUT315を初期化し、試験メモリ370にパラメータ例えば試験パターンをロードするよう試験プロセッサ365にシグナリングすることにより、試験コード355を実行して試験を初期化することができる。次いで、監視用プロセッサ335は、試験を実行するよう試験プロセッサ365に命令することができる。試験ベッド310は試験を完了させたときは、その試験結果を試験コントローラ305に送る。実行すべき試験がそれ以上存在する場合は、試験コントローラ305は、別の試験をロードし、その試験をDUT315に対して実行することができる。全ての試験が済んだときに、試験コントローラ305は、試験結果に基づいてDUT315の総スコアを計算し、DUT315内に欠陥のあるフラッシュメモリダイがあればそれを特定することができる。いくつかの実施形態では、試験中に検出されたエラーの数およびタイプが、それぞれのダイにとってそのエラーが許容可能非欠陥であるかどうか判定する閾値と比較され得る。次いで、試験コントローラ305は、動作不能化機構325をアクティブ化して、DUT315内の1つまたは複数の欠陥ダイを動作不能化することができる。動作不能化機構325は、図2を参照しながら説明した動作不能化機構など、本明細書のいずれかの箇所に記載されている動作不能化機構の内の1つまたは複数に従う条件を提供することにより、個々の欠陥ダイを動作不能化することができる。典型的には、フラッシュメモリダイは、閾値の割合を超えるセルまたはブロックが製造業者の性能試験で不合格とされた場合に欠陥と特定され得る。例えば、フラッシュメモリダイの約2~4のブロックが性能試験で不合格とされた場合に、ダイが欠陥と特定されてもよい。いくつかの実施形態では、例えば試験中にダイの非ゼロ数のエラーが特定されたものの、それらのエラーが許容可能な基準の範囲内にある例えば、エラーの数が選択された閾値未満である場合は、他の補償技法例えば回避技法および/または訂正技法を使用してそれらの特定されたエラーに対処することができる。したがって、ダイはいくつかのエラーを有することがあってもなお、非欠陥と特定される可能性がある。かかるダイは動作不能化の対象とはならないものの、かかるダイへのアクセスには、他のエラー補償方法が必要となる。いくつかの実施形態では、動作不能化機構325は、図2を参照しながら説明した技法などを使用して、ダイレベル、パッケージレベル、および/またはボードレベルの欠陥ダイを動作不能化することができる。例えば、動作不能化機構325は、ダイレベルでは、当該ダイの欠陥状態を状態レジスタ245a~245dに記憶することによって、パッケージレベルでは、当該ダイのCE入力240a~240dを切断することおよび/または当該ダイのヒューズ255a~255dを開路状態にすることによって、かつ/またはボードレベルでは、動作不能化回路270a~270dに当該ダイのチップ動作可能化信号を動作不能化させるコマンドを供給することによって、欠陥ダイを動作不能化することができる。試験コントローラ305は、ラベル付け機構330を使用して、パッケージ内の使用可能なフラッシュメモリ容量を示すラベルを付すことができる。例えば、ラベルは、動作不能化されていないまたは故障と特定されていないフラッシュメモリダイの容量に基づく使用可能なフラッシュメモリ容量を示すことができる。ラベル情報には、コード化標識、バーコード、および/またはテキスト表現もしくはグラフィック表現が含まれ得る。ラベル付けは、例えば、印刷、食刻、スクリーニング、スタンピング、レーザ印刷によって、かつ/またはパッケージの外側から視覚可能な粘着性ラベルおよび/または事前印刷ラベルを貼付することによって実施することができる。いくつかの実施形態では、ラベル付けには、1つまたは複数の内側表示を単独で施すこと、あるいはこれを上述の外側標識と組み合わせて施すことが含まれ得る。例えば、ダイ基板上などパッケージの内側には、使用可能なフラッシュメモリの使用可能容量および/またはメモリマップに関する情報を食刻し、彫刻し、あるいは他の方法でマーク付けすることができる。ラベル付け機構がダイレベルまたはウェーハレベルで使用される場合は、ラベル付け情報は、ウェーハ上の未使用領域または保存領域に貼付することができ、欠陥ダイまたは欠陥ダイ群上に貼付することもできる。いくつかの実施形態では、内側のラベル付けには、パッケージ内の不揮発性メモリあるいはパッケージ内の非故障ダイにデジタル情報を記憶することが含まれ得る。例えば、ラベル付け情報は、フラッシュメモリパッケージ内の非動作不能化ダイ上の状態レジスタおよび/またはメモリの予約部分に記憶され得る。様々な実施形態では、ラベル情報は、ラベル付け情報に基づく記憶容量を有するメモリデバイスとして使用されるフラッシュメモリパッケージをソートまたはパッケージングする後続の製造過程で読み出され、検索され、あるいは他の方法で呼び出される可能性がある。試験コントローラ305は、図4の流れ図に示される例示的な方法400を実施するように構成され得る。方法400は、動作不能化コード360の諸実施形態が実行されたときに試験コントローラ305が実施し得る各種処理を含んでいる。尚、図3に示される例では、試験コントローラ305によって実行される動作不能化コード360の単一のブロックがメモリ340に記憶されている様子が示されているが、他のプロセッサまたは論理回路が、これらの処理の一部または全部を実施するようにしてもよいし、メモリ340以外の位置に記憶されている命令を使用するようにしてもよい。この例では、方法400は、試験コントローラ305がDUT315内の故障ダイに関する故障情報を受け取るステップ405から開始する。ステップ410で、試験コントローラ305は、DUT315が故障ダイを含んでいるかどうかチェックする。フラッシュメモリパッケージが動作不能化すべき欠陥ダイを含んでいないと識別した場合には、ステップ415で、試験コントローラ305は、故障情報をデータベース例えば記憶装置320に記憶することによって、故障情報この例では欠陥のあるダイが存在しない旨をDUT315と関連付ける。図3に関して上述した諸実施形態によれば、ステップ417で、ラベル付け機構330は、パッケージ内の使用可能メモリ容量に関する1つまたは複数の外側表示および/または内側表示を貼付することができ、その後、方法400は終了する。一方、ステップ410で少なくとも1つの欠陥ダイが特定された場合には、ステップ420で、試験コントローラ305は、DUTのタイプを特定する。試験タイプの例としては、非ソーイングウェーハ上、ダイ上、ダイ群上、パッケージ化ダイ上で実施される試験、および/または図2を参照しながら一例を説明した例えばPCB上の外部回路に接続されたパッケージ上で実施される試験が挙げられる。ステップ425において、試験コントローラ305は、特定されたDUTのタイプに従って、動作不能化機構325がダイレベルのDUT315内の欠陥ダイを動作不能化することができるかどうかチェックする。動作不能化機構325がダイレベルのDUT315を動作不能化することができると判定した場合には、ステップ430で、試験コントローラ305は、ダイレベルの故障ダイを動作不能化し得るコマンドを動作不能化機構325に適用する。例えば、試験コントローラ305は、フラッシュメモリダイ215a~215d内のコントローラ235a~235dに適用させるコマンド、フラッシュメモリダイ215a~215dの内の1つまたは複数に関する状態情報を状態レジスタ245a~245dに記憶させるコマンド、または、対応するCEピン220a~220dから欠陥ダイのCE入力240a~240dを切断させるコマンドを、動作不能化機構325に送ることができる。試験コントローラ305は、存在する場合は全ての故障フラッシュメモリダイが動作不能化された後に、ステップ415を実施する。一方、ステップ425で、動作不能化機構325がダイレベルのDUT315を動作不能化することができないと判定した場合には、ステップ435で、試験コントローラ305は、特定されたDUTのタイプに従って、動作不能化機構325がパッケージレベルのDUT315を動作不能化することができるかどうかチェックする。動作不能化機構325がパッケージレベルのDUT315を動作不能化することができると判定した場合には、ステップ440で、試験コントローラ305は、パッケージレベルの故障ダイを動作不能化させるコマンドを動作不能化機構325に適用することができる。例えば、試験コントローラ305は、該当するCEピン220a~220dを物理的に切断し、かつ/または電源を欠陥ダイに接続するヒューズ255a~255dを例えばレーザや過電流などを使用して溶断blowさせるコマンドを、動作不能化機構325に適用することができる。試験コントローラ305は、全ての故障フラッシュメモリダイが動作不能化された後に、ステップ415を実施する。ステップ425で、動作不能化機構325がパッケージレベルのDUT315を動作不能化することができないと判定した場合には、ステップ445で、試験コントローラ305は、外部の動作不能化機構を使用して欠陥ダイを動作不能化させるコマンドを送出する。例えば、試験コントローラ305は、動作不能化回路270a~270dを制御することによってフラッシュメモリパッケージ内の欠陥ダイへのアクセスを制限するコマンドを、外部コントローラ210に送ることができる。試験コントローラ305は、全ての故障フラッシュメモリダイを動作不能化させるコマンドを送出した後に、ステップ415を実施する。以上、本願発明の方法の一実施形態について説明してきたが、他の実施形態は、上記の諸ステップを異なる順序で実施することも、上記の諸ステップを、フラッシュメモリデバイス内の欠陥ダイを特定し、動作不能化し、かつ/または当該ダイと故障情報とを関連付ける機能を含めた同じ主要機能を達成するように修正された構成で実施することもできる。例えば、方法400は、ステップ425および435を異なる順番で実施することも、これらの工程をステップ420と組み合わせて実施することもできる。いくつかの実施形態では、欠陥ダイに関する情報に加えてまたはその代わりに、非欠陥ダイに関する情報を本明細書に記載されるように関連付け、かつ/またはラベル付けすることができる。様々な実施形態は、NORフラッシュダイおよび/またはNANDフラッシュダイに適用できるものであり、それらの一方または両方がフラッシュデバイス内において単独であるいは非フラッシュメモリダイと共に、互いに積層かつ/または隣接するようにされ得る。また、図1を参照しながら1つまたは複数のタイプのフラッシュメモリを含み得る例示的なフラッシュメモリデバイスについて説明したが、例えばサムドライブやメモリスティックを含んでよい他のデータ記憶の応用例では、他の実施形態が配備されてもよい。ダイは、垂直方向または水平方向に例えば隣り合って積み重ねられたダイ構成を使用するパッケージに統合されてもよい。かかる他のデータ記憶の応用例としては、マルチチップモジュールMCM、システムオンチップSoC、特定用途向け集積回路ASICなどを挙げることができる。パッケージは、例えばめっきスルーホールPTH例えばDIPパッケージ、無挿入力例えばソケット化パッケージ、SIMMパッケージ、および/または表面実装SMT例えばPLCC、LCC、BGA、PGA、BGA、またはLGAパッケージとして構成されてもよい。また、図3を参照しながら製造業者に適した試験環境を説明したが、フラッシュメモリの試験は、製造が完了した後の製品または電子システムにおいて実施されてもよい。かかる自己診断試験は、例えばオペレータ要求に応答してかつ/またはビット誤り率の変動が検出された時点で、保守スケジュールに従って動作中に実施されてもよい。一例では、フラッシュメモリダイの内容は、フラッシュメモリダイの検証試験を可能にするために、その時々に別の記憶位置にコピーされる可能性もある。許容できない誤り率がダイに関して検出された場合は、当該ダイは、コントローラ、例えばコントローラ210によって動作不能化され得る。別の例では、欠陥と特定されたダイは、ヒューズ、例えばヒューズ255a~255dのいずれかを溶断することによって動作不能化され得る。他の例では、非欠陥ダイのコントローラ235は、状態レジスタ245内の更新済みの動作不能化状態情報を受け取ることがある。上述のように、これらおよび他の動作不能化機構を単独でまたは組み合わせて実施して、特定されたダイを動作不能化することができる。複数のフラッシュメモリダイを含む製品の寿命を延長するために、製品の耐用寿命期間中に、動作不能化された個々のダイを再動作可能化することができる。例えば、サービスから6ヶ月が経過した後、または選択された時間を超えて作動された後に、それまで動作不能化されていたダイ欠陥と特定されていることも、欠陥と特定されていないこともあるを再動作可能化して、製品の情報記憶容量を提供することができ、それによって製品の寿命が延長され得る。動作不能化されたメモリは、時間例えば、実時間クロックに関する時間および/または事象例えば、処理サイクル数の増加に伴うフラッシュメモリ容量の低下が検出された場合に応答して、再動作可能化されてもよい。いくつかの実施形態では、上述の動作不能化機構のいくつかを使用して、1つまたは複数のダイを動的に動作不能化することができる。動的なダイの動作不能化は、例えば、様々なレベルの記憶容量間の価格の差別化などの特徴を提供し得る。一例では、エンドユーザが制限された記憶容量だけを購入したいと望むこともあり、上述の諸実施形態に従って、適切な数のダイが一時的に動作不能化され得る。このことは、いくつかの実施形態では、CEピン220a~220dの一部または全部を一時的に動作不能化するようにコントローラ210を構成することによって実施され得る。後にユーザが追加の記憶容量について対価を支払うことを望んだ場合は、チップ動作可能化信号をCEピン220a~220dの内の別の1つが受け取ることをコントローラ210が許可するように構成することによって、フラッシュメモリダイ215a~215dの内の該当する1つを動作可能化することができる。また、ある実施形態では、動作不能化機構は、動作不能化されていないフラッシュメモリダイへのアクセスを妨げないようにまたはアクセス時間を実質的に増加させないように構成され得る。例えば、外部のホストプロセッサシステム図示せずは、コントローラ210に読出しまたは書込みコマンドを送ることにより、フラッシュメモリダイ215a内のフラッシュメモリブロック225aの読出しまたは書込みを行うメモリアクセス処理を開始することができる。コントローラ210は、NVM260内のフラッシュメモリダイ215aの状態と、フラッシュメモリダイ215aの動作可能化ルールとをチェックする。この状態および動作可能化ルールに従って、ダイ215aへのアクセスが適切とされた場合は、論理回路265は、動作不能化回路270aを介してCE1ピン220aへの動作可能化信号を開始する。そして、動作可能化信号は、CE1ピン240aに渡される。Vccピン230aが電力を受け取っている場合は、コントローラ235aは、動作可能化信号を受け取ることができる。動作可能化信号が受け取られた時点で、コントローラ235aは、状態レジスタ245aをチェックする。フラッシュメモリダイ215aが欠陥ではないことを状態レジスタ245aの情報が示す場合は、コントローラ235aは、フラッシュメモリダイ215aへのアクセスを許可してメモリ動作を完了させる。本発明のいくつかの実施形態は、コンピュータシステム内で実施され得る。例えば、様々な実施形態は、デジタル回路および/またはアナログ回路、コンピュータハードウェア、ファームウェア、ソフトウェア、またはそれらの組合せを含むことができる。装置は、情報キャリア内に有形に実装されるコンピュータプログラムの形で実施することができ、例えば機械読取り可能な記憶装置の形で、あるいはプログラマブルプロセッサによって実行される伝搬信号の形で実施することができ、また、方法は、入力データを操作し、出力を生成することによって本発明の諸機能を実施する命令プログラムを実行する、プログラマブルプロセッサによって実施することができる。本発明は有利なことに、データ記憶システムとの間でデータおよび命令を送受信するように結合された少なくとも1つのプログラマブルプロセッサ、少なくとも1つの入力デバイス、および/または少なくとも1つの出力デバイスを含むプログラマブルシステム上で実行可能な1つまたは複数のコンピュータプログラムの形で実施することができる。コンピュータプログラムは、ある種の活動を実施しまたはある種の結果をもたらすためにコンピュータ内で直接的にまたは間接的に使用され得る1組の命令である。コンピュータプログラムは、コンパイル型言語またはインタープリタ型言語を含めた任意の形のプログラミング言語で書くことができ、また、スタンドアロンプログラム、あるいはモジュール、コンポーネント、サブルーチン、またはコンピューティング環境での使用に適した他のユニットを含めた任意の形で配備することもできる。命令プログラムの実行に適したプロセッサとしては、例えば、任意の種類のコンピュータの単一のプロセッサまたは複数のプロセッサの内の1つを含んでよい汎用マイクロプロセッサと専用マイクロプロセッサの両方が挙げられる。プロセッサは一般に、読取り専用メモリまたはランダムアクセスメモリあるいはその両方から命令およびデータを受け取る。コンピュータの本質的な要素は、命令を実行するプロセッサと、命令およびデータを記憶する1つまたは複数のメモリである。また、コンピュータは一般に、データファイルを記憶する1つまたは複数の大容量記憶装置を含み、またはそれらと通信するように動作可能に結合されるが、かかるデバイスとしては、内部ハードディスクや取り外し可能ディスクなどの磁気ディスク、光磁気ディスク、および光ディスクが挙げられる。コンピュータプログラム命令およびデータを有形に実装するのに適した記憶装置としては、例えばEPROM、EEPROM、フラッシュメモリデバイスなどの半導体メモリデバイス、内部ハードディスクや取り外し可能ディスクなどの磁気ディスク、光磁気ディスク、ならびにCD-ROMおよびDVD-ROMディスクを含めた全ての形式の不揮発性メモリが挙げられる。プロセッサおよびメモリは、ASIC特定用途向け集積回路によって補完することも、その内部に組み込むこともできる。いくつかの実施形態では、1つまたは複数のユーザインターフェイス機能は、特定の機能を実施するようにカスタム構成され得る。本発明は、グラフィカルユーザインターフェイスおよび/またはインターネットブラウザを含むコンピュータシステム内で実施され得る。ユーザとの対話を実現するために、いくつかの実施形態は、ユーザに情報を表示するCRT陰極線管やLCD液晶ディスプレイモニタなどの表示デバイスと、キーボードと、ユーザがコンピュータへの入力を行うことができるようになるマウスやトラックボールなどのポインティングデバイスとを有するコンピュータ上で実施され得る。様々な実施形態では、フラッシュメモリコントローラは、適当な通信方法、通信機器、および通信技法を使用して通信することができる。例えば、フラッシュメモリコントローラは、バスを介して、かつ/または専用物理リンク例えば、光ファイバリンク、2地点間配線、およびデイジーチェーンを経てソースから受信機にメッセージが直接移送される2地点間通信を使用して、メッセージを送信しあるいは受信することができる。システムの各構成部品は、通信ネットワーク上のパケットベースメッセージを含めた任意の形態または媒体のアナログまたはデジタルデータ通信によって情報を交換することができる。通信ネットワークの例としては、例えばLANローカルエリアネットワーク、WANワイドエリアネットワーク、MANメトロポリタンエリアネットワーク、無線および/または光ネットワーク、ならびにインターネットを形成するコンピュータおよびネットワークが挙げられる。他の実施形態は、通信ネットワークによって互いに結合された全てのまたは実質的に全てのデバイスに対して、例えば無指向性無線周波数RF信号を使用した同報通信を行うことによってメッセージを移送することができる。他の実施形態は、任意選択でフォーカス光学系と共に使用され得る指向性すなわちナロービームアンテナまたは赤外線信号を使用して送信される、高指向性の特徴を有するRF信号などのメッセージを移送することができる。それだけに限らないが、例えばUSB2.0、Firewire、ATA/IDE、RS-232、RS-422、RS-485、802.11a/b/g、Wi-Fi、イーサネット登録商標、IrDA、FDDIファイバ分散データインターフェイス、トークンリングネットワーク、周波数分割、時分割、または符号分割に基づく多重化技法など、適切なインターフェイスおよびプロトコルを使用した他の実施形態も可能である。いくつかの実施形態は任意選択で、データの整合性に関する誤り検査訂正ECCや、暗号化例えばWEPやパスワード保護などのセキュリティ対策などの機能を組み込むこともできる。いくつかの実施形態では、例えば各フラッシュメモリコントローラおよび/または状態レジスタは、同じ情報を用いてプログラムされ、不揮発性メモリに記憶されている実質的に同一の情報を用いて初期化され得る。他の実施形態では、1つまたは複数のフラッシュメモリデバイスは、特定の機能を実施するようにカスタム構成され得る。例えば、あるフラッシュプログラムデバイスは、それ自体のパッケージ内のダイに関して、または別のパッケージ内の別のフラッシュメモリダイにおいて動的試験を実施するように構成され得る。かかる試験は、間隔を置いて例えばユーザ選択され得る間隔で実施されても、定期的な保守スケジュールに従って実施されてもよい。故障ダイが特定されたときは、特定されたダイがそれ自体のパッケージ内のものであれ別のパッケージ内のものであれ、フラッシュプログラムデバイスは、上述の動作不能化機構の内の単一の動作不能化機構またはそれらの組合せを使用して、特定されたダイを動作不能化する信号を生成することができる。かかる処理は、プロセッサがそれらの処理を実施する命令を実行することによって実施され得る。以上、本発明のいくつかの実施形態について説明した。しかしながら、本発明の趣旨および範囲を逸脱することなく、様々な修正を加えることができることが理解されるであろう。例えば、本明細書に開示の技法の各工程が異なる順序で実施された場合、開示のシステムの各構成要素が異なる様式で組み合わされた場合、あるいは、各構成要素が他の構成要素によって置き換えられまたは補完された場合にも、有利な結果が達成され得る。上記の各機能および処理アルゴリズムを含むは、ハードウェアの形で実施されてもソフトウェアの形で実施されてもそれらの組合せの形で実施されてもよく、いくつかの実施形態は、本明細書に記載されるものと同一でないモジュール上またはハードウェア上で実施することができる。したがって、他の実施形態も添付の特許請求の範囲に含まれる。