"導体ベースプレートと、前記導体ベースプレート上に配置された金属壁と、前記金属壁の入出力部に設けられた貫通孔と、前記導体ベースプレート上に配置されたフィードスルー下層部と、前記フィードスルー下層部上に配置された配線パターンと、前記フィードスルー下層部上の一部および前記配線パターン上の一部に配置されたフィードスルー上層部と、前記配線パターン上に配置された端子とを備え、前記フィードスルー下層部の一部が前記貫通孔よりも大きく、前記フィードスルー下層部は前記金属壁側面に密着され、前記フィードスルー上層部が前記貫通孔よりも大きく、前記フィードスルー上層部は前記金属壁側面に密着され、前記配線パターンと前記貫通孔内壁の間には空気層が設けられていることを特徴とするパッケージ。前記フィードスルー上層部および前記フィードスルー下層部は、前記金属壁の内側に密着していることを特徴とする請求項1に記載のパッケージ。前記フィードスルー下層部の側壁と前記貫通孔の内壁との間には空気層が設けられていることを特徴とする請求項1に記載のパッケージ。前記端子は、前記貫通孔内に配置されたことを特徴とする請求項2または3に記載のパッケージ。前記導体ベースプレートは、座ぐり加工部を備え、前記フィードスルー下層部は、前記導体ベースプレートの前記座ぐり加工部上に配置されたことを特徴とする請求項2~4のいずれか1項に記載のパッケージ。前記フィードスルー上層部および前記フィードスルー下層部は、前記金属壁の外側に密着していることを特徴とする請求項1に記載のパッケージ。前記フィードスルー下層部の側壁と前記貫通孔の内壁との間には空気層が設けられていることを特徴とする請求項6に記載のパッケージ。前記導体ベースプレートは、座ぐり加工部を備え、前記フィードスルー下層部は、前記導体ベースプレートの前記座ぐり加工部上に配置されたことを特徴とする請求項6または7に記載のパッケージ。フィードスルーの特性インピーダンスは、50Ωであることが好ましい。しかし、気密封止型のパッケージにおいては、そのフィードスルー部分は接地された金属外壁に囲まれているために、フィードスルーの特性インピーダンスは低くなっている。フィードスルーの信号ラインを細く形成することで、その特性インピーダンスを50Ωにすることはできるが、フィードスルーの機能は電流と信号を通すことであり、信号ラインを細くしたことで、耐電力が下がる。本実施の形態が解決しようとする課題は、マイクロ波帯の半導体装置に用いる気密性が高いパッケージにおいて、耐電力を損なうことなく特性インピーダンスを50Ωに保つパッケージを提供することにある。本実施形態のパッケージは、導体ベースプレートと、金属壁と、貫通孔と、フィードスルー下層部と、配線パターンと、フィードスルー上層部と、端子を備える。金属壁は、導体ベースプレート上に配置される。貫通孔は、金属壁の入出力部に設けられる。フィードスルー下層部は、導体ベースプレート上に配置される。配線パターンは、フィードスルー下層部上に配置される。フィードスルー上層部は、フィードスルー下層部上の一部および配線パターン上の一部に配置される。端子は、配線パターン上に配置される。ここで、フィードスルー下層部の一部が貫通孔よりも大きく、フィードスルー下層部は金属壁側面に密着され、フィードスルー上層部が貫通孔よりも大きく、フィードスルー上層部は金属壁側面に密着され、配線パターンと貫通孔内壁の間には空気層が設けられる。次に、図面を参照して、実施の形態を説明する。以下において、同じ要素には同じ符号を付して説明の重複を避け、説明を簡略にする。図面は模式的なものであり、現実のものとは異なることに留意すべきである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。以下に示す実施の形態は、技術的思想を具体化するための装置や方法を例示するものであって、実施の形態は、各構成部品の配置などを下記のものに特定するものでない。この実施の形態は、特許請求の範囲において、種々の変更を加えることができる。第1の実施の形態パッケージ構造第1の実施の形態に係るパッケージを説明する模式的鳥瞰構成は、図1に示すように表される。図1aはメタルキャップ10、図1bはメタルシールリング14a、図1cは、金属壁16、図1dは、導体ベースプレート200上のフィードスルー下層部20i20o、フィードスルー下層部20i20o上の入力ストリップライン19a出力ストリップライン19b、およびフィードスルー上層部22の模式的構成をそれぞれ表す。第1の実施の形態に係るパッケージは、図1に示すように、メタルキャップ10と、メタルシールリング14aと、金属壁16と、導体ベースプレート200と、導体ベースプレート200上に配置されたフィードスルー下層部20i20oと、フィードスルー下層部20i20o上に配置された入力ストリップライン19aおよび出力ストリップライン19bと、内側フィードスルー下層部20i上に配置されたフィードスルー上層部22とを備える。―導体ベースプレート―第1の実施の形態に係るパッケージの導体ベースプレート200は、例えば、モリブデン、銅モリブデン合金などの導電性金属によって形成されている。さらに、導体ベースプレート200の表面には、例えば、Au、Ni、Ag、Ag-Pt合金、Ag-Pd合金などのメッキ導体を形成してもよい。―フィードスルー下層部およびフィードスルー上層部―フィードスルー下層部20i20oおよびフィードスルー上層部22は、同一の材質、例えば、セラミックで形成されていても良い。セラミックの材質としては、例えば、アルミナAl2O3、窒化アルミニウムAlN、酸化ベリリウムBeOなどから形成可能である。図1dに示すように、金属壁16の内側に配置される内側フィードスルー下層部20iとフィードスルー上層部22の幅WL1は、金属壁16の貫通孔34よりも広く形成されている。ここで、図1に示すように、例えば、WL1-WL2=2ΔL1である。このように、内側フィードスルー下層部20iの幅WL1を金属壁16の貫通孔34よりも広く形成することによって、内側フィードスルー下層部20iとフィードスルー上層部22は、金属壁16の側面に接触させることができ、気密性が得られる。また、図3および図6に示すように、入力ストリップライン19aと金属壁16の間には、空隙を備える。入力ストリップライン19aの上面は、金属壁16との間に空気層23が配置されるため、インピーダンスの低下が回避される。また、図3、図4および図6に示すように、出力ストリップライン19bと金属壁16間には、空隙を備える。出力ストリップライン19bの上面は、金属壁16との間に空気層23が配置されるため、インピーダンスの低下が回避される。―配線パターン―入力ストリップライン19aおよび出力ストリップライン19bは、例えば、タングステン、金メッキ、銅箔などによって形成されている。入力ストリップライン19aおよび出力ストリップライン19bの幅と厚さは、耐電力量とフィードスルー下層部20i20oの誘電率および所望の特性インピーダンスの値を考慮して決定される。―金属壁―金属壁16は、例えば、FeNiCo、銅、アルミニウム、モリブデン、銅モリブデン合金などの導電性金属によって形成される。金属壁16の上面には、メタルシールリング14aを介して、半田付けのためのハンダメタル層図示省略が形成される。ハンダメタル層としては、例えば、金ゲルマニウム合金、金錫合金などから形成可能である。また、第1の実施の形態に係るパッケージにおいて、金属壁16は、絶縁性若しくは導電性の接着剤を介して、導体ベースプレート200上に配置される。絶縁性の接着剤としては、例えば、エポキシ樹脂、ガラスなどから形成可能であり、導電性の接着剤としては、例えば、金ゲルマニウム合金、金錫合金などから形成可能である。―メタルキャップ―メタルキャップ10は、図1に示すように、平板形状を備える。メタルキャップ10は、例えば、FeNiCo、銅、アルミニウム、モリブデン、銅モリブデン合金などの導電性金属によって形成される。金属壁16上にメタルシールリング14aを介してメタルキャップ10を配置する。結果として、第1の実施の形態に係るパッケージは、図1に示すように、金属壁16と、金属壁16上に配置されたメタルシールリング14aと、金属壁16上にメタルシールリング14aを介して配置されたメタルキャップ10とを備える。第1の実施の形態に係る半導体パッケージは、3GHz以上の高周波特性を有する。このため、高周波数すなわち3GHzを越える周波数のデバイス及び構成部品用のパッケージとして適用可能である。平面パターン構成第1の実施の形態に係るパッケージ1の模式的平面パターン構成は、図2に示すように表される。また、図2のI-I線に沿う模式的断面構造は、図3に示すように表される。また、図2のII-II線に沿う模式的断面構造は、図4に示すように表され、図2のIII-III線に沿う模式的断面構造は、図5に示すように表される。また、図2のIV-IV線に沿う模式的断面構造は、図6に示すように表される。図2において、I-I線の延伸する方向がy軸、y軸に垂直で、紙面に平行な方向がx軸、紙面に垂直な方向がz軸で示されている。以下の実施形態の説明においても同様である。第1の実施の形態に係るパッケージは、図1~図6に示すように、導体ベースプレート200と、導体ベースプレート200上に配置された金属壁16と、金属壁16の入出力部に設けられた貫通孔34と、導体ベースプレート200上に配置されたフィードスルー下層部20i20oと、フィードスルー下層部20i20o上に配置された配線パターン19a19bと、フィードスルー下層部20i20o上の一部および配線パターン19a19b上の一部に配置されたフィードスルー上層部22と、配線パターン19a19b上に配置された端子21a21bとを備える。ここで、フィードスルー下層部20の一部が貫通孔34よりも大きく、フィードスルー下層部20i20oは金属壁16側面に密着され、フィードスルー上層部22が貫通孔34よりも大きく、フィードスルー上層部22は金属壁16側面に密着され、配線パターン19a19bと貫通孔34内壁の間には空気層23が設けられている。また、フィードスルー上層部22およびフィードスルー下層部20は、金属壁16の内側に密着している。また、半導体装置24は、導体プレート200上に配置され、導体ベースプレート200上に配置された金属壁16は、半導体装置24を内在する。また、図2、図3、および図7~図8に示すように、端子21a21bは、貫通孔34の外に配置されている。第1の実施の形態に係るパッケージ1は、図1~図6に示すように、フィードスルー上層部22が、金属壁16の内側に配置され、金属壁16の内壁において、金属壁16の側壁に密着されている。図3、図4および図6に示すように、第1の実施の形態に係るパッケージ1においては、外側フィードスルー下層部20oが金属壁16に囲まれている。図3、図4および図6に示すように、金属壁16とフィードスルー上層部22の縦方向重なり幅は、ΔL2で表される。また、図1、図2および図4に示すように、金属壁16と内側フィードスルー下層部20iの横方向重なり幅は、ΔL1で表される。フィードスルー上層部22は、金属壁16の側壁に、例えば、銀ロウ付けによって、密着している。密着部分の寸法は、例えば、約0.5mm幅程度である。同様に、フィードスルー下層部20i20oと金属壁16との接触面も、例えば、銀ロウ付けによって、密着している。図3、図4および図6に示すように、外側フィードスルー下層部20oが金属壁16を貫通している。フィードスルー下層部20i20oの底面は、導体ベースプレート200に接触し、フィードスルー下層部20i20oの側面が金属壁16と接触している。また、第1の実施の形態に係るパッケージ1は、金属壁16の入力部において、フィードスルー下層部20i20o上に配置された入力ストリップライン19aと、金属壁16の出力部において、フィードスルー下層部20i20o上に配置された出力ストリップライン19bとを備える。また、フィードスルー上層部22は、金属壁16の内側に配置され、上述の通り、金属壁16の内壁において、金属壁16の側壁に密着される。また、図3および図6に示すように、入力ストリップライン19aと金属壁16間には、空隙を備える。入力ストリップライン19aの上面は金属壁16との間に空気層23が配置されるため、インピーダンスの低下が回避される。また、図3、図4および図6に示すように、出力ストリップライン19bと金属壁16間には、空隙を備える。出力ストリップライン19bの上面は金属壁16との間に空気層23が配置されるため、インピーダンスの低下が回避される。また、第1の実施の形態に係るパッケージ1において、フィードスルー下層部20i20oは、金属壁16の内側に配置される内側フィードスルー下層部20iと、金属壁16の外側に配置される外側フィードスルー下層部20oとを備え、前述の通り、平面視において金属壁16に沿う方向の内側フィードスルー下層部20iの幅WL1は、外側フィードスルー下層部20oの幅WL2よりも広い。また、第1の実施の形態に係るパッケージ1において、金属壁16に囲まれた導体ベースプレート200上に半導体装置24に隣接して配置された入力回路基板26および出力回路基板28と、入力回路基板26上に配置され、入力ストリップライン19aに接続された入力整合回路17と、出力回路基板28上に配置され、出力ストリップライン19bに接続された出力整合回路18と、半導体装置24と入力整合回路17および出力整合回路18を接続するボンディングワイヤ1214とを備えていても良い。なお、入力ストリップライン19aと入力整合回路17間もボンディングワイヤ11で接続され、出力ストリップライン19bと出力整合回路18間もボンディングワイヤ15で接続される。また、第1の実施の形態に係るパッケージ1において、金属壁16上に配置されたメタルシールリング14aと、メタルシールリング14a上に配置されたメタルキャップ10とを備えていても良い。高周波用端子構造第1の実施の形態によれば、金属壁16に囲まれた部分の入力ストリップライン19a出力ストリップライン19bの信号ラインの上面は空気層23となるため、インピーダンスの低下が回避される。その結果、インピーダンス整合が良好で反射損が抑制され、かつ耐電力性の向上した高周波用端子構造を得ることができる。パッケージの作製方法第1の実施の形態に係るパッケージの作製方法は、図1に示すように、導体ベースプレート200を形成する工程と、導体ベースプレート200上に金属壁16を形成する工程と、金属壁16の入出力部に貫通孔34を形成する工程と、導体ベースプレート200上にフィードスルー下層部20i20oを形成する工程と、フィードスルー下層部20i20o上に配線パターン19a19bを形成する工程と、フィードスルー下層部20i20o上の一部および配線パターン19a19b上の一部にフィードスルー上層部22を形成する工程と、配線パターン19a19b上に端子21a21bを形成する工程とを有する。さらに、第1の実施の形態に係るパッケージの作製方法においては、金属壁16に囲まれた導体ベースプレート200上に半導体装置24に隣接して入力回路基板26および出力回路基板28を形成する工程と、入力回路基板26上に、入力ストリップライン19aに接続される入力整合回路17を形成する工程と、出力回路基板28上に、出力ストリップライン19bに接続される出力整合回路18を形成する工程と、半導体装置24と入力整合回路17および出力整合回路18を接続するボンディングワイヤ1214を形成する工程とを有していても良い。さらに、金属壁16上にメタルシールリング14aを形成する工程と、メタルシールリング14a上にメタルキャップ10を形成する工程とを有していても良い。フィードスルー構造第1の実施の形態に係るパッケージ1の出力端子近傍のフィードスルー構造の拡大された模式的平面パターン構成は、図7に示すように表される。また、図7のV-V線に沿う模式的断面構造は、図8に示すように表される。図7に示すように、WL1―WL2=2ΔL1が成立する。前述のように、ここで、WL1は平面視において金属壁16に沿う方向の内側フィードスルー下層部20iの幅、WL2は平面視において金属壁16に沿う方向の外側フィードスルー下層部20oの幅、ΔL1は平面視において内側フィードスルー下層部20iと金属壁16との間の横方向重なり幅を示す。また、図8において、ΔL2は、フィードスルー上層部22と、金属壁16との間の縦方向重なり幅を示す。第1の実施の形態に係るパッケージ1においては、外側フィードスル―下層部20oが金属壁16に囲まれ、フィードスルー上層部22は金属壁16の側壁に密着させることで、入力ストリップライン19a出力ストリップライン19bの信号ラインの上面は、空気層23となる。このため、インピーダンスの低下が回避される。例えば、入力ストリップライン19a出力ストリップライン19bの信号ラインの上面も金属外壁に囲まれたフィードスルー構造比較例と、入力ストリップライン19a出力ストリップライン19bの信号ラインの上面は空気層23となる第1の実施の形態に係るパッケージ1のフィードスルー構造を比較すると、比較例では、例えば、インピーダンスの低下は、約40程度である。これに対して、第1の実施の形態に係るパッケージ1においては、金属壁16に囲まれた部分の入力ストリップライン19a出力ストリップライン19bの信号ラインの上面は空気層23となるため、インピーダンスの低下が回避される。その結果、インピーダンス整合が良好で反射損が抑制され、かつ耐電力性の向上したフィードスルー構造を得ることができる。また、第1の実施の形態に係るパッケージ1の構成例では、フィードスルー上層部22の厚さW2は、金属壁16の厚さW1と同程度か広く形成しても良い。半導体素子構造第1の実施の形態に係るパッケージに搭載可能な半導体装置24の模式的平面パターン構成例は、図9aに示すように表され、図9aのJ部分の拡大図は、図9bに示すように表される。また、第1の実施の形態に係るパッケージに搭載可能な半導体装置24の構成例1~4であって、図9bのVI-VI線に沿う模式的断面構成例1~4は、それぞれ図10~図13に示すように表される。第1の実施の形態に係るパッケージに搭載可能な半導体装置24において、複数のFETセルFET1~FET10は、図9~図13に示すように、半絶縁性基板110と、半絶縁性基板110の第1表面に配置され、それぞれ複数のフィンガーを有するゲートフィンガー電極124、ソースフィンガー電極120およびドレインフィンガー電極122と、半絶縁性基板110の第1表面に配置され、ゲートフィンガー電極124、ソースフィンガー電極120およびドレインフィンガー電極122ごとに複数のフィンガーをそれぞれ束ねて形成した複数のゲート端子電極G1,G2,...,G10、複数のソース端子電極S11,S12,S21,S22,...,S101,S102およびドレイン端子電極D1,D2,...,D10と、ソース端子電極S11,S12,S21,S22,...,S101,S102の下部に配置されたVIAホールSC11,SC12,SC21,SC22,...,SC101,SC102と、半絶縁性基板110の第1表面と反対側の第2表面に配置され、ソース端子電極S11,S12,S21,S22,...,S101,S102に対してVIAホールSC11,SC12,SC21,SC22,...,SC101,SC102を介して接続された接地電極図示省略とを備える。ゲート端子電極G1,G2,...,G10には、既に図2に示したように、ボンディングワイヤ12が接続され、ドレイン端子電極D1,D2,...,D10には、ボンディングワイヤ14が接続される。VIAホールSC11,SC12,SC21,SC22,...,SC101,SC102の内壁に形成されたバリア金属層図示省略およびバリア金属層上に形成され、VIAホールを充填する充填金属層図示省略を介して、ソース端子電極S11,S12,S21,S22,...,S101,S102は、接地電極図示省略に接続されている。半絶縁性基板110は、GaAs基板、SiC基板、GaN基板、SiC基板上にGaNエピタキシャル層を形成した基板、SiC基板上にGaN/AlGaNからなるヘテロ接合エピタキシャル層を形成した基板、サファイア基板、若しくはダイヤモンド基板のいずれかである。構造例1第1の実施の形態に係るパッケージに搭載可能な半導体装置24のFETセルの構成例1は、図10に示すように、半絶縁性基板110と、半絶縁性基板110上に配置された窒化物系化合物半導体層112と、窒化物系化合物半導体層112上に配置されたアルミニウム窒化ガリウム層AlxGa1xN0.1≦x≦1118と、アルミニウム窒化ガリウム層AlxGa1xN0.1≦x≦1118上に配置されたソースフィンガー電極S120、ゲートフィンガー電極G124およびドレインフィンガー電極D122とを備える。窒化物系化合物半導体層112とアルミニウム窒化ガリウム層AlxGa1xN0.1≦x≦1118との界面には、2次元電子ガス2DEG:TwoDimensionalElectronGas層116が形成されている。図10に示す構成例1では、高電子移動度トランジスタHEMT:HighElectronMobilityTransistorが示されている。構造例2第1の実施の形態に係るパッケージに搭載可能な半導体装置24のFETセルの構成例2は、図11に示すように、半絶縁性基板110と、半絶縁性基板110上に配置された窒化物系化合物半導体層112と、窒化物系化合物半導体層112上に配置されたソース領域126およびドレイン領域128と、ソース領域126上に配置されたソースフィンガー電極S120、窒化物系化合物半導体層112上に配置されたゲートフィンガー電極G124およびドレイン領域128上に配置されたドレインフィンガー電極D122とを備える。窒化物系化合物半導体層112とゲートフィンガー電極G124との界面には、ショットキーコンタクトSchottkyContactが形成されている。図11に示す構成例2では、金属-半導体電界効果トランジスタMESFET:MetalSemiconductorFieldEffectTransistorが示されている。構造例3第1の実施の形態に係るパッケージに搭載可能な半導体装置24のFETセルの構成例3は、図12に示すように、半絶縁性基板110と、半絶縁性基板110上に配置された窒化物系化合物半導体層112と、窒化物系化合物半導体層112上に配置されたアルミニウム窒化ガリウム層AlxGa1xN0.1≦x≦1118と、アルミニウム窒化ガリウム層AlxGa1xN0.1≦x≦1118上に配置されたソースフィンガー電極S120およびドレインフィンガー電極D122と、アルミニウム窒化ガリウム層AlxGa1xN0.1≦x≦1118上のリセス部に配置されたゲートフィンガー電極G124とを備える。窒化物系化合物半導体層112とアルミニウム窒化ガリウム層AlxGa1xN0.1≦x≦1118との界面には、2DEG層116が形成されている。図12に示す構成例3では、HEMTが示されている。構造例4第1の実施の形態に係るパッケージに搭載可能な半導体装置24のFETセルの構成例4は、図13に示すように、半絶縁性基板110と、半絶縁性基板110上に配置された窒化物系化合物半導体層112と、窒化物系化合物半導体層112上に配置されたアルミニウム窒化ガリウム層AlxGa1xN0.1≦x≦1118と、アルミニウム窒化ガリウム層AlxGa1xN0.1≦x≦1118上に配置されたソースフィンガー電極S120およびドレインフィンガー電極D122と、アルミニウム窒化ガリウム層AlxGa1xN0.1≦x≦1118上の2段リセス部に配置されたゲートフィンガー電極124とを備える。窒化物系化合物半導体層112とアルミニウム窒化ガリウム層AlxGa1xN0.1≦x≦1118との界面には、2DEG層116が形成されている。図13に示す構成例4では、HEMTが示されている。また、上記の構成例1~4においては、活性領域以外の窒化物系化合物半導体層112を電気的に不活性な素子分離領域として用いている。ここで、活性領域とは、ソースフィンガー電極120、ゲートフィンガー電極124およびドレインフィンガー電極122の直下の2DEG層116、ソースフィンガー電極120とゲートフィンガー電極124間およびドレインフィンガー電極122とゲートフィンガー電極124間の2DEG層116からなる。素子分離領域の他の形成方法としては、アルミニウム窒化ガリウム層AlxGa1xN0.1≦x≦118および窒化物系化合物半導体層112の深さ方向の一部まで、イオン注入により形成することもできる。イオン種としては、例えば、窒素N、アルゴンArなどを適用することができる。また、イオン注入に伴うドーズ量は、例えば、約1×1014ions/cm2であり、加速エネルギーは、例えば、約100keV~200keVである。素子分離領域上およびデバイス表面上には、パッシベーション用の絶縁層図示省略が形成されている。この絶縁層としては、例えば、PECVDPlasmaEnhancedChemicalVaporDeposition法によって堆積された窒化膜、アルミナAl2O3膜、酸化膜SiO2、酸窒化膜SiONなどで形成することができる。ソースフィンガー電極120およびドレインフィンガー電極122は、例えば、Ti/Alなどで形成される。ゲートフィンガー電極124は、例えばNi/Auなどで形成することができる。なお、第1の実施の形態に係るパッケージに搭載可能な半導体装置24において、ゲートフィンガー電極124、ソースフィンガー電極120およびドレインフィンガー電極122の長手方向のパターン長は、マイクロ波/ミリ波/サブミリ波と動作周波数が高くなるにつれて、短く設定される。例えば、ミリ波帯においては、パターン長は、約25μm~50μmである。また、ソースフィンガー電極120の幅は、例えば、約40μm程度であり、ソース端子電極S11,S12,S21,S22,...,S101,S102の幅は、例えば、約100μm程度である。また、VIAホールSC11,SC12,SC21,SC22,...,SC101,SC102の形成幅は、例えば、約10μm~40μm程度である。第1の実施の形態によれば、金属壁に囲まれた部分の信号ラインの上面は金属壁との間に空気層となるため、インピーダンスの低下が回避される。その結果、インピーダンス整合が良好で反射損が抑制され、かつ耐電力性の向上したパッケージを得ることができる。第1の実施の形態によれば、マイクロ波帯の半導体装置に用いる気密性が高いパッケージにおいて、耐電力を損なうことなく特性インピーダンスを50Ωに保つパッケージを提供することができる。第2の実施の形態第2の実施の形態に係るパッケージを説明する模式的鳥瞰構成は、図14に示すように表される。図14aはメタルキャップ10、図14bはメタルシールリング14a、図14cは、金属壁16、図14dは、座ぐり加工部40を備える導体ベースプレート200上のフィードスルー下層部30i30o、フィードスルー下層部30i30o上の入力ストリップライン19a出力ストリップライン19b、およびフィードスルー上層部22の模式的構成をそれぞれ表す。第2の実施の形態に係るパッケージ1の模式的平面パターン構成は、図2と同様に表される。第2の実施の形態に係るパッケージの模式的断面構成であって、図2のI-I線に沿う模式的断面構造は、図15に示すように表され、図2のII-II線に沿う模式的断面構造は、図16に示すように表され、図2のIV-IV線に沿う模式的断面構造は、図17に示すように表される。図17においてもIV-IV線の延伸する方向がy軸、y軸に垂直で、紙面に垂直な方向がx軸、紙面に平行な方向がz軸で示されている。第2の実施の形態に係るパッケージ1においては、導体ベースプレート200は、図14~図17に示すように、座ぐり加工部40を備え、フィードスルー下層部30i30oは、導体ベースプレート200の座ぐり加工部40上に配置される。座ぐり加工部40の座ぐり加工深さΔTは、例えば、約0.1mm~0.5mm程度である。その他の構成は、第1の実施の形態に係るパッケージと同様であるため、重複説明は省略する。第2の実施の形態によれば、座ぐり加工部40を備える導体ベースプレート200を用いることによって、座ぐり加工部40内にフィードスルー下層部30i30oを配置することができるため、フィードスルー下層部30i30oとフィードスルー上層部22からなる凸状フィードスルー25と、金属壁16との位置ずれを防止することができる。半導体素子構造第2の実施の形態に係るパッケージに搭載可能な半導体装置24の模式的平面パターン構成例は、図9aおよび図9bと同様に表される。また、第2の実施の形態に係るパッケージに搭載可能な半導体装置24の構成例1~4も、それぞれ図10~図13と同様に表される。尚、以下の第3~第12の実施の形態に係るパッケージに搭載可能な半導体装置24の模式的平面パターン構成例も、図9aおよび図9bと同様に表される。また、第3~第12の実施の形態に係るパッケージに搭載可能な半導体装置24の構成例1~4も、それぞれ図10~図13と同様に表される。したがって、重複説明は、省略する。高周波用端子構造第2の実施の形態に係る高周波用端子構造によれば、金属壁16に囲まれた部分の入力ストリップライン19a出力ストリップライン19bの信号ラインの上面は空気層23となるため、インピーダンスの低下が回避される。その結果、インピーダンス整合が良好で反射損が抑制され、かつ耐電力性の向上した高周波用端子構造を得ることができる。パッケージの作製方法第2の実施の形態に係るパッケージの作製方法は、図14に示すように、導体ベースプレート200上に座ぐり加工部40を形成する工程を有する。ここで、座ぐり加工部40は、例えば、導体ベースプレート200に対して、ドライエッチング若しくはウエットエッチングを実施して、形成することができる。或いは、導体ベースプレート200の形成工程において、予め、座ぐり加工部40を形成しても良い。したがって、第2の実施の形態に係るパッケージの作製方法において、フィードスルー下層部30i30oを形成する工程は、導体ベースプレート200の座ぐり加工部40上にフィードスルー下層部30i30oを形成する工程を有する。その他の工程は、第1の実施の形態に係るパッケージの作製方法と同様であるため、重複説明は、省略する。第2の実施の形態によれば、金属壁に囲まれた部分の信号ラインの上面は金属壁との間に空気層となるため、インピーダンスの低下が回避される。その結果、インピーダンス整合が良好で反射損が抑制され、かつ耐電力性の向上したパッケージを得ることができる。第2の実施の形態によれば、座ぐり加工部を備える導体ベースプレートを用いることによって、凸状フィードスルーと金属壁の位置ずれを防止し、気密性が高いパッケージを提供することができる。第2の実施の形態によれば、マイクロ波帯の半導体装置に用いる気密性が高いパッケージにおいて、耐電力を損なうことなく特性インピーダンスを50Ωに保つパッケージを提供することができる。第3の実施の形態パッケージ構造第3の実施の形態に係るパッケージの模式的鳥瞰構成は、図18に示すように表される。図18aはメタルキャップ10、図18bはメタルシールリング14a、図18cは金属壁16、図18dは導体ベースプレート200上のフィードスルー下層部20i20o、フィードスルー下層部20i20o上の入力ストリップライン19a出力ストリップライン19b、およびフィードスルー上層部22の模式的構成をそれぞれ示す。第3の実施の形態に係るパッケージは、図18に示すように、メタルキャップ10と、メタルシールリング14aと、金属壁16と、導体ベースプレート200と、導体ベースプレート200上に配置されたフィードスルー下層部20i20oと、フィードスルー下層部20i20o上に配置された入力ストリップライン19aおよび出力ストリップライン19bと、内側フィードスルー下層部20i上に配置されたフィードスルー上層部22とを備える。図18dに示すように、金属壁16の内側に配置される内側フィードスルー下層部20iとフィードスルー上層部22の幅WL1は、金属壁16の貫通孔34よりも広く形成されている。ここで、図18に示すように、例えば、WL1-WL3=2ΔL3である。このように、内側フィードスルー下層部20iの幅WL1を金属壁16の貫通孔34よりも広く形成することによって、内側フィードスルー下層部20iとフィードスルー上層部22は、金属壁16の側面に接触させることができ、気密性が得られる。また、入力ストリップライン19aと金属壁16の間には、空隙を備える。入力ストリップライン19aの上面は、金属壁16との間に空気層23が配置されるため、インピーダンスの低下が回避される。また、図20に示すように、出力ストリップライン19bと金属壁16間には、空隙を備える。出力ストリップライン19bの上面は、金属壁16との間に空気層23が配置されるため、インピーダンスの低下が回避される。ここで、外側フィードスルー下層部20oの幅WL3を、第1の実施の形態における外側フィードスルー下層部20oの幅WL2よりもさらに小さく設定している。すなわち、WL3<WL2となるように外側フィードスルー下層部20oの幅WL3を設定することによって、金属壁16と外側フィードスルー下層部20oとの間に隙間を持たせている。金属壁16と外側フィードスルー下層部20oとの間にこのような隙間を持たせることによって、金属壁16が貫通孔34の側面に接触しなくなるため、外側フィードスルー下層部20o上の入力ストリップライン19aのインピーダンスを高く保持することができる。また、金属壁16からの応力を外側フィードスルー下層部20oが受けることがなくなるため、外側フィードスルー下層部20oに応力クラックが発生する可能性を低減することができる。その他の構成は、第1の実施の形態と同様であるため、重複説明は省略する。平面パターン構成第3の実施の形態に係るパッケージ1の模式的平面パターン構成は、図19に示すように表される。また、図19のI-I線に沿う模式的断面構造は、図3と同様に表される。また、図19のII-II線に沿う模式的断面構造は、図20に示すように表され、図19のIII-III線に沿う模式的断面構造は、図5と同様に表される。また、図19のIV-IV線に沿う模式的断面構造は、図6と同様に表される。図19において、I-I線の延伸する方向がy軸、y軸に垂直で、紙面に平行な方向がx軸、紙面に垂直な方向がz軸で示されている。第3の実施の形態に係るパッケージは、図18~図21に示すように、導体ベースプレート200と、導体ベースプレート200上に配置された金属壁16と、金属壁16の入出力部に設けられた貫通孔34と、導体ベースプレート200上に配置されたフィードスルー下層部20i20oと、フィードスルー下層部20i20o上に配置された配線パターン19a19bと、フィードスルー下層部20i20o上の一部および配線パターン19a19b上の一部に配置されたフィードスルー上層部22と、配線パターン19a19b上に配置された端子21a21bとを備える。ここで、フィードスルー下層部20の一部が貫通孔34よりも大きく、フィードスルー下層部20i20oは金属壁16側面に密着され、フィードスルー上層部22が貫通孔34よりも大きく、フィードスルー上層部22は金属壁16側面に密着され、配線パターン19a19bと貫通孔34内壁の間には空気層23が設けられている。また、フィードスルー上層部22およびフィードスルー下層部20は、金属壁16の内側に密着している。また、半導体装置24は、導体プレート200上に配置され、導体ベースプレート200上に配置された金属壁16は、半導体装置24を内在する。また、図19および図21に示すように、端子21a21bは、貫通孔34の外に配置されている。第3の実施の形態に係るパッケージ1においては、フィードスルー下層部20oの側壁と貫通孔34の内壁との間には空気層23が設けられている。すなわち、図20に示すように、第3の実施の形態に係るパッケージ1においては、外側フィードスルー下層部20oは、金属壁16の貫通孔34に接触せずに、金属壁16の貫通孔34との間に空気層23を持っている。図20に示すように、金属壁16とフィードスルー上層部22の縦方向重なり幅は、ΔL2で表される。また、金属壁16と内側フィードスルー下層部20iの横方向重なり幅は、ΔL3よりも小さい所定の値を有する。フィードスルー上層部22は、金属壁16の側壁に、例えば、銀ロウ付けによって、密着している。密着部分の寸法は、例えば、約0.5mm幅程度である。同様に、内側フィードスルー下層部20iと金属壁16との接触面も、例えば、銀ロウ付けによって、密着している。図20に示すように、外側フィードスルー下層部20oが金属壁16に接触せずに金属壁16を貫通している。フィードスルー下層部20i20oの底面は、導体ベースプレート200に接触し、フィードスルー下層部20iの側面が金属壁16と接触している。その他の構成は、第1の実施の形態と同様であるため、重複説明は省略する。高周波用端子構造第3の実施の形態に係る高周波用端子構造によれば、金属壁16に囲まれた部分の入力ストリップライン19a出力ストリップライン19bの信号ラインの上面は空気層23となるため、インピーダンスの低下が回避される。その結果、インピーダンス整合が良好で反射損が抑制され、かつ耐電力性の向上した高周波用端子構造を得ることができる。パッケージの作製方法第3の実施の形態に係るパッケージの作製方法は、第1の実施の形態に係るパッケージの作製方法と同様であるため、重複説明は、省略する。フィードスルー構造第3の実施の形態に係るパッケージ1の出力端子近傍のフィードスルー構造の拡大された模式的平面パターン構成は、図21に示すように表される。また、図21のV-V線に沿う模式的断面構造は、図8と同様に表される。図21に示すように、WL1―WL3=2ΔL3が成立する。前述のように、ここで、WL1は平面視において金属壁16に沿う方向の内側フィードスルー下層部20iの幅、WL3は平面視において金属壁16に沿う方向の外側フィードスルー下層部20oの幅を示す。また、内側フィードスルー下層部20iと金属壁16との間の横方向重なり幅は、金属壁16と外側フィードスルー下層部20oとの間に空隙が存在するため、ΔL3よりも小さい所定の値を有する。第3の実施の形態に係るパッケージ1においては、外側フィードスル―下層部20oが金属壁16に接触せずに囲まれ、フィードスルー上層部22は金属壁16の側壁に密着させることで、入力ストリップライン19a出力ストリップライン19bの信号ラインの上面は、空気層23となる。このため、インピーダンスの低下が回避される。その結果、インピーダンス整合が良好で反射損が抑制され、かつ耐電力性の向上したフィードスルー構造を得ることができる。また、第3の実施の形態に係るパッケージ1の構成例では、フィードスルー上層部22の厚さW2は、金属壁16の厚さW1と同程度か広く形成しても良い。第3の実施の形態によれば、マイクロ波帯の半導体装置に用いる気密性が高いパッケージにおいて、耐電力を損なうことなく特性インピーダンスを50Ωに保つパッケージを提供することができる。第4の実施の形態第4の実施の形態に係るパッケージを説明する模式的鳥瞰構成は、図22に示すように表される。図22aはメタルキャップ10、図22bはメタルシールリング14a、図22cは、金属壁16、図22dは、座ぐり加工部40を備える導体ベースプレート200上のフィードスルー下層部30i30o、フィードスルー下層部30i30o上の入力ストリップライン19a出力ストリップライン19b、およびフィードスルー上層部22の模式的構成をそれぞれ表す。第4の実施の形態に係るパッケージ1の模式的平面パターン構成は、図19と同様に表される。第4の実施の形態に係るパッケージの模式的断面構成であって、図19のII-II線に沿う模式的断面構造は、図23に示すように表される。第4の実施の形態に係るパッケージ1においては、図22~図23に示すように、導体ベースプレート200は、座ぐり加工部40を備え、フィードスルー下層部30i30oは、導体ベースプレート200の座ぐり加工部40上に配置される。第4の実施の形態に係るパッケージ1においては、フィードスルー下層部30oの側壁と貫通孔34の内壁との間には空気層23が設けられている。すなわち、図23に示すように、第4の実施の形態に係るパッケージ1においては、外側フィードスルー下層部30oは、金属壁16の貫通孔34に接触せずに、金属壁16の貫通孔34との間に空気層23を持っている。その他の構成は、第3の実施の形態に係るパッケージと同様であるため、重複説明は省略する。第4の実施の形態によれば、座ぐり加工部40を備える導体ベースプレート200を用いることによって、座ぐり加工部40内にフィードスルー下層部30i30oを配置することができるため、フィードスルー下層部30i30oとフィードスルー上層部22からなる凸状フィードスルー25と、金属壁16との位置ずれを防止することができる。また、第4の実施の形態によれば、金属壁16と外側フィードスルー下層部20oとの間に隙間を持たせることによって、金属壁16が貫通孔34の側面に接触しなくなるため、外側フィードスルー下層部20o上の入力ストリップライン19aのインピーダンスを高く保持することができる。また、金属壁16からの応力を外側フィードスルー下層部20oが受けることがなくなるため、外側フィードスルー下層部20oに応力クラックが発生する可能性を低減することができる。高周波用端子構造第4の実施の形態に係る高周波用端子構造によれば、金属壁16に囲まれた部分の入力ストリップライン19a出力ストリップライン19bの信号ラインの上面は空気層23となるため、インピーダンスの低下が回避される。その結果、インピーダンス整合が良好で反射損が抑制され、かつ耐電力性の向上した高周波用端子構造を得ることができる。パッケージの作製方法第4の実施の形態に係るパッケージの作製方法は、第2の実施の形態に係るパッケージの作製方法と同様であるため、重複説明は、省略する。第4の実施の形態によれば、金属壁に囲まれた部分の信号ラインの上面は金属壁との間に空気層となるため、インピーダンスの低下が回避される。その結果、インピーダンス整合が良好で反射損が抑制され、かつ耐電力性の向上したパッケージを得ることができる。第4の実施の形態によれば、座ぐり加工部を備える導体ベースプレートを用いることによって、凸状フィードスルーと金属壁の位置ずれを防止し、気密性が高いパッケージを提供することができる。第4の実施の形態によれば、マイクロ波帯の半導体装置に用いる気密性が高いパッケージにおいて、耐電力を損なうことなく特性インピーダンスを50Ωに保つパッケージを提供することができる。第5の実施の形態パッケージ構造第5の実施の形態に係るパッケージを説明する模式的鳥瞰構成は、図24に示すように表される。図24aはメタルキャップ10、図24bはメタルシールリング14a、図24cは、金属壁16、図24dは、導体ベースプレート200上のフィードスルー下層部20i20o、フィードスルー下層部20i20o上の入力ストリップライン19a出力ストリップライン19b、およびフィードスルー上層部22の模式的構成をそれぞれ表す。第5の実施の形態に係るパッケージは、図24に示すように、メタルキャップ10と、メタルシールリング14aと、金属壁16と、導体ベースプレート200と、導体ベースプレート200上に配置されたフィードスルー下層部20i20oと、フィードスルー下層部20i20o上に配置された入力ストリップライン19aおよび出力ストリップライン19bと、内側フィードスルー下層部20i上に配置されたフィードスルー上層部22とを備える。図24dに示すように、金属壁16の内側に配置される内側フィードスルー下層部20iとフィードスルー上層部22の幅WL1は、金属壁16の貫通孔34よりも広く形成されている。ここで、図1に示すように、例えば、WL1-WL2=2ΔL1である。このように、内側フィードスルー下層部20iの幅WL1を金属壁16の貫通孔34よりも広く形成することによって、内側フィードスルー下層部20iとフィードスルー上層部22は、金属壁16の側面に接触させることができ、気密性が得られる。また、図26および図29に示すように、入力ストリップライン19aと金属壁16の間には、空隙を備える。入力ストリップライン19aの上面は、金属壁16との間に空気層23が配置されるため、インピーダンスの低下が回避される。また、図26、図27および図29に示すように、出力ストリップライン19bと金属壁16間には、空隙を備える。出力ストリップライン19bの上面は、金属壁16との間に空気層23が配置されるため、インピーダンスの低下が回避される。平面パターン構成第5の実施の形態に係るパッケージ1の模式的平面パターン構成は、図25に示すように表される。また、図25のI-I線に沿う模式的断面構造は、図26に示すように表される。図25において、I-I線の延伸する方向がy軸、y軸に垂直で、紙面に平行な方向がx軸、紙面に垂直な方向がz軸で示されている。また、図25のII-II線に沿う模式的断面構造は、図27に示すように表され、図25のIII-III線に沿う模式的断面構造は、図28に示すように表される。また、図25のIV-IV線に沿う模式的断面構造は、図29に示すように表される。第5の実施の形態に係るパッケージは、図24~図29に示すように、導体ベースプレート200と、導体ベースプレート200上に配置された金属壁16と、金属壁16の入出力部に設けられた貫通孔34と、導体ベースプレート200上に配置されたフィードスルー下層部20i20oと、フィードスルー下層部20i20o上に配置された配線パターン19a19bと、フィードスルー下層部20i20o上の一部および配線パターン19a19b上の一部に配置されたフィードスルー上層部22と、配線パターン19a19b上に配置された端子21a21bとを備える。ここで、フィードスルー下層部20の一部が貫通孔34よりも大きく、フィードスルー下層部20i20oは金属壁16側面に密着され、フィードスルー上層部22が貫通孔34よりも大きく、フィードスルー上層部22は金属壁16側面に密着され、配線パターン19a19bと貫通孔34内壁の間には空気層23が設けられている。また、フィードスルー上層部22およびフィードスルー下層部20は、金属壁16の内側に密着している。また、半導体装置24は、導体プレート200上に配置され、導体ベースプレート200上に配置された金属壁16は、半導体装置24を内在する。また、図24~図27に示すように、端子21a21bは、貫通孔34内に配置されている。図26、図27および図29に示すように、第5の実施の形態に係るパッケージ1においては、外側フィードスルー下層部20oが金属壁16に囲まれている。図26、図27および図29に示すように、金属壁16とフィードスルー上層部22の縦方向重なり幅は、ΔL2で表される。また、図24、図25および図27に示すように、金属壁16と内側フィードスルー下層部20iの横方向重なり幅は、ΔL1で表される。フィードスルー上層部22は、金属壁16の側壁に、例えば、銀ロウ付けによって、密着している。密着部分の寸法は、例えば、約0.5mm幅程度である。同様に、フィードスルー下層部20i20oと金属壁16との接触面も、例えば、銀ロウ付けによって、密着している。図24~図27に示すように、外側フィードスルー下層部20oが金属壁16を貫通している。フィードスルー下層部20i20oの底面は、導体ベースプレート200に接触し、フィードスルー下層部20i20oの側面が金属壁16と接触している。また、第5の実施の形態に係るパッケージ1は、金属壁16の入力部において、フィードスルー下層部20i20o上に配置された入力ストリップライン19aと、金属壁16の出力部において、フィードスルー下層部20i20o上に配置された出力ストリップライン19bとを備える。第5の実施の形態に係るパッケージは、図25~図26に示すように、入力ストリップライン19aに接続されたRF入力端子21aと、出力ストリップライン19bに接続されたRF出力端子21bとを備え、RF入力端子21aおよびRF出力端子21bは、金属壁16の入出力部に設けられた貫通孔34内に配置されている。また、フィードスルー上層部22は、金属壁16の内側に配置され、上述の通り、金属壁16の内壁において、金属壁16の側壁に密着される。また、図3および図6に示すように、入力ストリップライン19aと金属壁16間には、空隙を備える。入力ストリップライン19aの上面は金属壁16との間に空気層23が配置されるため、インピーダンスの低下が回避される。また、図26、図27および図29に示すように、出力ストリップライン19bと金属壁16間には、空隙を備える。出力ストリップライン19bの上面は金属壁16との間に空気層23が配置されるため、インピーダンスの低下が回避される。また、第5の実施の形態に係るパッケージ1において、フィードスルー下層部20i20oは、金属壁16の内側に配置される内側フィードスルー下層部20iと、金属壁16の外側に配置される外側フィードスルー下層部20oとを備え、前述の通り、平面視において金属壁16に沿う方向の内側フィードスルー下層部20iの幅WL1は、外側フィードスルー下層部20oの幅WL2よりも広い。また、第5の実施の形態に係るパッケージ1において、金属壁16に囲まれた導体ベースプレート200上に半導体装置24に隣接して配置された入力回路基板26および出力回路基板28と、入力回路基板26上に配置され、入力ストリップライン19aに接続された入力整合回路17と、出力回路基板28上に配置され、出力ストリップライン19bに接続された出力整合回路18と、半導体装置24と入力整合回路17および出力整合回路18を接続するボンディングワイヤ1214とを備えていても良い。なお、入力ストリップライン19aと入力整合回路17間もボンディングワイヤ11で接続され、出力ストリップライン19bと出力整合回路18間もボンディングワイヤ15で接続される。また、第1の実施の形態に係るパッケージ1において、金属壁16上に配置されたメタルシールリング14aと、メタルシールリング14a上に配置されたメタルキャップ10とを備えていても良い。高周波用端子構造第5の実施の形態に係る高周波用端子構造によれば、金属壁16に囲まれた部分の入力ストリップライン19a出力ストリップライン19bの信号ラインの上面は空気層23となるため、インピーダンスの低下が回避される。その結果、インピーダンス整合が良好で反射損が抑制され、かつ耐電力性の向上した高周波用端子構造を得ることができる。パッケージの作製方法第5の実施の形態に係るパッケージの作製方法は、第1の実施の形態に係るパッケージの作製方法と同様であるため、重複説明は、省略する。フィードスルー構造第5の実施の形態に係るパッケージ1の出力端子近傍のフィードスルー構造の拡大された模式的平面パターン構成は、図30に示すように表される。また、図30のV-V線に沿う模式的断面構造は、図31に示すように表される。図30に示すように、WL1―WL2=2ΔL1が成立する。ここで、WL1は平面視において金属壁16に沿う方向の内側フィードスルー下層部20iの幅、WL2は平面視において金属壁16に沿う方向の外側フィードスルー下層部20oの幅、ΔL1は平面視において内側フィードスルー下層部20iと金属壁16との間の横方向重なり幅を示す。また、図8において、ΔL2は、フィードスルー上層部22と、金属壁16との間の縦方向重なり幅を示す。第5の実施の形態に係るパッケージ1においては、外側フィードスル―下層部20oが金属壁16に囲まれ、フィードスルー上層部22は金属壁16の側壁に密着させることで、入力ストリップライン19a出力ストリップライン19bの信号ラインの上面は、空気層23となる。このため、インピーダンスの低下が回避される。第5の実施の形態に係るパッケージ1においては、金属壁16に囲まれた部分の入力ストリップライン19a出力ストリップライン19bの信号ラインの上面は空気層23となるため、インピーダンスの低下が回避される。その結果、インピーダンス整合が良好で反射損が抑制され、かつ耐電力性の向上したフィードスルー構造を得ることができる。第5の実施の形態に係るパッケージにおいては、図25~図31に示すように、入力ストリップライン19aに接続されたRF入力端子21aと、出力ストリップライン19bに接続されたRF出力端子21bとを備え、RF入力端子21aおよびRF出力端子21bは、金属壁16の入出力部に設けられた貫通孔34内に配置されるため、図25のy軸方向のパッケージ寸法を第1の実施の形態に比べ、短くすることができ、y軸方向の導体ベースプレート200の寸法も短くすることができる。このため、第5の実施の形態に係るパッケージにおいては、パッケージの占有面積を低減化することができ、軽量化、低コスト化に寄与することができる。第5の実施の形態によれば、マイクロ波帯の半導体装置に用いる気密性が高いパッケージにおいて、耐電力を損なうことなく特性インピーダンスを50Ωに保つパッケージを提供することができる。第6の実施の形態第6の実施の形態に係るパッケージを説明する模式的鳥瞰構成は、図32に示すように表される。図32aはメタルキャップ10、図32bはメタルシールリング14a、図32cは、金属壁16、図32dは、座ぐり加工部40を備える導体ベースプレート200上のフィードスルー下層部30i30o、フィードスルー下層部30i30o上の入力ストリップライン19a出力ストリップライン19b、およびフィードスルー上層部22の模式的構成をそれぞれ表す。第6の実施の形態に係るパッケージ1の模式的平面パターン構成は、図25と同様に表される。第6の実施の形態に係るパッケージの模式的断面構成であって、図25のI-I線に沿う模式的断面構造は、図33に示すように表され、図25のII-II線に沿う模式的断面構造は、図34に示すように表され、図25のIV-IV線に沿う模式的断面構造は、図35に示すように表される。図35においてもIV-IV線の延伸する方向がy軸、y軸に垂直で、紙面に垂直な方向がx軸、紙面に平行な方向がz軸で示されている。第6の実施の形態に係るパッケージ1においては、図32~図35に示すように、導体ベースプレート200は、座ぐり加工部40を備え、フィードスルー下層部30i30oは、導体ベースプレート200の座ぐり加工部40上に配置される。座ぐり加工部40の座ぐり加工深さΔTは、例えば、約0.1mm~0.5mm程度である。その他の構成は、第5の実施の形態に係るパッケージと同様であるため、重複説明は省略する。第6の実施の形態によれば、座ぐり加工部40を備える導体ベースプレート200を用いることによって、座ぐり加工部40内にフィードスルー下層部30i30oを配置することができるため、フィードスルー下層部30i30oとフィードスルー上層部22からなる凸状フィードスルー25と、金属壁16との位置ずれを防止することができる。また、第6の実施の形態に係るパッケージにおいては、図32~図35に示すように、入力ストリップライン19aに接続されたRF入力端子21aと、出力ストリップライン19bに接続されたRF出力端子21bとを備え、RF入力端子21aおよびRF出力端子21bは、金属壁16の入出力部に設けられた貫通孔34内に配置されるため、図25のy軸方向のパッケージ寸法を第1の実施の形態に比べ、短くすることができ、y軸方向の導体ベースプレート200の寸法も短くすることができる。このため、第6の実施の形態に係るパッケージにおいては、パッケージの占有面積を低減化することができ、軽量化、低コスト化に寄与することができる。その他の構成は、第2の実施の形態に係るパッケージと同様であるため、重複説明は省略する。高周波用端子構造第6の実施の形態に係る高周波用端子構造によれば、金属壁16に囲まれた部分の入力ストリップライン19a出力ストリップライン19bの信号ラインの上面は空気層23となるため、インピーダンスの低下が回避される。その結果、インピーダンス整合が良好で反射損が抑制され、かつ耐電力性の向上した高周波用端子構造を得ることができる。パッケージの作製方法第6の実施の形態に係るパッケージの作製方法は、第2の実施の形態に係るパッケージの作製方法と同様であるため、重複説明は、省略する。第6の実施の形態によれば、金属壁に囲まれた部分の信号ラインの上面は金属壁との間に空気層となるため、インピーダンスの低下が回避される。その結果、インピーダンス整合が良好で反射損が抑制され、かつ耐電力性の向上したパッケージを得ることができる。第6の実施の形態によれば、座ぐり加工部を備える導体ベースプレートを用いることによって、凸状フィードスルーと金属壁の位置ずれを防止し、気密性が高いパッケージを提供することができる。また、第6の実施の形態に係るパッケージによれば、RF入出力端子は、金属壁の入出力部に設けられた貫通孔内に配置されるため、y軸方向の導体ベースプレートの寸法を短くすることができる。このため、パッケージの占有面積を低減化することができ、軽量化、低コスト化に寄与することができる。尚、第5および第6の実施の形態に係るパッケージおよびその高周波用端子構造においても、第3の実施の形態或いは第4の実施の形態と同様に、外側フィードスルー下層部20oが、金属壁16に接触していない構成を適用しても良い。金属壁16と外側フィードスルー下層部20oとの間に隙間を持たせることによって、金属壁16が貫通孔34の側面に接触しなくなるため、外側フィードスルー下層部20o上の入出力ストリップライン19a19bのインピーダンスを高く保持することができる。また、金属壁16からの応力を外側フィードスルー下層部20oが受けることがなくなるため、外側フィードスルー下層部20oに応力クラックが発生する可能性を低減することができる。第6の実施の形態によれば、マイクロ波帯の半導体装置に用いる気密性が高いパッケージにおいて、耐電力を損なうことなく特性インピーダンスを50Ωに保つパッケージを提供することができる。第7の実施の形態第7の実施の形態に係るパッケージの模式的鳥瞰構成は、図36に示すように表される。図36aはメタルキャップ10、図36bはメタルシールリング14a、図36cは金属壁16、図36dは導体ベースプレート200上のフィードスルー下層部20i20o、フィードスルー下層部20i20o上の入力ストリップライン19a出力ストリップライン19b、およびフィードスルー上層部22の模式的構成をそれぞれ表す。第7実施の形態に係るパッケージ1の模式的平面パターン構成は、図37に示すように表される。また、図37のI-I線に沿う模式的断面構造は、図26と同様に表される。また、図37のII-II線に沿う模式的断面構造は、図20と同様に表され、図37のIII-III線に沿う模式的断面構造は、図28と同様に表される。また、図37のIV-IV線に沿う模式的断面構造は、図29と同様に表される。図37において、I-I線の延伸する方向がy軸、y軸に垂直で、紙面に平行な方向がx軸、紙面に垂直な方向がz軸で示されている。第7の実施の形態に係るパッケージ1の出力端子近傍のフィードスルー構造の拡大された模式的平面パターン構成は、図38に示すように表される。また、図38のV-V線に沿う模式的断面構造は、図31と同様に表される。図38に示すように、WL1―WL3=2ΔL3が成立する。ここで、WL1は平面視において金属壁16に沿う方向の内側フィードスルー下層部20iの幅、WL3は平面視において金属壁16に沿う方向の外側フィードスルー下層部20oの幅を表す。また、内側フィードスルー下層部20iと金属壁16との間の横方向重なり幅は、金属壁16と外側フィードスルー下層部20oとの間に空隙が存在するため、ΔL3よりも小さい所定の値を有する。また、図38において、ΔL2は、フィードスルー上層部22と、金属壁16との間の縦方向重なり幅を示す。第7の実施の形態に係るパッケージは、図36~図38に示すように、導体ベースプレート200と、導体ベースプレート200上に配置された金属壁16と、金属壁16の入出力部に設けられた貫通孔34と、導体ベースプレート200上に配置されたフィードスルー下層部20i20oと、フィードスルー下層部20i20o上に配置された配線パターン19a19bと、フィードスルー下層部20i20o上の一部および配線パターン19a19b上の一部に配置されたフィードスルー上層部22と、配線パターン19a19b上に配置された端子21a21bとを備える。ここで、フィードスルー下層部20の一部が貫通孔34よりも大きく、フィードスルー下層部20i20oは金属壁16側面に密着され、フィードスルー上層部22が貫通孔34よりも大きく、フィードスルー上層部22は金属壁16側面に密着され、配線パターン19a19bと貫通孔34内壁の間には空気層23が設けられている。また、第7の実施の形態に係るパッケージ1において、フィードスルー上層部22およびフィードスルー下層部20i20oは、金属壁16の内側に密着している。また、半導体装置24は、導体プレート200上に配置され、導体ベースプレート200上に配置された金属壁16は、半導体装置24を内在する。また、図36~図38に示すように、端子21a21bは、貫通孔34内に配置されている。また、第7の実施の形態に係るパッケージ1においては、フィードスルー下層部20oの側壁と貫通孔34の内壁との間には空気層23が設けられている。すなわち、図20に示すように、第3の実施の形態に係るパッケージ1においては、外側フィードスルー下層部20oは、金属壁16の貫通孔34に接触せずに、金属壁16の貫通孔34との間に空気層23を持っている。高周波用端子構造第7の実施の形態に係る高周波用端子構造によれば、金属壁16に囲まれた部分の入力ストリップライン19a出力ストリップライン19bの信号ラインの上面は空気層23となるため、インピーダンスの低下が回避される。その結果、インピーダンス整合が良好で反射損が抑制され、かつ耐電力性の向上した高周波用端子構造を得ることができる。パッケージの作製方法第7の実施の形態に係るパッケージの作製方法は、第1の実施の形態に係るパッケージの作製方法と同様であるため、重複説明は、省略する。第7の実施の形態に係るパッケージ1においては、外側フィードスル―下層部20oが金属壁16に囲まれ、フィードスルー上層部22は金属壁16の側壁に密着させることで、入力ストリップライン19a出力ストリップライン19bの信号ラインの上面は、空気層23となる。このため、インピーダンスの低下が回避される。第7の実施の形態に係るパッケージ1においては、金属壁16に囲まれた部分の入力ストリップライン19a出力ストリップライン19bの信号ラインの上面は空気層23となるため、インピーダンスの低下が回避される。その結果、インピーダンス整合が良好で反射損が抑制され、かつ耐電力性の向上したフィードスルー構造を得ることができる。第7の実施の形態によれば、マイクロ波帯の半導体装置に用いる気密性が高いパッケージにおいて、耐電力を損なうことなく特性インピーダンスを50Ωに保つパッケージを提供することができる。第8の実施の形態第8の実施の形態に係るパッケージを説明する模式的鳥瞰構成は、図39に示すように表される。図39aはメタルキャップ10、図39bはメタルシールリング14a、図39cは、金属壁16、図39dは、座ぐり加工部40を備える導体ベースプレート200上のフィードスルー下層部30i30o、フィードスルー下層部30i30o上の入力ストリップライン19a出力ストリップライン19b、およびフィードスルー上層部22の模式的構成をそれぞれ表す。第8の実施の形態に係るパッケージ1の模式的平面パターン構成は、図37と同様に表される。また、図37のI-I線に沿う模式的断面構造は、図33と同様に表される。また、図37のII-II線に沿う模式的断面構造は、図23と同様に表され、図37のIII-III線に沿う模式的断面構造は、図28と同様に表される。また、図37のIV-IV線に沿う模式的断面構造は、図35と同様に表される。第8の実施の形態に係るパッケージ1においては、図39に示すように、導体ベースプレート200は、座ぐり加工部40を備え、フィードスルー下層部30i30oは、導体ベースプレート200の座ぐり加工部40上に配置される。第8の実施の形態に係るパッケージ1においては、フィードスルー下層部30oの側壁と貫通孔34の内壁との間には空気層23が設けられている。すなわち、図23に示すように、第8の実施の形態に係るパッケージ1においては、外側フィードスルー下層部30oは、金属壁16の貫通孔34に接触せずに、金属壁16の貫通孔34との間に空気層23を持っている。その他の構成は、第7の実施の形態に係るパッケージと同様であるため、重複説明は省略する。高周波用端子構造第8の実施の形態に係る高周波用端子構造によれば、金属壁16に囲まれた部分の入力ストリップライン19a出力ストリップライン19bの信号ラインの上面は空気層23となるため、インピーダンスの低下が回避される。その結果、インピーダンス整合が良好で反射損が抑制され、かつ耐電力性の向上した高周波用端子構造を得ることができる。パッケージの作製方法第8の実施の形態に係るパッケージの作製方法は、第2の実施の形態に係るパッケージの作製方法と同様であるため、重複説明は、省略する。第8の実施の形態によれば、金属壁に囲まれた部分の信号ラインの上面は金属壁との間に空気層となるため、インピーダンスの低下が回避される。その結果、インピーダンス整合が良好で反射損が抑制され、かつ耐電力性の向上したパッケージを得ることができる。第8の実施の形態によれば、座ぐり加工部を備える導体ベースプレートを用いることによって、凸状フィードスルーと金属壁の位置ずれを防止し、気密性が高いパッケージを提供することができる。また、第8の実施の形態に係るパッケージによれば、RF入出力端子は、金属壁の入出力部に設けられた貫通孔内に配置されるため、y軸方向の導体ベースプレートの寸法を短くすることができる。このため、パッケージの占有面積を低減化することができ、軽量化、低コスト化に寄与することができる。金属壁16と外側フィードスルー下層部20oとの間に隙間を持たせることによって、金属壁16が貫通孔34の側面に接触しなくなるため、外側フィードスルー下層部20o上の入出力ストリップライン19a19bのインピーダンスを高く保持することができる。また、金属壁16からの応力を外側フィードスルー下層部20oが受けることがなくなるため、外側フィードスルー下層部20oに応力クラックが発生する可能性を低減することができる。第8の実施の形態によれば、マイクロ波帯の半導体装置に用いる気密性が高いパッケージにおいて、耐電力を損なうことなく特性インピーダンスを50Ωに保つパッケージを提供することができる。第9の実施の形態パッケージ構造第9の実施の形態に係るパッケージを説明する模式的鳥瞰構成は、図40に示すように表される。図40aはメタルキャップ10、図40bはメタルシールリング14a、図40cは、金属壁16、図40dは、導体ベースプレート200上のフィードスルー下層部20i20o、フィードスルー下層部20i20o上の入力ストリップライン19a出力ストリップライン19b、およびフィードスルー上層部22の模式的構成をそれぞれ表す。第9の実施の形態に係るパッケージは、図40に示すように、メタルキャップ10と、メタルシールリング14aと、金属壁16と、導体ベースプレート200と、導体ベースプレート200上に配置されたフィードスルー下層部20i20oと、フィードスルー下層部20i20o上に配置された入力ストリップライン19aおよび出力ストリップライン19bと、外側フィードスルー下層部20o上に配置されたフィードスルー上層部22とを備える。図40dに示すように、金属壁16の内側に配置される内側フィードスルー下層部20iとフィードスルー上層部22の幅WL1は、金属壁16の貫通孔34よりも広く形成されている。ここで、図1に示すように、例えば、WL1-WL2=2ΔL1である。このように、内側フィードスルー下層部20iの幅WL1を金属壁16の貫通孔34よりも広く形成することによって、内側フィードスルー下層部20iとフィードスルー上層部22は、金属壁16の側面に接触させることができ、気密性が得られる。また、図42、図43および図45に示すように、入力ストリップライン19aと金属壁16の間には、空隙を備える。入力ストリップライン19aの上面は、金属壁16との間に空気層23が配置されるため、インピーダンスの低下が回避される。また、図42および図45に示すように、出力ストリップライン19bと金属壁16間には、空隙を備える。出力ストリップライン19bの上面は、金属壁16との間に空気層23が配置されるため、インピーダンスの低下が回避される。入力ストリップライン19aおよび出力ストリップライン19bは、例えば、タングステン、金メッキ、銅箔などによって形成されている。入力ストリップライン19aおよび出力ストリップライン19bの幅と厚さは、耐電力量とフィードスルー下層部20i20oの誘電率および所望の特性インピーダンスの値を考慮して決定される。平面パターン構成第9の実施の形態に係るパッケージ1の模式的平面パターン構成は、図41に示すように表される。また、図41のI-I線に沿う模式的断面構造は、図42に示すように表される。また、図41のII-II線に沿う模式的断面構造は、図43に示すように表され、図41のIII-III線に沿う模式的断面構造は、図44に示すように表される。また、図41のIV-IV線に沿う模式的断面構造は、図45に示すように表される。図41において、I-I線の延伸する方向がy軸、y軸に垂直で、紙面に平行な方向がx軸、紙面に垂直な方向がz軸で示されている。第9の実施の形態に係るパッケージは、図40~図45に示すように、導体ベースプレート200と、導体ベースプレート200上に配置された金属壁16と、金属壁16の入出力部に設けられた貫通孔34と、導体ベースプレート200上に配置されたフィードスルー下層部20i20oと、フィードスルー下層部20i20o上に配置された配線パターン19a19bと、フィードスルー下層部20i20o上の一部および配線パターン19a19b上の一部に配置されたフィードスルー上層部22と、配線パターン19a19b上に配置された端子21a21bとを備える。ここで、フィードスルー下層部20の一部が貫通孔34よりも大きく、フィードスルー下層部20i20oは金属壁16側面に密着され、フィードスルー上層部22が貫通孔34よりも大きく、フィードスルー上層部22は金属壁16側面に密着され、配線パターン19a19bと貫通孔34内壁の間には空気層23が設けられている。また、フィードスルー上層部22およびフィードスルー下層部20は、金属壁16の外側に密着している。また、半導体装置24は、導体プレート200上に配置され、導体ベースプレート200上に配置された金属壁16は、半導体装置24を内在する。また、図41、図42、および図46~図47に示すように、端子21a21bは、貫通孔34の外に配置されている。第9の実施の形態に係るパッケージ1は、図40~図45に示すように、フィードスルー上層部22が、金属壁16の外側に配置され、金属壁16の外壁において、金属壁16の側壁に密着されている。図40~図45に示すように、第9の実施の形態に係るパッケージ1においては、内側フィードスルー下層部20iが金属壁16に囲まれている。図40~図45に示すように、金属壁16とフィードスルー上層部22の縦方向重なり幅は、ΔL2で表される。また、図40~図45に示すように、金属壁16と外側フィードスルー下層部20oの横方向重なり幅は、ΔL1で表される。フィードスルー上層部22は、金属壁16の側壁に、例えば、銀ロウ付けによって、密着している。密着部分の寸法は、例えば、約0.5mm幅程度である。同様に、フィードスルー下層部20i20oと金属壁16との接触面も、例えば、銀ロウ付けによって、密着している。図36~図45に示すように、内側フィードスルー下層部20iが金属壁16を貫通している。フィードスルー下層部20i20oの底面は、導体ベースプレート200に接触し、フィードスルー下層部20i20oの側面が金属壁16と接触している。また、第9の実施の形態に係るパッケージ1は、金属壁16の入力部において、フィードスルー下層部20i20o上に配置された入力ストリップライン19aと、金属壁16の出力部において、フィードスルー下層部20i20o上に配置された出力ストリップライン19bとを備える。また、フィードスルー上層部22は、金属壁16の外側に配置され、上述の通り、金属壁16の外壁において、金属壁16の側壁に密着される。また、図42および図45に示すように、入力ストリップライン19aと金属壁16間には、空隙を備える。入力ストリップライン19aの上面は金属壁16との間に空気層23が配置されるため、インピーダンスの低下が回避される。また、図42、図43および図45に示すように、出力ストリップライン19bと金属壁16間には、空隙を備える。出力ストリップライン19bの上面は金属壁16との間に空気層23が配置されるため、インピーダンスの低下が回避される。また、第9の実施の形態に係るパッケージ1において、フィードスルー下層部20i20oは、金属壁16の下方および内側に配置される内側フィードスルー下層部20iと、金属壁16の外側に配置される外側フィードスルー下層部20oとを備え、平面視において金属壁16に沿う方向の内側フィードスルー下層部20iの幅WL1は、外側フィードスルー下層部20oの幅WL2よりも狭い。また、第9の実施の形態に係るパッケージ1において、金属壁16に囲まれた導体ベースプレート200上に半導体装置24に隣接して配置された入力回路基板26および出力回路基板28と、入力回路基板26上に配置され、入力ストリップライン19aに接続された入力整合回路17と、出力回路基板28上に配置され、出力ストリップライン19bに接続された出力整合回路18と、半導体装置24と入力整合回路17および出力整合回路18を接続するボンディングワイヤ1214とを備えていても良い。なお、入力ストリップライン19aと入力整合回路17間もボンディングワイヤ11で接続され、出力ストリップライン19bと出力整合回路18間もボンディングワイヤ15で接続される。また、第9の実施の形態に係るパッケージ1において、金属壁16上に配置されたメタルシールリング14aと、メタルシールリング14a上に配置されたメタルキャップ10とを備えていても良い。高周波用端子構造第9の実施の形態に係る高周波用端子構造によれば、金属壁16に囲まれた部分の入力ストリップライン19a出力ストリップライン19bの信号ラインの上面は空気層23となるため、インピーダンスの低下が回避される。その結果、インピーダンス整合が良好で反射損が抑制され、かつ耐電力性の向上した高周波用端子構造を得ることができる。パッケージの作製方法第9の実施の形態に係るパッケージの作製方法は、第1の実施の形態に係るパッケージの作製方法と同様であるため、重複説明は、省略する。フィードスルー構造第9の実施の形態に係るパッケージ1の出力端子近傍のフィードスルー構造の拡大された模式的平面パターン構成は、図46に示すように表される。また、図46のV-V線に沿う模式的断面構造は、図47に示すように表される。図46に示すように、WL2―WL1=2ΔL1が成立する。ここで、WL2は平面視において金属壁16に沿う方向の外側フィードスルー下層部20oの幅、WL1は平面視において金属壁16に沿う方向の内側フィードスルー下層部20iの幅、ΔL1は平面視において外側フィードスルー下層部20oと金属壁16との間の横方向重なり幅を示す。また、図47において、ΔL2は、フィードスルー上層部22と、金属壁16との間の縦方向重なり幅を示す。第9の実施の形態に係るパッケージ1においては、内側フィードスル―下層部20iが金属壁16に囲まれ、フィードスルー上層部22は金属壁16の側壁に密着させることで、入力ストリップライン19a出力ストリップライン19bの信号ラインの上面は、空気層23となる。このため、インピーダンスの低下が回避される。第9の実施の形態に係るパッケージ1においては、金属壁16に囲まれた部分の入力ストリップライン19a出力ストリップライン19bの信号ラインの上面は空気層23となるため、インピーダンスの低下が回避される。その結果、インピーダンス整合が良好で反射損が抑制され、かつ耐電力性の向上したフィードスルー構造を得ることができる。また、第9の実施の形態に係るパッケージ1においては、キャビティを構成する金属壁16に囲まれた部分のy軸方向の長さaを第1~第8の実施の形態に比べ短縮化することができる。このため、第1~第8の実施の形態に比べ、TE111モードにおける空洞共振周波数の値を高く設定可能であり、より高周波性能を有する。第9の実施の形態によれば、マイクロ波帯の半導体装置に用いる気密性が高いパッケージにおいて、耐電力を損なうことなく特性インピーダンスを50Ωに保つパッケージを提供することができる。第10の実施の形態第10の実施の形態に係るパッケージを説明する模式的鳥瞰構成は、図48に示すように表される。図48aはメタルキャップ10、図48bはメタルシールリング14a、図48cは、金属壁16、図48dは、座ぐり加工部40を備える導体ベースプレート200上のフィードスルー下層部30i30o、フィードスルー下層部30i30o上の入力ストリップライン19a出力ストリップライン19b、およびフィードスルー上層部22の模式的構成をそれぞれ表す。第10の実施の形態に係るパッケージ1の模式的平面パターン構成は、図41と同様に表される。図41のI-I線に沿う模式的断面構造は、図49に示すように表され、図41のII-II線に沿う模式的断面構造は、図50に示すように表され、図41のIV-IV線に沿う模式的断面構造は、図51に示すように表される。第10の実施の形態に係るパッケージ1においては、導体ベースプレート200は、図48~図51に示すように、座ぐり加工部40を備え、フィードスルー下層部30i30oは、導体ベースプレート200の座ぐり加工部40上に配置される。座ぐり加工部40の座ぐり加工深さΔTは、例えば、約0.1mm~0.5mm程度である。その他の構成は、第9の実施の形態に係るパッケージと同様であるため、重複説明は省略する。第10の実施の形態によれば、座ぐり加工部40を備える導体ベースプレート200を用いることによって、座ぐり加工部40内にフィードスルー下層部30i30oを配置することができるため、フィードスルー下層部30i30oとフィードスルー上層部22からなる凸状フィードスルー25と、金属壁16との位置ずれを防止することができる。また、第10の実施の形態に係るパッケージにおいても、第1~第8の実施の形態に比べ、TE111モードにおける空洞共振周波数の値を高く設定可能であり、より高周波性能を有する。高周波用端子構造第10の実施の形態に係る高周波用端子構造によれば、金属壁16に囲まれた部分の入力ストリップライン19a出力ストリップライン19bの信号ラインの上面は空気層23となるため、インピーダンスの低下が回避される。その結果、インピーダンス整合が良好で反射損が抑制され、かつ耐電力性の向上した高周波用端子構造を得ることができる。パッケージの作製方法第10の実施の形態に係るパッケージの作製方法は、第2の実施の形態に係るパッケージの作製方法と同様であるため、重複説明は、省略する。第10の実施の形態によれば、金属壁に囲まれた部分の信号ラインの上面は金属壁との間に空気層となるため、インピーダンスの低下が回避される。その結果、インピーダンス整合が良好で反射損が抑制され、かつ耐電力性の向上したパッケージを得ることができる。第10の実施の形態によれば、座ぐり加工部を備える導体ベースプレートを用いることによって、凸状フィードスルーと金属壁の位置ずれを防止し、気密性が高いパッケージを提供することができる。第9~第10の実施の形態に係るパッケージ1のキャビティ部分の模式的鳥瞰構造は、図52に示すように表される。第9~第10の実施の形態に係るパッケージ1のキャビティ部分は、金属壁16で囲まれた内部に相当し、X軸方向に幅b、Y軸方向に長さa、Z軸方向に高さcの各寸法を有する。第9~第10の実施の形態に係るパッケージ1のキャビティ部分に対応した空洞共振器100の模式的鳥瞰構造は、図53に示すように表される。第9~第10の実施の形態に係るパッケージ1のキャビティ部分に対応した空洞共振器100は、長さa、幅b、高さcの各寸法を有する。このような空洞共振器100の空洞共振周波数として、TE111モードにおける空洞共振周波数をfCとすると、fC=v/21/a21/b21/c212で表される。ここで、vは光の速度を表す。上記の式から、キャビティのサイズa×b×cを小さくすることによって、空洞共振周波数fCを高く設定可能であることがわかる。第9~第10の実施の形態に係るパッケージ1において、Y軸方向の長さaを短縮化可能である。第10の実施の形態によれば、マイクロ波帯の半導体装置に用いる気密性が高いパッケージにおいて、耐電力を損なうことなく特性インピーダンスを50Ωに保つパッケージを提供することができる。第11の実施の形態第11の実施の形態に係るパッケージの模式的鳥瞰構成は、図54に示すように表される。図54aはメタルキャップ10、図54bはメタルシールリング14a、図54cは金属壁16、図54dは導体ベースプレート200上のフィードスルー下層部20i20o、フィードスルー下層部20i20o上の入力ストリップライン19a出力ストリップライン19b、およびフィードスルー上層部22の模式的構成をそれぞれ表す。第11の実施の形態に係るパッケージの模式的平面パターン構成は、図55に示すように表される。また、図55のI-I線に沿う模式的断面構造は、図42と同様に表される。また、図55のII-II線に沿う模式的断面構造は、図20において、20iと20oの表示を交換した図面と同様に表され、図55のIII-III線に沿う模式的断面構造は、図44と同様に表される。また、図55のIV-IV線に沿う模式的断面構造は、図45と同様に表される。図55において、I-I線の延伸する方向がy軸、y軸に垂直で、紙面に平行な方向がx軸、紙面に垂直な方向がz軸で示されている。第11の実施の形態に係るパッケージ1の出力端子近傍のフィードスルー構造の拡大された模式的平面パターン構成は、図56に示すように表される。また、図56のV-V線に沿う模式的断面構造は、図43と同様に表される。図56に示すように、WL2―WL3=2ΔL3が成立する。ここで、WL2は平面視において金属壁16に沿う方向の外側フィードスルー下層部20oの幅、WL3は平面視において金属壁16に沿う方向の内側フィードスルー下層部20iの幅を表す。また、内側フィードスルー下層部20iと金属壁16との間の横方向重なり幅は、金属壁16と外側フィードスルー下層部20oとの間に空隙が存在するため、ΔL3よりも小さい所定の値を有する。また、図43において、ΔL2は、フィードスルー上層部22と、金属壁16との間の縦方向重なり幅を示す。第11の実施の形態に係るパッケージは、図54~図56に示すように、導体ベースプレート200と、導体ベースプレート200上に配置された金属壁16と、金属壁16の入出力部に設けられた貫通孔34と、導体ベースプレート200上に配置されたフィードスルー下層部20i20oと、フィードスルー下層部20i20o上に配置された配線パターン19a19bと、フィードスルー下層部20i20o上の一部および配線パターン19a19b上の一部に配置されたフィードスルー上層部22と、配線パターン19a19b上に配置された端子21a21bとを備える。ここで、フィードスルー下層部20の一部が貫通孔34よりも大きく、フィードスルー下層部20i20oは金属壁16側面に密着され、フィードスルー上層部22が貫通孔34よりも大きく、フィードスルー上層部22は金属壁16側面に密着され、配線パターン19a19bと貫通孔34内壁の間には空気層23が設けられている。また、第11の実施の形態に係るパッケージ1において、フィードスルー上層部22およびフィードスルー下層部20i20oは、金属壁16の外側に密着している。また、半導体装置24は、導体プレート200上に配置され、導体ベースプレート200上に配置された金属壁16は、半導体装置24を内在する。また、図54~図56に示すように、端子21a21bは、貫通孔34の外に配置されている。また、第11の実施の形態に係るパッケージ1においては、フィードスルー下層部20iの側壁と貫通孔34の内壁との間には空気層23が設けられている。すなわち、第11の実施の形態に係るパッケージ1においては、内側フィードスルー下層部20iは、金属壁16の貫通孔34に接触せずに、金属壁16の貫通孔34との間に空気層23を持っている。金属壁16と内側フィードスルー下層部20iとの間に隙間を持たせることによって、金属壁16が貫通孔34の側面に接触しなくなるため、内側フィードスルー下層部20i上の入出力ストリップライン19a19bのインピーダンスを高く保持することができる。また、金属壁16からの応力を内側フィードスルー下層部20iが受けることがなくなるため、内側フィードスルー下層部20iに応力クラックが発生する可能性を低減することができる。第11の実施の形態に係るパッケージの作製方法は、第1の実施の形態に係るパッケージの作製方法と同様であるため、重複説明は、省略する。第11の実施の形態に係るパッケージ1においては、金属壁16に囲まれた部分の入力ストリップライン19a出力ストリップライン19bの信号ラインの上面は空気層23となるため、インピーダンスの低下が回避される。その結果、インピーダンス整合が良好で反射損が抑制され、かつ耐電力性の向上したフィードスルー構造を得ることができる。また、第11の実施の形態に係るパッケージ1においては、キャビティを構成する金属壁16に囲まれた部分のy軸方向の長さaを第1~第8の実施の形態に比べ短縮化することができる。このため、第1~第8の実施の形態に比べ、TE111モードにおける空洞共振周波数の値を高く設定可能であり、より高周波性能を有する。第11の実施の形態によれば、マイクロ波帯の半導体装置に用いる気密性が高いパッケージにおいて、耐電力を損なうことなく特性インピーダンスを50Ωに保つパッケージを提供することができる。第12の実施の形態第12の実施の形態に係るパッケージを説明する模式的鳥瞰構成は、図57に示すように表される。図57aはメタルキャップ10、図57bはメタルシールリング14a、図57cは、金属壁16、図57dは、座ぐり加工部40を備える導体ベースプレート200上のフィードスルー下層部30i30o、フィードスルー下層部30i30o上の入力ストリップライン19a出力ストリップライン19b、およびフィードスルー上層部22の模式的構成をそれぞれ表す。第12の実施の形態に係るパッケージ1の模式的平面パターン構成は、図55と同様に表される。図55のI-I線に沿う模式的断面構造は、図49に示すように表され、図55のII-II線に沿う模式的断面構造は、図23において、30iと30oの表示を交換した図面と同様に表され、図55のIV-IV線に沿う模式的断面構造は、図51と同様に表される。第12の実施の形態に係るパッケージ1においては、導体ベースプレート200は、図57に示すように、座ぐり加工部40を備え、フィードスルー下層部30i30oは、導体ベースプレート200の座ぐり加工部40上に配置される。座ぐり加工部40の座ぐり加工深さΔTは、例えば、約0.1mm~0.5mm程度である。その他の構成は、第11の実施の形態に係るパッケージと同様であるため、重複説明は省略する。第12の実施の形態によれば、座ぐり加工部40を備える導体ベースプレート200を用いることによって、座ぐり加工部40内にフィードスルー下層部30i30oを配置することができるため、フィードスルー下層部30i30oとフィードスルー上層部22からなる凸状フィードスルー25と、金属壁16との位置ずれを防止することができる。第12の実施の形態に係るパッケージの作製方法は、第2の実施の形態に係るパッケージの作製方法と同様であるため、重複説明は、省略する。また、第12の実施の形態に係るパッケージ1においては、フィードスルー下層部30iの側壁と貫通孔34の内壁との間には空気層23が設けられている。すなわち、第12の実施の形態に係るパッケージ1においては、内側フィードスルー下層部30iは、金属壁16の貫通孔34に接触せずに、金属壁16の貫通孔34との間に空気層23を持っている。金属壁16と内側フィードスルー下層部30iとの間に隙間を持たせることによって、金属壁16が貫通孔34の側面に接触しなくなるため、内側フィードスルー下層部30i上の入出力ストリップライン19a19bのインピーダンスを高く保持することができる。また、金属壁16からの応力を内側フィードスルー下層部30iが受けることがなくなるため、内側フィードスルー下層部30iに応力クラックが発生する可能性を低減することができる。第12の実施の形態に係るパッケージ1においては、金属壁16に囲まれた部分の入力ストリップライン19a出力ストリップライン19bの信号ラインの上面は空気層23となるため、インピーダンスの低下が回避される。その結果、インピーダンス整合が良好で反射損が抑制され、かつ耐電力性の向上したフィードスルー構造を得ることができる。また、第12の実施の形態に係るパッケージにおいても、第1~第8の実施の形態に比べ、TE111モードにおける空洞共振周波数の値を高く設定可能であり、より高周波性能を有する。第12の実施の形態によれば、マイクロ波帯の半導体装置に用いる気密性が高いパッケージにおいて、耐電力を損なうことなく特性インピーダンスを50Ωに保つパッケージを提供することができる。以上の実施の形態によれば、耐電力を損なうことなく特性インピーダンスを50Ωに保つマイクロ波帯の半導体装置に用いる気密性が高いパッケージを提供することができる。その他の実施の形態本発明の実施形態を説明したが、この実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。この新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。この実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。なお、実施の形態に係るパッケージに搭載される半導体装置としては、FET、HEMTに限らず、LDMOSLaterallyDiffusedMetalOxideSemiconductorFieldEffectTransistorやヘテロ接合バイポーラトランジスタHBT:HeterojunctionBipolarTransistorなどの増幅素子なども適用可能である。このように、ここでは記載していない様々な実施の形態などを含む。"