降圧用スイッチング素子又は昇圧用スイッチング素子によるスイッチング動作によって降圧又は昇圧される出力電圧と所定の目標電圧との比較結果を第1制御信号として出力する誤差アンプと、三角波信号の上限値及び下限値を決める電圧に基づいて設定されるシフト量で、前記第1制御信号の電圧をシフトして第2制御信号を生成するレベルシフト回路と、前記第1制御信号と前記三角波信号との比較結果を第1PWMPulseWithModulation信号として前記降圧用スイッチング素子に出力し、前記降圧用スイッチング素子のスイッチング動作を制御する第1コンパレータと、前記第2制御信号と前記三角波信号との比較結果を第2PWM信号として前記昇圧用スイッチング素子に出力し、前記昇圧用スイッチング素子のスイッチング動作を制御する第2コンパレータとを具備する昇降圧回路。請求項1に記載の昇降圧回路において、前記レベルシフト回路は、前記三角波信号の上限値を決める第1電圧と下限値を決める第2電圧との電位差を前記シフト量として設定するシフト量設定回路と、前記第1制御信号の電圧から前記シフト量を減算して前記第2制御信号を生成する減算回路とを備える昇降圧回路。請求項2に記載の昇降圧回路において、前記三角波信号を生成する三角波生成回路を更に具備し、前記三角波生成回路は、前記第1電圧と前記三角波信号の電圧との比較結果を出力する第3コンパレータと、前記第2電圧と前記三角波信号の電圧との比較結果を出力する第4コンパレータと、前記第3コンパレータ及び第4コンパレータの出力に応じた電流が流れることで前記三角波信号の電圧値を決定する電流制御回路とを備え、前記三角波信号の上限値は前記第1電圧よりも大きく、下限値は前記第2電圧よりも小さい昇降圧回路。請求項2又は3に記載の昇降圧回路において、前記シフト量設定回路は、第1バッファアンプを介して入力される前記第1電圧から、第2バッファアンプを介して入力される前記第2電圧を減算する減算回路を含む昇降圧回路。降圧用スイッチング素子又は昇圧用スイッチング素子によるスイッチング動作によって降圧又は昇圧される出力電圧と所定の目標電圧との比較結果を第1制御信号として出力するステップと、三角波信号の上限値及び下限値を決める電圧に基づいて設定されるシフト量で、前記第1制御信号の電圧をシフトして第2制御信号を生成するステップと、前記第1制御信号と前記三角波信号との比較結果を第1PWM信号として前記降圧用スイッチング素子に出力し、前記降圧用スイッチング素子のスイッチング動作を制御するステップと、前記第2制御信号と前記三角波信号との比較結果を第2PWM信号として前記昇圧用スイッチング素子に出力し、前記昇圧用スイッチング素子のスイッチング動作を制御するステップとを備える電力変換方法。図1に示すPWM信号生成回路を利用した昇降圧型DC-DCコンバータでは、入力電圧を変化させることにより昇圧動作から降圧動作への移行、又はその逆の移行が行われる。昇降圧型DC-DCコンバータにおいて昇圧動作から降圧動作への移行、又はその逆の移行が行われる際、すなわち、昇降圧型DC-DCコンバータへの入力電圧と出力電圧が等しくなったとき、図2に示すように昇圧動作と降圧動作が混在する期間が発生する。このとき、降圧用スイッチング素子のオフ期間T10及び昇圧用スイッチング素子のオン期間T20を小さくすることで、昇降圧型DC-DCコンバータの効率電力変換効率を上げることができる。このため、入力電圧と出力電圧が等しいときに、制御信号701の電圧が三角波信号700の高電圧側ピーク値VPHの近くとなり、レベルシフト信号702の電圧が三角波信号700の低電圧側ピーク値VPLに近くなるように、レベルシフト回路600におけるシフト量EpLが設定される。これにより、降圧用スイッチング素子のオフ期間T10及び昇圧用スイッチング素子のオン期間T20を小さくすることができる。しかし、図1に示すPWM信号生成回路では、定電圧源630から供給される電圧が変動する場合や、アンプ621における非反転入力端子及び反転入力端子の入力抵抗が相対的にばらつく場合等、制御信号701、レベルシフト信号702、又は三角波信号700三角波信号700が変動してしまう。例えば、昇降圧型DC-DCコンバータの入力電圧と出力電圧が等しいときに、制御信号701、レベルシフト信号702、三角波信号700のいずれかが変動し、図3に示すように、制御信号701が三角波信号700の高電圧側ピーク値VPHよりも高く、且つレベルシフト信号702が三角波信号700の低電圧側ピーク値VPLよりも低くなることがある。すなわち、制御信号701、レベルシフト信号702、三角波信号700が変動することでシフト量EpLが三角波信号700のピーク間電圧EpTよりも大きくなることがある。このとき、図示しない降圧スイッチング素子及び昇圧スイッチング素子の両者がオフとなり、昇降圧型DC-DCコンバータは降圧動作も昇圧動作も行わない状態以下、動作停止状態と称すとなる。この動作停止状態となった昇降圧型DC-DCコンバータの動作は不安定となり、入出力条件や環境条件のわずかな変動によって、動作停止状態と、昇圧動作又は降圧動作とが交互に切り替わる。このような動作状態の変化によって、昇降圧型DC-DCコンバータの出力におけるリップル電圧は増大してしまう。一方、入力電圧と出力電圧が等しいときに、制御信号701、レベルシフト信号702、三角波信号700のいずれかが変動することで、制御信号701が三角波信号700の高電圧側ピーク値VPHよりも低電圧側に変位し、又はレベルシフト信号702が三角波信号700の低電圧側ピーク値VPLよりも高電圧側に変位することがある。すなわち、制御信号701、レベルシフト信号702、三角波信号700が変動することでシフト量EpLが、予め目標値として設定されたシフト量EpLよりも小さくなることがある。この場合、図2に示す降圧用スイッチング素子のオフ期間T10及び昇圧用スイッチング素子のオン期間T20が増大するため、昇降圧型DC-DCコンバータの効率が低下してしまう。上記の課題を解決するために、本発明は、以下に述べられる手段を採用する。その手段を構成する技術的事項の記述には、[特許請求の範囲]の記載と[発明を実施するための形態]の記載との対応関係を明らかにするために、[発明を実施するための形態]で使用される番号符号が付加されている。ただし、付加された番号符号は、[特許請求の範囲]に記載されている発明の技術的範囲を限定的に解釈するために用いてはならない。本発明による昇降圧回路は、誤差アンプ101、レベルシフト回路102、第1コンパレータ103、第2コンパレータ104を具備する。誤差アンプ101は、降圧用スイッチング素子11又は昇圧用スイッチング素子12によるスイッチング動作によって降圧又は昇圧される出力電圧Voと所定の目標電圧との比較結果を第1制御信号201として出力する。レベルシフト回路102は、三角波信号200の上限値VPH及び下限値VPLを決める電圧VH、VLに基づいて設定されるシフト量EpLで、第1制御信号201の電圧をシフトして第2制御信号202を生成する。第1コンパレータ103は、第1制御信号201と三角波信号200との比較結果を第1PWMPulseWithModulation信号203として降圧用スイッチング素子11に出力し、降圧用スイッチング素子11のスイッチング動作を制御する。第2コンパレータ104は、第2制御信号202と三角波信号300との比較結果を第2PWM信号202として昇圧用スイッチング素子12に出力し、昇圧用スイッチング素子12のスイッチング動作を制御する。本発明による電力変換方法は、降圧用スイッチング素子11又は昇圧用スイッチング素子12によるスイッチング動作によって降圧又は昇圧される出力電圧Voと所定の目標電圧との比較結果を第1制御信号201として出力するステップと、三角波信号200の上限値VHP及び下限値VPLを決める電圧に基づいて設定されるシフト量EpLで、第1制御信号201の電圧をシフトして第2制御信号202を生成するステップと、第1制御信号201と三角波信号200との比較結果を第1PWM信号203として降圧用スイッチング素子11に出力し、降圧用スイッチング素子11のスイッチング動作を制御するステップと、第2制御信号202と三角波信号200との比較結果を第2PWM信号204として昇圧用スイッチング素子12に出力し、昇圧用スイッチング素子12のスイッチング動作を制御するステップとを備える。本発明では、三角波信号200の上限VPH及び下限VPLを決める基準電圧VH、VLに基づいてシフト量EpLが設定される。このため、シフト量EpLは、基準電圧VH、VL等のばらつきに起因する三角波信号200の変動に連動して変動する。本発明によれば、三角波信号を利用した昇降圧回路の出力におけるリップル電圧を低減できる。又、昇降圧回路の電力変換効率を向上させることができる。以下、添付図面を参照しながら本発明の実施の形態を説明する。図面において同一、又は類似の参照符号は、同一、類似、又は等価な構成要素を示している。全体構成図4は、本発明による昇降圧型DC-DCコンバータ以下、昇降圧型回路と称すの構成の一例を示す図である。図4を参照して本発明による昇降圧回路の全体構成の一例を説明する。本発明による昇降圧回路は、PWM信号生成回路100、降圧用スイッチング素子11、昇圧用スイッチング素子12、ダイオード13、15、インダクタ14例えばコイル、出力容量16、抵抗17、18を具備する。PWM信号生成回路100は、誤差アンプ101、レベルシフト回路102、降圧用コンパレータ103第1コンパレータ、昇圧用コンパレータ104第2コンパレータ、ドライバ回路105、106、三角波生成回路500を備える。誤差アンプ101は、昇降圧回路の出力電圧Voに応じた帰還電圧と所定の目標電圧との誤差を増幅し、第1制御信号201として出力する。第1制御信号201は、レベルシフト回路102及び降圧用コンパレータ103の非反転入力端子に入力される。レベルシフト回路102は、第1制御信号201を所定のシフト量EpLだけレベルシフトし、第2制御信号202として出力する。詳細は後述するが、シフト量EpLは、三角波信号200の上限値を決める第1電圧VHと下限値を決める第2電圧VLに基づいて設定される。第2制御信号202は、昇圧用コンパレータ104の非反転入力端子に入力される。降圧用コンパレータ103及び昇圧用コンパレータ104の反転入力端子には、三角波生成回路500で生成された三角波信号200が入力される。降圧用コンパレータ103は、三角波信号200と第1制御信号201との比較結果を、ドライバ回路105を介して降圧用PWM信号203第1PWM信号として出力する。降圧用PWM信号203は、降圧用スイッチング素子11のスイッチング制御端子に入力される。昇圧用コンパレータ104は、三角波信号200と第2制御信号202との比較結果に応じた信号レベルの信号を、ドライバ回路106を介して昇圧用PWM信号204第2PWM信号として出力する。昇圧用PWM信号204は、昇圧用スイッチング素子12のスイッチング制御端子に入力される。本一例では、ドライバ回路105として、降圧用コンパレータ103から出力された信号を反転出力する反転バッファが利用され、ドライバ回路106として、昇圧用コンパレータ104から出力された信号を正転出力するバッファ偶数個の反転バッファが利用される。降圧用スイッチング素子11は、スイッチング制御端子に入力される降圧用PWM信号203に応じて第1電源DC電源:入力電圧VINと、ダイオード13のカソード及びインダクタ14の一端との接続を制御する。図4に示す一例では、降圧用スイッチング素子11としてPチャネル型トランジスタが利用される。この場合、降圧用スイッチング素子11のソースはDC電源入力電圧VINに接続され、ドレインはダイオード13のカソード及びインダクタ14の一端に接続され、ゲートには降圧用PWM信号203が入力される。ダイオード13のアノードは第2電源電源電圧VSSに接続される。インダクタ14の他端は、ダイオード15を介して出力端子19に接続される。昇圧用スイッチング素子12は、スイッチング制御端子に入力される昇圧用PWM信号204に応じてインダクタ14の他端及びダイオード15のアノードと第2電源電源電圧VSSとの接続を制御する。図4に示す一例では、昇圧用スイッチング素子12としてNチャネル型トランジスタが利用される。この場合、昇圧用スイッチング素子12のソースは第2電源電源電圧VSSに接続され、ドレインはインダクタ14の他端及びダイオード15のアノードに接続され、ゲートには昇圧用PWM信号204が入力される。ダイオード15のカソードは出力端子19に接続される。出力端子19と第2電源電源電圧VSSとの間には、出力容量16と、抵抗分圧回路が並列接続される。抵抗分圧回路は、出力端子19と第2電源との間に直列接続された抵抗17、18を備える。抵抗17と抵抗18との接続ノードは、誤差アンプ101の反転入力端子に接続され、誤差アンプ101に対し、出力電圧Voに応じた帰還電圧を供給する。以上のような構成により、昇圧用スイッチング素子12がオフ状態のとき、降圧用PWM信号203に応じたスイッチング動作により、降圧用スイッチング素子11、ダイオード13、インダクタ14は降圧型コンバータとして機能する。又、降圧用スイッチング素子11がオフ状態のとき、昇圧用PWM信号204に応じたスイッチング動作により、昇圧用スイッチング素子12、ダイオード15、インダクタ14は昇圧型コンバータとして機能する。図5は、本発明に係る三角波生成回路500の構成の一例を示す図である。三角波生成回路500は、所定の周期の三角波信号200を生成する。三角波信号200の上限値及び下限値は、定電圧に応じて生成された第1電圧VH及び第2電圧VLに基づいて設定される。本発明では、コンパレータによる遅延を利用したオーバーシュート及びアンダーシュートにより、三角波信号200の上限値は第1電圧VHよりも高くなり、その下限値は第2電圧VLよりも低くなる。すなわち、本発明に係る三角波生成回路500は、第1電圧VHと第2電圧VLとの電位差VH-VLよりも大きな振幅ピーク間電圧EpTの三角波信号200を生成する。詳細には、三角波生成回路500は、抵抗501~503、コンパレータ521、522、NORゲート523、524、定電流源530、Pチャネル型トランジスタ531、532、535、Nチャネル型トランジスタ533、534、536、出力容量540を備える。抵抗501~503は定電圧源と第2電源電源電圧VSSとの間に直列接続され、抵抗分圧回路を形成する。抵抗501の一端は定電圧源に接続され他端は、接続ノード511を介して抵抗502の一端とコンパレータ521の反転入力端子に接続される。抵抗502の他端は接続ノード512を介して抵抗503の一端とコンパレータ522の非反転入力端子に接続される。抵抗503の一端は第2電源電源電圧VSSに接続され、他端は接続ノード512を介して抵抗502の一端とコンパレータ521の反転入力端子に接続される。このような構成により、所定の値の定電圧及び電源電圧VSSに基づいた大きさの第1電圧VHが接続ノード511からコンパレータ521の反転入力端子に供給され、所定の値の定電圧及び電源電圧VSSに基づいた大きさの第2電圧VLが接続ノード512からコンパレータ522の非反転入力端子に供給されることとなる。三角波生成回路500の出力端子550から出力された三角波信号200は、コンパレータ521の非反転入力端子及びコンパレータ522の反転入力端子に入力される。コンパレータ521は、接続ノード511からの第1電圧VHと出力端子550からの三角波信号200の電圧を比較し、比較結果に応じた信号レベルの信号をNORゲート523に出力する。ここでコンパレータ521は、三角波信号200の電圧が第1電圧VHよりも高い場合、ハイレベルの信号をNORゲート523に出力し、三角波信号200の電圧が第1電圧VHよりも低い場合、ローレベルの信号をNORゲート523に出力する。コンパレータ522は、接続ノード512からの第2電圧VLと出力端子550からの三角波信号200の電圧を比較し、比較結果に応じた信号レベルの信号をNORゲート524に出力する。ここでコンパレータ522は、三角波信号200の電圧が第2電圧VLよりも高い場合、ローレベルの信号をNORゲート524に出力し、三角波信号200の電圧が第2電圧VLよりも低い場合、ハイレベルの信号をNORゲート524に出力する。NORゲート523は、コンパレータ521の出力信号の論理値とNORゲート524の出力信号の論理値との否定論理和をNチャネル型トランジスタ533のゲート及びNORゲート524に出力する。NORゲート524は、コンパレータ522の出力信号の論理値とNORゲート523の出力信号の論理値との否定論理和をゲート及びNORゲート523に出力する。すなわち、NORゲート523、524はSRラッチを構成し、コンパレータ521、522の出力信号の両者がローレベルのとき、ラッチ出力の値を保持する。詳細には、三角波信号200の電圧が第1電圧VHよりも高くなると、コンパレータ521はNチャネル型トランジスタ533のゲートをハイレベルに駆動する。その後、三角波信号200の電圧が第1電圧VHよりも低く第2電圧VLよりも高くなると、コンパレータ521はNチャネル型トランジスタ533のゲートをハイレベルに維持する。続いて、三角波信号200の電圧が第2電圧VLよりも低くなると、コンパレータ521はNチャネル型トランジスタ533のゲートをローレベルに駆動する。その後、三角波信号200の電圧が第1電圧VHよりも低く第2電圧VLよりも高くなると、コンパレータ521はNチャネル型トランジスタ533のゲートをローレベルに維持する。定電流源530、Pチャネル型トランジスタ531、532、535及びNチャネル型トランジスタ534、536はカレントミラー回路を構成する。Nチャネル型トランジスタ533は、Nチャネル型トランジスタ534、536に流れる電流を制御するスイッチング素子として機能し、これにより出力容量540CTに対する充放電が制御され、出力端子550の電圧三角波信号200大きさが決まる。詳細には、Pチャネル型トランジスタ531、532、535のソースは第1電源電源電圧VDDに接続され、ゲートは定電流源530に共通接続される。Pチャネル型トランジスタ531のドレインは定電流源530に接続され、Pチャネル型トランジスタ532のドレインはNチャネル型トランジスタ534のドレインに接続され、Pチャネル型トランジスタ535のドレインは出力端子550を介してNチャネル型トランジスタ536のドレインに接続される。Nチャネル型トランジスタ534、536のソースは第2電源電源電圧VSSに接続され、ゲートはPチャネル型トランジスタ532のドレインに共通接続される。Nチャネル型トランジスタ533のソース-ドレインは、Nチャネル型トランジスタ534、536のゲート及びNチャネル型トランジスタ534のドレインと、第2電源電源電圧VSSとの間に接続され、ゲートに入力されるNORゲート523からの出力ゲート駆動信号に応じて両者の接続を制御する。出力端子550は、出力容量540を介して第2電源電源電圧VSSに接続される。ここで、Nチャネル型トランジスタ536のトランジスタサイズゲート幅は、Nチャネル型トランジスタ534のサイズWの2倍2Wに設定される。Nチャネル型トランジスタ533がオンのとき、定電流源530から供給される電流に比例した電流がPチャネル型トランジスタ532及びNチャネル型トランジスタ534を介して流れることで、出力容量540に充電された電荷が流れ出し、出力端子550の電圧三角波信号200は低下する。一方、Nチャネル型トランジスタ533がオフのとき、定電流源530から供給される電流に比例した電流がPチャネル型トランジスタ532、535を介して出力容量540に流れ込むことで、出力容量540は充電され、出力端子550の電圧三角波信号200は上昇する。以上のような構成により、三角波信号200の電圧が第1電圧VHよりも高くなる時点で、コンパレータ521からハイレベルの信号が出力され、コンパレータ522からローレベルの信号が出力される。これにより、NORゲート523RSラッチからハイレベルのゲート駆動信号が出力され、三角波信号200の電圧は降下し始める。この際、コンパレータ521、522やNORゲートの遅延により、三角波信号200は基準電圧である第1電圧VHを所定の値だけ越えてから下降を始めるオーバーシュート。一方、三角波信号200の電圧が第2電圧VLよりも低くなる時点で、コンパレータ521からローレベルの信号が出力され、コンパレータ522からハイレベルの信号が出力される。これにより、NORゲート523RSラッチからローレベルのゲート駆動信号が出力され、三角波信号200の電圧は上昇し始める。この際、コンパレータ521、522やNORゲート523、524の遅延により、三角波信号200は基準電圧である第2電圧VLを所定の値だけ越えてから上昇を開始するアンダーシュート。以上のように、本発明に係る三角波生成回路500は、コンパレータ521、522の遅延を利用したオーバーシュート及びアンダーシュートにより、高電圧側ピーク値VPHが所定量だけ第1電圧VHより高く、低電圧側ピーク値VPLが所定量だけ第2電圧VLよりも低い三角波信号200を生成する。スピード設計によってコンパレータ521、522に対する遅延量を任意に設定することができるため、高電圧側ピーク値VPH、低電圧側ピーク値VPLの大きさを任意必要最低限の大きさに設定できる。第1の実施の形態におけるレベルシフト回路第1の実施の形態におけるPWM信号生成回路100は、図4に示すレベルシフト回路102として図6に示すレベルシフト回路102Aを備える。以下、第1の実施の形態におけるレベルシフト回路102Aの構成の詳細を、図6を参照して説明する。第1の実施の形態におけるレベルシフト回路102Aは、減算回路300及びシフト量設定回路400Aを備える。減算回路300は、第1制御信号201の電圧から、シフト量設定回路400Aで設定されたシフト量EpL=VH-VLを減じ、第2制御信号202として出力する。詳細には、減算回路300は、アンプ301、抵抗302及び抵抗303を含む抵抗分圧回路、抵抗304及び抵抗305を含む抵抗分圧回路を備える。抵抗302の一端は誤差アンプ101の出力に接続され、他端は抵抗303を介して第2電源電源電圧VSSに接続される。抵抗302及び抵抗303の抵抗値は両者ともR1抵抗比1:1であり、両者の接続ノードはアンプ301の非反転入力端子に接続される。抵抗304の一端はアンプ301の出力に接続され、他端は抵抗305を介してシフト量設定回路400の出力アンプ401の出力端子406に接続される。抵抗304及び抵抗305の抵抗値は両者ともR2抵抗比1:1であり、両者の接続ノードはアンプ301の反転入力端子に接続される。アンプ301の出力は、昇圧用コンパレータ104の非反転入力端子に接続される。このような構成により、減算回路300の出力電圧第2制御信号202は、第1制御信号201の電圧からシフト量設定回路400Aの出力電圧シフト量EpL=VH-VLを減じた値となる。シフト量設定回路400Aは、第1電圧VHから第2電圧VLを減じ、シフト量EpL=VH-VLとして出力する。詳細には、シフト量設定回路400Aは、アンプ401、抵抗402及び抵抗403を含む抵抗分圧回路、抵抗404及び抵抗405を含む抵抗分圧回路を備える。抵抗402の一端は第1電圧VHが供給される接続ノード511に接続され、他端は抵抗403を介して第2電源電源電圧VSSに接続される。抵抗402及び抵抗403の抵抗値は両者ともR3抵抗比1:1であり、両者の接続ノードはアンプ401の非反転入力端子に接続される。抵抗404の一端はアンプ401の出力端子406に接続され、他端は抵抗405を介して第2電圧VLが供給される接続ノード512に接続される。抵抗404及び抵抗405の抵抗値は両者ともR4抵抗比1:1であり、両者の接続ノードはアンプ401の反転入力端子に接続される。アンプ401の出力端子406は、抵抗305に接続される。このような構成により、シフト量設定回路400Aの出力電圧シフト量EpLは、三角波信号200の上限を決める第1電圧VHから、下限を決める第2電圧VLを減じた値となる。以上のような構成により、第1の実施の形態におけるレベルシフト回路102Aは、第1制御信号201と第2制御信号202との差シフト量EpLを、三角波信号200の上限を決める第1電圧VHから、下限を決める第2電圧VLを減じた値とすることができる。このため、第1電圧VHや第2電圧VLがばらつく場合やアンプ401における2つの入力の相対抵抗がばらつく場合、三角波信号200は所望の値から変動することがある。しかし、これらのばらつきに連動してシフト量EpLも変動するため、シフト量EpLは三角波信号200の変動に追随して変動することとなる。従って、本発明による昇降圧回路は、図3に示すような第1電圧VHや第2電圧VLのばらつき等に起因した動作停止状態となることはなく、出力端子19におけるリップル電圧を低減できる。昇降圧回路の動作図7から図9を参照して、本発明による昇降圧回路の動作の一例を説明する。以下では、昇降圧回路の降圧動作図7、昇圧動作図8、昇降圧動作図9について説明する。図7は、本発明による昇降圧回路の降圧動作の一例を示すタイミングチャートである。昇降圧回路の出力電圧Voが入力電圧VINよりも低い場合、従来と同様に昇降圧回路は降圧コンバータとして動作する。詳細には、出力電圧Voが入力電圧VINよりも低い場合、レベルシフト回路102は、三角波信号200の低電圧側ピーク値VPLよりも低い第2制御信号202を出力するため、昇圧用コンパレータ104はドライバ回路106を介して、ローレベルの昇圧用PWM信号204を出力する。これにより、昇圧用スイッチング素子12はオフ状態となる。この間、誤差アンプ101は、三角波信号200の高電圧側ピーク値VPHよりも低く、低電圧側ピーク値VPLよりも高い電圧の第1制御信号201を出力する。降圧用コンパレータ103は、三角波信号200が第1制御信号201よりも高い期間においてローレベルの信号をドライバ回路105に出力し、三角波信号200が第1制御信号201よりも低い期間において、ローレベルの信号をドライバ回路105に出力する。すなわち、昇降圧回路の出力電圧Voが入力電圧VINよりも低い場合、三角波信号200が第1制御信号201よりも高い期間においてハイレベルの降圧用PWM信号203が降圧用スイッチング素子11に入力され、三角波信号200が第1制御信号201よりも低い期間においてローレベルの降圧用PWM信号203が降圧用スイッチング素子11に入力される。降圧用スイッチング素子11は、三角波信号200が第1制御信号201よりも高い期間においてオフ状態となり、三角波信号200が第1制御信号201よりも低い期間においてオン状態となる。この結果、昇降圧回路の出力電圧Voは、降圧用スイッチング素子11がオン状態となるオンデューティ比に応じて降下する。図8は、本発明による昇降圧回路の昇圧動作の一例を示すタイミングチャートである。昇降圧回路の出力電圧Voが入力電圧VINより高い場合、誤差アンプ101は、三角波信号200の高電圧側ピーク値VPHよりも高い第1制御信号201を出力し、降圧用コンパレータ103は、ローレベルの信号をドライバ回路105に出力する。これにより、ハイレベルの降圧用PWM信号203が降圧用スイッチング素子11に入力され、降圧用スイッチング素子11はオフ状態となる。この間、レベルシフト回路102は、三角波信号200の高電圧側ピーク値VPHよりも低く、低電圧側ピーク値VPLよりも高い電圧の第2制御信号202を出力する。昇圧用コンパレータ104は、三角波信号200が第2制御信号202よりも低い期間においてハイレベルの昇圧用PWM信号204を、ドライバ回路106を介して出力し、三角波信号200が第2制御信号202よりも低い期間においてローレベルの昇圧用PWM信号204を、ドライバ回路106を介して出力する。これにより、昇圧用スイッチング素子12は、三角波信号200が第2制御信号202よりも低い期間オン状態となり、三角波信号200が第2制御信号202よりも高い期間オフ状態となる。この結果、昇降圧回路の出力電圧Voは、昇圧用スイッチング素子12がオン状態となるオンデューティ比に応じて上昇する。降圧動作により、第2制御信号202の電圧が三角波信号200の低電圧側ピーク値VPLよりも高くなる、あるいは、昇圧動作により、第1制御信号201の電圧が三角波信号200の高電圧側ピーク値VPHよりも低くなると、図9に示すように、昇降圧回路は、昇圧動作と降圧動作が混在した状態となる。本発明に係る三角波信号200の高電圧側ピーク値VPHは第1電圧VHよりも高く、低電圧側ピーク値VPLは第2電圧VLよりも低い。このため、三角波信号200のピーク間電圧EpTは、第1電圧VHと第2電圧VLとの電位差VH-VLよりも大きくなる。本発明に係るシフト量EpLは、三角波信号200の基準電圧である第1電圧VHと第2電圧VLとの電位差VH-VLで決まるため、シフト量EpLは三角波信号200のピーク間電圧EpTよりも小さくなる。シフト量EpLが三角波信号200のピーク間電圧EpTよりも小さくなることで、出力電圧Voと入力電圧VINが等しい又は近似しているとき、第1制御信号201と第2制御信号202のどちらか一方が必ず三角波信号200と交差し、図3に示す動作停止状態となることはない。又、第1電圧VHや第2電圧VLのばらつきによって三角波信号200のピーク間電圧EpTが変動した場合、シフト量EpLもこれに連動して変動するため、昇降圧回路が動作停止状態となることはなく、出力端子19におけるリップル電圧の発生は抑制される。更に、シフト量EpLは第1電圧VHと第2電圧VLの電位差VH-VLであることから、図9に示すような昇圧動作と降圧動作が混在する動作状態においては、第1制御信号201は第1電圧VHに一致又は近似した値を示し、第2制御信号202は第2電圧VLに一致又は近似した値を示す。一方、本発明に係る三角波信号200の高電圧側ピーク値VPH及び低電圧側ピーク値VPLは、コンパレータにおける遅延により第1電圧VH及び第2電圧VLを基準に設定される。このとき、高電圧側ピーク値VPHと第1電圧VHとの差や低電圧側ピーク値VPLと第2電圧VLとの差は小さくなるように設定されることが好ましい。このような設定により、昇圧動作と降圧動作が混在する動作状態において、高電圧側ピーク値VPHと第1制御信号201との差や低電圧側ピーク値VPLと第2制御信号202との差は小さくなる。この結果、図9に示すように降圧用スイッチング素子11のオフ期間T1及び昇圧用スイッチング素子12のオン期間T2は小さくなり、昇降圧回路の効率電力変換効率を向上させることが可能となる。従来技術では、入力電圧と出力電圧が等しいときに、制御信号701、レベルシフト信号702、三角波信号700のいずれかが変動することでシフト量EpLが、予め目標値として設定されたシフト量EpLよりも小さくなり、降圧用スイッチング素子11のオフ期間T10及び昇圧用スイッチング素子12のオン期間T20が増大することがある。しかし、本発明による昇降圧回路は、三角波信号700に連動して第1制御信号201及び第2制御信号202が変動するため、第1電圧VHや第2電圧VL等のばらつきによって三角波信号200等が変動しても、入力電圧VINと出力電圧Voが概等しいときの第1制御信号201と高電圧側ピーク値VPHとの差や、第2制御信号202と低電圧側ピーク値VPLとの差は変化することはない。従って、本発明によれば、制御信号701、レベルシフト信号702、三角波信号700のいずれかが変動しても、降圧用スイッチング素子11のオフ期間T1及び昇圧用スイッチング素子12のオン期間T2は小さい値目標値に維持され、昇降圧回路の効率電力変換効率は高いまま維持され得る。第2の実施の形態におけるレベルシフト回路次に、第2の実施の形態におけるレベルシフト回路102を説明する。第2の実施の形態におけるPWM信号生成回路100は、図4に示すレベルシフト回路102として図10に示すレベルシフト回路102Bを備える。第2の実施の形態におけるレベルシフト回路102Bは、減算回路300及びシフト量設定回路400Bを備える。減算回路300は第1の実施の形態と同様であるため、その説明は省略する。図10は、本発明によるPWM信号生成回路100の第2の実施の形態における構成を示す図である。図10を参照して、シフト量設定回路400Bは、第1電圧VHから第2電圧VLを減じ、シフト量EpL=VH-VLとして出力する。詳細には、シフト量設定回路400Bは、第1の実施の形態におけるシフト量設定回路400Aにおける接続ノード511と抵抗402との間にボルテージフォロワ接続されたバッファアンプ411第1バッファアンプが追加されるとともに、接続ノード512と抵抗405との間にボルテージフォロワ接続されたバッファアンプ412第2バッファアンプが追加される。第2の実施の形態における昇降圧回路の動作及び効果は、上述した実施の形態と同様であるが、レベルシフト回路102Aにバッファアンプ411、412を追加することにより、第1電圧VHと第2電圧VLが第1制御信号201の大きさにより変化することがなくなり、三角波信号200の周波数や振幅特性が維持可能となる。以上、本発明の実施の形態を詳述してきたが、具体的な構成は上記実施の形態に限られるものではなく、本発明の要旨を逸脱しない範囲の変更があっても本発明に含まれる。例えば、レベルシフト回路102として減算回路を利用したがこれに限らず、図4に示す誤差アンプ101、コンパレータ103、104の入力を反転することで、加算回路を利用できる。又、降圧用スイッチング素子11や昇圧用スイッチング素子12のチャネルは、上述に限らず、ゲート駆動信号の信号レベルを変更することで他のチャネル型に変更できる。