キャリブレーション用の画像データであるパターン画像データと、前記パターン画像データのドット数である基準ドット数を示すデータとを送信する画像データ送信部と、前記画像データ送信部から送信されたパターン画像データと前記基準ドット数を示すデータとを受信するインターフェース部と、前記インターフェース部によって受信されたパターン画像データを記憶する記憶部と、前記記憶部に記憶されたパターン画像データを読み出す読出部と、前記パターン画像データのドット数をカウントするドットカウント部と、前記ドットカウント部によりカウントされたドット数が前記基準ドット数と等しいとき、前記記憶部に記憶されたパターン画像データは正しいと判定し、前記カウントされたドット数が前記基準ドット数と等しくないとき、前記記憶部に記憶されたパターン画像データに誤りがあると判定する判定部と、前記記憶部に前記パターン画像データを記憶させる場合、前記インターフェース部によって前記パターン画像データを受信させ、前記受信された前記パターン画像データを前記記憶部に記憶させ、前記読取部によって前記パターン画像データを前記記憶部から読み出させ、当該読み出された画像データのドット数を前記ドットカウント部によってカウントさせ、前記判定部によって前記判定を実行させるパターン画像記憶処理を実行する制御部と、を備えることを特徴とする画像形成装置。前記制御部は、前記判定部によって、前記記憶部に記憶されたパターン画像データに誤りがあると判定されたとき、再び前記パターン画像記憶処理を実行することを特徴とする請求項1記載の画像形成装置。所定の周波数のクロック信号を出力するクロック出力部と、原稿の画像データを原稿画像データとして取得する画像取得部と、前記原稿画像データに基づき画像形成用の制御信号を生成する制御信号生成部と、前記制御信号に基づき原稿画像を形成する画像形成部と、をさらに備え、少なくとも前記インターフェース部と前記読出部と前記制御信号生成部とは、所定のクロック信号と同期して動作する同期回路を構成しており、前記制御部は、前記画像形成部によって原稿画像を形成させる場合、前記クロック出力部によって、予め設定された第1周波数のクロック信号を前記インターフェース部と前記読出部と前記制御信号生成部とへ出力させ、前記インターフェース部によって前記原稿画像データを受信させ、前記制御信号生成部によって前記原稿画像データに基づき前記制御信号を生成させ、前記画像形成部によって前記制御信号に基づき画像を形成させ、前記記憶部に前記パターン画像データを記憶させる場合、前記クロック出力部によって、前記第1周波数より高い第2周波数のクロック信号を前記インターフェース部と前記読出部と前記制御信号生成部とへ出力させて、前記パターン画像記憶処理を実行することを特徴とする請求項1又は2記載の画像形成装置。前記制御部は、前記パターン画像記憶処理の終了後、前記画像形成部による画像形成の開始を待つことなく前記クロック出力部が出力するクロック信号の周波数を、前記第2周波数から前記第1周波数に切り換えることを特徴とする請求項3記載の画像形成装置。前記画像形成部は、前記原稿画像を形成する場合には、予め準備されたトナーで構成されたトナー像を記録紙に形成し、前記ドットカウント部によりカウントされたカウント値を用いて前記トナー残量を検出するトナー残量検出部をさらに備え、前記制御部は、前記画像形成部によって前記原稿画像を形成させる場合、前記原稿画像データのドット数を前記ドットカウント部によりカウントさせ、前記トナー残量検出部により前記トナー残量を検出させることを特徴とする請求項3又は請求項4に記載の画像形成装置。ところで、エンジンCPUとビデオASICとの間は、シリアルインターフェースを用いて接続されていることがある。そして、当該シリアルインターフェースには、ビデオASIC以外に、画像形成装置が動作するのに必要な各種用途のASICが接続されていることもある。そして、エンジンCPUは、ビデオASICなど、複数のASICをシリアルインターフェースを通じて制御している。そのため、エンジンCPUから各ASICへのアクセスが競合しやすい。特に、画像形成装置の電源スイッチがオンされたときには、キャリブレーションの他、各ASICにおける設定がエンジンCPUにより行われるから、エンジンCPUから各ASICへのアクセスがより競合しやすい。この場合、エンジンCPUは、ビデオASIC以外のASICへアクセスしている間、ビデオASICへのアクセスを待たされることとなるから、ビデオASICへパターン画像データを書き込み、ビデオASICから当該パターン画像データを読み出し、当該パターン画像データが正しく書き込まれているか否かをチェックする一連の処理の効率が悪くなる。ここにおいて、パターン画像データが正しく書き込まれているか否かをチェックする処理を、エンジンCPUではなくビデオASICに行わせれば、エンジンCPUによるアクセスの競合にかかわらず、当該処理の効率を向上させることが可能となる。しかしながら、そのためには、ビデオASICに新たな機能を備える必要があり、コストアップとなりかねない。本発明は、上記の問題を解決するためになされたもので、低コストで、パターン画像データが正しく送信されたか否かをチェックする効率を向上させることが可能な画像形成装置を提供することを目的とする。本発明の一局面に係る画像形成装置は、キャリブレーション用の画像データであるパターン画像データと、前記パターン画像データのドット数である基準ドット数を示すデータとを送信する画像データ送信部と、前記画像データ送信部から送信されたパターン画像データと前記基準ドット数を示すデータとを受信するインターフェース部と、前記インターフェース部によって受信されたパターン画像データを記憶する記憶部と、前記記憶部に記憶されたパターン画像データを読み出す読出部と、前記パターン画像データのドット数をカウントするドットカウント部と、前記ドットカウント部によりカウントされたドット数が前記基準ドット数と等しいとき、前記記憶部に記憶されたパターン画像データは正しいと判定し、前記カウントされたドット数が前記基準ドット数と等しくないとき、前記記憶部に記憶されたパターン画像データに誤りがあると判定する判定部と、前記記憶部に前記パターン画像データを記憶させる場合、前記インターフェース部によって前記パターン画像データを受信させ、前記受信された前記パターン画像データを前記記憶部に記憶させ、前記読取部によって前記パターン画像データを前記記憶部から読み出させ、当該読み出された画像データのドット数を前記ドットカウント部によってカウントさせ、前記判定部によって前記判定を実行させるパターン画像記憶処理を実行する制御部と、を備えることを特徴とする。画像形成装置のビデオASICでは、従来から、キャリブレーションやトナー残量検出のために、画像データを記憶する記憶部、記憶部に記憶された画像データを読み出す読出部、及び、読出部によって読み出された画像データのドット数をカウントするドットカウント部が配置されていることが多い。この構成によれば、ビデオASICは、インターフェース部によって受信されたパターン画像データを、ビデオASIC内の記憶部に記憶させ、当該記憶部に記憶されたパターン画像データのドット数を、ビデオASIC内のドットカウント部によりカウントさせる。そして、判定部によって、ビデオASICによりカウントされたパターン画像データのドット数を用いて、パターン画像データの正誤が判定される。このため、データ量の大きなパターン画像データを、エンジンCPUとビデオASICとの間でやりとりすることなく、パターン画像データの正誤を判定することが可能となる。このように、ビデオASICに従来から設けられている構成要素を用いることにより、データ量の大きなパターン画像データを、エンジンCPUとビデオASICとの間でやりとりすることなく、パターン画像データの正誤が判定できるから、エンジンCPUから各ASICへのアクセスの競合の有無にかかわらず、ビデオASICに新たな機能を備えることなく、パターン画像データの正誤を効率良く判定することが可能となる。上記構成において、前記制御部は、前記判定部によって前記記憶部に記憶されたパターン画像データに誤りがあると判定されたとき、再び前記パターン画像記憶処理を実行することが好ましい。パターン画像記憶処理とは、先述したように、記憶部にパターン画像データを記憶させる場合、当該パターン画像データをパターン画像データ送信部によってインターフェース部へ送信させ、インターフェース部によって受信されたパターン画像データを記憶部に記憶させ、読取部によってパターン画像データを記憶部から読み出させ、当該読み出された画像データのドット数をドットカウント部によってカウントさせ、判定部によって判定を実行させる処理である。この構成によれば、記憶部に記憶されたパターン画像データに誤りがあると判定されたとき、パターン画像データ記憶処理が再び実行されるから、記憶部に記憶されたパターン画像データに誤りがないと判定されるまで、パターン画像データを記憶部に記憶させる処理が繰り返される。これにより、記憶部には、パターン画像データが正しく記憶されるから、当該パターン画像データを用いた、精度のよいキャリブレーションを行うことが可能となる。上記構成において、所定の周波数のクロック信号を出力するクロック出力部と、原稿の画像データを原稿画像データとして取得する画像取得部と、前記原稿画像データに基づき画像形成用の制御信号を生成する制御信号生成部と、前記制御信号に基づき原稿画像を形成する画像形成部と、をさらに備え、少なくとも前記インターフェース部と前記読出部と前記制御信号生成部とは、所定のクロック信号と同期して動作する同期回路を構成しており、前記制御部は、前記画像形成部によって原稿画像を形成させる場合、前記クロック出力部によって、予め設定された第1周波数のクロック信号を前記インターフェース部と前記読出部と前記制御信号生成部とへ出力させ、前記インターフェース部によって前記原稿画像データを受信させ、前記制御信号生成部によって前記原稿画像データに基づき前記制御信号を生成させ、前記画像形成部によって前記制御信号に基づき画像を形成させ、前記記憶部に前記パターン画像データを記憶させる場合、前記クロック出力部によって、前記第1周波数より高い第2周波数のクロック信号を前記インターフェース部と前記読出部と前記制御信号生成部とへ出力させて、前記パターン画像記憶処理を実行することが好ましい。この構成によれば、制御部は、記憶部にパターン画像データを記憶させる場合、クロック出力部によって、画像形成部によって原稿画像を形成させる場合のクロック信号の周波数である第1周波数より高い第2周波数のクロック信号をインターフェース部と読出部と制御信号生成部とに出力させる。記憶部にパターン画像データを記憶させる場合には、画像取得部や画像形成部を、インターフェース部、読出部、及び制御信号生成部と同期させる必要がないから、インターフェース部と読出部と制御信号生成部とを、高速のクロック信号に同期させることが容易である。上記構成において、前記制御部は、前記パターン画像記憶処理の終了後、前記画像形成部による画像形成の開始を待つことなく前記クロック出力部が出力するクロック信号の周波数を、前記第2周波数から前記第1周波数に切り換えることが好ましい。この構成によれば、パターン画像記憶処理が終了すれば、すみやかに、インターフェース部と読出部と制御信号生成部とに、画像形成部によって原稿画像を形成させる場合のクロック信号の周波数である第1周波数に切り換えるから、パターン画像記憶処理が終了すれば、画像形成部による原稿画像の形成を適切に行うことが可能となる。上記構成において、前記画像形成部は、前記原稿画像を形成する場合には、予め準備されたトナーで構成されたトナー像を記録紙に形成し、前記ドットカウント部によりカウントされたカウント値を用いて前記トナー残量を検出するトナー残量検出部をさらに備え、前記制御部は、前記画像形成部によって前記原稿画像を形成させる場合、前記原稿画像データのドット数を前記ドットカウント部によりカウントさせ、前記トナー残量検出部により前記トナー残量を検出させることが好ましい。この構成によれば、原稿画像を形成させる場合、ドットカウント部によりカウントされたカウント値を用いてトナー残量を検出するから、原稿画像の形成に伴い減じるトナーの残量が判る。本発明によれば、低コストで、パターン画像データが正しく送信されたか否かをチェックする効率を向上させることが可能となる。以下、本発明の実施の形態について、図面を用いて説明する。図1は、本発明の一実施形態に係る画像形成装置の全体構成の一例を示した断面図である。画像形成装置1は、略直方体形状の筐体構造を有し胴内空間を備えた装置本体2を備える。装置本体2は、シートに対して画像形成処理を行う。装置本体2は、略直方体形状の下部筐体21と、下部筐体21の上方に配設される略直方体形状の上部筐体22と、下部筐体21と上部筐体22とを連結する連結筐体23とを含む。下部筐体21には画像形成のための各種機器が収容され、上部筐体22には原稿画像を光学的に読み取るための各種機器が収容されている。下部筐体21、上部筐体22及び連結筐体23で囲まれる胴内空間が、画像形成後のシートを収容可能な胴内排紙部24とされている。連結筐体23は、装置本体2の右側面の側に配置され、胴内排紙部24へシートを排出するための排出口961が設けられている。胴内排紙部24として利用される前記胴内空間は、装置本体2の前面及び左側面において外部に開放されている。ユーザは、これらの開放部分から手を差し入れ、胴内排紙部24から画像形成後のシートを取り出すことが可能である。前記胴内空間の底面241は、下部筐体21の上面で区画され、排出口961から排出されたシートが積載される。上部筐体22の前面には、操作パネルユニット25が設けられている。操作パネルユニット25は、テンキー、スタートキーなどを含む操作キー及びLCDタッチパネルなどを備え、ユーザからの各種の操作指示の入力を受け付ける。ユーザは、操作パネルユニット25を通じて、印刷されるシートの枚数等を入力したり、印刷濃度等を入力したりすることができる。上部筐体22の上には、画像が読み取られる原稿を押さえる押さえカバー不図示が配設されている。当該押さえカバーは、その後端縁において上部筐体22に対して回動可能に取り付けられている。下部筐体21には、画像形成処理が施されるシートを収容する給紙カセット211が装着されている。給紙カセット211は、下部筐体21装置本体2の前面から手前方向に引出可能である。この給紙カセット211は、自動給紙用に設けられたカセットである。装置本体2の右側面には、ユーザに手差し給紙を行わせるためのマルチトレイユニットMが装着されている。マルチトレイユニットMは、手差しシートが載置される給紙トレイ30と、前記手差しシートを下部筐体21内の画像形成部へ搬入する給紙ユニット40とを含む。給紙トレイ30は、その下端部において下部筐体21に対して開閉自在に取り付けられており、不使用時は閉状態とされる。ユーザは、手差し給紙を行う場合、給紙トレイ30を開き、その上にシートを載置する。下部筐体21の内部には、上方から順に、トナーコンテナ99Y、99M、99C、99K、中間転写ユニット92、画像形成部93、露光ユニット94、及び上述の給紙カセット211が収容されている。画像形成部93は、フルカラーのトナー像を形成するために、イエローY、マゼンタM、シアンC及びブラックKの各トナー像を形成する4つの画像形成ユニット10Y、10M、10C、10Kを備える。各画像形成ユニット10Y、10M、10C、10Kは、感光体ドラム11と、この感光体ドラム11の周囲に配置された、帯電器12、現像装置13、一次転写ローラ14及びクリーニング装置15とを含む。感光体ドラム11は、その軸回りに回転し、その周面に静電潜像及びトナー像が形成される。感光体ドラム11としては、アモルファスシリコンa-Si系材料を用いた感光体ドラムを用いることができる。帯電器12は、感光体ドラム11の表面を均一に帯電する。帯電後の感光体ドラム11の周面は、露光ユニット94によって露光され、静電潜像が形成される。現像装置13は、感光体ドラム11上に形成された静電潜像を現像するために、感光体ドラム11の周面にトナーを供給する。現像装置13は、2成分現像剤用のものであり、攪拌ローラ16、17、磁気ローラ18、及び現像ローラ19を含む。攪拌ローラ16、17は、2成分現像剤を攪拌しながら循環搬送することで、トナーを帯電させる。磁気ローラ18の周面には2成分現像剤層が担持され、現像ローラ19の周面には、磁気ローラ18と現像ローラ19との間の電位差によってトナーが受け渡されることにより形成されたトナー層が担持される。現像ローラ19上のトナーは、感光体ドラム11の周面に供給され、前記静電潜像が現像される。一次転写ローラ14は、中間転写ユニット92に備えられている中間転写ベルト921を挟んで感光体ドラム11とニップ部を形成し、感光体ドラム11上のトナー像を中間転写ベルト921上に一次転写する。クリーニング装置15は、トナー像転写後の感光体ドラム11の周面を清掃する。イエロー用トナーコンテナ99Y、マゼンタ用トナーコンテナ99M、シアン用トナーコンテナ99C、及びブラック用トナーコンテナ99Kは、それぞれ各色のトナーを貯留するものであり、YMCK各色に対応する画像形成ユニット10Y、10M、10C、10Kの現像装置13に、図略の供給経路を通して各色のトナーを供給する。露光ユニット94は、画像形成部93の一部を構成している。露光ユニット94は、光源やポリゴンミラー、反射ミラー、偏向ミラーなどの各種の光学系機器を有し、画像形成ユニット10Y、10M、10C、10Kの各々に設けられた感光体ドラム11の周面に、原稿画像の画像データに基づく光を照射して、静電潜像を形成する。中間転写ユニット92は、中間転写ベルト921、駆動ローラ922及び従動ローラ923を備える。中間転写ベルト921上には、複数の感光体ドラム11からトナー像が重ね塗りされる一次転写。重ね塗りされたトナー像は、給紙カセット211又は給紙トレイ30から供給されるシートに、二次転写部98において二次転写される。中間転写ベルト921を周回駆動させる駆動ローラ922及び従動ローラ923は、下部筐体21によって回転自在に支持される。給紙カセット211は、複数のシートが積層されてなるシート束を収納する。給紙カセット211の右端側の上部には、ピックアップローラ212が配置されている。ピックアップローラ212の駆動により、給紙カセット211内のシート束の最上層のシートが1枚ずつ繰り出され、搬入搬送路26へ搬入される。一方、給紙トレイ30に載置されたシートは、給紙ユニット40の給紙ローラ41の駆動によって、搬入搬送路26へ搬入される。搬入搬送路26の下流側には、二次転写部98、定着ユニット97及び排紙ユニット96を経由して排出口961まで延びるシート搬送路28が設けられている。シート搬送路28の上流部分は、下部筐体21に形成された内壁と、反転搬送ユニット29の内側面を形成する内壁との間に形成されている。なお、反転搬送ユニット29の外側面は、両面印刷の際にシートを反転搬送する反転搬送路291の片面を構成している。シート搬送路28の、二次転写部98よりも上流側にはレジストローラ対27が配置されている。シートは、レジストローラ対27にて一旦停止され、スキュー矯正が行われた後、画像転写のための所定のタイミングで、二次転写部98に送り出される。連結筐体23の内部には、定着ユニット97と排紙ユニット96とが収納されている。定着ユニット97は、定着ローラと加圧ローラとを含み、二次転写部98においてトナー像が二次転写されたシートを加熱及び加圧することで、定着処理を施す。定着処理されたカラー画像付のシートは、定着ユニット97の下流に配置されている排紙ユニット96により、排出口961から胴内排紙部24に向けて排出される。上部筐体22の上面には、第1コンタクトガラス222と第2コンタクトガラス223とが嵌め込まれている。第1コンタクトガラス222は、自動原稿給送装置ADF;図示せずが上部筐体22上に配置される場合に、ADFから自動給送される原稿シートの読取用に設けられている。第2コンタクトガラス223は、手置きされる原稿シートの読取用に設けられている。上部筐体22の内部には、原稿情報を光学的に読み取るための走査機構224と撮像素子225とが収容されている。走査機構224は、光源、移動キャリッジ、反射ミラー等を含み、原稿からの反射光を撮像素子225に導く。撮像素子225は、前記反射光を基にして画像データを生成するする。撮像素子225により得られた画像データは、後述するビデオASICに入力され、当該ビデオASICで画像処理が施された後、露光ユニット94に入力される。図2は、本発明の一実施形態に係る画像形成装置の機能モジュールの一例を示したブロック図である。画像形成装置1は、メインコントローラー100、ROM200、エンジンCPU画像データ送信部300、ビデオASIC400、それぞれ所定の機能を有する複数のデバイス5001~500n、及び、走査機構224及び撮像素子225を含み、原稿の画像データを取得する画像取得部600と、を備える。そして、エンジンCPU300には、シリアルインターフェースIを介して、ビデオASIC400、及び、各デバイス5001~500nが接続されている。メインコントローラー100は、画像形成装置1を統括的に制御する回路である。メインコントローラー100は、CPU、RAM、ROMなどにより構成されている。また、ROM200は、メインコントローラー100によって後述するキャリブレーションを行うためのパターン画像データが予め記憶された記憶媒体である。メインコントローラー100は、撮像素子225により得られた画像データを画像形成部93によりシートに形成する。また、メインコントローラー100は、キャリブレーションを行う。キャリブレーションとは、ROM200に予め記憶されているパターン画像データに基づく画像を中間転写ベルト921に形成し、形成された画像の濃度に基づいて現像装置13における現像バイアス値を調整する処理である。尚、メインコントローラー100は、キャリブレーションを、例えば、所定時間が経過する毎に行ったり、画像形成装置1の電源スイッチがオンされたときに行う。メインコントローラー100は、画像形成部93による画像形成を行う際には、エンジンCPU300に、画像形成の要求を行い、キャリブレーションを行う際には、エンジンCPU300に、ROM200に記憶されているパターン画像データをビデオASIC400に向けて出力することを要求する。また、メインコントローラー100は、画像形成装置1の電源スイッチがオンされたときには、前記キャリブレーションを行うとともに、各デバイス500における設定値を設定することを要求する。エンジンCPU300は、ビデオASIC400及び各デバイス500の制御を行う回路である。エンジンCPU300は、シリアルインターフェースIを通じて、ビデオASIC400及び各デバイス500を制御する。ここにおいて、シリアルインターフェースIに接続されるデバイス500としては、各種用途のデバイスが考えられるが、本実施形態では、デバイス5001として、先述の露光ユニット94が配置されており、デバイス5002として、画像形成ユニット10Y、10M、10C、10Kの各々を動作させるための設定値を記憶するためのEEPROMElectricallyErasableProgrammableReadOnlyMemoryが配置されており、デバイス3として、画像形成装置1の駆動電力を抑制させる省エネルギーモードを実行するための省エネASICが配置されている。エンジンCPU300は、メインコントローラー100から、画像形成部93による画像形成の要求を受け付けたときには、ビデオASIC400に、撮像素子225により得られた画像データをビデオASIC400に送信するとともに、画像処理の要求を行う。また、エンジンCPU300は、メインコントローラー100から、ROM200に記憶されているパターン画像データをビデオASIC400に向けて出力することが要求されたときには、ビデオASIC400に対して、予めROM200に記憶されているパターン画像データと、基準ドット数を示すデータとを送信し、後述するパターン画像記憶処理を要求する。尚、基準ドット数を示すデータは、パターン画像データのドット数を示すデータである。そしてまた、エンジンCPU300は、ビデオASIC400から、パターン画像データと、基準ドット数を示すデータとの再送要求を受け付けたときには、ROM200に記憶されているパターン画像データと、基準ドット数を示すデータとをビデオASIC400に向けて再送する。そしてまた、エンジンCPU300は、各デバイス500において各種の設定を行う。例えば、エンジンCPU300は、露光ユニット94であるデバイス5001に、露光ユニット94が動作するために必要な設定値を記憶させる。或いは、エンジンCPU300は、EEPROMであるデバイス5002に、画像形成ユニット10Y、10M、10C、10Kの各々を動作させるための各種の設定値を記憶させる。或いは、エンジンCPU300は、省エネASICであるデバイス5003に、省エネASICが動作するために必要な設定値を記憶させる。ビデオASIC400は、クロック信号出力部403Aにより出力されたクロック信号と同期して動作して、画像データに所定の画像処理を施す回路である。ビデオASIC400は、エンジンCPU300から出力された画像データに所定の画像処理を施して、当該画像データを表す制御信号を露光ユニット94に出力する。また、ビデオASIC400は、エンジンCPU300から、ROM200に予め記憶されたパターン画像データを受信したときには、エンジンCPU300から送信されたパターン画像データを記憶するパターン画像記憶処理を行う。画像取得部600は、走査機構224及び撮像素子225により画像データを取得する。図3は、ビデオASIC400の機能モジュールの一例を示したブロック図である。ビデオASIC400には、所定周波数のクロック信号を出力するクロック信号出力部403Aが接続されており、ビデオASIC400は、クロック信号出力部403Aから出力されるクロック信号に基づいて動作する。また、ビデオASIC400には、露光ユニット94が接続されており、ビデオASIC400は、画像処理後の画像データを露光ユニット94に向けて出力する。ビデオASIC400は、インターフェースインターフェース部401と、SRAMStaticRandomAccessMemory;記憶部402と、パターンジェネレーター制御信号生成部404と、ドットカウンタードットカウント部405と、ASIC側CPU制御部406と、逓倍器403Bと、分周器403Cと、を備える。インターフェース部401は、エンジンCPU300から送信された画像データ、基準ドット数を示すデータ、及び、先述の各種コマンドを受信する回路である。SRAM402は、エンジンCPU300から送信されたパターン画像データや、ASIC側CPU406により画像処理が施された画像データを記憶する記憶媒体である。逓倍器403Bは、クロック信号出力部403Aから出力されるクロック信号を所定の逓倍比で逓倍する回路である。分周器403Cは、逓倍器403で逓倍されたクロック信号を所定の分周比で逓倍する回路である。これらの逓倍器403B及び分周器403Cは、クロック信号出力部403Aとともに、クロック出力部403を構成している。クロック出力部403には、インターフェース401、SRAM402、及びパターンジェネレーター404が接続されており、これらの回路には、クロック出力部403から出力されたクロック信号が入力される。そして、これらの回路は、前記クロック信号に基づいて動作する。従って、これらの回路は、クロック出力部403から出力されるクロック信号と同期して動作する同期回路を構成している。パターンジェネレーター404は、SRAM402に記憶された画像データを読み出す。そして、パターンジェネレーター404は、読み出した画像データを基にして、画像形成部93による画像形成用の制御信号Sを生成し、ドットカウンター405、或いは、ドットカウンター405及び露光ユニット94に出力する。画像形成用の制御信号Sとしては、一例として、画像を構成するドットの有無を、走査方向に沿って、パルスの有無により表したシリアル信号を用いることができる。このように、パターンジェネレーター404は、SRAM402における画像データを読み出し、画像形成用の制御信号Sを生成するから、読出部と制御信号生成部とを構成している。ドットカウンター405は、パターンジェネレーター405から出力された制御信号Sで表される画像データのドット数をカウントする。ドットカウンター405は、例えば、制御信号Sのパルス数をカウントすることで、画像データのドット数をカウントすることができる。ASIC側CPU406は、ビデオASIC400を統括的に制御する回路である。ASIC側CPU406は、パターン画像記憶処理を行うに先立ち、エンジンCPU300から送られてきた基準ドット数を示すデータをRAMなどのメモリに記憶させる。判定部407は、ASIC側CPU406が、所定の制御プログラムを実行することにより実現される。判定部407は、SRAM402に記憶されたパターン画像データのドット数として得られた、ドットカウンター405によるカウント値が、基準ドット数と等しいか否かを、RAMなどに記憶された、基準ドット数を示すデータを用いて判定する。そして、判定部407は、ドットカウンター405により得られたカウント値が基準ドット数と等しければ、SRAM402に記憶されたパターン画像データが正しいと判定し、等しくなければ、当該パターン画像データに誤りがあると判定する。ASIC側CPU406は、エンジンCPU300から画像処理の要求を受け付けたときには、インターフェース401により受信された画像データに所定の画像処理を施し、SRAM402に記憶させ、制御信号Sをドットカウンター405及び露光ユニット94に向けて出力させる。そうすると、露光ユニット94により感光体ドラム11への露光が実施されるとともに、ドットカウンター405により前記画像データのドット数がカウントされるから、ASIC側CPU406は、ドットカウンター405によるカウント値を受け付けて、当該カウント値に基づいて、トナーコンテナ99Y、99M、99C、及び99Kの各々におけるトナー残量を検出する。このため、ASIC側CPU406は、トナー残量検出部を構成している。尚、ASIC側CPU406によるトナー残量の検出は、前記カウント値と各トナーコンテナにおけるトナー残量との対応付けを表すデータを準備することにより実現することができる。また、ASIC側CPU406は、パターン画像記憶処理の要求を受け付けたときには、パターン画像記憶処理を実行する。ここにおいて、パターン画像記憶処理とは、ASIC側CPU406が、インターフェース401によってパターン画像データを受信させ、受信したパターン画像データをSRAM402に記憶させ、SRAM402に記憶されたパターン画像データの正誤を、判定部407により判定させる処理である。そしてまた、ASIC側CPU406は、判定部407による判定結果に従った処理を行う。図4は、画像形成装置1が、画像形成部93による画像形成を実行しているときにおけるビデオASIC400の動作の概要の一例について示したフローチャートである。先述したように、メインコントローラー100が画像形成を実行するときには、ビデオASIC400は、エンジンCPU300から、画像取得部600により得られた画像データを受信するとともに、画像処理の要求を受け付ける。ビデオASIC400が、画像処理の要求を受け付けたときには、ASIC側CPU406は、逓倍器403Bにおける逓倍率及び分周器403Cにおける分周比を所定の比率にすることにより、クロック出力部403によるクロック信号の周波数を予め定められた第1周波数に設定するステップS1。尚、この第1周波数は、パターン画像記憶処理に用いられる第2周波数よりも低い周波数である。このとき、インターフェース401、SRAM402、及びパターンジェネレーター404は、第1周波数のクロック信号に基づいて、各々同期して動作する。画像形成を行う際には、画像形成部93は、第1周波数のクロック信号と同期して生成された制御信号Sを処理する必要がある。そのため、第1周波数は、画像形成部93が制御信号Sを処理可能となるような周波数に設定されている。そして、エンジンCPU300からは、画像取得部600により得られた画像データが送られてくるので、ASIC側CPU406は、インターフェース401により画像データを受信し、当該画像データに所定の画像処理を施しステップS2、画像処理が施された画像データをSRAM402に記憶させるステップS3。ついで、ASIC側CPU406は、パターンジェネレーター404により、SRAM402に記憶された画像データを読み出させ、制御信号Sを生成させ、制御信号Sを露光ユニット94に向けて出力させるステップS4、S5。尚、本実施形態では、ASIC側CPU406は、画像処理が施された画像データをSRAM402に記憶させているが、この例には限られず、画像処理が施された画像データをSRAM402に記憶させずに、パターンジェネレーター404に出力して、当該画像データに基づく制御信号Sを出力させてもよい。図5は、画像形成装置1が、キャリブレーションを実行しているときにおけるビデオASC400の動作の概要の一例について示したフローチャートである。先述したように、メインコントローラー100がキャリブレーションを実行するときには、ビデオASIC400は、エンジンCPU300から、ROM200に予め記憶されているパターン画像データと、基準ドット数とを示すデータとを受信するとともに、パターン画像記憶処理の要求を受け付ける。ビデオASIC400が、パターン画像記憶処理の要求を受け付けたときには、ASIC側CPU406は、逓倍器403Bにおける逓倍率及び分周器403Cにおける分周比を所定の比率にすることにより、クロック出力部403によるクロック信号の周波数を予め定められた第2周波数に設定するステップS10。尚、この第2周波数は、画像形成部93による画像形成の際における第1周波数よりも高い周波数である。このとき、インターフェース401、SRAM402、及びパターンジェネレーター404は、第2周波数のクロック信号に基づいて、各々同期して動作する。パターン画像記憶処理では、画像形成部93を動作させる必要がないので、第2周波数は、画像形成部93の性能とは無関係に、第1周波数より高い周波数に設定されている。そして、パターン画像データが送られてくるから、ASIC側CPU406は、インターフェース401によりパターン画像データを受信させ、受信したパターン画像データをSRAM402に記憶させるステップS11。また、ASIC側CPU406は、パターン画像データとともに基準ドット数を示すデータが送られてくるから、基準ドット数を示すデータをRAMなどのメモリに記憶させるステップS12。ついで、ASIC側CPU406は、パターンジェネレーター404により、SRAM402に記憶されたパターン画像データを読み出させ、制御信号Sを生成させるステップS13、S14。そして、パターンジェネレーター404は、制御信号Sをドットカウンター405に向けて出力する。そして、ドットカウンター405により、例えば、制御信号Sのパルス数がカウントされるステップS15。そうすると、ドットカウンター405におけるカウント値が、パターン画像データのドット数として得られる。判定部407は、ドットカウンター405により得られたドット数が、エンジンCPU300から出力された基準ドット数と等しいか否かを判定するステップS16。ステップS16における判定において、ドットカウンター405により得られたドット数が基準ドット数と等しいときにはステップS16のYES、ASIC側CPU406は、パターン画像記憶処理を終了し、クロック信号の周波数を第2周波数よりも低い第1周波数に設定するステップS17。このとき、インターフェース401、SRAM402、及びパターンジェネレーター404は、第2周波数のクロック信号に基づいて、各々同期して動作する。そして、ASIC側CPU406は、パターンジェネレーター404により、SRAM402に記憶されたパターン画像データを読み出させ、読み取ったパターン画像データを表した制御信号Sを生成させ、露光ユニット94に向けて出力させるステップS18~S20。また、ステップS16における判定において、ドットカウンター405により得られたドット数が基準ドット数と等しくないときにはステップS16のNO、ASIC側CPU406は、パターン画像記憶処理を終了し、エンジンCPU300に対して、パターン画像データと、基準ドット数を示したデータとの再送要求を行うステップS21。すると、再送要求を受け付けたエンジンCPU300からは、パターン画像データと基準ドット数を示したデータとが再送されるから、ASIC側CPU406は、ステップS11~S16、及びS21における処理を、ドットカウンター405により得られるドット数が基準ドット数と等しいと判定されるまでの間、繰り返す。以上のように、ビデオASIC400は、エンジンCPU300からパターン画像データを受信するとともにパターン画像記憶処理の要求を受け付けたときには、SRAM402にパターン画像データを記憶させ、当該パターン画像データのドット数が基準ドット数と等しいか否かを判定するから、エンジンCPU300とビデオASIC400との間でやりとりをすることなく、パターン画像データの正誤が判定できる。そのため、画像形成装置1の電源スイッチがオンされたときのように、エンジンCPU300からビデオASIC400及び各デバイス500へのアクセスが競合するおそれがある場合にも、パターン画像データの正誤を効率良く判定することが可能となる。尚、本実施形態では、ASIC側CPU406が制御部を構成しているが、エンジンCPU300が制御部を構成していてもよい。また、判定部407はビデオASIC400側に配置されているが、エンジンCPU300に判定部407としての機能を持たせてもよい。この場合、エンジンCPU300は、ドットカウンター405により得られたドット数を表す情報をビデオASIC400から受け取り、当該ドット数が予め準備された基準ドット数と等しいか否かを判定する。そして、エンジンCPU300は、その判定結果を、ビデオASIC400のASIC側CPU406に通知する。