"第1の分周比により基準クロック信号を分周して制御信号を出力する分周手段と、前記制御信号に基づき電源電圧をスイッチングして駆動信号を出力するスイッチ手段と、所定の共振周波数を有し、前記駆動信号により駆動されて高電圧を出力する圧電トランスと、前記高電圧を低電圧に変換して変換電圧xを出力する出力変換手段と、前記駆動信号の周波数の制御値である第2の分周比を保持しつつ、前記第2の分周比を演算制御して第3の分周比を出力する第1の演算手段と、前記変換電圧xに基づき、前記圧電トランス補正値yを算出する第2の演算手段と、前記圧電トランス補正値yと前記第3の分周比とを演算して前記分周手段に与える前記第1の分周比を算出する第3の演算手段と、を備えた高圧電源装置であって、前記第2の演算手段は、使用する前記圧電トランスの特性ばらつき標準品における前記共振周波数より高い周波数において前記圧電トランスを駆動した時の前記変換電圧xから、下記の数式に従い、前記圧電トランス補正値yを算出することを特徴とする高圧電源装置。y=αx十β但し、α,βは実数請求項1記載の高圧電源装置は、更に、前記第3の分周比を保持する分周比保持手段と、前記圧電トランス補正値yを記憶する記憶手段と、を備え、前記第3の演算手段は、前記記憶手段に記憶された前記圧電トランス補正値yと、前記分周比保持手段に保持された前記第3の分周比と、を演算して前記分周手段に与える前記第1の分周比を算出することを特徴とする高圧電源装置。請求項2記載の高圧電源装置は、更に、前記基準クロック信号を発生する発振手段と、前記圧電トランスから出力された前記高電圧を整流して直流の高電圧を出力する整流手段と、を備え、前記出力変換手段は、前記直流の高電圧を低電圧に変換して直流の前記変換電圧xを出力することを特徴とする高圧電源装置。前記圧電トランスの特性ばらつき標準品における前記共振周波数より高い前記周波数は、前記共振周波数に対して2~4の範囲で高い周波数であることを特徴とする請求項1~3のいずれか1項に記載の高圧電源装置。請求項1~4のいずれか1項に記載の高圧電源装置を備え、前記高圧電源装置から出力される前記高電圧により駆動されて記録媒体に画像を形成することを特徴とする画像形成装置。しかしながら、従来の画像形成装置に用いられる高圧電源装置では、圧電トランスの製造ばらつき等による個々の入出力特性の違いにより、複数の圧電トランスを同一の制御で駆動及び昇圧動作を行うことが困難であった。本発明の高圧電源装置は、第1の分周比により基準クロック信号以下単にクロックという。を分周して制御信号を出力する分周手段と、前記制御信号に基づき電源電圧をスイッチングして駆動信号を出力するスイッチ手段と、所定の共振周波数を有し、前記駆動信号により駆動されて高電圧を出力する圧電トランスと、前記高電圧を低電圧に変換して変換電圧xを出力する出力変換手段と、前記駆動信号の周波数の制御値である第2の分周比を保持しつつ、前記第2の分周比を演算制御して第3の分周比を出力する第1の演算手段と、前記変換電圧xに基づき、前記圧電トランス補正値yを算出する第2の演算手段と、前記圧電トランス補正値yと前記第3の分周比とを演算して前記分周手段に与える前記第1の分周比を算出する第3の演算手段と、を備えた高圧電源装置であって、前記第2の演算手段は、使用する前記圧電トランスの特性ばらつき標準品における前記共振周波数より高い周波数において前記圧電トランスを駆動した時の前記変換電圧xから、下記の数式に従い、前記圧電トランス補正値yを算出することを特徴とする。y=αx十β但し、α,βは実数本発明の画像形成装置は、前記高圧電源装置を備え、前記高圧電源装置から出力される前記高電圧により駆動されて記録媒体に画像を形成することを特徴とする。本発明の高圧電源装置及び画像形成装置によれば、第2の演算手段により算出した圧電トランス補正値と、第1の演算手段から出力された第3の分周比と、を第3の演算手段により演算して第1の分周比を求め、分周手段により、その第1の分周比によって基準クロックを分周して、圧電トランスの駆動を制御する制御信号を生成するようにしている。そのため、圧電トランスの製造ばらつき等による個々の入出力特性の違いによらず、複数の圧電トランスを同一の制御で駆動して昇圧動作を行うことができ、オーバシュートなく安定して且つ高速に高電圧出力立ち上げを行うことが可能になる。本発明を実施するための形態は、以下の好ましい実施例の説明を添付図面と照らし合わせて読むと、明らかになるであろう。但し、図面はもっぱら解説のためのものであって、本発明の範囲を限定するものではない。画像形成装置の構成図2は、本発明の実施例1における高圧電源装置を備えた画像形成装置を示す構成図である。この画像形成装置1は、例えば、電子写真方式のカラー画像形成装置であり、複数色の現像装置2例えば、ブラック現像装置2K、イエロー現像装置2Y、マゼンタ現像装置2M、及びシアン現像装置2Cと、複数色の露光装置としての発光ダイオード以下LEDという。ヘッド3例えば、ブラックLEDヘッド3K、イエローLEDヘッド3Y、マゼンタLEDヘッド3M、及びシアンLEDヘッド3Cとを備えている。各色の現像器2=2K,2Y,2M,2C内には、各色のトナーカートリッジ4=4K,4Y,4M,4C、各色の帯電ローラ5=5K,5Y,5M,5C、各色の供給ローラ6=6K,6Y,6M,6C、各色の現像ローラ7=7K,7Y,7M,7C、各色の現像ブレード8=8K,8Y,8M,8C、各色の感光体ドラム9=9K,9Y,9M,9C、及び、各色のクリーニングブレード10=10K,10Y,10M,10Cが設けられている。各現像器2は、内部の各感光体ドラム10に接している各帯電ローラ5によって一様に帯電されるようになっている。帯電された各感光体ドラム9は、各LEDヘッド3の発光によって静電潜像が形成される。各供給ローラ6は、現像剤としてのトナーを各現像ローラ7へ供給するものである。各現像ブレード8が、各現像ローラ7の表面に一様にトナー層を形成すると、各感光体ドラム9上にトナー像が現像される構成になっている。各クリーニングブレード10は転写後の残トナーをクリーニングするものである。各トナーカートリッジ4は、各現像器2内に着脱可能に取り付けられ、内部のトナーを各現像器2に供給する構成になっている。各現像器2の下方向には、各色の転写ローラ11=11K,11Y,11M,11C、転写ベルト駆動ローラ12、及び転写ベルト従動ローラ13が設けられている。各転写ローラ11は、転写ベルト14の裏面から転写位置に、バイアス電圧以下単にバイアスという。が印加可能に配置されている。転写ベルト駆動ローラ12及び転写ベルト従動ローラ13は、転写ベルト14を張架し、そのローラ12,13の駆動によって記録媒体例えば、用紙が搬送可能な構成になっている。転写ベルト14の近傍には、クリーニングブレード15及びクリーナ容器16が設けられ、更に、その転写ベルト14の下方向に、用紙カセット17が着脱可能に取り付けられている。クリーニングブレード15は、転写ベルト14上のトナーを掻き落とせるようになっていて、その掻き落とされたトナーが、クリーナ容器16に収容される。用紙カセット17内には、用紙17aが積載される。用紙カセット117の先端と転写ベルト駆動ローラ12との間には、給紙ローラ18、用紙ガイド19、一対のレジストローラ20,21、及び用紙検出センサ22が配設されている。給紙ローラ18は、用紙カセット17から用紙17aを取り出して、用紙ガイド19へ給紙する。給紙された用紙17aは、用紙ガイド19に沿って搬送され、停止状態の一対のレジストローラ20,21に突き当たってスキュー補正ずれ補正される。一対のレジストローラ20,21は、用紙17aのスキュー補正後に所定タイミングで駆動され、その用紙17aを転写ベルト14へ搬送する構成になっている。用紙検出センサ22は、接触又は非接触で用紙17aの通過を検出し、この検出信号によって一対のレジストローラ20,21、複数の現像器2、転写ベルト駆動ローラ12、及び複数の転写ローラ11等が動作するようになっている。転写ベルト従動ローラ13の下流側には、定着器23が配設されている。定着器23は、一対の熱定着ローラ24,25を有し、用紙17a上のトナー像を熱と圧力によって定着するものである。この定着器23の下流側には、一対の排出ローラ26,27、用紙ガイド27、及び排紙トレー29が設けられている。用紙17aは、一対の排出ローラ26,27により、用紙ガイド28に沿って搬送され、排紙トレー29にフェースダウンで排出される構成になっている。図3は、図2の画像形成装置1における制御回路の構成を示すブロック図である。図2の画像形成装置1を制御する制御回路は、図示しない外部機器との間でデータを送受信するホストインタフェース部31を有し、このホストインタフェース部31に、コマンド/画像処理部32を介してLEDヘッドインタフェース部33及びプリンタエンジン制御部34が接続されている。プリンタエンジン制御部34には、モータ制御部35及び高圧制御部36が接続され、この高圧制御部36に、帯電バイアス発生部37、現像/供給バイアス発生部38、及び転写バイアス発生部39が接続されている。ホストインタフェース部31は、コマンド/画像処理部32にデータを送受信する機能を有している。コマンド/画像処理部32は、ホストインタフェース部31から受信したデータを処理し、この処理結果をプリンタエンジン制御部34へ出力すると共に、画像データをLEDヘッドインタフェース部33へ出力するものである。LEDヘッドインタフェース部33は、プリンタエンジン制御部34によってヘッド駆動パルス等を制御され、各色のLEDヘッド3=ブラックLEDヘッド3K、イエローLEDヘッド3Y、マゼンタLEDヘッド3M、シアンLEDヘッド3Cを発光させるものである。プリンタエンジン制御部34は、モータ制御値をモータ制御部35へ与えると共に、帯電バイアス、現像バイアス、転写バイアス等の制御値を高圧制御部36へ与え、モータ制御部35及び高圧制御部36を制御する機能を有している。高圧制御部36は、帯電バイアス発生部37、現像/供給バイアス発生部38、及び転写バイアス発生部39に信号を与えて制御するものである。帯電バイアス発生部37及び現像/供給バイアス発生部38は、各色の現像器2=ブラック現像器2K、イエロー現像器2Y、マゼンタ現像器2M、シアン現像器2C内の各色の帯電ローラ5=5K,5Y,5M,5C、供給ローラ6=6K,6Y,6M,6C、及び現像ローラ7=7K,7Y,7M,7Cにそれぞれ印加する帯電バイアス及び現像/供給バイアスを発生する機能を有している。転写バイアス発生部39は、各色の転写ローラ11=11K,11Y,11M,11Cに印加する転写バイアスを発生する機能を有している。プリンタエンジン制御部34には、用紙検出センサ22が接続されており、この用紙検出センサ22の検出信号が、転写バイアスの発生タイミング、及び各LEDヘッド3=3K,3Y,3M,3Cの点灯タイミングを調整するために用いられる。モータ制御部35は、給紙モータ40、搬送モータ41、転写ベルト駆動モータ42、定着器駆動モータ43、ブラック感光体ドラム駆動モータ44K、イエローマゼンタシアン感光体ドラム駆動モータ44YMCを所定のタイミングで駆動するものである。又、プリンタエンジン制御部34には、エンジン補正値記憶部45と、定着器23に設けられた温度検出用のサーミスタ46及び定着器加熱用の定着器ヒータ47と、が接続されている。定着器ヒータ47は、サーミスタ46の温度検出値に応じてプリンタエンジン制御部34によって温度制御される。図1は、本発明の実施例1における図2の画像形成装置1に設けられる高圧電源装置の構成を示すブロック図である。この高圧電源装置100は、例えば、プリンタエンジン制御部34により制御されて転写バイアスを出力する転写バイアス用の高圧電源装置であり、図3中の高圧制御部36及び転写バイアス発生部39により構成されている。各色の転写ローラ11=11K,11Y,11M,11Cに供給するための転写バイアスは、シアンC、マゼンタM、イエローY、ブラックKの各チャンネルそれぞれ独立に制御するものであるが、その構成が全て同一のものであるので、以下では1チャンネルについてのみ説明する。転写バイアス用の高圧電源装置100を制御するプリンタエンジン制御部34は、リセット信号RESETを出力する出力ポートOUT1、転写バイアス出力オン信号ONを出力する出力ポートOUT2、テストモード信号TESTを出力する出力ポートOUT3、及び、出力目標である転写バイアスの目標値DATA例えば、8ビット、以下8bitという。を出力する出力ポートOUT4等を有し、これらの出力ポートOUT1~OUT4に、高圧電源装置100内の高圧制御部36が接続されている。高圧電源装置100内の高圧制御部36は、転写バイアス発生部39を制御するものであり、例えば、特定の用途向けに複数機能の回路を1つにまとめた集積回路であるエーシックApplicationSpecificIntegratedCircuit、以下ASICという。、中央処理装置以下CPUという。を内蔵したマイクロプロセッサ、あるいは、ユーザが独自の論理回路を書き込みことができるゲートアレイの一種であるフィールドプログラマブルゲートアレイFieldProgrammableGateArray、以下FPGAという。等により構成されている。この高圧制御部36は、リセット信号RESETを入力する入力ポートIN11、転写バイアス出力オン信号ONを入力する入力ポートIN12、テストモード信号TESTを入力する入力ポートIN13、目標値DATAを入力する入力ポートIN14、転写バイアス発生部39側からの電圧比較結果を入力する2つの入力ポートIN15,IN16、転写バイアス発生部39側からのデジタル信号を入力する入力ポートIN17、及び複数の出力ポートOUT11~OUT13等を有している。なお、本実施例1では、高圧制御部36が、高圧電源装置100内に設けられているが、プリンタエンジン制御部34内に設けても良い。高圧制御部36により制御される転写バイアス発生部39は、所定の直流以下DCという。電圧を出力するDC電源101を有し、このDC電源101に、スイッチング手段としての圧電トランス駆動回路110が接続されている。圧電トランス駆動回路110は、スイッチング素子等で構成され、高圧制御部36の出力ポートOUT1から出力される矩形パルスからなる制御信号S36により、DC電源101のDC電圧をスイッチングして矩形パルスからなる駆動信号S110を出力する回路であり、この出力側に、圧電トランス120が接続されている。圧電トランス120は、圧電セラミック等の圧電振動子の共振現象を利用し、圧電トランス駆動回路110から供給される駆動信号S110を昇圧して高圧の交流以下ACという。出力電圧S120を2次側から出力するものであり、この2次側に、整流手段としての整流回路130が接続されている。整流回路130は、圧電トランス120の2次側から出力される高圧のAC出力電圧S120を正極性のDC出力電圧S130に変換する回路であり、この出力側に、出力変換手段としての出力電圧変換手段140と、出力負荷190とが接続されている。出力負荷190は、転写手段である図3中の各色の転写ローラ11=11K,11Y,11M,11Cに相当する。出力電圧変換手段140は、圧電トランス120から出力される高圧のDC出力電圧S130を、変換電圧xとしての所定のDC変換電圧S140例えば、0~3.3Vに変換するものであり、この出力側に、第1及び第2の電圧比較手段150,160と、例えば8bitのアナログ/デジタルコンバータ以下ADCという。181と、が接続されている。第2の圧電比較手段160の入力側には、制御用比較信号生成部170の出力側が接続されている。更に、第1の電圧比較手段150及び制御用比較信号生成部170の入力側には、デジタル/アナログコンバータ以下DACという。180の出力側が接続されている。DAC180の入力側は、高圧制御部36の出力ポートOUT13に接続されている。高圧制御部36は、プリンタエンジン制御部34の出力ポートOUT4から出力される目標値DATA即ち、DC出力電圧S130の出力目標に相当するデータを入力ポートIN14から入力すると、その目標値DATAに対応したデジタル値を出力ポートOUT13からDAC180へ出力する機能を有している。DAC180は、出力ポートOUT13から出力されるデジタル値をアナログ値に変換して、目標電圧値S180例えば、0~3.3Vを第1の電圧比較手段150及び制御用比較信号生成部170へ出力する機能を有している。第1の電圧比較手段150は、出力電圧変換手段140のDC変換電圧S140と、DAC180から出力される目標電圧値S180と、を比較して、比較結果を高圧制御部36の入力ポートIN15へ与える機能を有している。制御用比較信号生成部170は、DAC180から出力される目標電圧値S180を入力し、高圧制御部36の出力ポートOUT12から出力される信号に基づき、制御用の比較信号S170を生成して第2の電圧比較手段160へ与えるものである。第2の電圧比較手段160は、出力電圧変換手段140のDC変換電圧S140と、制御用比較信号生成部170から与えられる比較信号S170と、を比較して、比較結果を高圧制御部36の入力ポートIN16へ与える機能を有している。又、DAC181は、出力電圧変換手段140のDC出力電圧をデジタル値に変換して、高圧制御部36の入力ポートIN17へ与えるものである。図4は、図1の構成例を示す回路図である。高圧制御部36には、クロック入力ポートCLKIN及びクロック出力ポートCLKOUTが設けられ、このポートCLKIN,CLKOUTに、発振手段としての発振回路102が接続されている。発振回路102は、高圧制御部36の例えば25MHzのクロックCLKを生成するための回路であり、高圧制御部36のクロック入力ポートCLKIN及びクロック出力ポートCLKOUT間に接続された発振子102aと、この発振子102aを安定動作させるための2つの抵抗102b,102c及び2つのコンデンサ102d,102eと、により構成されている。高圧制御部36の出力ポートOUT11と、例えばDC24VのDC電源101とには、圧電トランス駆動回路110が接続されている。24VDC電源101は、例えば、図示しない低圧電源装置によって商用AC電源から変圧整流することによって供給される。圧電トランス駆動回路110は、高圧制御部36の出力ポートOUT11から出力される制御信号S36を入力し、圧電トランス120を駆動するための駆動信号S110を生成する回路であり、制御信号S110を入力する2つの抵抗111,112と、この抵抗111を介して入力される制御信号S110によりオン/オフ動作するスイッチング素子例えば、NチャンネルパワーMOSFET、以下単にFETという。113と、このFET113のドレイン及びソース間に接続されたオートトランス114及びコンデンサ115を有するLC共振回路と、により構成されている。この圧電トランス駆動回路110では、高圧制御部36の出力ポートOUT11から出力された制御信号S36が、抵抗111を介してFET113のゲートに入力されると、このFET113がオン/オフ動作し、DC電源101から供給されたDC24Vがスイッチングされる。スイッチングされた電圧は、オートトランス114及びコンデンサ115を有するLC共振回路により共振され、このLC共振回路から正弦半波の駆動信号S110が出力され、圧電トランス120の1次側入力端子121に入力される。圧電トランス120の1次側入力端子121に入力される正弦半波の駆動信号S110におけるピーク値は、100Vpeak程度になるように回路定数が調整されている。圧電トランス120は、1次側入力端子121に入力される正弦半波の駆動信号S110により振動し、その駆動信号S110を昇圧してFET113のスイッチング周波数即ち、出力ポートOUT11から出力される制御信号S36の周波数に応じた昇圧比の高圧のAC出力電圧S120を、2次側出力端子122から出力して、整流回路130へ与えるものである。整流回路130は、圧電トランス120の2次側出力端子122から出力される高圧のAC出力電圧S120を、高圧の正極性のDC出力電圧S130に変換する回路であり、2つの整流ダイオード131,132、及びコンデンサ132により構成されている。この整流回路130の出力側には、出力電圧変換手段140及び出力負荷190が接続されている。出力負荷190は、金属接点を介して接続された転写手段の負荷であり、抵抗191を介して、転写負荷192である各転写ローラ11=11K,11Y,11M,11Cに接続されている。出力電圧変換手段140は、整流回路130から出力される高圧のDC出力電圧S130を低圧のDC変換電圧S140例えば、0~3.3Vに分圧する2つの分圧抵抗141,142と、その分圧されたDC変換電圧S140のノイズを除去して出力する抵抗143及びコンデンサ144からなるノイズ除去フィルタと、により構成されている。例えば、分圧抵抗141は100MΩ、分圧抵抗142は33kΩ、抵抗143は10kΩ、及び、コンデンサ144は0.1μFである。この出力電圧変換手段140内のノイズ除去フィルタには、第1及び第2の電圧比較手段150,160が接続されると共に、演算増幅器以下オペアンプという。145のボルテージフォロアを介してADC181が接続されている。第1の電圧比較手段150は、出力電圧変換手段140のDC変換電圧S140とDAC180から出力される目標電圧値S180とを比較して比較結果を出力するコンパレータ151と、その比較結果をプルアップして高圧制御部36の入力ポートIN15に入力する抵抗152及びDC3.3VのDC電源103と、により構成されている。DC電源103のDC3.3Vは、図示しない低圧電源生成手段により生成される。第2の電圧比較手段160は、コンパレータ161と、このコンパレータ161から出力される比較結果をプルアップして高圧制御部36の入力ポートIN16に入力する抵抗162及び3.3VDC電源103と、により構成されている。コンパレータ161は、出力電圧変換手段140のDC変換電圧S140と、抵抗177及びコンデンサ178からなるノイズ除去フィルタを介して入力される制御用比較信号生成部170の比較信号S170と、を比較して、比較結果を出力する回路である。その比較結果は、抵抗162及び3.3VDC電源103によりプルアップされ、高圧制御部36の入力ポートIN16に入力される。高圧制御部36に設けられた出力ノードOUT12は、制御用比較信号生成に用いる4bit=bit0~3の信号を出力するポートであり、その各bit0~bit3の信号が、各抵抗104-0~104-3を介して制御用比較信号生成部170に入力される構成になっている。制御用比較信号生成部170は、DAC180から出力される目標電圧値S180を増幅するオペアンプ171及び抵抗172,173からなる増幅回路と、この増幅回路の出力側に並列に接続された4つの抵抗174-0~174-3と、この各抵抗174-0~174-3とグランドGNDとの間にコレクタ及びエミッタがそれぞれ接続された4つのNPNトランジスタ175-0~175-3と、このNPNトランジスタ175-0~175-3のコレクタ側に接続された9つの抵抗176-0~176-8からなるR2R梯子型抵抗回路と、により構成されている。各NPNトランジスタ175-0~175-3のベースは、各抵抗104-0~104-3を介して、高圧制御部36における4bitの出力ポートOUT12に接続されている。この制御用比較信号生成部170では、出力する比較信号S170を、出力ポートOUT12の4bit信号によって0~Fh=0~15まで16段階の値に制御する構成になっている。制御用比較信号生成部170から出力される比較信号S170は、最大値が、DAC180から出力される目標電圧値S180の2倍となるように、各抵抗172,173,174-0~174-3,176-0~176-9の抵抗値を決定されている。本実施例1では、例えば、抵抗172が10kΩ、抵抗173が39kΩ、抵抗174-0~174-3が7.5kΩ、抵抗176-0~176-3が30kΩ、及び、抵抗176-4~176-8が15kΩに設定されている。図5は、図4中の高圧制御部36の構成を示す回路ブロック図である。この高圧制御部36の回路は、論理記述言語等により記述され、ASIC化されている。高圧制御部36の入力ポートIN14に入力される目標値DATAは、高圧出力の目標電圧値を示す8bit値である。図5では、説明を簡単にするために、1チャンネル分の目標値DATAしか図示されていないが、実際は転写バイアス出力4チャンネル分を各チャンネル毎に、シリアルデータ処理部235で処理した後、出力ポートOUT13からDAC180へ出力するようになっている。出力ポートOUT11からは、矩形パルスからなる制御信号S36が、圧電トランス駆動回路110へ出力される。入力ポートIN15には、8bitカウンタ200が接続されている。8bitカウンタ200は、電圧比較手段150の比較結果をクロック周期毎にデジタル値として判定し、カウントするものであり、この出力側に、一時記憶部201-1が接続されている。一時記憶部201-1は、8bitカウンタ200の値を記憶するものである。8bitカウンタ200は、2値化パルス生成部220内における分周手段としての分周器223の出力信号の立ち上がりエッジでクリアCLRされ、同時に、そのクリア直前の8bitカウンタ200の値が、一時記憶部201-1にセットSETされるようになっている。高圧制御部36には、フラグ1bit付きの12bitカウンタ202が設けられている。12bitカウンタ202は、クロック周期でカウントアップするものであり、この出力側に、インバータ203、セレクタ204、12bitカウンタ205、及び一時記憶部201-2が接続されている。インバータ203は、12bitカウンタ202の出力値4bit=bit10~7を入力し、この入力値をビット反転してセレクタ204へ出力するものである。セレクタ204は、12bitカウンタ202における出力値4bit=bitl0~7及び出力値1bit=bit11と、インバータ203の出力値とを入力し、12bitカウンタ202のbit11が0の時は、インバータ203の出力値4bitを選択して出力ポートOUT12へ出力し、12bitカウンタ202のbit1が1の時は、12bitカウンタ202のbitl0~7を選択して出力ポートOUT2へ出力するものである。出力ポートOUT12から出力された信号は、制御用比較信号生成部170へ入力される。12bitカウンタ205は、入力ポートIN16から入力される電圧比較手段160の比較結果を、クロック周期毎にデジタル値として判定してカウントし、このカウント値12bitを一時記憶部201-2へ出力し、12bitカウンタ202のオーバフラグ1bitが立った時点で、そのカウント値がクリアCLRされるものである。一時記憶部201-2は、12bitカウンタ205のカウント値12bitを記憶し、12bitカウンタ202のオーバフラグ1bitが立った時点で、クリア直前の12bitカウンタ205のカウント値12bitをセットSETするものである。一時記憶部201-1の出力側及び入力ポートIN12には、比較器206が接続され、この比較器206の出力側に、第1の演算手段としての演算器210-1が接続されている。比較器206は、入力ポートIN12から入力される転写バイアス出力オン信号ONにより動作を開始し、一時記憶部201-1の出力値8bitと、2値化パルス生成部220内の第3の演算手段としての演算器210-2の出力値8bitと、を比較して比較結果3bitを第1の演算手段としての演算器210-1へ出力するものである。演算器210-1は、比較器206の比較結果3bitと、8bit乗算器233の出力値16bitと、第3の分周比である分周比値を保持する分周比保持手段としての19bitレジスタ211の値とに基づき、次の制御ステップでの第3の分周比である分周比値を演算するものである。演算器210-1の演算周期即ち、制御ステップ時間は、制御周期値レジスタ231に記憶されており、この制御周期値レジスタ231の値12bitがセットされたタイマカウンタ230が、クロック周期でカウントダウンして0になったら、演算器210-1が演算を行う。ここでは一例として、制御周期値レジスタ231の値はDACh=3500とし、クロック周波数25MHzであるから、140μs周期で演算器210-1が演算を行う。演算器210-1には、分周比値19bitの上限である分周比カウンタ上限値を記憶する分周比カウンタ上限値レジスタ207と、分周比値19bitの下限である分周比カウンタ下限値を記憶する分周比カウンタ下限値レジスタ208と、その分周比カウンタテストモード値19bitを記憶するテストモード値レジスタ209とが接続されている。19bitレジスタ211の出力側には、2値化パルス生成部220が接続されている。2値化パルス生成部220は、19bitレジスタ211の出力側に接続された演算器210-2と、この演算器210-2の出力側に接続されたフラグ1bit付きの11bit誤差保持レジスタ221及び加算器222と、この加算器222の出力側に接続された8bit分周器223と、この分周器223の出力側に接続された出力セレクタ224とにより、構成されている。演算器210-2は、19bitレジスタ211の値に対して、記憶手段としての圧電トランス補正値記憶部234に記憶されている符号付き12bitの圧電トランス補正値を加減算し、この加減算値の下位11ビット=bit10~0をフラグ1bit付き誤差保持レジスタ221へ出力し、加減算値の上位8bitを加算器222へ出力するものである。加算器222は、演算器210-2の上位8bitと、誤差保持レジスタ221の1bitオーバフローフラグとを加算し、この加算結果である第1の分周比としての出力値8bitを分周器223へ出力するものである。分周器223は、加算器222の出力値8bitに基づいて25MHzのクロックCLKを分周し、この分周結果である矩形パルスからなる制御信号を、誤差保持レジスタ221及び出力セレクタ224へ出力するものである。誤差保持レジスタ221は、分周器223から出力される矩形パルスの立ち上がりエッジで0にクリアされる。出力セレクタ224は、入力ポートIN12から入力される転写バイアス出力オン信号ONを選択信号Selectとして、入力信号を切り換えて出力するものであり、転写バイアス出力オン信号ONが論理Hの時には、分周器223で設定された周期で約30Duty分周器223の出力値の1/21/321/64、即ち、1bit右シフトした値5bit右シフトした値6bit右シフトした値の矩形パルスからなる制御信号S36を出力ポートOUT11へ出力し、転写バイアス出力オン信号ONが論理Lの時には、グランドGNDレベルの0を出力ポートOUT11へ出力する機能を有している。19bitレジスタ211の出力値8bit=bit17~10側には、2つのテーブルレジスタ232-2,232-3が接続され、更に、そのテーブルレジスタ232-2の出力側に、乗算器233が接続されると共に、そのテーブルレジスタ232-3の出力側に、テーブルレジスタ232-1が接続されている。テーブルレジスタ232-2は、19bitレジスタ211の出力信号の上位8bit=bit17~10の値を基に、8bit値を乗算器233へ出力するものである。テーブルレジスタ232-3は、19bitレジスタ211の出力値の上位8bit=bit17~10の値を基に、3bit値をテーブルレジスタ232-1へ出力するものである。テーブルレジスタ232-1は、テーブルレジスタ232-3の3bit値と、一時記憶部201-2の出力値12bitとに基づき、出力値8bitを乗算器233へ出力するものである。乗算器233は、テーブルレジスタ232-1の出力値8bitと、テーブルレジスタ232-2の出力値8bitとを乗算し、乗算結果である出力値16bitを演算器210-1へ出力するものである。又、8bitADC181のデジタル値が入力される入力ポートIN17には、第2の演算手段としての演算器210-3を介して、圧電トランス補正値記憶部234が接続されている。演算器210-3は、入力ポートIN13からのテストモード信号TESTを活性化信号Activeとして入力して動作を開始し、圧電トランス補正値を演算して、この演算結果を圧電トランス補正値記憶部234へ出力するものである。圧電トランス補正値記憶部234は、演算器210-3で演算された圧電トランス補正値を記憶し、この記憶している符号付き12bitを2値化パルス生成部220内の演算器210-2へ出力し、入力ポートIN13からのテストモード信号TESTをクリア信号CLRとして入力すると、記憶値がクリアされる機能を有している。実施例1の画像形成装置の全体の動作図2及び図3を参照して、本実施例1における画像形成装置全体の概略の動作を説明する。図2の画像形成装置1において、図3中のホストインタフェース部31は、図示しない外部機器から、PDL等で記述された印刷データを入力する。入力された印刷データは、コマンド/画像処理部32によってビットマップデータに変換され、LEDヘッドインタフェース部33及びプリンタエンジン制御部34へ出力される。そして、プリンタエンジン制御部34により、LEDヘッドインタフェース部33、モータ制御部35、及び高圧制御部36等が制御される。プリンタエンジン制御部34は、定着器23に設けられたサーミスタ46の検出信号に応じて定着器ヒータ47を制御することにより、定着器23内の一対の熱定着ローラ24,25を所定温度にした後、印字動作を開始する。モータ制御部35で制御される給紙モータ40により、給紙ローラ18が駆動すると、用紙カセット17内に積載された用紙17aが1枚ずつ取り出され、用紙ガイド19へ給紙される。給紙された用紙17aは、用紙ガイド19に沿って搬送され、停止状態の一対のレジストローラ20,21に突き当てられてスキューが補正される。次に、用紙17aの通過が用紙検出センサ22で検出され、この検出信号がプリンタエンジン制御部34へ送られ、モータ制御部35の制御により、画像形成動作に同期したタイミングで搬送モータ41、転写ベルト駆動モータ42、定着器駆動モータ43、及び複数の感光体ドラム駆動モータ44K,44YMCが駆動を開始する。同時に、LEDヘッドインタフェース部33の動作により、複数のLEDヘッド3=3K,3Y,3M,3Cが駆動を開始し、高圧制御部36により制御される帯電バイアス発生部37及び現像/供給バイアス発生部38の動作により、複数の現像器2=2K,2Y,2M,2Cが駆動を開始し、更に、高圧制御部36により制御される転写バイアス発生部39の動作により、複数の転写ローラ11=11K,11Y,11M,11Cが駆動を開始する。前記搬送モータ41の駆動が開始されると、一対のレジストローラ20,21によって用紙17aが転写ベルト14上へ搬送される。各現像器2=2K,2Y,2M,2Cは、電子写真プロセスにより、内部の各感光体ドラム9=9K,9Y,9M,9Cにトナー像を形成する。この時、前記ビットマップデータに応じて各LEDヘッド3=3K,3Y,3M,3Cが点灯される。各転写ローラ11=11K,11Y,11M,11Cに印加された転写バイアスにより、各現像器2=2K,2Y,2M,2Cで現像された4色のトナー像が、転写ベルト14上を搬送される用紙17aに転写される。4色のトナー像が転写された用紙17aは、定着器23によってその4色のトナー像が加圧及び加熱されて定着された後、一対の排出ローラ26,27により、用紙ガイド28に沿って搬送され、排紙トレー29へフェースダウンで排出される。実施例1の高圧電源装置の概略の動作図6-1及び図6-2は、図1中のDC出力電圧S130[V]、ADC181の入力電圧[VであるDC変換電圧S140、ADC181の出力値8bit、及び目標値DATA8bitの関係を示す図である。図7a、bは、図1中の制御信号S36及び駆動信号S110を示す波形図である。図6-1、図6-2及び図7a、bを参照しつつ、図1の高圧電源装置100の概略の動作を説明する。なお、本実施例1における転写バイアスは、画像形成装置1の4色、即ち高電圧出力4チャンネルそれぞれ独立に制御するが、各制御の構成及び動作が同一であるので、以下、1チャンネルについてのみ動作を説明する。プリンタエンジン制御部34は、図3中の用紙検出センサ22による用紙検出信号を基準として、所定のタイミングで、4色K,Y,M,Cの転写バイアスを順次オン、即ち出力ポートOUT2から出力する転写バイアス出力オン信号ONをHにする。転写バイアスオフのタイミングは、用紙検出センサ22による用紙検出信号を基準として、用紙17aが各色の転写ローラ11=11K,11Y,11M,11C上を通り抜けたタイミングとする。転写バイアス印加に当たっては、プリンタエンジン制御部34の出力ポートOUT3から高圧制御部36の入力ポートIN11へLのリセット信号RESETを出力し、高圧制御部36内の諸々の設定を初期化する。次にプリンタエンジン制御部34は、出力ポートOUT4から、高圧のDC出力電圧S130に対する8bit目標値DATAを高圧制御部36の入力ポートIN14へ出力する。8bit目標値DATAとDC出力電圧S130との関係は、図6-1及び図6-2に示されているように、設定範囲1000~7000VのDC出力電圧S130に対して8bit目標値DATAが19h=12~B2hとなる。プリンタエンジン制御部34は、出力ポートOUT4から目標値DATAを出力した後、転写バイアスを印加するタイミングで、出力ポートOUT2から出力する転写バイアス出力オン信号ONをLからHにする。高圧制御部36は、入力ポートIN12から入力される転写バイアス出力オン信号ONがHになると、直ちに、出力ポートOUT11から制御信号S36を圧電トランス駆動回路110へ出力する。圧電トランス駆動回路110は、DC電源101から供給されるDC24Vをスイッチングし、正弦半波電圧の駆動信号S110を圧電トランス120の1次側入力端子に印加する。目標電圧出力時の制御信号S36と駆動信号S110の波形が図7a、bに示されている。圧電トランス120は、1次側入力端子に制御信号S36が入力されると、振動して駆動周波数に応じて昇圧した高圧のAC出力電圧S120を、2次側出力端子から整流回路130へ出力する。整流回路130は、入力された高圧のAC出力電圧S120を整流して、正極性の高圧のDC出力電圧S130を出力し、出力負荷190及び出力電圧変換手段140へ供給する。出力電圧変換手段140は、高圧のDC出力電圧S130を0~3.3Vの範囲のDC変換電圧S140に変換し、第1、第2の電圧比較手段150,160及びADC181へ出力する。ADC181は、0~3.3VのDC変換電圧S140を8bitデジタル値に変換して、高圧制御部36の入力ポートIN17に入力する。この高圧制御部36の出力ポートOUT13から、8bitデジタル値がDAC180へ出力される。DAC180は、入力された8bitデジタル値をアナログ電圧0~3.3Vの目標電圧値S180に変換し、第1の電圧比較手段150及び制御用比較信号生成部170へ出力する。8bitの目標値DATAと、ADC181の入力電圧と、DAC180の出力値である目標電圧値S180との関係が、図6-1及び図6-2に示されている。制御用比較信号生成部170は、高圧制御部36の出力ポートOUT12から出力される信号に基づき、入力された目標電圧値S180から比較信号S170を生成し、第2の比較手段160に与える。第1の電圧比較手段150は、出力電圧変換手段140から与えられるDC変換電圧S140と、DAC180から与えられる目標電圧値S180とを比較し、この比較結果を高圧制御部36の入力ポートIN15に入力する。更に、第2の電圧比較手段160は、出力電圧変換手段140から与えられるDC変換電圧S140と、制御用比較信号生成部170から与えられる比較信号S170とを比較し、この比較結果を高圧制御部36の入力ポートIN16に入力する。これにより、高圧制御部36は、出力ポートOUT11から出力する制御信号S36の周波数を変化させ、DC出力電圧S130を目標値に追従させる。実施例1の高圧電源装置の詳細な動作図8a、bは、図4中のDAC180から出力される目標電圧値S180と、出力電圧変換手段140から出力されるDC変換電圧S140、及び電圧比較手段150から出力される比較結果との関係、更に、制御用比較信号生成部170から出力される比較信号S170と、DC変換電圧S140、及び電圧比較手段160から出力される比較結果との関係を示す波形図である。なお、実際の比較信号S170は、図4中の抵抗177及びコンデンサ178で構成されるフィルタを介しても若干、階段状になるが、図8bにおいては簡単化のため、直線状に比較信号S170が上下するものとしている。図6-1、図6-2、図7a、b及び図8a、bを参照しつつ、図4の高圧電源装置100の動作を詳細に説明する。発振回路102で生成された25MHzのクロックCLKが、高圧制御部36のクロック入力ポートCLKINに入力される。高圧制御部36は、プリンタエンジン制御部34から入力ポートIN11に入力されるリセット信号RESETがHからLになった時、内部回路の諸々の設定を初期化する。高圧制御部36は、プリンタエンジン制御部34から入力ポートIN12に入力される転写バイアス出力オン信号ONがLからHになると、図7aに示されるような、圧電トランス駆動周波数初期値の矩形パルスからなる制御信号S36オンDuty30を、出力ポートOUT11から出力する。ここでは一例として、圧電トランス駆動周波数初期値は125kHzとするが、これは任意に設定することが可能である。制御信号S36は、圧電トランス駆動回路110内の抵抗111を介してFET113のゲートに印加され、このFET113がオン/オフ動作する。FET113のオン/オフ動作により、オートトランス114、コンデンサ115及び圧電トランス120により構成されるLC共振回路が駆動され、図7bで示されるような、波高値100V程度の正弦半波電圧の駆動信号S110が、圧電トランス120の1次側入力端子121に印加されて、この圧電トランス120が振動する。これにより、圧電トランス120の2次側出力端子122から、高圧のAC出力電圧S120が出力される。高圧のAC出力電圧S120は、整流回路130内の整流ダイオード131,132及びコンデンサ132により整流されて、正極性バイアスである高圧のDC出力電圧S130が出力される。出力された高圧のDC出力電圧S130は、出力負荷190内の抵抗191を介して転写負荷192に供給される。図2において、転写負荷192に相当する複数の転写ローラ11=11,11Y,11M,11Cは、転写ベルト14、転写ベルト駆動ローラ12、及び転写ベルト従動ローラ13と一体の構造になっており、転写ベルト14が画像形成装置1にセットされていない状態においては、抵抗191の先で負荷開放状態となるが、これでは印刷が行えないので、画像形成装置1は、図示しないオペレーションパネルにエラーを表示する。整流回路130の出力側に接続された出力電圧変換手段140は、例えば、100MΩの抵抗141と33kΩの抵抗142とにより、高圧のDC出力電圧S130を約3000分の1に分圧して、DC変換電圧S140を出力し、第1、第2の電圧比較手段150,160へ供給する共に、オペアンプ145のボルテージフォロアを介してADC181へ供給する。高圧のDC出力電圧S130とDC変換電圧S140との関係が、図6-1及び図6-2に示されている。プリンタエンジン制御部34は、出力ポートOUT4から出力する目標値DATAの8bitを、DC出力電圧S130の目標電圧に対応した値に設定する。図6-1及び図6-2に示すように、例えば、目標値DATAの8bitは19h~B2hであり、DC出力電圧S130における目標電圧の設定範囲は1000~7000Vである。高圧制御部36は、入力ポートIN12から入力される転写バイアス出力オン信号ONがHとなった時点で、制御信号S36を出力ポートOUT11から圧電トランス駆動回路110へ出力する。制御信号S36の周波数は、高い周波数から徐々に低い周波数にシフトして行く。高圧制御部36は、プリンタエンジン制御部34から出力された目標値DATAの8bitを入力ポートIN14にて入力すると、その目標値DATAの8bitをそのまま出力ポートOUT13から出力する。出力された目標値DATAの8bitは、DAC180にてアナログの目標電圧値S180に変換され、電圧比較手段150内のコンパレータ151の入力端子と、制御用比較信号生成部170内のオペアンプ171の入力端子とに出力される。電圧比較手段150内のコンパレータ151は、入力端子に入力された目標電圧値S180と、-入力端子に入力されたDC変換電圧S140とを比較し、目標電圧値S180≧DC変換電圧S140の時には、抵抗152を介してDC電源103の3.3Vでプルアップされた出力端子をHにし、目標電圧値S180<DC変換電圧S140の時には、そのプルアップされた出力端子をLにする。このコンパレータ151の出力端子のH又はLは、高圧制御部36の入力ポートIN15に入力される。高圧制御部36の出力ポートOUT12から出力される4bit信号=bit0~3は、抵抗104-0~104-3を介して、制御用比較信号生成部170内における複数の抵抗176-0~176-8で構成されるR2R梯子型抵抗回路の各段に入力され、0~Fh=0~15の16段階に制御される。複数の抵抗176-0~176-8の各抵抗値は、前述したように、制御用比較信号生成部170から出力される比較信号S170の最大値が、DAC180から出力される目標電圧値S180の2倍になるように設定されている。出力ポートOUT12から出力される4bit信号=bit0~3は、0000,0001,,1110,1111,1111,1110,,0001,0000,0000,0001,というふうに増減を繰り返す。この制御用比較信号生成部170から出力される比較信号S170は、抵抗177及びコンデンサ178からなるノイズ除去フィルタを介して、電圧比較手段160内のコンパレータ161の入力端子に入力される。電圧比較手段160内のコンパレータ161は、入力端子に入力された比較信号S170と、-入力端子に入力されたDC変換電圧S140とを比較し、比較信号S170≧DC変換電圧S140の時には、抵抗162を介してDC電源103の3.3Vでプルアップされた出力端子をHにし、比較信号S170<DC変換電圧S140の時には、そのプルアップされた出力端子をLにする。このコンパレータ161の出力端子のH又はLは、高圧制御部36の入力ポートIN16に入力される。すると、高圧制御部36の動作により、図8に示すように、目標電圧値S180に一致するようにDC変換電圧S140が変化する。実施例1の高圧制御部の動作図9は、異なる製品単位ロットの複数の圧電トランス120例えば、ロット1の圧電トランス120-1、ロット2の圧電トランス120-2、及びロット3の圧電トランス120-3における入出力周波数-電圧特性及びロット1,2,3間のばらつきを示す特性図である。この図9中の各fr=fr1,fr2,fr3は、各ロット1,2,3毎の圧電トランス120=120-1,120-2,120-3の共振周波数である。図10は、図5中のテーブルレジスタ232-1の入出力値を示す図である。この図10では、テーブルレジスタ232-1に入力される一時記憶部201-2の出力値12bit、及びテーブルレジスタ232-3の出力値3bitと、テーブルレジスタ232-1を構成する8個のテーブルTB1~TB8から出力される出力値と、の対応関係が示されている。図11-1及び図11-2は、図5中のテーブルレジスタ232-2の入出力値を示す図である。この図11-1及び図11-2では、テーブルレジスタ232-2の入力値8bitと出力値8bitとの対応関係が示されている。図9~図11-1、図11-2等を参照して図5の高圧制御部36の動作を説明する。図5の高圧制御部36は、図4中の発振回路102から出力される25MHzのクロックCLKに同期して動作する。入力ポートIN12から入力される転写バイアス出力オン信号ONがLからHになると、比較器206が動作すると共に、その転写バイアス出力オン信号ONを選択信号Selectとして出力セレクタ224が分周器223側に切り換えられ、その出力セレクタ224から矩形パルスからなる制御信号S36が出力される。制御信号S36の周波数fは、初めは、分周比カウンタ下限値レジスタ208にて予め設定される初期値の周波数例えば、125kHzである。図9に示すように、各ロット1,2,3の圧電トランス120=120-1,120-2,120-3は、初期値の周波数125kHzより周波数が低くなると、高圧のAC出力電圧S120が上昇する特牲を持つ。各ロット1,2,3の圧電トランス120=120-1,120-2,120-3は、各共振周波数fr=fr1,fr2,fr3よりも低い周波数fでは、不安定領域となって制御不能である。従って、高圧出力の開始以降、制御信号S36の周波数を下げる方向に制御するが、周波数の下限値即ち、分周比の上限値を、分周比カウンタ上限値レジスタ207にて設定した分周比の上限値に制限する。以下、動作を詳細に説明する。高圧制御部36は、プリンタエンジン制御部34から出力されるLのリセット信号RESETを入力ポートIN11から入力する。演算器210-1は、先ず、圧電トランス120における分周比カウンタ下限値レジスタ208に設定された下限値19bitを、19bitレジスタ211にセットする。19bitレジスタ211は、整数部の上位8bit、小数部の下位11bitで構成され、制御信号S36の周波数の初期値を125kHzとする場合、前記分周比カウンタ下限値レジスタ208の設定値は64000hとなる。ここで、高圧制御部36に入力されるクロックCLKの周波数が25MHzなので、64000hが設定された場合の制御信号S36の周波数は、1/1/25M×64000h/211=125kHzとして計算される。誤差保持レジスタ221は、11bit全て0にクリアされる。高電圧出力前においては、入力ポートIN12から入力される転写バイアス出力オン信号ONがLとなっている。そのため、出力セレクタ224は、Lの選択信号Selectを入力されることにより、常にグランドGND電位のLを出力しているので、圧電トランス120が駆動されない。演算器210-1は、比較器206の出力値3bitによって、以下の演算を行う。比較器206出力値:110b→演算器210-1設定値=演算器210-1設定値-乗算器233出力値比較器206出力値:111b→演算器210-1設定値=演算器210-1設定値-1比較器206出力値:000b→演算器210-1設定値=演算器210-1設定値比較器206出力値:001b→演算器210-1設定値=演算器210-1設定値1比較器206出力値:010b→演算器210-1設定値=演算器210-1設定値乗算器233出力値比較器206には、転写バイアス出力オン信号ONも入力され、その転写バイアス出力オン信号ONがLの場合は、比較器206が常に出力値111bを出力する。演算器210-1は、比較器206の出力値が111bであるので、19bitレジスタ211の値から1を減算するが、減算結果は初期設定値下限値未満となる。演算器210-1は、減算結果19bitと、分周比カウンタ下限値レジスタ208の設定値19bitとを比較し、前記下限値未満であれば、19bitレジスタ211の値を前記下限値とする。これにより結果的に、転写バイアス出力オン信号ONがLの間、19bitレジスタ211の値は、分周比カウンタ下限値レジスタ208の設定値のまま保持される。演算器210-1の演算周期は、制御周期値レジスタ231に設定される値とし、この制御周期値レジスタ231の値を、タイマカウンタ230がクロック周期でカウントダウンして行き、0となったところでタイマカウンタ230を制御周期値レジスタ231の値にリセットし、同時に演算を実行する。制御周期値レジスタ231に設定される12bit値は、ここでは一例としてDAChとする即ち、クロック周波数25MHzで140μs周期となる。19bitレジスタ211の出力側に接続された2値化パルス生成部220は、以下のように動作する。演算器210-2では、19bitレジスタ211の19bit値と、圧電トランス補正値記憶部234に記憶されている符号付き12bitの圧電トランス補正値と、を加減算する。演算器210-2は、分周比値の整数部を表す上位8bitを加算器222へ出力し、小数部を表す下位11bitを誤差保持レジスタ221へ出力する。誤差保持レジスタ221では、分周器223の出力パルス周期で、演算器210-2の下位11bit値を加算し、更新する。誤差保持レジスタ221の11bit値がオーバフローしたら、オーバフローフラグ1bitを、加算器222にて演算器210-2出力上位8bit値に加算する。それ以外の時は、加算器222にて0を加算する。このようにして分周器223には、演算器210-2の出力上位8bit値、例えばこれをNとすると、値Nと値N1が入力される。従って、分周器223では、分周比出力パルス2048即ち、2048=211、分周比小数部bit数によるパルス周期で、N分周をM回、N1分周を2048-M回、出力することになり、次式1のように制御される。{N×MN1×2048-M}/2048=19bitレジスタ上位8bit値下位11bit値/2048119bitレジスタ211の値が変化しなければ、式1の通りであるが、変化する場合には、それに追随して2048パルス周期未満にて値が変化して行く。それでも単位時間当たりの式1における左辺と右辺の平均値は、ほぼ等しくなる。次に、プリンタエンジン制御部34により、出力目標となるDC出力電圧S130に相当する8bitの目標値DATAが設定され、高圧制御部36の入力ポートIN14に入力される。目標となるDC出力電圧S130と、8bitの目標値DATAの対応関係が図6-1及び図6-2に示されている。本実施例1の画像形成装置1において、転写負荷192に出力する転写バイアスは、記録媒体である用紙17aの厚さや温湿度、出力チャンネルの違い等によって可変させるものであるが、例えば、目標となるDC出力電圧5000Vの場合は、対応する8bitの目標値DATAは7Fhとなる。転写バイアス出力オン信号ONである選択信号SelectのHが、出力セレクタ224に入力されると、この出力セレクタ224から直ちに、パルス周波数初期値125kHzの制御信号S36が圧電トランス駆動回路110へ出力される。又、転写バイアス出力オン信号ONがLからHになることにより、比較器206には、一時記憶部201-1の出力値8bitと、演算器210-2の出力値の上位8bit=bit18~11とが入力され、この比較器206が図12のように動作する。図12は、図5中の比較器206の動作を示すフローチャートである。以下、説明の簡単化のために、比較器206の動作を図12のフローチャートを用いて説明するが、実際の回路では、ハードウェアにて実現される。なお、図12のフローチャートにおいて、一時記憶部201-1の出力値8bitが符号Aで示され、演算器210-2の出力値上位8bitが符号Bで示されている。比較器206は、ステップST1において、動作を開始すると、ステップST2において、転写デバイス出力オン信号ONがHであるか否かを判定し、Hの場合にはY、ステップST3へ進み、Lの場合にはN、ステップST11へ進む。ステップST3において、テストモード信号TESTがHであるか否かを判定し、Hの場合にはY、ステップST10へ進み、Lの場合にはN、ステップST4へ進む。ステップST4において、一時記憶部201-1の出力値8bitAと、演算器210-2の出力値上位8bitBと、が等しいか否かを判定しA=B、等しい場合にはY、ステップST8へ進み、等しくない場合にはN、ステップST5へ進む。ステップST5において、一時記憶部201-1の出力値8bitAが、演算器210-2の出力値上位8bitに0.4を掛けた値B×0.4よりも大きいか否かを判定しA>B×0.4、大きい場合にはY、ステップST9へ進み、大きくない場合にはN、ステップST6へ進む。ステップST5における前記B×0.4の計算では、演算器210-2の出力値上位8bitを2bit右シフトした値と、同3bit右シフトした値と、同5bit右シフトした値とを加算して求める。ステップST6において、一時記憶部201-1の出力値8bitAが、演算器210-2の出力値上位8bitに0.6を掛けた値B×0.6よりも大きいか否かを判定しA>B×0.6、大きい場合にはY、ステップST10へ進み、大きくない場合にはN、ステップST7へ進む。ステップST6における前記B×0.6の計算では、演算器210-2の出力値上位8bitを1bit右シフトした値と、同4bit右シフトした値と、同7bit右シフトした値とを加算して求める。ステップST7において、一時記憶部201-1の出力値8bitAが、0よりも大きいか否かを判定しA>0、大きい場合にはY、ステップST11へ進み、大きくない場合にはN、ステップST12へ進む。そして、比較器206は、ステップST8において、3bit値010bを出力し、ステップST9において、3bit値001bを出力し、ステップST10において、3bit値000bを出力し、ステップST11において、3bit値111bを出力し、又、ステップST12において、3bit値110bを出力する。これらの比較器206の出力値3bitは、演算器210-1へ入力され、ステップST13において、比較器206の動作が終了する。電圧比較手段150の比較結果は、図5中の入力ポートIN15を介して8bitカウンタ200に入力される。8bitカウンタ200では、入力値がH又はLのデジタル値であるので、クロックCLKの周期毎に、Hをカウントする。8bitカウンタ200のカウント値は、分周器223の立ち上がりエッジ即ち、制御信号S36の立ち上がりエッジであるクリア信号CLRにより0にクリアされ、同時に、そのクリア前のカウント値が一時記憶部201-1に記憶される。一時記憶部201-1の値は、比較器206に入力される。電圧比較手段160の比較結果は、図5中の入力ポートIN16を介して12bitカウンタ205に入力される。12bitカウンタ205では、入力値がH又はLのデジタル値であるので、クロックCLKの周期毎にHをカウントする。12bitカウンタ205のカウント値は、フラグ1bit付き12bitカウンタ202のオーバフロー時におけるクリア信号CLRにより0にクリアされ、同時に、そのクリア前のカウント値が一時記憶部201-2に記憶される。一時記憶部201-2の値は、テーブルレジスタ232-1に入力される。フラグ1bit付き12bitカウンタ202は、クロックCLKの周期でカウントアップするカウンタであり、カウント値の最上位の1bit=bit11をセレクタ204へ出力し、更に、カウント値の4bit=bit10~7をセレクタ204及びビット反転用インバータ203へ出力する。インバータ203の出力値4bitは、セレクタ204に入力される。セレクタ204は、入力されるフラグ1bit付き12bitカウンタ202のカウント値の最上位1bitが0の時に、インバータ203の出力値4bitを出力ポートOUT12へ出力し、その最上位1bitが1の時に、12bitカウンタ202のカウント値4bit=bit10~7を出力ポートOUT12へ出力する。結果、セレクタ204の出力値は、周期163.84μs=クロックCLKの25MHzを12bitで分周した値で、102.4μs毎に0000,0001,,1110,1111,1111,1110,,0001,0000,0000,0001,と増減を繰り返し、セレクタ204の出力値4bitが、出力ポートOUT12から制御用比較信号生成部170へ出力されることで、この制御用比較信号生成部170から出力される比較信号S170が、図8bに示すような三角波状の信号となる。ここで、前述したように、比較信号S170は、DAC180から出力される目標電圧値S180の約2倍の波高値を持つものであるので、出力電圧変換手段140から出力されるDC変換電圧S140が目標電圧値S180に近い時には、カウント周期における入力がHのデューティ即ち、入力ポートIN16から入力される電圧比較手段160の比較結果におけるHのDutyが、約50程度となる。テーブルレジスタ232-2には、19bitレジスタ211の出力値8bit=bit17~10が入力される。このテーブルレジスタ232-2における入出力値の対応関係が図11-1及び図11-2に示されている。同様に、テーブルレジスタ232-3にも、19bitレジスタ211の出力値8bit=bit17~10が入力され、このテーブルレジスタ232-3が図13のように動作する。図13は、図5中のテーブルレジスタ232-3の動作を示すフローチャートである。以下、説明の簡単化のために、テーブルレジスタ232-3の動作を図13のフローチャートを用いて説明するが、実際の回路では、ハードウェアにて実現される。テーブルレジスタ232-3は、ステップST21において、動作を開始すると、ステップST22において、19bitレジスタ211から入力される入力値8bit=bit17~10が値AFhより小さいか否かを判定し入力値8bit<AFh、小さい場合にはY、ステップST29へ進み、小さくない場合にはN、ステープST23へ進む。ステップST23において、入力値8bitが値B3hより小さいか否かを判定し入力値8bit<B3h、小さい場合にはY、ステップST30へ進み、小さくない場合にはN、ステップST24へ進む。ステップST24において、入力値8bitが値B7hより小さいか否かを判定し入力値8bit<B7h、小さい場合にはY、ステップST31へ進み、小さくない場合にはN、ステップST25へ進む。ステップST25において、入力値8bitが値BBhより小さいか否かを判定し入力値8bit<BBh、小さい場合にはY、ステップST32へ進み、小さくない場合にはN、ステップST26へ進む。ステップST26において、入力値8bitが値BFhより小さいか否かを判定し入力値8bit<BFh、小さい場合にはY、ステップST33へ進み、小さくない場合にはN、ステップST27へ進む。ステップST27において、入力値8bitが値C2hより小さいか否かを判定し入力値8bit<C2h、小さい場合にはY、ステップST34へ進み、小さくない場合にはN、ステップST28へ進む。ステップST28において、入力値8bitが値C4hより小さいか否かを判定し入力値8bit<C4h、小さい場合にはY、ステップST35へ進み、小さくない場合にはN、ステップST36へ進む。そして、テーブルレジスタ232-3は、ステップST29において、3bit値000bを出力し、ステップST30において、3bit値001bを出力し、ステップST31において、3bit値010bを出力し、ステップST32において、3bit値011bを出力し、ステップST33において、3bit値100bを出力し、ステップST34において、3bit値101bを出力し、ステップST35において、3bit値110bを出力し、又、ステップST36において、3bit値111bを出力する。これらのテーブルレジスタ232-3の出力値3bitは、テーブルレジスタ232-1へ入力され、ステップST37において、テーブルレジスタ232-3の動作が終了する。テーブルレジスタ232-1には、一時記憶部201-2の出力値12bitと、テーブルレジスタ232-3の出力値3bitとが入力される。テーブルレジスタ232-1は、一時記憶部201-2の値に対して32段階、更に、テーブルレジスタ232-3の出力値に対して8個のテーブルTB1~TB8で構成され、この入出力値の対応関係が図10に示されている。例えば、19bitレジスタ211の出力値8bit=bit17~10がB0hで、一時記憶部201-2の出力値が500hである時、テーブルレジスタ232-3の出力値は001b、そしてテーブルレジスタ232-1の出力値8bitは41hとなる。テーブルレジスタ232-1の出力値8bitと、テーブルレジスタ232-2の出力値8bitとは、乗算器233で乗算され、この乗算結果の16bitが演算器210-1に入力される。ここで、前述したように、図1中の出力電圧変換手段140から出力されるDC変換電圧S140が、目標電圧値S180に近い時、図8bに示すように、電圧比較手段160における比較結果の1周期即ち、1bit付き12bitカウンタ202のカウント周期当たりのカウントDutyは、約50となる。そのため、図10に示すように、一時記憶部201-2の出力値12bitが800h即ち、Duty50に近くなるに従い、テーブルレジスタ232-1の出力値が小さくなるようにテーブル値が設定されている。又、図9に示す圧電トランス120の周波数-電圧特性から、制御信号S36の周波数の低い領域即ち、分周比値の大きい領域では、周波数変動による出力電圧S120の変動が大きいことが分かる。そのため、テーブルレジスタ232-2の出力値は、入力される19bitレジスタ211の値が大きくなれば小さくなるように、そのテーブルレジスタ232-2のテーブル値が設定されている。同様に、テーブルレジスタ232-3の出力値が000,001,,111bとなるに従ってテーブルレジスタ232-1の出力値即ち、テーブルTB1,TB2,,TB8の出力値が小さくなるように、そのテーブルレジスタ232-1のテーブル値が設定されている。図14a~bは、圧電トランス補正値設定前におけるDC出力電圧S130即ち、DC変換電圧S140の立ち上げ波形を示す波形図であり、同図aは図9に示すロット1の圧電トランス120-1の5kV出力立ち上げ波形図、同図bは図9に示すロット2の圧電トランス120-2の5kV出力立ち上げ波形図、及び同図cは図9に示すロット3の圧電トランス120-3の5kV出力立ち上げ波形図である。以上説明したように、高圧制御部36では、圧電トランス120の駆動を制御する制御信号S36の周波数を、初期値である125kHzで制御開始し、初めは大きな制御量を、DC出力電圧S130即ち、DC変換電圧S140が目標値即ち、目標電圧値S180近くなるに従って小さくして行くことにより、図14aに示すようなDC出力電圧S130即ち、DC変換電圧DC140の出力立ち上げを可能にしている。ところで、図9に示すように、圧電トランス120は製造ロット、又は個体によっても入出力特性にばらつきを持っている。例えば、共振周波数fr1を有するロット1の圧電トランス120-1に対して、図14aに示すようなDC出力電圧S130即ち、DC変換電圧S140の立ち上げ特性が得られるように、テーブルレジスタ232-1,232-2,232-3を調整したとして、同じテーブル値で、共振周波数fr2を有するロット2の圧電トランス120-2や、共振周波数fr3を有するロット3の圧電トランス120-3に対して制御を行うと、ロット2の圧電トランス120-2では、図14bのように、DC出力電圧S130即ち、DC変換電圧S140が大きくオーバシュートしてしまい、逆にロット3の圧電トランス120-3では、図14cのように、DC出力電圧S130即ち、DC変換電圧S140の立ち上げ時間が非常に長くなってしまうという問題が生じる。そこで、このような圧電トランス120-1~120-3のばらつきを補正する圧電トランス補正値を設定する必要があるので、以下、圧電トランス補正値を設定する方法について説明する。図151及び図15-2は、図5におけるテストモード出力と圧電トランス補正値との関係を示す図であり、図15-1は、8bitADC181の入力値即ち、DC変換電圧S140、実DC出力電圧S130、8bitADC181の出力値16進数、10進数dec、及び圧電トランス補正値10進数dec、16進数の対応関係を示す図、更に、図15-2は、ADC181の入力値即ち、DC変換電圧S140に対する圧電トランス補正値decを示す図である。この図151及び図15-2では、テストモード時のADC181の出力値に対する演算器210-3の演算結果が示されている。図16は、図5中の圧電トランス補正値記憶部234に記憶する圧電トランス補正値を設定するためのテストモードの動作を示すフローチャートである。圧電トランス補正値を設定するためのテストモードの動作は、説明の簡単化のために、図16のフローチャートを用いて以下説明するが、実際の回路では、ハードウェアにて実現される。ステップST41において、テストモードの動作が開始されると、ステップST42において、入力ポートIN13から入力されるプリンタエンジン制御部34のテストモード信号TESTが、LからHになり、ステップST43,ST44へ進む。ステップST43において、テストモード信号TESTのHによって、演算器210-3がアクティブActiveになり、更に、ステップST44において、そのテストモード信号TESTのHによって、圧電トランス補正値記憶部234に記憶されている値が0にクリアCLRされ、ステップST45へ進む。ステップST45において、テストモード信号TESTのHによって、比較器206の出力値が000Bに固定され、ステップST46へ進む。ステップST46において、テストモード値レジスタ209内のテストモード値が、演算器210-1に設定され、ステップST47へ進む。ステップST47において、入力ポートIN12から入力される転写バイアス出力オン信号ONが、Hになり、ステップST48へ進む。ステップST48において、演算器210-3は、出力電圧変換手段140からのDC変換電圧S140を8bitデジタル変換した値であるADC181の出力値を入力ポートIN17から入力し、圧電トランス補正値を計算し、ステップST49へ進む。ステップST49において、入力ポートIN12から入力される転写バイアス出力オン信号ONがLになり、ステップST50へ進む。ステップST50において、ステップST48で求められた圧電トランス補正値が、圧電トランス補正値記憶部234に記憶され、ステップST51へ進む。ステップST51において、入力ポートIN13から入力されるプリンタエンジン制御部34のテストモード信号TESTが、Lになり、ステップST52において、動作が終了する。図17a~bは、圧電トランス補正値設定後におけるDC出力電圧S130即ち、DC変換電圧S140の立ち上げ波形を示す波形図であり、同図aは図9に示すロット1の圧電トランス120-1の5kV出力立ち上げ波形図、同図bは図9に示すロット2の圧電トランス120-2の補正後の5kV出力立ち上げ波形図、及び同図cは図9に示すロット3の圧電トランス120-3の補正後の5kV出力立ち上げ波形図である。ここで、図9より、テストモード値レジスタ209に設定されたテストモード値は、標準的な周波数-電圧特性を持つロット1の圧電トランス120-1における共振周波数fr1に対して2~4高い周波数に対応する分周比値19bitとする。本実施例1においては、一例として70800h即ち、111.111kHzで圧電トランス120を駆動する。テストモード時のADC181の出力値に対する演算器210-3の演算結果が、図151及び図15-2に示されている。この図151及び図15-2より、テストモード時のADC181の出力値と圧電トランス補正値は、ADC181の出力値をx、補正値をy、比例係数をα、及び、補正値y切片をβとすれば、y=αxβの比例関係にある。比例係数α、及びy切片βの値は、圧電トランス120の特性や、テーブルレジスタ232-1,232-2,232-3に設定する値によって決まるが、ここでは一例として、α=-10、β=800とする。圧電トランス補正値は、符号付き12bit、10進数decで-2048~2047の値の範囲とし、演算器210-3の演算結果がこの範囲外である場合は、圧電トランス120もしくは圧電トランス駆動回路110に故障が発生したものと判断し、高圧出力不可とする。演算器210-3の演算結果を圧電トランス補正値記憶部234に記憶した後、前述したように、通常の高電圧出力立ち上げ動作を行った場合のDC出カ電圧S130の5000V立ち上げ波形が図17a~cに示されている。この図17a~cから、ロット2の圧電トランス120-2、及びロット3の圧電トランス120-3共に、立ち上げ時間及びオーバシュートの有無について、ロット1の圧電トランス120-1の場合と同様の高電圧出力立ち上げ特性が得られることが分かる。実施例1の効果以上説明したように、本実施例1の高圧電源装置100及び画像形成装置1によれば、高圧制御部36において、テストモードで導出した圧電トランス補正値を適用するようにしたので、複数の圧電トランス120=120-1~120-3の製造ばらつき等による個々の入出力特性の違いによらず、複数の圧電トランス120を同一の制御で駆動して昇圧動作を行うことができ、オーバシュートなく安定して且つ高速に高電圧出力立ち上げを行うことが可能になる。実施例1の変形例本実施例1では、次のa~dのような変形が可能である。a本実施例1の高圧電源装置100では、1チャンネルの出力のみに対して説明しているが、複数チャンネル同時に、異なる目標電圧で高電圧出力を行うことも可能である。b本実施例1で用いた圧電トランス120とは異なる入出力特性の圧電トランスを用いたとしても、それに対応して各種制御テーブル値、及び周辺回路定数を変更することにより、実施例1と同様の動作が実現可能である。c本実施例1では、説明の簡単化のために出力負荷190は固定として説明しているが、感光体ドラム9=9K,9Y,9M,9Cの状態による負荷変動や、帯電バイアス発生部37又は現像/供給バイアス発生部38といった他の高圧バイアス源に適用した場合の負荷変動にも対応可能である。d本実施例1では、カラー4色構成の画像形成装置1について説明したが、2色、3色もしくは4色より多い構成としても良い。実施例2の構成図18は、本発明の実施例2における高圧電源装置の構成を示すブロック図であり、実施例1の高圧制御部36を示す図1中の要素と共通の要素には共通の符号が付されている。本実施例2の高圧電源装置100Aでは、実施例1の高圧制御部36とは異なる構成の高圧制御部36Aを有している。本実施例2の高圧制御部36Aでは、実施例1の高圧制御部36における入力ポートIN15,IN16,IN17及び出力ポートOUT12,OUT13に代えて、新たな入力ポートIN18が設けられている。更に本実施例2では、実施例1の第1、第2の電圧比較手段150,160、DAC180及びADC181が省略され、実施例1と同様の出力変換手段としての出力電圧変換手段140から出力された変換電圧xであるDC変換電圧S140が、直接、高圧制御部36Aの入力ポートIN18に入力される構成になっている。図19は、図18の高圧電源装置100Aにおける構成例を示す回路図であり、実施例1の高圧電源装置100を示す図4中の要素と共通の要素には共通の符号が付されている。本実施例2の高圧電源装置100Aにおいて、出力電圧変換手段140の出力側は、実施例1と同様のオペアンプ145の入力端子に接続されている。オペアンプ145の出力端子は、高圧制御部36Aにおける入力ポートIN18に接続されている。図20は、図19中の高圧制御部36Aの構成を示す回路ブロック図であり、実施例1の高圧制御部36を示す図5中の要素と共通の要素には共通の符号が付されている。本実施例2の高圧制御部36Aでは、実施例1の高圧制御部36における8bitカウンタ200、一時記憶部201-1,201-2、12bitカウンタ202、インバータ203、セレクタ204、12bitカウンタ205、及び比較器206に代えて、16bitADC236、及び比較器206Aが設けられ、実施例1のテーブルレジスタ232-1、乗算器233、及び演算器210-1に代えて、これらとは機能の異なるテーブルレジスタ232-4、乗算器233A、及び第1の演算手段としての演算器210-4が設けられ、更に、実施例1の演算器210-3に代えて、これとは機能の異なる第2の演算手段としての演算器210-5が設けられている。ここで、16bitADC236は、この入力側が入力ポートIN18に接続され、出力電圧変換手段140から出力されたDC変換電圧S140=0~3.3Vを16bitデジタル値に変換して、比較器2006Aへ出力するものである。この16bitADC236における変換及び出力タイミングは、タイマカウンタ230が0になるタイミング即ち、制御周期値レジスタ231に設定された制御周期値による。比較器206Aは、ADC236の出力値16bitと、シリアルデータ処理部235の出力値8bitこれはDC出力電圧S130の目標値DATAを示す値8bitに相当とを比較し、この比較結果6bitをテーブルレジスタ232-4へ出力するものであり、例えば、除算回路により構成されている。テーブルレジスタ232-4は、比較器206Aの比較結果6bit及びテーブルレジスタ232-3の出力値3bitから、内部のテーブルを参照し、符号付き9bit値を乗算器233Aへ出力するものである。乗算器233Aは、テーブルレジスタ232-2の出力値8bitと、テーブルレジスタ232-4の出力値の符号付き9bitとを乗算して、この乗算値の符号付き17bitを、第1の演算手段としての演算器210-4へ出力するものである。演算器210-4は、乗算器233Aの出力値の符号付き17bitと、第3の分周比である分周比値を記憶する分周比保持手段としての19bitレジスタ211の出力値19bitとを基に、次の制御ステップでの第3の分周比である分周比値を演算する機能を有している。更に、演算器210-5は、テストモード信号TESTによりアクティブActiveになり、テストモード時の16bitADC236の出力値から圧電トランス補正値を算出して、記憶手段としての圧電トランス補正値記憶部234に記憶させるものである。その他の構成は、実施例1の高圧制御部36と同様である。実施例2の動作図21-1及び図21-2は、図19及び図20中のDC出力電圧S130[V]、16bitADC236の入力電圧[VであるDC変換電圧S140、16bitADC236の出力値16bit、及び目標値DATA8bitの関係を示す図である。図22-1及び図22-2は、図20中のテーブルレジスタ232-4の入出力値を示す図である。この図22-1及び図22-2では、テーブルレジスタ232-4に入力される比較器206Aの比較結果6bit、及びテーブルレジスタ232-3の出力値3bitと、テーブルレジスタ232-4を構成する8個のテーブルTB11~TB18から出力される出力値と、の対応関係が示されている。図23a、bは、図20におけるテストモード出力と圧電トランス補正値との関係を示す図であり、同図aは、16bitADC236の入力値即ち、DC変換電圧S140、実DC出力電圧S130、16bitADC236の出力値16進数、10進数dec、及び圧電トランス補正値10進数dec、16進数の対応関係を示す図、更に、同図bは、16bitADC236の入力値即ち、DC変換電圧S140に対する圧電トランス補正値decを示す図である。図18~図20に示す本実施例2の高圧電源装置100Aにおける動作を説明する。なお、この動作説明では、主として実施例1の動作と異なる部分について説明する。図18及び図19の高圧電源装置100Aにおいて、高圧制御部36Aの出力ポートOUT11から制御信号S36が出力されると、圧電トランス駆動回路110の駆動信号S110により、圧電トランス120が振動し、この圧電トランス120から高圧のAC出力電圧S120が出力される。出力されたAC出力電圧S120は、整流回路130で整流され、この整流回路130から高圧のDC出力電圧S130が出力され、出力負荷190へ供給される。高圧のDC出力電圧S130は、出力電圧変換手段140により分圧されてDC変換電圧S140=0~3.3Vのアナログ値に変換される。変換されたDC変換電圧S140のアナログ値は、オペアンプ145のボルテージフォロアを介して、高圧制御部36Aの入力ポートIN18に入力される。図20の高圧制御部36Aにおいて、入力ポートIN18に入力されたアナログ値は、16bitADC236によって16bitのデジタル値に変換され、比較器206Aに入力される。一方、出力目標に対応する目標値DATAの8bitも、入力ポートIN14からシリアルデータ処理部235を介して、比較器206Aに入力される。比較器206Aでは、入力された16bitADC236の出力値を、目標値DATAの8bitで除算する。除算結果は、12bitで表されるが、040h以上の値は03Fhに丸め込む。比較器206Aは、3Fhを最大値とする比較結果6bitをテーブルレジスタ232-4へ出力する。図24は、図20中の比較器206Aの動作を示すフローチャートである。以下、動作説明の簡単化のために、図24のフローチャートを用いて比較器206Aの動作を説明するが、実際の回路ではハードウェアにて実現される。図24のフローチャートのステップST61において、比較器206Aは動作を開始し、ステップST62において、入力ポートIN12から入力される転写バイアス出力オン信号ONがHか否かを判定し、Hの場合にはY、ステップST63へ進み、Hでない場合にはN、ステップST67へ進む。ステップST63において、16bitADC236の出力値を、目標値DATAの8bitで除算し、ステップST64へ進む。ステップST64において、ステップST63の除算結果が040h以上か否かを判定し除算結果≧040h、040h以上の場合にはY、ステップST65へ進み、040hよりも小さい場合にはN、ステップST66へ進む。ステップST65において、前記除算結果を03Fhとし、ステップST66へ進む。ステップST66において、比較器206Aは、除算結果の下位6bitをテーブルレジスタ232-4へ出力し、ステップST68にて動作を終了する。又、ステップST62において、転写バイアス出力オン信号ONがHでない場合にはN、ステップST67へ進み、比較器206Aは、3Fhをテーブルレジスタ232-4へ出力し、ステップST68にて動作を終了する。図20の演算器210-4では、19bitレジスタ211の出力値19bitに対して、乗算器233Aの出力値の符号付き17bitを加減算する。演算器210-4における値の更新タイミングは、制御周期値レジスタ231に設定された制御周期値による。前述したように、転写バイアス出力オン信号ONがLの時には、演算器210-4の出力値が3Fhとなる。この時、図22-1及び図22-2より、テーブルレジスタ232-4の出力値、及び乗算器233Aの出力値は、マイナスの値になる。しかし、初期状態において、演算器210-4の設定値は、分周比カウンタ下限値レジスタ208に設定された分周比カウンタ下限値の値であるため、演算器210-4の出力値は、分周比カウンタ下限値に制限される。結果、転写バイアス出力オン信号ONがLの時、19bitレジスタ211の値は、分周比カウンタ下限値に固定される。又、演算器210-4にテストモード信号TESTのHが入力された場合、演算器210-4は、演算を行わずに19bit値を固定する。次に、本実施例2における圧電トランス120の特性ばらつきを補正する圧電トランス補正値を設定するためのテストモードについて説明する。図25は、図20中の圧電トランス補正値記憶部234に記憶する圧電トランス補正値を設定するためのテストモードの動作を示すフローチャートである。圧電トランス補正値を設定するためのテストモードの動作は、説明の簡単化のために、図25のフローチャートを用いて以下説明するが、実際の回路では、ハードウェアにて実現される。ステップST71において、動作が開始され、ステップST72において、プリンタエンジン制御部34が、テストモードを設定するためのテストモード信号TESTをLからHにし、ステップST73へ進む。ステップST73において、テストモード信号TESTのHにより、演算器210-5がアクティブActiveになり、ステップST74へ進む。ステップST74において、テストモード信号TESTのHにより、圧電トランス補正値記憶部234に設定されている値がクリアCLRされて0になり、ステップST75へ進む。ステップST75において、テストモード値レジスタ209に記憶されたテストモード値が、19bitレジスタ211を介して演算器210-4に設定され、ステップST76へ進む。ステップST76において、演算器210-4は演算動作を停止し、19bit値を固定し、ステップST77へ進む。ステップST77において、転写バイアス出力オン信号ONがHになり、ステップST78へ進む。ステップST78において、演算器210-5は、16bitADC236の出力値16bitを基に、圧電トランス補正値を計算し、ステップST79へ進む。ステップST79において、転写バイアス出力オン信号ONがLになり、ステップST80へ進む。ステップST80において、圧電トランス補正値記憶部234は、ステップST78で求められた圧電トランス補正値を記憶し、ステップST81へ進む。ステップST81において、プリンタエンジン制御部34は、テストモード信号TESTをLにし、ステップST82にて動作を終了する。ここで、図9より、テストモード値レジスタ209に記憶されたテストモード値は、標準的な周波数-電圧特性を持つロット1の圧電トランス120-1における共振周波数fr1に対して2~4高い周波数に対応する分周比値19bitとする。本実施例2においては、一例として70800h=111.111kHzで圧電トランス120を駆動する。テストモード時の16bitADC236の出力値に対する演算器210-5の演算結果が、図23-1及び図23-2に示されている。この図23-1及び図23-2より、テストモード時の16bitADC236の出力値と圧電トランス補正値とは、その16bitADC236の出力値をx、圧電トランス補王値をy、比例係数をγ、及びそのy切片をδとすれば、y=γxδの比例関係にある。比例係数γ、及びy切片δの値は、圧電トランス120の特性や、テーブルレジスタ232-2,232-3,232-4に設定する値によって決まるが、ここでは一例として、γ=-0.039、δ=800とする。演算器210-5で求めた圧電トランス補正値を圧電トランス補正値記憶部234に記憶した後、通常の高電圧出力立ち上げ動作を行った場合のDC出力電圧5000V立ち上げ波形は、実施例1と同様の図17b、cのようになる。従って、ロット2の圧電トランス120-2、及びロット3の圧電トランス120-3共に、立ち上げ時間及びオーバシュート有無について、ロット1の圧電トランス120-1の場合と同様のDC出力電圧S130の出力立ち上げ特性を示すことが分かる。実施例2の効果以上説明したように、本実施例2の高圧電源装置100A及び画像形成装置1によれば、高圧制御部36Aにおいて、テストモードで導出した圧電トランス補正値を適用するようにしたので、実施例1と同様に、複数の圧電トランス120=120-1~120-3の製造ばらつき等による個々の入出力特性の違いによらず、複数の圧電トランス120を同一の制御で駆動して昇圧動作を行うことができ、オーバシュートなく安定して且つ高速に高電圧出力立ち上げを行うことが可能になる。しかも、16bitADC236等を高圧制御部36A内に設けたので、実施例1に比べて、圧電トランスの製造ばらつき等に対する補正機能を実現するための回路規模を縮小することができる。実施例2の変形例本実施例2では、実施例1の変形例a~dと同様の変形が可能である。その他の変形例として、本実施例2では、実施例1の構成に対して、幾つかの機能を高圧制御部36A内に取り込んだ構成となっているが、実施例1と同様に、その高圧制御部36Aの機能そのものをプリンタエンジン制御部34内に内蔵することも可能である。実施例1、2の他の変形例本発明は、上記実施例1、2やその変形例に限定されず、更に、次のような他の変形例も適用可能である。実施例1、2では、複数の圧電トランス120を使用した高圧電源装置100,100A、及びそれを使用した電子写真方式のカラー画像形成装置1について説明したが、本発明は、例えばカラープリンタやカラー複写機、ファクシミリ装置、又はそれらの機能を併せ持つカラー複合機等の種々の画像形成装置に適用が可能である。"