エピタキシャル成長により化合物半導体層をベース基板上に形成するステップと、前記化合物半導体層の表面をセレン化合物を含む洗浄液で洗浄するステップと、前記化合物半導体層の上に絶縁層を形成するステップと、を有する半導体基板の製造方法。前記セレン化合物が、セレン酸化物である請求項1に記載の半導体基板の製造方法。前記セレン酸化物が、H2SeO3である請求項2に記載の半導体基板の製造方法。前記洗浄液が、水、アンモニアおよびエタノールからなる群から選択された1以上の物質をさらに含む請求項1から請求項3の何れか一項に記載の半導体基板の製造方法。前記洗浄液中のセレン化合物のモル濃度が、7×10―3mol/l以上7×10―1mol/l以下である請求項1から請求項4の何れか一項に記載の半導体基板の製造方法。前記化合物半導体層の表面がInxGa1-xAs0≦x≦1からなり、前記絶縁層がAl2O3からなる請求項1から請求項5の何れか一項に記載の半導体基板の製造方法。前記絶縁層を形成するステップが、ALD法により前記絶縁層を形成するステップである請求項1から請求項6の何れか一項に記載の半導体基板の製造方法。化合物半導体層と、前記化合物半導体層に接する絶縁層と、を有し、前記化合物半導体層と前記絶縁層との界面にセレン原子を有する半導体基板。前記化合物半導体層と前記絶縁層との界面における前記セレン原子の面密度が、1×1014atoms/cm2以下である請求項8に記載の半導体基板。前記化合物半導体層の表面がInxGa1-xAs0≦x≦1からなり、前記絶縁層がAl2O3からなる請求項8または請求項9に記載の半導体基板。上記したパッシベーション技術により、III-V族化合物半導体と絶縁層との界面における欠陥密度が低減され、III-V族化合物半導体層をチャネル層に用いるIII-V族MISFETの性能が向上すると期待される。しかし、より効果的にIII-V族化合物半導体の表面を不動態化するパッシベーション技術が望まれる。より効果的なパッシベーション技術を適用して、III-V族MISFETの性能を向上することが期待される。本発明の目的は、高性能なIII-V族MISFETの実現を可能にする、より効果的なIII-V族化合物半導体表面のパッシベーション技術を提供することにある。上記課題を解決するために、本発明の第1の態様においては、エピタキシャル成長により化合物半導体層をベース基板上に形成するステップと、前記化合物半導体層の表面をセレン化合物を含む洗浄液で洗浄するステップと、前記化合物半導体層の上に絶縁層を形成するステップと、を有する半導体基板の製造方法が提供される。前記セレン化合物として、セレン酸化物が挙げられる。前記セレン酸化物として、H2SeO3が挙げられる。前記洗浄液が、水、アンモニアおよびエタノールからなる群から選択された1以上の物質をさらに含んでもよい。前記洗浄液中のセレン化合物のモル濃度が、7×10―3mol/l以上7×10―1mol/l以下であることが好ましい。前記化合物半導体層の表面がInxGa1-xAs0≦x≦1からなる場合、前記絶縁層がAl2O3からなるものであることが好ましい。前記絶縁層を形成するステップとして、ALDatomiclayerdeposition法原子層堆積法により前記絶縁層を形成するステップが挙げられる。本発明の第2の態様においては、化合物半導体層と、前記化合物半導体層に接する絶縁層と、を有し、前記化合物半導体層と前記絶縁層との界面にセレン原子を有する半導体基板が提供される。前記化合物半導体層と前記絶縁層との界面における前記セレン原子の面密度は、1×1014atoms/cm2以下であることが好ましい。前記化合物半導体層の表面がInxGa1-xAs0≦x≦1からなる場合、前記絶縁層がAl2O3からなるものであることが好ましい。図1は、半導体基板100の断面を示す。半導体基板100は、ベース基板102と、化合物半導体層104と、絶縁層106とを有する。ベース基板102、化合物半導体層104および絶縁層106は、ベース基板102、化合物半導体層104、絶縁層106の順に位置する。ベース基板102として、InP基板が挙げられる。InP基板として、化合物半導体層104が形成される面が100面であるInP100基板、化合物半導体層104が形成される面が111A面であるInP111A基板が挙げられる。ベース基板102は、表面がシリコン結晶である基板であってもよい。表面がシリコン結晶である基板として、シリコン基板、SOISilicononInsulator基板が挙げられる。ベース基板102は、ガラス、セラミックス等の絶縁体基板、金属等の導電体基板、炭化シリコン等の半導体基板であってもよい。化合物半導体層104は、エピタキシャル成長によりベース基板102上に形成される。化合物半導体層104として、III-V族化合物半導体層が挙げられる。化合物半導体層104をIII-V族化合物半導体からなるものとすることで、移動度の大きい高性能なMISFETを形成できる。化合物半導体層104として、InxGa1-xAs0≦x≦1が挙げられる。絶縁層106は、化合物半導体層104に接して形成される。絶縁層106は、MISFETのゲート絶縁層として機能するものであり、たとえばALD法によるAl2O3層が挙げられる。なお、化合物半導体層104の表面がInxGa1-xAs0≦x≦1からなる場合、絶縁層106はAl2O3であることが好ましい。化合物半導体層104が複数の化合物半導体層からなる場合においても、その最も上の化合物半導体層の表面がInxGa1-xAs0≦x≦1からなるとき、絶縁層106はAl2O3であることが好ましい。化合物半導体層104と絶縁層106との界面にセレン原子を有する。界面にセレン原子を有するとは、厳密に界面にのみセレン原子が存在することを意味するのではなく、界面近傍、主に絶縁層106の界面側に存在することを意味する。セレン原子の存在位置をたとえばSIMS二次イオン質量分析による深さプロファイルで分析すれば、界面近傍を中心にある程度の幅を持って観測される。化合物半導体層104と絶縁層106との界面におけるセレン原子の面密度は、1×1014atoms/cm2以下であることが好ましい。図2および図3は、半導体基板100の製造過程における断面を示す。図2に示すように、ベース基板102を用意し、エピタキシャル成長により化合物半導体層104をベース基板102上に形成する。化合物半導体層104のエピタキシャル成長には、MOCVDMetalOrganicChemicalVaporDeposition法を利用することができる。MOCVD法において、InソースにはTMInトリメチルインジウムを、GaソースにはTMGaトリメチルガリウムを、AsソースにはAsH3アルシンを用いることができる。キャリアガスには水素を用いることができる。反応温度は、300°Cから900°Cの範囲で、好ましくは450~750°Cの範囲で適宜選択できる。反応時間を適宜選択することでエピタキシャル成長層の厚さを制御することができる。図3に示すように、化合物半導体層104の表面をセレン化合物を含む洗浄液で洗浄する。セレン化合物として、セレン酸化物が挙げられる。セレン酸化物として、H2SeO3が挙げられる。また、洗浄液には、水、アンモニアおよびエタノールからなる群から選択された1以上の物質をさらに含んでもよい。洗浄液中のセレン化合物のモル濃度は、7×10―3mol/l以上7×10―1mol/l以下とすることができる。そして、化合物半導体層104の上に絶縁層106を形成し、図1に示す半導体基板100が製造できる。なお、化合物半導体層104の表面がInxGa1-xAs0≦x≦1からなる場合、絶縁層106は、Al2O3からなることが望ましい。この場合、Al2O3からなる絶縁層106は、ALD法により形成することが好ましい。ALD法によるAl2O3層の形成では、層形成の最初のステップにおいて、Al原料であるTMAトリメチルアルミニウムのみを供給する。このTMAのみを供給するステップにおいて、先の洗浄処理で化合物半導体層104の表面に残留し、同表面に強く結合していないSe原子が除去されると考えられる。この結果、化合物半導体層104と絶縁層106との間に形成される欠陥が減少し、FETの性能が向上することが期待できる。以上説明した半導体基板100によれば、化合物半導体層104の表面をセレン化合物を含む洗浄液で洗浄するため、絶縁層106との界面における欠陥密度が低減でき、MISFETの性能が向上する。図4は、電界効果トランジスタ200の断面を示し、図5は、電界効果トランジスタ200の製造過程における断面を示す。電界効果トランジスタ200は、半導体基板100の表面に形成され、ゲート電極202、ソース電極204、ドレイン電極206を有する。半導体基板100の化合物半導体層104とゲート電極202との間には絶縁層106が位置し、絶縁層106はゲート絶縁層として機能する。化合物半導体層104の一部はチャネルとして機能する。ゲート電極202の上にはゲート金属208が形成されても良い。ゲート電極202として、TaNが挙げられる。ソース電極204、ドレイン電極206およびゲート金属208は、たとえばTi/Auの積層膜である。図5に示すように、半導体基板100を製造した後、ゲート電極202を、スパッタ法によるTaN膜の堆積およびリソグラフィによるTaN膜のパターニングにより形成する。TaN膜のパターニングと同時に、ソース電極204およびドレイン電極206が形成される領域の絶縁層106もエッチングして除去する。次に、たとえばスパッタ法によるTi/Au積層膜の膜堆積およびリフトオフ法によるパターニングにより、ソース電極204、ドレイン電極206およびゲート金属208を同時に形成する。以上のようにして、電界効果トランジスタ200が製造できる。なお、ここでは、半導体基板100を用いる電子デバイスとして電界効果トランジスタ200を例示しているが、キャパシタ等他の電子デバイスも例示できる。すなわち、絶縁層106の一部上に電極を有し、当該電極と化合物半導体層104が平行平板キャパシタの電極として機能し、電極と化合物半導体層104で挟まれた絶縁層106の一部がキャパシタ絶縁体として機能するような電子デバイスであっても良い。実施例前記した電界効果トランジスタ200と同様な電界効果トランジスタを実際に製造し、各種の分析と性能評価を実施した。ベース基板102として、InP100基板とInP111A基板の二種類の基板を用いた。各々のInP基板上に、化合物半導体層104としてp形InGaAs層をエピタキシャル成長した。p型InGaAs層は、厚さを0.5μmとし、p型不純物原子の濃度を3×1016atoms/cm3とした。ALD法により厚さ6nmのAl2O3保護層を形成した後、ソースドレイン領域にn型不純物原子としてSiをイオン注入した。Siのイオン注入量が2×1014atoms/cm2となるようにイオン電流を調整した。窒素雰囲気での600°C、10秒の加熱により不純物原子を活性化し、Al2O3保護層を緩衝フッ酸によるエッチングにより除去した。次にp型InGaAs層の表面を洗浄処理した。洗浄処理は、p型InGaAs層を形成したInP基板をSe洗浄液に浸漬することで実施した。Se洗浄液として、H2SeO3を4×10-2mol/lの濃度で含有するNH4OH水溶液を用いた。なお比較例として、H2SeO3をNH42Sに代えたイオウ洗浄液を用いた場合のサンプル比較例1と、NH4OH水溶液のみを洗浄液として用いた場合のサンプル比較例2も作成した。洗浄処理の後、絶縁層106としてAl2O3層をALD法により形成した。Al2O3層の厚さは12nmとし、堆積温度は250°Cとした。スパッタ法によりTaNからなるゲート電極を形成し、Ti/Auからなるソースドレイン電極を形成した。窒素雰囲気、350°C、90秒のポストメタルアニールを行い、実施例および比較例の電界効果トランジスタを製造した。以下製造した電界効果トランジスタの性能を比較例の結果と比較しながら説明する。図6は、InP100基板上に製造した電界効果トランジスタのId-Vg特性を示し、図7は、InP111A基板上に製造した電界効果トランジスタのId-Vg特性を示す。なお、図6、図7において、電界効果トランジスタのゲート長Lおよびゲート幅Wはそれぞれ1μmおよび100μmである。図6および図7から、イオウ洗浄液の場合に比較して、Se洗浄液を用いた場合には顕著なオフ電流の低減が観察された。特にInP100基板においてオフ電流低減の効果が大きい。図8は、InP100基板上に製造した電界効果トランジスタの移動度を示し、図9は、InP111A基板上に製造した電界効果トランジスタの移動度を示す。なお、図8、図9において、電界効果トランジスタのゲート長およびゲート幅はそれぞれ100μmおよび100μmである。図8および図9から、NH4OH洗浄液の場合と比較したイオウ洗浄液の移動度向上効果が確認できる。さらに、Se洗浄液の場合、イオウ洗浄液の効果を上回る移動度向上の効果が観察できた。Se洗浄液の場合の0.6MV/cmの電界強度における実効移動度は、InP111A基板の場合で1034cm2/Vs、InP100基板の場合で837cm2/Vsであった。前者の実効移動度の値は、シリコンを活性層とする場合と比較して2.7倍の値である。図10は、InP100基板およびInP111A基板上に製造した電界効果トランジスタの移動度の温度依存性を示す。図11は、InP100基板およびInP111A基板上に製造した電界効果トランジスタの高電界域における移動度としきい値電圧との関係を示す。図10から、温度依存性は大きくないことが観察された。この結果は、チャネルを移動するキャリアの散乱は、主に絶縁層との界面におけるラフネスと双極子ゆらぎに起因するという、本発明者らが既に得ている知見と整合する。また、本発明者らは、双極子ゆらぎが小さい界面でMISFETを構成した場合、しきい値電圧が負電圧側にシフトするという知見も得ている。図11から、しきい値電圧が負電圧側にシフトするほど移動度が改善することが分かり、Se洗浄液処理によってMIS界面における欠陥の形態の一つである双極子ゆらぎが抑制されていることが示唆される。図12は、InP100基板およびInP111A基板上に製造した電界効果トランジスタの電流オンオフ比とS値から推計した界面準位密度との関係を示す。ここで、S値とはしきい値電圧以下の領域でのゲート電圧に対するドレイン電流の変化率を指し、この値から界面準位密度を計算することができる。界面準位密度が大きくなると電流オンオフ比が低下する傾向を確認し、InP100基板およびInP111A基板のそれぞれにおいて、Se洗浄液処理の場合が最も良好な結果を示した。図13は、Al2O3/InGaAs層の二次イオン質量分析SIMSによる深さプロファイルを示す。Al2O3/InGaAs層は、InP100基板上にInGaAs層を形成し、Se洗浄液による洗浄後にAl2O3層を形成した。図13に示す深さプロファイルから、Al2O3層とInGaAs層との界面にSe原子が残留していることが分かった。図14は、InP基板上のInGaAs表面をNH4OH処理した場合、Se洗浄液処理した場合、Se洗浄液処理した後ALD層を形成した場合の三通りの場合について、XPS法による表面元素分析を行った結果であって、Se3dピークの近傍を示したものである。図15は、InP基板上のInGaAs表面をNH4OH処理した場合、イオウ洗浄液処理した場合、イオウ洗浄液処理した後ALD層を形成した場合の三通りの場合について、XPS法による表面元素分析を行った結果であって、S2pピークの近傍を示したものである。図14に示すXPS強度から推計された界面におけるSe原子の濃度は、約0.2モノレイヤー面密度約1×1014atoms/cm2に相当するという結果であった。一方、図15のXPS強度から推計された界面におけるイオウ原子の濃度は、約0.6モノレイヤーに相当するという結果であった。この点からSe洗浄液の場合に界面に含まれるSe原子の量は、イオウ洗浄液の場合に界面に含まれるイオウ原子の量より少ないと推察でき、これがイオウ洗浄液に比較してSe洗浄液を用いた場合に電界効果トランジスタの性能向上が達成される一因と考えられる。また、Se洗浄液中のH2SeO3の濃度を1×10-1mol/l、および3×10-1mol/lとした場合について同様にサンプルを作成し、製造した電界効果トランジスタの性能を確認した。その結果、いずれの場合においてもH2SeO3濃度が4×10-2mol/lの場合と同様の性能が得られた。本発明の半導体基板の製造方法によれば、MIS界面の洗浄をSe洗浄液を用いて行うので、電界効果トランジスタの移動度を高くし、電流オンオフ比を高くすることができる。