データのプログラム時、前記データに対する状態情報が追加的にプログラムされる不揮発性メモリ装置と、前記データを読み出す時、前記状態情報にアクセスし、前記状態情報に基づいて前記データの事前確率を計算し、前記事前確率に基づいて読み出された各々のビットに対する事後確率を計算し、前記事後確率に基づき前記データの論理状態を検出する軟判定工程を実行するメモリコントローラとを有することを特徴とするメモリシステム。前記状態情報は、前記データのメタデータのうちの一部として格納されることを特徴とする請求項1に記載のメモリシステム。前記状態情報は、前記データに含まれる論理値の数に対する情報を含むことを特徴とする請求項2に記載のメモリシステム。前記事前確率は、前記データに含まれる全体ビット数に対する論理‘1’の割合を示す第1事前確率PS=1と、前記データに含まれる全体ビット数に対する論理‘0’の割合を示す第2事前確率PS=0とを含み、ここで、Sはビットの論理状態に対応する確立変数であることを特徴とする請求項3に記載のメモリシステム。前記事後確率は、プログラムビットに対する読み出しビットの条件部確率に前記第1事前確率を掛けた第1事後確率と、前記プログラムビットに対する読み出しビットの条件部確率に前記第2事前確率を掛けた第2事後確率とを含むことを特徴とする請求項4に記載のメモリシステム。前記軟判定工程は、前記第1事後確率と第2事後確率とを比較し、その中で大きい値に対応するプログラムビットを読み出しビットとして決めることを特徴とする請求項5に記載のメモリシステム。前記事後確率は、プログラムビットに対する読み出しビットの条件部確率に前記第1事前確率と第2事前確率とを各々加重値として適用して計算することを特徴とする請求項4に記載のメモリシステム。前記メモリコントローラは、前記状態情報に基づいて事前確率を計算する事前確率計算ユニットと、前記データのビット値の各々に対する事後確率を前記事前確率に基づいて計算する事後確率計算ユニットと、前記事後確率に基づいて前記データのビット値を軟判定工程を実行することによって決める軟判定デコーダとを含むことを特徴とする請求項1に記載のメモリシステム。不揮発性メモリ装置のデータ処理方法において、前記不揮発性メモリ装置からデータと前記データに対する状態情報が提供される段階と、前記状態情報に従って前記データに対する事前確率を計算する段階と、前記データのビット値の各々または符号語に対する事後確率を前記事前確率に基づいて計算する段階と、前記データのビット値または符号語の各々に対する事後確率に基づいて前記データのビット値または符号語の各々を決める軟判定工程を実行する段階とを有することを特徴とするデータ処理方法。前記データと前記状態情報は同一のページに格納されることを特徴とする請求項9に記載のデータ処理方法。そこで、本発明は上記従来の不揮発性メモリ装置における問題点に鑑みてなされたものであって、本発明の目的は、読み出されるデータの信頼性を高めることができるメモリシステム及びそのデータ処理方法を提供することにある。上記目的を達成するためになされた本発明によるメモリシステムは、データのプログラム時、前記データに対する状態情報が追加的にプログラムされる不揮発性メモリ装置と、前記データを読み出す時、前記状態情報にアクセスし、前記状態情報に基づいて前記データの事前確率を計算し、前記事前確率に基づいて読み出された各々のビットに対する事後確率を計算し、前記事後確率に基づき前記データの論理状態を検出する軟判定工程を実行するメモリコントローラとを有することを特徴とする。上記目的を達成するためになされた本発明によるデータ処理方法は、不揮発性メモリ装置のデータ処理方法において、前記不揮発性メモリ装置からデータと前記データに対する状態情報が提供される段階と、前記状態情報に従って前記データに対する事前確率を計算する段階と、前記データのビット値の各々または符号語に対する事後確率を前記事前確率に基づいて計算する段階と、前記データのビット値または符号語の各々に対する事後確率に基づいて前記データのビット値または符号語の各々を決める軟判定工程を実行する段階とを有することを特徴とする。本発明に係るメモリシステム及びそのデータ処理方法によれば、読み出されるデータがプログラムされる状態の数及びプログラムパターンを通じて事前確率を求めることができるので、高信頼性を有する軟判定アルゴリズムの実現が可能になるという効果がある。次に、本発明に係るメモリシステム及びそのデータ処理方法を実施するための形態の具体例を図面を参照しながら説明する。明細書の全体にかけて同じ符号は同じ要素を示す。以下のフラッシュメモリ装置は本発明の特徴及び機能を説明するために不揮発性メモリの一例として用いられている。しかし、この技術分野に精通した者であれば、ここに記載した内容によって本発明の他の利点及び性能を容易に理解することができる。例えば、格納媒体としてPRAM、MRAM、ReRAM、FRAM、NORフラッシュメモリなどを用いることがことができ、異種のメモリ装置が混用するメモリシステムにも適用することができる。そして、2ビットマルチレベルセルMLCを本発明の特徴を説明するための例として用いられた。しかし、1つのメモリセルにシングルビットが格納されるシングルレベルセルSLCメモリ装置及び1つのメモリセルに3ビット以上のデータを書き込むマルチビットメモリ装置に本発明の技術を容易に適用することができる。図1は、エラーが含まれるマルチビット不揮発性メモリ装置のスレッショルド電圧分布を例示的に示す図である。図1は、1つのメモリセルに2ビットが格納されるメモリセルのスレッショルド電圧分布を示す。消去状態E0は、メモリセルの最も低いスレッショルド電圧レベルに対応する。そしてプログラム状態P1、プログラム状態P2、及びプログラム状態P3にメモリセルをプログラムすることができる。説明の便宜のために、2ビットマルチレベルセルMulti-LevelCell:MLCを例示的に示したが、3ビット、4ビットMLCでも本発明と同一の技術的特徴を適用することができる。不揮発性メモリ装置において、メモリセルは、基準分布10、20、30、40にプログラムされる。しかし、読み出しの時、多様な要因によってメモリセルのスレッショルド電圧は基準分布10、20、30、40の形態を維持しないことがある。そして、このようなメモリセルのスレッショルド電圧変化は読み出しエラーの原因になる。スレッショルド電圧の変化の例として、隣接メモリセルによる干渉効果を例としてあげることができる。このような干渉の例としては、プログラムディスターブProgramdisturbanceと側面電荷拡散LateralChargeSpreadingなどがある。不揮発性メモリ装置で隣接したメモリセルと異なるスレッショルド電圧を有する場合、メモリセルは互いに影響を及ぼす。例えば、プログラムディスターブや側面電荷拡散のように隣接したメモリセルのスレッショルド電圧に応じてメモリセルのスレッショルド電圧は増加、または減少する。特に、メモリセルのうちで消去状態E0にプログラムされたメモリセルと最も高いスレッショルド電圧を有するプログラム状態P3にプログラムされたメモリセルとの間でこのような側面電荷拡散やプログラムディスターブ現象が顕著である。最初、メモリセルがプログラムされれば、メモリセルのスレッショルド電圧は実線に示した基準分布10、20、30、40を形成するようになる。しかし、側面電荷拡散やプログラムディスターブ現象によって基準分布10に対応するメモリセルの分布は基準分布15に移動する。基準分布40に対応するメモリセルは側面電荷拡散やプログラムディスターブ現象によって基準分布45に移動する。側面電荷拡散現象によって、消去状態E0にプログラムされたメモリセルのスレッショルド電圧が高くなる。そしてプログラム状態P3にプログラムされたメモリセルのスレッショルド電圧は側面電荷拡散やプログラムディスターブによって低くなる。以上では、不揮発性メモリ装置のスレッショルド電圧散布の拡散を読み出しエラーの要因として説明した。しかし、不揮発性メモリ装置を含めたストレージにおいて読み出しエラーは多様な要因から発生する可能性がある。隣接セル間の干渉及び工程的な欠陥、外部からの多様なノイズによる信号の干渉、チャンネルの不安定性による歪曲などの要因によって読み出しエラーが発生しうる。本発明はこのようなエラーから元々プログラムされたデータの信頼性を高めることができるメモリシステム及びデータ処理方法を提供するものである。図2は、本発明のメモリシステム100を示すブロック図である。図2を参照すると、本発明に係るメモリシステム100は不揮発性メモリ装置110とメモリコントローラ120とを含む。不揮発性メモリ装置110は、例えばフラッシュメモリ装置で構成することができる。不揮発性メモリ装置110はメモリコントローラ120から提供されるデータをページ単位例えば、2KByteに格納する。各々のページにはユーザデータUserdataとメタデータMetadataが含まれる。本発明の不揮発性メモリ装置110はユーザデータに対する状態情報StateInformationを格納する。状態情報をメタデータの一部として格納することができる。状態情報は、メモリコントローラ120によって実行される軟判定演算で用いられる事前確率APrioriProbabilityを計算するソースになる。例えば、ユーザデータUserdataに含まれる論理状態logicalstate‘0’または論理状態‘1’のビット数やメモリセルのスレッショルド電圧状態数などを状態情報に含むことができる。例えば、10ビットからなるページ中からランダムに選択されるビットが、10のうち7が論理状態‘0’であれば、事前確率は0.7と計算される。この事前確率は、PS=0=0.7として表され、ここで、Sはデータのビットの論理状態に対応する確立変数である。不揮発性メモリ装置110は、メモリコントローラ120の読み出し命令語に応答して状態情報を含む読み出しデータを提供する。状態情報はメタデータとして提供することができる。メタデータは情報を入れているユーザデータの制御情報Controlinformationである。例えば、1つのページを読み出しデータとして提供する時、状態情報はメタデータに含まれ得る。メモリコントローラ120は、状態情報を参照して軟判定のための事前確率APrioriProbability及び事後確率APosterioriProbabilityを計算する。既に発生した事件を条件として過去の不確実な事件に対する仮説を設定すれば、各々の仮説に対する条件部確率が事後確率になる。そして最大の事後確率に対応する仮説を‘正’として決めるのが最大事後確率MaximumAPosterioriProbability:MAP基準と言う。事後確率は、事前確率に既に発生した事件の条件での事前確率を掛けて計算することができる。一般的に、データの伝送が行われるチャンネルに対する事後確率は、事前確率を考慮しせずに計算される。なぜなら、すべての仮説に対する事前確率は固定された値として見なされるためである。すなわち、データの受信側で送信側の状態を分からないためである。軟判定手順を実行する時、読み出されたデータの特定ビットに対する事前確率はすべての仮説に対して同一Equi-probableであると考慮された。しかし、チャンネルの一種として不揮発性メモリを考慮する場合、データの送信側と受信側がメモリコントローラ120という特徴を有する。したがって、メモリコントローラ120は書き込むデータの状態を予め分かっており、このような情報を状態情報に再構成して不揮発性メモリ装置110に格納することができる。軟判定手順に事前確率が提供される場合には、軟判定条件は変えることができる。メモリコントローラ120は固定されない事前確率情報を参照して軟判定を実施する。メモリコントローラ120が状態情報を得るためには、プログラムの時に、このような状態情報をメタデータにプログラムしなければならない。プログラム動作の時、ホストHostから提供されるユーザデータを参照して、メモリコントローラ120は状態情報を含むメタデータを不揮発性メモリ装置110にプログラムする。そして読み出し要請が発生すれば、メモリコントローラ120はプログラムされたユーザデータとメタデータを不揮発性メモリ装置110から読み出す。読み出したメタデータに含まれた状態情報を参照して、メモリコントローラ120は事前確率及び事後確率を各々計算する。メモリコントローラ120は事後確率からユーザデータを構成する各々のビット値を軟判定デコーディングsoft-decisiondecoding方式に基づいて決める。事前確率の大きさによって、ユーザデータのビットの各々の論理値は、より正確な値に決められる。理解を助けるために、軟判定デコーディングの時に事前確率の適用例を説明する。例えば、1つのページが10ビットサイズであり、その中に論理状態‘1’が8ビット、論理状態‘0’が2ビットの場合を仮定する。この場合、10ビットのうちで論理状態‘0’としてメモリコントローラ120に伝達されたビットの軟判定の時に、全体論理ビットのうちで論理状態‘0’が20を占める事実を適用することができる。状態情報を適用しない場合には、論理状態‘0’でも論理状態‘1’でも事前確率50を固定させて軟判定に適用するしかなかった。図3は、図2のメモリコントローラ120の構成を示すブロック図である。図3を参照すると、メモリコントローラ120は事前確率計算ユニット121、事後確率計算ユニット122、軟判定デコーダ123を含む。事前確率計算ユニット121は、不揮発性メモリ装置110から提供される読み出しデータReaddataから状態情報を抽出する。読み出しデータはユーザ情報が含まれるユーザデータと状態情報が含まれるメタデータで構成される。状態情報は、例えば、読み出しデータに含まれるユーザデータで論理状態‘0’と論理状態‘1’の割合情報になることができる。または状態情報はユーザデータで論理状態‘0’または論理状態‘1’の各々のビット数になることができる。あるいは、状態情報は選択されたメモリセルのプログラム状態の数または、シンボル数として提供され得る。状態情報の内容は本発明の実施形態にだけ限らない。ユーザデータがプログラムされる時のデータ状態に対する多様な情報を状態情報として用いることができる。事前確率計算ユニット121は、状態情報を参照して事前確率PS=siを計算する。ここで、‘si’は‘i’の場合に対応する事件を意味する。例えば、状態情報StateInformationが論理状態‘0’と論理状態‘1’の各々のビット数を示すことができる。すなわち、s0は論理状態‘0’に対応するビットを意味し、s1は論理状態‘1’に対応するビットを意味する。これによって、事前確率PS=siは下記の数式1として表現することができる。ここで、‘A’はプログラムされた状態Stateの集合を意味する。そして‘si’は‘A’のうちで‘i’元素に対応する個別事件例えば、論理状態‘0’や論理状態‘1’にプログラムされたビットを意味する。すなわち、論理状態‘0’や論理状態‘1’にプログラムされる二進データの場合、‘i’∈{0、1}として表現することができる。Nsiは事件‘si’の数を示す。すなわち、事前確率PS=siは全体事件の数で‘i’事件に対する割合を意味する。状態情報がユーザデータに含まれる論理状態‘0’と論理状態‘1’の各々の割合に表示する場合を例としてあげれば、ユーザデータが10ビットであり、そのうちの論理状態‘0’が7ビット、論理状態‘1’が3ビットであると仮定すれば、論理状態‘1’の割合を示す事前確率PS=s1は3/10に該当する。一方論理状態‘0’の割合を示す事前確率PS=s0は7/10に該当する。事前確率計算ユニット121は上述の数式1に基づいて事前確率PS=siを計算する。従来では、すべての事件に対する事前確率が同一であるという仮定下に、上述の事前確率は軟判定手順で考慮されなかった。しかし、不揮発性メモリ装置110にデータをプログラムする時にこのようなデータの条件に対する把握が可能である。そして把握された条件をメタデータとして格納することができる。事前確率計算ユニット121はこのような各々の場合ごとに変わる条件を参照して事前確率PS=siに計算する。事前確率PS=siは軟判定手順で判定の信頼度を高めることができる根拠を提供する。事後確率計算ユニット122は、事前確率PS=si及びユーザデータから事後確率PS=si│Y=yを計算する。条件部確率である事後確率PS=si│Y=yは下記の数式2から計算することができる。ここで、‘Y’は読み出し値の全体事件を意味し、‘y’は読み出し値の特定事件を意味する。また他の条件部確率PY=y│S=siは論理状態‘i’を書き込んだ時、読み出し値が‘y’に判定される確率を示す。事後確率計算ユニット122は、ユーザデータの特定列のデータビットが‘y’の場合、既に固定的な値として提供される確率PY=yと条件部確率PS=si│Y=yを選択する。これら確率値は、読み出されたビットが論理状態‘1’であるか、または論理状態‘0’であるかによって決められる。そして、事後確率計算ユニット122は、事前確率計算ユニット121から提供される事前確率PS=siを掛けて事後確率PS=si│Y=yを計算する。事後確率計算ユニット122が、尤度LikelihoodRatio:LR方式により動される場合、各々の事件に対する尤度LRに事前確率が追加的に掛けられる。もし、事後確率計算ユニット122がログ尤度Log-LikelihoodRatio:LLR方式により処理される場合、各々の事件に対するログ尤度LLRに計算された事前確率のログ値が加えられる。軟判定デコーダ123は、事後確率PS=si│Y=yを参照して読み出されたビットの各々に対する仮説のうちのいずれか1つを選択する。1つのビットに対して事後確率を利用して仮説を選択する、例えばユーザデータで論理状態‘1’として提供されるビットに対して事後確率PS=1│Y=1、及びPS=0│Y=1を比較する。そして最大事後確率に対応する仮説Sを選択する。このような軟判定方式を最大事後確率MaximumAPosterioriProbability:MAPデコーディング方式と言う。多数のビットに対しては多数のビットに対する事件が同時に発生する事後確率を利用して様々な仮説のうちで事後確率が最大になる仮説を選択するようになる。最大事後確率を有する仮説を選択する復号器を最大事後確率復号器と言う。最大事後確率MAPデコーディング方式により決められたデータをホストが要請した読み出しデータとして提供することができる。図4は、本発明の事前確率を考慮した各仮説に対する事後確率を簡略に示す確率密度関数を示すグラフである。図4を参照すると、ユーザデータのビットが論理状態‘1’の場合、事後確率PS=1│Y=1と事後確率PS=0│Y=1の大きさをグラフに示す。この場合、不揮発性メモリ装置110に論理状態‘1’がプログラムされたという仮説に対する事後確率PS=1Y=1は確率関数210として表現することができる。そして不揮発性メモリ装置110に論理状態‘0’がプログラムされたという仮説に対する事後確率PS=0Y=1は確率関数220として表現することができる。上述の図3の例示のように、ユーザデータのビット数が10ビットであり、その中に論理状態‘1’が7ビット、論理状態‘0’が3ビットにプログラムされたとメタデータに記録されていると仮定すれば、数式1によって事前確率PS=1は0.7、事前確率PS=0は0.3になる。事前確率PS=1と事前確率PS=0は事後確率PS=1│Y=1及び事後確率PS=0│Y=1において各々互いに異なる加重値として作用する。示したように、事後確率PS=1│Y=1を示す確率関数210は事後確率PS=0│Y=1を示す確率関数220より相対的に大きい。よって、軟判定デコーダ123で実行される最大事後確率MAPデコーディングの時に仮説を選択する基準ηが平均値a1、a2の中値に固定されないこともある。図5は、本発明の不揮発性メモリ装置110に格納されるデータの構成を簡略的に示す図である。もし、不揮発性メモリ装置110がNANDフラッシュメモリの場合、データ300は1つのページ単位に該当することができる。データ300は、ユーザデータ310とメタデータ320とを含む。ユーザデータ310にはユーザによって提供されるユーザ情報が入っている。メタデータ320はユーザデータ310に対する制御情報を含む。メタデータ320は第1メタデータ321と第2メタデータ322とを含む。第1メタデータ321はユーザデータの形態、ランダムシード、パリティ、プログラム/消去サイクルのような制御情報ControlInformationを含む。第2メタデータ322は、状態情報を含む。例えば、ユーザデータ310の全体で論理状態‘1’のビット数と論理状態‘0’のビット数を含むことができる。または、データがシンボル単位に処理される場合には状態情報をシンボルの数として提供することができる。しかし、状態情報の範囲は上述の例示に限らない。状態情報は仮説の条件に使用することができる多様な情報を含むことができる。図6は、本発明の実施形態に係るデータ処理方法を説明するためのフローチャートである。図6を参照すると、ホストから読み出し命令が提供されれば、本発明のメモリコントローラ120によるデータ処理手順が開始される。段階S10において、メモリコントローラ120は読み出し命令語及びアドレスを不揮発性メモリ装置110に提供する。不揮発性メモリ装置110は読み出し要請されたデータを入出力ユニットI/Ounitに提供する。例えば、不揮発性メモリ装置110はユーザデータとメタデータとを含む1つのページを読み出すデータとして出力することができる。メタデータには状態情報が含まれる。段階S20において、メモリコントローラ120の事前確率計算ユニット121は、読み出しデータで状態情報を利用して事前確率PS=siを計算する。例えば、状態情報がユーザデータの論理状態‘1’のビット数と論理状態‘0’のビット数とを含む場合、事前確率計算ユニット121はプログラムされた論理ビットの割合を事前確率に計算する。事前確率PS=siの計算方法は上述の数式1に基づいて行われる。段階S30において、メモリコントローラ120の事後確率計算ユニット122は、不揮発性メモリ装置110から提供されたユーザデータの各ビットまたは符号語単位に対する事後確率PS=si│Y=yを計算する。事後確率計算ユニット122は、ユーザデータのビットの各々または符号語に対する事後確率PS=si│Y=yを事前確率計算ユニット121が提供する事前確率PS=siを参照して計算する。事後確率PS=si│Y=yの計算は上述の数式2に基づいて行われる。段階S40において、メモリコントローラ120の軟判定デコーダ123は、事後確率計算ユニット122から提供された事後確率PS=si│Y=yが最大になるユーザデータの各々のビットまたは符号語に対する値を決める。軟判定デコーダ123は、事後確率PS=si│Y=yが最も大きい値を‘正’として判断し、事後確率PS=si│Y=yがさらに小さい値を‘誤’として判定することができる。軟判定デコーダ123は最大事後確率MAPの基準に応じて読み出しデータのビットまたは符号語を決めてホストに提供する。図7は、本発明の実施形態に係るメモリシステムの一例としてソリッドステートドライブsolidstatedrive:SSDシステムを示すブロック図である。図7を参照すると、SSDシステム1000は、ホスト1100と、SSD1200とを含む。SSD1200はSSDコントローラ1210と、バッファメモリ1220と、不揮発性メモリ装置NVM1230とを含む。SSDコントローラ1210は、ホスト1100とSSD1200との物理的接続を提供する。すなわち、SSDコントローラ1210はホスト1100のバスフォーマットBusformatに対応してSSD1200とのインターフェーシングを提供する。特に、SSDコントローラ1210はホスト1100から提供される命令語をデコーディングする。デコーディングされた結果に応じて、SSDコントローラ1210は不揮発性メモリ装置1230にアクセスする。ホスト1100のバスフォーマットとしてはUSBUniversalSerialBus、SCSISmallComputerSystemInterface、PCIexpress、ATA、PATAParallelATA、SATASerialATA、SASSerialAttachedSCSIなどを含むことができる。SSDコントローラ1210は、不揮発性メモリ装置1230にデータを格納する時、メタデータに事前確率情報を含ませる。SSDコントローラ1210はホスト1100からの読み出し要請が発生すれば、不揮発性メモリ装置1230から提供されるデータを上述の事前確率情報を参照して事前確率を計算する。そしてSSDコントローラ1210は計算された事前確率を参照して事後確率を計算する。SSDコントローラ1210は計算された事後確率を参照して読み出されたユーザデータに含まれるビットの各々を決めるようになる。不揮発性メモリ装置1230から読み出されたデータはバッファリングのためにバッファメモリ1220に一時格納され得る。バッファメモリ1220にはホスト1100から提供された書き込みデータまたは不揮発性メモリ装置1230から読み出されたデータが一時格納される。ホスト1100の読み出し要請の時に不揮発性メモリ装置1230に存在するデータがキャッシュされている場合には、バッファメモリ1220はキャッシュされたデータを直接、ホスト1100に提供するキャッシュ機能を支援する。一般的に、ホスト1100のバスフォーマット例えば、SATAまたはSASによるデータ伝送速度はSSD1200のメモリチャンネルの伝送速度より顕著に速い。すなわち、ホスト1100のインターフェース速度が顕著に高い場合、大容量のバッファメモリ1220を提供することによって、速度差により発生するパフォーマンス低下を最小化することができる。バッファメモリ1220は、大容量の補助記憶装置として用いられるSSD1200で十分なバッファリングを提供するために同期式DRAMSynchronousDRAMからなることができる。しかし、バッファメモリ1220はこれに限らないことはこの分野の通常的な知識を習得した者に自明である。不揮発性メモリ装置1230は、SSD1200の格納媒体として提供される。例えば、不揮発性メモリ装置1230は、大容量の格納能力を有するNANDフラッシュメモリNAND-typeFlashmemoryからなることができる。不揮発性メモリ装置1230は複数のメモリ装置で構成することもできる。この場合、各々のメモリ装置はチャンネル単位でSSDコントローラ1210と接続する。不揮発性メモリ装置1230は、格納媒体としてNANDフラッシュメモリを例としてあげて説明したが、また他の不揮発性メモリ装置で構成することもできる。例えば、格納媒体として、PRAMPhasechangeRAM、MRAMMagneticRAM、ReRAMResistanceRAM、FRAMFerroelectricRAM、NORフラッシュメモリなどを用いることができ、異種のメモリ装置が混用するメモリシステムにも適用することができる。そして格納媒体として揮発性メモリ装置例えば、DRAMを含むこともできる。図8は、本発明の実施形態に係るメモリシステム2000を簡略的に示すブロック図である。図8を参照すると、本発明に係るメモリシステム2000は、不揮発性メモリ装置NVM2200と、メモリコントローラ2100とを含む。不揮発性メモリ装置2200とメモリコントローラ2100との結合によってメモリカードまたは半導体ディスク装置ソリッドステートドライブsolidstatedrive:SSDからなることができる。SRAM2110は、プロセッシングユニットCPU2120の動作メモリとして用いられる。ホストインターフェース2130は、メモリシステム2000と接続するホストのデータ交換プロトコルを具備する。エラー訂正ブロックECC2140は、不揮発性メモリ装置2200から読み出されたデータに含まれるエラーを検出及び訂正する。エラー訂正ブロック2140は本発明の事前確率計算ユニット121、事後確率計算ユニット122、軟判定デコーダ123を含むことができる。メモリインターフェース2150は、本発明の不揮発性メモリ装置2200とインターフェーシングする。プロセッシングユニットCPU2120はメモリコントローラ2100のデータ交換のためのあらゆる動作を制御する。図示しないが、本発明に係るメモリシステム2000はホストとのインターフェーシングのためのコードデータを格納するROM図示せずなどをさらに提供することができることはこの分野の通常的な知識を習得した者に自明である。不揮発性メモリ装置2200は、複数のフラッシュメモリチップで構成されるマルチチップパッケージからなることもできる。以上の本発明のメモリシステム2000は、エラーの発生確率が低い高信頼性の格納媒体で構成することができる。特に、最近活発に研究されているソリッドステートドライブSSDのようなメモリシステムで本発明のフラッシュメモリ装置を具備することができる。この場合、メモリコントローラ2100は、USB、MMC、PCI-E、SAS、SATA、PATA、SCSI、ESDI、IDEなどのような多様なインターフェースプロトコルのうちの1つを通じて外部例えば、ホストと通信するように構成する。また、メモリコントローラ2100にはランダム演算を実行するための構成をさらに含むことができる。図9は、本発明に係る不揮発性メモリ装置3120を含んだコンピューティングシステム3000を概略的に示すブロック図である。図9を参照すると、本発明に係るコンピューティングシステム3000は、システムバス3600に電気的に接続されたマイクロプロセッサCPU3200、RAM3300、ユーザインターフェース3400、ベースバンドチップセットBasebandchipsetのようなモデム3500、メモリシステム3100を含む。メモリシステム3100は、図2に示したように構成される。本発明に係るコンピューティングシステム3000がモバイル装置の場合、コンピューティングシステム3000の動作電圧を供給するためのバッテリー図示せずを追加的に提供する。図示しないが、本発明に係るコンピューティングシステム3000には応用チップセットApplicationchipset、カメライメージプロセッサCameraImageProcessor:CIS、モバイルDRAMなどをさらに提供することができることはこの分野の通常的な知識を習得した者に自明である。メモリシステム3100は、例えば、データの格納に不揮発性メモリを用いるSSDSolidStateDrive/Diskを構成することができる。または、メモリシステム3100は、フュージョンフラッシュメモリ例えば、OneNandフラッシュメモリで構成することができる。本発明に係る不揮発性メモリ装置やメモリコントローラは、多様な形態のパッケージを利用して実装することができる。例えば、本発明に係るラッシュメモリ装置やメモリコントローラは、PoPPackageonPackage、BallgridarraysBGAs、ChipscalepackagesCSPs、PlasticLeadedChipCarrierPLCC、PlasticDualIn-LinePackagePDIP、DieinWafflePack、DieinWaferForm、ChipOnBoardCOB、CeramicDualIn-LinePackageCERDIP、PlasticMetricQuadFlatPackMQFP、ThinQuadFlatpackTQFP、SmallOutlineSOIC、ShrinkSmallOutlinePackageSSOP、ThinSmallOutlineTSOP、ThinQuadFlatpackTQFP、SystemInPackageSIP、MultiChipPackageMCP、Wafer-levelFabricatedPackageWFP、Wafer-LevelProcessedStackPackageWSPなどのようなパッケージを利用して実装することができる。尚、本発明は、上述の実施形態に限られるものではない。本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。