基板上にAlを含むIII族窒化物半導体のバッファ層を介して成長した、C面を表面とするIII族窒化物半導体層を有する窒化物半導体エピタキシャル基板であって、前記バッファ層は、その表面にインバージョンドメインを有することを特徴とする窒化物半導体エピタキシャル基板。前記バッファ層の表面におけるインバージョンドメインの面密度は、1×104cm-2以上1×1011cm-2以下の範囲にあることを特徴とする請求項1に記載の窒化物半導体エピタキシャル基板。前記III族窒化物半導体層の表面には、インバージョンドメインが存在しないことを特徴とする請求項1または2に記載の窒化物半導体エピタキシャル基板。前記バッファ層は、Cl、S、Bのうち、いずれか1種または2種以上が1×1015cm-3以上の濃度で添加されていることを特徴とする請求項1~3のいずれかに記載の窒化物半導体エピタキシャル基板。前記III族窒化物半導体層の表面の転位密度は、5×108cm-2以下であることを特徴とする請求項1~4のいずれかに記載の窒化物半導体エピタキシャル基板。前記III族窒化物半導体層のX線ロッキングカーブ測定における0002面回折、0004面回折、及び10-12面回折の半値幅は、それぞれ300秒以下、300秒以下、500秒以下であることを特徴とする請求項1~5のいずれかに記載の窒化物半導体エピタキシャル基板。前記III族窒化物半導体層は、5μm以上の厚さであって、表面にクラックがないことを特徴とする請求項1~6のいずれかに記載の窒化物半導体エピタキシャル基板。請求項1~7のいずれかに記載の窒化物半導体エピタキシャル基板に、デバイス構造を形成したことを特徴とする窒化物半導体デバイス。しかしながら、上記従来のAlNなどの低温バッファ層や高温バッファ層を設ける方法では、III族窒化物半導体層中の転位を十分に低減することができず、III族窒化物半導体層にクラックが発生してしまうことが多かった。特に、GaN層等のIII族窒化物半導体層の厚さが5μm以上となると、クラックが発生するエピタキシャル基板が急増し、歩留まりが大きく低下していた。本発明の目的は、低転位であり、クラック発生を抑制できるIII族窒化物半導体層を有する窒化物半導体エピタキシャル基板及び窒化物半導体デバイスを提供することにある。本発明の第1の態様は、基板上にAlを含むIII族窒化物半導体のバッファ層を介して成長した、C面を表面とするIII族窒化物半導体層を有する窒化物半導体エピタキシャル基板であって、前記バッファ層は、その表面にインバージョンドメインを有する窒化物半導体エピタキシャル基板である。本発明の第2の態様は、第1の態様の窒化物半導体エピタキシャル基板において、前記バッファ層の表面におけるインバージョンドメインの面密度は、1×104cm-2以上1×1011cm-2以下の範囲にある窒化物半導体エピタキシャル基板である。本発明の第3の態様は、第1又は第2の態様の窒化物半導体エピタキシャル基板において、前記III族窒化物半導体層の表面には、インバージョンドメインが存在しない窒化物半導体エピタキシャル基板である。本発明の第4の態様は、第1~第3の態様のいずれかの窒化物半導体エピタキシャル基板おいて、前記バッファ層は、Cl、S、Bのうち、いずれか1種または2種以上が1×1015cm-3以上の濃度で添加されている窒化物半導体エピタキシャル基板である。本発明の第5の態様は、第1~第4の態様のいずれかの窒化物半導体エピタキシャル基板において、前記III族窒化物半導体層の表面の転位密度は、5×108cm-2以下である窒化物半導体エピタキシャル基板である。本発明の第6の態様は、第1~第5の態様のいずれかの窒化物半導体エピタキシャル基板において、前記III族窒化物半導体層のX線ロッキングカーブ測定における0002面回折、0004面回折、及び10-12面回折の半値幅は、それぞれ300秒以下、300秒以下、500秒以下である窒化物半導体エピタキシャル基板である。本発明の第7の態様は、第1~第6の態様のいずれかの窒化物半導体エピタキシャル基板において、前記III族窒化物半導体層は、5μm以上の厚さであって、表面にクラックがない窒化物半導体エピタキシャル基板である。本発明の第8の態様は、第1~第7の態様のいずれかの窒化物半導体エピタキシャル基板に、デバイス構造を形成した窒化物半導体デバイスである。本発明によれば、低転位であり、クラック発生を抑制できるIII族窒化物半導体層を有する窒化物半導体エピタキシャル基板及び窒化物半導体デバイスが得られる。以下に、本発明に係る窒化物半導体エピタキシャル基板および窒化物半導体デバイスの実施形態を説明する。窒化物半導体エピタキシャル基板図1は、本発明の一実施形態に係る窒化物半導体エピタキシャル基板を製造する製造工程を示す断面図である。この製造工程を示す図1を用いて、本実施形態の窒化物半導体エピタキシャル基板を説明する。図1cに、製造される窒化物半導体エピタキシャル基板1を示す。窒化物半導体エピタキシャル基板1は、窒化物半導体成長用の基板2上に、Alアルミニウムを含むIII族窒化物半導体のバッファ層3を介して、GaN窒化ガリウムなどのIII族窒化物半導体層4をエピタキシャル成長したものであり、バッファ層3は、その表面にインバージョンドメインID:InversionDomain5を有する。ここで、インバージョンドメインIDとは、周囲の結晶とは極性が反転した領域であって、III族窒化物半導体結晶中Ga極性、Al極性などのIII族極性中に、極性が反転したN極性を有する領域ないしN極性面が生じた領域をいう。まず、図1aに示すように、III族窒化物半導体の成長用基板となる基板2を準備する。基板2には、例えば、サファイア基板、ZnO基板、SiC基板、Si基板、GaAs基板、GaN基板、AlN基板、AlGaN基板など、III族窒化物半導体のエピタキシャル成長に適した各種の基板を用いることができる。また、これらの基板の表面としては、III族窒化物半導体のC面のIII族面を表面とした成長に適した、各種基板の表面を用いて良い。例えば、極性のないサファイア基板ではC面、あるいはC面からA軸、M軸あるいはその中間の方向に0~2°傾いた表面を用いて良い。また、ZnO基板ではC面のZn面、SiC基板ではC面のSi面、GaN基板、AlN基板、AlGaN基板ではC面のIII族面、およびこれらのC面からA軸、M軸あるいはその中間の方向に0~2°傾いた表面を用いて良い。Si基板では111面、GaAs基板の場合は111A面または111B面、およびこれらの面から任意の方向に0~2°傾いた表面を用いて良い。次に、図1bに示すように、この基板2上に、気相成長法により、Alを含むIII族窒化物半導体AlN、AlGaNなどのバッファ層3を形成する。気相成長法としては、HVPE法ハイドライド気相成長法、MOVPE法有機金属気相成長法などが用いられる。基板2上にAlを多く含むバッファ層3を900°C以上の高温で成長した場合、AlN結晶のAl面がN面よりも極めて安定であるため、バッファ層3はIII族面を表面として成長し、バッファ層3の表面にはN族極性領域IDは発生しない。本実施形態では、AlN等のバッファ層3中に不純物を添加することで、AlN等のバッファ層3にIDを発生導入させ、これがIII族極性層で埋め込まれることなく成長存続し、バッファ層3の表面に到達するIDが存在するようにしている。AlN等のバッファ層3中に添加する不純物濃度を高くすると、バッファ層3中の応力が増加し、応力を緩和するためにIDが導入され、また、その応力の存在によりIDが安定化しIDが消滅することなく存続するものと考えられる。バッファ層3中の不純物として、Cl塩素、S硫黄、Bホウ素のうち、いずれか1種または2種以上を1×1015cm-3以上1×1019cm-3以下の濃度で含ませる。これにより、添加する不純物の種類などにもよるが、バッファ層3の表面におけるIDの面密度個数密度を、概ね1×104cm-2以上1×1011cm-2以下の範囲に調整することができる。図1bに示すように、バッファ層3の表面にはID5が存在し、バッファ層3の表面は、III族極性面AlNバッファ層の場合、Al極性面3a中に所定の面密度でID5のN極性面3bが現れている。バッファ層3の気相成長では、HVPE法の場合、一例として、圧力は500Torr約66661Pa~760Torr約101325Pa、常圧、V/III比は10以下、成長温度は900°C~1200°Cとする。また、MOVPE法の場合、一例として、圧力は500Torr以下、V/III比は10以下、成長温度は900°C~1200°Cとする。また、原料ガスとしては、HVPE法では、例えば、N原料にはNH3、Al原料にはAlCl3、Ga原料にはGaCl、In原料にはInClを用い、Cl、S、Bの不純物ガスとしては、それぞれHCl、H2S、BCl3を用いる。また、MOVPE法の場合、原料ガスとしては、例えば、N原料にはNH3、Al原料にはTMAトリメチルアルミニウム、Ga原料にはTMGトリメチルガリウム、In原料にはTMIトリメチルインジウムを用い、Cl、S、Bの不純物ガスとしては、それぞれHCl、H2S、B2H6を用いる。また、キャリアガスには、HVPE法、MOVPE法のいずれの場合にも、H2やN2を用いる。成長速度としては、HVPEの場合には、5~100nm/分とし、また、MOVPEの場合には、1~30nm/分とする。バッファ層3のAlを含むIII族窒化物半導体としては、AlxGa1-xN05≦x≦1、より好ましくはAlxGa1-xN09≦x≦1がよい。即ち、バッファ層3としては、AlN層、或いは高Al組成のAlGaN層が好ましい。バッファ層3表面やIII族窒化物半導体層4表面のIDの面密度個数密度の測定は、例えば、透過型電子顕微鏡TransmissionElectronMicroscope:TEMを用いた収束電子線回折ConvergentBeamElectronDiffraction:CBED法を用いて極性を判定することにより行うことができる。続いて、図1cに示すように、表面にID5を有するバッファ層3上に、GaNなどのIII族窒化物半導体層4をエピタキシャル成長する。表面にID5を有するバッファ層3上に結晶成長を行なうと、たとえ、バッファ層3の表面が平坦であっても、結晶成長の初期段階では、図1cに示すように、ID5直上のIII族窒化物半導体層4の結晶成長面f1にはピット窪みが発生する。これは、バッファ層3表面のN極性面3bID5上に成長するIII族窒化物半導体層4のN極性ID5の成長速度が、III族極性Ga極性などの成長速度よりも遅いためである。C面0001面を表面とするGaN等のIII族窒化物半導体層の成長では、通常、転位は表面に垂直にC軸方向に伝播するため、転位同士が会合消滅するということはない貫通転位となる。しかしながら、本実施形態のように、バッファ層3表面にID5を有する場合、結晶成長面にはピットが発生するため、結晶中の転位がピットの斜面と出会うと、転位の伝播方向が変化し斜め方向、あるいは表面に平行な方向に変化し、転位同士が会合する確率が増加し、転位が減少する。このため、IDを含むAlN等のバッファ層3上にGaN等のIII族窒化物半導体層4を成長すると、IDを表面に含まないバッファ層の場合よりも、III族窒化物半導体層4の表面の転位密度が減少し、X線回折のロッキングカーブの半値幅が小さい結晶性の良いIII族窒化物半導体層4が得られる。具体的には、III族窒化物半導体層4の表面の転位密度が5×108cm-2以下であり、またIII族窒化物半導体層4のX線回折のロッキングカーブ測定における0002面、0004面、及び10-12面での半値幅は、それぞれ300秒以下、300秒以下、500秒以下である窒化物半導体エピタキシャル基板が得られる。なお、X線回折半値幅の測定条件は、X線源にCuKα1を用いて40kV、45mAでX線を発生させ、四結晶法によりX線ビームを平行にすると共に、X線ビームの照射面積は、ビームをスリットで30μm角まで絞り、測定した。III族窒化物半導体層4の結晶成長の初期段階の結晶成長面f1にはピットが形成されるが、III族極性GaN層ではGa極性の方がN極性よりも成長速度が速いので、III極性層によってN極性層ID5が埋め込まれ、図1cに示すように、更に成長するにつれて結晶成長面f2~f5は平坦化し、III族窒化物半導体層4の表面にはIDが出現しない。本実施形態のIII族窒化物半導体層4は、デバイスに用いられるIII族極性Ga極性などのC面を表面とするIII族窒化物半導体層であり、III族窒化物半導体層4の表面にはID5は存在しない。III族窒化物半導体層4は、GaN、AlN、InN、AlGaN、InGaNなど、AlxGayInzNxyz=1からなる。また、これらのIII族窒化物半導体層4は、アンドープ層、n型層、p型層のいずれでも良く、またこれらの積層体であっても良い。なお、バッファ層の表面が凹凸であっても、バッファ層の表面にIDがない場合には、バッファ層上に成長するIII族窒化物半導体層の結晶成長面は、すぐに平坦となり、上述したピットが形成されることによる転位の会合消滅は起こらず、III族窒化物半導体層4表面の低転位化、ロッキングカーブの半値幅の低減は図れない。III族窒化物半導体層4の結晶成長において、結晶成長面にピットが発生する密度は、バッファ層3の表面におけるID5の面密度に対応するものと考えられる。すなわち、ID5を有するバッファ層3上のIII族窒化物半導体層4には、概ねID5の個数に対応する数のピット谷部が発生すると共に、隣接するID5、5間には概ねID5の個数に対応する数の島状結晶山部、一つまたは複数の成長核から成長が発生すると考えられる。先に述べたように、上記の島ピットの斜面の存在により転位は減少する。このため、ピット密度すなわち、ID密度が極端に低い場合例えば、1×104cm-2未満の場合には、成長途中のIII族窒化物半導体層4の表面はそのほとんどが平らなC面で、まばらにしかピットが存在しない状態であるため、表面における斜面の割合が低く、本発明の転位低減の効果は得られない。また、ピット密度が極端に高い場合例えば、1×1011cm-2より大きい場合には、形成されるピットが小さいため、III族窒化物半導体層4の成長厚が小さい段階で表面が平坦化されてしまう。この場合にも、ピットの存続期間が短いために本発明の転位低減の効果は得られない。ピット密度が適切な場合例えば、1×104cm-2以上1×1011cm-2以下の場合には、成長途中のIII族窒化物半導体層4の表面に十分な割合で斜面が存在し、しかも成長過程の比較的長い期間にわたって存続するため、従来よりも転位密度を低減できる。特に、ピット密度ID密度を1×105cm-2以上1×1010cm-2以下とするのが好ましく、更には1×106cm-2以上1×109cm-2以下とするのが転位低減のためには好ましい。また、本実施形態の窒化物半導体エピタキシャル基板1は、バッファ層3及び基板2側のIII族窒化物半導体層4にID5が存在するため、III族窒化物半導体層4の応力が緩和される。サファイア等からなる基板2とGaN等からなるIII族窒化物半導体層4との間には、大きな熱膨張率差があるため、III族窒化物半導体層4を成長させた後に室温状態に戻すと、窒化物半導体エピタキシャル基板1には熱膨張率差に起因する反りが発生し、III族窒化物半導体層4に圧縮応力が加わる。このIII族窒化物半導体層4に発生する圧縮応力により、GaN等のIII族窒化物半導体層4の表面にクラックが生じてしまう。従来のバッファ層の表面にIDが存在しない場合、GaN等のIII族窒化物半導体層4の厚さが5μm以上となると、クラック発生数が急激に増大してしまった。ところが、本実施形態の窒化物半導体エピタキシャル基板1では、バッファ層3及び基板2側のIII族窒化物半導体層4にID5が存在するため、III族極性の結晶のみの場合と比較して、III族極性の結晶とN極性の結晶との間では、殊にIII族極性とN極性の境界部では、圧縮引張時の伸縮変形等の挙動が変化する。このため、III族極性の結晶のみの場合と比べ、圧縮応力によるバッファ層3及び基板2側のIII族窒化物半導体層4の縮み方が減少し、特に問題となる基板2付近の応力の緩和がなされるものと推測される。バッファ層3及び基板2側のIII族窒化物半導体層4にID5が存在する本実施形態の窒化物半導体エピタキシャル基板1では、GaN等のIII族窒化物半導体層4の厚さを5μm以上とした場合にも、III族窒化物半導体層4の表面にクラックがない窒化物半導体エピタキシャル基板を歩留まり良く製造することができる。窒化物半導体デバイス本発明の一実施形態に係る窒化物半導体デバイスは、上記実施形態の窒化物半導体エピタキシャル基板1を用い、窒化物半導体エピタキシャル基板1にIII族窒化物半導体層や電極などのデバイス構造を形成して作製される窒化物半導体デバイスである。この窒化物半導体デバイスは、上記実施形態の窒化物半導体エピタキシャル基板1のIII族窒化物半導体層4の表面が低転位であり、X線ロッキングカーブの半値幅も小さいので、従来の窒化物半導体エピタキシャル基板を用いた場合よりも、特性の優れた窒化物半導体デバイスを作製できる。窒化物半導体デバイスの一例として、上記実施形態の窒化物半導体エピタキシャル基板1を用いて作製した、図2に示す青色のLED発光ダイオードについて説明する。窒化物半導体エピタキシャル基板1は、サファイア基板である基板2上に、IDを有するAlN層であるバッファ層2を介して、III族窒化物半導体層4としてGaN層を形成したものである。このエピタキシャル基板1をMOVPE装置に設置し、エピタキシャル基板1上に青色LED構造の積層半導体を成長する。青色LED構造の積層半導体は、GaNのIII族窒化物半導体層4上に順次積層して成長した、n型GaNクラッド層21と、InGaN/GaN多重量子井戸構造の活性層22と、p型AlGaNクラッド層23と、p型GaNコンタクト層24とからなる。上記の積層半導体を成長した後に、LED用基板をMOVPE装置より取出し、得られたLED用基板の積層半導体層をRIEReactiveIonEtchingにより部分的にエッチング除去し、n型GaNクラッド層21の一部を露出する。露出したn型GaNクラッド層21上にn側電極25を形成すると共に、p型GaNコンタクト層24上にp側電極26を形成し、その後、チップ化等を行うことにより、図2に示す構造の青色LEDが作製される。結晶性のよいGaN層からなるIII族窒化物半導体層4上に、n型GaNクラッド層21と、活性層22と、p型AlGaNクラッド層23を有する窒化物半導体エピタキシャル基板1を用いて作製したLEDは、光出力が大きく、駆動電圧が低かった。窒化物半導体デバイスの他の例として、ショットキーバリアダイオードSBDについて説明する。SBDに用いた窒化物半導体エピタキシャル基板は、上記LEDと同様に、サファイア基板上に、IDを有するAlN層のバッファ層を介して、GaN層を形成したものである。窒化物半導体エピタキシャル基板のGaN層上に、ショットキー電極と、ショットキー電極を囲むようにその外周にオーミック電極とを形成することにより、SBD作製したが、良好な特性のSBDが得られた。次に、本発明の実施例に係る窒化物半導体エピタキシャル基板を説明する。実施例の窒化物半導体エピタキシャル基板は、図1cに示す上記実施形態の窒化物半導体エピタキシャル基板1と同一の断面構造を有し、基板2としてのC面サファイア基板4インチ径上に、表面にIDを有するバッファ層3としてのAlNバッファ層を介して、III族窒化物半導体層4としてのGaN層を形成したものである。AlNバッファ層は、厚さ50nmとし、AlNバッファ層中に不純物としてCl、SまたはBを、大体1×1015cm-3~1×1020cm-3の濃度範囲で含ませ、表面のID面密度を異にする複数のAlNバッファ層を形成した。そして、これらのAlNバッファ層上に、アンドープGaN層厚さ8μmを形成した。AlNバッファ層及びGaN層は、HVPE法により形成した。GaN層の成長は1050°Cで1μm/分の成長速度、V/III比20の条件で行った。キャリアガスとしては、水素と窒素の混合ガスを用いた。また、AlNバッファ層中に不純物を添加しない点を除き、上記実施例の窒化物半導体エピタキシャル基板と同様にして、比較例の窒化物半導体エピタキシャル基板を作製した。実施例および比較例の窒化物半導体エピタキシャル基板におけるAlNバッファ層の表面のIDの面密度を、CBED法により測定した。実施例でAlNバッファ層中の不純物濃度が1×1019cm-3以下の場合には、AlNバッファ層の表面には、IDが1×104cm-2~1×1011cm-2の範囲の面密度で存在していた。一方、AlNバッファ層中の不純物濃度が1×1019cm-3より大きい場合には、ID密度は1×1011cm-2より大きくなった。比較例の不純物を添加しなかったAlNバッファ層の表面には、IDは検出されなかった。また、実施例および比較例のエピタキシャル基板におけるGaN層の表面には、どちらもIDは検出されなかった。実施例および比較例のエピタキシャル基板のGaN層に対してX線回折を行い、0002面、0004面、及び10-12面のロッキングカーブの半値幅を測定した。図3に、その結果を示す。図3に示すように、比較例のGaN層AlNバッファ層の表面にID無しでは、0002面および0004面のロッキングカーブの半値幅は、いずれも300秒を少し超え、また10-12面のロッキングカーブの半値幅は、500秒を少し超えていた。一方、実施例のGaN層では、AlNバッファ層表面のID面密度が1×104cm-2以上1×1011cm-2以下の範囲において、0002面および0004面のロッキングカーブの半値幅は、いずれも300秒以下であり、また10-12面のロッキングカーブの半値幅は、500秒以下であった。更に、AlNバッファ層表面のID面密度が1×105cm-2以上1×1010cm-2以下の範囲では、0002面および0004面のロッキングカーブの半値幅は、いずれも200秒以下、また10-12面のロッキングカーブの半値幅は、300秒以下と小さかった。また、実施例および比較例のエピタキシャル基板におけるGaN層の表面の転位密度を測定した。図4に、転位密度の測定結果を示す。図4に示すように、比較例のGaN層表面の転位密度は、5×108cm-2を超えていた。これに対し、実施例のGaN層では、AlNバッファ層表面のID面密度が1×104cm-2以上1×1011cm-2以下の範囲において、GaN層表面の転位密度は5×108cm-2以下であり、更に、AlNバッファ層表面のID面密度が1×106cm-2以上1×109cm-2以下の範囲において、GaN層表面の転位密度は1×108cm-2程度と低かった。AlNバッファ層の厚さを10nm以上300nm以下の範囲で変えて上記と同様の実験を行ったところ、ほぼ同様の結果を得た。また、GaN層の成長条件において、成長速度を01μm/分~10μm/分、V/III比を1~1000、成長温度を900°C~1100°C、キャリアガス中のH2/N2比を0~100の範囲で変えて上記と同様の実験を行ったところ、ほぼ同様の結果を得た。次に、実施例の窒化物半導体エピタキシャル基板において、AlNバッファ層表面のID面密度が約1×107cm-2であり、GaN層の厚さを約1μm~10μmの範囲で変更した種々のエピタキシャル基板を作製した。また、比較例の窒化物半導体エピタキシャル基板においても、GaN層の厚さを種々に変更したエピタキシャル基板を作製した。これらの実施例および比較例の窒化物半導体エピタキシャル基板において、GaN層表面のクラック発生の有無を調べた。図5に、GaN層の厚さとクラック歩留GaN層にクラックが発生していない割合との関係を示す。図5に示すように、比較例のエピタキシャル基板も実施例のエピタキシャル基板もともに、GaN層の厚さが3μm程度までは、GaN層表面にクラックが発生することがなく、クラック歩留はほぼ100であった。しかし、比較例のエピタキシャル基板では、GaN層の厚さが概ね5μm以上となると、急激にクラック歩留が低下した。一方、実施例のエピタキシャル基板では、GaN層の厚さが5μmを超えてもクラック歩留の低下は少なく、GaN層の厚さが10μmの時にも、約60のクラック歩留があった。ID面密度が1×104cm-2~1×1011cm-2の範囲にある種々のAlNバッファ層についても、同様の実験を行ったところ、ほぼ同様の結果を得た。以上の結果から、AlNバッファ層中にCl等の不純物を大体1×1015cm-3~1×1019cm-3の濃度で含ませ、AlNバッファ層表面のIDを1×104cm-2~1×1011cm-2の面密度で存在させることで、GaN層のロッキングカーブの半値幅を小さくでき、GaN層の表面最表面の転位密度を低減できると共に、GaN層が5μm以上に厚い場合でもGaN層のクラック発生を抑制できることが分かった。