所定の解像度を有する画像データのレジストレーションずれを補正する画像形成装置であって、前記レジストレーションずれに応じた副走査位置を示す副走査位置情報を取得する取得手段と、前記副走査位置情報に基づいて、第2記憶手段を用いて前記所定の解像度未満の解像度単位でのレジストレーションずれを補正する低解像度補正手段と、前記副走査位置情報に基づいて、前記第2記憶手段よりも高速ランダムアクセス可能な第1記憶手段を用いて前記低解像度補正手段による処理単位よりも高い解像度単位でのレジストレーションずれを補正する高解像度補正手段とを備えることを特徴とする画像形成装置。前記低解像度補正手段は、連続アドレスアクセスがランダムアドレスアクセスに比べ高速処理可能である第2記憶手段を用いることを特徴とする請求項1に記載の画像形成装置。前記低解像度補正手段は、少なくとも前記レジストレーションずれ分のライン数に相当する画像データを格納可能な第2記憶手段を用いることを特徴とする請求項1または2に記載の画像形成装置。前記高解像度補正手段は、前記低解像度補正手段の処理単位分に相当する前記高い解像度単位の画像データを出力可能な第1記憶手段を用いることを特徴とする請求項1から3のいずれに記載の画像形成装置。前記高解像度補正手段は、前記副走査位置情報に基づき、第1記憶手段を用いて複数のラインデータからサンプリング処理することを特徴する請求項1から4のいずれかに記載の画像形成装置。前記低解像度補正手段は、前記副走査位置情報に基づき、第2記憶手段からの読み出しアドレスを変えることを特徴とする請求項1から5のいずれかに記載の画像形成装置。前記取得手段は、低解像度補正情報と高解像度補正情報とを含む前記副走査位置情報を取得することを特徴とする請求項1から6のいずれかに記載の画像形成装置。前記低解像度補正情報は、前記レジストレーションずれが副走査方向にもっともずれた位置を基準として、前記低解像度補正手段が処理を行う処理単位での、主走査位置毎の副走査位置を示すことを特徴とする請求項7に記載の画像形成装置。前記高解像度補正情報は、前記レジストレーションずれが副走査方向にもっともずれた位置を基準として、前記低解像度補正情報で示された主走査位置毎の副走査位置との残差を示すことを特徴とする請求項8に記載の画像形成装置。前記高解像度補正手段は、サンプリング対象領域に画像データが存在しない場合に、ダミーデータを付加することを特徴とする請求項5に記載の画像形成装置。前記低解像度補正手段は、読み出しアドレスに画像データが存在しない場合に、ダミーデータを付加することを特徴とする請求項6に記載の画像形成装置。前記低解像度補正手段を集積回路デバイスで構成し、前記第2記憶手段を、外部メモリデバイスで構成することを特徴とする請求項1から11に記載の画像形成装置。所定の解像度を有する画像データのレジストレーションずれを補正する画像形成方法であって、前記レジストレーションずれに応じた副走査位置を示す副走査位置情報を取得する取得ステップと、前記副走査位置情報に基づいて、第2記憶手段を用いて前記所定の解像度未満の解像度単位でのレジストレーションずれを補正する低解像度補正ステップと、前記副走査位置情報に基づいて、前記第2記憶手段よりも高速ランダムアクセス可能な第1記憶手段を用いて前記低解像度補正ステップによる処理単位よりも高い解像度単位でのレジストレーションずれを補正する高解像度補正ステップとを備えることを特徴とする画像形成方法。請求項13に記載の画像形成方法をコンピュータに実行させるためのプログラム。上記特許文献1に記載された方法では、複数の走査分のビットマップデータを記憶するラインバッファが必要となる。そして、このラインバッファの数は走査ラインの曲がり幅に依存することになる。例えば、走査ラインの曲がり幅が画像データのNライン分であると、Nライン分の画像データを記憶できる分のラインバッファが必要となる。ここで、このNの値はカラー画像形成装置毎にばらつきがあるため、実装するラインバッファの数を、このばらつきの最大値を超えるライン数に対応させなければならない。このように多くのラインバッファを確保すると、その分メモリ容量が増大し、かつビットマップ画像データを補正するための回路規模が増大して、コストアップを招くこととなる。そこで、特許文献2に記載されているように、ラインバッファを用いずに、画像メモリからデータを読み出す手法が考えられる。しかしながら、上記特許文献2に記載された方法では、走査ラインの曲がりの量に応じて画像メモリから、連続アドレスではないメモリアクセスを毎ライン行う必要がある。この連続アドレスではないメモリアクセスは、画像の解像度が高いほどより多くのアクセスが必要となる。具体的な数値の例をあげると、解像度2400dpi画像の高解像度の画像に対し、画像形成可能な主走査幅に対して、画像端から端までで1mm副走査方向にレジストレーションずれを補正する場合は次の通りとなる。すなわち、1mm÷25.4mm×2400dpi≒95となり、メモリの読み出しアドレスについて連続アドレスではないメモリアクセスを毎ラインで95回行う必要がある。今日では、画像の高解像度化が進んでいるので、画像の解像度が高くなるほど連続アドレスでないメモリアクセスを行う回数は増加する。従って、高解像度の画像を扱う場合にメモリアクセスのパフォーマンスが劣化してしまう可能性がある。本発明の目的は、メモリアクセスパフォーマンスを向上させてレジストレーションずれを補正することにある。本発明は、所定の解像度を有する画像データのレジストレーションずれを補正する画像形成装置であって、前記レジストレーションずれに応じた副走査位置を示す副走査位置情報を取得する取得手段と、前記副走査位置情報に基づいて、第2記憶手段を用いて前記所定の解像度未満の解像度単位でのレジストレーションずれを補正する低解像度補正手段と、前記副走査位置情報に基づいて、前記第2記憶手段よりも高速ランダムアクセス可能な第1記憶手段を用いて前記低解像度補正手段による処理単位よりも高い解像度単位でのレジストレーションずれを補正する高解像度補正手段とを備えることを特徴とする。本発明によれば、画像データを補正することによってレジストレーションずれを補正する際に、不連続なメモリアドレス領域へのアクセス回数を減らし、かつ高速なメモリアクセスパフォーマンスを可能とすることができる。発明を実施するための形態を説明する前に、まず、連続アドレスではないメモリアクセスを行う回数が増加することによってメモリパフォーマンスが低下することについて説明する。今日の画像形成装置においては、大量の画像データを処理する必要があるため、画像メモリはDRAMDynamicRandomAccessMemoryで構成されることが行われている。高速ランダムアクセスが可能なSRAMStaticRandomAccessMemoryと異なり、DRAMではアクセスに多くのレイテンシがかかるためアクセスを高速化する技術が搭載されている。特に連続アドレスのアクセスに対しては多くの高速化技術が搭載されている。すなわち、DRAMの特徴として、連続アドレスアクセスがランダムアドレスアクセスに比べ高速処理可能であるということがいえる。具体的には、ページモードやバンクインターリーブ、またメモリに接続するバスにおいても、バースト転送と呼ばれる技術が搭載されている。ページモードは、行と列で構成されるメモリブロックのアクセスにおいて、同じ行に構成されるデータを一時バッファに読みだしておき、同じ行かつ異なる列のデータへのアクセスの手順を簡略化することができる処理である。バンクインターリーブは、連続したアドレスを異なるバンクに順に割り当てることにより、アクセス要求の処理の時間を隠ぺいできる処理である。またバースト転送は連続アドレスのアクセスにおいて最初のメモリアクセスに対するアドレス以降のアドレス通知処理を省略する処理である。ここで挙げた処理は一例であり、そのほかにも多くの高速化技術が実装されている。しかしながら、DRAMのような画像メモリから走査ラインの曲がり湾曲に合わせて毎ライン画像データを読み出すときに、多くの不連続なアドレス領域へのメモリアクセスを行うと、上述した高速化技術が効果的に発揮されない。従って、メモリアクセスのパフォーマンスが劣化し、高速な画像形成を行うシステムが成り立たなくなることが起こり得る。以下で説明する実施形態においては、高速ランダムアクセス可能なSRAMと、比較的安価で大容量化が容易なDRAMとを用いてレジストレーション補正時のメモリアクセスを向上させる例について説明する。以下、本発明を実施するための最良の形態について図面を用いて説明する。尚、以下の実施の形態は特許請求の範囲に係る本発明を限定するものでなく、また本実施の形態で説明されている特徴の組み合わせの全てが本発明の解決手段に必須のものとは限らない。<実施形態1>図1は、本発明の実施形態1に係るカラー画像形成装置多機能装置100の構成を説明するブロック図である。この画像形成装置100は、例えば、複数種類の機能を実現する複合機である多機能処理装置MFP:MultiFunctionPeripheralで実現される。またこの画像形成装置100は、ネットワークI/F108を介してネットワークに接続され、このネットワークを利用して、ネットワークに接続された外部機器との間で画像データや各種情報をやりとりすることができる。図1において、原稿台とオートドキュメントフィーダADFを含む画像読取部105は、原稿台上の束状或は1枚の原稿画像を光源で照射し、その原稿からの反射像をレンズで固体撮像素子不図示に結像する。これにより画像読取部105は、その固体撮像素子からラスタ状の画像読取信号を所定密度例えば、600dpiのページ単位のラスタ画像として得ることができる。尚、本実施の形態では画像読取部105で読み取られる印刷物として、紙文書を例に挙げて説明するが、紙以外の記録媒体例えば、OHPシート、フィルム等の透過原稿、布等等の印刷物を画像読取部105の読取対象としても良い。また画像形成装置100は、画像読取信号に対応する画像を印刷部107で記録媒体に印刷する複写機能を有する。特に、原稿画像を1部複写する場合には、この画像読取信号をデータ処理部101で画像処理して記録信号を生成し、これを印刷部107によって記録媒体に印刷させる。一方、原稿画像を複数部複写する場合には、HD等の記憶部106に一旦、記録データを記憶させた後、これを指定された部数分繰り返し印刷部107に出力して記録媒体上に印刷させる。尚、印刷部107を用いる各種印刷制御は、プリンタコントローラ103によって実現される。印刷部107は、この実施の形態では、例えばタンデム方式のレーザプリンタのプリンタエンジンを含むものとする。画像形成装置100への操作者の指示は、画像形成装置100に装備された操作部104から行われ、これら一連の動作はデータ処理部101内の制御部図2のCPU307で制御される。また、操作部104における入力状態の表示及び処理中の画像データの表示等は表示部102に表示される。尚、この画像形成装置100では、後述する各種処理を実行するための各種操作及び表示をユーザに提供するユーザインタフェースを、表示部102及び操作部104によって実現している。次に、プリンタコントローラ103の詳細構成について図2を用いて説明する。このプリンタコントローラ103はホストI/F部302を有する。このホストI/F部302には、データ処理部101から送出された印刷データや、この画像形成装置100の動作を指示する設定を入力する入力バッファ不図示が設けられている。またホストI/F部302には、データ処理部101へ送出する信号や機器情報データを含む出力データを一時的に保持する出力バッファ不図示が設けられている。またホストI/F部302は、データ処理部101との間で送受信される信号や通信パケットの入出力部を構成するとともに、データ処理部101との間の通信制御を行う。ホストI/F部302を介して入力された印刷データは、画像データ発生部303に与えられる。ここで、入力される印刷データは、例えば、PDLページ記述言語データで構成される。画像データ発生部303は、予め定められている解析部により、入力された印刷データの解析例えば、PDL解析処理を行う。そして、その解析結果から中間言語を生成し、更に印刷部プリンタエンジン107が処理可能なビットマップデータを生成する。具体的には、印刷データの解析とその解析による中間言語情報の作成を行うとともに、その中間言語情報の作成と並行してラスタライズ処理を行う。このラスタライズ処理では、印刷データに含まれる表示色RGB加法混色から印刷部107が処理可能なYMCK減法混色への変換が含まれる。またこの処理には、印刷データに含まれる文字コードから予め格納されているビットパターン、アウトラインフォント等のフォントデータへの変換等の処理が含まれる。その後、ラスタライズ処理では、ページ単位或は所定のラインから構成されるバンド単位でビットマップデータを作成する。そして、このビットマップデータに対してディザパターンを用いる疑似階調処理を施し、印刷部107において印刷処理が可能なビットマップデータを生成する。こうして作成されたビットマップデータは画像メモリ304に格納される。CPUは画像メモリ304に格納したビットマップデータを、後述される画像補正処理を行う画像補正部305に転送する。画像補正処理が施されたビットマップデータは、エンジンI/F部306を介してビデオ信号として印刷部107に転送される。エンジンI/F部306は、印刷部107へ転送する記録データビデオ信号を一時的に保持する出力バッファ不図示と、印刷部107から送出された信号を一時的に保持する入力バッファ不図示とが設けられている。またエンジンI/F部306は、印刷部107との間で送受信される信号の入出力部を構成するとともに、印刷部107との間の通信制御をも司っている。また操作部104におけるユーザの操作入力によって出力されるモード設定に関する指示等の各種指示は、操作部I/F部301を介して入力される。この操作部I/F部301は、操作部104とCPU307との間のインターフェースを構成する。CPU307は、操作部104もしくはデータ処理部101から指示されたモードに応じて、上述の各部に対する制御を行う。この制御はROM308に格納されている制御プログラムに基づいて実行される。このROM308に格納されている制御プログラムは、システムクロックによってタスクと称されるロードモジュール単位に時分割制御を行うためのOSを含んでいる。またこの制御プログラムには、このOSによって機能単位に実行制御される複数のロードモジュールが含まれる。CPU307による演算処理の作業領域としては、RAM309が使用される。CPU307を含む各部は、システムバス310に接続されている。このようなプリンタコントローラの一部、例えば操作部I/F301、ホストI/F部302、画像データ発生部303、画像補正部305、エンジンI/F部306、CPU307をASIC特定用途向け集積回路としてパッケージ化することができる。パッケージ化により、さまざまな機種で共通使用することにより、コストダウンを図ることができる。また画像メモリ304等は、さまざまな機種に必要な容量を汎用品のDRAMを選択するにより、コストの最適化を行うことができる。次に、レジストレーションずれ補正の原理について、図3を用いて説明する。図3は、本発明の実施の形態に係るレジストレーションずれ補正の原理を説明するための図である。図3Aは、レジストレーションずれの原因となる、走査ラインの曲がりの度合い、すなわち、プロファイルを説明する図である。図において、横軸は走査ラインの主走査方向を示し、縦軸は副走査方向を示している。図3Bは、このプロファイルを相殺するように、各走査ラインに対応するラインデータに切り換えながら、ビットマップデータを印刷部107へ送り出す様子を示している。ここで、nラインが、本来印刷すべき印刷対象の走査ラインを示している。図3Bにおいて、黒い部分がnラインの印刷時に印刷部107へ送り出されるラインデータを示している。このようにプロファイルを相殺するように、印刷部107に出力するデータのラインを切り換えることにより、露光走査に曲がりが生じても、感光ドラム等の像担持体上に生成された静電潜像は歪みのないものにできる。次に、画像補正部305の詳細構成について図4を用いて説明する。図4は、本発明の実施形態1に係るプリンタコントローラ103の画像補正部305の詳細構成を示すブロック図である。第1レジスタ部401は、複数のレジスタ不図示で構成される。高解像度補正処理部403に対するCPU307からの指示は、CPU307が第1レジスタ部401の各レジスタに適切な値を書き込むことで行われる。第1メモリ405は、高解像度補正処理部403が用いるメモリ第1記憶部であり、主走査方向1ライン分のビットマップデータを複数ライン格納可能なラインバッファである。第1メモリ405は、1ライン分のビットマップデータが転送されるごとに、転送されたビットマップデータを格納するとともに、格納されているビットマップデータをライン単位でシフトして、もっとも古く格納されたビットマップデータを削除する。このように動作することにより、高解像度補正処理に必要なビットマップデータを出力する。この第1メモリ405は、読み書き可能で、高速ランダムアクセス可能なメモリ、例えばSRAMにより実現される。高解像度補正処理部403は、画像メモリ304から入力されたビットマップデータに対して、第1レジスタ部401の各レジスタに基づき後述する高解像度補正処理を行う。高解像度補正処理が行われたビットマップデータは低解像度補正処理部404に出力される。高解像度補正処理は、低解像度補正処理による処理単位よりも高い解像度単位でのレジストレーションずれを補正する処理である。第2レジスタ部402は、複数のレジスタ不図示で構成される。低解像度補正処理部404に対するCPU307からの指示は、CPU307が第2レジスタ部402の各レジスタに適切な値を書き込むことで行われる。第2メモリは、低解像度補正処理部404が用いるメモリ第2記憶部であり、読み書き可能で、大容量化が容易なメモリ、例えばDRAMにより実現される。低解像度補正処理部404は、高解像度補正処理部403から入力されたビットマップデータに対して、第2レジスタ部402の各レジスタに基づき後述する低解像度補正処理を行う。低解像度補正処理は、印刷対象の画像の解像度未満の解像度単位でのレジストレーションずれを補正する処理である。次に本発明の実施形態1に係る画像補正部305における、高解像度補正処理、低解像度補正処理について、図5、図6を参照して説明する。大まかな処理としては、高解像度レベルの補正処理については、高速ランダムアクセス可能なSRAMを用いて処理を行う一方で、低解像度レベルの補正処理についてはDRAMを用いて処理を行う。ここで、DRAMにおいては、低解像度レベルでの補正処理が行われるため、レジストレーションずれを補正する回数、すなわち、不連続なメモリアドレス領域へのアクセス回数を、オリジナルの高解像度レベル時の補正と比べて少なくすることができる。換言すれば、DRAMにおける連続メモリアドレス領域へのアクセス回数を増やすことができるので、前述した高速化技術を効果的に発揮することが可能となる。なお、以下の説明では高解像度部分の補正処理と低解像度部分の補正処理という表現を用いて説明しているが、説明を容易にするための表現であり、実際に解像度変換処理を行うわけではない点に留意されたい。また、高解像度と低解像度とはそれぞれ相対的な概念であり、一方に対して解像度が高いものを高解像度と称し、他方を低解像度と称しているに過ぎない。従って、以下の例で高解像度として示している2400dpiの画像が、場合によっては低解像度の画像となり得る点にも留意されたい。本実施形態では、2400dpiの高解像度を有するビットマップデータを画像補正処理の対象とする。図5は、本発明の実施形態1に係る画像補正部305にプロファイルを指定する方法を説明するための図である。なお、図5に示す走査線プロファイルは、レジストレーションずれ量を検出する公知の手法を用いて、予めプリンタコントローラ103において取得されているものとする。尚、ここではビットマップデータの1ラインを等分に分割して考える。以下、この分割された一つをセグメントと呼ぶことにする。尚、以下の説明において、セグメント長、各セグメントの副走査位置等の英字で示す名称は、第1レジスタ部401および第2レジスタ部402のレジスタ名を示している。前述のようにCPU307は、これら各レジスタに値を書き込むことにより画像補正部305に対して動作を指示する。各セグメントの長さを設定するレジスタRegSegLenを、画像補正部305の第1レジスタ部401および第2レジスタ部402に設ける。また、主走査幅の長さを設定するRegLineLenを画像補正部305の第1レジスタ部401および第2レジスタ部402に設ける。さらに、プロファイルを相殺するように、各セグメントが副走査方向にどの程度ずれた位置であるかを指示するレジスタ郡RegSegPosHiを必要な数だけ第1レジスタ部401に設ける。また、RegSegPosLiを必要な数だけ第2レジスタ部402に設ける。尚、変数iは、画像端から主走査方向に何番目のセグメントであるかを示す。ここで、低解像度補正処理部404が参照するレジスタ群RegSegPosLiには、処理するビットマップの解像度に対して低解像度である600dpi単位での副走査位置を書き込む。また高解像度補正処理部403が参照するレジスタ群RegSegPosHiには、前述した低解像度単位では表現できない高解像度分の副走査位置を書き込む。具体的には、図5に示した画像端のセグメントi=0は、副走査方向に2400dpiで9ラインずれた位置になっているRegSegPosiを参照。ここでは副走査方向にもっとも下のラインを基準の0として、低解像度単位で何ラインずれているかを指定する。従って低解像度である600dpi単位の値を設定するRegSegPosL0には92進数では01001の下位2ビットを切り捨てた値である22進数では010を書き込む。また、高解像度分の副走査位置を設定するRegSegPosH0にはこの切り捨てた下位2ビットのみ2進数では01の値である1を書き込む。すなわち、RegSegPosLiで示された主走査位置毎の副走査位置との残差を書き込む。さらにプロファイルの低解像度単位での最大の副走査位置を設定するRegSegPosMAXを第2レジスタ部402に設ける。RegSegPosMAXはRegSegPosLiが格納する値の最大値に等しい。このように高解像度補正処理部403と低解像度補正処理部404に必要な補正情報のみを設定することにより、不要な回路規模の増加を抑えることができる。なお、本実施の形態では、1走査ラインにおいて、セグメント長RegSegLenの値は固定としているが、可変としてもよい。また、図5に示すRegSegPosiは、説明を容易にするために示すものであり、第1レジスタ部401及び第2レジスタ部402には設定されなくてもよい。以上の各レジスタに格納される情報を、副走査位置情報と称する。また、第1レジスタ部401に設定される情報を高解像度補正情報と称し、第2レジスタ部402に設定される情報を低解像度補正情報と称する。次に、図6を用いて図5に示す走査線プロファイルに従ってレジストレーションずれを補正する画像補正処理を説明する。図6Aは画像メモリ304に格納されている解像度2400dpi、1画素あたり1bitのデータ量をもつビットマップデータを示す。このビットマップデータに対して高解像度補正処理部403は、CPUによって第1レジスタ部401に設定されたレジスタ値に従って高解像度補正処理を行う。図6Bは高解像度補正処理が行われたビットマップデータを表わす図である。高解像度補正処理部403は、第1メモリ405を用いて、0、1、2、3ライン遅延させたビットマップデータを含む計4ライン分の処理ウィンドウを形成する。高解像度補正処理部403はさらに、主走査方向の位置に対応するRegSegPosHiを参照して遅延させたビットマップデータをサンプリング処理する。具体的には、RegSegPosHiが0のときは0ラインの遅延、1のときは1ライン、2のときは2ライン、3のときは3ライン遅延させたビットマップデータをサンプリング処理する。サンプリングとは、出力された処理ウィンドウ内のデータを抽出する処理のことである。高解像度補正処理部403はサンプリングしたビットマップデータを低解像度補正処理部へ出力する。従って、第1メモリ405は少なくとも3ライン分のビットマップデータを読み書き可能なメモリ容量を備える遅延なしの1ライン分を合わせて計4ライン分の処理ウィンドウの形成が可能。このように、第1メモリ405を比較的少ない数のラインバッファとして構成して、データを低解像度補正処理部へ出力可能とすることができる。このラインバッファは、少なくとも低解像度補正処理における処理単位分に相当する処理ウィンドウを形成できればよい。尚、入力された全てのビットマップデータが含まれるビットマップデータを出力するために、図6Bにおいて黒で示した領域、すなわちデータが入っていないサンプリング対象領域には、白データ等ダミーデータを付加する。図6Cは、高解像度補正処理が施されたビットマップデータに対し低解像度補正処理が行われたビットマップデータを示す図である。低解像度補正処理部404は、まず高解像度補正処理部403から入力されたビットマップデータを第2メモリ406に順次書き込む。低解像度補正処理部404は、少なくともRegSegPosMAX1×4ライン分のビットマップデータを書き込む。その後、次に主走査方向の位置に対応するRegSegPosLiを参照し、RegSegPosLi×4ライン前に書き込まれたビットマップデータを、対応するアドレスのメモリから順次読み出す。なお、データがどれくらい読み出されたかを管理できていれば、RegSegPosMAX1×4ライン分のビットマップデータを書き込みが終わるまで待たずに、順次データを読み出すことも可能である。ここで×4は、600dpiが2400dpiの4ライン分であることを意味する。すなわち、高解像度補正処理部403で使用された第1メモリ405で形成される処理ウィンドウ分に相当するライン数を意味している。読み出しを行ったラインのビットマップデータに対応するメモリは、次に再び入力されるビットマップデータを格納する。このように動作することにより、第2メモリは少なくともRegSegPosMAX1×4ライン分のビットマップデータを読み書き可能なメモリ容量を備える。本実施形態では、RegSegPosMAXが2であるため、21×4=12ライン分のメモリ容量が必要となる。ここで、解像度2400dpi、1画素あたり1ビット、主走査幅300mmのビットマップデータに対し、画像端から端までで1mm副走査方向に画像補正する場合、300mm÷25.4mm/inch×2400dpi≒283461mm÷25.4mm×600dpi≒24241×4=100となり、少なくとも100ライン=2834600ビットのメモリ容量を色毎に備える必要がある。なお、上記の式において低解像度単位での最大の副走査位置を設定するRegSegPosMAXは、上記の計算の通り24である。このような容量のメモリをASIC内部のSRAMとして構成すると、ASICの規模が大きくなりASICのコストが上がる要因となってしまう。そのため、前述したように、第2メモリ406はASIC外部のメモリとして構成し、大容量化の容易なメモリ、例えばDRAMとして構成する。ここで、解像度2400dpi、1画素あたり1ビット、主走査幅300mmのビットマップデータに対し、画像端から端までで1mm副走査方向に画像補正する場合、連続アドレスではないメモリアクセスを行う回数は、24回となる。一つのメモリからの読み出しのみにより画像補正を行った場合の95回に比べ、アドレスの切り替え回数が減少する。尚、読み出し先のアドレスにビットマップデータが存在しない場合、すなわち図6Cにおいて斜線で示した領域には、白データ等ダミーデータを付加する。以上のように、画像補正部305は、画像メモリ304からビットマップデータを読み出して、画像補正処理を行い、印刷部107へ転送する。そして、印刷部107は、感光体ドラム像担持体を1走査ラインの画像データに基づいてレーザ光にて走査して、感光ドラム上に1走査ラインの静電潜像を形成する。ここで、静電潜像とは、所定の電位に帯電された感光体ドラムをレーザ光を照射走査することで、感光ドラム上に生成される画像データに応じた電位差のある像をいう。そして、印刷部107は、静電潜像に対してトナーを付着させることで、電位差に応じたトナー像が感光体ドラム上に形成し、更にトナー像を用紙上に転写することでシート上に画像を形成する。尚、更に、カラー画像形成装置において、複数色CYMKの各色に対応する像形成ユニットを有する場合には、各色の像形成ユニット毎に本実施の形態に係るデータ転送方式を実施することで、各色毎のレジストレーションずれによる色ずれを防ぐことができる。これは以下に説明する各実施の形態においても同様である。以上説明したように本実施の形態によれば、画像補正処理を、高速ランダムアクセス可能なメモリで構成されたラインバッファを用いた高解像度補正処理と、大容量化が容易なメモリを用いた低解像度補正処理と、の2段階に分けて構成する。その結果、色毎に走査ラインの曲がりが発生している場合でも、不連続なアドレス領域へのアクセス回数を減らすことで、高速にレジストレーションずれによる色ずれを防ぐ処理ができる。<実施形態2>図4に示した画像補正部305は、第2メモリ406を低解像度補正処理部404が占有する構成を例に挙げて説明した。画像メモリは304や、第2メモリ406はASIC等の集積回路デバイス外部の外部メモリデバイスとして構成されることが頻繁に行われる。このように多くの部品が必要となると、部品点数が増え、コストの増加につながる。そこで、実施形態2では、第2メモリ406を画像メモリ304と共有する構成を採用する場合について説明する。図7は、第2メモリ406を画像メモリ304の一部の領域を用いた場合の構成を示す図である。図7に示した低解像度補正処理部404は、システムバス311を介して、ビットマップデータの読み書きを行うことにより、低解像度補正処理を行う。<実施形態3>実施形態1または2の構成は、画像補正部の上流側において高解像度補正処理を行い、高解像度補正がされたデータが低解像度補正処理される例について説明した。しかしながら、第2メモリ406と、画像メモリ304を共有する構成であって、低解像度補正処理部404と高解像度補正処理部403の接続順を変える構成も考えられる。図8は、そのような構成を示す図である。図4に示した低解像度補正処理部404では、まず入力されたビットマップデータを第2メモリ406に書き込み、次に読み出すときにRegSegPosLiに基づいて読み出しアドレスを切り替えていた。図8に示した低解像度補正処理部404は、画像メモリ304から画像データを読み出すときに、RegSegPosLiに基づいて読み出しアドレスを切り替えることにより、低解像度補正処理を行う。ここで低解像度補正処理を行われたビットマップデータは、次に高解像度補正処理部403に入力され、高解像度補正処理を行う。このような形態をとることにより、色毎に走査ラインの曲がりが発生している場合でも、プリンタコントローラ103の部品点数を増やすことなく、レジストレーションずれによる色ずれを防ぐことができる。<その他の形態>また、図8の例では、画像メモリ304と第2メモリ406とを共通する構成として説明したが、実施形態1で示したように、第2メモリ406を低解像度補正処理部404が占有するような構成であってもよい。また、上記の各実施形態においては、連続メモリアドレスへのアクセスパフォーマンスの向上効果が認められるDRAMが第2メモリ406として用いられる例について説明した。しかしながら、第2メモリ406を他の種類のRAMで構成してもよい。すなわち、画像補正処理を、高速ランダムアクセス可能なメモリで構成されたラインバッファを用いた高解像度補正処理と、所定のメモリを用いた低解像度補正処理と、の2段階に分けて構成することもできる。これにより、DRAMに特有のメモリアドレスのアクセス向上のみならず、バス転送時のパフォーマンスを向上させることができる。また、上記の各実施形態においては、1画素単位での画像の補正の場合について説明したが、1画素未満の画像に対する補間処理を併せて行っても良い。また、上記の各実施形態においては、高解像度処理は画像メモリ304に入力された解像度と同じ解像度の場合について説明したが、必ずしも同じ解像度でなくてもよい。例えば、上記の補間処理を用いることによって、上述した高解像度処理は、入力された画像の解像度よりも低い解像度の処理としてもよい。また、本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェアプログラムを、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータまたはCPUやMPU等がプログラムを読み出して実行する処理である。