"半導体層と、前記半導体層の表面と接触する第1の導電層と、前記第1の導電層上に形成された絶縁膜と、前記第1の導電層の上方で前記絶縁膜を介して形成された第2の導電層とを含むことを特徴とする半導体装置。前記半導体層は、その上層部分にその他の部分と逆極性のキャップ半導体層を有することを特徴とすることを特徴とする請求項1に記載の半導体装置。前記第1の導電層は、前記キャップ半導体層上に形成されていることを特徴とする請求項2に記載の半導体装置。前記第1の導電層は、Ti,Ni,Pdから選ばれた少なくとも1種を材料として含んで形成されることを特徴とする請求項3に記載の半導体装置。前記第1の導電層は、ゲート電極であることを特徴とする請求項3又は4に記載の半導体装置。半導体層を形成する工程と、半導体層の表面と接触する第1の導電層を形成する工程と、前記第1の導電層上に絶縁膜を形成する工程と、前記絶縁膜上の前記第1の導電層の上方に位置整合する部位に第2の導電層を形成する工程とを含むことを特徴とする半導体装置の製造方法。前記半導体層は、その上層部分にその他の部分と逆極性のキャップ半導体層を有することを特徴とする請求項6に記載の半導体装置の製造方法。前記第1の導電層を形成する工程において、前記キャップ半導体層を前記第1の導電層と同一形状に加工することを特徴とする請求項7に記載の半導体装置の製造方法。前記第1の導電層は、Ti,Ni,Pdから選ばれた少なくとも1種を材料として含んで形成されることを特徴とする請求項8に記載の半導体装置の製造方法。前記第1の導電層は、ゲート電極であることを特徴とする請求項8又は9に記載の半導体装置の製造方法。窒化物半導体デバイスにおいて、これをスイッチングデバイスとして用いるためには、ゲート電圧の閾値が正であり、且つノイズの影響等を排するべく、デバイスの駆動時オン時にはゲート電圧を十分に正にする必要がある。そのためには、従来よりRF用途で使用されていたショットキー構造ではなく、MIS構造が望ましい。しかしながら、窒化物半導体デバイスでMIS構造を採用した場合、電極と絶縁膜との界面に不要な電荷が発生する現象があり、これに起因するオン抵抗の上昇、閾値の変動、及びデバイスの信頼性の低下が問題とされている。この問題がMIS構造で窒化物半導体装置を実用化するときの大きな懸念とされている。本発明は、上記の課題に鑑みてなされたものであり、半導体層と電極との間に絶縁膜を介するMIS構造を採用するも、オン抵抗の上昇及び閾値の変動等を抑止し、信頼性の高い半導体装置及びその製造方法を提供することを目的とする。半導体装置の一態様は、半導体層と、前記半導体層の表面と接触する第1の導電層と、前記第1の導電層上に形成された絶縁膜と、前記第1の導電層の上方で前記絶縁膜を介して形成された第2の導電層とを含む。半導体装置の製造方法の一態様は、半導体層を形成する工程と、半導体層の表面と接触する第1の導電層を形成する工程と、前記第1の導電層上に絶縁膜を形成する工程と、前記絶縁膜上の前記第1の導電層の上方に位置整合する部位に第2の導電層を形成する工程とを含む。上記の各態様によれば、半導体層と電極との間に絶縁膜を介するMIS構造を採用するも、オン抵抗の上昇及び閾値の変動等を抑止し、信頼性の高い半導体装置が実現する。以下、諸実施形態について図面を参照して詳細に説明する。以下の諸実施形態では、化合物半導体装置の構成について、その製造方法と共に説明する。なお、以下の図面において、図示の便宜上、相対的に正確な大きさ及び厚みに示していない構成部材がある。第1の実施形態本実施形態では、化合物半導体装置として、MISMetalInsulatorSemiconductor型のAlGaN/GaNHEMTを開示する。図1~図3は、第1の実施形態によるMIS型のAlGaN/GaNHEMTの製造方法を工程順に示す概略断面図である。先ず、図1aに示すように、成長用基板として例えばSi基板1上に、化合物半導体積層構造2を形成する。成長用基板としては、Si基板の代わりに、サファイア基板、GaAs基板、SiC基板、GaN基板等を用いても良い。また、基板の導電性としては、半絶縁性、導電性を問わない。化合物半導体積層構造2は、バッファ層2a、電子走行層2b、中間層スペーサ層2c、電子供給層2d、及びp型キャップ層2eを有して構成される。ここで、電子走行層2bは、後述するように中間層2cとの界面に2次元電子ガスが発生する負の極性を有している。これに対して、p型キャップ層2eは、導電型がn型と逆のp型であるため、正の極性を有する。詳細には、Si基板1上に、例えば有機金属気相成長MOVPE:MetalOrganicVaporPhaseEpitaxy法により、以下の各化合物半導体を成長する。MOVPE法の代わりに、分子線エピタキシーMBE:MolecularBeamEpitaxy法等を用いても良い。SiC基板1上に、バッファ層2a、電子走行層2b、中間層2c、電子供給層2d、及びp型キャップ層2eとなる各化合物半導体を順次成長する。バッファ層2aは、Si基板1上に、AlNを0.1μm程度の厚みに成長することで形成される。電子走行層2bは、iインテンショナリアンドープ-GaNを1μm程度~3μm程度の厚みに成長することで形成される。中間層2cは、i-AlGaNを5nm程度の厚みに成長することで形成される。電子供給層2dは、n-AlGaNを30nm程度の厚みに成長することで形成される。中間層2cは形成しない場合もある。電子供給層は、i-AlGaNを形成するようにしても良い。p型キャップ層2eは、p-GaNを、例えば10nm程度~1000nm程度に成長することで形成される。10nmよりも薄いと、所期のノーマリオフ動作が得られなくなる。1000nmよりも厚いと、ゲート電極からチャネルであるAlGaN/GaNへテロ界面までの距離が長くなって応答速度が低下し、チャネルにおけるゲート電極からの電界が不十分になり、ピンチオフ不良等の劣化が惹起される。従って、p型キャップ層2eを10nm程度~1000nm程度に形成することにより、十分なノーマリオフ動作を得るも、高速の応答速度を確保し、ピンチオフ不良等のデバイス特性の劣化を抑止することができる。本実施形態では、p型キャップ層2eのp-GaNは200nm程度の厚みに形成される。GaNの成長には、原料ガスとしてGa源であるトリメチルガリウムTMGaガス及びアンモニアNH3ガスの混合ガスを用いる。AlGaNの成長には、原料ガスとしてTMAlガス、TMGaガス及びNH3ガスの混合ガスを用いる。成長する化合物半導体層に応じて、TMAlガス、TMGaガスの供給の有無及び流量を適宜設定する。共通原料であるNH3ガスの流量は、100sccm~10slm程度とする。また、成長圧力は50Torr~300Torr程度、成長温度は1000°C~1200°C程度とする。AlGaNをn型として成長する際、即ち電子供給層2dn-AlGaNの形成には、n型不純物をAlGaNの原料ガスに添加する。ここでは、例えばSiを含む例えばシランSiH4ガスを所定の流量で原料ガスに添加し、AlGaNにSiをドーピングする。Siのドーピング濃度は、1×1018/cm3程度~1×1020/cm3程度、例えば2×1018/cm3程度とする。GaNをp型として成長する際、即ちp型キャップ層2ep-GaNの形成には、p型不純物、例えばMg,Cから選ばれたものをGaNの原料ガスに添加する。本実施形態では、p型不純物としてMgを用いる。Mgを所定の流量で原料ガスに添加し、GaNにMgをドーピングする。Mgのドーピング濃度は、例えば1×1016/cm3程度~1×1021/cm3程度とする。ドーピング濃度が1×1016/cm3程度よりも低いと、十分にp形とはならず、ノーマリオンとなる。1×1021/cm3程度よりも高いと、結晶性が悪化し、十分な特性が得られなくなる。従って、Mgのドーピング濃度を1×1016/cm3程度~1×1021/cm3程度とすることにより、十分な特性の得られるp型半導体となる。本実施形態では、p型キャップ層2eのMgのドーピング濃度を1×1019/cm3程度とする。形成された化合物半導体積層構造2では、負の極性を有する電子走行層2bの電子供給層2dとの界面正確には、中間層2cとの界面。以下、GaN/AlGaN界面と記す。には、GaNの格子定数とAlGaNの格子定数との差に起因した歪みによるピエゾ分極が生じる。このピエゾ分極の効果と、電子走行層2b及び電子供給層2dの自発分極の効果とが相俟って、GaN/AlGaN界面に高い電子濃度の2次元電子ガス2DEGが発生する。化合物半導体積層構造2を形成した後に、p型キャップ層2eを、700°C程度で30分間程度、アニール処理する。図1bに示すように、素子分離構造3を形成する。図1c以降では、素子分離構造3の図示を省略する。詳細には、化合物半導体積層構造2の素子分離領域に、例えばアルゴンArを注入する。これにより、化合物半導体積層構造2及びSi基板1の表層部分に素子分離構造3が形成される。素子分離構造3により、化合物半導体積層構造2上で活性領域が画定される。なお、素子分離は、上記の注入法の代わりに、例えばSTIShallowTrenchIsolation法等既知の他の方法を用いて行っても良い。このとき、化合物半導体積層構造2のドライエッチングには、例えば塩素系のエッチングガスを用いる。続いて、図1cに示すように、化合物半導体積層構造2上に挿入金属層4を形成する。詳細には、化合物半導体積層構造2の表面p型キャップ層2eの表面上に、蒸着法又はスパッタ法等により導電材料を堆積する。導電材料としては、p型キャップ層2eのp-GaNとオーミックコンタクトされる金属であれば良く、例えばTi,Ni,Pdから選ばれた少なくとも1種が好ましい。本実施形態では、導電材料としてNiを例えば30nm程度の厚みに堆積する。続いて、図2aに示すように、挿入金属層4及びp型キャップ層2eを電極形状に加工する。詳細には、挿入金属層4にレジストを塗布し、リソグラフィーにより加工する。これにより、挿入金属層4の所定部位、ここではゲート電極の形成予定位置に相当する部位を覆うレジストマスク10Aが形成される。次に、レジストマスク10Aを用い、ドライエッチングにより挿入金属層4及びp型キャップ層2eを加工する。これにより、電子供給層2d上でゲート電極の形成予定位置に相当する部位のみにp型キャップ層2e及び挿入金属層4が残存する。p型キャップ層2e及び挿入金属層4は、ドレイン電極の形成予定位置よりも、ソース電極の形成予定位置に偏倚した所定部位に残る。レジストマスク10Aは、アッシング処理又は所定の薬液を用いたウェット処理により、除去される。化合物半導体積層構造2においては、上記の部位のみにp型キャップ層2eが局在し、他の部位にはp-GaNは存在しない。そのため、p型キャップ層2eの下方に相当する部位を除き、GaN/AlGaN界面には2DEGが生成される。p型キャップ層2eの下方に相当する部位では、p-GaNの存在により2DEGは殆ど生成されない。続いて、図2bに示すように、ソース電極5及びドレイン電極6を形成する。詳細には、先ず、ソース電極及びドレイン電極を形成するためのレジストマスクを形成する。ここでは、蒸着法及びリフトオフ法に適した例えば庇構造2層レジストを用いる。このレジストを化合物半導体積層構造2上に塗布し、電子供給層2dの表面でソース電極の形成予定位置及びドレイン電極の形成予定位置を露出させる各開口を形成する。以上により、当該各開口を有するレジストマスクが形成される。このレジストマスクを用いて、電極材料として、例えばTa/Alを、例えば蒸着法により、各開口内を含むレジストマスク上に堆積する。Taの厚みは20nm程度、Alの厚みは200nm程度とする。リフトオフ法により、レジストマスク及びその上に堆積したTa/Alを除去する。その後、Si基板1を、例えば窒素雰囲気中において400°C~1000°Cの温度、例えば600°C程度で熱処理し、残存したTa/Alを電子供給層2dとオーミックコンタクトさせる。Ta/Alの電子供給層2dとのオーミックコンタクトが得られるのであれば、熱処理が不要な場合もある。以上により、ソース電極5及びドレイン電極6が形成される。続いて、図2cに示すように、ゲート絶縁膜7を形成する。詳細には、挿入金属層4及びp型キャップ層2eを覆うように、化合物半導体積層構造2上に絶縁材料として例えばAl2O3を堆積する。Al2O3は、例えば原子層堆積法AtomicLayerDeposition:ALD法により、TMAガス及びO3を交互に供給する。本実施形態では、Al2O3の挿入金属層4上における厚みが膜厚2nm~200nm程度、ここでは例えば10nm程度となるように、Al2O3を堆積する。これにより、ゲート絶縁膜7が形成される。なお、Al2O3の堆積は、ALD法の代わりに、例えばプラズマCVD法又はスパッタ法等で行うようにしても良い。また、Al2O3を堆積する代わりに、Alの窒化物又は酸窒化物を用いても良い。それ以外にも、Si,Hf,Zr,Ti,Ta,Wの酸化物、窒化物又は酸窒化物、或いはこれらから適宜に選択して多層に堆積して、ゲート絶縁膜を形成しても良い。続いて、図3aに示すように、ゲート電極8を形成する。詳細には、先ずゲート絶縁膜7上に、ゲート電極を形成するためのレジストマスクを形成する。レジストをゲート絶縁膜7上に塗布し、ゲート絶縁膜7の表面で挿入金属層4の上方に位置整合する部位を露出させる開口を形成する。以上により、当該開口を有するレジストマスクが形成される。このレジストマスクを用いて、電極材料として、例えばNi/Auを、例えば蒸着法により、上記の開口内を含むレジストマスク上に堆積する。Niの厚みは30nm程度、Auの厚みは400nm程度とする。リフトオフ法により、レジストマスク及びその上に堆積したNi/Auを除去する。以上により、ゲート絶縁膜の表面で挿入金属層4の上方に位置整合する部位に、ゲート電極8が形成される。続いて、図3bに示すように、ソース電極5上及びドレイン電極6上のゲート絶縁膜7に開口7a,7bを形成する。詳細には、リソグラフィー及びドライエッチングにより加工し、ゲート絶縁膜7のソース電極5上の部分及びドレイン電極6上の部分を除去する。これにより、ゲート絶縁膜7にソース電極5の表面及びドレイン電極6の表面を露出する開口7a,7bが形成される。しかる後、ソース電極5、ドレイン電極6、ゲート電極8の電気的接続、ソース電極5、ドレイン電極6、ゲート電極8の各パッドの形成等の諸工程を経て、本実施形態によるMIS型のAlGaN/GaNHEMTが形成される。本実施形態によるAlGaN/GaNHEMTを平面視した様子を図4に示す。図4の破線I-Iに沿った断面が図3bに相当する。このように、ソース電極5とドレイン電極6とが櫛歯状に互いに平行に形成されており、ソース電極5とドレイン電極6との間に櫛歯状のゲート電極8がこれらと平行に配されている。本実施形態によるAlGaN/GaNHEMTは、化合物半導体とゲート電極との間にゲート絶縁膜が配されたMIS型の構成を採る。ここで、化合物半導体積層構造2とゲート電極8との間に、ゲート電極8と位置整合する挿入金属層4を介してゲート絶縁膜7が配されている。挿入金属層4がない構成では、ゲート絶縁膜中に又は化合物半導体積層構造とゲート絶縁膜との界面に、不要な電荷が発生する懸念がある。これに対して本実施形態の構成では、挿入金属層4の存在により、上記の電荷発生の懸念がなくなり、オン抵抗の上昇及び閾値の変動が抑止される。また、本実施形態によるAlGaN/GaNHEMTでは、化合物半導体積層構造2においてp型キャップ層2eがゲート電極8の下方に位置整合する部位のみに設けられており、非動作時にはp型キャップ層2eの下方のみで2DEGが殆ど存在しない。この構成により、所期のノーマリオフ動作が実現する。即ち、ゲート電圧のオフ時にはチャネルには2DEGがなくノーマリオフとなり、ゲート電圧のオン時にはチャネルに所期の2DEGが生成されて駆動する。なお、本実施形態では、化合物半導体積層構造のキャップ層にp型化合物半導体を用いたが、n型化合物半導体n-GaNを用いても良い。この場合には、当該キャップ層を挿入金属層と共に電極形状に加工することを要しない。挿入金属層の導電材料としては、n型キャップ層のp-GaNとオーミックコンタクトされる金属であれば良く、例えばTa,Alから選ばれた少なくとも1種が好ましい。ここで、本実施形態によるAlGaN/GaNHEMTの特性について調べた実験について説明する。本実施形態の比較例として、挿入金属層を有しないAlGaN/GaNHEMTを例示する。この実験では、ゲート電圧Vgを印加し続け、破壊が起こるまでの時間オフストレス試験について調べた。ここでは、温度200°CでVdsを600V、ゲート-ソース間電圧Vgsを0Vとした。実験結果を図5に示す。この結果から、本実施形態では、比較例に比して破壊までの時間が増加し、デバイスの信頼性が向上することが確認された。以上説明したように、本実施形態によれば、化合物半導体積層構造2とゲート電極8との間に絶縁膜を介するMIS構造を採用するも、オン抵抗の上昇及び閾値の変動を抑止し、信頼性の高い高耐圧のAlGaN/GaNHEMTが実現する。本実施形態によるAlGaN/GaNHEMTは、いわゆるディスクリートパッケージに適用される。このディスクリートパッケージでは、本実施形態によるAlGaN/GaNHEMTのチップが搭載される。以下、本実施形態によるAlGaN/GaNHEMTのチップ以下、HEMTチップと言うのディスクリートパッケージについて例示する。HEMTチップの概略構成図4に対応するを図6に示す。HEMTチップ100では、その表面に、上述したAlGaN/GaNHEMTのトランジスタ領域101と、ドレイン電極が接続されたドレインパッド102と、ゲート電極が接続されたゲートパッド103と、ソース電極が接続されたソースパッド104とが設けられている。図7は、ディスクリートパッケージを示す概略平面図である。ディスクリートパッケージを作製するには、先ず、HEMTチップ100を、ハンダ等のダイアタッチ剤111を用いてリードフレーム112に固定する。リードフレーム112にはドレインリード112aが一体形成されており、ゲートリード112b及びソースリード112cがリードフレーム112と別体として離間して配置される。続いて、Alワイヤ113を用いたボンディングにより、ドレインパッド102とドレインリード112a、ゲートパッド103とゲートリード112b、ソースパッド104とソースリード112cをそれぞれ電気的に接続する。その後、モールド樹脂114を用いて、トランスファーモールド法によりHEMTチップ100を樹脂封止し、リードフレーム112を切り離す。以上により、ディスクリートパッケージが形成される。第2の実施形態本実施形態では、化合物半導体装置として、MIS型のAlGaN/GaNHEMTを開示する。図8及び図9は、第2の実施形態によるMIS型のAlGaN/GaNHEMTの製造方法の主要工程を示す概略断面図である。なお、第1の実施形態と同様の構成部材等については、同符号を付して詳しい説明を省略する。先ず、第1の実施形態と同様に、図1a~図2aの諸工程を順次行う。続いて、図8aに示すように、化合物半導体積層構造2上に挿入金属層11を形成する。詳細には、先ず、挿入金属層を形成するためのレジストマスクを形成する。レジストを化合物半導体積層構造2上に塗布し、電子供給層2dの表面で挿入金属層の形成予定位置を露出させる開口を形成する。以上により、当該開口を有するレジストマスクが形成される。このレジストマスクを用いて、例えば蒸着法又はスパッタ法等により、開口内を含むレジストマスク上に導電材料を堆積する。導電材料としては、電子供給層2dのn-AlGaNとオーミックコンタクトされる金属であれば良く、例えばTa,Alから選ばれた少なくとも1種が好ましい。本実施形態では、導電材料としてTaを例えば20nm程度の厚みに堆積する。リフトオフ法により、レジストマスク及びその上に堆積したTaを除去する。以上により、挿入金属層11が形成される。挿入金属層11は、挿入金属層4とドレイン電極の形成予定位置との間で、ソース電極の形成予定位置よりもドレイン電極の形成予定位置に向かって偏倚した位置に形成される。続いて、図8bに示すように、ソース電極5及びドレイン電極6を形成する。詳細には、先ず、ソース電極及びドレイン電極を形成するためのレジストマスクを形成する。ここでは、蒸着法及びリフトオフ法に適した例えば庇構造2層レジストを用いる。このレジストを化合物半導体積層構造2上に塗布し、電子供給層2dの表面でソース電極の形成予定位置及びドレイン電極の形成予定位置を露出させる各開口を形成する。以上により、当該各開口を有するレジストマスクが形成される。このレジストマスクを用いて、電極材料として、例えばTa/Alを、例えば蒸着法により、各開口内を含むレジストマスク上に堆積する。Taの厚みは20nm程度、Alの厚みは200nm程度とする。リフトオフ法により、レジストマスク及びその上に堆積したTa/Alを除去する。その後、Si基板1を、例えば窒素雰囲気中において400°C~1000°Cの温度、例えば600°C程度で熱処理し、残存したTa/Alを電子供給層2dとオーミックコンタクトさせる。Ta/Alの電子供給層2dとのオーミックコンタクトが得られるのであれば、熱処理が不要な場合もある。以上により、ソース電極5及びドレイン電極6が形成される。続いて、図8cに示すように、ゲート絶縁膜7を形成する。詳細には、挿入金属層4及びp型キャップ層2eを覆うように、化合物半導体積層構造2上に絶縁材料として例えばAl2O3を堆積する。Al2O3は、例えばALD法により、TMAガス及びO3を交互に供給する。本実施形態では、Al2O3の挿入金属層4上における厚みが膜厚2nm~200nm程度、ここでは例えば10nm程度となるように、Al2O3を堆積する。これにより、ゲート絶縁膜7が形成される。なお、Al2O3の堆積は、ALD法の代わりに、例えばプラズマCVD法又はスパッタ法等で行うようにしても良い。また、Al2O3を堆積する代わりに、Alの窒化物又は酸窒化物を用いても良い。それ以外にも、Si,Hf,Zr,Ti,Ta,Wの酸化物、窒化物又は酸窒化物、或いはこれらから適宜に選択して多層に堆積して、ゲート絶縁膜を形成しても良い。続いて、図9aに示すように、ゲート電極8及びフィールドプレート電極12を形成する。詳細には、先ずゲート絶縁膜7上に、ゲート電極及びフィールドプレート電極を形成するためのレジストマスクを形成する。レジストをゲート絶縁膜7上に塗布し、リソグラフィーにより、ゲート絶縁膜7の表面で挿入金属層4,11の上方にそれぞれ位置整合する部位を露出させる各開口を形成する。以上により、当該各開口を有するレジストマスクが形成される。このレジストマスクを用いて、電極材料として、例えばAuを、例えば蒸着法により、上記の開口内を含むレジストマスク上に堆積する。Auの厚みは、例えば300nm程度とする。リフトオフ法により、レジストマスク及びその上に堆積したAuを除去する。以上により、ゲート絶縁膜7の表面で、挿入金属層4の上方に位置整合する部位にはゲート電極8が、挿入金属層11の上方に位置整合する部位にはフィールドプレート電極12が、それぞれ形成される。AlGaN/GaNHEMTでは、ソース電極及びゲート電極に比してドレイン電極に大きな電圧が印加される場合がある。本実施形態では、フィールドプレート電極12を設けることにより、大きな電圧印加で発生する電界をフィールドプレート電極12で緩和することができる。続いて、図9bに示すように、ソース電極5上及びドレイン電極6上のゲート絶縁膜7に開口7a,7bを形成する。詳細には、リソグラフィー及びドライエッチングにより加工し、ゲート絶縁膜7のソース電極5上の部分及びドレイン電極6上の部分を除去する。これにより、ゲート絶縁膜7にソース電極5の表面及びドレイン電極6の表面を露出する開口7a,7bが形成される。しかる後、ソース電極5、ドレイン電極6、ゲート電極8の電気的接続、ソース電極5、ドレイン電極6、ゲート電極8の各パッドの形成等の諸工程を経て、本実施形態によるMIS型のAlGaN/GaNHEMTが形成される。本実施形態によるAlGaN/GaNHEMTは、化合物半導体とゲート電極との間にゲート絶縁膜が配されたMIS型の構成を採る。ここで、化合物半導体積層構造2とゲート電極8との間に、ゲート電極8と位置整合する挿入金属層4を介してゲート絶縁膜7が配されている。挿入金属層4がない構成では、ゲート絶縁膜中に又は化合物半導体積層構造とゲート絶縁膜との界面に、不要な電荷が発生する懸念がある。これに対して本実施形態の構成では、挿入金属層4の存在により、上記の電荷発生の懸念がなくなり、デバイスの信頼性が向上する。本実施形態によるAlGaN/GaNHEMTは、更に、化合物半導体とフィールドプレート電極との間に絶縁膜が配されたMIS型の構成を採る。ここで、化合物半導体積層構造2とフィールドプレート電極12との間に、フィールドプレート電極12と位置整合する挿入金属層11を介して絶縁膜ゲート絶縁膜7が配されている。挿入金属層11がない構成では、絶縁膜中に又は化合物半導体積層構造と絶縁膜との界面に、不要な電荷が発生する懸念がある。これに対して本実施形態の構成では、挿入金属層11の存在により、上記の電荷発生の懸念がない。そのため、このような不要な電荷発生を惹起することなく、ドレイン電極への大きな電圧印加で発生する電界をフィールドプレート電極12で緩和し、デバイスの信頼性が大幅に向上する。また、本実施形態によるAlGaN/GaNHEMTでは、化合物半導体積層構造2においてp型キャップ層2eがゲート電極8の下方に位置整合する部位のみに設けられており、非動作時にはp型キャップ層2eの下方のみで2DEGが殆ど存在しない。この構成により、所期のノーマリオフ動作が実現する。即ち、ゲート電圧のオフ時にはチャネルには2DEGがなくノーマリオフとなり、ゲート電圧のオン時にはチャネルに所期の2DEGが生成されて駆動する。ここで、本実施形態によるAlGaN/GaNHEMTの特性について調べた実験について説明する。本実施形態の比較例として、各挿入金属層を有しないAlGaN/GaNHEMTを例示する。ドレイン-ソース間に電圧Vdsを印加し続け、破壊が起こるまでの時間オフストレス試験について調べた。ここでは、温度200°CでVdsを600V、ゲート-ソース間電圧Vgsを0Vとした。実験結果を図10に示す。この結果から、本実施形態では、比較例に比して破壊までの時間が増加し、デバイスの信頼性が向上することが確認された。以上説明したように、本実施形態によれば、化合物半導体積層構造2とゲート電極8との間に絶縁膜を介するMIS構造を採用するも、オン抵抗の上昇及び閾値の変動を抑止し、信頼性の高い高耐圧のAlGaN/GaNHEMTが実現する。変形例以下、第2の実施形態の変形例について説明する。本例では、第2の実施形態と同様にMIS型のAlGaN/GaNHEMTを開示するが、フィールドプレート電極の構成が異なる点で第2の実施形態と相違する。図11は、第2の実施形態の変形例によるMIS型のAlGaN/GaNHEMTの製造方法の主要工程を示す概略断面図である。なお、第2の実施形態と同様の構成部材等については、同符号を付して詳しい説明を省略する。先ず、第2の実施形態と同様に、第1の実施形態の図1a~図2aの諸工程、続く第2の実施形態の図8a~図8cの諸工程を順次行う。続いて、図11aに示すように、ソース電極5上及びドレイン電極6上のゲート絶縁膜7に開口7a,7bを形成する。詳細には、リソグラフィー及びドライエッチングにより加工し、ゲート絶縁膜7のソース電極5上の部分及びドレイン電極6上の部分を除去する。これにより、ゲート絶縁膜7にソース電極5の表面及びドレイン電極6の表面を露出する開口7a,7bが形成される。続いて、図11bに示すように、ゲート電極8及びフィールドプレート電極13を形成する。詳細には、先ずゲート絶縁膜7上に、ゲート電極及びフィールドプレート電極を形成するためのレジストマスクを形成する。レジストをゲート絶縁膜7上に塗布し、リソグラフィーにより、ゲート絶縁膜7の表面で挿入金属層4の上方に位置整合する部位を露出させる開口と、ゲート絶縁膜7の表面で挿入金属層11の上方に位置整合する部位及びこれに隣接する開口7bを露出させる開口とを形成する。以上により、当該各開口を有するレジストマスクが形成される。このレジストマスクを用いて、電極材料として、例えばAuを、例えば蒸着法により、上記の開口内を含むレジストマスク上に堆積する。Auの厚みは、例えば300nm程度とする。リフトオフ法により、レジストマスク及びその上に堆積したAuを除去する。以上により、ゲート絶縁膜7の表面で、挿入金属層4の上方に位置整合する部位には、ゲート電極8が形成される。また、ゲート絶縁膜7の表面で挿入金属層11の上方に位置整合する部位から、開口7bを電極材料で埋め込んでドレイン電極6と電気的に接続されるように、フィールドプレート電極12が形成される。フィールドプレート電極12は、ドレイン電極6と電気的に接続されることにより、いわゆるドレインフィールドプレート電極となる。AlGaN/GaNHEMTでは、ソース電極及びゲート電極に比してドレイン電極に大きな電圧が印加される場合がある。本実施形態では、フィールドプレート電極13を設けることにより、大きな電圧印加で発生する電界をフィールドプレート電極13で緩和することができる。しかる後、ソース電極5、ドレイン電極6、ゲート電極8の電気的接続、ソース電極5、ドレイン電極6、ゲート電極8の各パッドの形成等の諸工程を経て、本実施形態によるMIS型のAlGaN/GaNHEMTが形成される。本例によるAlGaN/GaNHEMTは、化合物半導体とゲート電極との間にゲート絶縁膜が配されたMIS型の構成を採る。ここで、化合物半導体積層構造2とゲート電極8との間に、ゲート電極8と位置整合する挿入金属層4を介してゲート絶縁膜7が配されている。挿入金属層4がない構成では、ゲート絶縁膜中に又は化合物半導体積層構造とゲート絶縁膜との界面に、不要な電荷が発生する懸念がある。これに対して本例の構成では、挿入金属層4の存在により、上記の電荷発生の懸念がなくなり、デバイスの信頼性が向上する。本例によるAlGaN/GaNHEMTは、更に、化合物半導体とフィールドプレート電極との間に絶縁膜が配されたMIS型の構成を採る。ここで、化合物半導体積層構造2とフィールドプレート電極13との間に、フィールドプレート電極13と位置整合する挿入金属層11を介して絶縁膜ゲート絶縁膜7が配されている。挿入金属層11がない構成では、絶縁膜中に又は化合物半導体積層構造と絶縁膜との界面に、不要な電荷が発生する懸念がある。これに対して本例の構成では、挿入金属層11の存在により、上記の電荷発生の懸念がない。そのため、このような不要な電荷発生を惹起することなく、ドレイン電極への大きな電圧印加で発生する電界をフィールドプレート電極13で緩和し、デバイスの信頼性が大幅に向上する。また、本例によるAlGaN/GaNHEMTでは、化合物半導体積層構造2においてp型キャップ層2eがゲート電極8の下方に位置整合する部位のみに設けられており、非動作時にはp型キャップ層2eの下方のみで2DEGが殆ど存在しない。この構成により、所期のノーマリオフ動作が実現する。即ち、ゲート電圧のオフ時にはチャネルには2DEGがなくノーマリオフとなり、ゲート電圧のオン時にはチャネルに所期の2DEGが生成されて駆動する。ここで、本例によるAlGaN/GaNHEMTの特性について調べた実験について説明する。本例の比較例として、各挿入金属層を有しないAlGaN/GaNHEMTを例示する。ドレイン-ソース間に電圧Vdsを印加し続け、破壊が起こるまでの時間オフストレス試験について調べた。ここでは、温度200°CでVdsを600V、ゲート-ソース間電圧Vgsを0Vとした。実験結果を図12に示す。この結果から、本例では、比較例に比して破壊までの時間が増加し、デバイスの信頼性が向上することが確認された。以上説明したように、本例によれば、化合物半導体積層構造2とゲート電極8との間に絶縁膜を介するMIS構造を採用するも、オン抵抗の上昇及び閾値の変動を抑止し、信頼性の高い高耐圧のAlGaN/GaNHEMTが実現する。第3の実施形態本実施形態では、第1及び第2の実施形態、変形例のうちから選ばれた1種によるAlGaN/GaNHEMTを備えたPFCPowerFactorCorrection回路を開示する。図13は、PFC回路を示す結線図である。PFC回路20は、スイッチ素子トランジスタ21と、ダイオード22と、チョークコイル23と、コンデンサ24,25と、ダイオードブリッジ26と、交流電源AC27とを備えて構成される。スイッチ素子21に、第1及び第2の実施形態、変形例のうちから選ばれた1種によるAlGaN/GaNHEMTが適用される。PFC回路20では、スイッチ素子21のドレイン電極と、ダイオード22のアノード端子及びチョークコイル23の一端子とが接続される。スイッチ素子21のソース電極と、コンデンサ24の一端子及びコンデンサ25の一端子とが接続される。コンデンサ24の他端子とチョークコイル23の他端子とが接続される。コンデンサ25の他端子とダイオード22のカソード端子とが接続される。コンデンサ24の両端子間には、ダイオードブリッジ26を介してAC27が接続される。コンデンサ25の両端子間には、直流電源DCが接続される。なお、スイッチ素子21には不図示のPFCコントローラが接続される。本実施形態では、第1及び第2の実施形態、変形例のうちから選ばれた1種によるAlGaN/GaNHEMTをPFC回路20に適用する。これにより、信頼性の高いPFC回路30が実現する。第4の実施形態本実施形態では、第1及び第2の実施形態、変形例のうちから選ばれた1種によるAlGaN/GaNHEMTを備えた電源装置を開示する。図14は、第4の実施形態による電源装置の概略構成を示す結線図である。本実施形態による電源装置は、高圧の一次側回路31及び低圧の二次側回路32と、一次側回路31と二次側回路32との間に配設されるトランス33とを備えて構成される。一次側回路31は、第3の実施形態によるPFC回路20と、PFC回路20のコンデンサ25の両端子間に接続されたインバータ回路、例えばフルブリッジインバータ回路30とを有している。フルブリッジインバータ回路30は、複数ここでは4つのスイッチ素子34a,34b,34c,34dを備えて構成される。二次側回路32は、複数ここでは3つのスイッチ素子35a,35b,35cを備えて構成される。本実施形態では、一次側回路31を構成するPFC回路が第3の実施形態によるPFC回路20であると共に、フルブリッジインバータ回路30のスイッチ素子34a,34b,34c,34dが、第1及び第2の実施形態、変形例のうちから選ばれた1種によるAlGaN/GaNHEMTとされている。一方、二次側回路32のスイッチ素子35a,35b,35cは、シリコンを用いた通常のMISFETとされている。本実施形態では、第3の実施形態によるPFC回路20と、第1及び第2の実施形態、変形例のうちから選ばれた1種によるAlGaN/GaNHEMTとを、高圧回路である一次側回路31に適用する。これにより、信頼性の高い大電力の電源装置が実現する。第5の実施形態本実施形態では、第1及び第2の実施形態、変形例のうちから選ばれた1種によるAlGaN/GaNHEMTを備えた高周波増幅器を開示する。図15は、第5の実施形態による高周波増幅器の概略構成を示す結線図である。本実施形態による高周波増幅器は、ディジタルプレディストーション回路41と、ミキサー42a,42bと、パワーアンプ43とを備えて構成される。ディジタルプレディストーション回路41は、入力信号の非線形歪みを補償するものである。ミキサー42aは、非線形歪みが補償された入力信号と交流信号をミキシングするものである。パワーアンプ43は、交流信号とミキシングされた入力信号を増幅するものであり、第1及び第2の実施形態、変形例のうちから選ばれた1種によるAlGaN/GaNHEMTを有している。なお図15では、例えばスイッチの切り替えにより、出力側の信号をミキサー42bで交流信号とミキシングしてディジタルプレディストーション回路41に送出できる構成とされている。本実施形態では、第1及び第2の実施形態、変形例のうちから選ばれた1種によるAlGaN/GaNHEMTを高周波増幅器に適用する。これにより、信頼性の高い高耐圧の高周波増幅器が実現する。他の実施形態第1及び第2の実施形態、変形例では、化合物半導体装置としてAlGaN/GaNHEMTを例示した。化合物半導体装置としては、AlGaN/GaNHEMT以外にも、以下のようなHEMTに適用できる。その他の装置例1本例では、化合物半導体装置として、InAlN/GaNHEMTを開示する。InAlNとGaNは、組成によって格子定数を近くすることが可能な化合物半導体である。この場合、上記した第1及び第2の実施形態では、電子走行層がi-GaN、中間層がAlN、電子供給層がn-InAlN、p型キャップ層がp-GaNで形成される。また、この場合のピエゾ分極がほとんど発生しないため、2次元電子ガスは主にInAlNの自発分極により発生する。本例によれば、上述したAlGaN/GaNHEMTと同様に、化合物半導体とゲート電極との間に絶縁膜を介するMIS構造を採用するも、オン抵抗の上昇及び閾値の変動を抑止し、信頼性の高い高耐圧のInAlN/GaNHEMTが実現する。その他の装置例2本例では、化合物半導体装置として、InAlGaN/GaNHEMTを開示する。GaNとInAlGaNは、後者の方が前者よりも組成によって格子定数を小さくすることができる化合物半導体である。この場合、上記した第1及び第2の実施形態では、電子走行層がi-GaN、中間層がi-InAlGaN、電子供給層がn-InAlGaN、p型キャップ層がp-GaNで形成される。本例によれば、上述したAlGaN/GaNHEMTと同様に、化合物半導体とゲート電極との間に絶縁膜を介するMIS構造を採用するも、オン抵抗の上昇及び閾値の変動を抑止し、信頼性の高い高耐圧のInAlGaN/GaNHEMTが実現する。以下、化合物半導体装置及びその製造方法、並びに電源装置及び高周波増幅器の諸態様を付記としてまとめて記載する。付記1半導体層と、前記半導体層の表面と接触する第1の導電層と、前記第1の導電層上に形成された絶縁膜と、前記第1の導電層の上方で前記絶縁膜を介して形成された第2の導電層とを含むことを特徴とする半導体装置。付記2前記半導体層は、その上層部分にその他の部分と逆極性のキャップ半導体層を有することを特徴とすることを特徴とする付記1に記載の半導体装置。付記3前記第1の導電層は、前記キャップ半導体層上に形成されていることを特徴とする付記2に記載の半導体装置。付記4前記第1の導電層は、Ti,Ni,Pdから選ばれた少なくとも1種を材料として含んで形成されることを特徴とする付記3に記載の半導体装置。付記5前記第1の導電層は、ゲート電極であることを特徴とする付記3又は4に記載の半導体装置。付記6前記第1の導電層は、Ta,Alから選ばれた少なくとも1種を材料として含んで形成されることを特徴とする付記1又は2に記載の半導体装置。付記7前記第1の導電層は、フィールドプレート電極であることを特徴とする付記6に記載の半導体装置。付記8ソース電極及びドレイン電極を更に含み、前記第1の導電層は前記ドレイン電極と電気的に接続されていることを特徴とする付記7に記載の半導体装置。付記9半導体層を形成する工程と、半導体層の表面と接触する第1の導電層を形成する工程と、前記第1の導電層上に絶縁膜を形成する工程と、前記絶縁膜上の前記第1の導電層の上方に位置整合する部位に第2の導電層を形成する工程とを含むことを特徴とする半導体装置の製造方法。付記10前記半導体層は、その上層部分にその他の部分と逆極性のキャップ半導体層を有することを特徴とする付記9に記載の半導体装置の製造方法。付記11前記第1の導電層を形成する工程において、前記キャップ半導体層を前記第1の導電層と同一形状に加工することを特徴とする付記10に記載の半導体装置の製造方法。付記12前記第1の導電層は、Ti,Ni,Pdから選ばれた少なくとも1種を材料として含んで形成されることを特徴とする付記11に記載の半導体装置の製造方法。付記13前記第1の導電層は、ゲート電極であることを特徴とする付記11又は12に記載の半導体装置の製造方法。付記14前記第1の導電層は、Ta,Alから選ばれた少なくとも1種を材料として含んで形成されることを特徴とする付記9又は10に記載の半導体装置の製造方法。付記15前記第1の導電層は、フィールドプレート電極であることを特徴とする付記14に記載の半導体装置の製造方法。付記16前記第1の導電層を形成する工程において、前記第1の導電層をドレイン電極と一体に形成することを特徴とする付記15に記載の半導体装置の製造方法。付記17変圧器と、前記変圧器を挟んで高圧回路及び低圧回路とを備えた電源装置であって、前記高圧回路はトランジスタを有しており、前記トランジスタは、半導体層と、前記半導体層の表面と接触する第1の導電層と、前記第1の導電層上に形成された絶縁膜と、前記第1の導電層の上方で前記絶縁膜を介して形成された第2の導電層とを含むことを特徴とする電源装置。付記18入力した高周波電圧を増幅して出力する高周波増幅器であって、トランジスタを有しており、前記トランジスタは、半導体層と、前記半導体層の表面と接触する第1の導電層と、前記第1の導電層上に形成された絶縁膜と、前記第1の導電層の上方で前記絶縁膜を介して形成された第2の導電層とを含むことを特徴とする高周波増幅器。"