"複数の通常メモリセルブロック及びスペアメモリセルブロックを各々が有する複数の冗長メモリと、各々が直列に接続され、各々が数値を記憶し、前記複数の冗長メモリにそれぞれ前記数値を出力する複数のフリップフロップと、シード値を記憶する不揮発性メモリと、前記不揮発性メモリに記憶されているシード値を基に再現性のある擬似乱数を生成し、前記複数のフリップフロップに前記擬似乱数をシリアルに出力する擬似乱数生成回路とを有し、前記複数のフリップフロップは、クロック信号に同期して、前記擬似乱数生成回路により出力される擬似乱数をシリアルに転送し、前記複数の冗長メモリは、それぞれ、前記複数のフリップフロップに記憶されている数値に応じて前記複数の通常メモリセルブロックのうちのいずれかの通常メモリセルブロックを前記スペアメモリセルブロックに切り替えることを特徴とするメモリ装置。前記擬似乱数生成回路は、線形帰還シフトレジスタを有することを特徴とする請求項1記載のメモリ装置。前記線形帰還シフトレジスタは、フリップフロップ及び排他的論理和回路を有することを特徴とする請求項2記載のメモリ装置。前記シード値は、不良メモリセルを有する前記通常メモリセルブロックを前記スペアメモリセルブロックに切り替える冗長メモリに数値を出力するフリップフロップに記憶させる数値を固定値として、その他のフリップフロップに記憶させる数値が不定値となるような擬似乱数を生成するためのシード値であることを特徴とする請求項1~3のいずれか1項に記載のメモリ装置。前記不揮発性メモリは、ヒューズ回路であり、不良メモリセルを有する前記通常メモリセルブロックを前記スペアメモリセルブロックに切り替える冗長メモリの設定を追加する場合には、前記ヒューズ回路の未切断のヒューズ又はアンチヒューズを切断することにより、前記シード値の再設定を行うことを特徴とする請求項1~4のいずれか1項に記載のメモリ装置。本発明の目的は、冗長メモリの切り替え情報を記憶する不揮発性メモリの容量を削減することができるメモリ装置を提供することである。メモリ装置は、複数の通常メモリセルブロック及びスペアメモリセルブロックを各々が有する複数の冗長メモリと、各々が直列に接続され、各々が数値を記憶し、前記複数の冗長メモリにそれぞれ前記数値を出力する複数のフリップフロップと、シード値を記憶する不揮発性メモリと、前記不揮発性メモリに記憶されているシード値を基に再現性のある擬似乱数を生成し、前記複数のフリップフロップに前記擬似乱数をシリアルに出力する擬似乱数生成回路とを有し、前記複数のフリップフロップは、クロック信号に同期して、前記擬似乱数生成回路により出力される擬似乱数をシリアルに転送し、前記複数の冗長メモリは、それぞれ、前記複数のフリップフロップに記憶されている数値に応じて前記複数の通常メモリセルブロックのうちのいずれかの通常メモリセルブロックを前記スペアメモリセルブロックに切り替える。擬似乱数生成回路を用いることにより、不揮発性メモリの容量を削減することができる。第1の実施形態図1は、第1の実施形態によるメモリ装置の構成例を示す図である。メモリ装置は、例えばSRAMスタティックランダムアクセスメモリ:StaticRandomAccessMemoryである例を説明するが、DRAMダイナミックランダムアクセスメモリ:DynamicRandomAccessMemory等の他の種類のメモリであってもよい。メモリセルマトリックス101は、2次元行列状に配列された複数のメモリセルを有する。各メモリセルは、データを記憶する。また、メモリセルは、各行がワード線に接続され、各列がビット線に接続される。メモリセルマトリックス101内に不良メモリセルが存在する場合には、その不良メモリセルを含む通常メモリセルカラムブロックをスペアメモリセルカラムブロック102に切り替えることができる。また、メモリセルマトリックス101内に不良メモリセルが存在する場合には、その不良メモリセルを含む通常メモリセルロウブロックをスペアメモリセルロウブロック103に切り替えてもよい。タイミングジェネレータ104は、クロック信号CK、ライトイネーブル信号WE及びクロックイネーブル信号CEを入力し、カラムデコーダ105、ライトドライバ109及び入力データラッチ110に制御信号を出力する。カラムデコーダ105は、制御信号をデコードし、ラッチ信号をアドレスラッチ106に出力し、カラム選択信号をカラムセレクタ108に出力する。アドレスラッチ106は、ラッチ信号に同期して、アドレスADをラッチし、ロウデコーダ107に出力する。ロウデコーダ107は、アドレスADをデコードし、メモリセルマトリックス101のワード線に選択信号を出力する。選択信号が供給されたメモリセルの行が選択される。次に、ライト動作を説明する。入力データラッチ110は、ラッチ信号に同期して、入力データライトデータDiをラッチし、ライトドライバ109に出力する。ライトドライバ109は、カラムセレクタ108に入力データDiを出力する。カラムセレクタ108は、カラム選択信号により選択されたメモリセルマトリックス101のビット線に入力データDiを出力する。ワード線により選択されたメモリセルには、ビット線の入力データDiが書き込まれる。次に、リード動作を説明する。ワード線により選択されたメモリセルは、記憶しているデータをビット線に出力する。センスアンプ111は、カラムセレクタ108により選択されたビット線のデータを増幅し、出力データラッチ112に出力する。出力データラッチ112は、データをラッチし、出力データリードデータDoを出力する。図2Aは、図1のメモリ装置の一部の構成例を示す図である。メモリセルマトリックス101は、複数の通常メモリセルカラムブロック201~208を有する。通常メモリセルカラムブロック201~208の各々は、複数メモリセルの列を有する。セレクタ221は、例えば、図1のライトドライバ109及びセンスアンプ111内に設けられる。不揮発性メモリ222は、0000の切り替え情報223を記憶している。すべての通常メモリセルカラムブロック201~208が不良メモリセルを有しない場合には、0000の切り替え情報223がセレクタ221に入力される。セレクタ221は、0000の切り替え情報223を基に、8個の通常メモリセルカラムブロック201~208のビット線を8個の外部端子211~218に接続する。外部端子211~218は、例えば、図1の入力データラッチ110又は出力データラッチ112の線である。スペアメモリセルカラムブロック102は、外部端子211~218には接続されない。図2Bは、図2Aに対応し、第4の通常メモリセルカラムブロック204が不良メモリセルを有する場合の図である。切り替え情報223は、第4の通常メモリセルカラムブロック204が不良メモリセルを有することを示す2進数データ010010進数で4である。セレクタ221は、0100の切り替え情報223を基に、通常メモリセルカラムブロック201~203、205~208及びスペアメモリセルカラムブロック102のビット線をそれぞれ外部端子211~218に接続する。不良メモリセルを有する第4の通常メモリセルカラムブロック204のビット線は、外部端子211~218のいずれにも接続されない。冗長メモリは、メモリセルマトリックス101及びスペアメモリセルカラムブロック102を有し、切り替え情報223が示す通常メモリセルカラムブロック204をスペアメモリセルカラムブロック102に切り替える。このように、第4の通常メモリセルカラムブロック204が不良メモリセルを有する場合であっても、第4の通常メモリセルカラムブロック204をスペアメモリセルカラムブロック102に切り替えることにより、修復することができ、製造歩留まりを向上させることができる。通常メモリセルカラムブロック201~208のうちで、切り替えたい1個の通常メモリセルカラムブロックは、切り替え情報223により指定することができる。なお、上記では、通常メモリセルカラムブロック201~208のうちのいずれかをスペアメモリセルカラムブロック102に切り替える場合を例に説明したが、各々が1行のメモリセルを有する複数の通常メモリセルロウブロックのうちのいずれかを図1のスペアメモリセルロウブロック103に切り替える場合も同様である。その場合、セレクタ221は、通常メモリセルロウブロック及びスペアメモリセルロウブロック103のワード線の切り替えを行う。また、通常メモリセルカラムブロック201~208及びスペアメモリセルカラムブロック102は、それぞれ、複数のメモリセルを有する場合を例に説明するが、一つのメモリセルを有する場合にも適用できる。図3は、メモリ装置の一部の構成例を示す図である。第1の冗長メモリ301は、例えば、図2A及びBの7個の通常メモリセルカラムブロック201~207、スペアメモリセルカラムブロック102及びセレクタ221を有し、フリップフロップ311~313から3ビットの切り替え情報を入力する。第2の冗長メモリ302は、例えば、図2A及びBの15個の通常メモリセルカラムブロック201~208等、スペアメモリセルカラムブロック102及びセレクタ221を有し、フリップフロップ314~317から4ビットの切り替え情報を入力する。第3の冗長メモリ303は、例えば、図2A及びBの3個の通常メモリセルカラムブロック201~203、スペアメモリセルカラムブロック102及びセレクタ221を有し、フリップフロップ318,319から2ビットの切り替え情報を入力する。複数の通常メモリセルカラムブロックのうちのいずれかが不良メモリセルを有する場合であっても、その不良メモリセルを有する通常メモリセルカラムブロックをスペアメモリセルカラムブロック102に切り替えることにより、修復することができ、製造歩留まりを向上させることができる。フリップフロップ311~319は、相互に直列に接続される。不揮発性メモリ321は、冗長メモリ301~303の切り替え情報を記憶し、フリップフロップ311~319の直列接続回路に切り替え情報をシリアルに出力する。フリップフロップ311~319は、クロック信号に同期して、切り替え情報をシリアルに転送する。第1の冗長メモリ301は、複数の通常メモリセルカラムブロックのうちで、フリップフロップ311~313に記憶されている切り替え情報が示す通常メモリセルカラムブロックをスペアメモリセルカラムブロック102に切り替える。第2の冗長メモリ302は、フリップフロップ314~317に記憶されている切り替え情報が示す通常メモリセルカラムブロックをスペアメモリセルカラムブロック102に切り替える。第3の冗長メモリ303は、フリップフロップ318,319に記憶されている切り替え情報が示す通常メモリセルカラムブロックをスペアメモリセルカラムブロック102に切り替える。この場合、フリップフロップ311~319に9ビットの切り替え情報を記憶させるため、不揮発性メモリ321にも9ビットの切り替え情報を記憶する。このメモリ装置では、不揮発性メモリ321に記憶させる切り替え情報の量が多くなってしまう課題がある。図4は、メモリ装置の一部の他の構成例を示す図である。図4のメモリ装置は、図3のメモリ装置に対して展開ロジック回路401が追加されている。以下、図4のメモリ装置が図3のメモリ装置と異なる点を説明する。不揮発性メモリ321には、切り替え情報を圧縮した情報が記憶されるので、記憶する情報量を削減することができる。圧縮方法は、例えば、ランレングス圧縮等である。展開ロジック回路401は、不揮発性メモリ321内の圧縮された切り替え情報を展開することにより、圧縮前の切り替え情報に戻し、フリップフロップ311~319に出力する。このメモリ装置は、不揮発性メモリ321に記憶させる情報量を削減することができるが、展開ロジック回路401が複雑になる課題がある。また、圧縮した切り替え情報を1度不揮発性メモリ321に格納した後、追加条件でのテスト等により切り替えを行う冗長メモリが増えた場合、不揮発性メモリヒューズ回路321の書き換えができないため、救済不能となる課題がある。不揮発性メモリヒューズ回路321は、ヒューズの切断により情報を書き込むため、ヒューズを一度切断すると、再接続することができないため、圧縮された切り替え情報の書き換えが不能である。図5は、第1の実施形態によるメモリ装置の一部の構成例を示す図である。以下、図5のメモリ装置が図3のメモリ装置と異なる点を説明する。冗長メモリ301~303の各々は、複数の通常メモリセルカラムブロック及びスペアメモリセルカラムブロック102を有する。第1の冗長メモリ301は、例えば、図2A及びBの7個の通常メモリセルカラムブロック201~207、スペアメモリセルカラムブロック102及びセレクタ221を有し、フリップフロップ311~313から3ビットの切り替え情報を入力する。第2の冗長メモリ302は、例えば、図2A及びBの15個の通常メモリセルカラムブロック201~208等、スペアメモリセルカラムブロック102及びセレクタ221を有し、フリップフロップ314~317から4ビットの切り替え情報を入力する。第3の冗長メモリ303は、例えば、図2A及びBの3個の通常メモリセルカラムブロック201~203、スペアメモリセルカラムブロック102及びセレクタ221を有し、フリップフロップ318,319から2ビットの切り替え情報を入力する。複数の通常メモリセルカラムブロックのうちのいずれかが不良メモリセルを有する場合であっても、その不良メモリセルを有する通常メモリセルカラムブロックをスペアメモリセルカラムブロック102に切り替えることにより、修復することができ、製造歩留まりを向上させることができる。ここでは、冗長メモリ301が不良メモリセルを有し、冗長メモリ302及び303が不良メモリセルを有しない場合を例に説明する。冗長メモリ301では、不良メモリセルを有する通常メモリセルカラムブロックをスペアメモリセルカラムブロック102に切り替えるための切り替え情報は、110である例を説明する。その場合、フリップフロップ311~313には、110の切り替え情報を設定する必要がある。また、冗長メモリ302及び303は、不良メモリセルを有しないので、フリップフロップ314~319に設定する切り替え情報は任意の値にすることができる。すなわち、冗長メモリ302及び303は、不良メモリセルを有しないので、任意の通常メモリセルカラムブロックをスペアメモリセルカラムブロック102に切り替えても正常に動作するし、通常メモリセルカラムブロックをスペアメモリセルカラムブロック102に切り替えなくても正常に動作する。したがって、フリップフロップ311~313には110の切り替え情報を設定し、フリップフロップ314~319には任意の値を設定すればよい。以下、その方法を説明する。複数のフリップフロップ311~319は、各々が直列に接続され、各々が数値切り替え情報を記憶し、複数の冗長メモリ301~303にそれぞれ数値切り替え情報を出力する。不揮発性メモリ321は、例えば1001のシード値を記憶する。不揮発性メモリ321は、例えば、ヒューズ回路、ROMリードオンリーメモリ、フラッシュメモリ等であり、電源電圧を供給しなくてもシード値を保持する。また、不揮発性メモリ321は、1度のみ書き込み可能なOTPワンタイムプログラマブル:OneTimeProgramable素子でもよいし、複数回書き換えが可能な素子でもよい。また、不揮発性メモリ321は、半導体チップの製造プロセスで形成可能なヒューズ回路が好ましい。レーザーヒューズ回路は、レーザー装置によりタングステン等で形成されるヒューズを焼き切ることにより、情報を書き込む。電気ヒューズ回路は、電気的に高電圧を印加することによりヒューズを溶断し、情報を書き込む。アンチヒューズタイプのOPT素子もあり、電気的に高電圧を印加することで酸化膜破壊を起こし導通させることにより、情報を書き込む。擬似乱数生成回路500は、不揮発性メモリ321に記憶されている1001のシード値を基に再現性のある擬似乱数を生成し、複数のフリップフロップ311~319に擬似乱数をシリアルに出力する。例えば、擬似乱数生成回路500は、セレクタ506、フリップフロップ501~504及び排他的論理和回路505を有する線形帰還シフトレジスタLFSR:linearfeedbackshiftregisterである。フリップフロップ501~504は、相互に直列に接続されている。線形帰還シフトレジスタ500は、排他的論理和回路505で帰還をかけたシフトレジスタフリップフロップであり、nビットのシフトレジスタを用いると、2n-1を最大周期とするビット列の擬似乱数を生成可能である。まず、セレクタ506は、不揮発性メモリ321に記憶されているシード値の1ビット目の1をフリップフロップ501に出力する。フリップフロップ501は、クロック信号に同期して、シード値の1ビット目の1を記憶する。次に、セレクタ506は、不揮発性メモリ321に記憶されているシード値の2ビット目の0をフリップフロップ501に出力する。フリップフロップ501は、クロック信号に同期してシード値の2ビット目の0を記憶し、フリップフロップ502は、クロック信号に同期してシード値の1ビット目の1を記憶する。次に、セレクタ506は、不揮発性メモリ321に記憶されているシード値の3ビット目の0をフリップフロップ501に出力する。フリップフロップ501は、クロック信号に同期してシード値の3ビット目の0を記憶し、フリップフロップ502は、クロック信号に同期してシード値の2ビット目の0を記憶し、フリップフロップ503は、クロック信号に同期してシード値の1ビット目の1を記憶する。次に、セレクタ506は、不揮発性メモリ321に記憶されているシード値の4ビット目の1をフリップフロップ501に出力する。フリップフロップ501は、クロック信号に同期してシード値の4ビット目の1を記憶し、フリップフロップ502は、クロック信号に同期してシード値の3ビット目の0を記憶し、フリップフロップ503は、クロック信号に同期してシード値の2ビット目の0を記憶し、フリップフロップ504は、クロック信号に同期してシード値の1ビット目の1を記憶する。以上の処理により、フリップフロップ501~504には、1001のシード値が設定される。その後、セレクタ506は、排他的論理和回路505の出力値をフリップフロップ501に出力する。排他的論理和回路505は、フリップフロップ501及び504に記憶されているデータの排他的論理和データを出力する。0と0の排他的論理和データは0であり、0と1の排他的論理和データは1であり、1と1の排他的論理和データは0である。排他的論理和回路505は、フリップフロップ501に記憶されているデータ1とフリップフロップ504に記憶されているデータ1を入力し、排他的論理和データ0を出力する。セレクタ506は、その排他的論理和データ0をフリップフロップ501に出力する。すると、クロック信号に同期して、フリップフロップ501は0を記憶し、フリップフロップ502は1を記憶し、フリップフロップ503は0を記憶し、フリップフロップ504は0を記憶し、フリップフロップ311は1を記憶する。以後、同様の処理を繰り返すことにより、フリップフロップ501~504及び311~319がシフトレジスタ処理を行う。複数のフリップフロップ311~319は、クロック信号に同期して、擬似乱数生成回路500により出力される擬似乱数をシリアルに転送する。その結果、フリップフロップ311~319には、データ110001001が記憶される。複数の冗長メモリ301~303は、それぞれ、複数のフリップフロップ311~319に記憶されている数値に応じて複数の通常メモリセルカラムブロックのうちのいずれかの通常メモリセルカラムブロックをスペアメモリセルカラムブロック102に切り替える。具体的には、第1の冗長メモリ301は、フリップフロップ311~313に記憶されている110の切り替え情報に応じて不良メモリセルを有する通常メモリセルカラムブロックをスペアメモリセルカラムブロック102に切り替える。第2の冗長メモリ302は、フリップフロップ314~317に記憶されている0010の切り替え情報に応じて不良メモリセルを有しない通常メモリセルカラムブロックをスペアメモリセルカラムブロック102に切り替える。第3の冗長メモリ303は、フリップフロップ318,319に記憶されている01の切り替え情報に応じて不良メモリセルを有しない通常メモリセルカラムブロックをスペアメモリセルカラムブロック102に切り替える。冗長メモリ302及び303は、不良メモリセルを有しないので、任意の通常メモリセルカラムブロックをスペアメモリセルカラムブロック102に切り替えても正常に動作する。以上のように、フリップフロップ311~313には110の切り替え情報を設定し、フリップフロップ314~319には任意の値を設定すればよい。なお、擬似乱数生成回路500は、不揮発性メモリ321に記憶されている1001のシード値を基に再現性のある擬似乱数を生成するものであれば、線形帰還シフトレジスタに限定されず、セルラオートマトン等の他の擬似乱数生成回路でもよい。本実施形態によれば、不揮発性メモリ321には、4ビットの1001のシード値を記憶すればよいので、不揮発性メモリ321が記憶する情報量を削減することができる。図6は、図5に対応し、不揮発性メモリ321に記憶させるシード値の決定方法を説明するための図である。ここで、不揮発性メモリ321に記憶させる4ビットのシード値を変数a3,a2,a1,a0とする。まず、冗長メモリ301~303に不良メモリセルが存在するか否かをテストする。例えば、第1の冗長メモリ301に不良メモリセルが存在し、その不良メモリセルを有する通常メモリセルカラムブロックをスペアメモリセルカラムブロック102に切り替えるための切り替え情報が110であるとする。また、冗長メモリ302及び303には不良メモリセルが存在しなかったものとする。次に、不揮発性メモリ321に記憶させるシード値a3,a2,a1,a0を下記の方法により計算する。上記のように、セレクタ506が不揮発性メモリ321のシード値を選択することにより、フリップフロップ501~504には、シード値a3,a2,a1,a0が記憶される。また、上記のように、フリップフロップ311~313には、第1の冗長メモリ301の切り替え情報として110を設定する必要がある。また、第2の冗長メモリ302は不良メモリセルを有しないので、フリップフロップ314~317に設定される第2の冗長メモリ302の切り替え情報は、4ビットの不定値X,X,X,Xでよい。同様に、第3の冗長メモリ303は不良メモリセルを有しないので、フリップフロップ318,319に設定される第3の冗長メモリ303の切り替え情報も、2ビットの不定値X,Xでよい。不定値Xは、任意の値でよい。ここで、フリップフロップ318,319に設定される2ビット値をx1,x0とする。また、フリップフロップ314~317に設定される4ビット値をx5,x4,x3,x2とする。また、フリップフロップ311~313に設定される3ビット値をx8,x7,x6とする。シード値a3,a2,a1,a0は、下記の連立方程式の解を求めることにより得られる。ここで、は、排他的論理和の演算を示す。上記のように、フリップフロップ311~319のシフトレジスタ処理により、次式1~4が成立する。x0=a01x1=a12x2=a23x3=a34また、擬似乱数生成回路500の演算により、次式5~9が成立する。x4=a0a35x5=a1x4=a0a1a36x6=a2x5=a0a1a2a37x7=a3x6=a0a1a28x8=x4x7=a1a2a39第1の冗長メモリ301は不良メモリセルを有するので、3ビット値x8,x7,x6は、次式10~12の切り替え情報の値に決定される。x6=010x7=111x8=112したがって、式7及び8より、次式13が成立する。a3=113すると、式9より、次式14が成立する。a1a2=014すると、式8より、次式15が成立する。a0=115したがって、式13~15を満たすには、シード値a3,a2,a1,a0=1,0,0,1又はa3,a2,a1,a0=1,1,1,1となる。不揮発性メモリ321には、シード値a3,a2,a1,a0として、1,0,0,1又は1,1,1,1を書き込む。これにより、フリップフロップ311~313の切り替え情報x8,x7,x6として、第1の冗長メモリ301の切り替え情報1,1,0を設定することができる。ここで、不揮発性メモリ321がヒューズ回路の場合、ヒューズを切断した状態が1となり、未切断の状態が0となる。したがって、未切断の状態を多くするため、不揮発性メモリ321には、シード値a3,a2,a1,a0として、1,0,0,1を書き込むことが好ましい。以上のように、不揮発性メモリ321のシード値は、不良メモリセルを有する通常メモリセルカラムブロックをスペアメモリセルカラムブロック102に切り替える冗長メモリ301に数値を出力するフリップフロップ311~313に記憶させる数値110を固定値として、その他のフリップフロップ314~319に記憶させる数値が不定値XXXXXXとなるような擬似乱数を生成するためのシード値である。図3のメモリ装置では、フリップフロップ311~319に9ビットの切り替え情報を記憶させるため、不揮発性メモリ321に9ビットの切り替え情報を記憶させる必要がある。本実施形態によれば、不揮発性メモリ321に4ビットのシード値1001を記憶させればよいので、不揮発性メモリ321の容量を削減することができる。第2の実施形態図7A及びBは、第2の実施形態によるメモリ装置の一部の構成例を示す図である。以下、本実施形態が第1の実施形態と異なる点を説明する。図7Aは、第1の実施形態によりシード値が設定されたメモリ装置を示す。上記のように、不揮発性メモリ321のシード値は、1001に設定される。これにより、フリップフリップ311~313には、第1の冗長メモリ301の切り替え情報として110が設定される。フリップフリップ314~317には、第2の冗長メモリ302の切り替え情報として不定値XXXXが設定される。また、フリップフリップ318,319には、第3の冗長メモリ303の切り替え情報として不定値XXが設定される。その後のテストにより、第2の冗長メモリ302に不良メモリセルが新たに発見された場合を、以下、説明する。第2の冗長メモリ302の不良メモリセルを有する通常メモリセルカラムブロックをスペアメモリセルカラムブロック102に切り替えるための切り替え情報を例えば1011とする。しかし、図5に示すように、フリップフロップ314~317には、切り替え情報として、1011が設定されず、0010が設定されている。したがって、フリップフロップ314~317に1011を設定するために、不揮発性メモリ321に記憶されているシード値を再設定する必要がある。図7Bは、不揮発性メモリ321のシード値を再設定する方法を示す図である。不揮発性メモリ321は、例えばヒューズ回路であり、ヒューズを切断した状態が1となり、未切断の状態が0となる。したがって、不揮発性メモリ321のシード値の1は変更不能であり、0は変更可能である。したがって、図7Aの不揮発性メモリ321のシード値1001は、図7Bの不揮発性メモリ321のシード値1XX1として表すことができる。Xは変更可能なビットを示す。フリップフロップ311~313には、上記と同様に、第1の冗長メモリ301の不良メモリセルを有する通常メモリセルカラムブロックをスペアメモリセルカラムブロック102に切り替えるための切り替え情報として、110を設定する必要がある。また、フリップフロップ314~317には、第2の冗長メモリ302の不良メモリセルを有する通常メモリセルカラムブロックをスペアメモリセルカラムブロック102に切り替えるための切り替え情報として、1011を設定する必要がある。第3の冗長メモリ303は、不良メモリセルを有しないので、フリップフロップ318及び319には不定値XXを設定すればよい。第1の実施形態と同様の方法により、上記の条件を満たすシード値が存在するか否かを計算する。第1の実施形態では、不揮発性メモリ321のシード値は、1001又は1111であれば、式13~15の条件を満たす。第2の実施形態では、不揮発性メモリ321のシード値は、1111であれば、上記の条件を満たす。そこで、不揮発性メモリ321のヒューズを切断することにより、不揮発性メモリ321のシード値を1001から1111に変更する。不揮発性メモリ321のシード値を1111に設定することにより、フリップフロップ311~313に110の切り替え情報を設定し、フリップフロップ314~317に1011の切り替え情報を設定することができる。これにより、第1の冗長メモリ301及び第2の冗長メモリ302の不良メモリセルを有する通常メモリセルカラムブロックをスペアメモリセルカラムブロック102に正常に切り替えることができる。不揮発性メモリ321は、例えばヒューズ回路であり、不良メモリセルを有する通常メモリセルカラムブロックをスペアメモリセルカラムブロック102に切り替える冗長メモリ302の設定を追加する場合には、ヒューズ回路の未切断のヒューズ又はアンチヒューズを切断することにより、シード値の再設定を行うことができる。本実施形態によれば、シード値を1度不揮発性メモリ321に書き込んだ後、追加条件でのテスト等により切り替えを行う冗長メモリ302が増えた場合でも、不揮発性メモリヒューズ回路321のシード値を書き換えることにより、冗長メモリ301及び302を正常に切り替えることができる。次に、第1及び第2の実施形態の効果を説明する。例えば、図3において記憶容量が1000ビットの不揮発性メモリ321が必要な複数の冗長メモリの構成を考えた場合、不良メモリセルを有する冗長メモリの割合を10とした場合、図5のメモリ装置の不揮発性メモリ321には100ビットのシード値の設定が必要となる。不良メモリセルを有する冗長メモリを救済するには、不揮発性メモリ321のシード値が100ビット以上あれば可能となる。第1の実施形態によれば、擬似乱数生成回路500を用いることにより、不良メモリセルを有する冗長メモリの救済に必要な不揮発性メモリ321の記憶容量を大幅に減らすことができる。また、第2の実施形態のように、救済する冗長メモリの数が増加した場合にシード値を再設定するには、余裕をみて200ビット程度のシード値を記憶可能な不揮発性記メモリ321を用意すれば十分であり、1/5程度まで不揮発性メモリ321の記憶容量を削減可能である。図4のメモリ装置では、圧縮データを用いるため、救済する冗長メモリの数を増やすための不揮発性メモリ321の追加設定は困難であるが、第2の実施形態によれば可能となる。予め用意する不揮発性メモリ321の記憶容量が多ければ、追加設定できる可能性が向上する。なお、上記実施形態は、何れも本発明を実施するにあたっての具体的な例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。"