半導体層上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極を形成する工程と、前記半導体層に対してオーミック接触するオーミックコンタクト電極を形成する工程と、前記オーミックコンタクト電極が形成された後、前記ゲート電極を覆うように二酸化珪素からなる層間絶縁膜を形成する工程とを備え、前記オーミックコンタクト電極を形成する工程は、前記半導体層に接触するようにアルミニウムを含む金属層を形成する工程と、前記金属層を合金化する工程とを含む、半導体装置の製造方法。前記オーミックコンタクト電極を形成する工程は、ドライエッチングにより前記金属層を加工する工程をさらに含む、請求項1に記載の半導体装置の製造方法。ドライエッチングにより前記金属層を加工する工程よりも前に、前記ゲート電極の表層部に酸化層を形成する工程をさらに備えた、請求項2に記載の半導体装置の製造方法。前記半導体層は炭化珪素からなる、請求項1~3のいずれか1項に記載の半導体装置の製造方法。前記金属層はアルミニウムとチタンと珪素とを含有する、請求項4に記載の半導体装置の製造方法。ここで、Alを含む電極が上記構造のMOSFETのソース電極やIGBTのエミッタ電極として採用された場合、当該Alを含む電極とゲート電極との間が短絡するという不具合が発生する場合がある。本発明はこのような問題に対応するためになされたものであって、その目的は、上記短絡の発生を抑制することが可能な半導体装置の製造方法を提供することである。本発明に従った半導体装置の製造方法は、半導体層上にゲート絶縁膜を形成する工程と、ゲート絶縁膜上にゲート電極を形成する工程と、半導体層に対してオーミック接触するオーミックコンタクト電極を形成する工程と、オーミックコンタクト電極が形成された後、ゲート電極を覆うように二酸化珪素からなる層間絶縁膜を形成する工程とを備えている。そして、オーミックコンタクト電極を形成する工程は、半導体層に接触するようにアルミニウムを含む金属層を形成する工程と、当該金属層を合金化する工程とを含む。本発明者は、上記短絡の発生原因およびその対策について詳細に検討した結果、以下のような知見を得て本発明に想到した。一般に、MOSFETやIGBTなどのゲート電極を有する半導体装置の製造方法では、活性層として機能する半導体層が形成された後、ゲート絶縁膜となるべき絶縁膜、絶縁膜上のゲート電極およびゲート電極を覆う層間絶縁膜が順次形成される。そして、層間絶縁膜、およびゲート絶縁膜となるべき絶縁膜を貫通し、半導体層に到るコンタクトホールが形成された後、コンタクトホールから露出する半導体層上に接触するように、半導体層とオーミック接触するソース電極やエミッタ電極などのオーミックコンタクト電極が形成される。ここで、Alを含む合金からなるオーミックコンタクト電極が形成される場合、Alを含む金属層が形成された後、当該金属層が加熱されてAlを含む合金が形成されることにより、オーミックコンタクト電極が形成される。このような手順でオーミックコンタクト電極が形成される場合、上記金属層が形成されるに際しては、コンタクトホールの側面を構成する層間絶縁膜の壁面にもAlを含む金属層が形成される。そして、その後の合金化のための加熱によって、金属膜に含まれるAlが層間絶縁膜を構成する二酸化珪素中に侵入し、侵入したAlと層間絶縁膜とが反応する。その結果、層間絶縁膜の絶縁機能が不十分となってゲート電極とオーミックコンタクト電極との短絡が発生する場合がある。これに対し、本発明の半導体装置の製造方法では、Alを含むオーミックコンタクト電極が形成された後、すなわちAlを含む金属膜の合金化のための加熱処理の後に、ゲート電極を覆うように二酸化珪素からなる層間絶縁膜が形成される。そのため、その後に層間絶縁膜に形成されるコンタクトホールの壁面にAlを含む金属膜が付着することが回避される。その結果、合金化に際してAlが層間絶縁膜と反応することが回避され、上記短絡の発生が抑制される。このように、本発明の半導体装置の製造方法によれば、上記短絡の発生を抑制することが可能な半導体装置の製造方法を提供することができる。上記半導体装置の製造方法においては、上記オーミックコンタクト電極を形成する工程は、ドライエッチングにより金属層を加工する工程をさらに含んでいてもよい。これにより、量産工程において、上記金属膜を比較的容易に所望のオーミックコンタクト電極の形状に成形することができる。上記半導体装置の製造方法においては、ドライエッチングにより金属層を加工する工程よりも前に、ゲート電極の表層部に酸化層を形成する工程をさらに備えていてもよい。これにより、上記金属膜のドライエッチングに際して、先に形成されたゲート電極が同時にエッチングされることを抑制することができる。上記半導体装置の製造方法においては、上記半導体層は炭化珪素からなっていてもよい。半導体装置を構成する半導体材料として、ワイドバンドギャップ半導体である炭化珪素が採用されることにより、半導体装置のオン抵抗の低減、耐圧の向上などが可能となる。上記半導体装置の製造方法においては、金属層はアルミニウムとチタンと珪素とを含有していてもよい。アルミニウムとチタンと珪素とを含有する電極は、p型およびn型のいずれの導電型の炭化珪素からなる半導体層とも低い接触抵抗で接触することができる。そのため、このような電極は、半導体材料として炭化珪素を採用した半導体装置のオーミックコンタクト電極として好適である。以上の説明から明らかなように、本発明の半導体装置の製造方法によれば、Alを含むオーミックコンタクト電極を採用した場合でも、ゲート電極とオーミックコンタクト電極との短絡の発生を抑制することが可能な半導体装置の製造方法を提供することができる。以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰返さない。図1を参照して、本発明の一実施の形態における半導体装置DiMOSFETであるMOSFET100は、導電型がn型第1導電型である炭化珪素基板1と、炭化珪素からなり導電型がn型であるバッファ層2と、炭化珪素からなり導電型がn型のドリフト層3と、導電型がp型第2導電型の一対のp型ボディ領域4と、導電型がn型のn領域5と、導電型がp型のp領域6とを備えている。バッファ層2は、炭化珪素基板1の一方の主面1A上に形成され、n型不純物を含むことにより導電型がn型となっている。ドリフト層3は、バッファ層2上に形成され、n型不純物を含むことにより導電型がn型となっている。ドリフト層3に含まれるn型不純物は、たとえばN窒素であり、バッファ層2に含まれるn型不純物よりも低い濃度密度で含まれている。バッファ層2およびドリフト層3は、炭化珪素基板1の一方の主面1A上に形成されたエピタキシャル成長層である。一対のp型ボディ領域4は、エピタキシャル成長層において、炭化珪素基板1側の主面とは反対側の主面3Aを含むように互いに分離して形成され、p型不純物導電型がp型である不純物を含むことにより、導電型がp型となっている。p型ボディ領域4に含まれるp型不純物は、たとえばアルミニウムAl、硼素Bなどである。n領域5は、上記主面3Aを含み、かつp型ボディ領域4に取り囲まれるように、一対のp型ボディ領域4のそれぞれの内部に形成されている。n領域5は、n型不純物、たとえばPなどをドリフト層3に含まれるn型不純物よりも高い濃度密度で含んでいる。p領域6は、上記主面3Aを含み、かつp型ボディ領域4に取り囲まれるとともに、n領域5に隣接するように一対のp型ボディ領域4のそれぞれの内部に形成されている。p領域6は、p型不純物、たとえばAlなどをp型ボディ領域4に含まれるp型不純物よりも高い濃度密度で含んでいる。上記バッファ層2、ドリフト層3、p型ボディ領域4、n領域5およびp領域6は、半導体層としての活性層7を構成する。さらに、図1を参照して、MOSFET100は、ゲート絶縁膜としてのゲート酸化膜91と、ゲート電極93と、オーミックコンタクト電極としての一対のソースコンタクト電極92と、層間絶縁膜94と、ソース配線95と、ドレイン電極96とを備えている。ゲート酸化膜91は、主面3Aに接触し、一方のn領域5の上部表面から他方のn領域5の上部表面にまで延在するようにエピタキシャル成長層の主面3A上に形成され、二酸化珪素SiO2からなっている。ゲート電極93は、一方のn領域5上から他方のn領域5上にまで延在するように、ゲート酸化膜91に接触して配置されている。また、ゲート電極93は、たとえば不純物が添加されたポリシリコンなどの導電体からなっている。ソースコンタクト電極92は、一対のn領域5上のそれぞれから、ゲート酸化膜91から離れる向きに延在してp領域6上にまで達するとともに、主面3Aに接触して配置されている。そして、ソースコンタクト電極92は、Alを含む金属層合金層、たとえばAlとTiチタンとSi珪素とを含有する金属層合金層からなっていることにより、n領域5およびp領域6の両方と低い接触抵抗で接触、すなわちオーミック接触している。ここで、ソースコンタクト電極92とn領域5との接触抵抗は、たとえば1×10-5Ωcm2以下、ソースコンタクト電極92とp領域6との接触抵抗は1×10-3Ωcm2以下となっている。層間絶縁膜94は、ドリフト層3の主面3A上においてゲート電極93を取り囲み、かつ一方のp型ボディ領域4上から他方のp型ボディ領域4上にまで延在するように形成され、絶縁体である二酸化珪素SiO2からなっている。ソース配線95は、ドリフト層3の主面3A上において、層間絶縁膜94を取り囲み、かつソースコンタクト電極92の上部表面上にまで延在している。また、ソース配線95は、Alなどの導電体からなり、ソースコンタクト電極92を介してn領域5と電気的に接続されている。ドレイン電極96は、炭化珪素基板1においてドリフト層3が形成される側とは反対側の主面に接触して形成されている。このドレイン電極96は、上記ソースコンタクト電極92と同じ材料、あるいはNixSiyなど、炭化珪素基板1とオーミック接触可能な材料からなっており、炭化珪素基板1と電気的に接続されている。次に、MOSFET100の動作について説明する。図1を参照して、ゲート電極93の電圧が閾値電圧未満の状態、すなわちオフ状態では、ドレイン電極に電圧が印加されても、ゲート酸化膜91の直下に位置するp型ボディ領域4とドリフト層3との間のpn接合が逆バイアスとなり、非導通状態となる。一方、ゲート電極93に閾値電圧以上の電圧を印加すると、p型ボディ領域4のゲート酸化膜91と接触する付近であるチャネル領域において、反転層が形成される。その結果、n領域5とドリフト層3とが電気的に接続され、ソース配線95とドレイン電極96との間に電流が流れる。ここで、MOSFET100は、ソースコンタクト電極92としてAlを含む電極、より具体的にはAl、TiおよびSiを含む電極を備えている。そのため、ソースコンタクト電極92はn領域5と低い接触抵抗で接触するだけでなく、p領域6とも低い接触抵抗で接触している。その結果、MOSFET100においては、ソースコンタクト電極92とn領域5との低い接触抵抗により低いオン抵抗が確保されるとともに、ソースコンタクト電極92とp領域6との低い接触抵抗によりp型ボディ領域4の電位がより確実に保持されている。そして、MOSFET100は以下に説明する本実施の形態における半導体装置の製造方法により製造されていることにより、ゲート電極93とソースコンタクト電極92との短絡の発生が抑制されている。図2を参照して、本実施の形態における半導体装置としてのMOSFET100の製造方法では、まず工程S10として基板準備工程が実施される。この工程S10では、図3を参照して、炭化珪素からなる炭化珪素基板1が準備される。次に、工程S20としてエピタキシャル成長工程が実施される。この工程S20では、図3を参照して、エピタキシャル成長により炭化珪素基板1の一方の主面1A上に炭化珪素からなるバッファ層2およびドリフト層3が順次形成される。次に、工程S30としてイオン注入工程が実施される。この工程S30では、図3および図4を参照して、まずp型ボディ領域4を形成するためのイオン注入が実施される。具体的には、たとえばAlイオンがドリフト層3に注入されることにより、p型ボディ領域4が形成される。次に、n領域5を形成するためのイオン注入が実施される。具体的には、たとえばPリンイオンがp型ボディ領域4に注入されることにより、p型ボディ領域4内にn領域5が形成される。さらに、p領域6を形成するためのイオン注入が実施される。具体的には、たとえばAlイオンがp型ボディ領域4に注入されることにより、p型ボディ領域4内にp領域6が形成される。上記イオン注入は、たとえばドリフト層3の主面上に二酸化珪素SiO2からなり、イオン注入を実施すべき所望の領域に開口を有するマスク層を形成して実施することができる。次に、工程S40として活性化アニール工程が実施される。この工程S40では、たとえばアルゴンなどの不活性ガス雰囲気中において1700°Cに加熱し、30分間保持する熱処理が実施される。これにより、上記工程S30において注入された不純物が活性化する。次に、工程S50としてゲート絶縁膜形成工程が実施される。この工程S50では、図4および図5を参照して、たとえば酸素雰囲気中において1300°Cに加熱して60分間保持する熱処理が実施されることにより、酸化膜ゲート酸化膜91が形成される。この工程S50の後、NOアニール工程が実施されてもよい。この工程では、雰囲気ガスとして一酸化窒素NOガスが採用され、当該雰囲気ガス中において加熱する熱処理が実施される。この熱処理の条件としては、たとえば1100°C以上1300°C以下の温度で1時間程度保持する条件を採用することができる。このような熱処理により、酸化膜91とドリフト層3との界面領域に窒素原子が導入される。これにより、酸化膜91とドリフト層3との界面領域における界面準位の形成が抑制され、最終的に得られるMOSFET100のチャネル移動度を向上させることができる。なお、雰囲気ガスは、NOガスに限られず、酸化膜91とドリフト層3との界面領域に窒素原子を導入することが可能な他のガスが使用されてもよい。さらにその後、Arアニール工程が実施されてもよい。この工程では、雰囲気ガスとしてアルゴンArガスが採用され、当該雰囲気ガス中において加熱する熱処理が実施される。この熱処理の条件としては、たとえば上記NOアニール工程における加熱温度を超え、酸化膜91の融点未満の温度で1時間程度保持する条件を採用することができる。このような熱処理により、酸化膜91とドリフト層3との界面領域における界面準位の形成がさらに抑制され、最終的に得られるMOSFET100のチャネル移動度を向上させることができる。なお、雰囲気ガスはArガスに限られず、これに代えて窒素ガスなどの他の不活性ガスが使用されてもよい。次に、工程S60としてゲート電極形成工程が実施される。この工程S60では、図5および図6を参照して、まず、たとえばCVD法により、高濃度に不純物が添加された導電体であるポリシリコン膜が酸化膜91上に形成される。その後、当該ポリシリコン膜上にレジスト膜が形成され、フォトリソグラフィにより所望のゲート電極の形状に応じた領域以外の領域に開口を有するマスク層が形成される。そして、当該マスク層をマスクとして用いてドライエッチングが実施され、その後マスク層が除去されることにより、図6に示すようにゲート電極93が形成される。次に、工程S70として酸化層形成工程が実施される。この工程S70は必須の工程ではないが、後述の工程S90においてドライエッチングにより金属膜が加工される場合、この工程S70が実施されることが好ましい。具体的には、工程S70においては、上記工程S60において形成されたポリシリコンからなるゲート電極93の表層部が酸化されることにより、図7に示すように酸化層93Aが形成される。上記酸化層93Aの形成は、たとえば酸素雰囲気中において800°C以上1100°C以下の温度に1分間以上60分間以下の時間保持する熱処理により達成することができる。次に、工程S80として金属膜形成工程が実施される。この工程S80では、図7および図8を参照して、まずソースコンタクト電極92図1参照が形成されるべき酸化膜91の領域に、開口部91Aが形成される。その結果、この開口部91Aからn領域5およびp領域6が露出する。開口部91Aの形成は、たとえばマスク層の形成およびドライエッチングにより実施することができる。この開口部91Aが形成された結果、残存した酸化膜91がゲート酸化膜91図1参照となる。次に、図8および図9を参照して、たとえば蒸着法によりTi層92A、Al層92BおよびSi層92Cがこの順で積層された金属膜が、開口部91Aから露出するn領域5およびp領域6上、酸化膜91上、およびゲート電極93上を覆うように形成される。次に、工程S90として金属膜加工工程が実施される。この工程S90では、まず図9および図10を参照して、開口部91Aから露出するn領域5およびp領域6上以外の領域が開口するマスク層としてのレジスト膜99が、レジストの塗布およびフォトリソグラフィにより形成される。そして、ドライエッチングが実施されることにより、開口部91Aから露出するn領域5およびp領域6上以外の領域に形成された金属膜Ti層92A、Al層92BおよびSi層92Cが除去される。このとき、本実施の形態では、上記工程S70において酸化層93Aが形成されていることにより、当該酸化層93Aがエッチングストップ層として機能し、ドライエッチングの実施によるゲート電極93へのダメージが抑制される。次に、工程S100として、合金化工程が実施される。この工程S100では、図10および図11を参照して、まずレジスト膜99が除去された後、たとえばArなどの不活性ガス雰囲気中において850°C以上1150°C以下の温度に加熱され、10分間以下の時間保持される熱処理が実施される。これにより、金属膜を構成するTi層92A、Al層92BおよびSi層92Cに含まれるTi、AlおよびSi、ならびにn領域5およびp領域6に含まれるCが合金化され、ソースコンタクト電極92が形成される。また、炭化珪素基板1の、バッファ層2の側とは反対側の主面上に接触するように、炭化珪素基板1とオーミック接触するドレイン電極96が形成される図12参照。ドレイン電極96は、上記ソースコンタクト電極92と同様にTi層92A、Al層92BおよびSi層92Cが炭化珪素基板1上に形成された後、合金化されるプロセスにより形成されてもよいし、炭化珪素基板1上にNiニッケル膜が形成された後、合金化熱処理が実施されることにより当該Ni膜がシリサイド化されて形成されてもよい。次に、工程S110として層間絶縁膜形成工程が実施される。この工程S110では、図11および図12を参照して、たとえばCVD法により、絶縁体であるSiO2からなる層間絶縁膜94が、ソースコンタクト電極92、ゲート酸化膜91およびゲート電極93を覆うように形成される。そして、層間絶縁膜94においてソースコンタクト電極92上を覆う領域が、たとえばドライエッチングにより除去されることにより、層間絶縁膜94を貫通するコンタクトホール94Aが形成される。その結果、層間絶縁膜94は、ゲート酸化膜91上においてゲート電極93を取り囲む形状となる。次に、工程S120として配線形成工程が実施される。この工程S120では、たとえば蒸着法によりAlからなる金属膜が形成されることにより、層間絶縁膜94上を覆うとともに、コンタクトホール94Aを充填することによりソースコンタクト電極92に接続されたソース配線95が形成される。以上の手順により、本実施の形態におけるMOSFET100が完成する。一般的なMOSFETの製造方法においては、図12を参照して、コンタクトホール94Aが形成された後、ソースコンタクト電極92が形成される。そのため、上記工程S80のようにAlを含む金属層が蒸着法により形成される際、コンタクトホール94Aの壁面にもAlを含む金属が付着する。そして、その後の工程S100における合金化のための加熱によって、当該金属に含まれるAlが層間絶縁膜94中に侵入し、層間絶縁膜94と反応する。その結果、層間絶縁膜94の絶縁機能が不十分となってゲート電極93とソースコンタクト電極92との短絡が発生するおそれがある。これに対し、上記本実施の形態におけるMOSFET100の製造方法においては、上述のようにAlを含む金属膜の形成および当該金属膜の合金化のための加熱処理が実施される工程S80およびS100の後に、層間絶縁膜が形成される工程S110が実施される。そのため、層間絶縁膜94に形成されるコンタクトホール94Aの壁面にAlを含む金属が付着すること、およびAlが層間絶縁膜94中に侵入することが回避される。そのため、上記短絡の発生を抑制することができる。このように、上記本実施の形態における半導体装置の製造方法によれば、ゲート電極93とソースコンタクト電極92との短絡の発生を抑制することができる。なお、上記工程S80~S90では、金属膜Ti層92A、Al層92BおよびSi層92Cが形成された後、ドライエッチングにより当該金属膜が加工されるプロセスについて説明したが、これに代えて所望のパターンを有するレジスト膜を形成した上で金属膜を形成し、リフトオフにより所望の形状を有する金属膜が形成されてもよい。この場合、上記工程S70は省略することができる。また、上記実施の形態においては、工程S80にてTi層92A、Al層92BおよびSi層92Cが順次形成される場合について説明したが、これに代えてTi、AlおよびSiを含む単層の金属膜が形成されてもよい。また、上記実施の形態においては半導体基板として炭化珪素基板が採用され、当該基板上に炭化珪素からなる半導体層が形成される場合について説明したが、半導体基板および半導体層を構成する半導体としては、炭化珪素に代えて珪素、GaN窒化ガリウムなど種々の半導体を採用することができる。さらに、上記実施の形態においては、半導体装置の一例としてMOSFETについて説明したが、本発明の半導体装置の製造方法を適用可能な半導体装置はこれに限られない。たとえばIGBTなど、ゲート電極の近傍に層間絶縁膜を挟んでAlを含む他の電極が形成される種々の半導体装置に、本発明の製造方法を適用することができる。今回開示された実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。