直流電力を交流電力に変換して系統電源と連系するパワーコンディショナであって、前記系統電源の出力電圧を基準電圧と比較し、比較結果を示すデジタル信号を出力する比較回路と、前記デジタル信号に示される前記比較結果に基づいて、前記パワーコンディショナを制御する制御回路と、前記比較回路と前記制御回路とに接続され、前記比較回路から出力される前記デジタル信号を前記制御回路に伝達するデジタル信号線と、前記比較回路、前記制御回路、および前記デジタル信号線に沿って配置され、前記比較回路および前記制御回路を接地するグランドプレーンとを備えるパワーコンディショナ。前記比較回路、前記制御回路、および前記デジタル信号線が配置された回路層と、前記グランドプレーンが配置されたグランド層とを有する回路基板をさらに備え、前記グランドプレーンは、前記回路基板の厚み方向において、前記比較回路、前記制御回路、および前記デジタル信号線に重なって配置されている請求項1に記載のパワーコンディショナ。前記回路層に配置され、前記系統電源の出力電圧の利得を調整する利得回路をさらに備え、前記グランドプレーンは、前記回路基板の厚み方向において、前記利得回路にも重なって配置されている請求項2に記載のパワーコンディショナ。前記回路層に配置され、前記利得回路から出力された前記出力電圧に対応するアナログ信号のノイズを除去し、ノイズが除去されたアナログ信号を前記比較回路に出力するフィルタをさらに備え、前記グランドプレーンは、前記回路基板の厚み方向において、前記フィルタにも重なって配置されている請求項3に記載のパワーコンディショナ。前記回路層に配置され、前記系統電源との間を電気的に遮断するか否かを切り替えるリレー回路に電力を供給する内部電源と、前記回路層に配置され、前記比較結果に基づいて前記制御回路から出力されるリレー駆動信号を前記リレー回路に伝達するリレー駆動信号線とをさらに備え、前記グランドプレーンは、前記回路基板の厚み方向において、前記内部電源および前記リレー駆動信号線にも重なって配置されている請求項2から請求項4のいずれか1つに記載のパワーコンディショナ。前記直流電力を昇圧する昇圧回路と、前記昇圧回路により昇圧された直流電力を交流電力に変換するインバータとをさらに備え、前記制御回路は、前記昇圧回路を制御する昇圧制御部と、前記比較結果に基づいて前記インバータを制御するインバータ制御部とを有する請求項1から請求項5のいずれか1つに記載のパワーコンディショナ。系統電源の周波数または位相に基づいてパワーコンディショナの単独運転を正確に検出するには、系統電源の周波数または位相を正確に検出する必要がある。しかしながら、ノイズの影響により、系統電源の周波数または位相を正確に検出できない場合がある。そこで、本発明は、系統電源の周波数または位相を検出する場合のノイズの影響を抑制できるパワーコンディショナを提供する。本発明の第1の態様において、直流電力を交流電力に変換して系統電源と連系するパワーコンディショナは、系統電源の出力電圧を基準電圧と比較し、比較結果を示すデジタル信号を出力する比較回路と、デジタル信号に示される比較結果に基づいて、パワーコンディショナを制御する制御回路と、比較回路と制御回路とに接続され、比較回路から出力されるデジタル信号を制御回路に伝達するデジタル信号線と、比較回路、制御回路、およびデジタル信号線に沿って配置され、比較回路および制御回路を接地するグランドプレーンとを備える。上記パワーコンディショナは、比較回路、制御回路、およびデジタル信号線が配置された回路層と、グランドプレーンが配置されたグランド層とを有する回路基板をさらに備え、グランドプレーンは、回路基板の厚み方向において、比較回路、制御回路、およびデジタル信号線に重なって配置されてもよい。上記パワーコンディショナは、回路層に配置され、系統電源の出力電圧の利得を調整する利得回路をさらに備え、グランドプレーンは、回路基板の厚み方向において、利得回路にも重なって配置されてもよい。上記パワーコンディショナは、回路層に配置され、利得回路から出力された出力電圧に対応するアナログ信号のノイズを除去し、ノイズが除去されたアナログ信号を比較回路に出力するフィルタをさらに備え、グランドプレーンは、回路基板の厚み方向において、フィルタにも重なって配置されてもよい。上記パワーコンディショナは、回路層に配置され、系統電源との間を電気的に遮断するか否かを切り替えるリレー回路に電力を供給する内部電源と、回路層に配置され、比較結果に基づいて制御回路から出力されるリレー駆動信号をリレー回路に伝達するリレー駆動信号線とをさらに備え、グランドプレーンは、回路基板の厚み方向において、内部電源およびリレー駆動信号線にも重なって配置されてもよい。上記パワーコンディショナは、直流電力を昇圧する昇圧回路と、昇圧回路により昇圧された直流電力を交流電力に変換するインバータとをさらに備え、制御回路は、昇圧回路を制御する昇圧制御部と、比較結果に基づいてインバータを制御するインバータ制御部とを有してもよい。なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。図1は、本実施形態に係るパワーコンディショナ100の回路構成を示す図である。パワーコンディショナ100は、平滑回路12、昇圧回路14、インバータ16、ノイズフィルタ18、および回路基板40を備える。平滑回路12は、電源10から出力される直流電力のノイズを除去する回路であり、例えば電解コンデンサである。電源10は、直流電力を出力する直流電源であり、例えば、太陽電池または燃料電池である。昇圧回路14は、平滑回路12から出力された直流電力の電圧を予め定められた電圧まで昇圧させる。インバータ16は、昇圧された直流電力を系統電源30と同期させた交流電力に変換する。ノイズフィルタ18は、例えばインダクタコイルであり、インバータ16により変換された交流電力のノイズを除去し、ノイズが除去された交流電力を負荷20または系統電源30に供給する。パワーコンディショナ100と系統電源30とはリレー回路60を介して接続されている。リレー回路60は、パワーコンディショナ100と系統電源30との間を電気的に遮断するか否かを切り替える。回路基板40は、制御回路50、ゼロクロス回路70、内部電源68、およびグランドプレーン80を有する。制御回路50は、例えば、ICチップであり、周波数位相検出部42、昇圧制御部44、インバータ制御部46、およびリレー制御部48を含む。制御回路50は、グランドプレーン80を介して接地されている。ゼロクロス回路70は、アナログ回路として利得回路72およびフィルタ74を含み、アナログ回路およびデジタル回路として比較回路76を含む。ゼロクロス回路70は、系統電源30の出力電圧のゼロクロス点の通過を検出する。利得回路72、フィルタ74、および比較回路76は、アナログ信号線71A、アナログ信号線73A、またはアナログ信号線75Aを介して直列に接続されている。比較回路76は、デジタル信号線77Dを介して制御回路50に接続されている。利得回路72は、アナログ信号線71Aを介して入力された、系統電源30の出力電圧を示すアナログ信号の利得を調整する。フィルタ74は、利得回路72からアナログ信号線73Aを介して出力されるアナログ信号のノイズを除去し、ノイズが除去されたアナログ信号をアナログ信号線75Aを介して比較回路76に出力する。比較回路76は、フィルタ74からアナログ信号線75Aを介して入力されたアナログ信号により示される系統電源30の出力電圧を基準電圧と比較し、比較結果を示すデジタル信号をデジタル信号線77Dを介して制御回路50に出力する。比較回路76は、グランドプレーン80を介して接地されている。基準電圧は、例えば、グランド電圧0Vである。比較回路76は、系統電源30の出力電圧が基準電圧と一致した場合に、1ビット、一致しない場合には0ビットを示すデジタル信号を出力する。周波数位相検出部42は、比較回路76から出力されたデジタル信号に基づいて、系統電源30の周波数および位相を検出する。周波数位相検出部42は、デジタル信号が1ビットを示すタイミングを検出することで、系統電源30の周波数および位相を検出する。昇圧制御部44は、電源10から出力された電源電圧を電圧センサ22を介して取得し、電源電圧に基づいて昇圧回路14による電源電圧の昇圧を制御する。インバータ制御部46は、周波数位相検出部42から電源電圧の周波数および位相を取得し、電源電圧の周波数および位相に基づいて、電源電圧と同期させた交流電力をインバータ16から出力させるべく、インバータ16を制御する。リレー制御部48は、周波数位相検出部42から電源電圧の周波数または位相を取得し、周波数または位相の変化量が予め定められた範囲内に含まれない場合、リレー駆動信号線62を介してリレー回路60にリレー駆動信号を出力する。リレー回路60は、スイッチ64およびメカニカルリレー66を有する。スイッチ64は、リレー駆動信号線62を介して入力されるリレー駆動信号に基づいてオンする。スイッチ64がオンすると、内部電源68からメカニカルリレー66に電力が供給される。メカニカルリレー66に電力が供給されることで、パワーコンディショナ100と系統電源30との間が電気的に遮断される。以上のように構成されたパワーコンディショナ100は、電源10からの直流電力を系統電源30と同期させた交流電力に変換し、負荷20に供給する。また、パワーコンディショナ100は、電源10に基づく余剰な交流電力を系統電源30に逆潮流する。さらに、系統電源30の周波数または位相が変動した場合には、系統電源30の点検、工事、故障などにより系統電源30が停止していると判断して、パワーコンディショナ100は、系統電源30との間を電気的に遮断する。上記の通り、系統電源30の点検、工事、故障などにより系統電源30が停止していることを検出する、つまりパワーコンディショナ100の単独運転を検出する方法としては、系統電源30の周波数または位相の変動を検出する方法がある。ゼロクロス回路70が、パワーコンディショナ100の昇圧制御およびインバータ制御を実行する回路などが配置される主回路基板とは別個の回路基板に配置されている場合には、主回路基板と別個の回路基板とはコネクタまたはケーブルを介して接続される。そして、別個の回路基板は、例えば単独でシールド板で囲まれることで、ノイズの影響が抑制される。ここで、パワーコンディショナ100の小型化またはコスト削減を図るべく、ゼロクロス回路70を主回路基板に設け、別個の回路基板を不要とすることが考えられる。ところが、ゼロクロス回路70を主回路基板に設けた場合、ゼロクロス回路70のみをシールド板で囲むことは容易ではなく、インバータ16のスイッチング素子、昇圧回路14またはノイズフィルタ18のインダクタ、あるいは内部電源68などから発生するノイズの影響を受け易くなる。また、回路または信号線に乗ったノイズは、回路を接地するためのグランドプレーンを介して伝播されてしまう。そこで、ゼロクロス回路70を主回路基板に設ける場合、ノイズの影響を抑制することが重要になる。ここで、図2および図3を参照して、回路または信号線に乗ったノイズがグランドプレーンにどのように伝播されるかを説明する。図2に示すように、例えば、一枚のグランドプレーン300上に信号線320が配置される。この場合、信号線320の一端からノイズが注入され、ノイズが矢印330の方向に沿って伝播すると、グランドプレーン300には逆位相のノイズが発生する。信号線320のノイズの位相と、グランドプレーン300のノイズの位相とは、逆位相になるので、これらのノイズは打ち消しあう。したがって、この場合、信号線320に乗ったノイズによる影響は抑制される。一方、図3に示すように、例えば、グランドプレーン300と、グランドプレーン310とが接続プレーン312を介して接続される。さらに、グランドプレーン300とグランドプレーン310との間の隙間302を跨いで信号線320が配置される。この場合、信号線320の一端からノイズが注入され、ノイズが矢印330の方向に沿って伝播すると、グランドプレーン300およびグランドプレーン310には逆位相のノイズが発生する。しかし、グランドプレーン300およびグランドプレーン310に発生したノイズは、隙間302に沿って、つまり矢印332の方向に沿って伝播される。この場合、グランドプレーン300を伝播するノイズと、グランドプレーン300およびグランドプレーン310を伝播する各ノイズの位相は、逆位相とはならない。したがって、各ノイズは、打ち消しあうことなく発振されてしまう。つまり、信号線320が、グランドプレーン300とグランドプレーン310との間の隙間302を跨いで配置されると、信号線320に乗ったノイズは、グランドプレーン300およびグランドプレーン310に発生したノイズと打ち消しあわない。よって、信号線320に乗ったノイズによる影響は抑制されない。そこで、本実施形態では、制御回路50およびゼロクロス回路70に沿って一枚のグランドプレーン80を配置する。これにより、ゼロクロス回路70から制御回路50に伝達される信号にノイズが発生することを抑制する。なお、パワーコンディショナ100は、グランドプレーン80以外の他のグランドプレーンを備えてもよい。また、グランドプレーン80は、二枚以上のグランドプレーンを接合することにより構成されてもよい。図4は、本実施形態に係る回路基板40の断面の模式図である。一枚のグランドプレーン80は、比較回路76、制御回路50、およびデジタル信号線77Dに沿って配置されている。グランドプレーン80は、比較回路76および制御回路50とスルーホール82またはスルーホール84を介して電気的に接続され、比較回路76および制御回路50を接地する。回路基板40は、回路層200およびグランド層202を有する。回路層200には、アナログ信号線71A、利得回路72、アナログ信号線73A、フィルタ74、アナログ信号線75A、比較回路76、デジタル信号線77D、および制御回路50が配置されている。さらに、回路層200には、リレー回路60にリレー駆動信号を出力するリレー駆動信号線62およびリレー回路60に電力を供給する内部電源68が配置されている。アナログ信号線71Aは、コネクタ90を介して系統電源30の一方の出力線に接続されている。また、リレー駆動信号線62は、コネクタ92を介して、リレー回路60のスイッチ64に接続されている。グランド層202には、グランドプレーン80が配置されている。グランドプレーン80は、回路基板40の厚み方向において、アナログ信号線71A、利得回路72、アナログ信号線73A、フィルタ74、アナログ信号線75A、比較回路76、デジタル信号線77D、制御回路50、リレー駆動信号線62、および内部電源68に重なって配置されている。本実施形態では、一枚のグランドプレーン80が、回路基板40の厚み方向において、デジタル回路である制御回路50と、アナログ回路およびデジタル回路を含むゼロクロス回路70とに重なって配置されている。つまり、グランドプレーン80は、回路基板40の厚み方向において、制御回路50およびゼロクロス回路70と重なる位置に、隙間を有さない。これにより、ゼロクロス回路70に発生したノイズは、グランドプレーン80に発生したノイズにより打ち消される。したがって、比較回路76から出力される比較結果を示すデジタル信号は、ノイズの影響を受けることなく制御回路50に入力される。よって、周波数位相検出部42は、比較結果を示すデジタル信号に基づいて、正確に系統電源30の周波数および位相を検出することができる。なお、一枚のグランドプレーン80は、比較回路76、デジタル信号線77D、制御回路50、リレー駆動信号線62などの回路および信号線の配線パターンの形状と略同一な形状のプレーンでもよい。あるいは、一枚のグランドプレーン80は、回路基板40の外周形状に沿った形状のプレーンでもよい。以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段より前に、先立って等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上まず、、次に、等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。