V個の仮想アンテナの中から送信に使用するM個の仮想アンテナを選択し、出力シンボルをM個の仮想アンテナにマップし、マップされた出力シンボルを供給して、T個の送信アンテナから送信するように構成されている少なくとも1つのプロセッサであって、Mは1に等しいか、または1より大きく、VはMに等しいか、またはMより大きく、TはVに等しいか、またはVより大きい、少なくとも1つのプロセッサと、少なくとも1つのプロセッサに結合されたメモリと、を含む装置。少なくとも1つのプロセッサは、V個の仮想アンテナの中から、異なる周波数のサブキャリアに対するM個の仮想アンテナの異なるセットを選択するように構成されている請求項1に記載の装置。少なくとも1つのプロセッサは、V個の仮想アンテナを巡回することによって、複数の周波数のサブキャリアのそれぞれに対するM個の仮想アンテナのセットを選択するように構成されている請求項1に記載の装置。少なくとも1つのプロセッサは、V個の仮想アンテナの中から選択されるM個の仮想アンテナを表す置換行列を形成し、置換行列を出力シンボルに適用し、V個の仮想アンテナを形成するのに使用される正規直交行列を適用するように構成されている請求項1に記載の装置。少なくとも1つのプロセッサは、周波数のサブキャリアの第1のセットに割り当てられた第1の受信機に対して、V個の仮想アンテナの中から1つの仮想アンテナを選択し、周波数のサブキャリアの第2のセットに割り当てられた第2の受信機に対して、V個の仮想アンテナの中から2つ以上の仮想アンテナを選択し、第1の受信機に対する出力シンボルを1つの仮想アンテナの周波数のサブキャリアの第1のセットにマップし、第2の受信機に対する出力シンボルを2つ以上の仮想アンテナの周波数のサブキャリアの第2のセットにマップするように構成されている請求項1に記載の装置。少なくとも1つのプロセッサは、T個の送信アンテナにT個の異なる巡回遅延を適用するように構成されている請求項1に記載の装置。少なくとも1つのプロセッサは、M個の利得によってM個の仮想アンテナに対する出力シンボルをスケールするように構成されている請求項1に記載の装置。少なくとも1つのプロセッサは、V個の仮想アンテナの中の第1の仮想アンテナで第1のパイロットを送信し、V個の仮想アンテナの中の残りの仮想アンテナで第2のパイロットを送信するように構成されている請求項1に記載の装置。少なくとも1つのプロセッサは、第1の仮想アンテナの周波数のサブキャリアの第1のセットで第1のパイロットを送信し、V個の仮想アンテナの中の残りの仮想アンテナを巡回することによって周波数のサブキャリアの第2のセットで第2のパイロットを送信するように構成されている請求項8に記載の装置。少なくとも1つのプロセッサは、パイロットパターンに基づいて選択される少なくとも1つのシンボル周期において少なくとも1つの周波数のサブキャリアでパイロットシンボルを送信するように構成されている請求項1に記載の装置。少なくとも1つのプロセッサは、V個の仮想アンテナを形成するために利用可能な複数の正規直交行列の中から、正規直交行列を選択するように構成されている請求項1に記載の装置。少なくとも1つのプロセッサは、V個の仮想アンテナを形成するために利用可能な複数の正規直交行列の中から、正規直交行列を選択するフィードバックを受信するように構成されている請求項1に記載の装置。少なくとも1つのプロセッサは、マップされた出力シンボルに基づいて、T個の送信アンテナに対する直交周波数分割多重化OFDMシンボルを生成するように構成されている請求項1に記載の装置。少なくとも1つのプロセッサは、マップされた出力シンボルに基づいて、T個の送信アンテナに対するシングルキャリア周波数分割多元接続SC-FDMAシンボルを生成するように構成されている請求項1に記載の装置。少なくとも1つのプロセッサは、チャネル状態に基づいて、Mを動的に選択するように構成されている請求項1に記載の装置。少なくとも1つのプロセッサは、チャネル状態に基づいて、Vを動的に選択するように構成されている請求項1に記載の装置。V個の仮想アンテナを形成するのに使用される正規直交行列は、等しい送信電力がT個の送信アンテナに使用されるように定義される請求項1に記載の装置。V個の仮想アンテナを形成するのに使用される正規直交行列は、フーリエ行列またはウォルシュ行列に基づく請求項1に記載の装置。V個の仮想アンテナを形成するのに使用される正規直交行列は、異なるランダム位相によってフーリエ行列またはウォルシュ行列をスケールすることに基づく請求項1に記載の装置。V個の仮想アンテナの中から送信に使用するM個の仮想アンテナを選択するステップであって、Mは1であるか、または1より大きく、VはMに等しいか、またはMより大きいステップと、出力シンボルをM個の仮想アンテナにマップするステップと、マップされた出力シンボルを供給して、T個の送信アンテナから送信するステップであって、TはVに等しいか、またはVより大きいステップと、を含む方法。V個の仮想アンテナの中から、異なる周波数のサブキャリアに対するM個の仮想アンテナの異なるセットを選択するステップとをさらに含む請求項20に記載の方法。T個の送信アンテナにT個の異なる巡回遅延を適用するステップをさらに含む請求項20に記載の方法。M個の仮想アンテナでパイロットを送信するステップをさらに含む請求項20に記載の方法。V個の仮想アンテナの中から送信に使用するM個の仮想アンテナを選択する手段であって、Mは1であるか、または1より大きく、VはMに等しいか、またはMより大きい手段と、出力シンボルをM個の仮想アンテナにマップする手段と、マップされた出力シンボルを供給して、T個の送信アンテナから送信する手段であって、TはVに等しいか、またはVより大きい手段と、を含む装置。V個の仮想アンテナの中から、異なる周波数のサブキャリアに対するM個の仮想アンテナの異なるセットを選択する手段をさらに含む請求項24に記載の装置。T個の送信アンテナにT個の異なる巡回遅延を適用する手段をさらに含む請求項24に記載の装置。M個の仮想アンテナでパイロットを送信する手段をさらに含む請求項24に記載の装置。V個の仮想アンテナの中から第1の受信機への送信に使用するM1個の仮想アンテナを選択し、V個の仮想アンテナの中から第2の受信機への送信に使用するM2個の仮想アンテナを選択し、第1の受信機に対する出力シンボルをM1個の仮想アンテナにマップし、第2の受信機に対する出力シンボルをM2個の仮想アンテナにマップし、第1の受信機に対するマップされた出力シンボルを供給して、T個の送信アンテナの第1の周波数のサブキャリアで送信し、第2の受信機に対するマップされた出力シンボルを供給して、T個の送信アンテナの第2の周波数のサブキャリアで送信するように構成されている少なくとも1つのプロセッサであって、M1およびM2はそれぞれ1に等しいか、または1より大きく、VはM1およびM2に等しいか、またはM1およびM2より大きく、TはVに等しいか、またはVより大きい、少なくとも1つのプロセッサと、少なくとも1つのプロセッサに結合されたメモリと、を含む装置。少なくとも1つのプロセッサは、T個の送信アンテナにT個の異なる巡回遅延を適用するように構成されている請求項28に記載の装置。M1は、M2に等しくない請求項28に記載の装置。第1および第2の周波数のサブキャリアは、1つの周波数のサブキャリアであり、送信は、空間分割多元接続SDMAを使用して第1および第2の受信機に送信される請求項28に記載の装置。少なくとも1つのプロセッサは、送信に使用される各仮想アンテナでパイロットを送信するように構成されている請求項28に記載の装置。少なくとも1つのプロセッサは、マップされた出力シンボルに基づいて、直交周波数分割多重化OFDM変調技術またはシングルキャリア周波数分割多元接続SC-FDMA変調技術を使用して、T個の送信アンテナに対する送信シンボルを生成するように構成されている請求項28に記載の装置。V個の仮想アンテナの中から第1の受信機への送信に使用するM1個の仮想アンテナを選択する手段であって、M1は1に等しいか、または1より大きく、VはM1に等しいか、またはM1より大きい、手段と、V個の仮想アンテナの中から第2の受信機への送信に使用するM2個の仮想アンテナを選択する手段であって、M2は1に等しいか、または1より大きく、かつVより小さいか、またはVに等しい、手段と、第1の受信機に対する出力シンボルをM1個の仮想アンテナにマップする手段と、第2の受信機に対する出力シンボルをM2個の仮想アンテナにマップする手段と、第1の受信機に対するマップされた出力シンボルを供給して、T個の送信アンテナの第1の周波数のサブキャリアで送信する手段であって、TはVに等しいか、Vより大きい手段と、第2の受信機に対するマップされる出力シンボルを供給して、T個の送信アンテナの第2の周波数のサブキャリアで送信する手段と、を含む装置。T個の送信アンテナにT個の異なる巡回遅延を適用する手段をさらに含む請求項34に記載の装置。複数のマッピングパターンの中から選択される少なくとも1つのマッピングパターンに基づいて、出力シンボルを複数のアンテナにマップするように構成された少なくとも1つのプロセッサであって、各マッピングパターンは複数のアンテナに対する出力シンボルの特定のマッピングを指示する、少なくとも1つのプロセッサと、少なくとも1つのプロセッサに結合されたメモリと、を含む装置。少なくとも1つのプロセッサは、シンボル周期における異なる周波数のサブキャリアに対して、異なるマッピングパターンを選択するように構成されている請求項36に記載の装置。少なくとも1つのプロセッサは、シンボル周期に対して、異なるマッピングパターンを選択するように構成されている請求項36に記載の装置。少なくとも1つのプロセッサは、所定のパターンに基づいて、異なる周波数のサブキャリアまたは異なるシンボル周期に対して、複数のマッピングパターンの中から異なるマッピングパターンを選択するように構成されている請求項36に記載の装置。少なくとも1つのプロセッサは、所定のパターンにしたがって複数の周波数のサブキャリアのそれぞれに正規直交行列の異なる列を適用するように構成され、正規直交行列は複数のマッピングパターンに対する複数の列を含む請求項36に記載の装置。