"半導体能動膜と、ゲート絶縁膜と、前記半導体能動膜と共にゲート絶縁膜を挟むゲート電極と、前記ゲート電極とは反対側で前記半導体能動膜上に設けられ、前記半導体能動膜の少なくとも一部を避けて前記半導体能動膜を覆い、前記半導体能動膜の厚さ方向から見て、前記厚さ方向に垂直な離間方向で前記一部を挟む一対のオーミックコンタクト半導体膜と、前記ゲート電極とは反対側で前記一対のオーミックコンタクト半導体膜の各々とオーミック接触し、前記離間方向で相互に離隔する一対の電極とを備え、前記オーミックコンタクト半導体膜の一方は、前記電極の一方に接触して覆われた接触部分と、前記接触部分よりも前記厚さ方向において薄く、前記厚さ方向から見て前記電極の一方からはみ出して前記電極の他方へと延在して前記半導体能動膜の少なくとも前記一部を避けて覆う延在部分とを有する、トランジスタ。前記延在部分の前記離間方向における長さは200nm以上である、請求項1に記載のトランジスタ。前記電極にはアルミニウムまたは銅が含まれている、請求項1又は2に記載のトランジスタ。前記延在部分の前記電極の前記他方側の端面の、前記離間方向及び前記厚み方向のいずれにも垂直な方向から見た接線の一つは、前記離間方向及び前記厚み方向のいずれに対しても傾斜している、請求項1ないし3のいずれか一つに記載のトランジスタ。請求項1ないし4のいずれか一つに記載のトランジスタと、前記電極の一方又は他方と接続される画素電極とを備える、表示装置。基板の一方側に半導体膜及び導体膜を順次に成膜する第1工程と、前記第1工程後に、前記導体膜にフォトレジストを積層する第2工程と、前記第2工程後に、前記基板に垂直な法線方向から見て前記フォトレジストの内部まで前記導体膜をエッチングして、前記基板に平行な離間方向において互いに離間するソース電極およびドレイン電極を形成する第3工程と、前記第3工程後に、前記フォトレジストをマスクとして前記半導体膜をドライエッチングして、前記ソース電極と前記ドレイン電極とそれぞれオーミック接触し前記離間方向で互いに離間するオーミックコンタクト半導体膜を形成する第4工程と、前記第4工程後に、前記フォトレジストのうち、少なくとも、前記ソース電極及び前記ドレイン電極からはみ出した一部を除去する第5工程と、前記第5工程と同時あるいはその後に、前記オーミックコンタクト半導体膜をエッチングして、前記ソース電極と前記ドレイン電極との間における前記オーミックコンタクト半導体膜の膜厚を減じる第6工程と、前記第6工程後に、前記フォトレジストを除去する第7工程とを実行する、トランジスタの製造方法。前記第3工程において、前記フォトレジストから200nm以上、前記基板に平行な方向に前記導体膜をエッチングする、請求項6に記載のトランジスタの製造方法。前記導体膜はアルミニウムまたは銅を含む、請求項6又は7に記載のトランジスタの製造方法。前記第5工程及び前記第6工程を行って、前記離間方向で互いに対面する前記オーソミックコンタクト半導体膜の端面の、前記法線方向および前記離間方向に垂直な方向から見た接線の一つを前記基板に対して傾斜させ、前記第7工程後に、前記基板の上方からプラズマを照射する第8工程を更に実行する、請求項6ないし8のいずれか一つに記載のトランジスタの製造方法。特許文献2のようにソース電極およびドレイン電極をマスクとして、その下層の半導体膜をエッチングしてオーミックコンタクト膜を形成すれば、オーミックコンタクト膜の端面はそれぞれソース電極およびドレイン電極の端面と一致するか、或いはそれぞれソース電極およびドレイン電極側に後退する。かかる構造では、ソース電極およびドレイン電極の直下にオーミックコンタクト膜の端面が位置する。したがって、オーミックコンタクト膜の端面のうち、その下層の真性半導体層と接合する接合側面部が、ソース電極およびドレイン電極の直下に位置する。よって接合側面部には、比較的大きな電界ゲート-ドレイン間の電界又はゲートソース間の電界が印加される。また接合側面部はバックチャネルエッチングに伴う欠陥が多く存在しており、電界が印加されることによってこの欠陥を介したキャリアのトンネリングが発生してリーク電流が増大する問題がある。当該リーク電流が増大すると、液晶ディスプレイのコントラストの低下やクロストークの増大等、表示品質を低下させる等の問題が生じる。一方、特許文献1では、3回目の写真製版工程において、フォトリソグラフィ技術を用いてソース電極およびドレイン電極を形成し、続けてオーミックコンタクト膜を形成している。かかる工程において、金属膜を充分に除去することを目的として、金属膜に対するエッチング時間を長く設定するいわゆるオーバーエッチングことを考慮する。特許文献1に記載の技術では金属膜に対するエッチングにはウェットエッチングが採用されるので、オーバーエッチングが発生する場合、ソース電極の端面およびドレイン電極の端面が、基板に平行な方向にエッチングされるいわゆるサイドエッチング現象が顕著となる。したがって、当該フォトリソグラフィ技術において金属膜のパターニングのためにフォトレジストを採用していた場合には、ソース電極の端面及びドレイン電極の端面はそれぞれフォトレジストパターンの内側に後退する。他方、オーミックコンタクト膜を形成するためのエッチング除去にはドライエッチングが採用される。よって、当該フォトレジストを、このエッチング除去のマスクとして使用する場合には、オーミックコンタクト膜の端面はフォトレジストの端面とほぼ一致する。よってオーバーエッチングが発生した場合には、バックチャネルエッチング後のオーミックコンタクト膜は、基板に垂直な方向から見て、それぞれソース電極およびドレイン電極の端面からはみ出した形状を有する。したがって、オーミックコンタクト膜はそれぞれソース電極とドレイン電極との間にも存在する。言い換えれば、ソース電極と接触するオーミックコンタクト膜はソース電極からドレイン電極に向って延在する延在部分を有する。またドレイン電極と接触するオーミックコンタクト膜はドレイン電極からソース電極に向って延在する延在部分を有する。かかる構造であれば、延在部分の端面オーミックコンタクト膜の端面がそれぞれドレイン電極およびソース電極から遠ざかる。したがってオーミックコンタクト膜と、その下層の半導体層との接合側面部がそれぞれドレイン電極およびソース電極から遠ざかる。接合側側面部と電極との間の距離が大きくなることは、接合側側面部に印加される電界を低減させる。しかしながら、延在部分の導電率が高いと接合側側面部に印加される電界の低減効果が充分に招来されない。そこで、本発明の目的は、オーミックコンタクト膜に延在部分を設けることでオーミックコンタクト膜及び半導体能動膜の接合側面部の欠陥を介したキャリアのトンネリングによるリーク電流を低減する効果を高めるトランジスタを提供することにある。本発明にかかるトランジスタは、半導体能動膜と、ゲート絶縁膜と、前記半導体能動膜と共にゲート絶縁膜を挟むゲート電極と、前記ゲート電極とは反対側で前記半導体能動膜上に設けられ、前記半導体能動膜の少なくとも一部を避けて前記半導体能動膜を覆い、前記半導体能動膜の厚さ方向から見て、前記厚さ方向に垂直な離間方向で前記一部を挟む一対のオーミックコンタクト半導体膜と、前記ゲート電極とは反対側で前記一対のオーミックコンタクト半導体膜の各々とオーミック接触し、前記離間方向で相互に離隔する一対の電極とを備え、前記オーミックコンタクト半導体膜の一方は、前記電極の一方に接触して覆われた接触部分と、前記接触部分よりも前記厚さ方向において薄く、前記厚さ方向から見て前記電極の一方からはみ出して前記電極の他方へと延在して前記半導体能動膜の少なくとも前記一部を避けて覆う延在部分とを有する。本発明にかかるトランジスタの製造方法は、基板の一方側に半導体膜及び導体膜を順次に成膜する第1工程と、前記第1工程後に、前記導体膜にフォトレジストを積層する第2工程と、前記第2工程後に、前記基板に垂直な法線方向から見て前記フォトレジストの内部まで前記導体膜をエッチングして、前記基板に平行な離間方向において互いに離間するソース電極およびドレイン電極を形成する第3工程と、前記第3工程後に、前記フォトレジストをマスクとして前記半導体膜をエッチングして、前記ソース電極と前記ドレイン電極とそれぞれオーミック接触し前記離間方向で互いに離間するオーミックコンタクト半導体膜を形成する第4工程と、前記第4工程後に、前記フォトレジストのうち、少なくとも、前記ソース電極及び前記ドレイン電極からはみ出した一部を除去する第5工程と、前記第5工程と同時あるいはその後に、前記オーミックコンタクト半導体膜をエッチングして、前記ソース電極と前記ドレイン電極との間における前記オーミックコンタクト半導体膜の膜厚を減じる第6工程と、前記第6工程後に、前記フォトレジストを除去する第7工程とを実行する。本発明にかかるトランジスタによれば、延在部分は電極の一方から他方へと延在する。したがって、接触部分とは反対側の延在部分の端面は電極の一方から遠ざかる。よって、当該端面において半導体能動膜との接合する接合側面部に印加される電圧が低減される。したがって、端面の位置という観点では、電界による当該接合側面部の欠陥を介したリーク電流を低減することができる。さらに延在部分の膜厚は接触部分の膜厚よりも小さい。したがって、例えばオーミックコンタクト半導体膜を化学気相成長法によって成膜したとしても、電極側における延在部分の表面近傍の導電率は、半導体能動膜側における接触部分の表面近傍の導電率よりも小さい。よって延在部分の当該表面を介して電極同士を流れるリーク電流いわゆるバックチャネルを介したトランジスタオフ時の電流を低減することができる。或いは、接合側面部に印加される電界を低減することができ、以ってリーク電流を低減することができる、とも把握できる。本発明にかかるトランジスタの製造方法によれば、本発明にかかるトランジスタを製造することができる。しかも、第4工程において導体膜をエッチングした後の第6工程においてオーミックコンタクト半導体膜をエッチングしているので、オーミックコンタクト半導体膜の表面に残留する導体膜を除去することができる。したがって、トランジスタのオフ時のリーク電流を低減することができる。以下、本発明の各実施の形態の詳細を、図面を参照しながら記載する。以下の記載及び図面に於いては、適宜、本発明の本質とは異なる点について省略及び簡略化が成されている。各図面に於いて、同一の構成又は機能を有する構成要素及び相当部分には、同一の参照符号が付されており、重複する記載は省略されている。<各実施に共通な表示装置の構成>まず本実施の形態に係るトランジスタが設けられる装置の一例として電気光学表示装置について説明する。図1は、平面視における電気光学表示装置の一例を模式的に示す図である。なお、以下においては、電気光学表示装置は液晶表示装置であるものとして説明するが、これに限ったものではなく、例えば、有機EL表示装置等の平面型表示装置フラットパネルディスプレイであってもよい。当該液晶表示装置は、本発明に係るトランジスタの一例たるTFT50が設けられた基板40図1参照と、紙面垂直方向において基板40に対向して液晶表示装置の視認側に配置される対向基板図示せずと、基板40に対して対向基板と反対側に配設されたバックライトユニット等図示せずとを備えている。基板40としては、例えばアクティブマトリックス型TFT基板TFTアレイ基板等の基板が採用され、対向基板としては、例えばカラーフィルタ基板が採用される。基板40は、表示領域41と、表示領域41を囲むように基板40の外周部に設けられた額縁領域42とに区別される。表示領域41には、複数のゲート配線走査信号線43と、複数のソース配線表示信号線44とが形成されている。複数のゲート配線43は互いに離間して例えば平行に設けられており、複数のソース配線44は互いに離間して例えば平行に設けられている。紙面に平行な方向に相当する断面視においては、ゲート配線43とソース配線44とは、それらの間に絶縁膜を介して、立体交差するように形成されている。なお、平面視においては、ゲート配線43とソース配線44とは互いに直交するように設けられている。互いに隣接するゲート配線43と、互いに隣接するソース配線44とで囲まれた領域には、画素47が形成される。したがって、基板40上には、複数の画素47がマトリックス状に配列されている。各画素47には画素電極が配置されており、後述するように当該画素電極に印加される電圧に応じて各画素47を通過する光の量が調整される。基板40の額縁領域42には、走査信号駆動回路45と表示信号駆動回路46とが設けられている。各ゲート配線43は、表示領域41から額縁領域42まで延設されており、基板40の端部において走査信号駆動回路45に接続されている当該接続は図示を省略した。同様に、各ソース配線44は、表示領域41から額縁領域42まで延設されており、基板40の端部において表示信号駆動回路46に接続されている当該接続は図示を省略した。また、例えば走査信号駆動回路45に対して基板40の端側には外部配線48が配設されており、外部配線48の各配線が走査信号駆動回路45の対応部分に接続されている当該接続は図示を省略した。同様に、表示信号駆動回路46に対して基板40の端側には外部配線49が配設されており、外部配線49の各配線が表示信号駆動回路46の対応部分に接続されている当該接続は図示を省略した。なお、外部配線48,49としては、例えば、FPCFlexiblePrintedCircuit等の配線基板が用いられる。走査信号駆動回路45及び表示信号駆動回路46は、それぞれ、外部配線48,49を介して、外部から供給される各種信号を受信する。例えば、走査信号駆動回路45は、外部配線48で受信した外部からの制御信号に基づいて、ゲート信号走査信号をゲート配線43に供給する。ゲート配線43は順次にゲート信号が供給されて選択されていく。一方、表示信号駆動回路46は、外部配線49で受信した外部からの表示データに基づいて、表示信号をソース配線44に供給する。これにより、表示データに応じた表示電圧が、各画素47に供給される。各画素47内には、少なくとも1つのTFT50が配設されている。本例では、各TFT50は、ソース配線44とゲート配線43との各立体交差点の近傍に配置されているものとする。スイッチング素子であるTFT50は、ゲート配線43からのゲート信号に応じてオンされると、自身が有するドレイン電極に、ソース配線44からの表示電圧を供給する。これにより、表示電圧が、TFT50のドレイン電極に接続された画素電極に印加される。画素電極に表示電圧が印加されると、当該画素電極と、それと対向する上述の対向基板に設けられた対向電極との間に、当該表示電圧に応じた電界が生じる。なお、基板40の表面上には、表示電圧が印加されない状態での液晶層の配向方向を決める配向膜図示せずが配設されている。上述の対向基板上には、カラーフィルタ、ブラックマトリックスBM、上述の対向電極、及び、配線膜等いずれも図示せずが配設されている。この対向電極は基板40側に配置される場合もある。基板40と対向基板との間には、液晶層図示せずが挟持されている。すなわち、基板40と対向基板との間には、液晶が導入されている。基板40及び対向基板の外側の面には、偏光板、及び、位相差板等いずれも図示せずが設けられている。以上のようにして、基板40と対向基板と液晶層とから、液晶表示パネルが構成されている。画素電極と対向電極との間に挟持された液晶は、それらの間に生じる表示電圧に応じた電界によって駆動されて、その配向方向が変化する。そして、基板40から液晶層を介して対向基板に向かう光の偏光状態が、液晶層の液晶の配向方向に応じて変化する。例えば、バックライトユニットから液晶表示パネルに向かった光は、基板40側の偏光板によって直線偏光となり、当該直線偏光が液晶層を通過することによって、その偏光状態が変化する。そして、液晶層を通過し、偏光状態が変化した光が、対向基板側の偏光板に進む。ここで、対向基板側の偏光板に到達し、当該偏光板を通過する光の光量は、その光の偏光状態に応じて変化する。すなわち、バックライトユニットから放射されて液晶表示パネルを透過する透過光の光量は、液晶層の液晶の配向方向によって変化する。上述したように、当該液晶の配向方向は表示電圧に応じて変化することから、表示電圧を制御することによって、視認側の偏光板を通過する光の光量を変化させることができる。よって、画像のドットに対応する画素47ごとに表示電圧を変えることによって、所望の画像を液晶表示パネルの視認側において表示することができる。以上、本発明に係るトランジスタが設けられる表示装置の構成及び動作について説明した。次に、本発明に係るトランジスタ及び製造方法の各態様について説明する。<実施の形態1>本実施の形態1として、上述のTFT50が設けられた、液晶表示装置用のアクティブマトリックス型TFT基板を例に説明する。図2は、当該TFT基板の平面構造の一例を示す平面図であり、図3は、当該TFT基板の断面構造の一例を示す縦断面図である。図2は一つの画素47近傍のTFT基板の構造を拡大して示し、図3は、TFT50と画素部分とを示すA-A断面図2において右方から見た側が示されている。なお、以降の説明の縦断面図においても、同様にA-A断面構造が示される。図2及び図3に示される本実施の形態に係るTFT50は、基板1と、ゲート電極2と、ゲート絶縁膜6と、半導体層51と、ソース電極9と、ドレイン電極10と、層間絶縁膜14とを備える。基板1は、例えばガラスまたはプラスチック等からなる透明性の絶縁性基板である。基板1上には、少なくとも、ゲート電極2とゲート配線3とゲート端子部4と補助容量電極5とが形成される。ゲート電極2は例えばアルミニウムAlを主成分とする金属膜からなり、ゲート配線3上述のゲート配線43に相当と繋がる。例えば各ゲート電極2は各ゲート配線3上において各画素47に対応する位置に設けられる。各ゲート端子部4は例えば各ゲート配線3と繋がっており、映像の走査信号を入力するための端子として機能する。補助容量電極5は層間絶縁膜14を介して透過画素電極18と重なる。また、これらのゲート電極2、ゲート配線3、ゲート端子部4及び補助容量電極5の上に、ゲート絶縁膜6が設けられている。ゲート電極2上には、ゲート絶縁膜6を介して順次に形成された半導体能動膜7第1アモルファスシリコン膜と、一対のオーミックコンタクト膜8第2アモルファスシリコン膜とを含む半導体層51が設けられている。換言すれば、半導体能動膜7はゲート電極2と共にゲート絶縁膜6を挟む。オーミックコンタクト膜8は、半導体能動膜7に対してゲート電極2とは反対側で半導体能動膜7上に設けられる。一対のオーミックコンタクト膜8は半導体能動膜7の一部71を少なくとも避けて半導体能動膜7を覆う。また一対のオーミックコンタクト膜8は、半導体能動膜7の厚み方向D1から見て、厚み方向D1に垂直な離間方向D2で当該一部71を挟む。半導体能動膜7は例えばシリコン半導体である。オーミックコンタクト膜8は、例えば不純物が添加されてn型の導電型を有するシリコン半導体である。半導体能動膜7は、TFT50の構成要素である。ソース電極9及びドレイン電極10のそれぞれは、例えばアルミニウムAlを含むAl合金膜本実施の形態ではAlNiN膜からなる。これによりソース電極9およびドレイン電極10の低抵抗を実現できる。またソース電極9およびドレイン電極10は半導体層51と直接接合されている。より詳細にはソース電極9及びドレイン電極10は、オーミックコンタクト膜8に対してゲート電極2とは反対側で、それぞれオーミックコンタクト膜8とオーミック接触されている。またソース電極9とドレイン電極10とは離間方向D1で相互に隔離している。オーミックコンタクト膜8は接触部分81と延在部分82とを備えている。接触部分81はそれぞれソース電極9とドレイン電極10と接触してこれらに覆われる部分である。延在部分82は接触部分81から離間方向D1に沿って延在して、ソース電極9とドレイン電極10との間に位置する部分である。即ち、ソース電極9側の延在部分82はソース電極9の端面9aからチャネル側即ちドレイン電極10側に延在する部分であり、ドレイン電極10側の延在部分82はドレイン電極10の端面10aからチャネル側即ちソース電極9側に延在する部分である。延在部分82は後述する製造工程において基板40の法線方向=厚み方向D2において部分的に除去され、その膜厚が接触部分81の膜厚よりも薄い。製造工程については後に詳述する。図3の例示では一対のオーミックコンタクト膜8の離間によって形成される分離領域を符号11で表している。本実施の形態に係るTFT50では、ゲート電極2に電圧が印加されると、半導体能動膜7における分離領域11近傍の一部71にチャネル部が形成され、当該チャネル部を介してソース電極9とドレイン電極10との間に電流を流すことが可能となる。なお、以下では離間方向D1をチャネル長方向とも呼ぶ。図2も参照して、ソース配線12上述のソース配線44に相当は、TFT50のソース電極9と繋がっている。各ソース端子部13は、各ソース配線12と繋がっており、かつ、外部からの映像信号を受信して当該映像信号を、ソース配線12を介して、ソース電極9に入力する。層間絶縁膜14は、上述の構成要素を覆うように設けられている。本実施の形態では、層間絶縁膜14は、ゲート絶縁膜6、半導体能動膜7の一部71、ソース電極9、ドレイン電極10、ソース配線12及びソース端子部13等の上に設けられている。この層間絶縁膜14には、複数の開口部が形成される。このうちの開口部として、画素ドレインコンタクトホール15、ゲート端子部コンタクトホール16及びソース端子部コンタクトホール17が形成されている。これら画素ドレインコンタクトホール15、ゲート端子部コンタクトホール16及びソース端子部コンタクトホール17は、下層のドレイン電極10、ゲート端子部4及びソース端子部13にそれぞれ達している。透過画素電極18は、層間絶縁膜14上に設けられ、画素ドレインコンタクトホール15を介してドレイン電極10と接続された透明導電膜である。透過画素電極18は補助容量電極5との間に静電容量を形成し、当該静電容量は映像信号に基づく電圧を保持する、いわゆる補助容量として機能する。ゲート端子パッド19は、層間絶縁膜14上に設けられ、ゲート端子部コンタクトホール16を介してゲート端子部4と接続されたパッドである。ソース端子パッド20は、層間絶縁膜14上に設けられ、ソース端子部コンタクトホール17を介してソース端子部13と接続されたパッドである。以上のように構成されたTFT基板と、カラー表示用のカラーフィルタ及び対向電極等を具備した対向基板とを、一定の間隔セルギャップを介して貼り合わせ、この中に液晶を注入封止することによって、ディスプレイ用途の表示装置が製造される。かかる構造を有するTFT50では、延在部分82がソース電極9とドレイン電極10との間において、互いに離間している。換言すれば、チャネル長方向において互いに対面する延在部分82の端面82bは、ソース電極9とドレイン電極10との間に位置する。したがって、例えば特許文献2と比較して、ソース電極9側の延在部分82の端面82bはソース電極9から遠ざかる。同様にドレイン電極10側の延在部分82の端面82bは、ドレイン電極10から遠ざかる。さて、出願人は種々の実験により次の知見を得ている。即ち、オーミックコンタクト膜8および半導体能動膜7のうちエッチングされて層間絶縁膜14と接する表面近傍は、その内部に比べて欠陥が多く存在する。よって、延在部分82の端面82bが半導体能動膜7と接合する接合側面部78は多くの欠陥を有する。かかる接合側面部78にソース-ゲート間の電界またはドレイン-ゲート間の電界が印加されると、接合側面部78の欠陥を介してキャリアのトンネリングによってオフ電流が流れる場合がある。キャリアのトンネリングは接合側面部78に印加される電界が大きいほど発生する。一方、ソース-ゲート間の電界はソース電極9の直下の領域において大きく、かかる領域から基板1に平行な方向に離れるに従って急激に減少する。同様に、ドレイン-ゲート間の電界はドレイン電極10の直下の領域において大きく、かかる領域から基板1に平行な方向に離れるに従って急激に減少する。上述のように、延在部分82の端面82bがそれぞれソース電極9、ドレイン電極10よりもチャネル長方向において離れているので、接合側面部78がソース電極9およびドレイン電極10よりもチャネル方向において離れる。よって、接合側面部78の位置という観点では、接合側側面部78に印加される電界は低減される。これにより接合側面部78の位置という観点では、接合側面部78の欠陥を介したオフ電流の発生は抑制される。また出願人は種々の実験により次の知見を得ている。即ち、化学気相成長ChemicalVaporDeposition:CVDで成膜した半導体膜は、一般的に成膜初期に欠陥が多く存在し、膜厚が増加するにつれて、欠陥が少なくなる。よってオーミックコンタクト膜の導電率は、ソース電極およびドレイン電極側の表面で最も大きくなる。本実施の形態に係るTFT50によれば、延在部分82の膜厚が接触部分81の膜厚よりも薄い。したがって、オーミックコンタクト膜の基板40と反対側における延在部分82の表面82a付近の導電率は、基板40と反対側における接触部分81の表面81a付近の導電率よりも低い。これは、成膜して形成されるオーミックコンタクト膜8において、その成膜初期に欠陥が多く存在し、膜厚が増加するにつれて欠陥が少なくなることに起因する。即ち、延在部分82の表面82a付近においては、接触部分81の表面81a付近と比較して欠陥が多く存在し、その導電率が低くなる。したがって、延在部分82の表面82aを介してソース電極9とドレイン電極10との間を流れるオフ電流TFT50がオフしているときに流れるリーク電流、以下同様を低減することができる。或いは、延在部分82の表面82aを介して接合側面部78に印加される電界を低減することができ、これによってリーク電流を低減できる、とも把握できる。なお、本実施の形態1においては、一対のオーミックコンタクト膜8の両方が延在部分82を有している。しかしながら、一対のオーミックコンタクト膜8のいずれか一方のみが延在部分82を有していても良い。<実施の形態1に係るTFT基板の製造方法の一例>次に、以上のような効果を有する、実施の形態1に係るTFT50を備えるTFT基板の製造方法の手順を、各手順におけるTFT基板の断面を示す図4から図6を用いて説明する。なお必ずしも本製造方法によって本TFT50が製造される必要はないものの、以下では本製造方法による特有の効果についても検証している。図4aにおいて、まず基板1を洗浄液または純水を用いて洗浄し、基板1上にゲート電極2、ゲート配線3、ゲート端子部4及び補助容量電極5となる金属膜を成膜する。当該金属膜の材質としては、電気的比抵抗の低い金属または合金を用いることが望ましく、ここでは、その一例としてAlNi合金を用いる。好適な製造方法例として、ここでは、アルゴンArガスまたはクリプトンKrガスを用いたスパッタ法により、2molatのNiを含むAlNi合金膜を約200nmの厚さで成膜した。スパッタリング条件に関しては、例えば、DC直流マグネトロンスパッタリング法方式を採用し、Alに2molのNiを含むAlNi合金ターゲットを用い、成膜の際のパワー密度を3W/cm2、Arガス流量を2.4×103m3/h40sccmとした。このとき、以上の処理により実際に形成されたAlNi合金膜のNi組成は、ターゲット組成とほぼ同じ、つまり、約2molNiであった。また、AlNi合金膜の比抵抗値は、成膜直後においては約12μΩcmであったが、後工程で行われる約300°Cの熱処理を行った後には、一般的な高融点金属材料よりも低い約5μΩcmにまで低減されていた。このように、熱処理を行えば、ゲート配線3等となるAlNi合金膜の比抵抗値を下げることができる。次に、第1回目のフォトリソグラフィープロセスにより、上記金属膜をパターニングして、ゲート電極2、ゲート配線3、ゲート端子部4及び補助容量電極5を形成する。本実施の形態では、フォトリソグラフィープロセスによってフォトレジストを所定のパターンいわゆるフォトレジストパターンに形成した後に、公知のリン酸と硝酸と酢酸系とからなる薬液を用いて上述のAlNi合金膜をエッチングし、ゲート電極2等を形成する。その後、フォトレジストを除去する。続いて、図4において、上述の工程により得られた構造上に、例えば窒化シリコンSiN膜からなるゲート絶縁膜6と、半導体能動膜7となる第1半導体膜例えばアモルファスシリコンa-Si膜と、オーミックコンタクト膜8となる第2半導体膜例えば不純物を添加したn型アモルファスシリコンna-Si膜とを順次に成膜する。好適な製造方法例として、ここでは化学的気相成長CVD法を用い、約300°Cの基板加熱条件下で、SiN膜の厚さを400nm、a-Si膜の厚さを150nm、リンPを不純物として添加したna-Si膜の厚さを50nmとして、これら膜を順次に成膜した。その後、第2回目のフォトリソグラフィープロセスにより、a-Si膜及びna-Si膜をパターニングして半導体層51半導体能動膜7及びオーミックコンタクト膜8を形成する。これにより図4に示される構造が得られる。本実施の形態では、フォトリソグラフィープロセスによってフォトレジストを所定のパターンで形成した後に、公知のフッ素系ガスを用いたドライエッチング法を用いて、上述のa-Si膜及びna-Si膜をエッチングし、TFT50の構成要素となる半導体層51半導体能動膜7及びオーミックコンタクト膜8を形成する。引き続いて、図4において、上述の工程により得られた構造上に、ソース電極9、ドレイン電極10等となる金属膜例えばAl合金膜を成膜する。このAl合金膜としては、1電気的比抵抗が低いこと、2オーミックコンタクト膜8との良好なコンタクト特性を示すこと、3後工程で透過画素電極18となる導電膜との良好なコンタクト特性を示すこと特に電気的コンタクト抵抗が低いこと等の条件を満足するもの、例えばAlNi合金膜を用いることが好ましい。好適な製造方法例として、ここでは、窒素N2ガスを用いたスパッタ法により、2molのNiを含むAlNiN合金膜を成膜した。スパッタリング条件に関しては、例えばDCマグネトロンスパッタリング法を採用して2molのNiを添加してなるAlNi合金ターゲットを用い、Arガス流量を2.4×103m3/h40sccm、N2ガス流量を3×104m3/h5sccmとして、ArガスにN2ガスを添加した混合ガスを用いた。そして、成膜の際のパワー密度を3W/cm2とした。この条件の下で、厚みが約200nmのAlNiN膜を、ソース電極9、ドレイン電極10等となるAl合金膜として形成した。なお、実際に形成したAlNiN膜の組成を調べたところ、Niが2mol、Nが5mol含まれたAl合金膜となっていた。そして、Al合金膜の比抵抗値は、成膜直後においては約15μΩcmであったが、後工程で行われる約300°Cの熱処理を行った後には、一般的な高融点金属材料よりも低い約10μΩcmにまで低減されていた。このように、熱処理を行うことにより、当該Al合金膜からなるソース電極9、ドレイン電極10等の比抵抗値を下げることができた。以上の好適な製造方法例では、上記スパッタリングにおいてArガスにN2ガスを添加した混合ガスを用いたが、これに限ったものではなく、この混合ガスの代わりに、クリプトンKrガスにN2ガスを添加した混合ガスを用いても、上記Al合金にNを添加することができる。Krガスの混合ガスを用いた場合には、Arガスの混合ガスを用いた場合よりも、膜の欠陥及び応力を減らすことができるため、熱処理を加えなくても、熱処理を加えたのと同じ約10μΩcmにまで比抵抗を低減することができる。また、以上の好適な製造方法例においては、ArガスやKrガスなどのスパッタリングガスにN2ガスを添加したが、これに限ったものではなく、N2ガスの代わりに、例えばNH3などのNを含むガスを添加しても、上記Al合金にNを添加することができる。或いは、AlNiNなどのNを含むAl合金からなるスパッタリングターゲットを用いても、ソース電極9、ドレイン電極10等となるAl合金にNを添加することができる。この場合には、上記スパッタリングガスに、N2ガスまたはNを含むガスを添加した混合ガスを必ずしも用いる必要性はなく、Arガスのみ、或いはKrガスのみをスパッタリングガスとして用いたとしてもAl合金にNを添加することができる。次に、第3回目のフォトリソグラフィープロセスにより、上述のスパッタリングで生成したAl合金膜をパターニングして、ソース電極9、ドレイン電極10、ソース配線12、ソース端子部13を形成する。このとき、ウェットエッチングのオーバーエッチング時間を調整して、基板40に平行な方向においてもエッチングを行ういわゆるサイドエッチング。これによって、ソース電極9およびドレイン電極10は、基板40の法線方向に沿って見て、フォトレジスト21に囲まれる。特に図4cに示すように、ソース電極9の端面9aはフォトレジスト21の端部21aに対してドレイン電極10とは反対側に位置し、ドレイン電極10の端面10aはフォトレジスト21の端部21bに対してソース電極9とは反対側に位置する。このような位置関係はいわゆるアンダーカットと呼ばれる。なお一般的なエッチングプロセスの場合、エッチングにより被エッチング膜を所望のパターンに整えたジャストエッチング後も、基板に残る微小なエッチング残を完全に除去するためにしばらくエッチングを延長して行うオーバーエッチングことで、ソース電極9、ドレイン電極10がサイドエッチングされ、アンダーカットができる。本実施の形態では、オーバーエッチング時間は、ジャストエッチング後、ジャストエッチング時間と同じ時間1倍でオーバーエッチングを行った。このとき、アンダーカット量即ちソース電極9の端面9aとフォトレジスト21の端部21aとの間の距離、およびドレイン電極10の端面10aとフォトレジスト21の端部21bとの間の距離は200nmであった。本実施の形態では、フォトリソグラフィープロセスによってフォトレジスト21を形成した上で、公知のリン酸と硝酸と酢酸系とからなる薬液を用いて上述のAlNiN膜などをエッチングし、ソース電極9、ドレイン電極10等を形成する。その後、図5aのように、オーミックコンタクト膜8となる第2半導体膜の一部を除去して分離領域11を形成する。本実施の形態では、ソース電極9とドレイン電極10との間の第2半導体膜の露出部分を、フッ素系ガスを含む公知のドライエッチング法を用いてエッチングして分離領域11を形成する。その後、図5bにおいて、基板表面に酸素プラズマを照射することにより、フォトレジスト21をアッシングして膜厚を減じるとともに、フォトレジスト21の端部を内側に後退させる。即ち、フォトレジスト21の端部21a,21bをそれぞれ端面9a,10a側に後退させる。このときフォトレジスト21の後退量は、例えばフォトレジスト21の端部21a,21bがそれぞれソース電極9、およびドレイン電極10の端面9a,10aと一致するようにアッシング量を調整する。本実施例では、フォトレジスト21の後退量が約200nmになるまで酸素プラズマ照射をおこなった。また、このようにすることで、オーミックコンタクト膜8がチャネル長方向に延在する延在部分82が平面視において露出するが、そのチャネル長方向における長さは、アンダーカット量と同じく200nmとなっている。以上の処理により実際に形成された露出しているオーミックコンタクト膜8の表面の元素分析を、エネルギー分散型X線分光法TEM-EDXを用いて分析した結果、Alのピークが観測された。これは、ウェットエッチング後においてもオーミックコンタクト膜8の延在部分の表面近傍に金属付着物が残留していることを表している。さらにその後、図6aのように、延在部分82の一部を除去して、延在部分82の膜厚を減じる。本実施の形態では、フッ素系ガスを含む公知のドライエッチング法を用いた。以上の処理により実際に形成された露出しているオーミックコンタクト膜8の表面の元素分析を、エネルギー分散型X線分光法TEMEDXを用いて分析した結果、Alのピークは観測されなかった。つまり、この結果は、オーミックコンタクト膜8のチャネル長方向への延在部分82の表面を削ることによって、付着していたAlを除去できていることを表している。続いて、図6bにおいて、上述の工程により得られた構造上に、プラズマ処理例えばHeプラズマ処理を行った後に層間絶縁膜14をパッシベーション膜として成膜する。好適な製造方法例として、Heプラズマ処理条件は、He流量3.38Pam3/s=2slm、圧力200Pa、RFパワー50W、処理時間1~3分とした。また、H2プラズマ条件は、H2流量6.76Pam3/s=4slm、圧力150Pa、RFパワー250W、処理時間4分とした。また、CVD法を用い、約250°Cの基板加熱条件化で、層間絶縁膜14として、SiN膜を300nmの厚さで成膜した。その後、第4回目のフォトリソグラフィープロセスを行って層間絶縁膜14等をパターニングして、ドレイン電極10の表面まで貫通する画素ドレインコンタクトホール15と、ゲート端子部4の表面まで貫通するゲート端子部コンタクトホール16と、ソース端子部13の表面まで貫通するソース端子部コンタクトホール17との、少なくとも3つのホールをほぼ同時に形成する。本実施の形態では、フォトリソグラフィープロセスによりフォトレジストを所定のパターンで形成し、公知のフッ素系ガスを用いたドライエッチング法により上述の層間絶縁膜14をエッチングし、上述の画素ドレインコンタクトホール15等を形成する。その後、フォトレジストを除去する。最後に、図3において、上述の工程により得られた構造上に、画素ドレインコンタクトホール15、ゲート端子部コンタクトホール16及びソース端子部コンタクトホール17を介して、ドレイン電極10、ゲート端子部4及びソース端子部13とそれぞれ接続する透明導電性膜を成膜する。好適な製造方法例として、ここでは、透明導電成膜として、酸化インジウムIn2O3と酸化スズSnO2とを混合したITO膜を公知のArガスを用いたスパッタリング法により100nmの厚さで成膜した。その後、第5回目のフォトリソグラフィープロセスを行うことで、上述の透明導電性膜をパターニングして、ドレイン電極10、ゲート端子部4及びソース端子部13とそれぞれ電気的に接続する透過画素電極18、ゲート端子パッド19及びソース端子パッド20を形成する図3。本実施の形態では、透明導電性膜ITO膜の成膜後に、フォトリソグラフィープロセスを用いてフォトレジストを所定のパターンを形成して公知の塩酸と硝酸とを含む溶液を用いてITO膜をエッチングしてパターニングし、その後にフォトレジストを除去して、透過画素電極18等を形成する。以上により完成したTFT基板に対して、約200°C~300°Cの範囲内の温度で熱処理を加える。このような熱処理によって、TFT基板全体に蓄積された静電荷及び応力等が除去或いは緩和され、さらに金属膜の電気的比抵抗を下げることができ、結果として、TFT特性を向上して安定化させることができる。好適な製造方法例として、ここでは、TFT基板を大気中で約300°Cの温度の下で30分間保持して、TFT基板の熱処理を行った。<TFTの評価>次に、以上の製造方法によって製造されるTFT50におけるオーミックコンタクト膜8のチャネル長方向への延在部分82の表面をエッチングした効果の確認と、延在部分82のチャネル長方向における長さ以下、幅とも呼ぶの適正化を行った。なお、Al合金膜を用いたTFTとしては、オーミックコンタクト膜8の延在部分82の表面が削られたTFT50以下評価対象TFTと呼ぶこともあるとした。また、オーミックコンタクト膜8の延在部分82のチャネル長方向における長さ以下、幅とも呼ぶは、ジャストエッチング後のオーバーエッチング時間を調整し、オーバーカット量を制御することで変化させた。ただし、ソース電極9とドレイン電極10の間の長さは全て等しくなるようなマスクパターンを用いて作製した。また大気中で300°Cの温度下においてTFT基板を30分間保持する熱処理を行った後、オフ特性を調べた。図7は、評価対象TFTでの、オーミックコンタクト膜8の延在部分82の幅に対するオフ特性の変化を示している。比較対象として、オーミックコンタクト膜8の延在部分82の表面が削られていないAlメタルTFT以下比較例1と呼ぶと、CrメタルTFTのオフ特性も併せて示した。CrメタルTFTにおいても、オーミックコンタクト膜の延在部分82の表面が削られたTFT以下比較例2と呼ぶと、オーミックコンタクト膜8の延在部分82の表面が削られていないTFT以下比較例3と呼ぶを評価した。図7において、黒丸、四角、三角及び菱形がそれぞれ評価対象TFTおよび比較例1~3を示している。また、図7の縦軸は、評価対象TFTにおいてオーバーエッチングをしていない、すなわちオーミックコンタクト膜8の延在部分82のないオフ電流値を1としたときの相対値で示されている。図7において、比較例1は、延在部分82の幅が増加するに従ってオフ電流が増加する傾向を示している。また、比較例3は延在部分82の幅が増加するとオフ電流がわずかに減少傾向を示し、200nmで2分の1程度になるが、200nmを越えるとオフ電流が増加する。一方、比較例2はオーミックコンタクト膜8の延在部分82の幅が増加するとオフ電流が大幅に減少する傾向を示し、延在部分82の幅が200nmまで増加すると、オフ電流がおよそ20分の1程度まで減少して、やがて飽和する傾向を示した。評価対象TFTは比較例2と同様の傾向を示した。以上の評価結果から、オーミックコンタクト膜8のチャネル長方向への延在によって十分にオフ電流を低減するには、少なくとも延在部分82の表面が削られていることが望ましい。また、延在部分82のチャネル方向における長さは200nm以上とすることが好ましい。上述のように、比較例1の延在部分82の幅が増加するに従ってオフ電流が増加するのは、TFT50のバックチャネル側を流れるリーク電流の経路に対する延在部分82の幅の割合が増加することによって、経路の抵抗が減少するためであると考えられる。また、上述のように評価対象TFT及び比較例2のように、延在部分82の幅が増加するとオフ電流が大幅に減少し、やがて飽和するのは、次の理由によると考えられる。即ち、ドレイン電極10とゲート電極2の間の電界はドレイン電極10の直下近傍に集中しており、延在部分82の端面82bがそこから離れると端面82bに印加される電界が急激に緩和される。即ち、接合側面部78に印加される電界が急激に緩和される。これによって、電界による接合側面部78の欠陥を介したリーク電流が減少する、と考えられる。また、比較例3においては、比較例2と同様に、接合側面部78がソース電極9及びドレイン電極10からそれぞれ遠ざかることによってオフ電流が減少すると考えられる。一方で、接合側面部78が電界の小さい領域に位置すると、延在部分82の幅が増大しても接合側面部78の欠陥を介したリーク電流を低減する効果は高まらない。よって、この領域では、バックチャネル長に対する延在部分82の幅の割合が高まることによる経路の抵抗の低下によって、オフ電流が増大すると考えられる。以上のような本実施の形態に係るTFT50によれば、オーミックコンタクト膜8のチャネル長方向への延在部分82があり、且つ、延在部分82の表面がエッチングされている。このような構成によれば、延在部分82の表面を経由して流れるリーク電流と、オーミックコンタクト膜8と半導体能動膜7との接合側面部での欠陥を介して流れるリーク電流を抑制することができる。さらに、本製造方法を採用すれば、たとえソース電極9、ドレイン電極10にオーミックコンタクト膜と相互拡散反応を引き起こすAl合金膜を用いたとしても、Alの付着物によるリーク電流を発生させず、CrメタルTFTと同等のオフ特性が得られる。また、延在部分82の幅を200nm以上にすれば、半導体能動膜7とオーミックコンタクト膜8の接合側面部の欠陥を介したリーク電流の発生もより小さくすることができる。なお、上述の例では、図5bのようにフォトレジスト21の端面21a,21bがそれぞれソース電極9の端面9aおよびドレイン電極10の端面10aと一致している。しかしながら、端面21a,21bがソース電極9とドレイン電極10との間に位置していても良い。かかる構造であっても、続く延在部分82の一部のエッチングによって、延在部分82は接触部分81の膜厚よりも薄い部分を有することとなる。この場合、延在部分82は、離間方向D1および厚み方向D2のいずれにも垂直な方向D3から見て階段形状を有する。かかる構造であっても、延在部分82のうち除去された部分の表面82aの欠陥は増大し、また当該部分に残留したAl合金を除去することができる。よって、延在部分82の導電率を低減することができる。また端面21a,21bがそれぞれソース電極9の端面9aおよびドレイン電極10の端面10aに対して半導体能動膜7の一部71とは反対側に後退していてもよい。或いはフォトレジスト21が除去されていてもよい。かかる構造であっても、ソース電極9およびドレイン電極10がマスクとして機能し、延在部分82の一部をエッチングしてその膜厚を減じることができる。他方、プラズマ照射の際に、ソース電極9およびドレイン電極10がプラズマに曝されることが望ましくなければ、フォトレジスト21の端面21a,21bは端面9a,10aと一致するか、或いは端面9a,10aよりも一部71側に位置することが望ましい。<実施の形態2>本実施の形態2として、これまで説明した実施の形態1と同様に、本発明に係るトランジスタはTFT50であるものとして説明する。本実施の形態に係るTFT基板は、実施の形態1と比べて、TFT50のリーク電流を更に低減できる構造を有している。以下、このような本実施の形態に係るTFT基板について説明するが、実施の形態1と同様の構成要素については同じ符号を付し、実施の形態1と異なる部分を中心に説明する。本実施の形態に係るTFT基板の平面構造の一例は、図2に例示されるTFT基板の平面構造と同じである。図8は、本実施の形態に係るTFT基板の構造の一例を示す断面図であり、図3と同様に、図2に例示されるA-A断面における断面図を示している。図2及び図8に示される本実施の形態に係るTFT50は、基板1と、ゲート電極2と、ゲート絶縁膜6と、半導体層51と、ソース電極9と、ドレイン電極10と、層間絶縁膜14とを備える。本実施の形態に係る半導体層51は、ゲート電極2上にゲート絶縁膜6を介して形成された半導体能動膜7第1アモルファスシリコン膜と、分離領域11を除いて当該半導体能動膜7を覆うn型の導電型を有するオーミックコンタクト膜8第2アモルファスシリコン膜とを含んでいる。また、本実施の形態に係るソース電極9、ドレイン電極10のそれぞれは、例えば少なくともアルミニウムAlを含むAl合金膜からなり、半導体層51のうちオーミックコンタクト膜8のみと直接接合されている。本実施の形態に係るTFT50においては、後述するようにオーミックコンタクト膜8の端面82bと、これと繋がる半導体能動膜7の端面とに勾配が設けられる。以上のような本実施の形態に係るTFT50においては、実施の形態1で説明したTFT50よりも、さらにリーク電流が低減された。このような効果が得られたのは、オーミックコンタクト膜8と半導体能動膜7との端面に勾配があることから、バックチャネルエッチング後に行うプラズマ処理例えばHeプラズマ処理が接合側面部78に効率よく当たり、実施の形態1よりもエッチングによる接合側面部78の欠陥が修復されるために、この部分での欠陥を介したキャリアの発生が抑制されたためであると考えられる。<実施の形態2に係るTFT基板の製造方法>次に、以上のような効果を有する、実施の形態2に係るTFT50を備えるTFT基板の製造方法の手順を、実施の形態1と異なる点を中心に説明する。まず、図4a~cを用いて説明した実施の形態1に係る製造方法と同様、図4cに示したアンダーカットを設ける工程まで行う。実施の形態1では、この後に、例えばフッ素系ガスを用いてエッチングを行ったが、本実施の形態2では、例えばフッ素系ガスに加えて更に酸素ガスを用いた公知のドライエッチング法を用いてフォトレジスト21を後退させながらエッチングする。これによって、図9aのように、分離領域11を形成すると同時にエッチング側面に勾配をつける。その後、図5a、図5b、図6a及び図6bを用いて説明した実施の形態1に係る製造方法と同様、図9bb、図10a及び図10bに示すように透過画素電極18等の形成まで行う。以上の手順により製造されたTFT基板に対して、約200°C~300°Cの範囲内の温度で熱処理を加える。このような熱処理によって、TFT基板全体に蓄積された静電荷及び応力等が除去或いは緩和され、さらに金属膜の電気的比抵抗を下げることができ、結果として、TFT特性を向上して安定化させることができる。好適な製造方法例として、ここでは、TFT基板を大気中で約300°Cの温度の下で30分間保持して、TFT基板の熱処理を行った。<TFTの評価>次に、以上の製造方法によって製造されるTFT50における、オーミックコンタクト膜8と半導体能動膜7の接合側面部78を含むエッチング側面部に勾配を設けた効果の確認を行った。なお、本実施の形態により作製したTFT50以下評価対象TFTと呼ぶこともあるのオーミックコンタクト膜8のチャネル長方向への延在部分82の長さは200nmとした。また大気中で300°Cの温度下においてTFT基板を30分間保持する熱処理を行った後に、オフ特性を調べた。比較対象として、実施の形態1におけるTFT以下比較例と呼ぶを準備し、評価対象TFTと同様にオーミックコンタクト膜8のチャネル長方向への延在部分82の長さは200nmとした。評価対象TFTのオフ特性と比較例のオフ特性を比較したところ、評価対象TFTのオフ電流は比較例の3分の1程度まで低減されていた。上述のように、評価対象TFTのオフ電流が低減されたのは、オーミックコンタクト膜8と半導体能動膜7との接合側面部78を含むエッチング側面に勾配を設けることによって、バックチャネルエッチング後のプラズマ処理例えばHeプラズマ処理が、接合側面部78に効率よく曝されることで欠陥が修復され、この部分での欠陥を介したキャリアの発生が抑制されたためであると考えられる。以上のような本実施の形態に係るTFT50によれば、オーミックコンタクト膜8と半導体能動膜7との接合側面部78を含むエッチング側面部に勾配を設けている。このような構成によれば、オーミックコンタクト膜8と半導体能動膜7との接合側面部78での欠陥を介して流れるリーク電流を実施の形態1によるTFT50よりもさらに低減することができる。なお、図8において延在部分82の端面82bは傾斜しているので、当該端面82aにおける延在部分82の膜厚は、接触部分81の膜厚よりも薄い。よって、必ずしも図10aのように延在部分82をエッチングする必要はない。即ち、延在部分82は図9aに例示された形状であってもよい。かかる構造であっても、端面82bにおける延在部分82の厚みが接触部分81の厚みよりも薄いからである。これによっても、延在部分82aの端面82bが垂直である場合に比べて、延在部分82aの導電率を低下させることができる。<変形例>本変形例に係るTFT基板の平面構造の一例は、図2に例示されるTFT基板の平面構造と同じである。図11は、本実施の形態に係るTFT基板の構造の一例を示す断面図であり、図3と同様に、図2に例示されるA-A断面における断面図を示している。図2及び図11に示される本実施の形態に係るTFT50は、基板1と、ゲート電極2と、ゲート絶縁膜6と、半導体層51と、ソース電極9と、ドレイン電極10と、層間絶縁膜14とを備える。本TFT50はオーミックコンタクト膜8の端面82bの形状という点で図3に例示するTFT50と相違している。本変形例に係るTFT50においては、オーミックコンタクト膜8の端面82bの、紙面に垂直な方向チャネル長方向および基板4の法線方向に垂直な方向から見た接線の一つが基板1に対して傾斜している。より詳細には図11の例示では端面82bが湾曲している。端面82bの曲率の中心は端面82bに対して半導体層51側に位置している。かかるTFT50においても、バックチャネルエッチング後に行うプラズマ処理例えばHeプラズマ処理が接合側面部78に効率よく当たり、実施の形態1よりもエッチングによる欠陥が修復されるために、端面82bでの欠陥を介したキャリアの発生が抑制されたためであると考えられる。また端面82bが湾曲しているので、端面82bにおける延在部分82の膜厚は接触部分81の膜厚よりも薄い。したがって延在部分82の導電率を低減させることができる。このような端面82bの形状は、図5aを参照して、例えばフッ素系ガスの量および酸素ガスの量を調整しつつ、フォトレジスト21を後退させながらオーミックコンタクト膜8をエッチングすることで、実現される。例えばエッチングの開始から徐々に酸素ガスの量を増大させることで端面82bを湾曲させることができる。以上、本発明の実施の形態はソース電極9およびドレイン電極10となる配線材料に、半導体膜例えばシリコン半導体膜と相互拡散反応が起こる金属の例としてAlNiNを用いたが、これに限定されるものではない。すなわち、当該半導体膜と相互拡散反応が起こる金属であるMo、Cuを含む金属を配線材料として用いた場合においても同様の効果を示す。以上、本発明の実施の形態を詳細に開示し記述したが、以上の記述は本発明の適用可能な局面を例示したものであって、本発明は各実施の形態の内容に限定されるものではない。即ち、記述した局面に対する様々な修正または変形例を、この発明の範囲から逸脱することの無い範囲内で考えることが可能である。"