縁に隣接するパッケージキャップ連結用貫通ビアを含むパッケージ基板と、前記パッケージ基板の上に積層された第1半導体チップと、前記第1半導体チップの上に積層され、前記第1半導体チップより小さい幅を有する少なくとも1つの第2半導体チップと、前記第2半導体チップの側面に隣接する前記第1半導体チップの上面の一部分と前記第2半導体チップの側面とを覆うモールディング膜と、前記第2半導体チップの上に配置される熱境界物質膜と、前記熱境界物質膜と接しながら、前記第1及び第2半導体チップを覆うパッケージキャップと、前記パッケージキャップ連結用貫通ビアと前記パッケージキャップの一部との間に介在するパッケージ接着パターンと、を含むことを特徴とする半導体パッケージ。前記モールディング膜の上面は前記第2半導体チップの上面と共面をなし、前記熱境界物質膜は前記モールディング膜と前記パッケージキャップとの間に延長されることを特徴とする請求項1に記載の半導体パッケージ。前記モールディング膜の上面は前記第2半導体チップの上面より高いことを特徴とする請求項1に記載の半導体パッケージ。前記パッケージ基板は接地層をさらに含み、前記パッケージキャップ連結用貫通ビアは前記接地層と接することを特徴とする請求項1に記載の半導体パッケージ。前記パッケージ基板は接地層をさらに含み、前記パッケージキャップ連結用貫通ビアは前記パッケージ接地層に接しないことを特徴とする請求項1に記載の半導体パッケージ。前記パッケージキャップ連結用貫通ビアは導電膜を含むことを特徴とする請求項1に記載の半導体パッケージ。前記パッケージキャップ連結用貫通ビアは絶縁膜で形成されることを特徴とする請求項1に記載の半導体パッケージ。前記パッケージ接着パターンは導電性であることを特徴とする請求項1に記載の半導体パッケージ。前記パッケージキャップは上部に突出した部分フィンを含むことを特徴とする請求項1に記載の半導体パッケージ。前記パッケージ基板は積層された複数の絶縁膜と導電層とを含み、前記パッケージキャップ連結用貫通ビアは前記絶縁膜の内で互いに異なる層に配置される複数のサブ貫通ビアを含み、隣接するサブ貫通ビアは垂直方向に整列されないことを特徴とする請求項1に記載の半導体パッケージ。前記パッケージ基板は電源層をさらに含み、前記パッケージキャップ連結用貫通ビアは前記電源層に連結されないことを特徴とする請求項1に記載の半導体パッケージ。前記モールディング膜は熱性エポキシを含むことを特徴とする請求項1に記載の半導体パッケージ。前記熱境界物質膜は、熱性油脂、熱性エポキシ、及び/又は、これに含まれる金属固体粒子からなることを特徴とする請求項1に記載の半導体パッケージ。モジュール基板と、前記モジュール基板の上に搭載された半導体パッケージと、を含み、前記半導体パッケージは、縁に隣接するパッケージキャップ連結用貫通ビアを含むパッケージ基板と、前記パッケージ基板の上に積層される第1半導体チップと、前記第1半導体チップの上に積層され、前記第1半導体チップより小さい幅を有する少なくとも1つの第2半導体チップと、前記第2半導体チップの側面に隣接する前記第1半導体チップの上面の一部分と前記第2半導体チップの側面とを覆うモールディング膜と、前記第2半導体チップの上に配置される熱境界物質膜と、前記熱境界物質膜と接しながら、前記第1及び第2半導体チップを覆うパッケージキャップと、前記パッケージキャップ連結用貫通ビアと前記パッケージキャップの一部との間に介在するパッケージ接着パターンと、を含むことを特徴とする半導体モジュール。前記半導体パッケージを覆い、前記モジュール基板の上に位置するモジュールキャップと、前記モジュールキャップと前記モジュール基板との間に介在するモジュール接着パターンと、をさらに含むことを特徴とする請求項14に記載の半導体モジュール。前記モジュール基板の上に搭載された電源調節部をさらに含み、前記電源調節部は前記パッケージキャップにキャップ接地電圧を供給し、前記第1及び第2半導体チップの中で少なくとも1つにチップ接地電圧を供給することを特徴とする請求項14に記載の半導体モジュール。前記モジュール基板の上に搭載された電源調節部をさらに含み、前記電源調節部は前記第1及び第2半導体チップの中で少なくとも1つにチップ接地電圧を供給し、前記パッケージキャップは前記電源調節部を通じないで接地されることを特徴とする請求項14に記載の半導体モジュール。モジュール基板と前記モジュール基板との上に搭載された半導体パッケージを含む半導体モジュールと、前記半導体モジュールから信号を送受信する入出力装置と、を含み、前記半導体パッケージは、縁に隣接するパッケージキャップ連結用貫通ビアを含むパッケージ基板と、前記パッケージ基板の上に積層される第1半導体チップと、前記第1半導体チップの上に積層され、前記第1半導体チップより小さい幅を有する少なくとも1つの第2半導体チップと、前記第2半導体チップの側面に隣接する前記第1半導体チップの上面の一部分と前記第2半導体チップの側面とを覆うモールディング膜と、前記第2半導体チップの上に配置される熱境界物質膜と、前記熱境界物質膜と接しながら、前記第1及び第2半導体チップを覆うパッケージキャップと、前記パッケージキャップ連結用貫通ビアと前記パッケージキャップの一部との間に介在するパッケージ接着パターンを含むことを特徴とする電子装置。複数の第1半導体チップを含むウエハーを準備する段階と、前記ウエハーの上に複数の第2半導体チップを搭載する段階と、ここで、複数の前記第2半導体チップの各々は複数の前記第1半導体チップの各々と重畳積層され、前記第2半導体チップを覆うモールディング膜を形成する段階と、前記第2半導体チップの上面を露出させるようにモールディング膜の一部を除去する段階と、1つの第1半導体チップの上に積層された1つの第2半導体チップを有する単位部分毎に前記ウエハーを分割する段階と、パッケージ基板の上に前記単位部分の前記第1半導体チップを搭載する段階と、パッケージキャップで前記単位部分の前記第1及び第2半導体チップを覆う段階と、を含み、熱境界物質膜は前記単位部分の前記第2半導体チップと前記パッケージキャップとの間に位置することを特徴とする半導体パッケージの製造方法。前記パッケージキャップと前記パッケージ基板との間に位置する接着パターンにより前記パッケージキャップを固定する段階をさらに含むことを特徴とする請求項19に記載の半導体パッケージの製造方法。パッケージキャップ連結用貫通ビアを含むパッケージ基板と、前記パッケージ基板の上に積層された第1半導体チップと、前記第1半導体チップの上に積層され、前記第1半導体チップの幅より狭い幅を有する少なくとも1つの第2半導体チップと、前記第2半導体チップの側面に隣接する前記第1半導体チップの上面の一部の上のモールディング膜と、前記第2半導体チップの上に位置する熱境界物質膜と、前記熱境界物質膜と接し、前記第1及び第2半導体チップの上に位置するパッケージキャップと、前記パッケージキャップ連結用貫通ビアと前記パッケージキャップの一部との間に位置する導電性パッケージ接着パターンと、を含むことを特徴とする半導体パッケージ。本発明が解決しようとする課題は、積層搭載した半導体チップの発熱による高温化を抑制し、同時にそれらの半導体チップ間の電磁気干渉を抑制することにより、信頼性を向上した半導体パッケージを提供することである。本発明が解決しようとする他の課題はそのような高信頼度の半導体パッケージの製造方法を提供することである。前記課題を達成するためになされた本発明による半導体パッケージは、両端部にパッケージキャップ用貫通ビアを含むパッケージ基板と、前記パッケージ基板の上に積層された第1半導体チップと、前記第1半導体チップの上に積層され、前記第1半導体チップより小さい幅を有する少なくとも1つの第2半導体チップと、前記第2半導体チップの側面に隣接する前記第1半導体チップの上面の一部分と前記第2半導体チップの側面とを覆うモールディング膜と、前記第2半導体チップの上に配置される熱境界物質Thermalinterfacematerial膜と、前記熱境界物質膜と接しながら、前記第1及び第2半導体チップを覆うパッケージキャップPackagecapと、前記パッケージキャップ連結用貫通ビアと前記パッケージキャップの下端部との間に介在されるパッケージ接着パターンと、を含むことを特徴とする。一実施形態において、前記モールディング膜の上面は前記第2半導体チップの上面と共面を成し、前記熱境界物質膜は前記モールディング膜と前記パッケージキャップとの間に延長される。他の実施形態において、前記モールディング膜の上面は前記第2半導体チップの上面より高い。他の実施形態において、前記パッケージ基板はパッケージ接地層をさらに包含し、前記パッケージキャップ連結用貫通ビアは前記パッケージ接地層と接する。別の実施形態において、前記パッケージ基板はパッケージ接地層をさらに包含し、前記パッケージキャップ連結用貫通ビアは前記パッケージ接地層と接しない。他の実施形態において、前記パッケージキャップ連結用貫通ビアは導電膜から形成される。別の実施形態において、前記パッケージキャップ連結用貫通ビアは絶縁膜で形成され得る。他の実施形態において、前記パッケージ接着パターンは導電性である。他の実施形態において、前記パッケージキャップは上部に突出したフィンを包含する。他の実施形態において、前記パッケージ基板は積層された複数の絶縁膜と導電層とを包含し、前記パッケージキャップ連結用貫通ビアは前記絶縁膜を貫通し、互いに異なる層に配置される複数のサブ貫通ビアを包含する。この場合、隣接するサブ貫通ビアは垂直方向に整列されない。他の実施形態において、前記パッケージ基板は電源層をさらに包含し、前記パッケージキャップ連結用貫通ビアは前記電源層と連結されない。他の実施形態において、前記モールディング膜は熱性エポキシThermalepoxyからなる。他の実施形態において、前記熱境界物質膜は、熱性油脂Thermalgrease、熱性エポキシThermalepoxy、及び/又は、これに含まれる金属固体粒子からなる。前記他の課題を達成するためになされた本発明による半導体パッケージの製造方法は、互いに連結された複数個の第1半導体チップを含むウエハーの上に、前記第1半導体チップと各々重畳するように第2半導体チップを搭載する段階と、前記第2半導体チップの上面を露出させ、且つ前記第2半導体チップの側面を覆うモールディング膜を形成する段階と、前記ウエハーを切断して各々の第1半導体チップを分離する段階と、前記第1半導体チップをパッケージ基板の上に搭載する段階と、前記パッケージ基板の上に熱境界物質膜を介して前記第2半導体チップと前記第1半導体チップとを覆うようにパッケージキャップを被せる段階と、を含むことを特徴とする。他の実施形態において、前記パッケージキャップを被せる段階は前記パッケージ基板の上に接着パターンを介して前記パッケージキャップを固定する段階を包含する。他の実施形態において、前記モールディング膜を形成する段階は、前記第2半導体チップの側面と上面とを覆うモールディング膜を形成する段階と、前記モールディング膜をグラインディングgrinding、研磨して前記第2半導体チップの上面を露出させる段階と、を包含する。他の実施形態において、前記半導体パッケージの製造方法は、前記ウエハーを切断する前に、前記熱境界物質膜を形成する段階をさらに包含する。本発明の一実施形態による半導体パッケージは、パッケージキャップを備えているので、パッケージ内の半導体チップからの放熱を容易にして半導体チップの高温化を防ぎ、パッケージキャップが金属製の場合はさらに、外部から内部へ又は内部から外部への電磁波の伝達を防ぐ遮蔽機能を果たす。従って、高温及び電磁気干渉による半導体チップの誤動作を防止して信頼性を向上できる。また前記パッケージキャップによってパッケージ基板の歪みwarpageを防止できる。また半導体パッケージ段階で放熱及び電子波遮蔽機能を追加したので、半導体モジュールmoduleレベルや母基板motherboardレベルにおける電磁波遮蔽や熱放出のための追加作業を必要としないので後続の組立工程を単純化させ得る。本発明の一実施形態による半導体パッケージではパッケージキャップがパッケージ基板と、パッケージ基板配置される接着パターンによって固定及び連結されるので、パッケージ基板、モジュール基板又は母基板にシールドカンshieldcan、遮蔽容器又はヒートシンク板の取り付けのための孔を形成する必要がない。従ってパッケージ基板、モジュール基板又は母基板のデザイン変更を必要としない。本発明の他の実施形態による半導体パッケージでは第1半導体チップの上に積層される第2半導体チップが前記第1半導体チップより狭い幅を有し、前記第2半導体チップと前記第1半導体チップとがパッケージキャップで覆われる。そして、前記第1半導体チップと前記パッケージキャップとの間にはモールディング膜が介在されている場合、モールディング膜が無く空気や真空の場合に比べて、モールディング膜の熱伝導度が高いので、積層された半導体チップ構造で最も下位層に配置される第1半導体チップで発生した熱の放出には効果的である。本発明のその他の実施形態による半導体パッケージは第2半導体チップと前記パッケージキャップの間に熱境界物質Thermalinterfacematerial膜が配置され、前記モールディング膜の上面は前記第2半導体チップの上面より高い。従って前記熱境界物質膜がパッケージ製造工程の中で固相から液相に変わる時、前記モールディング膜の上面が前記第2半導体チップの上面より高いので、前記モールディング膜はコンテナの役割を果たす。本発明のその他の実施形態による半導体パッケージでは、半導体チップが搭載されるパッケージ基板は前記パッケージキャップと電気的/熱的に連結されるパッケージキャップ連結用貫通ビアと内在された接地層とを包含する。その際、前記パッケージキャップ連結用貫通ビアが前記接地層に連結されない場合、前記パッケージキャップは前記半導体チップとは別の経路に接地できて、この場合、靜電気放電ElectrostaticDischarge、ESDノイズの改善により効果的であり得る。一方、その他の実施形態では前記パッケージキャップ連結用貫通ビアが前記接地層に連結される場合。前記パッケージキャップは前記半導体チップと同一の経路に接地できて、電磁波障害EMI改善により効果的であり得る。本発明の構成及び効果を十分に理解できるように、添付した図面を参照して本発明の望ましい実施形態を説明する。しかし、本発明は以下に開示する実施形態に限定されるものではなく、他の様々な形態で具現され得るだけでなく多様な変更を加え得る。従って本実施形態に関する説明は単に、本発明の開示が完全になるようにし、本発明が属する技術分野の当業者に本発明の範疇を完全に周知させるために提供される。添付された図面で構成要素は説明を明確にするためにその大きさを部分的に実際より拡大して示し、各構成要素の比率は拡大されるか、或いは縮小され得る。図面上の同一の構成要素に対しては同一の参照符号又は用語を使用し、同一の構成要素に対する説明の重複を省略する場合がある。ある構成要素が他の構成要素に上にある、又は連結されていると記載されている場合、各々、他の構成要素の上に直接接しているか、又は連結されている場合だけでなく、中間にその他の構成要素が存在する場合もあると理解しなければならない。反面、ある構成要素が他の構成要素の直接上にある、又は直接連結されていると記載されている場合には、中間にその他の構成要素が存在しないと理解しなければならない。構成要素の間の関係を説明する他の表現、例えば、~間にと直接~間に等も同様に解釈できる。第1、第2等の用語は多様な構成要素を説明するために使用されるが、前記構成要素は、この第1、第2等の用語によって限定されない。この用語は1つの構成要素を他の同種の構成要素から区別する目的のみに使用される。例えば、本発明の権利範囲を逸脱しない範囲で、第1構成要素を第2構成要素と称し、逆に第2構成要素を第1構成要素と称し得る。単数の表現は文脈の上に明確に単数であると表現しない限り、複数の表現を含む。包含する又は有する等の用語は明細書の上に記載された特徴、数字、段階、動作、構成要素、部分、又はこれらの組み合わせの存在を指定するためであって、1つ又はその以上の他の特徴、数字、段階、動作、構成要素、部分、又はこれらを組み合わせを付加できることを意味する。本発明の実施形態で使用される用語は明確に異なりに定義されない限り、当業者に通常的に周知の意味として解釈できる。以下、添付した図面を参照して本発明の望ましい実施形態を説明することによって本発明を詳細に説明する。各図面に提示された同一の参照符号は同一の部材を示す。<実施形態1>図1は本発明の実施形態1による半導体パッケージの断面図である。図1を参照すれば、本実施形態による半導体パッケージ500はパッケージ基板200の上に搭載された第1半導体チップ100と第2半導体チップ120とを含む。パッケージ基板200の上で第2半導体チップ120と第1半導体チップ100とはパッケージキャップ300で覆われる。パッケージ基板200は多層に構成された印刷回路基板であり、複数層の電気的絶縁膜以下単に、絶縁膜という202を含む。絶縁膜202の中で最下位層に位置する絶縁膜の下面には第1信号パターン204が配置される。第1信号パターン204は第1パッケージキャップ連結用信号パターン204s、第1チップ接地電圧用信号パターン204c、及び第1電源電圧用信号パターン204dを包含する。絶縁膜202の中で最上層に位置する絶縁膜202の上には第2信号パターン212が配置される。第2信号パターン212は第2パッケージキャップ連結用信号パターン212s、第2チップ接地電圧用信号パターン212c、及び第2電源電圧用信号パターン212dを包含する。絶縁膜202の間の互いに異なる層には電源層powerlayer206と接地層groundlayer210とが配置される。また絶縁膜202の間には第3信号パターン208が配置される。第1信号パターン204、第2信号パターン212、電源層206、接地層210、及び第3信号パターン208は導電膜で形成される。パッケージ基板200は絶縁膜202を貫通する複数のパッケージ基板貫通ビア220を包含する。パッケージ基板貫通ビア220は、パッケージキャップ連結用貫通ビア220s、チップ接地電圧用貫通ビア220c、及び電源電圧用貫通ビア220dを包含する。パッケージキャップ連結用貫通ビア220sはパッケージ基板200の縁に隣接して配置される。本実施形態でパッケージキャップ連結用貫通ビア220sは、パッケージ電源層206とパッケージ接地層210とに連結されることなく、第1パッケージキャップ連結用信号パターン204sと第2パッケージキャップ連結用信号パターン212sとを連結する。チップ接地電圧用貫通ビア220cは第1チップ接地電圧用信号パターン204cと第2チップ接地電圧用信号パターン212cとを連結し、且つパッケージ接地層210に連結される。電源電圧用貫通ビア220dは第1電源電圧用信号パターン204dと第2電源電圧用信号パターン212dとを連結し、且つパッケージ電源層206に連結される。前記第1信号パターンの下方には外部ソルダボール230が付着される。外部ソルダボール230はパッケージキャップ連結用外部ソルダボール230s、チップ接地電圧用外部ソルダボール230c、電源電圧用外部ソルダボール230dを包含する。第2半導体チップ120の幅平面図上のサイズは第1半導体チップ100の幅より小さい。第1半導体チップ100は、例えばロジックチップであり、第2半導体チップ120は、例えばメモリーチップである。第1半導体チップ100は半導体基板1、半導体基板1を貫通するチップ貫通ビア5、及びチップ貫通ビア5と電気的に連結されるチップボールランド13を包含する。第1半導体チップ100はパッケージ基板200の上に例えば、フリップチップボンディング方式で搭載され、第2半導体チップ120は第1半導体チップ100の上に例えば、フリップチップボンディング方式で搭載される。第1半導体チップ100のチップボールランド13は第2チップ接地電圧用信号パターン212c、第2電源電圧用信号パターン212dと複数の第1内部ソルダボール19を介して電気的に連結される。第2半導体チップ120と第1半導体チップ100とは複数の第2内部ソルダボール124を介して電気的に連結される。パッケージ基板200の縁に隣接する位置にダム140が配置される。複数の第1内部ソルダボール19の間の空間は第2アンダーフィル樹脂膜142で満たされ、複数の第2内部ソルダボール124の間の空間は第1アンダーフィル樹脂膜126で満たされる。第1半導体チップ100の上面と第2半導体チップ120の側面とはモールディング膜131で覆われる。第2半導体チップ120の上面はモールディング膜131の上面と共面を成す。モールディング膜131は例えば耐熱性エポキシthermalepoxy、以下、熱性エポキシという樹脂系列の物質からなる。本実施形態でパッケージキャップ300と第2半導体チップ120との間、及びパッケージキャップ300とモールディング膜131との間には熱境界物質Thermalinterfacematerial膜132が介在される。熱境界物質膜132は例えば、耐熱性油脂Thermalgrease、耐熱性エポキシ、及び/又は、これら耐熱性油脂Thermalgrease、以下、熱性油脂という、及び/又は、熱性エポキシに混合されたインジウムのような金属固体粒子、を包含する。熱境界物質膜132は低温では固相を維持し、高温で液相に変わる。熱境界物質膜132は接着機能、及び/又は導電性を有する。パッケージキャップ300は例えば金属で形成される。パッケージキャップ300の下端部とパッケージ基板200の縁との間にはパッケージ接着パターン310が介在される。パッケージ接着パターン310はパッケージキャップ300をパッケージ基板200の上に接着及び固定させる役割を果たす。一実施形態において、パッケージ接着パターン310は導電性を有し、パッケージ接着パターン310は第2パッケージキャップ連結用信号パターン212sと接する。またパッケージ接着パターン310はパッケージキャップ連結用貫通ビア220sと重畳され得る。本実施形態による半導体パッケージ500では、パッケージキャップ300がパッケージ基板200と、パッケージ基板200の上に配置されるパッケージ接着パターン310によって固定されて熱的に連結され、パッケージキャップ300が金属製の場合は電気的にも連結されるので、パッケージ基板、モジュール基板、又は母基板にシールドカンshieldcan、遮蔽容器又はヒートシンク板heatsinkplate取付けのための孔を形成する必要がない。従って、パッケージ基板、モジュール基板又は母基板のデザイン変更を必要としない。次に、本実施形態による半導体パッケージ500における熱の伝導を図2を参照して説明する。図2を参照すれば、第1及び第2半導体チップ100、120で発生した熱は主に矢印400に沿って伝導される。第2半導体チップ120で発生した熱はその上部に位置する熱境界物質膜132を通じて熱伝導率が高いパッケージキャップ300へ伝達され、パッケージキャップ300の熱は第2パッケージキャップ連結用信号パターン212s、パッケージキャップ連結用貫通ビア220s及び第1パッケージキャップ連結用信号パターン204sへ伝達されながら放出され得る。一方、半導体チップ100、120の中でより下方にある第1半導体チップ100で発生した熱は、第2半導体チップ120に加えてモールディング膜131を通じて熱境界物質膜132を経てパッケージキャップ300へ伝達し放出される。従って、パッケージキャップ300は第1及び第2半導体チップ100、120から放出される熱を拡散放出する熱拡散器Heatspreader又はヒートシンクHeatsinkの役割を果たすので、高温による半導体チップ100、120の誤作動を防止して信頼性を向上する。一方、モールディング膜131は例えばエポキシ系列の物質で形成され、エポキシ系列の物質の伝導率は約0.30~7W/mKである。特に、モールディング膜131が熱性エポキシThermalepoxyからなる場合、熱伝導率が1~7W/mKである。これは空気の熱伝導率である0.025W/mKより非常に高い数値である。従って、本実施形態のようにモールディング膜131が熱境界物質膜132と第1半導体チップ100との間に存在する場合、モールディング膜131無しで空気のみが熱境界物質膜132と第1半導体チップ100との間に存在する場合よりも熱放出が非常に効果的にできる。即ち、モールディング膜131の存在によって積層された半導体チップ100、120の中で下位層に位置する第1半導体チップ100の熱放出をより増大できる。モールディング膜131が熱性エポキシThermalepoxyからなる場合、熱放出効果がより増大できる。図3は図1の半導体パッケージに印加される電圧を示す。図3を参照すれば、パッケージキャップ連結用外部ソルダボール230sにはキャップ接地電圧VSS_Sが印加される。即ち、キャップ接地電圧VSS_Sはパッケージキャップ連結用外部ソルダボール230s、第1パッケージキャップ連結用信号パターン204s、パッケージキャップ連結用貫通ビア220s、第2パッケージキャップ連結用信号パターン212s、及びパッケージ接着パターン310を通じて外部からパッケージキャップ300に供給される。キャップ接地電圧VSS_SはグラウンドGroundであり得る。チップ接地電圧用外部ソルダボール230cにはチップ接地電圧VSS_Cが印加される。即ち、チップ接地電圧VSS_Cはチップ接地電圧用外部ソルダボール230c、第1チップ接地電圧用信号パターン204c、チップ接地電圧用貫通ビア220c、及び第2チップ接地電圧用信号パターン212cを通じて外部から第1半導体チップ100へ供給される。電源電圧用外部ソルダボール230dには電源電圧VDDが印加される。電源電圧VDDは電源電圧用外部ソルダボール230d、第1電源電圧用信号パターン204d、電源電圧用貫通ビア220d及び第2電源電圧用信号パターン212dを通じて外部から第1半導体チップ100へ供給される。図3で、パッケージキャップ300が半導体チップ100、120と異なる経路に接地されるので、靜電放電ElectrostaticDischarge、ESDノイズの改善にとりより効果的である。図3で第1及び第2半導体チップ100、120には、チップ接地電圧VSS_Cと電源電圧VDDとが共通に供給される。しかし、他の実施形態において、チップ接地電圧VSS_Cと電源電圧VDDとは半導体チップに個別に供給される。即ち、第1半導体チップ100へ供給されるチップ接地電圧VSS_C及び電源電圧VDDは、第2半導体チップ120へ供給されるチップ接地電圧VSS_C及び電源電圧VDDと各々、異なる経路を通じて供給され得る。その他の実施形態において、パッケージキャップ連結用貫通ビア220sは絶縁膜で形成され得る。この場合、パッケージキャップ300は熱を放出する機能のみを果たす。次に図1の半導体パッケージ500を形成する過程を図4乃至13を参照して説明する。図4乃至図13は図1の半導体パッケージを製作する過程を順次的に示す断面図である。図4を参照すれば、先ず第1半導体チップ100を形成する過程を説明する。互に対向する第1面1aと第2面1b、及び複数の単位チップ領域A、Bを含む半導体基板又はウエハー1に複数のチップ貫通ビア5を形成する。チップ貫通ビア5と半導体基板1との間にはバリア膜3等が形成される。半導体基板1の第1面1aの上にはチップ貫通ビア5に電気的に連結される水平導電パターン7、層間絶縁膜9、層間絶縁膜9を貫通し水平導電パターン7に電気的に連結される垂直導電パターン11が形成される。層間絶縁膜9の上には、垂直導電パターン11に電気的に連結される第1チップボールランド13と、第1チップボールランド13を部分的に露出させる第1チップパッシベーション膜15が形成される。チップボールランド13には第1内部ソルダボール19が付着される。図5を参照すれば、半導体基板1の第1面1aの上に接着膜23を介してキャリヤー基板21を付着させる。図6を参照すれば、第2面1bに隣接する半導体基板1の一部分を研磨してチップ貫通ビア5の下面を露出させる。図7を参照すれば、半導体基板1を第2面1bが上に向かうように裏返す。半導体基板1の第2面1bの上に再配線工程を進行して第2チップボールランド25と第2チップパッシベーション膜27を形成する。その結果、単位チップに分離する前の、互いに物理的に連結された第1半導体チップ100を完成できる。図8を参照すれば、第1半導体チップ100となるべき単位チップ領域A、Bに各々第2半導体チップ120を搭載する。即ち、第2半導体チップ120は第1半導体チップ100に対して、例えば、第2内部ソルダボール124を介してフリップチップボンディング方式により重畳積層される。そして、第2内部ソルダボール124の間を満たす第1アンダーフィル樹脂膜126を形成する。図9を参照すれば、モールディング工程を進行して第1半導体チップ100の上にモールディング膜130を形成する。この時、モールディング膜130は第2半導体チップ120の上面を覆うように形成される。図10を参照すれば、モールディング膜130をグラインディングgrinding、研磨して第2半導体チップ120の上面を露出させる。一実施形態において、前記モールディング工程で上部金型の下面が第2半導体チップ120の上面と接するように形成する場合、第2半導体チップ120の側面を覆うけれども、第2半導体チップ120の上面を露出させるモールディング膜130をグラインディング工程無しで形成できる。図11を参照すれば、第2半導体チップ120の上面とモールディング膜130の上面とを覆う熱境界物質膜132を形成する。熱境界物質膜132は例えば、ペーストpaste方式、インクジェットプリンティング、及びスピンコーティングの方式のいずれかを用いて形成される。そして、キャリヤー基板21を取り出し、接着膜23を除去して第1内部ソルダボール19を露出させる。図12を参照すれば、切断工程を進行して第2半導体チップ120が搭載された第1半導体チップ100を含むウエハー1を単位チップ別に分割する。図13を参照すれば、パッケージ基板200を準備する。パッケージ基板200は多層印刷回路基板からなり、複数層の絶縁膜202、第1信号パターン204、第2信号パターン212、パッケージ電源層206、パッケージ接地層210、第3信号パターン208、及びパッケージ基板貫通ビア220を包含する。パッケージ基板200の上にダム140を形成する。第1内部ソルダボール19と、第2チップ接地電圧用信号パターン212c及び第2電源電圧用信号パターン212dとが接するように第1半導体チップ100をパッケージ基板200の上に搭載する。そして、複数の第1内部ソルダボール19の間を満たす第2アンダーフィル樹脂膜142を形成する。ダム140は第2アンダーフィル樹脂膜142を形成するためのアンダーフィル樹脂液が禁止領域に広がるのを防止する役割を果たす。そして、パッケージ基板200の下部に外部ソルダボール230を付着させる。再び図1を参照して、パッケージ基板200の露出された第2パッケージキャップ連結用信号パターン212sの上にパッケージ接着パターン310を形成する。パッケージ接着パターン310は導電性接着剤をペースト又はインクジェッティングして形成される。そして、パッケージ接着パターン310と接しながら、第1及び第2半導体チップ100、120を覆うようにパッケージキャップ300を被せる。この時、パッケージキャップ300は熱境界物質膜132と接するように被せられる。本実施形態では、熱境界物質膜132は図11の段階で予め形成したけれども、パッケージキャップ300を被せる直前に形成してもよい。また、外部ソルダボール230はパッケージキャップ300を被せる後に付着してもよい。以上の製造工程により図1の半導体パッケージ500を完成できる。本実施形態で、パッケージキャップ300はパッケージ基板200の歪みwarpageを防止できる。また、本実施形態による半導体パッケージ500は放熱及び電磁波遮蔽機能を有するように形成されるので、半導体モジュールmoduleレベルや母基板motherboardレベルで電磁波遮蔽や熱放出のための追加作業を必要としない。従って、後続の組立工程を単純化させることができる。<実施形態2>図14は本発明の実施形態2による半導体パッケージの断面図である。図14を参照すれば、本実施形態2による半導体パッケージ501ではパッケージキャップ連結用貫通ビア220sがパッケージ接地層210に接する。また、チップ接地電圧用貫通ビア220cもパッケージ接地層210に接する。従って、パッケージキャップ300と第1及び第2半導体チップ100、120とは同一の経路を通じて接地電圧VSSが供給される。即ち、パッケージキャップ300と第1及び第2半導体チップ100、120とは同一の経路により接地される。その結果、電磁波障害EMIをより効果的に改善できる。この点以外の構成及び製造方法は実施形態1と同様である。<実施形態3>図15は本発明の実施形態3による半導体パッケージの断面図である。図15を参照すれば、本実施形態3による半導体パッケージ502ではパッケージキャップ連結用貫通ビア220sが複数個のサブ貫通ビア240で構成される。サブ貫通ビア240は互いに垂直方向に整列しないように、即ち、上下方向にジグザグに配置される。この点以外の構成及び製造方法は実施形態1と同様である。<実施形態4>図16は本発明の実施形態4による半導体パッケージの断面図である。図16を参照すれば、本実施形態4による半導体パッケージ503で、モールディング膜131の上面は第2半導体チップ120の上面より高く、モールディング膜131の上面は熱境界物質膜132の上面と共面を成し、モールディング膜131の上面はパッケージキャップ300と接する。熱境界物質膜132は半導体パッケージの製造工程の中で固相から液相に変わるけれども、この時、モールディング膜131の上面が第2半導体チップ120の上面より高いので、モールディング膜131は熱境界物質膜132のコンテナの役割を果たす。この点以外の構成及び製造方法は実施形態1と同様である。<実施形態5>図17は本発明の実施形態5による半導体パッケージの断面図である。図17を参照すれば、本実施形態5による半導体パッケージ504では、第1半導体チップ101の幅が第2半導体チップ121の幅より狭い。この場合、半導体パッケージ504はモールディング膜を包含しない。この点以外の構成及び製造方法は実施形態1と同様である。ただし、第2半導体チップ121を分離する前の半導体基板に分離済の第1半導体チップ101を搭載する。<実施形態6>図18は本発明の実施形態6による半導体パッケージの断面図である。図18を参照すれば、本実施形態6による半導体パッケージ505ではパッケージ基板200の上に1つの半導体チップ122が搭載される。この場合、半導体パッケージ505はモールディング膜を包含しないことができる。その以外の構成及び製造方法は実施形態1と同一/類似であり得る。<実施形態7>図19は本発明の実施形態7による半導体パッケージの断面図である。図19を参照すれば、本実施形態7による半導体パッケージ506ではパッケージキャップ301に外部に突出した多数のフィン302が形成される。その結果、パッケージキャップ301は熱放出機能を極大化できる。この点以外の構成及び製造方法は実施形態1と同様である。<実施形態8>図20は本発明の実施形態8による半導体モジュールの断面図である。図20を参照すれば、本実施形態8による半導体モジュール600では図1を参照して説明された半導体パッケージ500がモジュール基板530に搭載され、半導体パッケージ500を覆うモジュールキャップ510が存在する。モジュールキャップ510はモジュール接着パターン520によってモジュール基板530の上に接着及び固定され得る。モジュールキャップ510と半導体パッケージ500の上面との間にはモジュール熱境界物質膜512が介在する。モジュール基板530は多層の印刷回路基板であり、内蔵する第1モジュール接地層540、第2モジュール接地層542、及びモジュール電源層544を包含する。第1モジュール接地層540はパッケージキャップ300と電気的に連結され、キャップ接地電圧VSS_Sが供給される。本実施形態で、モジュールキャップ510は第1モジュール接地層540と電気的に連結され、キャップ接地電圧VSS_Sが供給される。第2モジュール接地層542は第1及び第2半導体チップ100、120と電気的に連結され、チップ接地電圧VSS_Cが供給される。モジュール電源層544は第1及び第2半導体チップ100、120と電気的に連結され、電源電圧VDDが供給される。本実施形態で、モジュールキャップ510とパッケージキャップ300とは共通に第1モジュール接地層540に電気的に連結されたけれども、各々別に他の層に連結してもよい。その場合、モジュールキャップ510とパッケージキャップ300とに供給される接地電圧は互いに異なる経路を通じて供給される。図21は図20の半導体モジュールで熱伝達を示す。図21を参照すれば、第1及び第2半導体チップ100、120で発生した熱は主に矢印401に沿って伝達される。第2半導体チップ120で発生した熱はその上部に位置するパッケージ熱境界物質膜132、パッケージキャップ300、モジュール熱境界物質膜512及びモジュールキャップ510を通じてモジュール基板530へ放出される。モジュールキャップ510の存在によって熱放出効果と電磁波遮断効果とを極大化できる。<実施形態9>図22は本発明の実施形態9による概略的な半導体モジュールのブロック図である。図22を参照すれば、本実施形態9による半導体モジュール601はモジュール基板530に搭載される半導体パッケージ500と電源調節部Powermanagementunit550を含む。半導体パッケージ500はパッケージキャップ連結用ソルダボール230s、チップ接地電圧用ソルダボール230c、及び電源電圧用ソルダボール230dを含む。電源調節部550は第1端子562と第2端子564とを含む。本実施形態で、パッケージキャップ連結用ソルダボール230sは電源調節部550を通らず、直ちにグラウンドレベルに接地される。電源電圧用ソルダボール230dには電源調節部550の第1端子562を通じて電源電圧VDDが供給される。チップ接地電圧用ソルダボール230cには電源調節部550の第2端子564を通じてチップ接地電圧VSS_Cが供給される。本実施形態が適用された半導体パッケージ500の構成及び製造方法は実施形態1を参照して説明された構成及び製造方法と同様である。本実施形態による半導体モジュール601は例えばテレビジョンのような有線電子装置に適用される。<実施形態10>図23は本発明の実施形態10による概略的な半導体モジュールのブロック図である。図23を参照すれば、本実施形態10による半導体モジュール602はモジュール基板530に搭載される半導体パッケージ500と電源調節部550とを含む。半導体パッケージ500はパッケージキャップ連結用ソルダボール230s、チップ接地電圧用ソルダボール230c、及び電源電圧用ソルダボール230dを含む。電源調節部550は第1端子562、第2端子564及び第3端子566を含む。本実施形態で、電源電圧用ソルダボール230dには電源調節部550の第1端子562を通じて電源電圧VDDが供給される。チップ接地電圧用ソルダボール230cには電源調節部550の第2端子564を通じてチップ接地電圧VSS_Cが供給される。パッケージキャップ連結用ソルダボール230sには電源調節部550の第3端子566を通じてキャップ接地電圧VSS_Sが供給される。本実施形態が適用された半導体パッケージ500の構成及び製造方法は実施形態1を参照して説明された構成及び製造方法と同様である。本実施形態による半導体モジュール602は例えばテレビジョンのような有線電子装置に適用される。<実施形態11>図24は本発明の実施形態11による概略的な半導体モジュールのブロック図である。図24を参照すれば、本実施形態11による半導体モジュール603はモジュール基板530に搭載される半導体パッケージ501と電源調節部550とを含む。半導体パッケージ501はパッケージキャップ連結用ソルダボール230s、チップ接地電圧用ソルダボール230c、及び電源電圧用ソルダボール230dを含む。電源調節部550は第1端子562及び第2端子564を含む。本実施形態で、電源電圧用ソルダボール230dには電源調節部550の第1端子562を通じて電源電圧VDDが供給される。チップ接地電圧用ソルダボール230cとパッケージキャップ連結用ソルダボール230sとには電源調節部550の第2端子564を通じて接地電圧VSSが供給される。本実施形態が適用された半導体パッケージ501の構成及び製造方法は実施形態1を参照して説明された構成及び製造方法と同様である。本実施形態による半導体モジュール603は例えば携帯電話機のような無線電子装置に適用される。上述した各種の半導体パッケージ技術は電子装置又は電子システム一般に適用できる。図25は本発明の技術が適用された半導体パッケージを含む電子装置の例を示すブロック図である。図25を参照すれば、電子装置1300は制御器1310、入出力装置1320及び記憶装置1330を包含する。制御器1310、入出力装置1320及び記憶装置1330はバス1350を通じて結合される。バス1350はデータが移動する通路である。例えば、制御器1310は少なくとも1つのマイクロプロセッサー、デジタル信号プロセッサー、マイクロコントローラー、及びこれらと同等の機能を遂行できる論理素子の中で、少なくともいずれか1つを包含する。制御器1310及び記憶装置1330は本発明による半導体パッケージを包含する。入出力装置1320はキーパッド、キーボード及び表示装置displaydevice等から選択された少なくとも1つを包含する。記憶装置1330はデータを格納する装置である。記憶装置1330はデータ、及び/又は制御器1310によって実行される命令語等を格納する。記憶装置1330は揮発性記憶素子及び/又は不揮発性記憶素子を包含する。又は、記憶装置1330はフラッシュメモリーにより形成され得る。例えば、モバイル機器やデスクトップコンピュータコンピューターのような情報処理システムには本発明の技術が適用されたフラッシュメモリーを装着できる。このようなフラッシュメモリーは半導体ディスク装置SSDを構成できる。この場合、電子装置1300は大容量のデータを前記フラッシュメモリーシステムに安定的に格納できる。電子システム1300は通信ネットワークへデータを伝送するか、或いは通信ネットワークからデータを受信するためのインターフェイス1340をさらに包含する。インターフェイス1340は有線又は無線形態のいずれかである。例えば、インターフェイス1340はアンテナ又は有無線トランシーバー等を包含できる。そして、図示しないが、電子装置1300には応用チップセットApplicationChipset、カメライメージプロセッサーCameraImageProcessor:CIS、及び入出力装置等がさらに提供され得ることはこの分野の当業者に明確であろう。電子装置1300はモバイルシステム、個人用コンピューター、産業用コンピューター又は多様な機能を遂行するロジックシステム等において具現化できる。例えば、前記モバイルシステムは個人携帯用情報端末機PDA、PersonalDigitalAssistant、携帯用コンピューター、ウェブタブレットwebtablet、モバイルフォンmobilephone、無線フォンwirelessphone、ラップトップlaptopコンピューター、メモリーカード、デジタルミュージックシステムdigitalmusicsystem、及び情報伝送/受信システムの中の、いずれか1つであり得る。電子装置1300が無線通信を遂行できる装備である場合に、電子装置1300は例えば、CDMA、GSM登録商標、NADC、E-TDMA、WCDAM、CDMA2000のような第3世代通信システムのような通信インターフェイスプロトコル下で使用できる。以上の詳細な説明の目的は本発明を例示することにあり、従って前述した内容は本発明の望ましい実施形態の説明に過ぎず、本発明は多様な他の組み合わせ、変更、及び環境下で適用できる。即ち、本発明は、本明細書に開示された発明の概念の範囲、上述した開示内容と均等な範囲及び/又は当業界の技術又は知識の範囲内で変更又は修正が可能である。前述した実施形態は本発明を実施するに際して、典型的な状態を説明するためのものであり、本発明の利用に際して、当業界に周知の他の状態における実施、及び発明の具体的な適用分野と用途で要求される多様な変更が可能である。従って、以上の発明の詳細な説明は、そこに開示された実施状態に本発明を限定しようとするものでは決してない。換言すれば添付された請求の範囲は他の実施状態も含むと解釈されなければならない。