主面の面方位が100の半導体基板に、内面にゲート酸化膜を介してゲート電極が埋設される平行ストライプ状表面パターンの複数トレンチを有し、前記複数トレンチ間にそれぞれ挟まれる半導体基板の表層には、前記トレンチの側壁面に接する、第2導電型ベース領域と該領域の表層に配置される第1導電型エミッタ領域とからなるセル領域が、所定の表面間隔をおいて配置され、かつ隣接するトレンチ間の半導体基板の表面では、前記セル領域と半導体基板の表面とが交互に配置される配置パターンを有し、前記セル領域を挟む平行トレンチ部分の表面間隔が前記セル領域を挟まない平行トレンチ部分の表面間隔より広くされるとともに、前記トレンチの表面間隔の異なる平行トレンチ部分同士は斜行トレンチ部分によって交差すること無く連結されるトレンチ表面パターンを備え、前記平行トレンチ部分の側壁面の面方位が、前記主面の面方位100と直交する等価な面方位{100}であることを特徴とするトレンチ絶縁ゲート型半導体装置。前記斜行トレンチ部分の側壁面の面方位が{110}であることを特徴とする請求項1記載のトレンチ絶縁ゲート型半導体装置。前記トレンチ絶縁ゲート型半導体装置がトレンチ型絶縁ゲートバイポーラトランジスタであることを特徴とする請求項1または2記載のトレンチ絶縁ゲート型半導体装置。しかしながら、前記図3に記載のトレンチ型IGBTは、以下3つの問題がある。その1はトレンチ間に挟まれた領域の内、p型ベース領域3およびn型エミッタ領域4からなるセル領域部分はそれらを形成するためのフォトリソグラフィ工程におけるアライメントの制約により微細化に制限があるので、トレンチ間の間隔を狭めチャネル密度を増加させることには限界がある。その2はトレンチ間に挟まれた領域の内、前記セル領域が形成されない部分ではオフ時の電界強度が大きくなり易いため、この部分で設計耐圧より低い耐圧でブレークダウンすることがある。その3は、図2に示すように、シリコン半導体基板の表面から垂直方向に形成された複数本のトレンチ19の表面間隔が部分的に一定でない表面パターンを有するトレンチ型IGBTでは、トレンチ19の側壁面紙面に垂直方向の面方位が場所によって異なる。一般的にシリコン酸化膜の成長速度はシリコン半導体基板の面方位により異なるので、前記図2に示すトレンチ型IGBTでは、場所によって異なる酸化膜厚を有することになる。例えば、シリコン半導体基板の面方位110は面方位111や100に比べてシリコン原子の面密度が高いので、酸化レートは速い。これら三つの面方位における酸化レートは速い方から110>111>100の順になる。例えば、面方位110の酸化レートは面方位100の約1.3~2倍であるとされている。面方位110の酸化レートが速いということは、前述の三つの面方位に対して同時に酸化をすると110面の酸化膜の膜厚が最も厚くなり、100面の酸化膜の膜厚が最も薄くなる。このトレンチ型IGBTを、面方位が100の通常のシリコン半導体基板を用いて製造する場合、前記セル領域に接するトレンチ側壁面の面方位が110であると、トレンチの表面パターンが所定の角度で折れ曲がる部分のトレンチ側壁面の面方位は110とは異なる。従って、前記折れ曲がる部分のトレンチ側壁面の膜厚は、前述のようにセル領域に接するトレンチ側壁面の酸化膜より薄くなる。よって、ゲート酸化膜の絶縁耐圧はこの薄い膜厚部分で決まるので、このトレンチ型IGBTの順方向耐圧が低くなる。さらに酸化膜が薄いことにより、ゲートとコレクタ電極間の容量が増加するという問題が発生する。本発明は以上説明した点に鑑みてなされたものであり、本発明の目的は、セル領域が接する平行トレンチ部分と接しない平行トレンチ部分の表面間隔が異なるトレンチ表面パターンを有していても、耐圧低下がなく、低オン電圧が得られるトレンチ絶縁ゲート型半導体装置を提供することである。本発明は、前記発明の目的を達成するために、主面の面方位が100の半導体基板に、内面にゲート酸化膜を介してゲート電極が埋設される平行ストライプ状表面パターンの複数トレンチを有し、前記複数トレンチ間にそれぞれ挟まれる半導体基板の表層には、前記トレンチの側壁面に接する、第2導電型ベース領域と該領域の表層に配置される第1導電型エミッタ領域とからなるセル領域が、所定の表面間隔をおいて配置され、かつ隣接するトレンチ間の半導体基板の表面では、前記セル領域と半導体基板の表面とが交互に配置される配置パターンを有し、前記セル領域を挟む平行トレンチ部分の表面間隔が前記セル領域を挟まない平行トレンチ部分の表面間隔より広くされるとともに、前記トレンチの表面間隔の異なる平行トレンチ部分同士は斜行トレンチ部分によって交差すること無く連結されるトレンチ表面パターンを備え、前記平行トレンチ部分の側壁面の面方位が、前記主面の面方位100と直交する等価な面方位{100}であるトレンチ絶縁ゲート型半導体装置とする。前記斜行トレンチ部分の側壁面の面方位が{110}であることが好ましい。また、前記トレンチ絶縁ゲート型半導体装置がトレンチ型絶縁ゲートバイポーラトランジスタであることがより好ましい。第2導電型ベース領域と該領域の表層に配置される第1導電型エミッタ領域とからなるセル領域が接するトレンチの平行部分と接しないトレンチの平行部分の表面間隔が異なるトレンチ表面パターンであっても、耐圧低下がなく、低オン電圧が得られるトレンチ絶縁ゲート型半導体装置を提供することができる。以下、本発明にかかるトレンチ絶縁ゲート型半導体装置の実施例について、図面を参照して詳細に説明する。本発明はその要旨を超えない限り、以下に説明する実施例の記載に限定されるものではない。図1に、本発明のトレンチ絶縁ゲート型半導体装置にかかる実施例1として、トレンチ型IGBTの活性領域の一部の表面パターン図であるa及びaのB-B線断面図であるbを示す。本発明にかかるトレンチ型IGBTは、前記活性領域と、該活性領域の外周を取り巻く、図示しない耐圧構造部とを有している。この耐圧構造部は通常、高耐圧化するために、ガードリング、フィールドプレート及びリサーフ等の公知の電界緩和機構を組み合わせた耐圧構造を備えるが、本発明を説明するためには必ずしもその詳細を必要としないので、これ以降、耐圧構造部については特には説明せず、活性領域についてのみ説明することとする。前記図1bに示すように、100面を主面とするp型で高濃度のシリコン半導体基板1と、その表面にエピタキシャル成長により形成される低濃度のn-型ドリフト層2からなるシリコンウエハの表面に、選択的にp型ベース領域3が形成され、さらにそのp型ベース領域3の表層に選択的にn型エミッタ領域4が形成される。これらp型ベース領域3とn型エミッタ領域4を併せて、セル領域とする。シリコンウエハの前記n型エミッタ領域4表面から前記p型ベース領域3を貫通する深さのトレンチ9を複数形成する。このトレンチ9内面に形成されるにゲート酸化膜を介して多結晶シリコンゲート電極を充填し、トレンチゲート構造を形成する。前述の製造方法において、先にトレンチゲート構造を形成してからp型ベース領域3およびn型エミッタ領域4を形成する製造方法とすることもできる。この実施例1のトレンチ型IGBTでは、複数のトレンチ9の表面パターンの長手方向の間に挟まれるn-型ドリフト層2の表層部分をメサ領域2aと呼称する。また、シリコンウエハには100面と直交する{100}面のオリフラオリエンテーションフラットが設けられている。このオリフラを用いて前記複数のトレンチ9間の表面間隔の幅広部分の長手方向に平行な面トレンチ側壁面を、主面の100面とオリフラの{100}面との両方の面に直交する等価な面{100}の一つとするようにトレンチの表面パターンを配置する。前記{100}面のオリフラと等価な{100}面を前記トレンチの主要部の側壁面として備えるトレンチは、フォトリソグラフィにより形成した酸化膜パターンをマスクとして公知の技術である異方性エッチングなどにより容易に形成することができる。ただし、トレンチ側壁面となる{100}面は異方性エッチングなどで5μm程度の深さに形成する際に、結果的に、前述の{100}面から少しずれることはあり得るが、酸化膜の膜厚が後述の斜行トレンチの側壁面の酸化膜膜厚より薄い範囲ならば、本発明に含まれる。また、このような表面パターンのトレンチを形成する際に必要なフォトリソグラフィ工程は、通常、シリコンウエハの上端または下端にオリフラ面を配置してシリコンウエハの向きを一定にして行われる。このようにすると前述の異方性エッチングにより前述のトレンチの表面パターンを形成する際に、トレンチの長手方向がシリコンウエハの上下方向になるので、シリコンウエハを直立させて洗浄工程などを実施する際に、洗浄液などが流れ易くなるメリットもあるので、好ましい。また、図1a、bに示すように、前記複数のトレンチ9の{100}面からなる側壁面は、トレンチ9間の前記メサ領域2aの表層に設けられる前述のn型エミッタ領域4とp型ベース領域3からなるセル領域に接する幅広の平行トレンチ部分9aと、前記メサ領域2aの表層にのみ接する幅狭の平行トレンチ部分9aとを有するトレンチパターンを必要とする。幅狭の平行トレンチ部分9aとする理由は、この幅狭の平行トレンチ部分9aすなわち、前記セル領域が形成されていない部分間のメサ領域2aをオフ電圧時に低耐圧で空乏化させるためである。さらに、前述の複数の幅狭と幅広の平行トレンチ部分9aとをそれぞれ交差させないように連結させるために、トレンチ9の表面パターンは図1に示すように一直線ではなく折れ曲がった部分を有している。この折れ曲がった部分を以降、斜行トレンチとする。複数のトレンチ9で、前述のように平行トレンチ9a部分の側壁面は、シリコン半導体基板主面の100面と{100}面のオリフラとの両方の面に直交しかつ等価な{100}面にされている。しかし、幅の広いトレンチ表面間隔部分の平行トレンチ9aと幅の狭いトレンチ表面間隔部分の平行トレンチ9aとを連結する斜行トレンチ9b部分は{100}面にはならない。例えば、この斜行トレンチ9bが平行トレンチ9aと成す角度が45度の場合、前記斜行トレンチ9bは{110}面となる。{110}面は酸化レートが他の{100}面、{111}面より大きいので、斜行トレンチ9bが平行トレンチとなす角度は45度が好ましいが、45度をはずれると膜厚が厚くなることにより得られる効果も小さくなるが、0度を超え、90度未満の範囲から選ぶことができる。0度では従来と変わらず、90度に近くなると、エッジ効果が出て角の稜線部分の酸化膜の膜厚が薄くなり易いので、好ましくない。前述のように、表面間隔が広い部分の平行トレンチ部分9aの間では、前記セル領域が平行トレンチ部分9aの側壁面に接しているので、このセル領域のゲート酸化膜5の膜厚は所望のゲートしきい値電圧を得るために必要な膜厚に設計的に決められ、その設計膜厚となるような酸化膜の形成プロセス条件が決められる。このゲート酸化膜5が形成される平行トレンチ側壁面の面方位が{100}であって、斜行トレンチ9bの側壁面の面方位が{110}である場合、ゲート酸化膜としてはいずれも同時に形成されるので、この前記斜行トレンチ9bの側壁面のゲート酸化膜5aの膜厚の方が前記セル領域部分のゲート酸化膜5の膜厚より厚くなる。なぜならば、熱酸化膜の膜厚は前述のように、110面が100より約1.3倍~2倍程度成長速度が速く、厚くなるからである。仮に前記斜行トレンチ9bの側壁面の面方位が110より少し外れている場合でも、面方位100のゲート酸化膜5の膜厚よりは厚くすることができる。従って、前記斜行トレンチ9bの間の表面間隔が広くて、オフ電圧時に電界が高くなっても、酸化膜厚が厚く絶縁耐圧も高いので、耐圧低下は生じ難い。低濃度のn-型ドリフト層2の露出表面と前記セル領域とがメサ領域2aの表面に交互に表れるようにp型ベース領域3が分散配置される。このp型ベース領域3はトレンチ9の前記長手方向に直交する方向についても、トレンチ9を挟んでn-型ドリフト層2とp型ベース領域3がメサ領域2aの表面に交互に配置され、p型ベース領域3またはセル領域が市松模様のような表面パターンで活性領域全体に配置される。このように、p型ベース領域3を市松模様のような表面パターンに配置することが、p型ベース領域3が活性領域の表面全体に均等に分散配置されることに繋がるので、オフ電圧時の電界分布も均等となり、素子耐圧の低下を防ぐことができるので好ましい。トレンチ9の内部には、ゲート酸化膜5を介して、制御用電極として多結晶シリコンからなるゲート電極6がCVDなどにより充填されている。このゲート電極6の上部およびメサ領域2aの表面にn-型ドリフト層2が露出する部分の上部には、これらの部分の表面を覆うように層間絶縁膜7が形成されている。さらにその上部には、セル領域のn型エミッタ領域4とp型ベース領域3の表面に共通に接触するエミッタ電極8が覆っているが、図1bでは層間絶縁膜7上にはエミッタ電極8は覆っていない図として省略されて描かれている。以上説明した実施例1によれば、微細化パターンの制約となっていたセル領域などの活性領域については、パターンを微細化せずに従来の面積を維持したままチャネル密度だけを増加させることができるのでオン電圧低下ができる。また、オフ電圧時にトレンチ底部で電界強度が最も大きくなり易い斜行トレンチ部分については、その部分の酸化膜厚の増加により緩和させることができるので、より薄いウエハ厚さでも所定の耐圧を出すことができ、オン電圧の低下が図れる。また、トレンチ間の表面間隔の幅が変化する斜行トレンチ部分の側壁面に形成されるゲート酸化膜を厚くすることができるので、この部分での絶縁破壊耐量の低下をふせぎ、ゲートとコレクタ間の容量増加も抑制することができる。