素子形成領域と前記素子形成領域を取り囲むスクライブ領域を有する半導体基板と、前記素子形成領域内の外周部に設置され、該素子形成領域を取り囲むように配置されるシールリングと、前記素子形成領域の最上層を被覆するパッシベーション膜と、前記パッシベーション膜上に形成される一層または二層からなる樹脂層と、を備え、前記樹脂層が前記シールリングの内側の前記素子形成領域上に形成されることを特徴とする半導体装置。前記スクライブ領域に前記素子形成領域を取り囲む形でパッシベーション膜除去溝が形成されることを特徴とする請求項1に記載の半導体装置。前記スクライブ領域にTEG領域が形成されていることを特徴とする請求項1または請求項2に記載の半導体装置。前記素子形成領域と前記TEG領域に挟まれた前記スクライブ領域にパッシベーション膜除去溝が形成されることを特徴とする請求項3に記載の半導体装置。前記パッシベーション膜除去溝の底面から前記半導体基板内まで延在するクラック阻止用トレンチが形成されることを特徴とする請求項4に記載の半導体装置。素子形成領域と前記素子形成領域を取り囲むスクライブ領域を有する半導体基板であって、前記素子形成領域内の外周部に設置され、該素子形成領域を取り囲むように配置するシールリングを形成する工程と、前記素子形成領域の最上層を被覆するパッシベーション膜を形成する工程と、前記パッシベーション膜上に一層または二層からなる樹脂層を形成する工程と、を有し、前記樹脂層を前記シールリングの内側の前記素子形成領域上に形成することを特徴とする半導体装置の製造方法。前記スクライブ領域に前記素子形成領域を取り囲む形でパッシベーション膜除去溝を形成することを特徴とする請求項6に記載の半導体装置の製造方法。前記スクライブ領域にTEG領域を形成することを特徴とする請求項6または請求項7に記載の半導体装置の製造方法。前記素子形成領域と前記TEG領域に挟まれた前記スクライブ領域にパッシベーション膜除去溝を形成することを特徴とする請求項8に記載の半導体装置の製造方法。前記パッシベーション膜除去溝の底面から前記半導体基板内まで延在するクラック阻止用トレンチを形成することを特徴とする請求項9に記載の半導体装置の製造方法。上記特許文献1に開示された図5に示す絶縁膜除去溝21aにより、TEG領域15の絶縁膜4等に入ったクラックが、素子形成領域18aの絶縁膜4等まで延在することを防止することができる。しかし、ウエハをダイシングする場合、スクライブライン19を中心に最適なブレード厚のダイシングブレードで最適なダイシング条件でダイシングするにもかかわらず、図5に示すように、半導体基板1にクラック20が入る場合がある。クラック20は絶縁膜4等に発生するのではないので、半導体基板1に発生するため絶縁膜除去溝21aによって、その進行を止めることはできない。その結果、クラック20は、素子形成領域18a内まで侵入する場合があり、不純物拡散層等まで到達すると素子特性を劣化させる。ダイシング時に半導体基板1に入るクラック20は、図5に示す場合に限られず、従来例に於いても図4に示すように発生する場合がある。係るクラック20は半導体基板1に発生するので半導体基板1の上部から、その存在を確認しにくい。従って、クラック20の発生したWLPを外観検査で不良として除去することが難しい。また、ダイシング時には、図5に示すTEG領域15が殆どダイシングで除去される状態となり、スクライブ領域18bの半導体基板1と接着する第1樹脂層6の端部にダイシングブレードが当たり、半導体基板1と接着している第1樹脂層6が剥離して外観不良となる場合もある。同様に、従来例を示す図4に於いても、第1樹脂層6が剥離して外観不良となる場合もある。図5の半導体基板1または従来例の図4の絶縁膜4と接触する第1樹脂層6の端部は、該第1の樹脂層6をポリイミド等の流動性のある材料を塗布して形成することから、樹脂だれが起こりやすく、スクライブ領域18b内をスクライブライン19側に拡がりやすく、ダイシングブレードに当たりやすくなる。半導体基板1にダイシングに伴うクラック20が発生した場合でも外観検査で除去できるようにすること、第1樹脂層6がその端部から剥がれる外観不良の発生を撲滅すること、究極的にはクラック20が素子形成領域18a内まで延在できないようにすることが必要になる。本発明の半導体装置は、素子形成領域と前記素子形成領域を取り囲むスクライブ領域を有する半導体基板と、前記素子形成領域内の外周部に設置され、該素子形成領域を取り囲むように配置されるシールリングと、前記素子形成領域の最上層を被覆するパッシベーション膜と、前記パッシベーション膜上に形成される一層または二層からなる樹脂層と、を備え、前記樹脂層が前記シールリングの内側の前記素子形成領域上に形成されることを特徴とする。また、本発明の半導体装置は、前記スクライブ領域に前記素子形成領域を取り囲む形でパッシベーション膜除去溝が形成されることを特徴とする。また、本発明の半導体装置は、前記スクライブ領域にTEG領域が形成されていることを特徴とする。また、本発明の半導体装置は、前記素子形成領域と前記TEG領域に挟まれた前記スクライブ領域にパッシベーション膜除去溝が形成されることを特徴とする。また、本発明の半導体装置は、前記パッシベーション膜除去溝の底面から前記半導体基板内まで延在するクラック阻止用トレンチが形成されることを特徴とする。また、本発明の半導体装置の製造方法は、素子形成領域と前記素子形成領域を取り囲むスクライブ領域を有する半導体基板であって、前記素子形成領域内の外周部に設置され、該素子形成領域を取り囲むように配置するシールリングを形成する工程と、前記素子形成領域の最上層を被覆するパッシベーション膜を形成する工程と、前記パッシベーション膜上に一層または二層からなる樹脂層を形成する工程と、を有し、前記樹脂層を前記シールリングの内側の前記素子形成領域上に形成することを特徴とする。また、本発明の半導体装置の製造方法は、前記スクライブ領域に前記素子形成領域を取り囲む形でパッシベーション膜除去溝を形成することを特徴とする。また、本発明の半導体装置の製造方法は、前記スクライブ領域にTEG領域を形成することを特徴とする。また、本発明の半導体装置の製造方法は、前記素子形成領域と前記TEG領域に挟まれた前記スクライブ領域にパッシベーション膜除去溝を形成することを特徴とする。また、本発明の半導体装置の製造方法は、前記パッシベーション膜除去溝の底面から前記半導体基板内まで延在するクラック阻止用トレンチを形成することを特徴とする。本発明の半導体装置及びその製造方法によれば、ウエハをダイシングしてWLPを個別化するとき、半導体基板に入ったクラックが素子形成領域に延在したとしても外観検査で除去することができる。または、クラックが素子形成領域まで延在することを防止することができる。更に、スクライブ領域に樹脂層が形成されないので樹脂剥がれ不良も解消する。第1の実施形態本実施形態の半導体装置及びその製造方法について、図1に基づいて、以下に説明する。従来例を示す図4との相違点は、第1樹脂層6及び第2樹脂層22のバンプ電極11側と反対側の端部の位置である。従来は、図4に示したように、第1樹脂層6は、素子形成領域18a上からパッシベーション膜除去溝21上の一部まで延在し被覆し、絶縁膜4と接触している。また、第2樹脂層22は、スクライブ領域18bまで延在することなく素子形成領域18aを被覆するが、シールリング17の外側まで延在している。それに対して、本実施形態では、図1に示すように、第1樹脂層6、第2樹脂層22のいずれもスクライブ領域18bまで延在することがなく、シールリング17より内側の素子形成領域18aのみを被覆している点で異なる。この場合、スクライブ領域18bは素子形成領域18aを取り囲んで形成されている。また、シールリング17は、素子形成領域18a内の外周部に設置され、素子形成領域18aを取り囲むように配置されている。スクライブ領域18bをスクライブライン19を中心として、ダイシングしたときスクライブ領域18bの半導体基板1にクラック20が入る可能性があることは図4に示す従来例と変わらない。従って、スクライブ領域18bの半導体基板1に入ったクラック20が素子形成領域18aまで延在する可能性があることも図4に示す従来例と変わらない。しかし、本実施形態では図1に示すように、膜厚が厚く、光の透過性の悪い第1の樹脂層6、第2の樹脂層22それぞれの端部がシールリング17より内側の素子形成領域18aまで後退しているため、樹脂層6、樹脂層22で被覆されていないシールリング17の下方近辺の領域までは、外観検査工程でクラック20の有無の識別が可能になる。従って、クラック20の入ったWLPは不良品として除去できるので信頼性上の懸念が払拭される。また、樹脂層6、樹脂層22のいずれもが、シールリング17の内側の素子形成領域18a上に形成され、スクライブ領域18bに形成されないことから、従来問題になっていたスクライブ領域18b上の第1樹脂層6の端部が、ダイシングブレードに当たり樹脂層剥がれが発生するという問題も解消される。本実施形態の半導体装置の製造方法は、図4に示す従来の半導体装置と同様なので、以下に図1に基づいて簡単に説明する。先ず、必要な不純物拡散層等が形成された半導体基板1に熱酸化等により第1の絶縁膜2を形成する。次に、該第1の絶縁膜に所定のフォトエッチング工程を経てコンタクトホールを形成する。次に、所定の方法で第1の絶縁膜2上に、該コンタクトホールを介して、半導体基板1と接続するアルミニュームAl等からなる第1の配線層7を形成する。また、同時にアルミニュームAl等からなる第1のシールリング12及び第1のTEG配線層31を形成する。この場合、第1の絶縁膜にコンタクトホールを形成して、該コンタクトホールを介して、第1のシールリング12を半導体基板1と接続させても良い。次に、第1の配線層7を含む半導体基板1上にCVD法等の所定の方法で第2の絶縁膜3を堆積する。次に、第2の絶縁膜3に所定のフォトエッチング工程を経てスルーホールを形成し、該スルーホールを介して、所定の方法で第1の配線層7と接続する第2の配線層8、第1のシールリング12と接続する第2のシールリング13、及び第1のTEG配線層31と接続する第2のTEG配線層32を形成する。次に、第2の配線層8を含む半導体基板1上にCVD法等の所定の方法で第3の絶縁膜4を堆積する。次に、第3の絶縁膜4に所定のフォトエッチング工程を経てスルーホールを形成し、該スルーホールを介して、所定の方法で第2のシールリング13と接続する第3のシールリング14、及び第2のTEG配線層32と接続する第3のTEG配線層33を形成する。同時に、第3の配線層9も形成する。第3の配線層9は第2の配線層8または第1の配線層7に不図示のスルーホールを介して接続される。更に、多層構造をとる場合は同様の工程を経て、多層構造を形成するが、三層構造の場合は第3の配線層9等を含む半導体基板1上にシリコン窒化膜等からなるパッシベーション膜5を所定のCVD法により堆積する。その後、スクライブ領域18bのパッシベーション膜5に所定のフォトエッチング工程を経て、パッシベーション膜除去溝21を形成し、該パッシベーション膜除去溝21に絶縁膜4を露出させる。その後、ポリイミド等の樹脂膜をパッシベーション膜5上に塗布し、所定のフォトエッチング工程を経てシールリング17の内側の素子形成領域18aを被覆する第1の樹脂層6を形成する。次に、第1の樹脂層6上の所定の領域に、銅Cu等からなる再配線層10を、所定のめっき法等により形成する。再配線層10は第1の樹脂層6及びパッシベーション膜5等に形成されたスルーホール不図示を介して第3の配線層9等に接続される。次に、第1の樹脂層6を含む半導体基板1の上にポリイミド等の樹脂膜を塗布し、所定のフォトエッチング工程を経てシールリング17の内側の素子形成領域18aを被覆し、再配線層10上の一部に開口を有する第2の樹脂層22を形成する。最後に、第2の樹脂層22から一部が露出する再配線層10にめっき法等によりはんだバンプ11等を形成する。この結果、第1の樹脂層6、第2の樹脂層22のいずれもが、第1~第3のシールリング12~14が連結したシールリング17の内側の素子形成領域18aのみに形成されることから、仮に、スクライブ領域18bから延在する半導体基板1のクラック20が、シールリングの下方近辺の領域に存在したとしても認識することができ、外観検査で容易に除去できる。本実施形態のWLPに、PCTPressureCookerTest等の信頼性テストを実施したが、従来品に比べて遜色のない結果となり、信頼性上、実用的に問題とならないことが確認出来た。第1の樹脂層6等により素子形成領域18aの側壁が被覆されていないが、素子形成領域18aの最外周部をシールリング17で取り囲んでいることが信頼性確保に寄与しているものと判断される。図2は、図1における第1の樹脂層6が存在せず、パッシベーション膜5上に直接樹脂層22aを形成した実施形態である。先ず、パッシベーション膜5に所定のフォトエッチング工程を経て開口部を形成し、第3の配線層9の一部を露出させる。次に、所定のめっき法により、露出した第3の配線層9上にニッケルNi層等を、さらに該ニッケルNi層等上に金Au層をめっきして、表面層が金Au層となるめっき電極23を形成する。めっき電極23は図1の再配線層10に相当する。次に、めっき電極23を含むパッシベーション膜5上にポリイミド等からなる樹脂膜を塗布し、所定のフォトエッチング工程を経て、めっき電極23の一部に開口を有し、シールリング17の内側の素子形成領域18aを被覆する樹脂層22aが形成される。その後、所定のめっき法等によりめっき電極23上にはんだバンプ11等を形成する。この場合も、シールリング17領域より外側が樹脂層22aで被覆されていないため、ダイシング時にスクライブ領域18bに発生した半導体基板1のクラック20が、シールリング17の下方近辺の領域にまで延在してきたとしても、外観検査で除去することができる。第2の実施形態本実施形態について、図3に基づき以下に説明する。本実施形態と従来例を示す図4との相違点は、従来例ではスクライブ領域18bにパッシベーション膜除去溝21のみを形成するのに対して、本実施形態では、パッシベーション膜除去溝21から半導体基板1内に延在するクラック阻止用トレンチ24を形成した点である。クラック阻止用トレンチ24の深さ、幅は、ダイシング条件等を考慮して、ダイシング時に半導体基板1に入ったクラック20が素子形成領域18aに到達するのを遮断できる適切な深さ等にする。係る構成のクラック阻止用トレンチ24を形成することにより、ダイシング時にスクライブ領域18bの半導体基板1に発生するクラック20の進行を該クラック阻止用トレンチ24で阻止し、該クラック20が素子形成領域18a側の半導体基板1に延在するのを防止することができる。また、絶縁膜4等もスクライブ領域18bと素子形成領域18a間をクラック阻止用トレンチ24で分断されることから、TEG領域15の絶縁膜4等に入ったクラックが素子形成領域18aの絶縁膜4等に延在するのを阻止することができる。従って、原則、半導体基板1に対するクラック外観検査も不要になるので、第1の樹脂層6もスクライブ領域18bの半導体基板1上まで形成する事が可能になる。この場合、第1の樹脂層6は、スクライブ領域18bに形成されたクラック阻止用トレンチ24の底面の半導体基板1に加え、該クラック阻止用トレンチ24の半導体基板1の側壁とも接着することになる。従って、第1の樹脂層6と半導体基板1の接着面積が増え接着強度が増すので、ダイシング時に第1の樹脂層6が半導体基板1から剥がれることもなくなり、この点でも図4に示す従来例に比して有利になる。なお、第1の実施形態と同様に、第1の樹脂層6、第2の樹脂層22の端部をシールリング17の内側としても良い。クラック阻止用トレンチ24は、例えば、第1の実施形態で示したパッシベーション膜除去溝21の形成に続いて、所定の異方性エッチングにより絶縁膜4等及び半導体基板1をエッチングすることで形成できる。なお、本実施形態には、図2において、パッシベーション膜除去溝21の底面から半導体基板1内まで延在するクラック阻止用トレンチ24を形成する実施形態も含まれる。この場合も、樹脂層22aが同図のように、シールリング17より内側の素子形成領域18a上に形成される場合、及びクラック阻止用トレンチ24の底面の半導体基板1上まで延在する場合が含まれることはいうまでもない。