厚さ方向の一方の面に複数の接続端子が配置されると共に前記厚さ方向の他方の面に複数の外部接続バンプが配置された配線基板と、前記接続端子に接続された少なくとも1つの半導体チップとを備え、前記配線基板は、複数の配線層と前記外部接続バンプとを有する第1配線部と、前記第1配線部に電気的に接続されかつ前記第1配線部と厚さ方向に一体化された第2配線部とを備え、前記接続端子は、前記第2配線部を厚さ方向に貫く貫通孔に設けられたコンタクトプラグからなり、前記第1及び前記第2配線部は、互いに対向する面の大きさが同等であり、前記第2配線部の熱膨張率は、前記第1配線部の熱膨張率よりも小さく、かつ、前記半導体チップの熱膨張率と同等であり、前記半導体チップは、前記配線基板上にフリップチップボンディングされていることを特徴とする半導体装置。前記半導体チップは、シリコンチップであり、前記第2配線部は、シリコン、セラミック、及び感光性ガラスのいずれかからなる基材を有し、前記コンタクトプラグは、前記基材に形成されていることを特徴とする請求項1に記載の半導体装置。前記半導体チップは、電極端子を有し、前記コンタクトプラグは、前記電極端子1つにつき1つが対応していることを特徴とする請求項1または2に記載の半導体装置。複数の配線層と複数の外部接続バンプとを有する第1配線部と、少なくとも1つの半導体チップと接続可能な状態で複数の接続端子が配置された第2配線部とを備え、前記第2配線部は、前記第1配線部に電気的に接続されかつ前記第1配線部と厚さ方向に一体化され、前記接続端子は、前記第2配線部を厚さ方向に貫く貫通孔に設けられたコンタクトプラグからなり、前記第1及び前記第2配線部は、互いに対向する面の大きさが同等であり、前記第2配線部の熱膨張率は、前記第1配線部の熱膨張率よりも小さく、かつ、前記半導体チップの熱膨張率と同等であり、前記コンタクトプラグは、前記半導体チップをフリップチップボンディングすることが可能な状態で配置されていることを特徴とする配線基板。前記第2配線部は、シリコン、セラミック、及び感光性ガラスのいずれかからなる基材を有し、前記コンタクトプラグは、前記基材に形成されていることを特徴とする請求項4に記載の配線基板。前記半導体チップは、電極端子を有し、前記コンタクトプラグは、前記電極端子1つにつき1つが対応していることを特徴とする請求項4または5に記載の配線基板。複数の配線層と複数の外部接続バンプとを有する第1配線部を形成する工程と、少なくとも1つの半導体チップと接続可能な状態で複数の接続端子が配置された第2配線部を前記第1配線部の厚さ方向に一体的に形成する工程とを備え、前記接続端子は、前記第2配線部を厚さ方向に貫く貫通孔に設けられたコンタクトプラグからなり、前記第1及び前記第2配線部は、互いに対向する面の大きさが同等であり、前記第2配線部の熱膨張率は、前記第1配線部の熱膨張率よりも小さく、かつ、前記半導体チップの熱膨張率と同等であり、前記コンタクトプラグは、前記半導体チップをフリップチップボンディングすることが可能な状態で配置されていることを特徴とする配線基板の製造方法。前記第1配線部を形成する工程は、前記第2配線部用の基材における厚さ方向の一方の面上に、前記第1配線部の少なくとも一部を形成する工程を備え、前記第2配線部を形成する工程は、前記基材の前記一方の面に凹部を複数形成する工程と、前記凹部を導電性材料で埋める工程と、前記第1配線部の少なくとも一部を形成する前記工程の後に、前記基材における厚さ方向の他方の面側から前記基材を薄肉化し、前記凹部を埋めている前記導電性材料を露出させることにより前記コンタクトプラグを形成して前記第2配線部を得る工程とを備えることを特徴とする請求項7に記載の配線基板の製造方法。前記第1配線部を形成する工程は、前記第2配線部用の基材における厚さ方向の一方の面上に、前記第1配線部の少なくとも一部を形成する工程を備え、前記第2配線部を形成する工程は、前記基材における厚さ方向の他方の面側から前記基材を貫く貫通孔を複数形成する工程と、前記貫通孔を導電性材料で埋め、前記導電性材料を前記コンタクトプラグに成形して前記第2配線部を得る工程とを備えることを特徴とする請求項7に記載の配線基板の製造方法。文献1に記載されているように、配線基板大基板と半導体チップとの間に特定の熱膨張特性を有している小基板を介在させることは、半導体装置の内部応力を抑制するうえで有用である。しかしながら、半導体装置に対してはその性能の向上が常に求められており、配線基板上に実装される半導体チップの数は増大する傾向にある。また、配線基板上には半導体チップ以外の素子、例えばコンデンサ、抵抗器等の受動部品も実装することが求められる。このため、文献1に記載されているように1つの半導体チップに1つずつ対応させて配線基板大基板上に小基板を実装したのでは、高性能の半導体装置を低コストの下に製造することが困難である。また、特定の小基板を介在させるだけでは、高性能化に伴って微細かつ多ピン化している半導体チップの配線基板大基板への実装が困難を極める。本発明は、上述した事情に鑑みてなされたものであり、その目的は、半導体装置の高信頼性を維持しつつ、高性能化と低コスト化を実現できるようにすることにある。このような目的を達成するために、本発明の半導体装置は、厚さ方向の一方の面に複数の接続端子が配置されると共に前記厚さ方向の他方の面に複数の外部接続バンプが配置された配線基板と、前記接続端子に接続された少なくとも1つの半導体チップとを備え、前記配線基板は、複数の配線層と前記外部接続バンプとを有する第1配線部と、前記第1配線部に電気的に接続されかつ前記第1配線部と厚さ方向に一体化された第2配線部とを備え、前記接続端子は、前記第2配線部を厚さ方向に貫く貫通孔に設けられたコンタクトプラグからなり、前記第1及び前記第2配線部は、互いに対向する面の大きさが同等であり、前記第2配線部の熱膨張率は、前記第1配線部の熱膨張率よりも小さく、かつ、前記半導体チップの熱膨張率と同等であることを特徴とする。また、本発明の配線基板は、複数の配線層と複数の外部接続バンプとを有する第1配線部と、少なくとも1つの半導体チップと接続可能な状態で複数の接続端子が配置された第2配線部とを備え、前記第2配線部は、前記第1配線部に電気的に接続されかつ前記第1配線部と厚さ方向に一体化され、前記接続端子は、前記第2配線部を厚さ方向に貫く貫通孔に設けられたコンタクトプラグからなり、前記第1及び前記第2配線部は、互いに対向する面の大きさが同等であり、前記第2配線部の熱膨張率は、前記第1配線部の熱膨張率よりも小さく、かつ、前記半導体チップの熱膨張率と同等であることを特徴とする。また、本発明の配線基板の製造方法は、複数の配線層と複数の外部接続バンプとを有する第1配線部を形成する工程と、少なくとも1つの半導体チップと接続可能な状態で複数の接続端子が配置された第2配線部を前記第1配線部の厚さ方向に一体的に形成する工程とを備え、前記接続端子は、前記第2配線部を厚さ方向に貫く貫通孔に設けられたコンタクトプラグからなり、前記第1及び前記第2配線部は、互いに対向する面の大きさが同等であり、前記第2配線部の熱膨張率は、前記第1配線部の熱膨張率よりも小さく、かつ、前記半導体チップの熱膨張率と同等であることを特徴とする。本発明では、配線基板が、複数の配線層等を含む第1配線部に加えて、この第1配線部と厚さ方向に一体化された第2配線部を有する。第2配線部の熱膨張率は、第1配線部の熱膨張率よりも小さく、かつ、半導体チップの熱膨張率と同等である。このため、第2配線部上に実装される半導体チップと配線基板との熱膨張率差に起因する内部応力が抑制される。したがって、半導体チップが配線基板に実装された半導体装置の信頼性を高めることができる。また、この半導体装置をマザーボードに表面実装した場合には、半導体チップとマザーボードとの間に第1配線部及び第2配線部が介在することになるので、半導体チップとマザーボードとの熱膨張率差に起因する内部応力も緩和される。したがって、半導体装置がマザーボードに実装された電子機器の信頼性を高めることもできる。さらに、本発明では、配線基板において、第1配線部と第2配線部との互いに対向する面の大きさが同等である。このため、配線基板上に複数の半導体チップを実装して半導体装置の高性能化を図る場合にも、第2配線部を1つのみ形成すればよい。したがって、半導体装置の高性能化を低コストで実現できる。さらにまた、本発明では、第1配線部を有することにより、端子ピッチの拡張および複数実装した半導体チップの最適配線接続が可能となり、高性能化と低コスト化を実現できる。以上のように、本発明によれば、信頼性が高く、しかも高性能化を低コストで実現できる半導体装置を提供できる。この半導体装置を用いることにより、信頼性が高い高性能の電子機器を提供することが容易になる。以下、本発明の半導体装置、並びに配線基板及びその製造方法の実施例について、図面を適宜引用しつつ詳述する。<半導体装置及び配線基板第1実施例>図1に示す半導体装置50は、本発明の半導体装置の第1実施例に相当するものであり、配線基板20に半導体チップ30が複数、フリップチップボンディングされている。ただし、同図においては、1つの半導体チップ30のみが現れている。上記の配線基板20は本発明の配線基板の第1実施例に相当するものであり、この配線基板20は、第1配線部10と、第1配線部10に電気的に接続されかつこの第1配線部10と厚さ方向に一体化されたすなわち、第1配線部10に積層された第2配線部15とを備えている。第1配線部10の内部には配線層1が複数層図示の例では2層形成され、配線層1それぞれの周囲には層間絶縁膜3が形成されている。また、第1配線部10における厚さ方向の一方の面側には、各々が所定の配線層1に電気的に導通した状態で、外部接続バンプ5が複数形成されている。一方、上記の第2配線部15は、基材12と、基材12をその厚さ方向に貫く接続端子14とを有している。接続端子14の総数は、例えば各半導体チップ30に形成されている電極端子25の総数と同じ数にすることができる。個々の接続端子14は、第2配線部15基材12をその厚さ方向に貫く貫通孔に設けられたコンタクトプラグ以下、コンタクトプラグ14という。からなる。各コンタクトプラグ14は、第1配線部10側に薄肉のランド部14aを有している。第2配線部15は、個々のコンタクトプラグ14におけるランド部14aがそれぞれ所定の配線層1と直接接した状態で、第1配線部10と厚さ方向に一体化されている。この第2配線部15の平面視上の大きさは、第1配線部10の平面視上の大きさと同等である。すなわち、第1配線部10と第2配線部15とは、互いに対向する面の大きさが同等である。ここで第2配線部15の平面視上の大きさが第1配線部10の平面視上の大きさと同等であるとは、第2配線部15の平面視上の面積と第1配線部10の平面視上の面積との差、すなわち第2配線部15と第1配線部10との互いに対向する面の面積の差が、1500mm2程度以下であることを意味する。上記の各半導体チップ30は、例えばシリコン基板23にLSI等の集積回路が形成されたものであり、これらの半導体チップ30に形成されている各電極端子25は、それぞれ、内部接続バンプ35により所定のコンタクトプラグ14に接続されている。必要に応じて、図示のように半導体チップ30と第2配線部15との間隙及びその周辺に樹脂40を充填して、半導体チップ30と第2配線部15との接合箇所を補強することができる。このときの樹脂40としては、例えばエポキシ系樹脂等のように、半導体チップ30と第2配線部15との接合箇所に過大の応力を生じさせないものを適宜選定することが好ましい。また、半導体チップ30の周囲のみを樹脂40で封止してもよい。上述した構成を有する半導体装置50では、第2配線部15の熱膨張率が第1配線部10の熱膨張率よりも小さく、かつ、第2配線部15の熱膨張率が各半導体チップ30の熱膨張率と同等となるように、第2配線部15における基材12の材料が選定されている。例えば、各半導体チップ30がシリコンチップである場合には、基材12の材料としてシリコン、セラミックス、又は感光性ガラスを用いることができる。これらの材料を用いることにより、第2配線部15の熱膨張率を半導体チップ30の熱膨張率と同等にするのが容易になる。ここで第2配線部15の熱膨張率が第1配線部10の熱膨張率よりも小さいとは、第2配線部15全体での熱膨張率が第1配線部10全体での熱膨張率よりも小さいことを意味する。また、第2配線部15の熱膨張率が半導体チップ30の熱膨張率と同等であるとは、第2配線部15全体での熱膨張率と半導体チップ30全体での熱膨張率との差が10ppm/°C程度以下であることを意味する。第2配線部15の熱膨張率が各半導体チップ30の熱膨張率と同等であることから、半導体装置50では、半導体チップ30と配線基板20との熱膨張率差に起因する内部応力を抑えることができる。また、この半導体装置50をマザーボードに表面実装した場合には、半導体チップ30とマザーボードとの間に第1配線部10及び第2配線部15が介在することになるので、半導体チップ30とマザーボードとの熱膨張率差に起因する内部応力も緩和される。さらに、第2配線部15の平面視上の大きさが第1配線部10の平面視上の大きさと同等であるので、各半導体チップ30に加えて他の素子を配線基板20上に実装して半導体装置50の高性能化を図る場合でも、第2配線部15は1つのみ形成すればよく、かつ、この第2配線部15に上記他の素子を実装することも容易である。なお、他の素子を実装する実施例については、後述する。したがって、半導体装置50では、高性能化に対応し易いと共に信頼性が高いものを得易い。また、半導体装置50をマザーボードに実装して電子機器を構成したときには、信頼性が高い高性能の電子機器を得ることも容易になる。<半導体装置及び配線基板第2実施例>図2に示す半導体装置120は、本発明の半導体装置の第2実施例に相当するものであり、複数の半導体チップ30ただし、同図においては1つの半導体チップ30のみが現れている。に加えて、第2半導体チップ80及び受動部品100が配線基板70に実装されている。配線基板70は本発明の配線基板の第2実施例に相当するものであり、この配線基板70では、複数の半導体チップ30、第2半導体チップ80、及び受動部品100を実装することができるように、第1配線部60における配線層図示せず。の層数及び個々の配線層の形状、並びに外部接続バンプ55の数及び配置が選定されており、かつ、第2配線部65の基材64に設けるコンタクトプラグ64の数及び配置が選定されている。図2中の参照符号64aは、コンタクトプラグ64の一端に形成されているランド部を示している。半導体チップ30の構成は図1に示した第1実施例の半導体装置50における半導体チップ30の構成と同じであるので、この半導体チップ30及びその構成部材には図1で用いた参照符号と同じ参照符号を付してその説明を省略する、半導体チップ30に形成されている各電極端子25は、それぞれ、内部接続バンプ35により所定のコンタクトプラグ64に接続されている。第2半導体チップ80は、例えばシリコン基板73上に集積回路が形成されたものであり、この第2半導体チップ80は、はんだバンプを用いることなく、第2配線部65上にフリップチップボンディングされている。したがって、第2半導体チップ80に形成されている各電極端子75は、それぞれ、所定のコンタクトプラグ64に直接接続されている。必要に応じて、図示のように第2半導体チップ80と第2配線部65との間隙及びその周辺に樹脂85を充填し、第2半導体チップ80と第2配線部65との接合箇所を補強することができる。受動部品100は、例えばコンデンサ、抵抗器等の機能素子であり、この受動部品100に形成されている各電極端子95は、はんだバンプ105を介して、それぞれ所定のコンタクトプラグ64に接続されている。必要に応じて、図示のように受動部品100と第2配線部65との間隙及びその周辺に樹脂110を充填し、受動部品100と第2配線部65との接合箇所を補強することができる。上述した構成を有する半導体層120においても、図1に示した第1実施例の半導体装置50と同様に、第2配線部65の平面視上の大きさは第1配線部60の平面視上の大きさと同等である。また、第2配線部65の熱膨張率が第1配線部60の熱膨張率よりも小さく、かつ、第2配線部65の熱膨張率が各半導体チップ30の熱膨張率と同等となるように、第2配線部65における基材62の材料が選定されている。このため、半導体装置120においては、半導体チップ30と配線基板70との熱膨張率差に起因する内部応力を抑えることができる。また、第2半導体チップ80及び受動部品100の各々と配線基板70との熱膨張率差に起因する内部応力も抑えることができる。この半導体装置120をマザーボードに表面実装した場合には、半導体チップ30、第2半導体チップ80、及び受動部品100の各々とマザーボードとの間に第1配線部60及び第2配線部65が介在することになるので、半導体チップ30、第2半導体チップ80、及び受動部品100の各々とマザーボードとの熱膨張率差に起因する内部応力も緩和される。さらに、第2配線部65の平面視上の大きさが第1配線部60の平面視上の大きさと同等であるので、第2配線部65は1つのみ形成すればよい。したがって、半導体装置120では、高性能化に対応し易いと共に信頼性が高いものを得易い。また、半導体装置120をマザーボードに実装して電子機器を構成したときには、信頼性が高い高性能の電子機器を得ることも容易になる。<半導体装置第3実施例>図3に示す半導体装置140は、本発明の半導体装置の第3実施例に相当するものであり、複数の半導体チップ30ただし、同図においては1つの半導体チップ30のみが現れている。に加えて、受動部品100及び第3半導体チップ130が配線基板70に実装されている。配線基板70は、図2に示した第2実施例の半導体装置120における配線基板70と同様の構成を有しているので、この配線基板70及びその構成部材については図2で用いた参照符号と同じ参照符号を付してその説明を省略する。同様に、受動部品100は、図2に示した第2実施例の半導体装置120における受動部品100と同様の構成を有しているので、この受動部品100及びその構成部材については図2で用いた参照符号と同じ参照符号を付してその説明を省略する。第3半導体チップ130は、例えばシリコン基板123上に集積回路が形成されたものであり、この第3半導体チップ130は、金属細線127を用いて第2配線部65上にワイヤボンディングされている。第3半導体チップ130に形成されている各電極端子125は、それぞれ、金属細線127により所定のコンタクトプラグ64に接続されている。上述した構成を有する半導体装置130は、上述した第2実施例の半導体装置120と同様の技術的効果を奏する。<半導体装置変形例>上述した半導体装置は、配線基板上に複数の半導体チップがフリップチップボンディングされているが、配線基板上に1つの半導体チップがフリップチップボンディングされたものであってもよい。この少なくとも1つの半導体チップ以外の素子を配線基板上に実装するか否かは適宜選択可能である。半導体チップ以外の素子を配線基板上に実装する場合、どのような素子を実装するかは、製造しようとする半導体装置に求められる機能、性能等に応じて適宜選定される。また、半導体チップ以外の素子を配線基板上に実装する場合、その実装形態はワイヤレスボンディングであってもよいしワイヤボンディングであってもよい。実装密度を高めるという観点からはワイヤレスボンディングが好ましい。半導体装置の生産性を考慮すると、半導体チップと同様にフリップチップボンディングにより実装することが好ましい。必要に応じて、第2配線部上に所望数の補強枠材スティフナを配置することができる。また、複数の補強枠材を配置し、これらの補強枠材上に半導体チップ等の実装部品を覆うようにして放熱板を設けることもできる。<配線基板変形例>上述した配線基板における第1配線部と第2配線部とは、例えば、第2配線部を構成する基材上に第1配線部を形成し、その後に第2配線部を形成することによって一体化させることができる。また、第1配線部と第2配線部とを互いに別個に作製した後、これらを接着性樹脂を用いて接合することによっても一体化することができる。さらに、第1配線部を構成する層間絶縁膜を樹脂によって形成する場合には、第1配線部と第2配線部とを互いに別個に作製した後に第1配線部上に第2配線部を載せ、必要に応じて第2配線部を第1配線部側に加圧しながら、前記層間絶縁膜を加温により軟化させた後に冷却することによっても、第1配線部と第2配線部とを一体化させることができる。第1配線部と第2配線部と互いに別個に作製した後に両者を一体化させる場合、第1配線部と第2配線部との電気的な導通は、例えばはんだバンプ等の導電性材料を介して図ることもできる。この場合、必要に応じて、第1配線部と第2配線部との間隙及びその周辺に樹脂を充填し、第1配線部と第2配線部との接合箇所を補強することができる。図4に示すように、第1配線部10、又は、第2配線部15における第1配線部10側の面には、必要に応じて少なくとも1つの機能素子160を形成することができる。機能素子160とは、例えば、コンデンサ、デカップリングコンデンサ、抵抗器、インダクタ等である。第2配線部に形成するコンタクトプラグの数は、この第2配線部上に実装しようとする少なくとも1つの半導体チップそれぞれにおける電極端子の総和、及び、上記半導体チップ以外の素子も実装する場合には当該素子における電極端子の総和を考慮して、適宜選定可能である。少なくとも1つの半導体チップに対しては、これらの半導体チップそれぞれに形成されている電極端子1つにつき1つが対応するようにして、第2配線部にコンタクトプラグを形成することが好ましい。内部応力の緩和を実現するためには緩和層を付加する必要があるが、このような層を1層追加した場合でも、上述のようにしてコンタクトプラグを形成することにより、上記半導体チップに対しては第2配線部内での配線の引き回しが不要となり、各半導体チップの特性を設計通り又は設計値に近い特性に保ちつつ内部応力を抑えることが容易になる。また、デカップリングコンデンサ等の機能素子160を例えば第2配線部と第1配線部との間に設ける場合、半導体チップの電極にできるだけ近い位置に機能性素子を設置することが望ましいわけであるが、上述のように内部応力を緩和する層として1層付加した場合でも、第2配線部内での配線の引き回しが不要であれば半導体チップの電極に近い位置に機能素子160を配置することが容易になる。第2配線部における個々のコンタクトプラグの形状は、長手方向の端部にランド部を有していない形状とすることもできるし、長手方向の一端又は両端にランド部を有している形状とすることもできる。コンタクトプラグにランド部を設けるか否かは、適宜選択可能である。<配線基板の製造方法>配線基板の製造方法について説明する。配線基板の製造方法は、複数の配線層と複数の外部接続バンプとを有する第1配線部を形成する工程と、少なくとも1つの半導体チップと接続可能な状態で複数の接続端子が配置された第2配線部を第1配線部の厚さ方向に一体的に形成する工程とを備えている。なお、接続端子が、第2配線部を厚さ方向に貫く貫通孔に設けられたコンタクトプラグからなること、第1配線部と第2配線部とが、互いに対向する面の大きさが同等であること、第2配線部の熱膨張率が、第1配線部の熱膨張率よりも小さく、かつ、半導体チップの熱膨張率と同等であることは、上述した通りである。<配線基板の製造方法第1実施例>配線基板の製造方法の第1実施例は、第2配線部用の基材における厚さ方向の一方の面に複数の凹部を形成して、これら複数の凹部を導電性材料で埋める第1工程と、第2配線部用の基材の一方の面上に、第1配線部の少なくとも一部を形成する第2工程と、第2配線部用の基材における厚さ方向の他方の面側からこの基材を薄肉化し、凹部を埋めている導電性材料を露出させることによりコンタクトプラグを形成して第2配線部を得る第3工程とを含む。なお、第2工程が第1配線部を形成する工程の属し、第1工程及び第3工程が第2配線部を形成する工程に属する。以下、工程毎に図面を適宜引用して詳述する。以下の説明は、第2配線部用の基材として、シリコン製の薄板状基材例えばシリコンウエハーを用いる場合を例にとり行う。しかし、第2配線部用の基材としては、例えば製造しようとする配線基板に実装される複数の半導体チップがシリコンチップであるときには、セラミックス又は感光性ガラス等からなるものを用いることもできる。第1工程第1工程では、第2配線部用のシリコン製基材以下、単に基材という。における厚さ方向の一方の面に複数の凹部を形成して、これら複数の凹部を導電性材料で埋める。上記の基材の厚さは、例えば100~750μm程度の範囲内で適宜選定可能である。図5Aに示すように基材200における厚さ方向の一方の面に複数の凹部205図5Aにおいては1つの凹部のみが示されている。を形成するにあたっては、まず、基材200における上記厚さ方向の一方の面に、例えばシリコン酸化物、シリコン窒化物、シリコン炭化物、フッ素ドープシリコン酸化物、酸炭化ケイ素等によって電気絶縁層203を形成し、リソグラフィー法により電気絶縁層203をパターニングして所定箇所に開口部を形成した後、リアクティブイオンエッチングRIEにより上記の開口部から基材200を所望深さにまでエッチングする。これにより、基材200の所望箇所に凹部205を形成することができる。凹部205の深さは例えば50~500μm程度の範囲内で適宜選定可能である。また、凹部205の水平断面形状を円形とする場合、その直径は例えば10~150μm程度の範囲内で適宜選定可能である。また、凹部205を導電性材料で埋めるにあたっては、まず、図5Bに示すように、凹部205の内表面及び電気絶縁層203の表面に、例えばTEOSSiOC2H54ガスを原料ガスの1つとして用いたプラズマCVD法によりシリコン酸化物を堆積させて電気絶縁膜を形成し、その上に例えばスパッタリング法により銅を堆積させる。図5Bにおいては、プラズマCVD法により形成された電気絶縁膜シリコン酸化物膜とスパッタリング法により堆積された銅とを1つの層207で表している。原料ガスの1つとしてTEOSSiOC2H54ガスを用いたプラズマCVD法によれば、高い被覆性の下に電気絶縁膜を形成することができるので、たとえ凹部205の深さが深くても、所望の電気絶縁膜を容易に形成することができる。また、上記の電気絶縁膜上に堆積させる銅は、ダマシン法めっき法の1種により銅めっきを施す際にシードとして機能する。次に、ダマシン法により銅めっきを施して凹部205を銅めっき層により埋め、当該ダマシン法で形成した銅めっき層をケミカルメカニカルポリッシングCMPにより平坦化してからエッチングにより不要箇所の銅めっき層を除去して、図5Bに示すように、凹部205内と当該凹部205の周囲に銅めっき層210を残す。凹部205の周囲に残した銅めっき層210aは、後述するコンタクトプラグでのランド部として機能する。なお、ダマシン法による銅めっきによって凹部205を埋める他に、化学的気相蒸着法CVD法により導電材料を堆積させて凹部205を埋めることも可能である。また、導電材料としては、銅以外の金属材料や導電性樹脂を用いることもできる。必要に応じて、基材200における前記厚さ方向の一方の面に、薄膜プロセスによりコンデンサ、抵抗器、インダクタ等の機能素子160を形成してもよい。基材200がシリコン製であるので、種々の半導体拡散プロセスを利用して機能素子160を精度がよく形成することが可能である。また、設備投資等のコストも容易に抑制することができる。第2工程第2工程では、基材200の前記一方の面上に、第1配線部の少なくとも一部を形成する。第1配線部は、例えば、いわゆるビルドアップ法によって形成することができる。このビルドアップ法では、例えば、1層間絶縁膜となる電気絶縁膜を形成する第1サブ工程、2前記電気絶縁膜に所定数のビアホールを形成し、レーザ加工によりビアホールを形成したときには必要に応じてデスミア処理を施す第2サブ工程、及び、3配線層となる導電膜を形成する第3サブ工程、4前記導電膜をパターニングして配線層を形成する第4サブ工程がこの順番で所望回数繰り返し行われ、その後、最上層として位置する配線層における所望の領域、すなわち、ランド部として利用しようとする領域Rを除いた領域をポリイミド等のソルダーレジストで被覆してから領域R上に外部接続バンプを形成することによって、第1配線部を得ることができる。ただし、外部接続バンプの形成は、後述する第3工程の後に行うことが好ましい。図5Cは、第1工程を経た基材200上にビルドアップ法によって形成された第1配線部220ただし、外部接続バンプを除く。を概略的に示す断面図である。図示の第1配線部220は、3つの層間絶縁膜217a、217b、217cを有していると共に、3つの配線層215a、215b、215cを有している。また、配線層215c上には、所定箇所に開口部218aを有するソルダーレジスト層218が形成されている。配線層215cのうち、開口部218aから露出している領域Rが、ランド部として利用される。配線層215a、215b、又は215cを形成する際に、必要に応じて、コンデンサ、抵抗器、インダクタ等の機能素子160を作り込むことができる。これらの機能素子160を作り込むことにより、高速動作性等が向上した半導体装置を得ることが可能な配線基板を作製することが容易になる。例えば、層間絶縁膜217bを強誘電体材料により形成し、これを配線層215a、215b内の電源ラインとグランドラインとで挟み込む構造を形成して平行平板型のコンデンサを作り込むことにより、これをデカップリングコンデンサとして機能させることができる。第3工程第3工程では、第2工程まで経た基材200図5C参照における厚さ方向の他方の面側からこの基材200を薄肉化して、第1工程で基材200に形成した凹部205を埋めている導電性材料銅めっき層210を露出させ、これによってコンタクトプラグを形成して第2配線部を得る。図5Dは、このようにして形成された第2配線部230を概略的に示す断面図である。この第2配線部230を形成するにあたっては、まず、第2工程で形成したソルダーレジスト層218及び領域Rを保護するために、これらを覆う支持体219を設ける。次いで、基材200における厚さ方向の他方の面側から当該基材200を機械研磨により所望の厚さまで薄くした後にRIEにより更に薄くして、凹部205の底面上に形成されている層207を露出させ、その後、凹部205内に形成されている銅めっき層210が露出するまでCMPにより更に研磨する。これにより、第2配線部230を得ることができる。露出した銅めっき層210がコンタクトプラグ以下、コンタクトプラグ210Aといい、図5Dにおいても参照符号210Aで示す。として機能する。このとき、機械研磨後の表面には、通常、歪みを持った層が形成され、条件によってはマイクロクラックが発生し信頼性低下の原因となる可能性があるため、機械研磨による除去量、及び切削速度等の条件には充分配慮する必要がある。また、信頼性に影響を与えない範囲であれば、全て機械研磨で薄肉化を行うこともできる。なお、図5Dにおいては、薄肉化された基材200を参照符号200Aで示している。必要に応じて、コンタクトプラグ210A上に、ランド部を形成することができる。このランド部は、例えば次のようにして形成することができる。まず、図6Aに示すように、第2配線部230上にシリコン酸化物等によって第1電気絶縁膜240を形成し、この第1電気絶縁膜240をフォトリソグラフィー法によってパターニングしてコンタクトプラグ210A上に開口部240aを形成する。次に、図6Bに示すように、開口部240aを埋めるようにして所望形状の導電膜242を形成し、この導電膜242を覆う保護膜244をシリコン酸化物、シリコン窒化物、シリコン炭化物、フッ素ドープシリコン酸化物、酸炭化ケイ素等によって形成した後、この保護膜244のうちでコンタクトプラグ210Aの上方に位置する領域を除去してここに開口部244aを形成する。導電膜242のうちで開口部244aに露出している領域が上記のランド部210bとなる。目的とする配線基板は、所望の第1配線部220ただし、外部接続バンプを除く。及び第2配線部230を形成した後に支持体219を剥離除去し、その後に外部接続バンプを形成することによって得られる。<配線基板の製造方法第2実施例>配線基板の製造方法の第2実施例は、第2配線部用の基材における厚さ方向の一方の面上に第1配線部の少なくとも一部を形成する第1工程と、第2配線部用の基材における厚さ方向の他方の面側からこの基材を貫く複数の貫通孔を形成する第2工程と、これら複数の貫通孔を導電性材料で埋め、複数の貫通孔を埋めている導電性材料をコンタクトプラグに成形して第2配線部を得る第3工程とを含む。なお、第1工程が第1配線部を形成する工程の属し、第2工程及び第3工程が第2配線部を形成する工程に属する。以下、工程毎に図面を適宜引用して詳述する。以下の説明は、第2配線部用の基材として、シリコン製の薄板状基材例えばシリコンウエハーを用いる場合を例にとり行う。しかし、第2配線部用の基材としては、例えば製造しようとする配線基板に実装される複数の半導体チップがシリコンチップであるときには、セラミックス又は感光性ガラス等からなるものを用いることもできる。第1工程第1工程では、第2配線部用の基材における厚さ方向の一方の面上に第1配線部の少なくとも一部を形成する。第2配線部用の基材としてシリコン製の基材以下、単に基材という。を用いる場合には、第1配線部を形成しようとする側の表面に予め電気絶縁層を設けておくことが好ましい。図7Aに示すように、第1配線部330は、基材300に設けられた上記の電気絶縁層303上に形成される。この第1配線部330は、例えば、既に説明した第1実施例の製造方法での第2工程に準じて形成することができる。図7Aに示した第1配線部330は、後述するコンタクトプラグと接続される接続部としての導電層310が電気絶縁層303上の所定箇所に形成されている以外は図5Cに示した第1配線部220と同様の構成を有しているので、各構成部材については図5Cに示した第1配線部220で用いた参照符号の数値部分に100を加えた参照符号を付してその説明を省略する。本実施例においても、外部接続バンプは第1工程では形成せずに、後述する第3工程の後に形成する。図7A中の参照符号319は、ソルダーレジスト層318及び配線層315c中の所定の領域Rランド部として利用する領域を保護するための支持体を示している。第2工程第2工程では、第1工程を経た基材300における厚さ方向の他方の面側から当該基材300を貫く複数の貫通孔を形成する。貫通孔の形成に先立って、必要に応じて基材300を薄肉化することができる。第1配線部330を形成する上述の第1工程では、剛性が比較的高い基材300を用いることが望まれるが、第2工程で形成する貫通孔は後述するコンタクトプラグを形成するためのものであるので、コンタクトプラグを精度よく形成するうえから、基材300は薄肉であることが好ましい。以下、第1工程で用いた基材300を薄肉化してから貫通孔を形成する場合を例にとり、説明する。なお、基材300の薄肉化は、所望の厚さまで機械研磨により薄くした後に、少なくとも貫通孔を形成しようとする領域とその近傍をRIEにより更に薄くすることによって行うことができる。貫通孔を形成しようとする領域とその近傍ををRIEにより更に薄くし、他の領域にはRIEを施さないようにすることによって、薄肉化後の基材の剛性を比較的高く保つことができる。図7Bに示すように、上記の貫通孔を形成するにあたっては、まず、薄肉化した基材300A上に、例えばシリコン酸化物、シリコン窒化物、シリコン炭化物、フッ素ドープシリコン酸化物、酸炭化ケイ素等によって電気絶縁層340を形成し、リソグラフィー法により電気絶縁層340をパターニングして所定箇所に開口部を形成する。次いで、RIEにより上記の開口部から基材300Aをその厚さ方向の全長に亘ってエッチングする。これにより、図7Bに示すように、貫通孔345が形成される。第3工程第3工程では、第2工程で形成した複数の貫通孔345それぞれを導電性材料で埋め、これら複数の貫通孔345を埋めている導電性材料をコンタクトプラグに成形して第2配線部を得る。貫通孔345を導電性材料で埋めるにあたっては、例えば、前述した第1実施例の製造方法での第1工程に準じて、貫通孔345の内表面及び電気絶縁層340の表面にダマシン法でのシードとなる銅層348を形成する。次いで、図7Cに示すように、ダマシン法により銅めっきを施して、貫通孔345を銅めっき層350により埋める。このとき、電気絶縁層340上にも銅めっき層350が形成される。この後、銅めっき層350を例えばCMPにより平坦化してから、この銅めっき層350及びその下の層348をエッチングによりパターニングして、図7Dに示すように、所望形状のコンタクトプラグ355を形成する。これにより第2配線部360が得られ、同時に配線基板400が得られる。図7Dに示したように貫通孔345の周囲にも銅めっき層350aを残すことにより、この部分の銅めっき層350aをランド部として利用することができる。この場合には、図8に示すように、貫通孔345の周囲の銅めっき層350aの縁部及び電気絶縁層340を電気絶縁層370によって覆うことが好ましい。コンタクトプラグ350の上面のうちで電気絶縁層370によって覆われていない領域が、ランド部として機能する。上記の電気絶縁層370は、例えば、その母材となる電気絶縁層を形成し、この電気絶縁層の所定箇所に開口部370a図8参照を形成することによって得られる。目的とする配線基板は、所望の第1配線部330ただし、外部接続バンプを除く。及び第2配線部360を形成した後に支持体319を剥離除去し、その後に外部接続バンプを形成することによって得られる。<配線基板の製造方法変形例>上述した第1実施例及び第2実施例のいずれの製造方法においても、第1配線部ただし、外部接続バンプを除く。の形成後に第2配線部を形成したが、第2配線部の形成後に第1配線部を形成することもできる。また、第1配線部と第2配線部とを互いに別個に作製した後、これらを接着性樹脂を用いて接合することによっても配線基板を得ることができる。さらに、第1配線部を構成する層間絶縁膜を樹脂によって形成する場合には、第1配線部と第2配線部とを互いに別個に作製した後に第1配線部上に第2配線部を載せ、必要に応じて第2配線部を第1配線部側に押圧しながら、前記層間絶縁膜を加温により軟化させた後に冷却することによっても、第1配線部と第2配線部とを一体化させることができる。第1配線部と第2配線部と互いに別個に作製した後に両者を一体化させる場合、第1配線部と第2配線部との電気的な導通は、別途用意した導電性材料例えばはんだバンプ等を介して図ることもできる。この場合、必要に応じて、第1配線部と第2配線部との間隙及びその周辺に樹脂を充填し、第1配線部と第2配線部との接合箇所を補強することができる。いずれの方法で配線基板を作製する場合でも、第2配線部上には、必要に応じて、所望数の補強枠材スティフナを設けることができる。以上、幾つかの実施例を挙げて本発明の半導体装置、並びに配線基板及びその製造方法について説明したが、本発明はこれらの実施例に限定されるものではない。種々の変形、修飾、組み合わせ等が可能である。