ノーマル動作信号の制御により内部電圧端の電圧レベルが第1目標電圧レベルであるか否かを検出し、また、前記第1目標電圧レベルよりさらに高い電圧レベルの第2目標電圧レベルであるか否かを検出して、その検出結果を電圧検出信号として出力する電圧検出部と、前記ノーマル動作信号及び前記電圧検出信号に応答して動作制御信号を選択的に活性化させる動作制御信号生成部と、前記ノーマル動作信号が前記動作制御信号に応答して周期パルス信号を生成する周期パルス信号生成部と、前記周期パルス信号の制御により電荷ポンピングを遂行して内部電圧を生成する電荷ポンピング部とを備える、内部電圧発生回路。前記ノーマル動作信号はノーマルモードまたは待機モードを指示する信号であることを特徴とする、請求項1に記載の内部電圧発生回路。前記周期パルス信号生成部は、前記ノーマル動作信号が非活性化された時より前記ノーマル動作信号が活性化された時、さらに短いトグルリング周期を有する前記周期パルス信号を生成することを特徴とする、請求項1に記載の内部電圧発生回路。前記電圧検出部は、前記内部電圧端の電圧レベルを分配して分配電圧を出力するものであって、前記ノーマル動作信号の制御により電圧分配比率を調節して前記分配電圧を出力する電圧分配部と、比較イネーブル信号及び前記ノーマル動作信号に応答して基準電圧と前記分配電圧を比較して、その比較結果を前記電圧検出信号として出力する電圧比較部とを備えることを特徴とする、請求項1に記載の内部電圧発生回路。前記動作制御信号生成部は、前記ノーマル動作信号の活性化の時点にパルシングする第1パルス信号を出力する第1パルス出力部と、前記電圧検出信号の非活性化の時点にパルシングする第2パルス信号を出力する第2パルス出力部と、前記第1パルス信号及び前記第2パルス信号を入力として前記動作制御信号を出力するRSラッチ部とを備えることを特徴とする、請求項1に記載の内部電圧発生回路。ノーマル動作信号の制御により内部電圧端の電圧レベルが第1目標電圧レベルであるか否かを検出し、また、前記第1目標電圧レベルよりさらに高い電圧レベルの第2目標電圧レベルであるか否かを検出して、その検出結果を電圧検出信号として出力する電圧検出部と、前記ノーマル動作信号及び前記電圧検出信号に応答して動作制御信号を選択的に活性化させる動作制御信号生成部と、前記ノーマル動作信号が活性化されたときに前記動作制御信号に応答して周期パルス信号を生成して、前記ノーマル動作信号が非活性化されたときに前記電圧検出信号に応答して前記周期パルス信号を生成する周期パルス信号生成部と、前記周期パルス信号の制御により電荷ポンピングを遂行して内部電圧を生成する電荷ポンピング部と、前記動作制御信号に応答して、前記内部電圧端を通して伝えられる前記内部電圧を駆動電源に利用して内部動作を遂行する内部ロジック部とを備える、半導体装置。前記ノーマル動作信号はノーマルモードまたは待機モードを指示する信号であることを特徴とする、請求項6に記載の半導体装置。データプログラミングモード、データオーバーライトモード及びデータイレーザーモードのうち、いずれかの一つのモードに進入したときに前記ノーマル動作信号を活性化して出力するノーマル動作信号生成部をさらに備えることを特徴とする、請求項6に記載の半導体装置。前記周期パルス信号生成部は、前記ノーマル動作信号が非活性化された時より前記ノーマル動作信号が活性化された時、さらに短いトグルリング周期を有する前記周期パルス信号を生成することを特徴とする、請求項6に記載の半導体装置。前記電圧検出部は、前記内部電圧端の電圧レベルを分配して分配電圧を出力するものであって、前記ノーマル動作信号の制御により電圧分配比率を調節して前記分配電圧を出力する電圧分配部と、比較イネーブル信号及び前記ノーマル動作信号に応答して基準電圧と前記分配電圧を比較して、その比較結果を前記電圧検出信号として出力する電圧比較部とを備えることを特徴とする、請求項6に記載の半導体装置。前記動作制御信号生成部は、前記ノーマル動作信号の活性化の時点にパルシングする第1パルス信号を出力する第1パルス出力部と、前記電圧検出信号の非活性化の時点にパルシングする第2パルス信号を出力する第2パルス出力部と、前記第1パルス信号及び前記第2パルス信号を入力として前記動作制御信号を出力するRSラッチ部とを備えることを特徴とする、請求項6に記載の半導体装置。前記内部ロジック部は、前記動作制御信号の制御により前記内部電圧を駆動電源に利用してプログラミング電流パルスを駆動するデータ書き込み部を備えることを特徴とする、請求項6に記載の半導体装置。前記内部ロジック部は、前記動作制御信号の制御により前記内部電圧を駆動電源に利用してデータ読み取り電流を駆動するデータ読み取り部を備えることを特徴とする、請求項6に記載の半導体装置。内部電圧端の電圧レベルを検出して、その検出結果を電圧検出信号として出力する電圧検出部と、ノーマル動作信号及び前記電圧検出信号に応答して動作制御信号を選択的に活性化させる動作制御信号生成部と、前記ノーマル動作信号が前記動作制御信号に応答して周期パルス信号を生成する周期パルス信号生成部と、前記周期パルス信号の制御により電荷ポンピングを遂行して内部電圧を生成する電荷ポンピング部と、前記動作制御信号に応答して、前記内部電圧端を通して伝えられる前記内部電圧を駆動電源に利用して内部動作を遂行する内部ロジック部とを備える、半導体装置。前記ノーマル動作信号はノーマルモードまたは待機モードを指示する信号であることを特徴とする、請求項14に記載の半導体装置。データプログラミングモード、データオーバーライトモード及びデータイレーザーモードのうち、いずれかの一つのモードに進入したときに前記ノーマル動作信号を活性化して出力するノーマル動作信号生成部をさらに備えることを特徴とする、請求項14に記載の半導体装置。前記周期パルス信号生成部は、前記ノーマル動作信号が非活性化された時より前記ノーマル動作信号が活性化された時、さらに短いトグルリング周期を有する前記周期パルス信号を生成することを特徴とする、請求項14に記載の半導体装置。前記電圧検出部は、前記内部電圧端の電圧レベルを分配して分配電圧を出力するものであって、前記ノーマル動作信号の制御により電圧分配比率を調節して前記分配電圧を出力する電圧分配部と、比較イネーブル信号及び前記ノーマル動作信号に応答して基準電圧と前記分配電圧を比較して、その比較結果を前記電圧検出信号として出力する電圧比較部と、を備えることを特徴とする、請求項14に記載の半導体装置。前記動作制御信号生成部は、前記ノーマル動作信号の活性化の時点にパルシングする第1パルス信号を出力する第1パルス出力部と、前記電圧検出信号の非活性化の時点にパルシングする第2パルス信号を出力する第2パルス出力部と、前記第1パルス信号及び前記第2パルス信号を入力として前記動作制御信号を出力するRSラッチ部とを備えることを特徴とする、請求項14に記載の半導体装置。前記内部ロジック部は、前記動作制御信号の制御により前記内部電圧を駆動電源に利用してプログラミング電流パルスを駆動するデータ書き込み部を備えることを特徴とする、請求項14に記載の半導体装置。前記内部ロジック部は、前記動作制御信号の制御により前記内部電圧を駆動電源に利用してデータ読み取り電流を駆動するデータ読み取り部を備えることを特徴とする、請求項14に記載の半導体装置。本発明は待機モードで電流消耗が少なく、ノーマルモードで安定的に内部電圧を生成することができる内部電圧発生回路を提供する。また、本発明は内部電圧が目標レベルに到達した以後に内部電圧を駆動電源として利用することによって、動作の安全性が向上された半導体装置を提供する。また、本発明は待機モードで電流消耗を減少させた半導体装置を提供する。前述した技術的課題を達成するための本発明の一態様によると、ノーマル動作信号の制御により内部電圧端の電圧レベルが第1目標電圧レベルであるか否かを検出し、また、前記第1目標電圧レベルよりさらに高い電圧レベルの第2目標電圧レベルであるか否かを検出して、その検出結果を電圧検出信号として出力する電圧検出部と、前記ノーマル動作信号及び前記電圧検出信号に応答して動作制御信号を選択的に活性化させる動作制御信号生成部と、前記ノーマル動作信号が前記動作制御信号に応答して周期パルス信号を生成する周期パルス信号生成部と、前記周期パルス信号の制御により電荷ポンピングChargePumpingを遂行して内部電圧を生成する電荷ポンピング部とを備える内部電圧発生回路が提供される。また、本発明の他の態様によると、ノーマル動作信号の制御により内部電圧端の電圧レベルが第1目標電圧レベルであるか否を検出し、また、前記第1目標電圧レベルよりさらに高い電圧レベルの第2目標電圧レベルであるか否かを検出して、その検出結果を電圧検出信号として出力する電圧検出部と、前記ノーマル動作信号及び前記電圧検出信号に応答して動作制御信号を選択的に活性化させる動作制御信号生成部と、前記ノーマル動作信号が活性化されると前記動作制御信号に応答して周期パルス信号を生成して、前記ノーマル動作信号が非活性化されると前記電圧検出信号に応答して前記周期パルス信号を生成する周期パルス信号生成部と、前記周期パルス信号の制御により電荷ポンピングChargePumpingを遂行して内部電圧を生成する電荷ポンピング部と、前記動作制御信号に応答して、前記内部電圧端を通して伝えられる前記内部電圧を駆動電源に利用して内部動作を遂行する内部ロジック部とを備える半導体装置が提供される。また、本発明の他の態様によると、内部電圧端の電圧レベルを検出して、その検出結果を電圧検出信号として出力する電圧検出部と、ノーマル動作信号及び前記電圧検出信号に応答して動作制御信号を選択的に活性化させる動作制御信号生成部と、前記ノーマル動作信号が前記動作制御信号に応答して周期パルス信号を生成する周期パルス信号生成部と、前記周期パルス信号の制御により電荷ポンピングChargePumpingを遂行して内部電圧を生成する電荷ポンピング部と、前記動作制御信号に応答して、前記内部電圧端を通して伝えられる前記内部電圧を駆動電源に利用して内部動作を遂行する内部ロジック部とを備える半導体装置が提供される。本発明に係る半導体装置は内部ロジックの駆動電源が安定したレベルになったことを知らせてくれる動作制御信号の制御により内部動作を遂行することで動作の安全性が向上されることができる。また、本発明に係る半導体装置は待機モードで内部電圧端に形成される電圧がノーマルモードに比べて相対的に低く形成されるようにすることで、不要な電流消耗を減少させることができる。また、本発明に係る半導体装置は待機モードからノーマルモードに転換される時、内部電圧端の電圧レベルが早く最終の目標レベルまで上昇されるようにすることで、内部電圧端の内部電圧を駆動電源に利用する内部ロジックの早い動作特性を確保することができる。以下、本発明が属する技術分野で通常の知識を持つ者が本発明の技術的思想を容易に実施できる程度に詳細に説明するために、本発明の一実施形態を添付した図面を参照して説明するようにする。参考として、図面及び詳細な説明で素子、ブロックなどを指し示す時使用する用語、記号、符号などは必要によって細部単位別に表記することもできるので、同じ用語、記号、符号が全体の回路で同じ素子などを指し示せないこともあることに留意する。一般的に回路の論理信号及び2進化binaryデータ値は電圧レベルに対応してハイレベルHIGHLEVEL、HまたはローレベルLOWLEVEL、Lで区分して、各々‘1’と‘0’などで表現することもできる。また、必要によって追加的にハイインピーダンスHighImpedance、Hi-Z状態などを有することができると定義して記述する。図1は本発明の一実施形態に係る半導体装置の構成図である。本発明の一実施形態に係る半導体装置は提案しようとする技術的な思想を明確に説明するための簡略な構成だけを含んでいる。図1を参照すると、半導体装置は内部電圧発生部10、20、30、40と、内部ロジック部50と、ノーマル動作信号生成部60とを具備する。本発明の一実施形態で内部電圧発生部10、20、30、40は電圧検出部10と、動作制御信号生成部20と、周期パルス信号生成部30と、電荷ポンピング部40とで構成される。ここで、ノーマル動作信号生成部60は実施形態により選択的に備わることができる要素である。本発明に係る内部電圧発生回路は、内部電圧発生部10、20、30、40である。上記のように構成される半導体装置の細部構成と主要動作とを注意深くみると次の通りである。ノーマル動作信号生成部60は半導体装置がデータプログラミングモード、データオーバーライトモード及びデータイレーザーモードのうち、いずれかの一つのモードに進入するとノーマル動作信号NORMAL_ENを活性化して出力する。ここで、ノーマル動作信号NORMAL_ENはノーマルモードまたは待機モードを指示する信号である。すなわち、ノーマル動作信号NORMAL_ENが活性化されるとノーマルモードであることを指示して、非活性化されると待機モードを指示する。ノーマル動作信号生成部60はデータプログラミング信号PGM、データオーバーライト信号OVER_WT及びデータイレーザー信号ERASEをすべて論理組合せしてノーマル動作信号NORMAL_ENを生成するロジック部で構成されることができる。ロジック部はデータプログラミング信号PGM、データオーバーライト信号OVER_WT及びデータイレーザー信号ERASEを論理合する回路で構成されることが望ましい。電圧検出部10は内部電圧端NOの電圧レベルを検出して、その検出結果を電圧検出信号YWDDETとして出力する。本発明の一実施形態で電圧検出部10はノーマル動作信号NORMAL_ENが非活性化されると内部電圧端NOの電圧レベルが第1目標電圧レベルに到達したか否かを検出して、その検出結果を電圧検出信号YWDDETとして出力する。また、電圧検出部10はノーマル動作信号NORMAL_ENが活性化されると内部電圧端NOの電圧レベルが第1目標電圧レベルよりさらに高い電圧レベルの第2目標電圧レベルに到達したか否かを検出して、その検出結果を電圧検出信号として出力する。したがって、電圧検出部10は待機モードで内部電圧端NOの電圧レベルが第1目標電圧レベルに到達したかを検出して、ノーマルモードで内部電圧端NOの電圧レベルが第2目標電圧レベルに到達したかを検出する。すなわち、本発明の一実施形態で第1目標電圧レベルは内部電圧VPPYWDの待機電圧レベルを指し示して、第2目標電圧レベルは内部電圧VPPYWDの最終の目標電圧レベルを指し示す。動作制御信号生成部20はノーマル動作信号NORMAL_EN及び電圧検出信号YWDDETに応答して動作制御信号OSCPを選択的に活性化させる。動作制御信号生成部20はノーマル動作信号NORMAL_ENが活性化された時、電圧検出信号YWDDETを動作制御信号OSCPとして出力する。周期パルス信号生成部30はノーマル動作信号NORMAL_ENが活性化されると動作制御信号OSCPに応答してトグルリングする周期パルス信号OSCYWDを生成して、ノーマル動作信号NORMAL_ENが非活性化されると電圧検出信号YWDDETに応答してトグルリングする周期パルス信号OSCYWDを生成する。この時、周期パルス信号生成部30はノーマル動作信号NORMAL_ENが非活性化された時よりノーマル動作信号NORMAL_ENが活性化された時、さらに短いトグルリング周期を有する周期パルス信号OSCYWDを生成する。電荷ポンピング部40は周期パルス信号OSCYWDの制御により電荷ポンピングChargePumpingを遂行して内部電圧VPPYWDを生成して、生成された内部電圧VPPYWDを内部電圧端NOに出力する。電荷ポンピング部40は周期パルス信号OSCYWDのトグルリング周期が短いほどより速く電荷ポンピングChargePumpingを遂行するようになるので、内部電圧端NOの電圧レベルが上昇する速度が速くなるようになる。すなわち、周期パルス信号OSCYWDは待機モードよりノーマルモードでさらに短いトグルリング周期を有するので、ノーマルモードで内部電圧端NOの電圧レベルが上昇する速度は待機モードに比べて速い。内部ロジック部50は動作制御信号OSCPに応答して、内部電圧端NOを通して伝えられる内部電圧VPPYWDを駆動電源に利用して内部動作を遂行する。内部ロジック部50はノーマルモードで動作制御信号OSCPが非活性化される時点から内部電圧VPPYWDを駆動電源に利用して内部動作を遂行する。ノーマルモードで動作制御信号OSCPが非活性化される時点は内部電圧端NOの電圧レベルが第2目標電圧レベルに到達した時点を意味するので、駆動電源が安定化された以後に内部ロジック部50が内部動作を開始することによって、動作の安全性を確保することができる。この時、内部ロジック部50は高電圧を駆動電源に利用するロジックで定義することができて、例えば、内部電圧VPPYWDを駆動電源に利用してプログラミング電流パルスを駆動するデータ書き込み部と、内部電圧VPPYWDを駆動電源に利用してデータ読み取り電流を駆動するデータ読み取り部が代表的である。このような内部ロジック部は内部電圧すなわち、自分の駆動電源が安定されたレベルになったことを知らせてくれる動作制御信号OSCPの制御により内部動作を遂行するので動作の安全性が向上される。また、待機モードで内部電圧端NOに形成される電圧はノーマルモードに比べて相対的に低く形成されるので、不必要な電流消耗を減少させることができる。また、待機モードからノーマルモードに転換される時、内部電圧端NOの電圧レベルが早く最終の目標レベルまで上昇するので、内部電圧端NOの内部電圧VPPYWDを駆動電源に利用する内部ロジックの早い動作特性を確保することができる。図2は図1の電圧検出部の一実施形態に係る回路図である。図2を参照すると、電圧検出部10は電圧分配部110と、電圧比較部120とを具備する。電圧分配部110は内部電圧VPPYWDの電圧レベルを分配して分配電圧DETLEVELを出力する。この時、電圧分配部110はノーマル動作信号NORMAL_ENの制御により電圧分配比率を調節して分配電圧DETLEVELを出力するようになる。本発明の一実施形態で電圧分配部110は電圧分配制御部111と、複数の電圧降下素子112と、分配スイッチMP0とで構成される。電圧分配制御部111はノーマル動作信号NORMAL_EN及び内部電圧VPPYWDの制御によって分配制御信号NORMALHを出力して、一般的にレベルシフター等で構成されることができる。複数の電圧降下素子112は複数のMOSダイオードMN0~MN4が内部電圧端VPPYWDと接地電圧端VSSの間に直列に連結されており、第4ダイオードMN3と第5ダイオードMN4との間の連結ノードに分配電圧DETLEVELが形成される。分配制御信号NORMALHの制御を受ける分配スイッチMP0がターンオンTURNONまたはターンオフTURNOFFされると、複数のMOSダイオードMN0~MN4のうち、第1MOSダイオードMN0がバイパスされ、または、電圧降下を遂行するようになるので、電圧分配比率が調節される。すなわち、待機モードでは分配制御信号NORMALHがローレベルになって分配スイッチMP0がターンオンされるので、第1MOSダイオードMN0がバイパスされる。したがって、電圧分配比率が1:4になる。また、ノーマルモードでは分配制御信号NORMALHがハイレベルになって分配スイッチMP0がターンオフTURNOFFされて、第1MOSダイオードMN0が電圧降下を遂行するようになる。したがって、電圧分配比率が1:5になる。電圧比較部120は比較イネーブル信号EN及びノーマル動作信号NORMAL_ENに応答して基準電圧VREFYWDと分配電圧DETLEVELとを比較して、その比較結果を電圧検出信号YWDDETとして出力する。分配電圧DETLEVELが基準電圧VREFYWDより低いレベルであるとハイレベルの電圧検出信号YWDDETが出力される。また、分配電圧DETLEVELが基準電圧VREFYWDより高いレベルであるとローレベルの電圧検出信号YWDDETが出力される。本発明の一実施形態で電圧比較部120は差動増幅部121及び信号出力部122で構成される。差動増幅部121は電流ミラーMP1、MP2と、差動入力部MN5、MN6と、第1バイアス部MN7と、第2バイアス部MN8とで構成される。この時、比較イネーブル信号ENの制御を受ける第1バイアス部MN7は待機モード及びノーマルモードでバイアス電流を供給する。ノーマル動作信号NORMAL_ENの制御を受ける第2バイアス部MN8はノーマルモードでのみバイアス電流を供給する。したがって、ノーマルモードでは第1バイアス部MN7及び第2バイアス部MN8から同時にバイアス電流を供給するので、動作速度が速くなる。信号出力部122は差動増幅部121の出力端N2から出力される信号DETCMをインバーティングInverting、反転して電圧検出信号YWDDETとして出力する。図3は図1の動作制御信号生成部の一実施形態に係る回路図である。図3を参照すると、動作制御信号生成部20は第1パルス出力部210と、第2パルス出力部220と、RSラッチ部230とで構成される。第1パルス出力部210はノーマル動作信号NORMAL_ENの活性化の時点にパルシングする第1パルス信号NORMALPを出力する。すなわち、第1パルス信号NORMALPはノーマル動作信号NORMAL_ENの活性化の時点に短い区間で間活性化される信号である。第2パルス出力部220は電圧検出信号YWDDETの非活性化の時点にパルシングする第2パルス信号YWDDETPを出力する。すなわち、第2パルス信号YWDDETPは電圧検出信号YWDDETの非活性化の時点に短い区間で間活性化される信号である。RSラッチ部230は第1パルス信号NORMALP及び第2パルス信号YWDDETPを入力として動作制御信号OSCPを出力する。本発明の一実施形態でRSラッチ部230は複数のノアゲートNOR1、NOR3で構成される。図4は図1の半導体装置の内部動作を表したタイミングダイヤグラムである。図4のタイミングダイヤグラム及び図1ないし図3を同時に参照して、本発明の一実施形態に係る半導体装置の主要内部動作を注意深くみると次の通りである。まず、ノーマル動作信号NORMAL_ENがローレベルに非活性化されていて内部電圧VPPYWDが第1目標電圧より低いレベルを維持しているので、周期パルス信号生成部30は電圧検出信号YWDDETがハイレベルに活性化されている区間の間トグルリングする周期パルス信号OSCYWDを出力する。したがって、電荷ポンピング部40は周期パルス信号OSCYWDの制御により電荷ポンピングChargePumpingを遂行して内部電圧VPPYWDの電圧レベルを上昇させるようになる。内部電圧VPPYWDの電圧レベルが第1目標電圧すなわち、待機電圧に到達すると電圧検出信号YWDDETはローレベルに非活性化されるので、電荷ポンピング部40の電荷ポンピング動作は中止され、内部電圧VPPYWDの電圧レベルは第1目標電圧を維持するようになる。次に、ノーマル動作信号NORMAL_ENがハイレベルに活性化されると、内部電圧VPPYWDの電圧レベルが第2目標電圧に到達する時まで電圧検出信号YWDDETがハイレベルを維持するようになる。また、動作制御信号OSCPも内部電圧VPPYWDの電圧レベルが第2目標電圧に到達する時までハイレベルを維持するようになる。この時、周期パルス信号生成部30は動作制御信号OSCPがハイレベルに活性化されている区間の間トグルリングする周期パルス信号OSCYWDを出力する。この時、出力される周期パルス信号OSCYWDは相対的にさらに短いトグルリング周期を有する。したがって、電荷ポンピング部40は周期パルス信号OSCYWDの制御により電荷ポンピングChargePumpingを遂行して内部電圧VPPYWDの電圧レベルを早く上昇させるようになる。内部電圧VPPYWDの電圧レベルが第2目標電圧すなわち、最終の目標電圧に到達するようになると電圧検出信号YWDDET及び動作制御信号OSCPはローレベルに非活性化されるので、電荷ポンピング部40の電荷ポンピング動作は中止され、内部電圧VPPYWDの電圧レベルは第2目標電圧を維持するようになる。一方、内部ロジック部50は動作制御信号OSCPがローレベルに非活性化される時点から、内部電圧VPPYWDを駆動電源に利用して内部動作を遂行する。すなわち、内部電圧VPPYWDが最終の目標電圧まで完全に上昇された時内部電圧VPPYWDを利用して動作するようになるので、動作の安全性が向上される。要約すると、内部ロジック部50は内部電圧すなわち、自分の駆動電源が安定されたレベルになったことを知らせてくれる動作制御信号OSCPの制御により内部動作を遂行するので動作の安全性が向上される。また、待機モードで内部電圧端に形成される電圧はノーマルモードに比べて相対的に低く形成されるので、不必要な電流消耗を減少させることができる。また、待機モードからノーマルモードに転換される時、内部電圧端の電圧レベルが早く最終の目標レベルまで上昇するので、内部電圧端の内部電圧VPPYWDを駆動電源に利用する内部ロジックの早い動作特性を確保することができる。以上、本発明の一実施形態によって具体的な説明をした。参考として、本発明の技術的思想とは直接関連がない部分だが、本発明をより詳細に説明するために追加的な構成を含んだ実施形態を例示することができる。また、信号及び回路の活性化状態を表すためのアクティブハイActiveHighまたは、アクティブローActiveLowの構成は実施形態によって変わることができる。また、同じ機能を具現するために必要によってトランジスターの構成は変更できる。すなわち、PMOSトランジスターとNMOSトランジスターとの構成は互いに代替でき、必要によって多様なトランジスターを用いて具現されることができる。また、同じ機能を具現するために必要によりロジックゲートLOGICGATEの構成は変更できる。すなわち不正論理積手段、不正論理合手段などはナンドゲートNANDGATE、ノアゲートNORGATE、インバータINVERTERなどの多様な組合を通して構成されることができる。このような実施の変更による具体的な説明は非常に場合の数が多く、これに対する変更は通常の専門家ならば誰でも容易に類推できるのでそれに対する列挙は省略する。このように、本発明の属する技術分野の当業者は、本発明がその技術的思想や必須的特徴を変更せずに、他の具体的な形態で実施され得るということが理解できるであろう。したがって、以上で記述した実施形態は、あらゆる面で例示的なものであり、限定的なものではないものと理解しなければならない。本発明の範囲は、上記の詳細な説明よりは、後述する特許請求の範囲によって表され、特許請求の範囲の意味及び範囲、そして、その等価概念から導き出されるあらゆる変更または変形された形態が本発明の範囲に含まれるものと解析されるべきである。