"放射線又は光をアナログ電気信号に変換するための画素を行列状に複数備え、複数の前記画素が少なくとも第1の画素群と第2の画素群とに分割された検出部と、前記第1の画素群に電気的に接続する第1の読出回路と前記第2の画素群に電気的に接続する第2の読出回路とを含み、前記検出部から行単位で出力されたアナログ電気信号を読み出す読出回路部と、前記第1の読出回路に電気的に接続する第1のA/D変換器と前記第2の読出回路に電気的に接続する第2のA/D変換器とを含み、前記読出回路部から出力されたアナログ電気信号をデジタルデータに変換して出力するA/D変換部と、前記デジタルデータを処理するデジタルデータ処理回路と、を含む信号処理部と、前記信号処理部を制御する制御部と、を有する撮像装置であって、前記読出回路は、前記A/D変換部にリセット信号を出力するリセット手段を更に有し、前記制御部は、前記第1及び第2の読出回路が所定行の画素のアナログ電気信号を読み出すための期間内に複数のリセット信号に第1の直流電位を付与して前記A/D変換部に出力し、前記A/D変換部が前記期間内にデジタルデータである複数の第1のリセットデータに変換し、前記期間内に前記A/D変換部から出力された複数の前記第1のリセットデータを加算平均処理し、前記期間内に前記画素のアナログ電気信号に前記第1の直流電位を付与して前記A/D変換部に出力し、前記A/D変換器がデジタルデータである第1の画素データに変換し、前記第1の画素データと加算平均処理された複数の前記第1のリセットデータとを減算処理して補正後の第1の画素データを取得する第1の信号処理動作と、前記期間内に複数のリセット信号に第2の直流電位を付与して前記A/D変換部に出力し、前記A/D変換部が前記期間内にデジタルデータである複数の第2のリセットデータに変換し、前記期間内に前記A/D変換部から出力された前記複数の第2のリセットデータを加算平均処理し、前記期間内に前記画素のアナログ電気信号に前記第2の直流電位を付与して前記A/D変換部に出力し、前記A/D変換器がデジタルデータである第2の画素データに変換し、前記第2の画素データと加算平均処理された複数の前記第2のリセットデータとを減算処理して補正後の第2の画素データを取得する第2の信号処理動作と、を含む信号処理動作と、前記補正後の第1の画素データと前記補正後の第2の画素データとを前記デジタルデータ処理回路によって平均化する平均処理動作と、を前記信号処理部が行うように、前記信号処理部を制御することを特徴とする撮像装置。前記信号処理部は、前記制御部からの制御信号に応じて前記直流電位を変更する直流電位制御回路を更に有することを特徴とする請求項1に記載の撮像装置。前記第1及び第2のA/D変換器の非直線性に関する情報を記憶する記憶手段を更に有し、前記制御部は、前記記憶手段の情報に基づき前記直流電位制御回路を制御することを特徴とする請求項2に記載の撮像装置。前記制御部は、前記第1及び第2のA/D変換器の非直線性に関する情報を基に予め定められた変化量に基づき前記直流電位制御回路を制御することを特徴とする請求項2に記載の撮像装置。前記直流電位制御回路は、D/A変換器と容量を含むことを特徴とする請求項1から4のいずれか1項に記載の撮像装置。前記読出回路部は、前記A/D変換部に接続された増幅器を更に有し、前記制御部は、前記増幅器のゲインを変更することにより前記第1の直流電位と前記第2の直流電位とを変更するように、前記信号処理部を制御することを特徴とする請求項1から5のいずれか1項に記載の撮像装置。前記第1及び第2のA/D変換器は、パイプライン型A/D変換器であることを特徴とする請求項1から6のいずれか1項に記載の撮像装置。請求項1から7のいずれか1項に記載の撮像装置と、少なくとも前記撮像装置を制御する制御装置と、を含む撮像システム。放射線又は光をアナログ電気信号に変換するための画素を行列状に複数備え、複数の前記画素が少なくとも第1の画素群と第2の画素群とに分割された検出部と、前記第1の画素群に電気的に接続する第1の読出回路と前記第2の画素群に電気的に接続する第2の読出回路とを含み、前記検出部から行単位で出力されたアナログ電気信号を読み出す読出回路部と、前記第1の読出回路に電気的に接続する第1のA/D変換器と前記第2の読出回路に電気的に接続する第2のA/D変換器とを含み、前記読出回路部から出力されたアナログ電気信号をデジタルデータに変換して出力するA/D変換部と、前記デジタルデータを処理するデジタルデータ処理回路と、を含む信号処理部と、を含み、前記読出回路が前記A/D変換器にリセット信号を出力するリセット手段を更に有する撮像装置の制御方法であって、前記第1及び第2の読出回路が所定行の画素のアナログ電気信号を読み出すための期間内に複数のリセット信号に第1の直流電位を付与して前記A/D変換器に出力し、前記A/D変換器が前記期間内にデジタルデータである複数の第1のリセットデータに変換し、前記期間内に前記A/D変換器から出力された複数の前記第1のリセットデータを加算平均処理し、前記期間内に前記画素のアナログ電気信号に前記第1の直流電位を付与して前記A/D変換器に出力し、前記A/D変換器がデジタルデータである第1の画素データに変換し、前記第1の画素データと加算平均処理された複数の前記第1のリセットデータとを減算処理して補正後の第1の画素データを取得する第1の信号処理動作と、前記期間内に複数のリセット信号に第2の直流電位を付与して前記A/D変換器に出力し、前記A/D変換器が前記期間内にデジタルデータである複数の第2のリセットデータに変換し、前記期間内に前記A/D変換器から出力された前記複数の第2のリセットデータを加算平均処理し、前記期間内に前記画素のアナログ電気信号に前記第2の直流電位を付与して前記A/D変換器に出力し、前記A/D変換器がデジタルデータである第2の画素データに変換し、前記第2の画素データと加算平均処理された複数の前記第2のリセットデータとを減算処理して補正後の第2の画素データを取得する第2の信号処理動作と、前記補正後の第1の画素データと前記補正後の第2の画素データとを前記デジタルデータ処理回路によって平均化する平均処理動作と、を行うことを特徴とする制御方法。放射線又は光をアナログ電気信号に変換するための画素を行列状に複数備え、複数の前記画素が少なくとも第1の画素群と第2の画素群とに分割された検出部と、前記第1の画素群に電気的に接続する第1の読出回路と前記第2の画素群に電気的に接続する第2の読出回路とを含み、前記検出部から行単位で出力されたアナログ電気信号を読み出す読出回路部と、前記第1の読出回路に電気的に接続する第1のA/D変換器と前記第2の読出回路に電気的に接続する第2のA/D変換器とを含み、前記読出回路部から出力されたアナログ電気信号をデジタルデータに変換して出力するA/D変換部と、前記デジタルデータを処理するデジタルデータ処理回路と、を含む信号処理部と、を含み、前記読出回路が前記A/D変換器にリセット信号を出力するリセット手段を更に有する撮像装置の制御をコンピュータに実行させるためのプログラムであって、前記第1及び第2の読出回路が所定行の画素のアナログ電気信号を読み出すための期間内に複数のリセット信号に第1の直流電位を付与して前記A/D変換器に出力し、前記A/D変換器が前記期間内にデジタルデータである複数の第1のリセットデータに変換し、前記期間内に前記A/D変換器から出力された複数の前記第1のリセットデータを加算平均処理し、前記期間内に前記画素のアナログ電気信号に前記第1の直流電位を付与して前記A/D変換器に出力し、前記A/D変換器がデジタルデータである第1の画素データに変換し、前記第1の画素データと加算平均処理された複数の前記第1のリセットデータとを減算処理して補正後の第1の画素データを取得するステップと、前記期間内に複数のリセット信号に第2の直流電位を付与して前記A/D変換器に出力し、前記A/D変換器が前記期間内にデジタルデータである複数の第2のリセットデータに変換し、前記期間内に前記A/D変換器から出力された前記複数の第2のリセットデータを加算平均処理し、前記期間内に前記画素のアナログ電気信号に前記第2の直流電位を付与して前記A/D変換器に出力し、前記A/D変換器がデジタルデータである第2の画素データに変換し、前記第2の画素データと加算平均処理された複数の前記第2のリセットデータとを減算処理して補正後の第2の画素データを取得するステップと、前記補正後の第1の画素データと前記補正後の第2の画素データとを前記デジタルデータ処理回路によって平均化するステップと、を行う前記撮像装置の制御をコンピュータに実行させることを特徴とするプログラム。特許文献1及び特許文献2では、上述のようにA/D変換器からのデジタル出力に補正を行うことで、A/D変換器の非直線性に起因する違和感を抑えている。しかしながら、特許文献1及び特許文献2のような補正を行う場合、デジタル出力を補正するために膨大な回路が必要となってしまうという問題点を有していた。また、予め各A/D変換器の非直線性を補正するための変換データを取得しておく工程や、デジタル出力の度にデジタル補正処理する工程が必要となり、結果的にシステムが複雑化する問題点を有していた。本発明は、上記問題点を鑑みて、簡易な構成及び簡便な処理により、複数のA/D変換器の非直線性の相違に起因する画像の段差等の違和感を低減し得る撮像装置又は撮像システムを提供することを課題とするものである。本願発明者は、上述の課題を解決すべく鋭意検討を重ねた結果、以下に示す発明の諸態様に想到した。本発明に係る撮像装置は、放射線又は光をアナログ電気信号に変換するための画素を行列状に複数備え、複数の前記画素が少なくとも第1の画素群と第2の画素群とに分割された検出部と、前記第1の画素群に電気的に接続する第1の読出回路と前記第2の画素群に電気的に接続する第2の読出回路とを含み、前記検出部から行単位で出力されたアナログ電気信号を読み出す読出回路部と、前記第1の読出回路に電気的に接続する第1のA/D変換器と前記第2の読出回路に電気的に接続する第2のA/D変換器とを含み、前記読出回路部から出力されたアナログ電気信号をデジタルデータに変換して出力するA/D変換部と、前記デジタルデータを処理するデジタルデータ処理回路と、を含む信号処理部と、前記信号処理部を制御する制御部と、を有する撮像装置であって、前記読出回路は、前記A/D変換器にリセット信号を出力するリセット手段を更に有し、前記制御部は、前記第1及び第2の読出回路が所定行の画素のアナログ電気信号を読み出すための期間内に複数のリセット信号に第1の直流電位を付与して前記A/D変換器に出力し、前記A/D変換器が前記期間内にデジタルデータである複数の第1のリセットデータに変換し、前記期間内に前記A/D変換器から出力された複数の前記第1のリセットデータを加算平均処理し、前記期間内に前記画素のアナログ電気信号に前記第1の直流電位を付与して前記A/D変換器に出力し、前記A/D変換器がデジタルデータである第1の画素データに変換し、前記第1の画素データと加算平均処理された複数の前記第1のリセットデータとを減算処理して補正後の第1の画素データを取得する第1の信号処理動作と、前記期間内に複数のリセット信号に第2の直流電位を付与して前記A/D変換器に出力し、前記A/D変換器が前記期間内にデジタルデータである複数の第2のリセットデータに変換し、前記期間内に前記A/D変換器から出力された前記複数の第2のリセットデータを加算平均処理し、前記期間内に前記画素のアナログ電気信号に前記第2の直流電位を付与して前記A/D変換器に出力し、前記A/D変換器がデジタルデータである第2の画素データに変換し、前記第2の画素データと加算平均処理された複数の前記第2のリセットデータとを減算処理して補正後の第2の画素データを取得する第2の信号処理動作と、を含む信号処理動作と、前記補正後の第1の画素データと前記補正後の第2の画素データとを前記デジタルデータ処理回路によって平均化する平均処理動作と、を前記信号処理部が行うように、前記信号処理部を制御する。本発明に係る撮像装置の制御方法は、放射線又は光をアナログ電気信号に変換するための画素を行列状に複数備え、複数の前記画素が少なくとも第1の画素群と第2の画素群とに分割された検出部と、前記第1の画素群に電気的に接続する第1の読出回路と前記第2の画素群に電気的に接続する第2の読出回路とを含み、前記検出部から行単位で出力されたアナログ電気信号を読み出す読出回路部と、前記第1の読出回路に電気的に接続する第1のA/D変換器と前記第2の読出回路に電気的に接続する第2のA/D変換器とを含み、前記読出回路部から出力されたアナログ電気信号をデジタルデータに変換して出力するA/D変換部と、前記デジタルデータを処理するデジタルデータ処理回路と、を含む信号処理部と、を含み、前記読出回路が前記A/D変換器にリセット信号を出力するリセット手段を更に有する撮像装置の制御方法であって、前記第1及び第2の読出回路が所定行の画素のアナログ電気信号を読み出すための期間内に複数のリセット信号に第1の直流電位を付与して前記A/D変換器に出力し、前記A/D変換器が前記期間内にデジタルデータである複数の第1のリセットデータに変換し、前記期間内に前記A/D変換器から出力された複数の前記第1のリセットデータを加算平均処理し、前記期間内に前記画素のアナログ電気信号に前記第1の直流電位を付与して前記A/D変換器に出力し、前記A/D変換器がデジタルデータである第1の画素データに変換し、前記第1の画素データと加算平均処理された複数の前記第1のリセットデータとを減算処理して補正後の第1の画素データを取得する第1の信号処理動作と、前記期間内に複数のリセット信号に第2の直流電位を付与して前記A/D変換器に出力し、前記A/D変換器が前記期間内にデジタルデータである複数の第2のリセットデータに変換し、前記期間内に前記A/D変換器から出力された前記複数の第2のリセットデータを加算平均処理し、前記期間内に前記画素のアナログ電気信号に前記第2の直流電位を付与して前記A/D変換器に出力し、前記A/D変換器がデジタルデータである第2の画素データに変換し、前記第2の画素データと加算平均処理された複数の前記第2のリセットデータとを減算処理して補正後の第2の画素データを取得する第2の信号処理動作と、前記補正後の第1の画素データと前記補正後の第2の画素データとを前記デジタルデータ処理回路によって平均化する平均処理動作と、を行う。本発明に係るプログラムは、放射線又は光をアナログ電気信号に変換するための画素を行列状に複数備え、複数の前記画素が少なくとも第1の画素群と第2の画素群とに分割された検出部と、前記第1の画素群に電気的に接続する第1の読出回路と前記第2の画素群に電気的に接続する第2の読出回路とを含み、前記検出部から行単位で出力されたアナログ電気信号を読み出す読出回路部と、前記第1の読出回路に電気的に接続する第1のA/D変換器と前記第2の読出回路に電気的に接続する第2のA/D変換器とを含み、前記読出回路部から出力されたアナログ電気信号をデジタルデータに変換して出力するA/D変換部と、前記デジタルデータを処理するデジタルデータ処理回路と、を含む信号処理部と、を含み、前記読出回路が前記A/D変換器にリセット信号を出力するリセット手段を更に有する撮像装置の制御をコンピュータに実行させるためのプログラムであって、前記第1及び第2の読出回路が所定行の画素のアナログ電気信号を読み出すための期間内に複数のリセット信号に第1の直流電位を付与して前記A/D変換器に出力し、前記A/D変換器が前記期間内にデジタルデータである複数の第1のリセットデータに変換し、前記期間内に前記A/D変換器から出力された複数の前記第1のリセットデータを加算平均処理し、前記期間内に前記画素のアナログ電気信号に前記第1の直流電位を付与して前記A/D変換器に出力し、前記A/D変換器がデジタルデータである第1の画素データに変換し、前記第1の画素データと加算平均処理された複数の前記第1のリセットデータとを減算処理して補正後の第1の画素データを取得するステップと、前記期間内に複数のリセット信号に第2の直流電位を付与して前記A/D変換器に出力し、前記A/D変換器が前記期間内にデジタルデータである複数の第2のリセットデータに変換し、前記期間内に前記A/D変換器から出力された前記複数の第2のリセットデータを加算平均処理し、前記期間内に前記画素のアナログ電気信号に前記第2の直流電位を付与して前記A/D変換器に出力し、前記A/D変換器がデジタルデータである第2の画素データに変換し、前記第2の画素データと加算平均処理された複数の前記第2のリセットデータとを減算処理して補正後の第2の画素データを取得するステップと、前記補正後の第1の画素データと前記補正後の第2の画素データとを前記デジタルデータ処理回路によって平均化するステップと、を行う前記撮像装置の制御をコンピュータに実行させる。本発明によれば、簡易な構成及び簡便な処理により、複数のA/D変換器の非直線性の相違に起因する画像の段差等の違和感を低減し得る撮像装置又は撮像システムを提供することが可能となる。以下、本発明を好適に適用可能な実施形態について図面を参照しながら説明する。図1は、本発明の実施形態に係る撮像装置の概念的ブロック図である。図1の撮像装置100は、放射線又は光をアナログ電気信号に変換するための画素を行列状に複数備えた検出部101と、検出部101からアナログ電気信号を出力するために検出部101を駆動する駆動回路102と、を有する。本実施形態では、説明の簡便化のために検出部101は、8行8列の画素を有する形態とし、4画素列分を一組とする第1の画素群101a、第2の画素群101bに分割されている。第1の画素群101aの画素から出力されたアナログ電気信号である画素信号は、電気的に接続する第1の読出回路103aによって読み出される。第1の読出回路103aの画素から出力されたアナログ電気信号である画素信号113は、電気的に接続する第1のA/D変換器104aによってデジタルデータ114に変換される。同様に、第2の画素群101bからのアナログ電気信号は、電気的に接続する第2の読出回路103b及び第2のA/D変換器104bによって読み出されてデジタルデータに変換される。第1及び第2のA/D変換器104a,bからのデジタルデータは、デジタルデータ処理回路105によって、後述する信号処理やデジタルマルチプレックス処理、オフセット補正等が行われ、デジタル画像信号として出力される。信号処理部106は、第1及び第2の読出回路103a,bを含む読出回路部103と、第1及び第2のA/D変換器104a,bを含むA/D変換部104と、デジタルデータ処理回路105とを有する。そして、撮像装置100は、信号処理部106に対して夫々に対応するバイアスを与える電源部107を有する。電源部107は、読出回路部103に対して基準電圧Vref1,Vref2,Vref3を与える。撮像装置100は更に、信号処理部106及び電源部107の少なくとも一方を制御するための制御部108を有する。この制御部108は電源部107に対して制御信号118を供給している。また、制御部108は、読出回路部103に対して制御信号116、117、120を供給している。そして、制御部108は、駆動回路102に駆動制御信号119を供給し、駆動回路102はそれに基づいて検出部101に駆動信号111を供給している。更に制御部108は、読出回路部103に対して後述する差動増幅器から出力される信号に付加する直流電位を変更可能なオフセット制御信号140を供給している。図2aは、本発明の実施形態に係る撮像装置の概念的な等価回路図を含む撮像システムの概念図である。なお、図1を用いて説明した構成と同じものは同じ番号を付与してあり、詳細な説明は割愛する。検出部101は、行列状に複数配置された画素201を有する。図2aには8行8列にわたって8×8個の画素201が配置されている。画素201は、放射線又は光を電荷に変換する変換素子Sと、その電荷に応じた電気信号を出力するスイッチ素子Tと、を有する。光を電荷に変換する変換素子Sとしては、ガラス基板等の絶縁性基板上に配置され、アモルファスシリコンを主材料とするPIN型フォトダイオードなどの、光電変換素子が好適に用いられる。放射線を電荷に変換する変換素子としては、上述の光電変換素子の放射線入射側に放射線を光電変換素子が感知可能な波長帯域の光に変換する波長変換体を備えた間接型の変換素子や、放射線を直接電荷に変換する直接型の変換素子が好適に用いられる。スイッチ素子Tとしては、制御端子と2つの主端子を有するトランジスタが好適に用いられ、光電変換素子が絶縁性基板上の備えられる画素の場合には、薄膜トランジスタTFTが好適に用いられる。変換素子Sの一方の電極はスイッチ素子Tの2つの主端子の一方に電気的に接続され、他方の電極は共通の配線を介してバイアス電源106aと電気的に接続される。行方向の複数の画素のスイッチ素子、例えばT11~T18は、それらの制御端子が1行目の駆動配線G1に共通に電気的に接続されており、駆動回路102からスイッチ素子の導通状態を制御する駆動信号が、駆動配線を介して行単位で与えられる。列方向の複数の画素のスイッチ素子、例えばT11~T81は、それらの他方の主端子が1列目の信号配線Sig1に電気的に接続されており、導通状態になっている間に、変換素子の電荷に応じた電気信号を、信号配線を介して読出回路103に出力する。列方向に複数配列された信号配線Sig1~Sig8は、検出部101の複数の画素から出力された電気信号を並列に読出回路部103に伝送する。本実施形態では、検出部101は4画素列分を一組とする第1の画素群101a、第2の画素群101bに分割されている。本実施形態では、1~4列目の各画素が第1の画素群に含まれる第1の画素に相当し、5~8列目の各画素が第2の画素群に含まれる第2の画素に相当する。第1の画素群101aから出力されたアナログ電気信号は、読出回路103内の対応する第1の読出回路103aによって並列に読み出され、第2の画素群101bから出力されたアナログ電気信号は、第2の読出回路103bによって並列に読み出される。第1の読出回路103aは、第1の画素群101aから並列に出力された電気信号を増幅する第1の増幅回路部202aと、第1の増幅回路部202aからの電気信号をサンプルしホールドするための第1のサンプルホールド回路部203aと、を有する。第2の読出回路103bも同様に、第2の増幅回路部202bと第2のサンプルホールド回路部203bとを有する。また第1及び第2の読出回路は、第1又は第2のサンプルホールド回路部から並列に読み出された電気信号を、それぞれ順次出力して直列信号の画像信号として出力する第1及び第2のマルチプレクサ204a,bを有する。更に第1及び第2の読出回路は、画像信号をインピーダンス変換して出力する出力バッファである第1及び第2の差動増幅器205a,bを夫々有する。差動増幅器205a,bは差動アンプと可変容量で構成されている。また差動増幅器205a,bの入力端子にはそれぞれ容量を介してD/A変換器DACa,bが接続されている。このD/A変換器DACa,bに制御信号140が供給されることにより、差動増幅器205a,bから出力される信号に付加される直流電位が制御され得る。このD/A変換器DACa,bと容量を含む回路構成が本発明の直流電位制御回路に相当する。画素からの電気信号は、信号用バッファSFSを介して第1の差動増幅器205a又は第2の差動増幅器205bに入力される。また、ノイズ成分は、ノイズ用バッファSFNを介して第1の差動増幅器205a又は第2の差動増幅器205bに入力される。第1の差動増幅器205aに入力された画素からの電気信号とノイズ成分は減算されて出力され、第1のA/D変換器104aに入力される。同様に、第2の差動増幅器205bに入力された画素からの電気信号とノイズ成分は減算されて出力され、第2のA/D変換器104bに入力される。第1の及び第2のA/D変換器104a,bには、電源部107から基準電圧Vref3が入力される。ここで、第1及び第2の読み出し回路103a,bの信号用バッファSFSのゲートにはリセットスイッチSRSを介して電源部107から所定のタイミングで基準電圧Vref2が入力される。また、第1及び第2の読み出し回路103a,bのノイズ用バッファSFNのゲートにはリセットスイッチSRNを介して電源部107から所定のタイミングで基準電圧Vref2が入力される。つまりリセットスイッチSRは、所定のタイミングでバッファSFのゲートに基準電圧Vref2を与えることにより、所定のタイミングで差動増幅器の入力をリセットするものである。制御回路108は、第1及び第2の増幅回路部202a,bに対して制御信号116を与えている。また制御回路108は、リセットスイッチSRS,SRNに対して制御信号117aを、第1及び第2のマルチプレクサに対して制御信号117bを、夫々与えている。そして、制御回路108は、第1及び第2のサンプルホールド回路部に対して制御信号120s、120nを、夫々与えている。更に、制御回路108は、第1及び第2のA/D変換器に対して制御信号129を、デジタルデータ処理回路105に対して制御信号130を、それぞれ与えて制御する。また制御回路108は、差動増幅器に接続されたD/A変換器に制御信号140を与えて、差動増幅器から出力されるアナログ電気信号に付加する直流電位を制御する。図2bは、読出回路103を詳細に説明するための等価回路図である。増幅回路部202は各信号配線に対応してそれぞれ、画素から読み出された電気信号画素信号を増幅して出力する演算増幅器Aと、積分容量Cfと、積分容量をリセットするリセットスイッチRCと、を有する増幅回路を備える。演算増幅器Aの反転入力端子には出力された電気信号が入力され、出力端子から増幅された電気信号が出力される。演算増幅器Aの正転入力端子には電源部107から基準電圧Vref1が入力される。また、積分容量Cfが演算増幅器Aの反転入力端子と出力端子の間に配置され、積分容量Cfと並列にリセットスイッチRCが接続される。サンプルホールド回路部203は、各増幅回路に対応して奇数行信号用サンプルホールド回路、偶数行信号用サンプルホールド回路、奇数行ノイズ用サンプルホールド回路、偶数行ノイズ用サンプルホールド回路を備えている。奇数行信号用サンプルホールド回路は、奇数行の画素からの電気信号をサンプリングするサンプリングスイッチSHOSと、奇数行の画素信号を保持するサンプリング容量Chosとを有している。偶数行信号用サンプルホールド回路は、偶数行の画素信号をサンプリングするサンプリングスイッチSHESと、偶数行の画素信号を保持するサンプリング容量Chesとを有している。奇数行ノイズ用サンプルホールド回路は、奇数行の画素信号をサンプリングする前に演算増幅器のノイズ成分をサンプリングするサンプリングスイッチSHONと、当該ノイズ信号を保持するサンプリング容量Chonとを有している。偶数行ノイズ用サンプルホールド回路は、偶数行の画素信号をサンプリングする前に演算増幅器のノイズをサンプリングするサンプリングスイッチSHENと、当該ノイズ信号を保持するサンプリング容量Chenとを有している。マルチプレクサ204は、奇数行信号用サンプルホールド回路に対応してスイッチMSOSを、偶数行信号用サンプルホールド回路に対応してスイッチMSESを、各増幅回路に対応して夫々備えている。また、奇数行ノイズ用サンプルホールド回路に対応してスイッチMSONを、偶数行ノイズ用サンプルホールド回路に対応してスイッチMSENを各増幅回路に対応して夫々備えている。そして、各スイッチを順次選択することにより、画素信号又はノイズ成分の並列信号を直列信号に変換する動作が行われる。次に、図2及び図3を参照して、本発明の撮像装置の動作を説明する。図3は、本発明の実施形態に係る撮像装置の撮像動作を説明するためのタイミングチャートである。本発明の動作において、特に留意すべきは以下の点である。まず本発明の撮像装置は、行単位の出力動作に対して、複数回ここでは2回のA/D変換動作を行っている、すなわち、一つの信号に対して変換動作を複数回行っている。次に本発明の撮像装置は、その複数回のA/D変換動作を、読出回路部から出力されたA/D変換器の入力信号に異なる直流電位を与えて行っている。そして本発明の撮像装置は、一つの信号に対して複数回のA/D変換動作によって得られた複数のデジタルデータを平均化して一つのデータを提供する。まず、撮像装置100は行単位の画素の出力動作を行う。ここで、出力動作の前に検出部101に放射線又は光が照射されて、各変換素子Sには照射された放射線又は光に応じた電荷が生成されているものとする。行単位の出力動作のはじめに、制御部108から制御信号140がD/A変換器DACa,bに与えられ、読出回路部から出力されるアナログ電気信号である差動増幅器の出力に与えられる直流電位が第1の直流電位に設定される。続いて制御部108から制御信号116が与えられたリセットスイッチRCによって積分容量Cfがリセットされ、増幅回路がリセットされる。次に、制御部108からサンプルホールド回路部に制御信号120n,120oeが与えられる。それにより奇数行ノイズ用サンプルホールド回路のサンプリングスイッチSHONが導通され、リセットされた増幅回路から増幅回路のノイズ成分がサンプリング容量Chonに転送される。サンプリングスイッチSHONが非導通にされてノイズ成分がサンプリング容量Chonに保持される。次に、駆動回路102から1行目の駆動配線G1に駆動信号111が与えられて1行目のスイッチ素子T11~T18が導通される。それにより、1行目の変換素子S11~S14で発生された電荷に基づくアナログ電気信号が、各画素から信号配線Sig1~Sig4を介して並列に第1の読出回路103aに伝送される。また1行目の変換素子S15~S18で発生された電荷に基づくアナログ電気信号が、各画素から信号配線Sig5~Sig8を介して並列に第2の読出回路103bに伝送される。そして、制御部108からサンプルホールド回路部に制御信号120s,120oeが与えられる。それにより奇数行信号用サンプルホールド回路のサンプリングスイッチSHOSが導通され、読み出された画素信号が増幅回路を介してサンプリング容量Chosに転送される。この際、画素信号には増幅回路のノイズ成分が付加される。そしてサンプリングスイッチSHOSが非導通にされてノイズ成分が付加された画素信号がサンプリング容量Chosに保持される。次に、撮像装置100は以下に示す信号処理動作を行う。制御部108から各リセットスイッチSRS,SRNに制御信号117aが与えられる。それにより各リセットスイッチSRS,SRNが導通されて各バッファSFS,SFNのゲートに基準電圧Vref2が与えられ、各差動増幅器205a,205bの入力がリセットされる。つまり、リセットスイッチSRS,SRNは、A/D変換器にリセット信号を出力するリセット手段である。この際、それぞれリセットされた差動増幅器205a,205bからの出力に、それぞれD/A変換器DACa,bによって第1の直流電位が付加された信号が、各A/D変換器104a,104bに入力される。つまり、D/A変換器DACa,bによって読出回路部から出力されるアナログ電気信号に第1の直流電位が付加されてA/D変換器に入力される。そして各A/D変換器104a,104bは、入力された信号をデジタルデータNd1,Nd4に変換してデジタルデータ処理回路105に出力する。このデジタルデータNd1,Nd4は、第1の直流電位を含む各差動増幅器のリセットデータである。次に、各リセットスイッチSRS,SRNが非導通にされ、この際にもそれぞれD/A変換器DACa,bによって第1の直流電位が付加された信号が、各A/D変換器104a,104bに入力される。そして各A/D変換器104a,104bは、入力された信号をデジタルデータSd1,Sd1に変換してデジタルデータ処理回路105に出力する。この動作を擬似データ出力動作と称する。次に、各リセットスイッチSRS,SRNが再度導通されて各バッファSFS,SFNのゲートに基準電圧Vref2が与えられ、各差動増幅器205a,205bの入力が再度リセットされる。この際に、それぞれ差動増幅器205a,205bからの出力にそれぞれD/A変換器DACa,bによって第1の直流電位が付加された信号が、各A/D変換器104a,104bに入力される。そして各A/D変換器104a,104bは、入力された信号をデジタルデータN1,1,N1,5に変換してデジタルデータ処理回路105に出力する。このデジタルデータN1,1,N1,5はデジタルデータNd1,Nd4と同様に、第1の直流電位を含む各差動増幅器のリセットデータである。この動作をリセットデータ出力動作と称する。次に、制御部108から各マルチプレクサに制御信号117bが与えられる。それに応じて、第1のマルチプレクサ204aのスイッチMSOS1及びスイッチMSON1が導通される。それにより、ノイズ成分が付加された1列目の画素の画素信号がバッファSFSを介して、ノイズ成分がバッファSFNを介して、それぞれ第1の差動増幅器205aに入力される。また、第2のマルチプレクサ204bのスイッチMSOS5及びスイッチMSON5が同時に導通される。それにより、ノイズ成分が付加された5列目の画素の画素信号がバッファSFSを介して、ノイズ成分がバッファSFNを介して、それぞれ第2の差動増幅器205bに入力される。ノイズ成分が付加された画素信号とノイズ成分は、各差動増幅器において差分処理される。そして、差分処理された画素信号が増幅されて差動増幅器から出力される。これにより増幅回路からの出力から各増幅回路のノイズ成分が除去される。各A/D変換器104a,104bは出力された各画素信号をデジタルデータS1,1、S1,5に変換してデジタルデータ処理回路105に出力する。このデジタルデータS1,1、S1,5は、差動増幅器205a,205bから出力された画素信号に第1の直流電位が付加されたデータである。この動作を画素データ出力動作と称する。次に、再びリセットデータ出力動作が行われ、各A/D変換器104a,104bからデジタルデータN1,2,N1,6がデジタルデータ処理回路105に出力される。このデジタルデータN1,2、N1,6は、リセットされた差動増幅器205a,205bからの出力に第1の直流電位が付加されたデータである。そして、2列目及び6列目に対して画素データ出力動作が行われ、各A/D変換器104a,104bからデジタルデータS1,2、S1,6がデジタルデータ処理回路105に出力される。このデジタルデータS1,2、S1,6は、差動増幅器205a,205bから出力された画素信号に第1の直流電位が付加されたデータである。同様に、リセットデータ出力動作、3列目及び7列目に対する画素データ出力動作、リセットデータ出力動作、4列目及び8列目に対する画素データ出力動作が順次行われる。それによりデジタルデータ処理回路105にデジタルデータN1,3とN1,7、S1,3とS1,7、N1,4とN1,8、S1,4とS1,8がそれぞれ出力される。ここで、デジタルデータN1,3、N1,7、N1,4、N1,8は、リセットされた差動増幅器205a,205bからの出力に第1の直流電位が付加されたデータである。また、デジタルデータS1,3、S1,7、S1,4、S1,8は、差動増幅器205a,205bから出力された画素信号に第1の直流電位が付加されたデータである。その後、擬似リセットデータ出力動作が2回繰り返し行われ、デジタルデータ処理回路105にデジタルデータNd2とNd5、Sd2とSd5、Nd3とNd6、Sd3とSd6、が出力される。これらのデジタルデータは、先の擬似リセットデータ出力動作と同様に、それぞれ差動増幅器205a,205bからの出力にそれぞれD/A変換器DACa,bによって第1の直流電位が付加されたものである。これらの各A/D変換器から出力された各データは、デジタルデータ処理回路105で後に説明する補正処理が行われて、各補正後画素データD1,1~D1,4、D1,5~D1,8が得られる。このように、行単位の画素に対して、第1の信号処理動作が行われる。第1の信号処理動作には、それぞれ第1の直流電位が付加された、擬似リセットデータ出力動作と、各列単位のリセットデータ出力動作及び画素データ出力動作と、その後の2回の擬似リセットデータ出力動作が含まれている。これら第1の信号処理動作でA/D変換部から出力された各デジタルデータを第1のデジタルデータを総称する。続いて、制御部108から制御信号140がD/A変換器DACa,bに与えられ、差動増幅器の出力の直流電位が第2の直流電位に設定され、行単位の画素に対して第1の信号処理動作と同様の第2の信号処理動作が行われる。具体的には、擬似リセット出力動作により、デジタルデータN’d1,N’d4が出力される。次に、各列単位のリセットデータ出力動作によりデジタルデータN’1,1,N’1,5、N’1,2,N’1,6、N’1,3,N’1,7、N’1,4,N’1,8が出力される。また、画素データ出力動作により、デジタルデータS’1,1,S’1,5、S’1,2,S’1,6、S’1,3,S’1,7、S’1,4,S’1,8が出力される。そして2回の擬似リセットデータ出力動作により、デジタルデータN’d2、N’d5、S’d2、S’d5、N’d3、N’d6、S’d3とS’d6が出力される。そして、第1の信号処理動作と同様に、デジタルデータ処理回路105で後に説明する補正処理が行われて、各補正後画素データD’1,1~D’1,4、D’1,5~D’1,8が得られる。これら第2の信号処理動作でA/D変換部から出力された各デジタルデータを第2のデジタルデータを総称する。そしてデジタルデータ処理回路105は、各画素に対応したデータ毎に、第1の信号処理動作による補正後画素データDm、nと、第2の信号処理動作による補正後画素データD’m、nを平均化して、出力データDAm、nを生成する。この動作を平均処理動作と称する。そして、行単位の画素の出力動作と、第1及び第2の信号処理動作と平均処理動作を含むデータ処理動作により、行単位の画素の読出動作が達成される。そしてこの行単位の画素の読出動作が繰り返し行われて、1画像分の読出動作が達成される。このように、本実施例においては、同一行に含まれる所定の画素の画素信号に対して、直流電位を変更しながら、2度のA/D変換動作を行い、各画素に対応するデジタルデータ同士を平均化する処理を行うことにより、最終的な出力データを得ている。ここで本実施形態において、2行目の画素の出力動作は、1行目のデータ処理動作がなされる期間内で行われている。まず1行目と同様にリセットスイッチRCによって積分容量Cfがリセットされ、増幅回路がリセットされる。次に偶数行ノイズ用サンプルホールド回路のサンプリングスイッチSHENが導通され、リセットされた増幅回路から増幅回路のノイズ成分がサンプリング容量Chenに転送される。サンプリングスイッチSHENが非導通にされてノイズ成分がサンプリング容量Chenに保持される。次に、駆動回路102から2行目の駆動配線G2に駆動信号111が与えられて2行目のスイッチ素子T21~T28が導通される。それにより、2行目の変換素子S21~S24で発生された電荷に基づくアナログ電気信号が、各画素から信号配線Sig1~Sig4を介して並列に第1の読出回路103aに伝送される。また2行目の変換素子S25~S28で発生された電荷に基づくアナログ電気信号が、各画素から信号配線Sig5~Sig8を介して並列に第2の読出回路103bに伝送される。そして、偶数行信号用サンプルホールド回路のサンプリングスイッチSHESが導通され、読み出された画素信号が増幅回路を介してサンプリング容量Chesに転送される。この際、画素信号には増幅回路のノイズ成分が付加される。そしてサンプリングスイッチSHESが非導通にされてノイズ成分が付加された画素信号がサンプリング容量Chenに保持される。2行目の画素データ出力動作においては、各マルチプレクサのスイッチMSES及びスイッチMSENが、1行目と同様順次導通される。それ以外は1行目と同様の動作が行われる。このような出力動作及びデータ処理動作を行うため、次の行単位の出力動作を、先の行単位の信号処理動作がなされる期間内で行うことができる。そのため、次の行単位のデータ処理動作後に先の行単位の出力動作を行う場合に比べて、1画像分の読み出し動作にかかる時間を短縮することができる。次に、図4を用いてデジタルデータ処理回路105で行われる補正処理を説明する。図4aは、デジタルデータ処理回路105に含まれる補正処理部400を説明するためのブロック図である。図4bは、リセットデータ処理部401と画素データ処理部402と加算器403にて行われる補正処理を説明するためのタイミングチャートである。なお、本実施形態において、図4aの補正処理部400は各A/D変換器毎に備えられており、以下の説明では、第1のA/D変換器104aに対応して設けられたものとして説明を行う。ただし本補正処理部は上記に限定されるものではなく、第1及び第2のA/D変換器からのデータをデジタルマルチプレックスした後のデータに対して補正処理するように設けられていてもよい。補正処理部400は、リセットデータ処理部401と画素データ処理部402と加算器403と記憶部404と平均処理部405と並列直列変換部406とを含む。ここで、リセットデータ処理部401は、複数の遅延素子411~414と加算器415と乗算器416とを含む。画素データ処理部402は、複数の遅延素子421~422を含む。制御部108からの制御信号130に基づいて、リセットデータ処理部401の各遅延素子411~414にはN_CLKが、画素データ処理部402の各遅延素子421~422にはS_CLKが、それぞれ与えられている。第1の信号処理動作に対して第1のA/D変換器104aから出力されたデジタルデータNd1が補正処理部400に入力され、N_CLKの立ち上がりに応じてリセットデータ処理部401の遅延素子411に保持される。次に、Sd1が補正処理部400に入力され、S_CLKの立ち上がりに応じて画素データ処理部402の遅延素子421に保持される。次に、N1,1が補正処理部400に入力され、N_CLKの立ち上がりに応じて遅延素子411に保持され、Nd1は遅延素子412に保持される。次に、S1,1が補正処理部400に入力され、S_CLKの立ち上がりに応じて遅延素子421に保持される。次に、N1,2が補正処理部400に入力され、N_CLKの立ち上がりに応じて遅延素子411に保持され、N1,1は遅延素子412に保持され、Nd1は遅延素子413に保持される。次に、S1,2が補正処理部400に入力され、S_CLKの立ち上がりに応じて遅延素子421に保持され、S1,1は遅延素子422に保持され、遅延素子422から加算機403にS1,1が出力される。次に、N1,3が補正処理部400に入力され、N_CLKの立ち上がりに応じて遅延素子411に保持され、N1,2は遅延素子412に保持され、N1,1は遅延素子413に保持され、Nd1は遅延素子414に保持される。そして、各遅延素子411~414からの出力が加算器415に出力されて加算され、乗算器416で平均化のために1/4倍されて加算器403に出力される。加算器403は、画素データ処理部402から出力されたデータとリセットデータ処理部401から出力されたデータを減算処理し、補正された画素データD1,1を出力する。この処理により、画素データD1,1は、S1,1-Nd1N1,1N1,2N1,3/4となる。同様に画素データD1,2は、S1,2-N1,1N1,2N1,3N1,4/4となる。つまり、本補正処理では、まず行単位の信号処理動作の期間内に読出回路が複数のリセット信号をA/D変換器に与える。A/D変換器は複数のリセット信号を複数のリセットデータに変換する。補正処理部は、A/D変換器から出力された複数のリセットデータを加算平均処理する。そして補正処理部は、同じ期間内にA/D変換器から出力された所定行の画素データと加算平均処理されたリセットデータとを減算処理することにより、画素データDm,nを取得する。また、本実施形態では、補正処理される画素データに対して時間的に近傍で且つ前後2つずつの計4つのリセットデータを加算平均処理している。これは、高周波なノイズ成分と低周波な1/fノイズ成分とを含むリセットデータを加算平均処理することにより、処理されたリセットデータ中の高周波なノイズ成分が抑制される。つまり、加算平均処理はリセットデータに対してローパスフィルタLPFがかけられたと考えることができる。そのため、加算平均処理されたリセットデータは、低周波な1/fノイズ成分が主体的となる。このLPF処理は、加算平均処理するリセットデータの数が多くなれば精度が向上する。そして、低周波な1/fノイズ成分を含む画素データと加算平均処理されたリセットデータを減算することにより、画素データから良好に1/fノイズ成分を低減することができる。この減算処理は、画素データに対してハイパスフィルタHPFがかけられたと考えることができる。つまり本補正処理は、画素データに対してLPF処理とHPF処理の両方を行うことができるものであり、良好な補正処理が行い得る。ただし本実施形態は前後2つずつに限定されるものではなく、前後同数ずつであればよい。加算機403から出力された各画素データD1,1~D1,4は、記憶部404に格納される。上記処理は、第2の信号処理動作に対しても同様に行われ、D’1,1~D’1,4も記憶部404に格納される。次に平均処理部405は、同じ1行1列目の画素の画素データであるD1,1とD’1,1を一組として平均化処理を行い、補正後の画素データDA1,1を出力する。D1,2とD’1,2の組、D1,3とD’1,3の組、D1,4とD’1,4の組も同様に平均処理部405で平均化処理される。平均化処理された画素データは並列直列変換部で直列のデータに変換され、補正後の画素データとしてDA1,1、DA1,2、DA1,3、DA1,4が順次出力される。次に、A/D変換器の非直線性に関する情報について説明する。この非直線性とは、実際のアナログ入力とデジタル出力A/D変換値の関係が理想直線からどれだけ外れているかを示すもので、具体的には微分非直線性DNL或いは積分非直線性INLで示される。INLとは、A/D変換器の入出力特性全体を見渡したときの理想の入出力直線に対する実際の入出力特性のずれを意味する。DNLとは、入出力の各ステップを個別に見た場合の理想ステップとのずれを意味する。以下に図5a~bを用いて、第1及び第2のA/D変換器のA/D変換特性の相違による影響について説明する。図5aを用いて第1及び第2のA/D変換器104a,bのそれぞれの非直線性を示す。ここでは、第1のA/D変換器104aが理想的なA/D変換特性を有し、第2のA/D変換器104bが理想的な特性からずれた非線形性を有する場合を例示している。図5aにおいて、横軸はA/D変換器に入力される入力電圧、縦軸はA/D変換器から出力されるデジタル値コードをそれぞれ示す。なお、図5aでは、説明の簡略化のために分解能8ビットのA/D変換器を想定して示したものである。図5bは第1及び第2のA/D変換器104a,bの入力電圧に対するデジタル値の差分を示すものである。図5bによると、第1及び第2のA/D変換器104a,bの入力電圧をそのままデジタル値に変換して出力すると、両A/D変換器の間で最大約30LSBの出力差が生じることとなる。そのため、第1及び第2のA/D変換器104a,bがそれぞれ対応する第1及び第2の画素群101a,b間において最大約30LSBの画像上の濃度段差が生じるおそれがある。特に、本実施形態のように、第1及び第2の画素群が検出部101全体を領域的に分割した形態であれば、第1及び第2の画素群の境界において濃度段差が視覚上著しく目立つ結果となり、取得される画像の品質を著しく低下させる。そこで、本願発明では、制御部108が第1及び第2のA/D変換器に接続された差動増幅器の出力に直流電位を付加することにより、第1及び第2のA/D変換器に入力され得るアナログ電気信号に、直流電位を付加する処理を行う。例えば、第1の信号処理動作で300mVの直流電位が設定され、第1および第2のA/D変換器に400mVに相当する信号が入力されたとする。その場合、第1の画素群と第2の画素群の間には、A/D変換器の非直線性の差に起因して約-15LSBの段差が生じる。続いて、第2の信号処理動作で500mVの直流電位が設定され、第1および第2のA/D変換器に600mVに相当する信号が入力されたとする。その場合、第1の画素群と第2の画素群の間には、A/D変換器の非直線性の差に起因して約15LSBの段差が生じる。そして、第1、第2の信号処理の結果が平均化され、段差を低減することが可能となる。ここで2つのA/D変換器の特性が既知の場合は、付加する直流電位を適切に選ぶことにより、段差低減を効果的に行うことができる。そのため制御部108は、例えば他の記憶手段に記憶された第1及び第2のA/D変換器104a,bの非直線性に関する情報に基づいて上述の処理を行うことが好ましい。その情報に基づいて、第1のA/D変換器から出力されたデジタル信号の平均値と第2のA/D変換器から出力されたデジタル信号の平均値との間の差異を低減させるように処理を行うことが可能となる。それにより、更に高い精度で濃度段差を低減させる処理を行うことができる。しかしながら、本発明はA/D変換器の特性が未知であっても、適用可能であり、段差低減の効果を得ることができる。A/D変換器の特性が未知の場合は、同一行に対して異なる直流電位でより多くの回数、少なくとも4回の信号処理動作を行うことがより望ましい。特に4回以上の場合は、A/D変換器の量子化誤差が1/2以下になるなど、非直線性の誤差低減以外にも格別の効果を生ずる。また、A/D変換器として、構造的に非線形誤差が生じやすいパイプライン型A/D変換器を用いた撮像装置に対して、本発明を適用することは望ましい。ただし、上記処理を撮影時の画像信号に対してのみ行うと、取得すべき画像信号に不要な信号成分を付加することとなり、得られた画像信号の正確性が低下してしまう恐れがある。そこで本願発明では、暗時出力の補正を行うオフセット補正用の画像信号や、感度補正用の画像信号といった、撮影時の画像信号の補正を行うための補正用の画像信号と、撮影時の画像信号と、を略同等の処理を行って取得する。そして、デジタルデータ処理回路105が取得された補正用の画像データと撮影時の画像データとを用いて補正処理し、補正後の画像データを出力する。このような処理により、付加された不要な信号成分は除去もしくは低減され、段差等の違和感が低減され且つ良好な画質の画像を取得することが可能となる。なお、本実施形態において、第1の信号処理動作における差動増幅器から出力される直流電位と第2の信号処理動作における直流電位の間の変化量は、記憶手段不図示の情報を基に制御回路108が計算によりリアルタイムに求めても良い。また、第1及び第2のA/D変換器それぞれの非直線性に関する情報を基に予め定めてもよい。また、本実施形態ではA/D変換器が2個の場合について説明したが、さらに多い場合に適用可能であることは言うまでもない。複数のA/D変換器うち、全てに対して上記処理することは望ましいが、複数のA/D変換器のうちの一部に対してのみ上記処理を行ってもよい。また、A/D変換器への入力に直流電位を付加する方法として、本実施形態では差動増幅器の入力側に容量で結合されたD/A変換器を用いた。これは簡単な構成で本件課題を実現する構成として望ましいが、本発明はこれに限定されるものではない。さらに本実施形態では、A/D変換器に入力されるアナログ信号の直流電位を変更しているが、差動増幅器として可変容量を有するものを用いてゲインを変更しても同一の効果を得ることができる。また、本実施形態では、加算平均処理及び減算処理された画素データDm,nを用いて平均化処理を行っているが、本発明はそれに限定されるものではない。画素データSm,nとS‘m,nを平均化処理するだけのものも本発明の効果は得られる。そしてその後に加算平均処理及び減算処理を行ってもよい。図6a及びbを用いて本発明の効果を説明する。図6aは本補正処理を行っていない画像データを示すものであり、図6bは本補正処理を行った画像データを示すものである。ここでは、検出部を4つの画素群に分割した例を示している。本補正処理を行った画像データは、本補正処理を行っていない画像データに比べて、各画素群間の段差が目立たなく良好な画像となっている。このように画素群間の段差を低減することにより、画像に与えるアーチファクトを低減することが可能となる。このように、本補正処理を行う補正処理部400によって、A/D変換器の非直線性INLの差異により発生する段差が、取得された画像に与えるアーチファクトを低減することが可能となる。次に、図7に本発明の撮像装置を用いた移動可能な放射線撮像システムへの応用例を示す。図7は、動画/静止画の撮影が可能な可搬型の撮像装置を用いた撮像システムの概念図である。図7において、600は放射線発生装置、601は撮像装置100を保持可能な保持部として機能するC型アーム、602は放射線発生装置600、撮像装置100、及びC型アーム601を移動可能にする台車である。また、603は被検体604を載せるための寝台、605はそれらを制御可能な構成を有する移動型の制御装置、606は撮像装置100で得られた画像信号の表示が可能な表示装置である。制御装置605は、制御コンピュータや制御卓、放射線制御装置等を有しており、また撮像装置100で得られた画像信号を画像処理して表示装置606等に伝送することも可能である。また、制御装置605による画像処理により生成された画像データは、電話回線等の伝送手段により遠隔地へ転送することができる。それにより、遠隔地の医師が転送された画像データに基づく画像を診断することが可能となる。また、伝送された画像データをフィルムに記録することや光ディスク等の保存手段に保存することも可能である。ただし、撮像装置100をC型アーム601から取り外し可能な構成とし、C型アーム601の放射線発生装置600とは別の放射線発生装置を用いて撮影を行ってもよい。以上のように本発明の撮像装置を放射線撮像システムへ適用することで、所望のフレーム時間を達成しつつ良好なS/N比の画像信号を取得することが可能となる。なお、本発明において、制御部108の処理ステップは、制御部108が有するコンピュータがプログラムを実行することによって実現してもよい。その際、ルックアップテーブルLUT及びプログラムは、制御部108に記憶される。また、プログラムをコンピュータに供給するための手段、例えばかかるプログラムを記録したCD-ROM等のコンピュータ読み取り可能な記録媒体又はかかるプログラムを伝送するインターネット等の伝送媒体も本発明の実施形態として適用することができる。また、上記のプログラムを記録したコンピュータ読み取り可能な記録媒体等のコンピュータプログラムプロダクトも本発明の実施形態として適用することができる。上記のプログラム、記録媒体、伝送媒体及びコンピュータプログラムプロダクトは、本発明の範疇に含まれる。記録媒体としては、例えばフレキシブルディスク、ハードディスク、光ディスク、光磁気ディスク、CD-ROM、磁気テープ、不揮発性のメモリカード、ROM等を用いることができる。"