"第1の容量と、該第1の容量の一端と電圧入力端子との間に接続された第1のスイッチと、前記第1の容量の他端と第1のノードとの間に接続された第2のスイッチと、前記第1の容量の前記一端と基準電圧端子との間に接続された第3のスイッチと、前記第1の容量の前記他端と前記基準電圧端子との間に接続された第4のスイッチと、前記第1のノードと前記基準電圧端子の電圧より低い電圧の電源端子との間に接続された第2の容量と、前記第1のノードに非反転入力端子が接続され前記基準電圧端子に反転入力端子が接続されたオペアンプと、ゲートが該オペアンプの出力端子に接続されドレインが前記第1のノードに接続されソースが前記電源端子に接続された第1のトランジスタと、該第1のトランジスタとカレントミラー接続された第2のトランジスタとを備え、前記第1および第2のスイッチがオン/オフするとき前記第3および第4のスイッチがオフ/オンするように前記第1乃至第4のスイッチを制御し、前記電圧入力端子に入力した入力電圧に比例した出力電流を前記第2のトランジスタのドレインから出力することを特徴とする電圧電流変換回路。請求項1に記載の第1の容量と同じ製造バラツキをもった第2の容量に対して、請求項1に記載の出力電流に対応した電流による充電と放電の同一繰り返しを実行し、該繰り返しの単位時間を周期とする発振信号を生成することを特徴とする電圧制御発振回路。請求項2に記載の電圧制御発振回路において、前記第2の容量に対して、前記出力電流に対応した第1の電流を第5のスイッチを介して充電する第1の電流源と、前記第2の容量から、前記第1の電流と同じ第2の電流を第6のスイッチを介して放電する第2の電流源と、前記第2の容量の電圧が第1の電圧に上昇すると前記第1のスイッチをオフして前記第2のスイッチをオンさせ、前記第2の容量の電圧が前記第1の電圧より低い第2の電圧に低下すると前記第2のスイッチをオフして前記第1のスイッチをオンさせる動作を繰り返す制御手段と、を備えることを特徴とする電圧制御発振回路。ところが、図3に示した電圧電流変換回路は、スイッチSW7,SW8をMOSトランジスタで構成する際に、その寄生容量Cc、Cdが容量Csに追加されることになるので、容量Csの見かけ上の値が本来の容量値からずれてしまう。このように容量Csの値がずれると、高精度な周波数fCLKのクロックを用いてスイッチトキャパシタを構成しても、出力電流IREFの値が目標値からずれてしまうことになる。また、このようにスイッチトキャパシタ容量Csと同じデバイス構造の負荷容量CLを用い、前記した電圧電流変換回路で生成した電流IREFを基にした電流を、その負荷容量CLに充放電させることにより機能する電圧制御発振回路を構成すると、容量Csと容量CLは同じデバイス構造であるので同一半導体集積回路内では容量バラツキはキャンセルされるため発振周波数のバラツキも生じない後記が、電流IREFそのものに前記寄生容量に起因するズレが生じているため、高精度な周波数を発振する電圧制御発振回路を構成することは出来なかった。本発明の目的は、入力電圧に正確に対応した値の出力電流を得ることができる電圧電流変換回路およびその電圧電流変換回路で生成した電流を用いて高精度な発振周波数を得ることができるようにした電圧制御発振回路を提供することでる。上記目的を達成するために、請求項1にかかる発明の電圧電流変換回路は、第1の容量と、該第1の容量の一端と電圧入力端子との間に接続された第1のスイッチと、前記第1の容量の他端と第1のノードとの間に接続された第2のスイッチと、前記第1の容量の前記一端と基準電圧端子との間に接続された第3のスイッチと、前記第1の容量の前記他端と前記基準電圧端子との間に接続された第4のスイッチと、前記第1のノードと前記基準電圧端子の電圧より低い電圧の電源端子との間に接続された第2の容量と、前記第1のノードに非反転入力端子が接続され前記基準電圧端子に反転入力端子が接続されたオペアンプと、ゲートが該オペアンプの出力端子に接続されドレインが前記第1のノードに接続されソースが前記電源端子に接続された第1のトランジスタと、該第1のトランジスタとカレントミラー接続された第2のトランジスタとを備え、前記第1および第2のスイッチがオン/オフするとき前記第3および第4のスイッチがオフ/オンするように前記第1乃至第4のスイッチを制御し、前記電圧入力端子に入力した入力電圧に比例した出力電流を前記第2のトランジスタのドレインから出力することを特徴とする。請求項2にかかる発明の電圧制御発振回路は、請求項1に記載の第1の容量と同じ製造バラツキをもった第2の容量に対して、請求項1に記載の出力電流に対応した電流による充電と放電の同一繰り返しを実行し、該繰り返しの単位時間を周期とする発振信号を生成することを特徴とする。請求項3にかかる発明は、請求項2に記載の電圧制御発振回路において、前記第2の容量に対して、前記出力電流に対応した第1の電流を第5のスイッチを介して充電する第1の電流源と、前記第2の容量から、前記第1の電流と同じ第2の電流を第6のスイッチを介して放電する第2の電流源と、前記第2の容量の電圧が第1の電圧に上昇すると前記第1のスイッチをオフして前記第2のスイッチをオンさせ、前記第2の容量の電圧が前記第1の電圧より低い第2の電圧に低下すると前記第2のスイッチをオフして前記第1のスイッチをオンさせる動作を繰り返す制御手段と、を備えることを特徴とする。本発明の電圧電流変換回路によれば、スイッチトキャパシタのスイッチ寄生容量が等価抵抗に影響を与えないので、入力電圧に正確に対応した出力電流を生成させることができる。また、スイッチトキャパシタを構成する容量Csと同じプロセスで製造した同じデバイス構造の負荷容量CLを用い、電圧電流変換回路で生成した電流IREFを基にした電流を、その容量CLに充放電させることにより機能する電圧制御発振回路を構成する場合でも、電流IREFそのものにスイッチ寄生容量によるバラツキが生じないため、高精度な周波数信号を発振する電圧制御発振回路を実現できる。<第1の実施例>図1に本発明の第1の実施例の電圧電流変換回路10を示す。電圧入力端子1とノードN1の間にスイッチSW1、容量Cs、スイッチSW2が順次ノードN2,N3を介して接続され、ノードN2と基準電圧端子2との間にスイッチSW3が接続され、ノードN3と基準電圧端子2との間にスイッチSW4が接続され、これらによりスイッチトキャパシタが構成されている。そして、オペアンプOP1の非反転入力端子にノードN1が接続され、反転入力端子に基準電圧端子2が接続されている。このオペアンプOP1の出力端子にはNMOSトランジスタM1のゲートが接続され、そのトランジスタM1のドレインがノードN1に接続さている。また、ノードN1と電源端子3接地との間には高周波成分減衰平滑用の容量CBが接続されている。NMOSトランジスタM2は電流IREFの出力用であり、トランジスタM1とカレントミラー接続されている。本実施例では、スイッチSW1,SW2がオン/オフするときはスイッチSW3,SW4がオフ/オフする。このオン、オフのタイミングは、クロック周波数fCLKで行われる。また、オペアンプOP1とトランジスタM1によって、ノードN1の電圧が基準電圧端子2に印加された基準電圧VREFに一致するように、動作する。そして、このときのトランジスタM1のドレイン電流は、入力電圧Vinに比例した電圧であり、カレントミラー比が1:1のときは、トランジスタM2の出力電流IREFも同じである。このときの出力電流IREFは、前記した式1で表される。ここで、スイッチSW1の電圧入力端子1の側の寄生容量、スイッチSW3,SW4の基準電圧端子2の側の寄生容量は、いずれも電圧源に接続されるため、無関係となる。また、スイッチSW2のノードN1の側の寄生容量は、容量CBと合成されるため、無関係となる。また、スイッチSW1,SW3のノードN2側と電源端子3接地との間の寄生容量Caは、スイッチSW1がオンのときは入力電圧Vinで充電され、スイッチSW3がオンすることで放電される。よって、寄生容量Caに蓄積される電荷はトランジスタM1へ流れないため、出力電流IREFに影響を与えることはない。また、ノードN3の電圧は、オペアンプオOP1により固定されるため、スイッチSW2,SW4のノードN3側と電源端子3接地との間の寄生容量Cbへ蓄積される電荷量は変化せず、出力電流IREFへの影響はない。また、スイッチSW3,SW4がオンしたとき、容量Csの両端が短絡となり、寄生容量Ca,Cbともに、基準電圧VREFとなるため、無関係となる。よって、本実施例では、入力電圧Vinに正確に比例した出力電流IREFを得ることができる。<第2の実施例>図2に図1の電圧電流変換回路10で得られる電流IREFを利用した電圧制御発振回路20を示す。電圧制御発振回路20は、電流I1,I2I1=I2を供給する電流源I1,I2と、負荷容量CLと、その負荷容量CLの電圧VCが基準電圧Vr1より高くなれば出力電圧をHにする比較器CP1と、負荷容量CLの電圧VCが基準電圧Vr2より低くなれば出力電圧をHにする比較器CP2と、比較器CP1の出力がHになるとセットされ、比較器CP2の出力がHになるとリセットされるSRフリップフロップ回路SRFFと、SRフリップフロップ回路SRFFがセットされるとオンして負荷容量CLを電流I1で充電するスイッチSW5と、SRフリップフロップ回路SRFFがリセットされるとオンして負荷容量CLを電流I2で放電するスイッチSW6とで構成されている。本実施例では、電圧電流変換回路10によって入力電圧Vinに比例した電流IREFが得られ、この電流IREFに対応した電流が電流源I1,I2の電流I1,I2となる。そして、電流I1,I2が大きくなると、負荷容量CLの電圧VCが基準電圧Vr1に上昇するまでの充電時間と、基準電圧Vr2に降下するまでの放電時間がそれぞれ短くなるので、SRフリップフロップ回路25のQ端子から得られる出力信号の周波数foutは、高くなる。電流I1,I2が小さくなると、その周波数foutは低くなる。よって、入力電圧Vinを高くすると、発振周波数foutが高くなり、入力電圧Vinを低くすると、発振周波数foutが低くなるような電圧制御発振動作を行う。ここで、ΔV=Vr1-Vr2として、負荷容量CLを流れる電流Iによって電圧ΔVだけ変化する時間tは、となる。充電時間と放電時間の合計時間が1周期となるから、発振周波数foutは、となる。ここで、電流IはIREFに比例した電流であるので、であり、出力電流IREFは、前記した式1で与えられるので、となり、発振周波数foutは、となる。よって、電圧電流変換回路10で用いた容量Csと電圧制御発振回路20の負荷容量CLを、同一基板内に構成することで同じデバイス構造にすれば、それら容量Cs,CLの値の製造バラツキは同じ割合となり、式6中のCs/CLの値は、製造バラツキによらず一定となる。このため、電圧制御発振回路20の発振振周波数foutにそのバラツキの影響は現れず、電圧制御発振回路20は入力電圧Vinに対応した高精度な周波数で発振するようになる。なお、以上では基準電圧端子2に基準電圧VREFを印加したが、トランジスタM1,M2のソース電圧が負電圧であれば、この基準電圧端子2を0Vにしてもよい。つまり、基準電圧端子2は電源端子3接地よりも高い電圧であればよい。"