ガラス基板上に、透明導電膜と、pin接合又はpn接合した半導体層と、裏面電極とをこの順番で積層した太陽電池素子であって、積層方向に対して平行な前記半導体層の一側面を被覆するゲート絶縁膜と、前記透明導電膜と前記裏面電極とに電気的に接続することなく、前記半導体層の一側面に沿って前記ゲート絶縁膜の側面を被覆するゲート電極と、前記ゲート電極に電圧を印加する電圧印加部とを備える太陽電池素子。前記半導体層の積層方向に対して垂直な方向の寸法は、当該半導体層の一側面から100μm以下である請求項1に記載の太陽電池素子。前記ゲート絶縁膜は、前記半導体層の側面の全周囲を被覆し、前記ゲート電極は、前記半導体層の側面の全周囲にわたって前記ゲート絶縁膜の側面の全周囲を被覆する請求項1又は2に記載の太陽電池素子。平面視における前記半導体層の面積に対し、平面視における前記ゲート絶縁膜と前記ゲート電極とから構成されるゲート領域の面積の比率は、1/1000~1/10000の範囲である請求項1-3のいずれか一項に記載の太陽電池素子。前記電圧印加部が印加する電圧は、0.7V~10.0Vの範囲又は-0.7V~-10.0Vの範囲である請求項1-4のいずれか一項に記載の太陽電池素子。請求項1-5のいずれか一項に記載の複数の太陽電池素子であって、前記複数の太陽電池素子の側面を相互に接合するとともに、当該接合部のゲート絶縁膜の内部に前記ゲート電極を内包させた複数の太陽電池素子。ガラス基板上に、透明導電膜と、pin接合又はpn接合した半導体層と、裏面電極とをこの順番で積層した太陽電池素子の製造方法であって、積層方向に対して平行な前記半導体層の一側面を被覆するゲート絶縁膜を形成するステップと、前記透明導電膜と前記裏面電極とに電気的に接続することなく、前記半導体層の一側面に沿って前記ゲート絶縁膜の側面を被覆するゲート電極を形成するステップと、前記ゲート電極に電圧を印加する電圧印加部を形成するステップとを備える太陽電池素子の製造方法。しかしながら、前記第四の損失に対して、前記非特許文献2に記載の技術では、青色光の吸収に効果があるものの、他の波長の太陽光吸収に顕著な効果がないとされている。又、前記特許文献1、2に記載の発明では、正孔と電子とを人為的強制的に分離する構成ではなく、光電変換効率を十分に向上させることが出来ないという問題がある。特に、前記特許文献1に記載の発明では、前記半導体基板の側面にショットキー障壁が形成されるものの、当該ショットキー障壁は、通常、電子を引き寄せないが、正孔を引き寄せる。すると、前記半導体基板の側面と前記ショットキー障壁となる金属膜との界面に、太陽光照射により生じた正孔が引き寄せられ、当該界面に存在する欠陥トラップや前記金属膜からの電子供与により、消滅する。その結果、光電変換効率が低下するという問題がある。更に、前記良質の微結晶材料の作成は非常に困難であり、十分な効果を得ていないという問題がある。一方、上述した第四の損失、つまり、太陽電池素子の表面又はバルクにおけるキャリアの再結合による損失は、損失全体の約10~約20の割合を占めており、現在、前記キャリアの再結合による損失を低減させることは、重要な課題となっている。そこで、本発明は、前記問題を解決するためになされたものであり、太陽光により励起された正孔と電子の再結合を効果的に防止することで、光電変換効率を向上させることが可能な太陽電池素子及び太陽電池素子の製造方法を提供することを目的とする。本発明者らは、鋭意研究を重ねた結果、本発明に係る新規な太陽電池素子を完成させた。即ち、本発明に係る太陽電池素子は、ガラス基板上に、透明導電膜と、pin接合又はpn接合した半導体層と、裏面電極とをこの順番で積層した太陽電池素子であって、以下の構成を採用する。前記太陽電池素子は、積層方向に対して平行な前記半導体層の一側面を被覆するゲート絶縁膜と、前記透明導電膜と前記裏面電極とに電気的に接続することなく、前記半導体層の一側面に沿って前記ゲート絶縁膜の側面を被覆するゲート電極と、前記ゲート電極に電圧を印加する電圧印加部とを備える。これにより、例えば、前記電圧印加部が負電圧を印加した場合、前記半導体層と前記ゲート絶縁膜との界面の近傍領域に、正孔を引き寄せる所定のポテンシャル勾配が誘起される。すると、前記太陽電池素子に入射された太陽光により前記半導体層の内部で励起された正孔と電子とは、前記ポテンシャル勾配に従って即時に強制的に引き離されて分離される。そして、前記正孔は、前記界面に引き寄せられる一方、前記電子は、当該界面から遠ざけられる。そのため、前記正孔と前記電子とを空間的に強制的に分離させ、当該正孔と当該電子との再結合を確実に防止し、光電変換効率を向上させることが可能となる。特に、前記ゲート電極は、前記半導体層の一側面に沿って前記ゲート絶縁膜を被覆しているため、当該ゲート絶縁膜を介して、前記半導体層の積層方向に渡って同等のポテンシャル勾配を誘起する。そのため、前記半導体層の積層方向に生じる正孔をほぼ均等に前記界面に引き寄せることが可能となる。その結果、前記半導体層に生じた正孔を漏らすことなく収集することが可能となり、光電変換効率を著しく向上させることが可能となる。又、前記ゲート電極は、前記透明導電膜と前記裏面電極とに電気的に接続していないため、前記電圧印加部により電圧が印加されても、所定の欠陥により生じるリーク電流を除いて、原則、所定の電流が流れない構成である。つまり、前記ゲート電極に、所定の電圧を一度印加すれば、理論的には電流が流れないため、電力エネルギー消費は起こり得ない。そのため、前記ポテンシャル勾配の誘起に、原則、電力消費は生じないから、不要なエネルギーを使用せずに、高い光電変換効率を実現することが可能となる。尚、上述では、前記電圧印加部が負電圧を印加した場合について説明したが、前記電圧印加部が正電圧を印加した場合は、前記半導体層と前記ゲート絶縁膜との界面に前記電子が引き寄せられ、前記正孔が遠ざけられることとなる。そのため、結局、上述と同様に、前記正孔と前記電子とを空間的に強制的に分離させ、当該正孔と当該電子との再結合を確実に防止し、光電変換効率を向上させることが可能となる。又、前記半導体層の積層方向に対して垂直な方向の寸法は、当該半導体層の一側面から100μm以上である構成を採用することが出来る。又、前記ゲート絶縁膜は、前記半導体層の側面の全周囲を被覆し、前記ゲート電極は、前記半導体層の側面の全周囲にわたって前記ゲート絶縁膜の側面の全周囲を被覆する構成を採用することが出来る。又、平面視における前記半導体層の面積に対し、平面視における前記ゲート絶縁膜と前記ゲート電極とから構成されるゲート領域の面積の比率は、1/1000~1/10000の範囲である構成を採用することが出来る。又、前記電圧印加部が印加する電圧は、0.7V~10.0Vの範囲又は-0.7V~-10.0Vの範囲である構成を採用することが出来る。又、前記太陽電池素子を複数組み合わせた構成を採用することが出来る。即ち、複数の太陽電池素子であって、前記複数の太陽電池素子の側面を相互に接合するとともに、当該接合部のゲート絶縁膜の内部にゲート電極を内包させた構成を採用することが出来る。又、本発明は、ガラス基板上に、透明導電膜と、pin接合又はpn接合した半導体層と、裏面電極とをこの順番で積層した太陽電池素子の製造方法として提供することが出来る。即ち、本発明に係る太陽電池素子の製造方法は、積層方向に対して平行な前記半導体層の一側面を被覆するゲート絶縁膜を形成するステップと、前記透明導電膜と前記裏面電極とに電気的に接続することなく、前記半導体層の一側面に沿って前記ゲート絶縁膜の側面を被覆するゲート電極を形成するステップと、前記ゲート電極に電圧を印加する電圧印加部を形成するステップとを備える。このような構成としても、製造された太陽電池素子は、上述と同様の効果を得ることが可能となる。本発明に係る太陽電池素子及び太陽電池素子の製造方法では、太陽光により励起された正孔と電子の再結合を効果的に防止することで、光電変換効率を向上させることが可能となる。以下に、添付図面を参照して、本発明に係る太陽電池素子及び太陽電池素子の製造方法の実施形態について説明し、本発明の理解に供する。尚、以下の実施形態は、本発明を具体化した一例であって、本発明の技術的範囲を限定する性格のものではない。<太陽電池素子>先ず、本発明に係る太陽電池素子について説明する。図1は、本発明に係る太陽電池素子の正面視断面図であり、図2は、本発明に係る太陽電池素子の平面図である。本発明に係る太陽電池素子10は、ガラス基板11上に、透明導電膜12と、pin接合した半導体層pin半導体層13と、裏面電極14とをこの順番で積層した太陽電池素子である。前記半導体層13は、pin接合であるため、上方から下方に向かって順番にp型半導体層13a、i型半導体層13b、n型半導体層13cを構成する。ここで、前記半導体層13は、平面視で矩形であり、当該半導体層13の矩形領域が、前記ガラス基板11、前記透明導電膜12を介して発電領域光吸収領域となる。そして、積層方向に対して平行な前記半導体層13の一側面、言い換えると、積層方向に対して垂直な方向に位置する前記半導体層13の一側面を被覆するゲート絶縁膜15が設けられている。図1、図2では、前記ゲート絶縁膜15は、前記半導体層13の側面の全周囲を被覆するように設けられている。又、前記透明導電膜12と前記裏面電極14とに電気的に接続することなく、前記半導体層13の一側面に沿って前記ゲート絶縁膜15の側面を被覆するゲート電極16が設けられている。図1、図2では、前記ゲート電極16は、前記半導体層13の側面の全周囲にわたって前記ゲート絶縁膜15の側面の全周囲に被覆するように設けられている。更に、前記ゲート電極16に所定の電圧を印加する電圧印加部17が設けられる。前記ゲート絶縁膜15は、図1に示す左右方向積層方向に垂直な方向、面方向に対して前記半導体層13と前記ゲート電極16との間に挟みこまれる構成となっており、当該半導体層13と当該ゲート絶縁膜15と当該ゲート電極16とを垂直方向で着目すれば、MOS構造を構成することになる。ここで、前記電圧印加部17が、前記ゲート電極16に所定の電圧例えば、負電圧を印加すると、図1に示すように、前記半導体層13と前記ゲート絶縁膜15との界面18の近傍領域に、当該負電圧に対応するポテンシャル勾配19図1中の一点鎖線が誘起される。図1に示すポテンシャル勾配19は、電子に対するポテンシャル勾配であり、上方向を負のエネルギーが高くなる方向とし、左右方向を前記界面18からの距離とすると、前記半導体層13の中央から前記界面18に向かって上方に傾斜する形状となる。ここで、前記ポテンシャル勾配19の傾斜が著しい程、前記電子が近づくことが出来ないことを示す。又、図1に示すポテンシャル勾配19は、前記界面18の所定の位置に誘起された場合を示すものであり、前記ゲート電極16は、前記半導体層13の一側面に沿って設けられているため、前記ゲート絶縁膜15を介して、前記半導体層13の積層方向に渡って同等のポテンシャル勾配を誘起することになる。この状態で、太陽光が前記太陽電池素子10の半導体層13に入射されると、当該光入射により、当該半導体層13の内部に正孔と電子とが励起される。又、前記界面18の近傍領域には上述したポテンシャル勾配19が誘起しているため、前記励起された正孔は、当該ポテンシャル勾配19により、前記界面18に引き寄せられるようにドリフト移動する。一方、前記励起された電子は、前記ポテンシャル勾配19により、前記界面18から離れるように前記半導体層13の内部へドリフト移動する。これにより、前記正孔と前記電子とが励起されると、両者が即時に引き離され、空間的に分離するため、正孔と電子との再結合の確率を著しく低下させることが可能となる。更に、前記励起された正孔と電子のそれぞれの経路を具体的に説明する。図3は、本発明に係る太陽電池素子での半導体層内の正孔の経路と電子の経路とを模式的に示した正面視断面図である。前記電圧印加部17により、前記半導体層13の側面、つまり、当該半導体層13と前記ゲート絶縁膜15との界面に、上述したポテンシャル勾配19が誘起されている状態で、前記太陽電池素子10のガラス基板11側から太陽光が入射照射すると、前記半導体層13の内部で、正孔31と電子32とが励起される。ここで、前記ポテンシャル勾配19により、前記励起した正孔31は、前記界面18に向かってドリフト移動する正孔の第一の経路33a。この際、前記正孔31は、前記ポテンシャル勾配19により、非常に短時間で前記界面18に到達する。次に、前記正孔31が前記界面18に到達すると、積層方向に対して垂直な方向左右方向から90度だけ上方向に方向変更し、当該界面18に沿って、前記半導体層13のp型半導体層13aへドリフト移動する正孔の第二の経路33b。ここで、前記半導体層13のp型半導体層13aとi型半導体層13bとの接合により形成される電界により、前記正孔31は、非常に短時間で当該p型半導体層13aに到達することになる。そして、前記p型半導体層13aに到達した正孔31は、上方の透明導電膜12に収集される。一方、前記励起された電子32は、前記ポテンシャル勾配19により、前記界面18から離れるように前記半導体層13の内部中心に向かってドリフト移動する電子の第一の経路34a。次に、前記電子32が前記半導体層13の内部中心近傍領域に到達すると、積層方向に対して垂直な方向から90度だけ下方向に方向変更し、前記半導体層13のn型半導体層13cに向かってドリフト移動する電子の第二の経路。そして、前記n型半導体層13cに到達した電子32は、下方の裏面電極14に収集される。このように、前記正孔31の第一の経路33a、第二の経路33bは、前記電子32の第一の経路34a、第二の経路34bに対して全く逆方向の経路となる。言い換えると、いずれの経路も、前記正孔31と前記電子32とを空間的に分離するように作用する経路である。そのため、前記正孔31と前記電子32との再結合の確率を極限まで小さくし、太陽電池素子10の表面又はバルクでのキャリアの再結合による損失を大幅に改善することが可能となる。尚、実際には、前記積層方向界面方向の電界と前記面方向の電界は同時に印加されており、実際のキャリアの移動経路は、前記積層方向と前記面方向とを合成した斜め方向の経路となると考えられる。しかし、前記キャリアの移動経路が斜め方向になったとしても、前記正孔と前記電子とを空間的に分離することには変わりなく、前記キャリア再結合による損失を改善するのである。又、図1-図3に示す太陽電池素子10では、前記ゲート絶縁膜15が、前記半導体層13のi型半導体層13bからp型半導体層13aまでを含む特定の側面を被覆し、前記ゲート電極16が、前記ゲート絶縁膜15を介して、当該特定の側面を被覆するよう構成している。これにより、従来技術では成しえなかった短波長側の光吸収を効率よく行うことが可能となり、光電変換効率を大幅に向上させることが可能となる。即ち、従来技術では、太陽電子素子のp型半導体層の表面近傍で、主として短波長側の光が吸収され、それに対応して正孔と電子とが励起していた。前記励起された正孔と電子とは、前記p型半導体層の表面近傍で特に再結合し易く、これらの正孔、電子の回収は困難であり、それに伴って、光の短波長側のエネルギー損失を招く原因となっていた。本発明では、前記p型半導体層13aにおいても、前記ポテンシャル勾配19により、正孔31と電子32とを強制的に分離することが可能となるから、従来技術では成しえなかった光の短波長側のエネルギー損失を効果的に防止し、光電変換効率を大幅に高めることが可能となるのである。具体的には、平面視における前記半導体層13の面積、印加する負電圧の大きさ、前記半導体層13、前記ゲート絶縁膜15、前記ゲート電極16等の種類、材質などに応じて結果が多少変動するものの、本発明に係る太陽電池素子10の光電変換効率の向上値を示すと、以下のようになる。例えば、図1、図2に示すように、前記ゲート電極16を前記半導体層13の側面の全周囲にわたって前記ゲート絶縁膜15の側面の全周囲に被覆した場合、本発明に係る太陽電池素子10の光電変換効率は、前記ゲート絶縁膜15、前記ゲート電極16、電圧印加部17を備えていない従来の光電変換効率から少なくとも10-15の範囲内で向上される。尚、本発明に係る太陽電池素子10では、前記ゲート電極16が、前記透明導電膜12と前記裏面電極14とに電気的に接続されない構成電気的に不接続構成であることが必要である。仮に、前記ゲート電極16が、前記透明導電膜12又は前記裏面電極14に電気的に接続された構成である場合、前記ポテンシャル勾配19により収集された正孔31又は電子32が、電気的に接続された透明導電膜12又は裏面電極14を介して前記ゲート電極16に漏れることになり、光電変換効率を低下させることになる。一方、前記ゲート電極16が、前記透明導電膜12と前記裏面電極14とに電気的に不接続とすると、前記電圧印加部17により電圧が印加されても、前記半導体層13内又は界面の欠陥により生じるリーク電流を除いて、原則、所定の電流が流れなくなる。つまり、前記ゲート電極16に、所定の電圧を一度印加すれば、理論的には電流が流れないため、電力エネルギー消費は起こり得ない。そのため、前記ポテンシャル勾配19の誘起に、原則、電力消費は生じないから、不要なエネルギーを使用せずに、高い光電変換効率を実現することが可能となるのである。又、本発明に係る太陽電池素子10では、前記ゲート絶縁膜15が、前記半導体層13と前記ゲート電極16との間に必要である。当該ゲート絶縁膜15により、前記ポテンシャル勾配19により収集された正孔31又は電子32を、前記透明導電膜12又は前記裏面電極14へ誘導することが可能となる。又、本発明に係る太陽電池素子10は、図1、図2に示すように、前記ゲート電極16を前記半導体層13の側面の全周囲にわたって前記ゲート絶縁膜15の側面の全周囲を被覆するように設けているが、特に側面の全周囲に限る必要は無い。図3で説明したように、前記半導体層13の一側面にゲート絶縁膜15が被覆され、更に、当該ゲート絶縁膜15にゲート電極16が被覆されていれば、当該半導体層13の側面については、正孔と電子との再結合を防止することが出来る。つまり、前記半導体層13の少なくとも一側面に、前記ゲート絶縁膜15、前記ゲート電極16を、この順番で積層させれば、上述した作用効果を得ることは可能である。又、本発明に係る太陽電池素子10では、前記ゲート絶縁膜15の厚み幅や前記電圧の絶対値などにもよるものの、前記電圧印加部17が所定の電圧を前記ゲート電極16に印加すれば、前記ゲート絶縁膜15と前記半導体層13との界面18から内部に向かって長距離に渡りポテンシャル勾配19が当該半導体層13に誘起される。そのポテンシャル勾配19の傾斜は、内部に向かう程、緩やかになるが、前記正孔及び前記電子のドリフト移動の方向、言い換えると、前記正孔及び前記電子の分離には、何かしら作用する。そのため、前記ポテンシャル勾配19が有効となる、前記半導体層13の面方向の寸法幅寸法は、理論的には、長距離にわたることになる。尚、前記ゲート絶縁膜15の幅寸法は、通常の幅寸法、例えば、0.1μm~数μmの極微小を想定している。ここで、前記ゲート電極16と前記ゲート絶縁膜15と前記半導体層13とを、面方向左右方向で着目し、MOS構造を構成するとみなすと、当該ゲート電極16に印加した電圧の効果が至る前記半導体層13の深さ前記界面18からの半導体層13の幅寸法は、前記電圧により前記半導体層13の空乏層空間電荷層が形成される深さに対応する。ここで、前記空乏層とは、正孔やキャリアがほとんど存在しない領域のことである。図4は、半導体層の不純物濃度と空乏層が形成される深さとの関係を示すグラフである例えば、ASGrovePhysicsandTechnologyofSemiconductorDevicesJohnWileyandSonsIncNewYorkLondonSydneyp270など参照。図4の横軸が、MOS構造における半導体層の不純物濃度CBcm-3を示し、縦軸が半導体層の空乏層の形成される深さxdmaxμmを示す。尚、前記グラフは、xdmax=√{2KSε0φSinv/qNA}の式により得られる。前記KSは、シリコンの非誘電率であり、前記ε0は、真空の誘電率であり、前記φSは、表面反転時のSiO2Si界面のポテンシャルであり、前記qは、電荷であり、前記NAはアクセプタ濃度で、前記CBに対応する。ここで、本発明に係る太陽電池素子の半導体層13の不純物濃度CBは、不純物濃度が低いi型半導体層13bの不純物濃度1×1011cm-3以上と想定し、図4に示すグラフに代入すると、前記半導体層13の空乏層の形成される深さxdmaxは、100μm以下となる。つまり、前記半導体層13の空乏層の形成される深さに対応するゲート電圧印加の効果が至る半導体層13の深さ、言い換えると、前記半導体層13の有効幅寸法は、前記界面18から100μm以下となる。前記グラフは、シリコンに関するものであるものの、前記半導体層13の幅寸法を、概ね100μm以下とすると、この幅寸法の範囲内に含まれる半導体層13内の正孔と電子とは、前記ポテンシャル勾配19の誘起により確実に分離することが可能となると考えられる。又、本発明に係る太陽電池素子10では、前記ゲート絶縁膜15と前記ゲート電極16は、発電に寄与しないものの、平面視における前記半導体層13の面積に対して、平面視における前記ゲート絶縁膜15と前記ゲート電極16とから構成されるゲート領域の面積の比率は、1/1000~1/10000の範囲であると、当該ゲート領域の光電変換効率への影響が問題とならず、効果的に光電変換効率を向上させることが可能となる。尚、図2に示す太陽電池素子10では、平面視で半導体層13の長手方向の寸法が数百μm~数千μmであり、短手方向の寸法が数百μm~数千μmである。又、平面視で前記ゲート領域の幅方向の寸法が数μm~0.1μmである。又、本発明に係る太陽電池素子10では、前記電圧印加部17が、所定の負電圧を印加するよう構成したが、例えば、当該負電圧が、-0.7V~-10.0Vの範囲であると、前記半導体層13の積層方向に生じた正孔を均等に前記界面に引き寄せることが可能となるため、効果的に光電変換効率を向上させることが可能となる。又、前記電圧印加部17が、所定の正電圧を印加する場合は、例えば、当該正電圧が、上述と同様に、0.7V~10.0Vの範囲であると、好ましくなる。尚、前記電圧印加部17が供給する電圧は、前記太陽電池素子10により得られた電圧でも、外部から供給される電圧でも構わない。尚、本発明に係る太陽電池素子10では、一枚のpin半導体層を用いたシングル型の太陽電池素子であったが、例えば、前記pin半導体層を、積層方向に上下2段に積層した2層のタンデム型の太陽電池素子であっても良いし、更に、複数段に積層した複数層のタンデム型の太陽電池素子であっても良い。前記タンデム型の太陽電池素子とすると、更に、光電変換効率を向上させることが可能となる。尚、本発明に係る太陽電池素子10の材質等について説明すると、前記透明導電膜12は、例えば、酸化インジウムスズITO、IndiumTinOxide、酸化亜鉛系ZnO。IGZO等であり、前記裏面電極14は、例えば、銅Cu、アルミニウムAl等である。又、前記半導体層13は、アモルファスシリコンa-Si基板を用い、公知技術により、p型のa-Si半導体層/i型真性のa-Si半導体層/n型のa-Si半導体層としている。前記p型半導体層13aは、例えば、キャリア濃度が1×1015cm-3以上であり、厚さが200nm~400nmである。又、前記i型半導体層13bは、キャリア濃度が1×1011cm-3以下であり、厚さが300nm~1200nmである。更に、前記n型半導体層は、例えば、キャリア濃度が1×1015cm-3以上であり、厚さが200nm~400nmである。前記半導体層13の積層方向の厚さは、全体として、700nm~2000nmである。尚、前記i型半導体層13bを、キャリア濃度が1×1014cm-3以下のn型半導体層に代えても構わない。又、前記半導体層13としては、a-Si基板に代えて、多結晶シリコンpoly-Si、シリコンゲルマニウムSiGe等の基板を用いても構わない。更に、前記半導体層13は、pin接合としているものの、pn接合としても構わない。又、前記ゲート絶縁膜15は、例えば、前記半導体層13の材質a-Siに対応して、シリコン酸化膜SiO2が採用されるが、他の材質であっても構わない。又、前記ゲート電極16は、例えば、導電性の優れる銅Cuが採用されるが、他の材質、例えば、アルミニウムAlであっても構わない。又、前記電圧印加部17は、公知技術の電圧印加装置等が採用され、前記電圧の印加は、予め設けられた制御部等により調整、制御される。ここで、一度、前記ゲート電極16に所定の電圧を印加されば、理論的に電流が流れることはないから、前記電圧印加部17を当該ゲート電極16から切り離しても構わない。又、前記電圧印加部17と前記ゲート電極16との電気的接続方法は、どのような方法でも構わないが、例えば、前記ゲート電極16を、前記裏面電極14側又は透明導電膜12側に、電気的に接続することなく例えば、所定の絶縁膜を介して、下方に又は上方に露出させ、当該露出部に前記電圧印加部17の導線を電気的に接続する方法が挙げられる。<太陽電池素子の製造方法>次に、本発明に係る太陽電池素子の製造方法について簡単に説明する。先ず、ガラス基板11上に、透明導電膜12と、前記pin半導体層13と、裏面電極14と、をこの順で積層させた太陽電池素子10を作成する。次に、積層方向に対して平行な前記pin半導体層13の一側面又は側面の全周囲を被覆するゲート絶縁膜15を形成する。ここで、前記ゲート絶縁膜を形成する方法は、例えば、化学的気相蒸着法CVD法が採用される。前記CVD法は、膜にしたい対象物質を含むガスに、熱、光によってエネルギーを与えたり、高周波でプラズマ化したりすることにより、当該対象物質をラジカル化して、基板上に吸着させて堆積させる方法である。前記CVD法は、常圧でも減圧でも構わない。そして、前記透明導電膜12と前記裏面電極14とに電気的に接続することなく、前記pin半導体層13の一側面に沿って又は側面の全周囲にわたって前記ゲート絶縁膜の側面を被覆するゲート電極16を形成する。ここで、前記ゲート電極16を形成する方法は、例えば、前記CVD法が採用される。尚、前記ゲート絶縁膜15と前記ゲート電極16とが形成するゲート領域は、平面視で、前記界面18前記pin半導体層13の側面からの幅寸法が数μm-0.1μmとなる。更に、前記ゲート電極16の一部に、所定の電圧印加部17を電気的に接続することで、当該ゲート電極16に負電圧を印加する電圧印加部17を設ける。ここで、前記電圧印加部17を前記ゲート電極16に電気的に接続する方法は、例えば、前記CVD法又はスパッタ法が採用される。前記スパッタ法とは、アルゴンガス粒子を前記対象物質に衝突させ、その衝撃ではじき飛ばされた対象物質を基板上に付着させて薄膜を作成する方法である。これにより、本発明に係る太陽電池素子10が製造される。<応用例>次に、本発明に係る太陽電池素子の応用例について説明する。図5は、本発明に係る太陽電池素子の応用例の正面視断面図であり、図6は、本発明に係る太陽電池素子の応用例の平面図である。本発明に係る太陽電池素子の応用例では、図1、図2に示した太陽電池素子10を複数組み合わせることで構成される。ここで、前記太陽電池素子10は、図6に示すように、平面視で長方形であり、平面視で半導体層13の長手方向の寸法が数千μmであり、短手方向の寸法が数百μmである。そして、図5、図6に示すように、前記複数の太陽電池素子10の側面を相互に接合連結するとともに、当該接合部40のゲート絶縁膜15の内部にゲート電極16を内包させた構成とする。ここで、前記ゲート電極16を前記ゲート絶縁膜15に内包させることで、当該ゲート電極16が前記pin半導体層13の上下に位置する透明導電膜12と裏面電極14とに電気的に接続しないように構成出来る。尚、平面視で、前記接合部40に対応するゲート領域の幅寸法は数μm-0.1μmである。このような複数の太陽電池素子10を組み合わせた構成に太陽光を入射すると、入射した光が、前記太陽電池素子10のpin半導体層13のうち、主としてp型半導体層13aとi型半導体層13bとで吸収され、正孔と電子とが励起される。又、前記電圧印加部17により、前記ゲート電極16に負電圧が印加されると、前記励起された正孔は、前記ゲート絶縁膜15と前記pin半導体層13との界面にドリフト移動して、前記p型半導体層13aに流れ、前記透明導電膜12に吸収される。又、前記励起された電子は、前記界面から遠ざかるように、前記pin半導体層13の中心にドリフト移動して、n型半導体層13cに向かって流れ、前記裏面電極14に吸収される。このような現象が、全ての太陽電池素子10で生じ、全ての太陽電池素子10に対して正孔と電子との再結合が抑制されることになる。又、平面視で半導体層13の短手方向の寸法が数百μmであるから、ゲート電圧印加の効果が至る半導体層13の深さを有る程度満たすことになる。その結果、組み合わせる太陽電池素子10の平面視における面積や個数により結果が異なるものの、前記複数の太陽電池素子10における光電変換効率は、約25を実現することが可能であった。尚、前記複数の太陽電池素子10は、前記pin半導体層13として、a-Si基板を用いた場合であるが、例えば、当該a-Si基板に代えて、シリコンゲルマニウムやゲルマニウムGeの基板を用いたり、a-Si基板を用いたpin半導体層を、積層方向に上下2段に積層した2層のタンデム型の太陽電池素子としたりすることで、長波長側の光も効率よく吸収することが可能となる。その結果、前記光電変換効率は、約30を実現することが可能であった。又、本発明に係る応用例では、前記ゲート電極16を前記ゲート絶縁膜15に内包させる構成として、図5、図6に示すように、前記ゲート電極16を前記ゲート絶縁膜15に内蔵させて、当該ゲート電極16が前記電圧印加部17との電気的接続以外に、外部と電気的に接続しない構成を採用したが、他の構成でも構わない。例えば、図1に示す複数の太陽電池素子10の側面を、所定の絶縁膜を介して仲立ちとして相互に連結させることにより、前記ゲート電極16を前記ゲート絶縁膜15に内包させる構成としても構わない。当該構成でも、中間に所定の絶縁膜が存在するものの、前記ゲート電極16が前記電圧印加部17との電気的接続以外に、外部と電気的に接続しない構成となる。又、本発明に係る応用例では、複数の太陽電池素子10を相互に接合する構成を採用したが、他の構成により、実質的に、前記複数の太陽電池素子10を相互に接合する構成としてもよい。例えば、幅広の所定の半導体層13の接合部40に対応する領域をエッチングにより除去し、当該除去された領域40の側面に所定のゲート絶縁膜15を前記CVDデポジションにより被覆し埋め込み、更に、当該ゲート絶縁膜15の側面に所定のゲート電極16を前記CVDデポジションにより被覆する埋め込む。このような方法であっても、上述した複数の太陽電池素子10を相互に接合する構成を実現することは可能である。このように、本発明に係る太陽電池素子10は、積層方向に対して平行な前記半導体層13の一側面を被覆するゲート絶縁膜15と、前記透明導電膜12と前記裏面電極14とに電気的に接続することなく、前記半導体層13の一側面に沿って前記ゲート絶縁膜13の側面を被覆するゲート電極16と、前記ゲート電極16に電圧を印加する電圧印加部17とを備える。これにより、例えば、前記電圧印加部が負電圧を印加した場合、前記半導体層13と前記ゲート絶縁膜15との界面18に、正孔を引き寄せる所定のポテンシャル勾配19が誘起され、前記半導体層13の内部で励起された正孔と電子とは、当該ポテンシャル勾配19に従って即時に強制的に引き離されて分離される。その結果前記正孔と前記電子とを空間的に強制的に分離させ、当該正孔と当該電子との再結合を確実に防止し、光電変換効率を向上させることが可能となる。特に、前記ゲート電極16は、前記半導体層13の一側面に沿って前記ゲート絶縁膜を被覆しているため、当該ゲート絶縁膜15を介して、前記半導体層13の積層方向に渡って同等のポテンシャル勾配を誘起し、前記半導体層13の積層方向に生じる正孔をほぼ均等に前記界面18に引き寄せることが可能となる。その結果、前記半導体層13に生じた正孔を漏らすことなく収集することが可能となり、光電変換効率を著しく向上させることが可能となる。又、前記ゲート電極は、前記透明導電膜12と前記裏面電極14とに電気的に接続していないため、原則、所定の電流が流れない構成である。そのため、前記ポテンシャル勾配19の誘起に、原則、電力消費は生じないから、不要なエネルギーを使用せずに、高い光電変換効率を実現することが可能となる。