"直列に結合された複数の発光デバイスを含む発光装置のための回路であって、ダイオード選択回路は、整流AC入力信号及び基準電圧を受信して、前記整流AC入力信号と前記基準電圧との比較に応答して制御信号を発生するようになったコンパレータと、前記複数の発光ダイオードに前記整流AC入力信号に比例する電流を供給するようになった電圧制御電流源と、前記制御信号を受信し、前記制御信号に応答して前記複数の発光デバイスの少なくとも1つを迂回して電流をシャントするようになったスイッチと、を備える回路。前記電圧制御電流源は、第1のトランジスタ、該第1のトランジスタのエミッタに結合されるエミッタ抵抗、該第1のトランジスタのベースに結合されるダイオード、前記ダイオードの第1の端子に結合される第1の抵抗、及び前記ダイオードの第2の端子に結合される第2の抵抗を備え、更に、前記エミッタ抵抗及び前記第1の抵抗に結合され、前記整流AC入力信号を受信するようになった端子を備える、請求項1に記載の回路。前記ダイオードは、ツェナーダイオードを備える、請求項2に記載の回路。前記第1のトランジスタのコレクタは、一連の発光デバイスに結合される、請求項2に記載の回路。前記第1のトランジスタのコレクタに結合されるベース、及び前記第1のトランジスタのエミッタに結合されるコレクタを含む第2のトランジスタを更に備える、請求項2に記載の回路。前記第1のトランジスタのベースに結合される調整可能な電流シンクを更に備える、請求項2に記載の回路。前記調整可能な電流シンクは、前記第1のトランジスタのベースに結合されるコレクタ及び接地に結合されるエミッタを含む第3のトランジスタ、及び該第3のトランジスタのベースに結合されるダイオードを備える、請求項6に記載の回路。前記第3のトランジスタのベースは、該第3のトランジスタの導電性を制御するようになったパルス幅変調PWM制御信号を受信するようになっている、請求項7に記載の回路。前記ダイオード選択回路は、閾値レベル以下である前記整流AC入力信号レベルに応答して、前記複数の発光デバイスの少なくとも1つを迂回して電流をシャントするようになっている、請求項1に記載の回路。前記スイッチは、電界効果トランジスタを備え、前記制御信号は、該電界効果トランジスタのゲートに印加される、請求項1に記載の回路。前記スイッチは、前記電界効果トランジスタとカスコード構成で結合される第2のトランジスタを更に備え、該第2のトランジスタの導電性が前記電界効果トランジスタによって制御されるようになっている、請求項10に記載の回路。前記第2のトランジスタは、ベース、コレクタ、及びエミッタを含むバイポーラトランジスタを備え、前記電界効果トランジスタのドレインは、該バイポーラトランジスタのエミッタに結合され、該バイポーラトランジスタのコレクタは前記少なくとも1つの発光デバイスのアノードに結合される、請求項11に記載の回路。前記電界効果トランジスタのドレインと前記バイポーラトランジスタのエミッタとの間に結合される抵抗を更に備える、請求項12に記載の回路。複数の基準電圧を発生するようになった分圧器ラダーと、整流AC入力信号及び前記複数の基準電圧のそれぞれを受信し、前記整流AC入力信号と前記基準電圧のそれぞれとの比較に応答して制御信号を発生するようになった、複数のコンパレータと、前記制御信号のそれぞれを受信して、前記制御信号に応答して前記複数の発光デバイスのそれぞれを迂回して電流をシャントするようになった複数のスイッチと、を更に備える、請求項1に記載の回路。前記スイッチは、ゲート端子及びソース/ドレイン端子を含む電界効果トランジスタを備え、前記ソース/ドレイン端子の一方は、前記少なくとも1つの発光デバイスのアノードに結合され、前記ソース/ドレイン端子の他方は、前記少なくとも1つの発光デバイスのカソードに結合される、請求項1に記載の回路。前記電界効果トランジスタのゲート端子と前記少なくとも1つの発光デバイスのアノードとの間に結合されるスルーレート制御キャパシタを更に備える、請求項15に記載の回路。複数の基準電圧を発生するようになった分圧器ラダーと、整流AC入力信号及び前記複数の基準電圧のそれぞれを受信し、前記整流AC入力信号と前記基準電圧のそれぞれとの比較に応答して制御信号を発生するようになった、複数のコンパレータと、前記制御信号のそれぞれを受信して、前記制御信号に応答して前記複数の発光デバイスのそれぞれを迂回して電流をシャントするようになった複数のスイッチと、を更に備える、請求項15に記載の回路。前記スイッチは、前記コンパレータの出力に結合されるベースを含み、接地に結合されるエミッタ及び前記少なくとも1つの発光デバイスのアノードに結合されるコレクタを有するバイポーラトランジスタを備える、請求項1に記載の回路。AC電力信号を受信するようになった端子と、前記AC電力信号に応答して整流AC入力信号を発生するようになった全波整流器と、前記整流AC入力信号に応答してDC基準電圧を発生するようになった基準電圧発生器と、直列に結合される複数の発光デバイスと、前記整流AC入力信号に比例する電流を前記複数の発光ダイオードに供給するようになった電圧制御電流源と、前記整流AC入力信号及び前記基準電圧を受信して前記整流AC入力信号と前記基準電圧との比較に応答して制御信号を発生するコンパレータと、前記制御信号に応答して前記発光デバイスの少なくとも1つを迂回して電流をシャントするようになったスイッチとを備えるダイオード選択回路と、を備える照明装置。前記電圧制御電流源は、第1のトランジスタ、該第1のトランジスタのエミッタに結合されるエミッタ抵抗、該第1のトランジスタのベースに結合されるダイオード、前記ダイオードの第1の端子に結合される第1の抵抗、及び前記ダイオードの第2の端子に結合される第2の抵抗を備え、更に、前記エミッタ抵抗及び前記第1の抵抗に結合され、前記整流AC入力信号を受信するようになった端子を備える、請求項19に記載の照明装置。前記ダイオードは、ツェナーダイオードを備える、請求項20に記載の照明装置。前記第1のトランジスタのコレクタは、一連の発光デバイスに結合される、請求項20に記載の照明装置。前記第1のトランジスタのコレクタに結合されるベース、及び前記第1のトランジスタのエミッタに結合されるコレクタを含む第2のトランジスタを更に備える、請求項20に記載の照明装置。前記第1のトランジスタのベースに結合される調整可能な電流シンクを更に備える、請求項20に記載の照明装置。前記調整可能な電流シンクは、前記第1のトランジスタのベースに結合されるコレクタ及び接地に結合されるエミッタを含む第3のトランジスタ、及び該第3のトランジスタのベースに結合されるダイオードを備える、請求項24に記載の照明装置。前記第3のトランジスタのベースは、該第3のトランジスタの導電性を制御するようになったパルス幅変調PWM制御信号を受信するようになっている、請求項25に記載の照明装置。前記ダイオード選択回路は、閾値レベル以下である前記整流AC入力信号レベルに応答して、前記複数の発光デバイスの少なくとも1つを迂回して電流をシャントするようになっている、請求項19に記載の照明装置。前記スイッチは、電界効果トランジスタを備え、前記制御信号は、該電界効果トランジスタのゲートに印加される、請求項27に記載の照明装置。前記スイッチは、前記電界効果トランジスタとカスコード構成で結合される第2のトランジスタを更に備え、該第2のトランジスタの導電性が前記電界効果トランジスタによって制御されるようになっている、請求項28に記載の照明装置。前記第2のトランジスタは、ベース、コレクタ、及びエミッタを含むバイポーラトランジスタを備え、前記電界効果トランジスタのドレインは、該バイポーラトランジスタのエミッタに結合され、該バイポーラトランジスタのコレクタは前記少なくとも1つの発光デバイスのアノードに結合される、請求項29に記載の照明装置。前記スイッチは、ゲート端子及びソース/ドレイン端子を含む電界効果トランジスタを備え、前記ソース/ドレイン端子の一方は、前記少なくとも1つの発光デバイスのアノードに結合され、前記ソース/ドレイン端子の他方は、前記少なくとも1つの発光デバイスのカソードに結合される、請求項19に記載の照明装置。特定の実施形態による発光装置のために回路は、直列に結合された複数の発光デバイスを含む。本回路は、整流AC入力信号及び基準電圧を受信して、整流AC入力信号と基準電圧との比較に応答して制御信号を発生するようになったコンパレータと、複数の発光ダイオードに整流AC入力信号に比例する電流を供給するようになった電圧制御電流源と、制御信号を受信し、制御信号に応答して複数の発光デバイスの少なくとも1つを迂回して電流をシャントするようになったスイッチとを備える。電圧制御電流源は、第1のトランジスタ、該第1のトランジスタのエミッタに結合されるエミッタ抵抗、該第1のトランジスタのベースに結合されるダイオード、ダイオードの第1の端子に結合される第1の抵抗、及びダイオードの第2の端子に結合される第2の抵抗を備え、更に、エミッタ抵抗及び第1の抵抗に結合され、整流AC入力信号を受信するようになった端子を備える。ダイオードは、ツェナーダイオードを備えることができる。第1のトランジスタのコレクタは、一連の発光デバイスに結合できる。特定の実施形態において、本回路は、第1のトランジスタのコレクタに結合されるベース、及び第1のトランジスタのエミッタに結合されるコレクタを含む第2のトランジスタを更に備えることができる。本回路は、第1のトランジスタのベースに結合される調整可能な電流シンクを更に備えることができる。調整可能な電流シンクは、第1のトランジスタのベースに結合されるコレクタ及び接地に結合されるエミッタを含む第3のトランジスタ、及び該第3のトランジスタのベースに結合されるダイオードを備えることができる。第3のトランジスタのベースは、該第3のトランジスタの導電性を制御するようになったパルス幅変調PWM制御信号を受信するようになっている。本回路は、閾値レベル以下である整流AC入力信号レベルに応答して、複数の発光デバイスの少なくとも1つを迂回して電流をシャントするようになっている。スイッチは電界効果トランジスタを備えることができ、制御信号は電界効果トランジスタのゲートに印加される。スイッチは、電界効果トランジスタとカスコード構成で結合される第2のトランジスタを更に備えることができ、第2のトランジスタの導電性は電界効果トランジスタによって制御されるようになっている。第2のトランジスタは、ベース、コレクタ、及びエミッタを含むバイポーラトランジスタを備えることができ、電界効果トランジスタのドレインは、バイポーラトランジスタのエミッタに結合され、バイポーラトランジスタのコレクタは少なくとも1つの発光デバイスのアノードに結合されることができる。本回路は、電界効果トランジスタのドレインとバイポーラトランジスタのエミッタとの間に結合される抵抗を更に備えることができる。ダイオード選択回路は、複数の基準電圧を発生するようになった分圧器ラダーと、整流AC入力信号及び複数の基準電圧のそれぞれを受信し、整流AC入力信号と基準電圧のそれぞれとの比較に応答して制御信号を発生するようになった複数のコンパレータと、制御信号のそれぞれを受信して制御信号に応答して複数の発光デバイスのそれぞれを迂回して電流をシャントするようになった複数のスイッチとを更に備えることができる。スイッチは、ゲート端子及びソース/ドレイン端子を含む電界効果トランジスタを備えことができ、ソース/ドレイン端子の一方は、少なくとも1つの発光デバイスのアノードに結合され、前記ソース/ドレイン端子の他方は、少なくとも1つの発光デバイスのカソードに結合されることができる。本回路は、電界効果トランジスタのゲート端子と少なくとも1つの発光デバイスのアノードとの間に結合されるスルーレート制御キャパシタを更に備えることができる。本回路は、複数の基準電圧を発生するようになった分圧器ラダーと、整流AC入力信号及び複数の基準電圧のそれぞれを受信し、整流AC入力信号と基準電圧のそれぞれとの比較に応答して制御信号を発生するようになった複数のコンパレータと、制御信号のそれぞれを受信して、制御信号に応答して複数の発光デバイスのそれぞれを迂回して電流をシャントするようになった複数のスイッチとを更に備えることができる。スイッチは、コンパレータの出力に結合されるベースを含み、接地に結合されるエミッタ及び少なくとも1つの発光デバイスのアノードに結合されるコレクタを有するバイポーラトランジスタを備えることができる。特定の実施形態による照明装置は、AC電力信号を受信するようになった端子と、AC電力信号に応答して整流AC入力信号を発生するようになった全波整流器と、整流AC入力信号に応答してDC基準電圧を発生するようになった基準電圧発生器と、直列に結合される複数の発光デバイスと、整流AC入力信号に比例する電流を複数の発光ダイオードに供給するようになった電圧制御電流源と、整流AC入力信号及び基準電圧を受信して整流AC入力信号と基準電圧との比較に応答して制御信号を発生するコンパレータ及び制御信号に応答して発光デバイスの少なくとも1つを迂回して電流をシャントするようになったスイッチを備えるダイオード選択回路とを備える。電圧制御電流源は、第1のトランジスタ、第1のトランジスタのエミッタに結合されるエミッタ抵抗、第1のトランジスタのベースに結合されるダイオード、ダイオードの第1の端子に結合される第1の抵抗、及びダイオードの第2の端子に結合される第2の抵抗を備え、更に、エミッタ抵抗及び第1の抵抗に結合され、整流AC入力信号を受信するようになった端子を備える。ダイオードは、ツェナーダイオードを備えることができる。第1のトランジスタのコレクタは、一連の発光デバイスに結合されることができる。特定の実施形態において、本回路は、第1のトランジスタのコレクタに結合されるベース、及び第1のトランジスタのエミッタに結合されるコレクタを含む第2のトランジスタを更に備えることができる。本回路は、第1のトランジスタのベースに結合される調整可能な電流シンクを更に備えることができる。調整可能な電流シンクは、第1のトランジスタのベースに結合されるコレクタ及び接地に結合されるエミッタを含む第3のトランジスタ、及び該第3のトランジスタのベースに結合されるダイオードを備えることができる。第3のトランジスタのベースは、該第3のトランジスタの導電性を制御するようになったパルス幅変調PWM制御信号を受信するようになっている。ダイオード選択回路は、閾値レベル以下である整流AC入力信号レベルに応答して、複数の発光デバイスの少なくとも1つを迂回して電流をシャントするようになっている。スイッチは電界効果トランジスタを備えことができ、制御信号は電界効果トランジスタのゲートに印加される。スイッチは、電界効果トランジスタとカスコード構成で結合される第2のトランジスタを更に備えことができ、第2のトランジスタの導電性が電界効果トランジスタによって制御されるようになっている。第2のトランジスタは、ベース、コレクタ、及びエミッタを含むバイポーラトランジスタを備えことができ、電界効果トランジスタのドレインは、バイポーラトランジスタのエミッタに結合され、バイポーラトランジスタのコレクタは少なくとも1つの発光デバイスのアノードに結合されることができる。スイッチは、ゲート端子及びソース/ドレイン端子を含む電界効果トランジスタを備えことができ、ソース/ドレイン端子の一方は、少なくとも1つの発光デバイスのアノードに結合され、ソース/ドレイン端子の他方は、少なくとも1つの発光デバイスのカソードに結合されることができる。照明装置は、複数の発光デバイスの最初のアノードに結合される電流供給回路を更に備えることができ、電流供給回路は、最初の発光デバイスのアノードに結合されるコレクタを含むバイポーラトランジスタと、バイポーラトランジスタのエミッタに結合されるエミッタ抵抗と、バイポーラトランジスタのベースに結合されるバイアス回路とを備える。本発明の実施形態による他の装置及び/又は方法は、当業者であれば以下の図面及び詳細な説明を精査することで明らかになるはずである。本明細書のこれら全ての追加の装置及び/又は方法は、本発明の範疇にあり、添付の請求項によって保護されることが意図されている。本発明を更に理解できるように包含され、本出願に組み込まれてその一部を構成する添付の図面は、本発明の特定の実施形態を例示する。本発明の実施形態は、以下に本発明の実施形態を示す添付図面を参照してより完全に説明する。しかしながら、本発明は、多くの異なる形態で具現化でき、以下に説明する実施形態に限定されると解釈すべきではない。むしろ、これらの実施形態は、本開示が詳細で完全であるように及び当業者に対して発明の範囲を伝えるために提供される。全体にわたって同じ参照番号は同じ構成部品を参照する。本明細書では、用語第1の、第2の等は種々の構成要素を示すために使用するが、これらの構成要素はこれらの用語で限定されないことを理解されたい。これらの用語は、1つの構成要素を他と識別するために使用される。例えば、本発明の範囲を逸脱することなく、第1の構成要素は第2の構成要素と表現することができ、同様に、第2の構成要素は第1の構成要素と表現することができる。本明細書で使用する場合、用語及び/又はは、1つ又はそれ以上の関連の記載された要素の任意の及び全ての組み合わせを含む。層、領域、又は基体等の構成要素が他の構成要素の上にonある又は上にonto延びると言及される場合、直接的に他の構成要素の上にあること又は直接的に他の構成要素の上に延びること又は介在要素が存在することができることを理解されたい。対照的に、構成要素が他の構成要素の直接上にある又は直接上に延びると言及される場合、介在要素は存在しない。また、構成要素が他の構成要素に接続されるconnected又は結合されるcoupledと言及される場合、他の構成要素に直接接続される又は結合されること、又は介在要素があってもよいことを理解されたい。対照的に、構成要素が他の構成要素に直接接続される又は直接結合されると言及される場合、介在要素は存在しない。下にbelow又は上にabove又上のupper又は下のlower又は水平のhorizontal又は垂直のvertical等の相対語は、本明細書では、1つの構成要素、層、又は領域の図示するような他の構成要素、層、又は領域に対する関係を説明する。これらの用語は、デバイスの図示の方向に加えて別の方向を網羅することが意図されていることを理解されたい。本明細書で使用する用語は、特定の実施形態を示す説明するだけの目的であり、本発明を限定することは意図されていない。本明細書で使用する場合、単数形a、an、theは、そうでないと明確な記載がある場合を除いて、同様に複数形を含むことが意図される。更に、備えるcomprises、備えているcomprising、含むincludes、及び/又は含んでいるincludingは、本明細書で使用する場合、規定された特徴、整数、ステップ、作動、要素、及び/又は構成要素を特定するが、1つ又はそれ以上の他の特徴、整数、ステップ、作動、要素、構成要素、及び/又はこれらのグループの存在又は追加を除外しないことを理解されたい。特にほかに規定されない場合、本明細書で使用する全ての用語技術及び科学用語を含むは、本発明が属する技術分野の当業者が通常理解するような意味をもつ。更に、本明細書で使用する用語は、本明細書及び関連技術との関連においてこれらの意味に適合する意味をもつと解釈すべきであり、本明細書でそのように明示されない場合、理想的な又は過度に形式的な意味と解釈すべきではないことを理解されたい。図1A及び1Bを参照すると、特定の実施形態による照明装置10が示される。図1A及び1Bの照明装置10は、ダウンライト又はスポットライトとしての一般的な照明用途に適する缶型照明器具とすることができる。しかしながら、特定の実施形態による照明装置は、異なる外形寸法とすることができることを理解されたい。例えば、特定の実施形態による照明装置は、従来型の電球、パンライト又はトレイライト、自動ヘッドライト、又は他の適切な形態とすることができる。一般に、照明装置10は、照明パネル20が配置される缶形の外側ハウジング12を含む。図1A及び1Bに示す実施形態において、照明パネル20は、円筒形ハウジング12の内部に適合するように略円形である。照明パネル20上に取り付けられ、ハウジング12の端部に取り付けられた拡散レンズ14に向けて光15を放出するように配置された半導体照明デバイスLED22、24から光が発生する。拡散光17はレンズ14を通って放出される。特定の実施形態において、レンズ14は放出光15を拡散しないが、放出光15を所望の近視野又は遠視野パターンに方向を変えること及び/又は焦点を合わせることができる。更に図1A及び1Bを参照すると、半導体照明装置10は、複数の第1のLED22及び複数の第2のLED24を含むことができる。特定の実施形態において、複数の第1のLED22は、白色又は近白色の発光デバイスを含むことができる。複数の第2のLED24は、第1のLED22とは異なる主波長を有する光を放出する発光デバイスを含むことができ、第1のLED22及び第2のLED24による混合光が所望の色及び/又はスペクトル成分をもつことができる。例えば、複数の第1のLED22及び複数の第2のLED24から放出される混合光は、演色評価数が大きい温白色光とすることができる。特定光源の色度は、光源の色点と呼ぶことができる。白色光源に関して、色度は、光源の白色点と呼ぶことができる。白色光源の白色点は、所定の温度に加熱された黒体放射体から放出された光の色に対応する色度点の軌跡に沿って降下することができる。従って、白色点は、加熱された黒体放射体が光源の色相に一致する温度である光源の相関色温度CCTで特定できる。一般に、白色光は約2500Kと8000Kの間のCCTをもつ。2500KのCCTの白色光は赤色を帯びた色であり、4000KのCCTの白色光は、黄色を帯びた色であり、又は8000KのCCTの白色光は青色を帯びた色である。一般に、温白色は、約3000Kと3500Kの間のCCTをもつ白色光に言及する。特に、温白色光は、スペクトルの赤色領域の波長成分をもつことができ、観測者には黄色を帯びて見える場合がある。一般に、温白色光は、比較的大きなCRIをもたらすので、照射物体がより自然な色をもつことができる。従って、例示的な用途のために温白色光を備えることは好ましい。温白色の放出を実現するために、従来のパッケージ化されたLEDは、青色LEDと組み合わせた単成分のオレンジ色蛍光体、又は青色LEDと組み合わせた黄色/緑色及びオレンジ色/赤色を混ぜ合わせた蛍光体のいずれかを含む。しかしながら、単成分のオレンジ色蛍光体を使用すると、緑色を帯びた及び赤色を帯びた色相の欠落の結果として、小さなCRIにつながる可能性がある。他方で、一般に、赤色蛍光体は、黄色蛍光体よりもかなり効率が悪い。従って、黄色蛍光体に赤色蛍光体を加えるとパッケージ効率が低下する可能性があり、このことは発光効率の低下につながる場合がある。発光効率は、ランプに供給されたエネルギのうちで光エネルギに変換される割合の尺度である。ルーメンで測定したランプの光束をワットで計測した電力消費量で割ることで計算できる。また、温白色光は非白色光を赤色光と組み合わせることで発生でき、このことは本出願に譲渡された名称照明デバイス及び照明方法米国特許第7,213,940号に開示されており、その開示内容は引用によって組み込まれている。本明細書で説明するように、照明デバイスは、それぞれ430nmから480nm及び600nmから630nmの範囲の主波長をもつ光を放出する第1及び第2のグループの半導体の発光体、及び555nmから585nmの範囲の主波長をもつ第1のグループの蛍光体を含むことができる。第1のグループの発光体が放出した照明デバイスを出る光と、第1のグループの蛍光体が放出した照明デバイスをでる光との組み合わせは、本明細書では青方偏位黄色又はBSYと呼ぶ、1931CIE色度図に規定された領域内にx、y色座標を有するサブ混合光を発生する。このような非白色光は、600nmから630nmの主波長をもつ光と混合される場合には温白色光を発生する。特定の実施形態による照明装置に使用する青色及び/又は緑色LEDは、本出願人であるCree,Inc.から入手可能なInGaNベースの青色及び/又は緑色LEDチップとすることができる。照明装置に使用する赤色LEDは、例えば、Epistar、Osram他から入手可能なAlInGaPLEDチップとすることができる。特定の実施形態において、LED22、24は、約900μm又はそれ以上の端長の正方形又は矩形の外周をもつことができるつまり、所謂パワーチップ。しかしながら、他の実施形態において、LEDチップ22、24は、端長約500μm又はそれ未満とすることができるつまり。所謂小型チップ。特に、小型LEDチップはパワーチップよりも優れた電気的変換効率で作動できる。例えば、最大端部寸法が500ミクロン未満で260ミクロンほどの緑色LEDチップは、通常、900ミクロンチップよりも大きな電気的変換効率を有し、一般に単位消費電力ワット当たり55ルーメンの光束、及び単位消費電力ワット当たり90ルーメンと同量の光束を発生することが知られている。照明装置10のLED22は、白色/BSY発光LEDを含むことができるが、照明装置のLED24は、赤色光を放出することができる。図1Cの概略的な回路図に示すように、照明装置10のLED22、24は、それぞれのストリングにおいて電気的に相互結合できる。図1Cに示すように、LED22、24は、白色/BSYLED22を直列に結合して第1のストリング34Aを形成するように相互結合できる。同様に、赤色LED24は、直列に配列して第2のストリング34Bを形成できる、各ストリング32、34は、それぞれのアノード端子23A、25A及びカソード端子23B、25Bに結合できる。図1Cには2つのストリング34A、34Bを示すが、照明装置10は、より多くの又はより少ないストリングを含み得ることを理解されたい。更に、白色/BSYLED22の並列ストリング、及び赤色又は他の色のLED24の並列ストリングとすることもできる。次に図2を参照すると、半導体照明装置の複数の半導体発光デバイスを駆動するための駆動回路100が示されている。詳細には、駆動回路100は、直列に結合された複数のLED又はLEDセットを駆動するようになっている。図2に示すように、LEDセットは、S1、S2、...SNセットを含むことができる。LEDセットS1からSNの各々は、直列及び/又は並列に結合された1つ又はそれ以上のLEDを含むことができる。例えば、S1セットに示すように、セット内のLEDは、並列に結合されるそれぞれの直列ストリングに結合される。直列のLEDの全数は、ストリングへの入力電圧が最大ライン電圧の場合に回路が適切に高効率となるように選択できる。また、以下に説明するように、効率は、選択されたLEDの両端の電圧を供給されるAC電圧付近に保持することで高めることができる。交流信号VACは、全波整流ブリッジB1に印加される。全波整流ブリッジB1の出力は、整流AC信号Vrectである。整流AC信号Vrectは、LEDの第1のセットS1に電流を供給する直列抵抗又は電圧制御電流源等の電流源に印加できる。半導体照明デバイスの後続のセットS2からSNは、第1のセットS1に対して直列に結合される。制御線L2、L3、...LNは、それぞれLEDセットS2からSNのアノードに結合される。駆動回路100は、ダイオード選択回路10、電源12、及び分圧器14を含む。整流信号Vrectは分圧器14で分圧され、制御信号としてダイオード選択回路10に供給される。また、整流信号Vrectは電源12に供給され、これに応答して電源12はダイオード選択回路10に供給される実質的に一定の基準電圧Vrefを発生する。特定の実施形態において、電源12は、1つ以上の基準電圧、例えば、異なる電圧の基準電圧群を発生することができる。ダイオード選択回路10は、任意の所定の時点で駆動されるダイオードの電圧降下が整流AC信号Vrectのレベル未満となるように、整流AC信号Vrectのレベルに応答して整流AC電圧Vrectで駆動されるLEDの数を動的に調整するようになっている。このようにして、AC波形を十分に利用でき、回路からの光出力が増大し、回路の力率が改善され、回路からの発生する光の目に見えるちらつきが低減するであろう。一般に、ダイオード選択回路は、瞬間的なLEDストリング電圧を常時僅かにVrectよりも低い電圧に保持するように設計され、これにより電流源20の両端の電圧降下を低減する又は最小限にすることができるので、効率が向上し又は最大になり、AC波形を十分に利用してもっと多くの光を発生できる。特定の実施形態において、非切換式LEDストリングを含む装置と比較してTHDは85から25に改善できる。作動時、整流AC電圧Vrectのレベルが低い場合、LEDの第1のグループS1だけを整流AC信号Vrectで駆動できるが、LEDの他のセットS2からSNは、整流信号Vrectで駆動されないように、回路から接続解除すること及び/又はバイパスすることができる。整流AC信号Vrectが増大すると、一連のLEDのセットS2からSNは、整流AC信号Vrectで駆動されるように回路に接続することができ、全てのLEDのセットS1からSNが回路に接続されて整流AC信号Vrectで駆動される。電流源として抵抗Rseriesを利用する切替え構成において、Rseriesの両端の電圧は、低い電圧から出発して次の切替え閾値に到達するまで上昇し、このポイントでゼロに戻りこの手順が再度始まる。これはVrecttの第1の半サイクルの間であり、Vrecttが上昇する。第2の半サイクルVrecttの間に、Vrecttは降下してLED電流は第1の半サイクルと鏡像関係にある。従って、第1に半サイクルを考慮するだけで十分である。LEDを1、2、4、8等のグループに御可能に切替えるバイナリ重み付け切替えBinaryWeightedSwitching法を仮定すると、LED電流は以下の式で得ることができる。Vrectt=Vpeak|sin2Fact|-2VfVr_series=Vrectt-floor[Vrectt-Vdrop]/VledVledILEDt=[Vrectt-floor[Vrectt-Vdrop]/VledVled]/Rseries直列抵抗を用いるのではなく、特定の実施形態では、図3Aに示すように、電圧制御電流源又はシンク、VCCSを用いて、動的に切替えられるLEDのバンクを駆動する。特定の実施形態において、LEDストリングへの電流は電圧制御電流源VCCS20Aから供給される。電流源20Aは、エミッタに結合されたエミッタ抵抗REを有するPNPトランジスタQ1、及び抵抗RH及びRL並びにベースに接続されたツェナーダイオードVZを含むバイアス回路を備える。出力電流IOUTは以下の式により電流源20から供給される。従って、出力電流は整流入力電圧Vrectに比例する。この回路は、結果的に出力電流を更に調整してLEDセットが回路に対して接続/接続解除される場合のスパイク低減を助けるようになっている。ツェナーダイオードは、トランジスタQ1のベース-エミッタ接合に実質的に適合する電圧降下を有する他のタイプのダイオードに置換できることを理解されたい。図3Bは、VCCS20Bのさらに一般的な実例を示し、以下に説明する。図3Bに示すVCCS20Bは、抵抗R1、R2、及びR3、ダイオードD1、及びPNPトランジスタQ1を含む。D1及びQ1が突き合わされて熱結合されると仮定するとVfD1=VbeQ1である。トランジスタQ1が十分なゲインをもつと仮定すると、抵抗R3の両端の電圧は抵抗R1の両端の電圧と同じになる。図3Cを参照すると、特定の実施形態において、VCCS電流源120にはSziklaiペア122を使用できる。Sziklaiペア122は、PNPトランジスタQ1及びNPNトランジスタQ2を含む。図3Cに示すように、PNPトランジスタQ1のコレクタはNPNトランジスタQ2のベースに結合され、PNPトランジスタQ1のエミッタはNPNトランジスタQ2のコレクタに結合される。NPNトランジスタQ2のエミッタは、ダイオード選択回路10で制御される切替えLEDストリング124に結合される。Sziklaiペアは、低い飽和電圧及び温度及び温度係数とすることができるが、非常に大きなゲインとすることができる及び高出力トランジスタQ2はNPNである。ダーリントントランジスタを使用できるが、飽和電圧が高く熱補償を必要とする2つのベース-エミッタ結合が存在する。また、特定の実施形態ではMOSFET電流源を使用できる。Vrectt>>VfD1と仮定すると、R1の両端の電圧は以下の式で与えられる。Vr1=Vrectt-VrecttR2/R1R2これは以下のように変形できる。Vr1=VrecttR1/R1R2更に、Vr3=IsourceR3=Vr1である。従って、IsourceR3=VrecttR1/R1R2Isource=[Vrectt/R3][R1/R1R2]Isource=[Vrectt/R3][1/R1R2/R1]Isource=[Vrectt/R3][1/1R2/R1]Isource=Vrectt/[R31R2/R1]これは以下のように記述できる。Isourcet=Vrectt/ReqReq=R31R2/R1定電流源と呼ばれるが、電流IsourceがVrecttに直接比例することは明かである。従って、用語電圧制御電流源VCCSは、電流源20Bを説明するためにより適切に使用される。一般的な回路設計は、Vrecttへの依存をなくすように試みる。しかしながら、特定の実施形態において、一定電流をもたないことがより適切であろう。Q1の静的及び動的ベース-エミッタ電圧Vbeを補償するためにD1を使用する場合-2.2mV/K、電圧制御電流源VCCSを設ける。VCCは以下の最小ドロップアウト電圧を有する。Vdropout=VcesatQ1IsourceR3ここでVcesatQ1はIsourceの増加につれて大きくなる。VcesatQ1及びR3の両端の電圧降下を計算する場合、Isource_maxを使用すれば十分である。動的に切替えられるLEDのストリングがVCCSで駆動され、回路がVdrop>Vdropoutとなるように設計される場合換言すれば、動的切替えコントローラが、VCCSがIsourceを調整するための十分な余裕を常にもつこと保証する、LED電流は、常にVrecttに比例する。前述のように、Vrectt=Vpeak|sin2Fact|-2Vfである。Vpeak|sin2Fact|>>2Vfと仮定すると、Vrectt=Vpeak|sin2Fact|及び、Isourcet=Vrectt/Reqとなる。従って、Isourcet=Vpeak|sin2Fact|/ReqIsourcet=[Vpeak/Req]|sin2Fact|Isourcet=Ipeak|sin2Fact|であり、ここでIpeak=Vpeak/Req、及びReq=R31R2/R1である。従って、入力電流は、実質的に正弦波であるが、前述の解析ではブリッジ整流器、D1、及びVdrop電圧を無視しており、これはわずかなむだ時間を引き起こすと共にIsourcetが完全に正弦波になるのを妨げる。図3Dは、VCCSと抵抗電流源とのシミュレーション比較を示す。曲線301は、等価抵抗Req=2.22kΩのVCCS電流源を含む、動的切替えLED駆動回路に関するIsourcetのグラフであるが、曲線302は、抵抗Rseries=270Ωの直列抵抗電流源を含む動的切替えLED駆動回路に関するIsourcetのグラフである。両方の回路は、非線形しかし、バイナリではないで、7個のスイッチを用いて損失が最小になるように設計された、同じ動的切替えLEDストリングを使用する。2つのLEDは、常に直列であり、低電圧源フリーが可能になる及び、ちらつきのない調光が可能になる。Rseries=270Ωを使用する抵抗電流源に関して、全高調波歪みは77.4である。Req=2.22kΩのVCCSに関して、入力電流は純正弦波に極めて近く、THDは2.4である。力率は0.99より大きい。LED電流が図3A及び/又は図3Bに示すCCS回路20A、20B等の電圧制御電流源を使用して設定される実施形態において、Vrectに比例するLED電流を設定するために、特定の実施形態による回路の疑似出力電流のグラフ403である図4Aに示すように出力電流波形は切替えの瞬間に何らかのスパイクを呈する場合がある。電流スパイクは、切替えの瞬間に出力電流信号403に現れる。ストリングのkLEDのセットがスイッチ接続又は接続解除される場合、LEDストリング電圧はkVledだけ上昇又は降下する。これは相当短時間で発生し、セットの短絡はそれ自体のスイッチを短絡するのと同じくらい高速である。短絡回路をセットから取り除くのに要する時間は、セットの非常に小さな浮遊容量を充電する電流源によって制御される。短絡スイッチがOFFになると及び、少数キャリア蓄積時間の問題がないと仮定すると、電流源は、浮遊容量を充電する際にスルーレートを設定する。しかしながら、電流源はハーバー正弦波なので、4分の1ACライン周期を超えて、電流はほぼゼロから1.4Irmsまで変動する。最上のLEDアノードはPNP電流源トランジスタQ4のコレクタに接続するので、LEDストリング電圧の変動はPNPコレクタ電圧を同量だけ変える。これはBJTミラー容量Cmを介して電流I=CmdV/dtをコレクタからベースに供給して、電流源が図4Bに示すスパイクを生じるような不都合を起こす。VCCSを制限するように設計すること又はスイッチのスルーレートを制御することで、これらのスパイクを低減又は防止できる。図4Bは、特定の実施形態による駆動回路100の例示的な擬似電圧及び電流波形を示す。図4Bを参照すると、曲線401は、整流されたAC正弦波Vrectであるが、曲線402は、任意の所定の瞬間に回路にスイッチ接続されるLEDの両端電圧のグラフであり、特定の瞬間に励起される全てのLEDの電圧降下の合計である。図4Aに示すように、整流AC信号Vrectが増加すると、一連のLEDグループは、回路にスイッチ接続され、出力電圧が段階的に増加して、一連のLEDセットが励起される。特定の実施形態において、任意の所定ステップでスイッチ接続されるLEDの数、及びこれらのセットのスイッチ接続をもたらすVrectの閾値レベルは、Vrectレベルが各々の一連のステップで励起されるLEDの順電圧の合計よりも大きいままとなるように選択される。従って、一連のLEDセットが回路にスイッチ接続される場合、Vrectレベルが上昇すると、回路にスイッチ接続される全てのLEDは励起されたままとすることができる。Vrectレベルが降下すると、一連のLEDセットは回路からスイッチ接続解除されて、励起ダイオードの両端の電圧レベルが実質的に各々の瞬間時間でVrectを下回ったままとなることを保証する。図2を参照すると、VrectがセットS1のLEDをオン作動するのに必要な電圧を超えると、LEDは順方向にバイアスされ、電流がLEDを通って流れるようになる。これらの抵抗の両端の電圧降下は、Vrect-Vledここで、VledはS1のLED両端の電圧であるに等しいので、電流はVrectと同じ傾きで立ち上がる。VrectがVledを十分に上回ると電流源での損失の関数として、ダイオード選択回路100は次のLEDセットS2を直列に切替えるので、全LEDストリング電圧は、以下のように選択できるVnew_led_stringだけ増加する。Vrectt=Tswitch>VledVnew_led_stringこれにより、新しいLEDストリングが直列に切替わる場合、電流源を通る電流は依然として僅かに正であることが保証される。dV=VrectTswitch-VledVnew_led_stringと定義する。dV>0の場合、新しいセットが直列にスイッチ接続されると、LEDを通る電流はゼロではない正値に降下する。dV=0の場合、新しいセットが直列にスイッチ接続されると、電流はゼロに降下する。dV<0の場合、電流はゼロ以下に降下するが、LEDは単極性なので電流は流れることができず、電流は、VrectがVled>0に上昇するまで流れないままである。従って、dV<=0の場合、LEDの電流はゼロなので、電流制御方法にかかわらず、電流がダイオードを通って流れ続けるにはdVはゼロよりも大きくする必要がある。そうでなければ、電流は切替えエッジでゼロに降下し、Vrectが直列にスイッチ接続された全てのLEDの電圧降下よりも大きくなるまでここに留まる。更に、dVがさらに負値になると、ゼロ電流期間が長くなる。従って、dVを上手く選択しないと、切替えエッジは、入力電流波形にノッチ0Aに上昇/下降をもたらす場合がある。入力電流源として抵抗を備えると、dV>=0であれば十分である。しかしながら、電流源に関しては、例えば約1Vとすることができる有限ドロップアウト電圧Vcsdoが存在するが、これ以下では電流源はOFFとなる。従って、電圧制御電流源VCCSを使用する場合のdV制約はdV>=Vcsdoである。図5にダイオード選択回路10Aを含む駆動回路100Aを示す。図示のように、ダイオード選択回路10Aは、基準電圧Vrefから複数の基準電圧Vref-1、Vref-2、及びVref-3を発生させる抵抗R51からR54を含む分圧器ラダー18を備える。更に、ダイオード選択回路10Aは、複数のコンパレータC51からC53、及びそれぞれのコンパレータC51からC53の出力に結合したゲートを有する切替えトランジスタQ51からQ53を含む。図5に示す実施形態において、切替えトランジスタQ51からQ53のソースは接地され、切替えトランジスタQ51からQ53のドレインは、それぞれの抵抗R56、R57、及びR58を介してバイポーラシャントトランジスタQ54からQ56のエミッタに結合される。バイポーラシャントトランジスタQ54からQ56のコレクタは、それぞれの制御線L1、L2、及びL3に結合され、制御線は、LEDのセットS2、S3、及びS4のそれぞれの1つのアノードに結合される。分圧器ラダー18で生じた基準電圧Vrect-1からVrect-3は、コンパレータC51からC53の非反転入力に印加される。詳細には、最も低い基準電圧Vref-1はコンパレータC51の非反転入力に印加され、基準電圧Vref-2はコンパレータC52の非反転入力に印加され、最も高い基準電圧Vref-3はコンパレータC53の非反転入力に印加される。随意的な分圧器16は、バイポーラシャントトランジスタQ54からQ56のそれぞれのベースにバイアス電圧を供給する。1つ又はそれ以上の直列に接続されたLEDセットS2からS4は、整流AC入力信号Vrectのレベルに基づいて駆動回路からスイッチ接続解除できる。詳細には、Vrectレベルと基準電圧Vref-2からVref-3の1つとの比較に基づいて、LEDの駆動電流は、1つ又はそれ以上のLEDセットS2からS4をバイパスして、バイポーラシャントトランジスタQ54からQ56の1つからそれぞれのエミッタ抵抗R56からR58を通って接地へシャントすることができる。残りのLEDを通る電流は、LED駆動電流がシャントするバイポーラシャントトランジスタQ54からQ56のバイアスレベルによって制御できる。図5に示駆動回路100A及びダイオード選択回路10Aの作動を、スケール調整されたAC整流信号Vrect’の1サイクルのグラフである図6を参照して詳細に説明する。図5及び6を参照すると、Vrect’値が最も低い基準電圧Vref-1を下回ると、コンパレータC51からC53への非反転入力は全て、コンパレータC51からC53の非反転入力に入力される基準電圧Vref-2からVref-3未満となる。従って、コンパレータC51からC53の各々は、それぞれの切替えトランジスタQ51からQ53をON状態に切替える高い出力電圧を生じる。詳細には、トランジスタQ51がスイッチオンになり、エミッタがバイポーラシャントトランジスタQ54を導通状態に切替える。バイポーラシャントトランジスタQ54が導通すると、LEDの第2のセットS2のアノードが切替えトランジスタQ51を経由して接地に結合されるので、後続のLEDのセットS2からS4がバイパスされる。Vrectレベルが第1のセットS1の順電圧降下を超えると、第1のセットS1のLEDがオン動作して発光が始まる。Vrect’レベルが継続的に上昇して最も低い基準電圧Vrect-1に到達する。この時点でコンパレータC51の出力はLOWに切替わるので、切替えトランジスタQ51及びバイポーラシャントトランジスタQ54がOFFになる。しかしながら、電圧Vrect’は依然として第2の基準電圧Vref-2未満であり、コンパレータC52及びC53は継続的に高レベルを出力するので、LEDの第3及び第4のセットS3及びS4は、回路からスイッチ接続解除されたままであり励起されない、従って、Vrect’レベルがVref-1とVref-2との間にある場合、LEDの第1及び第2のセットS1及びS2を励起できる。Vrect’が継続的に上昇してVref-バイナリに到達すると、この時点で第2のコンパレータC52の出力もLOWに切替わり、切替えトランジスタQ52及びバイポーラシャントトランジスタQ55がOFFになる。これによりLEDの第3のセットS3が駆動回路にスイッチ接続されるが、LEDの第4のセットS4はバイパスされたままである。最後に、Vrect’が第3の基準信号Vref-3値に到達すると、コンパレータC53の出力もLOWに切替わり、トランジスタQ53及びQ56がOFFになり、LEDの第4のセットS4を駆動回路にスイッチ接続する。バイポーラトランジスタQ54からQ56は、目下、駆動回路にスイッチ接続されているLEDを通って流れる電流を制御する手段、並びにON状態のLEDの電圧を維持するための安価で信頼性の高いトランジスタを提供する手段の両方を可能にする。例えば、トランジスタQ54からQ56を含まず、MOSトランジスタQ51からQ53を出力線L1からL3に直接結合すると、Vrect’がVrect-3よりも大きく、切替えトランジスタQ51からQ53の3つ全てがOFFになる場合、トランジスタQ51が、LEDのセットS2、S3、及びS4にわたる全ての電圧降下を引き受ける必要がある。このことは大型で高価なMOSトランジスタを必要とする。更に、励起LEDの出力部で電流を調整することは難しいであろう。バイポーラシャントトランジスタQ54からQ56は、線形モードでバイアスをかけることができ、切替えトランジスタQ51からQ53によってエミッタ切替えを行うことができる。特定の実施形態による回路は、比較的高い力率でLEDを駆動できる。一般に、力率は、出力電流及び電圧波形が各サイクルでどれほど厳密に整列するかに言及する。全ストリングが励起される場合に整流波形のピーク近傍で電流をON/OFFする代わりに、電流は、整流波形が変わる度に段階的に引き込まれる。従って、特定の実施形態の回路において、出力電流は、より厳密に入力電圧波形に追従することができる。図7は、別の実施形態によるダイオード選択回路10Bを含む駆動回路100Bを示す。駆動回路100Bは、ブリッジ整流器B1、電源12、及び分圧器14を含む図5に示す駆動回路100Aと同じ構成部品を備える。これらの構成部品の作動は駆動回路100Aの同じ構成部品と同じであり、詳細には説明しない。図7に示すように、選択回路10Bは、コンパレータC71からC73のそれぞれの非反転入力に供給されるVref-1からVref-3の範囲の基準電圧を生じるようになっている分圧器ラダー18を備える。スケール調整された整流入力電圧VrectであるVrect’は、コンパレータC71からC73の反転入力に供給される。コンパレータC71からC73の出力は、バイアス抵抗R75、R76、及びR77を介してシャントMOSトランジスタQ71からQ73のそれぞれのゲートに結合される。シャントトランジスタQ71からQ73のドレイン端子及びソース端子は、それぞれのLEDセットS1、S2、S3のそれぞれアノード接点及びカソード接点に結合される。随意的なスルーレート制御キャパシタCslewは、トランジスタQ71からQ73のゲートとドレインとの間に結合できる。図6及び7を参照すると、Vrect’がVref-1未満の場合、全ての3つのコンパレータC71からC73は、高い電圧レベルを出力し、それぞれのトランジスタQ71からQ73がONになるので、LEDセットS1、S2、及びS3はバイパスされる。Vrect’がVref-1に到達すると、コンパレータC73はLOWレベルを出力し、トランジスタQ73がOFFになるので、セットS3は励起されるがセットS1及びS2はバイパスされたままとなる。同様に、Vrect’がVref-2に到達すると、コンパレータC72はLOWレベルを出力し、トランジスタQ72がOFFになるので、セットS2は励起されるがセットS1はバイパスされたままとなる。最後に、Vrect’がVref-3に到達すると、コンパレータC71はLOWレベルを出力し、トランジスタQ71がOFFになるのでセットS1が励起されて、この時点で全ての3つのセットS1からS3が励起されて発光する。所定のセットS1からS3のLEDの数は、所望のON作動特性を生じさせるために様々とすることができる。更に、分圧器ラダー18の抵抗値は、セット内のLED数に応じてセットS1からS3の各々に関して適切な電圧閾値をもたらすように選択できる。図3から7には3つ又は4つのセットS1からS4を含む回路を示すが、特定の実施形態による回路は、それ以上の又はそれ以下のLEDセットを備えることができる。更に、前述のように、各セットは、直列、並列、又は直列/並列に結合された1つ又はそれ以上のLEDを含むことができる。特定の実施形態において、第1のセットS1は、第1のストリングに関するON電圧を最小レベルに低減するために、各分岐に1つのLEDだけを含むことができる。特定の実施形態において、低い電圧でONされるセット内の直列LEDの数は、整流AC波形の正弦波形に適合するように高い電圧でONされるセット内のLEDの数よりも多くでき、これにより装置の抵抗損失を低減できる。例えば、図5を参照すると、Vrect’がVref-1に到達すると回路にスイッチ接続されるセットS2は、Vrect’がVref-2に到達するまで回路にスイッチ接続されないセットS3よりも多くの直列のLEDを含むことができる。再度、図7を参照すると、各スイッチの両端のピーク電圧は、常にLEDセグメントの全ての順電圧に制限されることを理解されたい。従って、全てのスイッチは低電圧とすることができ、全てのスイッチに同じFETを使用することが可能になる。低電圧FETは集積化に適する。Vrectt及びIsourcetの両方が低い場合、全てのN個のスイッチがONになり直列になるので、全オン抵抗はN個の個々のスイッチRDS_ONの合計であるが導通損失は少ない。更に、スイッチ電圧は比較的低いので、非常に低いRDS_ONのかなりの低電圧MOSFETを使用できる。ほとんどの時間ONになるスイッチはRDS_ONが低いことが必要である。図7の回路の1つの考えられる欠点は、スイッチの全てがOFFになると、各ゲートドライブは下位よりも高い電圧になる。しかしながら、全てのスイッチがONになると、全てのFETソースはほぼ同じ電位になる。最上のFETQ1が最初にOFFになると、全ての下側のFETは同じ電位のままである。従って、切替えの順番は以下の通りである。全FETをON最上のFETをOFF2番目に高いFETをOFF2番目から最下のFETをOFF最下のFETをOFFここで全てのFETがOFF最下のFETをON2番目から最下のFETをON2番目に高いFETをON最上のFETをONここで全てのFETがONこれは完全に統合されたデザインで実施できる。図8を参照すると、別の実施形態による駆動回路100Cが示されている。駆動回路100Cは、ブリッジ整流器B1及び電源12を含む図5に示す駆動回路100Aと同じ構成部品を備える。これらの構成部品の作動は駆動回路100Aの同じ構成部品の作動と同じであり、詳細に説明しない。駆動回路100Cは、更にダイオード選択回路10C及び電圧制御電流源20を含む。電流源20は、整流入力電圧Vrectに比例する電流レベルの電流を発光デバイスセットS0からS3に供給するようになっており、この回路の力率を改善できる。詳細には、ダイオード選択回路10Cは、複数の抵抗R81からR84を直列に含む分圧器18を備える。分圧器18は整流入力電圧Vrectを、それぞれのコンパレータC81からC83の反転入力に印加される複数の電圧VR1、VR2、VR3に分圧する。コンパレータC81からC83の出力は、それぞれのバイポーラトランジスタQ81からQ83のベースに印加され、該バイポーラトランジスタは、それぞれの発光デバイスのセットS1からS3のアノードに制御可能にスイッチ接続するスイッチとして機能する。基準電圧Vrefは、コンパレータC81からC83の非反転入力に印加される。作動時、整流入力電圧Vrectが低い場合、それぞれのコンパレータC81からC83の反転入力に印加される、全ての3つの電圧VR1、VR2、VR3は基準電圧Vref未満なので、全ての3つのコンパレータC81からC83は高い電圧を出力し、トランジスタQ81からQ83はON状態になり発光デバイスのセットS1からS3はバイパスされる。整流入力電圧Vrectが上昇して最も高いコンパレータ入力電圧VR1が基準電圧Vrefのレベルに到達して、第1のコンパレータC81の出力が低い電圧に切替わると、トランジスタQ81がOFF状態になり、セットS1は駆動回路にスイッチ接続されて整流入力電圧Vrectによって励起される。整流入力電圧Vrectがさらに上昇すると、次に高いコンパレータ入力電圧VR2が基準電圧Vrefレベルに到達し、第2のコンパレータC82の出力が低電圧に切替わり、トランジスタQ82はOFF状態になり、セットS2が駆動回路にスイッチ接続されて整流入力電圧Vrectによって励起される。以上の作動は、全てのコンパレータC81からC83がLOWに切替わり、全ての発光デバイスのセットS1からS3が励起されるまで継続する。図9には、本発明の別の実施形態が示されており、複数のコンパレータC1からC6に制御線L1からL6を介して結合されるダイオード選択ロジック回路200を含むLED駆動回路100Dが示されている。コンパレータの出力は、それぞれのLEDS1からS6をバイパスさせるバイパス切替えトランジスタQ91からQ96の導電性をそれぞれ制御する。コンパレータC91からC96、トランジスタQ91からQ96、及びLEDセットS1からS6の作動は、図7に関連して説明した構成部品と同じである。しかしながら、図9に示す回路は、直列抵抗Rseriesを使用してLEDストリングを通る電流を調整するようになっている。特定の実施形態において、MicrochipTechnologyInc.製造のPIC16F88マイクロコントローラ等の一体式アナログ-デジタルコンバータを含む、プログラム式マイクロコントローラとしてのダイオード選択ロジックを実装することができる。しかしながら、ダイオード選択ロジック回路200は、特定用途向け集積回路ASICとして又はディスクリート回路を用いて実装できることを理解された。ダイオード選択ロジック回路200は、ダイオード選択ロジックへのADC入力で検出した基準電圧Vrefの電圧レベルに応答して、1つ又はそれ以上のLEDセットを選択的にバイパスするように構成できる。特定の実施形態において、ダイオード選択ロジック回路200は、以下に説明するバイナリ重み付け切替え法BinaryWeightedSwitchingを用いてセットS1からS6を切替えるように構成できる。バイナリ重み付け切替えを使用して、LED電流は以下のようになる。Vrectt=Vpeak|sin2Fact|-2VfVr_series=Vrectt-floor[Vrectt-Vdrop]/VledVledILEDt=[Vrectt-floor[Vrectt-Vdrop]/VledVled]/Rseriesピーク電圧が163Vで3VのLEDを仮定すると、バイナリ切替え法では64LEDを使用することになり、ランプは最大137Vrms、及び6個のスイッチで作動できる。バイナリ重み付け切替え法において、セットS1は1個のLEDを含み、セットS2は2個のLEDを含み、セットS3は4個のLEDを含み、セットS4は8個のLEDを含み、セットS5は16個のLEDを含み、セットS6は32個のLEDを含む。従って、トランジスタスイッチQ1制御ワードの最下位ビットに対応するは1個のLEDを切替えることになるが、トランジスタスイッチQ6制御ワードの最上位ビットに対応するは16個のLEDを短絡することになる。スイッチQ1-Q6は、バイナリ法で作動し、ntをntVled=Vact-Vdropとなるように選択する。これを行う簡単な方法は、DCバスから分圧器で駆動される6-ビットA/Dコンバータを使用することであろう。分圧器の上端と直列になっている小型ツェナーダイオード又はLEDを使用してVdropを設定でき、ADC出力の各々は、インバータを介してスイッチを直接駆動するが、ADCビットが1の場合は関連のスイッチはOFFであり、ADCビットがゼロの場合は関連のスイッチはONである。従って、特定の実施形態において、ダイオード選択ロジック回路は、単純にアナログデジタル変換回路を含むこと及び適切に構成することができる。前述の実施例に戻り、Vdrop=3V及びt=2msと仮定すると以下のようになる。Vact=163sin2π602ms=122.9VVrectt=|Vact|-2Vf=120.9VはDCバス[Vrectt-Vdrop]/VLED=39.3分圧器及びADC基準電圧は、ピークDCバス電圧が、111111全スイッチOFFの出力を与えるように選択できるので、ADC出力は以下のようになる。Nadc=floor[Vrectt-Vdrop]/VLED=39=32421=100111MSBスイッチQ6=OFFLED32-64作動スイッチQ5=ONLED16-31短絡スイッチQ4=ONLED8-15短絡スイッチQ3=OFFLED4-7作動スイッチQ2=OFFLED2、3作動LSBスイッチQ1=OFFLED1作動全LED順電圧は164213V=117Vであり、直列抵抗Rseriesの両端で3.9Vだけ降下する。バイナリ法は、切替えを順序付けするだけの方法ではなく高い全体効率をもたらすことができるが、ゲートドライバはこのような回路ではフローティングすることができる。まさにこの設計から、切替えLED法は効率が良い。前述のように、バイナリ重み付け切替え法は、LEDストリング電圧が整流ACライン電圧に低誤差で追従できるので、理論的に高効率をもたらすことができる。しかしながら、線形順次切替えLinear-SequentialSwitchingに比べて2つの主たる欠点がある、つまり高い切替え周波数、及びフローティングゲートドライバを必要とする完全なフローティングスイッチである。線形順次切替え回路の効率は、LED電流が整流ACライン電圧に追従するように動的切替えLEDストリングを電圧制御電流源で駆動することで改善できる。適度な正弦波AC供給を仮定すると、VCCSはLEDを以下で駆動する。Isourcet=Ipeak|sin2Fact|LED電流は正弦波なので、ゼロから出発して正弦波状に増加して電気角度90度の後でピークに達する。任意のポイントでの電流源の損失は以下のようになる。Psourcet=[Vrectt-VLED_STRINGt]Isourcetここで、Vdropt=[Vrectt-VLED_STRINGt]Isourcet=Ipeak|sin2Fact|である。瞬時電力損は以下のようになる。Psourcet=VdroptIpeak|sin2Fact|LEDセグメントは離散間隔で切替えられるので、各間隔でVCCS損を考慮することは妥当である。ACライン期間は、VCCSトランジスタの熱時定数に比べて長いが一般的なヒートシンク時定数に比べて短いので、ピーク接合温度を低減/最小化するために各間隔での平均VCCS損Psource_average[N]は略一定に保つ必要がある。Isourcetが小さい場合、Psource_average[N]を一定に保つためには大きなVdroptが必要である、逆に、Isourcetが大きい場合、Psource_average[N]を一定に保つためには小さなVdroptが必要である。従って、スイッチの全数を低減/最小化して効率を増大/最大化するために、異なる各LEDセグメント電圧は、オン作動される最初の数セグメントは大きく、最後の数セグメントは小さいように選択する必要である。LEDグループ化を選択するために以下の手順を使用できる。Tstart=0を選択するVstart=VrectTstartを選択するNstart=Ntotal=ストリングのLEDの全数を選択する反復最上のセグメントに関してLEDの特定の任意数を選択する各N=1,2...Nmaxに関して計算する:NのLEDがOFFの場合残余のLED数Nleft=Nstart-Nこれが発生する電圧Vstop=Nstart-NVLEDVrectt=Vstopでの時間TstopN間隔Tstart-Tstopの間の瞬時VCCS損この間隔の間の平均VCCS損Psource_average[N]この間隔の間のパーセントVCCS損Psource_average[N]/P次にNmaxパーセント損の各々の列ベクトルを表示する所望の損を与えるN=Noptの値を選択するこのセグメントのLED数Nsegment=NoptになるTstart=TstopNsegmentを選択するNstart=Nstart-Nsegmentを計算する完了まで続く。アルゴリズムはIsourcetが最大の場合に始まるので、最上セグメントのLED数は、例えばNmax=3と非常に小さくなるであろう。しかしながら、下位のセグメントに到達する時までにLED数は非常に大きくなるはずである。バイナリ重み付け切替えは、FET及びゲートドライバに多くの制約を加え、FET電圧もバイナリ重み付けされ、MSBFETはLEDの半分を切替えることになるのでピークDCバス電圧の少なくとも半分に決める必要があり、LSBFETは、1つ又は2つのLEDだけを切替えることになるので非常に低い電圧とすることができる。LSBFETは高い切替え周波数を有し、バイナリ重み付けされたFETは絶え間なくON/OFFし、低い切替え周波数のMSBFETに至るまで次のビットでは周波数が半減される。この切替え動作により、4分の1ラインサイクルの間に各々のFETに見出すことができるピーク電流定格は以下のように計算できる。MSBFETがOFFになり、Vrectt、従ってIsourcetが半分を上回るとOFFに留まる。従って、ピーク電流は0.5Isource_peakである。次の最上位ビットFETがOFFになり、従ってIsourcetが75を上回るとOFFに留まる。従って、ピーク電流は0.75Isource_peakであり、以下同様に、LSBに到るまでVrectt及びIsourcetのピークの直前まで切替わり、そのピーク電流は1.0Isource_peakである。6ビットADCを想定すると、パーセント電流は以下のようになる。ビット5=50.0ビット4=75.0ビット3=87.5ビット2=93.8ビット1=96.9ビット0=98.4ADCの分解能が高くなると、MSB定格は同じであるが追加のLSBは100に限りなく近づく。従って、バイナリ重み付け切替え配置のほとんど全てのFETは、ピーク電流に関して評価する必要がある。このことは、最大電流のスイッチは最大周波数で切替わるので残念ながらQg及びCDSを増大/最大化する。最後に、FETゲートドライバは1つを除いて完全にフローティングする必要があるが、1つはDCバスのローサイドに位置できる。まさにその設計から、切替えLED法ではスイッチング電力供給装置が無いので電磁波妨害EMIの発生が僅かであり、LEDの切替えがごく僅かであり、LEDは滑らかに切替わる。この点において、線形順次切替えが最良であり、全Nセグメントでは、セグメントは電流源を超えて降下した電圧がセグメント電圧を超えるまでONにならず、4分の1サイクルの残りではONのままなので、4分の1サイクルを通してN回以上の切替えの瞬間は存在しない。Fswitch_linear=4FacNsegments全8セグメントの回路では、4分の1サイクルを通して8回の切替え事象が発生する。Fswitch_linear=450Hz8セグメントFswitch_linear=1.6kHz一般に、EMIスキャンは150kHzで始まることに留意されたい。切替えエッジが伝導EMI限界にしっかり入ったとしても、デューティサイクルが低いので含まれる全エネルギ量が極めて少ない。線形順次切替えに必要なEMIフィルタリング量は無視できるであろう。しかしながら、4分の1ラインサイクルのバイナリ重み付け切替えでは、電流源を横切って降下した電圧が1つのLSBを超える度に切替えの瞬間が存在することになり、これは以下の最小セグメント電圧である。Fswitch_linear=4FacVrect_peak/Vsegment_minピークDCバス電圧が165VでLSB1LED=3Vと想定すると、以下のようになる。Fswitch_linear=450165V/3VFswitch_linear=11kHzこれは類似の線形順次切替え法よりも10倍以上高い切替え周波数であるが、伝導EMIスキャンの開始よりも依然として一桁以上小さい。バイナリ重み付け切替えに必要なEMIフィルタリング量は、線形順次切替えよりも非常に大きいはずであるが、それでも無視できるレベルである。また、図7に示すように、切替えエッジの傾きは、MOSFETのドレインとゲートとの間にキャパシタCslewnを接続することで制御できる。Cslewを通る電流は、ドレイン電圧スルーレートに比例し、ゲート抵抗Rgateから流れ込む電流に抗する。Rgate及びCslewは、広範な所望のスルーレートを生じるよう設計できる。LED装置の設計において、温度変化に影響する場合がある色制御を考慮することが重要である。まさにその設計から、切替えLED法では、異なるLEDは異なる時間量でONする。LEDが全て熱的にしっかり結合される場合MCPCBを使用して、これらは同じ温度となるはずである。図3Bに示すVCCS電流源は、ダイオードD1電圧降下を制御することで、及び/又は電流源の抵抗R1及びR2に線形抵抗、負温度係数NTC及び/又は正温度係数PTCサーミスタの組み合わせを使用することで、実質的に何らかの任意の温度係数線形等をもつように設計できる。検出要素もLEDにしっかりと結合される仮定すると、LED電流-温度曲線を制御できる。勿論、LED電流は、半サイクルで広範囲変わるので、実際のLED色は、多少制御が難しいであろう。しかしながら、セグメントが、赤色に対するBSY電流の比を制御するためのシャント電流コントローラを有するBSY及び赤色LEDの直列-並列アレイを備える場合、フルカラー制御が実現できる及び、電流源温度係数は設計を単純化する。特定の実施形態によるVCCS電流源は、本質的に優れた力率及び全高調波歪みTHDをもたらす。しかしながら、入力ライン電圧は変化するとLED電流も変化する。LEDランプは、特定の光出力、効率、及び特定の公称電圧での入力電力に適するように設計されることになる。RMS入力電圧が変化すると電流及び電力も変化する。電流源は、等価抵抗のように見える。Req=R31R2/R1従って、入力電流及び電流は以下のようになる。Pin=Vrms2/ReqIrms=Vrms/Req従って、入力電圧が10降下すると、入力電流は10、入力電力は19だけ低下する。逆に、ACライン電圧がだけ10上昇すると、入力電流は10、入力電力は21だけ上昇する。このことは、装置のカラーバランスに影響するであろう。BSY及び赤色ストリングを含む装置において、シャント電流コントローラは、赤色に対するBSYのLED電流の比を調整することで、カラーバランスを補正できる。しかしながら、電流源が調整可能に作られている場合、Isourcetを調整できるR1-R2ネットワークの部品としてサーミスタを使用することは、温度の関数としてIsourcetを調整することでこれを実現する1つの方法である。所定の電圧範囲にわたって入力電力を一定に保つことが望まれる場合、電流源は、Pin=Pconstantとなるように調整する必要がある。これにより以下の式が導かれる。Req=R31R2/R1=Vrms2/Pconstantこれを行うにはアナログ又はデジタル式の多数の方法が存在する。1つの方法は、R3=Vrms2/kを選択する。Pconstant=Vrms2/[Vrms2/k1R2/R1]Pconstant=k/1R2/R1とする。アナログ手法では、fast-attack-slow-decay式エンベロープ検出器を用いてVrms2を間接的に測定して、長期平均ピークDCバス電圧Vpeak_avgを測定し、次にこれを2乗して、大きなR3’と並列の電圧制御抵抗のセットポイントとしてVpeak_avg2を使用するが、これは最小作動電流を設定する。R3を調整可能にすることは、R3が全負荷電流を流すので、R1及びR2の一方又は両方を調整するよりも難しい。しかしながら、調整はVpeak_avg2に関して線形である。もしくは、以下のように分圧器の抵抗R1及びR2の一方又は両方を調節できる。Pin=1R2/R1Vrms2/R3=Pconstantこれは以下を必要とする。1R2/R1Vrms2=PconstantR3これを以下のように整理する。R1R2/R1=PconstantR3/Vrms2分圧器自体は更に非線形性を強める。R2及びR1の両方を調整することは難しいであろう及び/又は必要ないであろう。制御電気回路が0Vに言及する場合、やはりVCCSをより大きなR2’に並列に配置することで、R2は少しの追加回路で調整可能にでき、この場合も最小作動電流を設定する。再配置は以下のことをもたらす。R2=[PconstantR3R1/Vrms2]-R1所要の調整は非線形であり、更なるアナログ電気回路を必要とする場合があり、ここでは関連のより低い電流だけ少なくとも部分的にオフセットすることが必要である。ADCを備えるマイクロコントローラでスイッチ信号を制御する場合、この調整は非常に簡単である。一般に、マイクロコントローラは既にADC及び関連を備えており、DCバスの減衰形態を測定できる。VADCt=Vrecttβ1ここでβ1はDCバス検出ネットワークの減衰係数である。線形順次切替え信号を生じるのに必要な絶対最小サンプルレートは、以下の4分の1サイクル毎のNsegmentサンプルである。Fsample_linear=>4FacNsegmentここでNsegmentはLEDセグメントの全数である。60Hzの10セグメントは以下の通りである。Fsample_linear=>2400Samples/s所要の最小ADC分解能は、最小セグメント電圧に対するピークDCバス電圧の比で与えられる。前記のシミュレーションはそれぞれ165V及び5.6Vであり、以下のようになる。ADCresolution_linear>log2Vrect_peak/Vsegment_minADCresolution_linear>log2165V/5.6V>4.88ビット最小値セットはLSB=最小セグメント電圧である。最小セグメント電圧を少なくともε0<=ε<=1の精度で測定するように選択すると、更にビットを増やす必要がある。ADCresolution_linear=>log2Vrect_peak/Vsegment_min-log2εVsegment_minを10ε=0.1以内で測定した場合、以下のようになる。ADCresolution_linear=>log2165V/5.6V-log20.1=>4.883.32=8.2ビットバイナリ重み付け切替えは、LSBセグメント電圧に対するピークDCバス電圧の比で規定される、より高いサンプルレートを必要とする。Fsample_binary=>4FacVrect_peak/VLSBピークDCバス電圧165V及びLSB1LED=3Vと仮定すると、以下のようになる。Fsample_binary=>13200Samples/s線形スイッチングのADC分解能は、所望の誤差εを乗じたLSB電圧に対するピークDCバス電圧の比で与えられる。1LSB=1LED及びε=0.110と設定すると以下のようになる。ADCresolution_binary=>log2Vrect_peak/VLSB-log2εADCresolution_binary=>log2165V/3V-log20.1=>5.783.32=9.1ビット実際には、8ビットADCは、線形順次切替え及びバイナリ重み付け切替えの両方に十分である。最新のマイクロコントローラは、8又は10ビットADCを用いて10kS/sを超えるサンプルレートを普通に実現できる。VCCSが切替え信号を発生するADCを備えるマイクロコントローラを用いて実装される場合、マイクロコントローラでLEDストリング電流を制御することは非常に簡単である更に安価である。最初に、電流源は電流ミラーに変更される。図3Dに示す高利得Sziklaiペアを使用して、熱補正用のD1によりR3の両端の電圧はR1の両端の電圧と等しくなる。R2を調整可能な電流シンクに置換すると、R1の両端電圧じゃ以下のようになる。VR1=IsinkR1しかしこれはR3の両端の電圧と等しい。Isource=IsinkR1/R3従って、電流源は以下の利得の電流ミラーに変換されている。β1=R1/R3>>1従って、特定の実施形態による調整可能な電流シンクは、電流ミラーよりもより低い電流で作動可能であり、小型で安価とすることができる。実際には、取り除くのではなく、R2からR2’に増大させて、調整可能な電流シンクをR2に並列に接続する。これにより、電流源は、電流シンクのセットポイントに関係なく常に確実に作動するが、これはコントローラ電源としてストリングの最下位に非切替えのLEDペアを使用する場合は必須である。図10に特定の実施形態による調整可能な電流シンク回路220を示す。図10を参照すると、R6-C1、R7、及びR5-C2は、二次ローパスフィルタLPFを形成して高周波パルス幅変調PWM信号をスケール調整された滑らかなアナログレベルVbaseに変換し、D5はQ3のベース-エミッタ接合を熱的に補正し、R4はVbaseをIsinkに変換する。マイクロコントローラがDACを備える場合、PWMフィルタは省略できる。Isource_peak=74mA、R3=22R、及びR1=2.4k、α1=2.4k/22=109及びIsink_peak=74mA/109=0.678mAと仮定する。前述の調整可能な電流シンク220の伝達関数はおおよそ以下のようになる。Isink=1.49mAD-0.424mA、0.285<=D<=1である、Isink_max=1.07mA線形化のためにルックアップテーブルを使用できるので、線形性は反復性ほど重要ではない。温度を測定する場合には多くのマイクロコントローラはこれを内蔵している、熱ドリフトを補正できる。Isinkに何らかのヘッドルームがある場合は工場で較正が可能である。0.678mAに必要なデューティサイクルは以下のようになる。Dpeak=Isink_peak0.424mA/1.49mA=0.739ソース電流伝達関数に対するデューティサイクルは以下のようになる。IsourceD=162.7mAD-46.3mA、0.285<=D<=1である。マイクロコントローラが測定したDCバス電圧は以下のようになる。VADCt=Vrecttβ1NADC=2mVADCt/Vref=2mβ1Vdct/Vrefここで、β1はDCバス検出ネットワークの減衰係数であり、VrefはADC基準電圧である。調整可能な電流シンクと同様に、較正のために何らかのヘッドルームが必要である。回路は以下の定抵抗をエミュレートするように試みる。Req=Vrms2/Pinこれは、入力電流がIrms=Pin/Vrmsになることを強いる。Vrmsは、どちらかと言えば計算するのが難しいが、最大数量は自明である。Ipeak√2=Pin/Vpeak/√2Ipeak=2Pin/Vpeak従って、デューティサイクルDを計算するための全ての必要なデータ及び伝達関数を利用できる。最初にピーク電流は以下のように計算する。Isource_peak=2Pin/Vrect_peak従って、瞬時電流は以下のようになる。Isourcet=Isource_peakVrectt/Vrect_peakIsourcet=2Pin/Vrect_peakVrectt/Vrect_peakIsourcet=2Pin/Vrect_peak2VrecttVrect_peakの計測は、例えばfast-attack-slow-decay数値エンベロープ検出器を用いてソフトウェアで行うことができる。この時点で、定電力作動を以下のようにして実施できる。Isourcet=2Pconstant/Vrect_peak2Vrectt従って、電流シンク伝達関数から必須のデューティサイクルを計算するのは容易である。IsourceD=162.7mAD-46.3mA、0.285<=D<=1である。デューティサイクルは以下のように直接計算できる。Dt=Isourcet46.3mA/162.7mADt=0.285Isourcet/162.7mA従って、瞬時デューティサイクルは以下のようになる。Dt=0.285Vrectt2Pconstant/Vrect_peak2/162.7mA所望であればプロセッサのオーバーヘッドを低減するために、項2Pconstant/Vrect_peak2/162.7mAは、全サンプル時間に計算する必要はないことに留意されたい。ライン電圧の変化により一定の入力電力を維持しない場合、計算式は以下のように非常に単純になる。Isourcet=Isource_peakVrectt/Vrect_peakここで、Isource_peakは一定で以下のようになる。Isource_peak=2Pin/Vrect_peak従って、以下のようになる。Isourcet=2Pin/Vrect_peak2VrecttACライン電圧の変動がストリング電流の変化を引き起こすことには無関係に、電力及びピーク電圧の両方は、以下のように公称値として想定できる。2Pin/Vrect_peak2=Pin_rated/Vrms_rated2Dt=0.285VrecttPin_rated/Vrms_rated2/162.7mAこれは以下のように変換できる。Dt=0.285ZVdctここでZ=Pin_rated/Vrms_rated2/162.7mAは、所定の一定値である。8ビットADCを使用すると仮定すると、全計算式は、以下のように1つの256バイトのルックアップテーブルに入れることができる。Dt=LOOK_UP_TABLE[NADC]ストリング内及びストリング外のLEDの切替えに使用するいくつかの可能性のあるスイッチの選択肢は、NPNバイポーラ接合トランジスタBJT、PNPBJT、N型MOSFET、及び/又はP型MOSFETである。BJTは、一旦スイッチONになると導通を維持するために常時ベース電流を供給する必要があるが、一方でMOSFETはその必要がない、つまり一旦ゲート-ソースキャパシタンス及び、ゲート-ドレインキャパシタンスが充電されると、MOSFETは、ゲート電流を少しも引き抜くことなくON状態に留まることになる勿論、外部への漏れ経路が無いと仮定すると。従って、MOSFETは、LEDセグメントを切替えるためには最適な選択肢である。しかしながら、いくつかの制約がある。例えば、デバイスに左右される最大ゲート-ソース電圧は一般に20Vである。同様にデバイスに左右される最小ゲート-ソース電圧は一般に-20Vである。高電圧FETのRDS_ONは低電圧FETのものよりは非常に高く、所定の電圧定格に関しては小型FETのRDS_ONは大型FETのものよりは非常に高い。小型FETのゲート電荷Qgは大型FETのものよりは非常に低い。また、小型FETのドレイン-ソースキャパシタンスCDSは大型FETのものよりも非常に低い。Qg及びCDSはそれぞれゲート駆動損失及びゲート切替え損失の原因である。線形順次切替えに関して、スイッチング周波数は非常に低いので、Qg及びCDSはそれほど重要ではない。本発明の特定の実施形態は、本発明の実施形態による方法、システム、及びコンピュータプログラム製品のフローチャート及び/又はブロック図を参照して説明されている。ブロック図に示す機能/作動は、作動図に示す順番を離れて起こり得ることを理解されたい。例えば、連続的に示される2つのブロックは、関連する機能性/作動に応じて、実際には実質的に同時に実行できるか又は各ブロックは逆の順番で実行できる場合もある。いくつかの図面は通信の主たる方向を示す通信経路の矢印を含むが、通信は矢印とは逆の方向で発生し得ることを理解されたい。図面および明細書には、本発明の一般的な実施形態が開示されている。特定の用語が使用されるが、それらは、一般的かつ記述的な意味においてのみ使用されており、限定目的では使用されていない。本発明の範囲は前記特許請求の範囲に記載されている。"