"電力用半導体素子を駆動するゲート駆動回路において、前記電力用半導体素子のゲート容量を一定電流で充電する定電流ゲート駆動回路と、スイッチング素子および抵抗の直列回路を介して前記定電流ゲート駆動回路の入出力端間に並列に接続され、前記ゲート容量を一定電圧で充電する定電圧ゲート駆動回路と、を備え、前記電力用半導体素子を駆動する際に、前記定電流ゲート駆動回路と前記定電圧ゲート駆動回路の双方を用いて当該電力用半導体素子のゲート容量を充電することを特徴とするゲート駆動回路。前記定電圧ゲート駆動回路は、前記電力用半導体素子のゲート電圧と所定の基準電圧とを比較する第1のコンパレータと、前記第1のコンパレータの比較結果に基づいて前記スイッチング素子を制御するスイッチング素子制御回路と、を有し、前記第1のコンパレータは、前記電力用半導体素子がターンオンする直前に前記スイッチング素子をオフに制御する信号を生成し、前記スイッチング素子制御回路は、前記第1のコンパレータから出力される制御信号に基づき、前記スイッチング素子をオフに制御して前記定電流ゲート駆動回路との電気的接続を切り離すことを特徴とする請求項1に記載のゲート駆動回路。前記電力用半導体素子に流れる電流を用いて前記基準電圧を生成する基準電圧生成回路をさらに備えたことを特徴とする請求項2に記載のゲート駆動回路。前記基準電圧生成回路は、前記電力用半導体素子に流れる電流を検出する電流検出手段と、所定の方形波電圧を生成する第1の電源回路と、前記電流検出手段が検出した電流値と、前記方形波電圧とを比較し、その比較結果に基づく出力電圧を前記基準電圧として前記第1のコンパレータに出力する第2のコンパレータと、を備えたことを特徴とする請求項3に記載のゲート駆動回路。方形波電圧を生成する第2の電源回路と、前記方形波電圧を平滑するフィルタ回路と、をさらに有すると共に、前記定電圧ゲート駆動回路は、前記フィルタ回路が出力する方形波平滑電圧と所定の基準電圧とを比較する第1のコンパレータと、前記第1のコンパレータの比較結果に基づいて前記スイッチング素子を制御するスイッチング素子制御回路と、を有し、前記第1のコンパレータは、前記電力用半導体素子がターンオンする直前に前記スイッチング素子をオフに制御する信号を生成し、前記スイッチング素子制御回路は、前記第1のコンパレータから出力される制御信号に基づき、前記スイッチング素子をオフに制御して前記定電流ゲート駆動回路との電気的接続を切り離すことを特徴とする請求項1に記載のゲート駆動回路。前記電力用半導体素子は、ワイドバンドギャップ半導体にて形成される素子であることを特徴とする請求項1~5の何れか1項に記載のゲート駆動回路。前記ワイドバンドギャップ半導体は、炭化ケイ素、窒化ガリウム系材料または、ダイヤモンドを用いた半導体であることを特徴とする請求項6に記載のゲート駆動回路。電力用半導体素子を駆動するゲート駆動回路において、前記電力用半導体素子のゲート容量を一定電流で充電する定電流ゲート駆動回路と、スイッチング素子および抵抗の直列回路を介して前記定電流ゲート駆動回路の入出力端間に並列に接続され、前記ゲート容量を一定電圧で充電する定電圧ゲート駆動回路と、を備え、前記定電圧ゲート駆動回路は、前記電力用半導体素子を駆動するオン指令が出力されてから、当該電力用半導体素子がターンオンするまでの期間においてのみ駆動されることを特徴とするゲート駆動回路。しかしながら、上記従来技術では、ターンオン時の電流変化率を途中から緩やかにする制御を行うため、起動信号指令信号が出力されてから実際に電力用半導体素子が動作するまでの起動時間が長くなるという課題がある。また、この従来技術は、直列接続される2つの抵抗のうちの一方の抵抗の両端に接続されるスイッチング素子のオンオフ制御により抵抗値を変更する手法である。このため、制御を効果的に行うには、2つの抵抗の抵抗値にある程度の差を持たせる必要がある。しかしながら、2つの抵抗の抵抗値の差が大きい場合、抵抗値切り替えの前後においてゲート電圧が大きく変化してしまうという問題点がある。ゲート電圧の変化は、ノイズの増加要因の一つになるので、これを回避することが好ましい。本発明は、上記に鑑みてなされたものであって、ターンオンへの移行過程におけるゲート電圧の変化を抑制しつつ、起動時間を短縮することができるゲート駆動回路を提供することを目的とする。上述した課題を解決し、目的を達成するために、本発明は、電力用半導体素子を駆動するゲート駆動回路において、前記電力用半導体素子のゲート容量を一定電流で充電する定電流ゲート駆動回路と、スイッチング素子および抵抗の直列回路を介して前記定電流ゲート駆動回路の入出力端間に並列に接続され、前記ゲート容量を一定電圧で充電する定電圧ゲート駆動回路と、を備え、前記電力用半導体素子を駆動する際に、前記定電流ゲート駆動回路と前記定電圧ゲート駆動回路の双方を用いて当該電力用半導体素子のゲート容量を充電することを特徴とする。本発明によれば、電力用半導体素子をターンオンする際のゲート電圧の変化を抑制しつつ、起動時間を短縮することができるという効果を奏する。以下に添付図面を参照し、本発明の実施の形態にかかるゲート駆動回路について説明する。なお、以下に示す実施の形態により本発明が限定されるものではない。実施の形態1.図1は、本発明の実施の形態1に係るゲート駆動回路の構成を示す図である。実施の形態1に係るゲート駆動回路は、図1に示すように、電力用半導体素子としてのIGBT2のゲートに接続され、IGBT2のゲート電流を制限してIGBT2を駆動する定電流ゲート駆動回路1と、定電流ゲート駆動回路1にオン指令信号オン指令電圧9を出力する電力用半導体素子制御回路3と、定電流ゲート駆動回路1に並列に接続され、IGBT2を定電圧駆動する定電圧ゲート駆動回路5と、定電圧ゲート駆動回路5に基準電圧16を付与する基準電圧源7と、を有して構成される。定電流ゲート駆動回路1は、図示のように、抵抗1-3,1-4と、トランジスタ図示の例ではPNPバイポーラトランジスタ1-1,1-2と、トランジスタ1-1のコレクタに直列接続されるダイオード1-5とを備えて構成される。ダイオード1-5のカソードは、定電流ゲート駆動回路1の出力端になり、IGBT2のゲートに接続される。定電流ゲート駆動回路1は、IGBT2がターンオンするときのゲート電流10を所定の上限値に制限する機能を有する。定電圧ゲート駆動回路5は、図示のように、スイッチング素子の一例であるMOSFETMetalOxideSemiconductorFieldEffectTransistor4と、MOSFET4に直列接続される抵抗5-1と、スイッチング素子制御回路としてMOSFET4を制御するMOSFET制御回路6と、IGBT2のゲート電圧11および基準電圧源7の基準電圧16を入力信号とし、これらの信号の大小関係に従ってMOSFET制御回路6を制御する第1のコンパレータとしてのゲート電圧検出コンパレータ8-1を備えて構成される。定電圧ゲート駆動回路5は、定電流ゲート駆動回路1に並列に接続され、定電流ゲート駆動回路1と共に、必要なゲート電流をIGBT2に供給する。なお、図示の例では、MOSFET4および抵抗5-1による直列回路の一端を成すMOSFET4のソースが定電流ゲート駆動回路1の抵抗1-3の一端に接続され、直列回路の他端を成す定電圧ゲート駆動回路5の抵抗5-1の一端がダイオード1-5のカソードに接続される構成であるが、MOSFET4および抵抗5-1による直列回路の接続関係が逆になり、定電圧ゲート駆動回路5の抵抗5-1の一端が定電流ゲート駆動回路1の抵抗1-3の一端に接続され、MOSFET4のドレインがダイオード1-5のカソードに接続される構成であっても構わない。つぎに、実施の形態1に係るゲート駆動回路の動作について説明する。ここではまず、図2を参照して、定電流ゲート駆動回路1の動作について説明する。なお、図2は、図1から定電圧ゲート駆動回路5の部分を省略した回路構成を示す図である。IGBT2をターンオンするとき、定電流ゲート駆動回路1には、電力用半導体素子制御回路3からのオン指令信号9が入力される。オン指令信号9が定電流ゲート駆動回路1に入力されると、トランジスタ1-1は導通状態となり、抵抗1-3を介してエミッタ電流が流れ、抵抗1-4を介してベース電流が流れる。また、ダイオード1-5を介してコレクタ電流が流れ、このコレクタ電流はIGBT2に対するゲート電流10となってIGBT2のゲート容量を充電する。トランジスタ1-1のエミッタ電流が増加すると抵抗1-3での電圧降下が増大し、この電圧降下はトランジスタ1-2のベース-エミッタ間を順バイアスするため、トランジスタ1-2が導通状態になる。トランジスタ1-2が導通すると、トランジスタ1-1に流れていた電流エミッタ電流は、トランジスタ1-2の方に流れるようになり、抵抗1-3での電圧降下が小さくなる。一方、抵抗1-3での電圧降下が小さくなるとトランジスタ1-2のベース-エミッタ間のバイアス電圧が小さくなり、トランジスタ1-2は導通状態から遮断状態に移行する。結局のところ、このような動作が瞬時にして行われ、トランジスタ1-1のエミッタには、トランジスタ1-2のベース-エミッタ間PN接合部における順方向電圧降下例えば、0.6Vを抵抗1-3の抵抗値で除した値の一定電流が流れる。なお、トランジスタの性質上、コレクタ電流はエミッタ電流にはほぼ等しくなるため、IGBT2を充電するゲート電流も定電流となる。このようにして、定電流ゲート駆動回路1は、電力用半導体素子であるIGBT2を定電流駆動する。つぎに、実施の形態1に係るゲート駆動回路、即ち定電流ゲート駆動回路1と定電圧ゲート駆動回路5とを併用した場合の動作について、図1および図3の図面を説明する。図3は、実施の形態1に係るゲート駆動回路の動作を説明するタイムチャートである。なお、図3の説明において、電力用半導体素子を適宜PSDPowerSemiconductorDeviceと略記する。まず、ゲート駆動の初めにおいて図3における動作時間A以前、MOSFET4はオンしている。つまり、定電圧ゲート駆動回路5は、動作可能な状態に設定されている。この状態において、電力用半導体素子制御回路3からのオン指令信号9が定電流ゲート駆動回路1に入力されると動作時間A、IGBT2のゲートには、定電圧ゲート駆動回路5から供給される電流と、定電流ゲート駆動回路1から供給される電流とが重畳され、IGBT2のゲート容量を充電する。なお、図3の上から2段目の波形PSDゲート電流10において、実線部19は、定電流ゲート駆動回路1および定電圧ゲート駆動回路5の双方を駆動したときの電流波形であり、破線部18は、MOSFET4をオフに制御してこのとき、定電圧ゲート駆動回路5は切り離された状態である、定電流ゲート駆動回路1のみを駆動したときの電流波形である。IGBT2のゲート電圧PSDゲート電圧11は、ゲート電圧検出コンパレータ8-1に入力される。ゲート電圧検出コンパレータ8-1は、PSDゲート電圧11を基準電圧源7の基準電圧16と比較する。この基準電圧16は、図3に示すように、IGBT2がターンオンするときの閾値電圧PSDターンオン閾値電圧15よりも低く設定される。この設定により、PSDゲート電圧11がPSDターンオン閾値電圧15に近づき、基準電圧16を超えるとゲート電圧検出コンパレータ8-1の出力は反転し、MOSFET制御回路6が動作してMOSFET4がオフに制御されMOSFET両端電圧12はローからハイに上昇、定電圧ゲート駆動回路5は定電流ゲート駆動回路1から切り離されて、定電流ゲート駆動回路1のみが動作する状態に切り換わる動作時間B。その後、PSDゲート電圧11がPSDターンオン閾値電圧15を超えるとPSDコレクタ電流13が流れ初め動作時間C、PSDコレクタ電流13は急速に立ち上がり、ピークを生じた後にある所定値に落ち着く。また、IGBT2のコレクタとエミッタとの間の電圧PSDコレクタ-エミッタ電圧14は、PSDコレクタ電流13がピーク値を迎えた後に零電位に向かって立ち下がる。上記の制御により、IGBT2がターンオンするまでの時間ターンオン時間T1A~Bは、定電流ゲート駆動回路1のみを用いて充電する場合に比して短くなり、起動指令の入力から実際に動作するまでの時間実動作時間T2も短くなる。これらターンオン時間T1および実動作時間T2が短縮される理由は、定電流ゲート駆動回路1と定電圧ゲート駆動回路5との双方を用いてIGBT2のゲート容量を充電することで、図3にハッチングで示した面積に相当する分の電荷量をより多く充電することができるからである。また、図3の実線部19に示す電流波形に着目すると、電流値が時間の経過と共に小さくなっていることが分かる。このような波形になるのは、IGBT2のゲート容量が充電されることでPSDゲート電圧11が上昇し、その結果として、抵抗5-1の両端電圧が小さくなるからである。この結果は、MOSFET4の導通時に定電流ゲート駆動回路1の入出力端間に電気的に接続される抵抗5-1の作用によるものであり、定電圧ゲート駆動回路5が文字通り、IGBT2を定電圧駆動していることで得ることができる。また、この作用により、IGBT2をターンオンさせる移行過程において、ゲート電圧の変化を抑制することが可能となる。以上説明したように、実施の形態1のゲート駆動回路によれば、電力用半導体素子であるIGBT2を駆動する際に、定電流ゲート駆動回路1と定電圧ゲート駆動回路5との双方を用いてIGBT2のゲート容量を充電することとしたので、ターンオンへの移行過程におけるゲート電圧の変化を抑制しつつ、起動時間の短縮が可能となる。実施の形態2.図4は、実施の形態2に係るゲート駆動回路の構成を示す図である。同図のゲート駆動回路では、図1に示した実施の形態1に係るゲート駆動回路において、基準電圧源7を基準電圧生成回路7aに代えたものである。なお、その他の構成については、図1に示した実施の形態1の構成と同一または同等であり、それらの共通の構成部には同一の符号を付して示し、共通する説明は適宜省略する。つぎに、基準電圧生成回路7aの構成および動作について説明する。なお、基本的な動作は、実施の形態1のゲート駆動回路と同等であり、回路主要部の動作波形も図3に示すものと同等である。図4において、基準電圧生成回路7aは、IGBT2のエミッタ電流を検出するための電流検出手段である電流検出抵抗25と、第1の電源回路である三角波電源24と、コンデンサおよび抵抗にて構成される出力回路8-3と、三角波電源24の出力と電流検出抵抗25の出力とを比較する第2のコンパレータとしての電流検出コンパレータ8-2を備えて構成される。実施の形態2において、ゲート電圧検出コンパレータ8-1に入力する基準電圧16は、電流検出コンパレータ8-2によって生成される。電流検出コンパレータ8-2では、三角波電源24が生成する三角波と、電流検出抵抗25の出力とを比較することにより基準電圧16が生成され、出力回路8-3を介してゲート電圧検出コンパレータ8-1に入力される。その後の動作は、実施の形態1と同一もしくは同等である。ここで、基準電圧生成回路7aが生成する基準電圧16は、実施の形態1と同様にPSDターンオン閾値電圧15よりも低い値に設定されるが、このPSDターンオン閾値電圧15は、IGBT2の特性によっても変動し、また、IGBT2のコレクタに流れる電流によっても変動する。一方、実施の形態2のゲート駆動回路では、上述したように、IGBT2のコレクタ電流を検出し、検出したコレクタ電流を用いて基準電圧16を生成しているので、IGBT2のターンオン閾値電圧が変動しても、これに追従した制御を行うことが可能となる。この制御により、IGBT2の特性に応じた基準電圧16を生成することができ、起動時間を短縮する制御を効果的に行うことができる。なお、コレクタ電流に代えてエミッタ電流を検出するようにしても構わない。また、電流検出抵抗以外の検出手段を用いても構わない。以上説明したように、実施の形態2のゲート駆動回路によれば、電力用半導体素子であるIGBT2を駆動する際に、定電流ゲート駆動回路1と定電圧ゲート駆動回路5との双方を用いてIGBT2のゲート容量を充電すると共に、IGBT2に流れる電流を検出し、検出した電流を用いて生成した基準電圧を用いて定電圧ゲート駆動回路5の動作を制御することとしたので、実施の形態1の効果に加え、IGBT2の特性に応じた起動時間の短縮制御が可能になるという効果が得られる。実施の形態3.図5は、実施の形態3に係るゲート駆動回路の構成を示す図である。同図のゲート駆動回路では、図1に示した実施の形態1に係るゲート駆動回路において、ゲート電圧検出コンパレータ8-1の反転入力端子にIGBT2のゲート電圧ではなく自己完結的に生成した電圧信号を入力する構成である。具体的には、第2の電源回路である方形波電源20と、方形波電源20が出力する方形波電圧22を平滑化するフィルタ回路としてのRCフィルタ21とを有し、RCフィルタ21が出力する方形波平滑電圧23をゲート電圧検出コンパレータ8-1の反転入力端子に入力する構成としている。なお、その他の構成については、図1に示した実施の形態1の構成と同一または同等であり、それらの共通の構成部には同一の符号を付して示し、共通する説明は適宜省略する。つぎに、実施の形態3に係るゲート駆動回路の動作について図5および図6の図面を参照して説明する。なお、図6は、実施の形態3に係るゲート駆動回路の動作を説明するタイムチャートである。基本的には、図3に示すタイムチャートと同一もしくは同等であるが、図6では、タイムチャートの中程に方形波電圧22と方形波平滑電圧23を追加している。この実施の形態3では、IGBT2がターンオンする直前で基準電圧16と交差するようにRCフィルタ21の時定数=RとCの積が設定されているB点における方形波平滑電圧23を参照。即ち、方形波電圧22がRCフィルタ21にて平滑化され、IGBT2がターンオンするよりも前に基準電圧16に達するように動作するので、実施の形態1とは異なり、IGBT2のゲート電圧PSDゲート電圧11を検出することなくIGBT2を駆動することが可能となる。以上説明したように、実施の形態3のゲート駆動回路によれば、電力用半導体素子であるIGBT2を駆動する際に、定電流ゲート駆動回路1と定電圧ゲート駆動回路5との双方を用いてIGBT2のゲート容量を充電すると共に、自己完結的に生成した制御信号電圧を用いて定電圧ゲート駆動回路5の動作/非動作を切り替えることとしたので、ゲート電圧を検出することなく、実施の形態1と同等の効果を得ることが可能となる。最後に、実施の形態1~3に共通する事項として、電力用半導体素子の素材について説明する。電力用半導体素子としては、珪素Siを素材とする半導体トランジスタ素子IGBT、MOSFETなど、以下Si-SWと略記が一般的である。上記で説明した技術は、この一般的なSi-SWに用いて好適である。一方、上述した技術は、Siを素材として形成されたスイッチング素子に限定されるものではない。このSiに代え、近年、高速のスイッチング動作が可能であるとして注目され、開発が進められている炭化珪素SiCを素材とする電力用半導体素子以下SiC-SWと略記に用いることも無論可能である。ここで、SiC-SWが高速のスイッチング動作が可能であるのは、SiC-SWは、高温度での使用が可能であり、耐熱性も高いため、SiC-SWを収容する素子モジュールの許容動作温度を高温側に引き上げることができ、キャリア周波数を高めてスイッチング速度を増加させても、素子モジュールを冷却する冷却器が大きくなるのを抑制することができるからである。しかしながら、スイッチング速度の増加は効率を高めるという観点では効果的ではあるものの、SiC-SWを駆動する際にコレクタ-エミッタ電圧Vceおよびコレクタ電流Icの時間変化dv/dt、di/dtが急峻になるため、ノイズが増加するという問題点が生ずる。これに対し、本願実施の形態のゲート駆動回路によれば、上記で説明したように、電力用半導体素子を駆動する際に、定電流ゲート駆動回路と定電圧ゲート駆動回路との双方を併用し、電力用半導体素子がターンオンする移行過程におけるゲート電圧変化を抑制しているので、スイッチングによるノイズを従来よりも抑制することができる。つまり、本願実施の形態のゲート駆動回路は、電力用半導体素子としてSiC-SWを用いる場合に有効に作用し、今後のトレンドに柔軟に対応可能な技術の一つを成すと言っても過言ではない。なお、SiCは、Siよりもバンドギャップが大きいという特性を捉えて、ワイドバンドギャップ半導体と称される半導体の一例である。このSiC以外にも、例えば窒化ガリウムGaN系材料または、ダイヤモンドCを用いて形成される半導体もワイドバンドギャップ半導体に属しており、それらの特性もSiCに類似した点が多い。したがって、SiC以外の他のワイドバンドギャップ半導体を用いる場合も、SiCの場合と同様な効果が得られ、本願の要旨を成すものである。なお、以上の実施の形態1~3に示した構成は、本発明の構成の一例であり、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、一部を省略する等、変更して構成することも可能であることは言うまでもない。"