第1ドーパント型の少なくとも1つのナノワイヤトンネル電界効果トランジスタと第2ドーパント型の少なくとも1つのナノワイヤトンネル電界効果トランジスタとを含む相補型ナノワイヤトンネル電界効果トランジスタの製造方法であって、その上に犠牲材料の層を有するチャネル材料の層を含むスタックを形成する工程と、チャネル材料の層と犠牲材料の層から、少なくとも1つのナノワイヤを形成するために、スタックから材料を除去する工程と、第1ドーパント型の少なくとも1つのナノワイヤ中の犠牲材料を、第1ドーピング材料のヘテロ接合材料で置き換えて、その後に、第2ドーパント型の少なくとも1つのナノワイヤ中の犠牲材料を、第2ドーピング材料のヘテロ接合材料で置き換える工程と、を含む方法。スタックを形成する工程は、結晶チャネル材料の層を形成する工程を含む請求項1に記載の方法。更に、少なくとも1つのナノワイヤを形成した後に、少なくとも1つのナノワイヤを絶縁材料中に埋める工程を含む請求項1に記載の方法。更に、少なくとも1つのナノワイヤを絶縁材料中に埋める工程の前に、少なくとも1つのナノワイヤをキャップ層で覆う工程を含む請求項3に記載の方法。少なくとも1つのナノワイヤをキャップ層で覆う工程は、数原子層の半導体材料を形成する工程を含む請求項4に記載の方法。少なくとも1つのナノワイヤ中の犠牲材料をヘテロ接合材料で置き換える工程は、犠牲材料を選択的にエッチバックする工程を含む請求項1に記載の方法。更に、ナノワイヤの周囲にゲートスタックを形成する工程を含む請求項1~6のいずれかに記載の方法。ナノワイヤ中の犠牲材料をヘテロ接合材料で置き換える工程は、ゲートスタックの形成前に行われる請求項7に記載の方法。ナノワイヤ中の犠牲材料をヘテロ接合材料で置き換える工程は、ゲートスタックの形成後に行われる請求項7に記載の方法。チャネル材料とヘテロ接合とを含むナノワイヤを含む少なくとも1つの垂直TFETを含む半導体デバイスであって、少なくともチャネル材料とヘテロ接合との間の界面において、ナノワイヤがシェルで囲まれた半導体デバイス。少なくとも2つの垂直TFETを含み、少なくとも2つの垂直TFETの少なくとも2つが異なる型である請求項10に記載の半導体デバイス。