第1および第2の電磁放射領域を検出するための複数の単位要素を含むバイスペクトル検出器であって、第1および第2の電磁放射領域をそれぞれ吸収するための、第1の導電型の上側半導体層および下側半導体層のスタックであって、前記上側層および前記下側層の間の電位バリアを形成する中間層によって分離される、スタックと、各単位検出要素に対して、PN接合を形成するために前記上側層および前記下側層の上面と接触するようにそれぞれ配置された、前記第1の導電型とは反対の第2の導電型の2つの上側半導体領域および下型半導体領域であって、前記下側層と接触する前記半導体領域が、少なくとも部分的に、前記上側層および前記中間層を通過する開口の底部に位置する、上側半導体領域および下型半導体領域とからなり、前記上側層と前記下側層の少なくとも1つの前記上面が、前記第2の導電型の半導体層で全体が覆われ、前記第2の導電型の半導体領域を形成するために、前記スタックの上面から、かつ前記第2の導電型の各半導体層の少なくとも厚みを通って、各単位検出要素の周囲で切り欠きが作られ、前記各半導体層が、前記第1の導電型の前記上側半導体層および前記下側半導体層の一方またはもう一方の全体を覆うことを特徴とする、バイスペクトル検出器。前記上側層の前記上面のみが、前記第2の導電型の半導体層で実質的に覆われ、切り欠きが、上側半導体領域を形成するために、前記第2の導電型の半導体層の少なくとも前記厚みを通って、各単位検出要素の周囲で作られ、下側半導体領域が、前記上側層および前記中間層を通過する前記開口の前記底部に、少なくとも部分的に生成されることを特徴とする、請求項1に記載のバイスペクトル検出器。前記下側層の上面のみが、前記第2の導電型の半導体層で実質的に覆われ、切り欠きが、下側半導体領域を形成するために、前記第2の導電型の半導体層の少なくとも前記厚みを通って、各単位検出要素の周囲で作られ、上側半導体領域が、前記上側層の上面に生成されることを特徴とする、請求項1に記載のバイスペクトル検出器。半導体領域が注入される前記上側層または前記下側層のドーピングが、前記層における電荷キャリアの拡散距離を最大化するように選択されることを特徴とする、請求項2または3に記載のバイスペクトル検出器。前記上側層の上面および前記下側層の上面がそれぞれ、前記第2の導電型の半導体層で実質的に覆われ、上側半導体領域および下側半導体領域を形成するために、前記スタックの上面から、少なくとも下側層に至るまで、各単位検出要素の周囲で切り欠きが作られることを特徴とする、請求項1に記載のバイスペクトル検出器。第1および第2の電磁放射領域を検出するための複数の単位要素を含むバイスペクトル検出器を製造するための方法であって、第1および第2の電磁放射領域をそれぞれ吸収するための、第1の導電型の上側半導体層および下側半導体層のスタックを生成するステップであって、前記スタックが、前記上側層および前記下側層の間の電位バリアを形成する中間層によって分離される、ステップと、各単位検出要素に対して、PN接合を形成するために前記上側層および前記下側層と接触するようにそれぞれ配置された、前記第1の導電型とは反対の第2の導電型の2つの上側半導体領域および下型半導体領域を形成するステップとを含み、前記上側層と前記下側層の少なくとも1つの前記上面が、前記第2の導電型の半導体層で実質的に全体が覆われ、前記第2の導電型の半導体領域を形成するために、前記スタックの上面から、かつ前記第2の導電型の各半導体層の少なくとも厚みを通って、各単位検出要素の周囲で切り欠きが作られ、前記各半導体層が、前記第1の導電型の前記上側半導体層および前記下側半導体層の一方またはもう一方の全体を覆うことを特徴とする、方法。前記第2の導電型の半導体層によって覆われる前記上側層および前記下側層の各々が、エピタキシーによって形成され、前記各々の層を覆う前記第2の導電型の前記半導体層が、エピタキシャル成長中にドーパントを導入することによって生成されることを特徴とする、請求項6に記載のバイスペクトル検出器を製造するための方法。前記上側層および前記下側層の1つの前記上面が、前記第2の導電型の半導体層で実質的に覆われ、前記第2の導電型の前記半導体層の少なくとも厚みを通って、各単位検出要素の周囲で切り欠きが作られ、前記上側層および前記下側層のもう一方と接触する半導体領域が、前記上側層および前記下側層の前記もう一方に生成され、前記上側層および前記下側層の前記もう一方が、前記層で最大化された電荷キャリアの拡散距離を有するように、熱処理が本アセンブリに加えられることを特徴とする、請求項6または7に記載のバイスペクトル検出器を製造するための方法。前記上側層および前記下側層の前記もう一方と接触する前記半導体領域が、半導体領域を定める、前記上側層および前記下側層の前記もう一方の上に堆積されるフォトレジストのパターンを形成することによって、かつ、特にイオン注入、拡散またはイオンビーム加工によるフォトレジストのパターンを通じて前記上側層および前記下側層の前記もう一方をドーピングすることによって形成されることを特徴とする、請求項8に記載のバイスペクトル検出器を製造するための方法。本発明の目的は、製作が容易で、良好な時間的および空間的なコヒーレンスならびに高い実装密度を有する、バイスペクトル検出器を提案することである。これを実現するために、本発明の目的は、第1および第2の電磁放射領域を検出するための複数の単位要素を含むバイスペクトル検出器であり、このバイスペクトル検出器は、第1および第2の電磁放射領域をそれぞれ吸収するための、第1の導電型の上側半導体層および下側半導体層のスタックであって、上側層および下側層の間の電位バリアを形成する中間層によって分離される、スタックと、各単位検出要素に対して、PN接合を形成するために上側層および下側層の上面と接触するようにそれぞれ配置された、第1の導電型とは反対の第2の導電型の2つの上側半導体領域および下型半導体領域であって、下側層と接触する半導体領域が、少なくとも部分的に、上側層および中間層を通過する開口の底部に位置する、上側半導体領域および下側半導体領域とを含む。本発明によれば、上側層と下側層の少なくとも一方の上面が、第2の導電型の半導体層で全体が覆われ、第2の導電型の半導体領域を形成するために、スタックの上面から、かつ第2の導電型の各半導体層の少なくとも厚みを通って、各単位検出要素の周囲で切り欠きが作られ、各半導体層は、第1の導電型の上側半導体層および下側半導体層の一方またはもう一方の全体を覆う。言い換えると、本発明による検出器は、全体的に、従来技術による並列な検出器と同じ構造を有するが、メサ型の配置を有する上側フォトダイオードおよび下側フォトダイオードの少なくとも1つを有する。並列な検出器にこのようなメサ配置を単に設けることの効果は、以下の通りである。両方のフォトダイオードを別々にバイアスできるので、時間的なコヒーレンスが保たれる。フォームファクタがより小さいので、従来技術による上から下の配置と比べて製作が容易になる。これは、フォトダイオードのスタックがNPNP型なので、2つの吸収層をエッチングする必要がなく、したがって切り欠きの深さが低減されるためである。実装密度が、a2つの重なり合うP型層およびN型層で形成される、2つのメサ型フォトダイオード、bまたは、2つの重なり合うP型層およびN型層で形成される、一方のメサ型フォトダイオードと、注入によって生成され、例えば熱処理を加えることによって収集領域が最適化される、もう一方のフォトダイオードという条件で最大化される。フォトダイオードを完全に重ね合わせることができるので、用途によって必要な場合には、正確な空間コヒーレンス。本発明の第1の実施形態では、上側層の上面のみが、第2の導電型の半導体層で覆われ、切り欠きが、上側半導体領域を形成するために、第2の導電型の半導体層の少なくとも厚みを通って、各単位検出要素の周囲で作られ、下側半導体領域が、上側層および中間層を通過する開口の底部に、少なくとも部分的に生成される。本発明の第2の実施形態では、下側層の上面のみが、第2の導電型の半導体層で実質的に覆われ、切り欠きが、下側半導体領域を形成するために、第2の導電型の半導体層の少なくとも厚みを通って、各単位検出要素の周囲で作られ、上側半導体領域が、上側層の上面に生成される。具体的には、第2の導電型の半導体領域が生成される上側層または下側層のドーピングは、特にプレーナ型の方法を用いることによって、その層における電荷キャリアの拡散距離を最大化するように選択される。本発明の第3の実施形態では、上側層の上面および下側層の上面がそれぞれ、第2の導電型の半導体層で実質的に覆われ、上側半導体領域および下側半導体領域を形成するために、スタックの上面から、少なくとも下側層に至るまで、各単位検出要素の周囲で切り欠きが作られる。本発明の目的は、第1および第2の電磁放射領域を検出するための複数の単位要素を含むバイスペクトル検出器を製造するための方法でもあり、この方法は、第1および第2の電磁放射領域をそれぞれ吸収するための第1の導電型の上側半導体層および下側半導体層のスタックを生成するステップであって、そのスタックが、上側層と下側層の間の電位バリアを形成する中間層によって分離される、ステップと、各単位検出要素に対して、PN接合を形成するために上側層および下側層と接触するようにそれぞれ配置された、第1の導電型とは反対の第2の導電型の2つの上側半導体領域および下型半導体領域を形成するステップとを含む。本発明によれば、上側層および下側層のうちの少なくとも1つの上面が、第2の導電型の半導体層で実質的に全体が覆われ、第2の導電型の半導体領域を形成するために、スタックの上面から、かつ第2の導電型の各半導体層の少なくとも厚みを通って、各単位検出要素の周囲で切り欠きが作られ、各半導体層は、第1の導電型の上側半導体層および下側半導体層の一方またはもう一方の全体を覆う。本発明の1つの実施形態では、第2の導電型の半導体層によって覆われる上側層および下側層の各々は、エピタキシーによって形成され、各々の層を覆う第2の導電型の半導体層は、エピタキシャル成長中にドーパントを導入することによって生成される。本発明の1つの実施形態では、上側層および下側層の一方の上面が、第2の導電型の半導体層で実質的に覆われ、第2の導電型の半導体層の少なくとも厚みを通って、各単位検出要素の周囲で切り欠きが作られ、上側層および下側層のもう一方の層と接触する半導体領域が、上側層および下側層のもう一方の層に生成され、上側層および下側層のもう一方が、その層で最大化された電荷キャリアの拡散距離を有するように、熱処理がこのアセンブリに加えられる。より具体的には、上側層および下側層のもう一方と接触する半導体領域は、半導体領域を定める、上側層および下側層のもう一方の上に堆積されるフォトレジストのパターンを形成することによって、かつ、特にイオン注入、拡散またはイオンビーム加工によるフォトレジストのパターンを通じて上側層および下側層のもう一方をドーピングすることによって形成される。本発明は、単に例として与えられ、同一の参照符号が同一または類似の構成要素を示す添付の図面と関連する、以下の説明によって、より容易に理解できるようになるだろう。上記のように、本発明は、並列型のピクセル配置をメサ型の配置を有する少なくとも1つのフォトダイオードと組み合わせることを、本質的に伴う。本発明によれば、図1~図3に関連して説明された従来技術による並列型のアレイ検出器は、少なくとも1つのメサ型フォトダイオードを画定するために、検出器の各ピクセルの周囲に切り欠きを作ることによって改造される。第1の実施形態本発明の第1の実施形態による検出器60が、図8および図9を参照して以下で説明される。図8は、2ピクセル×2ピクセルのアレイを示す上面図であり、図9は、図8の線CCにおける断面図である。検出器60は、スタックの層14および18に注入されたN型半導体領域の形状、および各ピクセル64の周囲における切り欠き62の存在という点で、図1~図3の検出器10とは異なる。より具体的には、従来技術によるN型領域20および24はそれぞれ、P型吸収層14および18の全体を覆うN型層66および68によって置き換えられる。有利なことに、所望のカドミウム組成およびN型またはP型の特性を得るために、適切なドーパントをCdxHg1xTe合金に導入することによって、単一のエピタキシャル成長の間に、N型層66およびP型層14がN型層68およびP型層18とともに生成される。次いで、アセンブリの上面でP型層14に至るまで切り欠き62をエッチングすることによって、ピクセルが個別化され、切り欠き62の表面も、パッシベーション層26で覆われる。したがって、第1の実施形態は、大きなフォームファクタを必要とするという欠点を被ることなく、メサ型の上側および下側フォトダイオードを有する。この実施形態には、多くの利点がある。例えばドーパントの調整を伴うエピタキシーによる、全ての層14、66、16、18、68の簡単な製作と、それに続く、例えばエッチングによる、P型層14に至るまでの切り欠き62の形成。P型層14はピクセルを互いに独立させるためにエッチングされる必要がないので、したがって切り欠き62の深さが制限される。フォトダイオード14、66および18、68が重なり合うことによる、正確な空間的なコヒーレンス。ピクセル当たり2つの別々の接点パッドがあることによる、正確な時間的なコヒーレンス。N型層66、68がP型吸収層14、18の表面全体を覆うことによる、P型吸収層14および18の所与の厚さを考慮した、各々のフォトダイオードの理想的な実装密度。切り欠き62の深さを最小化し、ピクセル64の実装密度を向上させるために、吸収層18の厚さを低減することもできる。開口22は、切り欠き62よりも有利なフォームファクタを有することに、留意されたい。第一に、開口22はスタックのおよそ半分までしか伸びないため、開口の深さは意図的により浅くなっている。第二に、パターンが開口の底部で画定されなければならないので、開口22はまた、より幅が広い。これにより、寸法が数マイクロメートルのオーダーのフォトリソグラフィおよび注入またはエッチングのステップが必要になる。技術的な理由により、切り欠き62の底部にパターンを画定する必要もないので、開口22は切り欠き62よりも幅が広い。第2の実施形態上記の実施形態では、切り欠き62のフォームファクタは、上から下型の検出器で用いられる従来技術と比べるとかなり低減されるが、依然として大きすぎると考えられる。図10に断面図で示される第2の実施形態は、下側のPN接合を形成するための、吸収層14と接触して生成されるN型半導体領域24が、開口22の底部に生成される点で、第1の実施形態と異なる。このN型半導体領域24は、従来技術による領域24に対する方法と同様の方法であるプレーナ型の方法を用いて、Nドーパントの外部からのドーピング、例えばイオン注入により、またはイオン注入およびP型の内在するドーピングをN型のドーピングに変換することにより、または拡散により、形成される。例えば、領域24の直径は2~10マイクロメートルである。次いで、上側のフォトダイオードが、アセンブリの上面において上側吸収層18まで切り欠き72をエッチングすることで、個別化される。したがって、切り欠き72の深さは浅く、切り欠き72は製作がさらに簡単である。そして、上側のフォトダイオードはメサ型の配置を有し、下側のフォトダイオードはプレーナ型の配置を有する。上側のフォトダイオード68、18の実装密度は、吸収層18の所望の厚さをふまえて、ここで意図的に最適化される。また、例えば非特許文献2に記載されているような適切な熱処理を加えることによって、層14の拡散距離Ldを増加させることによって、下側のフォトダイオード24の実装密度が有利なことに最大化される。第1の実施形態と比較すると、空間的なコヒーレンスと時間的なコヒーレンスの両方が保たれる。また、構造中に単一のプレーナ型ダイオードしかないため、下側のフォトダイオードの最適な実装密度が保たれ、したがって層14の拡散距離を最適に調整することができ、こうしてフォトダイオード24が実装される方法を最適化する。この解決法は、上側のダイオードを形成する島を分離するように作成された切り欠き72が、上側のN型層68を通過するだけなので特に浅いという、特定の利点も有する。これにより製作プロセスが簡単になり、より高い歩留りが容易に得られる。説明される例では、吸収層はP型層である。N型吸収層を設けることでドーピングを反転させることができることは、明らかである。この場合、N型半導体材料の拡散距離は、通常、P型半導体材料の拡散距離よりもはるかに長いので、発生し得るクロストークを低減するために、有利なことに、下側の吸収層14までバリアを形成する層16を通って切り欠き72を作成することができる。第3の実施形態図11に断面図で示される第3の実施形態では、検出器80の構造が、第2の実施形態の検出器70に対して反転する。より具体的には、上側のフォトダイオードは、従来技術と同様の方法で吸収層18に注入されたN型半導体領域20を有するプレーナ型である。下側のフォトダイオードはメサ型であり、P型吸収層14を覆うN型層66によって形成され、ピクセルを個別化するため、切り欠き82がアセンブリの上面において層14に至るまで作成される。ここで、吸収層14の所望の厚みをふまえて、下側のフォトダイオード66、14の実装密度は意図的に最適化される。また、例えば非特許文献2に記載されているような適切な熱処理を加えることによって、層18の拡散距離Ldを増加させることによって、上側のフォトダイオード20、18の実装密度が有利なことに最大化される。第2の実施形態のように、第1の実施形態と比べて、空間的なコヒーレンスと時間的なコヒーレンスの両方が保たれる。また、構造中に単一のプレーナ型ダイオードしかないため、下側のフォトダイオードの最適な実装密度が保たれ、層18の真に最適な拡散距離の調整が可能であり、こうしてフォトダイオード20が実装される方法を最適化する。この解決法は、上側のPN接合の端部が開口22の側面に接触しないという、特定の利点も有する。開口を形成するために用いられるエッチングおよびパッシベーションのステップのために、開口の側面に近い領域は、構造の他の部分よりも、フォトダイオードの動作中に電気光学的な欠陥をもたらし得る材料欠陥を含む可能性が高い領域である。したがって、PN接合の端部をこの領域から離すことで、この方法で形成されるフォトダイオードアレイの性能の向上を実現する。例として、上述の3つの実施形態では、ピクセルのピッチは15~30マイクロメートルであり、開口22は、例えば円筒形であり、4~12マイクロメートルの直径を有し、ピクセルを個別化するために使用される切り欠きは2~5マイクロメートルの幅を有し、下側層14は厚さが5マイクロメートルであり、カドミウム組成x14が03であり、したがって層14は温度77Kで波長51マイクロメートルに調整され、エネルギーギャップがEg024eVであり、したがって中赤外線領域の検出を可能にし、上側層18は厚さが3マイクロメートルであり、カドミウム組成x18が022であり、したがって層18は温度77Kで波長107マイクロメートルに調整され、エネルギーギャップがEg011eVであり、したがって遠赤外線領域の検出を可能にし、中間層16は厚さが1マイクロメートルであり、カドミウム組成x16が08であり、したがって層16はエネルギーギャップがEg11eVである。上で示された数値は、中赤外線領域と遠赤外線領域の両方の検出を可能にする。別の領域の検出、特に近赤外線領域、中赤外線領域、遠赤外線領域、および超遠赤外線領域の検出が、適切な材料を選ぶことにより可能であることは、明らかである。同様に、吸収層がP型層である実施形態が、上で説明される。本発明は、N型層にも適用される。同様に、大きなフォームファクタを有する切り欠きをエッチングするのが特に難しい材料である、CdxHg1xTe合金を用いる本発明の適用が上で説明される。本発明が、他の種類の半導体材料にも適用されることは、明らかである。