"複数のビットデータを含む固定ビット長の波形パターンのデータを生成する波形データ生成手段12と、予め定められた記憶容量の範囲内で記憶可能な個数だけ前記波形パターンのデータを連結して第1波形パターン列を生成する波形パターン列生成手段14aと、前記第1波形パターン列の先頭ビットの位相と前記第1波形パターン列に含まれる各波形パターンのデータの最後尾ビットの位相との位相差を算出する位相差算出手段14bと、前記第1波形パターン列の先頭の波形パターンのデータから前記位相差が最小となる波形パターンのデータまでを第2波形パターン列として決定する波形パターン列決定手段15と、を備えたことを特徴とする波形発生器。前記第2波形パターン列の先頭ビットの位相と最後尾ビットの位相との位相差をゼロにするための位相補正値を算出する位相補正値算出手段16aと、前記位相補正値を前記第2波形パターン列のビット数分に分割し各ビットに分配して前記各ビットの位相を補正する位相補正手段17と、をさらに備えたことを特徴とする請求項1に記載の波形発生器。前記各ビットの位相を補正することによって生じる周波数オフセットをゼロにするための周波数補正値を算出する周波数補正値算出手段16bをさらに備えたことを特徴とする請求項2に記載の波形発生器。前記波形データ生成手段は、スケルチ信号を含む波形パターンのデータを生成するものであることを特徴とする請求項1に記載の波形発生器。請求項3又は請求項4に記載の波形発生器を備えた信号発生装置30であって、前記位相補正手段によって位相が補正された前記第2波形パターン列のデータを記憶し、記憶した前記第2波形パターン列の先頭ビットから最後尾ビットまでのデータを繰り返し出力するメモリ部21と、前記メモリ部が出力した前記第2波形パターン列のデータを予め定められた無線周波数の周波数偏移変調信号に周波数変換する周波数変換手段25と、前記周波数補正値算出手段が算出した周波数補正値に基づいて前記無線周波数を補正する無線周波数補正手段23と、を備えたことを特徴とする信号発生装置。複数のビットデータを含む固定ビット長の波形パターンのデータを生成する波形データ生成ステップと、予め定められた記憶容量の範囲内で記憶可能な個数だけ前記波形パターンのデータを連結して第1波形パターン列を生成する波形パターン列生成ステップと、前記第1波形パターン列の先頭ビットの位相と前記第1波形パターン列に含まれる各波形パターンのデータの最後尾ビットの位相との位相差を算出する位相差算出ステップと、前記第1波形パターン列の先頭の波形パターンのデータから前記位相差が最小となる波形パターンのデータまでを第2波形パターン列として決定する波形パターン列決定ステップと、を含むことを特徴とする波形発生方法。前記第2波形パターン列の先頭ビットの位相と最後尾ビットの位相との位相差をゼロにするための位相補正値を求める位相補正値取得ステップと、前記位相補正値を前記第2波形パターン列のビット数分に分割し各ビットに分配して前記各ビットの位相を補正する位相補正ステップと、をさらに含むことを特徴とする請求項6に記載の波形発生方法。前記各ビットの位相を補正することによって生じる周波数オフセットをゼロにするための周波数補正値を算出する周波数補正値算出ステップをさらに含むことを特徴とする請求項7に記載の波形発生方法。請求項8に記載の信号発生方法であって、前記位相が補正された前記第2波形パターン列のデータを記憶し、記憶した前記第2波形パターン列の先頭ビットから最後尾ビットまでのデータを繰り返し出力するデータ出力ステップと、前記データ出力ステップにおいて出力した前記第2波形パターン列のデータを予め定められた無線周波数の周波数偏移変調信号に周波数変換する周波数変換ステップと、前記算出した周波数補正値に基づいて前記無線周波数を補正する無線周波数補正ステップと、を含むことを特徴とする信号発生方法。しかしながら、特許文献1に開示されたものでは、接続部の位相を補正することによって、各ビットデータの周波数オフセットが発生するという課題があった。本発明は、従来の課題を解決するためになされたものであり、各ビットデータの周波数オフセットの発生を低減しつつ、波形パターン列の接続部の位相を連続にすることができる波形発生器及びそれを備えた信号発生装置並びに波形発生方法及び信号発生方法を提供することを目的とする。本発明の請求項1に係る波形発生器は、複数のビットデータを含む固定ビット長の波形パターンのデータを生成する波形データ生成手段12と、予め定められた記憶容量の範囲内で記憶可能な個数だけ前記波形パターンのデータを連結して第1波形パターン列を生成する波形パターン列生成手段14aと、前記第1波形パターン列の先頭ビットの位相と前記第1波形パターン列に含まれる各波形パターンのデータの最後尾ビットの位相との位相差を算出する位相差算出手段14bと、前記第1波形パターン列の先頭の波形パターンのデータから前記位相差が最小となる波形パターンのデータまでを第2波形パターン列として決定する波形パターン列決定手段15と、を備えた構成を有している。この構成により、本発明の請求項1に係る波形発生器は、波形パターン列決定手段が、第1波形パターン列の先頭の波形パターンのデータから位相差が最小となる波形パターンのデータまでを第2波形パターン列として決定するので、第2波形パターン列の先頭ビットの位相と最後尾ビットの位相との位相差がほぼゼロの波形パターン列を生成することができる。その結果、本発明の請求項1に係る波形発生器は、各ビットデータの周波数オフセットの発生を低減しつつ、波形パターン列の接続部の位相を連続にすることができる。また、本発明の請求項2に係る波形発生器は、前記第2波形パターン列の先頭ビットの位相と最後尾ビットの位相との位相差をゼロにするための位相補正値を算出する位相補正値算出手段16aと、前記位相補正値を前記第2波形パターン列のビット数分に分割し各ビットに分配して前記各ビットの位相を補正する位相補正手段17と、をさらに備えた構成を有している。この構成により、本発明の請求項2に係る波形発生器は、波形パターン列の接続部の位相差をゼロに補正することができる。また、本発明の請求項2に係る波形発生器は、接続部の位相差を最小とした上でこの補正を行うので、各ビットデータの周波数オフセットの発生を低減できる。また、本発明の請求項3に係る波形発生器は、前記各ビットの位相を補正することによって生じる周波数オフセットをゼロにするための周波数補正値を算出する周波数補正値算出手段16bをさらに備えた構成を有している。この構成により、本発明の請求項3に係る波形発生器は、各ビットの位相を補正することによって生じる周波数オフセットをゼロにすることができる。また、本発明の請求項4に係る波形発生器は、前記波形データ生成手段が、スケルチ信号を含む波形パターンのデータを生成するものである構成を有している。この構成により、本発明の請求項4に係る波形発生器は、スケルチ信号を含む波形パターンのデータを生成することができる。本発明の請求項5に係る信号発生装置は、波形発生器を備えた信号発生装置30であって、前記位相補正手段によって位相が補正された前記第2波形パターン列のデータを記憶し、記憶した前記第2波形パターン列の先頭ビットから最後尾ビットまでのデータを繰り返し出力するメモリ部21と、前記メモリ部が出力した前記第2波形パターン列のデータを予め定められた無線周波数の周波数偏移変調信号に周波数変換する周波数変換手段25と、前記周波数補正値算出手段が算出した周波数補正値に基づいて前記無線周波数を補正する無線周波数補正手段23と、を備えた構成を有している。この構成により、本発明の請求項5に係る信号発生装置は、波形パターン列の先頭と最後尾の位相が連続した信号を発生することができる。本発明の請求項6に係る波形発生方法は、複数のビットデータを含む固定ビット長の波形パターンのデータを生成する波形データ生成ステップと、予め定められた記憶容量の範囲内で記憶可能な個数だけ前記波形パターンのデータを連結して第1波形パターン列を生成する波形パターン列生成ステップと、前記第1波形パターン列の先頭ビットの位相と前記第1波形パターン列に含まれる各波形パターンのデータの最後尾ビットの位相との位相差を算出する位相差算出ステップと、前記第1波形パターン列の先頭の波形パターンのデータから前記位相差が最小となる波形パターンのデータまでを第2波形パターン列として決定する波形パターン列決定ステップと、を含む構成を有している。この構成により、本発明の請求項6に係る波形発生方法は、波形パターン列決定ステップにおいて、第1波形パターン列の先頭の波形パターンのデータから位相差が最小となる波形パターンのデータまでを第2波形パターン列として決定するので、第2波形パターン列の先頭ビットの位相と最後尾ビットの位相との位相差がほぼゼロの波形パターン列を生成することができる。その結果、本発明の請求項6に係る波形発生方法は、各ビットデータの周波数オフセットの発生を低減しつつ、波形パターン列の接続部の位相を連続にすることができる。本発明の請求項7に係る波形発生方法は、前記第2波形パターン列の先頭ビットの位相と最後尾ビットの位相との位相差をゼロにするための位相補正値を求める位相補正値取得ステップと、前記位相補正値を前記第2波形パターン列のビット数分に分割し各ビットに分配して前記各ビットの位相を補正する位相補正ステップと、をさらに含む構成を有している。この構成により、本発明の請求項7に係る波形発生方法は、波形パターン列の接続部の位相差をゼロに補正することができる。また、本発明の請求項7に係る波形発生方法は、接続部の位相差を最小とした上でこの補正を行うので、各ビットデータの周波数オフセットの発生を低減できる。本発明の請求項8に係る波形発生方法は、前記各ビットの位相を補正することによって生じる周波数オフセットをゼロにするための周波数補正値を算出する周波数補正値算出ステップをさらに含む構成を有している。この構成により、本発明の請求項8に係る波形発生方法は、各ビットの位相を補正することによって生じる周波数オフセットをゼロにすることができる。また、本発明の請求項9に係る波形発生方法は、請求項8に記載の信号発生方法であって、前記位相が補正された前記第2波形パターン列のデータを記憶し、記憶した前記第2波形パターン列の先頭ビットから最後尾ビットまでのデータを繰り返し出力するデータ出力ステップと、前記データ出力ステップにおいて出力した前記第2波形パターン列のデータを予め定められた無線周波数の周波数偏移変調信号に周波数変換する周波数変換ステップと、前記算出した周波数補正値に基づいて前記無線周波数を補正する無線周波数補正ステップと、を含む構成を有している。この構成により、本発明の請求項9に係る波形発生方法は、波形パターン列の先頭と最後尾の位相が連続した信号を発生することができる。本発明は、各ビットデータの周波数オフセットの発生を低減しつつ、波形パターン列の接続部の位相を連続にすることができるという効果を有する波形発生器及びそれを備えた信号発生装置並びに波形発生方法及び信号発生方法を提供することができるものである。以下、本発明の実施形態について図面を用いて説明する。なお、本発明に係る波形発生器を、DCS信号の波形を発生するものに適用した例を挙げて説明する。第1実施形態まず、本発明の第1実施形態におけるDCS波形発生器の構成について説明する。図1に示すように、本実施形態におけるDCS波形発生器10は、スケルチコード入力部11、Golayゴーレイ符号化部12、メモリ部13、連結ブロック生成部14、連結ブロック決定部15、補正値算出部16、位相補正部17、フィルタ部18、周波数変換部19を備えている。このDCS波形発生器10は、本発明に係る波形発生器を構成する。なお、図示を省略したが、DCS波形発生器10は、DCS波形発生器10の全体の動作を制御するCPU及びこのCPUを機能させるためのプログラムを記憶するROM、RAM等で構成された制御回路を備えている。また、DCS波形発生器10は、試験対象の無線通信機等に対してDCSコードの動作試験をする信号発生装置に、試験用の波形データ及び周波数補正データを出力するものである。この信号発生装置は、試験用の波形データを記憶するメモリ部を備え、記憶した試験用の波形データを試験対象の無線通信機等に繰り返し送信するようになっている。以下、信号発生装置のメモリ部の記憶容量と、DCS波形発生器10のメモリ部13の記憶容量は同一であるとして説明する。スケルチコード入力部11は、DCSコードのデータを入力するものである。例えば、スケルチコード入力部11は、図示を省略したが、DCSコードのデータを入力するための設定画面を表示するディスプレイと、キーボード、ダイヤル又はマウスのような入力デバイスと、これらを制御する制御回路と、を備えている。DCSコードは、000から777までの8進数で表記される。Golay符号化部12は、スケルチコード入力部11から入力したDCSコードに基づいて、Golay23,12符号化によって波形パターンの符号化ブロックのデータ以下波形パターンのブロックデータという。を生成するようになっている。このGolay符号化部12は、本発明に係る波形データ生成手段を構成する。具体的には、Golay符号化部12は、例えばDCSコード023のGolay23,12符号化を行う場合、図2に示すような構成のデータを生成する。すなわち、Golay符号化部12が生成する波形パターンのブロックデータは、12ビットのデータと、11ビットのパリティビットとを含む合計23ビットで構成される。12ビットのデータは、DCSコード023を示す9ビットのデータと、予め定められた3ビットの固定ビットデータとを含む。メモリ部13は、例えばRAMで構成され、後述するように、波形パターン列生成部14aが連結した波形パターンブロック列のデータを記憶するようになっている。連結ブロック生成部14は、波形パターン列生成部14aと、位相差算出部14bと、を備えている。波形パターン列生成部14a及び位相差算出部14bは、それぞれ、本発明に係る波形パターン列生成手段及び位相差算出手段を構成する。波形パターン列生成部14aは、Golay符号化部12が符号化した波形パターンのブロックデータを入力し、入力した波形パターンのブロックデータを、メモリ部13の記憶容量の範囲内で記憶可能な個数だけ連結した波形パターンブロック列を生成するようになっている。この波形パターンブロック列のデータは、メモリ部13に記憶される。位相差算出部14bは、周波数変調方式に基づいて、波形パターンブロック列の先頭ビットの位相と、波形パターンブロック列に含まれる各波形パターンのブロックデータの最後尾ビットの位相との位相差を算出するようになっている。なお、波形パターンブロック列は、本発明に係る第1波形パターン列に相当する。連結ブロック決定部15は、波形パターンブロック列の先頭の波形パターンのブロックデータから位相差が最小となる波形パターンのブロックデータまでを生成波形データとして決定するようになっている。ここで、位相差が最小となる波形パターンのブロックデータが複数ある場合は、生成波形データが長くなるよう、連結ブロック決定部15に決定させる構成とするのが好ましい。なお、生成波形データは、本発明に係る第2波形パターンブロック列に相当する。この連結ブロック決定部15は、本発明に係る波形パターン列決定手段を構成する。また、連結ブロック決定部15は、位相差算出部14bが算出した、生成波形データにおける先頭ビットと最後尾のビットとの間の位相差以下接続部位相差という。のデータを補正値算出部16に出力するようになっている。ここで、図3を用いて、連結ブロック生成部14及び連結ブロック決定部15の機能について説明する。図3aは、波形パターン列生成部14aによって連結され、メモリ部13に記憶された波形パターンブロック列のデータを示している。ここでは、波形パターンブロック列のデータが、Golay符号化部12が生成した23ビットの波形パターンのブロックデータを1000個含むものとしている。この個数は、メモリ部13の記憶容量、すなわち、信号発生装置のメモリ容量の範囲内での最大数である。図3bは、波形パターンブロック列の先頭ビットの位相と、23ビットの各波形パターンのブロックデータの最後尾の位相とをIQ平面で示したものである。位相差算出部14bは、IQ平面に各ビットデータをプロットして位相を求めるものではないが、分かりやすく説明するために、各ビットデータの位相をIQ平面で示した。図3bに示したように、位相差算出部14bは、波形パターンブロック列の先頭ビットのI相の位相θ=0と、23ビットの各波形データの最後尾のI相の位相との位相差θcを、23ビットの各ビットデータを周波数変調方式で変調するものとして算出する。図3cは、連結ブロック決定部15が決定した生成波形データを示している。図3aに示した波形パターンブロック列のうち、位相差θcが最小となる波形パターンのブロックデータは999番目である。したがって、連結ブロック決定部15は、波形パターンブロック列の先頭の波形パターンのブロックデータ1番目から位相差θcが最小となる波形パターンのブロックデータ999番目までを生成波形データとして決定する。この場合、位相差θcは接続部位相差となる。補正値算出部16は、位相補正値算出部16aと、周波数補正値算出部16bと、を備えている。位相補正値算出部16a及び周波数補正値算出部16bは、それぞれ、本発明に係る位相補正値算出手段及び周波数補正値算出手段を構成する。位相補正値算出部16aは、位相差算出部14bが求めた接続部位相差を生成波形データの全ビットに等分に分配して接続部位相差をゼロにする位相補正値以下分配位相補正値という。を次式1により算出するようになっている。ここで、△θは分配位相補正値、θcは接続部位相差、Nは生成波形データのビット数を示す。△θ=-θc/N1また、周波数補正値算出部16bは、生成波形データの全ビットに分配位相補正値△θを分配することによって生じる周波数オフセットを次式2により算出するようになっている。ここで、△fは周波数オフセット、Rはビットレートを示す。△f=-θcR/2πN2さらに、補正値算出部16は、分配位相補正値△θのデータを位相補正部17に出力するとともに、周波数オフセット△fのデータを周波数補正データとして、DCS波形発生器10に接続された機器に出力するようになっている。位相補正部17は、生成波形データをメモリ部13から読み出し、補正値算出部16が算出した分配位相補正値△θを生成波形データの全ビットに分配し、各ビットの位相補正を行うようになっている。この位相補正部17は、本発明に係る位相補正手段を構成する。具体的に図4を用いて説明する。なお、分かりやすく説明するために、IQ平面を使用する。図4に示す黒丸点は、生成波形データの全ビットのうちの1ビットのデータを示しており、その位相はI相軸を基準としてθである。ここで、補正値算出部16が算出した分配位相補正値△θが正値である場合、位相補正部17は、このビットの位相をθ△θに補正する。その結果、補正後のビットデータは白丸点の位置となる。位相が補正されたビットデータは、メモリ部13に記憶され、位相補正部17によって読み出される。フィルタ部18は、位相補正部17が位相補正した信号を帯域制限するようになっている。その結果、ノイズ成分が除去され、フィルタ部18の出力信号は各ビット間が滑らかに変化したものとなる。周波数変換部19は、フィルタ部18の出力信号の各ビット値をその値に応じた周波数の波形に変換し、変換した波形データを出力するようになっている。次に、本実施形態におけるDCS波形発生器10の動作について図5に基づき説明する。まず、波形パターン列生成部14aは、波形パターンのブロック番号nを1とするステップS11。続いて、ユーザがスケルチコード入力部11を操作することにより、DCSコードのデータが入力されるステップS12。Golay符号化部12は、スケルチコード入力部11から入力したDCSコードに基づいて、Golay23,12符号化を行ってステップS13、波形パターンのブロックデータを生成して波形パターン列生成部14aに出力し、波形パターン列生成部14aがメモリ部13に記憶するステップS14。波形パターン列生成部14aは、波形パターンのブロック番号nを1つ増加させるステップS15。波形パターン列生成部14aは、n個連結した波形パターンのブロックデータの容量mがメモリ部13の記憶容量Mより大きいか否かを判断するステップS16。ステップS16において、m>Mではない場合m≦Mの場合は、波形パターン列生成部14aは、n番目の波形パターンのブロックを連結しステップS17、n個連結した波形パターンのブロックデータをメモリ部13に記憶するステップS18。位相差算出部14bは、n個連結した波形パターンのブロックデータの先頭ビットの位相と最後部ビットの位相との位相差θcを算出しステップS19、ステップS15に戻り、以降のステップを繰り返す。ステップS16において、m>Mの場合は、連結ブロック決定部15は、先頭ブロックから最小位相差θcminのブロックまでを選択し、これを生成波形データとして決定するステップS21。また、連結ブロック決定部15は、最小位相差θcminがゼロか否かを判断するステップS22。ステップS22において、最小位相差θcminがゼロでない場合、位相及び周波数を補正するため、位相補正値算出部16aは分配位相補正値を算出し、周波数補正値算出部16bは周波数オフセットを算出するステップS23。位相補正部17は、分配位相補正値により位相を補正する。一方、ステップS22において、最小位相差θcminがゼロの場合、位相及び周波数を補正することなくステップS24に進む。フィルタ部18は、位相補正部17が出力した信号を帯域制限し、帯域制限した信号を周波数変換部19に出力し、周波数変換部19は、フィルタ部18の出力信号の各ビット値をその値に応じた周波数の波形に変換し、変換した波形データを出力する。また、補正値算出部16は、周波数補正データを出力するステップS24。次に、本実施形態におけるDCS波形発生器10によって得られる波形パターンについて説明する。図6及び図7は、それぞれ、フィルタ部18から出力される位相補正前後におけるDCS信号のI相成分及びQ相成分の波形図の一例である。図6及び図7では、波形パターンの先頭と最後尾との接続部における位相状態を例示するため、フィルタ部18の出力信号を2回再生したものとして図示している。図6及び図7に示すように、位相補正前破線においては接続部で位相が不連続となっているが、位相補正後実線においては接続部で位相が連続して滑らかに変化する波形となっている。以上のように、本実施形態におけるDCS波形発生器10は、連結ブロック決定部15が、波形パターンブロック列の先頭の波形パターンのブロックデータから位相差が最小となる波形パターンのブロックデータまでを生成波形データとして決定し、補正値算出部16が、生成波形データの接続部位相差から分配位相補正値を算出するとともに、周波数補正データを算出して出力し、位相補正部17が、補正値算出部16が算出した分配位相補正値を生成波形データの全ビットに分配して各ビットの位相補正を行う構成を有する。したがって、DCS波形発生器10は、発生した波形パターンの先頭と最後尾の位相を連続させることができる。また、本実施形態におけるDCS波形発生器10は、補正値算出部16が、各ビットの位相を補正することによって生じる周波数オフセットをゼロにするための周波数補正値を算出し、DCS波形発生器10に接続された機器に出力する。したがって、DCS波形発生器10は、各ビットの位相を補正することによって生じる周波数オフセットを発生させることなく、任意の波形パターンの先頭と最後尾の位相を連続させることができる。なお、前述の実施形態では、本発明に係る波形発生器を、DCS信号の波形を発生するものに適用した例を挙げて説明したが、本発明はこれに限定されるものではなく、DCS信号以外の波形を発生するものにも適用することができる。第2実施形態まず、本発明の第2実施形態におけるDCS信号発生装置の構成について説明する。図8に示すように、本実施形態におけるDCS信号発生装置30は、DCS波形発生器10と、DCS信号発生器20と、を備えている。このDCS信号発生装置30は、本発明に係る信号発生装置を構成する。なお、DCS波形発生器10は、第1実施形態図1参照で説明したので、重複する説明は省略する。DCS信号発生器20は、メモリ部21、DACDigitalAnalogConverter22、局部信号発振器23、操作部24、ミキサ25、アンプ26を備えている。このDCS信号発生器20は、DCS波形発生器10が発生した波形データのDCS信号をベースバンド信号として入力し、これをアップコンバートして被試験装置例えば移動無線通信機にRF無線周波数信号を出力するものである。また、DCS信号発生器20は、図示を省略したが、DCS信号発生器20の全体の動作を制御するCPU及びこのCPUを機能させるためのプログラムを記憶するROM、RAM等で構成された制御回路を備えている。この制御回路により、メモリ部21のデータが繰り返し再生されて被試験装置に出力され、DCSコードの動作試験等が実施されるようになっている。メモリ部21は、周波数変換部19から波形データを入力して記憶するようになっている。DAC22は、メモリ部21に記憶されたデジタル値の波形データをアナログ値の波形データに変換するようになっている。局部信号発振器23は、DCS波形発生器10の補正値算出部16からの周波数補正データと、後述する操作部24によって設定されたパラメータのデータとを入力し、周波数補正した中心周波数を有するRF信号を生成するための局部発振信号を発生してミキサ25に出力するようになっている。ここで、局部信号発振器23は、本発明に係る無線周波数補正手段を構成する。操作部24は、RF信号の中心周波数又は局部信号発振器23の発振周波数や、振幅等を定めるためのパラメータを設定するため、ユーザが操作するものである。なお、例えば、DCS波形発生器10が有するスケルチコード入力部11の機能を操作部24に持たせ、ユーザが操作部24を操作してDCSコードを入力する構成としてもよい。ミキサ25は、DAC22からの信号と局部信号発振器23からの信号とを乗算して所定周波数のRF信号に周波数変換し、RF信号をアンプ26に出力するようになっている。ここで、ミキサ25は、本発明に係る周波数変換手段を構成する。アンプ26は、ミキサ25が出力するRF信号を所定の増幅率で増幅して被試験装置に出力するようになっている。次に、本実施形態におけるDCS信号発生装置30の動作について説明する。なお、以下の動作説明では、予めユーザが操作部24を操作して、RF信号の中心周波数又は局部信号発振器23の局部発振周波数を設定しているものとする。また、DCS波形発生器10における動作については第1実施形態で説明したので、DCS波形発生器10の詳細な説明は省略する。DCS波形発生器10において、位相差算出部14bは接続部位相差を求め、連結ブロック決定部15は生成波形データを決定する。また、補正値算出部16は、周波数オフセット△fを算出し、このデータを周波数補正データとして局部信号発振器23に出力する。また、周波数変換部19は、フィルタ部18の出力信号の各ビット値をその値に応じた周波数の波形データに変換し、変換した波形データをメモリ部21に出力する。DCS信号発生器20において、メモリ部21は、周波数変換部19からの波形データを記憶する。記憶された波形データは、波形パターンの先頭から最後尾までを1周期として、図示省略した制御回路によって繰り返し再生され、DAC22に出力される。DAC22は、メモリ部21から出力されたデジタル値の波形データをアナログ値の波形データに変換してミキサ25に出力する。ミキサ25は、DAC22からの信号と局部信号発振器23からの信号とを乗算して所定の中心周波数を有するRF信号に周波数変換する。ここで、局部信号発振器23は、補正値算出部16から周波数オフセット△fを示す周波数補正データを入力しており、ユーザが操作部24を介して設定したRF信号の中心周波数が得られる局部発振信号をミキサ25に出力している。ミキサ25が出力したRF信号はアンプ26に入力される。そして、アンプ26は、ミキサ25からのRF信号を所定の増幅率で増幅して被試験装置に出力する。以上のように、本実施形態におけるDCS信号発生装置30によれば、メモリ部21は、周波数変換部19から波形パターンの先頭と最後尾の位相が連続した生成波形データを入力して記憶した後、生成波形データをDAC22に繰り返して出力し、ミキサ25は、DAC22からの信号と局部信号発振器23からの信号とを乗算して所定の中心周波数のRF信号に周波数変換する構成としたので、任意の波形パターンの先頭と最後尾の位相が連続したDCS信号を発生することができる。また、本実施形態におけるDCS信号発生装置30は、局部信号発振器23が、補正値算出部16からの周波数補正データに基づき、操作部24で設定されたRF信号の中間周波数を補正するので、アップコンバート処理において発生する周波数ずれを自動的に補正することができる。なお、前述の実施形態において、局部信号発振器23が、生成波形データの全ビットに分配位相補正値△θを分配することによって生じる周波数オフセット△fを自動的に補正する構成を例に挙げて説明したが、本発明はこれに限定されるものではなく、例えば、DCS信号発生器20に周波数オフセット△fの値を表示する表示部を設け、ユーザに手動で局部発振周波数を補正させる構成としてもよい。"