第1のノードと第2のノードとの間に設けられる半導体素子と、第3のノードと前記第2のノードとの間に設けられる電源と、前記第1のノードと前記第3のノードとの間に設けられる第1のスイッチング素子と、前記第1のスイッチング素子の飽和電流特性を制御する第1の制御部と、前記半導体素子をオン又はオフさせて前記半導体素子の状態を切り替える切替部と、前記半導体素子に流れる電流を検査する検査部と、を備え、前記第1のスイッチング素子が前記電源と前記半導体素子との間を接続し、且つ前記切替部が前記半導体素子をオンさせる状態で、前記電源によって前記半導体素子に電流が流れる時、前記第1の制御部は、前記半導体素子が仮に電流破壊した時の前記第1のスイッチング素子に流れ得る飽和電流を第1の値に設定し、前記第1のスイッチング素子が前記電源と前記半導体素子との間を接続し、且つ前記切替部が前記半導体素子をオフさせる状態で、前記電源が前記半導体素子に電圧を印加する時、前記第1の制御部は、前記半導体素子が仮に電圧破壊した時の前記第1のスイッチング素子に流れ得る飽和電流を前記第1の値よりも小さい第2の値に設定することを特徴とする半導体素子の検査装置。前記電源によって前記半導体素子に電流が流れる時に予定される前記半導体素子の最大電流は、前記第1の値よりも小さく、前記第2の値は、前記最大電流よりも小さいことを特徴とする請求項1に記載の半導体素子の検査装置。前記第1のスイッチング素子は、ゲートを有し、前記半導体素子がオフされる状態の前記第1のスイッチング素子に印加されるゲート電圧は、前記半導体素子がオンされる状態の前記第1のスイッチング素子に印加されるゲート電圧よりも小さいことを特徴とする請求項2に記載の半導体素子の検査装置。第1のノードと第2のノードとの間に設けられる半導体素子と、第3のノードと前記第2のノードとの間に設けられる電源と、前記第1のノードと前記第3のノードとの間に設けられる第1のスイッチング素子と、前記第1のスイッチング素子の飽和電流特性を制御する第1の制御部と、前記半導体素子をオン又はオフさせて前記半導体素子の状態を切り替える切替部と、前記半導体素子に流れる電流を検査する検査部と、前記第1のノードと前記第3のノードとの間に設けられる第2のスイッチング素子と、前記第2のスイッチング素子の飽和電流特性を制御する第2の制御部と、を備え、前記第1の制御部は、前記第1のスイッチング素子をオン又はオフさせ、前記第2の制御部は、前記第2のスイッチング素子をオン又はオフさせ、前記第1の制御部が前記第1のスイッチング素子をオンさせ、前記第1のスイッチング素子が前記電源と前記半導体素子との間を接続し、且つ前記切替部が前記半導体素子をオンさせる状態で、前記電源によって前記半導体素子に電流が流れる時、前記第1の制御部は、前記半導体素子が仮に電流破壊した時の前記第1のスイッチング素子に流れ得る飽和電流を第1の値に設定し、前記第1の制御部が前記第1のスイッチング素子をオフさせ、前記第2の制御部が前記第2のスイッチング素子をオンさせ、前記第2のスイッチング素子のみが前記電源と前記半導体素子との間を接続し、且つ前記切替部が前記半導体素子をオフさせる状態で、前記電源が前記半導体素子に電圧を印加する時、前記第2の制御部は、前記半導体素子が仮に電圧破壊した時の前記第2のスイッチング素子に流れ得る飽和電流を前記第1の値よりも小さい第2の値に設定することを特徴とする半導体素子の検査装置。第1の制御部は、半導体素子が仮に電流破壊した時の第1のスイッチング素子に流れ得る飽和電流を第1の値に設定して、前記第1のスイッチング素子が電源と前記半導体素子との間を接続するとともに、切替部が前記半導体素子をオンさせる状態で、前記電源によって前記半導体素子に電流を流して、前記半導体素子が実際に電流破壊するか否かを検査すること、及び前記半導体素子が実際に電流破壊しない場合、前記第1の制御部は、前記半導体素子が仮に電圧破壊した時の前記第1のスイッチング素子に流れ得る飽和電流を前記第1の値よりも小さい第2の値に設定し、前記第1のスイッチング素子が前記電源と前記半導体素子との間を接続し続け、前記切替部が前記半導体素子をオフさせる状態で、前記電源が前記半導体素子に電圧を印加して、前記半導体素子が実際に電圧破壊するか否かを検査すること、を含むことを特徴とする半導体素子の検査方法。第1の制御部は、半導体素子が仮に電流破壊した時の第1のスイッチング素子に流れ得る飽和電流を第1の値に設定するとともに前記第1のスイッチング素子がオンされて、前記第1のスイッチング素子が電源と前記半導体素子との間を接続するとともに、切替部が前記半導体素子をオンさせる状態で、前記電源によって前記半導体素子に電流を流して、前記半導体素子が実際に電流破壊するか否かを検査すること、及び前記半導体素子が実際に電流破壊しない場合、前記第1の制御部は、前記第1のスイッチング素子をオフさせ、第2の制御部は、前記半導体素子が仮に電圧破壊した時の前記第2のスイッチング素子に流れ得る飽和電流を前記第1の値よりも小さい第2の値に設定するとともに前記第2のスイッチング素子がオンされて、前記第2のスイッチング素子のみが前記電源と前記半導体素子との間を接続し、前記切替部が前記半導体素子をオフさせる状態で、前記電源が前記半導体素子に電圧を印加して、前記半導体素子が実際に電圧破壊するか否かを検査すること、を含むことを特徴とする半導体素子の検査方法。特許文献1、特許文献2等に開示の検査装置は、半導体素子が破壊した時に電源と半導体素子との間を遮断して、半導体素子に過剰な電流が流れることを防止する。言い換えれば、特許文献1、特許文献2等に開示の検査装置は、半導体素子が破壊する前に、電源と半導体素子との間を遮断して、半導体素子に過剰な電流が流れることを防止する。従って、特許文献1、特許文献2等に開示の検査装置では、電源と半導体素子との間を断絶しないで接続し、且つ半導体素子をオフさせる状態で、半導体素子に電源の電圧を印加して半導体素子が電圧破壊する時の過剰な電流を考慮していない。本発明の1つの目的は、半導体素子が電圧破壊したか否かを検査する時でも半導体素子に過剰な電流が流れることを防止可能な検査装置等を提供することである。本発明の他の目的は、以下に述べる複数の形態及び好ましい実施形態、並びに添付の図面を参照することによって、当業者に明らかになるであろう。以下に、本発明の概要を容易に理解するために、本発明に従う複数の形態のうちの幾つかの形態を例示する。本発明に従う第1の形態は、第1のノードと第2のノードとの間に設けられる半導体素子と、第3のノードと前記第2のノードとの間に設けられる電源と、前記第1のノードと前記第3のノードとの間に設けられる第1のスイッチング素子と、前記第1のスイッチング素子の飽和電流特性を制御する第1の制御部と、前記半導体素子をオン又はオフさせて前記半導体素子の状態を切り替える切替部と、前記半導体素子に流れる電流を検査する検査部と、を備え、前記第1のスイッチング素子が前記電源と前記半導体素子との間を接続し、且つ前記切替部が前記半導体素子をオンさせる状態で、前記電源によって前記半導体素子に電流が流れる時、前記第1の制御部は、前記半導体素子が仮に電流破壊した時の前記第1のスイッチング素子に流れ得る飽和電流を第1の値に設定し、前記第1のスイッチング素子が前記電源と前記半導体素子との間を接続し、且つ前記切替部が前記半導体素子をオフさせる状態で、前記電源が前記半導体素子に電圧を印加する時、前記第1の制御部は、前記半導体素子が仮に電圧破壊した時の前記第1のスイッチング素子に流れ得る飽和電流を前記第1の値よりも小さい第2の値に設定することを特徴とする半導体素子の検査装置に関係する。電源によって半導体素子に電流が流れる時、即ち検査装置が電流破壊検査モードを実施する時、第1のスイッチング素子に流れ得る飽和電流は、第1の値に設定されている。一方、電源が半導体素子に電圧を印加する時、即ち検査装置が電圧破壊検査モードを実施する時、第1のスイッチング素子に流れ得る飽和電流は、第1の値よりも小さい第2の値に設定されている。検査装置が電圧破壊検査モードを実施した結果、半導体素子が実際に電圧破壊したとしても、その時に第1のスイッチング素子の飽和電流特性を利用し、その飽和電流第2の値が電圧破壊した半導体素子に流れ込む。言い換えれば、実際に電圧破壊した半導体素子に流れ込む電流が第1のスイッチング素子の飽和電流第2の値を超えることはない。従って、例えば特許文献1の図7BのモードI時刻t2~t3で示されるような過剰な電流を防止することができる。第1の形態において、前記電源によって前記半導体素子に電流が流れる時に予定される前記半導体素子の最大電流は、前記第1の値よりも小さくてもよく、前記第2の値は、前記最大電流よりも小さくてもよい。検査装置が電圧破壊検査モードを実施した結果、実際に電圧破壊した半導体素子に流れ込む電流第1のスイッチング素子の飽和電流第2の値は、検査装置が電流破壊検査モードを実施する時に半導体素子に流れ込む電流予定される最大電流よりも小さい。従って、半導体素子が実際に電圧破壊したとしても、その後に半導体素子が実際に電流破壊することはない。言い換えれば、半導体素子が実際に電圧破壊した後に、半導体素子がさらに実際に電流破壊する場合、実際に破壊した半導体素子の外見から、半導体素子が実際に破壊した原因が電圧破壊であるのか、或いは電流破壊であるのかを区別することができない。電圧破壊と電流破壊とを区別することで、半導体素子の開発を適切に行うことができる。第1の形態において、前記第1のスイッチング素子は、ゲートを有してもよく、前記半導体素子がオフされる状態の前記第1のスイッチング素子に印加されるゲート電圧は、前記半導体素子がオンされる状態の前記第1のスイッチング素子に印加されるゲート電圧よりも小さくてもよい。第1のスイッチング素子に印加されるゲート電圧を制御して、検査装置が電流破壊検査モードを実施する時、第1のスイッチング素子に流れ得る飽和電流を第1の値に設定し、検査装置が電圧破壊検査モードを実施する時、第1のスイッチング素子に流れ得る飽和電流を第2の値に設定することができる。本発明に従う第2の形態は、第1のノードと第2のノードとの間に設けられる半導体素子と、第3のノードと前記第2のノードとの間に設けられる電源と、前記第1のノードと前記第3のノードとの間に設けられる第1のスイッチング素子と、前記第1のスイッチング素子の飽和電流特性を制御する第1の制御部と、前記半導体素子をオン又はオフさせて前記半導体素子の状態を切り替える切替部と、前記半導体素子に流れる電流を検査する検査部と、前記第1のノードと前記第3のノードとの間に設けられる第2のスイッチング素子と、前記第2のスイッチング素子の飽和電流特性を制御する第2の制御部と、を備え、前記第1の制御部は、前記第1のスイッチング素子をオン又はオフさせ、前記第2の制御部は、前記第2のスイッチング素子をオン又はオフさせ、前記第1の制御部が前記第1のスイッチング素子をオンさせ、前記第1のスイッチング素子が前記電源と前記半導体素子との間を接続し、且つ前記切替部が前記半導体素子をオンさせる状態で、前記電源によって前記半導体素子に電流が流れる時、前記第1の制御部は、前記半導体素子が仮に電流破壊した時の前記第1のスイッチング素子に流れ得る飽和電流を第1の値に設定し、前記第1の制御部が前記第1のスイッチング素子をオフさせ、前記第2の制御部が前記第2のスイッチング素子をオンさせ、前記第2のスイッチング素子のみが前記電源と前記半導体素子との間を接続し、且つ前記切替部が前記半導体素子をオフさせる状態で、前記電源が前記半導体素子に電圧を印加する時、前記第2の制御部は、前記半導体素子が仮に電圧破壊した時の前記第2のスイッチング素子に流れ得る飽和電流を前記第1の値よりも小さい第2の値に設定することを特徴とする半導体素子の検査装置に関係する。検査装置が電流破壊検査モードを実施する時、第1のスイッチング素子に流れ得る飽和電流は、第1の値に設定されている。一方、検査装置が電圧破壊検査モードを実施する時、第2のスイッチング素子に流れ得る飽和電流は、第1の値よりも小さい第2の値に設定されている。検査装置が電圧破壊検査モードを実施した結果、半導体素子が実際に電圧破壊したとしても、その時に第2のスイッチング素子の飽和電流特性を利用し、その飽和電流第2の値が電圧破壊した半導体素子に流れ込む。従って、電圧破壊した半導体素子に流れ込む過剰な電流を防止することができる。加えて、検査装置が第2のスイッチング素子を使用して電圧破壊検査モードを実施できる。従って、第2のスイッチング素子の飽和電流第2の値は、検査装置が仮に第1のスイッチング素子を使用して電圧破壊検査モードを実施する時の第1のスイッチング素子の飽和電流よりも、低く設定することができる。言い換えれば、電流破壊検査モードの実施を目的とする第1のスイッチング素子で設定できる飽和電流に限界がある場合、検査装置は、電圧破壊検査モードの実施に適切な第2のスイッチング素子を使用することができる。本発明に従う第3の形態は、第1の制御部は、半導体素子が仮に電流破壊した時の第1のスイッチング素子に流れ得る飽和電流を第1の値に設定して、前記第1のスイッチング素子が電源と前記半導体素子との間を接続するとともに、切替部が前記半導体素子をオンさせる状態で、前記電源によって前記半導体素子に電流を流して、前記半導体素子が実際に電流破壊するか否かを検査すること、及び前記半導体素子が実際に電流破壊しない場合、前記第1の制御部は、前記半導体素子が仮に電圧破壊した時の前記第1のスイッチング素子に流れ得る飽和電流を前記第1の値よりも小さい第2の値に設定し、前記第1のスイッチング素子が前記電源と前記半導体素子との間を接続し続け、前記切替部が前記半導体素子をオフさせる状態で、前記電源が前記半導体素子に電圧を印加して、前記半導体素子が実際に電圧破壊するか否かを検査すること、を含むことを特徴とする半導体素子の検査方法に関係する。半導体素子が実際に電流破壊するか否かを検査する時、第1のスイッチング素子に流れ得る飽和電流は、第1の値に設定されている。半導体素子が実際に電流破壊するか否かを検査した結果、半導体素子が実際に破壊する場合、半導体素子が実際に破壊した原因が電流破壊であることを特定することができる。一方、半導体素子が実際に電流破壊しない場合、半導体素子が実際に電圧破壊するか否かを検査する時、第1のスイッチング素子に流れ得る飽和電流は、第1の値よりも小さい第2の値に設定されている。半導体素子が実際に電圧破壊するか否かを検査した結果、半導体素子が実際に破壊する場合、半導体素子が実際に破壊した原因が電圧破壊であることを特定することができる。半導体素子が実際に電圧破壊したとしても、その時に第1のスイッチング素子の飽和電流特性を利用し、その飽和電流第2の値が電圧破壊した半導体素子に流れ込む。従って、半導体素子の検査方法は、電圧破壊した半導体素子に流れ込む過剰な電流を防止することができるとともに、半導体素子が実際に破壊した原因が電圧破壊であるのか、或いは電流破壊であるのかを区別することができる。本発明に従う第4の形態は、第1の制御部は、半導体素子が仮に電流破壊した時の第1のスイッチング素子に流れ得る飽和電流を第1の値に設定するとともに前記第1のスイッチング素子がオンされて、前記第1のスイッチング素子が電源と前記半導体素子との間を接続するとともに、切替部が前記半導体素子をオンさせる状態で、前記電源によって前記半導体素子に電流を流して、前記半導体素子が実際に電流破壊するか否かを検査すること、及び前記半導体素子が実際に電流破壊しない場合、前記第1の制御部は、前記第1のスイッチング素子をオフさせ、第2の制御部は、前記半導体素子が仮に電圧破壊した時の前記第2のスイッチング素子に流れ得る飽和電流を前記第1の値よりも小さい第2の値に設定するとともに前記第2のスイッチング素子がオンされて、前記第2のスイッチング素子のみが前記電源と前記半導体素子との間を接続し、前記切替部が前記半導体素子をオフさせる状態で、前記電源が前記半導体素子に電圧を印加して、前記半導体素子が実際に電圧破壊するか否かを検査すること、を含むことを特徴とする半導体素子の検査方法に関係する。半導体素子の検査方法は、電圧破壊した半導体素子に流れ込む過剰な電流を防止することができるとともに、半導体素子が実際に破壊した原因が電圧破壊であるのか、或いは電流破壊であるのかを区別することができる。加えて、半導体素子が実際に電流破壊するか否かを検査する時の第1のスイッチング素子で設定できる飽和電流に限界がある場合、検査方法は、半導体素子が実際に電圧破壊するか否かを検査する時に適切な第2のスイッチング素子を使用することができる。当業者は、本発明に従う複数の形態の各々が、本発明の精神を逸脱することなく、変形され得ることを容易に理解できるであろう。以下に説明する好ましい実施形態は、本発明を容易に理解するために用いられている。従って、当業者は、本発明が、以下に説明される実施形態によって不当に限定されないことを留意すべきである。1.検査装置1.1.構成図1は、本発明に従う半導体素子の検査装置の概略構成図を示す。図1に示されるように、検査装置100は、半導体素子10と、電源20と、第1のスイッチング素子24と、第1の制御部50と、切替部70と、検査部26とを備える。図1の例において、半導体素子10は、第1のノードND1と第2のノードND2との間に設けられ、電源20は、第3のノードND3と第2のノードND2との間に設けられ、第1のスイッチング素子24は、第1のノードND1と第3のノードND3との間に設けられる。第1の制御部50は、第1のスイッチング素子24の飽和電流特性を制御し、切替部70は、半導体素子10をオン又はオフさせて半導体素子10の状態を切り替える。検査部26は、半導体素子10に流れる電流を検査する。第1のスイッチング素子24は、第1のノードND1と第3のノードND3との間を接続し、図1の例において、第1のスイッチング素子24は、例えばIGBTInsulatedGateBipolarTransistorである。第1のスイッチング素子24は、FETFieldEffectTransistorでもよい。第1のスイッチング素子24は、飽和電流特性を有していればよい。図2は、IGBTの出力特性を示す。第1のスイッチング素子24がIGBTである場合、図2に示されるように、コレクタ電流ICは、コレクタエミッタ電圧VCEの増加に伴い増加するが、その後、コレクタエミッタ電圧VCEが増加してもIGBTが飽和領域で動作する時、コレクタ電流ICは、飽和電流特性定電流特性を示す。IGBTに流れる飽和電流は、ゲートエミッタ電圧VGEに依存し、IGBTに流れる飽和電流は、ゲートエミッタ電圧VGEの増加に伴い増加する。なお、第1のスイッチング素子24が例えばFETである場合、FETも、図2に示すような出力特性を有する。FETが飽和領域で動作する時、ドレイン電流IDは、飽和電流特性定電流特性を示し、FETに流れる飽和電流は、ゲートソース電圧VGSの増加に伴い増加する。従って、第1の制御部50は、ゲートエミッタ電圧VGE、ゲートソース電圧VGS等のゲート電圧を制御することで、IGBT、FET等の第1のスイッチング素子24に流れる飽和電流を設定することができる。切替部70が半導体素子10をオンさせる時、半導体素子10は、第1のノードND1と第2のノードND2との間を接続し、図1の例において、半導体素子10は、例えばIGBTである。切替部70が半導体素子10をオフさせる時、半導体素子10は、第1のノードND1と第2のノードND2との間を断絶する。検査対象である半導体素子10は、例えばFETでもよい。第1のスイッチング素子24が電源20と半導体素子10との間を接続し、且つ切替部70が半導体素子をオンさせる状態で、電源20によって半導体素子10に電流が流れる。図1の例において、電源20は、例えば直流電源である。電源20は、例えば特許文献1の図6のキャパシタ22のような素子を有してもよい。電源20によって半導体素子10に電流が流れる時、即ち検査装置100が電流破壊検査モードを実施する時、第1のスイッチング素子24に流れ得る飽和電流は、第1の値に設定されている。第1のスイッチング素子24が電源20と半導体素子10との間を接続し、且つ切替部70が半導体素子10をオフさせる状態で、電源20が半導体素子10に電圧を印加する。電源20が半導体素子10に電圧を印加する時、即ち検査装置100が電圧破壊検査モードを実施する時、第1のスイッチング素子24に流れ得る飽和電流は、第1の値よりも小さい第2の値に設定されている。なお、第1のスイッチング素子24に印加されるゲート電圧例えばゲートエミッタ電圧VGEを制御して、第1のスイッチング素子24に流れ得る飽和電流を第1の値の代わりに第2の値に設定することができる。1.2.比較例図3は、従来の検査装置における検査モードの概略説明図を示す。図3の例において、時刻T1からT4まで電流破壊検査モードが実施され、時刻T4からT6まで電圧破壊検査モードが実施される。実線は、検査対象となる半導体素子を流れる電流を示す。時刻T1で半導体素子がオフ状態からオン状態に変化する。時刻T1で半導体素子に電流が流れ始め、電流は増加し、その後、時刻T2まで、一定の電流が半導体素子に流れる。時刻T2で、半導体素子がオン状態からオフ状態に変化する。時刻T2から電流は減少し、時刻T4で、電流がゼロになる。時刻T4からT6まで、半導体素子に流れる電流がゼロである状態で、一定の電圧が半導体素子に加わる。図3の例において、時刻T3で半導体素子が電流破壊する場合、点線で示されように、半導体素子に流れる電流が増加する。即ち、時刻T3で半導体素子が電流破壊する場合、時刻T3以降、過剰な電流が半導体素子に流れ込んでしまう。図3の例において、時刻T3で半導体素子が電流破壊せず、時刻T5で半導体素子が電圧破壊する場合、点線で示されように、時刻T5以降、過剰な電流が半導体素子に流れ込んでしまう。このような過剰な電流は、例えば特許文献1の図7BのモードI時刻t2~t3に対応する。2.動作原理図4は、図1の検査装置100の第1のスイッチング素子24の飽和電流の設定例を示す。図4の例において、実線は、図3の実線に対応し、半導体素子10に流れる電流を示す。図4の例において、一点鎖線は、第1のスイッチング素子24に流れ得る飽和電流を示す。図4に示されるように、時刻T1からT4まで電流破壊検査モードにおいて、第1のスイッチング素子24に流れ得る飽和電流は、第1の値に設定される。具体的には、図2に示すような飽和電流特性を利用して、第1のスイッチング素子24に印加されるゲート電圧例えばゲートエミッタ電圧VGEを調整して、第1のスイッチング素子24に流れ得る飽和電流は、第1の値に設定される。図4の例において、時刻T4からT6まで電流破壊検査モードにおいて、第1のスイッチング素子24に流れ得る飽和電流は、第1のスイッチング素子24に印加されるゲート電圧を調整して、第1の値よりも小さい第2の値に設定される。図4の例において、時刻T1からT4まで電流破壊検査モードにおいて、電源20によって半導体素子10に電流が流れる時に予定される半導体素子10の最大電流は、第1の値よりも小さい。言い換えれば、第1の値は、半導体素子10の最大電流よりも大きく設定され、好ましくは、最大電流のバラツキσを考慮して設定される。例えば、第1の値は、最大電流3σ~5σに設定される。従って、時刻T3で半導体素子10が電流破壊する場合、点線で示されように、半導体素子10に流れる電流が増加するが、半導体素子10に流れる電流点線は、第1の値一点鎖線で制限される。或いは、時刻T5で半導体素子10が電圧破壊する場合、点線で示されように、半導体素子10に流れる電流が増加するが、半導体素子10に流れる電流点線は、第2の値一点鎖線で制限される。このように、飽和電流特性を利用して、第1のスイッチング素子24の飽和電流を設定することにより、電流破壊又は電圧破壊した半導体素子10に流れ込む過剰な電流を防止することができる。なお、好ましくは、第2の値は、十分に小さく設定され、例えば、第2の値は、半導体素子10の最大電流の1/10~1/5に設定される。なお、図4で示すような半導体素子10に流れる電流実線又は点線は、図1の検査部26で検査することができる。半導体素子10が電流破壊又は電圧破壊する場合、半導体素子10に流れる電流は、第1の値又は第2の値まで増加するので、検査部26は、半導体素子10に流れる電流が第1の値又は第2の値を超える又は到達したか否かを判定することができる。電流破壊検査モードにおいて、検査部26が第1の値を示す電流を検出する場合、第1の制御部50は、第1のスイッチング素子24をオフさせることが好ましい。或いは、電圧破壊検査モードにおいて、検査部26が第2の値を示す電流を検出する場合、第1の制御部50は、第1のスイッチング素子24をオフさせることが好ましい。このように、検査部26で半導体素子10の破壊を検出する場合、第1の制御部50で電流破壊検査モード又は電圧破壊検査モードを中止することが好ましい。3.検査方法図5は、図1の検査装置100で実行可能な検査方法のフローチャート例を示す。検査方法を開始する前、切替部70は、半導体素子10にゲート電圧を印加しないで、半導体素子10をオフさせる。第1の制御部50も、第1のスイッチング素子24にゲート電圧を印加しないで、第1のスイッチング素子24をオフさせる。図5の例において、検査方法は、電流破壊検査モードを設定するステップS210。具体的には、図1の切替部70は、半導体素子10にゲート電圧を印加して、半導体素子10をオンさせる。半導体素子10のゲート電圧は、半導体素子10の閾値以上である。例えば図4の時刻T1で、第1の制御部50は、第1のスイッチング素子24にゲート電圧を印加して、半導体素子10が仮に電流破壊した時の第1のスイッチング素子24に流れ得る飽和電流を第1の値に設定する。第1のスイッチング素子24のゲート電圧は、第1のスイッチング素子24の閾値以上であり、且つ第1の値に対応する。電流破壊検査モードが設定されると、例えば図4の実線で示されるように、時刻T1以降、半導体素子10に流れる電流は増加し、電流が最大電流に到達すると、その後は電流が減少し、時刻T2まで、電流は、一定値を示す。電流破壊検査モードにおいて、切替部70は、例えば図4の時刻T1からT2までの所定の期間、半導体素子10にゲート電圧を印加し、時刻T2以降、切替部70は、半導体素子10にゲート電圧を印加しない。例えば図4の時刻T4で、半導体素子10は、完全にオフされる。例えば図4の時刻T1からT4まで、電源20によって半導体素子10に電流を流す。図5の例において、検査方法は、半導体素子10が電流破壊したか否かを判定するステップS220。具体的には、図1の検査部26は、半導体素子10に流れる電流を検出し、検出される電流が第1の値第1のスイッチング素子24に設定される飽和電流に到達したか否かを判定する。例えば図4の時刻T1からT4までの間に、検査部26で検出される電流が第1の値に到達すれば、半導体素子10が実際に電流破壊したと判断することができる。図5の例において、検査方法は、半導体素子10が電流破壊した場合、検査モードを中止するステップS310。具体的には、図1の制御部50は、第1のスイッチング素子24にゲート電圧を印加しないで、第1のスイッチング素子24をオフさせ、第1のノードND1と第3のノードND3との間を断絶する。図5の例において、検査方法は、半導体素子10が電流破壊しない場合、電圧破壊検査モードを設定するステップS230。具体的には、半導体素子10が完全にオフされる時、例えば図4の時刻T4で、図1の第1の制御部50は、第1のスイッチング素子24に印加するゲート電圧を下げる。第1の制御部50は、低下したゲート電圧を第1のスイッチング素子24に印加して、半導体素子10が仮に電圧破壊した時の第1のスイッチング素子24に流れ得る飽和電流を第2の値に設定する。第1のスイッチング素子24の低下したゲート電圧は、第1のスイッチング素子24の閾値以上であり、且つ第2の値に対応する。電圧破壊検査モードが設定されると、例えば図4の実線で示されるように、時刻T4以降、半導体素子10に流れる電流はゼロを示す。電圧破壊検査モードにおいて、第1の制御部50は、例えば図4の時刻T4からT6までの所定の期間、第1のスイッチング素子24にゲート電圧を印加し、第1のスイッチング素子24に流れ得る飽和電流を第2の値に設定する。図6は、第1のスイッチング素子24の制御例を示す。図6の例において、横軸の時間は、図4の例の横軸の時間に対応する。電流破壊検査モードに対応する時刻T1から時刻T4まで、図1の第1の制御部50は、第1の値に対応するゲート電圧VGaを第1のスイッチング素子24に印加する。電圧破壊検査モードに対応する時刻T4から時刻T6まで、図1の第1の制御部50は、第2の値に対応するゲート電圧VGb低下したゲート電圧を第1のスイッチング素子24に印加する。図6又は図4の例において、ゲート電圧VGa又は第1の値からゲート電圧VGb又は第2の値に切り替える時刻T4は、半導体素子10に流れる電流が低下する時刻に設定されているが、半導体素子10がオフされる時刻T2を考慮して設定してもよい。時刻T4は、適宜、適切な時刻に設定することができる。なお、検査部26は、半導体素子10に流れる電流が例えばゼロ、第2の値等の所定の値を検出したことを示すモード切替信号を図1の第1の制御部50に出力してもよく、図1の第1の制御部50は、モード切替信号に応じて、第1の値に対応するゲート電圧VGaを低下させてもよい。図5の例において、検査方法は、半導体素子10が電圧破壊したか否かを判定するステップS240。具体的には、図1の検査部26は、半導体素子10に流れる電流を検出し、検出される電流が第2の値第1のスイッチング素子24に設定される飽和電流に到達したか否かを判定する。例えば図4の時刻T4からT6までの間に、検査部26で検出される電流が第2の値に到達すれば、半導体素子10が実際に電圧破壊したと判断することができる。図5の例において、検査方法は、半導体素子10が電圧破壊した場合、検査モードを中止するステップS310。具体的には、図1の制御部50は、第1のスイッチング素子24にゲート電圧を印加しないで、第1のノードND1と第3のノードND3との間を断絶する。ところで、第1のノードND1と第3のノードND3との間を断絶するまでの間、半導体素子10が電圧破壊したとしても、電流が半導体素子10に流れ続ける。例えば図4に示すように、第1のスイッチング素子24の飽和電流が第2の値に設定されているので、半導体素子10の破壊の拡大を防止することができる。言い換えれば、第1のスイッチング素子24の飽和電流が第2の値に設定されているので、半導体素子10が電圧破壊した後に半導体素子10が電流破壊することがない。従って、半導体素子の検査方法は、電圧破壊した半導体素子10に流れ込む過剰な電流を防止することができるとともに、半導体素子10が実際に破壊した原因が電圧破壊であるのか、或いは電流破壊であるのかを区別することができる。図5の例において、検査方法は、ステップS240で半導体素子10が電圧破壊しない場合、電圧破壊検査モードを終了する。具体的には、図1の制御部50は、第1のスイッチング素子24にゲート電圧を印加しないで、第1のノードND1と第3のノードND3との間を断絶する。4.変形例図7は、図1の検査装置100の変形例を示す。図7において、図1の符号と同一の符号は、図1の構成と同一の構成を示し、その同一の構成についての説明を省略する。図7の例において、検査装置100は、第2のスイッチング素子84と、第2の制御部80と、をさらに備える。図7の例において、第2のスイッチング素子84は、第1のノードND1と第3のノードND3との間に設けられる。第2のスイッチング素子84は、第1のスイッチング素子24と並列に接続される。第2の制御部50は、第2のスイッチング素子84の飽和電流特性を制御する。検査装置100は、第1のスイッチング素子24を使用して電流破壊検査モードを実施し、第2のスイッチング素子84を使用して電圧破壊検査モードを実施できる。第1のスイッチング素子24の飽和電流は、例えば図4で示すような第1の値に設定し、第2のスイッチング素子84の飽和電流は、例えば図4で示すような第2の値に設定する。電流破壊検査モードの実施を目的とする第1のスイッチング素子24で設定できる飽和電流に限界がある場合、検査装置100は、電圧破壊検査モードの実施に適切な第2のスイッチング素子84を使用することができる。図7の検査装置100を図5のフローチャート例に適用する場合、ステップS210において、例えば図4の時刻T1で、第1の制御部50は、第1のスイッチング素子24にゲート電圧を印加して、半導体素子10が仮に電流破壊した時の第1のスイッチング素子24に流れ得る飽和電流を第1の値に設定する。第1のスイッチング素子24のゲート電圧は、第1のスイッチング素子24の閾値以上であり、且つ第1の値に対応する。例えば図4の時刻T1で、第2の制御部80は、第2のスイッチング素子84にゲート電圧を印加しない。電流破壊検査モードが設定されると、第1のスイッチング素子24がオンされ、第2のスイッチング素子84がオフされ、第1のスイッチング素子24は、電源20と半導体素子10との間を接続する。図7の検査装置100を図5のフローチャート例に適用する場合、ステップS230において、半導体素子10が完全にオフされる時、例えば図4の時刻T4で、図1の第1の制御部50は、第1のスイッチング素子24にゲート電圧を印加しない。例えば図4の時刻T4で、第2の制御部80は、第2のスイッチング素子84にゲート電圧を印加して、半導体素子10が仮に電流破壊した時の第2のスイッチング素子84に流れ得る飽和電流を第2の値に設定する。第2のスイッチング素子84のゲート電圧は、第2のスイッチング素子84の閾値以上であり、且つ第1の値に対応する。電圧破壊検査モードが設定されると、第1のスイッチング素子24がオフされ、第2のスイッチング素子84がオンされ、第2のスイッチング素子84のみが、電源20と半導体素子10との間を接続する。ところで、図4に示すように第2の値は小さいので、ステップS210で電流破壊検査モードが設定される時、第2のスイッチング素子84がオンされてもよい。言い換えれば、検査装置100は、第1のスイッチング素子24だけを使用して電流破壊検査モードを実施してもよく、第1のスイッチング素子24及び第2のスイッチング素子84を使用して電流破壊検査モードを実施してもよい。なお、本発明は、上述の例示的な実施形態に限定されず、また、当業者は、上述の例示的な実施形態を特許請求の範囲に含まれる範囲まで、容易に変更することができるであろう。