"リセスを表面に有する第1導電型の半導体層と、前記リセスの表面下を含む前記半導体層内に形成された第1導電型のポケット領域と、前記半導体層内に形成され,前記ポケット領域に隣接して形成された前記第1導電型とは異なる第2導電型のソース領域と、前記ソース領域と前記ポケット領域とは離間し,前記半導体層内に形成された第1導電型のドレイン領域と、前記ソース領域と前記ポケット領域とが隣接する部分と対向する部分の前記リセスの表面を含み,前記リセスの表面に跨って形成されたゲート絶縁膜と、前記ゲート絶縁膜を介して前記リセスを埋め込むように形成されたゲート電極と、を備える半導体装置。リセスを表面に有する第1導電型の半導体層と、前記リセスの表面下を含む前記半導体層内に形成された第1導電型のポケット領域と、前記半導体層内に形成され,前記ポケット領域に隣接して形成された前記第1導電型とは異なる第2導電型のソース領域と、前記ソース領域と前記ポケット領域とは離間し,前記半導体層内に形成された第1導電型のドレイン領域と、前記ソース領域と前記ポケット領域とが隣接する部分と対向する部分の前記リセスの表面を含み,前記半導体層の前記リセス上に形成されたゲート絶縁膜と、前記ゲート絶縁膜を介して前記半導体層上に形成されたゲート電極と、を備える半導体装置。前記第3の不純物拡散層の表面は、前記リセスの底面と実質的に同一平面にあることを特徴とする請求項1または2に記載の半導体装置。前記第3の不純物拡散層の表面は、前記第1の不純物拡散層の表面と実質的に同一平面にあることを特徴とする請求項1または2に記載の半導体装置。第1導電型の半導体層に前記第1導電型とは異なる第2導電型の不純物を注入し,ソース領域を形成する工程と、前記ソース領域と離間した領域の前記半導体層にドレイン領域を形成する工程と,前記ソース領域に隣接する前記半導体層に第1導電型の不純物を注入する工程と、前記注入により形成された第1導電型の領域の表面の半導体層を除去しリセスを形成する工程と、前記リセス上にゲート絶縁膜およびゲート電極を形成する工程とを備える半導体装置の形成方法。本発明は、消費電力が低く、かつ、動作時の電流値が高い半導体装置およびその製造方法を提供する。実施形態の半導体装置は、第1導電型の基板上のソース領域に形成された第2導電型の第1の不純物拡散層と、前記基板上のポケット領域に形成された第1導電型の第2の不純物拡散層と、前記基板上のドレイン領域に形成された第1導電型の第3の不純物拡散層と、前記第1乃至第3の不純物拡散層の表面上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲートと、を含む。前記ポケット領域は前記ソース領域に隣接し、リセスを有するように形成される。前記ゲートは、前記ゲート絶縁膜を介して前記リセスを埋め込むように前記ゲート絶縁膜上に形成される。以下、実施の形態のいくつかについて図面を参照しながら説明する。図面において、同一の部分には同一の参照番号を付し、重複説明を省略する。1第1の実施の形態a半導体装置の構造図1は、第1の実施の形態によるトンネルトランジスタの略示断面図である。本実施形態の特徴は、ソースに隣接してソースとドレインとの間の領域に形成されてソースとの界面からソースへトンネリングする電子の供給源ドレインへのホールの供給源となるポケットの形状にある。以下、順に説明する。図1のトンネルトランジスタは、P-型基板5と、ソース領域Rs10に形成されてソースをなすN不純物拡散層20と、ドレイン領域Rd10に形成されてドレインをなすP不純物拡散層30と、ソース領域Rsに隣接するポケット領域Rp10に形成されてポケットをなすP不純物拡散層40と、ゲート酸化膜60と、ゲート80とを備える。P不純物拡散層40は、基板5の表面層中でN不純物拡散層20とほぼ同様の深さにまで形成され、リセスRcが設けられたリセス構造を有する。ゲート酸化膜60は、リセスRcの表面に跨がって形成される。ゲート80は、ゲート酸化膜60を介して基板5上にリセスRcを埋めるように形成されるため、下側基板側に突出した形状を有する。本実施形態において、N不純物拡散層20、P不純物拡散層40、およびP不純物拡散層30は、例えば第1乃至第3の不純物拡散層にそれぞれ対応する。また、P型およびN型は、例えば第1および第2の導電型にそれぞれ対応する。比較例として、シミュレーションの結果得られたトンネルトランジスタの略示断面図を図2に示す。比較例のトランジスタは、基板100の表面層のソース領域Rs100に位置してソースをなすN不純物拡散層120と、ドレイン領域Rdに位置してドレインをなすP不純物拡散層130と、ソース領域Rsの近傍のポケット領域Rpに位置してポケットをなすP不純物拡散層140と、ゲート酸化膜60と、ゲート80とを備えるようにシミュレーションされている。しかし、図2に示すトンネルトランジスタは未だ実際に製作されていない。その理由は、ポケット領域Rp100のように非常に浅い領域に高濃度の不純物拡散層を形成することが非常に困難だからである。本実施形態によれば、P不純物拡散層40にリセス構造を持たせたので、後述するとおり、容易にポケットを形成でき、その結果、実用的なトンネルトランジスタを提供することができる。また、N不純物拡散層20と同様に深いポケットでも、比較例のようにポケットを十分に薄くした場合と同様の効果を得ることができる。さらに、図2との対比により明らかなように、P不純物拡散層40とN不純物拡散層20との界面が比較例よりも基板表面に対してより垂直になるので、より広範囲のPN接合領域で実効的なゲート電界強度を上げることができる。これにより、電子のトンネル確率が上昇し、トンネルトランジスタの駆動力も向上する。b半導体装置の製造方法図1に示すトンネルトランジスタの製造方法について図3a乃至図3fの略示断面図を参照して説明する。まず、図3aに示すように、フォトリソグラフィを用いたパターニングにより、P-基板5の表面層のソース形成領域Rps10を除く領域にレジストマスクM1を形成し、ソース形成領域Rps10にN型不純物イオンのインプラントを行う。次に、レジストマスクM1を全て除去した後、新たなレジスト材料を塗布し、フォトリソグラフィを用いたパターニングにより、図3bに示すようにレジストマスクM2およびM3を形成し、ゲート直下のポケット形成領域Rpp8とドレイン形成領域Rpd8にP型不純物イオンのインプラントを行う。続いて、既知の反応性イオンエッチングを用いたドライエッチングにより、ポケット形成領域Rpp8の一部を除去し、その後、水素アニールにより、ドライエッチングの表面ダメージを緩和する。これにより、図3cに示すように、ポケット形成領域はリセスRcを有する構造の領域Rpp10となる。次いで、レジストマスクM2およびM3を除去した後、活性化アニールにより、ソース領域Rs10のN不純物拡散層20、ポケット領域Rp10のP不純物拡散層40、およびドレイン領域Rd10のP不純物拡散層30を得る。次に、熱酸化により、図3dに示すようにゲート酸化膜60を形成し、次いで図3eに示すように、ゲート材料としてポリシリコン76を堆積する。このとき、ゲート酸化膜60を介してリセスRcの全てが埋め込まれるようにポリシリコン76を堆積する。その後、フォトリソグラフィを用いたパターニングにより、図3fに示すように、ゲート形成領域にレジストマスクM4を形成し、ドライエッチングを用いてゲートおよびゲート酸化膜の切り出しを行うことによりゲート80およびゲート酸化膜60を形成し、図2に示すトンネルトランジスタを得る。このとき、レジストマスクM4は、ソース領域Rs10の一部と、ポケット領域Rp10と、ポケット領域Rp10とドレイン領域Rd10との間の領域と、を覆うように形成する。このように、本実施形態によれば、ポケットにリセス構造を持たせるので、ポケットをなすP不純物拡散層40を容易に形成することができる。2第2の実施の形態図4の略示断面図に第2の実施の形態によるトンネルトランジスタを示す。本実施形態は、上述した第1の実施の形態をPMIS型のトンネルトランジスタに適用したものであり、図1の構成要素のうち、P型とN型とを逆転させたものに相当する。具体的には、図4のトンネルトランジスタは、N-型基板7と、ソース領域Rs20に形成されてソースをなすP不純物拡散層22と、ドレイン領域Rd20に形成されてドレインをなすN不純物拡散層32と、ソース領域Rs20に隣接するポケット領域Rp20においてリセス構造を有するように形成されてポケットをなすN不純物拡散層42と、ゲート酸化膜60と、ゲート80とを備える。本実施形態において、P不純物拡散層22、N不純物拡散層42、およびN不純物拡散層32は、例えば第1乃至第3の不純物拡散層にそれぞれ対応する。また、N型およびP型は、例えば第1および第2の導電型にそれぞれ対応する。本実施形態のトンネルトランジスタの特性および製造方法は、インプラントする不純物イオンの導電型が逆であることを除けば、上述した第1の実施の形態と実質的に同様なので、詳しい説明は省略する。3第3の実施の形態a半導体装置の構造図5は、第3の実施の形態によるトンネルトランジスタを示す略示断面図である。図1との対比により明らかなように、本実施形態のトンネルトランジスタの特徴は、ドレインをなすP不純物拡散層34の表面が図1のP不純物拡散層30よりも高くなるように形成され、これにより、ソース領域Rs10のN不純物拡散層20の表面と実質的に同一平面となっている点にある。P不純物拡散層34は、本実施形態において例えば第3の不純物拡散層に対応する。本実施形態のトンネルトランジスタのその他の構成は、前述した第1の実施の形態と実質的に同一である。本実施形態においても、P不純物拡散層40がリセス構造を有するために、N不純物拡散層20との界面がより垂直になり、より広範囲のPN接合領域で実効的なゲート電界強度を上げることができる。これにより、電子のトンネル確率が上昇し、トンネルトランジスタの駆動力が向上するという効果が奏せられる。また、本実施形態においては、P不純物拡散層34の表面がN不純物拡散層20の表面と実質的に同一平面となっているので、デバイスの平坦性が向上し、その分だけ特性が良くなるという効果が奏せられる。b半導体装置の製造方法図5に示すトンネルトランジスタの製造方法について図6a乃至図6fを参照しながら説明する。まず、図6aに示すように、前述した第1の実施の形態と同様にして、フォトリソグラフィを用いたパターニングにより、レジストマスクM1を形成し、ソース形成領域Rps10にN型不純物イオンのインプラントを行う。次に、レジストマスクM1を全て除去した後、新たなレジスト材料を塗布し、フォトリソグラフィを用いたパターニングにより、図6bに示すようにレジストマスクM2およびM13を形成し、ゲート直下のポケット形成領域Rpp8にP型不純物イオンのインプラントを行う。前述の第1の実施の形態とは異なり、この工程では、ドレイン領域Rpd14図6d参照へのイオンインプラントは行わない。続いて、既知の反応性イオンエッチングを用いたドライエッチングにより、ポケット形成領域Rpp8の一部を除去し、その後、水素アニールにより、ドライエッチングの表面ダメージを緩和する。これにより、ポケット形成領域は、図6cに示すように、リセスRcを有する構造の領域Rpp10となる。次に、レジストマスクM2およびM13を全て除去し、図6dに示すように、ドレイン形成領域Rpd14以外の領域を覆うレジストマスクM14を形成し、ドレイン形成領域Rpd14へP型不純物イオンのインプラントを行う。次いで、レジストマスクM14を除去した後、活性化アニールにより、ソース領域Rs10のN不純物拡散層20、ポケット領域Rp10のP不純物拡散層40、およびドレイン領域Rd14のP不純物拡散層34を得る。次に、熱酸化により、ゲート酸化膜64を形成し、次いで図6eに示すようにゲート材料としてポリシリコン76を堆積する。このとき、ポリシリコン76は、ゲート酸化膜64を介してリセスRcを全て埋め込むように堆積する。その後、フォトリソグラフィを用いたパターニングにより、図6fに示すように、ゲート形成領域にレジストマスクM15を形成する。このとき、本実施形態では、レジストマスクM15は、ソース領域Rs10の一部からドレイン領域Rd14の一部に至る領域を覆うように形成する。次いでドライエッチングを用いてゲートおよびゲート酸化膜の切り出しを行うことによりゲート80およびゲート酸化膜60を形成し、これにより、図5に示すトンネルトランジスタを得る。このように、本実施形態によれば、第1の実施の形態よりも工程数が増えるが、デバイス特性がより一層向上したトンネルトランジスタを製造することができる。4第4の実施の形態第4の実施の形態によるトンネルトランジスタを図7の略示断面図に示す。本実施形態は、上述した第3の実施の形態をPMIS型のトンネルトランジスタに適用したものであり、図5の構成要素のうち、P型とN型とを逆転させたものに相当する。具体的には、図7のトンネルトランジスタは、N-型基板7と、ソース領域Rs20に形成されてソースをなすP不純物拡散層26と、ドレイン領域Rd24に形成されてドレインをなすN不純物拡散層36と、ソース領域Rs20に隣接するポケット領域Rp20にリセス構造を有するように形成されてポケットをなすN不純物拡散層46と、ゲート酸化膜60と、ゲート80とを備える。本実施形態において、P不純物拡散層26、N不純物拡散層46、およびN不純物拡散層36は、例えば第1乃至第3の不純物拡散層にそれぞれ対応する。また、N型およびP型は、例えば第1および第2の導電型にそれぞれ対応する。本実施形態のトンネルトランジスタの特性および製造方法は、インプラントする不純物イオンの導電型が逆であることを除けば、上述した第3実施の形態と実質的に同様なので、詳しい説明は省略する。なお、上述した実施の形態によるトンネルトランジスタの製造方法では、ソース領域を形成した後にドレイン領域を形成したが、これに限るものでは決して無く、ドレイン領域を先に形成し、その後ソース領域を形成することとしてもよい。また、上述した第1乃至第4の実施の形態では、基板5,7の表面に形成されたトンネルトランジスタを取り挙げたが、これに限ることなく、基板の表面層に形成された半導体層上に上述のトンネルトランジスタを形成しても勿論よい。"