基準信号を生成する基準信号生成回路と、前記基準信号の周波数を調整する発振周波数調整回路とを有する自励発振回路と、互いに特性の異なる1組の抵抗素子を含み、前記1組の抵抗素子の抵抗値の変化の違いにより前記自励発振回路の周辺状態を検出し、検出された前記周辺状態を示す信号を出力する検出回路と、前記検出回路の出力信号に基づいて前記発振周波数調整回路による周波数調整を制御する制御部とを備える周波数自動調整機能付自励発振回路。さらに、前記検出回路の出力信号と、前記基準信号の周波数の調整値とが対応付けられた第1テーブルを保持する記憶部を備え、前記制御部は、前記検出回路の出力信号に対応する前記調整値を前記第1テーブルから抽出し、抽出された前記調整値に基づいて前記発振周波数調整回路による周波数調整を制御する請求項1記載の周波数自動調整機能付自励発振回路。さらに、所定の時期の前記検出回路の出力信号である第1信号と前記所定の時期より後の時期の前記検出回路の出力信号である第2信号との演算結果と、前記基準信号の周波数の調整値とが対応付けられた第2テーブルと、前記第1信号と、前記第1信号と対応付けられた前記基準信号の周波数の調整値とを保持する記憶部を備え、前記制御部は、前記後の時期において、前記第1信号と前記第2信号との演算を行い、前記演算の結果に対応する前記調整値を前記第2テーブルから抽出し、抽出された前記調整値に基づいて前記発振周波数調整回路による周波数調整を制御し、前記所定の時期において、前記第1信号と対応付けられた前記基準信号の周波数の調整値に基づいて前記発振周波数調整回路による周波数調整を制御する請求項1記載の周波数自動調整機能付自励発振回路。前記制御部は、前記所定の時期以降の一定期間毎に、前記第1信号と前記第2信号との演算を行い、前記演算の結果に対応する前記調整値を前記第2テーブルから抽出し、抽出された前記調整値に基づいて前記発振周波数調整回路による周波数調整を制御する請求項3記載の周波数自動調整機能付自励発振回路。前記制御部は、前記所定の時期以降の一定期間後に、前記第1信号と前記第2信号との演算を行い、前記演算の結果に対応する前記調整値を前記第2テーブルから抽出し、抽出された前記調整値に基づいて前記発振周波数調整回路による周波数調整を制御する請求項3記載の周波数自動調整機能付自励発振回路。前記発振周波数調整回路は、前記1組の抵抗素子のうちの少なくとも1つと同じ構成の抵抗素子を含む請求項1記載の周波数自動調整機能付自励発振回路。前記周波数自動調整機能付自励発振回路は、前記検出回路を複数備え、前記複数の検出回路では、前記1組の抵抗素子の抵抗値の比が異なり、前記複数の検出回路は、個別に、前記自励発振回路の周辺状態を検出し、検出された前記周辺状態を示す信号を出力する請求項1記載の周波数自動調整機能付自励発振回路。前記1組の抵抗素子は、P型拡散層より構成される抵抗素子と、N型拡散層より構成される抵抗素子とを含む請求項1記載の周波数自動調整機能付自励発振回路。前記1組の抵抗素子は、異なる不純物濃度の拡散層より構成される異なる抵抗素子を含む請求項1記載の周波数自動調整機能付自励発振回路。前記記憶部は、不揮発性のメモリである請求項1記載の周波数自動調整機能付自励発振回路。前記検出回路は、前記自励発振回路の近傍もしくは内部に配置される請求項1記載の周波数自動調整機能付自励発振回路。前記1組の抵抗素子の抵抗値は、前記抵抗素子にかかる応力に対して異なる変化を示し、前記検出回路は、前記周辺状態として前記自励発振回路周辺で発生する応力を検出する請求項1記載の周波数自動調整機能付自励発振回路。請求項1~12のいずれか1項に記載の周波数自動調整機能付自励発振回路と、周波数調整された前記周波数自動調整機能付自励発振回路の基準信号が供給される半導体内部回路とを備える半導体集積回路。しかしながら、上記の構成では、自励発振回路を搭載した半導体集積回路をパッケージ封止し、製造出荷時に発振周波数を調整しても、出荷後に、基板セット等への取り付け時の半田リフローによる熱が発生する。また、周囲温度および周囲湿度の変化等の周囲の環境の変化による基板の反り、ならびにパッケージ自身からの曲げおよび引っ張りによる応力の変化も発生する。これらにより、自励発振回路内の時定数を生成する抵抗素子Rにピエゾ効果による特性変動が生じ、自励発振回路の発振周波数が変動する。従って、従来の自励発振回路は、U-ARTUniversalAsynchronousReceiverTransmitter通信等で必要な高精度な発振周波数を維持することが難しいという問題点を有している。本発明は、上記従来の問題点を解決するもので、自励発振回路周辺の状態変化による発振周波数の変化を抑えることができる周波数自動調整機能付自励発振回路およびそれを用いた半導体集積回路を提供することを目的とする。上記目的を達成するために、本発明の一態様に係る周波数自動調整機能付自励発振回路は、基準信号を生成する基準信号生成回路と、前記基準信号の周波数を調整する発振周波数調整回路とを有する自励発振回路と、互いに特性の異なる1組の抵抗素子を含み、前記1組の抵抗素子の抵抗値の変化の違いにより前記自励発振回路の周辺状態を検出し、検出された前記周辺状態を示す信号を出力する検出回路と、前記検出回路の出力信号に基づいて前記発振周波数調整回路による周波数調整を制御する制御部とを備えることを特徴とする。このような構成により、自励発振回路の周辺状態を検出する特性変動検出回路を有し、検出結果に基づいて自励発振回路の発振周波数を調整することにより、高精度な発振周波数精度を実現するという効果を得ることができる。本発明による周波数自動調整機能付自励発振回路は、高精度な発振周波数精度を実現するという効果を得ることができる。以下、本発明を実施するための最良の形態について、図面を参照しながら以下で説明する。なお、以下の実施形態において同じ符号を付した構成要素の同様の動作については再度の説明を省略する場合がある。第1の実施形態本発明の第1の実施形態に係る周波数自動調整機能付自励発振回路について説明する。図1は、本実施形態における周波数自動調整機能付自励発振回路の構成を示す図である。図1において、周波数自動調整機能付自励発振回路は、基準信号基準クロックを生成する基準信号生成回路101bと、基準信号の周波数を調整する発振周波数調整回路101aとを有する自励発振回路101と、互いに特性の異なる1組の抵抗素子抵抗変化素子を含み、1組の抵抗素子の抵抗値の変化の違いにより自励発振回路101の周辺状態を検出し、検出された周辺状態を示す信号デジタル信号を出力する特性変動検出回路102_1と、特性変動検出回路102_1の出力信号に基づいて発振周波数調整回路101aによる周波数調整を制御するPLCProgrammableLogicCircuit等の制御部103とを備える。周波数自動調整機能付自励発振回路は、さらに、特性変動検出回路102_1の出力信号と、基準信号の発振周波数調整値とが対応付けられた発振周波数調整テーブル第1テーブル104aとを保持するメモリ等の記憶部104を備える。特性変動検出回路102_1は、自励発振回路101の近傍もしくは内部に配置される。制御部103は、特性変動検出回路102_1の出力信号に対応する発振周波数調整値を発振周波数調整テーブル104aから抽出し、抽出された発振周波数調整値に基づいて発振周波数調整回路101aによる周波数調整を制御する。言い換えると、制御部103は、発振周波数調整テーブル104aのデータを発振周波数調整回路101aに入力する。発振周波数調整回路101aは、特性変動検出回路102_1の1組の抵抗素子のうちの少なくとも1つと同じ構成の抵抗素子を含む。特性変動検出回路102_1の1組の抵抗素子は、P型拡散層より構成される抵抗素子と、N型拡散層より構成される抵抗素子とを含む。特性変動検出回路102_1の1組の抵抗素子の抵抗値は、抵抗素子にかかる応力に対して異なる変化を示し、特性変動検出回路102_1は、周辺状態として自励発振回路101周辺で発生する応力を検出する。記憶部104は、不揮発性のメモリで構成される。なお、記憶部104は、SRAMやDRAMのような揮発性メモリでも構成できるが、フラッシュメモリ、EEPROMおよびFeRAM等の不揮発性メモリをもちいることにより、非動作時に記憶部104に電源を供給する必要がなくなるという効果を有する。図1の周波数自動調整機能付自励発振回路について、以下でその詳細を説明する。図2は、本実施形態における自励発振回路101の構成を示す図である。自励発振回路101は、制御部103の出力信号情報に基づいて、発振周波数調整回路101aの特性の異なる2種類の抵抗素子101a1および101a2の抵抗値を変更し、任意の時定数を得る。基準信号生成回路101bは、抵抗素子210と容量素子220とで構成された時定数発生回路RC発振回路と、時定数発生回路で発生した電圧と基準電圧とを比較するコンパレータ230とを有する。基準信号生成回路101bでは、コンパレータ230からの出力信号により容量素子220にチャージされた電荷をディスチャージすることで一定のタイミングでチャージとディスチャージとが繰り返され、一定のタイミングで信号が波形整形回路240に入力されることで基準信号が生成される。図3Aは、本実施形態における自励発振回路101の発振周波数調整回路101aの詳細な構成を示す図である。発振周波数調整回路101aは、直列接続された抵抗101a1と抵抗101a2とを有する。抵抗101a1は、スイッチ251および252と、インバータ253および254と、第1の種類の抵抗素子としての同じ構成の抵抗値Raの抵抗素子255、256および257とを有する。同様に、抵抗101a2は、スイッチ261および262と、インバータ263および264と、第2の種類の抵抗素子としての同じ構成の抵抗値Rbの抵抗素子265、266および267とを有する。抵抗101a1の抵抗値の変更は、入力1と入力2とに入力されるデジタル信号により行われ、スイッチ251および252により抵抗素子255、256および257を選択し、1つの抵抗101a1当たりの抵抗値を0からRa×3まで選択することにより行われる。このときの入力1および入力2による抵抗101a1の抵抗値の変化は図3Bの真理値表で示される。また同様に、抵抗101a2の抵抗値の変更は、入力3と入力4と入力されるデジタル信号により行われ、スイッチ261および262により抵抗素子265、266および267を選択し、1つの抵抗101a2当たりの抵抗値を0からRb×3まで選択することにより行われる。このときの入力3および入力4による抵抗101a2の抵抗値の変化は図3Cの真理値表で示される。なお、抵抗素子255、256および257として異なる構成の抵抗素子、例えば抵抗値の異なる抵抗素子が用いられてもよいし、抵抗素子265、266および267として異なる構成の抵抗素子が用いられてもよい。図4は、本実施形態における特性変動検出回路102_1の構成を示す図である。特性変動検出回路102_1は、それぞれ特性の異なる1組の抵抗素子で構成され、それぞれで個別に自励発振回路101の周辺状態を検出し、検出された周辺状態を示す信号を出力する2つの検出回路ユニット102_1aおよび102_1bを有する。検出回路ユニット102_1aは、自励発振回路101の発振周波数調整回路101aの抵抗101a1および101a2で使用している2種類の異なる抵抗素子と同様の構成の抵抗素子を有している。つまり、抵抗101a2に含まれる抵抗素子265、266および267のいずれかと同じ構成の2つの抵抗素子第2の種類の抵抗素子101a2_1と、抵抗101a1に含まれる抵抗素子255、256および257のいずれかと同じ構成の2つの抵抗素子第1の種類の抵抗素子101a1_1とを有している。検出回路ユニット102_1bも同様に、自励発振回路101の発振周波数調整回路101の抵抗101a1および101a2で使用している2種類の異なる抵抗素子と同様の構成の抵抗素子を有している。つまり、抵抗101a2に含まれる抵抗素子265、266および267のいずれかと同じ構成の2つの抵抗素子第2の種類の抵抗素子101a2_2と、抵抗101a1に含まれる抵抗素子255、256および257のいずれかと同じ構成の2つの抵抗素子第1の種類の抵抗素子101a1_2とを有している。検出回路ユニット102_1aでは、第1の電源から抵抗素子101a1_1、抵抗素子101a2_1および第2の電源がシリアルに接続され、かつ第1の電源から抵抗素子101a2_1、抵抗素子101a1_1および第2の電源がシリアルに接続されている。検出回路ユニット102_1aは、抵抗素子101a1_1と抵抗素子101a2_1との分圧出力電圧102_1cが一方の入力端子に入力されるコンパレータ102_1b1を有する。コンパレータ102_1b1の他方の入力端子には、抵抗素子101a1_1と抵抗素子101a2_1との分圧出力電圧102_1dが基準電圧入力として入力されている。コンパレータ102_1b1は、2つの入力端子に入力された分圧出力電圧を比較し、比較結果としての出力比較値102_1eをその出力端子から出力している。検出回路ユニット102_1bでは、第1の電源から抵抗素子101a1_2、抵抗素子101a2_2および第2の電源がシリアルに接続され、かつ第1の電源から抵抗素子101a2_2、抵抗素子101a1_2および第2の電源がシリアルに接続されている。検出回路ユニット102_1bは、抵抗素子101a1_2と抵抗素子101a2_2との分圧出力電圧102_1fが一方の入力端子に入力されるコンパレータ102_1b2を有する。コンパレータ102_1b2の他方の入力端子には、抵抗素子101a1_2と抵抗素子101a2_2との分圧出力電圧102_1gが基準電圧入力として入力されている。コンパレータ102_1b2は、2つの入力端子に入力された分圧出力電圧を比較し、比較結果としての出力比較値102_1hをその出力端子から出力している。半導体集積回路をパッケージ封止し組み立てることにより、基板反りやパッケージの伸縮による応力が発生する。その結果、半導体集積回路内のRC発振回路の抵抗素子半導体集積回路が形成されたチップの自励発振回路の抵抗素子が形成された箇所に応力が発生する。しかしながら、この応力による抵抗素子への影響は、パッケージおよび基板に対する熱や温度等の周囲環境により常に変化するため、抵抗素子により時定数を生成する自励発振回路においては、常に時定数が微小に変化して、発振周波数が変動することになる。このため、抵抗素子の特性変動を検出する特性変動検出回路102_1で微小な特性変化を検出するべく、特性変動検出回路102_1を図4の構成としている。つまり、特性変動検出回路102_1を、分圧出力電圧102_1dを基準電圧入力とし分圧出力電圧102_1cをもう一方の入力として電圧を比較するコンパレータ102_1b1と、分圧出力電圧102_1gを基準電圧入力とし分圧出力電圧102_1fをもう一方の入力として電圧を比較するコンパレータ102_1b2とを用いた構成としている。この構成により、特性の異なる2種類の抵抗素子の微小な特性変動を2倍にして検出することができる。本実施形態の自励発振回路101および特性変動検出回路102_1にて使用している特性の異なる2種類の抵抗素子について、加わる応力による特性変動の相関について図5に示す。つまり、同じ応力が加わったときの第1の種類の抵抗素子の抵抗値の変動と第2の種類の抵抗素子の抵抗値の変動との関係を図5に示す。なお、図5では、第1の種類の抵抗素子の抵抗値の変動率をx軸にとり、第2の種類の抵抗素子の抵抗値の変動率をy軸に示している。図5より、第1の種類の抵抗素子の抵抗値が1変動した場合、第2の種類の抵抗素子の抵抗値が-0.85変動し、第1の種類の抵抗素子および第2の種類の抵抗素子の抵抗値が逆方向に異なる変動率で変動している。図6Aは、本実施形態における特性変動検出回路102_1の詳細な構成を示す図である。図6Aに示されるように、抵抗素子101a1_1および101a2_2がP型抵抗素子であり、その抵抗層がP型拡散層により構成されている。同様に、抵抗素子101a2_1および101a1_2がN型抵抗素子であり、その抵抗層がN型拡散層により構成されている。これは、P型拡散層およびN型拡散層の抵抗値が拡散層への応力の変化に対して逆方向に変化する特性を持つことを利用したものである。従って、図6Bに示されるように、抵抗素子101a1_1および101a2_2がN型抵抗素子であり、抵抗素子101a2_1および101a1_2がP型抵抗素子であってもよい。これにより、抵抗素子101a1_1および101a2_2と抵抗素子101a2_1および101a1_2とが抵抗値の変動について図5に示されるような相関を持つ。よって、本実施形態における自励発振回路101を内蔵した半導体集積回路をパッケージ封止し組み立てた後製品出荷後に、自励発振回路101の抵抗素子の抵抗値が変動し、発振周波数が図7に示されるような変動率で経時変化したときでも、抵抗値の微小な変動を検出することができる。なお、図7の縦軸は自励発振回路101の発振周波数の変動率を示し、横軸は製品出荷後からの経過時間を示している。また、図6Aおよび図6Bの抵抗素子の横のは対応する抵抗素子が正の応力特性を持つ、つまり応力の増加とともにその抵抗値が上昇する特性を持つことを示し、-は対応する抵抗素子が負の応力特性を持つ、つまり応力の増加とともにその抵抗値が減少する特性を持つことを示している。図8は、本実施形態における特性変動検出回路102_1の内部動作を説明するための図である。図8では、抵抗素子101a1_1および101a2_1の抵抗値の比率と、抵抗素子101a2_2および101a1_2の抵抗値の比率と、分圧出力電圧102_1c、102_1d、102_1fおよび102_1gと、コンパレータ102_1b1の出力102_1eとコンパレータ102_1b2の出力102_1hとが、初期設定状態図8のA、-方向変動状態図8のBおよび方向変動状態図8のCのそれぞれで示されている。なお、初期設定状態とは、自励発振回路を内蔵した半導体集積回路をパッケージ封止し組み立てた時期、具体的には製品出荷時などの所定の時期の状態である。そして、-方向変動状態とは初期状態から抵抗値特性変動検出回路102_1の特性の異なる2種類の抵抗素子のいずれか一方の抵抗値の比率が-方向に変動した状態であり、方向変動状態は初期状態から抵抗値特性変動検出回路102_1の特性の異なる2種類の抵抗素子のいずれか他方の抵抗値の比率が方向に変動した状態である。また、図8の分圧出力電圧は、第1の電源と第2の電源との電圧差を1とした時の数値である。以降特に説明のない限りは第1の電源と第2の電源との電圧差を1とする。初期設定状態において、抵抗素子101a1_1および101a2_1の抵抗値の比率を1.001:0.999に設定すると、分圧出力電圧102_1cが0.4995、分圧出力電圧102_1dが0.5005となる。その結果、コンパレータ102_1b1の出力102_1eが1となる。そして、抵抗素子101a1_1の抵抗値の比率が抵抗素子101a2_1より小さくなった場合-方向変動状態となった場合に、コンパレータ102_1b1の出力102_1eが0に変動する。初期設定状態において、抵抗素子101a1_2および101a2_2の抵抗値の比率を0.999:1.001に設定すると、分圧出力電圧102_1fが0.5005、分圧出力電圧102_1gが0.4995となる。その結果、コンパレータ102_1b2の出力102_1hが0となる。そして、抵抗素子101a1_2の抵抗値の比率が抵抗素子101a2_2より大きくなった場合方向変動状態となった場合に、コンパレータ102_1b2の出力102_1hが1に変動する。図8のBのように、抵抗素子101a1_1の抵抗値の比率が初期設定状態から0.003小さくなった場合、抵抗素子101a1_1の抵抗値の比率は0.998となり、分圧出力電圧102_1cが0.50025、分圧出力電圧102_1dが0.49975となる。その結果、コンパレータ102_1b1の出力102_1eが0となり、初期設定状態の出力102_1eと比べて値が変化する。図8のBのように、抵抗素子101a1_2の抵抗値の比率が初期設定状態から0.003小さくなった場合、抵抗素子101a1_2の抵抗値の比率は0.996となり、分圧出力電圧102_1fが0.50123、分圧出力電圧102_1gが0.49875となる。その結果、コンパレータ102_1b2の出力102_1hが0となり、初期設定状態の出力102_1hと比べて値が変化しない。図8のCのように、抵抗素子101a1_1の抵抗値の比率が初期設定状態から0.003大きくなった場合、抵抗素子101a1_1の抵抗値の比率は1.004となり、分圧出力電圧102_1cが0.49875、分圧出力電圧102_1dが0.50125となる。その結果、コンパレータ102_1b1の出力102_1eが1となり、初期設定状態の出力102_1eと比べて値が変化しない。図8のCのように、抵抗素子101a1_2の抵抗値の比率が初期設定状態から0.003大きくなった場合、抵抗素子101a1_2の抵抗値の比率は1.002となり、分圧出力電圧102_1fが0.49975、分圧出力電圧102_1gが0.50025となる。その結果、コンパレータ102_1b2の出力102_1hが1となり、初期設定状態の出力102_1hと比べて値が変化する。図9は、特性変動検出回路102_1つまり検出回路ユニット102_1aおよび102_1bのそれぞれから独立に出力されたデジタル信号により自励発振回路101の発振周波数調整を実施するフローを示す図である。特性変動検出回路102_1のコンパレータ102_1b1の出力102_1eの値とコンパレータ102_1b2の出力102_1hの値とが制御部103にデジタル信号として入力され、入力されたデジタル信号は制御部103で2ビットの信号として検出される。この検出信号は制御部103の変換テーブル103aにより予め設定された記憶部104のアドレスに変換される。制御部103は、この記憶部104の指定されたアドレスに格納された4ビットの発振周波数調整値を発振周波数調整回路101aに入力し、自励発振回路101の発振周波数を決定する。図10は、本実施形態における半導体集積回路チップ、具体的には周波数自動調整機能付自励発振回路における自励発振回路101および特性変動検出回路102_1の物理的な配置を示すレイアウト図である。図10に示されるように、特性変動検出回路102_1は自励発振回路101の近傍自励発振回路101の外縁から100μmの範囲内に配置される。自励発振回路101で使用している特性の異なる2種類の抵抗素子の抵抗値の変動値を検出するべく、特性変動検出回路102_1に自励発振回路101の2種類の抵抗素子と同様の構成の抵抗素子を使用しているため、面内ばらつき等の影響を極力排除することで、検出する変動値の誤差を無くすことができる。これにより、自励発振回路101の2種類の抵抗素子の抵抗値の変動を少ない誤差で特性変動検出回路102_1により、検出することができる。なお、特性変動検出回路102_1は自励発振回路101の内部に配置されてもよい。以上のように、本実施形態の周波数自動調整機能付自励発振回路によれば、特性変動検出回路102_1により検出された情報を発振周波数調整回路101aへ反映させる構成により、製品出荷後においても安定に調整された発振周波数を保持することができる。変形例1本実施形態の変形例1に係る周波数自動調整機能付自励発振回路について本実施形態と異なる点を中心に説明する。図11は、本変形例における周波数自動調整機能付自励発振回路の構成を示す図である。図11において、周波数自動調整機能付自励発振回路は、基準信号を生成する基準信号生成回路101bと、基準信号の周波数を調整する発振周波数調整回路101aとを有する自励発振回路101と、互いに特性の異なる1組の抵抗素子を含み、1組の抵抗素子の抵抗値の変化の違いにより自励発振回路101の周辺状態を検出し、検出された周辺状態を示す信号を出力する特性変動検出回路102_1、102_2、102_3および102_4と、特性変動検出回路102_1、102_2、102_3および102_4の出力信号に基づいて発振周波数調整回路101aによる周波数調整を制御する制御部103とを備える。周波数自動調整機能付自励発振回路は、さらに、特性変動検出回路102_1、102_2、102_3および102_4の出力信号と、基準信号の発振周波数調整値とが対応付けられた発振周波数調整テーブル104aを保持する記憶部104を備える。本変形例の周波数自動調整機能付自励発振回路は、複数の特性変動検出回路102_1、102_2、102_3および102_4を備え、複数の特性変動検出回路102_1、102_2、102_3および102_4では、1組の抵抗素子の抵抗値の比が異なり、複数の特性変動検出回路102_1、102_2、102_3および102_4は、個別に、自励発振回路101の周辺状態を検出し、検出された周辺状態を示す信号を出力する、という点で本実施形態の構成と異なる。言い換えると、複数の特性変動検出回路102_1、102_2、102_3および102_4が備えられ、発振周波数調整テーブル104aでは、特性変動検出回路102_1の出力値、特性変動検出回路102_2の出力値、特性変動検出回路102_3の出力値および特性変動検出回路102_4の出力値の組み合わせ毎に発振周波数調整値が対応付けられている、という点で本実施形態の構成と異なる。図11の周波数自動調整機能付自励発振回路について、以下でその詳細を説明する。なお、自励発振回路101については、本実施形態と同じなので説明を省略する。図12は本変形例における特性変動検出回路102_1、102_2、102_3および102_4の構成を示す図である。特性変動検出回路102_1は、それぞれ特性の異なる1組の抵抗素子で構成され、それぞれで個別に自励発振回路101の周辺状態を検出し、検出された周辺状態を示す信号を出力する2つの検出回路ユニット102_1aおよび102_1bを有する。特性変動検出回路102_2は、それぞれ特性の異なる1組の抵抗素子で構成され、それぞれで個別に自励発振回路101の周辺状態を検出し、検出された周辺状態を示す信号を出力する2つの検出回路ユニット102_2aおよび102_2bを有する。特性変動検出回路102_3は、それぞれ特性の異なる1組の抵抗素子で構成され、それぞれで個別に自励発振回路101の周辺状態を検出し、検出された周辺状態を示す信号を出力する2つの検出回路ユニット102_3aおよび102_3bを有する。特性変動検出回路102_4は、それぞれ特性の異なる1組の抵抗素子で構成され、それぞれで個別に自励発振回路101の周辺状態を検出し、検出された周辺状態を示す信号を出力する2つの検出回路ユニット102_4aおよび102_4bを有する。検出回路ユニット102_1aは、自励発振回路101の発振周波数調整回路101aの抵抗101a1および101a2で使用している2種類の異なる抵抗素子と同様の構成の抵抗素子を有している。つまり、抵抗101a2に含まれる抵抗素子265、266および267のいずれかと同じ構成の2つの抵抗素子第2の種類の抵抗素子101a2_1と、抵抗101a1に含まれる抵抗素子255、256および257のいずれかと同じ構成の2つの抵抗素子第1の種類の抵抗素子101a1_1とを有している。検出回路ユニット102_1bも同様に、自励発振回路101の発振周波数調整回路101aの抵抗101a1および101a2で使用している2種類の異なる抵抗素子と同様の構成の抵抗素子を有している。つまり、抵抗101a2に含まれる抵抗素子265、266および267のいずれかと同じ構成の2つの抵抗素子第2の種類の抵抗素子101a2_2と、抵抗101a1に含まれる抵抗素子255、256および257のいずれかと同じ構成の2つの抵抗素子第1の種類の抵抗素子101a1_2とを有している。検出回路ユニット102_2aは、自励発振回路101の発振周波数調整回路101aの抵抗101a1および101a2で使用している2種類の異なる抵抗素子と同様の構成の抵抗素子を有している。つまり、抵抗101a2に含まれる抵抗素子265、266および267のいずれかと同じ構成の2つの抵抗素子第2の種類の抵抗素子101a4_1と、抵抗101a1に含まれる抵抗素子255、256および257のいずれかと同じ構成の2つの抵抗素子第1の種類の抵抗素子101a3_1とを有している。検出回路ユニット102_2bも同様に、自励発振回路101の発振周波数調整回路101aの抵抗101a1および101a2で使用している2種類の異なる抵抗素子と同様の構成の抵抗素子を有している。つまり、抵抗101a2に含まれる抵抗素子265、266および267のいずれかと同じ構成の2つの抵抗素子第2の種類の抵抗素子101a4_2と、抵抗101a1に含まれる抵抗素子255、256および257のいずれかと同じ構成の2つの抵抗素子第1の種類の抵抗素子101a3_2とを有している。検出回路ユニット102_3aは、自励発振回路101の発振周波数調整回路101aの抵抗101a1および101a2で使用している2種類の異なる抵抗素子と同様の構成の抵抗素子を有している。つまり、抵抗101a2に含まれる抵抗素子265、266および267のいずれかと同じ構成の2つの抵抗素子第2の種類の抵抗素子101a6_1と、抵抗101a1に含まれる抵抗素子255、256および257のいずれかと同じ構成の2つの抵抗素子第1の種類の抵抗素子101a5_1とを有している。検出回路ユニット102_3bも同様に、自励発振回路101の発振周波数調整回路101aの抵抗101a1および101a2で使用している2種類の異なる抵抗素子と同様の構成の抵抗素子を有している。つまり、抵抗101a2に含まれる抵抗素子265、266および267のいずれかと同じ構成の2つの抵抗素子第2の種類の抵抗素子101a6_2と、抵抗101a1に含まれる抵抗素子255、256および257のいずれかと同じ構成の2つの抵抗素子第1の種類の抵抗素子101a5_2とを有している。検出回路ユニット102_4aは、自励発振回路101の発振周波数調整回路101aの抵抗101a1および101a2で使用している2種類の異なる抵抗素子と同様の構成の抵抗素子を有している。つまり、抵抗101a2に含まれる抵抗素子265、266および267のいずれかと同じ構成の2つの抵抗素子第2の種類の抵抗素子101a8_1と、抵抗101a1に含まれる抵抗素子255、256および257のいずれかと同じ構成の2つの抵抗素子第1の種類の抵抗素子101a7_1とを有している。検出回路ユニット102_4bも同様に、自励発振回路101の発振周波数調整回路101aの抵抗101a1および101a2で使用している2種類の異なる抵抗素子と同様の構成の抵抗素子を有している。つまり、抵抗101a2に含まれる抵抗素子265、266および267のいずれかと同じ構成の2つの抵抗素子第2の種類の抵抗素子101a8_2と、抵抗101a1に含まれる抵抗素子255、256および257のいずれかと同じ構成の2つの抵抗素子第1の種類の抵抗素子101a7_2とを有している。図13は、本変形例における特性変動検出回路102_1、102_2、102_3および102_4の内部動作を説明するための図である。図13では、抵抗素子101a1_1および101a2_1の抵抗値の比率と、抵抗素子101a3_1および101a4_1の抵抗値の比率と、抵抗素子101a5_1および101a6_1の抵抗値の比率と、抵抗素子101a7_1および101a8_1の抵抗値の比率と、抵抗素子101a2_2および101a1_2の抵抗値の比率と、抵抗素子101a4_2および101a3_2の抵抗値の比率と、抵抗素子101a6_2および101a5_2の抵抗値の比率と、抵抗素子101a8_2および101a7_2の抵抗値の比率と、分圧出力電圧102_1c、102_1d、102_2c、102_2d、102_3c、102_3d、102_4c、102_4d、102_1f、102_1g、102_2f、102_2g、102_3f、102_3g、102_4fおよび102_4gと、コンパレータ102_1b1の出力102_1eと、コンパレータ102_1b2の出力102_1hと、コンパレータ102_2b1の出力102_2eと、コンパレータ102_2b2の出力102_2hと、コンパレータ102_3b1の出力102_3eと、コンパレータ102_3b2の出力102_3hと、コンパレータ102_4b1の出力102_4eと、コンパレータ102_4b2の出力102_4hとが、初期設定状態図13のA、-方向0.003変動状態図13のB、-方向0.006変動状態図13のC、-方向0.009変動状態図13のD、方向0.003変動状態図13のE、方向0.006変動状態図13のFおよび方向0.009変動状態図13のGのそれぞれで示されている。なお、初期設定状態とは、自励発振回路を内蔵した半導体集積回路をパッケージ封止し組み立てた時期、具体的には製品出荷時などの所定の時期の状態である。そして、-方向0.003変動状態とは初期状態から抵抗値特性変動検出回路102_1、102_2、102_3および102_4の特性の異なる2種類の抵抗素子のいずれか一方の抵抗値の比率が-方向に0.003変動した状態であり、方向0.003変動状態とは初期状態から抵抗値特性変動検出回路102_1、102_2、102_3および102_4の特性の異なる2種類の抵抗素子のいずれか他方の抵抗値の比率が方向に0.003変動した状態である。同様に、-方向0.006変動状態とは初期状態から抵抗値が-方向に0.006変動した状態であり、方向0.006変動状態とは初期状態から抵抗値が方向に0.006変動した状態である。-方向0.009変動状態とは初期状態から抵抗値が-方向に0.009変動した状態であり、方向0.009変動状態とは初期状態から抵抗値が方向に0.009変動した状態である。初期設定状態において、特性変動検出回路102_1の抵抗素子101a1_1および101a2_1の抵抗値の比率を1.001:0.999に設定すると、分圧出力電圧102_1cが0.4995、分圧出力電圧102_1dが0.5005となる。その結果、コンパレータ102_1b1の出力102_1eが1となる。初期設定状態において、特性変動検出回路102_1の抵抗素子101a1_2および101a2_2の抵抗値の比率を0.999:1.001に設定すると、分圧出力電圧102_1fが0.5005、分圧出力電圧102_1gが0.4995となる。その結果、コンパレータ102_1b2の出力102_1hが0となる。特性変動検出回路102_2の抵抗素子101a3_1および101a4_1の抵抗値の比率を1.002:0.998に設定すると、分圧出力電圧102_2cが0.499、分圧出力電圧102_2dが0.501となる。その結果、コンパレータ102_2b1の出力102_2eが1となる。初期設定状態において、特性変動検出回路102_2の抵抗素子101a3_2および101a4_2の抵抗値の比率を0.998:1.002に設定すると、分圧出力電圧102_2fが0.501、分圧出力電圧102_2gが0.499となる。その結果、コンパレータ102_2b2の出力102_2hが0となる。特性変動検出回路102_3の抵抗素子101a5_1および101a6_1の抵抗値の比率を1.003:0.997に設定すると、分圧出力電圧102_3cが0.4985、分圧出力電圧102_3dが0.5015となる。その結果、コンパレータ102_3b1の出力102_3eが1となる。初期設定状態において、特性変動検出回路102_3の抵抗素子101a5_2および101a6_2の抵抗値の比率を0.997:1.003に設定すると、分圧出力電圧102_3fが0.5015、分圧出力電圧102_3gが0.4985となる。その結果、コンパレータ102_3b2の出力102_3hが0となる。特性変動検出回路102_4の抵抗素子101a7_1および101a8_1の抵抗値の比率を1.004:0.996に設定すると、分圧出力電圧102_4cが0.498、分圧出力電圧102_4dが0.502となる。その結果、コンパレータ102_4b1の出力102_4eが1となる。初期設定状態において、特性変動検出回路102_4の抵抗素子101a7_2および101a8_2の抵抗値の比率を0.996:1.004に設定すると、分圧出力電圧102_4fが0.502、分圧出力電圧102_4gが0.498となる。その結果、コンパレータ102_4b2の出力102_4hが0となる。初期設定状態における比較値を特性変動検出回路102_1、102_2、102_3および102_4の順で出力し、出力102_1e、102_2e、102_3e、102_4e、102_1h、102_2h、102_3hおよび102_hの順で8ビットの信号を構成すると信号は11110000となって制御部103に入力される。ここで、抵抗値の比率が初期設定状態から0.003小さくなった場合、図13のBに示されるように、01110000の信号が制御部103に入力される。また、抵抗値の比率が初期設定状態から0.006小さくなった場合、図13のCに示されるように、00010000の信号が制御部103に入力される。また、抵抗値の比率が初期設定状態から0.009小さくなった場合、図13のDに示されるように、00000000の信号が制御部103に入力される。一方、抵抗値の比率が初期設定状態から0.003大きくなった場合、図13のEに示されるように、11111000の信号が制御部103に入力される。また、抵抗値の比率が初期設定状態から0.006大きくなった場合、図13のFに示されるように、11111100の信号が制御部103に入力される。また、抵抗値の比率が初期設定状態から0.009大きくなった場合、図13のGに示されるように、11111111の信号が制御部103に入力される。図14Aは、本変形例における特性変動検出回路102_1、102_2、102_3および102_4の詳細な構成を示す図である。図14Aに示されるように、抵抗素子101a1_1、101a2_2、101a3_1、101a4_2、101a5_1、101a6_2、101a7_1および101a8_2がP型抵抗素子であり、その抵抗層がP型拡散層により構成されている。抵抗素子101a2_1、101a1_2、101a4_1、101a3_2、101a6_1、101a5_2、101a8_1および101a7_2がN型抵抗素子であり、その抵抗層がN型拡散層により構成されている。なお、図14Bに示されるように、抵抗素子101a1_1、101a2_2、101a3_1、101a4_2、101a5_1、101a6_2、101a7_1および101a8_2がN型抵抗素子であり、抵抗素子101a2_1、101a1_2、101a4_1、101a3_2、101a6_1、101a5_2、101a8_1および101a7_2がP型抵抗素子であってもよい。これにより、抵抗素子101a1_1、101a2_2、101a3_1、101a4_2、101a5_1、101a6_2、101a7_1および101a8_2と抵抗素子101a2_1、101a1_2、101a4_1、101a3_2、101a6_1、101a5_2、101a8_1および101a7_2とが抵抗値の変動について図5に示されるような相関を持つ。よって、製品出荷後に、自励発振回路101の抵抗素子の抵抗値が変化したときでも、抵抗値の微小な変動を検出することができる。図15は、特性変動検出回路102_1、102_2、102_3および102_4つまり検出回路ユニット102_1a、102_1b、102_2a、102_2b、102_3a、102_3b、102_4aおよび102_4bのそれぞれから独立に出力された8ビット信号により自励発振回路101の発振周波数調整を実施するフローを示す図である。特性変動検出回路102_1、102_2、102_3および102_4の出力から構成される8ビットの信号が制御部103にデジタル信号として入力される。この入力されたデジタル信号は制御部103の変換テーブル103aにより予め設定された記憶部104のアドレスに変換され、記憶部104の指定されたアドレスに記載された4ビットの発振周波数調整値が発振周波数調整回路101aに入力されることで、自励発振回路101の発振周波数が決定される。以上のように、本変形例の周波数自動調整機能付自励発振回路によれば、特性変動検出回路102_1、102_2、102_3および102_4により検出された情報を発振周波数調整回路101aへ反映させる構成により、製品出荷後においても安定に調整された発振周波数を保持することができる。また、4つの特性変動検出回路102_1、102_2、102_3および102_4が備えられ、それぞれには抵抗値の比が変えられた抵抗素子の組が設けられるため、抵抗値の変化の方向だけでなく変化量を検出することができる。従って、微小な変化量毎に詳細に自励発振回路101の発振周波数を変更することができる。変形例2本実施形態の変形例2に係る周波数自動調整機能付自励発振回路について本実施形態と異なる点を中心に説明する。図16Aは、本変形例における特性変動検出回路102_1の詳細な構成を示す図である。図16Aにおいて、特性変動検出回路102_1の1組の抵抗素子は、異なる導電型でなく、異なる不純物濃度の拡散層より構成される異なる抵抗素子を含んでいる点で本実施形態と異なっている。つまり、抵抗素子101a1_1および101a2_2が不純物濃度Aの抵抗素子であり、その抵抗層が不純物濃度Aの拡散層により構成され、抵抗素子101a2_1および101a1_2が不純物濃度Aと異なる不純物濃度Bの抵抗素子であり、その抵抗層が不純物濃度Bの拡散層により構成されている点で本実施形態と異なっている。不純物濃度を調整して拡散層を形成することで抵抗値が応力の変化に対して逆方向に異なる変化量で変化する拡散層を形成できる。なお、図16Bに示されるように、抵抗素子101a1_1および101a2_2が不純物濃度Bの抵抗素子であり、抵抗素子101a2_1および101a1_2が不純物濃度Aの抵抗素子であってもよい。ここで、図16Aの構成を変形例1の周波数自動調整機能付自励発振回路に適用した場合、特性変動検出回路102_1、102_2、102_3および102_4は図17Aに示される構成となる。つまり、抵抗素子101a1_1、101a2_2、101a3_1、101a4_2、101a5_1、101a6_2、101a7_1および101a8_2が不純物濃度Aの拡散層より構成され、抵抗素子101a2_1、101a1_2、101a4_1、101a3_2、101a6_1、101a5_2、101a8_1および101a7_2が不純物濃度Bの拡散層より構成されるものとなる。また、図16Bの構成を変形例1の周波数自動調整機能付自励発振回路に適用した場合、特性変動検出回路102_1、102_2、102_3および102_4は図17Bに示される構成となる。つまり、抵抗素子101a1_1、101a2_2、101a3_1、101a4_2、101a5_1、101a6_2、101a7_1および101a8_2が不純物濃度Bの拡散層で構成され、抵抗素子101a2_1、101a1_2、101a4_1、101a3_2、101a6_1、101a5_2、101a8_1および101a7_2が不純物濃度Aの拡散層で構成されるものとなる。以上のように、本変形例の周波数自動調整機能付自励発振回路によれば、抵抗素子101a1_1、101a2_2、101a3_1、101a4_2、101a5_1、101a6_2、101a7_1および101a8_2と抵抗素子101a2_1、101a1_2、101a4_1、101a3_2、101a6_1、101a5_2、101a8_1および101a7_2とが抵抗値の変動について図5に示されるような相関を持つ。よって、製品出荷後に、自励発振回路101の抵抗素子の抵抗値が変化したときでも、抵抗値の微小な変動を検出することができる。第2の実施形態本発明の第2の実施形態の周波数自動調整機能付自励発振回路について第1の実施形態と異なる点を中心に説明する。図18は、本実施形態における周波数自動調整機能付自励発振回路の構成を示す図である。図18において、周波数自動調整機能付自励発振回路は、基準信号を生成する基準信号生成回路101bと、基準信号の周波数を調整する発振周波数調整回路101aとを有する自励発振回路101と、互いに特性の異なる1組の抵抗素子を含み、1組の抵抗素子の抵抗値の変化の違いにより自励発振回路101の周辺状態を検出し、検出された周辺状態を示す信号を出力する特性変動検出回路102_1と、特性変動検出回路102_1の出力信号に基づいて発振周波数調整回路101aによる周波数調整を制御する制御部103とを備える。周波数自動調整機能付自励発振回路は、記憶部106が、出荷検査時所定の時期の特性変動検出回路102_1の出力信号である出荷時検出信号第1信号104cと出荷後検査時所定の時期より後の時期の特性変動検出回路102_1の出力信号である出荷後検出信号第2信号との演算結果と、基準信号の発振周波数調整値とが対応付けられた発振周波数調整テーブル第2テーブル104bと、出荷時検出信号104cと、出荷時検出信号104cと対応付けられた基準信号の発振周波数調整値104dとを保持する点で第1の実施形態と異なる。従って、制御部103は、出荷後検査時において、出荷時検出信号104cと出荷後検出信号との演算を行い、演算の結果に対応する発振周波数調整値を発振周波数調整テーブル104bから抽出し、抽出された発振周波数調整値に基づいて発振周波数調整回路101aによる周波数調整を制御し、出荷検査時において、出荷時検出信号104cと対応付けられた基準信号の周波数の発振周波数調整値104dに基づいて発振周波数調整回路101aによる周波数調整を制御する。言い換えると、周波数自動調整機能付自励発振回路は、記憶部106が、出荷検査時の特性変動検出回路102_1の出力値デジタル信号である出荷時検出信号104cが格納された出荷検査時特性変動検出記録記憶部106cと、出荷検査後の特性変動検出回路102_1の出力値と出荷時検出信号104cとの演算結果毎に発振周波数調整値が対応付けられた発振周波数調整テーブル104bが格納された変動周波数補正値変換テーブル記憶部106aと、出荷検査時に発振周波数調整回路101aに入力する発振周波数調整値104dが格納された出荷検査時発振周波数調整値記憶部106bとを有する点で第1の実施形態と異なる。従って、制御部103は、特性変動検出回路102_1から出力された出荷時検出信号104cを出荷検査時に出荷検査時特性変動検出記録記憶部106cに入力する機能と、出荷検査後に特性変動検出回路102_1から出力された出荷後検出信号と出荷検査時特性変動検出記録記憶部106cの出荷時検出信号104cとを演算し、演算結果に対応する発振周波数調整値を発振周波数調整テーブル104bから抽出し、抽出された発振周波数調整値と出荷検査時発振周波数調整値記憶部106bの発振周波数調整値との演算処理を行い、演算結果を発振周波数調整回路101aへ入力する機能とを有する。ここで、制御部103は、出荷検査時以降の一定期間毎例えば、秒、分又は日単位の期間毎に、出荷時検出信号104cと出荷後検出信号との演算を行い、演算の結果に対応する発振周波数調整値を発振周波数調整テーブル104bから抽出し、抽出された発振周波数調整値に基づいて発振周波数調整回路101aによる周波数調整を制御する。言い換えると、制御部103は、リアルタイムで特性変動検出回路102_1の状態を検出して自励発振回路101の周波数調整を行う。図18の周波数自動調整機能付自励発振回路について、以下でその詳細を説明する。なお、自励発振回路101および特性変動検出回路102_1については、第1の実施形態と同じなので説明を省略する。図19は、本実施形態における特性変動検出回路102_1から出力されたデジタル信号により自励発振回路101の発振周波数調整を実施するフローを示す図である。出荷検査時においては、特性変動検出回路102_1のコンパレータ102_1b1の出力102_1eの値とコンパレータ102_1b2の出力102_1hの出力の値とが制御部103にデジタル信号として入力され、入力されたデジタル信号は制御部103で2ビットの信号として検出される。この検出信号は、制御部103の変換テーブル103bにより予め設定された記憶部106のアドレスに対応付けられ、このアドレスの出荷検査時特性変動検出記録記憶部106cに出荷時検出信号104cとして格納される。また、自励発振回路101の所望の発振周波数を実現する発振周波数調整値104dが出荷時検出信号104cに対応付けて4ビットの信号で出荷検査時発振周波数調整値記憶部106bに格納される。出荷検査後の周波数自動調整機能付自励発振回路の動作時においては、特性変動検出回路102_1のコンパレータ102_1b1の出力102_1eの値とコンパレータ102_1b2の出力102_1hの値とが制御部103にデジタル信号として入力され、入力されたデジタル信号は制御部103で2ビットの信号として検出される。この検出信号は出荷後検出信号として出荷時検出信号104cとの間で制御部103により演算処理される。この演算結果は制御部103の変換テーブル103cにより予め設定された変動周波数補正値変換テーブル記憶部106aのアドレスに変換される。そして、制御部103は、この変動周波数補正値変換テーブル記憶部106aの指定されたアドレスに格納された4ビットの発振周波数調整値と出荷検査時発振周波数調整値記憶部106bに格納されている4ビットの発振周波数調整値104dとを変動周波数補正値変換テーブル記憶部106aの指定されたアドレスに格納された加減選択信号に基づいて加算もしくは減算の演算処理し、演算結果を発振周波数調整回路101aに入力して、自励発振回路101の発振周波数を決定する。以上のように、本実施形態の周波数自動調整機能付自励発振回路によれば、特性変動検出回路102_1により検出された情報を発振周波数調整回路101_aへ反映させる構成により、製品出荷後においても安定に調整された発振周波数を保持することができる。また、出荷検査時発振周波数調整値記憶部106bに出荷検査時の発振周波数調整値104dが格納され、さらに出荷検査時の特性変動検出回路102_1の出力が出荷検査時特性変動検出記録記憶部106cに格納される。従って、自励発振回路101内で使用している特性の異なる複数種類の抵抗素子の抵抗値のばらつきを吸収することができ、特性の異なる複数種類の抵抗素子の抵抗値のばらつきによる発振周波数調整値の誤差を無くすことができる。また、リアルタイムに発振周波数が補正されるため、発振周波数が不安定になるのを抑えることができる。なお、本実施形態の周波数自動調整機能付自励発振回路において、変形例2のように特性変動検出回路102_1の1組の抵抗素子が異なる不純物濃度の拡散層より構成されてもよい。変形例3本実施形態の変形例3に係る周波数自動調整機能付自励発振回路について本実施形態と異なる点を中心に説明する。図20は、本変形例における周波数自動調整機能付自励発振回路の構成を示す図である。図20において、周波数自動調整機能付自励発振回路は、基準信号を生成する基準信号生成回路101bと、基準信号の周波数を調整する発振周波数調整回路101aとを有する自励発振回路101と、互いに特性の異なる1組の抵抗素子を含み、1組の抵抗素子の抵抗値の変化の違いにより自励発振回路101の周辺状態を検出し、検出された周辺状態を示す信号を出力する特性変動検出回路102_1、102_2、102_3および102_4と、特性変動検出回路102_1、102_2、102_3および102_4の出力信号に基づいて発振周波数調整回路101aによる周波数調整を制御する制御部103とを備える。周波数自動調整機能付自励発振回路は、出荷時検出信号104cと出荷後検出信号との演算結果と、基準信号の発振周波数調整値とが対応付けられた発振周波数調整テーブル104bと、出荷時検出信号104cと、出荷時検出信号104cと対応付けられた基準信号の発振周波数調整値104dとを保持する記憶部106を備える。従って、制御部103は、出荷後検査時において、出荷時検出信号104cと出荷後検出信号との演算を行い、演算の結果に対応する発振周波数調整値を発振周波数調整テーブル104bから抽出し、抽出された発振周波数調整値に基づいて発振周波数調整回路101aによる周波数調整を制御し、出荷検査時において、出荷時検出信号104cと対応付けられた基準信号の周波数の発振周波数調整値104dに基づいて発振周波数調整回路101aによる周波数調整を制御する。本変形例の周波数自動調整機能付自励発振回路は、複数の特性変動検出回路102_1、102_2、102_3および102_4を備え、複数の特性変動検出回路102_1、102_2、102_3および102_4では、1組の抵抗素子の抵抗値の比が異なり、複数の特性変動検出回路102_1、102_2、102_3および102_4は、個別に、自励発振回路101の周辺状態を検出し、検出された周辺状態を示す信号を出力する、という点で本実施形態の構成と異なる。言い換えると、複数の特性変動検出回路102_1、102_2、102_3および102_4が備えられ、発振周波数調整テーブル104bでは、特性変動検出回路102_1の出力値、特性変動検出回路102_2の出力値、特性変動検出回路102_3の出力値および特性変動検出回路102_4の出力値の組み合わせと出荷時検出信号104cとの演算結果毎に周波数の調整値が対応付けられている、という点で本実施形態の構成と異なる。図20の周波数自動調整機能付自励発振回路について、以下でその詳細を説明する。なお、自励発振回路101の動作については、第1の実施形態と同じなので説明を省略する。また、特性変動検出回路102_1、102_2、102_3および102_4の動作については、変形例1と同じなので説明を省略する。図21は、本変形例における特性変動検出回路102_1、102_2、102_3および102_4つまり検出回路ユニット102_1a、102_1b、102_2a、102_2b、102_3a、102_3b、102_4aおよび102_4bのそれぞれから独立に出力されたデジタル信号により自励発振回路101の発振周波数調整を実施するフローを示す図である。出荷検査時においては、特性変動検出回路102_1、102_2、102_3および102_4の出力102_1e、102_1h、102_2e、102_2h、102_3e、102_3h、102_4eおよび102_4hの値が制御部103にデジタル信号として入力され、入力されたデジタル信号は制御部103で8ビットの信号として検出される。この検出信号は、制御部103の変換テーブル103bにより予め設定された記憶部106のアドレスに対応付けられ、このアドレスの出荷検査時特性変動検出記録記憶部106cに出荷時検出信号104cとして格納される。また、自励発振回路101の所望の発振周波数を実現する発振周波数調整値104dが出荷時検出信号104cに対応付けて4ビットの信号で出荷検査時発振周波数調整値記憶部106bに格納される。出荷検査後の周波数自動調整機能付自励発振回路の動作時においては、特性変動検出回路102_1、102_2、102_3および102_4の出力102_1e、102_1h、102_2e、102_2h、102_3e、102_3h、102_4eおよび102_4hの値が制御部103にデジタル信号として入力され、入力されたデジタル信号は制御部103で8ビットの信号として検出される。この検出信号は、出荷後検出信号として出荷時検出信号104cとの間で制御部103により演算処理される。この演算結果は制御部103の変換テーブル103cにより予め設定された変動周波数補正値変換テーブル記憶部106aのアドレスに変換される。そして、制御部103は、この変動周波数補正値変換テーブル記憶部106aの指定されたアドレスに格納された4ビットの発振周波数調整値と出荷検査時発振周波数調整値記憶部106bに格納されている4ビットの発振周波数調整値104dとを変動周波数補正値変換テーブル記憶部106aの指定されたアドレスに格納された加減選択信号に基づいて加算もしくは減算の演算処理し、演算結果を発振周波数調整回路101aに入力して、自励発振回路101の発振周波数を決定する。以上のように、本変形例の周波数自動調整機能付自励発振回路によれば、特性変動検出回路102_1、102_2、102_3および102_4により検出された情報を発振周波数調整回路101_aへ反映させる構成により、製品出荷後においても安定に調整された発振周波数を保持することができる。また、出荷検査時発振周波数調整値記憶部106bに出荷検査時の発振周波数調整値104dが格納され、さらに出荷検査時の特性変動検出回路102_1、102_2、102_3および102_4の出力が出荷検査時特性変動検出記録記憶部106cに格納される。従って、自励発振回路101内で使用している特性の異なる複数種類の抵抗素子の抵抗値のばらつきを吸収することができ、特性の異なる複数種類の抵抗素子の抵抗値のばらつきによる発振周波数調整値の誤差を無くすことができる。さらに、検出回路ユニット102_1a、102_1b、102_2a、102_2b、102_3a、102_3b、102_4aおよび102_4bのそれぞれの1組の抵抗素子が抵抗値の変動について図5に示されるような相関を持つ。従って、製品出荷後に、自励発振回路101の抵抗素子の抵抗値が変化したときでも、抵抗値の微小な変動を検出することができる。変化量毎に詳細に発振周波数調整回路101aへ反映させる構成により、製品出荷後においても安定に調整された発振周波数を保持することができる。第3の実施形態本発明の第3の実施形態に係る周波数自動調整機能付自励発振回路について第2の実施形態と異なる点を中心に説明する。図22は、本実施形態における周波数自動調整機能付自励発振回路の構成を示す図である。図22において、周波数自動調整機能付自励発振回路は、基準信号を生成する基準信号生成回路101bと、基準信号の周波数を調整する発振周波数調整回路101aとを有する自励発振回路101と、互いに特性の異なる1組の抵抗素子を含み、1組の抵抗素子の抵抗値の変化の違いにより自励発振回路101の周辺状態を検出し、検出された周辺状態を示す信号を出力する特性変動検出回路102_1と、特性変動検出回路102_1の出力信号に基づいて発振周波数調整回路101aによる周波数調整を制御する制御部103とを備える。周波数自動調整機能付自励発振回路は、制御部103が、出荷検査時以降の一定期間後例えば、秒、分又は日単位の期間後に、出荷時検出信号104cと出荷後検出信号との演算を行い、演算の結果に対応する発振周波数調整値を発振周波数調整テーブル104bから抽出し、抽出された発振周波数調整値に基づいて発振周波数調整回路101aによる周波数調整を制御する点で第2の実施形態と異なる。言い換えると、制御部103が、変動周波数補正値変換テーブル記憶部106aからの出力と発振周波数調整値104dとの演算処理結果が入力されて保持されるラッチ回路と、カウンタとを有し、カウンタにより一定時間毎にラッチ回路に記憶したデータを発振周波数調整回路101aへ入力する点で第2の実施形態と異なる。図22の周波数自動調整機能付自励発振回路について、以下でその詳細を説明する。なお、自励発振回路101および特性変動検出回路102_1については、第1の実施形態と同じなので説明を省略する。図23は、本実施形態における特性変動検出回路102_1から出力されたデジタル信号により自励発振回路101の発振周波数調整を実施するフローを示す図である。出荷検査時においては、特性変動検出回路102_1のコンパレータ102_1b1の出力102_1eの値とコンパレータ102_1b2の出力102_1hの値とが制御部103にデジタル信号として入力され、入力されたデジタル信号は制御部103で2ビットの信号として検出される。この検出信号は、制御部103の変換テーブル103bにより予め設定された記憶部106のアドレスに対応付けられ、このアドレスの出荷検査時特性変動検出記録記憶部106cに出荷時検出信号104cとして格納される。また、自励発振回路101の所望の発振周波数を実現する発振周波数調整値104dが出荷時検出信号104cに対応付けて4ビットの信号で出荷検査時発振周波数調整値記憶部106bに格納される。出荷検査後の周波数自動調整機能付自励発振回路の動作時においては、特性変動検出回路102_1のコンパレータ102_1b1の出力102_1eの値とコンパレータ102_1b2の出力102_1hの値とが制御部103にデジタル信号として入力され、入力されたデジタル信号は2ビットの信号として検出される。この検出信号は出荷後検出信号として出荷時検出信号104cとの間で制御部103により演算処理される。この演算結果は制御部103の変換テーブル103cにより予め設定された変動周波数補正値変換テーブル記憶部106aのアドレスに変換される。そして、制御部103は、この変動周波数補正値変換テーブル記憶部106aの指定されたアドレスに格納された4ビットの発振周波数調整値と出荷検査時発振周波数調整値記憶部106bに格納している4ビットの発振周波数調整値104dとを変動周波数補正値変換テーブル記憶部106abの指定されたアドレスに格納された加減選択信号に基づいて加算もしくは減算の演算処理し、演算結果をラッチ回路に入力し、カウンタにより一定時間毎に発振周波数調整回路101aに入力して、自励発振回路101の発振周波数を決定する。以上のように、本実施形態の周波数自動調整機能付自励発振回路によれば、特性変動検出回路102_1により検出された情報を発振周波数調整回路101_aへ反映させる構成により、製品出荷後においても安定に調整された発振周波数を保持することができる。なお、本実施形態の周波数自動調整機能付自励発振回路において、変形例2のように特性変動検出回路102_1の1組の抵抗素子が異なる不純物濃度の拡散層より構成されてもよい。また、変形例3のような複数の特性変動検出回路を備える構成が適用されてもよい。以上、本発明の周波数自動調整機能付自励発振回路について、実施の形態に基づいて説明したが、本発明は、これらの実施の形態に限定されるものではない。本発明の要旨を逸脱しない範囲内で当業者が思いつく各種変形を施したものも本発明の範囲内に含まれる。また、発明の趣旨を逸脱しない範囲で、複数の実施の形態における各構成要素を任意に組み合わせてもよい。例えば、上記実施形態の周波数自動調整機能付自励発振回路において、発振周波数調整回路101aは、図24に示されるように、コンパレータ230の入力と基準電圧との間に設けられてもよい。また、上記実施形態の周波数自動調整機能付自励発振回路において、特性変動検出回路102_1の1組の抵抗素子は、自身への応力の変化に対して異なる方向かつ異なる変化率で抵抗値が変化する素子であるとした。しかし、特性変動検出回路102_1の1組の抵抗素子は、自身への応力の変化に対して単に異なる方向に抵抗値が変化する素子であってもよいし、単に異なる変化率で抵抗値が変化する素子であってもよい。また、特性変動検出回路102_1の1組の抵抗素子は、自身にかかる熱の変化に対して異なる抵抗値の変化を示す素子、例えば正負の逆の熱特性を持つ素子であってもよい。この場合には、自励発振回路101周辺で発生する熱を検出、つまり自励発振回路101周辺の熱による自励発振回路101の抵抗素子の抵抗値の変化を検出し、この変化に基づく基準信号の周波数の変化を抑えるように発振周波数調整回路101aを制御することができる。また、上記実施形態の周波数自動調整機能付自励発振回路は半導体集積回路に備えられ、同じく半導体集積回路に備えられる半導体内部回路に、周波数調整された周波数自動調整機能付自励発振回路の基準信号が供給されてもよい。