"不平衡信号を入出力する不平衡端子と、平衡信号を入出力する第1平衡端子および第2平衡端子からなる一対の平衡端子とを、備えた不平衡-平衡変換回路素子であって、前記不平衡端子と前記第1平衡端子との間に直列接続された第1インダクタと、前記不平衡端子と前記第2平衡端子との間に直列接続された第1キャパシタと、前記第1インダクタの前記第1平衡端子側と、前記第1キャパシタの前記第2平衡端子側との間に接続されたインダクタまたはキャパシタから構成されるインピーダンス調整素子と、を備えた不平衡-平衡変換回路素子。請求項1に記載の不平衡-平衡変換回路素子であって、複数の誘電体層を積層してなる積層体を備え、前記第1インダクタ、前記第1キャパシタ、および前記インピーダンス調整素子は、前記積層体の前記複数の誘電体層に形成された電極パターンによって形成されており、前記第1インダクタおよび前記インピーダンス調整素子は、前記第1キャパシタと前記積層体の実装面との間に配設されている、不平衡-平衡変換回路素子。請求項2に記載の不平衡-平衡変換回路素子であって、前記第1インダクタと前記第1キャパシタとの接続点と、前記不平衡端子との間に直列接続された直流成分除去用キャパシタを備え、該直流成分除去用キャパシタは、前記複数の誘電体層に形成された前記電極パターンで形成されており、前記第1インダクタおよび前記インピーダンス調整素子は、前記直流成分除去用キャパシタと前記積層体の実装面との間に配設されている、不平衡-平衡変換回路素子。請求項1乃至請求項3のいずれかに記載の不平衡-平衡変換回路素子であって、直流電圧を印加する直流電圧印加端子を備え、該直流電圧印加端子は、前記第1インダクタおよび前記第1キャパシタに接続されている、不平衡-平衡変換回路素子。請求項1乃至請求項4のいずれかに記載の不平衡-平衡変換回路素子であって、前記第1平衡端子または前記第2平衡端子を、グランドへ接続するフィルタ特性調整素子を備え、前記インピーダンス調整素子がインダクタであれば、前記フィルタ特性調整素子は、前記第1平衡端子をグランドへ接続するキャパシタからなり、前記インピーダンス調整素子がキャパシタであれば、前記フィルタ特性調整素子は、前記第2平衡端子をグランドへ接続するインダクタからなる、不平衡-平衡変換回路素子。請求項1乃至請求項5のいずれかに記載の不平衡-平衡変換回路素子であって、前記第1インダクタにおける該第1インダクタと前記第1キャパシタとの接続点側の端部をグランドに接続する第2キャパシタを備える、不平衡-平衡変換回路素子。しかしながら、図1に示すような従来の不平衡-平衡変換回路素子10Pでは、RF半導体ICに接続する場合に、インピーダンスの位相成分に対する整合を行うことが困難である。このため、従来のRFフロントエンドモジュールは、図2に示す回路構成を有する必要がある。図2は、従来のRFフロントエンドモジュールの回路構成図である。図2に示すように、従来のRFフロントエンドモジュールは、上述の不平衡-平衡変換回路素子10P、アンテナ800、整合回路802、RF半導体IC803を備える。不平衡-平衡変換回路素子10Pの不平衡端子PUBには、アンテナ800が接続されている。不平衡-平衡変換回路素子10Pの第1平衡端子PB1および第2平衡端子PB2からなる平衡端子には、整合回路802を介して、RF半導体IC803が接続されている。整合回路802は、第1平衡端子PB1に対して、シリーズ接続されるインダクタおよびシャント接続されるキャパシタと、第2平衡端子PB2に対して、シリーズ接続されるインダクタおよびシャント接続されるキャパシタと、を備える。このため、不平衡-平衡変換回路素子10Pが集中定数型であって、小型化が可能であっても、整合回路802をさらに必要とするため、RFフロントエンドモジュールとしての小型化が阻害される。また、整合回路802による不平衡-平衡変換回路素子10PとRF半導体IC903との間の整合は取れるものの、整合回路802を必要とする分だけ、RFフロントエンドモジュールとしての挿入損失は、若干低下してしまう。したがって、本発明の目的は、整合時に入力インピーダンスの位相成分を調整する必要がある素子に対して接続する場合であっても、整合回路を別途必要とせず、小型化が容易であり、低損失な信号伝送が可能な不平衡-平衡変換回路を提供することにある。この発明は、不平衡信号を入出力する不平衡端子と、平衡信号を入出力する第1平衡端子および第2平衡端子からなる一対の平衡端子とを、備えた不平衡-平衡変換回路素子に関するものであり、第1インダクタ、第1キャパシタ、およびインピーダンス調整素子を備える。第1インダクタは、不平衡端子と第1平衡端子との間に直列接続されている。第1キャパシタは、不平衡端子と第2平衡端子との間に直列接続されている。インピーダンス調整素子は、第1インダクタの第1平衡端子側と、第1キャパシタの第2平衡端子側との間に接続されたインダクタまたはキャパシタからなる。この構成では、第1インダクタを含む第1平衡端子側の回路と、第1キャパシタを含む第2平衡端子側の回路の双方に接続するインピーダンス調整素子を備えることで、第1平衡端子側の回路と第2平衡端子側の回路とを同時に同じ位相量で回転させることができる。これにより、第1平衡端子と第2平衡端子とからなる平衡端子の出力インピーダンスの位相成分を、インピーダンス調整素子の素子値によって調整することが可能になる。この際、多数の回路素子を用いる必要はなく、インピーダンス調整素子として単体のインダクタもしくはキャパシタを用いるだけで、十分な位相回転量が得られ、取り得る位相範囲を広くすることができる。また、この発明の不平衡-平衡変換回路素子は、次の構成であることが好ましい。不平衡-平衡変換回路素子は、複数の誘電体層を積層してなる積層体からなる。第1インダクタ、第1キャパシタ、およびインピーダンス調整素子は、積層体の複数の誘電体層に形成された電極パターンによって形成されている。第1インダクタおよびインピーダンス調整素子は、第1キャパシタと積層体の実装面との間に配設されている。言い換えれば、積層方向に沿って、第1キャパシタは、第1インダクタおよびインピーダンス調整素子の形成領域を挟んで積層体の実装面と反対側に配設されている。この構成では、グランドに接続しない第1キャパシタが、実装面から遠く配置されることで、当該実装面やその近接層に通常形成されるグランド電極と、第1キャパシタを構成する対向電極との距離を、積層体内において広く取ることができる。これにより、グランド電極と第1キャパシタとの間に生じる寄生キャパシタンスが抑制され、挿入損失を改善することができる。また、この発明の不平衡-平衡変換回路素子は、次の構成であることが好ましい。この不平衡-平衡変換回路素子は、第1インダクタと第1キャパシタとの接続点と、不平衡端子との間に直列接続された直流成分除去用キャパシタを備える。直流成分除去用キャパシタは、複数の誘電体層に形成された電極パターンで形成されている。第1インダクタおよびインピーダンス調整素子は、直流成分除去用キャパシタと積層体の実装面との間に配設されている。言い換えれば、積層方向に沿って、直流成分除去用キャパシタは、第1インダクタおよびインピーダンス調整素子の形成領域を挟んで積層体の実装面と反対側に配設されている。この構成では、不平衡端子へ直列接続されるグランドへ直接接続しない直流成分除去用キャパシタの寄生キャパシタンスも抑制できる。これにより、直流成分除去用キャパシタを備える構成であっても、挿入損失を改善することができる。また、この発明の不平衡-平衡変換回路素子では、直流電圧を印加する直流電圧印加端子を備え、該直流電圧印加端子が第1インダクタおよび第1キャパシタに接続されていることが好ましい。この構成では、第1平衡端子および第2平衡端子からなる一対の平衡端子へ、直流成分を供給することができる。すなわち、後段のRF半導体ICへ直流電圧を供給することができる。また、この発明の不平衡-平衡変換回路素子は、次の構成であることが好ましい。この不平衡-平衡変換回路素子は、第1平衡端子または第2平衡端子を、グランドへ接続するフィルタ特性調整素子を備える。この際、インピーダンス調整素子がインダクタであれば、フィルタ特性調整素子は、第1平衡端子をグランドへ接続するキャパシタからなる。インピーダンス調整素子がキャパシタであれば、フィルタ特性調整素子は、第2平衡端子をグランドへ接続するインダクタからなる。この構成では、フィルタ特性調整素子を備えることで、インピーダンス調整のみでなく、不平衡-平衡変換回路素子のフィルタ特性を、容易且つ簡素な構成で、適宜調整することができる。また、この発明の不平衡-平衡変換回路素子では、第1インダクタにおける該第1インダクタと第1キャパシタとの接続点側の端部をグランドに接続する第2キャパシタを備えることが好ましい。この構成では、第2キャパシタが不平衡端子とグランドとの間に接続されることで、中心周波数を低下させることができる。すなわち、インピーダンス特性やバランス特性を維持しながら、伝搬する信号の周波数を低周波側へシフトさせることができる。この発明によれば、RF信号を低損失で伝送可能な不平衡-平衡変換回路を、小型化に実現することができる。本発明の第1の実施形態に係る不平衡-平衡変換回路素子について、図を参照して説明する。図3は第1の実施形態に係る不平衡-平衡変換回路素子10の回路図である。不平衡-平衡変換回路素子10は、不平衡端子PUBと、第1平衡端子PB1および第2平衡端子PB2からなる平衡端子とを備える。不平衡端子PUBと第1平衡端子PB1との間には、インダクタLL1が直列接続されている。このインダクタLL1が本発明の第1インダクタに相当する。また、インダクタLL1の第1平衡端子PB1側は、キャパシタCL1を介してグランドへ接続されている。このキャパシタCL1が、本発明のフィルタ特性調整素子に相当する。これらインダクタLL1およびキャパシタCL1によって、ローパスフィルタLPFが構成される。不平衡端子PUBと第2平衡端子PB2との間には、キャパシタCH1が直列接続されている。このキャパシタCH1が本発明の第1キャパシタに相当する。ハイパスフィルタHPFは。主に、このキャパシタCH1によって構成される。不平衡端子PUBから入力され、インダクタLL1を通過した信号は、インダクタLL1によって位相が進んで第1平衡端子PB1から出力される。同時に、不平衡端子PUBから入力され、キャパシタCH1を通過した信号は、キャパシタCH1によって位相が遅れて第2平衡端子PB2から出力される。これにより、第1平衡端子PB1から出力される信号と、第2平衡端子PB2から出力される信号の位相が180°の位相差となる。したがって、不平衡端子PUBから入力される不平衡型信号は、第1平衡端子PB1および第2平衡端子PB2からなる平衡端子から、平衡型信号となって出力され、不平衡-平衡変換回路素子10は、不平衡-平衡変換回路として機能する。インダクタLL1の第1平衡端子PB1側と、キャパシタCH1の第2平衡端子PB2側との間には、インダクタLH1が接続されている。このインダクタLH1が本発明のインピーダンス調整素子に相当する。このような回路構成からなる不平衡-平衡変換回路素子10においては、図3に示すインダクタLH1が仮想接地されていると見なせるため、図4に示すような等価回路で表すことができる。図4は、第1の実施形態に係る不平衡-平衡変換回路素子10の等価回路図である。インダクタLL1の第1平衡端子PB1側と、キャパシタCH1の第2平衡端子PB2側との間に接続されるインダクタLH1は、図4に示すように、等価回路上、上述のインダクタLL1の第1平衡端子PB1側をグランドへ接続するインダクタLH1’と、キャパシタCH1の第2平衡端子PB2側をグランドへ接続するインダクタLH1と、がグランドを介して直列接続されたものと同等となる。そして、インダクタLH1’とインダクタLH1は、インダクタンスが同じである。この構成により、第1平衡端子PB1側の回路と、第2平衡端子PB2側の回路とに、同じインダクタンスからなるインダクタがシャント接続されているように、見なすことができる。これにより、第1平衡端子PB1から不平衡端子PUB側を見たインピーダンスの位相と、第2平衡端子PB2から不平衡端子PUB側を見たインピーダンスの位相とを、同じ位相量で回転させることができる。そして、この位相回転量は、インダクタLL1のインダクタンスによって決定される。したがって、このようなインダクタLH1を備えることで、第1平衡端子PB1および第2平衡端子PB2からなる平衡端子の出力インピーダンスの位相成分を、0からマイナス方向へシフトさせることができる。この際、インダクタLH1のインダクタンスを適宜設定することで、位相成分を適宜設定することができる。これにより、負の位相成分を有する入力インピーダンスをもつRF半導体ICが当該不平衡-平衡変換回路素子10の平衡端子側に接続されても、RF半導体ICの入力インピーダンスの位相成分に整合するように、不平衡-平衡変換回路素子10の平衡端子の出力インピーダンスの位相成分を設定することができる。図5は、本実施形態に係る不平衡-平衡変換回路素子10の各種特性を示す図である。図5Aは、平衡端子側のディファレンシャルモードでの出力インピーダンスを示すスミスチャートであり、図5Bはディファレンシャルモードでの平衡出力信号の通過特性である。図5Cは2つの平衡端子からの出力信号の振幅偏差であり、図5Dは2つの平衡端子からの出力信号間の位相差である。なお、図5のシミュレーションは、通過帯域となる2.4[GHz]帯でのRF半導体ICの入力インピーダンスが50-j80[Ω]である場合を想定し、不平衡-平衡変換回路素子10の平衡端子側の出力インピーダンスを50j80[Ω]になるように、各インダクタのインダクタンスおよびキャパシタのキャパシタンスを設定した場合のものである。本実施形態の構成を用いれば、図5Aのm11マーキングに示すように、2.4GHzにおいて、入力インピーダンスは、略50j80[Ω]となり、所望とする入力インピーダンスを簡素な構成で実現できている。また、図5Bのm1マーキングに示すように、2.4GHzでの減衰量1dB以下となり、挿入損失の低い特性を実現できる。さらに、図5Cのm5マーキングに示すように、2.4GHzにおける2つの平衡端子での信号の振幅差は略0[dB]であり、振幅偏差の殆どない特性を実現できる。さらに、図5Dのm7マーキングに示すように、2.4GHzにおける2つの平衡端子での信号の位相差は略180°であり、位相差が180°、すなわち平衡端子として理想的な位相差が実現できる。このように、本実施形態の構成を用いることで、優れた伝送特性および優れたバランス特性を有する不平衡-平衡変換回路素子を、簡素な構成で実現することができる。このような回路構成からなる不平衡-平衡変換回路素子10は、図6及び図7に示すような積層体によって実現される。図6は、不平衡-平衡変換回路素子10の外観斜視図である。図7は、不平衡-平衡変換回路素子10の分解斜視図である。不平衡-平衡変換回路素子10は、図6に示すように、矩形状の積層体100からなる。積層体100の第1側面図6の手前面には、第1外部電極201と第2外部電極202とが、所定距離離間して形成されている。第1側面に対向する積層体100の第2側面図6の奥面には、第3外部電極203と第4外部電極204とが、所定距離離間して形成されている。第1外部電極201と第4外部電極204とが対向し、第2外部電極202と第3外部電極203とが対向して、配置されている。これら第1、第2、第3、第4外部電極201,202,203,204は、各形成面側面のみでなく、積層体100の天面図6の上面および底面図6の下面まで延びる形状で形成されている。積層体100は、底面を実装面として、RF半導体IC等が実装される外部回路基板へ、実装される。本実施形態の不平衡-平衡変換回路素子10では、第1外部電極201は、不平衡端子PUBに対応し、第2外部電極202は、グランド接続端子GNDに対応し、第3外部電極203は、第1平衡端子PB1に対応し、第4外部電極204は、第2平衡端子PB2に対応する。積層体100は、図7に示すように、所定の電極パターンがそれぞれに形成された16層の誘電体層を積層してなる。以下では、積層体100の天面となる最上層を第1層とし、積層体100の底面となる最下層を第16層として、電極パターンの構成を説明する。第1層の誘電体層101には、第1外部電極201、第2外部電極202、第3外部電極203、第4外部電極204が形成されている。第1外部電極201、第2外部電極202、第3外部電極203、第4外部電極204は、誘電体層101の側面から天面にかけて形成されている。なお、第1外部電極201、第2外部電極202、第3外部電極203、第4外部電極204は、誘電体層102~116の各側面にも、積層方向へ繋がるように形成されている。第2層の誘電体層102、第3層の誘電体層103、第4層の誘電体層104には、平板電極221,231,241がそれぞれ形成されており、平板電極231と、平板電極221および平板電極241とが対向して、キャパシタCH1が構成される。平板電極221と平板電極241は、第4外部電極204へ引き出されて接続される。平板電極231は、第1外部電極201へ引き出されて、接続されている。第5層の誘電体層105、第6層の誘電体層106、第7層の誘電体層107、第8層の誘電体層108、第9層の誘電体層109、第10層の誘電体層110には、インダクタLL1を構成する線状電極251,261,271,281,291,301がそれぞれ形成されている。線状電極251の一端は、第1外部電極201に接続されている。線状電極301の一端は、第3外部電極203に接続されている。線状電極251と線状電極261は、ビア電極901によって積層方向へ接続されている。線状電極261と線状電極271は、ビア電極902によって積層方向へ接続されている。線状電極271と線状電極281は、ビア電極903によって積層方向へ接続されている。線状電極281と線状電極291は、ビア電極905によって積層方向へ接続されている。線状電極291と線状電極301は、ビア電極907によって積層方向へ接続されている。第7層の誘電体層107、第8層の誘電体層108、第9層の誘電体層109、第10層の誘電体層110、第11層の誘電体層111、第12層の誘電体層112には、インダクタLH1を構成する線状電極272,282,292,302,311,321がそれぞれ形成されている。線状電極272の一端は、第4外部電極204に接続されている。線状電極321の一端は、第3外部電極203に接続されている。線状電極272と線状電極282は、ビア電極904によって積層方向に接続されている。線状電極282と線状電極292は、ビア電極906によって積層方向に接続されている。線状電極292と線状電極302は、ビア電極908によって積層方向に接続されている。線状電極302と線状電極311は、ビア電極909によって積層方向に接続されている。線状電極311と線状電極321は、ビア電極910によって積層方向に接続されている。第13層の誘電体層113、第14層の誘電体層114、第15層の誘電体層115、第16層の誘電体層116には、平板電極331,341,351がそれぞれ形成されており、平板電極341と、平板電極331および平板電極351とが対向して、キャパシタCL1が構成される。平板電極331,351は、第2外部電極202へ引き出されて、接続される。これら平板電極331,351が積層体100内の内層グランド電極として機能する。平板電極341は、第3外部電極203へ引き出されて、接続される。第16層の誘電体層116には、第1外部電極201、第2外部電極202、第3外部電極203、第4外部電極204が形成されている。第1外部電極201、第2外部電極202、第3外部電極203、第4外部電極204は、誘電体層116の側面から底面にかけて形成されている。このような構造とすることで、積層体100の天面側から、キャパシタCH1、インダクタLL1、LH1、キャパシタCL1の順に不平衡-平衡変換回路素子10を構成する回路素子が形成される。そして、この積層体100の内層グランド電極は、上述のように、積層体100の底面に近い、誘電体層113,115の平板電極331,351となる。したがって、キャパシタCH1を構成する平板電極221,231,241と、平板電極341および内層グランド電極となる平板電極331,351との間に、インダクタLL1,LH1を形成する誘電体層が介在し、キャパシタCH1を構成する平板電極221,231,241と、平板電極341および内層グランド電極となる平板電極331,351とを離間させることができる。これにより、平板電極221,231,241と平板電極331,341,351との間の寄生キャパシタンスの発生を抑制できる。図8は、本願構成の不平衡-平衡変換回路素子10の挿入損失特性と、キャパシタCH1を構成する平板電極221,231,241と内層グランド電極となる平板電極331,351とを離間せず、ともに積層体100の底面側に配置した場合Ref構成の挿入損失特性とを示す図である。図8は、通過帯域となる2.4[GHz]付近の挿入損失を表し、実線が本願発明の挿入損失特性を示し、破線がRef構成の挿入損失特性を示している。図8に示すように、本願発明の構成を用いることで、上述のように寄生キャパシタンスの発生を抑制することで、挿入損失を改善することができる。なお、上述の説明では、一種類の入力インピーダンスの場合しか示していないが、不平衡-平衡変換回路素子10を構成する各回路素子の各素子値を適宜設定することで、広範囲の位相成分を実現することができる。図9は、出力インピーダンス値とインダクタLH1の素子値インダクタンスとの関係を示す表である。図9に示すように、本実施形態の構成を用いることで、インダクタLH1の素子値インダクタンスを変化させるだけで、50±j0[Ω]以下の50-j120[Ω]までの複素インピーダンスを実現できる。したがって、積層体のサイズが小さくても、上述の位相成分に対して広範囲な複素インピーダンスを実現することができる。言い換えれば、位相成分に対して、広範囲な複素インピーダンスを実現できる不平衡-平衡変換回路素子10を、小型に形成することができる。次に、第2の実施形態に係る不平衡-平衡変換回路素子について、図を参照して説明する。図10は第2の実施形態に係る不平衡-平衡変換回路素子10Aの回路図である。不平衡-平衡変換回路素子10Aは、不平衡端子PUBと、第1平衡端子PB1および第2平衡端子PB2からなる平衡端子とを備える。不平衡端子PUBと第1平衡端子PB1との間には、インダクタLL1Aが直列接続されている。このインダクタLL1Aが本発明の第1インダクタに相当する。ローパスフィルタLPFは、主にこのインダクタLL1Aによって構成される。不平衡端子PUBと第2平衡端子PB2との間には、キャパシタCH1Aが直列接続されている。このキャパシタCH1Aが本発明の第1キャパシタに相当する。また、キャパシタCH1Aの第2平衡端子PB2側は、インダクタLH1Aを介してグランドへ接続されている。このインダクタLH1Aが、本発明のフィルタ特性調整素子に相当する。これらキャパシタCH1A、インダクタLH1Aにより、ハイパスフィルタHPFが構成される。インダクタLL1Aの第1平衡端子PB1側と、キャパシタCH1Aの第2平衡端子PB2側との間には、キャパシタCL1Aが接続されている。このキャパシタCL1Aが本発明のインピーダンス調整素子に相当する。このような回路構成からなる不平衡-平衡変換回路素子10Aにおいては、キャパシタCL1Aが仮想接地されていると見なせるため、インダクタLL1Aの第1平衡端子PB1側と、キャパシタCH1の第2平衡端子PB2側との間に接続されるキャパシタCL1Aは、等価回路上、上述のインダクタLL1の第1平衡端子PB1側をグランドへ接続するキャパシタCL1A’と、キャパシタCH1の第2平衡端子PB2側をグランドへ接続するキャパシタCL1Aと、がグランドを介して直列接続されたものと同等となる。そして、キャパシタCL1A’とキャパシタCL1Aは、キャパシタンスが同じである。この構成により、第1平衡端子PB1側の回路と、第2平衡端子PB2側の回路とに、同じキャパシタンスからなるキャパシタがシャント接続されているように、見なすことができる。これにより、第1平衡端子PB1から不平衡端子PUB側を見たインピーダンスの位相と、第2平衡端子PB2から不平衡端子PUB側を見たインピーダンスの位相とを、同じ位相量で回転させることができる。そして、この位相回転量は、キャパシタCL1Aのキャパシタンスによって決定される。また、位相回転方向は、第1の実施形態示した構成と逆になる。したがって、このようなキャパシタCL1Aを備えることで、第1平衡端子PB1および第2平衡端子PB2からなる平衡端子の出力インピーダンスの位相成分を、0からプラス方向へシフトさせることができる。この際、キャパシタCL1Aのキャパシタンスを適宜設定することで、位相成分を適宜設定することができる。これにより、正の位相成分を有する入力インピーダンスをもつRF半導体ICが当該不平衡-平衡変換回路素子10Aの平衡端子側に接続されても、RF半導体ICの入力インピーダンスの位相成分に整合するように、不平衡-平衡変換回路素子10Aの平衡端子の出力インピーダンスの位相成分を設定することができる。このような回路構成からなる不平衡-平衡変換回路素子10Aは、図11に示すような積層体100Aによって実現される。図11は、不平衡-平衡変換回路素子10Aの分解斜視図である。なお、不平衡-平衡変換回路素子10Aの外形形状は、第1の実施形態に示した不平衡-平衡変換回路素子10と構成要素が同じであるので、詳細な説明は省略する。ただし、本実施形態の不平衡-平衡変換回路素子10Aでは、第1外部電極201Aは、不平衡端子PUBに対応し、第2外部電極202Aは、第2平衡端子PB2に対応する。本実施形態の不平衡-平衡変換回路素子10Aでは、第3外部電極203Aは、第1平衡端子PB1に対応し、第4外部電極204Aは、グランド接続端子GNDに対応する。積層体100Aは、図11に示すように、所定の電極パターンがそれぞれに形成された13層の誘電体層を積層してなる。以下では、積層体100Aの天面となる最上層を第1層とし、積層体100Aの底面となる最下層を第13層として、電極パターンの構成を説明する。第1層の誘電体層101Aには、第1外部電極201A、第2外部電極202A、第3外部電極203A、第4外部電極204Aが形成されている。第1外部電極201A、第2外部電極202A、第3外部電極203A、第4外部電極204Aは、誘電体層101Aの側面から天面にかけて形成されている。なお、第1外部電極201A、第2外部電極202A、第3外部電極203A、第4外部電極204Aは、誘電体層102A~113Aの各側面にも、積層方向へ繋がるように形成されている。第2層の誘電体層102A、第3層の誘電体層103A、第4層の誘電体層104Aには、平板電極221A,231A,241Aがそれぞれ形成されており、平板電極231Aと、平板電極221Aおよび平板電極241Aとが対向して、キャパシタCH1Aが構成される。平板電極221A,241Aは、第2外部電極202Aへ引き出されて、接続される。平板電極231Aは、第1外部電極201Aへ引き出されて、接続される。第5層の誘電体層105A、第6層の誘電体層106A、第7層の誘電体層107A、第8層の誘電体層108Aには、インダクタLL1Aを構成する線状電極251A,261A,271A,281Aがそれぞれ形成されている。線状電極251Aの一端は、第1外部電極201Aに接続されている。線状電極281Aは、ビア電極904A、および誘電体層109Aの平板電極291Aを介して第3外部電極203Aへ引き出されて、接続される。線状電極251Aと線状電極261Aは、ビア電極901Aによって積層方向に接続されている。線状電極261Aと線状電極271Aは、ビア電極902Aによって積層方向に接続されている。線状電極271Aと線状電極281Aは、ビア電極903Aによって積層方向に接続されている。第8層の誘電体層108A、第9層の誘電体層109A、第10層の誘電体層110Aには、インダクタLH1Aを構成する線状電極282A,292A,301Aがそれぞれ形成されている。線状電極282Aの一端は、第4外部電極204Aに接続されている。線状電極301Aの一端は、第1外部電極202Aに接続されている。線状電極282Aと線状電極292Aは、ビア電極905Aによって積層方向に接続されている。線状電極292Aと線状電極301Aは、ビア電極906Aによって積層方向に接続されている。第11層の誘電体層111A、第12層の誘電体層112A、第13層の誘電体層113Aには、平板電極311A,321A,331Aがそれぞれ形成されており、平板電極321Aと、平板電極311Aおよび331Aとが対向して、キャパシタCL1Aを構成する。平板電極311A,331Aは、第2外部電極202Aへ引き出されて、接続される。これら平板電極311A,331Aは、積層体100A内の内層グランド電極として機能する。平板電極321Aは、第3外部電極203Aへ引き出されて、接続される。第13層の誘電体層113には、第1外部電極201A、第2外部電極202A、第3外部電極203A、第4外部電極204Aが形成されている。第1外部電極201A、第2外部電極202A、第3外部電極203A、第4外部電極204Aは、誘電体層113Aの側面から底面にかけて形成されている。このような構造とすることで、積層体100Aの天面側から、キャパシタCH1A、インダクタLL1A、LH1A、キャパシタCL1Aの順に不平衡-平衡変換回路素子10Aを構成する回路素子が形成される。そして、この積層体100Aの内層グランド電極は、上述のように、積層体100Aの底面に近い、誘電体層111A,113Aの平板電極311A,331Aとなる。したがって、キャパシタCH1Aを構成する平板電極221A,231A,241Aと、平板電極321Aおよび内層グランド電極となる平板電極311A,331Aとの間に、インダクタLL1A,LH1Aを形成する誘電体層が介在し、キャパシタCH1Aを構成する平板電極221A,231A,241Aと、平板電極321Aおよび内層グランド電極となる平板電極311A,331Aとを離間させることができる。これにより、平板電極221A,231A,241Aと平板電極311A,321A,331Aとの間の寄生キャパシタンスの発生を抑制できる。また、本実施形態の不平衡-平衡変換回路素子10Aを構成する各回路素子の各素子値を適宜設定することで、第1の実施形態の不平衡-平衡変換回路素子10と同様に、広範囲の位相成分を実現することができる。図12は、出力インピーダンス値とキャパシタCL1Aの素子値キャパシタンスとの関係を示す表である。図12に示すように、本実施形態の構成を用いることで、キャパシタCL1Aの素子値キャパシタンスを変化させるだけで、50±j0[Ω]以上の50j120[Ω]までの複素インピーダンスを実現できる。したがって、小さい素子サイズであっても、上述の位相成分に対して広範囲な複素インピーダンスを実現することができる。言い換えれば、位相成分に対して、広範囲な複素インピーダンスを実現できる不平衡-平衡変換回路素子10Aを、小型に形成することができる。そして、上述の第1、第2の実施形態に示したように、第1平衡端子PB1側のLPFと、第2平衡端子PB2側のHPFとの間にインダクタまたはキャパシタを接続すれば、-j120[Ω]からj120[Ω]までの位相調整を、小型のまま実現できる。図13は、第1、第2の実施形態からなる不平衡-平衡変換回路素子で取り得るインピーダンスの範囲の概念を示す図である。図13に示すように、図1に示した従来構成では、複素インピーダンスの位相成分の取り得る範囲が極狭くなってしまうが、本発明の構成を用いることで、位相方向に取り得る範囲を、従来構成よりも大幅に広くすることができる。なお、図13に示した位相成分の取り得る範囲は一例であり、不平衡-平衡変換回路素子の形状や仕様に応じて変化するが、少なくとも、位相成分を所定範囲内で容易に調整することができる。この際、不平衡-平衡変換回路素子を実現する積層体の形状は殆ど変化せず、大型化しない。したがって、RF半導体ICの複素インピーダンスの位相成分に対して広範囲で整合可能であり、小型の不平衡-平衡変換回路素子を実現できる。さらに、整不平衡-平衡変換回路素子とRF半導体ICとの間に、整合回路を別途必要としないので、RFフロントエンドモジュールとしての形状も小型化できる。次に、本発明の第3の実施形態に係る不平衡-平衡変換回路素子について、図を参照して説明する。図14は第3の実施形態に係る不平衡-平衡変換回路素子10Bの回路図である。本実施形態の不平衡-平衡変換回路素子10Bは、第1の実施形態に示した不平衡-平衡変換回路素子10に対して、直流電圧印加用グランド端子PRFGを追加し、当該直流電圧印加用グランド端子PRFGの追加に伴って、さらに複数の素子を追加したものである。したがって、基本的な不平衡-平衡変換機能は、第1の実施形態に示した不平衡-平衡変換回路素子10と同じである。よって、回路構成及び積層構造のみを具体的に説明する。不平衡-平衡変換回路素子10Bは、不平衡端子PUBと、第1平衡端子PB1および第2平衡端子PB2からなる平衡端子と、直流電圧印加用グランド端子PRFGとを備える。不平衡端子PUBと第1平衡端子PB1との間には、インダクタLL1Bが直列接続されている。このインダクタLL1Bが本発明の第1インダクタに相当する。また、インダクタLL1Bの第1平衡端子PB1側は、キャパシタCL1Bを介して直流電圧印加用グランド端子PRFGへ接続されている。不平衡端子PUBと第2平衡端子PB2との間には、キャパシタCH1Bが直列接続されている。このキャパシタCH1Bが本発明の第1キャパシタに相当する。また、キャパシタCH1BのインダクタLL1B接続側は、インダクタLH2Bを介して直流電圧印加用グランド端子PRFGへ接続されている。インダクタLL1Bの第1平衡端子PB1側と、キャパシタCH1Bの第2平衡端子PB2側との間には、インダクタLH1Bが接続されている。このインダクタLH1Bが本発明のインピーダンス調整素子に相当する。インダクタLL1BとキャパシタCH1Bとの接続点と、不平衡端子PUBとの間には、直流成分除去用キャパシタCinが接続されている。このような回路構成からなる不平衡-平衡変換回路素子10Bは、図15に示すような積層体100Bによって実現される。図15は、不平衡-平衡変換回路素子10Bの分解斜視図である。なお、不平衡-平衡変換回路素子10Bの外形形状は、第1、第2の実施形態に示した不平衡-平衡変換回路素子10,10Aと構成要素が同じであるので、詳細な説明は省略する。ただし、本実施形態の不平衡-平衡変換回路素子10Bでは、第1外部電極201Bは、不平衡端子PUBに対応し、第2外部電極202Bは、第1平衡端子PB1に対応する。本実施形態の不平衡-平衡変換回路素子10Bでは、第3外部電極203Bは、第2平衡端子PB2に対応し、第4外部電極204Bは、直流電圧印加用グランド端子PRFGに対応する。積層体100Bは、図15に示すように、所定の電極パターンがそれぞれに形成された21層の誘電体層を積層してなる。以下では、積層体100Bの天面となる最上層を第1層とし、積層体100Bの底面となる最下層を第21層として、電極パターンの構成を説明する。第1層の誘電体層101Bには、第1外部電極201B、第2外部電極202B、第3外部電極203B、第4外部電極204Bが形成されている。第1外部電極201B、第2外部電極202B、第3外部電極203B、第4外部電極204Bは、誘電体層101Bの側面から天面にかけて形成されている。なお、第1外部電極201B、第2外部電極202B、第3外部電極203B、第4外部電極204Bは、誘電体層102B~121Bの各側面にも、積層方向へ繋がるように形成されている。第2層の誘電体層102B、第3層の誘電体層103B、第4層の誘電体層104B、第5層の誘電体層105Bには、平板電極221B,231B,241Bがそれぞれ形成されており、平板電極221B,241Bと平板電極231B,251Bとが対向して、直流成分除去用キャパシタCinを構成する。平板電極221B,241Bは、それぞれ第1外部電極201Bへ引き出されて、接続される。平板電極231Bは、ビア電極901Bを介して、平板電極251Bへ接続されている。平板電極251Bは、ビア電極902Bと、誘電体層107Bに形成された接続電極107Bと、ビア電極903Bを介して、誘電体層108Bの線状電極282Bに接続される。第6層の誘電体層106Bには、キャパシタCH1Bを構成する平板電極261Bが形成されている。平板電極261Bは第5層の誘電体層に形成された平板電極251Bと対向して、CH1Bを構成する。平板電極261Bは、第3外部電極203Bへ引き出されて、接続される。第8層の誘電体層108B、第9層の誘電体層109B、第10層の誘電体層110B、第11層の誘電体層111B、第12層の誘電体層112B、第13層の誘電体層113Bには、インダクタLH2Bを構成する線状電極282B,292B,302B,312B,322B,332Bがそれぞれ形成されている。線状電極282Bの一端は、ビア電極903B、誘電体層107Bの接続電極271B、ビア電極902Bを介して、平板電極251Bに接続するとともに、同層にあるインダクタLL1Bの構成要素である線状電極281Bに接続されている。線状電極332Bの一端は、第4外部電極204Bに接続されている。線状電極282Bの他端と線状電極292Bは、ビア電極905Bによって積層方向に接続されている。線状電極292Bと線状電極302Bは、ビア電極907Bによって積層方向に接続されている。線状電極302Bと線状電極312Bは、ビア電極909Bによって積層方向に接続されている。線状電極312Bと線状電極322Bは、ビア電極911Bによって積層方向に接続されている。線状電極322Bと線状電極332Bは、ビア電極911Bによって積層方向に接続されている。第8層の誘電体層108B、第9層の誘電体層109B、第10層の誘電体層110B、第11層の誘電体層111B、第12層の誘電体層112B、第13層の誘電体層113B、第14層の誘電体層114B、第15層の誘電体層115Bには、インダクタLL1Bを構成する線状電極281B,291B,301B,311B,321B,331B,341B,351Bがそれぞれ形成されている。線状電極281Bの一端は、同層にあるインダクタLH2Bの構成要素である線状電極282Bに接続されている。線状電極351Bの一端は、第2外部電極202Bに接続されている。線状電極281Bの他端と線状電極291Bは、ビア電極904Bによって積層方向に接続されている。線状電極291Bと線状電極301Bは、ビア電極906Bによって積層方向に接続されている。線状電極301Bと線状電極311Bは、ビア電極908Bによって積層方向に接続されている。線状電極311Bと線状電極321Bは、ビア電極910Bによって積層方向に接続されている。線状電極321Bと線状電極331Bは、ビア電極912Bによって積層方向に接続されている。線状電極331Bと線状電極341Bは、ビア電極914Bによって積層方向に接続されている。線状電極341Bと線状電極351Bは、ビア電極915Bによって積層方向に接続されている。第16層の誘電体層116B、第17層の誘電体層117B、第18層の誘電体層118B、第19層の誘電体層119Bには、インダクタLH1Bを構成する線状電極361B,371B,381B,391Bがそれぞれ形成されている。線状電極361Bの一端は、第3外部電極203Bに接続されている。線状電極391Bの一端は、第2外部電極202Bに接続されている。線状電極361Bの他端と線状電極371Bは、ビア電極916Bによって積層方向に接続されている。線状電極371Bと線状電極381Bは、ビア電極917Bによって積層方向に接続されている。線状電極381Bと線状電極391Bは、ビア電極918Bによって積層方向に接続されている。第20層の誘電体層120B、第21層の誘電体層121Bには、平板電極401B,411Bがそれぞれ形成されており、平板電極401B,411Bが対向することにより、キャパシタCL1Bを構成する。平板電極401Bは、第2外部電極202Bに引き出されて、接続される。平板電極411Bは、第4外部電極204Bに引き出されて、接続される。平板電極411Bが積層体100B内の内層グランド電極として機能する。第21層の誘電体層121Bには、第1外部電極201B、第2外部電極202B、第3外部電極203B、第4外部電極204Bが形成されている。第1外部電極201B、第2外部電極202B、第3外部電極203B、第4外部電極204Bは、誘電体層121Bの側面から底面にかけて形成されている。このような構造とすることで、積層体100Bの天面側から、キャパシタCin,CH1B、インダクタLL1B,LH2B,LH1B、キャパシタCL1Bの順に不平衡-平衡変換回路素子10Bを構成する回路素子が形成される。そして、この積層体100Bの内層グランド電極は、上述のように、積層体100Bの最下層である誘電体層121Bの平板電極411Bとなる。したがって、キャパシタCin,CH1Bを構成する平板電極221B,231B,241B,251B,261Bと、平板電極401Bおよび内層グランド電極となる平板電極411Bとの間に、インダクタLL1B,LH1B,LH2Bを形成する誘電体層が介在し、キャパシタCin,CH1Bを構成する平板電極221B,231B,241B,251B,261Bと、平板電極401Bおよび内層グランド電極となる平板電極411Bとを離間させることができる。これにより、平板電極221B,231B,241B,251B,261Bと平板電極401B,411B間の寄生キャパシタンスの発生を抑制できる。このように、直流電圧印加機能を有する不平衡-平衡変換回路素子10Bに対しても、上述の第1の実施形態に示した不平衡-平衡変換回路素子10と同様の作用効果を得ることができる。次に、本発明の第4の実施形態に係る不平衡-平衡変換回路素子について、図を参照して説明する。図16は第4の実施形態に係る不平衡-平衡変換回路素子10Cの回路図である。本実施形態の不平衡-平衡変換回路素子10Cは、第2の実施形態に示した不平衡-平衡変換回路素子10Aに対して、直流電圧印加用グランド端子PRFGを追加し、当該直流電圧印加用グランド端子PRFGの追加に伴って、さらに複数の素子を追加したものである。したがって、基本的な不平衡-平衡変換機能は、第2の実施形態に示した不平衡-平衡変換回路素子10Aと同じである。よって、回路構成及び積層構造のみを具体的に説明する。不平衡-平衡変換回路素子10Cは、不平衡端子PUBと、第1平衡端子PB1および第2平衡端子PB2からなる平衡端子と、直流電圧印加用グランド端子PRFGとを備える。不平衡端子PUBと第1平衡端子PB1との間には、インダクタLL1Cが直列接続されている。このインダクタLL1Cが本発明の第1インダクタに相当する。インダクタLL1Cの第1平衡端子PB1側は、キャパシタCL1CとインダクタLH2Cの直列回路を介して直流電圧印加用グランド端子PRFGへ接続されている。不平衡端子PUBと第2平衡端子PB2との間には、キャパシタCH1Cが直列接続されている。このキャパシタCH1Cが本発明の第1キャパシタに相当する。キャパシタCH1CのインダクタLL1C接続側は、インダクタLH1Cを介して直流電圧印加用グランド端子PRFGへ接続されている。キャパシタCH1Cの第2平衡端子PB2側は、キャパシタCL1CとインダクタLH2Cとの接続点へ接続されている。これにより、インダクタLL1Cの第1平衡端子PB1側と、キャパシタCH1Cの第2平衡端子PB2側との間に、キャパシタCL1Cが接続される。このキャパシタCL1Cが本発明のインピーダンス調整素子に相当する。インダクタLL1CとキャパシタCH1Cとの接続点と、不平衡端子PUBとの間には、直流成分除去用キャパシタCinが接続されている。このような回路構成からなる不平衡-平衡変換回路素子10Cは、図17に示すような積層体100Cによって実現される。図17は、不平衡-平衡変換回路素子10Cの分解斜視図である。なお、不平衡-平衡変換回路素子10Cの外形形状は、第1、第2、第3の実施形態に示した不平衡-平衡変換回路素子10,10A,10Bと構成要素が同じであるので、詳細な説明は省略する。ただし、本実施形態の不平衡-平衡変換回路素子10Cでは、第1外部電極201Cは、不平衡端子PUBに対応し、第2外部電極202Cは、第2平衡端子PB2に対応する。本実施形態の不平衡-平衡変換回路素子10Cでは、第3外部電極203Cは、第1平衡端子PB1に対応し、第4外部電極204Cは、直流電圧印加用グランド端子PRFGに対応する。積層体100Cは、図17に示すように、所定の電極パターンがそれぞれに形成された21層の誘電体層を積層してなる。以下では、積層体100Cの天面となる最上層を第1層とし、積層体100Cの底面となる最下層を第21層として、電極パターンの構成を説明する。第1層の誘電体層101Cには、第1外部電極201C、第2外部電極202C、第3外部電極203C、第4外部電極204Cが形成されている。第1外部電極201C、第2外部電極202C、第3外部電極203C、第4外部電極204Cは、誘電体層101Cの側面から天面にかけて形成されている。なお、第1外部電極201C、第2外部電極202C、第3外部電極203C、第4外部電極204Cは、誘電体層102C~121Cの各側面にも、積層方向へ繋がるように形成されている。第2層の誘電体層102C、第3層の誘電体層103C、第4層の誘電体層104C、第5層の誘電体層105Cには、平板電極221C,231C,241C,251Cがそれぞれ形成されており、平板電極221C,241Cと、平板電極231C,251Cとが対向して、直流成分除去用キャパシタCinを構成する。平板電極221C,241Cは、第1外部電極201Cに引き出されて、接続される。平板電極231Cは、ビア電極901Cを介して、平板電極251Cに接続されている。平板電極251Cは、ビア電極902C、誘電体層107Cの接続電極271C、ビア電極903Cを介して、誘電体層108Cの線状電極281Cに接続されている。第6層の誘電体層106Cには、キャパシタCH1Cを構成する平板電極261Cが形成されている。平板電極261Cは、平板電極251Cと対向して、キャパシタCH1Cを構成する。また、平板電極261Cは、第3外部電極203Cに引き出されて、接続される。第8層の誘電体層108C、第9層の誘電体層109C、第10層の誘電体層110C、第11層の誘電体層111C、第12層の誘電体層112C、第13層の誘電体層113Cには、インダクタLH1Cを構成する線状電極281C,291C,301C,311C,321C,331Cがそれぞれ形成されている。線状電極281Cの一端は、ビア電極903C、誘電体層107Cの接続電極271C、ビア電極902Cを介して、平板電極251Cに接続するとともに、同層にあるインダクタLL1Cの構成要素である線状電極282Cに接続されている。線状電極331Cの一端は、第4外部電極204Cに接続されている。線状電極281Cの他端と線状電極291Cは、ビア電極904Cによって積層方向に接続されている。線状電極291Cと線状電極301Cは、ビア電極906Cによって積層方向に接続されている。線状電極301Cと線状電極311Cは、ビア電極908Cによって積層方向に接続されている。線状電極311Cと線状電極321Cは、ビア電極910Cによって積層方向に接続されている。線状電極321Cと線状電極331Cは、ビア電極912Cによって積層方向に接続されている。第8層の誘電体層108C、第9層の誘電体層109C、第10層の誘電体層110C、第11層の誘電体層111C、第12層の誘電体層112C、第13層の誘電体層113C、第14層の誘電体層114C、第15層の誘電体層115Cには、インダクタLL1Cを構成する線状電極282C,292C,302C,312C,322C,332C,341C,351Cがそれぞれ形成されている。線状電極282Cの一端は、同層にあるインダクタLH1Cの構成要素である線状電極281Cに接続されている。線状電極351Cの一端は、第2外部電極202Cに接続されている。線状電極282Cの他端と線状電極292Cは、ビア電極905Cによって積層方向に接続されている。線状電極292Cと線状電極302Cは、ビア電極907Cによって積層方向に接続されている。線状電極302Cと線状電極312Cは、ビア電極909Cによって積層方向に接続されている。線状電極312Cと線状電極322Cは、ビア電極911Cによって積層方向に接続されている。線状電極322Cと線状電極332Cは、ビア電極913Cによって積層方向に接続されている。線状電極332Cと線状電極341Cは、ビア電極914Cによって積層方向に接続されている。線状電極341Cと線状電極351Cは、ビア電極915Cによって積層方向に接続されている。第16層の誘電体層116C、第17層の誘電体層117C、第18層の誘電体層118C、第19層の誘電体層119Cには、インダクタLH2Cを構成する線状電極361C,371C,381C,391Cがそれぞれ形成されている。線状電極361Cの一端は、第3外部電極203Cへ接続されている。線状電極391Cの一端は、第4外部電極204Cへ接続されている。線状電極361Cと線状電極371Cは、ビア電極916Cによって積層方向に接続されている。線状電極371Cと線状電極381Cは、ビア電極917Cによって積層方向に接続されている。線状電極381Cと線状電極391Cは、ビア電極918Cによって積層方向に接続されている。第20層の誘電体層120C、第21層の誘電体層121Cには、平板電極401C,411Cがそれぞれ形成されており、平板電極401C,411Cが対向することでキャパシタCL1Cを構成する。平板電極401Cは、第2外部電極202Cに引き出されて、接続される。平板電極411Cは、第3外部電極203Cに引き出されて、接続される。平板電極401Cが積層体100C内の内層グランド電極として機能する。第21層の誘電体層121Cには、第1外部電極201C、第2外部電極202C、第3外部電極203C、第4外部電極204Cが形成されている。第1外部電極201C、第2外部電極202C、第3外部電極203C、第4外部電極204Cは、誘電体層121Cの側面から底面にかけて形成されている。このような構造とすることで、積層体100Cの天面側から、キャパシタCin,CH1C、インダクタLH1C,LL1C,LH2C、キャパシタCL1Cの順に不平衡-平衡変換回路素子10Cを構成する回路素子が形成される。そして、この積層体100Cの内層グランド電極は、上述のように、積層体100Cの底面付近の誘電体層120Cの平板電極401Cとなる。したがって、キャパシタCin,CH1Cを構成する平板電極221C,231C,241C,251C,261Cと、平板電極411Cおよび内層グランド電極となる平板電極401Cとの間に、インダクタLH1C,LL1C,LH2Cを形成する誘電体層が介在し、キャパシタCin,CH1Cを構成する平板電極221C,231C,241C,251C,261Cと、平板電極411Cおよび内層グランド電極となる平板電極401Cとを離間させることができる。これにより、平板電極221C,231C,241C,251C,261Cと平板電極401C,411C間の寄生キャパシタンスの発生を抑制できる。このように、直流電圧印加機能を有する不平衡-平衡変換回路素子10Cに対しても、上述の第2の実施形態に示した不平衡-平衡変換回路素子10Aと同様の作用効果を得ることができる。次に、第5の実施形態に係る不平衡-平衡変換回路素子について、図を参照して説明する。図18は第5の実施形態に係る不平衡-平衡変換回路素子10Dの回路図である。本実施形態の不平衡-平衡変換回路素子10DのインダクタLL1D,LH1D、キャパシタCH1D、CL1Dは、それぞれ第1の実施形態に示したインダクタLL1,LH1、キャパシタCH1,CL1に相当する。不平衡-平衡変換回路素子10Dでは、インダクタLL1Dの不平衡端子PUB側端部がキャパシタCL2Dを介してグランドへ接続されている。このような構成とすることで、上述の第1の実施形態に示した不平衡-平衡変換回路素子10と同様の作用効果が得られるとともに、LPFおよびHPFの通過帯域の中心周波数および通過帯域全体を低周波数側へシフトさせることができる。次に、第6の実施形態に係る不平衡-平衡変換回路素子について、図を参照して説明する。図19は第6の実施形態に係る不平衡-平衡変換回路素子10Eの回路図である。本実施形態の不平衡-平衡変換回路素子10EのインダクタLL1E,LH1E、キャパシタCH1E、CL1Eは、それぞれ第2の実施形態に示したインダクタLL1A,LH1A、キャパシタCH1A,CL1Aに相当する。不平衡-平衡変換回路素子10Eでは、インダクタLL1Eの不平衡端子PUB側端部がキャパシタCL2Eを介してグランドへ接続されている。このような構成とすることで、上述の第2の実施形態に示した不平衡-平衡変換回路素子10Aと同様の作用効果が得られるとともに、LPFおよびHPFの通過帯域の中心周波数および通過帯域全体を低周波数側へシフトさせることができる。"