受光量に応じた信号を出力する画素セルが2次元状に配列されて構成された撮像部と、前記画素セルを行単位で選択する行選択回路と、前記行選択回路で選択された画素セルから出力される信号を、前記画素セルの列ごとに設けられた垂直信号線を介して読み出す列回路とを備え、前記列回路は、前記信号を読み出すときに、前記画素セルの列ごとに、前記垂直信号線を介して、前記行選択回路で選択された画素セルに電流を供給する画素電流源回路を備え、前記行選択回路は、一行分の画素セルからの信号の読み出し期間において、第1の行の画素セルを選択することと、前記第1の行の画素セルおよび第2の行の画素セルを同時に選択することとを切り替える固体撮像装置。前記第2の行の画素セルは、前記第1の行の画素セルの次に読み出される行の画素セルである請求項1記載の固体撮像装置。前記行選択回路は、前記第1の行の画素セルだけを選択する状態から、次に読み出す対象となる前記第2の行の画素セルだけを選択する状態に切り替えるときに、前記第1の行の画素セルおよび前記第2の行の画素セルを同時に選択する状態を介して切り替える請求項1または2記載の固体撮像装置。前記画素電流源回路は、ゲート電位が一定に保持されるトランジスタを有し、前記読み出し期間においては、前記トランジスタを介して、前記行選択回路で選択された画素セルに一定電流を供給する請求項1~3のいずれか1項に記載の固体撮像装置。前記画素セルは、光を電気信号に変換する少なくとも1つのフォトダイオードと、前記フォトダイオードで変換された電気信号を前記垂直信号線に出力するオン動作と、前記電気信号を前記垂直信号線に出力しないオフ動作とを選択的に行う行選択トランジスタとを備え、前記行選択回路は、前記行選択トランジスタのオン動作およびオフ動作を制御することにより、前記第1の行の画素セルを選択することと、前記第1の行の画素セルおよび前記第2の行の画素セルを同時に選択することとを切り替える請求項1~4のいずれか1項に記載の固体撮像装置。前記画素セルはさらに、前記フォトダイオードで変換された電気信号を蓄積するためのフローティングディフュージョンと、前記少なくとも1つのフォトダイオードで変換された電気信号を前記フローティングディフュージョンに転送する少なくとも1つの転送トランジスタとを備え、前記行選択トランジスタは、前記オン動作では、前記フローティングディフュージョンに蓄積された電気信号を前記垂直信号線に出力する請求項5記載の固体撮像装置。前記行選択回路は、前記読み出し期間において前記第1の行だけを選択しているときに、前記少なくとも一つの転送トランジスタに対して、前記転送を行わせるためのパルスを出力する請求項6記載の固体撮像装置。前記画素セルは、複数の前記フォトダイオードと、複数の前記フォトダイオードの夫々に対応して設けられた複数の前記転送トランジスタとを備え、前記行選択回路は、前記複数の転送トランジスタを選択的にオンさせることにより、前記複数のフォトダイオードのうちの一つで変換された電気信号が前記フローティングディフュージョンに転送されるように、制御する請求項6記載の固体撮像装置。前記行選択回路は、前記読み出し期間において前記第1の行だけを選択しているときに、前記複数の転送トランジスタの夫々に対して、順次、前記転送を行わせるためのパルスを出力する請求項8記載の固体撮像装置。前記列回路はさらに、前記画素セルの列ごとに、前記画素セルがリセットされたときの電圧であるリセット電圧と前記受光量に応じた電圧であるリード電圧とを前記画素セルから読み出し、それらの差分である画素信号を生成するクランプ回路を備える請求項1~9のいずれか1項に記載の固体撮像装置。前記列回路はさらに、前記画素セルの列ごとに、前記クランプ回路で生成された画素信号を一時的に保持するサンプルホールド回路を備える請求項10記載の固体撮像装置。前記固体撮像装置はさらに、前記画素セルの列ごとに、前記サンプルホールド回路で保持された画素信号をデジタル値に変換するカラムADCを備える請求項11記載の固体撮像装置。受光量に応じた信号を出力する画素セルが2次元状に配列されて構成された撮像部を備える固体撮像装置の駆動方法であって、前記画素セルを行単位で選択する行選択ステップと、前記行選択ステップで選択された画素セルから出力される信号を、前記画素セルの列ごとに設けられた垂直信号線を介して読み出す読み出しステップとを含み、前記読み出しステップでは、前記信号を読み出すときに、前記画素セルの列ごとに、前記垂直信号線を介して、前記行選択ステップで選択された画素セルに電流を供給し、前記行選択ステップでは、一行分の画素セルからの信号の読み出し期間において、第1の行の画素セルを選択することと、前記第1の行の画素セルおよび第2の行の画素セルを同時に選択することとを切り替える固体撮像装置の駆動方法。ところで、固体撮像装置の画素つまり、PDは一般に1000万個以上あり、これらへの電源はチップ周辺のパッド電源用パッドから画素電源用配線17を介して供給される。図16は従来の固体撮像装置の画素電源用配線17における電位分布を示す。横軸はパッドからの距離を示し、縦軸はその距離における画素電源用配線17の位置での電位を示す。点線は画素信号を読み出していないときタイミングt1、実線は読み出しているときタイミングt3での電位分布である。読み出していないときは画素電源用配線17には電流が流れないため、パッドからの距離によらず画素電源用配線17における電位は一定である。一方、読み出し時は大きな電流が流れ、配線抵抗によりパッドから遠ざかるほど画素電源用配線17における電位が下がる。そのために、読み出さない期間から読み出す期間の切り替え時に画素電源用配線17における電位分布が変動するが、画素電源用配線17の寄生容量は大きいので、その応答も遅くなる。この遅延は固体撮像装置の高速化を行う上での制約となる。そこで、本発明は、このような問題に鑑みてなされたものであり、画素電源用配線の寄生容量の影響を受けることなく、高速に画素信号を読み出すことができる固体撮像装置等を提供することを目的とする。上記目的を達成するために、本発明に係る固体撮像装置の一形態は、受光量に応じた信号を出力する画素セルが2次元状に配列されて構成された撮像部と、前記画素セルを行単位で選択する行選択回路と、前記行選択回路で選択された画素セルから出力される信号を、前記画素セルの列ごとに設けられた垂直信号線を介して読み出す列回路とを備え、前記列回路は、前記信号を読み出すときに、前記画素セルの列ごとに、前記垂直信号線を介して、前記行選択回路で選択された画素セルに電流を供給する画素電流源回路を備え、前記行選択回路は、一行分の画素セルからの信号の読み出し期間において、第1の行の画素セルを選択することと、前記第1の行の画素セルおよび第2の行の画素セルを同時に選択することとを切り替える。このとき、例えば、前記第2の行の画素セルは、前記第1の行の画素セルの次に読み出される行の画素セルである。つまり、前記行選択回路は、前記第1の行の画素セルだけを選択する状態から、次に読み出す対象となる前記第2の行の画素セルだけを選択する状態に切り替えるときに、前記第1の行の画素セルおよび前記第2の行の画素セルを同時に選択する状態を介して切り替えるのが好ましい。これにより、読み出す画素セルの行の切り替えに際して、少なくとも一行分の画素セルが選択され、選択された画素セルに対して画素電流源回路から一定の電流が流れる状態が維持されるので、画素セルから信号を読み出すタイミングと読み出さないタイミングとが発生する従来の固体撮像装置とは異なり、画素電源用配線において電位分布の変動が発生しないため、高速に画素信号を読み出すことが可能になる。なお、前記画素電流源回路は、ゲート電位が一定に保持されるトランジスタを有し、前記読み出し期間においては、前記トランジスタを介して、前記行選択回路で選択された画素セルに一定電流を供給してもよい。これにより、画素電流源回路が簡易に実現される。また、前記画素セルは、光を電気信号に変換する少なくとも1つのフォトダイオードと、前記フォトダイオードで変換された電気信号を前記垂直信号線に出力するオン動作と、前記電気信号を前記垂直信号線に出力しないオフ動作とを選択的に行う行選択トランジスタとを備え、前記行選択回路は、前記行選択トランジスタのオン動作およびオフ動作を制御することにより、前記第1の行の画素セルを選択することと、前記第1の行の画素セルおよび前記第2の行の画素セルを同時に選択することとを切り替えてもよい。これにより、画素セルの単位で、フォトダイオードと垂直信号線との接続/非接続が制御される。また、前記画素セルはさらに、前記フォトダイオードで変換された電気信号を蓄積するためのフローティングディフュージョンと、前記少なくとも1つのフォトダイオードで変換された電気信号を前記フローティングディフュージョンに転送する少なくとも1つの転送トランジスタとを備え、前記行選択トランジスタは、前記オン動作では、前記フローティングディフュージョンに蓄積された電気信号を前記垂直信号線に出力してもよい。このとき、前記行選択回路は、前記読み出し期間において前記第1の行だけを選択しているときに、前記少なくとも一つの転送トランジスタに対して、前記転送を行わせるためのパルスを出力するのが好ましい。これにより、例えば、1画素1セルの構造を有する固体撮像装置において、読み出す画素セルの行の切り替えに際して、画素電源用配線における電位分布の変動が抑制される。また、前記画素セルは、複数の前記フォトダイオードと、複数の前記フォトダイオードの夫々に対応して設けられた複数の前記転送トランジスタとを備え、前記行選択回路は、前記複数の転送トランジスタを選択的にオンさせることにより、前記複数のフォトダイオードのうちの一つで変換された電気信号が前記フローティングディフュージョンに転送されるように、制御してもよい。このとき、前記行選択回路は、前記読み出し期間において前記第1の行だけを選択しているときに、前記複数の転送トランジスタの夫々に対して、順次、前記転送を行わせるためのパルスを出力するのが好ましい。これにより、例えば、多画素1セルの構造を有する固体撮像装置において、読み出す画素セルの行の切り替えに際して、画素電源用配線における電位分布の変動が抑制される。また、前記列回路はさらに、前記画素セルの列ごとに、前記画素セルがリセットされたときの電圧であるリセット電圧と前記受光量に応じた電圧であるリード電圧とを前記画素セルから読み出し、それらの差分である画素信号を生成するクランプ回路を備えてもよい。これにより、クランプ回路での相間2重サンプリングにより、撮像部で発生する固定パターンノイズが除去される。また、前記列回路はさらに、前記画素セルの列ごとに、前記クランプ回路で生成された画素信号を一時的に保持するサンプルホールド回路を備えてもよい。そして、前記固体撮像装置はさらに、前記画素セルの列ごとに、前記サンプルホールド回路で保持された画素信号をデジタル値に変換するカラムADCを備えてもよい。これにより、画素セルの列ごとに、画素信号に対応した正確なデジタル値が得られる。また、上記目的を達成するために、本発明に係る固体撮像装置の駆動方法の一形態は、受光量に応じた信号を出力する画素セルが2次元状に配列されて構成された撮像部を備える固体撮像装置の駆動方法であって、前記画素セルを行単位で選択する行選択ステップと、前記行選択ステップで選択された画素セルから出力される信号を、前記画素セルの列ごとに設けられた垂直信号線を介して読み出す読み出しステップとを含み、前記読み出しステップでは、前記信号を読み出すときに、前記画素セルの列ごとに、前記垂直信号線を介して、前記行選択ステップで選択された画素セルに電流を供給し、前記行選択ステップでは、一行分の画素セルからの信号の読み出し期間において、第1の行の画素セルを選択することと、前記第1の行の画素セルおよび第2の行の画素セルを同時に選択することとを切り替える。これにより、読み出す画素セルの行の切り替えに際して、少なくとも一行分の画素セルが選択され、選択された画素セルに対して画素電流源回路から一定の電流が流れる状態が維持されるので、画素セルから信号を読み出すタイミングと読み出さないタイミングとが発生する従来の固体撮像装置とは異なり、画素電源用配線において電位分布の変動が発生しないため、高速に画素信号を読み出すことが可能になる。本発明によれば、画素セルからの信号の読み出し時に画素電源用配線における電位分布が変動しないため、高速撮影に適した固体撮像装置を実現できる。実施の形態1まず、本発明の実施の形態1について説明する。図1は、本発明の実施の形態1における固体撮像装置の全体構成を示す図である。この固体撮像装置は、高速撮影に好適な固体撮像装置であり、半導体基板上に形成された撮像部1、行選択回路3、画素電流源回路4、クランプ回路5、サンプルホールドS/H回路6およびカラムADC44から構成される。なお、画素電流源回路4、クランプ回路5、サンプルホールドS/H回路6を、合わせて列回路7と称する。撮像部1は、光電変換によって受光量に応じた信号を出力する画素セル2が2次元上に配置されて構成された撮像領域である。ここでは、6×4の2次元状に配列された24個の画素セル2から構成される撮像部1の例が示されているが、実際の総画素数つまり、総PD数は1千万個以上である。行選択回路3は、撮像部1の画素セル2を行単位で選択する回路であり、1行毎に行選択信号SEL用、画素リセット信号RST用および電荷転送信号TRAN用の3本の制御線を備え、撮像部1の各画素セル2に対して、行単位でリセット初期化、リード読み出し、およびラインセレクト行選択を制御する。この行選択回路3は、一行分の画素セル2からの信号の読み出し期間において、第1の行の画素セル2を選択することと、第1の行の画素セル2および第2の行の画素セル2を同時に選択することとを切り替えることを特徴とする。より具体的には、この行選択回路3は、第1の行の画素セル2だけを選択する状態から、次に読み出す対象となる第2の行の画素セル2だけを選択する状態に切り替えるときに、第1の行の画素セル2および第2の行の画素セル2を同時に選択する状態を介して切り替える。画素電流源回路4は、列方向に基本単位がアレイ状にならび、画素セル2からの信号を垂直信号線19に供給するための電流を生成する。つまり、この画素電流源回路4は、画素セル2から信号が読み出されるときに、画素セル2の列ごとに、垂直信号線19を介して、行選択回路3で選択された画素セル2に電流を供給する。クランプ回路5は、列方向に基本単位がアレイ状にならび、垂直信号線19からの行単位の出力に対して、相間2重サンプリングにより、画素セル2で発生する固定パターンノイズ成分を除去する。S/H回路6は、列方向に基本単位がアレイ状にならび、クランプ回路5からの行単位の出力を保持する。カラムADC44は、列方向に基本単位がアレイ状にならび、S/H回路6に保持された行単位のアナログ信号である画素信号をデジタル信号に変換するAD変換器である。図2は、図1における画素セル2および列回路7の詳細を示す回路図である。各画素セル2は、初期化時の電圧を増幅したリセット電圧と読み出し時の電圧を増幅したリード電圧とを垂直信号線19に出力することを特徴とし、入射した光を光電変換し電荷を出力するつまり、光を電気信号に変換するフォトダイオードPD11と、PD11により発生した電荷を蓄積し、蓄積した電荷を電圧信号として出力するフローティングディフュージョンFD13と、画素リセット信号RST[n]を受けたときにFD13の示す電圧が初期電圧ここでは、画素電源用配線17を介して接続された電圧VDDになるようにリセットするリセットトランジスタ14と、画素転送信号TRAN[n]を受けたときにPD11により出力される電荷をFD13に転送する転送トランジスタ12と、FD13の示す電圧に追従して変化する電圧を出力する増幅トランジスタ15と、行選択回路3から行選択信号SEL[n]を受けたときに増幅トランジスタ15の出力を垂直信号線19に接続する行選択トランジスタ16とを含む。なお、行選択トランジスタ16は、PD11で変換された電気信号を垂直信号線19に出力するオン動作と、その電気信号を垂直信号線19に出力しないオフ動作とを選択的に行うスイッチとして機能する。また、行選択回路3は、行選択トランジスタ16のオン動作およびオフ動作を制御することにより、撮像部1における第1の行の画素セル2を選択することと、第1の行の画素セル2および第2の行の画素セル2を同時に選択することとを切り替える機能を有する。また、画素電流源回路4、クランプ回路5およびS/H回路6から構成される列回路7の機能は、画素セル2から出力されるリセット電圧とリード電圧との差分を示す画素信号を保持し、カラムADC44に出力することである。つまり、列回路7は、行選択回路3で選択された画素セル2から出力される信号を、画素セル2の列ごとに、垂直信号線19を介して読み出す回路として機能する。画素電流源回路4は、垂直信号線19とグランドとの間に接続された電流源トランジスタ20からなる。電流源トランジスタ20は、電流源バイアス電位21がそのゲートに供給されており、画素セル2からの信号読み出し時に増幅トランジスタ15に、電流源バイアス電位21に応じた電流を供給する。つまり、この画素電流源回路4は、ゲート電位が一定電流源バイアス電位21に保持される電流源トランジスタ20を有し、画素セル2からの読み出し期間においては、電流源トランジスタ20を介して、行選択回路3で選択された画素セル2に一定電流を供給する。クランプ回路5は、画素セル2から出力される電圧を入力とし、リセット電圧とリード電圧の差分すなわち画素信号を求めるクランプ容量23容量値Cclと、該クランプ容量23の、画素セル2とは反対側の端子電位をクランプ電位VCLに設定するためのクランプ電位入力端子25とクランプトランジスタ24とからなる。S/H回路6は、画素信号を一時的に保持するためのS/H容量27容量値Cshと、ゲートにS/H容量入力信号が供給され、S/H容量27に画素信号を入力するスイッチとして機能するS/H容量入力トランジスタ26とを含む。なお、本発明の固体撮像装置の積層構造としては、PD11の上に配線層および回路層が形成され、それら配線層および回路層を通してPD11に光が入射する表面照射型の構造に限られず、配線層および回路層の上にPD11が形成され、配線層および回路層を通さずにPD11に直接、光が入射する裏面照射型の構造であってもよい。図3は、図1における行選択回路3の詳細を示す図である。行選択回路3は、アドレスデコーダ31と行毎に設けられた行選択用論理回路32とから構成される。各行選択用論理回路32は、フリップフロップ33、ANDゲート34a~34dおよびORゲート34eから構成される。アドレスデコーダ31は、外部の制御回路図面には未記載から供給されるアドレス信号ADRに応じて、対応する行選択用論理回路32にHigh信号を出力する。これと同時に、フリップフロップ33にライトイネーブル信号WEが行選択用論理回路32に入力される。すると、アドレス信号ADRによって選択された行のフリップフロップ33にはHighが設定され、その行は選択状態になる。そのような選択行の設定完了後に、画素制御用信号パルスSEL_s、TRAN_sおよびRST_sが行選択用論理回路32に入力され、選択された行の画素セル2に対して、それぞれのパルスに対応した制御信号画素リセット信号RST[n]、電荷転送信号TRAN[n]および行選択信号SEL[n]が供給され、画素セル2が駆動される。このような画素セル2の駆動が完了したら、つまり、読み出しが終了した行に対して、アドレスデコーダ31から行選択用論理回路32にHigh信号が出力されたら、続いて、選択解除パルスLVSWが行選択用論理回路32に入力されて、その行のフリップフロップ33がリセットされて選択が解除される。このような動作により、撮像部1を構成する画素セル2の全行が順次選択される。図4は、図1におけるカラムADC44の詳細を示す。このカラムADC44は、ランプ波形生成回路48、カウンタ50、および、複数のカラムADC44aから構成される。なお、複数のカラムADC44aの夫々は、列回路7ごとに設けられ、コンパレータ47およびラッチ49を有している。ランプ波形生成回路48は、ランプ波形の基準信号を発生する。コンパレータ47は、カラムADC入力端子46から入力されるS/H回路6からの画素信号と、ランプ波形生成回路48からのランプ波形とを比較し、ランプ波形の電圧が画素信号の電圧よりも低いときにHigh信号を出力する。カウンタ50は、ランプ波形生成回路48で生成されるランプ波形に同期してカウントアップを行う。ラッチ49は、AD変換後のデジタル値のビット数に応じた基本単位を列回路7の夫々ごとに有し、各基本単位はコンパレータ47からの出力信号つまり、ラッチ信号がHighからLowに切り替わったときにつまり、ランプ波形の電圧が画素信号の電圧に達した、あるいは、超えたときに、カウンタ50の値をラッチする。なお、各カラムADC44aは1列分のカラムADCである。次に、以上のように構成された本実施の形態における固体撮像装置による画素信号の読み出し動作を説明する。読み出し動作は、画素セル2からS/H回路6までの読み出し動作と、S/H回路6に保持された画素信号をカラムADC44でAD変換する動作とからなる。図5は、画素セル2からS/H回路6までの読み出し動作における画素セル2、列回路7および行選択回路3に供給される各制御信号のタイミングつまり、本実施の形態の固体撮像装置の駆動方法を示す図である。ここでは、第1の行と、続く第2の行の読み出しについてのタイミングが示されている。まず、第1の行の画素セル2からの読み出し方法を説明する。タイミングt1においては、転送トランジスタ12がオフでリセットトランジスタ14はオンであり、FD13の電位以下、Vfdという。はFDリセット電位Vfdrst=VDDに初期化される。タイミングt2では、転送トランジスタ12およびリセットトランジスタ14がオフなので、FD13のリセット状態は保持される。このとき、行選択トランジスタ16はオンのため、増幅トランジスタ15のしきい電圧をVthとすると、Vfdrst-Vthがリセット電圧として垂直信号線19に出力される正確にはVfdrst-Vth-αであるが、ここではαは省略。さらに、このリセット電圧Vfdrst-Vthはクランプ容量23の一方の端子に出力される。一方、クランプ信号クランプトランジスタ24のゲートに入力される信号はHighであり、クランプ容量23の他方の端子はクランプ電位VCLに設定される。タイミングt3では、転送トランジスタ12がオンとなるため、PD11に蓄積された電荷がFD13に転送され、FD13の電位Vfdはこの信号電荷量に応じた電圧Vfdsigだけ低下しVfdrst-Vfdsigとなる。タイミングt4では、転送トランジスタ12がオフで、行選択トランジスタ16がオンであり、Vfdrst-β×Vfdsig-Vthの電位がリード電圧として垂直信号線19に出力される。これによりクランプ容量23の入力はβ×Vfdsigだけ変化する。さらに、クランプトランジスタ24はオフ、S/H容量入力トランジスタ26はオンなので、クランプ容量23容量値:Cclの他方の端子の電位、すなわちS/H容量27容量値:Cshの電位はβ×Vfdsig×Ccl/CclCshだけ変化する。この電位変化は垂直信号線19におけるリセット電圧とリード電圧の差分に対応した電圧、すなわち画素信号である。タイミングt5では、サンプリング信号S/H容量入力トランジスタ26のゲートに入力される信号がLowとなり、画素信号がS/H容量27に蓄積される。以上の動作により、1行分の画素信号がS/H回路6に保持されることになる。また、このタイミングt5では、アドレスデコーダ31から第2の行に対応する行選択用論理回路32に対しHigh信号が入力され、同時にライトイネーブル信号WEが行選択用論理回路32に入力され、第2の行が選択状態となる。このとき、画素制御用信号RST_s、SEL_sがHighであることから、第2の行の画素セル2におけるリセットトランジスタ14と行選択トランジスタ16はオン状態となる。つまり、このタイミングt5では、行選択回路3により、第1の行の画素セル2と第2の行の画素セル2とが同時に選択される。タイミングt6では、アドレスデコーダ31から第1の行に対応する行選択用論理回路32に対してHigh信号が入力され、さらに選択解除パルスLVSWが行選択用論理回路32に入力されることにより、フリップフロップ33がリセットされ、その結果、第1の行の画素セル2におけるリセットトランジスタ14と行選択トランジスタ16がオフ状態となる。引き続き、このタイミングt6では、第2の行の画素セル2からの読み出し動作が開始される。第2の行の画素セル2からの読み出し方法は、第1の行の画素セル2からの読み出し方法で説明したタイミングt1からt5と同様である。以上の動作のポイントは次のようになる。つまり、本実施の形態における固体撮像装置の駆動方法は、受光量に応じた信号を出力する画素セル2が2次元状に配列されて構成された撮像部1を備える固体撮像装置の駆動方法であって、画素セル2を行単位で選択する行選択ステップと、行選択ステップで選択された画素セル2から出力される信号を、画素セル2の列ごとに、垂直信号線19を介して読み出す読み出しステップとを含み、読み出しステップでは、信号を読み出すときに、画素セル2の列ごとに、垂直信号線19を介して、行選択ステップで選択された画素セル2に電流を供給し、行選択ステップでは、一行分の画素セル2からの信号の読み出し期間において、第1の行の画素セル2を選択することと、第1の行の画素セル2および第2の行の画素セル2を同時に選択することとを切り替えることを特徴とする。つまり、本実施の形態の固体撮像装置では、行選択回路3により、第1の行の画素セル2だけを選択する状態から、次に読み出す対象となる第2の行の画素セル2だけを選択する状態に切り替えるときに、第1の行の画素セル2および第2の行の画素セル2を同時に選択する状態タイミングt5を介して切り替えられる。ここで、画素電流源回路4から供給される電流Iの流れを考える。タイミングt1からt4では、第1の行だけが選択されているので、電流Iは、第1の行の画素セル2を介して画素電源用配線17に流れる。タイミングt5では、第1の行と第2の行とが同時に選択されるので、電流Iは、第1の行と第2の行に分割して画素電源用配線17に流れる。タイミングt6では、第2の行だけが選択されるので、電流Iは、第2の行の画素セル2を介して画素電源用配線17に流れる。そして、この動作の間、画素電源用配線17に流れる電流は、電流源トランジスタ20と、そのゲートに印加された電流源バイアス電位21とにより決定される電流Iでほぼ一定となる。これは電流変動による画素電源用配線17の電位分布変動が発生しないことを意味する。つまり、本実施の形態の固体撮像装置によれば、画素セル2の行の切り替えにおいては、いずれの行も選択しない状態が発生しないで、かつ、垂直信号線19に一定の電流が流れるように制御されるので、従来の固体撮像装置のような電流変動による画素電源用配線17の電位分布の変動が回避される。次に、カラムADC44におけるAD変換動作について図6のタイミングチャートを参照して説明する。なお、行nのAD変換は行n1の画素信号を読み出している期間に重ねて実行される。まずタイミングtaで、画素信号がカラムADC44に入力され、ランプ波形は画素信号の最小値に、カウンタ50は0に設定初期化される。また、ランプ波形は画素信号より低いレベルなのでコンパレータ47の出力信号ラッチ信号はHighである。次にタイミングtbで、ランプ波形のレベルは上昇し始める。上昇の傾きはタイミングtdで画素信号の最大値に達するように設定されている。カウンタ50もランプ波形の上昇に同期させてカウントアップする。タイミングtcでは、ランプ波形が画素信号より大きくなるので、コンパレータ47の出力信号ラッチ信号がLowレベルに切り替わり、そのときのカウンタ50のカウンタ値がラッチ49に書き込まれる。先に述べたように、ランプ波形の上昇とカウントアップとは同期しているので、ラッチ49に書き込まれたデジタル値は画素信号に対応した値になっている。以上の動作は各列で並列に行われており、1行分のアナログ信号である画素信号が並列にAD変換され、各列のラッチ49に保持される。このようにして、画素セル2からS/H回路6への読み出し動作とAD変換動作とを行単位で繰り返すことにより画素セル2全体のデジタル信号を読み出すことができる。以上のように、本実施の形態では、画素信号を読み出す画素セル2の行の切り替え時に、少なくとも一行分の画素セル2が選択されて画素電流源回路4からの一定電流が流れる状態が維持されるので、画素信号を読み出すタイミングと読み出さないタイミングとが発生する従来の固体撮像装置とは異なり、画素電源用配線17において電位分布の変動が発生しないため、高速撮影に適した固体撮像装置を実現できる。なお、本実施の形態では、各列にADCを設けているが、S/H容量27の信号を順次アナログ信号として読み出し、列数より少ない個数のADCに供給してAD変換を行ってもよい。実施の形態2次に、本発明の実施の形態2について説明する。図7は、本発明の実施の形態2における固体撮像装置の全体構成を示す図である。この固体撮像装置は、高速撮影に好適な固体撮像装置であり、半導体基板上に形成された撮像部1a、行選択回路3a、画素電流源回路4、クランプ回路5、サンプルホールドS/H回路6およびカラムADC44から構成される。なお、画素電流源回路4、クランプ回路5、サンプルホールドS/H回路6を、合わせて列回路7と称する。撮像部1aは、光電変換によって受光量に応じた信号を出力する画素セル102が2次元上に配置されて構成された撮像領域である。本実施の形態では、1つの画素セル102は2つの画素つまり、2つのPDを有する。ここでは6×4の2次元状に配列された24個の画素の例画素セル102としては3×2個が示されているが、実際の総画素数つまり、総PD数は1千万個以上である。行選択回路3aは、撮像部1aの画素セル102を行単位で選択する回路であり、1行毎に電荷転送信号TRAN用の1本の制御線、横2行毎に行選択信号SEL用および画素リセット信号RST用の2本の制御線を備え、撮像部1aの各画素セル102に対して、行単位でリセット初期化、リード読み出し、およびラインセレクト行選択を制御する。この行選択回路3aは、一行分の画素セル102からの信号の読み出し期間において、第1の行の画素セル102を選択することと、第1の行の画素セル102および第2の行の画素セル102を同時に選択することとを切り替えることを特徴とする。より具体的には、この行選択回路3aは、第1の行の画素セル102だけを選択する状態から、次に読み出す対象となる第2の行の画素セル102だけを選択する状態に切り替えるときに、第1の行の画素セル102および第2の行の画素セル102を同時に選択する状態を介して切り替える。画素電流源回路4は、列方向に基本単位がアレイ状にならび画素セル102からの信号を垂直信号線19に供給するための電流を生成する。つまり、この画素電流源回路4は、画素セル102から信号が読み出されるときに、画素セル102の列ごとに、垂直信号線19を介して、行選択回路3aで選択された画素セル102に電流を供給する。クランプ回路5は、列方向に基本単位がアレイ状にならび、垂直信号線19からの行単位の出力に対して、相間2重サンプリングにより、画素セル102で発生する固定パターンノイズ成分を除去する。S/H回路6は、列方向に基本単位がアレイ状にならび、クランプ回路5からの行単位の出力を保持する。カラムADC44は、列方向に基本単位がアレイ状にならび、S/H回路6に保持された行単位のアナログ信号である画素信号をデジタル信号に変換するAD変換器である。図8は、図7における画素セル102および列回路7の詳細を示す回路図である。画素セル102は、初期化時の電圧を増幅したリセット電圧と読み出し時の電圧を増幅したリード電圧とを垂直信号線19に出力することを特徴とし、入射した光を光電変換し電荷を出力するつまり、光を電気信号に変換する2つのフォトダイオードPDPD11aおよび11bと、PD11aおよび11bにより発生した電荷を蓄積し、蓄積した電荷を電圧信号として出力するフローティングディフュージョンFDFD13と、画素リセット信号RST[n-m]等を受けたときにFD13の示す電圧が初期電圧ここでは、画素電源用配線17を介して接続された電圧VDDになるようにリセットするリセットトランジスタ14と、画素転送信号TRAN[n]及びTRAN[m]を受けたときにそれぞれPD11aおよび11bにより出力される電荷をFD13に転送する2つの転送トランジスタ12aおよび12bと、FD13の示す電圧に追従して変化する電圧を出力する増幅トランジスタ15と、行選択回路3aから行選択信号SEL[n-m]を受けたときに増幅トランジスタ15の出力を垂直信号線19に接続する行選択トランジスタ16とを含む。ここで、1つの画素セル102は、2つのPD11aおよび11b、それぞれに対応する2つの転送トランジスタ12aおよび12bを備え、2つの画素として機能する。2つの画素つまり、PDが読み出し用の3つのトランジスタリセットトランジスタ14、増幅トランジスタ15および行選択トランジスタ16を共有する構成であり、フォトダイオードPD11aおよび11bの面積を大きくして感度が高くなるという特徴がある。なお、行選択トランジスタ16は、PD11aまたは11bで変換された電気信号を垂直信号線19に出力するオン動作と、その電気信号を垂直信号線19に出力しないオフ動作とを選択的に行うスイッチとして機能する。また、行選択回路3aは、行選択トランジスタ16のオン動作およびオフ動作を制御することにより、撮像部1aにおける第1の行の画素セル102を選択することと、第1の行の画素セル102および第2の行の画素セル102を同時に選択することとを切り替える機能を有する。また、画素電流源回路4、クランプ回路5およびS/H回路6から構成される列回路7の機能は、画素セル102から出力されるリセット電圧とリード電圧との差分を示す画素信号を保持し、カラムADC44に出力することである。つまり、列回路7は、行選択回路3aで選択された画素セル102から出力される信号を、画素セル102の列ごとに、垂直信号線19を介して読み出す回路として機能する。なお、各回路の詳細は実施の形態1と同じである。次に、以上のように構成された本実施の形態における固体撮像装置の画素信号読み出し動作を説明する。読み出し動作は、画素セル102からS/H回路6までの読み出し動作とS/H回路6に保持された信号をカラムADC44でAD変換する動作からなる。図9は、画素セル102からS/H回路6までの読み出し動作における画素セル102および列回路7に供給される各制御信号のタイミングつまり、本実施の形態の固体撮像装置の駆動方法を示す図である。ここでは、4行分の画素PDに対応する第1の行1から第4の行の画素つまり、2行分の画素セル102からの読み出し分についてのタイミングが示されている。タイミングt1~t5の期間では、第1の行の画素信号第1の画素セル102内の第1のPD11aに対応した画素信号の読み出しが行われる。タイミングt1においては、転送トランジスタ12aおよび12bがオフでリセットトランジスタ14はオンであり、FD13の電位VfdはFDリセット電位Vfdrst=VDDに初期化される。タイミングt2では、転送トランジスタ12aおよび12b、リセットトランジスタ14がオフなので、FD13のリセット状態は保持される。このとき、行選択トランジスタ16はオンのため、増幅トランジスタ15のしきい電圧をVthとすると、Vfdrst-Vthの電位がリセット電圧として垂直信号線19に出力される正確にはVfdrst-Vth-αであるが、ここではαは省略。さらに、このリセット電圧Vfdrst-Vthはクランプ容量23の一方の端子に出力される。一方、クランプ信号クランプトランジスタ24のゲート信号はHighであり、クランプ容量23の他方の端子はクランプ電位VCLに設定される。タイミングt3では、転送トランジスタ12aがオンとなるため、PD11aに蓄積された電荷がFD13に転送され、FD13の電位Vfdはこの信号電荷量に応じた電圧Vfdsigaだけ低下し、Vfdrst-Vfdsigaとなる。タイミングt4では、転送トランジスタ12aがオフで行選択トランジスタ16がオンであり、Vfdrst-β×Vfdsiga-Vthの電位がリード電圧として垂直信号線19に出力される。これによりクランプ容量23の入力はβ×Vfdsigaだけ変化する。さらに、クランプトランジスタ24はオフ、S/H容量入力トランジスタ26はオンなので、クランプ容量23容量値:Cclの他方の端子の電位、すなわちS/H容量27容量値:Cshの電位はβ×Vfdsiga×Ccl/CclCshだけ変化する。この電位変化は垂直信号線19におけるリセット電圧とリード電圧の差分に対応した電圧、すなわち画素信号である。タイミングt5では、サンプリング信号S/H容量入力トランジスタ26のゲートに入力される信号がLowとなり、画素信号がS/H容量27に蓄積される。以上の動作により、第1の行の1行分の画素信号がS/H回路6に保持されることになる。続いて、タイミングt6~t10の期間では、第2の行の画素信号第1の画素セル102内の第2のPD11bに対応した画素信号の読み出しが行われる。タイミングt6においては、転送トランジスタ12aおよび12bがオフでリセットトランジスタ14はオンであり、FD13の電位VfdはFDリセット電位Vfdrst=VDDに初期化される。タイミングt7では、転送トランジスタ12aおよび12b、リセットトランジスタ14がオフなので、FD13のリセット状態は保持される。このとき、行選択トランジスタ16はオンのため、増幅トランジスタ15のしきい電圧をVthとすると、Vfdrst-Vthの電位がリセット電圧として垂直信号線19に出力される正確にはVfdrst-Vth-αであるが、ここではαは省略。さらに、このリセット電圧Vfdrst-Vthはクランプ容量23の一方の端子に出力される。一方、クランプ信号クランプトランジスタ24のゲート信号はHighであり、クランプ容量23の他方の端子はクランプ電位VCLに設定される。タイミングt8では、転送トランジスタ12bがオンとなるため、PD11bに蓄積された電荷がFD13に転送され、FD13の電位Vfdはこの信号電荷量に応じた電圧Vfdsigbだけ低下し、Vfdrst-Vfdsigbとなる。タイミングt9では、転送トランジスタ12bがオフで行選択トランジスタ16がオンであり、Vfdrst-β×Vfdsigb-Vthの電位がリード電圧として垂直信号線19に出力される。これによりクランプ容量23の入力はβ×Vfdsigbだけ変化する。さらに、クランプトランジスタ24はオフ、S/H容量入力トランジスタ26はオンなので、クランプ容量23容量値:Cclの他方の端子の電位、すなわちS/H容量27容量値:Cshの電位はβ×Vfdsigb×Ccl/CclCshだけ変化する。この電位変化は垂直信号線19におけるリセット電圧とリード電圧の差分に対応した電圧、すなわち画素信号である。タイミングt10では、サンプリング信号S/H容量入力トランジスタ26のゲートに入力される信号がLowとなり、画素信号がS/H容量27に蓄積される。以上の動作により、第2の行の1行分の画素信号がS/H回路6に保持されることになる。また、タイミングt10では、アドレスデコーダ31から行選択用論理回路32の第3の行-第4の行つまり、第2の行に対しHigh信号が入力され、同時にライトイネーブル信号WEが行選択用論理回路32に入力され、第3の行-第4の行の画素つまり、第2の行の画素セル102が選択状態となる。このとき、画素制御用信号RST_s、SEL_sがHighであることから、第3の行-第4の行のリセットトランジスタ14と行選択トランジスタ16はオン状態となる。つまり、このタイミングt10では、行選択回路3aにより、第1の行~第4の行の画素信号、つまり、2行分の画素セル102が同時に選択される。タイミングt11では、アドレスデコーダ31から行選択用論理回路32の第1の行-第2の行に対してHigh信号が入力され、さらに選択解除パルスLVSWが行選択用論理回路32に入力されることにより、第1の行-第2の行のフリップフロップがリセットされ、その結果、第1の行-第2の行の画素つまり、第1の行の画素セル102に対応するリセットトランジスタ14と行選択トランジスタ16がオフ状態となる。引き続き、このタイミングt11では第3の行の読み出し動作第2の画素セル102内の第1のPD11aに対応した画素信号の読み出し動作が開始される。この第3の行の画素セル102からの読み出し方法は、第1の行、第2の行で説明したタイミングt1からt10と同様である。このように、本実施の形態の固体撮像装置では、行選択回路3aにより、第1の行の画素セル102第1の行および第2の行の画素だけを選択する状態から、次に読み出す対象となる第2の行の画素セル102第3の行および第4の行の画素だけを選択する状態に切り替えるときに、第1の行の画素セル102および第2の行の画素セル102を同時に選択する状態タイミングt10を介して切り替えられる。ここで、画素電流源回路4から供給される電流Iの流れを考える。タイミングt1からt9では、第1の行および第2の行の画素が選択されているので、電流Iは、第1の行と第2の行に相当する1つの画素セル102を介して画素電源用配線17に流れる。タイミングt10では、第1の行、第2の行、第3の行および第4の行の画素が選択されるので、電流Iは、第1の行と第2の行の画素に相当する画素セル102と第3の行と第4の行の画素に相当する画素セル102に分割して画素電源用配線17に流れる。タイミングt11では、第3の行および第4の行の画素が選択されるので、電流Iは、第3の行と第4の行に相当する1つの画素セル102を介して画素電源用配線17に流れる。そして、この動作の間、画素電源用配線17に流れる電流は電流源トランジスタ20と、そのゲートに印加された電流源バイアス電位21により決定される電流Iでほぼ一定となる。これは電流変動による画素電源用配線17の電位分布変動が発生しないことを意味する。以上のように、本実施の形態では、画素信号を読み出す画素セル102の行の切り替え時に、少なくとも一行分の画素セル102が選択されて画素電流源回路4からの一定電流が流れる状態が維持されるので、画素信号を読み出すタイミングと読み出さないタイミングとが発生する従来の固体撮像装置とは異なり、画素電源用配線17において電位分布の変動が発生しないため、高速撮影に適した固体撮像装置、かつ、フォトダイオードの面積が大きいことにより、高感度な固体撮像装置を実現できる。なお、本実施の形態では、2個の画素つまり、2個のPDで1個の行選択トランジスタ16を共有する構成を示したが、3個以上の画素つまり、3個のPDで1個の行選択トランジスタ16を共有するようにしてもよい。また、本実施の形態では、各列にADCを設けているが、S/H容量27の信号を順次アナログ信号として読み出し、列数より少ない個数のADCに供給してAD変換を行ってもよい。実施の形態3次に、本発明の実施の形態3について説明する。図10は、本発明の実施の形態3における固体撮像装置の全体構成を示す図である。この固体撮像装置は、高速撮影に好適な固体撮像装置であり、半導体基板上に形成された撮像部1a、行選択回路3b、画素電流源回路4、クランプ回路5、サンプルホールドS/H回路6およびカラムADC44から構成される。なお、画素電流源回路4、クランプ回路5、サンプルホールドS/H回路6を、合わせて列回路7と称する。撮像部1aは、光電変換によって受光量に応じた信号を出力する画素セル102が2次元上に配置されて構成された撮像領域である。本実施の形態では、1つの画素セル102は2つの画素つまり、2つのPDを有する。ここでは6×4の2次元状に配列された24画素の例画素セル102としては3×2個が示されているが、実際の総画素数つまり、総PD数は1千万個以上である。行選択回路3bは、撮像部1aの画素セル102を行単位で選択する回路であり、1行毎に電荷転送信号TRAN用の1本の制御線、横2行毎に行選択信号SEL用および画素リセット信号RST用の2本の制御線を備え、撮像部1aの各画素セル102に対して、行単位でリセット初期化、リード読み出し、およびラインセレクト行選択を制御する。この行選択回路3bは、一行分の画素セル102からの信号の読み出し期間において、第1の行の画素セル102を選択することと、第1の行の画素セル102および第2の行の画素セル102を同時に選択することとを切り替えることを特徴とする。より具体的には、この行選択回路3bは、第1の行の画素セル102だけを選択する状態から、次に読み出す対象となる第2の行の画素セル102だけを選択する状態に切り替えるときに、第1の行の画素セル102および第2の行の画素セル102を同時に選択する状態を介して切り替える。画素電流源回路4は、列方向に基本単位がアレイ状にならび画素セル102からの信号を垂直信号線19に供給するための電流を生成する。つまり、この画素電流源回路4は、画素セル102から信号が読み出されるときに、画素セル102の列ごとに、垂直信号線19を介して、行選択回路3bで選択された画素セル102に電流を供給する。クランプ回路5は、列方向に基本単位がアレイ状にならび、相間2重サンプリングにより、垂直信号線19からの行単位の出力から画素セル102で発生する固定パターンノイズ成分を除去する。S/H回路6は、列方向に基本単位がアレイ状にならび、クランプ回路5からの行単位の出力を保持する。カラムADC44は、列方向に基本単位がアレイ状にならび、S/H回路6に保持された行単位のアナログ信号である画素信号をデジタル信号に変換するAD変換器である。図11は、画素セル102および列回路7の詳細を示す回路図である。画素セル102、画素電流源回路4、クランプ回路5、S/H回路6の機能は、画素セル102から出力されるリセット電圧とリード電圧との差分を示す画素信号を保持し、カラムADC44に出力することである。各回路の詳細は実施の形態2と同じである。図12は、図10における行選択回路3bの詳細を示す回路図である。行選択回路3bは、アドレス選択回路35と行毎に設けられた行選択用論理回路32aとから構成される。アドレス選択回路35は、2つのラッチ回路36aおよび36bと、2つのANDゲート34fおよび34gとから構成される。各行選択用論理回路32aは、3つのANDゲート34b~34dから構成される。アドレス選択回路35には、同時にHigh信号になることがない2相のクロック信号V1およびV2と、同時にHigh信号となる期間が存在する2相クロックAD1およびAD2が供給される。また、クロック信号V1およびAD1は同位相となるクロックである。選択解除信号Resetが入力されると、行選択用論理回路32aに対応して設けられた複数のラッチ回路36aおよび36bが初期化され、どの行も選択されていない状態となる。また、シフト信号SFTINとしてHigh信号が設定された状態で、クロック信号V1として1パルスが入力されると、ラッチ回路36aはHighに設定され、第1の行が選択状態となる。選択状態の行が1行でよい場合は、以降はシフト信号SFTINとしてLowに設定される。このときに、クロック信号AD1がクロック信号V1と同相であるため、アドレス選択回路35から、第1の行に対応した行選択用論理回路32aにHigh信号が入力される。次に、選択行設定完了後に画素制御用信号パルスSEL_s、TRAN_sおよびRST_sが行選択用論理回路32aに入力され、選択された行の画素セル102に対して、それぞれのパルスに対応した制御信号画素リセット信号RST[n]、電荷転送信号TRAN[n]および行選択信号SEL[n]が供給され、画素セル102が駆動される。このような画素セル102の駆動が完了したら、次に、クロック信号V2として1パルスがアドレス選択回路35に入力されることにより、第2の行に対応したラッチ回路36bはHighに設定され、第2の行が選択状態となる。このときに、クロック信号AD2がクロック信号V2と同相であるため、第2の行に対応した行選択用論理回路32aにHigh信号が入力される。次に読み出しが終了した第1の行に対応したクロック信号AD1信号がLowに設定されることにより、第1の行の選択状態は解除される。さらにクロック信号V1として1パルスがアドレス選択回路35に入力されることにより、第1の行に対応したラッチ回路36aはLowに設定され、第3の行に対応したラッチ回路図示されずがHighに設定される。このような動作により、撮像部1aを構成する画素セル102の全行が順次選択される。次に、以上のように構成された本実施の形態における固体撮像装置の画素信号読み出し動作を説明する。読み出し動作は画素セル102からS/H回路6までの読み出し動作とS/H回路6に保持された信号をカラムADC44でAD変換する動作とからなる。図13は、画素セル102からS/H回路6までの読み出し動作における画素セル102および列回路7に供給される各制御信号のタイミングつまり、本実施の形態の固体撮像装置の駆動方法を示す図である。ここでは、4行分の画素PDに対応する第1の行から第4の行の画素つまり、2行分の画素セル102からの読み出し分についてのタイミングが示されている。読み出し動作の要領は実施の形態2と同様である。タイミングt1~t5の期間では、第1の行の画素信号第1の画素セル102内の第1のPD11aに対応した画素信号の読み出しが行われる。タイミングt1では、クロック信号V1およびAD1がHighに設定され、アドレス選択回路35から、第1の行-第2の行に対応する行選択用論理回路32aにHigh信号が入力される。これにより、第1の行-第2の行に対し、画素トランジスタの駆動が可能となる。次に、転送トランジスタ12aおよび12bがオフでリセットトランジスタ14はオンであり、FD13の電位以下ではVfdはFDリセット電位Vfdrst=VDDに初期化される。タイミングt2~t9の間で、クロック信号V1はLowに設定される。タイミングt2では、転送トランジスタ12aおよび12b、リセットトランジスタ14がオフなので、FD13のリセット状態は保持される。このとき、行選択トランジスタ16はオンのため、増幅トランジスタ15のしきい電圧をVthとすると、Vfdrst-Vthの電位がリセット電圧として垂直信号線19に出力される正確にはVfdrst-Vth-αであるが、ここではαは省略。さらに、このリセット電圧Vfdrst-Vthはクランプ容量23の一方の端子に出力する。一方、クランプ信号クランプトランジスタ24のゲート信号はHighであり、クランプ容量23の他方の端子はクランプ電位VCLに設定される。タイミングt3では、転送トランジスタ12aがオンとなるため、PD11aに蓄積された電荷がFD13に転送され、FD13の電位Vfdはこの信号電荷量に応じた電圧Vfdsigaだけ低下し、Vfdrst-Vfdsigaとなる。タイミングt4では、転送トランジスタ12aがオフで行選択トランジスタ16がオンであり、Vfdrst-β×Vfdsiga-Vthの電位がリード電圧として垂直信号線19に出力される。これによりクランプ容量23の入力はβ×Vfdsigaだけ変化する。さらに、クランプトランジスタ24はオフ、S/H容量入力トランジスタ26はオンなので、クランプ容量23容量値:Cclの他方の端子の電位、すなわちS/H容量27容量値:Cshの電位はβ×Vfdsiga×Ccl/CclCshだけ変化する。この電位変化は垂直信号線19におけるリセット電圧とリード電圧の差分に対応した電圧、すなわち画素信号である。タイミングt5では、サンプリング信号S/H容量入力トランジスタ26のゲートに入力される信号がLowとなり、画素信号がS/H容量27に蓄積される。以上の動作により、第1の行の1行分の画素信号がS/H回路6に保持されることになる。続いて、タイミングt6~t10の期間では、第2の行の画素信号第1の画素セル102内の第2のPD11bに対応した画素信号の読み出しが行われる。タイミングt6においては、転送トランジスタ12aおよび12bがオフでリセットトランジスタ14はオンであり、FD13の電位VfdはFDリセット電位Vfdrst=VDDに初期化される。タイミングt7では、転送トランジスタ12aおよび12b、リセットトランジスタ14がオフなので、FD13のリセット状態は保持される。このとき、行選択トランジスタ16はオンのため、増幅トランジスタ15のしきい電圧をVthとすると、Vfdrst-Vthの電位がリセット電圧として垂直信号線19に出力される正確にはVfdrst-Vth-αであるが、ここではαは省略。さらに、このリセット電圧Vfdrst-Vthはクランプ容量の一方の端子に出力される。一方、クランプ信号クランプトランジスタ24のゲート信号はHighであり、クランプ容量23の他方の端子はクランプ電位VCLに設定される。タイミングt8では、転送トランジスタ12bがオンとなるため、PD11bに蓄積された電荷がFD13に転送され、FD13の電位Vfdはこの信号電荷量に応じた電圧Vfdsigbだけ低下し、Vfdrst-Vfdsigbとなる。タイミングt9では、転送トランジスタ12bがオフで行選択トランジスタ16がオンであり、Vfdrst-β×Vfdsigb-Vthの電位がリード電圧として垂直信号線19に出力される。これによりクランプ容量23の入力はβ×Vfdsigbだけ変化する。さらに、クランプトランジスタ24はオフ、S/H容量入力トランジスタ26はオンなので、クランプ容量23容量値:Cclの他方の端子の電位、すなわちS/H容量27容量値:Cshの電位はβ×Vfdsigb×Ccl/CclCshだけ変化する。この電位変化は垂直信号線19におけるリセット電圧とリード電圧の差分に対応した電圧、すなわち画素信号である。タイミングt10では、サンプリング信号S/H容量入力トランジスタ26のゲートに入力される信号がLowとなり、画素信号がS/H容量27に蓄積される。以上の動作により、第2の行の1行分の画素信号がS/H回路6に保持されることになる。また、タイミングt10で、クロック信号V2およびAD2がHighに設定され、第3の行-第4の行に対応したラッチ回路36bが選択状態となり、アドレス選択回路35から、第3の行3-第4の行つまり、第2の行に対応した行選択用論理回路32aにHigh信号が入力される。このとき、画素制御用信号RST_s、SEL_sはHighに設定されていることにより、第3の行-第4の行の画素つまり、第2の行の画素セル102に対応するリセットトランジスタ14と行選択トランジスタ16がオン状態となる。つまり、このタイミングt10では、行選択回路3bにより、第1の行~第4の行の画素信号、つまり、2行分の画素セル102が同時に選択される。タイミングt11では、クロック信号AD1がLowに設定され、アドレス選択回路35から、第1の行-第2の行に対応した行選択用論理回路32aにLow信号が入力され、第1の行-第2の行の選択状態が解除される。このとき、第1の行-第2の行の画素つまり、第1の行の画素セル102に対応したリセットトランジスタ14、行選択トランジスタ16はオフ状態となる。引き続き、タイミングt11では第3の行の読み出し動作第2の画素セル102内の第1のPD11aに対応した画素信号の読み出し動作が開始される。この第3の行の画素セル102からの読み出し方法は、第1の行、第2の行で説明したタイミングt1からt10と同様である。このように、本実施の形態の固体撮像装置では、行選択回路3bにより、第1の行の画素セル102第1の行および第2の行の画素だけを選択する状態から、次に読み出す対象となる第2の行の画素セル102第3の行および第4の行の画素だけを選択する状態に切り替えるときに、第1の行の画素セル102および第2の行の画素セル102を同時に選択する状態タイミングt10を介して切り替えられる。ここで、画素電流源回路4から供給される電流Iの流れを考える。タイミングt1からt9では、第1の行および第2の行の画素が選択されているので、電流Iは、第1の行と第2の行の画素に相当する1つの画素セル102を介して画素電源用配線17に流れる。タイミングt10では、第1の行、第2の行、第3の行および第4の行の画素が選択されるので、電流Iは、第1の行と第2の行の画素に相当する画素セル102と第3の行と第4の行の画素に相当する画素セル102に分割して画素電源用配線17に流れる。タイミングt11では、第3の行および第4の行の画素が選択されるので、電流Iは、第3の行3と第4の行の画素に相当する1つの画素セル102を介して画素電源用配線17に流れる。すなわち、この動作の間、画素電源用配線17に流れる電流は、電流源トランジスタ20と、そのゲートに印加された電流源バイアス電位21により決定される電流Iでほぼ一定となる。これは電流変動による画素電源用配線17の電位分布変動が発生しないことを意味する。以上のように、本実施の形態では、画素信号を読み出す画素セル102の行の切り替え時に、少なくとも一行分の画素セル102が選択されて画素電流源回路4からの一定電流が流れる状態が維持されるので、画素信号を読み出すタイミングと読み出さないタイミングとが発生する従来の固体撮像装置とは異なり、画素電源用配線17において電位分布の変動が発生しないため、高速撮影に適した固体撮像装置であって、かつ、フォトダイオードの面積が大きいことにより、高感度な固体撮像装置を実現できる。以上、本発明に係る固体撮像装置およびその駆動方法について、実施の形態1~3に基づいて説明したが、本発明はこれらの実施の形態に限定されるものではない。本発明の主旨を逸脱しない範囲で、各実施の形態に対して当業者が思いつく各種変形を施して得られる形態や、各実施の形態の構成要素を任意に組み合わせて得られる形態も、本発明に含まれる。また、本実施の形態では、2個の画素つまり、2個のPDで1個の行選択トランジスタつまり、画素セルを共有する構成を示したが、3個以上の画素つまり、3個以上のPDで1個の行選択トランジスタつまり、画素セルを共有するようにしてもよい。つまり、本発明に係る固体撮像装置は、1個の画素セルに1個の画素つまり、1個のPDが配置される1画素1セル、あるいは、1個の画素セルに2個の画素つまり、2個のPDが配置される2画素1セルの構造だけに限られず、1個の画素セルに4個の画素つまり、4個のPDが配置される4画素1セル等の多画素1セルの構造を備えてもよい。また、本実施の形態では、各列にADCを設けているが、S/H容量27の信号を順次アナログ信号として読み出し、列数より少ない個数のADCに供給してAD変換を行ってもよい。また、本発明は、画素信号を読み出す画素セルの行の切り替え時に少なくとも一行分の画素セルを選択した状態で垂直信号線に一定電流を流す点に特徴を有する固体撮像装置であり、必ずしも、クランプ回路5、サンプルホールドS/H回路6およびカラムADC44を必要とするものではない。