入力端子と、該入力端子から入力された電気信号に基づく信号を検出する電圧検出回路との間に設けられ、前記入力端子と前記電圧検出回路との間のノードを電気的に離接する第1スイッチと、前記ノードに電力を供給する電源端子と、前記電源端子と前記ノードとの間に設けられ、前記入力端子に接続された接続機器に電流を流すインピーダンス素子と、を含み、前記電圧検出回路は、前記入力端子に入力される入力電圧が前記接続機器の抵抗値と前記インピーダンス素子の抵抗値とによって分圧された分圧電圧の値を検出することを特徴とする接続機器の検出回路。前記インピーダンス素子とグラウンド電源との間に設けられ、前記入力端子から予め設定されている電圧値以上の電圧が入力された場合にオンし、前記入力端子に入力された電圧を前記グラウンド電源に放電する第2スイッチをさらに備えることを特徴とする請求項1に記載の接続機器の検出回路。前記第1スイッチが、前記電源端子から前記入力端子に向かう方向を順方向とするボディダイオードを有する第1MOSトランジスタであることを特徴とする請求項1または2に記載の接続機器の検出回路。前記第1スイッチが、前記入力端子から前記電源端子に向かう方向を順方向とするボディダイオードを有し、前記第1MOSトランジスタと前記インピーダンス素子との間に設けられた第2MOSトランジスタをさらに含むことを特徴とする請求項3に記載の接続機器の検出回路。前記第2スイッチが、前記第1MOSトランジスタのソースと前記第2MOSトランジスタのソースとに間にソースが接続される第3MOSトランジスタを含むことを特徴とする請求項4に記載の接続機器の検出回路。前記インピーダンス素子は、抵抗素子であることを特徴とする請求項1から5のいずれか1項に記載の接続機器の検出回路。前記インピーダンス素子は、MOSトランジスタであることを特徴とする請求項1から5のいずれか1項に記載の接続機器の検出回路。ところで、近年、USBUniversalSerialBus端子は、信号端子としてばかりでなく、コンピュータや携帯電話機から周辺機器に電力を供給する電源端子としても使用されている。USB端子を使ってコンピュータから電力の供給を受ける周辺機器としては、マイクロフォン等がある。ただし、将来的にはさらに多くの周辺機器が、USB端子を使ってコンピュータと信号や電力を授受するようになる可能性がある。USB端子は、ジャック/プラグのコネクタよりも汎用性があり、また、小型、薄型のものもあるため、コンピュータ等の薄型化、小型化の傾向に即したものである。しかしながら、上記した特許文献1に記載されている発明は、ジャックに入力される信号が音声信号であるか否かの判定に、信号の時間変化を利用している。このため、特許文献1記載の発明は、信号の時間変化を検出するためのコーデックやCPUが必要になるため、回路構成が複雑化するとともに大型化する。このような従来技術を適用すると、USB端子を使ってマイクロフォンをコンピュータに接続するようにしても、マイクロフォンの検出回路がコンピュータ等の小型化、薄型化を妨げる可能性がある。本発明は、以上の点に鑑みてなされたものであり、小型、簡易な構成でありながら、マイクロフォン等の周辺機器がコンピュータに接続されたことを検出することが可能な接続機器の検出回路を提供することを目的とする。上記した課題を解決するため、本発明の接続機器の検出回路は、入力端子例えば図2に示した入力端子101と、該入力端子から入力された電気信号に基づく信号を検出する電圧検出回路例えば図2に示した電圧検出回路104との間のノードに設けられ、前記入力端子と前記電圧検出回路との間を電気的に離接する第1スイッチ例えば図2に示したNチャネルMOSトランジスタ103と、前記ノードに電力を供給する電源端子例えば図2に示した端子111と、前記電源端子と前記ノードとの間に設けられ、前記入力端子に接続された接続機器に電流を流すインピーダンス素子例えば図2に示した抵抗素子109と、を含み、前記電圧検出回路は、前記入力端子に入力される入力電圧が前記接続機器の抵抗値と前記インピーダンス素子の抵抗値とによって分圧された分圧電圧の値を検出することを特徴とする。また、本発明の接続機器の検出回路は、上記した発明において、前記インピーダンス素子とグラウンド電源との間に設けられ、前記入力端子から予め設定されている電圧値以上の電圧が入力された場合にオンし、前記入力端子に入力された電圧を前記グラウンド電源に放電する第2スイッチ例えば図2に示したPチャネルMOSトランジスタ108をさらに備えることが望ましい。また、本発明の接続機器の検出回路は、上記した発明において、前記第1スイッチが、前記電源端子から前記入力端子に向かう方向を順方向とするボディダイオードを有する第1MOSトランジスタ例えば図2に示したNチャネルMOSトランジスタ103であることが望ましい。また、本発明の接続機器の検出回路は、上記した発明において、前記第1スイッチが、前記入力端子から前記電源端子に向かう方向を順方向とするボディダイオードを有し、前記第1MOSトランジスタと前記インピーダンス素子との間に設けられた第2MOSトランジスタ例えば図8に示したNチャネルMOSトランジスタ703をさらに含むことが望ましい。また、本発明の接続機器の検出回路は、上記した発明において、前記第2スイッチが、前記第1MOSトランジスタのソースと前記第2MOSトランジスタのソースとに間にソースが接続される第3MOSトランジスタ例えば図2に示したPチャネルMOSトランジスタを含むことが望ましい。また、本発明の接続機器の検出回路は、上記した発明において、前記インピーダンス素子が、抵抗素子例えば図2に示した抵抗素子109であることが望ましい。また、本発明の接続機器の検出回路は、上記した発明において、前記インピーダンス素子が、MOSトランジスタ例えば図11に示したPチャネルMOSトランジスタ118であることが望ましい。本発明によれば、小型、簡易な構成でありながら、マイクロフォン等の周辺機器がコンピュータに接続されたことを検出することが可能な接続機器の検出回路を提供できる、という効果を奏する。以下、図面を参照して本発明の接続機器の検出回路の実施形態1~6を説明する。なお、以下に説明する実施形態1~6においては、いずれもUSB端子を使ってマイクロフォンをコンピュータ等の電子機器以下、USBデバイスと記すに接続したものとする。検出回路は、USBデバイス内部に設けられている。実施形態1回路構成図1は、本発明の実施形態1の接続機器の検出回路以下、単に検出回路と記すが内蔵されるUSBデバイスを説明するための模式図である。USBデバイスは、USB端子と接続される入力端子101を備えている。また、USBデバイスは、回路A、回路B、回路Cといった用途や機能が異なる複数の回路を備えている。回路A、回路B、回路Cは、いずれもUSB端子から信号や電力の供給を受けて、それぞれの用途や機能に応じた信号を、対応する出力端子に出力する。図2は、本発明の実施形態1の検出回路を説明するための図であって、図1に示した回路Cに対応する。なお、本明細書では、図2に示した構成について実施形態1で説明し、以降の実施形態では図2に示した構成と同様の構成については同様の符号を付し、その説明を一部略すものとする。実施形態1に係る検出回路は、マイク抵抗RMICを検出するための抵抗素子109を備えている。抵抗素子109の一端には電源電圧VCCが接続されている。また、抵抗素子109の他方の端子は、検出回路のノード107と接続されている。実施形態1の検出回路は、マイク抵抗RMICと抵抗素子109の抵抗値R1とによって分圧された入力電圧VINを検出する電圧検出回路104を備えている。電圧検出回路104が入力電圧Vinに基づいて出力した信号VOUTは、出力端子102から出力される。また、実施形態1の検出回路は、入力端子101、電圧検出回路104間の信号伝送ノード107上でオンオフし、信号伝送ノード107aと107bとを離接するNチャネルMOSトランジスタ103を備えている。NチャネルMOSトランジスタ103には、ボディダイオード103aが形成されている。入力端子101には、USB端子が接続されている。また、実施形態1の検出回路は、NチャネルMOSトランジスタ103のゲート電圧VGを生成するゲート電圧生成回路105を備えている。ゲート電圧生成回路105は、NチャネルMOSトランジスタ103を低オン抵抗で導通させるためのゲート電圧VGを出力する。ゲート電圧VGは、電源電圧VCCを昇圧して生成された電圧である。ゲート電圧VGの出力は、USBデバイスがマイク抵抗RMICを検出するように指示したタイミングに応じて行われる。マイク抵抗RMICの検出は、所定の時間間隔で定期的に行われている。以上の構成において、電源電圧VCCは、マイク抵抗RMICと抵抗素子109の抵抗値R1とによって分圧される。電圧検出回路104は、分圧電圧VSNSが予め設定されている閾値を超えているか否かを検出する。そして、分圧電圧が閾値に満たない場合、USBデバイスにマイクロフォンが接続されていることを検出する。ところで、USB端子は、そのピンが露出していて、ピン同士の空間に空気が存在するため、サージ電圧が発生するおそれがある。さらに、USB端子の外形状は、USB規格で統一されているから、マイク用のUSB端子にユーザが誤って電源用のUSB端子を挿入する可能性がある。これらの場合にも、マイクロフォン用のUSB端子から高電圧が入力するおそれがある。図2に示したUSBデバイスにサージ電圧が印加されると、何ら対策を施さない場合には、電源電圧VCCを供給する端子111に電流が逆流して、電源に接続される他の内部回路の破壊や誤動作を引き起こすおそれがある。このようなことを防ぐため、実施形態1の検出回路は、マイク抵抗RMICを検出するときにUSB端子にサージ電圧が入力された場合、サージ電圧を放電してUSBデバイスの内部回路を保護する機能以下、保護回路とも記すを備えている。保護回路実施形態1の保護回路は、入力端子101に入力されるサージ電圧を放電するためのスイッチとして機能するPチャネルMOSトランジスタ108と、PチャネルMOSトランジスタ108のオン、オフを制御するための基準電圧VRを生成する基準電圧生成回路106と、によって構成される。電圧検出回路図3、図4は、電圧検出回路104の回路構成を例示した図である。図3に示した電圧検出回路104は、コンパレータ201を備えている。コンパレータ201の反転入力端子には分圧電圧VSNSが入力されていて、非反転入力端子には電源202から基準電圧VREFが供給されている。コンパレータ201は、分圧電圧VSNSが基準電圧VREF以上か否か判定する。分圧電圧VSNSが基準電圧VREF以上の値を持つ場合、電圧検出回路104は、マイク抵抗RMICを検出できなかったオープン状態であるとして、Lowレベルの信号以下、Lレベルの信号と記すを出力端子102に出力する。また、分圧電圧VSNSが基準電圧VREFに満たない場合、電圧検出回路104は、マイク抵抗RMICを検出したとしてHighレベルの信号以下、Hレベルの信号と記すを出力端子102に出力する。図4に示した電圧検出回路104は、電流源301と、PチャネルMOSトランジスタ302、NチャネルMOSトランジスタ303によって構成されるインバータを備えている。分圧電圧VSNSが基準電圧VREFに満たない場合、NチャネルMOSトランジスタ303がオフして、PチャネルMOSトランジスタ302がオンしてHレベルの信号を出力端子102に出力する。図4に示した電圧検出回路104では、基準電圧VREFの値は電流源301を流れる電流I0によって決まる。ゲート電圧生成回路図5a、bは、図2に示したゲート電圧生成回路105の構成例を説明するための図である。図5aに示した回路は、アンド回路411と、2つのインバータ412、413によって構成される。アンド回路411、インバータ412、413は互いに直列に接続されていて、アンド回路411には、クロック信号CLKと、NチャネルMOSトランジスタ103をオンするためのイネーブル信号SWONとが入力されている。インバータ412はアンド回路411の出力からクロック信号CLKBを出力し、インバータ413はクロック信号CLKBを反転してクロック信号CLKBBを出力する。図5bに示したゲート電圧生成回路105は、チャージポンプ回路昇圧回路として構成される。ゲート電圧生成回路105は、直列に接続されたスイッチ401、スイッチ402、直列に接続されたスイッチ403、404を有し、スイッチ401、402とスイッチ403、404とが互いに並列に接続されている。スイッチ401とスイッチ402との間と、スイッチ403とスイッチ404との間には、容量素子405が接続されていて、スイッチ402とゲート電圧生成回路105の出力端子とグラウンド電源との間に容量素子406が接続されている。また、ゲート電圧生成回路105の出力端子とグラウンド電源との間に抵抗素子409とNチャネルMOSトランジスタ408が直列接続されている。そして、NチャネルMOSトランジスタ408のゲートにインバータ407の出力が接続され、インバータ407には、イネーブル信号SWONが入力される。スイッチ401~404は、図5aに示した回路から出力されるクロック信号CLKBまたはクロック信号CLKBBによってオン、オフする。また、容量素子405の容量値C1、容量素子406の容量値C2は等しいものとする。電源電圧VCCの投入後、図示しないマイコンからクロック信号CLK図中にCLKBBと記すがスイッチ401、404に与えられ、クロック信号CLKを反転した反転クロック信号CLK図中にCLKBと記すがスイッチ402、403に与えられる。スイッチ401、404がオンしたときに容量素子405に電荷が蓄えられ、スイッチ402、403がオンしたとき、容量素子405に蓄えられた電荷が容量素子406に転送される。以上の動作を繰り返すことにより、ゲート電圧生成回路105は、電源電圧VCCを昇圧する。一方、NチャネルMOSトランジスタ103をオフするとき、イネーブル信号SWONはLowレベルになり、インバータ407で反転されて、NチャネルMOSトランジスタ408のゲートに入力される。そして、NチャネルMOSトランジスタ408は、オンして、容量素子405、406に蓄えられた電荷が、抵抗素子409、NチャネルMOSトランジスタ408を介して、グラウンド電源に放電され、0Vとなる。基準電圧生成回路図6は、図2に示した基準電圧生成回路106を説明するための図である。基準電圧生成回路106は、電流源501と、電流源501と直列に接続された抵抗素子502とを有し、電流源501と抵抗素子502との接続点から基準電圧VRを出力する。基準電圧VRは、電流源501を流れる電流IREFを抵抗素子502に流すことによって生成される。基準電圧生成回路106では、電圧検出回路104の入力電圧の許容最大電圧を許容最大電圧VLIM、PチャネルMOSトランジスタ108の閾値電圧をVthとしたとき、VR=VLIM-Vthとなるように電流IREF、抵抗素子502の抵抗値R2が設定される。つまり、PチャネルMOSトランジスタ108のソース電圧が、VRVthを超えたとき、ゲートソース間電圧VGSは、Vthを超える。このとき、PチャネルMOSトランジスタ108がオンする。そして、許容最大電圧VLIMを超えた入力電圧VINがPチャネルMOSトランジスタ108を介して放電される。基準電圧生成回路106とPチャネルMOSトランジスタ108は、クランプ回路を構成している。実施形態1では、VCC=1.8V、VR=0.3V、PチャネルMOSトランジスタ108のVth=0.7V、許容最大電圧VLIM=1.0V、電圧検出回路104が、マイクロフォンが接続されていると判断する際の閾値を0.5Vとする。また、抵抗素子109の抵抗値R1の抵抗値に比べて、NチャネルMOSトランジスタ103のオン抵抗、PチャネルMOSトランジスタ108のオン抵抗は十分小さいものとする。動作以下、以上説明した実施形態1の検出回路の動作を説明する。図7は、実施形態1の検出回路の動作を説明するためのタイミングチャートである。図7の縦軸は電圧レベルであって、横軸は時間である。このタイミングチャートは、電源電圧VCC、基準電圧VR、USBデバイスにマイクロフォンが接続されているか否かを検出するように指示するMICCHK信号、ゲート電圧生成回路105に入力されるクロック信号CLK、NチャネルMOSトランジスタ103をオンするためのイネーブル信号SWON、NチャネルMOSトランジスタ103のゲートに入力されるゲート電圧VG、入力電圧VIN、分圧電圧VSNS、出力電圧VOUT、PチャネルMOSトランジスタ108を流れる電流IMP1を示している。図2に示した端子111に電源が投入され、電源電圧VCCが0Vから1.8Vまで上昇する。基準電圧生成回路106から出力される基準電圧VRは、0Vから0.3Vまで上昇する。そして、図示しないマイコンよりマイクロフォンが接続されているかをチェックするためのMICCHK信号がHighレベルになる。MICCHK信号の立ち上がりに同期して、ゲート電圧生成回路105にクロック信号CLKが供給され、昇圧動作を開始する。また、MICCHK信号の立ち上がりに同期して、NチャネルMOSトランジスタ103をオンするためのイネーブル信号SWONがHighレベルになる。図5bに示したゲート電圧生成回路105の容量素子405、406の容量値C1、C2は等しいので、ゲート電圧VGは、0Vから3.6Vまで上昇する。ゲート電圧VGの上昇に伴ってNチャネルMOSトランジスタ103がオンする。入力電圧VINは、抵抗素子109とマイク抵抗RMICとによって構成される分圧回路によって上昇する。一方、電圧検出回路104に入力される分圧電圧VSNSは、入力電圧VINが0Vのときの分圧電圧VSNSは、R1>>RMICの時、NチャネルMOSトランジスタ103のボディダイオードの閾値電圧VFとなるため、入力電圧VINまで降圧する。ゲート電圧生成回路105は、イネーブル信号SWONによって昇圧動作を開始する。昇圧動作により、ゲート電圧VGが上昇する。NチャネルMOSトランジスタ103がオンした瞬間に電圧検出回路104に分圧電圧VSNSが入力される。例えば図3に示した電圧検出回路104は、分圧電圧VSNSを基準電圧VREFと比較する。分圧電圧VSNSが基準電圧VREF=0.5Vに満たない場合、Hレベルの信号を出力信号VOUTとして出力する。USBデバイスは、Hレベルの信号の出力によってマイクロフォンが接続されていることを検出する。ここで、30Vのサージ電圧が入力端子101に入力されたとき、PチャネルMOSトランジスタ108ではソース電圧がVRVthを超えることになる。このため、PチャネルMOSトランジスタ108がオンしてサージ電圧がグラウンドに放電される。また、分圧電圧VSNSは、電圧検出回路104の許容最大電圧VLIM1Vを超える。このため、分圧電圧が電圧検出回路104における閾値を超えるので、出力端子102からはLレベルの信号が出力される。サージ電圧は、PチャネルMOSトランジスタ108によって放電される。このため、分圧電圧VSNSは、低電圧1.0Vを保つ。つまり、分圧電圧VSNSが電源電圧VCCを超えないので、端子111を介して電源電圧VCCを供給する電源へ電流が逆流することなく、USBデバイス内部の他の回路を保護することができる。さらに、実施形態1では、NチャネルMOSトランジスタ103がオフしているときにも、分圧電圧VSNSが許容最大電圧VLIMを超え、PチャネルMOSトランジスタ108に電流が流れることが問題となる。これを解消するため、実施形態1では、イネーブル信号SWONがLowレベルのとき、VR=VCCとなるように検出回路を設計、あるいは制御する。このような制御によれば、NチャネルMOSトランジスタ103がオフしているときPチャネルMOSトランジスタ108に電流が流れなくなり、検出回路の消費電力を低減することができる。以上説明した実施形態1は、入力端子101に周辺機器が接続された場合、周辺機器が接続されたことによって生じる抵抗電圧の変化を受動的に検出して周辺機器接続の有無を判定することができる。このため、USBデバイスの小型化、低廉化に有効な検出回路を適用することができる。また、実施形態1は、上記構成において、入力端子にサージ電圧が入力された場合、このサージ電圧を受動的に放電することができる。このため、入力端子を比較的サージ電圧が発生しやすいUSB端子としても、検出回路が内蔵されているデバイス内部の回路を保護することができる。特に実施形態1は、本発明の検出回路を必要最小限の構成で実現することができる。このため、検出回路、ひいては検出回路を内蔵するUSBデバイスの小型化を実現することができる。また、実施形態1は、以上説明した構成に限定されるものではない。例えば、実施形態1の接続機器の検出装置は、USBデバイス端子に接続された機器を検出する構成に限定されるものではなく、電源あるいは信号を入力する他の端子を有するデバイスの内部回路を保護することにも適用できる。さらに、実施形態1は、マイクロフォンを入力端子に接続する構成に限定されるものではない。入力端子に接続される周辺機器であれば、どのような機器の接続にも適用することができる。実施形態2回路構成図8は、本発明の実施形態2の検出回路を説明するための回路図である。図8に示した実施形態2の検出回路は、図2に示したNチャネルMOSトランジスタ103と電圧検出回路104との間にNチャネルMOSトランジスタ703をさらに設けた点で実施形態1の検出回路と相違する。NチャネルMOSトランジスタ703には、ボディダイオードドレインバルク間ダイオード703aが形成され、ボディダイオード703aの順方向の向きは、ボディダイオード103aの順方向の向きと反対である。すなわち、ボディダイオード103a、703aは互いにアノード同士が連続するようになるので、NチャネルMOSトランジスタ103、703を介して電流が流れることがない。このような構成によれば、NチャネルMOSトランジスタ103、703がオフしているときのボディダイオード103a、703aの閾値電圧を互いに打ち消すキャンセルすることができる。したがって、実施形態2では、NチャネルMOSトランジスタ103、703のボディダイオードにより、NチャネルMOSトランジスタ103、703がオフしているとき、入力端子101に電流が流れることをも抑えることができる。動作図9は、実施形態2の検出回路の動作を説明するためのタイミングチャートである。図9の縦軸は電圧レベルであって、横軸は時間である。このタイミングチャートは、電源電圧VCC、基準電圧VR、USBデバイスにマイクロフォンが接続されているか否かを検出するように指示するMICCHK信号、ゲート電圧生成回路105に入力されるクロック信号CLK、NチャネルMOSトランジスタ103をオンするためのイネーブル信号SWON、NチャネルMOSトランジスタ103のゲートに入力されるゲート電圧VG、入力電圧VIN、分圧電圧VSNS、出力電圧VOUT、PチャネルMOSトランジスタ108を流れる電流IMP1を示している。ゲート電圧生成回路105は、イネーブル信号SWONによって昇圧動作を開始する。昇圧動作により、ゲート電圧VGが上昇する。NチャネルMOSトランジスタ103、703がオンした瞬間に電圧検出回路104に分圧電圧VSNSが入力される。分圧電圧VSNSが基準電圧VREF=0.5V以下であるとき、Hレベルの信号が出力信号VOUTとして出力される。USBデバイスは、Hレベルの信号の出力によってマイクロフォンが接続されていることを検出する。また、実施形態2においても、30Vのサージ電圧が入力端子101に入力されたとき、PチャネルMOSトランジスタ108がオンしてサージ電圧がグラウンドに放電される。また、分圧電圧が電圧検出回路104におけるマイクロフォン検出の閾値を超えるので、出力端子102からはLレベルの信号が出力される。サージ電圧は、PチャネルMOSトランジスタ108によって放電される。このため、分圧電圧VSNSは、低電圧1.0Vを保つ。つまり、分圧電圧VSNSが電源電圧VCCを超えないので、端子111に電流が逆流することなく、電源に接続されているUSBデバイスの他の回路を保護することができる。さらに、実施形態2では、NチャネルMOSトランジスタ103、703がオフしているときにも、分圧電圧VSNSが許容最大電圧VLIMを超え、PチャネルMOSトランジスタ108に電流が流れることが問題となる。実施形態2でも、実施形態1と同様に、SWONがLのとき、VR=VCCとなるように検出回路を設計、あるいは制御することによって検出回路の消費電力を低減することができる。実施形態3回路構成図10は、本発明の実施形態3の検出回路を説明するための回路図である。図10に示した実施形態3の検出回路と図8に示した実施形態2の検出回路との相違は、PチャネルMOSトランジスタ108のソースがNチャネルMOSトランジスタ103のソースと、NチャネルMOSトランジスタ703のソースとの間に接続された点である。このような実施形態3によれば、NチャネルMOSトランジスタ103のボディダイオード103aと、NチャネルMOSトランジスタ703のボディダイオード703aの順方向の向きが、端子111から見て互いに逆方向となる。またPチャネルMOSトランジスタ108のソース端子は、ボディダイオード103aのアノードとボディダイオード703aのアノードとの間に接続されている。このため、電流は、信号伝送ノード107からPチャネルMOSトランジスタ108に流れない。このような実施形態3は、実施形態1、2において、イネーブル信号SWONがLレベルのとき、VR=VCCとなるように検出回路を設計、あるいは制御しない場合よりも検出回路の消費電流をさらに低減することができる。なお、実施形態3の検出回路は、実施形態2の検出回路と同様に動作する。実施形態3の動作と実施形態2の動作の相違は、電源電圧VCCが1.8Vであり、ゲート電圧VGが0Vのとき、分圧電圧VSNSが1.8Vとなる点だけである。このため、実施形態3では検出回路の動作についての図示及び説明を省くものとする。実施形態4回路構成図11は、本発明の実施形態4の検出回路を説明するための回路図である。図11に示した実施形態4の検出回路と図2に示した実施形態1の検出回路との相違は、図2に示した抵抗素子109に代えて、PチャネルMOSトランジスタ118が、電源電圧VCCと分圧電圧VSNSが印加されるノード107aとの間に接続されている点である。PチャネルMOSトランジスタ118のゲートには、基準電圧生成回路162が接続されていて、PチャネルMOSトランジスタのゲートに基準電圧を入力している。このため、PチャネルMOSトランジスタ118は、電流源として機能する。実施形態4では、PチャネルMOSトランジスタ118に供給される基準電圧とPチャネルMOSトランジスタ108に供給される基準電圧とを区別するため、PチャネルMOSトランジスタ108のゲートに接続された基準電圧生成回路を基準電圧生成回路161とする。また、PチャネルMOSトランジスタ118のゲートに接続された基準電圧生成回路を基準電圧生成回路162とする。また、基準電圧生成回路161から出力される基準電圧をVR1、基準電圧生成回路162から出力される基準電圧をVR2とする。基準電圧生成回路図12は、基準電圧生成回路161の構成例を説明するための回路図である。また、図13は、基準電圧生成回路162の構成例を説明するための回路図である。図12に示すように、基準電圧生成回路161は、図2に示した基準電圧生成回路106と同様に構成されていて、電源電圧VCCを供給する電源とグラウンドとの間に電流源1101と抵抗素子1102とが直列に接続された構成を有している。基準電圧VR1は、電流源1101を流れる電流IREF1を抵抗素子1102に流すことによって生成される。図13に示すように、基準電圧生成回路162は、電源電圧VCCを供給する電源とグラウンドとの間にPチャネルMOSトランジスタ1201と電流源1202とが直列に接続された構成を有している。基準電圧生成回路162は、電流源1202を流れる電流IREF2に応じた電圧VR2を生成し、PチャネルMOSトランジスタ118のゲートにVR2を与えている。このような基準電圧生成回路162は、PチャネルMOSトランジスタ118とカレントミラー回路を構成している。また、実施形態4では、マイク抵抗RMICとPチャネルMOSトランジスタ118とで電圧発生回路を構成し、PチャネルMOSトランジスタ118からマイク抵抗RMICに電流が流れることで、電圧検出回路104への分圧電圧VSNSが生成される。動作図14は、実施形態4の検出回路の動作を説明するためのタイミングチャートである。図14の縦軸は電圧レベルであって、横軸は時間である。このタイミングチャートは、電源電圧VCC、基準電圧VR1、VR2、USBデバイスにマイクロフォンが接続されているか否かを検出するように指示するMICCHK信号、ゲート電圧生成回路105に入力されるクロック信号CLK、NチャネルMOSトランジスタ103をオンするためのイネーブル信号SWON、NチャネルMOSトランジスタ103のゲートに入力されるゲート電圧VG、入力電圧VIN、分圧電圧VSNS、出力電圧VOUT、PチャネルMOSトランジスタ108を流れる電流IMP1を示している。電源が投入され、図2に示した電源電圧VCCが0Vから1.8Vまで上昇する。基準電圧生成回路161の基準電圧VR1は、0Vから0.3Vまで上昇する。そして、図示しないマイコンよりマイクロフォンが接続されているかをチェックするためのMICCHK信号がHighレベルになる。MICCHKの立ち上がりに同期して、ゲート電圧生成回路105にクロック信号CLKが供給され、昇圧動作を開始する。また、MICCHK信号の立ち上がりに同期して、NチャネルMOSトランジスタ103をオンするためのイネーブル信号SWONがHighレベルになる。図5bに示したゲート電圧生成回路105の容量素子405、406の容量値が同じであるから、ゲート電圧VGは、0Vから3.6Vまで上昇する。ゲート電圧VGの上昇に伴い、NチャネルMOSトランジスタ103がオンし、入力電圧VINは、PチャネルMOSトランジスタ118を流れる電流とマイク抵抗RMICとによる電圧発生回路により上昇する。一方、電圧検出回路104へ入力する分圧電圧VSNSは、電源電圧VCCから入力電圧VINまで降圧する。図14中の入力電圧VINが0Vのときの分圧電圧VSNSは、R1>>RMICの時、NチャネルMOSトランジスタ103のボディダイオードの閾値電圧VFとなる。入力電圧VINは、閾値電圧0.5V以下である。このため、電圧検出回路104は、ゲート電圧VGが上昇してNチャネルMOSトランジスタ103がオンした瞬間に出力信号VOUTとしてHを出力し、マイクロフォンが接続されていることを検出する。ここで、30Vのサージ電圧が入力端子101に入力されたとき、分圧電圧VSNSは、許容最大電圧VLIM1Vを超える。このため、PチャネルMOSトランジスタ108がオンし、サージ電圧がグラウンドに放電される。また、分圧電圧VSNSが閾値を超えるので、VOUTはLとなる。サージ電圧は、PチャネルMOSトランジスタ108によってグラウンドに放電されるため、分圧電圧VSNSは、低電圧1.0Vを保つ。つまり、分圧電圧VSNSがVCCを超えないので、端子111に電流が逆流することなく、USBデバイス内部の回路を保護することができる。このような実施形態4によれば、MOSトランジスタを抵抗素子として使用しているから、図2に示した抵抗素子109を用いるよりも小さい面積で任意の抵抗値の抵抗素子を実現することができる。実施形態5回路構成図15は、本発明の実施形態5の検出回路を説明するための図である。実施形態5の検出回路は、実施形態4で説明した検出回路のNチャネルMOSトランジスタ103と電圧検出回路104との間に、NチャネルMOSトランジスタ143を設けたものである。NチャネルMOSトランジスタ143に生成されるボディダイオードを、ボディダイオード143aとして図中に示す。実施形態5では、NチャネルMOSトランジスタ103のボディダイオード103aの順方向の向きと、NチャネルMOSトランジスタ143のボディダイオード143aの順方向の向きとが反対である。このため、NチャネルMOSトランジスタ103、143がオフしているとき、ボディダイオードの閾値電圧VFを打ち消すことができる。したがって、実施形態5では、NチャネルMOSトランジスタ103、143のボディダイオードにより、NチャネルMOSトランジスタ103、143がオフしているとき、入力端子101に電流が流れることをも抑えることができる。さらに、実施形態5では、NチャネルMOSトランジスタ103、143がオフしているとき、分圧電圧VSNSは許容最大電圧VLIMを超え、PチャネルMOSトランジスタ108に電流が流れる。ただし、実施形態5では、イネーブル信号SWONがLowレベルのとき、VR1=VCCとなるように、制御すれば、PチャネルMOSトランジスタ108はオフして電流が流れなくなり、消費電力を低減することができる。なお、実施形態5の検出回路の動作は、上記した実施形態2の検出回路と同様に動作する。このとき、NチャネルMOSトランジスタ143はNチャネルMOSトランジスタ103と同様に動作する。このため、実施形態5の検出回路の動作については図示及び説明を省くものとする。実施形態6回路構成図16は、本発明の実施形態6の検出回路を説明するための図である。実施形態6の検出回路は、実施形態5の検出回路のPチャネルMOSトランジスタ108のソースを、NチャネルMOSトランジスタ103のソースとNチャネルMOSトランジスタ143のソースとの間に接続した点が実施形態5との相違である。このような実施形態6の構成によれば、NチャネルMOSトランジスタ103、143がオフしているとき、NチャネルMOSトランジスタ143のボディダイオードの向きが端子111から見て逆方向になる。このため、電流は信号伝送ノード107からPチャネルMOSトランジスタ108に流れない。このような実施形態6は、実施形態4、5において、SWONがLのとき、VR=VCCとなるように検出回路を設計、あるいは制御しない場合よりも検出回路の消費電流を低減することができる。なお、実施形態6の検出回路の動作は、上記した実施形態3の検出回路と同様に動作する。このとき、NチャネルMOSトランジスタ143はNチャネルMOSトランジスタ103と同様に動作する。このため、実施形態6の検出回路の動作については図示及び説明を省くものとする。