直流電力が入力される第1トランスの一次巻線と、前記第1トランスの一次巻線に直列に接続されるスイッチング素子と、前記スイッチング素子に並列に接続され、互いに直列に接続されるキャパシタ及び第2トランスの一次巻線と、前記第1トランスの一次巻線に結合される第1トランスの二次巻線と、前記第1トランスの二次巻線に接続され、直流電力を出力する一対の出力端子と、前記第2トランスの一次巻線に結合されるとともに、前記一対の出力端子の間にそれぞれ接続され、互いに出力電流の向きが逆向きになるように接続される一対の第2トランスの二次巻線とを含む、DC-DCコンバータ。前記スイッチング素子の電力入力端子と電力出力端子との間の電圧をVd、前記直流電力の電圧値をVin、前記一対の出力端子に接続される負荷回路の抵抗値をR、前記キャパシタの容量をC、前記第2トランスの二次巻線に対する前記第2トランスの一次巻線の巻線比をN、前記第1トランスのリーケージインダクタンスをLとすると、前記キャパシタの容量は、次の式1及び式2を満たす、請求項1記載のDC-DCコンバータ。前記第2トランスの二次巻線に対する前記第2トランスの一次巻線の巻線比をN、前記一対の出力端子に接続される負荷回路の抵抗値をR、前記キャパシタの容量をC、前記第1トランスのリーケージインダクタンスをLとすると、前記第2トランスの二次巻線に対する前記第2トランスの一次巻線の巻線比Nは、次の式3を満たす、請求項1又は2記載のDC-DCコンバータ。前記キャパシタ及び前記第2トランスの一次巻線に直列に接続され、前記キャパシタ及び前記第2トランスの一次巻線とともに前記スイッチング素子に並列に接続されるインダクタをさらに含む、請求項1乃至3のいずれか一項に記載のDC-DCコンバータ。前記スイッチング素子はGaN-HEMT素子であり、前記GaN-HEMT素子、前記キャパシタ、前記第2トランスの一次巻線、及び前記一対の第2トランスの二次巻線は、基板にベアチップで実装されてモジュール化される、請求項1乃至3のいずれか一項に記載のDC-DCコンバータ。前記第2トランスの一次巻線は、前記一対の第2トランスの二次巻線の各々に結合し、互いに並列に接続される一対の一次巻線である、請求項1乃至5のいずれか一項記載のDC-DCコンバータ。前記第2トランスの一次巻線及び二次巻線は、過飽和インダクタである、請求項1乃至6のいずれか一項記載のDC-DCコンバータ。交流電力が入力される入力端子と、前記入力端子に入力される交流電力を整流する整流回路と、前記整流回路で整流された電力を平滑化する平滑化キャパシタと、請求項1乃至7のいずれか一項に記載のDC-DCコンバータとを含み、前記平滑化キャパシタで平滑化された直流電力が前記第1トランスの一次巻線に入力される、電源装置。請求項8記載の電源装置から直流電力が供給される、演算処理装置、主記憶装置、又は補助記憶装置を含む、情報処理装置。ところで、スナバ回路の回生トランスの二次巻線の誘起電圧を直流電源に帰還する従来の電源装置では、直流電源に帰還された電力はトランスを介して再び二次側に伝達される。このため、直流電源に帰還された電力の一部はトランスでサージエネルギとして消費されることになり、電力損失が増大するという問題があった。また、別巻線の誘起電圧を整流平滑する回路を含む電源装置では、誘起電圧の正成分だけを負荷に供給しているため、回生効率が低いという問題があった。そこで、サージ電圧を抑制することのできるDC-DCコンバータ、電源装置、及び情報処理装置を提供することを目的とする。本発明の実施の形態のDC-DCコンバータは、直流電力が入力される第1トランスの一次巻線と、前記第1トランスの一次巻線に直列に接続されるスイッチング素子と、前記スイッチング素子に並列に接続され、互いに直列に接続されるキャパシタ及び第2トランスの一次巻線と、前記第1トランスの一次巻線に結合される第1トランスの二次巻線と、前記第1トランスの二次巻線に接続され、直流電力を出力する一対の出力端子と、前記第2トランスの一次巻線に結合されるとともに、前記一対の出力端子の間にそれぞれ接続され、互いに出力電流の向きが逆向きになるように接続される一対の第2トランスの二次巻線とを含む。サージ電圧を抑制することのできるDC-DCコンバータ、電源装置、及び情報処理装置を提供することができる。以下、本発明のDC-DCコンバータ、電源装置、及び情報処理装置を適用した実施の形態について説明する。実施の形態のDC-DCコンバータ、電源装置、及び情報処理装置について説明する前に、まず、図1乃至図6を用いて、比較例1、2の電源装置の問題点について説明する。図1は、比較例1の電源装置10を示す回路図である。図1に示す比較例1の電源装置10は、入力端子11、12、整流回路20、平滑用キャパシタ30、DCDirectCurrent-DCコンバータ40、出力端子51、52、及び制御部60を含む。入力端子11、12は、整流回路20の入力側に接続されており、交流電源1が接続される。交流電源1から出力される交流電力は、入力端子11、12を介して整流回路20に入力される。整流回路20は、4つのダイオード21、22、23、24がブリッジ状に接続されたダイオードブリッジである。整流回路20は、入力端子11、12を介して交流電源1に接続されており、交流電力を全波整流して出力する。ここで、交流電源1の出力電圧実効値はVinであるため、整流回路20の入力電圧はVinである。整流回路20は、交流電源1から入力される交流電力を全波整流した電力を出力する。整流回路20には、例えば、電圧が80V~265Vの交流電力が入力されるため、整流回路20のダイオード21、22、23、24における電圧降下は無視することができる。このため、整流回路20の入力電圧はVinであり、整流回路20の出力電圧はVinであることとして説明を行う。平滑用キャパシタ30は、整流回路20で全波整流された電圧を平滑化してDC-DCコンバータ40に入力する。DC-DCコンバータ40には、例えば、実効値が100Vの直流電力が入力される。DC-DCコンバータ40は、直流電力の電圧値を変換して出力する変換回路であり、トランス41、スイッチング素子42、ダイオード43、及び平滑用キャパシタ44を含む。DC-DCコンバータ40は、比較例1のDC-DCコンバータである。トランス41は、一次巻線41Aと二次巻線41Bを含むフライバック型のトランスである。トランス41の一次巻線41Aは、スイッチング素子42と直列に接続されており、一次巻線41A及びスイッチング素子42は、平滑用キャパシタ30に並列に接続されている。トランス41の二次巻線41Bは、ダイオード43と直列に接続されており、二次巻線41B及びダイオード43は、平滑用キャパシタ44に並列に接続されている。なお、一次巻線41Aに流れる電流Ipと、二次巻線41Bに流れる電流Isは、図1に矢印で示す方向を正とする。スイッチング素子42は、例えば、MOSFETMetalOxideSemiconductorFieldEffectTransistorであればよい。スイッチング素子42は、制御部60からゲートにパルス電圧が印加されることによってオン/オフが行われる。スイッチング素子42のドレインは一次巻線41Aに接続されており、スイッチング素子42のソースは平滑用キャパシタ30の低電位側の端子図1中下側の電極に接続される端子に接続されている。以下では、スイッチング素子42のドレイン電圧をVdと表す。ダイオード43は、二次巻線42Bから出力端子51の方向に整流方向を有する整流素子であり、例えば、ファーストリカバリーダイオード、SICショットキーダイオードを用いればよい。平滑用キャパシタ44は、出力端子51、52の間に接続されるとともに、二次巻線41B及びダイオード43に並列に接続されている。出力端子51、52には、負荷回路70が接続される。例えば、図1に示す電源装置10を含む情報処理装置がPCPersonalComputer:パーソナルコンピュータ、又はサーバ等である場合には、負荷回路70は、CPUCentralProcessingUnit:中央演算装置、主記憶装置、又は補助記憶装置等である。なお、以下では、出力端子51、52の間の電圧を電源装置10又はDC-DCコンバータ40の出力電圧Voutと称す。ここでは、DC-DCコンバータ40は、例えば、実効値が100Vの直流電力を電圧が12Vの直流電力に変換し、出力電圧Voutは出力端子51、52を介して負荷回路70に出力される。なお、図1において、電源装置10の一次側では、入力端子12、平滑用キャパシタ30の低電位側の端子図1中下側の電極に接続される端子、及びスイッチング素子42のソースは0Vに保持される。同様に、電源装置10の二次側では、平滑用キャパシタ44の低電位側の端子図1中下側の電極に接続される端子及び出力端子52は、0Vに保持される。次に、図2を用いて、比較例1の電源装置10のスイッチング素子42のオン/オフの切り替え、一次巻線41Aに流れる電流Ip、二次巻線41Bに流れる電流Is、スイッチング素子42のドレイン電圧Vd、及び出力電圧Voutの関係について説明する。図2は、比較例1のDC-DCコンバータ40におけるスイッチング素子42のゲート電圧、一次巻線41Aに流れる電流Ip、二次巻線41Bに流れる電流Is、スイッチング素子42のドレイン電圧Vd、及び出力電圧Voutの関係を示す図である。スイッチング素子42のゲート電圧HHigh/Lは、スイッチング素子42のオン/オフの切り替えを表す。図2Aに示すように、制御部60から所定の周波数のパルス電圧をスイッチング素子42のゲートに印加すると、スイッチング素子42がオンのときに一次巻線41Aに電流が流れ、スイッチング素子42がオフのときには一次巻線41Aに電流は流れない。このため、一次巻線41Aに流れる電流Ipは、図2Bに示すように、スイッチング素子42がオンの期間に徐々に上昇し、スイッチング素子42がオフの期間に零になる。ここで、一次巻線41A及び二次巻線41Bを含むトランス41は、フライバック型のトランスであり、二次巻線41Bには正方向の電流Isを流すダイオード43が接続されている。このため、二次巻線41Bの電流Isは、図2Cに示すように、スイッチング素子42がオンの期間には零になりすなわち電流Isは流れず、スイッチング素子42がオフのときに徐々に減少するように流れることになる。すなわち、スイッチング素子42がオンの間は、二次巻線41Bには電流が流れずに二次巻線41Bに磁気エネルギが蓄積され、スイッチング素子42がオフになると、二次巻線41Bに蓄積された磁気エネルギが放出されることによって電流Isが流れることになる。図2Dに示すように、スイッチング素子42のドレイン電圧は、スイッチング素子42がオンの期間は0Vであり、スイッチング素子42がオンの期間はVinVになる。また、図2Eに示すように、出力端子51、52から出力される出力電圧Voutは、二次巻線41Bの電流Isが流れるときに電流Isの減少に伴って低下傾向になり、二次巻線41Bに電流Isが流れないときに上昇傾向になる。ただし、出力電圧Voutは、平滑用キャパシタ44によって平滑化されているため、その変動は微小である。次に、図3を用いて、DC-DCコンバータ40で生じるサージ電圧について説明する。図3は、比較例1のDC-DCコンバータ40を示す図である。比較例1のDC-DCコンバータ40のトランス41における一次巻線41Aと二次巻線41Bとの結合は完全ではなく、トランス41はリーケージインダクタンスを有する。ここでは、説明の便宜上、トランス41のインダクタンスのうちのリーケージインダクタンスの分をリーケージインダクタとして表す。以下では、図3に示すように、トランス41は、一次巻線41A及び二次巻線41Bに加えて、一次側のリーケージインダクタ41Cと、二次側のリーケージインダクタ41Dとを含むこととして説明を行う。トランス41で一次側から二次側に電力を伝送する際に一次側のリーケージインダクタ41Cに蓄積される磁気エネルギは、スイッチング素子42をオフにしたときにサージエネルギとして放出され、スイッチング素子42にサージ電圧として現れる。図4は、比較例1のDC-DCコンバータ40におけるスイッチング素子42のゲート電圧とドレイン電圧Vdとの関係を示す図である。図4Aはリーケージインダクタを含まない理想的なトランス41に接続されたスイッチング素子42のゲート電圧とドレイン電圧Vdとの関係を示す。図4Bはリーケージインダクタを含むトランス41に接続されたスイッチング素子42のゲート電圧とドレイン電圧Vdとの関係を示す。なお、図4A、Bのゲート電圧とともに示すON/OFFはスイッチング素子42のオン/オフを表す。図4Aに示すように、リーケージインダクタを含まない理想的なトランス41に接続されたスイッチング素子42では、ゲート電圧の印加/非印加によってスイッチング素子42のオン/オフが切り替えられても、サージ電圧は生じず、ドレイン電圧Vdはパルス状に変化する。一方、図4Bに示すように、リーケージインダクタを含む現実のトランス41に接続されたスイッチング素子42では、ゲート電圧を印加してスイッチング素子42をオンにした状態から、ゲート電圧を0Vにしてスイッチング素子42をオフにするとサージ電圧が生じる。これは、スイッチング素子42がオンの間にリーケージインダクタ41C図3参照に蓄積された磁気エネルギが、スイッチング素子42がオフにされたときにサージエネルギとして放出され、サージ電圧となって現れるためである。サージ電圧は、電源装置10の出力電圧にノイズとして現れることがあり、また、スイッチング素子42の破損に繋がる可能性があるため、抑制することが望ましい。また、サージ電圧は、スイッチング素子42に印加される電圧Vinの二倍以上になることがある。このため、比較例1の電源装置10では、サージ電圧に耐えられるように、スイッチング素子42の耐圧をスイッチング素子42に印加される電圧Vinの二倍以上に設定する必要がある。耐圧の高いスイッチング素子は、オン抵抗が高いため、DC-DCコンバータ40における電力損失の増大すなわち回路効率の低下に繋がるという問題があった。また、耐圧の高いスイッチング素子は耐圧の低いスイッチング素子よりも高価であるため、DC-DCコンバータ40及び電源装置10のコスト増大を招くという問題があった。次に、図5を用いて、サージ電圧を抑制するためのスナバ回路を含む比較例2の電源装置10Aについて説明する。図5は、比較例2の電源装置10Aを示す図である。比較例2の電源装置10Aは、DC-DCコンバータ40Aを含む点が比較例1の電源装置10と異なる。比較例2のDC-DCコンバータ40Aは、比較例1のDC-DCコンバータ40A図1参照にスナバ回路80を付け加えたものである。その他の構成は、比較例1の電源装置10と同様であるため、同一又は同等の構成要素には同一符号を付し、その説明を省略する。比較例2のDC-DCコンバータ40Aは、スイッチング素子42のドレインソース間に並列に接続されるスナバ回路80を含む。スナバ回路80は、キャパシタ81及び抵抗器82を含む。キャパシタ81及び抵抗器82は直列に接続されている。スナバ回路80のキャパシタ81は、リーケージインダクタ41Cと共振回路を構築している。スイッチング素子42がオンからオフにされてサージ電圧が生じると、サージ電圧をキャパシタ81で吸収し、抵抗器82で消費する。図6Aは、比較例1のDC-DCコンバータ40のスイッチング素子42に印加するゲート電圧とドレイン電圧を示す図であり、図6Bは、比較例2のDC-DCコンバータ40Aのスイッチング素子42に印加するゲート電圧及びドレイン電圧と抵抗器82の消費電力を示す図である。なお、図6A、Bのゲート電圧とともに示すON/OFFはスイッチング素子42のオン/オフを表す。図6Aに示すように、比較例1の電源装置10のスイッチング素子42に印加するゲート電圧とドレイン電圧は、図4Bに示すゲート電圧及びドレイン電圧と同一であり、スイッチング素子42をオフにしたときに、サージ電圧が生じている。これに対して、図6Bに示すように、比較例2の電源装置10Aでは、スナバ回路80がサージ電圧を吸収するため、スイッチング素子42のドレイン電圧Vdは、図6Aに示す比較例1の電源装置10におけるサージ電圧よりも抑制されている。また、図6Bに示すように、抵抗器82の消費電力は、スイッチング素子42をオンからオフに切り替えた直後から増大し、共振は時間の経過とともに徐々に低減する。このように、スナバ回路80をスイッチング素子42に並列に接続することにより、スイッチング素子42をオンからオフにしたときに生じるサージ電圧を抑制することができる。しかしながら、スナバ回路80の抵抗器82で電力が消費されるため、回路効率の低下に繋がるという問題点があった。以上のように、スイッチング素子42にスナバ回路80を並列に接続すれば、サージ電圧を抑制することができるが、キャパシタ81に吸収された電気エネルギは抵抗器82で消費されるため、エネルギの損失が発生するという問題点があった。このため、以下で説明する実施の形態では、上述の問題点を解決したDC-DCコンバータ、電源装置、及び情報処理装置を提供することを目的とする。以下、実施の形態のDC-DCコンバータ、電源装置、及び情報処理装置について説明する。<実施の形態1>図7は、実施の形態1の電源装置200を含む情報処理装置を示すブロック図である。実施の形態1では、一例として、情報処理装置がサーバ100であるものとして説明する。サーバ100は、実施の形態1の電源装置PSU:PowerSupplyUnit200、メインボード110、ハードディスクドライブ120、及びLANLocalAreaNetwork用のモデム130を含む。実施の形態1では、説明の便宜上、図6にメインボード110、ハードディスクドライブ120、及びLAN用のモデム130を示すが、サーバ100は、メインボード110、ハードディスクドライブ120、及びLAN用のモデム130以外の構成要素を含んでもよい。メインボード110には、CPU111、RAMRandomAccessMemory:ランダムアクセスメモリ又はROMReadOnlyMemory:読み出し専用メモリのような主記憶装置112が実装される。サーバ100の内部では、電源装置200は、メインボード110に実装されるCPU111及び主記憶装置112、ハードディスクドライブ120、LAN用のモデム130に電力を供給する。電源装置200には、例えば、電圧が80V~265Vの交流電力が入力される。電源装置200は、一例として、実効値が100Vの交流電圧が交流電源1から入力され、交流電力を直流電力に変換するとともに降圧し、例えば、電圧が12Vの直流電力を出力する。なお、図7には、電源装置200がサーバ100の内部にある形態を示すが、電源装置200はサーバ100の外部にあってもよい。電源装置200がサーバ100の外部にある場合は、電源装置200はACAlternatingCurrent:交流アダプタであってもよい。次に、図8を用いて、実施の形態1の電源装置200について説明する。図8は、実施の形態1の電源装置200を示す回路図である。図8において、比較例1、2の電源装置図1及び図5参照と同一又は同等の構成要素には同一符号を付し、その説明を省略する。電源装置200は、入力端子11、12、整流回路20、平滑用キャパシタ30、DC-DCコンバータ240、出力端子51、52、及び制御部60を含む。入力端子11、12は、交流電源1を接続するための入力端子の一例である。入力端子11、12には、交流電源1から電源装置200に交流電力が入力される。出力端子51は、直流電力を出力する正極端子の一例であり、出力端子52は、直流電力を出力する負極端子の一例である。出力端子51、52には負荷回路70が接続される。DC-DCコンバータ240は、実施の形態1のDC-DCコンバータである。次に、図9を用いて、実施の形態1のDC-DCコンバータ240について説明する。図9Aは、実施の形態1のDC-DCコンバータ240の回路を示す図であり、図9Bは、実施の形態1のDC-DCコンバータ240のスイッチング素子42として用いるGaN-HEMTの駆動回路を示す図である。DC-DCコンバータ240は、トランス41、スイッチング素子42、ダイオード43、平滑用キャパシタ44、及びスナバ回路280を含む。ここでは、比較例1、2と同様に、トランス41が一次巻線41A、二次巻線41B、一次巻線のリーケージインダクタ41C、二次巻線のリーケージインダクタ41Dを含むものとして説明を行う。DC-DCコンバータ240には、出力端子51、52を介して負荷回路70が接続されている。実施の形態1では、スイッチング素子42には、GaN-HEMTHighElectronMobilityTransistor:高電子移動度トランジスタを用いる。GaN窒化ガリウムで作製したHEMTは、シリコン製のMOSFETよりも高速動作が可能で、オン抵抗も小さいという特性を有する。なお、トランス41は第1トランスの一例であり、一次巻線41Aは第1トランスの一次巻線の一例であり、二次巻線41Bは第1トランスの二次巻線の一例である。また、スイッチング素子42は第1トランスの一次巻線に直列に接続されるスイッチング素子の一例であり、出力端子51、52は第1トランスの二次巻線に接続され、直流電力を出力する一対の出力端子の一例である。スナバ回路280は、キャパシタ281、一次巻線282、一対の二次巻線283、284、ダイオード285、286を含む。キャパシタ281及び一次巻線282は、スイッチング素子42のドレインソース間に並列に接続される。二次巻線283及び二次巻線284は、ともに一次巻線282に結合される。一次巻線282、及び二次巻線283、284は、トランス287を構築する。トランス287は、第2トランスの一例である。二次巻線283、284の一端は、それぞれ、ダイオード285、286の入力端子に接続されており、他端は接続点Aで互いに接続されている。ダイオード285、286の出力端子は、接続点Bでダイオード43の出力端子と接続されている。接続点Bは、平滑用キャパシタ44の高電位側の端子図9A中上側の電極に接続される端子と出力端子51に接続されている。また、接続点Aは、平滑用キャパシタ44の低電位側の端子図9A中下側の電極に接続される端子と出力端子52に接続されている。二次巻線283と二次巻線284は、極性は同一であるが、接続点Aに対する接続方向が逆であり、自己誘導によって出力する電流の向きが互いに逆になるように接続されている。一次巻線282は、第2トランスの一次巻線の一例であり、二次巻線283、284は、第2トランスの一対の二次巻線の一例である。なお、実施の形態1のDC-DCコンバータ240の動作説明を行うために、一次巻線41A及び一次側のリーケージインダクタ41Cを流れる電流をI1、スイッチング素子42に流れる電流をI2、キャパシタ281及び一次巻線282に流れる電流をI3とする。また、二次巻線283及びダイオード285に流れる電流をI4、二次巻線284及びダイオード286に流れる電流をI5、ダイオード285及びダイオード286から接続点Bに流れる電流をI6とする。電流I6は、電流I4と電流I5とを合成した電流である。また、二次巻線41Bからダイオード43に流れる電流をI7、接続点Bから平滑用キャパシタ44の高電位側の端子図9A中の上側の電極に接続された端子に流れる電流をI8とする。電流I8は、電流I6と電流I7とを合成した電流である。また、平滑用キャパシタ44の高電位側の端子図9A中の上側の電極に接続された端子から出力端子51に流れる電流をIoutとする。電流I1~I8及びIoutは、すべて図9Aに矢印で示す方向を正とする。一次巻線282に電流I3の正成分図中下向きの成分が流れると、二次巻線283には一次巻線282と二次巻線283の巻線比に応じた電流I4が流れる。また、一次巻線282に電流I3の負成分図中上向きの成分が流れると、二次巻線284には一次巻線282と二次巻線284の巻線比に応じた電流I5が流れる。次に、図9Bを用いて、実施の形態1のDC-DCコンバータ240のスイッチング素子42として用いるGaN-HEMTの駆動回路について説明する。図9Bに示すように、GaN-HEMTは、ドレイン、ソース、ゲートを有する三端子トランジスタである。例えば、ソースを接地し、ソース-ドレイン間に所定の正電圧V1を印加し、ソース-ゲート間に印加する電圧V2を閾値以上にすると、ソースードレイン間が導通するオンになる。ソース-ゲート間に印加する電圧V2の閾値は、例えば、-10V~10Vである。以上のように、GaN-HEMTは、動作を含めてMOSFETと同様に取り扱うことができる。GaN-HEMTのゲートは、図9Aに示すように制御部60図8参照に接続されており、制御部60によってゲート電圧の制御が行われる。GaN-HEMTは、例えば10MHz以上の高速のスイッチングが可能である。次に、図10を用いて、実施の形態1のDC-DCコンバータ240における電流I1~I8及びIoutについて説明する。図10は、実施の形態1のDC-DCコンバータ240に流れる電流I1~I8及びIoutを示す図である。図10において、横軸は時間t、縦軸は電流I1~I8及びIoutの電流値を示す。スイッチング素子42は、時刻0でオンにされ、時刻t1でオフにされるものとする。時刻0でスイッチング素子42がオンにされると、一次巻線41A及び一次側のリーケージインダクタ41Cを流れる電流I1と、スイッチング素子42に流れる電流I2が徐々に増大する。スイッチング素子42がオンにされている間時刻~~時刻t1は、スナバ回路280内には電流が流れず、二次側にも電流が流れないため、電流I3~I8と電流Ioutはすべて零である。時刻t1でスイッチング素子42がオフにされると、スイッチング素子42に流れる電流I2は瞬時に零になるが、一次側のリーケージインダクタ41Cに残存する磁気エネルギによってサージ電流が流れるため、電流I1にサージ電流が現れる。リーケージインダクタ41Cを流れるサージ電流は、キャパシタ281及び一次巻線282に流れるため、時刻t1以降に、電流I3にサージ電流が現れる。一次巻線282に流れるサージ電流電流I3は、一次巻線282と二次巻線283、284との巻線比に応じて二次巻線283、284に伝送される。このため、電流I3の正成分は電流I4として二次側に伝送され、電流I3の負成分は電流I5として二次側に伝送される。電流I4、I5は、電流I3に含まれるサージ電流の減衰に応じて、徐々に減衰する。電流I6は、電流I4と電流I5の合成電流であるため、電流I4と電流I5を合成した波形の電流になる。また、時刻t1でスイッチング素子42がオフにされると、二次巻線41Bに蓄えられた磁気エネルギが電流として放出されるため、二次巻線41Bからダイオード43に電流I7が流れる。電流I7は、トランス41の一次巻線41Bの磁気エネルギが二次巻線41Bに伝送されることによって流れる電流であり、一次巻線41Aに流れる電流I1と二次巻線41Bに流れる電流の比は、一次巻線41Aと二次巻線41Bの巻線比で決まる。接続点Bから平滑用キャパシタ44の高電位側の端子図9A中の上側の電極に接続された端子に流れる電流I8は、電流I6と電流I7との合成電流であるため、電流I6と電流I7を合成した波形の電流になる。電流I8は、平滑用キャパシタ44で平滑化される。平滑用キャパシタ44の高電位側の端子図9A中の上側の電極に接続された端子から出力端子51に流れる電流Ioutは、平滑用キャパシタ44で平滑化されているため、図10に示すように、時間の経過によらずに一定の電流となる。以上のように、実施の形態1のDC-DCコンバータ240では、一次側に生じるサージ電流を一次巻線282及び二次巻線283、284で二次側に伝送することができる。二次巻線283、284は、接続点Aに対する接続方向が逆であり、自己誘導によって出力する電流の向きが互いに逆になるように接続されている。このため、図10に示すように、時刻t1以降に電流I3として流れるサージ電流の正成分及び負成分の両方を電流I4、I5として二次側に回生することができる。実施の形態1のDC-DCコンバータ240は、一次側に生じるサージ電流の正成分及び負成分の両方をトランス287で二次側に回生できるので、DC-DCコンバータ240での電圧変換における電力損失を低減することができる。次に、図11を用いて、実施の形態1のDC-DCコンバータ240と比較例2のDC-DCコンバータ40A図5参照におけるサージ電圧のシミュレーション結果について説明する。図11は、実施の形態1のDC-DCコンバータ240と比較例2のDC-DCコンバータ40Aにおけるサージ電圧のシミュレーション結果を示す図である。太線で示す特性は、実施の形態1のDC-DCコンバータ240のスイッチング素子42のドレイン電圧Vdであり、細線で示す特性は、比較例2の電源装置10Aのスイッチング素子42のドレイン電圧Vdである。図11に示すシミュレーション結果は、回路シミュレータであるLTspicesimulationprogramwithintegratedcircuitemphasisを用いて得たものである。SPICEは、スイッチング素子42の寄生キャパシタンス成分を含めた計算を行うため、実測値に近い値が得られる。シミュレーション条件としては、比較例2のDC-DCコンバータ40Aのキャパシタ81のキャパシタンスを2000pF、抵抗器82の抵抗値を10kΩにした。実施の形態1のDC-DCコンバータ240については、キャパシタ281のキャパシタンスを2000pF、一次巻線282のインダクタンスを10μH、二次巻線283、284のインダクタンスを2.5μHにした。また、ダイオード285、286は、定格電圧を200V、定格電流を1Aとした。なお、ここに示す数値は、シミュレーションを行うための一例としての値であり、実施の形態1のDC-DCコンバータ240のキャパシタ281、一次巻線282、二次巻線283、284、及びダイオード285、286の各値は、上述の値に限られるものではない。また、図11に示すシミュレーション結果は、交流電源1が出力する交流電圧の実効値を100Vに設定して得たものである。図11に示すように、実施の形態1のDC-DCコンバータ240のスイッチング素子42のドレイン電圧は、約280Vを共振の中心として、最大で約360Vまで上昇している。すなわち、サージ電圧の最大振幅は80Vである。一方、比較例2の電源装置10Aのスイッチング素子42のドレイン電圧は、約280Vを共振の中心として、最大で約570Vまで上昇している。すなわち、サージ電圧の最大振幅は290Vである。このように、実施の形態1のDC-DCコンバータ240によれば、一次側のサージエネルギを二次側に回生するためのトランス287を含むスナバ回路280を備えることにより、所謂RCスナバ回路であるスナバ回路80を備える比較例2のDC-DCコンバータ40Aよりも大幅にサージ電圧を抑制できることが分かった。なお、共振の中心が約280Vになるのは、交流電源1の出力電圧の実効値が100Vであり、フライバック型のトランス41を含むDC-DCコンバータ240及び40Aでは、スイッチング素子42がオフになったときに電源電圧のピーク値の2倍の電圧がスイッチング素子42にかかるためである。次に、図12を用いて、実施の形態1のDC-DCコンバータ240におけるキャパシタ281のキャパシタンスの設定方法について説明する。図12は、実施の形態1のDC-DCコンバータ240のスナバ回路280及びその周辺部分の等価回路を段階的に示す図である。図12Aには、DC-DCコンバータ240、出力端子51、52、及び負荷回路70を示す。図12Aに示す回路は、図9Aに示した回路と同一である。ここで、図12Aに示す回路に含まれる要素のうち、ダイオード43、二次巻線41B、二次側のリーケージインダクタ41D、ダイオード285、286は、キャパシタ281のキャパシタンスには影響を及ぼさない。また、一次巻線41Aと一次側のリーケージインダクタ41Cを分けて表しているため、一次巻線41Aはスナバ回路280のキャパシタ281のキャパシタンスには影響を及ぼさないと考えられる。また、図12Aに示す回路では、スイッチング素子42をオンからオフにしたときに、一次側のリーケージインダクタ41Cに蓄積された磁気エネルギがサージエネルギとして放出されて、キャパシタ281と一次巻線282に電流が流れる。このため、スイッチング素子42は、等価的には、スイッチング素子42がオフしたときにオンになるスイッチとして取り扱うことができる。以上より、図12Aに示す回路は、図12Bに示す等価回路に変換することができる。図12Bに示す回路は、スイッチ42A、一次側のリーケージインダクタ41C、キャパシタ281、一次巻線282、及び電源Vinの直列回路と、二次巻線283、平滑用キャパシタ44、及び負荷回路70の並列回路とを含む。一次巻線282と二次巻線283は結合されており、トランス287と等価である。図12Aに示すスイッチング素子42のドレイン電圧Vdは、キャパシタ281及び一次巻線282の両端間電圧でもある。また、図12Bではスイッチング素子図12A参照をスイッチ42Aとして取り扱う。スイッチ42Aは、スイッチング素子42がオフしたときにオンになるスイッチである。このため、図12Bではドレイン電圧Vdをキャパシタ281及び一次巻線282の両端間電圧として表す。なお、ダイオード285、286を省いたことにより、一対の二次巻線283、284は片方だけで足りるため、二次巻線284を省いてある。また、一次巻線282と二次巻線283の巻線比をN:1とする。Nは任意の数である。次に、図12Bに示す一次巻線282と二次巻線283とを省いた等価回路を求めると、図12Cに示す回路が得られる。図12Cに示す回路は、スイッチ42A、一次側のリーケージインダクタ41C、キャパシタ281、及び電源Vinの直列回路に、抵抗器70Aとキャパシタ44Aとの並列回路を直列に挿入した構成を有する。抵抗器70Aは、図12Bに示す負荷回路70を等価的に表したものである。負荷回路70の抵抗値をRとすると、抵抗器70Aの抵抗値はR×N2である。また、キャパシタ44Aは、図12Bに示すキャパシタ44を等価的に表したものである。キャパシタ44のキャパシタンスをCとすると、キャパシタ44AのキャパシタンスはC/N2である。ドレイン電圧Vdは、図12Cに示すように、キャパシタ281と、抵抗器70A及びキャパシタ44Aの並列回路とにかかることになる。ここで、キャパシタ44Aがサージ電流に及ぼす影響は抵抗器70Aに比べると非常に小さいと考えられるため、キャパシタ44Aを無視して、図12Cに示す回路に流れる電流Iを考える。電流Iは、スイッチ42A、一次側のリーケージインダクタ41C、キャパシタ281、抵抗器70A、及び電源Vinの直列回路に流れる電流であり、次式1で与えられる。ここで、αは、RN2/2Lであり、Lは一次側のリーケージインダクタ41Cのインダクタンスである。また、βは次式2で与えられる値である。なお、Csはキャパシタ281のキャパシタンスである。このとき、図12Cに示すドレイン電圧Vdは、キャパシタ281と抵抗器70Aにかかる電圧として求めることができるので、次式3で表すことができる。以上のように、ドレイン電圧Vdをキャパシタ281のキャパシタンスCsの関数として表すことができる。式3に含まれるβは式2で与えられる。従って、DC-DCコンバータ240を設計する際に、ドレイン電圧Vdがスイッチング素子42をサージ電圧から保護するために十分な値を有するように、式2、3を満たすキャパシタンスCsを調整すれよい。ドレイン電圧Vdが低くなるようにキャパシタンスCsを設定すれば、より耐圧の低いGaN-HEMTをスイッチング素子42として用いることができる。一般に、耐圧の低いトランジスタはオン抵抗が小さく安価であるため、ドレイン電圧Vdが低くなるようにキャパシタンスCsを設定することにより、DC-DCコンバータ240の電力損失を低減するとともに、DC-DCコンバータ240の低コスト化を図ることができる。次に、キャパシタ281と一次巻線282での共振条件について説明する。DC-DCコンバータ240で生じるサージ電圧を効率的に収束させるには、キャパシタ281と一次巻線282で生じる共振を収束させる必要があり、そのためには次式4が成立する必要がある。このため、式4が成立するように、一次巻線282と、一対の二次巻線283、284と図12A参照の巻線比Nを設定すればよい。なお、二次巻線283と二次巻線284の巻数は同一である。式4が成立するように一次巻線282と二次巻線283、284との巻線比Nを設定することにより、サージエネルギを効率的に二次側に回生することができる。サージエネルギは二次側に伝送されて負荷回路70に供給される。以上、実施の形態1のDC-DCコンバータ240によれば、一次側に生じるサージ電流の正成分及び負成分の両方をトランス287で二次側に回生できるので、電圧変換における電力損失を低減することができる。また、ドレイン電圧Vdが低くなるようにキャパシタンスCsを設定することにより、DC-DCコンバータ240の電力損失を低減するとともに、DC-DCコンバータ240の低コスト化を図ることができる。さらに、式4が成立するように一次巻線282と二次巻線283、284との巻線比Nを設定することにより、サージエネルギを効率的に二次側に回生することができる。なお、トランス287に含まれる一次巻線282及び一対の二次巻線283、284として、過飽和インダクタを用いてもよい。この場合に、過飽和インダクタの飽和電流を出力端子51に流れる電流Ioutの最大値以下に設定しておけば、電流Ioutの最大値を超える電流がスナバ回路280に流入した場合に、過飽和インダクタが飽和することにより、出力端子51に流れる電流Ioutが異常に大きくなることを抑制することができる。<実施の形態2>実施の形態2のDC-DCコンバータは、スイッチング素子42、キャパシタ281、一次巻線282、二次巻線283、284、及びダイオード285、286を同一基板上にベアチップで実装してモジュール化した点が実施の形態1の電源装置200と異なる。その他の点は、実施の形態1の電源装置200と同様であるため、同一又は同等の構成要素には同一符号を付し、その説明を省略する。図13は、実施の形態2のDC-DCコンバータのスイッチング素子42、キャパシタ281、一次巻線282、二次巻線283、284、及びダイオード285、286の実装状態を示す図であり、Aは平面図、BはAのA-A矢視断面図、Cは底面図である。図13A~Cに示す基板310は、例えば、FR4FlameRetardantType4製の基材に銅箔を貼り付けたガラスエポキシ基板を用いることができる。図13Aに示すように、基板310は、銅箔パターン311、312、313、314、315、316、317、318を有する。図13Aには、銅箔パターン311~318をグレーで示し、スイッチング素子42、キャパシタ281、一次巻線282、二次巻線283、284、及びダイオード285、286のチップを太い実線で示す。スイッチング素子42、キャパシタ281、一次巻線282、二次巻線283、284、及びダイオード285、286は、例えば、金ボール製のバンプ340図13B参照によって銅箔パターン311、312、313、314、315、316、317、318に固定されている。ここで、スイッチング素子42、キャパシタ281、一次巻線282、二次巻線283、284、及びダイオード285、286は、同一基板基板310に形成された配線銅箔パターンに、バンプ等を用いて、ベアチップで実装されている。実施の形態2では、このようにしてスイッチング素子42、キャパシタ281、一次巻線282、二次巻線283、284、及びダイオード285、286をモジュール化している。なお、図13Aでは、スイッチング素子42、キャパシタ281、一次巻線282、二次巻線283、284、及びダイオード285、286の間を接続する配線を省略するが、配線は、例えば、フリップチップ又はボンディングワイヤによって、図9Aに示すように接続すればよい。図13Cに示すように、基板310は、底面にも銅箔パターン331、332、333、334、335を有する。銅箔パターン331、332、333、334、335は、例えば、スイッチング素子42、キャパシタ281、一次巻線282、二次巻線283、284、及びダイオード285、286を電源装置の周囲の回路素子と接続するための電極として用いることができる。図13Aに示す上面側の銅箔パターン311、312、313、314、315、316、317、318と、図13Cに示す底面側の銅箔パターン331、332、333、334、335との接続は、例えば、図13Bに示すように、基板310の側面に形成した銅箔パターン321、322を用いて行えばよい。なお、図13Aに示す上面側の銅箔パターン311、312、313、314、315、316、317、318と、図13Cに示す底面側の銅箔パターン331、332、333、334、335との接続は、例えば、ビアを用いて行ってもよい。以上のように、実施の形態2のDC-DCコンバータでは、スイッチング素子42、キャパシタ281、一次巻線282、二次巻線283、284、及びダイオード285、286をモジュール化した。モジュール化により、スイッチング素子42、キャパシタ281、一次巻線282、二次巻線283、284、及びダイオード285、286を銅箔パターン311~318に接続するための接続部の長さをバンプ340で合わせることができる。このため、接続部バンプ340における寄生インダクタンスを低減することができる。また、スイッチング素子42、キャパシタ281、一次巻線282、二次巻線283、284、及びダイオード285、286のモジュール化によって寄生インダクタンスを低減できれば、キャパシタ281の静電容量と一次巻線282、二次巻線283、284のインダクタンスを小さくできるので、電源装置をさらに小型化することができる。なお、銅箔パターン311~318、331~315の厚さについては、表皮効果を考慮して、次のように設定することができる。表皮効果の生じる厚さdは、次式5で求めることができる。d={2/ω×μ×ρ}1/25ここで、ωは角周波数、μは導体銅の透磁率、ρは導体銅の導電率である。例えば、スイッチング素子42のスイッチングを10MHzで行う場合に、ω=2π×10×106rad/s、μ=μ0×0.999991、ρ=5.76×107S/mであるとすると、d≒21μmと求まる。ただし、μ0は真空の透磁率であり、4π×107である。従って、例えば、スイッチング素子42のスイッチングを10MHzで行う場合には、銅箔パターン311~318、331~315の厚さを21μm以上にすると、銅箔パターン311~318、331~315の抵抗を低減することができる。銅箔パターン311~318、331~315の抵抗を下げることができれば、スイッチング素子42、キャパシタ281、一次巻線282、二次巻線283、284、及びダイオード285、286の間の抵抗を低減でき、スイッチング素子42のスイッチングの際に、スイッチング素子42、キャパシタ281、一次巻線282、二次巻線283、284、及びダイオード285、286の間での電力損失を低減できる。また、実施の形態2の電源装置では、スイッチング素子42、キャパシタ281、一次巻線282、二次巻線283、284、及びダイオード285、286の等価直列インダクタンスLESLESLEquivalentSeriesInductanceを以下のように設定してもよい。スイッチング素子42、キャパシタ281、一次巻線282、二次巻線283、284、及びダイオード285、286の等価直列インダクタンスLESLは、次式6で表される。LESL=Vinp2/Pout×fsw6ここで、Vinpは整流回路20の入力電圧のピーク値、Poutは出力端子51、52から出力される出力、fswはスイッチング素子42のスイッチング周波数である。一例として、スイッチング素子42としてGaN-HEMTを用いる場合の等価直列インダクタンスLESLを求める。整流回路20の入力電圧Vinが100V、出力端子51、52から出力される出力Poutが1kW、スイッチング周波数が10MHzであるとする。整流回路20の入力電圧Vinが100V、出力端子51、52から出力される出力Poutが1kWであるため、スイッチング素子42の電流のピーク値は14.4A、電圧ピーク値Vinpは144Vとなる。このときのスイッチング素子42、キャパシタ281、一次巻線282、二次巻線283、284、及びダイオード285、286には最大14.4Aの電流を流す必要があるため、等価直列インダクタンスLESLを十分に小さくする必要がある。式6を用いると、等価直列インダクタンスLESLの値は次のように求まる。LESL=144V2/144V×14.4A×10MHz=1μHとなる。以上のように等価直列インダクタンスLESLを設定すれば、スイッチング素子42としてGaN-HEMTを用いることによって実現される10MHzオーダの高速スイッチングにおいて、寄生成分の影響を低減し、サージ電圧をさらに低減することができる。以上、実施の形態2によれば、各素子をベアチップで基板310に実装することにより、一次側に生じるサージ電流の正成分及び負成分の両方を二次側に回生する際の電力損失をさらに低減することができる。<実施の形態3>図14は、実施の形態3のDC-DCコンバータ340の回路を示す図である。実施の形態3の電源装置300は、DC-DCコンバータ340のスナバ回路380のキャパシタ281及び一次巻線282に直列にインダクタ388が接続されている点が実施の形態1の電源装置200と異なる。その他の点は、実施の形態1の電源装置200と同様であるため、同一又は同等の構成要素には同一符号を付し、その説明を省略する。一次側のリーケージインダクタ41Cのインダクタンスが比較的小さい場合には、キャパシタ281及び一次巻線282での共振エネルギは小さくなり、一次側で生じるサージエネルギを二次側に回生させるためには、さらに共振エネルギがあった方が効率的な場合が考えられる。実施の形態3のDC-DCコンバータ340は、スナバ回路380のキャパシタ281及び一次巻線282に直列にインダクタ388を接続しているため、一次側で生じるサージエネルギを二次側に回生する際に、一次側における共振エネルギを増大させることができる。このため、一次側における共振エネルギが比較的小さい場合でも、インダクタ388を追加することにより、一次側のエネルギを効率的に二次側に伝送でき、DC-DCコンバータ340の伝送効率を向上させることができる。<実施の形態4>図15は、実施の形態4のDC-DCコンバータ440の回路を示す図である。実施の形態4の電源装置400は、DC-DCコンバータ440のスナバ回路380が一対の一次巻線482A、482Bを含む点が実施の形態1の電源装置200と異なる。その他の点は、実施の形態1の電源装置200と同様であるため、同一又は同等の構成要素には同一符号を付し、その説明を省略する。実施の形態4のDC-DCコンバータ440は、互いに並列に接続される一対の一次巻線482A、482Bを含み、一次巻線482A、482Bは、それぞれ、二次巻線283、284と結合されている。一次巻線482A、482B及び二次巻線283、284は、第2のトランスの一例としてのトランス287Aを構築する。このように、トランス287Aの一次側を一対の一次巻線482A、482Bに分けることにより、一次巻線482A、482Bの各々に流れる電流を実施の形態1の一次巻線282の1/2にすることができる。従って、一次巻線482A及び二次巻線283、一次巻線482B及び二次巻線284でのそれぞれの電力損失を実施の形態1のトランス287の1/4に抑制することができる。トランス287Aは、一次巻線482A及び二次巻線283と、一次巻線482Bと二次巻線284との2つのトランスを含むことになるので、トランス287A全体では、電力損失を実施の形態1のトランス287の1/2に抑制することができる。以上、本発明の例示的な実施の形態1乃至4のDC-DCコンバータ、電源装置、及び情報処理装置について説明したが、本発明は、具体的に開示された実施の形態に限定されるものではなく、特許請求の範囲から逸脱することなく、種々の変形や変更が可能である。以上の実施の形態に関し、さらに以下の付記を開示する。付記1直流電力が入力される第1トランスの一次巻線と、前記第1トランスの一次巻線に直列に接続されるスイッチング素子と、前記スイッチング素子に並列に接続され、互いに直列に接続されるキャパシタ及び第2トランスの一次巻線と、前記第1トランスの一次巻線に結合される第1トランスの二次巻線と、前記第1トランスの二次巻線に接続され、直流電力を出力する一対の出力端子と、前記第2トランスの一次巻線に結合されるとともに、前記一対の出力端子の間にそれぞれ接続され、互いに出力電流の向きが逆向きになるように接続される一対の第2トランスの二次巻線とを含む、DC-DCコンバータ。付記2前記スイッチング素子の電力入力端子と電力出力端子との間の電圧をVd、前記直流電力の電圧値をVin、前記一対の出力端子に接続される負荷回路の抵抗値をR、前記キャパシタの容量をC、前記第2トランスの二次巻線に対する前記第2トランスの一次巻線の巻線比をN、前記第1トランスのリーケージインダクタンスをLとすると、前記キャパシタの容量は、次の式1及び式2を満たす、付記1記載のDC-DCコンバータ。付記3前記第2トランスの二次巻線に対する前記第2トランスの一次巻線の巻線比をN、前記一対の出力端子に接続される負荷回路の抵抗値をR、前記キャパシタの容量をC、前記第1トランスのリーケージインダクタンスをLとすると、前記第2トランスの二次巻線に対する前記第2トランスの一次巻線の巻線比Nは、次の式3を満たす、付記1又は2記載のDC-DCコンバータ。付記4前記キャパシタ及び前記第2トランスの一次巻線に直列に接続され、前記キャパシタ及び前記第2トランスの一次巻線とともに前記スイッチング素子に並列に接続されるインダクタをさらに含む、付記1乃至3のいずれか一項に記載のDC-DCコンバータ。付記5前記スイッチング素子はGaN-HEMT素子であり、前記GaN-HEMT素子、前記キャパシタ、前記第2トランスの一次巻線、及び前記一対の第2トランスの二次巻線は、基板にベアチップで実装されてモジュール化される、付記1乃至3のいずれか一項に記載のDC-DCコンバータ。付記6前記第2トランスの一次巻線は、前記一対の第2トランスの二次巻線の各々に結合し、互いに並列に接続される一対の一次巻線である、付記1乃至5のいずれか一項記載のDC-DCコンバータ。付記7前記第2トランスの一次巻線及び二次巻線は、過飽和インダクタである、付記1乃至6のいずれか一項記載のDC-DCコンバータ。付記8前記第1トランスは、フライバック型である、付記1乃至7のいずれか一項記載のDC-DCコンバータ。付記9交流電力が入力される入力端子と、前記入力端子に入力される交流電力を整流する整流回路と、前記整流回路で整流された電力を平滑化する平滑化キャパシタと、付記1乃至8のいずれか一項に記載のDC-DCコンバータとを含み、前記平滑化キャパシタで平滑化された直流電力が前記第1トランスの一次巻線に入力される、電源装置。付記10付記9記載の電源装置から直流電力が供給される、演算処理装置、主記憶装置、又は補助記憶装置を含む、情報処理装置。