バウンダリスキャンテストソフトウェアを搭載しているコンピュータと、前記コンピュータの指示に基づいてJTAG信号を生成するJTAGコントローラと、前記JTAG信号に基づいてボードID判定とI/O制御を行なう第1の制御回路と、前記第1の制御回路によって制御される第1のI/Oバッファと、前記第1の制御回路に接続された第1のコネクタと、前記JTAG信号に基づいてボードID判定とI/O制御を行なう第2の制御回路と、前記第2の制御回路によって制御される第2のI/Oバッファと、第2の制御回路に接続された第2のコネクタと、前記第1の制御回路と前記第2の制御回路と前記JTAGコントローラを接続するJTAGバスと、前記第1のI/Oバッファと前記第2のI/Oバッファを接続するシステムバスと、前記システムバスを流れる信号をスキャンするシステムバススキャン回路と、を備えていて、前記システムバスと前記JTAGバスと前記システムバススキャン回路はバックプレーンに実装されていることを特徴とするプリント基板試験装置。第1の制御回路と第1のI/Oバッファが第1の中継ボードに実装され、第2の制御回路と第2のI/Oバッファが第2の中継ボードに実装されていることを特徴とする請求項1に記載のプリント基板試験装置。第1の制御回路と第1のI/Oバッファと第2の制御回路と第2のI/Oバッファがバックプレーンに実装されていることを特徴とする請求項1に記載のプリント基板試験装置。バウンダリスキャンテストソフトウェアは、第1のコネクタに接続される第1のプリント基板の設計情報と第2のコネクタに接続される第2のプリント基板の設計情報から、前記第1のプリント基板に対応する第1のボードIDを含む第1のテストパターンデータと、前記第2のプリント基板に対応する第2のボードIDを含む第2のテストパターンデータを生成することを特徴とする請求項1に記載のプリント基板試験装置。バウンダリスキャンテストソフトウェアは、第1のボードIDをイネーブルにする処理と第2のボードIDをディセーブルにする処理を施して、第1のテストパターンデータと第2のテストパターンデータから、第1のプリント基板の単独接続試験に用いるボード協調テストデータを生成することを特徴とする請求項4に記載のプリント基板試験装置。バウンダリスキャンテストソフトウェアは、第1のボードIDをディセーブルにする処理と第2のボードIDをイネーブルにする処理を施して、第1のテストパターンデータと第2のテストパターンデータから、第2のプリント基板の単独接続試験に用いるボード協調テストデータを生成することを特徴とする請求項4に記載のプリント基板試験装置。バウンダリスキャンテストソフトウェアは、第1のボードIDをイネーブルにする処理と、第1のテストパターンデータをラッチする処理と、第2のボードIDをイネーブルにする処理を施して、第1のテストパターンデータと第2のテストパターンデータから、第1のプリント基板と第2のプリント基板の相互接続試験に用いるボード協調テストデータを生成することを特徴とする請求項4に記載のプリント基板試験装置。バウンダリスキャンテストソフトウェアは、第1のボードIDをイネーブルにする処理と、第1のテストパターンデータのスキャンを停止する処理と、第2のボードIDをイネーブルにする処理を施して、第1のテストパターンデータと第2のテストパターンデータから、第1のプリント基板と第2のプリント基板の相互接続試験に用いるボード協調テストデータを生成することを特徴とする請求項4に記載のプリント基板試験装置。先行技術は、プリント基板ごとにバウンダリスキャンテストを行なう方法を開示する。実動作環境に近い複数のプリント基板がシステムラックに挿入されシステムバスによって相互接続された状態では、各プリント基板どうしの信号衝突により正常な試験ができない場合が存在する。またバックプレーンを介したシステムバスの接続性試験については考慮されていない。本発明は、上記のような課題を解決するため考え出されたものであり、システムバスに接続された複数のプリント基板の試験を確実に行なうことを目的とする。本発明に係るプリント基板試験装置は、バウンダリスキャンテストソフトウェアを搭載しているコンピュータと、コンピュータの指示に基づいてJTAG信号を生成するJTAGコントローラと、JTAG信号に基づいてボードID判定とI/O制御を行なう第1の制御回路と、第1の制御回路によって制御される第1のI/Oバッファと、第1の制御回路に接続された第1のコネクタと、JTAG信号に基づいてボードID判定とI/O制御を行なう第2の制御回路と、第2の制御回路によって制御される第2のI/Oバッファと、第2の制御回路に接続された第2のコネクタと、第1の制御回路と第2の制御回路とJTAGコントローラを接続するJTAGバスと、第1のI/Oバッファと第2のI/Oバッファを接続するシステムバスと、システムバスを流れる信号をスキャンするシステムバススキャン回路と、を備えている。システムバスとJTAGバスとシステムバススキャン回路はバックプレーンに実装されているものである。複数のプリント基板がシステムバスにより相互接続されたシステムにおけるプリント基板の試験において、複数のプリント基板をシステムバスに接続した状態で行なうことで、電源環境やノイズ環境など実際の条件で、対象とするプリント基板の試験を非対象のプリント基板からのシステムバスを介した信号の衝突を回避して行なうことができ、またシステムバスを介した相互接続試験についても行なうことができるため、ハードウエアにおける問題点の発見が容易である。実施の形態1.図1に本発明の実施の形態1に係る装置構成を示す。プリント基板試験装置100は、PCパーソナルコンピュータ1、JTAGコントローラ2、システム試験装置3から構成されている。PC1はバウンダリスキャンテスト実行用のソフトウェアS/Wを搭載している。JTAGコントローラ2はPC1と接続され、JTAG信号TDI、TCK、TMS、TRST、TDOを生成および送受信する。JTAGコントローラ2はコネクタ20を通じてシステム試験装置3に接続されている。TDITestDataInputはテストロジックに対して、命令やデータをシリアル入力する信号である。TCKTestClockinputはデバイス間を接続するシリアルデータバスのシステムクロックとして使用される。TMSTestModeSelectinputはテストロジックを制御する。TRSTTestResetinputはTAPコントローラの非同期リセットを入力する。バウンダリスキャン機能を使用しない場合、TRSTをゼロにハード接続することでバウンダリスキャン機能をディセーブル状態にすることができる。TDOTestDataOutputはテストロジックからのデータをシリアル出力する信号である。システム試験装置3は、中継ボード4~6とバックプレーン9から構成されている。中継ボード4~6とバックプレーン9はコネクタ21a~21cによって接続されているため、中継ボード4~6はバックプレーン9から着脱することができる。プリント基板PCA1~3は中継ボード4~6にコネクタ22a~22cを通じて接続される。バックプレーン9にはシステムバススキャン回路8とシステムバス7とJTAGバス10が実装されている。システムバススキャン回路8はシステムバス7とJTAGバス10に接続されていて、システムバス7を流れる信号をスキャンする。JTAGコントローラ2から発信されたJTAG信号はJTAGバス10を流れる。中継ボード4~6はJTAGバス10を通じてJTAGコントローラ2とシステムバススキャン回路8に接続されている。プリント基板PCA1~3は中継ボード4~6を介してシステムバス7に接続される。中継ボード4、中継ボード5、中継ボード6のハードウエア構成は同じものである。中継ボード4~6はシステムバス7に応じて標準化可能なので、機種ごとに製作する必要が無い。機種数が多い場合には流用することで、システム試験装置3のコストダウンが図れる。プリント基板PCA1にはデバイス1が実装されている。プリント基板PCA2にはデバイス1とデバイス2が実装されている。プリント基板PCA3にはデバイス1~3が実装されている。プリント基板PCA2のデバイス1、2はスキャンパスが検査時に数珠繋ぎに接続される。プリント基板PCA3のデバイス1~3は検査時にスキャンパスが数珠繋ぎに接続される。PCA1~3に実装される各デバイス1~3は、JTAG対応デバイスであれば、各々同じものである必要は無い。プリント基板試験装置100はプリント基板PCA1~3を組み合わせて試験する。プリント基板PCA1~3の検査は試験実行用のPC1からの制御で実行される。プリント基板試験装置100は、バウンダリスキャンテストにおける複数のプリント基板のシステムバス7での信号衝突回避と、システムバス7を介した複数のプリント基板の接続試験が可能である。中継ボード4~6はBST制御回路11a~11cとI/Oバッファ12a~12cを備えている。BST制御回路11a~11cはボードID判定とI/O制御を行なう。I/Oバッファ12a~12cはBST制御回路11a~11cが行なうI/O制御によって入出力状態が決定される。すなわち、PC1が発信するJTAG信号に基づいて、BST制御回路11a~11cは、プリント基板毎にシステムバス7との信号接続をイネーブルまたはディセーブル状態にする。BST制御回路11a~11cの出力側にはコネクタ22a~22cを通じプリント基板PCA1~3が接続される。中継ボード4~6はシステムバス7及びJTAGコントローラ2のインタフェースを持ち、JTAGコントローラ2からのJTAG信号に埋め込まれたボードIDにより動作を決定する。例えば、プリント基板PCA1が試験対象となる場合、プリント基板PCA1に接続された中継ボード4でボードIDを受け取るとJTAG信号をプリント基板PCA1に転送し、プリント基板PCA1のスキャンを行なう。この際、I/Oバッファ12aのEN信号をイネーブルにし、システムバス7と信号の入出力を行なう。試験対象でないプリント基板PCA2、3に接続された中継ボード5、6においては、ボードIDが異なるため、I/Oバッファ12b、12cのEN信号をディセーブルにする。その結果、中継ボード5、6のシステムバス側はハイインピーダンスとなり、システムバス7に不用意に信号を送出しないように制御される。プリント基板PCA1のI/Oバッファ12aを介してシステムバス7に送出される信号は、バックプレーン9のシステムバススキャン回路8でスキャンされ、最終的にスキャンデータはPC1に取り込まれる。なお、システムバスを介した複数の基板の相互接続試験を行なう方法として、例えば、PCA3に接続された中継ボード6のI/Oバッファ12cのEN信号はディセーブルにしておき、PCA1の中継ボード4のボードIDをイネーブルとしてスキャンを行ない、PCA1からのシステムバスへの信号を中継ボード4のI/Oバッファ12aのLT信号で必要に応じて信号をラッチしておき、PCA2についてバウンダリスキャンを行なうことによって、PCA1とPCA2の相互接続試験を行なうことも可能である。本願に係るプリント基板試験装置は、複数のプリント基板がシステムバスにより相互接続されたシステムにおけるプリント基板の試験において、複数のプリント基板をシステムバスに接続した状態で行なう。電源環境やノイズ環境など実際の条件で、対象とするプリント基板の試験を非対象のプリント基板からのシステムバスを介した信号の衝突を回避して行なうことができるうえに、システムバスを介した相互接続試験についても行なうことができるため、ハードウエアにおける問題点の発見が容易である。実施の形態2.実施の形態2を図2に基づいて説明する。実施の形態2では中継ボード4~6の機能は、バックプレーン9に実装されている。プリント基板PCA1~3はコネクタ22a~22cを通じてバックプレーン9に接続される。ここではプリント基板PCA1とプリント基板PCA2を試験対象とする場合の試験動作を説明する。まずプリント基板PCA1に接続されたBST制御回路11aのボードIDをイネーブルにし、プリント基板PCA1のスキャンを行ない、I/Oバッファ12aのEN信号をイネーブルにした状態でスキャンを停止する。次にプリント基板PCA2に接続されたBST制御回路11bのボードIDを選択して、プリント基板PCA2のスキャンを行なう。システムバス7を流れる信号はバックプレーン9のシステムバススキャン回路8によりスキャンされ、スキャンデータはPC1に取り込まれる。試験対象でないプリント基板PCA3に接続されたBST制御回路11cにおいては、ボードIDが異なるため、I/Oバッファ12cのEN信号をディセーブルにされ、システムバス7に信号を送出さないように制御される。以上により、簡易的にプリント基板PCA1とプリント基板PCA2の相互接続試験を行なうことが可能である。試験対象基板毎に中継ボードを用意する必要がないため、準備作業が短縮される。実施の形態3.実施の形態3では、PC1に搭載されるバウンダリスキャンテスト実行用のソフトウェアについて説明する。バウンダリスキャンテストソフトウェア30の機能を表すブロック図を図3に、このソフトウェアに基づいて行われる試験のフロー図を図4に示す。バウンダリスキャンテストを行なうためのテストパターンデータ34~36は、プリント基板の設計情報回路図データ31、BSDLデータ32、デバイスデータ33から生成されるST2。回路図データ31は、CADComputerAidedDesignから出力されるネットリストデータプリント基板に実装されている部品間の接続情報である。BSDLBoundaryScanDescriptionLanguageデータ32はJTAGバスに接続されているデバイスに関わる情報で、デバイスメーカーから提供される。デバイスデータ33はJTAGデバイス以外の部品に関する入出力情報である。これらのプリント基板の設計情報を基に、テストパターンジェネレータ37がプリント基板ごとのバウンダリスキャンテストデータを生成するST3。例えば、プリント基板PCA1、プリント基板PCA2、プリント基板PCA3、及びバックプレーンの設計情報を基に、PCA1のテストパターンデータ34が、PCA2のテストパターンデータ35が、PCA3のテストパターンデータ36がそれぞれ生成される。テストパターンデータ34~36に対しては、それぞれの拡張ボードに対応した制御パターンを生成する。例えば、拡張ボードA中継ボード4が相当するの制御パターンは、PCA1のテストパターンに対してボードIDとI/O制御を付加した制御パターンとして生成される。同様に、拡張ボードB中継ボード5が相当するの制御パターンは、PCA2のテストパターンに対してボードIDとI/O制御を付加した制御パターンとして生成される。同様に、拡張ボードC中継ボード6が相当するの制御パターンは、PCA3のテストパターンに対してボードIDとI/O制御を付加した制御パターンとして生成される。ボード協調制御では、試験モードを選択しST4、テストパターンデータ34~36から生成したそれぞれの拡張ボードに対応した制御パターンを基に、試験モードに対応するボード協調テストデータ38を生成するST5。試験モードには、単独接続試験モードと相互接続試験モードの2種類がある。ボード協調制御処理により、テスト対象基板ごとのテストパターンデータに対して、試験モードに応じたボード協調テストデータ38が生成される。スキャンされたテストデータはJTAGコントローラ2からPC1に入力されるST6。PC1でバウンダリスキャンテストの結果解析判定処理が行なわれ、解析結果はファイル40に保存されるST7。次に、試験モードについて説明する。試験対象のプリント基板はすべてシステム試験装置3に組み込まれる。図5は単独接続試験モードに対応するボード協調テストデータ38のデータフォーマットを示す。単独接続試験では、例えば、プリント基板PCA1とバックプレーンとの試験のみを実行する。プリント基板PCA2とプリント基板PCA3についてはボードIDをディセーブルに制御し、プリント基板PCA1についてはボードIDをイネーブルに制御する。この状態でプリント基板PCA1とバックプレーン9をスキャンすることによってシステムバス7上の信号テストを実行する。相互接続試験モードでは、スキャンチェーンをシリアルに接続して試験することを避けて、試験対象基板のみをバックプレーンに組み込んでバウンダリスキャンテストを実行する。例えばプリント基板PCA1とPCA2の相互接続試験を実行する場合は、図6に示す2種類のデータフォーマットが考えられるので、どちらかを選択する。どちらのデータフォーマットでも、まず、単独接続試験と同様に、プリント基板PCA2とプリント基板PCA3についてボードIDをディセーブルに制御し、プリント基板PCA1についてはボードIDをイネーブルに制御する。その後、相互接続試験1ではプリント基板PCA1をラッチし、プリント基板PCA2についてボードIDをイネーブルに制御する。簡易型の相互接続試験2では、プリント基板PCA1のスキャンを停止し、プリント基板PCA2についてボードIDをイネーブルに制御する。相互接続試験1または相互接続試験2のどちらを用いてもバックプレーンを介した相互接続試験が可能である。以上により、バウンダリスキャンテストS/Wにボード協調制御機能を追加することにより、バックプレーンを介したバウンダリスキャンテストが実行できる。なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。