各種情報を画像表示する表示手段を制御する表示制御手段と、前記表示制御手段による描画処理する際に用いるデータを格納し、100MHz以上の動作クロック周波数である記憶手段と、を備えた多層プリント配線板において、前記記憶手段は、前記記憶手段の実装面と平行に設けられるグラウンド層に接続されるとともに、前記記憶手段の実装面と同一面に設けられる前記記憶手段の電源パターンと、前記グラウンド層の少なくとも一部とが、絶縁層を介して所定の面積で対向することを特徴とする多層プリント配線板。前記電源パターンと、前記グラウンド層の少なくとも一部とが対向してなるパターン素子は、少なくとも5平方ミリメートル以上の面積にて対向することを特徴とする請求項1に記載の多層プリント配線板。前記記憶手段は、プリフェッチ機能を備えたDRAMであることを特徴とする請求項1または請求項2に記載の多層プリント配線板前記パターン素子上面には、SOPSmallOutlinePackage型の集積回路が設けられてなることを特徴とする請求項2または請求項3に記載の多層プリント配線板。前記絶縁層は、FR-4材を基材として適用したことを特徴とする請求項1乃至請求項4の何れかに記載の多層プリント配線板。前記表示手段は、車両用表示装置であることを特徴とする請求項1乃至請求項5の何れかに記載の多層プリント配線板。しかしながら上記文献1においては、通常半田接続が行われる電極間にチップ状の所謂ディスクリート部品を狭持させるため、例えば振動によってチップの幅方向に物理的な外力が加わってしまい、前記チップ状部品に剪断破壊を招く虞がある。また、プリント配線板上に各種部品を実装する製造工程においても、前記プリント配線板に対して直立した形で前記チップ状部品を実装し、更に前記BGAパッケージを上段に設けることからコスト面で優れているとは言い難く、更に実装後においても、チップ状部品を電気的に隔てることなく接続されていることを確認する必要があり、この点で課題があると言える。また上記文献2によれば、BGA型半導体装置内部においては、電源系統の回路網が描く電流ループのループ面積を小さく構成することができる。しかしながら、前記BGA型半導体装置が接続されるプリント配線板側の配線に関しては言及されておらず、当該部品を実装したシステム全体からのEMIを考えた場合、前記プリント配線板側を原因として発生する可能性が残る。そこで、本発明は、係る事情に鑑みてなされたものであり、振動や温度変動といった物理的外力の耐性向上と、低EMI実現とを同時に両立させることを目的としてなされたものである。本発明の多層プリント配線板は、各種情報を画像表示する表示手段を制御する表示制御手段と、前記表示制御手段による描画処理する際に用いるデータを格納し、100MHz以上の動作クロック周波数である記憶手段と、を備えた多層プリント配線板において、前記記憶手段は、前記記憶手段の実装面と平行に設けられるグラウンド層に接続されるとともに、前記記憶手段の実装面と同一面に設けられる前記記憶手段の電源パターンと、前記グラウンド層の少なくとも一部とが、絶縁層を介して所定の面積で対向することを特徴とする。これにより、前記電源パターンと前記グラウンド層の間に、平行平板タイプのバイパスコンデンサを挿入した状態として使用することが可能となる。更に、当該バイパスコンデンサは、多層プリント配線板の配線パターンにて形成することが可能であることから、材料費を抑えた低コスト設計に貢献できる。また、前記電源パターンと、前記グラウンド層の少なくとも一部とが対向してなるパターン素子は、少なくとも5平方ミリメートル以上の面積にて対向することを特徴とする。これにより、前記電源パターンと前記グラウンド層の間に、数百ピコファラド程度のバイパスコンデンサを実装したことと等価になり、例えば数百MHz程度の高周波で動作する集積回路への電源供給時にEMIを効果的に抑制することが可能となる。また、前記記憶手段は、プリフェッチ機能を備えたDRAMであることを特徴とする。例えば、DDR2-SDRAMの動作周波数には、800MHzでのクロック周波数にて動作するものもあることから、本発明のような平行平板型のコンデンサでも、現実的に実装可能な寸法にてコンデンサを形成することが可能となる。また、前記パターン素子上面には、SOPSmallOutlinePackage型の集積回路が設けられてなることを特徴とする。これによれば、平行平板コンデンサを形成する電極のうち、多層プリント基板表面側の上面に、例えば、フラッシュメモリのような集積回路を実装することが可能であることから、プリント配線板上の限られた面積を有効に活用することができる。また、前記絶縁層は、FR-4材を基材として適用したことを特徴とする。FR-4材は、比誘電率が凡そ4.7の誘電体として機能することから、これを平行平板コンデンサの電極間に充填したことと等価になり、小さな寸法で、同一静電容量のコンデンサを形成することができる。また、前記表示手段は、車両用表示装置であることを特徴とする。これにより、前記多層プリント配線板上に電子部品を実装した際のような、部品の破損、部品実装工程での実装ミスが生じない他、車載電子機器特有の振動や温度特性への検討対応時間が削減できるとともに、コストをかけずにEMI抑制することが可能となる。なお、100MHzから凡そ1GHz以下の周波数帯域において上述のような不要輻射が発生した場合、各種業務用無線、地上波テレビジョン放送、携帯電話、アマチュア無線、及びパーソナル無線など車載用途として使用する可能性のある各種電子機器に影響を与える。これは即ち、本発明を適用する対象として車両用表示装置は好適といえる。本発明は、各種情報を画像表示する表示手段を制御する表示制御手段と、前記表示制御手段による描画処理する際に用いるデータを格納する記憶手段とを備えた多層プリント配線板に関し、振動や温度変動といった物理的外力の耐性向上と、低EMI実現とを同時に両立できる。以下、本発明が適用された実施の形態について添付図面を用いて説明する。なお、後述するBGAパッケージは、DDR2-SDRAMなどのプリフェッチ機能を備えたDRAMからなり、別途設けられる表示手段TFT型液晶表示パネルを描画制御するための表示制御手段を実装する多層プリント配線板上に実装され、前記表示制御手段による描画処理に用いられる画像データなどを格納するものである。図1は、本発明の多層プリント配線板上に設けられるBGAパッケージの実装例を断面にて示した図である。図1において、BGAパッケージ記憶手段101と同一基板面に配置されると共に、電源供給手段105から出力された電圧は、パターン1102cを経てインダクタ104へ印加される。このインダクタ104を通過した後、更に電源パターン102hを通過し、BGAパッケージ記憶手段101へ電圧が印加される。電極1101aはグラウンド用電極であり、スルーホール1102aを経て多層プリント配線板102のリファレンスプレーングラウンド層:102gと電気的に接続されている。この場合、リファレンスプレーン102gは、図示しない外部へのケーブルを介して接地されている。電源パターン102h及びリファレンスプレーン102gが対向してなるパターン素子は、電源用端子とグラウンド用端子との間に接続されるバイパスコンデンサと同等の役割を持つ。即ち、当該電源パターン102hは、リファレンスプレーン102gとの間で平行平板コンデンサとして機能する。この平行平板コンデンサの静電容量Cは、平板面積をs、平板間距離をd、平板間に充填された誘電体の比誘電率をεrとした場合、C=ε0×εr×s/dとして表される。例えばεr=4.7、s=12平方ミリメートル所定の面積、d=60μmとした場合、静電容量Cは100pFとなる。これは、先に述べた通り800MHzの周波数において凡そ2オームのインピーダンスに相当する。この場合、前記不要な電磁波は、電極2101b、BGAパッケージ記憶手段101、電極1101a、スルーホール1102a、前記パターン素子からなる閉回路を流れることにより、電磁エネルギーを相殺する。よって、別途電子部品からなるキャパシタを実装することなく、多層プリント配線板102上のプリントパターンによって、該キャパシタと同等の効果を持たせることができる。なお、別途設けられる電子部品によって静電容量を設けた場合、例えば、ディスクリート部品のキャパシタを設けた場合と比較して、上述したプリントパターンパターン素子にて構成する利点として以下が挙げられる。即ち、振動や熱への耐性向上、部品の物理的破壊がない、部品コストが不要である。図2は、本発明の実装方法で、多層プリント配線板上にBGAパッケージを実装した場合の等価回路図である。図中において、Vccと記載されてなる端子には、電源供給手段105が接続される。インダクタンス104は多層プリント配線板上に実装されるディスクリート部品であるが、コンデンサ102dは、上記パターン素子からなるプリントパターンにて構成されて、所望の周波数において、電磁ノイズを低減する効果を持つものである。図3は、本発明の実装方法で、多層プリント配線板上にBGAパッケージを実装した場合の上面図である。電源パターン102hとリファレンスプレーン102gとで構成する静電容量を100pFとする場合、前記電源パターン102hの所定の面積として凡そ12mm四方とする必要がある。但しこれは、基板材料としてガラスエポキシからなるFR-4比誘電率:4.7、電源パターン102hとリファレンスプレーン102gとの距離を60μmで計算した場合である。使用する基板材料、多層基板の層構造に応じて、電源パターン102hの面積、すなわち、電源パターン102hがリファレンスプレーン102gに対向する最適な面積を適宜調整する必要がある。なお、想定する動作クロック周波数のDRAMや上述した多層プリント配線板に類する一般的な構成であれば、電源パターン102hとリファレンスプレーンとの対向する面積が凡そ5mm四方であれば、上述した効果を得ることができ、5mm四方を下限とした最適値を上述したように算出することもできる。図4は、本発明の実装方法で、多層プリント配線板上のパターン素子上に、SOPSmallOutlinePackage型パッケージを実装した場合の上面図である。電源パターン102hをプリント基板表層に構成した場合、当該パターン部分には部品を実装することができず、限られた基板面積を有効活用するという点で課題が残ってしまう。そこで、部品の外周部分にのみ電極が存在するSOP型のパッケージ集積回路106を、前記電源パターン102hの上部に、電気的に絶縁させた状態で重ねて配置すれば、基板面積の有効活用が可能となる。なお、電源パターン102hとSOP型のパッケージ集積回路106との間の絶縁を確実に行うため、必要に応じて電磁波吸収手段や種々の絶縁手段を用いても良い。なおここでは、電源パターン102h上部に配置する集積回路のパッケージをSOP型としているが、集積回路の下部に電極が存在せず、かつ、電源パターン102hと比較して充分な面積、あるいは端子間の距離を持った素子であれば良い。図5は、非特許文献1が示すインダクタンスとキャパシタンスの周波数特性チャートである。横軸を周波数MHz、縦軸をインピーダンスΩとした両対数グラフになっている。各周波数におけるインダクタンスとキャパシタンスのインピーダンス値が直線で図示されている。ここで例えば、100pFと1nHの定数を組み合わせた場合、これらの直線同士が直交する500MHzの周波数において寄生共振が発生することを示している。本グラフを用いることにより、各周波数において最適な部品定数、寄生共振を発生させる定数の組み合わせを把握することができる。なお、ここでは、多層プリント配線板上のプリントパターンを使用してキャパシタを構成する方法について説明したが、応用例として、帯域通過フィルタBandPassFilterを構成して所望の動作周波数帯域のみを通過させたり、或いは低域通過フィルタとして、動作周波数より高い周波数成分のみを選択的に減衰させる構造とすることも考えられる。以上示した通り、本発明によれば高速の動作クロック周波数を必要とする集積回路を、多層プリント配線板上に低コストかつ低EMIで実装することが可能となり、好適である。なお、本発明の車両用計器を上述した実施の形態の構成にて例に挙げて説明したが、本発明はこれに限定されるものではなく、他の構成においても、本発明の要旨を逸脱しない範囲において種々の改良、並びに設計の変更が可能なことは勿論である。例えば、多層プリント配線板において、電源パターンとリファレンスプレーングラウンド層との間に、60μmのFR-4からなる絶縁層を設けてなるものを実施の形態を上述に示したが、本発明を車両用表示装置、特に車両用計器に適用する場合にあっては、該絶縁層が60~200μmの範囲内の多層プリント配線板が好適であり、パターン素子の面積を確保する上で、特に有効である。また、EMI対策の対象となる記憶手段が、100MHz以上の動作クロック周波数である場合に、上述パターン素子に必要な所定の面積が小さくて済むため、この面積を多層プリント配線板から確保することが容易であり、好適である。