"基板と、前記基板上のゲート配線およびデータ配線が交差して定義される複数の画素領域、および前記複数の画素領域上に形成される複数の第1センサ部および複数の第2センサ部を含み、前記複数の第1センサ部は、赤外線波長帯の光を感知し、前記複数の第2センサ部は可視光線波長帯の光を感知し、前記データ配線方向に隣接して配置された2個の第1センサ部は第1ユニットを形成し、前記データ配線方向に隣接して配置された2個の第2センサ部は第2ユニットを形成し、前記第1ユニットと前記第2ユニットが前記データ配線方向およびゲート配線方向に交互に配置されるセンサアレイ基板。前記第1センサ部および第2センサ部上に形成されたオーバーコート層をさらに含む請求項1に記載のセンサアレイ基板。前記第1センサ部および第2センサ部と前記オーバーコート層間に介在したカラーフィルタ層をさらに含む請求項2に記載のセンサアレイ基板。前記第1センサ部および第2センサ部と各々オーバーラップされるように前記オーバーコート層上に形成された第1遮蔽膜および第2遮蔽膜をさらに含む請求項2に記載のセンサアレイ基板。前記オーバーコート層上に形成された共通電極をさらに含み、前記第1遮蔽膜および第2遮蔽膜は前記共通電極上に位置する請求項4に記載のセンサアレイ基板。前記オーバーコート層上に形成された共通電極をさらに含み、前記第1遮蔽膜および第2遮蔽膜は前記共通電極と前記オーバーコート層間に形成される請求項4に記載のセンサアレイ基板。前記第1センサ部は、前記基板上に順に形成された遮光パターン、ゲート絶縁膜およびセンサ半導体層を含み、前記遮光パターンと前記センサ半導体層は互いにオーバーラップされる請求項1に記載のセンサアレイ基板。前記複数の第1センサ部および第2センサ部は、前記ゲート配線のうち同時に2個のゲート配線ずつ順次に駆動されて作動する請求項1に記載のセンサアレイ基板。前記同時に駆動される2個のゲート配線は互いに隣接したゲート配線である請求項8に記載のセンサアレイ基板。前記同時に駆動される2個のゲート配線はその間に駆動されない他の1個のゲート配線によって離隔されている請求項8に記載のセンサアレイ基板。本発明は、センサアレイ基板を含む表示装置の走査方式において、一つのセンサアレイ基板で順次走査ProgressiveScanおよびインタレース走査InterlacedScan方式いずれにも使用できる技術を提供するためのものである。本発明が解決しようとする課題は、センサの配列方式によって順次走査およびインタレース走査いずれにも適用が可能なセンサアレイ基板を提供するものである。本発明が解決しようとする他の課題は、センサの配列方式によって順次走査およびインタレース走査いずれにも適用が可能な表示装置を提供するものである。本発明が解決しようとするまた他の課題は、センサの配列方式によって順次走査およびインタレース走査いずれにも適用が可能なセンサアレイ基板の製造方法を提供するものである。本発明が解決しようとする課題は、以上で言及した課題に制限されず、言及されていないまた他の課題は次の記載から当業者に明確に理解できるであろう。前記解決しようとする課題を達成するための本発明の一実施形態によるセンサアレイ基板は、基板と、前記基板上のゲート配線およびデータ配線が交差して定義される複数の画素領域、および前記複数の画素領域上に形成される複数の第1センサ部および複数の第2センサ部を含み、前記複数の第1センサ部は、赤外線波長帯の光を感知し、前記複数の第2センサ部は可視光線波長帯の光を感知し、前記データ配線方向に隣接して配置された2個の第1センサ部は第1ユニットを形成し、前記データ配線方向に隣接して配置された2個の第2センサ部は第2ユニットを形成し、前記第1ユニットと前記第2ユニットが前記データ配線方向およびゲート配線方向に交互に配置される。その他実施形態の具体的な内容は詳細な説明および図面に含まれている。本発明の利点、特徴、およびそれらを達成する方法は、添付される図面と共に詳細に後述される実施形態を参照すると明確になるであろう。しかし、本発明は、以下で開示される実施形態に限定されるものではなく、互いに異なる多様な形態で具現されることが可能である。本実施形態は、単に本発明の開示が完全になるように、本発明が属する技術分野で通常の知識を有する者に対して発明の範疇を完全に知らせるために提供されるものであり、本発明は、請求項の範疇によってのみ定義される。図面において層および領域のサイズおよび相対的なサイズは説明を明瞭にするため、誇張されたものであってもよい。素子elementsまたは層が、異なる素子または層の上onと称されるものは、他の素子あるいは層の真上だけでなく、中間に他の層または他の素子を介在した場合をすべて含む。これに対し、一つの素子が他の素子と直接上directlyon、直接接続されたdirectlyconnectedtoまたは直接カップリングされたdirectlycoupledtoと称されるものは中間に他の素子または層を介在しないものを示す。明細書全体において、同一参照符号は同一構成要素を指す。および/またはは、言及されたアイテムの各々および一つ以上のすべての組合せを含む。空間的に相対的な用語である下below、下beneath、下部lower、上above、上部upperなどは、図面に示されているように、一つの素子または構成要素と異なる素子または構成要素との相関関係を容易に記述するために使用されてもよい。空間的に相対的な用語は、図面に示されている方向に加えて、使用時または動作時における素子の互いに異なる方向を含む用語として理解されなければならない。本明細書で記述する実施形態は、本発明の理想的な実施形態の概略的な断面図を参考にして説明する。したがって、製造技術または許容誤差などによって、例示図の形態は変形されてもよい。したがって、本発明の実施形態は、図示された特定形態に制限されるものではなく、製造工程によって生成される形態の変化も含むものである。したがって、図面に例示された領域は概略的な属性を有し、図面に例示された領域の形態は素子の領域の特定形態を例示するためのものであり、発明の範疇を制限するためのものではない。以下、添付された図面を参照して本発明の実施形態によるセンサアレイ基板、これを含む表示装置およびこれの製造方法について説明する。先ず、図1ないし図14を参照して本発明の第1実施形態によるセンサアレイ基板、これを含む表示装置およびこれの製造方法について説明する。図1は、本発明の第1実施形態によるセンサアレイ基板の断面図である。図2は、本発明の第1実施形態による第1センサ部および第2センサ部の配置を示す図面である。図3は、図2に示す配置を簡略に示す図面である。図4および図5は、図2に示す配置された第1センサ部および第2センサ部が各々他の走査方式によって駆動される原理を示す図面である。図6は、本発明の第1実施形態による表示装置の断面図である。図7は、本発明の第1実施形態によるセンサアレイ基板の製造方法のフローチャートである。図8ないし図14は、第1実施形態によるセンサアレイ基板の製造方法の工程段階別の断面図を示す図である。図1を参照すると、第1実施形態によるセンサアレイ基板は基板10上に形成された第1センサ部および第2センサ部S_1,S_2と第1薄膜トランジスタおよび第2薄膜トランジスタTFT_1,TFT_2など多様な素子を含む。基板10は、ソーダ石灰ガラスsodalimeglassまたはホウケイ酸ガラスなどのガラスまたはプラスチックなどでなされてもよい。第1センサ部S_1が形成された基板10上には遮光パターン16が形成されている。遮光パターン16は、第1センサ部S_1のセンサ半導体層44に可視光波長帯の光が入射することを防止し、赤外線波長帯の光は透過させる。一方、第1センサ部S_1の第1センサ半導体層44が主に赤外線波長帯の光を感知するものと仮定すると、第1センサ半導体層44はバンドギャップBandgapが小さい物質で形成されてもよい。このとき、可視光波長帯の光が第1センサ半導体層44に入射すると、第1センサ半導体層44は可視光波長帯の光を感知し、信号を発生させる。これに伴い、第1センサ部S_1の誤作動が誘発され得る。したがって、可視光波長帯の光による第1センサ部S_1の誤作動を防止するため、遮光パターン16が必要とされる。一方、遮光パターン16に可視光波長帯の光が入射する場合、遮光パターン16は光起電力効果によって信号が発生し得る。これによって、可視光波長帯の光が第1センサ半導体層44に入射することを遮断することができる。このような遮光パターン16は非晶質シリコーンa-Siまたは非晶質シリコーンゲルマニウムa-SiGeを含んでもよく、第1センサ半導体層44に比べ、相対的にバンドギャップBandgapが高い物質で形成されてもよい。遮光パターン16は、島形状で形成されてもよく、第1センサ半導体層44に可視光波長帯の光が入射しないように、第1センサ半導体層44と重なるように位置する。また、第1センサ半導体層44の境界が遮光パターン16の境界内に位置してもよい。つまり、第1センサ半導体層44の輪郭が、遮光パターン16の輪郭の内部に位置するようにしても良い。基板10上にはゲート信号を伝達するゲート配線22が形成されている。ゲート配線22は、第1方向、例えば横方向に延びているゲート線図示せずと、ゲート線から突出して突起形態で形成された薄膜トランジスタTFT_1,TFT_2のゲート電極22を含む。また基板10上には遮光パターン16と電気的に接続されたグラウンド配線23が形成されている。グラウンド配線23は可視光を吸収した遮光パターン16から発生した電圧をグラウンドに排出する機能を果たす。これによって、遮光パターン16が第1センサ部S_1のゲート電極として機能することを防止することができる。すなわち、遮光パターン16が可視光を吸収する場合、光起電力効果によって遮光パターン16から電圧が発生し得るため、第1センサ部S_1でゲート電極として作動する可能性があり、第1センサ部S_1の誤作動を誘発する可能性もある。したがって、グラウンド配線23を形成することで、遮光パターン16による第1センサ部S_1の誤作動を防止することができる。グラウンド配線23は、ゲート線と実質的に平行するように第1方向、例えば基板10の横方向に延長されるように形成されてもよい。ゲート配線22およびグラウンド配線23は、アルミニウムAlとアルミニウム合金などアルミニウム系の金属、銀Agと銀合金など銀系の金属、銅Cuと銅合金など銅系の金属、モリブデンMoとモリブデン合金などモリブデン系の金属、クロムCr、チタニウムTi、タンタルTaなどでなされてもよい。また、ゲート配線22、グラウンド配線23は物理的性質が異なる二つの導電膜図示せずを含む多重膜構造を有してもよい。このうち、一つの導電膜はゲート配線22およびグラウンド配線23の信号遅延や電圧降下を減らせるように低い比抵抗resistivityの金属、例えばアルミニウム系金属、銀系金属、銅系金属などからなる。これとは異なり、他の導電膜は他の物質、特に酸化亜鉛ZnO、ITOindiumtinoxideおよびIZOindiumzincoxideとの接触特性に優れる物質、例えばモリブデン系金属、クロム、チタニウム、タンタルなどからなる。このような組合せの良い例としては、クロム下部膜とアルミニウム上部膜およびアルミニウム下部膜とモリブデン上部膜を挙げることができる。ただし、本発明はこれに限定されず、ゲート配線22、グラウンド配線23は多様な金属と導電体で作られてもよい。基板10、遮光パターン16、ゲート配線22およびグラウンド配線23上には例えば、酸化ケイ素SiOxまたは窒化ケイ素SiNxなどからなるゲート絶縁膜30が形成されている。ゲート絶縁膜30上にはゲート配線22と重なるように水素化非晶質シリコーンhydrogenatedamorphoussiliconまたは多結晶シリコーンなどの半導体からなる半導体層42が島形状で形成されている。半導体層42上にはシリサイドsilicideまたはn型不純物が高濃度でドーピングされたn水素化非晶質シリコーンなどの物質からなるオーミックコンタクト層51,52が形成されている。一方、ゲート絶縁膜30上には光を感知するためにセンサ部S_1,S_2に含まれた第1センサ半導体層および第2センサ半導体層44,46が形成されている。第1センサ半導体層および第2センサ半導体層44,46は、非晶質シリコーンa-Si、非晶質シリコーンゲルマニウムa-SiGeまたは微結晶シリコーンmc-Siを含む単一膜あるいは多重膜構造であってもよい。具体的には、第1センサ部S_1が赤外線波長帯の光を感知する場合、第1センサ半導体層44は非晶質シリコーンゲルマニウムa-SiGeまたは微結晶シリコーンmc-Siを含んでもよい。第2センサ部S_2が可視光波長帯の光を感知する場合には第2センサ半導体層46は非晶質シリコーンa-Siまたは非晶質シリコーンゲルマニウムa-SiGeを含んでもよい。このとき、第1センサ半導体層44のバンドギャップBandgapは第2センサ半導体層46のバンドギャップよりさらに小さくてもよい。これによって、第1センサ半導体層44は赤外線波長帯の光を感知して信号を発生させ、第2センサ半導体層46は可視光線波長帯の光を感知して信号を発生させる。第1センサ部S_1及び第2センサ部S_2は、基板10上で特定のパターンを形成するように配置され、従来の順次走査ProgressiveScan方式でのみ作動が可能なパターンを改良し、一つのセンサアレイ基板で順次走査およびインタレース走査InterlacedScan方式いずれも適用できるようにすることができるが、これについての詳細は後述する。第1センサ半導体層および第2センサ半導体層44,46上にはシリサイドsilicideまたはn型不純物が高濃度でドーピングされたn水素化非晶質シリコーンなどの物質からなるオーミックコンタクト層パターン51,52が形成されている。オーミックコンタクト層パターン51,52上にはデータ配線が形成されている。データ配線は、第2方向、例えば縦方向に形成され、ゲート線と交差して画素を定義するデータ線図示せずと、データ線から分枝され、半導体層42の上部まで延長されているソース電極61と、ソース電極61と分離しており、ゲート電極22または半導体層42のチャネル部を中心にソース電極61と対向するように半導体層42の上部に形成されているドレーン電極62と、ドレーン電極62から延長されてセンサソース電極64と接続されるドレーン電極拡張部63を含む。このようなデータ配線は、図1に示すようにオーミックコンタクト層パターン51,52と直接接触してオーミックコンタクOhmiccontactを形成し得る。オーミックコンタクト層パターン51,52がオーミックコンタクの役割を果たすため、データ配線は低抵抗物質からなる単一層であってもよい。例えばデータ配線はCu、Al、TiまたはAgでなされてもよい。ただし、オーミックコンタクの特性を向上させるため、データ配線はNi、Co、Ti、Ag、Cu、Mo、Al、Be、Nb、Au、Fe、Se、またはTaなどからなる単一膜または多重膜構造を有してもよい。多重膜構造の例としては、Ta/Al、Ta/Al、Ni/Al、Co/Al、MoMo合金/Cu、MoMo合金/Cu、TiTi合金/Cu、TiNTiN合金/Cu、TaTa合金/Cu、TiOx/Cu、Al/Nd、Mo/Nbなどと同じ二重膜またはTi/Al/Ti、Ta/Al/Ta、Ti/Al/TiN、Ta/Al/TaN、Ni/Al/Ni、Co/Al/Coなどのような三重膜を挙げることができる。また、ゲート絶縁膜30上にはデータ配線と並ぶようにセンシング配線が形成されている。センシング配線64は、データ線と並ぶように延長されたセンシングライン図示せずとドレーン電極拡張部63を介してドレーン電極62と接続し、第1センサ半導体層および第2センサ半導体層44,46の上部に延長され形成されているセンサソース電極64と、センシングラインから分枝され、第1センサ半導体層および第2センサ半導体層44,46の上部まで延長され、センサソース電極64と対向するセンサドレーン電極65を含む。このような、センシング配線は、オーミックコンタクト層パターン51,52と直接接触してオーミックコンタクOhmiccontactを形成し得る。センシング配線は前述したデータ配線と同一な構造の同一な物質で形成されてもよい。したがって、重複する説明は省略する。半導体層42、第1センサ半導体層および第2センサ半導体層44,46、データ配線およびセンシング配線上には保護膜70が形成されている。例えば、保護膜70は窒化シリコーンまたは酸化シリコーンなどからなる無機物質、平坦化特性に優れ、感光性photosensitivityを有する有機物質、またはプラズマ化学気象蒸着PECVD、PlasmaEnhancedChemicalVaporDepositionで形成されるa-Si:C:O、a-Si:O:Fなどの低誘電定数絶縁物質などで形成されてもよい。また、保護膜70は有機膜の優れた特性を生かしながらも露出した半導体層42および第1センサ半導体層および第2センサ半導体層44,46を保護するため、下部無機膜と上部有機膜の二重膜構造を有してもよい。保護膜70上には第1センサ半導体層および第2センサ半導体層44,46と重なるようにセンサゲート電極84が形成されている。センサゲート電極84は第1センサ部および第2センサ部S_1,S_2にバイアスbias電圧を提供する。また、センサゲート電極84はバックライトユニット図示せずから出射される光が第1センサ半導体層および第2センサ半導体層44,46に入射することを防止する。このようなセンサゲート電極84は前述したゲート配線22と同一の物質で形成されてもよい。また、保護膜70上には第1遮光膜および第2遮光膜82,85が形成されている。ここで、第1遮光膜82は第1薄膜トランジスタおよび第2薄膜トランジスタTFT_1,TFT_2の半導体層42と重なるように位置する。第2遮光膜85はドレーン電極拡張部63と重なるように位置する。第1遮光膜および第2遮光膜82,85によって、バックライトユニットから出射される光が半導体層42とドレーン電極拡張部63に入射することが防止される。これによって、第1薄膜トランジスタおよび第2薄膜トランジスタTFT_1,TFT_2と、第1センサ部および第2センサ部S_1,S_2の誤作動が防止され得る。このような第1遮光膜および第2遮光膜82,85は前述したゲート配線22と同一の物質で形成されてもよい。また、保護膜70上にはグラウンド接続配線86が形成されている。グラウンド接続配線86は、ゲート絶縁膜30と保護膜70に形成されたビアホールを介してグラウンド配線23と接続される。グラウンド接続配線86は遮光パターン16に生成された信号をグラウンドに排出する。このようなグラウンド接続配線86は前述したゲート配線22と同一の物質で形成されてもよい。前述したように、第1薄膜トランジスタおよび第2薄膜トランジスタTFT_1,TFT_2は基板10上に順に形成されたゲート電極22、ゲート絶縁膜30、半導体層42、オーミックコンタクト層パターン51,52、ソース電極、ドレーン電極61,62、ドレーン電極拡張部63、保護膜70を含んでもよい。場合に応じて、第1薄膜トランジスタおよび第2薄膜トランジスタTFT_1,TFT_2は第1遮光膜および第2遮光膜82,85をさらに含んでもよい。一方、第1センサ部および第2センサ部S_1,S_2は基板10上に順に形成されたゲート絶縁膜30、第1センサ半導体層または第2センサ半導体層44,46、センサソース電極64、センサドレーン電極65、保護膜70およびセンサゲート電極84を含んでもよい。ここで、第1センサ部S_1は遮光パターン16と、グラウンド配線23およびグラウンド接続配線86をさらに含んでもよい。保護膜70、センサゲート電極84、グラウンド接続配線86および、第1遮光膜および第2遮光膜82,85上にはカラーフィルタ層91,92,93が形成されている。カラーフィルタ層91,92,93は各サブ画素図示せず領域を透過した光が色を現わすようにすることができる。すなわち、センサアレイ基板と対向して画素電極を含む表示基板図2に示す200参照上に定義されたサブ画素領域から透過して出る光の色を決める。ここで、サブ画素領域は赤G、緑G、青Bのうちいずれか一つの色を具現することができる。一方、3個のサブ画素領域は一つの単位画素領域を形成する。すなわち、単位画素領域はカラーフィルタ層91,92,93が形成された領域として定義されてもよい。一方、第1薄膜トランジスタTFT_1と第1センサ部S_1は互いに電気的に接続して単位画素領域上に形成されている。すなわち、第1薄膜トランジスタTFT_1と第1センサ部S_1は3個のサブ画素領域上に形成されている。ここで、第1薄膜トランジスタTFT_1と第1センサ部S_1が形成された単位画素領域を第1画素領域という。一方、第2薄膜トランジスタTFT_2と第2センサ部S_2は互いに電気的に接続し、第1画素領域と隣接する第2単位画素領域上に形成されている。以下では具体的に図2ないし図5を参照して本発明の第1実施形態の具体的な第1センサ部および第2センサ部S_1,S_2の配置パターンについて説明する。基板10上に形成される第1センサ部および第2センサ部S_1,S_2は、図2に示すように、前記データ配線方向に隣接して配置された2個の第1センサ部S_1は第1ユニットを形成し、前記データ配線方向に隣接して配置された2個の第2センサ部S_2は第2ユニットを形成し、前記第1ユニットと前記第2ユニットが前記データ配線方向およびゲート配線方向に交互に配置される。すなわち、基板10の横方向に形成された一つのゲート配線22に沿って第1センサ部S_1および第2センサ部S_2が反復して交差して配列され、基板10の縦方向に形成されたデータ配線61に沿っては2個の第1センサ部S_1が連続して配列された後、2個の第2センサ部S_2が連続して配列されるパターンが反復される。データ配線61は必要に応じて一つの画素に複数具備されてもよく、各センサ部S_1,S_2は、互いに異なるデータ配線に接続され、各センサ部から送出される信号を容易に区別するように構成されてもよい。図2は、各センサ部S_1,S_2が互いに異なるデータ配線に接続された場合を示している反面、図4および図5は、各センサ部S_1,S_2が互いに同一のデータ配線に接続された場合を想定して示している。このような第1センサ部S_1および第2センサ部S_2のパターンを簡略化して示す図3を参照すると、前記のような第1センサ部および第2センサ部S_1,S_2のパターンがより明確にわかる。図3に示す横軸方向はゲート配線22を示し、縦軸方向はデータ配線61を示す。ゲート配線22とデータ配線61がお互い交差して複数の画素領域を定義する。複数の画素領域上に第1センサ部および第2センサ部S_1,S_2が配置される。前述したように、横方向に従って第1センサ部S_1と第2センサ部S_2が1個ずつ交差して配置され、縦方向に従っては第1センサ部S_1と第2センサ部S_2が各々2個ずつ交差して配置される。従来にはこのような第1センサ部S_1と第2センサ部S_2を横軸方向と縦軸方向にいずれも1個ずつ交差するように配置するパターンが適用されたが、このようなパターンは順次走査ProgressiveScan方式で複数のセンサ部が作動する場合には適用され得るが、インタレース走査InterlacedScan方式で複数のセンサ部が作動する場合には同じ種類のセンサ部S_1またはS_2が単一のデータ配線に沿って信号を送出するため、正確な位置座標が得られにくい問題点がある。したがって、これを解決するため、本発明の第1実施形態によるセンサアレイ基板は図3に示すようなパターンで第1センサ部S_1と第2センサ部S_2が配置される。このような複数のセンサ部を配置にすることによって、本発明の第1実施形態によるセンサアレイ基板は順次走査方式とインタレース走査方式いずれにも適して使用され得るが、これについては図4および図5を参照して説明する。詳細には図4を参照すると、図4は、本発明の第1実施形態によるセンサアレイ基板が順次走査方式に使用される場合を示す。本発明の第1実施形態によるセンサアレイ基板は2個のゲート配線が同時に駆動される方式hG2Dに従う。すなわち、図4を参照すると、最上部を基準として2個1行と2行のゲート配線が同時に駆動図4中のP1参照され、その次に2個3行と4行のゲート配線が駆動図4中のP2参照され、残り2個5行と6行のゲート配線が駆動図4中のP3参照される方式である。このとき、最上部の2個のゲート配線である1行と2行が同時に駆動P1される場合を調べると、縦方向に具備された一つのデータ配線に接続されたセンサ部が互いに異なる種類S_1,S_2で構成され、ユーザが前記画素領域をタッチした場合、該当センサ部から送出された信号がデータ配線に沿って移動する。このとき、一つのデータ配線に接続された2個のセンサ部は互いに相異なるように構成されるため、前記2個のセンサ部に送出された信号が同一のデータ配線に混合されてもタッチされた位置のセンサ部から発生した正確な電圧を読み取ることができるため、誤差なしで該当座標の位置情報を読み取ることができる。例えば、P1が駆動された場合に座標1,1には第1センサ部S_1が形成されており、座標1,1と同一のデータ配線に接続された座標2,1には第2センサ部S_2が形成されている。同様に、座標1,2には第2センサ部S_2が形成されており、座標2,2には座標1,2とは異なる第1センサ部S_1が形成されている。P1の残り座標においても同一のデータ配線に接続され、同時に駆動されるゲート配線に接続された上下に隣接する座標の画素には互いに異なるセンサ部S_1,S_2が接続されている。P1以後、P2およびP3が順次に駆動され、P2およびP3でも一つのデータ配線に接続されたセンサ部が互いに異なる種類で構成されてセンシング電圧の誤差なしで該当座標の位置情報を精密に読み取ることができる。次に図5を参照すると、図5は本発明の第1実施形態によるセンサアレイ基板がインタレース走査方式で使用される場合を示す。前述したように、本発明の第1実施形態によるセンサアレイ基板は2個のゲート配線が同時に駆動される方式hG2Dに従う。ただし、インタレース走査方式は順次走査方式とは異なり、図5に示す配列を基準として1行と3行のセンサ部が同時に駆動図5中のI1参照され、2行と4行のセンサ部が同時に駆動図5中のI2参照され、5行と7行図示せずのセンサ部が同時に駆動図5中のI3参照される。このとき、1行と3項のゲート配線が同時に駆動I1される場合を調べれば、縦方向に具備される一つのデータ配線に接続されたセンサ部が互いに異なる種類で構成され、ユーザが前記画素領域をタッチした場合、該当センサ部から送出された信号がデータ配線に沿って移動する。このとき、一つのデータ配線に接続された2個のセンサ部は互いに相異なるように構成されるため、前記2個のセンサ部に送出された信号が同一のデータ配線に混合されるとしても各タッチされた位置の正確な電圧を読み取ることができる。したがって、誤差なしで該当座標の位置情報を読み取ることができる。例えば、I1が駆動された場合、座標1,1に第1センサ部S_1が形成されており、座標1,1と同一のデータ配線に接続された座標3,1には第2センサ部S_2が形成されている。同様に、座標1,2に第2センサ部S_2が形成されており、座標3,2には座標1,2とは異なる第1センサ部S_1が形成されている。I1の他の座標でも同一のデータ配線に接続され、同時に駆動されるゲート配線に接続された上下関係にある画素領域は互いに異なるセンサ部S_1,S_2が形成されている。I1以後、I2およびI3が順次に駆動され、I2およびI3でも一つのデータ配線に接続されたセンサ部が互いに異なる種類で構成され、誤差なしで該当座標の位置情報を読み取ることができる。このように、図2ないし図5に示すように本発明の第1実施形態によるセンサアレイ基板のセンサ部配列パターンは順次走査方式とインタレース走査方式いずれにも適して使用されることができるため、センシング電圧の誤差なしで該当座標の位置情報を精密に読み取ることができる。再び、図1を参照すると、カラーフィルタ層91,92,93が表示基板図2に示す200参照上に形成される場合にはセンサアレイ基板はカラーフィルタ層91,92,93を含まなくてもよい。ただし、この場合、表示基板図6に示す200参照上に形成されたカラーフィルタ層と対向するセンサアレイ基板上の領域が単位画素領域になり得る。カラーフィルタ層91,92,93上には段差を平坦化するためのオーバーコート層100が形成されている。オーバーコート層100は第1薄膜トランジスタおよび第2薄膜トランジスタTFT_1,TFT_2と第1センサ部および第2センサ部S_1,S_2に含まれた各種配線と共通電極111間の寄生キャパシタンスを減少させるために相対誘電定数が3.0~3.5である物質で形成されてもよい。一方、オーバーコート層100は有機膜または無機膜で形成されてもよいが、平坦化特性の観点から有機膜で形成されてもよい。このとき、オーバーコート層100は透明な有機物質で形成されてもよい。オーバーコート層100上には共通電極111が形成されている。共通電極111は液晶層図2に示す300参照に共通電圧を印加する。このような、共通電極111は透明伝導性物質を含んでもよく、例えば、ITO、IZOまたはZnOなどを含んでもよい。共通電極111上には遮蔽膜121が形成されている。このとき、遮蔽膜121は第1薄膜トランジスタおよび第2薄膜トランジスタTFT_1,TFT_2と第1センサ部および第2センサ部S_1,S_2と重なるように形成されてもよい。また、遮蔽膜121はゲート配線22、データ配線およびセンシング配線と重なって並ぶように形成されてもよい。遮蔽膜121は、第1薄膜トランジスタおよび第2薄膜トランジスタTFT_1,TFT_2または第1センサ部および第2センサ部S_1,S_2に信号雑音が印加されることを次のように防止する。表示基板図2に示す200参照上に形成されて各画素電極と接続されたスイッチング素子図示せずを駆動させるため、前記スイッチング素子に信号が印加される。この場合、電磁波が生じ得、発生された電磁波が共通電極の共通電圧をわい曲させ得る。このようなわい曲現象によって、第1センサ部および第2センサ部S_1,S_2などに信号雑音が印加される。これによって、第1センサ部および第2センサ部S_1,S_2の誤動作などを誘発し得る。また、表示装置の表示品質が低下され得、第1センサ部および第2センサ部S_1,S_2などの長期信頼性に悪影響を及ぼし得る。一方、発生した電磁波を外部に排出できる電気的な経路が必要であるが、遮蔽膜121はこのような電気的な経路を提供する。すなわち、遮蔽膜121は導電性物質で形成されてもよく、このとき、遮蔽膜は121電気的にフローティングfloatingされておらず、外部のグラウンドground電極と接続することができる。これによって、遮蔽膜121は発生した電磁波を外部のグラウンドground電極に送ることができ、発生した電磁波は除去され得る。これによって、遮蔽膜121は第1薄膜トランジスタおよび第2薄膜トランジスタTFT_1,TFT_2または第1センサ部および第2センサ部S_1,S_2に信号雑音が印加されることを防止することができる。また、遮蔽膜121は共通電極111より低い抵抗を有する物質で形成されてもよく、共通電極111と電気的に接触するように形成される。これによって、共通電極111の自体の抵抗による電圧降下現象を防止することができる。また、遮蔽膜121はバックライトユニットから出射される光が第1センサ部および第2センサ部S_1,S_2に入射することを防止することができる。このため、遮蔽膜121は光学密度opticaldensity:吸光度が4以上になるように形成されてもよい。4以上の光学密度を確保するため、遮蔽膜121は500Å以上の厚さで形成されてもよい。このような遮蔽膜121は、導電性金属物質で形成されてもよく、例えば、遮蔽膜121はAl、Cr、Mo、Cu、Ni、W、TaおよびTiからなるグループから選択された少なくとも何れか一つまたはこれらの組合せを含んでもよい。図6を参照して本発明の第1実施形態による表示装置を説明する。図6を参照すると、本発明の第1実施形態による表示装置はセンサアレイ基板、表示基板200、液晶層300を含んでもよい。説明の便宜上、前記第1実施形態によるセンサアレイ基板を示す図面の各部材と同一機能を有する部材は同一符号で示すため、その説明は省略する。センサアレイ基板は、基板10と、基板10上に定義された複数の単位画素領域のうちいずれか一つの画素領域に形成されて光を感知するセンサ部S_1,S_2と、センサ部S_1,S_2上に形成されたオーバーコート層100と、オーバーコート層100上に形成された遮蔽膜121を含んでもよい。また、センサアレイ基板はオーバーコート層100上に形成された共通電極111を含み、遮蔽膜121は共通電極111上に形成されている。表示基板200は、センサアレイ基板と対向し、画素電極図示せずを含む。画素電極にはスイッチング素子が接続されている。スイッチング素子は画素電極に印加される電圧を調節する。画素電極に印加された電圧と共通電極111に印加された電圧によって液晶層300の液晶を駆動させて透過する光の量を調節する。液晶層300は、センサアレイ基板と表示基板の間に介在する。画素電極と共通電極111の電圧差によって光の透過率が調節される。図7ないし図14を参照して、第1実施形態によるセンサアレイ基板の製造方法について説明する。先に、図7および図8を参照すると、基板10上に遮光パターン16を形成するために例えば、非晶質シリコーンa-Siなどをプラズマ強化化学気相蒸着法PlasmaEnhancedCVD、PECVDにより、基板10上の前面に蒸着し、非晶質シリコーンa-Si膜を形成する。以後、これをパターニングし、遮光パターン16を形成する。このとき、遮光パターン16は第1センサ部S_1が形成される領域上に形成されてもよい。続いて、ゲート配線およびグラウンド配線用導電膜を積層した後、これをパターニングしてゲート線図示せず、ゲート電極22とグラウンド配線23を形成する。このとき、ゲート電極22は第1薄膜トランジスタおよび第2薄膜トランジスタTFT_1,TFT_2が形成される領域に形成される。グラウンド配線23は遮光パターン16と接触するように形成される。続いて、基板10およびゲート配線22、グラウンド配線23上にゲート絶縁膜30を例えば、プラズマ強化化学気相蒸着法PlasmaEnhancedCVD、PECVDまたはリアクティブスパッタreactivesputteringを利用して蒸着する。これによって、窒化ケイ素SiNx、酸化ケイ素SiOx、酸窒化ケイ素SiON、およびSiOCなどからなるゲート絶縁膜30が形成されてもよい。続いて、図9を参照すると、ゲート絶縁膜30上にゲート電極22と重なるように半導体層42を形成する。また、遮光パターン16上に遮光パターン16と重なるように例えば、非晶質シリコーンゲルマニウムa-SiGeなどで第1センサ半導体層44を形成する。また、例えば、非晶質シリコーンa-Siなどで、第2センサ半導体層46を形成する。続いて、半導体層42、第1センサ半導体層および第2センサ半導体層44,46上にオーミックコンタクト層パターン51,52を形成する。続いて、オーミックコンタクト層パターン51,52上にデータ配線およびセンシング配線用導電膜を蒸着した後、これをパターニングする。これによって、データ線図示せずと、ソース電極61と、ドレーン電極62と、ドレーン電極62から延長され、センサソース電極64と接続されるドレーン電極拡張部63を含むデータ配線を形成する。また、センサソース電極64とセンサドレーン電極65を含むセンシング配線を形成する。続いて、例えば、プラズマ強化化学気相蒸着法PlasmaEnhancedCVD、PECVDを利用して窒化ケイ素SiNxまたは酸化ケイ素SiOxを蒸着して保護膜70を形成する。続いて、ゲート絶縁膜30と保護膜70をパターニングし、ビアホールを形成してグラウンド配線23の上面を一部露出させる。続いて、図10を参照すると、センサゲート電極と、第1遮光膜および第2遮光膜と、グラウンド接続配線用導電膜を、例えば、スパッタリングを利用し、蒸着してパターニングし、センサゲート電極84と、第1遮光膜および第2遮光膜82,85と、グラウンド接続配線86を形成する。前述した段階により、第1薄膜トランジスタおよび第2薄膜トランジスタTFT_1,TFT_2と第1センサ部および第2センサ部S_1,S_2が形成されるS1010。続いて、図11を参照すると、カラーフィルタ層形成用の物質とインクジェットプリント装置を利用した印刷法、グラビアgravure印刷法、スクリーン印刷法、写真エッチングphotolithography方式のうちいずれか一つの方法を利用し、保護膜70、センサゲート電極84、グラウンド接続配線86および第1遮光膜および第2遮光膜82,85上にカラーフィルタ層91,92,93を形成する。続いて、図12を参照すると、カラーフィルタ層91,92,93上に、例えば、プラズマ強化化学気相蒸着法PlasmaEnhancedCVD、PECVDを利用して有機膜を積層してオーバーコート層100を形成するS1020。続いて、図13を参照すると、例えばスパッタリングを利用してオーバーコート層100上にITOまたはIZOなどを蒸着し、共通電極111を形成するS1030_1。続いて、図14を参照すると、共通電極111上に、例えば、スパッタリングを利用して金属物質で遮蔽膜121を形成するS1040_1。以上の段階により、本発明の第1実施形態によるセンサアレイ基板が形成される。次に、図15ないし19を参照して、本発明の第2実施形態によるセンサアレイ基板、これを含む表示装置およびこれの製造方法について説明する。図15は、本発明の第2実施形態によるセンサアレイ基板の断面図である。図16は、本発明の第2実施形態による表示装置の断面図である。図17は、本発明の第2実施形態によるセンサアレイ基板の製造方法のフローチャートである。図18は、本発明の第2実施形態によるセンサアレイ基板の製造方法の工程段階を説明するための断面図である。説明の便宜上、前記本発明の第1実施形態の図面に示す各部材と同一機能を有する部材は同一符号で示す。したがって、その説明は省略する。本発明の第2実施形態のセンサアレイ基板、これを含む表示装置およびこれの製造方法は次に内容を除いては本発明の第1実施形態のセンサアレイ基板、これを含む表示装置およびこれの製造方法と基本的に同一の構造を有する。すなわち、図15に示すように、遮蔽膜122がオーバーコート層100と共通電極112の間に介在する。また、図16を参照すると、本発明の第2実施形態の表示装置に含まれたセンサアレイ基板は遮蔽膜122がオーバーコート層100と共通電極112の間に介在されていることを開示する。また、図17および18を参照すると、オーバーコート層100上に例えば、スパッタリングを利用して金属物質で遮蔽膜122を形成するS1030_2。続いて、例えばスパッタリングを利用して遮蔽膜122上にITOまたはIZOなどを蒸着して共通電極112を形成するS1040_2。これによって、本発明の第2実施形態によるセンサアレイ基板が完成される。次に、図19ないし22を参照して本発明の第3実施形態によるセンサアレイ基板、これを含む表示装置およびこれの製造方法について説明する。図19は、本発明の第3実施形態によるセンサアレイ基板の断面図である。図20は、本発明の第3実施形態による表示装置の断面図である。図21は、本発明の第3実施形態によるセンサアレイ基板の製造方法のフローチャートである。図22は、本発明の第3実施形態によるセンサアレイ基板の製造方法の工程段階を説明するための断面図である。説明の便宜上、前記本発明の第1実施形態の図面に示す各部材と同一機能を有する部材は同一符号で示す。したがって、その説明は省略する。本発明の第3実施形態のセンサアレイ基板、これを含む表示装置およびこれの製造方法は次の内容を除いては本発明の第2実施形態のセンサアレイ基板、これを含む表示装置およびこれの製造方法と基本的に同一の構造を有する。すなわち、図19および20に示すように、オーバーコート層100上に遮蔽膜122が形成され、遮蔽膜123上に絶縁層130が形成され、絶縁層130上に共通電極113が形成される。すなわち、遮蔽膜123と共通電極113との間に絶縁層130が介在する。一方、図示していないが、遮蔽膜123と共通電極113が電気的に接続できるように絶縁層130にはビアホールが形成されてもよい。一方、図21および22を参照すると、オーバーコート層100上に例えば、スパッタリングを利用して金属物質で遮蔽膜123を形成するS1030_3。続いて、遮蔽膜123上に例えば、プラズマ強化化学気相蒸着法PlasmaEnhancedCVD、PECVDを利用し、有機膜または無機膜を積層して絶縁層130を形成するS1040_3。続いて、以後に形成される共通電極113と遮蔽膜123が電気的に接続できるように絶縁層130に遮蔽膜123を露出させるビアホール図示せずを形成してもよい。続いて、例えばスパッタリングを利用して絶縁膜130および露出した遮蔽膜123上にITOまたはIZOなどを蒸着し、共通電極113を形成するS1050_3。これによって、本発明の第3実施形態によるセンサアレイ基板が完成される。以上添付された図面を参照して本発明の実施形態について説明したが、本発明が属する技術分野で通常の知識を有する者は、本発明がその技術的思想や必須の特徴を変更しない範囲で他の具体的な形態で実施できることを理解することができる。したがって、上記実施形態はすべての面で例示的なものであり、限定的でないものと理解しなければならない。"