キャパシタを備える半導体装置であって、第1導電型の半導体層と、前記半導体層に設けられた第2導電型の不純物拡散領域と、前記不純物拡散領域上に設けられた第1の誘電体膜と、前記第1の誘電体膜上に設けられた第1の電極と、前記第1の電極の上面に設けられた第2の誘電体膜と、前記第1の電極の側面に設けられた第3の誘電体膜と、前記半導体層の前記不純物拡散領域に隣接する隣接領域上に設けられた第4の誘電体膜と、前記第2の誘電体膜と前記第3の誘電体膜及び前記第4の誘電体膜を覆うように前記半導体層の上方に設けられた第2の電極と、を有することを特徴とする半導体装置。前記キャパシタは、前記不純物拡散領域と前記第1の誘電体膜及び前記第1の電極により構成される第1のキャパシタと、前記第1の電極と前記第2の誘電体膜及び前記第2の電極により構成される第2のキャパシタと、前記第1の電極と前記第3の誘電体膜及び前記第2の電極により構成される第3のキャパシタと、前記半導体層と前記第4の誘電体膜及び前記第2の電極により構成される第4のキャパシタと、を含み、前記不純物拡散領域と前記第2の電極とに第1の電圧が印加され、前記半導体層と前記第1の電極とに前記第1の電圧とは異なる大きさの第2の電圧が印加されることを特徴とする請求項1に記載の半導体装置。前記第1の電極は、平面視で第1の方向にそれぞれ延設されると共に、前記第1の方向と平面視で交差する第2の方向において一定の間隔で複数配置されており、前記第1の電極の厚さは、前記第2の方向で隣り合う前記第1の電極間の距離の1/2倍以上の大きさであることを特徴とする請求項1又は請求項2に記載の半導体装置。前記隣接領域は、前記不純物拡散領域により平面視で囲まれており、前記隣接領域の平面視による形状は正方形であり、前記第1の電極の厚さは、前記正方形の一辺の長さの1/4倍以上の大きさであることを特徴とする請求項1又は請求項2に記載の半導体装置。前記キャパシタは前記隣接領域を複数有し、前記複数の隣接領域は、平面視で第1の方向に一定の間隔で配置されると共に、前記第1の方向と平面視で交差する第2の方向にも一定の間隔で配置されていることを特徴とする請求項4に記載の半導体装置。前記複数の隣接領域の各々は、前記正方形の4つの頂点位置のうちの一か所又は2か所で、隣り合う他の前記第2の不純物拡散領域と互いに接するように配置されていることを特徴とする請求項5に記載の半導体装置。キャパシタを備える半導体装置であって、第1導電型の半導体層と、前記半導体層上に設けられた第1の誘電体膜と、前記第1の誘電体膜上に設けられた第1の電極と、前記第1の電極の上面に設けられた第2の誘電体膜と、前記第1の電極の側面に設けられた第3の誘電体膜と、前記半導体層のうちの前記第1の電極の直下の位置に隣接して設けられた第2導電型の不純物拡散領域と、前記不純物拡散領域上に設けられた第4の誘電体膜と、前記第2の誘電体膜と前記第3の誘電体膜及び前記第4の誘電体膜を覆うように前記半導体層の上方に設けられた第2の電極と、を有することを特徴とする半導体装置。前記キャパシタは、前記半導体層と前記第1の誘電体膜及び前記第1の電極により構成される第1のキャパシタと、前記第1の電極と前記第2の誘電体膜及び前記第2の電極により構成される第2のキャパシタと、前記第1の電極と前記第3の誘電体膜及び前記第2の電極により構成される第3のキャパシタと、前記不純物拡散領域と前記第4の誘電体膜及び前記第2の電極により構成される第4のキャパシタと、を含み、前記不純物拡散領域と前記第1の電極とに第1の電圧が印加され、前記半導体層と前記第2の電極とに前記第1の電圧とは異なる大きさの第2の電圧が印加されることを特徴とする請求項7に記載の半導体装置。前記第1の電極は、平面視で第1の方向にそれぞれ延設されると共に、前記第1の方向と平面視で交差する第2の方向において一定の間隔で複数配置されており、前記第1の電極の厚さは、前記第2の方向で隣り合う前記第1の電極間の距離の1/2倍以上の大きさであることを特徴とする請求項7又は請求項8に記載の半導体装置。前記不純物拡散領域は、前記第1の電極により平面視で囲まれており、前記不純物拡散領域の平面視による形状は正方形であり、前記第1の電極の厚さは、前記正方形の一辺の長さの1/4倍以上の大きさであることを特徴とする請求項7又は請求項8に記載の半導体装置。前記キャパシタは前記不純物拡散領域を複数有し、前記複数の不純物拡散領域は、平面視で第1の方向に一定の間隔で配置されると共に、前記第1の方向と平面視で交差する第2の方向にも一定の間隔で配置されていることを特徴とする請求項10に記載の半導体装置。前記複数の不純物拡散領域の各々は、前記正方形の4つの頂点位置のうちの一か所又は2か所で、隣り合う他の前記不純物拡散領域と互いに接するように配置されていることを特徴とする請求項11に記載の半導体装置。ところで、半導体基板上においてキャパシタが占める面積は依然として大きい。また、キャパシタの容量も十分に高いとはいえない場合がある。従って、キャパシタの面積と容量とに関してさらなる改善の余地があった。そこで、この発明は、このような事情に鑑みてなされたものであって、半導体基板上においてキャパシタが占める面積の増大を抑えつつ、キャパシタ全体の容量を増やすことを可能とした半導体装置の提供を目的とする。態様1上記課題を解決するために、本発明の一態様に係る半導体装置は、キャパシタを備える半導体装置であって、第1導電型の半導体層と、前記半導体層に設けられた第2導電型の不純物拡散領域と、前記不純物拡散領域上に設けられた第1の誘電体膜と、前記第1の誘電体膜上に設けられた第1の電極と、前記第1の電極の上面に設けられた第2の誘電体膜と、前記第1の電極の側面に設けられた第3の誘電体膜と、前記半導体層の前記不純物拡散領域に隣接する隣接領域上に設けられた第4の誘電体膜と、前記第2の誘電体膜と前記第3の誘電体膜及び前記第4の誘電体膜を覆うように前記半導体層の上方に設けられた第2の電極と、を有することを特徴とする。このような構成であれば、第1の電極の上面及び下面だけでなく、その側面にもキャパシタを備えることができる。これにより、半導体基板上においてキャパシタが占める面積の増大を抑えつつ、キャパシタ全体の容量を増やすことができる。即ち、半導体基板上において、単位面積当たりのキャパシタの容量を増やすことができる。なお、本発明の第1導電型はP型又はN型の一方であり、第2導電型はP型又はN型の他方である。半導体層としては、例えば、後述するシリコン基板1又はP型ウェル領域2が該当する。不純物拡散領域としては、例えば、後述するN-領域11が該当する。不純物拡散領域に隣接する隣接領域としては、例えば、後述する隣接領域5が該当する。態様2また、上記の半導体装置において、前記キャパシタは、前記不純物拡散領域と前記第1の誘電体膜及び前記第1の電極により構成される第1のキャパシタと、前記第1の電極と前記第2の誘電体膜及び前記第2の電極により構成される第2のキャパシタと、前記第1の電極と前記第3の誘電体膜及び前記第2の電極により構成される第3のキャパシタと、前記半導体層と前記第4の誘電体膜及び前記第2の電極により構成される第4のキャパシタと、を含み、前記不純物拡散領域と前記第2の電極とに第1の電圧が印加され、前記半導体層と前記第1の電極とに前記第1の電圧とは異なる大きさの第2の電圧が印加されることを特徴としてもよい。このような構成であれば、第1のキャパシタと、第2のキャパシタと、第3のキャパシタ及び第4のキャパシタを全て並列に接続することができる。これにより、大容量のキャパシタを実現することができる。態様3また、上記の半導体装置において、前記第1の電極は、平面視で第1の方向にそれぞれ延設されると共に、前記第1の方向と平面視で交差する第2の方向において一定の間隔で複数配置されており、前記第1の電極の厚さは、前記第2の方向で隣り合う前記第1の電極間の距離の1/2倍以上の大きさであることを特徴としてもよい。このような構成であれば、第1の電極の側面の面積を増やすことができ、この側面に形成されるキャパシタの容量を増やすことができる。これにより、半導体基板上において、単位面積当たりのキャパシタの容量をさらに増やすことが可能となる。ここで、第1の方向としては、例えば、後述するY方向が該当する。第2の方向としては、例えば、後述するX方向が該当する。態様4また、上記の半導体装置において、前記隣接領域は、前記不純物拡散領域により平面視で囲まれており、前記隣接領域の平面視による形状は正方形であり、前記第1の電極の厚さは、前記正方形の一辺の長さの1/4倍以上の大きさであることを特徴としてもよい。このような構成であれば、第1の電極の側面の面積を増やすことができ、この側面に形成されるキャパシタの容量を増やすことができる。これにより、半導体基板上において、単位面積当たりのキャパシタの容量をさらに増やすことが可能となる。態様5また、上記の半導体装置において、前記キャパシタは前記隣接領域を複数有し、前記複数の隣接領域は、平面視で第1の方向に一定の間隔で配置されると共に、前記第1の方向と平面視で交差する第2の方向にも一定の間隔で配置されていることを特徴としてもよい。このような構成であれば、第1の電極の側面の数と面積を増やすことができる。態様6また、上記の半導体装置において、前記複数の隣接領域の各々は、前記正方形の4つの頂点位置のうちの一か所又は2か所で、隣り合う他の前記第2の不純物拡散領域と互いに接するように配置されていることを特徴としてもよい。このような構成であれば、第1の電極の側面を密に配置することができる。これにより、第1の電極の側面の数と面積をさらに増やすことができる。態様7本発明の別の態様に係る半導体装置は、キャパシタを備える半導体装置であって、第1導電型の半導体層と、前記半導体層上に設けられた第1の誘電体膜と、前記第1の誘電体膜上に設けられた第1の電極と、前記第1の電極の上面に設けられた第2の誘電体膜と、前記第1の電極の側面に設けられた第3の誘電体膜と、前記半導体層のうちの前記第1の電極の直下の位置に隣接して設けられた第2導電型の不純物拡散領域と、前記不純物拡散領域上に設けられた第4の誘電体膜と、前記第2の誘電体膜と前記第3の誘電体膜及び前記第4の誘電体膜を覆うように前記半導体層の上方に設けられた第2の電極と、を有することを特徴とする。このような構成であれば、上記の態様1と同様の効果を奏する。態様8また、上記の半導体装置において、前記キャパシタは、前記半導体層と前記第1の誘電体膜及び前記第1の電極により構成される第1のキャパシタと、前記第1の電極と前記第2の誘電体膜及び前記第2の電極により構成される第2のキャパシタと、前記第1の電極と前記第3の誘電体膜及び前記第2の電極により構成される第3のキャパシタと、前記不純物拡散領域と前記第4の誘電体膜及び前記第2の電極により構成される第4のキャパシタと、を含み、前記不純物拡散領域と前記第1の電極とに第1の電圧が印加され、前記半導体層と前記第2の電極とに前記第1の電圧とは異なる大きさの第2の電圧が印加されることを特徴としてもよい。このような構成であれば、上記の態様2と同様の効果を奏する。態様9また、上記の半導体装置において、前記第1の電極は、平面視で第1の方向にそれぞれ延設されると共に、前記第1の方向と平面視で交差する第2の方向において一定の間隔で複数配置されており、前記第1の電極の厚さは、前記第2の方向で隣り合う前記第1の電極間の距離の1/2倍以上の大きさであることを特徴としてもよい。このような構成であれば、上記の態様3と同様の効果を奏する。態様10また、上記の半導体装置において、前記不純物拡散領域は、前記第1の電極により平面視で囲まれており、前記不純物拡散領域の平面視による形状は正方形であり、前記第1の電極の厚さは、前記正方形の一辺の長さの1/4倍以上の大きさであることを特徴としてもよい。このような構成であれば、上記の態様4と同様の効果を奏する。態様11また、上記の半導体装置において、前記キャパシタは前記不純物拡散領域を複数有し、前記複数の不純物拡散領域は、平面視で第1の方向に一定の間隔で配置されると共に、前記第1の方向と平面視で交差する第2の方向にも一定の間隔で配置されていることを特徴としてもよい。このような構成であれば、上記の態様5と同様の効果を奏する。態様12また、上記の半導体装置において、前記複数の不純物拡散領域の各々は、前記正方形の4つの頂点位置のうちの一か所又は2か所で、隣り合う他の前記不純物拡散領域と互いに接するように配置されていることを特徴としてもよい。このような構成であれば、上記の態様6と同様の効果を奏する。本発明によれば、第1の電極の上面及び下面だけでなく、その側面にもキャパシタを備えることができる。これにより、半導体基板上においてキャパシタが占める面積の増大を抑えつつ、キャパシタ全体の容量を増やすことができる。以下、本発明による実施形態を、図面を用いて説明する。なお、以下に説明する各図において、同一の構成を有する部分には同一の符号を付し、その繰り返しの説明は省略する場合もある。1第1実施形態構成まず始めに、半導体装置の構成について説明する。図1a~cは、本発明の第1実施形態に係る半導体装置100の構成例を示す平面図と断面図である。図1bは図1aをX1-X ́1線で切断して拡大した断面図であり、図1cは図1aをY1-Y ́1線で切断して拡大した断面図である。なお、図1aでは、半導体装置100の内部での重なり具合を示すために、第2の電極24の一部を省いて、その下方に位置する第1の電極17を露出して示している。また、この露出している第1の電極17の一部をさらに省いて、その下方に位置するN-領域11を露出して示している。図1a~cに示すように、この半導体装置100は、P型のシリコン基板即ち、Psub1に設けられたN型不純物拡散領域N-領域11と、N-領域11上に設けられた第1の誘電体膜15と、第1の誘電体膜15上に設けられた第1の電極17と、第1の電極17の上面に設けられた第2の誘電体膜19と、第1の電極17の側面に設けられた第3の誘電体膜21と、シリコン基板1のうちのN-領域11に隣接する領域即ち、隣接領域5上に設けられた第4の誘電体膜23と、シリコン基板1の上方に設けられて、第1の誘電体膜15と、第2の誘電体膜19と、第3の誘電体膜21と、第4の誘電体膜23とを連続して覆う第2の電極24と、を有する。図1a~cに示したように、N-領域11は、平面視でY方向に延設されている。また、N-領域11は、Y方向と平面視で直交するX方向において、一定の間隔で複数配置されている。Y方向において、隣り合うN-領域11の間に、P型の隣接領域5が配置されている。また、N-領域11上に位置する第1の電極17も平面視でY方向に延設されており、X方向において一定の間隔で複数配置されている。即ち、第1の電極17は平面視でY方向に向かうストライプ状に形成されている。第1の誘電体膜15と、第2の誘電体膜19と、第3の誘電体膜21及び第4の誘電体膜23は、例えば、シリコン酸化膜SiO2膜、シリコン窒化膜Si3N4膜又はシリコン酸化窒化膜SiON膜などの絶縁膜でそれぞれ構成されている。又は、第1の誘電体膜15と、第2の誘電体膜19と、第3の誘電体膜21及び第4の誘電体膜23は、例えば、シリコン窒化膜を上下2層のシリコン酸化膜で挟んだ3層構造の積層膜即ち、ONO膜でそれぞれ構成されていてもよい。或いは、第1の誘電体膜15と、第2の誘電体膜19と、第3の誘電体膜21及び第4の誘電体膜23は、例えば、二酸化チタンTiO2、五酸化タンタルTa2O5又はストロンチウムチタン酸化物SrTiO3などの高誘電体膜でそれぞれ構成されていてもよい。第1の誘電体膜15と、第2の誘電体膜19と、第3の誘電体膜21及び第4の誘電体膜23は、互いに同一種類の膜で構成されていてもよいし、異なる種類の膜で構成されていてもよい。第1の電極と第2の電極は、例えばポリシリコン膜で構成されている。このポリシリコン膜には、リン若しくはヒ素等のN型不純物、又は、ボロン等のP型不純物が添加されており、導電膜となっている。以下、導電性を有するポリシリコン膜を、導電性ポリシリコン膜ともいう。ところで、この半導体装置100では、N-領域11と第1の誘電体膜15及び第1の電極17により第1のキャパシタ110が構成されている。また、第1の電極17と、第2の誘電体膜19及び第2の電極24により第2のキャパシタ120が構成されている。さらに、第1の電極17と、第3の誘電体膜21及び第2の電極24により第3のキャパシタ130が構成されている。また、P型のシリコン基板1の一部である隣接領域5と、第4の誘電体膜23及び第2の電極24により、第4のキャパシタ140が構成されている。このように、半導体装置100は、第1の電極17の上面及び下面だけでなく、その側面にもキャパシタを備える。即ち、この半導体装置100は、上下の縦方向だけではなく、左右の横方向にもキャパシタも備える。このため、半導体装置100は、上下の縦方向にのみキャパシタを備えるような半導体装置と比べて、キャパシタ全体の容量を増やすことができる。また、この半導体装置100では、第1の電極17の厚さが一定の条件を満たすとき、容量増大の効果がより顕著となる。例えば、図1aに示すように、第1の電極17のY方向における長さ即ち、延設方向の長さをWとする。また、図1bに示すように、X方向において隣り合う一対の第1の電極17間の距離以下、スペーシングともいう。をSとする。さらに、第1の電極17の厚さをtとする。また、第3の誘電体膜21の単位面積当たりの容量即ち、膜容量をC3とし、第4の誘電体膜23の膜容量をC4とする。このとき、下記の式1が成立すれば、第3のキャパシタ130の容量は第4のキャパシタ140の容量を上回る。このため、従来例のみならず、後述の参考例図9参照。に対しても、半導体装置100の優位性が顕著となる。C4SW<2C3tWS<2C3/C4t...1C3≒C4であれば、式1は式1 ́で示される。S<2t...1 ́つまり、半導体装置100において、第1の電極17の厚さtを、スペーシングSの1/2倍以上の大きさとする。これにより、容量増大の効果がより顕著となる。なお、C3≒C4の場合としては、例えば、第3の誘電体膜21と第4の誘電体膜23が同一種類の膜で、且つ、設計上の厚さが同一である場合が挙げられる。また、この半導体装置100では、キャパシタ110、120、130、140が全て並列接続となるように、電圧を印加することが可能である。図2a及びbは、半導体装置100における電圧の印加状態の一例を示す断面図と、回路図である。図2aに示すように、この例では、N-領域11と第2の電極24とに1[V]を印加する。また、P型のシリコン基板1と第1の電極17とに0[V]を印加する。このように、N-領域11と第2の電極24とに第1の電圧を印加すると共に、P型のシリコン基板1と第1の電極17とに第1の電圧とは異なる第2の電圧を印加する。これにより、図2bに示すように、キャパシタ110、120、130、140を全て並列に接続することができる。キャパシタ110、120、130、140のうちの少なくとも一部が直列に接続される場合と比べて、キャパシタ全体の容量を増やすことができ、大容量のキャパシタを実現することができる。尚、N-領域11とP型のシリコン基板1との接合容量は、後述の通り絶縁容量全体に対して無視できる程度である。製造方法次に、半導体装置の製造方法について説明する。図3a~図4cは、本発明の第1実施形態に係る半導体装置100の製造方法の一例を示す工程図である。図3aに示すように、まず始めに、例えば単結晶でP型のシリコン基板1に、シリコン基板1と同極性の不純物を注入してP型ウェル領域即ち、PWell2を形成する。このP型ウェル領域2の形成は、例えば、シリコン基板1の所望の領域上をレジストパターン等図示せずで覆う。そして、このレジストパターンをマスクにP型不純物であるボロンを8e12/cm2のドーズ量でイオン注入する。次に、レジストパターンを除去し、その後、1200度で3時間の熱拡散を実施することにより形成する。なお、P型ウェル領域2の形成は必須ではない。例えば、半導体基板としてP型のシリコン基板1を用いる場合は、回路の構成等によっては、P型ウェル領域2を必要としない場合がある。図1a~c、図2a、及び、後述の図5b、図6b、図7b及び図8bでは、半導体基板としてP型のシリコン基板1を用いており、P型ウェル領域2を必要としない場合を示している。次に、図3bに示すように、シリコン基板1上にシリコン酸化膜3を形成する。シリコン酸化膜3の形成後の厚さは、例えば20nm200Å程度である。このシリコン酸化膜3の形成は、例えばドライ酸化又はウェット酸化の何れの方法を用いて行ってもよい。なお、このシリコン酸化膜3が、上述の第1の誘電体膜15及び第4の誘電体膜23に該当する。次に、図4aにおいて、第1の導電性ポリシリコン膜を例えば350nm堆積する。この第1の導電性ポリシリコン膜の形成方法は、例えばCVD法である。続いて、この第1の導電性ポリシリコン膜の第1の電極となる領域を図示しないレジストパターン等で覆う。そして、このレジストパターンをマスクに他の領域の第1の導電性ポリシリコン膜をドライエッチングにて除去する。これにより、隣接領域5上に第1の電極17を形成する。次に、この第1の電極17をハードマスクに、N型不純物としてヒ素を5e11/cm2のドーズ量でイオン注入する。これにより、シリコン基板1にN-領域11を形成する。なお、N-領域11におけるN型不純物濃度は1~3e16/cm3であり、P型ウェル領域2におけるP型不純物濃度と同程度である。この濃度であれば、N-領域11とP型ウェル領域2とが形成する接合容量の電圧依存性は非常に小さく0⇒1Vで、0.1fF/μm2以下の変化、無視できる範囲である。次に、図4bに示すように、第1の電極17の上面と側面とを熱酸化して、第1の電極17の上面と側面とをシリコン酸化膜4で覆う。シリコン酸化膜4の形成後の厚さは、例えば20nm200Å程度である。なお、このシリコン酸化膜4のうちの第1の電極17の上面を覆っている部分が、上述の第2の誘電体膜19に該当する。また、このシリコン酸化膜4のうちの第1の電極17の側面を覆っている部分が、上述の第3の誘電体膜21に該当する。続いて、例えばCVD法により第2の導電性ポリシリコン膜を形成する。これにより、図4cに示すように、第1の電極17の上面及び側面とをシリコン酸化膜4を介して覆い、且つ、N-領域11をシリコン酸化膜3を介して覆う第2の電極24を形成する。これ以降の工程は図示しないが、例えば、層間絶縁膜の形成工程と、コンタクトホール、ビアホールの形成工程と、配線の形成工程等を例えば1回又は複数回行う。これにより、N-領域11に電気的に接続する配線と、P型のシリコン基板1に電気的に接続する配線と、第1の電極17に電気的に接続する配線と、第2の電極24に電気的に接続する配線とをそれぞれ形成する。このようにして、半導体装置100が完成するが、図4cに示す半導体装置100と図1a~cに示した半導体装置100とでは、N-領域11に対する第1の電極17の位置が異なっている。即ち、図4cに示す半導体装置100では、P型Well領域2のうちの第1の電極17の直下の位置に隣接してN-領域11が設けられている。そして、P型Well領域2と第1の誘電体膜15及び第1の電極17により第1のキャパシタ110が構成されている。また、第1の電極17と、第2の誘電体膜19及び第2の電極24により第2のキャパシタ120が構成されている。さらに、第1の電極17と、第3の誘電体膜21及び第2の電極24により第3のキャパシタ130が構成されている。また、N-領域11と、第4の誘電体膜23及び第2の電極24により、第4のキャパシタ140が構成されている。本発明の第1実施形態、及び、後述の第2、第3実施形態において、第1の電極17の位置は、図1bのようにN-領域11上であっても、図4cのように隣接領域5上であっても、容量上は同じ効果を奏する。製造プロセス上は、図4cに示す半導体装置100の方が工程短縮の効果がある。また、図4cの場合の電圧印加は、図2aに対して、第1の電極17と第2の電極24の電圧値が逆となる。即ち、図4cの場合は、N-領域11と第1の電極17とに1[V]を印加する。また、P型Well領域2と第2の電極24とに0[V]を印加する。このように、N-領域11と第1の電極17とに第1の電圧を印加すると共に、P型Well領域2と第2の電極24とに第1の電圧とは異なる第2の電圧を印加する。これにより、図2bに示したように、第1のキャパシタ110と、第2のキャパシタ120と、第3のキャパシタ130及び第4のキャパシタ140を全て並列に接続することができる。第1実施形態の効果本発明の第1実施形態によれば、第1の電極17の上面及び下面だけでなく、その側面にもキャパシタを備えることができる。これにより、シリコン基板1上においてキャパシタが占める面積の増大を抑えつつ、キャパシタ全体の容量を増やすことができる。即ち、シリコン基板1上において、単位面積当たりのキャパシタの容量を増やすことができる。また、第1のキャパシタ110、第2のキャパシタ120、第3のキャパシタ130、第4のキャパシタ140を全て並列に接続することができる。これにより、大容量のキャパシタを実現することができる。また、半導体装置100では、第1の電極17の厚さtを、スペーシングSの1/2倍以上の大きさとすることが好ましい。これにより、第1の電極17の側面の面積を増やすことができ、この側面に形成されるキャパシタの容量を増やすことができる。容量増大の効果がより顕著となる。変形例上記の第1実施形態では、第1導電型がP型であり、第2導電型がN型である場合を例示した。しかしながら、本発明では、第1導電型がN型であり、第2導電型がP型であってもよい。このような場合であっても、上記の第1実施形態と同様の効果を奏する。この点は、後述の第2、第3実施形態においても同じである。2第2実施形態上記の第1実施形態では、第1の電極17は平面視でY方向に向かうストライプ状に形成されている場合を示した。しかしながら、本発明において、第1の電極17の平面視による形状以下、平面形状という。と配置はこれに限られることはない。第2実施形態では、隣接領域5の平面形状が正方形であり、これらがX方向及びY方向にそれぞれ一定の間隔で配置されている場合の例を説明する。構成図5a及びbは、本発明の第2実施形態に係る半導体装置200の構成例を示す平面図と断面図である。図5bは図5aをX5-X ́5線で切断して拡大した断面図である。なお、図5aでは、半導体装置200の内部での重なり具合を示すために、第2の電極24の一部を省いて、その下方に位置する第1の電極17を露出して示している。また、この露出している第1の電極17の一部をさらに省いて、その下方に位置するN-領域11を露出して示している。図5a及びbに示すように、この半導体装置200では、N-領域11の平面形状は格子状である。また、隣接領域5は複数設けられており、その各々がN-領域11によって平面視で囲まれている。さらに、第1の電極17はN-領域11上に形成されている。第1の電極の平面形状も、N-領域11と同様、格子状である。図1a~cに示した半導体装置100と同様に、この半導体装置200も、第1~第4のキャパシタを備える。即ち、N-領域11と第1の誘電体膜15及び第1の電極17により、第1のキャパシタ110が構成されている。また、第1の電極17と第2の誘電体膜19及び第2の電極24により、第2のキャパシタ120が構成されている。さらに、第1の電極17と第3の誘電体膜21及び第2の電極24により、第3のキャパシタ130が構成されている。また、P型の隣接領域5と第4の誘電体膜23及び第2の電極24により、第4のキャパシタ140が構成されている。このように、半導体装置200は、第1の電極17の上面及び下面だけでなく、その側面にもキャパシタを備える。このため、半導体装置200は、上下の縦方向にのみキャパシタを備えるような半導体装置と比べて、キャパシタ全体の容量を増やすことができる。また、この半導体装置200においても、第1の電極17の厚さが一定の条件を満たすとき、容量増大の効果がより顕著となる。例えば、図5bに示すように、格子間の距離即ち、スペーシングをSとする。このスペーシングSは、隣接領域5の平面形状である正方形の一辺の長さでもある。さらに、第1の電極17の厚さをtとする。また、第3の誘電体膜21の膜容量をC3とし、第4の誘電体膜23の膜容量をC4とする。このとき、下記の式2が成立すれば、第3のキャパシタ130の容量は第4のキャパシタ140の容量を上回る。このため、従来例のみならず、後述の参考例図9参照。に対しても、半導体装置200の優位性が顕著となる。C4S2<4C3StS2<4C3/C4StS<4C3/C4t...2C3≒C4であれば、式2は式2 ́で示される。S<4t...2 ́つまり、半導体装置200において、第1の電極17の厚さtを、スペーシングSの1/4倍以上の大きさとする。これにより、容量増大の効果がより顕著となる。また、この半導体装置200でも、例えば図2aに示したように電圧を印加することができる。これにより、キャパシタ110、120、130、140を全て並列に接続することができる。なお、半導体装置200の製造方法は、半導体装置100の製造方法と同じである図3a~図4c参照。。第2実施形態の効果本発明の第2実施形態によれば、第1実施形態と同様の効果を奏する。さらに、第1の電極17の側面の数を増やすことができ、側面の面積を増やすことができる。このため、シリコン基板1上において、単位面積当たりのキャパシタの容量をさらに増やすことが可能である。例えば、半導体装置200では、第1の電極17の厚さtは、スペーシングSの1/4倍以上の大きさであれば足りる。第1の電極17を過度に厚膜化したりスペーシングSを過度に小さくしたりするなど、加工上の難易度を高めなくても、第1の電極17の側面の面積を増やすことができ、容量増大の効果を顕著に示すことができる。変形例なお、上記の第2実施形態では、N-領域11上に第1の電極17が配置され、隣接領域5上に第2の電極24が配置されている場合を例示した。しかしながら、上述したように、この第2実施形態においても、第1の電極17が隣接領域5上に位置し、第2の電極24がN-領域11上に位置していてもよい。即ち、半導体装置200は、図6a及びbに示すような形態であってもよい。このような場合であっても、図5a及びbに示した半導体装置200と容量上は同じ効果を奏する。製造プロセス上は、図6a及びbに示す半導体装置200の方が工程短縮の効果がある。3第3実施形態上記の第2実施形態では、複数の隣接領域5の各々が互いに離れて配置されている場合を示した。しかしながら、本発明において、複数の隣接領域5の配置はこれに限定されるものではない。第3実施形態では、複数の隣接領域5の各々が、その頂点位置で互いに接するように配置されている場合の例を説明する。構成図6a及びbは、本発明の第3実施形態に係る半導体装置300の構成例を示す平面図と断面図である。図6bは図6aをX6-X ́6線で切断して拡大した断面図である。なお、図6aでは、半導体装置300の内部での重なり具合を示すために、第2の電極24の一部を省いて、その下方に位置する第1の電極17を露出して示している。また、この露出している第1の電極17の一部をさらに省いて、その下方に位置するN-領域11を露出して示している。図6a及びbに示すように、この半導体装置300において、隣接領域5はシリコン基板1に複数設けられている。これら複数の隣接領域5は、平面視でX方向に一定の間隔で配置されると共に、Y方向にも一定の間隔で配置されている。複数の隣接領域5の各々の平面形状は例えば正方形である。また、この半導体装置300では、複数の隣接領域5の各々が、正方形の4つの頂点位置のうちの一か所又は2か所で、隣り合う他の隣接領域5と互いに接するように配置されている。この隣接領域5を平面視で囲むように、N-領域11はシリコン基板1に設けられている。このN-領域11上に第1の誘電体膜15を介して第1の電極17が設けられている。N-領域11と同様に、第1の電極17は平面視で隣接領域5を囲むように配置されている。この半導体装置300においても、第1実施形態で説明した半導体装置100や、第2実施形態で説明した半導体装置200と同様に、第1~第4のキャパシタを備える。即ち、N-領域11と第1の誘電体膜15及び第1の電極17により、第1のキャパシタ110が構成されている。また、第1の電極17と第2の誘電体膜19及び第2の電極24により、第2のキャパシタ120が構成されている。さらに、第1の電極17と第3の誘電体膜21及び第2の電極24により、第3のキャパシタ130が構成されている。また、隣接領域5と第4の誘電体膜23及び第2の電極24により、第4のキャパシタ140が構成されている。このように、半導体装置300は、第1の電極17の上面及び下面だけでなく、その側面にもキャパシタを備える。このため、半導体装置300は、上下の縦方向にのみキャパシタを備えるような半導体装置と比べて、キャパシタ全体の容量を増やすことができる。また、この半導体装置300においても、第1の電極17の厚さが一定の条件を満たすとき、容量増大の効果がより顕著となる。具体的には、上記の式2、又は式2 ́が成立すれば、従来例のみならず、後述の参考例図9参照。に対しても、半導体装置300の優位性が顕著となる。また、この半導体装置300においても、例えば図2aに示したように電圧を印加することができる。これにより、キャパシタ110、120、130、140を全て並列に接続することができる。なお、半導体装置300の製造方法は、半導体装置100の製造方法と同じである図3a~図4c参照。。第3実施形態の効果本発明の第3実施形態によれば、第2実施形態と同様の効果を奏する。さらに、隣接領域5をより密に配置することができる。このため、第1の電極17の側面の数をさらに増やすことができ、側面の面積をさらに増やすことができる。変形例なお、上記の第3実施形態では、N-領域11上に第1の電極17が配置され、隣接領域5上に第2の電極24が配置されている場合を例示した。しかしながら、上述したように、この第3実施形態においても、第1の電極17が隣接領域5上に位置し、第2の電極24がN-領域11上に位置していてもよい。即ち、半導体装置300は、図8a及びbに示すような形態であってもよい。このような場合であっても、図7a及びbに示した半導体装置300と容量上は同じ効果を奏する。製造プロセス上は、図8a及びbに示す半導体装置300の方が工程短縮の効果がある。4効果の検証次に、本発明の効果を検証した結果について説明する。第1の検証図9は、従来例と、参考例及び本発明の一例とを比較した図である。図9に示すように、従来例に係るキャパシタの構造以下、従来構造ともいう。は、PolySi-1と、シリコン酸化膜と、PolySi-2とが積層された構造である。ここで、シリコン酸化膜の膜厚を200Åとしたとき、キャパシタの容量値は1.73[fF/μm2]となる。従って、従来構造で200pFの容量値を得るためには、Si基板上において116000[μm2]の面積が必要である。また、参考例に係るキャパシタの構造以下、参考構造ともいう。は、Si基板N-上に第1のシリコン酸化膜と、PolySi-1と、第2のシリコン酸化膜と、PolySi-2とが積層された構造である。また、Si基板と第1のシリコン酸化膜とPolySi-1とにより第1のキャパシタが構成され、PolySi-1と第2のシリコン酸化膜とPolySi-2とにより第2のキャパシタが構成されている。そして、第1のキャパシタと第2のキャパシタとが並列に接続された構造である。ここで、第1、第2のシリコン酸化膜を200Åとしたとき、キャパシタの容量値は3.46[fF/μm2]となる。また、この構造で200pFの容量値を得るためには58000[μm2]の面積が必要である。従って、参考構造で200pFの容量値を得るためには、Si基板上において58000[μm2]の面積が必要である。従来構造と参考構造とが同一容量の場合、参考構造は従来構造の面積の約50で済むため、面積低減の効果がある。一方、図9では、本発明の一例として、本発明の第3実施形態に係る半導体装置300を示す。この半導体装置300の構造以下、レイアウト3ともいう。において、第1の誘電体膜15、第2の誘電体膜19、第3の誘電体膜21及び第4の誘電体膜23をそれぞれ、厚さが200Åのシリコン酸化膜に設定する。この場合、第1のキャパシタ110、第2のキャパシタ120、第3のキャパシタ130、第4のキャパシタ140を合わせたキャパシタ全体の容量値は、4.36[fF/μm2]となる。従って、レイアウト3で200pFの容量値を得るためには、シリコン基板1上において46000[μm2]の面積が必要である。従来構造と参考構造、及びレイアウト3とが同一容量の場合、レイアウト3は従来構造の面積の約39で済む即ち、61の面積の低減が可能である。。よって、本発明の構造は、従来構造や参考構造と比較して、単位面積当たりの容量増大の効果換言すれば、単位容量当たりの面積低減の効果が顕著であることがわかる。第2の検証次に、本発明の第1実施形態に係る半導体装置100の構造以下、レイアウト1ともいう。と、本発明の第2実施形態に係る半導体装置200の構造以下、レイアウト2ともいう。と、レイアウト3とについて、単位面積当たりの容量増大の効果を比較した結果について説明する。図10は、第1の電極17の膜厚tと、シリコン基板1上の単位面積当たりの容量値Cとの関係をシミュレーションした結果を示す図である。図10の横軸は第1の電極17の膜厚t[μm]を示し、縦軸はシリコン基板1上の単位面積当たりの容量値C[fF/μm2]を示す。なお、参考例では、PolySi-1が第1の電極に相当する。図10に示すシミュレーションでは、レイアウト1~3において、第1の電極17の幅即ち、隣接領域5に挟まれている部分の長さと、第1の電極17間の距離即ち、スペーシングSとをそれぞれ0.5[μm]に設定した。また、第1の誘電体膜15、第2の誘電体膜19、第3の誘電体膜21及び第4の誘電体膜23の膜容量値をそれぞれ1.72[fF/μm2]に設定した。同様に、参考例についても、PolySi-1の幅を0.5[μm]に設定した。また、第1のシリコン酸化膜と第2のシリコン酸化膜の膜容量値をそれぞれ、1.72[fF/μm2]に設定した。図10に示すように、レイアウト1~3では、単位面積当たりの容量値Cは膜厚tに依存することが確認された。膜厚tを大きくするほど容量値Cが増えることが確認された。また、膜厚tに対する容量値Cの傾きは、レイアウト1~3でほぼ同じであった。これに対し、参考例では、容量値Cの膜厚依存性は確認されなかった。即ち、PolySi-1の膜厚を変化させた場合でも、容量値Cは一定であった。このシミュレーションでは、レイアウト3、レイアウト2、レイアウト1の順で容量値Cが大きいことが確認された。第3の検証図11は、スペーシングSと、シリコン基板1上の単位面積当たりの容量値Cとの関係をシミュレーションした結果を示す図である。図11の横軸はスペーシングS[μm]を示し、縦軸はシリコン基板1上の単位面積当たりの容量値C[fF/μm2]を示す。図11に示すシミュレーションでは、レイアウト1~3において、第1の電極17の幅と、スペーシングSとをそれぞれ同じ値に設定した。また、第1の電極17の厚さtを0.35[μm]に設定した。また、第1の誘電体膜15、第2の誘電体膜19、第3の誘電体膜21及び第4の誘電体膜23の膜容量値をそれぞれ1.72[fF/μm2]に設定した。同様に、参考例についても、PolySi-1の幅と、スペーシング隣り合うPolySi-1間の距離とをそれぞれ同じ値に設定した。また、PolySi-1の厚さを0.35[μm]に設定した。また、第1のシリコン酸化膜と第2のシリコン酸化膜の膜容量値をそれぞれ、1.72[fF/μm2]に設定した。図11に示すように、レイアウト1~3では、単位面積当たりの容量値CはスペーシングSに依存することが確認された。スペーシングSを大きくするほど容量値Cが減少することが確認された。また、スペーシングSに対する容量値Cの傾きは、レイアウト1~3でほぼ同じであった。これに対し、参考例では、容量値Cのスペーシング依存性は確認されなかった。即ち、隣り合うPolySi-1間の距離を変化させた場合でも、容量値Cは一定であった。このシミュレーションでも、レイアウト3、レイアウト2、レイアウト1の順で容量値Cが大きいことが確認された。