プリンタであって、少なくとも1つのレーザドライバと、印刷制御エンジンと、前記印刷制御エンジンおよび前記少なくとも1つのレーザドライバにシステムバスを介して双方向に接続するビデオコントローラと、を備え、前記ビデオコントローラが、ビデオブロックを有し、前記ビデオブロックがDMAダイレクトメモリアクセスコントローラと、ビデオプロセッサと、前記DMAコントローラを前記ビデオプロセッサに電気的に接続する第一のデータバスおよび制御バスと、前記ビデオプロセッサに接続するビデオ信号発生器と、前記ビデオプロセッサを前記ビデオ信号発生器に接続する第二のデータバスおよび制御バスと、前記ビデオ信号発生器に接続する周波数合成器と、前記DMAコントローラ、前記ビデオプロセッサ、前記ビデオ信号発生器、および前記周波数合成器に双方向式に接続するコンフィギュレーションレジスタと、前記DMAコントローラおよび前記コンフィギュレーションレジスタを前記システムバスに電気的に接続するデータバスおよび制御バスと、を備えるプリンタ。前記データバスおよび制御バスが、前記コンフィギュレーションレジスタを前記システムバスに電気的に接続する第三のデータバスおよび制御バスと、前記DMAコントローラを前記システムバスに電気的に接続する第四のデータバスおよび制御バスと、をさらに備える請求項1に記載のプリンタ。前記ビデオコントローラが、1つのレーザドライバの1パスを生成するものであり、生成される画像がモノクロである請求項1に記載のプリンタ。前記ビデオコントローラが前記レーザドライバの複数パスを生成するものであり、生成される画像が色平面を含むものである請求項1に記載のプリンタ。各々が4つのビデオブロックを持つ前記ビデオコントローラへと接続する3つのカラーレーザドライバをさらに備え、作られる画像がインラインカラー画像である請求項1に記載のプリンタ。前記ビデオコントローラが第二のビデオブロックと、前記ビデオコントローラへと接続している第二のレーザドライバをさらに備える請求項1に記載のプリンタ。前記ビデオコントローラが前記二つのレーザドライバのパスの共用を制御しており、作られる画像がモノクロである請求項6に記載のプリンタ。前記ビデオコントローラが各レーザドライバにつき複数パスを生成するものであり、作られる画像が4つの色平面を含む請求項6に記載のプリンタ。8つのビデオブロックを持つ前記ビデオコントローラへとそれぞれが接続する7つのレーザドライバをさらに備え、作られる画像がインラインカラー画像である請求項6に記載のプリンタ。スキャン制御回路であって、DMAダイレクトメモリアクセスコントローラと、ビデオプロセッサと、前記DMAコントローラを前記ビデオプロセッサに電気的に接続する第一のデータバスおよび制御バスと、前記ビデオプロセッサに接続するビデオ信号生成器と、前記ビデオプロセッサを前記ビデオ信号生成器に接続する第二のデータバスおよび制御バスと、前記ビデオ信号生成器に接続する周波数合成器と、前記DMAコントローラ、前記ビデオプロセッサ、前記ビデオ信号生成器、および前記周波数合成器に双方向式に接続するコンフィギュレーションレジスタと、前記DMAコントローラおよび前記コンフィギュレーションレジスタをシステムバスに電気的に接続するデータバスおよび制御バスと、を備えるスキャン制御回路。前記データバスおよび制御バスが、前記コンフィギュレーションレジスタを前記システムバスに電気的に接続する第三のデータバスおよび制御バスと、前記DMAコントローラを前記システムバスに電気的に接続する第四のデータバスおよび制御バスと、を備える請求項10に記載のスキャン制御回路。メモリをスキャンするための方法であって、メモリスキャンの垂直方向を決定するステップと、前記メモリスキャンの水平方向を決定するステップと、DMAアドレスを初期化するステップと、データ行を読み出すステップと、前記DMAアドレスを更新するステップと、読み出すステップと更新するステップとを繰り返すステップと、を有する方法。前記初期化するステップが、前記メモリスキャンが上から下および左から右に実施されるとき、前記DMAアドレスをStartAddressに初期化し、前記メモリスキャンが上から下および右から左に実施されるとき、前記DMAアドレスをStartAddressdata_per_line-1に初期化し、前記メモリスキャンが下から上および左から右に実施される場合、前記DMAアドレスをStartAddress-data_per_linelinecount-1に初期化し、前記メモリスキャンが下から上および右から左に実施される場合、前記DMAアドレスをStartAddressdata_per_linelinecount-1に初期化する請求項12に記載の方法。前記更新するステップが、前記メモリスキャンが上から下および左から右のとき、前記DMAアドレスをDMAAddressskipsdata_per_lineへと増分し、前記メモリスキャンが上から下および右から左に実施されるとき、前記DMAアドレスをDMAAddress2skipsdata_per_lineへと増分し、前記メモリスキャンが下から上および左から右に実施されるとき、前記DMAアドレスをDMAAddress-2skipsdata_per_lineへと増分し、そして前記メモリスキャンが下から上および右から左に実施されるとき、前記DMAアドレスをDMAAddress-skipsdata_per_lineへと増分する請求項12に記載の方法。前記データ行を読み出すステップが、繰り返しカウンタに所望の繰り返し回数を設定するステップと、前記DMAアドレスにあるデータを読み出すステップと、前記DMAアドレスを水平読み出し方向に応じて水平方向に更新するステップと、読み出すべきさらなるデータがあるとき、前記DMAアドレスを行開始アドレスへと設定するステップと、読み出すべきさらなるデータがあるとき、読み出すステップと水平方向に更新するステップとを繰り返すステップと、を有する請求項12に記載の方法。前記水平方向への更新を実施するステップが、読み出しが左から右へと実施されるときには前記DMAアドレスを増分する請求項15に記載の方法。前記水平方向への更新を実施するステップが、読み出しが右から左へと実施されるときには前記DMAアドレスを減分する請求項15に記載の方法。現在のビデオブロックは、1種類のプリンタ用に設計されている。従って、単ビーム式インラインプリンタに使用されるビデオブロックは、2ビーム式ビデオレーザプリンタには適用することができない。2ビーム式ビデオブロックは単ビーム式のアプリケーションに適用することはできるが、シリコン上のスペースが無駄に浪費されることになる。スキャン制御回路は、ダイレクトメモリアクセスコントローラDMA、ビデオプロセッサおよびビデオ信号生成器を含む。ビデオ信号生成器には周波数合成器が接続している。コンフィギュレーションレジスタは、DMA、ビデオプロセッサ、ビデオ信号生成器および周波数合成器へと双方向に接続している。データバスはDMAおよびコンフィギュレーションレジスタへと電気的に接続している。バス制御信号はDMAおよびコンフィギュレーションレジスタへと電気的に接続している。図1は、本発明のスキャン制御回路、すなわちビデオブロック10を示す図である。データバス12はダイレクトメモリアクセスコントローラDMA14およびコンフィギュレーションレジスタ20を電気的に接続している。コンフィギュレーションレジスタ20は、DMA14、ビデオプロセッサ16、ビデオ信号生成器18および周波数合成器22と双方向に接続している。DMA14はデータをビデオプロセッサ16へと送る。ビデオプロセッサ16はデータをビデオ信号生成器18へと送る。周波数合成器22はビデオ信号生成器18と接続している。ビデオ信号生成器18はVideoOut信号を生成し、BeamDetect信号を受信する。VideoOut信号はレーザモジュール図示せずへと送られるもので、高速でレーザのオンオフを実施するために使用される。BeamDetect信号は、レーザモジュール図示せずから受信されるもので、出力データを同期させるために用いられる。従って、BeamDetect信号は、水平同期信号として作用する。図2は、図1に示したビデオコントローラの処理を説明するフローチャートである。ステップ110においては、メモリの垂直スキャン方向が選択される。ステップ120においては、メモリの水平スキャン方向が選択される。ステップ130においては、メモリスキャンが上から下へ、そして左から右へのものであったとき、DMAアドレスはStartAddressへと初期化される。ステップ140においては、メモリスキャンが上から下へ、そして右から左へのものであったとき、DMAアドレスはStartAddressdata_per_line-1へと初期化される。ステップ150においては、メモリスキャンが下から上へ、そして左から右へのものであったとき、DMAアドレスはStartAddress-data_per_linelinecount-1へと初期化される。ステップ160においては、メモリスキャンが下から上へ、そして右から左へのものであったとき、DMAアドレスはStartAddressdata_per_linelinecount-1へと初期化される。ステップ170においては、その行が読み出される。ステップ180において、メモリの垂直スキャン方向が選択される。ステップ190においてはメモリの水平スキャン方向が選択される。ステップ200においては、メモリスキャンが上から下へ、そして左から右へのものであったとき、DMAアドレスはDMAAddressskipsdata_per_lineへと増分される。ステップ210においては、メモリスキャンが上から下へ、そして右から左へのものであったとき、DMAアドレスはDMAAddress2skipsdata_per_lineへと増分される。ステップ220においては、メモリスキャンが下から上へ、そして左から右へのものであったとき、DMAアドレスはDMAAddress-2skipsdata_per_lineへと増分される。ステップ230において、メモリスキャンが下から上へ、そして右から左へのものであったとき、DMAアドレスはDMAAddress-skipsdata_per_lineへと増分される。ステップ240においては、そこに読み出すデータ行があるかどうかが判定される。あったとき、ステップ160へと戻り、ないときは停止する。図3は、図2に示したステップ170の機能ブロック図である。ステップ410においては、繰り返しカウンタに繰り返し回数が設定される。ステップ412においては、DMAアドレスにあるデータが読み出される。ステップ414においては、水平読み出しがどの方向に実施されるのかが判定される。読み出しが左から右であったとき、ステップ416においてDMAアドレスが増分される。読み出しが右から左であったとき、ステップ418においてDMAアドレスが減分される。ステップ420においては、その行にさらなるデータがあるかどうかが判定される。あったとき、コントローラはステップ412へと戻る。無かったときはステップ422において繰り返しカウンタが0よりも大きいかどうかが判定される。大きくないとき、ステップ170は終了する。大きいとき、ステップ424においてDMAアドレスが行開始アドレスへと復帰する。ステップ426においては繰り返しカウンタが減分される。次にコントローラはステップ412へと戻る。本実施例は単一バイトのDMA転送を説明したものであるが、このバイト中には単一の画素値が含まれている。これにより、データの順方向または逆方向の処理が単にアドレスを1つづつ増分または減分させて読み出しをすることにより行われ、プロセスが単純化されるのである。実際のシステムは、クワッドワードの塊16個の連続バイトで情報を取得することから、より複雑となる。逆方向に進めるには、ビットとバイトの順序付けがされなければならず、また、これは1バイト中にいくつのビット/画素がパッケージングされるかの関数である。開始アドレスはファームウエアにより計算し、開始アドレスレジスタへと書き込むことができ、これによりフローチャートに説明した初期開始アドレスを得るために必要なマルチプレクサおよび乗算機能はハードウエア中に設けられない。従来技術においては、2ビーム式ビデオは2つのビーム間でローカルRAM中の大きな窓関数を共用していた。この窓関数はビームが一時的に一致することを仮定しているが、これらは一致しない。アライメントされたビデオ信号を遅延させることで実際のプリンタの限界に合わせるために第二のビームのパルス幅変調器の前にFIFOが付加されている。本発明においては、2つのビームはハードウエア経路中のいずれの地点でもアライメントされる必要が無い。ビデオブロックが単ビームまたは2ビーム式モノクロプリンタ、または2ビーム式マルチパスカラープリンタのいずれもサポートするものである。図4は、本発明のモノクロプリンタの一実施例を描いた図である。ビデオブロック10を含むビデオコントローラ34は、制御エンジン26とレーザ24に接続している。定着ユニット30は制御エンジン26へと双方向式に接続している。制御エンジン26は、トナーカートリッジ28および用紙送りアセンブリ32へと接続している。図示した実施例は1つのビデオブロックおよび1つのレーザを用いたものであるが、本モノクロプリンタ実施例のパフォーマンスは、さらなるビデオブロックおよびレーザの対を付加することにより向上するものであることは当業者に明らかである。代わりに、所望の色平面用にそれぞれさらなるビデオブロック、レーザ、およびトナーカートリッジを付加することにより、4ビーム式カラープリンタの実施例を実現することも可能である。図5は、本発明に基づくインラインカラープリンタの実施例を描いた図である。ビデオブロック10A~Dを含むビデオコントローラ34は、制御エンジン26および4つのレーザ群24へと接続している。定着ユニット30は制御エンジン26へと双方向式に接続している。制御エンジン26は一連のトナーカートリッジ28A~Dおよび用紙送りアセンブリ32へと接続している。本実施例は、各色平面に1つのビデオブロックおよび1つのレーザを使用したものであるが、さらに4つのビデオブロックを付加し、単ビームレーザ群を2ビームレーザ群へと置き換えることにより、2ビーム式インラインカラープリンタを実現することが可能であることは当業者には明らかである。この概念は、プリンタ性能を改善するために拡張することができるものである。ビデオブロックの各々は独立して作動することから、各ブロックに共通のテストベクタ群を印加することができる。