"電子パワースイッチのための半導体構造であって、-下面10および上面11を有する第1の型の導電性の基板1、-基板1の下面10に接するドレイン電極D、-基板1の上面11に配置される下表面20、および接触範囲210が設けられた上表面21を有する第1の型の導電性の第1半導体領域2、-第1半導体領域2の接触範囲210に接するソース電極S、および-ドレイン電極Dとソース電極Sとの間で、第1の型の導電性の第1および第2導電チャネルC1,C2を区切るように、接触範囲210の下方で第1半導体領域2の内部に配置される第2の型の導電性の第2半導体領域3、を備え、さらに、-ショットキー型の第1接合を形成するように、第2半導体領域3に接する少なくとも1つの第1部分70と、第1半導体領域2に接する少なくとも1つの第2部分71とを有する金属の第1ゲート電極G1、および-ショットキー型の第2接合を形成するように、第1半導体領域2の上表面21に接触する少なくとも1つの第1部分40を有する金属の第2ゲート電極G2を備え、上記第2ゲート電極G2は、接触範囲210からは距離を開けて配置されることを特徴とする半導体構造。請求項1の半導体構造であって、第2半導体領域3が、第1ゲート電極G1の第2部分71の下に配置される第2の型の導電性の少なくとも1つのボックス30を含み、各ボックス30の両側でショットキー型の第1接合を区切ることを特徴とする半導体構造。請求項2の半導体構造であって、各ボックス30は、第1ゲート電極G1とのオーミック接触を形成するのに適した第2の型の導電性のドーピングレベルを有することを特徴とする半導体構造。請求項1から請求項3のうち何れか1項の半導体構造であって、第1半導体領域2の上面21は、第2の型の導電性の少なくとも1つのボックスを含み、第2ゲート電極G2の第1部分40の下に配置され、各ボックスの両側でショットキー型の第2接合を区切ることを特徴とする半導体構造。請求項4の半導体構造であって、各ボックスは、第2ゲート電極G2とのオーミック接触を形成するのに適した第2の型の導電性のドーピングレベルを有することを特徴とする半導体構造。請求項1から請求項5のうち何れか1項の半導体構造であって、好ましくはシリカから形成され、第1半導体領域2の上面21の上に配置された誘電体層5を含み、第2ゲート電極G2は、誘電体層5を越える少なくとも1つの第2部分41を有することを特徴とする半導体構造。請求項1から請求項6のうち何れか1項の半導体構造であって、接触範囲210は、ソース電極Sとのオーミック接触を形成するのに適した第1の型の導電性のドーピングレベルを有していることを特徴とする半導体構造。請求項1から請求項7のうち何れか1項の半導体構造であって、基板1は、ドレイン電極接触範囲210とのオーミック接触を形成するのに適した第1の型の導電性のドーピングレベルを有していることを特徴とする半導体構造。請求項1から請求項8のうち何れか1項の半導体構造であって、第2半導体領域3は、第1ゲート電極G1とのオーミック接触を形成するのに適した第2の型の導電性のドーピングレベルを有していることを特徴とする半導体構造。請求項1から請求項9のうち何れか1項の半導体構造であって、第2導電チャネルC2は、実質的に鉛直な第2の方向に延び、第1導電チャネルC1は、第2の方向に実質的に垂直な第1の方向に延びることを特徴とする半導体構造。請求項1から請求項10のうち何れか1項の半導体構造であって、第1および第2半導体領域2,3の間の接合の周辺に配置された第2の型の導電性の少なくとも1つの保護層6を含み、上記保護層6は、半導体構造の耐圧の最適化に適したドーピングレベルを有することを特徴とする半導体構造。請求項1から請求項11のうち何れか1項の半導体構造であって、基板1、ならびに第1および第2半導体領域2,3は、炭化シリコン、窒化ガリウム、およびダイヤモンドを含むグループから選択される材料、好ましくは炭化シリコンから成ることを特徴とする半導体構造。請求項1から請求項12のうち何れか1項の複数の半導体構造SCを含むことを特徴とする電子パワースイッチ。請求項13の電子パワースイッチであって、複数の半導体構造SCが、少なくとも1つの実質的に規則的な六角形の第1のパターンMおよび/または少なくとも1つの組み合わされた第2のバンドパターンBIを区切るように配置されたことを特徴とする電子パワースイッチ。請求項14の電子パワースイッチであって、実質的に、各第1のパターンの真ん中に配置され、および/または各第2のパターンの2つの組み合わされたバンドBIの間に配置された第1ゲート電極G1の保護セルPを含むことを特徴とする電子パワースイッチ。以下の異なる実施例においては、説明の簡素化のために、同一の構成要素または同一の機能を確実にするために同一の符号が用いられる。図1に示す半導体構造は、以下を含む。-下面10および上面11を有するn型すなわちelectronconductorの導電性ofconductivityの基板1、-基板1の下面10に接するドレイン電極D、-基板1の上面11に配置される下表面20、および接触範囲210が設けられた上表面21を有するn型の導電性の第1半導体領域2、-第1半導体領域2の接触範囲210に接するソース電極S、-接触範囲210の下方で第1半導体領域2の内部に配置され、ドレイン電極Dとソース電極Sとの間で、横の第1導電チャネルC1と縦の第2導電チャネルC2とを区切る、p型すなわちholeconductorの導電性の第2半導体領域3上記第1および第2導電チャネルC1,C2はn型である。、-ショットキー型の第1接合を形成するように、第2半導体領域3に接する第1部分70と、第1半導体領域2に接する第2部分71とを有する金属の第1ゲート電極G1、および-ショットキー型の第2接合を形成するように、第1半導体領域2の上表面21に接触する第1部分40を有する金属の第2ゲート電極G2。上記第2ゲート電極G2は、接触範囲210からは距離を開けて配置される。例えばウェーハ型の基板1は、ドレイン電極Dとのオーミック接触を形成するのに適したn型のドーピングレベルを有している。この点で、基板1は、好ましくは0.015~0.03ohmcmの間の抵抗を有している。第1半導体領域2は、第2半導体領域3の上に配置されるn型の導電性の第1半導体範囲22を有している。第1半導体範囲22は、第1導電チャネルC1の高さW1を規定する。第1導電チャネルC1の高さW1は、3μmのオーダーである。第1半導体領域2は、第2半導体領域3の横に配置されるn型の導電性の第2半導体範囲23を有している。第2半導体範囲23は、第2導電チャネルC2の幅W2を規定する。C2の幅W2は、3μmのオーダーである。第1半導体領域2は、第2半導体領域3の下に配置されるn型の導電性の第3半導体範囲24を有している。第3半導体範囲24の厚さW3は、40μmのオーダーである。第3半導体範囲24は、第1および第2半導体領域22,23のn型のドーピングレベルよりも、より低い1015atcm-3のオーダーのn型のドーピングレベルを有している。実際、第1および第2半導体領域22,23のn型のドーピングレベルは、1016atcm-3のオーダーである。n型の導電性を有する接触範囲210は、第1半導体領域2の上表面21に設けられている。接触範囲210は、ソース電極Sとのオーミック接触を形成するのに適したn型のドーピングレベルを有している。この目的のために、接触範囲210は、第1および第2半導体範囲23,24のn型のドーピングレベルよりも、より大きい1019atcm-3のオーダーのn型のドーピングレベルを有している。接触範囲210の厚さW4は、0.2μmのオーダーである。第2半導体領域3は、第1ゲート電極G1とのオーミック接触を形成するのに適したp型のドーピングレベルを有している。この目的のために、第2半導体領域3は、1019atcm-3のオーダーのp型のドーピングレベルを有している。第2半導体領域3の厚さW5は、0.5μmのオーダーである。半導体構造は、さらに、シリカから成り得て第1半導体領域2の上面21の上に配置される誘電体層5を含む。誘電体層5の厚さは、40nmのオーダーである。第2ゲート電極G2は、誘電体層5を取り囲む第2部分41を有している。第2ゲート電極G2の第2部分41は、5μmのオーダーの幅L2を有している。第2ゲート電極G2の第1部分40は、5μmのオーダーの幅L1を有している。第1半導体領域2に接触する第1ゲート電極G1の第2部分71は、ショットキー型の第1接合、すなわち、メタル/n型半導体接合を形成する。第1半導体領域2の上面21に接触する第2ゲート電極G2の第1部分40は、ショットキー型の第2接合、すなわち、メタル/n型半導体接合を形成する。第1ゲート電極G1、ソース電極S、およびショットキー型の第1接合は、多数キャリア電子の単極性電流unipolarcurrentをもたらすショットキー型の第1ダイオードを形成する。また、第2ゲート電極G2、ソース電極S、およびショットキー型の第2接合は、多数キャリア電子の単極性電流をもたらすショットキー型の第2ダイオードを形成する。図4、および図5に示されるように、VDSとして示されるドレイン電極Dとソース電極Sとの間のバイアス電圧が負である場合には、それぞれの上記ショットキー型のダイオードは、最新技術のp-n型のダイオードに比べて、以下の可能性を与える。-IGSとして示される、対応するゲート電極とソース電極Sとの間に流れる電流の絶対値を、最善にはatbest対応するゲート電極と半導体構造の保護のために減少させる図5のカーブBに対するカーブAを参照。。-IDSとして示される、ドレイン電極Dとソース電極Sとの間に流れる電流の絶対値を、半導体構造の電気伝導的な性能向上のために増大させる図4のカーブDに対するカーブCを参照。。さらに、ショットキー型の第1ダイオードは、第2ゲート電極G2のスターティング電圧の絶対値、すなわち、第2ゲート電極G2の導通を引き起こす電圧の増大をもたらす図5のカーブBに対するカーブAを参照。。図5では、例として、スターティング電圧は-2.8Vから-3.6Vに転移している。基板1、ならびに第1および第2半導体領域2,3は、炭化シリコンから成ってもよい。第1および第2半導体領域2,3は、また、窒化ガリウムまたはダイヤモンドから成ってもよい。そのような半導体構造の製造方法は、以下のステップを含む。a基板1を供給し、b好ましくはエピタキシーによって、基板1の上面11の上に第1半導体領域2の第3半導体範囲24を成長させ、c好ましくはエピタキシーによって、第3半導体範囲24の上に第1半導体領域2の第2半導体範囲23を成長させ、d好ましくはイオン注入によって、第2半導体範囲23内に第2半導体領域3をインプラントし、e好ましくはエピタキシーによって、第2半導体範囲23の上に第1半導体領域2の第1半導体範囲22を成長させ、f好ましくはイオン注入によって、第1半導体範囲22内に接触範囲210をインプラントし、g第2半導体領域3が到達されるまでisattained第1半導体範囲22の上部をエッチングし、h第1半導体範囲22の上に誘電体層5を堆積させ、i基板1の下面10に金属層を堆積してドレイン電極Dを形成し、j第2半導体領域3の上に金属層を堆積して、第1ゲート電極G1を形成し、k接触範囲210の上に金属層を堆積して、ソース電極Sを形成し、l第1半導体範囲22および誘電体層5の上に金属層を堆積し、それぞれ第2ゲート電極G2の第1および第2部分40,41を形成する。図2に示される実施例では、半導体構造は、図1に示される半導体構造とは、第2半導体領域3が、第1ゲート電極G1の第2部分71の下に配置されるp型の導電性の複数のボックス30boxesを含み、各ボックス30の両側のショットキー型の第1接合を区切る点で異なる。したがって、そのような複数のボックス30が、複数のショットキー型の第1接合を区切る。ボックス30およびショットキー型の第1接合は、第1ゲート電極G1およびソース電極Sと共にJBS型のダイオードを形成するように組み合わされる。そのようなJBSダイオードは、最新技術のp-n型のダイオードに比べて、IGSの減少およびIDSの増大を可能にする。さらに、ボックス30の間の間隔は、第2ゲート電極G2のスターティング電圧を決定する。各ボックス30は、第1ゲート電極G1とのオーミック接触を形成するのに適したp型のドーピングレベルを有している。この目的のために、各ボックス30は、好ましくは1019atcm-3と4×1019atcm-3の間のp型のドーピングレベルを有している。図3に示される実施例では、半導体構造は、図1に示される半導体構造とは、p型の導電性の保護層6を含む点で異なる。保護層6は、第1半導体領域2の第3半導体範囲24と第2半導体領域3との間のp-n型の接合の周辺に配置される。保護層6の長さL3は、120μmのオーダーである。保護層6は、半導体構造の耐圧voltagestrengthの最適化に適したp型のドーピングレベルを有している。このために、p型のドーパントのドーズは、1013atcm-2のオーダーである。図6に図式化される電子パワースイッチは、以下を含む。-ハニカム型の実質的に規則的な六角形の第1のパターンMを区切るように配置された本発明の複数の半導体構造SC、および-実質的に各第1のパターンの真ん中に配置された第1ゲート電極G1不図示の保護セルP。図7に図式化される電子パワースイッチは、図6に図式化される電子パワースイッチと以下の点で異なる。-複数の半導体構造SCは、組み合わされたバンドBIの第2のパターンを区切るように配置され、-保護セルPは、各第2のパターンの2つの組み合わされたバンドBIの間に配置されている。もちろん、上記発明の実施例は、いかなる限定limitingnatureも含むものではない。詳細および改良は、他の変形例において、発明の範囲を離れることなく、それに持ち込まれてもよい。"