第1電圧源に接続される第1電源配線と、第2電圧源に接続される第2電源配線と、電源制御部とを具備し、前記電源制御部は、前記第1電源配線と前記第2電源配線との間に設けられるスイッチ部と、前記第1電源配線の電圧を監視する電圧モニタと、前記電圧モニタが検出した電圧の履歴を記録する電圧記録部と、前記電圧の履歴に基づいて前記スイッチ部を開閉して前記第1電源配線の電圧調整制御を行う電源制御回路とを具備する半導体集積回路装置。前記電圧モニタは、所定の周期で前記第1電源配線の電圧を検出し、前記電圧記録部は、参照用配線が供給する基準電圧に対する過去のi-1回iは2以上の整数の前記第1電源配線の電圧の相対的な値CTRLkkは1以上i以下の整数の総和を記録し、前記電圧調整制御は、前記CTRLiを用いて行われる請求項1に記載の半導体集積回路装置。前記電圧記録部は、前記第1電源配線の電圧と基準電圧との差に比例した電流を生成する電流源と、前記電流源が生成した電流を供給されるキャパシタとを具備し、前記電源制御回路は、前記キャパシタの電圧が所定の基準を満たしたときに前記電圧調整制御を行う請求項1に記載の半導体集積回路装置。更に、半導体回路と、前記半導体回路にクロック信号を供給するクロック信号供給部とを具備し、前記電源制御部は、前記履歴に基づいて、前記クロック信号の立ち上がりのタイミングと、前記第1電源配線の電圧が降下し始める降下開始タイミングとのずれであるΔTを算出するタイミングずれ算出部を具備し、前記電源制御回路は、前記ΔTに基づいて、前記降下開始タイミングに同期して前記電圧調整制御を行う請求項1から3のいずれかに記載の半導体集積回路装置。前記電源制御回路は、前記電圧モニタ回路が検出した前記第1電源配線の電圧の基準値からの降下幅の累積値が大きいほど、前記スイッチが閉じる時間が長くなるように前記電圧調整制御を実行する請求項1から4のいずれかに記載の半導体集積回路装置。前記電源制御回路は、前記電圧モニタ回路が検出した前記第1電源配線の電圧の基準値からの降下幅の累積値が大きいほど、前記第1電源配線と前記第2電源配線とを接続する経路の抵抗値が小さくなるように前記電圧調整制御を実行する請求項1から4のいずれかに記載の半導体集積回路装置。更に、半導体回路と、前記半導体回路にクロック信号を供給するクロック信号供給部とを具備し、前記電源制御回路は、前記クロック信号の1周期以上の期間の前記電圧の履歴に基づいて前記電圧調整制御を行う請求項1から6のいずれかに記載の半導体集積回路装置。前記所定の基準は、前記第2電源配線の電圧を基準として決められる請求項1から7のいずれかに記載の半導体集積回路装置。第1電圧源に接続される第1電源配線と、第2電圧源に接続される第2電源配線と、各々が請求項1のいずれかに記載された電源制御部と同じ構成を有する複数の電源制御部とを具備する半導体集積回路装置。更に、前記第1電圧源に接続される第1電源パッドを具備し、前記電圧モニタは、前記半導体集積回路装置の前記第1電源配線によって電力が供給されるモジュールの前記第1電源パッドと反対側の端部における前記第1電源配線の電圧を検出する請求項1から9のいずれかに記載の半導体集積回路装置。更に、前記第1電圧源に接続される第1電源パッドを具備し、前記スイッチ部は、前記半導体集積回路装置の前記第1電源配線によって電力が供給されるモジュールの前記第1電源パッドと反対側の端部において前記第1電源配線と前記第2電源配線とを接続する請求項10に記載の半導体集積回路装置。更に、前記第1電圧源に接続される第1電源パッドを具備し、前記スイッチ部は、前記半導体集積回路装置の前記第1電源配線によって電力が供給されるモジュールの複数の箇所において前記第1電源配線と前記第2電源配線との開閉を同時に制御する請求項1から11のいずれかに記載の半導体集積回路装置。複数の電源からそれぞれ電力を供給される複数のモジュールM1~Mnnは2以上の整数を具備する半導体集積回路装置であって、前記複数のモジュールM1~Mnのうちの各々のモジュールMiiは1以上n以下の整数は、請求項1から請求項12のいずれかに記載された前記第1電源配線、前記第2電源配線及び前記電源制御部を具備する半導体集積回路装置。更に、前記第1電圧源に接続される参照用配線を具備し、前記第1電源配線は、前記半導体集積回路装置が搭載する半導体集積回路を駆動するための電圧を供給し、前記参照用配線は、前記半導体集積回路装置が備える半導体素子を介さずに前記電圧モニタに接続され、前記電圧モニタは、前記参照用配線を基準とした前記第1電源配線の電圧を検出することによって、前記電圧の監視を行う請求項1から13のいずれかに記載の半導体集積回路装置。更に、前記第1電圧源から供給される電圧を昇圧する昇圧回路を具備し、前記第2電圧源は、前記昇圧回路である請求項1から13のいずれかに記載の半導体集積回路装置。前記電源制御部の少なくとも一部が、前記第2電圧源からの電圧供給により駆動される請求項1から15のいずれかに記載の半導体集積回路装置。特許文献1には、半導体集積回路の電源性能を向上させるための技術が記載されている。この技術では、電圧モニタで電源配線VDD1の電圧を検出し、一定値以上の電圧降下が生じたときに、電源配線VDD1の電圧より高い電源電圧を供給する電源配線VDD2を、電源配線VDD1に一時的に接続する。この技術では、電源配線VDD2と接続されている期間に電圧モニタで検出される電圧は電圧降下量が低減された電圧になる。そのため、次の制御タイミングでは電源配線VDD2による補償が小さくなり、電圧降下量が大きくなる。図13の例を用いて、この問題について更に説明する。電源配線VDD1の正常時の電圧がV1であるとする。上から2段目のグラフは、電源配線VDD2との接続による補正を行わない場合のVDD1のIRdropの一例を示す。時刻t1以降、電圧降下量ΔVの電圧降下が発生していることを示している。上から3段目のグラフは、電源配線VDD2を用いた補正を行った場合の電源配線VDD1の電圧を示す。周期的な矩形パルス波形を示すイネーブルEN信号の立ち上がりのタイミングで、電源配線VDD1の電圧降下量ΔVが検出される。時刻t1において電圧降下量ΔV=1が検出されると、次の時刻t2において電源配線VDD2と接続することにより電圧が補正され、電圧降下量がΔV=0となる。その結果、次の時刻t3においては電源配線VDD1の電圧が補正されず、再びΔV=1の電圧降下が発生する。特に、低電圧で動作する半導体集積回路装置の場合には、電圧の補正を精密に行うことが望まれる。従って、図14に示したような電圧の補正では十分でない場合が考えられる。より精密な電圧の補正を可能とする技術が望まれる。本発明の一側面において、半導体集積回路装置は、第1電圧源に接続される第1電源配線と、第2電圧源に接続される第2電源配線と、電源制御部とを備える。電源制御部は、第1電源配線と第2電源配線との間に設けられるスイッチ部と、第1電源配線の電圧を監視する電圧モニタと、電圧モニタが検出した電圧の履歴を記録する電圧記録部と、電圧の履歴に基づいてスイッチ部を開閉して第1電源配線の電圧調整制御を行う電源制御回路とを備える。本発明によれば、第1電源配線の電圧の検出値の履歴に基づいて、電圧降下が発生したときに第2電源配線と接続する電圧調整制御が実行される。このような制御により、電圧降下の瞬間値のみに基づいた場合よりも精密な補正が可能となる。本発明により、IRdrop等の電源電圧の変化を精密に補正することを可能とする技術が提供される。以下、添付図面を参照して、本発明の実施形態を説明する。本実施形態においては、ある特定の時点での電圧モニタで検出した電圧降下量だけでなく、或るタイミング以降に検出した電圧降下量を累積した値に応じて電源配線VDD2と電源配線VDD1との接続を制御する。こうすることで、VDD2と接続されていない場合、すなわち補償されていない場合のVDD1の本来の電圧降下量に応じてVDD2とVDD1の接続が制御されることになり、電圧降下を抑えることができる。図1は、本発明の第1実施形態における電源制御部1を示す。電源制御部1は、CPU等の半導体集積回路装置に搭載され、半導体集積回路を駆動するための電源を制御する機能を有する。電源制御部1は、電圧モニタ2、制御信号生成回路3、電源制御回路4及びスイッチ5を備える。電源制御部1は、第1電源配線VDD1と、第2電源配線VDD2とに接続される。第1電源配線VDD1は、例えば半導体集積回路装置の周辺部に設けられた電源パッドを介して、外部電源である第1電圧源に接続される。第2電源配線VDD2は、同様に電源パッドを介して外部電源である第2電圧源に接続され、第1電源配線VDD1よりも高い電圧を供給する。あるいは第2電源配線VDD2には、半導体集積回路装置の内部に設けられた昇圧回路がVDD1を昇圧することによって得られた電源電圧が供給される。スイッチ5は、電源制御回路4の出力信号によって決められたタイミングで、第1電源配線VDD1と第2電源配線VDD2とを接続する配線の開閉を制御する。電源制御回路4は、スイッチ5の開閉を制御することによって、第1電源配線VDD1と第2電源配線VDD2との接続/遮断を制御する。このようなスイッチ5は、電源スイッチと同様のP-channelトランジスタによって構成できる。電圧モニタ2は、第1電源配線VDD1の電圧をモニタする。電圧モニタ2は特に、予め設定された期間例えば電源制御部1が電力を供給する回路を駆動するクロック信号CLKの1クロックサイクルにおける第1電源配線VDD1の電圧降下量ΔVを検出する。電圧降下量ΔVを検出するために、電圧モニタ2には例えば、CPU等のIRdropの原因となる回路を通過した後の第1電源配線監視対象と、そのような回路を経由せず、電源電圧からの降下が少ない経路に配置された参照用の第1電源配線または、CPU等の回路の駆動に使用されないため電圧降下が少ない第2電源配線VDD2が接続される。参照用の第1又は第2電源配線の電圧を基準として、監視対象の第1電源配線VDD1の電圧を測定することにより、電圧降下量を検出することができる。検出された電圧降下量ΔVは、制御信号生成回路3に出力される。図2は、制御信号生成回路3の構成を示す。制御信号生成回路3は、加算器6とF/Fフリップフロップ回路7とを備える。F/F7は、電圧モニタ2の検出によって得られた第1電源配線VDD1の電圧に関する情報の履歴を記録する電圧記録部として機能する。具体的には、F/F7は、加算器6から出力された値過去の電圧drop値ΔVの累積値ΣΔVを格納する。加算器6は、電源制御部1に供給される電源電圧補正用のクロック信号図示せずの現在のサイクルにおけるΔVと、前回のサイクルまでにF/F7に蓄積された累積値ΣΔVとを加算して、F/Fに今回のΔVの累積値として出力する。電源制御回路4は、F/F7に格納された電圧の履歴本実施形態では電圧降下の累積値ΣΔVに基づいて、第1電源配線VDD1の電圧が所定の基準を下回ったときにスイッチ5を閉じる電圧調整制御を行う。IRdrop等による電圧降下は、第1電源配線VDD1によって駆動される半導体集積回路を駆動するクロック信号と概ね同期して発生する場合が多いため、F/F7は、そのクロック信号の1周期以上に渡る電圧降下の累積値が蓄積されることが望ましい。電圧調整制御の一例について、詳細に説明する。所定の周期、たとえばクロック信号CLKの周期ごとに、電圧モニタ2は参照用配線Vrefから供給される基準電圧に対する電源配線VDD1の電圧の変動量ΔVを検出し、デジタル値として出力する。ここで、ΔV<0である時、すなわち電圧降下が生じたときには正の値を出力するものとする。制御信号生成回路3は、前回の制御信号生成回路3の出力と、今回の電圧モニタ2の出力を加算した値上述の数式1の値を出力する。電源制御回路4は、制御信号生成回路3の出力値電圧降下累積値に応じてスイッチ5を制御してVDD2とVDD1を接続する。この制御は、電圧降下累積値が大きいほどVDD2側からVDD1側へ供給される電荷量が多くなるようにスイッチ5の接続時間を調整することによって行われる。制御信号生成回路3は、前回の制御信号生成回路の出力と、今回の電圧モニタの出力を加算した値を出力する。そのため、クロック信号CLKのiサイクル目の制御信号生成回路出力をCTRLiとすると、F/F7に蓄積される電圧降下累積値は、以下の総和で示される。この累積値が所定の設定値を上回ると、電圧調整制御が実行される。仮に制御信号生成回路3が無かったとすると、CTRLiは直前のサイクルのΔVのみに依存する。そのため、例えばVDD1の電圧降下量が常に一定の場合、補正してΔV=0になっているサイクルの次のサイクルでは補正が行われない。その結果、図13で説明したように、補正を行った次のサイクルでは電圧降下が生じてしまう。一方、本実施形態では前回の補正量と、補正後のΔVの和によってCTRLiを決定する、すなわちΣΔVによって補正量を決める。図3は、上述の方法でVDD1の電圧の補正を行った例を示す。クロック信号CLKの立ち上がりのタイミングでVDD1の電圧の検出と補正が行われる。上から2段目のグラフは、VDD2による補正を行わなかったときのVDD1の電圧降下の例を示す。時刻t1以降、基準となる電圧V1からΔVの電圧降下を示している。図3の上から4段目のグラフは、比較のために、図13と同様の補正を行った場合の補正量CTRLを示す。時刻t1において電圧降下量ΔVが検出されると、補正量としてΔVが出力され、スイッチ5をそのΔVに応じた期間オンにすることによって、VDD1の電圧降下が補正される。クロック信号CLKの次の周期では、VDD1の電圧降下量が0であることが検出されるため、時刻t2においては補正量として0が出力される。図3の上から5段目のグラフは、本実施形態における補正量ΣCTRLを示す。時刻t1において、VDD1の電圧降下量の検出値に応じた補正量ΔVが出力される。時刻t2以降においては、VDD1の電圧が補正された結果、電圧降下量の検出値は概ね0であり、前回の時刻t1における補正量ΔVとの合計値ΣCTRL=ΔVが補正値として出力される。その結果、VDD1の電圧は上から3段目のグラフのように適切に補正される。本実施形態において、電源制御回路4は、以下の方法で電圧調整制御を実行することができる。電圧モニタ2が検出した第1電源配線VDD1の電圧の基準値からの降下幅の累積値が大きいほど、スイッチ5が閉じる時間を例えば比例的に長くする。または、その累積値が大きいほど、第1電源配線VDD1と第2電源配線VDD2とを接続する経路の抵抗値を小さくする。後者は例えば、VDD1とVDD2を接続するスイッチを複数設け、その複数のスイッチのうちのオンする個数を調節することによって実行できる。図4は、本発明の第2実施形態における電源制御部1aを示す。第1実施形態とほぼ同様で、制御信号生成回路3aの構成および電圧モニタ2aの出力が異なる。電圧モニタ2aは、VDD1の電圧降下量ΔVだけでなく、クロック信号CLKのエッジに対して電圧変動が生じるタイミングΔTも検出する。図5は、制御信号生成回路3aの構成を示す。ΔVの処理方法については第1実施形態と同じである。一方、ΔTについては、ΔVが予め設定された一定値ΔVrefより大きい時、すなわちVDD1の電圧に一定以上の変動が生じている場合には、電源制御回路4へ送る情報を更新する。電圧調整制御を安定的に実行するために、変動が一定値以下の場合は、それまでの情報を維持する。このような制御を具体的に実行するのが、比較器11、AND素子12、F/F14である。比較器11は、検出された電圧降下量ΔVが予め設定された閾値ΔVrefよりも小さいとき0を出力し、大きいとき1を出力する。AND素子12は、クロック信号CLKが1で比較器11の出力が1のときのみ1を出力する。AND素子12が1を出力したタイミングに同期して、F/F14は、クロック信号CLKに対するdrop開始タイミングのずれ量を示すΔTを更新する。本実施形態における電圧モニタ2aは、タイミングずれ算出機能を有する。この機能により、電圧の検出値の履歴に基づいて、クロック信号CLKの立ち上がりのタイミングと、第1電源配線VDD1の電圧が降下し始める降下開始タイミングとのずれであるΔTが算出され、制御信号生成回路3aに出力される。ΔTを検出するために、例えば電圧モニタ2aを、CPUなどの回路を駆動するためのクロック信号CLKよりも高速のクロック信号によって駆動する。例えばクロック信号CLKの1周期当たり10回、電圧モニタ2aによってVDD1の電圧を検出する。このようにして検出された電圧降下開始のタイミングを示すΔTが、図5のF/F14に入力される。電源制御回路4は、クロック信号CLKの立ち上がりのタイミングにずれ量ΔTを加えることにより、電圧が降下し始めるタイミングでスイッチ5を制御して、電圧降下を補正する。電圧変動を補正するタイミングが最適化されるため、変動が生じる時点から補正することができ、電圧変動を最小限に抑えることができる。図6は、その一例を示す。上から2段目のグラフC-VDDは、補正前の電圧降下の一例を示す。この例に示されているように、電圧降下は、VDD1によって駆動される対象回路のクロック信号に同期して周期的に発生することが多い。図6の例では、クロック信号の立ち上がりのタイミングt1、t2等に対してΔTだけ先行して、VDD1の電圧降下が始まっている。本実施形態により、電源制御回路4はクロック信号CLKの立ち上がりのタイミングよりもΔT早い時刻にスイッチ5を閉じてVDD1の電圧を補正する。その結果、図6の3段目のグラフのように、電圧降下の開始時点から電圧を補正することができる。電圧降下を検出した後で電源電圧を補正する方法では、一旦は電圧降下が生じてしまう。しかし本実施形態においては、そのような一時的な電圧降下を抑えることができる。図7は、第3実施形態における電源制御部1bを示す。第1実施形態とほぼ同様で、制御信号生成回路3bの構成が異なる。制御信号生成回路3bの構成を図8に示す。制御信号生成回路3bは、電流源20、キャパシタ22、A/Dコンバータ23およびスイッチ21を備える。キャパシタ22の第1端子は接地され、第2端子はスイッチ21を介して電源配線VDD1に接続される。キャパシタの第2端子は更に、A/Dコンバータ23の入力端子に接続される。制御信号生成回路3bは、動作開始時にスイッチ21を閉じてキャパシタ22の電位を初期化する。スイッチ21を開けてVDD1との接続を遮断した後、電流源20が一定の電流をキャパシタ22に供給する。電流源20が供給する電流は、電圧モニタ2が出力したVDD1の電圧の検出値と、参照用配線Vrefから供給される予め設定された基準電圧との差に比例するように制御される。その結果、キャパシタ22の電位は、第1実施形態においてF/F7に蓄積された電圧降下累積値に相当するアナログ値を示す。この電位は、A/Dコンバータ23でデジタル値に変換され、電源制御回路4bへ送られる。このデジタル値が所定の基準を満たすと閾値を上回ると、電圧調整制御が実行される。電源配線VDD1の電圧降下量が補正される原理及び効果は第1実施形態と同様である。しかしながら、第1実施形態におけるF/F7の値はクロックサイクルに同期して離散的にアップデートされるのに対して、図8のキャパシタ22の電位は、電流源20からの電荷の流入により、リアルタイムで連続的に変化する。そのため、電源制御回路4bの制御タイミング電源制御部1bの外部から与えられる信号CLK2で決定されるを電圧モニタ2とは別に任意に設定できる。図9は、第4実施形態における電源制御部1-1~1-Nを示す。個別の制御回路自体は第1実施形態あるいは第2実施形態とほぼ同じで、以下の点が異なる。電源回路は、VDD1とVDD2を介して、複数の電源制御部1-1~1-Nに駆動電圧を供給する。電源制御部1-1~1-Nの各々は、第1実施形態における電源制御部1と同様の構成を有する。図9の構成に替えて、電源制御部1-1~1-Nの各々は第2、第3実施形態の電源制御部1a、1bの構成のいずれかを備えていてもよい。電源制御部1-1~1-Nがチップ上に複数個設けられており、電圧モニタ2が存在する領域ごとに細かい電圧補正が可能になる。そのため、VDD2とVDD1を接続することによる電力増加を最小限に抑えることができる。図10は、第5実施形態における半導体集積回路装置のレイアウトパターンを示す。個別の回路構成自体は第1~第4実施形態などと同じである。制御信号生成回路3、電源制御回路4の配置については任意の箇所でよいため記載を省略している。電源パッド32、33は、半導体集積回路装置の周辺部分に設けられ、それぞれ第1電源配線VDD1と第2電源配線VDD2とに接続される。このチップ内において、電圧モニタ35図1の電圧モニタ2に相当は、F/Fなど同期クロックが入力される素子が多く含まれるブロック例えばCPU34の内部もしくは周辺に配置される。電圧モニタ35は、電源パッド32、33から離れた位置に配置することが望ましい。特に、CPU34などのIRdropの発生源となる回路を挟んで電源パッド32、33の反対側に設けられることが望ましい。具体的には例えば、電源パッド32、33から駆動電圧を供給されるモジュールCPU34を挟んで、通常時の電源電圧VDD1を供給する電源パッド32と反対側の辺に電圧モニタ35を配置することが望ましい。VDD1とVDD2を接続するスイッチ36図1のスイッチ5に相当は、電圧モニタ35の直近電源パッド32に対して、監視対象モジュールであるCPU34の反対側の端部に配置する。このように電圧モニタ35とスイッチ36を配置することで、IRdrop量が大きい箇所をモニタし、その大きなIRdrop量を効率よく補償することができる。図11は、第6実施形態における半導体集積回路装置のレイアウトパターンを示す。個別の回路構成自体は第1~第4実施形態などと同じである。制御信号生成回路3、電源制御回路4の配置については任意の箇所でよいため記載を省略している。チップの周辺領域にI/Oパッド31が設けられる。I/Oパッドの一部は、電源電圧VDD1、VDD2に接続される電源パッド32、33として用いられる。チップ内において電圧モニタ45図1の電圧モニタ2に相当は、F/Fなど同期クロックが入力される素子が多く含まれるブロック例えばCPU44の内部もしくは周辺、かつ電源パッド32、33から離れた位置に配置する。また、VDD1とVDD2を接続する複数のスイッチ46図1のスイッチ5に相当は上記ブロックの周辺に分散して配置する。電源制御回路4は、これら複数のスイッチ46の開閉を同時に制御する。このように電圧モニタ45とスイッチ46を配置することで、IRdrop量が大きい箇所をモニタするとともに、大きなIRdrop量が生じるブロックが大きな場合でもIRdrop量を効率よく補償することができる。図12は、第7実施形態における半導体集積回路装置のレイアウトパターンを示す。個別の回路構成自体は第1~第4実施形態などと同じである。本実施形態においては、チップ内において電源領域M1~M5が複数に分かれている。特に、複数の電源領域M1~M5に電源パッド52、53から供給される電源電圧が共通の場合には、第4実施形態が適用できる。その場合、複数の電源領域M1~M5に対応して、図9に示した電源制御部1-1~1-Nがそれぞれ設けられる。一般的に、複数の電源からそれぞれ電力を供給される複数のモジュールM1~Mnnは2以上の整数を備えた半導体集積回路装置において、各モジュールMiiは1以上n以下の整数が、第i番目の第1電圧源に接続される第1電源配線VDD1と、第i番目の第2電圧源に接続される第2電源配線VDD2と、第i番目の電源制御部1とを備える。制御信号生成回路3、電源制御回路4の配置については任意の箇所でよいため記載を省略している。チップ内において電源領域M1~M5が複数に分かれている場合、電圧モニタ55およびスイッチ56を各電源領域に配置する。各電源領域内で配置する位置については第5、第6実施形態と同じである。このように電圧モニタ55とスイッチ56を配置することで、電源領域が複数存在する場合でもIRdrop量を効率よく補償することができる。図14は、第8実施形態におけるレイアウトパターンを示す。個別の回路構成自体は第1実施形態~第4実施形態などと同じである。電源パッド62には電源電圧VDD1を供給する外部電源が接続される。電源パッド62は、チップ内において、図1の第1電源配線VDD1に相当する配線と、それ以外の参照用配線Vrefとに接続される。第1電源配線VDD1は、CPUなどの半導体集積回路を駆動すると共に、電圧モニタ65により電圧を監視される。参照用配線Vrefは、回路の駆動に使用されずに、電圧モニタ65にのみ接続される。このような構成において、第1電源配線VDD1の電圧はIRdropの影響を受け、参照用配線Vrefの電圧は影響を受けない。従って電圧モニタ65がVrefの電圧を基準としてVDD1の電圧を監視することにより、IRdrop量を精度良く検出することができる。図15は、第9実施形態におけるレイアウトパターンを示す。個別の回路構成自体は第1実施形態~第4実施形態などと同じである。本実施形態においては、チップ内に昇圧回路73が設けられる。電源パッド72から、電源配線VDD1の電圧が供給される。昇圧回路73は、その電圧を入力して、補正用の電源配線VDD2の電圧を生成する。言い換えれば、第1実施形態において第2電源配線VDD2に電圧を供給する第2の電圧源として、昇圧回路73が用いられる。VDD2はCPUなどの回路に対してIRdropを補償する分だけ電圧を供給できればよく、恒常的に電圧を供給する必要は無い。そのためVDD2の供給能力はVDD1に比べて非常に小さくて良い。したがって、昇圧回路73の規模もそれほど大きくなくて済む。このような構成によって、外部から補正用の電源電圧を電源配線VDD2に供給する必要が無くなる。図16は、第10実施形態における電源制御部81を示す。負荷回路86に供給する電力を制御する電源制御部81は、電圧モニタ82、制御信号生成回路83、電源制御回路84、スイッチ85を備え、電源配線VDD1の電圧よりも高い電圧が電源配線VDD2から供給される。電圧モニタ82の構成を図17に示す。電圧モニタ82は、2つのA/Dコンバータ87、88、および減算器89を備える。本実施形態においては、第8実施形態あるいは第9実施形態と同様のレイアウトパターンを採用することができる。電源制御部81には更に、第1電源配線VDD1、第2電源配線VDD2からの電圧の他に、参照用配線Vrefからの基準電圧が供給される。電圧モニタ82において、A/Dコンバータ87はVDD1の電圧をデジタル値に変換し、A/Dコンバータ88はVrefの電圧をデジタル値に変換する。減算器89は、VDD1の電圧のデジタル値とVrefの電圧のデジタル値との差分値を生成することにより、IRdropによる電圧降下量ΔVを出力する。VDD1の電圧降下量が補正される原理及び効果は第1実施形態と同様である。しかしながら、本実施形態においては、電源制御部81の少なくとも一部が、第2電源配線VDD2からの電圧供給により駆動される。特に、VDD1の電圧を監視する電圧モニタ82を、VDD1の電圧より高いVDD2の電圧で駆動することが望ましい。このような構成により、入力電圧と電源電圧にある程度の電位差を設けることが可能である。その結果、検出精度を高めることができる。なお、アナログ値である電圧値を検出する必要があるのは電圧モニタ82のみである。従って、例えば図18に示すように、負荷回路97を駆動する電源制御部91において、電圧モニタ92はVDD2で駆動し、制御信号生成回路93および電源制御回路94はVDD1で駆動してもよい。この場合、VDD1とVDD2のオンオフを制御するスイッチ95は電源配線VDD2の電圧で制御する必要があるため、電源制御回路94とスイッチ95の間にレベルシフタ96を挿入する。このような構成では、制御信号生成回路93および電源制御回路94を電源配線VDD2よりも電圧が低い電源配線VDD1で駆動することにより、消費電力を抑えることができる。以上、いくつかの実施形態を例示して本発明について説明してきたが、本発明はこれらの実施形態に限定されるものではなく、当業者ならば様々な変形を加えることができる。例えば、以上に説明した実施形態は、矛盾の無い範囲で互いに任意に組み合わせることが可能である。