絶縁層上に複数のセンサ電極を配列し、該複数のセンサ電極の上面及び側面をパシベーション膜で包み、更に各センサ電極の四辺を金属パターンからなる放電層で囲むようにした静電容量検知型指紋読取りセンサにおいて、上記パシベーション膜はシリコンオキシナイトライドをPECVD法により堆積させて膜厚に形成すると共に、パシベーション膜の上面に上記放電層を設け、更にセンサ電極の四辺を囲む放電層のうち対向状に並ぶ1又は2組の放電層に電界分布の集中部を形成するようにした静電気容量検知型指紋読取りセンサ。センサ電極の四辺を囲む放電層のうち対向状に並ぶ1又は2組の放電層に凹部を形成し、該凹部の対向面に突起を形成して電界分布の集中部を形成する請求項1記載の静電気容量検知型指紋読取りセンサ。センサ電極の四辺を囲む放電層のうち対向状に並ぶ1組の放電層に凹部を形成し、該凹部の対向面に突起を形成し、他1組の対向状に並ぶ放電層の表面に突起を形成して電界分布の集中部を形成する請求項1記載の静電気容量検知型指紋読取りセンサ。放電層が前記センサ電極の設置される領域外で接地に接続された請求項1記載の静電気容量検知型指紋読取りセンサ。前述のようなFPICの優れた特性は、その一方で、指紋をセンシングする間、指先がFPICの表面に直接触れることにより指先の表面に蓄積された静電気がセンサ電極1を通じて放電され検出回路2へと流れ、結果的にセンサデバイスそのものを静電破壊electrostaticdamage以下ESDというさせる可能性が生じる。この種の静電気の放出は約20kV程度に達することが知られているが、空気中放電による電子機器のESDテスト方法もIEC6100042に規格化されている。静電容量を検知するFPICにとって、このESD保護対策が商品化のためには不可欠であり、多くの方法が報告されている。その一方で、厚い誘電体層をICの表面に積層させることは、誘電体層の残留応力によりウェハ自体が歪んでしまうため、その後の写真製版処理工程等のウェハ製造工程に進む事は不可能になる。そのため誘電体層の厚みは、最大でも3~5μmほどとしている。なお、パシベーション膜層として、良く知られたポリイミド誘電率;約40を厚み3μmに積層して用いているが、静電気の発生源が装置の表面に近付けば近付くほど、ESD保護用のアース電極11によるESD保護能力より、パシベーション膜層の絶縁耐力の特性に依存するので、前述のようなパシベーション膜層では、静電容量を検知する装置のESD保護能力としては、IEC6100042の規格値を満たすことは困難と言わざるを得ない。一方、特許文献1には、絶縁層上に複数のセンサ電極を配列し、該複数のセンサ電極の上面及び側面をパシベーション膜で包み、更に各センサ電極の四辺を金属パターンからなる放電壁で囲むようにしたFPICが提案されている。このFPICは、図3に示されたように、装置表面にセンサ電極1を取囲むように格子状にアース電極11を設け、静電気を帯びた人間の指が装置表面に接触することにより装置表面に発生する電流は装置内部に流れずに柱状のアース電極11から配線13を介して接地側に流れるようにして、装置内部の容量検出回路2等への静電気の影響を抑制するものである。反面、このFPICではセンサ電極1と柱状のアース電極11との間に生じる寄生容量CPX12が生じることとなる。この寄生容量12は、測定すべき指の表面との間に生じる容量CSを測定すべきところに並列接続された容量としてCSに加算されてセンサ電極1に検知され、結果的に測定容量値のオフセットを引き上げると共に、見かけ上センサデバイスのダイナミックレンジを狭める結果となり、採取されるべき指紋画像の濃淡グレースケール情報を損なうことになる。特許文献2では、特許文献1におけるアース電極11の寄生容量を軽減するために、センサ電極1の周囲をゼロ電位に設置された格子状の金属パターンアース電極11に対応で取り囲むようにしたFPICを提案した。すなわち、図3のアース電極11が、ESD保護のための金属パターンとしてセンサ電極1より上の層厚さd0の領域にのみ配置される。しかし、そのセルを覆う誘電体からなるパシベーション膜層や格子状の金属パターンの厚さと材質に関しては言及して居らず、しかも上述のように通常、厚さd0の薄い誘電体層からは、二つの金属レイヤセンサ電極と金属パターンの高さの違いによる効果は期待できない。それ故に、センシング電極のESD保護の十分な効果を期待するための非常に厚い誘電体層を形成するには応力の小さい誘電体の材質を選ばなくてはならなくなる。勿論、ここで残留応力の小さい材質は、例えばICカードの上にセンサデバイスが剥き出しに装備されることを考慮して、引掻き、衝撃等の物理的な外力に対する強度を同時に勘案して選択されなければならない特許文献4。特許文献3では、正常なセンシングピクセルの中の数を犠牲用のデバイスとして静電気の放電を受けやすいデバイスで置換え、センサプレートと同じレベルの金属メッシュがグランドへの放電パスに配置された構造を提案している。この方法では必然的に犠牲的なESD画素の存在により採取される指紋画像の品質を低下させる。そこで、本願発明者らは非常に厚い誘電体層を形成し、且つアース電極とセンサ電極間の寄生容量を軽減させると共に、アース電極による静電気の放電が容易に行われるような静電容量検知型指紋読取りセンサを開発する目的で鋭意研究した結果、下記に述べるような本願発明を完成したものである。本願発明においては、絶縁層上に複数のセンサ電極を配列し、該複数のセンサ電極の上面及び側面をパシベーション膜で包み、更に各センサ電極の四辺を金属パターンからなる放電層で囲むようにした静電容量検知型指紋読取りセンサにおいて、上記パシペバージョン膜はシリコンオキシナイトライドをPECVD法により堆積させて膜厚に形成すると共に、パシベーション膜の上面に上記放電層を設け、更にセンサ電極の四辺を囲む放電層のうち対向状に並ぶ1又は2組の放電層に電界分布の集中部を形成するようにした静電気容量検知型指紋読取りセンサを提案するものである。即ち、本願発明者らの研究によれば、このシリコンオキシナイトライドは、屈折率165~175、誘電率64~68、硬度はH8相当の各特性を持ち、シリコンオキシナイトライドをPECVD法により堆積させることにより膜厚のパシベーション膜層を形成でき、しかもこのパシベーション膜層のESD保護能力は、空気中放電による電子デバイスのESD規格であるIEC6100042の15KVを優に超える性能を達成した。また、膜厚のパシベーション膜の上面に放電層を設けることにより、放電層とセンサ電極の距離dが大きくなり、放電層とセンサ電極間の寄生容量を軽減できる。なお、上下に配置される放電層とセンサ電極は、重ならないように配置されることにより、放電層とセンサ電極間の寄生容量を軽減できる。更に、放電層に電界分布の集中部を形成することにより、一つのセンサ電極1を囲む領域の中で最も高い電界をもたらし、放電を引き起こす可能性の最も高い場所を実現し、結果として放電層の電界分布の集中部に放電を誘導する。なお、放電層における電界分布の集中部は、センサ電極の四辺を囲む放電層のうち対向状に並ぶ1又は2組の放電層に凹部を形成し、該凹部の対向面に突起を形成することにより設けることができる。即ち、センサ電極を囲む放電層のうち対向状に並ぶ1又は2組の放電層に凹部を形成し、該凹部の対向面に突起を形成することにより、該凹部の突起周辺では、電場が歪み、電界分布の集中が生じ、結果として一つのセンサ電極1を囲む領域の中で最も高い電界をもたらし、放電を引き起こす可能性の最も高い場所を実現する。更に、放電層における電界分布の集中部は、センサ電極の四辺を囲む放電層のうち対向状に並ぶ1組の放電層に凹部を形成し、該凹部の対向面に突起を形成し、他1組の対向状に並ぶ放電層の表面に突起を形成することにより設けることができる。即ち、このような構成においても他の対向状に並ぶ放電層の表面に形成した突起の周辺にも、前記同様の電場が歪み、電界分布の集中が生じ、放電を引き起こす可能性の最も高い場所を実現する。このESD保護用の放電層の端は、指紋読取りセンサデバイスの外部を含め前記センサ電極が配置された領域外で接地に接続されるように配線され、その上に静電気が放出された場合にその電流を指紋センサデバイスの接地線に流れ込むように接続されている。以上本願発明によれば、装置内部の容量検出回路等への静電気の影響を抑制でき、したがって装置の信頼性が向上するとともに、装置表面に接触した指の指紋を、安定かつ高感度で検出できる。絶縁層上に複数のセンサ電極を配列し、該複数のセンサ電極の上面及び側面をパシベーション膜で包み、更に各センサ電極の四辺を金属パターンからなる放電層で囲むようにした静電容量検知型指紋読取りセンサにおいて、上記パシベーション膜はシリコンオキシナイトライドをPECVD法により堆積させて膜厚に形成すると共に、パシベーション膜の上面に上記放電層を設け、更にセンサ電極の四辺を囲む放電層のうち対向状に並ぶ1又は2組の放電層に電界分布の集中部を形成するようにした静電気容量検知型指紋読取りセンサ。以下、本発明による半導体指紋センサの実施方法について図を参照して説明する。図4aは、本発明による静電容量検知型指紋センサFPICの断面の一部を拡大したものである。この図に示されたように、パシベーション膜層以下、IMD層4と記すはシリコンオキシナイトライドをPECVD法により堆積させることにより膜厚に形成される。IMD層4の表面にESD保護用の格子状に放電層を構成する金属線20を配置する。平行な金属線20のピッチは、センサ電極1と同じで、隣接する二つのセンサ電極1の間に配置される。金属線20の幅は、線とセンサ電極1との間の寄生容量を最小にするためにセンサ電極1に重ならないように設計され、容量の感度を損なうオフセットを生じないように考慮される。22は指と直接触れるコーティング層、23が層間絶縁膜、24が容量検知回路を形成し、その下にシリコン基材が配置される。ESD保護用の金属線20は、図4bに示されるように左右に伸びた横方向の配線上に凹部を形成し、該凹部の対向面に突起を設けた形状21にする。すなわち、形状21は凹部の左右対向面から釘の先のような金属を向き合わせ、その端を更に細い金属線で結ぶ構造をなしている。更に、金属線20の幅は、センサ電極1との間の寄生容量を最小にするためにセンサ電極1に重ならないように配置され、しかも金属線20同士のピッチは、センサ電極1と同じにする。形状21により電場は、21の隙間の領域の向かい合った突起の先端で鋭い曲率を呈するようになり、その先端に集中して終わるような分布を生じる。結果として、鋭い釘の先端は、周辺の中で最も高い電場を生じる。電場の最も高い箇所は、その周辺に比べて静電気の放電を最も受けやすいことを意味する。言い換えれば、センサ電極1およびその周辺で放電が起こるとすれば、この形状21が選択的に放電位置になる。すべてのESD保護用の金属線20の端は、指紋センシング領域の縁の共通アース電極不図示に接続され、放電電流を迂回させるためのFPIC装置のグランドに接続される。図4bで示されたAAの断面が、図4aに当る。図5は、金属線20に電界分布集中部を形成する他の実施例を示すものであり、横方向に配列された金属線20には前記同様に形状21を形成し、縦方向配列された金属線20についてセンサ電極1に隣接する表面の中央には突起を設けた形状30にする。形状30にすることにより、形状21で述べたのと同様な原理により、形状30の隙間の領域の向かい合った突起の先端で鋭い曲率を呈するようになり、その先端に集中して終わるような分布を生じる。結果として、その周辺の中で最も高い電場を生じる。ESD保護対策として大きく貢献する。以上の発明により静電容量を検知する方式の指紋読取りセンサFPICの上でセンサ電極1を取り囲む形で放電に対する高い密度の電界分布保護ポイントが実現される。以上ESD保護用の金属線20に対する前述の形状21、30を設けることによる効果は、電場の分布を解折するシミュレーションを用いて解析された。シミュレーションは、ESD保護テストIEC61000―4-2に準拠した図6に示す構成で実施した。即ち、半径4mmR4の半球形からなるプローブ40の先端をセンサデバイス表面から5mm離した状態でプローブ40に15KVを印加し、図7に示されたセンサデバイスの4つの各観測層レイヤー面での電場の強度Vcmを算出、解析した。センサデバイスの各構成要素に用いられたパラメータ厚さ、誘電率、導電率等の詳述は省略する。形状21、30を持たない単純な格子状のESD保護用金属線配列を想定した場合の第2観測層での電場の強度分布を等高線で表したシミュレーション結果を図8に示す。同様に、形状21、形状30を配備したESD保護用金属線配列を想定した場合の第2観測層での電場の強度分布を等高線で表した結果を図9に示す。図8と図9の中で書き込まれた数値はそれぞれ、その周辺での電場強度分布の極大値を示している。両者の図を比較するとセンサ電極1が配置されている格子の中心での電場の強度は殆ど変わらないのに対し、ESD保護用金属線に設けられた形状21、形状30の近傍の値は著しく高くなっていることが判る。各観測層でESD保護に深く関係する位置での電場の強度を表1にまとめた。この表からパシベーション膜層4の表面に当たる第2観測層同様、センサ表面、センサ電極1の表面においても格子の中央センサ電極1の中央の位置では、形状21、形状30を設けられたことによる影響は殆ど見られないのに対し、格子の金属線上では、電界強度は約150の増加をもたらし、電場の稠密化が見られる。言い換えれば、形状21、形状30を持つたESD保護用金属線を用いたことによりESD保護効果は15倍増加することが判明した。