第1のスタート信号、第1のクロック信号、及び電源電圧が入力される第1のシフトレジスタを有し、前記第1のシフトレジスタがA個Aは2以上の自然数の信号を出力することにより、B個Bは2以上の自然数の選択信号を出力する選択信号出力回路と、第2のスタート信号、第2のクロック信号、及び電源電圧が入力される第2のシフトレジスタを有し、前記第2のシフトレジスタがC個Cは2以上の自然数の信号を出力することにより、D個Dは2以上の自然数のリセット信号を出力するリセット信号出力回路と、それぞれ、前記D個のリセット信号のいずれか一つ及び前記B個の選択信号のいずれか一つが入力され、入力された前記リセット信号に従ってリセット状態になり、その後光が入射することにより入射した前記光の照度に応じた値の電圧を生成し、入力された前記選択信号に従って生成した前記電圧をデータ信号として出力する複数の光検出回路と、を具備する入力回路の駆動方法であって、前記選択信号出力回路からW個目Wは1以上B-1以下の自然数の選択信号を出力した後、前記選択信号出力回路によるW1個目の選択信号の出力を停止することと、前記リセット信号出力回路からV個目Vは1以上D-1以下の自然数のリセット信号を出力した後、前記リセット信号出力回路によるV1個目のリセット信号の出力を停止することと、を含むことを特徴とする入力回路の駆動方法。請求項1において、前記第1のシフトレジスタからX個目Xは1以上A-1以下の自然数の信号を出力した後、前記第1のシフトレジスタへの前記第1のクロック信号の出力を停止し、前記第2シフトレジスタからY個目Yは1以上C-1以下の自然数の信号を出力した後、前記第2のシフトレジスタへの前記第2のクロック信号の出力を停止することを特徴とする入力回路の駆動方法。請求項1において、前記第1のシフトレジスタからX個目Xは1以上A-1以下の自然数の信号を出力した後、前記第1のシフトレジスタへの前記第1のクロック信号及び前記電源電圧の出力を停止し、前記第2のシフトレジスタからY個目Yは1以上C-1以下の自然数の信号を出力した後、前記第2のシフトレジスタへの前記第2のクロック信号及び前記電源電圧の出力を停止することを特徴とする入力回路の駆動方法。走査信号が入力され、前記走査信号に従って画像信号が入力されることにより、前記画像信号に応じた表示状態になる表示回路と、第1のスタート信号、第1のクロック信号、及び電源電圧が入力される第1のシフトレジスタを有し、前記第1のシフトレジスタがA個Aは2以上の自然数の信号を出力することにより、B個Bは2以上の自然数の選択信号を出力する選択信号出力回路と、第2のスタート信号、第2のクロック信号、及び電源電圧が入力される第2のシフトレジスタを有し、前記第2のシフトレジスタがC個Cは2以上の自然数の信号を出力することにより、D個Dは2以上の自然数のリセット信号を出力するリセット信号出力回路と、それぞれ、前記D個のリセット信号のいずれか一つ及び前記B個の選択信号のいずれか一つが入力され、入力された前記リセット信号に従ってリセット状態になり、その後光が入射することにより入射した前記光の照度に応じた値の電圧を生成し、入力された前記選択信号に従って生成した前記電圧をデータ信号として出力する複数の光検出回路と、を具備し、前記表示回路による表示動作及び前記光検出回路による読み取り動作を行う入出力装置の駆動方法であって、前記読み取り動作において、前記選択信号出力回路からW個目Wは1以上B-1以下の自然数の選択信号を出力した後、前記選択信号出力回路によるW1個目の選択信号の出力を停止することと、前記リセット信号出力回路からV個目Vは1以上D-1以下の自然数のリセット信号を出力した後、前記リセット信号出力回路によるV1個目のリセット信号の出力を停止することと、を含むことを特徴とする入出力装置の駆動方法。請求項4において、前記第1のシフトレジスタからX個目Xは1以上A-1以下の自然数の信号を出力した後、前記第1のシフトレジスタへの前記第1のクロック信号の出力を停止し、前記第2シフトレジスタからからY個目Yは1以上C-1以下の自然数の信号を出力した後、前記第2のシフトレジスタへの前記第2のクロック信号の出力を停止することを特徴とする入出力装置の駆動方法。請求項4において、前記第1のシフトレジスタからX個目Xは1以上A-1以下の自然数の信号を出力した後、前記第1のシフトレジスタへの前記第1のクロック信号及び前記電源電圧の出力を停止し、前記第2のシフトレジスタからY個目Yは1以上C-1以下の自然数の信号を出力した後、前記第2のシフトレジスタへの前記第2のクロック信号及び前記電源電圧の出力を停止することを特徴とする入出力装置の駆動方法。従来の入力回路又は入出力装置では、数msec~数十msecの間隔で光検出回路において光の照度のデータの読み取り動作が繰り返し行われるため、消費電力が高かった。また、従来の入力回路又は入出力装置では、光検出部の一部の光検出回路に入射する光の照度に変化がない場合であっても、全部の光検出回路において読み取り動作が行われるため、その分不要な電力が消費されていた。本発明の一態様では、消費電力を低減することを課題の一つとする。本発明の一態様は、複数の選択信号を出力する選択信号出力回路と、複数のリセット信号を出力するリセット信号出力回路と、それぞれ、複数のリセット信号のいずれか一つ及び複数の選択信号のいずれか一つが入力され、入力されたリセット信号に従ってリセット状態になり、その後光が入射することにより入射した光の照度に応じた値の電圧を生成し、入力された選択信号に従って生成した電圧をデータ信号として出力する複数の光検出回路と、を具備し、選択信号出力回路から一部の選択信号を出力した後、選択信号出力回路による残りの選択信号の出力を停止することと、リセット信号出力回路から一部のリセット信号を出力した後、リセット信号出力回路による残りのリセット信号の出力を停止することと、を含むものである。本発明の一態様は、第1のスタート信号、第1のクロック信号、及び電源電圧が入力される第1のシフトレジスタを有し、第1のシフトレジスタが、A個Aは2以上の自然数の信号を出力することにより、B個Bは2以上の自然数の選択信号を出力する選択信号出力回路と、第2のスタート信号、第2のクロック信号、及び電源電圧が入力される第2のシフトレジスタを有し、第2のシフトレジスタが、C個Cは2以上の自然数の信号を出力することにより、D個Dは2以上の自然数のリセット信号を出力するリセット信号出力回路と、それぞれ、D個のリセット信号のいずれか一つ及びB個の選択信号のいずれか一つが入力され、入力されたリセット信号に従ってリセット状態になり、その後光が入射することにより入射した光の照度に応じた値の電圧を生成し、入力された選択信号に従って生成した電圧をデータ信号として出力する複数の光検出回路と、を具備する入力回路の駆動方法であって、選択信号出力回路からW個目Wは1以上B-1以下の自然数の選択信号を出力した後、選択信号出力回路によるW1個目の選択信号の出力を停止することと、リセット信号出力回路からV個目Vは1以上D-1以下の自然数のリセット信号を出力した後、リセット信号出力回路によるV1個目のリセット信号の出力を停止することと、を含む入力回路の駆動方法である。本発明の一態様は、走査信号が入力され、走査信号に従って画像信号が入力されることにより、画像信号に応じた表示状態になる表示回路と、第1のスタート信号、第1のクロック信号、及び電源電圧が入力される第1のシフトレジスタを有し、第1のシフトレジスタが、A個Aは2以上の自然数の信号を出力することにより、B個Bは2以上の自然数の選択信号を出力する選択信号出力回路と、第2のスタート信号、第2のクロック信号、及び電源電圧が入力される第2のシフトレジスタを有し、第2のシフトレジスタが、C個Cは2以上の自然数の信号を出力することにより、D個Dは2以上の自然数のリセット信号を出力するリセット信号出力回路と、それぞれ、D個のリセット信号のいずれか一つ及びB個の選択信号のいずれか一つが入力され、入力されたリセット信号に従ってリセット状態になり、その後光が入射することにより入射した光の照度に応じた値の電圧を生成し、入力された選択信号に従って生成した電圧をデータ信号として出力する複数の光検出回路と、を具備し、表示回路による表示動作及び光検出回路による読み取り動作を行う入出力装置の駆動方法であって、読み取り動作において、選択信号出力回路からW個目Wは1以上B-1以下の自然数の選択信号を出力した後、選択信号出力回路によるW1個目の選択信号の出力を停止することと、リセット信号出力回路からV個目Vは1以上D-1以下の自然数のリセット信号を出力した後、リセット信号出力回路によるV1個目のリセット信号の出力を停止することと、を含む入出力装置の駆動方法である。なお、本明細書において、第1、第2などの序数を用いた用語は、構成要素の混同を避けるために付したものであり、数的に限定するものではない。本発明の一態様により、一部の光検出回路への信号の出力動作を選択的に停止することができるため、消費電力を低減することができる。本発明の実施の形態の一例について、図面を用いて以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではないとする。また、各実施の形態に示す内容は、互いに適宜組み合わせ、又は置き換えを行うことができる。実施の形態1本実施の形態では、光が入射することにより情報の入力が可能な入力回路について説明する。本実施の形態における入力回路の一例について、図1を用いて説明する。図1は、本実施の形態における入力回路の一例を説明するための図である。まず、本実施の形態の入力回路の構成の一例について、図1Aを用いて説明する。図1Aは、本実施の形態における入力回路の構成の一例を示すブロック図である。図1Aに示す入力回路は、選択信号出力回路SELOUTともいう101と、リセット信号出力回路RSTOUTともいう102と、複数の光検出回路PSともいう103pと、読み出し回路READともいう104と、を具備する。選択信号出力回路101は、シフトレジスタを有し、該シフトレジスタには、スタート信号、クロック信号、及び電源電圧が入力され、該シフトレジスタがA個Aは2以上の自然数の信号を出力することにより、B個Bは2以上の自然数の選択信号SELを出力する。選択信号SELは、光検出回路103pから信号を出力するか否かを制御する信号である。例えば、該シフトレジスタから出力されるA個の信号を選択信号SELとして出力してもよい。また、該シフトレジスタから出力されるA個の信号を論理回路に出力し、論理回路の出力信号を選択信号SELとして出力してもよい。なお、一般的に電圧とは、ある二点間における電位の差電位差ともいうのことをいう。しかし、電圧及び電位の値は、回路図などにおいていずれもボルトVで表されることがあるため、区別が困難である。そこで、本明細書では、特に指定する場合を除き、ある一点の電位と基準となる電位基準電位ともいうとの電位差を、該一点の電圧として用いる場合がある。リセット信号出力回路102は、シフトレジスタを有し、該シフトレジスタにスタート信号、クロック信号、及び電源電圧が入力され、該シフトレジスタがC個Cは2以上の自然数の信号を出力することにより、D個Dは2以上の自然数のリセット信号RSTを出力する。リセット信号出力回路102を設けることにより、光検出回路103pをリセット状態にすることができる。リセット信号RSTは、光検出回路103pをリセットするか否かを制御する信号である。例えば、該シフトレジスタから出力されるC個の信号をリセット信号RSTとして出力してもよい。また、該シフトレジスタから出力されるC個の信号を論理回路に出力し、論理回路の出力信号をリセット信号RSTとして出力してもよい。なお、選択信号出力回路101のシフトレジスタから出力される信号の数は、リセット信号出力回路102のシフトレジスタから出力される信号の数と同じ又は異なる値にすることができる。また、選択信号出力回路101から出力される選択信号SELの数は、リセット信号出力回路102から出力されるリセット信号RSTの数と同じ又は異なる値にすることができる。光検出回路103pは、光が入射することにより、入射した光の照度に応じた電圧を生成する機能を有する。なお、入射した光の照度に応じた電圧を光データ電圧ともいう。複数の光検出回路103pは、光検出部103に設けられる。光検出部103は、光を検出することにより外部から情報が入力される領域である。光検出回路103pは、D個のリセット信号RSTのいずれか一つが入力され、入力されたリセット信号RSTに従ってリセット状態になる機能を有する。なお、光検出回路103pがリセット状態のとき、光データ電圧は、基準値となる。また、光検出回路103pは、B個の選択信号SELのいずれか一つが入力され、入力された選択信号SELに従って光データ電圧をデータ信号として出力する機能を有する。例えば、増幅用トランジスタ及び光電変換素子PCEともいうを用いて光検出回路103pを構成することができる。光電変換素子は、光が入射することにより、入射した光の照度に応じて電流光電流ともいうを生成する機能を有する。増幅用トランジスタは、2つの端子と、該2つの端子間の導通状態を制御するための制御端子と、を有する。増幅用トランジスタは、入射した光の照度に応じた光電流に従って上記制御端子の電圧が変化することにより、光検出回路103pの出力信号の電圧を設定する機能を有する。よって、光検出回路103pから出力される光データ電圧は、光検出回路103pに入射した光の照度に応じた値となる。さらに、出力選択用トランジスタを光検出回路103pに設け、選択信号SELに応じてトランジスタがオン状態になることにより、光検出回路103pから光データ電圧をデータ信号として出力する構成にすることもできる。読み出し回路104は、複数の光検出回路103pを順次選択し、選択した光検出回路103pから出力された光データ電圧をデータ信号として読み出す機能を有する。読み出し回路104は、例えば選択回路を用いて構成される。読み出し回路104に用いられる選択回路は、読み出し選択信号が入力され、入力された読み出し選択信号に従って、光データ電圧を読み出す光検出回路103pを選択する。なお、該選択回路により、一度に複数の光データ電圧を読み出す光検出回路103pを選択することもできる。選択回路は、例えば複数のトランジスタを用いて構成され、該複数のトランジスタがオン状態又はオフ状態になることにより、光データ電圧を読み出す光検出回路103pを選択することができる。なお、例えば制御回路を用いることにより、選択信号出力回路101、リセット信号出力回路102、及び読み出し回路104の動作を制御することができる。上記制御回路は、パルス信号である制御信号を出力する機能を有する。上記制御信号を選択信号出力回路101、リセット信号出力回路102、及び読み出し回路104に出力することにより、該制御信号のパルスに従って、選択信号出力回路101、リセット信号出力回路102、及び読み出し回路104の動作を制御することができる。例えば制御信号のパルスに従って、選択信号出力回路101及びリセット信号出力回路102のシフトレジスタへのスタート信号、クロック信号、又は電源電圧の出力の開始又は停止を行うことができる。なお、例えばCPUを用いて制御回路を制御してもよい。例えば、CPUを用いて制御回路により生成される制御信号のパルス間隔を設定してもよい。また、制御回路に加え、操作信号に応じて選択信号出力回路101、リセット信号出力回路102、及び読み出し回路104の動作を制御することもできる。操作信号とは、使用者が入力回路への入力操作を行ったか否かを表す信号である。入力操作としては、例えば使用者による光検出部103への接触操作などが挙げられる。例えば、操作信号がインターフェースを介して制御回路に入力されると、制御回路は、入力された操作信号に応じてパルス間隔が設定された制御信号を生成し、生成した制御信号を選択信号出力回路101又はリセット信号出力回路102に出力する。次に、本実施の形態の入力回路の駆動方法の一例として図1Aに示す入力回路の駆動方法の一例について説明する。図1Aに示す入力回路の駆動方法の一例は、全ての光検出回路において、光データ電圧をデータ信号として出力する期間全読み取り期間ともいうと、一部の光検出回路における光データ電圧の出力を停止させ、それ以外の部分における光検出回路において光データ電圧をデータ信号として出力する期間部分読み取り期間ともいうとを有するものである。なお、全ての光検出回路において、光データ電圧をデータ信号として出力する動作を全読み取り動作ともいい、一部の光検出回路における光データ電圧の出力を停止させ、それ以外の部分の光検出回路における光データ電圧をデータ信号として出力する動作を部分読み取り動作ともいう。まず、全読み取り期間における入力回路の動作例について説明する。全読み取り期間では、リセット信号RSTのパルスの出力を1個目のリセット信号RST_1から順に開始し、その後選択信号SELのパルスの出力を1個目の選択信号SEL_1から順に開始し、リセット信号RSTのパルスを1個目のリセット信号RST_1からD個目のリセット信号RST_Dまで順に出力し、選択信号SELのパルスを1個目の選択信号SEL_1からB個目の選択信号SEL_Bまで順に出力する。光検出回路103pは、入力されたリセット信号RSTに従ってリセット状態になり、その後、光データ電圧を生成し、選択信号SELのパルスが入力されることにより、生成した光データ電圧をデータ信号として出力する。さらに、読み出し回路104は、光検出回路103pから出力された光データ電圧を順次読み出す。全ての光データ電圧を読み出すことにより、読み取り動作は終了する。読み出した光データ電圧は、所定の処理を実行するためのデータ信号として用いられる。以上が全読み取り期間の動作である。部分読み取り期間における入力回路の動作例について、図1Bを用いて説明する。図1Bは、図1Aに示す入力回路の駆動方法の一例を説明するための図である。まず、リセット信号出力回路102は、V個目VはD-1以下の自然数のリセット信号RST_Vを出力する。なお、信号を出力するとは、該信号においてパルスの出力を開始することを示す場合もある。例えば、図1Bに示すように、期間151において、1個目のリセット信号RST_1のパルスPともいうを出力し、期間152において、2個目のリセット信号RST_2のパルスを出力し、期間153において、Z個目Zは3以上の自然数のリセット信号RST_Zのパルスを出力する。V個のリセット信号RSTのそれぞれは、複数の光検出回路103pの少なくとも一つに入力される。さらに、リセット信号RSTのパルスが入力されると、光検出回路103pは、リセット状態になり、その後光検出回路103pは、光データ電圧を生成する。また、選択信号出力回路101は、W個目WはB-1以下の自然数の選択信号SEL_Wを出力する。例えば、図1Bに示すように、期間153において、1個目の選択信号SEL_1のパルスを出力し、期間154において、2個目の選択信号SEL_2のパルスを出力し、期間155において、Z個目の選択信号SEL_Zのパルスを出力する。なお、リセット信号RSTのパルスが光検出回路103pに出力された後に、選択信号SELのパルスを光検出回路103pに出力することが好ましい。W個の選択信号SELのそれぞれは、リセット状態になった複数の光検出回路103pの少なくとも一つに入力される。さらに、選択信号SELのパルスが入力されると、光検出回路103pは、生成した光データ電圧をデータ信号として出力する。さらに、リセット信号出力回路102は、V1個目のリセット信号RST_V1の出力を停止する。例えば、シフトレジスタがY個目YはC-1以下の自然数の信号を出力した後、シフトレジスタへのクロック信号、電源電圧、又はクロック信号及び電源電圧の出力を停止することにより、V1個目のリセット信号RST_V1の出力が停止する。例えば、図1Bに示すように、期間154において、Z1個目のリセット信号_Z1の出力を停止することにより、Z1個目のリセット信号RST_Z1のパルスが出力されず、期間155において、D個目のリセット信号RST_Dのパルスが出力されない。なお、信号の出力の停止とは、例えば信号のパルスの出力を停止すること、又は信号を出力する配線に信号として機能しない電圧が入力されることを意味する。また、ノイズなどにより生じるパルスは、停止させるパルスに含まなくてもよい。さらに、選択信号出力回路101は、W1個目の選択信号SEL_W1においてパルスの出力を停止する。例えば、X個目XはA-1以下の自然数のシフトレジスタの信号を出力した後、シフトレジスタへのクロック信号、電源電圧、又はクロック信号及び電源電圧の出力を停止することにより、W1個目の選択信号SEL_W1においてパルスの出力が停止する。例えば、図1Bに示すように、期間156において、Z1個目の選択信号SEL_Z1の出力を停止することにより、W1個目の選択信号SEL_W1のパルスが出力されず、期間157において、B個目の選択信号SEL_Bのパルスが出力されない。選択信号SELが入力されない光検出回路103pは、光データ電圧を出力しない。さらに、読み出し回路104は、複数の光検出回路103pの一部から出力された光データ電圧を順次読み出す。出力された全ての光データ電圧を読み出すことにより、読み取り動作は終了する。読み出した光データ電圧は、所定の処理を実行するためのデータ信号として用いられる。以上が部分読み取り期間の動作である。なお、全読み取り期間及び部分読み取り期間は、任意に設定することができる。例えば、使用者により全読み取りを行うタイミング又は部分読み取りを行うタイミングを設定することや全読み取り期間と部分読み取り期間の動作を自由に切り替えることもできる。図1A及び図1Bを用いて説明したように、本実施の形態の入力回路は、選択信号出力回路において、W個目の選択信号を出力した後、W1個目の選択信号の出力を停止するものである。これにより、一部の光検出回路の動作を選択的に停止させることができるため、消費電力を低減することができる。また、本実施の形態の入力回路は、使用者により全読み取り動作と部分読み取り動作を適宜切り替えることができるため、実動作を阻害することなく、消費電力を低減することができる。例えば、使用者が一部の光検出部のみを用いて情報の入力を行う場合には部分読み取り動作を行い、使用者が全ての光検出部を用いて情報の入力を行う場合には全読み取り動作を行うことにより、消費電力を低減することができる。また、本実施の形態の入力回路は、選択信号に加え、リセット信号の出力の停止が可能な構成であり、リセット信号出力回路において、V個目のリセット信号を出力した後、V1個目のリセット信号の出力を停止するものである。これにより、一部の光検出回路の動作を選択的に停止させることができるため、消費電力を低減することができる。これにより選択信号の出力のみを停止する場合より消費電力を低減することができる。実施の形態2本実施の形態では、上記実施の形態の入力回路における選択信号出力回路及びリセット信号出力回路のシフトレジスタについてさらに説明する。上記実施の形態の入力回路における選択信号出力回路及びリセット信号出力回路のシフトレジスタについて、図2を用いてさらに説明する。図2は、本実施の形態におけるシフトレジスタを説明するための図である。まず、上記実施の形態の入力回路における選択信号出力回路及びリセット信号出力回路のシフトレジスタの構成例について、図2Aを用いて説明する。図2Aは、シフトレジスタの構成例を示す図である。図2Aに示すシフトレジスタは、P個Pは3以上の自然数の順序回路FFともいうを用いて構成されるP段の順序回路を有する。図2Aに示すシフトレジスタには、スタート信号としてスタート信号SPが入力され、クロック信号として、クロック信号CLK1、クロック信号CLK2、クロック信号CLK3、及びクロック信号CLK4が入力される。複数のクロック信号を用いることにより、シフトレジスタにおける信号の出力動作の速度を向上させることができる。さらに、各順序回路について以下に説明する。順序回路10_1乃至順序回路10_Pのそれぞれは、セット信号ST、リセット信号RE、クロック信号CK1、クロック信号CK2、及びクロック信号CK3が入力され、信号OUT1及び信号OUT2を出力する機能を有する。クロック信号CK1、クロック信号CK2、及びクロック信号CK3は、順に1/4周期ずつ波形が遅れている。なお、クロック信号CK1、クロック信号CK2、及びクロック信号CK3としては、例えばクロック信号CLK1乃至クロック信号CLK4のうちのいずれか3つのクロック信号を用いることできる。なお、互いに隣り合う段の順序回路には同じ組み合わせのクロック信号が入力されないものとする。さらに、図2Aに示す順序回路の回路構成について、図2Bを用いて説明する。図2Bは、図2Aに示す順序回路の回路構成を示す回路図である。図2Bに示す順序回路は、トランジスタ31と、トランジスタ32と、トランジスタ33と、トランジスタ34と、トランジスタ35と、トランジスタ36と、トランジスタ37と、トランジスタ38と、トランジスタ39と、トランジスタ40と、トランジスタ41と、を有する。なお、図2Bに示すシフトレジスタにおいて、トランジスタは、電界効果トランジスタであり、特に指定する場合を除き、ソース、ドレイン、及びゲートを少なくとも有する。ソースとは、ソース領域、ソース電極の一部若しくは全部、又はソース配線の一部若しくは全部のことをいう。また、ソース電極とソース配線とを区別せずにソース電極及びソース配線の両方の機能を有する導電層をソースという場合がある。ドレインとは、ドレイン領域、ドレイン電極の一部若しくは全部、又はドレイン配線の一部若しくは全部のことをいう。また、ドレイン電極とドレイン配線とを区別せずにドレイン電極及びドレイン配線の両方の機能を有する導電層をドレインという場合がある。ゲートとは、ゲート電極の一部若しくは全部、又はゲート配線の一部若しくは全部のことをいう。また、ゲート電極とゲート配線とを区別せずにゲート電極及びゲート配線の両方の機能を有する導電層をゲートという場合がある。また、トランジスタの構造や動作条件などによって、トランジスタのソースとドレインは、互いに入れ替わる場合がある。トランジスタ31のソース及びドレインの一方には、電圧Vaが入力され、トランジスタ31のゲートには、セット信号STが入力される。トランジスタ32のソース及びドレインの一方は、トランジスタ31のソース及びドレインの他方に電気的に接続され、トランジスタ32のソース及びドレインの他方には、電圧Vbが入力される。トランジスタ33のソース及びドレインの一方は、トランジスタ31のソース及びドレインの他方に電気的に接続され、トランジスタ33のゲートには、電圧Vaが入力される。トランジスタ34のソース及びドレインの一方には、電圧Vaが入力され、トランジスタ34のゲートには、クロック信号CK3が入力される。トランジスタ35のソース及びドレインの一方は、トランジスタ34のソース及びドレインの他方に電気的に接続され、トランジスタ35のソース及びドレインの他方は、トランジスタ32のゲートに電気的に接続され、トランジスタ35のゲートには、クロック信号CK2が入力される。トランジスタ36のソース及びドレインの一方には、電圧Vaが入力され、トランジスタ36のゲートには、リセット信号REが入力される。トランジスタ37のソース及びドレインの一方は、トランジスタ32のゲート並びにトランジスタ36のソース及びドレインの他方に電気的に接続され、トランジスタ37のソース及びドレインの他方には、電圧Vbが入力され、トランジスタ37のゲートには、セット信号STが入力される。トランジスタ38のソース及びドレインの一方には、クロック信号CK1が入力され、トランジスタ38のゲートは、トランジスタ33のソース及びドレインの他方に電気的に接続される。トランジスタ39のソース及びドレインの一方は、トランジスタ38のソース及びドレインの他方に電気的に接続され、トランジスタ39のソース及びドレインの他方には、電圧Vbが入力され、トランジスタ39のゲートは、トランジスタ32のゲートに電気的に接続される。トランジスタ40のソース及びドレインの一方には、クロック信号CK1が入力され、トランジスタ40のゲートは、トランジスタ33のソース及びドレインの他方に電気的に接続される。トランジスタ41のソース及びドレインの一方は、トランジスタ40のソース及びドレインの他方に電気的に接続され、トランジスタ41のソース及びドレインの他方には、電圧Vbが入力され、トランジスタ41のゲートは、トランジスタ32のゲートに電気的に接続される。なお、電圧Va及び電圧Vbの一方は、高電源電圧Vddであり、電圧Va及び電圧Vbの他方は、低電源電圧Vssである。高電源電圧Vddは、相対的に低電源電圧Vssより高い値の電圧であり、低電源電圧Vssは、相対的に高電源電圧Vddより低い値の電圧である。電圧Va及び電圧Vbの値は、例えばトランジスタの極性などにより互いに入れ替わる場合がある。また、電圧Va及び電圧Vbの差が電源電圧となる。また、図2Bにおいて、トランジスタ33のソース及びドレインの他方と、トランジスタ38のゲートと、トランジスタ40のゲートとの電気的接続箇所をノードNAとする。また、トランジスタ32のゲートと、トランジスタ35のソース及びドレインの他方と、トランジスタ36のソース及びドレインの他方と、トランジスタ37のソース及びドレインの一方と、トランジスタ39のゲートと、トランジスタ41のゲートとの電気的接続箇所をノードNBとする。また、トランジスタ38のソース及びドレインの他方とトランジスタ39のソース及びドレインの一方との電気的接続箇所をノードNCとする。また、トランジスタ40のソース及びドレインの他方とトランジスタ41のソース及びドレインの一方との電気的接続箇所をノードNDとする。図2Bに示す順序回路は、ノードNCの電圧を信号OUT1として出力し、ノードNDの電圧を信号OUT2として出力する。また、1段目の順序回路10_1におけるトランジスタ31のゲート及びトランジスタ37のゲートには、セット信号STとして、スタート信号SPが入力される。また、Q2段目QはP-2以下の自然数の順序回路10_Q2におけるトランジスタ31のゲート及びトランジスタ37のゲートは、Q1段目の順序回路10_Q1におけるトランジスタ38のソース及びドレインの他方に電気的に接続される。このとき順序回路10_Q1における信号OUT1が順序回路10_Q2におけるセット信号STとなる。また、U段目Uは3以上P以下の自然数の順序回路10_Uにおけるトランジスタ38のソース及びドレインの他方は、U-2段目の順序回路10_U-2におけるトランジスタ36のゲートに電気的に接続される。このとき順序回路10_Uにおける信号OUT1が順序回路10_U-2のリセット信号REとなる。また、P-1段目の順序回路10_P-1におけるトランジスタ36のゲートには、リセット信号として信号RP1が入力される。なお、P-1段目の順序回路10_P-1から出力される信号OUT2は、他の回路を動作させるために用いなくてもよい。また、P段目の順序回路10_Pにおけるトランジスタ36のゲートには、リセット信号として信号RP2が入力される。なお、P段目の順序回路10_Pから出力される信号OUT2は、他の回路を動作させるために用いなくてもよい。また、トランジスタ31乃至トランジスタ41のそれぞれを同一の導電型にすることができる。また、本実施の形態のシフトレジスタは、1段目の順序回路10_1乃至P-2段目の順序回路10_P-2において、高電源電圧Vddが入力される端子に電気的に接続された保護回路を設けることもできる。保護回路を設けることにより、該端子の電圧の値がノイズなどにより素子が破壊されるほど大きい場合であっても、シフトレジスタ内の素子の破壊を抑制することができる。また、本実施の形態のシフトレジスタは、1段目の順序回路10_1乃至P-2段目の順序回路10_P-2において、トランジスタ38のソース及びドレインの他方に電気的に接続された保護回路を設けることもできる。保護回路を設けることにより、信号OUT1の電圧の値がノイズなどにより素子が破壊されるほど大きい場合であっても、信号OUT1が入力される回路の素子の破壊を抑制することができる。さらに、図2Bに示す順序回路の動作の一例について、図3Aを用いて説明する。図3Aは、図2Bに示す順序回路の動作の一例を説明するためのタイミングチャートである。なお、一例として図2Bに示す順序回路におけるトランジスタ31乃至トランジスタ41のそれぞれを、全てN型の導電型とし、電圧Vaとして高電源電圧Vddが入力され、電圧Vbとして低電源電圧Vssが入力されるものとする。まず、時刻T61において、クロック信号CK1がローレベルになり、クロック信号CK2がローレベルになり、クロック信号CK3がハイレベルになり、セット信号STがハイレベルになり、リセット信号REがローレベルになる。このとき、順序回路はセット状態になる。さらに、トランジスタ31がオン状態になり、トランジスタ33がオン状態であるため、ノードNAの電圧VNAともいうが変化し始め、ノードNAの電圧がトランジスタ38の閾値電圧より大きくなるとトランジスタ38がオン状態になり、ノードNAの電圧がトランジスタ40の閾値電圧より大きくなるとトランジスタ40がオン状態になる。さらに、ノードNAの電圧は、電圧Vaと同等の値まで変化し、ノードNAの電圧が電圧Vaと同等の値になるとトランジスタ33がオフ状態になる。また、トランジスタ34がオン状態になり、トランジスタ35がオフ状態になり、トランジスタ36がオフ状態になり、トランジスタ37がオン状態になるため、ノードNBの電圧VNBともいうが電圧Vbと同等の値まで変化する。ノードNBの電圧が変化すると、トランジスタ32、トランジスタ39、及びトランジスタ41がオフ状態になる。さらにこのとき、信号OUT1及び信号OUT2は、ローレベルになる。次に、時刻T62において、クロック信号CK1がハイレベルになり、クロック信号CK2がローレベルのままであり、クロック信号CK3がローレベルになり、セット信号STがハイレベルのままであり、リセット信号REがローレベルのままである。このとき、トランジスタ31がオフ状態になり、トランジスタ33がオフ状態のままであるため、ノードNAは浮遊状態になる。このとき、トランジスタ38及びトランジスタ40がオン状態のままであるため、トランジスタ38及びトランジスタ40のソース及びドレインの他方の電圧が上昇する。すると、トランジスタ38及びトランジスタ40のゲートとソース及びドレインの他方との間に生じる寄生容量による容量結合により、ノードNAの電圧が上昇する。いわゆるブートストラップである。ノードNAの電圧は、電圧Vaとトランジスタ38の閾値電圧Vth38ともいう又はトランジスタ40Vth40ともいうの閾値電圧の和よりもさらに大きい値、すなわち、VaVth38Vx又はVaVth40Vxまで上昇する。このときトランジスタ38及びトランジスタ40はオン状態のままである。また、トランジスタ34がオフ状態になり、トランジスタ35がオフ状態のままであり、トランジスタ36がオフ状態のままであり、トランジスタ37がオン状態のままであるため、トランジスタ32、トランジスタ39、及びトランジスタ41がオフ状態のままである。さらに、このとき信号OUT1及び信号OUT2はハイレベルになる。次に、時刻T63において、クロック信号CK1がハイレベルのままであり、クロック信号CK2がハイレベルになり、クロック信号CK3がローレベルのままであり、セット信号STがローレベルになり、リセット信号REがローレベルのままである。このとき、トランジスタ31がオフ状態になり、ノードNAの電圧は、電圧Vaとトランジスタ38の閾値電圧又はトランジスタ40の閾値電圧の和よりもさらに大きい値に維持される。さらに、トランジスタ33がオフ状態のままであるため、トランジスタ38及びトランジスタ40はオン状態のままである。また、トランジスタ34がオフ状態のままであり、トランジスタ35がオフ状態のままであり、トランジスタ36がオフ状態のままであり、トランジスタ37がオフ状態になるため、ノードNBの電圧は、電圧Vbと同等の値に維持される。よって、トランジスタ32、トランジスタ39、及びトランジスタ41がオフ状態のままである。さらに、このとき信号OUT1及び信号OUT2はハイレベルのままである。次に、時刻T64において、クロック信号CK1がローレベルになり、クロック信号CK2がハイレベルのままであり、クロック信号CK3がハイレベルになり、セット信号STがローレベルのままであり、リセット信号REがハイレベルになる。このとき、順序回路はリセット状態になる。さらに、トランジスタ34がオン状態になり、トランジスタ35がオン状態になり、トランジスタ36がオン状態になり、トランジスタ37がオフ状態のままであるため、ノードNBの電圧が変化し始め、ノードNBの電圧がトランジスタ32の閾値電圧より大きくなると、トランジスタ32がオン状態になり、ノードNBの電圧がトランジスタ39の閾値電圧より大きくなるとトランジスタ39がオン状態になり、ノードNBの電圧がトランジスタ41の閾値電圧より大きくなるとトランジスタ41がオン状態になる。このとき、ノードNBの電圧は、電圧Vbと同等の値まで変化する。さらに、トランジスタ33のソース及びドレインの一方の電圧が電圧Vbと同等の値まで変化するためトランジスタ33がオン状態になり、ノードNAの電圧が変化し始め、ノードNAの電圧がトランジスタ38の閾値電圧より小さくなるとトランジスタ38がオフ状態になり、ノードNAの電圧がトランジスタ40の閾値電圧より小さくなると、トランジスタ40がオフ状態になる。ノードNAの電圧は、電圧Vbと同等の値まで変化する。さらに、このとき、信号OUT1及び信号OUT2はローレベルになる。次に、時刻T65において、クロック信号CK1がローレベルのままであり、クロック信号CK2がローレベルになり、クロック信号CK3がハイレベルのままであり、セット信号STがローレベルのままであり、リセット信号REがハイレベルのままである。このとき、トランジスタ34がオン状態のままであり、トランジスタ35がオフ状態になり、トランジスタ36がオン状態のままであり、トランジスタ37がオフ状態のままであるため、ノードNBの電圧は電圧Vaと同等の値に維持され、トランジスタ32、トランジスタ39、及びトランジスタ41がオン状態のままである。さらに、このとき、トランジスタ31がオフ状態のままであり、トランジスタ33がオン状態のままであり、ノードNAの電圧は電圧Vbと同等の値に維持されるため、トランジスタ38及びトランジスタ40がオフ状態のままである。さらに、このとき、信号OUT1及び信号OUT2はローレベルのままである。以上のように、順序回路は、信号OUT1及び信号OUT2を出力することができる。以上が図2Bに示す順序回路の動作の一例である。さらに、図2Aに示すシフトレジスタの動作の一例について説明する。図2Aに示すシフトレジスタは、全部の順序回路から出力信号を出力する期間全出力期間と、一部の順序回路の出力信号を停止する期間部分出力期間と、を有する。各期間の動作について以下に説明する。全出力期間では、スタート信号SPのパルスが1段目の順序回路10_1に入力されることにより、クロック信号CLK1乃至クロック信号CLK4に従って、1段目の順序回路10_1から順にP段目の順序回路10_Pまで信号OUT1及び信号OUT2のパルスを出力する。以上が全出力期間における動作である。さらに、部分出力期間の動作について図3Bを用いて説明する。図3Bは、図2Aに示すシフトレジスタの動作の一例を説明するためのタイミングチャートである。図3Bに示すように、図2Aに示すシフトレジスタは、スタート信号SPのパルスが1段目の順序回路10_1に入力され、クロック信号CLK1乃至クロック信号CLK4に従って順序回路毎に、1段目の順序回路10_1からS段目Sは4以上P-2以下の自然数の順序回路10_Sにおいて順に信号OUT1及び信号OUT2のパルスを出力する。さらに、時刻71において、シフトレジスタへのクロック信号CLK1の出力を停止し、時刻72において、シフトレジスタへのクロック信号CLK2の出力を停止し、時刻73において、シフトレジスタへのクロック信号CLK3の出力を停止し、時刻74において、シフトレジスタへのクロック信号CLK4の出力を停止する。すると、S1段目の順序回路10_S1乃至P段目の順序回路10_Pの信号OUT1及び信号OUT2において、パルスの出力が停止する。なお、本実施の形態のシフトレジスタにおいて、クロック信号CLK1乃至クロック信号CLK4の出力を停止する前に電源電圧の出力を停止してもよい。また、本実施の形態のシフトレジスタにおいて、クロック信号CLK1乃至クロック信号CLK4の出力を停止した後にクロック信号CLK1乃至クロック信号CLK4の出力を再開してもよい。図2A及び図2B、並びに図3A及び図3Bを用いて説明したように、本実施の形態のシフトレジスタは、複数段の順序回路を用いて構成され、複数の順序回路のそれぞれは、第1のトランジスタと、第2のトランジスタと、第3のトランジスタと、を有し、第1のトランジスタは、ゲートにセット信号が入力され、セット信号に従って第2のトランジスタをオン状態にするか否かを制御する機能を有し、第2のトランジスタは、ソース及びドレインの一方にクロック信号が入力され、順序回路の出力信号の電圧をクロック信号の電圧に応じた値にするか否かを制御する機能を有し、第3のトランジスタは、ゲートにリセット信号が入力され、リセット信号に従って第2のトランジスタをオフ状態にするか否かを制御する機能を有する構成である。該構成にすることにより、順序回路へのクロック信号の出力を停止して順序回路の信号の出力を容易に停止することができる。例えば、本実施の形態のシフトレジスタを用いて、上記実施の形態のリセット信号出力回路を構成することができる。よって、V個目まで選択信号を出力した後、V1個目の選択信号の出力を停止することができる。また、該構成にすることにより、シフトレジスタへのクロック信号、電源電圧、又はクロック信号及び電源電圧の出力を停止することにより、シフトレジスタの一部の出力信号の出力を停止することができる。また、本実施の形態のシフトレジスタを用いて、上記実施の形態の選択信号出力回路を構成することができる。よって、W個目まで選択信号を出力した後、W1個目の選択信号の出力を停止することができる。また、該構成にすることにより、シフトレジスタへのクロック信号、電源電圧、又はクロック信号及び電源電圧の出力を停止することにより、シフトレジスタの出力信号の一部の出力を停止することができる。実施の形態3本実施の形態では、上記実施の形態の入力回路における選択信号出力回路又はリセット信号出力回路のシフトレジスタについてさらに説明する。上記実施の形態の入力回路における選択信号出力回路又はリセット信号出力回路のシフトレジスタは、上記実施の形態2と異なる構成にすることもできる。上記実施の形態の入力回路における選択信号出力回路又はリセット信号出力回路のシフトレジスタの構成例について、図4を用いて説明する。図4は、シフトレジスタの構成例を説明するための図である。まず、上記実施の形態の入力回路における選択信号出力回路及びリセット信号出力回路のシフトレジスタの構成例について、図4Aを用いて説明する。図4Aは、シフトレジスタの構成例を示す図である。図4Aに示すシフトレジスタは、O個Oは自然数の順序回路を用いて構成されるO段の順序回路を有する。図4Aに示すシフトレジスタには、スタート信号としてスタート信号SPが入力され、クロック信号として、クロック信号CLK11及びクロック信号CLK12が入力される。順序回路20_1乃至順序回路20_Oのそれぞれは、セット信号ST、クロック信号CK1、及びクロック信号CK2が入力され、信号OUT11を出力する。クロック信号CK1としては、クロック信号CLK11及びクロック信号CLK12の一方を用いることができ、クロック信号CK2としては、クロック信号CLK11及びクロック信号CLK12の他方を用いることができる。また、クロック信号CLK12としては、例えばクロック信号CLK11の反転クロック信号を用いることができる。なお、互いに隣り合う段の順序回路において、クロック信号CK1となるクロック信号及びクロック信号CK2となるクロック信号は、互いに入れ替わって入力される。さらに、図4Aに示す順序回路の回路構成について、図4Bを用いて説明する。図4Bは、図4Aに示す順序回路の回路構成を示す回路図である。図4Bに示す順序回路は、クロックインバータ51と、インバータ52と、クロックインバータ53と、を有する。クロックインバータ51は、データ信号入力端子及びデータ信号出力端子を有し、データ信号入力端子を介してセット信号STが入力され、さらにクロック信号CK1及びクロック信号CK2が入力される。インバータ52は、データ信号入力端子及びデータ信号出力端子を有し、インバータ52のデータ信号入力端子は、クロックインバータ51のデータ信号出力端子に電気的に接続され、インバータ52は、データ信号入力端子を介して入力された電圧に応じて変化する電圧を信号OUT11としてデータ信号出力端子を介して出力する。クロックインバータ53は、データ信号入力端子及びデータ信号出力端子を有し、クロックインバータ53のデータ信号入力端子は、インバータ52のデータ信号出力端子に電気的に接続され、クロックインバータ53のデータ信号出力端子は、クロックインバータ51のデータ信号出力端子に電気的に接続される。さらに、図4Bに示す順序回路のクロックインバータの回路構成の一例について、図4Cを用いて説明する。図4Cは、クロックインバータの回路構成の一例を示す回路図である。図4Cに示すクロックインバータは、トランジスタ54aと、トランジスタ54bと、トランジスタ54cと、トランジスタ54dと、を有する。なお、図4Cに示すクロックインバータにおいて、トランジスタは、電界効果トランジスタであり、特に指定する場合を除き、ソース、ドレイン、及びゲートを少なくとも有する。トランジスタ54aのゲートには、クロック信号CK1が入力され、トランジスタ54aのソース及びドレインの一方には、電圧Vaが入力される。トランジスタ54aは、P型トランジスタである。トランジスタ54bのソース及びドレインの一方は、トランジスタ54aのソース及びドレインの他方に電気的に接続される。トランジスタ54bは、P型トランジスタである。トランジスタ54cのソース及びドレインの一方は、トランジスタ54bのソース及びドレインの他方に電気的に接続される。トランジスタ54cは、N型トランジスタである。トランジスタ54dのゲートは、クロック信号CK2が入力され、トランジスタ54dのソース及びドレインの一方は、トランジスタ54cのソース及びドレインの他方に電気的に接続され、トランジスタ54dのソース及びドレインの他方は、電圧Vbが入力される。トランジスタ54dは、N型トランジスタである。図4Cに示すクロックインバータは、トランジスタ54bのゲート及びトランジスタ54cのゲートがデータ信号入力端子として機能し、トランジスタ54bのソース及びドレインの他方及びトランジスタ54cのソース及びドレインの一方がデータ信号出力端子として機能する。さらに、図4Aに示すシフトレジスタの動作の一例について説明する。なお、電圧Vaの一例として高電源電圧Vddが入力され、電圧Vbの一例として低電源電圧Vssが入力されるとする。図4Aに示すシフトレジスタは、全出力期間と、部分出力期間と、を有する。各期間の動作について以下に説明する。全出力期間では、シフトレジスタに電源電圧Vpが入力され、さらにスタート信号SPのパルスが1段目の順序回路20_1に入力されることにより、クロック信号CLK11及びクロック信号CLK12に従って、1段目の順序回路20_1から順にO段目の順序回路20_Oまで信号OUT11のパルスを出力する。以上が全出力期間における動作である。さらに、部分出力期間の動作について図5を用いて説明する。図5は、図4Aに示すシフトレジスタの動作の一例を説明するためのタイミングチャートである。図4Aに示すシフトレジスタには、電源電圧Vpが入力され、さらに図5に示すように、図4Aに示すシフトレジスタには、スタート信号SPのパルスが1段目の順序回路20_1に入力され、クロック信号CLK11及びクロック信号CLK12に従って順序回路毎に、1段目の順序回路20_1からT段目Tは3以上O-2以下の自然数の順序回路20_Tにおいて順に出力信号のパルスを出力する。さらに、時刻81において、シフトレジスタへのクロック信号CLK11及びCLK12の出力を停止する。このときシフトレジスタへの電源電圧Vpの出力も停止する。シフトレジスタへの電源電圧Vpの出力を停止することにより、消費電力をより低減することができる。すると、T1段目の順序回路20_T1乃至O段目の順序回路20_Oの信号OUT11において、パルスの出力が停止する。なお、本実施の形態のシフトレジスタにおいて、クロック信号CLK11及びクロック信号CLK12の出力を停止した後に、クロック信号CLK11及びクロック信号CLK12の出力を再開してもよい。図4A乃至図4C、及び図5を用いて説明したように、本実施の形態のシフトレジスタは、クロックインバータを用いた構成である。該構成にすることにより、順序回路への電源電圧及びクロック信号の出力を停止して出力信号の出力を容易に停止することができる。例えば、本実施の形態のシフトレジスタを用いて、上記実施の形態のリセット信号出力回路を構成することができる。よって、V個目まで選択信号を出力した後、V1個目の選択信号の出力を停止することができる。また、該構成にすることにより、シフトレジスタへのクロック信号及び電源電圧の出力を停止することにより、シフトレジスタの一部の出力信号の出力を停止することができる。また、本実施の形態のシフトレジスタを用いて、上記実施の形態の選択信号出力回路を構成することができる。よって、W個目まで選択信号を出力した後、W1個目の選択信号の出力を停止することができる。また、該構成にすることにより、シフトレジスタへのクロック信号及び電源電圧の出力を停止することにより、シフトレジスタの出力信号の一部の出力を停止することができる。実施の形態4本実施の形態では、上記実施の形態の入力回路における光検出回路についてさらに説明する。上記実施の形態の入力回路における光検出回路について、図6を用いて説明する。図6は、光検出回路を説明するための図である。まず、本実施の形態の光検出回路の構成例について、図6A、図6B、及び図6Cを用いて説明する。図6A乃至図6Cは、本実施の形態における光検出回路の構成例を示す図である。図6Aに示す光検出回路は、光電変換素子121aと、トランジスタ122aと、トランジスタ123aと、を有する。なお、図6Aに示す光検出回路において、トランジスタは、電界効果トランジスタであり、特に指定する場合を除き、ソース、ドレイン、及びゲートを少なくとも有する。光電変換素子121aは、第1端子及び第2端子を有し、光電変換素子121aの第1端子には、リセット信号RSTが入力される。トランジスタ122aのゲートは、光電変換素子121aの第2端子に電気的に接続される。トランジスタ123aのソース及びドレインの一方は、トランジスタ122aのソース及びドレインの一方に電気的に接続され、トランジスタ123aのゲートには、選択信号SELが入力される。なお、トランジスタ122aのソース及びドレインの他方、並びにトランジスタ123aのソース及びドレインの他方のいずれか一方には、電圧Vaが入力される。さらに、図6Aに示す光検出回路は、トランジスタ122aのソース及びドレインの他方の電圧、並びにトランジスタ123aのソース及びドレインの他方の電圧のいずれか他方をデータ信号として出力する。このときトランジスタ122aのソース及びドレインの他方の電圧、並びにトランジスタ123aのソース及びドレインの他方の電圧のいずれか他方は、光データ電圧である。図6Bに示す光検出回路は、光電変換素子121bと、トランジスタ122bと、トランジスタ123bと、トランジスタ124と、トランジスタ125と、を有する。なお、図6Bに示す光検出回路において、トランジスタは、電界効果トランジスタであり、特に指定する場合を除き、ソース、ドレイン、及びゲートを少なくとも有する。光電変換素子121bは、第1端子及び第2端子を有し、光電変換素子121bの第1端子には、電圧Vbが入力される。トランジスタ124のゲートには、電荷蓄積制御信号TXが入力され、トランジスタ124のソース及びドレインの一方は、光電変換素子121bの第2端子に電気的に接続される。トランジスタ122bのゲートは、トランジスタ124のソース及びドレインの他方に電気的に接続される。トランジスタ125のゲートには、リセット信号RSTが入力され、トランジスタ125のソース及びドレインの一方には、電圧Vaが入力され、トランジスタ125のソース及びドレインの他方は、トランジスタ124のソース及びドレインの他方に電気的に接続される。トランジスタ123bのゲートには、選択信号SELが入力され、トランジスタ123bのソース及びドレインの一方は、トランジスタ122bのソース及びドレインの一方に電気的に接続される。なお、トランジスタ122bのソース及びドレインの他方、並びにトランジスタ123bのソース及びドレインの他方のいずれか一方には、電圧Vaが入力される。また、図6Bに示す光検出回路は、トランジスタ122bのソース及びドレインの他方の電圧、並びにトランジスタ123bのソース及びドレインの他方の電圧のいずれか他方をデータ信号として出力する。このときトランジスタ122bのソース及びドレインの他方、並びにトランジスタ123bのソース及びドレインの他方のいずれか他方の電圧は、光データ電圧となる。図6Cに示す光検出回路は、光電変換素子121cと、トランジスタ122cと、容量素子126と、を有する。なお、図6Cに示す光検出回路において、トランジスタは、電界効果トランジスタであり、特に指定する場合を除き、ソース、ドレイン、及びゲートを少なくとも有する。光電変換素子121cは、第1端子及び第2端子を有し、光電変換素子121cの第1端子は、リセット信号RSTが入力される。容量素子126は、第1端子及び第2端子を有し、容量素子126の第1端子は、選択信号SELが入力され、容量素子126の第2端子は、光電変換素子121cの第2端子に電気的に接続される。トランジスタ122cのゲートは、光電変換素子121cの第2端子に電気的に接続され、トランジスタ122cのソース及びドレインの一方には、電圧Vaが入力される。なお、図6Cに示す光検出回路は、トランジスタ122cのソース及びドレインの他方の電圧をデータ信号として出力する。このときトランジスタ122cのソース及びドレインの他方の電圧は、光データ電圧となる。光電変換素子121a乃至光電変換素子121cは、光が入射することにより、入射した光の照度に応じた電流を生成する機能を有する。光電変換素子121a乃至光電変換素子121cとしては、例えばフォトダイオード又はフォトトランジスタなどを用いることができる。フォトダイオードの場合、フォトダイオードのアノード及びカソードの一方が光電変換素子の第1端子に相当し、フォトダイオードのアノード及びカソードの他方が光電変換素子の第2端子に相当し、フォトトランジスタの場合、フォトトランジスタのソース及びドレインの一方が光電変換素子の第1端子に相当し、フォトトランジスタのソース及びドレインの他方が光電変換素子の第2端子に相当する。なお、フォトダイオードにおいて、導通状態Cともいうとは、順方向に電圧が印加され、且つ第1端子及び第2端子の間に電流が流れる状態であり、非導通状態NCともいうとは、逆方向に電圧が印加され、順方向に電流が流れない状態である。また、フォトダイオードにおいて、非導通状態のときに光の入射により第1端子及び第2端子の間に電流が流れてもよい。また、フォトトランジスタにおいて、導通状態とはオン状態状態ONともいうであり、非導通状態とはオフ状態状態OFFともいうである。また、フォトトランジスタにおいて、非導通状態のときに光の入射により第1端子及び第2端子の間に電流が流れてもよい。トランジスタ122a乃至トランジスタ122cは、光検出回路の出力信号光データ電圧を設定するための増幅用トランジスタとしての機能を有する。トランジスタ122a乃至トランジスタ122cとしては、チャネル形成層として例えば元素周期表における第14族の半導体シリコンなどを用いた半導体層又は酸化物半導体層を有するトランジスタを用いることができる。上記トランジスタのチャネル形成層としての機能を有する酸化物半導体層は、高純度化することにより、真性I型ともいう、又は実質的に真性にさせた半導体層である。なお、高純度化とは、酸化物半導体層中の水素を極力排除すること、及び酸化物半導体層に酸素を供給して酸化物半導体層中の酸素欠乏に起因する欠陥を低減することの少なくとも一方を含む概念である。トランジスタ124は、電荷蓄積制御信号TXに従ってオン状態又はオフ状態になることにより、トランジスタ122bのゲートの電圧を光電変換素子121bにより生成される光電流に応じた電圧にするか否かを制御する機能を有する。電荷蓄積制御信号TXは、例えばシフトレジスタを用いて生成することができる。なお、本実施の形態の光検出回路では、トランジスタ124を必ずしも設けなくてもよいが、トランジスタ124を設けることにより、トランジスタ122bのゲートが浮遊状態のときに、一定期間トランジスタ122bのゲートの電圧の値を維持することができる。トランジスタ125は、リセット信号RSTに従ってオン状態又はオフ状態になることにより、トランジスタ122bのゲートの電圧を電圧Vaにリセットするか否かを制御する機能を有する。なお、本実施の形態の光検出回路では、トランジスタ125を必ずしも設けなくてもよいが、トランジスタ125を設けることにより、トランジスタ122bのゲートの電圧を所望の電圧にリセットすることができる。なお、トランジスタ124及びトランジスタ125のオフ電流は、低いことが好ましく、例えばチャネル幅1μmあたりのオフ電流を10aA1×10-17A以下、さらにはチャネル幅1μmあたりのオフ電流を1aA1×10-18A以下、さらにはチャネル幅1μmあたりのオフ電流を10zA1×10-20A以下、さらにはチャネル幅1μmあたりのオフ電流を1zA1×10-21A以下にすることが好ましい。トランジスタ124及びトランジスタ125として、オフ電流の低いトランジスタを用いることにより、トランジスタ124又はトランジスタ125のリーク電流によるトランジスタ122bのゲートの電圧の変動を抑制することができる。オフ電流の低いトランジスタとしては、例えばチャネル形成層として酸化物半導体層を有するトランジスタを用いることができる。該トランジスタのチャネル形成層としての機能を有する酸化物半導体層は、高純度化することにより、真性I型ともいう、又は実質的に真性にさせた半導体層である。トランジスタ123a及びトランジスタ123bは、選択信号SELに従ってオン状態又はオフ状態になることにより、光検出回路から光データ電圧をデータ信号として出力するか否かを制御する機能を有する。トランジスタ123a及びトランジスタ123bとしては、チャネル形成層として例えば元素周期表における第14族の半導体例えばシリコン又はゲルマニウムなどを用いた半導体層又は酸化物半導体層を有するトランジスタを用いることができる。該トランジスタのチャネル形成層としての機能を有する酸化物半導体層は、高純度化することにより、真性I型ともいう、又は実質的に真性にさせた半導体層である。次に、図6A乃至図6Cに示す光検出回路の駆動方法の一例について説明する。まず、図6Aに示す光検出回路の駆動方法の一例について、図6Dを用いて説明する。図6Dは、図6Aに示す光検出回路の駆動方法の一例を説明するための図であり、リセット信号RST、選択信号SEL、光電変換素子121a、及びトランジスタ123aのそれぞれの状態を示す。図6Aに示す光検出回路の駆動方法の一例では、まず期間T31において、リセット信号RSTのパルスが入力される。このとき、光電変換素子121aが導通状態になり、トランジスタ123aがオフ状態になる。このとき、トランジスタ122aのゲートの電圧は、一定の値にリセットされる。次に、リセット信号RSTのパルスが入力された後の期間T32において、光電変換素子121aが非導通状態になり、トランジスタ123aはオフ状態のままである。このとき、光電変換素子121aに入射した光の照度に応じて、光電変換素子121aの第1端子及び第2端子の間に光電流が流れる。さらに、光電流に応じてトランジスタ122aのゲートの電圧の値が変化する。次に、期間T33において、選択信号SELのパルスが入力される。このとき、光電変換素子121aは非導通状態のままであり、トランジスタ123aがオン状態になり、トランジスタ122aのソース及びドレイン、並びにトランジスタ123aのソース及びドレインを介して電流が流れ、図6Aに示す光検出回路は、トランジスタ122aのソース及びドレインの他方、並びにトランジスタ123aのソース及びドレインの他方のいずれか他方の電圧をデータ信号として出力する。以上が図6Aに示す光検出回路の駆動方法の一例である。次に、図6Bに示す光検出回路の駆動方法の一例について、図6Eを用いて説明する。図6Eは、図6Bに示す光検出回路の駆動方法の一例を説明するための図である。図6Bに示す光検出回路の駆動方法の一例では、まず期間T41において、リセット信号RSTのパルスが入力され、また、期間T41から期間T42にかけて電荷蓄積制御信号TXのパルスが入力される。なお、期間T41において、リセット信号のパルスの入力開始のタイミングは、電荷蓄積制御信号TXのパルスの入力開始のタイミングより早くてもよい。このとき、まず期間T41において、光電変換素子121bが導通状態になり、トランジスタ124がオン状態になることにより、トランジスタ122bのゲートの電圧は、電圧Vaと同等の値にリセットされる。さらに、リセット信号RSTのパルスが入力された後の期間T42において、光電変換素子121bが非導通状態になり、トランジスタ124がオン状態のままであり、トランジスタ125がオフ状態になる。このとき光電変換素子121bに入射した光の照度に応じて、光電変換素子121bの第1端子及び第2端子の間に光電流が流れる。さらに光電流に応じてトランジスタ122bのゲートの電圧の値が変化する。さらに、電荷蓄積制御信号TXのパルスが入力された後の期間T43において、トランジスタ124がオフ状態になる。このとき、トランジスタ122bのゲートの電圧は、期間T42における光電変換素子121bの光電流に応じた値に保持される。なお、期間T43は必ずしも設けなくてもよいが、期間T43を設けることにより、光検出回路において、光データ電圧をデータ信号として出力するタイミングを適宜設定することができ、例えば複数の光検出回路において、それぞれ光データ電圧をデータ信号として出力するタイミングを適宜設定することができる。さらに、期間T44において、選択信号SELのパルスが入力される。このとき、光電変換素子121bが非導通状態のままであり、トランジスタ123bがオン状態になる。さらに、このとき、トランジスタ122bのソース及びドレイン、並びにトランジスタ123bのソース及びドレインを介して電流が流れ、図6Bに示す光検出回路は、トランジスタ122bのソース及びドレインの他方、並びにトランジスタ123bのソース及びドレインの他方のいずれか他方の電圧をデータ信号として出力する。以上が図6Bに示す光検出回路の駆動方法の一例である。次に、図6Cに示す光検出回路の駆動方法の一例について、図6Fを用いて説明する。図6Fは、図6Cに示す光検出回路の駆動方法の一例を説明するための図である。図6Cに示す光検出回路の駆動方法の一例では、まず、期間T51において、リセット信号RSTのパルスが入力される。このとき、光電変換素子121cが導通状態になり、トランジスタ122cのゲートの電圧は、一定の値にリセットされる。次に、リセット信号RSTのパルスが入力された後の期間T52において、光電変換素子121cが非導通状態になる。このとき、光電変換素子121cに入射した光の照度に応じて、光電変換素子121cの第1端子及び第2端子の間に光電流が流れる。さらに光電流に応じてトランジスタ122cのゲートの電圧が変化する。次に、期間T53において、選択信号SELのパルスが入力される。このとき、光電変換素子121cは非導通のままであり、トランジスタ122cのソース及びドレインの間に電流が流れ、図6Cに示す光検出回路は、トランジスタ122cのソース及びドレインの他方の電圧をデータ信号として出力する。以上が図6Cに示す光検出回路の駆動方法の一例である。図6A乃至図6Fを用いて説明したように、上記実施の形態の光検出回路は、光電変換素子及び増幅用トランジスタを有し、選択信号に応じて光データ電圧をデータ信号として出力する光検出回路を有する構成である。該構成にすることにより、例えば選択信号の入力を停止して、光検出回路から光データ電圧の出力を停止することができるため、一部の光検出回路の光データ電圧の出力を選択的に停止することができる。実施の形態5本実施の形態では、情報の出力が可能であり、且つ光が入射することにより情報の入力が可能な入出力装置について説明する。本実施の形態における入出力装置の一例について、図7を用いて説明する。図7は、本実施の形態における入出力装置の一例を説明するための図である。まず、本実施の形態における入出力装置の構成の一例について、図7Aを用いて説明する。図7Aは、本実施の形態における入出力装置の構成の一例を示すブロック図である。図7Aに示す入出力装置は、走査信号出力回路SCNOUTともいう201と、画像信号出力回路IMGOUTともいう202と、選択信号出力回路203と、リセット信号出力回路204と、複数の表示回路DISPともいう205kと、複数の光検出回路205pと、読み出し回路206と、を具備する。走査信号出力回路201は、走査信号SCNを出力する機能を有する。走査信号出力回路201は、走査信号SCNにより画像信号IMGが入力される表示回路205kを選択する。走査信号出力回路201は、例えばシフトレジスタを用いて構成され、シフトレジスタにスタート信号、クロック信号、及び電源電圧が入力され、シフトレジスタが信号を出力することにより、走査信号SCNを出力することができる。シフトレジスタとしては、例えば上記実施の形態に示す選択信号出力回路又はリセット信号出力回路に適用可能なシフトレジスタを用いることができる。画像信号出力回路202は、画像信号IMGを出力する機能を有する。画像信号出力回路202は、走査信号出力回路201により選択された表示回路205kに画像信号IMGを出力する。画像信号出力回路202は、例えばシフトレジスタ及びアナログスイッチを用いて構成され、スタート信号、クロック信号、及び電源電圧がシフトレジスタに入力され、シフトレジスタが信号をアナログスイッチに出力し、シフトレジスタの出力信号に応じてアナログスイッチがオン状態になることにより、画像信号IMGを出力することができる。シフトレジスタとしては、例えば上記実施の形態に示す選択信号出力回路又はリセット信号出力回路に適用可能なシフトレジスタを用いることができる。選択信号出力回路203は、シフトレジスタを有し、該シフトレジスタにスタート信号、クロック信号、及び電源電圧が入力され、該シフトレジスタがA個の信号を出力することにより、B個の選択信号SELを出力する。選択信号SELは、光検出回路205pから信号を出力するか否かを制御する信号である。例えば、該シフトレジスタから出力されるA個の信号を選択信号SELとして出力してもよい。また、上記シフトレジスタから出力されるA個の信号を論理回路に出力し、論理回路の出力信号を選択信号SELとして出力してもよい。リセット信号出力回路204は、シフトレジスタを有し、該シフトレジスタにスタート信号、クロック信号、及び電源電圧が入力され、該シフトレジスタがC個の信号を出力することにより、D個のリセット信号RSTを出力する。リセット信号出力回路204を設けることにより、光検出回路205pをリセット状態にすることができる。リセット信号RSTは、光検出回路205pをリセットするか否かを制御する信号である。例えば、上記シフトレジスタから出力されるC個の信号をリセット信号RSTとして出力してもよい。また、上記シフトレジスタから出力されるC個の信号を論理回路に出力し、論理回路の出力信号をリセット信号RSTとして出力してもよい。表示回路205kには、走査信号SCNが入力され、入力された走査信号SCNに従って画像信号IMGが入力される。表示回路205kは、入力された画像信号IMGに応じた表示状態になる機能を有する。表示回路は、例えば選択用トランジスタ及び表示素子を用いて構成される。該選択用トランジスタは、走査信号SCNに応じてオン状態又はオフ状態になることにより、表示素子に画像信号IMGを出力するか否かを制御する機能を有し、表示素子は、入力された画像信号IMGに応じた表示状態になる機能を有する。表示回路の表示素子としては、例えば液晶素子又は発光素子などを用いることができる。液晶素子は、電圧が印加されることにより光の透過率が変化する素子であり、発光素子は、電流又は電圧によって輝度が制御される素子である。発光素子としては、エレクトロルミネセンス素子EL素子又は電界発光素子ともいうなどを用いることができる。光検出回路205pは、光が入射することにより、入射した光の照度に応じた電圧を生成する機能を有する。光検出回路205pは、D個のリセット信号RSTのいずれか一つが入力され、入力されたリセット信号RSTに従ってリセット状態になる機能を有する。また、光検出回路205pは、B個の選択信号SELのいずれか一つが入力され、入力された選択信号SELに従って光データ電圧をデータ信号として出力する機能を有する。光検出回路205pとしては、例えば上記実施の形態の入力回路に適用可能な光検出回路を用いることができる。なお、画素部205は、情報を出力し、且つ光を検出することにより外部から情報が入力される領域である。例えば1個以上の表示回路205k及び1個以上の光検出回路205pを用いて一つの画素を構成し、該画素をマトリクス状に配列することにより画素部205を構成してもよい。また、複数の表示回路205kがマトリクス状に配列されて構成される表示回路部と複数の光検出回路205pがマトリクス状に配列されて構成される光検出部を別々に画素部に設けてもよい。読み出し回路206は、複数の光検出回路205pを順次選択し、選択した光検出回路205pから出力された光データ電圧をデータ信号として読み出す機能を有する。読み出し回路206は、例えば選択回路を用いて構成される。上記選択回路は、読み出し選択信号が入力され、入力された読み出し選択信号に従って、光データ電圧を読み出す光検出回路205pを選択する。なお、該選択回路により、一度に複数の光データ電圧が入力される光検出回路205pを選択することもできる。上記選択回路は、例えば複数のトランジスタを用いて構成され、該複数のトランジスタがオン状態又はオフ状態になることにより、光データ電圧を読み出す光検出回路205pを選択することができる。なお、例えば制御回路を用いることにより、走査信号出力回路201、画像信号出力回路202、選択信号出力回路203、リセット信号出力回路204、及び読み出し回路206の動作を制御することができる。制御回路は、パルス信号である制御信号を出力する機能を有する。該制御信号を走査信号出力回路201、画像信号出力回路202、選択信号出力回路203、及びリセット信号出力回路204に出力することにより、該制御信号のパルスに従って、走査信号出力回路201、画像信号出力回路202、選択信号出力回路203、及びリセット信号出力回路204の動作を制御することができる。例えば、制御信号のパルスに従って、選択信号出力回路203又はリセット信号出力回路204のシフトレジスタへのスタート信号、クロック信号、又は電源電圧の出力の開始又は停止を行うことができる。なお、例えばCPUを用いて制御回路を制御してもよい。例えばCPUを用いて制御回路により生成される制御信号のパルス間隔を設定してもよい。また、制御信号のパルスに従って読み出し回路206を制御してもよい。また、制御回路に加え、操作信号に応じて走査信号出力回路201、画像信号出力回路202、選択信号出力回路203、及びリセット信号出力回路204の動作を制御することもできる。例えば、操作信号がインターフェースを介して制御回路に入力されると、制御回路は、入力された操作信号に応じてパルス間隔が設定された制御信号を生成し、生成した制御信号を走査信号出力回路201、画像信号出力回路202、選択信号出力回路203、及びリセット信号出力回路204に出力する。また、操作信号のパルスに従って読み出し回路206を制御してもよい。次に、本実施の形態の入出力装置の駆動方法の一例として、図7Aに示す入出力装置の駆動方法の一例について説明する。図7Aに示す入出力装置の駆動方法の一例は、表示動作及び読み取り動作を行うものである。まず、表示動作について説明する。まず、1個目の走査信号SCN_1乃至A個目の走査信号SCN_Aにおいて順にパルスを出力する。また、表示回路205kには、走査信号SCNのパルスが入力されることにより、画像信号IMGが入力される。画像信号IMGが入力された表示回路205kは、表示素子により画像信号IMGの電圧に応じた表示状態になる。以上が表示動作である。さらに、読み取り動作について説明する。読み取り動作は、全読み取り期間と部分読み取り期間を有するものである。まず、全読み取り期間における動作について説明する。全読み取り期間では、1個目のリセット信号RST_1から順にパルスの出力を開始し、その後1個目の選択信号SEL_1から順にパルスの出力を開始し、1個目のリセット信号RST_1乃至D個目のリセット信号RST_Dにおいて順にパルスを出力し、1個目の選択信号SEL_1乃至B個目の選択信号SEL_Bにおいて順にパルスを出力する。光検出回路205pは、リセット信号RSTのパルスが入力されることにより、リセット状態になり、その後、光データ電圧を生成し、選択信号SELのパルスが入力されることにより、生成した光データ電圧をデータ信号として出力する。さらに、読み出し回路206は、光検出回路205pから出力された光データ電圧を順次読み出す。全ての光データ電圧を読み出すことにより、読み取り動作は終了する。読み出した光データ電圧は、所定の処理を実行するためのデータ信号として用いられる。以上が全読み取り期間の動作である。部分読み取り期間の動作について、図7Bを用いて説明する。図7Bは、図7Aに示す入出力装置の駆動方法の一例を説明するための図である。まず、リセット信号出力回路204は、V個目のリセット信号RST_Vを出力する。例えば、図7Bに示すように、期間211に1個目のリセット信号RST_1においてパルスを出力し、期間212に2個目のリセット信号RST_2においてパルスを出力し、期間213にZ個目のリセット信号RST_Zにおいてパルスを出力する。また、このとき図7Bに示すように、期間211に1個目の走査信号SCN_1においてパルスを出力し、期間212に2個目の走査信号SCN_2においてパルスを出力し、期間213においてA個目の走査信号SCN_Aにおいてパルスを出力してもよい。また、1個目の走査信号SCN_1のパルスが出力されるタイミングは、1個目のリセット信号RST_1のパルスが出力されるタイミングと異なるタイミングでもよい。V個のリセット信号RSTのそれぞれは、複数の光検出回路205pの少なくとも一つに入力される。さらに、リセット信号RSTのパルスが入力されると、光検出回路205pは、リセット状態になり、その後光検出回路205pは、光データ電圧を生成する。また、選択信号出力回路203は、W個目の選択信号SEL_Wを出力する。例えば、図7Bに示すように、期間213に1個目の選択信号SEL_1においてパルスを出力し、期間214において、2個目の選択信号SEL_2のパルスを出力し、期間215において、Z個目の選択信号SEL_Zのパルスを出力する。なお、リセット信号RSTのパルスが光検出回路に出力された後に、選択信号SELのパルスを該光検出回路に出力することが好ましい。W個の選択信号SELのそれぞれは、リセット状態になった複数の光検出回路205pの少なくとも一つに入力される。さらに選択信号SELのパルスが入力されると、光検出回路205pは、生成した光データ電圧をデータ信号として出力する。さらに、リセット信号出力回路204は、V1個目のリセット信号RST_V1の出力を停止する。例えば、Y個目のシフトレジスタの出力信号を出力した後、シフトレジスタへのクロック信号、電源電圧、又はクロック信号及び電源電圧の出力を停止することにより、V1個目のリセット信号RST_V1の出力が停止する。例えば、図7Bに示すように、期間214において、Z1のリセット信号RST_Z1の出力を停止することにより、Z1個目のリセット信号RST_Z1のパルスが出力されず、期間215において、D個目のリセット信号RST_Dのパルスが出力されない。なお、信号の出力の停止とは、例えば信号のパルスの出力を停止すること、又は信号を出力する配線に信号として機能しない電圧が入力されることを意味する。また、ノイズなどにより生じるパルスは、停止させるパルスに含まなくてもよい。さらに、選択信号出力回路203は、W1個目の選択信号SEL_W1においてパルスの出力を停止する。例えばX個目のシフトレジスタの信号を出力した後、シフトレジスタへのクロック信号、電源電圧、又はクロック信号及び電源電圧の出力を停止することにより、W1個目の選択信号SEL_W1においてパルスの出力が停止する。例えば、図7Bに示すように、期間216において、Z1個目の選択信号SEL_Z1の出力を停止することにより、Z1個目の選択信号SEL_Z1のパルスが出力されず、期間217において、B個目の選択信号SEL_Bのパルスが出力されない。選択信号SELが入力されない光検出回路205pは、光データ電圧を出力しない。さらに、読み出し回路206は、複数の光検出回路205pの一部から出力された光データ電圧を順次読み出す。出力された全ての光データ電圧を読み出すことにより、読み取り動作は終了する。読み出した光データ電圧は、所定の処理を実行するためのデータ信号として用いられる。以上が部分読み取り期間の動作である。なお、全読み取り期間及び部分読み取り期間は、任意に設定することができる。例えば使用者により全読み取りを行うタイミング又は部分読み取りを行うタイミングを設定することもできる。図7A及び図7Bに一例として示すように、本実施の形態の入出力装置は、選択信号出力回路において、W個目の選択信号を出力した後、W1個目の選択信号の出力を停止するものである。これにより、消費電力を低減することができる。また、本実施の形態の入出力装置は、使用者により全読み取り動作と部分読み取り動作を適宜切り替えることができるため、実動作を阻害することなく、消費電力を低減することができる。例えば、使用者が一部の画素部のみを用いて情報の入力を行う場合例えば画素部にキーボードを表示させ、キーボードにより情報の入力を行う場合などは部分読み取り動作を行い、使用者が全ての画素部を用いて情報の入力を行う場合は全読み取り動作を行うことにより、消費電力を低減することができる。また、本実施の形態の入出力装置は、選択信号に加え、リセット信号の出力の停止が可能な構成であり、リセット信号出力回路において、V個目のリセット信号を出力した後、V1個目のリセット信号の出力を停止するものである。これにより、選択信号のみ出力を停止する場合より消費電力を低減することができる。実施の形態6本実施の形態では、上記実施の形態の入出力装置における表示回路についてさらに説明する。上記実施の形態の入出力装置における表示回路の回路構成の一例について、図8を用いて説明する。図8は、表示回路の回路構成の一例を示す回路図である。図8に示す表示回路は、トランジスタ241、液晶素子242、及び容量素子243を有する。トランジスタは、電界効果トランジスタであり、特に指定する場合を除き、ソース、ドレイン、及びゲートを少なくとも有する。トランジスタ241のゲートには、走査信号SCNが入力され、トランジスタ241のソース及びドレインの一方には、画像信号IMGが入力される。なお、トランジスタ241のオフ電流は、低いことが好ましく、例えばチャネル幅1μmあたりのオフ電流を10aA1×10-17A以下、さらにはチャネル幅1μmあたりのオフ電流を1aA1×10-18A以下、さらにはチャネル幅1μmあたりのオフ電流を10zA1×10-20A以下、さらにはチャネル幅1μmあたりのオフ電流を1zA1×10-21A以下にすることが好ましい。トランジスタ241として、オフ電流の低いトランジスタを用いることにより、トランジスタ241のソース及びドレインのリーク電流による液晶素子242に印加される電圧の変動を抑制することができる。オフ電流の低いトランジスタとしては、例えばチャネル形成層として酸化物半導体層を有するトランジスタを用いることができる。該トランジスタのチャネル形成層としての機能を有する酸化物半導体層は、高純度化することにより、真性I型ともいう、又は実質的に真性にさせた半導体層である。液晶素子242は、第1端子及び第2端子を有し、液晶素子242の第1端子は、トランジスタ241のソース及びドレインの他方に電気的に接続され、液晶素子242の第2端子には、一定の電圧が選択的に入力される。液晶素子242は、第1端子の一部又は全部としての機能を有する画素電極と、第2端子の一部又は全部としての機能を有する共通電極と、画素電極及び共通電極の間に印加される電圧に応じて光の透過率が変化する液晶層と、を有する構成とすることができる。なお、画素電極を、可視光を透過する領域と、可視光を反射する領域と、を有する構成とすることもできる。画素電極の可視光を透過する領域は、バックライトの光を透過し、画素電極の可視光を反射する領域は、液晶層を介して入射する光を反射する。液晶層に適用可能な液晶の一例としては、ネマチック液晶、コレステリック液晶、スメクチック液晶、ディスコチック液晶、サーモトロピック液晶、リオトロピック液晶、低分子液晶、高分子分散型液晶PDLC、強誘電液晶、反強誘電液晶、主鎖型液晶、側鎖型高分子液晶、又はバナナ型液晶などが挙げられる。なお、液晶層に用いられる液晶材料の固有抵抗は、1×1012Ωcm以上であり、好ましくは1×1013Ωcm以上であり、さらに好ましくは1×1014Ωcm以上である。なお、本明細書における固有抵抗の値は、20°Cで測定した値とする。また、該液晶材料を用いて液晶素子を構成した場合、液晶素子の抵抗は、例えば配向膜又はシール材などにより液晶層に不純物が混入する可能性があるため、1×1011Ωcm以上さらには1×1012Ωcm以上となる場合がある。液晶材料の固有抵抗が大きいほど、液晶層のリーク電流が低減し、表示期間において液晶素子に印加される電圧が経時的に低下する現象を抑制することができる。その結果、一回の画像データの書き込みに対応する表示回路の表示期間を長くすることができるため、表示回路に画像データを書き込む頻度を低減でき、入出力装置の消費電力を低減することができる。また、液晶素子の駆動方法の一例としては、TNTwistedNematicモード、STNSuperTwistedNematicモード、OCBOpticallyCompensatedBirefringenceモード、ECBElectricallyControlledBirefringenceモード、FLCFerroelectricLiquidCrystalモード、AFLCAntiFerroelectricLiquidCrystalモード、PDLCPolymerDispersedLiquidCrystalモード、PNLCPolymerNetworkLiquidCrystalモード、又はゲストホストモードなどが挙げられる。容量素子243は、第1端子及び第2端子を有し、容量素子243の第1端子は、トランジスタ241のソース及びドレインの他方に電気的に接続され、容量素子243の第2端子には、一定の電圧が選択的に入力される。容量素子243は、保持容量としての機能を有し、第1端子の一部又は全部としての機能を有する第1の電極と、第2端子の一部又は全部としての機能を有する第2の電極と、誘電体層と、を有する構成とすることができる。容量素子243の容量は、トランジスタ241のオフ電流などを考慮して設定すればよい。本実施の形態では、各表示回路における液晶素子の容量液晶容量ともいうに対して1/3以下、好ましくは1/5以下の容量の大きさを有する保持容量を設ければ充分である。また必ずしも容量素子243を設けなくてもよく、容量素子243を設けない構成としてもよい。表示回路に容量素子243を設けない構成とすることにより画素部の開口率を向上させることができる。次に、図8に示す表示回路の駆動方法の一例について説明する。まず、走査信号SCNのパルスに従ってトランジスタ241がオン状態になり、液晶素子242の第1端子の電圧が画像信号IMGの電圧と同等の値になり、液晶素子242の第1端子及び第2端子の間に画像信号IMGに応じた値の電圧が印加される。液晶素子242は、第1端子及び第2端子の間に印加される電圧に応じて光の透過率が設定され所定の表示状態になる。このとき、表示回路の表示状態は、一定期間保持される。上記動作を別の表示回路に対しても行うことにより、全ての表示回路の表示状態を設定する。これにより、表示回路に画像信号IMGの電圧がデータ信号として書き込まれ、画素部において、画像信号IMGのデータに基づいた画像が表示される。以上が図8に示す表示回路の駆動方法の一例である。図8を用いて説明したように、トランジスタ及び液晶素子を用いて上記実施の形態における入出力装置の表示回路を構成することができる。液晶素子は、印加される電圧に応じて光を透過することができるため、画素部に表示回路及び光検出回路を設けて表示動作及び読み取り動作を行うことができる。実施の形態7本実施の形態では、上記実施の形態に示す入力回路又は入出力装置に適用可能な酸化物半導体層を有するトランジスタについて説明する。上記実施の形態に示す入力回路又は入出力装置に適用可能な酸化物半導体層を有するトランジスタは、高純度化することにより、真性I型ともいう、又は実質的に真性にさせた半導体層を有するトランジスタである。上記酸化物半導体層に用いられる酸化物半導体としては、例えば四元系金属酸化物、三元系金属酸化物、又は二元系金属酸化物などを用いることができる。四元系金属酸化物としては、例えばIn-Sn-Ga-Zn-O系金属酸化物などを用いることができる。三元系金属酸化物としては、例えばIn-Ga-Zn-O系金属酸化物、In-Sn-Zn-O系金属酸化物、In-Al-Zn-O系金属酸化物、Sn-Ga-Zn-O系金属酸化物、Al-Ga-Zn-O系金属酸化物、又はSn-Al-Zn-O系金属酸化物などを用いることができる。二元系金属酸化物としては、例えばIn-Zn-O系金属酸化物、Sn-Zn-O系金属酸化物、Al-Zn-O系金属酸化物、Zn-Mg-O系金属酸化物、Sn-Mg-O系金属酸化物、In-Mg-O系金属酸化物、又はIn-Sn-O系金属酸化物などを用いることができる。また、酸化物半導体としては、例えばIn-O系金属酸化物、Sn-O系金属酸化物、又はZn-O系金属酸化物などを用いることもできる。また、酸化物半導体としては、上記酸化物半導体として適用可能な金属酸化物にSiO2を含む酸化物を用いることもできる。また、酸化物半導体として、InMO3ZnOmmは0より大きい数で表記される材料を用いることができる。ここで、Mは、Ga、Al、Mn、及びCoから選ばれた一つ又は複数の金属元素を示す。例えばMとしては、Ga、Ga及びAl、Ga及びMn、又はGa及びCoなどが挙げられる。さらに、酸化物半導体層のバンドギャップは、2eV以上、好ましくは2.5eV以上、より好ましくは3eV以上とする。これにより、熱励起によって生じるキャリアの数が無視できる。さらに、ドナーとなりうる水素などの不純物を一定量以下になるまで低減し、キャリア濃度を1×1014/cm3未満、好ましくは1×1012/cm3以下にする。すなわち、酸化物半導体層のキャリア濃度を限りなくゼロ又はゼロと実質的に同等の値にする。上記酸化物半導体層は、アバランシェ降伏が起きにくく、絶縁耐圧が高い。例えば、シリコンは、バンドギャップが1.12eVと小さいため、アバランシェ降伏によって雪崩的に電子が発生しやすく、ゲート絶縁層への障壁を越えられるほど高速に加速される電子の数が増加する。一方、上記酸化物半導体層に用いられる酸化物半導体は、バンドギャップが2eV以上と広く、アバランシェ降伏が生じにくく、シリコンと比べてホットキャリア劣化の耐性が高いため、絶縁耐圧が高い。ホットキャリア劣化は、例えば高速に加速された電子がチャネル中のドレイン近傍でゲート絶縁層中に注入されることにより発生する固定電荷により生じるトランジスタ特性の劣化、又は高速に加速された電子によりゲート絶縁層界面に形成されるトラップ準位などにより生じるトランジスタ特性の劣化などであり、ホットキャリアによるトランジスタ特性の劣化としては、例えばしきい値電圧の変動又はゲートリークなどがある。また、ホットキャリア劣化の要因としては、チャネルホットエレクトロン注入CHE注入ともいうとドレインアバランシェホットキャリア注入DAHC注入ともいうがある。また、高絶縁耐圧材料の一つであるシリコンカーバイドのバンドキャップと上記酸化物半導体層に用いられる酸化物半導体のバンドギャップは同等であるが、該酸化物半導体の方が、シリコンカーバイドより移動度が2桁程小さいため、電子が加速されにくく、また、ゲート絶縁層との障壁がシリコンカーバイド、窒化ガリウム、又はシリコンよりも大きく、ゲート絶縁層に注入される電子が極めて少ないため、シリコンカーバイド、窒化ガリウム、又はシリコンよりホットキャリア劣化が生じにくく、絶縁耐圧が高い。また、該酸化物半導体は、非晶質状態であっても同様に絶縁耐圧が高い。さらに、上記酸化物半導体層を有するトランジスタでは、チャネル幅1μmあたりのオフ電流を10aA1×10-17A以下、さらにはチャネル幅1μmあたりのオフ電流を1aA1×10-18A以下、さらにはチャネル幅1μmあたりのオフ電流を10zA1×10-20A以下、さらにはチャネル幅1μmあたりのオフ電流を1zA1×10-21A以下にすることができる。また、上記酸化物半導体層を有するトランジスタは、光による劣化例えば閾値電圧の変動などが少ない。さらに、上記実施の形態に示す入力回路又は入出力装置に適用可能な酸化物半導体層を有するトランジスタの構造例について、図9A乃至図9Dを用いて説明する。図9A乃至図9Dは、トランジスタの構造例を示す断面模式図である。図9Aに示すトランジスタは、ボトムゲート構造のトランジスタの一つであり、逆スタガ型トランジスタともいう。図9Aに示すトランジスタは、ゲート電極としての機能を有する導電層401aと、ゲート絶縁層としての機能を有する絶縁層402aと、チャネル形成層としての機能を含む酸化物半導体層403aと、ソース電極又はドレイン電極としての機能を有する導電層405a及び導電層406aと、を有する。導電層401aは、基板400aの上に設けられ、絶縁層402aは、導電層401aの上に設けられ、酸化物半導体層403aは、絶縁層402aを介して導電層401aの上に設けられ、導電層405a及び導電層406aは、酸化物半導体層403aの一部の上にそれぞれ設けられる。さらに、図9Aにおいて、トランジスタの酸化物半導体層403aの上面の一部上面に導電層405a及び導電層406aが設けられていない部分は、酸化物絶縁層407aに接する。また、酸化物絶縁層407aの上部には、保護絶縁層409aが設けられる。図9Bに示すトランジスタは、ボトムゲート構造の一つであるチャネル保護型チャネルストップ型ともいうトランジスタであり、逆スタガ型トランジスタともいう。図9Bに示すトランジスタは、ゲート電極としての機能を含む導電層401bと、ゲート絶縁層としての機能を含む絶縁層402bと、チャネル形成層としての機能を含む酸化物半導体層403bと、チャネル保護層としての機能を含む絶縁層427と、ソース電極又はドレイン電極としての機能を含む導電層405b及び導電層406bと、を有する。導電層401bは、基板400bの上に設けられ、絶縁層402bは、導電層401bの上に設けられ、酸化物半導体層403bは、絶縁層402bを介して導電層401bの上に設けられ、絶縁層427は、絶縁層402b及び酸化物半導体層403bを介して導電層401bの上に設けられ、導電層405b及び導電層406bは、絶縁層427を介して酸化物半導体層403bの一部の上にそれぞれ設けられる。また、導電層401bを酸化物半導体層403bの全てと重なる構造にすることもできる。導電層401bを酸化物半導体層403bの全てと重なる構造にすることにより、酸化物半導体層403bへの光の入射を抑制することができる。また、これに限定されず、導電層401bを酸化物半導体層403bの一部と重なる構造にすることもできる。さらに、図9Bにおいて、トランジスタの上部は、保護絶縁層409bに接する。図9Cに示すトランジスタは、ボトムゲート構造のトランジスタの一つである。図9Cに示すトランジスタは、ゲート電極としての機能を含む導電層401cと、ゲート絶縁層としての機能を含む絶縁層402cと、チャネル形成層としての機能を含む酸化物半導体層403cと、ソース電極又はドレイン電極としての機能を含む導電層405c及び導電層406cと、を有する。導電層401cは、基板400cの上に設けられ、絶縁層402cは、導電層401cの上に設けられ、導電層405c及び導電層406cは、絶縁層402cの一部の上に設けられ、酸化物半導体層403cは、絶縁層402c、導電層405c、及び導電層406cを介して導電層401cの上に設けられる。また、導電層401cを酸化物半導体層403cの全てと重なる構造にすることもできる。導電層401cを酸化物半導体層403cの全てと重なる構造にすることにより、酸化物半導体層403cへの光の入射を抑制することができる。また、これに限定されず、導電層401cを酸化物半導体層403cの一部と重なる構造にすることもできる。さらに、図9Cにおいて、トランジスタにおける酸化物半導体層403cの上面及び側面は、酸化物絶縁層407cに接する。また、酸化物絶縁層407cの上部には、保護絶縁層409cが設けられる。図9Dに示すトランジスタは、トップゲート構造のトランジスタの一つである。図9Dに示すトランジスタは、ゲート電極としての機能を含む導電層401dと、ゲート絶縁層としての機能を含む絶縁層402dと、チャネル形成層としての機能を含む酸化物半導体層403dと、ソース電極又はドレイン電極としての機能を含む導電層405d及び導電層406dと、を有する。酸化物半導体層403dは、絶縁層447を介して基板400dの上に設けられ、導電層405d及び導電層406dは、それぞれ酸化物半導体層403dの一部の上に設けられ、絶縁層402dは、酸化物半導体層403d、導電層405d、及び導電層406dの上に設けられ、導電層401dは、絶縁層402dを介して酸化物半導体層403dの上に設けられる。さらに、図9A乃至図9Dに示すトランジスタの各構成要素について以下に説明する。基板400a乃至基板400dとしては、例えばバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。また、基板400a乃至基板400dとして、セラミック基板、石英基板、又はサファイア基板などの絶縁体でなる基板を用いることもできる。また、基板400a乃至基板400dとして、結晶化ガラス基板を用いることもできる。また、基板400a乃至基板400dとして、プラスチック基板を用いることもできる。また、基板400a乃至基板400dとして、シリコンなどの半導体基板を用いることもできる。絶縁層447は、基板400dからの不純物元素の拡散を防止する下地層としての機能を有する。絶縁層447としては、例えば窒化シリコン層、酸化シリコン層、窒化酸化シリコン層、酸化窒化シリコン層、酸化アルミニウム層、又は酸化窒化アルミニウム層を用いることができる。また、絶縁層447に適用可能な材料の層の積層により絶縁層447を構成することもできる。また、絶縁層447として、遮光性を有する材料の層と、上記絶縁層447に適用可能な材料の層との積層を用いることもできる。また、遮光性を有する材料の層を用いて絶縁層447を構成することにより、酸化物半導体層403dへの光の入射を抑制することができる。なお、図9A乃至図9Cに示すトランジスタにおいて、図9Dに示すトランジスタと同様に、基板とゲート電極としての機能を含む導電層の間に絶縁層を設けてもよい。導電層401a乃至導電層401dとしては、例えばモリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、若しくはスカンジウムなどの金属材料、又はこれらを主成分とする合金材料の層を用いることができる。また、導電層401a乃至導電層401dの形成に適用可能な材料の層の積層により、導電層401a乃至導電層401dを構成することもできる。絶縁層402a乃至絶縁層402dとしては、例えば酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、酸化アルミニウム層、窒化アルミニウム層、酸化窒化アルミニウム層、窒化酸化アルミニウム層、又は酸化ハフニウム層を用いることができる。また、絶縁層402a乃至絶縁層402dに適用可能な材料の層の積層により絶縁層402a乃至絶縁層402dを構成することもできる。絶縁層402a乃至絶縁層402dに適用可能な材料の層は、例えばプラズマCVD法又はスパッタリング法などを用いて形成される。例えば、プラズマCVD法により窒化シリコン層を形成し、プラズマCVD法により窒化シリコン層の上に酸化シリコン層を形成することにより絶縁層402a乃至絶縁層402dを構成することができる。酸化物半導体層403a乃至酸化物半導体層403dに適用可能な酸化物半導体としては、例えば四元系金属酸化物、三元系金属酸化物、又は二元系金属酸化物などが挙げられる。四元系金属酸化物としては、例えばIn-Sn-Ga-Zn-O系金属酸化物などが挙げられる。三元系金属酸化物としては、例えばIn-Ga-Zn-O系金属酸化物、In-Sn-Zn-O系金属酸化物、In-Al-Zn-O系金属酸化物、Sn-Ga-Zn-O系金属酸化物、Al-Ga-Zn-O系金属酸化物、又はSn-Al-Zn-O系金属酸化物などが挙げられる。二元系金属酸化物としては、In-Zn-O系金属酸化物、Sn-Zn-O系金属酸化物、Al-Zn-O系金属酸化物、Zn-Mg-O系金属酸化物、Sn-Mg-O系金属酸化物、In-Mg-O系金属酸化物、又はIn-Sn-O系金属酸化物などが挙げられる。また、酸化物半導体としては、In-O系金属酸化物、Sn-O系金属酸化物、又はZn-O系金属酸化物などが挙げられる。また、上記酸化物半導体としては、上記酸化物半導体として適用可能な金属酸化物にSiO2を含む酸化物を用いることもできる。また、例えばIn-Ga-Zn-O系金属酸化物とは、少なくともInとGaとZnを含む酸化物であり、その組成比に特に制限はない。また、In-Ga-Zn-O系金属酸化物にInとGaとZn以外の元素が含まれていてもよい。また、酸化物半導体層403a乃至酸化物半導体層403dに適用可能な酸化物半導体としては、InMO3ZnOmmは0より大きい数で表記される金属酸化物も挙げられる。ここで、Mは、Ga、Al、Mn及びCoから選ばれた一つ又は複数の金属元素を示す。Mとしては、例えばGa、Ga及びAl、Ga及びMn、又はGa及びCoなどがある。導電層405a乃至導電層405d及び導電層406a乃至導電層406dとしては、例えばアルミニウム、クロム、銅、タンタル、チタン、モリブデン、若しくはタングステンなどの金属材料、又はこれらの金属材料を主成分とする合金材料の層を用いることができる。また、導電層405a乃至導電層405d、及び導電層406a乃至導電層406dに適用可能な材料の層の積層により導電層405a乃至導電層405d、及び導電層406a乃至導電層406dのそれぞれを構成することができる。例えば、アルミニウム又は銅の金属層と、チタン、モリブデン、又はタングステンなどの高融点金属層との積層により導電層405a乃至導電層405d及び導電層406a乃至導電層406dを構成することができる。また、複数の高融点金属層の間にアルミニウム又は銅の金属層が設けられた積層により導電層405a乃至導電層405d、及び導電層406a乃至導電層406dを構成することもできる。また、ヒロックやウィスカーの発生を防止する元素Si、Nd、Scなどが添加されているアルミニウム層を用いて導電層405a乃至導電層405d、及び導電層406a乃至導電層406dを構成することにより、耐熱性を向上させることができる。また、導電層405a乃至導電層405d及び導電層406a乃至導電層406dとして、導電性の金属酸化物を含む層を用いることもできる。導電性の金属酸化物としては、例えば酸化インジウムIn2O3、酸化スズSnO2、酸化亜鉛ZnO、酸化インジウム酸化スズ合金In2O3―SnO2、ITOと略記する、若しくは酸化インジウム酸化亜鉛合金In2O3―ZnO、又はこれらの金属酸化物に酸化シリコンを含むものを用いることができる。さらに、導電層405a乃至導電層405d及び導電層406a乃至導電層406dの形成に用いられる材料を用いて他の配線を形成してもよい。絶縁層427としては、例えば絶縁層447に適用可能な材料の層を用いることができる。また、絶縁層427に適用可能な材料の層の積層により絶縁層427を構成することもできる。酸化物絶縁層407a及び酸化物絶縁層407cとしては、酸化物絶縁層を用いることができ、例えば酸化シリコン層などを用いることができる。また、酸化物絶縁層407a及び酸化物絶縁層407cに適用可能な材料の層の積層により酸化物絶縁層407a及び酸化物絶縁層407cを構成することもできる。保護絶縁層409a乃至保護絶縁層409cとしては、例えば無機絶縁層を用いることができ、例えば窒化シリコン層、窒化アルミニウム層、窒化酸化シリコン層、又は窒化酸化アルミニウム層などを用いることができる。また、保護絶縁層409a乃至保護絶縁層409cに適用可能な材料の層の積層により保護絶縁層409a乃至保護絶縁層409cを構成することもできる。なお、本実施の形態のトランジスタに起因する表面凹凸を低減するために、トランジスタの上酸化物絶縁層又は保護絶縁層を有する場合には酸化物絶縁層又は保護絶縁層を介してトランジスタの上に平坦化絶縁層を有する構成にすることもできる。平坦化絶縁層としては、ポリイミド、アクリル、ベンゾシクロブテン、などの有機材料の層を用いることができる。また平坦化絶縁層としては、低誘電率材料low-k材料ともいうの層を用いることもできる。また、平坦化絶縁層に適用可能な材料の層の積層により平坦化絶縁層を構成することもできる。さらに、上記実施の形態に示す入力回路又は入出力装置に適用可能な酸化物半導体層を有するトランジスタの作製方法の一例として、図9Aに示すトランジスタの作製方法の一例について、図10A、図10B、図10C、図11A及び図11Bを用いて説明する。図10A乃至図10C並びに図11A及び図11Bは、図9Aに示すトランジスタの作製方法の一例を示す断面模式図である。まず、基板400aを準備し、基板400aの上に第1の導電膜を形成する。なお、基板400aの一例としてガラス基板を用いる。また、第1の導電膜としては、例えばモリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、若しくはスカンジウムなどの金属材料、又はこれらを主成分とする合金材料の膜を用いることができる。また、第1の導電膜に適用可能な材料の膜の積層膜により、第1の導電膜を構成することもできる。次に、第1のフォトリソグラフィ工程により第1の導電膜の上に第1のレジストマスクを形成し、第1のレジストマスクを用いて選択的に第1の導電膜のエッチングを行うことにより導電層401aを形成し、第1のレジストマスクを除去する。なお、本実施の形態において、インクジェット法を用いてレジストマスクを形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。また、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するために、多階調マスクによって形成されたレジストマスクを用いてエッチングを行ってもよい。多階調マスクは、透過した光が複数の強度となる露光マスクである。多階調マスクを用いて形成したレジストマスクは複数の膜厚を有する形状となり、エッチングを行うことでさらに形状を変形させることができるため、異なるパターンに加工する複数のエッチング工程に用いることができる。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジストマスクを形成することができる。よって、露光マスク数を削減することができ、対応するフォトリソグラフィ工程も削減できるため、製造工程を簡略にすることができる。次に、導電層401aの上に絶縁層402aを形成する。例えば、高密度プラズマCVD法を用いて絶縁層402aを形成することができる。例えばμ波例えば、周波数2.45GHzのμ波を用いた高密度プラズマCVDは、緻密で絶縁耐圧の高い高品質な絶縁層を形成できるため、好ましい。高密度プラズマCVDを用いて形成した高品質な絶縁層と酸化物半導体層が接することにより、界面準位が低減し、界面特性を良好にすることができる。また、スパッタリング法やプラズマCVD法など、他の方法を用いて絶縁層402aを形成することもできる。また、絶縁層402aの形成後に熱処理を行ってもよい。該熱処理を行うことにより絶縁層402aの質、酸化物半導体との界面特性を改質させることができる。次に、絶縁層402aの上に膜厚2nm以上200nm以下、好ましくは5nm以上30nm以下の酸化物半導体膜530を形成する。例えば、スパッタリング法を用いて酸化物半導体膜530を形成することができる。なお、酸化物半導体膜530を形成する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、絶縁層402aの表面に付着している粉状物質パーティクル、ごみともいうを除去することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、アルゴン雰囲気下で基板側にRF電源を用いて電圧を印加し、基板近傍にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いてもよい。例えば、酸化物半導体層403aに適用可能な酸化物半導体材料を用いて酸化物半導体膜530を形成することができる。本実施の形態では、一例としてIn-Ga-Zn-O系酸化物ターゲットを用いてスパッタリング法により酸化物半導体膜530を形成する。この段階での断面模式図が図10Aに相当する。また、希ガス代表的にはアルゴン雰囲気下、酸素雰囲気下、又は希ガスと酸素の混合雰囲気下において、スパッタリング法により酸化物半導体膜530を形成することもできる。スパッタリング法を用いて酸化物半導体膜530を作製するためのターゲットとしては、例えば、In2O3:Ga2O3:ZnO=1:1:1[mol数比]の組成比である酸化物ターゲットを用いることができる。また、上記に示すターゲットに限定されず、例えば、In2O3:Ga2O3:ZnO=1:1:2[mol数比]の組成比である酸化物ターゲットを用いてもよい。また、作製される酸化物ターゲットの全体の体積に対して全体の体積から空隙などが占める空間を除いた部分の体積の割合充填率ともいうは、90以上100以下、好ましくは95以上99.9以下である。充填率の高い金属酸化物ターゲットを用いることにより形成した酸化物半導体膜は、緻密な膜となる。なお、酸化物半導体膜530を形成する際に用いるスパッタリングガスとしては、例えば水素、水、水酸基、又は水素化物などの不純物が除去された高純度ガスを用いることが好ましい。また、酸化物半導体膜530を形成する前に、スパッタリング装置の予備加熱室で導電層401aが形成された基板400a、又は導電層401a及び絶縁層402aが形成された基板400aを加熱し、基板400aに吸着した水素、水分などの不純物を脱離し排気することが好ましい。上記予備加熱室での加熱処理により、絶縁層402a及び酸化物半導体膜530への水素、水酸基、及び水分の侵入を抑制することができる。また、予備加熱室に設ける排気手段としては、例えばクライオポンプを用いることが好ましい。また、上記予備加熱室での加熱処理は省略することもできる。また、酸化物絶縁層407aの成膜前に、導電層405a及び導電層406aまで形成した基板400aにも同様に上記予備加熱室での加熱処理を行ってもよい。また、スパッタリング法を用いて酸化物半導体膜530を形成する場合、減圧状態に保持された成膜室内に基板400aを保持し、基板400aの温度を100°C以上600°C以下、好ましくは200°C以上400°C以下とする。基板400aの温度を高めることにより、形成する酸化物半導体膜530に含まれる不純物濃度を低減することができる。また、スパッタリングによる酸化物半導体膜530の損傷が軽減する。そして、成膜室内の残留水分を除去しつつ水素及び水分が除去されたスパッタリングガスを導入し、上記ターゲットを用いて絶縁層402aの上に酸化物半導体膜530を成膜する。なお、本実施の形態において、スパッタリングを行う際の成膜室内の残留水分を除去する手段としては、例えば吸着型の真空ポンプなどを用いることができる。吸着型の真空ポンプとしては、例えばクライオポンプ、イオンポンプ、又はチタンサブリメーションポンプなどを用いることができる。例えばクライオポンプを用いることにより、例えば水素原子及び炭素原子のいずれか一つ又は複数を含む化合物などを排気することができ、成膜室で形成される膜に含まれる不純物の濃度を低減することができる。また、本実施の形態において、スパッタリングを行う際の成膜室内の残留水分を除去する手段として、コールドトラップを設けられたターボポンプを用いることもできる。成膜条件の一例としては、基板とターゲットの間との距離を100mm、圧力0.6Pa、直流DC電源0.5kW、酸素酸素流量比率100雰囲気下の条件が適用される。なお、パルス直流電源を用いると、成膜時に発生する粉状物質が軽減でき、膜厚分布も均一となる。次に、第2のフォトリソグラフィ工程により酸化物半導体膜530の上に第2のレジストマスクを形成し、第2のレジストマスクを用いて選択的に酸化物半導体膜530のエッチングを行うことにより、酸化物半導体膜530を島状の酸化物半導体層に加工し、第2のレジストマスクを除去する。なお、絶縁層402aにコンタクトホールを形成する場合、酸化物半導体膜530を島状の酸化物半導体層に加工する際に該コンタクトホールを形成することもできる。例えば、ドライエッチング、ウェットエッチング、又はドライエッチング及びウェットエッチングの両方を用いて酸化物半導体膜530のエッチングを行うことができる。ウェットエッチングに用いるエッチング液としては、例えば燐酸と酢酸と硝酸を混ぜた溶液などを用いることができる。また、エッチング液としてITO07N関東化学社製を用いてもよい。次に、酸化物半導体層に加熱処理を行う。上記加熱処理によって酸化物半導体層の脱水化又は脱水素化を行うことができる。上記加熱処理の温度は、400°C以上750°C以下、又は400°C以上基板の歪み点未満とする。ここでは、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下450°Cにおいて1時間の加熱処理を行った後、大気に触れることなく、酸化物半導体層への水や水素の再混入を防ぎ、酸化物半導体層403aを得る図10B参照。なお、加熱処理装置は、電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導又は熱輻射により被処理物を加熱する装置を備えていてもよい。加熱処理装置としては、例えばGRTAGasRapidThermalAnneal装置又はLRTALampRapidThermalAnneal装置などのRTARapidThermalAnneal装置を用いることができる。LRTA装置は、例えばハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、又は高圧水銀ランプなどのランプから発する光電磁波の輻射により、被処理物を加熱する装置である。また、GRTA装置は、高温のガスを用いて加熱処理を行う装置である。高温のガスとしては、例えばアルゴンなどの希ガス、又は窒素のような、加熱処理によって被処理物と反応しない不活性気体を用いることができる。例えば、上記加熱処理として、650°C~700°Cに加熱した不活性ガス中に基板を移動させて入れ、数分間加熱した後、基板を移動させて加熱した不活性ガス中から出す方式のGRTAを行ってもよい。なお、上記加熱処理装置による加熱処理において、窒素、又はヘリウム、ネオン、アルゴンなどの希ガスに、水、水素などが含まれないことが好ましい。また、加熱処理装置に導入する窒素、又はヘリウム、ネオン、若しくはアルゴンなどの希ガスの純度を、6N99.9999以上、好ましくは7N99.99999以上、すなわち不純物濃度を1ppm以下、好ましくは0.1ppm以下とすることが好ましい。また、上記加熱処理装置による加熱処理で酸化物半導体層を加熱した後、該加熱処理を行った炉と同じ炉に高純度の酸素ガス、高純度のN2Oガス、又は超乾燥エア露点が-40°C以下、好ましくは-60°C以下の雰囲気を導入してもよい。このとき、酸素ガス又はN2Oガスは、水、水素などを含まないことが好ましい。また、加熱処理装置に導入する酸素ガス又はN2Oガスの純度を、6N以上、好ましくは7N以上、すなわち、酸素ガス又はN2Oガス中の不純物濃度を1ppm以下、好ましくは0.1ppm以下とすることが好ましい。酸素ガス又はN2Oガスの作用により、脱水化又は脱水素化処理による不純物の排除工程によって同時に減少してしまった酸素を供給することによって、酸化物半導体層403aを高純度化させる。また、島状の酸化物半導体層に加工する前の酸化物半導体膜530に上記加熱処理装置による加熱処理を行うこともできる。その場合には、上記加熱処理装置による加熱処理後に加熱処理装置から基板400aを取り出し、島状の酸化物半導体層に加工する。また、上記以外にも、酸化物半導体層形成後であれば、酸化物半導体層403aの上に導電層405a及び導電層406aを形成した後、又は導電層405a及び導電層406aの上に酸化物絶縁層407aを形成した後に上記加熱処理装置による加熱処理を行ってもよい。また、絶縁層402aにコンタクトホールを形成する場合、上記加熱処理装置による加熱処理を行う前にコンタクトホールを形成してもよい。また、酸化物半導体膜を2回に分けて成膜し、2回に分けて加熱処理を行うことで、下地部材の材料が、酸化物、窒化物、金属など材料を問わず、膜厚の厚い結晶領域単結晶領域、すなわち、膜表面に対して垂直にc軸配向した結晶領域を有する膜を用いて酸化物半導体層を形成してもよい。例えば、膜厚が3nm以上15nm以下の第1の酸化物半導体膜を成膜し、さらに、窒素、酸素、希ガス、又は乾燥エアの雰囲気下で450°C以上850°C以下、好ましくは550°C以上750°C以下の加熱処理を行い、表面を含む領域に結晶領域板状結晶を含むを有する第1の酸化物半導体膜を形成する。そして、第1の酸化物半導体膜よりも厚い第2の酸化物半導体膜を形成する。さらに、450°C以上850°C以下、好ましくは600°C以上700°C以下の加熱処理を行い、第1の酸化物半導体膜を結晶成長の種として、第1の酸化物半導体膜から第2の酸化物半導体膜にかけて上方に向かって結晶成長させ、第2の酸化物半導体膜の全体を結晶化させる。その結果、膜厚の厚い結晶領域を有する酸化物半導体膜を用いて酸化物半導体層403aを形成することができる。次に、絶縁層402a及び酸化物半導体層403aの上に第2の導電膜を形成する。第2の導電膜としては、例えばアルミニウム、クロム、銅、タンタル、チタン、モリブデン、若しくはタングステンなどの金属材料、又はこれらの金属材料を主成分とする合金材料の膜を用いることができる。また、第2の導電膜に適用可能な膜の積層膜により第2の導電膜を形成することができる。次に、第3のフォトリソグラフィ工程により第2の導電膜の上に第3のレジストマスクを形成し、第3のレジストマスクを用いて選択的にエッチングを行って導電層405a及び導電層406aを形成した後、第3のレジストマスクを除去する図10C参照。なお、導電層405a及び導電層406aを形成する際に、第2の導電膜を用いて他の配線を形成することもできる。また、第3のレジストマスク形成時の露光として、紫外線やKrFレーザ光やArFレーザ光を用いることが好ましい。酸化物半導体層403aの上で隣り合う導電層405aの下端部と導電層406aの下端部との間隔幅により、後に形成されるトランジスタのチャネル長Lが決定される。なお、第3のレジストマスクの形成の際にチャネル長L=25nm未満の露光を行う場合には、数nm~数10nmと極めて波長が短い超紫外線ExtremeUltravioletを用いて露光を行うとよい。超紫外線による露光は、解像度が高く焦点深度も大きい。従って、後に形成されるトランジスタのチャネル長Lを10nm以上1000nm以下とすることも可能であり、該露光を用いて形成されたトランジスタを用いることにより、回路の動作速度を速くすることでき、さらに該トランジスタのオフ電流は、極めて少ないため、消費電力を低減することもできる。なお、第2の導電膜のエッチングを行う場合、エッチングによる酸化物半導体層403aの分断を抑制するために、エッチング条件を最適化することが好ましい。しかしながら、第2の導電膜のみエッチングが行われ、酸化物半導体層403aは、全くエッチングが行われないという条件を得ることは難しく、第2の導電膜のエッチングの際に酸化物半導体層403aは一部のみエッチングが行われ、溝部凹部を有する酸化物半導体層403aとなることもある。本実施の形態では、第2の導電膜の一例としてチタン膜を用い、酸化物半導体層403aの一例としてIn-Ga-Zn-O系酸化物半導体を用いるため、エッチャントとしてアンモニア過水アンモニア、水、過酸化水素水の混合液を用いる。次に、酸化物半導体層403a、導電層405a、及び導電層406aの上に酸化物絶縁層407aを形成する。このとき、酸化物絶縁層407aは、酸化物半導体層403aの上面の一部に接する。酸化物絶縁層407aは、少なくとも1nm以上の膜厚とし、スパッタリング法など、酸化物絶縁層407aに水又は水素などの不純物が混入しない方法を適宜用いて形成することができる。酸化物絶縁層407aに水素が混入すると、該水素の酸化物半導体層への侵入又は該水素による酸化物半導体層中の酸素の引き抜きにより、酸化物半導体層のバックチャネルが低抵抗化N型化し、寄生チャネルが形成されるおそれがある。よって、酸化物絶縁層407aができるだけ水素を含まない層になるように、酸化物絶縁層407aの作製方法として水素を用いない方法を用いることは重要である。本実施の形態では、酸化物絶縁層407aの一例として、スパッタリング法を用いて膜厚200nmの酸化シリコン膜を形成する。成膜時の基板温度は、室温以上300°C以下とすればよく、本実施の形態では一例として100°Cとする。酸化シリコン膜のスパッタリング法による成膜は、希ガス代表的にはアルゴン雰囲気下、酸素雰囲気下、又は希ガスと酸素の混合雰囲気下において行うことができる。また、酸化物絶縁層407aを形成するためのターゲットとしては、例えば酸化シリコンターゲット又はシリコンターゲットなどを用いることができる。例えば、シリコンターゲットを用いて、酸素を含む雰囲気下でスパッタリング法により酸化シリコン膜を形成することができる。また、酸化物絶縁層407aを形成する際に用いるスパッタリングガスとしては、例えば水素、水、水酸基、又は水素化物などの不純物が除去された高純度ガスを用いることが好ましい。また、酸化物絶縁層407aを形成する前にN2O、N2、又はArなどのガスを用いたプラズマ処理を行い、露出している酸化物半導体層403aの表面に付着した吸着水などを除去してもよい。プラズマ処理を行った場合、大気に触れることなく、酸化物半導体層403aの上面の一部に接する酸化物絶縁層407aを形成することが好ましい。さらに、不活性ガス雰囲気下、又は酸素ガス雰囲気下で第2の加熱処理好ましくは200°C以上400°C以下、例えば250°C以上350°C以下を行うこともできる。例えば、第2の加熱処理として、窒素雰囲気下で250°C、1時間の加熱処理を行う。第2の加熱処理を行うと、酸化物半導体層403aの上面の一部が酸化物絶縁層407aと接した状態で加熱される。以上の工程を経ることによって、水素、水分、水酸基、又は水素化物水素化合物ともいうなどの不純物を酸化物半導体層から意図的に排除し、且つ酸素を酸化物半導体層に供給することができる。よって、酸化物半導体層は高純度化する。以上の工程でトランジスタが形成される図11A参照。また、酸化物絶縁層407aとして欠陥を多く含む酸化シリコン層を用いると、酸化シリコン層形成後の加熱処理によって酸化物半導体層403a中に含まれる水素、水分、水酸基、又は水素化物などの不純物を酸化物絶縁層407aに拡散させ、酸化物半導体層403a中に含まれる該不純物をより低減させる効果を奏する。酸化物絶縁層407aの上にさらに保護絶縁層409aを形成してもよい。例えば、RFスパッタリング法を用いて窒化シリコン膜を形成する。RFスパッタリング法は、量産性がよいため、保護絶縁層409aの成膜方法として好ましい。本実施の形態では、一例として窒化シリコン膜を形成することにより保護絶縁層409aを形成する図11B参照。本実施の形態では、酸化物絶縁層407aまで形成された基板400aを100°C~400°Cの温度に加熱し、水素及び水分が除去された高純度窒素を含むスパッタリングガスを導入し、シリコン半導体のターゲットを用いて窒化シリコン膜を形成することで保護絶縁層409aを形成する。この場合においても、酸化物絶縁層407aと同様に、処理室内の残留水分を除去しつつ保護絶縁層409aを成膜することが好ましい。保護絶縁層409aの形成後、さらに大気中、100°C以上200°C以下、1時間以上30時間以下での加熱処理を行ってもよい。この加熱処理は一定の加熱温度を保持して加熱してもよいし、室温から、100°C以上200°Cの加熱温度への昇温と、加熱温度から室温までの降温を複数回くりかえして行ってもよい。以上が図9Aに示すトランジスタの作製方法の一例である。なお、図9Aに示すトランジスタの作製方法の一例を示したが、これに限定されず、例えば図9B乃至図9Dに示す各構成要素において、名称が図9Aに示す各構成要素と同じであり且つ機能の少なくとも一部が図9Aに示す各構成要素と同じであれば、図9Aに示すトランジスタの作製方法の一例の説明を適宜援用することができる。以上のように、上記実施の形態に示す入力回路又は入出力装置に適用可能な酸化物半導体層を有するトランジスタは、チャネル形成層として酸化物半導体層を有するトランジスタであり、トランジスタに用いられる酸化物半導体層は、熱処理により高純度化させることによりI型又は実質的にI型となった酸化物半導体層である。また、高純度化された酸化物半導体層は、キャリアの数が極めて少なくゼロに近い、キャリア濃度は1×1014/cm3未満、好ましくは1×1012/cm3未満、さらに好ましくは1×1011/cm3未満である。よって、チャネル幅1μmあたりのオフ電流を10aA1×10-17A以下にすること、さらには、チャネル幅1μmあたりのオフ電流を1aA1×10-18A以下、さらにはチャネル幅1μmあたりのオフ電流を10zA1×10-20A以下、1zA1×10-21A以下にすることができる。また、例えば上記トランジスタを上記実施の形態の入出力装置における表示回路に用いることにより、静止画表示のときの画像データに基づく画像の保持時間を長くすることができるため、入出力装置の消費電力を低減することができる。また、例えば上記トランジスタを用いることにより、選択信号出力回路、リセット信号出力回路、及び光検出回路を同一工程で形成することもできるため、入出力装置の製造コストを低減することができる。また、例えば上記トランジスタを用いることにより、走査信号出力回路、画像信号出力回路、選択信号出力回路、リセット信号出力回路、表示回路、及び光検出回路を同一工程で形成することもできるため、入出力装置の製造コストを低減することができる。実施の形態8本実施の形態では、上記実施の形態における入出力装置を備えた電子機器について説明する。本実施の形態の電子機器の構成例について、図12A、図12B、図12C、図12D、図12E、及び図12Fを用いて説明する。図12A乃至図12Fは、本実施の形態の電子機器の構成例を示す図である。図12Aに示す電子機器は、携帯型情報通信端末である。図12Aに示す携帯型情報通信端末は、少なくとも入出力部1001を有する。また、図12Aに示す携帯型情報通信端末は、例えば入出力部1001に操作部1002を設けることで携帯型電話機として利用することができる。例えば、入出力部1001の操作部1002となる部分において、リセット信号及び選択信号を出力し、光データ電圧を出力させることにより、光検出を行い、その他の入出力部1001の部分において、リセット信号及び選択信号の出力を停止し、光検出を行わないようにすることにより、消費電力を低減することができる。また、メモ帳の代わりとしての利用やハンディスキャナーとして図12Aに示す携帯型情報通信端末を利用することもできる。図12Bに示す電子機器は、例えばカーナビゲーションを含む情報案内端末である。図12Bに示す情報案内端末は、少なくとも入出力部1101を有し、さらに図12Bに示す情報案内端末を操作ボタン1102及び外部入力端子1103を有する構成にすることもできる。上記実施の形態の入出力装置を入出力部1101に搭載することにより、光により入出力部1101に情報を入力することができる。例えば指などにより入出力部1101に影を作ると、影の部分の入出力部1101に入射する光の照度は変化する。この変化を読み取ることにより入出力装置に情報を入力することができる。図12Cに示す電子機器は、ノート型パーソナルコンピュータである。図12Cに示すノート型パーソナルコンピュータは、筐体1201と、入出力部1202と、スピーカ1203と、LEDランプ1204と、ポインティングデバイス1205と、接続端子1206と、キーボード1207と、を有する。上記実施の形態の入出力装置は、入出力部1202に搭載される。上記実施の形態の入出力装置を入出力部1202に搭載することにより、例えば入出力部1202に直接文字を書くように入力動作を行うことができる。また、上記実施の形態の入出力装置を入出力部1202に搭載することにより、キーボード1207の代わりとなる入力部を入出力部1202に設けることもできる。図12Dに示す電子機器は、携帯型遊技機である。図12Dに示す携帯型遊技機は、入出力部1301と、入出力部1302と、スピーカ1303と、接続端子1304と、LEDランプ1305と、マイクロフォン1306と、記録媒体読込部1307と、操作ボタン1308と、センサ1309と、を有する。上記実施の形態の入出力装置は、入出力部1301及び入出力部1302、又は入出力部1301若しくは入出力部1302に搭載される。上記実施の形態の入出力装置を入出力部1301に搭載することにより、光により入出力部1301に情報を入力することができる。図12Eに示す電子機器は、電子書籍である。図12Eに示す電子書籍は、少なくとも筐体1401と、筐体1403と、入出力部1405と、入出力部1407と、軸部1411と、を有する。筐体1401及び筐体1403は、軸部1411により接続され、図12Eに示す電子書籍は、軸部1411を軸として開閉動作を行うことができる。このような構成により、紙の書籍のような動作を行うことができる。また、入出力部1405は、筐体1401に組み込まれ、入出力部1407は、筐体1403に組み込まれる。また、入出力部1405及び入出力部1407の構成を互いに異なる画像を出力する構成としてもよく、例えば両方の入出力部で一続きの画像を表示する構成としてもよい。入出力部1405及び入出力部1407を異なる画像を表示する構成にすることにより、例えば右側の入出力部図12Eでは入出力部1405に文章画像を表示し、左側の入出力部図12Eでは入出力部1407に画像を表示することができる。また、図12Eに示す電子書籍は、筐体1401又は筐体1403に操作部などを備えてもよい。例えば、図12Eに示す電子書籍の構成を電源ボタン1421と、操作キー1423と、スピーカ1425と、を有する構成にすることもできる。図12Eに示す電子書籍は、操作キー1423を用いることにより、複数の頁がある画像の頁を送ることができる。また、図12Eに示す電子書籍の入出力部1405及び入出力部1407、又は入出力部1405又は入出力部1407にキーボードやポインティングデバイスなどを設けた構成としてもよい。また、図12Eに示す電子書籍の筐体1401及び筐体1403の裏面や側面に、外部接続用端子イヤホン端子、USB端子、又はACアダプタ又はUSBケーブルなどの各種ケーブルと接続可能な端子など、記録媒体挿入部などを設けてもよい。さらに、図12Eに示す電子書籍に電子辞書としての機能を持たせてもよい。また、上記実施の形態の入出力装置は、入出力部1405及び入出力部1407、又は入出力部1405若しくは入出力部1407に搭載することができる。上記実施の形態の入出力装置を入出力部1405及び入出力部1407、又は入出力部1405若しくは入出力部1407に搭載することにより、光により入出力部1405及び入出力部1407、又は入出力部1405若しくは入出力部1407に情報を入力することができる。また、図12Eに示す電子書籍を無線通信でデータを送受信できる構成としてもよい。これにより、電子書籍サーバから所望の書籍データなどを購入し、ダウンロードする機能を付加させることができる。図12Fに示す電子機器は、ディスプレイである。図12Fに示すディスプレイは、筐体1501と、入出力部1502と、スピーカ1503と、LEDランプ1504と、操作ボタン1505と、接続端子1506と、センサ1507と、マイクロフォン1508と、支持台1509と、を有する。上記実施の形態の入出力装置は、入出力部1502に搭載される。上記実施の形態の入出力装置を入出力部1502に搭載することにより、光により入出力部1502に情報を入力することができる。また、本実施の形態の電子機器は、太陽電池セルと、太陽電池セルから出力される電圧を充電する蓄電装置と、該蓄電装置に充電された電圧を各回路に必要な電圧に変換する直流変換回路と、を用いて構成される電源回路を有する構成にしてもよい。上記実施の形態の入出力装置は、消費電力が低いため、該構成にすることにより外部電源が不要となるため、外部電源が無い場所であっても、該電子機器を長時間使用することができる。上記実施の形態に示す入出力装置を電子機器の入出力部に搭載することにより消費電力の低い電子機器を提供することができる。