交流電流発生回路に接続するための第1および第2端子を有し、前記交流電流発生回路が発生した電流を整流する整流回路であって、第1および第2キャパシタと、各々が複数の直列接続されたPMOSPositivechannelMetalOxideSemiconductorトランジスタを含む第1および第2スイッチとを備え、前記第1端子は、前記第1キャパシタの一方の端子と、前記第1スイッチにおける電流の通過および遮断を制御する制御信号を受け付ける前記第1スイッチの制御端子とに接続され、前記第2端子は、前記第2キャパシタの一方の端子と、前記第1スイッチにおいて電流が通過する一方の端子と、前記第2スイッチにおける電流の通過および遮断を制御する制御信号を受け付ける前記第2スイッチの制御端子とに接続され、前記第1キャパシタの他方の端子と、前記第1スイッチにおいて電流が通過する他方の端子と、前記第2スイッチにおいて電流が通過する一方の端子とが接続され、前記第2キャパシタの他方の端子と、前記第2スイッチにおいて電流が通過する他方の端子とが接続され、前記第1スイッチは、前記第1端子の電位が負電位であり、かつ前記第2端子の電位が正電位の場合に電流を通過させ、前記第1端子の電位が正電位であり、かつ前記第2端子の電位が負電位の場合に電流を遮断し、前記第2スイッチは、前記第1端子の電位が負電位であり、かつ前記第2端子の電位が正電位の場合に電流を遮断し、前記第1端子の電位が正電位であり、かつ前記第2端子の電位が負電位の場合に電流を通過させる整流回路。前記第1スイッチは、直列接続された第1および第2PMOSトランジスタを含み、前記第1PMOSトランジスタのゲートは、前記第1端子に接続され、前記第1PMOSトランジスタのソースおよびドレインのうち前記第2PMOSトランジスタに直列接続されていない側の端子は、前記第1キャパシタの他方の端子に接続され、前記第2PMOSトランジスタのゲートは、前記第1キャパシタの他方の端子に接続され、前記第2PMOSトランジスタのソースおよびドレインのうち前記第1PMOSトランジスタに直列接続されていない側の端子は、前記第2端子に接続されている請求項1記載の整流回路。前記第2スイッチは、直列接続された第3および第4PMOSトランジスタを含み、前記第3PMOSトランジスタのゲートは、前記第2端子に接続され、前記第3PMOSトランジスタのソースおよびドレインのうち前記第4PMOSトランジスタに直列接続されていない側の端子は、前記第2キャパシタの他方の端子に接続され、前記第4PMOSトランジスタのゲートは、前記第2キャパシタの他方の端子に接続され、前記第4PMOSトランジスタのソースおよびドレインのうち前記第3PMOSトランジスタに直列接続されていない側の端子は、前記第1キャパシタの他方の端子に接続されている請求項1または2記載の整流回路。さらに、第3および第4キャパシタと、各々が複数の直列接続されたPMOSトランジスタを含む第3および第4スイッチとを備え、前記第1端子は、さらに、前記第3キャパシタの一方の端子と、前記第3スイッチにおける電流の通過および遮断を制御する制御信号を受け付ける前記第3スイッチの制御端子とに接続され、前記第2端子は、さらに、前記第4キャパシタの一方の端子と、前記第4スイッチにおける電流の通過および遮断を制御する制御信号を受け付ける前記第4スイッチの制御端子とに接続され、前記第3キャパシタの他方の端子と、前記第3スイッチにおいて電流が通過する一方の端子と、前記第4スイッチにおいて電流が通過する一方の端子とが接続され、前記第4キャパシタの他方の端子と、前記第4スイッチにおいて電流が通過する他方の端子とが接続され、前記第2キャパシタの他方の端子と、前記第2スイッチにおいて電流が通過する他方の端子と、前記第3スイッチにおいて電流が通過する他方の端子とが接続され、前記第3スイッチは、前記第1端子の電位が負電位であり、かつ前記第2端子の電位が正電位の場合に電流を通過させ、前記第1端子の電位が正電位であり、かつ前記第2端子の電位が負電位の場合に電流を遮断し、前記第4スイッチは、前記第1端子の電位が負電位であり、かつ前記第2端子の電位が正電位の場合に電流を遮断し、前記第1端子の電位が正電位であり、かつ前記第2端子の電位が負電位の場合に電流を通過させる請求項1~3のいずれか1項に記載の整流回路。前記第3スイッチは、直列接続された第5および第6PMOSトランジスタを含み、前記第5PMOSトランジスタのゲートは、前記第1端子に接続され、前記第5PMOSトランジスタのソースおよびドレインのうち前記第6PMOSトランジスタに直列接続されていない側の端子は、前記第3キャパシタの他方の端子に接続され、前記第6PMOSトランジスタのゲートは、前記第3キャパシタの他方の端子に接続され、前記第6PMOSトランジスタのソースおよびドレインのうち前記第5PMOSトランジスタに直列接続されていない側の端子は、前記第2キャパシタの他方の端子に接続されている請求項4記載の整流回路。前記第4スイッチは、直列接続された第7および第8PMOSトランジスタを含み、前記第7PMOSトランジスタのゲートは、前記第2端子に接続され、前記第7PMOSトランジスタのソースおよびドレインのうち前記第8PMOSトランジスタに直列接続されていない側の端子は、前記第4キャパシタの他方の端子に接続され、前記第8PMOSトランジスタのゲートは、前記第4キャパシタの他方の端子に接続され、前記第8PMOSトランジスタのソースおよびドレインのうち前記第7PMOSトランジスタに直列接続されていない側の端子は、前記第3キャパシタの他方の端子に接続されている請求項4または5記載の整流回路。しかしながら、cross-connectedbridge回路では、回路の構成上、チャージポンプを行うことができないという課題がある。一方、Dicksonチャージポンプ回路では、ショットキーダイオードを用いているため、閾値電圧による電圧効果が発生し、入力電力に対する出力電力の比を示す変換効率が低くなるという課題がある。本発明は、上述の課題を解決するためになされたものであり、変換効率が高く、かつチャージポンプを行うことが可能な整流回路を提供することを目的とする。上記目的を達成するために、本発明のある局面に係る整流回路は、交流電流発生回路に接続するための第1および第2端子を有し、前記交流電流発生回路が発生した電流を整流する整流回路であって、第1および第2キャパシタと、各々が複数の直列接続されたPMOSPositivechannelMetalOxideSemiconductorトランジスタを含む第1および第2スイッチとを備え、前記第1端子は、前記第1キャパシタの一方の端子と、前記第1スイッチにおける電流の通過および遮断を制御する制御信号を受け付ける前記第1スイッチの制御端子とに接続され、前記第2端子は、前記第2キャパシタの一方の端子と、前記第1スイッチにおいて電流が通過する一方の端子と、前記第2スイッチにおける電流の通過および遮断を制御する制御信号を受け付ける前記第2スイッチの制御端子とに接続され、前記第1キャパシタの他方の端子と、前記第1スイッチにおいて電流が通過する他方の端子と、前記第2スイッチにおいて電流が通過する一方の端子とが接続され、前記第2キャパシタの他方の端子と、前記第2スイッチにおいて電流が通過する他方の端子とが接続され、前記第1スイッチは、前記第1端子の電位が負電位であり、かつ前記第2端子の電位が正電位の場合に電流を通過させ、前記第1端子の電位が正電位であり、かつ前記第2端子の電位が負電位の場合に電流を遮断し、前記第2スイッチは、前記第1端子の電位が負電位であり、かつ前記第2端子の電位が正電位の場合に電流を遮断し、前記第1端子の電位が正電位であり、かつ前記第2端子の電位が負電位の場合に電流を通過させる。この構成によると、スイッチとして複数の直列接続されたPMOSトランジスタを用いている。このため、ダイオードスイッチを用いる場合に比べ、電圧損失が低くなる。また、第1スイッチが電流を通過させ、第2スイッチが電流を遮断する場合には、第1キャパシタに電荷が蓄積される。このため、第1キャパシタの電圧は交流電流発生回路の電圧と等しくなる。一方、第1スイッチが電流を遮断し、第2スイッチが電流を通過させる場合には、第2キャパシタの電圧は、交流電流発生回路の電圧に第1キャパシタの電圧を加算した値と等しくなる。このため、交流電流発生回路の電圧の2倍の電圧を得ることができ、チャージポンプを行うことができる。また、スイッチとして複数の直列接続されたPMOSトランジスタを用いていることにより、電流が逆向きに流れるのを防止することができる。好ましくは、前記第1スイッチは、直列接続された第1および第2PMOSトランジスタを含み、前記第1PMOSトランジスタのゲートは、前記第1端子に接続され、前記第1PMOSトランジスタのソースおよびドレインのうち前記第2PMOSトランジスタに直列接続されていない側の端子は、前記第1キャパシタの他方の端子に接続され、前記第2PMOSトランジスタのゲートは、前記第1キャパシタの他方の端子に接続され、前記第2PMOSトランジスタのソースおよびドレインのうち前記第1PMOSトランジスタに直列接続されていない側の端子は、前記第2端子に接続されている。第1キャパシタに電荷が蓄積されている場合には、第1スイッチが通過させる電流と逆向きの電流が第1スイッチに流れようとする場合がある。この構成によると、逆向きに電流が流れようとすると、第2PMOSトランジスタが電流を遮断するため、電流が逆向きに流れるのを防止することができる。さらに好ましくは、前記第2スイッチは、直列接続された第3および第4PMOSトランジスタを含み、前記第3PMOSトランジスタのゲートは、前記第2端子に接続され、前記第3PMOSトランジスタのソースおよびドレインのうち前記第4PMOSトランジスタに直列接続されていない側の端子は、前記第2キャパシタの他方の端子に接続され、前記第4PMOSトランジスタのゲートは、前記第2キャパシタの他方の端子に接続され、前記第4PMOSトランジスタのソースおよびドレインのうち前記第3PMOSトランジスタに直列接続されていない側の端子は、前記第1キャパシタの他方の端子に接続されている。第2キャパシタに電荷が蓄積されている場合には、第2スイッチが通過させる電流と逆向きの電流が第2スイッチに流れようとする場合がある。この構成によると、逆向きに電流が流れようとすると、第4PMOSトランジスタが電流を遮断するため、電流が逆向きに流れるのを防止することができる。さらに好ましくは、上述の整流回路は、さらに、第3および第4キャパシタと、各々が複数の直列接続されたPMOSトランジスタを含む第3および第4スイッチとを備え、前記第1端子は、さらに、前記第3キャパシタの一方の端子と、前記第3スイッチにおける電流の通過および遮断を制御する制御信号を受け付ける前記第3スイッチの制御端子とに接続され、前記第2端子は、さらに、前記第4キャパシタの一方の端子と、前記第4スイッチにおける電流の通過および遮断を制御する制御信号を受け付ける前記第4スイッチの制御端子とに接続され、前記第3キャパシタの他方の端子と、前記第3スイッチにおいて電流が通過する一方の端子と、前記第4スイッチにおいて電流が通過する一方の端子とが接続され、前記第4キャパシタの他方の端子と、前記第4スイッチにおいて電流が通過する他方の端子とが接続され、前記第2キャパシタの他方の端子と、前記第2スイッチにおいて電流が通過する他方の端子と、前記第3スイッチにおいて電流が通過する他方の端子とが接続され、前記第3スイッチは、前記第1端子の電位が負電位であり、かつ前記第2端子の電位が正電位の場合に電流を通過させ、前記第1端子の電位が正電位であり、かつ前記第2端子の電位が負電位の場合に電流を遮断し、前記第4スイッチは、前記第1端子の電位が負電位であり、かつ前記第2端子の電位が正電位の場合に電流を遮断し、前記第1端子の電位が正電位であり、かつ前記第2端子の電位が負電位の場合に電流を通過させる。この構成によると、第3スイッチが電流を通過させ、第4スイッチが電流を遮断する場合には、第3キャパシタに電荷が蓄積される。第3キャパシタの電圧は、交流電流発生回路の電圧に第2キャパシタの電圧を加算した値と等しくなる。このため、交流電流発生回路の電圧の3倍の電圧を得ることができる。一方、第3スイッチが電流を遮断し、第4スイッチが電流を通過させる場合には、第4キャパシタの電圧は、交流電流発生回路の電圧に第3キャパシタの電圧を加算した値と等しくなる。このため、交流電流発生回路の電圧の4倍の電圧を得ることができ、チャージポンプを行うことができる。また、スイッチとして複数の直列接続されたPMOSトランジスタを用いていることにより、電流が逆向きに流れるのを防止することができる。好ましくは、前記第3スイッチは、直列接続された第5および第6PMOSトランジスタを含み、前記第5PMOSトランジスタのゲートは、前記第1端子に接続され、前記第5PMOSトランジスタのソースおよびドレインのうち前記第6PMOSトランジスタに直列接続されていない側の端子は、前記第3キャパシタの他方の端子に接続され、前記第6PMOSトランジスタのゲートは、前記第3キャパシタの他方の端子に接続され、前記第6PMOSトランジスタのソースおよびドレインのうち前記第5PMOSトランジスタに直列接続されていない側の端子は、前記第2キャパシタの他方の端子に接続されている。第3キャパシタに電荷が蓄積されている場合には、第3スイッチが通過させる電流と逆向きの電流が第3スイッチに流れようとする場合がある。この構成によると、逆向きに電流が流れようとすると、第6PMOSトランジスタが電流を遮断するため、電流が逆向きに流れるのを防止することができる。さらに好ましくは、前記第4スイッチは、直列接続された第7および第8PMOSトランジスタを含み、前記第7PMOSトランジスタのゲートは、前記第2端子に接続され、前記第7PMOSトランジスタのソースおよびドレインのうち前記第8PMOSトランジスタに直列接続されていない側の端子は、前記第4キャパシタの他方の端子に接続され、前記第8PMOSトランジスタのゲートは、前記第4キャパシタの他方の端子に接続され、前記第8PMOSトランジスタのソースおよびドレインのうち前記第7PMOSトランジスタに直列接続されていない側の端子は、前記第3キャパシタの他方の端子に接続されている。第4キャパシタに電荷が蓄積されている場合には、第4スイッチが通過させる電流と逆向きの電流が第4スイッチに流れようとする場合がある。この構成によると、逆向きに電流が流れようとすると、第8PMOSトランジスタが電流を遮断するため、電流が逆向きに流れるのを防止することができる。本発明によると、変換効率が高く、かつチャージポンプを行うことが可能な整流回路を提供することができる。以下、本発明の実施の形態について図面を参照しながら説明する。図1は、本発明の実施の形態に係る整流回路の回路図である。整流回路は、高周波電源交流電流発生回路RFに接続するための端子11および12を有し、高周波電源RFが発生した電流を整流する回路であって、キャパシタC1およびC2と、各々が複数の直列接続されたPMOSトランジスタを含むスイッチS1およびS2とを備える。端子11は、キャパシタC1の一方の端子と、スイッチS1における電流の通過および遮断を制御する制御信号を受け付けるスイッチS1の制御端子101とに接続されている。また、端子12は、キャパシタC2の一方の端子と、スイッチS1において電流が通過する一方の端子と、スイッチS2における電流の通過および遮断を制御する制御信号を受け付けるスイッチS2の制御端子102とに接続されている。さらに、キャパシタC1の他方の端子と、スイッチS1において電流が通過する他方の端子と、スイッチS2において電流が通過する一方の端子とが、接点Aにおいて接続されている。さらにまた、キャパシタC2の他方の端子と、スイッチS2において電流が通過する他方の端子とが、接点Bにおいて接続されている。スイッチS1は、端子11の電位が負電位であり、かつ端子12の電位が正電位の場合に電流を通過させ、端子11の電位が正電位であり、かつ端子12の電位が負電位の場合に電流を遮断する。スイッチS2は、端子11の電位が負電位であり、かつ端子12の電位が正電位の場合に電流を遮断し、端子11の電位が正電位であり、かつ端子12の電位が負電位の場合に電流を通過させる。図2は、スイッチS1の詳細な構成を示す回路図である。スイッチS1は、直列接続されたPMOSトランジスタMa1およびMb1を含む。PMOSトランジスタMa1のゲートは制御端子101に接続され、PMOSトランジスタMa1のソースおよびドレインのうち、PMOSトランジスタMb1に接続されていない側の端子は、PMOSトランジスタMb1のゲートに接続されている。スイッチS2もスイッチS1と同様の構成を有する。図3は、本発明の実施の形態に係る整流回路の詳細な構成を示す回路図である。図3に示す整流回路は、図1に示した整流回路の構成において、スイッチS1およびS2の構成を詳細に示した構成を有する。つまり、スイッチS1は、図2に示した構成を有する。ここで、PMOSトランジスタMb1のゲートは、接点Aに接続され、PMOSトランジスタMb1のソースおよびドレインのうちPMOSトランジスタMa1に直列接続されていない側の端子は、第2端子12に接続されている。スイッチS2は、直列接続されたPMOSトランジスタMa2およびMb2を含む。PMOSトランジスタMa2のゲートは、端子12に接続されている。また、PMOSトランジスタMa2のソースおよびドレインのうちPMOSトランジスタMb2に直列接続されていない側の端子は、接点Bに接続されている。さらに、PMOSトランジスタMb2のゲートは、接点Bに接続されている。さらにまた、PMOSトランジスタMb2のソースおよびドレインのうちPMOSトランジスタMa2に直列接続されていない側の端子は、接点Aに接続されている。このような構成におけるスイッチS1の動作について説明する。端子11の電位が負電位となり、端子12の電位が正電位となったときを負の半周といい、端子11の電位が正電位となり、端子12の電位が負電位となったときを正の半周という。負の半周において、PMOSトランジスタMa1のゲートが負電位となるため、PMOSトランジスタMa1は、ソース-ドレイン間で電流を通過させるON状態となる。このとき、接点Aの電位VAは、キャパシタC1の電圧をVC1、高周波電源RFの電圧をVRFとしたとき、以下の式1が成り立つ。VA=VC1VRF...式1また、以下の式2の関係が成り立つ。|VRF|≧|VC1|...式2このため、式1と式2より式3が成立する。VA≦0...式3となる。よって、PMOSトランジスタMb1もON状態となる。よって、スイッチS1はONとなる。また、負の半周において、端子12の電位は負電位となる。このため、PMOSトランジスタMa2は、ソース-ドレイン間を流れる電流を遮断するOFF状態となる。よって、スイッチS2はOFFとなる。なお、負の半周においては、端子12から接点Aに向かって電流が流れるが、キャパシタC1に十分な電荷がたまっているときに、接点Aから端子12に向かって電流は流れようとする。これを防止するために、PMOSトランジスタMb1が設けられている。一方、正の半周において、端子11の電位は正電位となる。このため、PMOSトランジスタMa1はOFF状態となる。よって、スイッチS1はOFFとなる。また、正の半周において、端子12の電位は負電位となる。このため、PMOSトランジスタMa2はON状態となる。このとき、接点Bの電位VBと接点Aの電位VAとの間には、以下の式4に示す関係が成り立つ。VB≦VA...式4よって、PMOSトランジスタMb2のゲートの電位はソースの電位よりも低くなる。このため、PMOSトランジスタMb2はON状態となる。よって、スイッチS2はONとなる。なお、正の半周においては、接点Aから接点Bに向かって電流が流れるが、キャパシタC2に十分な電荷がたまっているときに、接点Bから接点Aに向かって電流は流れようとする。これを防止するために、PMOSトランジスタMb2が設けられている。次に、本実施の形態に係る整流回路の動作原理について説明する。図4は、整流回路の動作について説明するための図である。図4aは、負の半周の時の整流回路の動作を示している。負の半周の時には、スイッチS1がONし、スイッチS2がOFFする。このため、電流は、矢印で示すように、端子12、スイッチS1、接点A、キャパシタC1、端子11の順に流れ、キャパシタC1に電荷が蓄積される。このときのキャパシタC1の電圧VC1は、以下の式5で示される。VC1=|VRF|...式5図4bは、正の半周の時の整流回路の動作を示している。正の半周の時には、スイッチS1がOFFし、スイッチS2がONする。このため、電流は、矢印で示すように、端子11、キャパシタC1、接点A、スイッチS2、接点B、キャパシタC2、端子12の順に流れる。キャパシタC2の電圧VC2は、高周波電源RFの電圧VRFにキャパシタC1の電圧VC1を加算したものになる。また、キャパシタC1には、負の半周の時に、電荷が充電され、その電圧VC1には、式5の関係が成り立っている。このため、キャパシタC2の電圧VC2は、以下の式6で示される。VC2=2×|VRF|...式6このように、高周波電源RFの電圧VRFの2倍の電圧を得ることができる。上記した整流回路をN段構成とすることにより、チャージポンプ回路を実現することができる。図5は、チャージポンプ回路の回路図である。チャージポンプ回路は、上述した整流回路を多段接続することにより得られる。ここでは、整流回路をN段接続した例を示している。チャージポンプ回路は、N個のキャパシタC2i-1i=1~Nと、N個のキャパシタC2ii=1~Nと、N個のスイッチS2i-1i=1~Nと、N個のスイッチS2ii=1~Nとを備える。端子11は、各キャパシタC2i-1i=1~Nの一方の端子と、各スイッチS2i-1i=1~Nにおける電流の通過および遮断を制御する制御信号を受け付ける各スイッチS2i-1i=1~Nの制御端子に接続されている。また、端子12は、各キャパシタC2ii=1~Nの一方の端子と、各スイッチS2ii=1~Nにおける電流の通過および遮断を制御する制御信号を受け付ける各スイッチS2ii=1~Nの制御端子とに接続されている。また、スイッチS1において電流が通過する一方の端子が、端子12に接続されている。また、各スイッチS2i-1i=2~Nにおいて電流が通過する一方の端子が、1つ前の段の各キャパシタC2ii=1~N-1の他方の端子に接続されている。さらに、各キャパシタC2i-1i=1~Nの他方の端子と、各スイッチS2i-1i=1~Nにおいて電流が通過する他方の端子と、各スイッチS2ii=1~Nにおいて電流が通過する一方の端子とが接続されている。さらにまた、各キャパシタC2ii=1~Nの他方の端子と、各スイッチS2ii=1~Nにおいて電流が通過する他方の端子とが接続されている。各スイッチS2i-1i=1~Nは、端子11の電位が負電位であり、かつ端子12の電位が正電位の場合に電流を通過させ、端子11の電位が正電位であり、かつ端子12の電位が負電位の場合に電流を遮断する。各スイッチS2ii=1~Nは、端子11の電位が負電位であり、かつ端子12の電位が正電位の場合に電流を遮断し、端子11の電位が正電位であり、かつ端子12の電位が負電位の場合に電流を通過させる。各スイッチS2i-1i=1~Nは、図3に示したスイッチS1と同様の構成を有し、各スイッチS2ii=1~Nは、図3に示したスイッチS2と同様の構成を有する。図6は、N=2とした場合のチャージポンプ回路の詳細な構成を示す回路図である。チャージポンプ回路は、図3に示した整流回路の構成に加えて、キャパシタC3およびC4と、スイッチS3およびS4とを含む。スイッチS3は、直接接続されたPMOSトランジスタMa3およびMb3を含む。スイッチS4は、直列接続されたPMOSトランジスタMa4およびMb4を含む。PMOSトランジスタMb3およびMb4は、それぞれ、PMOSトランジスタMb1およびMb2と同様に逆方向に電流が流れるのを防止するために設けられている。端子11には、さらに、キャパシタC3の一方の端子と、PMOSトランジスタMa3のゲートが接続されている。接点Cには、キャパシタC3の他方の端子と、PMOSトランジスタMa3のソースおよびドレインのうちPMOSトランジスタMb3に接続されていない側の端子と、PMOSトランジスタMb3のゲートと、PMOSトランジスタMb4のソースおよびドレインのうちPMOSトランジスタMa4に直列接続されていない側の端子が接続されている。端子12には、さらに、PMOSトランジスタMa4のゲートと、キャパシタC4の一方の端子とが接続されている。接点Dには、PMOSトランジスタMa4のソースおよびドレインのうちPMOSトランジスタMb4に直列接続されていない側の端子と、PMOSトランジスタMb4のゲートとがキャパシタC4の他方の端子とが接続されている。接点Bには、キャパシタC2の他方の端子と、PMOSトランジスタMa2のソースおよびドレインのうちPMOSトランジスタMb2に接続されていない側の端子と、PMOSトランジスタMb3のソースおよびドレインのうちPMOSトランジスタMa3に接続されていない側の端子とが接続されている。スイッチS3は、スイッチS1と同様に、負の半周の時にONとなり、正の半周の時にOFFとなる。また、スイッチS4は、スイッチS2と同様に、負の半周の時にOFFとなり、正の半周の時にONとなる。上述したように、キャパシタC1およびC2の電圧VC1およびVC2は、それぞれ式5および式6により示される。負の半周の時には、スイッチS1およびS3がONとなり、スイッチS3を通過する電流は、端子12、キャパシタC2、接点B、スイッチS3、接点C、キャパシタC3、端子11の順に流れる。キャパシタC3の電圧VC3は、高周波電源RFの電圧VRFにキャパシタC2の電圧VC2を加算したものになる。このため、キャパシタC3の電圧VC3は、以下の式7で示される。VC3=3×|VRF|...式7また、正の半周の時には、スイッチS2およびS4がONとなり、スイッチS4を通過する電流は、端子11、キャパシタC3、接点C、スイッチS4、接点D、キャパシタC4、端子12の順に流れる。キャパシタC4の電圧VC4は、高周波電源RFの電圧VRFにキャパシタC3の電圧VC3を加算したものになる。このため、キャパシタC4の電圧VC4は、以下の式8で示される。VC4=4×|VRF|...式8このように、2段の整流回路からなるチャージポンプ回路を構成することにより、高周波電源RFの電圧VRFの4倍の電圧を得ることができる。図5に示したN段の整流回路からなるチャージポンプでは、2段の場合と同様の処理が行なわれることより、高周波電源RFの電圧VRFのN倍の電圧を得ることができる。次に、本実施の形態に係る整流回路の変換効率が高い理由について説明する。図7は、スイッチの分類について説明するための図である。スイッチには、大きく分けてダイオードスイッチと、MOSトランジスタスイッチとがある。また、ダイオードスイッチには、ダイオードによる実現方法と、MOSトランジスタのダイオード接続による実現方法とがある。同図においては、それぞれのスイッチの代表的な回路図を示している。図8は、図7に示した各スイッチを駆動するための最小必要電圧、すなわち各スイッチにおける電圧損失を示す図である。ここで、正方向電圧損失をVforwardとし、ダイオードの閾値電圧をVthとすると、2種類のダイオードスイッチにおける電圧損失はそれぞれVthVforwardとなる。これに対して、MOSトランジスタスイッチにおいては、閾値電圧Vthの電圧損失が無いため、電圧損失はVforwardとなる。なお、正方向電圧損失Vforwardと閾値電圧Vthとの間には、以下の式9で示す関係が成り立つ。このため、MOSトランジスタスイッチの電圧損失は、ダイオードスイッチの電圧損失に比べ、かなり小さいことがわかる。Vforward≪Vth...式9次に、cross-connectedbridge回路と、Dicksonチャージポンプ回路と、図5に示した本実施の形態に係るチャージポンプ回路とにおける電圧損失について比較する。図9は、上記3つの回路の電圧損失の比較結果を示す図である。cross-connectedbridge回路は、MOSトランジスタスイッチを用いており、正の半周期または負の半周期において電流が通過するMOSトランジスタの数は2つである。このため、電圧損失は2×Vforwardとなる。しかしながら、上述したようにcross-connectedbridge回路を用いてチャージポンプ回路を構成することはできない。Dicksonチャージポンプ回路は、ダイオードスイッチを用いており、正の半周期または負の半周期において、各整流回路に流れる電流が通過するダイオードスイッチの数は1つである。このため、整流回路1段あたりの電圧損失はVthVforwardとなる。Dicksonチャージポンプ回路は、整流回路がN段積み重ねられて構成されているため、Dicksonチャージポンプ回路における電圧損失はN×VthVforwardとなる。本実施の形態に係るチャージポンプ回路は、MOSトランジスタスイッチを用いており、正の半周期または負の半周期において、各整流回路に流れる電流が通過するPMOSトランジスタの数は2つである。このため、整流回路1段あたりの電圧損失は2×Vforwardとなる。本実施の形態に係るチャージポンプ回路は、整流回路がN段積み重ねられて構成されているため、Dicksonチャージポンプ回路における電圧損失はN×2×Vforwardとなる。ここで、Dicksonチャージポンプ回路と本実施の形態に係るチャージポンプ回路との電圧損失を比較する。上述したように、正方向電圧損失Vforwardと閾値電圧Vthとの間には、式9で示す関係が成り立つ。このため、本実施の形態に係るチャージポンプ回路の電圧損失のほうが、Dicksonチャージポンプ回路の電圧損失に比べてかなり小さいことがわかる。図10は、上記3つの回路を駆動させるための最小必要電圧の比較結果を示す図である。図9に示すような電圧損失が生じるため、出力電圧をVoutとし最小必要電圧をVinminとした場合には、図10に示すような関係が成り立つ。したがって、本実施の形態に係るチャージポンプ回路によると、Dicksonチャージポンプ回路に比較して、少ない電圧でチャージポンプを行うことができる。以上説明した比較結果をまとめると、図11に示すようになる。つまり、cross-connectedbridge回路は、変換効率が高いが、チャージポンプを行うことができないため、出力電圧は低い。また、Dicksonチャージポンプ回路は、電圧損失が大きいため、変換効率が低いが、出力電圧は高い。これに対して、本実施の形態に係る整流回路およびチャージポンプ回路では、電圧損失が小さいため変換効率が高く、かつ、チャージポンプを行うことができるため出力電圧も高い。なお、本実施の形態に係るチャージポンプ回路および整流回路では、電流が逆方向に流れるのを防止するためのPMOSトランジスタが設けられているが、上述したようにMOSトランジスタスイッチはダイオードスイッチに比べて閾値電圧が低い、このため、逆方向電流の低減を低い閾値電圧で実現することができる。次に、変換効率についてシミュレーションを行った結果を示す。図12は、シミュレーション実験の対象とした整流回路を示す図である。この回路は、図3に示した整流回路の構成においてキャパシタC2と並列に抵抗Rを設けた構成となっている。シミュレーション条件として高周波電源RFの電圧VRFおよび高周波電源RFの内部抵抗Zsを、以下の式10および式11にそれぞれ定義する。VRF=-30dBm=1mW...式10Zs=10j100...式11また、キャパシタC1の容量値およびキャパシタC2の容量値を、それぞれ10pFとし、抵抗Rの抵抗値を2MΩとする。このとき、出力電圧Vddは約0.76Vとなり、出力電流Ioutは約0.42μAとなる。よって、出力電力Poutは約0.32μWとなる。ここで、変換効率ηを以下の式12で定義すると、変換効率ηは32となり、高い変換効率が得られていることが分かる。η=平均出力電力/全入力電力×100...式12図13は、高周波電源RFの電圧VRFと変換効率ηとの関係を示すグラフである。このグラフからも分かるように、電圧VRFが、およそ-30dBm以上で高い変換効率が得られていることが分かる。以上説明したように、本実施の形態に係る整流回路およびチャージポンプ回路によると、変換効率が高く、かつチャージポンプを行うことが可能である。今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。