n型を有する第1の層と、第1の層上にエピタキシャルに形成された、p型を有する第2の層と、第2の層上に設けられた、n型を有する第3の層と、を含む炭化珪素層を備え、前記炭化珪素層中のドナー型不純物の濃度をNDと定義し、前記炭化珪素層中のアクセプタ型不純物の濃度をNAと定義し、前記第1の層と前記第2の層との界面から前記第1の層への深さ方向における位置をD1と定義して、1≦ND/NA≦50となるD1が1μm以内であり、前記炭化珪素層には、前記第3の層および前記第2の層を貫通して前記第1の層に達するゲート溝が設けられており、さらに前記ゲート溝の内壁を被覆するゲート絶縁膜と、前記ゲート溝内に前記ゲート絶縁膜を介して埋め込まれたゲート電極とを備える、炭化珪素半導体装置。n型を有する第1の層と、第1の層上に設けられた、p型を有する第2の層と、第2の層上にエピタキシャルに形成された、n型を有する第3の層と、を含む炭化珪素層を備え、前記炭化珪素層中のドナー型不純物の濃度をNDと定義し、前記炭化珪素層中のアクセプタ型不純物の濃度をNAと定義し、前記第2の層と前記第3の層との界面から前記第2の層への深さ方向における位置をD2と定義して、1≦NA/ND≦100となるD2が1μm以内であり、前記炭化珪素層には、前記第3の層および前記第2の層を貫通して前記第1の層に達するゲート溝が設けられており、さらに前記ゲート溝の側壁を被覆するゲート絶縁膜と、前記ゲート溝内に前記ゲート絶縁膜を介して埋め込まれたゲート電極とを備える、炭化珪素半導体装置。n型を有する第1の層と、第1の層上にエピタキシャルに形成された、p型を有する第2の層と、第2の層上にエピタキシャルに形成された、n型を有する第3の層と、を含む炭化珪素層を備え、前記炭化珪素層中のドナー型不純物の濃度をNDと定義し、前記炭化珪素層中のアクセプタ型不純物の濃度をNAと定義し、前記第1の層と前記第2の層との界面から前記第1の層への深さ方向における位置をD1と定義して、1≦ND/NA≦50となるD1が1μm以内であり、前記第2の層と前記第3の層との界面から前記第2の層への深さ方向における位置をD2と定義して、1≦NA/ND≦100となるD2が1μm以内であり、前記炭化珪素層には、前記第3の層および前記第2の層を貫通して前記第1の層に達するゲート溝が設けられており、さらに前記ゲート溝の内壁を被覆するゲート絶縁膜と、前記ゲート溝内に前記ゲート絶縁膜を介して埋め込まれたゲート電極とを備える、炭化珪素半導体装置。前記炭化珪素層の主面に対する前記ゲート溝の前記側壁の角度は50度以上70度以下である、請求項1~3のいずれか1項に記載の炭化珪素半導体装置。前記炭化珪素層は六方晶および立方晶のいずれかの結晶型を有し、前記ゲート溝の前記側壁は、前記炭化珪素層の結晶型が六方晶の場合には実質的に0-33-8面および0-11-4面のいずれか一方を含み、前記炭化珪素層の結晶型が立方晶の場合には実質的に100面を含む、請求項1~4のいずれか1項に記載の炭化珪素半導体装置。上記公報には、n型エピタキシャル層とp型エピタキシャル層との境界の詳細な形態に関する記載がない。一般にn型エピタキシャル層とp型エピタキシャル層とを順次積層した場合、それらの境界近傍には、ドナー型不純物とアクセプタ型不純物とが混在することで互いに相殺し合う領域が形成される。この境界近傍はpn接合にともなう空乏層が形成される領域であり、この領域に、実効的な不純物濃度が低い領域、すなわち生成電流が生じやすい領域、が厚く形成されていると、生成電流の増大に起因してリーク電流が大きくなってしまう。また上記公報によれば、nソース領域はp型エピタキシャル層の上部へのイオン注入によって形成される。よって注入後、p型エピタキシャル層のうちnソース領域に面する部分に、イオン注入による格子欠陥が生じる。すなわち、p型エピタキシャル層およびnソース領域の境界近傍の空乏層における格子欠陥が増大する。この結果、空乏層における生成電流が増大し、よってリーク電流が大きくなってしまう。またnソース領域がイオン注入によって形成される際に、この形成のためのドナー型不純物が、p型エピタキシャル層のnソース領域の面する部分にも、ある程度注入されてしまう。このドナー型不純物に相殺されることで、p型エピタキシャル層のnソース領域に面する部分の実効的なアクセプタ型不純物密度が低下してしまう。この結果、p型エピタキシャル層とnソース領域との境界近傍に、実効的な不純物濃度が低い領域、すなわち生成電流が生じやすい領域、が厚く形成されてしまう。よって生成電流に起因したリーク電流が大きくなってしまう。本発明は、上記のような課題を解決するために成されたものであり、この発明の目的は、リーク電流の小さい炭化珪素半導体装置を提供することである。本発明の一の局面に従う炭化珪素半導体装置は、炭化珪素層と、ゲート絶縁膜と、ゲート電極とを有する。炭化珪素層は第1~第3の層を含む。第1の層はn型を有する。第2の層は、第1の層上にエピタキシャルに形成された、p型を有する層である。第3の層は、第2の層上に設けられた、n型を有する層である。炭化珪素層中のドナー型不純物の濃度をNDと定義し、炭化珪素層中のアクセプタ型不純物の濃度をNAと定義する。第1の層と第2の層との界面から第1の層への深さ方向における位置をD1と定義する。1≦ND/NA≦50となるD1が1μm以内である。炭化珪素層には、第3の層および第2の層を貫通して第1の層に達するゲート溝が設けられている。ゲート絶縁膜はゲート溝の内壁を被覆している。ゲート電極はゲート溝内にゲート絶縁膜を介して埋め込まれている。上記一の局面に従う炭化珪素半導体装置によれば、1≦ND/NA≦50となるD1が1μm以内であるので、第1および第2の層の境界から深さ方向において第1の層に向かって十分に急峻に、アクセプタ型不純物濃度に対するドナー型不純物濃度の比が増大している。よって、第1の層のうち第2の層に面する部分に、実効的な不純物濃度の低い領域が厚く形成されることを避けることができる。つまり、生成電流が生じやすい領域が厚く形成されることを避けることができる。これにより炭化珪素半導体装置のリーク電流を抑制することができる。本発明の他の局面に従う炭化珪素半導体装置は、炭化珪素層と、ゲート絶縁膜と、ゲート電極とを有する。炭化珪素層は第1~第3の層を含む。第1の層はn型を有する。第2の層は、第1の層上に設けられた、p型を有する層である。第3の層は、第2の層上にエピタキシャルに形成された、n型を有する層である。炭化珪素層中のドナー型不純物の濃度をNDと定義し、炭化珪素層中のアクセプタ型不純物の濃度をNAと定義する。第2の層と第3の層との界面から第2の層への深さ方向における位置をD2と定義する。1≦NA/ND≦100となるD2が1μm以内である。炭化珪素層には、第3の層および第2の層を貫通して第1の層に達するゲート溝が設けられている。ゲート絶縁膜はゲート溝の内壁を被覆している。ゲート電極はゲート溝内にゲート絶縁膜を介して埋め込まれている。上記他の局面に従う炭化珪素半導体装置によれば、n型を有する第3の層がエピタキシャルに形成されるので、第3の層にn型を付与するためのイオン注入を行う必要がない。よって第2の層のうち第3の層に面する部分に、イオン注入による格子欠陥が生じることを避けることができる。これにより、第2および第3の層の境界近傍の空乏層における格子欠陥に起因した生成電流が抑制される。これにより炭化珪素半導体装置のリーク電流を抑制することができる。また、1≦NA/ND≦100となるD2が1μm以内であるので、第2および第3の層の境界から深さ方向において第2の層に向かって十分に急峻に、ドナー型不純物濃度に対するアクセプタ型不純物濃度の比が増大している。よって、第2の層のうち第3の層に面する部分に、実効的な不純物濃度の低い領域が厚く形成されることを避けることができる。つまり、生成電流が生じやすい領域が厚く形成されることを避けることができる。これにより炭化珪素半導体装置のリーク電流を抑制することができる。本発明のさらに他の局面に従う炭化珪素半導体装置は、炭化珪素層と、ゲート絶縁膜と、ゲート電極とを有する。炭化珪素層は第1~第3の層を含む。第1の層はn型を有する。第2の層は、第1の層上にエピタキシャルに形成された、p型を有する層である。第3の層は、第2の層上にエピタキシャルに形成された、n型を有する層である。炭化珪素層中のドナー型不純物の濃度をNDと定義し、炭化珪素層中のアクセプタ型不純物の濃度をNAと定義する。第1の層と第2の層との界面から第1の層への深さ方向における位置をD1と定義する。1≦ND/NA≦50となるD1が1μm以内である。第2の層と第3の層との界面から第2の層への深さ方向における位置をD2と定義する。1≦NA/ND≦100となるD2が1μm以内である。炭化珪素層には、第3の層および第2の層を貫通して第1の層に達するゲート溝が設けられている。ゲート絶縁膜はゲート溝の内壁を被覆している。ゲート電極はゲート溝内にゲート絶縁膜を介して埋め込まれている。上記さらに他の局面に従う炭化珪素半導体装置によれば、n型を有する第3の層がエピタキシャルに形成されるので、第3の層にn型を付与するためのイオン注入を行う必要がない。よって第2の層のうち第3の層に面する部分に、イオン注入による格子欠陥が生じることを避けることができる。これにより、第2および第3の層の境界近傍の空乏層における格子欠陥に起因した生成電流が抑制される。これにより炭化珪素半導体装置のリーク電流を抑制することができる。また、1≦ND/NA≦50となるD1が1μm以内であるので、第1および第2の層の境界から深さ方向において第1の層に向かって十分に急峻に、アクセプタ型不純物濃度に対するドナー型不純物濃度の比が増大している。よって、第1の層のうち第2の層に面する部分に、実効的な不純物濃度の低い領域が厚く形成されることを避けることができる。つまり、生成電流が生じやすい領域が厚く形成されることを避けることができる。これにより炭化珪素半導体装置のリーク電流を抑制することができる。また、1≦NA/ND≦100となるD2が1μm以内であるので、第2および第3の層の境界から深さ方向において第2の層に向かって十分に急峻に、ドナー型不純物濃度に対するアクセプタ型不純物濃度の比が増大している。よって、第2の層のうち第3の層に面する部分に、実効的な不純物濃度の低い領域が厚く形成されることを避けることができる。つまり、生成電流が生じやすい領域が厚く形成されることを避けることができる。これにより炭化珪素半導体装置のリーク電流を抑制することができる。なお、エピタキシャルに形成された、p型を有する層とは、p型を付与するためのアクセプタ型不純物がエピタキシャル成長と同時に添加されている層のことを意味する。またエピタキシャルに形成された、n型を有する層とは、n型を付与するためのドナー型不純物がエピタキシャル成長と同時に添加されている層のことを意味する。好ましくは、炭化珪素層の主面に対するゲート溝の側壁の角度は50度以上70度以下である。好ましくは、炭化珪素層は六方晶および立方晶のいずれかの結晶型を有する。そしてゲート溝の側壁は、炭化珪素層の結晶型が六方晶の場合には実質的に0-33-8面および0-11-4面のいずれか一方を含み、炭化珪素層の結晶型が立方晶の場合には実質的に100面を含む。本発明によれば、リーク電流の小さい炭化珪素半導体装置を得ることができる。以下、図面に基づいて本発明の実施の形態について説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。また、本明細書中における結晶学的説明においては、個別方位を[]、集合方位を<>、個別面を、集合面を{}でそれぞれ示している。また、負の指数については、結晶学上、-バーを数字の上に付けることになっているが、本明細書中では、数字の前に負の符号を付けている。図1を参照して、本実施の形態における炭化珪素半導体装置は、傾斜した側壁を有するゲート溝を利用した縦型のデバイスである縦型MOSFETである。この半導体装置は、n型の導電型を有する基板1と、基板1の主面図中、上面上にエピタキシャルに形成された炭化珪素層とを有する。基板1は結晶型が六方晶の炭化珪素あるいは結晶型が立方晶の炭化珪素からなる。基板1の主面は、好ましくは、000-1面、またはこの面から数度傾いた面であり、より好ましくは、000-1面、またはこの面から数度傾いた面である。これに対応して、基板1上にエピタキシャルに形成される炭化珪素層も、結晶型が六方晶の炭化珪素あるいは結晶型が立方晶の炭化珪素からなり、また同様の主面を有する。炭化珪素層は、導電型がn型である耐圧保持層2第1の層と、導電型がp型であるp型ボディ層3第2の層と、導電型がn型であるn型ソースコンタクト層4第3の層と、導電型がp型であるコンタクト領域5とを有する。耐圧保持層2は、基板1の一方の主面上にエピタキシャルに形成された、n型を有する層である。p型ボディ層3は、耐圧保持層2上に形成された、p型を有する層である。n型ソースコンタクト層4は、p型ボディ層3上にエピタキシャルに形成された、n型を有する層である。n型ソースコンタクト層4に取り囲まれるように、p型のコンタクト領域5がイオン注入によって形成されている。またこの半導体装置は、ゲート絶縁膜8と、ゲート電極9と、層間絶縁膜10と、ソース電極12と、ソース配線電極13と、ドレイン電極14と、裏面保護電極15とを有する。n型ソースコンタクト層4、p型ボディ層3および耐圧保持層2を部分的に除去することによりゲート溝6が形成されている。言い換えれば、炭化珪素層には、n型ソースコンタクト層4およびp型ボディ層3を貫通して耐圧保持層2に達するゲート溝6が設けられている。ゲート溝6の側壁は基板1の主面図中、上面に対して傾斜している。言い換えると、ゲート溝6の側壁は炭化珪素層の主面図中、上面に対して傾斜している。好ましくは、炭化珪素層の主面に対するゲート溝6の側壁の角度は50度以上70度以下である。炭化珪素層の、傾斜した側壁により囲まれた凸部n型ソースコンタクト層4およびコンタクト領域5の上部の平面形状は、基板1の結晶型が六方晶である場合にはたとえば六角形になっていてもよい。また、基板1の結晶型が立方晶である場合、上記凸部の平面形状はたとえば四角形状となっていてもよい。ゲート溝6の内壁、すなわち、側壁および底壁上は、ゲート絶縁膜8によって被覆されている。このゲート絶縁膜8はn型ソースコンタクト層4の上部表面上にまで延在している。このゲート絶縁膜8を介して、ゲート溝6の内にゲート電極9が埋め込まれている。ゲート電極9の上部表面は、ゲート絶縁膜8においてn型ソースコンタクト層4の上部表面上に位置する部分の上面とほぼ同じ高さになっている。ゲート絶縁膜8のうちn型ソースコンタクト層4の上部表面上に延在する部分と、ゲート電極9とを覆うように、層間絶縁膜10が形成されている。層間絶縁膜10とゲート絶縁膜8の一部とを除去することにより、n型ソースコンタクト層4の一部とp型のコンタクト領域5とを露出するように開口部11が形成されている。この開口部11の内部を充填するとともに、p型のコンタクト領域5およびn型ソースコンタクト層4の一部と接触するようにソース電極12が形成されている。ソース電極12の上部表面と接触するとともに、層間絶縁膜10の上部表面上に延在するようにソース配線電極13が形成されている。また、基板1において耐圧保持層2が形成された主面とは反対側の裏面上には、ドレイン電極14が形成されている。このドレイン電極14はオーミック電極である。このドレイン電極14において、基板1と対向する面とは反対側の面上に裏面保護電極15が形成されている。次に図2を参照して、上述した炭化珪素層の不純物濃度プロファイルの例について説明する。縦軸は、単位体積当たり不純物濃度Nを表しており、実線がドナー型不純物の濃度NDを、破線がアクセプタ型不純物の濃度NAを表している。横軸は、炭化珪素層の表面図中、n型ソースコンタクト層4の上面からの深さDPを表している。また領域L3はn型ソースコンタクト層4第3の層に対応し、領域L2はp型ボディ層3第2の層に対応し、領域L1は耐圧保持層2第1の層に対応している。領域L1とL2との境界耐圧保持層2とp型ボディ層3との界面に対応している深さDP=I1において、濃度NDおよびNAが互いに等しく、言い換えればND/NA=1が満たされている。深さDPが深さI1より深くなるほどND/NAは増大していき、深さDP=E1において50に達する。よって領域L1とL2との境界から領域L1への位置をD1と定義すると図1の矢印、1≦ND/NA≦50となる位置D1は、差分E1-I1以内にある。差分E1-I1は1μm以下であり、好ましくは0.2μm以下である。この構成により、領域L1およびL2の境界の深さI1すなわち耐圧保持層2およびp型ボディ層3の界面から領域L1に向かって十分に急峻にND/NAが増大している。よって、耐圧保持層2のうちp型ボディ層3に面する部分に、実効的な不純物濃度の低い領域が厚く形成されることを避けることができる。つまり、生成電流が生じやすい領域が厚く形成されることを避けることができる。これにより炭化珪素半導体装置のリーク電流を抑制することができる。上記のように差分E1-I1を1μm以下、好ましくは0.2μm以下、とすることは、領域L2においてp型ボディ層3を、十分に制御された条件下でエピタキシャルに形成することで可能となる。この場合、p型ボディ層3にp型を付与するためのアクセプタ型不純物はエピタキシャル成長中に添加されるので、p型ボディ層3にp型を付与するためのイオン注入を行う必要がない。よって耐圧保持層2のうちp型ボディ層3に面する部分に、イオン注入による格子欠陥が生じることを避けることができる。これにより、耐圧保持層2およびp型ボディ層3の境界近傍の空乏層における格子欠陥に起因した生成電流が抑制される。これにより炭化珪素半導体装置のリーク電流を抑制することができる。領域L2とL3との境界p型ボディ層3とn型ソースコンタクト層4との界面に対応している深さDP=I2において、濃度NDおよびNAが互いに等しく、言い換えればNA/ND=1が満たされている。深さDPが深さI2より深くなるほどNA/NDは増大していき、深さDP=E2において100に達する。よって領域L2とL3との境界から領域L2への位置をD2と定義すると図1の矢印参照、1≦NA/ND≦100となる位置D2は、差分E2-I2以内にある。差分E2-I2は1μm以下であり、好ましくは0.2μm以下である。この構成により、領域L2およびL3の境界の深さI2すなわちp型ボディ層3およびn型ソースコンタクト層4の界面から領域L2に向かって十分に急峻にNA/NDが増大している。よって、p型ボディ層3のうちn型ソースコンタクト層4に面する部分に、実効的な不純物濃度の低い領域が厚く形成されることを避けることができる。つまり、生成電流が生じやすい領域が厚く形成されることを避けることができる。これにより炭化珪素半導体装置のリーク電流を抑制することができる。上記のように差分E2-I2を1μm以下、好ましくは0.2μm以下、とすることは、領域L3においてn型ソースコンタクト層4を、十分に制御された条件下でエピタキシャルに形成することで可能となる。この場合、n型ソースコンタクト層4にn型を付与するためのドナー型不純物はエピタキシャル成長中に添加されるので、n型ソースコンタクト層4にn型を付与するためのイオン注入を行う必要がない。よってp型ボディ層3のうちn型ソースコンタクト層4に面する部分に、イオン注入による格子欠陥が生じることを避けることができる。これにより、p型ボディ層3およびn型ソースコンタクト層4の境界近傍の空乏層における格子欠陥に起因した生成電流が抑制される。これにより炭化珪素半導体装置のリーク電流を抑制することができる。また図1に示した半導体装置においては、ゲート溝6の側壁が傾斜するとともに、当該側壁は、p型ボディ層3などを構成する炭化珪素の結晶型が六方晶の場合には実質的に0-33-8面および0-11-4面のいずれか一方となっている。また、p型ボディ層3などを構成する炭化珪素の結晶型が立方晶の場合には、当該ゲート溝6の傾斜した側壁は実質的に100面となっている。図1から分かるように、これらのいわゆる半極性面となっている側壁を半導体装置の能動領域であるチャネル領域として利用することができる。そして、これらの側壁は安定な結晶面であるため、当該側壁をチャネル領域に利用した場合、他の結晶面たとえば0001面をチャネル領域に利用した場合より、リーク電流を十分低減できるとともに、高い耐圧を得ることができる。次に半導体装置の動作について簡単に説明する。図1を参照して、ゲート電極9にしきい値以下の電圧を与えた状態、すなわちオフ状態では、p型ボディ層3と導電型がn型である耐圧保持層2との間が逆バイアスとなり、非導通状態となる。一方、ゲート電極9に正の電圧を印加すると、p型ボディ層3においてゲート絶縁膜8と接触する領域の近傍であるチャネル領域において、反転層が形成される。その結果、n型ソースコンタクト層4と耐圧保持層2とが電気的に接続された状態となる。この結果、ソース電極12とドレイン電極14との間に電流が流れる。次に、図3~図13を参照して、図1に示した本実施の形態における炭化珪素半導体装置の製造方法を説明する。まず、図3を参照して、炭化珪素からなる基板1の主面上に、導電型がn型である炭化珪素のエピタキシャル層を形成する。当該エピタキシャル層は耐圧保持層2となる。耐圧保持層2を形成するためのエピタキシャル成長は、たとえば原料ガスとしてシランSiH4とプロパンC3H8との混合ガスを用い、キャリアガスとしてたとえば水素ガスH2を用いたCVDChemicalVaporDeposition法により実施することができる。また、このとき導電型がn型の不純物としてたとえば窒素NやリンPを導入することが好ましい。この耐圧保持層2のドナー型不純物の濃度は、たとえば5×1015cm3以上5×1016cm3以下とすることができる。次に、図4に示すように、導電型がp型である炭化珪素のエピタキシャル層を形成する。当該エピタキシャル層はp型ボディ層3となる。p型ボディ層3を形成するためのエピタキシャル成長は、たとえば原料ガスとしてシランとプロパンとの混合ガスを用い、キャリアガスとしてたとえば水素ガスを用いたCVD法により実施することができる。また、このとき導電型がp型の不純物としてたとえばアルミニウムAlを導入することが好ましい。次に、図5に示すように、導電型がn型である炭化珪素のエピタキシャル層を形成する。当該エピタキシャル層の一部は、n型ソースコンタクト層4となる。このエピタキシャル成長は、たとえば原料ガスとしてシランとプロパンとの混合ガスを用い、キャリアガスとしてたとえば水素ガスを用いたCVD法により実施することができる。また、このとき導電型がn型の不純物としてたとえばリンを導入することが好ましい。次に、図6に示すように、n型ソースコンタクト層4上に、すなわち炭化珪素層の主面図中、上面上に、マスク層17が堆積法によって形成される。ここで堆積法とは、形成される膜の材料のすべてが外部から供給されることを特徴とする方法である。よって堆積法は、熱酸化法、すなわち、膜が形成されることになる領域に既に存在していた元素を材料の一部として利用する方法を含まない。堆積法としては、たとえば、CVD法、スパッタ法、または抵抗加熱型蒸着法を用いることができる。好ましくは、マスク層17を形成する工程は、酸化珪素、窒化珪素、酸化アルミニウム、窒化アルミニウム、および窒化ガリウムの少なくともいずれかを含む材料を堆積させることによって行われる。次に、図7に示すように、マスク層17がパターニングされる。マスク層17のパターニングは、たとえばフォトリソグラフィ法によって行われ得る。なお、マスク層17の開口パターンの幅は、たとえば0.1μm以上2μm以下である。次に、図8に示すように、マスク層17をマスクとして用いて、n型ソースコンタクト層4、p型ボディ層3および耐圧保持層2の一部を、スパッタリング作用物理的エッチング作用を有するエッチングにより除去する。このようなエッチング方法としては、たとえば、イオンミリングまたは、反応性イオンエッチングRIE、特に誘導結合プラズマICPRIEを用いることができる。具体的には、たとえば反応ガスとしてSF6またはSF6とO2との混合ガスを用いたICP-RIEを用いることができる。このようなエッチングにより、図1のゲート溝6が形成されるべき領域に、ゲート溝6の形成に先立って、その側壁が基板1の主面に対してほぼ垂直な縦溝16が形成される。次に、図9に示すように、熱エッチングが行われる。具体的には、炭化珪素層に反応ガスを接触させながら炭化珪素層を加熱する処理が行われる。これにより耐圧保持層2、p型ボディ層3およびn型ソースコンタクト層4において所定の結晶面が表出させられる。言い換えると、図8に示した縦溝16の側壁に対して熱エッチングを行なうことにより、図9に示すように基板1の主面に対して傾斜した側壁20を有するゲート溝6を形成することができる。所定の結晶面を形成するために好ましくは反応性ガスとして酸素ガスと塩素ガスとの混合ガスが用いられる。混合ガスの供給において、塩素の流量に対する酸素の流量の比率は、好ましくは0.1以上2.0以下とされ、より好ましくは0.25以上とされる。なお反応ガスは、上述した塩素ガスと酸素ガスとに加えてキャリアガスを含んでいてもよい。キャリアガスとしては、たとえば窒素N2ガス、アルゴンガス、ヘリウムガスなどを用いることができる。また熱エッチングにおける熱処理温度は、好ましくは700°C以上1200°C以下とされる。熱処理温度を700°C以上とすることで、SiCのエッチング速度70μm/hr程度を確保し得る。下限温度は、より好ましくは800°C以上とされ、さらに好ましくは900°C以上とされる。上限温度は、より好ましくは1100°C以下とされ、さらに好ましくは1000°C以下とされる。また、この場合にマスク層17の材料として酸化珪素、窒化珪素、酸化アルミニウム、窒化アルミニウム、または窒化ガリウムを用いると、マスク層17の材料に対するSiCのエッチング選択比を極めて大きくすることができるので、SiCのエッチング中のマスク層17の消耗を抑制することができる。なお、この側壁20に表出する結晶面はたとえば0-33-8面となっている。つまり、上述した条件のエッチングにおいては、エッチング速度の最も遅い結晶面である0-33-8面がゲート溝6の側壁20として自己形成される。この結果、図9に示すような構造を得る。なお、側壁20を構成する結晶面は0-11-4面となっていてもよい。また、耐圧保持層2などを構成する炭化珪素の結晶型が立方晶である場合には、側壁20を構成する結晶面は100面であってもよい。好ましくは、0-33-8面としては0-33-8面が用いられ、また0-11-4面としては0-11-4面が用いられる。なお、縦溝16の側壁に加工変質層が存在していた場合、上記熱エッチング工程の時間を十分長くすることにより当該加工変質層は除去され得る。変質層の除去をより確実にするためには、縦溝16の側壁に対する熱エッチングを0.1μm以上の深さに渡って行うことが好ましい。次に、マスク層17をエッチングなど任意の方法により除去する。以上によりゲート溝6が形成される。その後、ゲート溝6の内部からn型ソースコンタクト層4の上部表面上にまで延在するように、所定のパターンを有するイオン注入マスク図示せず、たとえば厚さ1μm程度のSiO2膜を、フォトリソグラフィ法およびドライエッチングを用いて形成する。イオン注入マスクとしては、ゲート溝6の底部およびn型ソースコンタクト層4の上部表面の一部に開口パターンが形成されているものを用いる。そして、このイオン注入マスクをマスクとして用いて、導電型がp型の不純物をイオン注入することにより、ゲート溝6の底部に電界緩和領域7を形成し、n型ソースコンタクト層4の一部領域に導電型がp型のコンタクト領域5を形成する。その後イオン注入マスクを除去する。この結果、図10に示すような構造を得る。そして、上述したイオン注入により注入された不純物を活性化するための活性化アニール工程を実施する。この活性化アニール工程においては、炭化珪素からなるエピタキシャル層の表面に特にキャップ層を形成することなくアニール処理を実施する。ここで、発明者らは、上述した0-33-8面については、キャップ層などの保護膜を表面に形成することなく活性化アニール処理を行なっても表面性状が劣化することがなく、十分な表面平滑性を維持できることを見出した。このため、従来必要と考えられていた活性化アニール処理前の保護膜キャップ層の形成工程を省略して、直接活性化アニール工程を実施している。なお、上述したキャップ層を形成したうえで活性化アニール工程を実施してもよい。また、たとえばn型ソースコンタクト層4およびp型のコンタクト領域5の上部表面上のみにキャップ層を設けた構成として、活性化アニール処理を実施してもよい。次に、図11に示すように、ゲート溝6の内部からn型ソースコンタクト層4およびp型のコンタクト領域5の上部表面上にまで延在するようにゲート絶縁膜8を形成する。これにともなって、ゲート溝6の側壁上にゲート絶縁膜が形成される。ゲート絶縁膜8としては、たとえば炭化珪素からなるエピタキシャル層を熱酸化することにより得られる酸化膜酸化ケイ素膜を用いることができる。次に、図12に示すように、ゲート溝6の内部を充填するように、ゲート絶縁膜8上にゲート電極9が形成される。ゲート電極9の形成方法としては、たとえば以下のような方法を用いることができる。まず、たとえば減圧CVD法を用いて、不純物添加されたポリシリコンからなる導電膜が形成される。その後、エッチバックあるいはCMPChemicalMechanicalPolishing法など任意の方法を用いて、ゲート溝6の内部以外の領域に形成された導電体膜の部分を除去する。この結果、ゲート溝6の内部を充填するような導電体膜が残存し、当該導電体膜によりゲート電極9が構成される。次に、ゲート電極9の上部表面、およびp型のコンタクト領域5上において露出しているゲート絶縁膜8の上部表面上を覆うように層間絶縁膜10図13参照を形成する。層間絶縁膜としては、絶縁性を有する材料であれば任意の材料を用いることができる。そして、層間絶縁膜10上に、パターンを有するレジスト膜を、フォトリソグラフィ法を用いて形成する。当該レジスト膜図示せずにはp型のコンタクト領域5上に位置する領域に開口パターンが形成されている。そして、このレジスト膜をマスクとして用いて、エッチングにより層間絶縁膜10およびゲート絶縁膜8を部分的にエッチングにより除去する。この結果、層間絶縁膜10およびゲート絶縁膜8には開口部11図13参照が形成される。この開口部11の底部においては、p型のコンタクト領域5およびn型ソースコンタクト層4の一部が露出した状態となる。その後、当該開口部11の内部を充填するとともに、上述したレジスト膜の上部表面上を覆うようにソース電極12図13参照となるべき導電体膜を形成する。その後、薬液などを用いてレジスト膜を除去することにより、レジスト膜上に形成されていた導電体膜の部分を同時に除去するリストオフ。この結果、開口部11の内部に充填された導電体膜によりソース電極12を形成できる。このソース電極12はp型のコンタクト領域5およびn型ソースコンタクト層4とオーミック接触したオーミック電極である。また、基板1の裏面側耐圧保持層2が形成された主面と反対側の表面側に、ドレイン電極14図13参照を形成する。ドレイン電極14としては、基板1とオーミック接触が可能な材料であれば任意の材料を用いることができる。このようにして、図13に示す構造を得る。その後、接触抵抗を下げ良好なオーミック接触を得るための熱処理が行われる。たとえば、Ar雰囲気中で1000°C、5分の熱処理が行われる。その後、ソース電極12の上部表面に接触するとともに、層間絶縁膜10の上部表面上に延在するソース配線電極13図1参照、およびドレイン電極14の表面に形成された裏面保護電極15図1参照をそれぞれスパッタリング法などの任意の方法を用いて形成する。この結果、図1に示す半導体装置を得ることができる。次に、図14を参照して、図1に示した半導体装置の変形例を説明する。図14に示した半導体装置は、基本的には図1に示した半導体装置と同様の構成を備えるが、ゲート溝6の形状が図1に示した半導体装置とは異なっている。具体的には、図14に示した半導体装置では、ゲート溝6の断面形状がV字状となっている。また、異なる観点から言えば、図14に示した半導体装置のゲート溝6は、基板1の主面に対して傾斜し互いに対向する側壁が、その下部で直接接続された状態になっている。ゲート溝6の底部対向する側壁の下部が互いに接続された部分には、電界緩和領域7が形成されている。このような構成の半導体装置によっても、図1に示した半導体装置と同様の効果を得ることができる。さらに、図14に示した半導体装置では、ゲート溝6において図1に示したような平坦な底面が形成されていないため、図14に示したゲート溝6の幅は図1に示したゲート溝6の幅より狭くなっている。この結果、図14に示した半導体装置では、図1に示した半導体装置よりサイズを小さくすることが可能であり、半導体装置の微細化および高集積化に有利である。なお本明細書において、ゲート溝6の側壁20が上記0-33-8面、0-11-4面および100面のいずれかになっているという場合には、当該ゲート溝6の側壁を構成する結晶面が複数存在し、それらの複数の結晶面に上記0-33-8面、0-11-4面および100面のいずれかが含まれる、という場合を含んでいる。以下、ゲート溝6の側壁が0-33-8面となっている場合を例にして具体的に説明する。本発明において0-33-8面とは、図15に示すように、微視的には、たとえばゲート溝6の側壁において、面方位0-33-8を有する面56a第1の面と、面56aにつながりかつ面56aの面方位と異なる面方位を有する面56b第2の面とが交互に設けられることによって構成された、化学的に安定な面も含む。ここで微視的とは、原子間隔の2倍程度の寸法を少なくとも考慮する程度に詳細に、ということを意味する。好ましくは面56bは面方位0-11-1を有する。また、図15における面56bの長さ幅は、たとえばSi原子またはC原子の原子間隔の2倍であってもよい。また、溝の側壁が0-11-4面となっている場合を例にして説明すれば、本発明において0-11-4面とは、図15に示すように、微視的には、面方位0-11-4を有する面56a第1の面と、面56aにつながりかつ面56aの面方位と異なる面方位を有する面56b第2の面とが交互に設けられることによって構成された、化学的に安定な面も含む。また、溝の側壁が100面となっている場合を例にして説明すれば、本発明において100面とは、図15に示すように、微視的には、面方位100を有する面56a第1の面と、面56aにつながりかつ面56aの面方位と異なる面方位を有する面56b第2の面とが交互に設けられることによって構成された、化学的に安定な面も含む。またゲート溝6の側壁は、六方晶系の炭化珪素における6回対称となる等価な面方位のうちの少なくとも2面を含んでいてもよい。今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。