複数のワイヤを備えるケーブル用の漏話エミュレータであって、前記複数の各ワイヤが、前記漏話エミュレータのプリント回路板PCB上の別個のエミュレーション経路に対応し、各エミュレーション経路が、第2のセグメントL1b/L4bに直列に接続された第1のセグメントL1a/L4aを備え、前記複数のすべてのエミュレーション経路が、異なる層上の所定の交差点X21で互いに交差するように構成され、各エミュレーション経路について、前記第1のセグメントL1a/L4aの一端が第1のセグメント出力L1ao/L4aoであり、前記第2のセグメントL1b/L4bの一端が第2のセグメント入力L1bi/L4biであること、各エミュレーション経路について、前記第1のセグメント出力が、接続点L1aoL1bi/L4aoL4biで前記第2のセグメント入力に接続され、その結果前記第1および第2のセグメントが前記接続点で角度を形成すること、および前記複数の各エミュレーション経路が、1つの所定の交差点X21で前記複数の任意の他のエミュレーション経路と1度だけ交差することを特徴とする、漏話エミュレータ。2つのエミュレーション経路間の交差点X21の近傍に結合要素CPが設けられることを特徴とする、請求項1に記載の漏話エミュレータ。前記結合要素CPが、前記複数のうちの1つのエミュレーション経路L2の第1のセグメントL2aに接続されたC21一端S21を有し、別のエミュレーション経路L1の第2のセグメントL1bに接続されたC12他端S12を有することを特徴とする、請求項2に記載の漏話エミュレータ。結合要素CPの前記端部S21、S12が可能な限り短いことを特徴とする、請求項3に記載の漏話エミュレータ。各エミュレーション経路が、前記エミュレーション経路の第1のセグメントL1a/L4aの第2の端部で、第1のセグメント入力に対応するエミュレーション経路入力L1ai/L4aiを有すること、各エミュレーション経路が、前記エミュレーション経路の第2のセグメントL1b/L4bの第2の端部で、第2のセグメント出力に対応するエミュレーション経路出力L1bo/L4boを有すること、前記第1のセグメント入力および前記第1のセグメント出力L1ao/L4aoが、前記第1のセグメントの両端にあること、および前記第2のセグメント入力および前記第2のセグメント出力L2bo/L4boが、前記第2のセグメントの両端にあることを特徴とする、請求項1に記載の漏話エミュレータ。前記複数のすべてのエミュレーション経路が同一の所定の長さを有することを特徴とする、請求項1に記載の漏話エミュレータ。すべての第1のセグメントL1a-L4aがPCB上で平行に延びていること、すべての第2のセグメントL1b-L4bがPCB上で平行に延びていることを特徴とする、請求項1に記載の漏話エミュレータ。前記ケーブルがDSL通信ケーブルであることを特徴とする、請求項1に記載の漏話エミュレータ。前記ケーブルが第2の複数のワイヤをさらに備え、前記第2の複数の各ワイヤが、前記エミュレータの前記プリント回路板PCB上の別個のエミュレーション経路に対応すること、前記第2の複数のワイヤに対応するエミュレーション経路が、最初に挙げた複数のワイヤに対応するエミュレーション経路と同様に配置されること、前記第1の複数のエミュレーション経路が、前記プリント回路板PCBの第1のエリア上に配置されること、および前記第2の複数のエミュレーション経路が、前記プリント回路板PCBの第2のエリア上に配置されることを特徴とする、請求項1に記載の漏話エミュレータ。前記第2のエリアのエミュレーション経路が、前記第1のエリアのエミュレーション経路に対してシフトされることを特徴とする、請求項9に記載の漏話エミュレータ。前記第1のエリアのエミュレーション経路と、前記第2のエリアのエミュレーション経路とが、前記プリント回路板PCBの異なる層上に配置されることを特徴とする、請求項10に記載の漏話エミュレータ。結合要素が、前記第1のエリアのエミュレーション経路と、前記第2のエリアのエミュレーション経路との間の交差点の近傍に設けられる、請求項9に記載の漏話エミュレータ。前記ケーブルが、複数の差動通信ワイヤ対を備えるDSL通信ケーブルであること、前記第1の複数のエミュレーション経路が、前記対のそれぞれの第1のワイヤを備える第1のワイヤのセットに対応し、前記第2の複数のエミュレーション経路が、前記対のそれぞれの第2のワイヤを備える第2のワイヤのセットに対応することを特徴とする、請求項9に記載の漏話エミュレータ。漏話エミュレータ構成であって、前記漏話エミュレータ構成は、N4個のエミュレーション経路を備える4つの類似の、請求項1に記載の漏話エミュレータCCE1-CCE4を備えること、第1の漏話エミュレータCCE1の各エミュレーション経路について、第1のセグメント出力L1ao-L4aoが第2のセグメント入力L2bi-L4biから切断されること、第2の漏話エミュレータCCE2の各エミュレーション経路について、第1のセグメント出力L5ao-L8aoが第2のセグメント入力L5bi-L8biから切断されること、前記第1CCE1および第2CCE2の漏話エミュレータの第1のセグメント入力L1ai-L4ai;L5ai-L8aiが、前記漏話エミュレータ構成の2N個のエミュレーション経路入力を構成すること、前記第1CCE1および第2CCE2の漏話エミュレータの切断された接続点L1aoL1bi-L4aoL4bi;L5aoL5bi-L8aoL8biが接続COによって置き換えられることであって、前記第1の漏話エミュレータCCE1のそれぞれの第1のセグメント出力L1ao-L4aoが、前記第2の漏話エミュレータCCE2の別個の第2のセグメント入力L5bi-L8biに接続され、前記第2の漏話エミュレータCCE2の第1のセグメント出力L5ao-L8aoが、前記第1の漏話エミュレータCCE1の別個の第2のセグメント入力L1bi-L4biに接続されること、前記第1の漏話エミュレータCCE1のそれぞれの第2のセグメント出力L1bo-L4boが、第3の漏話エミュレータCCE3の別個の第1のセグメント入力L5’ai-L8’aiに接続され、前記第2の漏話エミュレータCCE2のそれぞれの第2のセグメント出力L5bo-L8boが、第4の漏話エミュレータCCE4の別個の第1のセグメント入力L1’ai-L4’aiに接続されること、および前記第3CCE3および第4CCE4の漏話エミュレータの第2のセグメント出力L5’ai-L8’ai;L1’ai-L4’aiが、前記漏話エミュレータ構成の2N個のエミュレーション経路出力を構成することを特徴とする、漏話エミュレータ構成。結合要素CPは、同一の漏話エミュレータCCE1、CCE2、CCE3、CCE4内の2つの別個のエミュレーション経路間の交差点の近傍に設けられることを特徴とする、請求項14に記載の漏話エミュレータ構成。結合要素CPが、前記接続COのうちの少なくとも1つの近傍に設けられることを特徴とする、請求項14に記載の漏話エミュレータ構成。本発明の目的は、上記のタイプの漏話エミュレータであるが、エミュレーション経路がすべて同じ長さであるという点、および同一のエミュレーション経路および/またはセグメント間および/または互いに交差する相互接続ワイヤ間の不要な交差点が回避されるという点で最適化された漏話エミュレータを提供することである。この漏話エミュレータの特徴的実施形態によれば、この目的は、各エミュレーション経路について、前記第1のセグメントの一端が第1のセグメント出力であり、前記第2のセグメントの一端が第2のセグメント入力であること、各エミュレーション経路について、前記第1のセグメント出力が、接続点で前記第2のセグメント入力に接続され、その結果前記第1および第2のセグメントが前記接続点で角度を形成すること、および前記複数の各エミュレーション経路が、1つの所定の交差点で前記複数の任意の他のエミュレーション経路と1度だけ交差することによって達成される。このようにして、有利なことに、接続点は、同一のエミュレーション経路の第1のセグメント出力と第2のセグメント入力の間の相互接続ワイヤを置き換える。異なる長さのエミュレーション経路および相互接続ワイヤ間の交差点を回避することは容易である。さらに、同一のエミュレーション経路の第1のセグメントと第2のセグメントの間で、例えば約90°の角度をなすことにより、各エミュレーション経路は、複数の他のエミュレーション経路と1度だけ交差し、第1のセグメントは、同一のエミュレーション経路の第2のセグメントとはもはや交差しない。したがって、PCB上の漏話エミュレータによって占有されるエリアが、マトリックストポロジに対して劇的に削減される。漏話エミュレータまたはプリント回路ルーティングのためのこのトポロジを多数の結合に容易に拡張することができ、多量の結合要素を備える受動結合エミュレータのための設計ガイダンスが可能となる。この漏話エミュレータの別の特徴的実施形態は、2つのエミュレーション経路間の交差点の近傍に結合要素が設けられることである。好ましい特徴的実施形態では、2つの別個のエミュレーション経路のセグメントに接続された、結合要素の端部が、可能な限り短い。この漏話エミュレータのさらに別の特徴的実施形態は、前記ケーブルが第2の複数のワイヤをさらに備え、前記第2の複数の各ワイヤが前記エミュレータの前記プリント回路板PCB上の別個のエミュレーション経路に対応すること、前記第2の複数のワイヤに対応するエミュレーション経路が、最初に挙げた複数のワイヤに対応するエミュレーション経路と同様に配置されること、前記第1の複数のエミュレーション経路が、前記プリント回路板PCBの第1のエリア上に配置されること、および前記第2の複数のエミュレーション経路が、前記プリント回路板PCBの第2のエリア上に配置されることである。好ましい特徴的実施形態では、前記ケーブルは、複数の差動通信ワイヤ対、例えばチップおよびリングを備えるDSL通信ケーブルであり、前記第1の複数のエミュレーション経路が、前記対のそれぞれの第1のワイヤを備える第1のワイヤのセットに対応し、前記第2の複数のエミュレーション経路が、前記対のそれぞれの第2のワイヤを備える第2のワイヤのセットに対応する。プリント回路板PCBの異なるエリアまたは層上に第1および第2の漏話エミュレータのエミュレーション経路を配置することにより、測定中に制御された形でそれらが互いに影響を及ぼすことを達成することが可能となる。別の特徴的実施形態では、漏話エミュレータ構成が提供され、この漏話エミュレータ構成が、N個のエミュレーション経路をそれぞれ備える4つの同様の漏話エミュレータを備える。第1の漏話エミュレータの各エミュレーション経路について、第1のセグメント出力が第2のセグメント入力から切断され、第2の漏話エミュレータの各エミュレーション経路について、第1のセグメント出力が第2のセグメント入力から切断される。前記第1および第2の漏話エミュレータの第1のセグメント入力は、前記漏話エミュレータ構成の2N個のエミュレーション経路入力を構成する。前記第1のおよび第2の漏話エミュレータの切断された接続点が接続によって置き換えられ、前記第1の漏話エミュレータのそれぞれの第1のセグメント出力が、前記第2の漏話エミュレータの別個の第2のセグメント入力に接続され、前記第2の漏話エミュレータのそれぞれの第1のセグメント出力が、前記第1の漏話エミュレータの別個の第2のセグメント入力に接続され、これらの接続がN個の追加の交差点を構成することができる。前記第1の漏話エミュレータのそれぞれの第2のセグメント出力が、第3の漏話エミュレータの別個の第1のセグメント入力に接続され、前記第2の漏話エミュレータのそれぞれの第2のセグメント出力が、第4の漏話エミュレータの別個の第1のセグメント入力に接続される。最後に、前記第3および第4の漏話エミュレータの第2のセグメント出力が、前記漏話エミュレータ構成の2N個のエミュレーション経路出力を構成する。このようにして、それぞれN個のエミュレーション経路を備える4つの漏話エミュレータの相互接続により、2N個のエミュレーション経路を備える2倍のサイズの漏話エミュレータまたは漏話エミュレータ構成が得られる。この漏話エミュレータの別の特徴的実施形態が、添付の特許請求の範囲で述べられる。特許請求の範囲で使用される備えるまたは含むという用語は、その後に列挙される手段に制限されると解釈されるべきではないことに留意されたい。したがって、手段AおよびBを備える装置などの表現の範囲は、手段AおよびBのみからなる装置の実施形態に限定されるべきではない。それは、本発明の実施形態に関しては、AおよびBが装置の不可欠な手段であることを意味する。同様に、特許請求の範囲でやはり使用される結合という用語は、直接的接続のみに制限されると解釈されるべきではないことに留意されたい。したがって、装置Bに結合された装置Aなどの表現の範囲は、装置Aの出力が装置Bの入力に直接接続される装置の実施形態に限定されるべきではない。それは、Aの出力とBの入力との間に経路が存在する可能性があり、その経路は他の装置または手段を含む可能性があることを意味する。添付の図面と共に行われる実施形態の以下の説明を参照することにより、本発明の上記およびその他の目的および特徴がより明らかとなり、本発明自体を最良に理解されよう。この漏話エミュレータはプリント回路板PCB上に構築され、多量の差動ワイヤ対例えば2×50トラックを結合して、実際のxDSLケーブルをエミュレートすることを可能にする。望ましくない漏話を低減するために、異なる回線からのトラックを互いに相対的に遠くにすることができ、好ましくは、PCBのいくつかの層だけの上でルーティングすることができる。各回線またはエミュレーション経路が別々の交差点ですべての他の回線と交わることがさらに保証されるべきである。この目的で、図1および図2に示し、上記で説明したマトリックストポロジを使用する代わりに、PCB上のエミュレーション経路の別のレイアウトが好ましい。漏話エミュレータのこのレイアウトでは、2つのエミュレーション経路について図3に示すように、xDSLケーブルの各ワイヤが、プリント回路板PCB上の別個のエミュレーション経路に対応する。第1のエミュレーション経路が、第2のセグメントL1bに直列に接続された第1のセグメントL1aによって構成され、第2のエミュレーション経路が、別の第2のセグメントL2bに直列に接続された別の第1のセグメントL2aによって構成される。第1のセグメントL1a、L2aはすべて、同一の所定の長さを有し、平行に延び、PCBにわたって均一に広がる。第2のセグメントL1b、L2bについても同じである。必須ではないが、好ましくは、第1のセグメントの長さは第2のセグメントの長さに等しい。これは特に高周波数動作で重要である。第1のエミュレーション経路は、第1のセグメントL1aの一端の第1のセグメント入力であるエミュレーション経路入力L1aiを有し、第1のセグメントL1aの他端は第1のセグメント出力L1aoである。第1のエミュレーション経路は、第2のセグメントL1b経路の一端の第2のセグメント出力であるエミュレーション経路出力L1boをさらに有し、第2のセグメントL1bの他端は第2のセグメント入力L1biである。各エミュレーション経路の第1のセグメント出力L1ao、L2aoは、接続点L1aoL1bi、L2aoL2biで同一の経路の第2のセグメント入力L1bi、L2biに接続され、その結果、第1および第2のセグメントが、その接続点で好ましくは約90度の角度を形成する。その結果、各エミュレーション経路は、漏話エミュレータの任意の他のエミュレーション経路と1度だけ交差する。より詳細には、第1のエミュレーション経路の第2のセグメントL1bが、交差点X21で第2のエミュレーション経路の第1のセグメントL2aと交差する。この交差点X21は、図3に示すようにテーブルで表すことができ、このテーブルは、経路1から経路2への漏話およびその逆を表す。エミュレーション経路はそれ自体と交差しないので、このテーブルの対角線は空である。図4は、プリント回路板ルーティング上にN=4個のエミュレーション経路を有する拡張トポロジをさらに示す。このトポロジは、N=4個のエミュレーション経路入力L1aiからL4aiと、4つのエミュレーション経路出力L1boからL4boとを有する。第1のエミュレーション経路の第2のセグメントL1bが、交差点X21、X31、X41で、それぞれ第2、第3、および第4のエミュレーション経路の第1のセグメントL2a、L3a、およびL4aと交差する。さらに、第2のエミュレーション経路の第2のセグメントL2bが、交差点X32で第3のエミュレーション経路の第1のセグメントL3aと交差し、交差点X42で第4のエミュレーション経路の第1のセグメントL4aと交差する。最後に、第3のエミュレーション経路の第2のセグメントL3bが、交差点X43で第4のエミュレーション経路の第1のセグメントL4aと交差する。図4に示すように、こうした要素をやはりテーブルに入力することができ、図4では、例示的交差点X42が示されている。このレイアウトから、このトポロジによって6個の必要な交差点だけが作成されることは明らかである。エミュレーション経路間のこのほぼ垂直な交差により、制御されない漏話がさらに低減される。トポロジは、単に構造をシフトと共にコピーすることにより、任意のN個の個々のワイヤまたはN個の差動対またはM×N個の回線ただしMは任意の数でよいを結合することを可能にする。図5に示すように、結合要素CPは、単一の受動構成要素、例えばコンデンサ、抵抗器、またはコイルと同様に単純でよいが、より複雑な受動または能動回路またはフィルタでもよい。結合要素CPが、2つの別個のエミュレーション経路間の交差点、例えばX21で、エミュレーション経路の接続点L1aoL1biおよびL2aoL2biの可能な限り近くに設けられる。このようにして、xDSL性能に対する影響を最小限に抑えて、結合を実現することができる。より詳細には、結合要素CPは、第2のエミュレーション経路の第1のセグメントL2aにC21で接続された一端S21を有し、第1のエミュレーション経路の第2のセグメントL1bにC12で接続された他端S12を有する受動結合要素である。結合要素CPの端部S21およびS12は、可能な限り短いことが好ましいことに留意されたい。そのような単純な交差接続は、重いマルチペアケーブルの多数の差動対の漏話結合をエミュレートすることを可能にする。DSLケーブルは一般に、差動通信ワイヤ対、チップ、およびリングを備え、対のそれぞれの第1のワイヤが、上述のように第1の漏話エミュレータ内のエミュレーション経路によって表される。次いで、対のそれぞれの第2のワイヤが、第1の漏話エミュレータと同様であるが、第1の漏話エミュレータとは別個の、第2の漏話エミュレータ内の第2のエミュレーション経路によって表される。第2のエミュレーション経路は、第1のエミュレーション経路と同様に配置される。より詳細には、第1のエミュレーション経路が、プリント回路板PCBの第1のエリア上に配置され、第2のエミュレーション経路が、このPCBの第2のエリア上に配置される。第2のエリアのエミュレーション経路が、第1のエリアのエミュレーション経路に対してシフトされる。このシフティングは、プリント回路板PCBの異なる層上に第1および第2のエミュレーション経路を配置することによって実現することもできる。前記第1のエリアのエミュレーション経路と前記第2のエリアのエミュレーション経路との間の交差点の近傍に結合要素を設けることができることに留意されたい。より具体的には、チップ、リング、各差動対のワイヤが、単一の受動結合要素により、チップ、リング、他のあらゆる差動対のワイヤにそれぞれ結合される。結合要素は上述のようにより複雑なものでよいことに留意されたい。結合要素は、例えばより多くの構成要素を備えることができ、チップおよびリング上の構成要素を相互接続して、より複雑なフィルタを形成することができる。同一の主な概念を使用するが、以下で説明するように構成することにより、上記の漏話エミュレータをN×Nから2N×2Nに拡張することがさらに可能である。そのような2N×2Nまたは2重漏話エミュレータは、それぞれ上述の漏話エミュレータと同様である4つの漏話エミュレータCCE1からCCE4を備え、N個、例えば4個のエミュレーション経路を備える漏話エミュレータ構成である。図6に示すこの漏話エミュレータ構成では、第1のCCE1および第2のCCE2漏話エミュレータの第1のセグメント入力L1ai-L4ai、L5ai-L8aiが、2N2×4=8個のエミュレーション経路入力を構成し、第3のCCE3および第4のCCE4漏話エミュレータの第2のセグメント出力L5’ai-L8’ai/L1’ai-L4’aiが、2N個のエミュレーション経路出力を構成する。さらに、図7aおよび7bに示すように、第1の漏話エミュレータCCE1の各エミュレーション経路は、それぞれの接続点L1aoL1bi/L4aoL4biでその第2のセグメント入力L2bi/L4biから切断されたその第1のセグメント出力L1ao/L4aoを有する。同様に、第2の漏話エミュレータCCE2の各エミュレーション経路の第1のセグメント出力L5ao/L8aoが、その点L5aoL5bi/L8aoL8biでその経路の第2のセグメント入力L5bi/L8biから切断される。そのように接続された接続点L1aoL1bi-L4aoL4biおよびL5aoL5bi-L8aoL8biが、接続COによって置き換えられる。接続COが、第1の漏話エミュレータCCE1のそれぞれの第1のセグメント出力L1ao-L4aoを、第2の漏話エミュレータCCE2の別個の第2のセグメント入力L5bi-L8biに接続し、第2の漏話エミュレータCCE2のそれぞれの第1のセグメント出力L5ao-L8aoを、第1の漏話エミュレータCCE1の別個の第2のセグメント入力L1bi-L4biに接続する。最後に、第1の漏話エミュレータCCE1のそれぞれの第2のセグメント出力L1bo-L4boが、第3の漏話エミュレータCCE3の別個の第1のセグメント入力L5’ai-L8’aiに接続され、第2の漏話エミュレータCCE2のそれぞれの第2のセグメント出力L5bo-L8boが、第4の漏話エミュレータCCE4の別個の第1のセグメント入力L1’ai-L4’aiに接続される。この漏話エミュレータ構成では、CPとしての結合要素が、同一の漏話エミュレータCCE1、CCE2、CCE3、またはCCE4内の2つの別個のエミュレーション経路間の各交差点に設けられる。これらが、図6に示されるテーブルで表される:CCE1からCCE4について、それぞれ正方形、ダイヤモンド、三角形、および五角形がある。CCE1とCCE2の間の相互接続上にCP要素を追加すること円で表すによってテーブルが完成し、したがって全2N×2N漏話エミュレータ構成が補われることがわかる。さらに多くの漏話エミュレータを用いた外挿により、前述の2N×2N漏話エミュレータ構成をより多い数のトラックに拡張することができることに留意されたい。次いで、こうした追加の漏話エミュレータが、例えば第3のCCE3および/または第4のCCE4漏話エミュレータの接続点に接続される。最後の注記は、本発明の実施形態が機能ブロックによって説明されることである。上記で与えたこうしたブロックの機能説明から、知られている電子構成要素でこうしたブロックの実施形態をどのように製造することができるかが、電子装置を設計する当業者には明らかとなるであろう。したがって、機能ブロックの内容の詳細なアーキテクチャは与えられない。特定の機器に関して本発明の原理を上記で説明したが、この説明は、添付の特許請求の範囲で定義される本発明の範囲に関する限定としてではなく、実施例として行われるものに過ぎないことをはっきりと理解されたい。