パッケージ基板と、前記パッケージ基板上に実装され、個別に機能が割り当てられて第1の順序で配列された複数の第1ボンディングパッドを上面に有する第1の半導体チップと、前記第1の半導体チップよりも外形が小さく、該第1の半導体チップの上に配置され、前記複数の第1ボンディングパッドの各々と対応する機能が割り当てられて、前記第1の順序で並ぶように配列された複数の第2ボンディングパッドを上面に有する第2の半導体チップと、前記第1ボンディングパッドと前記第2ボンディングパッドとを接続する第1ボンディングワイヤと、を有することを特徴とする半導体装置。前記第1ボンディングパッドのピッチと前記第2ボンディングパッドのピッチとが同じであることを特徴とする請求項1記載の半導体装置。前記第2の半導体チップは、前記第1の半導体チップの隅に配置されていることを特徴とする請求項1又は2記載の半導体装置。前記第2の半導体チップの上面に配列された複数の第3ボンディングパッドと、前記パッケージ基板上に設けられた複数の第4ボンディングパッドと、前記第3ボンディングパッドと前記第4ボンディングパッドとを接続する第2ボンディングワイヤとをさらに有し、前記第1ボンディングワイヤは、前記第2の半導体チップの前記第1の半導体チップの前記隅に隣接する角を挟む一辺に沿って形成されており、前記第2ボンディングワイヤは、前記第2半導体チップの前記一辺と、該一辺に隣接し前記第2の半導体チップの前記角を挟む他の一辺とに沿って形成されていることを特徴とする請求項3記載の半導体装置。前記第1の半導体及び前記第2の半導体を複数組有することを特徴とする請求項2から4のいずれか1項記載の半導体装置。一つの実施形態は、コントローラによるメモリに対するデータの読み書きの高速化が可能な半導体装置を提供することを目的とする。一つの実施形態によれば、半導体装置が提供される。半導体装置は、パッケージ基板と、パッケージ基板上に実装され、個別に機能が割り当てられて第1の順序で配列された複数の第1ボンディングパッドを上面に有する第1の半導体チップと、第1の半導体チップよりも外形が小さく、第1の半導体チップの上に配置され、複数の第1ボンディングパッドの各々と対応する機能が割り当てられて、第1の順序で並ぶように配列された複数の第2ボンディングパッドを上面に有する第2の半導体チップと、第1ボンディングパッドと第2ボンディングパッドとを接続する第1ボンディングワイヤと、を有する。以下に添付図面を参照して、実施形態にかかる半導体装置を詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。第1の実施形態図1は、第1の実施形態にかかる半導体装置の構成を模式的に示す図であり、図1aは平面図、図1bは図1aでの矢印Ib方向から見た側面図である。半導体装置10は、パッケージ基板1の上に搭載された第1の半導体チップとしてのメモリ半導体メモリ2と、メモリ2の上に重ねて搭載されてメモリ2を制御する第2の半導体チップとしてのコントローラ3とを備え、メモリ2及びコントローラ3は封止樹脂5で樹脂封止されている。コントローラ3はメモリ2よりも外形寸法が小さく、メモリ2の隅の部分に配置されている。なお、コントローラ3をメモリ2の隅以外の部分に配置することも可能である。メモリ2とコントローラ3とは、第1ボンディングワイヤ4を介して直に接続されている。第1ボンディングワイヤ4は、メモリ2の上面に設けられた第1ボンディングパッドとしてのボンディングパッド2aと、コントローラ3の上面に設けられた第2ボンディングパッドとしてのボンディングパッド3aとの間に架けられている。ボンディングパッド2aは、電源、グランド、クロック、データ、各種信号などの機能が個別に割り当てられており、各機能のパッドが所定の順序第1の順序で配列されている。一方、ボンディングパッド3aは、ボンディングパッド2aの各々と対応する機能が割り当てられており、ボンディングパッド2aと対応する機能のパッドが同じ順序で並ぶ第1の順序で並ぶように配列されている。ボンディングパッド3aのピッチはボンディングパッド2aのピッチよりも広くなっており、列の端に位置するボンディングパッド2a、3a間に架けられた第1ボンディングワイヤ4は、ボンディングパッド2aの配列方向と直交する方向に対して傾いた状態で配置されている。第1ボンディングワイヤ4は、メモリ2のボンディングパッド2aの配列方向と直交する方向に対する角度が大きくなると、封止樹脂5で樹脂封止の際に断線が生じやすくなるため、この角度が所定角度以下となるように形成されている。一例を挙げると、第1ボンディングワイヤ4は、メモリ2のボンディングパッド2aの配列方向と直交する方向に対する角度が40°以下となっている。第1ボンディングワイヤ4は、ワイヤ長が長くなると封止樹脂5で樹脂封止の際に断線が生じやすくなるため、ワイヤ長が所定長さ以下となるようにすることで断線が発生しにくくなる。また、ボンディングパッド2aの列とボンディングパッド3aの列との距離が短いと、列の端に位置するボンディングパッド2a、3a間に架けられる第1ボンディングワイヤ4のボンディングパッド2aの配列方向と直交する方向に対する角度が大きくなってしまう。そのため、ボンディングパッド2aの列とボンディングパッド3aの列とがある程度離れるようにボンディングパッド2a、3aを設けることで断線の発生を抑制できる。一例を挙げると、第1ボンディングワイヤ4のワイヤ長を0.5~2mmとし、メモリ2のボンディングパッド2aの配列方向と直交する方向に対する第1ボンディングワイヤの角度が40°以下とすることで、断線の発生を効果的に抑制できる。また、コントローラ3は第2ボンディングワイヤ6を介してパッケージ基板1にも接続されている。第2ボンディングワイヤ6は、パッケージ基板1の上面に設けられた第4ボンディングパッドとしてのボンディングパッド1aと、コントローラ3の上面にボンディングパッド3aとは別に設けられた第3ボンディングパッドとしてのボンディングパッド3bとの間に架けられている。コントローラ3がメモリ2の隅の部分に配置されているため、第2ボンディングワイヤ6の長さは短く抑えられている。パッケージ基板1には、ボンディングパッド1aから不図示の外部機器に向かって延在する不図示の配線が形成されている。メモリ2の上面におけるボンディングパッド2aの機能の並び順と、コントローラ3の上面におけるボンディングパッド3aの機能の並び順とは一致している。すなわち、本実施形態では、メモリ2とコントローラ3とでボンディングパッド2a、3aの機能の並び順を揃えるための配線をメモリ2やコントローラ3の内部に形成している。これにより、パッケージ基板1内の配線で機能の並び順を変更する必要が無いため、メモリ2とコントローラ3とは第1ボンディングワイヤ4で直に接続されている。図2は、従来の半導体装置の構成を模式的に示す図であり、図2aは平面図、図2bは図2aでの矢印IIb方向から見た側面図である。従来の半導体装置50は既製のメモリ52及びコントローラ53を組み合わせており、メモリ52の上面に設けられたボンディングパッド52aの機能の並び順とコントローラ53の上面に設けられたボンディングパッド53aの機能の並び順とが一致していない。このため、メモリ52とコントローラ53とを接続するためには、配線を立体交差させるためにパッケージ基板51などを介する必要があった。例えば、ボンディングパッド53aからボンディングワイヤを介しボンディングパッド51aに接続され、パッケージ基板中の配線を介して、ボンディングパッド51bからボンディングワイヤを介しメモリ52のボンディングパッド52aに接続されている。すなわち、メモリ52とコントローラ53とを直に接続することはできなかった。また、下側となるメモリ52の上面に再配線層を設け、上側となるコントローラ53とパッケージ基板51とを再配線層を介して電気的に接続することも考えられる。しかしながら、下側となるメモリ52の上面に再配線層を設ける従来技術では、下側となるメモリ52に再配線層を形成するために製造工程での工数が増加し、製造コストが高騰してしまう。一方、本実施形態にかかる半導体装置10は、メモリ2とコントローラ3とが第1ボンディングワイヤ4で直に接続されているため、パッケージ基板1を介してこれらを接続する場合と比較してメモリ2-コントローラ3間の配線長を短くできる。一例として、パッケージ基板1が18×14mm、メモリ2が15×10mm、コントローラ3が3×3mmである場合には、本実施形態の構造を採用することにより、パッケージ基板1を介してメモリ2とコントローラ3とを接続する場合と比較して、メモリ2-コントローラ3間の配線長を20mm程度短くすることができる。メモリ2-コントローラ3間の配線長を短くすることにより、メモリ2-コントローラ3間での信号の劣化を抑え、データの授受を高速化できる。また、組立時に特殊な作業は不要であるため、既存の設備を用いて製造可能であり、製造コストの高騰を招くことはない。なお、ここではメモリとコントローラとが一対一で対応する構成を例として説明したが、一つのコントローラに対して複数のメモリを接続することも可能である。図3は、一つのコントローラに対して四つのメモリを接続する半導体装置の構成の一例を示す図であり、図3aは平面図、図3bは図3aでの矢印IIIb方向から見た側面図である。半導体装置10において、メモリ21~24は少しずつずらして重ねられており、最上段以外のメモリ21~23についても上面の一部が露出している。メモリ21~23のボンディングパッド21a~23aは、上段のメモリ22~24によって覆われない部分に形成されている。したがって、各メモリ21~24のボンディングパッド21a~24aとコントローラ3のボンディングパッド3aとを第1ボンディングワイヤ41~44で直に接続することが可能となっている。コントローラ3が複数のメモリ21~24へのデータの読み書きを行うことにより、半導体装置10の大容量化を実現可能である。また、メモリ21~24が同じメモリである場合は、それぞれのメモリのボンディングパッド21a~24aは、コントローラ3に対して直線上に並んでしまう。例えば、メモリを2組で1つのメモリとしてコントロールする場合例えば、メモリ23~24、メモリ23~24をそれぞれ1組とする場合、メモリを4つ配置するとデータパッドが干渉してしまう。そのため、ボンディングワイヤ41~44が延びる方向と直交するようにメモリ23~24をずらす。その結果、それぞれの組が有するデータパッドの干渉を防止し、容易にボンディングワイヤ4で接続することができる。この場合、下側の組であるメモリ21~22をボンディングパッド3bが配置された側と逆方向にずらすことが好ましい。その結果、ボンディングパッド3bとボンディングパッド1aの距離を短くすることができる。また、ここではコントローラの一辺にメモリ用のボンディングパッドが配列され、他の一辺にホスト用のボンディングパッドが配列された構成を例として説明したが、コントローラの一辺にメモリ用のボンディングパッドとホスト用のボンディングパッドとが混在して配列されていても良い。図4は、コントローラの一辺にメモリ用のボンディングパッドとホスト用のボンディングパッドとを混在して配列させた半導体装置の構成の一例を示す図であり、図4aは平面図、図4bは図4aでの矢印IVb方向から見た側面図である。コントローラ3のメモリ2の隅に隣接する角を挟む一辺にメモリ2との接続用のボンディングパッド3aを配列し、メモリ2の隅に隣接する角を挟む他の一辺にボンディングパッド3a及びボンディングパッド3bとを配置している。したがって、第1ボンディングワイヤ4は、コントローラ3のメモリ2の隅に隣接する角を挟む一辺に沿って形成されており、第2ボンディングワイヤ6は、コントローラ3の一辺と、メモリ2の隅に隣接する角を挟む他の一辺とに沿って形成されている。これにより、第2ボンディングワイヤ6の本数が第1ボンディングワイヤ4の本数と比べて多い場合でも、第1ボンディングワイヤ4及び第2ボンディングワイヤ6を偏りなく配置することが可能となる。以上のように、メモリ及びコントローラの双方を、半導体装置として組み立てた状態を想定して設計し、ボンディングパッドの並び順を合わせておくことにより、第1ボンディングワイヤを交差させることなくメモリとコントローラとを直接接続することが可能となる。第2の実施形態図5は、第2の実施形態にかかる半導体装置の構成を模式的に示す図であり、図5aは平面図、図5bは図5aでの矢印Vb方向から見た側面図である。本実施形態においては、パッケージ基板1上に実装されたメモリ2の上面のボンディングパッド2aとコントローラ3の上面のボンディングパッド3aとが同じ間隔ピッチで配列されている。この他の部分に関しては第1の実施形態と同様である。ボンディングパッド2aとボンディングパッド3aとを同じ間隔で配列させることにより、メモリ2-コントローラ3間を接続する全ての第1ボンディングワイヤ4の長さを短く揃えることが可能となる。本実施形態では、全ての第1ボンディングワイヤ4を、ボンディングパッド2aの配列方向と直交する方向に対して平行に配置できるため、ボンディングパッド2aの列とボンディングパッド3aの列との距離を小さくしても、列の端に位置するボンディングパッド2a、3a間に架けられる第1ボンディングワイヤ4のボンディングパッド2aの配列方向と直交する方向に対する角度が大きくなってしまうことがない。したがって、第1の実施形態よりも第1ボンディングワイヤ4の長さを短くすることが可能である。第3の実施形態図6は、第3の実施形態にかかる半導体装置の構成を模式的に示す図であり、図6aは平面図、図6bは図6aでの矢印VIb方向から見た側面図である。本実施形態においては、半導体装置10は、メモリ21、22とコントローラ31、32を備えている。パッケージ基板1の上には、メモリ21、22がずらして配置され、上段のメモリ22の上に重ねてコントローラ31、32が搭載されている。下段のメモリ21のボンディングパッド21aは、上段のメモリ22によって覆われない部分に設けられている。コントローラ31は、下段のメモリ21及びパッケージ基板1にそれぞれ第1ボンディングワイヤ41及び第2ボンディングワイヤ61によってワイヤボンディングされている。すなわち、ボンディングワイヤ41は、メモリ21の上面に設けられたボンディングパッド21aと、コントローラ3の上面に設けられたボンディングパッド31aとの間に架けられている。同様に、ボンディングワイヤ41は、パッケージ基板1の上面に設けられたボンディングパッド11aと、コントローラ3の上面に設けられたボンディングパッド31bとの間に架けられている。コントローラ32は、上段のメモリ22及びパッケージ基板1にそれぞれ第1ボンディングワイヤ42及び第2ボンディングワイヤ62によってワイヤボンディングされている。すなわち、ボンディングワイヤ42は、メモリ22の上面に設けられたボンディングパッド22aと、コントローラ3の上面に設けられたボンディングパッド32aとの間に架けられている。同様に、ボンディングワイヤ42は、パッケージ基板1の上面に設けられたボンディングパッド12aと、コントローラ3の上面に設けられたボンディングパッド32bとの間に架けられている。本実施形態においては、下段のメモリ21に対するデータの読み書きをコントローラ31で制御し、上段のメモリ22に対するデータの読み書きをコントローラ32で制御するため、各々のメモリ21、22に対するデータの読み書きを並行して行える。このため、半導体装置10全体としてのデータの読み書きの速度を向上させることができる。また、メモリ21とメモリ22は同じメモリであり、上段のメモリ22が180度回転されて配置されていても良い。同様に、コントローラ31とコントローラ32も同じコントローラであり、180度回転されて配置されていても良い。すなわち、メモリ21とコントローラ31の組とメモリ22とコントローラ32の組を重ね合わせて配置していると言える。ここで、上段のメモリ22上の対向する四辺の隅にそれぞれコントローラ31、32を配置し、メモリ21とメモリ22を180度回転して配置することにより、上面から見た面積を増加させることなくメモリ21とメモリ22及びコントローラ31とコントローラ32を配置することができる。なお、ここではコントローラを二つ備えた構成を例としたが、コントローラ及びメモリの組を3以上とすることも可能である。また、第1の実施形態において説明したように、各コントローラの少なくとも一つが複数のメモリへのデータの読み書きを制御することも可能である。本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。