テスト対象回路と、スキャンモード制御信号と、ノイズ制御信号と、クロック信号と、テストパターンとが入力され、前記テスト対象回路に対するテストを行うテスト回路と、を有し、前記テスト回路は、前記ノイズ制御信号がイネーブルであるダミーノイズ生成期間に前記テスト回路において保持されている前記テストパターンに基づくテスト値を維持し、前記ダミーノイズ生成期間に前記クロック信号の周期に応じて変動するダミー電源ノイズを生成し、前記ダミーノイズ生成期間の終了後に前記テストパターンにより前記テスト対象回路をテストする半導体装置。前記テスト回路は、前記クロック信号が伝達する経路にクロックバッファ群を有する請求項1に記載の半導体装置。前記テスト回路は、従属接続される複数のスキャンフリップフロップを有し、前記スキャンフリップフロップはそれぞれ、前記クロック信号に応じて保持値入力端子に与えられる信号に基づくテスト値を保持するフリップフロップ回路と、前記テストパターンと、前記テスト対象回路の出力値と、のいずれを選択して前記フリップフロップ回路の前記保持値入力端子に与えるかを前記スキャンモード制御信号に応じて切り換える第1のセレクタと、前記ノイズ制御信号に応じて、前記ダミーノイズ生成期間における前記フリップフロップ回路の値の更新を防止するテストベクタ保持回路と、を有する請求項1又は2のいずれか1項に記載の半導体装置。前記テストベクタ保持回路は、前記第1のセレクタに与えるテストパターンとして、前記テストパターンと、前記フリップフロップ回路の出力値と、のいずれを与えるかを前記ノイズ制御信号に応じて切り換える第2のセレクタを有する請求項3に記載の半導体装置。前記テストベクタ保持回路は、前記クロック信号と、予め定められた固定値と、が入力され、前記ノイズ制御信号に応じて前記フリップフロップ回路に対する前記クロック信号の供給と遮断とを切り換える第2のセレクタを有する請求項3に記載の半導体装置。前記スキャンフリップフロップは、前記クロック信号に応じて前記テストパターンにより与えられる値を次段のスキャンフリップフロップにシフトさせるシフト動作と、前記ノイズ制御信号に応じて前記クロック信号によらず前記スキャンフリップフロップに保持されている値を維持するホールド動作と、前記クロック信号に応じて前記テスト対象回路へのテストパターンの印加と当該テストパターンに基づくテスト結果の取得を行うラウンチキャプチャ動作を行い、前記ラウンチキャプチャ動作において与えられる前記クロック信号の周期は、前記テスト対象回路の仕様に応じて設定される請求項3乃至5のいずれか1項に記載の半導体装置。前記ダミーノイズ生成期間の間に入力される前記クロック信号は、前記ダミー電源ノイズの振幅を徐々に大きくする周期を有する請求項1乃至6のいずれか1項に記載の半導体装置。前記ダミー電源ノイズは、前記ダミーノイズ生成期間の終了後に前記クロック信号により発生するテスト電源ノイズとは異なる位相を有する請求項1乃至7のいずれか1項に記載の半導体装置。前記スキャンモード制御信号と、前記ノイズ制御信号と、前記クロック信号と、前記テストパターンとは、外部に設けられるテスト装置により出力される請求項1乃至8のいずれか1項に記載の半導体装置。テスト対象回路と、スキャンモード制御信号と、ノイズ制御信号と、クロック信号と、テストパターンとが入力され、前記テスト対象回路に対するテストを行うテスト回路と、を有する半導体装置のテスト方法であって、前記ノイズ制御信号がイネーブルであるダミーノイズ生成期間に前記テスト回路において保持されている前記テストパターンに基づくテスト値を維持し、前記ダミーノイズ生成期間に前記クロック信号の周期に応じて変動するダミー電源ノイズを生成し、前記ダミーノイズ生成期間の終了後に前記テストパターンにより前記テスト対象回路をテストする半導体装置のテスト方法。前記ダミー電源ノイズは、前記テスト回路において前記クロック信号が伝達する経路に設けられるクロックバッファ群による電流消費に起因して生成される請求項10に記載の半導体装置のテスト方法。前記テスト回路は、従属接続される複数のスキャンフリップフロップを有し、前記スキャンフリップフロップはそれぞれ、前記クロック信号に応じてテスト値を保持し、前記スキャンモード制御信号に応じて前記テスト値として前記テストパターンと前記テスト対象回路の出力値とのいずれを保持するかを切り換え、前記ノイズ制御信号に応じて、前記ダミーノイズ生成期間における前記テスト値の更新を防止する請求項10又は11のいずれか1項に記載の半導体装置のテスト方法。前記スキャンフリップフロップは、前記ダミーノイズ生成期間において出力値を入力信号として帰還させる請求項12に記載の半導体装置のテスト方法。前記スキャンフリップフロップは、前記ダミーノイズ生成期間において前記テスト値を保持するフリップフロップへの前記クロック信号の供給を停止する請求項12に記載の半導体装置のテスト方法。前記スキャンフリップフロップは、前記クロック信号に応じて前記テストパターンにより与えられる値を次段のスキャンフリップフロップにシフトさせるシフト動作と、前記ノイズ制御信号に応じて前記クロック信号によらず前記スキャンフリップフロップに保持されている値を維持するホールド動作と、前記クロック信号に応じて前記テスト対象回路へのテストパターンの印加と当該テストパターンに基づくテスト結果の取得を行うラウンチキャプチャ動作を行い、前記ラウンチキャプチャ動作において与えられる前記クロック信号の周期は、前記テスト対象回路の仕様に応じて設定される請求項12乃至14のいずれか1項に記載の半導体装置のテスト方法。前記ダミーノイズ生成期間の間に入力される前記クロック信号は、前記ダミー電源ノイズの振幅を徐々に大きくする周期を有する請求項10乃至15のいずれか1項に記載の半導体装置のテスト方法。前記ダミー電源ノイズは、前記ダミーノイズ生成期間の終了後に前記クロック信号により発生するテスト電源ノイズとは異なる位相を有する請求項10乃至16のいずれか1項に記載の半導体装置のテスト方法。前記スキャンモード制御信号と、前記ノイズ制御信号と、前記クロック信号と、前記テストパターンとは、外部に設けられるテスト装置により出力される請求項10乃至17のいずれか1項に記載の半導体装置のテスト方法。しかし、特許文献2に記載の技術では、半導体装置内に電源ノイズ発生回路が必要となる。この電源ノイズ発生回路は、多くのアナログトランジスタで構成される。また、電源ノイズ発生回路の規模或いは個数により、削減可能な電源電圧の変動の量が決まる。近年、半導体装置では、多機能化により集積化される素子数が増大しており、テスト回路による回路規模の増大はできるだけ抑制しなければならない。一方、非特許文献1では、スキャンテスト時の電源ノイズを低減するために新たに電源ノイズ発生回路を追加しなければならい。つまり、非特許文献1を用いた場合、回路規模が増大する問題がある。本発明にかかる半導体装置の一態様は、テスト対象回路と、スキャンモード制御信号と、ノイズ制御信号と、クロック信号と、テストパターンとが入力され、前記テスト対象回路に対するテストを行うテスト回路と、を有し、前記テスト回路は、前記ノイズ制御信号がイネーブルであるダミーノイズ生成期間に前記テスト回路において保持されている前記テストパターンに基づくテスト値を維持し、前記ダミーノイズ生成期間に前記クロック信号の周期に応じて変動するダミー電源ノイズを生成し、前記ダミーノイズ生成期間の終了後に前記テストパターンにより前記テスト対象回路をテストする。本発明にかかる半導体装置のテスト方法の一態様は、テスト対象回路と、スキャンモード制御信号と、ノイズ制御信号と、クロック信号と、テストパターンとが入力され、前記テスト対象回路に対するテストを行うテスト回路と、を有する半導体装置のテスト方法であって、前記ノイズ制御信号がイネーブルであるダミーノイズ生成期間に前記テスト回路において保持されている前記テストパターンに基づくテスト値を維持し、前記ダミーノイズ生成期間に前記クロック信号の周期に応じて変動するダミー電源ノイズを生成し、前記ダミーノイズ生成期間の終了後に前記テストパターンにより前記テスト対象回路をテストする。本発明にかかる半導体装置及びそのテスト方法では、テストパターンに基づく機能テストを行う前にテストパターンに対応した値を保持したまま、クロック信号の周期に応じた電圧変動を示すダミー電源ノイズを生成する。つまり、本発明にかかる半導体装置及びテスト方法では、ダミー電源ノイズをクロック信号により生成する。そして、ダミー電源ノイズによりテストパターンに基づく機能テストにより生じる電源ノイズの振幅を抑制する。本発明にかかる半導体装置及びテスト方法によれば、回路規模の増大を抑制しながら、電源ノイズを抑制することができる。実施の形態1以下、図面を参照して本発明の実施の形態について説明する。実施の形態1にかかる半導体装置1のブロック図を図1に示す。図1に示すように、半導体装置1は、組合せ回路11~13、テスト回路20を有する。この組合せ回路11~13は、テスト対象回路の一例である。テスト回路20は、スキャンモード制御信号SMCと、ノイズ制御信号CNTと、クロック信号CLKと、テストパターンSINとが入力され、テスト対象回路に対するテストを行う。より具体的には、テスト回路20は、ノイズ制御信号CNTがイネーブルであるダミーノイズ生成期間にテスト回路20において保持されているテストパターンSINに基づくテスト値を維持し、ダミーノイズ生成期間にクロック信号CLKの周期に応じて変動するダミー電源ノイズを生成し、ダミーノイズ生成期間の終了後にテストパターンSINによりテスト対象回路12をテストする。ここで、テスト回路20の詳細な構成について説明する。図1に示すように、テスト回路20は、スキャンフリップフロップ21~2nnは整数、以下同じ、クロックバッファ群31~3nを有する。なお、クロックバッファ群31~3nは、クロック信号CLKがスキャンフリップフロップ21~2nに到達するタイミングを制御するために設けられるものであり、クロックバッファ群31~3nに含まれるクロックバッファの数及びその配置は設計時に適宜設定されるものである。スキャンフリップフロップ21~2nは、それぞれスキャンモード制御信号SMCと、ノイズ制御信号CNTと、クロック信号CLKと、テストパターンSINと、データ入力信号DINが入力され、出力信号Qを出力する。以下の説明では、スキャンモード制御信号SMSが入力される入力端子をスキャンモード制御信号入力端子SMC、ノイズ制御信号CNTが入力される入力端子をノイズ制御信号入力端子CNT、クロック信号CLKが入力される入力端子をクロック入力端子CLK、テストパターンSINが入力される入力端子をテストパターン入力端子SIN、データ入力信号DINが入力される入力端子をデータ入力端子DIN、出力信号Qが出力される出力端子を出力端子Qと称す。スキャンフリップフロップ21~2nは、スキャンモード制御信号SMCが第1のモードを示す状態例えば、ローレベルである場合、テストパターンSINに基づくテスト値をクロック信号CLKに同期して保持し、出力端子Qから出力する。また、スキャンフリップフロップ21~2nは、スキャンモード制御信号SMCが第2のモードを示す状態例えば、ハイレベルである場合、データ入力信号DINに基づくテスト値をクロック信号CLKに同期して保持するとともに出力信号Qとして出力する。さらに、スキャンフリップフロップ21~2nは、ノイズ制御信号CNTがイネーブル状態例えば、ハイレベルである場合、その時点で記憶している値を保持する。スキャンフリップフロップ21~2nは、従属接続され、スキャンチェーン回路を構成する。より具体的には、スキャンフリップフロップは、テストパターン入力端子SINが前段に配置されるスキャンフリップフロップの出力端子Qと接続される入力される。スキャンフリップフロップ21~2nのデータ入力端子DINは、組合せ回路11、12のいずれかに接続される。スキャンフリップフロップ21~2nの出力端子Qは、後段に配置されるスキャンフリップフロップ21~2nのテストパターン入力端子SINと、組合せ回路12、13と、に接続される。なお、スキャンチェーン回路の初段に配置されるスキャンフリップフロップ21のテストパターン入力端子SINは、外部からテストパターンSINの供給を受ける。また、スキャンチェーン回路の最後段に配置されるスキャンフリップフロップ2nの出力端子Qは、外部に対してテスト結果信号SOUTを出力する。実施の形態1にかかるスキャンフリップフロップ21~2nは、一般的なスキャンフリップフロップとは異なる構成を有する。具体的には、スキャンフリップフロップ21~2nは、特徴の1つとしてノイズ制御信号CNTに応じて保持している値を更新するか維持するかを切り換えることができる構成を有する。そこで、スキャンフリップフロップ21~2nの構成について詳細に説明する。スキャンフリップフロップ21~2nは、同一の構成を有するため、以下の説明では、スキャンフリップフロップ21を例に実施の形態1にかかるスキャンフリップフロップについて説明する。スキャンフリップフロップ21の詳細なブロック図を図2に示す。図2に示すように、スキャンフリップフロップ21は、一般的なスキャンフリップフロップ40にテストベクタ保持回路50を有する。テストベクタ保持回路50は、ノイズ制御信号に応じて、ダミーノイズ生成期間におけるスキャンフリップフロップの値の更新を防止する。一般的なスキャンフリップフロップ40は、フリップフロップ回路41及び第1のセレクタ42を有する。フリップフロップ回路41は、クロック入力端子、保持値入力端子D、出力端子Qを有する。フリップフロップ回路41は、クロック信号CLKに応じて保持値入力端子Dに与えられる信号に基づくテスト値を保持する。第1のセレクタ42は、テストパターンSINが第1の入力端子スキャンモード制御信号SMCが0のときに選択される端子に与えられ、テスト対象回路の出力値例えば、データ入力信号DINが第2の入力端子スキャンモード信号が1のときに選択されるに与えられ、スキャンモード制御信号SMCに応じてフリップフロップ回路の保持値入力端子Dに与える値を切り換える。テストベクタ保持回路50は、第2のセレクタ51を有する。第2のセレクタ51は、テストパターンと、フリップフロップ回路41の出力値と、が入力され、ノイズ制御信号CNTに応じて第1のセレクタ42へのテストパターンとして与える信号を切り換える。続いて、実施の形態1にかかる半導体装置1のテスト方法について説明する。まず、実施の形態1にかかる半導体装置1のテスト方法の手順を示すタイミングチャートを図3に示す。図3に示すように、半導体装置1のテスト方法は、スキャンテストと呼ばれるものであり、第1のシフト動作図3のSHIFT1によりテストパターンをクロック信号に同期して内蔵されたスキャンフリップフロップに入力する。次いで、ダミーノイズ生成期間ノイズ制御信号CMTがハイレベルの期間を設け、当該ダミーノイズ生成期間にクロックを入力してダミー電源ノイズを生成するダミーノイズ生成動作図3のDUMMYを行う。次いで、ラウンチ動作図3のLAUNCHによりテストパターンをテスト対象回路に与える。次いで、キャプチャ動作図3のCAPTUREによりテスト対象回路からテスト結果を取得する。このキャプチャ動作では、スキャンモード制御信号SMCがハイレベルとなる。次いで、第2のシフト動作図3のSHIFT2においてテスト結果を外部機器に取り出す。図3に示すように、半導体装置1のテスト方法では、ダミーノイズ生成期間において、ノイズ制御信号CNTをハイレベルとする。これにより、ダミーノイズ生成期間では、スキャンフリップフロップ21~2nは、ダミークロックが入力されても保持しているテスト値を更新しない。より具体的には、ノイズ制御信号CNTがハイレベル、かつ、スキャンモード信号がロウレベルである場合、フリップフロップ回路41の出力値が第1のセレクタ42及び第2のセレクタ51を介してフリップフロップ回路41に帰還される。実施の形態1にかかる半導体装置1では、図3で示したクロック信号CLKを入力し、ノイズ制御信号CNTによりテスト回路20を制御することでスキャンテスト中の電源ノイズを低減する。そこで、電源ノイズが低減される動作原理について以下で詳細に説明する。そこで、図4に半導体装置1のテスト時の電源電圧変動をシミュレートするための半導体装置の電源配線についての等価回路を示す。図4に示す等価回路では、半導体テスターがテスト対象の半導体装置に与える電源が電源PWRとして示される。そして、半導体テスターから半導体装置内のテスト対象回路に至る電源配線の等価回路が抵抗R1~R3及びコイルL1で形成される。また、半導体テスターから半導体装置内のテスト対象回路に至る接地配線の等価回路が抵抗R4~R6及びコイルL2で形成される。より具体的には、抵抗R1、R2はテスターからプローブ針までの配線の配線抵抗、抵抗R2、R5はプローブ針と半導体装置との接触抵抗、抵抗R3、R6は半導体装置内の電源配線の配線抵抗、コイルL1、L2は配線に付随するインダクタンス成分である。また、図4に示す等価回路では、プローブ針が設けられるテストボード上に設けられた電源グランド間のバイパスコンデンサが容量Cで示される。さらに、図4に示す等価回路では、半導体装置のテスト中の消費電流が電流IDDとして示される。そして、図4に示す等価回路においてテスト中の電流IDDの変動を模擬して得られる電源電圧変動を示すグラフを図5に示す。図5では、上段のグラフに電源変動を示し、中段のグラフに実施の形態1にかかるテスト方法による電流IDDの変動を示し、下段のグラフに一般的なテスト方法による電流IDDの変動を示した。また、図5では、実施の形態1にかかるテスト方法による電圧及び電流の変動を実線で示し、従来のテスト方法による電圧及び電流の変動を破線で示した。図5に示すように、従来のテスト方法では、ラウンチ動作を行うクロック信号CLK以下、ラウンチクロックと称すに応じて電流IDDが増加する。そして、電流IDDの増加に応じて電源電圧VDDが低下する。その後、電源電圧VDDは、電源配線とグランド配線の電気的特性により決まる周期に応じて上昇と下降を繰り返しながら予め設定された電圧に収束する。なお、図5では、従来のテスト方法による電源電圧VDDの変動幅をVdm0で示した。一方、実施の形態1にかかるテスト方法では、ダミーノイズ生成期間において入力されるクロック信号CLK以下、ダミークロックと称すが入力され、ダミークロックに応じて電流IDDが増加する。そのため、この電流IDDの増加に応じて、電源電圧VDDが低下する。このダミークロックに基づく電源電圧変動をダミー電源ノイズと称す。なお、ダミークロックに基づく電流IDDの変動は、クロック信号CLKを伝達するクロックバッファ群31~3nが動作することに起因して生じる。つまり、実施の形態1にかかる半導体装置では、スキャンフリップフロップ21~2nにクロック信号CLKを分配するクロックバッファ群31~3nをノイズ源として利用する。その後、電源電圧VDDは、電源配線とグランド配線の電気的特性により決まる周期で上昇する。しかし、実施の形態1にかかるテスト方法では、電源電圧VDDが上昇するタイミングでラウンチクロックが入力される。そして、ラウンチクロックに応じて電流IDDが増加する。この電流IDDの増加が電源電圧VDDの上昇を抑制し、さらに、電源電圧VDDを低下させる。その後、電源電圧VDDは、電源配線とグランド配線の電気的特性により決まる周期で上昇と下降を繰り返す。実施の形態1にかかるテスト方法では、ダミークロックに基づくダミー電源ノイズの変動波形と、ラウンチクロックに基づく電源電圧VDDの変動波形と、を合成した波形で電源電圧VDDが変動する。また、実施の形態1にかかるテスト方法では、ダミークロックに基づくダミー電源ノイズの変動と、ラウンチクロックに基づく電源電圧VDDの変動と、が互いに振幅を抑制する位相差で生じるようにダミークロックを入力する。これにより、実施の形態1にかかるテスト方法により生じる電源電圧VDDの変動は、従来のテスト方法による電源電圧VDDの変動よりも小さくなる。図5に示す例では、実施の形態1にかかるテスト方法における電源電圧VDDの変動幅Vdm1は、従来のテスト方法による電源電圧VDDの変動幅Vdm0よりも小さくなる。次いで、ラウンチクロックと、キャプチャクロックキャプチャ動作時に入力されるクロック信号CLKとが入力される場合実際のテスト時の電源電圧変動について説明する。図6に半導体装置と従来の半導体装置のテスト時の電源電圧変動を比較したグラフを示す。図6に示すように、従来のテスト方法ダミークロックなしにおける電源電圧変動は、ラウンチクロックに基づく電源電圧変動の位相とキャプチャクロックに基づく電源電圧変動の位相とが近いと変動幅がより大きくなる。しかし、図6に示すように、同じ周期でラウンチクロックとキャプチャクロックとが入力された場合であっても、実施の形態1にかかるテスト方法によれば電源電圧変動の振幅を抑制することができる。これは、電源電圧変動が、ダミークロック、ラウンチクロック、キャプチャクロックのそれぞれに基づく電源電圧変動波形の合成波形であり、かつ、ダミークロックによるダミー電源ノイズがラウンチクロックとキャプチャクロックとに起因する電源電圧変動を抑制する位相で生成されるためである。半導体装置のスキャンテストにおける回路動作は、シフト動作と、ラウンチキャプチャ動作とに大別することができる。シフト動作では、テスト回路中のスキャンフリップフロップにテストパターンをセットする動作であり、一度に動作する回路素子は少ない。そのため、消費電流が少なく電源電圧変動が小さい。また、シフト動作では、回路の動作速度を落として電源電圧変動を抑制することが可能である。一方、ラウンチキャプチャ動作は、テスト対象回路にテストパターンに基づくテスト値を与える動作実際のテスト動作であり、一度に多くの回路素子を動作させることでテスト時間を短くテストパターン数を少なくすることが求められる。そのため、ラウンチキャプチャ動作では、消費電流が多く電源電圧変動が大きくなる。また、ラウンチキャプチャ動作時に一度に動作する回路素子数は、テスト対象回路の通常動作時よりも多くなるため、ラウンチキャプチャ動作時の電源電圧変動の大きさは、テスト対象回路の通常動作時よりも大きくなる。一般的な設計では通常動作時の電源電圧変動を考慮して回路動作を保証するため、ラウンチキャプチャ動作において想定よりも大きな電源電圧変動が生じると、本来正常な半導体装置に対して不良判定がなされる。さらに、ラウンチキャプチャ動作では、ラウンチクロックと、キャプチャクロックとの間隔がテスト対象回路の仕様により決められるため、この2つのクロックの間隔を調節することで電源ノイズを低減することは難しい。しかし、実施の形態1にかかる半導体装置1では、ダミークロックを入力することによりダミー電源ノイズを発生させ、当該ダミー電源ノイズによりテスト動作となるラウンチキャプチャ動作時の電源ノイズの振幅を低減する。また、半導体装置1では、ダミー電源ノイズのノイズ源として、スキャンフリップフロップ21~2nにクロック信号CLKを分配するクロックバッファ群31~3nを用いる。そのため、半導体装置1では、電源ノイズ低減のために回路を追加する必要が無く、回路規模の増大を防ぐことができる。また、スキャンテスト時のクロックに起因して発生する電源電圧の変動の周期は、電源配線とグランド配線の電気的特性に依存するものである。しかし、従来手法ではその周期や位相を考慮して回路動作を制御する手法にはなっていない。それにより、十分な電源電圧の緩和を行うことができない問題があった。しかし、実施の形態1にかかる半導体装置1では、ダミークロックを入力するダミーノイズ生成期間においてスキャンフリップフロップに保持されているテスト値を保持する機能を有する。これにより、ダミークロックを任意のタイミングで入力することができる。つまり、実施の形態1にかかる半導体装置1では、スキャンテスト時のクロック信号に起因して発生する電源電圧に応じて、適切なダミークロックを入力することができる。そして、実施の形態1にかかる半導体装置1では、スキャンテスト中の電源ノイズを効果的に低減することができる。さらに、実施の形態1にかかる半導体装置1では、外部に設けられたテスターによりダミークロックとラウンチクロックとの間隔を自由に設定できるため、より効果的に電源電圧変動を抑制することができる。実施の形態2実施の形態2では、ダミークロックの入力方法の別の形態について説明する。なお、実施の形態2にかかるテスト方法を適用する半導体装置は、実施の形態1と同じとする。そのため、実施の形態2ではテスト方法の違いのみに着目して説明を行う。実施の形態1では、ラウンチクロックの前に入力されるダミークロックを1つとした。一方、実施の形態2にかかるテスト方法におけるダミークロックの入力方法を示すテスト時のタイミングチャートを図7に示す。図7に示すように、実施の形態2では、ラウンチクロックの前にダミークロックを複数個図7の例では3クロック入力する。このように、ダミークロックを複数個入力することで、ダミークロックにより生成されるダミー電源ノイズが小さな場合においても効果的にラウンチキャプチャ時の電源変動を抑制することができる。そこで、ダミークロックを複数個入力した場合の電源電圧変動について説明する。まず、比較例として、入力するダミークロックを1つとした場合の電源電圧変動を示すグラフを図8に示す。図8に示す例では、ダミークロックを入力した場合の電源電圧VDD及び電流IDDのグラフを実線で示し、ダミークロックを入力しなかった場合の電源電圧VDD及び電流IDDのグラフを破線で示した。図8に示す例では、中段のグラフに示すように、ダミークロックにより流れる電流IDDが、ラウンチクロックにより流れる電流IDDよりも小さい。そのため、ダミークロックを入力したとしても、ラウンチクロックに起因して生じる電源電圧VDDの変動幅Vdm1は、ダミークロックの入力がなかった場合の電源電圧VDDの変動幅Vdm0よりも若干小さくなるのみである。続いて、4つのダミークロックを入力した場合の電源電圧変動を示すグラフを図9に示す。図9に示す例では、ダミークロックを入力した場合の電源電圧VDD及び電流IDDのグラフを実線で示し、ダミークロックを入力しなかった場合の電源電圧VDD及び電流IDDのグラフを破線で示した。図9に示すように、ダミークロックは、ダミー電源ノイズの変動周期に合わせて入力される。そのため、ダミー電源ノイズは、ダミークロックが入力される度にその振幅を大きくする。そして、ダミークロックが4つ入力された後にラウンチクロックが入力される。このとき、最後のダミークロックとラウンチクロックとの間隔は、ラウンチクロックにより生じる電源電圧変動が小さくなるように、調節されている。ここで、図9を参照すると、4つのダミークロックにより抑制された電源電圧VDDの変動幅Vdmnは、ダミークロックが無い場合に生じる電源電圧VDDの変動幅Vdm0よりも明らかに小さくなる。また、図8と図9とを比較すると、複数のダミークロックを入力した方が、ダミークロックが1つであった場合よりも電源電圧VDDの変動幅が小さくなっていることがわかる。実施の形態2にかかる半導体装置では、ダミークロックの入力に対してスキャンフリップフロップに格納されているテスト値の更新を行わずに、クロックバッファ群31~3nをダミークロックにより動作させることでダミー電源ノイズを生成する。そのため、ダミークロックにより生じる電流IDDの変動は、ラウンチクロックによる電流IDDの変動幅よりも小さくなることが十分に起こりえる。しかし、実施の形態2にかかる半導体装置のテスト方法では、ダミークロックにより流れる電流IDDが、ラウンチクロックにより流れる電流IDDよりも小さい場合においても、効果的に電源電圧変動を抑制することができる。また、実施の形態2にかかるテスト方法では、入力するダミークロックの個数を調節するのみであり、ダミー電源ノイズの大きさを調節するために回路を追加する必要がない。つまり、実施の形態2にかかるテスト方法によれば、ラウンチクロック及びキャプチャクロックにより生じる電源電圧変動を効果的に抑制できるダミー電源ノイズの大きさを回路を追加することなく制御することができる効果を有する。実施の形態3実施の形態3では、スキャンフリップフロップ21~2nの変形例となるスキャンフリップフロップ21aについて説明する。そこで、スキャンフリップフロップ21aのブロック図を図10に示す。図10に示すように、スキャンフリップフロップ21aは、においてもノイズ制御信号CNTに応じて保持している値を更新するか維持するかを切り換えることができる構成を有する。より具体的には、スキャンフリップフロップ21aは、一般的なスキャンフリップフロップ60とテストベクタ保持回路70を有する。テストベクタ保持回路70は、ノイズ制御信号CNTに応じて、ダミーノイズ生成期間におけるスキャンフリップフロップの値の更新を防止する。一般的なスキャンフリップフロップ60は、フリップフロップ回路61及び第1のセレクタ62を有する。フリップフロップ回路61は、クロック入力端子、保持値入力端子D、出力端子Qを有する。フリップフロップ回路61は、クロック信号CLKに応じて保持値入力端子Dに与えられる信号に基づくテスト値を保持する。第1のセレクタ62は、テストパターンSINが第1の入力端子スキャンモード制御信号SMCが0のときに選択される端子に与えられ、テスト対象回路の出力値例えば、データ入力信号DINが第2の入力端子スキャンモード信号が1のときに選択されるに与えられ、スキャンモード制御信号SMCに応じてフリップフロップ回路の保持値入力端子Dに与える値を切り換える。テストベクタ保持回路70は、第2のセレクタ71を有する。第2のセレクタ71は、クロック信号CLKと、固定値例えば、0と、が入力され、ノイズ制御信号CNTに応じてフリップフロップ回路61へクロック信号CLKを与えるか否かを切り換える。つまり、実施の形態3にかかるスキャンフリップフロップ21aにおいても、第2のセレクタ71がノイズ制御信号CNTに応じてフリップフロップ回路61に固定値を与えることで、スキャンフリップフロップ21aに保持されているテスト値の更新が停止される。これにより、実施の形態3にかかるスキャンフリップフロップ21aを半導体装置1のスキャンフリップフロップ21~2nとして利用しても、実施の形態1と実施の形態3とので同じ動作及び効果を得ることができる。なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。