ベアセルと、前記ベアセルから延長される電極タブと、前記電極タブと電気的に接続された回路基板及び前記ベアセルから突出され、回路基板と電気的に接続された導電リードと、を含む単位セルを含み、前記導電リードは、前記回路基板と連結されたベース部と、前記ベース部から突出され、リセス部又は貫通されたホールを有する挿入部と、を含み、前記挿入部は、前記単位セルに対応する開放部が形成された絶縁基板を含む保護回路モジュールの前記開放部を通過するように前記ベース部から突出する、バッテリパック。前記導電リードは、挿入部とベース部との間に段差部が形成されることを特徴とする請求項1に記載のバッテリパック。前記導電リードの幅は、挿入部より段差部が更に広いことを特徴とする請求項2に記載のバッテリパック。前記開放部は、外周から延長されるプリント回路パターンが形成されることを特徴とする請求項1~3のいずれか一項に記載のバッテリパック。前記段差部は、プリント回路バターンに隣接することを特徴とする請求項4に記載のバッテリパック。前記プリント回路パターンは、絶縁板の反対面に沿って延長されることを特徴とする請求項4に記載にバッテリパック。前記挿入部は、リセス部によって分離される複数個のフィンガ部を含むことを特徴とする請求項1~6のいずれか一項に記載のバッテリパック。前記リセス部は、挿入部の領域と29~74の割合で形成されることを特徴とする請求項1~7のいずれか一項に記載のバッテリパック。前記リセス部は、開放部の中に位置することを特徴とする請求項1~8のいずれか一項に記載のバッテリパック。前記リセス部は、複数個に形成されることを特徴とする請求項1~9のいずれか一項に記載のバッテリパック。前記リセス部は、V字形状であることを特徴とする請求項1~10のいずれか一項に記載のバッテリパック。前記リセス部の深さは、絶縁板の厚さより長いことを特徴とする請求項1~11のいずれか一項に記載のバッテリパック。前記リセス部は、T字形状であることを特徴とする請求項1~10のいずれか一項に記載のバッテリパック。前記リセス部を通過するホールの長さは、絶縁板の厚さより長いことを特徴とする請求項1に記載のバッテリパック。前記リセス部は、リセス部の内部又はリセス部を通過するホールにはんだが形成され、保護回路基板に挿入される挿入部と連結されることを特徴とする請求項1~14のいずれか一項に記載のバッテリパック。前記導電リードは、保護回路モジュールと連結されることを特徴とする請求項1~15のいずれか一項に記載のバッテリパック。前記挿入部は、複数個のフィンガ部を含み、前記フィンガ部のうち隣接したフィンガ部はリセス部によって分離され、前記リセス部は、内部にはんだを含んで形成されることを特徴とする請求項1に記載のバッテリパック。前記リセス部は、ベース部と挿入部の末端との間の一側に延長されるように形成されることを特徴とする請求項1に記載のバッテリパック。前記導電リードは、ベース部と挿入部との間に切曲部を含み、前記切曲部は、ベース部から延長されることを特徴とする請求項1に記載のバッテリパック。しかし、前記保護回路モジュールと単位セルの結合力を増加させるために、はんだの使用量が増加するようになる。このようにはんだの使用量が増加すると、はんだ付けされた部分の高さが高くなる。また、はんだの量が増加して連結部分のはんだの高さが高くなると、保護回路モジュールとケースとの間における間隔が狭くなる。従って、前記保護回路モジュールに異なる素子の実装空間が狭くなり、間隔が稠密になるため、組立工程が複雑となる。そこで、本発明は、上記問題に鑑みてなされたものであり、本発明の目的とするところは、マルチセルを保護回路モジュールに直列又は並列連結する際、はんだ部の高さを低くすることができるバッテリパックを提供する。上記課題を解決するために、本発明のある観点によれば、ベアセルと、前記ベアセルから延長される電極タブと、前記電極タブと電気的に接続された回路基板及び前記ベアセルから突出され、回路基板と電気的に接続された導電リードと、を含む単位セルを含み、前記導電リードは、前記回路基板と連結されたベース部と、前記ベース部から突出され、リセス部又は貫通されたホールを有する挿入部と、を含み、前記挿入部は、前記単位セルに対応する開放部が形成された絶縁基板を含む保護回路モジュールの前記開放部を通過するように前記ベース部から突出する、バッテリパックが提供される。前記導電リードは、挿入部とベース部との間に段差部が形成されてもよい。前記導電リードの幅は、挿入部より段差部が更に広くてもよい。前記開放部は、外周から延長されるプリント回路パターンが形成されてもよい。前記段差部は、プリント回路バターンに隣接してもよい。前記プリント回路パターンは、絶縁板の反対面に沿って延長されてもよい。前記挿入部は、リセス部によって分離される複数個のフィンガ部を含んでもよい。前記リセス部は、挿入部の領域と29~74の割合で形成されてもよい。前記リセス部は、開放部の中に位置してもよい。前記リセス部は、複数個に形成されてもよい。前記リセス部は、V字形状であってもよい。前記リセス部の深さは、絶縁板の厚さより長くてもよい。前記リセス部は、T字形状であってもよい。前記リセス部を通過するホールの長さは、絶縁板の厚さより長くてもよい。前記リセス部は、リセス部の内部又はリセス部を通過するホールにはんだが形成され、保護回路基板に挿入される挿入部と連結されてもよい。前記導電リードは、保護回路モジュールと連結されてもよい。前記挿入部は、複数個のフィンガ部を含み、前記フィンガ部のうち隣接したフィンガ部はリセス部によって分離され、前記リセス部は、内部にはんだを含んで形成されてもよい。前記リセス部は、ベース部と挿入部の末端との間の一側に延長されるように形成されてもよい。前記導電リードは、ベース部と挿入部との間に切曲部を含み、前記切曲部は、ベース部から延長されてもよい。本発明の一実施例による連結回路基板とこれを含むバッテリパックによると、マルチセルを保護回路モジュールに直列又は並列連結する際、形成されるはんだ部の高さを低くすることができる。また、本発明の一実施例による連結回路基板とこれを含むバッテリパックによると、前記連結回路基板の導電リードとはんだ部の接触面積を増加させ、結合の信頼性を向上させることができる。以下に添付図面を参照しながら、本発明の連結回路基板とこれを含むバッテリパックについて詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。また、以下に説明する本発明の実施形態によれば、マルチセルを保護回路モジュールに直列又は並列連結する際、形成されるはんだ部の高さを低くすることができる。また、本発明の実施形態による連結回路基板とこれを含むバッテリパックによると、前記連結回路基板の導電リードとはんだ部の接触面積を増加させ、結合の信頼性を向上させることができる。図1は、本発明の一実施例であるバッテリパックの斜視図である。図2は、図1の部分A拡大斜視図である。図3は、図1のバッテリパックを構成する単位セルの斜視図である。図4は、図3の単位セルと連結回路基板の連結関係を示す部分斜視図である。図5は、図1の導電リードと開放部が分離された斜視図である。図6は、図5のはんだ付け結合による正面図である。図7は、図6のB-B’に対する垂直断面図である。本発明の一実施例であるバッテリパック100は、図1~図7を参照すると、マルチセル110と、連結回路基板120と、保護回路モジュール130と、はんだ部140と、を含む。前記マルチセル110と保護回路モジュール130は、互いに電気的に接続される。前記マルチセル110は、負極タブ又は正極タブが連結回路基板120と連結される。前記連結回路基板120は保護回路モジュール130と電気的に連結され、ハンド部140によって固定される。前記マルチセル110は、複数個の単位セル111を含む。前記マルチセル110は、単位セル111が互いに直列又は並列に連結され、正極と負極を有するように形成される。前記単位セル111は、ベアセル112と、二次保護素子115と、カバ119と、を含む。前記ベアセル112は、電極組立体図示せずと、第1電極タブ113と、第2電極タブ114と、を含む。前記ベアセル112は、内部に電極組立体図示せずと電解液を受容する。前記ベアセル112は、一般的なポーチ型電池のポーチ構造と同じく又は類似して形成されてもよく、これは当業者によく知られているので、ここで具体的な説明は省略する。前記電極組立体図示せずは、負極板図示せず、正極板図示せず及びセパレータ図示せずが順次に積層されて巻き取られるか、又は積層される。前記第1電極タブ113と第2電極タブ114は、互いに異なる極性を有するように形成される。即ち、前記第1電極タブ113は、電極組立体図示せずの正極板図示せずと電気的に接続され、第2電極タブ114は、電極組立体図示せずの負極板図示せずと電気的に接続される。前記二次保護素子115は、機能素子115と、第1リード116aと、第2リード116bと、素子リードタブ117と、を含んで形成される。前記機能素子116は、PTCpositivetemperaturecoefficient素子であってもよく、単位セル111の温度が上昇する場合、内部抵抗が増加して電流を遮断する。前記第1リード116aは、第2電極タブ114と電気的に接続される。前記第2リード116bは、素子リードタブ117と電気的に接続される。また、前記素子リードタブ117は板状であり、第2電極タブ114と同じ材質で形成されるか、電気的伝導性を有する材質で形成される。前記カバ119は、カバ本体119aと、カバ固定部119bと、を含む。前記カバ119は、単位セル111の密封部111aに二次保護素子115を位置させ、単位セル111の上部に仕上げ処理を施す。前記カバ本体119aは、単位セル111の密封部111aに近接した面を基準にして回転し、カバ固定部119bと結合する。この際、前記カバ本体119aとカバ固定部119bが結合することで、二次保護素子115の第1リード116aと連結された第2電極タブ115は⊂のような形に切曲される。前記カバ本体119aは、内部に二次保護素子115を受容するように形成される。また、前記カバ本体119aは、単位セル111の密封部111aに近接した位置に第1電極タブ113が引き出される第1引出ホール119cと、素子リードタブ117が引き出される第2引出ホール119dと、を具備して形成されてもよい。説明されていない符号である119eは、第2電極タブ114と第2リード116aを溶接するために必要なホールである。前記カバ固定部119dは、単位セル111の上部に形成される。前記カバ本体119aとカバ固定部119bが互いに結合され、単位セル111の上部に仕上げ処理が施される。前記連結回路基板120は、内部に形成された多数の配線パターン図示せずと連結され、外側に引き出される導電リード121が形成される。前記導電リード121は、単位セルの数によって複数個121a、121b、121c、121dで形成されてもよい。また、前記連結回路基板120は、一般的なPCB基板が使用されてもよいことはもちろんである。前記連結回路基板120は、具体的に示していないが、一般的なFPCBのような内部に配線パターン図示せずを具備するようになる。前記連結回路基板120は、単位セル111で引き出される第1電極タブ113と素子リードタブ117と電気的に接続される。前記導電リード121は、電気的伝導性を有する材質の板状で、導入部127と、切曲部128と、ベース部129と、を含む。前記導電リード121は、保護回路モジュール130と電気的に接続される。前記挿入部127は、フィンガ部127aと、リセス部127bと、傾斜部127cと、挿入段差部127dと、を含む。前記フィンガ部127aは板状であり、両端が面取りされた傾斜部127cが形成される。また、前記フィンガ部127aの端の断面を基準にして連結回路基板120の方向に貫通されたリセス部127bが形成される。前記リセス部127bの幅X1は、フィンガ部127a全体の幅から両側傾斜部127cの幅を除外した値より小さい。前記リセス部127bの深さY1は、プリント回路基板130の上部延長線図示せずと一致する。前記リセス部127bの形状は、深さY1と幅X1が一定な四角形状であってもよい。前記リセス部127bは、挿入部127とはんだ部140の接触面積を増加させ、結合力を向上させる。前記接触面積は、リセス部127bの内部面積と、挿入部127からリセス部127bを除外したフィンガ部127aの面積の合計である。前記リセス部127bは深さY1で形成され、強度が増加されてもよい。この際、前記導電リード121の挿入部127の面積に対するリセス部127bの面積の割り合いは、29~74であってもよい。前記リセス部127bの面積は、幅X1と深さY1で計算する。前記リセス部127bの幅X1は、フィンガ部127aの幅から両側に形成された傾斜部127cの幅を除外した値より小さく形成される。例えば、前記フィンガー部127aの全体の幅L1の数値が大略3mmであれば、内部空間の幅X1は、大略3mm以下に形成される。前記面積の割り合いは、リセス部127bの幅X1が大略1mm及び深さY1は大略2.4mmに形成され、前記フィンガ部127aの全体の幅L1は大略3mm及び挿入高さW1が大略2.75mmに形成される際、面積の割り合いはX1Y1/L1W1のような式で計算することができる。本実施例における割り合いは、大略29である。また、前記導電リード121の挿入部127の面積に対するリセス部127bの面積の割合が大略29未満である場合、前記導電リード121とはんだ部140の相互間の接合面積が小さくなり、これによって相互間の接合力が低下される恐れがある。また、前記傾斜部127bは、フィンガ部127aの両端をラウンド処理して形成される。前記傾斜部127bのラウンド処理された面は、プリント回路基板130とフィンガ部127aを結合する際、はんだ部140の高さを低くすることができる。また、前記挿入部127は、プリント回路基板130の下部と接するように挿入段差部127dを形成する。前記挿入段差部127dは、挿入部127の先端でプリント回路基板130の厚さと同じであるか長く形成された地点で挿入部127の全体の幅より広く形成される。前記切曲部128は、第1切曲部128aと、第2切曲部128bと、を含む。前記第1切曲部128aは挿入段差部127dから延長されて切曲されてもよい。前記切曲の範囲は、保護回路モジュール130に挿入される方向を基準に大略30度~90度の範囲内に切曲されてもよい。この際、第1切曲部128aは、バッテリパックの組立作業が容易であるよう、多様に変形して実施されてもよい。また、前記第2切曲部128bは第1切曲部128aから延長されて切曲されるように形成される。この際、第2切曲部128bの切曲範囲は、第1切曲部128aと同じであってもよい。また、前記第1切曲部128aと第2切曲部128bは切曲され、プリント回路基板130の上部から流入されたはんだ部140が下部に流れ落ちることを防止する。前記ベース部129は、第2切曲部128bと繋がるように形成される。前記ベース部129は、挿入部127が保護回路モジュール130に挿入される際、連結回路基板120を基準に上向き又は下向きに調節して組立が容易できるようにする。前記保護回路モジュール130は、絶縁基板131と、プリント回路パターン132と、回路素子図示せずと、を含む。また、保護回路モジュール130は、コネクタ図示せずを更に含む。前記絶縁基板131は、上部面と下部面を貫通する開放部133が形成される。前記絶縁基板131は、エポキシ樹脂又はベークライトのような樹脂系の材質で形成される。絶縁基板131は、複数個の層が圧着された形で形成されてもよい。前記開放部133は、平面が四角形状で形成され、好ましくは、横幅と縦幅の長さの割り合いが異なる直四角形の形状で形成される。前記開放部133は、内部に挿入部127が挿入される。前記開放部133は、内部に挿入部127が挿入される。前記開放部133は、絶縁基板131の上部面から下部面までを垂直に貫通して形成される。本実施例の場合、開放部133は、横幅が縦幅より長く形成される。また、前記開放部133は、フィンガ部127aが挿入されるように横及び縦幅に余裕空間が形成されてもよい。この際、余裕空間は、切曲部128を介してはんだが流れ落ちないように形成されることが好ましい。また、前記フィンガ部127aの両端の余裕空間は、挿入段差部127dの幅より狭く形成あれることが好ましい。前記プリント回路パターン132は、絶縁基板131の表面にめっきのような方法によって形成されてもよい。前記プリント回路パターン132は、保護回路モジュール130の設計によって多様なパターンに形成されてもよい。また、前記プリント回路パターン132は、絶縁基板131の上部面と下部面に共に形成されてもよい。また、前記プリント回路パターン132は、絶縁基板131の中間層にも形成されてもよい。図3に示したプリント回路パターンは、開放部133の周辺に形成されたパターンを例示的に示すものである。また、前記プリント回路パターン132は、内部パターン132aと、上部パターン132bと、下部パターン132cと、を含んで形成される。前記内部パターン132aは、開放部133の内部面に形成される。前記上部パターン132bは、内部パターン132aと繋がって、絶縁基板131の上部面で内部パターン132aから遠くなる方向に延長されて形成される。前記下部パターン132cは、内部パターン132aと繋がって、絶縁基板131の下部面で内部パターン132aから遠くなる方向に延長されて形成される。前記内部パターン132aと、上部パターン132b及び下部パターン132cは、開放部133の上部と中間及び下部を一体型に塞ぐようになるため、絶縁基板131との結合力が向上される。従って、これら開放部パターン132a、132bと結合するはんだ部140も保護回路モジュール130との結合力が向上される。前記回路素子図示せずは絶縁基板131に安着され、プリント回路パターン132を介して互いに電気的に接続される。前記回路素子は、マルチセル110の電圧を測定してマルチセル110の充放電状態によってマルチセル110充放電を制御する。より詳しくは、素子は、手動素子図示せずと、充電FET図示せずと、放電FET図示せずと、温度素子図示せずと、制御回路図示せずと、を含む。前記コネクタ図示せずは、絶縁基板131の上部面に安着され、プリント回路パターン132と電気的に接続される。また、前記コネクタ図示せずは、携帯用電子製品のバッテリ接触端子と電気的に接続される。この際、前記コネクタ図示せずは、マルチセル110と保護回路モジュール130を囲むケース図示せずの外部に露出される。前記はんだ部140は、図6を参照すると、第1はんだ部141と、第2はんだ部142と、を含む。前記はんだ部140は、保護回路モジュール130と挿入部127がはんだ付けされて形成されたものである。前記フィンガ部127aの外部には第1はんだ部141が形成され、リセス部127bには第2はんだ部142が形成される。この際、前記第1はんだ部141と第2はんだ部142は、一体に連結されて結合力を増加させる。前記はんだ部140は、第1はんだ部141と第2はんだ部142が一体に形成され、第1はんだ部141のみで結合されるときより結合力が増加される。従って、前記はんだ部140に流入されるはんだの量を減少させることができる。次に、本発明の他の実施の形態であるバッテリパックについて説明する。図8は、本発明の他の実施の形態であるバッテリパックの保護回路モジュール130と連結回路基板120の導電リード221が連結された部分の垂直断面図である。本実施例のバッテリパックは、単位セル111と、連結回路基板120と、保護回路モジュール130と、はんだ部140と、を含む。本実施例における単位セル111、連結回路基板120、保護回路モジュール130及びはんだ部140は、図1~図7を参照して既に説明したので、同じであるか類似した部分に対しては同じ図面符号を使用し、ここで詳細な説明は省略する。本実施例における導電リード221は、分離ホール227bの幅が一定であり、図7に示したように挿入部227の先端から保護回路モジュール130の下部まで形成された深さY2で形成される。この際、前記分離ホール227bの深さY2は、保護回路モジュール130の下部を越してはいけない。なぜならば、分離ホール227bが保護回路モジュール130下部延長線図示せずを逸脱すると、分離ホール227bに挿入されたはんだが流れ落ちる恐れがあるためである。前記保護回路モジュール130の上部で第1はんだ部141、第2はんだ部142及び挿入部227と結合信頼度を増加させるよう、最大深さY2を形成する。この際、前記導電リード321の挿入部227の面積に対する分離ホール227bの面積の割り合いは、大略29~74であってもよい。前記分離ホール227bの面積は、内部空間の幅X2と深さY2で計算する。前記面積の割り合いは、分離ホール227bの幅X2が大略1.4mm及び最大深さY2は大略2.6mmに形成され、前記挿入部全体の幅L2は、大略2mm及び挿入高さW2が大略2.45mmに形成される際、面積の割り合いをX2Y2/L2W2のような式で計算することができる。本実施例における割り合いは、大略74である。また、前記導電リード321の挿入部227の面積に対する分離ホール227bの面積の割り合いが大略74を超過する場合、前記分離ホール227bに挿入されたはんだが流れ落ちる恐れがある。次に、本発明の更に他の実施の形態であるバッテリパックについて説明する。図9は、本発明の更に他の実施の形態である保護回路モジュール130と連結回路基板120の導電リード321が連結された部分の垂直断面図である。本実施例のバッテリパックは、単位セル111と、連結回路基板120と、保護回路モジュール130と、はんだ部140と、を含む。本実施例における導電リード321は、分離ホール327bが複数個に形成されてもよい。従って、以下で、本発明の他の実施の形態によるバッテリパックは、連結回路基板120の分離ホール327bを中心に説明する。また、前記バッテリパックは、連結回路基板120と、保護回路モジュール130及びはんだ部140に対する図面のみを図示する。また、前記バッテリパックは、図1と図7によるバッテリパックと同じであるか類似した部分に対しては同じ図面符号を使用し、ここで詳細な説明は省略する。本実施例は、前記保護回路モジュール130の上部から前記第1はんだ部141、第2はんだ部142及び挿入部127と結合信頼度を増加させるよう、複数個の分離ホール327bを形成する。この際、前記挿入部327の面積に対する分離ホール227bの面積各分離ホールの面積の総計の割り合いは、大略29~74であってもよい。次に、本発明の更に他の実施の形態であるバッテリパックについて説明する。図10は、本発明の更に他の実施の形態である保護回路モジュール130と連結回路基板120の導電リード421が連結された部分の垂直断面図である。本実施例のバッテリパックは、単位セル111と、連結回路基板120と、保護回路モジュール130と、はんだ部140と、を含む。本実施例における導電リード421は、分離ホール427bの構造がV字型で形成される。従って、以下で、本発明の他の実施の形態によるバッテリパックは、連結回路基板120の分離ホール247bを中心に説明する。また、前記バッテリパックは、連結回路基板120、保護回路モジュール139及びはんだ部140に対する図面のみを図示する。また、前記バッテリパックは、図1と図7によるバッテリパックと同じであるか類似した部分に対しては同じ図面符号を使用し、ここで詳細な説明は省略する。前記分離ホール427bは、分離幅が導電リード421の内側に狭くなるように形成される。前記分離ホール427bの幅中心から保護回路モジュール130の上部まで形成され、前記第1はんだ部141と連結されるように第2はんだ部142が形成され、結合面積が多くなる。従って、前記連結回路基板120と保護回路モジュール130との結合信頼度を高めるよう、分離ホール427bが最小深さY3を有するように形成される。前記導電リード421は、分離ホール427bの深さが短くなるため、相対的に強度が増加され得る。この際、前記導電リード421の挿入部127の面積に対する分離ホール427bの面積の割り合いは、大略29~74であってもよい。前記分離ホール427bが最小深さY3で形成されるのは前記図5を参照して既に説明したので、同じであるか類似した部分に対しては同じ図面符号を使用し、面積の計算は分離ホール427bの形状によって行うことにして詳細な説明は省略する。本実施例における面積の割り合いは、大略29以上であることが好ましい。次に、本発明の更に他の実施の形態であるバッテリパックについて説明する。図11は、図10の更に他の実施の形態である保護回路モジュール130と連結回路基板120の導電リード521が連結される部分の垂直断面図である。本実施例のバッテリパックは、単位セル111と、連結回路基板120と、保護回路モジュール130と、はんだ部140と、を含む。本実施例における分離ホール527bの深さは、挿入部127が開放部133に挿入される際、最大深さで形成されることを含む。この際、最大深さY4は、図11に示したように保護回路モジュール130の下部に至るまでの深さで形成される。なぜならば、分離ホール527bが保護回路モジュール130の下部延長戦図示せずを逸脱すると、分離ホール527bに挿入されたはんだが流れ落ちる恐れがあるためである。前記分離ホール527bの幅中心から保護回路モジュール130の下部まで形成され、第1はんだ部141と連結されるように第2はんだ部142が形成されて結合面積が最大になる。この際、前記導電リード521の挿入部127の面積に対する分離ホール527bの面積の割り合いは、大略29~74であってもよい。前記分離ホール527bが最大深さY4で形成されるのは前記図8を参照して既に説明したので、同じであるか類似した部分に対しては同じ図面符号を使用し、面積の計算は分離ホール527bの形状によって行うのであるため、ここで詳細な説明は省略する。本実施例における面積の割り合いは、最大74以下であることが好ましい。次に、本発明の更に他の実施の形態であるバッテリパックについて説明する。図12は、本発明の更に他の実施の形態である保護回路モジュール130と連結回路基板120の導電リード621が連結された部分の垂直断面図である。本実施例のバッテリパックは、単位セル111と、連結回路基板120と、保護回路モジュール130と、はんだ部140と、を含む。本実施例における導電リード621は、図12を参照すると、分離ホール627bの構造が異なるように形成される。従って、以下で、本発明の他の実施の形態によるバッテリパックは、連結回路基板120の分離ホール627bを中心にして説明する。また、前記バッテリパックは、連結回路基板120、保護回路モジュール130及びはんだ部140に対する図面のみを図示する。また、前記バッテリパックは、図1と図7によるバッテリパックと同じであるか類似した部分に対しては同じ図面符号を使用し、ここで詳細な説明は省略する。前記分離ホール627bは、フィンガ部127aの側面の先端に形成されることを含む。この際、前記分離ホール627bは、フィンガ部127aの一方向又は両方向に少なくとも一つ以上形成されてもよい。前記リセス部127bは、プリント回路基板上部パターン132bと挿入部127の末端との間に一側が延長されるように形成されてもよい。従って、前記分離ホール627bに形成された第2はんだ部142は第1はんだ部141と連結され、フィンガ部127aと結合面積が広くなるように形成される。前記導電リード621は、分離ホール627bの幅X3、X4と深さY5、Y6が短くなるため、相対的に強度が増加され得る。この際、前記導電リード621の挿入部127の面積に対する分離ホール627bの面積の割り合いは、大略29~74であってもよい。前記分離ホール627bの面積は、各側面の先端に形成された分離ホール627bの二つの幅X3、X4と深さY5、Y6で計算された合計である。前記分離ホール627bの二つの幅X3、X4の合計は、挿入部127の全体幅より小さく形成される。例えば、前記挿入部127の全体の幅の数値が大略4mmであれば、分離ホール627bの幅X3、X4の合計は、大略4mm以下で形成される。前記二つの幅X3、X4は、互いに異なる数値で形成されてもよい。本実施例における面積の割り合いは、分離ホールの最小面積/挿入部の最大面積で計算することができる。面積の計算は、分離ホール627bの形状によって行うのであり、詳細な説明は省略する。次に、本発明の更に他の実施の形態であるバッテリパックについて説明する。図13は、図12の更に他の実施の形態による保護回路モジュール130と連結回路基板120の導電リード721が連結された部分の垂直断面図である。本実施例のバッテリパックは、単位セル111と、連結回路基板120と、保護回路モジュール130と、はんだ部140と、を含む。本実施例における導電リード721は、図9bを参照すると、分離ホール727bが異なる構成で形成される。前記分離ホール727bは、大きさX5、X6、Y7、Y8と数が対称的に形成されることに限ることはない。前記図13に示したように、分離ホール727bの深さY7、Y8は、最大保護回路モジュール130の下部を逸脱しないように形成されることを含む。なぜならば、分離ホール727bが保護回路モジュール130の下部延長線図示せずを逸脱すると、分離ホール727bに挿入されたはんだが流れ落ちる恐れがあるためである。この際、前記導電リード721の挿入部127の面積に対する分離ホール727bの面積の割り合いは、29~74であってもよい。前記分離ホール727bの面積は、各側面の両端に形成された分離ホール727bの二つの幅X5、X6と深さY7、Y8で計算された合計である。前記分離ホール727bの二つの幅X5、X6の合計は、挿入部127全体の幅より小さく形成される。例えば、前記挿入部127の全体の幅の数値が大略4mmであれば、分離ホール727bの幅X3、X4の合計は大略4mm以下で形成される。本実施例における面積の割り合いは、分離ホールの最大面積/挿入部の最小面積で計算することができる。面積の計算は、分離ホール727bの形状によって行うのであり、詳細な説明は省略する。次に、本発明の更に他の実施の形態であるバッテリパックについて説明する。図14は、本発明の更に他の実施の形態である保護回路モジュール130と連結回路基板120の導電リード821が連結された部分の垂直断面図である。本実施例のバッテリパックは、単位セル111と、連結回路基板120と、保護回路モジュール130と、はんだ部140と、を含んで形成される。本実施例における導電リード821は、図14を参照すると、分離ホール827bの構造が異なるように形成される。従って、以下で、本発明の他の実施の形態によるバッテリパックは、連結回路基板120の分離ホール827bを中心に説明する。また、前記バッテリパックは、導電リード821、保護回路モジュール130及びはんだ部140に対する図面のみを図示する。また、前記バッテリパックは、図1と図7によるバッテリパックと同じであるか類似した部分に対しては同じ図面符号を使用し、ここで詳細な説明は省略する。前記分離ホール827bは、フィンガ部127aの上に円状の貫通溝で形成されてもよい。前記円状の分離ホール827bは、円又は楕円状で少なくとも一つ以上形成されてもよい。前記導電リード821は、分離ホール821bの最小面積を有するように形成される。前記導電リード821は、分離ホール821aの面積が最小になるため、相対的に強度が増加され得る。この際、前記導電リード821の挿入部127の面積に対する分離ホール827bの面積の割り合いは、大略29~74であってもよい。前記内部空間の面積は、各側面の先端に形成された分離ホール827bの幅X7が前記挿入部127全体の幅より小さく形成される。本実施例における面積の割り合いは、分離ホールの最小面積/挿入部の最大面積で計算することができる。面積の計算は分離ホール827bの形状によって計算行うのであり、詳細な説明は省略する。本実施例における割合は、大略29以上であることが好ましい。次に、本発明の更に他の実施の形態であるバッテリパックについて説明する。図15は、図14の更に他の実施の形態による保護回路モジュール130と連結回路基板120の導電リード921が連結された垂直断面図である。本実施例のバッテリパックは、単位セル111と、連結回路基板120と、保護回路モジュール130と、はんだ部140と、を含んで形成される。本実施例における導電リード921は、図15を参照すると、分離ホール927bの構造が異なるように形成される。前記分離ホール927bは、フィンガ部127aの上で数と大きさを多様に変形して実施することを含む。この際、前記分離ホール927bの面積は最大になるように形成され、前記分離ホール927bの外周面は、保護回路モジュール130の下部延長線図示せずを逸脱しないように形成される。なぜならば、分離ホール927bの外周面が保護回路モジュール130の下部延長線図示せずを逸脱すると、分離ホール927bに挿入されたはんだが流れ落ちる恐れがあるためである。この際、前記導電リード821の挿入部127の面積に対する分離ホール927bの面積の割り合いは、大略29~74であってもよい。前記分離ホール927bの面積に対しては、各側面の先端に形成された分離ホール927bの幅X8が挿入部127の全体の幅より小さく形成され、高さY9がフィンガ部127aの高さより小さく形成されることが好ましい。本実施例の面積の割り合いは、分離ホールの最大面積/挿入部の最小面積で計算することができる。面積の計算は分離ホール927bの形状によって行うのであり、詳細な説明は省略する。本実施例における割合は、大略74以下であることが好ましい。以上、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明はかかる例に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと了解される。