"アノードが低電位側電源に接続され、発光素子で生成された光信号が入力され、前記光信号を第一の電気信号に変換する第一のフォトダイオードと、第一の帰還抵抗が並列に接続され、入力側が前記第一のフォトダイオードのカソードに接続され、前記第一の電気信号を反転した第一の信号を生成する第一の反転増幅器と、アノードが前記低電位側電源に接続される第二のフォトダイオードと、第二の帰還抵抗が並列に接続され、入力側が前記第二のフォトダイオードのカソードに接続され、第二の信号を生成する第二の反転増幅器と、前記第一及び第二の信号が入力され、前記第二の信号を基準電圧として前記第一及び第二の信号を比較し、比較増幅した信号を出力するコンパレータと、を具備し、前記第一のフォトダイオードの第一の接合容量及び前記第一の帰還抵抗の積と、前記第二のフォトダイオードの第二の接合容量及び前記第二の帰還抵抗の積とが同一の値に設定され、前記第一の接合容量が前記第二の接合容量よりも大きく設定されることを特徴とする光結合装置。前記第二のフォトダイオードは遮光されることを特徴とする請求項1に記載の光結合装置。アノードが低電位側電源に接続され、発光素子で生成された光信号が入力され、前記光信号を第一の電気信号に変換する第一のフォトダイオードと、第一の帰還抵抗が並列に接続され、入力側が前記第一のフォトダイオードのカソードに接続され、前記第一の電気信号を反転した第一の信号を生成する第一の反転増幅器と、一端が前記低電位側電源に接続されるコンデンサと、第二の帰還抵抗が並列に接続され、入力側が前記コンデンサの他端に接続され、第二の信号を生成する第二の反転増幅器と、前記第一及び第二の信号が入力され、前記第二の信号を基準電圧として前記第一及び第二の信号を比較し、比較増幅した信号を出力するコンパレータと、を具備し、前記第一のフォトダイオードの第一の接合容量及び前記第一の帰還抵抗の積と、前記コンデンサの容量及び前記第二の帰還抵抗の積とが同一の値に設定されることを特徴とする光結合装置。前記コンデンサはMOS型或いはMIS型構造を有することを特徴とする請求項3に記載の光結合装置。前記第一及び第二の帰還抵抗は、直列に接続される複数の抵抗から構成されることを特徴とする請求項1乃至4のいずれか1項に記載の光結合装置。前記第一及び第二の反転増幅器は、バイポーラトランジスタ、CMOS,BiCMOS、或いはHFETから構成されることを特徴とする請求項1乃至5のいずれか1項に記載の光結合装置。本発明は、耐電源ノイズ特性を維持しながら半導体チップを縮小化することができる光結合装置を提供することにある。一つの実施形態によれば、光結合装置は、第一のフォトダイオード、第一の反転増幅器、第二のフォトダイオード、第二の反転増幅器、及びコンパレータが設けられる。第一のフォトダイオードは、アノードが低電位側電源に接続され、発光素子で生成された光信号が入力され、光信号を第一の電気信号に変換する。第一の反転増幅器は、第一の帰還抵抗が並列に接続され、入力側が第一のフォトダイオードのカソードに接続され、第一の電気信号を反転した第一の信号を生成する。第二のフォトダイオードは、アノードが低電位側電源に接続される。第二の反転増幅器は、第二の帰還抵抗が並列に接続され、入力側が第二のフォトダイオードのカソードに接続され、第二の信号を生成する。コンパレータは、第一及び第二の信号が入力され、第二の信号を基準電圧として第一及び第二の信号を比較し、比較増幅した信号を出力する。第一のフォトダイオードの第一の接合容量及び第一の帰還抵抗の積と、第二のフォトダイオードの第二の接合容量及び第二の帰還抵抗の積とが同一の値に設定され、第一の接合容量が第二の接合容量よりも大きく設定される。以下本発明の実施形態について図面を参照しながら説明する。第一の実施形態まず、本発明の第一の実施形態に係る光結合装置について、図面を参照して説明する。図1は光結合装置の構成を示す回路図である。図2はトランスインピーダンスアンプの構成を示す回路図である。図3はトランスインピーダンスアンプの等価回路を示す図である。本実施形態では、フォトダイオードの接合容量とトランスインピーダンスアンプの帰還抵抗の積に対するダミーフォトダイオードの接合容量とダミートランスインピーダンスアンプの帰還抵抗の積を同一の値に保ちながら半導体チップを縮小化している。図1に示すように、光結合装置90には、発光部50と受光部60が設けられる。光結合装置90は、入力された電気信号を1次側の発光部50で一旦光信号に変換し、2次側の受光部60で再び電気信号に変換する。光結合装置90は、フォトカプラである。なお、その他の光結合装置としてインタラプタなどがある。発光部50には、発光ダイオードLEDlightemittingdiode13、端子Pad1、及び端子Pad2が設けられる。端子Pad1及び端子Pad2には、電気信号が入力される。発光ダイオード13は、電気信号を光信号に変換する。受光部60には、コンパレータ1、トランスインピーダンスアンプ2、ダミートランスインピーダンスアンプ3、フォトダイオード11、ダミーフォトダイオード12、及び端子Padoが設けられる。第一のフォトダイオードとしてのフォトダイオードPDphotodiode11は、アノードが低電位側電源接地電位Vssに接続され、カソードがトランスインピーダンスアンプ2の入力側に接続される。フォトダイオード11は、発光ダイオード13で生成された光信号を電気信号に変換し、電気信号に変換された信号S1を出力する。第一の反転増幅器としてのトランスインピーダンスアンプTIAtransimpedanceamplifier2は、フォトダイオード11とコンパレータ1の間に設けられる。トランスインピーダンスアンプ2は、帰還抵抗Rfb1が並列配置される。並列配置とは、帰還抵抗Rfb1の一端がトランスインピーダンスアンプ2の入力側に接続され、帰還抵抗Rfb1の他端がトランスインピーダンスアンプ2の出力側に接続されることをいう。トランスインピーダンスアンプ2は、信号S1が入力され、反転増幅した信号S2を出力する。第二のフォトダイオードとしてのダミーフォトダイオード12は、アノードが低電位側電源接地電位Vssに接続され、カソードがダミートランスインピーダンスアンプ3の入力側に接続される。ダミーフォトダイオード12は、例えばアルミパターン等により光が遮光される。第二の反転増幅器としてのダミートランスインピーダンスアンプ3は、ダミーフォトダイオード12とコンパレータ1の間に設けられる。ダミートランスインピーダンスアンプ3は、帰還抵抗Rfb2が並列配置される。並列配置とは、帰還抵抗Rfb2の一端がダミートランスインピーダンスアンプ3の入力側に接続され、帰還抵抗Rfb2の他端がダミートランスインピーダンスアンプ3の出力側に接続されることをいう。ダミートランスインピーダンスアンプ3は、コンパレータ1の基準電圧として使用される信号S3を生成する。トランスインピーダンスアンプ2とダミートランスインピーダンスアンプ3は、電源ノイズの影響を受けやすい。電源ノイズ回避のために、受光部60に設けられるフォトダイオード11は、通常、基準電圧を発生するために設けられたダミーフォトダイオード12と同じチップサイズにするが、本実施例ではチップサイズを縮小化している。詳細は後述する。コンパレータ1は、トランスインピーダンスアンプ2及びダミートランスインピーダンスアンプ3と端子Padoの間に設けられる。コンパレータ1は、信号S2及び信号S3が入力され、信号S3を基準電圧として信号S2と信号S3を比較し、比較増幅した信号を出力信号Soutとして端子Padoを介して出力する。トランスインピーダンスアンプ2及びダミートランスインピーダンスアンプ3は、同一回路構成を有する。図2に示すように、トランスインピーダンスアンプ2及びダミートランスインピーダンスアンプ3には、電流源14、NPNトランジスタNT1、NPNトランジスタNT2、抵抗R2、及び帰還抵抗Rfが設けられる。NPNトランジスタNT1は、コレクタがノードN1に接続され、ベースがフォトダイオードPDのカソードに接続され、エミッタが低電位側電源接地電位Vssに接続される。抵抗R2は、一端が高電位側電源Vccに接続され、他端がノードN1に接続される。帰還抵抗Rfは、一端がフォトダイオードPDのカソード及びNPNトランジスタNT1のベースに接続され、他端が出力側のノードN2に接続される。NPNトランジスタNT2は、コレクタが高電位側電源Vccに接続され、ベースがノードN1に接続され、エミッタがノードN2に接続される。電流源14は、一端がノードN2に接続され、他端が低電位側電源接地電位Vssに接続され、低電位側電源接地電位Vss側に電流を流す。ここでは、NPNトランジスタNT1及びNT2に高周波特性の優れたSiバイポーラトランジスタ或いはSiGeバイポーラトランジスタを用いている。トランスインピーダンスアンプ2及びダミートランスインピーダンスアンプ3とフォトダイオードは、図3に示すような等価回路として表すことができる。接合容量Cpはフォトダイオード11及びダミーフォトダイオード12の接合容量として表記している。NPNトランジスタNT2は、理想トランジスタQ2として表記している。寄生容量C1は、理想トランジスタQ2のコレクターベース間の寄生容量として表記している。等価抵抗r1は、NPNトランジスタNT1を理想トランジスタQ1表記せずとした場合のアーリー効果による等価抵抗として表記している。負荷抵抗r2は、抵抗R2を負荷抵抗として表したものである。コンダクタンスgmは、理想トランジスタQ1のコンダクタンスとして表記している。帰還抵抗Rfは、一端が入力電圧v1側に接続され、他端が出力電圧vo側に接続される。帰還抵抗Rfは、トランスインピーダンスアンプ2の帰還抵抗Rfb1、ダミートランスインピーダンスアンプ3の帰還抵抗Rfb2にそれぞれ対応する。トランスインピーダンスアンプ2及びダミートランスインピーダンスアンプ3は電源ノイズの影響を受けやすいので、その影響を見積もるため高電位側電源Vccに付加されるノイズ電圧vnを表記している。ここでは、理想トランジスタQ1のコレクターベース間の寄生容量は、十分小さく無視できるレベルとしている。理想トランジスタQ2のアーリー効果による等価抵抗は、並列不帰還がかかったトランスインピーダンスアンプの出力に接続されるのでインピーダンスが低く、影響が小さいので省略している。図3に示す等価回路を参照して、高電位側電源Vccに付加されるノイズ電圧vnに対する出力電圧voの伝達関数vo/vnを求める。伝達関数は複素周波数sの関数として表記する。なお、PSRRpowersupplyrejectionratioはこの伝達関数vo/vnに対して逆数vn/voで表される。伝達関数vo/vnは、と表される。ノイズ電圧vnに対する出力電圧voの応答は、上記の式1で表されるが、フォトダイオード11及びダミーフォトダイオード12の接合容量である接合容量Cpとトランスインピーダンスアンプ2及びダミートランスインピーダンスアンプ3の帰還抵抗である帰還抵抗Rfは必ず一対で式中に表記されている。このため、接合容量Cpと帰還抵抗Rfの積が同一であれば電源ノイズに対する応答は同一となる。即ち、伝達関数vo/vnは、と表すことができる。ここで、フォトダイオード11の接合容量をCp1、ダミーフォトダイオード12の接合容量をCp2と表す。上記の式2から、トランスインピーダンスアンプ2の帰還抵抗Rfb1、ダミートランスインピーダンスアンプ3の帰還抵抗Rfb2、接合容量Cp1、接合容量Cp2の関係をCp1>Cp2、且つRfb1<Rfb2の関係になるように設定してもノイズ電圧vnに対する出力電圧voの応答は同じである。出力電圧voの応答が同じであれば、コンパレータはノイズ電圧に対しては応答しないため、従来と同等の耐ノイズ性を維持することが出来る。フォトダイオードの占有面積は抵抗の占有面積よりも1桁以上大きい。このため、上記の式2の関係を維持しながら、ダミーフォトダイオード12の占有面積を小さくするとダミーフォトダイオード12の占有面積ダミートランスインピーダンスアンプ3の帰還抵抗Rfb2の占有面積の和を小さくすることができる。即ち、半導体チップの占有面積を縮小化することができる。次に、占有面積の縮小化の効果について図4を参照して説明する。図4はダミーフォトダイオードの面積変化に対するダミーフォトダイオードの占有面積とダミートランスインピーダンスアンプの帰還抵抗の占有面積の和の変化を示す図である。ここでは、ダミーフォトダイオード12とフォトダイオード11の占有面積を同一にした場合のダミーフォトダイオードの占有面積とダミートランスインピーダンスアンプの帰還抵抗の占有面積の和を占有面積100と表す。図4に示すように、ダミーフォトダイオード12の占有面積を半減化1/2するとダミートランスインピーダンスアンプ3の帰還抵抗Rfb2の占有面積の増加が比較的少ないので、ダミーフォトダイオードの占有面積とダミートランスインピーダンスアンプの帰還抵抗の占有面積の和は55となり、45占有面積を削減することができる。ダミーフォトダイオード12の占有面積を1/4に削減すると、ダミーフォトダイオードの占有面積とダミートランスインピーダンスアンプの帰還抵抗の占有面積の和は38となり、62占有面積を削減することができる。ダミーフォトダイオード12の占有面積を1/8に削減すると、ダミーフォトダイオードの占有面積とダミートランスインピーダンスアンプの帰還抵抗の占有面積の和は37となり、73占有面積を削減することができる。占有面積を1/8にしても占有面積を1/4にした場合と比較して削減効果が少ない。上述したように、本実施形態の光結合装置では、受光部60には、コンパレータ1、トランスインピーダンスアンプ2、ダミートランスインピーダンスアンプ3、フォトダイオード11、ダミーフォトダイオード12、及び端子Padoが設けられる。フォトダイオード11及びダミーフォトダイオード12は、光結合装置90において比較的大きなチップ面積を占有する。フォトダイオード11の接合容量Cp1及び帰還抵抗Rfb1の積とダミーフォトダイオード12の接合容量Cp2及び帰還抵抗Rfb2の積を同一に設定して、ダミーフォトダイオード12の接合容量Cp2の占有面積を削減し、帰還抵抗Rfb2の占有面積を増加させている。このため、ダミーフォトダイオード12の占有面積とダミートランスインピーダンスアンプの帰還抵抗Rfb2の占有面積の和を削減することができる。したがって、光結合装置90に搭載すると半導体チップの占有面積を縮小化することができる。なお、本実施形態では、帰還抵抗Rfb1を有するトランスインピーダンスアンプ2を使用しているが、必ずしもトランスインピーダンスアンプに帰還抵抗が1つ設けられているとは限らない。たとえば、図5に示す変形例のトランスインピーダンスアンプ4のように、帰還抵抗Rfb21及びRfb22を直列接続させてもよい。帰還抵抗Rfb21及びRfb22は、フォトダイオードPDのカソードと出力側のノードN23の間に設けられ、ノードN22に電流Ib4が印加される。トランスインピーダンスアンプ4では、高電位側電源Vccと低電位側電源接地電位Vssの間に抵抗R21、PNPトランジスタPT21、PNPトランジスタPT22、NPNトランジスタNT22、及びNPNトランジスタNT21が縦続接続される。高電位側電源Vccと低電位側電源接地電位Vssの間に抵抗R22、NPNトランジスタNT23、及び電流源21が縦続接続される。また、本実施形態では、トランスインピーダンスアンプ2をバイポーラトランジスタで構成しているが必ずしもこれに限定されるものではない。例えば、CMOS、BiCMOS、或いはヘテロFETで構成してもよい。第二の実施形態次に、本発明の第二の実施形態に係る光結合装置について、図面を参照して説明する。図6は光結合装置の構成を示す回路図である。本実施形態では、ダミーフォトダイオードをMOS容量に置き換えている。以下、第1の実施形態と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。図6に示すように、光結合装置91には、発光部50と受光部61が設けられる。光結合装置91は、入力された電気信号を1次側の発光部50で一旦光信号に変換し、2次側の受光部61で再び電気信号に変換する。光結合装置91は、フォトカプラである。なお、その他の光結合装置としてインタラプタなどがある。受光部61には、コンパレータ1、トランスインピーダンスアンプ2、ダミートランスインピーダンスアンプ3、フォトダイオード11、コンデンサC21、及び端子Padoが設けられる。コンデンサC21は、一端が低電位側電源接地電位Vssに接続され、他端がダミートランスインピーダンスアンプ3の入力側に接続される。コンデンサC21は光が遮光される。コンデンサC21は、MOS型構造を有しているが、MIS型構造にしてもよい。MOS型とは、シリコン基板上に膜厚の比較的薄いシリコン酸化膜SiO2と金属や高濃度多結晶シリコンなどの電極膜を積層してなる構造をいう。MIS型とは、シリコン基板上に膜厚の比較的薄く、シリコン酸化膜SiO2よりも比誘電率の大きな絶縁膜例えば、シリコン窒化膜と金属や高濃度多結晶シリコンなどの電極膜構造をいう。本実施形態のMOS型構造を有するコンデンサ21を第一の実施形態のダミーフォトダイオード12の代わりに用いると占有面積を、例えば1/30以下に削減することができる。次に、占有面積の縮小化の効果について図7を参照して説明する。図7はダミーフォトダイオードをMOS容量に置き換えたときの占有面積の変化を示す図である。図7に示すように、ダミーフォトダイオード12をMOS型構造を有するコンデンサC21に置き換えると、ダミーフォトダイオード12の占有面積とダミートランスインピーダンスアンプの帰還抵抗Rfb2の占有面積の和を100とした場合と比較して、コンデンサC21の占有面積とダミートランスインピーダンスアンプの帰還抵抗の占有面積の和は、例えば9.7となり、90.3占有面積を削減することができる。上述したように、本実施形態の光結合装置では、受光部61には、コンパレータ1、トランスインピーダンスアンプ2、ダミートランスインピーダンスアンプ3、フォトダイオード11、コンデンサC21、及び端子Padoが設けられる。フォトダイオード11の接合容量Cp1及び帰還抵抗Rfb1の積とコンデンサC21の容量及び帰還抵抗Rfb2の積を同一に設定している。MOS型構造を有するコンデンサC21は第一の実施形態のダミーフォトダイオード12と比較してチップ面積が非常に小さい。このため、コンデンサ21の占有面積とダミートランスインピーダンスアンプの帰還抵抗Rfb2の占有面積の和を大幅に削減することができる。したがって、光結合装置91に搭載すると半導体チップの占有面積を縮小化することができる。本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。"