イレーズ状態又はプログラム状態に設定される不揮発性のメモリーセルの保持データを読み出すためのリファレンス電流を発生するリファレンス電流発生回路であって、前記イレーズ状態に設定される第1のリファレンスセルと、前記プログラム状態に設定される第2のリファレンスセルとを含み、前記第1のリファレンスセルの選択状態で流れる第1の電流に対応した電流と、前記第2のリファレンスセルの選択状態で流れる第2の電流に対応した電流とを加算した電流を、前記リファレンス電流として発生することを特徴とするリファレンス電流発生回路。請求項1において、前記第1の電流をミラーする第1のカレントミラー回路と、前記第2の電流をミラーする第2のカレントミラー回路とを含み、前記第1のカレントミラー回路によってミラーされた第1のミラー電流と、前記第2のカレントミラー回路によってミラーされた第2のミラー電流とを加算した電流を、前記リファレンス電流として発生することを特徴とするリファレンス電流発生回路。請求項2において、前記第1のカレントミラー回路は、前記第1の電流のα0<α<1倍の電流を前記第1のミラー電流として生成し、前記第2のカレントミラー回路は、前記第2の電流のββ≧1倍の電流を前記第2のミラー電流として生成することを特徴とするリファレンス電流発生回路。請求項3において、αは0.25であり、βは2であることを特徴とするリファレンス電流発生回路。請求項2乃至4のいずれかにおいて、前記第1のカレントミラー回路は、ソースが第1の電源に接続され、ゲート及びドレインが互いに接続され、前記ドレインが前記第1のリファレンスセルに接続される第1導電型の第1のトランジスターと、ソースが前記第1の電源に接続され、ゲートが前記第1のトランジスターのゲートに接続される前記第1導電型の第2のトランジスターとを有し、前記第2のカレントミラー回路は、ソースが前記第1の電源に接続され、ゲート及びドレインが互いに接続され、前記ドレインが前記第2のリファレンスセルに接続される前記第1導電型の第3のトランジスターと、ソースが前記第1の電源に接続され、ゲートが前記第3のトランジスターのゲートに接続される前記第1導電型の第4のトランジスターとを有し、前記第2のトランジスターのドレインと前記第4のトランジスターのドレインとが接続されることを特徴とするリファレンス電流発生回路。請求項5において、ゲート及びドレインが前記第2のトランジスターのドレイン及び前記第4のトランジスターのドレインに接続され、ソースが第2の電源に接続される第5のトランジスターを含み、前記第5のトランジスターを含んで構成されるカレントミラー構造により前記リファレンス電流を供給することを特徴とするリファレンス電流発生回路。請求項1乃至6のいずれかにおいて、前記第1のリファレンスセル及び前記第2のリファレンスセルの各々は、前記メモリーセルと同一構造を有することを特徴とするリファレンス電流発生回路。請求項1乃至7のいずれか記載のリファレンス電流発生回路と、前記イレーズ状態又は前記プログラム状態に設定される前記メモリーセルと、前記リファレンス電流と、選択状態において前記イレーズ状態又は前記プログラム状態に応じて前記メモリーセルに流れる電流とに基づき、前記メモリーセルの前記保持データを読み出す読み出し回路とを含むことを特徴とする不揮発性記憶装置。中央演算処理装置と、前記保持データが前記中央演算処理装置によって読み出される請求項8記載の不揮発性記憶装置とを含むことを特徴とする集積回路装置。請求項8記載の不揮発性記憶装置を含むことを特徴とする電子機器。請求項9記載の集積回路装置を含むことを特徴とする電子機器。特許文献1に開示されているような構成のダミー用のセルトランジスターは、消去動作が行われた状態イレーズ状態のメモリーセルを構成する。そのため、従来では、リファレンスセルとして、イレーズ状態に設定されたメモリーセルイレーズセルが採用されていた。図10に、従来のリファレンス電流発生回路の構成例の回路図を示す。このリファレンス電流発生回路30は、リファレンスセル32と、P型の金属酸化膜半導体MetalOxideSemiconductor:以下、MOSと略すトランジスター34、36と、N型のMOSトランジスター38とを含む。リファレンスセル32は、消去動作が行われた状態イレーズ状態のメモリーセルであり、読み出し対象のメモリーセルと同一構造のフローティングゲート型メモリーセルである。リファレンスセル32は、セルトランジスターにより構成され、ゲート、ソース及びドレインを有する。MOSトランジスター34、36は、カレントミラー回路を構成する。リファレンスセル32は、ソースが接地電源に接続される。MOSトランジスター34は、ゲート及びドレインが互いに接続され、ソースは高電位側電源Vddに接続される。MOSトランジスター34は、ドレインがリファレンスセル32のドレインに接続される。MOSトランジスター36は、ソースが高電位側電源Vddに接続され、ゲートがMOSトランジスター34のゲートに接続される。MOSトランジスター36は、ドレインがMOSトランジスター38のドレインに接続される。MOSトランジスター38は、ソースが接地電源に接続される。このMOSトランジスター38は、ゲート及びドレインが互いに接続される。このような構成において、リファレンスセル32のゲートに所定の電圧を印加すると、リファレンスセル32のソースドレイン間に電流イレーズ電流が流れる。この電流は、MOSトランジスター34、36によって構成されるカレントミラー回路によってミラーされ、リファレンス電流Iref_oldとして出力される。このとき、MOSトランジスター34、36のそれぞれの電流駆動能力を調整し、ミラーされて出力されるリファレンス電流Iref_oldの電流値を、イレーズ電流の例えば1/4倍にしていた。メモリーセルの読み出し回路は、上記のリファレンス電流Iref_oldを基準に、読み出し対象のフローティングゲート型メモリーセルを選択して流れる電流に基づき、該メモリーセルに保持されるデータを読み出す。しかしながら、フローティングゲート型メモリーセルでは、選択されたときにリファレンスセルに流れる電流の電流電圧特性は、書き込み動作が行われた状態プログラム状態か、イレーズ状態かによって異なる。図11に、フローティングゲート型メモリーセルにおける電流電圧特性の概要を示す。図11は、横軸に高電位側電源Vddの電圧、縦軸にソースドレイン間に流れる電流値を表す。図11では、イレーズ状態において流れる電流をイレーズ電流Iers、プログラム状態において流れる電流をプログラム電流Iprgと表している。イレーズ電流Iersは、プログラム電流Iprgに比べて低電圧側で立ち上がる。また、プログラム電流Iprgは、高電圧側で急激に立ち上がる。リファレンスセルとして、イレーズ状態に設定されたメモリーセルを採用し、図10に示すリファレンス電流発生回路30によって生成されるリファレンス電流Iref_oldは、図11に示す特性を有する。そのため、高電圧側では、プログラム電流Iprgとのマージンが小さくなり、読み出し動作において保持データの誤検出が発生するという問題があった。なお、本発明に係る不揮発性記憶装置としてフローティングゲート型メモリーセルで構成されるものに限らず、例えばMONOSMetalOxideNitrideOxideSemiconductor型メモリーセル等の他の不揮発性のメモリーセルで構成されるものについても同様の問題が生ずる。本発明は、以上のような技術的課題に鑑みてなされたものである。本発明の幾つかの態様によれば、不揮発性のメモリーセルの読み出し時の動作マージンを広げることができるリファレンス電流発生回路、不揮発性記憶装置、集積回路装置、及び電子機器等を提供することができる。1本発明の第1の態様は、イレーズ状態又はプログラム状態に設定される不揮発性のメモリーセルの保持データを読み出すためのリファレンス電流を発生するリファレンス電流発生回路が、前記イレーズ状態に設定される第1のリファレンスセルと、前記プログラム状態に設定される第2のリファレンスセルとを含み、前記第1のリファレンスセルの選択状態で流れる第1の電流に対応した電流と、前記第2のリファレンスセルの選択状態で流れる第2の電流に対応した電流とを加算した電流を、前記リファレンス電流として発生する。本態様においては、イレーズ状態に設定される第1のリファレンスセルと、プログラム状態に設定される第2のリファレンスセルとを設け、各リファレンスセルの選択状態で流れる電流を加算した電流をリファレンス電流として発生するようにしている。こうすることで、イレーズ状態又はプログラム状態に設定される不揮発性のメモリーセルの保持データを読み出す際に、高電圧側において急激に立ち上がる、プログラム状態で流れる電流に追従してリファレンス電流も変化させることができる。これにより、リファレンス電流とプログラム状態で流れる電流との差を高電圧側でも広げることができ、不揮発性のメモリーセルの読み出し時の動作マージンを広げることができるようになる。2本発明の第2の態様に係るリファレンス電流発生回路は、第1の態様において、前記第1の電流をミラーする第1のカレントミラー回路と、前記第2の電流をミラーする第2のカレントミラー回路とを含み、前記第1のカレントミラー回路によってミラーされた第1のミラー電流と、前記第2のカレントミラー回路によってミラーされた第2のミラー電流とを加算した電流を、前記リファレンス電流として発生する。本態様によれば、第1のカレントミラー回路と第2のカレントミラー回路とを設けるようにしたので、第1のリファレンスセルに流れる第1の電流の大きさと第2のリファレンスセルに流れる第2の電流の大きさとを調整することができる。これにより、上記の効果に加えて、非常に簡素な構成で、リファレンス電流の大きさを調整することができるリファレンス電流発生回路を提供することができるようになる。3本発明の第3の態様に係るリファレンス電流発生回路では、第2の態様において、前記第1のカレントミラー回路は、前記第1の電流のα0<α<1倍の電流を前記第1のミラー電流として生成し、前記第2のカレントミラー回路は、前記第2の電流のββ≧1倍の電流を前記第2のミラー電流として生成する。本態様によれば、第1のミラー電流を第1の電流のα0<α<1倍としたので、イレーズ状態に設定されたメモリーセルに流れる電流及びプログラム状態に設定されたメモリーセルに流れる電流に対するマージンを確実に取ることができるようになる。更に、第2のミラー電流を第2の電流のββ≧1倍としたので、プログラム状態に設定されたメモリーセルに流れる電流の電流値が小さくても、その増分を増幅することができる。これにより、高電圧側において急激に立ち上がる、プログラム状態で流れる電流に追従してリファレンス電流を変化させる場合に、メモリーセルの読み出し時の動作マージンをより広げることができるようになる。4本発明の第4の態様に係るリファレンス電流発生回路では、第3の態様において、αは0.25であり、βは2である。本態様によれば、αを0.25とすることで、イレーズ状態に設定されたメモリーセルに流れる電流及びプログラム状態に設定されたメモリーセルに流れる電流に対するマージンを最大とすることができる。また、本態様によれば、βを2とすることで、プログラム状態に設定されたメモリーセルに流れる電流の電流値が小さくても、その増分を増幅し、メモリーセルの読み出し時の動作マージンをより広げることができるようになる。5本発明の第5の態様に係るリファレンス電流発生回路では、第2の態様乃至第4の態様において、前記第1のカレントミラー回路は、ソースが第1の電源に接続され、ゲート及びドレインが互いに接続され、前記ドレインが前記第1のリファレンスセルに接続される第1導電型の第1のトランジスターと、ソースが前記第1の電源に接続され、ゲートが前記第1のトランジスターのゲートに接続される前記第1導電型の第2のトランジスターとを有し、前記第2のカレントミラー回路は、ソースが前記第1の電源に接続され、ゲート及びドレインが互いに接続され、前記ドレインが前記第2のリファレンスセルに接続される前記第1導電型の第3のトランジスターと、ソースが前記第1の電源に接続され、ゲートが前記第3のトランジスターのゲートに接続される前記第1導電型の第4のトランジスターとを有し、前記第2のトランジスターのドレインと前記第4のトランジスターのドレインとが接続される。本態様によれば、上記の効果を有するリファレンス電流発生回路を非常に簡素な構成で提供することができるようになる。6本発明の第6の態様に係るリファレンス電流発生回路は、第5の態様において、ゲート及びドレインが前記第2のトランジスターのドレイン及び前記第4のトランジスターのドレインに接続され、ソースが第2の電源に接続される第5のトランジスターを含み、前記第5のトランジスターを含んで構成されるカレントミラー構造により前記リファレンス電流を供給する。本態様によれば、第5のトランジスターを設け、第5のトランジスターを含んで構成されるカレントミラー構造によりリファレンス電流を供給するようにしたので、リファレンス電流を任意の電流値に調整することができるようになる。7本発明の第7の態様に係るリファレンス電流発生回路では、第1の態様乃至第6の態様のいずれかにおいて、前記第1のリファレンスセル及び前記第2のリファレンスセルの各々は、前記メモリーセルと同一構造を有する。本態様によれば、上記の効果に加えて、製造ばらつきの変動があっても、精度良く不揮発性のメモリーセルの読み出し動作を行うことができるようになる。8本発明の第8の態様は、不揮発性記憶装置が、第1の態様乃至第7の態様のいずれか記載のリファレンス電流発生回路と、前記イレーズ状態又は前記プログラム状態に設定される前記メモリーセルと、前記リファレンス電流と、選択状態において前記イレーズ状態又は前記プログラム状態に応じて前記メモリーセルに流れる電流とに基づき、前記メモリーセルの前記保持データを読み出す読み出し回路とを含む。本態様によれば、高電圧側では、プログラム状態に設定されたメモリーセルに流れる電流とのマージンが小さくなることなく、読み出し動作において保持データの誤検出を防止できるようになる。これにより、読み出し時の動作マージンを広げることができる不揮発性記憶装置を提供することができるようになる。9本発明の第9の態様は、集積回路装置が、中央演算処理装置と、前記保持データが前記中央演算処理装置によって読み出される第8の態様に記載の不揮発性記憶装置とを含む。本態様によれば、読み出し時の動作マージンを広げることができる不揮発性記憶装置が適用され、信頼性の高い集積回路装置を提供することができるようになる。10本発明の第10の態様は、電子機器が、第8の態様に記載の不揮発性記憶装置を含む。本態様によれば、読み出し時の動作マージンを広げることができる不揮発性記憶装置が適用され、信頼性の高い電子機器を提供することができるようになる。11本発明の第11の態様は、電子機器が、第9の態様に記載の集積回路装置を含む。本態様によれば、読み出し時の動作マージンを広げることができる不揮発性記憶装置が適用された集積回路装置を内蔵し、信頼性の高い電子機器を提供することができるようになる。以下、本発明の実施の形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成のすべてが本発明の課題を解決するために必須の構成要件であるとは限らない。図1に、本発明の一実施形態に係る不揮発性記憶装置の構成例の回路図を示す。不揮発性記憶装置100は、リファレンス電流発生回路200と、読み出し回路300とを備える。ここで、読み出し回路300は、読み出し対象の不揮発性のメモリーセルを備えて構成されているものとするが、メモリーセルが読み出し回路300の外部に設けられていてもよい。読み出し対象のメモリーセルは、フローティングゲート型メモリーセルである。リファレンス電流発生回路200は、イレーズ状態第1の状態又はプログラム状態第2の状態に設定されるメモリーセルの保持データを読み出すためのリファレンス電流Irefを発生する。読み出し回路300は、リファレンス電流発生回路200によって発生されたリファレンス電流Irefを基準に、読み出し対象のメモリーセルに流れる電流に基づいて、該メモリーセルの保持データを読み出す。リファレンス電流発生回路200は、イレーズ状態に設定される第1のリファレンスセル210と、プログラム状態に設定される第2のリファレンスセル220とを備える。第1のリファレンスセル210及び第2のリファレンスセル220のそれぞれは、読み出し対象のメモリーセル図1では、メモリーセルMCと同一構造のフローティングゲート型メモリーセルであり、セルトランジスターにより構成される。従って、第1のリファレンスセル210及び第2のリファレンスセル220のそれぞれは、ゲートゲート電極、ソースソース領域及びドレインドレイン領域を有する。また、リファレンス電流発生回路200は、P型第1導電型のMOSトランジスター212第1のトランジスターと、P型のMOSトランジスター214第2のトランジスターとを備える。MOSトランジスター212、214は、第1のカレントミラー回路を構成する。更に、リファレンス電流発生回路200は、P型のMOSトランジスター222第3のトランジスターと、P型のMOSトランジスター224第4のトランジスターとを備える。MOSトランジスター222、224は、第2のカレントミラー回路を構成する。更にまた、リファレンス電流発生回路200は、N型第2導電型のMOSトランジスター216第5のトランジスターを備える。第1のリファレンスセル210は、ソースが接地電源第2の電源に接続され、ゲートには選択時に所与の電圧が印加される。MOSトランジスター212は、ゲート及びドレインが互いに接続され、ソースが高電位側電源Vdd第1の電源に接続される。MOSトランジスター212は、ドレインが第1のリファレンスセル210のドレインに接続される。MOSトランジスター214は、ソースが高電位側電源Vddに接続され、ゲートがMOSトランジスター212のゲートに接続される。MOSトランジスター214は、ドレインがMOSトランジスター216のドレインに接続される。MOSトランジスター216は、ソースが接地電源に接続される。このMOSトランジスター216は、ゲート及びドレインが互いに接続される。ここで、MOSトランジスター212の電流駆動能力をD1、MOSトランジスター214の電流駆動能力をD2とすると、D2/D1=α0<α<1となるように、各MOSトランジスターが形成されている。従って、第1のリファレンスセル210に流れるイレーズ電流をIersとすると、MOSトランジスター214のソースドレイン間電流は、α×Iersとなる。即ち、MOSトランジスター212、214により構成される第1のカレントミラー回路は、第1のリファレンスセル210に流れるイレーズ電流Iers第1の電流のα倍の電流を第1のミラー電流として生成することができる。ここで、イレーズ電流Iersは、第1のリファレンスセル210の選択状態で流れる第1の電流に相当し、第1のミラー電流は、該第1の電流に対応した電流に相当する。第2のリファレンスセル220は、ソースが接地電源に接続され、ゲートには選択時に所与の電圧が印加される。MOSトランジスター222は、ゲート及びドレインが互いに接続され、ソースが高電位側電源Vddに接続される。MOSトランジスター222は、ドレインが第2のリファレンスセル220のドレインに接続される。MOSトランジスター224は、ソースが高電位側電源Vddに接続され、ゲートがMOSトランジスター222のゲートに接続される。MOSトランジスター224は、ドレインがMOSトランジスター214のドレインに接続される。ここで、MOSトランジスター222の電流駆動能力をD3、MOSトランジスター224の電流駆動能力をD4とすると、D4/D3=ββ≧1となるように、各MOSトランジスターが形成されている。従って、第2のリファレンスセル220に流れるプログラム電流をIprgとすると、MOSトランジスター224のソースドレイン間電流は、β×Iprgとなる。即ち、MOSトランジスター222、224により構成される第2のカレントミラー回路は、第2のリファレンスセル220に流れるプログラム電流Iprg第2の電流のβ倍の電流を第2のミラー電流として生成することができる。ここで、プログラム電流Iprgは、第2のリファレンスセル220の選択状態で流れる第2の電流に相当し、第2のミラー電流は、該第2の電流に対応した電流に相当する。MOSトランジスター216のドレインに流れる電流が、MOSトランジスター214のソースドレイン間電流第1のミラー電流とMOSトランジスター224のソースドレイン間電流第2のミラー電流とを加算したリファレンス電流Irefとなる。従って、リファレンス電流Irefは、式1のように表すことができる。Iref=α×Iersβ×Iprg1読み出し回路300は、N型のMOSトランジスター302と、P型のMOSトランジスター304、306と、読み出し対象のメモリーセルMCとを含む。MOSトランジスター304、306によりカレントミラー回路が構成される。更に、読み出し回路300は、N型のMOSトランジスター310、312と、P型のMOSトランジスター314、316を含む。N型のMOSトランジスター310、312と、P型のMOSトランジスター314、316とにより差動増幅回路が構成される。MOSトランジスター302は、ソースが接地電源に接続され、ゲートがリファレンス電流発生回路200のMOSトランジスター216のゲート及びドレインに接続される。即ち、MOSトランジスター302は、リファレンス電流発生回路200のMOSトランジスター216とカレントミラー構造を構成する。そのため、リファレンス電流Irefは、MOSトランジスター216を含んで構成されるカレントミラー構造により、MOSトランジスター302のソースドレイン間電流として読み出し回路300に供給されることになる。MOSトランジスター304は、ソースが高電位側電源Vddに接続され、ゲート及びドレインがMOSトランジスター302のドレインに接続される。MOSトランジスター306は、ソースが高電位側電源Vddに接続され、ゲートがMOSトランジスター304のゲートに接続される。メモリーセルMCは、フローティングゲート型メモリーセルであり、セルトランジスターにより構成される。従って、メモリーセルMCは、ゲート、ソース及びドレインを有する。メモリーセルMCは、ソースが接地電源に接続され、ドレインがMOSトランジスター306のドレインに接続される。またメモリーセルMCのゲートには、読み出し時に所与の電圧が印加される。MOSトランジスター310は、ソースが接地電源に接続され、ゲート及びドレインが互いに接続される。MOSトランジスター312は、ソースが接地電源に接続され、ゲートがMOSトランジスター310のゲートに接続される。MOSトランジスター314は、ソースが高電位側電源Vddに接続され、ドレインがMOSトランジスター310のドレインに接続され、ゲートがMOSトランジスター302のドレインに接続される。MOSトランジスター316は、ソースが高電位側電源Vddに接続され、ドレインがMOSトランジスター312のドレインに接続され、ゲートがメモリーセルMCのドレインに接続される。このような構成において、上記のようにイレーズ電流Iersのα倍の電流にプログラム電流Iprgのβ倍の電流を加算したリファレンス電流Irefに対応した電流が、MOSトランジスター302のソースドレイン間電流として流れる。このとき、メモリーセルMCがイレーズ状態であるか、プログラム状態であるかによって、読み出し回路300の動作が異なる。図2に、イレーズ状態に設定されたメモリーセルMCの説明図を示す。図2は、メモリーセルMCの断面構造を模式的に示す。図2は、メモリーセルMCを構成するセルトランジスターのチャネル長方向に沿った断面構造を表し、図9と同様の部分には同一符号を付し、適宜説明を省略する。イレーズ状態に設定されたとき、メモリーセルMCは、フローティングゲート20から電子が引き抜かれた状態になっている。そのため、N型不純物領域14、16の間に所定の電圧が印加された状態で、コントロールゲート電極24に所定の電圧を印加すると、チャネル領域が形成され電流が流れる。そのため、図1においてメモリーセルMCがイレーズ状態に設定されているとき、メモリーセルMCが選択されるとメモリーセルMCがオンとなり、メモリーセルMCのドレインであるノードND1が接地電位になる。これにより、MOSトランジスター302のドレインであるノードND2は、高電位側電位になる。従って、MOSトランジスター316がオン、MOSトランジスター314がオフとなり、MOSトランジスター312のドレインであるノードND3が高電位側電位となり、読み出し回路300の出力OUTはHレベルとなる。図3に、プログラム状態に設定されたメモリーセルMCの説明図を示す。図3は、メモリーセルMCの断面構造を模式的に示す。図3は、メモリーセルMCを構成するセルトランジスターのチャネル長方向に沿った断面構造を表し、図9と同様の部分には同一符号を付し、適宜説明を省略する。プログラム状態に設定されたとき、メモリーセルMCは、フローティングゲート20に電子が注入されている。そのため、N型不純物領域14、16の間に所定の電圧が印加された状態で、コントロールゲート電極24に所定の電圧を印加すると、チャネル領域が形成されず、チャネル領域にはほとんど電流が流れなくなる。そのため、図1においてメモリーセルMCがプログラム状態に設定されているとき、メモリーセルMCが選択されても、ソースドレイン間に電流が流れにくく、メモリーセルMCがオフとなる。これにより、メモリーセルMCのドレインであるノードND1が高電位側電位になり、MOSトランジスター302のドレインであるノードND2は、接地電位になる。従って、MOSトランジスター314がオン、MOSトランジスター316がオフとなり、MOSトランジスター312のドレインであるノードND3が接地電位となり、読み出し回路300の出力OUTはLレベルとなる。以上説明したように、本実施形態における不揮発性記憶装置100は、リファレンス電流発生回路200と、イレーズ状態又はプログラム状態に設定されるメモリーセルMCと、読み出し回路300とを備える。読み出し回路300は、リファレンス電流発生回路200によって発生されたリファレンス電流と、選択状態においてイレーズ状態又はプログラム状態に応じてメモリーセルMCに流れる電流とに基づき、メモリーセルMCの保持データを読み出す。このように本実施形態では、イレーズ電流にプログラム電流を加算することによりリファレンス電流Irefを生成する。このとき、α、βを調整することで、リファレンス電流の値を調整することができる。なお、αを例えば0.25とすることで、イレーズ電流Iers及びプログラム電流Iprgに対してマージンを最大とすることができる。また、βを1以上とすることで、電流値が小さいプログラム電流の増分を増幅することができる。なお、βは、例えば2とすることができる。図4に、本実施形態におけるリファレンス電流Irefの電流電圧特性の概要を示す。図4は、横軸に高電位側電源Vddの電圧、縦軸にソースドレイン間に流れる電流値を表す。図4では、イレーズ電流Iers及びプログラム電流Iprgと共に、図11で説明した従来のリファレンス電流Iref_oldもあわせて図示している。本実施形態のようにリファレンス電流Irefを生成するようにしたので、高電圧側で急激に立ち上がるプログラム電流Iprgに追従して、リファレンス電流Irefも高電圧側で急激に立ち上がるようになる。図5に、本実施形態におけるリファレンス電流Irefのシミュレーション結果の一例を示す。図5は、横軸に高電位側電圧、縦軸にソースドレイン間に流れる電流値を表す。従来のリファレンス電流Iref_oldが式2のように生成される場合に、その比較のために本実施形態におけるリファレンス電流Irefは式3のように生成されるものとする。Iref_old=1/4×Iers2Iref=1/4×Iers2×Iprg3図5に示すように、高電圧側では、リファレンス電流Iref_oldとプログラム電流Iprgとがほぼ同じ電流値となり、その後、リファレンス電流Iref_oldがプログラム電流Iprgを上回るようになる。このとき、リファレンス電流Iref_oldを基準に読み出し対象のメモリーセルの電流を判定しても、誤判定を招く。これに対して、本実施形態では、高電圧側において、リファレンス電流Irefとプログラム電流Iprgとがほぼ同じ電流値となることがない。そのため、本実施形態のリファレンス電流Irefを用いることで、高電圧側でも正しく判別できるようになる。従って、読み出し動作の動作マージンを広げることができ、誤判定を減らし、読み出し時の動作範囲を拡大することができるようになる。集積回路装置への適用本実施形態における不揮発性記憶装置は、構成が簡素化される上に、高電圧の信号を印加することなく書き込み動作や消去動作等を行うことができるので、制御信号を小型化でき、集積回路装置への内蔵に好適である。以下では、本実施形態における不揮発性記憶装置が内蔵される集積回路装置としてマイクロコンピューターを例に説明するが、本発明に係る集積回路装置は、マイクロコンピューターに限定されるものではない。図6に、本発明に係るマイクロコンピューターの構成例のブロック図を示す。マイクロコンピューター400は、中央演算処理装置CentralProcessingUnit:CPU410と、読み出し専用メモリーReadOnlyMemory:ROM412と、ランダムアクセスメモリーRandomAccessMemory:RAM414とを含む。更に、マイクロコンピューター400は、表示ドライバー416と、タイマー回路418と、I/O回路420と、電源回路422とを含む。CPU410、ROM412、RAM414、表示ドライバー416、タイマー回路418、I/O回路420及び電源回路422は、バス424を介して接続される。CPU410は、バス424を介して、ROM412又はRAM414に記憶されたプログラム又はデータを読み出し、読み出したプログラム又はデータに対応した処理を実行する。これにより、CPU410は、表示ドライバー416、タイマー回路418、I/O回路420及び電源回路422を制御する。ROM412は、本実施形態における不揮発性記憶装置が適用され、予めプログラムが記憶される。RAM414は、プログラムの記憶領域又は作業領域として用いられる。表示ドライバー416は、CPU410等によって生成されRAM414に格納される画像データに基づいて、マイクロコンピューター400の外部に接続される表示装置に対して画像表示制御を行う。タイマー回路418は、時間を計時し、CPU410へのタイマー割り込み等を行う。I/O回路420は、マイクロコンピューター400の外部に接続される機器からのI/Oアクセスを実現する。電源回路422は、マイクロコンピューター400を構成する各部に供給する電源を生成する。本実施形態における不揮発性記憶装置が適用されたマイクロコンピューター400では、構成が簡素化され、高電圧の信号を印加することなく書き込み動作や消去動作等を行うことができるROM412が搭載される。そのため、ROM412にアクセスする制御回路の小型化が可能となる。また、ROM412について、読み出し動作の動作マージンを大幅に広げることができるため、誤判定を減らし、読み出し時の動作範囲を拡大することができるようになる。電子機器本実施形態における不揮発性記憶装置、又は図6のマイクロコンピューター400は、次のような電子機器に適用することができる。図7に、本発明に係る電子機器の構成例のブロック図を示す。電子機器500は、処理部510と、記憶部512と、操作部514と、表示部516とを含んで構成される。例えば、処理部510の機能は、公知のマイクロコンピューターにより実現され、記憶部512の機能は、ハードディスクドライブ装置や、本実施形態における不揮発性記憶装置により実現される。或いは、例えば処理部510の機能は、図6のマイクロコンピューター400により実現され、記憶部512の機能は、ハードディスクドライブ装置や公知の記憶装置により実現される。操作部514は、電子機器500を制御するための入力データを受け付ける。処理部510は、操作部514により受け付けられた入力データに応じて、処理を変更することができる。表示部516の機能は、液晶表示パネルや有機エレクトロルミネッセンスElectroLuminescence:ELディスプレイ装置等の公知の表示装置により実現される。このような表示部516は、処理部510によって生成された画像を表示する。図8A、図8Bに、図7の電子機器500の構成例の斜視図を示す。図8Aは、モバイル型のパーソナルコンピューターの構成例の斜視図を表す。図8Bは、携帯電話機の構成例の斜視図を表す。図7の電子機器500の構成例の1つである図8Aに示すパーソナルコンピューター800は、本体部810と、表示部820と、操作部830とを含む。本体部810は、図7の処理部510、記憶部512等を有する。表示部820は、図7の表示部516に対応し、例えば液晶表示パネル等によりその機能が実現される。操作部830は、図7の操作部514に対応し、キーボード等によりその機能が実現される。このような操作部830を介した操作情報が本体部810の処理部510によって解析され、その操作情報に応じて表示部820に画像が表示される。これにより、高電圧側でも動作マージンが広い不揮発性記憶装置が適用され、信頼性の高いパーソナルコンピューター800を提供することができるようになる。図7の電子機器500の構成例の1つである図8Bに示す携帯電話機900は、本体部910と、表示部920と、操作部930とを含む。本体部910は、図7の処理部510、記憶部512等を有する。表示部920は、図7の表示部516に対応し、例えば液晶表示パネル等によりその機能が実現される。操作部930は、図7の操作部514に対応し、ボタン等によりその機能が実現される。このような操作部930を介した操作情報が本体部910の処理部510によって解析され、その操作情報に応じて表示部920に画像が表示される。これにより、高電圧側でも動作マージンが広い不揮発性記憶装置が適用され、信頼性の高い携帯電話機900を提供することができるようになる。なお、図7の電子機器500として、図8A、図8Bに示すものに限定されるものではない。例えば、情報携帯端末PDA:PersonalDigitalAssistants、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーション装置、ページャー、電子手帳、電子ペーパー、電卓、ワードプロセッサー、ワークステーション、テレビ電話、POSPointofsalesystem端末、プリンター、スキャナー、複写機、ビデオプレーヤー、タッチパネルを備えた機器等が挙げられる。以上、本発明に係るリファレンス電流発生回路、不揮発性記憶装置、集積回路装置、及び電子機器等を上記の実施形態に基づいて説明したが、本発明は上記の実施形態に限定されるものではない。例えば、その要旨を逸脱しない範囲において種々の態様において実施することが可能であり、次のような変形も可能である。1上記の実施形態では、不揮発性記憶装置として、フローティングゲート型メモリーセルで構成されるものを例に説明したが、本発明はこれに限定されるものではない。本発明に係る不揮発性記憶装置は、MONOS型メモリーセル等の他の不揮発性メモリーセルで構成されるものに適用することができる。2上記の実施形態では、読み出し対象のメモリーセルが読み出し回路300に内蔵するものとして説明したが、本発明はこれに限定されるものではない。該メモリーセルが読み出し回路300の外部に設けられていてもよい。3上記の実施形態では、読み出し回路の構成が図1に示す構成であるものとして説明したが、本発明は、読み出し回路の構成に限定されるものではない。4上記の実施形態において、ゲートという語句は、ゲート端子、ゲート領域、又はゲート電極を意味する。同様に、ドレインという語句は、ドレイン端子、ドレイン領域、又はドレイン電極を意味する。また、ソースという語句は、ソース端子、ソース領域、又はソース電極を意味する。5上記の実施形態において、トランジスターとしてMOSトランジスターを例に説明したが、本発明はこれに限定されるものではない。6上記の実施形態において、本発明を、リファレンス電流発生回路、不揮発性記憶装置、集積回路装置、及び電子機器等として説明したが、本発明はこれに限定されるものではない。例えば、上記の実施形態におけるリファレンス電流の生成方法等であってもよい。