制御手段と、前記制御手段がアクセス可能な記憶領域が割り当てられる揮発性の第1の記憶手段と、電源オフ状態への移行時に、前記第1の記憶手段の記憶領域に記憶されたデータが退避される不揮発性の第2の記憶手段と、前記電源オフ状態へ移行する直前の状態を再開する際に、複数のメモリセルで構成されるページ単位で前記第2の記憶手段に記憶されたデータを読み出して、当該読み出したデータを前記第1の記憶手段の記憶領域に展開する読出手段と、を備える情報処理装置。前記読出手段は、前記第1の記憶手段の記憶領域にOSOperatingSystemにかかるデータを展開した後に前記制御手段から読み出し要求があった場合は、当該読み出し要求があったデータを記憶するページを読み出す、請求項1に記載の情報処理装置。前記読出手段は、直近に読み出したページの近傍にあるページからデータを読み出す、請求項1に記載の情報処理装置。前記読出手段は、直近に読み出したページに連続するページからデータを読み出すシーケンシャルリードで前記第2の記憶手段に記憶されたデータを読み出す、請求項3に記載の情報処理装置。前記読出手段は、前記制御手段がアイドル状態である場合に、前記シーケンシャルリードで前記第2の記憶手段に記憶されたデータを読み出す、請求項4に記載の情報処理装置。前記読出手段は、前記シーケンシャルリードで前記第2の記憶手段に記憶されたデータを読み出している際に前記制御手段から読み出し要求があった場合は、前記シーケンシャルリードを停止して読み出し要求があったデータを記憶するページを読み出す、請求項4に記載の情報処理装置。前記第2の記憶手段はNAND型フラッシュメモリである、請求項1乃至6のいずれか一項に記載の情報処理装置。前記読出手段は、前記NAND型フラッシュメモリにおいて、駆動が共有される複数のメモリセルで構成されるページ単位で記憶されたデータを読み出して、当該読み出したデータを前記第1の記憶手段の記憶領域に展開する、請求項7に記載の情報処理装置。制御手段と、前記制御手段がアクセス可能な記憶領域が割り当てられる揮発性の第1の記憶手段と、電源オフ状態への移行時に、前記第1の記憶手段の記憶領域に記憶されたデータが退避される不揮発性の第2の記憶手段とを有する情報処理装置のメモリ管理方法であって、前記電源オフ状態へ移行する直前の状態を再開する際に、複数のメモリセルで構成されるページ単位で前記第2の記憶手段に記憶されたデータを読み出して、当該読み出したデータを前記第1の記憶手段の記憶領域に展開するメモリ管理方法。このハイバネーション機能では、起動させた際に不揮発性メモリに退避させたデータを揮発性メモリに読み出して、電源を切断する直前の状態から再開できるようにするための起動時間をより短縮すること、すなわち再開の高速化が望まれていた。本発明は、上記に鑑みてなされたものであって、ハイバネーション機能における再開の高速化を実現することを可能とする情報処理装置及びメモリ管理方法を提供することを目的とする。上述した課題を解決し、目的を達成するために、実施形態の情報処理装置は、制御手段と、前記制御手段がアクセス可能な記憶領域が割り当てられる揮発性の第1の記憶手段と、電源オフ状態への移行時に、前記第1の記憶手段の記憶領域に記憶されたデータが退避される不揮発性の第2の記憶手段と、前記電源オフ状態へ移行する直前の状態を再開する際に、複数のメモリセルで構成されるページ単位で前記第2の記憶手段に記憶されたデータを読み出して、当該読み出したデータを前記第1の記憶手段の記憶領域に展開する読出手段とを備える。また、実施形態のメモリ管理方法は、制御手段と、前記制御手段がアクセス可能な記憶領域が割り当てられる揮発性の第1の記憶手段と、電源オフ状態への移行時に、前記第1の記憶手段の記憶領域に記憶されたデータが退避される不揮発性の第2の記憶手段とを有する情報処理装置のメモリ管理方法であって、前記電源オフ状態へ移行する直前の状態を再開する際に、複数のメモリセルで構成されるページ単位で前記第2の記憶手段に記憶されたデータを読み出して、当該読み出したデータを前記第1の記憶手段の記憶領域に展開する。以下、添付図面を参照して実施形態の情報処理装置及びメモリ管理方法を詳細に説明する。なお、本実施形態では情報処理装置として一般的なPCを例示するが、ハイバネーション機能を有するものであればデジタルTV、ハードディスクレコーダ等の機器であってもよいことは言うまでもないことである。図1は、実施形態にかかる情報処理装置1の構成を示すブロック図である。図1に示すように、情報処理装置1は、CPU10、揮発性メモリ20、不揮発性メモリ30、記憶部40がバス50を介して相互に接続されている。CPU10は、情報処理装置1の動作を中央制御するプロセッサである。CPU10は、記憶部40に記憶されたOSOperatingSystemや各種アプリケーションプログラム等のプログラム41を揮発性メモリ20に展開して順次実行することで、情報処理装置1の動作を制御する。CPU10は、汎用のプロセッサで構成されるのが主流であるが、専用の半導体プロセッサであるLSILargeScaleIntegration、ASICApplicationSpecificIntegratedCircuit等で構成されてもよい。また、CPU10は、再構成可能なプロセッサであるFPGAFieldProgrammableGateArrayで構成されてもよいし、動的再構成可能なリコンフィギュラブルプロセッサreconfigurableprocessorで構成されてもよい。また、CPU10は複数のコアを有するマルチコアプロセッサで構成されてもよいし、情報処理装置1において複数搭載されてもよい。揮発性メモリ20は、CPU10がアクセス可能な記憶領域メモリ空間が割り当てられる物理メモリである。揮発性メモリ20は、いわゆる揮発性記憶媒体で構成され、電力供給の停止により記憶されているデータが消失する。例えば、揮発性メモリ20は、SRAMStaticRandomAccessMemory、DRAMDynamicRandomAccessMemory等で構成される。不揮発性メモリ30は、ハイバネーション機能を実現するための、いわゆる不揮発性記憶媒体で構成され、電力供給が停止しても記憶されているデータが消失しない。例えば、揮発性メモリ20は、磁気記憶媒体であるHDDHardDiscDrive、半導体記憶媒体であるNOR型フラッシュメモリ、NAND型フラッシュメモリ、SSDSolidStateDrive等で構成される。本実施形態では、不揮発性メモリ30は、NAND型フラッシュメモリであるものとする。NAND型フラッシュメモリは、1ビットの情報を記憶するメモリセルが駆動に必要な導線に複数接続する構成である。このため、NAND型フラッシュメモリでは、一つのメモリセルに1ビット分のデータの読み書きを行う場合と、駆動が共有される複数のメモリセルで構成されるページ単位でデータの読み書きを行う場合の所要時間が同じである。不揮発性メモリ30は、電源オフ状態への移行時に、揮発性メモリ20の記憶領域に記憶されたデータが退避コピーされる。そして、電源オフ状態へ移行する直前の状態を再開する際には、読出手段としてのCPU10により、ページ単位で不揮発性メモリ30に記憶されたデータを読み出して、その読み出したデータを揮発性メモリ20の記憶領域に展開する。このように、不揮発性メモリ30に記憶されたデータをページ単位で効率的に読み出すことで、ハイバネーション機能における再開の高速化を実現することが可能となる。図2は、揮発性メモリ20、不揮発性メモリ30の記憶領域を例示する概念図である。図2に示すように、揮発性メモリ20は、OSの動作に必要な情報であるOSイメージを記憶するために確保された記憶領域21と、OS上で動作するアプリケーションプログラム等、OSの動作に不必要な情報を記憶するために確保された記憶領域22とを有する。OSイメージには、中核部分であるカーネルの他に、カーネルの機能の管理及びカーネルの機能を用いて情報処理装置1によって実行される機能の管理を行うサービスいわゆるデーモン、プロセス管理にかかるプロセス管理情報、揮発性メモリ20のメモリ空間上の仮想アドレスと揮発性メモリ20上の物理アドレスとの対応を管理するメモリ管理情報などが含まれる。電源オフ状態への移行時には、不揮発性メモリ30の先頭アドレスから順に確保された記憶領域31に揮発性メモリ20の記憶領域21に記憶されたデータが退避され、記憶領域31に続いて確保された記憶領域32に揮発性メモリ20の記憶領域22に記憶されたデータが退避される。この揮発性メモリ20から不揮発性メモリ30へデータを退避する時は、データの圧縮を行ってもよい。なお、揮発性メモリ20の記憶領域21、記憶領域22に記憶されたデータを不揮発性メモリ30の記憶領域31、記憶領域32に退避する際には、退避元の退避先のアドレス関係を示す情報が前述したメモリ管理情報などに付与されるものとする。電源投入などにより、電源オフ状態へ移行する直前の状態を再開する際には、先ず不揮発性メモリ30の先頭アドレスからの読み出しにより、記憶領域31に記憶されたデータOSイメージが揮発性メモリ20に展開される。次いで、記憶領域32に記憶されたデータが読み出されて揮発性メモリ20に展開される。なお、記憶領域31に記憶されたOSイメージが揮発性メモリ20に展開された後は、CPU10によりOSが起動していることとなる。したがって、OS起動後において、記憶領域32に記憶されたデータを揮発性メモリ20に展開している際に、CPU10により読み出し要求があった場合には、上述したメモリ管理情報を参照することで、読み出し要求があったデータを記憶するページを記憶領域32より読み出して揮発性メモリ20に展開する。このように、OS起動後において不揮発性メモリ30のデータの読み出しを行っている際には、CPU10から読み出し要求があったデータを記憶するページをオンデマンドで読み出すことで、OS起動後の動作の高速化を実現できる。図1に戻り、記憶部40は、ROMReadOnlyMemoryやHDDなどのストレージデバイスであり、CPU10が実行するプログラム41や各種設定データなどを記憶する。プログラム41は、OSにかかるプログラムの他、ハイバネーション機能で動作を再開する際に不揮発性メモリ30に記憶されたOSイメージを読み出すためのブートプログラム、各種アプリケーションプログラムなどであってよい。次に、電源オフ状態へ移行する直前の状態を再開するハイバネーション機能を実現する際の、情報処理装置1の動作の詳細について説明する。図3は、実施形態にかかる情報処理装置1の動作の一例を示すフローチャートである。図3に示すように、電源スイッチ等の操作部図示しないなどの電源投入指示により電源がONされ、ブートプログラムが読み出されて、CPU10によりハイバネーション機能にかかる処理が開始されるS1。S1により処理が開始されると、CPU10は、不揮発性メモリ30の記憶領域31に記憶されたOSイメージを読み出すS2。次いで、CPU10は、読み出したOSイメージを揮発性メモリ20に展開してOSを起動させるS3。これにより、CPU10は、OSの処理に従って揮発性メモリ20へのアクセスを行うことが可能となる。次いで、CPU10は、OSの処理に従って揮発性メモリ20の記憶領域22からのデータの読み出し要求があるか否かを判定するS4。この記憶領域22からのデータの読み出しであるか否かの判定は、前述したメモリ管理情報を参照して行う。揮発性メモリ20の記憶領域22からのデータの読み出し要求がある場合S4:YES、不揮発性メモリ30の記憶領域32から揮発性メモリ20の記憶領域22への展開前であることから、CPU10は、メモリ管理情報を参照し、読み出し要求があったデータを記憶するページを記憶領域32より読み出して揮発性メモリ20に展開するS5。揮発性メモリ20の記憶領域22からのデータの読み出し要求がない場合S4:NO、CPU10は、揮発性メモリ20へのアクセスを行わないアイドル中の状態であるか否かを判定するS6。アイドル中の状態でない場合S6:NO、CPU10はS4へ処理を戻す。アイドル中の状態である場合S6:YES、CPU10は、揮発性メモリ20へ展開前である不揮発性メモリ30の記憶領域32に記憶されたデータの読み出しについて、直近に読み出したページに連続するページからデータを読み出し、読み出したデータを揮発性メモリ20へ展開するシーケンシャルリードを開始するS7。具体的には、CPU10は、不揮発性メモリ30から読み出しを行なったページを示す情報を揮発性メモリ20の記憶領域21などにスタックしておき、その情報を参照することで次に連続するページを指定して読み出しを行う。このシーケンシャルリードを行うことで、不揮発性メモリ30からのデータの読み出しを効率良く高速に行うことが可能となる。なお、不揮発性メモリ30がシーケンシャルリードに非対応である場合は、直近に読み出したページの近傍にあるページからデータの読み出しを行ってよい。直近に読み出したページの近傍にあるページからの読み出しを行う場合も、不揮発性メモリ30からのデータの読み出しを効率良く高速に行うことが可能である。次いで、CPU10は、OSの処理に従って揮発性メモリ20の記憶領域22からのデータの読み出し要求があるか否かを判定するS8。読み出し要求がない場合S8:NO、CPU10は、S6へ処理を戻す。したがって、CPU10がアイドル状態であり、OSの処理に従ったデータの読み出し要求がない場合には、S7で開始したシーケンシャルリードが継続されることから、不揮発性メモリ30の記憶領域32に記憶されたデータがシーケンシャルリードで高速に揮発性メモリ20の記憶領域22に展開されることとなる。読み出し要求がある場合S8:YES、CPU10は、S7で開始したシーケンシャルリードを停止しS9、読み出し要求があったデータを記憶するページを読み出すためにS5へ処理を進める。CPU10は、上述したS4~S9の処理を不揮発性メモリ30の記憶領域32に記憶された全てのデータが揮発性メモリ20の記憶領域22に展開されるまで、継続して行う。上述したS1~S9の処理により、情報処理装置1では、電源オフ状態へ移行する直前の状態が再開されることとなる。なお、本実施形態では、CPU10がブートプログラムやOS等のプログラム41に従って不揮発性メモリ30に退避されたデータを読み出して、その読み出したデータを揮発性メモリ20に展開する読出手段として機能する構成を例示した。しかしながら、読出手段は、制御手段としてのCPU10以外の、例えば不揮発性メモリ30の読み出しを制御するマイクロコントローラなどであってもよい。また、本実施形態の情報処理装置1で実行されるプログラム41は、ROM等に予め組み込まれて提供される。本実施形態の情報処理装置1で実行されるプログラム41は、インストール可能な形式又は実行可能な形式のファイルでCD-ROM、フレキシブルディスクFD、CD-R、DVDDigitalVersatileDisk等のコンピュータで読み取り可能な記録媒体に記録して提供するように構成してもよい。さらに、本実施形態の情報処理装置1で実行されるプログラム41を、インターネット等のネットワークに接続されたコンピュータ上に格納し、ネットワーク経由でダウンロードさせることにより提供するように構成しても良い。また、本実施形態の情報処理装置1で実行されるプログラム41をインターネット等のネットワーク経由で提供または配布するように構成しても良い。本実施形態の情報処理装置1で実行されるプログラム41は、上述した機能構成を含むモジュール構成となっており、実際のハードウェアとしてはCPUプロセッサが上記ROMからプログラム41を読み出して実行することにより上述した機能構成が主記憶装置上にロードされ、生成されるようになっている。なお、本発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化することができる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成することができる。例えば、実施形態に示される全構成要素からいくつかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせても良い。