共通二線に接続されたエミッタおよびレシーバと、前記エミッタの出力状態および前記エミッタの非出力状態を切り替える第一切替手段と、前記第一切替手段と同期して前記エミッタの出力状態から前記レシーバの検出信号の検出可能状態へ切り替える第二切替手段と、前記出力状態から前記非出力状態に切り替わった直後の所定期間内に、前記出力状態に対応する前記レシーバからの検出信号と所定の信号値との比較処理を行う検出手段を備えることを特徴とするセンサヘッド構造。前記第一切替手段は、第一電流および第二電流を切り替えて流す請求項1に記載のセンサヘッド構造。前記第一切替手段は、第一電圧および第二電圧を切り替えて印加する請求項1に記載のセンサヘッド構造。前記エミッタが発光素子で、前記レシーバが受光素子である請求項1に記載のセンサヘッド構造。前記エミッタが磁気発生器で、前記レシーバが磁気検出器である請求項1に記載のセンサヘッド構造。前記第一切替手段は、無接点スイッチと小抵抗が直列接続された第一パスと、大抵抗を含む第二パスを有し、前記無接点スイッチのオンオフで前記第一パスの短絡と開放を切り替える請求項2に記載のセンサヘッド構造。前記第二切替手段は、無接点スイッチを含む第三パスと、大抵抗を含む第四パスを有し、前記無接点スイッチのオンオフで前記第三パスの短絡と開放を切り替える請求項2又は6に記載のセンサヘッド構造。前記第三パスが前記第一パスと同時に動作し、前記第四パスが前記第二パスと同時に動作する請求項7に記載のセンサヘッド構造。スタート信号に続く一連のパルス状信号の1周期毎に順次に割り当てられたアドレスデータを、前記スタート信号を起点としてカウントし、予め設定されている自局のアドレスデータと一致した時に、前記エミッタの出力タイミングを得るタイミング取得手段を備える請求項1~8のいずれか一つの項に記載のセンサヘッド構造。前記一連のパルス状信号において、前記出力状態となる期間と、前記非出力状態となる期間が連続している請求項9に記載のセンサヘッド構造。しかしながら、上記限定反射型光ファイバセンサヘッドにおいても、光ファイバを用いる限り、取り回しの問題が完全に解消されることはない。また、既述のように、工場設備においては、ゴミや汚れの影響を受け易い光電センサの代わりに磁気センサが採用されることも多いが、磁界の変化を検出するセンサヘッドと本体部を光ファイバで接続することはできず、従って、光ファイバを用いた小型化も当然できない。そこで本発明は、光ファイバを用いることなくセンサヘッドを小型化することを可能とする、センサヘッド構造を提供することを目的とする。本発明に係るセンサヘッド構造は、共通二線に接続されたエミッタおよびレシーバと、前記エミッタの出力状態および前記エミッタの非出力状態を切り替える第一切替手段と、前記第一切替手段と同期して前記エミッタの出力状態から前記レシーバの検出信号の検出可能状態へ切り替える第二切替手段と、前記出力状態から前記非出力状態に切り替わった直後の所定期間内に、前記出力状態に対応する前記レシーバの検出信号と所定の信号値との比較処理を行う検出手段を備えたものである。なお、本発明のセンサヘッド構造には、センサヘッドに含まれる部分に加え、センサヘッドが接続される本体部におけるセンサヘッドの機能に関わる部分も、その構成に含むものとする。前記第一切替手段は、第一電流および第二電流を切り替えて流すものであってもよい。また、前記第一切替手段は、第一電圧および第二電圧を切り替えて印加するものであってもよい。前記エミッタが発光素子で、前記レシーバが受光素子であってもよい。また、前記エミッタが磁気発生器で、前記レシーバが磁気検出器であってもよい。前記第一切替手段は、無接点スイッチと小抵抗が直列接続された第一パスと、大抵抗を含む第二パスを有し、前記無接点スイッチのオンオフで前記第一パスの短絡と開放を切り替えるものであってもよい。なお、本発明において、無接点スイッチとしては、例えば、トランジスタやFETが挙げられる。前記第二切替手段は、無接点スイッチを含む第三パスと、大抵抗を含む第四パスを有し、前記無接点スイッチのオンオフで前記第三パスの短絡と開放を切り替えるものであってもよい。また、この場合、前記第三パスが前記第一パスと同時に動作し、前記第四パスが前記第二パスと同時に動作するものであってもよい。本発明に係るセンサヘッド構造は、スタート信号に続く一連のパルス状信号の1周期毎に順次に割り当てられたアドレスデータを、前記スタート信号を起点としてカウントし、予め設定されている自局のアドレスデータと一致した時に、前記エミッタの出力タイミングを得るタイミング取得手段を備えるものであってもよい。そして、この場合、前記一連のパルス状信号において、前記出力状態となる期間と、前記非出力状態となる期間が連続するものであってもよい。本発明に係るセンサヘッド構造では、エミッタの出力状態およびエミッタの非出力状態を切り替えるものとなっている。そして、エミッタの動作に対応するレシーバの応答時間の遅れを利用して、エミッタとレシーバが接続されている共通二線を、エミッタ動作用およびレシーバ動作用として共用することとしている。そのため、従来のセンサヘッドでは、エミッタとレシーバの双方を含む場合には少なくとも4本の線を必要とした本体部との接続線を2本に減らすことができる。従って、接続線の数が少ない小型のセンサヘッドとすることができる。なお、エミッタの出力状態およびエミッタの非出力状態の切り替えは、例えば、第一電流および第二電流を切り替えて流すこと、或は、第一電圧および第二電圧を切り替えて印加することにより可能である。本発明に係るセンサヘッド構造における、センサヘッドの検出原理に制限はなく、例えば、エミッタが発光素子でレシーバが受光素子であってもよく、或は、エミッタが磁気発生器で、レシーバが磁気検出器であってもよい。ただし、応答性に優れたものを使用する場合は、検出信号を得るためにレシーバの応答性能に合わせて調整をすることが好ましい。第一切替手段は、無接点スイッチと小抵抗が直列接続された第一パスと、大抵抗を含む第二パスを有し、無接点スイッチのオンオフで第一パスの短絡と開放を切り替えるものとすれば、極めて簡単な構造で、第一電流と第二電流との切替えを行なうことが可能となる。第二切替手段は、無接点スイッチを含む第三パスと、大抵抗を含む第四パスを有し、無接点スイッチのオンオフで第三パスの短絡と開放を切り替えるものとすれば、第三パスの開放時にエミッタの検出信号を検出することができる。なお、第三パスが第一パスと同時に動作し、第四パスが第二パスと同時に動作するものが好ましい。複数のセンサをシステムとして使用するにあたっては、例えば、共通データ信号線と所定の周期の伝送クロックを用いたシステム構成とすることができる。そして、そのようなシステム構成においては、スタート信号に続く一連のパルス状信号の1周期毎に順次に割り当てられたアドレスデータを、スタート信号を起点としてカウントし、予め設定されている自局のアドレスデータと一致した時に、エミッタの出力タイミングを得ることができる。また、第一および第二切替手段を含む本体部には、前記出力タイミングを得るためのタイミング取得手段を備える。更に、本体部は、制御部および親局を含む制御部側から延出された共通データ信号線に接続される。そして、この場合、一連のパルス状信号において、エミッタが出力状態となる期間と、エミッタが非出力状態となる期間が連続するものとなる。図1~6を参照しながら、本発明に係るセンサヘッド構造の実施例を説明する。図2は、本発明に係るセンサヘッド構造を採用した光電センサを複数使用した物体検出システムの構成図である。この物体検出システムでは、複数の位置における検出対象物6の有無を検出するもので、任意の位置に配置された複数の光電センサ7を備えている。光電センサ7は、データ伝送機能と投受光制御機能を備えた本体部をなす子局5と、子局5に接続されているセンサヘッド4で構成され、子局5を介して共通データ信号線DP、DNに接続されている。共通データ信号線DP、DNには、また、制御部1に接続された親局2が接続されている。制御部1は、例えばプログラマブルコントローラ、コンピュータ等であり、光電センサ7に対する制御データ13を送出する出力ユニット11と、センサヘッド4による検出結果としての監視データ14を受け取る入力ユニット12を有し、これら出力ユニット11と入力ユニット12に親局2が接続されている。親局2は、図3に示すように、出力データ部22、タイミング発生部23、親局出力部24、親局入力部25、および入力データ部26を備える。そして、共通データ信号線DP、DNに接続され、一連のパルス状信号である制御データ信号以下、伝送クロック信号というものとするを共通データ信号線DP、DNに送出するとともに、子局5から送出された監視データ信号を並列データに変換し、監視データ14として制御部1の入力ユニット12へ送出する。出力データ部22は、制御部1の出力ユニット11から制御データ13として受けた並列データをシリアルデータとして親局出力部24へ引き渡す。タイミング発生部23は、発振回路OSC31、タイミング発生手段33からなり、OSC31を基にタイミング発生手段33が、このシステムのタイミングクロックを生成し親局出力部24に引き渡す。親局出力部24は、制御データ発生手段34とラインドライバ35からなり、出力データ部22から受けたデータと、タイミング発生部23から受けたタイミングクロックに基づき、ラインドライバ35を介して共通データ信号線DP、DNに一連のパルス状信号として伝送クロック信号を送出する。制御部1の出力ユニット11から制御データ13として並列パラレルデータを受け取った場合、そのデータ値は、伝送クロック信号の1周期における電圧レベルの高い期間のパルス幅により表現される。伝送クロック信号は、図4、図5に示すように、1周期の後半が高電位レベルこの実施例では24Vと、前半が低電位レベルこの実施例では0Vまたは12Vとされる。そして、高電位レベルの幅は、制御部1から入力される制御データ13の各データの値に応じて拡張され、例えば、伝送クロック信号の1周期をt0とした時に3/4t0まで拡張される。なお、この実施例において、検出対象物6の検出処理を行なう場合の伝送クロック信号には、制御データ13のデータ値は重畳されず、伝送クロック信号の高電位レベルの幅、及び低電位レベルの幅は一定1/2t0となる。親局出力部24から共通データ信号線DP、DNに送出される伝送クロック信号のデータ値制御データは、また、伝送クロック信号の1周期毎に順次にアドレスデータが割り当てられている。子局5は、この伝送クロック信号をアドレスデータとしてカウントし、予め設定されている自局のアドレスデータと一致した時に、受信すべき制御データを取り込むとともに、検出対象物6を検出するときには、発生部41の発光タイミングを得る。更に伝送クロック信号の最初には、アドレスデータのカウントを行うための最初を決定するために、スタート信号StartBitが形成されている。なお、スタート信号は、伝送クロック信号の高電位レベルと同じ電位レベルであって、伝送クロック信号の1周期より長い信号とされる。親局入力部25は監視データ信号検出手段36と監視データ抽出手段37で構成され、入力データ部26へ直列の入力データを送出する。監視データ信号検出手段36は、共通データ信号線DP、DNを経由して子局5から送出された監視データ信号を検出する。子局5から送出される監視データ信号のデータ値は、伝送クロック信号における1周期の前半低電位レベルの期間の電圧レベルで表わされており、スタート信号が送信された後、子局5の各々から順次受け取るものとなっている。監視データ信号のデータ本実施例では後述の検出データは、タイミング発生手段33の信号に同期して監視データ抽出手段37で抽出され、直列の入力データとして入力データ部26に送出される。入力データ部26は、親局入力部25から受け取った直列の入力データを並列パラレルデータに変換し、監視データ14として制御部1の入力ユニット12へ送出する。図2に示すように、センサヘッド4は、検出用光線を発光させる発生部41本発明のエミッタに相当すると、検出用光線を受ける検出部42本発明のレシーバに相当するを備える。そして、図1に示すように、発生部41は発光素子41aを備え、検出部42は受光素子42aを備え、これら発光素子41aと受光素子42aは共通二線43に接続されている。共通二線43は、センサヘッド4から延出し子局5に接続されている。子局5は、図1に示すように、マイクロコンピュータコントロールユニットMCU51、アドレス設定手段52、A/D変換器53、第一切替回路部54、および第二切替回路部55を備える。なお、MCU51およびA/D変換器53が本発明の検出手段を構成する。また、第一切替回路部54は本発明の第一切替手段に、第二切替回路部55は本発明の第二切替手段に相当する。MCU51は、図1、図4に示すように、CPU、RAM、ROMを備え、ROMには検出処理に必要なプログラムPRGが記憶されている。そして、検出データ、パラメータ、アドレスデータをRAMに記憶し、CPUの演算機能を用いて、検出に必要な情報を得るための処理が行なわれるものとなっている。また、第一切替回路部54および第二切替回路部55はこのMCU51の出力端子Laに接続されている。そして、発生部41が発光する第一電流と発光しない第二電流の切り替え、および、第一電流が流れる出力状態と検出部42の検出信号の検出可能状態の切り替えは、出力端子Laからの出力信号によりなされるものとなっている。更に、第二切替回路部55の検出信号は、A/D変換器53を介して、入力端子ADATからMCU51へ検出信号データとして入力されるものとなっている。MCU51には、また、アドレス設定手段52で設定されたアドレス情報が入力端子ADRSから入力され、共通データ信号線DP、DNの間の電位差を分割抵抗R1、R2で分割して得られた分割信号が入力端子CKから入力される。更に、共通データ信号線DP、DNに検出データを監視データ信号として送出するためのout信号が出力端子OUTから出力される。次に、上記光電センサ7の動作について説明する。子局5は、スタート信号を起点として伝送クロック信号の周期をカウントすることで伝送アドレスデータを得て、そのアドレスデータと、アドレス設定手段52で設定されている自局アドレスデータと比較する。そして、互いのアドレスデータが一致すれば、そのときにMCU51のRAMに記憶されている検出データに相応する信号を出力端子OUTからトランジスタTR0のベースへ出力する。具体的には、検出データがon検出対象物6の有ることを示すものであれば、トランジスタTR0がonとなり、検出データがoff検出対象物6の無いことを示すものであれば、トランジスタTR0がoffとなる。検出データがon検出対象物6の有ることを示すものであれば、トランジスタTR0がon電流が流れることで電圧が降下し、電圧レベルが0V近傍となり、その信号が共通データ信号線DP、DN上に伝送される。検出データがoff検出対象物6の無いことを示すものであれば、トランジスタTR0がoff電流となり、電圧が降下せず電圧レベルが12V近傍となる信号が共通データ信号線DP、DN上に伝送される。すなわち、図5に示すように、伝送クロック信号の1周期における低電圧期間の電圧が破線で示すように下がった形で共通データ信号線DP、DN上に監視データ信号として送出されることになる。なお、伝送アドレスデータが自局のアドレスデータでない場合は、自局のアドレスデータとなるまで周期をカウントしアドレスデータを歩進する。また、子局5は、伝送アドレスデータと自局アドレスデータが一致しているときに、検出データを監視データ信号として共通データ信号線DP、DN上に送出するとともに、MCU51の出力端子Laをhighとする。出力端子Laがhighとなると、第一切替回路部54のトランジスタTR1本発明の無接点スイッチに相当、および第二切替回路部55のトランジスタTR2本発明の無接点スイッチに相当が共にonとなる。そして、第一切替回路部54では小抵抗Rdを含む第一パスが、第二切替回路部55では抵抗を含まない第三パスが短絡し、発生部41の発光素子41aにおける電流idは、発光するために十分な大きさとなり第一電流、発光素子41aが発光する。このとき、検出部42の受光素子42aにおいて検出信号検出電流ipが発生するが、第二切替回路部55では抵抗を含まない第三パスが短絡しているため、検出信号として検出されることはない。次に、伝送クロック信号の1周期における高電位期間が始まるタイミング立ち上がりで、MCU51の出力端子Laをlowとする。出力端子Laがlowとなると、第一切替回路部54のトランジスタTR1、および第二切替回路部55のトランジスタTR2が共にoffとなる。そして、第一切替回路部54では小抵抗Rdを含む第一パスが開放し大抵抗Rp1を含む第二パスのみに電流が流れ、第二切替回路部55では抵抗を含まない第三パスが開放し抵抗Rsを含む第四パスのみに電流が流れることになる。そのため、Rp1とRsを直列に含む回路抵抗の増大により発生部41の発光素子41aにおける電流idは発光できない程度第二電流にまで降下し、発光素子41aは発光しない状態となる。また、MCU51の出力端子Laがlowとなった直後、所定時間が経過するまで、MCU51の出力端子ENがhighとなり、A/D変換器53に対するイネーブル信号となって、入力端子ADATにてA/D変換器53から検出信号データの読み込みが行なわれる。発光素子41aが発光しなくなった直後は、受光素子42aの固有の応答時定数による検出電流ipが立ち下がり信号として残存する。そして、第二切替回路部55では抵抗Rsを含む第四パスのみに検出電流ipが流れる。そのため、抵抗Rsに発生する電圧信号Vs検出信号がA/D変換器53により検出信号データとして得られることになる。この検出信号データはMCU51の入力端子ADATAに入力される。MCU51では、ここで得られる検出信号データの値を、所定期間Tthのタイミングで所定の値と比較する。そして、検出信号データがその所定値よりも大きい場合には検出対象物6が有ることを示す検出データonをRAMに記憶する。すなわち、図6における電圧信号Vsのタイムチャートにおいて、所定期間Tthの電圧信号Vsが閾値Vthより大きくなる場合には、検出対象物6が検出されることになる。上記のように、この光電センサ7によれば、共通二線43を介して発生部41の発光素子41aを発光させるとともに、発光素子41aが発光しないタイミングで、共通二線43を介して、検出信号を得ることが可能となる。なお、複数の光電センサ7の各々の子局5は、出力端子Laをhighとするタイミングを伝送クロック信号から得ているため、すなわち、各チャネルに対応する子局5が、伝送クロック信号において自局に割り当てられたアドレスが到来したとき、そのアドレスのパルス信号から、自局における発光素子41aの発光タイミングを得るため、複数の光電センサ7の間で、相互干渉することなく作動することになる。第二切替回路部55において抵抗Rsに並列接続されているキャパシタCは、受光素子42aの検出信号の応答性を調整するものであり、受光素子42aの応答性に合わせて接続すればよく、不要な場合には省略してもよい。図1に示すセンサヘッド4は、発生部41と検出部42の間隙に存在する検出対象物6を検出するものとなっているが、発生部41と検出部42を検出対象物6の形状に応じた配置とすることができる。図7aに示すセンサヘッド8は、発生部41の発光面と検出部42の受光面が同じ方向を向く配置としたもので、この場合は、検出対象物6で反射される光量の変化により、検出対象物6を検出することができる。例えば、検出対象物6がある程度の大きさを有する場合に好適である。図7bに示すセンサヘッド9は、共通二線43と発生部41との接続線、および共通二線43と検出部42との接続線を長くしたもので、発生部41と検出部42との位置関係を適宜調整することができる。例えば、検出対象物6が大きく、発生部41と検出部42との間隙を大きくする必要がある場合に好適である。なお、発生部41および検出部42と共通二線43との接続部分91は接離自在のコネクタとされている。