"初段部において、高周波信号を入力され増幅利得に関して所定の熱時定数を有する前段の第1の増幅器と、この第1の増幅器に縦続接続され、前記第1の増幅器と異なる熱時定数を有する後段の第2の増幅器と、この第2の増幅器の後の最終段に縦続接続される最終段増幅器と、この最終段増幅器の前段に縦続接続され、この最終段増幅器をドライブする励振増幅器と、前記高周波信号を変調するパルス信号を入力され、正バイアス電源の出力電圧をスイッチングし前記第1の増幅器、前記第2の増幅器、前記励振像増幅器及び前記最終段増幅器の入力側の正バイアス電源端子にこのスイッチングされた出力電圧を供給する電源スイッチング回路と、前記パルス信号を入力され前記第1の増幅器の熱時定数に対応する時定数を有する第1の微分回路と、前記パルス信号を入力され前記第2の増幅器の熱時定数に対応する時定数を有する第2の微分回路と、前記励振回路及び前記最終段増幅器の入力側の負バイアス端子に供給される負バイアス電圧を出力する負バイアス電源と、この負バイアス電源の出力する負バイアス電圧に前記第1の微分回路の出力を加算して前記第1の増幅器の入力側の負バイアス端子に供給する第1の加算回路と、前記負バイアス電源の出力する負バイアス電圧に前記第2の微分回路の出力を加算して前記第2の増幅器の入力側の負バイアス端子に供給する第2の加算回路と、を有することを特徴とするパルス電力増幅装置。前記第1の増幅器と前記励振増幅器における増幅素子は同じ種類の第1の増幅素子を用い、前記第2の増幅器と前記最終段増幅器における増幅素子は、前記第1の増幅素子とは異なる、同じ種類の第2の増幅素子を用いることを特徴とする請求項1記載のパルス電力増幅装置。前記第1の増幅器及び前記第2の増幅器は、分布形増幅器であることを特徴とする請求項2記載のパルス電力増幅装置。前記第2の増幅器と前記励振増幅器の間に、前記第1の増幅素子と同じ種類の増幅素子を用いる増幅器が縦続接続されていることを特徴とする請求項2又は3記載のパルス電力増幅装置。前記前段増幅器には増幅素子としてGaAsを用い、前記後段増幅器には増幅素子としてGaNを用いることを特徴とする請求項2乃至4のいずれか一項に記載のパルス電力増幅装置。前記前段増幅器には増幅素子としてSiGeを用い、前記後段増幅器には増幅素子としてGaAsを用いることを特徴とする請求項2乃至4のいずれか一項に記載のパルス電力増幅装置。上述のように初段部の前段と後段で異なる半導体素子を用いた増幅器を縦続接続した構成のパルス増幅装置においてはこれらの増幅器の熱時定数が異なり、図5に示すような増幅利得の時間的な変化を補償することができず、パルス内の位相変動が悪化してしまい、直線性が良好な増幅特性を有するパルス増幅装置が得られない。本発明は、初段部の前段と後段で性質の異なる半導体素子を用いた増幅器を縦続接続した構成のパルス増幅装置において、熱時定数による増幅利得の時間的な変化を補償でき、したがって良好な直線性を有するパルス増幅装置を提供する。実施形態は、初段部において、高周波信号を入力され増幅利得に関して所定の熱時定数を有する前段の第1の増幅器と、この第1の増幅器に縦続接続され、前記第1の増幅器と異なる熱時定数を有する後段の第2の増幅器と、この第2の増幅器の後の最終段に縦続接続される最終段増幅器と、この最終段増幅器の前段に縦続接続され、この最終段増幅器をドライブする励振増幅器と、前記高周波信号を変調するパルス信号を入力され、正バイアス電源の出力電圧をスイッチングし前記第1の増幅器、前記第2の増幅器、前記励振像増幅器及び前記最終段増幅器の入力側の正バイアス電源端子にこのスイッチングされた出力電圧を供給する電源スイッチング回路と、前記パルス信号を入力され前記第1の増幅器の熱時定数に対応する時定数を有する第1の微分回路と、前記パルス信号を入力され前記第2の増幅器の熱時定数に対応する時定数を有する第2の微分回路と、前記励振回路及び前記最終段増幅器の入力側の負バイアス端子に供給される負バイアス電圧を出力する負バイアス電源と、この負バイアス電源の出力する負バイアス電圧に前記第1の微分回路の出力を加算して前記第1の増幅器の入力側の負バイアス端子に供給する第1の加算回路と、前記負バイアス電源の出力する負バイアス電圧に前記第2の微分回路の出力を加算して前記第2の増幅器の入力側の負バイアス端子に供給する第2の加算回路と、を有することを特徴とするパルス電力増幅装置を提供する。以下、実施形態について図面を用いて説明する。<第1の実施形態>図1に第1の実施形態の構成を示す。この実施形態のパルス増幅装置では、増幅素子として、初段部の前段の分布形増幅器にはGaAsガリウムヒ素のFETを用い、後段の分布形増幅器にはGaNガリウム窒素のFETを用いている。パルス増幅装置10の高周波入力端子11と高周波出力端子12の間には、複数の増幅器が縦続接続されている。即ち、高周波入力端子11にその入力端子を接続された初段部の前段の分布形増幅器13aと、この増幅器の出力端子に入力端子を接続された後段の分布形増幅器13bと、縦続接続された励振増幅器13eと、この増幅器13eの出力端子に入力端子を接続され、高周波出力端子12に出力端子を接続された最終段の増幅器12fと、を有する。分布形増幅器13aは増幅素子としてGaAsを用いており、分布形増幅器13bは増幅素子としてGaNを用いる。最終段増幅器13fは増幅素子としてGaNを用いており、その前の励振増幅器13eは増幅素子としてGaAsを用いている。励振増幅器13eは最終段増幅器13fをドライブする増幅器である。分布形増幅器13bと励振増幅器13eの間に1つ又は2以上の、増幅素子としてGaAsを用いた増幅器が接続される場合もある。これらの増幅器は例えばFETにより構成され、ゲート電極を入力端子、ドレイン電極を出力端子、ソース電極を共通端子として縦続接続される。これらの増幅器は、入力側の正バイアス端子と、負バイアス端子を有する。パルス信号が供給されるパルス入力端子14には、例えば電源スイッチング回路15のゲートG及び微分回路16a,16bが接続される。これらの微分回路16a,16bの出力端子は加算回路17a,17bの入力端子に接続され、加算回路17a,17bの出力は分布形増幅器13a,13b各々の負バイアス端子に入力される。正端子が接地された負バイアス電源18は、加算回路17a,17bの入力端子及び励振増幅器13e、最終段増幅器13fの入力側の負バイアス端子に接続される。負端子が接地された正バイアス電源19は、電源スイッチング回路15のドレイン端子Dに接続され、このソース端子Sは、分布型増幅器13a,13b及び励振増幅器13e、最終段増幅器13fの各々の入力側の正バイアス端子に接続されている。微分回路16aは、増幅素子としてGaAsを用いた初段部の前段の分布形増幅器13aの増幅利得低下の熱時定数に対応する時定数を有するように調整される。また、微分回路16bは、増幅素子としてGaNを用いた初段部の後段の分布形増幅器13aの熱時定数に対応する時定数を有するように調整される。分布形増幅器13aの位相を進めて、励振増幅器13eによる位相の遅れを補償することができる。また、分布形増幅器13bの位相を進めて、最終段増幅器13fによる位相の遅れを補償することができる。増幅素子の特性に起因して増幅器としての利得低下が生ずる。この利得低下は、増幅素子による増幅器としての熱時定数によって生ずるものとみられる。微分回路16aと可算回路17aを合わせた微分加算回路の回路例を図2に示す。この微分加算回路21は、入力端子22と出力端子23の間に接続されたキャパシタ24と、入力端子22に接続され他端が接地された可変抵抗器25とから成る。このように実際には、微分回路と可算回路が一体となっていてもよい。この構成は、微分回路16bと可算回路17bを合わせた微分加算回路25図示せずも同様である。但し、増幅素子としてGaAsを用いる分布形増幅器13aにおける、増幅利得低下の熱時定数は50~200μs程度であり、微分加算回路24のキャパシタ24と可変抵抗器24の積がこの程度になるように可変抵抗器24の値を調整する。一方、増幅素子としてGaNを用いる分布形増幅器13bにおける増幅利得低下の熱時定数は5~30μs程度であり、分布形増幅器13bの入力側の負バイアス端子に接続される微分加算回路25のキャパシタと可変抵抗器の積がこの程度になるようにこの可変抵抗器の値を調整する。次に、この実施形態の動作を説明する。電源スイッチング回路15は、パルス入力端子14に印加される変調パルスにより、正バイアス電源19をスイッチングし、分布形増幅器13a、分布形増幅器13b,励振増幅器13e,最終段増幅器13fの入力側の正バイアス端子に正バイアス電圧を供給する。負バイアス電源18から出力される負バイアス電圧は、初段部を除く他の増幅器の負バイアス端子に直接、供給される。初段部の分布形増幅器13a,13bの負バイアス入力端子には、各々加算回路17a,17bの出力が供給される。高周波信号入力端子11には、送信パルスの源信号となる高周波信号が入力される。分布形増幅器13aと分布形増幅器13bは熱時定数が異なり、対応して微分回路16aと微分回路16bは微分の時定数が異なるだけであり、全体の動作は同様なので、分布形増幅器13a、微分回路16a,加算回路17aについて説明する。なお、微分回路16aの時定数を分布形増幅器13aの利得低下の熱時定数に合わせることは、位相的には、この分布形増幅器13aにおいて位相を進ませることにより、後段の励振増幅器13eの位相の遅れを補償することになる。ここでは、位相に着目して説明する。図3aにパルス入力端子14に入力される変調パルス信号の全体の波形を示す。このような変調パルスがパルス入力端子14に入力されると、この変調パルスは、電源スイッチング回路15及び微分回路16aに送られる。電源スイッチング回路15のFETは導通となり、正バイアス電源をこの変調パルスによりスイッチングすることにより、時点T1から時点T2までのパルス幅に相当する期間だけ正バイアス電源19の電圧を通過させ、各増幅器の正バイアス端子に供給する。このパルス幅の期間において、所定の負のバイアス電圧が供給されるとする。分布形増幅器13aは、時点T1からFETのチャネル温度が上昇することによって、図3bに示すように増幅素子GaAsに対応した熱時定数で位相の遅れが生じて増幅利得が低下してしまう。ところが、図3cに示すように、負バイアス電源18から供給される負バイアス電圧-V2に微分回路16aで微分された電圧ΔVが加算された電圧-V2-ΔVが、分布形増幅器13aの入力側の負バイアス端子に入力される。したがって、図3dに示すように、分布形増幅器13aにより1パルス内で、位相を進めさせることができる。これによって、増幅器13bの後段に続く、励振増幅器13eの位相の遅れを原理的に相殺することができる。同様に、増幅器13bについても、時点T1から熱時定数により増幅利得が低下し、位相の遅れが生ずるが、微分回路16bと加算回路17bにより図3dに示すような位相の進みを有する負バイアス電圧を分布形増幅器13bの負バイアス端子に供給することにより、最終段増幅器13fに生ずる位相の遅れを原理的に相殺することができる。このようにして、初段の前段分布形増幅器に増幅素子としてGaAsを有し初段の後段分布形増幅器に増幅素子としてGaNを有し、励振増幅器に増幅素子としてGaAsを有し最終段増幅器に増幅素子としてGaNを有する縦続接続されたパルス増幅装置において、1パルス内に生ずる位相変動を低減することができ、良好な直線特性を得ることができる。上記実施形態では、増幅素子としてGaAsを有する増幅器とGaNを有する増幅器を縦続接続したパルス増幅装置について説明した。しかし、増幅素子としてSiGeを有する増幅器とGaAsを有する増幅器を縦続接続したパルス増幅装置についても本発明を適用することが可能である。<第2の実施形態>図4にこの第2の実施形態の構成例を示す。この実施形態のパルス増幅装置では、初段部の増幅素子として、前段の分布形増幅器にはSiGeシリコンゲルマニウムを用い、後段の分布形増幅器にはGaAsガリウムヒ素を用いている。パルス増幅装置40の高周波入力端子41と高周波出力端子42の間には、複数の増幅器が縦続接続されている。即ち、高周波入力端子41にその入力端子を接続された初段部の前段の分布形増幅器43aと、この増幅器の出力端子に入力端子を接続された後段の分布形増幅器43bと、縦続接続された励振増幅器43eと、この増幅器43eの出力端子に入力端子を接続され、高周波出力端子42に出力端子を接続された最終段の増幅器42fと、を有する。初段部の前段の分布形増幅器43aは増幅素子としてSiGeを用いており、後段の分布形増幅器43bは増幅素子としてGaAsを用いる。最終段増幅器43fは増幅素子としてGaAsを用いており、その前の励振増幅器43eには増幅素子としてSiGeを用いている。励振増幅器43eは最終段増幅器43fをドライブする増幅器である。分布形増幅器43bと励振増幅器43eの間に1つ又は2以上の、増幅素子としてSiGeを用いた増幅器が接続される場合もある。これらの増幅器は例えばFETにより構成され、ゲート電極を入力端子、ドレイン電極を出力端子、ソース電極を共通端子として縦続接続される。これらの増幅器は、入力側の正バイアス端子と、負バイアス端子を有する。パルス信号が供給されるパルス入力端子44には、例えば電源スイッチング回路45のゲートG及び微分回路46a,46bが接続される。これらの微分回路46a,46bの出力端子は加算回路47a,47bの入力端子に接続され、加算回路47a,47bの出力は分布形増幅器43a,43b各々の負バイアス端子に入力される。正端子が接地された負バイアス電源48は、加算回路47a,47bの入力端子及び励振増幅器43e、最終段増幅器43fの入力側の負バイアス端子に接続される。負端子が接地された正バイアス電源49は、電源スイッチング回路45のドレイン端子Dに接続され、このソース端子Sは、分布型増幅器43a,43b及び励振増幅器43e、最終段増幅器43fの各々の入力側の正バイアス端子に接続されている。この実施形態おいて、微分回路46aの時定数を、増幅素子としてSiGeを用いる分布形増幅器43aの利得低下の熱時定数に合わせる。また微分回路46bの時定数を、増幅素子としてSiGeを用いる分布形増幅器43aの利得低下の熱時定数に合わせる。こうすることにより、分布形増幅器43aの位相を進めて、励振増幅器43eによる位相の遅れを補償することができる。また、分布形増幅器43bの位相を進めて、最終段増幅器43fによる位相の遅れを補償することができる。<他の変形例>上記実施形態では、初段部の前段増幅器及び後段増幅器として分布形を用いる場合について説明した。しかし、本発明は、初段部の前段増幅器及び後段増幅器として分布形でない増幅器を用いる場合についても適用できる。上記実施形態では、初段部の前段の増幅器としてGaAsを増幅素子として用い、後段の増幅器としてGaNを用いたパルス増幅装置及び、初段部の前段の増幅器としてSiGeを増幅素子として用い、後段の増幅器としてGaAsを用いたパルス増幅装置について説明した。しかしこれらに限られず、初段部の前段と後段に異なる増幅素子を用いる増幅器を縦続接続するパルス電力増幅器に本発明は適用可能である。いくつかの実施形態を説明したが、これらの実施形態は例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。"