"同一の送信対象の情報を表す第1のブランチの信号と第2のブランチの信号にマップを行うことによって生成されたシンボル信号を受信し、前記シンボル信号のデマップを硬判定により行うデマップ部と、前記デマップによって得られた前記第1のブランチの信号と前記第2のブランチの信号のうちの一方の信号を受信状態に従って選択する選択部と、前記一方の信号に基づいて前記送信対象の情報を復号する復号部とを備える受信装置。前記選択部は、前記シンボル信号の受信状態を表す情報に基づいて、前記第1のブランチの信号と前記第2のブランチの信号のうちの受信状態のよい方の信号を選択する請求項1に記載の受信装置。前記シンボル信号は、DVBC2規格におけるFECFrameHeaderまたはPreambleHeaderの信号である請求項1に記載の受信装置。前記シンボル信号の送信装置においては前記第2のブランチの信号に対して巡回シフトが行われており、前記デマップによって得られた前記第2のブランチの信号に対して、前記送信装置による巡回シフトの順番と逆順で巡回シフトを行う巡回シフト部をさらに備え、前記選択部は、前記デマップによって得られた前記第2のブランチの信号により表される複数のビットのうち、前記巡回シフト部による巡回シフト後の並びで先頭から所定の範囲にあるビットを除く所定のビットを表す前記第2のブランチの信号と、前記所定のビットを表す前記第1のブランチの信号とを対象として、前記一方の信号の選択を行う請求項1に記載の受信装置。前記選択部は、前記所定の範囲にあるビットを表す前記一方の信号として、前記第1のブランチの信号を選択する請求項4に記載の受信装置。前記シンボル信号は、DVBC2規格におけるFECFrameHeaderの信号であり、前記選択部は、前記FECFrameHeaderの位置が特定される前、前記所定のビットを表す前記第1のブランチの信号と前記第2のブランチの信号とを対象として前記一方の信号を選択し、前記FECFrameHeaderの位置が特定された後、前記複数のビット全体を表す前記第1のブランチの信号と前記第2のブランチの信号とを対象として前記一方の信号を選択する請求項4に記載の受信装置。同一の送信対象の情報を表す第1のブランチの信号と第2のブランチの信号にマップを行うことによって生成されたシンボル信号を受信し、前記シンボル信号のデマップを硬判定により行い、前記デマップによって得られた前記第1のブランチの信号と前記第2のブランチの信号のうちの一方の信号を受信状態に従って選択し、前記一方の信号に基づいて前記送信対象の情報を復号するステップを含む受信方法。同一の送信対象の情報を表す第1のブランチの信号と第2のブランチの信号にマップを行うことによって生成されたシンボル信号を受信し、前記シンボル信号のデマップを硬判定により行い、前記デマップによって得られた前記第1のブランチの信号と前記第2のブランチの信号のうちの一方の信号を受信状態に従って選択し、前記一方の信号に基づいて前記送信対象の情報を復号するステップを含む処理をコンピュータに実行させるプログラム。伝送路を介して送信されてきた信号を受信する受信部と、前記受信部により受信された受信信号の復調処理を行う復調部と、前記復調部により復調されたデータに信号処理を施し、送信対象のデータを取得する信号処理部と、前記信号処理部により取得された前記送信対象のデータを出力する出力部とを備え、前記信号処理部は、同一の送信対象の情報を表す第1のブランチの信号と第2のブランチの信号にマップを行うことによって生成されたシンボル信号を受信し、前記シンボル信号のデマップを硬判定により行うデマップ部と、前記デマップによって得られた前記第1のブランチの信号と前記第2のブランチの信号のうちの一方の信号を受信状態に従って選択する選択部と、前記一方の信号に基づいて前記送信対象の情報を復号する復号部とを備える受信システム。図4に示す構成を用いた場合、軟判定のデマップを行うQPSKデマッパ31の出力のビット幅に応じてフリップフロップの数が多くなる。また、n1ビットの入力に対して演算を行う必要があることから、RMデコーダ35に要求される処理能力もQPSKデマッパ31の出力のビット幅に応じて大きくなる。本技術はこのような状況に鑑みてなされたものであり、例えば同一の情報をコピーした後にマップを行うことによって生成された信号を受信する場合において、回路規模を削減することができるようにするものである。本技術の一側面の受信装置は、同一の送信対象の情報を表す第1のブランチの信号と第2のブランチの信号にマップを行うことによって生成されたシンボル信号を受信し、前記シンボル信号のデマップを硬判定により行うデマップ部と、前記デマップによって得られた前記第1のブランチの信号と前記第2のブランチの信号のうちの一方の信号を受信状態に従って選択する選択部と、前記一方の信号に基づいて前記送信対象の情報を復号する復号部とを備える。前記受信装置は、1つのICチップであってもよいし、ICチップを含む部品、ICチップを含む部品から構成される装置であってもよい。前記選択部には、前記シンボル信号の受信状態を表す情報に基づいて、前記第1のブランチの信号と前記第2のブランチの信号のうちの受信状態のよい方の信号を選択させることができる。前記シンボル信号は、DVBC2規格におけるFECFrameHeaderまたはPreambleHeaderの信号であるようにすることができる。前記シンボル信号の送信装置においては前記第2のブランチの信号に対して巡回シフトが行われており、前記デマップによって得られた前記第2のブランチの信号に対して、前記送信装置による巡回シフトの順番と逆順で巡回シフトを行う巡回シフト部をさらに設けることができる。この場合、前記選択部には、前記デマップによって得られた前記第2のブランチの信号により表される複数のビットのうち、前記巡回シフト部による巡回シフト後の並びで先頭から所定の範囲にあるビットを除く所定のビットを表す前記第2のブランチの信号と、前記所定のビットを表す前記第1のブランチの信号とを対象として、前記一方の信号の選択を行わせることができる。前記選択部には、前記所定の範囲にあるビットを表す前記一方の信号として、前記第1のブランチの信号を選択させることができる。前記シンボル信号は、DVBC2規格におけるFECFrameHeaderの信号であり、前記選択部には、前記FECFrameHeaderの位置が特定される前、前記所定のビットを表す前記第1のブランチの信号と前記第2のブランチの信号とを対象として前記一方の信号を選択させ、前記FECFrameHeaderの位置が特定された後、前記複数のビット全体を表す前記第1のブランチの信号と前記第2のブランチの信号とを対象として前記一方の信号を選択させることができる。本技術の一側面においては、同一の送信対象の情報を表す第1のブランチの信号と第2のブランチの信号にマップを行うことによって生成されたシンボル信号が受信され、前記シンボル信号のデマップが硬判定により行われ、前記デマップによって得られた前記第1のブランチの信号と前記第2のブランチの信号のうちの一方の信号が受信状態に従って選択され、前記一方の信号に基づいて前記送信対象の情報が復号される。本技術によれば、回路規模を削減することができる。以下、本技術を実施するための形態について説明する。説明は以下の順序で行う。1.第1の実施の形態Headerの位置が特定済みである場合2.第2の実施の形態Headerの位置が特定されていない場合3.第3の実施の形態Header処理の切り替えの例4.変形例<第1の実施の形態>図5は、本技術の一実施形態に係る受信装置に設けられるHeader処理部の構成例を示す図である。受信装置には、DVBC2規格の信号を受信し、復調を行う復調部、誤り訂正を行う誤り訂正部などが設けられる。図5のHeader処理部101は、復調部の後段であって、誤り訂正部の前段の位置に設けられる。Header処理部101に対しては、復調部から出力されたHeader部分のQPSKsymbolと、各QPSKsymbolの受信状態を表す、ビット幅がkの情報が入力される。QPSKsymbolの受信状態は例えばCSIにより表される。Header処理部101に入力されるQPSKsymbolは、送信側の装置において、送信対象のHeader部分の信号をコピーして上側のブランチと下側のブランチの信号に分け、マップを行うことによって生成された信号である。Header処理部101においては、Headerを構成するsymbolのデマッパに硬判定のデマッパが用いられる。所要CNRが10dB程度であるときには、硬判定のデマッパでも、送信側におけるマップ前の情報を正しく取得することが可能である。なお、DVBC2規格で使用される変調方式と符号化率の組み合わせのうち、所要CNRが最も低いのは変調方式が16QAM、符号化率が45の組み合わせのときである。硬判定のデマッパ後、上側のブランチのビットと、下側のブランチのビットのうちのいずれのビットをRMデコードの対象とするのかが受信状態に基づいて選択される。symbolのデマッパに硬判定のデマッパを用い、受信状態に基づいてブランチの選択を行うことにより、性能を落とすこと無く、回路規模を小さくすることが可能になる。Headerの位置が特定済みであるものとする。すなわち、Header処理部101において処理対象となるHeaderは、PreambleHeader、または、位置が特定された後のFECFrameHeaderである。PreambleHeaderの位置は、上述したように絶対周波数から特定することが可能である。また、FECFrameHeaderの位置は、後述するようにして各ビットを比較することで特定される。図5のコントローラ121は、例えば復調部から入力される、処理対象とするHeaderの入力タイミングを表す入力スタートフラグと、入力イネーブル信号に基づいて制御信号EN、選択信号を生成する。コントローラ121は、フリップフロップ122,141の制御信号である信号uen0、フリップフロップ123,142の制御信号である信号uen1を生成する。また、コントローラ121は、フリップフロップ124,144の制御信号である信号len0、フリップフロップ125,145の制御信号である信号len1を生成する。コントローラ121は、セレクタ126,146の選択信号である信号lselを生成し、フリップフロップ151-0乃至151-30の制御信号である信号denを生成する。QPSKデマッパ111は、順番に入力されるHeader部分の32個のQPSKsymbolを受信し、QPSKsymbolに対して硬判定のデマップを行う。QPSKデマッパ111は、硬判定のデマップによって得られたビットを上側のブランチと下側のブランチに分け、出力する。QPSKデマッパ111の出力のビット幅は1となる。QPSKデマッパ111の出力の上側のブランチにおいて、ENつきのフリップフロップであるフリップフロップ122,123は、それぞれ、コントローラ121により生成された信号uen0,uen1に従って、QPSKデマッパ111の出力を遅延させる。フリップフロップ123により遅延されたQPSKデマッパ111の出力はセレクタ114に供給される。QPSKデマッパ111の出力の下側のブランチにおいて、デスクランブル処理部112は、QPSKデマッパ111から供給されたビットと、規格で定められた、送信側で用いられた系列と同一の32ビットの系列との排他的論理和演算を行い、演算結果を出力する。デスクランブル処理部112から出力された各ビットはセレクタ126に供給されるとともに、フリップフロップ124,125に供給される。フリップフロップ124,125は、デスクランブル処理部112の出力を記憶し、それぞれ、コントローラ121により生成された信号len0,len1に従ってセレクタ126に出力する。セレクタ126は、コントローラ121により生成された信号lselが0のときデスクランブル処理部112の出力を選択し、信号lselが1のときフリップフロップ124の出力を選択し、信号lselが2のときフリップフロップ125の出力を選択する。セレクタ126により選択されたビットは、下側のブランチのビットとしてセレクタ114に供給される。デスクランブル処理部112から出力された各ビットを出力順にbit30bit31bit0bit1bit2bit29とすると、セレクタ126からは、bit0bit1bit2bit31の順に出力される。セレクタ126から1番目のビットのbit0が出力されるタイミングと、フリップフロップ123から3番目のビットのbit0が出力されるタイミングは同じタイミングになる。一方、受信状態を表す情報は上側のブランチと下側のブランチに分けられ、上側のブランチを構成するフリップフロップ141と、下側のブランチを構成するフリップフロップ144,145、およびセレクタ146に入力される。受信状態を表す情報の上側のブランチにおいて、ENつきのフリップフロップであるフリップフロップ141,142は、それぞれ、コントローラ121により生成された信号uen0,uen1に従って、受信状態を表す情報を遅延させる。フリップフロップ142により遅延された受信状態を表す情報は比較部143に供給される。受信状態を表す情報の下側のブランチにおいて、フリップフロップ144,145は、受信状態を表す情報を記憶し、それぞれ、コントローラ121により生成された信号len0,len1に従ってセレクタ146に出力する。セレクタ146は、コントローラ121により生成された信号lselが0のとき、外部から入力された受信状態を表す情報を選択し、信号lselが1のときフリップフロップ144の出力を選択し、信号lselが2のときフリップフロップ145の出力を選択する。セレクタ146により選択された受信状態を表す情報は、下側のブランチの受信状態を表す情報として比較部143に供給される。入力された受信状態を表す情報を入力順にstate30state31state0state1state2state29とすると、セレクタ146からは、state0state1state2state31の順に出力される。セレクタ146から1番目の受信状態を表す情報であるstate0が出力されるタイミングと、フリップフロップ142から3番目の受信状態を表す情報であるstate0が出力されるタイミングは同じタイミングになる。比較部143は、フリップフロップ142の出力である上側のブランチの受信状態を表す情報と、セレクタ146の出力である下側のブランチの受信状態を表す情報とを比較する。比較部143は、上側のブランチの受信状態を表す情報の方が大きい場合上側のブランチの方が受信状態がよい場合、1の値を出力し、それ以外の場合、0の値を出力する。セレクタ114は、フリップフロップ123の出力とセレクタ126の出力のうちのいずれかを比較部143から出力された値に基づいて選択する。セレクタ114は、比較部143から1の値が供給された場合、すなわち上側のブランチの方が受信状態がよい場合、フリップフロップ123の出力を選択する。また、セレクタ114は、比較部143から0の値が供給された場合、すなわち下側のブランチの方が受信状態がよい場合、セレクタ126の出力を選択する。セレクタ114の出力は、symbol31としてRMデコーダ115に供給されるとともに、31個のENつきのフリップフロップであるフリップフロップ151-0乃至151-30に順次記憶される。フリップフロップ151-0乃至151-30に記憶されたセレクタ114の出力は、コントローラ121により生成された信号denに従って、それぞれ、symbol0乃至symbol30としてRMデコーダ115に出力される。RMデコーダ115は、31個のフリップフロップであるフリップフロップ151-0乃至151-30の出力と、セレクタ114の出力との32symbol分の情報に対してRM復号を行い、16ビットのsignallingデータを出力する。symbolのデマッパに硬判定のデマッパを用い、デマッパの出力を1ビットとすることにより、軟判定のデマッパを用いる場合に較べてフリップフロップの数を減らすことが可能になる。また、RMデコーダ115に対する入力を1ビットにすることができ、ビット演算のみでRMデコーダ115を構成することが可能になる。硬判定のデマッパの出力を上側のブランチと下側のブランチに分け、ビット毎に、受信状態がよい方を選択することにより、ImplementationGuidelineの合成部図4の合成部34を用いた場合と同程度の復号エラーの発生確率を実現することができる。<第2の実施の形態>[Header処理部における処理の概念について]図5のHeader処理部101において処理を行うためにはHeaderの位置が特定されている必要がある。処理対象とするHeaderがFECFrameHeaderである場合、同期が捕捉されるまでは、FECFrameHeaderの位置が特定されていない状態となる。FECFrameHeaderの位置が特定されていない状態において、上述したようにしてsymbolのデマッパに硬判定のデマッパを用い、上側のブランチのビットと下側のブランチのビットの受信状態を比較してビットの選択を行う場合を考える。この場合、図6Aに示すように、下側のブランチの1番目のビットであるbit30と2番目のビットであるbit31の受信状態をそれぞれ31ビット分ずつ遅延させ、上側のブランチと下側のブランチの32ビットの受信状態をビット毎に比較する必要がある。このような処理を行った場合、受信状態を表す情報を遅延させるためのフリップフロップまたはメモリの量が膨大になってしまう。受信状態の比較を、図6Bに示すように下側のブランチの1番目と2番目のビットを対象として行わずに、cyclicshiftのための大きな遅延が不要なbit1~29の30ビットだけを対象として行うことにより、そのようなことを防ぐことが可能になる。bit1~29については、上側のブランチと下側のブランチの各ビットの受信状態が比較され、受信状態のよい方が復号対象として選択される。また、bit30,bit31については、図6Bに円で囲んで示すように、受信状態を比較することなく、上側のブランチのbit30,bit31が復号対象として選択される。下側のブランチのbit30,bit31は、送信側で行われたcyclicshiftの順番と逆順でcyclicshiftを行った場合に先頭から2ビットの範囲にあり、上側のブランチのbit30,bit31と受信状態を比較しようとしたときに遅延が大きくなるビットである。[Header処理部の構成例]図7は、FECFrameHeaderの位置が特定されていない場合において、図6Bに示すようにして受信状態の比較を行い、復号対象とするビットを選択するHeader処理部の構成例を示す図である。図7のHeader処理部102が処理対象とするHeaderはFECFrameHeaderであり、Headerの変調方式としてQPSKが選択されているものとする。Header処理部102に対しては、前段の復調部から出力されたQPSKsymbolと、各QPSKsymbolの受信状態を表す、ビット幅がkの情報が入力される。入力イネーブル信号として復調部から入力された信号denもHeader処理部102に入力される。QPSKデマッパ211は、順番に入力される32個のQPSKsymbolを受信し、QPSKsymbolに対して硬判定のデマップを行う。QPSKデマッパ211は、硬判定のデマップによって得られたビットを上側のブランチと下側のブランチに分け、出力する。QPSKデマッパ211の出力のビット幅は1となる。QPSKデマッパ211の出力の上側のブランチにおいて、QPSKデマッパ211の出力は、ubit31として同期検出部214とRMデコーダ215に供給されるとともに、31個のENつきのフリップフロップであるフリップフロップ231-0乃至231-30に順次記憶される。フリップフロップ231-0乃至231-30に記憶されたQPSKデマッパ211の出力は、信号denに従って、それぞれ、ubit0乃至ubit30として同期検出部214に出力される。また、フリップフロップ231-0乃至231-30に記憶されたQPSKデマッパ211の出力のうち、フリップフロップ231-30に記憶されたQPSKデマッパ211の出力はubit30としてRMデコーダ215に直接出力される。上述したように、Header処理部102においては、bit1~29までは、上側のブランチと下側のブランチの各ビットの受信状態を比較し、受信状態のよい方を復号対象として選択するが、bit30,bit31については、受信状態を比較することなく、上側のブランチのbit30,bit31が復号対象として選択される。フリップフロップ231-0乃至231-29に記憶されたQPSKデマッパ211の出力は、ubit0乃至ubit29として、RMデコーダ215の前段に設けられたセレクタ251-0乃至251-29にそれぞれ出力される。QPSKデマッパ211の出力の下側のブランチにおいて、QPSKデマッパ211の出力は、lbit31としてデスクランブル処理部212に供給されるとともに、31個のENつきのフリップフロップであるフリップフロップ241-0乃至241-30に順次記憶される。フリップフロップ241-0乃至241-30に記憶されたQPSKデマッパ211の出力は、信号denに従って、それぞれ、lbit0乃至lbit30としてデスクランブル処理部212に出力される。デスクランブル処理部212は、QPSKデマッパ211から供給されたlbit31、およびフリップフロップ241-0乃至241-30から供給されたlbit0乃至lbit30の32ビットと、規格で定められた、送信側で用いられた系列と同一の32ビットの系列との排他的論理和演算を行い、演算結果を出力する。cyclicshift部213は、デスクランブル処理部212から出力された32ビットに対して、送信側において行われたcyclicshiftの順番と逆順でcyclicshiftを行う。cyclicshift部213は、cyclicshiftを行うことによって得られたlbit0乃至lbit31の32ビットを、同期検出部214と、RMデコーダ215の前段に設けられたセレクタ251-0乃至251-29に出力する。同期検出部214は、上側のブランチのubit0乃至ubit31の系列と、下側のブランチのlbit0乃至lbit31の系列とのマッチングを行い、2つの系列が同一であるかどうかを判定する。ubit0乃至ubit31の32ビットの系列とlbit0乃至lbit31の32ビットの系列とは、それらのビットが、FECFrameHeaderのsymbolに対して硬判定のデマップを行って得られたものである場合には、外乱があるときを除いて同一の系列になる。同期検出部214は、例えば所定の数以上のビットが同じビットである場合、FECFrameHeaderを検出したことを表す同期信号syncを出力する。これにより、FECFrameHeaderの位置が特定された状態となり、図5のHeader処理部101においてHeader部分のsymbolの処理を行うことが可能になる。一方、受信状態を表す情報は、比較部261に供給されるとともに、ENつきのフリップフロップであるフリップフロップ262に供給される。フリップフロップ262と、フリップフロップ262の後段のフリップフロップ263は、それぞれ、信号denに従って、受信状態を表す情報を遅延させ、出力する。フリップフロップ263の出力は比較部261に供給される。入力された受信状態を表す情報を入力順にstate30state31state0state1state2state29とすると、比較部261に対して外部からstate0が直接入力されるタイミングと、フリップフロップ263からstate0が入力されるタイミングは同じタイミングになる。比較部261は、外部から直接供給された受信状態を表す情報と、フリップフロップ263から供給された受信状態を表す情報とを比較する。比較部261は、外部から直接供給された受信状態を表す情報の方が大きい場合下側のブランチの方が受信状態がよい場合、1の値を出力する。比較部261の出力は、30個のENつきのフリップフロップであるフリップフロップ271-0乃至271-29に順次記憶される。フリップフロップ271-0乃至271-29に記憶された比較部261の出力は、信号denに従って、それぞれ、信号lsel0乃至lsel29としてセレクタ251-0乃至251-29に出力される。セレクタ251-0は、フリップフロップ271-0から供給された信号lsel0が1の値を表す場合、下側のブランチのcyclicshift部213から供給された32ビットのうちの0番目のビットを選択する。一方、セレクタ251-0は、信号lsel0が0の値を表す場合、上側のブランチのフリップフロップ231-0から供給されたubit0を選択する。また、セレクタ251-1は、フリップフロップ271-1から供給された信号lsel1が1の値を表す場合、下側のブランチのcyclicshift部213から供給された32ビットのうちの1番目のビットを選択する。一方、セレクタ251-1は、信号lsel1が0の値を表す場合、上側のブランチのフリップフロップ231-1から供給されたubit1を選択する。セレクタ251-2乃至251-29も同様に、それぞれ、cyclicshift部213から供給された32ビットのうちの対応するビットと、上側のブランチのフリップフロップから供給されたビットのうちのいずれかを、フリップフロップ271-2乃至271-29から供給された信号に基づいて選択する。RMデコーダ215は、セレクタ251-0乃至251-29の出力である30ビットと、上側のブランチの出力であるubit30,ubit31との合計32ビットの情報に対してRM復号を行い、16ビットのsignallingデータを出力する。以上のように、FECFrameHeaderの位置を特定する前、上側のブランチと下側のブランチの全ビットの受信状態を比較するのではなく、大きな遅延が不要な、32ビットのうちの30ビットについてだけ受信状態を比較することにより、回路規模を抑えることができる。また、symbolのデマップに硬判定のデマップを用い、1番目から30番目のビットについては、上側のブランチと下側のブランチのビットのうちの受信状態のよい方のビットを選択することができる。<第3の実施の形態>図8は、図5のHeader処理部101と図7のHeader処理部102を有する受信装置の構成例を示す図である。受信装置は、Header処理部101、Header処理部102、復調部301、および制御部302から構成される。DVBC2規格のOFDM信号は復調部301に入力される。復調部301は、DVBC2規格のOFDM信号に対して、復調や等化などの復調処理を行い、復調処理によって得られたsymbolの信号や、各シンボルの受信状態を表す情報をHeader処理部101とHeader処理部102に出力する。入力イネーブル信号などの信号も復調部301からHeader処理部101とHeader処理部102に適宜出力される。Header処理部101は、制御部302による制御に従って、同期捕捉後Headerの位置の特定後、図5を参照して説明したようにしてHeader部分のsymbolの処理を行い、16ビットのsignallingを出力する。Header処理部101において処理対象となるHeaderは、PreambleHeader、または、位置が特定された後のFECFrameHeaderである。Header処理部102は、制御部302による制御に従って、同期捕捉前Headerの位置の特定前、図7を参照して説明したようにしてsymbolの処理を行い、16ビットのsignallingを出力する。Header処理部102において処理対象となるHeaderは、位置が特定される前のFECFrameHeaderである。Header処理部102は、FECFrameHeaderの位置を特定し、同期を捕捉した場合、同期信号syncを制御部302に出力する。制御部302は、Header処理部101とHeader処理部102を制御し、復調部301から出力されたsymbolの処理を行わせる。ここで、図9のフローチャートを参照して、制御部302の処理について説明する。図9の処理は、例えばDVBC2規格のOFDM信号の受信が開始されたときに行われる。ステップS1において、制御部302は、Headerの位置を特定したか否かを判定する。Headerの位置を特定していないとステップS1において判定した場合、ステップS2において、制御部302は、復調部301から出力された信号の処理をHeader処理部102に行わせる。例えば処理対象となるHeaderがFECFrameHeaderである場合、復調部301から出力された信号の処理がHeader処理部102により行われることになる。一方、Headerの位置を特定したとステップS1において判定した場合、ステップS3において、制御部302は、復調部301から出力された信号の処理をHeader処理部101に行わせる。処理対象となるHeaderがPreambleHeaderであり、誤り訂正部などから供給されたL1情報に基づいてPreambleHeaderの位置が特定された場合、復調部301から出力された信号の処理がHeader処理部101により行われることになる。FECFrameHeaderを構成するsymbolの処理を行うことによってHeader処理部102により同期が捕捉された場合も同様に、制御部302は、ステップS3において復調部301から出力された信号の処理をHeader処理部101に行わせる。FECFrameHeaderの位置が一度特定された場合、それ以降のFECFrameHeaderの処理はHeader処理部101により行われる。以上のように、Header処理部101とHeader処理部102を切り替えて用いることにより、処理対象がPreambleHeaderとFECFrameHeaderのいずれの場合であっても、symbolのデマップに硬判定を用いつつ、受信性能を確保することが可能になる。<変形例>図7においては、受信性能の比較を、大きな遅延が不要となる32ビットのうちの30ビットについてのみ行うものとしたが、32ビットの全てについて、上側のブランチのビットと下側のブランチのビットの受信性能の比較を行うようにしてもよい。図8の例においては、図5の構成を有するHeader処理部101と図7の構成を有するHeader処理部102がそれぞれ単独で設けられるものとしたが、共有できる構成については1つの構成のみを設けるようにしてもよい。この場合、共有して用いられる構成においては、Headerの位置の特定前、図5を参照して説明したような動作が行われ、Headerの位置の特定後、図7を参照して説明したような動作が行われる。例えば、図5のセレクタ114の機能と、図7のセレクタ251-0乃至251-29の機能を1つのセレクタによって実現するようにしてもよい。以上においては、QPSKのマップを行うことによって生成されたシンボルの信号を受信する場合について説明したが、硬判定のデマップを行い、上側のブランチの信号と下側のブランチの信号を受信状態に基づいて選択する上述した方法は、16QAMなどの他の方式でマップを行うことによって生成されたシンボルの信号を受信する場合にも適用可能である。[受信システムの構成例]図10は、受信システムの構成例を示すブロック図である。図10の受信システム311は、チューナ321、復調部322、信号処理部323、および出力部324から構成される。チューナ321は、地上デジタル放送、衛星デジタル放送、CATV網、インターネットなどの伝送路を介して伝送されてきた信号を受信し、復調部322に出力する。復調部322は、チューナ321から供給された信号に対して、復調処理、誤り訂正処理を含む伝送路復号処理を施し、伝送路復号処理によって得られたデータを信号処理部323に出力する。上述した復調部301が復調部322に含まれる。信号処理部323は、伝送路復号処理によって得られたデータに対して、伸張処理、デスクランブル処理等の信号処理を適宜施し、送信対象のデータを取得する。上述したHeader処理部101、Header処理部102が信号処理部323に含まれる。信号処理部323による伸張処理は、画像や音声などの送信対象のデータに対して、MPEG等の所定の方式を用いて送信側において圧縮が施されている場合に行われる。また、デスクランブル処理は、送信対象のデータに対して送信側においてスクランブルが施されている場合に行われる。信号処理部323は、信号処理を適宜施すことによって得られた送信対象のデータを出力部324に出力する。出力部324は、信号処理部323から供給されたデータに基づいて画像を表示させる場合、信号処理部323から供給されたデータに対してDA変換等の処理を施す。出力部324は、DA変換等の処理を施すことによって得られた画像信号を受信システム311に設けられたディスプレイ、または受信システム311の外部のディスプレイに出力し、画像を表示させる。また、出力部324は、信号処理部323から供給されたデータを記録媒体に記録させる場合、信号処理部323から供給されたデータを受信システム311の内部の記録媒体、または外部の記録媒体に出力し、記録させる。記録媒体は、ハードディスク、フラッシュメモリ、光ディスクなどより構成される。外部の記録媒体は、受信システム311の外付けの記録媒体だけでなく、ネットワークを介して接続される記録媒体であってもよい。以上のような構成を有する受信システム311は、ICチップ等のハードウェアにより構成されるようにしてもよいし、複数のICチップが配設されることによって構成されるボード等の部品や、その部品を含む独立した装置から構成されるようにしてもよい。チューナ321、復調部322、信号処理部323、および出力部324は、それぞれ、1つの独立したハードウェア、又はソフトウェアモジュールとして構成することが可能である。また、チューナ321、復調部322、信号処理部323、および出力部324のうちの2つ以上の組み合わせが1つの独立したハードウェア、又はソフトウェアモジュールとして構成されるようにしてもよい。例えば、チューナ321と復調部322が1つのハードウェア等により構成され、信号処理部323と出力部324が1つのハードウェア等により構成されるようにすることも可能である。受信システム311は、例えば、デジタル放送としてのテレビジョン放送を受信するTVや、ラジオ放送を受信するラジオ受信機、テレビジョン放送を録画するレコーダ機器等に適用することができる。[コンピュータの構成例]上述した一連の処理は、ハードウェアにより実行することもできるし、ソフトウェアにより実行することもできる。一連の処理をソフトウェアにより実行する場合には、そのソフトウェアを構成するプログラムが、専用のハードウェアに組み込まれているコンピュータ、または汎用のパーソナルコンピュータなどに、プログラム記録媒体からインストールされる。図11は、上述した一連の処理をプログラムにより実行するコンピュータのハードウェアの構成例を示すブロック図である。CPU351、ROM352、RAM353は、バス354により相互に接続されている。バス354には、さらに、入出力インタフェース355が接続されている。入出力インタフェース355には、キーボード、マウスなどよりなる入力部356、ディスプレイ、スピーカなどよりなる出力部357が接続される。また、入出力インタフェース355には、ハードディスクや不揮発性のメモリなどよりなる記憶部358、ネットワークインタフェースなどよりなる通信部359、リムーバブルメディア361を駆動するドライブ360が接続される。以上のように構成されるコンピュータでは、CPU351が、例えば、記憶部358に記憶されているプログラムを入出力インタフェース355及びバス354を介してRAM353にロードして実行することにより、上述した一連の処理が行われる。CPU351が実行するプログラムは、例えばリムーバブルメディア361に記録して、あるいは、ローカルエリアネットワーク、インターネット、デジタル放送といった、有線または無線の伝送媒体を介して提供され、記憶部358にインストールされる。なお、コンピュータが実行するプログラムは、本明細書で説明する順序に沿って時系列に処理が行われるプログラムであっても良いし、並列に、あるいは呼び出しが行われたとき等の必要なタイミングで処理が行われるプログラムであっても良い。本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。[構成の組み合わせ例]本技術は、以下のような構成をとることもできる。1同一の送信対象の情報を表す第1のブランチの信号と第2のブランチの信号にマップを行うことによって生成されたシンボル信号を受信し、前記シンボル信号のデマップを硬判定により行うデマップ部と、前記デマップによって得られた前記第1のブランチの信号と前記第2のブランチの信号のうちの一方の信号を受信状態に従って選択する選択部と、前記一方の信号に基づいて前記送信対象の情報を復号する復号部とを備える受信装置。2前記選択部は、前記シンボル信号の受信状態を表す情報に基づいて、前記第1のブランチの信号と前記第2のブランチの信号のうちの受信状態のよい方の信号を選択する前記1に記載の受信装置。3前記シンボル信号は、DVBC2規格におけるFECFrameHeaderまたはPreambleHeaderの信号である前記1または2に記載の受信装置。4前記シンボル信号の送信装置においては前記第2のブランチの信号に対して巡回シフトが行われており、前記デマップによって得られた前記第2のブランチの信号に対して、前記送信装置による巡回シフトの順番と逆順で巡回シフトを行う巡回シフト部をさらに備え、前記選択部は、前記デマップによって得られた前記第2のブランチの信号により表される複数のビットのうち、前記巡回シフト部による巡回シフト後の並びで先頭から所定の範囲にあるビットを除く所定のビットを表す前記第2のブランチの信号と、前記所定のビットを表す前記第1のブランチの信号とを対象として、前記一方の信号の選択を行う前記1乃至3のいずれかに記載の受信装置。5前記選択部は、前記所定の範囲にあるビットを表す前記一方の信号として、前記第1のブランチの信号を選択する前記4に記載の受信装置。6前記シンボル信号は、DVBC2規格におけるFECFrameHeaderの信号であり、前記選択部は、前記FECFrameHeaderの位置が特定される前、前記所定のビットを表す前記第1のブランチの信号と前記第2のブランチの信号とを対象として前記一方の信号を選択し、前記FECFrameHeaderの位置が特定された後、前記複数のビット全体を表す前記第1のブランチの信号と前記第2のブランチの信号とを対象として前記一方の信号を選択する前記4または5に記載の受信装置。7同一の送信対象の情報を表す第1のブランチの信号と第2のブランチの信号にマップを行うことによって生成されたシンボル信号を受信し、前記シンボル信号のデマップを硬判定により行い、前記デマップによって得られた前記第1のブランチの信号と前記第2のブランチの信号のうちの一方の信号を受信状態に従って選択し、前記一方の信号に基づいて前記送信対象の情報を復号するステップを含む受信方法。8同一の送信対象の情報を表す第1のブランチの信号と第2のブランチの信号にマップを行うことによって生成されたシンボル信号を受信し、前記シンボル信号のデマップを硬判定により行い、前記デマップによって得られた前記第1のブランチの信号と前記第2のブランチの信号のうちの一方の信号を受信状態に従って選択し、前記一方の信号に基づいて前記送信対象の情報を復号するステップを含む処理をコンピュータに実行させるプログラム。9伝送路を介して送信されてきた信号を受信する受信部と、前記受信部により受信された受信信号の復調処理を行う復調部と、前記復調部により復調されたデータに信号処理を施し、送信対象のデータを取得する信号処理部と、前記信号処理部により取得された前記送信対象のデータを出力する出力部とを備え、前記信号処理部は、同一の送信対象の情報を表す第1のブランチの信号と第2のブランチの信号にマップを行うことによって生成されたシンボル信号を受信し、前記シンボル信号のデマップを硬判定により行うデマップ部と、前記デマップによって得られた前記第1のブランチの信号と前記第2のブランチの信号のうちの一方の信号を受信状態に従って選択する選択部と、前記一方の信号に基づいて前記送信対象の情報を復号する復号部とを備える受信システム。"