埋め込み酸化膜と、前記埋め込み酸化膜上に表面シリコン層と、を有するSOI構造を有する半導体装置であって、前記埋め込み酸化膜上に、前記表面シリコン層を活性層として有するトランジスタと、素子分離絶縁膜と、を有し、前記トランジスタと前記素子分離絶縁膜上に第1の絶縁膜を有し、前記第1の絶縁膜上に、前記トランジスタと電気的に接続される第1の導電層と、前記素子分離絶縁膜と前記第1の絶縁膜を介して重なる第2の導電層と、を有し、前記第2の導電層上に、第2の絶縁膜を有し、前記第2の絶縁膜上に、前記第1の導電層と電気的に接続される第3の導電層を有し、前記第3の導電層は、前記第2の絶縁膜を介して前記第2の導電層と重なり、前記第2の導電層、前記第2の絶縁膜、及び前記第3の導電層により、容量が形成されていることを特徴とする半導体装置。請求項1において、前記素子分離絶縁膜に希ガス元素又は金属元素が含まれていることを特徴とする半導体装置。請求項2において、前記希ガス元素は、ヘリウム、ネオン、アルゴン、クリプトン、キセノンから選ばれた一種または複数種であることを特徴とする半導体装置。請求項2において、前記希ガス元素の濃度は、1×1019~1×1022/cm3であることを特徴とする半導体装置。請求項2において、前記金属元素は、鉄、ニッケル、銅、アルミニウムから選ばれた一種が含まれることを特徴とする半導体装置。請求項1乃至請求項5のいずれか一において、前記第3の導電層上に、配向膜を介して液晶を有することを特徴とする半導体装置。請求項1乃至請求項5のいずれか一において、前記半導体装置は、携帯電話又はヘッドマウントELディスプレイの表示部又は集積回路に用いられることを特徴とする半導体装置。SOIの場合には、シリコン層の下に酸化膜が有ることがシリコン単結晶基板との大きな違いであり、酸化膜を貫いて重金属不純物をゲッタリングサイトに捕獲または固着させることができないか、或いは十分ゲッタリングの効果が得られないことが懸念されている。一般的には、重金属の拡散係数は酸化膜中ではシリコン単結晶中よりも極めて小さな値をとる。SOIでは素子形成領域と、基板バルクまたは基板裏面との間に酸化膜が存在するため汚染不純物の拡散が著しく抑えられてしまう。従って、SOIではゲッタリング技術の適用が極めて困難な状況が発生する。本発明は、SOIにおいて適したゲッタリング方法を適用して得られる半導体装置及びその作製方法を提供することを目的とする。上記問題を解決するために本発明は、SOI構造を有する基板の表面シリコン層の選択された領域に、希ガス元素を注入し、加熱処理によりその選択された領域に表面シリコン層に含まれる金属などの汚染物質をゲッタリングすることを特徴としている。希ガス元素としては、ヘリウムHe、アルゴンAr、ネオンNe、クリプトンKr、キセノンXeから選ばれた一種または複数種を用いる。イオン注入法またはイオンドープ法イオンを質量分離しないで注入する方法を指していうを採用し、ドーズ量は1×1014~5×1016cm2として、注入領域の結晶構造を破壊する。希ガス元素を表面シリコン層に注入することの効果の一つは、注入によりダングリングボンドを形成し半導体膜に歪みを与えることであり、その他に半導体膜の格子間に当該イオンを注入することで格子歪みが与えることにより歪み場を形成しゲッタリングサイトとする効果がある。特に後者の効果はアルゴンAr、クリプトンKr、キセノンXeなどシリコンより原子半径の大きな元素を用いた時に顕著に得られる。加熱処理の温度は不活性気体雰囲気中450~1000°C、好ましくは700~900°Cで行う。1×1019~1×1022cm2の濃度でシリコン中に注入された希ガス元素は、この熱処理温度範囲によっても外部に再放出されることなく、注入領域にとどまり再結晶化を阻害している。表面シリコン層に含まれる金属不純物は、この歪みが蓄積した希ガス注入領域に移動し、高いゲッタリング効率が得られる。その後、酸化雰囲気中で800~1150°Cの熱処理を行うと、表面シリコン層に酸化シリコン膜を形成することができる。希ガスを注入した領域は、結晶構造が破壊され酸素の拡散が早くなり、酸化されやすい状況になる。1×106~1×107Paの水蒸気雰囲気での酸化高圧酸化では酸化がより促進され、700°C程度でも十分な速度の酸化反応が得られる。LOCOSによる素子分離構造を形成するためには、表面シリコン層上に酸化シリコン膜と窒化シリコン膜を積層し、開口部に合わせて希ガス元素を注入する。その後、酸化雰囲気中で800~1150°Cの熱処理または、不活性気体雰囲気中450~1000°Cと酸化雰囲気中で800~1150°Cの熱処理を行うことによりゲッタリングとフィールド酸化膜の形成をすることができる。形成されたフィールド酸化膜には希ガス元素が残存する領域が形成されるので歪みが残存し、金属元素はその領域に濃集したまま存在する。その後の熱処理によって再度表面シリコン層中に拡散することはない。希ガス元素はイオン注入法またはイオンドープ法で行う。この方法はイオン化した元素を質量分離するか、或いは質量分離せずに注入するかの差はあるが、いずれにしてもイオンを電界により加速してシリコン層に注入する方法に代わりはない。希ガス元素を注入する深さは加速電圧により制御するが、表面シリコン層の表面近傍、表面シリコン層の内部、さらに埋め込み酸化膜にまで希ガス元素を分布させても良い。このように、本発明の半導体装置は、SOIの素子分離領域に希ガス元素が注入されており、そこに金属元素を濃集させることにより素子の特性向上を図っている。希ガス元素を注入する深さは、表面シリコン層、又は表面シリコン層と埋め込み酸化膜、又は薄膜シリコン層と、埋め込み酸化膜及びその下層の半導体に注入することによりゲッタリングをすることができる。この素子分離領域にはフィールド酸化膜が形成されLOCOS構造が形成されていても同様な効果を得ることができる。イオン注入法またはイオンドープ法で注入される希ガス元素としては、ヘリウム、ネオン、アルゴン、クリプトン、キセノンから選ばれた一種または複数種を適用することができる。注入する希ガス元素の濃度は、1019~1×1022cm3とする。注入する希ガス元素は、表面シリコン層の素子分離領域に存在する可能性のある鉄、ニッケル、銅、アルミニウムなどの金属元素をゲッタリングすることを目的としている。SIMOX法や貼り合わせ法で形成されるSOIは、その製造過程で前記金属元素が混入する可能性があるが、従来技術にあるイントリンシックゲッタやエクストリンシックゲッタでは埋め込み酸化膜があるために有効に機能しない。一方、本発明にように素子分離領域に希ガス元素を注入してゲッタリングする方法は埋め込み酸化膜が介在せず、きわめて効果的にゲッタリングをすることができる。このようなゲッタリングを行うために本発明の半導体装置の作製方法は、SOIの素子分離領域に希ガス元素を注入し、加熱処理により前記素子分離領域に金属元素を濃集することを特徴としている。希ガス元素を注入する深さは、イオン注入法又はイオンドープ法において加速電圧を増減させることにより制御されるが、表面シリコン層、又は表面シリコン層と埋め込み酸化膜、又は薄膜シリコン層と、埋め込み酸化膜及びその下層の半導体に注入する。ゲッタリングのための加熱処理の温度は、希ガス元素が注入された薄膜シリコン層が非晶質化され歪みが蓄積されるため400~800°Cでゲッタリング効果を得ることができる。また、希ガス元素が注入された領域は素子分離領域であり、LOCOS構造を形成する場合、フィールド酸化膜が形成されるが、その酸化によっても濃集した金属元素が再拡散するとはない。本発明を用いることにより、SOIに含まれる金属などの汚染物質を容易にゲッタリングすることができる。ゲッタリングサイトは素子分離用絶縁膜に残るが、そこに濃集した金属元素は再放出されることはなく、作製される素子の信頼性を損なうことはない。本発明のゲッタリング方法は完全空乏型または部分空乏型いずれのMOSトランジスタの製造工程にも適用することができる。本発明に適用するSOIはその作製法や構造に特別限定を受けるものではない。代表的にはSIMOX、ELTRANキャノン社の登録商標、UNIBONDエス.オー.アイ.テックシリコンオンインシュレータテクノロジーズ社の登録商標などを使用することができる。図1Aは薄膜シリコン層101、埋め込み酸化膜102、半導体103から成るSOI構造を有する基板の断面構造図である。薄膜シリコン層101上には酸化シリコン膜104と窒化シリコン膜105が積層形成され、その開口部に形成される素子分離領域106に希ガス元素をイオン注入法またはイオンドープ法で添加する。注入する希ガス元素の濃度は1×1019~1×1022cm3とする。表面シリコン層の希ガス元素が注入された領域では、希ガスがシリコンの格子間に挿入されることにより結晶構造が乱され、それに伴って歪みが蓄積する。その後、窒素雰囲気中において400~800°Cの加熱処理をすることにより鉄、ニッケル、銅、マグネシウムなどの金属元素をゲッタリングすることができる。即ち、希ガス元素が注入された領域がゲッタリングサイトとなり、表面シリコン層の素子形成領域から金属元素を除去することができる。ゲッタリングサイトの位置は希ガス元素を注入する深さにより決めることができ、図10Aに示すように表面シリコン層101の表層部のみにゲッタリングサイトを形成しても良い。また、図10Bに示すように表面シリコン層101と埋め込み酸化膜102に希ガス元素を注入しても良い。また、図10Cに示すように表面シリコン層101と埋め込み酸化膜102と半導体基板103とに希ガス元素を注入しても良い。さらに、図1Bに示すようにドライ酸化又はスチーム酸化により素子分離用絶縁膜フィールド酸化膜107を形成することにより、LOCOS構造を得ることができる。素子分離用絶縁膜107には希ガス元素と濃集した金属元素が残留するが、これらが素子形成領域に拡散することはない。こうして形成されるLOCOS構造を用いてMOSトランジスタを形成することができる。本発明のゲッタリング方法は表面シリコン層の厚さや、埋め込み酸化膜の厚さに影響を受けないので、完全空乏型または部分空乏型いずれのMOSトランジスタの製造工程にも適用することができる。また、図1及び図10で示すように、希ガス元素を注入して形成されるゲッタリングサイトは素子分離領域に残存するので、MOSトランジスタの製造工程の任意の段階でゲッタリングを行うこともできる。以下、本発明の実施例について図面を参照して説明する。本実施例では、本発明を用いてSOIにMOSトランジスタを作製する工程の一例について図3及び図4を用いて説明する。図3Aにおいて、まず、半導体基板303、埋め込み酸化膜302、表面シリコン層301から成るSOI構造の基板が準備される。SOI構造はSIMOX法又は貼り合わせSOI法のいずれであっても良い。ここでは完全空乏型SOIによるCMOSプロセスを中心に説明する。表面シリコン層上にはCVD法で50nmの酸化シリコン膜304を形成した後、150nmの窒化シリコン膜305を形成する。次いで光露光工程によりフォトレジストによるマスク306を形成する。このマスク306の開口部は素子分離領域に対応して設けられるもので、その部分の窒化シリコン膜及び酸化シリコン膜をドライエッチングにより除去する。その後、図3Bに示すように、素子分離領域にイオン注入法又はイオンドープ法により希ガス元素としてアルゴンを100keVの加速電圧で平均濃度1×1021cm3となるように注入し、希ガス添加領域307を形成する。そして、ファーネスアニール炉を用い、窒素雰囲気中にて600°Cの加熱処理を行い、希ガス添加領域に表面シリコン層に金属元素などの不純物を濃集させる。加熱処理の方法としては、その他にハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどを用いたRTA法を採用する。RTA法で行う場合には、加熱用のランプ光源を1~60秒、好ましくは30~60秒点灯させ、それを1~10回、好ましくは2~6回繰り返す。ランプ光源の発光強度は任意なものとするが、半導体膜が瞬間的には600~1000°C、好ましくは650~800°C程度にまで加熱されるようにする。マスク306を除去した後、図3Cに示すように1000°Cの飽和水蒸気中で酸化し、素子分離絶縁膜フィールド酸化膜308を形成することにより、LOCOS構造を得ることができる。素子分離用絶縁膜107には希ガス元素と濃集した金属元素が残留するが、これらが素子形成領域に拡散することはない。次いで、図3Dに示すように、マスク309を形成した後、nチャネル型MOSトランジスタを形成する領域にアクセプタとしてボロンを添加してp型半導体領域310を形成する。この後、PMOS及びNMOSのしきい値電圧を制御するために、アクセプタまたはドナーをイオン注入法で表面シリコン層に注入しても良い。そして、熱酸化法によりゲート絶縁膜となる酸化シリコン膜311を7nmの厚さに形成する。続いて、ゲート用の多結晶シリコン膜をCVD法により100~300nmの厚さで形成する。このゲート用の多結晶シリコン膜は、低抵抗化するために予め1021cm3程度の濃度でリンPをドープしておいても良いし、多結晶シリコン膜を形成した後で濃いn型不純物を拡散させても良い。ここでは、さらに低抵抗化するためにこの多結晶シリコン膜上にシリサイド膜を50~300nmの厚さで形成する。シリサイド材料は、モリブデンシリサイドMoSix、タングステンシリサイドWSix、タンタルシリサイドTaSix、チタンシリサイドTiSixなどを適用することが可能であり、公知の方法に従い形成すれば良い。そして、ゲート電極に対応したレジストパターンを形成してドライエッチングによりゲート電極を形成する。図2Eで示すように、ゲート電極は多結晶シリコン312、313とシリサイド314、315から成るポリサイドゲートが形成される。ゲートを形成した後、LDDを形成する不純物領域を形成する。NMOSを形成する素子領域に対してリンPをイオン注入し、PMOSを形成する領域に対してボロンBをイオン注入する。ドーズ量は1×1013cm2とする。図2Eで示すように、P型MOSFET形成領域にマスク316を設け、ゲートをマスクとしてイオン注入を行うことで、n型MOSが形成される領域にリンPが添加された不純物領域316を形成する。また、図3Aで示すようにマスク317を設けた後、p型MOSFET領域にボロンBを添加し、p型不純物領域318を形成する。その後、全面にCVD法で酸化シリコン膜又は窒化シリコン膜などの絶縁膜を形成し、異方性ドライエッチングでこの膜を全面にわたって均一にエッチングする。その結果、図3Bに示すように絶縁膜がゲートの側壁に残存し、サイドウオールスペーサ319、320を形成する。このサイドウオールスペーサをマスクに用い、n型MOSFETの領域にドナーとなる砒素を5×1015cm2のドーズ量でイオン注入し、n型不純物領域ソースまたはドレイン領域322を形成する。さらに図3Cに示すように、p型MOSFETの領域にアクセプタとなるボロンBをイオン注入し、p型不純物領域ソースまたはドレイン領域324を形成する。そして、n型不純物領域ソースまたはドレイン領域320およびp型不純物領域ソースまたはドレイン領域324上に残存する酸化シリコン膜をエッチング除去して、層間絶縁膜325を全面に形成する。層間絶縁膜325は酸化シリコン膜、酸化窒化シリコン膜などにより100~200nmの厚さに形成する。その後、イオン注入した不純物元素を活性化及び結晶性の回復のために加熱処理を行う。この加熱処理はファーネスアニール炉や瞬間熱アニールRapidThermalAnnealにより行う。加熱処理の条件は任意なものとするが、ファーネスアニール炉を用いた800°Cアニールと1000°Cの瞬間熱アニールにより行うと良い。また、水素化処理は特性を向上させるために必要な処理であり、水素雰囲気中で加熱処理をする方法やプラズマ処理をする方法で行うことができる。層間絶縁膜を窒化シリコン膜で形成し、350~500°Cの加熱処理を行うことで窒化シリコン膜320中の水素が放出される。この水素を半導体に拡散させることで水素化し、欠陥を補償することもできる。そして、第1層間絶縁膜325に、n型不純物領域ソースまたはドレイン領域320およびp型不純物領域ソースまたはドレイン領域324に達するコンタクトホールを形成し、配線326、327を形成する。配線に使用する材料に限定はないが、低抵抗材料として通常良く用いられるアルミニウムAlを用いると良い。また、AlとチタンTiの積層構造としても良い。第2層間絶縁膜329はCVD法により酸化シリコン膜を1~2μmの厚さに形成し、その後CMP化学的機械的研磨により表面を平坦化する。この第2層間絶縁膜にコンタクトホールを形成した後、Wプラグ電極を形成し、窒化チタン、アルミニウムの積層構造の第2電極を形成する。図4はこのようなn型MOSFETとp型MOSFETの配置に上面図を示す。このようにして、nチャネル型MOSトランジスタ331とpチャネル型MOSトランジスタ330が完成する。本実施形態で説明したトランジスタの構造はあくまで一実施形態であり、図2~3に示した作製工程及び構造に限定される必要はない。これらのトランジスタを使ってCMOS回路やNMOS回路、PMOS回路を形成することができる。また、シフトレジスタ、バッファ、サンプリング、D/Aコンバータ、ラッチ、などの各種回路を形成することが可能であり、メモリ、CPU、ゲートアレイ、RISCなどの半導体装置を作製することができる。そしてこのような回路は、MOSで構成されることにより高速動作が可能であり、また、駆動電圧を3~5Vとして低消費電力化をすることもできる。本実施例では、サリサイド技術を用いたMOSトランジスタの製造工程の一実施例を説明する。図5Aにおいて、実施例1と同様にしてゲート電極、サイドウオールスペーサを形成する。ゲート電極は200nmの多結晶シリコンで形成し、n型及びp型MOSFETのそれぞれのソース及びドレイン領域形成時にn型、p型の不純物を同時に添加してデュアルゲートを形成する。その後、不純物の拡散、活性化及び結晶性回復のための加熱処理を行う。加熱処理は800°Cのファーネスアアニールと1000°Cの瞬間熱アニールにより行う。次に、チタンシリサイドTiSi2を用いたサリサイドの形成を行う。20nmのチタンTi膜340を堆積し、1回目のRTA処理を600~650°Cで行う。その後、未反応のチタンを除去して2回目の850°CのRTA処理によってTiSi2サリサイド膜343~346が得られる。表面シリコン層上のサリサイド層の表面抵抗は10Ω/sqが得られる。以降の工程は実施例1と同様にして行われ、p型MOSFETとn型MOSFETを作製することができる。高圧水蒸気加熱処理は酸化力が強く、低温でも欠陥密度や固定電荷密度が低い酸化膜の形成が可能である。素子分離絶縁膜を形成する酸化処理に高圧水蒸気酸化を用いると、酸化膜中に希ガス元素を残した状態で、膜の緻密化が進みストレスの低い酸化膜の形成が可能となる。希ガス元素が混入したシリコンを酸化すると、当然のことながら希ガス元素が酸化膜中に残留し、酸化膜中に欠陥の多い酸化膜が形成されてしまう。しかし、1×106~5×106Paの水蒸気雰囲気中で加熱することにより酸化が促進され、欠陥の少ない酸化膜の形成が可能となる。図6は高圧水蒸気酸化を行うための装置の構成を説明する図である。金属でできた圧力容器201の内側にヒーター203と石英製の反応管202が設けられている。基板205は石英製の基板カセット204に設置される。水蒸気は、純水供給手段207により圧力容器201内に供給され、蒸発手段206により水蒸気を反応管内に供給する。反応管内は飽和蒸気圧に達するまで水蒸気の圧力が増加する。高圧水蒸気加熱処理は酸化膜の形成に好適に用いることができるが、特に本発明において希ガス元素をイオン注入した表面シリコン層の酸化に用いると良い。SOI構造の半導体基板を用いた応用の一例として表示装置の構成を図7を用いて説明する。図7は液晶表示装置の一例であり、駆動回路400のp型MOSFET402、n型MOSFET403及び画素部401のn型MOSFET404は実施例1と同様にして作製されるものである。画素を形成する画素電極408は平坦化の加工処理がなされた第2層間絶縁膜407上に形成されている。409は画素電極と同時に形成される金属層であり、駆動回路400上に設けられ遮光層となっている。液晶に印加する電圧を保持するために補助的に設けられる補助容量は素子分離絶縁膜上に形成された電極406と画素電極408と第2層間絶縁膜407とにより形成している。対向側の基板410はガラスまたは石英材から形成し、透明電極411を画素部に形成する。配向膜412、413を形成しラビング処理をして対向側の基板410とMOSFETが形成された半導体基板とをシール材を用いて貼り合わせる。液晶414はTN液晶、強誘電性液晶、反強誘電性液晶などを用いることができる。画素部401にはスイッチング用のn型MOSFET404のみを示しているが、それ以外にもp型MOSFETを形成して各画素に記憶回路メモリーを形成しても良い。図8はそのようなメモリーを設けた画素の構成を回路図として示している。図8は1画素分の回路構成を示したものであり、液晶のスイッチング素子705と、スタティックメモリーSRAM707と液晶素子708とが設けられている。スイッチング素子705やSRAM707はp型及びn型MOSFETで形成されている。スイッチング素子705のゲートは走査線709に接続されている。また、スイッチング素子705のソース又はドレイン領域の一方はデータ線に接続し、他方はSRAM707の入力側に接続されている。SRAM707はn型及びp型MOSFETで構成され、p型MOSFETのソース側は高電位電源線VDD接続され、VDDが印加されている。また、n型MOSFETのソース側は低電位電源線VSSに接続されている。一対のp型MOSFETとn型MOSFETはそのゲート及びドレインはそれぞれ接続されている。そして、一方のp型及びn型MOSFET対のドレインが、他方のp型及びn型MOSFET対のゲートと同じ電位に保たれている。SRAMの出力側は液晶セルの画素電極と接続されている。SRAMは入力電圧Vinを保持し、その反転信号であるVoutを出力するように設計されている。ゲート線の選択信号によりスイッチング素子705がオンになり、データ線のデジタルビデオ信号がSRAMに入力される。SRAMに入力されたデジタルビデオ信号は、次のジタルビデオが入力するまでの間保持される。そして、SRAMの出力信号が液晶セルの画素電極に入力される。こうして液晶が駆動される。これを各画素毎に行うことにより画素部に映像を映し出すことができる。このように画素にSRAMを設けることにより各画素毎にデジタルビデオ信号を記憶することが可能となり、それをもって映像の表示を行うことができる。デジタルビデオ信号が各画素毎に記憶されるので、例えば静止画を表示するような場合には常時書き込みを繰り返す必要がなく、低消費電力化を図ることができる。こうしてSOI構造の半導体基板を用い、反射型の液晶表示装置を形成することができる。半導体基板を用いたMOSFETのプロセスはLSIの生産技術をそのまま応用することができるので画素の高密度化に対して有利である。従って、好適な応用の一例として、プロジェクターのライトバルブを形成するのに用いることができる。図9は、反射型の表示装置を三板式投影装置に適用した一例を示している。図9において、メタルハライドランプ、ハロゲンランプなどからなる光源901から放射された光は、偏光ビームスプリッター902で反射され、クロスダイクロイックミラー903に進む。尚、偏光ビームスプリッターとは光の偏光方向によって反射したり透過したりする機能を有した光学フィルターである。この場合、光源901からの光は偏光ビームスプリッター902で反射されるような偏光を与えてある。クロスダイクロイックミラー903では、赤Rに対応する液晶表示装置904の方向に赤R成分光が反射され、青Bに対応する液晶表示装置906の方向に青B成分光が反射される。また、緑G成分光はクロスダイクロイックミラー903を透過して、緑Gに対応する液晶表示装置905に入射する。各色に対応した液晶表示装置904~906は、画素がオフ状態にある時は入射光の偏光方向を変化させないで反射するように液晶分子を配向している。また、画素がオン状態にある時は液晶層の配向状態が変化し、入射光の偏光方向もそれに伴って変化するように構成されている。これらの液晶表示装置904~906で反射された光は再びクロスダイクロイックミラー903で反射緑G成分光は透過して合成され、再び偏光ビームスプリッター902へと入射する。この時、オン状態にある画素領域で反射された光は偏光方向が変化するため偏光ビームスプリッター902を透過する。一方、オフ状態にある画素領域で反射された光は偏光方向が変化しないため偏光ビームスプリッター902で反射される。このように、画素部にマトリクス状に配置された画素領域を複数のトランジスタでオンオフ制御することによって特定の画素領域で反射された光のみが偏光ビームスプリッター902を透過できるようになる。この動作は各液晶表示装置904~906で共通である。以上のようにして偏光ビームスプリッター902を透過した画像情報を含む光は投影レンズ等で構成される光学系レンズ907でスクリーン908に映し出される。ここでは、基本的な構成について示したが、このような原理を応用して投影型の電気光学装置を実現することができる。尚、図9で示すプロジェクターの構成は一実施例であり、図9で示す光学系の構成にのみ限定されるものではない。また、ここでは本発明を液晶表示装置に応用した場合について示したが、その他にもマイクロプロセッサやメモリー、ゲートアレーによるLSIなどあらゆる集積回路に適用することができる。本発明を用いることにより様々な半導体装置を製造することができる。その様な半導体装置として、ゴーグル型表示装置ヘッドマウントディスプレイ、携帯情報端末モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等などが挙げられる。それら半導体装置の具体例を図11に示す。図11Aは携帯電話機であり、本体3401、音声出力部3402、音声入力部3403、表示部3404、操作スイッチ3405、アンテナ3406を含む。本発明を用いることにより、表示部3404やその他集積回路を製造することができる。図11BはヘッドマウントELディスプレイの一部右片側であり、本体3321、信号ケーブル3322、頭部固定バンド3323、投影部3324、光学系3325、表示部3326等を含む。本発明を用いることにより、表示部3326やその他集積回路を製造することができる。図11Cはゴーグル型表示装置ヘッドマウントディスプレイであり、本体3341、表示部3342、アーム部3343を含む。本発明を用いることにより、表示部3342やその他集積回路を製造することができる。以上の様に、本発明の適用範囲は極めて広く、様々な電子装置に適用することが可能である。また、本実施例の電子装置は実施例1~4のどのような組み合わせからなる構成を用いても実現することができる。