"電子回路カードを動作させる方法であって、前記電子回路カードの電気接点を通る1つ以上のデータ経路を利用するステップであって、前記データ経路は、前記電子回路カードにビットを転送したり、前記電子回路カードからビットを転送したりすることができるように動作可能に接続されるステップと、1つ以上のデータ経路数についての指示を前記電子回路カード内に蓄積するステップと、前記電子回路カードの1つ以上のデータ経路を介して蓄積された指示に対して外部からのアクセスを提供するステップと、を含む方法。請求項1記載の方法において、ソケットに結合されたホストからクロック信号を受け取るステップをさらに含み、前記クロック信号は、ビットを同時に転送可能であるデータ経路数には依存しない方法。請求項1または2のいずれか記載の方法において、前記電子回路カードは、転送されるビットが蓄積される書き直し可能な不揮発性メモリを含む方法。請求項3記載の方法において、マルチメディアカードMMCタイプを有する前記電子回路カードに対応して、複数のデータ経路のうちの1つだけを介してソケットへのビットを受け取る方法。請求項3記載の方法において、ホストにビットを転送することは、前記指示に対応する数のデータ経路を通してシリアルデータストリームの個々のビットを順次向けることを含む方法。メモリシステムであって、複数の外部接点をそれぞれ有する複数の装置であって、1つ以上の接点により、1つ以上のデータ経路を介して装置内で書き直し可能な不揮発性メモリにビットを転送できたり、前記メモリからビットを転送できたりし、また1つの接点により、前記メモリを動作させるためにコマンドを受け取ったり、応答信号を前記メモリから送ったりし、且つ前記メモリを動作させるクロック信号を受け取ったりする複数の装置と、前記装置がそれぞれ挿入可能な複数のソケットであって、2つ以上のデータピンと、コマンドおよび応答信号のためのピンと、クロック信号のためのピンとを含む複数の対応するピンと電気的に接触する接点を有する複数のソケットと、前記装置と複数のソケットのコマンドおよび応答信号のためのピンとの間で装置のコマンドおよび応答信号を伝える経路と、複数のソケットのそれぞれのクロック信号のためのピンと接続された経路を介して一定周波数のクロック信号を伝える経路と、複数のソケットのそれぞれの2つ以上のデータピンと接続される2つ以上のデータ伝達経路とを有するホストシステムと、を備え、複数の装置は、ビットを同時に転送可能であるデータ経路数についての指示をそれぞれ蓄積し、前記蓄積された指示は前記ホストにより前記コマンドおよび応答を伝える経路を介して読出し可能であり、前記ホストは、それぞれの装置に蓄積された指示に従って複数のソケットに挿入された個々の装置とビットを転送するメモリシステム。請求項6記載のメモリシステムにおいて、前記ホストシステムは、前記ホストによってそれぞれのソケットのいずれか1つまたは全ての前記コマンドおよび応答信号のためのピンに選択的に接続可能であるコマンドおよび応答信号を伝える単一の経路を含み、複数の装置は、前記装置のアドレスが、単一の装置が挿入されているソケットの前記コマンドおよび応答信号のためのピンに接続されているときに、前記ホストにより単一の装置への前記コマンドおよび応答を伝える経路を通して固有であると確認されるアドレスレジスタをそれぞれ含み、前記ホストは、複数の装置の個々の装置の前記アドレスレジスタに蓄積されたアドレスを前記コマンドおよび応答を伝える経路で送ることにより複数のソケットの全ての前記コマンドおよび応答信号のためのピンに接続されたときに、前記コマンドおよび応答を伝える経路を通して複数の装置の個々の装置に付加的なコマンドを送ったり、個々の装置から付加的な応答信号を受け取ったりするメモリシステム。書き直し可能な不揮発性メモリを備えるカードであって、前記メモリは、前記メモリと外部ホストとの間で1つ以上の接点の第1のグループを通して1つ以上のデータ経路を介してビットを同時に転送可能である1つ以上の接点の第1のグループと、前記メモリを動作させるために外部ホストからコマンドを受け取ったり、前記メモリの動作の状態についての信号を外部ホストに送ったりする1つ以上の接点の第2のグループと、前記メモリが動作するクロック信号を受け取る1つ以上の接点の第3のグループとを含む複数の接点と、前記データ経路数についての指示を永久的に蓄積するレジスタフィールドと、蓄積された指示に従って前記データ経路数のデータ経路を通して前記メモリからビットを読出し且つ前記メモリにビットを書込むように接続されるインタフェース回路とを有するカード。請求項8記載のカードにおいて、前記カードはカプセル化され、前記カプセル化されたカードはその長さが32mm、幅が24mm、厚さが1.4または2.1mmのいずれかであるカード。請求項8に記載されたカードにそれぞれ従う複数のカードであって、データ経路数と対応する蓄積された指示とは、少なくとも2つの異なる数を含む複数のカード。請求項10記載の複数のカードにおいて、前記少なくとも2つの異なる数は、1および4を含むカード。ビットをメモリカードからホスト装置に伝送する方法であって、前記メモリカードと前記ホスト装置との間の、前記メモリカードが前記ホスト装置にビットを伝送することのできる第1の数のデータ経路についての指示を前記ホスト装置に供給するステップと、第1の数のデータ経路が1データ経路よりも大きい場合には、前記メモリカードで、第1の数のデータ経路の各データ経路にビットのそれぞれの部分を供給し、且つ第1の数のデータ経路を介して前記ホスト装置にビットのそれぞれの部分を伝送するステップと、第1の数のデータ経路が1データ経路である場合には、そのデータ経路を介して前記メモリカードから前記ホスト装置にビットを伝送するステップと、を含む方法。請求項12記載の方法において、第1の数は前記メモリカードに蓄積され、その蓄積された第1の数は前記ホスト装置によって読出される方法。請求項12または13のいずれか記載の方法において、それぞれの部分は第2の数のビットを各々含み、前記第2の数のビットは、第1の数のデータ経路中のデータ経路に順次供給されている連続したビットの数である方法。MMC製品およびシステムについての説明図1を参照すると、上述の従来の技術の欄で説明されたタイプの現存するMMCカード10はソケット20のスロット19に挿入可能である。カード10は、該カードの表面においてその短いエッジのうちの1つに沿って延在する7つの電気接点11~17の列を包含している。ソケット20は、それぞれのライン21~27に接続されている7つの填め合い接点ピン1~7を包含している。カード接点12は、ホストからコマンド信号を順次受け取って応答状態信号をホストに順次送る。従って、填め合いソケットピン2はコマンド/応答CMDライン22と接続されている。シリアルデータはその不揮発性メモリに蓄積されるべくカード接点17を通して受信され、そして、シリアルデータは該メモリから読出されるときに接点17を通して送られる。カード接点17と填め合うソケットピン7に接続されているライン27は、該ソケットのシリアルデータDATラインである。これらの2つのライン22および27は、ソケットピン5を通してカード接点15と接続されているクロック信号入力ライン25と共に、ホストコンピュータとの、またはカード10内のメモリシステムを動作させるための他の装置とのインタフェースを提供する。3つのカード接点13,14および16は、ホストシステムまたは装置から動作電圧を受け取り、それぞれのソケットピン3,4および6を通して外部ライン23Vss、24Vddおよび26Vss2に接続されている。カード接点11、従って、ソケットピン1およびライン21は、使用されないけれども、考えられる将来の使用のために包含された。各MMCカード10内のメモリおよびコントローラシステムの関連する部分が図2に示されている。フラッシュEEPROMセルのアレイ31は、デジタルデータの不揮発性蓄積を提供する。コントローラ33は、アレイ31の動作を管理すると共にカード接点12~17を通してホストシステムとインタフェースする。接点17を通して順次受け取られたデータは、レジスタ35に書込まれ、データ蓄積バッファメモリ36へ、バッファ36からコントローラ33へ、次にメモリセルアレイ31へ並列に転送されてそこに蓄積される。逆に、メモリセルアレイ31から読出されたデータは、コントローラ33によりバッファ36へ並列に、そしてバッファ36から並列にレジスタ35へ転送される。読出されたデータは次にカード接点17を通してレジスタ35の外へ順次転送される。同様に、ホストからのコマンドは、接点12を通して順次送られてレジスタ37に蓄積され、次にコントローラ33によって並列に読出される。状態情報は、コントローラ33によってレジスタ39に並列にロードされ、その後にカード接点12を通して順次読出される。従って、この様にして転送されるコマンドおよび応答のタイプは多数ある。例えば、もしホストがデータをアレイ31に書込みたいならば、それはCMDライン22を通して書込みコマンドを送り、次に、書込まれるべきデータがDATライン27を通して送られる。命令された書込み動作が完了した後、コントローラ33はその状態指示をレジスタ39に書込み、その後、ホストはその状態を読出してその命令された動作が完了していることを確認することができる。他の数個のレジスタがMMCカード10に設けられ、そのうちの3個が図2に示されている。メモリカード識別CIDレジスタ41は、ユーザにより書き直されることはできなくて、各カードに特有の識別子をホストに提供するために読出し専用である。相対カードアドレスレジスタRCA42は、マルチカードシステムにおいて初期化時にホストにより、そして該カードがシステムに追加されまたは交換されるときに、後に共通CMDライン22上のコマンドがそのカードへのものであるか否か判定するために各カードにより使用されるアドレスを書込まれる。相対アドレスは、特有のアドレスを持つ必要のあるシステム内のカードの数により、数ビットの長さであればよい。これは、CIDレジスタ41に蓄積される製造業者の特有の識別子より遙かに短いので、その使用はカードをアドレス指定する動作を高速化する。ホストからの各コマンドは該システム内の1つのカードのRCAレジスタ42に前もって書込まれてあった相対アドレスを伴い或いは包含しており、そのカードは応答して該コマンドを実行するが、他の相対アドレスがそのRCAレジスタ42に書込まれている該システムの他のカードは応答しない。カード特有データレジスタ43CSDは、データフォーマット、データアクセス特性についての情報と、特定のメモリアレイ31およびコントローラ33の類似情報とを包含する。このデータの殆どは、製造業者によって書込まれ、ユーザによって書き直されることはできない。CSDレジスタデータは、システムのカードと通信するときにそのパラメータをセットするためにホストにより使用され、転送されるデータのフォーマット、そのデータがどの様にアクセスされるか、等の事柄を含んでいる。その様なメモリシステムが図3に示されており、そこでは、パーソナルコンピュータ、手持ち式オーガナイザ、デジタルカメラ、オーディオ再生システム、或いは類似タイプの装置であることのできるホスト装置51は、ライン22~27を介して、それぞれのMMCカード59,61および63を受け入れる複数のカードソケット53,55および57と接続されている。その様なマルチカードシステムはその様なソケットを少なくとも2つ、そしてしばしばそれよりもっと多くを、包含する。上述されたように、コマンドおよび応答は、システム内の各々のソケットのピン2と接続されている単一のCMDライン22を介して伝えられる。ソケットに挿入されたカード59,61または63のうちの1つのRCAレジスタ42図2に蓄積されている特有の相対アドレスは、それらのカードのうちの、該コマンドを受け取ってそれに対して作用するべき1つだけをアドレス指定するために、該コマンドと共にまたはその一部分として、ホスト51により送られる。同様に、データは、各々のソケットのピン7と接続されている単一のDATライン21を介してホストとカードとの間で転送される。定周波数クロック信号も単一のライン25を介してホストから各ソケットのピン5へ接続されている図3には示されていない。MMC仕様は、クロックが20メガヘルツまでであることを要求している。各カードのRCAレジスタ42に特有の相対アドレスを書込むためにホストにより現在使用されている手法は、何らかの相対アドレスが存在する前にホストがそれらを一度に一つアドレス指定することを可能にするために各カード内の回路構成を使用する。ホストは、各カードのCIDレジスタ41に永久的に書込まれているその製造業者の識別番号を一度に1ビットずつ読出すように各カードに命令する。各カードは、その識別コードの1ビットに従ってオープンドレイン回路を通して共通コマンドおよび応答ライン22の電圧に影響を及ぼす傾向がある。もしそのライン電圧が、読出されたビット値により生じさせられるであろうものとは違っているならば、カードは不活性状態に転換する。該カードのうちの1つだけが依然として接続されているとホストが判定したとき、それはコマンドおよび応答ライン22を通して特有の相対アドレスをそのカードのRCAレジスタ42に書込む。すると、このカードは自分自身をコマンドおよび応答ライン22から切り離し、そして該プロセスは、システム内のどのカードのCIDレジスタにも特有の相対アドレスが書込まれるまで、残っているカードのために続く。SDカードおよびシステムについての説明複数のコマンド/応答ラインの使用カードの内部回路構成を顕著に変更することを必要とせずに個々のアドレスを複数のカードに割り当てることを容易にする修正されたシステムが図4に示されており、ここで図1~3のそれと共通のエレメントには同じ参照番号が与えられている。ホスト51’は、ホスト51図3と似ているけれども、メモリカードのコマンド/応答ラインと異なるようにインタフェースするコントローラ52を含む。各々のソケットのピン2に共通のコマンドおよび応答ラインが接続される代わりに、別々のライン71,73および75がそれぞれのソケット53,55および57のピン2に接続されている。別々のコマンド/応答ライン71,73および75の各々は、回路69内のホストからの制御信号に応答してコントローラ52の単一のコマンド/応答ライン67を個々のライン71,73および75の間で切り換えるスイッチング論理65の一出力である。スイッチング論理65の許容される接続が図5A~Dに示されている。スイッチング論理65は、図5A~Cに示されているように、個々のソケットのコマンド/応答ライン71,73または75のうちのいずれか1つをそれ自身によりライン67にそれぞれ接続させるべく選択することができる。これらの場合のいずれにおいても、信号は論理65を通してライン67とライン71,73,75等のうちの選択された1つとの間で両方向に進む。図5Dに示されているもう一つの接続では、ライン71,73,75等の全ては、ホストが全てのカードソケットにコマンドを同時に放送できるように、一緒にライン67に接続される。しかし、ホストがカードから応答を受け取るときには論理65は一度に唯一のカードソケットのコマンド/応答ラインだけがライン67に接続されることを好ましくは許す。もちろん、個々の3つのソケットのコマンド/応答ラインが示されているけれども、システムがカードソケットを2つだけ包含するならば2つのその様なラインが使用される。もしシステムが4つ以上のカードソケットを包含するならば、4つ以上のコマンド/応答ラインが、各ソケットに1つずつ、使用される。図4のシステムのソケットに挿入された各カードのRCAレジスタに特有の相対アドレスを書込むためにシステムによって実行されるステップが図6に示されている。このルーチンは、システムがパワーアップされるときまたはその他の方法で初期化されるときに実行される。それは、新しいカードがソケットに挿入されたときにも、そのカードに関してだけ、初期化後に実行される。カードが挿入されまたは取り外されるときにホストに警告するために独立のカード検出回路図示せずがホスト51’とカードソケット53,55および57図4の各々との間に接続される。初期化プロセスの第1のステップ77は、スイッチング論理65にコマンド/応答ライン71,73または75のうちの1つをライン67に接続させる。次のステップ79では、ホスト51’は、選択されたコマンド/応答ラインが接続されているソケットに挿入されたカードのCIDレジスタ41を読出す。このプロセスにおける目的はそのソケット内にカードが存在するか否か判定することであり、それはステップ81で行われるけれども、CIDは、ホストに読出されて、それが一般にはホストがそれと通信するために利用することのできる該カードに関する情報を包含しているので、蓄積される。もしそのソケットにおいてカードが検出されなければ、ステップ83により示されているように、論理65はコマンド/応答ライン71,73または75のうちの違う1つを選択するように切り換えられ、そしてステップ79および81は新たに選択されたコマンド/応答ラインが接続されているソケットの中にカードが存在するか否か判定するために反復される。アドレス指定されたソケット内にカードが検出されたとき、ホストは、ステップ84により示されているように、該カードから相対アドレスを要求する。これより前に、特定の実施形態では、アドレス指定されたカードは自分自身のアドレスを作ってそれをそのRCAレジスタに書込んでいる。そのとき、ホストは、アドレス指定されたソケットの中のカードからそのアドレスを読出し、そして、ステップ85により示されているように、その提案されたアドレスが前もって他のカードに割り当てられているか否かを調べるために、それが維持しているカードアドレスのテーブルをチェックする。もしその提案されたアドレスが特有であると判定されたならば、それはそのカードのRCAレジスタにとどまり、そして、ホストは、ステップ86により示されているように、それを、それが維持しているカードアドレスのテーブルにソケット番号に従って追加する。特定の例では、カードは、該カードに含まれている乱数発生器から32ビットアドレスを作る。この多数のビットでは、特にほんの数枚のカードだけを有する普通のシステムでは、1つのカードが他のと同じアドレスを提案することはありそうもない。しかし、もしステップ85において前のアドレスとの衝突が存在すると判定されたならば、ホストは該カードにもう一つのアドレスを作らせてそのRCAレジスタに蓄積させ、そして自分自身でその新しいアドレスに関してステップ84および85を反復する。各カードがそれ自身のアドレスを作る代わりに、好ましくはないけれども、ホストは、一度に1つのカードをアドレス指定して多数の考えられるアドレスのうちの特有の1つをそのアドレス指定されたカードのRCAレジスタに書込むことによって各カードに特有の相対アドレスを割り当てることができる。アドレス割り当てプロセスが1つのカードについて完了した後、ステップ87により示されている次のステップ、論理65は次の個々のソケットと接続するようにインクリメントされるかステップ83または、もし該プロセスが全てのソケットについて達成されているならば、論理65は、ステップ89により示されているように、図5Dに示されている状態に切り換えられる。ソケット53,55および57内の各カードのRCAレジスタに特有の相対アドレスが書込まれていることが確かめられた後、システムは全てのコマンド/応答ライン71,73および75を一緒に接続することによって図3に示されている状態に戻される。その後、ホストは、MMCシステムの場合と同じく全てのCMD1、CMD2、およびCMDnラインを介してシステム内の全てのカードに同時にコマンドを送るけれども、スイッチング論理65の性質の故に一度に唯一のカードから応答信号を受け取るように接続される。このシステムの利点は、初期化時に各カードを順番にアドレス指定させるためにMMCで使用される回路構成を無くすることによってSDカードを簡単にできることである。同時に、図4および5のシステムで現存するMMCカードを使用することもできる。それが望ましいときには、ホストは、各カードから読出されるCIDなどから、SDカードまたはMMCカードがそのシステムのソケットの各々に存するか否か知る。その後、ホストは、そのソケット内のカードに適する通信プロトコルおよびルーチンを各ソケットに対して使用する。アドレス割り当てルーチンとカードリセット動作とは、例えば、他のシーケンスと同じく、異なっている。SDカードのクロックレートは、25メガヘルツまで、高くされることができるので、ホストは、もし1つがシステムで使われているならば、MMCカードのもっと低いクロックレートを選ぶ。ホストが両方のタイプのカードで動作する能力を備えているときには、ユーザはシステムのソケットのうちの1つに挿入されるメモリカードが新しいSDカードであるのか現存するMMCカードであるのか区別する必要はない。図4および5のシステムの個々のソケットのコマンド/応答ラインは、今MMCシステムで行われているように相対アドレスをコマンドと共にまたはその一部分として含ませる代わりに全てのコマンドを個々のソケットに向けるために使用されることもできるけれども、その場合にはその新しいシステムはMMCカードとは両立しなくて、ホストが各々のタイプのカードと極めて異なるように通信することを必要とする。新しいSDカードのシステムのもう一つの利点は、与えられたアドレスのカードが挿入されているソケットをホストが知ることである。その理由は、そのソケットへのCMDラインがアクティブである間に該アドレスがカードのRCAレジスタにロードされることである。このことは、1つのカードが交換され或いは新しいカードが追加されたという事態を処理することを容易にする。SDカードでは、新しいカードだけがその初期化の一部分としてアドレスを割り当ててもらう必要がある。MMCシステムでは、唯一のCMDラインが存在するので、ホストは特定のカードが挿入されたソケットを知ることができない。MMCシステムへのカードの置換または追加は、システム内の全てのカードを初期化することを必要にし、従って、システムが動作を継続できる前に遅延を生じさせる。選択できるデータバス幅本発明の第2の局面が図7~12に示されており、そこに新しいSDカードのデータ転送の特徴が記述されている。ホストと個々のカードとの間でデータが転送される速度は、それを介してデータが同時に転送される各カードソケットに接続されるデータラインの数を増やすことによって高められる。この例では、4つのデータラインが示されており、それはデータ転送の速度を4まで高めるのに役立つ。データはホストとMMCカードとの間で複数のデータラインのうちの1つだけを介して転送される。SDカードの特定の実施形態では一度に使用されるデータラインの数は1または4である。SDカード90と填め合いソケット100とが図7に示されている。図4~6に関連して上述した本発明の第1の局面は図1のMMCカード10と同じ数の接点を有するカードで実施されても良いけれども、本発明のこの局面は、増大された数の電気接点をSDカードに持たせる。SDカード90は図1のMMCカード10と同じ接点11~17を同じ相対位置に有するけれども、データの伝送のために追加された2つの新しい接点91および92も有する。MMCカードの予備接点11も今はSDカードによってデータ転送のために使用される。従って、4つの接点11,17,91および92がSDカードによってカード90内のメモリへデータを転送し、又、該メモリから外へデータを転送するために使用される。填め合いソケット100図7は同様に、図1のソケット20と同じピン1~7に加えて2つの追加のピン8および9を有する。その結果として、各カードソケットに4つのデータライン27ピン7、101ピン8、102ピン9、および21ピン1が接続される。修正されたシステムが図8に示されており、そこではホスト51は、2つ以上のデータラインを介して、ソケット100図7の構造をそれぞれ有する複数のソケット104,106および108の各々に同時にデータを転送することを可能にするように修正されている。4つのデータライン21,27,101および102は該ソケットの各々およびマルチプレクサ105にスイッチング論理回路110,111,112および113を通して共通に接続されている。ソケット106~108のうちの1つに挿入されたカードに蓄積されるべきライン107のデータの単一のストリームは、該マルチプレクサにより、ライン109のホストコントローラ52’からの制御信号に応答して、4つのスイッチング論理回路110~113の間で時間順時に交互に切り換えられる。同様に、データがカードから読出されるときには、マルチプレクサ105が回路110~113の間で切り替わることにより、その様な単一のデータストリームがライン107で組み立てられる。スイッチング論理回路110~113のうちの1つがカードソケットに接続されている複数のデータラインの各々のために設けられている。即ち、回路110がデータラインDAT0のために、回路111がデータラインDAT1のために、回路112がデータラインDAT2のために、そして回路113がデータラインDAT3のために設けられている。それらはホストコントローラ52’へのライン114上の信号によって制御される。複数のソケット104,106および108のうちのいずれか1つに存するカードへの書込み動作の間、スイッチング論理回路110~113の各々の4つの出力は全てその入力に接続されている。従って、書込まれるべきデータは全てのソケットへ放送される。しかし、カードのうちの1つからデータが読出されるときには、回路110~113の各々は、読まれるメモリカードが挿入されているソケットに接続されている出力ラインだけを入力ラインに接続するように切り換えられる。複数のデータラインを収容するために、図2のデータレジスタ35およびその動作は、特定の例において、図9および10A~Eに示されているように、SDカードにおいて修正される。書込み中、ホストコントローラ52’図8はライン107に単一のデータストリームを生じさせる。その様なストリームが図10Aに示されており、そこでは文字A、B、C等は各々1つのデータビットを表す。マルチプレクサ105は、論理回路110~113を一度に一つずつライン107に1ビットだけの転送のために順次接続する。これは、メモリカードが4つのデータ接点を持っていて、従って、4つのデータラインDAT0、DAT1、DAT2、およびDAT3の全てが使用される場合について図10Bに示されている。マルチプレクサ105は、データラインDAT0を介して第1ビットAを、データラインDAT1を介して第2ビットBを、データラインDAT2を介して第3ビットCを、DAT3を介して第4ビットDを送り、次に再び開始してビットEをデータラインDAT0に送る、等々。これら4つのデータストリームは、データレジスタ35’によって受け取られて、図10Aのデータシーケンスに組み立て直され、それは次に回路38’を通して並列に図2のバッファ36のようなデータバッファへ転送される。各々のシリアルデータストリームは、そのビットをそのブロックのデータから計算された巡回冗長検査CRCビットも各々含むブロックに蓄積することにより好ましくはそのそれぞれのデータラインを介して送られる。各ブロックは、特定の例では、スタートビットと、その次のデータと、その次のCRCおよび次のストップビットとを含む。どのデータラインのデータ転送速度も限られているけれども、複数のデータラインを介するデータの同時転送は、おおよそデータラインの数に等しい倍数だけその速度を高める。例えば、2つのデータラインが使用されるならば、図10Aのそれの2分の1の速度を有する図10Cに示されているデータストリームがライン107で供給される。そのとき、マルチプレクサ105はこのストリームをデータラインDAT0およびDAT1の間で切り換え、その結果は図10Dに示されているデータストリームとなる。アドレス指定されたカード内のデータレジスタ35’は、その2つのストリームDAT0およびDAT1を図10Cのそれに組み立て直し、そのデータをライン38’を介して並列に転送する。データラインが1つだけ使用されるならば、マルチプレクサ105は依然としてDAT0等の単一のデータラインと接続され、それを介して、減少したデータ転送速度を有するライン107のデータストリームが図10Eに示されているように向けられる。逆に、データがメモリから読出されるときには、データは、レジスタ35’に並列にロードされ、使用されるデータラインの数に応じて、図10B、10Dまたは10Eに示されているフォーマットのうちの1つでデータラインを介して送られる。該データラインのうちの2つ以上を介してデータが送られるならば、使用されるデータラインの数に応じて、結果として図10A、10Cまたは10Eのうちの1つのそれに対応するライン107のデータストリームを生じさせるために、マルチプレクサ105は使用されるデータラインをあちらこちらに切り換える。図8のシステムは、1つ、2つまたは該システムに設けられているデータラインの数この例では4つのその様なラインまでの他の任意の数である変化する数のデータライン接点を有するカードを受け入れることができると共に、該システムにおいてその様なカードを自由に混ぜ合わせたり交換したりできることが望ましい。或るアプリケーションについては、システムのデータラインの数この場合には4により与えられる高いデータ転送速度は不要である。それらのアプリケーションについては、SDカードの1つのバージョンは、もっと少ない数のデータピンを有するように作られる。それに伴ってカード内のインタフェース回路構成の量も減少し、従って、カードのコストが減少する。1つだけを有するのと同じく、2つのアクティブなデータピンを有するカードが有益である。同じシステムでいろいろな数のデータラインを有するカードを使えるように、ホストがどれだけの数のデータラインを介してそのカードと通信できるかを判定するためにホストにより読出される読出し専用フィールドを個々のカードに設けるのが好ましい。特定の実施形態では、これは、MMCカードについて図2に示されているレジスタに付加されるSDカード構成レジスタSCRに含まれる。ホスト51は、パワーアップ時に、他の何らかのときの初期化のときに或いは新しいカードがソケットに挿入される毎に、このフィールドを読出し、その後にアドレス指定されたデータを該カードが収容できる数のデータラインを介して各カードへ転送する。追加される各データラインのために必要な追加の回路構成を設けるためには何らかのコストが必要なので、或るカードは少数のデータラインで働くように設計される。逆に、ホストは、可能な数より少ない数のデータラインで動作するように設計されることができる。特定のアプリケーションについてデータ転送の追加される速度が不要であるならば、カードにおいてもホストシステムにおいても高いデータ転送速度を与えるために追加される複雑さおよびコストを避けることができる。ホストと1つ以上のメモリカードとの間のデータバスの幅を動的に選択できるということの結果として、それとシステムに挿入されたメモリカードとの間のデータ転送速度を最大にすることができる。データストリームを複数のデータラインに分配する他の手法も確かに可能であるけれども、上述すると共に図10A~10Eに示されている手法は、ホストをいろいろなデータバス幅を有するカードに適合させるために、カードが交換されまたは追加されるときに動的にその様にするために、そして個々のカードの最大数のデータラインを用いることによって種々のバス幅を有するカードの混合物のうちの各々と通信するためにも、好ましい。もう一つの手法は、複数の連続したデータビットを各データラインに沿って交互に送ることである。しかし、これはパケット等の跡をたどるために何らかのオーバヘッドを必要とする。特にいろいろな数のデータラインを有するカードにシステムが順応する必要があるときに、上述したように、複数の並列データ経路を通して1つのデータストリームの連続したビットを一度に1ビットずつ交互にするのがもっと簡単である。実際、このデータ転送手法は、ここで説明されるメモリシステム以外の他のアプリケーションも有する。図11のフローチャートは、図7~10Eのメモリシステムを動作させる方法の1つの局面を示しており、ここでホスト51は2つ以上のソケット104,106および108に挿入された各カードがそれで動作するように設計されているところのデータラインの数を確かめる。第1のステップ121において、ホストは、既にそのRCAレジスタ42図2に書込まれている該カードの相対アドレスによりコマンド/応答ライン22を介して該カードのうちの1つをアドレス指定する。次に、ステップ125において、該カードのためのデータラインの数がホストによってそのSCRレジスタから読出される。この数は、ステップ125により示されているように、好ましくはテーブルの形でホストにより蓄積される。システムのソケット内の全てのカードが読まれたならば、プロセスは終了するけれども、もしそうでなければ、ステップ129はシステムの該カードのうちの他のをアドレス指定し、この他のカードについてステップ123および125が反復される。図12は、ホスト51がシステム内のカードのためのデータラインの数についての蓄積されているデータをどの様に使うかを示している。ステップ131により示されているように、特定のカードソケットがホストによりアドレス指定される毎に、ホストは、図11のプロセスにより作成された内部テーブルからそのカードのためのデータラインの数を読出す。これはステップ133により示されている。次に、ホストは、ステップ135により示されているように、そのテーブルから読出された4つのデータラインDAT0、DAT1、DAT2およびDAT3の数に関するデータをマルチプレクサ105により転送させる。次のステップ137において、データは、その数のデータラインを介して該カードへまたは該カードから、転送される。特定の例において、データラインを1つだけ有するカードの場合には、ホストは好ましくはライン27DAT0を介して該カードとデータを転送するが、その理由としては、それがMMC製品と同じカード接点17を利用することによってシステムをMMCカードと両立させることにあるからである。MMCカードは図8~10EのシステムにおいてSDカードと同じように使用されることができる。ホストは、該カードがMMCカードであるのかSDカードであるのかを判定し、そしてもしSDカードであるならば、それが使用するデータラインの数と、システムが効率よく動作することを可能にする該カードに関する他の情報とを判定するために、初期化中は好ましくはDAT0ラインだけを介して各カードと通信する。図8のシステムは、MMC設計による単一のコマンド/応答ライン22図示せずまたは図4~6に関連して上述した複数のコマンド/応答ラインシステムのいずれかを使用することができる。この選択はカードの構造や回路構成に影響を及ぼさない。本発明の種々の局面がその特定の実施形態に関連して説明してきたけれども、本発明が添付されている請求項の最大の範囲内で保護を受ける権利があることが理解されるであろう。特に、本発明は特定の数のデータラインやメモリカードを有するシステムには限定されず、上記の記述で使用された数は例証の目的のために選択されたに過ぎない。"