"第1の面内無歪み格子定数を有する材料を有し、歪みがある基板と、前記基板上に設けられた、第1の半導体材料を含む第1の層であって、前記第1の半導体材料は、前記基板の前記第1の面内無歪み格子定数とは異なる第2の面内無歪み格子定数を有する第1のIII族窒化物半導体材料を含み、前記第1の層は、面内歪み格子定数によって歪んでいる、前記第1の層と、前記第1の層上に設けられ、第2の半導体材料を含む第2の層であって、前記第2の層は無歪みであり、前記第2の半導体材料は、前記基板の前記第1の面内歪み格子定数とは異なると共に、前記第1の層の前記面内歪み格子とは異なる第3の面内歪み格子定数を有する第2のIII族窒化物半導体材料を含む、前記第2の層と、前記第1の層の前記歪んだ面内歪み格子定数から、前記第2のIII族窒化物半導体材料の前記第3の面内無歪み格子定数へ移行する前記第1の層と前記第2の層との間に配置された第3のIII族窒化物半導体材料を含む第3の層と、を有することを特徴とする半導体構造。前記第3の半導体材料が、前記第1の半導体材料から前記第2の半導体材料に移行する傾斜半導体材料を含むことを特徴とする請求項1に記載の半導体構造。前記第3の半導体材料は、前記第1の半導体材料と同じ組成を有する前記第1の層に隣接する第1の表面と、前記第2の半導体材料と同じ組成を有する前記第2の層に隣接する第2の表面とを含むことを特徴とする請求項2に記載の半導体構造。前記第1の層の前記面内歪み格子定数と、前記第2のIII族窒化物半導体材料の面内無歪み格子定数との差は、1以下であることを特徴とする請求項1に記載の半導体構造。前記第1の層の前記面内歪み格子定数と、前記第2のIII族窒化物半導体材料の前記第3の半導体材との差は、0.5以下であることを特徴とする請求項1に記載の半導体構造。前記第1の層の前記面内歪み格子定数と、前記第2のIII族窒化物半導体材料の前記第3の半導体材との差は、0.1以下であることを特徴とする請求項1に記載の半導体構造。前記第1の層の厚さが、割れが生じる厚さに満たないことを特徴とする請求項1に記載の半導体構造。前記基板と前記可変不整合層の間にAlNバッファ層をさらに含むことを特徴とする請求項1に記載の半導体構造。前記第1の層が、AlxGa1-xN0<x≦1を含むことを特徴とする請求項1に記載の半導体構造。前記第2の層が、AlyGa1-yN0≦y<1を含むことを特徴とする請求項9に記載の半導体構造。半導体構造を製造する方法であって、前記基板上に設けられた、第1の半導体材料を含む第1の層であって、前記第1の半導体材料は、前記基板の前記第1の面内無歪み格子定数とは異なる第2の面内無歪み格子定数を有する第1のIII族窒化物半導体材料を含み、前記第1の層は、面内歪み格子定数によって歪んでいる、前記第1の層を形成するステップと、前記第1の層上に設けられ、第2の半導体材料を含む第2の層であって、前記第2の層は無歪みであり、前記第2の半導体材料は、前記基板の前記第1の面内歪み格子定数とは異なると共に、前記第1の層の前記面内歪み格子とは異なる第3の面内歪み格子定数を有する第2のIII族窒化物半導体材料を含む、前記第2の層を形成するステップと、前記第1の層の前記歪んだ面内歪み格子定数から、前記第2のIII族窒化物半導体材料の前記第3の面内無歪み格子定数へ移行する前記第1の層と前記第2の層との間に配置された第3のIII族窒化物半導体材料を含む第3の層を形成するステップと、を備えることを特徴とする方法。前記第3の層を製造するステップは、前記第1の半導体材料から前記第2の半導体材料へ移行する前記第3の半導体材料の傾斜層を形成するステップを含むことを特徴とする請求項18に記載の方法。前記傾斜層を形成するステップは、前記第1の半導体材料と同じ組成を有する前記第1の層に隣接する第1の表面と、前記第2の半導体材料と同じ組成を有する前記第2の層に隣接する第2の表面とを含む前記第3の半導体材料を形成するステップを含むことを特徴とする請求項12に記載の半導体構造。前記第1の層がAlxGa1-xN0<x≦1を含み、前記第2の層がAlyGa1-yN0≦y<1を含み、前記傾斜半導体層がAlzGa1-zNxはyと等しくなく、zはxからyへ移行するを含むことを特徴とする請求項12に記載の方法。その場合、歪みの程度がGaNの割れの閾値を上回るならば、GaNが割れ、GaNの半導体デバイスへの使用を受容できないものにする可能性がある。本発明の実施形態は、第1の面内無歪み格子定数を有する基板と、基板上に設けられ、第1の面内無歪み格子定数とは異なる第2の面内無歪み格子定数を有する、第1の半導体材料を含む第1の層と、基板と第1の層の間に配置され、第2の半導体材料を含む可変不整合層variablemismatchlayerとを含む、半導体構造、およびこの半導体構造を製作する方法を提供する。可変不整合層は、第1の層を基板上に直接成長させる場合に生じる応力を下回る程度まで第1の層内の応力を低減するように構成される。本発明の特定の実施形態では、可変不整合層は基板に隣接して配置される第2の層である。このような実施形態では、第2の半導体材料は、第1の面内無歪み格子定数と整合しない第3の面内無歪み格子定数を有する。第2の層は、第1の層の第2の面内無歪み格子定数と実質的に整合する面内歪み格子定数を有する。本発明のさらなる実施形態では、可変不整合層は、第3の半導体材料を含む第3の層を含む。第3の層は、第2の層と第1の層間に配置され、第2の層の面内歪み格子定数から第1の層の第2の面内無歪み格子定数へ移行transitionする。第3の半導体材料は、第2の半導体材料から第1の半導体材料へ移行する傾斜半導体材料gradedsemiconductormaterialで良い。例えば、第3の層は、第2の層に隣接する第1の表面と、第1の層に隣接する第2の表面とを含むことができ、第1の表面が、第2の半導体材料と実質的に同じ組成を含み、第2の表面が、第1の半導体材料と実質的に同じ組成を含むことができる。本発明の特定の実施形態では、面内歪み格子定数と第2の面内無歪み格子定数は約1未満だけ異なる。他の実施形態では、面内歪み格子定数と第2の面内無歪み格子定数は約0.5未満だけ異なり得る。他の実施形態では、面内歪み格子定数と第2の面内無歪み格子定数は、さらに約0.1未満だけ異なり得る。本発明の他の実施形態では、第2の層の厚さは、割れが起きる厚さに満たない。本発明の追加の実施形態では、第1の半導体材料および第2の半導体材料は、窒化物ベースの半導体材料である。基板と可変不整合層の間にバッファ層を設けることができる。本発明のさらなる実施形態では、第1の無歪み格子定数を有する基板と、基板上に設けられ、第1の窒化物ベースの半導体材料を有する第1の層とを含む、半導体デバイス用窒化物ベースの半導体構造を提供する。第1の窒化物ベースの半導体材料は、第1の無歪み格子定数とは異なる第2の無歪み格子定数を有する。第1の層は、第1の面内歪み格子定数を有する。第1の層上に、第2の窒化物ベースの半導体材料を含む第2の層も設ける。第2の窒化物ベースの半導体材料は、第1の面内歪み格子定数と実質的に同じ第3の無歪み格子定数を有する。本発明のさらなる実施形態では、第1の層と第2の層の間に、第1の窒化物ベースの半導体材料から第2の窒化物ベースの半導体材料へ移行する、傾斜半導体層を配置する。基板と第1の層の間にバッファ層も設けてもよい。本発明のある実施形態では、第1の面内歪み格子定数と第3の無歪み格子定数は、約1未満だけ異なる。他の実施形態では、第1の面内歪み格子定数と第3の無歪み格子定数は、約0.5未満だけ異なる。さらなる実施形態では、第1の面内歪み格子定数と第3の無歪み格子定数は、約0.1未満だけ異なる。第1の層もまた、割れが起きる厚さを下回る厚さでよい。本発明の特定の実施形態では、第1の層および第2の層がIII族窒化物の半導体材料を含む。基板は炭化ケイ素基板またはサファイア基板でよい。さらに、第1の層および第2の層は、GaNベースの半導体材料でよい。本発明のある実施形態では、第1の層がAlxGa1-xN0≦x≦1である。さらに、第2の層は、AlyGa1-yN0≦y≦1とすることができる。本発明の他の実施形態では、第1の層がAlxGa1-xN0<x≦1、第2の層がAlyGa1-yN0≦y<1、また傾斜半導体層がAlzGa1-zNzはxからyへ移行するztransitionsfromxtoyである。本発明の追加の実施形態では、第2の半導体材料を含む可変不整合層を基板上に形成することによって半導体構造を製作する。可変不整合層上に第1の半導体材料を含む第1の層を形成する。基板は、第1の面内無歪み格子定数を有し、第1の層は、第1の面内無歪み格子定数とは異なる第2の面内無歪み格子定数を有する。可変不整合層は、第1の層を基板上に直接成長させる場合に生じる応力を下回る程度まで第1の層内の応力を低減するように構成される。本発明の一部の実施形態では、第2の層を基板に隣接して配置されるように形成することによって可変不整合層を形成する。第2の半導体材料は、第1の面内無歪み格子定数と整合しない第3の面内無歪み格子定数を有し、第2の層は、第1の層の第2の面内無歪み格子定数と実質的に整合する面内歪み格子定数を有するように形成される。第2の層は、基板上に第2の半導体材料からなる複数の3次元アイランドを形成し、3次元アイランド間の領域で第2の半導体材料を合体するように成長させることによって形成することができる。さらなる実施形態では、第2の層と基板の間の基板上にバッファ層を形成する。このような実施形態では、3次元アイランドを、バッファ層上に形成することができる。本発明のさらなる実施形態において、可変不整合層を形成するステップはさらに、第2の層と第1の層の間に配置され、第2の層の面内歪み格子定数から第1の層の第2の面内無歪み格子定数に移行する、第3の半導体材料を含む第3の層を形成するステップを含む。例えば、第3の層は、第2の半導体材料から第1の半導体材料へ移行する、第3の半導体材料からなる傾斜層を形成することによって形成できる。傾斜層は、第3の層を、第2の層に隣接し、第2の半導体材料と実質的に同じ組成を有する第1の表面と、第1の層に隣接し、第1の半導体材料と実質的に同じ組成を有する第2の表面を有するように形成することによって形成できる。本発明のさらなる実施形態では、可変不整合層は、成長温度で歪み、成長温度とは異なる第2の温度では実質的に歪まない第1の層が提供されるように構成される。第2の温度は、室温でよい。第2の温度は、デバイス動作温度、基板除去温度およびバルク再成長温度からなる群から選択することもできる。さらに、第2の温度は、処理、貯蔵および/または動作の最高温度と最低温度の中間の温度でよい。本発明の追加の実施形態では、半導体デバイス用窒化物ベースの半導体構造は、基板上に、第1の窒化物ベースの半導体材料を含む第1の層を形成することによって製作される。基板は、第1の無歪み格子定数を有し、第1の窒化物ベースの半導体材料は、第1の無歪み格子定数とは異なる第2の無歪み格子定数を有する。第1の層はまた、第1の面内歪み格子定数を有する。第1の層上に、第2の窒化物ベースの半導体材料を含む第2の層を形成する。第2の窒化物ベースの半導体材料は、第1の面内歪み格子定数と実質的に同じ第3の無歪み格子定数を有する。本発明のさらなる実施形態において、半導体構造の製作は、第1の層と第2の層の間に配置され、第1の窒化物ベースの半導体材料から第2の窒化物ベースの半導体材料へ移行する傾斜半導体層を形成するステップを含む。その製作は、基板と第1の層の間にバッファ層を形成するステップも含む。本発明の特定の実施形態において、第1の層および第2の層は、III族窒化物半導体材料を含む。また、基板は、炭化ケイ素基板またはサファイア基板でよい。さらに、第1の層および第2の層は、GaNベースの半導体材料でよい。例えば、本発明のある実施形態では、第1の層がAlxGa1-xN0≦x≦1でよく、第2の層は、AlyGa1-yN0≦y≦1でよい。本発明のさらなる実施形態では、第1の層がAlxGa1-xN0≦x≦1、第2の層がAlyGa1-yN0≦y≦1、また傾斜半導体層がAlzGa1-zNzはxからyへ移行するである。本発明の他の実施形態では、第1の層を形成するステップが、基板上に第1の窒化物ベースの半導体材料からなる複数の3次元アイランドを形成するステップと、第2の半導体材料が3次元アイランド間の領域で合体するように第1の窒化物ベースの半導体材料を成長させるステップとを含む。製作の際に、第1の層と基板の間の基板上にバッファ層を形成するステップも含む実施形態では、3次元アイランドはバッファ層上に形成してもよい。本発明のさらなる実施形態では、第1の層を形成するステップが、成長温度では歪まず、成長温度から冷却されるときに歪むように、第1の窒化物ベースの半導体材料からなる第1の層を形成するステップを含む。他の実施形態では、第1の層を形成するステップが、成長温度で歪み、成長温度から冷却されるときに歪むように、第1の窒化物ベースの半導体材料からなる第1の層を形成するステップを含む。加えて、成長温度での歪みが、成長温度から冷却されるときに第1の層に生じる歪みを補償することができるので、例えば、第1の層は、成長温度から冷却されるときに歪みがなくなる。以下に、本発明の好ましい実施形態を示す添付の図面を参照しながら本発明をより完全に説明する。ただし、本発明は、多くの異なる形で実施でき、本明細書に記載する実施形態に限定されるものと理解すべきではない。むしろ、これらの実施形態は、開示が十分かつ完全なものとなるよう、また、開示によって当業者へ本発明の範囲が十分に伝えられるように提供するものである。全体を通じて、同様の要素には同様の番号を付す。さらに、図に示すいくつかの層および領域は、概略的に示されている。したがって、本発明は、添付の図に示す相対的な大きさおよび間隔には限定されない。当業者には理解されるように、本明細書で、基板または他の層の上に形成される層という場合は、基板または他の層の上に直接形成される層、あるいは基板または他の層上に形成された1つまたは複数の介在層の上に形成される層をいう。本発明の実施形態は、半導体デバイスをその上に製作できる歪み補償半導体構造を提供することができる。加えて、本発明の実施形態は、基板および/または半導体基板を生成するためのシード結晶を形成する際に利用し得る歪み補償半導体構造を提供することができる。歪み補償半導体構造は、下位層から、半導体デバイスを上に製作できる層への移行層として働く1つまたは複数の半導体層を含む。2つの層基板を含むこともある間の移行は、下位層と半導体デバイスが上に製作される層との間の1つまたは複数の層内の歪みを、半導体デバイスが上に製作される層の無歪み格子定数が、その層が上に製作される面内歪み格子定数に実質的に整合するように調整することによって提供される。したがって、本発明の実施形態によって、第1の層を基板上に直接成長させる場合に生じる応力を下回る程度まで第1の層内の応力を低減する手段を提供することができる。本発明の一部の実施形態では、格子定数が互いに1以内の場合に格子定数が実質的整合とされ、格子定数が互いに1を越える場合に格子定数が実質的不整合とされる。本発明の他の実施形態では、格子定数が互いに0.5以内の場合に格子定数が実質的整合とされ、格子定数が互いに0.5を越える場合に格子定数が実質的不整合とされる。本発明のさらなる実施形態では、格子定数が互いに0.1以内の場合に格子定数が実質的整合とされ、格子定数が互いに0.1を越える場合に格子定数が実質的不整合とされる。以下に、本発明の実施形態を、III族窒化物ベースの半導体構造に関して説明する。ただし、当業者には本発明の開示に照らして理解されるように、本発明の実施形態は、他の半導体材料と共に有利に利用することができる。本明細書では、III族窒化物は、窒化物と周期表のIII族元素との間で形成される半導体化合物を意味し、通常は、アルミニウムAl、ガリウムGaおよび/またはインジウムInをいう。この用語は、AlGaNやAlInGaNなどの3元化合物および4元化合物も意味する。当業者にはよく理解されるように、III族元素は、窒素と結合して2元化合物例えば、GaN、3元化合物例えば、AlGaN、AlInNおよび4元化合物例えば、AlInGaNを形成することができる。これらの化合物はすべて、1モルの窒素が、合計1モルのIII族元素と結合している実験式を有する。したがって、AlxGa1-xN0≦x≦1などの式がこうした実験式を記述するのにしばしば使用される。本発明の一部の実施形態を、図1の断面図に概略的に示す。本発明のある実施形態での半導体構造10は、例えば4H型ポリタイプの炭化ケイ素SiC基板12を含む。他の炭化ケイ素のポリタイプ候補として、3C型、6H型や15R型ポリタイプなどがある。一部の実施形態では、基板12は半絶縁性である。半絶縁性は、絶対的意味ではなく説明の意味で使用する。本発明の特定の実施形態では、炭化ケイ素のバルク結晶は、室温で約1×105Ωcm以上の抵抗率を有する。基板12上に、窒化アルミニウムのバッファ層などの任意選択オプションのバッファ層14が設けられ、これは炭化ケイ素基板とデバイスの残りの部分との間の結晶構造の移行層となる。炭化ケイ素は、III族窒化物デバイスのごく一般的な基板材料であるサファイアAl2O3よりも、はるかにIII族窒化物とよく結晶格子整合する。格子整合がよいと、サファイア上に設けられた場合に一般に得られるよりも高品質のIII族窒化物膜がもたらされる。炭化ケイ素はまた、熱伝導性がきわめて高いので、炭化ケイ素上に設けたIII族窒化物デバイスは、一般に、サファイア上に形成した同じデバイスの場合ほど基板の熱放散によって総出力電力が制限されない。また、半絶縁性炭化ケイ素基板が利用可能なので、デバイスの分離および低寄生キャパシタンスを得ることができる。本明細書では、炭化ケイ素基板に関して本発明の実施形態を説明しているが、本発明の実施形態には、サファイア、窒化アルミニウム、窒化アルニミウムガリウム、窒化ガリウム、ケイ素、GaAs、LGO、ZnO、LAO、InPなど任意の適切な基板を利用することができる。一部の実施形態では、適切なバッファ層も形成することができる。一部の実施形態では、バッファ層14は複数の副層sublayerを含むことができる。本発明の実施形態での使用に適したSiC基板は、例えば、本発明の譲受人である米国ノースカロライナ州ダーラムのCree,Inc.によって製造されている。また、SiC基板の製造方法は、文献に記載されており例えば、特許文献1、2、3および4参照、その内容全体を参照のため本明細書に組み込む。同様に、III族窒化物のエピタキシャル成長技術も文献に記載されており例えば、特許文献5、6、7および8参照その内容全体を参照のため本明細書に組み込む。本発明の追加の実施形態では、基板はGaNベースの基板でよく、例えば、ELO法EpitaxialLateralOvergrowthやペンデオエピタキシャル成長技術pendeo-epitaxialgrowthtechniqueを利用して生成される。このような技術の例は、文献に記載されておりGALLIUMNITRIDESEMICONDUCTORSTRUCTURESINCLUDINGALATERALGALLIUMNITRIDELAYERTHATEXTENDSFROMANUNDERLYINGGALLIUMNITRIDELAYERという名称の特許文献9、1988年2月27日に出願されたGALLIUMNITRIDESEMICONDUCTORSTRUCTURESINCLUDINGLATERALLYOFFSETPATTERNEDLAYERSという名称の特許文献10、METHODSOFFABRICATINGGALLIUMNITRIDESEMICONDUCTORLAYERSBYLATERALGROWTHFROMSIDEWALLSINTOTRENCHES,ANDGALLIUMNITRIDESEMICONDUCTORSTRUCTURESFABRICATEDTHEREBYという名称の特許文献11およびPENDEOEPITAXIALGALLIUMNITRIDESEMICONDUCTORLAYERSONSILICONCARBIDESUBSTRATESという名称の特許文献12参照、これらの開示を、その全体が本明細書に記載されているかのように本明細書に組み込む。さらに、本発明の実施形態をこのような成長技術の前に利用して窒化ガリウムベースの層を提供することができ、その上に後続の窒化ガリウムベースの層をいくつか提供する。図1に戻ると、半導体構造10は、基板12またはバッファ層14上に設けられた不整合層20を含む。不整合層20上にデバイス整合層24を設けることができ、デバイス整合層24上にデバイス層30を形成することができる。不整合層20は、基板12および/またはバッファ層14の無歪み格子定数と整合しない無歪み格子定数を有する。不整合層20は、デバイス整合層24の無歪み格子定数と実質的に格子整合する面内歪み格子定数を有する。デバイス整合層は、擬似理想基板層quasi-idealsubstratelayerとして働くことができ、実質的に歪むことがなく、実質的にデバイス層30と格子整合する。一部の実施形態では、不整合層20、デバイス整合層24および/またはデバイス層30は、複数の副層を含むことがあることは理解できよう。不整合層20の半導体材料は、デバイス層30および/またはデバイス整合層24の半導体材料と類似した構造特性例えば、類似した結晶構造および配向を有するが、基板12の格子定数を持たずそれでも歪む程度に基板12および/またはバッファ層14の格子定数と整合しない無歪み格子定数を有する。例えば、不整合層20は、初期の3次元アイランド成長によって形成した層でよい。このような層は、例えば、転位が生じて格子不整合が緩和しても、合体後に引張り歪みが残る。本発明のある実施形態では、SiC基板上に、不整合層20を、実質的に成長温度で歪まず、構造が成長温度から冷却されるときに不整合層20内に歪みが生じる層として成長させることができる。他の実施形態では、構造が成長温度から冷却されるときに不整合層20内に生じる歪みを補償する成長温度で、歪みを有するSiC基板上に不整合層20を成長させて、所望の面内歪み格子定数を得ることができる。さらに、デバイス整合層24の熱膨張係数TECが基板例えば、GaN/SiCのそれよりも大きい場合、デバイス整合層24に成長温度で圧縮歪みが生じるようにして、あるいは、デバイス整合層24のTECが基板例えば、GaN/AL2O3のそれよりも小さい場合は、成長温度で引張り歪みが生じるようにして、デバイス整合層24が室温でより完全に緩和するように、例えば、Al組成物などの組成物、または不整合層20の成長条件を調整することによってデバイス整合層24を成長させることができる。その代わりに、デバイス整合層24が実質的に歪まない温度として、基板除去温度を選択して、単一ピース内での除去を容易にすることもできる。あるいは、元の基板に接着させたままのシードとしてデバイス整合層24を使用する場合は、デバイス整合層24が実質的に歪まない温度として、バルク再成長温度を選択することもできる。さらに、デバイス整合層24が実質的に歪まない温度は、デバイス動作温度に基づいて選択することもできる。デバイス整合層24が実質的に歪まない温度は、また、構造がその寿命にわたって遭遇するすべての温度範囲において、歪みが臨界値を決して上回ることのないように、中間の温度に基づいて選択することもできる。本発明の一部の実施形態では、不整合層20は、AlGaNまたはAlInGaNなどのIII族窒化物を含むことができる。ただし、本発明の他の実施形態では、不整合層20は、SiGe、GaAsなどの他の半導体材料でもよい。本発明のある実施形態では、不整合層20は、実質的にSiやMgなどのドーパントを含まなくてもよい。不整合層20の厚さは、特定の半導体構造に応じて変わり得る。例えば、不整合層20の厚さは、AlGaNベースの不整合層の場合、約1nm~約1μmでよい。不整合層20は、割れおよび/または重大な欠陥が生じるほど厚くてはならない。不整合層20は、半絶縁性でもよい。ある実施形態では、不整合層20は、アルミニウム濃度が実質的に均一なAlGaNである。さらなる実施形態では、不整合層20は、組成xが成長の間減少する傾斜したAlxGa1-xNの層とすることができる。組成の変化は直線的、非直線的および/または段階的とすることができる。さらに、不整合層20は、AlNとGaN、またはAlGaNとAlGaNの短周期超格子を有してもよい。任意選択のバッファ層14に加え、不整合層20は、1つまたは複数の任意選択の介在層図示せずの上または上方に形成することができる。その場合は、このような介在層が不整合層20に与える歪みエネルギーを考慮して、不整合層20に適切な面内歪み格子定数を与えることができる。不整合層20の特定の組成、成長条件などは、所望の面内歪み格子定数が提供されるように選択することができる。上記で簡単に論じたように、本発明のある実施形態では、不整合層20は、基板12またはバッファ層14上に3次元アイランドを形成し、AlGaNベースの材料などの半導体材料がアイランド間で合体するように不整合層20を成長させることによって製作することができる。このような成長によって、下位層の基板の格子定数を示さず、歪んだままであり、したがって、不整合層20の半導体材料の面内無歪み格子定数が、不整合層20の面内歪み格子定数と異なる不整合層20を提供することができる。例えば、本発明のある実施形態では、半絶縁性SiC基板上に半絶縁性AlN層を、核形成層/バッファ層として高温例えば、>1000°Cで堆積させる。次に、このAlN層上に半絶縁性AlxGa1-xN層x≒0.2を高温例えば、>1000°Cで堆積させて不整合層20を形成する。AlGaNがAlN層と同調して歪むことがないように、成長条件温度、圧力、V/III比、成長速度、厚さなどを調整する。好ましくは、最初にAlGaNが比較的低い核密度例えば<109cm-2で3次元的に成長し始めるのがよい。当業者には本発明の開示に照らして理解されるように、詳細な成長条件は、反応器の形状寸法によって異なることがあるので、所望の特性を有するAlGaNを得るために、それ相応の調整をすることがある。不整合層20上にAlxGa1-xN層x≒0.1のデバイス整合層24を形成してもよい。X線回折結晶学を利用して、得られるAlGaN層の歪み格子定数を決めてもよい。得られるAlGaN層が所望の面内歪み格子定数を持たない場合は、所望の面内歪み格子定数が行われるようにAlGaN層の組成および/または成長条件を調整することができる。デバイス整合層24は、実質的に歪みが無いので、厚い層を成長させると転位を消滅させることができることがある。例えば、本発明のある実施形態では、デバイス整合層24は、約0.1μm~約1mmまたはそれ以上厚くなるまで成長させることができる。デバイス整合層24がGaNベースの層を含む本発明の特定の実施形態では、デバイス整合層24は、割れることなく、約0.1μm~約1mmまたはそれ以上厚くなるまで成長させることができる。本発明の実施形態を利用することによって、デバイスの半導体材料と実質的に格子整合する高品質の半導体領域を提供することができる。このような半導体領域は、実質的に歪みが無く、後続の半導体層の成長を通して割れの可能性を低減することができる。したがって、本発明の実施形態は、ダイオード、レーザダイオード、トランジスタ、高電子移動度トランジスタ、またはこのような他の半導体デバイスを製造する際に有用であろう。図2は、本発明のさらなる実施形態を示す。図2から分かるように、半導体構造10’は、傾斜移行層22を含む。傾斜移行層は、不整合層20の面内歪み格子定数からデバイス整合層24の無歪み格子定数へ移行することができる。傾斜移行層22は、1つまたは複数の副層を含んでいてもよく、また、直線的、非直線的および/または段階的に傾斜させることができる。したがって、傾斜移行層22の厚さを通して、面内歪み格子定数は実質的に同じに留まることが可能であるが、層内の歪みは低減される。したがって、割れ発生の閾値を超える、構造の総合的な歪みの可能性を低減することができる。本発明のある実施形態では、傾斜移行層22は、AlxGa1-xNの層であり、xは、不整合層20からデバイス整合層24へと変化する。ある実施形態では、xは、傾斜移行層22とデバイス整合層24の界面で0であるので、傾斜移行層22は、AlGaNからGaNへ移行する。例えば、上記の実施形態では、AlxGa1-xNx≒0.2からAlxGa1-xNx≒0.1へ移行する傾斜移行層22を、不整合層20とデバイス整合層24の間に設けることができる。ただし、本発明の他の実施形態では、傾斜移行層22を、組成が、不整合層20の半導体材料と実質的に同じものからデバイス整合層24の半導体材料と実質的に同じものへ変化する他の傾斜半導体材料とすることができる。上記のように、構造のいくつかの層の具体的な組成は、デバイス整合層24の所望の組成および/または歪みに応じて変わることがある。さらに、いくつかの層の組成は、不整合層20内の意図しない応力によって決まることがある。したがって、例えば、不整合層20内の意図しない引張り応力が約0.8GPaの場合、GaNデバイス層に対する、不整合層20内のAlxGa1-xNの値xは約10が適切であり得る。本発明のさらなる実施形態では、基板12を厚いデバイス整合層24から除去して応力を低くすることができる。このような実施形態は、例えば、追加の半導体構造を成長させる際のシード結晶として使用することが適していよう。こうした低応力層を、シード結晶として使用し、より厚いバルク結晶ボウルを成長させ、今度はそれをウェハ用にスライスして、デバイスを成長させるための基板として使用することができる。例えば、このような半導体構造を利用して、ELO法および/またはペンデオエピタキシャル製作技術を利用した製作用のGaN層を提供することができる。図面および明細書において、本発明の典型的な実施形態を開示してきた。具体的な意味を表す用語をいくつか使用してきたが、それらの用語は、一般的説明的意味で使用したにすぎず、限定のためではない。本発明の範囲は添付の特許請求の範囲に示す。"