"情報を磁性体の磁化状態により保持する記憶層を有し、前記記憶層に対して、中間層を介して磁化固定層が設けられ、前記記憶層は前記中間層の下層に配置され、前記磁化固定層は前記中間層の上層に配置され、積層方向に電流を流すことにより、前記記憶層の磁化の向きが変化して、前記記憶層に対して情報の記録が行われる記憶素子と、前記記憶素子に対して、前記積層方向の電流を流す電流供給手段とを備え、前記記憶層に記録された情報を読み出す際には、電流が前記記憶素子の前記記憶層側から前記磁化固定層側へ、前記電流供給手段を通じて前記記憶素子に流れるメモリ。上述したスピントランスファによる磁化反転を利用してメモリを構成する場合には、記憶層に情報を書き込む0情報と1情報とで書き換える際と、記憶層に記録された情報を読み出す際とで、同じ経路を電流が通過することになる。このため、読み出し電流は、書き込み電流よりも充分に低く設定し、かつ両電流のバラツキを最小限に抑えることにより、読み出し中に誤書き込みを行うことがないように設定しなくてはならない。スピントランスファを利用して情報の記録を行う記憶素子の、一般的な構成の概略断面図を図7に示す。この記憶素子110は、下層から、下地層101、反強磁性層102、磁化固定層103、非磁性層104、記憶層105、キャップ層106の各層が積層されて構成されている。記憶層105は、一軸磁気異方性を有する強磁性体から成り、この記憶層105の磁化状態、即ち記憶層105の磁化M112の向きによって、記憶素子110に情報を記憶させることができる。また、記憶層105に対して、非磁性層104を介して、強磁性体から成り磁化M111の向きが固定されている磁化固定層103が設けられている。図7の構成では、磁化固定層103の下層に反強磁性層102が設けられていることにより、この反強磁性層102の作用により磁化固定層103の磁化M111の向きが固定されている。この記憶素子110に対して、情報を書き込む際には、記憶層105の膜面に垂直な方向、即ち記憶素子の積層方向に電流を流して、スピントランスファにより記憶層105の磁化M112の向きを反転させる。ここで、スピントランスファによる磁化反転について簡単に説明する。電子は2種類のスピン角運動量をもつ。仮に、これら2種類のスピン角運動量を、それぞれ上向き及び下向きと定義する。非磁性体内部では両者が同数であり、強磁性体内部では両者の数に差がある。そして、図7に示す記憶素子110において、磁化固定層103及び記憶層105において、互いの磁気モーメントの向きが反平行状態にあり、電子を磁化固定層103から記憶層105に移動させる場合について考える。磁化固定層103を通過した電子は、スピン偏極しており、スピン角運動量の上向きと下向きの数に差が生じている。非磁性層104の厚さが充分に薄く、このスピン偏極が緩和して通常の非磁性体における非偏極状態になる前に、他方の磁性体である記憶層105に達すると、磁化固定層103及び記憶層105の磁気モーメントの向きが反平行状態にあって、スピン偏極度の符号が逆になっていることにより、系のエネルギーを下げるために一部の電子は反転、即ちスピン角運動量の向きを変えさせられる。このとき、系の全角運動量は保存されなくてはならないため、向きを変えた電子による角運動量変化の合計と等価な反作用が、記憶層105の磁気モーメントにも与えられる。電流即ち単位時間に通過する電子の数が少ない場合には、向きを変える電子の総数も少ないために、記憶層105の磁気モーメントに発生する角運動量変化も小さいが、電流が増えると、多くの角運動量変化を単位時間内に与えることができる。角運動量の時間変化はトルクであり、トルクがある閾値を超えると記憶層105の磁気モーメントM112は反転を開始し、その一軸異方性により180度回転したところで安定となる。即ち、反平行状態から平行状態への反転が起こる。一方、磁化固定層103及び記憶層105において、互いの磁気モーメントの向きが平行状態にあるとき、電流を逆に記憶層105から磁化固定層103へ電子を送る向きに流すと、今度は磁化固定層103で反射される際にスピン反転した電子が記憶層105に進入する際にトルクを与え、反平行状態へと反転させることができる。ただし、この平行状態から反平行状態へ反転させる場合に必要な電流量は、反平行状態から平行状態へと反転させる場合よりも多くなる。このように、記憶層105への情報0情報/1情報の記録は、磁化固定層103から記憶層105への向き、又はその逆向きに、それぞれの極性に対応するある閾値以上の電流を流すことによって行われる。また、記憶層105に記録された情報の読み出しは、記憶層105と磁化固定層参照層103との磁気モーメントの相対角度に依存した抵抗変化、即ち互いに平行な場合に最小抵抗、反平行となった場合に最大抵抗となる、いわゆる磁気抵抗効果を利用して行うことができる。具体的には、記憶素子110に概一定電圧を印加して、その際に流れる電流の大小を検出することにより、情報の読み出しを行うことができる。以下の説明では、記憶素子110の抵抗状態と情報との関係を、低抵抗状態を1情報、高抵抗状態を0情報、とそれぞれ規定する。また、図7のキャップ層106から下地層101に向けて、即ち上層から下層に向けて、電子を移動させる電流を、正極性の電流である、と規定する。このとき、正極性の電流を流すと、電子がキャップ層106から下地層101に向けて、即ち記憶層105から磁化固定層103に向けて移動するので、前述したように、磁化固定層103の磁化M111と記憶層105の磁化M112とが反平行の向きになり、記憶素子110が高抵抗状態になる。従って、1情報低抵抗状態を書き込む電流は負極性、0情報高抵抗状態を書き込む電流は正極性になる。次に、図7に示した記憶素子110のように、スピントランスファを利用して情報の記録を行う記憶素子において、書き込み動作及び読み出し動作におけるそれぞれの動作電流の相互関係を、模式的に図8に示す。図8の横軸は電流を表し、縦軸は所定の動作時にある大きさの電流が流れる素子の数を表す。図8において、それぞれ1情報又は0情報を書き込む際に必要となる電流Iw、-Iwの分布と平均値とを示している。また、Ir0,Ir1は読み出し時に流す電流の分布及び平均値であり、電流量の少ないIr0が高抵抗状態0情報の読み出しに対応し、電流量の多いIr1が低抵抗状態1情報の読み出しに対応する。Icは読み出しのための参照セルに流れる電流であり、ΔIは抵抗変化に対応する読み出し時の差電流を示している。スピントランスファを利用して情報の記録を行う記憶素子において、従来は読み出し電流の極性は任意であった。また、書き込みの極性、即ち、例えば負極性の書き込み電流-Iwを、1情報の書き込み或いは0情報の書き込みのどちらに対応させるかについても任意であるが、これは記憶素子の多層膜の構成によって規定される。ところが、1情報即ち低抵抗状態の抵抗値が低い場合には、図9に示すように、1情報を読み出す際に流れる電流Ir1が大きくなり、書き込みに必要な電流Iwに近い値となり、バラツキを有する電流値の分布の裾が重なることがある。このとき、読み出し電流Ir1と書き込み電流Iwとにおいて、重なりが存在することにより、読み出し時に誤書き込みを行うエラーが発生しうる。そして、この事実は、低電力化等の目的で書き込み電流Iwを低減したい場合には、不利に作用することになる。また、重なりを少なくするために、書き込み電流及び読み出し電流のバラツキを抑制しなければならない、という開発上の困難を伴う。上述した問題の解決のために、本発明においては、記憶素子の情報の読み出しと書き込みとの干渉に伴うエラーを本質的に低減させることができ、比較的容易に高い信頼性を実現することができるメモリを提供するものである。本発明のメモリは、情報を磁性体の磁化状態により保持する記憶層を有し、この記憶層に対して、中間層を介して磁化固定層が設けられ、記憶層は中間層の下層に配置され、磁化固定層は中間層の上層に配置され、積層方向に電流を流すことにより記憶層の磁化の向きが変化して、記憶層に対して情報の記録が行われる記憶素子と、この記憶素子に対して積層方向の電流を流す電流供給手段とを備え、記憶層に記録された情報を読み出す際には、電流が記憶素子の記憶層側から磁化固定層側へ、電流供給手段を通じて記憶素子に流れるものである。上述の本発明のメモリの構成によれば、記憶素子と、この記憶素子に対して積層方向の電流を流す電流供給手段電極や配線、電源等とを備え、記憶層は中間層の下層に配置され、磁化固定層は中間層の上層に配置され、記憶層に記録された情報を読み出す際には、電流が記憶素子の記憶層側から磁化固定層側へ、電流供給手段を通じて記憶素子に流れることにより、読み出し時に高抵抗状態に比べて大きい電流が流れる低抵抗状態である場合に、読み出し電流の分布が書き込み電流の分布と一部重なっていても、読み出し電流で書き込まれるのは低抵抗状態だけに限られるために、読み出し電流によって抵抗状態が変化してしまうエラーの発生を抑制することができる。即ち、読み出しと書き込みの干渉に伴うエラーの発生を、本質的に低減させることが可能になる。上述の本発明によれば、読み出しと書き込みの干渉に伴うエラーの発生を本質的に低減させることができることから、メモリセル毎の書き込み電流のばらつきがある程度あっても、干渉に伴うエラーの発生率を非常に小さくすることが可能になる。従って、本発明によれば、容易に、信頼性の高いメモリを実現することが可能となる。まず、本発明の具体的な実施の形態の説明に先立ち、本発明の概要について説明する。以下の説明でも、前述したように、低抵抗状態を1情報、高抵抗状態を0情報、とそれぞれ規定し、また、記憶素子の上層から下層に向けて電子を移動させる電流を、正極性の電流である、と規定する。本発明においては、記憶素子に対する、情報の書き込み時の電流と、情報の読み出し時の電流とにおける、極性の関係及び大小関係が重要である。本発明では、低抵抗状態1情報の読み出し電流分布と重なる書き込みを、低抵抗状態1情報を書き込む動作となるように、記憶素子の膜構成及びメモリの回路構成を調整する。このように構成することにより、正極性の書き込み電流Iwと低抵抗状態1情報における読み出し電流Ir1との各電流分布が、図9に示したように重なりを持っているとしても、1情報を読み出す際に1情報を上書きしてもエラーにはならないため、誤書き込みを生じる問題を回避することが可能である。図7に示した記憶素子110のように、スピントランスファを利用して情報の記録を行う記憶素子を構成したとき、書き込み電流-Iw,Iwと、読み出し電流Ir0,Ir1との相対関係、並びに書き込み電流-Iw,Iwの極性と書き込まれる情報0情報/1情報との相対関係により、図5A~図5Dに示す4通りに場合分けすることができる。図5Aに示す場合は、負極性の書き込み電流-Iwが1情報の書き込み動作を行う電流Iw1であり、正極性の書き込み電流Iwが0情報の書き込み動作を行う電流Iw0であり、読み出し電流Ir0,Ir1が正極性の電流である場合である。図5Bに示す場合は、負極性の書き込み電流-Iwが0情報の書き込み動作を行う電流Iw0であり、正極性の書き込み電流Iwが1情報の書き込み動作を行う電流Iw1であり、読み出し電流Ir0,Ir1が正極性の電流である場合である。図5Cに示す場合は、負極性の書き込み電流-Iwが1情報の書き込み動作を行う電流Iw1であり、正極性の書き込み電流Iwが0情報の書き込み動作を行う電流Iw0であり、読み出し電流Ir0,Ir1が負極性の電流である場合である。図5Dに示す場合は、負極性の書き込み電流-Iwが0情報の書き込み動作を行う電流Iw0であり、正極性の書き込み電流Iwが1情報の書き込み動作を行う電流Iw1であり、読み出し電流Ir0,Ir1が負極性の電流である場合である。従来は、この読み出しの電流の極性は任意であったため、これら図5A~図5Dの4通りのうち任意の構成とされていた。問題となるのは、1情報書き込みと0情報の読み出しとの干渉、並びに0情報の書き込みと1情報の読み出しとの干渉であるが、図5A~図5D及び図8より明らかなように、0情報の読み出しに必要な電流Ir0は小さく、より問題となるのは1情報の読み出しと0情報の書き込みとの干渉である。従って、動作電流の関係が、1情報の読み出し電流Ir1と1情報の書き込み電流Iw1とが接近するような、図5B又は図5Cに示す関係になるように、記憶素子の多層膜構成や読み出し電流の極性を規定すれば、エラーの発生を抑制することができる。図5A~図5Dのそれぞれの場合に対応するデバイスにおいて起こるエラーの発生率を図6に示す。図6の縦軸は、書き込み電流の分布と読み出し電流の重なりに起因する誤書き込みエラーの発生率であり、横軸は書き込み電流のバラツキである。なお、測定したデバイスの読み出し電流のばらつきは、標準偏差σ/平均値で1.5である。図6において、曲線Aは図5B又は図5Cのような動作電流間の関係を示すデバイスに対応し、曲線Bは図5A又は図5Dのような動作電流間の関係を示すデバイスに対応する。図6より、図5B又は図5Cの関係とした曲線Aの場合に、エラーの発生率が大幅に低減されていることがわかる。そして、図5B又は図5Cの関係とすることにより、書き込み電流のバラツキの大幅な改善を行わなくとも、容易にエラーを低減させることが可能になる。続いて、本発明の具体的な実施の形態を説明する。本発明の一実施の形態として、メモリの概略構成図を図1に示す。この図1は、メモリを構成する1つのメモリセルの断面図を示している。このメモリは、磁化状態で情報を保持することができる記憶素子10により、メモリセルが構成されている。この記憶素子10は、スピントランスファにより磁化の向きが反転する強磁性層から成る記憶層を有する。また、シリコン基板等の半導体基体11に、各メモリセルを選択するための選択用トランジスタを構成する、ドレイン領域12、ソース領域13、並びにゲート電極14が、それぞれ形成されている。このうち、ゲート電極14は、図1とは別の断面にあるワード線WL図2参照に接続される。ドレイン領域12は、コンタクト層15D、第1層の配線層16A、埋め込み金属層17を介して、第2層の配線層16Bから成るセンス線SLに接続されている。ソース領域13は、コンタクト層15S、第1層の配線層16A、第2層の配線層16B,第3層の配線層16C及び各配線層16A,16B,16Cの間の埋め込み金属層17を介して、記憶素子10に接続されている。そして、記憶素子10は、その上の第4層の配線層18から成るビット線BLに接続されている。なお、ドレイン領域12を、例えば2つの選択用トランジスタに共通して形成することにより、センス線SLを2個のメモリセルに共通とすることが可能になる。また、本実施の形態のメモリの1つのメモリセルについて、第1層の配線層16Aより下層を示した平面図を図2Aに示し、上面図を図2Bに示す。図2A及び図2Bに示すように、選択用トランジスタは、NMOSトランジスタ19N及びPMOSトランジスタ19Pを、ソース同士及びドレイン同士で、それぞれ第1層の配線層16Aを介して電気的に接続することによって、構成されている。これにより、これらNMOSトランジスタ19N及びPMOSトランジスタ19Pから、所謂トランスファゲートが構成される。そして、このトランスファゲートにより、記憶素子10に電流を流したり、記憶素子10に電流が流れないようにしたり、とスイッチングすることができる。PMOSトランジスタ19Pのゲート電極14は、コンタクト層15Gを介して、第1層の配線層16Aにより形成されたワード線WLに接続されている。NMOSトランジスタ19Nのゲート電極14は、コンタクト層15Gを介してワード線WLに接続されている。記憶素子10に流す電流のオンオフに対応して、PMOSトランジスタ19P側のワード線WLと、NMOSトランジスタ19N側のワード線WLとには、一方に制御信号が供給され、他方には同じ制御信号をインバータに通した制御信号が供給される。選択トランジスタのサイズは、例えば、NMOSトランジスタ19Nの幅Wnが1μmに設定され、PMOSトランジスタ19Pの幅Wpが1.5μmに設定される。ビット線BLとセンス線SLに対して、正又は負の電位差を与え、ワード線WLに電圧を印加してトランスファゲートをオン状態にすることにより、記憶素子10の積層方向のいずれかの向きに電流を流すことができる。次に、本実施の形態のメモリを構成する記憶素子10の概略構成図断面図を図3に示す。この記憶素子10は、下層から、下地層1、反強磁性層2、磁化固定層3、非磁性層4、記憶層5、キャップ層6の順に、各層が積層されてなる。磁化固定層3の下に反強磁性層2が設けられており、この反強磁性層2により、磁化固定層3の磁化M1の向きが固定される。図3では磁化固定層3の磁化M1の向きが、右向きに固定されている。記憶層5は、情報を磁化状態即ち記憶層5の磁化M2の向きにより保持するものであり、磁化M2の向きが右向きであるか左向きであるかにより、それぞれ情報を保持することができる。また、記憶層5と磁化固定層3との間に非磁性層4が設けられていることにより、記憶層5と磁化固定層3とにより、GMR素子又はMTJ素子が構成される。これにより、磁気抵抗効果を利用して、記憶層5の磁化M2の向きを検出することができる。即ち、記憶層5の磁化M2の向きが、磁化固定層3の磁化M1の向き右向きに対して、平行右向きの場合には電気抵抗が低くなり、反平行左向きの場合には電気抵抗が高くなることから、磁気抵抗効果を利用して、記憶層5の磁化M2の向きを検出することができる。磁化固定層3や記憶層5の材料としては、特に限定はないが、鉄、ニッケル、コバルトの1種もしくは2種以上からなる合金材料を用いることができる。さらにNb、Zr等の遷移金属元素やB等の軽元素を含有させることもできる。反強磁性層2の材料としては、鉄、ニッケル、白金、イリジウム、ロジウム等の金属元素とマンガンとの合金、コバルトやニッケルの酸化物等が使用できる。非磁性層4は、非磁性導電層により、或いは、トンネルバリア層等の絶縁層により構成する。非磁性導電層としては、例えば、ルテニウム、銅、クロム、金、銀等が使用できる。トンネルバリア層としては、酸化アルミニウム等の絶縁材料を使用することができる。本実施の形態では、特に、記憶素子10に対して、下地層1からキャップ層6への向き7に、即ち磁化固定層3から記憶層5への向きに、電子を流すことにより、記憶層5に記録された情報の読み出しを行う。そして、読み出し時にその向き7に電子が流れるように、電極や配線BL,SL、電源等の電流供給手段を構成する。このとき、読み出し電流IrIr0,Ir1は、電子を流す向き7とは逆に、キャップ層6から下地層1への向きになる。この読み出し電流Irは、前述した負極性の電流に相当し、また低抵抗状態を書き込む電流電子を磁化固定層3から記憶層5へ流す電流Iw1と同じ極性であるため、本実施の形態における記憶素子10の積層膜構成及び読み出し電流の極性は、図5Cに示した場合に対応するものである。従って、図6に示したように、読み出しと書き込みの干渉によるエラーの発生を低減することができる。上述の本実施の形態のメモリの構成によれば、記憶素子10の記憶層5に記録された情報を読み出す際には、記憶素子10の電気抵抗を高抵抗状態から低抵抗状態へと変化させるように書き込み情報の記録を行うときの電流-IwIw1と同じ負極性の電流が、記憶素子10に流れることにより、読み出し時に記憶素子10が低抵抗状態である場合に、読み出し電流Ir1の分布が書き込み電流-Iwの分布と一部重なっていても、読み出し電流Irで書き込まれるのは低抵抗状態だけに限定される。これにより、読み出し電流によって抵抗状態が変化してしまうエラーの発生を抑制することができ、読み出しと書き込みの干渉に伴うエラーの発生を、本質的に低減させることが可能になる。従って、読み出しと書き込みの干渉に伴うエラーを本質的に低減させることができることから、メモリセル毎の書き込み電流のばらつきがある程度あっても、干渉に伴うエラーの発生率を非常に小さくすることが可能になる。従って、容易に、信頼性の高いメモリを実現することが可能となる。次に、本発明の他の実施の形態として、メモリを構成する記憶素子の概略構成図断面図を図4に示す。本実施の形態においては、図4に示すように、下層から、下地層1、記憶層5、非磁性層4、磁化固定層3、反響磁性層2、キャップ層6の順に、各層が積層されて、記憶素子20が構成されている。即ち、磁化固定層3及び記憶層5の積層順序が図3の記憶素子10とは逆になっている。その他の構成は、先の実施の形態の記憶素子10と同様であるので、同一符号を付して重複説明を省略する。また、メモリの他の部分の構成は、図1及び図2の先の実施の形態のメモリと同様に構成することができる。さらに、本実施の形態では、特に、記憶素子20に対して、キャップ層6から下地層1への向き8に、即ち磁化固定層3から記憶層5への向きに、電子を流すことにより、記憶層5に記録された情報の読み出しを行う。そして、読み出し時にその向き8に電子が流れるように、電極や配線BL,SL、電源等の電流供給手段を構成する。このとき、読み出し電流IrIr0,Ir1は、電子を流す向き8とは逆に、下地層1からキャップ層6への向きになる。この読み出し電流Irは、前述した正極性の電流に相当し、また低抵抗状態を書き込む電流電子を磁化固定層3から記憶層5へ流す電流と同じ極性であるため、本実施の形態における記憶素子20の積層膜構成及び読み出し電流の極性は、図5Bに示した場合に対応するものである。上述の本実施の形態のメモリの構成によれば、記憶素子20の記憶層5に記録された情報を読み出す際には、記憶素子20の電気抵抗を高抵抗状態から低抵抗状態へと変化させるように書き込み情報の記録を行うときの電流IwIw1と同じ正極性の電流が、記憶素子20に流れることにより、読み出し時に記憶素子20が低抵抗状態である場合に、読み出し電流Ir1の分布が書き込み電流Iwの分布と一部重なっていても、読み出し電流Irで書き込まれるのは低抵抗状態だけに限定される。これにより、読み出し電流によって抵抗状態が変化してしまうエラーの発生を抑制することができ、読み出しと書き込みの干渉に伴うエラーの発生を、本質的に低減させることが可能になる。従って、読み出しと書き込みの干渉に伴うエラーを本質的に低減させることができることから、メモリセル毎の書き込み電流のばらつきがある程度あっても、干渉に伴うエラーの発生率を非常に小さくすることが可能になる。従って、容易に、信頼性の高いメモリを実現することが可能となる。上述の各実施の形態における記憶素子の層構成は、その本質的な役割を果たす範囲において変更が可能である。例えば、磁化固定層として、反強磁性層との積層によらず、単独で十分に大きな保磁力を有する強磁性材料を用いてもよい。また、記憶層や磁化固定層を構成する磁性体層は、単層の磁性体層に限定されるものではなく、組成の異なる2層以上の磁性体層を直接積層したり、2層以上の磁性体層を非磁性層を介して積層した積層フェリ構造としたりすることも可能である。なお、本発明では、正負両極性の書き込み電流Iw,-Iwの絶対値が図5Bや図5Cのように等しい場合に限定されるものではなく、正負両極性の書き込み電流の絶対値が異なる場合にも適用可能である。なお、上述した本発明における動作原理は、スピントランスファを利用するメモリに限らず、双極性の電流により情報0情報/1情報の記録を行い、任意方向の電流で抵抗変化を検出して情報を読み出すメモリに対しても、一般的に適用することが可能であると考えられる。本発明は、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。"