"エッチストップ層及び複数の半導体層を含み半導体光素子のための半導体積層を基板の主面にエピタキシャル成長させる半導体積層成長工程と、前記半導体積層の最表面から突出する突起物の先端部が露出するように、前記最表面にマスク層を形成するマスク層形成工程と、前記マスク層を用いて、ウェットエッチングにより前記突起物をエッチングするウェットエッチング工程と、前記ウェットエッチングの後に、ドライエッチングにより前記突起物を除去するドライエッチング工程と、前記突起物を除去した後に、前記最表面から前記マスク層を除去するマスク層除去工程と、前記マスク層を除去した後に、前記半導体積層に前記半導体光素子のための加工を行う加工工程と、を備える半導体光素子の製造方法。前記マスク層形成工程は、前記突起物の先端部及び側面と前記最表面とに絶縁層を形成する絶縁層形成工程と、前記突起物の先端部を露出させるように前記絶縁層にレジストを塗布してレジスト層を形成するレジスト塗布工程と、前記レジスト層を用いて、前記突起物の先端部及び側面から前記絶縁層の部分を除去して前記マスク層を形成する絶縁層選択除去工程と、を備えることを特徴とする請求項1に記載の半導体光素子の製造方法。前記絶縁層選択除去工程において、前記絶縁層の開口部が前記突起物のボトムサイズより大きくなるように、前記絶縁層を除去することを特徴とする請求項2に記載の半導体光素子の製造方法。前記エッチストップ層は、Alを含むIII-V族化合物半導体層からなることを特徴とする請求項1~請求項3のいずれか一項に記載の半導体光素子の製造方法。前記ウェットエッチングでは、エッチャントとしてリン酸過酸化水素水と塩酸酢酸とが用いられることを特徴とする請求項1~請求項4のいずれか一項に記載の半導体光素子の製造方法。前記ドライエッチングでは、エッチャントとして炭化水素及び水素を含む混合ガスが用いられることを特徴とする請求項1~請求項5のいずれか一項に記載の半導体光素子の製造方法。前記マスク層の厚さは、200nm~500nmであることを特徴とする請求項1~請求項6のいずれか一項に記載の半導体光素子の製造方法。前記エッチストップ層の厚さは、100nm~500nmであることを特徴とする請求項1~請求項7のいずれか一項に記載の半導体光素子の製造方法。上記特許文献1に記載の半導体光素子の製造方法では、エッチングが深くなりすぎる虞がある。また、エッチングが深くなりすぎると、レジストの塗布にムラが生じ、後工程においてパターン不良が発生する虞がある。また、上記特許文献1に記載のエッチャントでは溶解できない成分が突起物に含まれていることがあり、ウェットエッチング後に殻状の突起物が残ることがある。そこで本発明は、このような問題点を解決するためになされたものであって、過剰なエッチングを抑制するとともに半導体表面の突起物を除去することが可能な半導体光素子の製造方法を提供することを目的とする。本発明の半導体光素子の製造方法は、aエッチストップ層及び複数の半導体層を含み、半導体光素子のための半導体積層を基板の主面にエピタキシャル成長させる半導体積層成長工程と、b半導体積層の最表面から突出する突起物の先端部が露出するように、最表面にマスク層を形成するマスク層形成工程と、cマスク層を用いて、ウェットエッチングにより突起物をエッチングするウェットエッチング工程と、dウェットエッチングの後に、ドライエッチングにより突起物を除去するドライエッチング工程と、e突起物を除去した後に、最表面からマスク層を除去するマスク層除去工程と、fマスク層を除去した後に、半導体積層に半導体光素子のための加工を行う加工工程と、を備えている。この半導体光素子の製造方法によれば、ウェットエッチングに加えてドライエッチングにより突起物の除去を行うため、ウェットエッチングの後に殻状の突起物が残ったとしても、ドライエッチングにより除去することができる。また、エッチストップ層を設けることにより、ウェットエッチング及びドライエッチングの進行をエッチストップ層において抑制することができ、過剰なエッチングを抑制できる。本発明の半導体光素子の製造方法においては、マスク層形成工程は、突起物の先端部及び側面と半導体層の最表面とに絶縁層を形成する絶縁層形成工程と、突起物の先端部を露出させるように絶縁層にレジストを塗布してレジスト層を形成するレジスト塗布工程と、レジスト層を用いて、突起物の先端部及び側面から絶縁層の部分を除去してマスク層を形成する絶縁層選択除去工程と、を備えることが好ましい。この半導体光素子の製造方法によれば、レジスト層をマスクとして、突起物の先端部及び側面に形成された絶縁層を選択的に除去して、マスク層を形成することができる。本発明の半導体光素子の製造方法においては、絶縁層選択除去工程において、絶縁層の開口部が突起物より大きくなるように、絶縁層を除去することが好ましい。この半導体光素子の製造方法によれば、ドライエッチングにより突起物の周囲の半導体層とともにウェットエッチングの後に残る殻状の突起物を除去することができる。本発明の半導体光素子の製造方法においては、エッチストップ層は、Alを含むIII-V族化合物半導体層からなることが好ましい。このエッチストップ層では、例えば、炭化水素及び水素を含む混合ガスによるドライエッチングのエッチレートが他の半導体層と比較して小さくなる。このため、ドライエッチングによるエッチングの進行を抑制することができ、過剰なエッチングを抑制できる。本発明の半導体光素子の製造方法においては、ウェットエッチングでは、エッチャントとしてリン酸過酸化水素水と塩酸酢酸とが用いられることが好ましい。この半導体光素子の製造方法によれば、ウェットエッチングのエッチャントとしてリン酸過酸化水素水と塩酸酢酸とが用いられることにより、突起物の内側を確実に除去することができる。本発明の半導体光素子の製造方法においては、ドライエッチングでは、エッチャントとして炭化水素及び水素を含む混合ガスが用いられることが好ましい。このドライエッチングでは、エッチストップ層のエッチングレートは他の半導体層のエッチレートより小さい。このため、ドライエッチングの進行がエッチストップ層で抑制され、過剰なエッチングを抑制できる。本発明の半導体光素子の製造方法においては、マスク層の厚さは、200nm~500nmであることが好ましい。この半導体光素子の製造方法によれば、ドライエッチングにより絶縁層が消失してしまうことを抑制でき、半導体層がエッチングされることを抑制できる。また、絶縁層選択除去工程において形成される絶縁層の開口部が大きくなりすぎて突起物の周囲の半導体層が過剰にエッチングされることを抑制できる。本発明の半導体光素子の製造方法においては、エッチストップ層の厚さは、100nm~500nmであることが好ましい。この半導体光素子の製造方法によれば、エッチストップ層の下の層がエッチングされるのを防ぐことができる。本発明によれば、過剰なエッチングを抑制するとともに半導体表面の突起物を除去することができる。以下、添付図面を参照して本発明の実施の形態を詳細に説明する。可能な場合には、同一の要素には同一の符号を付す。図1は、本実施の形態に係る半導体光素子の製造方法を示す工程図である。図2~図3は、半導体光素子の製造過程を模式的に示した図である。図1に示されるように、半導体光素子の製造方法は、1stエピタキシャル成長工程半導体積層成長工程S01と、表面処理工程S02と、半導体メサ部形成工程S03と、2ndエピタキシャル成長工程S04と、3rdエピタキシャル成長工程S05と、絶縁層形成工程S06と、電極形成工程S07とによって構成されている。1stエピタキシャル成長工程S01では、図2のaに示されるように、導電型がn型のInPからなる半導体基板11の主面11aに、半導体積層10を成長炉内でエピタキシャル成長させる。半導体積層10は、少なくともエッチストップ層13、下部クラッド層14、活性層15及び上部クラッド層16を含んでいる。本実施形態では、半導体積層10は、導電型がn型のInPからなるバッファ層12と、導電型がn型のAlInGaAs又はAlInAsPからなるエッチストップ層13と、導電型がn型のInPからなる下部クラッド層14と、InGaAsPからなる活性層15と、導電型がp型のInPからなる上部クラッド層16と、導電型がp型のGaInAsからなるキャップ層17とを含み、主面11aの法線軸NVに沿って順に配列されている。このエピタキシャル成長には、例えばMOCVD法が用いられる。なお、エッチストップ層13の厚さは、例えば100nm~500nm程度である。表面処理工程S02では、1stエピタキシャル成長工程S01で形成した半導体積層10の最表面であるキャップ層17の表面処理を行う。図2のaには示されていないが、1stエピタキシャル成長工程S01において、成長炉の内壁等に付着したGa、In、As、P及びこれらの結合物に起因する突起物フレークが各半導体層の表面に発生する場合がある。また、フレーク上に更に半導体層が積層されていくと、フレークを核とする突起物が異常成長することもある図5のa参照。半導体積層10の表面に突起物が存在すると、後述の半導体メサ部形成工程S03において、リソグラフィで用いるマスクに突起物が当たり、パターン異常、ウェハークラック、及び砕けた突起物の飛散による半導体積層10の表面汚染が生じ得る。そこで、表面処理工程S02では、キャップ層17の表面処理により、下部クラッド層14、活性層15、上部クラッド層16及びキャップ層17に発生した突起物を除去する。表面処理工程S02の詳細は後述する。半導体メサ部形成工程S03では、キャップ層17の表面に例えばSiNからなる絶縁層18を積層し、リソグラフィにより、絶縁層18を幅3μm程度のストライプ状に形成する。そして、ストライプ状の絶縁層18をマスクとして、例えば臭素メチルアルコールなどを用いたウェットエッチングを行うことにより、図2のbに示されるように、半導体メサ部20を形成する。2ndエピタキシャル成長工程S04では、図2のcに示されるように、例えばMOCVD法により、半導体メサ部20の側面を覆うように、導電型がp型のInPからなる埋込層21、導電型がn型のInPからなる埋込層22、導電型がp型のInPからなる埋込層23を順次形成する。この埋込層21、埋込層22及び埋込層23により、半導体メサ部20の埋め込みが行われ、素子の平坦化がなされる。3rdエピタキシャル成長工程S05では、図3のaに示されるように、例えばMOCVD法により、半導体メサ部20及び埋込層23の上面に、導電側がp型のInPからなるクラッド層31と、導電型がp型のInGaAsからなるコンタクト層32とを順次形成する。絶縁層形成工程S06では、コンタクト層32の上面に、例えばSiO2からなる絶縁層33を形成する。また、絶縁層33の表面にレジスト層を形成する。そして、このレジスト層をマスクとして図3のbに示されるように、絶縁層33に幅3μm程度のストライプ状の開口部33aを形成する。コンタクト層32の上面は、この開口部33aを介して、絶縁層33から露出している。電極形成工程S07では、図3のcに示されるように、開口部33a及び絶縁層33を覆うようにして表面電極34を形成する。また、半導体基板11の裏面11bを研磨した後、裏面11bに裏面電極35を形成する。続いて、上述の表面処理工程S02について、更に詳細に説明する。図4は、表面処理工程S02の詳細を示す工程図である。また、図5~図7は、表面処理工程S02における半導体層の表面状態を模式的に示した図である。図5のaは、図2のaに示された半導体積層10の断面を模式的に示す図である。図5のaに示されるように、キャップ層17の表面には、キャップ層17の表面に付着した突起物A1及び突起物A2と、下部クラッド層14の表面に付着した突起物を核としてキャップ層17の表面を超えて成長した突起物B1及び突起物B2とが存在する。なお、突起物は、下部クラッド層14及びキャップ層17に限られず、活性層15及び上部クラッド層16の表面に付着する場合もある。この突起物A1のキャップ層17の表面からの高さH1及び突起物B1のキャップ層17の表面からの高さH3は、例えば20μmであり、突起物A2のキャップ層17の表面からの高さH2及び突起物B2のキャップ層17の表面からの高さH4は、例えば3μmである。これらの突起物のキャップ層17の表面からの高さは、1μm~30μm程度である。なお、図5~図7では、キャップ層17の表面上に存在する突起物を同一断面上に模式的に示しているが、実際の半導体光素子では、突起物はキャップ層17上に点在し、3個/cm2程度で存在する。まず、突起物A1,A2,B1,B2の表面先端部及び側面、並びにキャップ層17の表面に、絶縁層41を形成する絶縁層形成工程S11。この絶縁層41は、例えばSiNからなり、その厚さは例えば200nm~500nmである。これにより、図5のbに示されるように、各突起物A1,A2,B1,B2は、絶縁層41によって覆われる。次に、例えばノボラック系のレジストRをスピンコータを用いて絶縁層41の表面に塗布するレジスト塗布工程S12。絶縁層41の表面に塗布されたレジストRは、キャップ層17の表面に形成された絶縁層41の上面においてレジスト層42を形成し、その厚さは、0.5μm~2μm程度であって、例えば1μm程度である。また、図5のcに示されるように、レジスト層42の厚さよりも高い突起物A2,B1,B2の先端部では、レジストRが浅膜化する。レジスト層42の厚さよりも高い突起物A1のように突起物の先端部がレジストRから露出する場合もある。レジスト層42を形成した後、例えば平行平板型RIEReactiveIonEtchingを用いてデスカムO2アッシング処理を行うデスカム工程S13。このデスカム処理の条件は、例えば酸素流量を50sccm、圧力を1Pa、RFパワーを50Wとする。これにより、図6のaに示されるように、突起物A1,A2,B1,B2の先端部及び側面において、絶縁層41上にわずかにレジストRが形成されている場合であっても、これを除去することができる。その結果、各突起物のボトムサイズWと略同一の開口部42a,42b,42c,42dがレジスト層42に形成される。ここで、突起物のボトムサイズWとは、キャップ層17の表面において、突起物が占める面積を意味する。また、デスカム処理によりレジスト層42の厚さの微調整を行うこともできる。次に、例えばフッ酸を用いることにより、レジスト層42をマスクとして絶縁層41を選択的にエッチングする絶縁層選択除去工程S14。この際、レジスト層42とキャップ層17との間まで絶縁層41をエッチングして、絶縁層41の開口部41a,41b,41c,41dがそれぞれ突起物A1,A2,B1,B2のボトムサイズよりも大きくなるようにする。さらに、例えばフッ酸を用いてオーバーエッチングする。これにより、各突起物の周囲において、レジスト層42の下部までエッチング液が浸入し、アンダーカットが生じる。そして、レジスト層42の下部において、各突起物の周囲からエッチングが進行する。これにより、図6のbに示されるように、絶縁層41のうち突起物A1,A2,B1,B2の先端部及び側面に形成された部分がエッチングされて、突起物A1,A2,B1,B2の先端部が露出する。絶縁層41の選択エッチングを行った後、例えばアセトン等の有機溶剤を用いることにより、図6のcに示されるように、絶縁層41上のレジスト層42を除去するレジスト除去工程S15。以上の絶縁層形成工程S11~レジスト除去工程S15により、キャップ層17の表面から突出する突起物A1,A2,B1,B2の先端部が露出するように、マスク層絶縁層41がキャップ層17の表面に形成されるマスク層形成工程。次に、絶縁層41をマスク層として、突起物に対しウェットエッチングを行うウェットエッチング工程S16。このとき、ウェットエッチングがエッチストップ層13で止まるように選択性のエッチャントを用いる。以下に、ウェットエッチングの具体例を示す。S16-1リン酸過酸化水素水H3PO4:H2O2=5:1をエッチャントとして用いて、突起物をエッチングする。このリン酸過酸化水素水はInGaAsを選択的に除去しInPは除去しない。S16-2塩酸酢酸HCl:CH3COOH=1:4をエッチャントとして用いて、突起物をエッチングする。この塩酸酢酸はInPを選択的に除去しInGaAsPは除去しない。S16-3リン酸過酸化水素水H3PO4:H2O2=5:1をエッチャントとして用いて、突起物をエッチングする。S16-4塩酸酢酸HCl:CH3COOH=1:4をエッチャントとして用いて、突起物をエッチングする。上記工程S16-1~工程S16-4の手順により突起物をエッチングする。なお、工程S16-3において、硫酸系エッチャントH2SO4:H2O2:H2O=5:1:40を用いてもよい。このウェットエッチングでは、突起物の組成及び形状に応じて、エッチングの深さはばらつくが、最も深くエッチングされた場合でもエッチストップ層13で停止する。このウェットエッチングによって、各突起物がエッチングされ空洞化する。このとき、図7のaに示されるように、突起物B1,B2の内側はエッチングされるが、殻状の突起物D1,D2が残ってしまうことがある。これらの殻状の突起物D1,D2の周囲の半導体積層10は、絶縁層41をマスクとしてウェットエッチングによってエッチングされ、半導体積層10の主面に開口面PWa,PWb,PWc,PWdが形成される。しかし、殻状の突起物D1,D2の除去はウェットエッチングでは困難である。そこで、絶縁層41をマスクとして、ドライエッチングを行うドライエッチング工程S17。このドライエッチングでは、InP層のエッチングレートよりも、Alを含むIII-V族化合物半導体層のエッチングレートが小さくなるようなエッチャントを用いる。例えば炭化水素及び水素を含む混合ガスがエッチャントとして用いられる。炭化水素及び水素を含む混合ガスをエッチャントとして用いた場合、InP層のエッチングレートよりも、Alを含むIII-V族化合物半導体層のエッチングレートが小さくなる。このドライエッチングは、例えばICP-RIE装置を用いて行われる。プロセス条件は、例えばガス流量比CH4:H2=1:5、圧力2Pa、ICPパワー400W、バイアスパワー15Wである。絶縁層41の開口部41c,41dは、それぞれ殻状の突起物D1,D2のボトムサイズよりも大きい。このため、ドライエッチングにより殻状の突起物D1,D2と同時に突起物周囲の半導体積層10がエッチングされ、半導体積層10の主面に開口面PDa,PDb,PDc,PDdが形成される。その結果、図7のbに示されるように、殻状の突起物が除去される。この後、図7のcに示されるように、フッ酸を用いてキャップ層17の表面に残った絶縁層41を除去する絶縁層除去工程マスク層除去工程S18。この絶縁層41を除去した半導体積層体に対して、図1の半導体メサ部形成工程S03以降の加工工程を実施し、半導体光素子のための加工を行う。以上説明したように、上述した半導体光素子の製造方法では、1stエピタキシャル成長工程S01において、エッチストップ層13及び複数の半導体層を含む半導体積層10を半導体基板11の主面11aにエピタキシャル成長させている。そして、表面処理工程S02において、ウェットエッチングによりキャップ層17の表面から突出する突起物A1,A2,B1,B2をエッチングし、ウェットエッチング後に残った殻状の突起物D1,D2をドライエッチングにより除去している。この半導体光素子の製造方法によれば、ウェットエッチングに加えてドライエッチングにより突起物の除去を行うため、ウェットエッチングの後に殻状の突起物D1,D2が残ったとしても、ドライエッチングにより除去することができる。また、エッチストップ層13を設けることにより、ウェットエッチング及びドライエッチングの進行をエッチストップ層13において抑制することができ、主面11aの法線軸NV方向において過剰なエッチングを抑制できる。なお、エッチストップ層13は、半導体積層10に含まれる複数の半導体層の下に設けられる。また、エッチストップ層13は、AlInGaAs又はAlInAsP等のAlを含むIII-V族化合物半導体層からなる。また、ウェットエッチング工程S16において、ウェットエッチングのエッチャントとして、リン酸過酸化水素水と塩酸酢酸とが用いられる。このため、エッチストップ層13でウェットエッチングの進行を抑制することができ、過剰なウェットエッチングを抑制することができる。また、ドライエッチング工程S17において、ドライエッチングのエッチャントとして、炭化水素及び水素を含む混合ガスが用いられる。塩素又はヨウ化水素等のハロゲン系エッチャントを用いても殻状の突起物D1,D2を除去できるが、ハロゲン系エッチャントを用いた場合、Alを含むエッチストップ層においてエッチングの進行を抑制することができないため、エッチングが過剰になってしまう虞がある。エッチングが過剰になると、後工程においてレジスト塗布ムラによるパターン不良等が生じる虞がある。これに対し、炭化水素及び水素を含む混合ガスをエッチャントとして用いることにより、InPのエッチレートよりエッチストップ層13のエッチレートを小さくすることができる。このため、エッチストップ層13においてドライエッチングの進行が遅くなり、主面11aの法線軸NV方向において過剰なエッチングを抑制することが可能となる。また、エッチストップ層13の厚さは、100nm~500nm程度としている。ドライエッチング工程S17のドライエッチングは、ウェットエッチング工程S16のウェットエッチングと比較して、エッチストップ層13のエッチレートと他の半導体層のエッチレートとの差が大きくない。このため、エッチストップ層13においてドライエッチングの進行を完全に止めることはできない。また、エッチストップ層13を形成する際に、その厚さが大きいと、突起物が増加する虞がある。これに対し、エッチストップ層13の厚さを100nm~500nm程度とすることによって、突起物の増加を抑えるとともに、ドライエッチングによりエッチストップ層13の下の層までエッチングされることを防止することができる。また、絶縁層41の厚さは、200nm~500nm程度としている。絶縁層41は、実際にはドライエッチング工程S17のドライエッチングによってエッチングされている。このため、絶縁層41がエッチングされて消失すると、半導体積層10がエッチングされてしまう。また、絶縁層形成工程S11において絶縁層41の厚さを調整しておき、絶縁層選択除去工程S14において、フッ酸によるエッチングによって半導体積層10がエッチングされすぎないように開口部41a,41b,41c,41dの大きさを調整してもよい。これに対し、絶縁層41の厚さを200nm~500nm程度とすることによって、絶縁層選択除去工程S14において半導体積層10が過剰にエッチングされるのを抑制するとともに、ドライエッチング工程S17のドライエッチングによって絶縁層41の下の層がエッチングされるのを防止できる。また、上述した半導体光素子の製造方法では、絶縁層選択除去工程S14において、絶縁層41の開口部41a,41b,41c,41dがそれぞれ突起物A1,A2,B1,B2のボトムサイズより大きくなるように、絶縁層41のうち突起物A1,A2,B1,B2の先端部及び側面に形成された部分を除去している。これにより、炭化水素及び水素を含む混合ガスをエッチャントとして用いたドライエッチングを行う際に、絶縁層41の開口部41a,41b,41c,41dを介して露出しているキャップ層17及びその下に設けられた半導体層を、殻状の突起物D1,D2とともにエッチングすることができる。このため、ウェットエッチングの後に残った殻状の突起物D1,D2を、それらの周囲の半導体層とともに除去することができる。したがって、殻状の突起物D1,D2をドライエッチングにより直接エッチングすることに依存せずに、殻状の突起物D1,D2を確実に除去することが可能となる。なお、本発明に係る半導体光素子の製造方法は上記実施形態に記載したものに限定されない。例えば上記実施形態では、1stエピタキシャル成長工程S01の後に表面処理工程S02を行っているが、同様の表面処理工程を3rdエピタキシャル成長工程S05の後に更に行うようにしてもよい。また、エッチストップ層13は、バッファ層12と下部クラッド層14との間に限られず、許容できるエッチングの深さに応じた位置に設けられてもよい。"