"窒化物半導体層を備えるヘテロ接合電界効果型トランジスタを備える半導体装置であって、前記へテロ接合電界効果型トランジスタは、基板上に設けられる第1の窒化物半導体層と、前記第1の窒化物半導体層上に設けられ、前記第1の窒化物半導体層よりも大きいバンドギャップを有し、前記第1の窒化物半導体層とヘテロ接合を形成する第2の窒化物半導体層と、前記第2の窒化物半導体層上に設けられるゲート電極、ソース電極およびドレイン電極とを備え、前記ゲート電極は、前記ソース電極と前記ドレイン電極との間に介在され、前記第2の窒化物半導体層は、前記第2の窒化物半導体層の伝導帯から、前記第1の窒化物半導体層と前記第2の窒化物半導体層とのヘテロ界面のバンド不連続量ΔEcと、前記第2の窒化物半導体層に発生する分極による前記第2の窒化物半導体層の前記ゲート電極側と前記ヘテロ界面側とのエネルギー差ΔEpとを足し合わせたエネルギーΔEcΔEpまでのエネルギー深さのバンドギャップ中に準位を形成する不純物を含み、前記第2の窒化物半導体層のうち、前記ゲート電極に臨む領域の少なくとも一部分における前記不純物の濃度は、前記第2の窒化物半導体層の前記ゲート電極に臨む領域を除く他の領域の少なくとも一部分における前記不純物の濃度よりも低いことを特徴とする半導体装置。前記第2の窒化物半導体層は、前記他の領域の少なくとも一部分に、前記不純物を含む領域を有することを特徴とする請求項1に記載の半導体装置。窒化物半導体層を備えるヘテロ接合電界効果型トランジスタを備える半導体装置の製造方法であって、基板上に第1の窒化物半導体層を形成する第1層形成工程と、前記第1の窒化物半導体層上に、前記第1の窒化物半導体層とヘテロ接合を形成する第2の窒化物半導体層を形成する第2層形成工程と、前記第2の窒化物半導体層上にゲート電極、ソース電極およびドレイン電極を形成する電極形成工程とを備え、前記電極形成工程では、前記ゲート電極を、前記ソース電極と前記ドレイン電極との間に介在されるように形成し、前記第2層形成工程と前記電極形成工程との間に、前記第2の窒化物半導体層のうち、前記ゲート電極を形成する領域として予め定める領域の少なくとも一部分を除く領域に、前記第2の窒化物半導体層の伝導帯から、前記第1の窒化物半導体層と前記第2の窒化物半導体層とのヘテロ界面のバンド不連続量ΔEcと、前記第2の窒化物半導体層に発生する分極による前記第2の窒化物半導体層の前記ゲート電極側と前記ヘテロ界面側とのエネルギー差ΔEpとを足し合わせたエネルギーΔEcΔEpまでのエネルギー深さのバンドギャップ中に準位を形成する不純物をドーピングするドーピング工程を備えることを特徴とする半導体装置の製造方法。前記ドーピング工程では、イオン注入法によって前記不純物をドーピングすることを特徴とする請求項3に記載の半導体装置の製造方法。前述の特許文献1、特許文献2および非特許文献1に開示されるように、窒化物半導体を用いたノーマリオフ型のヘテロ構造電界効果型トランジスタでは、ゲート領域の半導体層の二次元電子ガスを消失させるために、ゲート電極を形成する前に、ゲート領域の半導体層に何らかのプロセス処理が施される。このプロセス処理によって、ゲート領域の半導体層、およびゲート電極と半導体層との界面には、何らかのダメージ層が形成される。このダメージ層は、トランジスタの電流を制御する役割を有するゲート電極と近接するので、トランジスタの特性に及ぼす影響が大きい。たとえば、ダメージ層は、オフ状態におけるリーク電流の増加、およびパルス動作時にドレイン電流が減少する電流コラプスといった悪影響を引き起こす原因となりやすい。本発明の目的は、ゲート電極に臨む領域の半導体層、およびゲート電極と半導体層との界面へのダメージ層の形成を抑制、ノーマリオフ動作を実現することができるヘテロ接合電界効果型トランジスタを備える半導体装置およびその製造方法を提供することである。本発明の半導体装置は、窒化物半導体層を備えるヘテロ接合電界効果型トランジスタを備える半導体装置であって、前記へテロ接合電界効果型トランジスタは、基板上に設けられる第1の窒化物半導体層と、前記第1の窒化物半導体層上に設けられ、前記第1の窒化物半導体層よりも大きいバンドギャップを有し、前記第1の窒化物半導体層とヘテロ接合を形成する第2の窒化物半導体層と、前記第2の窒化物半導体層上に設けられるゲート電極、ソース電極およびドレイン電極とを備え、前記ゲート電極は、前記ソース電極と前記ドレイン電極との間に介在され、前記第2の窒化物半導体層は、前記第2の窒化物半導体層の伝導帯から、前記第1の窒化物半導体層と前記第2の窒化物半導体層とのヘテロ界面のバンド不連続量ΔEcと、前記第2の窒化物半導体層に発生する分極による前記第2の窒化物半導体層の前記ゲート電極側と前記ヘテロ界面側とのエネルギー差ΔEpとを足し合わせたエネルギーΔEcΔEpまでのエネルギー深さのバンドギャップ中に準位を形成する不純物を含み、前記第2の窒化物半導体層のうち、前記ゲート電極に臨む領域の少なくとも一部分における前記不純物の濃度は、前記第2の窒化物半導体層の前記ゲート電極に臨む領域を除く他の領域の少なくとも一部分における前記不純物の濃度よりも低いことを特徴とする。本発明の半導体装置の製造方法は、窒化物半導体層を備えるヘテロ接合電界効果型トランジスタを備える半導体装置の製造方法であって、基板上に第1の窒化物半導体層を形成する第1層形成工程と、前記第1の窒化物半導体層上に、前記第1の窒化物半導体層とヘテロ接合を形成する第2の窒化物半導体層を形成する第2層形成工程と、前記第2の窒化物半導体層上にゲート電極、ソース電極およびドレイン電極を形成する電極形成工程とを備え、前記電極形成工程では、前記ゲート電極を、前記ソース電極と前記ドレイン電極との間に介在されるように形成し、前記第2層形成工程と前記電極形成工程との間に、前記第2の窒化物半導体層のうち、前記ゲート電極を形成する領域として予め定める領域の少なくとも一部分を除く領域に、前記第2の窒化物半導体層の伝導帯から、前記第1の窒化物半導体層と前記第2の窒化物半導体層とのヘテロ界面のバンド不連続量ΔEcと、前記第2の窒化物半導体層に発生する分極による前記第2の窒化物半導体層の前記ゲート電極側と前記ヘテロ界面側とのエネルギー差ΔEpとを足し合わせたエネルギーΔEcΔEpまでのエネルギー深さのバンドギャップ中に準位を形成する不純物をドーピングするドーピング工程を備えることを特徴とする。本発明の半導体装置によれば、ヘテロ接合電界効果型トランジスタの第1の窒化物半導体層とヘテロ接合を形成する第2の窒化物半導体層には、第2の窒化物半導体層の伝導帯から、第1の窒化物半導体層と第2の窒化物半導体層とのヘテロ界面のバンド不連続量ΔEcと、第2の窒化物半導体層に発生する分極による第2の窒化物半導体層のゲート電極側とヘテロ界面側とのエネルギー差ΔEpとを足し合わせたエネルギーΔEcΔEpまでのエネルギー深さのバンドギャップ中に準位を形成する不純物以下準位形成不純物という場合があるが含まれる。第2の窒化物半導体層のうち、ゲート電極に臨む領域以下ゲート領域という場合があるの少なくとも一部分における準位形成不純物の濃度は、第2の窒化物半導体層のゲート領域を除く他の領域の少なくとも一部分における準位形成不純物の濃度よりも低い。このように構成することによって、第2の窒化物半導体層のゲート領域を除く他の領域に発生する二次元電子ガスの濃度を、ゲート領域の少なくとも一部分に発生する二次元電子ガスの濃度よりも高くすることができる。これによって、第2の窒化物半導体層のゲート領域を除く他の領域の電気抵抗を、第2の窒化物半導体層のゲート領域の少なくとも一部分の電気抵抗よりも低くすることができる。したがって、ゲート電極に電圧を加えていない状態で、ソース電極とドレイン電極との間に電流が流れることを防ぐことができるので、ヘテロ接合電界効果型トランジスタのノーマリオフ動作を実現することができる。このノーマリオフ動作の実現にあたっては、前述のように第2の窒化物半導体層のうち、ゲート領域の少なくとも一部分における準位形成不純物の濃度を、第2の窒化物半導体層のゲート領域を除く他の領域の少なくとも一部分における準位形成不純物の濃度よりも低くすればよい。つまり、ゲート領域の第2の窒化物半導体層、およびゲート電極と第2の窒化物半導体層との界面にダメージ層が形成されるような処理を第2の窒化物半導体層に施す必要はない。したがって、ゲート領域の第2の窒化物半導体層、およびゲート電極と第2の窒化物半導体層との界面へのダメージ層の形成を抑制して、ノーマリオフ動作を実現することができるヘテロ接合電界効果型トランジスタを備える半導体装置を得ることができる。このようにダメージ層の形成が抑制されることによって、ヘテロ接合電界効果型トランジスタにおいて、リーク電流の増加および電流コプラスの発生などを抑制することができるので、ヘテロ接合電界効果型トランジスタの特性が劣化することを防ぐことができる。本発明の半導体装置の製造方法によれば、第1層形成工程において、基板上に第1の窒化物半導体層が形成される。第2層形成工程において、第1の窒化物半導体層上に第2の窒化物半導体層が形成され、第1の窒化物半導体層とヘテロ接合が形成される。ドーピング工程において、第2の窒化物半導体層のうち、ゲート電極を形成する領域として予め定める領域の少なくとも一部分を除く領域に、準位形成不純物がドーピングされる。次いで、電極形成工程において、第2の窒化物半導体層上に、ゲート電極がソース電極とドレイン電極との間に介在されるように、ゲート電極、ソース電極およびドレイン電極が形成される。これによって、ゲート領域の第2の窒化物半導体層、およびゲート電極と第2の窒化物半導体層との界面にダメージ層が形成されるような処理を第2の窒化物半導体層に施すことなく、第2の窒化物半導体層のうち、ゲート領域の少なくとも一部分における準位形成不純物の濃度が、第2の窒化物半導体層のゲート領域を除く他の領域の少なくとも一部分における準位形成不純物の濃度よりも低いヘテロ接合電界効果型トランジスタを備える半導体装置を得ることができる。このような構成を有する半導体装置は、前述のようにヘテロ接合電界効果型トランジスタのノーマリオフ動作を実現することができる。したがって、ゲート領域の第2の窒化物半導体層、およびゲート電極と第2の窒化物半導体層との界面へのダメージ層の形成を抑制して、ノーマリオフ動作を実現することができるヘテロ接合電界効果型トランジスタを備える半導体装置を得ることができる。図1は、本発明の実施の一形態である半導体装置101の構成を示す断面図である。本実施の形態の半導体装置101は、窒化物半導体を用いたヘテロ接合電界効果型トランジスタ以下、単にトランジスタという場合がある1を備える。本実施の形態では、半導体装置101は、トランジスタ1と、不図示の他の半導体素子とを含んで構成される。半導体装置101は、図1に示すように、基板21、バッファ層22、チャネル層23、バリア層24、素子分離領域25、不純物ドーピング領域26、ソース電極27、ドレイン電極28およびゲート電極29を備えて構成される。バッファ層22、チャネル層23、バリア層24、不純物ドーピング領域26、ソース電極27、ドレイン電極28およびゲート電極29は、トランジスタ1を構成する。基板21は、炭化珪素SiCによって実現される。基板21の材料は、SiCに限らず、基板21上に窒化物半導体層を形成できる材料、より詳細には、基板21上に窒化物半導体層をエピタキシャル成長できる材料であればよい。具体的には、基板21の材料は、シリコンSi、サファイア、窒化ガリウムGaN、窒化アルミニウムAlNなどであってもよい。基板21の厚み方向一方側の表面上には、バッファ層22が設けられている。バッファ層22の厚み方向一方側の表面上には、チャネル層23が設けられている。チャネル層3の厚み方向一方側の表面上には、バリア層24が設けられている。バッファ層22、チャネル層23およびバリア層24は、窒化物半導体層であり、窒化物半導体から成る。チャネル層23とバリア層24とは、ヘテロ接合を形成する。バリア層24は、チャネル層23よりも大きいバンドギャップを有する。チャネル層23は、第1の窒化物半導体層に相当する。バリア層24は、第2の窒化物半導体層に相当する。不純物ドーピング領域26は、バリア層24中に形成されている。不純物ドーピング領域26は、不純物を含む。不純物ドーピング領域26は、バリア層24に不純物がドーピングされて形成される。不純物ドーピング領域26に含まれる不純物としては、バリア層24を構成する窒化物半導体において、伝導帯から後述する準位形成可能幅ΔEtまでのエネルギー深さのバンドギャップ中に準位を形成するものが挙げられる。このようなものとしては、Si、酸素原子O、窒素空孔などが挙げられる。ゲート電極29は、バリア層24の厚み方向一方側の表面上に設けられる。ゲート電極29は、ショットキー電極として機能する。ゲート電極29は、ショットキー特性が得られればよく、たとえば、チタンTi、アルミニウムAl、白金Pt、金Au、ニッケルNi、パラジウムPdなどの金属、イリジウムシリサイドIrSi、白金シリサイドPtSi、ニッケルシリサイドNiSi2などのシリサイド、もしくは窒化チタンTiN、窒化タングステンWNなどの窒化物金属、またはこれらから構成される多層膜などで形成される。ソース電極27およびドレイン電極28は、ゲート電極29を挟んで対向するように、バリア層24の厚み方向一方側の表面上に設けられる。ソース電極27およびドレイン電極28は、いずれも、ゲート電極29から間隔をあけて設けられる。換言すれば、ゲート電極29は、ソース電極27とドレイン電極28との間に介在される。ソース電極27およびドレイン電極28は、オーミック特性が得られればよく、たとえば、チタンTi、アルミニウムAl、ニオブNb、ハフニウムHf、ジルコニウムZr、ストロンチウムSr、ニッケルNi、タンタルTa、金Au、モリブデンMoもしくはタングステンWなどの金属、またはこれらから構成される多層膜で形成される。素子分離領域25は、トランジスタ1と、基板21上に設けられる不図示の他の半導体素子とを分離する。本実施の形態では、基板21上にトランジスタ1以外の他の半導体素子が設けられ、半導体装置101は、トランジスタ1と他の半導体素子とを含んで構成される。本発明の他の実施の形態では、半導体装置は、他の半導体素子を含まなくてもよい。この場合、素子分離領域25は、設けられなくてもよい。素子分離領域25は、トランジスタ1が形成される領域以外の領域のエピタキシャル結晶層に形成される。より詳細には、素子分離領域25は、トランジスタ1が形成される領域と、他の半導体素子が形成される領域との間のエピタキシャル結晶層に形成される。本実施の形態では、エピタキシャル結晶層は、バッファ層22、チャネル層23およびバリア層24であり、素子分離領域25は、チャネル層23およびバリア層24に形成される。バリア層24について、さらに具体的に説明する。チャネル層23とバリア層24とのヘテロ界面に形成されるバンド不連続量をΔEcとする。チャネル層23とバリア層24とがヘテロ結合を形成すると、バリア層24に分極が発生する。このバリア層24に発生する分極によるバリア層24のゲート電極29側とヘテロ界面側とのエネルギー差をΔEpとする。バンド不連続量ΔEcと、バリア層24のゲート電極29側とヘテロ界面側とのエネルギー差ΔEpとを足し合わせたエネルギーΔEcΔEp、以下準位形成可能幅というを、ΔEtとするΔEt=ΔEcΔEp。ここで、バリア層24のヘテロ界面側とは、バリア層24のチャネル層23と接する表面側、すなわちバリア層24の厚み方向他方側の表面側をいう。バリア層24のゲート電極29側とは、バリア層24のゲート電極29に臨む表面側をいう。バリア層24のゲート電極29側は、具体的には、バリア層24のチャネル層23と接する表面とは反対の表面側、すなわちバリア層24の厚み方向一方側の表面側以下バリア層24の表面側という場合があるである。本実施の形態のトランジスタ1では、バリア層24は、不純物ドーピング領域26を有する。不純物ドーピング領域26には、バリア層24の伝導帯から準位形成可能幅ΔEtまでのエネルギー深さのバンドギャップ中に準位を形成する不純物以下準位形成不純物というがドーピングされている。換言すれば、不純物ドーピング領域26は、準位形成不純物を含んでいる。不純物ドーピング領域26は、バリア層24のうち、ゲート電極29に臨む領域以下ゲート領域という場合があるを除く他の領域の少なくとも一部分に形成されている。具体的には、不純物ドーピング領域26は、バリア層24のゲート電極29側の部分のうち、ゲート領域を除く他の領域の少なくとも一部分に形成されている。バリア層24のゲート電極29に臨む領域であるゲート領域は、具体的には、バリア層24のゲート電極29に近接する領域である。バリア層24のゲート電極29に近接する領域は、バリア層24のゲート電極29に接する部分と、その近傍部分とを含む。バリア層24に不純物ドーピング領域26を形成することによって、バリア層24のうち、ゲート領域の少なくとも一部分における準位形成不純物の濃度を、バリア層24のゲート領域を除く他の領域の少なくとも一部分における準位形成不純物の濃度よりも低くすることができる。換言すれば、バリア層24のうち、ゲート領域を除く他の領域の少なくとも一部分における準位形成不純物の濃度を、ゲート領域の少なくとも一部分における準位形成不純物の濃度よりも高くすることができる。ここで、バリア層24のゲート領域の少なくとも一部分は、バリア層24のゲート領域のうち、不純物ドーピング領域26が形成されていない部分のことであり、本実施の形態では、バリア層24のゲート領域の全体である。バリア層24のゲート領域を除く他の領域の少なくとも一部分は、バリア層24のゲート領域を除く他の領域のうち、不純物ドーピング領域26が形成されている部分のことである。本実施の形態では、不純物ドーピング領域26は、バリア層24のゲート電極29側の部分のうち、ゲート領域および素子分離領域25を除く領域に形成されている。つまり、本実施の形態では、バリア層24のゲート領域における準位形成不純物の濃度は、バリア層24のゲート領域を除く他の領域の少なくとも一部分である、不純物ドーピング領域26における準位形成不純物の濃度よりも低くなっている。具体的には、バリア層24のうち、ゲート領域では、ヘテロ界面に二次元電子ガスが発生しないように、準位形成不純物の濃度は、たとえば1×1012cm2以下に十分に低くされる。ゲート領域を除く他の領域、具体的には不純物ドーピング領域26では、ヘテロ界面に二次元電子ガスが発生するように、準位形成不純物の濃度は、ゲート領域における準位形成不純物の濃度を超える程度に十分に高くされる。たとえば、ゲート領域の準位形成不純物の濃度が1×1012cm2以下とされる場合には、不純物ドーピング領域26の準位形成不純物の濃度は、1×1012cm2を超える程度、具体的には1×1013cm2程度に十分に高くされる。以上のように本実施の形態では、バリア層24のゲート領域における準位形成不純物の濃度は、バリア層24のゲート領域を除く他の領域の少なくとも一部分、具体的には不純物ドーピング領域26における準位形成不純物の濃度よりも低くなっている。このように構成することによって、バリア層24のゲート領域を除く他の領域に発生する二次元電子ガスの濃度を、ゲート領域に発生する二次元電子ガスの濃度よりも高くすることができる。これによって、バリア層24のゲート領域を除く他の領域の電気抵抗を、バリア層24のゲート領域の電気抵抗よりも低くすることができる。したがって、ゲート電極29に電圧を加えていない状態で、ソース電極27とドレイン電極28との間に電流が流れることを防ぐことができるので、ヘテロ接合電界効果型トランジスタ1のノーマリオフ動作を実現することができる。このノーマリオフ動作の実現にあたっては、前述のようにバリア層24のうち、ゲート領域の少なくとも一部分における準位形成不純物の濃度を、バリア層24のゲート領域を除く他の領域の少なくとも一部分における準位形成不純物の濃度よりも低くすればよい。つまり、ゲート領域のバリア層24、およびゲート電極29とバリア層24との界面にダメージ層が形成されるような処理をバリア層24に施す必要はない。したがって、ゲート領域のバリア層24、およびゲート電極29とバリア層24との界面へのダメージ層の形成を抑制して、ノーマリオフ動作を実現することができるヘテロ接合電界効果型トランジスタ1を備える半導体装置101を得ることができる。このようにダメージ層の形成が抑制されることによって、トランジスタ1において、リーク電流の増加および電流コプラスの発生などを抑制することができるので、トランジスタ1の特性が劣化することを防ぐことができる。以下に、バリア層24における準位形成不純物の濃度と二次元電子ガスの濃度との関係について説明する。バンドギャップの大きさが異なる窒化物半導体を用いてヘテロ構造を形成した場合、ヘテロ構造を構成する窒化物半導体層のうち、バンドギャップが相対的に大きい層には分極が発生する。本実施の形態では、チャネル層23とバリア層24とによってヘテロ構造が構成されており、バリア層24の方が、相対的に大きいバンドギャップを有するので、バリア層24に分極が発生する。これによって、バリア層24のゲート電極29側の部分のエネルギーが高くなる。このとき、バリア層24のバンドギャップ中に不純物準位が形成され、その準位が伝導帯から準位形成可能幅ΔEtのエネルギー深さのバンドギャップ内にあれば、分極によって高エネルギー側にシフトしたバリア層24のゲート電極29の部分では、不純物準位が空乏化される。そして、バリア層24のゲート電極29の部分では、系の電気的平衡状態を保存するために、ヘテロ界面に空乏化された濃度分だけの二次元電子ガスが形成される。したがって、バリア層24中の伝導体から準位形成可能幅ΔEtまでのエネルギー深さのバンドギャップ中に不純物準位を形成する準位形成不純物の濃度は、二次元電子ガスの濃度と密接な関係を有する。以上のことから、本実施の形態では、前述のようにバリア層24のうち、ゲート領域の準位形成不純物の濃度を、ゲート領域を除く他の領域の準位形成不純物の濃度よりも低くしている。これによって、ゲート領域のバリア層24、およびゲート電極29とバリア層24との界面にダメージ層が形成されるような処理をバリア層24に施すことなく、バリア層24のうち、ゲート領域を除く他の領域に発生する二次元電子ガスの濃度が、ゲート領域に発生する二次元電子ガスの濃度よりも高い構成を実現している。また本実施の形態では、前述のようにバリア層24のゲート電極29側の部分のうち、ゲート領域を除く他の領域に、準位形成不純物を含む不純物ドーピング領域26が形成されている。これによって、バリア層24のゲート電極29側の部分のうち、ゲート領域を除く他の領域の準位形成不純物の濃度が、ゲート領域の準位形成不純物の濃度よりも高い構成を容易に実現することができる。次に、前述の図1に示す本発明の実施の一形態である半導体装置101の製造方法について説明する。図2~図6は、本発明の実施の一形態である半導体装置101の製造方法を説明するための図である。図2~図6の説明において、図1に対応する部分については、同一の参照符を付して共通する説明を省略する。図2は、基板21上へのバッファ層22、キャリア層23およびバリア層24の積層が終了した段階の状態を示す断面図である。基板21上、具体的には基板21の厚み方向一方側の表面上に、バッファ層22、チャネル層23およびバリア層24をこの順に積層して形成する。チャネル層23を形成する工程は、第1層形成工程に相当する。バリア層24を形成する工程は、第2層形成工程に相当する。バッファ層22、チャネル層23およびバリア層24は、それぞれ、有機金属気相成長MetalOrganicChemicalVaporDeposition;略称:MOCVD法または分子線エピタキシーMolecularBeamEpitaxy;略称:MBE法などのエピタキシャル成長法を用いて、エピタキシャル成長させることによって形成される。図3は、不純物ドーピング領域26の形成が終了した段階の状態を示す断面図である。バリア層24のうち、不純物ドーピング領域26を形成する領域として予め定める領域以下ドーピング領域形成領域という場合があるに、不純物ドーピング領域26を形成する。ドーピング領域形成領域は、バリア層24のうち、ゲート電極29を形成する領域として予め定める領域の少なくとも一部分を除く領域である。本実施形態では、ドーピング領域形成領域は、バリア層24のうち、ゲート電極29を形成する領域として予め定める領域の全体を除く領域である。不純物ドーピング領域26は、具体的には以下のようにして形成される。バリア層24のドーピング領域形成領域に、レジストパターンなどをマスクとして、イオン注入法などを用いて、Si、Oなどのイオンを打ち込むことによって、ドーピングする。次いで、レジストパターンなどのマスクを除去した後、急速熱アニールRapidThermalAnnealing;略称:RTA法などを用いて、ドーピングしたイオンを活性化させる。このようにして、バリア層24の厚み方向一方側の表面側の部分に、不純物ドーピング領域26を形成する。不純物ドーピング領域26は、2箇所に形成される。不純物ドーピング領域26を形成する工程は、ドーピング工程に相当する。図4は、ソース電極27およびドレイン電極28の形成が終了した段階の状態を示す断面図である。不純物ドーピング領域26上に、ソース電極27およびドレイン電極28となる金属膜を、蒸着法またはスパッタ法を用いてリフトオフ法などによって堆積した後、RTA法などを用いて合金化して、ソース電極27およびドレイン電極28を形成する。ソース電極27およびドレイン電極28となる金属膜は、たとえばチタンTi、アルミニウムAl、ニオブNb、ハフニウムHf、ジルコニウムZr、ストロンチウムSr、ニッケルNi、タンタルTa、金Au、モリブデンMoもしくはタングステンWなどの金属から成る単層膜、またはこれらのから構成される多層膜である。図5は、素子分離領域25の形成が終了した段階の状態を示す断面図である。トランジスタ1を作製する領域外のチャネル層23およびバリア層24に、たとえばイオン注入法またはエッチングなどを用いて、素子分離領域25を形成する。図5には、イオン注入法によって素子分離領域25を形成する場合を示している。図6は、ゲート電極29の形成が終了した段階の状態を示す断面図である。不純物ドーピング領域26が形成されたバリア層24上に、ゲート電極29となる金属膜を、蒸着法またはスパッタ法を用いて堆積し、リフトオフ法などによって所定の領域にゲート電極29を形成する。ゲート電極29は、不純物ドーピング領域26同士の間のバリア層24上に形成される。ゲート電極29となる金属膜は、たとえばチタンTi、アルミニウムAl、白金Pt、金Au、ニッケルNiおよびパラジウムPdなどの金属、イリジウムシリサイドIrSi、白金シリサイドPtSi、ニッケルシリサイドNiSi2などのシリサイド、もしくは窒化チタンTiN、窒化タングステンWNなどの窒化物金属から成る単層膜、またはこれらから構成される多層膜である。前述の図4に示すソース電極27およびドレイン電極28を形成する工程、および図6に示すゲート電極29を形成する工程は、電極形成工程に相当する。以上の方法によって、図1に示す構造のヘテロ接合電界効果型トランジスタ1を作製することができる。本実施の形態では、トランジスタとして動作する必要最小限の要素しか記載していないが、最終的には保護膜、配線、バイアホールなどの形成プロセスを経て、デバイスとして用いられる。本実施の形態のように半導体装置101が他の半導体素子を備える場合には、さらに、他の半導体素子の形成プロセスを経て、半導体装置101が得られる。以上のように本実施の形態によれば、図3に示す不純物ドーピング領域26を形成する工程では、バリア層24のうち、ゲート電極29が形成される部分には、不純物ドーピング領域26を形成しない。そして、図6に示すゲート電極29を形成する工程では、不純物ドーピング領域26同士の間のバリア層24上に、ゲート電極29を形成する。これによって、ゲート領域のバリア層24、およびゲート電極29とバリア層24との界面にダメージ層が形成されるような処理をバリア層24に施すことなく、ゲート領域のバリア層24に不純物ドーピング領域26が形成されていないトランジスタ1を備える半導体装置101を製造することができる。換言すれば、ゲート領域のバリア層24、およびゲート電極29とバリア層24との界面にダメージ層が形成されるような処理をバリア層24に施すことなく、バリア層24のうち、ゲート領域の少なくとも一部分における準位形成不純物の濃度が、バリア層24のゲート領域を除く他の領域の少なくとも一部分における準位形成不純物の濃度よりも低いトランジスタ1を備える半導体装置101を得ることができる。このような構成を有する本実施の形態の半導体装置101は、前述のようにトランジスタ1のノーマリオフ動作を実現することができる。したがって、ゲート領域のバリア層24、およびゲート電極29とバリア層24との界面へのダメージ層の形成を抑制して、ノーマリオフ動作を実現することができるトランジスタ1を備える半導体装置101を得ることができる。また本実施の形態では、不純物ドーピング領域26を形成するときには、イオン注入法によって準位形成不純物をドーピングする。これによって、不純物ドーピング領域26を所望の領域に容易に形成することができる。本実施の形態の半導体装置101およびその製造方法について、以下にさらに述べる。図2に示すチャネル層23およびバリア層24をエピタキシャル成長させる工程では、AlGaNの原料ガスとなるトリメチルアンモニウム、トリメチルガリウム、アンモニアなどの流量、圧力および温度を調整し、チャネル層23およびバリア層24を所望の組成とする。これによって、種々の特性を有するトランジスタ1を備える半導体装置101を製造することができる。チャネル層23およびバリア層24は、バリア層24に分極が発生するヘテロ接合を形成できる材料であればよい。たとえば、チャネル層23は、InaAlbGa1abN0≦a≦1,0≦b≦1で構成され、バリア層24は、IncAldGa1cdN0≦c≦1,0≦d≦1で構成されていればよい。このうち、チャネル層23がAlbGa1bNで構成され、バリア層24がAldGa1dNで構成される場合を考える。ただしb<dである。この場合、バリア層24に大きな分極効果が発生するので、チャネル層23とバリア層24とのヘテロ界面に、高濃度の二次元電子ガスを発生させることができる。したがって、この構造は、トランジスタ1の大電流化、さらには高出力化に有利であり、より好ましい構造である。ヘテロ構造電界効果型トランジスタ1は、チャネル層23に用いる半導体材料の絶縁破壊電界が高いほど耐圧が高くなる。AlbGa1bNは、Al組成がより高いほどバンドギャップが大きく、絶縁破壊電界が高い。したがって、上記の構造において、チャネル層23に用いるAlbGa1bNは、よりAl組成が高い、換言すればbが1に近い方が好ましい。また、バリア層24に用いる半導体材料のバンドギャップが大きいほど、バリア層24を介してゲート電極29からチャネル層23とバリア層24とのヘテロ界面へ流れるゲートリーク電流が流れにくくなる。したがって、バリア層24として用いるAldGa1dNも同様に、よりAl組成が高い方が好ましい。具体的には、AldGa1dNのdが1の場合であるAlNを用いた場合に、最もリーク電流を低減することができる。チャネル層23およびバリア層24は、必ずしも同一組成の単一層から成る構造である必要はなく、In組成、Al組成、Ga組成a,b,c,dが異なる複数層から成る多層膜で構成されてもよい。また、チャネル層23およびバリア層24を構成する各層には、窒化物半導体に対してn型不純物またはp型不純物として機能する不純物が含まれていてもよい。図3に示す不純物ドーピング層26の形成工程では、イオン注入法によって不純物ドーピング領域26を形成する場合を示したが、不純物ドーピング領域26の形成方法は、これに限定されない。たとえば、SiまたはOなどの不純物となる元素を含む材料を所望の領域に堆積した後、高温でアニールして熱拡散させてもよい。または、不純物となる元素を含む雰囲気中でプラズマ処理してもよい。または、低気圧状態で熱処理を行い、バリア層24を構成する窒化物半導体の窒素を脱離させて、窒素空孔を形成してもよい。また図3に示す不純物ドーピング領域26の形成工程では、レジストパターンの形成およびイオン注入を、レジストパターンと、注入エネルギーおよび注入量などの注入条件とを変えて、数回繰返して行う。これによって、前述の図1、ならびに後述する図9、図10および図11に示すような種々の構造の不純物ドーピング領域26,32,33,34を形成することができる。図4に示すソース電極27およびドレイン電極28の形成工程、図5に示す素子分離領域25の形成工程、および図6に示すゲート電極29の形成工程の3つの工程は、必ずしもこの順に行う必要はなく、工程の順番を入れ替えてもよい。たとえば、ソース電極27およびドレイン電極28を形成する工程の前に、素子分離領域25を形成する工程を行ってもよい。図7は、本発明の半導体装置の他の例を示す断面図である。本発明の実施の他の形態の半導体装置102では、トランジスタ2は、図7に示すように、前述の図1に示すトランジスタ1におけるチャネル層23とバリア層24との間に、スペーサ層30が介在されていてもよい。スペーサ層30は、比較的薄く形成される。スペーサ層30の厚さは、たとえば0.1nm~5nmである。スペーサ層30は、窒化インジウムInN、GaNまたはAlNなどの二元系半導体から成る。このように二元系半導体から成るスペーサ層30をチャネル層23とバリア層24との間に介在させることによって、ヘテロ界面の電子移動度を向上させることができる。したがって、トランジスタ2に、大きなドレイン電流を流すことができる。図7に示す半導体装置2は、前述の図2に示す工程において、チャネル層23を形成した後に、スペーサ層30を形成し、その後バリア層24を形成することによって製造することができる。スペーサ層30は、チャネル層23およびバリア層24と同様に、たとえばエピタキシャル成長によって形成される。スペーサ層30は、たとえばInN、GaNまたはAlNなどの二元系半導体によって形成される。スペーサ層30は、たとえば厚さが0.1nm~5nmに形成される。図8は、本発明の半導体装置の他の例を示す断面図である。本発明の他の実施の形態の半導体装置102では、トランジスタ3は、図8に示すように、前述の図1に示すトランジスタ1におけるバリア層24のうち、ゲート電極29に臨む領域が、キャップ層31で覆われていてもよい。バリア層24のうち、ゲート電極29に臨む領域は、具体的には、バリア層24の厚み方向一方側の表面部のうち、不純物ドーピング領域26同士の間の領域である。キャップ層31は、比較的薄く形成される。キャップ層31の厚さは、たとえば0.1nm~5nmである。キャップ層31は、たとえばGaNから成る。このようにバリア層24のゲート電極29に臨む領域をキャップ層31で覆うことによって、ゲート電極29のショットキー障壁が高くなるので、トランジスタ3の耐圧を高くすることができる。図8に示す半導体装置3は、前述の図2に示す工程でバリア層24を形成した後に、キャップ層31を形成し、その後、前述の図3に示す工程で、バリア層24およびキャップ層11の所定の領域に不純物ドーピング領域26を形成することによって製造することができる。キャップ層31は、チャネル層23およびバリア層24と同様に、たとえばエピタキシャル成長によって形成される。キャップ層31は、たとえばGaNによって形成される。キャップ層31は、たとえば厚さが0.1nm~5nmに形成される。図9および図10は、本発明の半導体装置の他の例を示す断面図である。前述の図1に示す本実施の形態の半導体装置101では、不純物ドーピング領域26は、バリア層24の表面側の部分のうち、ソース電極27およびドレイン電極28に接する部分にまで形成されている。本発明の他の実施の形態では、不純物ドーピング領域32は、図9および図10に示すように、バリア層24の表面側の部分のうち、ソース電極27とゲート電極29との間の領域の少なくとも一部分、およびドレイン電極28とゲート電極29との間の領域の少なくとも一部分に形成されていればよい。たとえば、図9に示す半導体装置104のトランジスタ4では、不純物ドーピング領域32は、バリア層24の表面側の部分のうち、ソース電極27とゲート電極29との間の領域の一部分、およびドレイン電極28とゲート電極29との間の領域の一部分に形成される。換言すれば、不純物ドーピング領域32は、ソース電極27とゲート電極29との間の領域に、ソース電極27およびゲート電極29からそれぞれ間隔をあけて形成される。また不純物ドーピング領域32は、ドレイン電極28とゲート電極29との間の領域に、ドレイン電極28およびゲート電極29からそれぞれ間隔をあけて形成される。図10に示す半導体装置105のトランジスタ5では、不純物ドーピング領域33は、バリア層24の表面側の部分のうち、ソース電極27とゲート電極29との間の全ての領域、およびドレイン電極28とゲート電極29との間の全ての領域に形成される。不純物ドーピング領域32,33は、ソース電極27とゲート電極29との間の領域の少なくとも一部分、およびドレイン電極28とゲート電極29との間の領域の少なくとも一部分に形成されていれば、この領域の二次元電子ガス濃度を増加させて、ソース電極27とドレイン電極28との間の抵抗を低くすることができる。したがって、不純物ドーピング領域32,33は、図9および図10に示すように、ソース電極27とゲート電極29との間の領域の少なくとも一部分、およびドレイン電極28とゲート電極29との間の領域の少なくとも一部分に形成されていればよい。図9および図10に示す構造を比較すると、図10に示すように、ソース電極27とゲート電極29との間の全ての領域、およびドレイン電極28とゲート電極29との間の全ての領域に不純物ドーピング領域33を形成した方が、図9に示すように不純物ドーピング領域32を前記領域の一部分に形成した場合に比べて、ソース電極27とドレイン電極28との間の抵抗をより低くすることができる。したがって、ソース電極27とドレイン電極28との間の抵抗を低減するという観点からは、図10に示すように、ソース電極27とゲート電極29との間の全ての領域、およびドレイン電極28とゲート電極29との間の全ての領域に、不純物ドーピング領域33が形成されている構造の方が好ましい。図9および図10に示す構造と前述の図1に示す構造とを比較すると、バリア層24のソース電極27およびドレイン電極28に接する部分の二次元電子ガス濃度が高い方が、コンタクト抵抗を低くすることができる。したがって、図1に示すように、ソース電極27およびドレイン電極28に接する部分のバリア層24にも不純物ドーピング領域26が形成されている構造の方が好ましい。図9に示す半導体装置104および図10に示す半導体装置105は、不純物ドーピング領域32が形成される領域が異なること以外は、前述の図2~図6に示す本実施の形態の半導体装置101の製造方法と同様にして製造することができる。図11は、本発明の半導体装置の他の例を示す断面図である。本発明の実施の他の形態における半導体装置106のトランジスタでは、不純物ドーピング領域34は、バリア層24の内部に形成されている。図1に示す不純物ドーピング領域26は、二次元電子ガスが発生するヘテロ界面よりもバリア層24の表面側に形成されていれば、分極の効果を受けて二次元電子ガスの源となる。したがって、不純物ドーピング領域は、図1に示す不純物ドーピング領域26のように必ずしもバリア層24の表面側の部分の最表面に形成する必要はなく、図11に示す不純物ドーピング領域34のようにバリア層24の内部に形成されてもよい。不純物ドーピング領域26,34に形成された不純物準位は、バリア層24の表面に近いほど分極の効果を受けやすく、エネルギーが深い準位も空乏化され、二次元電子ガスの源になりやすい。また、不純物ドーピング領域26,34は、二次元電子ガスが発生するヘテロ界面に近いほど、二次元電子ガスの散乱因子となりやすい。したがって、不純物ドーピング領域26,34は、バリア層24の表面側の部分の最表面により近い領域に浅く形成する方が好ましい。たとえば、図1に示す構造と図11に示す構造とを比較した場合、図1に示す不純物ドーピング領域26のようにバリア層24の表面側の部分の最表面に形成する方が、図2に示す不純物ドーピング領域34のようにバリア層24の内部に形成するよりも好ましい。図11に示す不純物ドーピング領域34は、前述の図3に示す不純物ドーピング領域の形成工程において、注入エネルギーなどを調整することによって形成することができる。図12は、本発明の半導体装置の他の例を示す断面図である。本発明の他の実施の形態における半導体装置107のトランジスタ7では、エピタキシャル結晶層であるチャネル層23およびバリア層24のうち、ソース電極27およびドレイン電極28に臨む領域の少なくとも一部分には、高濃度n型不純物領域35が形成されていてもよい。高濃度n型不純物領域35を形成することによって、ソース電極27と半導体層とのコンタクト抵抗、およびドレイン電極28と半導体層とのコンタクト抵抗を低くすることができる。ここで、半導体層とは、基板21上に形成される半導体層をいい、具体的には、チャネル層23およびバリア層24をいう。高濃度n型不純物領域35は、必ずしもn型不純物の濃度が一定である必要はなく、濃度が分布していてもよい。高濃度n型不純物領域35は、ゲート電極29側からドレイン電極28側に向けてn型不純物の濃度が高くなるような構造にすることが好ましい。このような構造にすることによって、ドレイン電極28に高電圧を印加したときに、ゲート電極29のドレイン電極28側の端部に集中する電界を緩和することができるので、トランジスタ7の高耐圧化を図ることができる。図13は、高濃度n型不純物領域35の形成が終了した段階の状態を示す断面図である。図12に示す半導体装置107は、前述の図4に示すソース電極27およびドレイン電極28の形成工程の前に、図13に示すように高濃度n型不純物領域35を形成することによって製造することができる。図13に示す高濃度n型不純物領域35の形成工程では、不純物ドーピング領域26が形成されたバリア層24およびチャネル層23の所望の領域に、レジストパターンなどをマスクとして、イオン注入法などを用いて、Siなどのイオンを打ち込んでドーピングする。次いで、レジストパターンなどのマスクを除去した後、RTARapidThermalAnnealing法などを用いて、ドーピングしたイオンを活性化させる。これによって、高濃度n型不純物領域35が形成される。高濃度n型不純物領域35は、チャネル層23およびバリア層24のうち、ソース電極27およびドレイン電極28に臨む領域の少なくとも一部分に形成される。図12に示す例では、高濃度n型不純物領域35は、不純物ドーピング領域26が形成された領域のバリア層24およびチャネル層23に形成される。高濃度n型不純物領域35は、図12に示す構造に限定されない。図13に示す工程におけるレジストパターンの形成およびイオン注入を、レジストパターン、ならびに注入エネルギーおよび注入量などの注入条件を変えて複数回繰返して行うことによって、種々の構造の高濃度n型不純物領域35を形成することができる。図14は、本発明の半導体装置の他の例を示す断面図である。本発明の他の実施の形態における半導体装置108のトランジスタ8では、ソース電極37およびドレイン電極38に臨む領域のバリア層50には、凹所が形成されていてもよい。図14に示す例では、バリア層50のうち、バリア層50の表面側の部分に形成された不純物ドーピング領域36に、凹所が形成されている。この凹所にソース電極37およびドレイン電極38が設けられている。このような構造にすることによって、前述の図12に示すように高濃度n型不純物領域35を形成する場合と同様に、ソース電極37と半導体層とのコンタクト抵抗、およびドレイン電極38と半導体層とのコンタクト抵抗を低くすることができる。図14に示す半導体装置108は、前述の図4に示すソース電極およびドレイン電極の形成工程の前に、バリア層24に凹所を形成し、その後、図4に示すソース電極およびドレイン電極の形成工程と同様にして、凹所にソース電極37およびドレイン電極38を形成することによって製造することができる。凹所は、たとえばイオンミリングまたはCl2を用いたドライエッチング法によって、ソース電極37およびドレイン電極38を形成する領域のバリア層24の少なくとも一部分を除去することによって形成される。図15は、本発明の半導体装置の他の例を示す断面図である。本発明の他の実施の形態における半導体装置109のトランジスタ9では、ゲート電極39は、不純物ドーピング領域26の一部分に重なっていてもよい。不純物ドーピング領域26にドーピングされた全ての不純物は、バリア層24に生じる分極によって空乏化されているので、トランジスタ9の動作を妨げるほど大きなゲートリーク電流の要因にはならない。したがって、バリア層24のうち、不純物をドーピングしていない領域の全てがゲート電極39で覆われていれば、不純物ドーピング領域26の一部分に、ゲート電極39が重なっていてもよい。図15に示す半導体装置109は、前述の図6に示すゲート電極の形成工程において、リフトオフ法に用いるレジストパターンを所望の領域に形成することによって製造することができる。図16は、本発明の半導体装置の他の例を示す断面図である。本発明の他の実施の形態における半導体装置110のトランジスタ10では、ゲート電極29とバリア層24との間には、絶縁膜40が介在されている。このようにゲート電極29は、必ずしも直接バリア層24に接している必要はなく、バリア24層上に形成された絶縁膜40上に形成されていてもよい。このようにゲート電極29とバリア層24との間に絶縁膜40を設けることによって、ゲートリーク電流を低減することができる。絶縁膜40は、アルミニウムAl、ガリウムGa、シリコンSi、ハフニウムHf、チタンTiなどのうちの少なくとも1種類以上の原子の酸化物、窒化物、または酸窒化物などによって構成される。図17は、絶縁膜40の形成が終了した段階の状態を示す断面図である。図16に示す半導体装置110は、前述の図6に示すゲート電極29を形成する工程の前に、絶縁膜40を形成した後、ゲート電極29を形成することによって製造することができる。具体的には、バリア層24、不純物ドーピング領域26、素子分離領域25、ソース電極27およびドレイン電極28を覆うように、たとえば蒸着法またはプラズマCVD法を用いて、酸化アルミニウムAlOx、窒化珪素SiNx、酸化珪素SiOx、酸化ハフニウムHfOx、酸化チタンTiOxなどから成る絶縁膜40を堆積する。その後、ソース電極27とドレイン電極28との間の絶縁膜40上に、前述の図6に示す工程と同様にして、ゲート電極29を形成する。次いで、ソース電極27およびドレイン電極28の一部分が露出するように、ソース電極27上およびドレイン電極28上に形成された絶縁膜40の一部分を除去する。これによって、図16に示す構造の半導体装置110が得られる。図18および図19は、本発明の半導体装置の他の例を示す断面図である。ゲート電極29とバリア層24との間に介在される絶縁膜40,41は、図16に示すように、ソース電極27とドレイン電極28との間のバリア層24の全ての領域を覆うように形成される必要はなく、バリア層24のゲート電極29に臨む領域の少なくとも一部分に形成されていればよい。たとえば図18に示す半導体装置111のトランジスタ11のように、絶縁膜41は、ゲート電極29とバリア層24との間のみに、バリア層24のゲート電極29に臨む領域全体を覆って形成されていてもよい。また図19に示す半導体装置112のトランジスタ12のように、絶縁膜41は、ゲート電極29に臨む領域のバリア層の一部分を覆って形成されていてもよい。図18に示す半導体装置111および図19に示す半導体装置112は、前述の図17に示す絶縁膜の形成工程と同様にして絶縁膜41を形成した後、前述の図6に示すゲート電極29の形成工程と同様にしてゲート電極29を形成し、その後、所望の領域以外に形成された絶縁膜41を除去することによって製造することができる。所望の領域以外に形成された絶縁膜41の除去は、たとえばゲート電極29の形成後に、たとえばレジストパターンまたはゲート電極29自体をマスクとして、たとえばフッ酸などを用いたウェットエッチング、またはフッ素系ガスを用いたプラズマエッチングによって行われる。図20は、本発明の半導体装置の他の例を示す断面図である。ゲート電極は、必ずしも前述の図1に示すゲート電極29のように、基板21に垂直な仮想平面における断面形状以下、単に断面形状という場合があるが四角形状である必要はない。ゲート電極は、断面形状が四角形状である場合に比べて、バリア層24と接触する領域の面積が小さくなる形状であってもよい。このような形状としては、たとえば図20に示す形状が挙げられる。図20に示す本発明の他の実施の形態における半導体装置113のトランジスタ13では、ゲート電極44は、断面形状がY字型形状である。断面形状が四角形状である場合に比べて、バリア層24と接触する領域の面積が小さくなる形状のゲート電極は、図20に示すように断面形状がY字型形状であってもよいし、断面形状がT字型形状であってもよい。このようにゲート電極を、断面形状が四角形状である場合に比べて、バリア層24と接触する領域の面積が小さくなる形状にすることによって、ゲート電極がバリア層24と接触する面積を維持したまま、ゲート電極の断面形状が四角形状であるに比べて、ゲート電流の流れる方向に垂直なゲート電極の断面積を大きくすることができる。したがって、ゲート抵抗を低減することができる。図21は、絶縁膜45の一部分の除去が終了した段階を示す断面図である。図20に示す半導体装置113は、以下のようにして製造することができる。前述の図17に示す絶縁膜40の形成工程と同様にして絶縁膜45を堆積した後に、たとえばフッ素系ガスを用いたプラズマエッチング、またはフッ酸を用いたウェットエッチングによって、絶縁膜45の一部分を除去する。絶縁膜45は、図21に示すように、ソース電極27とドレイン電極28とによって挟まれた領域の絶縁膜45の一部分、具体的には不純物ドーピング領域26および素子分離領域25が形成されていない部分のバリア層24上に形成された部分が除去される。絶縁膜45が除去された部分を充填するように、前述の図6に示すゲート電極29の形成工程と同様にしてゲート電極44を形成する。その後、全ての絶縁膜45をウェットエッチングなどによって除去する。これによって、前述の図20に示すように、断面形状がY字型形状のゲート電極44が形成される。断面形状がT字型形状のゲート電極も同様にして形成することができる。図22および図23は、本発明の半導体装置の他の例を示す断面図である。本発明の他の実施の形態では、ゲート電極44,46のバリア層24と接触してない部分と、バリア層24との間の領域の少なくとも一部分には、絶縁膜41,45が設けられていてもよい。絶縁膜41,45は、Al、Ga、Si、Hf、Tiなどのうちの少なくとも1種類以上の原子の酸化物、窒化物または酸窒化物などから成る。図22に示す半導体装置114のトランジスタ14は、前述の図20に示す半導体装置113のトランジスタ13において、ゲート電極44のバリア層24と接触していない部分と、バリア層24との間に絶縁膜45が設けられた構造である。図22に示す例では、絶縁膜45は、バリア層24のソース電極27、ドレイン電極28およびゲート電極44に接触していない部分と、ソース電極27の一部分と、ドレイン電極28の一部分とを覆うように設けられる。図23に示す半導体装置115のトランジスタ15は、前述の図20に示す半導体装置113のトランジスタ13において、ゲート電極44に代えて、断面形状がU字型形状のゲート電極46が設けられ、ゲート電極46とバリア層24との間に絶縁膜41が設けられた構造である。図23に示す例では、絶縁膜41は、ゲート電極46のバリア層24と接触していない部分と、バリア層24との間の領域の全体に設けられている。このようにゲート電極44,46のバリア層24と接触してない部分と、バリア層24との間の領域の少なくとも一部分に絶縁膜41,45が設けられた構造にすることによって、高電圧で動作させるときに、ゲート電極44,46のドレイン電極28側の端部に集中する電界を緩和することができる。したがって、トランジスタ14,15の耐圧を高くすることができる。図22に示す半導体装置114は、以下のようにして製造することができる。前述の図20に示す半導体装置113と同様にして、前述の図21に示す絶縁膜45の除去された部分を充填するようにゲート電極44を形成する。その後、ソース電極27およびドレイン電極28の一部分が露出するように、ソース電極27上およびドレイン電極28上に形成された絶縁膜45の一部分を除去する。これによって、図22に示す半導体装置114が得られる。図23に示す半導体装置115は、以下のようにして製造することができる。前述の図21に示す絶縁膜の形成工程と同様にして絶縁膜45を形成した後、絶縁膜45の除去を行わずに、前述の図6に示すゲート電極29の形成工程と同様にしてゲート電極46を形成する。その後、フッ酸を用いたウェットエッチングなどによって、絶縁膜45のうち、ゲート電極46とバリア層24との間の部分以外の絶縁膜45を除去する。フッ酸などを用いたウェットエッチングの処理条件、たとえば処理時間およびフッ酸などのエッチング液の濃度を調整することによって、所望の領域の絶縁膜45を残すことができ、図23に示す構造のトランジスタ15を備える半導体装置115を製造することができる。以上に述べた半導体装置101~115の構造は、全て個々に採用する必要はなく、幾つかの構造、または全ての構造を組み合わせた構造としてもよい。また以上に述べた半導体装置1~115では、トランジスタとして動作する必要最小限の要素しか記載していないが、最終的には保護膜、配線、バイアホールなどの形成された構造においてデバイスとして用いられる。"