半導体回路と、電源と、を備え、前記半導体回路は、電圧駆動型のスイッチング素子及び前記スイッチング素子に逆並列に接続された逆並列ダイオードを有した主素子と、前記逆並列ダイオードより逆回復時間が短く、前記逆並列ダイオードより逆回復電荷が小さい高速還流ダイオードと、コンデンサと、前記コンデンサ及び高速還流ダイオード間に接続され、前記逆並列ダイオードの逆回復時にオンし、前記主素子より耐圧が低い補助素子と、を有し、前記主素子の耐電圧より小さな逆電圧を前記逆並列ダイオードに印加する逆電圧印加回路と、前記主素子に制御信号を与える主素子駆動回路と、前記補助素子に制御信号を与える補助素子駆動回路と、を具備し、前記電源は、前記コンデンサに並列に接続され、前記主素子駆動回路及び補助素子駆動回路に接続され、前記コンデンサ、主素子駆動回路及び補助素子駆動回路に電力を供給し、前記主素子の耐電圧より電圧値が低いことを特徴とする半導体装置。前記電源は、前記主素子駆動回路を介して前記補助素子駆動回路に、接続され、電力を供給し、前記補助素子駆動回路は、パルストランスを有し、前記主素子駆動回路と絶縁して前記補助素子に前記制御信号を与えることを特徴とする請求項1に記載の半導体装置。前記コンデンサの両極間の電圧、主素子駆動回路の駆動電圧及び補助素子駆動回路の駆動電圧の少なくとも1つの電圧を一定に保つレギュレータをさらに備えていることを特徴とする請求項1に記載の半導体装置。前記主素子駆動回路及び補助素子駆動回路がともに実装された基板をさらに備えていることを特徴とする請求項1に記載の半導体装置。前記電源は、電力供給源と、前記電力供給源に接続された一次側回路及び前記半導体回路に接続された二次側回路を有し、前記一次側回路及び二次側回路を絶縁した絶縁トランスと、を有していることを特徴とする請求項1乃至4の何れか1項に記載の半導体装置。前記半導体回路と同様に構成された少なくとも1つ以上の他の半導体回路をさらに備え、前記電源は、前記電力供給源にともに接続された少なくとも1つ以上の他の一次側回路及び前記少なくとも1つ以上の他の半導体回路に一対一で接続された少なくとも1つ以上の他の二次側回路を有し、それぞれ一対一で対応した各他の一次側回路及び各他の二次側回路を絶縁した少なくとも1つ以上の他の絶縁トランスと、を有していることを特徴とする請求項5に記載の半導体装置。前記半導体回路と同様に構成された少なくとも1つ以上の他の半導体回路をさらに備え、前記絶縁トランスは、前記少なくとも1つ以上の他の半導体回路に一対一で接続された少なくとも1つ以上の他の二次側回路を有し、前記一次側回路、並びに二次側回路及び少なくとも1つ以上の他の二次側回路を絶縁していることを特徴とする請求項5に記載の半導体装置。ところで、上記半導体スイッチを動作させるため、半導体スイッチには、主素子を駆動するための主素子駆動回路と、主素子駆動回路に電力を供給するための主素子駆動電源と、補助素子を駆動するための補助素子駆動回路と、補助素子駆動回路に電力を供給するための補助素子駆動電源と、をさらに接続する必要がある。このため、半導体スイッチ、主素子駆動回路、補助素子駆動回路及び電源を備えた半導体は大型のものになってしまう。この発明は以上の点に鑑みなされたもので、その目的は、主素子の逆並列ダイオードの逆回復特性を改善することができ、小型化を図ることができる半導体装置を提供することにある。一実施形態に係る半導体装置は、半導体回路と、電源と、を備え、前記半導体回路は、電圧駆動型のスイッチング素子及び前記スイッチング素子に逆並列に接続された逆並列ダイオードを有した主素子と、前記逆並列ダイオードより逆回復時間が短く、前記逆並列ダイオードより逆回復電荷が小さい高速還流ダイオードと、コンデンサと、前記コンデンサ及び高速還流ダイオード間に接続され、前記逆並列ダイオードの逆回復時にオンし、前記主素子より耐圧が低い補助素子と、を有し、前記主素子の耐電圧より小さな逆電圧を前記逆並列ダイオードに印加する逆電圧印加回路と、前記主素子に制御信号を与える主素子駆動回路と、前記補助素子に制御信号を与える補助素子駆動回路と、を具備し、前記電源は、前記コンデンサに並列に接続され、前記主素子駆動回路及び補助素子駆動回路に接続され、前記コンデンサ、主素子駆動回路及び補助素子駆動回路に電力を供給し、前記主素子の耐電圧より電圧値が低いことを特徴としている。以下、図面を参照しながら第1の実施形態に係る半導体装置について詳細に説明する。この実施形態において、複数の半導体装置を備えた電力変換装置について説明する。図1に示すように、電力変換装置は、直流電圧源31と、平滑用のコンデンサ32と、インバータ回路としての2レベルインバータ回路33と、を備えている。2レベルインバータ回路33は、図示しない冷却器に接続され冷却されている。直流電圧源31は、3相交流電源を整流してなるものである。直流電圧源31の正側直流母線23と負側直流母線24との間には、コンデンサ32及び2レベルインバータ回路33が接続されている。2レベルインバータ回路33は、3個の半導体回路群34、35、36及び電源補助電源9で形成されている。半導体回路群34、35、36は、互いに並列に接続されている。半導体回路群34は、正電位側の端子P及び負電位側の端子N間に直列に接続された第1半導体回路22a及び第2半導体回路22bを含んでいる。半導体回路群35は、正電位側の端子P及び負電位側の端子N間に直列に接続された第1半導体回路22c及び第2半導体回路22dを含んでいる。半導体回路群36は、正電位側の端子P及び負電位側の端子N間に直列に接続された第1半導体回路22e及び第2半導体回路22fを含んでいる。各半導体回路2222a乃至22fには、電源9が接続されている。2レベルインバータ回路33は、正電位側の端子P及び負電位側の端子Nから入力される直流電力を交流電力に変換し、交流電力を出力端子U、V、Wから負荷Mに供給するものである。次に、半導体回路2222a乃至22f及び電源9を備えた半導体装置Dについて説明する。図2に示すように、半導体装置Dは、半導体回路22と、電源9と、を備えている。半導体回路22は、半導体スイッチ8と、主素子駆動回路13と、補助素子駆動回路14と、を備えている。半導体スイッチ8は、主素子3と、逆電圧印加回路7と、を備えている。主素子3は、電圧駆動型のスイッチング素子1及び逆並列ダイオード2を有している。スイッチング素子1は、制御端子1a、正極端子1b及び負極端子1cを有している。この実施形態において、スイッチング素子1は、IGBT絶縁ゲート型トランジスタで形成されている。スイッチング素子1は、制御端子1aに制御信号が与えられ、導通状態又は非導通状態に切替えられる。スイッチング素子1は、制御端子1aゲートに、主素子駆動回路13から制御信号ゲート信号が与えられ、導通オン状態又は非導通オフ状態に切替えられる。逆並列ダイオード2は、スイッチング素子1に逆並列に接続されている。逆電圧印加回路7は、高速還流ダイオード4と、補助素子5と、コンデンサ6と、を有している。高速還流ダイオード4の陰極側は正極端子1bに電気的に接続されている。高速還流ダイオード4は、逆並列ダイオード2より逆回復時間が短く、逆並列ダイオード2より逆回復電荷が小さい。コンデンサ6は、逆電圧印加用のコンデンサであり、一方の電極が負極端子1cに接続されている。補助素子5は、コンデンサ6の他方の電極と、高速還流ダイオード4の陽極側との間に接続されている。なお、高速還流ダイオード4、補助素子5及びコンデンサ6は、直列に接続されている。補助素子5は、制御端子5aを有し、制御端子5aに制御信号が与えられ、導通状態又は非導通状態に切替えられる。例えば、補助素子5は、制御端子5aゲートに、補助素子駆動回路14から制御信号ゲート信号が与えられ、オン状態又はオフ状態に切替えられる。補助素子5は、逆並列ダイオード2の逆回復時にオンし、主素子3より耐圧が低いものである。逆電圧印加回路7は、主素子3の耐電圧より小さな逆電圧を逆並列ダイオード2に印加することが可能である。主素子駆動回路13は、絶縁型DC-DCコンバータ10aと、電圧増幅回路12aとを有している。絶縁型DC-DCコンバータ10aは、電圧増幅回路12aの2つの端子に接続され、これら2つの端子に正負の両電源を与える。絶縁型DC-DCコンバータ10aは、スイッチング素子1の負極端子1cにも接続されている。電圧増幅回路12aの入力端子には入力制御信号11aが与えられる。電圧増幅回路12aの出力端子は、制御端子1aに接続されている。主素子駆動回路13電圧増幅回路12aは、主素子3制御端子1aに制御信号を与える。補助素子駆動回路14は、絶縁型DC-DCコンバータ10bと、電圧増幅回路12bとを有している。絶縁型DC-DCコンバータ10bは、電圧増幅回路12bの2つの端子に接続され、これら2つの端子に正負の両電源を与える。絶縁型DC-DCコンバータ10bは、補助素子5の高速還流ダイオード4側の端子にも接続されている。電圧増幅回路12bの入力端子には入力制御信号11bが与えられる。電圧増幅回路12bの出力端子は、制御端子5aに接続されている。補助素子駆動回路14電圧増幅回路12bは、補助素子5制御端子5aに制御信号を与える。電源9は、コンデンサ6に並列に接続され、主素子駆動回路13及び補助素子駆動回路14に接続されている。電源9は、コンデンサ6、主素子駆動回路13及び補助素子駆動回路14に電力を供給する。上記のように、コンデンサ6、主素子駆動回路13及び補助素子駆動回路14には、1つの電源9から電力が供給される。電源9の電圧値は、主素子3の耐電圧より低い値である。また、上記の例では、コンデンサ6の電圧を電源9の電圧とし、絶縁型DC-DCコンバータ1010a、10bで絶縁して主素子駆動回路13及び補助素子駆動回路14に送電する構成となっているが、主素子駆動回路13又は補助素子駆動回路14の駆動電圧を電源9の電圧としてもよい。半導体装置D等、電力変換装置は、上記のように形成されている。図1及び図2に示すように、半導体回路群34に着目すると、第1半導体回路22a及び第2半導体回路22bのスイッチング素子1がオフ状態となるデッドタイムの期間が存在する。第2半導体回路22bにおいて、デッドタイムの期間中に、補助素子5がオンすることで、電源9により充電されたコンデンサ6からのエネルギの供給により、主電流が逆並列ダイオード2から高速還流ダイオード4へ転流する。高速還流ダイオード4が還流している状態で、第1半導体回路22aのスイッチング素子1がオン状態に切替えられるため、逆並列ダイオード2のかわりに高速還流ダイオード4が逆回復を起こす。このため、逆回復によるサージ電流を大幅に低減することが可能となる。上記のように構成された第1の実施形態に係る半導体装置Dを備えた電力変換装置によれば、半導体装置Dは、半導体回路22と、電源9とを備えている。半導体回路22は、スイッチング素子1及び逆並列ダイオード2を有した主素子3と、高速還流ダイオード4、コンデンサ6及び補助素子5を有した逆電圧印加回路7と、主素子駆動回路13と、補助素子駆動回路14とを備えている。電源9は、コンデンサ6に並列に接続され、主素子駆動回路13及び補助素子駆動回路14に接続され、コンデンサ6、主素子駆動回路13及び補助素子駆動回路14に電力を供給し、主素子3の耐電圧より電圧値が低い。逆並列ダイオード2のかわりに高速還流ダイオード4が逆回復を起こすため、逆回復によるサージ電流を大幅に低減することができる。コンデンサ6、主素子駆動回路13及び補助素子駆動回路14に電力を供給する電源を電源9で共用することができる。すなわち、コンデンサ6、主素子駆動回路13及び補助素子駆動回路14に電源を個別に取り付ける必要はないため、半導体装置Dの小型化、ひいては電力変換装置の小型化を図ることができる。上記のことから、主素子3の逆並列ダイオード2の逆回復特性を改善することができ、小型化を図ることができる半導体装置D及び半導体装置Dを備えた電力変換装置を得ることができる。次に、第2の実施形態に係る半導体装置を備えた電力変換装置について説明する。なお、この実施形態において、他の構成は上述した第1の実施形態と同一であり、同一の部分には同一の符号を付してその詳細な説明を省略する。図3に示すように、補助素子駆動回路14は、電圧増幅回路12bと、ロジック回路15と、パルストランス16とを有している。絶縁型DC-DCコンバータ10aは、電圧増幅回路12bの2つの端子に接続され、これら2つの端子に正負の両電源を与える。電圧増幅回路12bの入力端子には、ロジック回路15を介して入力制御信号11aが与えられる。パルストランス16は、絶縁された一次側回路及び二次側回路を有している。パルストランス16の一次側回路は、電圧増幅回路12bの出力端子及び絶縁型DC-DCコンバータ10aに接続されている。パルストランス16の二次側回路は、制御端子5a及び補助素子5の高速還流ダイオード4側の端子に接続されている。補助素子駆動回路14パルストランス16は、補助素子5制御端子5aに制御信号を与える。上記のように、電源9は、主素子駆動回路13を介して補助素子駆動回路14に、接続され、かつ電力を供給している。補助素子駆動回路14は、パルストランス16を有し、主素子駆動回路13と絶縁して補助素子5に制御信号を与えることが可能である。上記のように構成された第2の実施形態に係る半導体装置Dを備えた電力変換装置によれば、半導体装置Dは、半導体回路22と、電源9とを備えている。このため、第1の実施形態と同様、逆並列ダイオード2のかわりに高速還流ダイオード4が逆回復を起こすため、逆回復によるサージ電流を大幅に低減することができる。また、半導体回路22用の電源を1つの電源9で対応することができるため、半導体装置Dの小型化、ひいては電力変換装置の小型化を図ることができる。絶縁型DC-DCコンバータ10aを、主素子駆動回路13及び補助素子駆動回路14で共用することができる。絶縁型DC-DCコンバータはサイズが大きく高価なものであるため、第1の実施形態に比べ、絶縁型DC-DCコンバータ10bの分、小型化と、製造コストの低減とを図ることができる。上記のことから、主素子3の逆並列ダイオード2の逆回復特性を改善することができ、小型化を図ることができる半導体装置D及び半導体装置Dを備えた電力変換装置を得ることができる。次に、第3の実施形態に係る半導体装置を備えた電力変換装置について説明する。なお、この実施形態において、他の構成は上述した第1の実施形態と同一であり、同一の部分には同一の符号を付してその詳細な説明を省略する。図4に示すように、半導体装置Dは、コンデンサ6の両極間の電圧、主素子駆動回路13の駆動電圧及び補助素子駆動回路14の駆動電圧の少なくとも1つの電圧を一定に保つレギュレータ17をさらに備えている。この実施形態において、レギュレータ17は、主素子駆動回路13に設けられ、主素子駆動回路13の駆動電圧を一定に保つことが可能である。言うまでもないが、半導体装置Dは、必要に応じて、コンデンサ6の両極間の電圧を一定に保つレギュレータや、補助素子駆動回路14の駆動電圧を一定に保つレギュレータを備えることが可能である。上記のように構成された第3の実施形態に係る半導体装置Dを備えた電力変換装置によれば、半導体装置Dは、半導体回路22と、電源9とを備えている。このため、第1の実施形態と同様、逆並列ダイオード2のかわりに高速還流ダイオード4が逆回復を起こすため、逆回復によるサージ電流を大幅に低減することができる。また、半導体回路22用の電源を1つの電源9で対応することができるため、半導体装置Dの小型化、ひいては電力変換装置の小型化を図ることができる。レギュレータ17は、主素子駆動回路13の駆動電圧を一定に保つことができるため、主素子駆動回路13半導体回路22の安定動作を得ることができる。言うまでもないが、半導体装置Dは、必要に応じて、コンデンサ6の両極間の電圧を一定に保つレギュレータや、補助素子駆動回路14の駆動電圧を一定に保つレギュレータを備えることにより、コンデンサ6や、補助素子駆動回路14の安定動作を得ることができる。上記のことから、主素子3の逆並列ダイオード2の逆回復特性を改善することができ、小型化を図ることができる半導体装置D及び半導体装置Dを備えた電力変換装置を得ることができる。次に、第4の実施形態に係る半導体装置を備えた電力変換装置について説明する。なお、この実施形態において、他の構成は上述した第1の実施形態と同一であり、同一の部分には同一の符号を付してその詳細な説明を省略する。図5に示すように、半導体装置Dは、主素子駆動回路13及び補助素子駆動回路14がともに実装された基板18をさらに備えている。上記のように構成された第4の実施形態に係る半導体装置Dを備えた電力変換装置によれば、半導体装置Dは、半導体回路22と、電源9とを備えている。このため、第1の実施形態と同様、逆並列ダイオード2のかわりに高速還流ダイオード4が逆回復を起こすため、逆回復によるサージ電流を大幅に低減することができる。また、半導体回路22用の電源を1つの電源9で対応することができるため、半導体装置Dの小型化、ひいては電力変換装置の小型化を図ることができる。主素子駆動回路13及び補助素子駆動回路14は、同一の基板18上に実装されている。このため、半導体装置Dの小型化、ひいては電力変換装置の小型化を図ることができる。上記のことから、主素子3の逆並列ダイオード2の逆回復特性を改善することができ、小型化を図ることができる半導体装置D及び半導体装置Dを備えた電力変換装置を得ることができる。次に、第5の実施形態に係る半導体装置を備えた電力変換装置について説明する。なお、この実施形態において、他の構成は上述した第1の実施形態と同一であり、同一の部分には同一の符号を付してその詳細な説明を省略する。図6に示すように、電源9は、電力供給源20と、絶縁トランス19と、整流回路21とを有している。絶縁トランス19は、電力供給源20に接続された一次側回路と、整流回路21を介して半導体回路22に接続された二次側回路とを有し、一次側回路及び二次側回路を絶縁している。上記のように構成された第5の実施形態に係る半導体装置Dを備えた電力変換装置によれば、半導体装置Dは、半導体回路22と、電源9とを備えている。このため、第1の実施形態と同様、逆並列ダイオード2のかわりに高速還流ダイオード4が逆回復を起こすため、逆回復によるサージ電流を大幅に低減することができる。また、半導体回路22用の電源を1つの電源9で対応することができるため、半導体装置Dの小型化、ひいては電力変換装置の小型化を図ることができる。また、上述した第1乃至第4の実施形態に係る半導体装置Dの電源9を上記のように具現化することが可能である。上記のことから、主素子3の逆並列ダイオード2の逆回復特性を改善することができ、小型化を図ることができる半導体装置D及び半導体装置Dを備えた電力変換装置を得ることができる。次に、第6の実施形態に係る半導体装置を備えた電力変換装置について説明する。なお、この実施形態において、他の構成は上述した第5の実施形態と同一であり、同一の部分には同一の符号を付してその詳細な説明を省略する。図7に示すように、半導体装置Dは、半導体回路22と同様に構成された少なくとも1つ以上の他の半導体回路をさらに備えている。この実施形態において、半導体装置Dは、半導体回路22a22と、半導体回路22aと同様に構成された半導体回路22b22と、電源9とを備えている。電源9は、少なくとも1つ以上の他の絶縁トランス19をさらに備えている。少なくとも1つ以上の他の絶縁トランス19は、電力供給源20にともに接続された少なくとも1つ以上の他の一次側回路及び上記少なくとも1つ以上の他の半導体回路22に一対一で接続された少なくとも1つ以上の他の二次側回路を有し、それぞれ一対一で対応した各他の一次側回路及び各他の二次側回路を絶縁している。この実施形態において、電源9は、電力供給源20と、絶縁トランスとしての絶縁トランス19a19と、他の絶縁トランスとしての絶縁トランス19b19と、整流回路21aと、整流回路21bとを有している。絶縁トランス19aは、電力供給源20に接続された一次側回路と、整流回路21aを介して半導体回路22aに接続された二次側回路とを有し、一次側回路及び二次側回路を絶縁している。絶縁トランス19bは、電力供給源20に接続された一次側回路と、整流回路21bを介して半導体回路22bに接続された二次側回路とを有し、一次側回路及び二次側回路を絶縁している。上記のように構成された第6の実施形態に係る半導体装置Dを備えた電力変換装置によれば、半導体装置Dは、半導体回路22と、電源9とを備えている。このため、第1の実施形態と同様、逆並列ダイオード2のかわりに高速還流ダイオード4が逆回復を起こすため、逆回復によるサージ電流を大幅に低減することができる。また、半導体回路22用の電源を1つの電源9で対応することができるため、半導体装置Dの小型化、ひいては電力変換装置の小型化を図ることができる。また、半導体回路22a用の電力供給源及び半導体回路22b用の電力供給源を電力供給源20で共用することができ、1つの半導体回路22に対する電力供給源20の占める割合を低減することができるため、半導体装置Dの小型化、ひいては電力変換装置の小型化を図ることができる。上記のことから、主素子3の逆並列ダイオード2の逆回復特性を改善することができ、小型化を図ることができる半導体装置D及び半導体装置Dを備えた電力変換装置を得ることができる。次に、第7の実施形態に係る半導体装置を備えた電力変換装置について説明する。なお、この実施形態において、他の構成は上述した第5の実施形態と同一であり、同一の部分には同一の符号を付してその詳細な説明を省略する。図8に示すように、半導体装置Dは、半導体回路22と同様に構成された少なくとも1つ以上の他の半導体回路をさらに備えている。この実施形態において、半導体装置Dは、半導体回路22a22と、半導体回路22aと同様に構成された他の半導体回路としての半導体回路22b22と、電源9とを備えている。絶縁トランス19は、少なくとも1つ以上の他の半導体回路に一対一で接続された少なくとも1つ以上の他の二次側回路を有している。絶縁トランス19は、一次側回路、並びに二次側回路及び少なくとも1つ以上の他の二次側回路を絶縁している。この実施形態において、絶縁トランス19は、半導体回路22bに一対一で接続された他の二次側回路をさらに有している。この実施形態において、電源9は、電力供給源20と、絶縁トランス19と、整流回路21aと、整流回路21bとを有している。絶縁トランス19の二次側回路は、整流回路21aを介して半導体回路22aに接続され、絶縁トランス19の他の二次側回路は、整流回路21bを介して半導体回路22bに接続されている。絶縁トランス19は、一次側回路、並びに二次側回路及び他の二次側回路を絶縁している。上記のように構成された第7の実施形態に係る半導体装置Dを備えた電力変換装置によれば、半導体装置Dは、半導体回路22と、電源9とを備えている。このため、第1の実施形態と同様、逆並列ダイオード2のかわりに高速還流ダイオード4が逆回復を起こすため、逆回復によるサージ電流を大幅に低減することができる。また、半導体回路22用の電源を1つの電源9で対応することができるため、半導体装置Dの小型化、ひいては電力変換装置の小型化を図ることができる。また、半導体回路22a用の電力供給源及び半導体回路22b用の電力供給源を電力供給源20で共用することができ、1つの半導体回路22に対する電力供給源20の占める割合を低減することができるため、半導体装置Dの小型化、ひいては電力変換装置の小型化を図ることができる。電源9は、上述した第6の実施形態に係る絶縁トランス19a及び絶縁トランス19bを1つに集約した絶縁トランス19を有しているため、半導体装置Dの小型化、ひいては電力変換装置の小型化を図ることができる。上記のことから、主素子3の逆並列ダイオード2の逆回復特性を改善することができ、小型化を図ることができる半導体装置D及び半導体装置Dを備えた電力変換装置を得ることができる。なお、この発明は上記実施の形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化可能である。また、上記実施の形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。例えば、上述した半導体装置は、上述した電力変換装置に限らず、各種の電力変換装置や他の電子機器に利用可能である。