"配線を覆う層間絶縁層にビアホールを形成し、該ビアホールにバリア層を介してプラグを形成する半導体装置の製造方法であって、前記バリア層を、第1の窒化チタン膜と、該第1の窒化チタン膜上に第2の窒化チタン膜と、順次積層させることで形成し、前記第2の窒化チタン膜は、前記第1の窒化チタン膜を形成する時よりも弱い指向性で形成することを特徴とする半導体装置の製造方法。配線を覆う層間絶縁層にビアホールを形成して該配線の一部を露出する工程と、前記配線の一部を実質的に完全に覆う部分を少なくとも有するチタン膜を形成する工程と、前記チタン膜の前記部分上から、前記ビアホールを区画する前記層間絶縁層の側面を経由して前記層間絶縁層の表面に延在する第1窒化チタン膜を形成する工程と、前記層間絶縁層の前記側面から前記表面に至る肩の部分に対応する前記第1窒化チタン膜の部分を当該部分よりも厚い厚さを持って少なくとも覆う第2窒化チタン膜を形成する工程と、前記チタン膜ならびに前記第1及び第2窒化チタン膜を介して前記ビアホールを導電体で埋める工程と、を有することを特徴とする半導体装置の製造方法。半導体基板上の銅配線を覆う層間絶縁層にビアホールを開口する工程と、少なくとも前記ビアホールの底面および前記層間絶縁層の表面に指向性の強いスパッタチャンバー内でチタン膜を形成する工程と、チタン膜上に前記指向性の強いスパッタチャンバー内で第1窒化チタン膜を形成する工程と、前記第1窒化チタン膜上に指向性の弱いスパッタチャンバー内で第2窒化チタン膜を形成する工程と、前記第2窒化チタン膜上にタングステン膜を形成する工程と、を有することを特徴とする半導体装置の製造方法。前記指向性の強いスパッタチャンバーにおけるターゲットと前記半導体基板の距離は、前記指向性の弱いスパッタチャンバーにおけるターゲットと前記半導体基板の距離よりも遠いことを特徴とする請求項3に記載の半導体装置の製造方法。前記チタン膜を100ワット乃至400ワットの基板バイアスを印加して形成し、前記第1窒化チタン膜を400ワット乃至1000ワットの基板バイアスを印加して形成することを特徴とする請求項3または4に記載の半導体装置の製造方法。前記チタン膜を前記銅配線の表面上で2nm乃至7.5nmの膜厚で形成し、前記第1窒化チタン膜を前記チタン膜上で15nm乃至30nmの膜厚で形成し、前記第2窒化チタン膜を前記ビアホール以外の領域で10nm乃至40nmの膜厚で形成することを特徴とする請求項3ないし5のうち、いずれか1項に記載の半導体装置の製造方法。しかしながら、特許文献1,2に記載の加熱処理を行わないと、シリコン上またはアルミニウム配線上に形成されたチタン膜を覆うチタンナイトライド膜の膜厚が不十分な箇所がある場合には、タングステン膜の膜はがれやWF6と反応してボルケーノが生じる恐れがあった。また、本発明者が鋭意検討を行ったところ、銅配線Cu膜上に、チタン膜Ti膜を接触させた状態で加熱処理つまり、特許文献1,2の半導体装置の製造方法を適用するとを行うと、Cu膜とTi膜との接触が不安定となるため、Ti膜を構成要素の1つとするプラグコンタクトプラグやビアプラグ等と銅配線との間の接触抵抗が上昇し、半導体基板面内において該接触抵抗がばらついてしまうことが分かった。また、窒化チタン膜TiN膜を銅配線Cu膜上に形成後、加熱処理を行うと、窒化チタン膜TiN膜のCuに対するバリア性が低下して、銅原子が拡散し易くなった。これにより、プラグの底部のエレクトロマイグレーションEM耐性が低下すると共に、窒化チタン膜TiN膜表面におけるタングステン膜プラグの母材の核形成反応が不安定となり、タングステン膜の異常成長の要因となることが分かった。本発明の一観点によれば、配線を覆う層間絶縁層にビアホールを形成し、該ビアホールにバリア層を介してプラグを形成する半導体装置の製造方法であって、前記バリア層を、第1の窒化チタン膜と、該第1の窒化チタン膜上に第2の窒化チタン膜と、順次積層させることで形成し、前記第2の窒化チタン膜は、前記第1の窒化チタン膜を形成する時よりも弱い指向性で形成することを特徴とする半導体装置の製造方法が提供される。本発明の半導体装置の製造方法によれば、配線を覆う層間絶縁層にビアホールを形成し、ビアホール内に、第1の窒化チタン膜を形成し、次いで、該第1の窒化チタン膜上に第1の窒化チタン膜を形成する時よりも弱い指向性をもって第2の窒化チタン膜を形成することで、第1及び第2の窒化チタン膜の形成に加熱処理を行うことなく、第1及び第2の窒化チタン膜を介して、ビアホールを埋め込むように、タングステン膜を埋め込んだ際、エレクトロマイグレーションEM耐性を確保した上で、タングステン膜の成膜に起因するボルケーノの発生を抑制可能となる。これにより、ビアホール内をタングステン膜で良好に埋め込むことができると共に、配線とプラグとの間の接触抵抗の半導体基板面内のばらつきを小さくでき、かつ良好な接触抵抗を得ることができる。なお、ここでの指向性が弱いとは、スパッタ装置のターゲットと半導体基板との距離が近いことをいう。以下、図面を参照して本発明を適用した実施の形態について詳細に説明する。なお、以下の説明で用いる図面は、本発明の実施形態の構成を説明するためのものであり、図示される各部の大きさや厚さや寸法等は、実際の半導体装置の寸法関係とは異なる場合がある。実施の形態図1~図5は、本発明の実施の形態に係る半導体装置の製造工程を示す断面図である。図1~図5を参照して、本実施の形態の半導体装置10図5参照の製造方法具体的には、プラグ31の形成方法について説明する。始めに、図1に示す工程では、周知の手法により、半導体基板11例えば、単結晶シリコン基板の主面11a表面に下地絶縁膜12例えば、酸化シリコン膜SiO2膜を形成する。次いで、フォトリソグラフィ技術及びドライエッチング技術により、下地絶縁膜12に溝14を形成する。次いで、周知の手法ダマシン法により、溝14を埋め込む銅配線15を形成する。次いで、周知の手法例えば、CVD法により、下地絶縁膜12の上面12a及び銅配線15の上面15aを覆う層間絶縁層17を形成する。次いで、銅配線15上に位置する層間絶縁層17に、フォトリソグラフィ技術及びドライエッチング技術により銅配線15の一部を露出するビアホール18を形成開口する。次いで、後述する図2に示すチタン膜21を形成する前に、ビアホール18に露出された銅配線15の表面に形成された酸化物を除去する。具体的には、図1に示す構造体を水素雰囲気中にて還元処理するか、或いは、Arを用いたスパッタエッチングにより該酸化物を除去する。次いで、図2に示す工程では、銅配線15の一部を実質的に完全に覆う部分を少なくとも有するようにチタン膜21を形成する。具体的には、少なくともビアホール18の底面18a及び層間絶縁層17の上面17a上表面に指向性の強いスパッタチャンバー内でチタン膜21を形成する。ここでの指向性が強いスパッタチャンバーとは、スパッタ装置のTiターゲットと半導体基板11との距離が遠いスパッタチャンバーのことをいう。上記チタン膜21を形成する際には、基板バイアスが100ワット乃至400ワットとされたロングスロースパッタ法を用いる。基板バイアスが高すぎると400ワットよりも大きいと銅配線15とチタン膜21との接触抵抗が増加するため好ましくない。また、上記チタン膜21は、ビアホール18の底面18a言い換えれば、ビアホール18に露出された銅配線15の表面に形成される厚さが2nm乃至7.5nmとなるように形成するとよい。また、チタン膜21は、少なくともビアホール18に露出された銅配線15の表面に形成されておればよく、ビアホール18の側壁面18bには成膜されない方がよい。なお、図2では、一例として、ビアホール18の側壁面18bにチタン膜21が成膜されていない場合を図示している。このように、基板バイアスが100ワット乃至400ワットとされたロングスロースパッタ法を用いて、ビアホール18の底面18aに形成される厚さが2nm乃至7.5nmとなるようにチタン膜21を形成することで、銅配線15とチタン膜21との間の接触抵抗を低くすることができると共に、半導体基板11面内における該接触抵抗のばらつきを小さくすることができる。次いで、指向性の強いスパッタチャンバー内で、ビアホール18の底面18aに形成されたチタン膜21言い換えれば、チタン膜21のうち、銅配線15の一部ビアホール18に露出された部分を実質的に完全に覆う部分上から、ビアホール18を区画する層間絶縁層17の側面17b言い換えれば、ビアホール18の側壁面18bを経由して層間絶縁層17の上面17a表面に延在する第1窒化チタン膜22を形成する。これにより、ビアホール18の底面18a及び層間絶縁層17の上面17aに形成されたチタン膜21と、チタン膜21が形成されていないビアホール18の側壁面18bと、が第1窒化チタン膜22で覆われる。具体的には、ロングスロースパッタ法により、窒素雰囲気中の反応性スパッタを利用して、第1窒化チタン膜22を形成する。このときの基板バイアスとしては、400ワット乃至1000ワットを印加する。第1窒化チタン膜22を形成する際に使用する上記基板バイアスでは、下層に形成されたチタン膜21よりも指向性が強くなるが、膜厚を厚くすることでビアホール18の底面18aに形成されたチタン膜21を覆うことができる。また、第1窒化チタン膜22は、ビアホール18の底面18aに配置されたチタン膜21上において、その厚さが15nm乃至30nmとなるように形成するとよい。さらに、第1窒化チタン膜22を構成するチタンと窒素の組成比が1:1に近くなるように、第1窒化チタン膜22を形成するとよい。このように、基板バイアスとして400ワット乃至1000ワットを用い、ロングスロースパッタ法により、ビアホール18の底面18aに配置されたチタン膜21上において、厚さが15nm乃至30nmとなるように第1窒化チタン膜22を形成することで、ビアホール18の底面18aにおける第1窒化チタン膜22の被覆範囲を調整することができる。次いで、図3に示す工程では、第1窒化チタン膜22上に、第1窒化チタン膜22の形成に使用したスパッタチャンバーと比較して、指向性の弱いスパッタチャンバー第1窒化チタン膜22の形成に使用したチャンバーとは別のチャンバー内で第2窒化チタン膜24を形成する。ここでの指向性の弱いスパッタチャンバーとは、スパッタ装置のTiターゲットと半導体基板11との距離が近い通常のチャンバーのことをいう。具体的には、図3に示す工程では、ロングスロースパッタ法ではなく、通常のスパッタ法具体的には、窒素ガスを用いた反応性スパッタにより、層間絶縁層17の側面17bビアホール18の側壁面18bから層間絶縁層17の表面17aに至る肩の部分17cに対応する第1窒化チタン膜22の部分を当該部分よりも厚い厚さを持って少なくとも覆うように、第2窒化チタン膜24を形成する。これにより、ビアホール18内に、チタン膜21、第1窒化チタン膜22、及び第2窒化チタン膜24を有し、かつ第1窒化チタン膜22と、第2窒化チタン膜24と、がこの順で積層されたバリア層25が形成される。なお、指向性の強いスパッタチャンバーにおけるTiターゲットと半導体基板11の距離は、指向性の弱いスパッタチャンバーにおけるTiターゲットと半導体基板11の距離よりも遠い。図3に示す工程では、層間絶縁層17の上面17a及び肩の部分17cに形成された第2窒化チタン膜24の厚さが10nm乃至40nmとなるように、第2窒化チタン膜24を形成する。また、第2窒化チタン膜24を構成するチタンと窒素の組成比が1:1に近くなるように、第2窒化チタン膜24を形成するとよい。上記第2窒化チタン膜24は、後述する図4に示す工程において、タングステン膜27を形成する際に使用するプロセスガスであるWF6から層間絶縁層17の肩の部分17cから層間絶縁層17の上面17aに形成されたチタン膜21言い換えれば、ビアホール18の上端部近傍から層間絶縁層17の表面に形成されたチタン膜21を保護する機能を有する。なお、第2窒化チタン膜24は、一定の膜厚で形成すればよく、一般的なスパッタ条件により形成できる。次いで、図4に示す工程では、プロセスガスとしてWF6を用いたCVD法により、チタン膜21、第1窒化チタン膜22、及び第2窒化チタン膜24を介して、ビアホール18を埋め込むタングステン膜27を形成する。このとき、層間絶縁層17の上面17aの上方に形成された第2窒化チタン膜24を覆うように、タングステン膜27が形成される。次いで、図5に示す工程では、CMP法により、層間絶縁層17の上面17aに形成された不要なチタン膜21、第1窒化チタン膜22、及び第2窒化チタン膜24を除去して、研磨後のタングステン膜27の上面27aを層間絶縁層17の上面17aに対して位置にする。これにより、層間絶縁層17の上面17aが露出されると共に、チタン膜21、第1窒化チタン膜22、第2窒化チタン膜24、及びタングステン膜27により構成され、かつビアホール18を埋め込むプラグ31が形成される。プラグ31は、銅配線15と電気的に接続されている。本実施の形態の半導体装置の製造方法によれば、下地絶縁膜12に形成された銅配線15を覆う層間絶縁層17にビアホール18を形成し、次いで、少なくともビアホール18の底面18a及び層間絶縁層17の上面17aに指向性の強いスパッタチャンバー内でチタン膜21を形成し、次いで、チタン膜21上に指向性の強いスパッタチャンバー内で第1窒化チタン膜22を形成し、次いで、第1窒化チタン膜22上に指向性の弱いスパッタチャンバー内で第2窒化チタン膜24を形成し、その後、チタン膜21、第1窒化チタン膜22、及び第2窒化チタン膜24を介して、ビアホール18を埋め込むタングステン膜27を形成して、ビアホール18内にチタン膜21、第1窒化チタン膜22、第2窒化チタン膜24、及びタングステン膜27よりなるプラグ31を形成することで、チタン膜21、第1窒化チタン膜22、及び第2窒化チタン膜24の形成に加熱処理を行うことなく、エレクトロマイグレーションEM耐性を確保した上で、タングステン膜27の成膜に起因するボルケーノの発生を抑制可能となる。これにより、ビアホール18内をタングステン膜27で良好に埋め込むことができると共に、銅配線15とプラグ31との間の接触抵抗の半導体基板11面内のばらつきを小さくでき、かつ良好な接触抵抗を得ることができる。なお、本発明においては、先に指向性の強い条件で第1窒化チタン膜22を形成し、その後、指向性の弱い条件で第2窒化チタン膜24を形成することが非常に重要である。ところで、指向性の弱い条件を用いて第1の窒化チタン膜を形成すると、ビアホール18の上端近傍で第1の窒化チタン膜によりオーバーハング形状が形成されてしまう。このように、オーバーハング形状とされた第1の窒化チタン膜を形成後に、指向性の強い条件で第2の窒化チタン膜を成膜すると、ビアホール18の底面18aのパターン端部でのカバレージが悪くなり、膜はがれを誘発してしまう。したがって、半導体基板11面内のばらつきが少なく、かつ良好なプラグ31の抵抗値を得るためには、先に指向性の強い条件で第1窒化チタン膜22を形成し、その後、指向性の弱い条件で第2窒化チタン膜24を形成することが非常に重要である。なお、本実施の形態では、プラグ31の下端が接続される配線の一例として、銅配線15を例に挙げて説明したが、銅配線15に替えてアルミニウム配線図示せずを形成し、次いで、アルミニウム配線を覆う層間絶縁層17を形成後、フォトリソグラフィ技術及びドライエッチング技術によりアルミニウム配線の一部を露出するビアホール18を形成開口し、その後、図2~図5に示す工程を順次行うことで、アルミニウム配線上にプラグ31を形成してもよい。この場合、特許文献1,2では必要であった加熱処理を行うことなく、タングステン膜27の膜はがれやWF6と反応してボルケーノが生じることを抑制可能となる。これにより、ビアホール18内をタングステン膜27で良好に埋め込むことができると共に、アルミニウム配線とプラグ31との間の接触抵抗の半導体基板11面内のばらつきを小さくでき、かつ良好な接触抵抗を得ることができる。また、図示していないシリコン上具体的には、ドープドポリシリコン膜上やイオン注入方により単結晶シリコン基板に形成された不純物拡散領域上に、本実施の形態のプラグ31の形成方法と同様な手法により、プラグ31を形成してもよい。この場合、特許文献1,2では必要であった加熱処理を行うことなく、タングステン膜27の膜はがれやWF6と反応してボルケーノが生じることを抑制可能となる。これにより、ビアホール18内をタングステン膜27で良好に埋め込むことができると共に、シリコンとプラグ31との間の接触抵抗の半導体基板11面内のばらつきを小さくでき、かつ良好な接触抵抗を得ることができる。以上、本発明の好ましい実施の形態について詳述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形変更が可能である。例えば、本実施の形態では、銅配線15と接触する金属膜としてチタン膜21を例に挙げて説明したが、チタン膜21の替わりに、指向性の強いスパッタチャンバー内で、Ta膜、W膜、Ru膜、Co膜、Mo膜、Zr膜、V膜、Nb膜、Cr膜、Sn膜のうち、少なくとも1種よりなる膜を形成してもよい。この場合、本実施の形態と同様な効果を得ることができる。また、バリア層25は、窒化物、酸化物、ホウ化物、炭化物を含有してもよい。"