"3d電子を最外殻に持ち4s軌道よりも3d軌道のエネルギレベルが高い元素と、亜鉛と、酸素とを含有する組成を有し、バンドギャップが3.0eV以上であるp型半導体材料。Zn1xMxOMは、3d電子を最外殻に持ち4s軌道よりも3d軌道のエネルギレベルが高い元素。0<x<1で表わされる請求項1記載のp型半導体材料。前記元素はNiである請求項1又は2記載のp型半導体材料。ZnとNiの合計モル数に対してNiが15モル以上含有されている請求項3記載のp型半導体材料。ZnとNiの合計モル数に対してNiが65モル以下含有されている請求項3または4記載のp型半導体材料。前記元素はCuである請求項1又は2記載のp型半導体材料。ZnとCuの合計モル数に対してCuが5モル以上含有されている請求項6記載のp型半導体材料。ZnとCuの合計モル数に対してCuが10モル以下含有されている請求項6または7記載のp型半導体材料。請求項1~8のいずれか記載のp型半導体材料が成膜されてなるp型半導体膜。基板上に、ZnO膜及び請求項9記載のp型半導体膜が積層されてなるpn接合素子。しかし、上記のようにZnOに窒素をドーピングしてp型化した半導体膜において、高い結晶性と表面平滑性を得るためには、例えば特許文献1に開示されているように、300°C~800°C程度の高温度でアニール処理する必要がある。ガラス基板はそのような高温には耐えないので、p型ZnO系半導体薄膜を窒素ドーピングの方法によってガラス基板上に形成することは困難である。本発明は上記課題に鑑み、低温でも良好に薄膜形成できるp型ZnO系半導体材料を提供することを目的とする。上記課題を解決するため、本発明にかかるp型半導体材料は、3d電子を最外殻に持ち4s軌道のエネルギレベルよりも3d軌道のエネルギレベルが高い元素と、亜鉛と、酸素を含有する組成であって、3.0eV以上のバンドギャップを持つように設定されている。上記4s軌道のエネルギレベルよりも3d軌道のエネルギレベルが高い元素としては、Ni,Cuが好ましい。上記p型半導体材料は、組成がZn1xMxOMは、3d電子を最外殻に持ち4s軌道よりも3d軌道のエネルギレベルが高い元素。0<x<1で表わされることが好ましい。上記元素がNiである場合、ZnとNiの合計モル数に対するNiの含有量は13モル以上であることが好ましく、65モル以下であることが好ましい。上記元素がCuである場合、ZnとCuの合計モル数に対するCuの含有量は5モル以上であることが好ましく、50モル以下であることが好ましい。上記本発明にかかるp型半導体材料は、3d電子を最外殻に持ち4s軌道のエネルギレベルよりも3d軌道のエネルギレベルが高い元素と、亜鉛と、酸素を含有する組成であって、バンドギャップが3.0eV以上となるように設定されている。ここで、最外殻に3d電子を持ち4s軌道のエネルギレベルよりも3d軌道のエネルギレベルが高い元素は、ホールを生成する機能に優れるので、この元素がZnO系材料の中に含有されることによってZnO系材料のp型化が実現される。本発明にかかるp型半導体材料において、3d電子を最外殻に持ち4s軌道のエネルギレベルよりも3d軌道のエネルギレベルが高い元素がNiである場合、ZnとNiの合計モル数に対するNiの含有量を13モル以上に設定することによって、その電子状態がp型になることが確認されている。この場合、p型半導体材料におけるZnとNiの合計モル数に対するNiの含有量が65モル以下であることが、ZnOからの価電子帯トップのオフセット量を1eV以内に抑える上で好ましい。このオフセット量を1eVに抑えることによって、pn接合素子を形成したときにその駆動電圧を低く抑えることができ、またホール注入効率や逆バイアスに対する耐圧を良好に保つことができる。3d電子を最外殻に持ち4s軌道のエネルギレベルよりも3d軌道のエネルギレベルが高い元素がCuである場合、p型の半導体を得る上で、ZnとCuの合計モル数に対するCuの含有量を5モル以上とすることが好ましい。また、バンドギャップを3eV以上のワイドバンドギャップに維持し、且つZnOからの価電子帯トップのオフセット量を1eV以内に抑えるために、ZnとCuの合計モル数に対するCuの含有量を10モル以下に設定することが望ましい。Zn、M,Oからなるp型半導体材料まず、本発明にかかるp型半導体材料について説明する。本発明者は、詳細な検討の結果、3d電子を最外殻に持ち4s軌道よりも3d軌道のエネルギレベルが高く元素と、亜鉛と、酸素とを含有する組成を有するp型半導体材料は、低温での成膜性に優れるので、500°C以下の比較的低い温度でも、基板上あるいはn型半導体層の上に低抵抗の薄膜を形成することができ、基板としてガラス基板を用いても大丈夫であることを見出した。また、上記p型半導体材料を、ZnO層の上に積層することによって、p型半導体材料層とn型のZnO層とをヘテロ接合した素子を形成することができ、青色領域から紫外領域までの発光素子を形成できることも見出した。ここで、上記p型半導体材料を薄膜の形態で形成するには、ZnOとMOMは、3d電子を最外殻に持ち4s軌道よりも3d軌道のエネルギレベルが高い元素。の混合材料をスパッタターゲットとして、基板上あるいはZnO層などの上にスパッタリングすればよい。なお、この薄膜形成は、還元雰囲気で行うとn型になりやすいので、酸化性雰囲気下で行うことがp型半導体膜を形成することが好ましい。上記組成の材料がp型半導体の性質を持つのは、3d電子を最外殻に持ち4s軌道よりも3d軌道のエネルギレベルが高い元素は、ZnOと混合されることによって、その4s軌道にホールを形成しやすいためと考えられる。上記p型半導体材料は、組成がZn1xMxOただし、Mは、3d電子を最外殻に持ち4s軌道よりも3d軌道のエネルギレベルが高く元素。0<x<1で表わされることが好ましい。Zn1xMxOは、ZnOとMOが混ざり合った酸化物であって、xは、ZnとMの合計モル数に対するMのモル数の比率である。また、このp型半導体材料は、非結晶状態でもかまわないが、優れた特性を得るために、結晶性化合物であることが望ましい。また、結晶性化合物の場合、ZnO結晶におけるZnが部分的にMに置き換わった混晶、あるいは、MO結晶におけるMが部分的にZnに置き換わった混晶でもよいし、ZnO結晶とMO結晶とが混ざり合った結晶混合体であってもよい。3d電子を最外殻に持ち4s軌道よりも3d軌道のエネルギレベルが高い元素としては、Ni,Cuが挙げられる。図6は、このようなZn1xMxO系材料を用いたpnヘテロ接合素子の一例を示す図である。当図に示すように、この素子は、基板1の上に、下部電極層2、ZnO層3、p型半導体層4、透明電極層5が積層形成されて構成されている。そして、p型半導体層4がZn1xMxO系材料で形成されている。このようなpnヘテロ接合素子は、青色領域から紫外領域までの波長の光を出す発光素子として用いることができ、500°C以下の低温でも形成することができるので、大画面のディスプレイに適している。また、以下に詳細に説明するように、ZnO層3の価電子帯トップに対するp型半導体層4の価電子帯トップのオフセット量を1eVに抑えて、その駆動電圧を低く抑えることができ、またホール注入効率や逆バイアスに対する耐圧性能を良好に保つこともできる。以下、実施の形態1ではMがNiである場合について、実施の形態2ではMがCuである場合について説明する。実施の形態1Zn1xNixOZn1xNixOは、ZnOとNiOとが混ざり合った酸化物であって、xは、ZnとNiの合計モル数に対するNiモル数の比率である。Zn1xNixOは、ZnOにおけるZnが部分的にNiに置き換わった化合物、あるいは、NiOにおけるNiが部分的にZnに置き換わった化合物ということもできる。Zn1xNixOの結晶形としては、ZnOの結晶ウルツ型とNiOの結晶NaCl型が混合された混合形でもよいし、ZnOの結晶構造をもった混晶、あるいは、NiOの結晶構造を持った混晶であってもよい。Zn1xNixO系材料は、低温で薄膜形成が可能なp型半導体であって、ZnO層の上で優れたヘテロ接合を形成することができる。xの値が大きいほど、ZnOに対する価電子帯トップのオフセット量が大きくなり、ZnO層とpn接合素子を形成したときにホール注入効率や逆バイアスの耐圧が低下するので、xの値は0.65以下に設定してZnOに対する価電子帯トップのオフセット量を1eV以内に抑えることが好ましく、xの値は小さい方が好ましい。一方、電気伝導タイプをp型とし、電気抵抗を低く抑えることを考慮すると、Zn1XNiXOにおけるXの値は0.13以上であることが好ましい。実施例1Zn1xNixO薄膜の実施例として、ZnOとNiOの混合材料をスパッタターゲットとして作製し、スパッタリングすることにより、Zn1xNixO薄膜を基板上に作製した。混合するときのZnOとNiOの合計モル数に対するNiOのモル比率を、0.15、0.25、0.65、0.95とした。原料として用いたZnO、NiOは、純度99.9程度のものである。基板温度200°C、導入ガスはAr:O2の流量比1:1、圧力1Pa、投入パワー2.5W/cm2とした。薄膜の膜厚は約200nmとした。比較例として、ZnO単独と、NiO単独についても、同様に薄膜形成した。実施例及び比較例にかかる各薄膜について、以下のように、XPS測定、光透過率測定を行った。XPS測定によるp型n型の判定:各薄膜について、XPSにより価電子帯の電子状態を測定した。図1はその結果を示している。なお、各スペクトルの右側に、XPSを測定し解析することによって得られた組成Ni/ZnNiと、ゼーベック効果を用いて測定した電気伝導タイプp型あるいはn型を記入している。つまり、混合するときのZnOとNiOの合計モル数に対するNiOのモル比率を、0.15、0.25、0.65、0.95に設定したものを用いて薄膜形成したものを測定するとZnNiのモル数に対するNiのモル数の比率が、13、25、64、96であった。このように、XPSスペクトルを解析した結果、薄膜の組成は、スパッタターゲットの組成をほぼ反映していた。図1に示すZn1xNixO材料Znに対してNiが13以上のスペクトルにおいては、横軸のBindingEnergyの値が0の近傍において縦軸の強度が立ち上がっている。これは、XPSの測定原理からフェルミレベルが価電子帯トップ近傍にあることを示し、電子状態がp型であることを示している。このように、Zn1xNixOZnに対してNiが13以上の薄膜がp型であることがサポートされている。一方、図1において、ZnONiが0のスペクトルは、BindingEnergyフェルミレベルBindingEnergy=0から2eV~3eV深い位置で立ち上がっている。これは、ZnOの電子状態がn型であることを示している。バンドギャップ測定:上記のZn1xNixOX=0.13、0.25、0.65、0.96薄膜、及びZnO薄膜について、分光光度計で透過率スペクトルを測定した。図2は、分光光度計で測定した透過率スペクトルに基づいて、波長eVと2との関係をプロットした特性図である。この特性図に基づいて各薄膜のバンドギャップを求めた。その値を表1に示す。価電子帯トップのオフセット量、比抵抗の測定:ZnO膜の上に、上記の方法で膜厚約10nmで形成したZn1xNixO薄膜を、XPS測定し、その測定結果を解析することによって、ZnOの価電子帯トップに対するZn1xNixOの価電子帯トップのエネルギレベルのオフセット量を求めた。その一例として、図3は、ZnO膜の上に、Zn005Ni095Oの薄膜を膜厚約10nmで形成したものについて、XPS測定した結果を示している。比較例としてZnO膜のみについてもXPS測定結果を示している。図3において、BindingEnergy10eV近傍に観測されるピークPは、ZnOに特有のものであるため、このピークPを基準とすることによって、ZnOの価電子帯トップに対するZn005Ni095Oの価電子帯トップのオフセット量を求めることができる。すなわち、ZnOにおいて、図3に示すように、価電子帯の最大エネルギーに相当する位置価電子帯トップと呼ぶと、ピークPのエネルギーレベルの差Rは7.4eVである。一方、Zn005Ni095O薄膜において、価電子帯トップのエネルギーレベルとピークPのエネルギーレベルとの差Mは9.6eVである。従って、ZnOの価電子帯トップに対するZn005Ni095Oの価電子帯トップのオフセット量は、9.6-7.4=2.2eVと求められる。以上のようにして、各薄膜について、XPS測定し、その結果を解析して価電子帯トップのオフセットを求めた。図4は、その結果であって、Zn1xNixOにおけるx値と、バンドギャップ及びオフセットの関係を示している。図4に示すように、Xが大きくなるに従って、ZnOの価電子帯トップからのオフセット量は大きくなることがわかる。ここで、Zn1xNixO層とZnO層とpn接合されたデバイスを考慮すると、このオフセット量が大きいと、Zn1xNixO層からZnO層へのホール注入効率や逆バイアスの耐圧が低下するので、ホール注入効率や逆バイアスの耐圧を良好に保つために、このオフセット量を1eV以下に抑えることが望ましい。このオフセットを1eV以下とするためには、図4に示す実験結果から考察すると、Zn1xNixOにおいてXを0.65以下に設定することが望ましい。一方、Xが1に近づくと、ワイドバンドギャップでp型半導体薄膜を比較的容易に低温で形成することができるが、オフセット量が大きくなる。図11は、X=1NiOの場合、すなわち、p型のNiO層とn型のZnO層とをヘテロ接合した素子において、n型電極、ZnO層、NiO層、ITO電極のエネルギレベルを示す図である。X=1NiOの場合は、ZnO層の価電子帯トップとNiO層の価電子帯トップのエネルギレベルeVの差オフセット量が大きく、オフセット量が2eV以上となる。この場合、ホール注入効率が悪く、且つ逆バイアス時の耐圧も低くなる。この点で、ZnOとNiOをヘテロ接合した素子構造は、デバイスには不都合である。一方、Zn1xNixOにおいて、Xが小さくなると、p型半導体ではなくn型半導体になりやすい。また、Zn1xNixO薄膜の比抵抗も、Xが小さくなると増加する。図5は、xを変化させたZn1xNixO薄膜における比抵抗を測定した結果である。当図に示すように、Zn1xNixO系薄膜は、Xの値が減少するほど比抵抗が高くなり、X=0では通常、n型で高抵抗である。以上の結果から、Zn1xNixO系材料を用いることによって、低温で薄膜形成が可能で且つp型半導体としてZnOと優れたヘテロ接合を形成することができることがわかり、また、価電子帯トップのオフセット量に関連してホール注入効率や逆バイアスの耐圧を良好に保つために、Zn1xNixOにおけるxの値は小さい方が好ましいが、電気伝導タイプをp型とし、電気抵抗を小さくすること考慮すると、xの値は0.13以上であることが好ましいといえる。素子の電圧-電流特性:上記のZn1xNixO系材料を用いて、pnヘテロ接合素子を作製し、電圧-電流特性を測定した。図6は、pnヘテロ接合素子の構造を示す図である。当図に示すように、基板1の上に、下部電極層2、ZnO薄膜3、p型半導体層4、透明電極層5を形成した。下部電極層2は、n型電極である。p型半導体層4は、Zn1xNixO薄膜であり、X=0.13のものとX=0.65のものを作製した。また、比較例としてx=1NiOについても作製した。作製した各素子について、電圧-電流特性を測定した図7aは、その結果を示す特性図であって、印加電圧と電流との関係を示している。図7bはx=0.65NiZnNi64の素子では、印加電圧2V程度で電流の立ち上がりが見られ、Xが大きくなるほど、立ち上がりに必要な印加電圧は高くなっている。そして、X=0.13NiZnNi13の素子では、印加電圧が4V程度で電流が立ち上がっている。従って、4V以内の印加電圧で電流が流れるようにするためには、Xを0.13以上に設定することが好ましいことがわかる。また、逆バイアス耐性に関しては、x=1NiOの場合は、印加電圧が-5Vの負電圧で、若干の電流が流れているが、X=0.13とx=0.65の場合は、いずれも、印加電圧が-5Vの負電圧でも電流はほとんど流れていない。この結果から、Zn1XNiXO層とZnO層のへテロ接合素子は、ZnO/NiOへテロ接合素子と比較して、逆バイアスに対する耐圧が良好であることがわかる。なお、x=0.13においては、図5に示したように電気抵抗が高抵抗であるため、電流の立ち上がり電圧は、期待される電圧値よりも高くなるが、その影響は問題にならない程度である。実施の形態2Zn1xCuXOZn1xCuXOは、ZnOとCuOとが混合された酸化物であって、xは、ZnとCuの合計モル数に対するCuモル数の比率である。Zn1xCuXOは、ZnOにおけるZnが部分的にCuに置き換わった化合物ということもできる。Zn1xCuXOの結晶形としては、ZnOの結晶とCuOの結晶が混ざりあった混合形でもよいし、ZnOの結晶構造をもった混晶、あるいは、CuOの結晶構造を持った混晶であってもよい。Zn1xCuXO材料は、低温で薄膜形成が可能なp型半導体であって、ZnO層の上に優れたヘテロ接合を形成することができる。Zn1xCuXO材料は、xの値が大きいほど、ZnOに対する価電子帯トップのオフセット量が大きくなり、ZnO層とpn接合素子を形成したときにホール注入効率や逆バイアスの耐圧が低下する。また、Zn1xCuXO材料は、xの値が大きいほど、バンドギャップも狭くなる。従って、これらを良好に保つ観点からxの値を0.10以下に設定してZnOに対する価電子帯トップのオフセット量を1eV以内に抑えることが好ましく、xの値は小さい方が好ましい。一方、電気伝導タイプをp型にすることと、電気抵抗を小さくすることを考慮すると、Zn1xCuXOにおけるXの値は0.05以上であることが好ましい。実施例2Zn1xCuXO薄膜の実施例として、ZnOとCuOの混合材料をスパッタターゲットとして作製し、スパッタリングすることにより、Zn1xCuXO薄膜を基板上に作製した。ZnOとCuOを混合するときのZnOとCuOの合計モル数に対するCuOのモル比率は、0.05、0.20とした。原料として用いたZnO、CuOは、純度99.9程度のものである。ここで薄膜形成は、還元雰囲気で行うとn型になりやすいので、酸化性雰囲気下で行うことがp型半導体膜を形成することが好ましい。基板温度は500°C程度で行った。作製条件は、基板温度500°C、導入ガスはAr:O2で、その流量比1:1、圧力1Pa、投入パワー2.5W/cm2とした。得られた膜厚は、約200nmであった。また、比較例としてx=0ZnOの薄膜も同様に作製した。実施例及び比較例にかかる各薄膜について、以下のように、XPS測定、光透過率測定を行った。XPS測定のよるp型n型の判定:作製した各薄膜について、XPSによる価電子帯の電子状態を測定した。図8は、Zn095Cu005O薄膜及びZnO薄膜について、XPSで測定した結果であって、価電子帯の電子状態を示している。XPSスペクトルを解析した結果、混合するときのZnOとCuOの合計モル数に対するCuOのモル比率を、0.05、0.20に設定したものを用いて薄膜形成したものを測定するとZnCuのモル数に対するCuのモル数の比率が、6、21であった。このように、XPSスペクトルを解析した結果、薄膜の組成は、スパッタターゲットの組成をほぼ反映していた。Zn095Cu005O薄膜のXPSスペクトルは、テイリングが強く、BindingEnergyが0の付近まで伸びている。この結果は、Zn095Cu005O薄膜における電子状態がp型であることを示している。また、Zn095Cu005O薄膜について、ゼーベック効果を用いて電気伝導タイプを測定した結果、p型を示した。一方、ZnO薄膜についてのXPSスペクトルは、フェルミレベルBindingEnergy=0より2eV~3eV深いBindingEnergyの位置で立ち上がっており、この結果はZnO薄膜がn型になっていることを示している。オフセット量の測定:図8において、ZnO薄膜のスペクトルのうち10eV近傍にあるピークと価電子帯トップとのエネルギー差Rは7.40eVである。一方、Zn095Cu005O薄膜における10eV近傍にあるピークと価電子帯トップとのエネルギー差Sは7.55eVである。従って、ZnOの価電子帯トップと、Zn095Cu005Oの価電子帯トップのオフセット量は、7.55-7.40=0.15eVと求められる。このような方法で、作製した各薄膜について、XPS測定して、価電子帯トップのオフセットを求めた。バンドギャップ測定:上記のZn1xCuXO薄膜、及びZnO薄膜について、分光光度計で透過率スペクトルを測定した。図中、CuZnCu6はX=0.05、CuZnCu21はX=0.20に設定したものである。図9は、分光光度計で測定した透過率スペクトルに基づいて、波長evと2との関係をプロットした特性図である。この特性図に基づいて各薄膜のバンドギャップを求めた。その値を表2に示す。上記方法で求めた価電子帯のオフセットと、表2に示すバンドギャップから、図10に示すように、Zn1xCuXOにおけるx値と、バンドギャップ及びオフセット量の関係を得た。当図に示すように、Zn1xCuXOは、Xが大きくなるに伴って、ZnOに対する価電子帯トップのオフセット量は大きくなる。このオフセット量が大きいほど、ホール濃度が増してp型半導体として望ましいが、上記実施例1で述べたように、ホール注入効率や逆バイアスの耐圧を良好に保つ点から、オフセット量は1eV以内であることが好ましい。一方、図10に示すように、Zn1xCuXOは、Xが大きくなるに伴って、バンドギャップは減少する。ZnOを用いた発光デバイスや紫外線検知器、太陽電池のトップセルなどへの応用を考えた場合、バンドギャップが3.25eV光の波長380nmに相当以上であることが望まれる。従って、Zn1xCuXO薄膜において、バンドギャップを3.25eV以上確保し、オフセット量を1eV以内とするために、X値は0.1以下に設定することが望ましい。一方、Zn1xCuXO薄膜においてX=0.05未満とすると、高抵抗であって、ゼーベック効果や他の手段を用いてもn型かp型かを判断しにくいので、デバイスへの応用が難しい。従ってZn1xCuXOにおいて、Xは0.05以上に設定することが好ましい。以上のように、Zn1xCuXOは、p型半導体材料であって、Zn1xCuXO層とZnO層とpn接合されたデバイスを作成するのに適し、xの範囲は0.05以上、0.10以下に設定することが望ましい。Ni,Cu以外の元素について上記実施の形態では、4s軌道のエネルギレベルよりも3d軌道のエネルギレベルが高い元素が、Ni,Cuの場合について説明したが、Ni,Cu以外にも、4s軌道のエネルギレベルよりも3d軌道のエネルギレベルが高い元素を用いても、同様に実施することができる。4s軌道のエネルギレベルよりも3d軌道のエネルギレベルが高い元素であるか否かは、例えば、元素のXPSスペクトルを測定して、その3d電子に相当するピーク波形から判断することができる。"