"半導体パッケージを含み、前記半導体パッケージは、パッケージ基板の上に実装された半導体チップと、前記半導体パッケージの温度を測定する温度測定装置と、前記半導体パッケージの温度に対応する信号を前記温度測定装置から受信する温度制御回路と、を含み、前記温度制御回路は、前記信号を基準に前記半導体チップの動作速度を変化させる半導体装置。前記温度測定装置が前記パッケージ基板に組み込まれ、前記温度制御回路が前記半導体チップに内蔵された請求項1に記載の半導体装置。前記温度測定装置が、前記パッケージ基板内に配置され、前記半導体チップの温度を測定し、前記温度にしたがって抵抗が変わるサーミスタと、前記サーミスタに電気的に接続された抵抗器と、を含む請求項2に記載の半導体装置。前記温度制御回路が、前記温度測定装置へ電源電圧を印加する電力供給部と、前記サーミスタから受信したアナログ信号をデジタル信号に変換する変換部と、前記デジタル信号を受信し、前記デジタル信号を基準に前記半導体チップへ印加される電力を変化させる処理部と、を含む請求項3に記載の半導体装置。前記半導体チップで発生した熱を前記半導体チップの外部へ放出するヒートスプレッダをさらに含む請求項1に記載の半導体装置。前記半導体チップが、前記温度制御回路を含むロジックチップと、前記ロジックチップの上に実装されたメモリーチップと、を含み、前記温度制御回路が、前記ロジックチップの動作速度と前記メモリーチップの動作速度とを変化させる請求項1に記載の半導体装置。パッケージ基板の上に実装された半導体チップと、前記半導体チップの温度をセンシングして前記半導体チップの前記温度に対応する出力電圧を出力するサーミスタと、前記サーミスタに接続された抵抗器と、前記半導体チップに含まれた、前記抵抗器及びサーミスタへ電源電圧を印加する電力供給部と、前記半導体チップに含まれた、前記サーミスタの出力電圧をビット信号に変換する変換部と、前記半導体チップに含まれた、前記ビット信号を受信して前記ビット信号を基準に前記半導体チップの動作速度を変化させる処理部と、を含む半導体装置。前記処理部は、前記半導体チップの温度が基準温度より低いことを前記ビット信号が表す場合、前記半導体チップの動作速度を増大させ、前記半導体チップの温度が前記基準温度より高いことを前記ビット信号が表す場合、前記半導体チップの動作速度を減少させる請求項7に記載の半導体装置。前記サーミスタと抵抗器とのうちの少なくともいずれか1つは、前記パッケージ基板に組み込まれることと、前記パッケージ基板に実装されることと、前記半導体チップの上に表面実装されることとのうちのいずれか1つの状態である請求項7に記載の半導体装置。前記サーミスタが前記パッケージ基板の下面に表面実装され、第2サーミスタが前記パッケージ基板の上面に実装され、前記抵抗器が前記サーミスタ及び前記第2サーミスタに接続された請求項7に記載の半導体装置。前記パッケージ基板が、前記パッケージ基板の上面と下面とのうちのいずれか1つの上にキャビティを設け、前記サーミスタと抵抗器とのうちの少なくともいずれか1つが前記キャビティに挿入された請求項7に記載の半導体装置。前記パッケージ基板が、前記半導体チップの下面を開放する開放ホールを含み、前記サーミスタが前記開放ホールに挿入され、ソルダバンプが前記半導体チップに前記サーミスタを接続する請求項7に記載の半導体装置。前記半導体チップをモールディングするモールディング膜と、前記モールディング膜と前記半導体チップとの間に配置されたヒートスプレッダと、をさらに含み、前記ヒートスプレッダは前記半導体チップで発生した熱を放出する請求項7に記載の半導体装置。前記ヒートスプレッダが前記半導体チップを囲み、前記パッケージ基板に接続され、前記パッケージ基板が、前記パッケージ基板を貫通して前記ヒートスプレッダに接続される熱ビアを設け、前記熱ビアは前記熱の放出経路を提供する請求項13に記載の半導体装置。前記半導体チップの上に配置されたヒートスプレッダをさらに含む請求項7に記載の半導体装置。前記パッケージ基板が実装されるモジュール基板と、前記モジュール基板の温度を測定するモジュールサーミスタと、前記モジュールサーミスタに接続された第2抵抗器と、をさらに含む請求項7に記載の半導体装置。パッケージ基板の上に半導体チップが実装された半導体パッケージを含み、前記パッケージ基板には温度測定装置が組み込まれ、前記温度測定装置は、負特性サーミスタと、前記サーミスタに接続され、温度に関係なく抵抗が一定な抵抗器と、を含み、前記半導体チップには温度制御回路が内蔵され、前記温度制御回路は、前記負特性サーミスタから抵抗値を受信し、前記抵抗値と基準抵抗値とを基準に前記半導体チップへ印加される電力を増大させる半導体装置。前記温度制御回路は、前記負特性サーミスタの抵抗値が前記基準抵抗値より低い場合に、前記電力を減少させる請求項17に記載の半導体装置。前記温度制御回路が、前記温度測定装置へ電源電圧を印加する電力供給部と、前記負特性サーミスタに電気的に接続され、前記負特性サーミスタの抵抗値を受信して前記抵抗値をデジタル信号に変換するアナログ-デジタル変換器と、前記アナログ-デジタル変換器に電気的に接続され、前記デジタル信号を受信して前記デジタル信号を基準に前記半導体チップへ印加される前記電力を調節する処理部と、を含む請求項17に記載の半導体装置。パッケージ基板の上に半導体チップが実装された半導体パッケージを含み、前記パッケージ基板には温度測定装置が組み込まれ、前記温度測定装置は、前記半導体チップの温度を測定する負特性サーミスタと、前記サーミスタに電気的に接続され、温度に関係なく抵抗が一定な抵抗器と、を含み、前記半導体チップには温度制御回路が内蔵され、前記温度制御回路は、前記サーミスタによって測定された前記温度が基準温度より高い場合に、前記半導体チップの動作速度を減少させる半導体装置。前記温度制御回路は、前記サーミスタによって測定された前記温度が前記基準温度より低い場合に、前記半導体チップの動作速度を高くする請求項20に記載の半導体装置。パッケージ基板に組み込まれ、温度に関係なく抵抗が一定な抵抗器に接続された負特性サーミスタを含む温度測定装置と、前記温度測定装置に電気的に接続されて前記温度測定装置へ電源電圧を印加する電力供給部と、前記負特性サーミスタに電気的に接続されて前記負特性サーミスタの抵抗値を受信して前記抵抗値をビット信号に変換するアナログ-デジタル変換器と、前記アナログ-デジタル変換器に電気的に接続されて前記ビット信号を受信する処理部と、を含む内蔵温度制御回路を有する、前記パッケージ基板の上に実装される半導体チップと、前記パッケージ基板と前記半導体チップとの間に配置されて前記半導体チップを前記パッケージ基板に電気的に接続する接続端子と、前記半導体チップをモールディングするモールディング膜と、を含む半導体装置。前記負特性サーミスタが、第1電極と第2電極との間に配置された第1抵抗体を含み、前記抵抗器が、第3電極と第4電極との間に配置された第2抵抗体を含み、前記第2電極は前記第3電極に電気的に直列接続された請求項22に記載の半導体装置。前記第4電極が前記電力供給部に電気的に接続され、前記抵抗器が前記電力供給部から前記電源電圧を受信し、前記第1電極が接地される請求項23に記載の半導体装置。前記第1電極が前記アナログ-デジタル変換器に電気的に接続され、前記アナログ-デジタル変換器が前記負特性サーミスタの抵抗値を測定する請求項23に記載の半導体装置。前記パッケージ基板が、前記接続端子に接続される上部金属膜が配置された上面と、前記上面の反対面として外部端子が接続される下部金属膜が配置された下面とを有するコアと、前記コアに設けられ、前記負特性サーミスタ及び前記抵抗器が組み込まれる空間を有するホールと、を含む請求項22に記載の半導体装置。前記負特性サーミスタが、前記半導体チップの温度をセンシングし、前記測定された温度に対応する抵抗値を前記アナログ-デジタル変換器へ出力する請求項22に記載の半導体装置。前記処理部が前記抵抗値を受信し、前記抵抗値が基準抵抗値より高い場合、前記半導体チップへ印加される電力を増大させて前記半導体チップの動作速度を高くし、前記抵抗値が前記基準抵抗値より低い場合、前記半導体チップへ印加される前記電力を減少させて前記半導体チップの動作速度を低くする請求項27に記載の半導体装置。抵抗器に接続された負特性サーミスタを利用して半導体チップの温度を測定する段階と、前記測定された温度に対応する抵抗値を前記負特性サーミスタから出力する段階と、前記抵抗値及び基準抵抗値を基準に前記半導体チップへ印加される電力を変化させる段階と、を含む半導体装置の温度制御方法。前記電力を変化させる段階が、前記抵抗値が前記基準抵抗値より高い場合、前記半導体チップへ印加される前記電力を増大させる段階と、前記抵抗値が前記基準抵抗値より低い場合、前記半導体チップへ印加される前記電力を減少させる段階と、を含む請求項29に記載の半導体装置の温度制御方法。前記電力を増大させる段階が、前記半導体チップの動作速度を高くする段階を含み、前記電力を減少させる段階が、前記半導体チップの前記動作速度を低くする段階を含む請求項30に記載の半導体装置の温度制御方法。前記抵抗器が前記負特性サーミスタの自己発熱を低くする請求項29に記載の半導体装置の温度制御方法。前記抵抗値をアナログ-デジタル変換器へ伝達する段階と、前記アナログ-デジタル変換器を利用して前記抵抗値をデジタル信号に変換する段階と、前記デジタル信号を処理部へ伝達する段階と、をさらに含み、前記半導体チップへ印加される電力を変化させる段階が前記処理部によって実行される請求項29に記載の半導体装置の温度制御方法。抵抗器に電気的に接続された負特性サーミスタを利用して半導体チップの温度を測定する段階と、前記サーミスタ温度及び基準温度を基準に前記半導体チップへ印加される電力を変化させる段階と、を含む半導体装置の温度制御方法。前記電力を変化させる段階が、前記サーミスタ温度が前記基準温度より高い場合、前記半導体チップへ印加される前記電力を減少させる段階と、前記サーミスタ温度が前記基準温度より低い場合、前記半導体チップへ印加される前記電力を増大させる段階と、を含む請求項34に記載の半導体装置の温度制御方法。前記サーミスタ温度に対応する信号をアナログ-デジタル変換器へ伝達する段階と、前記アナログ-デジタル変換器を利用して前記サーミスタ温度に対応する前記信号をデジタル信号に変換する段階と、前記デジタル信号を処理部へ伝達する段階と、をさらに含み、前記半導体チップへ印加される電力を変化させる段階が前記処理部によって実行される請求項34に記載の半導体装置の温度制御方法。パッケージ基板に接続されたサーミスタから出力された値を基準に半導体チップへ印加される電力を調節する処理部を含み、前記電力は第1電力から第2電力に調節され、前記第1及び第2電力は0Wより大きい半導体パッケージ。前記サーミスタに接続された抵抗器をさらに含み、前記抵抗器は、第1電極と、第2電極と、前記第1電極と前記第2電極との間の抵抗要素と、を含む請求項37に記載の半導体パッケージ。前記サーミスタを前記処理部に接続する変換部をさらに含み、前記変換部は前記サーミスタの前記出力値をデジタル信号に変換し、前記処理部は、前記デジタル信号を受信して、前記半導体チップの前記温度が所望温度より低いこと前記デジタル信号が表す場合、前記半導体チップへ印加される前記電力を増大させ、前記半導体チップの前記温度が前記所望温度より高いことを前記デジタル信号が表す場合、前記半導体チップへ印加される前記電力を減少させる請求項37に記載の半導体パッケージ。前記サーミスタに接続された抵抗器をさらに含み、前記抵抗器と前記サーミスタとのうちの少なくともいずれか1つは基板に組み込まれた請求項37に記載の半導体パッケージ。前記サーミスタに接続された抵抗器をさらに含み、前記抵抗器と前記サーミスタとのうちの少なくともいずれか1つは基板の上に配置された請求項37に記載の半導体パッケージ。前記サーミスタに接続された抵抗器をさらに含み、前記抵抗器と前記サーミスタとのうちの少なくともいずれか1つは前記半導体チップの上に配置された請求項37に記載の半導体パッケージ。本発明は適正水準で温度を維持や制御できる半導体装置及びその温度制御方法に関する。本発明の実施態様による半導体装置は、半導体パッケージを含み、前記半導体パッケージは、パッケージ基板の上に実装された半導体チップと、前記半導体パッケージの温度を測定する温度測定装置と、前記半導体パッケージの温度に対応する信号を前記温度測定装置から受信する温度制御回路と、を含み、前記温度制御回路は、前記信号を基準に前記半導体チップの動作速度を変化させ得る。本実施態様の半導体装置において、前記温度測定装置は前記パッケージ基板に組み込まれ、前記温度制御回路は前記半導体チップに内蔵され得る。本実施態様の半導体装置において、前記温度測定装置は、前記パッケージ基板内に配置され、前記半導体チップの温度を測定し、前記温度にしたがって抵抗が変わるサーミスタと、前記サーミスタに電気的に接続された抵抗器と、を包含できる。本実施態様の半導体装置において、前記温度制御回路は、前記温度測定装置へ電源電圧を印加する電力供給部と、前記サーミスタから受信したアナログ信号をデジタル信号に変換する変換部と、前記デジタル信号を受信し、前記デジタル信号を基準に前記半導体チップへ印加される電力を変化させる処理部と、を包含できる。本実施態様の半導体装置において、前記半導体チップで発生した熱を前記半導体チップの外部へ放出するヒートスプレッダをさらに包含できる。本実施態様の半導体装置において、前記半導体チップは、前記温度制御回路を含むロジックチップと、前記ロジックチップの上に実装されたメモリーチップと、を含み、前記温度制御回路は前記ロジックチップの動作速度と前記メモリーチップの動作速度とを変化させ得る。本発明の別の実施態様による半導体装置は、パッケージ基板の上に実装された半導体チップと、前記半導体チップの温度をセンシングして前記半導体チップの前記温度に対応する出力電圧を出力するサーミスタと、前記サーミスタに接続された抵抗器と、前記半導体チップに含まれた、前記抵抗器及びサーミスタへ電源電圧を印加する電力供給部と、前記半導体チップに含まれた、前記サーミスタの出力電圧をビット信号に変換する変換部と、前記半導体チップに含まれた、前記ビット信号を受信して前記ビット信号を基準に前記半導体チップの動作速度を変化させる処理部と、を包含できる。別の実施態様の半導体装置において、前記処理部は、前記半導体チップの温度が基準温度より低いことを前記ビット信号が表す場合、前記半導体チップの動作速度を増大させ、前記半導体チップの温度が前記基準温度より高いことを前記ビット信号が表す場合、前記半導体チップの動作速度を減少させ得る。別の実施態様の半導体装置において、前記サーミスタと抵抗器とのうちの少なくともいずれか1つは、前記パッケージ基板に組み込まれること、前記パッケージ基板に実装されること、及び前記半導体チップの上に表面実装されることのうちのいずれか1つの状態であり得る。別の実施態様の半導体装置において、前記サーミスタは前記パッケージ基板の下面に表面実装され、第2サーミスタは前記パッケージ基板の上面に実装され、前記抵抗器は前記サーミスタ及び前記第2サーミスタに共通に接続され得る。別の実施態様の半導体装置において、前記パッケージ基板は前記パッケージ基板の上面と下面とのうちのいずれか1つの上にキャビティを設け、前記サーミスタと抵抗器とのうちの少なくともいずれか1つは前記キャビティに挿入され得る。別の実施態様の半導体装置において、前記パッケージ基板は前記半導体チップの下面を開放する開放ホールを含み、前記サーミスタは前記開放ホールに挿入され、ソルダバンプは前記半導体チップに前記サーミスタを接続することができる。別の実施態様の半導体装置において、前記半導体チップをモールディングするモールディング膜と、前記モールディング膜と前記半導体チップとの間に配置されたヒートスプレッダとをさらに含み、前記ヒートスプレッダは前記半導体チップで発生した熱を放出することができる。別の実施態様の半導体装置において、前記ヒートスプレッダは、前記半導体チップを囲み、かつ前記パッケージ基板に接続され、前記パッケージ基板は、前記パッケージ基板を貫通して前記ヒートスプレッダに接続される熱ビアを設け、前記熱ビアは前記熱の放出経路を提供できる。別の実施態様の半導体装置において、前記半導体チップの上に配置されたヒートスプレッダをさらに包含できる。別の実施態様の半導体装置において、前記パッケージ基板が実装されるモジュール基板と、前記モジュール基板の温度を測定するモジュールサーミスタと、前記モジュールサーミスタに接続された第2抵抗器と、をさらに包含できる。本発明のさらに別の実施態様による半導体装置は、パッケージ基板の上に半導体チップが実装された半導体パッケージを含み、前記パッケージ基板には温度測定装置が組み込まれ、前記温度測定装置は、負特性サーミスタと、前記サーミスタに接続され、前記温度に関係なく抵抗が一定な抵抗器とを含み、前記半導体チップには温度制御回路が内蔵され、前記温度制御回路は、前記負特性サーミスタから抵抗値を受信して前記抵抗値と基準抵抗値とを基準に前記半導体チップへ印加される電力を増大させ得る。さらに別の実施態様による半導体装置において、前記温度制御回路は、前記負特性サーミスタの抵抗値が前記基準抵抗値より低い場合に、前記電力を減少させ得る。さらに別の実施態様による半導体装置において、前記温度制御回路は、前記温度測定装置へ電源電圧を印加する電力供給部と、前記負特性サーミスタに電気的に接続され、前記負特性サーミスタの抵抗値を受信して前記抵抗値をデジタル信号に変換するアナログ-デジタル変換器と、前記アナログ-デジタル変換器に電気的に接続され、前記デジタル信号を受信して前記デジタル信号を基準に前記半導体チップへ印加される前記電力を調節する処理部と、を包含できる。本発明の変形実施態様による半導体装置は、パッケージ基板の上に半導体チップが実装された半導体パッケージを含み、前記パッケージ基板には温度測定装置が組み込まれ、前記温度測定装置は、前記半導体チップの温度を測定する負特性サーミスタと、前記サーミスタに電気的に接続され、温度に関係なく抵抗が一定な抵抗器とを含み、前記半導体チップには温度制御回路が内蔵され、前記温度制御回路は、前記サーミスタによって測定された前記温度が基準温度より高い場合に、前記半導体チップの動作速度を減少させ得る。本変形実施態様による半導体装置において、前記温度制御回路は、前記サーミスタによって測定された前記温度が前記基準温度より低い場合に、前記半導体チップの動作速度を高くすることができる。本発明の別の変形実施態様による半導体装置は、パッケージ基板に組み込まれ、温度に関係なく抵抗が一定な抵抗器に接続された負特性サーミスタを含む温度測定装置と、前記温度測定装置に電気的に接続されて前記温度測定装置へ電源電圧を印加する電力供給部、前記負特性サーミスタに電気的に接続されて前記負特性サーミスタの抵抗値を受信して前記抵抗値をビット信号に変換するアナログ-デジタル変換器、及び前記アナログ-デジタル変換器に電気的に接続されて前記ビット信号を受信する処理部、を含む内蔵温度制御回路を有する、前記パッケージ基板の上に実装される半導体チップと、前記パッケージ基板と前記半導体チップとの間に配置されて前記半導体チップを前記パッケージ基板に電気的に接続する接続端子と、前記半導体チップをモールディングするモールディング膜とを包含できる。別の変形実施態様による半導体装置において、前記負特性サーミスタは、第1電極と第2電極との間に配置された第1抵抗体を含み、前記抵抗器は、第3電極と第4電極との間に配置された第2抵抗体を含み、前記第2電極は前記第3電極に電気的に直列接続され得る。別の変形実施態様による半導体装置において、前記第4電極は前記電力供給部に電気的に接続され、前記抵抗器は前記電力供給部から前記電源電圧を受信し、前記第1電極は接地され得る。別の変形実施態様による半導体装置において、前記第1電極は前記アナログ-デジタル変換器に電気的に接続され、前記アナログ-デジタル変換器は前記負特性サーミスタの抵抗値を測定することができる。別の変形実施態様による半導体装置において、前記パッケージ基板は、前記接続端子に接続される上部金属膜が配置された上面と該上面の反対面として外部端子が接続される下部金属膜が配置された下面とを有するコアと、前記コアに設けられ、前記負特性サーミスタ及び前記抵抗器が組み込まれる空間を有するホールとを包含できる。別の変形実施態様による半導体装置において、前記負特性サーミスタは、前記半導体チップの温度をセンシングし、前記測定された温度に対応する抵抗値を前記アナログ-デジタル変換器に出力することができる。別の変形実施態様による半導体装置において、前記処理部は、前記抵抗値を受信し、前記抵抗値が基準抵抗値より高い場合、前記半導体チップへ印加される電力を増大させて前記半導体チップの動作速度を高くし、前記抵抗値が前記基準抵抗値より低い場合、前記半導体チップへ印加される前記電力を減少させて前記半導体チップの動作速度を低くすることができる。本発明の実施態様による半導体装置の温度制御方法は、抵抗器に接続された前記負特性サーミスタを利用して半導体チップの温度を測定する段階と、前記測定された温度に対応する抵抗値を前記負特性サーミスタから出力する段階と、前記抵抗値及び基準抵抗値を基準に前記半導体チップへ印加される電力を変化させる段階とを包含できる。本実施態様による方法において、前記電力を変化させる段階は、前記抵抗値が前記基準抵抗値より高い場合、前記半導体チップへ印加される前記電力を増大させる段階と、前記抵抗値が前記基準抵抗値より低い場合、前記半導体チップへ印加される前記電力を減少させる段階とを包含できる。本実施態様による方法において、前記電力を増大させる段階は、前記半導体チップの動作速度を高くする段階を含み、前記電力を減少させる段階は、前記半導体チップの前記動作速度を低くする段階を包含できる。本実施態様による方法において、前記抵抗器は前記負特性サーミスタの自己発熱を低くすることができる。本実施態様による方法において、前記抵抗値をアナログ-デジタル変換器へ伝達する段階と、前記アナログ-デジタル変換器を利用して前記抵抗値をデジタル信号に変換する段階と、前記デジタル信号を処理部へ伝達する段階とをさらに含み、前記半導体チップへ印加される電力を変化させる段階は前記処理部によって実行されることを包含できる。本発明の別の実施態様による半導体装置の温度制御方法は、抵抗器に電気的に接続された負特性サーミスタを利用して半導体チップの温度を測定する段階と、前記サーミスタ温度及び基準温度を基準に前記半導体チップへ印加される電力を変化させる段階とを包含できる。別の実施態様による方法において、前記電力を変化させる段階は、前記サーミスタ温度が前記基準温度より高い場合、前記半導体チップへ印加される前記電力を減少させる段階と、前記サーミスタ温度が前記基準温度より低い場合、前記半導体チップへ印加される前記電力を増大させる段階とを包含できる。別の実施態様による方法において、前記サーミスタ温度に対応する信号をアナログ-デジタル変換器へ伝達する段階と、前記アナログ-デジタル変換器を利用して前記サーミスタ温度に対応する前記信号をデジタル信号に変換する段階と、前記デジタル信号を処理部へ伝達する段階とをさらに含み、前記半導体チップへ印加される電力を変化させる段階は前記処理部によって実行されることを包含できる。別の実施態様による半導体パッケージは、パッケージ基板に接続されたサーミスタから出力された値を基準に半導体チップへ印加される電力を調節する処理部を含み、前記電力は第1電力から第2電力に調節され、前記第1及び第2電力は0Wより大きくなり得る。別の実施態様の半導体パッケージにおいて、前記サーミスタに接続された抵抗器をさらに含み、前記抵抗器は、第1電極と、第2電極と、前記第1電極と前記第2電極との間の抵抗要素とを包含できる。別の実施態様の半導体パッケージにおいて、前記サーミスタを前記処理部に接続する変換部をさらに含み、前記変換部は前記サーミスタの前記出力値をデジタル信号に変換し、前記処理部は前記デジタル信号を受信して前記デジタル信号が前記半導体チップの前記温度が所望温度より低いことを表す場合、前記半導体チップへ印加される前記電力を増大させ、前記デジタル信号が前記半導体チップの前記温度が前記所望温度より高いことを表す場合、前記半導体チップへ印加される前記電力を減少させ得る。別の実施態様の半導体パッケージにおいて、前記サーミスタに接続された抵抗器をさらに含み、前記抵抗器と前記サーミスタとのうちの少なくともいずれか1つは基板に組み込まれ得る。別の実施態様の半導体パッケージにおいて、前記サーミスタに接続された抵抗器をさらに含み、前記抵抗器と前記サーミスタとのうちの少なくともいずれか1つは基板の上に配置され得る。別の実施態様の半導体パッケージにおいて、前記サーミスタに接続された抵抗器をさらに含み、前記抵抗器と前記サーミスタとのうちの少なくともいずれか1つは前記半導体チップの上に配置され得る。本発明の実施態様によれば、温度センサーであるサーミスタがパッケージ基板に組み込まれエンベッデッドされサーミスタの発熱を防止する抵抗器をさらに包含することによって半導体パッケージの温度をさらに正確かつ精密に測定することができる。さらに、温度制御回路が半導体チップに内蔵されることによって、半導体パッケージ自体の動作によって半導体パッケージの温度を測定することができる。これにしたがって、縮小された大きさを有し、信頼性が優れた半導体パッケージを実現できるという効果がある。以下、本発明による半導体装置及びその温度制御方法を添付した図面を参照して詳細に説明する。本発明と従来技術とを比較した長所は添付された図面を参照した詳細な説明と特許請求の範囲とを通じて明確になり得る。特に、本発明は特許請求の範囲で明確に請求される。しかしながら、本発明は添付された図面と関連して次の詳細な説明を参照することによって最もよく理解できる。図面において、同一の参照符号は多様な図面を通じて同一の構成要素を示す。半導体パッケージの実施形態図1Aは本発明の一実施形態による半導体パッケージを示した断面図である。図1Bは図1Aの一部を示した模式図である。図1Cは図1Aの別の一部を示した回路図である。図1Aを参照すれば、半導体パッケージ10は、パッケージ基板100と、パッケージ基板100の上に実装された半導体チップ150とを包含できる。半導体パッケージ10は、半導体チップ150をモールディングするモールディング膜180をさらに包含できる。半導体パッケージ10は、パッケージ10の温度を測定できる装置110と、この装置110で測定された温度に基づいて半導体パッケージ10の温度を所望又は適正水準に制御できる温度制御回路151とを包含できる。半導体パッケージ10の温度は、半導体チップ150の動作によって発生した熱に最も依存する。本明細書中での半導体パッケージ10の温度とは、広義では、半導体チップ150、パッケージ基板100及びモールディング膜180の温度、即ち、半導体パッケージ10自体の温度をいう。狭義では、半導体パッケージ10の温度は半導体チップ150の温度を指すと解釈する。温度測定装置110は半導体パッケージ10の温度を測定でき、温度制御回路151は半導体チップ150の動作速度を適切に制御することによって半導体チップ150の温度を所望又は適正水準に維持又は実質的に維持させ得る。半導体チップ150の温度を所望又は適正水準に維持させるために温度測定装置110及び温度制御回路151を含む半導体パッケージ10は、誤作動及び/又は動作停止が減少されるか、又は抑制されてデータ損失が防止されるか、又は抑制され得り、データ処理速度が所望する及び/又は信頼性ある水準に維持され得るので、高い水準の信頼性が確保できる。以下で、半導体パッケージ10の構造及び温度制御についてさらに詳細に説明する。本実施形態をこれに限定することではない一例として、パッケージ基板100は、両面コーティングされた絶縁性コア101と、コア101の上面に配置された複数個の上部金属膜107aと、コア101の下面に配置された複数個の下部金属膜107bとを含む印刷回路基板PCBであり得る。少なくとも1つの上部金属膜107aは、少なくとも1つの下部金属膜107bと電気的に接続され得る。例えば、コア101は貫通ビア111を包含でき、貫通ビア111は、上部金属膜107aと下部金属膜107bとを電気的に接続することができる。少なくとも1つ以上の下部金属膜107bにソルダボール170が付着され得る。ソルダボール170は外部端子として機能することができる。ソルダボール170は、半導体パッケージ10を他の電気的装置、例えばメーンボードやモジュールボードに電気的に接続することができる。パッケージ基板100は、コア101の上面の上に複数個の上部金属膜107aの間でパターニングされたレジスト又はプリプレグ105をさらに包含できる。さらに、パッケージ基板100は、コア101の下面の上に複数個の下部金属膜107bの間でパターニングされたレジスト又はプリプレグ105をさらに包含できる。半導体チップ150で発生した熱は、モールディング膜180及び/又はパッケージ基板100を通じて放出され得る。半導体チップ150の温度をできるだけ正確に測定するために、本実施形態をこれに限定することではない一例として、温度測定装置110はパッケージ基板100に組み込まれembed得る。例えば、パッケージ基板100は、コア101の一部が除去されて形成された少なくとも1つの貫通ホール104を包含でき、温度測定装置110はその貫通ホール104内に挿入され得る。温度測定装置110をパッケージ基板100に組み込むことによって、パッケージ基板100の実装面積をさらに拡大させ得り、半導体パッケージ10の大きさを縮小させ得る。温度測定装置110は、半導体チップ150で発生した熱を感知するサーミスタ120を包含できる。サーミスタ120は、感知した温度が半導体パッケージ10の温度を表すように、例えば半導体チップ150のセンターの下に配置され得る。サーミスタ120thermistorは、その抵抗が温度にしたがって変わる一種の抵抗器resistorを包含できる。本実施形態をこれに限定しない一例として、サーミスタ120は、遷移金属の酸化物、セラミック、又はポリマーで構成され得る。本実施形態によれば、サーミスタ120の抵抗が温度にしたがって線型的又は概ね線形的に変わり、抵抗と温度との関係は下記の数式1のように表される。上の数式1で、△Rは抵抗の変化量changeinresistance、kは1次抵抗温度係数first-ordertemperaturecoefficientofresistance、及び△Tは温度変化量changeintemperatureである。サーミスタ120は抵抗温度係数kにしたがって大きく2つの種類に区分することができる。例えば、サーミスタ120は、k>0である場合の正特性サーミスタPTC:PositiveTemperatureCoefficientthermistorと、k<0である場合の負特性サーミスタNTC:NegativeTemperatureCoefficientthermistorとに区分され得る。正特性サーミスタPTCにおいて、温度が上がると、抵抗が大きくなる。負特性サーミスタNTCにおいて、温度が上がると、抵抗が小さくなる。本発明による実施形態によれば、サーミスタ120は、正特性サーミスタPTCと負特性サーミスタNTCとのうちのいずれか1つ、例えば負特性サーミスタNTCであり得る。サーミスタ120に電流が流れれば、サーミスタ120で熱が発生してサーミスタ120の温度が周囲に比べてさらに高く上昇する可能性がある。このようなサーミスタ120の自己発熱self-heatingを補正しなければ、例えば、半導体パッケージ10の温度測定の時、サーミスタ120にエラーが発生し得る。本発明の実施形態によれば、温度測定装置110は、サーミスタ120の自己発熱効果を減らすことができる抵抗器130をさらに包含できる。抵抗器130は、サーミスタ120と異なり、抵抗温度係数kが概ね0に近いので、温度による抵抗変化が無いか、又は概ね無い。抵抗器130は可変抵抗器variableresistorを包含できる。サーミスタ120と抵抗器130との電気的接続関係、及びサーミスタ120によって発生した発熱量に対する抵抗器130の影響に対しては詳細に後述される。図1Aに示したように、半導体チップ150は、電気的接続媒介体、例えばボンディングワイヤー又は、本実施形態をこれに限定することではない一例として、上部金属膜107aと接続される複数個のソルダバンプ160とを媒介にパッケージ基板100と電気的に接続され得る。半導体チップ150は、メモリーチップ、ロジックチップ、及び/又ははその組合せであり、これは本実施形態をこれに限定することではない。本実施形態によれば、半導体チップ150は、温度制御回路151を含むロジックチップ、例えば中央処理装置CPUであり得る。他の例として、半導体チップ150は、温度制御回路151を含むメモリーチップ、又はメモリー回路とロジック回路とが統合されたチップであり得る。半導体チップ150は、温度測定装置110と電気的に接続された温度制御回路151を内蔵することができる。温度制御回路151は、温度測定装置110の動作に必要とする電力を提供する電力供給部157と、温度測定装置110で測定された温度に対応するアナログ信号例えば電圧を受信してデジタル信号に変換して出力する変換部155と、前記デジタル信号を変換部155から受信し、その受信したデジタル信号に基づいて発熱源159を制御する処理部153とを包含できる。変換部155は、例えばアナログ-デジタル変換器ADCを包含できる。発熱源159は、半導体チップ150内部の特定回路又は半導体チップ150自体を包含できる。便宜上、図1Aでは、発熱源を図面符号159に示されたブロックで表示した。処理部153は、半導体パッケージ10の温度が基準温度より高い場合、半導体チップ150の動作速度が低くなるように制御することができる。反対に、処理部153は、半導体パッケージ10の温度が基準温度より低い場合、半導体チップ150の動作速度を調節して半導体チップ150の動作速度が高くなるように、例えば半導体チップ159の高い速度、又は最高速度に動作するように制御することができる。本明細書中で、基準温度とは、半導体パッケージ10の異常動作、例えば誤作動が生じない、又は実質的に生じない最高の温度、例えば半導体パッケージ10が安定的に又は実質的に安定的に動作できる許容温度の上限線やそれ以上の温度を意味することができる。本実施形態をこれに限定しない一例として、温度測定装置110はパッケージ基板100に組み込まれ、温度制御回路151は半導体チップ150に内蔵され得る。半導体パッケージ10の温度は半導体パッケージ10の動作を通じて制御され得る。図1Bを図1Aと共に参照すれば、サーミスタ120は、2つの金属電極121,122の間にセラミック又はポリマーで構成された抵抗体123を包含できる。サーミスタ120は、遷移金属酸化物、例えばニッケル酸化物、コバルト酸化物、マンガン酸化物、鉄酸化物又はこれらの組合せを含む抵抗体123を有する負特性サーミスタNTCであり得る。他の例として、サーミスタ120は、チタン酸バリウムを含むか、又は炭素粉末と有機バインダーbinderとでなされた抵抗体123を有する正特性サーミスタPTCであり得る。抵抗器130の構造は、2つの金属電極131,132の間に金属及び/又は絶縁体で構成された抵抗体133を包含できる。本実施形態をこれに限定しない一例として、抵抗体133は、炭素、セラミック伝導体例えば、TaN、PbO、RuO2、NiCr、金属、金属酸化物等を包含できる。他の例として、サーミスタ120と抵抗器130とのうちの少なくともいずれか1つの構造は、複数個の電極の間に複数個の抵抗体が挿入された多層構造を包含できる。パッケージ基板100内にサーミスタ120は垂直状態に、抵抗器130は水平状態に組み込まれ得る。例えば、サーミスタ120は、その電極121,122が上下に位置してサーミスタ120内部で電流の主な流れが垂直になる垂直状態に、これと異なり、抵抗器130はその電極131,132が左右に位置して抵抗器130内部で電流の主な流れが水平になる水平状態に組み込まれ得る。しかしながら、本実施形態はこれに限定されず、サーミスタ120及び/又は抵抗器130は垂直及び水平状態の間の回転状態に組み込まれ得る。図1Cを図1Bと共に参照すれば、サーミスタ120と抵抗器130とは直列接続され、温度測定装置110はその両端が電力供給部157と接続され得る。例えば、サーミスタ120の第2電極122は、抵抗器130の第1電極131に接続されて、サーミスタ120と抵抗器130とは直列接続され得る。抵抗器130の第2電極132は、電力供給部157の一端と接続され、そしてサーミスタ120の第1電極121は、電力供給部157の他端と接続され得る。温度測定装置110は電力供給部157から電源電圧Vccを受信する。処理部157は、動作電力を提供してサーミスタ120によって半導体パッケージ10の温度を測定することができる。サーミスタ120は温度にしたがって変わる抵抗特性を有する。このような特性のため、電源電圧Vccの印加によってサーミスタ120に電流が流れれば、初期には限定された電流が流れるが、その電流によってサーミスタ120は自己発熱self-heatingすることになってサーミスタ120自身の抵抗が小さくなり得る。もし、抵抗器130が無い場合、サーミスタ120の発熱量Pwithout_resistorは下記の数式2に表される。上記の数式2で、RThermistorはサーミスタ120の抵抗であり、Vccは電源電圧である。数式2と異なり、本実施形態のように抵抗器130がある場合、サーミスタ120の発熱量Pwith_resistorは下記の数式3に表される。上記の数式3で、RRLは抵抗器130の抵抗である。数式3を数式2で割った値は、下記の数式4で分かるように1より低い及び/又は著しく低い値を有することができる。言い換えれば、抵抗器130がある時の発熱量Pwith_resistorは、抵抗器130が無い時の発熱量Pwithout_resistorに比べて低いか、及び/又は顕著に低くなり得る。抵抗器130の抵抗RRLが大きいほど発熱量はさらに減少され得る。本実施形態によれば、温度測定装置110は、1つ又は1つ以上の抵抗器130をさらに含むことによって、サーミスタ120の自己発熱による温度測定の誤謬を相殺することができる。サーミスタ120で測定された温度は、アナログ信号である出力電圧Voutに与えられる。変換部155は、出力電圧Voutをアナログ信号からデジタル信号に変換することができる。処理部153は、変換部155からデジタル信号を受信し得る。出力電圧Voutは下記の数式5に表される。図2Aは、本発明の実施形態による半導体パッケージにおける出力電圧を示したグラフである。図2Bは、本発明の実施形態による半導体パッケージにおける温度制御方法を示すフローチャートである。図2Cは、本発明の実施形態による温度制御方法によって制御された半導体パッケージの温度を示したグラフである。図2Dは図2Cの一部を示したグラフである。図2Aを参照すれば、半導体パッケージ10の温度が高いほど、出力電圧Voutは低くなり得る。本実施形態によれば、I線は、電源電圧Vccが1.8Vであり、抵抗器130の抵抗RRLが1kΩである時の、サーミスタ120の出力電圧Voutを示し、II線は、電源電圧Vccが1.8Vであり、抵抗器130の抵抗RRLが10kΩの場合である。出力電圧Voutが与えられれば、半導体パッケージ10の温度が推定され得る。変換部155が12ビットbitADCである場合、0~1.8V範囲の出力電圧Voutを212=4096段階に分けて出力し、処理部153がこれらビット段階を読み出して半導体パッケージ10の温度として認識できる。本実施形態によれば、温度測定範囲を高温例えば、本実施形態をこれに限定しない一例として、80°C以上に拡大でき、温度測定の精度accuracy及び/又は正確度precisionは約±1°Cであり得る。図2Bを図1Aと共に参照すれば、本発明による実施形態によれば、温度測定装置110を利用して半導体パッケージ10の温度を測定することができるS100。そして、温度制御回路151を利用してサーミスタ120の温度抵抗を基準温度抵抗と比較することができるS120。前記温度抵抗比較は処理部153が担当する。半導体チップ150の動作によって発生した熱はサーミスタ120でセンシングされ、センシングされた温度にしたがってサーミスタ120の抵抗値が変わることになる。サーミスタ120が負特性サーミスタNTCである場合、半導体パッケージ10の温度が基準点以上に上昇すれば、サーミスタ120の抵抗は基準ターゲット抵抗、例えば基準ターゲット温度でのサーミスタ120の抵抗以下に下降できる。サーミスタ120の抵抗が基準点より低いということは半導体パッケージ10の温度が基準点より高いということを意味することができる。これと反対に、サーミスタ120の抵抗が基準点より高いということは半導体パッケージ10の温度が基準点より低いということを意味することができる。サーミスタ120の温度が半導体パッケージ10の温度を表せるので、サーミスタ120の温度抵抗が基準温度抵抗より高い高温低抵抗状態であれば、これは半導体パッケージ10が過熱したことを意味することができる。処理部155は、半導体パッケージ10がオーバヒーティングoverheatingしたことを示す温度抵抗を受信して、発熱源159へ印加される電力を減少させて半導体チップ150の動作速度を低くすることができるS130。処理部153は、発熱源159へ印加される電力を0W、又はそれ以下に低くすることができる。反対に、サーミスタ120の温度抵抗が基準温度抵抗によって比べて低い低温高抵抗状態であれば、これは半導体パッケージ10の温度が基準点以下に低いことを意味することができる。これにしたがって、処理部155は、半導体パッケージ10がアンダーヒーティングunderheatingしたことを示す温度抵抗を受信して、発熱源159へ印加される電力を増加させて半導体チップ150の動作速度を高くすることができるS130。図2Cを参照すれば、半導体パッケージ10の温度を適切に及び/又は望ましく制御しなければ、基準温度、本発明をこれに限定することではない一例として、105乃至110°C以上に上昇することになって誤作動や動作停止等のような不良が発生してしまうIII。しかしながら、本実施形態によれば、適切に及び/又は望ましく制御でき、及び/又は半導体パッケージ10の温度は基準温度以下に維持され得るIV。例えば、サーミスタ120の温度抵抗によって半導体チップ150へ印加される電力を減少させるか、又は増加させれば、図2CのA部分を拡大示した図2Dのように、半導体パッケージ10の温度は、基準温度以下で変動fluctuationされ得るが、基準温度以上に上昇しないので、半導体パッケージ10の安定的な及び/又は望ましい動作を確保できる。方法実施形態図3A乃至3Fは、本発明の一実施形態による半導体パッケージの製造方法を示した断面図である。図3Aを参照すれば、上面101aとその反対面である下面101bとを含むコア101を提供し、コア101の一部を除去して貫通ホール104を形成できる。コア101は、本実施形態をこれに限定しない一例として、例えば強化繊維ガラスやエポキシ樹脂で製作できる。貫通ホール104を形成する以前に、又はその以後に、コア101の上面101aに複数個の上部金属パターン102aを形成し、下面101bに複数個の下部金属パターン102bを形成できる。金属パターン102a,102bは、金属、本実施形態をこれに限定しない一例として、例えば銅Cuで形成できる。コア101は、コア101を貫通する少なくとも1つの貫通ビア111を包含できる。貫通ビア111は、複数の上部金属パターン102aのうちの少なくともいずれか1つを複数の下部金属パターン102bのうちの少なくともいずれか1つに接続することができる。図3Bを参照すれば、コア101を支持基板109の上に載置させ、貫通ホール104内にサーミスタ120と抵抗器130とを挿入することができる。サーミスタ120と抵抗器130とは、コア101の厚さと、上部金属パターン102aの厚さと、下部金属パターン102bの厚さとの和と同一であるか、又はさらに小さい厚さを有することができる。支持基板109は、一例として絶縁性基板及び/又はテープであり得り、コア101の下面101bの上に接着剤を利用して支持基板109を付着できる。コア101の上面101aをレジスト又はプリプレグ105aにコーティングすることができる。プリプレグ105aは、貫通ホール104内へ浸透してサーミスタ120と抵抗器130とを囲む。サーミスタ120は、第1及び第2電極121,122の間に配置された抵抗体123を包含できる。同様に、抵抗器130は、第1及び第2電極131,133の間に配置された抵抗体133を包含できる。サーミスタ120と抵抗器130とのうちの少なくともいずれか1つは、垂直状態、水平状態、又は垂直及び水平状態の間の回転状態に貫通ホール104によって挿入され得る。例えば、サーミスタ120は垂直状態に、抵抗器130は水平状態に挿入され得る。図3Cを参照すれば、支持板109を除去し、コア101の下面101bをプリプレグ105bにコーティングすることができる。コア101はプリプレグ105によって両面コーティングされ得る。プリプレグ105の一部を除去して複数の上部金属パターン102aの間に複数の上部開口106aと、複数の下部金属パターン102bの間に複数の下部開口106bとを形成できる。サーミスタ120の第1電極121は上部開口106aによって、第2電極122は下部開口106bによって各々少なくとも一部が開放され得る。抵抗器130の第1電極131及び第2電極132は下部開口106bによって少なくとも一部が開放され得る。図3Dを参照すれば、複数の上部金属膜107aと複数の下部金属膜107bとを形成してパッケージ基板100を形成できる。例えば、本実施形態をこれに限定しない一例として、金属の蒸着、プリンティング及び/又は電気鍍金で、上部開口106aを通じて上部金属パターン102aと接続する金属膜103aを形成し、下部開口106bを通じて下部金属パターン102bと接続する金属膜103bを形成できる。これにしたがって、上部金属膜107aが形成された上面100aと下部金属膜107bが形成された下面100bとを含み、サーミスタ120と抵抗器130とを有する温度測定装置110が組み込まれたパッケージ基板100を形成できる。複数の上部金属膜107aのうちの少なくともいずれか1つは、複数の下部金属膜107bのうちの少なくともいずれか1つと貫通ビア111を通じて互いに接続され得る。図3Eを参照すれば、パッケージ基板100の上面100aの上に半導体チップ150を実装することができる。一例として、複数の上部金属膜107aと連携する複数のソルダバンプ160を半導体チップ150とパッケージ基板100との間に配置されるようにして、半導体チップ150をパッケージ基板100の上面100aに実装することができる。半導体チップ150がパッケージ基板100に実装されることによって、温度制御回路151は、ソルダバンプ160と金属膜107a,107bとの媒介の下に温度測定装置110と電気的に接続され得る。温度制御回路151は、図1Aで既に言及されたように、温度測定装置110に電源を供給する電力供給部157と、温度測定装置110で測定された温度に対応するアナログ信号をデジタル信号に変換する変換部155と、デジタル信号を受信して発熱源159へ印加される電力を増加及び/又は減少させる処理部153とを包含できる。図3Fを参照すれば、モールディング膜180を半導体チップ150の上に形成して半導体チップ150を外部環境から保護することができる。モールディング膜180は、本実施形態をこれに限定しない一例として、エポキシモールディングコンパウンドEMCを硬化させて形成できる。本実施形態によれば、温度測定装置110が組み込まれたパッケージ基板100の上に温度制御回路151が内蔵された半導体チップ150が実装され、モールディング膜180によってモールディングされた半導体パッケージ10を形成できる。半導体パッケージ10を外部電気的装置に接続できる外部端子としてソルダボール170をさらに形成できる。例えば、パッケージ基板100の下面100bに形成された複数の下部金属膜107bのうちの少なくとも1つに、少なくとも1つのソルダボール170を付着できる。半導体パッケージの実施形態図4A乃至4Kは、本発明の実施形態による半導体パッケージを示した断面図である。図4Lは図4Kの一部を示した回路図である。以下の半導体パッケージは図1Aの半導体パッケージと同一又は類似するので、互いに異なる点に対しては説明し、同一な点に対しては省略する。図4Aを参照すれば、半導体パッケージ11は、図1Aと異なるようにパッケージ基板100に垂直状態に組み込まれた抵抗器130を包含できる。抵抗器130は、上部金属膜107aを媒介に電力供給部157と電気的に接続され得る。図4Bを参照すれば、半導体パッケージ12は、パッケージ基板100に組み込まれたサーミスタ120と、パッケージ基板100の表面に実装された抵抗器130とを包含できる。サーミスタ120は、半導体チップ150の温度を測定するために半導体チップ150のセンターの下に組み込まれ得る。これにしたがって、サーミスタ120が示す温度抵抗は半導体チップ150の温度を表すことができる。抵抗器130は半導体チップ150の温度を測定するのにおいて、直接的な関係が無いので、パッケージ基板100の上で半導体チップ150の外側に表面実装され得る。抵抗器130はパッケージ基板100の上面に及び/又は下面に表面実装され得る。図4Cを参照すれば、半導体パッケージ13は、パッケージ基板100の下面に陥没された状態に表面実装されたサーミスタ120を包含できる。パッケージ基板100は、その下面にサーミスタ120が挿入され得る下部キャビティ108bを包含できる。パッケージ基板100は、サーミスタ120を変換部155と電力供給部157とに電気的に接続できる上部コンタクト107cをさらに包含できる。本実施形態によれば、図4Cに示したように、サーミスタ120の交換が容易になり得る。抵抗器130は、パッケージ基板110を貫通する貫通ホール104’内に組み込まれ得る。他の例として、抵抗器130は、下部キャビティ108b内に又はパッケージ基板100の上に表面実装され得る。図4Dを参照すれば、半導体パッケージ14は、パッケージ基板100の上面に陥没された状態に表面実装されたサーミスタ120を包含できる。パッケージ基板100は、その上面にサーミスタ120が挿入され得る上部キャビティ108aを包含できる。パッケージ基板100は、サーミスタ120を抵抗器130と変換部155とに電気的に接続できる下部コンタクト107dをさらに包含できる。本実施形態によれば、図4Dに示したように、サーミスタ120は半導体チップ150に近接するので、半導体チップ150の温度をさらに正確に測定することができる。抵抗器130は、貫通ホール104’内に組み込まれるか、又は上部キャビティ108b内に又はパッケージ基板100の上に表面実装され得る。図4Eを参照すれば、半導体パッケージ15は、半導体チップ150の上に表面実装されたサーミスタ120’を包含できる。サーミスタ120’は他の実施形態に比べて比較的大きい大きさの薄膜形態であり得る。抵抗器130は、パッケージ基板100に組み込まれるか、又は半導体チップ150又はパッケージ基板100の上に表面実装され得る。本実施形態によれば、図4Eに示したように、抵抗器130は、半導体チップ150の上に表面実装されてサーミスタ120’に隣接して配置され得る。図4Fを参照すれば、半導体パッケージ16は、半導体チップ150と接続されたサーミスタ120を包含できる。一例として、サーミスタ120は、半導体チップ150に接続された及び/又は直接接続されたソルダバンプ162に接続及び/又は直接接続され得る。パッケージ基板100は、サーミスタ120が挿入できる開放ホール114を包含できる。抵抗器130は、パッケージ基板100の貫通ホール104’に組み込まれるか、又は半導体チップ150又はパッケージ基板100の上に表面実装され得る。本実施形態によれば、図4Fに示したように、サーミスタ120が半導体チップ150に近接するので、半導体チップ150の温度をより直接に正確に測定でき、開放ホール114を通じて交換が容易になり得る。図4Gを参照すれば、半導体パッケージ17は、温度制御回路151が内蔵されていない半導体チップ150を包含できる。温度制御回路151は、半導体パッケージ17の外部、例えば半導体パッケージ17が実装されるボード図5Aの200に設けられる。他の例として、温度制御回路151の処理部153、変換部155及び電力供給部157のうちの少なくともいずれか1つは半導体チップ150に内蔵され、残りは半導体パッケージ17の外部に設けられる。図4Hを参照すれば、半導体パッケージ18は、半導体チップ150の上に他の半導体チップ190が実装されたマルチチップパッケージであり得る。一例として、半導体チップ150は、中央処理装置CPUのようなロジックチップであり、半導体チップ190は、DRAM、SRAM、NAND、若しくはNORフラッシュ、又はこれらの組合せのようなメモリーチップであり得る。半導体チップ190は、例えば半導体チップ150の上にソルダバンプ195を媒介に半導体チップ150と電気的に接続され得る。半導体チップ190は、貫通電極191を包含でき、フェイスダウンfacedownされて半導体チップ150の上にフリップチップボンディングされ得る。他の例として、半導体チップ190は、半導体チップ150の上にフェースアップfaceupされて実装され、貫通電極191を通じて又はボンディングワイヤー図示せずを通じて半導体チップ150又はパッケージ基板100と電気的に接続され得る。本実施形態によれば、サーミスタ120は、半導体チップ150,190の温度を測定し、温度制御回路151は、サーミスタ120が測定した温度に基づいて半導体チップ150,190の動作速度を独立的に又は統合的に制御することができる。図4Iを参照すれば、半導体パッケージ19は、半導体チップ150で発生した熱を外部へ放出させるヒートスプレッダ200をさらに包含できる。ヒートスプレッダ200は、半導体チップ150とモールディング膜180との間に配置され得る。一例として、ヒートスプレッダ200は、半導体チップ150を囲むために適当に曲げられたプレート形態を有する金属例えば、本実施形態をこれに限定しない一例として銅、アルミニウムであり得、モールディング膜180はヒートスプレッダ200を覆うことができる。熱は主にヒートスプレッダ200に沿って移動し、パッケージ基板100を通じて放出され得る。ヒートスプレッダ200は、上部金属膜107aと接続できるように拡張され得る。ヒートスプレッダ200と接続される上部金属膜107aを下部金属膜107bと接続させて熱を放出する経路を提供する熱ビア211がパッケージ基板100にさらに提供され得る。ヒートスプレッダ200は、半導体チップ150で発生した熱を効果的に放出して半導体パッケージ19が基準温度以の上に過熱されることを減らすことができ、さらに半導体パッケージ19の歪みwarpage現象を減らし得る。他の例として、ヒートスプレッダ200は、パッケージ基板100まで拡張しなく、ヒートスプレッダ200へ伝達された熱はパッケージ基板100を経ずに、半導体パッケージ19外部へ放出され得る。図4Jを参照すれば、半導体パッケージ20は、半導体チップ150の上面に付着されたヒートスプレッダ220を包含できる。ヒートスプレッダ220は、半導体チップ150の上面に沿って水平延長されたプレート220aと、プレート220aから垂直突出した複数個の放熱ピン220bとを包含できる。複数個の放熱ピン220bによってヒートスプレッダ220はその表面積がさらに拡大されることによって大体に優れた放熱特性を有することができる。モールディング膜180は、半導体チップ150の上面を開放する形態に形成されて半導体チップ150の上面と同一レベルを有する開放モールディング膜exposedmoldinglayerであり得る。半導体チップ150とヒートスプレッダ220との間にはTIMthermalinterfacematerial等のような接着膜222がさらに介在され得る。図4Kを参照すれば、半導体パッケージ21は、パッケージ基板100に表面実装されたサーミスタ120a,120bと抵抗器130とを包含できる。サーミスタ120a,120bはパッケージ基板100に表面実装されているので、組み込まれた場合に比べて外部環境の影響を相対的にさらに多く受けることがあり得る。したがって、半導体チップ150の温度測定において、誤謬を最少化するために、サーミスタ120a,120bはパッケージ基板100の上面及び下面に各々表面実装され得る。一例として、第1サーミスタ120aはパッケージ基板100の下面に表面実装されてパッケージ基板100を通じて伝達される半導体チップ150の温度を測定し、第2サーミスタ120bはパッケージ基板100の上面に表面実装されてモールディング膜180及び/又はパッケージ基板100を通じて伝達される半導体チップ150の温度を測定することができる。第2サーミスタ120bは、パッケージ基板100の上面で半導体チップ150に隣接されて表面実装され得る。他の例として、第1及び第2サーミスタ120a,120bのうちのいずれか1つは、パッケージ基板100の上面又は下面に表面実装され、他の1つは半導体チップ150の上に表面実装され得る。抵抗器130は、パッケージ基板100の上に表面実装されるか、又はパッケージ基板100内に組み込まれ得る。抵抗器130は、サーミスタ120a,120bと独立的に接続されるように複数個例えば、2つ提供され得、又は本実施形態の図4Kに示したように1つ提供されてサーミスタ120a,120bの全てと接続され得る。図4Lを図4Kと共に参照すれば、1つの抵抗器130に2つのサーミスタ120a,120bが並列接続された温度測定装置110は、電力供給部157に電気的に接続されて電源電圧Vccを受信できる。第1サーミスタ120aは第1出力電圧Vout1を、第2サーミスタ120bは第2出力電圧Vout2を出力することができる。温度制御回路151は、第1出力電圧Vout1と第2出力電圧Vout2とのうちの高い温度を表す出力電圧を基準に発熱源159の動作速度を制御することができる。携帯電話モジュールの実施形態図5Aは、本発明の実施形態による半導体パッケージを具備する携帯電話モジュールを示したブロック図である。図5Bは図5Aの変形形態を示したブロック図である。図5Aを参照すれば、携帯電話モジュール1は、モジュール基板200の上に実装された中央処理装置210、ベースバンドチップ220、高周波送信チップ230、高周波受信チップ240、及びメモリーチップ250を包含できる。これらチップ210~250は全てモジュール基板200の一面に又は両面に実装され得る。中央処理装置210は、通話又は無線インターネット等を使用するとき基地局と送受信する信号例えば、CDMA信号を生成し、解析する機能を主に遂行できる。さらに、中央処理装置210は、マルチメディアのためのオーディオ及びビデオ機能等の多様な機能を遂行できる。さらに、中央処理装置210は、キーパッド280から出力されたキー入力信号を受信でき、携帯電話の状態や動作過程等を視覚的に表示できる液晶表示装置LCDのような表示部290を制御することができる。メモリーチップ250は、中央処理装置210の制御動作に必要とするプログラム、電話番号、氏名、音楽ファイル、映像ファイル等のような情報を格納できるメモリー例えば、本実施形態をこれに限定しない一例として、NANDFlash、SDRAMを包含できる。高周波送信チップ230と高周波受信チップ240とは、アンテナ270を通じて基地局と高周波RF信号を送受信できる。送受信周波数を分離するデュプレクサ260がさらに包含され得る。ベースバンドチップ220はデジタル信号処理と呼処理callprocessing等を担当できる。前記各種のチップ210~250は、上述した半導体パッケージ10~21のいずれか1つと同一又は類似にパッケージングされてモジュール基板200の上に実装され得る。一例として、図1Aの半導体パッケージ10と同一又は類似に、中央処理装置210は温度制御回路151と温度測定装置110aとを包含でき、他のチップ220~250は温度測定装置110b~110eを包含できる。温度測定装置110a~110eの各々は図1Aに示したようにサーミスタ120と抵抗器130とを包含できる。他の例として、中央処理装置210の温度測定装置110aは、サーミスタ120と抵抗器130とを含み、他のチップ220~250の温度測定装置110b~110eの各々は、サーミスタ120を含み、抵抗器130は包含しないこともあり得る。この場合、チップ220~250のサーミスタ120は、中央処理装置210の抵抗器130に共通に接続され得る。その他の例として、チップ210~250の温度測定装置110a~110eの各々は、サーミスタ120を含み、抵抗器130を包含しないこともあり得る。モジュール基板200には抵抗器130fが設けられて各チップ210~250のサーミスタ120が共通に接続され得る。その他の例として、温度制御回路151と温度測定装置110aとは、中央処理装置210に設けられず、モジュール基板200に組み込まれるか、又は表面実装され得る。本実施形態によれば、携帯電話モジュール1の温度はチップレベルに制御することができる。例えば、複数のチップ210~250のうちのいずれか1つのチップ、例えば中央処理装置210が基準温度以上に過熱された場合、温度制御回路151は、中央処理装置210の動作速度を低くして中央処理装置210の温度を基準温度以下に低くすることができる。他の例として、携帯電話のマルチタスキング動作によって携帯電話モジュール1が過熱される場合、特定機能を停止させ得る。一例として、メモリーチップ250に格納された音楽ファイル例えば、MP3が再生される間に携帯電話モジュール1の温度が非正常的に上昇する場合、温度制御回路151は通信機能を一時的に停止させて過熱現象を防止できる。図5Bを参照すれば、携帯電話モジュール2は、温度測定装置110fが含まれたモジュール基板200を包含できる。これ以外に、携帯電話モジュール2は、図5Aの携帯電話モジュール1と同一であるか、又は実質的に類似であり得る。例えば、中央処理装置210は温度制御回路151と温度測定装置110aとを含み、他のチップ220~250は温度測定装置110b~110eを包含できる。温度測定装置110a~110eの各々は、図1Aと同一又は類似にサーミスタ120と抵抗器130とを含むか、又はサーミスタ120を含み、抵抗器130は包含しないこともあり得る。モジュール基板200に設けられた温度測定装置110fは、サーミスタ120と抵抗器130とを含み、これら120,130のうちの少なくともいずれか1つはモジュール基板200に組み込まれるか、又は表面実装され得る。温度測定装置110fは、比較的に熱が発生する位置、例えば中央処理装置210、ベースバンドチップ220、及び/又はメモリーチップ250に隣接配置され得る。本実施形態によれば、図5Bに示したように、チップレベルのみでなく、モジュールレベルでも携帯電話モジュール2の温度が制御できる。一例として、モジュール基板200の温度測定装置110fを通じて測定された温度を基準として中央処理装置210の温度制御回路151が作動して各種のチップ220~250の動作速度を調節してモジュール基板200の温度を調節することができる。前記モジュールレベルでの温度制御と同時に、図5Aで既に上述したように、チップレベルでの温度も制御できる。他の例として、中央処理装置210は温度制御回路151と温度測定装置110aとを含み、他のチップ220~250は温度測定装置110b~110eを包含しないこともあり得る。この場合にはモジュールレベルで携帯電話モジュール2の温度を制御することができる。コンピューターボード図6Aは、本発明の実施形態による半導体パッケージを具備するコンピューターボードを示したブロック図である。図6Bは図6Aの一部を示したブロック図である。図6Aを参照すれば、、コンピューターボード3は、メーンボード300の上に実装されたコンピューターの全般的な動作を制御する中央処理装置310、主記憶場所を提供する少なくとも1つ以上のメモリーチップ322を具備するメモリーモジュール320、グラフィック処理を担当するグラフィックチップ330、補助記憶場所を提供する格納装置340、及びコンピューターの基本的なハードウェア例えば、キーボード、モニター、格納装置へのアクセスを制御するROMチップ350を包含できる。前記装置310~340は、上述した半導体パッケージ10~21のうちのいずれか1つと同一又は類似にパッケージングされ得る。一例として、中央処理装置310は、温度制御回路151と温度測定装置110aとを、他の装置320~340は温度測定装置110b~110cを包含できる。中央処理装置310の温度測定装置110aは、図1Aと同一又は類似にサーミスタ120と抵抗器130とを含み、他の装置320~340の温度測定装置110b~110c各々は、サーミスタ120を、又はサーミスタ120と抵抗器130とを包含できる。前記例では、装置310~340毎に温度制御が可能である。他の例として、メーンボード300にサーミスタ120と抵抗器130とが含まれた温度測定装置110fが組み込まれるか又は表面実装され得る。この場合には装置310~340及び/又はメーンボード300毎に温度が制御できる。格納装置340としては、ハードディスクHD又は本実施形態でのようにソリッドステートディスクSSDを採用することができる。図6Bを参照すれば、SSD340は、SSDコントローラー1620、バッファーメモリー1630及びメモリー装置1640を含み、ホスト1610とインターフェイスできる。SSDコントローラー1620は、中央処理装置1621、ホストインターフェイス1622、バッファーマネージャー1623及びメモリーインターフェイス1624を包含できる。中央処理装置1621は、SSD340を駆動するためのファームウェアfirmwareによって読出し/書込み動作に必要とする多様な制御信号をホスト1610及びメモリーインターフェイス1624へ伝達し、バッファーメモリー1630又はメモリー装置1640に対するアクセス動作を遂行できる。ホストインターフェイス1622は、ホスト1610とSSD340との間の物理的接続を提供できる。バッファーマネージャー1623はバッファーメモリー1630の読出し及び書込み動作を制御することができる。例えば、バッファーメモリー1630は、充分なバッファーリング空間を提供するための同期式DRAMSynchronousDRAMを包含できる。メモリー装置1640は、格納空間を提供するために不揮発性メモリー、例えば、NANDフラッシュメモリー、NORフラッシュメモリー、PRAM、MRAM、又はReRAMのうちの少なくとも1つを包含できる。メモリー装置1640は、データ又はコードストレージメモリーであり得る。メモリー装置1640がコードストレージメモリーである場合、SSD340はホスト1610からの入力無しで自律的に動作できる。メモリーインターフェイス1624は、中央処理装置1621の制御にしたがってメモリ装置1640とデータを交換することができる。SSD340は、マルチメディアカードMulti-MediaCard;MMC、セキュアデジタルSecureDigital;SDカード、メモリースティックMermorystick、IDカードIDcard又はスマートカードSmartcard等に構成され得る。以上の発明の詳細な説明は、開示された実施状態に本発明を限定しようとすることを意図したものではなく、本発明の要旨を逸脱しない範囲内で多様な他の組合せ、変更及び環境で使用することができる。添付された請求の範囲は他の実施状態も含むと解釈しなければならない。"