高速デジタル変調信号の入力信号のピークレベルを制限して出力するCFR手段と、前記レベル制限された信号にDPDを施すDPD手段とを備えて、前記入力信号を電力増幅する電力増幅器において、ピーク値を制限する制御情報が入力され、それに従って前記高速デジタル変調信号のピークレベルを制限して出力するCFR手段と、前記CFR手段から出力される信号が入力され、その入力信号にDPDを施して出力するか、または前記施すDPDを調整する補償情報を入力して更にDPDを施して出力するDPD手段と、前記DPDを施された信号が入力され、その入力信号を電力増幅して出力する終段増幅部と、前記CFR手段の入力および出力と、前記DPD手段の出力と、前記終段増幅部の出力の各CCDFを測定した結果をそれぞれPAPRをパラメータとしてプロットしたデータにして出力するCCDFモニタ手段と、前記各プロットしたデータが入力され、入力される各プロットデータを前記終段増幅部の出力のプロットデータと比較し、前記CFR手段がカットするピークカットレベルを制限する制御情報と前記DPD手段が前記施すDPDを調整する補償情報とのうち、少なくともいずれか一つを出力することにより前記終段増幅部へ入力される信号のレベルを制御する制御手段とを備えることを特徴とする電力増幅器。前記制御手段は、前記終段増幅部の出力におけるプロットデータを前記DPD手段の出力におけるプロットデータと比較して、後者よりも外側に出ている場合、それを外側に出ないように前記ピークレベルを下げる制御情報か、または、利得を上げる様に前記施すDPDを調整する補償情報のいずれかを出力する事を特徴とする請求項1記載の電力増幅器。高速デジタル変調信号が入力されるCFR手段と、CCDFモニタ手段と、前記CFR手段から出力された信号にDPDを施すDPD手段と、終段増幅部と、制御手段とを備え、前記高速デジタル変調信号を電力増幅する電力増幅器の増幅制御方法において、前記CFR手段は、前記制御手段から入力されるピーク値を制限する制御情報に従って前記高速デジタル変調信号のピークレベルを制限して出力し、前記CFR手段から出力される信号が入力される前記DPD手段は、その入力される信号にDPDを施して出力するか、または前記制御手段から入力されて前記施すDPDを調整する補償情報に従って更にDPDを施して出力し、前記DPDを施された信号が入力される前記終段増幅部は、その入力された信号を電力増幅して出力し、前記CCDFモニタ手段は、前記CFR手段の入力および出力と、前記DPD手段の出力と、前記終段増幅部の出力の各CCDFを測定した結果をそれぞれPAPRをパラメータとしてプロットしたデータにして出力し、前記各プロットしたデータが入力される前記制御手段は、入力される各プロットデータを前記終段増幅部の出力のプロットデータと比較し、前記CFR手段がカットするピークカットレベルを制限する制御情報と前記DPD手段が前記DPDを調整する補償情報とのうち、少なくともいずれか一つを出力することにより前記終段増幅部へ入力される信号のレベルを制御することを特徴とする電力増幅器の増幅制御方法。前記制御手段は、前記終段増幅部の出力におけるプロットデータを前記DPD手段の出力におけるプロットデータと比較して、後者よりも外側に出ている場合、それを外側に出ないように前記ピークレベルを下げる制御情報か、または、利得を上げる様に前記DPDを調整する補償情報のいずれかを出力する事を特徴とする請求項3記載の電力増幅器の増幅制御方法。従来の電力増幅器では、ピーク出力に対するバックオフを設けることにより生じるマージンからデジタル処理の有効ビット数が消費されC/Nが劣化する問題があった。本発明が解決しようとする課題は、バックオフを最小化するC/Nの良い電力増幅器とその信号ピークレベル調整方法を提供することである。上記目的を達成するために、本実施形態の電力増幅器は、高速デジタル変調信号の入力信号のピークレベルを制限して出力するCFR手段と、前記レベル制限された信号にDPDを施すDPD手段とを備えて、前記入力信号を電力増幅する電力増幅器において、ピーク値を制限する制御情報が入力され、それに従って前記高速デジタル変調信号のピークレベルを制限して出力するCFR手段と、前記CFR手段から出力される信号が入力され、その入力信号にDPDを施して出力するか、または前記施すDPDを調整する補償情報を入力して更にDPDを施して出力するDPD手段と、前記DPDを施された信号が入力され、その入力信号を電力増幅して出力する終段増幅部と、前記CFR手段の入力と、出力と、前記DPD手段の出力と、前記終段増幅部の出力の各CCDFを測定した結果をそれぞれPAPRをパラメータとしてプロットしたデータにして出力するCCDFモニタ手段と、前記各プロットしたデータが入力され、入力される各プロットデータを前記終段増幅部の出力のプロットデータと比較し、前記CFR手段がカットするピークカットレベルを制限する制御情報と、前記DPD手段が前記施すDPDを調整する補償情報とのうち少なくともいずれか一つを出力することにより前記終段増幅部へ入力される信号のレベルを制御する制御手段とを備えることを特徴とする。また、本発明の電力増幅器の増幅制御方法は、高速デジタル変調信号が入力されるCFR手段と、CCDFモニタ手段と、前記CFR手段から出力された信号にDPDを施すDPD手段と、終段増幅部と、制御手段とを備え、前記高速デジタル変調信号を電力増幅する電力増幅器の増幅制御方法において、前記CFR手段は、前記制御手段から入力されるピーク値を制限する制御情報に従って前記高速デジタル変調信号のピークレベルを制限して出力し、前記CFR手段から出力される信号が入力される前記DPD手段は、その入力される信号にDPDを施して出力するか、または前記制御手段から入力されて前記施すDPDを調整する補償情報に従って更にDPDを施して出力し、前記DPDを施された信号が入力される前記終段増幅部は、その入力された信号を電力増幅して出力し、前記CCDFモニタ手段は、前記CFR手段の入力と、出力と、前記DPD手段の出力と、前記終段増幅部の出力の各CCDFを測定した結果をそれぞれPAPRをパラメータとしてプロットしたデータにして出力し、前記各プロットしたデータが入力される前記制御手段は、入力される各プロットデータを前記終段増幅部の出力のプロットデータと比較し、前記CFR手段がカットするピークカットレベルを制限する制御情報と、前記DPD手段が前記DPDを調整する補償情報とのうち少なくともいずれか一つを出力することにより前記終段増幅部へ入力される信号のレベルを制御することを特徴とする。以下実施形態の電力増幅器を図面を参照して説明する。図1は、本実施形態に係わる電力増幅器の動作を説明する機能ブロック図である。図1において、電力増幅器PAは、高速デジタル変調信号が入力され、そのピークレベルを所定の値に調整する以下、ピーク処理と呼ぶ。CFR部1、CFR部1でピーク処理された信号を入力してDPD処理を施すDPD部2、DPD処理されたデジタル信号をIF帯のアナログ信号に変換するD/Aデジタル/アナログ変換部3、IF帯信号を送信電波のRF信号に変換するミキサ4、終段増幅部5、アンテナ6、RF信号の一部をループバック信号として取り出すカプラ61、ループバック信号をIF帯の信号に変換するミキサ41、IF帯の信号をA/D変換するA/Dアナログ/デジタル変換部31とを備える。CFR部1は、入力されるOFDM変調信号の様な高速デジタル変調信号のCCDFComplementaryCumulativeDistributionFunctionをモニタするCCDFモニタ部11と、ループバック信号からピーク設定情報を生成するピーク設定部14と、それから入力されるピーク設定情報に従ってデジタル変調信号のピーク値を所定のレベルに調整するピーク調整部12と、ピーク調整された信号のCCDFをモニタするCCDFモニタ部13とを備えている。また、DPD部2は、CFR部1から出力されたデジタル変調信号に所定の手順に従ってDPDを施すDPD補正部21、DPDが施された信号のCCDFをモニタするCCDFモニタ部22、またIF帯のループバック信号のCCDFをモニタするCCDFモニタ部24と、ループバック信号から所要のDPD量を推定し、推定したDPD補正をするためのデータをDPD補正部21へ出力するDPD信号推定部23とを備えている。これらのCFR部1とDPD部2とは、一つ、または複数のFPGAFieldProgrammableGateArrayまたは、LSIなどによるデジタル処理回路で構成される。そして、更にこれらの機能、動作をする各構成を全体的に監視制御するCPU制御処理部7が存在する。まず、本実施形態の電力増幅器PAの基本動作を説明する。CFR部1からDPD補正部21に、はじめは、ピーク処理されていないデジタル変調信号が入力される。DPD推定部23は、この入力信号に対して図示されていない内部のLUTLookUpTableを参照し所要のDPD歪補正を行いつつ、また終段増幅部5からのループバック信号を取り込み、入出力差を最小化するよう更に補償を加えるDPDを実施する。ループバック信号は、CCDFモニタ24とピーク設定部14とへ入力される。ピーク設定部14は、予め設定されたレベル以上のループバック信号が入力すると、そのレベルを抑えて終段増幅部5の出力が飽和しないようにCFR処理によりピークカットを行っている。ピーク設定部14は、このループバック信号を監視して終段増幅部5の出力が飽和しそうになった場合、入力信号のレベルを制限する信号をピーク調整部12へ出力する。これにより、出力マージンが最小化出来るのでデジタル処理でのビットを無駄なく、すべて使用出来るので、低レベルまでデジタル信号処理をしてC/Nの改善が図れる。図2は、出力信号のマージンとデジタル信号処理のビット処理数との関係を示す概念図である。電力増幅器では、出力飽和を防ぐためバックオフをとっている場合、図2a1の様な、マージンとして最大振幅に対してmビットが消費される。その結果有効ビットは、例えば16bit処理をしている場合は有効ビット数が16-mビットしかなくなる。信号波形で見ると、図2b1の様に、等価的にはmビット分低い信号レベルでのノイズレベルが上昇したのと同じ事になり、C/Nが劣化する。そこで、本実施形態のようにCFRを用いてピークレベル、すなわち最大振幅を制限し、かつ制限された最大振幅値をデジタル処理のMSBMostSignificantBitに合わせる様にすれば、デジタル処理をしているビット数は16bitフルスケールが使用できるので低信号レベルのLSBまでノイズレベルを下げることになる。言い換えれば、CFRを用いることによって、ピーク飽和を抑えるのみならず、低い信号レベルまで処理可能なのでC/Nを向上することが出来る図2a2図2b2参照。。次にCCDFを監視して更にC/Nを改善する動作を説明する。図3は、本実施形態における電力増幅器のCCDF測定例でCCDFとPAPRとの関係を説明する図、図4は、CCDF測定を行いピークレベル調整をする処理手順を説明するフローチャートである。以下、図3、図4を参照してCFRを制御する手順を説明する。一般に平均信号電力に対するピーク信号レベルの分布を示すものとしてCCDF特性を描くことが多い。図1に示される電力増幅器PAは、ピーク調整部12の入力と出力、DPD補正部21の出力、およびA/D31でデジタル変換された終段増幅部5からのループバック信号それぞれをCCDFモニタ部11、13、22、24により監視するステップs1。各CCDFモニタが測定するCCDFパワー相補累積分布関数曲線は、デジタル変調信号の高レベルパワー統計の測定曲線である。測定曲線は、波形が所定のパワーレベル以上にある時間で定義され、信号が所定のレベル以上になっている時間の割合を、特定のパワーレベルの確率とする。CCDFパワーを統計測定する信号処理は、FPGA等を使用したデジタル信号処理によってチャネル帯域幅内の入力信号をサンプリングし、演算処理してCCDF測定データを図3の様に曲線データとしてプロットする。データのプロット結果は図示されないデータバス等により各CCDFモニタからCPU7へ伝送される。CPU7は、図1のピーク設定部14、およびDPD推定部23が実行する動作の制御を行う。図3では、CFRの入力部のCCDFモニタ11での測定は曲線ci、CFRの出力部のCCDFモニタ13では曲線coの様になる。曲線coは、CFR処理によってピークカットによって曲線ciよりも内側左に収まる。CPU7が内部メモリに参照データとしてこの両曲線を記憶するステップs2。CCDFモニタ22、24でDPD補正後、および送信電波としてのデジタル変調信号のCCDFが同様に測定され、DPD2の出力部と、ループバック信号の測定結果をCPU7がこれらの測定結果を曲線ci、曲線coのデータと比較するステップs3。そして、曲線coと比較して例えば、ループバック信号の測定曲線が図3bの曲線CXの様に更に曲線coよりも内側にない場合、ステップs4がNo。ここでは、CCDFのPAPRがCFR処理時よりも狭くなると称する。適正なCFR、DPDが掛けられ、適正なデジタル処理部出力になっている状況である。なお、曲線CXが曲線ciと曲線coとの間に有れば理想的状態である。例えば、CCDFモニタ部22での測定曲線は、CFR部1でピークがクリップされた影響や飽和に対してDPD処理により曲線ciに近づく様になることもある。CCDFモニタ部24での測定曲線が図3cの曲線CZの様に曲線coの内側に有ればステップs4がYes。、CPU7はデジタル信号処理部の出力レベルが高く、ピークが設定最大値の0dBFSを超えている可能性があると判定して、CPU7、すなわちピーク設定部14は、D/A3への入力レベルを低く抑えるためにピーク調整部12に対してピーク制限レベルをさげるCFRの指示を行うステップs5信号を出力する。また、DPD推定部23としてDPD補正部21対して補正利得量を下げるか、または、変調信号の基準出力レベルを変更する等の平均出力レベルを低下させる指示を行う。また、CCDFモニタ部24での測定曲線が曲線ciよりも外側右に有る場合ステップs4がNo。ステップs6がYes。、すなわち、PAPRが大きくなるとCPU7は、その補正をするため、平均出力レベルを上げるステップs7制御をする。原因としては、マージンが生じているか、または終段増幅器5の利得が変化しているか、それともDPDが過剰に行われるかのいずれか、又は複合している可能性がある。CCDFモニタ部24での測定曲線が曲線ciの内側に来るようにCFRのピークカットレベルを調整するか、または、DPDの補正を行う。以下、その対応方法について説明する。図5は、電力増幅器PAのCCDFと最大出力の関係を説明する図、図6は、電力増幅器PAの動作レベル設定条件を説明する図である。図6において、電力増幅器PAからの最大出力に対する余裕を1dBで有るとする。ここで、終段増幅部5の出力レベルが1dB低下するポイントをP1dBとし、P1dB=10dBとした場合、電力増幅器PAへの入力信号がPAPR≦11dBであれば出力においてP1dBを超えることはない。従って図5において、曲線CCDFで示される出力信号をPAPR≦11dBの範囲で制御すればよい。このときのCCDFモニタ曲線CqはP1dB点線より左側にピークポイントが来ていることがわかる。この時のD/A3出力におけるPAPR≦11dBであることから、図6に示される0dBFSから11dBバックオフしたポイントに信号の平均レベルを設定することでD/A3における最大C/Nを得ることができる。図6において、右肩下がりの無補正特性c2の曲線は、終段増幅器5自体の入出力特性である。またDAC出力c1の曲線は前述の右肩下がりを補正する、DPDを施した入出力特性曲線である。この補正によりMSB、すなわち0dBFS迄は入出力は直線性を保ち1dBの余裕を持つことになる。図7は、CCDFの変化を説明する図である。図7の点線部の様に以下の原因でCCDFモニタ曲線がP1dBよりも右側に来る場合は信号の劣化が生じることが考えられる。これを以下のような制御機能を用いてCFRのピークを設定し、それによりDAC出力レベルを最適化することが可能となり最適なC/Nを実現することができる。ケース1.入力信号入力モニタ信号ciのPAPRが想定値よりも大きい場合。入力信号のPAPRが想定値よりも大きい場合、CFR部1のピーク調整部12は、カット閾値が緩やかな特性を持つため、ピークカットし切れずにCFR部1の出力信号出力モニタ信号coのPAPRが大きくなってしまうことがある。理由は、移動通信基地局から入力される信号特性は、接続端末数が増えればランダム性が高まりガウス特性に近づくと考えられるが、まれに、ある相関を持った信号が生まれ、ピークが大きくなる場合があると考えられている。この場合、想定したカットレベルを超えた信号のピークレベルが、本来のP1dBを越えてしまう。CPU7は、入力信号の平均とピーク、すなわちCCDFモニタ11の信号ciとCCDFモニタ部13の信号coと、CCDFモニタ部24のCCDFモニタ信号cqとを常時監視している。CPU7は、CCDFモニタ信号cqの曲線が信号ciの内側にあり、かつPA1dBを越えないかを監視している。通常の運用ではPAPRの値は大きく変化しないが、CPU7は、CCDFモニタ11の信号ciの状態を継続して監視すると共に、予め想定した信号ciのPAPRと比較している。例えば、1分間程度の間隔で平均を調べ標準値よりも大きくなる状態が続いた場合、ピークカットレベルを下げる制御を行う。すなわち、想定値を越えた場合、ピーク設定部14がピーク調整部12を制御してピークカットレベルを下げることによってD/A3への入力信号のピーク値をP1dB相当値から超えないように調整することが出来る。また、CPU7は、CCDFモニタ部13におけるPAPRを調べ、ciと比較してPAPRが下がらず所期の値の圧縮効果が無い場合も同様にピークカットレベルを下げても良い。また、CPU7は、信号ciのPAPR、または、CCDFモニタ部13におけるPAPRが所期のものとなれば、デフォルトのピークカットレベルよりも下げたレベルを、元のデフォルトのピークカットレベルへ戻す処理を行う。ケース2.終段増幅部5電力増幅器PAの利得が変化した場合。図8は、終段増幅部5の利得変化時の入出力特性を示す図、図9は、利得変動とCCDFの関係を示す図である。図8において、終段増幅部5の利得低下時は、入出力曲線の利得低下Gdで示され、出力飽和レベルが変化しない場合、入出力特性は、利得が低下する場合、傾斜が緩くなり、図9と同様に右へシフトし、一方、利得上昇時は傾斜がきつくなり左へシフトする。ここでは、CCDFを監視して利得変化を補償する第2の補償型DPDを施す方法について説明する。終段増幅部5の入力信号、出力信号のCCDFをそれぞれ監視すると、図9の様に利得低下時は、CCDFモニタ部24でのCCDFモニタ曲線は、CDFモニタ部22でのCCDF曲線、または予め標準状態として想定された基準利得Gaの曲線よりも利得低下Gdの曲線で示されるように右へシフトする。CPU7は、この両CCDF曲線を比較することにより、終段増幅部5が利得低下していることを検出する。言うまでもないが利得増加時は、この逆となる。図8aに示されるように、利得低下時は、終段増幅部5の入出力曲線は傾斜が緩く、飽和点も右へより大入力時に移動する。言い換えればP1dBも右へシフトする。CPU7は、監視中のCCDFモニタ曲線が利得低下していると判断した場合は、利得低下補正傾斜Gdcの点線で示されるようにをDPD推定部23のテーブルを補正して利得を上げて補正する。しかし、標準入出力特性を中心として対称になるように単純に傾き補正をすると、標準状態に比べて低いレベル入力で0dBFSに相当するデジタル信号がD/A3に入力される。本来の高レベル入力信号が終段増幅器5が飽和する前のレベルでも増加しなくなるので電力増幅器全体としてはダイナミックレンジが低下してしまう問題が生じる。この対策として、図8bの点線で表される利得低下補正傾斜Gdc1の様にDPD補正は、基準利得標準状態のPA1dB相当の入力信号レベルまでは、0dBFSに相当するデジタル信号がD/A3に入力されないように傾きを抑えて補正量を抑えたDPD補正を行う。また別の補正方法として、図8bの利得低下補正傾斜Gdc2の一点破線で表される様に、低入力レベルでは傾きを少なく補正し、有るレベル以上で、利得低下補正傾斜Gdcと同じ傾きで補正し、更に補正特性を右側もしくは下側へシフトさせ、出力が0dBFSとなる入力レベルが基準利得と同じになるようにバイアスを加えるDPD補正を行う。すなわち、CPU7は、CCDFモニタ部22とCCDFモニタ部24との差を抽出し、その差に対応した補正データテーブルをDPD推定部23から読み出してDPD補正部21へ出力してDPDをさらに補償する。その結果、平均出力レベルが上がり、図5のCCDFモニタcqに相当する曲線ピークレベルは、P1dBの点線よりも内側に来る。これにより、入力レベルに対応する出力最大値MSBと飽和最大出力の適正なバックオフを保つことが出来、所定のC/Nも維持することが可能になる。この結果ピークベルがP1dBに納まるようCCDF特性を監視して入出力特性を左へシフトさせることになる。利得上下は、純粋にはこの傾斜の変化で表現されるが実際には、後述の様に低信号レベル入力では傾斜が変化し、中レベルから出力が大きい飽和点近くでは、傾斜の変化よりも入出力特性が平行シフトする場合が見られる。このDPDによる利得補正を行うだけでなくピークベルがP1dBに納まるようピークカットを併せて補助的に行うことも有効である。ケース3.終段増幅器5のP1dBが変化する場合。飽和開始点が変化する場合。図10は、本実施形態の終段増幅部の利得が低下シフト時の入出力特性、図11は、その補正を説明する図である。この場合、図10に示すように終段増幅器5の線形性が温度などの変動により、利得が低下した場合と同様にCCDFモニタ曲線がP1dBラインを超えて右方向にシフトする場合がある利得増加時は、上記と逆のシフト。。低信号レベルでは動作バイアスの変動により利得が変化し、中レベル以上では基準利得になるものの高レベル入力では出力飽和レベルは同じでも、利得変化時に類似して飽和開始点P1dBが左右に変動する。図7のCCDF特性の変動特性cdの曲線と同様に、DPD補償される前の入出力特性は、図11aに変動特性Xdで示される様に本来の特性よりも右側にシフトする。この状態は、見かけ上利得が低下する場合と同様であるのでCPUは、先ずDPDによる利得補正を適用する事が考えられる。ケース2の様にDPD部2が、もし、図示されない終段増幅部5の出力レベルをモニタするなどの補償型DPDを行っている場合は、入力レベルに対して出力レベルが低いので見かけ上利得が下がった場合と同様の補正を行うので過剰な処理が施されてしまうことになる。図11aにおいて、入出力特性が変動特性Xdの曲線のように右側へシフトする場合、単純にDPD部2で利得補正をした場合、シフト補正曲線Xdで示される補償入出力特性になる。その結果D/A3への信号入力は、本来よりも大きなレベルとして入力される。つまり、電力増幅器PAへの入力されるデジタル変調信号は同じ入力であってもD/A3からは増幅率が大きく増幅されると共に早めに0dBFSへ達してしまうので出力も早めにクリッピングさてしまう。これを防ぐため、この補正方法では、先のDPDの補償を弱めるか打ち消すため、ピークカットレベルを下げることにより終段増幅器5への信号入力レベルを抑える。この場合、CPU7は出力、すなわちCCDFモニタ部24からフィードバック入力される信号のCCDFモニタ信号を監視し、その情報をCFR制御部1に入力することでCCDFモニタ部24のPAPRが想定値を超えないようにする。すなわち、ピーク設定部14とピーク調整部12を制御をすることによりピークカットレベルを下げる。このシフト対策として、CCDFモニタ部13のCCDF曲線についても予め標準曲線を定めておき、CPU7は、その標準曲線に近づくようにCFRピークカットレベルを調整しても良い。また更に、CCDFモニタ部22のCCDF曲線についても予め標準曲線を定めておき、CPU7は、その標準曲線に近づくようにしても良い。これらの処理を組み合わせて、より的確なピークカット処理とDPD補償とが可能になる。これによりDPD部2が過剰な補正を行いD/A3の出力信号がクリッピングすることを防ぐことができD/A3出力において最適なC/Nを確保することが可能となる。また、このピークカット単独の調整ではなく、図11aから判るようにDPDの補償量を抑えれば0dBFSになる入力レベルが下がるのを防げるのでケース2のDPDの調整を補助的に行うようにしても良い。更にケース2、ケース3のいずれの場合も、終段増幅器5の傾きか、シフトかの利得変動に対する対応方法である。また、利得が低下するケース2のDPD補償を行う場合、終段増幅器5の出力のCCDF曲線が更に外側へ広がる場合は、DPD補償を優先させる代わりにケース3のピークレベルカットを優先させる制御をCPU7が行うなどの方法を組み合わせても良い。CCDF修正方法が、DPDかまたはピークカットが好ましいかについては、終段増幅器の特性によって定まるので、各CCDFモニタにおける変化の大きさ、パターンなど予めリファレンスとして例えば、DPD推定部に記憶しておく。そしてパターンに対応して修正方法を予めCPU7が実行するプログラムで設定しておく事によってより理想的な補償が可能になる。また、図8a、図11bにおける利得が増加した場合については、詳細な説明は、以上の説明の逆の動作を考えればよいので省略しているが、DPD補償は、0dBFSに対して余裕を作る動作になるのでデジタル処理部分のダイナミックレンジも安定に確保出来る。利得増幅対応にピークカットを優先するか、DPD補償を優先するかは、利得低下対応と同じくパターンに対応して修正方法を予めCPU7が実行するプログラムで設定しておくことが好ましい。図12は、本実施例のCCDFを観測して補正する場合の対応の例を示す図である。CPU7は、前述の各CCDFモニタ値を観測し、どのケースに当たるかを予め各ケースに対応したCCDFパターンと比較照合して、どの対策を取るかを選択判定する。以上述べた少なくとも一つの実施形態の電力増幅器によれば、増幅回路の入力から出力までの経路途中にCCDFモニタ手段を設け、各ポイントでのCCDFを比較してバックオフの所期値との差をなくすピーク値制御手段を持つことにより、電力増幅器が出力する信号のC/Nを改善することが可能となる。本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。