"2個のMOSFETが直列に接続された直列回路を複数組備え、各直列回路の一端には第1電源端子が接続され、各直列回路の他端には第2電源端子が接続されている電子回路であって、前記各第1電源端子に一端部が接続され、その第1電源端子を電源の一方の端子に接続するための外部配線の一部を構成する第1バスバーと、前記各第2電源端子に一端部が接続され、その第2電源端子を前記電源の他方の端子に接続するための外部配線の一部を構成する第2バスバーと、前記直列回路毎に設けられ、その直列回路に前記第1電源端子を介して接続された前記第1バスバーと、その直列回路に前記第2電源端子を介して接続された前記第2バスバーとの間に接続されたスナバ回路とを備えており、前記各スナバ回路の一端は、対応する前記第1バスバーにおける前記第1電源端子寄りの部分に接続され、前記各スナバ回路の他端は、対応する前記第2バスバーにおける前記第2電源端子寄りの部分に接続されている電子回路。任意の前記直列回路とその両端に接続された前記第1および第2電源端子とそれらに接続された前記第1および第2バスバーとそれらの間に接続された前記スナバ回路との組み合わせにおいて、前記第1バスバーにおける前記スナバ回路の一端との接続点と前記第1電源端子との間部分のインダクタンスと、前記第2バスバーにおける前記スナバ回路の他端との接続点と前記第2電源端子との間部分のインダクタンスと、前記第1電源端子と前記第2電源端子間の前記直列回路のインダクタンスとの和が40nH以下である、請求項1に記載の電子回路。前記スナバ回路の一端は、前記第1バスバーにおける前記第1電源端子側の一端と、前記第1バスバーにおける前記第1電源端子の外端に最も近い第1位置に対して前記第1電源端子から遠ざかる方向に第1所定距離だけ離れた第2位置との間に接続されており、前記第1所定距離は前記第1バスバーにおける前記第1位置から前記第2位置までの部分のインダクタンスが6.25nH分以下となるように設定されており、前記スナバ回路の他端は、前記第2バスバーにおける前記第2電源端子側の一端と、前記第2電源端子の外端に最も近い第3位置に対して前記第2電源端子から遠ざかる方向に第2所定距離だけ離れた第4位置との間に接続されており、前記第2所定距離は前記第2バスバーにおける前記第3位置から前記第4位置までの部分のインダクタンスが6.25nH分以下となるように設定されている、請求項1または2に記載の電子回路。前記各MOSFETが、SiCを主とする半導体材料で作成されたSiC-MOSFETである、請求項1~3のいずれか一項に記載の電子回路。この発明の目的は、MOSFETのターンオフ時のスイッチング損失を低減できるとともにサージ電圧を低減できる電子回路を提供することである。この発明の電子回路は、2個のMOSFETが直列に接続された直列回路を複数組備え、各直列回路の一端には第1電源端子が接続され、各直列回路の他端には第2電源端子が接続されている電子回路であって、前記各第1電源端子に一端部が接続され、前記各第1電源端子を電源の一方の端子に接続するための外部配線の一部を構成する第1バスバーと、前記各第2電源端子に一端部が接続され、前記各第2電源端子を前記電源の他方の端子に接続するための外部配線の一部を構成する第2バスバーと、前記直列回路毎に設けられ、その直列回路に前記第1電源端子を介して接続された前記第1バスバーと、その直列回路に前記第2電源端子を介して接続された前記第2バスバーとの間に接続されたスナバ回路とを備えている。前記各スナバ回路の一端は、対応する前記第1バスバーにおける前記第1電源端子寄りの部分に接続され、前記各スナバ回路の他端は、対応する前記第2バスバーにおける前記第2電源端子寄りの部分に接続されている。この発明では、直列回路毎に設けられ、その直列回路に第1電源端子を介して接続された第1バスバーと、その直列回路に第2電源端子を介して接続された第2バスバーとの間に接続されたスナバ回路を備えているので、MOSFETのターンオフ時にそのMOSFETに印加されるサージ電圧を低減することができる。また、スナバ回路の一端は、対応する第1バスバーにおける第1電源端子寄りの部分に接続されているので、第1バスバーにおけるスナバ回路の接続位置と第1電源端子との間部分のインダクタンスを小さくすることができる。また、各スナバ回路の他端は、対応する第2バスバーにおける第2電源端子寄りの部分に接続されているので、第2バスバーにおけるスナバ回路の接続位置と第2電源端子との間部分のインダクタンスを小さくすることができる。これにより、MOSFETがターンオフした場合に、そのMOSFETに印加されるサージ電圧の発生原因となるインダクタンススナバ回路によってエネルギーが吸収されるインダクタンスを除くを低減させることができる。各スナバ回路のバスバーとの接続位置を変化させ、ターンオフしたMOSFETに印加されるサージ電圧が一定となるようにゲート抵抗を変化させた場合、当該MOSFETに印加されるサージ電圧の発生原因となるインダクタンスが小さいほど、ターンオフ時のスイッチング損失が小さくなる。この発明では、前記インダクタンスを低減することができるので、MOSFETのターンオフ時のスイッチング損失を低減できるとともにサージ電圧を低減できる。この発明の一実施形態では、任意の前記直列回路とその両端に接続された前記第1および第2電源端子とそれらに接続された前記第1および第2バスバーとそれらの間に接続された前記スナバ回路との組み合わせにおいて、前記第1バスバーにおける前記スナバ回路の一端との接続点と前記第1電源端子との間部分のインダクタンスと、前記第2バスバーにおける前記スナバ回路の他端との接続点と前記第2電源端子との間部分のインダクタンスと、前記第1電源端子と前記第2電源端子間の前記直列回路のインダクタンスとの和が40nH以下である。この構成では、前記組み合わせ内の直列回路に含まれる2つのMOSFETのうちのいずれか一方がターンオフしたときに、ターンオフしたMOSFETに印加されるサージ電圧の発生原因となるインダクタンスを40nH以下に低減できるので、当該MOSFETのターンオフ時のスイッチング損失を低減できるとともにサージ電圧を低減できる。この発明の一実施形態では、前記スナバ回路の一端は、前記第1バスバーにおける前記第1電源端子側の一端と、前記第1バスバーにおける前記第1電源端子の外端に最も近い第1位置に対して前記第1電源端子から遠ざかる方向に第1所定距離だけ離れた第2位置との間に接続されている。そして、前記第1所定距離は前記第1バスバーにおける前記第1位置から前記第2位置までの部分のインダクタンスが6.25nH分以下となるように設定されている。また、前記スナバ回路の他端は、前記第2バスバーにおける前記第2電源端子側の一端と、前記第2電源端子の外端に最も近い第3位置に対して前記第2電源端子から遠ざかる方向に第2所定距離だけ離れた第4位置との間に接続されている。そして、前記第2所定距離は前記第2バスバーにおける前記第3位置から前記第4位置までの部分のインダクタンスが6.25nH分以下となるように設定されている。この構成では、ターンオフしたMOSFETに印加されるサージ電圧の発生原因となるインダクタンスを低減できるので、当該MOSFETのターンオフ時のスイッチング損失を低減できるとともにサージ電圧を低減できる。この発明の一実施形態では、前記各MOSFETが、SiCを主とする半導体材料で作成されたSiC-MOSFETである。以下では、この発明の実施形態を、添付図面を参照して詳細に説明する。図1は、本発明の一実施形態に係る三相インバータ回路1を示す電気回路図である。この三相インバータ回路1は、三相ブラシレスモータ8以下、電動モータというを駆動するための回路である。電動モータ8は、U相界磁コイル8UとV相界磁コイル8VとW相界磁コイル8Wを有するステータと、永久磁石が固定されたロータとを備えている。三相インバータ回路1は、U相用モジュール3と、V相用モジュール4と、W相用モジュール5とを含む。U相用モジュール3は、第1電源端子P端子31と、第2電源端子N端子32と、出力端子OUT端子33と、2つのゲート端子34,37と、2つのソース端子35,38と、2つのソースセンス端子36,39とを備えている。V相用モジュール4は、第1電源端子P端子41と、第2電源端子N端子42と、出力端子OUT端子43と、2つのゲート端子44,47と、2つのソース端子45,48と、2つのソースセンス端子46,49とを備えている。W相用モジュール5は、第1電源端子P端子51と、第2電源端子N端子52と、出力端子OUT端子53と、2つのゲート端子54,57と、2つのソース端子55,58と、2つのソースセンス端子56,59とを備えている。各モジュール3,4,5の第1電源端子31,41,51は、外部配線を介して電源6直流電源の正極端子に接続されている。具体的には、U相用モジュール3の第1電源端子31は、第1外部配線61を介して、電源6の正極端子に接続されている。V相用モジュール4の第1電源端子41は、第2外部配線62を介して、第1外部配線61の中間部に接続されている。W相用モジュール5の第1電源端子51は、第3外部配線63を介して、第1外部配線61の中間部に接続されている。各モジュール3,4,5の第2電源端子32,42,52は、外部配線を介して電源6の負極端子に接続されている。具体的には、U相用モジュール3の第2電源端子32は、第4外部配線64を介して、電源6の負極端子に接続されている。V相用モジュール4の第2電源端子42は、第5外部配線65を介して、第4外部配線64の中間部に接続されている。W相用モジュール5の第2電源端子52は、第6外部配線66を介して、第4外部配線64の中間部に接続されている。各外部配線61~66には、それぞれインダクタンスが寄生している。電源6には、平滑用コンデンサ7が並列に接続されている。各モジュール3,4,5の出力端子33,43,53は、それぞれ第7、第8および第9の外部配線67,68,69を介して電動モータ8のU相界磁巻線8U、V相界磁巻線8VおよびW相界磁巻線8Wに接続されている。各モジュール3,4,5のゲート端子34,37,44,47,54,57と、ソースセンス端子36,39,46,49、56,59には、図示しない制御ユニットが接続される。なお、各モジュール3,4,5のゲート端子34,37,44,47,54,57には、制御ユニットによって、それぞれ図示しないゲート抵抗を介してゲート駆動信号が供給される。U相用モジュール3は、ハイサイドの第1のMOSFET11と、それに直列に接続されたローサイドの第2のMOSFET12とを含む。MOSFET11,12は、それぞれ第1のPN接合ダイオードボディダイオード11aおよび第2のPN接合ダイオード12aを内蔵している。各PN接合ダイオード11a,12aのアノードは対応するMOSFET11,12のソースに電気的に接続され、そのカソードは対応するMOSFET11,12のドレインに電気的に接続されている。また、MOSFET11,12は、それぞれ電流検出部11b,12bを備えている。第1のMOSFET11のドレインは、接続金属部材71を介してU相用モジュール3の第1電源端子31に接続されている。第1のMOSFET11のソースは、接続金属部材72を介して、U相用モジュール3の出力端子33に接続されている。接続金属部材71,72には、それぞれインダクタンスL11,L12が寄生している。第1のMOSFET11のソースは、さらにU相用モジュール3のソース端子35に接続されている。電流検出部11bは、U相用モジュール3のソースセンス端子36に接続されている。第1のMOSFET11のゲートは、U相用モジュール3のゲート端子34に接続されている。第2のMOSFET12のドレインは、接続金属部材73を介してU相用モジュール3の出力端子33に接続されている。第2のMOSFET12のソースは、接続金属部材74を介して、U相用モジュール3の第2電源端子32に接続されている。接続金属部材73,74には、それぞれインダクタンスL13,L14が寄生している。第2のMOSFET12のソースは、さらにU相用モジュール3のソース端子38に接続されている。電流検出部12bは、U相用モジュール3のソースセンス端子39に接続されている。第2のMOSFET12のゲートは、U相用モジュール3のゲート端子37に接続されている。V相用モジュール4は、ハイサイドの第3のMOSFET13と、それに直列に接続されたローサイドの第4のMOSFET14とを含む。MOSFET13,14は、それぞれ第3および第4のPN接合ダイオードボディダイオード13a,14aを内蔵している。各PN接合ダイオード13a,14aのアノードは対応するMOSFET13,14のソースに電気的に接続され、そのカソードは対応するMOSFET13,14のドレインに電気的に接続されている。また、MOSFET13,14は、それぞれ電流検出部13b,14bを備えている。第3のMOSFET13のドレインは、接続金属部材75を介してV相用モジュール4の第1電源端子41に接続されている。第3のMOSFET13のソースは、接続金属部材76を介して、V相用モジュール4の出力端子43に接続されている。接続金属部材75,76には、それぞれインダクタンスL15,L16が寄生している。第3のMOSFET13のソースは、さらにV相用モジュール4のソース端子45に接続されている。電流検出部13bは、V相用モジュール4のソースセンス端子46に接続されている。第3のMOSFET13のゲートは、V相用モジュール4のゲート端子44に接続されている。第4のMOSFET14のドレインは、接続金属部材77を介してV相用モジュール4の出力端子43に接続されている。第4のMOSFET14のソースは、接続金属部材78を介して、V相用モジュール4の第2電源端子42に接続されている。接続金属部材77,78には、それぞれインダクタンスL17,L18が寄生している。第4のMOSFET14のソースは、さらにV相用モジュール4のソース端子48に接続されている。電流検出部14bは、V相用モジュール4のソースセンス端子49に接続されている。第4のMOSFET14のゲートは、V相用モジュール4のゲート端子47に接続されている。W相用モジュール5は、ハイサイドの第5のMOSFET15と、それに直列に接続されたローサイドの第6のMOSFET16とを含む。MOSFET15,16は、それぞれ第5および第6のPN接合ダイオードボディダイオード15a,16aを内蔵している。各PN接合ダイオード15a,16aのアノードは対応するMOSFET15,16のソースに電気的に接続され、そのカソードは対応するMOSFET15,16のドレインに電気的に接続されている。また、MOSFET15,16は、それぞれ電流検出部15b,16bを備えている。第5のMOSFET15のドレインは、接続金属部材79を介してW相用モジュール5の第1電源端子51に接続されている。第5のMOSFET15のソースは、接続金属部材80を介して、W相用モジュール5の出力端子53に接続されている。接続金属部材79,80には、それぞれインダクタンスL19,L20が寄生している。第5のMOSFET15のソースは、さらにW相用モジュール5のソース端子55に接続されている。電流検出部15bは、W相用モジュール5のソースセンス端子56に接続されている。第5のMOSFET15のゲートは、W相用モジュール5のゲート端子54に接続されている。第6のMOSFET16のドレインは、接続金属部材81を介してW相用モジュール5の出力端子53に接続されている。第6のMOSFET16のソースは、接続金属部材82を介して、W相用モジュール5の第2電源端子52に接続されている。接続金属部材81,82には、それぞれインダクタンスL21,L22が寄生している。第6のMOSFET16のソースは、さらにW相用モジュール5のソース端子58に接続されている。電流検出部16bは、W相用モジュール5のソースセンス端子59に接続されている。第6のMOSFET16のゲートは、W相用モジュール5のゲート端子57に接続されている。第1~第6のMOSFET11~16は、たとえば、化合物半導体の一例であるSiC炭化シリコンを半導体材料として用いたSiC-DMOSFET等のSiC-MOSFETである。第1外部配線61におけるU相用モジュール3の第1電源端子31寄りの部分と、第4外部配線64におけるU相用モジュール3の第2電源端子32寄りの部分との間に、コンデンサ91からなるスナバ回路が接続されている。第1外部配線61とコンデンサ91との接続点を接続点A1とする。第1外部配線61における電源6の正極端子と接続点A1との間部分にはインダクタンスL1aが寄生しており、第1外部配線61における接続点A1と第1電源端子31との間部分にはインダクタンスL1bが寄生している。第4外部配線64とコンデンサ91との接続点を接続点A4とする。第4外部配線64における電源6の負極端子と接続点A4との間部分にはインダクタンスL4aが寄生しており、第4外部配線64における接続点A4と第2電源端子32との間部分にはインダクタンスL4bが寄生している。第2外部配線62におけるV相用モジュール4の第1電源端子41寄りの部分と、第5外部配線65におけるV相用モジュール4の第2電源端子42寄りの部分との間に、コンデンサ92からなるスナバ回路が接続されている。第2外部配線62とコンデンサ92との接続点を接続点A2とする。第2外部配線62における接続点A2と第1電源端子41との間部分にはインダクタンスL2bが寄生しており、残りの部分にはインダクタンスL2aが寄生している。第5外部配線65とコンデンサ92との接続点を接続点A5とする。第5外部配線65における接続点A5と第2電源端子42との間部分にはインダクタンスL5bが寄生しており、残りの部分にはインダクタンスL5aが寄生している。第3外部配線63におけるW相用モジュール5の第1電源端子51寄りの部分と、第6外部配線66におけるW相用モジュール5の第2電源端子52寄りの部分との間に、コンデンサ93からなるスナバ回路が接続されている。第3外部配線62とコンデンサ92との接続点を接続点A3とする。第3外部配線63における接続点A3と第1電源端子51との間部分にはインダクタンスL3bが寄生しており、残りの部分にはインダクタンスL3aが寄生している。第6外部配線66とコンデンサ93との接続点を接続点A6とする。第6外部配線66における接続点A6と第2電源端子52との間部分にはインダクタンスL6bが寄生しており、残りの部分にはインダクタンスL6aが寄生している。コンデンサスナバ回路91~93は、サージ電圧を抑制するために設けられている。図2は、図1のU相用モジュール3の外観を示す図解的な斜視図である。U相用モジュール3は、放熱板21と、放熱板21に固定され、MOSFET11,12、各端子31~39の基端等が固定された基板図示略と、放熱板21の一方の表面に固定され、基板を収容するケース22とを含む。ケース22は、平面視において略矩形に形成されている。モジュール3の出力端子33は、ケース22内において二股に分岐しており、2つの平板状の枝部を有している。各枝部の先端部33a,33bは、ケース22の上面を貫通して、ケース22の外側に露出している。これらの先端部33a,33bは、それぞれケース22上面の一端部の両側部において、ケース22の上面に沿った状態で配置されている。モジュール3の第1電源端子31および第2電源端子32は平板状であり、その先端部31a,32aは、ケース22の上面を貫通して、ケース22の外側に露出している。これらの先端部31a,32aは、それぞれケース22上面の他端部の両側部において、ケース22の上面に沿った状態で配置されている。モジュール3の一方のゲート端子34、ソース端子35およびソースセンス端子36は、棒状であり、その先端部34a、35a、36aは、ケース22の上面を貫通して、ケース22の外方に突出している。これらの先端部34a、35a、36aは、それぞれケース22上面における第1電源端子31の先端部31aに隣接して配置されている。モジュール3の他方のゲート端子37、ソース端子38およびソースセンス端子39は、棒状であり、その先端部37a、38a、39aは、ケース22の上面を貫通して、ケース22外方に突出している。これらの先端部37a、38a、39aは、それぞれケース22上面における出力端子33の一方の先端部33bに隣接して配置されている。V相用モジュール4およびW相用モジュール5の外観および構造も、U相用モジュール3の外観および構造と同様であるので、その説明を省略する。図3は、主として、モジュール2,3,4の電源端子31,32,41,42,51,52に接続された外部配線と、それに接続されたスナバ回路とを示す平面図である。各モジュール3,4,5は、冷却板201に取り付けられている。U相用モジュール3の出力端子33は、外部配線67を介して電動モータ8のU相界磁巻線8Uに接続されている。V相用モジュール4の出力端子43は、外部配線68を介して電動モータ8のV相界磁巻線8Vに接続されている。W相用モジュール5の出力端子53は、外部配線69を介して電動モータ8のW相界磁巻線8Wに接続されている。U相用モジュール3の第1電源端子31には、バスバー61aの一端部がねじ止めされている。バスバー61aの他端部は、接続線61bを介して電源6の正極端子に接続されている。バスバー61aと接続線61bとによって、図1の第1外部配線61が構成されている。U相用モジュール3の第2電源端子31には、バスバー64aの一端部がねじ止めされている。バスバー64aの他端部は、接続線64bを介して電源6の負極端子に接続されている。バスバー64aと接続線64bとによって、図1の第4外部配線64が構成されている。電源6には、平滑コンデンサ7が並列に接続されている。V相用モジュール4の第1電源端子41には、バスバー62図1の第2外部配線62に相当するの一端部がねじ止めされている。バスバー62の他端部は、バスバー61aの中間部に連結されている。V相用モジュール4の第2電源端子42には、バスバー65図1の第5外部配線65に相当するの一端部がねじ止めされている。バスバー65の他端部は、バスバー64aの中間部に連結されている。W相用モジュール5の第1電源端子51には、バスバー63図1の第3外部配線63に相当するの一端部がねじ止めされている。バスバー63の他端部は、バスバー61aの中間部に連結されている。W相用モジュール5の第2電源端子62には、バスバー66図1の第6外部配線66に相当するの一端部がねじ止めされている。バスバー66の他端部は、バスバー64aの中間部に連結されている。バスバー61aにおける第1電源端子31寄りの部分と、バスバー64aにおける第2電源端子32寄りの部分との間に、コンデンサ91が接続されている。バスバー62における第1電源端子41寄りの部分と、バスバー65における第2電源端子42寄りの部分との間に、コンデンサ92が接続されている。バスバー63における第1電源端子51寄りの部分と、バスバー66における第2電源端子52寄りの部分との間に、コンデンサ93が接続されている。各コンデンサ91,92,93の一端は、対応するバスバー61a,62,63における第1電源端子31,41,51側の一端位置Aと、対応するバスバー61a,62,63における第1電源端子31,41,51の外端に最も近い位置位置Bに対して第1電源端子31,41,51から遠ざかる方向に所定距離xだけ離れた位置位置Cとの間A-C間の領域Sに接続されることが好ましい。同様に、各コンデンサ91,92,93の他端は、対応するバスバー64a,65,66における第2電源端子32,42,52側の一端位置Aと、対応するバスバー64a,65,66における第2電源端子32,42,52の外端に最も近い位置位置Bに対して第2電源端子32,42,52から遠ざかる方向に所定距離xだけ離れた位置位置Cとの間A-C間の領域Sに接続されることが好ましい。前記所定距離xは、バスバー61a,62,63,64a,65,66における位置Bから位置Cまでの部分のインダクタンスが6.25nH以下となるような距離に設定されていることが好ましい。このようにxを設定すると、後述するように、MOSFETがターンオフしたときのスイッチング損失および当該MOSFETに印加されるサージ電圧をともに低減させることが可能となる。なお、モジュール3の2つの電源端子31,32に接続された2つのバスバー61a,64aは、それらのインダクタンス成分が相殺されるように、平面視においてその中間部が互いに上下に重なるように配置されることが好ましい。同様に、モジュール4の2つの電源端子41,42に接続された2つのバスバー62,65は、平面視においてその中間部が互いに上下に重なるように配置されることが好ましい。同様に、モジュール5の2つの電源端子51,52に接続された2つのバスバー63,66は、平面視においてその中間部が互いに上下に重なるように配置されることが好ましい。図1に戻り、MOSFET11~16のうち、例えば、U相用モジュール3内のハイサイドのMOSFET11とV相用モジュール4内のローサイドのMOSFET14がオンされると、電源6の正極端子から、第1外部配線61、第1電源端子31、接続金属部材71、MOSFET11、接続金属部材72、出力端子33、第7外部配線67、電動モータ8のU相界磁巻線8UおよびV相界磁巻線8V、第8外部配線68、出力端子43、接続金属部材77、MOSFET14、接続金属部材78、第2電源端子42、第5外部配線65および第4外部配線64を経て電源6の負極端子へと電流が流れる。この状態から、U相用モジュール3内のハイサイドのMOSFET11がターンオフすると、出力端子33、第7外部配線67、電動モータ8のU相界磁巻線8UおよびV相界磁巻線8V、第8外部配線68、出力端子43、接続金属部材77、MOSFET14、接続金属部材78、第2電源端子42、第5外部配線65、第4外部配線64における第5外部配線65との接続点と第2出力端子32との間部分、第2出力端子32、接続金属部材74、PN接合ダイオード12aおよび接続金属部材73を含む閉回路を負荷電流が還流する。この場合、MOSFET11のドレイン電流の電流変化率di/dtと、回路配線の所定の寄生インダクタンスLsによるサージ電圧Lsdi/dtが、MOSFET11に印加される。スナバ回路91~93が設けられていない場合には、MOSFET11に印加されるサージ電圧の発生原因となるインダクタンスLstは、第4外部配線64における第5配線65との接続点と電源6の負極端子との間のインダクタンスL4aの一部と、第1外部配線61のインダクタンスL1aL1bと、接続金属部材71,72のインダクタンスL11,L12と、第4外部配線64における第5配線65との接続点と第2電源端子32との間部分のインダクタンスL4aの一部とL4bとの和と、接続金属部材73,74のインダクタンスL13,L14との和となる。この実施形態では、スナバ回路91~93が設けられているので、第4外部配線64における接続点A4と電源6の負極端子との間部分のインダクタンスL4aと、第1外部配線61における電源6の正極端子と接続点A1との間部分のインダクタンスL1aに蓄積されたエネルギーは、コンデンサ91によって吸収される。この結果、MOSFET11に印加されるサージ電圧の発生原因となるインダクタンスLsnは、第1外部配線61における接続点A1と第1電源端子31との間部分のインダクタンスL1bと、接続金属部材71,72,73,74のインダクタンスL11,L12,L13,L14と、第4外部配線64における接続点A4と第2電源端子31の間部分のインダクタンスL4bとの和となる。つまり、MOSFET11に印加されるサージ電圧の発生原因となるインダクタンスLsnは、スナバ回路91~93が設けられてない場合のインダクタンスLstに比べて大幅に低減される。このため、MOSFET11に印加されるサージ電圧は、スナバ回路91~93が設けられてない場合に比べて大幅に低減される。MOSFET11とMOSFET14とがオンされている状態から、例えばV相用モジュール4内のローサイドのMOSFET14がターンオフされると、第1電源端子31、接続金属部材71、MOSFET11、接続金属部材72、出力端子33、第7外部配線67、電動モータ8のU相界磁巻線8UおよびV相界磁巻線8V、第8外部配線68、出力端子43、接続金属部材76、PN接合ダイオード13a、接続金属部材75、第1電源端子41、第2外部配線62および第1外部配線61における第2外部配線62との接続点と第1電源端子31との間部分を含む閉回路を負荷電流が還流する。この場合、MOSFET14のドレイン電流の電流変化率di/dtと、回路配線の所定の寄生インダクタンスLsによるサージ電圧Lsdi/dtが、MOSFET14に印加される。スナバ回路91~93が設けられていない場合には、MOSFET14に印加されるサージ電圧の発生原因となるインダクタンスLstは、第1外部配線61における電源6の正極端子と第2配線62との接続点との間のインダクタンスL1aの一部と、接続金属部材77,78のインダクタンスL17,L18と、第5外部配線65のインダクタンスL5aL5bと、第4外部配線64における第5外部配線65との接続点と電源6の負極端子との間部分のインダクタンスL4aの一部と、第2外部配線部材62のインダクタンスL2aL2bと、接続金属部材75,76のインダクタンスL15,L16との和となる。この実施形態では、スナバ回路91~93が設けられているので、第1外部配線61における電源6の正極端子と第2配線62との接続点との間部分のインダクタンスL1aの一部と、第5外部配線65における接続点A5と第4外部配線64との接続点との間部分のインダクタンスL5aと、第4外部配線64における第5外部配線65との接続点と電源6の負極端子との間部分のインダクタンスL4aの一部と、第2外部配線62における第1外部配線61との接続点と接続点A2との間部分のインダクタンスL2aに蓄積されたエネルギーは、コンデンサ92によって吸収される。この結果、MOSFET14に印加されるサージ電圧の発生原因となるインダクタンスLsnは、第2外部配線62における接続点A2と第1電源端子41との間部分のインダクタンスL2bと、接続金属部材75,76,77,78のインダクタンスL15,L16,L17,L18と、第5外部配線65における第2電源端子42と接続点A5との間部分のインダクタンスL5bとの和となる。つまり、MOSFET14に印加されるサージ電圧の発生原因となるインダクタンスLsnは、スナバ回路91~93が設けられてない場合のインダクタンスLstに比べて大幅に低減される。このため、MOSFET14に印加されるサージ電圧は、スナバ回路91~93が設けられてない場合に比べて大幅に低減される。なお、MOSFET11とMOSFET14とがオンされている状態から、MOSFET11とMOSFET14の両方が同時にターンオフされた場合には、第4外部配線64、第2電源端子32、接続金属部材74、PN接合ダイオード12a、接続金属部材73、出力端子33、第7外部配線67、電動モータ8のU相界磁巻線8UおよびV相界磁巻線8V、第8外部配線68、出力端子43、接続金属部材76、PN接合ダイオード13a、接続金属部材75、第1電源端子41、第2外部配線62および第1外部配線61における第2外部配線62との接続点と電源6の正極端子との間部分に、第4外部配線64から第1外部配線61に向かう方向に負荷電流が流れる。この場合、コンデンサ91,92によって、外部配線に寄生されているインダクタンスに蓄積されたエネルギーのうちの大部分が吸収される。このため、MOSFET11に印加されるサージ電圧の発生原因となるインダクタンスLsnは、L1bとL11~L12U相用モジュール3内の内部インダクタンスとL4bとの和となる。一方、MOSFET11に印加されるサージ電圧の発生原因となるインダクタンスLsnは、L2bとL15~L18V相用モジュール4内の内部インダクタンスとL5bの和となる。つまり、U相用モジュール3内のMOSFET11,12のいずれか一方がターンオフしたときに、当該MOSFETに印加されるサージ電圧の発生原因となるインダクタンスLsn以下において、LsnUという場合があるは、L1bとL11~L12U相用モジュール3内の内部インダクタンスとL4bとの和となる。また、V相用モジュール4内のMOSFET13,14のいずれか一方がターンオフしたときに、当該MOSFETに印加されるサージ電圧の発生原因となるインダクタンスLsn以下において、LsnVという場合があるは、L2bとL15~L18V相用モジュール4内の内部インダクタンスとL5bの和となる。また、W相用モジュール5内のMOSFET15,16のいずれか一方がターンオフしたときに、当該MOSFETに印加されるサージ電圧の発生原因となるインダクタンスLsn以下において、LsnWという場合があるは、L3bとL19~L22W相用モジュール5内の内部インダクタンスとL6bの和となる。この実施形態では、LsnUとLsnVとLsnWとは、ほぼ等しい。LsnU,LsnV,LsnWは、後述するように、40nH以下であることが好ましい。前記三相インバータ回路1において、コンデンサ91~93の対応するバスバーへの接続位置を変化させ、ターンオフしたMOSFETに印加されるサージ電圧が一定となるようにMOSFETに対するゲート抵抗を変化させた場合、当該MOSFETに印加されるサージ電圧の発生原因となるインダクタンスLsnスナバ回路91~93によって蓄積されたエネルギーが吸収されるインダクタンスを除くが小さいほど、当該MOSFETのドレイン電流の変化率di/dtが大きくdiの立下りが早くなるため、当該MOSFETのターンオフ時のスイッチング損失は小さくなる。このため、サージ電圧の発生原因となるインダクタンスLsnを小さくすることによって、MOSFETのターンオフ時のスイッチング損失を低減できるとともにサージ電圧を低減させることができる。前記実施形態では、コンデンサ91,92,93の一端は、それぞれ外部配線61,62,63における第1電源端子31,41,51寄りの位置に接続されているので、スナバ回路91,92,93それぞれの一端と第1電源端子31,41,51との間の外部配線部分のインダクタンスL1b,L2b,L3bを小さくできる。また、コンデンサ91,92,93の他端は、それぞれ外部配線64,65,66における第2電源端子32,42,52寄りの位置に接続されているので、スナバ回路91,92,93それぞれの他端と第2電源端子32,42,52との間の外部配線部分のインダクタンスL4b,L5b,L6bを小さくできる。したがって、任意のMOSFETがターンオフされた場合の、当該MOSFETに印加されるサージ電圧の発生原因となるインダクタンスLsnを小さくすることができる。これにより、MOSFETのターンオフ時のスイッチング損失を低減できるとともにサージ電圧を低減させることができる。次に、ターンオフしたMOSFETに印加されるサージ電圧の発生原因となるインダクタンスLsnと、MOSFETのターンオフ時のスイッチング損失およびドレイン電流の変化率di/dtとの関係について説明する。インダクタンスLsnが異なる複数のサンプルa~gを用意した。具体的には、バスバー61a,64a,62,65,63,66における電源端子31,32,41,42,51,52側の一端からコンデンサ91~93の接続位置までの距離を変化させることにより、インダクタンスLsnが異なる複数のサンプルa~gを用意した。バスバー61a,64a,62,65,63,66における電源端子31,32,41,42,51,52側の一端からコンデンサ91~93の接続位置までの距離は、サンプルaが最も短く、a、b、c、d、e、f、gの順に長くなるように設定されている。サンプルaでは、図3に示すように、各コンデンサ91~93の両端は、対応するバスバー61a,64a,62,65,63,66における電源端子31,32,41,42,51,52側の一端位置Aと電源端子31,32,41,42,51,52の外端に対応する位置位置Bとの間A-B間に接続されている。サンプルb~gでは、各コンデンサ91~93の両端は、対応するバスバー61a,64a,62,65,63,66における電源端子31,32,41,42,51,52の外端に対応する位置位置Bよりも電源端子31,32,41,42,51,52から離れた位置に接続されている。したがって、インダクタンスL1b,L4b、L2b,L5b、L3b,L5bは、a、b、c、d、e、f、gの順に大きくなる。このため、ターンオフされたMOSFETに印加されるサージ電圧の発生原因となるインダクタンスLsnは、a、b、c、d、e、f、gの順に大きくなる。各サンプルa~gについて、MOSFET11とMOSFET14とがオンされている状態からMOSFET11をターンオフさせ、ターンオフさせた際にMOSFET11に印加されるサージ電圧Lsndi/dtが所定値となるようにゲート抵抗を調整した。サージ電圧が所定値となるようにゲート抵抗を調整した後において、MOSFET11とMOSFET14とがオンされている状態からMOSFET11をターンオフさせ、MOSFET11のターンオフ時のスイッチング損失mJと、MOSFET11のドレイン電流の変化率di/dtA/nsとを測定した。この場合には、MOSFET11に印加されるサージ電圧の発生原因となるインダクタンスLsnは、LsnU=L1bL4bL11L12L13L14となる。なお、電源電圧Vは600Vとし、電源電流Iは100Aとした。また、サージ電圧がほぼ156Vとなるように、ゲート抵抗を調整した。表1および図4は、測定結果を示している。図4において、黒三角▲はスイッチング損失を示し、白三角△はdi/dtを示している。表1および図4から、ターンオフしたMOSFETに印加されるサージ電圧が一定となるようにゲート抵抗を変化させた場合、インダクタンスLsnこの場合にはLsnUが、約40nH以下であれば、ターンオフ時のMOSFETのスイッチング損失を低く抑えることができることがわかる。サンプルaのインダクタンスLsnが27.5nHであるので、インダクタンスLsnを約40nH以下とするためには、サンプルaに対してインダクタンスLsnの増加量が40-27.5=12.5nH以下であればよい。この場合のインダクタンスLsnUには、L1bとL4bとが含まれているので、サンプルaに対して、L1bおよびL4bの増加量がそれぞれ12.5nHの1/2の6.25nH以下であればよい。コンデンサ91を、バスバー61a,64aにおける電源端子31,32側の一端位置Aと電源端子31,32の外端に最も近い位置位置Bとの間に接続した場合には、その接続位置に係わらず、バスバー61a,64aにおけるコンデンサ91の接続点と電源端子31,32との間部分のインダクタンスL1b,L4bは一定であると考えるものとする。また、サンプルaにおけるL1bおよびL4bは小さく、モジュール3内部のインダクタンスL11L12L13L14は、サンプルaに対するインダクタンスLsnとほぼ等しいと考える。そうすると、モジュール3内部のインダクタンスが27.5nH程度である場合には、インダクタンスLsnUを約40nH以下とするためには、バスバー61a,64aに対するコンデンサ91の好ましい接続範囲図3のA-C間の領域Sを規定するためのxが6.25nH以下であればよいことになる。同様な理由により、モジュール4内部のインダクタンスおよびモジュール5内部のインダクタンスが27.5nH程度である場合には、インダクタンスLsnVおよびインダクタンスLsnWも、それぞれ約40nH以下とすることが好ましい。したがって、バスバー62,65に対するコンデンサ92の好ましい接続範囲図3のA-C間の領域Sを規定するためのxおよびバスバー63,66に対するコンデンサ93の好ましい接続範囲図3のA-C間の領域Sを規定するためのxも6.25nH以下であればよいことになる。以上、本発明の一実施形態について説明したが、本発明は、さらに他の形態で実施することもできる。たとえば、前述の実施形態では、各MOSFET11,12,13,14は、SiCデバイスであるが、Siシリコンを半導体材料として用いたSiデバイスであってもよい。また、前述の実施形態では、この発明を三相インバータ回路に適用した場合について説明したが、この発明はHブリッジ回路等の三相インバータ回路以外の電子回路にも適用することができる。その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。"