"差動増幅器を構成し、該差動増幅器に対する2つの入力のうちのそれぞれ1つが与えられる各トランジスタの端子のうちで、該差動増幅器の出力点となりうる端子のそれぞれに接続され、差動増幅器への入力の値に対応して一方がオンの時他方がオフ、一方がオフの時他方がオンとなる2つのトランジスタと、該2つのトランジスタとアースとの間に接続される電流源とを備えることを特徴とする差動増幅器。前記差動増幅器において、該差動増幅器の2つの出力をそれぞれ負荷側に電流で受け渡すための2つのカレントミラー回路を備え、前記入力の1つが与えられる各トランジスタが、該各カレントミラー回路においてモニタ電流が流れるトランジスタに接続されると共に、該カレントミラー回路においてコピー電流が流れる第1のトランジスタと、前記出力が受け渡される負荷としての抵抗との間に接続されるトランジスタであって、前記2つの入力のうちいずれか1つが与えられるトランジスタへの入力がLの時にオフとなる第2のトランジスタと、該各カレントミラー回路における該第1のトランジスタと該第2のトランジスタとの接続点に接続され、差動増幅器への入力の値に対応して一方がオンの時他方がオフ、一方がオフの時他方がオンとなる第3、第4のトランジスタと、該第3、第4のトランジスタとアースとの間に接続される電流源とをさらに備えることを特徴とする請求項1記載の差動増幅器。本発明の課題は、上述の問題点に鑑み、対応する入力電圧がLの時にもカレントミラー回路を構成するトランジスタをカットオフさせないようにすることによって、差動増幅器の動作の高速化を実現することである。図1は本発明の差動増幅器の原理的な構成図である。同図は従来例の図19と比較して本発明の原理を示すものである。図19と比較するとノード1、およびノード2と、アースとの間にそれぞれ電流源10、11が接続されている点が基本的に異なっている。すなわち本発明の差動増幅器においては、差動増幅器を構成し、2つの入力の内のそれぞれ1つが与えられるトランジスタの端子の内で、差動増幅器の出力となりうるトランジスタの端子、すなわちノード1とノード2とアースとの間にそれぞれ電流源10と11が備えられる。本発明の原理をより機能的に述べれば、本発明の差動増幅器は、前述の入力のそれぞれ1つが与えられるトランジスタと、差動増幅器の出力を負荷側に電流で受け渡すためのカレントミラー回路のモニタ電流が流れるトランジスタとの接続点に接続され、入力が与えられるトランジスタとカレントミラー回路とに対応する入力がLである時にも、モニタ電流が流れるトランジスタをカットオフさせない電流を流すカットオフ防止手段を備えるものである。このカットオフ防止手段は、前述のようにそれぞれ入力が与えられるトランジスタとアースとの間に接続される電流源であることも、また入力が与えられるトランジスタとモニタ電流が流れるトランジスタとの接続点のそれぞれの間に接続される回路素子であることもでき、さらにその回路素子は微小電流を流せるトランジスタ、または抵抗であることもできる。発明の実施の形態においては、前述のカレントミラー回路においてコピー電流が流れる第1のトランジスタと、前述の差動増幅器の出力が受け渡される負荷としての抵抗との間に接続されるトランジスタとして、前述の2つの入力のうちいずれか1つが与えられるトランジスタへの入力がLの時にオフとなる第2のトランジスタと、その第1のトランジスタと第2のトランジスタとの接続点とアースとの間に接続される電流源を備えることもできる。またこの第1と第2のトランジスタとの接続点に接続される電流源、およびノード1とノード2とに接続される電流源がトランジスタによって構成され、そのトランジスタとそのトランジスタにバイアス電圧を与えるバイアス回路部とがカレントミラー回路を構成することもできる。さらにこの第2のトランジスタにバイアス電圧を与える回路として、前述のバイアス回路部によって与えられるバイアス電圧が供給される1段以上のトランジスタと、この1段以上のトランジスタと電源電圧との間に接続され、前述の入力がLの時に前述の第2のトランジスタをオフとさせるバイアス電圧を与える2段のトランジスタとを備えることもできる。さらにこの2段のトランジスタのゲートが、それぞれ前述の1段以上のトランジスタと2段のトランジスタとの接続点に接続され、2段のトランジスタのサイズとそのトランジスタに流れる電流の調整によって、第2のトランジスタに供給するバイアス電圧を決定することもできる。また実施の形態においては、前述の第1と第2のトランジスタの間に接続される電流源などと、その電流源を構成するトランジスタにバイアス電圧を与えるバイアス回路部とを備えるカレントミラー回路を、電流源の出力抵抗が大きいカスケードカレントミラー回路、電流源の出力電圧の下限が低い変形カスケードカレントミラー回路、または2つの参照電流を用い、コピー電流が流れるトランジスタと、1つの参照電流が流れるトランジスタとをそれぞれカスケード接続とした低電圧用ミラー回路によって構成することもできる。さらに実施の形態においては、前述のカレントミラー回路における第1のトランジスタと、第2のトランジスタに加えて、第1のトランジスタと第2のトランジスタとの接続点に接続され、前述の2つの入力のうちいずれか1つが与えられるトランジスタへの入力がLの時にオンとなる第3のトランジスタと、その第3のトランジスタとアースとの間に接続される電流源とをさらに備えることもでき、この場合第3のトランジスタとアースとの間に接続される電流源と電源電圧との間に接続され、前述の2つの入力のうちいずれか1つが与えられるトランジスタへの入力がHの時にオンとなる第4のトランジスタをさらに備えることもできる。また本発明の差動増幅器は、差動増幅器を構成し、差動増幅器に対する2つの入力のうちのそれぞれ1つが与えられる各トランジスタの端子のうちで、該差動増幅器の出力点となりうる端子のそれぞれに接続され、差動増幅器への入力の値に対応して一方がオンの時他方がオフ、一方がオフの時他方がオンとなる2つのトランジスタと、その2つのトランジスタとアースとの間に接続される電流源とを備えるものである。この差動増幅器において、差動増幅器の出力を負荷側に電流でそれぞれ受け渡すための2つのカレントミラー回路を備え、入力の1つが与えられる各トランジスタが各カレントミラー回路においてモニタ電流が流れるトランジスタに接続されると共に、そのカレントミラー回路においてコピー電流が流れる第1のトランジスタと、出力が受け渡される負荷としての抵抗との間に接続されるトランジスタであって、2つの入力のうちいずれか1つが与えられるトランジスタへの入力がLの時にオフとなる第2のトランジスタと、各カレントミラー回路における第1のトランジスタと第2のトランジスタとの接続点に接続され、差動増幅器への入力の値に対応して一方がオンの時他方がオフ、一方がオフの時他方がオンとなる第3、第4のトランジスタと、第3、第4のトランジスタとアースとの間に接続される電流源とをさらに備えることもできる。以上のように本発明によれば、差動増幅器への入力が与えられるトランジスタと、出力を負荷に受け渡すためのカレントミラー回路との接続点に電流源を接続することによって、対応するトランジスタへの入力がLの時にもカレントミラー回路を構成するモニタ電流が流れるトランジスタをカットオフさせることなく、差動増幅器を動作させることができる。本発明によれば、例えば負荷側に電流で出力を受け渡すカレントミラー回路を備える差動増幅器において、入力電圧がLの時にもカレントミラー回路におけるモニタ電流が流れるトランジスタをカットオフさせることなく、差動増幅器の高速動作を可能とすることができる。本発明が対象とする差動増幅器は、例えばUSBケーブルを用いたデータ転送を行う場合のデータ転送用ドライバ回路に用いられるものである。図2は、そのようなUSBケーブルを用いたデジタルカメラとパーソナルコンピュータの接続システムの全体構成図である。同図においてデジタルカメラ15とパソコン16とはUSBケーブル17によって接続され、例えばデジタルカメラ15側から画像データがUSBケーブル17によってパソコン16に転送される。この画像データの転送のためのドライバ回路がデジタルカメラ15の内部に設けられ、そのドライバ回路として差動増幅器が用いられる。図3は、図2のデジタルカメラ内部のLSI構成とデータ転送方式の説明図である。同図においてデジタルカメラ内部のLSIは、全体を制御するマイクロプロセッサMPU20、バス21、USBインタフェース22、ランダムアクセスメモリ23、および周辺回路24によって構成されている。本発明が対象とする差動増幅器によって構成されるドライバ回路25は、USBインタフェース22の一部であり、MPU20の制御によって、例えば画像データをUSBケーブル17を介してパソコン16に送るものである。図4は、本発明の差動増幅器の基本的な構成図である。同図を図1の原理構成図と比較すると、図1におけるカレントミラー回路においてコピーされる電流が流れるトランジスタ5、およびトランジスタ7と抵抗8、および9の間にそれぞれトランジスタ32、33が接続され、またトランジスタ5とトランジスタ32との接続点、すなわちノード3に電流源Ie30が接続され、またトランジスタ7とトランジスタ33の接続点、すなわちノード4に電流源Id31が接続されている点が異なっている。なお抵抗8、9は図3のようなドライバ回路においてデータ送信側の終端抵抗の役割を持っている。なお図4におけるトランジスタ5、または7が第1のトランジスタ、トランジスタ32、または33が第2のトランジスタに相当する。図1の原理構成図において電流源Ia10、Ib11をそれぞれノード1とノード2とに接続することによって入力がLであっても常にトランジスタ4、およびトランジスタ6に微小電流が流され、これらのトランジスタがカットオフされないようになっている。しかしながらこの微小な電流がトランジスタ4、またはトランジスタ6に流れていることによって、カレントミラー回路のコピーされる電流が流れるトランジスタ、すなわちトランジスタ5とトランジスタ7にも電流が流れるために出力電圧が発生してしまうという問題点がある。そこで図4の基本構成図のように、ノード3とノード4とにそれぞれ電流源Ie30、Id31を接続することによって、トランジスタ5とトランジスタ7に流れる電流を終端抵抗8、または9に流さずに電流源側に流すことにする。またこのように電流源側に流すとしても、ノード3、ノード4の電圧は完全には0とならず、出力電圧が発生するために、トランジスタ32と33を挿入し、そのゲート電圧bisapを入力がLの状態でこれらのトランジスタがオフとなっているように、すなわちノード3、またはノード4の電位から閾値電圧分程度下がった電位に調節することによって出力電圧を0とすることができる。そして入力電圧がHとなり、トランジスタ5、または6に比較的大きな電流が流れる状態では、ノード3、ノード4の電位が上がり、トランジスタ32、またはトランジスタ33におけるVgsが大きくなり、電流が終端抵抗8、または9に流れることになる。図5は、例えば図4の基本構成図における電流変化の説明図である。入力電圧VINがオンとなる前は、電流源Ia10、またはIb11に流れる電流が微小であっても、トランジスタ4、またはトランジスタ6はカットオフされていない状態となっており、VINがオンとなるとノード1、またはノード2の電圧が低下し、トランジスタ4、またはトランジスタ6に流れる電流は増加する。なおノード1、またはノード2の電圧は、常に電源電圧から閾値電圧分以上下がった状態となっている。図6は、図4の基本回路に対応する入力信号と出力信号のタイムチャートである。同図において一番上の入力信号に比較して、図19で説明したような従来回路では、入力信号の立ち上がり開始の時点から出力信号立ち上がり開始の時点まで100ps程度の遅延があるのに対して、本発明の回路ではその遅延は数ps程度となり、従来例の回路のようにクロスポイントのずれやデューティ比の相違などの問題点が解決される。図7は、本発明の差動増幅器の第1の実施例の構成図である。この第1の実施例では、バイアス回路としてMOSFETの基本的な物理パラメータとしての相互コンダクタンスや出力抵抗が電流Iを用いて簡単に表現可能である電流バイアス回路が用いられ、またカレントミラーにおいて電流を正確にコピーするためにバイアス回路がカスケード型とされ、さらに電流源回路の出力電圧の下限値を低くできる低電圧用カレントミラー回路が用いられている。この低電圧用カレントミラー回路は、バイアス電圧biasn1、およびbiasn2を決めるための2つの参照電流源37、38、3つのトランジスタ39、40、41とを備え、これらのバイアス電圧が2つのトランジスタ35、36のゲートに与えられて全体として図4の電流源Ic12が構成されている。また図4における他の4つの電流源が、それぞれこの2つのバイアス電圧がゲートに与えられる2つのトランジスタによって構成されている。電流源Ia10はトランジスタ51と52、電流源Ib11はトランジスタ53と54、電流源Ie30はトランジスタ46と47、電流源Id31はトランジスタ48と49によって構成されている。またトランジスタ32、トランジスタ33のゲートに与えられるバイアス電圧biaspは、図7の右下に示すように2つのバイアス電圧biasn2とbiasn1とがそれぞれゲートに与えられるトランジスタ42とトランジスタ43を接続し、さらにVDDとの間に2つのトランジスタ44とトランジスタ45を使用することによって、前述のように入力電圧がLの時にトランジスタ32、またはトランジスタ33がオフの状態になるように決定される。この決定についてはさらに後述する。図8は、差動増幅器の第2の実施例の構成図である。同図を図7の第1の実施例と比較すると、図7の2つの電流源Ia10、Ib11をそれぞれ構成するそれぞれ2つのトランジスタ51と52、および53と54の代わりに、差動増幅器の2つの出力点を結ぶトランジスタ56が設けられている点が異なっている。同図においては、例えばトランジスタ1のゲートへの入力電圧VINがHの時には、トランジスタ6にはトランジスタ56を通して微小な電流が流れる。従って従来例の回路においてはカットオフしていたトランジスタ6はカットオフされず、図7の第1の実施例と同様に高速な応答が可能となる。なお、このトランジスタ56は微小な電流を流せる素子であればよく、例えば抵抗で代用してもよい。次にこれらの2つの実施例におけるバイアス電圧の決定について図9から図11を用いてさらに説明する。図9は図7の第1の実施例におけるバイアス電圧biasp決定時の回路内の具体的な電流値の説明図である。すなわち例えば図7の第1の実施例において、バイアス電圧biaspの値は2段接続されたpチャネルトランジスタ44、45のトランジスタサイズと、そこに流れる電流を調節して決定されるが、図9はその調整、およびこのバイアス電圧がゲートに与えられるトランジスタ32、33のトランジスタサイズの決定時における電流、電圧値の説明図である。図9においてトランジスタ2のゲートへの入力電圧VIN-がLのときにトランジスタ6に流れる電流を300μAとすると、カレントミラーにおけるトランジスタのサイズ比に応じてトランジスタ7には6倍の1.8mAの電流が流れる。この電流は基本的には電流源Id側、すなわちトランジスタ48、49に流れる。この時トランジスタ7と33との接続点、すなわちノード4の電位を2.2Vとすると、biaspの電位をこれより閾値電圧分約0.6V低くするとトランジスタ33に電流が流れ始める。図10はこの電流とbiaspの値との関係の説明図である。実際にTr33の電流が流れはじめるときのbiaspの値を正確に決定することは困難であるため、本実施形態では電流が100μAとなるときのbiaspの値を図10から見積もりによって求めた。一方トランジスタ5と32との接続点、すなわちノード3の電位は高く、biaspがVDDに近い値でもトランジスタ32には電流が流れる。そこで図11に示すように、biaspがこの見積もり値のときに所望の電流ここでは18mAが流れるようにトランジスタ32のサイズを決定した。次に例えば図7における各電流源を構成する2つのトランジスタ、例えば35と36のゲートに与えられるバイアス電圧biasn1とbiasn2との決定について説明する。例えばトランジスタ36のゲートに与えられるbiasn1は、トランジスタ41のサイズと、そこに流れる電流Iref2の値と、閾値電圧Vr、およびトランジスタ41のチャネル幅とチャネル長に比例したパラメータβ1を用いて次式によって決定される。次にトランジスタ35のゲート電圧biasn2は、同様にトランジスタ39のサイズ、およびパラメータβ2と、電流Iref1とから次式によって決定される。低電圧用カレントミラー回路においては、2つの参照電流の値を同一Iref1=Iref2、トランジスタ41とトランジスタ39のサイズ比を4対1にすることによって、バイアス電圧biasn2の値は次式によって決定される。図7、および図8の第1の実施例と第2の実施例では、低電圧用カレントミラー回路を用いることによって、カレントミラーの精度を上げることができ、また出力電圧を低下させてCMOSアナログ回路が利用できる電圧値範囲を広げることができる実施例について説明したが、本発明の差動増幅器ではこのような低電圧用カレントミラー回路に限定することなく、各種のカレントミラー回路を使用することが可能である。低電圧用カレントミラー回路を含む各種の低電圧用カレントミラー回路の詳細については先行技術文献に記載の非特許文献3に述べられている。図12は、最も基本的なカレントミラー回路を使用した差動増幅器の第3の実施例の構成図である。同図は、参照電流60と2つのトランジスタ61,62によって構成される基本的カレントミラー回路を用いた差動増幅器の構成例である。第3の実施例では、図4の4つの電流源Ia10、Ib11、Ie30、およびId31もそれぞれ1つのトランジスタ68、69、66、および67によって構成されている。これらのトランジスタのゲートには、それぞれバイアス電圧biasn1がトランジスタ61のゲートから与えられる。さらにこの電圧がトランジスタ63のゲートにも与えられ、例えば図7におけると同様にpチャネルトランジスタ64、65の2段接続によって2つのトランジスタ32、33のゲートに与えられるバイアス電圧biaspが決定されている。この第3の実施例に用いられている基本カレントミラー回路では、カレントミラーの精度がやや低くなる。特に微細化プロセスが進むと、飽和領域におけるゲート電流Id対ドレインソース間電圧Vds特性の傾斜が大きくなり、例えばトランジスタ61と62のトランジスタサイズの比を1対1としても、トランジスタ61と62とでVdsの値が異なる場合には、トランジスタ61とトランジスタ62とに流れる電流を等しくすることができない。このような電流源回路の性能は、電流源回路の出力抵抗を大きくすることによって改善される。この出力抵抗を大きくするための代表的な方法は、カスケード回路である。すなわち参照電流をモニタする回路と、コピー電流を作り出す回路をともにカスケード構造、すなわち素子を複数段積み上げた構造にすることによって、出力抵抗の大きい電流源回路を作ることができる。図13はそのようなカスケードカレントミラー回路を使用した差動増幅器の第4の実施例の構成図である。この第4の実施例においては、カスケードカレントミラーが参照電流70、参照電流をモニタする二段のトランジスタ71、72、コピー電流を作り出す二段のトランジスタ35、36によって構成されている。4つの電流源Ia10、Ib11、Ie30、Id31、およびバイアスbiaspを作り出す回路は図7における第1の実施例と同様の回路となっており、同一の符号をつけて示してある。図13の第4の実施例で使用されたカスケードカレントミラー回路では、電流源回路の出力電圧の下限値が大きくなるという問題がある。すなわちこのカレントミラー回路は、飽和領域で動作する4つのMOSFETによって構成されており、このような飽和特性領域で動作するMOSFETのゲートソース間には、閾値電圧Vrに加えて、電流を流すためにゲート電極にさらに余分に印加すべき電圧としてのオーバードライブ電圧を加える必要がある。カスケードカレントミラー回路では、出力電圧の下限値は閾値電圧とオーバードライブ電圧の2倍との値の加算値となり、出力電圧の下限値は約0.9Vとなる。図14は、出力電圧の下限値をオーバードライブ電圧の2倍程度にすることができる変形カスケードカレントミラーを使用した差動増幅器の第5の実施例の構成図である。同図において変形カスケードカレントミラー回路は、2つの参照電流75、76、これらの参照電流をモニタする2つのトランジスタ77、78、コピー電流を作り出す2つのトランジスタ35、36によって構成されている。その他の4つの電流源とバイアス電圧biaspを作り出す回路は、図13の第4の実施例におけると同様に図7の第1の実施例と同じ形式であり、同一の符号をつけてある。この第5の実施例において用いられている変形カスケードカレントミラー回路においても、電流をモニタする回路の内部で参照電流Iref2が流れる回路がカスケード接続となっていないために誤差が生じる。この誤差を防ぐためにこの部分をカスケード接続としたものが、図7の第1の実施例において用いられている低電圧用カレントミラー回路である。すなわちこの第1の実施例、および図8の第2の実施例においては、カレントミラーとしての性能が高く、また出力電圧の下限も低くすることができる低電圧用カレントミラー回路を用いて差動増幅器が構成されている。なお、これら第3~第5の実施例では、第1の実施例、すなわち図4のように2つの電流源Ia10、Ib11を用いる場合に対して各種のカレントミラー回路を用いる実施例を説明したが、図8で説明した第2の実施例に対応して各種のカレントミラー回路を使用することも当然可能である。続いて本発明の他の実施例について説明する。第3の実施例から第5の実施例においては、図7で説明した第1の実施例、または図8で説明した第2の実施例を基本とする実施例について説明したが、この第1の実施例、および第2の実施例においては半導体の製造プロセスの変動の影響が残る可能性があるという問題点がある。図9で説明したように、例えば第1の実施例においてVINがLであり、トランジスタ1がオフとなっている期間において、カレントミラー回路を構成するトランジスタ4に流れる300μAに対応する電流1.8mAを電流源Ie30に相当するトランジスタ46と47に流す必要があるが、半導体の製造プロセスによってはカレントミラー回路を構成するトランジスタ5に流れる電流が1.8mAΔIdsとなってしまい、この電流をトランジスタ46、47によっては引ききれなくなり、ΔIdsの電流が漏れ電流として出力端子から流れ出る可能性がある。図15は、半導体の製造プロセス条件のドレインソース電流Ids対ドレインソース電圧Vds特性への影響の説明図である。同図においてプロセス製造のティピカルTYP条件では電流Idsの飽和は顕著に表れるが、トランジスタの動作が速くなるパワーPOW条件では電流Idsはあまり飽和せず、Idsを例えば1.8mAに固定しようとしても、Vdsの値によっては電流が1.8mAΔIdsとなり、この電流ΔIdsが出力端子から漏れ電流として流れ出る可能性を生ずることになる。次に例えば図7の第1の実施例においては、VINがHとなり、抵抗8の両端の電圧がVoutとして出力される時に、まずトランジスタ46と47に電流が流れて、トランジスタ5とトランジスタ32との接続点であるノード3の電位が上がり、それに応じてトランジスタ32のドレインソース間電圧Vdsが決定され、最終的に出力Voutの電位が決まることになる。ここでトランジスタ46と47によって構成される定電流源Ie30のインピーダンスは高く、ノード3の電位が決まるまでには時間がかかり、出力電圧Voutのジッターの原因となるという問題点があった。さらにトランジスタ46、47の電流がプロセス変動によってばらつくために、プロセス変動によるジッターのばらつきも大きくなっていた。図16は、本発明の第6の実施例の差動増幅回路の構成図である。同図を第1の実施例を示す図7と比較すると、ノード3、ノード4に接続されている電流源が、ノード3側では2つのトランジスタ75、76と、電流源に相当する2つのトランジスタ81、82によって、またノード4側では2つのトランジスタ77、78と、電流源に相当するトランジスタ83、84によって構成されている点が異なっている。なお第1のトランジスタはトランジスタ5または7、第2のトランジスタはトランジスタ32または33、第3のトランジスタはトランジスタ75、または77、第4のトランジスタはトランジスタ76または78に相当する。例えばノード3側では入力信号VINがL、VIN-がHの時、トランジスタ75はオン、76はオフとなる。したがって差動対を構成するトランジスタ1がオフの時、トランジスタ4に流れる電流、例えば300μAに対応してトランジスタ5に流れる電流1.8mAは、トランジスタ75を介して電流源を構成するトランジスタ81、82に流れることになる。この2つのトランジスタ81、82の電流源の電流を1.8mAより大きな値、例えば2mAに設定することによって、トランジスタ5に流れる電流がプロセス変動によって1.8mAより大きくなっても、漏れ電流ΔIdsをトランジスタ32側に流すことなく、トランジスタ81と82によって構成される電流源の電流によって吸収することが可能となる。なおトランジスタ81、82には、図7におけるトランジスタ46、47におけると同様に、それぞれバイアス電圧としてbiasn2、biasn1が与えられるものとしているが、これは電流源の電流を、例えばトランジスタのサイズによって1.8mAと異なる値、例えば2mAに設定することを前提としているが、例えばトランジスタ82に対してトランジスタ47に対するバイアス電圧と異なる電圧biasn3を与えて、電流源電流を2mAに設定することも当然可能である。図17は、差動増幅器の第7の実施例の構成図である。同図は、図8の第2の実施例に対応して、図16におけると同様にノード3に接続される電流源とノード4に接続される電流源を変更したものであり、その動作は基本的に図16の第6の実施例におけると同様であるのでその詳細な説明を省略する。図18は、本発明の差動増幅器の第8の実施例の構成図である。この第8の実施例では、第6、第7の実施例と同様に、プロセス変動に起因する出力端子からの漏れ電流とジッターのばらつきとを防止すると共に、例えば図4の基本構成図において2つの電流源Ia10、Ib11にそれぞれ常に例えば300μAの電流が流れていることによる消費電力増大を防止することができる実施例である。図18においてノード3に接続されたトランジスタ86、ノード4に接続されたトランジスタ87、およびこれらの2つのトランジスタが接続された電流源としてのトランジスタ88によって、図4の2つの電流源Ie30、Id31が構成される。ノード3側ではVIN-がH、VINがLの時にトランジスタ86がオンとなり、トランジスタ5を流れる電流がプロセス変動によって1.8mAより大きくなっても、その増加分がトランジスタ88に流れる2mAによって吸収され、漏れ電流が出力端子から流れ出ることが防止される。なおこの時にはノード4側では、抵抗9の両端の電圧がVout-として出力されるが、トランジスタ87はオフとなっており、トランジスタ88によって構成される電流源に流れる電流は出力電圧Vout-による出力電流に影響を及ぼすことはない。なお特許請求の範囲の請求項2における第1のトランジスタはトランジスタ5または7、第2のトランジスタはトランジスタ32または33、第3、第4のトランジスタはトランジスタ86,87に相当する。図18のトランジスタ90、91、および300μAの電流源を構成するトランジスタ92が、図4の2つの電流源Ia10、Ib11に相当する。ただし実際の電流源はトランジスタ92の1つだけである。図18において入力信号VINがH、VIN-がLの時には、トランジスタ90がオフ、91がオンとなり、トランジスタ6に流れるべき300μAの電流は、トランジスタ91を介して流れることになる。これに対して逆にVINがL、VIN-がHの時には、トランジスタ90がオン、91はオフとなり、トランジスタ4に流れるべき300μAの電流はトランジスタ90を介して流れることになる。その結果、電流源はトランジスタ92のみで済むことになり、消費電力を少なくすることができる。電源側で見て消費電流を2.1mA程度少なくできることが判明した。このように第6から第8の実施例では、プロセス変動による出力の漏れ電流をなくし、またジッターばらつきを小さくできると共に、第8の実施例ではさらに低消費電力化を図ることが可能となる。なお図18において3mAの電流源を構成するトランジスタ93などに対しては、第1から第5の実施例におけると同様の各種のカレントミラー回路を使用することも当然可能である。また例えば図16の第6の実施例において、2つの電流源に相当するトランジスタ51から54の代わりに、1つの電流源に相当するトランジスタ90から92を用いることも、さらにトランジスタ75から78、81から84の構成をトランジスタ86から88を用いる構成に変更することなど、各種の組合せを用いた実施例も当然可能である。付記1差動増幅器を構成し、該差動増幅器に対する2つの入力の内のそれぞれ1つが与えられる各トランジスタの端子の内で、該差動増幅器の出力点となりうる端子とアースとの間に接続される電流源をそれぞれ備えることを特徴とする差動増幅器。付記2前記差動増幅器において、該差動増幅器の出力を負荷側に電流で受け渡すためのカレントミラー回路を備え、前記入力の1つが与えられる各トランジスタが該カレントミラー回路においてモニタ電流が流れるトランジスタに接続されるとともに、該カレントミラー回路においてコピー電流が流れる第1のトランジスタと、前記出力が受け渡される負荷としての抵抗との間に接続されるトランジスタであって、前記2つの入力のうちいずれか1つが与えられるトランジスタへの入力がLの時にオフとなる第2のトランジスタと、該第1のトランジスタと第2のトランジスタとの接続点とアースとの間に接続される電流源とをさらに備えることを特徴とする付記1記載の差動増幅器。付記3前記差動増幅器の出力点となりうる端子とアースとの間に接続される電流源、および前記第1のトランジスタと第2のトランジスタとの接続点とアースとの間に接続される電流源がそれぞれトランジスタによって構成され、該トランジスタと、該トランジスタにバイアス電圧を与えるバイアス回路部とがさらにそれぞれカレントミラー回路を構成することを特徴とする付記2記載の差動増幅器。付記4前記第2のトランジスタにバイアス電圧を与える回路として、前記バイアス回路部によって与えられるバイアス電圧が供給される1段以上のトランジスタと、該1段以上のトランジスタと電源電圧との間に接続され、前記第2のトランジスタを前記入力がLの時にオフとさせるバイアス電圧を供給する2段のトランジスタとを備えることを特徴とする付記3記載の差動増幅器。付記5前記2段のトランジスタのゲートが、それぞれ前記1段以上のトランジスタと該2段のトランジスタとの接続点に接続され、該2段のトランジスタのサイズと該2段のトランジスタに流れる電流の調整によって、前記第2のトランジスタに供給するバイアス電圧を決定することを特徴とする付記4記載の差動増幅器。付記6前記カレントミラー回路が、電流源の出力抵抗が大きいカスケードカレントミラー回路であることを特徴とする付記3記載の差動増幅器。付記7前記カレントミラー回路が、電流源の出力電圧の下限が低い変形カスケードカレントミラー回路であることを特徴とする付記3記載の差動増幅器。付記8前記カレントミラー回路が、2つの参照電流を用い、コピー電流が流れるトランジスタと1つの参照電流が流れるトランジスタとをそれぞれカスケード接続とした低電圧用ミラー回路であることを特徴とする付記3記載の差動増幅器。付記9前記差動増幅器において、該差動増幅器の出力を負荷側に電流で受け渡すためのカレントミラー回路を備え、前記入力の1つが与えられる各トランジスタが該カレントミラー回路においてモニタ電流が流れるトランジスタに接続されるとともに、該カレントミラー回路においてコピー電流が流れる第1のトランジスタと、前記出力が受け渡される負荷としての抵抗との間に接続されるトランジスタであって、前記2つの入力のうちいずれか1つが与えられるトランジスタへの入力がLの時にオフとなる第2のトランジスタと、該第1のトランジスタと第2のトランジスタとの接続点に接続され、前記2つの入力のうちいずれか1つが与えられるトランジスタへの入力がLの時にオンとなる第3のトランジスタと、該第3のトランジスタとアースとの間に接続される電流源とをさらに備えることを特徴とする付記1記載の差動増幅器。付記10前記第3のトランジスタとアースとの間に接続される電流源と電源電圧との間に接続され、前記2つの入力のうちいずれか1つが与えられるトランジスタへの入力がHの時にオンとなる第4のトランジスタをさらに備えることを特徴とする付記9記載の差動増幅器。付記11差動増幅器を構成し、該差動増幅器に対する2つの入力の内のそれぞれ1つが与えられる各トランジスタの端子の内で、該差動増幅器の出力点となりうるそれぞれの端子の間に接続される回路素子を備えることを特徴とする差動増幅器。2付記12前記回路素子が、微小電流を流せるトランジスタ、または抵抗であることを特徴とする付記11記載の差動増幅器。付記13前記差動増幅器において、該差動増幅器の出力を負荷側に電流で受け渡すためのカレントミラー回路を備え、前記入力の1つが与えられる各トランジスタが該カレントミラー回路においてモニタ電流が流れるトランジスタに接続されるとともに、該カレントミラー回路においてコピー電流が流れる第1のトランジスタと、前記出力が受け渡される負荷としての抵抗との間に接続されるトランジスタであって、前記2つの入力のうちいずれか1つが与えられるトランジスタへの入力がLの時にオフとなる第2のトランジスタと、該第1のトランジスタと第2のトランジスタとの接続点とアースとの間に接続される電流源とをさらに備えることを特徴とする付記11記載の差動増幅器。付記14前記差動増幅器の出力点となりうる端子とアースとの間に接続される電流源、および前記第1のトランジスタと第2のトランジスタとの接続点とアースとの間に接続される電流源がそれぞれトランジスタによって構成され、該トランジスタと、該トランジスタにバイアス電圧を与えるバイアス回路部とがさらにそれぞれカレントミラー回路を構成することを特徴とする付記13記載の差動増幅器。付記15前記第2のトランジスタにバイアス電圧を与える回路として、前記バイアス回路部によって与えられるバイアス電圧が供給される1段以上のトランジスタと、該1段以上のトランジスタと電源電圧との間に接続され、前記第2のトランジスタを前記入力がLの時にオフとさせるバイアス電圧を供給する2段のトランジスタとを備えることを特徴とする付記14記載の差動増幅器。付記16前記2段のトランジスタのゲートが、それぞれ前記1段以上のトランジスタと該2段のトランジスタとの接続点に接続され、該2段のトランジスタのサイズと該2段のトランジスタに流れる電流の調整によって、前記第2のトランジスタに供給するバイアス電圧を決定することを特徴とする付記15記載の差動増幅器。付記17前記カレントミラー回路が、電流源の出力抵抗が大きいカスケードカレントミラー回路であることを特徴とする付記14記載の差動増幅器。付記18前記カレントミラー回路が、電流源の出力電圧の下限が低い変形カスケードカレントミラー回路であることを特徴とする付記14記載の差動増幅器。付記19前記カレントミラー回路が、2つの参照電流を用い、コピー電流が流れるトランジスタと1つの参照電流が流れるトランジスタとをそれぞれカスケード接続とした低電圧用ミラー回路であることを特徴とする付記14記載の差動増幅器。付記20前記差動増幅器において、該差動増幅器の出力を負荷側に電流で受け渡すためのカレントミラー回路を備え、前記入力の1つが与えられる各トランジスタが該カレントミラー回路においてモニタ電流が流れるトランジスタに接続されるとともに、該カレントミラー回路においてコピー電流が流れる第1のトランジスタと、前記出力が受け渡される負荷としての抵抗との間に接続されるトランジスタであって、前記2つの入力のうちいずれか1つが与えられるトランジスタへの入力がLの時にオフとなる第2のトランジスタと、該第1のトランジスタと第2のトランジスタとの接続点に接続され、前記2つの入力のうちいずれか1つが与えられるトランジスタへの入力がLの時にオンとなる第3のトランジスタと、該第3のトランジスタとアースとの間に接続される電流源とをさらに備えることを特徴とする付記11記載の差動増幅器。付記21前記第3のトランジスタとアースとの間に接続される電流源と電源電圧との間に接続され、前記2つの入力のうちいずれか1つが与えられるトランジスタへの入力がHの時にオンとなる第4のトランジスタをさらに備えることを特徴とする付記20記載の差動増幅器。付記22差動増幅器を構成し、該差動増幅器に対する2つの入力のうちのそれぞれ1つが与えられる各トランジスタの端子のうちで、該差動増幅器の出力点となりうる端子のそれぞれに接続され、差動増幅器への入力の値に対応して一方がオンの時他方がオフ、一方がオフの時他方がオンとなる2つのトランジスタと、該2つのトランジスタとアースとの間に接続される電流源とを備えることを特徴とする差動増幅器。付記23前記差動増幅器において、該差動増幅器の2つの出力をそれぞれ負荷側に電流で受け渡すための2つのカレントミラー回路を備え、前記入力の1つが与えられる各トランジスタが、該各カレントミラー回路においてモニタ電流が流れるトランジスタに接続されると共に、該カレントミラー回路においてコピー電流が流れる第1のトランジスタと、前記出力が受け渡される負荷としての抵抗との間に接続されるトランジスタであって、前記2つの入力のうちいずれか1つが与えられるトランジスタへの入力がLの時にオフとなる第2のトランジスタと、該各カレントミラー回路における該第1のトランジスタと該第2のトランジスタとの接続点に接続され、差動増幅器への入力の値に対応して一方がオンの時他方がオフ、一方がオフの時他方がオンとなる第3、第4のトランジスタと、該第3、第4のトランジスタとアースとの間に接続される電流源とをさらに備えることを特徴とする付記22記載の差動増幅器。付記24差動増幅器を構成し、該差動増幅器に対する2つの入力の内のそれぞれ1つが与えられるトランジスタと、該差動増幅器の出力を負荷側に電流で受け渡すためのカレントミラー回路のモニタ電流が流れるトランジスタとの接続点に接続され、該入力が与えられるトランジスタへの入力がLである時にも該モニタ電流が流れるトランジスタをカットオフさせない電流を流すカットオフ防止手段を備えることを特徴とする差動増幅器。"