半導体からなる第1基材は犠牲層と前記犠牲層と重ねて設置された素子とを備え、前記第1基材に形成された貫通電極と第2基材に設置されたバンプとを接合する実装工程と、前記実装工程の後に前記犠牲層をエッチングして空洞部を形成し、前記素子を前記空洞部に突出させるエッチング工程と、を有し、前記貫通電極と前記第1基材との間には絶縁膜と前記絶縁膜を覆う保護膜とが形成され、前記保護膜は前記犠牲層をエッチングするエッチング媒体に対する耐食性を有することを特徴とする半導体装置の製造方法。第1基材に形成された空洞部に突出する素子を有し、前記素子と接続する貫通電極を有する半導体基板と、前記貫通電極と接続するバンプを有する配線基板と、を備え、前記貫通電極と前記第1基材との間には絶縁膜と前記絶縁膜を覆う保護膜とが設置され、前記保護膜は酸化シリコンをエッチングするエッチング媒体に対する耐食性を有することを特徴とする半導体装置。請求項2に記載の半導体装置であって、前記貫通電極は前記半導体基板から前記配線基板側に突出し、突出した場所の前記貫通電極の貫通方向と垂直な方向の長さが、前記第1基材中の前記貫通電極の貫通方向と垂直な方向の長さと同じ長さであることを特徴とする半導体装置。赤外線を検出する半導体装置を備えるセンサーであって、前記半導体装置が請求項2または3に記載の半導体装置であることを特徴とするセンサー。赤外線を検出する半導体装置を備える電子デバイスであって、前記半導体装置が請求項2または3に記載の半導体装置であることを特徴とする電子デバイス。ところで、特許文献1に開示されたような、空洞部の上方で支えられた構造の焦電型検出素子を他の基板に実装する場合、この焦電型検出素子に実装時の荷重が加えられると、その荷重によって空洞部が破壊されてしまう可能性がある。このような空洞部の破壊を防ぐ方法として、空洞部が形成される前に焦電型検出素子を基板に実装しておき、実装後に空洞部を形成する方法が考えられる。また、上記の実装に際しては、特許文献3に開示されているように、外周封止用電極と封止用電極とを接続することにより、それらの内側に位置するチップ電極を気密封止する方法が考えられる。ここで、上記の焦電型検出素子が、特許文献2に開示されたような貫通電極を有する場合は、特許文献2の図3に記載されている下地層141例えばシリコン酸化物SiO2等の絶縁性材料からなるは外周封止用電極の外側に露出した構造となる。このため、犠牲層をエッチングして空洞部を形成する際に、この下地層もエッチングされてしまう可能性があった。下地層がエッチングされると、外周封止用電極と半導体基板との間に隙間が生じてエッチャント等が侵入する。その結果、上記の気密封止が破られて、半導体基板に水分等が侵入し、外周封止用電極が腐食する可能性があった。そこで、この発明はこのような事情に鑑みてなされたものであって、空洞部の破壊を防ぐと共に、半導体基板に水分等が侵入することを防ぐことができ、電極の腐食を防ぐことのできる半導体装置の製造方法及び半導体装置、電子機器を提供することを目的とする。本発明は、上記課題の少なくとも1つを解決するように、以下の適用例または形態として実現され得る。[適用例1]本適用例にかかる半導体装置の製造方法は、半導体からなる第1基材は犠牲層と前記犠牲層と重ねて設置された素子とを備え、前記第1基材に形成された貫通電極と第2基材に設置されたバンプとを接合する実装工程と、前記実装工程の後に前記犠牲層をエッチングして空洞部を形成し、前記素子を前記空洞部に突出させるエッチング工程と、を有し、前記貫通電極と前記第1基材との間には絶縁膜と前記絶縁膜を覆う保護膜とが形成され、前記保護膜は前記犠牲層をエッチングするエッチング媒体に対する耐食性を有することを特徴とする。本適用例によれば、実装工程において第1基材に設置された貫通電極と第2基材に設置されたバンプとが接合される。エッチング工程において犠牲層をエッチングして空洞部を形成し、素子を空洞部に突出させている。そして、エッチング工程の前に実装工程が行われている。実装工程では空洞部は未形成であり、半導体基板に外力が付加されるときにも空洞部が壊れることはない。このため、上記の空洞部を壊すことなく、半導体基板を配線基板に実装することができる。貫通電極と第1基材との間には絶縁膜と絶縁膜を覆う保護膜とが形成されている。そして、保護膜は犠牲層をエッチングするエッチング媒体に対する耐食性を有している。従って、エッチング工程で絶縁膜がエッチングされることを防止することができる。その結果、この隙間を通って半導体基板内に水分等が侵入することを防止することができ、貫通電極等が腐食されるのを防止することができる。[適用例2]本適用例にかかる半導体装置は、第1基材に形成された空洞部に突出する素子を有し、前記素子と接続する貫通電極を有する半導体基板と、前記貫通電極と接続するバンプを有する配線基板と、を備え、前記貫通電極と前記第1基材との間には絶縁膜と前記絶縁膜を覆う保護膜とが設置され、前記保護膜は酸化シリコンをエッチングするエッチング媒体に対する耐食性を有することを特徴とする。本適用例によれば、貫通電極と第1基材との間には絶縁膜と絶縁膜を覆う保護膜とが設置されている。そして、保護膜は酸化シリコンをエッチングするエッチング媒体に対する耐食性を有している。これにより、半導体基板の貫通電極と配線基板のバンプを接続した後に、第1基材に空洞部を形成することができる。半導体基板と配線基板とを接続する工程では空洞部は未形成であり、半導体基板に外力が付加されるときにも空洞部が壊れることはない。このため、空洞部を壊すことなく、半導体基板と配線基板とを接続することができる。[適用例3]上記適用例に記載の半導体装置では、前記貫通電極は前記半導体基板から前記配線基板側に突出し、突出した場所の前記貫通電極の貫通方向と垂直な方向の長さが、前記第1基材中の前記貫通電極の貫通方向と垂直な方向の長さと同じ長さであることが好ましい。本適用例によれば、絶縁膜が露出しないように保護膜により覆われているので、半導体基板から配線基板側に突出する貫通電極の貫通方向と垂直な方向の長さと、第1基材中の貫通電極の貫通方向と垂直な方向の長さを同じ長さにしても、絶縁膜がエッチングされることを防ぐことができる。また、貫通電極の貫通方向と垂直な方向の長さは第1基材中と第1基材から突出した部分とで同じ長さとなっている。これにより、複数の貫通電極がバンプと接続するときにも半導体基板と配線基板との接続をより狭ピッチの貫通電極にて行うことができる。[適用例4]本適用例に係わるセンサーは、赤外線を検出する半導体装置を備えるセンサーであって、前記半導体装置が上記に記載の半導体装置であることを特徴とする。本適用例によれば、センサーは内部に赤外線を検出する半導体装置を備えている。そして、その半導体装置に上記の半導体装置が用いられている。上記の半導体装置は品質良く製造された装置であることから、センサーは品質の良い半導体装置を備えたセンサーとすることができる。[適用例5]本適用例に係わる電子デバイスは、赤外線を検出する半導体装置を備える電子デバイスであって、前記半導体装置が上記に記載の半導体装置であることを特徴とする。本適用例によれば、電子デバイスは内部に赤外線を検出する半導体装置を備えている。そして、その半導体装置に上記の半導体装置が用いられている。上記の半導体装置は品質良く製造された装置であることから、電子デバイスは品質の良い半導体装置を備えた電子デバイスとすることができる。以下、本発明の実施形態について、図面を参照して説明する。尚、以下の各図においては、各層や各部材を認識可能な程度の大きさにするため、各層や各部材の尺度を実際とは異ならせしめている。第1実施形態半導体装置の製造方法は準備工程と実装工程とエッチング工程とが行われる。以下、図に従って詳細に説明する。図1~3は、半導体装置の製造方法を説明するための模式断面図である。図1に示すように、まず始めに、準備工程において半導体基板としての半導体チップ10と、配線基板としてのベース基板50とを用意する。半導体チップ10はシリコン等からなる第1基材1を備えている。この第1基材1の表面1aの側には絶縁層3が形成されている。絶縁層3上には電極5が形成され、電極5を覆うように絶縁層7が形成されている。絶縁層7上には絶縁層9が形成され、絶縁層9には犠牲層11が埋め込まれている。この犠牲層11の一部を覆うように絶縁層9上には素子13が設けられ、素子13と電極5とがプラグ電極15によって接続されている。絶縁層3、絶縁層7、絶縁層9は、例えば、シリコン酸化膜SiO2またはシリコン窒化膜Si3N4を用いることができる。電極5は、例えば、窒化チタンTiNからなる。犠牲層11は、例えばシリコン酸化膜からなる。素子13は、例えば、赤外線を検出可能な焦電センサーである。プラグ電極15は、例えば、タングステンWからなる。尚、図示しないが、絶縁層9の表面と、絶縁層7と犠牲層11との間、及び、絶縁層9と犠牲層11との間には、エッチング防止膜が設けられていてもよい。また、絶縁層3と、絶縁層7及び、絶縁層9の側面にもエッチング防止膜が設けられていてもよい。このエッチング防止膜は、犠牲層11をエッチングして空洞部を形成するエッチング工程において、絶縁層3と、絶縁層7及び、絶縁層9がエッチングされることを防止するための膜である。エッチング防止膜は、例えば、シリコン酸化膜からなる犠牲層11をエッチングするときに用いられるフッ化水素HFに対して、耐食性のある材質の膜である。エッチング防止膜の材質には、例えば、シリコン窒化膜、アルミ酸化膜Al2O3、アルミニウム、タングステン等を用いることができる。また、この半導体チップ10には、貫通電極20が形成されている。この貫通電極20と第1基材1との間には絶縁膜としての第1のTSV絶縁膜27TSV:ThroughSiViaと、保護膜としての第2のTSV絶縁膜28とが設置されている。そして、第1基材1、第1のTSV絶縁膜27、第2のTSV絶縁膜28、貫通電極20がこの順に配置されている。尚、貫通電極をTSVとも称す。第1基材1には、その表面1aと裏面1bとの間を貫通する貫通孔21が設けられている。貫通電極20は、この貫通孔21内に第1のTSV絶縁膜27と第2のTSV絶縁膜28を介して設けられている。第1のTSV絶縁膜27は、貫通孔21の内側面から第1基材1の裏面1bにかけて設けられている。第1のTSV絶縁膜27は、例えば、シリコン酸化膜である。また第2のTSV絶縁膜28は、第1のTSV絶縁膜27の内側面から第1基材1の裏面1bにかけて、第1のTSV絶縁膜27を覆うように設けられている。第2のTSV絶縁膜28は、例えば、シリコン酸化膜からなる犠牲層11をエッチングするときに用いられるフッ化水素HFに対して、耐食性のある材質の膜である。第2のTSV絶縁膜28の材質には、例えば、シリコン窒化膜、アルミ酸化膜等を用いることができる。貫通電極20は、例えば、第2のTSV絶縁膜28に接するようにスパッタリングで形成されたシード層23を備えている。そして、シード層23と接するように電解めっき法で形成された電極本体24を備えている。さらに、電極本体24のベース基板50と接続される側の面例えば、図中下側の面にはろう材25が設けられている。シード層23及び電極本体24は、例えば、銅Cuである。ろう材25は、例えば、スズと銀との合金Sn-Agである。このような構成の貫通電極20は、絶縁層3を貫いて電極5に接続されている。一方、ベース基板50は、シリコン等からなる第2基材51を備えている。この第2基材51の表面51aの側には絶縁層53が形成されている。さらに、この絶縁層53上には電極55が形成され、電極55及び絶縁層53を覆うようにパシベーション膜59が形成されている。パシベーション膜59には電極55の一部を底面とする開口部が設けられ、この開口部を介して、電極55と接続するバンプ60が設置されている。絶縁層53は、例えば、シリコン酸化膜からなる。電極55は、例えば、アルミニウムAlからなる。バンプ60は、例えば、金Auからなる。パシベーション膜59は、例えば、ポリイミドからなる。尚、図示しないが、電極55とバンプ60との間には、それぞれ、チタンTi、タングステンW、プラチナPt、銅CuまたはクロムCr等の中間層が設けられていてもよい。尚、絶縁層53、電極55、バンプ60、パシベーション膜59の材質は上記の材質に限定されない。それぞれの機能を実現する材質を用いても良い。尚、図示しないが、絶縁層53の側面と、パシベーション膜59の表面と側面には、エッチング防止膜が設けられていてもよい。このエッチング防止膜は、後述の空洞部を形成するために犠牲層11をエッチングするエッチング工程において絶縁層53及びパシベーション膜59がエッチングされることを防止するための膜である。エッチング防止膜としては、例えば、シリコン酸化膜からなる犠牲層11をエッチングするときに用いられるフッ化水素HFに対して、耐食性のある材質の膜である。エッチング防止膜の材質には、例えば、シリコン窒化膜、アルミ酸化膜を用いることができる。図2に示すように、次に、実装工程を行う。実装工程では用意した半導体チップ10とベース基板50とを重ね合わせて接合する。即ち、半導体チップ10をベース基板50に実装する。ここでは、図1中の矢印で示すように、半導体チップ10の裏面1bの側とベース基板50の表面51aの側とを対向させる。そして、この状態で半導体チップ10をベース基板50に相対的に押圧して、半導体チップ10をベース基板50に接合する。これにより、図2に示すように、貫通電極20とバンプ60とを接続する。図3に示すように、次に、エッチング工程を行う。エッチング工程では犠牲層11をエッチングして除去する。半導体チップ10をベース基板50と共に、HF溶液に浸漬する。他にも、半導体チップ10をHFベーパー雰囲気に晒しても良い。半導体チップ10では犠牲層11の一部が素子13の下から露出している。従って、シリコン酸化膜からなる犠牲層11をエッチングして除去することができる。これにより、半導体チップ10の犠牲層11が位置した場所には空洞部31が形成される。以上の工程を経て、半導体チップ10とベース基板50とが接続され、空洞部31の上方に素子13を有する構造の半導体装置100が完成する。完成後の半導体装置100は下記の構成を有する。即ち、半導体装置100は、半導体チップ10とベース基板50とを備える。半導体チップ10は第1基材1を備え、第1基材1の表面1a側には空洞部31が設けられている。第1基材1には表面1aと裏面1bとの間を貫通する貫通電極20が形成されている。この貫通電極20と第1基材1との間には第1のTSV絶縁膜27と第2のTSV絶縁膜28とが設置されている。第2のTSV絶縁膜28は、第1のTSV絶縁膜27の内側面から第1基材1の裏面1bにかけて第1のTSV絶縁膜27を覆うように設けられている。ベース基板50は、第2基材51と、第2基材51の表面51a側に設けられたバンプ60と、を有する。そして、半導体チップ10の裏面1bとベース基板50の表面51aとが対向した状態で、貫通電極20とバンプ60とが接続されている。尚、図示しないが、ベース基板50には、電極55の配線の他に、例えば、半導体チップ10を制御する制御回路等が形成されていてもよい。この図示しない制御回路は、実装工程の前に、CMOSComplementaryMetalOxideSemiconductorプロセスでベース基板50に形成することが可能である。このように、制御回路がベース基板50に形成されている場合は、例えば、この制御回路と素子13との間で貫通電極20を経由して、信号の送受が行われる。上述したように、本第1実施形態によれば、以下の効果を有する。1本実施形態によれば、エッチング工程の前に実装工程を行う。実装工程では空洞部31は未形成であり、半導体チップ10に付加される荷重で空洞部31が壊れることはない。このため、素子13の下方に形成される空洞部31を壊すことなく、半導体チップ10をベース基板50に実装することができる。2本実施形態によれば、第1のTSV絶縁膜27が半導体チップ10の裏面1b側に露出しないように第2のTSV絶縁膜28により覆われているので、エッチング工程で第1のTSV絶縁膜27がエッチングされることを防ぐことができる。従って、この隙間を通って第1基材1内に水分等が侵入することを防ぐことができ、貫通電極20等の腐食を防ぐことができる。これにより、半導体チップ10とベース基板50との接続の信頼性を高めることができる。第2実施形態次に、半導体装置の一実施形態について図4の、半導体装置の構造を示す模式断面図を用いて説明する。本実施形態が第1実施形態と異なるところは、貫通電極20の形状が異なる点にある。尚、第1実施形態と同じ点については説明を省略する。図4に示すように、半導体チップ10の貫通電極20はシード層23と電極本体24とを備えて居る。第1基材1中を貫通する貫通電極20の貫通方向と垂直な方向の長さを第1長さcとする。そして、第2のTSV絶縁膜28から飛び出している場所の貫通電極20の貫通方向と垂直な方向の長さを第2長さdとする。このとき、第1長さcと第2長さdとが同じの長さであっても良い。このような構成であっても、第1のTSV絶縁膜27を覆うように第2のTSV絶縁膜28が設けられているので、エッチング工程で第1のTSV絶縁膜27がエッチングされることを防ぐことができる。更に、第2のTSV絶縁膜28が介在することにより第1のTSV絶縁膜27と貫通電極20との間の密着力を上げることができる。これにより、半導体チップ10の裏面1bから飛び出している貫通電極20の第2長さdを短くできるので、隣り合う貫通電極20の間隔を短くすることができる。その結果、半導体チップ10とベース基板50の接続をより狭ピッチの貫通電極20にて行うことができる。第3実施形態次に、半導体装置が搭載されたセンサーの一実施形態について図5を用いて説明する。図5aは、センサーの構造を示すブロック図である。図5bは、センサーアレイの配線図である。本実施形態のセンサーでは第1実施形態における半導体装置100が用いられている。尚、第1実施形態と同じ点については説明を省略する。図5aに示すように、センサー200は、センサーアレイ210と、行選択回路行ドライバー220と、読み出し回路230を含んでいる。センサーアレイ210には半導体装置100が設置されている。半導体装置100が備える素子13は赤外線を検出可能となっている。さらに、センサー200はA/D変換部240及び制御回路250を含んでいる。このセンサー200を用いることで、例えばナイトビジョン機器等に用いられる赤外線カメラ等を実現できる。センサーアレイ210には、二方向に複数のセンサーセルが配列配置される。また複数の行線ワード線、走査線と複数の列線データ線が設けられる。尚行線及び列線の一方の本数が1本であってもよい。例えば行線が1本である場合には、行線に沿った方向横方向に複数のセンサーセルが配列される。一方、列線が1本である場合には、列線に沿った方向縦方向に複数のセンサーセルが配列される。図5bに示すように、センサーアレイ210の半導体装置としての各センサーセル211は、各行線と各列線の交差位置に対応する場所に配置形成される。例えば、センサーセル211は、行線WL1と列線DL1の交差位置に対応する場所に配置されている。他のセンサーセル211も同様である。行選択回路220は、1つの行線または複数の行線に接続される。そして各行線の選択動作を行う。例えば、センサーアレイ210がQVGA320×240画素のセンサーアレイ210焦点面アレイのとき、行選択回路220は、行線WL0、WL1、WL2WL239を順次選択走査する動作を行う。即ちこれらの行線を選択する信号ワード選択信号をセンサーアレイ210に出力する。読み出し回路230は、1つの列線または複数の列線に接続される。そして各列線の読み出し動作を行う。例えば、センサーアレイ210がQVGAのとき、読み出し回路230は列線DL0、DL1、DL2DL319からの検出信号検出電流、検出電荷を読み出す動作を行う。図5aに戻って、A/D変換部240は、読み出し回路230において取得された検出電圧測定電圧、到達電圧をデジタルデータにA/D変換する処理を行う。そしてA/D変換後のデジタルデータDOUTを出力する。具体的には、A/D変換部240には、複数の列線の各列線に対応して各A/D変換器が設けられる。そして、各A/D変換器は、対応する列線において読み出し回路230により取得された検出電圧のA/D変換処理を行う。尚、複数の列線に対応して1つのA/D変換器を設け、この1つのA/D変換器を用いて、複数の列線の検出電圧を時分割にA/D変換してもよい。制御回路250はタイミング生成回路であり、制御回路250は各種の制御信号を生成する。そして、制御回路250は制御信号を行選択回路220、読み出し回路230、A/D変換部240に出力する。例えば、制御回路250は充電や放電リセットの制御信号を生成して出力する。或いは、制御回路250は各回路のタイミングを制御する信号を生成して出力する。センサー200は内部に赤外線を検出するセンサーセル211を備えている。そして、そのセンサーセル211に半導体装置100が用いられている。半導体装置100は品質良く製造された装置であることから、センサー200は品質の良い半導体装置100を備えたセンサーである。第4実施形態次に、半導体装置が搭載された電子デバイスの一実施形態について図6及び図7を用いて説明する。図6は、パソーナルコンピューターを示す概略斜視図であり、図7は、携帯電話を示す概略斜視図である。上記の半導体装置100を搭載した電子デバイスの一例として、図6に示すパソーナルコンピューターや、図7に示す携帯電話等を挙げることができる。電子デバイスとしてのパソーナルコンピューター300は内部に赤外線を検出する赤外線センサーを備えている。そして、そのセンサーに半導体装置100が用いられている。半導体装置100は品質良く製造された装置であることから、パソーナルコンピューター300は品質の良い半導体装置100を備えた電子デバイスである。電子デバイスとしての携帯電話400は内部に赤外線を検出する赤外線センサーを備えている。そして、そのセンサーに半導体装置100が用いられている。半導体装置100は品質良く製造された装置であることから、携帯電話400は品質の良い半導体装置100を備えた電子デバイスである。本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施形態で説明した構成と実質的に同一の構成例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成を含む。また、本発明は、実施形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施形態で説明した構成と同一の作用効果を奏する構成または同一の目的を達成することができる構成を含む。また、本発明は、実施形態で説明した構成に公知技術を付加した構成を含む。