"検査対象物上の同一箇所に電子線を複数回走査し、各走査で得られる画像信号を加算して画像を形成する機能を備え、当該加算により形成された検出画像と所定の参照画像とを比較することにより欠陥を検出する半導体ウェーハ検査装置において、前記電子線を前記検査対象物に照射する照射光学系と、前記検査対象物上の電子線照射位置をX方向及びY方向に走査する走査部と、当該電子線の走査により得られる二次電子又は反射電子を検出するセンサと、当該センサの出力信号をディジタル変換して得られるディジタル画像信号を、前記検査対象物上の欠陥部と正常部とで前記検出信号の値に差がある期間加算する制御を行うことにより、欠陥を識別できる過渡画像を前記検出画像として取得する全体制御部とを備えたことを特徴とする半導体ウェーハ検査装置。請求項1に記載の半導体ウェーハ検査装置において、前記期間中に取得されたディジタル画像信号に重みをかけて前記加算を実行することを特徴とする半導体ウェーハ検査装置。請求項1に記載の半導体ウェーハ検査装置において、前記同一箇所に電子線を複数回走査することにより得られる画像群を複数の期間毎に分割し、分割された期間内の画像群の信号を画素毎に各々加算し、加算した画像同士で画素毎に減算することを特徴とする半導体ウェーハ検査装置。回路パターンを形成する材質や構成は多様化、複雑化し、これに応じて欠陥の種類も増大している。欠陥の種類に応じて適切な電子光学系の条件は異なり、例えば、穴工程の非導通検査には、プリチャージ機能と負電位の電位コントラスト高感度検出機能が必要であり、また、ショート欠陥の検出には正帯電の電位コントラスト高感度検出機能が必要である。また、最近ではデバイスの微細化に伴い、微細欠陥の検出機能が求められるようになってきた。微細欠陥を検出するためには、高解像度の電子光学系が求められる。しかし、一般的に、電子線の電流量を小さくすると高解像度になるが、一方でS/N比が低下してしまう傾向がある。S/N比が低下すると欠陥とノイズとの識別が困難となるために、複数回画像を検出し、検出した画像を加算平均してS/N比を向上させることが行われる。しかしながら、二次電子又は反射電子の強度が時間的に変化することがある。この場合には、回路パターンを複数回走査しても、必ずしも同等の画像が検出されるわけではなく、これらの点については従来の検査装置では配慮されていなかった。そこで、本発明は、二次電子又は反射電子の強度が時間的に変化しても適切な条件で検査を行うことの可能な半導体ウェーハ検査装置を提供することを課題とする。前記課題を解決するため、本発明の半導体ウェーハ検査装置は、検査対象物上の同一箇所に電子線を複数回走査し、各走査で得られる画像信号を加算して画像を形成する機能を備え、当該加算により形成された検出画像と所定の参照画像とを比較することにより欠陥を検出する半導体ウェーハ検査装置において、前記電子線を前記検査対象物に照射する照射光学系と、前記検査対象物上の電子線照射位置をX方向及びY方向に走査する走査部と、当該電子線の走査により得られる二次電子又は反射電子を検出するセンサと、当該センサの出力信号をディジタル変換して得られるディジタル画像信号を、前記検査対象物上の欠陥部と正常部とで前記検出信号の値に差がある期間加算する制御を行うことにより、欠陥を識別できる過渡画像を前記検出画像として取得する全体制御部とを備えたことを特徴とする。本発明によれば、二次電子又は反射電子の強度が時間的に変化しても適切な条件で検査を行うことができる。[第一実施形態]検査対象物まず、本発明の一実施形態である半導体ウェーハ検査装置の検査対象物について図1を参照して説明する。図1aは検査対象物である半導体ウェーハの上面図であり、図1bはその断面図である。なお、半導体ウェーハは、直径300mm、厚さ1mm程度の円盤形状であり、1cm角程度の寸法のダイが数百個並んで形成されたものである。ダイは同一の回路パターンを備え、最終的には切り離されて同一の型番を持った製品になる単位である。ダイの内部にはメモリ部分などの一定の繰り返しを持ったパターンと、繰り返し性の乏しい回路で構成されている。このような回路パターンの検査では一般に、パターン比較検査が用いられる。比較検査は、検出画像を設計情報から生成された参照画像、又は予め検出した別のダイ又は繰り返し部では繰り返しピッチ分離れた場所の参照画像と比較し、差がある部分を欠陥と判定する。図1aにおいて、検査対象物6は、絶縁層の表面に複数の直線状の回路パターンが形成された半導体ウェーハであり、この回路パターンは対向する面に形成される他の回路パターンと接続されるものである。すなわち、図1bのように、検査対象物6は、例えば、SiO2からなる絶縁層6aに回路パターン6bが形成され、対向する面まで貫通するように、断面が円形のPoly_Siからなる接続層6cが複数形成されている。ここで、接続層6cの端面に電荷量eの電子が入射すると、この端面から二次電子が発生し、あるいは反射電子として反射するが、徐々に接続層6cに電荷が蓄えられるので、図2に示されるように、二次電子又は反射電子の強度電荷量は徐々に減少する。ここで、図2は、二次電子あるいは反射電子の電荷量と時間との関係である過渡特性を示した図である。縦軸は電荷量に対応する信号量を示し、横軸が時間を示している。また、図1の正常部81においては、図1bのように、回路パターン6bから電子が供給され、定常的には電荷量が、たとえば入射電荷eの1.2倍に増加する。また、図1の欠陥部80においては、図1bのように回路パターン6bと接続層6cとの境界の全面に膜が形成されている。このため、回路パターン6bからの電子が接続層6cに供給されなくなり、2次電子又は反射電子の電荷量が相対的に少なくなる。また、欠陥部80及び回路パターン6bと接続層6cとの境界の一部に絶縁膜が形成された部分暗い正常部82では、中間量の二次電子あるいは反射電子が発生する。図2に示すように、正常部81、欠陥部80、及び暗い正常部82は、共に徐々に信号量が低下し、正常部81、暗い正常部82、欠陥部80の順で定常値が低下している。信号量が徐々に低下している期間T1は、絶縁層6aに電荷が蓄積されない期間であり、表面状態の識別が可能な期間であり、正常部81、暗い正常部82、欠陥部80の信号量が異なる期間T2が欠陥の識別が可能な期間である。本発明の一実施形態である半導体ウェーハ検査装置は、この期間T2の信号量の差を用いて欠陥を検出する。なお、電子線照射開始時刻から期間T2の開始時刻に至るまでを期間T3とする。欠陥部80は正常部81に比べて信号量の減少速度が速い。しかし、初期状態では欠陥部80とは無関係の表面の二次電子発生効率の影響が支配的で正常部81の中にも暗いものがある。すべての時間の信号を画素毎に加算し、又は欠陥の識別可能な期間T2の信号を画素毎に加算することで、欠陥部80と正常部81とは識別可能である。また、2個の期間を設け、表面状態の識別可能な期間T1と欠陥部80の識別可能な期間T2とする。欠陥の識別可能な期間T2の信号の加算結果から表面状態の識別可能な期間T1の信号の加算結果を減算することでより高い識別率を得ることができる。欠陥検査装置欠陥検査装置である半導体ウェーハ検査装置について、図面を参照しながら詳細に説明する。図3において、半導体ウェーハ検査装置100は、電子線2を放射する電子源1、電子線2を偏向するための偏向器3、電子線2を絞る対物レンズ4、電界強度を制御して、電子線2の照射により発生した二次電子又は反射電子10を制御する帯電制御電極5、検査対象物6をXY方向に移動させるXYステージ7、検査対象物6の高さを計測するZセンサ8、検査対象物6を保持する試料台9、二次電子又は反射電子10を収束させて反射板11上で収束させる収束光学系12、二次電子や反射電子10で受けて再度二次電子を発生させる反射板11、反射板からの二次電子を検出するセンサ13、センサ13で検出したアナログ信号をディジタル画像信号に変換するA/D変換器14、ディジタル画像信号を加算処理する加算回路15、加算回路15からの画像を処理して欠陥を判定する画像処理回路16、判定欠陥情報を保存し全体を制御する全体制御部17、ユーザの指示を全体制御部17に伝達するコンソール18、検査対象物6の光学像を撮像する光学顕微鏡19、及び検査対象物6と同一の高さに設定した電子光学条件の詳細調整をする為の標準試料片20を備えている。また、対物レンズ4は接地され、電子源1には交流電源E1が接続され、XYステージ7には交流電源E2が接続され、XYステージ7と帯電制御電極5との間には交流電源E3が接続されている。なお、電子源1、及び、対物レンズ4を照射光学系といい、偏向器3及びXYステージ7を走査部という。また、全体制御部17からの制御信号線は一部は記載しているが、図が煩雑になるため、他の信号線を省略している。また、電子線2と検査対象物6で発生した二次電子又は反射電子10の軌道を変えて二次電子又は反射電子10を曲げるためのExB、検査対象物6を保管するウェーハカセット、及びカセットのウェーハをロードアンロードするローダは図が煩雑になるため記入や説明を省略している。次に、図4のブロック図を用いて、信号の流れを説明する。全体制御部17は、偏向器3及びXYステージ7からなる走査部21を制御して電子線2をスキャンしつつ、センサ13が出力したアナログ信号をA/D変換器14でディジタル画像信号に変換する。このとき、全体制御部17は、電子線2の照射開始から所定の期間T3図2参照経過してから期間T2の間、加算回路15を用いて複数画像の信号を画素毎に加算する。すなわち、全体制御部17は、期間T3はA/D変換器14の出力信号を読み捨て、期間T2の出力信号を加算する。そして、この加算画像は、画像処理回路16に入力され、除算回路16aによって期間T2に対応する値で除算され、検出画像が生成される。さらに、比較回路16bによって、この検出画像は事前に作成された参照画像と比較され、欠陥画像が抽出される。この欠陥画像は、全体制御部17の検査結果保持部17aに記憶され、コンソール18の表示手段18aに表示される。また、全体制御部17は、走査部21、A/D変換器14、加算回路15、画像処理回路16及びコンソール18を制御するものであり、CPU17b、メモリ17c、HDDHardDiscDrive17dを備え、HDD17dには、OS,アプリケーションプログラムが格納され、これらはメモリ17cに展開されて実行される。なお、表示手段18aは、検査画像あるいは参照画像も適宜表示するように構成されている。検査を行うには、予め図5に示したレシピ作成手順でレシピ作成をし、次にそのレシピに従って図9に示す手順で欠陥検査を行う。まず、レシピ作成手順を図5を参照して説明する。オペレータがコンソール18を用いて全体制御部17に指令することで、全体制御部17は、標準レシピを読み込みS10、さらにウェーハカセットをローダでウェハロードしS10、ウェーハカセットを試料台9に搭載する。全体制御部17は、電子源1と偏向器3と対物レンズ4と帯電制御電極5と反射板11と収束光学系12とセンサ13とA/D変換器14との各種の光学系条件を設定するS12。次に、画像処理回路16は、標準試料片20の画像を検出し、適正値に補正するS14。次に、全体制御部17は、検査対象物6のパターンレイアウトを設定し、一部のパターンとその座標を登録し、アライメント条件を設定するS16。次に、全体制御部17は、メモリセル領域とダイ領域とを含む検査領域情報を設定するS18。全体制御部17は、キャリブレーションに適切な画像を取得する座標点を選択し、初期ゲインとキャリブレーション座標点を設定するS20。次に、全体制御部17は設定条件で欠陥判定を行うS22。すなわち、オペレータがコンソール18図3で検査領域、画素寸法、及び加算回数を選択指定し、全体制御部17はこれらの条件を設定する。設定条件に基づき、全体制御部17はXYステージ7を移動し、移動に同期して偏向器3を走査し、対物レンズ4で検査対象物6の表面に照射した電子線2により発生する二次電子又は反射電子10をセンサ13で検出する。このとき、Zセンサ8で検出した検査対象物6の高さを基に、全体制御部17は対物レンズ4の励磁電流値を制御することで焦点位置を補正する。センサ13で検出したアナログ信号を、全体制御部17はA/D変換器14を用いてディジタル画像信号に変換する。加算回路15が加算を行う場合には、1本の走査領域について考えると、図6のタイミングチャートとなる。このタイミングチャートは、縦軸が偏向量xを示し、横軸が時間tを示している。偏向器3の偏向量xは、ディジタル画像fx,y,sを検出する三角波状に挿引する画素有効期間T5と、帰線期間T4とを含み、この期間がs=0,1,2,...と繰り返されている。検出した画像を加算回路15で加算するが、同一箇所の加算回数をsmとすると、検出したディジタル画像fを式1で加算平均したFx,yを演算する。なお、sb-sa1は期間T2図2に対応する値である。加算平均した画像Fx,yを用いて、画像Fを同一のパターンを持つはずの場所位置の画像と比較して、画像の異なる領域を欠陥と判定する図5のS22。欠陥と判定した座標を、コンソール18上にマップ表示する。マップ表示の例を図7に示す。図7はコンソール18の画面上に表示されるレシピ作成のGUIGraphicalUserInterfaceを示したものである。マップ30上に、検査領域31と欠陥32が表示され、欠陥32をマウスクリックなどの手法で選択することで、画像表示33に検査時に取得した欠陥近傍の検査画像34を表示する。図5に戻り、オペレータは条件設定に適切な欠陥点を選択し、試し検査動作をするS24。試し検査動作では、加算回路15をスルーに設定しその他は通常の検査と同様に設定する。すなわち、設定条件に基づき、全体制御部17は、XYステージ7を移動し、移動に同期して偏向器3を走査し、対物レンズ4で検査対象物6の表面に照射した電子線2により発生する二次電子又は反射電子10をセンサ13で検出する。このとき、全体制御部17は、Zセンサ8で検出した検査対象物6の高さを基に対物レンズ4の励磁電流値を制御することで焦点位置を補正する。また、全体制御部17は、センサ13が出力するアナログ信号をA/D変換器14でディジタル信号に変換する。画像処理回路16は、ディジタル信号fx,y,sを加算回路15をスルーして直接内部のメモリに記憶する。メモリの記憶動作終了後に、画像処理回路16の内部の動作で、式1の加算動作を行い、欠陥判定動作を行い、着目した欠陥を判定できることを確認する。次に、加算動作をしない、検出回数s回目の検出画像は式2で定義される。図8にコンソール18に表示される過渡特性画像を例示する。図8はs毎の検出画像とその差分画像を表示している。過渡特性画像40-1,40-2はs=1,2の検出回数での画像であることを示し、時間スクロールバー41を操作して表示する過渡画像を選定することができる。これら画像群より、オペレータは、単にS/Nが不足し、同等の画像が検出できているが、加算によりS/Nを高くしないと欠陥判定ができないものであるか、欠陥が顕在化できるのは一定時間が経過してからであるのか、若しくは欠陥が顕在化できるのは一定の時間帯だけで、その他の時間帯では識別が困難であるかを目視で判定することができる。このようにして、欠陥を識別できる過渡画像が特定される。オペレータは複数の欠陥について安定であることを確認した上で、特定した過渡画像のみを選択加算するように加算回路15を設定し、過渡特性設定を行うS24。加算条件の設定を式3に示す。加算回路15は、すべてのsについて加算するのではなく、期間T2に対応するsaからsbまでの一定の画像取得回数目の画像のみを加算する、又は画像取得回数目の画像のみに重み関数Csをかけて加算する。次に、全体制御部17は新たに設定された加算条件で再度欠陥判定を行って、欠陥判定条件を確認しS26、加算回路15の加算条件を充足しているか否かを判定するS28。加算条件を充足していればS28でYes、加算条件を含むレシピをメモリに格納し、レシピ作成を終了し、ウェーハをアンロードするS30。一方、加算条件を充足していなければS28でNo、S22に戻る。次に、欠陥検査手順を図9のフローチャートを用いて説明する。オペレータがコンソール18を用いて指令することで、検査対象物6に適切なレシピが全体制御部17に読み込まれS40、全体制御部17はウェーハカセットをローダでウェーハロードしS42、このウェーハカセットを試料台9に搭載する。全体制御部17は電子源1と偏向器3と対物レンズ4と帯電制御電極5と反射板11と収束光学系12とセンサ13との光学系条件を設定しS44、A/D変換器14の条件も設定する。そして、全体制御部17は標準試料片20の画像を検出し、適正値に補正する。全体制御部17は、設定された条件でアライメントを行いS46、キャリブレーション用の画像を取得しS48、光量不足や光量過多などの発生しない適切な光量になるようにセンサ13のゲインなどの画像取得条件を設定する。次に、予め設定された検査領域を画像検出欠陥判定するS50。この画像検出欠陥判定は設定条件に基づき、XYステージ7を移動し、移動に同期して偏向器3を走査し、対物レンズ4で検査対象物6上に照射した電子線2により発生する二次電子又は反射電子10をセンサ13で検出する。このとき、Zセンサ8で検出した検査対象物6の高さを基に対物レンズ4の励磁電流値を制御することで焦点位置を補正する。センサ13で検出したアナログ信号をA/D変換器14でディジタル画像信号に変換する。加算回路15では加算条件に従って加算し、式3で示す加算画像を取得する。取得画像を基に欠陥判定する。欠陥判定結果と検査条件などを含む結果を格納しS52、検査対象物6をアンロードしS54、欠陥検査を終了する。次に、本実施形態の第1の変形例を示す。第1の変形例の過渡特性表示画面を図10に示す。この画面は選択した欠陥の検査画像34と、その過渡特性波形50を設定する表示ライン設定51と、縦軸に時間、横軸に場所をとった過渡特性波形50とが含まれる。本変形例によると、差画像、原画像の時間変化を直感的に把握でき、加算に適切な期間をより容易に設定可能である。次に、本実施形態の第2の変形例について説明する。第2の変形例のGUI画面を図11に示す。この画面には、加算条件設定60、加算条件に従って部分的に加算を行った部分加算画像61の表示、及びマップ30に表示している欠陥を更新する更新ボタン62が含まれる。次に、この変形例の動作を説明する。加算条件設定60の開始タイミング、終了タイミングを変更することで、加算範囲を設定し、欠陥を選択した場合に表示される部分加算画像61は開始タイミングから終了タイミングまでを加算した画像となる。また、更新ボタン62のクリックにより、画像処理回路16に記憶されている画像データに基づき、欠陥判定を行い、マップ30に表示される欠陥32を更新する。本変形例によると、加算条件を変更したときの画像を短期間で判断でき、欠陥判定も再度行うことができるので、加算に適切な期間をより容易に設定確認可能である。次に、本実施形態の第3の変形例を示す。本実施形態では同一ラインを複数回走査してから次のラインに移動して、また同一ラインを複数回走査する方式を説明している。しかしながら、順次ラインを走査する必要はなく、電子線のビーム偏向方法を図12に示す方式とすることができる。すなわち、本変形例は、ライン走査順に示す番号順にラインの走査を行うため、同一のラインを4回走査することになる。この場合においても、加算に関する議論は同一で、例えば、ライン[1]は、走査順の4,7,10,13番の走査になる。これらの走査を1,2,3,4番とすれば、前記したものと同一の議論が成り立つ。図12の方式では、同一ラインを複数回走査する方式と比較して4倍の長い時間の過渡特性を得ることになる。本変形例によれば、異なる走査方式に対しても加算の制御が可能で、各種時定数の過渡特性に対応できる特徴がある。本実施形態によれば、オペレータが欠陥を識別できる過渡画像のみを選択加算するように加算回路15を設定することができ、半導体ウェーハ検査装置100はこの設定に基づいて検査対象物6の欠陥を検出することができる。例えば、半導体ウェーハ検査装置100は回路パターン6bと接続層6cとの間に膜が形成されることによって、期間T2図2において電子の供給量が低減する欠陥を検出することができる。また、図11に示したグラフを表示するGUI機能、及び表示を元に過渡特性に対して演算機能を設定し、設定に基づき、欠陥判定を行う。各種工程や欠陥種類に適切な検査条件で検査可能な検査装置及びその検査方法を提供できる。また、本実施形態の画像処理回路16は加算した画像をリアルタイムで処理する能力があれば十分であり、小規模な画像処理回路で対応することができる。また、実際の欠陥に対して加算条件を試し、その結果を可視化できるため、適切な条件設定が可能な特徴がある。[第二実施形態]本発明の第二実施形態である半導体ウェハ検査装置は、基本的には第一実施形態で示した半導体ウェーハ検査装置100と同様の構成を備えている。ただし、図13における半導体ウェーハ検査装置150は、A/D変換器14の出力と画像処理回路16との間に設けられた画像記憶手段70と、欠陥と判定した点の近傍の時系列欠陥情報を記憶する時系列欠陥メモリ71とを備えている点で、第一実施形態の半導体ウェーハ検査装置100と異なっている。また、図14のブロック図においても、画像記憶手段70が設けられ、画像処理回路16内部に除算回路16a及び加算回路16cが設けられ、さらに、除算回路16aの出力信号と画像記憶手段70に記憶されている画像信号とを減算する減算器16dとを備えている点で図4と相違している。欠陥検査を行うには、第1実施形態と同様に、予め図5に示したフローチャートにしたがってレシピ作成を行い、次に図9に示したフローチャートにしたがって欠陥検査を行う。図5において、標準レシピの読込みウェーハロードS10、光学系の条件設定S12、適正値補正S14、アライメント条件設定S16、検査領域情報設定S18、キャリブレーション座標点設定S20は第1実施形態と同一である。次に、設定条件で欠陥判定を行うS22が、以下の点で第一実施形態と異なる。すなわち、偏向器3で偏向量xを三角波状に挿引してそのときのディジタル画像fx,y,sを検出し、同一箇所の繰り返し検出回数をsmとし、検出した画像を画像記憶手段70に記憶する。また、時系列で検出した画像fx,y,sを用いて、画像fを同一のパターンを持つはずの場所の画像と比較して、画像の異なる領域を欠陥と判定する。欠陥判定は、初期状態では、画像処理内部で式1の加算処理を行い、加算処理した画像を用いて行い、欠陥近傍の時系列で検出した画像を時系列欠陥メモリ71に記憶する。同時に、欠陥と判定した座標と、画像表示33図7に検査時に取得した時系列欠陥メモリ71に記憶した欠陥画像を式1で加算平均した検査画像34とをコンソール18上にマップ表示する。次に、オペレータは条件設定に適切な欠陥点を選択し、試し検査動作を行うS24。ここでも、全体制御部17が、ディジタル信号fx,y,sを画像記憶手段70に記憶する点で第一実施形態と異なる。そして、欠陥判定条件確認S26、加算条件充足判定S28、レシピ格納ウェーハアンロードS30が実行され、処理が終了する。次に、本実施形態の第1の変形例について説明する。レシピ設定時に対象となる欠陥を特定した後に、試し検査を行ったが、欠陥部の過渡特性は既に時系列欠陥メモリ71に格納されている。図11に示した更新ボタン62は使用しないが、その他の機能は再度検査することなく適用可能である。GUIにそれら機能を組み込む。本変形例によると、検査を繰り返すことなく、加算条件の設定が可能である。次に、第2の変形例について説明する。試し検査において欠陥部以外の過渡応答データは記憶機構に格納されている。図8,図10,図11に示した表示は欠陥部についてであるが、欠陥部以外についても同様な表示が可能である。GUIにそれら機能を組み込む。本変形例によると、欠陥部位以外の過渡特性を把握できるので欠陥部との対比を用いて、より正確に加算条件の設定が可能である。次に、第3の変形例について説明する。図2を用いて説明したように、欠陥の識別可能な期間T2の信号の加算結果から表面状態の識別可能な期間T1の信号の加算結果を減算することができる。言い換えれば、同一箇所を複数回走査して得た画像群を複数の期間毎に分割し、分割した期間内の画像群の信号を画素毎に各々加算し、加算した画像同士で画素毎に減算することにより、高い識別率を得ることができる。"