SOI層上にゲート電極構造を形成する工程と、該ゲート電極構造の側面にスペーサーとなる保護膜を形成する工程と、該ゲート電極構造及び該保護膜をマスクにSOI層上に窒素添加Ni膜を成膜する工程と、窒素添加Ni膜上にTiN膜を形成する工程と、窒素雰囲気中でアニールしSOI層中にMOSトランジスタのソース及びドレインとなるエピタキシャルNiSi2層を形成する工程と、TiNと残ったNi膜を除去する工程と、該ゲート電極構造及び該保護膜をマスクに該エピタキシャルNiSi2層中にPイオンを注入する工程と、該Pイオンを活性化アニールする工程とを含むMOSトランジスタの製造方法。本発明は、メタルソース/ドレインを有する極薄SOIMOSトランジスタにおいて、ゲート電極/ゲート絶縁膜の側壁につけた保護膜エッジからゲートエッジまでソース/ドレインの位置の制御とショットキーバリアハイトの制御の両者が実現できるMOSトランジスタの製造方法を実現することを課題とする。上記の課題は、以下のMOSトランジスタの製造方法によって解決される。SOI層上にゲート電極構造を形成する工程と、該ゲート電極構造の側面にスペーサーとなる保護膜を形成する工程と、該ゲート電極構造及び該保護膜をマスクにSOI層上に窒素添加Ni膜を成膜する工程と、窒素添加Ni膜上にTiN膜を形成する工程と、窒素雰囲気中でアニールしSOI層中にMOSトランジスタのソース及びドレインとなるエピタキシャルNiSi2層を形成する工程と、TiNと残ったNi膜を除去する工程と、該ゲート電極構造及び該保護膜をマスクに該エピタキシャルNiSi2層中にPイオンを注入する工程と、該Pイオンを活性化アニールする工程とを含むMOSトランジスタの製造方法。本発明によれば、ゲート電極ゲート絶縁膜に側壁保護膜を有するMOSトランジスタにおいて、エピタキシャルNiSi2の形成位置を制御でき、さらに、ショットキーバリアハイトを制御することができる。以下、図1~8にしたがって本発明に係るMOSトランジスタの製造方法の一例を説明する。基板上にBOXを介してSOI層を形成したSi基板を用意し、図1に示すように、極薄SOI層を素子分離するため、レジストでパターニングを行い、ドライエッチングによりメサ加工を行う。次に、図2に示すように、ゲート絶縁膜SiO2膜とゲート電極PolySiを形成する。その後、図3に示すように、電子ビーム描画装置でゲート描画を行い、ゲート加工を行う。ゲート加工後、残ったゲート絶縁膜を1ふっ酸溶液で除去する。次に図4に示すように、全面に原子層成長法で保護膜となるSi3N4膜を堆積させる。その後、図5に示すように、ドライエッチングでゲート電極/ゲート絶縁膜の側壁にスペーサーとなる保護膜を残す。次に、図6に示すように、窒素添加したNi膜をスパッタ法で形成する。その後、キャップ膜のTiN膜をスパッタ法で形成する。次に、図7に示すように、急速加熱アニール法を用いて、500°C、N2雰囲気で1~300分アニールを行いSOI層中にNiSi2からなるメタルソース/ドレインを形成する。図7では、キャップ膜のTiNと未反応なNi膜は、HSO4H2O2溶液で除去されている。次に、図8に示すように、基板全面に減圧CVD法でSiO2膜の形成を行う。その後、P燐イオンを注入して、その後、600°C、N2雰囲気で30分アニールを行い、不純物の活性化を行う。図9にシリサイドアニール時間1分の時に作製した、ゲート電極/ゲート絶縁膜に側壁保護膜がついた別のSOIMOSトランジスタの断面TEM像を示す。非常に薄いSOI層中にNiSi2が精密に形成されていることが分かる。次に、シリサイド形成アニール時間を100分行ったら、図10に示すように、側壁Si3N4膜下をNiSi2が移動していることが分かる。ソース/ドレイン位置とショットキーバリアハイトがMOSトランジスタの性能の指標となるオン電流Ionオフ電流Ioff特性に及ぼす影響をシミュレーションした結果を図11に示す。ソース/ドレイン位置がゲートエッジから離れるとIonが著しく低下する。また、ショットキーバリアハイトを低減するとIonが改善する。ゲート電極/ゲート絶縁膜側壁に保護膜をつけたMOSトランジスタにおいて、Ion、Ioffを確保するには、メタルソース/ドレインをゲートエッジへ、ショットキーバリアハイトをより低減する必要がある。図12にシリサイド形成アニール時間を1分と300分行い、さらに、Pイオン注入したMOSトランジスタのドレイン電流-ドレイン電圧特性を示す。ゲート長が同じこのMOSトランジスタの場合、アニール時間300分の場合、トランジスタの飽和電流はアニール時間1分のサンプルに比べ増加する。実効チャネル長の違いがトランジスタ特性に反映されていることが分かる。今回の結果は、Pイオン注入することにより、接合位置の変化が電気特性に反映されたことを意味している。本発明に係るMOSトランジスタの製造方法は、従来のMOSトランジスタの製造方法に比べて、側壁の保護膜下においてもNiSi2の位置制御ができ、さらに、ショットキーバリアハイトを制御できる点が優れている。なお、上記の実施例は、あくまでも本発明の理解を容易にするためのものであり、この実施例に限定されるものではない。すなわち、本発明の技術思想に基づく変形、他の態様は、当然本発明に包含されるものである。