"複数のディジタル保護継電装置が所定の電気角のサンプリング周期で同期するシステムにおいて、前記ディジタル保護継電装置は、自装置のディジタル保護継電装置に入力している入力信号をディジタル信号に変換し、第1のデータとして、他装置のディジタル保護継電装置にプロセスバスを経由して送信するとともに、前記他装置のディジタル保護継電装置から前記プロセスバスを経由して入力されるデータを第2のデータとして受信し、前記第1のデータおよび前記第2のデータに基づいてリレーの演算処理する際に、前記第2のデータを前記他装置が送信したサンプリング周期の次のサンプリング周期に受信する場合、前記第1のデータの取り込みに1サンプリング周期の遅延時間を挿入してリレー演算の同時性を担保することを特徴とするディジタル保護継電装置。前記複数のディジタル保護継電装置のうちの1台がマスタとなり、他がスレーブとなる場合において、前記マスタとなる自装置でデータセーブのトリガが検出されたとき、トリガが検出されたことを前記スレーブとなる他装置に通知し、前記自装置は、1サンプリング周期の遅延時間後にトリガをかけることを特徴とする請求項1に記載のディジタル保護継電装置。前記複数のディジタル保護継電装置は、前記サンプリング周期毎のサンプリング数カウンタ値により同期をとっており、前記トリガが検出された場合、前記サンプリング数カウンタ値とともに、前記データセーブのデータを記憶部に記憶し、同時発生の事象のデータセーブのデータを取り出す要求があった場合、前記サンプリング数カウンタ値をキーとして前記記憶部から取り出し、前記データセーブのデータを要求元に出力することを特徴とする請求項2に記載のディジタル保護継電装置。前記複数のディジタル保護継電装置のうちの1台がマスタとなり、他がスレーブとなる場合において、前記マスタのディジタル保護継電装置は、変電所の母線電圧を前記第1のデータとして取り込み、前記スレーブのディジタル保護継電装置は、前記変電所の前記母線に接続される送電線の回線電流を前記第2のデータとして取り込むことを特徴とする請求項1に記載のディジタル保護継電装置。前述の様に、複数装置間で同時サンプリングしたアナログデータを使用する場合、サンプリングの同時性は保たれているが、通信の受け渡しによる遅延発生分は考慮されていない。したがって、受信したアナログデータをリレー演算に使用とするにはソフトウェア的な同期処理が必要となる。また、リレー装置にはデータセーブ機能を付けることが一般的であるが、リレー動作発生時のデータセーブはトリガの同時性が保てなければ、装置間で位相の異なるアナログデータが保持されてしまい、事故時の解析に役立てるのが難しくなる。本発明は、前記の課題を解決するための発明であって、複数のディジタル保護継電装置が所定の電気角のサンプリング周期で同期するシステムにおいて、他局他保護継電装置から送付されたアナログデータの遅延を考慮してリレー演算およびデータセーブできるディジタル保護継電装置を提供することを目的とする。前記目的を達成するため、本発明のディジタル保護継電装置は、複数のディジタル保護継電装置が所定の電気角例えば、電気角30度のサンプリング周期で同期するシステムにおいて、他局から送付されたアナログデータと自局で取り込んだアナログデータとのリレー演算の同時性を確保するために、1サンプリング周期の遅延時間を自局のアナログデータの取り込みに挿入することで、リレーとしての演算を可能とすることを特徴とする。また、データセーブのトリガにも、アナログデータと同様に、自局のトリガをかけるタイミングに1サンプリング周期の遅延時間を挿入することで、装置間での同時性を保つことを特徴とする。本発明によれば、複数のディジタル保護継電装置が所定の電気角のサンプリング周期で同期するシステムにおいて、他局から送付されたアナログデータの遅延を考慮してリレー演算およびデータセーブできる。以下、本発明の実施形態について図面を参照して詳細に説明する。図1は、本発明の実施形態の変電所保護継電システムを示すブロック構成図である。変電所保護継電システムは、複数のディジタル保護継電装置以下、装置という。から構成されており、マスタ局となる装置110、スレーブ局1となる装置220、スレーブ局2となる装置330、スレーブ局3となる装置440を含んでおり、各装置は、自局で直接取り込む外部入力によるアナログデータと、他局からプロセスバスを経由して取り込むアナログデータとに基づいてリレー演算処理を行う。マスタ局とスレーブ局とはシリアル伝送媒体であるプロセスバスにより通信可能に結合されている。なお、アナログデータとは、アナログの入力値をA/D変換してディジタル化した数値データであり、シーケンスなどで扱うON/OFFオン/オフの信号と区別するために、アナログデータと表現している。装置110には、入力されたアナログデータに基づきリレー演算するリレー演算処理部11、リレー演算の結果に基づき動作検出のトリガ信号を発行する保護シーケンス部12、トリガ信号が発行された場合にデータセーブするデータセーブ処理部13、データセーブされたセーブデータを解析ツールに送信するセーブデータ通信処理部14を有している。装置220においても、装置110と同様の機能を有しており、リレー演算処理部21、保護シーケンス部22、データセーブ処理部23、セーブデータ通信部24を有しており、装置330、装置440においても、装置1と同様の機能を有している。装置110のマスタ局は、CTCurrentTransformer、PTPotentialTransformerの外部入力を自局取り込みアナログデータ112、他局から送信されるアナログデータをプロセスバス経由アナログデータ111として取り込む構成であり、同様に、装置220、装置330、装置440のスレーブ局は、CT、PTの外部入力を自局取り込みアナログデータ212、他局から送信されるアナログデータをプロセスバス経由アナログデータ211として取り込む構成である。図1を参照して、本変電所保護継電システムの動作概要を説明する。他局からくる複数装置間で同時サンプリングしたアナログデータを使用する場合、サンプリングの同時性は保たれているが、通信の受け渡しによるサンプリング周期の遅延発生分は考慮されていない。このため、受信したアナログデータをリレー演算に使用するには、ソフトソフトウェア的な同期処理が必要となる。また、複数装置で構成される変電所保護継電システムにおいて、系統事故の解析では装置間で同期をとりデータセーブできる必要がある。本実施形態では次のような処理で実現する。1外部入力リレーのアナログ量の取り込みは、プロセスバス経由で相互に送られる。相手から来るプロセスバスのデータは、プロセスバスの送受信のために、遅延してくるので、リレーの演算には自局取り込みのデータを遅延させて取り込む。この関係はマスタ局もスレーブ局も等価で同じ処理となる。2取り込まれたアナログデータは、リレー演算処理後、保護シーケンス部で、リレー動作判定自分のリレー動作と出力の確認をすると、データセーブのトリガ動作検出トリガを検出する。3マスタ局が自分のトリガを検出した場合は、トリガ信号をスレーブ局に送り、自分は1サンプリング周期後にトリガをかける。3A一方、スレーブ局がトリガを検出した場合は、自分でトリガはかけずに、マスタ局にトリガがあったことを通知し、マスタ局に前記3の処理をしてもらう。前記3または前記3Aの処理で同期したセーブデータが作成される。4データセーブした件名は、それぞれリングバッファ上のセーブエリアに記憶凍結される。凍結時にはマスタ局スレーブ局は、同期したサンプリング数カウンタ131,231が、それぞれ、トリガ点のサンプリング数カウンタ値を記録する。5データセーブしたデータは、外部に接続された解析ツールであるPCで読み出され、セーブした件名は、マスタ局からのみリスト化されて読み出され、詳細なデータセーブは、前記4で作成したサンプリング数カウンタ値を検索することで、PCからは同一件名でセーブされたデータを読み出すことが可能となる。具体的に説明すると、装置110のマスタ局において、リレー演算処理部11でリレー演算処理を行う場合、自局取り込みアナログデータ112を1サンプリング周期の遅延113の処理後のアナログデータと、他局からのプロセスバス経由アナログデータ111とに基づいて演算処理をする。詳細については図5を用いて後記する。また、保護シーケンス部12は、自局でトリガを検出した場合、データセーブ処理部13は、スレーブ局の装置220、装置330、装置440にトリガがあったことを通知し、その後1サンプリング周期の遅延121の処理の後、トリガ検出時のカウンタ値を書き込みデータセーブの処理を実行する。他方、装置220のスレーブ局において、リレー演算処理部21がリレー演算処理を行う場合、自局取り込みアナログデータ212を1サンプルの遅延213の処理後のアナログデータと、マスタ局からのプロセスバス経由アナログデータ211とに基づいて演算処理をする。保護シーケンス部22は、自局でトリガを検出した場合、マスタ局の装置110にトリガがあったことを通知する。詳細については、図7において後記する。また、装置220の保護シーケンス部22は、トリガの通知を受理すると、データセーブ処理部23は、トリガ検出時のカウンタ値を書き込みデータセーブの処理を実行する。装置330、装置440も同様のデータセーブの処理を実行する。図5は、アナログデータの遅延の発生を示す説明図である。図1において遅延113の処理、遅延213の処理をする理由について説明する。図5には、マスタ局とスレーブ局間において電気角30度のサンプリング周期で同期がとられている状態を示している。なお、各装置のサンプリング周期を同期させるプロトコルとしては、前記のようにIEEE1588などが知られている。マスタ局図1の例では装置110およびスレーブ局図1の例では装置220などのそれぞれの装置において、サンプリング周期毎に、入力量をアナログからディジタルへ変換するアナログディジタル変換処理AD、このアナログディジタル変換処理ADの出力をフィルタ処理するディジタルフィルタ演算処理DF、他局との送受信処理、リレー演算処理RY、保護シーケンス処理SEQ、ディジタル出力処理DOとが実行される。具体的に、マスタ局で取り込んだデータをスレーブ局のリレー演算に使用することを考えると、アナログディジタル処理AD51で取り込んだアナログデータをディジタルフィルタDF52の処理をし、他局との送受信処理53でRAM103図2参照にデータを書き込む。書き込んだデータはハードウェアの送受信タイミング54でスレーブ局に送信される。スレーブ局ではこのデータを読み込みできるタイミングは1サンプリング周期だけ遅延した符号55で示す送受信処理である。このため、このデータがリレー演算処理RY56に使われるため、1サンプリング周期だけ遅延したデータとなる。このため、データを受信したスレーブ局は、自局取り込みアナログデータを1サンプルリング周期だけ遅延させること例えば、図1の遅延213の処理により、入力データの時間的な整合性を確保する必要がある。また、スレーブ局で取り込んだデータをマスタ局のリレー演算に使用することを考えると、同様に、データを受信したマスタ局は、自局取り込みアナログデータを1サンプリング周期だけ遅延させること例えば、図1の遅延113の処理により、入力データの時間的な整合性を確保する必要がある。なお、変電所保護継電システムにおける複数のディジタル保護継電装置の構成上、マスタ局とスレーブ局で2サンプリング周期の遅延が発生することが予めわかっている場合には、ROM104図2参照に、遅延時間として2サンプリング周期であることを記憶しておき、遅延113の処理、遅延213の処理において、2サンプリング周期の遅延処理をすればよい。本実施形態によれば、この問題を解決するために、リレー演算の前に自局の取り込みデータに遅延を入れる処理を挿入する。このようにすることで、異なる装置で取り込んだアナログデータをリレー演算に利用可能となる。図2は、ディジタル保護継電装置のCPU基板を示す構成図である。図2は、ディジタル保護継電装置に使用されるCPUCentralProcessingUnit基板の実装例である。CPU基板には、A/Dコンバータ101、CPU102、ランダムアクセスメモリであるRAM103記憶部、リードオンリメモリであるROM104、論理回路を書き込むことのできるゲートアレイであるFPGA105、プロセスバス106が実装されている。なお、FPGAはFieldProgrammableGateArrayの略である。A/Dコンバータ101から取り込まれたデータはCPU102でフィルタ演算の処理がされ、プロセスバス106を経由し、他装置に送信受信が可能となる構成である。ROM104には、図1に示す、リレー演算処理部11、保護シーケンス部12、データセーブ処理部13などの各プログラム、初期設定データが記憶されている。次にマスタ局とスレーブ局の実施例について説明する。図3は、変電所の母線構成を示す説明図である。図4は、複数のディジタル保護継電装置の構成例を示す説明図である。図3に示す母線構成は、二重母線1ブスタイ方式を示す。上位電圧階級と、連系変圧器連TRを介して、甲母線および乙母線と連系されており、甲母線および乙母線は、ひとつのブスタイで連系されている。なお、図3においてCBはCircuitBreakerの略、LSはLineSwitchの略である。図3に示す保護機能は、下記のように分類される。図4を適宜参照する。a送電線保護RyF301:距離リレー44SIを主リレーとした送電線保護b母線連絡保護BT302:距離リレーを主リレーとした母線連絡保護c短絡BPバイパス不動作保護BPSF303:母線保護が不動作時に、送電線と逆向き母線向きの距離リレーを主リレーとした短絡BP不動作保護図4に示す例では、マスタ局の装置110は、各スレーブ局の共通盤としての機能として、母線連絡保護BT302、短絡BP不動作保護BPSF303の機能を有する。スレーブ局の装置220は、8回線1L~8Lの送電線保護の機能を有する。スレーブ局の装置330は、8回線9L~16Lの送電線保護の機能を有する。スレーブ局の装置440は、8回線17L~24Lの送電線保護の機能を有する。マスタ局の装置110は、プロセスバス経由で、アナログ入力として回線9L~12Lの電流を取り込むこととし、他方、スレーブ局の装置220は、プロセスバス経由で、アナログ入力として甲母線電圧、乙母線電圧を取り込むこととしている。他のスレーブ局の装置330、装置440も同様である。本実施形態のようにすれば、スレーブ局に共通する甲母線電圧、乙母線電圧をマスタ局で一括で取り込むことで、スレーブ局に甲母線電圧、乙母線電圧を取り込むチャンネル数を低減でき、多数の送電線の回線をスレーブ局で監視できる特徴がある。図1で、本実施形態のデータセーブの方法について説明したが、本実施形態のデータセーブが必要な背景についての課題およびその改善方法について再度説明する。図6は、4台のディジタル保護継電装置で変電所保護継電システムを構成した場合の課題を示す説明図である。データセーブの場合、装置はトリップすると、例えば、商用周波数ベースでトリップ前6サイクル、トリップ後4サイクルのデータを記憶する。このとき、図6aに示すように、4つの装置、すなわち、装置110、装置220、装置330、装置440で1つのシステムを構成しており、系統事故でトリップするのが装置毎であることを考えると、データセーブを同時に起動する必要がある。すなわち、データの記憶のタイミングがずれると、系統事故時の本来の正確なデータを得ることができない。図6bには、データセーブを行う各装置が独立してリングバッファ上にセーブしているデータの状態を示す。この場合、各装置にセーブされているデータを同一の事象のデータセーブとして解析ツールに読み出せる仕組みが必要である。本実施形態では、図1のデータセーブ処理部13,23が図6に示す課題を解決している。図7は、データセーブのトリガの同期例を示す説明図である。横軸に時間を示し、サンプリング周期毎例えば、電気角30度のマスタ局とスレーブ局との関係について説明する。通常、リレー動作でトリガが発生した場合、単独の装置であればデータの凍結はトリガ検出時点となるが、複数の装置構成において、系統事故の解析する際には装置間で同期をとりデータセーブできる必要がある。トリガはリレー演算同様に各装置間で同期をとる必要があるため、トリガ信号をマスタ局である装置110に集約し、どの装置でリレー動作が起きても、マスタ局からトリガをかける構成とする。マスタ局自身のトリガは、リレー演算と同様に1サンプリング周期だけトリガ点を遅延させ、各装置と同期をとる。図8は、データセーブ用のカウンタ構成を示す説明図である。データセーブは複数保存されるため、データの取り出し時に装置間で同時に保存したデータを取り出せるようにする必要がある。図8は、このために、サンプリング周期毎のサンプリング数カウンタ値をもたせ、予めマスタ局の装置110とスレーブ局の各装置とのサンプリング周期毎のサンプリング数カウンタ値の同期をとっておく。そして、図1において説明したように、マスタ局が自分のトリガを検出した場合はトリガ信号をスレーブ局に送り、自分は1サンプリング周期後にトリガをかける。このことにより、トリガした場合の、マスタ局のサンプリング数カウンタ値と、スレーブ局のサンプリング数カウンタ値が同一となる。データセーブの取り出し時にはこのトリガ点のサンプリング数カウンタ値をキーにして、データを要求するようにすれば、装置間にまたがって保存されたデータをユニークに取り出せる構成である。このようにする理由は、装置同士は互いに独立しており、電源の入り切りも自由に行えることから、保存データの数は常に一致するとは限らないためである。以上をまとめると、本実施形態によれば、複数のディジタル保護継電装置が所定の電気角のサンプリング周期で同期するシステムにおいて、ディジタル保護継電装置は、自装置のディジタル保護継電装置に入力している入力信号をディジタル信号に変換し、第1のデータ例えば、自局取り込みアナログデータ112として、他装置のディジタル保護継電装置にプロセスバスを経由して送信するとともに、他装置のディジタル保護継電装置からプロセスバスを経由して入力されるデータを第2のデータ例えば、プロセスバス経由アナログデータ111として受信し、第1のデータおよび第2のデータに基づいてリレーの演算処理する際に、第2のデータを他装置が送信したサンプリング周期の次のサンプリング周期に受信する場合、第1のデータの取り込みに1サンプリング周期の遅延時間を挿入してリレー演算の同時性を担保することができる。複数のディジタル保護継電装置のうちの1台がマスタ例えば、装置110となり、他がスレーブ例えば、装置220などとなる場合において、マスタとなる自装置でデータセーブのトリガが検出されたとき、トリガが検出されたことをスレーブとなる他装置に通知し、自装置は、1サンプリング周期の遅延時間後にトリガをかけることができる。本実施形態によれば、複数のディジタル保護継電装置は、サンプリング周期毎のサンプリング数カウンタ値により同期をとっており、トリガが検出された場合、サンプリング数カウンタ値とともに、データセーブのデータを記憶部例えば、RAM103に記憶し、同時発生の事象のデータセーブのデータを取り出す要求があった場合、サンプリング数カウンタ値をキーとして記憶部から取り出し、データセーブのデータを要求元に出力することができる。本実施形態によれば、複数のディジタル保護継電装置のうちの1台がマスタ例えば、装置110となり、他がスレーブ例えば、装置220、装置330、装置440となる場合において、マスタのディジタル保護継電装置は、変電所の母線電圧を第1のデータとして取り込み、スレーブのディジタル保護継電装置は、変電所の母線に接続される送電線の回線電流を第2のデータとして取り込むことができる。すなわち、本実施形態によれば、下記の効果を奏する。1異なる保護継電装置間でのアナログデータの組み合わせでリレー演算が可能となる。このため小規模なユニットを複数組み合わせることで、大規模な保護システムの構築が可能となる。2データセーブの同時性が保たれることで、保護継電装置を組み合わせてのデータ解析が可能となる。"