"入力された信号を遅延させて出力する複数の遅延ユニットを有する遅延部を有するとともに、前記遅延ユニットが信号を遅延させる遅延時間を制御する遅延制御部を有して構成され、前記遅延ユニットが出力する信号の論理状態に対応した論理状態を有する複数の信号であって、各信号の論理状態が変化するタイミングの時間差が前記遅延時間に応じた時間である前記複数の信号を出力するパルス出力部と、同一の定電流を生成する上位電流源セルを有する上位電流源セル部、前記上位電流源セルが生成する前記定電流の電流値に対して所定の割合ずつ値が異なる電流値を生成すべく重み付けされた複数の下位電流源セルを有する下位電流源セル部、前記パルス出力部の出力に基づいて前記下位電流源セルを選択する下位ビット選択部、前記パルス出力部の出力に基づいて前記上位電流源セルを選択する上位ビット選択部を有するm個の機能回路と、前記m個の機能回路から出力される電流を加算する加算部と、前記加算部で加算された電流を電圧に変換して出力する変換部と、を備え、前記m個の機能回路において、一の機能回路が有する前記下位ビット選択部および前記上位ビット選択部の選択動作のタイミングと、他の機能回路が有する前記下位ビット選択部および前記上位ビット選択部の選択動作のタイミングとの時間差は前記遅延時間の整数倍に応じた時間であることを特徴とするランプ波生成回路。入力された信号を遅延させて出力する複数の遅延ユニットを有する遅延部を有するとともに、前記遅延ユニットが信号を遅延させる遅延時間を制御する遅延制御部を有して構成され、前記遅延ユニットが出力する信号の論理状態に対応した論理状態を有する複数の信号であって、各信号の論理状態が変化するタイミングの時間差が前記遅延時間に応じた時間である前記複数の信号を出力するパルス出力部と、同一の定電流を生成する上位電流源セルを有する上位電流源セル部、前記上位電流源セルが生成する前記定電流の電流値に対して所定の割合となる電流値を生成する複数の下位電流源セルを有する下位電流源セル部、前記パルス出力部の出力に基づいて前記下位電流源セルを選択する下位ビット選択部、前記パルス出力部の出力に基づいて前記上位電流源セルを選択する上位ビット選択部を有するm個の機能回路と、前記m個の機能回路から出力される電流を加算する加算部と、前記加算部で加算された電流を電圧に変換して出力する変換部と、を備え、前記m個の機能回路において、一の機能回路が有する前記下位ビット選択部および前記上位ビット選択部の選択動作のタイミングと、他の機能回路が有する前記下位ビット選択部および前記上位ビット選択部の選択動作のタイミングとの時間差は前記遅延時間の整数倍に応じた時間であることを特徴とするランプ波生成回路。前記遅延部は、前記遅延ユニットをリング状に接続されてなる円環遅延回路であることを特徴とする請求項1または請求項2に係るランプ波生成回路。前記上位ビット選択部は、前記上位電流源セルを選択するシフトレジスタ部と、前記パルス出力部の出力に基づいて、前記シフトレジスタ部に与えるシフトクロックを生成するシフト制御部と、を有することを特徴とする請求項1または請求項2に係るランプ波生成回路。入射される電磁波の大きさに応じて画素信号を出力する画素が複数、行列状に配置された撮像部と、請求項1から請求項4の何れか一項に係るランプ波生成回路と、を備えることを特徴とする固体撮像装置。上述したような固体撮像装置では、ランプ波生成回路を高速に動作させるための駆動クロックの成型をする必要があり、高速なランプ波生成が困難であるという課題がある。以下、この課題について説明する。上述したような固体撮像装置では、参照信号として時間の経過とともに電圧値が増加あるいは減少するランプ波が必要となる。一般的に、ランプ波の生成は、DA変換器を構成するカウンタ回路を高速に動作させることで行うが、その生成には駆動クロックであるカウントクロックの成型高速なクロックの生成と生成したクロックの複雑な位相調整をする必要があり、特にGHzオーダのカウントクロックの成型は困難である。本発明は、上述した課題に鑑みてなされたものであって、高速化が容易なランプ波生成回路および固体撮像装置を提供することを目的とする。本発明は、上記の課題を解決するためになされたもので、入力された信号を遅延させて出力する複数の遅延ユニットを有する遅延部を有するとともに、前記遅延ユニットが信号を遅延させる遅延時間を制御する遅延制御部を有して構成され、前記遅延ユニットが出力する信号の論理状態に対応した論理状態を有する複数の信号であって、各信号の論理状態が変化するタイミングの時間差が前記遅延時間に応じた時間である前記複数の信号を出力するパルス出力部と、同一の定電流を生成する上位電流源セルを有する上位電流源セル部、前記上位電流源セルが生成する前記定電流の電流値に対して所定の割合ずつ値が異なる電流値を生成すべく重み付けされた複数の下位電流源セルを有する下位電流源セル部、前記パルス出力部の出力に基づいて前記下位電流源セルを選択する下位ビット選択部、前記パルス出力部の出力に基づいて前記上位電流源セルを選択する上位ビット選択部を有するm個の機能回路と、前記m個の機能回路から出力される電流を加算する加算部と、前記加算部で加算された電流を電圧に変換して出力する変換部と、を備え、前記m個の機能回路において、一の機能回路が有する前記下位ビット選択部および前記上位ビット選択部の選択動作のタイミングと、他の機能回路が有する前記下位ビット選択部および前記上位ビット選択部の選択動作のタイミングとの時間差は前記遅延時間の整数倍に応じた時間であることを特徴とするランプ波生成回路である。また、本発明は、入力された信号を遅延させて出力する複数の遅延ユニットを有する遅延部を有するとともに、前記遅延ユニットが信号を遅延させる遅延時間を制御する遅延制御部を有して構成され、前記遅延ユニットが出力する信号の論理状態に対応した論理状態を有する複数の信号であって、各信号の論理状態が変化するタイミングの時間差が前記遅延時間に応じた時間である前記複数の信号を出力するパルス出力部と、同一の定電流を生成する上位電流源セルを有する上位電流源セル部、前記上位電流源セルが生成する前記定電流の電流値に対して所定の割合となる電流値を生成する複数の下位電流源セルを有する下位電流源セル部、前記パルス出力部の出力に基づいて前記下位電流源セルを選択する下位ビット選択部、前記パルス出力部の出力に基づいて前記上位電流源セルを選択する上位ビット選択部を有するm個の機能回路と、前記m個の機能回路から出力される電流を加算する加算部と、前記加算部で加算された電流を電圧に変換して出力する変換部と、を備え、前記m個の機能回路において、一の機能回路が有する前記下位ビット選択部および前記上位ビット選択部の選択動作のタイミングと、他の機能回路が有する前記下位ビット選択部および前記上位ビット選択部の選択動作のタイミングとの時間差は前記遅延時間の整数倍に応じた時間であることを特徴とするランプ波生成回路である。また、本発明のランプ波生成回路において、前記遅延部は、前記遅延ユニットをリング状に接続されてなる円環遅延回路であることを特徴とする。また、本発明のランプ波生成回路において、前記上位ビット選択部は、前記上位電流源セルを選択するシフトレジスタ部と、前記パルス出力部の出力に基づいて、前記シフトレジスタ部に与えるシフトクロックを生成するシフト制御部と、を有することを特徴とする。また、本発明は、入射される電磁波の大きさに応じて画素信号を出力する画素が複数、行列状に配置された撮像部と、上記のランプ波生成回路と、を備えることを特徴とする固体撮像装置である。本発明によれば、遅延時間に応じた時間差で論理状態が変化する複数の信号に基づいて機能回路が下位電流源セルおよび上位電流源セルを選択することが可能となるため、駆動クロックを成型する必要がなく、機能回路の動作を容易に高速化することができる。以下、図面を参照し、本発明の実施形態を説明する。第1の実施形態まず、本発明の第1の実施形態を説明する。図1は、本実施形態によるランプ波生成回路の構成の一例を示している。図1に示すランプ波生成回路は、パルス出力部10、上位電流源セル部11a,11b,11c、下位電流源セル部12、上位ビット選択部13a,13b,13c、下位ビット選択部14、加算部15、変換部16、およびブロック制御部17を有している。パルス出力部10は、パルスDUO0~DUO8を生成して出力する。上位電流源セル部11a,11b,11cは、同一の定電流を生成する複数の上位電流源セル図中の×1と記載されているセルを有する。これらの上位電流源セルは行列状に配列されている。下位電流源セル部12は、上位電流源セル部11a,11b,11cを構成する個々の上位電流源セルが生成する定電流の電流値の3分の1ずつ値が異なる電流値を生成すべく重み付けされた複数の下位電流源セル図中の×13、×23と記載されているセルを有する。すなわち、1つの上位電流源セルが生成する定電流の電流値をIとすると、下位電流源セル部12を構成する下位電流源セルはそれぞれ、電流値がI3、2×I3の電流を生成する。また、下位電流源セル部12は、電流値がI3の電流を生成する下位電流源セルと、電流値が2×I3の電流を生成する下位電流源セルとの組を3組分有する。上位ビット選択部13aは、パルス出力部10から出力される信号DUO4に基づいて上位電流源セル部11aの上位電流源セルを選択する。上位ビット選択部13bは、パルス出力部10から出力される信号DUO6に基づいて上位電流源セル部11bの上位電流源セルを選択する。上位ビット選択部13cは、パルス出力部10から出力される信号DUO8に基づいて上位電流源セル部11cの上位電流源セルを選択する。上位ビット選択部13a,13b,13cは、上位電流源セルを選択する信号を生成して上位電流源セル部11a,11b,11cに出力するシフトレジスタ部130a,130b,130cと、パルス出力部10から出力される信号DUO4,DUO6,DUO8に基づいてシフトレジスタ部130a,130b,130cをシフト動作させるためのシフトクロックを生成するシフト制御部131a,131b,131cとを有する。シフトレジスタ部130a,130b,130cは、上位電流源セルと略同数のシフトレジスタ回路を有する。下位ビット選択部14は、パルス出力部10から出力される信号DUO0~DUO8に基づいて下位電流源セル部12の下位電流源セルを選択する。下位ビット選択部14は、下位電流源セルを選択する信号SCAN0,SCAN3を生成する第1の下位ビット選択部SAと、下位電流源セルを選択する信号SCAN1,SCAN4を生成する第2の下位ビット選択部SBと、下位電流源セルを選択する信号SCAN2,SCAN5を生成する第3の下位ビット選択部SCとを有する。加算部15は、上位電流源セル部11a,11b,11cを構成する上位電流源セルおよび下位電流源セル部12を構成する下位電流源セルから出力される定電流を加算して出力する。変換部16は、加算部15が出力する電流を電圧信号に変換して出力する。変換部16には、例えば抵抗素子や容量素子を用いることが想定されるが、これに限る必要もない。ブロック制御部17は、上記の各部を制御する。上位電流源セル部11aと、下位電流源セル部12の1組の下位電流源セルと、上位ビット選択部13aと、下位ビット選択部14の第1の下位ビット選択部SAは第1の機能回路を構成している。上位電流源セル部11bと、下位電流源セル部12の1組の下位電流源セルと、上位ビット選択部13bと、下位ビット選択部14の第2の下位ビット選択部SBは第2の機能回路を構成している。上位電流源セル部11cと、下位電流源セル部12の1組の下位電流源セルと、上位ビット選択部13cと、下位ビット選択部14の第3の下位ビット選択部SCは第3の機能回路を構成している。尚、3個の機能回路は略同様に構成されることが好ましいが、これに限らない。図2はパルス出力部10の詳細な構成を示している。パルス出力部10は、遅延部100および遅延制御部101を有している。遅延部100は、入力された信号を遅延させて出力する複数の遅延ユニットDUは、0~8が接続された構成を有し、1段目の遅延ユニットDU0に入力されたスタートパルスStartPを各遅延ユニットによって遅延させ、最終段目の遅延ユニットDU8から出力する。各遅延ユニットDUは、反転素子であるNAND回路で構成されている。最終段目の遅延ユニットDU8の出力は1段目の遅延ユニットDU0の入力に接続されており、遅延ユニットDU0~DU8は、リング状に接続された円環遅延回路を構成している。遅延制御部101は、遅延ユニットDUが信号を遅延させる遅延時間を制御する可変電流源で構成されている。可変電流源の電流値は、バイアス電圧Vbiasを変えることで制御する。尚、遅延ユニットはこの構成に限らない。また、遅延制御部101もこの構成に限らない。図2では、遅延ユニットの下側に可変電流源を設けているが、可変電流源を下側でなく、上側あるいは上下の両方に設けても構わないし、これに限る必要もない。図3はパルス出力部10の動作を示している。1段目の遅延ユニットDU0に入力されるスタートパルスStartPの論理状態がLLow状態からHHigh状態に変化することで、遅延部100を構成する遅延ユニットDUが遷移動作を開始する。スタートパルスStartPの論理状態が変化してから遅延ユニットDU0の遅延時間が経過したタイミングで、遅延ユニットDU0から出力される信号DUO0の論理状態がH状態からL状態に変化する。続いて、信号DUO0の論理状態が変化してから遅延ユニットDU1の遅延時間が経過したタイミングで、遅延ユニットDU1から出力される信号DUO1の論理状態がL状態からH状態に変化する。以降、同様にして各遅延ユニットDUから出力される信号DUOの論理状態が順次変化する。上記の動作により、遅延ユニットDUから出力される信号DUOの論理状態は、1段前の遅延ユニットDUから出力される信号DUOの論理状態が変化したタイミングから遅延ユニットDUの遅延時間だけ経過したタイミングで変化する。つまり、パルス出力部10が出力する信号DUO0~DUO8のそれぞれの論理状態が変化するタイミングは遅延ユニットDUの遅延時間ずつ異なる。図4は下位ビット選択部14の詳細な構成を示している。下位ビット選択部14は、パルス出力部10が有する複数の遅延ユニットDUから出力される信号を論理演算することにより、所定のタイミングで所定の論理となるパルス信号を生成して出力する。下位ビット選択部14は、インバータ回路INVは、0~8と、NAND回路NANDは、0~8とで構成されている。所定の遅延ユニットから出力された信号が反転されてNAND回路NANDの一方の入力端子に入力され、所定の遅延ユニットの3段前の遅延ユニットから出力された信号がNAND回路NANDの他方の入力端子に入力される。NAND回路NANDから出力された信号は、所望の論理を得るためにインバータ回路INVで反転され、信号SCANとして出力される。すなわち、下位ビット選択部14は、所定の遅延ユニットから出力された信号と、所定の遅延ユニットの3段前の遅延ユニットから出力された信号を反転した信号との論理積演算ANDを行った信号を出力する。NAND回路NAND0,NAND3およびインバータ回路INV0,INV3が図1の第1の下位ビット選択部SAに対応し、NAND回路NAND1,NAND4およびインバータ回路INV1,INV4が図1の第2の下位ビット選択部SBに対応し、NAND回路NAND2,NAND5およびインバータ回路INV2,INV5が図1の第3の下位ビット選択部SCに対応する。尚、この構成は一例であり、これに限らない。次に、ランプ波生成回路の動作を説明する。図5は、パルス出力部10が出力する信号DUO0~DUO8と、第1の機能回路を構成する下位電流源セル部12の下位電流源セルの選択に係る信号SCAN0,SCAN3と、第1の機能回路を構成する上位電流源セル部11aの上位電流源セルの選択に係る信号DUO4と、第1の機能回路を構成する下位電流源セル部12が生成する下位電流値Aと、第1の機能回路を構成する上位電流源セル部11aが生成する上位電流値Aと、下位電流値Aおよび上位電流値Aの合計である加算値Aとを示している。図6は、パルス出力部10が出力する信号DUO0~DUO8と、第2の機能回路を構成する下位電流源セル部12の下位電流源セルの選択に係る信号SCAN1,SCAN4と、第2の機能回路を構成する上位電流源セル部11bの上位電流源セルの選択に係る信号DUO6と、第2の機能回路を構成する下位電流源セル部12が生成する下位電流値Bと、第2の機能回路を構成する上位電流源セル部11bが生成する上位電流値Bと、下位電流値Bおよび上位電流値Bの合計である加算値Bとを示している。図7は、パルス出力部10が出力する信号DUO0~DUO8と、第3の機能回路を構成する下位電流源セル部12の下位電流源セルの選択に係る信号SCAN2,SCAN5と、第3の機能回路を構成する上位電流源セル部11cの上位電流源セルの選択に係る信号DUO8と、第3の機能回路を構成する下位電流源セル部12が生成する下位電流値Cと、第3の機能回路を構成する上位電流源セル部11cが生成する上位電流値Cと、下位電流値Cおよび上位電流値Cの合計である加算値Cとを示している。まず、スタートパルスStartPの論理状態がL状態からH状態に変化することで、パルス出力部10を構成する遅延ユニットDUは、0~8が遷移動作を開始する。遅延ユニットDUの遷移動作に応じて、パルス出力部から出力される信号DUOは、0~8の論理状態が順次変化する。各信号DUOは、それぞれに対応した機能回路に入力される。第1~第3の機能回路は、パルス出力部10から出力される信号DUOに同期して動作する。以下、各機能回路の動作について説明する。以下では説明を簡単にするため、1つの上位電流源セルが出力する電流値を1とし、1つの下位電流源セル2種類が出力する電流値をそれぞれ13、23とする。第1の機能回路では、下位ビット選択部14の第1の下位ビット選択部SAが出力する信号SCAN0,SCAN3がL状態からH状態に変化するタイミングで下位電流源セル部12の下位電流源セルが選択され、選択された下位電流源セルに応じた下位電流値Aが出力される。また、第1の機能回路では、上位ビット選択部13aに入力される信号DUO4がL状態からH状態に変化するタイミングで上位電流源セル部11aの上位電流源セルが選択され、選択された上位電流源セルに応じた上位電流値Aが出力される。第1の機能回路における下位電流源セルの選択に係る具体的な動作は以下の通りである。信号DUO1がL状態からH状態に変化したタイミングで信号SCAN0がL状態からH状態に変化する。これにより、13の電流値を出力する下位電流源セルが選択され、下位電流値Aが13増加する。続いて、信号DUO7がL状態からH状態に変化したタイミングで信号SCAN0がH状態からL状態に変化するとともに信号SCAN3がL状態からH状態に変化する。これにより、13の電流値を出力する下位電流源セルが非選択となるとともに、23の電流値を出力する下位電流源セルが選択され、下位電流値Aが13増加する。続いて、信号DUO4がL状態からH状態に変化したタイミングで信号SCAN3がH状態からL状態に変化する。これにより、23の電流値を出力する下位電流源セルが非選択となり、下位電流値Aが0となる。以上の動作を繰り返すことで、下位電流源セルの選択が行われる。第1の機能回路における上位電流源セルの選択に係る具体的な動作は以下の通りである。信号DUO4がL状態からH状態に変化したタイミングで、上位ビット選択部13aのシフト制御部131aが信号DUO4の変化に基づいたシフトクロックを生成する。上位ビット選択部13aのシフトレジスタ部130aは、このシフトクロックに基づいて1段シフトする。これにより、上位電流源セルが選択され、上位電流値Aが1増加する。以降、同様に信号DUO4がL状態からH状態に変化したタイミングで上位電流源セルが選択され、上位電流値Aが1増加する。以上の動作を繰り返すことで、上位電流源セルの選択が行われる。以上の動作により、加算値Aは13ずつ増加する。第2の機能回路では、下位ビット選択部14の第2の下位ビット選択部SBが出力する信号SCAN1,SCAN4がL状態からH状態に変化するタイミングで下位電流源セル部12の下位電流源セルが選択され、選択された下位電流源セルに応じた下位電流値Bが出力される。また、第2の機能回路では、上位ビット選択部13bに入力される信号DUO6がL状態からH状態に変化するタイミングで上位電流源セル部11bの上位電流源セルが選択され、選択された上位電流源セルに応じた上位電流値Bが出力される。第2の機能回路における下位電流源セルの選択に係る具体的な動作は以下の通りである。信号DUO3がL状態からH状態に変化したタイミングで信号SCAN1がL状態からH状態に変化する。これにより、13の電流値を出力する下位電流源セルが選択され、下位電流値Bが13増加する。続いて、信号DUO0がL状態からH状態に変化したタイミングで信号SCAN1がH状態からL状態に変化するとともに信号SCAN4がL状態からH状態に変化する。これにより、13の電流値を出力する下位電流源セルが非選択となるとともに、23の電流値を出力する下位電流源セルが選択され、下位電流値Bが13増加する。続いて、信号DUO6がL状態からH状態に変化したタイミングで信号SCAN4がH状態からL状態に変化する。これにより、23の電流値を出力する下位電流源セルが非選択となり、下位電流値Bが0となる。以上の動作を繰り返すことで、下位電流源セルの選択が行われる。第2の機能回路における上位電流源セルの選択に係る具体的な動作は以下の通りである。信号DUO6がL状態からH状態に変化したタイミングで、上位ビット選択部13bのシフト制御部131bが信号DUO6の変化に基づいたシフトクロックを生成する。上位ビット選択部13bのシフトレジスタ部130bは、このシフトクロックに基づいて1段シフトする。これにより、上位電流源セルが選択され、上位電流値Bが1増加する。以降、同様に信号DUO6がL状態からH状態に変化したタイミングで上位電流源セルが選択され、上位電流値Bが1増加する。以上の動作を繰り返すことで、上位電流源セルの選択が行われる。以上の動作により、加算値Bは13ずつ増加する。第3の機能回路では、下位ビット選択部14の第3の下位ビット選択部SCが出力する信号SCAN2,SCAN5がL状態からH状態に変化するタイミングで下位電流源セル部12の下位電流源セルが選択され、選択された下位電流源セルに応じた下位電流値Cが出力される。また、第3の機能回路では、上位ビット選択部13cに入力される信号DUO8がL状態からH状態に変化するタイミングで上位電流源セル部11cの上位電流源セルが選択され、選択された上位電流源セルに応じた上位電流値Cが出力される。第3の機能回路における下位電流源セルの選択に係る具体的な動作は以下の通りである。信号DUO5がL状態からH状態に変化したタイミングで信号SCAN2がL状態からH状態に変化する。これにより、13の電流値を出力する下位電流源セルが選択され、下位電流値Cが13増加する。続いて、信号DUO2がL状態からH状態に変化したタイミングで信号SCAN2がH状態からL状態に変化するとともに信号SCAN5がL状態からH状態に変化する。これにより、13の電流値を出力する下位電流源セルが非選択となるとともに、23の電流値を出力する下位電流源セルが選択され、下位電流値Cが13増加する。続いて、信号DUO8がL状態からH状態に変化したタイミングで信号SCAN5がH状態からL状態に変化する。これにより、23の電流値を出力する下位電流源セルが非選択となり、下位電流値Cが0となる。以上の動作を繰り返すことで、下位電流源セルの選択が行われる。第3の機能回路における上位電流源セルの選択に係る具体的な動作は以下の通りである。信号DUO8がL状態からH状態に変化したタイミングで、上位ビット選択部13cのシフト制御部131cが信号DUO8の変化に基づいたシフトクロックを生成する。上位ビット選択部13cのシフトレジスタ部130cは、このシフトクロックに基づいて1段シフトする。これにより、上位電流源セルが選択され、上位電流値Cが1増加する。以降、同様に信号DUO8がL状態からH状態に変化したタイミングで上位電流源セルが選択され、上位電流値Cが1増加する。以上の動作を繰り返すことで、上位電流源セルの選択が行われる。以上の動作により、加算値Cは13ずつ増加する。加算部15で各機能回路からの定電流出力が加算され加算値A加算値B加算値C、変換部16で電圧に変換される。上述した加算値A、加算値B、加算値Cを合計した加算値は13ずつ増加する図8参照。図8に示すように、下位電流値Aが変化するタイミングから2段分の遅延ユニットの遅延時間が経過したタイミングで下位電流値Bが変化し、下位電流値Bが変化するタイミングから2段分の遅延ユニットの遅延時間が経過したタイミングで下位電流値Cが変化する。尚、本例では、各下位電流値が0になるタイミングを基準としている。同様に、上位電流値Aが変化するタイミングから2段分の遅延ユニットの遅延時間が経過したタイミングで上位電流値Bが変化し、上位電流値Bが変化するタイミングから2段分の遅延ユニットの遅延時間が経過したタイミングで上位電流値Cが変化する。尚、本例では、各上位電流値が増加するタイミングを基準としている。つまり、第1の機能回路の第1の下位ビット選択部SAおよび上位ビット選択部13aによる下位電流源セルおよび上位電流源セルの選択非選択に係るタイミングから、一定時間本例の場合、2段分の遅延ユニットの遅延時間が経過したタイミングで第2の機能回路の第2の下位ビット選択部SBおよび上位ビット選択部13bによる下位電流源セルおよび上位電流源セルの選択非選択が行われる。下位電流源セルおよび上位電流源セルによる選択非選択のタイミングに関して、第2の機能回路と第3の機能回路の関係も同様である。したがって、第1~第3の機能回路は、パルス出力部10から出力される信号に同期して動作し、かつ、各機能回路による下位電流源セルおよび上位電流源セルの選択非選択に係るタイミングは一定の時間差を有する。上述したように、本実施形態によれば、パルス出力部10の遅延ユニットDUは、0~8の遅延時間に応じた時間差で論理状態が変化する信号DUOは、0~8に基づいて、第1~第3の機能回路が下位電流源セルおよび上位電流源セルを選択することが可能となる。このため、駆動クロックを成型する必要がなく、各機能回路の動作を容易に高速化することができる。また、各機能回路を一定の時間差で動作させることにより、所定の時間間隔で電圧が変化する安定したランプ波を生成することができる。このため、グリッチの発生やミスコードの発生を抑圧することができる。また、このランプ波生成回路を、例えば図20のランプ波生成回路7に代えて設けることで、固体撮像装置の高速化が可能となる。また、本実施形態によれば、以下の効果も得られる。DA変換器を用いた一般的なランプ波生成回路では、カウンタ回路から出力された信号を用いて下位電流源セルの選択を行い、カウンタ回路から出力された信号をデコードした信号を用いて上位電流源セルの選択を行っている。このため、下位電流源セルの選択非選択と上位電流源セルの選択とが同時に行われる際に両者のタイミングを合わせることが困難であり、両者のタイミングのずれによるグリッチが発生する。これに対して、本実施形態では、シフトレジスタ部とシフト制御部とで上位ビット選択部を構成することによって、下位電流源セルの選択非選択と上位電流源セルの選択とのタイミングのずれを抑圧し、グリッチの発生を抑圧することができる。第2の実施形態次に、本発明の第2の実施形態を説明する。図9は、本実施形態によるランプ波生成回路の構成の一例を示している。パルス出力部10から上位ビット選択部13a,13b,13cに出力される信号および下位ビット選択部14から下位電流源セル部12に出力される信号以外は、図1に示したランプ波生成回路と同様であるので、説明を省略する。上位ビット選択部13aは、パルス出力部10から出力される信号DUO4に基づいて上位電流源セル部11aの上位電流源セルを選択する。上位ビット選択部13bは、パルス出力部10から出力される信号DUO0に基づいて上位電流源セル部11bの上位電流源セルを選択する。上位ビット選択部13cは、パルス出力部10から出力される信号DUO5に基づいて上位電流源セル部11cの上位電流源セルを選択する。下位ビット選択部14の第1の下位ビット選択部SAは信号SCAN0,SCAN3を下位電流源セル部12に出力し、下位ビット選択部14の第2の下位ビット選択部SBは信号SCAN7,SCAN1を下位電流源セル部12に出力し、下位ビット選択部14の第3の下位ビット選択部SCは信号SCAN5,SCAN8を下位電流源セル部12に出力する。次に、ランプ波生成回路の動作を説明する。図10は、パルス出力部10が出力する信号DUO0~DUO8と、第1の機能回路を構成する下位電流源セル部12の下位電流源セルの選択に係る信号SCAN0,SCAN3と、第1の機能回路を構成する上位電流源セル部11aの上位電流源セルの選択に係る信号DUO4と、第1の機能回路を構成する下位電流源セル部12が生成する下位電流値Aと、第1の機能回路を構成する上位電流源セル部11aが生成する上位電流値Aと、下位電流値Aおよび上位電流値Aの合計である加算値Aとを示している。図11は、パルス出力部10が出力する信号DUO0~DUO8と、第2の機能回路を構成する下位電流源セル部12の下位電流源セルの選択に係る信号SCAN1,SCAN7と、第2の機能回路を構成する上位電流源セル部11bの上位電流源セルの選択に係る信号DUO0と、第2の機能回路を構成する下位電流源セル部12が生成する下位電流値Bと、第2の機能回路を構成する上位電流源セル部11bが生成する上位電流値Bと、下位電流値Bおよび上位電流値Bの合計である加算値Bとを示している。図12は、パルス出力部10が出力する信号DUO0~DUO8と、第3の機能回路を構成する下位電流源セル部12の下位電流源セルの選択に係る信号SCAN5,SCAN8と、第3の機能回路を構成する上位電流源セル部11cの上位電流源セルの選択に係る信号DUO5と、第3の機能回路を構成する下位電流源セル部12が生成する下位電流値Cと、第3の機能回路を構成する上位電流源セル部11cが生成する上位電流値Cと、下位電流値Cおよび上位電流値Cの合計である加算値Cとを示している。まず、スタートパルスStartPの論理状態がL状態からH状態に変化することで、パルス出力部10を構成する遅延ユニットDUは、0~8が遷移動作を開始する。遅延ユニットDUの遷移動作に応じて、パルス出力部から出力される信号DUOは、0~8の論理状態が順次変化する。各信号DUOは、それぞれに対応した機能回路に入力される。第1~第3の機能回路は、パルス出力部10から出力される信号DUOに同期して動作する。以下、各機能回路の動作について説明する。以下では説明を簡単にするため、1つの上位電流源セルが出力する電流値を1とし、1つの下位電流源セル2種類が出力する電流値をそれぞれ13、23とする。第1の機能回路では、下位ビット選択部14の第1の下位ビット選択部SAが出力する信号SCAN0,SCAN3がL状態からH状態に変化するタイミングで下位電流源セル部12の下位電流源セルが選択され、選択された下位電流源セルに応じた下位電流値Aが出力される。また、第1の機能回路では、上位ビット選択部13aに入力される信号DUO4がL状態からH状態に変化するタイミングで上位電流源セル部11aの上位電流源セルが選択され、選択された上位電流源セルに応じた上位電流値Aが出力される。第1の機能回路における下位電流源セルの選択に係る具体的な動作は以下の通りである。信号DUO1がL状態からH状態に変化したタイミングで信号SCAN0がL状態からH状態に変化する。これにより、13の電流値を出力する下位電流源セルが選択され、下位電流値Aが13増加する。続いて、信号DUO7がL状態からH状態に変化したタイミングで信号SCAN0がH状態からL状態に変化するとともに信号SCAN3がL状態からH状態に変化する。これにより、13の電流値を出力する下位電流源セルが非選択となるとともに、23の電流値を出力する下位電流源セルが選択され、下位電流値Aが13増加する。続いて、信号DUO4がL状態からH状態に変化したタイミングで信号SCAN3がH状態からL状態に変化する。これにより、23の電流値を出力する下位電流源セルが非選択となり、下位電流値Aが0となる。以上の動作を繰り返すことで、下位電流源セルの選択が行われる。第1の機能回路における上位電流源セルの選択に係る具体的な動作は以下の通りである。信号DUO4がL状態からH状態に変化したタイミングで、上位ビット選択部13aのシフト制御部131aが信号DUO4の変化に基づいたシフトクロックを生成する。上位ビット選択部13aのシフトレジスタ部130aは、このシフトクロックに基づいて1段シフトする。これにより、上位電流源セルが選択され、上位電流値Aが1増加する。以降、同様に信号DUO4がL状態からH状態に変化したタイミングで上位電流源セルが選択され、上位電流値Aが1増加する。以上の動作を繰り返すことで、上位電流源セルの選択が行われる。以上の動作により、加算値Aは13ずつ増加する。第2の機能回路では、下位ビット選択部14の第2の下位ビット選択部SBが出力する信号SCAN7,SCAN1がL状態からH状態に変化するタイミングで下位電流源セル部12の下位電流源セルが選択され、選択された下位電流源セルに応じた下位電流値Bが出力される。また、第2の機能回路では、上位ビット選択部13bに入力される信号DUO0がL状態からH状態に変化するタイミングで上位電流源セル部11bの上位電流源セルが選択され、選択された上位電流源セルに応じた上位電流値Bが出力される。第2の機能回路における下位電流源セルの選択に係る具体的な動作は以下の通りである。信号DUO6がL状態からH状態に変化したタイミングで信号SCAN7がL状態からH状態に変化する。これにより、13の電流値を出力する下位電流源セルが選択され、下位電流値Bが13増加する。続いて、信号DUO3がL状態からH状態に変化したタイミングで信号SCAN7がH状態からL状態に変化するとともに信号SCAN1がL状態からH状態に変化する。これにより、13の電流値を出力する下位電流源セルが非選択となるとともに、23の電流値を出力する下位電流源セルが選択され、下位電流値Bが13増加する。続いて、信号DUO0がL状態からH状態に変化したタイミングで信号SCAN1がH状態からL状態に変化する。これにより、23の電流値を出力する下位電流源セルが非選択となり、下位電流値Bが0となる。以上の動作を繰り返すことで、下位電流源セルの選択が行われる。第2の機能回路における上位電流源セルの選択に係る具体的な動作は以下の通りである。信号DUO0がL状態からH状態に変化したタイミングで、上位ビット選択部13bのシフト制御部131bが信号DUO0の変化に基づいたシフトクロックを生成する。上位ビット選択部13bのシフトレジスタ部130bは、このシフトクロックに基づいて1段シフトする。これにより、上位電流源セルが選択され、上位電流値Bが1増加する。以降、同様に信号DUO0がL状態からH状態に変化したタイミングで上位電流源セルが選択され、上位電流値Bが1増加する。以上の動作を繰り返すことで、上位電流源セルの選択が行われる。以上の動作により、加算値Bは13ずつ増加する。第3の機能回路では、下位ビット選択部14の第3の下位ビット選択部SCが出力する信号SCAN5,SCAN8がL状態からH状態に変化するタイミングで下位電流源セル部12の下位電流源セルが選択され、選択された下位電流源セルに応じた下位電流値Cが出力される。また、第3の機能回路では、上位ビット選択部13cに入力される信号DUO5がL状態からH状態に変化するタイミングで上位電流源セル部11cの上位電流源セルが選択され、選択された上位電流源セルに応じた上位電流値Cが出力される。第3の機能回路における下位電流源セルの選択に係る具体的な動作は以下の通りである。信号DUO2がL状態からH状態に変化したタイミングで信号SCAN5がL状態からH状態に変化する。これにより、13の電流値を出力する下位電流源セルが選択され、下位電流値Cが13増加する。続いて、信号DUO8がL状態からH状態に変化したタイミングで信号SCAN5がH状態からL状態に変化するとともに信号SCAN8がL状態からH状態に変化する。これにより、13の電流値を出力する下位電流源セルが非選択となるとともに、23の電流値を出力する下位電流源セルが選択され、下位電流値Cが13増加する。続いて、信号DUO5がL状態からH状態に変化したタイミングで信号SCAN8がH状態からL状態に変化する。これにより、23の電流値を出力する下位電流源セルが非選択となり、下位電流値Cが0となる。以上の動作を繰り返すことで、下位電流源セルの選択が行われる。第3の機能回路における上位電流源セルの選択に係る具体的な動作は以下の通りである。信号DUO5がL状態からH状態に変化したタイミングで、上位ビット選択部13cのシフト制御部131cが信号DUO5の変化に基づいたシフトクロックを生成する。上位ビット選択部13cのシフトレジスタ部130cは、このシフトクロックに基づいて1段シフトする。これにより、上位電流源セルが選択され、上位電流値Cが1増加する。以降、同様に信号DUO5がL状態からH状態に変化したタイミングで上位電流源セルが選択され、上位電流値Cが1増加する。以上の動作を繰り返すことで、上位電流源セルの選択が行われる。以上の動作により、加算値Cは13ずつ増加する。加算部15で各機能回路からの定電流出力が加算され加算値A加算値B加算値C、変換部16で電圧に変換される。上述した加算値A、加算値B、加算値Cを合計した加算値は13ずつ増加する図13参照。図13に示すように、下位電流値Cが変化するタイミングから4段分の遅延ユニットの遅延時間が経過したタイミングで下位電流値Bが変化し、下位電流値Bが変化するタイミングから4段分の遅延ユニットの遅延時間が経過したタイミングで下位電流値Aが変化する。尚、本例では、各下位電流値が0になるタイミングを基準としている。同様に、上位電流値Cが変化するタイミングから4段分の遅延ユニットの遅延時間が経過したタイミングで上位電流値Bが変化し、上位電流値Bが変化するタイミングから4段分の遅延ユニットの遅延時間が経過したタイミングで上位電流値Aが変化する。尚、本例では、各上位電流値が増加するタイミングを基準としている。つまり、第3の機能回路の第3の下位ビット選択部SCおよび上位ビット選択部13cによる下位電流源セルおよび上位電流源セルの選択非選択に係るタイミングから、一定時間本例の場合、4段分の遅延ユニットの遅延時間が経過したタイミングで第2の機能回路の第2の下位ビット選択部SBおよび上位ビット選択部13bによる下位電流源セルおよび上位電流源セルの選択非選択が行われる。下位電流源セルおよび上位電流源セルによる選択非選択のタイミングに関して、第2の機能回路と第1の機能回路の関係も同様である。したがって、第1~第3の機能回路は、パルス出力部10から出力される信号に同期して動作し、かつ、各機能回路による下位電流源セルおよび上位電流源セルの選択非選択に係るタイミングは一定の時間差を有する。上述したように、本実施形態によれば、駆動クロックを成型する必要がなく、各機能回路の動作を容易に高速化することができる。また、各機能回路を一定の時間差で動作させることにより、所定の時間間隔で電圧が変化する安定したランプ波を生成することができ、グリッチの発生やミスコードの発生を抑圧することができる。また、下位電流源セルの選択非選択と上位電流源セルの選択とのタイミングのずれを抑圧し、グリッチの発生を抑圧することができる。さらに、このランプ波生成回路を、例えば図20のランプ波生成回路7に代えて設けることで、固体撮像装置の高速化が可能となる。また、本実施形態によれば、以下の効果も得られる。第1の実施形態では、図8に示すように、下位電流源セルの選択非選択と上位電流源セルの選択とが同時に行われるタイミングT1,T2,T3に関して、タイミングT1とタイミングT2の時間差およびタイミングT2とタイミングT3の時間差は2段分の遅延ユニットの遅延時間である。これに対して、第2の実施形態では、図13に示すように、下位電流源セルの選択非選択と上位電流源セルの選択とが同時に行われるタイミングT4,T5,T6に関して、タイミングT4とタイミングT5の時間差およびタイミングT5とタイミングT6の時間差は4段分の遅延ユニットの遅延時間である。前述したように、下位電流源セルの選択非選択と上位電流源セルの選択とが同時に行われるタイミングでは、両者のタイミングのずれによるグリッチが発生しやすい。このため、下位電流源セルの選択非選択と上位電流源セルの選択とが同時に行われるタイミングを時間的に分散させることで、生成されるランプ波に対するグリッチの影響を時間的に分散させることが望ましい。第2の実施形態では、第1の実施形態と比較して、下位電流源セルの選択非選択と上位電流源セルの選択とが同時に行われるタイミングを時間的に分散させることができるので、安定したランプ波を生成することができる。第3の実施形態次に、本発明の第3の実施形態を説明する。図14は、本実施形態によるランプ波生成回路の構成の一例を示している。下位電流源セル部12において、上位電流源セル部11a,11b,11cを構成する個々の上位電流源セルが生成する定電流の電流値の3分の1となる電流値を生成する複数の下位電流源セル図中の×13と記載されているセルが設けられている点と下位ビット選択部14の構成以外は、図1に示したランプ波生成回路と同様であるので、説明を省略する。図15は下位ビット選択部14の詳細な構成を示している。下位ビット選択部14は、パルス出力部10が有する複数の遅延ユニットDUから出力される信号を論理演算することにより、所定のタイミングで所定の論理となるパルス信号を生成して出力する。下位ビット選択部14は、インバータ回路INVは、0~8と、NAND回路NANDは、0~8と、RSラッチ回路RSは、0~5で構成されている。所定の遅延ユニットから出力された信号がNAND回路NANDの一方の入力端子に入力され、所定の遅延ユニットの3段前の遅延ユニットから出力された信号がNAND回路NANDの他方の入力端子に入力される。NAND回路NANDから出力された信号は、所望の論理を得るためにインバータ回路INVで反転され、RSラッチRSのS端子またはR端子に出力される。NAND回路NAND0,NAND3,NAND6、インバータ回路INV0,INV3,INV6、およびRSラッチRS0,RS3が図14の第1の下位ビット選択部SAに対応し、NAND回路NAND1,NAND4,NAND7、インバータ回路INV1,INV4,INV7、およびRSラッチRS1,RS4が図14の第2の下位ビット選択部SBに対応し、NAND回路NAND2,NAND5,NAND8、インバータ回路INV2,INV5,INV8、およびRSラッチRS2,RS5が図14の第3の下位ビット選択部SCに対応する。尚、この構成は一例であり、これに限らない。次に、ランプ波生成回路の動作を説明する。図16は、パルス出力部10が出力する信号DUO0~DUO8と、第1の機能回路を構成する下位電流源セル部12の下位電流源セルの選択に係る信号SCAN0,SCAN3と、第1の機能回路を構成する上位電流源セル部11aの上位電流源セルの選択に係る信号DUO4と、第1の機能回路を構成する下位電流源セル部12が生成する下位電流値Aと、第1の機能回路を構成する上位電流源セル部11aが生成する上位電流値Aと、下位電流値Aおよび上位電流値Aの合計である加算値Aとを示している。図17は、パルス出力部10が出力する信号DUO0~DUO8と、第2の機能回路を構成する下位電流源セル部12の下位電流源セルの選択に係る信号SCAN1,SCAN4と、第2の機能回路を構成する上位電流源セル部11bの上位電流源セルの選択に係る信号DUO6と、第2の機能回路を構成する下位電流源セル部12が生成する下位電流値Bと、第2の機能回路を構成する上位電流源セル部11bが生成する上位電流値Bと、下位電流値Bおよび上位電流値Bの合計である加算値Bとを示している。図18は、パルス出力部10が出力する信号DUO0~DUO8と、第3の機能回路を構成する下位電流源セル部12の下位電流源セルの選択に係る信号SCAN2,SCAN5と、第3の機能回路を構成する上位電流源セル部11cの上位電流源セルの選択に係る信号DUO8と、第3の機能回路を構成する下位電流源セル部12が生成する下位電流値Cと、第3の機能回路を構成する上位電流源セル部11cが生成する上位電流値Cと、下位電流値Cおよび上位電流値Cの合計である加算値Cとを示している。まず、スタートパルスStartPの論理状態がL状態からH状態に変化することで、パルス出力部10を構成する遅延ユニットDUは、0~8が遷移動作を開始する。遅延ユニットDUの遷移動作に応じて、パルス出力部から出力される信号DUOは、0~8の論理状態が順次変化する。各信号DUOは、それぞれに対応した機能回路に入力される。第1~第3の機能回路は、パルス出力部10から出力される信号DUOに同期して動作する。以下、各機能回路の動作について説明する。以下では説明を簡単にするため、1つの上位電流源セルが出力する電流値を1とし、1つの下位電流源セルが出力する電流値を13とする。第1の機能回路では、下位ビット選択部14の第1の下位ビット選択部SAが出力する信号SCAN0,SCAN3がL状態からH状態に変化するタイミングで下位電流源セル部12の下位電流源セルが選択され、選択された下位電流源セルに応じた下位電流値Aが出力される。また、第1の機能回路では、上位ビット選択部13aに入力される信号DUO4がL状態からH状態に変化するタイミングで上位電流源セル部11aの上位電流源セルが選択され、選択された上位電流源セルに応じた上位電流値Aが出力される。第1の機能回路における下位電流源セルの選択に係る具体的な動作は以下の通りである。信号DUO1がL状態からH状態に変化したタイミングで信号SCAN0がL状態からH状態に変化する。これにより、13の電流値を出力する下位電流源セルが選択され、下位電流値Aが13増加する。続いて、信号DUO7がL状態からH状態に変化したタイミングで信号SCAN3がL状態からH状態に変化する。これにより、13の電流値を出力する下位電流源セルが選択され、下位電流値Aが13増加する。続いて、信号DUO4がL状態からH状態に変化したタイミングで信号SCAN0,SCAN3がH状態からL状態に変化する。これにより、13の電流値を出力する2つの下位電流源セルが非選択となり、下位電流値Aが0となる。以上の動作を繰り返すことで、下位電流源セルの選択が行われる。第1の機能回路における上位電流源セルの選択に係る具体的な動作は以下の通りである。信号DUO4がL状態からH状態に変化したタイミングで、上位ビット選択部13aのシフト制御部131aが信号DUO4の変化に基づいたシフトクロックを生成する。上位ビット選択部13aのシフトレジスタ部130aは、このシフトクロックに基づいて1段シフトする。これにより、上位電流源セルが選択され、上位電流値Aが1増加する。以降、同様に信号DUO4がL状態からH状態に変化したタイミングで上位電流源セルが選択され、上位電流値Aが1増加する。以上の動作を繰り返すことで、上位電流源セルの選択が行われる。以上の動作により、加算値Aは13ずつ増加する。第2の機能回路では、下位ビット選択部14の第2の下位ビット選択部SBが出力する信号SCAN1,SCAN4がL状態からH状態に変化するタイミングで下位電流源セル部12の下位電流源セルが選択され、選択された下位電流源セルに応じた下位電流値Bが出力される。また、第2の機能回路では、上位ビット選択部13bに入力される信号DUO6がL状態からH状態に変化するタイミングで上位電流源セル部11bの上位電流源セルが選択され、選択された上位電流源セルに応じた上位電流値Bが出力される。第2の機能回路における下位電流源セルの選択に係る具体的な動作は以下の通りである。信号DUO3がL状態からH状態に変化したタイミングで信号SCAN1がL状態からH状態に変化する。これにより、13の電流値を出力する下位電流源セルが選択され、下位電流値Bが13増加する。続いて、信号DUO0がL状態からH状態に変化したタイミングで信号SCAN4がL状態からH状態に変化する。これにより、13の電流値を出力する下位電流源セルが選択され、下位電流値Bが13増加する。続いて、信号DUO6がL状態からH状態に変化したタイミングで信号SCAN1,SCAN4がH状態からL状態に変化する。これにより、13の電流値を出力する2つの下位電流源セルが非選択となり、下位電流値Bが0となる。以上の動作を繰り返すことで、下位電流源セルの選択が行われる。第2の機能回路における上位電流源セルの選択に係る具体的な動作は以下の通りである。信号DUO6がL状態からH状態に変化したタイミングで、上位ビット選択部13bのシフト制御部131bが信号DUO6の変化に基づいたシフトクロックを生成する。上位ビット選択部13bのシフトレジスタ部130bは、このシフトクロックに基づいて1段シフトする。これにより、上位電流源セルが選択され、上位電流値Bが1増加する。以降、同様に信号DUO6がL状態からH状態に変化したタイミングで上位電流源セルが選択され、上位電流値Bが1増加する。以上の動作を繰り返すことで、上位電流源セルの選択が行われる。以上の動作により、加算値Bは13ずつ増加する。第3の機能回路では、下位ビット選択部14の第3の下位ビット選択部SCが出力する信号SCAN2,SCAN5がL状態からH状態に変化するタイミングで下位電流源セル部12の下位電流源セルが選択され、選択された下位電流源セルに応じた下位電流値Cが出力される。また、第3の機能回路では、上位ビット選択部13cに入力される信号DUO8がL状態からH状態に変化するタイミングで上位電流源セル部11cの上位電流源セルが選択され、選択された上位電流源セルに応じた上位電流値Cが出力される。第3の機能回路における下位電流源セルの選択に係る具体的な動作は以下の通りである。信号DUO5がL状態からH状態に変化したタイミングで信号SCAN2がL状態からH状態に変化する。これにより、13の電流値を出力する下位電流源セルが選択され、下位電流値Cが13増加する。続いて、信号DUO2がL状態からH状態に変化したタイミングで信号SCAN5がL状態からH状態に変化する。これにより、13の電流値を出力する下位電流源セルが選択され、下位電流値Cが13増加する。続いて、信号DUO8がL状態からH状態に変化したタイミングで信号SCAN2,SCAN5がH状態からL状態に変化する。これにより、13の電流値を出力する2つの下位電流源セルが非選択となり、下位電流値Cが0となる。以上の動作を繰り返すことで、下位電流源セルの選択が行われる。第3の機能回路における上位電流源セルの選択に係る具体的な動作は以下の通りである。信号DUO8がL状態からH状態に変化したタイミングで、上位ビット選択部13cのシフト制御部131cが信号DUO8の変化に基づいたシフトクロックを生成する。上位ビット選択部13cのシフトレジスタ部130cは、このシフトクロックに基づいて1段シフトする。これにより、上位電流源セルが選択され、上位電流値Cが1増加する。以降、同様に信号DUO8がL状態からH状態に変化したタイミングで上位電流源セルが選択され、上位電流値Cが1増加する。以上の動作を繰り返すことで、上位電流源セルの選択が行われる。以上の動作により、加算値Cは13ずつ増加する。加算部15で各機能回路からの定電流出力が加算され加算値A加算値B加算値C、変換部16で電圧に変換される。上述した加算値A、加算値B、加算値Cを合計した加算値は13ずつ増加する図19参照。図19に示すように、下位電流値Aが変化するタイミングから2段分の遅延ユニットの遅延時間が経過したタイミングで下位電流値Bが変化し、下位電流値Bが変化するタイミングから2段分の遅延ユニットの遅延時間が経過したタイミングで下位電流値Cが変化する。尚、本例では、各下位電流値が0になるタイミングを基準としている。同様に、上位電流値Aが変化するタイミングから2段分の遅延ユニットの遅延時間が経過したタイミングで上位電流値Bが変化し、上位電流値Bが変化するタイミングから2段分の遅延ユニットの遅延時間が経過したタイミングで上位電流値Cが変化する。尚、本例では、各上位電流値が増加するタイミングを基準としている。つまり、第1の機能回路の第1の下位ビット選択部SAおよび上位ビット選択部13aによる下位電流源セルおよび上位電流源セルの選択非選択に係るタイミングから、一定時間本例の場合、2段分の遅延ユニットの遅延時間が経過したタイミングで第2の機能回路の第2の下位ビット選択部SBおよび上位ビット選択部13bによる下位電流源セルおよび上位電流源セルの選択非選択が行われる。下位電流源セルおよび上位電流源セルによる選択非選択のタイミングに関して、第2の機能回路と第3の機能回路の関係も同様である。したがって、第1~第3の機能回路は、パルス出力部10から出力される信号に同期して動作し、かつ、各機能回路による下位電流源セルおよび上位電流源セルの選択非選択に係るタイミングは一定の時間差を有する。上述したように、本実施形態によれば、駆動クロックを成型する必要がなく、各機能回路の動作を容易に高速化することができる。また、各機能回路を一定の時間差で動作させることにより、所定の時間間隔で電圧が変化する安定したランプ波を生成することができ、グリッチの発生やミスコードの発生を抑圧することができる。また、下位電流源セルの選択非選択と上位電流源セルの選択とのタイミングのずれを抑圧し、グリッチの発生を抑圧することができる。さらに、このランプ波生成回路を、例えば図20のランプ波生成回路7に代えて設けることで、固体撮像装置の高速化が可能となる。以上、図面を参照して本発明の実施形態について詳述してきたが、具体的な構成は上記の実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。"