"複数個のスイッチが、ブリッジ接続され、パルス幅変調信号に基づき、入力される第1の直流信号を、第1の交流信号に変換するブリッジ回路と、前記第1の交流信号をフィルタリングして、第2の交流信号を出力するフィルタ回路と、第1のインバータ指令信号に基づき、前記複数個のスイッチをオン/オフ制御して前記ブリッジ回路による前記パルス幅変調信号を出力する第1の制御部と、を備え、前記第1の制御部は、前記第1のインバータ指令信号の値に応じて、前記複数個のスイッチをオン/オフ制御し、前記第1のインバータ指令信号の値が、閾値を超えたときは、前記ブリッジ回路を閉ループ制御し、前記第1のインバータ指令信号の値が、前記閾値以下であるときは、前記ブリッジ回路を開ループ制御することを特徴とするインバータ装置。前記第1の制御部は、前記第1のインバータ指令信号の値が正であるときには、一方の前記スイッチをオフ状態とし、かつ他方の前記スイッチをオン/オフ制御し、前記第1のインバータ指令信号の値が負であるときには、前記他方のスイッチをオフ状態とし、かつ前記一方のスイッチをオン/オフ制御し、前記第1のインバータ指令信号の値が、前記閾値を超えたときは、前記第1のインバータ指令信号及び前記第1の交流信号とに基づき、前記ブリッジ回路を閉ループ制御し、前記第1のインバータ指令信号の値が、前記閾値以下であるときは、前記第1のインバータ指令信号に基づき、前記ブリッジ回路を開ループ制御とすることを特徴とする請求項1記載のインバータ装置。前記閾値は、前記第2の交流信号と前記第1の直流信号から生成されるスイッチングリップル電流の2分の1の値であることを特徴とする請求項1又は2記載のインバータ装置。前記第1のインバータ指令信号が、前記閾値を超えたときは、前記閉ループ制御に基づいて、前記ブリッジ回路を制御し、前記第1のインバータ指令信号が、前記閾値未満のときは、前記第1のインバータ指令信号の正負、及び前記第2の交流信号の正負で定まる複数の場合に応じて、前記パルス幅変調信号を生成することを特徴とする請求項1~3記載のインバータ装置。請求項1~4のいずれか1項に記載のインバータ装置は、更に、直流電圧源から出力される第2の直流信号のレベルを変換して前記第1の直流信号を出力するコンバータを備え、前記第1の制御部は、前記第2の交流信号のピーク値に安定余裕度を付加した第1の直流電圧指令信号を生成し、前記第1の直流信号と前記直流電圧指令信号とが一致するように、前記第1のインバータ指令信号を調整した第2のインバータ指令信号を生成し、前記第1のインバータ指令信号に替えて、前記第2のインバータ指令信号に基づいて制御することを特徴とするインバータ装置。請求項1~4のいずれか1項に記載のインバータ装置は、更に、直流電圧源から出力される第2の直流信号のレベルを変換して前記第1の直流信号を出力するコンバータと、前記第1の制御部は、前記第2の交流信号のピーク値に安定余裕度を付加した第2の直流信号指令値を生成し、前記コンバータの出力である前記第1の直流信号の入力レベルを制御する第2の制御部と、を備えることを特徴とするインバータ装置。しかしながら、従来の特許文献1~3及び非特許文献1に記載されたインバータ装置では、次のa~dのような課題があった。a特許文献1に記載されたインバータ装置では、装置の小型化をはかるため、高いスイッチング周波数が採用されている場合に、デットタイムの影響により、直流リンク電圧の利用率が低下する。そのため、理想スイッチ条件に比べ、高い直流リンク電圧を採用する必要がある。b特許文献2に記載されたインバータ装置では、IGBTの特性ばらつきに対応するため、実際のタンーオフ時間を測定する回路を追加したり、温度センサの追加などが必要なため、コストが上昇する。c特許文献3に記載されたインバータ装置では、ユニポーラ変調を使用する場合、出力力率及び出力電力の変化によりインバータの動作特性が大きく変化するため、非線形動作検出の遅れの影響で、理想な出力特性を得られない。d非特許文献1に記載されたモータドライブ用インバータは、負荷インピーダンスが高いモータドライブの場合は有効と考える。しかし、系統連系インバータの場合は、インバータと商用系統間のインピーダンスが非常に低いため、軽負荷時の高調波歪が逆に大きくなる。本発明は、上記課題を解決し、低高調波歪、高効率かつ低コストなインバータ装置を提供することを目的とする。本発明のうち第1の発明のインバータ装置は、ブリッジ回路10と、フィルタ回路20と、第1の制御部30と、を備えたことを特徴とする。前記ブリッジ回路10は、複数個のスイッチが、ブリッジ接続され、PWM信号Vgに基づき、入力される第1の直流信号Vdcを第1の交流信号Vinv,iinvに変換するものである。前記フィルタ回路20は、前記第1の交流信号Vinv,iinvをフィルタリングして、第2の交流信号Vac,ioを出力する回路である。前記第1の制御部30は、インバータ指令信号irefに基づき、ブリッジ回路10に、前記PWM信号Vgを出力するものである。前記第1の制御部30は、インバータ指令信号irefの値に応じて、前記複数個のスイッチと前記複数個のスイッチとをオン/オフ制御し、前記インバータ指令信号irefの値が、閾値ir2を超えたときは、前記ブリッジ回路10を閉ループ制御し、前記インバータ指令信号irefの値が、閾値ir2以下であるときは、前記ブリッジ回路10を開ループ制御する。前記第1の制御部30は、例えば、前記インバータ指令信号irefの値が正であるときには、一方の前記スイッチをオフ状態とし、かつ他方の前記スイッチをオン/オフ制御し、前記インバータ指令信号irefの値が負であるときには、前記他方のスイッチをオフ状態とし、かつ前記一方のスイッチをオン/オフ制御する。又、前記インバータ指令信号irefの値が、前記閾値ir2を超えたときは、前記インバータ指令信号iref及び前記第1の交流信号iinvとに基づき、前記ブリッジ回路10を閉ループ制御し、前記インバータ指令信号irefの値が、前記閾値ir2以下であるときは、前記インバータ指令信号irefに基づき、前記ブリッジ回路10を開ループ制御とする。第2の発明のインバータ装置は、第1の発明のインバータ装置に更に、コンバータと、第2の交流信号のピーク値に安定余裕度を付加するように、コンバータの出力電圧のレベルを制御する機能と、を付加したことを特徴とする。本発明のインバータ装置によれば、小電流出力領域を含め、高調波ひずみの大幅な改善ができる。また、PWM変調ゲート信号にデットタイムを挿入する必要をなくすことができ、直流リンク電圧を低減することができる。以上により、低高調波ひずみ、高効率かつ低コストで、インバータ装置を実現できる。第2の発明のインバータ装置によれば、交流電圧のピーク値に安定余裕度を付加した制御を行うことで、交流電圧の変化によらず、常に直流リンク電圧の最小化ができるので、インバータの高効率化を図ることができる。本発明を実施するための形態は、以下の好ましい実施例の説明を添付図面と照らし合わせて読むと、明らかになるであろう。但し、図面はもっぱら解説のためのものであって、本発明の範囲を限定するものではない。実施例1の構成図1は、本発明の実施例1におけるインバータ装置の構成を示すブロック図である。このインバータ装置は、例えば、系統連系インバータ装置であり、直流電圧VPVを出力する直流電源例えば、太陽光発電PV1を有している。直流電源1には、直流/直流コンバータ以下、DC/DCコンバータという。2が接続されている。DC/DCコンバータ2は、直流電源1の出力信号VPVのレベルを、後段に接続する回路に合わせてレベル変換する回路であり、この出力側に、電解コンデンサ3を介して、ブリッジ回路10が接続されている。ブリッジ回路10は、第1の直流信号例えば、直流電圧Vdcを入力して、第1の交流信号例えば、交流電力,iinv,Vinvを出力する回路である。ブリッジ回路10は、ブリッジ接続された第1、第2、第3、及び第4のスイッチ例えば、NPNトランジスタ11~14を有し、この出力側に、フィルタ回路20が接続されている。第1~第4のNPNトランジスタ11~14の各ベースには、PWM信号Vgl,Vgl-Vg2,Vg2-,が、それぞれ入力されている。又、各NPNトランジスタ11~14のコレクタエミッタ間には、回生用のダイオード11a~14aがそれぞれ逆方向に接続されている。フィルタ回路20例えば、コイル21とコンデンサ22とで構成され、交流電力iinv,Vinvのリップル成分を低減して、第2の交流信号例えば、交流電力io,Vacを出力する回路であり、この出力側に、交流系統50が接続されている。交流系統50は、交流電源50を有し、配電線路等を通してインバータ装置と接続されている。ここで、51,53は配電線路のインダクタンス、52,54は配電線路の抵抗インピーダンスを示している。フィルタ回路20のインダクタ21とコンデンサ22の間と電流検出器23の入力とが接続されている。電流検出器23は、第2の交流電流ioと位相が異なる第1の交流電流iinvを検出し、この検出信号を第1の制御部30に供給している。第2の交流電流ioと第1の交流電流iinvとで位相が異なる理由は、コンデンサ22に電流が流れるためである。フィルタ回路20と交流系統50接続点には、第2の交流電圧Vacを検出する電圧検出器24が接続され、この検出信号を第1の制御部30に供給している。第1の制御部30は、第1のインバータ指令信号irefに基づき、ブリッジ回路10内のNPNトランジスタ11~14の各ベースに、PWM信号Vgl,Vg2,Vg2-,Vgl-をそれぞれ出力するものである。ここで、第1のインバータ指令信号irefは、DC/ACインバータ10の出力する第1の交流信号iinvを決定する信号であって、例えば、外部から与えられる。第1の制御部30は、第1、第2のインバータ指令信号生成部31,32と、リップル電流演算部33と、インバータ指令信号選択部34と、ゲート信号生成部35とから構成されている。第1のインバータ指令信号生成部31は、第1のインバータ指令信号irefと、第1の交流信号例えば、交流電流iinvと、第2の交流信号例えば、交流電圧Vacに基づき、2種類のモード1,6に対応した2種類のインバータ変調信号を生成し、インバータ指令信号選択部34に供給する機能を有している。第2のインバータ信号生成部32は、第1のインバータ指令信号irefに基づき、4種類のモード2,3,4,5に対応した4種類のインバータ変調信号を生成し、インバータ指令信号選択部34に供給する機能を有している。リップル電流演算部33は、第2の交流信号例えば、交流電圧Vacと第1の直流電圧Vdcに基づき、リップル電流irを算出し、インバータ指令信号選択部34に供給する機能を有している。インバータ指令信号選択部34は、第1のインバータ指令信号iref、リップル電流ir、及び第2の交流電圧Vacに基づき、第1のインバータ指令信号生成部31及び第2のインバータ信号生成部32から供給される6種類のモード1~6に対応した6種類のインバータ変調信号の内から第2のインバータ指令信号Vrefを一つ選択し、この信号をゲート信号生成部35に供給する機能を有している。又、ゲート信号生成部35は、インバータ指令信号選択部34によって選択されたインバータ指令変調Vrefに基づいて、ブリッジ回路10内のNPNトランジスタ11~14の各ゲート入力に、PWM信号Vg=Vgl,Vg2,Vg2-,Vgl-をそれぞれ与える機能を有している。比較例の動作図21,2は、比較例の動作を説明するための図であり、同図1のaは直流リンク電圧Vdcで規格化したインバータ変調信号mref=VrefVdcの制御タイミング、b~eは、PWM信号Vg=Vgl,Vg2,Vg2-,Vgl-の制御タイミング、fは第1の交流電圧の波形、gは第1の交流電流の波形を示すタイムチャート、及び同図2のa~dは、その制御時の出力波形を示す図である。ブリッジ回路10を構成するNPNトランジスタ11~14のうち、NPNトランジスタ11,12とNPNトランジスタ13,14とは、ブリッジ回路10の入力側からみたとき、それぞれ直列に接続されている。この直列に接続されたNPNトランジスタ11とNPNトランジスタ12、又はNPNトランジスタ13とNPNトランジスタ14が同時に導通すると、電源の負荷が短絡状態以下アーム短絡という。となり、例えば、ブリッジ回路10を破壊するおそれがある。そこで、図21では、例えば、直列接続されたNPNトランジスタ11とNPNトランジスタ12の各ベースに入力されるPWM信号Vgl,Vg1-が共に導通状態にならないように、デットタイムTdが挿入されている。PWM信号Vg2,Vg2-についても、同様に、アーム短絡を防止するために、デッドタイムTdが挿入されている。図22は、図21の制御の場合の第2の交流電圧Vac及び第2の交流電流ioの波形を示している。デットタイムTdの影響で、第2の交流電流ioに、高調波ひずみが観測される。実施例1の動作本実施例1のインバータ装置の動作について、図3~図7を参照しつつ、以下説明する。図3は、図1のインバータ装置における主要部をモデル化した機能ブロック図である。第1のインバータ指令信号生成部31は、減算器31a、PI制御部31b、及び加算器31cと、により構成されている。減算器31aとPI制御部31bと加算器31cとで協働して、第1のインバータ指令信号irefと第1の交流電流iinvとの差が減少するように、PI制御部31bの出力を制御することによって、インバータ変調信号Vrefを生成する。第2のインバータ指令信号生成部32は、モード以下MODという。MOD2機能ブロック32a、MOD3機能ブロック32b、MOD4機能ブロック32c、MOD5機能ブロック32dにより構成されている。インバータ指令選択部34は、スイッチ34a~34fにより構成されている。ゲート信号生成部35は、割算部35a1Vdc35aと、PWM制御部35bと、駆動回路部35cとから構成されている。ブリッジ回路10は、フィルタ回路20に接続されている。本実施例1では、制御は6つのMOD1,MOD2,MOD3,MOD4,MOD5,MOD6間を遷移し、各MOD1~MOD6は、以下の条件により定義される。MOD1:ir2<irefMOD2:0≦iref≦ir2、かつ0≦VacMOD3:0≦iref≦ir2、かつVac<0MOD4:-ir2≦iref<0、かつVac<0MOD5:-ir2≦iref<0、かつ0≦VacMOD6:iref<-ir2ここで、irefは第1のインバータ指令信号、irはリップル電流の大きさ、Vacは第2の交流電圧の大きさである。MOD1,MOD6の場合、第1のインバータ指令信号生成部31の出力信号が、インバータ指令信号選択部34により、インバータ変調信号Vrefとして選択される。ゲート信号生成部35は、インバータ変調信号Vrefに基づき、割算部1Vdc35aと、PWM制御部35b及び駆動回路部35cにより、PWM信号Vg=Vgl,Vg2,Vg2-,Vgl-を出力する。図4のa~gは、図3におけるMOD1の場合の第1の制御部30の制御タイミングを示すタイムチャートである。図4のaは直流リンク電圧Vdcで規格化したインバータ変調信号mref=Vref、/Vdc、bはPWM信号Vgl、cはPWM信号Vg1-、dはPWM信号Vg2、eはPWM信号Vg2-、fは第1の交流電圧Vinv、及びgは第1の交流電流iinvの波形をそれぞれ示している。MOD6の場合は、MOD1の場合と同様の動作であるので、MOD6についてのタイムチャートは省略する。MOD1,MOD6の場合には、電流検出器23によって検出された第1の交流電流iinvが第1のインバータ指令信号生成部31に供給され、閉ループ制御が行われる。第1のインバータ指令信号生成部31は、第1のインバータ指令信号irefと第1の交流電流iinvとの差が減少するようにインバータ変調信号Vrefを出力する。MOD2,3,4,5の場合は、第2のインバータ指令信号生成部32の出力信号が、インバータ指令信号選択部34により、インバータ変調信号Vrefとして選択される。ゲート信号生成部35は、インバータ変調信号Vrefに基づいて、PWM信号Vg=Vgl,Vg2,Vg2-,Vgl-を出力する。図5のa~gは、MOD2の場合の第1の制御部30の制御タイミングを示すタイムチャートである。図5のaは直流リンク電圧Vdcで規格化したインバータ変調信号mref=VrefVdc、bはPWM信号Vgl、cはPWM信号Vg1-、dはPWM信号Vg2、eはPWM信号Vg2-、fは第1の交流電圧Vinv、及びgは第1の交流電流iinvの波形をそれぞれ示している。MOD3~5の場合は、MOD2の場合と同様の動作であるので、MOD3~5についてのタイムチャートは省略する。MOD2~5の場合、第2のインバータ指令信号生成部32は、第1のインバータ指令信号irefのみにより、インバータ変調信号Vrefを生成するため、開ループ制御となる。図6は、図1における第1のインバータ指令信号irefとPWM信号Vgl,Vg2,Vg2-,及びVgl-の関係を示す波形図である。第1のインバータ指令信号irefが正の時には、NPNトランジスタ12及び13はオフ状態とされ、NPNトランジスタ11及び14がオン/オフ制御される。第1のインバータ指令信号irefが負の時には、NPNトランジスタ11及び14はオフ状態とされ、NPNトランジスタ12及び13がオン/オフ制御される。NPNトランジスタ11とNPNトランジスタ12、NPNトランジスタ13とNPNトランジスタ14の同時オンの恐れがないため、デッドタイムを挿入しない。図7は、図3~図6の結果に基づいて、図3における第1の制御部30を数理モデル化したブロック図である。同図は、インバータ指令信号Vrefと、第1の交流電流iinvとの関係を表すための数理モデルである。インバータ指令信号irefを、第1の交流電流iinvの平均値iinvとした場合の数理モデルである。MOD1ブロック31-1、MOD2ブロック32a、MOD3ブロック32b、MOD4ブロック32c、MOD5ブロック32d、MOD6ブロック31-2は、それぞれ、MOD1~6に対応して、以下の式の第1の交流電流iinvを出力する。MOD1:iinv=1/sLfVref-Vacir/2MOD2:iinv=Vref/Vac2ir/2MOD3:iinv=VrefVdc/VacVdc2ir/2MOD4:iinv=-Vref/Vac2ir/2MOD5:iinv=-Vref-Vdc/Vac-Vdc2ir/2MOD6:iinv=1/sLfVref-Vac-ir/2ここで、sはラプラス演算子、iinvは第1の交流電流の大きさ、Lfはフィルタ回路20のインダクタンスの値、Vrefはインバータ変調信号の大きさ、Vacは第2の交流電流の大きさ、irはインダクタのリップル電流の大きさをそれぞれ表している。また、インバータ指令信号選択部33は、スイッチ34a~34fにより表している。実施例1のシミュレーション結果本発明の実施例1のインバータ装置のシミュレーション結果について、図8~図11を参照しつつ、以下説明する。図8は、従来の一般なPI制御による実施例1の制御時の出力波形を示す波形図である。図81、2は、図3において、PI制御のみを比較例とした時の出力波形であって、定格出力の場合と20定格出力の場合を示す。図81のa~dは定格出力の場合、図82のa~dは20定格出力の場合を示している。図81、2において、aは第2の交流電圧Vac、bは第2の交流電流io、cはPWM号Vgl、及びdはPWM信号Vg1-である。第2の交流電流ioに着目すると、20定格出力の出力波形は、定格出力時の第2の交流電流ioに比べ、高調波ひずみが大きい。図91、2は、定格出力時の出力電流io及びPWM信号Vgの波形を示す波形図である。図91のa~eは比較例の制御の場合を示し、図92のa~eは本実施例1の制御の場合を示している。図91、2において、aは第2の交流電流io、bはPWM信号Vgl、cはPWM信号Vg1-、dはPWM信号Vg2、及びeはPWM信号Vg2-の波形をそれぞれ示している。比較例の制御の場合の全高調波ひずみTHDは、3.0であるのに対し、本実施例1の制御の場合の全高調波ひずみは、0.5である。本実施例1の制御の場合の全高調波ひずみTHDは、比較例の制御の場合の全高調波ひずみTHDに比べ、大幅に改善されている。図101、2は、10定格出力時の出力電流io及びPWM信号Vgの波形を示す波形図である。図101のa~eは比較例の制御の場合を示し、図102のa~eは実施例1の制御の場合を示している。図101、2において、aは第2の交流電流io、bはPWM信号Vgl、cはPWM信号Vg1-、dはPWM信号Vg2、及びeはPWM信号Vg2-の波形をそれぞれ示している。比較例の制御の場合の全高調波ひずみTHDは、11.5であるのに対し、実施例1の制御の場合の全高調波ひずみTHDは、3.9である。本実施例1の制御の場合の全高調波ひずみTHDは、比較例の制御の場合の全高調波ひずみTHDに比べ、大幅に改善されている。図11は、図3の制御と比較例の制御とによる全高調波ひずみ比較を示す特性比較図である。出力定格の5~100の範囲で、本実施例1の制御の場合の全高調波ひずみTHDは、比較例の制御の場合の全高調波ひずみに比べ、大幅に改善されている。実施例1の実証実験結果図1及び図3のインバータ装置について行った実証実験結果について、図12~図17を参照しつつ、以下説明する。図12は、1、2は、実証実験の結果を示す第2の交流信号Vac,io及びPWM信号の波形を示す波形図である。図121のa~dは定格出力時の波形を示し、図122のa~dは20定格出力時の波形を示している。図121、2において、aは第2の交流電圧Vac、bは第2の交流電流io、cはPWM信号Vgl、dはPWM信号Vg1-の波形をそれずれ示している。図13は、図1及び図3の実証実験による全高調波ひずみTHDの特性比較を示す特性比較図である。実施例1の制御の場合の全高調波ひずみTHDは、比較例の制御の場合の全高調波ひずみTHDに比べ、大幅に改善されている。図14は、3kW出力時のインダクタ電流波形を示す波形図である。図141は比較例の制御の場合、図142は実施例1の制御の場合の、aはインダクタ電流波形、bは出力電流波形を、それぞれ示している。実施例1の制御の場合の方が比較例の制御の場合に比べ、インダクタ電流のリップル成分が少ないことが観測できる。インダクタ電流aから出力電流bを減算した電流が、インダクタのリップル電流irとなる。図15は、定格負荷率出力電流/定格電流に対するインダクタのリップル電流irの特性比較を示す特性比較図である。図15において、aは比較例の制御の場合、bは本実施例1の制御の場合の定格負荷率出力電流/定格電流に対するインダクタのリップル電流irのそれぞれの特性を示している。本実施例1の制御の場合のインダクタのリップル電流irは、比較例の制御の場合のインダクタのリップル電流irに比べ、約20改善されている。図16は、定格負荷率出力電流/定格電流に対する効率の特性比較を示す特性比較図である。図16において、aは本実施例1の制御の場合、bは比較例の制御の場合の効率をそれぞれ示している。本実施例1の制御の場合の効率は、比較例の制御の場合の効率に比べ、改善されている。特に、小電流出力領域で、大幅に改善されている。図17は、図1の入力電流である第1の直流電圧Vdcを変化させた場合の効率の特性を示す特性図である。この特性図から、直流リンク電圧を低減した時に、変換効率を改善できることを確認できる。本実施例1の場合、同じ出力を行うため、直流リンク電圧を低減することができるため、装置の変換効率を改善できる。実施例1の効果本実施例1によれば、アーム短絡を防止するために、デットタイムを設ける必要がなくなるので、全高調波ひずみ、リップル電流irを、比較例の制御に比べ、大幅に改善することができる。特に、定格出力に対し、出力電流ioが少ない場合に、全高調波ひずみ、及びリップル電流irの改善効果が顕著である。更に、直流リンク電圧を最小化することができるので、効率を改善できると共に、直流リンクコンデンサ3を小型化することができる。実施例1の変形例図1のブリッジ回路10は、NPNトランジスタ11~14に代えて、PNPトランジスタや、MOSトランジスタ等のユニポーラトランジスタで構成してもよい。更に、フルブリッジのインバータ装置のみならず、ハーフブリッジのインバータスイッチ2個や三相のフルブリッジのインバータ装置スイッチ6個でも可能である。これにより、実施例1とほぼ同等の作用、効果を奏することができる。実施例2の構成、動作図18は、本発明の実施例2におけるインバータ装置の構成を示すブロック図であり、実施例1を示す図1中の要素と共通の要素には共通の符号が付されている。本実施例2のインバータ装置では、実施例1の第1の制御部30に代えて、これとは構成の異なる第1の制御部30Aが設けられている。本実施例2の第1の制御部30Aでは、実施例1の第1の制御部30に対し、直流リンク電圧指令生成部36と、直流リンク電圧制御部37とが付加されている。直流リンク電圧指令生成部36は、電圧検出器24の検出信号Vacを入力し、第2の交流電圧Vacのピーク値に安全余裕度を付加した第1の直流電圧指令信号Vdcrefを生成し、直流リンク電圧制御部37に出力する機能を有している。直流リンク電圧制御部37は、直流リンク電圧Vdcと前記第1の直流電圧指令信号Vdcrefとが一致するように、第1のインバータ指令信号irefを調整した第2のインバータ指令信号irefAを出力する機能を有している。第2のインバータ指令信号irefAは、第1のインバータ指令信号生成部31、及び第2のインバータ指令信号生成部32に供給され、インバータ指令信号選択部34により、インバータ変調信号Vrefが選択される。その他の構成は、実施例1の構成と同様である。実施例2の効果実施例2によれば、交流電圧のピーク値に安定余裕度を付加した制御を行うことで、交流電圧の変化によらず、常に直流リンク電圧の最小化ができるので、インバータの高効率化を図ることができる。実施例3の構成図19は、本発明の実施例3におけるインバータ装置の構成を示すブロック図であり、実施例1を示す図1中の要素と共通の要素には共通の符号が付されている。この実施例のインバータ装置では、図18中の直流リンク電圧指令生成部36と、直流リンク電圧制御部37とを除去し、ほぼ同等の機能を有する第2の制御部40を、第1の制御部30の外に設けている。第2の制御部40は、第2の交流電圧Vacのピーク値に安全余裕度を付加した第2の直流信号指令値VDC/DCを生成し、DC/DCコンバータ2の出力電圧レベルの制御を行う機能を有している。この実施例によれば、実施例2と同様な作用、効果を奏することができる。"