基板と、前記基板上に形成される1または複数の回路ブロックからなる複数のチップ領域と、前記チップ領域の周囲に設けられるスクライブ領域と、前記チップ領域の外縁部に前記回路ブロックを取り囲むように連続的に形成される第1のシールリングと、前記第1のシールリングと前記スクライブ領域との間に形成される第2のシールリングとを備え、前記第1のシールリングは前記第2のシールリングの方向に突出する1または複数の第1の突出部およびその逆方向に突出する第1の凹み部とが繰り返されてなり、前記第2のシールリングは前記第1のシールリングの方向に突出する1または複数の第2の突出部およびその逆方向に突出する第2の凹み部とが繰り返されてなり、前記第1の突出部及び前記第2の突出部が互いに対向することを特徴とする半導体ウェハ。前記第1の突出部、前記第1の凹み部及び前記第2の突出部、前記第2の凹み部を、前記第1のシールリング及び前記第2のシールリングを三角波状にすることにより形成することを特徴とする請求項1に記載の半導体ウェハ。前記第1の突出部、前記第1の凹み部及び前記第2の突出部、前記第2の凹み部を、前記第1のシールリング及び前記第2のシールリングを曲線波状にすることにより形成することを特徴とする請求項1に記載の半導体ウェハ。前記第2のシールリングは複数の前記第2の突出部を有し、隣り合う前記第2の突出部の間隔は等ピッチで形成されることを特徴とする請求項1から請求項3のいずれかに記載の半導体ウェハ。前記第1のシールリングは複数の前記第1の突出部を有し、隣り合う前記第1の突出部の間隔は等ピッチで形成されることを特徴とする請求項1から請求項3のいずれかに記載の半導体ウェハ。前記スクライブ領域と前記第2のシールリングとの間に第3のシールリングをさらに備え、前記第3のシールリングは前記チップ領域と前記スクライブ領域との界面に平行に形成されることを特徴とする請求項1~請求項5のいずれかに記載の半導体ウェハ。前記第2のシールリングと前記第3のシールリングとの間に第4のシールリングをさらに備え、前記第4のシールリングは前記第2のシールリングの方向に突出する1または複数の第3の突出部およびその逆方向に突出する第3の凹み部とが繰り返されてなり、前記第3の突出部が前記第2の凹み部と対向することを特徴とする請求項6記載の半導体ウェハ。前記第1の突出部と前記第2の突出部とが接していることを特徴とする請求項6に記載の半導体ウェハ。前記第1の突出部、前記第2の突出部、前記第3の突出部の順で、突出量が小さくなることを特徴とする請求項7記載の半導体ウェハ。前記第1のシールリング及び前記第2のシールリング上方にキャップ層が形成されることを特徴とする請求項1~請求項9のいずれかに記載の半導体ウェハ。請求項1~請求項10のいずれかに記載の半導体ウェハを、前記スクライブ領域をダイシングすることにより前記チップ領域毎に個辺化して形成されることを特徴とする半導体装置。しかしながら、従来技術において、チップ領域の外周に2周以上のシールリングを形成しても、十分にチップ領域にクラックが伝搬することを抑制できない場合があった。例えば図9aに示すように、シールリング構造としてチップ領域を平行な直線を2重で取り囲む構造では、ダイシング等によるチップ領域方向への外力が発生した際、ダイシングラインに対し垂直にシールリングが配置されているため、外力を左右どちらにも受け流すことができず、チップ領域方向にそのまま負荷がかかってしまい、外力が大きいと、クラックがチップ領域内に伝搬してしまう場合があった。また図9bに示すように、単に外周のシールリング30aに凹凸を設けただけでは、凹凸に沿って内周のシールリング30bに伝わる外力が内周のシールリング30bに衝突するのみで外力を逃がすことができず、内周のシールリング30bに外力が集中してしまい、外力が大きいと、クラックがチップ領域内に伝搬してしまう場合があった。以上のように近年においては、拡散プロセスにおけるプロセスルールの微細化技術が進展するのに伴って、従来の半導体装置の層構造よりも複雑化、低強度化となっている上、スクライブ領域の狭ピッチ化が進んでいるため、ダイシングによるクラックがチップ領域内に伝播する危険性が高くなっている。前記に鑑み、本発明は、ウェハを個々のチップに分割する際のダイシングによってチップ側面に生じるクラックがチップ領域内に伝播することを防止し、それにより半導体装置の品質を向上させることを目的とする。前記の目的を達成するために、本発明に係る半導体ウェハは、基板と、前記基板上に形成される1または複数の回路ブロックからなる複数のチップ領域と、前記チップ領域の周囲に設けられるスクライブ領域と、前記チップ領域の外縁部に前記回路ブロックを取り囲むように連続的に形成される第1のシールリングと、前記第1のシールリングと前記スクライブ領域との間に形成される第2のシールリングとを備え、前記第1のシールリングは前記第2のシールリングの方向に突出する1または複数の第1の突出部およびその逆方向に突出する第1の凹み部とが繰り返されてなり、前記第2のシールリングは前記第1のシールリングの方向に突出する1または複数の第2の突出部およびその逆方向に突出する第2の凹み部とが繰り返されてなり、前記第1の突出部及び前記第2の突出部が互いに対向することを特徴とする。また、前記第1の突出部、前記第1の凹み部及び前記第2の突出部、前記第2の凹み部を、前記第1のシールリング及び前記第2のシールリングを三角波状にしても良い。また、前記第1の突出部、前記第1の凹み部及び前記第2の突出部、前記第2の凹み部を、前記第1のシールリング及び前記第2のシールリングを曲線波状にしても良い。また、前記第2のシールリングは複数の前記第2の突出部を有し、隣り合う前記第2の突出部の間隔は等ピッチで形成されることが好ましい。また、前記第1のシールリングは複数の前記第1の突出部を有し、隣り合う前記第1の突出部の間隔は等ピッチで形成されることが好ましい。また、前記スクライブ領域と前記第2のシールリングとの間に第3のシールリングをさらに備え、前記第3のシールリングは前記チップ領域と前記スクライブ領域との界面に平行に形成されることが好ましい。また、前記第2のシールリングと前記第3のシールリングとの間に第4のシールリングをさらに備え、前記第4のシールリングは前記第2のシールリングの方向に突出する1または複数の第3の突出部およびその逆方向に突出する第3の凹み部とが繰り返されてなり、前記第3の突出部が前記第2の凹み部と対向することが好ましい。また、前記第1の突出部と前記第2の突出部とが接していても良い。また、前記第1の突出部、前記第2の突出部、前記第3の突出部の順で、突出量が小さくなることが好ましい。また、前記第1のシールリング及び前記第2のシールリング上方にキャップ層が形成されても良い。さらに、本発明に係る半導体装置は、前記半導体ウェハを、前記スクライブ領域をダイシングすることにより前記チップ領域毎に個辺化して形成されることを特徴とする。以上により、半導体ウェハを個々のチップに分割する際のダイシングによってチップ側面に生じるクラックがチップ領域内に伝播することを防止し、それにより半導体装置の品質を向上させることができる。以上のように、少なくとも2つのシールリングに凹凸を形成し、シールリング間で隣り合う凹凸の突出方向を逆向きにすると共に、突出先端部を近接させることにより、ダイシング等により発生したチップ領域方向への外力をスムーズにチップ外周部へと逃がすことができるため、半導体ウェハを個々のチップに分割する際のダイシングによってチップ側面に生じるクラックがチップ領域内に伝播することを防止し、それにより半導体装置の品質を向上させることができる。以下、本発明の実施の形態について、図面を用いて詳細に説明する。本発明の特徴は、2つ以上の前記シールリングを有しており、それらのシールリングは平面構成として、各辺に少なくとも1つ以上の波状を有し、且つ前記波状の山部と互いに隣り合うシールリングの谷部が最も近づいていることである。これにより、ダイシング時に生じた外力は、外側のシールリングから内側のシールリングにスムーズに伝達し、内側のシールリングからチップ外周部へ外力を逃がすことができる。結果として、チップ内部へのクラックの進展を防ぐことができる。尚、本発明の実施の形態については、以下の各実施の形態の中で詳述する。実施の形態1以下、本発明の実施の形態1に係る半導体装置について図面を参照しながら説明する。図1は実施の形態1に係る半導体装置が設けられているウェハの一部分を示す平面図である。図1に示すように、例えばシリコン基板等に代表される半導体基板となるウェハ101上には、それぞれ半導体装置となる複数のチップ領域120が配置されている。各チップ領域120には、複数の素子からなり且つ所定の機能を有するICintegratedcircuit回路が設けられ、複数のIC回路からなる回路ブロック125が形成されている。尚、各チップ領域120は、格子状に設けられたスクライブ領域110によって区画されている。ここで、1個の半導体装置つまり1個の半導体チップは、複数の回路素子やI/O領域を含む回路ブロック125からなる前記チップ領域120と、前記チップ領域120の周縁部に回路ブロック125を取り囲むように設けられているシールリング121及び122とから構成されている。このように複数の半導体装置が形成されたウェハ101は、各チップの完成後、スクライブ領域110に沿ってダイシングされ、それによって個々の半導体装置に分離される。図1の1個の半導体装置を拡大したものが図2であり、図2は実施の形態1に係るシールリングを示す拡大平面図である。図3は実施の形態1の効果を説明する概念図である。図4は実施の形態1のシールリングの構成を示す断面図であり、図2のA-A’線での断面図である。図1に示すように、前記チップ領域120の周縁部に回路ブロック125を取り囲むように設けられているシールリング121及び122が形成されている。図2に示すように、それらのシールリングは平面構成として、各辺に1つの波状を有し、且つ前記波状の山部と互いに隣り合うシールリングの谷部が最も近づいている。つまり、シールリング121及び122はそれぞれ、スクライブ領域110とチップ領域120との界面と平行する線に対して凹凸を有しており、シールリング121の最も突出する部分とシールリング122の最も凹む部分とが互いに隣接する構成である。シーリングの凹凸形状について、詳細に説明する。シールリング121及び122はチップ領域120の外周となる各辺に沿う形で、チップ領域120内に回路ブロック125を囲んで連続的に形成される。シールリング121はシールリング122とチップ領域120の外周との間に形成される。また、シールリング121は辺ごとに1または複数個の突出部分121aが形成され、突出部分121aの突出方向はシールリング122の方向である。同様に、シールリング122は辺ごとに1または複数個の突出部分122aが形成され、突出部分122aの突出方向はシールリング121の方向である。そして、突出部分121a及び突出部分122aを互いに対向する位置に形成し、突出部分121a及び突出部分122aの先端部分間の距離が最短になるように形成される。このような構成により、ダイシング時に生じたクラックが前記シールリング121の山部突出部分121aから122の谷部突出部分122aへと進行するように制御することができる。なお、ここでシールリングの山部とは、スクライブ領域110からチップ領域120に向かって凸の部分を指し、シールリングの谷部とは、チップ領域120からスクライブ領域110に向かって凸の部分を指す。本発明の効果について図3を用いて詳細に説明する。例えば、130aの位置においてチップ領域120方向への外力が働いた場合、その外力はスクライブラインに対して傾斜しているシールリング121に沿って伝わることとなる方向130b。そしてシールリング121の山部頂点まで到達した外力は、シールリング121の山部頂点に隣接するシールリング122の谷部頂点に伝わることとなる。結果として、外力はシールリング122に沿って伝わり、チップ領域120の外周部に向かって逃げて行くこととなる方向130c。このように、スクライブにより生じた外力が、シールリングにぶつかってシールリングを破壊することなく、シールリングに沿って逃げて分散することになるので、チップ領域内にクラックが発生することが防止でき、半導体装置の品質を向上させることができる。実施の形態2図5は実施の形態2~実施の形態4のシールリング構成を示す平面図である。図6は実施の形態2の効果を説明する概念図である。図7は実施の形態2のシールリングの構成を示す断面図であり、図5aのB-B’線の断面構造本発明の第2の実施形態を示す半導体装置の断面構造である。図5aに示すように、本実施の形態の半導体装置では、前記チップ領域120の周縁部に回路ブロック125図1参照を取り囲むように設けられているシールリング141、142、143及び144が形成されている。前記シールリング141、142及び143は三角波状の凹凸を有しており、144は直線形状で構成されており、スクライブ領域から離れていくにつれて141、142、143の順にに三角波状の凹凸が小さくなっていくように構成している。また、互いに、最も突出する部分と最も凹む部分とが互いに隣接する構成である。これにより、ダイシング時に生じたクラックを前記スクライブ領域から離れた前記シールリングに向かえば向かうほど、クラックの進行方向が前記シールリング144に沿った方向に変化させるといった効果を向上させることができる。本効果について図6を用いて詳細に説明する。なお、ここでシールリングの山部とは、スクライブ領域110からチップ領域120に向かって突出した凸の部分を指し、シールリングの谷部とは、チップ領域120からスクライブ領域110に向かって突出した凸の部分を指す。例えば、150aの位置においてチップ領域120方向への外力が働いた場合、その外力はスクライブラインに対して傾斜しているシールリング141に沿って伝わることとなる方向150b。そしてシールリング141の山部頂点まで到達した外力は、シールリング142の谷部頂点に伝わることとなる。そしてシールリング142の谷部頂点まで到達した外力は、シールリング141よりも傾きが緩やかなシールリング142に沿って伝わることとなる方向150c。そしてシールリング142の山部頂点まで到達した外力は、シールリング143の谷部頂点に伝わることとなる。そしてシールリング143の谷部頂点まで到達した外力は、シールリング142よりも傾きが緩やかなシールリング143に沿って伝わることとなる方向150d。そしてシールリング143の山部頂点まで到達した外力は、スクライブラインに平行な直線状のシールリング144に沿って伝わることとなる方向150e。結果として、チップ領域120に対して垂直方向に加えられた外力が、チップ領域120に対して平行方向に変換され、チップ領域120の外周部に向かって逃げて行くこととなる。つまり、前記シールリング141、142、143は三角波状の凹凸が波状の山部凸と互いに隣り合うシールリングの谷部凹が最も近づいている。これにより、ダイシング時に生じたクラックが前記シールリング141の山部凸から142の谷部凹、142の山部凸から143の谷部凹へと進行するように制御することができる。このように、スクライブにより生じた外力が、シールリングにぶつかってシールリングを破壊することなく、シールリングに沿って逃げて分散することになるので、大きな外力がシールリング144に垂直に伝搬されることを回避でき、チップ領域内にクラックが発生することが防止でき、半導体装置の品質を向上させることができる。また、凹凸は等間隔等ピッチで並べてもよい。これにより、上記効果を各辺で均等に得ることができる。実施の形態3次に、図5bを参照して実施の形態3を説明する。図5bは実施の形態3のシールリング構成を示す平面図である。図5bに示すように、前記チップ領域120の周縁部に回路ブロック125図1参照を取り囲むように設けられているシールリング141、142、143及び144が形成されている。前記シールリング141、142及び143は曲線波状の凹凸を有しており、144は直線形状で構成されており、スクライブ領域から離れていくにつれて141、142、143の順にに曲線波状の凹凸が小さくなっていくように構成している。これにより、前記実施形態2と同様の効果を得られるのに加え、凹凸の形状が曲線波状であることにより、クラックのダメージ方向をスムーズ制御することができる。実施の形態4次に、図5cを参照して実施の形態4を説明する。図5cは実施の形態4のシールリング構成を示す平面図である。図5cに示すように、前記チップ領域120の周縁部に回路ブロック125図1参照を取り囲むように設けられているシールリング141、142、143及び144が形成されている。前記シールリング141及び142は合わせて楕円形が連なった形状チェーン形状で構成されており、143及び144は直線形状で構成されている。このような構造によっても、チップ領域120に垂直な方向に発生した外力をシールリングの平行方向にスムーズに逃がすことができ、チップ領域内にクラックが発生することが防止でき、半導体装置の品質を向上させることができる。次に、本発明のシールリングの断面構造について図7を用いて説明する。図7は本発明のシールリングの構成を示す断面図である。図7に示すように、ウェハ101上に層間絶縁膜102~106が形成されており、シールリング141~144はチップ領域120の外縁部に、層間絶縁膜102~106を貫通して形成されている。層間絶縁膜106上にはパッシベーション膜107が形成されており、シールリング141~144のいずれかあるいは全ての上部は開口されている。開口されたシールリング上にはキャップ層108が形成される。図では、シールリング141、142の上部が開口されシールリング141、142を覆うように、パッシベーション膜107の開口部にキャップ層108が形成されている。なお、シールリングの数は任意であり、実施の形態1の様に2つのシールリングを形成しても良く、そのいずれかまたは全ての上部にキャップ層を形成することができる。本発明によって、ダイシング時のクラックは、前記スクライブ領域から離れた前記シールリングに向かえば向かうほど、クラックの進行方向がスクライブラインに平行な方向に変化していくため、前記スクライブ領域から一番遠い前記シールリング直線のシールリングでは外力がシールリングに沿った方向に制御され、チップ内部へのダメージの進展を防ぐことができる。一般的に前記シールリング平面構成は直線形状であるため、ダイシング時に発生した前記チップ領域に向かうクラックのチップ領域方向ベクトルシールリングに対して垂直なベクトルを全て吸収する必要があり、さらには前記クラックのダメージを点で受け止める必要があったのに対して、本発明では、凹凸が形成された2つのシールリングの隣接する頂点にて、前記クラックのチップ領域方向ベクトルの大半は前記シールリングに沿った方向に変換され、前記シールリングで吸収する必要があるダメージはかなり少なくなるのに加え、さらには前記クラックのダメージを面で受け止めることができる。最終的には、前記クラックのチップ内部方向ベクトルはゼロとなり、前記シールリングに沿った方向ベクトルのみが残ることになる。本発明の半導体装置において、前記シールリングは、W、Al及びCuのうちの少なくとも1つの材質から構成することが好ましい。本発明の半導体装置において、前記キャップ層はAlから構成されていると、前記シールリング特にCuから構成されたシールリングの腐食を確実に防止することもできる。