装置であって、論理回路を含み、前記論理回路が、制御ワードを受け取り、前記制御ワードから複数の制御信号を生成するデコーダと、前記制御信号の少なくとも1つを受け取るように各々前記デコーダに結合される複数のプリドライバと、各々前記プリドライバの少なくとも1つに結合される複数の3状態デジタルアナログコンバータDACスイッチと、を含む、装置。請求項1に記載の装置であって、前記複数の3状態DACスイッチの各々が、電流源、前記電流源及び関連するプリドライバに結合される第1のトランジスタであって、前記関連するプリドライバが前記第1のトランジスタを制御する、前記第1のトランジスタ、前記電流源及び前記関連するプリドライバに結合される第2のトランジスタであって、前記関連するプリドライバが前記第2のトランジスタを制御する、前記第2のトランジスタ、及び前記電流源及び接地間に結合され、前記関連するプリドライバに結合される第3のトランジスタであって、前記関連するプリドライバが前記第3のトランジスタを制御する、前記第3のトランジスタ、を更に含む、装置。請求項2に記載の装置であって、前記第1、第2、及び第3のトランジスタがNPNトランジスタであり、前記第1、第2、及び第3のトランジスタの各々が、エミッタで前記電流源に及びそのベースで前記関連するプリドライバに結合される、装置。請求項1に記載の装置であって、各プリドライバが、第1の電流源、第2の電流源、第1の電流源に及び前記デコーダに結合されるトランジスタの差動対の第1のカスケードされたセット、及び第1の電流源に及び前記デコーダに結合されるトランジスタの差動対の第2のカスケードされたセット、を更に含む、装置。請求項4に記載の装置であって、前記第1のカスケードされたセットが、そのベースで前記デコーダに及びそのコレクタで関連する3状態DACスイッチに結合される第1のバイポーラトランジスタ、そのベースで前記デコーダに及びそのコレクタで前記関連する3状態DACスイッチに結合される第2のバイポーラトランジスタ、そのベースで前記デコーダに、そのコレクタで前記第1及び第2のバイポーラトランジスタのエミッタに、及びそのエミッタで前記第1の電流源に結合される第3のバイポーラトランジスタ、及びそのベースで前記デコーダに、そのコレクタで前記関連する3状態DACスイッチに、及びそのエミッタで前記第1の電流源に結合される第4のバイポーラトランジスタ、を更に含む、装置。請求項5に記載の装置であって、前記第2のカスケードされたセットが、そのベースで前記デコーダに及びそのコレクタで前記関連する3状態DACスイッチに結合される第5のバイポーラトランジスタ、そのベースで前記デコーダに及びそのコレクタで前記関連する3状態DACスイッチに結合される第6のバイポーラトランジスタ、そのベースで前記デコーダに、そのコレクタで前記第5及び第6のバイポーラトランジスタのエミッタに、及びそのエミッタで前記第2の電流源に結合される第7のバイポーラトランジスタ、及びそのベースで前記デコーダに、そのコレクタで前記関連する3状態DACスイッチに、及びそのエミッタで前記第2の電流源に結合される第8のバイポーラトランジスタ、を更に含む、装置。装置であって、デジタル出力回路と、シーケンスに共に結合される複数のアナログデジタルコンバータADCステージを有するパイプラインと、を含み、各ADCステージが、トラックアンドホールドT/H回路、前記T/H回路に及び前記デジタル出力回路に結合されるサブADC、前記サブADCに結合されるDACであって、前記サブADCに結合されるデコーダと、各々前記デコーダに結合される、複数のプリドライバと、各々前記プリドライバの少なくとも1つに結合される、複数の3状態DACスイッチと、を含む、前記DAC、及び前記DAC及び前記T/H回路に結合される残差増幅器、を含む、装置。請求項7に記載の装置であって、前記複数の3状態DACスイッチの各々が、電流源、前記電流源及び関連するプリドライバに結合される第1のトランジスタであって、前記関連するプリドライバが前記第1のトランジスタを制御する、前記第1のトランジスタ、前記電流源及び前記関連するプリドライバに結合される第2のトランジスタであって、前記関連するプリドライバが前記第2のトランジスタを制御する、前記第2のトランジスタ、及び前記電流源及び接地間に結合され、前記関連するプリドライバに結合される第3のトランジスタであって、前記関連するプリドライバが前記第3のトランジスタを制御する、前記第3のトランジスタ、を更に含む、装置。請求項8に記載の装置であって、前記第1、第2、及び第3のトランジスタがNPNトランジスタであり、前記第1、第2、及び第3のトランジスタの各々が、エミッタで前記電流源に及びそのベースで前記関連するプリドライバに結合される、装置。請求項7に記載の装置であって、各プリドライバが、第1の電流源、第2の電流源、第1の電流源に及び前記デコーダに結合されるトランジスタの差動対の第1のカスケードされたセット、及び第1の電流源に及び前記デコーダに結合されるトランジスタの差動対の第2のカスケードされたセット、を更に含む、装置。請求項10に記載の装置であって、前記第1のカスケードされたセットが、そのベースで前記デコーダに及びそのコレクタで関連する3状態DACスイッチに結合される第1のバイポーラトランジスタ、そのベースで前記デコーダに及びそのコレクタで前記関連する3状態DACスイッチに結合される第2のバイポーラトランジスタ、そのベースで前記デコーダに、そのコレクタで前記第1及び第2のバイポーラトランジスタのエミッタに、及びそのエミッタで前記第1の電流源に結合される第3のバイポーラトランジスタ、及びそのベースで前記デコーダに、そのコレクタで前記関連する3状態DACスイッチに、及びそのエミッタで前記第1の電流源に結合される第4のバイポーラトランジスタ、を更に含む、装置。請求項11に記載の装置であって、前記第2のカスケードされたセットが、そのベースで前記デコーダに及びそのコレクタで前記関連する3状態DACスイッチに結合される第5のバイポーラトランジスタ、そのベースで前記デコーダに及びそのコレクタで前記関連する3状態DACスイッチに結合される第6のバイポーラトランジスタ、そのベースで前記デコーダに、そのコレクタで前記第5及び第6のバイポーラトランジスタのエミッタに、及びそのエミッタで前記第2の電流源に結合される第7のバイポーラトランジスタ、及びそのベースで前記デコーダに、そのコレクタで前記関連する3状態DACスイッチに、及びそのエミッタで前記第2の電流源に結合される第8のバイポーラトランジスタ、を更に含む、装置。請求項12に記載の装置であって、前記パイプラインが、アナログ入力信号を受け取り、前記シーケンスの最初のADCステージに結合されるバッファ、及び各々前記シーケンスの最後のADCステージに及び前記デジタル出力回路に結合される、複数の出力ADC、を更に含む、装置。装置であって、デジタル出力信号を生成するデジタル出力回路と、アナログ入力信号を受け取るバッファと、シーケンスに共に結合される複数のADCステージであって、前記シーケンスの最初のADCステージが前記バッファに結合され、各ADCステージが、T/H回路、前記T/H回路に及び前記デジタル出力回路に結合されるサブADC、前記サブADCに結合されるDACであって、前記DACが、前記サブADCに結合されるデコーダと、複数のプリドライバとを含む、前記DACであって、各プリドライバが、第1の電流源と、第2の電流源と、第1の電流源に及び前記デコーダに結合されるトランジスタの差動対の第1のカスケードされたセットと、第1の電流に及び前記デコーダに結合されるトランジスタの差動対の第2のカスケードされたセットと、を含む、前記複数のプリドライバ、及び複数の3状態DACスイッチ、を含む、前記複数のADCステージであって、各3状態DACが、電流源、前記電流源及び関連するプリドライバに結合される第1のトランジスタであって、前記関連するプリドライバが前記第1のトランジスタを制御する、前記第1のトランジスタ、前記電流源及び前記関連するプリドライバに結合される第2のトランジスタであって、前記関連するプリドライバが前記第2のトランジスタを制御する、前記第2のトランジスタ、及び前記電流源と接地との間に結合され、且つ前記関連するプリドライバに結合される第3のトランジスタであって、前記関連するプリドライバが前記第3のトランジスタを制御する、前記第3のトランジスタ、を含む、前記複数の3状態DACスイッチ、を含む、前記複数のADCステージと、各3状態DACスイッチ及び前記T/H回路から前記第1及び第2のトランジスタに結合される残差増幅器と、前記シーケンスの最後のADCステージ及び前記デジタル出力回路に結合される出力ADCと、を含む、装置。請求項14に記載の装置であって、前記第1、第2、及び第3のトランジスタがバイポーラトランジスタであり、前記第1、第2、及び第3のトランジスタの各々が、エミッタで前記電流源に及びベースで前記関連するプリドライバに結合される、装置。請求項14に記載の装置であって、前記第1のカスケードされたセットが、そのベースで前記デコーダに及びそのコレクタで関連する3状態DACスイッチに結合される第1のバイポーラトランジスタ、そのベースで前記デコーダに及びそのコレクタで前記関連する3状態DACスイッチに結合される第2のバイポーラトランジスタ、そのベースで前記デコーダに、そのコレクタで前記第1及び第2のバイポーラトランジスタのエミッタに、及びそのエミッタで前記第1の電流源に結合される第3のバイポーラトランジスタ、及びそのベースで前記デコーダに、そのコレクタで前記関連する3状態DACスイッチに、及びそのエミッタで前記第1の電流源に結合される第4のバイポーラトランジスタ、を更に含む、装置。請求項16に記載の装置であって、前記第2のカスケードされたセットが、そのベースで前記デコーダに及びそのコレクタで前記関連する3状態DACスイッチに結合される第5のバイポーラトランジスタ、そのベースで前記デコーダに及びそのコレクタで前記関連する3状態DACスイッチに結合される第6のバイポーラトランジスタ、そのベースで前記デコーダに、そのコレクタで前記第5及び第6のバイポーラトランジスタのエミッタに、及びそのエミッタで前記第2の電流源に結合される第7のバイポーラトランジスタ、及びそのベースで前記デコーダに、そのコレクタで前記関連する3状態DACスイッチに、及びそのエミッタで前記第2の電流源に結合される第8のバイポーラトランジスタ、を更に含む、装置。図3及び図4は、本発明の例示の一実施例に従ったデジタルアナログコンバータDAC300を示す。図示するように、DAC300は全般的に、論理回路要素304及び3状態DACスイッチ302-1~302-kを含む。動作において、論理回路要素304は、ADC118から制御ワードを受け取ることができ、3状態スイッチ302-1~302-kの各々に対し制御信号即ち、図4に示す制御信号P、M、及びCを生成することができる。典型的に、図4に示すように、各3状態DACスイッチ302-1~302-k後述では、302と称するは、トランジスタQU、QD、QGこれらはNPNトランジスタとし得る及び電流源402を含み、そのため、制御信号P、M、及びCに基づいて、3状態DACスイッチ302が、下記表1に示すように1、-1、又は0を生成することができる。ただ、制御信号P、M、及びCを生成するには、論理回路要素304は、図5のデコーダ504及びプリドライバ502-1~502-kを用いることができる。デコーダ504は概して、プリドライバ502-1~502-kに対し制御信号即ち、2つを生成するように、制御ワードを受け取る。各プリドライバ502-1~502-kはこの例において図示するように3つの制御信号P1/M1/C1~Pk/Mk/Ckを出力し、これらは概して、図4に図示するような信号P、M、及びCに対応する。図6は、プリドライバ502-1~502-k後述では502と称するの例示の実装を図示する。図示するように、プリドライバ502は全般的に、トランジスタQl~Q4及びQ5~Q8のカスケードされた差動対のセットこれらはNPNトランジスタとし得る、電流源602-1及び602-2、及びレジスタR1~R3を含む。動作において、制御信号IN1及びIN2がデコーダ504により供給され得、反転された制御信号IN1_及びIN2_がインバータ606及び608により生成される。代替として、反転された制御信号IN1_及びIN2_がデコーダ504により供給されてもよい。典型的に、制御信号IN1及び反転された制御信号IN1_は、差動対Q1/Q2及びQ5/Q8に供給され、制御信号IN2及び反転された制御信号IN2_は、差動対Q3/Q4及びQ6/Q7に供給される。制御信号IN1及びIN2及び関連する反転された制御信号IN1_及びIN2_の状態に基づいて、プリドライバ502は、上記表1に示す制御信号P、M、及びCを生成することができる。例示として、プリドライバ502に対する制御信号IN1及びIN2からの制御信号P、M、及びCの派生derivationを下記表2で見ることができる。このDAC300を用いる理由の一つは、各スイッチ302-1~303-kに対しトランジスタQGは、伝達応答の重要部に対し各スイッチ302-1~303-kに対し電流源402からのノイズ寄与の低減を可能にすることである。例えば、DAC120の場合、0V出力に対し各電流源204-1~204-Rからのノイズ寄与があるが、DAC300の場合、0V出力に対し電流源402からのスイッチ302-1~203-kの任意のものからのノイズ寄与がなくなる。また、この特徴のため、2n個のDACレベルを達成するため、DAC120における2n個のDACスイッチ即ち、202-1の代わりに、2n-1個の3状態DACスイッチ即ち、302-1をDAC300において用いることができ、その結果、領域が低減される。更に、DAC120と較べたDAC300の利点の幾つかを説明するため、表3及び表4が以下に提供される。表3及び表4に示す例では、DAC120及び300の各々が総計15の状態-7から~7を有する。表で明らかなように、DAC120に用いられるDACスイッチ202-1~202-14と付されているが14個あるのに対し、DACに用いられる3状態DACスイッチは7個ある302-1~302-7と付されている。また、DAC120では表3に図示するように15状態全てに対し14個の電流源各DACスイッチ202-1~202-14に対し1つの各々からのノイズ寄与があるのに対し、DAC300では、ノイズ寄与は、ゼロ個0状態に対するから7個の電流源-7及び7状態に対するまで変動する。本発明に関連する技術に習熟した者であれば、説明した例示の実施例に変形が成され得ること、及び本発明の特許請求の範囲内で他の実施例を実装し得ることが分かるであろう。