"セラミック誘電体層を介して第1内部電極層と第2内部電極層とが交互に積層配置された構造を有し、前記セラミック誘電体層及び前記内部電極層の積層方向に延びて複数の前記第1内部電極層に接続される第1ビア電極と、前記積層方向に延びて複数の前記第2内部電極層に接続される第2ビア電極とが全体としてアレイ状に配置され、前記複数の第1内部電極層に第1クリアランスホールが設けられ、前記第1クリアランスホールによって、前記第1内部電極層と前記第2ビア電極とは電気的に絶縁されるとともに、前記複数の第2内部電極層に第2クリアランスホールが設けられ、前記第2クリアランスホールによって、前記第2内部電極層と前記第1ビア電極とは電気的に絶縁される積層セラミックコンデンサの製造方法であって、前記第1内部電極層及び前記第2内部電極層となる未焼成導体部と、前記セラミック誘電体層となる未焼成セラミック部とを積層し、積層方向にプレスすることで前記未焼成導体部と前記未焼成セラミック部とを一体化した未焼成セラミック積層体を準備する積層体準備工程と、前記未焼成セラミック積層体をその積層方向に貫通する貫通孔を形成するとともにその貫通孔内に前記第1ビア電極及び前記第2ビア電極となる未焼成ビア導体部を形成するビア形成工程と、前記未焼成セラミック積層体を焼結させて、前記セラミック誘電体層、前記内部電極層及び前記ビア電極を形成する焼成工程とを含み、前記積層体準備工程では、前記第1内部電極層及び前記第2内部電極層の少なくとも一方の内部電極層となる前記未焼成導体部について、直径が異なる2種類以上のクリアランスホールが積層方向に配設されるようパターン形成することを特徴とする積層セラミックコンデンサの製造方法。前記積層体準備工程では、前記未焼成セラミック積層体における前記積層方向の上部層と下部層とにおいて、前記クリアランスホールの直径の平均値を等しくしたことを特徴とする請求項1に記載の積層セラミックコンデンサの製造方法。前記積層体準備工程では、前記第1内部電極層及び前記第2内部電極層となる前記未焼成導体部において、直径の異なるクリアランスホールを前記積層方向にそれぞれ等しい層数となるよう形成したことを特徴とする請求項1または2に記載の積層セラミックコンデンサの製造方法。前記積層体準備工程では、前記第1内部電極層及び前記第2内部電極層となる前記未焼成導体部において、直径の異なるクリアランスホールを前記積層方向に規則的に繰り返すように形成したことを特徴とする請求項1乃至3のいずれか1項に記載の積層セラミックコンデンサの製造方法。前記積層体準備工程では、前記第1内部電極層及び前記第2内部電極層となる前記未焼成導体部において、外周部に設けられるクリアランスホールの直径を、中央部に設けられるクリアランスホールの直径よりも大きく形成したことを特徴とする請求項1乃至4のいずれか1項に記載の積層セラミックコンデンサの製造方法。セラミック誘電体層を介して第1内部電極層と第2内部電極層とが交互に積層配置された構造を有し、前記セラミック誘電体層及び前記内部電極層の積層方向に延びて複数の前記第1内部電極層に接続される第1ビア電極と、前記積層方向に延びて複数の前記第2内部電極層に接続される第2ビア電極とが全体としてアレイ状に配置され、前記複数の第1内部電極層に第1クリアランスホールが設けられ、前記第1クリアランスホールによって、前記第1内部電極層と前記第2ビア電極とは電気的に絶縁されるとともに、前記複数の第2内部電極層に第2クリアランスホールが設けられ、前記第2クリアランスホールによって、前記第2内部電極層と前記第1ビア電極とは電気的に絶縁される積層セラミックコンデンサであって、前記第1内部電極層及び前記第2内部電極層の少なくとも一方の内部電極層において、直径が異なる2種類以上の前記クリアランスホールが積層方向に配設されていることを特徴とする積層セラミックコンデンサ。ところで、上述したビアアレイタイプの積層セラミックコンデンサでは、複数の内部電極層においてビア電極が貫通する領域にクリアランスホールが一層おきに設けられている。このため、クリアランスホールが設けられているビア電極の周囲では、内部電極層の層数が半分になる。また、従来の積層セラミックコンデンサにおいて、複数のクリアランスホールの直径は等しく形成されており、積層方向においてクリアランスホールの端部の位置が揃っている。従って、積層セラミックコンデンサを製造する際に、クリアランスホールの部分については、未焼成セラミック積層体における未焼成導体部の重なりが少なくなるため、プレス時に印加される圧力が均一にならず、密度が低くなりやすい。このため、クリアランスホールの近傍では、密度差が生じてしまう。また、未焼成セラミック積層体の焼成時には、クリアランスホールにおける密度差に加えて、未焼成導体部と未焼成セラミック部とで収縮挙動の差が生じることにより、セラミックコンデンサに反りが生じてしまうおそれがある。特に、ビアアレイタイプの積層セラミックコンデンサでは、上述した収縮挙動の差が生じる箇所クリアランスホールがアレイ状に複数存在し、チップコンデンサと比較すると平面サイズも大きくなるため、反りが生じやすくなる。さらに、セラミックコンデンサにおいて、内部電極層の端部よりも外側の領域は、セラミック誘電体層のみにて構成される。従って、内部電極層の端部内部電極層の形成領域とその外側領域との境界では、セラミックと導体との割合が急激に変わるため、収縮挙動に差が生じてしまう。この収縮挙動の差によっても積層セラミックコンデンサに反りが生じてしまうことが考えられる。本発明は上記の課題に鑑みてなされたものであり、その目的は、積層セラミックコンデンサにおける反りを低減することができる積層セラミックコンデンサの製造方法を提供することにある。また別の目的は、反りが少なく接続信頼性に優れた積層セラミックコンデンサを提供することにある。そして上記課題を解決するための手段手段1としては、セラミック誘電体層を介して第1内部電極層と第2内部電極層とが交互に積層配置された構造を有し、前記セラミック誘電体層及び前記内部電極層の積層方向に延びて複数の前記第1内部電極層に接続される第1ビア電極と、前記積層方向に延びて複数の前記第2内部電極層に接続される第2ビア電極とが全体としてアレイ状に配置され、前記複数の第1内部電極層に第1クリアランスホールが設けられ、前記第1クリアランスホールによって、前記第1内部電極層と前記第2ビア電極とは電気的に絶縁されるとともに、前記複数の第2内部電極層に第2クリアランスホールが設けられ、前記第2クリアランスホールによって、前記第2内部電極層と前記第1ビア電極とは電気的に絶縁される積層セラミックコンデンサの製造方法であって、前記第1内部電極層及び前記第2内部電極層となる未焼成導体部と、前記セラミック誘電体層となる未焼成セラミック部とを積層し、積層方向にプレスすることで前記未焼成導体部と前記未焼成セラミック部とを一体化した未焼成セラミック積層体を準備する積層体準備工程と、前記未焼成セラミック積層体をその積層方向に貫通する貫通孔を形成するとともにその貫通孔内に前記第1ビア電極及び前記第2ビア電極となる未焼成ビア導体部を形成するビア形成工程と、前記未焼成セラミック積層体を焼結させて、前記セラミック誘電体層、前記内部電極層及び前記ビア電極を形成する焼成工程とを含み、前記積層体準備工程では、前記第1内部電極層及び前記第2内部電極層の少なくとも一方の内部電極層となる前記未焼成導体部について、直径が異なる2種類以上のクリアランスホールが積層方向に配設されるようパターン形成することを特徴とする積層セラミックコンデンサの製造方法がある。手段1に記載の発明によると、未焼成導体部において、直径が異なる2種類以上のクリアランスホールが積層方向に配設されるようパターン形成されているので、端部の位置が積層方向で異なった状態で各クリアランスホールが形成される。このため、従来のようにクリアランスホールの端部の位置が積層方向に揃っている場合と比較して、各クリアランスホールの端部にて未焼成導体部の重なる層数が段階的に変化する。従って、未焼成セラミック積層体のプレス時において、クリアランスホールの端部近傍での密度差の急激な変化が緩和される。この結果、未焼成セラミック積層体の焼成時には、密度に応じた収縮挙動の差が少なくなり、積層セラミックコンデンサの反りを低減することができる。積層体準備工程では、未焼成セラミック積層体における積層方向の上部層と下部層とにおいて、クリアランスホールの直径の平均値を等しくすることが好ましい。また、積層体準備工程では、第1内部電極層及び第2内部電極層となる未焼成導体部において、直径の異なるクリアランスホールを積層方向にそれぞれ等しい層数となるよう形成することがより好ましい。さらに、積層体準備工程では、第1内部電極層及び第2内部電極層となる未焼成導体部において、直径の異なるクリアランスホールを積層方向に規則的に繰り返すように形成することがより好ましい。このようにすると、直径の異なるクリアランスホールが積層方向に偏りなく配置されるため、積層方向に密度差が生じ難くなり、積層セラミックコンデンサの反りを低減することができる。積層体準備工程では、第1内部電極層及び第2内部電極層となる未焼成導体部において、外周部に設けられるクリアランスホールの直径を、中央部に設けられるクリアランスホールの直径よりも大きく形成してもよい。この場合、積層セラミックコンデンサにおいて、中央部から外周部に向かって徐々にセラミック誘電体層の割合が増える。このため、内部電極層の端部近傍において、セラミック誘電体層間における電極層の有無に応じた急激な収縮挙動の差が緩和され、積層セラミックコンデンサの反りを低減することができる。また、上記課題を解決するための別の手段手段2としては、セラミック誘電体層を介して第1内部電極層と第2内部電極層とが交互に積層配置された構造を有し、前記セラミック誘電体層及び前記内部電極層の積層方向に延びて複数の前記第1内部電極層に接続される第1ビア電極と、前記積層方向に延びて複数の前記第2内部電極層に接続される第2ビア電極とが全体としてアレイ状に配置され、前記複数の第1内部電極層に第1クリアランスホールが設けられ、前記第1クリアランスホールによって、前記第1内部電極層と前記第2ビア電極とは電気的に絶縁されるとともに、前記複数の第2内部電極層に第2クリアランスホールが設けられ、前記第2クリアランスホールによって、前記第2内部電極層と前記第1ビア電極とは電気的に絶縁される積層セラミックコンデンサであって、前記第1内部電極層及び前記第2内部電極層の少なくとも一方の内部電極層において、直径が異なる2種類以上の前記クリアランスホールが積層方向に配設されることを特徴とする積層セラミックコンデンサがある。手段2に記載の発明によると、内部電極層において、直径が異なる2種類以上のクリアランスホールが積層方向に配設されるので、クリアランスホールの端部の位置が積層方向で異なる。この場合、クリアランスホールの端部近傍での密度差の急激な変化が緩和され、セラミック焼成時において、密度に応じた収縮挙動の差が少なくなり、セラミックコンデンサの反りを低減することができる。また、直流電圧を印加すると、電歪現象によって各セラミック誘電体層に伸縮が発生する。このとき、クリアランスホールの端部の位置が積層方向で異なっているため、変位ありなしの境界であるクリアランスホールの端部近傍での応力が分散される。従って、直流電圧の印加時において、クラックやデラミネーションが生じ難くなり、積層セラミックコンデンサの製品信頼性が向上する。積層セラミックコンデンサは、長さ8mm以上の辺を含む矩形状かつ反り量が30μm以下であることが好ましい。特に、反り量は20μm以下であることが好ましく、15μm以下であることがより好ましい。このように、比較的サイズが大きな積層セラミックコンデンサにおいて反り量を低く抑えることにより、配線基板の内蔵時における積層セラミックコンデンサの接続信頼性を十分に確保することができる。セラミック誘電体層としては、チタン酸バリウム、チタン酸ストロンチウム、チタン酸カルシウム、チタン酸マグネシウム、ジルコン酸バリウム、ジルコン酸カルシウム、酸化チタン、ニオブ酸鉛などのうちの1つまたは2つ以上組み合わせた誘電体セラミックの焼結体を使用することが好ましい。誘電体セラミックの焼結体を使用した場合、静電容量の大きなセラミックコンデンサを実現しやすくなる。また、セラミック誘電体層として、アルミナ、窒化アルミニウム、窒化ホウ素、炭化珪素、窒化珪素などといった高温焼成セラミックの焼結体を使用してもよいし、ホウケイ酸系ガラスやホウケイ酸鉛系ガラスにアルミナ等の無機セラミックフィラーを添加したガラスセラミックのような低温焼成セラミックの焼結体を使用してもよい。内部電極層、及びビア電極としては、メタライズ導体であることが好ましい。なお、メタライズ導体は、金属粉末を含む導体ペーストを従来周知の手法、例えばメタライズ印刷法で塗布した後に焼成することにより、形成される。同時焼成法によってメタライズ導体及びセラミック誘電体層を形成する場合、メタライズ導体中の金属粉末は、セラミック誘電体層の焼成温度よりも高融点である必要がある。例えば、セラミック誘電体層がいわゆる高温焼成セラミック例えばチタン酸バリウム等からなる場合には、メタライズ導体中の金属粉末として、ニッケルNi、コバルトCo、タングステンW、モリブデンMo、マンガンMn等やそれらの合金が選択可能である。セラミック誘電体層がいわゆる低温焼成セラミック例えばガラスセラミック等からなる場合には、メタライズ導体中の金属粉末として、銅Cuまたは銀Ag等やそれらの合金が選択可能である。以下、本発明を積層セラミックコンデンサに具体化した一実施の形態を図面に基づき詳細に説明する。図1及び図2に示されるように、本実施の形態における積層セラミックコンデンサ101は、いわゆるビアアレイタイプのコンデンサである。積層セラミックコンデンサ101を構成するセラミック焼結体104は、1つのコンデンサ主面102図1では上面、1つのコンデンサ裏面103図1では下面、及び、4つのコンデンサ側面106を有している。そのサイズは、例えば、縦10mm×横10mm×厚さ0.8mm程度である。セラミック焼結体104は、電極積層部107とカバー層部108とを備える。電極積層部107は、セラミック誘電体層105を介して電源用内部電極層141A,141B第1内部電極層とグランド用内部電極層142A,142B第2内部電極層とを交互に積層した構造を有する。なお、電極積層部107において、電源用内部電極層141A,141Bの層数、及びグランド用内部電極層142A,142Bの層数はそれぞれ50層となっている。カバー層部108は、電極積層部107の積層方向の外面を覆うように設けられている。カバー層部108は、複数のセラミック絶縁層150を積層した構造を有している。なお、カバー層部108のセラミック絶縁層150は、電極積層部107におけるセラミック誘電体層105と同じ材料を用いて形成されている。セラミック誘電体層105は、高誘電率セラミックの一種であるチタン酸バリウムの焼結体からなり、電源用内部電極層141A,141B及びグランド用内部電極層142A,142B間の誘電体絶縁体として機能する。つまり、電源用内部電極層141A,141Bとグランド用内部電極層142A,142Bとは、セラミック誘電体層105を介して電気的に絶縁されている。電源用内部電極層141A,141B及びグランド用内部電極層142A,142Bは、いずれもニッケルを主成分として形成されたメタライズ導体である。本実施の形態において、各セラミック誘電体層105の厚さは5μm程度であり、各内部電極層141A,141B,142A,142Bの厚さは1.5μm~1.8μmである。セラミック焼結体104には、多数のビア130が形成されている。これらのビア130は、セラミック焼結体104をその厚さ方向積層方向に貫通するとともに、セラミック焼結体104の全面にわたってアレイ状に配置されている。各ビア130内には、セラミック焼結体104のコンデンサ主面102及びコンデンサ裏面103間を連通する複数のコンデンサ内ビア導体131,132が、ニッケルを主材料として形成されている。なお本実施の形態において、ビア130の直径は約100μmに設定されているため、ビア導体131,132の直径も約100μmに設定されている。また、各ビア導体131,132のアスペクト比は8程度となっている。さらに、各ビア導体131,132のピッチは、400μm程度である。各電源用コンデンサ内ビア導体131第1ビア電極は、セラミック焼結体104の積層方向に延びて各電源用内部電極層141A,141Bを貫通しており、それら同士を互いに電気的に接続している。各グランド用コンデンサ内ビア導体132第2ビア電極は、セラミック焼結体104の積層方向に延びて各グランド用内部電極層142A,142Bを貫通しており、それら同士を互いに電気的に接続している。各電源用コンデンサ内ビア導体131及び各グランド用コンデンサ内ビア導体132は、全体としてアレイ状に配置されている。なお、図1及び図2では、説明の便宜上、コンデンサ内ビア導体131,132を4列×4列で図示したが、実際にはさらに多くの列本実施の形態では、例えば20列×20列が存在している。セラミック焼結体104のコンデンサ主面102となるカバー層部108の上面上には、複数の主面側電源用表層電極111と複数の主面側グランド用表層電極112とが設けられている。主面側電源用表層電極111は、電源用コンデンサ内ビア導体131におけるコンデンサ主面102側の端面に対して直接接続されており、主面側グランド用表層電極112は、グランド用コンデンサ内ビア導体132におけるコンデンサ主面102側の端面に対して直接接続されている。セラミック焼結体104のコンデンサ裏面103となるカバー層部108の下面上には、複数の裏面側電源用表層電極121と複数の裏面側グランド用表層電極122とが設けられている。裏面側電源用表層電極121は、電源用コンデンサ内ビア導体131におけるコンデンサ裏面103側の端面に対して直接接続されており、裏面側グランド用表層電極122は、グランド用コンデンサ内ビア導体132におけるコンデンサ裏面103側の端面に対して直接接続されている。よって、電源用表層電極111,121は電源用コンデンサ内ビア導体131及び電源用内部電極層141A,141Bに導通しており、グランド用表層電極112,122はグランド用コンデンサ内ビア導体132及びグランド用内部電極層142A,142Bに導通している。各表層電極111,112,121,122は、ニッケルを主材料として形成された円形の島状電極であり、表面が図示しない銅めっき層によって全体的に被覆されている。なお本実施の形態では、各表層電極111,112,121,122の直径が約300μmに設定されている。また、電極積層部107における複数の内部電極層141A,141B,142A,142Bには、各ビア導体131,132が貫通する領域にクリアランスホール133,134が一層おきに設けられている。詳しくは、図1、図3及び図4に示されるように、電源用内部電極層141A,141Bにはグランド用コンデンサ内ビア導体132が貫通する領域に第1クリアランスホール133が形成されており、第1クリアランスホール133によって、電源用内部電極層141A,141Bとグランド用コンデンサ内ビア導体132とが電気的に絶縁されている。図1、図5及び図6に示されるように、グランド用内部電極層142A,142Bには電源用コンデンサ内ビア導体131が貫通する領域に第2クリアランスホール134が形成されており、第2クリアランスホール134によって、グランド用内部電極層142A,142Bと電源用コンデンサ内ビア導体131とが電気的に絶縁される。各クリアランスホール133,134内における内部電極層141A,141B,142A,142Bとビア導体131,132との間には、セラミック誘電体層105が介在している。なお、図3は、複数の電源用内部電極層141A,141Bにおいて、上方から数えて奇数層となる位置に配置される内部電極層141Aを示しており、図4は、上方から数えて偶数層となる位置に配置される内部電極層141Bを示している。また、図5は、複数のグランド用内部電極層142A,142Bにおいて、上方から数えて奇数層となる位置に配置される内部電極層142Aを示しており、図6は、上方から数えて偶数層となる位置に配置される内部電極層142Bを示している。なお、電源用内部電極層とグランド用内部電極層とをあわせた全ての内部電極層の積層順においては、141A/142A/141B/142Bの順で繰り返し積層されている。図1、図3~図6に示されるように、本実施の形態の積層セラミックコンデンサ101では、電源用内部電極層とグランド用内部電極層、それぞれにおいて、直径が異なる2種類のクリアランスホール133,134が積層方向に交互に配設されている。また、外周部に設けられるクリアランスホール133,134の直径は、中央部に設けられるクリアランスホール133,134の直径よりも大きくなっている。具体的には、例えば、奇数層の各電源用内部電極層141Aにおいて、外周部に設けられるクリアランスホール133の直径は350μmであり、中央部に設けられるクリアランスホール133の直径は300μmである図3参照。また、偶数層の各電源用内部電極層141Bにおいて、外周部に設けられるクリアランスホール133の直径は300μmであり、中央部に設けられるクリアランスホール133の直径は250μmである図4参照。一方、奇数層の各グランド用内部電極層142Aにおいて、外周部に設けられるクリアランスホール134の直径は350μmであり、中央部に設けられるクリアランスホール134の直径は300μmである図5参照。また、偶数層の各グランド用内部電極層142Bにおいて、外周部に設けられるクリアランスホール134の直径は300μmであり、中央部に設けられるクリアランスホール134の直径は250μmである図6参照。このように、本実施の形態の積層セラミックコンデンサ101では、直径の大きなクリアランスホール133,134と直径の小さなクリアランスホール133,134とが積層方向に交互に規則正しく配置されている。従って、直径の大きなクリアランスホール133,134と直径の小さなクリアランスホール133,134とは積層方向にそれぞれ等しい個数となる。本実施の形態のセラミックコンデンサ101は、以下のように作製される。チタン酸バリウムBaTiO3の粉末を含有するスラリーをキャリアフィルム上に塗布し乾燥させることで、キャリアフィルム上に剥離可能な状態で配置された未焼成セラミックグリーンシートを得る。未焼成セラミックグリーンシートは、厚さが約8μm焼成後では約5μmのシートであり、後に所望の形状に裁断されて未焼成セラミック部となる。未焼成セラミックグリーンシート上にスクリーンマスクを配置し、内部電極用ペーストをスクリーン印刷して乾燥させ、厚さ2μ~3μmの内部電極部をパターン形成する。なお、内部電極用ペーストは、導電性粒子としてのニッケル粉末や共素地材料としてのチタン酸バリウム粉末等を含む。具体的には、図7に示されるように、電源用内部電極層141Aとなる未焼成導体部として、直径が大きなクリアランスホール133を形成するパターン1-Aの第1内部電極部161Aを未焼成セラミックグリーンシート160上に形成する。また、電源用内部電極層141Bとなる未焼成導体部として、直径が小さなクリアランスホール133を形成するパターン1-Bの第1内部電極部161Bを未焼成セラミックグリーンシート160上に形成する。さらに、グランド用内部電極層142Aとなる未焼成導体部として、直径が大きなクリアランスホール134を形成するパターン2-Aの第2内部電極部162Aを未焼成セラミックグリーンシート160上に形成する。また、グランド用内部電極層142Bとなる未焼成導体部として、直径が小さなクリアランスホール134を形成するパターン2-Bの第2内部電極部162Bを未焼成セラミックグリーンシート160上に形成する。なお、本実施の形態では、パターン1-A及びパターン1-Bの第1内部電極部161A,161B、パターン2-A及びパターン2-Bの第2内部電極部162A,162Bのそれぞれのパターンを形成した未焼成セラミックグリーンシート160を25枚ずつ、すなわち合計100枚の未焼成セラミックグリーンシート160を用意する。各内部電極部161A,161B,162A,162Bに形成したクリアランスホール133,134は、セラミック焼成時に収縮する。そのため、ここでは焼成時の収縮を考慮して、上記セラミックコンデンサ101におけるクリアランスホール133,134の直径350μm~250μmの1.18倍程度大きなクリアランスホール133,134を各内部電極部161A,161B,162A,162Bに形成している。そして、電極積層部107に対応する部位では、各内部電極部161A,161B,162A,162Bが形成された100枚のグリーンシート160を積層する。本実施の形態では、パターン1-Aの第1内部電極部161Aが形成されたグリーンシート160、パターン2-Aの第2内部電極部162Aが形成されたグリーンシート160、パターン1-Bの第1内部電極部161Bが形成されたグリーンシート160、パターン2-Bの第2内部電極部162Bが形成されたグリーンシート160の順番図7参照で規則正しく積層する。また、カバー層部108に対応する部位積層体の表裏の部分では、内部電極部161A,161B,162A,162Bが形成されていない3枚のグリーンシート160を積層する。次いで、ラミネート装置を用い、60°C~80°Cの温度条件で300kgf/cm2~1000kgf/cm2の押圧力をシート積層方向に付与することにより、各グリーンシート160を一体化する。この結果、図8に示すようなグリーンシート積層体165未焼成セラミック積層体が形成される積層体準備工程。なお、グリーンシート積層体165の厚さは約1mmである。さらに、レーザー加工機図示略を用いて、グリーンシート積層体165をその積層方向に貫通する直径約120μmのビア130貫通孔を規則的に穿孔する。その後、図9に示されるように、各ビア130内に、ペースト圧入充填装置図示略を用いてビア導体用ペーストを2.0MPa~7.5MPaの圧力で圧入充填し、未焼成ビア導体部166を形成するビア形成工程。なお、ビア導体用ペーストは、導電性粒子としてのニッケル粉末や共素地材料としてのチタン酸バリウム粉末等を含む。次に、グリーンシート積層体165をスクリーン印刷装置図示略にセットするとともに、グリーンシート積層体165の上面上にスクリーンマスクを配置し、表層電極用ペーストをスクリーン印刷により印刷、塗布して乾燥させる。この結果、グリーンシート積層体165の上面側に、主面側電源用表層電極111及び主面側グランド用表層電極112となる未焼成表層電極部168をパターン形成する図10参照。また同様に、グリーンシート積層体165の下面上にスクリーンマスクを配置し、表層電極用ペーストをスクリーン印刷により印刷、塗布して乾燥させる。この結果、グリーンシート積層体165の下面側に、裏面側電源用表層電極121及び裏面側グランド用表層電極122となる未焼成表層電極部168をパターン形成する図10参照。なお、表層電極用ペーストは、導電性粒子としてのニッケル粉末や共素地材料としてのチタン酸バリウム粉末等を含む。そして、例えばレーザー加工によりグリーンシート積層体165にブレーク用の溝を格子状に入れる。その後、グリーンシート積層体165を、大気中250°C~300°Cの温度で10時間~20時間脱脂し、さらに水蒸気を含む還元雰囲気下にて1280°Cの温度で所定時間焼成を行う焼成工程。その結果、チタン酸バリウム及びペースト中のニッケルが同時焼結し、セラミック焼結体104となる。具体的には、この焼成工程において、グリーンシート積層体165における各内部電極部161A,161B,162A,162B、各グリーンシート160、未焼成ビア導体部166、未焼成表層電極部168が焼成されて、内部電極層141A,141B,142A,142B、セラミック誘電体層105、ビア導体131,132、表層電極111,112,121,122が形成される。次に、得られたセラミック焼結体104が有する各表層電極111,112,121,122に対して無電解めっき厚さ1μm~50μmを行う。その結果、各表層電極111,112,121,122の上に銅めっき層が形成される。なおこの状態のものは、セラミックコンデンサ101となるべき製品領域を平面方向に沿って縦横に複数配列した多数個取り用のセラミック焼結体104パネル状のセラミック焼結体である。そして、このパネル状のセラミック焼結体104をブレーク用の溝に沿って分割することで、複数のセラミックコンデンサ101が同時に得られる。本発明者らは、上記製造方法で製造したセラミックコンデンサ101実施例1に対して、積層体準備工程での各内部電極部161A,161B,162A,162Bの形成パターン1-A,2A,1-B,2-Bや各パターン1-A,2A,1-B,2-Bの積層方法等を変更し、表1及び表2に示すような実施例2~実施例8及び従来例の積層セラミックコンデンサ101を作製した。そして、実施例1~実施例8及び従来例の積層セラミックコンデンサ101における反り量を測定した。その結果を表3に示している。なお、表1におけるクリアランスホール径は、セラミック焼成後におけるセラミックコンデンサ101での数値を示している。また、表3には、積層セラミックコンデンサ101において、上部層及び下部層におけるクリアランスホール133,134の平均径CH1直径の平均値と、外周部及び中央部におけるクリアランスホール133,134の平均径CH2直径の平均値とを示している。ここで、積層セラミックコンデンサ101における上部層とは積層方向の上から半分の部分電極積層部107における上から50層分であり、下部層とは積層方向の下から半分の部分電極積層部107における下から50層分である。それら上部層及び下部層において各内部電極部161A,161B,162A,162Bに形成されている全てクリアランスホール133,134について、上部層と下部層とで直径の平均値を求めている。また、積層セラミックコンデンサ101には、20×20=400個のビア導体131,132が形成されている。従って、外周部のビア導体131,132は76個であり、中央部内部のビア導体131,132は324個である。そして、外周部のビア導体131,132の周囲に形成される全てのクリアランスホール133,134の直径の平均値と、中央部のビア導体131,132の周囲に形成される全てのクリアランスホール133,134の直径の平均値を求め、その平均値を表3に示している。また、反り量は、以下の手法で測定した。具体的には、図11に示されるように、積層セラミックコンデンサ101のコンデンサ主面102上において、2.25mmピッチで設定された25個の測定ポイントP1について、それぞれの高さをレーザーで測定する。なお、各測定ポイントP1は、クリアランスホール133,134が形成される領域以外の位置に設定されている。そして、測定した高さから最小二乗平面を算出し、その平面において最も低い位置から最も高い位置までの高さを反り量として算出した。なお、各実施例1~8及び従来例ともに100個のセラミックコンデンサ101について測定を行い、その平均値を反り量として求めている。表1及び表2に示されるように、実施例1のグリーンシート積層体165では、各第1内部電極部161A,161Bについて、直径が大きなクリアランスホール133外周部350μm、中央部300μmを有するパターン1-Aの第1内部電極部161Aと、直径が小さなクリアランスホール133外周部300μm、中央部250μmを有するパターン1-Bの第1内部電極部161Bとを交互に配置している。また、各第2内部電極部162A,162Bについて、直径が大きなクリアランスホール134外周部350μm、中央部300μmを有するパターン2-Aの第2内部電極部162Aと、直径が小さなクリアランスホール134外周部300μm、中央部250μmを有するパターン2-Bの第2内部電極部162Bとを交互に配置している。なお、第一内部電極部と第2内部電極部をあわせた全ての内部電極部の積層順においては、161A/162A/161B/162Bの順で繰り返し積層されている。実施例1のグリーンシート積層体165では、パターン1-Aの第1内部電極部161A、パターン1-Bの第1内部電極部161B、パターン2-Aの第2内部電極部162A、及びパターン2-Bの第2内部電極部162Bのそれぞれのパターンについて25層ずつ配置している。実施例2のグリーンシート積層体165では、実施例1と比較して、パターン2-Aの第2内部電極部162A及びパターン2-Bの第2内部電極部162Bにおけるクリアランスホール134を全て300μmの直径に変更している。つまり、第1内部電極部161A、161Bに、直径が異なるクリアランスホール133が設けられている。実施例3のグリーンシート積層体165では、直径が大きなクリアランスホール133,134を有するパターン1-A,2-Aの内部電極部161A,162Aを上部層165Aに配置し、直径が小さなクリアランスホール133,134を有するパターン1-B,2-Bの内部電極部161B,162Bを下部層165Bに配置している図12参照。なお、各パターン1-A,1-B,2-A,2-Bの各内部電極部161A,161B,162A,162Bには、実施例1と同じ直径のクリアランスホール133,134がそれぞれ形成されている。実施例4のグリーンシート積層体165では、実施例1と比較して、各パターン1-A,1-B,2-A,2-Bの中央部に設けられるクリアランスホール133,134の直径を外周部のクリアランスホール133,134の直径と等しくしている。つまり、パターン1-A,2Aの各内部電極部161A,162Aでは、直径が350μmのクリアランスホール133,134図13及び図14参照を形成し、パターン1-B,2Bの各内部電極部161B,162Bでは直径が300μmのクリアランスホール図15及び図16参照を形成している。なおこの場合も、実施例1のグリーンシート積層体165と同様に、パターン1-A,2-Aとパターン1-B,2Bとの各内部電極部161A,162A,161B,162Bを交互に積層配置している。実施例5~8のグリーンシート積層体165では、各パターン1-A,1-B,2-A,2-Bの各内部電極部161A,161B,162A,162Bに形成されるクリアランスホール133,134図13~図16参照は、実施例4の場合と同じであるが、各パターン1-A,1-B,2-A,2-Bの積層方法が、実施例4の場合と異なっている。具体的には、実施例5の場合、グリーンシート積層体165の上部層165Aにおいて、パターン1-A,2Aの内部電極部161A,162A図13及び図14参照が上から40層分だけ積層配置されるとともに、パターン1-B,2Bの内部電極部161B,162B図15及び図16参照が下から10層分だけ積層配置される。グリーンシート積層体165の下部層165Bにおいても同様に、パターン1-A,2Aの内部電極部161A,162Aが上から40層分だけ積層配置されるとともに、パターン1-B,2Bの内部電極部161B,162Bが下から10層分だけ積層配置される。実施例6の場合では、グリーンシート積層体165の上部層165Aにおいて、パターン1-A,2Aの内部電極部161A,162A図13及び図14参照が上から25層分だけ積層配置されるとともに、パターン2-B,1-Bの内部電極部162B,161B図15及び図16参照が下から25層分だけ積層配置される。グリーンシート積層体165の下部層165Bにおいても同様に、パターン1-A,2Aの内部電極部161A,162Aが上から25層分だけ積層配置されるとともに、パターン2-B,1-Bの内部電極部162B,161Bが下から25層分だけ積層配置される。実施例7の場合では、グリーンシート積層体165の上部層165Aにおいて、パターン1-A,2-Aの内部電極部161A,162A図13及び図14参照が積層配置されるとともに、下部層165Bにおいて、パターン1-B,2-Bの内部電極部161B,162B図15及び図16参照が積層配置されている。実施例8の場合では、グリーンシート積層体165の上部層165Aにおいて、パターン1-B,2Bの内部電極部161B,162B図15及び図16参照が積層配置されるとともに、下部層165Bにおいて、パターン1-A,2-Aの内部電極部161A,162A図13及び図14参照が積層配置されている。従来例では、第1内部電極部161A,161B及び第2内部電極部162A,162Bにおいて、全て同一の直径300μmを有するクリアランスホール133,134が形成されている。実施例1~8では、直径の異なるクリアランスホール133,134が積層方向に配設されるよう各内部電極部161A,161B,162A,162Bをパターン形成することで、従来例クリアランスホール133,134の直径が揃っている場合と比較して反り量が小さくなった。特に、パターン1-A,2Aとパターン1-B,2-Bとを交互に規則正しく配置した実施例1,2,4については、反り量を小さくすることができた。また、グリーンシート積層体165の上部層165Aと下部層165Bとにおいて、クリアランスホール133,134の直径に偏りがない平均径が同じ実施例1,2,4,5,6の場合には、クリアランスホール133,134の直径に偏りがある他の実施例3,7,8と比較して反り量が小さくなった。さらに、外周部のクリアランスホール133,134の直径を中央部のクリアランスホール133,134の直径よりも大きくした場合、反り量を低く抑えることができた。具体的には、実施例1と実施例4とを比較する場合、実施例1のセラミックコンデンサ101は、外周部のクリアランスホール133,134の直径を中央部のクリアランスホール133,134よりも大きく形成しており、反り量を実施例4よりも低く抑えることができた。従って、本実施の形態によれば以下の効果を得ることができる。1本実施の形態の積層体準備工程では、直径が異なる2種類のクリアランスホール133,134が積層方向に配設されるようパターン形成されているので、端部の位置が積層方向で異なった状態で各クリアランスホール133,134が形成される。このため、従来例のようにクリアランスホール133,134の端部の位置が積層方向に揃っている場合と比較して、各クリアランスホール133,134の端部にて各内部電極部161A,161B,162A,162Bの重なる層数が段階的に変化する。従って、グリーンシート積層体165のプレス時において、クリアランスホール133,134の端部近傍での密度差の急激な変化が緩和される。この結果、グリーンシート積層体165の焼成時には、密度に応じた収縮挙動の差が少なくなり、積層セラミックコンデンサ101の反りを低減することができる。2実施例1,2,4,5,6のグリーンシート積層体165では、積層方向の上部層165Aと下部層165Bとにおいて、各内部電極部161A,161B,162A,162Bのクリアランスホール133,134の直径の平均値を等しくしている。このようにすると、直径の異なるクリアランスホール133,134が積層方向に偏りなく配置されるため、積層方向に密度差が生じ難くなり、積層セラミックコンデンサ101の反りを低減することができる。3実施例1~4,6~8のグリーンシート積層体165では、各内部電極部161A,161B,162A,162Bにおいて、直径の異なるクリアランスホール133,134を積層方向にそれぞれ等しい層数となるよう形成している。このようにすると、クリアランスホール端部での内部電極の重なる層数の変化がなだらかになるので、端部近傍での密度差の急激な変化が緩和される。従って、焼成時の密度に応じた収縮挙動の差が少なくなり、積層セラミックコンデンサ101の反りを低減することができる。4実施例1,2,4のグリーンシート積層体165では、各内部電極部161A,161B,162A,162Bにおいて、直径の異なるクリアランスホール133,134を積層方向に規則的に繰り返すように形成している。このようにすると、直径の異なるクリアランスホール133,134が積層方向に偏りなく配置されるため、積層方向に密度差が生じ難くなり、積層セラミックコンデンサ101の反りを低減することができる。5実施例1~3のグリーンシート積層体165では、外周部に設けられるクリアランスホール133,134の直径を、中央部に設けられるクリアランスホール133,134の直径よりも大きく形成している。グリーンシート積層体165において、各グリーンシート160における外周端部には内部電極部161A,161B,162A,162Bが設けられておらずセラミック材料のみにて形成されている図10等参照。このため、各内部電極部161A,161B,162A,162Bの外周端近傍では、セラミック材料と導体材料との割合が急激に変化する。従って、実施例1~3のように、中央部よりも外周部のクリアランスホール133,134の直径を大きくすることにより、積層セラミックコンデンサ101において、中央部から外周部に向かって徐々にセラミック誘電体層105の割合が増える。このため、各内部電極層141A,141B,142A,142Bの端部近傍において、セラミック誘電体層105間における電極層141A,141B,142A,142Bの有無に応じた急激な収縮挙動の差が緩和され、積層セラミックコンデンサ101の反りを低減することができる。6本実施の形態の積層セラミックコンデンサ101では、反り量を低く抑えることができるため、配線基板内蔵時における積層セラミックコンデンサ101の接続信頼性を十分に確保することができる。また、積層セラミックコンデンサ101に直流電圧を印加すると、電歪現象によって各セラミック誘電体層105に伸縮が発生する。このとき、クリアランスホール133,134の端部の位置が積層方向で異なっているため、変位ありなしの境界であるクリアランスホール133,134の端部近傍での応力が分散される。従って、直流電圧の印加時において、クラックやデラミネーションが生じ難くなり、積層セラミックコンデンサ101の製品信頼性を向上させることができる。7本実施の形態の積層セラミックコンデンサ101では、各表層電極111,112,121,122の表面に銅めっき層が施されている。このようにすると、各表層電極111,112,121,122のメタライズ導体に含まれる共素地材料のセラミックが電極表面に露出することがない。この結果、各表層電極111,112,121,122における濡れ性を向上させることができ、積層セラミックコンデンサ101の接続信頼性を十分に確保することができる。なお、本発明の実施の形態は以下のように変更してもよい。上記実施の形態では、直径が異なる2種類のクリアランスホール133,134が積層方向に配置されるよう各内部電極部161A,161B,162A,162Bをパターン形成していたが、直径が異なる3種類以上のクリアランスホールが積層方向に配置されるようにパターン形成してもよい。例えば、クリアランスホール133,134の直径の異なる3種類のパターンA,B,Cの内部電極部を積層する場合、直径の大きい順または小さい順に規則的A,B,C,...A,B,Cの順に繰り返すように内部電極部を積層配置してグリーンシート積層体165を形成する。このようにすると、直径の異なるクリアランスホール133,134が積層方向に偏りなく配置されるため、積層方向に密度差が生じ難くなり、積層セラミックコンデンサ101の反りを低減することができる。次に、特許請求の範囲に記載された技術的思想のほかに、前述した実施の形態によって把握される技術的思想を以下に列挙する。1セラミック誘電体層を介して第1内部電極層と第2内部電極層とが交互に積層配置された構造を有し、前記セラミック誘電体層及び前記内部電極層の積層方向に延びて複数の前記第1内部電極層に接続される第1ビア電極と、前記積層方向に延びて複数の前記第2内部電極層に接続される第2ビア電極とが全体としてアレイ状に配置され、前記複数の第1内部電極層に第1クリアランスホールが設けられ、前記第1クリアランスホールによって、前記第1内部電極層と前記第2ビア電極とは電気的に絶縁されるとともに、前記複数の第2内部電極層に第2クリアランスホールが設けられ、前記第2クリアランスホールによって、前記第2内部電極層と前記第1ビア電極とは電気的に絶縁される積層セラミックコンデンサであって、前記コンデンサは、長さ8mm以上の辺を含む矩形状かつ反り量が30μm以下であり、前記第1内部電極層及び前記第2内部電極層の少なくとも一方の内部電極層において、直径が異なる2種類以上の前記クリアランスホールが積層方向に配設されていることを特徴とする積層セラミックコンデンサ。"