"画素電極膜と、前記画素電極膜に対向する対向電極膜と、前記画素電極膜と前記対向電極膜とで挟まれる受光層とを含む光電変換部を、半導体基板上方に二次元アレイ状に配置した固体撮像素子であって、前記受光層で発生して前記画素電極膜に移動した電荷量に応じた信号を読み出す信号読出回路と、前記光電変換部が配置される領域の外側に配置され、前記画素電極膜と同一面上にかつ同一材料により形成された前記光電変換部を検査するためのテスト用端子とを備える固体撮像素子。請求項1記載の固体撮像素子であって、前記光電変換部が配置される領域の外側に配置されたテスト用の前記光電変換部を備え、前記テスト用端子が、前記テスト用の光電変換部の前記画素電極膜と電気的に接続される第一のテスト用端子と、前記テスト用の光電変換部の前記対向電極膜と電気的に接続される第二のテスト用端子とにより構成される固体撮像素子。請求項2記載の固体撮像素子であって、前記受光層と前記対向電極膜は、前記テスト用の前記光電変換部を含む全ての前記光電変換部で共通の一枚構成であり、前記半導体基板側から順に前記画素電極膜、前記受光層、前記対向電極膜が形成され、前記全ての光電変換部が形成される領域の外側に配置され、前記画素電極膜と同一面上にかつ同一材料により形成されたテスト用電極膜を備え、前記対向電極膜は、前記テスト用電極膜を覆って形成され、前記テスト用の光電変換部の前記画素電極膜と前記第一のテスト用端子が配線によって接続され、前記テスト用電極膜と前記第二のテスト用端子が配線によって接続される固体撮像素子。請求項1~3のいずれか1項記載の半導体集積回路であって、前記受光層は有機材料を含んで構成される固体撮像素子。画素電極膜と、前記画素電極膜に対向する対向電極膜と、前記画素電極膜と前記対向電極膜とで挟まれる受光層とを含む光電変換部を、半導体基板上方に二次元アレイ状に配置した固体撮像素子の製造方法であって、前記受光層で発生して前記画素電極膜に移動した電荷量に応じた信号を読み出す信号読出回路を形成した半導体基板上方の平坦面上に導電性材料を成膜し、これをパターニングして、前記画素電極膜と前記光電変換部を検査するためのテスト用端子とを同時に形成する画素電極膜及びテスト用端子形成工程を備える固体撮像素子の製造方法。請求項5記載の固体撮像素子の製造方法であって、前記画素電極膜及びテスト用端子形成工程では、前記テスト用端子として、テスト用の前記光電変換部の前記画素電極膜と電気的に接続される第一のテスト用端子と、前記テスト用の光電変換部の前記対向電極膜と電気的に接続される第二のテスト用端子とを形成する固体撮像素子の製造方法。請求項6記載の固体撮像素子の製造方法であって、前記画素電極膜及びテスト用端子形成工程では、前記テスト用の光電変換部を含む全ての前記光電変換部が形成される領域の外側に配置されるテスト用電極膜と、前記全ての光電変換部の前記画素電極膜と、前記テスト用端子とを同時に形成し、前記画素電極膜及びテスト用端子形成工程の後、前記画素電極膜上に受光層を形成する工程と、前記受光層及び前記テスト用電極膜上に前記対向電極膜を形成する工程と、前記テスト用の光電変換部の前記画素電極膜と前記第一のテスト用端子とを接続する配線層を形成する工程と、前記テスト用電極膜と前記第二のテスト用端子とを接続する配線層を形成する工程とを備える固体撮像素子の製造方法。請求項5~7のいずれか1項記載の固体撮像素子の製造方法であって、前記受光層が有機材料を含んで構成される固体撮像素子の製造方法。請求項5~8のいずれか1項記載の固体撮像素子の製造方法であって、製造途中の段階で前記テスト用端子を用いて前記受光層の機能検査を行い、前記受光層が不良品と判定したときは以後の製造工程の継続を中止する固体撮像素子の製造方法。請求項1~4のいずれか1項記載の固体撮像素子を備える撮像装置。しかしながら、従来のテスト用パッドは、半導体集積回路の製造工程中にテスト用パッドの製造工程を付加しなければならないため、製造工程数が増加し、製品コストが嵩んでしまうという問題が生じる。また例えば、有機材料の様な柔らかな材料を用いる撮像素子を製造する場合、既に形成済みの有機材料膜が機能劣化しないようにテスト用端子等の製造工程を付加する必要が生じ、製造コストを増大させる虞がある。本発明の目的は、テスト用端子等のための製造工程を別途設けることなく、製品の製造途中でも検査を行うことができる構造を持つ固体撮像素子及びその製造方法並びに固体撮像素子を搭載した撮像装置を提供することにある。本発明の固体撮像素子は、画素電極膜と、前記画素電極膜に対向する対向電極膜と、前記画素電極膜と前記対向電極膜とで挟まれる受光層とを含む光電変換部を、半導体基板上方に二次元アレイ状に配置した固体撮像素子であって、前記受光層で発生して前記画素電極膜に移動した電荷量に応じた信号を読み出す信号読出回路と、前記光電変換部が配置される領域の外側に配置され、前記画素電極膜と同一面上にかつ同一材料により形成された前記光電変換部を検査するためのテスト用端子とを備えるものである。本発明の固体撮像素子の製造方法は、画素電極膜と、前記画素電極膜に対向する対向電極膜と、前記画素電極膜と前記対向電極膜とで挟まれる受光層とを含む光電変換部を、半導体基板上方に二次元アレイ状に配置した固体撮像素子の製造方法であって、前記受光層で発生して前記画素電極膜に移動した電荷量に応じた信号を読み出す信号読出回路を形成した半導体基板上方に導電性材料を成膜し、これをパターニングして、前記画素電極膜と前記光電変換部を検査するためのテスト用端子とを同時に形成する画素電極膜及びテスト用端子形成工程を備えるものである。本発明の撮像装置は、前記固体撮像素子を備えるものである。本発明によれば、テスト用端子等のための製造工程を別途設けることなく、製品の製造途中でも検査を行うことができる構造を持つ固体撮像素子及びその製造方法並びに固体撮像素子を搭載した撮像装置を提供することができる。以下、本発明の一実施形態について、図面を参照して説明する。図1は、本発明の一実施形態に係るデジタルカメラ撮像装置の構成図である。このデジタルカメラは、固体撮像素子100と、固体撮像素子100の前段に置かれた撮影レンズ21と、固体撮像素子100から出力されるアナログの画像データを自動利得調整AGCや相関二重サンプリング処理等のアナログ処理するアナログ信号処理部22と、アナログ信号処理部22から出力されるアナログ画像データをデジタル画像データに変換するアナログデジタル変換部A/D23と、後述のシステム制御部CPU29からの指示によって撮影レンズ21,A/D23,アナログ信号処理部22,固体撮像素子100の駆動制御を行う駆動部タイミングジェネレータを含む24と、CPU29からの指示によって発光するフラッシュ25とを備える。本実施形態のデジタルカメラは更に、A/D23から出力されるデジタル画像データを取り込み補間処理やホワイトバランス補正,RGB/YC変換処理等を行うデジタル信号処理部26と、画像データをJPEG形式などの画像データに圧縮したり逆に伸長したりする圧縮/伸長処理部27と、メニューなどを表示したりスルー画像や撮像画像を表示する表示部28と、デジタルカメラ全体を統括制御するシステム制御部CPU29と、フレームメモリ等の内部メモリ30と、JPEG画像データ等を格納する記録メディア32との間のインタフェース処理を行うメディアインタフェースI/F部31と、これらを相互に接続するバス40とを備える。また、システム制御部29には、ユーザからの指示入力を行う操作部33が接続されている。図2は、図1に示す固体撮像素子100の縦断面模式図である。この固体撮像素子100は、撮像素子チップ101と、撮像素子チップ101の撮像領域受光面の前面に透明樹脂で貼り付けられた透明ガラス基板102と、撮像素子チップ101の背面側に貼り付けられた回路基板103とを備える。面積的には、回路基板103>撮像素子チップ101>透明ガラス基板102となっており、回路基板103の中央部分に撮像素子チップ101が貼り付けられ、撮像素子チップ101の中央部分の撮像領域に透明ガラス基板102が貼り付けられている。撮像素子チップ101の周辺部、つまり撮像領域の周辺部には接続パッドが形成されており、この接続パッドと回路基板103とがワイヤ104でボンディングされている。図3は、撮像素子チップ101の製造説明図である。半導体ウェハ110に多数の撮像素子チップ101が、半導体装置製造技術や製膜技術を用いて形成され、後述するようにして個々の撮像素子チップ101がダイシングされることで、個片化される。個々の撮像素子チップ101は、矩形に形成され、中央部に矩形の撮像領域112が形成され、周辺部に、接続パッド113が形成される。所要の接続パッド113の内側撮像領域112側かつ撮像領域112外側には、検査用のテスト用端子114a,114bが設けられている。符号125a,125b,130,131で示す部材については図4,図5で説明する。撮像領域112の受光面上に透明ガラス基板102が透明樹脂により貼り付けられることになるが、本実施形態では、後述するように、良品と判定された撮像素子チップ101上にだけ透明ガラス基板102を貼り付ける。良品の撮像素子チップ101の接続パッド113に、図2に示されるワイヤ104がボンディングされる。図4は、図3のIV―IV線位置テスト用端子114aが設けられた位置の断面模式図である。図5は、図3のV―V線位置テスト用端子114bが設けられた位置の断面模式図である。撮像素子チップ101は半導体基板121に形成される。半導体基板121には、各画素対応の信号電荷蓄積部122が形成され、更に、CMOS型イメージセンサと同様に、個々の画素対応に図示省略のMOSトランジスタ回路でなる信号読出回路が形成されている。各信号読出回路は、対応する信号電荷蓄積部122の蓄積電荷に応じた信号を撮像画像信号として、該当する接続パッド113を通して外部に読み出す。なお、信号読出回路はCCD型としてもよい。半導体基板121の上面には絶縁膜124が積層されており、その上に、個々の画素対応の画素電極膜125が撮像領域112内に二次元アレイ状に配列形成されている。画素電極膜125は、導電性材料、たとえばアルミニウムや酸化インジウム錫ITOで形成される。撮像領域112のうち全ての画素電極膜125が配置される領域の外側の画素電極膜125と同一面上には、画素電極膜125と同一材料からなる画素電極膜125aと、同じく画素電極膜125と同一材料からなる、対向電極膜131に接続されるテスト用電極膜125bと、対向電極膜131にバイアス電圧を印加するための、画素電極膜125と同一材料からなるバイアス電圧印加用電極膜125cとが形成されている。また、撮像領域112の外側の画素電極膜125と同一面上には、画素電極膜125と同一材料からなるテスト用端子114a,114bが形成されている。テスト用端子114a,114bは、画素電極膜125と同一工程で形成されたものである。このため、画素電極膜125の半導体基板121側の端面の半導体基板121表面からの高さと、テスト用電極膜125a及びテスト用端子114a,114bの半導体基板121側の端面の半導体基板121表面からの高さとは同じで、かつ、それぞれの厚み半導体基板121表面に垂直な方向の厚みは同じになっている。各画素電極膜125と、画素対応の信号電荷蓄積部122とは、絶縁膜124内に立設されたビアプラグ126によって電気的に接続される。各ビアプラグ126の途中には、個々に分離された金属膜127が絶縁膜124内に埋設されており、金属膜127が信号電荷蓄積部122の遮光を図る様になっている。金属膜127は、絶縁膜124のうち下半分が積層された後に形成され、その上に、絶縁膜124の上半分が積層される。画素電極膜125aは、絶縁膜124内に形成された金属配線層127aとビアプラグ126aによって接続されている。金属配線層127aは、撮像領域112外側の絶縁膜124内に設けられた接続パッド113まで伸びて接続パッド113と接続される。テスト端子114aは、その下方に形成されたビアプラグ126bにより、金属配線層127aと接続されている。つまり、テスト端子114aと画素電極125aとは、金属配線層127aとビアプラグ126a,126bによって電気的に接続される。テスト用電極膜125bは、絶縁膜124内に形成された金属配線層127aとビアプラグ126aによって接続されている。金属配線層127aは、撮像領域112外側の絶縁膜124内に設けられた接続パッド113まで伸びて接続パッド113と接続される。テスト端子114bは、その下方に形成されたビアプラグ126bにより、金属配線層127aと接続されている。つまり、テスト端子114bとテスト用電極膜125bとは、金属配線層127aとビアプラグ126a,126bによって電気的に接続される。金属配線層127aは、各金属膜127と同一工程により形成される。また、ビアプラグ126が形成されるとき、ビアプラグ126a,126bも同時に同一工程で形成される。各画素電極膜125と画素電極膜125aの上には、各画素電極膜125及び画素電極膜125aで共通の一枚構成の受光層130が形成される。受光層130は、その断面を図6に示す様に、本実施形態では光電変換層光電変換膜130aと、その下側半導体基板側に形成した電荷ブロッキング層130bとを含んで構成される。光電変換層130aとしては、本実施形態では入射光量に応じた電荷を発生させる有機膜が用いられる。有機膜光電変換層130aの厚さは、約1.0μm程度、更に好適には、0.4μm~0.7μmで形成される。以下、受光層130の好ましい構成について説明する。電荷ブロッキング層130bは、暗電流を抑制する機能を有する。電荷ブロッキング層は複数層で構成してもよい。電荷ブロッキング層130bを複数層にすることにより、複数の電荷ブロッキング層の間に界面が形成され、各層に存在する中間準位に不連続性が生じることで、中間準位を介して電荷担体が移動しにくくなり、暗電流を強く抑制することができる。光電変換層130aは、p型有機半導体とn型有機半導体とを含む。p型有機半導体とn型有機半導体を接合させてドナーアクセプタ界面を形成することにより、励起子解離効率を増加させることができる。このために、p型有機半導体とn型有機半導体を接合させた構成の光電変換層130aは高い光電変換効率を発現する。特に、p型有機半導体とn型有機半導体を混合した光電変換層130aは、接合界面が増大して光電変換効率が向上するので好ましい。p型有機半導体化合物は、ドナー性有機半導体であり、主に正孔輸送性有機化合物に代表され、電子を供与しやすい性質がある有機化合物をいう。更に詳しくは2つの有機材料を接触させて用いたときにイオン化ポテンシャルの小さい方の有機化合物をいう。したがって、ドナー性有機化合物は、電子供与性のある有機化合物であればいずれの有機化合物も使用可能である。例えば、トリアリールアミン化合物、ベンジジン化合物、ピラゾリン化合物、スチリルアミン化合物、ヒドラゾン化合物、トリフェニルメタン化合物、カルバゾール化合物、ポリシラン化合物、チオフェン化合物、フタロシアニン化合物、シアニン化合物、メロシアニン化合物、オキソノール化合物、ポリアミン化合物、インドール化合物、ピロール化合物、ピラゾール化合物、ポリアリーレン化合物、縮合芳香族炭素環化合物ナフタレン誘導体、アントラセン誘導体、フェナントレン誘導体、テトラセン誘導体、ピレン誘導体、ペリレン誘導体、フルオランテン誘導体、含窒素ヘテロ環化合物を配位子として有する金属錯体等を用いることができる。なお、これに限らず、上記したように、n型アクセプタ性化合物として用いた有機化合物よりもイオン化ポテンシャルの小さい有機化合物であればドナー性有機半導体として用いてよい。n型有機半導体化合物は、アクセプタ性有機半導体であり、主に電子輸送性有機化合物に代表され、電子を受容しやすい性質がある有機化合物をいう。更に詳しくは、n型有機半導体とは、2つの有機化合物を接触させて用いたときに電子親和力の大きい方の有機化合物をいう。したがって、アクセプタ性有機化合物は、電子受容性のある有機化合物であればいずれの有機化合物も使用可能である。例えば、縮合芳香族炭素環化合物ナフタレン誘導体、アントラセン誘導体、フェナントレン誘導体、テトラセン誘導体、ピレン誘導体、ペリレン誘導体、フルオランテン誘導体、窒素原子、酸素原子、硫黄原子を含有する5~7員のヘテロ環化合物例えばピリジン、ピラジン、ピリミジン、ピリダジン、トリアジン、キノリン、キノキサリン、キナゾリン、フタラジン、シンノリン、イソキノリン、プテリジン、アクリジン、フェナジン、フェナントロリン、テトラゾール、ピラゾール、イミダゾール、チアゾール、オキサゾール、インダゾール、ベンズイミダゾール、ベンゾトリアゾール、ベンゾオキサゾール、ベンゾチアゾール、カルバゾール、プリン、トリアゾロピリダジン、トリアゾロピリミジン、テトラザインデン、オキサジアゾール、イミダゾピリジン、ピラリジン、ピロロピリジン、チアジアゾロピリジン、ジベンズアゼピン、トリベンズアゼピン等、ポリアリーレン化合物、フルオレン化合物、シクロペンタジエン化合物、シリル化合物、含窒素ヘテロ環化合物を配位子として有する金属錯体などが挙げられる。なお、これに限らず、上記したように、p型ドナー性化合物として用いた有機化合物よりも電子親和力の大きな有機化合物であればアクセプタ性有機半導体として用いてよい。p型有機半導体、又はn型有機半導体としては、いかなる有機色素を用いても良いが、好ましくは、シアニン色素、スチリル色素、ヘミシアニン色素、メロシアニン色素ゼロメチンメロシアニンシンプルメロシアニンを含む、3核メロシアニン色素、4核メロシアニン色素、ロダシアニン色素、コンプレックスシアニン色素、コンプレックスメロシアニン色素、アロポーラー色素、オキソノール色素、ヘミオキソノール色素、スクアリウム色素、クロコニウム色素、アザメチン色素、クマリン色素、アリーリデン色素、アントラキノン色素、トリフェニルメタン色素、アゾ色素、アゾメチン色素、スピロ化合物、メタロセン色素、フルオレノン色素、フルギド色素、ペリレン色素、ペリノン色素、フェナジン色素、フェノチアジン色素、キノン色素、ジフェニルメタン色素、ポリエン色素、アクリジン色素、アクリジノン色素、ジフェニルアミン色素、キナクリドン色素、キノフタロン色素、フェノキサジン色素、フタロペリレン色素、ジケトピロロピロール色素、ジオキサン色素、ポルフィリン色素、クロロフィル色素、フタロシアニン色素、金属錯体色素、縮合芳香族炭素環系色素ナフタレン誘導体、アントラセン誘導体、フェナントレン誘導体、テトラセン誘導体、ピレン誘導体、ペリレン誘導体、フルオランテン誘導体が挙げられる。n型有機半導体として、電子輸送性に優れた、フラーレン又はフラーレン誘導体を用いることが特に好ましい。フラーレンとは、フラーレンC60、フラーレンC70、フラーレンC76、フラーレンC78、フラーレンC80、フラーレンC82、フラーレンC84、フラーレンC90、フラーレンC96、フラーレンC240、フラーレン540、ミックスドフラーレン、フラーレンナノチューブを表し、フラーレン誘導体とはこれらに置換基が付加された化合物のことを表す。光電変換層130aがフラーレン又はフラーレン誘導体を含むことで、フラーレン分子又はフラーレン誘導体分子を経由して、光電変換により発生した電子を画素電極125又は対向電極131まで早く輸送できる。フラーレン分子又はフラーレン誘導体分子が連なった状態になって電子の経路が形成されていると、電子輸送性が向上して光電変換素子の高速応答性が実現可能となる。このためにはフラーレン又はフラーレン誘導体が光電変換層130aに40以上含まれていることが好ましい。もっとも、フラーレン又はフラーレン誘導体が多すぎるとp型有機半導体が少なくなって接合界面が小さくなり励起子解離効率が低下してしまう。光電変換層130aにおいて、フラーレン又はフラーレン誘導体と共に混合されるp型有機半導体として、特許第4213832号公報等に記載されたトリアリールアミン化合物を用いると光電変換素子の高SN比が発現可能になり、特に好ましい。光電変換層130a内のフラーレン又はフラーレン誘導体の比率が大きすぎると該トリアリールアミン化合物が少なくなって入射光の吸収量が低下する。これにより光電変換効率が減少するので、光電変換層130aに含まれるフラーレン又はフラーレン誘導体は85以下の組成であることが好ましい。電荷ブロッキング層130bには、電子供与性有機材料を用いることができる。具体的には、低分子材料では、N,N’-ビス3-メチルフェニル-1,1’-ビフェニル-4,4’-ジアミンTPDや4,4’-ビス[N-ナフチル-N-フェニル-アミノ]ビフェニルα-NPD等の芳香族ジアミン化合物、オキサゾール、オキサジアゾール、トリアゾール、イミダゾール、イミダゾロン、スチルベン誘導体、ピラゾリン誘導体、テトラヒドロイミダゾール、ポリアリールアルカン、ブタジエン、4,4’,4-トリスN-3-メチルフェニルN-フェニルアミノトリフェニルアミンm-MTDATA、ポルフィン、テトラフェニルポルフィン銅、フタロシアニン、銅フタロシアニン、チタニウムフタロシアニンオキサイド等のポリフィリン化合物、トリアゾール誘導体、オキサジザゾール誘導体、イミダゾール誘導体、ポリアリールアルカン誘導体、ピラゾリン誘導体、ピラゾロン誘導体、フェニレンジアミン誘導体、アニールアミン誘導体、アミノ置換カルコン誘導体、オキサゾール誘導体、スチリルアントラセン誘導体、フルオレノン誘導体、ヒドラゾン誘導体、シラザン誘導体などを用いることができ、高分子材料では、フェニレンビニレン、フルオレン、カルバゾール、インドール、ピレン、ピロール、ピコリン、チオフェン、アセチレン、ジアセチレン等の重合体や、その誘導体を用いることができる。電子供与性化合物でなくとも、充分な正孔輸送性を有する化合物であれば用いることは可能である。電荷ブロッキング層130bとしては無機材料を用いることもできる。一般的に、無機材料は有機材料よりも誘電率が大きいため、電荷ブロッキング層130bに用いた場合に、光電変換層130aに電圧が多くかかるようになり、光電変換効率を高くすることができる。電荷ブロッキング層130bとなりうる材料としては、酸化カルシウム、酸化クロム、酸化クロム銅、酸化マンガン、酸化コバルト、酸化ニッケル、酸化銅、酸化ガリウム銅、酸化ストロンチウム銅、酸化ニオブ、酸化モリブデン、酸化インジウム銅、酸化インジウム銀、酸化イリジウム等がある。電荷ブロッキング層130bを複数層で形成する場合、複数層のうち光電変換層130aと隣接する層が該光電変換層130aに含まれるp型有機半導体と同じ材料からなる層であることが好ましい。電荷ブロッキング層130bにも同じp型有機半導体を用いることで、光電変換層130aと隣接する層の界面に中間準位が形成されるのを抑制し、暗電流を更に抑制することができる。電荷ブロッキング層130bが単層の場合にはその層を無機材料からなる層とすることができ、複数層の場合には1つ又は2以上の層を無機材料からなる層とすることができる。図4,図5に戻り、受光層130の上には、全画素共通の一枚構成のITO等の透明な対向電極膜131が積層される。対向電極膜131は、受光層130、受光層130の外周領域に形成されたバイアス電圧印加用電極膜125c、及びテスト用電極膜125bを覆って形成されており、バイアス電圧印加用電極膜125c及びテスト用電極膜125bと電気的に接続されている。この固体撮像素子では、画素電極膜125とその上方の対向電極膜131とこれらの間の受光層130とによって撮像信号取得用の光電変換部が形成され、画素電極膜125aとその上方の対向電極膜131とこれらの間の受光層130とによって受光層130を検査するためのテスト用の光電変換部が形成される。バイアス電圧印加用電極膜125cは、半導体基板121の高濃度不純物層134にビアプラグ133によって接続されている。高濃度不純物層134及び図示省略の配線層及び該当の接続パッド113を介して、外部から所要電圧が対向電極膜131に印加されるようになっている。対向電極膜131の上には、透明な保護膜132が覆っている。カラー画像を撮像する固体撮像素子の場合には、保護膜あるいは平坦化膜132の上に、例えばベイヤ配列したRGBの3原色のカラーフィルタ層を積層し、その上を更に透明な保護膜で覆う。以上のように、図1に示す撮像素子チップ101は、半導体基板121上方に二次元アレイ状に配置された複数の撮像信号取得用の光電変換部とテスト用の光電変換部とを有し、このテスト用の光電変換部の画素電極膜125aと電気的に接続されるテスト用端子114aと、このテスト用の光電変換部の対向電極膜131と電気的に接続されるテスト用端子114bとを、撮像領域112の外側に有する構成である。このような構成により、テスト用端子114bに所定のバイアス電圧を印加した状態で、固体撮像素子100に光を照射し、この光によってテスト用の光電変換部の受光層130で発生した電荷に応じた信号を、テスト用端子114bに接続した信号読出し回路によって読み出すことで、接続パッド113を使うことなく、受光層130が設計通りの性能を持っているか否かを検査することができる。なお、テスト用端子114bから検査信号を単純に引き出すのではなく、光電変換した信号を増幅した信号を検査信号としてテストすることもできる。この場合、光電変換した信号を増幅するための増幅回路が必要となるが、その増幅回路を動作させるための電源端子等も、画素電極膜125と同一面上に同一工程で形成することができる。また、撮像素子チップ101によれば、テスト用端子114a,114bは、画素電極膜125と同一面上でかつ同一材料で形成されている。このため、後述する製造方法のように、テスト用端子114a,114bを画素電極膜125と同一工程で形成することができる。したがって、テスト用端子114a,114bを別途形成する工程を追加することなく撮像素子チップ101を製造することができ、コスト削減を図ることができる。また、撮像素子チップ101によれば、テスト用電極膜125bが、画素電極膜125と同一面上でかつ同一材料で形成されているため、後述する製造方法のように、テスト用電極膜125bも画素電極膜125と同一工程で形成することができる。したがって、テスト用電極膜125bを別途形成する工程を追加することなく撮像素子チップ101を製造することができ、コスト削減を図ることができる。特に、撮像素子チップ101のように、受光層130に有機材料を含む固体撮像素子を製造する場合、高性能な光電変換機能を持つ受光層の製造が難しく、せっかく製造した受光層をテスト用端子等の製造中に機能劣化させたくないという課題がある。上述した実施形態によれば、テスト用端子やテスト用電極膜を、光電変換膜積層型の固体撮像素子で必須となる画素電極の形成工程と同一工程,同一材料で形成することが可能なため、受光層の機能劣化を避けてテスト用端子やテスト用電極膜を製造することが可能となる。次に、上述した固体撮像素子100の製造方法について説明する。絶縁膜124内の構成までを形成した後、絶縁膜124上に、画素電極膜125の材料として導電性材料を成膜する。次に、成膜した導電性材料膜をフォトリソグラフィ及びエッチングによってパターニングし、画素電極膜125、画素電極膜125a、テスト用端子114a,114bを同時に形成する。次に、画素電極膜125及び画素電極膜125aが形成された領域以外を遮光するマスクを用意し、このマスクを介して、画素電極膜125及び画素電極膜125a上にこれらを覆う1枚構成の受光層130を形成する。次に、撮像領域112の対向電極膜131を形成すべき領域以外を遮光するマスクを用意し、このマスクを介して、受光層130、テスト用電極膜125b、及びバイアス電圧印加用電極膜125c上に、これらを覆う1枚構成の対向電極膜131を形成する。次に、撮像領域112以外を遮光するマスクを介して、対向電極膜131を覆う保護膜132を形成する。次に、受光層130の検査工程に移行する。この検査工程では、図3下段に示す様に、半導体ウェハ110の上に多数の撮像素子チップ101を製造した後、図7に示す様に、この半導体ウェハ110を支持基板回路基板115の上に載せる。次に、半導体ウェハ110上の個々の撮像素子チップ101の良否を判定するために、テスト用端子114a,114bを用いて特性評価を実施する。この特性評価の結果、良品と評価された撮像素子チップ101の撮像領域112上に、透明ガラス基板102を透明樹脂で貼り付ける。この透明ガラス基板102は、図8に示す様に、不良品NG素子の上には貼り付けず、不良品の製造継続は中止する。これにより、不良品の撮像素子チップ101に無駄に透明ガラス基板102を貼り付ける必要がなくなる。次に、良品の撮像素子チップ101の接続パッド113を露出させ、この接続パッド113と、下部の支持基板回路基板115との間でワイヤボンディングを行い、ダイシングして個々の固体撮像素子100に個片化する。これにより、良品の固体撮像素子100の製造歩留まりが向上し、固体撮像素子100の製造コストの低減を図ることが可能となる。また、この方法によれば、画素電極膜125と、画素電極膜125aと、テスト用端子114a,114bと、テスト用電極膜125bとを、全て同じ工程で形成することができ、製造コストの低減を図ることができる。また、テスト用端子114a,114bを形成した後は、受光層130、対向電極131、保護膜132を、テスト用端子114a,114bをマスクしたまま形成することができる。このため、テスト用端子114a,114bの劣化を防ぐことができ、検査精度の低下を防ぐことができる。なお、図3~図5に示す実施形態では、テスト用電極膜125a,125bを撮像領域112内の受光層130の縁部分の下部位置,対向電極膜131の縁部分の下部位置に形成したが、本発明はこれに限るものではない。例えば図9に示す様に、撮像領域112とは別の領域であって撮像領域112に隣接する領域140を設け、この部分にテスト用端子114a,114bを形成する。更に、テスト用端子114a,114bで挟まれる領域141に、画素電極膜125aとテスト用電極膜125bを形成し、画素電極膜125aの上にだけ受光層130と同一工程で受光層130と同じ材料を積層する。更に、画素電極膜125a及び画素電極膜125bの上に対向電極膜131と同一工程で対向電極膜131と同じ材料を積層する。この図9の構成によっても、撮像領域112における受光層130の良否を、テスト領域141の受光層の良否で判断することが可能となる。以上のように、本明細書には以下の事項が開示されている。開示された固体撮像素子は、画素電極膜と、前記画素電極膜に対向する対向電極膜と、前記画素電極膜と前記対向電極膜とで挟まれる受光層とを含む光電変換部を、半導体基板上方に二次元アレイ状に配置した固体撮像素子であって、前記受光層で発生して前記画素電極膜に移動した電荷量に応じた信号を読み出す信号読出回路と、前記光電変換部が配置される領域の外側に配置され、前記画素電極膜と同一面上にかつ同一材料により形成された前記光電変換部を検査するためのテスト用端子とを備えるものである。開示された固体撮像素子は、前記光電変換部が配置される領域の外側に配置されたテスト用の前記光電変換部を備え、前記テスト用端子が、前記テスト用の光電変換部の前記画素電極膜と電気的に接続される第一のテスト用端子と、前記テスト用の光電変換部の前記対向電極膜と電気的に接続される第二のテスト用端子とにより構成されるものである。開示された固体撮像素子は、前記受光層と前記対向電極膜は、前記テスト用の前記光電変換部を含む全ての前記光電変換部で共通の一枚構成であり、前記半導体基板側から順に前記画素電極膜、前記受光層、前記対向電極膜が形成され、前記全ての光電変換部が形成される領域の外側に配置され、前記画素電極膜と同一面上にかつ同一材料により形成されたテスト用電極膜を備え、前記対向電極膜は、前記テスト用電極膜を覆って形成され、前記テスト用の光電変換部の前記画素電極膜と前記第一のテスト用端子が配線によって接続され、前記テスト用電極膜と前記第二のテスト用端子が配線によって接続されるものである。開示された固体撮像素子は、前記受光層は有機材料を含んで構成されるものである。開示された固体撮像素子の製造方法は、画素電極膜と、前記画素電極膜に対向する対向電極膜と、前記画素電極膜と前記対向電極膜とで挟まれる受光層とを含む光電変換部を、半導体基板上方に二次元アレイ状に配置した固体撮像素子の製造方法であって、前記受光層で発生して前記画素電極膜に移動した電荷量に応じた信号を読み出す信号読出回路を形成した半導体基板上方の平坦面上に導電性材料を成膜し、これをパターニングして、前記画素電極膜と前記光電変換部を検査するためのテスト用端子とを同時に形成する画素電極膜及びテスト用端子形成工程を備えるものである。開示された固体撮像素子の製造方法は、前記画素電極膜及びテスト用端子形成工程では、前記テスト用端子として、テスト用の前記光電変換部の前記画素電極膜と電気的に接続される第一のテスト用端子と、前記テスト用の光電変換部の前記対向電極膜と電気的に接続される第二のテスト用端子とを形成するものである。開示された固体撮像素子の製造方法は、前記画素電極膜及びテスト用端子形成工程では、前記テスト用の光電変換部を含む全ての前記光電変換部が形成される領域の外側に配置されるテスト用電極膜と、前記全ての光電変換部の前記画素電極膜と、前記テスト用端子とを同時に形成し、前記画素電極膜及びテスト用端子形成工程の後、前記画素電極膜上に受光層を形成する工程と、前記受光層及び前記テスト用電極膜上に前記対向電極膜を形成する工程と、前記テスト用の光電変換部の前記画素電極膜と前記第一のテスト用端子とを接続する配線層を形成する工程と、前記テスト用電極膜と前記第二のテスト用端子とを接続する配線層を形成する工程とを備えるものである。開示された固体撮像素子の製造方法は、前記受光層は有機材料を含んで構成されるものである。開示された固体撮像素子の製造方法は、製造途中の段階で前記テスト用端子を用いて前記受光層の機能検査を行い、前記受光層が不良品と判定したときは以後の製造工程の継続を中止するものである。開示された撮像装置は、前記固体撮像素子を備えるものである。"