"第1端および第2端を有する蓄電素子と、第1端、および前記蓄電素子の第1端と電気的に接続された第2端を有する第1のスイッチ素子、ならびに第1端、および前記蓄電素子の第2端と電気的に接続された第2端を有する第2のスイッチ素子を含み、前記第1のスイッチ素子の第1端および前記第2のスイッチ素子の第1端において受けた入力電力を前記蓄電素子に供給するための入力スイッチ部と、前記蓄電素子の第1端と電気的に接続された第1端、および第2端を有する第3のスイッチ素子、ならびに前記蓄電素子の第2端と電気的に接続された第1端、および第2端を有する第4のスイッチ素子を含み、前記蓄電素子に蓄えられた電力を負荷に供給するための出力スイッチ部と、前記第1のスイッチ素子ないし前記第4のスイッチ素子のオンオフをそれぞれ制御するための制御部と、を備え、前記制御部は、前記第1のスイッチ素子および前記第2のスイッチ素子の双方がオンである状態および双方がオフである状態を切り替えることにより、前記入力電力を前記蓄電素子に供給するか否かを切り替える動作において、前記第1のスイッチ素子と前記第2のスイッチ素子とをオンまたはオフするタイミングをずらす入力スイッチ制御、または前記第3のスイッチ素子および前記第4のスイッチ素子の双方がオンである状態および双方がオフである状態を切り替えることにより、前記蓄電素子に蓄えられた電力を前記負荷に供給するか否かを切り替える動作において、前記第3のスイッチ素子と前記第4のスイッチ素子とをオンまたはオフするタイミングをずらす出力スイッチ制御を行う、電力伝達用絶縁回路。前記制御部は、前記入力スイッチ制御において、前記第1のスイッチ素子および前記第2のスイッチ素子の双方がオフである状態へ遷移させる際に、前記第1のスイッチ素子を前記第2のスイッチ素子より早くオフする第1入力スイッチ制御と、前記第1のスイッチ素子および前記第2のスイッチ素子の双方がオフである状態へ遷移させる際に、前記第2のスイッチ素子を前記第1のスイッチ素子より早くオフする第2入力スイッチ制御と、を行う入力オフ制御、または前記第1のスイッチ素子および前記第2のスイッチ素子の双方がオンである状態へ遷移させる際に、前記第1のスイッチ素子を前記第2のスイッチ素子より遅くオンする第3入力スイッチ制御と、前記第1のスイッチ素子および前記第2のスイッチ素子の双方がオンである状態へ遷移させる際に、前記第2のスイッチ素子を前記第1のスイッチ素子より遅くオンする第4入力スイッチ制御と、を行う入力オン制御を行う、請求項1に記載の電力伝達用絶縁回路。前記制御部は、前記入力オフ制御と前記入力オン制御との双方を行う、請求項2に記載の電力伝達用絶縁回路。前記制御部は、前記入力オフ制御を行う場合には、前記第1入力スイッチ制御と前記第2入力スイッチ制御とを交互に行い、前記入力オン制御を行う場合には、前記第3入力スイッチ制御と前記第4入力スイッチ制御とを交互に行う、請求項2または3に記載の電力伝達用絶縁回路。前記制御部は、前記出力スイッチ制御において、前記第3のスイッチ素子および前記第4のスイッチ素子の双方がオフである状態へ遷移させる際に、前記第3のスイッチ素子を前記第4のスイッチ素子より早くオフする第1出力スイッチ制御と、前記第3のスイッチ素子および前記第4のスイッチ素子の双方がオフである状態へ遷移させる際に、前記第4のスイッチ素子を前記第3のスイッチ素子より早くオフする第2出力スイッチ制御と、を行う出力オフ制御、または前記第3のスイッチ素子および前記第4のスイッチ素子の双方がオンである状態へ遷移させる際に、前記第3のスイッチ素子を前記第4のスイッチ素子より遅くオンする第3出力スイッチ制御と、前記第3のスイッチ素子および前記第4のスイッチ素子の双方がオンである状態へ遷移させる際に、前記第4のスイッチ素子を前記第3のスイッチ素子より遅くオンする第4出力スイッチ制御と、を行う出力オン制御を行う、請求項1から4のいずれか一つに記載の電力伝達用絶縁回路。前記制御部は、前記出力オフ制御と前記出力オン制御との双方を行う、請求項5に記載の電力伝達用絶縁回路。前記制御部は、前記出力オフ制御を行う場合には、前記第1出力スイッチ制御と前記第2出力スイッチ制御とを交互に行い、前記出力オン制御を行う場合には、前記第3出力スイッチ制御と前記第4出力スイッチ制御とを交互に行う、請求項5または6に記載の電力伝達用絶縁回路。前記制御部は、前記入力スイッチ部における前記各スイッチ素子をオンし、かつ前記出力スイッチ部における前記各スイッチ素子をオフする第1の期間と、前記入力スイッチ部における前記各スイッチ素子および前記出力スイッチ部における前記各スイッチ素子をオフする第2の期間と、前記入力スイッチ部における前記各スイッチ素子をオフし、かつ前記出力スイッチ部における前記各スイッチ素子をオンする第3の期間と、前記入力スイッチ部における前記各スイッチ素子および前記出力スイッチ部における前記各スイッチ素子をオフする第4の期間と、をこの順番で繰り返す、請求項1から7のいずれか一つに記載の電力伝達用絶縁回路。前記制御部は、前記第1の期間の長さおよび前記第3の期間の長さがそれぞれ一定となるように制御し、前記第1のスイッチ素子および前記第2のスイッチ素子の一方を他方のスイッチ素子より所定の時間だけ遅くオフした後、当該一方のスイッチ素子がオンした時に前記第1の期間が開始され、当該一方のスイッチ素子をオフした時に前記第1の期間が終了した後、当該一方のスイッチ素子がオンしてから前記所定の時間が経過した時に次の前記第1の期間が開始され、前記第3のスイッチ素子および前記第4のスイッチ素子の一方を他方のスイッチ素子より前記所定の時間だけ遅くオフした後、当該一方のスイッチ素子がオンしてから前記所定の時間が経過した時に前記第3の期間が開始され、当該一方のスイッチ素子をオフした時に前記第3の期間が終了した後、当該一方のスイッチ素子がオンした時に次の前記第3の期間が開始されるように制御する第1のオンオフ制御、または前記第1のスイッチ素子および前記第2のスイッチ素子の一方を他方のスイッチ素子より所定の時間だけ遅くオフした後、当該一方のスイッチ素子がオンしてから前記所定の時間が経過した時に前記第1の期間が開始され、当該一方のスイッチ素子をオフした時に前記第1の期間が終了した後、当該一方のスイッチ素子がオンした時に次の前記第1の期間が開始され、前記第3のスイッチ素子および前記第4のスイッチ素子の一方を他方のスイッチ素子より前記所定の時間だけ遅くオフした後、当該一方のスイッチ素子がオンした時に前記第3の期間が開始され、当該一方のスイッチ素子をオフした時に前記第3の期間が終了した後、当該一方のスイッチ素子がオンしてから前記所定の時間が経過した時に次の前記第3の期間が開始されるように制御する第2のオンオフ制御を行う、請求項8に記載の電力伝達用絶縁回路。交流電力を直流電力に変換して負荷に供給するための電力変換装置であって、前記交流電力を整流するための整流部と、前記整流部によって整流された電力を昇圧または降圧するための昇降圧回路と、前記昇降圧回路および前記負荷間を絶縁しながら、前記昇降圧回路によって昇圧または降圧された電力を前記負荷に伝達するための電力伝達用絶縁回路と、を備え、前記電力伝達用絶縁回路は、第1端および第2端を有する蓄電素子と、前記昇降圧回路と前記蓄電素子の第1端との間に接続された第1のスイッチ素子、および前記昇降圧回路と前記蓄電素子の第2端との間に接続された第2のスイッチ素子を含み、前記昇降圧回路によって昇圧または降圧された電力を前記蓄電素子に供給するための入力スイッチ部と、前記蓄電素子の第1端と前記負荷との間に接続された第3のスイッチ素子、および前記蓄電素子の第2端と前記負荷との間に接続された第4のスイッチ素子を含み、前記蓄電素子に蓄えられた電力を前記負荷に供給するための出力スイッチ部と、前記第1のスイッチ素子ないし前記第4のスイッチ素子のオンオフをそれぞれ制御するための制御部と、を含み、前記制御部は、前記第1のスイッチ素子および前記第2のスイッチ素子の双方がオンである状態および双方がオフである状態を切り替えることにより、前記昇降圧回路によって昇圧または降圧された電力を前記蓄電素子に供給するか否かを切り替える動作において、前記第1のスイッチ素子と前記第2のスイッチ素子とをオンまたはオフするタイミングをずらす入力スイッチ制御、または前記第3のスイッチ素子および前記第4のスイッチ素子の双方がオンである状態および双方がオフである状態を切り替えることにより、前記蓄電素子に蓄えられた電力を前記負荷に供給するか否かを切り替える動作において、前記第3のスイッチ素子と前記第4のスイッチ素子とをオンまたはオフするタイミングをずらす出力スイッチ制御を行う、電力変換装置。第1端および第2端を有する第1のスイッチ素子、ならびに第1端および第2端を有する第2のスイッチ素子を含み、前記第1のスイッチ素子の第1端および前記第2のスイッチ素子の第1端において受けた入力電力を、前記第1のスイッチ素子の第2端および前記第2のスイッチ素子の第2端から出力するためのスイッチ対と、前記第1のスイッチ素子および前記第2のスイッチ素子のオンオフをそれぞれ制御するスイッチ制御を行うための制御部と、を備え、前記制御部は、前記スイッチ制御において、前記第1のスイッチ素子および前記第2のスイッチ素子の双方がオフである状態へ遷移させる際に、前記第1のスイッチ素子を前記第2のスイッチ素子より早くオフする第1スイッチ制御と、前記第1のスイッチ素子および前記第2のスイッチ素子の双方がオフである状態へ遷移させる際に、前記第2のスイッチ素子を前記第1のスイッチ素子より早くオフする第2スイッチ制御と、を行う入力オフ制御、または前記第1のスイッチ素子および前記第2のスイッチ素子の双方がオンである状態へ遷移させる際に、前記第1のスイッチ素子を前記第2のスイッチ素子より遅くオンする第3スイッチ制御と、前記第1のスイッチ素子および前記第2のスイッチ素子の双方がオンである状態へ遷移させる際に、前記第2のスイッチ素子を前記第1のスイッチ素子より遅くオンする第4スイッチ制御と、を行う入力オン制御を行う、電力伝達回路。上記特許文献1に記載の電力伝達用絶縁回路は、対になった2つのスイッチ素子を含む入力側のスイッチ部と、対になった2つのスイッチ素子を含む出力側のスイッチ部とを備えており、これらスイッチ部が備えるスイッチ対のオンオフを制御することにより、入力側および出力側間を絶縁しながら電力を伝達する。このスイッチ対のオンオフの制御において、理想的には双方のスイッチ素子を同時にオンオフするべきであるが、スイッチ素子を制御する信号の遅延およびスイッチ素子におけるスイッチング時間のばらつきなどにより、双方のスイッチ素子のオンオフを完全に同時にすることは難しい。よって、2つのスイッチ素子におけるオンオフのタイミングがずれてしまい、片方のスイッチ素子にスイッチング損失が偏って発生することになる。そして、各スイッチ素子においてスイッチング損失に偏りがあると、一方のスイッチ素子が他方のスイッチ素子より大きく発熱してしまう。よって、一方のスイッチ素子が他方のスイッチ素子と比べ高温となり、高温となった方のスイッチ素子は耐久時間の減少および誤作動などが生じる可能性があった。また、高温となるスイッチ素子に合わせて温度設計を行う必要があり、放熱部品の大型化および高価格化を招いていた。本発明は、かかる事情に鑑みて成されたものであり、各スイッチ素子の損失の偏りを抑制することにより、スイッチ素子の信頼性を向上させ、放熱部品の簡素化が可能な電力伝達用絶縁回路および電力変換装置、またはそれらに用いられる電力伝達回路を得ることを目的とする。本発明の第1の態様に係る電力伝達用絶縁回路は、第1端および第2端を有する蓄電素子と、第1端、および前記蓄電素子の第1端と電気的に接続された第2端を有する第1のスイッチ素子、ならびに第1端、および前記蓄電素子の第2端と電気的に接続された第2端を有する第2のスイッチ素子を含み、前記第1のスイッチ素子の第1端および前記第2のスイッチ素子の第1端において受けた入力電力を前記蓄電素子に供給するための入力スイッチ部と、前記蓄電素子の第1端と電気的に接続された第1端、および第2端を有する第3のスイッチ素子、ならびに前記蓄電素子の第2端と電気的に接続された第1端、および第2端を有する第4のスイッチ素子を含み、前記蓄電素子に蓄えられた電力を負荷に供給するための出力スイッチ部と、前記第1のスイッチ素子ないし前記第4のスイッチ素子のオンオフをそれぞれ制御するための制御部と、を備え、前記制御部は、前記第1のスイッチ素子および前記第2のスイッチ素子の双方がオンである状態および双方がオフである状態を切り替えることにより、前記入力電力を前記蓄電素子に供給するか否かを切り替える動作において、前記第1のスイッチ素子と前記第2のスイッチ素子とをオンまたはオフするタイミングをずらす入力スイッチ制御、または前記第3のスイッチ素子および前記第4のスイッチ素子の双方がオンである状態および双方がオフである状態を切り替えることにより、前記蓄電素子に蓄えられた電力を前記負荷に供給するか否かを切り替える動作において、前記第3のスイッチ素子と前記第4のスイッチ素子とをオンまたはオフするタイミングをずらす出力スイッチ制御を行うことを特徴とする。第1の態様に係る電力伝達用絶縁回路によれば、入力スイッチ部は、第1のスイッチ素子および第2のスイッチ素子の双方がオンである状態と双方がオフである状態とを切り替えることで、入力電力が蓄電素子に供給されるか否かを切り替える。出力スイッチ部は、第3のスイッチ素子および第4のスイッチ素子の双方がオンである状態と双方がオフである状態とを切り替えることで、蓄電素子に蓄えられた電力を負荷に供給するか否かを切り替える。そして、制御部は、第1のスイッチ素子および第2のスイッチ素子をオンまたはオフするタイミングをずらす入力スイッチ制御と、第3のスイッチ素子および第4のスイッチ素子をオンまたはオフするタイミングをずらす出力スイッチ制御とを行う。よって、入力スイッチ制御においては、第1のスイッチ素子および第2のスイッチ素子のどちらかが先にオンまたはオフするかを制御できるため、入力スイッチ部が蓄電素子に電力の供給をするか否かを切り替える際に、第1のスイッチ素子および第2のスイッチ素子のどちらにスイッチング損失が偏るかを制御できる。また、出力スイッチ制御においては、第3のスイッチ素子および第4のスイッチ素子のどちらかが先にオンまたはオフするかを制御できるため、出力スイッチ部が蓄電素子から負荷に電力の供給をするか否かを切り替える際に、第3のスイッチ素子および第4のスイッチ素子のどちらにスイッチング損失が偏るかを制御できる。したがって、一つのスイッチ素子に損失が集中して発生しないように入力スイッチ制御および出力スイッチ制御を行えば、入力電力を供給する電源と負荷との絶縁を確保しながら電源側から負荷に電力の伝達を行う際に、各スイッチ素子における発熱量の偏りを抑制し、一つのスイッチ素子だけが高温となる状態を防ぐことができる。そして、スイッチ素子の温度上昇が抑制できるので、スイッチ素子の耐久時間の減少および誤動作などが生じる可能性を低減させ、スイッチ素子の信頼性を向上させることが可能である。さらに、発熱の偏りで高温となるスイッチ素子に合わせて温度設計を行う必要がないため、スイッチ素子の放熱を行う放熱部品を簡素化でき、装置の小型化および低コスト化が可能である。本発明の第2の態様に係る電力伝達用絶縁回路は、第1の態様に係る電力伝達用絶縁回路において特に、前記制御部は、前記入力スイッチ制御において、前記第1のスイッチ素子および前記第2のスイッチ素子の双方がオフである状態へ遷移させる際に、前記第1のスイッチ素子を前記第2のスイッチ素子より早くオフする第1入力スイッチ制御と、前記第1のスイッチ素子および前記第2のスイッチ素子の双方がオフである状態へ遷移させる際に、前記第2のスイッチ素子を前記第1のスイッチ素子より早くオフする第2入力スイッチ制御と、を行う入力オフ制御、または前記第1のスイッチ素子および前記第2のスイッチ素子の双方がオンである状態へ遷移させる際に、前記第1のスイッチ素子を前記第2のスイッチ素子より遅くオンする第3入力スイッチ制御と、前記第1のスイッチ素子および前記第2のスイッチ素子の双方がオンである状態へ遷移させる際に、前記第2のスイッチ素子を前記第1のスイッチ素子より遅くオンする第4入力スイッチ制御と、を行う入力オン制御を行うことを特徴とする。第2の態様に係る電力伝達用絶縁回路によれば、制御部が第1入力スイッチ制御を行えば、第2のスイッチ素子より第1のスイッチ素子の方に、スイッチング損失が多く発生する。制御部が第2入力スイッチ制御を行えば、第1のスイッチ素子より第2のスイッチ素子の方に、スイッチング損失が多く発生する。制御部が第3入力スイッチ制御を行えば、第2のスイッチ素子より第1のスイッチ素子の方に、スイッチング損失が多く発生する。制御部が第4入力スイッチ制御を行えば、第1のスイッチ素子より第2のスイッチ素子の方に、スイッチング損失が多く発生する。よって、入力オフ制御において第1入力スイッチ制御と第2入力スイッチ制御とを同頻度で行えば、入力スイッチ部が蓄電素子への電力の供給を終了する際に第1のスイッチ素子および第2のスイッチ素子にて発生するスイッチング損失の偏りを抑制することが可能である。また、入力オン制御において第3入力スイッチ制御と第4入力スイッチ制御とを同頻度で行えば、入力スイッチ部が蓄電素子への電力の供給を開始する際に第1のスイッチ素子および第2のスイッチ素子にて発生するスイッチング損失の偏りを抑制することが可能となる。本発明の第3の態様に係る電力伝達用絶縁回路は、第2の態様に係る電力伝達用絶縁回路において特に、前記制御部は、前記入力オフ制御と前記入力オン制御との双方を行うことを特徴とする。第3の態様に係る電力伝達用絶縁回路によれば、制御部は、入力オフ制御と入力オン制御との双方を行うので、入力オフ制御において第1入力スイッチ制御と第2入力スイッチ制御とを同頻度で行い、かつ入力オン制御において第3入力スイッチ制御と第4入力スイッチ制御とを同頻度で行えば、入力スイッチ部の各スイッチ素子において発生するスイッチング損失を平均化することが可能となる。本発明の第4の態様に係る電力伝達用絶縁回路は、第2または第3の態様に係る電力伝達用絶縁回路において特に、前記制御部は、前記入力オフ制御を行う場合には、前記第1入力スイッチ制御と前記第2入力スイッチ制御とを交互に行い、前記入力オン制御を行う場合には、前記第3入力スイッチ制御と前記第4入力スイッチ制御とを交互に行うことを特徴とする。第4の態様に係る電力伝達用絶縁回路によれば、入力オフ制御を行う場合に、制御部が第1入力スイッチ制御と第2入力スイッチ制御とを交互に行うので、第1入力スイッチ制御と第2入力スイッチ制御との頻度が均一化し、入力スイッチ部の各スイッチ素子において発生するスイッチング損失を適切に平均化することが可能となる。また、入力オン制御を行う場合に、制御部が第3入力スイッチ制御と第4入力スイッチ制御とを交互に行うので、第3入力スイッチ制御と第4入力スイッチ制御との頻度が均一化し、入力スイッチ部の各スイッチ素子において発生するスイッチング損失を適切に平均化することが可能となる。本発明の第5の態様に係る電力伝達用絶縁回路は、第1から第4のいずれか一つの態様に係る電力伝達用絶縁回路において特に、前記制御部は、前記出力スイッチ制御において、前記第3のスイッチ素子および前記第4のスイッチ素子の双方がオフである状態へ遷移させる際に、前記第3のスイッチ素子を前記第4のスイッチ素子より早くオフする第1出力スイッチ制御と、前記第3のスイッチ素子および前記第4のスイッチ素子の双方がオフである状態へ遷移させる際に、前記第4のスイッチ素子を前記第3のスイッチ素子より早くオフする第2出力スイッチ制御と、を行う出力オフ制御、または前記第3のスイッチ素子および前記第4のスイッチ素子の双方がオンである状態へ遷移させる際に、前記第3のスイッチ素子を前記第4のスイッチ素子より遅くオンする第3出力スイッチ制御と、前記第3のスイッチ素子および前記第4のスイッチ素子の双方がオンである状態へ遷移させる際に、前記第4のスイッチ素子を前記第3のスイッチ素子より遅くオンする第4出力スイッチ制御と、を行う出力オン制御を行うことを特徴とする。第5の態様に係る電力伝達用絶縁回路によれば、制御部が第1出力スイッチ制御を行えば、第4のスイッチ素子より第3のスイッチ素子の方に、スイッチング損失が多く発生する。制御部が第2出力スイッチ制御を行えば、第3のスイッチ素子より第4のスイッチ素子の方に、スイッチング損失が多く発生する。制御部が第3出力スイッチ制御を行えば、第4のスイッチ素子より第3のスイッチ素子の方に、スイッチング損失が多く発生する。制御部が第4出力スイッチ制御を行えば、第3のスイッチ素子より第4のスイッチ素子の方に、スイッチング損失が多く発生する。よって、出力オフ制御において第1出力スイッチ制御と第2出力スイッチ制御とを同頻度で行えば、出力スイッチ部が蓄電素子から負荷への電力の供給を終了する際に第3のスイッチ素子および第4のスイッチ素子にて発生するスイッチング損失の偏りを抑制することが可能である。また、出力オン制御において第3出力スイッチ制御と第4出力スイッチ制御とを同頻度で行えば、出力スイッチ部が蓄電素子から負荷への電力の供給を開始する際に第3のスイッチ素子および第4のスイッチ素子にて発生するスイッチング損失の偏りを抑制することが可能となる。本発明の第6の態様に係る電力伝達用絶縁回路は、第5の態様に係る電力伝達用絶縁回路において特に、前記制御部は、前記出力オフ制御と前記出力オン制御との双方を行うことを特徴とする。第6の態様に係る電力伝達用絶縁回路によれば、制御部は、出力オフ制御と出力オン制御との双方を行うので、出力オフ制御において第1出力スイッチ制御と第2出力スイッチ制御とを同頻度で行い、かつ出力オン制御において第3出力スイッチ制御と第4出力スイッチ制御とを同頻度で行えば、出力スイッチ部の各スイッチ素子において発生するスイッチング損失を平均化することが可能となる。本発明の第7の態様に係る電力伝達用絶縁回路は、第5または第6の態様に係る電力伝達用絶縁回路において特に、前記制御部は、前記出力オフ制御を行う場合には、前記第1出力スイッチ制御と前記第2出力スイッチ制御とを交互に行い、前記出力オン制御を行う場合には、前記第3出力スイッチ制御と前記第4出力スイッチ制御とを交互に行うことを特徴とする。第7の態様に係る電力伝達用絶縁回路によれば、出力オフ制御を行う場合に、制御部が第1出力スイッチ制御と第2出力スイッチ制御とを交互に行うので、第1出力スイッチ制御と第2出力スイッチ制御との頻度が均一化し、出力スイッチ部の各スイッチ素子において発生するスイッチング損失を適切に平均化することが可能となる。また、出力オン制御を行う場合に、制御部が第3出力スイッチ制御と第4出力スイッチ制御とを交互に行うので、第3出力スイッチ制御と第4出力スイッチ制御との頻度が均一化し、出力スイッチ部の各スイッチ素子において発生するスイッチング損失を適切に平均化することが可能となる。本発明の第8の態様に係る電力伝達用絶縁回路は、第1から第7のいずれか一つの態様に係る電力伝達用絶縁回路において特に、前記制御部は、前記入力スイッチ部における前記各スイッチ素子をオンし、かつ前記出力スイッチ部における前記各スイッチ素子をオフする第1の期間と、前記入力スイッチ部における前記各スイッチ素子および前記出力スイッチ部における前記各スイッチ素子をオフする第2の期間と、前記入力スイッチ部における前記各スイッチ素子をオフし、かつ前記出力スイッチ部における前記各スイッチ素子をオンする第3の期間と、前記入力スイッチ部における前記各スイッチ素子および前記出力スイッチ部における前記各スイッチ素子をオフする第4の期間と、をこの順番で繰り返すことを特徴とする。第8の態様に係る電力伝達用絶縁回路によれば、入力電力の電源と蓄電素子とが通電する第1の期間と、蓄電素子と負荷とが通電する第3の期間とを切り替えることで、電源と負荷とを絶縁しながら、電源から負荷への電力の伝達を行う。そして、第1の期間と第3の期間とを切り替える際には、第1の期間と第3の期間との間に、入力スイッチ部および出力スイッチ部の各スイッチ素子がすべてオフである第2の期間および第4の期間を設けるので、スイッチ素子のオンオフが瞬時に切り替わらず立ち上がりおよび立ち下がりに時間がかかる場合にも、確実に電源と負荷との絶縁を確保することが可能となる。本発明の第9の態様に係る電力伝達用絶縁回路は、第8の態様に係る電力伝達用絶縁回路において特に、前記制御部は、前記第1の期間の長さおよび前記第3の期間の長さがそれぞれ一定となるように制御し、前記第1のスイッチ素子および前記第2のスイッチ素子の一方を他方のスイッチ素子より所定の時間だけ遅くオフした後、当該一方のスイッチ素子がオンした時に前記第1の期間が開始され、当該一方のスイッチ素子をオフした時に前記第1の期間が終了した後、当該一方のスイッチ素子がオンしてから前記所定の時間が経過した時に次の前記第1の期間が開始され、前記第3のスイッチ素子および前記第4のスイッチ素子の一方を他方のスイッチ素子より前記所定の時間だけ遅くオフした後、当該一方のスイッチ素子がオンしてから前記所定の時間が経過した時に前記第3の期間が開始され、当該一方のスイッチ素子をオフした時に前記第3の期間が終了した後、当該一方のスイッチ素子がオンした時に次の前記第3の期間が開始されるように制御する第1のオンオフ制御、または前記第1のスイッチ素子および前記第2のスイッチ素子の一方を他方のスイッチ素子より所定の時間だけ遅くオフした後、当該一方のスイッチ素子がオンしてから前記所定の時間が経過した時に前記第1の期間が開始され、当該一方のスイッチ素子をオフした時に前記第1の期間が終了した後、当該一方のスイッチ素子がオンした時に次の前記第1の期間が開始され、前記第3のスイッチ素子および前記第4のスイッチ素子の一方を他方のスイッチ素子より前記所定の時間だけ遅くオフした後、当該一方のスイッチ素子がオンした時に前記第3の期間が開始され、当該一方のスイッチ素子をオフした時に前記第3の期間が終了した後、当該一方のスイッチ素子がオンしてから前記所定の時間が経過した時に次の前記第3の期間が開始されるように制御する第2のオンオフ制御を行うことを特徴とする。第9の態様に係る電力伝達用絶縁回路によれば、制御部は、第1の期間と第3の期間とがそれぞれ一定となるように各スイッチ素子を制御する。そして、第1のオンオフ制御または第2のオンオフ制御を行えば、第1のスイッチ素子と第3のスイッチ素子との双方がオフである期間、および第2のスイッチ素子と第4のスイッチ素子との双方がオフである期間を一定に保ちながら、入力電源側と負荷との絶縁を確保しつつ電源から負荷への電力の伝達を行うことができる。したがって、スイッチ素子の制御の周期を変動させずに動作させることができるので、制御部が行うスイッチ制御を簡易にすることが可能である。本発明の第10の態様に係る電力変換装置は、交流電力を直流電力に変換して負荷に供給するための電力変換装置であって、前記交流電力を整流するための整流部と、前記整流部によって整流された電力を昇圧または降圧するための昇降圧回路と、前記昇降圧回路および前記負荷間を絶縁しながら、前記昇降圧回路によって昇圧または降圧された電力を前記負荷に伝達するための電力伝達用絶縁回路と、を備え、前記電力伝達用絶縁回路は、第1端および第2端を有する蓄電素子と、前記昇降圧回路と前記蓄電素子の第1端との間に接続された第1のスイッチ素子、および前記昇降圧回路と前記蓄電素子の第2端との間に接続された第2のスイッチ素子を含み、前記昇降圧回路によって昇圧または降圧された電力を前記蓄電素子に供給するための入力スイッチ部と、前記蓄電素子の第1端と前記負荷との間に接続された第3のスイッチ素子、および前記蓄電素子の第2端と前記負荷との間に接続された第4のスイッチ素子を含み、前記蓄電素子に蓄えられた電力を前記負荷に供給するための出力スイッチ部と、前記第1のスイッチ素子ないし前記第4のスイッチ素子のオンオフをそれぞれ制御するための制御部と、を含み、前記制御部は、前記第1のスイッチ素子および前記第2のスイッチ素子の双方がオンである状態および双方がオフである状態を切り替えることにより、前記昇降圧回路によって昇圧または降圧された電力を前記蓄電素子に供給するか否かを切り替える動作において、前記第1のスイッチ素子と前記第2のスイッチ素子とをオンまたはオフするタイミングをずらす入力スイッチ制御、または前記第3のスイッチ素子および前記第4のスイッチ素子の双方がオンである状態および双方がオフである状態を切り替えることにより、前記蓄電素子に蓄えられた電力を前記負荷に供給するか否かを切り替える動作において、前記第3のスイッチ素子と前記第4のスイッチ素子とをオンまたはオフするタイミングをずらす出力スイッチ制御を行うことを特徴とする。第10の態様に係る電力変換装置によれば、電力変換装置が備える電力伝達用絶縁回路は、昇降圧回路によって昇圧または降圧された電力を受けて、昇降圧回路と負荷との間を絶縁しながら、昇降圧回路によって昇圧または降圧された電力を負荷に伝達する。この電力伝達において、入力スイッチ部は、第1のスイッチ素子および第2のスイッチ素子の双方がオンである状態と双方がオフである状態とを切り替えることで、昇降圧回路によって昇圧または降圧された電力が蓄電素子に供給されるか否かを切り替える。出力スイッチ部は、第3のスイッチ素子および第4のスイッチ素子の双方がオンである状態と双方がオフである状態とを切り替えることで、蓄電素子に蓄えられた電力を負荷に供給するか否かを切り替える。そして、制御部は、第1のスイッチ素子および第2のスイッチ素子をオンまたはオフするタイミングをずらす入力スイッチ制御と、第3のスイッチ素子および第4のスイッチ素子をオンまたはオフするタイミングをずらす出力スイッチ制御とを行う。よって、入力スイッチ制御においては、第1のスイッチ素子および第2のスイッチ素子のどちらかが先にオンまたはオフするかを制御できるため、入力スイッチ部が蓄電素子に電力の供給をするか否かを切り替える際に、第1のスイッチ素子および第2のスイッチ素子のどちらにスイッチング損失が偏るかを制御できる。また、出力スイッチ制御においては、第3のスイッチ素子および第4のスイッチ素子のどちらかが先にオンまたはオフするかを制御できるため、出力スイッチ部が蓄電素子から負荷に電力の供給をするか否かを切り替える際に、第3のスイッチ素子および第4のスイッチ素子のどちらにスイッチング損失が偏るかを制御できる。したがって、一つのスイッチ素子に損失が集中して発生しないように入力スイッチ制御および出力スイッチ制御を行えば、電力伝達を行う際の各スイッチ素子における発熱量の偏りを抑制し、一つのスイッチ素子だけが高温となる状態を防ぐことができる。そして、スイッチ素子の温度上昇が抑制できるので、スイッチ素子の耐久時間の減少および誤動作などが生じる可能性を低減させ、スイッチ素子の信頼性を向上させることが可能である。さらに、発熱の偏りで高温となるスイッチ素子に合わせて温度設計を行う必要がないため、スイッチ素子の放熱を行う放熱部品を簡素化でき、装置の小型化および低コスト化が可能である。本発明の第11の態様に係る電力伝達回路は、第1端および第2端を有する第1のスイッチ素子、ならびに第1端および第2端を有する第2のスイッチ素子を含み、前記第1のスイッチ素子の第1端および前記第2のスイッチ素子の第1端において受けた入力電力を、前記第1のスイッチ素子の第2端および前記第2のスイッチ素子の第2端から出力するためのスイッチ対と、前記第1のスイッチ素子および前記第2のスイッチ素子のオンオフをそれぞれ制御するスイッチ制御を行うための制御部と、を備え、前記制御部は、前記スイッチ制御において、前記第1のスイッチ素子および前記第2のスイッチ素子の双方がオフである状態へ遷移させる際に、前記第1のスイッチ素子を前記第2のスイッチ素子より早くオフする第1スイッチ制御と、前記第1のスイッチ素子および前記第2のスイッチ素子の双方がオフである状態へ遷移させる際に、前記第2のスイッチ素子を前記第1のスイッチ素子より早くオフする第2スイッチ制御と、を行う入力オフ制御、または前記第1のスイッチ素子および前記第2のスイッチ素子の双方がオンである状態へ遷移させる際に、前記第1のスイッチ素子を前記第2のスイッチ素子より遅くオンする第3スイッチ制御と、前記第1のスイッチ素子および前記第2のスイッチ素子の双方がオンである状態へ遷移させる際に、前記第2のスイッチ素子を前記第1のスイッチ素子より遅くオンする第4スイッチ制御と、を行う入力オン制御を行うことを特徴とする。第11の態様に係る電力伝達回路によれば、スイッチ対は、第1のスイッチ素子および第2のスイッチ素子の双方がオンである状態と双方がオフである状態とを切り替えることで、入力電力が出力されるか否かを切り替える。そして、制御部が第1スイッチ制御を行えば、第2のスイッチ素子より第1のスイッチ素子の方にスイッチング損失が多く発生する。制御部が第2スイッチ制御を行えば、第1のスイッチ素子より第2のスイッチ素子の方にスイッチング損失が多く発生する。よって、スイッチ制御において第1スイッチ制御と第2スイッチ制御とを同頻度で行えば、スイッチ対が入力電力を出力する際に第1のスイッチ素子および第2のスイッチ素子にて発生するスイッチング損失の偏りを抑制することが可能である。したがって、スイッチング損失によって発生する発熱により、一つのスイッチ素子だけが他のスイッチ素子より高温となるのを防ぐことができる。そして、スイッチ素子の温度上昇が抑制できるので、スイッチ素子の耐久時間の減少および誤動作などが生じる可能性を低減させ、スイッチ素子の信頼性を向上させることが可能である。さらに、発熱の偏りで高温となるスイッチ素子に合わせて温度設計を行う必要がないため、スイッチ素子の放熱を行う放熱部品を簡素化でき、装置の小型化および低コスト化が可能である。本発明によれば、各スイッチ素子の損失の偏りを抑制することにより、スイッチ素子の信頼性を向上させ、放熱部品の簡素化が可能な電力伝達用絶縁回路および電力変換装置、またはそれらに用いられる電力伝達回路を得ることができる。以下、本発明の実施の形態について、図面を用いて説明する。なお、異なる図面において同一の符号を付した要素は、同一または相応する要素を示すものとする。図1は、本発明の実施の形態に係る電力変換装置201を概略的に示した図である。電力変換装置201は、電力伝達用絶縁回路101、整流部102、および昇降圧回路103を備えて構成されている。電力伝達用絶縁回路101は、キャパシタC0~C2、ダイオードD1~D4、入力スイッチ部11、出力スイッチ部12、および制御部13を含む。電力伝達回路である入力スイッチ部12は、対になるスイッチであるスイッチ素子Z1,Z2を含む。電力伝達回路である出力スイッチ部12は、対になるスイッチであるスイッチ素子Z3,Z4を含む。スイッチ素子Z1~Z4は、たとえば同種のIGBTInsulatedGateBipolarTransistorである。電力変換装置201は、交流電源202から供給された交流電力を直流電力に変換して負荷203に供給する。負荷203は、例えば、EVおよびプラグイン方式のHV等の駆動用のバッテリである。整流部102は、例えば、ダイオードブリッジを含み、交流電源202から受けた交流電力を全波整流して昇降圧回路103へ出力する。昇降圧回路103は、整流部102によって全波整流された電力を昇圧または降圧することにより任意の電圧レベルの直流電力に変換し、電力伝達用絶縁回路101へ出力する。スイッチ素子Z1は、キャパシタC0の第1端に接続された第1端である端子N1、およびキャパシタC1の第1端に接続された第2端である端子N2を有する。スイッチ素子Z2は、キャパシタC0の第2端に接続された第1端である端子N3、およびキャパシタC1の第2端に接続された第2端である端子N4を有する。スイッチ素子Z3は、キャパシタC1の第1端に接続された第1端である端子N5、およびキャパシタC2の第1端に接続された第2端である端子N6を有する。スイッチ素子Z4は、キャパシタC1の第2端に接続された第1端である端子N7、およびキャパシタC2の第2端に接続された第2端である端子N8を有する。ダイオードD1はスイッチ素子Z1に並列に接続されており、ダイオードD1のカソードは端子N1に接続され、ダイオードD1のアノードは端子N2に接続されている。ダイオードD2はスイッチ素子Z2に並列に接続されており、ダイオードD2のカソードは端子N4に接続され、ダイオードD2のアノードは端子N3に接続されている。ダイオードD3はスイッチ素子Z3に並列に接続されており、ダイオードD3のカソードは端子N5に接続され、ダイオードD3のアノードは端子N6に接続されている。ダイオードD4はスイッチ素子Z4に並列に接続されており、ダイオードD4のカソードは端子N8に接続され、ダイオードD4のアノードは端子N7に接続されている。そして、ダイオードD1はスイッチ素子Z1のスイッチングにより発生する逆流電流からスイッチ素子Z1を保護している。ダイオードD2はスイッチ素子Z2のスイッチングにより発生する逆流電流からスイッチ素子Z2を保護している。ダイオードD3はスイッチ素子Z3のスイッチングにより発生する逆流電流からスイッチ素子Z3を保護している。ダイオードD4はスイッチ素子Z4のスイッチングにより発生する逆流電流からスイッチ素子Z4を保護している。キャパシタC0は、昇降圧回路103が出力する直流電力を蓄える。入力スイッチ部11は、端子N1および端子N3において受けた電力をキャパシタC1に供給するか否かを切り替える。出力スイッチ部12は、キャパシタC1に蓄えられた電力をキャパシタC2および負荷203に供給するか否かを切り替える。キャパシタC2に蓄えられる電力は、負荷203へと供給される。制御部13は、制御信号G1~G4をスイッチ素子Z1~Z4にそれぞれ出力することにより、スイッチ素子Z1~Z4のオンオフを切り替える。この制御部13のスイッチ制御により、入力スイッチ部11では、スイッチ素子Z1およびスイッチ素子Z2の双方がオンである状態と双方がオフである状態とを切り替える動作が行われ、出力スイッチ部12では、スイッチ素子Z3およびスイッチ素子Z4の双方がオンである状態と双方がオフである状態とを切り替える動作が行われる。具体的には、電力伝達用絶縁回路101は、制御部13の制御によって、スイッチ素子Z1およびスイッチ素子Z2の双方がオン状態であり、かつスイッチ素子Z3およびスイッチ素子Z4の双方がオフ状態である第1の期間と、スイッチ素子Z1~Z4の全てがオフ状態である第2の期間と、スイッチ素子Z1およびスイッチ素子Z2の双方がオフ状態であり、かつスイッチ素子Z3およびスイッチ素子Z4の双方がオン状態である第3の期間と、スイッチ素子Z1~Z4の全てがオフ状態である第4の期間と、をこの順番で行う動作を1サイクルとし、このサイクルを繰り返し行う。このスイッチ動作の繰り返しにより、電力伝達用絶縁回路101は、昇降圧回路103および負荷203間を絶縁しながら、昇降圧回路103が出力した電力を負荷203に伝達する。このようなスイッチ素子Z1~Z4のオンオフの切り替えにおいて、スイッチ素子に電流が流れている状態またはスイッチ素子に電圧が印加されている状態でスイッチ素子のオンオフを切り替えたとき、スイッチ素子にはスイッチング損失が発生する。このスイッチング損失は、各スイッチ素子のスイッチング時間のばらつき、およびスイッチ素子のオンオフを制御する制御信号の遅延等により、スイッチ素子ごとに偏りが発生することがある。なお、本実施の形態においては、スイッチ素子がオフからオンに遷移することを立ち上がりと称し、オンからオフに遷移することを立ち下がりと称するものとする。図2は、スイッチ素子Z1,Z2のスイッチング時間が異なる場合に発生するスイッチング損失の大きさを表した一例である。なお、本実施の形態において、スイッチ素子Z1~Z4は、論理ハイレベルの制御信号G1~G4が入力されることでオンし、論理ローレベルの制御信号G1~G4が入力されることでオフするものとする。また、本発明の実施の形態においては、スイッチ素子Z1~Z4それぞれの両端に印加される電圧を両端電圧V1~V4としている。スイッチ素子Z1およびスイッチ素子Z2を通過する電流を通過電流I1とし、スイッチ素子Z3およびスイッチ素子Z4を通過する電流を通過電流I2としている。図2を参照して、時刻T1において、制御部13が出力する制御信号G1および制御信号G2は、論理ローレベルから論理ハイレベルに切り替わっている。IGBTなどのトランジスタを用いたスイッチ素子においては、オフ状態とオン状態との切り替えを瞬時には行えず、オフ状態およびオン状態へは、ある程度の時間をかけて遷移していく。このスイッチ素子のオンオフの切り替えに要する時間は、スイッチング時間と呼ばれている。よって、スイッチ素子Z1およびスイッチ素子Z2は、時刻T1からそれぞれのスイッチング時間をかけて立ち上がる。図2においては、スイッチ素子Z1よりもスイッチ素子Z2の方が、スイッチング時間が長い場合を示している。よって、時刻T2においてスイッチ素子Z1が先にオン状態への遷移が終了し、時刻T3においてスイッチ素子Z2がオン状態への遷移が終了している。また、時刻T4において、制御信号G1および制御信号G2は論理ハイレベルから論理ローレベルに切り替わっており、スイッチ素子Z1およびスイッチ素子Z2はそれぞれのスイッチング時間をかけて立ち下がる。よって、時刻T5においてスイッチ素子Z1が先にオフ状態への遷移が終了し、時刻T6においてスイッチ素子Z2がオフ状態への遷移が終了している。そして、スイッチ素子がオン状態であるとき、スイッチ素子の両端は通電しているため、スイッチ素子の両端電圧は、ほぼ0となる。また、スイッチ素子がオフ状態であるとき、スイッチ素子の両端は絶縁されるので、スイッチ素子の両端電圧はスイッチ素子の入力側と出力側との電位差となる。スイッチ素子は、立ち上がりおよび立ち下がりの際、スイッチング時間をかけてオン状態からオフ状態、またはオフ状態からオン状態に切り替わるので、立ち上がりおよび立ち下がりの間、両端電圧はスイッチング時間をかけて連続的に変化する。また、スイッチ素子Z1およびスイッチ素子Z2は、電力伝達用絶縁回路101における電流の往路と復路とに設置されたスイッチ対であるため、スイッチ素子Z1およびスイッチ素子Z2のいずれかがオフ状態であれば、スイッチ素子Z1およびスイッチ素子Z2を通過する電流である通過電流I1は流れない。つまり、スイッチ素子Z1およびスイッチ素子Z2の双方がオン状態のとき、スイッチ素子Z1およびスイッチ素子Z2には、通過電流I1が流れる。したがって、スイッチ素子Z1およびスイッチ素子Z2の双方が立ち下がるとき、または立ち上がるとき、通過電流I1は連続的に変化する。スイッチ素子に発生するスイッチング損失は、スイッチ素子の立ち上がりまたは立ち下がりの際の通過電流と両端電圧との積で表すことができる。つまり、図2において斜線部で表した面積に相当するスイッチング損失SL1~SL4が、それぞれのスイッチ素子で発生していることになる。よって、スイッチ素子Z1よりもスイッチ素子Z2の方がスイッチング時間が長い場合、双方のスイッチ素子に対し同時に制御信号を入力したとしても、立ち上がりを行うとき、スイッチ素子Z1におけるスイッチング損失SL1よりスイッチ素子Z2におけるスイッチング損失SL2の方が大きくなる。また、立ち下がりを行うとき、スイッチ素子Z2におけるスイッチング損失SL4よりスイッチ素子Z1におけるスイッチング損失SL3の方が大きくなる。このように、スイッチ素子のスイッチング時間にばらつきがあると、各スイッチ素子に発生する損失は等しくならず偏りが発生する。また、電流の往路と復路とにスイッチ素子がそれぞれ配設されるスイッチ対において、スイッチング時間にばらつきがなければ、理想的にはスイッチ対の2つのスイッチ素子を、双方がオンである状態と双方がオフである状態とを同時に切り替えるようにするのが望ましい。しかし、実際の回路上では、制御部13における制御信号を出力するドライバ回路の駆動および制御信号の伝達路における遅延などにより、それぞれのスイッチ素子に制御信号が入力するタイミングが同時にならない場合がある。これらの制御信号の入力タイミングを同時にするには、制御部における信号生成のタイミング制御などを細かく調整する必要があった。図3は、スイッチ素子Z1,Z2に対する制御信号の入力タイミングが異なる場合に発生するスイッチング損失の大きさを表した一例である。時刻T1において、制御部13が出力する制御信号G1は論理ローレベルから論理ハイレベルに切り替わっている。よって、スイッチ素子Z1は、時刻T1からスイッチング時間をかけて立ち上がる。また、時刻T2において、制御信号G1よりも遅延した制御信号G2は論理ローレベルから論理ハイレベルに切り替わっている。よって、スイッチ素子Z2は、時刻T2からスイッチング時間をかけて立ち上がる。また、時刻T4において、制御部13が出力する制御信号G1は論理ハイレベルから論理ローレベルに切り替わっている。よって、スイッチ素子Z1は、時刻T4からスイッチング時間をかけて立ち下がる。また、時刻T5において、制御信号G1よりも遅延した制御信号G2は論理ハイレベルから論理ローレベルに切り替わっている。よって、スイッチ素子Z2は、時刻T5からスイッチング時間をかけて立ち下がる。そして、スイッチ素子Z1およびスイッチ素子Z2を通過する通過電流I1は、スイッチ素子Z1およびスイッチ素子Z2の双方がオン状態であるときに流れるので、スイッチ素子Z1,Z2の双方がオン制御される際、遅くオンするスイッチ素子Z2の立ち上がりに応答して流れる。また、スイッチ素子Z1,Z2の双方がオフ制御される際、早くオフするスイッチ素子Z1の立ち下がりに応答して、通過電流I1は遮断される。したがって、図3に示したタイミングでスイッチ素子Z1,Z2に制御信号G1,G2が入力された場合は、スイッチ素子Z1,Z2の双方がオンする際に、先にオンしたスイッチ素子Z1におけるスイッチング損失SL1より後にオンしたスイッチ素子Z2におけるスイッチング損失SL2の方が大きくなる。また、スイッチ素子Z1,Z2の双方がオフする際に、後にオフしたスイッチ素子Z1におけるスイッチング損失SL4より先にオフしたスイッチ素子Z2におけるスイッチング損失SL3の方が大きくなる。このように、制御信号の入力タイミングにずれがあると、各スイッチ素子に発生する損失は等しくならず偏りが発生する。以上のように、スイッチ素子Z1およびスイッチ素子Z2において、スイッチング時間にばらつきがあったり、制御信号が同時に入力されなかったりすると、スイッチ素子Z1とスイッチ素子Z2とにおいて発生するスイッチング損失は等しくならず、偏りが発生してしまう。このスイッチング損失の偏りがある状態で、電力伝達用絶縁回路101において電力の伝達を行うと、スイッチ素子Z1とスイッチ素子Z2とのうち、スイッチング損失が大きい方のスイッチ素子がより大きく発熱し高温となってしまう。高温となった方のスイッチ素子は耐久時間の減少および誤作動などが生じる可能性がある。また、スイッチ素子Z1とスイッチ素子Z2とで例示して説明したが、出力スイッチ部12のスイッチ素子Z3とスイッチ素子Z4とにおいても、同様にスイッチング損失の偏りは発生する可能性がある。そこで、本発明においては、スイッチング損失の偏りを抑制するために、制御部13が入力スイッチ制御および出力スイッチ制御の少なくとも一方を行う。具体的には、入力スイッチ制御は、制御部13が制御信号G1および制御信号G2をスイッチ素子Z1およびスイッチ素子Z2にそれぞれ入力するタイミングを、所定の時間だけずらす。この入力スイッチ制御は、入力オフ制御および入力オン制御の少なくとも一方を行うものである。入力オフ制御とは、スイッチ素子Z1およびスイッチ素子Z2の双方をオン状態からオフ状態にする際に、スイッチ素子Z1をスイッチ素子Z2より早くオフする第1入力スイッチ制御と、スイッチ素子Z2をスイッチ素子Z1より早くオフする第2入力スイッチ制御とを行うものである。入力オン制御とは、スイッチ素子Z1およびスイッチ素子Z2の双方をオフ状態からオン状態にする際に、スイッチ素子Z1をスイッチ素子Z2より遅くオンする第3入力スイッチ制御と、スイッチ素子Z2をスイッチ素子Z1より遅くオンする第4入力スイッチ制御とを行うものである。また、出力スイッチ制御は、制御部13が制御信号G3および制御信号G4をスイッチ素子Z3およびスイッチ素子Z4に入力するタイミングを、所定の時間だけずらす。この出力スイッチ制御は、出力オフ制御および出力オン制御の少なくとも一方を行うものである。出力オフ制御とは、スイッチ素子Z3およびスイッチ素子Z4の双方をオン状態からオフ状態にする際に、スイッチ素子Z3をスイッチ素子Z4より早くオフする第1出力スイッチ制御と、スイッチ素子Z4をスイッチ素子Z3より早くオフする第2出力スイッチ制御とを行うものである。出力オン制御とは、スイッチ素子Z3およびスイッチ素子Z4の双方をオフ状態からオン状態にする際に、スイッチ素子Z3をスイッチ素子Z4より遅くオンする第3出力スイッチ制御と、スイッチ素子Z4をスイッチ素子Z3より遅くオンする第4出力スイッチ制御とを行うものである。図4は、入力スイッチ制御の一例を示したタイムチャートである。制御部13が出力する制御信号G1,G2は、それぞれ論理ローレベルから論理ハイレベルへ遷移し、その後論理ハイレベルから論理ローレベルへ遷移している。つまり、制御信号G1,G2はパルス状の信号となっており、図4においては、制御信号G1,G2は二回のパルスを含んでいる。この制御信号G1,G2に従い、スイッチ素子Z1,Z2はオフ状態からオン状態への切り替えと、オン状態からオフ状態への切り替えとが2回行われている。このとき、制御部13は、入力スイッチ制御として、第4入力スイッチ制御と、第1入力スイッチ制御と、第3入力スイッチ制御と、第2入力スイッチ制御とを、この順番で行っている。具体的には、まず、制御部13は、スイッチ素子Z1およびスイッチ素子Z2の双方をオンするときに第4入力スイッチ制御を行う。この第4入力スイッチ制御によって、時刻T1において制御信号G1が論理ハイレベルに切り替わり、それに所定の時間だけ遅れて、時刻T2において制御信号G2が論理ハイレベルに切り替わる。この制御信号G1,G2に従い、スイッチ素子Z1がオンしてから、所定の時間だけ遅れてスイッチ素子Z2がオンする。この第4入力スイッチ制御を行った場合にスイッチ素子Z1で発生するスイッチング損失SL1は、スイッチ素子Z2で発生するスイッチング損失SL2より小さいものとなる。次に、制御部13は、スイッチ素子Z1およびスイッチ素子Z2の双方をオフするときに第1入力スイッチ制御を行う。この第1入力スイッチ制御によって、時刻T4において制御信号G1が論理ローレベルに切り替わり、それに所定の時間だけ遅れて、時刻T6において制御信号G2が論理ローレベルに切り替わる。この制御信号G1,G2に従い、スイッチ素子Z1がオフしてから、所定の時間だけ遅れてスイッチ素子Z2がオフする。この第1入力スイッチ制御を行った場合にスイッチ素子Z2で発生するスイッチング損失SL4は、スイッチ素子Z1で発生するスイッチング損失SL3より小さいものとなる。次に、制御部13は、スイッチ素子Z1およびスイッチ素子Z2の双方をオンするときに第3入力スイッチ制御を行う。この第3入力スイッチ制御によって、時刻T7において制御信号G2が論理ハイレベルに切り替わり、それに所定の時間だけ遅れて、時刻T8において制御信号G1が論理ハイレベルに切り替わる。この制御信号G1,G2に従い、スイッチ素子Z2がオンしてから、所定の時間だけ遅れてスイッチ素子Z1がオンする。この第3入力スイッチ制御を行った場合にスイッチ素子Z2で発生するスイッチング損失SL6は、スイッチ素子Z1で発生するスイッチング損失SL5よりも小さいものとなる。次に、制御部13は、スイッチ素子Z1およびスイッチ素子Z2の双方をオフするときに第2入力スイッチ制御を行う。この第2入力スイッチ制御によって、時刻T10において制御信号G2が論理ローレベルに切り替わり、それに所定の時間だけ遅れて、時刻T12において制御信号G2が論理ローレベルに切り替わる。この制御信号G1,G2に従い、スイッチ素子Z2がオフしてから、所定の時間だけ遅れてスイッチ素子Z1がオフする。この第2入力スイッチ制御を行った場合にスイッチ素子Z1で発生するスイッチング損失SL7は、スイッチ素子Z2で発生するスイッチング損失SL8よりも小さいものとなる。これらの入力スイッチ制御によって、スイッチ素子Z1およびスイッチ素子Z2のオン状態およびオフ状態を切り替えるタイミングを、所定の時間ずらすことができる。すなわち、一方のスイッチ素子が立ち上がってから他方のスイッチ素子を立ち上げたり、一方のスイッチ素子が立ち下がってから他方のスイッチ素子を立ち下げたりすることで、スイッチ素子Z1およびスイッチ素子Z2のどちらにスイッチング損失が偏るかを制御することが可能である。なお、制御信号のパルスが数マイクロ秒程度の時間だけ論理ハイレベルを維持するパルスであった場合、上記所定の時間は、たとえば数百ナノ秒程度である。また、図4においては、当該所定の時間がスイッチ素子のスイッチング時間よりも長い場合を例示したが、所定の時間はスイッチ素子のスイッチング時間より短くてもよく、一方のスイッチ素子が完全に立ち上がる前に、他方スイッチ素子が立ち上がり始めてもよいし、一方のスイッチ素子が完全に立ち下がる前に、他方のスイッチ素子が立ち下がってもよい。そして、入力スイッチ制御においては、各スイッチ素子のオンオフを切り替えるタイミングのずれは、所定の時間に維持されているので、第1入力スイッチ制御と第2入力スイッチ制御とにおいて、スイッチ素子Z1およびスイッチ素子Z2が対称的な動作を行う。また、第3入力スイッチ制御と第4入力スイッチ制御とにおいて、スイッチ素子Z1およびスイッチ素子Z2が対称的な動作を行う。よって、入力オン制御を行うことで、スイッチング損失SL1およびスイッチング損失SL5の和と、スイッチング損失SL2およびスイッチング損失6の和とは、ほぼ等しくなる。また、入力オフ制御を行うことで、スイッチング損失SL3およびスイッチング損失SL7の和と、スイッチング損失SL4およびスイッチング損失SL8の和とは、ほぼ等しくなる。したがって、電力伝達用絶縁回路101において、入力オン制御および入力オフ制御の少なくとも一方を行えば、入力スイッチ部11のスイッチ素子において発生するスイッチング損失の偏りが抑制される。そして、入力スイッチ制御において、入力オン制御と入力オフ制御との双方を行えば、入力スイッチ部11のスイッチ素子において発生するスイッチング損失の偏りがさらに抑制される。また、図4においては入力スイッチ制御の説明を行ったが、同様に、制御部13が出力スイッチ制御の出力オン制御および出力オフ制御の少なくとも一方を行えば、出力スイッチ部12のスイッチ素子において発生するスイッチング損失の偏りが抑制される。そして、出力スイッチ制御において、出力オン制御と出力オフ制御との双方を行えば、出力スイッチ部12のスイッチ素子において発生するスイッチング損失の偏りがさらに抑制される。そして、電力伝達用絶縁回路101において、入力スイッチ制御と出力スイッチ制御との双方を行えば、さらにスイッチング損失の偏りが抑制される。図5は、入力スイッチ制御と出力スイッチ制御との双方を行う場合の制御例1を示したタイムチャートである。制御例1においては、第4入力スイッチ制御、第2入力スイッチ制御、第3出力スイッチ制御、第2出力スイッチ制御、第3入力スイッチ制御、第1入力スイッチ制御、第4出力スイッチ制御、および第1出力スイッチ制御をこの順番に繰り返すことで、第1の期間から第4の期間のサイクルを繰り返すスイッチ制御が行われている。制御例1のスイッチ制御においては、制御部13が、スイッチ素子Z1およびスイッチ素子Z2の双方がオンである第1の期間の長さと、スイッチ素子Z3およびスイッチ素子Z4の双方がオンである第3の期間の長さとが、それぞれ一定となるように、各スイッチ素子の制御を行っている。図5においては、時刻T1から時刻T2の間、時刻T5から時刻T6の間、および時刻T9から時刻T10の間が第1の期間であり、時刻T3から時刻T4の間、時刻T7から時刻T8の間、および時刻T11から時刻T12の間が第3の期間である。すなわち、制御例1では、スイッチ素子Z1およびスイッチ素子Z2の一方を他方のスイッチ素子より所定の時間だけ遅くオフした後、当該一方のスイッチ素子がオンした時に第1の期間が開始される。そして、当該一方のスイッチ素子をオフした時に第1の期間が終了した後、当該一方のスイッチ素子がオンしてから所定の時間が経過した時に次の第1の期間が開始される。また、スイッチ素子Z3およびスイッチ素子Z4の一方を他方のスイッチ素子より所定の時間だけ遅くオフした後、当該一方のスイッチ素子がオンしてから所定の時間が経過した時に第3の期間が開始される。そして、当該一方のスイッチ素子をオフした時に第3の期間が終了した後、当該一方のスイッチ素子がオンした時に次の第3の期間が開始される。つまり、制御例1では、入力オン制御において第4入力スイッチ制御と第3入力スイッチ制御とを交互に繰り返し行い、入力オフ制御において第2入力スイッチ制御と第1入力スイッチ制御とを交互に繰り返し行っている。よって、スイッチ素子Z1およびスイッチ素子Z2におけるスイッチング損失は平均化される。また、出力オン制御において第3出力スイッチ制御と第4出力スイッチ制御とを交互に繰り返し行い、出力オフ制御において第2出力スイッチ制御と第1出力スイッチ制御とを交互に繰り返し行っている。よって、スイッチ素子Z3およびスイッチ素子Z4におけるスイッチング損失は平均化される。また、制御例1においては、時刻T2から時刻T3の間において、第2入力スイッチ制御によって第1の期間が終了した後、第3出力スイッチ制御によって第3の期間が開始されている。よって、スイッチ素子Z1とスイッチ素子Z3とが双方オフ状態である期間TBは、第2の期間と第3出力スイッチ制御においてスイッチ素子Z4がオンになるタイミングを早める上記所定の時間とを足し合わせた時間に相当する。また、スイッチ素子Z2とスイッチ素子Z4とが双方オフ状態である期間TAは、第2の期間と第2入力スイッチ制御においてスイッチ素子Z1がオフになるタイミングを遅らせる上記所定の時間とを足し合わせた時間に相当する。したがって、時刻T2から時刻T3の間において、スイッチ素子Z1とスイッチ素子Z3とが双方オフである期間、およびスイッチ素子Z2とスイッチ素子Z4とが双方オフである期間は、第2の期間とスイッチングのタイミングをずらす所定の時間とを足し合わせた時間だけ確保される。同様に、時刻T4から時刻T5の間において、出力スイッチ制御によって第3の期間が終了した後、第3入力スイッチ制御によって第1の期間が開始されている。スイッチ素子Z1とスイッチ素子Z3とが双方オフである期間TD、およびスイッチ素子Z2とスイッチ素子Z4とが双方オフである期間TCは、第4の期間とスイッチングのタイミングをずらす所定の時間とを足し合わせた時間だけ確保される。したがって、スイッチ素子Z1およびスイッチ素子Z3が双方オフ状態である期間の長さと、スイッチ素子Z2およびスイッチ素子Z4が双方オフ状態である期間の長さとが、一定に保たれる。これらの期間により、昇降圧回路103と負荷203との間を絶縁するために必要な、電力を伝達しない時間が確保される。また、本発明において、入力スイッチ制御および出力スイッチ制御を行う際の各スイッチ素子の制御の順番は、制御例1に示した順番に限定されるものではない。本発明においては、下記に示す制御例2または制御例3のような順番で制御を行ってもよいし、入力オン制御、入力オフ制御、出力オン制御、および出力オフ制御の少なくとも一つを行い、スイッチ素子におけるスイッチング損失の偏りを抑制できる制御を行うものであればよい。図6は、入力スイッチ制御と出力スイッチ制御との双方を行う場合の制御例2を示したタイムチャートである。制御例2においては、第4入力スイッチ制御、第1入力スイッチ制御、第4出力スイッチ制御、第1出力スイッチ制御、第3入力スイッチ制御、第2入力スイッチ制御、第3出力スイッチ制御、および第2出力スイッチ制御をこの順番で繰り返すことで、第1の期間から第4の期間のサイクルを繰り返す。制御例2における第1の期間から第4の期間のサイクルについては、制御例1と同様である。制御例2では、入力オン制御において第4入力スイッチ制御と第3入力スイッチ制御とを交互に繰り返し行い、入力オフ制御において第2入力スイッチ制御と第1入力スイッチ制御とを交互に繰り返し行っている。よって、スイッチ素子Z1およびスイッチ素子Z2におけるスイッチング損失は平均化される。また、出力オン制御において第3出力スイッチ制御と第4出力スイッチ制御とを交互に繰り返し行い、出力オフ制御において第2出力スイッチ制御と第1出力スイッチ制御とを交互に繰り返し行っている。よって、スイッチ素子Z3およびスイッチ素子Z4におけるスイッチング損失は平均化される。図7は、入力スイッチ制御と出力スイッチ制御との双方を行う場合の制御例3を示したタイムチャートである。制御例3においては、第4入力スイッチ制御、第2入力スイッチ制御、第4出力スイッチ制御、第2出力スイッチ制御、第3入力スイッチ制御、第1入力スイッチ制御、第3出力スイッチ制御、および第1出力スイッチ制御をこの順番に繰り返すことで、第1の期間から第4の期間のサイクルを繰り返す。制御例3における第1の期間から第4の期間のサイクルについては、制御例1と同様である。制御例3では、入力オン制御において第4入力スイッチ制御と第3入力スイッチ制御とを交互に繰り返し行い、入力オフ制御において第2入力スイッチ制御と第1入力スイッチ制御とを交互に繰り返し行っている。よって、スイッチ素子Z1およびスイッチ素子Z2におけるスイッチング損失は平均化される。また、出力オン制御において第3出力スイッチ制御と第4出力スイッチ制御とを交互に繰り返し行い、出力オフ制御において第2出力スイッチ制御と第1出力スイッチ制御とを交互に繰り返し行っている。よって、スイッチ素子Z3およびスイッチ素子Z4におけるスイッチング損失は平均化される。以上のように、入力オン制御、入力オフ制御、出力オン制御、および出力オフ制御の少なくとも一つを行うことで、電力伝達用絶縁回路101は、各スイッチ素子におけるスイッチング損失の偏りを抑制することができる。よって、各スイッチ素子における発熱量の偏りも抑制され、いずれかのスイッチ素子のみが大きな発熱をすることを防ぐことができる。したがって、いずれかのスイッチ素子だけが高温となることでスイッチ素子の耐久時間が減少したり、誤作動をしたりするのを防ぎ、スイッチ素子の信頼性を向上させることが可能である。さらに、発熱の偏りで高温となるスイッチ素子に合わせて温度設計を行う必要がないため、スイッチ素子の放熱を行う放熱部品を簡素化でき、装置の小型化および低コスト化が可能である。また、入力オン制御および入力オフ制御の双方を行えば、スイッチ素子Z1,Z2におけるスイッチング損失の偏りがさらに抑制され、当該スイッチ素子での発熱の偏りを抑えることができる。出力オン制御および出力オフ制御の双方を行えば、スイッチ素子Z3,Z4におけるスイッチング損失の偏りがさらに抑制され、当該スイッチ素子での発熱の偏りを抑えることができる。また、電力伝達用絶縁回路101によって昇降圧回路103が出力した電力を負荷203に伝達する際、昇降圧回路103が出力した電力をキャパシタC1に供給する第1の期間と、キャパシタC1に蓄えた電力を負荷203に供給する第3の期間との間に、スイッチ素子Z1~Z4を全てオフにする第2の期間および第4の期間を設ける。よって、各スイッチ素子の制御において、制御信号G1~G4が入力されてからスイッチ素子の立ち下がりおよび立ち上がりに時間がかかり、オンオフの切り替えが瞬時に行えない場合にでも、昇降圧回路103と負荷203との間の絶縁を確保することができる。さらに、制御例1のスイッチ制御を行った場合には、制御部13が制御信号G1~G4の信号パルス幅を制御しながら、期間TA~TDの長さを一定に保つことができる。よって、入力スイッチ制御および出力スイッチ制御においてスイッチ素子への制御信号をずらす所定の時間の長さが一定であっても、第2の期間と第4の期間とを適切に確保できるので、スイッチ制御の周期を変動させずに動作させることができる。したがって、制御部13が行うスイッチ制御を簡単にすることが可能である。なお、制御を簡単にするためのスイッチ制御は、制御例1のスイッチ制御に限られるものではなく、例えば、第3入力スイッチ制御、第2入力スイッチ制御、第3出力スイッチ制御、第1出力スイッチ制御、第4入力スイッチ制御、第1入力スイッチ制御、第4出力スイッチ制御、および第2出力スイッチ制御をこの順番に繰り返すことで、第1の期間から第4の期間のサイクルを繰り返す制御例4のようなスイッチ制御であってもよい。図8は、入力スイッチ制御と出力スイッチ制御との双方を行う場合の制御例4を示したタイムチャートである。制御例4のスイッチ制御においては、制御部13が、スイッチ素子Z1およびスイッチ素子Z2の双方がオンである第1の期間の長さと、スイッチ素子Z3およびスイッチ素子Z4の双方がオンである第3の期間の長さとが、それぞれ一定となるように、各スイッチ素子の制御を行っている。すなわち、制御例4では、スイッチ素子Z1およびスイッチ素子Z2の一方を他方のスイッチ素子より所定の時間だけ遅くオフした後、当該一方のスイッチ素子がオンしてから所定の時間が経過した時に第1の期間が開始される。そして、当該一方のスイッチ素子をオフした時に第1の期間が終了した後、当該一方のスイッチ素子がオンした時に次の第1の期間が開始される。また、スイッチ素子Z3およびスイッチ素子Z4の一方を他方のスイッチ素子より所定の時間だけ遅くオフした後、当該一方のスイッチ素子がオンした時に第3の期間が開始される。そして、当該一方のスイッチ素子をオフした時に第3の期間が終了した後、当該一方のスイッチ素子がオンしてから所定の時間が経過した時に次の第3の期間が開始される。したがって、制御例4では、入力オン制御において第3入力スイッチ制御と第4入力スイッチ制御とを交互に繰り返し行い、入力オフ制御において第2入力スイッチ制御と第1入力スイッチ制御とを交互に繰り返し行っている。よって、スイッチ素子Z1およびスイッチ素子Z2におけるスイッチング損失は平均化される。また、出力オン制御において第4出力スイッチ制御と第3出力スイッチ制御とを交互に繰り返し行い、出力オフ制御において第2出力スイッチ制御と第1出力スイッチ制御とを交互に繰り返し行っている。よって、スイッチ素子Z3およびスイッチ素子Z4におけるスイッチング損失は平均化される。制御例4は、制御例1と同様に、期間TA~TDの長さを一定に保つことができる。よって、入力スイッチ制御および出力スイッチ制御におけるスイッチ素子への制御信号をずらす所定の時間の長さが一定であっても、第2の期間と第4の期間とを適切に確保できるので、スイッチ制御の周期を変動させずに動作させることができる。したがって、制御部13が行うスイッチ制御を簡単にすることが可能である。なお、本発明の実施の形態においては、入力オフ制御を行う際、第1入力スイッチ制御と第2入力スイッチ制御とを交互に行い、かつ入力オン制御を行う際、第3入力スイッチ制御と第4入力スイッチ制御とを交互に行い、かつ出力オフ制御を行う際、第1出力スイッチ制御と第2出力スイッチ制御とを交互に行い、かつ出力オン制御を行う際、第3出力スイッチ制御を第4出力スイッチ制御とを交互に行うことで、それらのスイッチ制御の頻度を均一化し、スイッチ素子Z1およびスイッチ素子Z2におけるスイッチング損失の平均化およびスイッチ素子Z3およびスイッチ素子Z4におけるスイッチング損失の平均かを行う制御の例を説明している。しかし、本発明においては、必ずしもそれぞれのスイッチ制御を交互に行う必要はない。つまり、入力オフ制御を行う場合には、第1入力スイッチ制御と第2入力スイッチ制御とを同頻度で行うスイッチ制御を行えばよい。入力オン制御を行う場合には、第3入力スイッチ制御と第4入力スイッチ制御とを同頻度で行うスイッチ制御を行えばよい。出力オフ制御を行う場合には、第1出力スイッチ制御と第2出力スイッチ制御とを同頻度で行うスイッチ制御を行えばよい。出力オン制御を行う場合には、第3出力スイッチ制御と第4出力スイッチ制御とを同頻度で行うスイッチ制御を行えばよい。また、本発明の実施の形態に係る電力伝達用絶縁回路101は、スイッチ素子Z1~Z4がIGBTである構成を例示したが、本発明においてスイッチ素子はIGBTに限らず、FETFieldEffectTransistor等の他のスイッチ素子であってもよい。また、本発明の実施の形態に係る電力伝達用絶縁回路101は、蓄電素子としてキャパシタC0~C2を備える構成を例示したが、本発明において蓄電素子はキャパシタに限らず、コイルインダクタ等の他の蓄電素子であってもよい。また、今回開示された実施の形態は、すべての点で例示であり制限的なものではないと考えられるべきである。本発明の範囲は、上記した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。"