不揮発性の抵抗変化素子と、前記抵抗変化素子と直列に接続され、印加電圧に対して双方向の整流特性を有する電流制御素子とから構成される不揮発性記憶素子の駆動方法において、前記抵抗変化素子は、第1電極と、第2電極と、前記第1電極と前記第2電極との間に介在して、前記第1電極と前記第2電極とに接するように設けられ、前記第1電極と前記第2電極との間に極性が異なる電気的信号が印加されるに応じて高抵抗状態と低抵抗状態とを可逆的に変化し、かつ前記電気的信号の印加が停止した後も、前記高抵抗状態あるいは低抵抗状態を不揮発的に保持可能な抵抗変化層と、を備え、前記抵抗変化層は、酸素不足型の遷移金属酸化物で構成され、前記第1電極と接している第1の遷移金属酸化物層と、前記酸素不足型の遷移金属酸化物よりも酸素不足度が小さい遷移金属酸化物で構成され、前記第2電極と接している第2の遷移金属酸化物層と、が積層されて構成され、前記電流制御素子は、第3電極と、第4電極と、前記第3電極と前記第4電極との間に介在して、前記第3電極と前記第4電極とに接するように設けられた電流制御層とを備え、前記電流制御素子の前記第3電極と前記第4電極との間に極性が異なる電気的信号が印加されるに応じて、前記電気的信号の電圧振幅の絶対値が所定の閾値より小さい時、前記電流制御素子はオフ状態となり、前記電気的信号の電圧振幅の絶対値が所定の閾値以上の時、前記電流制御素子はオン状態となり、前記第3電極と前記第4電極との間に、正の所定の電流制御素子ブレイクダウン電流以上の電流が流れるとき、前記電流制御素子は破壊する特性を有し、前記駆動方法は、前記不揮発性記憶素子に対し、前記抵抗変化素子の前記第1電極を基準にして前記第2電極が負となる極性の電圧パルスを印加することによって、前記抵抗変化層の抵抗値を第1の高抵抗状態から低抵抗状態に変化させる書き込み過程と、前記不揮発性記憶素子に対し、前記抵抗変化素子の前記第1電極を基準にして前記第2電極が正となる極性の電圧パルスを印加することによって、前記抵抗変化層の抵抗値を前記低抵抗状態から前記第1の高抵抗状態に変化させる消去過程と、前記不揮発性記憶素子が製造された後、前記不揮発性記憶素子に対し、前記抵抗変化素子の前記第1電極を基準にして前記第2電極が正となる電圧パルスを印加して正の所定の抵抗変化素子初期化電流を印加することによって、前記抵抗変化素子の抵抗値を前記第1の高抵抗状態よりも高い初期抵抗値から、前記初期抵抗値より低い第2の高抵抗状態に低下させる初期化過程と、を含み、前記正の所定の抵抗変化素子初期化電流は前記正の所定の電流制御素子ブレイクダウン電流より小さい不揮発性記憶素子の駆動方法。前記第2の遷移金属酸化物層と前記第2電極との界面が実質的に平坦である請求項1に記載の不揮発性記憶素子の駆動方法。前記初期化過程において、前記第1電極を基準にして前記第2電極が正となる電圧パルスを印加した後、前記抵抗変化素子を前記第1の高抵抗状態以上の抵抗値を有する前記第2の高抵抗状態に維持することによって、前記不揮発性記憶素子に流れる電流を抑制する請求項1または2に記載の不揮発性記憶素子の駆動方法。前記第2電極は、前記第2電極を構成する材料に応じた所定の上限以下の厚さに設けられ、前記上限は、前記材料で構成された電極を持つ抵抗変化素子の電極の厚さと初期抵抗との関係から予め定められる請求項1~3のいずれか1項に記載の不揮発性記憶素子の駆動方法。前記第2電極は、イリジウムで構成されるか、または1nm以上10nm以下の厚さの白金で構成される請求項4に記載の不揮発性記憶素子の駆動方法。前記第1の遷移金属酸化物層は、TaOx但し、0.8≦x≦1.9で表される組成を有するタンタル酸化物で構成され、前記第2の遷移金属酸化物層は、TaOy但し、y≧2.1で表される組成を有するタンタル酸化物で構成される請求項1~5のいずれか1項に記載の不揮発性記憶素子の駆動方法。前記電流制御素子は、SiNz但し、0<z≦0.85で表される組成を有する窒化シリコンで構成される前記電流制御層が、前記電流制御層とショットキー接合を形成する電極間に挟まれて構成された双方向ダイオードである請求項1~5のいずれか1項に記載の不揮発性記憶素子の駆動方法。不揮発性の抵抗変化素子と、前記抵抗変化素子と直列に接続され、印加電圧に対して双方向の整流特性を有する電流制御素子とから構成される不揮発性記憶素子と、駆動部と、を備え、前記抵抗変化素子は、第1電極と、第2電極と、前記第1電極と前記第2電極との間に介在して、前記第1電極と前記第2電極とに接するように設けられ、前記第1電極と前記第2電極との間に極性が異なる電気的信号が印加されるに応じて高抵抗状態と低抵抗状態とを可逆的に変化し、かつ前記電気的信号の印加が停止した後も、前記高抵抗状態あるいは低抵抗状態を不揮発的に保持可能な抵抗変化層と、を備え、前記抵抗変化層は、酸素不足型の遷移金属酸化物で構成され、前記第1電極と接している第1の遷移金属酸化物層と、前記酸素不足型の遷移金属酸化物と比べて酸素不足度がより小さい遷移金属酸化物で構成され、前記第2電極と接している第2の遷移金属酸化物層と、が積層されて構成され、前記電流制御素子は、第3電極と、第4電極と、前記第3電極と前記第4電極との間に介在して、前記第3電極と前記第4電極とに接するように設けられた電流制御層とを備え、前記電流制御素子の前記第3電極と前記第4電極との間に極性が異なる電気的信号が印加されるに応じて、前記電気的信号の電圧振幅の絶対値が所定の閾値より小さい時、前記電流制御素子はオフ状態となり、前記電気的信号の電圧振幅の絶対値が所定の閾値以上の時、前記電流制御素子はオン状態となり、前記第3電極と前記第4電極との間に、正の所定の電流制御素子ブレイクダウン電流以上の電流が流れるとき、前記電流制御素子は破壊する特性を有し、前記駆動部は、前記不揮発性記憶素子に対し、前記抵抗変化素子の前記第1電極を基準にして前記第2電極が負となる極性の電圧パルスを印加することによって、前記抵抗変化層の抵抗値を第1の高抵抗状態から低抵抗状態に変化させる書き込み過程と、前記不揮発性記憶素子に対し、前記抵抗変化素子の前記第1電極を基準にして前記第2電極が正となる極性の電圧パルスを印加することによって、前記抵抗変化層の抵抗値を前記低抵抗状態から前記第1の高抵抗状態に変化させる消去過程と、前記不揮発性記憶素子が製造された後、前記不揮発性記憶素子に対し、前記抵抗変化素子の前記第1電極を基準にして前記第2電極が正となる極性の電圧パルスを印加して、前記正の所定の電流制御素子ブレイクダウン電流より小さい正の所定の抵抗変化素子初期化電流を印加することによって、前記抵抗変化層の抵抗値を前記第1の高抵抗状態よりも高い初期抵抗値から、前記初期抵抗値より低い第2の高抵抗状態に低下させる初期化過程とを実行する不揮発性記憶装置。前記第2の遷移金属酸化物層と前記第2電極との界面が実質的に平坦である請求項8に記載の不揮発性記憶装置。前記駆動部が前記初期化過程を実行するときに、前記第1電極を基準にして前記第2電極が正となる電圧パルスを印加した後、前記抵抗変化素子を前記第1の高抵抗状態以上の抵抗値に維持することによって、前記不揮発性記憶素子に流れる電流を抑制する請求項8または9に記載の不揮発性記憶装置。前記第2電極は、前記第2電極を構成する材料に応じた所定の上限以下の厚さに設けられ、前記上限は、前記材料で構成された電極を持つ抵抗変化素子の電極の厚さと初期抵抗との関係から予め定められる請求項8~10のいずれか1項に記載の不揮発性記憶装置。前記第2電極は、イリジウムで構成されるか、または1nm以上10nm以下の厚さの白金で構成される請求項11に記載の不揮発性記憶装置。前記第1の遷移金属酸化物層は、TaOx但し、0.8≦x≦1.9で表される組成を有するタンタル酸化物で構成され、前記第2の遷移金属酸化物層は、TaOy但し、y≧2.1で表される組成を有するタンタル酸化物で構成される請求項8~12のいずれか1項に記載の不揮発性記憶装置。前記電流制御素子は、SiNz但し、0<z≦0.85で表される組成を有する窒化シリコンで構成される前記電流制御層が、前記電流制御層とショットキー接合を形成する電極間に挟まれて構成された双方向ダイオードである請求項8~12のいずれか1項に記載の不揮発性記憶装置。しかしながら、従来の抵抗変化素子における電気的特性特に初期抵抗の再現性や動作の信頼性耐久性は、実用的には未だ十分とは言えない。そのため、抵抗変化素子の電気的特性の再現性や動作の信頼性の更なる向上が望まれている。発明者らは、このような課題の解決を図るべく、関連発明として、抵抗変化素子の好適な構成を提案している。この提案構成に係る抵抗変化素子については、実施の形態の冒頭で後ほど詳細に説明する。しかしながら、当該関連発明に係る抵抗変化素子によれば、電気的特性の再現性や動作の信頼性を向上できるが、抵抗変化素子の初期化過程において新たな課題が生じることが分かってきた。前記提案構成による抵抗変化素子を含む多くの抵抗変化素子は、加熱工程を含む製造工程が完了した後で、抵抗変化層の抵抗状態を変化させる大きさの電圧パルスが一度も印加されていない状態である初期状態では、通常の抵抗変化動作で用いられる抵抗レンジよりも高い抵抗値以下、初期抵抗と言うを有し、そのままでは通常の抵抗変化動作を起こさない。そこで、抵抗変化素子を初期化する、つまり、その抵抗値を初期抵抗から通常の抵抗変化動作が可能となる抵抗レンジへ下げる処理が、従来から、初期化過程として行われている。初期化過程は、高抵抗の抵抗変化層の一部にフィラメント導電パスを形成し、フィラメント部が酸化又は還元することにより、抵抗変化素子が抵抗変化可能な状態にすることである。初期化過程は、通常の抵抗変化動作を起こさせるために抵抗変化素子に印加する駆動電圧または駆動電流と比べて、より大きな電圧または電流を抵抗変化素子に印加することで行われる。クロスポイント型の不揮発性記憶装置では、抵抗変化素子を初期化するための電圧がメモリセルに対して印加されると、メモリセルを構成している抵抗変化素子と双方向ダイオードの抵抗値に対応する電圧の分圧が、メモリセルを構成している抵抗変化素子と双方向ダイオードとにそれぞれ印加される。詳しくは後述するが、前記提案構成による改良が施された抵抗変化素子は、そのような改良を施さない抵抗変化素子と比べて、初期抵抗がかなり高くなる。そのため、前記提案構成による抵抗変化素子には、初期化に必要な量の電流を流すために、従来の抵抗変化素子と比べて、より大きな初期化電圧を印加する必要がある。このことは、前記提案構成による抵抗変化素子では、印加される初期化電圧の分圧が双方向ダイオードの定格を超えてしまい、双方向ダイオードが破壊されるリスクが高まることを意味している。本発明はかかる課題を解決するためになされたもので、抵抗変化素子の電気的特性の再現性や動作の信頼性を向上させると同時に、そのような抵抗変化素子が双方向ダイオードなどの電流制御素子とともに不揮発性記憶素子メモリセルを構成している場合に、抵抗変化素子を初期化する際に電流制御素子が破壊されるリスクを低減する技術を提供することを目的とする。上記の課題を解決するために、本発明の駆動方法の1つの態様は、不揮発性の抵抗変化素子と、前記抵抗変化素子と直列に接続され、印加電圧に対して双方向の整流特性を有する電流制御素子とから構成される不揮発性記憶素子の駆動方法において、前記抵抗変化素子は、第1電極と、第2電極と、前記第1電極と前記第2電極との間に介在して、前記第1電極と前記第2電極とに接するように設けられ、前記第1電極と前記第2電極との間に極性が異なる電気的信号が印加されるに応じて高抵抗状態と低抵抗状態とを可逆的に変化し、かつ前記電気的信号の印加が停止した後も、前記高抵抗状態あるいは低抵抗状態を不揮発的に保持可能な抵抗変化層と、を備え、前記抵抗変化層は、酸素不足型の遷移金属酸化物で構成され、前記第1電極と接している第1の遷移金属酸化物層と、前記酸素不足型の遷移金属酸化物よりも酸素不足度が小さい遷移金属酸化物で構成され、前記第2電極と接している第2の遷移金属酸化物層と、が積層されて構成され、前記電流制御素子は、第3電極と、第4電極と、前記第3電極と前記第4電極との間に介在して、前記第3電極と前記第4電極とに接するように設けられた電流制御層とを備え、前記電流制御素子の前記第3電極と前記第4電極との間に極性が異なる電気的信号が印加されるに応じて、前記電気的信号の電圧振幅の絶対値が所定の閾値より小さい時、前記電流制御素子はオフ状態となり、前記電気的信号の電圧振幅の絶対値が所定の閾値以上の時、前記電流制御素子はオン状態となり、前記第3電極と前記第4電極との間に、正の所定の電流制御素子ブレイクダウン電流以上の電流が流れるとき、前記電流制御素子は破壊する特性を有し、前記駆動方法は、前記不揮発性記憶素子に対し、前記抵抗変化素子の前記第1電極を基準にして前記第2電極が負となる極性の電圧パルスを印加することによって、前記抵抗変化層の抵抗値を第1の高抵抗状態から低抵抗状態に変化させる書き込み過程と、前記不揮発性記憶素子に対し、前記抵抗変化素子の前記第1電極を基準にして前記第2電極が正となる極性の電圧パルスを印加することによって、前記抵抗変化層の抵抗値を前記低抵抗状態から前記第1の高抵抗状態に変化させる消去過程と、前記不揮発性記憶素子が製造された後、前記不揮発性記憶素子に対し、前記抵抗変化素子の前記第1電極を基準にして前記第2電極が正となる極性の電圧パルスを印加して正の所定の抵抗変化素子初期化電流を印加することによって、前記抵抗変化素子の抵抗値を前記第1の高抵抗状態よりも高い初期抵抗値から、前記初期抵抗値より低い第2の高抵抗状態に低下させる初期化過程と、を含み、前記正の所定の抵抗変化素子初期化電流は前記正の所定の電流制御素子ブレイクダウン電流より小さい。このような方法によれば、前記初期化過程を、前記消去過程で用いる電圧パルスの極性と同じ極性の電圧パルスで行うので、前記抵抗変化素子の抵抗値の低下は、前記初期抵抗値から始まり、前記第1の高抵抗状態で止まる。これにより、前記初期化過程を、前記書き込み過程で用いる電圧パルスの極性と同じ極性の電圧パルスで行う場合に生じる、前記抵抗変化素子の抵抗値が前記低抵抗状態まで一気に低下して前記電流制御素子に前記正の所定の電流制御素子ブレイクダウン電流以上の抵抗変化素子初期化電流が流れ、前記電流制御素子が破壊する可能性を、排除することができる。また、前記初期化過程において、前記第1電極を基準にして前記第2電極が正となる電圧パルスを印加した後、前記抵抗変化素子を前記第1の高抵抗状態以上の抵抗値を有する前記第2の高抵抗状態に維持することによって、前記不揮発性記憶素子に流れる電流を抑制してもよい。このような方法によれば、前記第1の高抵抗状態以上の抵抗値に維持された前記抵抗変化素子で前記不揮発性記憶素子に流れる電流を制御しながら、前記抵抗変化素子の抵抗値を前記初期抵抗値から前記第2の高抵抗状態に低下させるので、前記書き込み過程で用いる電圧パルスの極性と同じ極性の電圧パルスを用いて初期化過程を実行する場合と比べて、電圧パルスの前記電流制御素子への分圧および前記電流制御素子に流れる電流を小さく抑えることができる。その結果、前記電流制御素子が破壊するリスクを低減できる。本発明の方法が適用される前記不揮発性記憶素子では、前記第2の遷移金属酸化物層と前記第2電極との界面が実質的に平坦であってもよい。そのような不揮発性記憶素子の前記第2電極には、電気的特性の再現性および動作の信頼性に有害な突起または突起様の凹凸がないので、前記不揮発性記憶素子の電気的特性の再現性および動作の信頼性が向上する。その反面、前記抵抗変化素子の初期抵抗が高くなるため、初期化過程に絶対値が大きな電圧パルスを用いる必要が生じるが、前記初期化過程を、前記消去過程で用いる電圧パルスの極性と同じ極性の電圧パルスで行うことで、前記初期化過程における前記抵抗変化素子の抵抗値の低下を制御して過度の低下を防ぎ、前記電流制御素子が破壊するリスクを低減することができる。また、前記第2電極は、前記第2電極を構成する材料に応じた所定の上限以下の厚さに設けられ、前記上限は、前記材料で構成された電極を持つ抵抗変化素子の電極の厚さと初期抵抗との関係から予め定められていてもよい。このような方法が適用される前記不揮発性記憶素子の前記第2電極は、前記第2電極と同じ材料で構成された電極を持つ抵抗変化素子の電極の厚さと初期抵抗との関係から、厚さが小さくかつ初期抵抗が高値を示す厚さの範囲の上限を特定し、特定された上限以下の厚さに形成されることが望ましい。具体的には、前記第2電極は、イリジウムで構成されるか、または1nm以上10nm以下の厚さの白金で構成されてもよい。そのような構成によれば、前記第2電極には、電気的特性の再現性および動作の信頼性に有害な突起または突起様の凹凸がないので、前記不揮発性記憶素子の電気的特性の再現性および動作の信頼性が向上する。その反面、前記不揮発性記憶素子の初期抵抗が高くなるため、初期化過程に絶対値が大きな電圧パルスを用いる必要が生じるが、前記初期化過程を、前記消去過程で用いる電圧パルスの極性と同じ極性の電圧パルスで行うことで、前記初期化過程における前記抵抗変化素子の抵抗値の低下を制御して過度の低下を防ぎ、前記電流制御素子が破壊するリスクを低減することができる。また、前記第1の遷移金属酸化物層は、TaOx但し、0.8≦x≦1.9で表される組成を有するタンタル酸化物で構成され、前記第2の遷移金属酸化物層は、TaOy但し、y≧2.1で表される組成を有するタンタル酸化物で構成されてもよい。このような構成によれば、前記抵抗変化素子は、良好な抵抗変化動作を示す。また、前記電流制御素子は、SiNz但し、0<z≦0.85で表される組成を有する窒化シリコンで構成される前記電流制御層が、前記電流制御層とショットキー接合を形成する電極間に挟まれて構成された双方向ダイオードであってもよい。このような構成によれば、前記電流制限素子は、良好な双方向の整流特性を示す。上記の課題を解決するために、本発明の不揮発性記憶装置の1つの態様は、不揮発性の抵抗変化素子と、前記抵抗変化素子と直列に接続され、印加電圧に対して双方向の整流特性を有する電流制御素子とから構成される不揮発性記憶素子と、駆動部と、を備え、前記抵抗変化素子は、第1電極と、第2電極と、前記第1電極と前記第2電極との間に介在して、前記第1電極と前記第2電極とに接するように設けられ、前記第1電極と前記第2電極との間に極性が異なる電気的信号が印加されるに応じて高抵抗状態と低抵抗状態とを可逆的に変化し、かつ前記電気的信号の印加が停止した後も、前記高抵抗状態あるいは低抵抗状態を不揮発的に保持可能な抵抗変化層と、を備え、前記抵抗変化層は、酸素不足型の遷移金属酸化物で構成され、前記第1電極と接している第1の遷移金属酸化物層と、前記酸素不足型の遷移金属酸化物と比べて酸素不足度がより小さい遷移金属酸化物で構成され、前記第2電極と接している第2の遷移金属酸化物層と、が積層されて構成され、前記電流制御素子は、第3電極と、第4電極と、前記第3電極と前記第4電極との間に介在して、前記第3電極と前記第4電極とに接するように設けられた電流制御層とを備え、前記電流制御素子の前記第3電極と前記第4電極との間に極性が異なる電気的信号が印加されるに応じて、前記電気的信号の電圧振幅の絶対値が所定の閾値より小さい時、前記電流制御素子はオフ状態となり、前記電気的信号の電圧振幅の絶対値が所定の閾値以上の時、前記電流制御素子はオン状態となり、前記第3電極と前記第4電極との間に、正の所定の電流制御素子ブレイクダウン電流以上の電流が流れるとき、前記電流制御素子は破壊する特性を有し、前記駆動部は、前記不揮発性記憶素子に対し、前記抵抗変化素子の前記第1電極を基準にして前記第2電極が負となる極性の電圧パルスを印加することによって、前記抵抗変化層の抵抗値を第1の高抵抗状態から低抵抗状態に変化させる書き込み過程と、前記不揮発性記憶素子に対し、前記抵抗変化素子の前記第1電極を基準にして前記第2電極が正となる極性の電圧パルスを印加することによって、前記抵抗変化層の抵抗値を前記低抵抗状態から前記第1の高抵抗状態に変化させる消去過程と、前記不揮発性記憶素子が製造された後、前記不揮発性記憶素子に対し、前記抵抗変化素子の前記第1電極を基準にして前記第2電極に正の電圧パルスを印加して、前記正の所定の電流制御素子ブレイクダウン電流より小さい正の所定の抵抗変化素子初期化電流を印加することによって、前記抵抗変化層の抵抗値を前記第1の高抵抗状態よりも高い初期抵抗値から、前記初期抵抗値より低い第2の高抵抗状態に低下させる初期化過程と、を実行する。この構成によれば、前記駆動部は、前記初期化過程を、前記消去過程で用いる電圧パルスの極性と同じ極性の電圧パルスで行うので、前記抵抗変化素子の抵抗値の低下は、前記初期抵抗値から始まり、前記第1の高抵抗状態で止まる。これにより、前記初期化過程を、前記書き込み過程で用いる電圧パルスの極性と同じ極性の電圧パルスで行う場合に生じる、前記抵抗変化素子の抵抗値が前記低抵抗状態まで一気に低下して前記電流制御素子に前記正の所定の電流制御素子ブレイクダウン電流以上の抵抗変化素子初期化電流が流れ、前記電流制御素子が破壊する可能性を、排除することができる。また、前記駆動部が前記初期化過程を実行するときに、前記第1電極を基準にして前記第2電極が正となる電圧パルスを印加した後、前記抵抗変化素子を前記第1の高抵抗状態以上の抵抗値に維持することによって、前記不揮発性記憶素子に流れる電流を抑制してもよい。この構成によれば、前記駆動部が前記初期化過程を実行するときに、前記第1の高抵抗状態以上の抵抗値に維持された前記抵抗変化素子で前記不揮発性記憶素子に流れる電流を制御しながら、前記駆動部は前記抵抗変化素子の抵抗値を前記初期抵抗から前記第2の高抵抗状態に低下させるので、前記書き込み過程で用いる電圧パルスの極性と同じ極性の電圧パルスを用いて初期化過程を実行する場合と比べて、電圧パルスの前記電流制御素子への分圧および前記電流制御素子に流れる電流を小さく抑えることができる。その結果、前記電流制御素子が破壊するリスクを低減できる。また、前記第2の遷移金属酸化物層と前記第2電極との界面が実質的に平坦であってもよい。そのような不揮発性記憶素子の前記第2電極には、電気的特性の再現性および動作の信頼性に有害な突起または突起様の凹凸がないので、前記不揮発性記憶素子の電気的特性の再現性および動作の信頼性が向上する。その反面、前記抵抗変化素子の初期抵抗が高くなるため、初期化過程に絶対値が大きな電圧パルスを用いる必要が生じるが、前記初期化過程を、前記消去過程で用いる電圧パルスの極性と同じ極性の電圧パルスで行うことで、前記初期化過程における前記抵抗変化素子の抵抗値の低下を制御して過度の低下を防ぎ、前記電流制御素子が破壊するリスクを低減することができる。また、前記第2電極は、前記第2電極を構成する材料に応じた所定の上限以下の厚さに設けられ、前記上限は、前記材料で構成された電極を持つ抵抗変化素子の電極の厚さと初期抵抗値との関係から予め定められていてもよい。この構成において、前記不揮発性記憶素子の前記第2電極は、前記第2電極と同じ材料で構成された電極を持つ抵抗変化素子の電極の厚さと初期抵抗との関係において、厚さが小さくかつ初期抵抗が高値を示す厚さの範囲の上限以下の厚さに形成されることが望ましい。具体的に、前記第2電極は、イリジウムで構成されるか、または1nm以上10nm以下の厚さの白金で構成されることが望ましい。そのような構成によれば、前記第2電極には、電気的特性の再現性および動作の信頼性に有害な突起または突起様の凹凸がないので、前記不揮発性記憶素子の電気的特性の再現性および動作の信頼性が向上する。その反面、前記不揮発性記憶素子の初期抵抗が高くなるため、初期化過程に絶対値が大きな電圧パルスを用いる必要が生じるが、前記初期化過程を、前記消去過程で用いる電圧パルスの極性と同じ極性の電圧パルスで行うことで、前記初期化過程における前記抵抗変化素子の抵抗値の低下を制御して過度の低下を防ぎ、前記電流制御素子が破壊するリスクを低減することができる。また、前記第1の遷移金属酸化物層は、TaOx但し、0.8≦x≦1.9で表される組成を有するタンタル酸化物で構成され、前記第2の遷移金属酸化物層は、TaOy但し、y≧2.1で表される組成を有するタンタル酸化物で構成されてもよい。このような構成によれば、前記抵抗変化素子は、良好な抵抗変化動作を示す。また、前記電流制御素子は、SiNz但し、0<z≦0.85で表される組成を有する窒化シリコンで構成される前記電流制御層が、前記電流制御層とショットキー接合を形成する電極間に挟まれて構成された双方向ダイオードであってもよい。このような構成によれば、前記電流制限素子は、良好な双方向の整流特性を示す。本発明に係る駆動方法は、極性が異なる電気的信号が印加されるに応じて高抵抗状態と低抵抗状態とを可逆的に変化可能な抵抗変化素子と、双方向性の整流特性と正の所定の電流制御素子ブレイクダウン電流以上の電流が流れるときに破壊する特性とを有する電流制限素子とを直列に接続してなる不揮発性記憶素子の駆動方法において、初期化過程を、通常の抵抗変化動作で抵抗変化素子を高抵抗化させる消去過程で用いる電圧パルスの極性と同じ極性の電圧パルスを印加して、前記正の所定の電流制御素子ブレイクダウン電流より小さい正の所定の抵抗変化素子初期化電流を印加することによって行うことにより特徴付けられる。ここで、初期化過程とは、前述したように、前記不揮発性記憶素子が製造された後、前記抵抗変化素子の抵抗を、初期状態における高い抵抗から通常の抵抗変化動作で用いられる抵抗レンジに低下させる処理であり、消去過程とは、前記抵抗変化素子の抵抗を通常の抵抗変化動作における高抵抗状態にする処理である。初期化過程では、通常の抵抗変化動作を起こさせるよりも大きな電圧または電流を不揮発性記憶素子に印加することから、前記電流制御素子が破壊するリスクを伴う。前記駆動方法では、前記初期化過程を、前記消去過程で用いる電圧パルスの極性と同じ極性の電圧パルスで行うので、前記抵抗変化素子の抵抗の低下は、前記初期状態における高い抵抗から始まり、通常の抵抗変化動作における高抵抗状態で止まる。これにより、前記初期化過程を逆極性の電圧パルスで行った場合に生じる、前記抵抗変化素子の抵抗が通常の抵抗変化動作における低抵抗状態まで一気に低下する可能性を、排除することができる。すなわち、前記駆動方法によれば、前記初期化過程における前記抵抗変化素子の抵抗の低下を制御して過度の低下を防ぎ、前記電流制御素子が破壊するリスクを低減することができる。また、本発明に係る駆動方法が適用される前記不揮発性記憶素子では、前記第2電極と前記抵抗変化層との界面が実質的に平坦であってもよい。そのような不揮発性記憶素子における抵抗変化素子は、電気的特性の再現性および動作の信頼性に優れる反面、初期状態での抵抗が非常に高い。そのため、そのような不揮発性記憶素子に対する初期化過程ではとりわけ大きな電圧を不揮発性記憶素子に印加する必要があることから、電流制御素子が破壊するリスクが増大する。そこで、本発明の駆動方法により、前記抵抗変化素子を高抵抗状態に変化させるための電圧パルスの極性と同じ極性の電圧パルスを初期化過程で前記抵抗変化素子に印加する。これにより、前記初期化過程において、前記高抵抗状態以上の抵抗値に維持された前記抵抗変化素子で前記不揮発性記憶素子に流れる電流を制御しながら、前記抵抗変化素子の抵抗値を前記初期抵抗から低下させるので、逆極性の電圧パルスを用いて初期化過程を実行する場合と比べて、電圧パルスの前記電流制御素子への分圧および前記電流制御素子に流れる電流を小さく抑えることができる。その結果、前記第2電極と前記抵抗変化層との界面が実質的に平坦である不揮発性記憶素子の長所である優れた電気的特性の再現性および動作の信頼性を享受できると同時に、その短所である非常に高い初期抵抗のために初期化過程にて高い電圧を印加せざるを得ない状況において前記電流制御素子が破壊するリスクを低減するという、相乗的な効果を得ることができる。本発明の実施の形態における不揮発性記憶素子の駆動方法および不揮発性記憶装置について説明する。まず、本発明の駆動方法が適用される不揮発性記憶素子について説明し、その後、本発明の実施の形態に係る駆動方法、および不揮発性記憶装置について、説明する。<1.本発明の基礎データ>本発明に関する基礎的なデータとして、本発明の不揮発性記憶素子に用いられる抵抗変化素子の構成と効果について説明する。この抵抗変化素子は、酸素不足型の遷移金属酸化物を含む抵抗変化層を2つの電極で挟んで構成され、前記2つの電極のうち少なくとも一方は、Pt白金等の薄膜である。前記抵抗変化層は、酸素不足度が得なる2種類の遷移金属酸化物層で構成されてもよい。発明者らは、このように構成される抵抗変化素子によって、電気的特性の再現性や動作の信頼性が向上できることを確認し、関連発明として特許出願した。当該関連発明の構成と効果は、国際公開第2010/064410号において詳細に述べられている。以下では、説明のために、前記関連発明に係る前記国際公開の要部を引用する。なお、原文中の用語は整合のため適宜変更されている。また、発明者らは、上記の関連発明の出願の後、追加的な実験から、電極をPtの薄膜の代わりにIrイリジウムで構成した抵抗変化素子によっても、同様に電気的特性の再現性や動作の信頼性が向上できることを確認した。下記では、この実験の結果についても説明する。<1.1抵抗変化素子の特性向上を阻害する要因>発明者らは、抵抗変化素子の電気的特性の再現性や動作の信頼性について検討するため、種々の条件で抵抗変化素子を作製し、その特性を検証した。図1aおよび図1bは、抵抗変化層に酸素不足型のタンタル酸化物を用いた抵抗変化素子の断面を示すTEM透過型電子顕微鏡写真であって、図1aはプロセス中の最高温度を400°Cとした場合、図1bはプロセス中の最高温度を100°Cとした場合を示す。ここで、酸素不足型の遷移金属酸化物とは、化学量論的組成を有する遷移金属酸化物と比較して、総原子数に占める酸素原子数の割合である原子比以下では簡単に、酸素含有率と言うが少ない遷移金属酸化物をいう。例えばタンタル酸化物の例で言えば、化学量論的な組成を有するタンタル酸化物Ta2O5は、酸素原子をタンタル原子の2.5倍の数含んでいる。酸素含有率が、Ta2O5と表されるタンタル酸化物と比べて少ないタンタル酸化物、すなわちTaOxと表わした場合に0<x<2.5を満足する非化学量論的な組成を有するタンタル酸化物を、酸素不足型のタンタル酸化物と呼ぶ。図1aに示した素子は、厚さが約50nmであるPtで構成される下部電極703aの上に、厚さが約23nmである酸素不足型の第1のタンタル酸化物層704aと、厚さが約8nmである第2のタンタル酸化物層705aと、厚さが約80nmであるPtで構成される上部電極709aとをこの順に積層させることで得られた。第2のタンタル酸化物層705aの酸素含有率は、第1のタンタル酸化物層704aの酸素含有率よりも高くした。図1aの素子は、半導体デバイスの製造にかかるプロセス技術を使用して作製された。プロセス中の加熱工程の最高温度は約400°Cとした。400°Cとは、例えば銅やアルミニウムで構成される電極配線の形成に必要な熱処理であるシンタリング工程の温度である。なお、各層の厚さは、TEM写真に基づいて計測した。図1aを詳細に検討すれば明らかなように、400°Cの加熱を行った場合には、下部電極703aから写真上方向の第1のタンタル酸化物層704aに向かって、また上部電極709aから写真下方向の第2のタンタル酸化物層705aに向かって、Ptで構成される小さな突起写真中に丸で囲った部分が形成されていた。突起のほとんどは、上部電極709aおよび下部電極703aのPtの結晶粒界付近から伸びていた。特に注目されるのは、上部電極709aから延びた突起が、第2のタンタル酸化物層705aの厚さの半分程度に達していることである。一方で図1bに示した素子の製造方法は、図1aの素子と同様であるが、プロセス中の加熱工程の最高温度を100°C程度に抑えた。図1bに示すように、下部電極703bから第1のタンタル酸化物層704bに向かうPtの突起や、上部電極709bから第2のタンタル酸化物層705bに向かうPtの突起は、全く発生していなかった。それぞれの素子について初期抵抗加熱工程を含む試料作製工程が完了した直後における、上部電極709aと下部電極703aとの間、および上部電極709bと下部電極703bとの間の各抵抗値を測定したところ、図1aに示した試料Pt突起ありでは約102Ω程度であり、図1bに示した試料Pt突起なしでは108Ω程度であった。すなわち突起が発生している場合には、初期抵抗が6桁も低くなっていた。後述するように、第2のタンタル酸化物層705a、705bは抵抗変化素子の初期抵抗を調整するために設けられ、抵抗変化素子を安定して抵抗変化動作させるために極めて重要な役割を果たす。図1aのような突起が電極に存在すれば、設計通りの初期抵抗が得られなくなる。すなわち突起部分では、第2のタンタル酸化物層705aの厚さが実質的に薄くなり、電極に突起のない場合に比べ全体の抵抗値が低くなる。電極に突起が発生したとしても、その再現性が高ければ、突起の寄与も考慮して抵抗値を設計できる。しかしながら、突起の発生密度やその大きさ等を現実に高い再現性をもって制御することは困難である。そのため突起の発生は、抵抗変化素子の電気的特性の再現性を低下させる原因になる。さらに、図1aのような状態で上部電極709aと下部電極703aとの間に電圧を印加すると、電界ないし電流は突起部に集中する。このような状態で、繰り返し電圧を印加すれば、突起部周辺で第1のタンタル酸化物層704a、第2のタンタル酸化物層705aが破壊され、上部電極709aと下部電極703aとがショートして、抵抗変化が起こらなくなる可能性もある。すなわち突起は、抵抗変化素子の信頼性耐久性を低下させる要因にもなり得る。以上の事から、電極から酸素不足型のタンタル酸化物層に向かった突起の発生を制御することができれば、素子の電気的特性の再現性や動作の信頼性を向上できると期待される。突起形成のメカニズムについては以下のように考えられる。すなわち、試料形成プロセスの加熱工程におけるPt層の変化が1つの要因であると考えられる。Pt層が高温になったときにPt原子がマイグレーションを起こせば、突起が発生しうる。突起がPt層の粒界から成長しているのは、マイグレーションがPt層の粒界に沿って生じやすいためと考えられる。さらに本件発明者らは、抵抗変化層に含まれる遷移金属としてTaタンタルの代わりにHfハフニウムを用いた場合でも同様な問題が生じるか否かを検証した。図2a、図2bは、抵抗変化層に酸素不足型のハフニウム酸化物を用いた抵抗変化素子の断面を示すTEM写真であって、図2aはプロセス中の最高温度を400°Cとした場合、図2bはプロセス中の最高温度を100°Cとした場合を示す。図2aに示した素子は、厚さが約150nmであるWタングステンで構成される下部電極703cの上に、厚さが約30nmである酸素不足型のハフニウム酸化物層706cと、厚さが約75nmであるPtで構成される上部電極709cとをこの順に積層させることで得られた。図2aの素子も、半導体デバイスの製造にかかるプロセス技術を使用して作製された。プロセス中の加熱工程の最高温度は約400°Cとした。図2aを詳細に検討すれば明らかなように、400°Cの加熱を行った場合には、上部電極709cから写真下方向の酸素不足型のハフニウム酸化物層706cに向かって、Ptで構成される幅広の突起写真中に丸で囲った部分が形成されていた。一方で図2bに示した素子は、厚さが約150nmであるWで構成される下部電極703dの上に、厚さが約30nmである酸素不足型のハフニウム酸化物層706dと、厚さが約75nmであるPtで構成される上部電極709dとをこの順に積層させることで得られた。図2bの素子では、プロセス中の加熱工程の最高温度を100°C程度に抑えた。図2bに示すように、プロセス中の最高温度を100°C程度とした素子では、上部電極709dにはPtで構成される突起は発生していなかった。以上の結果から、電極として厚さが大きいPt層と遷移金属酸化物層とを構成要素として有する抵抗変化素子では、該遷移金属の種類に関係なく、高温に曝されることによりPtの突起が形成されやすいと考えられる。また、上記の例ではPt単体で構成される電極について述べたが、Ptを主成分とする材料Ptの性質が強く残っているような合金材料でも、同様の突起が形成されると推察された。つまり抵抗変化素子の電極材料として白金を使用した場合、電気的特性特に初期抵抗の再現性や動作の信頼性耐久性の向上が課題になると考えられる。ここで、素子形成時に加熱の工程を省略すれば、突起の形成が制御できると期待される。しかしながら、一般の半導体プロセスにおいて、数百度程度の加熱工程は必要不可欠であり、素子製造プロセス中の加熱温度の上限を100°C程度とすることは現実的でない。<1.2電極にPt薄膜を用いた抵抗変化素子>かかる知見に基づきさらに検討を加えた結果、発明者らは、Ptを含む電極の厚さを薄くすることで突起の発生を制御できることを見い出した。このことを検証した実験の結果について説明を続ける。図3a、図3b、図3cは本実験で作製した抵抗変化素子の断面のTEM写真であり、図3aは素子Aの断面、図3bは素子Bの断面、図3cは素子Cの断面を示す。素子A、素子B、素子Cは、それぞれ、基板上に、TaN窒化タンタルで構成される下部電極103a、103b、103c、第1のタンタル酸化物層104a、104b、104c、第2のタンタル酸化物層105a、105b、105c、Ptで構成される上部電極107a、107b、107c、およびTiAlN窒化チタンアルミニウムで構成される導電体層108a、108b、108cをこの順に積層してなる。上部電極107a、107b、107cの厚さが素子Aで8nm、素子Bで13nm、素子Cで23nmと各異なる点を除けば、いずれの素子も、同じ製造プロセスで作製され、同じ構造を有している。このような抵抗変化素子の製造プロセスを、素子Aで代表して説明する。まず、単結晶シリコンで構成される基板を熱酸化法で処理することにより、基板上にシリコン酸化物層厚さ200nmを形成する不図示。シリコン酸化物層の上に、TaNで構成される下部電極103a厚さ40nmをスパッタリング法により形成する。得られた下部電極103aの上に、酸素不足型のタンタル酸化物層厚さ30nmをスパッタリング法により形成する。スパッタリング法としては、Taターゲットをアルゴンガスと酸素ガスの混合ガス雰囲気中でスパッタリングする方法を採用できる。より詳細には、スパッタリングを開始する前のスパッタリング装置内の真空度背圧は7×10-4Pa程度、スパッタ時のパワーは250W、アルゴンガスと酸素ガスとをあわせた全ガス圧力は3.3Pa、酸素ガスの分圧比は3.8、基板の設定温度は30°C、成膜時間は7分とすることができる。得られた酸素不足型のタンタル酸化物層の表面を、プラズマ酸化装置を用いて酸化することにより、均質な酸素不足型のタンタル酸化物層から、第1のタンタル酸化物層104a厚さ約23nmと第2のタンタル酸化物層105a厚さ約8nmとを形成する。このようにして形成される第1のタンタル酸化物層104aの組成は、例えばTaO1.38酸素含有率にして約58atmである。また、第2のタンタル酸化物層105aの組成は、例えばTaO2.47酸素含有率にして約71atmである。これらの層の厚さおよび組成を特定する方法については原文に詳しいため、ここでは説明を省略する。酸化処理が終ると、第2のタンタル酸化物層105aの上に、上部電極107aとしてのPt層をスパッタリング法によって形成する。Pt層の厚さの範囲は、例えば1nm以上10nm以下とすることができる。Pt層の好適な膜厚範囲については後述する。上部電極107aの形成が終わると、その上にTiAlNで構成される導電体層108a厚さ80nmをスパッタリング法によって形成する。以上により、素子Aが作製される。素子B、素子Cも同様の製造プロセスにより作製される。なお、いずれの素子も、シンタリング工程で、400°Cで10分間の加熱が施されている。図3a、図3b、図3cを詳細に検討すれば分かるように、素子Aでは上部電極107aPt層、厚さ8nmから突起が全く発生していない。素子Bでは上部電極107bPt層、厚さ13nmに2nm程度の凹凸が生じており、突起が発生しつつあることが分かる。素子Cでは上部電極107cPt層、厚さ23nmから第2のタンタル酸化物層105cの中央付近まで達する突起が認められる。ただし、図1aの上部電極709aPt層、厚さ80nmの例と比較すれば、突起の形状は不明瞭である。以上の結果から、Pt層を電極に用いる場合、Pt層の厚さを薄くすることで、突起の発生が大幅に抑制されることが分かる。また、Pt層の厚さが厚くなるにつれて、突起の発生を抑制する効果は弱まることが分かる。さらに、上部電極Pt層の厚さと、抵抗変化素子の初期抵抗との関係を調べる実験を行った。本実験では、断面観察に用いた素子A、素子B、素子Cに加えて、上部電極Pt層の厚さが、もっと小さい素子O5nm、およびもっと大きい素子X80nmを作製した。図4は、素子O、素子A、素子B、素子C、素子Xの初期抵抗をPt層の厚さに対してプロットしたグラフである。初期抵抗の測定は、下部電極と上部電極との間に50mVという微弱な電圧を印加し、流れる電流を測定することにより行った。図4に示すとおり、素子OPt層、厚さ5nmおよび素子APt層、厚さ8nmの初期抵抗は非常に高く、108Ω程度となっており、上述の図1bに示した素子プロセス中の加熱工程を100°C程度に抑えて作製した素子とほぼ同等の抵抗値であった。しかしながら初期抵抗は、素子BPt層、厚さ13nmでは106Ωに低下し、素子CPt層、厚さ23nmでは800Ω程度に低下した。初期抵抗は、素子XPt層、厚さ80nmではさらに低下して300Ω程度となり、素子Cの初期抵抗の半分程度だった。上部電極としてのPt層の厚さの増加に伴う抵抗値の低下は、Pt層における突起ないし凹凸の形成と強い相関があると考えられる。すなわち、Pt層の厚さが厚くなると、Ptの突起凹凸が第2のタンタル酸化物層の内部に向かって成長し、第2のタンタル酸化物層の厚さが実効的に薄くなる部分が発生する。第2のタンタル酸化物層は第1のタンタル酸化物層よりも高抵抗である。このため、第2のタンタル酸化物層の中にPtの突起が入り込めば、抵抗変化素子の初期抵抗は大きく低下することになる。逆に、抵抗変化素子の初期抵抗が高いということは、それだけPtの突起発生が抑制されていることを示す。図4から、Pt層の厚さが10nm以下図4で丸で囲った範囲では、初期抵抗は108Ω程度の高値に保たれており、Pt層の厚さが10nmを超えると初期抵抗の低下が始まる。この結果から、厚さが10nm以下のPt層には、初期抵抗に影響するようなPtの突起が形成されていないと考えられる。言い換えれば、厚さが10nm以下のPt層と抵抗変化層との界面が実質的に平坦である。このような薄いPt層中では、結晶粒は、突起の形成に結びつく程度の粒界ができる程度には成長できないものと思われる。したがって、Pt層の突起及び突起様の凹凸の発生を抑制し、Pt層を実質的に平坦にするには、Pt層の厚さを10nm以下にするのが好ましい。また、詳細は省略するが、別の実験から、Ptが連続膜となるために必要な最小の厚さが1nmであることを示す結果が得られている。したがって、電極として好適なPt層の厚さは1nm以上10nm以下であると考えられる。<1.3電極にIrを用いた抵抗変化素子>発明者らは、さらに検討を重ねた結果、Irを含む電極を用いることでも突起の発生が抑制できることを見出した。このことを検証した実験について説明を続ける。本実験では、上部電極として薄いPt層の代わりにIr層を用い、Ir層の厚さが各異なる3種類の抵抗変化素子、素子DIr層、厚さ30nm、素子EIr層、厚さ50nm、素子FIr層、厚さ70nmを作製した。図5は本実験で作製した抵抗変化素子の断面を示すTEM写真であり、素子Eの断面を代表して示す。素子Eは、図示しない基板上に、TaNで構成される下部電極303、第1のタンタル酸化物層304、第2のタンタル酸化物層305、Irで構成される上部電極309をこの順に積層してなる。下部電極303、第1のタンタル酸化物層304、第2のタンタル酸化物層305の各厚さおよび組成は、前述した素子Aのものと同一である。素子D、素子Fは、上部電極309の厚さが、素子Eのものと異なる点を除けば、いずれも素子Eと同じ構造を有している。なお、素子D、素子E、素子Fでは、導電体層は省略される。図5を詳細に検討すれば分かるように、素子Eでは上部電極309Ir層、厚さ50nmから突起が全く発生していない。また、同様の断面観察を行った結果、素子DIr層、厚さ30nm、素子FIr層、厚さ70nmでも、上部電極からの突起は全く発生していなかった。したがって、Ir層を電極に用いる場合、Ir層の厚さが70nm以下であれば、突起の発生が抑制されることが分かる。図6は、素子D、素子E、素子Fの初期抵抗をIr層の厚さに対してプロットしたグラフである。図6に示すとおり、素子D、素子E、素子Fのいずれの初期抵抗も非常に高く、108Ωに近い抵抗値となっており、上述の図1bに示した素子プロセス中の加熱工程を100°C程度に抑えて作製した素子とほぼ同等の抵抗値であった。この結果は、素子D、素子E、素子Fのいずれにも断面観察により突起が認められなかったことと合致する。したがって、抵抗変化素子の電極としてIr層を用いることで、電極と抵抗変化層との界面を実質的に平坦にすることができる。<1.4基礎データのまとめ>上述した基礎データを総括して、本明細書では、抵抗変化素子に含まれる電極の厚さが、その電極を構成する材料と同じ材料で構成された電極を持つ抵抗変化素子の電極の厚さと初期抵抗との関係から予め定められた上限以下である場合に、その電極と抵抗変化層との界面が実質的に平坦であると定義する。そして、そのような上限は、抵抗変化素子の電極の厚さと初期抵抗との関係から、厚さが小さくかつ初期抵抗が高値に維持される厚さの範囲例えば、図4および図6で丸で囲った範囲の上限であることが好ましい。この上限は、言い換えれば、電極を厚くしていったときに、初期抵抗が低下し始める電極の厚さである。この上限の具体例は、電極にPtを用いた場合は10nmであり図4、電極にIrを用いた場合は70nm以下の厚さでは見出せなかった図6。なお、電極として70nmよりも厚いIr層を形成することは実用的には考えにくい。したがって、電極にIrを用いる場合、電極と抵抗変化層との界面が平坦であるための、電極の厚さの上限は特に規定されない。以上の総括から、抵抗変化素子の電極は、Ir、または厚さが10nm以下のPtで構成することが望ましい。そのような電極には、初期抵抗の低下に影響するような突起は形成されず、電極と抵抗変化層との界面が実質的に平坦になり、その結果、抵抗変化素子の電気的特性の再現性や動作の信頼性を向上させることができる。<1.5上記構成の抵抗変化素子における課題>しかしながら、電極と抵抗変化層との界面が実質的に平坦な抵抗変化素子では、電極に初期抵抗を低下させる要因となる突起がないことからその初期抵抗は非常に高く、上述の実験では108Ω程度の高い抵抗値が測定された。最初に述べたように、初期抵抗が高い抵抗変化素子では、抵抗変化素子を初期化するつまり、抵抗変化可能な状態にするために大きな初期化電圧を印加する必要がある。そのため、抵抗変化素子と電流制御素子例えば、双方向ダイオードとを直列に接続してなる不揮発性記憶素子例えば、クロスポイント型の不揮発性記憶装置におけるメモリセルに含まれる抵抗変化素子を初期化する場合、不揮発性記憶素子に印加される初期化電圧の分圧が電流制御素子の定格電圧を超えることによって電流制御素子が破壊されるリスクが高まる。発明者らは、このようなリスクを低減するための方策について検討を重ねた結果、不揮発性記憶素子の好適な駆動方法、およびそのような駆動方法を実行する不揮発性記憶装置を見出した。以下では、本発明に係る不揮発性記憶素子の駆動方法、および不揮発性記憶装置について説明する。<2.第1の実施の形態>本発明の第1の実施の形態に係る不揮発性記憶素子の駆動方法について、図面を参照して詳細に説明する。この駆動方法は、電極と抵抗変化層との界面が実質的に平坦であって電極に突起がない抵抗変化素子と、電流制御素子とを直列に接続してなる不揮発性記憶素子の駆動方法であって、通常の動作において前記抵抗変化素子を低抵抗状態から第1の高抵抗状態に変化させるために前記不揮発性記憶素子に印加される電圧パルスの極性と同じ極性の電圧パルスを、初期化過程において前記不揮発性記憶素子に印加することで、前記抵抗変化素子の抵抗値を前記第1の高抵抗状態よりも高い初期抵抗値から前記初期抵抗値よりも低い第2の高抵抗状態に低下させることを特徴としている。<2.1不揮発性記憶素子の構成>まず、第1の実施の形態の駆動方法によって駆動される不揮発性記憶素子の構成について説明する。図7は、第1の実施の形態の駆動方法によって駆動される不揮発性記憶素子100の構成の一例を示す模式図である。図7に示すように、不揮発性記憶素子100は、図示しない基板上に形成された抵抗変化素子10と電流制御素子20とから構成されている。抵抗変化素子10は抵抗変化層3を第1電極1と第2電極2とで挟んで構成され、電流制御素子20は半導体層8を第3電極6と第4電極7とで挟んで構成されている。また、抵抗変化素子10と電流制御素子20とは電気的に直列に接続されている。抵抗変化素子10において、第1電極1は、例えば、Cu銅、TaN、Ta、Tiチタン、TiN窒化チタンのうちの1つまたは複数の材料を用いて構成される。第2電極2は、Ir、または厚さが1nm以上10nm以下のPtで構成される。この構成によれば、本発明の基礎データを用いて詳細に説明したとおり、第2電極2には抵抗変化層3へ向かう突起が形成されず、第2電極2と抵抗変化層3との界面は実質的に平坦である。抵抗変化層3は、互いに接触した酸素不足型の第1の遷移金属酸化物層3aと、第2の遷移金属酸化物層3bとの積層構造で構成される。第2の遷移金属酸化物層3bは、第2電極2及び第1の遷移金属酸化物層3aと接するように構成する。第2の遷移金属酸化物層3bの酸素含有率は、第1の遷移金属酸化物層3aの酸素含有率よりも高く構成する。言い換えると、第2の遷移金属酸化物層3bの酸素不足度は、第1の遷移金属酸化物層3aの酸素不足度よりも小さい。本明細書では、ある遷移金属酸化物の酸素不足度を、その遷移金属の化学量論的組成の酸化物を構成する酸素の量に対し、不足している酸素の割合と定義する。例えば、遷移金属がタンタルの場合、化学量論的な酸化物の組成はTa2O5であるので、TaO2.5と表現できる。例えば、TaO2.5の酸素不足度は0である。また例えば、TaO1.5の組成の酸素不足型のタンタル酸化物の酸素不足度は、酸素不足度=2.5-1.5/2.5=40となる。抵抗変化層3を構成する金属は、タンタル以外の遷移金属を用いてもよい。遷移金属としては、タンタルTa、チタンTi、ハフニウムHf、ジルコニウムZr、ニオブNb、タングステンW等を用いることができる。遷移金属は複数の酸化状態をとることができるため、異なる抵抗状態を酸化還元反応により実現することが可能である。抵抗変化層3として酸素不足型タンタル酸化物層を用いる場合、第1の遷移金属酸化物層3aの組成がTaOx0.8≦x≦1.9であり、第2の遷移金属酸化物層3bの組成がTaOyy≧2.1である場合に、抵抗変化層3の抵抗値を安定して高速に変化させることが確認できている。組成がTaOyの第2の遷移金属酸化物層3bの厚さは1nm以上8nm以下であることが好ましい。抵抗変化層3として酸素不足型ハフニウム酸化物層を用いる場合、第1の遷移金属酸化物層3aの組成がHfOx0.9≦x≦1.6であり、第2の遷移金属酸化物層3bの組成がHfOyy>1.8である場合に、抵抗変化層3の抵抗値を安定して高速に変化させることが確認できている。組成がHfOyの第2の遷移金属酸化物層3bの厚さは3nm以上4nm以下であることが好ましい。抵抗変化層3として酸素不足型ジルコニウム酸化物層を用いる場合、第1の遷移金属酸化物層3aの組成がZrOx0.9≦x≦1.4であり、第2の遷移金属酸化物層3bの組成がZrOyy>1.9である場合に、抵抗変化層3の抵抗値を安定して高速に変化させることが確認できている。組成がZrOyの第2の遷移金属酸化物層3bの厚さは1nm以上5nm以下であることが好ましい。抵抗変化層3については、抵抗値の微調整等の目的で、他元素を少量意図的に含めることもできる。また、抵抗変化層3を形成する際に、装置の残留ガスや真空容器壁からのガス放出などの影響により、意図しない微量の元素が抵抗変化層3に混入することがある。このような場合であっても、抵抗変化層3に、主たる金属酸化物として、タンタル、ハフニウム、ジルコニウム等の遷移金属酸化物層が含まれていればよい。抵抗変化層3の厚さは、1μm以下であればよく、200nm以下であることが好ましい。これは、パターニングプロセスとしてリソグラフィーを使用する場合に、加工し易いからである。また、抵抗変化層3の抵抗値を変化させるために必要となる電圧パルスの電圧値を低くすることができるからである。他方、抵抗変化層3の厚さは少なくとも5nm以上であることが好ましい。なお、第1の遷移金属酸化物層3aを構成する第1の遷移金属と、第2の遷移金属酸化物層3bを構成する第2の遷移金属とは、異なる遷移金属を用いてもよい。この場合、第2の遷移金属酸化物層3bは、第1の遷移金属酸化物層3aよりも酸素不足度が小さい、つまり抵抗が高い方が好ましい。このような構成とすることにより、第1電極1と第2電極2との間に印加された電圧は、第2の遷移金属酸化物層3bにより多く分配されることになり、その結果、第2の遷移金属酸化物層3b中で発生する酸化還元反応をより起こしやすくすることができる。また、第1の遷移金属と第2の遷移金属とに互いに異なる材料を用いる場合、第2の遷移金属の標準電極電位は、第1の遷移金属の標準電極電位より小さい方が好ましい。抵抗変化現象は、抵抗が高い第2の遷移金属酸化物層3b中に形成された微小なフィラメント導電パス中で酸化還元反応が起こってその抵抗値が変化し、発生すると考えられるからである。例えば、第1の遷移金属酸化物層3aに酸素不足型のタンタル酸化物を用い、第2の遷移金属酸化物層3bにチタン酸化物TiO2を用いることにより、安定した抵抗変化動作が得られる。チタン標準電極電位=-1.63eVはタンタル標準電極電位=-0.6eVより標準電極電位が低い材料である。標準電極電位は、その値が大きいほど酸化しにくい特性を表す。第2の遷移金属酸化物層3bに第1の遷移金属酸化物層3aより標準電極電位が小さい金属の酸化物を配置することにより、第2の遷移金属酸化物層3b中でより酸化還元反応が発生しやすくなる。上記の各材料の積層構造の抵抗変化膜における抵抗変化現象は、いずれも抵抗が高い第2の遷移金属酸化物層3b中に形成された微小なフィラメント中で酸化還元反応が起こってその抵抗値が変化し、発生すると考えられる。つまり、第2の遷移金属酸化物層3b側の第2電極2に、第1電極1を基準にして正の電圧を印加したとき、抵抗変化層3中の酸素イオンが第2の遷移金属酸化物層3b側に引き寄せられて第2の遷移金属酸化物層3b中に形成された微小なフィラメント中で酸化反応が発生して微小なフィラメントの抵抗が増大すると考えられる。逆に、第2の遷移金属酸化物層3b側の第2電極2に、第1電極1を基準にして負の電圧を印加したとき、第2の遷移金属酸化物層3b中の酸素イオンが第1の遷移金属酸化物層3a側に押しやられて第2の遷移金属酸化物層3b中に形成された微小なフィラメント中で還元反応が発生して微小なフィラメントの抵抗が減少すると考えられる。酸素不足度がより小さい第2の遷移金属酸化物層3bに接続されている第1電極1は、例えば、白金Pt、イリジウムIrなど、第2の遷移金属酸化物層3bを構成する遷移金属及び第1電極1を構成する材料と比べて標準電極電位がより高い材料で構成する。このような構成とすることにより、第2電極2と第2の遷移金属酸化物層2bの界面近傍の第2の遷移金属酸化物層2b中において、選択的に酸化還元反応が発生し、安定した抵抗変化現象が得られる。電流制御素子20の半導体層8には窒化シリコンを用い、組成がSiNz0<z≦0.85であることが好ましい。また半導体層8の厚さは5nm以上であることが好ましい。また、第3電極6および第4電極7は、Alアルミニウム、Cu、Ti、W、Pt、Ir、Crクロム、Niニッケル、Nbニオブ等の金属や、これらの金属の混合物合金によって構成されてもよい。または、第3電極6および第4電極7は、TiN、TiWチタンタングステン、TaN、TaSi2ケイ化タンタル、TaSiNケイ化窒化タンタル、TiAlN、NbN窒化ニオブ、WN窒化タングステン、WSi2ケイ化タングステン、WSiNケイ化窒化タングステン、RuO2酸化ルテニウム、In2O3酸化インジウム、SnO2酸化スズ、IrO2酸化イリジウム等の導電性を有する化合物、または、これらの導電性を有する化合物の混合物により構成されてもよい。ここで、第3電極6および第4電極7を構成する材料は、これらの材料に限定されるわけではなく、半導体層8との間で形成される電位障壁により整流性が生じるような材料であれば、如何なる材料であってもよい。このように構成された抵抗変化素子10および電流制御素子20は直列に接続され、不揮発性記憶素子100を形成する。不揮発性記憶素子100は、不揮発性記憶素子100の電気的特性を測定するための外部の測定系に接続される。負荷抵抗4および電源5は、この測定系を等価的に表している。ここで、負荷抵抗の大きさは2kΩであり、電源5は、抵抗変化素子10および電流制御素子20を駆動するための電圧パルス印加装置であり、所定の極性、電圧及び時間幅の電圧パルスを抵抗変化素子10および電流制御素子20に印加できるように構成されている。このような測定系を用いて行った測定の結果について、後ほど説明する。<2.2不揮発性記憶素子の製造方法>次に、不揮発性記憶素子の製造方法の一例について説明する。<2.2.1抵抗変化素子>まず、基板上に、スパッタリング法により、厚さ30nmの第1電極1を形成する。その後、遷移金属のターゲットをアルゴンガス及び酸素ガス中でスパッタリングする反応性スパッタリング法によって、第1電極1の上に金属酸化物層を形成する。ここで、形成される金属酸化物層における酸素含有率は、アルゴンガスに対する酸素ガスの流量比を変えることにより容易に調整することができる。なお、基板温度は特に加熱することなく室温とすることができる。以下に一例として、抵抗変化層3として酸素不足型タンタル酸化物を採用した場合の具体的なスパッタリング時の工程について説明する。まず、スパッタリング装置内に基板を設置し、スパッタリング装置内を7×10-4Pa程度まで真空引きする。そして、タンタルをターゲットとして用いて、パワーを250W、アルゴンガスと酸素ガスとをあわせた全ガス圧力を3.3Pa、基板の設定温度を30°Cにし、スパッタリングを行う。形成するタンタル酸化物層の厚さは30nm~100nm程度が好ましい。酸素分圧比を1から7に変化させた場合、タンタル酸化物層の酸素含有率は約40TaO0.66から約70TaO2.3に酸素不足度では約73から約8に変化する。タンタル酸化物層の組成についてはラザフォード後方散乱RBS法を用いて測定できる。次に、上記のようにして形成された金属酸化物層の上に、酸素不足度がより小さい同種の金属酸化物例えばTa2O5をターゲットとして用いて、酸素不足度がより小さい金属酸化物層をスパッタ法で形成する。あるいは、最初に形成された金属酸化物層の最表面を酸化することによりその表面を改質する。これにより、最初に形成された金属酸化物層第1領域の表面に、酸素不足度がより小さい領域第2領域が形成される。これらの第1領域及び第2領域が第1の遷移金属酸化物層3a及び第2の遷移金属酸化物層3bにそれぞれ相当し、このようにして形成された第1の遷移金属酸化物層3a及び第2の遷移金属酸化物層3bによって抵抗変化層3が構成されることになる。次に、上記のようにして形成された抵抗変化層3の上に、スパッタリング法により、厚さ80nmの第2電極2を形成することにより、抵抗変化素子10が得られる。<2.2.2電流制御素子>次に、第2電極2と電気的に接続する形状で、第3電極6をスパッタリング法により、厚さ50nm形成する。その後、第3電極6上に半導体層8である窒化シリコンを、多結晶シリコンのターゲットをアルゴンガス及び窒素ガス中でスパッタリングする反応性スパッタリング法によって形成する。ここで、半導体層8である窒化シリコンにおける窒素含有率は、アルゴンガスに対する窒素ガスの流量比を変えることにより容易に調整することができる。例えばパワーを1300W、アルゴンガスと酸素ガスとをあわせた全ガス圧力を0.1Pa、基板の設定温度を20°Cにし、スパッタリングを行う。窒素分圧比を5から35に変化させた場合、窒化シリコン層の窒素含有率は約9SiN0.1から約46SiN0.85に連続的に変化した。また、パワーを300W、アルゴンガスと酸素ガスとをあわせた全ガス圧力を0.4Pa、基板の設定温度を20°Cにし、スパッタリングを行った場合は、窒素分圧比を10から40に変化させると、窒化シリコン層の窒素含有率は約34SiN0.52から約58SiN1.38に連続的に変化した。形成する窒化シリコン層の厚さは5nm~30nm程度が好ましい。窒化シリコン層の組成についてはラザフォード後方散乱法を用いて測定できる。次に、上記のようにして形成された半導体層8の上に、スパッタリング法により、厚さ50nmの第4電極7を形成することにより、電流制御素子20としてのMSMダイオードが形成され、電流制御素子20と抵抗変化素子10とが直列接続された不揮発性記憶素子100が得られる。ここで、第2電極2と第3電極6とは、一般的な半導体プロセスを用いてコンタクトプラグなどを介して接続してもよいし、第2電極2上に直接第3電極6を形成してもよい。本発明は、第2電極2と第3電極6とを電気的に接続するための構造を限定しない。また、抵抗変化素子10の上に電流制御素子20を形成してもよいし、逆に電流制御素子20の上に抵抗変化素子10を形成してもよい。本発明では、電流制御素子20と抵抗変化素子10とが直列に接続されていればよく、基板に対していずれが上下であるかは限定しない。<2.3不揮発性記憶素子の駆動方法>次に、このように構成された不揮発性記憶素子100を駆動するための、本発明の実施の形態に係る駆動方法について説明する。以下では、初期化過程と、通常の抵抗変化動作以下、通常動作と言うとに分けて説明する。便宜上、まず通常動作について説明し、その後、初期化過程について説明する。<2.3.1通常動作>不揮発性記憶素子100の通常動作について説明する。以下では、抵抗変化層3の抵抗値が所定の高い値例えば、測定電圧3.5Vで数100kΩにある場合を第1の高抵抗状態といい、抵抗変化層3の抵抗値が所定の低い値例えば、測定電圧3.5Vで数10kΩにある場合を低抵抗状態という。通常動作には、抵抗変化層3の抵抗値を第1の高抵抗状態から低抵抗状態に変化させる書き込み過程、抵抗変化層3の抵抗値を低抵抗状態から第1の高抵抗状態に変化させる消去過程、および、抵抗変化層3が低抵抗状態にあるか第1の高抵抗状態にあるかを判別する読み出し過程の3つの過程が含まれる。書き込み過程では、電源5を用いて、第1電極1を基準にして第2電極2が負となる極性の書き込み電圧パルスを、不揮発性記憶素子100に印加する。このような極性を、以下では簡便のため、負極性と言う。不揮発性記憶素子100に印加される電圧は、抵抗変化素子10にかかる分圧の絶対値が、所定の書き込み閾値電圧低抵抗化開始電圧より大きくなるように定められる。このような書き込みパルスの印加により、抵抗変化層3の抵抗値が低下し、抵抗変化層3が第1の高抵抗状態から低抵抗状態に変化する。消去過程では、電源5を用いて、第1電極1を基準にして第2電極2が正となる極性の消去電圧パルスを、不揮発性記憶素子100に印加する。このような極性を、以下では簡便のため、正極性と言う。不揮発性記憶素子100に印加される電圧は、抵抗変化素子10にかかる分圧の絶対値が、所定の消去閾値電圧高抵抗化開始電圧より大きくなるように定められる。このような消去パルスの印加により、抵抗変化層3の抵抗値が増加し、抵抗変化層3が低抵抗状態から第1の高抵抗状態に変化する。なお、抵抗変化層3が低抵抗状態にある場合に、書き込み電圧パルスの極性と同じ負極性の電圧パルスが第1電極1及び第2電極2間に印加されたとしても、抵抗変化層3は低抵抗状態のまま変化しない。同様にして、抵抗変化層3が第1の高抵抗状態にある場合に、消去電圧パルスの極性と同じ正極性の電圧パルスが第1電極1及び第2電極2間に印加されたとしても、抵抗変化層3は第1の高抵抗状態のまま変化しない。読み出し過程では、前記書き込み閾値電圧および前記消去閾値電圧のいずれよりも絶対値が小さい読み出し電圧パルスを第1電極1および第2電極2間に印加し、その結果である読み出し電流と基準電流を比較することにより、抵抗変化素子10の抵抗状態が、第1の高抵抗状態か低抵抗状態かを判別する。<2.3.2初期化過程>初期化過程とは、前述したように、抵抗変化素子10の抵抗値を、初期抵抗値から通常動作が可能となる抵抗レンジ例えば、上述の初期抵抗値よりも低い第2の高抵抗状態に下げるべく、抵抗変化素子10に対して、通常動作で用いられる電圧パルスと比べて、絶対値がより大きい電圧パルスを印加する処理である。本願発明の駆動方法は、そのような初期化過程を、通常動作の消去過程で抵抗変化素子10を高抵抗化させるための消去電圧パルスの極性と同じ正極性の初期化電圧パルスを印加して行うことにより特徴付けられる。すなわち、この駆動方法の初期化過程では、電源5を用いて、製造直後の不揮発性記憶素子100に対して、抵抗変化素子10における第1電極1を基準にして第2電極2が正となる極性の初期化電圧パルスを、不揮発性記憶素子100に印加する。この初期化電圧パルスは、通常動作で抵抗変化素子10を高抵抗化するための消去電圧パルスの極性と同じ正極性であるため、このような初期化過程では、抵抗変化素子10の抵抗値の低下は、初期抵抗から始まり、通常動作で用いられる第1の高抵抗状態で止まる。これに対し、逆極性つまり、通常動作で抵抗変化素子10を低抵抗化するための書き込み電圧パルスの極性と同じ負極性の電圧パルスで初期化過程を行った場合、抵抗変化素子10の抵抗値は、通常動作で用いられる第1の高抵抗状態を通り越して低抵抗状態まで一気に低下する可能性がある。とりわけ、本発明の駆動方法を、第2電極2と第2の遷移金属酸化物層3bとの界面を実質的に平坦にし、そのため初期抵抗が高くなっている抵抗変化素子10に対して適用する場合、初期化過程では絶対値が大きな初期化電圧パルスを用いることが前提になる。初期化過程において、絶対値が大きい初期化電圧パルスが不揮発性記憶素子100に印加されている状態で、抵抗変化素子10の抵抗値が低抵抗状態に低下すると、印加されている電圧パルスの電流制御素子20にかかる分圧または電流制御素子20に流れる電流、もしくはその両方が電流制御素子20の定格を超えるリスクが高い。そこで、前述のように、通常動作で抵抗変化素子10を低抵抗状態から第1の高抵抗状態に変化させるための消去電圧パルスの極性と同じ正極性の初期化電圧パルスを不揮発性記憶素子100に印加して抵抗変化素子10の初期化を行う。このような初期化過程によれば、抵抗変化素子10の抵抗値が第1の高抵抗状態を通り越して低抵抗状態まで一気に低下することがないので、第1の高抵抗状態の抵抗値以上に維持された抵抗変化素子10によって不揮発性記憶素子100に流れる電流を制御しながら、抵抗変化素子10の抵抗値を第1の高抵抗状態よりも高い初期抵抗値から初期抵抗値よりも低い第2の高抵抗状態に低下させることができる。このように、不揮発性記憶素子100の初期化過程を、通常動作の消去過程で高抵抗化に用いられる消去電圧パルスの極性と同じ正極性の初期化電圧パルスを印加して行うので、抵抗変化素子10が過度に低抵抗化せず、その結果、逆極性の電圧パルスで初期化過程を行う場合と比べて、初期化過程において電流制御素子20が破壊されるリスクを低減することができる。<2.4実施例>以下、実施例により本願発明を詳細に説明するが、本発明はこれらの実施例に限定されるものではない。この実施例では、下記の条件にて不揮発性記憶素子100を作製し、その電気的特性を実際に測定した。不揮発性記憶素子100は、第2電極2及び抵抗変化層3の大きさを0.5μm×0.5μm面積0.25μm2とし、第1電極1と抵抗変化層3とが接する部分の大きさも0.5μm×0.5μm面積0.25μm2とした。また、第4電極7及び半導体層8の大きさも0.5μm×0.5μm面積0.25μm2とし、第3電極6と半導体層8とが接する部分の大きさも0.5μm×0.5μm面積0.25μm2とした。第1電極はTaNで構成し、厚さ30nmとした。第2電極はIrで構成し、厚さ80nmとした。第1の遷移金属酸化物層3aの組成をTaOxx=1.54とし、第2の遷移金属酸化物層3bの組成をTaOyy=2.47とした。さらに、抵抗変化層3の厚さを50nmとし、第1の遷移金属酸化物層3aの厚さを46nm、第2の遷移金属酸化物層3bの厚さを4nmとした。第3電極6および第4電極7はTaNで構成し、厚さ50nmとした。半導体層8は窒化シリコンで構成し、その組成はSiNzz=0.3で厚さ20nmとした。電流制御素子20の特性を知るため、上述の条件と同じ条件で、基板上に、第3電極6、半導体層8、および第4電極7だけを形成した電流制御素子の複数の単体試料を作製し、その電流-電圧特性を測定した。図8は、電流制御素子の単体試料から測定された電流-電圧特性を示すグラフである。各電圧-電流測定は、パルス幅500nsの電圧パルスを電流制御素子に順次印加し、直列に接続された負荷抵抗の電圧をオシロスコープで測定して電流を求めた。また、正側の電流-電圧特性と負側の電流-電圧特性とは、異なる素子を用いて測定したそれぞれ、電流制御素子を破壊して測定を終了させているため。ある単体試料は、4Vの電圧印加にて破壊し、破壊直前に流れていた電流、つまり流せる正の最大電流電流制御素子ブレイクダウン電流は583μAだった。またある単体試料は、-4Vの電圧印加にて破壊し、流せる負の最大電流は-569μAだった。図8から、不揮発性記憶素子100の初期化過程において、電流制御素子20に流れる最大電流抵抗変化素子の初期化電流を前記電流制御素子ブレイクダウン電流より小さく制限できれば、電流制御素子20を破壊することなく抵抗変化素子10を初期化できると考えられる。<2.4.1初期化過程>初期化過程における不揮発性記憶素子100の挙動を見るため、第1電極1を基準にして第2電極2が正となる正極性の複数の電圧パルスを、0.1Vから0.1Vステップで振幅を増加させながら不揮発性記憶素子100に印加し、電圧パルスの印加の都度、不揮発性記憶素子100の抵抗値および電流を測定した。図9aは、各電圧パルスの印加に応じて測定された不揮発性記憶素子100の抵抗値を示したグラフであり、図9bは、各電圧パルスの印加に応じて測定された不揮発性記憶素子100の電流を示したグラフである。各電圧パルスのパルス幅は500nsである。図9aに示すように、振幅が0.1V~6.1Vの電圧パルスの印加では、不揮発性記憶素子100の抵抗値は約2.5MΩの初期抵抗値から変わらず、振幅が6.2Vの電圧パルスの印加で急激に抵抗値が低下し、抵抗変化素子10が初期化されたことが分かる。初期化後の不揮発性記憶素子100の抵抗値は測定電圧3.5Vで約500kΩ第2の高抵抗状態である。この抵抗値は不揮発性記憶素子100の通常動作の第1の高抵抗状態における抵抗値と同等であることから、実施例の初期化過程における不揮発性記憶素子100の抵抗値の低下は、初期抵抗値から始まり第1の高抵抗状態で止まったことが分かる。図9bから、抵抗変化素子10の初期化に必要な電流である初期化電流は、初期化が起こらなかった電流の最大値144μAよりも大きく、抵抗変化素子10が初期化された後、不揮発性記憶素子100には初期化電流202μAが流れることが分かる。抵抗変化素子10が初期化されることで生じる電流の急増は、次のように説明される。図8に示される電流-電圧特性から、電流制御素子20に144μA~202μA程度の電流が流れている場合は、僅かな電圧の増加で急激に電流が増加する。このように、抵抗変化素子10の初期化電流が電流制御素子20のOFF電流と比べて大きい場合には、抵抗変化素子10の抵抗値が初期化によって低下すると、不揮発性記憶素子100に印加されている電圧のうち、電流制御素子20の分圧が増加し、急激に電流が増加してしまう。初期化後の抵抗変化素子10の抵抗値が大きいほど、電流制御素子20の分圧の増加を小さく抑えることができる。したがって、不揮発性記憶素子100に、第1電極1を基準にして第2電極2が正となるような正極性の電圧パルスを印加して初期化過程を行えば、初期化後の抵抗変化素子10は第1の高抵抗状態以上の抵抗値を有する第2の高抵抗状態となり、第2の高抵抗状態に維持された抵抗変化素子10によって不揮発性記憶素子100に流れる電流を制御できるので、電流制御素子20が破壊するリスクを低減できる。<2.4.2書き込み過程と消去過程>次に、不揮発性記憶素子100に、第1電極1を基準にして第2電極2が負となる負極性の複数の電圧パルスを、その振幅を0.1Vから0.1Vステップで4.5Vまで増加させた後0.1Vまで減少させながら、不揮発性記憶素子100に印加し、各電圧パルスの印加中に不揮発性記憶素子100に流れた電流、および、各電圧パルスの印加後の不揮発性記憶素子100の抵抗値を、都度測定した。図10a、図10bは、各電圧パルスの印加のつど測定された不揮発性記憶素子100の、抵抗値図10aおよび電流図10bを示すグラフである。各電圧パルスのパルス幅は500nsである。振幅が0.1V~3.8Vの電圧パルスの印加では、不揮発性記憶素子の抵抗値はほとんど変わらず500kΩ程度第1の高抵抗状態であるが、振幅が3.9Vの電圧パルスの印加によって抵抗値が90kΩ程度低抵抗状態まで低下している。その後、振幅が小さい電圧パルスを印加しても、低抵抗状態が維持されている。この過程が書き込み過程である。図10bからこのとき流れる電流の最大値は200μA程度であることが分かる。次に、不揮発性記憶素子100に、第1電極1を基準にして第2電極2が正となる正極性の複数の電圧パルスを、その振幅を0.1Vから0.1Vステップで5.5Vまで増加させた後0.1Vまで減少させながら、不揮発性記憶素子100に印加し、各電圧パルスの印加中に不揮発性記憶素子100に流れた電流、および、各電圧パルスの印加後の不揮発性記憶素子100の抵抗値を、都度測定した。図11a、図11bは、各電圧パルス印加のつど測定された不揮発性記憶素子100の抵抗値図11aおよび電流図11bを示すグラフである。各電圧パルスのパルス幅は500nsである。振幅が0.1V~4.7Vの電圧パルスの印加では、不揮発性記憶素子の抵抗値はほとんど変わらず90kΩ程度低抵抗状態であるが、振幅が4.8Vの電圧パルスの印加で抵抗値は増加し、さらに振幅が5.5Vの電圧パルスまで印加していくと抵抗値は300kΩ程度第1の高抵抗状態まで増加している。その後、振幅が小さい電圧パルスを印加しても、第1の高抵抗状態が維持されている。この過程が消去過程である。図11bからこのとき流れる電流の最大値は170μA程度であることが分かる。図12a、図12bは、さらに書き込み過程と消去過程とを2回ずつ繰り返した場合に測定された不揮発性記憶素子100の抵抗値図12aおよび電流図12bの変化を示すグラフである。各電圧パルスのパルス幅は500nsである。図12a、図12bから、書き込み電圧-4.5V、消去電圧5.5Vで、低抵抗状態70kΩ程度と第1の高抵抗状態500kΩ程度との間を安定に繰り返し遷移できることが分かる。図13は、実際に初期化電圧6.5Vで初期化を行い、書き込み電圧-4.5V、消去電圧5.5Vで繰り返し動作をさせたときの抵抗変化の様子を示すグラフである。各電圧パルスのパルス幅は500nsである。抵抗値は、初期化により、約2.5MΩの初期抵抗値から約300kΩの第2の高抵抗状態に低下し、その後、低抵抗状態70kΩ~100kΩと第1の高抵抗状態200kΩ~400kΩとの間で安定に動作していることが分かる。この例では、第1の高抵抗状態と第2の高抵抗状態とは、同じ抵抗レンジに含まれる。<2.5比較例>以下では、上述した実施例に対する比較例としての駆動方法について説明する。比較例に係る駆動方法は、実施例に係る駆動方法と比べて、初期化過程を負極性の電圧パルスで行う点が異なる。比較例の駆動方法も、実施例の駆動方法と同様、不揮発性記憶素子100に対して適用される。ここでは、不揮発性記憶素子100の説明は省略する。比較例に係る駆動方法では、不揮発性記憶素子100に、第1電極1を基準にして第2電極2が負となる負極性の複数の電圧パルスを、その振幅を0.1Vから0.1Vステップで5.8Vまで増加させながら印加し初期化過程、その後さらに、第1電極1を基準にして第2電極2が正となる正極性の複数の電圧パルスを、その振幅を0.1Vから0.1Vステップで5.8Vまで増加させながら印加し消去過程、各電圧パルスの印加中に不揮発性記憶素子100に流れた電流、および、各電圧パルスの印加後の不揮発性記憶素子100の抵抗値を、都度測定した。図14aは、各電圧パルス印加後の不揮発性記憶素子100の抵抗値を示したグラフであり、図14bは、各電圧パルス印加中に不揮発性記憶素子100に流れた電流を示したグラフである。各電圧パルスのパルス幅は500nsである。まず、初期化過程では、図14aに示すように、振幅が0.1V~5.6Vの負の電圧パルスの印加では不揮発性記憶素子100の抵抗値は初期状態から変わらず、振幅が5.7Vの負の電圧パルスの印加で急激に抵抗値が低下し、抵抗変化素子10が初期化されたことが分かる。初期化後の不揮発性記憶素子100の抵抗値は測定電圧3.5Vで約60kΩである。これは不揮発性記憶素子100の低抵抗状態における抵抗値であることから、比較例の初期化過程における不揮発性記憶素子100の抵抗値の低下は、初期抵抗から始まり一気に低抵抗状態まで進んだことが分かる。図14bから、抵抗変化素子10の初期化に必要な電流である初期化電流の絶対値は、初期化が起こらなかった電流の最小値-230μAの絶対値よりも大きく、抵抗変化素子10が初期化された後、不揮発性記憶素子100には初期化電流-929μAが流れることが分かる。-929μAという初期化電流は、図8を参照すると、電流制御素子20が破壊してもおかしくないほど絶対値として大きな値であり、不揮発性記憶素子100は60kΩ程度の抵抗値を保っているが、部分的に破壊していると思われる。次に、消去過程では、図14aに示すように、振幅が0.1V~5.7Vの正の電圧パルスの印加では不揮発性記憶素子100の抵抗値はほとんど変化しないが、振幅が5.8Vの正の電圧パルスの印加で急激に抵抗が低下している。図14bから、振幅が5.8Vの正の電圧パルスの印加で電流も急激に増加していることから電流制御素子20が破壊したと考えられる。破壊直前の電流値は853μAであり、これも電流制御素子20が破壊するほど大きな値であることが分かる。以上の結果から、不揮発性記憶素子100に、第1電極1を基準にして第2電極2が負となる負極性の電圧パルスを印加することによって初期化を行った場合には、電流制御素子20が大電流によって破壊されてしまい抵抗変化動作ができない可能性が高いことが分かる。<3.第2の実施の形態>本発明の第2の実施の形態に係る不揮発性記憶装置について、図面を参照して詳細に説明する。この不揮発性記憶装置は、第1の実施の形態で説明した不揮発性記憶素子100を用いたメモリセルをアレイ状に複数配してなるメモリセルアレイと、第1の実施の形態で説明した駆動方法に従って各メモリセルを駆動する駆動部とを備えている。<3.1不揮発性記憶装置の構成>図15aは、本発明の第2の実施の形態に係る、不揮発性記憶装置200の機能的な構成を示すブロック図である。図15aに示すように、不揮発性記憶装置200は、抵抗変化素子と電流制御素子とを具備するメモリセルアレイ201と、アドレスバッファ202と、制御部203と、行デコーダ206と、ワード線ドライバ207と、列デコーダ204と、ビット線ドライバ205とを備えている。また、通常、列デコーダとメモリセルアレイ間に、メモリセルの抵抗値を測定するためのセンスアンプを有する図示せず。ここで、制御部203と、ワード線ドライバ207と、ビット線ドライバ205とを、駆動部210と総称する。メモリセルアレイ201は、図15aに示すように、互いに平行にして横方向に延びるように形成された複数のワード線WL1、WL2、WL3、...と、ワード線WL1、WL2、WL3、...と交差し、互いに平行にして縦方向に延びるように形成された複数のビット線BL1、BL2、BL3、...とを具備している。ここで、ワード線WL1、WL2、WL3、...は、基板図示せずの主面に平行な第1の平面内において形成されており、ビット線BL1、BL2、BL3、...は、その第1の平面より上方または下方に位置し且つ第1の平面に実質的に平行な第2の平面内において形成されている。そのため、ワード線WL1、WL2、WL3、...とビット線BL1、BL2、BL3、...とは立体交差しており、その立体交差点に対応して、複数のメモリセルMC11、MC12、MC13、MC21、MC22、MC23、MC31、MC32、MC33、...が設けられている。上述したメモリセルMC11、MC12...の各々は、実施の形態1で説明した不揮発性記憶素子100である。図15bは、図15aのメモリセルMC22の等価回路図であり、図15cは、メモリセルMC22の構造を示す模式図である。図15cには、図7に示される不揮発性記憶素子100の断面構造を再掲している。図15b、図15cに示されるように、メモリセルMC22に含まれる抵抗変化素子10および電流制御素子20は、それぞれ等価的に可変抵抗および双方向ダイオードとして表される。本明細書では、各メモリセルに含まれる抵抗変化素子10の低抵抗状態および第1の高抵抗状態は、それぞれ1ビットデータの1および0を表すものとする。アドレスバッファ202は、外部回路図示せずからアドレス信号ADDRESSを受け取り、このアドレス信号ADDRESSに基づいて、行アドレス信号ROWを行デコーダ206に出力するとともに、列アドレス信号COLUMNを列デコーダ204に出力する。ここで、アドレス信号ADDRESSは、メモリセルMC12、MC21、...のうちの選択されるべきメモリセルのアドレスを示す信号である。また、行アドレス信号ROWは、アドレス信号ADDRESSに示されたアドレスのうちの行のアドレスを示す信号であり、列アドレス信号COLUMNは、同じく列のアドレスを示す信号である。制御部203は、外部回路からモード選択信号MODEおよび入力データDinを受け取り、モード選択信号MODEに応じて、初期化モード、書き込みモード、および読み出しモードのなかから1つを選択する。さらに、書き込みモードでは、入力データDinに応じて、低抵抗化モード1書き込みモードおよび高抵抗化モード0書き込みモードのいずれかを選択する。ここで、初期化モード、低抵抗化モード、高抵抗化モードが、それぞれ、第1の実施の形態で説明した初期化過程、書き込み過程、消去過程に対応している。制御部203は、第1の実施の形態で説明した駆動方法が実現されるように、選択されたモードに応じてメモリセルに印加すべき電圧の適正な極性および大きさを決定する。このとき、電圧の大きさは、抵抗変化素子10に印加されるべき電圧と電流制御素子20で生じる電圧降下量との和以上の大きさに定められる。制御部203の最大の特徴は、初期化モードと高抵抗化モードとで同じ極性を決定することにある。制御部203は、メモリセルに印加されるべき電圧パルスの極性を、初期化モードおよび高抵抗化モードにおいてはワード線を基準にしてビット線が正となる正極性と決定し、低抵抗化モードにおいてはワード線を基準にしてビット線が負となる負極性と決定する。制御部203は、決定された極性および大きさの電圧パルスをメモリセルに印加するため、ワード線ドライバ207およびビット線ドライバのいずれか一方または両方に電圧パルスPULSEを出力する。列デコーダ204は、アドレスバッファ202から出力された列アドレス信号COLUMNを受け取り、この列アドレス信号COLUMNに応じて、ビット線BL1、BL2、BL3、...のうちの選択されるべき1つをビット線ドライバ205に指示する。行デコーダ206は、アドレスバッファ202から出力された行アドレス信号ROWを受け取り、この行アドレス信号ROWに応じて、ワード線WL1、WL2、WL3、...のうちの選択されるべき1つをワード線ドライバ207に指示する。ワード線ドライバ207とビット線ドライバ205とは、指示されたワード線とビット線との間に、制御部203から与えられる電圧パルスPULSEを印加する。これにより、選択されたメモリセルの第1電極1と第4電極7との間に、所望の極性および大きさの電圧パルスが印加される。ビット線ドライバ205はセンス回路を備えており、電圧パルスの印加に応じてビット線に流れた電流、またはメモリセルに発生した電圧を測定できるように構成される。読み出しモードでは、ビット線ドライバ205は、例えば、読み出し用の電圧パルスPULSEの印加に応じてビット線に流れた電流を測定し、測定された電流値を表す信号IREADを制御部203へ出力する。制御部203は、受け取った信号IREADに応じたビット値を示す出力データDoutを外部回路へ出力する。なお、第2の実施の形態の不揮発性記憶装置200は、1層のメモリセルアレイを備える単層型のクロスポイント型記憶装置として説明しているが、積層された複数のメモリセルアレイを備える複層型のクロスポイント型記憶装置としてもよい。また、抵抗変化素子と電流制御素子とは、その位置関係が入れ替わっていてもよい。すなわち、ビット線が抵抗変化素子に、ワード線が電流制御素子にそれぞれ接続されていてもよい。<3.2不揮発性記憶装置の動作>以下、上述したように構成される不揮発性記憶装置200の動作の一例を、上記の初期化モード、書き込みモード、及び読み出しモードの各モードに分けて説明する。なお、ビット線及びワード線を選択する方法、並びに電圧パルスを印加する方法などについては、周知のものが利用可能であるため、詳細な説明を省略する。以下では、メモリセルMC22に対して、初期化、データの書き込み、およびデータの読み出しを行う場合を例にして説明する。また、簡明のため、電圧の正負および大きさを、ワード線W2の電圧、つまりメモリセルMC22の抵抗変化素子10の第1電極1の電圧を基準にして表す。<3.2.1初期化過程>初期化モードでは、一度に複数のメモリセルに対して初期化電圧パルスV0を与えるか、1つずつ順に、すべてのメモリセルに対して初期化電圧パルスV0を与えることにより、初期化過程が実行される。この初期化過程では、例えばビット線ドライバ205により各ビット線が接地されるとともに、ワード線ドライバ207により各ワード線と制御部203とが電気的に接続される。そして、制御部203により、各ワード線に初期化電圧パルスV0が印加される。ここで、メモリセルに印加される初期化電圧パルスV0は、例えば電圧値が6.5Vであり、パルス幅が500nsである。以上のような動作により、すべてのメモリセルに、一度にまたは順次に、正極性の初期化電圧パルスV0が印加され、すべてのメモリセルの抵抗値が、初期抵抗R0から第2の高抵抗状態RH’へ低下する。第2の高抵抗状態RH’は、第1の高抵抗状態RHと同じ抵抗レンジに含まれていてもよい。<3.2.2書き込み過程>低抵抗化モード1書き込みモードでは、書き込み過程が実行される。この書き込み過程では、例えばワード線ドライバ207によりワード線WL2が接地され、ビット線ドライバ205によりビット線BL2と制御部203とが電気的に接続される。そして、制御部203により、ビット線BL2に書き込み電圧パルスVwが印加される。ここで、メモリセルMC22に印加される書き込み電圧パルスVwは、例えば電圧値が-4.5Vであり、パルス幅が500nsである。以上のような動作により、メモリセルMC22には負極性の書き込み電圧パルスVwが印加されるので、メモリセルMC22は、データ1に対応する低抵抗状態RLになる。<3.2.3消去過程>高抵抗化モード0書き込みモードでは、消去過程が実行される。この消去過程では、例えばビット線ドライバ205によりビット線BL2が接地され、ワード線ドライバ207によりワード線WL2と制御部203とが電気的に接続される。そして、制御部203により、ワード線WL2に消去電圧パルスVeが印加される。ここで、メモリセルMC22に印加される消去電圧パルスVeは、例えば電圧値が5.5Vであり、パルス幅は500nsである。以上のような動作により、メモリセルMC22には正極性の消去電圧パルスVeが印加されるので、メモリセルMC22は、0に対応する第1の高抵抗状態RHになる。<3.2.4読み出しモード>読み出しモードでは、例えばビット線ドライバ205によりビット線BL2が接地され、ワード線ドライバ207によりワード線WL2と制御部203とが電気的に接続される。そして、制御部203により、ワード線WL2に読み出し電圧Vrが印加される。ここで、メモリセルMC22に印加される読み出し電圧Vrは、電圧値が3.5Vである。メモリセルMC22に読み出し電圧Vrが印加されると、メモリセルMC22の抵抗値に応じた大きさの電流がビット線BL2とワード線WL2との間に流れる。ビット線ドライバ205は、この電流を測定し、測定された電流値を表す信号IREADを制御部203へ出力する。制御部203は、信号IREADで表される電流値と読み出し電圧Vrの電圧値とからメモリセルMC22の抵抗状態を算出する。メモリセルMC22が低抵抗状態なら、メモリセルMC22に書き込まれているデータが1であることが分かる。他方、第1の高抵抗状態であれば、メモリセルMC22に書き込まれているデータが0であることが分かる。以上のように、不揮発性記憶装置200は、初期化モードにおける初期化過程を、高抵抗化モードにおける消去過程で用いる電圧パルスの極性と同じ極性の電圧パルスで行うので、各メモリセルに含まれる抵抗変化素子10の抵抗値の低下は、初期抵抗R0から始まり、第1の高抵抗状態RHで止まる。つまり、この初期化過程では、第1の高抵抗状態RH以上の抵抗値に維持された抵抗変化素子10でメモリセルに流れる電流を制御しながら、抵抗変化素子10の抵抗値を初期抵抗R0から第2の高抵抗状態RH’に低下させるので、逆極性の電圧パルスを用いて初期化過程を実行する場合と比べて、電圧パルスの電流制御素子20への分圧およびメモリセルに流れる電流を小さく抑えることができる。その結果、メモリセルに含まれる電流制御素子20が破壊するリスクを低減できる。なお、上記では、ビット線およびワード線の一方を接地し他方に所定の電圧パルスを印加するような構成について説明したが、ビット線、ワード線それぞれに別々の電圧パルスを印加し、その電位差が所定の電圧になるように構成してもよい。また、上記には、各モードにおける動作や回路構成の一例を示したが、本発明は、このような動作や回路構成によって限定されない。すなわち、抵抗変化素子を高抵抗化させる電圧パルスの極性と同じ極性の電圧パルスを用いて初期化過程を実行する方法や、そのような方法を実施可能な回路構成であれば、上記以外の方法や回路構成も本発明に含まれる。