第1上面と、前記第1上面よりも高さの低い第2上面と、前記第1上面と前記第2上面との間に存在する段差側面と、を有する段差が形成された基板と、前記基板の前記段差側面と前記第2上面とに連続して形成されたゲート絶縁膜と、前記基板の前記段差側面に形成された前記ゲート絶縁膜に接するよう、前記基板の前記第2上面上に前記ゲート絶縁膜を介して形成されたゲート電極と、前記基板内において、前記第1上面の下方に形成された第1導電型のソース領域と、前記基板内において、前記第2上面の下方に形成された第2導電型のドレイン領域と、前記基板内において、前記段差側面と前記ソース領域との間に形成された第2導電型の側方拡散領域と、を備える半導体装置。前記ゲート電極は、前記第1上面の高さよりも上方に突出した第1部分と、前記第1上面の高さよりも下方に位置する第2部分とを含み、前記半導体装置はさらに、前記第1部分の前記第1上面側の側面に形成された第1の側壁絶縁膜と、前記第1及び第2部分の前記第2上面側の側面に形成された第2の側壁絶縁膜と、を備える請求項1に記載の半導体装置。前記第1の側壁絶縁膜は、前記第1上面上に下敷絶縁膜を介して形成されている請求項2に記載の半導体装置。前記第1の側壁絶縁膜は、前記第1上面上に直接形成されている請求項2に記載の半導体装置。前記第2上面に形成された前記ゲート絶縁膜の膜厚は、前記段差側面に形成された前記ゲート絶縁膜の膜厚以上である請求項1から4のいずれか1項に記載の半導体装置。前記側方拡散領域内における第2導電型不純物の不純物濃度は、前記ゲート電極の下方の前記基板内における第2導電型不純物の不純物濃度よりも高い請求項1から5のいずれか1項に記載の半導体装置。前記ゲート絶縁膜と前記ゲート電極とを有するトンネルトランジスタを備え、前記トンネルトランジスタは、前記段差側面の側方における前記ソース領域と前記側方拡散領域との接合面で、バンド間トンネリングが誘起されるよう構成されている請求項1から6のいずれか1項に記載の半導体装置。バンド間トンネリングが横方向に起こる構造を有し、バンド間トンネリングが起こる領域が大きいトンネルトランジスタを備える半導体装置を提供する。本発明の一の態様の半導体装置は、第1上面と、前記第1上面よりも高さの低い第2上面と、前記第1上面と前記第2上面との間に存在する段差側面と、を有する段差が形成された基板を備える。さらに、前記装置は、前記基板の前記段差側面と前記第2上面とに連続して形成されたゲート絶縁膜と、前記基板の前記段差側面に形成された前記ゲート絶縁膜に接するよう、前記基板の前記第2上面上に前記ゲート絶縁膜を介して形成されたゲート電極とを備える。さらに、前記装置は、前記基板内において、前記第1上面の下方に形成された第1導電型のソース領域と、前記基板内において、前記第2上面の下方に形成された第2導電型のドレイン領域と、前記基板内において、前記段差側面と前記ソース領域との間に形成された第2導電型の側方拡散領域とを備える。本発明の実施形態を、図面に基づいて説明する。第1実施形態図1は、第1実施形態の半導体装置の構成を示す側方断面図である。図1には、半導体装置を構成するトンネルトランジスタTrが示されている。図1の半導体装置は、このトンネルトランジスタTrの構成要素として、基板101と、ソース領域121と、ドレイン領域122と、側方拡散領域123と、ゲート絶縁膜131と、ゲート電極132と、側壁絶縁膜133と、下敷絶縁膜134とを備えている。基板101は、SOISemiconductorOnInsulator基板であり、半導体基板111と、半導体基板111上に形成された埋め込み絶縁膜112と、埋め込み絶縁膜112上に形成された半導体層113とを含んでいる。本実施形態では、半導体基板111、埋め込み絶縁膜112、半導体層113はそれぞれ、シリコン基板、シリコン酸化膜、P型シリコン層となっている。なお、基板101は、SOI基板とする代わりに、通常の半導体基板としても構わない。半導体層113には、第1上面S1と、第1上面S1よりも高さの低い第2上面S2と、第1上面S1と第2上面S2との間に存在する段差側面S3と、を有する段差が形成されている。図1では、第1上面S1と第2上面S2との高さの差が、T1で示され、第2上面S2と半導体層113の下面との高さの差が、T2で示されている。本実施形態では、T1は例えば100nm以下に設定され、T2は例えば20nm以下に設定される。次に、トンネルトランジスタTrを構成するソース領域121、ドレイン領域122、側方拡散領域123について説明する。ソース領域121とドレイン領域122はそれぞれ、半導体層113内において、第1上面S1の下方と、第2上面S2の下方に形成されている。また、側方拡散領域123は、半導体層113内において、段差側面S3とソース領域121との間に形成されている。図1では、第1上面S1付近における側方拡散領域123の幅、即ち、段差側面S3とソース領域121との距離が、Wで示されている。本実施形態では、Wは例えば5~10nmに設定される。本実施形態では、ソース領域121は、N型拡散領域となっており、ドレイン領域122は、P型拡散領域となっている。また、側方拡散領域123は、P-型拡散領域となっている。よって、ソース領域121と側方拡散領域123との境界面は、PN接合面となっている。図1ではさらに、半導体層113内における側方拡散領域123とドレイン領域122との間の領域が、Rで示されている。領域Rは、半導体層113がP型半導体層であることに由来して、P型領域となっている。なお、N型とP型はそれぞれ、第1導電型と第2導電型の例である。なお、本実施形態では、ソース領域121内におけるN型不純物の不純物濃度と、ドレイン領域122内におけるP型不純物の不純物濃度は、例えば10×1020~10×1021cm3に設定される。また、側方拡散領域123内におけるP型不純物の不純物濃度は、例えば10×1018~10×1019cm3に設定され、領域R内におけるP型不純物の不純物濃度は、例えば10×1016~10×1018cm3に設定される。側方拡散領域123と領域Rは、共にトンネルトランジスタTrのチャネル領域に相当するが、本実施形態では、側方拡散領域123のP型不純物濃度は、領域RのP型不純物濃度よりも高い値に設定される。なお、ソース領域121、ドレイン領域122、側方拡散領域123、半導体層113はそれぞれ、P型領域、N型領域、N-型領域、N型半導体層としても構わない。次に、トンネルトランジスタTrを構成するゲート絶縁膜131、ゲート電極132、側壁絶縁膜133、下敷絶縁膜134について説明する。ゲート絶縁膜131は、半導体層113の段差側面S3と第2上面S2とに連続して形成されている。図1では、ゲート絶縁膜131のうち、段差側面S3に形成された部分が、α1で示され、第2上面S2に形成された部分が、α2で示されている。本実施形態では、第2上面S2に形成された部分α2の膜厚は、段差側面S3に形成された部分α1の膜厚以上に設定される。また、ゲート電極132は、段差側面S3に形成されたゲート絶縁膜131α1に接するように、第2上面S2上にゲート絶縁膜131α2を介して形成されている。図1に示すように、ゲート電極132は、第1上面S1の高さよりも上方に突出した第1部分β1と、第1上面S1の高さよりも下方に位置する第2部分β2とを含んでいる。図1では、第1部分β1の高さ、即ち、ゲート電極132の上面と第1上面S1との高さの差が、Hで示されている。本実施形態では、後述する第1の側壁絶縁膜1331を第1部分β1の側面に形成できるようにするために、Hは例えば50nm以上に設定される。また、側壁絶縁膜133は、ゲート電極132の側面に形成されている。図1には、側壁絶縁膜133として、第1部分β1の第1上面S1側の側面に形成された第1の側壁絶縁膜1331と、第1及び第2部分β1、β2の第2上面S2側の側面に形成された第2の側壁絶縁膜1332が示されている。本実施形態では、第1の側壁絶縁膜1331は、ゲート絶縁膜131とは別個の絶縁膜である下敷絶縁膜134を介して、第1上面S1上に形成されている。一方、第2の側壁絶縁膜1332は、ゲート絶縁膜131を介して第2上面S2上に形成されている。なお、本実施形態では、ゲート絶縁膜131、ゲート電極132、側壁絶縁膜133、下敷絶縁膜134はそれぞれ、シリコン酸化膜、ポリシリコン層、シリコン窒化膜又はシリコン酸化膜、シリコン酸化膜である。ただし、これらの絶縁膜及び電極はそれぞれ、その他の絶縁膜や電極材料で形成しても構わない。図1にはさらに、基板101上に、トンネルトランジスタTrを覆うように形成された層間絶縁膜141が示されている。層間絶縁膜141は例えば、シリコン酸化膜である。1トンネルトランジスタTrの構成と動作以下、図1を参照して、トンネルトランジスタTrの構成と動作について、詳細に説明する。本実施形態では、半導体層113に段差が形成されており、その段差側面S3にゲート絶縁膜131とゲート電極132が形成されている。さらには、段差側面S3とN型のソース領域121との間に、P-型の側方拡散領域123が形成されている。その結果、本実施形態では、バンド間トンネリングが起こるPN接合面が、ゲート電極132の下方ではなく、ゲート電極の側方に形成されており、トンネルトランジスタTrは、ゲート電極132の側方でバンド間トンネリングを制御する構成となっている。本実施形態では、ゲート電極132とドレイン領域122にそれぞれ所定のゲート電圧とドレイン電圧が印加されることで、矢印Aで示すように、段差側面S3の側方におけるソース領域121と側方拡散領域123とのPN接合面で、バンド間トンネリングが誘起される。これにより、ソース領域121とドレイン領域122との間に、ドレイン電流が流れることとなる。本実施形態には、段差側面S3の高さT1を大きくすることで、バンド間トンネリングの起こる領域即ち、段差側面S3の側方におけるPN接合面の面積を容易に広げることができるという利点がある。これにより、トンネルトランジスタTrのドレイン電流を増加させることが可能となる。また、本実施形態では、ソース領域121と側方拡散領域123を形成することでPN接合面を形成しているが、この側方拡散領域123は、従来のイオン注入プロセスで容易に形成可能である。側方拡散領域123は、ゲート電極132の側方の基板101内に形成されるため、例えば基板の上面に薄く形成されるポケット領域と比べて、斜めイオン注入により容易に形成可能である。よって、本実施形態には、バンド間トンネリングの起こるPN接合面を容易に形成できるという利点がある。また、本実施形態のゲート電極132は、後述するように、側壁形成プロセスの応用で形成可能であり、具体的には、エッチバックにより形成可能である。よって、本実施形態にはさらに、ゲート電極132の幅の微細化が容易であるという利点がある。2半導体装置の構成の詳細次に、以上のようなトンネルトランジスタTrの構成と動作を考慮して、図1の半導体装置の構成について、より詳細に説明する。まず、ゲート絶縁膜131について説明する。上述のように、ゲート絶縁膜131では、第2上面S2に形成された部分α2の膜厚が、段差側面S3に形成された部分α1の膜厚以上に設定される。本実施形態では、部分α2の膜厚は、部分α1の膜厚よりも厚くすることが望ましい。理由は、部分α2よりも部分α1の方に電界を集中させて、バンド間トンネリングを起こしやすくするためである。このような構造のゲート絶縁膜131は、例えば、第2上面S2が面、段差側面S3が面となるよう基板101を形成することで実現可能である。この場合、半導体層113の第2上面S2と段差側面S3にゲート絶縁膜131を形成すると、第2上面S2における酸化速度よりも、段差側面S3における酸化速度の方が速くなるため、部分α2の膜厚が、部分α1の膜厚よりも厚くなる。また、このような構造のゲート絶縁膜131は、バイアス酸化酸化膜の場合や、バイアス窒化窒化膜の場合でも形成可能である。このような構造のゲート絶縁膜131はさらに、部分α1と部分α2を別個の絶縁膜で形成することでも形成可能である。この場合には例えば、部分α1の方だけをhigh-k絶縁膜で形成してもよい。次に、第1の側壁絶縁膜1331について説明する。ゲート電極132の第1部分β1は、その側面に第1の側壁絶縁膜1331を形成するのに利用されるが、この第1の側壁絶縁膜1331は、後述するように、ソース領域121を形成する際のマスクとして利用される。また、本実施形態では、第1の側壁絶縁膜1331は、下敷絶縁膜134を介して第1上面S1上に形成されている。これには例えば、第1の側壁絶縁膜1331がシリコン酸化膜以外の絶縁膜である場合において、下敷絶縁膜134をシリコン酸化膜とすることにより、第1の側壁絶縁膜1331とPN接合面付近の基板101との直接接触を回避できるという利点がある。一方、第1の側壁絶縁膜1331は、後述するように、第1上面S1上に直接形成しても構わない。これは例えば、第1の側壁絶縁膜1331がシリコン酸化膜であり、第1の側壁絶縁膜1331とPN接合面付近の基板101を直接接触させてもよい場合などに有効である。次に、側方拡散領域123について説明する。本実施形態のトンネルトランジスタTrは、上述のように、段差側面S3の側方におけるソース領域121と側方拡散領域123とのPN接合面にて、バンド間トンネリングが誘起されるよう構成されている。このようなバンド間トンネリングを起こりやすくするため、本実施形態では、側方拡散領域123のP型不純物濃度が、その他のチャネル領域のP型不純物濃度、即ち、領域RのP型不純物濃度よりも高く設定されている。さらには、第1上面S1付近における側方拡散領域123の幅Wが、5~10nmという短い幅に設定されている。なお、幅Wの値は、必要なバンド間トンネリングを起こすことが可能な幅であれば、5~10nm以外でも構わない。なお、領域Rは、概ねゲート電極132の下方に位置しているが、この領域Rは、全体が空欠層であることが望ましい。これは、第2上面S2と半導体層113の下面との高さの差T2を十分に小さくすることで実現可能である。3半導体装置の製造方法次に、本実施形態の半導体装置の製造方法について説明する。図2から図4は、本実施形態の半導体装置の製造方法を示す側方断面図である。まず、図2に示すように、基板101上に、下敷絶縁膜134を形成するための下敷絶縁材層201と、ハードマスク層202とを順に形成する。本実施形態では、基板101は、半導体基板111と、埋め込み絶縁膜112と、半導体層113とを含むSOI基板である。また、下敷絶縁材層201は例えば、熱酸化法により形成されたシリコン酸化膜であり、ハードマスク層202は例えば、シリコン窒化膜である。なお、下敷絶縁材層201がシリコン酸化膜以外の絶縁膜である場合や、基板101上に下敷絶縁材層201を形成しない場合には、ハードマスク層202は、シリコン酸化膜としても構わない。次に、図2に示すように、フォトリソグラフィとRIEReactiveIonEtchingにより、ハードマスク層202と下敷絶縁材層201のエッチング加工を行う。次に、図2に示すように、ハードマスク層202をマスクとして、半導体層113のエッチング加工を行う。これにより、半導体層113に段差が形成される。図2には、この段差を構成する第1上面S1と、第2上面S2と、段差側面S3が示されている。なお、半導体層113のエッチングを停止するタイミングは、例えば、エッチング時間の計測により制御する。次に、図3に示すように、半導体層113の段差側面S3と第2上面S2に、ゲート絶縁膜131を形成するためのゲート絶縁材層203を形成する。ゲート絶縁材層203は例えば、熱酸化法により形成されたシリコン酸化膜である。次に、図3に示すように、基板101の全面に、ゲート電極132を形成するためのゲート電極材層204を形成する。ゲート電極材層204は例えば、ポリシリコン層である。なお、図3の工程で形成されるゲート電極材層204の厚さが、トンネルトランジスタTrのゲート長となる。次に、図3に示すように、ドライエッチングにより、ゲート電極材層204のエッチバック加工を行い、半導体層113、下敷絶縁材層201、ハードマスク層202の側面以外のゲート電極材層204を除去する。これにより、段差側面S3のゲート絶縁材層203に接する配置のゲート電極132が、第2上面S2上にゲート絶縁材層203を介して形成される。なお、図3では、ゲート電極132の断面が長方形に描かれているが、実際は、エッチバック加工の際に、ゲート電極132の図中右上の角が丸められると考えられる。次に、図3に示すように、ハードマスク層202とゲート電極材層204をマスクとして、ドレイン領域122の形成予定領域にP型不純物イオンを注入し、高濃度のP型拡散層を形成する。次に、図4に示すように、ハードマスク層202を除去する。これにより、下敷絶縁材層201が基板101上に露出する。次に、図4に示すように、ゲート電極132の両側面に、側壁絶縁膜133を形成する。側壁絶縁膜133は例えば、基板101の全面にシリコン窒化膜を形成し、該シリコン窒化膜のエッチバック加工を行うことで形成される。図4には、ゲート電極132の第1上面S1側の側面に形成された第1の側壁絶縁膜1331と、ゲート電極132の第2上面S2側の側面に形成された第2の側壁絶縁膜1332が示されている。次に、図4に示すように、フォトリソグラフィにより、半導体層113を覆うレジスト膜205を形成する。次に、図4に示すように、レジスト膜205や第1の側壁絶縁膜1331をマスクとして、斜めイオン注入により、側方拡散領域123の形成予定領域にP型不純物イオンを注入し、ゲート電極132の側方及び下方にP型拡散層を形成する。次に、図4に示すように、レジスト膜205や第1の側壁絶縁膜1331をマスクとして、通常のイオン注入により、ソース領域121の形成予定領域にN型不純物イオンを注入し、高濃度のN型拡散層を形成する。その後、本実施形態では、基板101上に、層間絶縁膜、コンタクトプラグ、ビアプラグ、配線層等が形成され、半導体装置が完成する。本実施形態の半導体装置の製造方法には例えば、バンド間トンネリングの起こる領域を容易に広げることができる、側方拡散領域123を容易に形成できる、ゲート電極132の幅を容易に微細化できるなどの利点がある。4トンネルトランジスタTr同士の位置関係次に、図5を参照し、基板101上におけるトンネルトランジスタTr同士の位置関係について説明する。図5は、本実施形態の半導体装置を構成する複数のトンネルトランジスタTrの断面を示した側方断面図である。図5には、トンネルトランジスタTr同士が、素子分離絶縁膜151によって分離された構成例が占められている。図5では、素子分離絶縁膜151間の基板101の上面に、段差が形成されており、個々の段差の段差側面S3にトンネルトランジスタTrが形成されている。図5に示す素子分離絶縁膜151は、STIShallowTrenchIsolation絶縁膜に相当する。また、これらの素子分離絶縁膜151間に挟まれた領域は、AAActiveArea領域に相当する。図5では、各AA領域に1個の段差が形成されている。また、図5には、図5の構成例から素子分離絶縁膜151を除去した構造の構成例が示されている。このような構造は、メサ方式と呼ばれる。図5では、素子分離溝の側壁面に側壁絶縁膜152が形成されている。また、図5には、図5と図5の構成例を組み合わせた構造の構成例が示されている。図5には、2つのトンネルトランジスタTrを互いに分離する素子分離絶縁膜151と、これらのトンネルトランジスタTrを、ゲート長方向に隣接する他のトンネルトランジスタTrから分離する素子分離溝及び側壁絶縁膜152が示されている。なお、本実施形態の半導体装置は、図5からのいずれの構成例を採用してもよいし、さらには、その他の構成例を採用してもよい。また、図5からでは、2つの段差が鏡面対称な形状に加工されているが、これらの段差は、その他の形状に加工しても構わない。また、図5からでは、作図の便宜上、ソース領域121、ドレイン領域122、側方拡散領域123の図示が省略されていることに留意されたい。5第1実施形態の効果最後に、図1を参照し、第1実施形態の効果について説明する。以上のように、本実施形態では、基板101の上面に段差を形成し、その段差側面S3にゲート絶縁膜131とゲート電極132とを形成する。さらには、段差側面S3と第1導電型のソース領域121との間に、第2導電型の側方拡散領域123を形成する。これにより、本実施形態では、段差側面S3の側方におけるソース領域121と側方拡散領域123とのPN接合面にて、バンド間トンネリングが誘起される構造のトンネルトランジスタTrが実現される。よって、本実施形態によれば、段差側面S3の高さT1を高くすることで、バンド間トンネリングの起こる領域を増加させることが可能となる。さらには、いわゆるポケット領域等と比べて、バンド間トンネリングの起こるPN接合面を容易に形成することが可能となる。さらには、側壁形成プロセスの応用により、ゲート電極132の幅を容易に微細化することが可能となる。以下、第1実施形態の変形例である第2実施形態について、第1実施形態との相違点を中心に説明する。第2実施形態図6は、第2実施形態の半導体装置の構成を示す側方断面図である。第1実施形態では、第1の側壁絶縁膜1331が、下敷絶縁膜134を介して第1上面S1上に形成されている図1。これに対し、第2実施形態では、第1の側壁絶縁膜1331が、第1上面S1上に直接形成されている図6。第2実施形態は例えば、第1の側壁絶縁膜1331がシリコン酸化膜であり、第1の側壁絶縁膜1331とPN接合面付近の基板101を直接接触させてもよい場合などに有効である。第2実施形態には、下敷絶縁膜134を形成する工程を省略できるという利点がある。なお、第2実施形態の半導体装置は、図2から図4に示す製造方法において、下敷絶縁材層201を形成する工程図2を省略することで製造可能である。最後に、図6を参照し、第2実施形態の効果について説明する。以上のように、本実施形態では、基板101の上面に段差を形成し、その段差側面S3にゲート絶縁膜131とゲート電極132とを形成する。さらには、段差側面S3と第1導電型のソース領域121との間に、第2導電型の側方拡散領域123を形成する。これにより、本実施形態では、段差側面S3の側方におけるソース領域121と側方拡散領域123とのPN接合面にて、バンド間トンネリングが誘起される構造のトンネルトランジスタTrが実現される。第1実施形態と同様である。よって、本実施形態によれば、段差側面S3の高さT1を高くすることで、バンド間トンネリングの起こる領域を増加させることが可能となる。さらには、いわゆるポケット領域等と比べて、バンド間トンネリングの起こるPN接合面を容易に形成することが可能となる。さらには、側壁形成プロセスの応用により、ゲート電極132の幅を容易に微細化することが可能となる。以上、本発明の具体的な態様の例を、第1及び第2実施形態により説明したが、本発明は、これらの実施形態に限定されるものではない。