一主面に凹部を形成した支持基板と、前記凹部内に収容された複数の半導体素子からなる積層体と、前記凹部内に充填され、前記積層体を封止するアンダーフィル材とを具備し、前記積層体は、前記凹部の底面側に配置された貫通電極を有さない半導体素子と、この半導体素子上に一段または多段にフリップチップ接続された貫通電極を有する半導体素子からなることを特徴とする半導体装置。前記支持基板の前記凹部形成面上に、前記凹部内の半導体素子を外部と電気的に接続するための配線基板を備えたことを特徴とする請求項1記載の半導体装置。前記凹部内の最上層の半導体素子が、前記配線基板にフリップチップ接続されていることを特徴とする請求項2記載の半導体装置。前記支持板の前記凹部形成面上に、前記凹部内の半導体素子を外部と電気的に接続するための再配線層を備えたことを特徴とする請求項1記載の半導体装置。一主面に凹部を形成した支持基板を用意する工程と、前記支持基板の前記凹部の底面に、貫通電極を有さない半導体素子を配置する工程と、前記貫通電極を有さない半導体素子上に、貫通電極を有する複数の半導体素子をフリップチップ接続して順に積層する工程と、前記凹部内にアンダーフィル材を充填して、前記積層体を封止する工程とを具備することを特徴とする半導体装置の製造方法。本発明が解決しようとする課題は、半導体チップの積層数が多くなっても、高い位置にある半導体チップ間までアンダーフィル材を水平方向に過度に拡げることなく供給することができ、周辺のボンディングパッド等の汚染や装置の大型化を防止することができる半導体装置とその製造方法を提供することにある。実施形態の半導体装置は、一主面に凹部を形成した支持基板と、前記凹部内に収容された複数の半導体素子からなる積層体と、前記凹部内に充填され、前記積層体を封止するアンダーフィル材とを具備する。前記積層体は、前記凹部の底面側に配置された貫通電極を有しない半導体素子と、この半導体素子上に一段または多段にフリップチップ接続された貫通電極を有する半導体素子からなる。以下、図面を参照して、実施形態を説明する。第1の実施形態図1は、第1の実施形態による半導体装置の構造を示す断面図である。図1に示す半導体装置半導体パッケージ10は、いわゆる積層型半導体装置であり、複数の半導体素子半導体チップ1a~1dが積層されている。なお、この実施形態では、半導体素子半導体チップの積層数が4層である場合を中心に説明するが、半導体素子半導体チップの積層数は特に限定されるものではなく、例えば、2層、8層、16層、32層等であってもよい。複数の半導体素子1a~1dは、いずれもシリコン基板等の半導体基板からなる。そのうちの1つ、すなわち半導体素子1aは、貫通電極を有さず、その一方の面に電極パッド2aが形成されたものである。一方、残りの半導体素子1b~1dは、貫通電極2b~2dを有するもので、その両面には、それぞれ各貫通電極2b~2dに一体に設けられた接続パッド図示せずが設けられている。そして、これらの複数の半導体素子1a~1dは、貫通電極を有さない半導体素子1a上に、貫通電極2b~2dを有する半導体素子1b~1dをフリップチップ接続した構造を有している。すなわち、貫通電極を有さない半導体素子1aの電極パッド2aと、これに隣接する貫通電極2bを有する半導体素子1bの半導体素子1a側の接続パッドが、半田バンプ等の金属バンプ3aで接続され、貫通電極2bを有する半導体素子1bの他側の接続パッドが、それに隣接する貫通電極2cを有する半導体素子1cの半導体素子1b側の接続パッドと、半田バンプ等の金属バンプ3bで接続されている。同様に、貫通電極2cを有する半導体素子1cの他側の接続パッドが、それに隣接する貫通電極2dを有する半導体素子1dの半導体素子1c側の接続パッドと、半田バンプ等の金属バンプ3cで接続されている。このようにフリップチップ接続されて積層体4とされた複数の半導体素子1a~1dは、支持基板5の一方の主面に形成された凹部5a内に収容されるとともに、凹部5a内にアンダーフィル材6が充填されている。支持基板5を備えることで、アンダーフィル材6を水平方向に拡げることなく各半導体素子1a~1d間の間隙に充填することができる。すなわち、支持基板5は、アンダーフィル材6の水平方向の拡がりを防止する機能を有するものである。したがって、支持基板5を構成する材料は、このような機能を有することができるもの、換言すると、アンダーフィル材6を充填したときに変形しないものであればよく、金属、樹脂、セラミック等、各種の材料を使用することができる。加工の容易さ等の観点からは、金属もしくは樹脂が好ましい。また、アルミ等のシールド性を有する金属材料を用いれば、ノイズに対するシールド効果を付与することができる。また、銅等の熱伝導性の高い材料を用いれば、半導体素子1a~1dの熱を外部に放出する放熱材としての機能を併せ有することができる。また、42アロイは、線膨張率がシリコンと近似していることから、半導体素子1a~1dを構成する半導体基板としてシリコンSi基板を用いた場合には好ましい。なお、支持基板5は、そのまま半導体装置10の構成部材となるため、半導体装置の製造工程中の半導体素子1a~1dや後述する配線基板7の反りを抑制する機能を併せ有することができる。また、支持基板5は、半導体素子1a~1dの搬送部材としての機能を併せ有することができる。支持基板5は、例えば、底部を金属材料で形成し、側部をプラスチック材料で形成したり、本体をプラスチック材料で形成し、その底部下面に金属材料を貼り付ける等の複合構造としてもよい。このような例においては、後述するように、半導体装置10の製造工程における支持基板5の切断作業を容易なものとすることができる。半導体装置10の小型化、薄型化のためには、支持基板5の高さhは、例えば、図1に示すような半導体素子の積層数が4層の場合、0.4~0.7mm、積層数が8の場合、0.6~0.9mm、積層数が16の場合、0.8~1.1mmとすることが好ましい。また、支持基板5の外縁から半導体素子1a~1dの端部までの距離wは、320μm以下、好ましくは320~200μmとすることが好ましい。さらに、支持基板5の底部の厚みdは、300μm以下、好ましくは100~150μmとすることが好ましい。また、支持基板5の凹部5a内に充填されるアンダーフィル材6としては、例えばエポキシ系樹脂が用いられる。アンダーフィル材6に用いる樹脂は、各半導体素子1a~1d間に十分に充填され、かつボイドの発生がない材料を選択することが好ましい。複数の半導体素子1a~1dは、貫通電極を有さない半導体素子1aが支持基板5の底面側に位置するように収容されている。半導体素子1aは、支持基板5の底面にダイアタッチフィルムDAFのような接着剤8によって接着固定されている。図1に示す半導体装置10は、支持基板5の凹部5a内に収容された半導体素子1a~1dを外部に接続するための配線基板7をさらに備えている。配線基板7には、例えば樹脂基板、セラミックス基板、ガラス基板等の絶縁基板を基材として用いた多層配線基板が使用される。樹脂基板を適用した配線基板7としては、一般的な多層銅張積層板多層プリント配線板等が挙げられる。配線基板7の一方の面には、電極パッド7aが設けられ、その上に半田バンプ等の外部電極11が固定されている。また、配線基板7の他方の面には、表面配線層7b及び電極パッド図示せずが設けられており、この配線基板7の電極パッドと凹部5a内の最上層図1では、最も下方に位置しているの半導体素子1dの配線基板7側の電極パッドとが半田バンプ等の金属バンプ12で接続されている。配線基板7の内部には、さらに表面配線層7bと外部電極11側の電極パッド7aに接続された内層配線層7cが設けられている。外部電極11と半導体素子1dとは、外部電極11側の電極パッド7a、内層配線層7c、表面配線層7b、半導体素子1d側の電極パッド、及び金属バンプ12を介して電気的に接続されている。支持基板5と半導体素子1a~1dとアンダーフィル材6からなるモジュールと、配線基板3との間の間隙に、アンダーフィル材13が充填され固化されている。以下、支持基板5の凹部5a内に充填されたアンダーフィル材6を第1のアンダーフィル材6と称し、支持基板5と半導体素子1a~1dとアンダーフィル材6からなるモジュールと配線基板7との間の間隙に充填されたアンダーフィル材13を第2のアンダーフィル材13と称する。この第2のアンダーフィル材13には、第1のアンダーフィル材6に用いたものと同様の樹脂を用いることができる。はみ出し量低減の観点からはフィルム状の封止材、NCFNonConductiveFilm等の使用も好ましい。次に、この実施形態による半導体装置10の製造工程について、図2及び図3を用いて説明する。まず、図2aに示すように、一方の主面に、凹部5aが複数図面の例では、2つのみ示している形成された支持基板5Aを用意し、その凹部5a内に、複数の半導体素子1a~1dを順に積層しながら配置する。配置する半導体素子1a~1dのうち、まず、貫通電極を有さない半導体素子1aを、凹部5aの底面に、電極パッド2a形成面を上方に向けて固定する。固定にはダイアタッチフィルムのような接着剤8を用いる。次いで、この半導体素子1a上に、残りの半導体素子1b~1dを順次積層する。このとき、各半導体素子1a~1dの対向する電極パッド間を半田バンプ等の金属バンプ3a~3cで接続しながら積層する。支持基板5Aの凹部5aは、収容する半導体素子1a~1dを積層し接続したときに、最上層の半導体素子1dの上面が少なくとも支持基板5Aの上面から露出しないような深さを有する。また、凹部5aは、後工程で切断したときに凹部の側面にその機能を損なわないだけの厚さ、例えば0.1~0.3mmの厚さの側壁が残るような幅が設けられている。このようにして、支持基板5Aに設けられた各凹部5a内への複数の半導体素子1a~1dの積層体4の収容が完了したら、図2bに示すように、各凹部5aにアンダーフィル材6を充填し硬化させる。アンダーフィル材6は、凹部5aの側壁と半導体素子1a~1dの積層体4の側面との間に供給し、積層した各半導体素子1a~1dの間隙に充填させる。充填が完了したところで、アンダーフィル材6を硬化させる。なお、アンダーフィル材6を充填する前に、最上層の半導体素子1dの上面に電極パッドを形成しておくが、アンダーフィル材6を充填する際、これらの電極パッドが露出するようにする。電極パッドは、場合により、次の平坦化処理あるいはそれに続く金属バンプ形成工程で露出させてもよい。次に、図2cに示すように、アンダーフィル材6の上面、必要に応じて、さらに支持基板5Aの上面を平坦化した後、露出させた半導体素子1d上面の電極パッド上に半田ボール等を搭載して金属パンプ12を形成する。次に、図3dに示すように、支持基板5をダイシングテープ等図示せずに固定した後、ダイヤモンドブレード等のブレードを用いて切断し、1つの凹部5aが形成された支持基板5と、この凹部5aに収容された4つの半導体素子1a~1dと、アンダーフィル材6からなるモジュールに個片化する。図3d中、符号31はブレードによる切断部を示している。前述したように、支持基板5として、全体がプラスチック材料からなるものや、底部を金属材料で形成し、側部をプラスチック材料で形成したり、プラスチック材料からなる支持基板の下面に金属材料を貼り付けたもの等を使用した場合には、切断作業が容易となる。次に、図3eに示すように、上記各モジュールの上下を反転させて、内層配線層7c、表面配線層7b、電極パッドが形成された配線基板7の電極パッドと、半導体素子1dの上面に形成された電極パッドとを金属バンプ12で接続し、さらに、半導体素子1dと配線基板7との間の間隙にアンダーフィル材13を充填し硬化させる。次に、図3fに示すように、配線基板7の下面に電極パッド7aを形成し、半田ボール等を搭載して外部電極11を形成する。その後、支持基板5の切断部31の位置で配線基板7をブレードを用いて切断することにより、図1に示す半導体装置10が作製される。以上説明した製造方法では、支持基板5を切断してモジュールを作製した後、配線基板7に搭載している。この方法では、配線基板7上の電極パッドと半導体素子1d上の電極パッド上に設けた金属バンプ12の位置合わせの自由度が増す。つまり、配線基板7上の電極パッドと半導体素子1d上の金属バンプ12の位置に多少の位置ずれがあっても、搭載するモジュールの位置を制御することができ、配線基板7上の電極パッドと半導体素子1d上の金属バンプ12との接続信頼性を向上させることができる。また、この方法では、図2aの工程において、支持基板5Aの凹部5a内で、半導体素子1a~1dを積層しているが、このような半導体素子1a~1dの積層を別のステージ上で積層し、積層体4として凹部5a内に収容するようにしてもよい。第2の実施形態図4は、第2の実施形態による半導体装置半導体パッケージ20の構造を示す断面図である。なお、本実施形態においては、重複する説明を避けるため、第1の実施の形態と共通する点については説明を省略または簡略化し、相違点を中心に説明する。図4に示す半導体装置半導体パッケージ20は、図1に示す半導体装置10において、支持基板5の凹部5a内に収容された半導体素子1a~1dを外部に接続するため、配線基板7に代えて再配線層41を備えたものである。再配線層41は、支持基板5の凹部5a形成面上に、第1の絶縁膜42を介して設けられている。再配線層41の一端は、半導体素子1dの再配線層41側の面に形成された電極パッドに接続され、他端にはポスト43を介して半田バンプ等の外部電極が形成されている。図4において、符号44及び45は、再配線層41と外部電極11形成面とに間に形成された第2の絶縁膜及びエポキシ樹脂等からなる樹脂層を示している。なお、図面では、第2の絶縁膜44は、第1の絶縁膜42と一体のものとして示している。第2に実施形態においても、第1の実施の形態と同様の効果を得ることができる。また、この実施形態では、外部に接続するために再配線層技術を利用しているので、半導体装置の一層の小型化、薄型化を実現することができる。次に、この実施形態による半導体装置20の製造工程について、図5及び図6を用いて説明する。この半導体装置20は、上述したように、半導体素子1a~1dを外部に接続するため、再配線層41を備えたものである。したがって、その製造にあたっては、図5cに示すように、アンダーフィル材6の上面、必要に応じて、さらに支持基板5Aの上面を平坦化した後、その平坦化した面に、常法により、図4に示したような、半導体素子1d上面に設けられた電極パッドに接続された再配線層41を含む層を形成する図6d。次に、ポスト43上に、半田ボール等を搭載して外部電極11を形成し、さらに、支持基板5Aをダイシングテープ等図示せずに固定し、ダイヤモンドブレード等のブレードを用いて支持基板5A、その上面の第1及び第2の絶縁膜42及び44、樹脂層45を切断する図6e。これにより、図4に示す半導体装置20が作製される。なお、この製造方法において、図6cまでの工程は、それぞれ前述した図2a及び図2bの工程と同様であり、説明を省略する。以上説明した少なくとも一つの実施形態によれば、凹部を形成した支持基板によって、アンダーフィル材の水平方向の拡がりを抑制できるので、半導体素子の積層数が多くても、上層の半導体素子の間隙に充填するのに必要な高さにまで少ない使用量でアンダーフィル材を供給することができる。しかも、凹部の側壁や底部の厚さを薄くすることができるため、半導体装置がそのために大型化したり厚肉化したりすることもない。また、支持基板は、そのまま半導体装置の構成部材となるため、半導体装置の製造工程中の半導体素子の反りを抑制することが可能になる。また、支持基板が半導体素子の搬送部材として機能することができるため、半導体装置の一括組み立てが可能にあり、生産性を高めることができる。さらに、ノイズに対するシールド効果を付与することが可能になる。以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施し得るものであり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。