データの読出し又は書込み動作が行われるセルアレイと、カラム選択信号に応じて前記セルアレイのビットラインとグローバルビットラインを選択的に連結するローカルカラムスイッチと、イネーブル信号に応じて前記グローバルビットラインとセンスアンプを選択的に連結するグローバルカラムスイッチと、バンクアクティブ動作に対応する制御信号に応じて前記グローバルカラムスイッチの電流経路を選択的に連結又は遮断するスイッチング部とを含むことを特徴とする非揮発性メモリ装置。前記スイッチング部は、前記バンクアクティブ動作時に前記制御信号が活性化され、バンクがアクティブにならない待機モード時に前記制御信号が非活性化され、前記グローバルカラムスイッチのボディー端子と接地電圧端との連結を遮断し、前記ボディー端子をフローティングさせることを特徴とする請求項1に記載の非揮発性メモリ装置。前記ローカルカラムスイッチは、ゲート端子とボディー端子を介しポンピング電圧が印加されることを特徴とする請求項1に記載の非揮発性メモリ装置。前記グローバルカラムスイッチは、前記イネーブル信号の活性化時に前記グローバルビットラインと前記センスアンプを連結させ、前記イネーブル信号の非活性化時に前記グローバルビットラインと前記センスアンプの連結を遮断させる第1トランジスタ及び第2トランジスタを含むことを特徴とする請求項1に記載の非揮発性メモリ装置。前記イネーブル信号は、待機モード時にローレベルに非活性化され、前記第1トランジスタ及び第2トランジスタがターンオフされることを特徴とする請求項4に記載の非揮発性メモリ装置。前記スイッチング部は、前記グローバルカラムスイッチのボディー端子と接地電圧端の間に連結され、ゲート端子を介し前記制御信号が印加される第3トランジスタを含むことを特徴とする請求項1に記載の非揮発性メモリ装置。前記第3トランジスタは、前記アクティブ動作時に前記制御信号が活性化されると、前記ボディー端子と前記接地電圧端を連結し、待機モード時に前記制御信号が非活性化されると、前記ボディー端子がフローティングされることを特徴とする請求項6に記載の非揮発性メモリ装置。前記第3トランジスタのボディー端子がフローティングされるとき、前記グローバルカラムスイッチはターンオフされることを特徴とする請求項7に記載の非揮発性メモリ装置。アドレス選択信号及びバンクアクティブ信号に応じて前記制御信号を生成する制御信号生成部をさらに含むことを特徴とする請求項1に記載の非揮発性メモリ装置。前記制御信号生成部は、前記アドレス選択信号と前記バンクアクティブ信号が活性化されると、前記制御信号を活性化させて出力することを特徴とする請求項9に記載の非揮発性メモリ装置。ロー及びカラム方向に複数個配列されたセルアレイと、前記セルアレイのカラムラインを選択する複数のローカルカラムスイッチと、前記複数のローカルカラムスイッチと対応され、グローバルビットラインを選択する複数のグローバルカラムスイッチと、バンクアクティブ動作に対応する制御信号に応じて前記複数のグローバルカラムスイッチの電流経路を連結させるかフローティングさせるスイッチング部とを含むことを特徴とする非揮発性メモリ装置。前記複数のグローバルカラムスイッチはロー方向に形成され、前記スイッチング部のフローティングノードを共有することを特徴とする請求項11に記載の非揮発性メモリ装置。前記複数のローカルカラムスイッチは、前記バンクアクティブ動作時に前記複数のグローバルカラムスイッチと接地電圧端を介し前記電流経路が形成されることを特徴とする請求項11に記載の非揮発性メモリ装置。前記スイッチング部は、前記バンクアクティブ動作時に前記制御信号が活性化され、バンクがアクティブにならない待機モード時に前記制御信号が非活性化され、前記複数のグローバルカラムスイッチのボディー端子と接地電圧端との連結を遮断し、前記ボディー端子をフローティングさせることを特徴とする請求項11に記載の非揮発性メモリ装置。前記複数のローカルカラムスイッチのそれぞれは、ゲート端子とボディー端子を介しポンピング電圧が印加されることを特徴とする請求項11に記載の非揮発性メモリ装置。前記複数のグローバルカラムスイッチは、イネーブル信号の活性化時に前記グローバルビットラインとセンスアンプを連結させ、前記イネーブル信号の非活性化時に前記グローバルビットラインと前記センスアンプの連結を遮断させる第1トランジスタ及び第2トランジスタを含むことを特徴とする請求項11に記載の非揮発性メモリ装置。前記イネーブル信号は、待機モード時にローレベルに非活性化され、前記第1トランジスタ及び第2トランジスタがターンオフされることを特徴とする請求項16に記載の非揮発性メモリ装置。前記スイッチング部は、前記複数のグローバルカラムスイッチのボディー端子と接地電圧端の間に連結され、ゲート端子を介し前記制御信号が印加される第3トランジスタを含むことを特徴とする請求項11に記載の非揮発性メモリ装置。前記第3トランジスタは、前記アクティブ動作時に前記制御信号が活性化されると、前記ボディー端子と前記接地電圧端を連結し、待機モード時に前記制御信号が非活性化されると、前記ボディー端子がフローティングされることを特徴とする請求項18に記載の非揮発性メモリ装置。前記第3トランジスタのボディー端子がフローティングされるとき、前記複数のグローバルカラムスイッチはターンオフされることを特徴とする請求項19に記載の非揮発性メモリ装置。アドレス選択信号及びバンクアクティブ信号に応じて前記制御信号を生成する制御信号生成部をさらに含むことを特徴とする請求項11に記載の非揮発性メモリ装置。前記制御信号生成部は、前記アドレス選択信号と前記バンクアクティブ信号が活性化されると、前記制御信号を活性化させて出力することを特徴とする請求項21に記載の非揮発性メモリ装置。本発明の実施形態は、カラムスイッチのターンオフ時に漏れ電流の経路をフローティングさせて漏れ電流を防止できるようにすることにその特徴がある。本発明の実施形態に係る非揮発性メモリ装置は、データの読出し又は書込み動作が行われるセルアレイと、カラム選択信号に応じてセルアレイのビットラインとグローバルビットラインを選択的に連結するローカルカラムスイッチと、イネーブル信号に応じてグローバルビットラインとセンスアンプを選択的に連結するグローバルカラムスイッチと、バンクアクティブ動作に対応する制御信号に応じてグローバルカラムスイッチの電流経路を選択的に連結又は遮断するスイッチング部とを含むことを特徴とする。さらに、本発明の他の実施形態に係る非揮発性メモリ装置は、ロー及びカラム方向に複数個配列されたセルアレイと、セルアレイのカラムラインを選択する複数のローカルカラムスイッチと、複数のローカルカラムスイッチと対応され、グローバルビットラインを選択する複数のグローバルカラムスイッチと、バンクアクティブ動作に対応する制御信号に応じて複数のグローバルカラムスイッチの電流経路を連結させるかフローティングさせるスイッチング部とを含むことを特徴とする。本発明の実施形態は、カラムの選択に用いられるカラムスイッチがターンオフされる場合、漏れ電流の経路をフローティングさせることにより漏れ電流を防止できるようにする効果を提供する。以下、図を参照しながら本発明の実施形態に対し詳しく説明する。図4は、本発明の実施形態に係る非揮発性メモリ装置の回路図である。本発明の実施形態に係る非揮発性メモリ装置はセルアレイ100、ローカルカラムスイッチLYSW、グローバルカラムスイッチGYSW、及びスイッチング部200を含む。ここで、ローカルカラムスイッチLYSWは、セルアレイ100のビットラインとグローバルビットラインを選択的に連結するためのPMOSトランジスタP1を含む。PMOSトランジスタP1は、ビットラインBLとグローバルカラムスイッチGYSWの間に連結され、ゲート端子を介しカラム選択信号YSWが印加される。グローバルカラムスイッチGYSWは、グローバルビットラインとセンスアンプSAを選択的に連結するためのPMOSトランジスタP2、NMOSトランジスタN1及びインバータIV1を含む。NMOSトランジスタN1は、ローカルカラムスイッチLYSWとセンスアンプSAの間に連結され、ゲート端子を介しイネーブル信号ENが印加される。なお、PMOSトランジスタP2は、ローカルカラムスイッチLYSWとセンスアンプSAの間に連結され、ゲート端子を介しインバータIV1により反転されたイネーブル信号ENが印加される。さらに、スイッチング部200は、制御信号CTRに応じてNMOSトランジスタN1のボディーBody電圧を制御する。このようなスイッチング部200はNMOSトランジスタN2を含む。NMOSトランジスタN2のドレイン端子はNMOSトランジスタN1のボディーに連結され、NMOSトランジスタN2のゲート端子に制御信号CTRが入力され、NMOSトランジスタN2のソース端子は接地電圧端に連結される。このような構成を有する本発明の実施形態に関する動作過程を説明すれば次の通りである。ローカルカラムスイッチLYSWは、読出し又は書込み動作時にカラム選択信号YSWがローレベルになる場合、PMOSトランジスタP1がターンオンされ、ビットラインBLとグローバルカラムスイッチGYSWを連結させる。その反面、ローカルカラムスイッチLYSWは、待機Standby動作時にカラム選択信号YSWがハイレベルになる場合、PMOSトランジスタP1がターンオフされ、ビットラインBLとグローバルカラムスイッチGYSWの間の連結を遮断させる。ここで、カラム選択信号YSWがハイレベルの場合、PMOSトランジスタP1のゲート端子とボディーにポンピング電圧VPPが印加される。なお、グローバルカラムスイッチGYSWは、イネーブル信号ENがハイレベルの場合、NMOSトランジスタN1とPMOSトランジスタP2が全てターンオン状態になる。ここで、読出し又は書込み動作などが行われバンクがアクティブになる場合、イネーブル信号ENがハイレベルになる。これに伴い、ローカルカラムスイッチLYSWから印加されるデータをセンスアンプSAに出力することができるようになる。その反面、グローバルカラムスイッチGYSWは、イネーブル信号ENがローレベルの場合、NMOSトランジスタN1とPMOSトランジスタP2が全てターンオフ状態となる。ここで、バンクがアクティブにならない待機動作時にはイネーブル信号ENがローレベルになる。これに伴い、ローカルカラムスイッチLYSWとセンスアンプSAの間の連結を遮断する。スイッチング部200は、制御信号CTRがハイレベルに活性化されると、NMOSトランジスタN2がターンオンされる。NMOSトランジスタN2がターンオンされると、NMOSトランジスタN1のボディー端子が接地電圧端に連結される。その反面、制御信号CTRがローレベルに非活性化されると、NMOSトランジスタN2がターンオフされる。NMOSトランジスタN2がターンオフされると、NMOSトランジスタN1のボディー端子がフローティングノードFNと連結されフローティング状態となる。ここで、制御信号CTRはバンクアクティブ動作に係わる信号であり、読出し又は書込み動作時にバンクがアクティブになれば、制御信号CTRがハイレベルに活性化される。また、バンクがアクティブにならない待機動作時に制御信号CTRがローレベルに非活性化される。ローカルカラムスイッチLYSWのPMOSトランジスタP1は、ボディー端子に電圧レベルの高いポンピング電圧VPPが印加される。なお、グローバルカラムスイッチGYSWのNMOSトランジスタN1は、ボディー端子に電圧レベルの低い接地電圧VSSが印加される。これに伴い、ローカルカラムスイッチLYSWとグローバルカラムスイッチGYSWがターンオフされた場合にも、高いボディー電圧レベルを有するPMOSトランジスタP1から低いボディー電圧レベルを有するNMOSトランジスタN1へ漏れ電流I_LEAKが流れることになる。即ち、ブレークダウンBreakdown電圧以前にゲートバイアスとドレインバイアスが大きく相違する場合、NMOSトランジスタN1のドレイン端子から基板側に漏れ電流I_LEAKが発生することになる。ここで、漏れ電流I_LEAKはGIDLGateInducedDrainLeakageによる漏れ電流に該当する。しかし、本発明の実施形態ではバンクがアクティブにならないので、ローカルカラムスイッチLYSWとグローバルカラムスイッチGYSWがターンオフされた状態では制御信号CTRがローレベルになる。これに伴い、バンクがアクティブにならない場合、フローティングノードFNと接地電圧端の間の連結を遮断し、フローティングノードFNがフローティング状態となる。このような場合、NMOSトランジスタN1のボディー端子がフローティングされ、NMOSトランジスタN1のバルクバイアスレベルが上昇することになる。したがって、NMOSトランジスタN1のバルク端子に不要な漏れ電流I_LEAKが流れることになるのを防止できるようにする。図5は、図4の各構成要素を含む非揮発性メモリ装置の全体構成を示す図である。本発明の実施形態に係る非揮発性メモリ装置は、セルアレイ100、ローカルロースイッチLXSW、ローカルカラムスイッチLYSW、グローバルカラムスイッチGYSW、スイッチング部200、センスアンプSAを含む。本発明の実施形態に係る非揮発性メモリ装置は、セルアレイ100に含まれた複数の単位セルに格納されたデータをセンスアンプSAがセンシングしてセンシングデータを出力する。セルアレイ100は、ロー及びカラム方向に複数個配列され単位セルを含む。それぞれの単位セルはメモリ素子を含み、メモリ素子にデータが格納される。ここで、メモリ素子は多様な非揮発性メモリ素子が用いられ得る。例えば、強誘電体キャパシタ、相変化抵抗素子、STTSpinTorqueTransfer素子、磁気抵抗素子などが用いられ得る。特に、単位セルに相変化抵抗素子が用いられる場合、単位セルはスイッチング素子を含むことができる。スイッチング素子は、ビットライン方向からワードライン方向、又はワードライン方向からビットライン方向の一方向にのみ電流が流れるようにする役割を果たす。スイッチング素子にはMOSトランジスタ、ダイオード素子などが使用可能である。複数のローカルカラムスイッチLYSWはセルアレイ100の上部及び下部に形成され、複数のビットラインのうち1つのビットラインBLを選択する。ここで、複数のローカルカラムスイッチLYSWはセルアレイ100を基準にしてカラム垂直方向に形成される。なお、複数のグローバルカラムスイッチGYSWはローカルカラムスイッチLYSWの最短下部に形成され、グローバルビットラインGBLとセンスアンプSAとの連結を選択的に制御する。例えば、セルアレイ100は複数のカラムラインとローラインを含み、それぞれのカラムラインとローラインが交差する地点に単位セルが形成され得る。複数のローカルロースイッチLXSWはセルアレイ100の左側及び右側に形成され、入力されるローアドレスに従いセルアレイ100の特定のローラインを選択することができる。ここで、複数のローカルロースイッチLXSWはセルアレイ100を基準にしてロー水平方向に形成される。同様に、ローカルカラムスイッチLYSW及びグローバルカラムスイッチGYSWは、カラム選択信号YSWに応じて特定のカラムラインを選択することができる。ここで、複数のローカルカラムスイッチLYSWは1つのグローバルカラムスイッチGYSWと連結される。図4に示す通り、1つのローカルカラムスイッチLYSWで発生する漏れ電流I_LEAKは少量に見られ得る。しかし、図5に示す通り、複数のローカルカラムスイッチLYSWが1つのグローバルカラムスイッチGYSWを共有する場合、それぞれのローカルカラムスイッチLYSWで発生した漏れ電流I_LEAKが、下側にあるグローバルカラムスイッチGYSWのボディー端子を抜け出すことになる。特に、複数のローカルカラムスイッチLYSWが1つのグローバルカラムスイッチGYSWを共有する構造では、グローバルカラムスイッチGYSWで発生する漏れ電流I_LEAKは無視することができない量になる。したがって、待機モード時に予想外の電流が消耗され、電力消耗の側面で不利になる。したがって、本発明の実施形態では、スイッチング部200の動作に伴いグローバルカラムスイッチGYSWで発生する漏れ電流の経路をフローティングノードFNを介してフローティングさせることにより、漏れ電流の発生を低減させることができるようにする。センスアンプSAは、ローカルカラムスイッチLYSW及びグローバルカラムスイッチGYSWにより選択されたビットラインBLと連結された単位セルに格納されたデータをセンシングしてセンシングデータを生成する。スイッチング部200は複数のグローバルカラムスイッチGYSWに連結され、制御信号CTRに応じてグローバルカラムスイッチGYSWを接地電圧端に選択的に連結させる。バンクが読出し又は書込み動作を行わない場合、それぞれのグローバルカラムスイッチGYSWと連結されたフローティングノードFNがフローティング状態となる。ここで、複数のグローバルカラムスイッチGYSWは1つのフローティングノードFNを共有することになる。図6は、本発明の他の実施形態に係る非揮発性メモリ装置の回路図である。本発明の他の実施形態に係る非揮発性メモリ装置は、セルアレイ100、ローカルカラムスイッチLYSW、グローバルカラムスイッチGYSW、スイッチング部300及び制御信号生成部400を含む。ここで、ローカルカラムスイッチLYSWは複数のPMOSトランジスタPL1~PLNを含む。複数のPMOSトランジスタPL1~PLNはビットラインBL1~BLNとグローバルカラムスイッチGYSWの間に連結され、ゲート端子を介し複数のカラム選択信号YSW1~YSWNが印加される。グローバルカラムスイッチGYSWはPMOSトランジスタP3、NMOSトランジスタN3及びインバータIV2を含む。NMOSトランジスタN3はローカルカラムスイッチLYSWとセンスアンプSAの間に連結され、ゲート端子を介しイネーブル信号ENが印加される。なお、PMOSトランジスタP3はローカルカラムスイッチLYSWとセンスアンプSAの間に連結され、ゲート端子を介しインバータIV2により反転されたイネーブル信号ENが印加される。さらに、スイッチング部300は制御信号CTRに応じてNMOSトランジスタN3のボディーBody電圧を制御する。このようなスイッチング部300はNMOSトランジスタN4を含む。NMOSトランジスタN4のドレイン端子はNMOSトランジスタN3のボディーに連結され、NMOSトランジスタN4のゲート端子に制御信号CTRが入力され、NMOSトランジスタN4のソース端子は接地電圧端に連結される。さらに、制御信号生成部400は、アドレス選択信号ADD_Sとバンクアクティブ信号B_ACTに応じて制御信号CTRを生成し、スイッチング部300に出力する。このような構成を有する本発明の他の実施形態に関する動作過程を説明すれば次の通りである。本発明の他の実施形態に係るローカルカラムスイッチLYSWは、複数のカラム選択信号YSW1~YSWNに応じて複数のビットラインBL1~BLNのうち1つのビットラインBLを選択する。例えば、ローカルカラムスイッチLYSWは複数のPMOSトランジスタPL1~PLNを含む。複数のPMOSトランジスタPL1~PLNのそれぞれは、ゲート端子に入力されるカラム選択信号YSW1~YSWNにより選択的にターンオン又はターンオフされる。カラム選択信号YSW1がローレベルに入力され、残りのカラム選択信号YSW2~YSWNがハイレベルに入力されると、PMOSトランジスタPL1のみターンオンされる。その結果、センスアンプSAはビットラインBL1と連結された単位セルに格納されたデータをセンシングすることができる。その反面、ローカルカラムスイッチLYSWは、待機動作時にカラム選択信号YSW1がハイレベルになる場合、PMOSトランジスタPL1がターンオフされ、ビットラインBL1とグローバルカラムスイッチGYSWの間の連結を遮断させる。なお、グローバルカラムスイッチGYSWは、イネーブル信号ENがハイレベルの場合、NMOSトランジスタN3とPMOSトランジスタP3が全てターンオン状態となる。これに伴い、ローカルカラムスイッチLYSWから印加されるデータをセンスアンプSAに出力することができるようになる。その反面、グローバルカラムスイッチGYSWは、イネーブル信号ENがローレベルの場合、NMOSトランジスタN3とPMOSトランジスタP3が全てターンオフ状態となる。これに伴い、ローカルカラムスイッチLYSWとセンスアンプSAの間の連結を遮断する。スイッチング部300は、制御信号CTRがハイレベルに活性化されると、NMOSトランジスタN4がターンオンされる。NMOSトランジスタN4がターンオンされると、NMOSトランジスタN3のボディー端子が接地電圧端に連結される。その反面、制御信号CTRがローレベルに非活性化されると、NMOSトランジスタN4がターンオフされる。NMOSトランジスタN4がターンオフされると、NMOSトランジスタN3のボディー端子がフローティングノードFNと連結されフローティング状態となる。ここで、制御信号CTRは制御信号生成部400から生成された信号である。制御信号生成部400は、アドレス選択信号ADD_Sとバンクアクティブ信号B_ACTに応じて制御信号CTRを制御する。バンクアクティブ信号B_ACTはバンクアクティブ動作に係わる信号であり、アドレス選択信号ADD_Sはバンク、ロー又はカラムアドレスが選択される場合活性化される信号である。したがって、制御信号生成部400は、バンクアクティブ信号B_ACT、アドレス選択信号ADD_Sの組合せに従い読出し又は書込み動作時にバンクがアクティブになると、制御信号CTRをハイレベルに活性化させる。その反面、制御信号生成部400は、バンクアクティブ信号B_ACT、アドレス選択信号ADD_Sの組合せに従いバンクがアクティブにならない待機動作時に制御信号CTRをローレベルに非活性化させる。ローカルカラムスイッチLYSWのPMOSトランジスタPL1~PLNは、ボディー端子に電圧レベルの高いポンピング電圧VPPが印加される。なお、グローバルカラムスイッチGYSWのNMOSトランジスタN3は、ボディー端子に電圧レベルの低い接地電圧VSSが印加される。これに伴い、ローカルカラムスイッチLYSWとグローバルカラムスイッチGYSWがターンオフされた場合にも、高いボディー電圧レベルを有するPMOSトランジスタPL1~PLNから低いボディー電圧レベルを有するNMOSトランジスタN3へ漏れ電流が流れることになる。しかし、本発明の実施形態ではバンクがアクティブにならないので、ローカルカラムスイッチLYSWとグローバルカラムスイッチGYSWがターンオフされた状態では、制御信号CTRがローレベルになる。これに伴い、バンクがアクティブにならない場合、フローティングノードFNと接地電圧端の間の連結を遮断しフローティングノードFNをフローティングさせることにより、不要な漏れ電流が流れることになるのを防止できるようにする。以上、本発明に関する好ましい実施形態を説明したが、本発明は前記実施形態に限定されず、本発明の属する技術範囲を逸脱しない範囲での全ての変更が含まれる。