"入力画像データに応じて表示パネルを駆動するために、前記入力画像データから対応チャンネルのディジタル値を取り出すロジック回路と、前記ロジック回路の出力ディジタル値に応じた電圧信号を出力するレベルシフタ回路と、前記レベルシフタ回路の電圧信号をレベル変換して階調電圧を生成するデコーダ回路と、前記デコーダ回路の高インピーダンスの出力信号を低インピーダンスの駆動信号に変換して出力するオペアンプ回路と、前記駆動信号を前記表示パネルに出力するための出力パッドと、を含む1チャンネル分の駆動系を複数のチャンネル分備える表示装置用駆動回路であって、前記駆動系として、前記ロジック回路、前記レベルシフタ回路、前記デコーダ回路、前記オペアンプ回路、及び出力パッドがその順に所定の方向に向かって配置された第1駆動系と、前記ロジック回路、前記レベルシフタ回路、及び前記デコーダ回路がその順に前記所定の方向に向かって配置され、かつ前記オペアンプ回路及び前記出力パッドがその順に前記所定の方向とは逆方向に向かって自身の前記ロジック回路より前記逆方向側の位置から配置された第2駆動系と、が隣り合って基板上に配置されていることを特徴とする表示装置用駆動回路。前記第2駆動系の前記デコーダ回路と前記オペアンプ回路との間は、前記第2駆動系の前記レベルシフタ回路及び前記ロジック回路の内部を順に介して配線されることを特徴とする請求項1記載の表示装置用駆動回路。前記基板は長方形の形状であり、前記所定の方向は前記集積回路基板の一方の長手辺に向かった方向であり、前記逆方向は前記集積回路基板の他方の長手辺に向かった方向であり、前記第1駆動系の前記出力パッドは前記一方の長手辺部分に配置され、前記第2駆動系の前記出力パッドは前記他方の長手辺部分に配置されていることを特徴とする請求項1記載の表示装置用駆動回路。前記第1駆動系と前記第2駆動系とが少なくとも1チャンネル毎に交互に前記基板上に配置されていることを特徴とする請求項1~3のいずれか1記載の表示装置用駆動回路。前記第1及び第2駆動系の前記ロジック回路、前記レベルシフタ回路、前記デコーダ回路、及び前記オペアンプ回路は集積回路として前記基板上に形成されていることを特徴とする請求項1~4のいずれか1記載の表示装置用駆動回路。入力画像データに応じて表示パネルを駆動するために、前記入力画像データから対応チャンネルのディジタル値を取り出すロジック回路と、前記ロジック回路の出力ディジタル値に応じた電圧信号を出力するレベルシフタ回路と、前記レベルシフタ回路の電圧信号をレベル変換して階調電圧を生成するデコーダ回路と、前記デコーダ回路の高インピーダンスの出力信号を低インピーダンスの駆動信号に変換して出力するオペアンプ回路とで基板上に構成されるドライバセルであって、前記ロジック回路、前記レベルシフタ回路、及び前記デコーダ回路各々が形成される方形状領域の各幅と比較して、前記オペアンプ回路が形成される方形状領域の各幅が各同一辺方向において大きいことを特徴とするドライバセル。前記オペアンプ回路が形成される方形状領域の各幅は、各同一辺方向において前記ロジック回路、前記レベルシフタ回路、及び前記デコーダ回路各々が形成される方形状領域の各幅の略2倍であることを特徴とする請求項6記載のドライバセル。しかしながら、かかる従来の表示装置用駆動回路においては、オペアンプ回路から出力パッドまでの配線パターンが長くなってしまう部分すなわち、金属配線パターン17Aがあるので、その部分では出力配線抵抗が大きくなり、出力のスルーレートslewrateに悪影響を及ぼすという問題点がある。また、チャンネル毎に配線パターンの距離が異なるので、出力配線抵抗がチャンネル毎に異なり、チャンネル毎の出力特性のばらつきを生ずるという別の問題点がある。そこで、本発明の目的は、かかる点を鑑みてなされたものであり、出力のスルーレートの改善を図りかつチャンネル毎の出力特性のばらつきを軽減することができる表示装置用駆動回路及びドライバセルを提供することである。本発明の表示装置用駆動回路は、入力画像データに応じて表示パネルを駆動するために、前記入力画像データから対応チャンネルのディジタル値を取り出すロジック回路と、前記ロジック回路の出力ディジタル値に応じた電圧信号を出力するレベルシフタ回路と、前記レベルシフタ回路の電圧信号をレベル変換して階調電圧を生成するデコーダ回路と、前記デコーダ回路の高インピーダンスの出力信号を低インピーダンスの駆動信号に変換して出力するオペアンプ回路と、前記駆動信号を前記表示パネルに出力するための出力パッドと、を含む1チャンネル分の駆動系を複数のチャンネル分備える集積回路からなる表示装置用駆動回路であって、前記駆動系として、前記ロジック回路、前記レベルシフタ回路、前記デコーダ回路、前記オペアンプ回路、及び出力パッドがその順に所定の方向に向かって配置された第1駆動系と、前記ロジック回路、前記レベルシフタ回路、及び前記デコーダ回路がその順に前記所定の方向に向かって配置され、かつ前記オペアンプ回路及び前記出力パッドがその順に前記所定の方向とは逆方向に向かって自身の前記ロジック回路より前記逆方向側の位置から配置された第2駆動系と、が隣り合って基板上に配置されていることを特徴としている。本発明のドライバセルは、入力画像データに応じて表示パネルを駆動するために、前記入力画像データから対応チャンネルのディジタル値を取り出すロジック回路と、前記ロジック回路の出力ディジタル値に応じた電圧信号を出力するレベルシフタ回路と、前記レベルシフタ回路の電圧信号をレベル変換して階調電圧を生成するデコーダ回路と、前記デコーダ回路の高インピーダンスの出力信号を低インピーダンスの駆動信号に変換して出力するオペアンプ回路とで基板上に構成されるドライバセルであって、前記ロジック回路、前記レベルシフタ回路、及び前記デコーダ回路各々が形成される方形状領域の各幅と比較して、前記オペアンプ回路が形成される方形状領域の各幅が各同一辺方向において大きいことを特徴としている。本発明の表示装置用駆動回路によれば、第2駆動系のオペアンプ回路と出力パッドとを接続する出力配線パターンを回路サイドを経由して引き回す必要がなく、また、第1駆動系の出力パッドとオペアンプ回路との間の距離と、第2駆動系の出力パッドとオペアンプ回路との間の距離とをほぼ一致させることが容易になり、また、その間の出力配線パターンの距離を短くすることができる。よって、出力配線抵抗による出力のスルーレートの改善を図ることができる。また、表示パネルの全てのチャンネルに対して出力パッドとオペアンプ回路との間の距離がほぼ同一となるので、チャンネル間の出力特性のばらつきを軽減することができる。本発明のドライバセルによれば、ロジック回路、レベルシフタ回路、及びデコーダ回路各々が形成される方形状領域の各幅と比較して、オペアンプ回路が形成される方形状領域の各幅が各同一辺方向において大きいので、出力のスルーレートの改善を図りかつチャンネル毎の出力特性のばらつきを軽減することができるように基板上においてレイアウトが可能となり、また回路のレイアウトにおいてスペースを有効活用できる。以下、本発明の実施例を図面を参照しつつ詳細に説明する。図3は本発明の実施例として表示装置用駆動回路を示している。この表示装置用駆動回路は図3に示すように、表示パネル図示せずのチャンネル毎にロジック回路21、レベルシフタ回路22、デコーダ回路23、オペアンプ回路24,及び出力パッド25をチップ基板26上に備えている。これらの回路21~24は、図1に示した回路11~14と動作上では同一である。また、図3の駆動回路中のラダー28はデコーダ回路23で階調電圧を選択的に生成するために複数の階調電圧を得るために用いられる分圧抵抗器である。ロジック回路21、レベルシフタ回路22、デコーダ回路23、及びオペアンプ回路24はドライバセルとしてチップ基板26上に構成され、各回路の形状は方形状長方形又は正方形である。チップ基板26の形状は、図3に示すように、長方形であり、その2つの長手辺26A図3の上方辺,26B図3の下方辺側に表示パネルとオペアンプ回路14の出力とを接続するための出力パッド25A,25Bがチャンネル数分形成されている。出力パッド25Aはチップ基板26の長手辺26A部分に形成されたパッドであり、出力パッド25Bはチップ基板26の長手辺26B部分に形成されたパッドである。回路21~24は図4に示すように、2チャンネル分の駆動系A1,B1を1つの群としており、ここでは分かり易くするために駆動系A1第1駆動系の回路21~24を回路21A~24Aとし、駆動系B1第2駆動系の回路21~24を回路21B~24Bとしている。チップ基板26の長手方向のオペアンプ回路24A,24Bの長さはその他の回路21A~23A,21B~23Bのほぼ2倍である。各群の一方の駆動系A1のオペアンプ回路24Aは長手辺26A側の出力パッド25A近傍に配置され、他方の駆動系B1のオペアンプ回路24Bは長手辺26B側の出力パッド25B近傍に配置されている。駆動系A1のロジック回路21A、レベルシフタ回路22A、及びデコーダ回路23Aはその順にオペアンプ回路24Bと24Aとの間でオペアンプ回路24Bからオペアンプ回路24Aに向けてすなわち、長手辺26Bから長手辺26Aに向かう所定の方向に配置されている。同様に、駆動系B1のロジック回路21B、レベルシフタ回路22B、及びデコーダ回路23Bはその順にオペアンプ回路24Bと24Aとの間でオペアンプ回路24Bからオペアンプ回路24Aに向けて配置されている。すなわち、駆動系B1ではオペアンプ回路24B及び出力パッド25Bがその順に所定の方向とは逆方向に向かってロジック回路21Bより逆方向長手辺26B側の位置から配置されている。ロジック回路21A,21Bはチップ基板26の長手方向で同一直線上に配置され、レベルシフタ回路22A,22Bもチップ基板26の長手方向で同一直線上に配置され、更に、デコーダ回路23A,23Bも同様に同一直線上に配置されている。オペアンプ回路24Aと出力パッド25Aとの間のチップ基板26には金属配線パターン27Aが形成され、同様に、オペアンプ回路24Bと出力パッド25Bとの間のチップ基板26には金属配線パターン27Bが形成されている。金属配線パターン27A,27Bの長さはほぼ同じである。入力データ画像データはクロック信号に応じて例えば、各駆動系A1のロジック回路21Aに順に読み取られ、それが終了してから各駆動系B1のロジック回路21Bに順に読み取られることになる。駆動系A1の信号の流れは図4に符号SAで示すように、ロジック回路21A、レベルシフタ回路22A、デコーダ回路23A、オペアンプ回路24A、そして出力パッド25Aの順であり、駆動系B1の信号の流れは図4に符号SBで示すように、ロジック回路21B、レベルシフタ回路22B、デコーダ回路23B、オペアンプ回路24B、そして出力パッド25Bの順である。すなわち、駆動系A1の信号の流れはロジック回路21A、レベルシフタ回路22A、デコーダ回路23A、そしてオペアンプ回路24Aの一直線であるが、駆動系B1の信号の流れはロジック回路21B、レベルシフタ回路22B、そしてデコーダ回路23Bに、デコーダ回路23Bで折り返しされる。折り返しの信号、すなわちデコーダ回路23Bの出力信号はレベルシフタ回路22B及びロジック回路21B内をそのまま通過してオペアンプ回路24Bに供給される。このように、かかる実施例によれば、オペアンプ回路24Bと出力パッド25Bとを接続する出力配線パターン27Bを回路サイドを経由して引き回す必要がなく、また、長手辺26A部分に設けられた出力パッド25Aとオペアンプ回路24Aとの間の距離と、長手辺26B部分に設けられた出力パッド25Bとオペアンプ回路24Bとの間の距離とをほぼ一致させることが容易になり、また、その間の出力配線パターンの距離を短くすることができる。よって、出力配線抵抗による出力のスルーレートの改善を図ることができる。また、表示パネルの全てのチャンネルに対して出力パッドとオペアンプ回路との間の距離がほぼ同一となるので、チャンネル間の出力特性のばらつきが軽減されるという効果がある。更に、出力配線パターンの引き回しが必要なくなるので、チップサイズの縮小を図ることができる。また、上記した実施例においては、ロジック回路21、レベルシフタ回路22、及びデコーダ回路23各々が基板26上に形成される長方形領域の同一辺方向長手方向及び短手方向の幅と比較して、オペアンプ回路24が基板26上に形成される長方形領域の幅が大きく、また、オペアンプ回路24が形成される領域の幅は、ロジック回路21、レベルシフタ回路22、及びデコーダ回路23各々が形成される領域の同一辺方向の幅の略2倍であるので、基板26上における回路21~24のレイアウトでスペースを有効活用できるという利点がある。上記した実施例においては、1チャンネル毎に長手辺26A部分に設けられた出力パッド25Aの駆動系A1と長手辺26B部分に設けられた出力パッド25Bと接続する駆動系B1とが隣り合い、また交互に配置されているが、複数のチャンネル毎に駆動系A1と駆動系B1とが交互に配置されても良い。図5に示した例では、2チャンネル毎に長手辺26A部分に設けられた出力パッド25Aと接続する駆動系A1と長手辺26B部分に設けられた出力パッド25B接続する駆動系B1とが交互に配置されている。また、図6に示した例では、3チャンネル毎に長手辺26A部分に設けられた出力パッド25Aと接続する駆動系A1と長手辺26B部分に設けられた出力パッド25Bと接続する駆動系B1とが交互に配置されている。また、本発明による図3~図6に示した回路構成のいずれかと従来の図1及び図2に示した回路11~14の構成とが同一のチップ基板上に組み合わされた構成にしても良い。更に、上記した実施例においては集積回路として示したが、これに限定されることはなく、ロジック回路、レベルシフタ回路、デコーダ回路、及びオペアンプ回路を上記した実施例の構成でプリント基板上に形成しても良い。なお、2つの駆動系A1,B1内の各回路の名称は上記した実施例ではロジック回路、レベルシフタ回路、デコーダ回路、及びオペアンプ回路としているが、本発明はこの名称に限定されず、他の回路名称であっても同等の動作の回路を含むことは勿論である。"