入力電圧を降圧して第1出力電圧を生成するスイッチングレギュレータと、前記第1出力電圧を安定化して第2出力電圧を生成するリニアレギュレータと、を有する電源装置の制御回路であって、前記第1出力電圧が第1設定レベルと一致するようにデューティ比が調節されるパルス信号を生成するパルス信号生成部と、前記パルス信号に応じて、前記スイッチングレギュレータのスイッチング動作を制御するドライバと、前記第1出力電圧を制御データによって指示された第2設定レベルに安定化し、第2出力電圧を生成する前記リニアレギュレータと、前記第1設定レベルを前記制御データに応じた値に設定する出力調節部と、を備えることを特徴とする制御回路。前記パルス信号生成部は、前記第1出力電圧を分圧し、第1フィードバック電圧を生成する第1分圧回路と、前記第1フィードバック電圧と第1基準電圧の誤差に応じた誤差電圧を生成する第1誤差増幅器と、前記誤差電圧に応じたデューティ比を有する前記パルス信号を生成するパルス変調器と、を含み、前記リニアレギュレータは、前記第1出力電圧を分圧し、第2フィードバック電圧を生成する第2分圧回路と、前記スイッチングレギュレータの出力端子と前記リニアレギュレータの出力端子の間に設けられた出力トランジスタと、前記第2フィードバック電圧が第2基準電圧と一致するように前記出力トランジスタの制御端子の電位を調節する第2誤差増幅器と、を含み、前記出力調節部は、前記制御データに応じて、前記第1分圧回路の分圧比と、前記第2分圧回路の分圧比を設定することを特徴とする請求項1に記載の制御回路。前記パルス信号生成部は、前記第1出力電圧を分圧し、第1フィードバック電圧を生成する第1分圧回路と、前記第1フィードバック電圧と第1基準電圧の誤差に応じた誤差電圧を生成する第1誤差増幅器と、前記誤差電圧に応じたデューティ比を有する前記パルス信号を生成するパルス変調器と、を含み、前記リニアレギュレータは、前記第1出力電圧を分圧し、第2フィードバック電圧を生成する第2分圧回路と、前記スイッチングレギュレータの出力端子と前記リニアレギュレータの出力端子の間に設けられた出力トランジスタと、前記第2フィードバック電圧が第2基準電圧と一致するように前記出力トランジスタの制御端子の電位を調節する第2誤差増幅器と、を含み、前記出力調節部は、前記制御データに応じて、前記第1基準電圧および前記第2基準電圧を設定することを特徴とする請求項1に記載の制御回路。前記第1出力電圧を前記制御データによって指示された第3設定レベルに安定化し、第3出力電圧を生成する第2リニアレギュレータをさらに備え、前記出力調節部は、前記制御データが指示する第2設定レベルおよび第3設定レベルのうち、低い方にもとづいて、前記第1設定レベルを設定することを特徴とする請求項1から3のいずれかに記載の制御回路。前記リニアレギュレータは複数個、設けられており、各リニアレギュレータの出力電圧の設定レベルは、前記制御データによって指示され、前記出力調節部は、前記制御データが指示する各リニアレギュレータの出力電圧の設定レベルのうち、最も低いレベルにもとづいて、前記第1設定レベルを設定することを特徴とする請求項1から3のいずれかに記載の制御回路。スイッチングレギュレータの出力回路と、請求項1から5のいずれかに記載の制御回路と、を備えることを特徴とする電源装置。電池と、スイッチングレギュレータの出力回路と、前記電池の電圧を前記入力電圧として受ける請求項1から5のいずれかに記載の制御回路と、を備えることを特徴とする電子機器。本発明者は、このような電源装置について検討し、以下の課題を認識するに至った。電源装置の出力電圧、すなわちリニアレギュレータの出力電圧のレベルは、それに接続される負荷に応じてさまざまである。たとえばあるアプリケーションでは、電源装置の負荷はデジタル回路であり出力電圧として1.5Vが要求され、別のアプリケーションでは、電源装置の付加はアナログ回路であり出力電圧として3Vが要求され得る。出力電圧の設定値にかかわらず、前段のスイッチングレギュレータの出力電圧を一定に設計すると、ある状況において、電源装置全体の効率が悪化する。本発明はこうした課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、効率の改善された電源装置の提供にある。本発明のある態様は、電源装置の制御回路に関する。電源装置は、入力電圧を降圧して第1出力電圧を生成するスイッチングレギュレータと、第1出力電圧を安定化して第2出力電圧を生成するリニアレギュレータと、を有する。制御回路は、第1出力電圧が第1設定レベルと一致するようにデューティ比が調節されるパルス信号を生成するパルス信号生成部と、パルス信号に応じて、スイッチングレギュレータのスイッチング動作を制御するドライバと、第1出力電圧を制御データによって指示された第2設定レベルに安定化し、第2出力電圧を生成するリニアレギュレータと、第1設定レベルを制御データに応じた値に設定する出力調節部と、を備える。この態様によると、リニアレギュレータの出力電圧に応じて、スイッチングレギュレータの出力電圧、すなわちリニアレギュレータの入力電圧を設定するため、リニアレギュレータを効率が高い状態で動作させることができ、効率を改善することができる。パルス信号生成部は、第1出力電圧を分圧し、第1フィードバック電圧を生成する第1分圧回路と、第1フィードバック電圧と第1基準電圧の誤差に応じた誤差電圧を生成する第1誤差増幅器と、誤差電圧に応じたデューティ比を有するパルス信号を生成するパルス変調器と、を含んでもよい。リニアレギュレータは、第1出力電圧を分圧し、第2フィードバック電圧を生成する第2分圧回路と、スイッチングレギュレータの出力端子とリニアレギュレータの出力端子の間に設けられた出力トランジスタと、第2フィードバック電圧が第2基準電圧と一致するように出力トランジスタの制御端子の電位を調節する第2誤差増幅器と、を含んでもよい。出力調節部は、制御データに応じて、第1分圧回路の分圧比と、第2分圧回路の分圧比を設定してもよい。パルス信号生成部は、第1出力電圧を分圧し、第1フィードバック電圧を生成する第1分圧回路と、第1フィードバック電圧と第1基準電圧の誤差に応じた誤差電圧を生成する第1誤差増幅器と、誤差電圧に応じたデューティ比を有するパルス信号を生成するパルス変調器と、を含んでもよい。リニアレギュレータは、第1出力電圧を分圧し、第2フィードバック電圧を生成する第2分圧回路と、スイッチングレギュレータの出力端子とリニアレギュレータの出力端子の間に設けられた出力トランジスタと、第2フィードバック電圧が第2基準電圧と一致するように出力トランジスタの制御端子の電位を調節する第2誤差増幅器と、を含んでもよい。出力調節部は、制御データに応じて、第1基準電圧および第2基準電圧を設定してもよい。制御回路は、第1出力電圧を制御データによって指示された第3設定レベルに安定化し、第3出力電圧を生成する第2リニアレギュレータをさらに備えてもよい。出力調節部は、制御データが指示する第2設定レベルおよび第3設定レベルのうち、低い方にもとづいて、第1設定レベルを設定してもよい。本発明の別の態様は、電源装置である。この装置は、スイッチングレギュレータの出力回路と、上述のいずれかの制御回路と、を備える。本発明のさらに別の態様は、電子機器である。この電子機器は、電池と、電池の電圧を入力電圧として受ける上述の電源装置と、を備える。なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。本発明のある態様によれば、効率を改善できる。以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。本明細書において、部材Aが、部材Bと接続された状態とは、部材Aと部材Bが物理的に直接的に接続される場合のほか、部材Aと部材Bが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。同様に、部材Cが、部材Aと部材Bの間に設けられた状態とは、部材Aと部材C、あるいは部材Bと部材Cが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。図1は、実施の形態に係る電源装置8を備える電子機器1の構成を示す回路図である。電子機器1は、ノートPC、デジタルカメラ、デジタルビデオカメラ、携帯電話端末、PDAPersonalDigitalAssistantなどの電池駆動型の機器である。電子機器1は、電池2、負荷4、ホストプロセッサ6、電源装置8を備える。電池2は、たとえばリチウムイオン電池などの2次電池であり、電池電圧VBATを生成する。負荷4は、液晶ドライバやLEDLightEmittingDiode、DSPDigitalSignalProcessor、アナログ回路などを含む。本実施の形態において、負荷4は、電池電圧VBATよりも低い電源電圧で動作する回路を含む。ホストプロセッサ6は、電子機器1全体を統合的に制御する。ホストプロセッサ6は負荷4の一部であってもよい。電源装置8は、電池電圧VBATを降圧し、安定化して、負荷4の電源電圧として最適なレベルの出力電圧VOUT2を生成する。電源装置8は、主としてスイッチングレギュレータ10およびリニアレギュレータ30を有する。スイッチングレギュレータ10は、入力電圧電池電圧VBATを降圧し、第1出力電圧VOUT1を生成する。リニアレギュレータ30は、第1出力電圧VOUT1を安定化し、第2出力電圧VOUT2を生成する。具体的に電源装置8は、制御ICIntegratedCircuit100と、スイッチングレギュレータの出力回路102と、出力キャパシタC2を有する。制御IC100は、電源装置8を制御する機能ICであり、ひとつの半導体基板に一体集積化される。一体集積化とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。スイッチングレギュレータ10に関連して、制御IC100は、パルス信号生成部11、ドライバ16、スイッチングトランジスタM1、同期整流トランジスタM2、第1分圧回路18、を備える。また、リニアレギュレータ30に関連して制御IC100は、出力トランジスタM3、第2誤差増幅器32、第2分圧回路34を備える。さらに制御IC100は、インタフェース回路40、レジスタ42、出力調節部44を備える。リニアレギュレータ30が生成する第2出力電圧VOUT2は、外部から設定可能となっている。具体的には、制御IC100とホストプロセッサ6は、バス104を介して接続される。制御IC100のインタフェース回路40は、ホストプロセッサ6から出力される第2出力電圧VOUT2の設定レベルを指示する制御データS1を受け、それをレジスタ42に書き込む。制御IC100の第1入力端子P1には電池電圧VBATが入力され、接地端子P2は接地される。スイッチングトランジスタM1および同期整流トランジスタM2は、第1入力端子P1と接地端子の間に順に直列に接続される。スイッチングトランジスタM1と同期整流トランジスタM2の接続点は、スイッチング端子P3と接続される。スイッチング端子P3には、インダクタL1の一端が接続される。出力キャパシタC1は、インダクタL1の他端と接地端子の間に設けられる。スイッチングトランジスタM1および同期整流トランジスタM2は、制御IC100に集積化せずに、外部に設けてもよい。出力キャパシタC1には、スイッチングレギュレータ10が生成する第1出力電圧VOUT1が発生する。この第1出力電圧VOUT1は、第2入力端子P4に入力される。パルス信号生成部11は、第1出力電圧VOUT1が第1設定レベルVL1と一致するようにデューティ比が調節されるパルス信号S2を生成する。ドライバ16は、パルス信号S2に応じて、スイッチングレギュレータ10のスイッチング動作、すなわちスイッチングトランジスタM1および同期整流トランジスタM2のオン、オフ状態を制御する。パルス信号生成部11は、第1誤差増幅器12、パルス変調器14、第1分圧回路18を有する。第1分圧回路18は、第2入力端子P4と接地端子の間に直列に設けられた抵抗R11、R12を含み、第1出力電圧VOUT1を第1分圧比α1で分圧し、第1フィードバック電圧VFB1を生成する。第1分圧比α1は、R12/R11R12である。第1誤差増幅器12は、第1フィードバック電圧VFB1と第1基準電圧VREF1の誤差を増幅し、誤差に応じた誤差電圧VERRを生成する。パルス変調器14は、誤差電圧VERRに応じたデューティ比を有するパルス信号S2を生成する。たとえばパルス変調器14は、パルス幅変調器であってもよいし、パルス周波数変調器であってもよく、その構成は特に限定されない。スイッチングレギュレータ10により生成される第1出力電圧VOUT1の設定レベルVL1は、式1で与えられる。VL1=VREF1×R11R12/R12...1リニアレギュレータ30は、第1出力電圧VOUT1を制御データS1によって指示された第2設定レベルVL2に安定化し、第2出力電圧VOUT2を生成して出力端子P5から出力する。出力端子P5には、出力キャパシタC2が外付け接続される。リニアレギュレータ30は、第2誤差増幅器32、出力トランジスタM3、第2分圧回路34を有する。第2分圧回路34は、第2入力端子P4と接地端子の間に直列に設けられた抵抗R21、R22を含み、第1出力電圧VOUT1を第2分圧比α2で分圧し、第2フィードバック電圧VFB2を生成する。出力トランジスタM3は、PチャンネルMOSFETMetalOxideSemiconductorFieldEffectTransistorであり、スイッチングレギュレータ10の出力端子すなわち第2入力端子P4と、リニアレギュレータ30の出力端子P5の間に設けられる。第2誤差増幅器32は、第2フィードバック電圧VFB2が第2基準電圧VREF2と一致するように、出力トランジスタM3の制御端子ゲートの電位VGを調節する。第2出力電圧VOUT2の設定レベルVL2は、式2で与えられる。VL2=VREF2×R21R22/R22...2出力調節部44は、式2で与えられる第2設定レベルVL2を、制御データS1が指示する値に設定する。さらに出力調節部44は、式1で与えられる第1設定レベルVL1を、制御データS1に応じた値に設定する。図2は、電源装置8の第2出力電圧VOUT2の設定レベルVL2と第1出力電圧VOUT1の設定レベルVL2の好ましい関係の一例を示す図である。設定レベルVL1とVL2の関係は、リニアレギュレータ30が最も効率よく動作するように決めることが望ましい。ここでリニアレギュレータ30の効率を検討する。PチャンネルMOSFETを用いたリニアレギュレータは、その出力電圧VOUT2が高いほど、MOSFETの電圧降下ΔV=VOUT1-VOUT2は小さくした方が、効率が改善される場合がある。この場合、図2に示すように設定レベルVL1とVL2を規定することにより、リニアレギュレータ30を高効率で動作させることができる。たとえば出力調節部44は、制御データS1が指示する第2設定レベルVL2と、それに応じた第1設定レベルVL1の組み合わせを保持するテーブルを有してもよい。図1において、第1分圧回路18の分圧比α1および第2分圧回路34の分圧比α2は、切り換え可能に構成される。すなわち、抵抗R11、R12の少なくとも一方は可変抵抗で構成され、抵抗R21、R22の少なくとも一方は可変抵抗で構成される。出力調節部44は、制御データS1が指示する設定レベルVL2が得られるように、第2分圧回路34の分圧比α2、すなわち抵抗R21、R22の少なくとも一方の抵抗値を調節する。さらに出力調節部44は、制御データS1に応じた設定レベルVL1が得られるように、第1分圧回路18の分圧比α1、すなわち抵抗R21、R22の少なくとも一方の抵抗値を調節する。以上が制御IC100の構成である。続いてその動作を説明する。ホストプロセッサ6から制御IC100に対して、第2出力電圧VOUT2の設定レベルVL2を指示する制御データS1が入力される。出力調節部44は、制御データS1が指示する設定レベルVL2が得られるように、第2分圧回路34の分圧比α2を設定する。出力調節部44は、図2の関係にもとづいて、第1出力電圧VOUT1の設定レベルVL1を設定する。以上が電源装置8の動作である。電源装置8によれば、リニアレギュレータ30の出力である第2出力電圧VOUT2の設定レベルVL2に応じて、その入力電圧、すなわちスイッチングレギュレータ10の出力電圧VOUT1の設定レベルVL1が変化させ、出力トランジスタM3の電圧降下、すなわち電力損失を低減することができ、ひいてはリニアレギュレータ30を高効率で動作させることができる。電源装置8の利点は、リニアレギュレータ30の出力電圧VOUT2の設定レベルVL2によらずに、スイッチングレギュレータ10の出力電圧VOUT1の設定レベルVL1を固定した場合との比較により明確となる。スイッチングレギュレータ10の出力電圧VOUT1の設定レベルVL1を固定する場合、図2に一点鎖線で示すように、リニアレギュレータ30の出力電圧VOUT2が最も高い状況を想定して、その値を設定する必要がある。この場合、リニアレギュレータ30の出力電圧VOUT2が低い場合に、出力トランジスタM3の電圧降下ΔV’が大きくなり、効率が悪化する。これに対して、図1の電源装置8によれば、出力電圧VOUT2に応じて出力電圧VOUT1を最適化することができ、効率を改善することができる。以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセス、それらの組み合わせには、さまざまな変形例が存在しうる。以下、こうした変形例について説明する。実施の形態では、出力電圧VOUT1、VOUT2の設定レベルVL1、VL2を、第1分圧回路18の分圧比α1、第2分圧回路34の分圧比α2に応じて設定する場合を説明したが、本発明はこれに限定されない。式1、2から明らかなように、設定レベルVL1、VL2は、基準電圧VREF1、VREF2に応じているため、出力調節部44は、分圧比α1、α2に代えて、あるいはそれらと組み合わせて、基準電圧VREF1、VREF2を変化させてもよい。図3は、変形例に係る電源装置8aの構成を示す回路図である。電源装置8aの制御IC100aは、リニアレギュレータ30に加えて、第2リニアレギュレータ30aを備える。リニアレギュレータ30aは、第1出力電圧VOUT1を、制御データS1aによって指示された第3設定レベルVL3に安定化し、第3出力電圧VOUT3を生成する。リニアレギュレータ30aは、図1のリニアレギュレータ30と同様に構成される。制御IC100aには、リニアレギュレータ30の出力電圧VOUT2、リニアレギュレータ30aの出力電圧VOUT3それぞれの設定レベルVL2、VL3を指示する制御データS1aが入力される。出力調節部44aは、リニアレギュレータ30およびリニアレギュレータ30aそれぞれに対して、制御データS1aが示す設定レベルVL2、VL3を設定する。さらに出力調節部44aは、制御データS1aが指示する第2設定レベルVL2および第3設定レベルVL3のうち、低い方にもとづいて、第1設定レベルVL1を設定する。出力調節部44aは、リニアレギュレータが3個以上設けられる場合、それぞれの出力電圧の設定レベルのうち、最も低い設定レベルに応じて、スイッチングレギュレータ10の出力電圧VOUT1の設定レベルを設定すればよい。図3の変形例によれば、複数チャンネルのリニアレギュレータが設けられるシステムにおいても、効率を改善することができる。実施の形態では、出力トランジスタM3がPチャンネルMOSFETであるリニアレギュレータを説明したが、NチャンネルMOSFETであってもよい。この場合にも、リニアレギュレータ30の設定レベルVL2に応じて、スイッチングレギュレータ10の設定レベルVL1を最適化することにより、効率を改善できる。また出力トランジスタM3はバイポーラトランジスタであってもよい。実施の形態にもとづき、具体的な語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。