"Nr個の行およびNc個の列のマトリクスの行および列を並べ替えることを含むデータビットをインターリーブする方法であって、インターリーブされるべきデータビットは、以下の式1に従って行ごとに表され、行並べ替えIr=αrkfcmodNr列並べ替えIc=αclfrmodNc式1ここで、Irは行インデックスkのデータビットを表し、kは1~Nrの整数であり、αrは整数であり、fcは列インデックスlのゼロでない関数であり、lは1~Ncの整数であり、Icは列インデックスlのデータビットを表し、αcは整数であり、frはゼロまたは行インデックスkの関数であり、modNrおよびmodNcはモジュロNrおよびモジュロNc算術をそれぞれ表しており、インターリーブされたデータビットが列ごとにマトリクスから導き出されるデータビットをインターリーブする方法。前記mが、およそNrNcに等しい請求項1に記載のデータビットをインターリーブする方法。前記αrが、Nrlog2より小さい最大素数である請求項1または請求項2に記載のデータビットをインターリーブする方法。請求項1~3のいずれか一項に記載の方法を実行するよう構成されたデータインターリーバ。符号化されたデータビットを削除することにより、並列連接畳み込み符号化されたデータをインターリーブしてレートマッチングする方法であって、該符号化されたデータは、組織ビットおよびパリティビットを有しており、前記パリティビットとは別個に組織ビットをインターリーブするステップと、前記インターリーブされたパリティビットからパリティビットを削除してレートマッチングを提供するステップと、を含む並列連接畳み込み符号化されたデータをインターリーブしてレートマッチングする方法。符号化されたデータビットを削除することにより、並列連接畳み込み符号化されたデータをインターリーブしてレートマッチングする方法であって、該符号化されたデータは、組織ビットおよびパリティビットを有しており、前記組織ビットとは別個にパリティビットをインターリーブするステップと、前記インターリーブされた組織ビットの組織ビットの任意の反復より大きい反復ファクターで、前記インターリーブされたパリティビットのパリティビットを反復し、レートマッチングを提供するステップと、を含む並列連接畳み込み符号化されたデータをインターリーブしてレートマッチングする方法。請求項5または6に記載された方法を実行するよう構成された符号化インターリービングおよびレートマッチング装置。実現するのが容易であり、かつフレームサイズ、フレーム数およびパンクチャリング率のような変数から比較的独立した方法で、デインターリーブされたフレームにおいて、パンクチャリングまたは反復されたビット間の距離ができるだけ大きく、パンクチャリングまたは反復されたビットができるだけ均一に分散されるのが望ましい。1999年3月19日にWenTong他により出願された、データインターリーバおよびデータをインターリーブする方法DataInterleaverAndMethodOfInterleavingDataと称するカナダの特許出願ファイル番号:10378ROは、上記に参照したチャネルインターリービングを提供するのに有利に使用することができるデータをインターリーブする方法およびデータインターリーバについて記述している。この発明は、そのようなチャネルインターリービング後のデータについて特定の有利さで使用することのできるやり方のレートマッチングに関するが、これはまた、他の形式のインターリーブされたデータに対しても適用することができる。また、この発明は、そのようなチャネルインターリービングに改良を加え、さらにそのようなチャネルインターリービングのアプリケーションに改良を加えるものである。この発明の1つの側面によると、この発明は、予め決められたインターリービング処理によってインターリーブされたデータビットのマトリクスにおけるデータビットのレートを、該マトリクスから導き出された冗長なデータビットの削除またはデータビットの反復によって、所望のレートに整合させる方法を提供する。この方法は、該所望のデータレートを提供するために削除または反復されるべきビットのパターンを、前記データビットのインターリーブされていないマトリクスにおいて求めるステップと、前記インターリービング処理とは反対の方法で前記パターンのそれぞれのビットのアドレスを復号し、前記インターリーブされたデータビットのマトリクスにおけるビットのそれぞれのアドレスを生成するステップと、前記それぞれのアドレスに従って、前記インターリーブされたデータビットのそれぞれのビットを削除または反復するステップとを含む。アドレスの復号化を、前記データビットのインターリーブされていないマトリクスからインターリーブされたデータビットを生成するアドレスの符号化と同じ方法で実行するのが特に有利であり、かつ実際上必要となりうる。これは、Nr行およびNc列のマトリクスの行および列の順番を並べ替えることを含むインターリービング処理により、この発明の方法の好ましい実施形態で容易化される。ここで、インターリーブされるべきデータビットは、以下の式に従って行ごとに表される。行並べ替えIr=αrkfcmodNr列並べ替えIc=αckfrmodNcここで、Irは、行インデックスkのデータビットを表し、kは1~Nrの整数である。αrは整数であり、fcは、列インデックスlのゼロでない関数であり、lは1~Ncの整数である。Icは、列インデックスlのデータビットを表す。αcは整数であり、frは、ゼロまたは行インデックスkの関数である。modNrおよびmodNcは、それぞれモジュロNrおよびモジュロNc算術を表す。こうして、インターリーブされたデータビットは、列ごとにマトリクスから導き出される。fcおよびfrを、fc=mlNr1mod2ここで、mは整数であり、NrNcにおよそ等しい、fr=2kNc1mod2のように選択し、またαrを、Nr/log2より小さい最大素数として選択するのが最適であると考えられる。また、この発明は、上記引用した方法を実行するよう構成されたレートマッチング装置を提供する。この発明の他の側面は、Nr行およびNc列のマトリクスの行および列を並べ替えることを含むデータビットをインターリーブする方法を提供する。ここで、インターリーブされるべきデータビットは以下の式に従って行ごとに表される。行並べ替えIr=αrkfcmodNr列並べ替えIc=αckfrmodNcここで、Irは行インデックスkのデータビットを表し、kは1~Nrまでの整数である。αrは整数であり、fc=mlNr1mod2は列インデックスlのデータビットを表す。αcは整数であり、fr=2kNc1mod2である。mod2、modNrおよびmodNcは、それぞれモジュロ2、モジュロNrおよびモジュロNc算術を表す。こうして、インターリーブされたデータビットは、列ごとにマトリクスから導き出される。また、この発明は、この方法を実行するよう構成されたデータインターリーバを提供する。この発明の他の側面は、符号化されたデータビットを削除することにより、並列連接畳み込み符号化されたデータをインターリーブしてレートマッチングする方法を提供する。符号化されたビットは、組織ビットおよびパリティビットを有する。この方法は、パリティビットとは別個に組織ビットをインターリーブするステップと、該インターリーブされたパリティビットからパリティビットを削除してレートマッチングを提供するステップとを含む。この発明のさらなる側面は、組織ビットおよびパリティビットを有する符号化されたデータビットの反復により、並列連接畳み込み符号化データをインターリーブしてレートマッチングする方法を提供する。この方法は、パリティビットとは別個に組織ビットをインターリーブするステップと、インターリーブされたパリティビットを、インターリーブされた組織ビットの任意の組織ビット反復より大きい反復ファクターで反復し、レートマッチングを提供するステップと、を含む。さらにこの発明は、これらの方法を実行するよう構成された符号化、インターリービングおよびレートマッチングの装置を提供する。さらにこの発明の他の側面は、図4を参照して以下に説明する方法で、インターリーブされレートマッチングされたデータストリームをシャッフリングshuffleする方法、および2より多いそのようなデータストリームに対するこの方法の帰納的な適用に関する。この発明のさらなる側面は、一般的、実質的または本質的に、図3から図5を参照して以下に説明する方法または装置に関する。図1を参照すると、第3世代CDMA無線通信システムにおけるサービス多重化およびチャネルインターリービングの既知の構成が示されている。この構成は、主流のサービスすなわちQoSサービス品質チャネルと呼ばれる複数のデータ信号ストリームをまとめて多重化するよう動作するサービスマルチプレクサ10を備える。複数のデータ信号ストリームはそれぞれのサービスブロック12を介して供給されるが、この図ではそのうちの1つのみが示されている。それぞれのサービスブロック12には、構成要素である複数の入力信号が入力14に供給される。この信号は、たとえば音声、データおよびマルチメディア信号のような様々な種類の信号のうち任意のものを含むことができる。これらの入力信号は、任意の伝送レート、フレームサイズおよび他のパラメータを有することができる。これらの入力信号は、ブロック16においてCRC巡回冗長検査コードが付加され、伝送チャネルマルチプレクサ18においてまとめて多重化される。多重化された信号は、セグメント化ブロック20において符号化のためにセグメント分割され、該セグメント化された信号は、FECブロック22においてFEC前方誤り訂正符号化を受ける。符号化された信号は、マルチプレクサ24において多重化される。多重化された信号は、ブロック26においてレートマッチング冗長なデータシンボルビットのパンクチャリング削除またはデータシンボルビットの反復を受け、データレートを、10msの持続時間の無線フレームを持つ無線通信レートエアレートに整合させる。主に隣接したビットを分離して、無線チャネルにおけるフェージングに起因したエラーの悪影響を低減させるために、データビットは、第1のインターリーバ28においてインターリーブされる。第1のインターリーバ28は、それぞれが10msの、データビットのブロックを並べ替えるよう動作するので、チャネルインターリーバーまたはフレーム間インターリーバと呼ばれる。図1では、インターリーバ28はレートマッチングのブロック26に続くものとして示されているが、以下に詳細に説明するようにこれらの機能の配置を交換することができる。その場合、マルチプレクサ24からの多重化された信号はチャネルインターリーバー28に供給され、インターリーバからのインターリーブされた信号はレートマッチングブロック26に供給される。また、たとえばこれらの機能を、中央局からのダウンリンクの信号伝送のために図1に示される順序にすることができ、または中央局へのアップリンクの信号伝送のために逆の順序にすることもできる。機能26および28に続き、結果としてのレートマッチングされインターリーブされた信号は、セグメント化ブロック30および32において、無線フレームおよび物理チャネルについてそれぞれセグメント分割され、マルチプレクサ10により多重化するための信号を生成する。マルチプレクサ10により出力された信号は、第2のインターリーバ34によってインターリーブされる。第2のインターリーバ34の出力は、既知の方法におけるCDMA無線通信経路を介した通信のために、セグメント化およびマッピングブロック36において、セグメント化されて専用の物理チャネルにマップされる。上記参照したWenTong他による特許出願に記載されているように、第1のインターリーバ28は、たとえば以下に説明するような簡単なシャフリング操作にまで、第2のインターリーバ34を省略または縮小することを可能にするのに十分良いパフォーマンスを持つことができる。このことは、以下の理由により特に望ましい。すなわち、そうでなければ第2のインターリーバ34は、それぞれの第1のインターリーバ28によって実行されるインターリービングを劣化させる可能性があるのに対し、それぞれの第1のインターリーバ28を、その特定のレートマッチングされたデータストリームおよびQoSについて最適化することができるからである。したがって、第1のインターリーバ28は、十分ランダムな拡散特性を提供する代数的インターリーバとして実現される。それぞれのQoSチャネルについて複数の符号化されたビットブロックまたはデータ伝送フレームは、2次元マトリクスにマップされ、マトリクスの行および列を並べ替えるために線形合同数測linearcongruentialruleを受け、インターリービング機能を実現する。最良のパラメータセットを探索することにより、最大のインターリービングの深さおよび期間タイムスパンtimespanを求めることができる。したがって、インターリーバは、たとえばルックアップテーブルのために大きいサイズのメモリを必要としたり、レートマッチング機能に対応するのが不十分だったりといった、既知のインターリーバの不利な点を持つことなく、比較的簡単な形態を持つことができる。以下の説明は、マトリクスの行および列を参照するけれども、これは便宜さおよび明瞭さのためであり、インターリーバの機能を変更することなく行および列を交換することができるということ、実際におよび以下に説明するように、インターリーバは、メモリに格納されたビットをメモリ位置の間で実際に移動することなく、データビットが格納された線形メモリのメモリ位置を読み出しまたは書き込みアドレッシングを実行するといった等価制御により動作することができるということを理解されたい。上記参照した特許出願で記述されているように、インターリーバ26は以下のステップを実行するよう動作する。1.データビットの符号化されたブロック数がNcで、それぞれの符号化されたブロックがNr個のデータビットの長さであるのを、Nr行およびNc列のマトリクスとして表す。2.以下の式に従ってマトリクスの行および列を並べ替える。行の並べ替えIr=αrkfcmodNr列の並べ替えIc=αclfrmodNcここで、Irは行インデックスkのデータビットを表し、kは1~Nrの整数である。αrは整数であり、行並べ替えパラメータである。fcは列インデックスlの正関数であり、lは1~Ncまでの整数である。Icは列インデックスlのデータビットを表す。αcは整数であり、列並べ替えパラメータである。frは行インデックスkの正関数である。modNrおよびmodNcは、モジュロNrおよびモジュロNc算術をそれぞれ表す。3.マトリクスからインターリーブされたデータビットを列ごとに導き出す。ステップ1をわずかに変更して、マトリクスの所与の列数をもつ異なる数のデータ伝送フレームに対応するようにすることができる。たとえば、マトリクスは、Ncγ個のデータ伝送フレームについてNc=8の列を持つことができここでγ=1、2、4または8である、それに応じて、マトリクスはNrγ個の行を持ち、結果として起こるステップ3の変更は、1無線フレームあたりマトリクスのγ個の列を読み出すことである。以下の説明では簡単にするため、Nc=8でγ=1と仮定する。ステップ2では、行並べ替えパラメータαrは、以下の式3で表される数より小さい最大素数であるよう選択される。列並べ替えパラメータαcは、以下の式4で表される数より小さい最大素数であるよう選択される。関数fc=mlN1mod2であり、ここでmは以下の式5によって表される数に等しい整数である。また、fr=2kNr1mod2である。[Nr1]mod2は、Nrが奇数であるときはゼロ、Nrが偶数であるときは1であることは明らかである。また、Nc1mod2は、Ncが奇数であるときは1、Ncが偶数であるときはゼロであることは明らかである。よって、関数fcおよびfrのこれらの部分は、それぞれの数NrまたはNcが偶数であるとき、簡単な1の加算となる。上記に示したように、レートマッチングは、データ伝送フレームのサイズが無線フレームのサイズより大きければ、FEC符号化ブロック22の結果として現れる冗長なデータビットを、最大のパンクチャリング率が伝送フレームサイズの20になるようパンクチャリング削除する。逆に、データ伝送フレームのサイズが無線フレームのサイズより小さければ、伝送フレームのビットは、レートマッチングを達成するよう反復される。レートマッチングは、可能な限り、パンクチャリングされるビットとビット間の分離距離を最大にして、それぞれの無線フレームにおけるパンクチャリングされたビット数を一様にすること、すなわち最大の分離を持つ無線フレームの間でパンクチャリングされたビットを均一に分散させることが望ましい。図1に示されるようにレートマッチングブロック26がチャネルインターリーバー28に先行している場合、図2に示されるような既知のレートマッチング方法を使用することができる。図2を参照すると、セグメントサイズNiビットのそれぞれの無線フレームについて、ブロック40において整数yがy=Nr-Niのように求められ、yは、パンクチャリングが必要とされる場合にはゼロより大きく正、|y|ビットの反復が必要とされる場合にはゼロより小さく負なる。また、パンクチャリングも反復も必要とされないとき、yはゼロとなり、この場合ストップブロック41に達する。図2に示されるステップは、yおよびパンクチャリングを使用する代わりに|y|および反復を使用することをのぞき、ビット反復y<0、図2の右側に示されるのステップは、図2の左側に示されるパンクチャリングy>0のステップと実質的に同じである。よって、パンクチャリングの場合についてのみ以下に詳細に説明する。y>0ならば、伝送フレームのNrビットのうちyのパンクチャリングが、無線フレームのNiビットを生成するのに必要とされる。この場合、ブロック42において、パラメータeが、特定の無線フレームについての所望の任意の方法で決定される開始オフセットeosに初期化され、行カウンタrは1に初期化される。ブロック43において、r≦Nrかどうか判断され、r≦Nrならば、ブロック44においてeの値が2yだけ減らされる。次の判断ブロック45において、e≦0かどうか判断され、e≦0ならば、行rのビットがブロック46においてパンクチャリングされ、ブロック47においてeの値が2Nrだけ増やされ、行カウンタrはブロック48において1だけ増やされ、判断ブロック43に戻る。ブロック45においてe≦0でなければすなわち、e>0、パンクチャリングを行うこともeの値を変更することもなく、行カウンタrをインクリメントするブロック48を介してブロック43に戻る。ブロック43においてr≦Nrでなければすなわち、r>Nr、これはフレームの終わりに達したことを示すので、ストップブロック41においてシーケンスを終了させる。しかしながら、レートマッチングブロック26がチャネルインターリーバー28に続く場合には、レートマッチングは、並べ替えられたインターリーブされたビットストリームに対して実行されるので、レートマッチングの問題が非常に複雑になる。一般に、チャネルインターリービング処理の要件とレートマッチング処理の要件は両立しない。チャネルインターリービング処理後のビットのマトリクス内におけるパンクチャリングまたは反復されるビットの、適切で望ましく最適化されたレートマッチングパターンの設計は、かなりな複雑さ、または非現実的な作業を意味する。この発明は、インターリービング前のマトリクスについて、パンクチャリングまたは反復されるビットの適切で望ましく最適化されたレートマッチングパターンを提供し、チャネルインターリーバーの出力においてパンクチャリングされるべきまたは反復されるべき対応するビットを、デインターリービングすなわち復号化処理を使用して判断することにより、この問題を回避する。この処理は、以下にさらに記述するように、インターリービング処理と全く同じ構造によってデインターリービングすなわち復号化処理を実現することができるという事実により、容易化される。便宜上および明瞭さのため、以下の説明は、インターリービング前またはデインターリービング後のビットのマトリクスを、ナチュラルマトリクスNMと呼び、インターリービング後のビットのマトリクスをランダム化マトリクスRMと呼ぶ。図3は、この発明の実施形態に従うチャネルインターリーバー28およびレートマッチングブロック26の実現を示す。図3に示されるように、インターリーバ28は、2等分された作業用メモリ50を備え、これは、該メモリに書き込み、該メモリから読み出す既知の方法で交互に使用され、それぞれ上記に説明したマトリクスで表されるNrNcのデータビットを格納する。これらのデータビットは、マトリクスの行単位の編成に線形的に対応するメモリに書き込まれる。モジュロNr行カウンタ51は、クロック信号CLKに応答して、行インデックスkを表すカウントを提供し、このカウンタ51のキャリー桁上げ出力は、列インデックスlを表すカウントを提供するモジュロNcの列カウンタ52に供給される。カウンタ51および52のカウントkおよびlは、図3の破線内に示されるアドレス符号器に供給される。より具体的には、列カウンタ53のカウントは乗算器54および55に供給され、乗算器54および55にはまた、パラメータαcおよびmがそれぞれ供給され、αclおよびmlを表す積をそれぞれ生成する。行カウンタ51のカウントは乗算器56および57に供給され、乗算器56および57にはまた、整数2およびパラメータαrがそれぞれ供給され、2kおよびαrkを表す積をそれぞれ生成する。加算器58は、乗算器54および56の出力を加算し、Ncが偶数か奇数かに依存してそれぞれ1または0を選択的に加算する。加算器58の出力は、モジュロ機能59によってモジュロNcの形式になり、上記に説明した列並べ替え機能を完了する。加算器60は乗算器55および57の出力を加算し、Nrが偶数か奇数かに依存してそれぞれ1または0を選択的に加算する。加算器60の出力は、モジュロ機能61によってモジュロNrの形式になり、上記説明した行並べ替え機能を完了させる。モジュロ機能59および61のそれぞれは、比較機能および減算機能を備えることができる。機能59および61の出力は、読み出しアドレス結合器により組み合わされ、データビットのインターリーブされるシーケンスにおけるそれぞれのデータビットをメモリ50から読み出すためのアドレスを生成する。図3に示されるように、読み出しアドレスは、以下に説明するように提供されるスイッチ63を介してメモリ50に供給される。行Nrの数が2の累乗であるならば、アドレス結合器62は、メモリ50の読み出しアドレスの、下位ビットとしてモジュロ機能61の出力と、上位ビットとしてモジュロ機能59の出力とを単に組み合わせることができる。これは、アドレス結合器62により、機能61の出力が機能59の出力にNr回加算されることに相当する。Ncの整数倍ではない任意のサイズのフレームのデータビットをインターリーブするのが望ましい場合がある。この場合、マトリクスの行数は、インターリーブされるべきデータビットのすべてを収容するよう選択され、作業用メモリ50の最後の数個Ncより少ないのメモリ位置は書き込まれていない。インターリーブされるデータビットからこれらのメモリ位置のデータビットを切り捨てるため、図3のインターリーバ28はまた、アドレス結合器62の読み出しアドレス出力に、これらのメモリ位置を検出する復号器64を備え、このようなメモリ位置が検出されると、これらの位置のついてはメモリ50からデータが読み出されることを防ぐよう、スイッチ63を開く。メモリ50からインターリーブされたデータビットの一定のデータ出力レートを提供するため、さらに図3のインターリーバ28はFIFO先入れ先出しメモリ65を備え、FIFOメモリ65はクロック信号CLKによってクロックされる。このクロック信号CLKを介して、インターリーブされたデータビットはインターリーバの出力ライン66に供給される。FIFO65は、それぞれのインターリービング処理の開始時に予め満たされ、読み出されない、よって切り捨てられるメモリ位置を許容するのに十分なサイズたとえば、最大Ncを持つ。ライン66上のインターリーブされたデータビットは、図3に示されるレートマッチングブロックすなわちレートマッチング機能26に供給される。このレートマッチング機能は、クロック信号が供給されるレートマッチングアドレス生成器70と、アドレスセパレータ71、アドレス復号器72、バッファすなわち記憶部73、比較器74およびライン76上にレートマッチングされたデータ出力を提供するデータビット選択器75を備える。インターリーバ28の一定のデータビットレート出力を提供するFIFO65の備えと同様に、レートマッチング機能26も、FIFOまたは他のバッファ図示せずを有して、出力ライン76から一定レートのデータビットを提供することができる。レートマッチングアドレス生成器70は、その出力において、以下にさらに説明するように、この処理について求められるパンクチャリングまたは反復パターンに従う、それぞれのパンクチャリングされるビットまたは反復されるビットのナチュラルマトリクスのアドレスを生成する。このアドレスは、アドレスセパレータ71によって上位要素および下位要素に分離されるが、この処理は、上記説明した読み出しアドレス結合器62のものとは反対である。こうして、行数Nrが2の累乗ならば、アドレスセパレータ81は、生成器70によってアドレスビットの出力を簡単に上位ビットおよび下位ビットに分離することができる。このことは、生成器70からのアドレスをNrで除算して、整数の商および余りを生成することに相当する。この商および余りが、アドレスセパレータ71の2つの出力を構成する。アドレス復号器72は、アドレス符号器53とは逆の機能を実行する。上記に示したように、ここで説明する代数的インターリービング処理ならば、デインターリーバーの構造を、インターリーバの構造と全く同じものとすることができ、それに応じてアドレス復号器72を、アドレス符号器53と全く同じものにすることができる。したがって、アドレス復号器72の詳細な構造については図3に図示されていないが、これは、図3に示されるアドレス符号器の構造と同一である。インターリービングおよびデインターリービングの相補的な処理のこの同一構造特性は、これらの機能を実現する際に重要な有利さおよび簡略さを与える、ということは明らかであろう。アドレス復号器72の出力は記憶部73にバッファされ、記憶部73からのバッファされた出力は、比較器74において、チャネルインターリーバー28の行カウンタ51および列カウンタ52の現在のカウントkおよびlとそれぞれ比較され、比較された値が同じであるときは、ライン77上に予め決められた状態の選択器制御信号を提供する。このように、選択器制御信号は、ライン66上のビットがパンクチャリングされるか反復されるかするたびごとに、その状態でライン77上に生成される。そのほかの時は、パンクチャリングも反復もされないビットについて、ライン77上の制御信号は、クロック信号CLKに同期して、選択器75の3つの入力のうちの真ん中の1つ図3に示されるに供給されるライン66からのビットを出力ライン76に供給するよう、選択器75を制御する。反復またはパンクチャリングされるべきそれぞれのビットのとき、ライン77上の制御信号は、ビットが反復されるかパンクチャリングされるかにそれぞれ依存してこれは、選択器75への制御入力P/Rによって決定される、その上側入力またはその下側入力図3に示されるのどちらかから、ビットをその出力ライン76に供給するよう、選択器75を代わりに制御する。選択器75の上側の入力は出力ライン76に接続されてビット反復を提供し、選択器75の下側の入力は、図に示されるように接続を持たず、ビットのパンクチャリングを提供する。上記に示されるように、インターリーブされレートマッチングされたデータビットについての一定の出力データビットレートはバッファ図示せずにより提供され、そこに、出力ライン76上のデータビットが供給される。レートマッチング機能26の復号器72によって提供されるアドレス復号化のために、レートマッチングアドレス生成器70は、図2を参照して上記説明したやり方で、このパターンを最適化する所望の方法で求められた1つのパラメータeosを使用して、パンクチャリングまたは反復されるビットの所望のパターンを通常のマトリクスのアドレスによって簡単に求めることができる。たとえば、このパラメータを、eos=2py1mod2Nrのような式によって求めることができ、ここで上記説明したように、yは、マトリクスのそれぞれの列についてパンクチャリングまたは反復されるビット数であり、pは0~7の列インデックスであるNc=8の場合について。それぞれが100ビットの8個のデータ伝送フレームの上記説明したインターリービングで、それぞれ8ビットのチャネルインターリーブされレートマッチングされた無線フレームを生成するのに最大20のパンクチャリング率を必要とする例を、以下の表1、2および3で示す。Nc=8およびNr=10である。表1は、10×8のナチュラルマトリクスの行ごとに、0~79まで番号付けされた80個のデータビットのエントリを示し、行インデックスkは1~10であり、列インデックスlは1~8である。上記説明したチャネルインターリービングは、以下の表2によって示されるランダム化されたマトリクスを生成する。その後、上記説明したレートマッチングは、レートマッチングのアルゴリズムによって生成されたパターンの16ビットをパンクチャリングする。すなわち、ランダム化されたマトリクスのそれぞれの列から2ビットをパンクチャリングし、以下の表3に示されるパンクチャリングされたランダム化マトリクスを提供する。チャネルインターリーブされレートマッチングされたデータビットは、表3から列ごとに導き出される。すなわち、[57355176740264]の順番に導き出される。パンクチャリングされたビットは、2,9,11,16,25,29,31,32,34,38,47,54,61,64,68および75であり、それらの最大パンクチャ距離は925-16よりであり、最小パンクチャ距離は132-31よりである。この小さい最小パンクチャ距離は、この特定の例が最適ではないことを示し、より大きい最小パンクチャ距離が望ましい。パラメータの非常に多くの他の決定、特にパラメータeosの決定を、パンクチャリング処理を最適化するよう提供することができる。上記に示したように、第2のインターリーバ34の処理は、第1のインターリーバ28の結果として達成されるパフォーマンスを劣化させないことが望ましく、このため、第2のインターリーバ34は、簡単なシャフリング処理にまで縮小され、これにより、第2のインターリーバ34は、それぞれのQoSデータストリームについて第1のインターリーバ28によって達成される拡散特性を維持しつつ、異なるQoSを持つデータストリームをインターリーブする。図4は、図1のサービスマルチプレクサ10を介して提供されるそれぞれのサービスブロック12から、上記説明したように提供されるインターリーブされた無線フレームの2つのデータストリームのビットをインターリーブするのに有利に使用することのできるビットシャフリングアルゴリズムのフローチャートを示す。N1ビットのフレームを持つ1つのストリームTQ1およびN2ビットのフレームを持つ第2のストリームTQ2を示し、N1≧N2である。図4は、ストリームTQ2のビットが、ストリームTQ1にどのようにして挿入されるかを示す。図4を参照すると、最初にブロック82において、パラメータeがN1に、カウンタrが1に初期化される。ブロック83において、r≦N1かどうか判断され、r≦N1ならば、ブロック84においてeの値が2N2だけ減らされる。次の判断ブロック85においてe≦0かどうか判断され、e≦0ならば、ブロック86において、ストリームTQ2の次のビットがストリームTQ1に挿入される。eの値は、ブロック87において2N1だけ増やされ、カウンタrはブロック88において1だけ増やされ、その後判断ブロック83に戻る。ブロック85においてe≦0でなければすなわち、e>0、任意のビット挿入もeの値変更も行うことなく、カウンタrをインクリメントするブロック88を介してブロック83に戻る。ブロック83においてr≦N1でなければすなわち、r>N1、これはフレームの終わりに達したことを示すので、ストップブロック81でシーケンスを終える。2より多くのデータストリームについては、連続するデータストリームについて同じ処理が帰納的に適用される。上記の説明および図4から、この処理のステップが、図2のパンクチャリングおよび反復処理のステップと直接的な相関関係を持ち、よってこの帰納的なシャフリング処理の実行が特に便宜であるということは明らかであろう。上記に説明したように、所望のレートマッチングを達成するためのビットのパンクチャリングは、符号器22によって提供されるFEC符号化に起因した冗長性を持つデータビットに適用される。符号化の1つの好ましい形は、いわゆるターボ並列連接畳み込み符号化である。この場合、符号化されたデータビットは入力データビットそのものを有し、これを組織systematicデータビットSと呼ぶ。さらに、符号化されたデータビットはパリティビットP1およびP2を有し、これらは、入力データビットおよびインターリーブされた入力データビットについて処理する畳み込み符号器によって提供される。パリティビットP1およびP2は、典型的にはターボ符号器内でパンクチャリングされ、所望のレートのターボ符号器を提供する。ターボ符号器によって構成される符号器22については、次のレートマッチング機能26が、組織ビットSのいずれをもパンクチャリングしないが、パリティビットP1およびまたはP2のみをパンクチャリングすることを確実にする必要がある。反復の場合には、組織ビットSの反復の2倍または3倍のオーダーを持つファクターによって、パリティビットP1およびP2を反復することにより、パフォーマンス利得を提供することが求められる。このため、図5は、ターボ符号化によって符号化されたデータのチャネルインターリービングおよびレートマッチングについての、図1の構成の一部に修正を加えたものを示す。図5を参照すると、FEC符号器22のうちの1つを構成するターボ符号器は、破線ボックス90内に示され、周知なように、入力データビットをインターリーブするターボ符号インターリーバ91と、インターリービングの前後で入力データビットを処理し、パリティビットP1およびP2を生成する2つの従来の符号器92を備える。また、入力データビットは、組織ビットSとして符号器出力に供給される。また、図示しないパンクチャリングブロックを、符号器出力への供給のために、パリティビットP1およびP2のいくつかのみを選択して、符号器出力に供給させるために設けることができる。上記説明した1つのチャネルインターリーバーの代わりに、図5は、組織ビットストリームおよびパリティビットストリームに、個々のチャネルインターリーバー93が提供されることを示す。図5に示されるように、3つのチャネルインターリーバー93があるが、パリティビットP1およびP2のストリームを組み合わせて一緒にインターリーブするようにして、2つのみのチャネルインターリーブを設け、一方は組織ビットストリーム用に、他方はパリティビットストリーム用にすることができるのは、明らかである。図5のチャネルインターリーバー93へのさらなる入力は、複数のチャネルについての組織ビットストリームおよびパリティビットストリームの多重化をそれぞれ示し、これは図1のマルチプレクサ24に対応するものである。チャネルインターリーバー93に続くレートマッチング機能を、破線ボックス94内に示す。パンクチャリング機能95を、チャネルインターリーブされたパリティビットストリームにのみ適用し、それに対し反復機能96を、パリティビットストリームおよび組織ビットストリームに提供することができる。それに応じて、選択器97が、チャネルインターリーブされたビットを結合するよう示されている。パンクチャリングおよび反復は、上記に説明したものと同じであることができる。この点で、図5に示されるものが、レートマッチング機能の実際の実現を示すというよりも、パンクチャリングが組織ビットに適用されない原則を図によって表すことを意図したものである、ということは明らかであろう。たとえば、必要とされるパンクチャリングまたは反復を、パリティビットストリームにのみ適用して、組織ビットストリームのパンクチャリングも反復も行うことなく、所望のレートマッチングを提供することもできるということは明らかであろう。上記の説明は、ここで記述される様々な処理について分離した機能およびユニットについて参照したけれども、1または複数のデジタル信号プロセッサまたは他の集積回路の機能を使用して、多くの形態を実現することができるということは明らかであろう。"