半導体基板の第1面と前記第1面とは反対側の第2面とを貫通する貫通電極を設ける工程と、前記半導体基板の第1面側に、前記貫通電極と電気的に接続される電子素子を設ける工程と、前記第1面との間で前記電子素子を封止する封止部材を前記第1面に接続する工程とを含み、前記貫通電極を設ける工程は、前記半導体基板の第2面に孔部を設け、前記孔部の内側に前記貫通電極を形成するための導電性材料を配置した後、前記半導体基板の前記第1面を処理して前記半導体基板を薄くする工程を含み、前記半導体基板を薄くする工程は、前記半導体基板の第2面側にガラス板を貼り付ける工程と、前記ガラス板を貼り付けた状態で、前記第1面に対して研磨処理及びエッチング処理の少なくとも一方を施す工程と、前記ガラス板を前記半導体基板より剥離する工程とを含む電子部品の製造方法。前記電子素子を同一の半導体基板に複数略同時に形成した後、前記半導体基板を前記電子素子毎に切断する請求項1記載の製造方法。前記電子素子は弾性表面波素子を含む請求項1又は2記載の製造方法。ところで、SAW素子を備えた電子部品が実装される電子機器の小型化の要求に伴って、電子部品自体の小型化も要求されている。ところが、上述の特許文献1の構成では、SAW素子と集積回路とを並列に配置する構成であるため、小型化が困難である。同様に、特許文献2の構成では、SAW素子を実装した第1基板と集積回路を実装した第2基板とを重ねるように配置する構成であるため、薄型化小型化が困難である。また、SAW素子を備えた電子部品のみならず、水晶振動子、圧電振動子、圧電音叉等の電子素子を備えた電子部品の小型化も要求される。本発明は上記事情に鑑みてなされたもので、小型化を図ることができる電子部品の製造方法を提供することを目的とする。上記の課題を解決するため、本発明の電子部品は、半導体基板と、前記半導体基板の第1面とその第1面とは反対側の第2面とを貫通する貫通電極と、前記半導体基板の第1面側に設けられた電子素子と、前記第1面との間で前記電子素子を封止する封止部材とを備え、前記電子素子は、前記貫通電極と電気的に接続されていることを特徴とする。本発明によれば、半導体基板の第1面側に電子素子を設け、その電子素子を、第1面と第2面とを貫通する貫通電極に接続したので、例えば半導体基板の第2面上に電子素子を駆動制御する集積回路を設けておくことで、貫通電極を介して電子素子と集積回路とを電気的に接続することができる。したがって、電子部品全体の小型化薄型化を実現しつつ、電子素子を良好に駆動することができる。そして、電子素子は封止部材によって第1面との間で封止されるので、小型化薄型化を実現しつつ、電子素子を良好に封止することができ、電子素子を良好に駆動することができる。そして、本発明によって、半導体パッケージ機能、電子素子機能、封止機能を備えた、半導体基板サイズリアルチップサイズ:究極の小型サイズの電子部品を提供することができる。本発明の電子部品において、前記電子素子は前記第1面上に設けられている構成を採用することができる。本発明によれば、半導体基板の第1面上に電子素子を形成することで、電子部品の更なる小型化薄型化を実現することができる。本発明の電子部品において、前記電子素子は前記第1面とは離れた位置に設けられて前記貫通電極と接続している構成を採用することができる。本発明によれば、電子素子を半導体基板の第1面と離した位置に設けることで、電子素子の設計の自由度を向上することができる。そして、電子素子を第1面と離した状態で、その電子素子と貫通電極とを接続することで、電子部品の小型化薄型化を実現しつつ、電子素子を良好に駆動することができる。本発明の電子部品において、前記第1面と対向する第3面を有する第2部材を有し、前記電子素子は、前記第3面上に設けられて前記貫通電極と接続している構成を採用することができる。本発明によれば、第2部材の第3面上に電子素子を設けたので、その第2部材で電子素子を良好に支持することができる。したがって、電子素子を良好に駆動することができる。本発明の電子部品において、前記第2部材は前記封止部材を含む構成を採用することができる。本発明によれば、封止部材上に電子素子を設けることで、部品点数を抑えながら、電子素子の設計の自由度を向上することができる。そして、電子素子を封止部材で支持した状態で、その電子素子と貫通電極とを接続することで、電子部品の小型化薄型化を実現しつつ、電子素子を良好に駆動することができる。本発明の電子部品において、前記第2部材は前記第1面と前記封止部材との間に設けられた第2基板を含む構成を採用することができる。本発明によれば、封止部材と半導体基板との間に設けられた第2基板上に設けることで、電子素子の設計の自由度を向上することができる。そして、電子素子を第2基板で支持した状態で、その電子素子と貫通電極とを接続することで、電子部品の小型化薄型化を実現しつつ、電子素子を良好に駆動することができる。本発明の電子部品において、前記半導体基板の第2面に、外部機器と電気的に接続するための接続端子が設けられている構成を採用することができる。本発明によれば、電子部品を、半導体基板の第2面に設けられた接続端子を介して外部機器回路基板等に電気的に接続することができる。したがって、小型化薄型化が実現された電子部品を外部機器に実装することができ、外部機器全体の巨大化も防止することができる。本発明の電子部品において、前記電子素子は弾性表面波素子を含む構成を採用することができる。本発明によれば、電子部品全体の小型化薄型化を実現しつつ、弾性表面波素子を良好に駆動することができる。そして、弾性表面波素子は封止部材によって第1面との間で封止されるので、小型化薄型化を実現しつつ、弾性表面波素子を良好に封止することができ、弾性表面波素子を良好に駆動することができる。なお、本発明に係る電子素子としては、弾性表面波素子に限らず、封止を必要とする素子、例えば、水晶振動子、圧電振動子、圧電音叉等であってもよい。本発明の回路基板は、上記記載の電子部品が実装されたことを特徴とする。本発明によれば、小型化薄型化が実現された電子部品が実装された回路基板プリント配線板等を提供することができる。したがって、その回路基板が実装される電子機器全体の巨大化も防止することができる。本発明の電子機器は、上記記載の電子部品を有することを特徴とする。本発明によれば、小型化薄型化が実現された電子部品が実装された電子機器を提供することができる。したがって、巨大化が抑制された電子機器を提供することができる。本発明の電子部品の製造方法は、半導体基板の第1面とその第1面とは反対側の第2面とを貫通する貫通電極を設ける工程と、前記半導体基板の第1面側に、前記貫通電極と電気的に接続される電子素子を設ける工程と、前記第1面との間で前記電子素子を封止する封止部材を前記第1面に接続する工程とを含むことを特徴とする。本発明によれば、半導体基板の第1面側に電子素子を設け、その電子素子を、第1面と第2面とを貫通する貫通電極に接続したので、例えば半導体基板の第2面上に電子素子を駆動制御する集積回路を設けておくことで、貫通電極を介して電子素子と集積回路とを電気的に接続することができる。したがって、電子部品全体の小型化薄型化を実現しつつ、電子素子を良好に駆動することができる。そして、電子素子は封止部材によって第1面との間で封止されるので、小型化薄型化を実現しつつ、電子素子を良好に封止することができ、電子素子を良好に駆動することができる。本発明の製造方法において、前記半導体基板の第2面に孔部を設け、その孔部の内側に前記貫通電極を形成するための導電性材料を配置した後、前記半導体基板の前記第1面を処理して前記半導体基板を薄くする工程を含む構成を採用することができる。本発明によれば、半導体基板の第2面に孔部を形成してその孔部に導電性材料を配置した後、第1面に研磨処理等の所定の処理を施して半導体基板を薄くすることで、第1面側に貫通電極を露出させることができ、効率良く貫通電極を形成することができる。本発明の製造方法において、前記電子素子を同一の半導体基板に複数略同時に形成した後、前記半導体基板を前記電子素子毎に切断する構成を採用することができる。本発明によれば、半導体基板上に複数の電子素子を略同時に形成し、その後、その半導体基板を電子素子毎に切断することで、効率良く電子部品を製造することができ、電子部品の低コスト化を実現できる。本発明の製造方法において、前記電子素子は弾性表面波素子を含む構成を採用することができる。本発明によれば、電子部品全体の小型化薄型化を実現しつつ、弾性表面波素子を良好に駆動することができる。そして、弾性表面波素子は封止部材によって第1面との間で封止されるので、小型化薄型化を実現しつつ、弾性表面波素子を良好に封止することができ、弾性表面波素子を良好に駆動することができる。なお、本発明に係る電子素子としては、弾性表面波素子に限らず、封止を必要とする素子、例えば、水晶振動子、圧電振動子、圧電音叉等であってもよい。以下、本発明の実施形態について図面を参照しながら説明する。<弾性表面波装置第1の実施形態>本発明の電子部品の第1の実施形態について図1を参照しながら説明する。本実施形態においては、電子素子を弾性表面波素子に適用した場合を例にして説明し、電子部品を弾性表面波装置に適用した場合を例にして説明する。以下の説明においては、弾性表面波素子をSAWSurfaceAcousticWave素子と、弾性表面波装置をSAWパッケージと適宜称する。図1において、SAWパッケージ1は、シリコン基板からなる半導体基板10と、半導体基板10の第1面10A側に設けられたSAW素子50と、第1面10Aとその第1面10Aとは反対側の第2面10Bとを貫通する貫通電極12とを備えている。SAW素子50は半導体基板10の第1面10A上に設けられている。SAW素子50は、圧電薄膜とその圧電薄膜に接する櫛歯電極とを含んで構成されており、半導体基板10の第1面10Aに形成されている。また、不図示ではあるが、半導体基板10の第2面10B上には、例えばトランジスタ、メモリ素子、その他の電子素子を含む集積回路が形成されている。そして、貫通電極12の一端部が、第1面10Aに設けられたSAW素子50と電気的に接続されているとともに、貫通電極12の他端部が、第2面10Bに設けられた前記集積回路と電極15を介して電気的に接続されている。したがって、半導体基板10の第1面10A上に設けられたSAW素子50と、半導体基板10の第2面10B上に設けられた集積回路とが貫通電極12を介して電気的に接続されている。また、貫通電極12と半導体基板10との間には絶縁膜13が設けられており、貫通電極12と半導体基板10とは電気的に絶縁されている。また、SAWパッケージ1は、第1面10A上との間でSAW素子50を封止する封止部材40を備えている。封止部材40はガラス基板によって形成されている。なお、封止部材40はシリコン基板であってもよい。封止部材40のうち半導体基板10の第1面10Aと対向する第3面40Aは、第1面10Aとは離れた位置に設けられている。半導体基板10の第1面10Aの周縁部と封止部材40の第3面40Aの周縁部とは、接着剤層30により接着されている。接着剤層30は、例えばポリイミド樹脂等の合成樹脂で形成されている。そして、半導体基板10の第1面10Aと、封止部材40の第3面40Aと、接着剤層30とで囲まれた内部空間60は略密閉気密封止されており、その内部空間60にSAW素子50が配置された構成となっている。半導体基板10の第2面10B上には下地層11が設けられている。下地層11は例えば酸化珪素SiO2等の絶縁性材料によって形成されている。また、下地層11上の複数の所定領域のそれぞれには電極15が設けられ、その電極15が設けられた領域以外の領域には第1絶縁層14が設けられている。また、第1絶縁層14上には複数の第1配線16が設けられており、複数の第1配線16のうち特定の第1配線16は、複数の電極15のうちの一部の電極15と電気的に接続されている。また、複数の電極15のうち特定の電極15は貫通電極12の他端部と電気的に接続されている。また、第1絶縁層14上には、貫通電極12や第1配線16の一部を覆うように第2絶縁層18が設けられている。また、その第2絶縁層18の一部からは第1配線16の一部が露出してランド部17を形成している。ランド部17上には第2配線19が設けられており、そのランド部17第1配線16と第2配線19とは電気的に接続されている。そして、第2配線19上には、外部機器との接続端子であるバンプ20が設けられている。バンプ20は半導体基板10の第2面10B上に設けられ、SAWパッケージ1は、バンプ20を介して、外部機器であるプリント配線板Pに電気的に接続する。<弾性表面波装置の製造方法>次に、図2~図12を参照しながらSAWパッケージの製造方法について説明する。ここで、本実施形態においては、SAWパッケージ1は同一のシリコン基板100上に複数図12参照同時に一括して形成されるが、簡単のため図2~図11においては1つのSAWパッケージ1を形成する場合が示されている。まず、図2に示すように、半導体基板10の第2面10B上に下地層11が形成され、その下地層11上に電極15が形成される。ここで、半導体基板10の第2面10B上には、例えばトランジスタ、メモリ素子、その他の電子素子を含む集積回路不図示が形成されている。下地層11は絶縁層であって、シリコンSiの酸化膜SiO2によって形成されている。電極15は、前記集積回路と電気的に接続されており、チタンTi、窒化チタンTiN、アルミニウムAl、銅Cu等によって形成されている。そして、下地層11及び電極15を覆うように、第1絶縁層14が設けられる。第1絶縁層14は、ポリイミド樹脂、シリコン変性ポリイミド樹脂、エポキシ樹脂、シリコン変性エポキシ樹脂、アクリル樹脂、フェノール樹脂、ベンゾシクロブテンBCB、ポリベンゾオキサゾールPBO等で形成することができる。あるいは、第1絶縁層14は、酸化珪素SiO2、窒化珪素SiN等、絶縁性があれば他のもので形成されてもよい。次に、スピンコート法等によりフォトレジスト不図示が第1絶縁層14上の全面に塗布される。そして、所定のパターンが形成されたマスクを用いて露光処理が行われた後、現像処理が行われる。これにより、フォトレジストは所定形状にパターニングされる。そして、エッチング処理が行われ、図中、右側の電極15を覆う第1絶縁層14の一部が除去されて開口部が形成される。次に、前記開口部を形成した第1絶縁層14上のフォトレジストをマスクとして、ドライエッチングにより、複数の電極15のうち、図中、右側の電極15の一部が開口される。更に、その開口に対応する下地層11、及び半導体基板10を一部がエッチングにより除去される。これにより、図3に示すように、半導体基板10の第2面10B側の一部に孔部12Hが形成される。次に、第1絶縁層14上及び孔部12Hの内壁及び底面に絶縁膜13が形成される。絶縁膜13は、電流リークの発生、酸素及び水分等による半導体基板10の浸食等を防止するために設けられ、PECVDPlasmaEnhancedChemicalVaporDepositionを用いて形成した正珪酸四エチルTetraEthylOrthoSilicate:SiOC2H54:以下、TEOSという、すなわちPE-TEOS、及び、オゾンCVDを用いて形成したTEOS、すなわちO3-TEOS、又はCVDを用いて形成した酸化珪素SiO2を用いることができる。なお、絶縁膜13は、絶縁性があれば、他の物でも良く、樹脂でもよい。なお、簡単のため、第1絶縁層14上に設けられた絶縁膜13はその図示が省略されている。そして、電極15上に設けられた絶縁膜13及び第1絶縁層14ををエッチングにより除去することで、図4に示すような形態となる。次に、電気化学プレーティングECP法を用いて、孔部12Hの内側及び電極15上にめっき処理が施され、その孔部12Hの内側に貫通電極12を形成するための導電性材料が配置される。貫通電極12を形成するための導電性材料としては、例えば銅Cuを用いることができ、孔部12Hには銅Cuが埋め込まれる。これにより、電極15上に突出した形状の貫通電極12が形成され、図5に示すような形態となる。本実施形態における貫通電極12を形成する工程には、TiN、Cuをスパッタ法で形成積層する工程と、Cuをめっき法で形成する工程とが含まれる。なお、TiW、Cuをスパッタ法で形成積層する工程と、Cuをめっき法で形成する工程とが含まれたものであってもよい。なお、貫通電極12の形成方法としては、上述した方法に限らず、導電ペースト、溶融金属、金属ワイヤ等を埋め込んでもよい。次に、図6に示すように、第1絶縁層14上に複数の第1配線16が形成される。複数の第1配線16のうち、一部の第1配線16は、図中、左側の電極15に電気的に接続されるように形成される。第1配線16は、銅Cu、クロムCr、チタンTi、ニッケルNi、チタンタングステンTiW、金Au、銀Ag、アルミニウムAl、ニッケルバナジウムNiV、タングステンW、窒化チタンTiN、Pb鉛のうち少なくとも1つを含む材料で形成される。また、これらの材料のうち少なくとも2つの材料を積層することで第1配線を形成してもよい。本実施形態における第1配線16を形成する工程には、TiW、Cu、TiWの順にスパッタ法により形成する工程が含まれる。なお、TiW、Cuの順にスパッタ法により形成する工程と、Cuをめっき法で形成する工程とが含まれたものであってもよい。次に、図7に示すように、貫通電極12、第1配線16、及び第1絶縁層14を覆うように、第2絶縁層18が設けられる。第2絶縁層18は、ポリイミド樹脂、シリコン変性ポリイミド樹脂、エポキシ樹脂、シリコン変性エポキシ樹脂、アクリル樹脂、フェノール樹脂、ベンゾシクロブテンBCB、ポリベンゾオキサゾールPBO等で形成することができる。あるいは、第2絶縁層18は、酸化珪素SiO2、窒化珪素SiN等で形成されてもよい。なお、第2絶縁層18は、絶縁性があれば他の物でもよい。次に、第2絶縁層18のうち、ランド部17に対応する領域が除去され、第1配線16の一部が露出されてランド部17が形成される。なお、第2絶縁層18のうちランド部17に対応する領域を除去するときには、露光処理及び現像処理を含むフォトリソグラフィ法を用いることができる。そして、ランド部17に接続するように、第2絶縁層18上に第2配線19が形成され、図8に示すような形態が得られる。次いで、紫外光UV光の照射により剥離可能な接着剤で、半導体基板10の第2面10B側に不図示のガラス板が貼り付けられる。このガラス板はWSSWaferSupportSystemと呼ばれるものの一部であって、半導体基板10はガラス板に支持される。そして、このガラス板を貼り付けた状態で、半導体基板10の第1面10Aに対して研磨処理、ドライエッチング処理、あるいはウエットエッチング処理等の所定の処理が施される。これにより、図9に示すように、半導体基板10が薄くされるとともに、貫通電極12の一端部が、第1面10Aより露出する。次に、図10に示すように、半導体基板10の第1面10A側にSAW素子50が形成される。SAW素子50を形成する工程には、圧電薄膜を形成する工程と、圧電薄膜に接するように櫛歯電極を形成する工程と、保護膜を形成する工程とが含まれる。更には、SAW素子50を形成する工程には、プラズマ等をSAW素子50に照射して周波数調整を行う工程が含まれる。圧電薄膜の形成材料としては、は酸化亜鉛ZnO、窒化アルミニウムAlN、ニオブ酸リチウムLiNbO3、タンタル酸リチウムLiTaO3、ニオブ酸カリウムKNbO3等が挙げられる。櫛歯電極の形成材料としては、アルミニウムを含む金属が挙げられる。保護膜の形成材料としては、酸化珪素SiO2、窒化珪素Si3N4、窒化チタンTiN等が挙げられる。そして、形成されるSAW素子50は、第1面10A側に露出した貫通電極12の一端部と電気的に接続される。次に、半導体基板10の第1面10A及び封止部材40の第3面40Aのうち少なくとも一方に、接着剤層30を形成するための接着剤が設けられる。接着剤層30としては、例えば感光性のポリイミド接着剤等を使用することができる。そして、その接着剤層30を介して、半導体基板10の第1面10Aと封止部材40の第3面40Aとが対向するように、それら半導体基板10と封止部材40とが接合される。これにより、図11に示すような形態が得られる。ここで、封止は、内部空間60を真空にする真空封止、内部空間60をN2、Ar、He等の所定ガスで置換するガス置換封止等してもよい。なお、半導体基板10と封止部材40とを接合するとき、半導体基板10の第1面10Aの周縁部に沿って金属突起を設け、封止部材40の第3面40Aに、前記金属突起と接着するための金属層を設け、それら金属突起及び金属層を介して半導体基板10と封止部材40とを接合するようにしてもよい。封止部材40にガラスを用いた場合には、封止後に、レーザー等によりSAWの周波数調整が可能となる。そして、上記WSSを構成するガラス板を半導体基板10より剥離した後、半導体基板10の第2面10B側に設けられた第2配線19上に、例えば鉛フリーはんだからなるバンプ20が搭載される。なお、バンプ20を設ける際には、はんだボールを第2配線19上に搭載する形態でもよいし、はんだペーストを第2配線19上に印刷する形態でもよい。ところで、上述したように、図2~図11を参照して説明した工程は、同一のシリコン基板100上にSAW素子50やそれに対応する電極15、及び封止部材40等を複数略同時に設けた構成であって、1つのシリコン基板100上に複数のSAWパッケージ1を複数形成した構成である。そこで、図11に示す工程の後、図12に示すように、シリコン基板100が、ダイシング装置110によって、SAW素子50毎SAWパッケージ1毎にダイシング切断される。これにより、SAWパッケージ1を低コストで製造できる。製造されたSAWパッケージ1は、バンプ20を介してプリント配線板P等に搭載される。なお本実施形態においては、最終工程でダイシングしているが、適切な工程途中工程で個片にしてもよい。以上説明したように、半導体基板10の第1面10A側にSAW素子50を設け、そのSAW素子50を、第1面10Aと第2面10Bとを貫通する貫通電極12に接続したので、半導体基板10の第2面10B上にSAW素子50を駆動制御する集積回路を設けておくことで、貫通電極12を介してSAW素子50と集積回路とを電気的に接続することができる。したがって、SAWパッケージ1全体の小型化薄型化を実現しつつ、SAW素子50を良好に駆動することができる。そして、SAW素子50は封止部材40によって第1面10Aとの間で封止されるので、小型化薄型化を実現しつつ、SAW素子50を良好に封止することができ、SAW素子50を良好に駆動することができる。<弾性表面波装置第2の実施形態>SAWパッケージ1の第2の実施形態について図13を参照しながら説明する。ここで、以下の説明において、上述した実施形態と同一又は同等の構成部分については同一の符号を付し、その説明を簡略もしくは省略する。本実施形態の特徴的な部分は、SAW素子50は、半導体基板10の第1面10A上に形成されておらず、その第1面10Aと対向する封止部材40の第3面40A上に、第1面10Aとは離れて設けられている点にある。本実施形態においては、半導体基板10とは別の部材にSAW素子50を設けることにより、半導体基板10に掛かる熱応力、膜応力の影響を受けにくいため、良好な特性を得ることができる。この場合、封止部材40は、シリコン基板、水晶基板、シリコン及びダイヤを含む基板によって構成されている。そして、封止部材40の第3面40A上に予めSAW素子50を形成しておき、その後、半導体基板10の第1面10Aより突出するようにして設けられた貫通電極12の一端部と、封止部材40の第3面40A上に形成されたSAW素子50の端子51とが電気的に接続されるように、半導体基板10と封止部材40とが接着剤層30を介して接合される。貫通電極12の一端部及び端子51は、金属接続しやすいように、金などの表面処理、あるいはロウ材を表面に設けることが好ましい。あるいは、貫通電極12の一端部と端子51とは、接着剤層30の収縮による圧接でもよい。なお、封止部材40上にSAW素子50を形成する場合には、封止部材40を形成するための大きなシリコン基板上にSAW素子50を予め複数設けた後、形成されたSAW素子50毎に切断ダイシングする構成を採用可能である。また本実施形態においても、最終工程でダイシングする形態の他に、適切な工程途中工程で個片化するようにしてもよい。なお、封止部材40をガラス基板によって構成した場合、そのガラス基板からなる封止部材40をダイシング切断する際には、図12を参照して説明したダイシング装置110によってダイシングすることもできるし、レーザを照射することによってダイシングすることもできるし、ドライエッチング又はウエットエッチングの手法を用いてダイシングすることもできる。<弾性表面波装置第3の実施形態>図14はSAWパッケージ1の第3の実施形態を示す図である。本実施形態における特徴的な部分は、半導体基板10の第1面10Aと封止部材40との間に設けられた第2基板80に、SAW素子50を設けた点にある。本実施形態においても、半導体基板10とは別の部材にSAW素子50を設けることにより、半導体基板10に掛かる熱応力、膜応力の影響を受けにくいため、良好な特性を得ることができる。SAW素子50は、第2基板80のうち、半導体基板10の第1面10Aに対向する面80Aに設けられる。第2基板80は、シリコン基板、水晶基板、及びシリコンとダイヤとを含む基板によって構成されている。第2基板80上にSAW素子50を形成する場合には、第2基板80を形成するための大きなシリコン基板上にSAW素子50を予め複数設けた後、形成されたSAW素子50毎に切断ダイシングする構成を採用可能である。また本実施形態においても、最終工程でダイシングする形態の他に、適切な工程途中工程で個片化するようにしてもよい。そして、半導体基板10の第1面10Aより突出するようにして設けられた貫通電極12の一端部と、第2基板80の面80A上に形成されたSAW素子50の端子51とが電気的に接続される。本実施形態においても、貫通電極12の一端部及び端子51は、金属接続しやすいように、金などの表面処理、あるいはロウ材を表面に設けることが好ましい。あるいは、貫通電極12の一端部と端子51とは、接着剤層30の収縮による圧接でもよい。その後、半導体基板10と封止部材40とが接着剤層30を介して接合され、半導体基板10と封止部材40と接着剤層30とで囲まれた内部空間60に、SAW素子50を有する第2基板80が配置される。なお、上述した第1~第3の実施形態においては、電子素子として、弾性表面波素子に適用した場合を例にして説明したが、電子素子としては、弾性表面波素子に限らず、封止を必要とする素子、例えば、水晶振動子、圧電振動子、圧電音叉等であってもよい。<電気機器>図15は、上述したSAWパッケージ1を搭載した電子機器の一例を示す図であって、携帯電話300を示す図である。小型化薄型化が実現された本発明のSAWパッケージ1を搭載したので、小型化を実現された携帯電話300が実現される。