"記憶装置又は機器に搭載された半導体素子を破壊可能な半導体素子破壊装置において、高電圧発生回路と、少なくとも一対の放電端子を有し、前記高電圧発生回路は前記放電端子間に前記記憶装置又は機器を位置させた状態で高電圧パルスを放電可能であり、前記一対の放電端子の内、一方の放電端子は多数の導体が集合して配置されたものであることを特徴とする半導体素子破壊装置。前記一対の放電端子の内、他方の放電端子は、略面状の導体から成ることを特徴とする請求項1に記載の半導体素子破壊装置。前記高電圧パルスは、18~50kVの高電圧パルスであることを特徴とする請求項1又は2に記載の半導体素子破壊装置。前記高電圧パルスは、周波数が1kHz以上であることを特徴とする請求項1乃至3のいずれかに記載の半導体素子破壊装置。筺体を有し、前記筺体内部には前記記憶装置又は機器を設置可能な設置台を有し、前記設置台は昇降可能であり、設置台は上昇して上限点にある時に前記記憶装置又は機器を設置可能であり、且つ下降して下限点にある時に前記放電端子間に高電圧パルスを放電可能であることを特徴とする請求項1乃至4のいずれかに記載の半導体素子破壊装置。前記筺体は開閉式の扉を有し、前記扉は前記設置台が下限点にある時にはロックされて開閉できないことを特徴とする請求項5に記載の半導体素子破壊装置。特許文献1に記載されたデータ消去方法は、フラッシュメモリを搭載した情報機器をリユースすることを目的としているため、データを消去するだけである。ところが、最近のデータ復元技術においては、フラッシュメモリからデータを消去しただけでは、消去前のデータが復元される恐れがある。そのため、特許文献1に記載されたデータ消去方法では、情報が漏えいすることが懸念される。そのため、電動ドリル等を用いてフラッシュメモリ等を物理的に破壊する方法も考えられるが、手間が掛かり面倒である。そこで、本発明は、容易であり且つ確実に記憶装置又は機器に搭載された半導体素子を破壊できる半導体素子破壊装置を提供することを目的とする。上記課題を解決するための請求項1に記載の発明は、記憶装置又は機器に搭載された半導体素子を破壊可能な半導体素子破壊装置において、高電圧発生回路と、少なくとも一対の放電端子を有し、前記高電圧発生回路は前記放電端子間に前記記憶装置又は機器を位置させた状態で高電圧パルスを放電可能であり、前記一対の放電端子の内、一方の放電端子は多数の導体が集合して配置されたものであることを特徴とする半導体素子破壊装置である。本発明で採用する半導体素子破壊装置は、一対の放電端子間に記憶装置又は機器を位置させた状態で高電圧パルスを放電可能な高電圧発生回路を有している。一対の放電端子の内、少なくとも一方の放電端子は多数の導体が集合して配置されたものである。つまり、多数の導体から複数の高電圧パルスを放電可能である。複数の高電圧パルスとは、例えば、略シャワー状のパルス電圧である。略シャワー状のパルス電圧は、点ではなく面に対して電圧を印加可能であるため、記憶装置又は機器に搭載された半導体素子の略全体を破壊可能である。すなわち、電動ドリル等による物理的な破壊に比べて容易であり、且つ確実に半導体素子を破壊できる。請求項2に記載の発明は、前記一対の放電端子の内、他方の放電端子は、略面状の導体から成ることを特徴とする請求項1に記載の半導体素子破壊装置である。本発明で採用する半導体素子破壊装置では、一対の放電端子の内、他方の放電端子が略面状の導体から成る。他方の放電端子は、一方の放電端子から放電される複数の高電圧パルスをより誘導し易い。つまり、略面状の放電端子を記憶装置又は機器の近傍に配置することで、複数の高電圧パルスを確実に記憶装置又は機器に放電することが可能となる。請求項3に記載の発明は、前記高電圧パルスは、18~50kVの高電圧パルスであることを特徴とする請求項1又は2に記載の半導体素子破壊装置である。本発明で採用する半導体素子破壊装置では、高電圧パルスを18~50kVとしている。この高電圧パルスは、記憶装置又は機器に搭載された半導体素子を確実に破壊することが可能な電圧である。請求項4に記載の発明は、前記高電圧パルスは、周波数が1kHz以上であることを特徴とする請求項1乃至3のいずれかに記載の半導体素子破壊装置である。本発明で採用する半導体素子破壊装置では、高電圧パルスの周波数を1kHz以上としている。例えば、周波数が1kHz以上では、連続的な高電圧パルスの放電が可能となり、記憶装置又は機器に搭載された半導体素子をより速く破壊することが可能となる。或いは、周波数を高くして、高周波のパルス電圧とすることで、コロナ放電や火花放電、或いは火花放電にコロナ放電を含ませた放電も可能となる。コロナ放電では、記憶装置又は機器に搭載された半導体素子の破壊がより容易となる。請求項5に記載の発明は、筺体を有し、前記筺体内部には前記記憶装置又は機器を設置可能な設置台を有し、前記設置台は昇降可能であり、設置台は上昇して上限点にある時に前記記憶装置又は機器を設置可能であり、且つ下降して下限点にある時に前記放電端子間に高電圧パルスを放電可能であることを特徴とする請求項1乃至4のいずれかに記載の半導体素子破壊装置である。本発明で採用する半導体素子破壊装置は、筺体を有し、筺体内部には記憶装置又は機器を設置可能であって昇降可能な設置台を有している。設置台は上昇して上限点にある時に記憶装置又は機器を設置可能であり、且つ下降して下限点にある時に放電端子間に高電圧パルスを放電可能である。換言すれば、設置台が下降して下限点にある時以外は、高電圧パルスを放電できない。すなわち、筺体の内部でのみ高電圧パルスを放電可能であり、作業者等に誤って放電されることがなく、安全である。請求項6に記載の発明は、前記筺体は開閉式の扉を有し、前記扉は前記設置台が下限点にある時にはロックされて開閉できないことを特徴とする請求項5に記載の半導体素子破壊装置である。本発明で採用する半導体素子破壊装置は、筺体に開閉式の扉を有している。この扉は設置台が下限点にある時にはロックされて開閉できない。つまり、記憶装置又は機器に高電圧パルスを放電可能な状態では、筺体内に手などを入れることができないため、感電事故を防止できる。本発明によれば、容易であり且つ確実に記憶装置又は機器に搭載された半導体素子を破壊できる。本発明の実施形態の半導体素子破壊装置の構成について、図面を参照しながら説明する。なお、説明は、実施形態の理解を容易にするためのものであり、これによって、本願発明が制限して理解されるべきではない。図1に示す半導体素子破壊装置1は、後述する記憶装置60又は後述する半導体素子91を搭載した機器90に、高電圧パルスを放電するための装置である。図2は、半導体素子破壊装置1の電気的構成を示すブロック図である。半導体素子破壊装置1では、制御回路7を中心として、高電圧発生回路2と、表示装置5と、電源回路9と、送風装置16と、昇降装置23と、ロック装置40とが制御回路7にそれぞれ接続されている。高電圧発生回路2は、高電圧パルスを生成可能な主要回路である。高電圧発生回路2には、一対の放電端子3,4が接続されており、放電端子3と放電端子4間に高電圧パルスを放電可能である。放電端子3は、図3に示すように、略ブラシ状を成した導体である。より詳細には、放電端子3は、複数の導体30で構成されたより線である。複数の導体30は束ねられて面状を成している。放電端子3は、高電圧発生回路2で生成された高電圧パルスを、複数の導体30から放電可能である。複数の導体30は束ねられ面状を成していることから、放電端子3から放電される高電圧パルスは、略面状に放電される。換言すれば、放電端子3は、略シャワー状の複数の高電圧パルスを放電可能である。もう一方の放電端子4は、図4に示すように、板体であり且つ面状の導体を略L字状に折り曲げた格好を成している。放電端子4は、放電端子3から放電される高電圧パルスを集めるための端子であり、且つ、放電端子3に向かって放電が可能な端子である。換言すれば、放電端子3と放電端子4間は、交互に高電圧パルスが放電されるものである。なお、放電端子4は、折り曲げなくても構わない。例えば、放電端子4は、平板状の導体でも構わない。高電圧発生回路2は、図2に示すように、DC-AC変換回路10と、昇圧回路11と、保護機構15から構成されており、高電圧発生回路2に接続された放電端子3と放電端子4から高電圧パルスを放電可能である。なお、高電圧発生回路2には、安全装置として、非常停止スイッチ6が接続されている。DC-AC変換回路10は、AC600~1200Vを出力可能な変換装置である。DC-AC変換回路10は、PWMパルス幅変調制御が可能な制御回路を有しており、出力電圧のON/OFF時間と周期との比率デューティ比を自在に変調可能である。また、DC-AC変換回路10は、1kHz~100MHzまで周波数を変調できることが好ましい。また、DC-AC変換回路10から出力される電力は、0.6~6W程度であることが好ましい。換言すれば、出力電流は、15mA以下であることが好ましい。これは、一般的な人体への感電許容電流値が15mAであり、安全面に配慮したものである。昇圧回路11は、出力端子12と、中性点13と、出力端子14を有している。出力端子12は、保護機構15を介して放電端子3に接続されている。一方、出力端子14は、保護機構15を介して放電端子4に接続されている。中性点13は、グラウンドに接地されている。昇圧回路11は、入力された交流電圧を多数倍に増幅し、高電圧パルスとして出力可能である。昇圧回路11は、DC-AC変換回路10からAC600~1200Vの交流電圧が入力されると、プラス側の出力端子12から9~25kVの高電圧パルスを出力し、マイナス側の出力端子14から-9~-25kVの高電圧パルスを出力可能である。つまり、プラス側の出力端子12とマイナス側の出力端子14間において、18~50kVの高電圧パルスを放電可能である。この高電圧パルスの繰り返し周波数については、前述のDC-AC変換回路10で決まる。すなわち、周波数を1kHz~100MHzの間で変調して、連続的な高電圧パルスの放電を行うことができる。また、高電圧パルスのパルス幅はデューティ比で決まるものであり、DC-AC変換回路10で調整可能である。なお、出力端子12,14間から出力する高電圧パルスは、極性が一定のパルス電圧か、或いは極性を所定の周期で反転させたパルス電圧のどちらでも構わない。さらに、放電の種類としては、コロナ放電や火花放電が好ましい。或いは、基本の周波数に高周波成分が含まれることにより、例えば連続的な火花放電の一部にコロナ放電が含まれても構わない。なお、昇圧回路11は、コッククロフトウォルトン回路で構成することが好ましい。或いは、圧電トランスで構成することがより好ましい。保護機構15は、放電端子3と放電端子4間で放電される高電圧パルスを、保護機構15の内部で短絡させて消滅させることで、高電圧発生回路2を保護するための保護回路である。制御回路7は、半導体素子破壊装置1を全体的に統括する従来公知の制御装置である。制御回路7として、PLCProgrammableLogicControllerや、マイクロコントローラを搭載した制御回路等を用いることで、プログラムに基づいた制御が可能である。制御回路7は、半導体素子破壊装置1の動作状態を制御回路7に接続された表示装置5に表示することが可能である。一方、表示装置5として、タッチパネル方式のパネルコンピュータ等を用いることで、表示装置5から制御回路7に指令を送ることができる。その結果、表示装置5から半導体素子破壊装置1を操作可能である。また、制御回路7は、前述のDC-AC変換回路10と、後述する昇降装置23と、後述するロック装置40に接続されており、それぞれの回路や装置を制御可能である。さらに、制御回路7には、検知装置27,45が接続されており、それぞれから検知信号を受信可能である。なお、制御回路7にも、安全装置として、非常停止スイッチ6が接続されている。電源回路9は、入力される商用電源8を変換して、半導体素子破壊装置1の各構成回路に電圧を供給するための主電源回路である。電源回路9は、例えば、制御回路7を駆動するための電圧や、DC-AC変換回路10を駆動するための電圧を生成可能である。なお、電源回路9にも、安全装置として、非常停止スイッチ6が接続されている。つぎに、半導体素子破壊装置1の機械的構成について説明する。半導体素子破壊装置1は、図1に示すように、筺体20を有している。筺体20は、表面側に表示装置5と、非常停止スイッチ6と、開閉式の扉21と、ロック装置40とを備えている。一方、筺体20の内部には、設置台22が設けられている。設置台22は、記憶装置60又は機器90を載置する台である。設置台22は、図5に示すように、従来公知のボールネジ24とモータ25で構成された昇降装置23を有しており、上下方向に昇降可能である。設置台22は上限点に位置しており、開いた扉21から記憶装置60又は機器90を載置し易い。また、設置台22は、下降した状態において、二点鎖線で示すように、下限点である台26に当接する。この時、ボールネジ24の下端部が、ボールネジ24の下側に設けられた検知装置27に当接する。検知装置27は、従来公知のリミットスイッチ等で構成されている。検知装置27は、台26が下限点に達したことを、検知信号で制御回路7に発信可能である。つまり、制御回路7は、台26が下限点に達しないと、高電圧発生回路2を動作させないようにするためのインターロック回路をプログラム等で構成することができる。一方、設置台22は、下限点まで下降した状態において、筺体20内に位置している放電端子3と放電端子4に近接する。図6に示すように、設置台22は、平面視において、放電端子3と放電端子4の間に位置している。つまり、設置台22に搭載される半導体素子を放電端子3と放電端子4の間に位置させることができる。なお、設置台22は、記憶装置60又は機器90の形状や大きさ等に応じて変更しても構わない。開閉式の扉21は、図5に示すように、検知装置45で開閉状態を検知可能である。詳述すると、検知装置45は、従来公知の近接スイッチ46と、磁石47とで構成されている。そして、筺体20側に設けられた近接スイッチ46と、扉21側に設けられた磁石47とが近接することにより、検知信号を制御回路7に発信可能である。つまり、制御回路7は、扉21が閉じられたことを検知しないと、高電圧発生回路2を動作させないようにするためのインターロック回路をプログラム等で構成することができる。また、開閉式の扉21は、ロック装置40で施錠可能である。詳述すると、ロック装置40は、電動式の電気錠であり、デッドボルト41を有している。図5に示すように、ロック装置40は、開閉式の扉21が筺体20に閉じられた際に、扉21をデッドボルト41で施錠可能である。つまり、制御回路7は、高電圧発生回路2から高電圧パルスが放電されている最中には、ロック装置40が解錠することを防止するためのインターロック回路をプログラム等で構成することができる。送風装置16は、図6に示すように、設置台22の近傍に位置している。送風装置16は、従来公知のファンであり、放電端子3と放電端子4の間に位置する設置台22に向かって送風可能なものである。つまり、設置台22に搭載される記憶装置60又は機器90に向かって送風することができる。つぎに、半導体素子破壊装置1による記憶装置への放電方法について、図7を用いて説明する。図7は、前述の図6の状態から、設置台22図示省略に記憶装置60が搭載された状態を示している。記憶装置60は、一般的なコンパクトフラッシュであり、筺体64内部にコネクタ63を備えたプリント基板65を有している。プリント基板65には、マイクロコントローラ半導体素子66やフラッシュメモリ半導体素子67等が搭載されている。なお、筺体64の外周面には、電磁遮蔽を目的として、シールドケース図示省略が設けられており、シールドケースの外側には樹脂製のケース図示省略が設けられている。図7において、記憶装置60は、筺体64に内蔵しているコネクタ63が、放電端子3と接触するように位置させている。コネクタ63は樹脂製であり、金属製のコンタクト端子を内蔵している。詳述すると、記憶装置60の一方の端部コネクタ63の略中央に放電端子3が位置しており、記憶装置60の他方の端部には、放電端子4が位置している。なお、記憶装置60の他方の端部側は、樹脂製のケース図示省略が設けられている。換言すれば、記憶装置60は、放電端子3と放電端子4とで挟持された状態であるが、樹脂製のケース図示省略で覆われているため、放電端子3と放電端子4とは、電気的に短絡していない。この状態で、高電圧発生回路2を用いて、放電端子3と放電端子4間に、1kHz~100MHzの連続的な高電圧パルス50を放電させると、複数の導体30で面状を成した放電端子3から高電圧パルスが略面状に放電される。その結果、略シャワー状の高電圧パルス50が、平板状のプリント基板65の一方の端部コネクタ63から他方の端部に向かって印加され続ける。この時、略シャワー状の高電圧パルス50がコネクタ63からプリント基板65に放電されるため、プリント基板65の表裏面の各面上で沿面放電が生じる。この方法により、筺体64の外周面に設けられたシールドケースを回避して、プリント基板65に沿面放電することが可能となり、プリント基板65の両面に搭載されているマイクロコントローラ66やフラッシュメモリ67等の半導体素子を破壊することができる。なお、放電端子3と放電端子4間に放電する高電圧パルス50は、マイクロコントローラ66やフラッシュメモリ67等の半導体素子を容易に破壊可能なコロナ放電や火花放電が好ましい。或いは、連続的な火花放電の一部にコロナ放電が含まれても構わない。そうすることにより、マイクロコントローラ66やフラッシュメモリ67等の半導体素子をより確実に破壊可能である。なお、図7において、送風装置16から記憶装置60に向けて、一定の周期又は不定期に送風することで、放電端子3と放電端子4間の空気に生じる放電路イオンチャンネルが一定となることを防止できる。これは、放電による空気の電離で、イオン電子を失った分子が一定のパターンになる傾向を、空気の対流で防止するものであり、記憶装置60の全体にまんべんなく放電することが可能となる。以上は、コンパクトフラッシュやSDメモリーカード、SSDSolidStateDrive等の記憶装置60そのものを破壊する例を示したが、本発明は、記憶装置60やマイクロコントローラ66やフラッシュメモリ67等を搭載した携帯電話端末等の機器を、分解しないで、機器に搭載されている半導体素子を破壊することが可能である。すなわち、半導体素子破壊装置1による機器への放電方法について、図8を用いて説明する。図8に示すように、半導体素子91を搭載した機器90に対し、放電端子3と放電端子4とが、機器90の一方の端面と他方の端面にそれぞれ設置して対向されている。この状態において、前述の高電圧発生回路2を用いて、放電端子3と放電端子4間に、1kHz~100MHzの連続的な高電圧パルス50図示省略を放電させる。その結果、機器90に高電圧パルス50を放電することで、機器90を分解しなくても、機器90に搭載されている半導体素子91を破壊することが可能である。なお、機器90は、携帯電話端末やモバイル型パーソナルコンピュータ、タブレット型パーソナルコンピュータや小型のパーソナルコンピュータに代表される携帯型情報端末等、半導体素子を搭載した機器であれば、どのようなものでも構わない。以上のように、本発明の半導体素子破壊装置1によって、容易であり且つ確実に記憶装置60に搭載されたマイクロコントローラ66やフラッシュメモリ67等の半導体素子や、機器90に搭載された半導体素子91を破壊できる。本発明の半導体素子破壊装置1では、一対の放電端子3と放電端子4を、記憶装置60又は機器90を挟んで対向配置させる例を示したが、本発明はこれに限定されるものではない。例えば、図9に示すように、記憶装置60又は機器90の4方の側面の内、3面に放電端子4を配置し、1つの側面に放電端子3を配置しても構わない。または、図10に示すように、記憶装置60又は機器90の4方の側面の内、対向する面同士に、放電端子3,3と放電端子4,4というように、同一の端子を配置しても構わない。或いは、図11に示すように、記憶装置60又は機器90の4方の側面の内、隣接する側面同士に、放電端子3,3と放電端子4,4というように、同一の端子を配置しても構わない。本発明の半導体素子破壊装置1では、放電端子3の幅を記憶装置60の幅よりも小さい例を示したが、本発明はこれに限定されるものではない。例えば、図12に示すように、記憶装置60の幅と同等の幅を持つ放電端子70を用いても構わない。つまり、放電端子3よりも多くの導体30を備えることにより、記憶装置60に搭載されているマイクロコントローラ66やフラッシュメモリ67等の半導体素子を短時間に破壊することが可能である。なお、放電端子70は、複数の導体30を平たく集合させており、略刷毛状又は略ブラシ状としている。同様に、図13に示すように、機器90の幅と同等かそれ以上の大きさを有する放電端子80,81とを用いることで、より確実に機器90に搭載されている半導体素子91を破壊することが可能である。本発明の半導体素子破壊装置1では、放電端子3を固定して用いる例を示したが、本発明はこれに限定されるものではない。例えば、図14に示すように、放電端子3に移動装置35を取り付けて移動可能としても構わない。なお、移動装置35は、従来公知のボールネジ36とモータ37で構成されるものであり、放電端子3は図14において水平方向に移動可能である。図14の放電端子3による記憶装置60の破壊方法について、図15a~cを用いて説明する。図15a~cは、前述の図12の状態から、設置台22に記憶装置60が搭載された状態を示している。つまり、記憶装置60は、放電端子3と放電端子4とで挟持された状態である。なお、図15a~cでは、記憶装置60をコンパクトフラッシュとし、記憶装置60の筺体64に内蔵しているコネクタ63が放電端子3側となるように位置させている。図15aにおいて、記憶装置60の左端部61に放電端子3が位置している。そして、放電端子3,4間に位置する記憶装置60に向かって複数の高電圧パルス50を放電する。放電された複数の高電圧パルス50は、略シャワー状である。そして、複数の高電圧パルス50を放電し続けながら、図15b,cの順番で、放電端子3を、移動装置35図示省略によって、記憶装置60の右端部62まで移動させている。その結果、記憶装置60の全面にまんべんなく放電することができる。本発明の半導体素子破壊装置1では、筺体20を一重とする例を示したが本発明はこれに限定されるものではない。例えば、筺体20を二重構造として、設置台22を二重に隠蔽することで、高電圧パルス50を筺体20の外に漏れることを抑制可能である。本発明の半導体素子破壊装置1では、記憶装置60をコンパクトフラッシュとする例を示したが、本発明はこれに限定されるものではない。例えば、SDメモリーカードやその他メモリーカード、SSDSolidStateDrive等、フラッシュメモリやマイクロコントローラ、メモリセルフラッシュメモリ含むを内蔵したマイクロコントローラ等の半導体素子を搭載した記憶装置にも高電圧パルスを放電することにより、半導体素子を破壊可能である。"