"複数の荷電粒子線で基板に描画を行う描画装置であって、前記複数の荷電粒子線を個別にブランキングするブランキング部と、同期クロックに同期してブランキング指令信号を送信するデータ送信部と、前記データ送信部から送信された前記ブランキング指令信号を受信して前記ブランキング部を制御するブランキング制御部と、を備え、前記データ送信部は、前記同期クロックに同期して、互いに識別可能な複数のユニークデータを所定の順番で送信し、前記ブランキング制御部は、前記データ送信部から送信された前記複数のユニークデータを受信して前記同期クロックの周期より短い周期を有する通信クロックに同期して順次読み出す受信部と、前記同期クロックに同期して前記受信部から読み出された前記複数のユニークデータのうちの1つのユニークデータを検出する検出部と、前記検出部により検出された前記1つのユニークデータと前記同期クロックの周期と前記通信クロックの周期とに基づいて、前記同期クロックに基づく所定の時点から前記ブランキング制御部が前記ブランキング指令信号を受信する時点までの遅延時間を求める処理部と、を含む、ことを特徴とする描画装置。複数の荷電粒子線で基板に描画を行う描画装置であって、前記複数の荷電粒子線を個別にブランキングするブランキング部と、同期クロックに同期してブランキング指令信号を送信するデータ送信部と、前記データ送信部から送信された前記ブランキング指令信号を受信して前記ブランキング部を制御するブランキング制御部と、を備え、前記データ送信部は、前記同期クロックに同期して、特定データを先頭とする複数のデータを送信し、前記ブランキング制御部は、前記データ送信部から送信された前記複数のデータを受信して前記同期クロックの周期より短い周期を有する通信クロックに同期して順次読み出す受信部と、前記受信部により前記特定データが読み出されてから前記受信部により前記同期クロックに同期してデータが読み出されるまで、前記通信クロックを計数する計数部と、前記計数部による計数値と前記同期クロックの周期と前記通信クロックの周期とに基づいて、前記同期クロックに基づく所定の時点から前記ブランキング制御部が前記ブランキング指令信号を受信する時点までの遅延時間を求める処理部と、を含む、ことを特徴とする描画装置。前記処理部により求められた前記遅延時間に基づいて、前記ブランキング制御部に前記同期クロックを出力するタイミングを調整する、前記データ送信部が前記ブランキング指令信号を送信するタイミングを調整する、又は、前記ブランキング制御部が前記ブランキング指令信号を受信するタイミングを調整する調整部を有する、ことを特徴とする請求項1又は請求項2に記載の描画装置。前記遅延時間に基づいて、前記ブランキング指令信号における非ブランキング期間に対応する信号をシフトさせて前記ブランキング指令信号を調整する調整手段を有する、ことを特徴とする請求項1又は請求項2に記載の描画装置。請求項1乃至請求項4のいずれか1項に記載の描画装置を用いて基板に描画を行う工程と、前記工程で前記描画を行われた基板を現像する工程と、を含むことを特徴とする物品の製造方法。多数の電子線で描画を行う描画装置の場合、パターンデータ量が膨大であり、受信側であるブランキング制御回路でパターンデータ量に見合った多くのメモリを搭載することが困難であるという問題がある。そのため、パターンデータを送信するデータ送信部とパターンデータを受信するブランキング制御回路との間にも高い同期精度が求められる。高い同期精度を実現するにあたり、特許文献1のように描画結果から同期誤差を検出する場合、基板への描画及び現像といった工程が必要であり、また、調整の必要な系統数が多いため、描画結果の解析に時間を要する。本発明は、こうした問題に鑑みてなされたものであり、複数の荷電粒子線に対して個別にブランキングを行う描画装置に有利な構成を提供することを例示的目的とする。本発明の1つの側面は、複数の荷電粒子線で基板に描画を行う描画装置であって、前記複数の荷電粒子線を個別にブランキングするブランキング部と、同期クロックに同期してブランキング指令信号を送信するデータ送信部と、前記データ送信部から送信された前記ブランキング指令信号を受信して前記ブランキング部を制御するブランキング制御部と、を備え、前記データ送信部は、前記同期クロックに同期して、互いに識別可能な複数のユニークデータを所定の順番で送信し、前記ブランキング制御部は、前記データ送信部から送信された前記複数のユニークデータを受信して前記同期クロックの周期より短い周期を有する通信クロックに同期して順次読み出す受信部と、前記同期クロックに同期して前記受信部から読み出された前記複数のユニークデータのうちの1つのユニークデータを検出する検出部と、前記検出部により検出された前記1つのユニークデータと前記同期クロックの周期と前記通信クロックの周期とに基づいて、前記同期クロックに基づく所定の時点から前記ブランキング制御部が前記ブランキング指令信号を受信する時点までの遅延時間を求める処理部と、を含む、ことを特徴とする。本発明によれば、例えば、複数の荷電粒子線に対して個別にブランキングを行う描画装置に有利な構成を提供することができる。以下に、本発明の好ましい実施形態を添付の図面に基づいて詳細に説明する。本発明は、電子線、イオン線等、複数の荷電粒子線で基板に描画を行う描画装置に適用可能であるが、複数の電子線で描画を行う描画装置に適用した例について説明する。図1は、マルチ電子線描画装置の一例を示す図である。電子銃211はクロスオーバ像212を形成する。クロスオーバ212から発散した電子線は、電磁レンズで構成されたコリメーターレンズ213の作用により平行となり、アパーチャアレイ216に入射する。アパーチャアレイ216を通過した電子線は、円形状の開口を有した3枚の電極板図中では、3枚を一体で図示しているから構成される静電レンズ217に入射する。静電レンズ217が最初にクロスオーバを形成する位置に、ブランキングアパーチャ219が配置される。ブランキング偏向器218及びブランキングアパーチャ219ブランキング部は、複数の電子線を個別にオンオフブランキングさせる。ブランキング偏向器218は、ブランキング制御回路ブランキング制御部105により制御され、ブランキング制御回路105は、描画データを処理して送信するデータ送信部102によって生成されるブランキング指令信号により制御される。ブランキングアパーチャ219を通過した電子線は、静電レンズ221により結像され、ウエハ、マスク等の基板224や電流検出部222に元のクロスオーバ212の像を結像する。描画中、基板224はステージ223によりY方向に連続的にスキャンされる。そして、レーザ測長機などによるステージ223の位置の計測結果に基づいて、基板224の表面上の像が偏向器220でX方向に偏向される。さらに、それらに同期するようにブランキング指令信号に基づいてブランキング偏向器218にて電子線がブランキングされる。偏向器220は、偏向器アンプ110によって制御される。偏向信号発生回路109は、偏向信号を発生して偏向信号を偏向器アンプ110に送信する。コリメーターレンズ213、静電レンズ217,221は、レンズ制御回路101,106によりそれぞれ制御され、ステージ223は、ステージ制御回路により制御される。全ての描画動作に関わるものはコントローラー100により統括される。クロック分配部分配部126は、コントローラー100からの動作開始命令によりマスタ同期クロックを同期クロックaと同期クロックb等とに分配する。クロック分配部126は、分配した同期クロックa~cをブランキング制御回路105、データ送信部102、偏向器アンプ110へそれぞれ供給する。以下、データ送信部102とブランキング制御回路105との同期誤差に係る同期クロックbの所定の時点からブランキング制御回路105ブランキング指令信号を受信する時点までの遅延時間を演算するする手法について説明する。[実施例1]図2は、実施例1における遅延時間を演算する手法を説明する。クロック分配部126は、コントローラー100からの動作開始指令により同期クロックa、同期クロックbの出力を始める。出力された同期クロックaはデータ送信部102へ、同期クロックbはブランキング制御回路105へと、それぞれ異なる伝送路を介して分配される。データ送信部102は、描画動作モードと遅延時間を検出する遅延検出モードとを持っている。データ送信部102は、描画動作モードでは、マスタ同期クロックに遅延して認識される同期クロックaのエッジ立上りエッジに応答して描画データをブランキング制御回路105に対して送信する。データ送信部102による送信は、高速シリアル通信を用いて行われる。データ送信部102は、遅延検出モードでは、描画動作モードで送信していた描画データの代わりに、互いに識別可能な複数のユニークデータの群を送信する。データ送信部102は、遅延検出モードにおける同期クロックaの所定のエッジに応答してユニークデータ群を同期クロックaの周期より短い周期を有する通信クロックに同期して所定の順番で送信する。実施例1では、同期クロックaの所定のエッジとして、遅延検出モードにおける同期クロックaの最初のエッジを使用しているが、2番目以降のエッジでも構わない。ユニークデータ群は、同期クロックaの1周期の間に送信されるデータ群であり、本実施例では、1つのユニークデータ群は、‘A’~‘J’の10個のユニークデータから成っている。データ送信部102は、同期クロックaの所定のエッジをトリガーにユニークデータ群の送信を始め、ユニークデータ群は、伝送路の長さに応じた遅延時間後にブランキング制御回路105に到達する。ユニークデータ群を受信するブランキング制御回路105は、以下3つの動作を行う。第1の動作ブランキング制御回路105は、同期クロックbの立上りエッジでインクリメントする同期クロックカウンタ133を動作させる。第2の動作ブランキング制御回路105は、ユニークデータ群を通信受信部130にて例えば8bitパラレルデータに変換し、高速シリアル通信の通信速度の1/8の通信クロック135に同期してパラレルデータを順次読み出す。通信受信部130は、データ送信部102から送信されたユニークデータ群を受信して同期クロックbの周期よりも短い周期を有する通信クロックに同期して受信する順次読み出す受信部を構成している。第3の動作ブランキング制御回路105は、判定部131にて、通信クロック135のエッジで同期クロックbの信号レベルを確認する。判定部131は、同期クロックbの信号レベルが0から1へ変化する点後のエッジとその時に受信したユニークデータとを検出する。そして、ユニークデータ記憶部132にて、判定部131が検出したユニークデータを記憶し、それと同時に同期クロックカウンタ133のカウント動作を停止する。本実施例では、記憶されたユニークデータは‘G’であり、ユニークデータ群の中で7番目にあたる。そして、同期クロックカウンタ133の停止時の計数値は‘2’である。判定部131、ユニークデータ記憶部132、同期クロックカウンタ133は、後のエッジで受信部が受信したユニークデータと当該後のエッジとを検出する検出部を構成している。第3の動作により確定した同期クロックカウンタ133の停止時の計数値をCLK_C、記憶されたユニークデータのユニークデータ群における順番をUnique_Nとする。また、同期クロックbの周波数をSync_F、通信クロックの周波数をData_Fとする。そのとき、これらの値を式1に代入することより同期クロックbの所定のエッジが出現してから受信部がユニークデータ群の受信を開始するまでの遅延時間Tをタイミング演算部処理部134で求めることが出来る。T={CLK_C×1/Sync_F}-{Unique_N×1/Data_F}1[実施例2]図3は、実施例2における遅延時間を演算する手法を説明する。クロック分配部126の動作は、実施例1と同じである。実施例2におけるデータ送信部102の遅延検出モードでは、ユニークデータ群の代わりにユニークデータ特定データ139を先頭とする複数のデータからなるデータ群を送信する。本実施例では、ユニークデータ139を‘A’としている。データ送信部102は、同期クロックaのエッジをトリガーにユニークデータ139及びランダムデータ140から成るデータ群の送信を始める。そして、ユニークデータ139及びランダムデータ140から成るデータ群は、伝送路の長さに応じた遅延時間後にブランキング制御回路105に到達する。その時、ブランキング制御回路105では、4つの動作を行う。第1の動作ブランキング制御回路105は、同期クロックbの立上りエッジでインクリメントする同期クロックカウンタ133を動作させる。第2の動作ブランキング制御回路105は、高速データ通信を用いて送信されてきたユニークデータ139及びランダムデータ140から成るデータ群を通信受信部130にて、例えば、8bitパラレルデータに変換する。そして、ブランキング制御回路105は、高速シリアル通信の通信速度の1/8の通信クロックに同期してパラレルデータの呼び出しを行い、ユニークデータ検出部138によりデータ群に含まれるユニークデータ139の検出を行う。第3の動作ブランキング制御回路105は、ユニークデータ139を検出したら、通信クロック135のエッジでインクリメントする通信クロックカウンタ137を動作させる。通信クロックカウンタ137は、通信クロックを計数する計数部を構成している。第4の動作ブランキング制御回路105は、判定部131にて、通信クロック135のエッジで同期クロックbの信号レベルを確認し、同期クロックbの信号レベルが0から1に変化する点後のエッジを検出する。そして、変化する点が検出されたら、通信クロックカウンタ137、及び、同期クロックカウンタ133のカウント動作を停止する。本実施例では、通信クロックカウンタ137の停止時の計数値は‘7’であり、同期クロックカウンタ133の停止時の計数値は‘2’となる。第4の動作により確定した同期クロックカウンタ133の停止時の計数値をCLK_C、通信クロックカウンタ137の停止時の計数値をData_CLK_Nとする。また、同期クロックbの周波数をSync_F、通信クロック135の周波数をData_Fとする。そのとき、それらの値を式2に代入することよりタイミング演算部処理部134は、遅延時間Tを求めることが出来る。T={CLK_C×1/Sync_F}-{Data_CLK_N×1/Data_F}2なお、実施例1及び実施例2において、時間分解能は通信クロック135の周波数によって決定される。本実施例では、8bitシリアル-パラレルデータ変換により、高速シリアル通信の通信速度の1/8の通信クロック135が生成され、通信クロック135の1周期が時間分解能となっている。したがって、例えば16bitシリアル-パラレルデータ変換とした場合、通信クロック135は、高速シリアル通信の通信速度の1/16の周波数となり、その周波数の1周期が時間分解能になる。通信速度、シリアル-パラレルデータ変換のbit数を変更することにより、要求にあった分解能を得ることが出来る。ただし、回路の最大動作周波数に制限を受けることに注意が必要である。また、実施例1及び実施例2において、同期クロックa、同期クロックbの立ち上がりエッジを用いた例で説明したが、立ち下りエッジを用いてもよい。[実施例3]図4を用いて、演算部134により演算された遅延時間を低減する実施例3を説明する。実施例3では、ブランキング制御回路105にタイミング調整部141を設けている。通常、遅延時間がある場合、少なくとも同期クロックbの1クロック内の動作に必要なデータを格納するメモリ量の2倍以上のメモリ容量がブランキング制御回路105内に必要となる。そこで、タイミング調整部141により、実施例1又は実施例2で算出された遅延時間Tだけ、同期クロックbを遅延させて描画データを受信するタイミングを調整する。そうすることにより、ブランキング制御回路105内のメモリ容量を同期クロックbの1クロック内の動作に必要なデータを格納するメモリ量にすることが可能となる。本実施例では、ブランキング制御回路105内にタイミング調整部141を設けたが、データ送信部102にタイミング調整部141を設けて描画データをブランキング制御回路105に送信するタイミングを調整してもよい。さらに、クロック分配部126にタイミング調整部141を設けて同期クロックa及び同期クロックbをデータ送信部102およびブランキング制御回路105にそれぞれ出力するタイミングを調整してもよい。ブランキング部は、複数の荷電粒子線をそれぞれブランキングさせる複数のブランキング偏向器218を含んでいる。それに対応して、図4に示されるように、データ送信部102は、複数の荷電粒子線に対するブランキング指令信号を送信する複数のデータ送信単位を含んでいる。また、ブランキング制御回路105は、複数のデータ送信単位により送信された複数のブランキング指令信号を受信し、該受信された複数のブランキング指令信号に基づいて複数のブランキング偏向器218を制御する複数のブランキング制御単位を含む。したがって、上述のいずれかの方法により、各ブランキング制御単位の遅延時間が求められることになる。ここで、複数のブランキング制御単位の間に遅延時間の差があると、それに対応する複数のブランキング偏向器またはブランキング偏向器群の間でブランキングの同期が取れないことになる。このことは、描画されるパターンの歪みディストーションにつながる。そこで、遅延時間の差に応じて、非ブランキング期間をシフトさせる。具体的には、偏向器220は、描画に必要な偏向角より大きな偏向角を有していて、ブランキング偏向器218によりブランキングされる電子線を基板上において一定の速度で走査させる。ここで、例えば、電子線を照射しない基板上の箇所に対するブランキング指令信号を‘0’とした場合、偏向器220による1回の偏向期間中の最初のブランキング期間に対応する‘0’の数を上述の遅延時間に応じて増減させればよい。すなわち、遅延している場合には、その分‘0’の数を減らせばよい。換言すれば、ブランキング指令信号において、非ブランキング期間に対応する‘1’が連続して並ぶ範囲をシフトさせればよい。そこで、例えば、複数のブランキング制御単位間の遅延時間の差または各遅延時間と所定の遅延時間との差を算出する機能をタイミング演算部134に付加する。そして、当該遅延時間の差と偏向器220の走査速度とに基づいて、各ブランキング制御単位に対して調整されたブランキング指令信号を生成すればよい上述の‘1’が連続して並ぶ範囲をシフトさせればよい。これにより、より正確な描画を行うことができる。[物品の製造方法]本発明の実施形態に係る物品の製造方法は、例えば、半導体デバイス等のマイクロデバイスや微細構造を有する素子等の物品を製造するのに好適である。該製造方法は、感光剤が塗布された基板の該感光剤に上記の描画装置を用いて潜像パターンを形成する工程基板に描画を行う工程と、当該工程で潜像パターンが形成された基板を現像する工程とを含みうる。さらに、該製造方法は、他の周知の工程酸化、成膜、蒸着、ドーピング、平坦化、エッチング、レジスト剥離、ダイシング、ボンディング、パッケージング等を含みうる。本実施形態の物品の製造方法は、従来の方法に比べて、物品の性能品質生産性生産コストの少なくとも1つにおいて有利である。"