"PZT層と、BLT層又はLaTaOx層、LaZrOx層若しくはSrTaOx層からなるPb拡散防止層とが積層された構造を有する強誘電体層と、前記強誘電体層における前記Pb拡散防止層側の面に配置された酸化物導電体層とを備える積層構造体。前記酸化物導電体層は、ITO層、In-O層又はIGZO層からなる請求項1に記載の積層構造体。前記Pb拡散防止層の厚さは、10nm~30nmの範囲内にある請求項1又は2に記載の積層構造体。前記PZT層は、液体プロセスを用いて製造されたものである請求項1~3のいずれかに記載の積層構造体。前記酸化物導電体層は、液体プロセスを用いて製造されたものである請求項1~4のいずれかに記載の積層構造体。前記Pb拡散防止層は、液体プロセスを用いて製造されたものである請求項1~5のいずれかに記載の積層構造体。チャネル層と、前記チャネル層の導通状態を制御するゲート電極層と、前記チャネル層と前記ゲート電極層との間に配置された強誘電体層からなるゲート絶縁層とを備える強誘電体ゲート薄膜トランジスターであって、前記強誘電体層は、PZT層と、BLT層又はLaTaOx層、LaZrOx層若しくはSrTaOx層からなるPb拡散防止層とが積層された構造を有し、前記チャネル層及び前記ゲート電極層のうち少なくとも一方は、酸化物導電体層からなり、前記酸化物導電体層は、前記強誘電体層における前記Pb拡散防止層側の面に配置されている強誘電体ゲート薄膜トランジスター。前記酸化物導電体層は、ITO層、In-O層又はIGZO層からなる請求項7に記載の強誘電体ゲート薄膜トランジスター。前記Pb拡散防止層の厚さは、10nm~30nmの範囲内にある請求項7又は8に記載の強誘電体ゲート薄膜トランジスター。前記PZT層は、液体プロセスを用いて製造されたものである請求項7~9のいずれかに記載の強誘電体ゲート薄膜トランジスター。前記酸化物導電体層は、液体プロセスを用いて製造されたものである請求項7~10のいずれかに記載の強誘電体ゲート薄膜トランジスター。前記Pb拡散防止層は、液体プロセスを用いて製造されたものである請求項7~11のいずれかに記載の強誘電体ゲート薄膜トランジスター。前記チャネル層は、前記酸化物導電体層からなる請求項7~12のいずれかに記載の強誘電体ゲート薄膜トランジスター。前記ゲート電極層は、前記酸化物導電体層からなる請求項7~12のいずれかに記載の強誘電体ゲート薄膜トランジスター。第1電極層と、第2電極層と、前記第1電極層と前記第2電極層との間に配置された強誘電体層からなる誘電体層とを備える強誘電体薄膜キャパシターであって、前記強誘電体層は、PZT層と、BLT層又はLaTaOx層、LaZrOx層若しくはSrTaOx層からなるPb拡散防止層とが積層された構造を有し、前記第1電極層及び前記第2電極層のうち少なくとも一方は、酸化物導電体層からなり、前記酸化物導電体層は、前記強誘電体層における前記Pb拡散防止層側の面に配置されている強誘電体薄膜キャパシター。前記酸化物導電体層は、ITO層、In-O層又はIGZO層からなる請求項15に記載の強誘電体薄膜キャパシター。前記Pb拡散防止層の厚さは、10nm~30nmの範囲内にある請求項15又は16に記載の強誘電体薄膜キャパシター。前記PZT層は、液体プロセスを用いて製造されたものである請求項15~17のいずれかに記載の強誘電体薄膜キャパシター。前記酸化物導電体層は、液体プロセスを用いて製造されたものである請求項15~18のいずれかに記載の強誘電体薄膜キャパシター。前記Pb拡散防止層は、液体プロセスを用いて製造されたものである請求項15~190のいずれかに記載の強誘電体薄膜キャパシター。前記第1電極層及び前記第2電極層はともに、前記酸化物導電体層からなり、前記強誘電体層は、前記第1電極層側に接して配置された第1Pb拡散防止層と、PZT層と、前記第2電極層に接して配置された第2Pb拡散防止層とが積層された構造を有する請求項15~20のいずれかに記載の強誘電体薄膜キャパシター。ところで、上記のように優れた強誘電体ゲート薄膜トランジスター900を、従来よりも大幅に少ない原材料及び製造エネルギーを用いて、かつ、従来よりも短工程で製造することを可能とするために、本発明の発明者らは、上記した強誘電体ゲート薄膜トランジスターを構成する層の少なくとも一部を液体プロセスを用いて製造することに思い至り鋭意研究を進めてきた。本発明の発明者は、その研究過程で、液体プロセスを用いて製造したPZT層をゲート絶縁層とするとともに液体プロセスを用いて製造した酸化物導電体層例えばITO層をチャネル層とした場合、強誘電体ゲート薄膜トランジスターの伝達特性が劣化し易い例えばメモリウインドウの幅が狭くなり易いという問題があることを見出した。そして、強誘電体ゲート薄膜トランジスターの伝達特性が劣化し易い例えばメモリウインドウの幅が狭くなり易いという問題の原因が、PZT層から酸化物導電体層にPb原子が拡散することにあることを見出した。なお、本発明の発明者の研究により、このような現象は、強誘電体ゲート薄膜トランジスターの場合だけに発生する現象ではなく、強誘電体薄膜キャパシターをはじめPZT層と酸化物導電体層とが積層された積層構造体全般にわたって発生する現象であることが分かった。また、このような現象は、液体プロセスを用いて製造したPZT層及び液体プロセスを用いて製造した酸化物導電体層とが積層された積層構造体の場合だけに発生する現象ではなく、PZT層及び酸化物導電体層のうち少なくとも一方を気相法を用いて製造した場合にも同様に発生する現象であることが分かった。そこで、本発明は、上記した事情に鑑みてなされたもので、強誘電体ゲート薄膜トランジスターの伝達特性が劣化し易い例えばメモリウインドウの幅が狭くなり易いという問題をはじめとして、PZT層から酸化物導電体層にPb原子が拡散することに起因して生ずることがある種々の問題が解決された積層構造体、強誘電体ゲート薄膜トランジスター及び強誘電体薄膜キャパシターを提供することを目的とする。本発明の発明者は、PZT層から酸化物導電体層にPb原子が拡散することを防止するためにはどうすればよいかについて鋭意努力を重ねた結果、PZT層と酸化物導電体層との間に、BLT層又はLaTaOx層、LaZrOx層若しくはSrTaOx層からなる特性の層をPb拡散防止層として介在させることにより、上記した目的が達成できることを見出し、本発明を完成させるに至った。[1]本発明の積層構造体は、PZT層と、BLT層又はLaTaOx層、LaZrOx層若しくはSrTaOx層からなるPb拡散防止層とが積層された構造を有する強誘電体層と、前記強誘電体層における前記Pb拡散防止層側の面に配置された酸化物導電体層とを備える積層構造体である。本発明の積層構造体によれば、PZT層と酸化物導電体層との間には、BLT層又はLaTaOx層、LaZrOx層若しくはSrTaOx層からなるPb拡散防止層が必ず存在するようになるため、PZT層から酸化物導電体層にPb原子が拡散することが防止され、PZT層から酸化物導電体層にPb原子が拡散することに起因して生ずることがある種々の問題を解決することが可能となる。なお、本発明において、強誘電体層とは、強誘電体層全体として強誘電性を示す層のことをいう。従って、強誘電性を示すPZT層と強誘電性を示すBLT層とが積層された構造を有する場合のみならず、強誘電性を示すPZT層と常誘電性を示すLaTaOx層、LaZrOx層若しくはSrTaOx層とが積層された構造を有する場合も、強誘電体層の概念に含まれるものとする。[2]本発明の積層構造体においては、前記酸化物導電体層は、ITO層、In-O層又はIGZO層からなることが好ましい。ITO層、In-O層又はIGZO層は、Pb原子が拡散し易い性質を有する。しかしながら、本発明の積層構造体によれば、PZT層と酸化物導電体層との間には、BLT層又はLaTaOx層、LaZrOx層若しくはSrTaOx層からなるPb拡散防止層が必ず存在するため、このような場合であっても、PZT層から酸化物導電体層にPb原子が拡散することに起因して生ずることがある種々の問題を解決することが可能である。[3]本発明の積層構造体においては、前記Pb拡散防止層の厚さは、10nm~30nmの範囲内にあることが好ましい。Pb拡散防止層の厚さが10nm~30nmの範囲内にあるのが好ましいのは以下の理由による。すなわち、Pb拡散防止層の厚さが10nm未満の場合には、PZT層から酸化物導電体層に到達するPbの量が無視できない程の量になる場合があるからである。一方、Pb拡散防止層の厚さが30nmを超える場合には、Pb拡散防止層としてBLT層を用いた場合には、BLT層を構成する粒子の平均粒径が比較的大きいことに起因して強誘電体ゲート薄膜トランジスターのリーク電流が増大する場合があるからであり、Pb拡散防止層としてLaTaOx層、LaZrOx層又はSrTaOx層を用いた場合には、LaTaOx層、LaZrOx層又はSrTaOx層が常誘電体材料からなることから、強誘電体層の強誘電性が低下する場合があるからである。[4]本発明の積層構造体においては、前記PZT層は、液体プロセスを用いて製造されたものであってもよい。液体プロセスを用いて製造されたPZT層は、製造過程でPb原子が抜け易い性質を有する。しかしながら、本発明の積層構造体によれば、PZT層と酸化物導電体層との間には、BLT層又はLaTaOx層、LaZrOx層若しくはSrTaOx層からなるPb拡散防止層が必ず存在するため、このような場合であっても、PZT層から酸化物導電体層にPb原子が拡散することに起因して生ずることがある種々の問題を解決することが可能である。また、液体プロセスを用いてPZT層を製造することで、従来よりも大幅に少ない原材料及び製造エネルギーを用いて、かつ、従来よりも短工程で製造可能な積層構造体となる。[5]本発明の積層構造体においては、前記酸化物導電体層は、液体プロセスを用いて製造されたものであってもよい。液体プロセスを用いて製造された酸化物導電体層は、気相法を用いて製造された酸化物導電体層よりもPb原子が拡散し易い性質を有する。しかしながら、本発明の積層構造体によれば、PZT層と酸化物導電体層との間には、BLT層又はLaTaOx層、LaZrOx層若しくはSrTaOx層からなるPb拡散防止層が必ず存在するため、このような場合であっても、PZT層から酸化物導電体層にPb原子が拡散することに起因して生ずることがある種々の問題を解決することが可能である。また、液体プロセスを用いて酸化物導電体層を製造することで、従来よりも大幅に少ない原材料及び製造エネルギーを用いて、かつ、従来よりも短工程で製造可能な積層構造体となる。[6]本発明の積層構造体においては、前記Pb拡散防止層は、液体プロセスを用いて製造されたものであってもよい。このように、液体プロセスを用いてPb拡散防止層を製造することで、従来よりも大幅に少ない原材料及び製造エネルギーを用いて、かつ、従来よりも短工程で製造可能な積層構造体となる。[7]本発明の強誘電体ゲート薄膜トランジスターは、チャネル層と、前記チャネル層の導通状態を制御するゲート電極層と、前記チャネル層と前記ゲート電極層との間に配置された強誘電体層からなるゲート絶縁層とを備える強誘電体ゲート薄膜トランジスターであって、前記強誘電体層は、PZT層と、BLT層又はLaTaOx層、LaZrOx層若しくはSrTaOx層からなるPb拡散防止層とが積層された構造を有し、前記チャネル層及び前記ゲート電極層のうち少なくとも一方は、酸化物導電体層からなり、前記酸化物導電体層は、前記強誘電体層における前記Pb拡散防止層側の面に配置されている強誘電体ゲート薄膜トランジスターである。本発明の強誘電体ゲート薄膜トランジスターによれば、PZT層と酸化物導電体層との間には、BLT層又はLaTaOx層、LaZrOx層若しくはSrTaOx層からなるPb拡散防止層が必ず存在するようになるため、PZT層から酸化物導電体層にPb原子が拡散することが防止され、強誘電体ゲート薄膜トランジスターの伝達特性が低下し易い例えばメモリウインドウの幅が狭くなり易いという問題をはじめ、PZT層から酸化物導電体層にPb原子が拡散することに起因して生ずることがある種々の問題を解決することが可能となる。[8]本発明の強誘電体ゲート薄膜トランジスターにおいては、前記酸化物導電体層は、ITO層、In-O層又はIGZO層からなることが好ましい。ITO層、In-O層又はIGZO層は、Pb原子が拡散し易い性質を有する。しかしながら、本発明の強誘電体ゲート薄膜トランジスターによれば、PZT層と酸化物導電体層との間には、BLT層又はLaTaOx層、LaZrOx層若しくはSrTaOx層からなるPb拡散防止層が必ず存在するため、このような場合であっても、PZT層から酸化物導電体層にPb原子が拡散することに起因して生ずることがある種々の問題を解決することが可能である。[9]本発明の強誘電体ゲート薄膜トランジスターにおいては、前記Pb拡散防止層の厚さは、10nm~30nmの範囲内にあることが好ましい。Pb拡散防止層の厚さが10nm~30nmの範囲内にあるのが好ましいのは以下の理由による。すなわち、Pb拡散防止層の厚さが10nm未満の場合には、PZT層から酸化物導電体層に到達するPbの量が無視できない程の量になる場合があるからである。また、Pb拡散防止層としてBLT層を用いた場合には、強誘電体ゲート薄膜トランジスターの伝達特性が劣化する例えばメモリウインドウの幅が狭くなり易くなる場合があるからである。一方、Pb拡散防止層の厚さが30nmを超える場合には、Pb拡散防止層としてBLT層を用いた場合には、BLT層を構成する粒子の平均粒径が比較的大きいことに起因して強誘電体ゲート薄膜トランジスターのリーク電流が増大する場合があるとともに、強誘電体ゲート薄膜トランジスターの伝達特性が劣化する例えばメモリウインドウの幅が狭くなり易くなったり、オン電流が低下したりオフ電流が増大したりする場合があるからであり、Pb拡散防止層としてLaTaOx層、LaZrOx層又はSrTaOx層を用いた場合には、LaTaOx層、LaZrOx層若しくはSrTaOx層が常誘電体材料からなることから、強誘電体層の強誘電性が低下する場合があるからである。なお、Pb拡散防止層としてBLT層を用いた場合には、前記Pb拡散防止層の厚さは、10nm~20nmの範囲内にあることがより好ましい。Pb拡散防止層の厚さが20nmを超える場合には、後述する実施例からも分かるように、強誘電体ゲート薄膜トランジスターの伝達特性が若干劣化するメモリウインドウの幅が若干狭くなる場合があるからである。[10]本発明の強誘電体ゲート薄膜トランジスターにおいては、前記PZT層は、液体プロセスを用いて製造されたものであってもよい。液体プロセスを用いて製造されたPZT層は、製造過程でPb原子が抜け易い性質を有する。しかしながら、本発明の強誘電体ゲート薄膜トランジスターによれば、PZT層と酸化物導電体層との間には、BLT層又はLaTaOx層、LaZrOx層若しくはSrTaOx層からなるPb拡散防止層が必ず存在するため、このような場合であっても、PZT層から酸化物導電体層にPb原子が拡散することに起因して生ずることがある種々の問題を解決することが可能である。また、液体プロセスを用いてPZT層を製造することで、従来よりも大幅に少ない原材料及び製造エネルギーを用いて、かつ、従来よりも短工程で製造可能な強誘電体ゲート薄膜トランジスターとなる。[11]本発明の強誘電体ゲート薄膜トランジスターにおいては、前記酸化物導電体層は、液体プロセスを用いて製造されたものであってもよい。液体プロセスを用いて製造された酸化物導電体層は、気相法を用いて製造された酸化物導電体層よりもPb原子が拡散し易い性質を有する。しかしながら、本発明の強誘電体ゲート薄膜トランジスターによれば、PZT層と酸化物導電体層との間には、BLT層又はLaTaOx層、LaZrOx層若しくはSrTaOx層からなるPb拡散防止層が必ず存在するため、このような場合であっても、PZT層から酸化物導電体層にPb原子が拡散することに起因して生ずることがある種々の問題を解決することが可能である。また、液体プロセスを用いて酸化物導電体層を製造することで、従来よりも大幅に少ない原材料及び製造エネルギーを用いて、かつ、従来よりも短工程で製造可能な強誘電体ゲート薄膜トランジスターとなる。[12]本発明の強誘電体ゲート薄膜トランジスターにおいては、前記Pb拡散防止層は、液体プロセスを用いて製造されたものであってもよい。このように、液体プロセスを用いてPb拡散防止層を製造することで、従来よりも大幅に少ない原材料及び製造エネルギーを用いて、かつ、従来よりも短工程で製造可能な強誘電体ゲート薄膜トランジスターとなる。[13]本発明の強誘電体ゲート薄膜トランジスターにおいては、前記チャネル層は、前記酸化物導電体層からなるものであってもよい。チャネル層にPb原子が拡散すると強誘電体ゲート薄膜トランジスターの伝達特性が大きく劣化する例えばメモリウインドウの幅が極めて狭くなり易くなる。しかしながら、本発明の強誘電体ゲート薄膜トランジスターによれば、PZT層とチャネル層酸化物導電体層との間には、BLT層又はLaTaOx層、LaZrOx層若しくはSrTaOx層からなるPb拡散防止層が必ず存在するため、このような場合であっても、PZT層からチャネル層にPb原子が拡散することに起因して生ずることがある種々の問題を解決することが可能である。[14]本発明の強誘電体ゲート薄膜トランジスターにおいては、前記ゲート電極層は、前記酸化物導電体層からなるものであってもよい。ゲート電極層にPb原子が拡散すると強誘電体ゲート薄膜トランジスターの信頼性が低下する。しかしながら、本発明の強誘電体ゲート薄膜トランジスターによれば、PZT層とゲート電極層酸化物導電体層との間には、BLT層又はLaTaOx層、LaZrOx層若しくはSrTaOx層からなるPb拡散防止層が必ず存在するため、ゲート電極層にPb原子が拡散するのを防止することができ、強誘電体ゲート薄膜トランジスターの信頼性を高くすることが可能となる。なお、本発明の強誘電体ゲート薄膜トランジスターにおいては、チャネル層と接して配置されたソース電極層及びドレイン電極層とをさらに備えるものであってもよい。また、本発明の強誘電体ゲート薄膜トランジスターにおいては、前記チャネル層と同一層からなるソース電極層及びドレイン電極層とをさらに備えるものであってもよい。この場合において、本発明の強誘電体ゲート薄膜トランジスターにおいては、チャネル層の層厚がソース電極層の層厚及びドレイン電極層の層厚よりも薄い段差構造を有するものであることが好ましく、このような段差構造は、型押し成形技術を用いて形成されたものであることが好ましい。[15]本発明の強誘電体薄膜キャパシターは、第1電極層と、第2電極層と、前記第1電極層と前記第2電極層との間に配置された強誘電体層からなる誘電体層とを備える強誘電体薄膜キャパシターであって、前記強誘電体層は、PZT層と、BLT層又はLaTaOx層、LaZrOx層若しくはSrTaOx層からなるPb拡散防止層とが積層された構造を有し、前記第1電極層及び前記第2電極層のうち少なくとも一方は、酸化物導電体層からなり、前記酸化物導電体層は、前記強誘電体層における前記Pb拡散防止層側の面に配置されている強誘電体薄膜キャパシターである。本発明の強誘電体薄膜キャパシターによれば、PZT層と酸化物導電体層との間には、BLT層又はLaTaOx層、LaZrOx層若しくはSrTaOx層からなるPb拡散防止層が必ず存在するようになるため、PZT層から酸化物導電体層にPb原子が拡散することが防止され、強誘電体薄膜キャパシターの電気特性が劣化し易い例えば充放電可能回数が低下し易いという問題を解決することが可能となる。[16]本発明の強誘電体薄膜キャパシターにおいては、前記酸化物導電体層は、ITO層、In-O層又はIGZO層からなることが好ましい。ITO層、In-O層又はIGZO層が、Pb原子が拡散し易い性質を有する。しかしながら、本発明の強誘電体薄膜キャパシターによれば、PZT層と酸化物導電体層との間には、BLT層又はLaTaOx層、LaZrOx層若しくはSrTaOx層からなるPb拡散防止層が必ず存在するため、このような場合であっても、PZT層から酸化物導電体層にPb原子が拡散することに起因して生ずることがある種々の問題を解決することが可能である。[17]本発明の強誘電体薄膜キャパシターにおいては、前記Pb拡散防止層の厚さは、10nm~30nmの範囲内にあることが好ましい。Pb拡散防止層の厚さが10nm~30nmの範囲内にあるのが好ましいのは以下の理由による。すなわち、Pb拡散防止層の厚さが10nm未満の場合には、PZT層から酸化物導電体層に到達するPbの量が無視できない程の量になる場合があるからである。また、これに起因して、強誘電体薄膜キャパシターの電気特性が劣化し易くなる例えば充放電可能回数が低下し易くなる場合があるからである。一方、Pb拡散防止層の厚さが30nmを超える場合には、Pb拡散防止層としてBLT層を用いた場合には、BLT層を構成する粒子の平均粒径が比較的大きいことに起因して強誘電体ゲート薄膜トランジスターのリーク電流が増大する場合があるからであり、Pb拡散防止層としてLaTaOx層、LaZrOx層又はSrTaOx層を用いた場合には、LaTaOx層、LaZrOx層若しくはSrTaOx層が常誘電体材料からなることから、強誘電体層の強誘電性が低下する場合があるからである。[18]本発明の強誘電体薄膜キャパシターにおいては、前記PZT層は、液体プロセスを用いて製造されたものであってもよい。液体プロセスを用いて製造されたPZT層は、製造過程でPb原子が抜け易い性質を有する。しかしながら、本発明の強誘電体薄膜キャパシターによれば、PZT層と酸化物導電体層との間には、BLT層又はLaTaOx層、LaZrOx層若しくはSrTaOx層からなるPb拡散防止層が必ず存在するため、このような場合であっても、PZT層から酸化物導電体層にPb原子が拡散することに起因して生ずることがある種々の問題を解決することが可能である。また、液体プロセスを用いてPZT層を製造することで、従来よりも大幅に少ない原材料及び製造エネルギーを用いて、かつ、従来よりも短工程で製造可能な強誘電体薄膜キャパシターとなる。[19]本発明の強誘電体薄膜キャパシターにおいては、前記酸化物導電体層は、液体プロセスを用いて製造されたものであってもよい。液体プロセスを用いて製造された酸化物導電体層は、気相法を用いて製造された酸化物導電体層よりもPb原子が拡散し易い性質を有する。しかしながら、本発明の強誘電体薄膜キャパシターによれば、PZT層と酸化物導電体層との間には、BLT層又はLaTaOx層、LaZrOx層若しくはSrTaOx層からなるPb拡散防止層が必ず存在するため、このような場合であっても、PZT層から酸化物導電体層にPb原子が拡散することに起因して生ずることがある種々の問題を解決することが可能である。また、液体プロセスを用いて酸化物導電体層を製造することで、従来よりも大幅に少ない原材料及び製造エネルギーを用いて、かつ、従来よりも短工程で製造可能な強誘電体薄膜キャパシターとなる。[20]本発明の強誘電体薄膜キャパシターにおいては、前記Pb拡散防止層は、液体プロセスを用いて製造されたものであってもよい。このように、液体プロセスを用いてPb拡散防止層を製造することで、従来よりも大幅に少ない原材料及び製造エネルギーを用いて、かつ、従来よりも短工程で製造可能な強誘電体薄膜キャパシターとなる。[21]本発明の強誘電体薄膜キャパシターにおいては、前記第1電極層及び前記第2電極層は、前記酸化物導電体層からなり、前記強誘電体層は、前記第1電極層側に接して配置された第1Pb拡散防止層と、PZT層と、前記第2電極層に接して配置された第2Pb拡散防止層とが積層された構造を有するものであってもよい。このような構成とすることにより、対称性の高い強誘電体薄膜キャパシターとなる。また、液体プロセスを用いて比較的容易に製造可能な強誘電体薄膜キャパシターとなる。なお、本発明において、PZTはPbZrx,Ti1-xO3で表される強誘電体物質であり、BLTはBi4-xLaxTi3O12で表される強誘電体物質である。また、LaTaOxはLa及びTaの複合酸化物からなる常誘電体物質であり、LaZrOxはLa及びZrの複合酸化物からなる常誘電体物質であり、SrTaOxはSr及びTaの複合酸化物からなる常誘電体物質である。また、ITOはIn及びZnの複合酸化物からなる酸化物導電体物質であり、In-OはInの酸化物からなる酸化物導電体物質であり、IGZOはIn、Ga及びZnの複合酸化物からなる酸化物導電体物質である。以下、本発明の積層構造体、強誘電体ゲート薄膜トランジスター及び強誘電体薄膜キャパシターについて、図に示す実施の形態に基づいて説明する。実施形態1図1は、実施形態1に係る強誘電体ゲート薄膜トランジスター20を説明するために示す図である。実施形態1に係る強誘電体ゲート薄膜トランジスター20は、図1に示すように、チャネル層28と、チャネル層28の導通状態を制御するゲート電極層22と、チャネル層28とゲート電極層22との間に配置された強誘電体層からなるゲート絶縁層25とを備える強誘電体ゲート薄膜トランジスターである。ゲート絶縁層強誘電体層25は、PZT層23と、BLT層からなるPb拡散防止層24とが積層された構造を有する。チャネル層28は、酸化物導電体層としてのITO層からなる。チャネル層酸化物導電体層28は、ゲート絶縁層強誘電体層25におけるPb拡散防止層24側の面に配置されている。なお、図1中、符号21は表面にSiO2層が形成されたSi基板からなる絶縁性基材を示し、符号26はソース電極を示し、符号27はドレイン電極を示す。符号10は、本発明の積層構造体を示すPZT層23、チャネル層酸化物導電体層28及びPb拡散防止層24はいずれも、液体プロセスを用いて製造されたものである。Pb拡散防止層BLT層24の厚さは、例えば10nm~30nmの範囲内にある。実施形態1に係る強誘電体ゲート薄膜トランジスター20は、以下に示す方法により製造することができる。以下、工程順に説明する。図2は、実施形態1に係る強誘電体ゲート薄膜トランジスター20を製造するための方法を説明するために示す図である。図2a~図2eは各工程図である。1基材準備工程表面にSiO2層が形成されたSi基板からなる絶縁性基板21上にTi10nm及びPt40nmの積層膜からなるゲート電極層22が形成された基材を準備する図2a参照。田中貴金属製。基材の平面サイズは、20mm×20mmである。2ゲート絶縁層形成工程2-1PZT層形成工程熱処理することによりPZT層となるPZTゾルゲル溶液を準備する三菱マテリアル株式会社製/8重量の金属アルコキシドタイプ/Pb:Zr:Ti=1.2:0.4:0.6を準備する。次に、ゲート電極層22上に、スピンコート法を用いて上記したPZTゾルゲル溶液を塗布し例えば、2500rpm30秒、その後、基材をホットプレート上に置き空気中150°Cで1分間乾燥させた後250°Cで5分間乾燥させる操作を4回繰り返すことにより、PZT層の前駆体組成物層層厚320nmを形成する。最後に、PZT層の前駆体組成物層を表面温度が400度のホットプレート上に10分間載置した後、RTA装置を用いて空気中高温で650°C、15分間熱処理することにより、PZT層30層厚160nmを形成する図2b参照。。2-2BLT層形成工程熱処理することによりBLT層となるBLTゾルゲル溶液を準備する三菱マテリアル株式会社製/5重量の金属アルコキシドタイプ/Bi:La:Ti=3.40:0.75:3.0を準備する。次に、PZT層30上に、スピンコート法を用いて上記したBLTゾルゲル溶液を塗布し例えば、2500rpm30秒、その後、基材をホットプレート上に置き空気中150°Cで1分間乾燥させた後250°Cで5分間乾燥させることにより、BLT層の前駆体組成物層層厚40nmを形成する。最後に、BLT層の前駆体組成物層を表面温度が500度のホットプレート上に10分間載置した後、RTA装置を用いて酸素雰囲気下高温で700°C、15分間熱処理することにより、BLT層Pb拡散防止層24層厚20nmを形成する図2c参照。。3ソース電極/ドレイン電極形成工程BLT層Pb拡散防止層24における表面所定部位に、スパッタリング法及びフォトリソグラフィ法を用いて、Ptからなるソース電極層26及びドレイン電極層27を形成する図2d参照。。4チャネル層形成工程まず、熱処理することによりITO層となる金属カルボン酸塩を含有するITO溶液株式会社高純度化学研究所製の機能性液体材料商品名:ITO-05C、原液:希釈液=1:1.5を準備する。なお、当該ITO溶液には、完成時にチャネル層28のキャリア濃度が1×1015cm-3~1×1021cm-3の範囲内になるような濃度の不純物が添加されている。次に、BLT層Pb拡散防止層24の表面上に、ソース電極26及びドレイン電極層27を跨ぐように、スピンコート法を用いてITO溶液を塗布し例えば、3000rpm30秒、その後、基材をホットプレート上に置き空気中150°Cで1分間乾燥させた後250°Cで5分間乾燥させ、さらにその後400°Cで15分間乾燥させることにより、ITO層の前駆体組成物層層厚40nmを形成する。最後に、ITO層の前駆体組成物層に表面温度が250°Cのホットプレート上に10分間載置した後、RTA装置を用いて空気中450°C30分前半15分酸素雰囲気、後半の15分窒素雰囲気の条件で前駆体組成物層を加熱することにより、チャネル層28層厚20nmを形成する図2e参照。。以上の工程により、実施形態1に係る強誘電体ゲート薄膜トランジスター20を製造することができる。実施形態1に係る強誘電体ゲート薄膜トランジスター20によれば、PZT層23とITO層チャネル層28との間には、BLT層24からなるPb拡散防止層が存在するため、後述する実施例からも分かるように、PZT層23からITO層チャネル層28にPb原子が拡散することが防止され、強誘電体ゲート薄膜トランジスターの伝達特性が低下し易い例えばメモリウインドウの幅が狭くなり易いという問題をはじめ、PZT層から酸化物導電体層にPb原子が拡散することに起因して生ずることがある種々の問題を解決することが可能となる。また、実施形態1に係る強誘電体ゲート薄膜トランジスター20によれば、Pb拡散防止層としてのBLT層Pb拡散防止層24の厚さが10nm~30nmの範囲内20nmにあることから、PZT層23からITO層チャネル層28にPb原子が拡散することをより高いレベルで防止することが可能となり、強誘電体ゲート薄膜トランジスターの伝達特性が劣化し易い例えばメモリウインドウの幅が狭くなり易い、オフ電流が増大し易いという問題をより高いレベルで防止することが可能となる。実施形態2図3は、実施形態2に係る強誘電体薄膜キャパシター30を説明するために示す図である。実施形態2に係る強誘電体薄膜キャパシター30は、図3に示すように、第1電極層32と、第2電極層36と、第1電極層32と第2電極層36との間に配置された強誘電体層からなる誘電体層35とを備える。誘電体層強誘電体層35は、PZT層33とBLT層からなるPb拡散防止層34とが積層された構造を有する。第2電極層36は、酸化物導電体層としてのITO層からなる。第2電極層酸化物導電体層36は、誘電体層強誘電体層35におけるBLT層Pb拡散防止層34側の面に配置されている。なお、図3中、符号31は表面にSiO2層が形成されたSi基板からなる絶縁性基材を示す。また、符号10は、本発明の積層構造体を示す。PZT層33、第2電極層ITO層36及びBLT層Pb拡散防止層34はいずれも、液体プロセスを用いて製造されたものである。BLT層Pb拡散防止層34の厚さは、例えば10nm~30nmの範囲内にある。実施形態2に係る強誘電体薄膜キャパシター30は、以下に示す方法により製造することができる。以下、工程順に説明する。図4は、実施形態2に係る強誘電体薄膜キャパシター30を製造するための方法を説明するために示す図である。図4a~図4dは各工程図である。1基材準備工程表面にSiO2層が形成されたSi基板からなる絶縁性基板31上にTi10nm及びPt40nmの積層膜からなる第1電極層32が形成された基材を準備する図4a参照。田中貴金属製。基材の平面サイズは、20mm×20mmである。2誘電体層形成工程2-1PZT層形成工程熱処理することによりPZT層となるPZTゾルゲル溶液を準備する三菱マテリアル株式会社製/8重量の金属アルコキシドタイプ/Pb:Zr:Ti=1.2:0.4:0.6を準備する。次に、第1電極層32上に、スピンコート法を用いて上記したPZTゾルゲル溶液を塗布し例えば、2500rpm30秒、その後、基材をホットプレート上に置き空気中150°Cで1分間乾燥させた後250°Cで5分間乾燥させる操作を4回繰り返すことにより、PZT層の前駆体組成物層層厚320nmを形成する。最後に、PZT層の前駆体組成物層を表面温度が400度のホットプレート上に10分間載置した後、RTA装置を用いて空気中高温で650°C、15分間熱処理することにより、PZT層33層厚160nmを形成する図4b参照。。2-2BLT層形成工程熱処理することによりBLT層となるBLTゾルゲル溶液を準備する三菱マテリアル株式会社製/5重量の金属アルコキシドタイプ/Bi:La:Ti=3.40:0.75:3.0を準備する。次に、PZT層33上に、スピンコート法を用いて上記したBLTゾルゲル溶液を塗布し例えば、2500rpm30秒、その後、基材をホットプレート上に置き空気中150°Cで1分間乾燥させた後250°Cで5分間乾燥させることにより、PZT層の前駆体組成物層層厚40nmを形成する。最後に、BLT層の前駆体組成物層を表面温度が500度のホットプレート上に10分間載置した後、RTA装置を用いて酸素雰囲気下高温で700°C、15分間熱処理することにより、BLT層Pb拡散防止層34層厚20nmを形成する図4c参照。。4第2電極層形成工程まず、熱処理することによりITO層となる金属カルボン酸塩を含有するITO溶液株式会社高純度化学研究所製の機能性液体材料商品名:ITO-05C、原液:希釈液=1:1.5を準備する。なお、当該ITO溶液には、完成時にチャネル層28のキャリア濃度が1×1015cm-3~1×1021cm-3の範囲内になるような濃度の不純物が添加されている。次に、BLT層Pb拡散防止層34の表面上に、スピンコート法を用いてITO溶液を塗布し例えば、3000rpm30秒、その後、基材をホットプレート上に置き空気中150°Cで1分間乾燥させた後250°Cで5分間乾燥させ、さらにその後400°Cで15分間乾燥させる操作を4回繰り返すことによりことにより、ITO層の前駆体組成物層層厚160nmを形成する。最後に、ITO層の前駆体組成物層に表面温度が250°Cのホットプレート上に10分間載置した後、RTA装置を用いて空気中450°C30分前半15分酸素雰囲気、後半の15分窒素雰囲気の条件で前駆体組成物層を加熱することにより、ITO層からなる第2電極層36層厚80nmを形成する図2e参照。。以上の工程により、実施形態2に係る強誘電体薄膜キャパシター30を製造することができる。実施形態2に係る強誘電体薄膜キャパシター30によれば、PZT層33とITO層36との間には、BLT層34からなるPb拡散防止層が存在するため、PZT層33から第2電極層ITO層36にPb原子が拡散することが防止され、強誘電体薄膜キャパシターの電気特性が劣化し易い例えば充放電可能回数が低下し易いという問題を解決することが可能となる。また、実施形態2に係る強誘電体薄膜キャパシター30によれば、BLT層34の厚さが10nm~30nmの範囲内20nmにあることから、PZT層33から第2電極層ITO層36にPb原子が拡散することをより高いレベルで防止することが可能となり、強誘電体薄膜キャパシターの電気特性が劣化し易い例えば充放電可能回数が低下し易いという問題をより高いレベルで解決することが可能となる。[実施形態3]1.実施形態3に係る強誘電体ゲート薄膜トランジスター100図5は、実施形態3に係る強誘電体ゲート薄膜トランジスター100を説明するために示す図である。図5aは強誘電体ゲート薄膜トランジスター100の平面図であり、図5bは図5aのA1-A1断面図であり、図5cは図5aのA2-A2断面図である。実施形態3に係る強誘電体ゲート薄膜トランジスター100は、図5a及び図5bに示すように、ソース領域144及びドレイン領域146並びにチャネル領域142を含む酸化物導電体層140と、チャネル領域142の導通状態を制御するゲート電極120と、ゲート電極120とチャネル領域142との間に形成され強誘電体材料からなるゲート絶縁層130とを備える。チャネル領域142の層厚は、ソース領域144の層厚及びドレイン領域146の層厚よりも薄い。チャネル領域142の層厚は、好ましくは、ソース領域144の層厚及びドレイン領域146の層厚の1/2以下である。ゲート電極120は、図5a及び図5cに示すように、スルーホール150を介して外部に露出するゲートパッド122に接続されている。実施形態3に係る強誘電体ゲート薄膜トランジスター100においては、チャネル領域142の層厚がソース領域144の層厚及びドレイン領域146の層厚よりも薄い酸化物導電体層140は、型押し成形技術を用いて形成されたものである。実施形態3に係る強誘電体ゲート薄膜トランジスター100においては、チャネル領域142のキャリア濃度及び層厚は、ゲート電極120にオフの制御電圧を印加したときに、チャネル領域142が空乏化するような値に設定されている。具体的には、チャネル領域142のキャリア濃度は、1×1015cm-3~1×1021cm-3の範囲内にあり、チャネル領域142の層厚は、5nm~100nmの範囲内にある。なお、実施形態3に係る強誘電体ゲート薄膜トランジスター100においては、ソース領域144及びドレイン領域146の層厚は、50nm~1000nmの範囲内にある。酸化物導電体層140は、例えばインジウム錫酸化物ITOからなる。ゲート絶縁層130は、例えばPZT層132及びBLT層134とが積層された構造を有する強誘電体層からなる。PZT層132の厚さは160nmであり、BLT層134の厚さは20nmである。ゲート電極120及びゲートパッド122は、例えば酸化ニッケルランタンLNOLaNiO3からなる。絶縁性基板110は、例えばSi基板の表面にSiO2層及びTi層を介してSTOSrTiO層を形成した絶縁性基板からなる。2.実施形態3に係る強誘電体ゲート薄膜トランジスター100の製造方法実施形態3に係る強誘電体ゲート薄膜トランジスター100は、以下に示す強誘電体ゲート薄膜トランジスターの製造方法により製造することができる。以下、工程順に説明する。図6~図9は、実施形態3に係る強誘電体ゲート薄膜トランジスター100を製造する方法を説明するために示す図である。図6a~図6f、図7a~図7f、図8a~図8e及び図9a~図9eは各工程図である。なお、各工程図において、左側に示す図は、図5bに対応する図であり、右側に示す図は図5cに対応する図である。1ゲート電極形成工程まず、熱処理することによりLNO酸化ニッケルランタン層となる液体材料を準備する。具体的には、金属無機塩硝酸ランタン六水和物及び酢酸ニッケル四水和物を含有するLNO溶液溶媒:2ーメトキシエタノールを準備する。次に、図6a及び図6bに示すように、絶縁性基板110における一方の表面に、スピンコート法を用いてLNO溶液を塗布し例えば、500rpm25秒、その後、絶縁体基板110をホットプレート上に置き60°Cで1分間乾燥させることにより、LNO酸化ニッケルランタン層の前駆体組成物層120’層厚300nmを形成する。次に、図6c及び図6dに示すように、ゲート電極120及びゲートパッド122に対応する領域が凹となるように形成された凹凸型M2高低差300nmを用いて、150°Cで前駆体組成物層120’に対して型押し加工を施すことにより、前駆体組成物層120’に型押し構造凸部の層厚300nm、凹部の層厚50nmを形成する。型押し加工を施すときの圧力は、5MPaとする。次に、前駆体組成物層120’を全面エッチングすることにより、図6eに示すように、ゲート電極120及びゲートパッド122に対応する領域以外の領域から前駆体組成物層を完全に除去する。全面エッチング工程は、ウェットエッチング技術を用いて真空プロセスを用いることなく行う。最後に、前駆体組成物層120’をRTA装置を用いて高温で650°C、10分間熱処理することにより、図6fに示すように、前駆体組成物層120’から、LNO酸化ニッケルランタン層からなるゲート電極120及びゲートパッド122を形成する。2ゲート絶縁層形成工程2-1PZT層形成工程まず、熱処理することによりPZTとなるPZTゾルゲル溶液三菱マテリアル株式会社製、PZTゾルゲル溶液を準備する。次に、図7a及び図7bに示すように、絶縁性基板110における一方の表面上に、スピンコート法を用いて上記したPZTゾルゲル溶液を塗布し例えば、2000rpm25秒、その後、絶縁体基板110をホットプレート上に置き250°Cで5分間乾燥させる操作を3回繰り返すことにより、PZT層の前駆体組成物層132’層厚300nmを形成する。次に、図7b~及び図7dに示すように、スルーホール150に対応する領域が凸となるように形成された凹凸型M3高低差300nmを用いて、150°Cで前駆体組成物層132’に対して型押し加工を施すことにより、前駆体組成物層132’にスルーホール150に対応する型押し構造を形成する。次に、前駆体組成物層132’を全面エッチングすることにより、図7eに示すように、スルーホール150に対応する領域から前駆体組成物層132’を完全に除去する。全面エッチング工程は、ウェットエッチング技術を用いて真空プロセスを用いることなく行う。最後に、前駆体組成物層132’をRTA装置を用いて高温で650°C、10分間熱処理することにより、図7fに示すように、前駆体組成物層132’からPZT層132150nmを形成する。2-2BLT層形成工程まず、熱処理することによりBLT層となるBLTゾルゲル溶液高純度化学株式会社製、BLTゾルゲル溶液を準備する。次に、図8aに示すように、PZT層132上に、スピンコート法を用いて上記したBLTゾルゲル溶液を塗布し例えば、2000rpm25秒、その後、絶縁体基板110をホットプレート上に置き250°Cで5分間乾燥させることにより、BLT層の前駆体組成物層134’層厚40nmを形成する。次に、図8b及び図8cに示すように、スルーホール150に対応する領域が凸となるように形成された凹凸型M4を用いて、150°Cで前駆体組成物層134’に対して型押し加工を施すことにより、前駆体組成物層134’にスルーホール150に対応する型押し構造を形成する。なお、図8c中、符号134’zは前駆体組成物層134’の残膜を示す。次に、前駆体組成物層134’を全面エッチングすることにより、図8dに示すように、スルーホール150に対応する領域から前駆体組成物層134’残膜134’zを完全に除去する。全面エッチング工程は、ウェットエッチング技術を用いて真空プロセスを用いることなく行う。最後に、前駆体組成物層134’をRTA装置を用いて高温で650°C、10分間熱処理することにより、図8eに示すように、前駆体組成物層134’からBLT層134層厚20nmを形成する。3酸化物導電体層形成工程まず、熱処理することによりITO層となる金属カルボン酸塩を含有するITO溶液株式会社高純度化学研究所製商品名:ITO-05C、原液:希釈液=1:1.5を準備する。なお、当該機能性液体材料には、完成時にチャネル領域142のキャリア濃度が1×1015cm-3~1×1021cm-3の範囲内になるような濃度の不純物が添加されている。次に、図9aに示すように、絶縁性基板110における一方の表面上に、スピンコート法を用いて上記したITO溶液を塗布し例えば、2000rpm25秒、その後、絶縁体基板110をホットプレート上に置き150°Cで3分間乾燥させることにより、ITO層の前駆体組成物層140’を形成する。次に、図9b及び図9cに示すように、ソース領域144に対応する領域及びドレイン領域146に対応する領域よりもチャネル領域142に対応する領域が凸となるように形成され凹凸型M5高低差350nmを用いて、前駆体組成物層140’に対して型押し加工を施すことにより、前駆体組成物層140’に型押し構造凸部の層厚350nm、凹部の層厚100nmを形成する。これにより、前駆体組成物層140’のうちチャネル領域142となる部分の層厚が他の部分よりも薄くなる。なお、凹凸型M5は、チャネル領域142に対応する領域よりも素子分離領域160図9d参照。及びスルーホール150図9e参照。に対応する領域がさらに凸となるような構造を有しており、絶縁性基板110における一方の表面全面にウェットエッチングを施すことにより、チャネル領域142となる部分を所定の厚さにしつつも素子分離領域160及びスルーホール150に対応する領域から前駆体組成物層140’を完全に除去することができる図9d参照。。凹凸型M5は、素子分離領域に対応する領域部分が先細となった形状を有していてもよい。最後に、前駆体組成物層140’に熱処理を施すホットプレート上で400°C10分の条件で前駆体組成物層140’の焼成を行い、その後、RTA装置を用いて650°C30分前半15分酸素雰囲気、後半の15分窒素雰囲気の条件で前駆体組成物層140’を加熱することにより、ソース領域144、ドレイン領域146及びチャネル領域142を含む酸化物導電体層140を形成し、図9eに示すようなボトムゲート構造を有する、実施形態3に係る強誘電体ゲート薄膜トランジスター100を製造することができる。3.実施形態3に係る強誘電体ゲート薄膜トランジスター100の効果実施形態3に係る強誘電体ゲート薄膜トランジスター100によれば、チャネル領域142を構成する材料として酸化物導電性材料を用いているためキャリア濃度を高くすることができ、また、ゲート絶縁層130を構成する材料として強誘電体材料を用いているため低い駆動電圧で高速にスイッチングすることができ、その結果、従来の強誘電体ゲート薄膜トランジスター900の場合と同様に、大きな電流を低い駆動電圧で高速に制御することが可能となる。また、ゲート絶縁層130を構成する材料として強誘電体材料を用いていることから、良好なヒステリシス特性を有するようになり、従来の強誘電体ゲート薄膜トランジスター900の場合と同様に、メモリ素子や蓄電素子として好適に使用することが可能となる。また、実施形態3に係る強誘電体ゲート薄膜トランジスター100によれば、チャネル領域142の層厚がソース領域144の層厚及びドレイン領域146の層厚よりも薄い酸化物導電体層140を形成するだけで強誘電体ゲート薄膜トランジスターを製造することが可能となるため、従来の強誘電体ゲート薄膜トランジスター900の場合のようにチャネル領域とソース領域及びドレイン領域とを異なる材料から形成する必要がなくなり、上記のように優れた強誘電体ゲート薄膜トランジスターを、従来よりも大幅に少ない原材料及び製造エネルギーを用いて、かつ、従来よりも短工程で製造することが可能となる。また、実施形態3に係る強誘電体ゲート薄膜トランジスター100によれば、酸化物導電体層、ゲート電極及びゲート絶縁層はすべて、液体プロセスを用いて形成されたものであるため、型押し成形加工技術を用いて強誘電体ゲート薄膜トランジスターを製造することが可能となり、上記のように優れた強誘電体ゲート薄膜トランジスターを、従来よりも大幅に少ない原材料及び製造エネルギーを用いて、かつ、従来よりも短工程で製造することが可能となる。また、実施形態3に係る強誘電体ゲート薄膜トランジスター100によれば、PZT層132と酸化物導電体層140ソース領域144、ドレイン領域146及びチャネル領域142との間には、BLT層134からなるPb拡散防止層が存在するため、後述する実施例からも分かるように、PZT層132からITO層142にPb原子が拡散することが防止され、強誘電体ゲート薄膜トランジスターの伝達特性が低下し易い例えばメモリウインドウの幅が狭くなり易いという問題をはじめ、PZT層から酸化物導電体層にPb原子が拡散することに起因して生ずることがある種々の問題を解決することが可能となる。また、実施形態3に係る強誘電体ゲート薄膜トランジスター100によれば、BLT層134の厚さが10nm~30nmの範囲内20nmにあることから、PZT層132からITO層142にPb原子が拡散することをより高いレベルで防止することが可能となり、強誘電体ゲート薄膜トランジスターの伝達特性が劣化し易い例えばメモリウインドウの幅が狭くなり易いという問題をはじめ、PZT層から酸化物導電体層にPb原子が拡散することに起因して生ずることがある種々の問題をより高いレベルで解決することが可能となる。また、強誘電体ゲート薄膜トランジスターの伝達特性が劣化する例えばオン電流が低下したりオフ電流が増大したりする場合があるという問題を解決することが可能となる。[実施形態4]実施形態4に係る強誘電体ゲート薄膜トランジスター102図示せずは、基本的には実施形態3に係る強誘電体ゲート薄膜トランジスター100と同様の構成を有するが、Pb拡散防止層としてBLT層ではなくLaTaOx層を備える点で実施形態3に係る強誘電体ゲート薄膜トランジスター100の場合と異なる。また、実施形態4に係る強誘電体ゲート薄膜トランジスター102は、BLT層形成工程に代えて以下のLaTaOx層形成工程を実施する以外は、実施形態3に係る強誘電体ゲート薄膜トランジスター100を製造する方法の場合と同様の方法を実施することにより、実施形態4に係る強誘電体ゲート薄膜トランジスター102を製造する。従って、以下、実施形態4に係る強誘電体ゲート薄膜トランジスター102を製造する方法のうち、LaTaOx層形成工程のみを説明する。2-2LaTaOx層形成工程まず、熱処理することによりLaTaOx層となる液体材料を準備する。具体的には、酢酸ランタン及びTaブトキシドを含有するLaTaOx溶液溶媒:プロピオン酸を準備する。次に、PZT層上に、スピンコート法を用いて上記したLaTaOx溶液を塗布し例えば、2000rpm25秒、その後、絶縁体基板をホットプレート上に置き空気中250°Cで5分間乾燥させることにより、LaTaOx層の前駆体組成物層層厚40nmを形成する。次に、スルーホールに対応する領域が凸となるように形成された凹凸型を用いて、150°Cで前駆体組成物層に対して型押し加工を施すことにより、前駆体組成物層にスルーホール150に対応する型押し構造を形成する。次に、前駆体組成物層を全面エッチングすることにより、スルーホールに対応する領域から前駆体組成物層残膜を完全に除去する。全面エッチング工程は、ウェットエッチング技術を用いて真空プロセスを用いることなく行う。最後に、LaTaOx層の前駆体組成物層を表面温度が250°Cのホットプレート上に10分間載置した後、RTA装置を用いて酸素雰囲気下高温で550°C、10分間熱処理することにより、前駆体組成物層からLaTaOx層Pb拡散防止層層厚20nmを形成する。このように、実施形態4に係る強誘電体ゲート薄膜トランジスター102は、Pb拡散防止層の構成が実施形態3に係る強誘電体ゲート薄膜トランジスター100の場合と異なるが、チャネル領域を構成する材料として酸化物導電性材料を用いているためキャリア濃度を高くすることができ、また、ゲート絶縁層を構成する材料として強誘電体材料を用いているため低い駆動電圧で高速にスイッチングすることができ、その結果、従来の強誘電体ゲート薄膜トランジスター900の場合と同様に、大きな電流を低い駆動電圧で高速に制御することが可能となる。また、ゲート絶縁層を構成する材料として強誘電体材料を用いていることから、良好なヒステリシス特性を有するようになり、従来の強誘電体ゲート薄膜トランジスター900の場合と同様に、メモリ素子や蓄電素子として好適に使用することが可能となる。また、チャネル領域の層厚がソース領域の層厚及びドレイン領域の層厚よりも薄い酸化物導電体層を形成するだけで強誘電体ゲート薄膜トランジスターを製造することが可能となるため、従来の強誘電体ゲート薄膜トランジスター900の場合のようにチャネル領域とソース領域及びドレイン領域とを異なる材料から形成する必要がなくなり、上記のように優れた強誘電体ゲート薄膜トランジスターを、従来よりも大幅に少ない原材料及び製造エネルギーを用いて、かつ、従来よりも短工程で製造することが可能となる。また、酸化物導電体層、ゲート電極及びゲート絶縁層はすべて、液体プロセスを用いて形成されたものであるため、型押し成形加工技術を用いて強誘電体ゲート薄膜トランジスターを製造することが可能となり、上記のように優れた強誘電体ゲート薄膜トランジスターを、従来よりも大幅に少ない原材料及び製造エネルギーを用いて、かつ、従来よりも短工程で製造することが可能となる。また、PZT層と酸化物導電体層ソース領域、ドレイン領域及びチャネル領域との間には、LaTaOx層からなるPb拡散防止層が存在するため、PZT層からITO層にPb原子が拡散することが防止され、強誘電体ゲート薄膜トランジスターの伝達特性が低下し易い例えばメモリウインドウの幅が狭くなり易いという問題をはじめ、PZT層から酸化物導電体層にPb原子が拡散することに起因して生ずることがある種々の問題を解決することが可能となる。また、LaTaOx層の厚さが10nm~30nmの範囲内20nmにあることから、PZT層132からITO層142にPb原子が拡散することをより高いレベルで防止することが可能となり、強誘電体ゲート薄膜トランジスターの伝達特性が劣化し易い例えばメモリウインドウの幅が狭くなり易いという問題をはじめ、PZT層から酸化物導電体層にPb原子が拡散することに起因して生ずることがある種々の問題をより高いレベルで解決することが可能となる。また、強誘電体ゲート薄膜トランジスターの伝達特性が劣化する例えばオン電流が低下したりオフ電流が増大したりする場合があるという問題を解決することが可能となる。[実施例1実施例1は、PZT層とITO層との間にBLT層を介在させた場合に、PZT層からITO層にPb原子が拡散することが防止されることを示す実施例である。図10~図14は、試験例1及び2に係る強誘電体ゲート薄膜トランジスター20,90を説明するために示す図である。試験例1に係る強誘電体ゲート薄膜トランジスター20は実施例であり、試験例2に係る強誘電体ゲート薄膜トランジスターは比較例である。図10aは試験例1に係る強誘電体ゲート薄膜トランジスター20の断面図であり、図10bは試験例2に係る強誘電体ゲート薄膜トランジスター90の断面図である。図11aは試験例1に係る強誘電体ゲート薄膜トランジスター20の断面TEM写真であり、図11bは試験例2に係る強誘電体ゲート薄膜トランジスター90の断面TEM写真である。図12aは図11aにおける符号Aが指す部分の部分拡大図であり、図12bは図11aにおける符号Bが指す部分の部分拡大図であり、図12cは図11bにおける符号Cが指す部分の部分拡大図である。なお、図12a及び図12bには、図中左側の領域に電子線回折の結果を小さく示している。図13aは、試験例1に係る強誘電体ゲート薄膜トランジスター20のEDXスペクトルを示すグラフであり、図13bは試験例2に係る強誘電体ゲート薄膜トランジスター90のEDXスペクトルを示すグラフである。図14aは試験例1に係る強誘電体ゲート薄膜トランジスター20の伝達特性を示すグラフであり、図14bは試験例2に係る強誘電体ゲート薄膜トランジスター90の伝達特性を示すグラフである。1.試料の準備実施形態1に係る強誘電体ゲート薄膜トランジスター20をそのまま試験例1に係る強誘電体ゲート薄膜トランジスターとした図1及び図10a参照。。但し、PZT層23の厚さを160nmとし、BLT層の厚さを20nmとした。また、実施形態1に係る強誘電体ゲート薄膜トランジスター20からBLT層を除去した構造の強誘電体ゲート薄膜トランジスターを試験例2に係る強誘電体ゲート薄膜トランジスター90とした図10b参照。。但し、PZT層93の厚さを160nmとした。2.試料の断面TEM観察及びEDXスペクトル測定試験例1に係る強誘電体ゲート薄膜トランジスター20及び試験例2に係る強誘電体ゲート薄膜トランジスター90から測定用薄片を作製し、日本電子株式会社製の透過型電子顕微鏡JSM-2100Fを用いてTEM写真を取得した。また、日本電子株式会社製のエネルギー分散型X線分析装置JED2300Tを用いてEDXスペクトルエネルギー分散型X線分光スペクトルを取得した。その結果、各断面TEM写真からは、試験例1に係る強誘電体ゲート薄膜トランジスター20におけるPZT層23とBLT層24との界面、BLT層24とITO層チャネル層28との界面及び試験例2に係る強誘電体ゲート薄膜トランジスター90におけるPZT層93とITO層98との界面が明瞭には観察できなかった図12a、図12b及び図12c参照。。しかしながら、図13からも分かるように、試験例2に係る強誘電体ゲート薄膜トランジスター90においては、PZT層93からITO層98にPb原子が拡散している10nm程度拡散しているのに対して、試験例1に係る強誘電体ゲート薄膜トランジスター20においては、PZT層23からのPb原子はBLT層24のところで拡散が止まり、ITO層チャネル層28までPb原子が拡散していないことが確認できた。なお、図12aの電子線回折写真及び図12bの電子線回折写真からも分かるように、PZT層23及びBLT層24のいずれにおいても結晶性スポットが観測され、PZT層23及びBLT層24のいずれもが良好な結晶性を有することが確認できた。4.試料の伝達特性まず、PZT層23及びBLT層Pb拡散防止層24における端部をウェットエッチングにより除去し、ゲート電極層22を露出させ、その部分にゲート電極層用のプローブを押し当てた。その後、ソース電極層26にソース用プローブを接触させ、ドレイン電極層27にドレイン用プローブを接触させることにより、強誘電体ゲート薄膜トランジスター20における伝達特性ドレイン電流IDとゲート電圧VGとの間のID-VG特性を半導体パラメータアナライザーアジレント製を用いて測定した。なお、伝達特性ID-VG特性を測定するに当たっては、ドレイン電圧VDを1.5Vに固定した状態でゲート電圧VGを-7V~7Vの範囲で走査することにより行った。なお、強誘電体ゲート薄膜トランジスター90においても同様の評価を行った。その結果、試験例2に係る強誘電体ゲート薄膜トランジスター90においては、強誘電体ゲート薄膜トランジスターの伝達特性例えばメモリウインドウの幅が10回の電圧走査により劣化している図14b参照。のに対して、試験例1に係る強誘電体ゲート薄膜トランジスター20においては、強誘電体ゲート薄膜トランジスターの伝達特性例えばメモリウインドウの幅が10回の電圧走査によっては劣化していない図14a参照。ことが分かった。以上の結果より、PZT層とITO層との間にBLT層を介在させた場合に、PZT層からITO層にPb原子が拡散することが防止され、強誘電体ゲート薄膜トランジスターの伝達特性が低下し易い例えばメモリウインドウの幅が狭くなり易いという問題を解決可能となることが分かった。[実施例2実施例2は、PZT層とBLT層の厚さをそれぞれ変化させた場合における各強誘電体ゲート薄膜トランジスターの伝達特性を示す実施例である。図15は、実施例2における各強誘電体ゲート薄膜トランジスター試験例3に係る強誘電体ゲート薄膜トランジスター20a~試験例8に係る強誘電体ゲート薄膜トランジスター20fの伝達特性を示す図である。1.試料の準備実施形態1に係る強誘電体ゲート薄膜トランジスター20をそのまま実施例2における各強誘電体ゲート薄膜トランジスター試験例3に係る強誘電体ゲート薄膜トランジスター20a~試験例8に係る強誘電体ゲート薄膜トランジスター20fとした。但し、試験例3に係る強誘電体ゲート薄膜トランジスター20aにおいては、PZT層23の厚さを180nmとし、BLT層の厚さを0nmとした。また、試験例4に係る強誘電体ゲート薄膜トランジスター20bにおいては、PZT層23の厚さを175nmとし、BLT層の厚さを5nmとした。また、試験例5に係る強誘電体ゲート薄膜トランジスター20cにおいては、PZT層23の厚さを170nmとし、BLT層の厚さを10nmとした。また、試験例6に係る強誘電体ゲート薄膜トランジスター20dにおいては、PZT層23の厚さを160nmとし、BLT層の厚さを20nmとした。また、試験例7に係る強誘電体ゲート薄膜トランジスター20eにおいては、PZT層23の厚さを150nmとし、BLT層の厚さを30nmとした。また、試験例8に係る強誘電体ゲート薄膜トランジスター20fにおいては、PZT層23の厚さを0nmとし、BLT層の厚さを180nmとした。試験例5に係る強誘電体ゲート薄膜トランジスター20c、試験例6に係る強誘電体ゲート薄膜トランジスター20d及び試験例7に係る強誘電体ゲート薄膜トランジスター20eが実施例であり、試験例3に係る強誘電体ゲート薄膜トランジスター20a、試験例4に係る強誘電体ゲート薄膜トランジスター20b及び試験例8に係る強誘電体ゲート薄膜トランジスター20fが比較例である。2.試料の伝達特性実施例1の場合と同様の方法により、各強誘電体ゲート薄膜トランジスター20a~20fの伝達特性を測定した。その結果、試験例3に係る強誘電体ゲート薄膜トランジスター20a及び試験例4に係る強誘電体ゲート薄膜トランジスター20bにおいては、10回の電圧走査で伝達特性メモリウインドウの幅が大きく劣化した。一方、試験例5に係る強誘電体ゲート薄膜トランジスター20c~試験例7に係る強誘電体ゲート薄膜トランジスター20eにおいては、10回の電圧走査では伝達特性メモリウインドウの幅が劣化しなかった。なお、試験例8に係る強誘電体ゲート薄膜トランジスター20fにおいては、メモリウインドウの幅は狭くならなかったが、オフ電流が大きくなる傾向が見られた。以上の結果より、PZT層とITO層との間に10nm~30nmの範囲内にあるBLT層を介在させた場合に、PZT層からITO層にPb原子が拡散することが防止され、強誘電体ゲート薄膜トランジスターの伝達特性が低下し易い例えばメモリウインドウの幅が狭くなり易いという問題を解決可能となることが分かった。図16は、実施例1及び実施例2の結果をまとめた図表である。図16中、伝達特性については、強誘電体ゲート薄膜トランジスターとして使用可能なレベルにあるものに○を付し、強誘電体ゲート薄膜トランジスターとして使用可能なレベルにないものに×を付した。また、EDXについては、PZT層からITO層にPb原子が拡散していない場合に○を付し、PZT層からITO層にPb原子が拡散している場合に×を付した。図16からも分かるように、本発明の強誘電体ゲート薄膜トランジスターによれば、PZT層からITO層にPb原子が拡散することが防止されること及び強誘電体ゲート薄膜トランジスターの伝達特性が低下し易い例えばメモリウインドウの幅が狭くなり易いという問題をはじめとしてPZT層からITO層にPb原子が拡散することに起因して生ずることがある種々の問題を解決可能であることが確認できた。以上、本発明の積層構造体、強誘電体ゲート薄膜トランジスター及び強誘電体薄膜キャパシターを上記の実施形態に基づいて説明したが、本発明はこれに限定されるものではなく、その要旨を逸脱しない範囲において実施することが可能であり、例えば、次のような変形も可能である。1上記各実施形態においては、酸化物導電体材料として、ITOインジウム錫酸化物を用いたが、本発明はこれに限定されるものではない。In-O酸化インジウム又はIGZOを好ましく用いることができる。また、アンチモンドープ酸化錫Sb-SnO2、酸化亜鉛ZnO、アルミニウムドープ酸化亜鉛Al-ZnO、ガリウムドープ酸化亜鉛Ga-ZnO、酸化ルテニウムRuO2、酸化イリジウムIrO2、酸化錫SnO2、一酸化錫SnO、ニオブドープ二酸化チタンNb-TiO2などの酸化物導電体材料を用いることができる。また、ガリウムドープ酸化インジウムIn-Ga-OIGO、インジウムドープ酸化亜鉛In-Zn-OIZOなどのアモルファス導電性酸化物を用いることもできる。また、チタン酸ストロンチウムSrTiO3、ニオブドープチタン酸ストロンチウムNb-SrTiO3、ストロンチウムバリウム複合酸化物SrBaO3、ストロンチウムカルシウム複合酸化物SrCaO3、ルテニウム酸ストロンチウムSrRuO3、酸化ニッケルランタンLaNiO3、酸化チタンランタンLaTiO3、酸化銅ランタンLaCuO3、酸化ニッケルネオジムNdNiO3、酸化ニッケルイットリウムYNiO3、酸化ランタンカルシウムマンガン複合酸化物LCMO、鉛酸バリウムBaPbO3、LSCOLaxSr1-xCuO3、LSMOLa1-xSrxMnO3、YBCOYBa2Cu3O7-x、LNTOLaNI1-xTixO3、LSTOLa1-x,SrxTiO3、STROSrTi1-xRuxO3その他のペロブスカイト型導電性酸化物又はパイロクロア型導電性酸化物を用いることができる。2上記実施形態4においては、Pb拡散防止層としてLaTaOx層を用いたが、本発明はこれに限定されるものではない、例えば、LaTaOx層の代わりに、LaZrOx層又はSrTaOx層を好適に用いることができる。図17は、LaTaOx層、LaZrOx層又はSrTaOx層を用いた強誘電体薄膜キャパシターにおけるリーク電流を示す図である。図17aはLaTaOx層を用いた場合のデータを示し、図17bはLaZrOx層を用いた場合のデータを示し、図17cの場合はSrTaOx層を用いた場合のデータを示す。図17からも分かるように、Pb拡散防止層としてLaZrOx層又はSrTaOx層を用いることにより、Pb拡散防止層としてLaTaO層を用いた場合と同様に、リーク電流の小さいすなわちオフ電流の小さい強誘電体薄膜キャパシター及び強誘電体ゲート薄膜トランジスター及び強誘電体薄膜キャパシターを構成できる。3上記実施形態1においては、ゲート電極層22に用いる材料としてPtを用い、実施形態3及び4においては、ゲート電極122に用いる材料として、酸化ニッケルランタンLaNiO3を用いたが、本発明はこれに限定されるものではない。例えば、Au、Ag、Al、Ti、ITO、In2O3、Sb-In2O3、Nb-TiO2、ZnO、Al-ZnO、Ga-ZnO、IGZO、RuO2及びIrO2並びにNb-STO、SrRuO2、LaNiO3、BaPbO3、LSCO、LSMO、YBCOその他のペロブスカイト型導電性酸化物を用いることができる。また、パイロクロア型導電性酸化物及びアモルファス導電性酸化物を用いることもできる。4上記実施形態3においては、絶縁性基板として、Si基板の表面にSiO2層及びTi層を介してSTOSrTiO層を形成した絶縁性基板を用いたが、本発明はこれに限定されるものではない。例えば、SiO2/Si基板、アルミナAl2O3基板、STOSrTiO基板又はSROSrRuO3基板を用いることもできる。5上記実施形態1、3及び4においては、チャネル層に酸化物導電体層を用いた強誘電体ゲート薄膜トランジスターを用いて本発明を説明したが、本発明はこれに限定されるものではない。例えばゲート電極層に酸化物導電体層を用いた強誘電体ゲート薄膜トランジスターに本発明を適用することもできる。この場合、PZT層とゲート絶縁層酸化物導電体層との間に、BLT層又はLaTaOx層、LaZrOx層若しくはSrTaOx層からなるPb拡散防止層を配設するようにする。6上記各実施形態においては、強誘電体ゲート薄膜トランジスター及び強誘電体薄膜キャパシターを用いて本発明を説明したが、本発明はこれに限定されるものではない。例えば、PZT層とからなる強誘電体層と酸化物導電体層とを備える積層構造体を備える機能性デバイス全般例えば、圧電アクチュエーターに本発明を適用できる。このような場合であっても、PZT層と酸化物導電体層との間には、BLT層又はLaTaOx層、LaZrOx層若しくはSrTaOx層からなるPb拡散防止層が存在するようになるため、PZT層から酸化物導電型体層にPb原子が拡散することが防止され、PZT層から酸化物導電体層にPb原子が拡散することに起因して生ずることがある種々の問題を解決することが可能となる。"