第1導電型の基板の上方に形成された第1のクラッド層と、前記第1のクラッド層の上方に形成された活性層と、前記活性層の上方に形成され、前記第1導電型とは異なる第2導電型の光閉じ込め層と、前記光閉じ込め層の上方に、第1の方向に延在する開口部を介して対向する一対の帯状に形成された電流ブロック層と、前記電流ブロック層及び前記電流ブロック層が形成されていないために露出した前記光閉じ込め層の上に形成された前記第2導電型の第2のクラッド層と、前記第2のクラッド層の上方に形成された前記第2導電型のコンタクト層と、を備え、前記コンタクト層から少なくとも前記活性層を貫通し、前記第1の方向に延在する一対の溝部に挟まれることによりメサ部が形成され、前記電流ブロック層及び前記開口部が前記メサ部の内部に含まれ、前記電流ブロック層の前記開口部と反対側の端部と前記メサ部の側壁とが、前記第1の光閉じ込め層の上面において前記第1の方向と直交する第2の方向に、所定値以上離隔している、半導体発光素子。前記所定値は、10μmであることを特徴とする、請求項1に記載の半導体発光素子。前記所定値は、20μmであることを特徴とする、請求項2に記載の半導体発光素子。前記溝部の底部は、前記第1のクラッド層内に位置することを特徴とする、請求項1乃至3のいずれか一項に記載の半導体発光素子。前記溝部は、前記メサ部の側壁から前記第2の方向の当該半導体発光素子の端部まで形成されていることを特徴とする、請求項1乃至4のいずれか一項に記載の半導体発光素子。前記溝部の第1の側壁は前記メサ部の側壁であり、前記第1の側壁と前記第2の方向に対向する第2の側壁は、当該半導体発光素子の前記第2の方向の端部よりも前記メサ部側に存在することを特徴とする、請求項1乃至4のいずれか一項に記載の半導体発光素子。前記基板、前記第1のクラッド層、前記活性層、前記光閉じ込め層、前記第2のクラッド層及び前記コンタクト層は、窒化物半導体からなることを特徴とする、請求項1乃至6のいずれか一項に記載の半導体発光素子。前記電流ブロック層は、AlGaN又はAlNからなることを特徴とする、請求項7に記載の半導体発光素子。前記光閉じ込め層は、GaNからなることを特徴とする、請求項7又は8に記載の半導体発光素子。前記基板はGaNからなり、前記第1のクラッド層はAlGaNからなり、前記コンタクト層はGaNからなることを特徴とする、請求項7乃至9のいずれか一項に記載の半導体発光素子。前記活性層は、InGaNからなる井戸層と、InGaNからなる障壁層と、により構成される多重量子井戸構造を備えることを特徴とする、請求項7乃至10のいずれか一項に記載の半導体発光素子。前記第2のクラッド層は、GaNからなる第1の半導体層とAlGaNからなる第2の半導体層とが繰り返し配置された、超格子構造を備えることを特徴とする、請求項7乃至11のいずれか一項に記載の半導体発光素子。しかし、発明者は、上述の技術により低電圧動作の高出力半導体レーザを実現するには、以下に述べる問題が有ることを見出した。一見すると、特許文献1及び2に記載の技術によれば、低電圧動作の高出力半導体レーザを安定して作製し得ると考えられる。ところが、実際に、低温にて成長したAlN層を電流ブロック層として用いたインナーストライプ型の半導体レーザが形成されたウエハ上で、エッチングにより溝部を形成して分割を行った場合、溝部を形成しない場合と比較して特性のバラつきが見られた。すなわち、溝部を形成した場合、半導体レーザの発振閾値や信頼性などが悪化する傾向が確認された。そこで、特性悪化が見られた半導体レーザ素子について、カソードルミネッセンスCL:Cathodoluminescence評価を行った。その結果、溝部の側壁において、欠陥の発生が確認された。また、溝部の側壁から導波路部開口部308aの活性層領域にまで伸長した欠陥も確認された。このような欠陥発生の原因について鋭意検討を進めた結果、以下の発生メカニズムを見出した。すなわち、電流ブロック層に用いられるAlN層は、下地層の結晶例えばGaNと比較して、約4の大きな格子不整合を有する。そのため、AlN層と下地層との間に応力が集中し、応力集中領域が発生すると考えられる。溝部形成のため、応力集中領域を含む層にエッチングを行った場合、エッチングによる物理的ダメージをきっかけとして応力集中領域に欠陥が発生すると考えられる。発生した欠陥は、導波路部開口部308aの活性層領域へ伸長する。導波路部開口部308aの活性層領域に欠陥が導入された結果、LD特性の悪化が発生すると考えられる。本発明の一態様である半導体発光素子は、第1導電型の基板の上方に形成された第1のクラッド層と、前記第1のクラッド層の上方に形成された活性層と、前記活性層の上方に形成され、前記第1導電型とは異なる第2導電型の光閉じ込め層と、前記光閉じ込め層の上方に、第1の方向に延在する開口部を介して対向する一対の帯状に形成された電流ブロック層と、前記電流ブロック層及び前記電流ブロック層が形成されていないために露出した前記光閉じ込め層の上に形成された前記第2導電型の第2のクラッド層と、前記第2のクラッド層の上方に形成された前記第2導電型のコンタクト層と、を備え、前記コンタクト層から少なくとも前記活性層を貫通し、前記第1の方向に延在する一対の溝部に挟まれることによりメサ部が形成され、前記電流ブロック層及び前記開口部が前記メサ部の内部に含まれ、前記電流ブロック層の前記開口部と反対側の端部と前記メサ部の側壁とが、前記光閉じ込め層の上面において前記第1の方向と直交する第2の方向に、所定値以上離隔しているものである。上述の半導体発光素子では、前記溝部の形成時にメサ部側壁に物理的ダメージが加わる。しかし、電流ブロック層と下地層との間に応力が集中することで生じる応力集中領域とメサ部側壁とが所定値以上離隔しているので、欠陥の発生を抑制することが出来る。その結果、半導体発光素子の特性低下を防止することができる。本発明によれば、簡易な構成により特性低下を防止することができる半導体発光素子を提供することができる。以下、図面を参照して本発明の実施の形態について説明する。各図面においては、同一要素には同一の符号が付されており、必要に応じて重複説明は省略される。実施の形態1まず、本発明の実施の形態1にかかる半導体発光素子100について説明する。本実施の形態では、半導体発光素子として半導体レーザを例として説明する。図1は、実施の形態1にかかる半導体発光素子100の構成を模式的に示す断面図である。半導体発光素子100は、n型基板101上に、n型バッファ層102、n型クラッド層103、n側光閉じ込め層104、活性層105、キャップ層106及びp側光閉じ込め層107が、この順に積層されている。n型基板101は、例えばGaN基板からなる。n型バッファ層102は、例えば厚さ1μmのGaNからなる。n型クラッド層103は、例えば厚さ2μmのAlGaNからなる。n側光閉じ込め層104は、例えば厚さ0.1μmのGaNからなる。活性層105は、例えばInGaN井戸層とInGaN障壁層とからなる多重量子井戸構造を有する。キャップ層106は、例えば厚さ10nmのAlGaNからなる。p側光閉じ込め層107は、例えば厚さ0.1μmのGaNからなる。p側光閉じ込め層107上には、電流ブロック層108が形成されている。電流ブロック層108は、半導体レーザ300の電流狭窄層308に相当する。電流ブロック層108には、導波路である帯状の開口部109が設けられている。これにより、電流ブロック層108は、幅20μm図1においてX=20μmの一対の帯状として形成される。電流ブロック層108は、例えば厚さ0.1μmのAlNからなり、水平方向の屈折率差により光分布制御層としての機能も兼ね備える。なお、ここでいう水平方向とは、図1及び図2の紙面における水平方向をいう。当該水平方向は、以下では第2の方向に対応する。また、本実施の形態においては、帯状の電流ブロック層108及び開口部109の長手方向は、図1の紙面に対し垂直方向である。当該垂直方向は、以下では第1の方向に対応する。従って、第1の方向と第2の方向とは、p側光閉じ込め層107の上面において、互いに直交している。電流ブロック層108及び開口部109の上には、p型クラッド層110及びp型コンタクト層111が、この順に積層されている。p型クラッド層110は、例えば厚さ2.5nmのGaNと厚さ2.5nmのAlGaNからなる130周期の超格子構造を有する。p型コンタクト層111は、例えば厚さ0.1μmのGaNからなる。また、n型不純物は例えばSiであり、p型不純物は例えばMgである。p型コンタクト層111の上面には、帯状の開口部を有する保護膜112が形成されている。保護膜112の組成は、例えばSiO2である。保護膜112の開口部の幅は、20μmである。保護膜112の開口部には、p型電極113が形成されている。n型基板101の下面には、n型電極114が形成されている。半導体発光素子100は、メサ部120と溝部130とに分けられる。溝部130には、p型コンタクト層111からn型クラッド層103に至る溝115が形成されている。溝115は、保護膜112で覆われている。溝115は、p型コンタクト層111から1μmの深さを有する。また、溝115のメサ部120側の側壁は、電流ブロック層108の開口部109と反対側の端部から、20μm離隔している図1において、Y=20μm。そして、一対の溝115すなわち溝部130に挟まれることにより、開口部109の位置を中心とするメサ部120が形成される。図2は、実施の形態1にかかる半導体発光素子100の構成を模式的に示す上面図である。なお、図1は、図2のI-I線における断面図である。図2では、図1におけるX及びYの関係の説明を容易にするため、p型クラッド層110、p型コンタクト層111、保護膜112及びp型電極113を省略している。図2に示すように、電流ブロック層108及び開口部109は、図2の紙面鉛直方向、すなわち第1の方向に延びる帯状に形成されている。続いて、半導体発光素子100の製造方法について説明する。半導体からなる層の形成には、圧力が300hPaの減圧MOVPE装置を用いる。キャリアガスには水素と窒素の混合ガスを用い、Ga、Al及びInソースとして、それぞれトリメチルガリウム、トリメチルアルミニウムTMATrimethylaluminium及びトリメチルインジウムを用いる。n型不純物であるSiのソースにはシランSiH4、p型不純物であるMgのソースにはビスシクロペンタジエニルマグネシウムBismagnesiumを用いる。n型基板101を減圧MOVPE装置に投入後、アンモニアを供給しながらn型基板101を昇温し、成長温度まで達した時点で、1回目の結晶成長を開始する。まず、n型バッファ層102、n型クラッド層103、n側光閉じ込め層104、活性層105、キャップ層106、p側光閉じ込め層107及び電流ブロック層108を、この順で成長させる。この際、n型バッファ層102、n型クラッド層103、n側光閉じ込め層104、キャップ層106及びp側光閉じ込め層107の成長温度は、例えば1100°Cである。活性層105の成長温度は、例えば800°Cである。電流ブロック層108の成長温度は、例えば200~800°Cである。つまり、電流ブロック層108は、1回目の結晶成長の最後に、他の層よりも低温で成長される。従って、1回目の結晶成長が終了した時点では、電流ブロック層108は、アモルファス状の低温成長AlN層として形成される。次いで、電流ブロック層108低温成長AlN層に帯状の開口部109を形成する。まず、電流ブロック層108低温成長AlN層上にSiO2膜を100nm堆積する。次いで、SiO2膜にレジストを塗布した後、フォトリソグラフィーにより幅2μmの帯状パターンをレジストに形成する。そして、例えばバッファードフッ酸により、レジストをマスクとしてSiO2膜をエッチングする。その後、レジストを有機溶媒により除去し、水洗を行う。レジスト除去後、SiO2膜をマスクとして電流ブロック層108低温成長AlN層のエッチングを行う。エッチング液には、例えば、リン酸と硫酸を体積比1:1の割合で混合した溶液を用いる。SiO2膜でカバーされていない領域の電流ブロック層108低温成長AlN層は、80°Cに保持した上述のエッチング液を用いた10分間のエッチングにより除去され、帯状の開口部109が得られる。その後、例えばバッファードフッ酸により、マスクとして用いたSiO2膜を除去する。これにより、電流ブロック層108低温成長AlN層に2μm幅の帯状の開口部109を形成することができる。以下、特にことわらない限り、半導体発光素子100の作製途中のn型基板101及びその上の構造体を、試料と称する。次いで、開口部109形成後の試料を減圧MOVPE装置に投入後、アンモニアを供給しながら試料を昇温し、成長温度まで達した時点で2回目の結晶成長埋め込み再成長を開始する。この際の昇温過程により、電流ブロック層108を構成する低温成長AlN層の単結晶化が進行する。そして、電流ブロック層108及び開口部109上に、p型クラッド層110及びp型コンタクト層111を順次形成する。この埋め込み再成長により、ストライプ状の開口部109は、p型クラッド層110及びp型コンタクト層111により埋め込まれる。次いで、半導体発光素子100のデバイス構造を作製するためのデバイスプロセスを行う。まず、溝115を形成する。具体的には、p型コンタクト層111上にSiO2膜を堆積する。そして、SiO2膜にレジストを塗布した後、フォトリソグラフィーにより溝115を形成するためのレジストパターンを形成する。その後、該レジストパターンをエッチングマスクとして、所望のパターンを有するSiO2マスクをエッチングにより形成する。その後、該SiO2マスクを用いて、例えばドライエッチングを行うことにより、深さ1μmの溝115を形成する。すなわち、溝115の底部は、n型クラッド層103内に位置することとなる。これにより、メサ部120及び溝部130が形成される。SiO2マスクの除去後、メサ部120及び溝部130に保護膜112を堆積させる。保護膜112にレジストを塗布し、フォトリソグラフィーによるパターン形成、エッチングを行い、保護膜112に帯状の開口部を形成する。そして、既知の方法により、保護膜112の開口部に、p型電極113を形成する。また、n型基板101の下面に、n型電極114を形成する。その後、溝部130において、隣接する半導体発光素子100を分離することで、本実施の形態にかかる半導体発光素子100を作製することができる。半導体発光素子100は、溝部130を設けることで、素子分離時に分離不良となる素子の発生を抑制することが可能である。また、溝115のメサ部120側の側壁と電流ブロック層108との距離が、20μm離隔している。これにより、溝115をエッチングで形成する際に、メサ部120の側壁から発生し開口部109近傍の活性層105に伸長する欠陥を防止することができる。なお、溝115をプラズマRIEReactiveIonEtchingなどのドライエッチングにより形成する場合には物理的ダメージが入り易いので、溝115のメサ部120側の側壁と電流ブロック層108とを離隔させることは、欠陥抑制に特に有効である。その結果、通常の半導体発光素子と比べて、素子分離に伴うレーザ特性の悪化を防止することができる。続いて、溝115と電流ブロック層108との距離の技術的意義について説明する。図3は、溝115と電流ブロック層108との間の距離YとカソードルミネセンスCathodoluminescence:以下CL測定により評価したメサ部120の側壁から発生し開口部109近傍の活性層105に伸長する欠陥発生頻度との関係を示すグラフである。なお、図3では、Y=-5μmの測定点にエラーバーを表示している。本CL測定においては、誤差として±0.1を想定している。図3に示すように、溝115と電流ブロック層108とが接していない構造においても、両者の距離が近いY=5μm場合には、メサ部120の側壁から発生し開口部109近傍の活性層105に伸長する欠陥の発生が見られる。溝115と電流ブロック層108との距離が十分に遠いY=20μm場合には、メサ部120の側壁から発生し開口部109近傍の活性層105に伸長する欠陥の発生は認められなかった。また、Y=-5μmである場合には、エラーバーの範囲を考慮すると、Y=5μmの場合と同程度の欠陥発生が認め得る。なお、Y<0の場合とは、電流ブロック層108が本来存在する領域と溝115とがオーバーラップする場合を意味する。図4は、Y<0の場合の半導体発光素子の構成を模式的に示す断面図である。図4に示すように、Y<0の場合とは、電流ブロック層108の開口部109と反対側の端部が、溝115により削り取られている場合を指す。以上より、半導体発光素子100において、Y≧10μmであれば欠陥抑制効果が表れることを見出した。よって、半導体発光素子100において、電流ブロック層108の開口部109と反対側の端部とメサ部120の側壁とを10μm以上離隔させることにより、欠陥発生を好適に防止することとが可能となる。また、Y≧20μmであれば、メサ部120の側壁から発生し開口部109近傍の活性層105に伸長する欠陥をほぼ無くすことができることを見出した。よって、半導体発光素子100において、電流ブロック層108の開口部109と反対側の端部とメサ部120の側壁とを20μm以上離隔させることにより、欠陥発生をより好適に防止することとが可能となる。本実施の形態では、溝115の深さは、p型コンタクト層111から1μmとしている。これは、溝115が深すぎると、溝115形成時のエッチングダメージにより、欠陥が導入される恐れが大きくなるためである。また、溝115溝部が深すぎると、溝115の形成に要する時間の面からも好ましくないからである。一方、溝115が浅すぎる場合には、溝部130とメサ部120内の開口部109近傍における活性層105が連続した構造となり、素子分離時の欠陥の導入や動作時のリーク電流増大が生じる。従って、溝115は、少なくとも活性層105を貫通している必要がある。つまり、溝115の深さには、望ましい範囲が存在する。この際、作製精度などの観点から、溝115の底部は、n型クラッド層103に位置することが好ましい。本構成によれば、上述のように、新規な工程を追加することなく、半導体発光素子自体の構造により、欠陥を抑制することができる。従って、本構成によれば、簡易な構成により特性低下を防止することができる半導体発光素子を提供することができる。実施の形態2次に、本発明の実施の形態2にかかる半導体発光素子200について説明する。図5は、実施の形態2にかかる半導体発光素子200の構成を模式的に示す断面図である。半導体発光素子200の溝215は、半導体発光素子100の溝115と異なり、トレンチ状に形成されている。よって、半導体発光素子200のメサ部120は、一対の溝215すなわち、溝部230により挟まれている。溝部230は、有限の幅Zを有する。よって、溝部230を挟んでメサ部120に対向する位置には、平坦部240が形成される。すなわち、半導体発光素子200は、メサ部120、一対の溝部230及び一対の平坦部240を有する。図6は、半導体発光素子200の構成を模式的に示す上面図である。なお、図5は、図6のV-V線における断面図である。図6では、図5におけるX、Y及びZの関係の説明を容易にするため、p型クラッド層110、p型コンタクト層111、保護膜112及びp型電極113を省略している。半導体発光素子200のその他の構成は、半導体発光素子100と同様であるので、説明を省略する。続いて、半導体発光素子200の製造方法について説明する。半導体発光素子200の製造方法では、溝115に代えて、幅Zの溝215を形成する。半導体発光素子200の製造方法のその他の工程は、半導体発光素子100の製造方法と同様であるので、説明を省略する。半導体発光素子200は、半導体発光素子100と同様に、電流ブロック層108と溝215が十分に離れた構造を有する。よって、溝215形成時に導入される欠陥発生を抑制することが出来る。更に、溝215の幅をZに限定することにより、例えば素子分離に用いるブレイクラインを、平坦部240に形成することが可能となる。これにより、より安定した素子分離を行うことができる。なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、電流ブロック層の組成はAlNに限定されず、Al組成がp型クラッド層の平均Al組成より高いAlGaNで構成されてもよい。また、半導体発光素子200では、1対の溝215が形成された構造であるが、複数対の溝部が形成された構造としてもよい。また、帯状に形成された溝15の幅は均一でなくてもよく、例えばステップ状に幅が変化していてもよい。また、素子の一部の領域において電流ブロック層と溝部が接している領域が存在していてもよい。図3より、電流ブロック層と溝部とが接する領域を10以下とすることで、欠陥発生頻度を5程度とすることができ、安定した特性を有する半導体発光素子が得られる。上述の実施の形態における半導体層、すなわち、n型基板101、n型バッファ層102、n型クラッド層103、n型光閉じ込め層104、活性層105、キャップ層106、p型光閉じ込め層107、電流ブロック層108、p型クラッド層110及びp型コンタクト層111の元素組成及び厚さは、例示に過ぎない。よって、半導体発光素子として機能して本発明の作用効果を奏する限りは、元素組成を適宜変更することが可能である。上述の実施の形態では、n型不純物としてSi、p型不純物としてMgを例としたが、これらは例に過ぎない。よって、半導体発光素子として機能して本発明の作用効果を奏する限りは、他のドーパントを用いることが可能である。また、n型基板101、n型バッファ層102、n型クラッド層103、n型光閉じ込め層104、p型光閉じ込め層07、p型クラッド層110及びp型コンタクト層111の導電型は、例示に過ぎない。従って、適宜導電型を入れ換える、すなわちp型とn型とを入れ換えることが可能である。また、上述の実施の形態では、半導体レーザを例として説明したが、半導体レーザに限定されるものではなく、半導体発光素子全般に適用することが可能である。