基板上に窒化物半導体からなる電子走行層を形成する工程と、前記電子走行層上にInAlN層を形成する工程と、前記InAlN層上に第1のGaN層を形成する工程と、前記第1のGaN層上に、前記InAlN層および前記第1のGaN層を形成した際の温度よりも高い温度で、第2のGaN層を形成する工程と、前記InAlN層上に、ゲート電極と、前記ゲート電極を挟むソース電極およびドレイン電極と、を形成する工程と、を有することを特徴とする半導体装置の製造方法。前記第1のGaN層を形成する際の温度から前記第2のGaN層を形成する際の温度に昇温するまでの昇温時間をt秒とした場合に、前記第1のGaN層の厚さTnmが、T≧0.05×tとなる条件のもと、前記第1のGaN層を形成することを特徴とする請求項1記載の半導体装置の製造方法。前記第1のGaN層の厚さTnmが、T≦0.05×t1となる条件のもと、前記第1のGaN層を形成することを特徴とする請求項2記載の半導体装置の製造方法。前記InAlN層を形成する際の温度よりも50°Cを越えない温度で、前記第1のGaN層を形成することを特徴とする請求項1から3のいずれか一項記載の半導体装置の製造方法。前記InAlN層を形成する際の温度よりも100°Cを下回らない温度で、前記第1のGaN層を形成することを特徴とする請求項4記載の半導体装置の製造方法。前記第2のGaN層を900°C以上の温度で形成することを特徴とする請求項1から5のいずれか一項記載の半導体装置の製造方法。基板上に設けられた窒化物半導体からなる電子走行層と、前記電子走行層上に設けられたInAlN層と、前記InAlN層上に設けられた第1のGaN層と、前記第1のGaN層上に設けられた、前記第1のGaN層よりもC濃度の低い第2のGaN層と、前記InAlN層上に設けられた、ゲート電極、並びに前記ゲート電極を挟むソース電極およびドレイン電極と、を備えることを特徴とする半導体装置。前記第2のGaN層は、前記第1のGaN層よりもO濃度が低いことを特徴とする請求項7記載の半導体装置。InAlN層を成長する工程と、前記InAlN層上に第1のGaN層を成長する工程と、前記第1のGaN層上に、前記InAlN層および前記第1のGaN層の成長温度よりも高い温度で、第2のGaN層を成長する工程と、を有することを特徴とする半導体装置の製造方法。InAlN層と、前記InAlN層上に設けられた第1のGaN層と、前記第1のGaN層上に設けられた、前記第1のGaN層よりもC濃度の低い第2のGaN層と、を備えることを特徴とする半導体装置。非特許文献1に開示された半導体装置では、2次元電子ガスを発生させるために、GaN電子走行層とAlGaN電子供給層との間の自発分極とピエゾ分極を利用している。ここで、より高濃度の2次元電子ガスを発生させるには、AlGaN電子供給層のAl組成比を上げることが考えられる。しかしながら、高Al組成のAlGaNはGaNに対して格子歪みが大きいため、高結晶品質で、高Al組成のAlGaNとGaNの積層構造を形成することは難しい。そこで、AlGaN電子供給層の代わりに、GaNと格子整合をするInAlNからなる電子供給層を用いることを検討した。InAlN電子供給層を用いると、InAlNとGaNの大きな自発分極差と、伝導帯の大きな不連続により、2×1013cm-2のシートキャリア濃度が理論上得られる。しかしながら本発明者の検討によると、InAlNは、高温で成長を行うと、Inが優先的に昇華してしまい、Inが欠損した結晶となるため、高品質のInAlN電子供給層が得られない。したがって、InAlN電子供給層は、例えば600°Cから800°Cの低温で形成することが重要であるという結論に至った。また、InAlN電子供給層がデバイスの最表面となる場合、Alを含んでいるために、大気中で表面酸化が進み易く、部分的かつ経時的に酸化アルミニウムなどが形成されてしまう。これは、デバイス全体のバンド構造に影響を与えることになるため、大きな不良要因となってしまう。そこで、InAlN電子供給層上に、GaN層を設けることが考えられる。しかしながら、GaN層は通常1000°C程度の高温で形成されるため、InAlN電子供給層を形成した後、GaN層の形成温度まで昇温させると、InAlN電子供給層の表面からInNが優先的に昇華してしまい、InAlN電子供給層の品質が悪化してしまう。本発明は、上記課題に鑑みなされたものであり、InAlN層上にGaN層を形成する場合でも、InAlN層の品質の悪化を抑制することが可能な半導体装置およびその製造方法を提供することを目的とする。本発明は、基板上に窒化物半導体からなる電子走行層を形成する工程と、前記電子走行層上にInAlN層を形成する工程と、前記InAlN層上に第1のGaN層を形成する工程と、前記第1のGaN層上に、前記InAlN層および前記第1のGaN層を形成した際の温度よりも高い温度で、第2のGaN層を形成する工程と、前記InAlN層上に、ゲート電極と、前記ゲート電極を挟むソース電極およびドレイン電極と、を形成する工程と、を有することを特徴とする半導体装置の製造方法である。本発明によれば、InAlN層の表面からInNが昇華することを抑制でき、InAlN層の品質の悪化を抑制できる。上記構成において、前記第1のGaN層を形成する際の温度から前記第2のGaN層を形成する際の温度に昇温するまでの昇温時間をt秒とした場合に、前記第1のGaN層の厚さTnmが、T≧0.05×tとなる条件のもと、前記第1のGaN層を形成する構成とすることができる。この構成によれば、第2のGaN層の形成温度まで昇温させる過程において、InAlN層上に第1のGaN層を残存させることができ、InAlN層の表面からInNが昇華することを抑制できる。上記構成において、前記第1のGaN層の厚さTnmが、T≦0.05×t1となる条件のもと、前記第1のGaN層を形成する構成とすることができる。この構成によれば、第1のGaN層を薄くすることができ、デバイスの電気特性の悪化を抑制できる。上記構成において、前記InAlN層を形成する際の温度よりも50°Cを越えない温度で、前記第1のGaN層を形成する構成とすることができる。この構成によれば、InAlN層の表面からInNが昇華することを抑制できる。上記構成において、前記InAlN層を形成する際の温度よりも100°Cを下回らない温度で、前記第1のGaN層を形成する構成とすることができる。この構成によれば、第1のGaN層のC濃度やO濃度を低く抑えることができ、デバイスの電気特性の悪化を抑制できる。上記構成において、前記第2のGaN層を900°C以上の温度で形成する構成とすることができる。この構成によれば、InAlN電子供給層、第1のGaN層、および第2のGaN層のC濃度およびO濃度を低下させることができる。本発明は、基板上に設けられた窒化物半導体からなる電子走行層と、前記電子走行層上に設けられたInAlN層と、前記InAlN層上に設けられた第1のGaN層と、前記第1のGaN層上に設けられた、前記第1のGaN層よりもC濃度の低い第2のGaN層と、前記InAlN層上に設けられた、ゲート電極、並びに前記ゲート電極を挟むソース電極およびドレイン電極と、を備えることを特徴とする半導体装置である。本発明によれば、InAlN層の品質の悪化を抑制できる。上記構成において、前記第2のGaN層は、前記第1のGaN層よりもO濃度が低い構成とすることができる。本発明は、InAlN層を成長する工程と、前記InAlN層上に第1のGaN層を成長する工程と、前記第1のGaN層上に前記InAlN層および前記第1のGaN層の成長温度よりも高い温度で第2のGaN層を成長する工程と、を有することを特徴とする半導体装置の製造方法である。本発明によれば、InAlN層の表面からInNが昇華することを抑制でき、InAlN層の品質の悪化を抑制できる。本発明は、InAlN層と、前記InAlN層上に設けられた第1のGaN層と、前記第1のGaN層上に設けられた前記第1のGaN層よりもC濃度の低い第2のGaN層と、を備えることを特徴とする半導体装置である。本発明によれば、InAlN層の品質の悪化を抑制できる。本発明によれば、InAlN層の表面からInNが昇華することを抑制でき、InAlN層の品質の悪化を抑制できる。以下、図面を参照して、本発明の実施例について説明する。図1は、実施例1に係る半導体装置のエピタキシャル層を示す断面図の例である。図2は、図1に示すエピタキシャル層の製造において、各層の成長温度と昇降温過程を示す模式図の例であり、経過時間に対し成長温度を示している。エピタキシャル層は、MOCVD法有機金属気相成長法を用いて成長される。図1および図2を参照して、まず、SiC基板である基板10をMOCVD装置の水素雰囲気中の成長炉内に装着する。その後、基板10上に、以下の成長条件にて、AlNからなるシード層12を成長させる。原料ガス:TMAトリメチルアルミニウム、NH3アンモニア成長温度:1050°C膜厚:20nmシード層12上に、以下の成長条件にて、GaN電子走行層14を成長させる。原料ガス:TMGトリメチルガリウム、NH3成長温度:1050°C膜厚:1μmGaN電子走行層14上に、以下の成長条件にて、AlNからなるスペーサ層16を成長させる。原料ガス:TMA、NH3成長温度:1050°C膜厚:1nmスペーサ層16上に、以下の成長条件にて、InAlN電子供給層18を成長させる。原料ガス:TMIトリメチルインジウム、TMA、NH3成長温度:700°CIn組成比:17膜厚:5nmInAlN電子供給層18上に、以下の成長条件にて、第1のGaN層20を成長させる。原料ガス:TMG、NH3成長温度:700°C膜厚:15nm第1のGaN層20上に、以下の成長条件にて、第2のGaN層22を成長させる。原料ガス:TMG、NH3成長温度:1050°C膜厚:4nm第1のGaN層20を成長させた後、第2のGaN層22の成長温度まで昇温させる過程において、最表面に曝されている第1のGaN層20は昇華されて、第1のGaN層20の膜厚が薄くなる。このため、InAlN電子供給層18上に膜厚15nmの第1のGaN層20を成長させた場合、第2のGaN層22の成長が始まる時点では、第1のGaN層20の膜厚は例えば1nmに減少する。ここで、MOCVD法による成長では、原料に含まれるC炭素が、成長層に取り込まれる。図3に、図1に示したエピタキシャル層の表面第2のGaN層22の上面からInAlN電子供給層18までのC濃度プロファイルの模式図の例を示す。図3を参照して、InAlN電子供給層18と第1のGaN層20と第2のGaN層22のC濃度を比較すると、C濃度は、第2のGaN層22、第1のGaN層20、InAlN電子供給層18の順に高くなる。例えば、第2のGaN層22のC濃度は1×1015cm-3程度、第1のGaN層20のC濃度は1×1016cm-3程度、InAlN電子供給層18のC濃度は1×1017cm-3程度となる。これは、低温で成長させているため取り込まれたCが抜け難いことによるものである。つまり、第1のGaN層20が第2のGaN層22よりもC濃度が高いのも、第1のGaN層20は第2のGaN層22よりも低温で成長されているため、取り込まれたCが抜け難いことによるものである。また、図3では、第2のGaN層22からInAlN電子供給層18までのC濃度について説明したが、MOCVD法による成長では、O酸素も成長層に取り込まれる。例えば、第1のGaN層20の成長終了時では、InAlN電子供給層18のO濃度は5×1019cm-3程度で、第1のGaN層20のO濃度は1×1017cm-3程度となる。Alを含んでいるとOが取り込まれ易いため、InAlN電子供給層18のO濃度は高くなる。その後、第2のGaN層22を高温で成長することで、InAlN電子供給層18および第1のGaN層20に取り込まれたOが拡散して、第2のGaN層22の成長終了時では、例えば、InAlN電子供給層18のO濃度は1×1017cm-3程度、第1のGaN層20のO濃度は1×1016cm-3程度、第2のGaN層22のO濃度は1×1015cm-3程度となる。なお、CについてもOの場合と同様に、第1のGaN層20の成長終了時では、InAlN電子供給層18と第1のGaN層20のC濃度は高く、その後、高温で第2のGaN層22を成長させることで、InAlN電子供給層18と第1のGaN層20に取り込まれたCが拡散して、第2のGaN層22の成長終了時では、InAlN電子供給層18と第1のGaN層20のC濃度は低下する。このように、700°Cの低温で成長させた第1のGaN層20上に、第1のGaN層20の成長温度よりも高い温度である1050°Cの高温で第2のGaN層22を成長させることで、InAlN電子供給層18に取り込まれたCやOを拡散させて、InAlN電子供給層18のC濃度やO濃度を低下させることができる。例えば、InAlN電子供給層18のC濃度やO濃度を1×1017cm-3以下にすることができる。また、第2のGaN層22を成長させる工程において、InAlN電子供給層18と第1のGaN層20から拡散するCとOは、第2のGaN層22側に拡散される。これは、InAlN電子供給層18下にスペーサ層16が設けられているため、GaN電子走行層14側には拡散し難いためである。図4は、実施例1に係る半導体装置の断面図の例である。図4を参照して、図1で説明したエピタキシャル層の最上層である第2のGaN層22上に、ゲート電極26と、ゲート電極26を挟むソース電極28およびドレイン電極30と、が設けられている。ゲート電極26、ソース電極28、およびドレイン電極30が設けられていない領域の第2のGaN層22上には、例えばSiN窒化シリコンからなる保護膜24が設けられている。ゲート電極26は、例えば第2のGaN層22側からNiニッケル、Au金が順次積層された2層構造をしている。ソース電極28およびドレイン電極30は、例えば第2のGaN層22側からTiチタン、Alアルミニウムが順次積層された2層構造をしている。即ち、実施例1に係る半導体装置は以下のHEMT構造を有している。SiC基板からなる基板10上に、AlNからなり、膜厚が20nmのシード層12が設けられている。シード層12上に、膜厚が1μmのGaN電子走行層14が設けられている。GaN電子走行層14上に、AlNからなり、膜厚が1nmのスペーサ層16が設けられている。スペーサ層16上に、膜厚が5nm、In組成比が17で、GaN電子走行層14に2次元電子ガス32を生成するInAlN電子供給層18が設けられている。InAlN電子供給層18上に膜厚が1nmの第1のGaN層20が設けられている。第1のGaN層20上に、膜厚が4nmの第2のGaN層22が設けられている。第2のGaN層22上に、ゲート電極26、ソース電極28、およびドレイン電極30が設けられ、且つゲート電極26、ソース電極28、およびドレイン電極30が設けられていない領域には保護膜24が設けられている。保護膜24、ゲート電極26、ソース電極28、およびドレイン電極30は以下の方法により形成される。まず、第2のGaN層22上に、例えば蒸着法およびリフトオフ法を用いて、ゲート電極26と、ゲート電極26を挟むソース電極28およびドレイン電極30と、を形成する。次いで、例えばプラズマCVD法プラズマ化学気相成長法を用いて、ゲート電極26、ソース電極28、およびドレイン電極30が形成された領域を除いた第2のGaN層22上に、保護膜24を形成する。以上説明してきたように、実施例1によれば、基板10上にGaN電子走行層14を形成し、GaN電子走行層14上にInAlN電子供給層18を形成し、InAlN電子供給層18上に第1のGaN層20を形成する。そして、第1のGaN層20上に、InAlN電子供給層18および第1のGaN層20を形成した際の温度700°Cよりも高い温度1050°Cで、第2のGaN層22を形成する。その後、InAlN電子供給層18上に、ゲート電極26と、ゲート電極26を挟むソース電極28およびドレイン電極30と、を形成する。このように、InAlN電子供給層18上に第1のGaN層20を低温700°Cで形成することで、第1のGaN層20を形成する際に、InAlN電子供給層18の表面からInNが昇華することを抑制できる。また、第2のGaN層22は、GaNの表面状態の向上、および結晶欠陥の転位の抑制を目指して第1のGaN層20の成長温度よりも高い成長温度1050°Cで成長させている。この場合、700°Cから1050°Cに昇温させる過程が必要になるが、InAlN電子供給層18の上面に第1のGaN層20が形成されているため、この昇温過程におけるInAlN電子供給層18の表面からのInNの昇華を抑制することができる。したがって、実施例1によれば、InAlN電子供給層18の表面からInNが昇華することを抑制でき、InAlN電子供給層18の品質の悪化を抑制することができる。なお、上述したように、第2のGaN層22の成長温度まで昇温させる過程において、第1のGaN層20がある程度昇華するが、InNと比較するとGaNは熱力学的に格段に安定しているため、第1のGaN層20はさほど昇華せず、また、GaNは2元化合物であり、第1のGaN層20の表面からGaNが一様に昇華するため、第1のGaN層20の結晶品質はさほど悪化しない。また、第1のGaN層20上に、第1のGaN層20の成長温度よりも高い温度で第2のGaN層22を成長させることで、図3で説明したように、InAlN電子供給層18のC濃度やO濃度を低下させることができる。これにより、より高品質のInAlN電子供給層18を得ることができる。また、InAlN電子供給層18とゲート電極26などの間に設けられた第1のGaN層20と第2のGaN層22のC濃度やO濃度が高いと、デバイスの電気特性が悪化する。しかしながら、実施例1のように、第1のGaN層20上に、第1のGaN層20の成長温度よりも高い温度で第2のGaN層22を成長させることで、図3で説明したように、第1のGaN層20と第2のGaN層22のC濃度やO濃度を低下させることができる。これにより、デバイスの電気特性の悪化を抑制することができる。図5は、実施例1に係る半導体装置の第1のGaN層20と第2のGaN層22を断面TEMTransmissionElectronMicroscopeで観察した模式図の例である。図5を参照して、第1のGaN層20の表面は荒れていて、凹凸があることが分かる。これは、第1のGaN層20を低温で成長させたためである。このような表面が荒れている第1のGaN層20上に、第2のGaN層22を第1のGaN層20の成長温度よりも高い温度で成長させると、InAlN電子供給層18と第1のGaN層20との界面を起因とした貫通転位図4の細線が、第1のGaN層20と第2のGaN層22の界面での横方向成長によって曲げられて、第2のGaN層22の上面まで貫通する貫通転位が減少する。例えば、第1のGaN層20の成長終了時では、第1のGaN層20を貫通する貫通転位密度は1×109cm-2であったのに対し、第2のGaN層22の成長終了時では、第2のGaN層22の上面まで貫通する貫通転位密度は5×107cm-2と減少する。また、InAlN電子供給層18上に直接第2のGaN層22を形成した場合、第2のGaN層22を貫通する貫通転位密度は、InAlN電子供給層18上に第1のGaN層20を形成した際に、第1のGaN層20を貫通する貫通転位密度と同程度となる。したがって、InAlN電子供給層18上に、第1のGaN層20と第2のGaN層22を形成した場合の方が、InAlN電子供給層18上に直接第2のGaN層22を形成した場合に比べて、第2のGaN層22の上面まで貫通する貫通転位密度を減少させることができる。このように、実施例1によれば、InAlN電子供給層18上に、第1のGaN層20を成長させ、その上に、第1のGaN層20の成長温度よりも高い温度で第2のGaN層22を成長させることで、例えばInAlN電子供給層18上に直接第2のGaN層22を成長させた場合に比べて、第2のGaN層22の上面まで貫通する貫通転位を減少させることができる。例えば、InAlN電子供給層18上に、第1のGaN層20と第2のGaN層22を成長させた場合は、第2のGaN層22を直接成長させた場合に比べて、貫通転位密度を10以下に減少させることができる。したがって、実施例1によれば、第2のGaN層22の上面の結晶性を向上させることができ、デバイスの電気特性を向上させることができる。第2のGaN層22の成長温度まで昇温させる過程において、InAlN電子供給層18上に形成した第1のGaN層20が全て昇華されてなくならず、InAlN電子供給層18の上面を覆う第1のGaN層20を残存させることが望ましい。例えば通常のGaNの成長温度である1000°Cから1080°Cにおいては、GaNは0.05nm/秒程度昇華する。このことから、第1のGaN層20を形成する際の温度から第2のGaN層22を形成する際の温度に昇温するまでの昇温時間をt秒とした場合、第1のGaN層20の厚さTnmが、T≧0.05×tとなる条件のもと、第1のGaN層20を形成することが望ましい。これにより、第2のGaN層22の形成温度まで昇温させる過程において、InAlN電子供給層18上に第1のGaN層20を残存させることができ、InAlN電子供給層18の表面からInNが昇華することを抑制できる。実施例1に係る半導体装置は、図3および図4で説明したように、基板10上にGaN電子走行層14が設けられ、GaN電子走行層14上にInAlN電子供給層18が設けられ、InAlN電子供給層18上に第1のGaN層20が設けられ、第1のGaN層20上に、第1のGaN層20よりもC濃度の低い第2のGaN層22が設けられている。そして、InAlN電子供給層18上に、ゲート電極26、並びにゲート電極26を挟むソース電極28およびドレイン電極30が設けられている。また、第2のGaN層22は、第1のGaN層20よりO濃度も低い。上述したように、第1のGaN層20と第2のGaN層22のC濃度やO濃度が高いと、デバイスの電気特性が悪化してしまう。図3で説明したように、第1のGaN層20は第2のGaN層22に比べて低い温度で成長させるため、第1のGaN層20のC濃度やO濃度は高くなる傾向にある。したがって、C濃度やO濃度の高い第1のGaN層20の膜厚は薄いことが望ましい。例えば、第1のGaN層20の膜厚は1nm以下である場合が好ましい。これにより、第2のGaN層22上に電極を形成したときの表面導電性の悪影響を抑制でき、デバイスの電気特性の悪化を抑制できる。このことから、第1のGaN層20を形成する際の温度から第2のGaN層22を形成する際の温度に昇温するまでの昇温時間をt秒とした場合、第1のGaN層20の厚さTnmが、T≦0.05×t1となる条件のもと、第1のGaN層20を形成することが望ましい。これにより、デバイスの電気特性の悪化を抑制することができる。以上のことから、第1のGaN層20を形成する工程において、第1のGaN層20を形成する際の温度から第2のGaN層22を形成する際の温度に昇温するまでの昇温時間をt秒とした場合、第1のGaN層20の厚さTnmが、0.05×t≦T≦0.05×t1となる条件のもと、第1のGaN層20を形成する場合が好ましい。実施例1では、第1のGaN層20を、InAlN電子供給層18の成長温度と同一温度で成長させる場合を例に示したが、本発明は、第2のGaN層22の成長温度が、InAlN電子供給層18および第1のGaN層20の成長温度よりも高温である関係を成立させる点が重要である。したがって、第1のGaN層20の成長温度とInAlN電子供給層18の成長温度が異なっていても本発明の効果を発揮することができる。なお、第1のGaN層20の成長温度が高すぎると、InAlN電子供給層18の表面からInNが昇華してしまう。よって、第1のGaN層20は、InAlN電子供給層18を形成する際の温度よりも50°Cを超えない温度で形成することが好ましい。さらに好ましくは、25°Cを超えない温度で形成することが好ましい。そして、InAlN電子供給層18の形成温度と同じ温度で形成する場合がさらに好ましい。InAlN電子供給層18は、600°Cから800°Cの低温で形成される場合が好ましいことを考慮すると、第1のGaN層20は、例えば850°C以下の温度で形成する場合が好ましく、775°C以下の温度で形成する場合がより好ましい。これにより、InAlN電子供給層18の表面からInNが昇華することを抑制することができる。一方、第1のGaN層20の成長温度が低すぎると、成長過程で取り込まれたCやOが抜け難くなり、第1のGaN層20のC濃度やO濃度が高くなってしまい、デバイスの電気特性が悪化してしまう。よって、第1のGaN層20は、InAlN電子供給層18を形成する際の温度よりも100°Cを下回らない温度で形成することが好ましく、50°Cを下回らない温度で形成することがより好ましく、InAlN電子供給層18の形成温度と同じ温度で形成する場合がさらに好ましい。InAlN電子供給層18は、600°Cから800°Cの低温で形成される場合が好ましいことを考慮すると、第1のGaN層20は、例えば、500°C以上で形成する場合が好ましく、600°C以上で形成する場合がより好ましい。これにより、第1のGaN層20のC濃度やO濃度を低く抑えることができ、デバイスの電気特性の悪化を抑制することができる。例えば、第1のGaN層20のC濃度やO濃度を1×1017cm-3以下に抑えることができる。また、第2のGaN層22は、1050°Cで成長する場合を例に示したが、これに限られる訳ではない。InAlN電子供給層18および第1のGaN層20に取り込まれたCやOを拡散させ、InAlN電子供給層18、第1のGaN層20、および第2のGaN層22のC濃度およびO濃度を低下させるために、第2のGaN層22は、900°C以上の温度で形成される場合が好ましく、1000°C以上の温度で形成される場合がより好ましく、1050°C以上の温度で形成される場合がさらに好ましい。また、ヒロックなどの表面異常が発生してしまうため、第1のGaN層20は1100°C以下で形成することが好ましい。図3のように、実施例1では、第2のGaN層22および第1のGaN層20に凹部を設けず、第2のGaN層22の上面にゲート電極26、ソース電極28、およびドレイン電極30を設けた場合を例に示したが、これに限られるわけではない。例えば、第2のGaN層22および第1のGaN層20に凹部を設けて、この凹部にゲート電極26を設けたゲートリセス構造の場合でもよく、またオーミックリセス構造の場合でもよい。実施例1では、InAlN電子供給層18のIn組成比が17である場合を例に示したが、これに限られない。In組成比は、12以上35以下の範囲内であることが好ましく、17以上18以下の範囲内であることがより好ましい。In組成比が17以上18以下である場合は、InAlNはGaNと格子整合するため格子歪みが発生しないためである。また、In組成比が12より小さいまたは35より大きい場合は、a軸方向の格子歪みが大きくクラックが生じてしまうためである。第1のGaN層20および第2のGaN層22は、i型の場合でもn型の場合でもよい。n型の場合は、表面電荷が安定し易く、さらに高温でn型のGaNを成長することでドーパントの活性化率が上がり、より表面電荷が安定されるため、デバイス全体のバンド構造が安定化し不良が低減する。なお、nドーパントとしてはSiH4シランを用いることができる。基板10はSiC基板である場合を例に示したが、その他に、Si基板、GaN基板、サファイア基板、Ga2O3基板を用いることができる。また、成長に用いる原料は、上述した原料の他に、Al原料としてTEAトリエチルアルミニウム、Ga原料としてTEGトリエチルガリウムを用いることができる。さらに、スペーサ層16は、AlyGa1-yN0≦y≦1を用いることができる。また、電子走行層は、BαAlβGaγIn1-α-β-γNからなる窒化物半導体であって、電子供給層のInxAl1-xNとa軸格子定数が合うように下記の式を満たす材料を用いることができる。2.55α3.11β3.19γ3.551-α-β-γ=3.55x3.111-x実施例1では、InAlN層からなる電子供給層の場合を例に示したが、この場合に限られず、InAlN層を含む電子供給層であれば、InAlN層と他の層とで構成される電子供給層の場合でもよい。また、InAlN層が電子供給層でない場合でも、InAlN層上にGaN層を形成する場合であれば、本発明を適用することができる。つまり、InAlN層上に第1のGaN層を成長させ、第1のGaN層上にInAlN層および第1のGaN層の成長温度よりも高い温度で第2のGaN層を成長させる場合であってもよい。この場合でも、InAlN層の表面からInNが昇華することを抑制でき、InAlN層の品質の悪化を抑制できる。また、第2のGaN層は第1のGaN層よりもC濃度およびO濃度は低くなる。以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形変更が可能である。