半導体発光素子の製造方法であって、成長基板の表面側上に活性層を含む半導体積層体を形成する工程と、前記半導体積層体上に複数の電極を形成する工程と、前記複数の電極とは分離溝を介して離れた犠牲部を前記半導体積層体上に形成する工程と、前記複数の電極及び前記犠牲部上に渡って形成され、前記分離溝を埋めるキャップ層を成膜する工程と、接合層を介して前記キャップ層に支持基板を接合する工程と、前記成長基板の裏面側からレーザ光を前記半導体積層体へ照射して、前記半導体積層体から前記成長基板を剥離する工程と、前記半導体積層体をエッチングして前記犠牲部を露出させる分割溝を形成する工程と、ウェットエッチングによって少なくとも前記犠牲部を除去する工程と、を含むことを特徴とする半導体発光素子の製造方法。前記複数の電極と前記犠牲部は同一材料で設けられ、前記複数の電極を形成する工程と前記犠牲部を形成する工程は、前記半導体積層体に金属膜を設けて前記金属膜に前記分離溝を形成することにより、前記複数の電極と前記犠牲部とに分けることで行われることを特徴とする請求項1に記載の半導体発光素子の製造方法。前記キャップ層は多層膜からなり、前記キャップ層は前記分離溝内に褶曲部を有することを特徴とする請求項1又は2に記載の半導体発光素子の製造方法。活性層を含む半導体積層体と、前記半導体積層体上に形成され電流を前記活性層に供給する電極と、前記半導体積層体及び前記電極上に渡って形成された前記キャップ層と、前記キャップ層上に形成された接合層と、前記接合層を介して前記半導体積層体を支持する支持基板と、を有し、前記キャップ層は多層膜からなり、前記キャップ層は前記電極の周囲に褶曲部を有することを特徴とする半導体発光素子。従来のLLO法を用いた半導体発光素子の製造方法では、一般的に、サファイア基板上にn-GaNなどのn型半導体層、活性層及びp-GaNなどのp型半導体層を順に成長させた半導体積層体の形成後、p型半導体層上にp電極を選択的に形成する。半導体積層体のp電極側に、共晶材の接合膜を介してSiなどの支持基板を張り合わせ、支持基板とサファイア基板で半導体積層体を挟み、その後、サファイア基板側よりレーザ光を照射し、サファイア基板を支持基板から除去する。次に、ダイシングによりウエハから複数の半導体発光素子へ分割するための分割溝ストリートとも称するの形成予定部だけn型半導体層を露出するようにレジスト層をパターニングし、エッチングによってストリート部を形成する。その後、エッチングで露出した活性層端面へのSiO2などの絶縁膜をパターニングしてn型半導体層上へのn電極の成膜を行う。そして、ストリートに沿ってウエハにダイシングを施し、複数の素子に分割する。半導体積層体を含めて素子分割をダイシングで行う場合、半導体積層体をダイシングすると活性層端面に損傷が入り、リークの原因となる。そのため、上記のように予め、ダイシングブレードが半導体積層体に接触しないように半導体積層体の一部を幅広くを除去して分割溝として形成しておく必要がある。ここでは半導体積層体のダイシングを行う幅広い領域をストリート部、ストリート部以外のダイシングを行わない領域を素子部と呼ぶこととする。反応性イオンエッチングなどによるドライエッチング方式やウェットエッチング方式により、ストリート部を除去する際、いずれの方式によっても、次のような問題が存在する。図8aはドライエッチング法によりストリート部を除去した場合のサファイア基板上の半導体発光素子部の部分1を示す断面図である。ドライエッチング法にて半導体積層体2をエッチングするとき、或る半導体層が無くなるところで正確にエッチングを終了させることが困難であり、通常、半導体層p型半導体層の下にある金属層3キャップ層までエッチングされてしてしまう。金属層までドライエッチングしてしまうと、ドライエッチングされた金属層3の金属粒子4が半導体積層体2の活性層の端面に付着し、リークの原因となることがある。図8bはウェットエッチング法によりストリート部を除去した場合のサファイア基板上の半導体発光素子部の部分1を示す断面図である。ウェットエッチングにより、上述のシンフィルム構造の場合サファイア基板を除去した後にはGaNなどのN面が露出するため、KOH水酸化カリウム溶液で容易にウェットエッチングできる。しかし、発明者が鋭意検討を行ったところ、ウェットエッチングでストリート部を形成した場合、露出した半導体積層体2に欠陥の多い部分が存在すると、それらが完全にエッチングされずにウェットエッチング残渣5がストリートに残存してしまい、そのウェットエッチング残渣5が半導体積層体2の活性層端部と接触してしまう。さらに、ダイシング時に半導体積層体2に損傷が入り、リークを発生させることがあるとの知見を得た。本発明は、上述した点に鑑みてなされたものであり、ストリート部をエッチングによって形成する際に、金属材料などの残渣の活性層への付着および、半導体積層体のエッチング残渣を防止できる半導体発光素子の製造方法及び半導体発光素子を提供することを目的とする。上述した課題を解決するために、本発明の半導体発光素子の製造方法は、半導体積層体のストリート部の幅以内に犠牲部を形成し、少なくとも前記犠牲部を除去するウェットエッチングを施し、ストリートに残るエッチング残渣などを完全に除去することを特徴とする。すなわち、本発明の半導体発光素子の製造方法は、成長基板の表面側上に活性層を含む半導体積層体を形成する工程と、前記半導体積層体上に複数の電極を形成する工程と、前記複数の電極とは分離溝を介して離れた犠牲部を前記半導体積層体上に形成する工程と、前記複数の電極及び前記犠牲部上に渡って形成され、前記分離溝を埋めるキャップ層を成膜する工程と、接合層を介して前記キャップ層に支持基板を接合する工程と、前記成長基板の裏面側からレーザ光を前記半導体積層体へ照射して、前記半導体積層体から前記成長基板を剥離する工程と、前記半導体積層体をエッチングして前記犠牲部を露出させる分割溝を形成する工程と、ウェットエッチングによって少なくとも前記犠牲部を除去する工程と、を含むことを特徴とする。本発明の上記半導体発光素子の製造方法において、前記複数の電極と前記犠牲部は同一材料で設けられ、前記複数の電極を形成する工程と前記犠牲部を形成する工程は、前記半導体積層体に金属膜を設けて前記金属膜に前記分離溝を形成することにより、前記複数の電極と前記犠牲部とに分けることで行われることとすることができる。これにより、製造工程の簡略化が可能となる。さらに、本発明の半導体発光素子は、活性層を含む半導体積層体と、前記半導体積層体上に形成され電流を前記活性層に供給する電極と、前記半導体積層体及び前記電極上に渡って形成された前記キャップ層と、前記キャップ層上に形成された接合層と、前記接合層を介して前記半導体積層体を支持する支持基板と、を有し、前記キャップ層は多層膜からなり、前記キャップ層は前記電極の周囲に褶曲部を有することことを特徴とする。これにより、電極とキャップ層の剥離が防止できるようになる。本発明の半導体発光素子の製造方法によれば、半導体積層体にストリート部をエッチングによって形成する際に、金属材料などの残渣の活性層への付着および、半導体積層体のエッチング残渣を防止できる。以下、本発明の実施形態について添付図面を参照しつつ説明する。図1に示されているように、半導体発光素子10は、支持基板11、接合層12、p電極13、キャップ層14、n電極15、保護層16及び半導体積層体20を含む。半導体積層体20は、一般式AlxInyGazNただし、0≦x≦1、0≦y≦1、0≦z≦1、xyz=1で表わされるGaN系半導体単結晶層の多層膜として、例えば有機金属ガスなどを原料としてMOCVD有機金属気相成長法などでエピタキャル成長される。半導体積層体20は、n電極15からp電極13へ順に積層されたn型半導体層21、活性層22およびp型半導体層23を含む。n型半導体層21には、図示しないが、GaN下地層、n型不純物ドープされたnコンタクト層やnクラッド層などが含まれる。n型不純物としては、特に限定されないが、例えば、Si、Ge及びSnなどが挙げられる。活性層22は、図示しないが、ダブルへテロ、単一量子井戸又は多重量子井戸のいずれの構造であってもよい。p型半導体層23には、図示しないが、p型不純物ドープされたpクラッド層と、pコンタクト層などが含まれる。pクラッド層及びpコンタクト層のp型不純物としては、特に限定されないが、例えばMgが挙げられる。半導体積層体20の成長方法は特に限定されず、MOCVDの他、HVPEハイドライド気相成長法、MBE分子線エピタキシー法などで窒化物半導体をエピタキャル成長できる。支持基板11は、シリコンなどの半導体基板である。接合層12はPt、Ti、Ni、Au、AuSnの金属や合金から形成される。p電極13は、p型半導体層23に形成されている。また、n電極15は、n型半導体層21上の中央部に形成されている。p電極13及びn電極15の材料は、Pt、Ru、Os、Rh、Ir、Pd、Ag、Ti、Au、Niなどのいずれかを含む単層膜、積層膜、合金を用いることができる。p電極13及びp型半導体層23の間にはITOインジウムスズ酸化物ITO層11aが設けられている。キャップ層14は、p電極側を平坦化するためとマイグレーションを抑制するために設けられる。保護層16は、短絡防止のためのある二酸化シリコンSiO2などからなる絶縁膜である。保護層16は、半導体積層体20の活性層22の端面を覆い、n電極15の周囲を囲むようにp型半導体層23表面に形成されている。次に、本実施形態の半導体発光素子の製造方法について説明する。半導体層を形成する成長基板30としてサファイア基板を先ず準備する。図2aに示すように、MOCVD装置を用いて、成長基板30上にn型半導体層21、活性層22、p型半導体層23を順に成長させ、GaN系単結晶からなる半導体積層体20を形成する。図2bに示すように、半導体積層体20のp型半導体層23の表面上に、p型半導体層と後述のp電極とのオーミック接触をとるためにp電極に対応する部分にITOインジウムスズ酸化物の層11aのパターンをフォトリソグラフィなどで形成する。後述の工程によって設けられるp電極は最終的に得られる個々の半導体発光素子に対応するように設けられるため、ITOの層11aもここの半導体発光素子に対応するように、格子状の間隔によって区画される矩形に形成される。ITOの層11aのパターニング後、オーミック接触のための熱処理を行う。図2cに示すように、ITO層11aが形成されている半導体積層体20のp型半導体層23の表面全面にAg膜33を成膜する。次に、図3aに示すように、Ag膜33の上に複数の素子部の区画例えば格子状のため平行な一対の溝の開口35を持ったレジスト層40のパターニングを行う。開口35は狭い間隔で設けられている一対の溝が、それよりも広い間隔で複数の対が並ぶように形成されている。開口35はその一対ごとが隣接するp電極を区画するためのものであり、ここでは隣接するITOの層11aの格子状に形成されている間隔の一つ一つに、一対の溝の開口35が収まるようにパターニングされている。次に、かかるレジスト層40をマスクにして、燐酸:酢酸:硝酸:水=10:8:1:1のエッチャントで27°Cで8秒間にてAg膜33のエッチングを行う。かかるウエットエッチングにより、図3bに示されているように、分離溝44はレジスト層40の開口35がそのまま反映された位置に形成される。Ag膜における、狭い間隔の一対の分離溝44の間に配された部分が犠牲部43となり[犠牲部形成工程]、異なる対の分離溝で挟まれている部分がAgからなるp電極13となる[p電極形成工程]。ここでは、p電極13はITO上に設けられている。分離溝44は開口35同様に格子状に設けられているため、p電極13は矩形に形成される。尚、本実施形態においてはITOの膜11a上に電極13を設けたが、これに限らずp型半導体層23の表面に直接p電極13を設けても良い。ITOの膜11aを設ける工程がないのみでAg膜33を成膜し、その後p電極13と犠牲部43にパターニングする工程は変わらない。その場合に設けられるp電極も変わらず開口35に囲まれた矩形であって、犠牲部43はp電極同士の間に開口35で区画されて設けられている。オーミック性を取るための熱処理はp電極形成工程後行われる。犠牲部43はその位置が後述する個片化工程の切断位置に一致する。よって、ダイシングによって個片化される場合、犠牲部43の幅はダイシングブレードの厚みよりも広くする必要がある。次に、図3cに示すように、p型半導体層23上の犠牲部43及びAgのp電極13を覆い分離溝44を埋めるように多層膜のキャップ層14を形成する。例えば、電子ビーム蒸着などにより、Ti膜厚100nm、Pt膜厚100nm、Ti膜厚200nm、Pt膜厚200nm及びAu膜厚200nmを順次堆積する。犠牲部43とp電極13の間の分離溝幅はキャップ層14が埋まるためには1μm~30μm開けておく必要がある。この時分離溝幅が以下だとその間に埋められるギャップ層の厚みがp電極材料のAgのマイグレーションを抑制するのに十分ではなく、また、分離溝幅が30μm以上だと素子部のAgのp電極13の面積を減らすことになり、全面的な反射率が下がり、光出力が低下する。次に、図4aに示すように、半導体積層体を支持するための共晶材の接合層12を成膜したSi単結晶などの支持基板を準備する。支持基板11上には、例えば真空蒸着法によりPt、Ti、Ni、Au、AuSnがこの順番で積層された接合層12が形成される。次に、図4bに示すように、接合層12を介して上記工程を経て得られたウエハと、共晶材を成膜した支持基板に張り合わせを行うウエハボンディング工程。支持基板11上に形成された接合層12と半導体積層体20のp電極13上に形成されたキャップ層14とを密着させ真空又はN2雰囲気中で熱圧着することにより、半導体積層体20のp型半導体層23に支持基板11を貼り付け成長基板30と一体化する。なお、支持基板11は、キャップ層14上にCuなどからなる金属膜をめっき成長させることにより形成されるものであってもよい。次に、図4cに示すように、LLO法により、成長基板30の裏面側よりウエハの全域に渡ってレーザ光を照射し、半導体積層体20のn型半導体層21から成長基板30を剥離する。レーザ光光源としてはKrFエキシマレーザ、ArFエキシマレーザ、Nd:YAGレーザが挙げられる。LLO法によるレーザ光はサファイア成長基板30に対しては透過し、半導体積層体20のn型半導体層21を構成するGaNに吸収され、サファイア基板30との界面付近で、GaNバッファ層の一部が金属Ga及びN2ガスに分解される。これにより、レーザ光照射部分においては、半導体積層体20から成長基板30が剥離される。その後、必要に応じて、半導体積層体20のn型半導体層21の露出したGaN層の剥離面を研磨やエッチングを施してもよい。次に、個々の半導体発光素子を区画するストリートを半導体積層体20に形成する。先ず、半導体積層体20のn型半導体層21の表面上にレジスト層50を塗布する。続いて、フォトリソグラフィによってレジスト層50を、図5aに示すように、n型半導体層21を隔てて犠牲部43に対向する位置の表面上に格子状に開口が形成されるようにパターニングする。レジスト層50の格子状開口の幅が犠牲部43の幅よりも狭くなるようにパターニングする。次に、かかるレジスト層50をマスクとし、ウエハにエッチングを施す。図5bに示すように、レジスト層50にてn型半導体層21のストリート部だけ露出させる。次に、露出されたストリート部からエッチングを行う。最初にドライエッチングにより犠牲部43は露出されない段階まで半導体層体20をエッチングさせる。その後70°CにしたKOH水溶液にウェハを接触させるウェットエッチングに切り替え、犠牲部43が露出されまでエッチングを行う。これにより、半導体積層体20のn型半導体層21には、犠牲部43に達する格子状のストリート45分割溝が形成される。ストリート45により、半導体積層体20は矩形の素子領域に分割され、複数の半導体積層体20の素子部が画定される。レジスト層50の開口の幅は形成したいストリート45の幅によって決定する。ストリート45の幅は、犠牲部43に達した時に露出される面が犠牲部43上面内に収まるようにする。ストリート45の犠牲部43側の幅はレジスト層50の開口の幅よりも小さくなるため、レジスト層50の開口の幅は犠牲部43の幅よりも狭くなるようにパターニングすることで、より確実にキャップ層14やp電極13の露出を防止することが可能になる。ここで、ストリートにより露出される犠牲部43には、図5bにあるようにその上面に半導体積層体20のウエットエッチング残渣46が残存している。このストリート形成は、すべてをウェットエッチングで行わなくてもよく、途中まではドライエッチングを用いてもよい。ここで、ウェットエッチングでは完全に除去できず、ストリートにウエットエッチング残渣が存在していても、ドライエッチングでは金属粒子が残存していてもよい。上述したレジスト層50をマスクとし、ウエハに犠牲部43の除去のための第2のエッチングを施す。先のエッチング工程で素子分割溝ストリートで露出したAgの犠牲部43を、燐酸:酢酸:硝酸:水=10:8:1:1の混合液に接触させてそれを溶解、除去する。図5cに示すように、Agの犠牲部をエッチングすることで、その上にあったエッチング残渣や金属粒子ごと除去することができる。本実施形態においてはドライエッチングとウェットエッチングによってストリートを形成したがドライエッチングのみで形成しても良い。この場合、ドライエッチングは犠牲部43を露出するまで行われるため、犠牲部43の一部が金属粒子となってしまい半導体積層体20に付着することもあるが、これも残存していてかまわない。犠牲部除去のための第2のエッチング工程では、犠牲層43の除去と共に金属粒子も除去することが可能なためである。ドライエッチングを用いる場合もキャップ層による金属粒子が生じないように、レジスト層50の開口幅の調節によってストリートにより露出される面は犠牲部43内に収めるようにする。また、ウエットエッチングのみでストリートを形成のエッチングを行っても良い。この場合も犠牲部43上にエッチング残渣46が残るが、犠牲部43ごと除去できる点でドライエッチングとウエットエッチングを両方を用いた場合と同様である。ただし、ウェットエッチングのみの場合ではストリート45が形成されるまでレジストがもたないため、マスクはメタルマスクによって設けられる。また、本実施形態においては犠牲部をAgで設けたがこれに限らず、エッチャントがキャップ層に影響を与えない材料であればかまわない。これにより、キャップ層とキャップ層に覆われたp電極は形成時のまま犠牲部43のみを除去することが可能となる。また、犠牲部43はボンディング時の熱に耐える材料であることが好ましい。さらに本実施形態では犠牲部とp電極はAg膜に分離溝を形成することで設けたがこれに限らず、別々に成膜してもかまわない。これによりp電極と犠牲部を異なる材料で設けることも可能である。この場合の犠牲部は導電性材料に限る必要はなく、例えばSiO2などを使用しても良い。ただし、本実施形態のようにp電極と犠牲部が同一材料ならば同時に形成することが工程の簡略化になり好ましい。次に、図6aに示すように、ストリート45の底及び側壁から半導体積層体20のn型半導体層21の上面縁部に渡って活性層22を覆う保護層16を、レジストマスク図示せずを用いたSiO2などのスパッタリングなどで形成する。次に、図6bに示すように、パターニングにより、半導体積層体20のn型半導体層21の表面上にn電極15を成膜する。例えば、レジストマスク図示せずを用いて、電子ビーム蒸着により、Ti膜厚1nm、Al膜厚200nm、Ti膜厚100nm、Pt膜厚200nm、Au膜厚200nmを順次成膜する。n型半導体層21の露出表面は光放出面となるため、n電極15が半導体発光素子の実装時におけるワイヤボンディングに最低限必要な面積を有するように、n電極15を形成する。次に、図6cに示すように、ストリート45の底に沿って、ダイシングブレード図示せずにより支持基板11を切断し、上記工程を経たウエハを半導体積層体20ごと或いは数個の半導体積層体20のグループごとに個片化チップ化する。個片化の方法はダイシングに限らず、ポイントスクライブ/ブレイキング、レーザスクライブなどを用いることができる。以上の各工程を経て本実施形態の半導体発光素子10が完成する。以上の説明から明らかなように、本実施形態に係る半導体発光素子の製造方法によれば、第2のエッチング工程にてストリートのエッチング残渣をその下にある材料ごと除去することによって、ストリートに残留半導体に起因するリークが減少した半導体発光素子が製造できる。上記の製造方法の第2のエッチング工程では、図7に示すように、p電極13の端部まわりのキャップ層14の外周端部にて多層のキャップ層が折り込まれた褶曲部51が形成される。褶曲部51の半導体積層体20のp型半導体層23にまで沈降する曲面は、キャップ層の分離溝44への埋め込みに起因するものである。摺曲部51は、分離溝44の幅が、少なくともキャップ層を形成する半導体層20及びp電極13の上に直接設けられる、多層膜の初めに成膜される層の厚みの2倍よりも大きければ、形成される。上述の実施形態の場合、膜厚100nmのTiが最初に成膜される多層膜が、幅が1μm以上の分離溝44を埋めるように成膜されるため摺曲部51は形成されている。このように、本実施形態の半導体発光素子は、半導体積層体20のp電極13の外周にてキャップ層が褶曲する構造の褶曲部51を有する。かかる褶曲部51により、各層の面方向にて応力緩和され、Agのp電極とキャップ層の剥離が防止できる。キャップ層14に端面まで覆われたp電極13のAgは、活性層22から放出される光を効率よく反射し、キャップ層14はAgのマイグレーションを防止できる。なお、本実施形態においては上下に電極を設けたが、フリップチップとすることも考えられる。ウエハボンディング工程前に半導体積層体20のn型半導体層21を一部だけ露出させそこにn電極を形成し、半導体積層体20の支持基板側に、互いに電気絶縁されたn電極及びp電極を区画して設けた状態で貼り合せることによりフリップチップを製造できる。