負荷に駆動電圧を供給しつつ、駆動電流を安定化する降圧DC/DCコンバータの制御回路であって、前記DC/DCコンバータのスイッチングトランジスタに流れる電流を示す電流検出信号を所定のしきい値と比較し、前記スイッチングトランジスタに流れる電流が所定のピーク電流に達するとアサートされるオフ信号を生成する電流検出回路と、前記オフ信号がアサートされてから、あるオフ時間経過後にアサートされるオン信号を生成するタイマー回路と、前記オン信号がアサートされると第1レベルに遷移し、前記オフ信号がアサートされると第2レベルに遷移するパルス信号を生成するパルス生成回路と、前記パルス信号にもとづいて前記スイッチングトランジスタを駆動するドライバと、を備え、前記タイマー回路は、一方の電極の電位が固定された第1キャパシタと、前記DC/DCコンバータの出力電圧VOUTに応じた充電電流を生成し、当該充電電流により前記第1キャパシタを充電する電流源と、前記DC/DCコンバータの入力電圧VINおよび前記出力電圧VOUTに応じたしきい値電圧VC4を、VC4=VIN-VOUT×VOUT/VIN×m...1但し、mは定数にもとづいて生成する演算回路と、前記第1キャパシタの電圧を前記しきい値電圧と比較し、前記第1キャパシタの電圧が前記しきい値電圧に達するとアサートされる前記オン信号を生成する第1コンパレータと、を含むことを特徴とする制御回路。前記演算回路は、前記入力電圧VINと前記出力電圧VOUTの差分に応じた電圧VIN-VOUT/kkは実数を、前記入力電圧VINに応じた電圧VIN/kで除算する除算回路と、前記除算回路の出力電圧に、前記出力電圧VOUTに応じた電圧VOUTmを乗算する乗算回路と、を含むことを特徴とする請求項1に記載の制御回路。前記除算回路は、前記入力電圧VINと前記出力電圧VOUTの差分に応じた電圧VIN-VOUT/kを受ける第1入力端子と、前記入力電圧VINに応じた電圧VIN/kを受ける第2入力端子と、その第1電極が接地された第2キャパシタと、前記第2入力端子と接地端子の間に順に直列に設けられた、PチャンネルMOSFETMetalOxideSemiconductorFieldEffectTransistorである第1トランジスタと、NチャンネルMOSFETである第2トランジスタと、前記第1トランジスタと前記第2トランジスタの接続点と、前記第2キャパシタの第2電極の間に設けられた第2抵抗と、その反転入力端子が前記第1入力端子と接続され、その非反転入力端子が前記第2キャパシタの前記第2電極と接続され、その出力端子が前記第1トランジスタのゲートおよび前記第2トランジスタのゲートと接続された第2コンパレータと、を含み、前記第2コンパレータの出力端子の電圧を出力し、前記乗算回路は、前記除算回路の出力電圧を受ける第3入力端子と、前記出力電圧VOUTに応じた電圧を受ける第4入力端子と、前記第4入力端子と接地端子の間に順に直列に設けられ、そのゲートが前記第3入力端子と接続されたPチャンネルFETの第3トランジスタと、そのゲートが前記第3入力端子と接続されたNチャンネルFETの第4トランジスタと、その第1電極が接地された第3キャパシタと、前記第3トランジスタと前記第4トランジスタの接続点と、前記第3キャパシタの第2電極の間に設けられた第3抵抗と、を含み、前記第3キャパシタの前記第2電極の電圧を出力することを特徴とする請求項2に記載の制御回路。前記演算回路は、前記乗算回路の出力電圧を平滑化する平滑回路をさらに含むことを特徴とする請求項2に記載の制御回路。前記演算回路は、入力電圧VINと出力電圧の目標値VO_NOMの差分に応じた第1初期化電圧VIN-VO_NOM/kが入力される第1リセット端子と、前記第1リセット端子と前記第2キャパシタの前記第2電極の間に設けられた第1リセットトランジスタと、をさらに含むことを特徴とする請求項3に記載の制御回路。前記演算回路は、第2初期化電圧が入力される第2リセット端子と、前記第2リセット端子と前記第3キャパシタの第2電極の間に設けられた第2リセットトランジスタと、をさらに含むことを特徴とする請求項3に記載の制御回路。前記演算回路は、前記乗算回路の出力電圧を平滑化する平滑回路をさらに含み、前記平滑回路は、その第1電極が接地された第4キャパシタと、前記第4キャパシタの第2電極と前記第2リセット端子の間に設けられた第3リセットトランジスタと、を含むことを特徴とする請求項6に記載の制御回路。前記電流源は、その一端が前記第1キャパシタと接続され、その他端に前記出力電圧VOUTが印加された抵抗を含むことを特徴とする請求項1に記載の制御回路。負荷に駆動電圧を供給しつつ、駆動電流を安定化する降圧DC/DCコンバータであって、請求項1から8のいずれかに記載の制御回路を備えることを特徴とするDC/DCコンバータ。発光素子と、前記発光素子に駆動電圧を供給しつつ、駆動電流を安定化する請求項9に記載のDC/DCコンバータと、を備えることを特徴とする照明機器。特許文献1の回路では、DC/DCコンバータの入力電圧、すなわち電源電圧に応じて、スイッチングトランジスタのオン時間が大きく変動するため、DC/DCコンバータの動作周波数が変動するという問題が生ずる。そのため、照明機器などの設計段階において、動作周波数の変動を考慮した上で、電波障害などの対策を行う必要があり、設計の難易度が高くなる。本発明はこうした課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、安定した周波数で、負荷を定電流駆動可能なDC/DCコンバータの提供にある。本発明のある態様は、負荷に駆動電圧を供給しつつ、駆動電流を安定化する降圧DC/DCコンバータの制御回路に関する。制御回路は、DC/DCコンバータのスイッチングトランジスタに流れる電流を示す電流検出信号を所定のしきい値と比較し、スイッチングトランジスタに流れる電流が所定のピーク電流に達するとアサートされるオフ信号を生成する電流検出回路と、オフ信号がアサートされてから、あるオフ時間経過後にアサートされるオン信号を生成するタイマー回路と、オン信号がアサートされると第1レベルに遷移し、オフ信号がアサートされると第2レベルに遷移するパルス信号を生成するパルス生成回路と、パルス信号にもとづいてスイッチングトランジスタを駆動するドライバと、を備える。タイマー回路は、一方の電極の電位が固定された第1キャパシタと、DC/DCコンバータの出力電圧VOUTに応じた充電電流を生成し、当該充電電流により第1キャパシタを充電する電流源と、DC/DCコンバータの入力電圧VINおよび出力電圧VOUTに応じたしきい値電圧VC4を、VC4=VIN-VOUT×VOUT/VIN×m...1但し、mは定数にもとづいて生成する演算回路と、第1キャパシタの電圧をしきい値電圧と比較し、第1キャパシタの電圧がしきい値電圧に達するとアサートされるオン信号を生成する第1コンパレータと、を含む。この態様によると、DC/DCコンバータのスイッチングのスイッチングトランジスタのオフ時間を、DC/DCコンバータの入力電圧および出力電圧にかかわらずスイッチング周期が一定となるように調節することができる。演算回路は、入力電圧VINと出力電圧VOUTの差分に応じた電圧VIN-VOUT/kkは実数を、入力電圧VINに応じた電圧VIN/kで除算する除算回路と、除算回路の出力電圧に、出力電圧VOUTに応じた電圧VOUT×mを乗算する乗算回路と、を含んでもよい。ある態様において、除算回路は、入力電圧VINと出力電圧VOUTの差分に応じた電圧VIN-VOUT/kを受ける第1入力端子と、入力電圧VINに応じた電圧VIN/kを受ける第2入力端子と、その第1電極が接地された第2キャパシタと、第2入力端子と接地端子の間に順に直列に設けられた、PチャンネルFETFieldEffectTransistorである第1トランジスタと、NチャンネルFETである第2トランジスタと、第1トランジスタと第2トランジスタの接続点と、第2キャパシタの第2電極の間に設けられた第2抵抗と、その反転入力端子が第1入力端子と接続され、その非反転入力端子が第2キャパシタの第2電極と接続され、その出力端子が第1トランジスタのゲートおよび第2トランジスタのゲートと接続された第2コンパレータと、を含み、第2コンパレータの出力端子の電圧を出力してもよい。また乗算回路は、除算回路の出力電圧を受ける第3入力端子と、出力電圧VOUTに応じた電圧VOUT×mを受ける第4入力端子と、第4入力端子と接地端子の間に順に直列に設けられ、そのゲートが第3入力端子と接続されたPチャンネルFETの第3トランジスタと、そのゲートが第3入力端子と接続されたNチャンネルFETの第4トランジスタと、その第1電極が接地された第3キャパシタと、第3トランジスタと第4トランジスタの接続点と、第3キャパシタの第2電極の間に設けられた第3抵抗と、を含み、第3キャパシタの第2電極の電圧を出力してもよい。この態様によれば、乗算回路の出力電圧、すなわちしきい値電圧にはリップル成分が重畳される。このしきい値電圧のリップル成分に応じて、DC/DCコンバータのスイッチング周期がジッタ成分を有することになり、スペクトルを好適に拡散させることができる。演算回路は、乗算回路の出力電圧を平滑化する平滑回路をさらに含んでもよい。この場合、平滑回路のカットオフ周波数に応じて、しきい値電圧のリップル成分の量、すなわちスイッチング周期のジッタ成分を制御でき、DC/DCコンバータのスペクトルを制御できる。演算回路は、入力電圧VINと出力電圧の目標値VO_NOMの差分に応じた第1初期化電圧VIN-VO_NOM/kが入力される第1リセット端子と、第1リセット端子と第2キャパシタの第2電極の間に設けられた第1リセットトランジスタと、をさらに含んでもよい。これによれば、DC/DCコンバータの応答速度を改善できる。演算回路は、第2初期化電圧が入力される第2リセット端子と、第2リセット端子と第3キャパシタの第2電極の間に設けられた第2リセットトランジスタと、をさらに含んでもよい。これによれば、DC/DCコンバータの応答速度を改善できる。演算回路は、乗算回路の出力電圧を平滑化する平滑回路をさらに含んでもよい。平滑回路は、その第1電極が接地された第4キャパシタと、第4キャパシタの第2電極と第2リセット端子の間に設けられた第3リセットトランジスタと、を含んでもよい。これによれば、DC/DCコンバータの応答速度を改善できる。電流源は、その一端が第1キャパシタと接続され、その他端に出力電圧VOUTが印加された抵抗を含んでもよい。本発明の別の態様は、負荷に駆動電圧を供給しつつ、駆動電流を安定化する降圧DC/DCコンバータに関する。この降圧DC/DCコンバータは、上述のいずれかの制御回路を備える。本発明の別の態様は、照明機器に関する。この照明機器は、発光素子と、発光素子に駆動電圧を供給しつつ、駆動電流を安定化する上述のDC/DCコンバータと、を備える。なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。本発明のある態様によれば、安定した周波数で、負荷を定電流駆動できる。以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。本明細書において、部材Aが、部材Bと接続された状態とは、部材Aと部材Bが物理的に直接的に接続される場合のほか、部材Aと部材Bが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。同様に、部材Cが、部材Aと部材Bの間に設けられた状態とは、部材Aと部材C、あるいは部材Bと部材Cが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。図1は、本発明の実施の形態に係る照明機器2の構成を示す回路図である。照明機器2は、DC/DCコンバータ6と、その負荷である発光素子4を備える。発光素子4は、駆動電流に応じた輝度で発光するデバイスを含み、たとえばLEDまたは有機EL素子である。DC/DCコンバータ6は、入力端子P1に直流の入力電圧VINを受け、それを降圧して、出力端子P2に接続された発光素子4に駆動電圧出力電圧VOUTを供給しつつ、発光素子4に流れる駆動電流出力電流IOUTを、目標輝度に応じた量に安定化する降圧型のスイッチングレギュレータであり、定電流回路として動作する。DC/DCコンバータ6は、制御回路100および出力回路102を含む。出力回路102は、スイッチングトランジスタM1、整流ダイオードD1、インダクタL1、出力キャパシタC1を含み、一般的な降圧DC/DCコンバータのトポロジーを有する。整流ダイオードD1に代えて、同期整流トランジスタを設けてもよい。この場合、同期整流トランジスタは、スイッチングトランジスタM1と相補的にスイッチングする。制御回路100は、DC/DCコンバータ6の出力電流IOUTが所定量となるように、スイッチングトランジスタM1のスイッチングのデューティ比をフィードバック制御する。制御回路100は、電流検出回路10、タイマー回路20、パルス生成回路30、ドライバ40を備える。電流検出回路10は、スイッチングトランジスタM1に流れる電流IM1を示す電流検出信号S1を、所定のしきい値STHと比較し、スイッチングトランジスタM1の電流IM1が所定のピーク電流IPEAKに達するとアサートされるオフ信号SOFFを生成する。本実施の形態において、各論理信号のアサートはハイレベルに、ネゲートはローレベルに割り当てられる。タイマー回路20は、オフ信号SOFFがアサートされてから、あるオフ時間TOFF経過後にアサートされるオン信号SONを生成する。パルス生成回路30は、オン信号SONがアサートされるたびに第1レベルたとえばハイレベルに遷移し、オフ信号SOFFがアサートされるたびに第2レベルたとえばローレベルに遷移するパルス信号S2を生成する。パルス生成回路30は、RSフリップフロップ32と、ロジック回路34を含む。RSフリップフロップ32のリセット端子Rには、オフ信号SOFFが入力され、そのセット端子Sにはオン信号SONが入力される。RSフリップフロップ32の出力Qは、オン信号SONがアサートされるとハイレベルに遷移し、オフ信号SOFFがアサートされるとローレベルに遷移する。RSフリップフロップ32の反転出力QNは、出力Qと相補的な論理レベルをとる。ロジック回路34は、RSフリップフロップ32の出力信号Qを受け、パルス信号S2を出力する。パルス信号S2は、RSフリップフロップ32の出力信号QがハイレベルのときにスイッチングトランジスタM1がオン、RSフリップフロップ32の出力信号QがローレベルのときにスイッチングトランジスタM1がオフするようなレベルを有する。ドライバ40は、パルス信号S2にもとづいてスイッチングトランジスタM1を駆動する。タイマー回路20は、第1キャパシタ22、電流源24、放電スイッチ26、第1コンパレータ28、演算回路50を含む。第1キャパシタ22の一方の電極は接地され、その電位は固定されている。第1キャパシタ22は、容量値CXを有する。演算回路50は、DC/DCコンバータ6の入力電圧VINおよび出力電圧VOUTに応じたしきい値電圧VC4を、式1にもとづいて生成する。VC4=VIN-VOUT×VOUT/VIN×m...1但し、mは定数である。電流源24は、DC/DCコンバータの出力電圧VOUTに応じた充電電流を生成し、当該充電電流ICHGにより第1キャパシタ22を充電する。たとえば電流源24は、出力電圧VOUTに実質的に比例する充電電流ICHG=VOUT/RXを生成してもよい。RXは定数である。充電開始から時間t経過後の第1キャパシタ22の電圧VOFFは、式2で与えられる。VOFF=ICHG/CX×t=VOUT/RX/CX×t...2放電スイッチ26は、第1キャパシタ22と並列に設けられ、RSフリップフロップ32の状態に応じて制御される。具体的には、オフ信号SOFFがアサートされた後、放電スイッチ26はオフ状態となり、タイマー回路20がオフ時間TOFFを測定する。それ以外の期間は、放電スイッチ26はオン状態となり、第1キャパシタ22の電圧VOFFが接地電圧に初期化される。第1コンパレータ28は、第1キャパシタ22の電圧VOFFとしきい値電圧VC4と比較する。そして第1キャパシタ22の電圧VOFFがしきい値電圧VC4を超えるとアサートされるオン信号SONを生成する。以上が照明機器2の全体の構成である。続いて、制御回路100の具体的な構成例を説明する。図2a~cは、図1のタイマー回路20の演算回路50の構成例を示す回路図である。図2aに示すように、演算回路50は、除算回路52、乗算回路54、平滑回路56を備える。除算回路52は、DC/DCコンバータ6の入力電圧VINと出力電圧VOUTの差分に応じた電圧VIN-VOUT/kkは実数を、入力電圧VINに応じた電圧VIN/kで除算する。定数kは、回路の動作電圧と整合をとるために適切が選択され、図2a~cにはk=6の場合が示される。ある電圧を1/k倍する際には、抵抗分圧回路を用いてもよいし、その他の回路を用いてもよく、特に限定されない。除算回路52は、第1入力端子Pi1、第2入力端子Pi2、第1リセット端子Pr1、第2キャパシタC2、第1トランジスタM11、第2トランジスタM12、第2抵抗R2、第2コンパレータCMP2、第1リセットトランジスタMr1を有する。第1入力端子Pi1には、入力電圧VINと出力電圧VOUTの差分に応じた電圧VIN-VOUT/kが入力される。差分に応じた電圧は、図2bに示す演算増幅器を用いたアナログ減算器によって生成することができる。第2入力端子Pi2には、入力電圧VINに応じた電圧VIN/kが入力される。第2キャパシタC2の第1電極は接地される。第1トランジスタM11および第2トランジスタM12は、第2入力端子Pi2と接地端子の間に順に直列に設けられる。第1トランジスタM11はPチャンネルMOSFETMetalOxideSemiconductorFieldEffectTransistorであり、第2トランジスタM12はNチャンネルMOSFETであり、それらのゲートは共通に接続されている。第2抵抗R2は、第1トランジスタM11と第2トランジスタM12の接続点N1と、第2キャパシタC2の第2電極の間に設けられる。第2コンパレータCMP2はヒステリシスコンパレータであり、その反転入力端子-は第1入力端子Pi1と接続され、その非反転入力端子は第2キャパシタC2の第2電極と接続される。第2コンパレータCMP2は、電圧VIN-VOUT/kを、第2キャパシタC2の電圧VC2と比較する。第2コンパレータCMP2の出力端子は、第1トランジスタM11のゲートおよび第2トランジスタM12のゲートと接続される。第2コンパレータCMP2の出力V2がローレベルの期間に、第1トランジスタM11がオンとなり、第2キャパシタC2が充電される。第2コンパレータCMP2の出力V2がハイレベルの期間、第2トランジスタM12がオンとなり、第2キャパシタC2が放電される。第1リセットトランジスタMr1は、第2キャパシタC2の第2電極と第1リセット端子Pr1の間に設けられる。第1リセット端子Pr1には、入力電圧VINと出力電圧の目標値VO_NOMの差分に応じた初期化電圧VIN-VO_NOM/kが入力される。この電圧は、図2cのアナログ減算器により生成される。第2コンパレータCMP2の出力V2は、ハイレベルとローレベルを交互に繰り返し、第2キャパシタC2は、第2コンパレータCMP2の出力V2に応じて充放電される。定常状態において、第2キャパシタC2に対する充電電荷と放電電荷は釣り合い、第2キャパシタC2の電圧VC2はある平均電圧VC2AVGを中心として振動する。第2コンパレータCMP2の出力の周期をT、出力がローレベルの期間をT0とすると、式3が成り立つ。VIN/k-VC2AVGT0/R2=VC2AVGT-T0/R2...3式3をVC2AVGについて解くと、式4を得る。VC2AVG=VIN/kT0/T...4第2キャパシタC2の電圧VC2の平均電圧VC2AVGは、第2コンパレータCMP2の他方の入力電圧VIN-VOUT/kと等しいと近似できる。そうすると、式5を得る。VC2AVG=VIN/kT0/T=VIN-VOUT/kT0/T=VIN-VOUT/VIN...5つまり、第2コンパレータの出力信号のデューティ比は、VIN-VOUT/VINに応じた値となる。そこで除算回路52は、第2コンパレータCMP2の出力電圧V2を出力する。図2aの除算回路52の基本構成は、特開昭59-22168号公報に記載される除算回路と同様である。ところが特開59-22168号公報に記載の回路は、そのままではスイッチングレギュレータのような高速応答性が必要とされる用途には利用することは難しい。なぜなら、回路がシャットダウンあるいは一時的に停止した状態において、第2キャパシタC2の電荷が完全に放電されると、第2キャパシタC2の電圧が上昇するまでに遅延が生ずるからである。この問題を解決するために、図2aの除算回路52は、第1リセットトランジスタMr1を備える。第1リセットトランジスタMr1のゲートにはリセット信号S3が入力される。DC/DCコンバータ6の動作時には、リセット信号S3はネゲートされており、第1リセットトランジスタMr1はオフしている。第1リセットトランジスタMr1は、リセット信号S3がアサートされるとオンする。DC/DCコンバータ6の動作開始、あるいは動作再開時にリセット信号S3をアサートすることにより、第2キャパシタC2の電圧VC2が、初期化電圧VIN-VO_NOM/kで初期化される。第1リセットトランジスタMr1をオンことにより、第2キャパシタC2の電圧VC2を速やかに定常レベルに近づけることができ、DC/DCコンバータ6の応答速度を改善できる。乗算回路54は、除算回路52の出力電圧V2に、出力電圧VOUTに応じた電圧VOUT×mを乗算する。乗算回路54は、第3入力端子Pi3、第4入力端子Pi4、第3トランジスタM13、第4トランジスタM14、第3抵抗R3、第3キャパシタC3、第2リセットトランジスタMr2を備える。第3入力端子Pi3には、除算回路52の出力電圧V2が入力される。第4入力端子Pi4には、出力電圧VOUTに応じた電圧VOUT×mが入力される。第3トランジスタM13および第4トランジスタM14は、第4入力端子Pi4と接地端子の間に順に直列に設けられる。第3トランジスタM13および第4トランジスタM14それぞれのゲートは、第3入力端子Pi3と接続され、除算回路52の出力電圧V2が印加される。第3キャパシタC3の第1電極は接地される。第3抵抗R3は、第3トランジスタM13と第4トランジスタM14の接続点N2と、第3キャパシタC3の第2電極の間に設けられる。上述のように除算回路52から出力される第2コンパレータCMP2の出力電圧V2は、ハイレベルとローレベルを交互に繰り返す。電圧V2がローレベルのとき、第3トランジスタM13はオンとなり、第3キャパシタC3が充電され、電圧V2がハイレベルのとき、第4トランジスタM14はオンとなり、第3キャパシタC3が放電される。定常状態において、第3キャパシタC3に対する充電電荷と放電電荷は釣り合い、第3キャパシタC3の電圧VC3はある平均電圧VC3AVGを中心として振動する。ここでも、第2コンパレータCMP2の出力V2の周期をT、出力がローレベルの期間をT0とすると、式6が成り立つ。mVOUT-VC3AVGT0/R3=VC3AVGT-T0/R3...6式6をVC3AVGについて解くと、式7を得る。VC3AVG=mVOUTT0/T...7式7に式5を代入すると、式8を得る。VC3AVG=VIN-VOUT/VIN×m×VOUT...8乗算回路54は、第3キャパシタC3の第2電極の電圧VC3を出力する。第2リセット端子Pr2には、初期化電圧ΔVOFF_NOMが印加される。第2リセットトランジスタMr2は、第3キャパシタC3の電圧VC3を初期化するために、第2リセット端子Pr2と第3キャパシタC3の間に設けられる。リセット信号S3がアサートされると、第3キャパシタC3の電圧VC3が初期化される。式8で与えられる第3キャパシタC3の電圧VC3には、リップルが重畳している。平滑回路56は、電圧VC3のリップルを除去するために設けられる。平滑回路56は、乗算回路54の出力電圧VC3を平滑化する。平滑回路56は、第4抵抗R4および第4キャパシタC4を含むRCフィルタである。さらに平滑回路56は、第2リセット端子Pr2と第4キャパシタC4の間に設けられた第3リセットトランジスタMr3を備える。リセット信号S3がアサートされると、第4キャパシタC4の電圧VC4が初期化される。以上が演算回路50の構成である。この演算回路50によれば、式1のしきい値電圧VC4を生成することができる。続いて電流検出回路10の構成例を説明する。図3は、図1の電流検出回路10の構成例を示す回路図である。電流検出回路10は、検出抵抗Rs、抵抗R21~R24、トランジスタM21、M22、コンパレータCMP1、ピーク電流設定部12を有する。検出抵抗Rsの一端は、制御回路100の電流検出端子CSPと接続され、検出抵抗Rsの他端は、制御回路100の電流検出端子CSNと接続される。抵抗R21、R22およびトランジスタM21は、検出端子CSPと接地端子の間に順に直列に設けられる。抵抗R23、R24およびトランジスタM22は、検出端子CSNと接地端子の間に順に直列に設けられる。図3には、抵抗R21~R24の抵抗値の比が括弧内に示される。トランジスタM21およびM22のゲート同士は共通に接続され、それらのソース同士も共通に接続される。つまりトランジスタM21、M22はいわゆるカレントミラー回路を構成する。ピーク電流設定部12は、トランジスタM21、M22のゲートに、スイッチングトランジスタM1に流れる電流IM1の目標ピーク値に応じたバイアス電圧Vbを印加する。トランジスタM21、M22には、バイアス電圧Vbに応じた等しい電流Icが流れる。コンパレータCMP1は、抵抗R21、R22の接続点N3の電位VN3と、抵抗R23、R24の接続点N4の電位VN4を比較する。VN3=VIN-R21×IcVN4=VIN-IM1×Rs-R23×IcコンパレータCMP1の出力は、VN3>VN4のとき、すなわち、IM1>R21-R23/RsIcのときにハイレベルとなり、VN3<VN4のとき、すなわち、IM1<R21-R23/RsIcのときローレベルとなる。つまり、コンパレータCMP1は、スイッチングトランジスタM1に流れる電流IM1を所定のピークしきい値レベルIPEAK=R21-R23/RsIcと比較し、IM1>IPEAKのときアサートされるオフ信号SOFFを出力する。R21=2R、R23=Rを代入すると、IPEAK=R/RsIcを得る。図3では、R21R22と、R23R24は等しく設計されている。これにより、トランジスタM21のドレイン電位とトランジスタM22のドレイン電位を近づけ、2つのトランジスタM21、M22に流れる電流Icを等しくすることができる。なぜなら、検出抵抗Rsの抵抗値は小さいためCSP端子とCSN端子の電位は等しいとみなすことができ、さらに抵抗R21とR22の電圧降下と、抵抗R23とR24の電圧降下が等しくなるからである。図4a、bは、図1の電流源24の構成例を示す回路図である。図4aに示すように、最も簡易には、電流源24は、抵抗値Rを有する抵抗R31で構成することができる。VOUT>VOFFが成り立つとき、抵抗R31に流れる充電電流ICHGは、式9で近似できる。ICHG=VOUT/R31...9したがって抵抗R31の抵抗値をRXとすることにより、充電電流ICHG=VOUT/RXを生成できる。図4bの電流源24は、演算増幅器25、抵抗R32、トランジスタQ33~Q35を含む。トランジスタQ33と抵抗R32は直列にスタックされる。演算増幅器25の出力は、トランジスタQ33の制御端子ベースもしくはゲートと接続され、その一方の入力端子には出力電圧VOUTが入力され、他方の入力端子には抵抗R32の電圧降下が入力される。抵抗R32の電圧降下が出力電圧VOUTと等しくなるようにフィードバックがかかるため、トランジスタQ33および抵抗R32を含む経路には、ICHG=VOUT/R32が流れる。トランジスタQ34、Q35はカレントミラー回路を構成しており、電流ICHGを折り返し、第1キャパシタ22に供給する。抵抗R32の抵抗値をRとすることにより、電流ICHG=VOUT/Rを生成できる。以上がDC/DCコンバータ6の構成である。続いてその動作を説明する。図5は、DC/DCコンバータ6の動作を示す波形図である。上から順に、パルス信号S2、インダクタ電流IL1、スイッチングトランジスタM1に流れる電流IM1、オフ信号SOFF、第2キャパシタC2の電圧VOFF、オン信号SONが示される。各コンパレータやドライバの遅延は無視している。時刻t1にパルス信号S2がハイレベルとなり、スイッチングトランジスタM1がオンする。これによりインダクタ電流IL1が増加し始め、時刻t2にピーク電流IPEAKに達すると、オフ信号SOFFがアサートされ、パルス信号S2がローレベルとなり、スイッチングトランジスタM1がオフする。オフ信号SOFFがアサートされると、第1キャパシタ22が電流源24からの電流ICHGにより充電される。第1キャパシタ22の電圧VOFFが、演算回路50により生成されるしきい値電圧VC4に達すると、オン信号SONがアサートされる。これによりパルス信号S2が再びハイレベルとなり、スイッチングトランジスタM1がオンする。DC/DCコンバータ6はこの動作を繰り返すことにより、発光素子4に流れる出力電流IOUTを安定化する。定常状態においてインダクタ電流IL1は、出力電流IOUTを平均値として振動する。インダクタ電流IL1のリップル量をΔIPPとすると、オフ時間TOFF、オン時間TONおよびスイッチング周期TSそれぞれ、式10~12で与えられる。TOFF=ΔIPPL/VOUT...10TON=ΔIPPL/VIN-VOUT...11TS=TOFFTON=TOFF×{1TON/TOFF}=TOFF×{VIN/VIN-VOUT}...12図5から明らかなように、オフ時間TOFFは、第1キャパシタ22の電圧VOFFが、0Vからしきい値電圧VC4に達するまでの時間である。上述のように、第1キャパシタ22の電圧VOFFは、式2に従って時間tとともに増大する。また、しきい値電圧VC4は、式1で与えられる。VC4=VIN-VOUT×VOUT/VIN×m...1VOFF=ICHG/CX×t=VOUT/RX/CX×t...2したがって、オフ時間TOFFは、式13で与えられる。TOFF=VC4/VOUT/R/CX=VIN-VOUT/VIN×m×RX×CX...13式13を式12に代入すると、式14を得る。TS=VIN-VOUT/VIN×m×RX×CX×VIN/VIN-VOUT=m×RX×CX...14式14から明らかなように、周期TSは、入力電圧VIN、出力電圧VOUTに依存せず、一定値をとる。このように、実施の形態に係るDC/DCコンバータ6によれば、入力電圧VIN、出力電圧VOUTによらずに、スイッチング周期TSを一定に保つことができる。スイッチング周期TSを一定に保つことにより、EMI対策が容易となり、照明機器2の設計の負担が大幅に軽減される。またDC/DCコンバータ6を別の回路ブロックと同期して動作させることができる。DC/DCコンバータ6のスイッチング周期TSを、定数m、RX、CXに応じて調節することができる。これにより、EMI対策をより簡易に行うことができる。図2aの演算回路50において、乗算回路54の出力電圧VC3は、あるリップルで振動する。したがって、しきい値電圧VC4は電圧VC3に応じたリップルを有することになる。式13から明らかなように、しきい値電圧VC4が振動すると、それに応じてオフ時間TOFFがジッタ成分を持ち、ひいてはスイッチング周期TSもジッタ成分を持つことになる。これにより、DC/DCコンバータ6のスイッチングのスペクトラムが拡散され、スペクトルのピークを抑制することができ、EMI対策に有効となる。さらに乗算回路54の後段に平滑回路56を設けることにより、しきい値電圧VC4のリップル量を調節できる。すなわち平滑回路56によって、電圧VC3のリップル成分を完全に除去すれば、しきい値電圧VC4のリップル成分はゼロとなり、反対に平滑回路56により、電圧VC3のリップル成分を通過させれば、しきい値電圧VC4のリップル成分は大きくなる。したがって、平滑回路56のカットオフ周波数に応じて、しきい値電圧VC4のリップル成分を制御でき、ひいては、DC/DCコンバータ6のスペクトルを制御することが可能となる。以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセス、それらの組み合わせには、さまざまな変形例が存在しうる。以下、こうした変形例について説明する。実施の形態では、DC/DCコンバータ6のアプリケーションとして照明機器2を説明したが、用途は特に限定されず、発光素子を搭載する電子機器などにも利用できる。またDC/DCコンバータ6の負荷は発光素子4には限定されず、その他の定電流駆動すべき任意の負荷に適用できる。また、本実施の形態において、ハイレベル、ローレベルの論理信号の設定は一例であって、インバータなどによって適宜反転させることにより自由に変更することが可能である。実施の形態にもとづき、具体的な用語を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。