半導体チップとベース材との積層構造を有する半導体装置であって、前記半導体チップにおける第1の表面上に第1の電極が形成されており、前記ベース材における第2の表面上に第2の電極が形成されており、前記半導体チップにおける前記第1の表面と前記ベース材における前記第2の表面とが対向すると共に前記第1の電極と前記第2の電極とが突起電極を介して電気的に接続されており、前記半導体チップにおける前記第1の表面と前記ベース材における前記第2の表面との間にアンダーフィルが充填されており、前記半導体チップにおける前記第1の表面と前記ベース材における前記第2の表面とに挟まれた領域のうち、前記第1の電極、前記第2の電極及び前記突起電極の配置領域以外の他の領域に位置する部分の前記アンダーフィルに分断領域が設けられていることを特徴とする半導体装置。請求項1に記載の半導体装置において、前記アンダーフィルの前記分断領域は、前記他の領域の形状における長手方向に対して実質的に垂直な方向に延びていることを特徴とする半導体装置。請求項1又は2に記載の半導体装置において、前記半導体チップ内にはトランジスタが形成されており、前記アンダーフィルの前記分断領域は、前記トランジスタのゲート長方向に対して実質的に垂直な方向又は平行な方向に延びていることを特徴とする記載の半導体装置。請求項1~3のいずれか1項に記載の半導体装置において、前記アンダーフィルの前記分断領域では、少なくとも前記半導体チップの前記第1の表面から前記アンダーフィルが離間していることを特徴とする記載の半導体装置。請求項4に記載の半導体装置において、前記アンダーフィルの前記分断領域では、前記ベース材の前記第2の表面から前記アンダーフィルが離間していることを特徴とする記載の半導体装置。請求項1~5のいずれか1項に記載の半導体装置において、前記半導体チップにおける前記他の領域内の前記第1の表面上に第1のダミー電極が形成されていると共に前記第1のダミー電極上にダミー突起電極が形成されており、前記第1のダミー電極及び前記ダミー突起電極によって前記アンダーフィルの前記分断領域が設けられていることを特徴とする記載の半導体装置。請求項6に記載の半導体装置において、前記ベース材における前記他の領域内の前記第2の表面上に、前記ダミー突起電極と接続する第2のダミー電極が形成されていることを特徴とする記載の半導体装置。請求項1~5のいずれか1項に記載の半導体装置において、前記半導体チップにおける前記他の領域内の前記第1の表面に第1の溝が形成されており、前記第1の溝に前記アンダーフィルが充填されないことによって前記アンダーフィルの前記分断領域が設けられていることを特徴とする記載の半導体装置。請求項8に記載の半導体装置において、前記ベース材における前記他の領域内の前記第2の表面に第2の溝が形成されていることを特徴とする記載の半導体装置。請求項1~5のいずれか1項に記載の半導体装置において、前記半導体チップにおける前記他の領域内の前記第1の表面上に第1の導電体が形成されており、前記第1の導電体によって前記アンダーフィルの前記分断領域が設けられていることを特徴とする記載の半導体装置。請求項10に記載の半導体装置において、前記第1の導電体は、前記第1の電極と電気的に接続する配線であることを特徴とする記載の半導体装置。請求項10又は11に記載の半導体装置において、前記第1の導電体は、絶縁膜によって被覆されていることを特徴とする記載の半導体装置。請求項10~12のいずれか1項に記載の半導体装置において、前記ベース材における前記他の領域内の前記第2の表面に第2の導電体が形成されていることを特徴とする記載の半導体装置。請求項1~5のいずれか1項に記載の半導体装置において、前記半導体チップにおける前記他の領域内の前記第1の表面上に第1の弾性体が形成されており、前記第1の弾性体によって前記アンダーフィルの前記分断領域が設けられていることを特徴とする記載の半導体装置。請求項14に記載の半導体装置において、前記ベース材における前記他の領域内の前記第2の表面に第2の弾性体が形成されていることを特徴とする記載の半導体装置。請求項1~15のいずれか1項に記載の半導体装置において、前記ベース材は、他の半導体チップであることを特徴とする半導体装置前記ベース材は、有機材料又は無機材料からなる基板であることを特徴とする半導体装置。半導体チップとベース材との積層構造を有する半導体装置であって、前記半導体チップにおける第1の表面上に第1の電極が形成されており、前記ベース材における第2の表面上に第2の電極が形成されており、前記半導体チップにおける前記第1の表面と前記ベース材における前記第2の表面とが対向すると共に前記第1の電極と前記第2の電極とが突起電極を介して接続されており、前記半導体チップにおける前記第1の表面と前記ベース材における前記第2の表面との間にアンダーフィルが充填されており、前記半導体チップの中央部上に複数の前記第1の電極が実質的に2次元状に配置されており、前記第1の電極の第1の方向における配列数は、前記第1の電極の第2の方向における配列数よりも多く、前記第1の電極の配置領域における前記第2の方向の両側に位置する部分の前記アンダーフィルに、前記第2の方向に沿って延びる分断領域が設けられていることを特徴とする半導体装置。ところで、半導体装置の小型化が進むに従い、半導体論理回路チップに含まれるトランジスタが微細化されている。また、微細化されるに従い、トランジスタの電気的特性は、半導体チップのパッケージング時に発生する熱応力による影響を受けやすくなる。例えば、半導体チップをCoC接続した後にチップ間に封止用のアンダーフィルを注入して熱硬化させる場合、アンダーフィルと半導体チップとの間の熱膨張係数の差によって半導体チップの回路形成面に生じる圧縮応力により、例えばトランジスタのソースドレイン電流が大きく変動する。また、半導体論理回路チップとメモリチップとを接続するための電極の配置は、求められるシステム構成によって様々な形態を取る。具体的には、例えば論理回路チップとメモリチップとが対向する領域のうちの一部の領域に電極配置が集中し、他の領域には電極が存在しない場合も考えられる。そのように配置された電極を有する半導体チップをCoC接続し、チップ間に封止用アンダーフィルを注入した場合、前述の電極が存在しない領域にはアンダーフィルのみが存在することになり、当該領域でのアンダーフィルの収縮に起因して半導体チップの回路形成面の圧縮応力は増大する。その結果、半導体チップの電気的特性、例えばトランジスタのソースドレイン電流等が大きく変動して、システム全体の回路動作に悪影響を及ぼす危険性がある。前記に鑑み、本発明は、例えば半導体チップにおける電極配置が一部の領域に集中するような場合にも、アンダーフィルの収縮が半導体チップの電気特性に及ぼす影響を低減できる半導体装置を提供することを目的とする。前記の目的を達成するために、本発明に係る半導体装置は、半導体チップとベース材との積層構造を有する半導体装置であって、前記半導体チップにおける第1の表面上に第1の電極が形成されており、前記ベース材における第2の表面上に第2の電極が形成されており、前記半導体チップにおける前記第1の表面と前記ベース材における前記第2の表面とが対向すると共に前記第1の電極と前記第2の電極とが突起電極を介して電気的に接続されており、前記半導体チップにおける前記第1の表面と前記ベース材における前記第2の表面との間にアンダーフィルが充填されており、前記半導体チップにおける前記第1の表面と前記ベース材における前記第2の表面とに挟まれた領域のうち、前記第1の電極、前記第2の電極及び前記突起電極の配置領域以外の他の領域に位置する部分の前記アンダーフィルに分断領域が設けられている。本発明に係る半導体装置によると、半導体チップとベース材との間に充填されたアンダーフィルのうち電極配置領域以外の他の領域に位置する部分に分断領域を設けている。このため、アンダーフィルが熱硬化する際に半導体チップ表面に生じる圧縮応力を軽減することができる。従って、例えば半導体チップにおける電極配置が一部の領域に集中するような場合にも、アンダーフィルの収縮が半導体チップの電気特性、例えばトランジスタのソースドレイン電流等に及ぼす影響を低減することができるので、安定した回路動作を保証することができる。本発明に係る半導体装置において、前記アンダーフィルの前記分断領域は、前記他の領域の形状における長手方向に対して実質的に垂直な方向に延びていてもよい。このようにすると、アンダーフィルの収縮に起因して半導体チップ表面に生じる圧縮応力を確実に軽減することができる。本発明に係る半導体装置において、前記半導体チップ内にはトランジスタが形成されており、前記アンダーフィルの前記分断領域は、前記トランジスタのゲート長方向に対して実質的に垂直な方向又は平行な方向に延びていてもよい。このようにすると、アンダーフィルの収縮がトランジスタのソースドレイン電流等に及ぼす影響を確実に低減することができる。本発明に係る半導体装置において、前記アンダーフィルの前記分断領域では、少なくとも前記半導体チップの前記第1の表面から前記アンダーフィルが離間していてもよい。この場合、前記アンダーフィルの前記分断領域では、前記ベース材の前記第2の表面から前記アンダーフィルが離間していてもよい。本発明に係る半導体装置において、前記半導体チップにおける前記他の領域内の前記第1の表面上に第1のダミー電極が形成されていると共に前記第1のダミー電極上にダミー突起電極が形成されており、前記第1のダミー電極及び前記ダミー突起電極によって前記アンダーフィルの前記分断領域が設けられていてもよい。この場合、前記ベース材における前記他の領域内の前記第2の表面上に、前記ダミー突起電極と接続する第2のダミー電極が形成されていてもよい。尚、本願において、ダミー電極ダミー突起電極とは、半導体チップ内の電気回路に影響を及ぼさない電極突起電極を意味する。本発明に係る半導体装置において、前記半導体チップにおける前記他の領域内の前記第1の表面に第1の溝が形成されており、前記第1の溝に前記アンダーフィルが充填されないことによって前記アンダーフィルの前記分断領域が設けられていてもよい。この場合、前記ベース材における前記他の領域内の前記第2の表面に第2の溝が形成されていてもよい。本発明に係る半導体装置において、前記半導体チップにおける前記他の領域内の前記第1の表面上に第1の導電体が形成されており、前記第1の導電体によって前記アンダーフィルの前記分断領域が設けられていてもよい。この場合、前記第1の導電体は、前記第1の電極と電気的に接続する配線であってもよい。また、前記第1の導電体は、絶縁膜によって被覆されていてもよい。さらに、前記ベース材における前記他の領域内の前記第2の表面に第2の導電体が形成されていてもよい。本発明に係る半導体装置において、前記半導体チップにおける前記他の領域内の前記第1の表面上に第1の弾性体が形成されており、前記第1の弾性体によって前記アンダーフィルの前記分断領域が設けられていてもよい。この場合、前記ベース材における前記他の領域内の前記第2の表面に第2の弾性体が形成されていてもよい。本発明に係る半導体装置において、前記ベース材は、他の半導体チップであってもよいし、又は、有機材料又は無機材料からなる基板であってもよい。すなわち、本発明に係る半導体装置は、複数の半導体チップがCoC接続されたものに限らず、例えば、トランジスタが形成された半導体チップと、例えば有機材料又は無機材料からなる基板とが積層されたものであってもよい。本発明に係る他の半導体装置は、半導体チップとベース材との積層構造を有する半導体装置であって、前記半導体チップにおける第1の表面上に第1の電極が形成されており、前記ベース材における第2の表面上に第2の電極が形成されており、前記半導体チップにおける前記第1の表面と前記ベース材における前記第2の表面とが対向すると共に前記第1の電極と前記第2の電極とが突起電極を介して接続されており、前記半導体チップにおける前記第1の表面と前記ベース材における前記第2の表面との間にアンダーフィルが充填されており、前記半導体チップの中央部上に複数の前記第1の電極が実質的に2次元状に配置されており、前記第1の電極の第1の方向における配列数は、前記第1の電極の第2の方向における配列数よりも多く、前記第1の電極の配置領域における前記第2の方向の両側に位置する部分の前記アンダーフィルに、前記第2の方向に沿って延びる分断領域が設けられている。本発明に係る他の半導体装置によると、半導体チップとベース材との間に充填されたアンダーフィルのうち、第1の電極の配置領域における電極配列数の少ない方向の両側に位置する部分に、当該方向に沿って延びる分断領域を設けている。このため、アンダーフィルが熱硬化する際に半導体チップ表面に生じる圧縮応力を軽減することができる。従って、例えば半導体チップにおける電極配置が一部の領域に集中するような場合にも、アンダーフィルの収縮が半導体チップの電気特性、例えばトランジスタのソースドレイン電流等に及ぼす影響を低減することができる。本発明によれば、例えば半導体チップにおける電極配置が一部の領域に集中するような場合にも、アンダーフィルの収縮が半導体チップの電気特性に及ぼす影響を低減できる半導体装置を提供することができる。第1の実施形態以下、本発明の第1の実施形態に係る半導体装置について、図面を参照しながら説明する。図1a~cは、本実施形態に係る半導体装置の構成を示しており、図1aは斜視図であり、図1bは平面図であり、図1cは図1bにおけるD-D’線の断面図である。図1a~cに示すように、本実施形態の半導体装置1は、例えばシリコンを基材とし且つ内部にトランジスタ22が形成された半導体チップ2と、例えば半導体チップ2と同じシリコンを基材とする半導体チップ3との積層構造を有している。半導体チップ2の表面上には、例えば銅、アルミニウム又はニッケルなどの金属からなる電極21が形成されていると共に、半導体チップ3の表面上には、例えば電極21と同じく銅、アルミニウム又はニッケルなどの金属からなる電極31が形成されている。ここで、半導体チップ2における電極21が形成された表面と、半導体チップ3における電極31が形成された表面とが対向していると共に、電極21と電極31とが、例えばはんだや金などの金属からなる突起電極4を介して電気的に接続されている。また、半導体チップ2における電極21が形成された表面と、半導体チップ3における電極31が形成された表面との間には、例えばエポキシ樹脂などからなるアンダーフィル5が充填されており、これにより、半導体チップ2及び3が封止されている。半導体チップ2内のトランジスタ22は、電極21が形成されている面側のほぼ全領域に亘って等間隔に複数形成されている。個々のトランジスタ22は、ソース領域221、ドレイン領域222及びゲート電極223を有している。本実施形態においては、ソース領域221とドレイン領域222とが並ぶ方向つまりゲート長方向が、図1bのX軸方向に平行になるように各トランジスタ22が配置されている。半導体チップ2における電極21が形成された表面と、半導体チップ3における電極31が形成された表面とに挟まれた領域つまり半導体チップ2と半導体チップ3とが対向する領域のうち、電極21及び31が存在する領域つまり電極21及び31が突起電極4によって接続されている領域の配置については、種々の配置が可能である。本実施形態では、図1bに示すように、半導体チップ2と半導体チップ3とが対向する領域の中央部に各電極が実質的に2次元状マトリクス状に配置されている。また、各電極のX軸方向の配列数の方が、各電極のY軸方向の配列数よりも多くなっている。すなわち、図1bに示すように、各電極は、X軸方向に延びる領域以下、電極配置領域と称するBに設けられている。具体的には、各電極のX軸方向の配置数は例えば約100ピン程度であり、各電極のY軸方向の配置数は例えば約10ピン程度であり、隣接する電極同士の間隔は例えば約50μm程度である。尚、表示を簡便にするために、図1a及びbでは各電極の配列数を実際よりも少なくして示している。本実施形態の特徴は、半導体チップ2における電極21が形成されている表面上に、例えばポリイミドなどからなる弾性体6が形成されていることである。具体的には、X軸方向に延びる電極配置領域BにおけるY軸方向の両側に、Y軸方向に沿って延びるように弾性体6が形成されている。これにより、半導体チップ2と半導体チップ3とを突起電極4によって接続した後にチップ間に注入されるアンダーフィル5は、電極配置領域Bに加えて弾性体6によっても分断される。その結果、図1bに示すように、アンダーフィル5の充填領域は、電極の存在しない領域A1、A2、A3、A4に分けられる。すなわち、本実施形態によると、半導体チップ2及び3の間に充填されたアンダーフィル5のうち電極配置領域B以外の他の領域に位置する部分に分断領域を設けている。このため、アンダーフィル5が熱硬化する際に半導体チップ2表面に生じる圧縮応力を軽減することができる。従って、アンダーフィル5の収縮が半導体チップ2の電気特性、例えばトランジスタ22のソースドレイン電流等に及ぼす影響を低減することができる。また、弾性体6を用いてアンダーフィル5に分断領域を設けることにより、弾性のない構造体を用いた場合と比べて、半導体チップ2の線膨張係数とアンダーフィル5の線膨張係数との差に起因して生じる応力を緩和しやすくなるので、チップクラックや半導体装置全体の反りなどが生じる事態をより確実に回避することができる。但し、弾性体6に代えて、弾性のない構造体を用いた場合にも、当該構造体の線膨張係数がアンダーフィル5よりも低ければ、同様の効果を得ることができる。以下、本実施形態の半導体装置1において、半導体チップ2のトランジスタ特性であるソースドレイン電流の変動量ΔIを低減できる理由について、図2a~cに示す比較例に係る半導体装置100、具体的には、半導体チップ2と半導体チップ3との間に弾性体6が形成されていない半導体装置100と対比して説明する。図2a~cは、比較例に係る半導体装置の構成を示しており、図2aは斜視図であり、図2bは平面図であり、図2cは、図2bにおけるD-D’線の断面図である。尚、図2a~cに示す比較例に係る半導体装置100において、図1a~cに示す本実施形態の半導体装置1と同じ構成要素には同じ符号を付すことにより、重複する説明を省略する。図2a~cに示すように、比較例に係る半導体装置100においては、半導体チップ2と半導体チップ3とを突起電極4を介して接続した後、半導体チップ2と半導体チップ3とが対向する領域にアンダーフィル5を充填して熱硬化させる。ここで、アンダーフィル5の充填領域は電極配置領域Bによって、電極が存在せずアンダーフィル5が100充填されて硬化した領域A1及びA2に分けられる。このため、アンダーフィル5が熱硬化した後に常温まで冷却された際に、半導体チップ2の線膨張係数とアンダーフィル5の線膨張係数との差に起因して、半導体チップ2におけるトランジスタ22の形成領域には、図2bのX軸方向及びY軸方向のそれぞれに沿って圧縮応力が働く。その結果、当該圧縮応力によって、トランジスタ特性つまりソースドレイン電流量ΔIが大きく変動することになる。ここで、前述の圧縮応力は、半導体チップ2とアンダーフィル5とが接触している領域である領域A1及びA2の面積、言い換えると、領域A1及びA2におけるX軸方向及びY軸方向の長さに比例して大きくなる。図2bに示すように、半導体チップ2と半導体チップ3とが対向する領域の中央部に、X軸方向に沿って延びるように電極配置領域Bが設けられており、これにより、アンダーフィル5の充填領域が分断されているので、領域A1及びA2におけるY軸方向の長さは小さくなり、Y軸方向に沿って働く圧縮応力も小さくなる。しかし、領域A1及びA2におけるX軸方向の長さは、半導体チップ2と半導体チップ3とが対向する領域における一端から他端までの長さとなり、当該長さの全体にわたってアンダーフィル5が半導体チップ2と接触しているため、X軸方向に沿って働く圧縮応力は大きくなるので、ソースドレイン電流の変動量ΔIも大きな値を示すことになる。尚、圧縮応力に対してソースドレイン電流値が変動する感度は、X軸方向とY軸方向とでは異なることが知られている。比較例に係る半導体装置100においては、トランジスタ22のゲート長方向の変動感度の方が、ゲート幅方向の変動感度よりも大きいため、ゲート長方向である図2bのX軸方向の圧縮応力に対して、ソースドレイン電流値が大きく変動することになる。その結果、前述の領域A1及びA2におけるX軸方向の圧縮応力の増加と、ゲート長方向であるX軸方向の変動感度の増加との組合せによって、比較例に係る半導体装置100の領域A1及びA2においては、ソースドレイン電流の変動量ΔIは非常に大きな値を示す。それに対して、本実施形態の半導体装置1においては、図1bに示すように、半導体チップ2及び3の対向領域のうちアンダーフィル5のみが充填されている領域は、弾性体6によって領域A1、A2、A3、A4に分断されている。ここで、個々の領域A1、A2、A3、A4は、前述の比較例に係る半導体装置100の領域A1、A2図2b参照と比較して、特にX軸方向の長さが2分の1程度まで小さくなっている。すなわち、比較例に係る半導体装置100の領域A1、A2における長手方向に対して実質的に垂直な方向に延びるように弾性体6を配置することによって、本実施形態の半導体装置1の領域A1、A2、A3、A4となる。従って、本実施形態の半導体装置1において半導体チップ2とアンダーフィル5との線膨張係数差によって生じる圧縮応力は、比較例に係る半導体装置100と比べて半減するので、当該応力の低下に応じてトランジスタ22のソースドレイン電流の変動量ΔIも小さくなる。また、本実施形態の半導体装置1においては、弾性体6によるアンダーフィル5の分断方向は、トランジスタ22のゲート長方向つまりソース領域221とドレイン領域222とが並ぶ方向に対して垂直である。このため、圧縮応力に対するソースドレイン電流の変動感度の高い方向においてアンダーフィル5と半導体チップ2との接触領域を縮小できるので、ソースドレイン電流の変動量ΔIを低減する効果が顕著に発揮される。尚、本実施形態においては、半導体チップ2上の電極21、半導体チップ3上の電極31、及び電極21と電極31とを接続する突起電極4が、半導体チップ2及び3の対向領域のうち実質的に中央部に形成されており、且つ図1bのX軸方向の配置数がY軸方向の配置数よりも多くなるように各電極が横長のマトリクス状に配置されている場合を対象とした。しかし、半導体チップ2及び3における電極配置としては、様々な配置が可能であり、例えば図3に示すように、半導体チップ2の各辺に沿って電極配置領域Bを設けてもよいし、又は、例えば図4に示すように、半導体チップ2におけるコーナーの1つの近傍に電極配置領域Bを設けてもよい。尚、図3及び図4は、本実施形態の変形例に係る半導体装置の構成を示す平面図であり、図3及び図4において、図1a~cに示す本実施形態の半導体装置1と同じ構成要素には同じ符号を付すことにより、重複する説明を省略する。ここで、本実施形態の特徴である弾性体6の形成位置は、電極配置領域Bの状態に対応して決められるものであり、例えば図3のような電極配置領域Bであれば、例えば半導体チップ2及び3の対向領域の中央に交点を持つ十字形状に弾性体6を形成して、アンダーフィル5のみが充填される領域を領域A1、A2、A3、A4に分断してもよい。或いは、例えば図4のような電極配置領域Bであれば、電極配置領域B以外の他の領域にト字形状に弾性体6を形成して、アンダーフィル5のみが充填される領域を領域A1、A2、A3に分断してもよい。また、図3又は図4に示すように、弾性体6によるアンダーフィル5の分断領域は、トランジスタ22のゲート長方向つまりソース領域221とドレイン領域222とが並ぶ方向に対して垂直な方向及び平行な方向にそれぞれ延びていてもよい。すなわち、圧縮応力に対するソースドレイン電流の変動感度の方向性が問題にならない場合には、弾性体6によるアンダーフィル5の分断方向は、トランジスタ22のゲート長方向に対して平行であってもよい。また、本実施形態においては、図1bに示すように、半導体チップ2上に形成されるトランジスタ22の配置方向を、ゲート長方向つまりソース領域221とドレイン領域222とが並ぶ方向がX軸と平行になるように設定した。しかし、トランジスタ22の配置方向としては様々な方向が可能であり、例えば図5に示すように、ゲート長方向つまりソース領域221とドレイン領域222とが並ぶ方向がY軸と平行であってもよい。この場合、図5に示すように、半導体チップ2及び3の対向領域の中央部の電極配置領域Bを挟むように、X軸と平行に延びる弾性体6を2本配置することによって、アンダーフィル5のみが充填される領域を領域A1、A2、A3、A4に分断してもよい。尚、図5は、本実施形態の変形例に係る半導体装置の構成を示す平面図であり、図5において、図1a~cに示す本実施形態の半導体装置1と同じ構成要素には同じ符号を付すことにより、重複する説明を省略する。また、本実施形態においては、アンダーフィル5の充填領域を分断する部材として、半導体チップ2上に形成した弾性体6を用いたが、アンダーフィル5のみが充填される領域を分断する方法はこれに限定されるものではない。図6a~cは、本実施形態の変形例に係る半導体装置の構成を示しており、図6aは平面図であり、図6bは図6aにおけるD-D’線の断面図であり、図6cは、図6aの領域Eを拡大した斜視図である。尚、図6a~cにおいて、図1a~cに示す本実施形態の半導体装置1と同じ構成要素には同じ符号を付すことにより、重複する説明を省略する。また、図6a~cにおいては、表示を簡便にするため、半導体チップ2上のトランジスタ22については図示していない。さらに、図6cにおいては、表示を簡便にするため、半導体チップ2の外形線をL2、半導体チップ2上における半導体チップ3の搭載領域の仮想線をL3で示し、半導体チップ3及びアンダーフィル5については図示していない。図6a~cに示すように、X軸方向に延びる電極配置領域BにおけるY軸方向の両側にY軸方向に沿って、半導体チップ2の表面上には複数のダミー電極211が、半導体チップ3の表面上には複数のダミー電極311が形成されている。ここで、ダミー電極211及び311は、半導体装置1全体の回路動作には影響を及ぼさない。また、ダミー電極211とダミー電極311とはダミー突起電極41を介して接続されている。図6a~cに示す変形例によれば、ダミー電極211、ダミー電極311及びダミー突起電極41によって、アンダーフィル5の充填領域が領域A1、A2、A3、A4に分けられるので、第1の実施形態と同様の効果を得ることができる。また、本変形例では、ダミー電極211、ダミー電極311及びダミー突起電極41のそれぞれを電極21、電極31及び突起電極41のそれぞれと同時に形成することができるため、第1の実施形態と比較して、弾性体6を形成するプロセスが不要となるので、より低コストで半導体装置を製造することができる。図7a~cは、本実施形態の変形例に係る半導体装置の構成を示しており、図7aは平面図であり、図7bは図7aにおけるD-D’線の断面図であり、図7cは、図7aの領域Eを拡大した斜視図である。尚、図7a~cにおいて、図1a~cに示す本実施形態の半導体装置1と同じ構成要素には同じ符号を付すことにより、重複する説明を省略する。また、図7a~cにおいては、表示を簡便にするため、半導体チップ2上のトランジスタ22については図示していない。さらに、図7cにおいては、表示を簡便にするため、半導体チップ2の外形線をL2、半導体チップ2上における半導体チップ3の搭載領域の仮想線をL3で示し、半導体チップ3及びアンダーフィル5については図示していない。図7a~cに示すように、X軸方向に延びる電極配置領域BにおけるY軸方向の両側にY軸方向に沿って、半導体チップ2の表面部に溝23が形成されている。ここで、半導体チップ2及び3の対向領域に注入されたアンダーフィル5は溝23に部分的に入り込んで硬化している。このようにすると、溝23の形成領域においてアンダーフィル5が半導体チップ3に達するまで充填されなくなる結果、アンダーフィル5のみが充填される領域を領域A1、A2、A3、A4に分割できるので、第1の実施形態と同様の効果を得ることができる。また、本変形例では、第1の実施形態のように新たに弾性体6を配置する必要がないので、より低コストで半導体装置を製造することができる。図8a~cは、本実施形態の変形例に係る半導体装置の構成を示しており、図8aは平面図であり、図8bは図8aにおけるD-D’線の断面図であり、図8cは、図8aの領域Eを拡大した斜視図である。尚、図8a~cにおいて、図1a~cに示す本実施形態の半導体装置1と同じ構成要素には同じ符号を付すことにより、重複する説明を省略する。また、図8a~cにおいては、表示を簡便にするため、半導体チップ2上のトランジスタ22については図示していない。さらに、図8cにおいては、表示を簡便にするため、半導体チップ2上における半導体チップ3の搭載領域の仮想線をL3で示し、半導体チップ3及びアンダーフィル5については図示していない。図8a~cに示すように、X軸方向に延びる電極配置領域BにおけるY軸方向の両側にY軸方向に沿って、半導体チップ2の表面上に導電体241が形成されている。これによって、アンダーフィル5の充填領域が領域A1、A2、A3、A4に分けられるので、第1の実施形態と同様の効果を得ることができる。また、本変形例では、導電体241を被覆するように保護絶縁膜25が形成されている。これにより、アンダーフィル5の分断領域の体積を増加させることができる。さらに、本変形例では、半導体チップ2と半導体チップ3とが対向する領域の外側に導電体241が引き出されており、当該導電体241によって、半導体チップ2上おける半導体チップ3とオーバーラップしない部分に設けた引き出し電極242と、半導体チップ2の中央部に配置された電極21とが電気的に接続されている。すなわち、本変形例の導電体241は、半導体装置1の回路の電気抵抗を低減する配線として用いられている。尚、本実施形態又は各変形例において、アンダーフィル5の充填領域を分割することを目的として、図1a~c、図3~図5に示す弾性体6、図7a~cに示す溝部23、又は図8a~cに示す導電体241及び保護絶縁膜25を半導体チップ2の表面上に形成した。すなわち、弾性体6等を用いて、少なくとも半導体チップ2の表面からアンダーフィル5を離間させた。しかし、これに代えて、弾性体6等と同様の構成を半導体チップ3の表面上に形成しても、或いは、弾性体6等と同様の構成を半導体チップ2及び3の両方の表面上に形成しても、本実施形態又は各変形例と同様の効果を得ることができる。すなわち、弾性体6等と同様の構成を用いて、半導体チップ3の表面からアンダーフィル5を離間させてもよい。また、図6a~cに示す変形例では、半導体チップ2の表面上にダミー電極211を形成すると共に半導体チップ3の表面上にダミー電極311を形成し、ダミー電極211とダミー電極311とをダミー突起電極41を介して接続した。しかし、これに代えて、ダミー電極211又はダミー電極311のいずれか一方を形成しなくても、本変形例と同様の効果を得ることができる。第2の実施形態以下、本発明の第2の実施形態に係る半導体装置について、図面を参照しながら説明する。図9a~cは、本実施形態に係る半導体装置の構成を示しており、図9aは斜視図であり、図9bは平面図であり、図9cは図9bにおけるD-D’線の断面図である。図9a~cに示すように、本実施形態の半導体装置10は、例えばエポキシ樹脂などの樹脂を基材とする回路基板9と、例えばシリコンを基材とし且つ内部にトランジスタ22が形成された半導体チップ2との積層構造を有している。半導体チップ2の表面上には、例えば銅、アルミニウム又はニッケルなどの金属からなる電極21が形成されていると共に、回路基板9の表面上には、例えば電極21と同じく銅、アルミニウム又はニッケルなどの金属からなる電極91が形成されている。ここで、半導体チップ2における電極21が形成された表面と、回路基板9における電極91が形成された表面とが対向していると共に、電極21と電極91とが、例えばはんだや金などの金属からなる突起電極4を介して電気的に接続されている。また、半導体チップ2における電極21が形成された表面と、回路基板9における電極91が形成された表面との間には、例えばエポキシ樹脂などからなるアンダーフィル5が充填されており、これにより、半導体チップ2及び3が封止されている。半導体チップ2内のトランジスタ22は、電極21が形成されている面側のほぼ全領域に亘って等間隔に複数形成されている。個々のトランジスタ22は、ソース領域221、ドレイン領域222及びゲート電極223を有している。本実施形態においては、ソース領域221とドレイン領域222とが並ぶ方向つまりゲート長方向が、図9bのX軸方向に平行になるように各トランジスタ22が配置されている。半導体チップ2における電極21が形成された表面と、回路基板9における電極91が形成された表面とに挟まれた領域つまり半導体チップ2と回路基板9とが対向する領域のうち、電極21及び91が存在する領域つまり電極21及び91が突起電極4によって接続されている領域の配置については、種々の配置が可能である。本実施形態では、図9bに示すように、半導体チップ2と回路基板9とが対向する領域の中央部に各電極が実質的に2次元状マトリクス状に配置されている。また、各電極のX軸方向の配列数の方が、各電極のY軸方向の配列数よりも多くなっている。すなわち、図9bに示すように、各電極は、X軸方向に延びる領域以下、電極配置領域と称するBに設けられている。具体的には、各電極のX軸方向の配置数は例えば約100ピン程度であり、各電極のY軸方向の配置数は例えば約10ピン程度であり、隣接する電極同士の間隔は例えば約50μm程度である。尚、表示を簡便にするために、図9a及びbでは各電極の配列数を実際よりも少なくして示している。本実施形態の特徴は、半導体チップ2における電極21が形成されている表面上に、例えばポリイミドなどからなる弾性体6が形成されていることである。具体的には、X軸方向に延びる電極配置領域BにおけるY軸方向の両側に、Y軸方向に沿って延びるように弾性体6が形成されている。これにより、半導体チップ2と回路基板9とを突起電極4によって接続した後にチップ間に注入されるアンダーフィル5は、電極配置領域Bに加えて弾性体6によっても分断される。その結果、図9bに示すように、アンダーフィル5の充填領域は、電極の存在しない領域A1、A2、A3、A4に分けられる。すなわち、本実施形態によると、半導体チップ2及び回路基板9の間に充填されたアンダーフィル5のうち電極配置領域B以外の他の領域に位置する部分に分断領域を設けている。このため、アンダーフィル5が熱硬化する際に半導体チップ2表面に生じる圧縮応力を軽減することができる。従って、アンダーフィル5の収縮が半導体チップ2の電気特性、例えばトランジスタ22のソースドレイン電流等に及ぼす影響を低減することができる。また、弾性体6を用いてアンダーフィル5に分断領域を設けることにより、弾性のない構造体を用いた場合と比べて、半導体チップ2の線膨張係数とアンダーフィル5の線膨張係数との差に起因して生じる応力を緩和しやすくなるので、チップクラックや半導体装置全体の反りなどが生じる事態をより確実に回避することができる。但し、弾性体6に代えて、弾性のない構造体を用いた場合にも、当該構造体の線膨張係数がアンダーフィル5よりも低ければ、同様の効果を得ることができる。本実施形態の半導体装置10において、半導体チップ2のトランジスタ特性であるソースドレイン電流の変動量ΔIを低減できる理由については前述の第1の実施形態と同様である。すなわち、本実施形態の半導体装置10においては、図9bに示すように、半導体チップ2及び回路基板9の対向領域のうちアンダーフィル5のみが充填されている領域は、弾性体6によって領域A1、A2、A3、A4に分断されている。ここで、個々の領域A1、A2、A3、A4は、前述の比較例に係る半導体装置100の領域A1、A2図2b参照と比較して、特にX軸方向の長さが2分の1程度まで小さくなっている。言い換えると、前述の比較例に係る半導体装置100の領域A1、A2における長手方向に対して実質的に垂直な方向に延びるように弾性体6を配置することによって、本実施形態の半導体装置1の領域A1、A2、A3、A4となる。従って、本実施形態の半導体装置10において半導体チップ2とアンダーフィル5との線膨張係数差によって生じる圧縮応力は、比較例に係る半導体装置100と比べて半減するので、当該応力の低下に応じてトランジスタ22のソースドレイン電流の変動量ΔIも小さくなる。また、本実施形態の半導体装置10においては、弾性体6によるアンダーフィル5の分断方向は、トランジスタ22のゲート長方向つまりソース領域221とドレイン領域222とが並ぶ方向に対して垂直である。このため、圧縮応力に対するソースドレイン電流の変動感度の高い方向においてアンダーフィル5と半導体チップ2との接触領域を縮小できるので、ソースドレイン電流の変動量ΔIを低減する効果が顕著に発揮される。尚、本実施形態においては、半導体チップ2上の電極21、回路基板9上の電極91、及び電極21と電極91とを接続する突起電極4が、半導体チップ2及び回路基板9の対向領域のうち実質的に中央部に形成されており、且つ図9bのX軸方向の配置数がY軸方向の配置数よりも多くなるように各電極が横長のマトリクス状に配置されている場合を対象とした。しかし、半導体チップ2及び回路基板9における電極配置としては、様々な配置が可能であり、例えば図3~図5と同様の電極配置を用いる場合には、図3~図5と同様に弾性体6を形成すればよい。また、本実施形態においては、アンダーフィル5の充填領域を分断する部材として、半導体チップ2上に形成した弾性体6を用いたが、アンダーフィル5のみが充填される領域を分断する方法はこれに限定されるものではない。具体的には、例えば、図6a~cに示すようなダミー電極、図7a~cに示すような溝、又は図8a~cに示すような導電体などを用いて、アンダーフィル5の充填領域を分断してもよい。また、本実施形態においては、半導体チップ2と対向し且つ接続される回路基板9として、エポキシ樹脂を基材とする回路基板を用いたが、これに代えて、他の有機材料を基材とする回路基板、又は例えばシリコンなどの無機材料を基材とする基板などを用いてもよい。さらに、回路基板9に代えて、インターポーザ等の他のベース材と半導体チップ2と積層させてもよい。