一方の面に複数の外部接続端子が設けられた半導体パッケージであって、少なくとも一つの前記外部接続端子の周囲の一部または全部を囲むように壁状部材が設けられている、半導体パッケージ。前記壁状部材が、前記半導体パッケージの端部またはコーナーに位置する前記外部接続端子とこれに隣接または対向する他の外部接続端子との間に設けられている、請求項1に記載の半導体パッケージ。前記壁状部材が、配線、ダミー配線、ダミーパターン、および印刷物からなる群より選択される少なくとも一つである、請求項1または2に記載の半導体パッケージ。前記壁状部材の高さが15μm以上、40μm以下である、請求項1乃至3のいずれかに記載の半導体パッケージ。さらに、壁状部材が、前記半導体パッケージのコーナーに位置する前記外部接続端子から前記半導体パッケージの外周方向に延伸して設けられている、請求項1乃至4のいずれかに記載の半導体パッケージ。前記半導体パッケージがBGABallGridArrayまたはLGALandGridArrayパッケージである、請求項1乃至5のいずれかに記載の半導体パッケージ。半導体パッケージが接合される実装基板であって、前記実装基板の一方の面に複数の外部接続端子が設けられ、少なくとも一つの前記外部接続端子の周囲の一部または全部を囲むように壁状部材が設けられている、実装基板。前記壁状部材が、前記実装基板の端部またはコーナーに位置する前記外部接続端子とこれに隣接または対向する他の外部接続端子との間に設けられている、請求項7に記載の実装基板。前記壁状部材が、配線、ダミー配線、ダミーパターン、および印刷物からなる群より選択される少なくとも一つである、請求項7または8に記載の実装基板。前記壁状部材の高さが15μm以上、40μm以下である、請求項7乃至9のいずれかに記載の実装基板。さらに、壁状部材が、前記実装基板のコーナーに位置する前記外部接続端子から前記実装基板の外周方向に延伸して設けられている、請求項7乃至10のいずれかに記載の実装基板。一方の面に第一の外部接続端子が複数設けられた半導体パッケージと、一方の面に第二の外部接続端子が複数設けられた実装基板とを含む半導体装置であって、前記半導体パッケージまたは前記実装基板の少なくともいずれか一方が、前記第一の外部接続端子の少なくとも一つの周囲の一部または全部を囲むように設けられている壁状部材、または前記第二の外部接続端子の少なくとも一つの周囲の一部または全部を囲むように設けられている壁状部材を含み、前記半導体パッケージにおける前記第一の外部接続端子と、前記実装基板における前記第二の外部接続端子とが接合され、前記壁状部材が設けられている領域において、前記半導体パッケージと前記実装基板との間の隙間が、その他の領域における前記半導体パッケージと前記実装基板との間の隙間よりも狭い、半導体装置。前記壁状部材が、前記半導体パッケージの端部またはコーナーに位置する前記第一の外部接続端子とこれに隣接または対向する他の外部接続端子との間、および前記実装基板の端部またはコーナーに位置する前記第二の外部接続端子とこれに隣接または対向する他の外部接続端子との間の少なくともいずれか一方に設けられている、請求項12に記載の半導体装置。前記半導体パッケージおよび前記実装基板の両方が前記壁状部材を含み、前記半導体パッケージにおける前記壁状部材と、前記実装基板における前記壁状部材とが対向する位置に設けられている、請求項12または13に記載の半導体装置。前記壁状部材が、配線、ダミー配線、ダミーパターン、および印刷物からなる群より選択される少なくとも1つである、請求項12乃至14のいずれかに記載の半導体装置。前記壁状部材の高さが15μm以上、40μm以下である、請求項12乃至15のいずれかに記載の半導体装置。さらに、壁状部材が、前記半導体パッケージのコーナーに位置する前記第一の外部接続端子から前記半導体パッケージの外周方向に延伸して設けられ、または前記実装基板のコーナーに位置する前記第二の外部接続端子から前記実装基板の外周方向に延伸して設けられている、請求項12乃至16のいずれかに記載の半導体装置。前記壁状部材が設けられている領域において、前記半導体パッケージと前記実装基板との間の隙間の高さが0μm以上、30μm以下である、請求項12乃至17のいずれかに記載の半導体装置。しかしながら、軽薄短小化がますます進む半導体装置の分野において、従来技術は実装性や実装信頼性の課題を十分に解決するものではなく、以下の点で改善の余地を有していた。以下、さらに図を用いて従来技術の課題について説明する。以下、LGAパッケージを例として説明する。図9は、従来のLGAパッケージ101の一例を示す平面図である。図9において、各パッケージランド103は該ランド103近傍のビア105に配線107で接続され、それぞれ半導体チップの電極図示せずに接続されている。各パッケージランド103の径は、ソルダーレジスト開口109よりも小さく、いわゆるNSMDNonSolderMaskDefined構造になっている。パッケージランド103周辺はソルダーレジスト111で覆われている。図10は、上述のLGAパッケージ101を搭載する実装基板121の平面図である。基板ランド123は、その径がソルダーレジスト開口129よりも小さく、NSMD構造となっている。また、基板ランド123は配線127、133でビア125、他の部品図示せず等へ接続されている。基板ランド123周辺はソルダーレジスト131で覆われている。図11は、従来のLGAパッケージ101を従来の実装基板121にはんだ実装した半導体装置100を示す断面図である。従来の半導体装置100では、図11に示すように、パッケージのコーナー端子141と隣接端子143との間に、はんだブリッジ145が発生する場合があった。はんだブリッジ145が発生する原因として、以下の理由が考えられる。リフロー実装時の加熱により、LGAパッケージ101は凸状に、実装基板121は凹状に反る場合がある。その際、LGAパッケージ101と実装基板121との間隔が狭くなる箇所が生じる。その結果、その箇所でははんだが押し潰される。そして、LGAパッケージ101と実装基板121との隙間をはんだが流れ、はんだブリッジ145が発生する。本発明は上記事情に鑑みてなされたものであり、はんだブリッジの発生が抑制された半導体パッケージ、実装基板、および半導体装置を提供するものである。本発明によれば、一方の面に複数の外部接続端子が設けられた半導体パッケージであって、少なくとも一つの前記外部接続端子の周囲の一部または全部を囲むように壁状部材が設けられている、半導体パッケージが提供される。また、本発明によれば、半導体パッケージが接合される実装基板であって、前記実装基板の一方の面に複数の外部接続端子が設けられ、少なくとも一つの前記外部接続端子の周囲の一部または全部を囲むように壁状部材が設けられている、実装基板が提供される。さらに、本発明によれば、一方の面に第一の外部接続端子が複数設けられた半導体パッケージと、一方の面に第二の外部接続端子が複数設けられた実装基板とを含む半導体装置であって、前記半導体パッケージまたは前記実装基板の少なくともいずれか一方が、前記第一の外部接続端子の少なくとも一つの周囲の一部または全部を囲むように設けられている壁状部材、または前記第二の外部接続端子の少なくとも一つの周囲の一部または全部を囲むように設けられている壁状部材を含み、前記半導体パッケージにおける前記第一の外部接続端子と、前記実装基板における前記第二の外部接続端子とが接合され、前記壁状部材が設けられている領域において、前記半導体パッケージと前記実装基板との間の隙間が、その他の領域における前記半導体パッケージと前記実装基板との間の隙間よりも狭い、半導体装置が提供される。本発明においては、複数の外部接続端子を含む半導体パッケージおよび実装基板の少なくともいずれか一方において、該外部接続端子の周囲の一部または全部を取り囲む壁状部材が、はんだの流れを遮蔽するように設けられている。すなわち、本発明の半導体パッケージおよび実装基板を用いた半導体装置は、壁状部材により半導体パッケージと実装基板との間の隙間が狭くなっている。隙間の狭い箇所でははんだが流れにくいため、はんだブリッジの発生が抑制される。本発明によれば、実装基板と半導体パッケージとの間の隙間の間隔を制御できる。これにより、はんだ実装後の隣接外部接続端子間のはんだブリッジが効果的に防止される。したがって、本発明によれば、実装歩留まりが高く、実装性および実装信頼性に優れた半導体パッケージ、それを搭載する実装基板、および半導体装置が提供される。以下、本発明の実施の形態について、図面を用いて説明する。なお、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。第一の実施形態図1は、本実施形態のLGAパッケージ101の一例を示す平面図である。LGAパッケージ101には、一方の面に外部接続端子として複数のパッケージランド103が設けられる。ランド構造はNSMD構造になっており、各パッケージランド103は下層配線と接続するビア105に配線107でそれぞれ繋がっている。本実施形態のLGAパッケージ101では、少なくとも一つのパッケージランド103の周囲の一部または全部を囲むように壁状部材が設けられる。壁状部材はLGAパッケージ101上の任意のパッケージランド103の周囲の一部または全部を取り囲むように設けられる。壁状部材で囲まれるパッケージランドは特に限定されないが、はんだブリッジは特にパッケージコーナー部において生じやすいため、LGAパッケージ101の端部またはコーナーに位置するパッケージランド103の周囲に壁状部材が設けられることが好ましい。本実施形態では、コーナーに位置するパッケージランド103と隣接パッケージランドとの間に、配線107から二分するように壁状部材が設けられる。本実施形態では、壁状部材としてダミー配線151を設ける。本実施形態において、ダミー配線151はコーナーのパッケージランド103と電気的に繋がっている。しかしながら、ダミー配線151はパッケージランド103と電気的に繋がっていないダミーパターンでもよい。ダミー配線151の高さは、実装基板に実装する際または実装した後に、隣接ランド間ではんだの流れが遮蔽される程度であれば特に限定されない。例えば、ダミー配線151の高さはパッケージランド103と同程度の高さであり、例えば15μm以上、40μm以下である。また、図2に、はんだによりLGAパッケージ101が接続される実装基板121の一例を示す。実装基板121には、一方の面に複数の基板ランド123が設けられる。さらに、少なくとも一つの基板ランド123の周囲の一部または全部を囲むように壁状部材が設けられる。図2において、端部に位置する基板ランド123とこれに隣接する基板ランドとの間に壁状部材としてダミーパターン153が設けられている。あるいは、LGAパッケージ101側に設けたダミー配線151に対応する位置にダミーパターン153が設けられていてもよい。図3に、LGAパッケージ101を実装基板121にはんだ実装した本実施形態の半導体装置100を示す。LGAパッケージ101におけるパッケージランド103と、実装基板121における基板ランド123とははんだにより接合されている。また、ダミー配線151およびダミーパターン153はお互い対向する位置に設けられている。上記LGAパッケージ101および実装基板121上に設けられたダミー配線151およびダミーパターン153の上にはさらに、これらを覆うようにそれぞれソルダーレジスト111、131が設けられる。この結果、ダミー配線151またはダミーパターン153の設けられている領域におけるダミー配線151またはダミーパターン153およびソルダーレジスト111、131の合計した高さは、ダミー配線151およびダミーパターン153の設けられていない領域におけるソルダーレジスト111、131のみの高さよりも高くなる。言い換えると、ダミー配線151またはダミーパターン153が存在する領域のLGAパッケージ101と実装基板121と間の隙間201は、ダミー配線151およびダミーパターン153が存在しない領域の隙間203よりも狭くなっている。ダミー配線151およびダミーパターン153が設けられている領域において、LGAパッケージ101と実装基板121との間の隙間201の高さは、特に限定されないが、例えば0μm以上、30μm以下である。好ましくは、ダミー配線151およびダミーパターン153が設けられている領域におけるLGAパッケージ101と実装基板121との間の隙間201の高さは、ダミー配線151およびダミーパターン153が存在しない領域の隙間203よりも30μm以上、50μm以下狭くなっている。本実施形態においては、ダミー配線151およびダミーパターン153をランドの周囲に設けることにより、隣接ランド間においてはんだブリッジの発生が防止される。リフロー実装時の加熱により、LGAパッケージ101が凸状に、実装基板121が凹状に反った場合、LGAパッケージ101と実装基板121との間隔が狭くなった箇所においてはんだが押しつぶされる。特に、LGAパッケージ101のコーナー部では、LGAパッケージ101と実装基板121との間隔が同一パッケージ内で最も狭くなる。その結果、特にパッケージコーナー部のはんだが押しつぶされやすくなる。押しつぶされたはんだは周辺に広がろうとするため、はんだブリッジが発生しやすい。しかしながら、本実施形態においては、ランドの周囲の一部または全部を取り囲むダミー配線151およびダミーパターン153が存在することで、隣接ランド間においてはんだの流れが遮蔽される。すなわち、LGAパッケージ101と実装基板121と間の隙間201がより狭くなるため、はんだが流れにくくなる。その結果、隣接ランド間においてはんだブリッジを防止できる。また、はんだはLGAパッケージ101と実装基板121との隙間がより広い部分に流れる傾向にある。しかしながら、このような隣接ランド間以外のところにはんだがはみ出たとしても、電気的には遮断されるため何ら問題はない。本実施形態においては、隣接ランド間においてはんだブリッジの発生が防止されることにより、実装性および実装信頼性に優れた半導体パッケージおよび実装基板が得られ、半導体装置の高い実装歩留まりが得られる。第二の実施形態さらに、本発明の他の実施形態を説明する。図4に、本実施形態におけるLGAパッケージ101を示す。本実施形態のLGAパッケージ101においては、第一の実施形態におけるダミー配線151に加えて、LGAパッケージ101のコーナーに位置するパッケージランド103からパッケージ外側に向かうダミー配線155壁状部材が設けられている。かかるダミー配線155は、パッケージランド103からLGAパッケージ101の外周方向に延伸して設けられる。また、ダミー配線155は実際に機能する信号配線でもよく、配線の太さ、長さ、および形状にとらわれない。本実施形態においては、LGAパッケージ101の外周方向にさらにダミー配線155を設けることにより、ランドの剥がれやそれに伴うランドのクラックや断線を防止することができる。本実施形態においてランドの剥がれ等が防止される理由について以下に説明する。図12に、従来のLGAパッケージ101を従来の実装基板121にはんだ付けした半導体装置100の例を示す。図12に示すように、パッケージのコーナー部に位置するパッケージランド103が基材113から剥がれ、ランド剥がれ147が生じる場合があった。また、これに伴いパッケージランド103の配線接続部で破断あるいはクラックが発生する場合があった。一般的に、半導体パッケージは、はんだ実装後あらゆる環境下にさらされることが予想される。例えば、気温の変化により半導体パッケージや実装基板がそれぞれ伸縮を繰り返す。その結果、機械的ストレスがはんだ接合部に加わることが予想される。また、一般的には半導体パッケージおよび実装基板のそれぞれの構成部材は熱膨張係数が異なる。したがって、熱膨張係数差により、特に半導体パッケージ中心から最も離れたパッケージコーナー端子のはんだ接合部にはパッケージ全端子の中で最も大きな熱ストレスが生じる。それと同時に、半導体パッケージおよび実装基板のランドにもランドを引き剥がすようなストレスが加わって、ランド剥がれ147やランド破断またはクラックが発生する。特に、図9に示すように、パッケージランド103がNSMD構造の場合、パッケージランド103からビア105に繋がる信号配線部以外は、パッケージランド103外周がソルダーレジスト111により覆われていない。そのため、ランドを引き剥がすような力には弱く、特にパッケージの端部およびコーナーに位置するランドが剥がれやすくなっていた。これに対し本実施形態では、図4に示すように、パッケージランド103の外周からLGAパッケージ101外周に向かう方向にダミー配線155が設けられる。ダミー配線155はソルダーレジスト111で覆われる。ソルダーレジスト111で覆われたダミー配線155が存在することにより、LGAパッケージ101にかかる熱ストレス等がダミー配線155に加わる。その結果、特に熱ストレスや機械的ストレスの影響が大きかったパッケージコーナー端子のはんだ接合部へのストレス負荷が軽減される。したがって、本実施形態では、はんだブリッジの発生防止に加えて、はんだ実装中あるいははんだ実装後の熱ストレスや機械的ストレスによるランド剥がれやそれに伴うランドのクラックや断線を防止できるというものである。その結果、高い半導体装置の実装信頼性を得ることができる。図4はLGAパッケージ101を示すが、LGAパッケージ101が搭載される実装基板側にも同様のダミー配線等の壁状部材を設けてもよい。すなわち、実装基板のコーナーに位置する基板ランドから実装基板の外周方向に延伸して壁状部材をさらに設けてもよい。第三の実施形態図5は、本実施形態におけるLGAパッケージ101の平面図である。LGAパッケージ101のコーナーに位置するパッケージランド103と隣接するランド間には、パッケージランド103の周囲の一部を取り囲むように電気的に独立したダミーパターン157が設けられている。またコーナーのパッケージランド103に繋がるビア105の反対方向にも、LGAパッケージ101のコーナーに向かってダミー配線155が設けられている。ダミー配線155は信号配線でもよい。また、図5はLGAパッケージ101を示すが、LGAパッケージ101が搭載される実装基板側にも同様のダミー配線等の壁状部材を設けてもよい。本実施形態においては、第一および第二の実施形態と同等の効果が得られる。第四の実施形態図6は、本実施形態におけるLGAパッケージ101の平面図である。コーナーに位置するパッケージランド103と隣接ランドとの間のソルダーレジスト111上に、壁状部材として絶縁体の印刷物159が設けられている。印刷物159は、LGAパッケージ101のコーナーに位置するパッケージランド103の周囲の一部を取り囲むように、LGAパッケージ101の外周に向かう方向に設けられている。あるいは、図7に示すように、印刷物159は、実装基板121のコーナーに位置する基板ランド123とこれに対向する基板ランドとの間に設けられていてもよい。印刷物159は、コーナーに位置する基板ランド123に接続するビアから、対向する基板ランドの周囲の一部を取り囲むように設けられている。印刷物159は、実装基板等に一般的に印刷される文字や記号と同じプロセスで設けることができる。LGAパッケージ101および実装基板121においては、それぞれ対応する位置に印刷物を設けてもよい。図8は、本実施形態におけるLGAパッケージ101を実装基板121にはんだ実装した半導体装置100を示す断面図である。コーナー端子141とその隣接端子143との間に存在するソルダーレジスト111、131上に、印刷物159が設けられている。LGAパッケージ101に設けられた印刷物159と実装基板121に設けられた印刷物159は対向する位置に設けられている。印刷物159が設けられた領域におけるLGAパッケージ101と実装基板121と間の間隔は、印刷物159がない領域と比較して狭くなっている。印刷物159のある領域において、LGAパッケージ101と実装基板121との間の隙間の高さは、特に限定されないが、例えば0μm以上、30μm以下であり、印刷物159がない領域と比較して、例えば30μm以上、50μm以下狭くなっている。本実施形態においては、第一の実施形態と同等の効果が得られる。以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。例えば、上記実施形態では、LGAパッケージについて説明したが、半導体パッケージはBGAパッケージであってもよい。特にボール端子の高さが低いBGAパッケージにおいて、本発明の効果が顕著に得られ、例えばボール端子の高さは0.05mm以上、0.1mm以下である。また、外部接続端子として、上記実施形態ではLGAパッケージにおけるランドを例に説明したが、これに限定されず、例えばBGAにおけるボール等であってもよい。また、壁状部材は、上記実施形態で説明した配線、ダミー配線、ダミーパターン、および印刷物からなる群より選択される少なくとも一つを適宜用いてよいが、これらに限定されるものではない。壁状部材として、外部接続端子間に配置して本発明の効果を発揮できるもの、すなわちはんだの流れを遮蔽できるものであれば任意の部材を用いることができる。さらに、本発明の半導体装置において、壁状部材は半導体パッケージおよび実装基板の両方またはいずれか一方のみに設けられていてもよい。半導体パッケージおよび実装基板のいずれか一方のみに壁状部材が設けられている場合であっても、はんだブリッジの発生抑制効果が得られる。この場合であっても、壁状部材が設けられている領域は、壁状部材が設けられていない領域と比較して、半導体パッケージと実装基板との間の隙間が狭くなるためである。また、この場合も壁状部材で囲まれる外部接続端子は任意の外部接続端子を選択でき、特に限定されない。しかしながら、上述の通りはんだブリッジは特に半導体装置のコーナー部において生じやすいため、半導体パッケージまたは実装基板の端部またはコーナーに位置する外部接続端子の周囲に壁状部材が設けられることが好ましい。さらに、壁状部材は少なくとも一つの外部接続端子の周囲に設けられるが、本発明の半導体装置に含まれるすべての外部接続端子の周囲の一部または全部に壁状部材が設けられていてもよい。しかしながら、ボイド等の空気を逃げやすくするために、全部の外部接続端子について壁状部材を設けるよりも、一部のみの外部接続端子について壁状部材を設けることが好ましい。特に、はんだブリッジの発生防止の効果を得るため、はんだブリッジの発生しやすい箇所について選択的に壁状部材を設けることが好ましい。