"半導体チップの表面を吸着する吸着コレットと、ダイシングテープに貼着され、かつ貫通電極を備えた半導体チップを突き上げることで、前記ダイシングテープから前記半導体チップを剥離させるチップ突き上げ機構と、を有する半導体チップの剥離装置であって、前記チップ突き上げ機構は、上下方向に移動可能な構成とされ、前記ダイシングテープを介して、前記半導体チップのうち、少なくとも前記貫通電極の形成領域に対応する第1の部分を突き上げる第1の突き上げ面を有した第1の突き上げ部材と、上下方向に移動可能な構成とされ、前記ダイシングテープを介して、前記半導体チップのうち、前記貫通電極が形成されていない第2の部分を突き上げる第2の突き上げ面を有した第2の突き上げ部材と、を含むことを特徴とする半導体チップの剥離装置。前記貫通電極は、前記半導体チップの外周部よりも内側に配置されており、前記第1の突き上げ部材を、前記第2の突き上げ部材の内側に配置したことを特徴とする請求項1記載の半導体チップの剥離装置。前記第1の突き上げ面は、平坦な面であることを特徴とする請求項1または2記載の半導体チップの剥離装置。前記第1の突き上げ部材のうち、前記第1の突き上げ面を構成する部分は、前記第1の突き上げ部材の外周縁から前記第1の突き上げ部材の中心に向かう方向に対して高さが高くなることを特徴とする請求項1または2記載の半導体チップの剥離装置。前記第1の突き上げ面は、1つの曲面であることを特徴とする請求項4記載の半導体チップの剥離装置。前記第1の突き上げ部材のうち、前記第1の突き上げ面を構成する部分には、階段状に突出し、かつ高さの異なる複数の上面を有する突出部が設けられており、前記高さの異なる複数の上面が、前記第1の突き上げ面であることを特徴とする請求項4記載の半導体チップの剥離装置。前記第2の突き上げ面は、平坦な面であることを特徴とする請求項1ないし6のうち、いずれか1項記載の半導体チップの剥離装置。前記第2の突き上げ部材のうち、前記ダイシングテープと接触する部分の外形は、前記半導体チップの外形よりも小さいことを特徴とする請求項2ないし7のうち、いずれか1項記載の半導体チップの剥離装置。前記第1の突き上げ部材の外周縁に、前記ダイシングテープを吸着する第1の吸着部を設けると共に、前記第2の突き上げ部材の外周縁に、前記ダイシングテープを吸着する第2の吸着部を設けたことを特徴とする請求項1ないし8のうち、いずれか1項記載の半導体チップの剥離装置。前記第2の突き上げ部材の外側に、前記第1及び第2の突き上げ部材を収容する開口部、前記ダイシングテープと接触する平坦な吸着面、及び前記ダイシングテープを吸着する第3の吸着部を有した吸着ステージを設けたことを特徴とする請求項2ないし9のうち、いずれか1項記載の半導体チップの剥離装置。前記第1の突き上げ部材の両端に、幅広形状とされた幅広部を設けたことを特徴とする請求項2ないし10のうち、いずれか1項記載の半導体チップの剥離装置。前記第1の突き上げ部材と前記第2の突き上げ部材との間に、前記第1の突き上げ部材を挟み込む一対の第3の突き上げ部材を設けたことを特徴とする請求項2ないし11のうち、いずれか1項記載の半導体チップの剥離装置。前記貫通ビアの一方の端には、前記半導体チップの表面から突出する表面電極が設けられており、前記貫通ビアの他方の端には、前記半導体チップの裏面から突出する裏面電極が設けられており、前記吸着コレットは、前記第1の部分と対向する位置に、前記表面電極を収容する凹部を有することを特徴とする請求項1ないし12のうち、いずれか1項記載の半導体チップの剥離装置。ダイシングテープから貫通電極を有した半導体チップを剥離させる半導体チップの剥離方法であって、吸着ステージの吸着面、前記吸着ステージの内側に配置された第1の突き出し部材の第1の突き出し面、及び前記吸着ステージの内側に配置された第2の突き出し部材の第2の突き出し面を略同一平面上に配置し、前記吸着面、前記第1の突き出し面、及び前記第2の突き出し面に、前記半導体チップが貼着された前記ダイシングテープの裏面を吸着するテープ吸着工程と、前記第1及び第2の突き出し部材を、前記吸着面の上方に同じ量移動させて、前記第1及び第2の突き出し面により、前記半導体チップの略全体を突き上げる第1突き上げ工程と、前記第1突上げ工程後、前記第2の突き出し面の上方に、前記第1の突き出し面を移動させて、前記半導体チップのうち、少なくとも前記貫通電極の形成領域に対応する第1の部分を突き上げる第2突き上げ工程と、前記第2突き上げ工程後に、吸着コレットにより、前記半導体チップの表面を吸着するチップ吸着工程と、前記チップ吸着工程後に、前記第1の突き出し面を下方に移動させる工程と、を有することを特徴とする半導体チップの剥離方法。しかしながら、特許文献1~5では、貫通電極を有した厚さの薄い半導体チップを剥離させる場合について考慮されていない。貫通電極を有した厚さの薄い半導体チップ例えば、厚さが50μm程度では、貫通電極が半導体基板及び回路素子層を貫通するように形成されており、貫通電極が形成されていない半導体チップと比較して強度が弱い。そのため、ダイシングテープから半導体チップを剥離させる際のわずかな応力集中によって、貫通電極を基点として半導体基板にチップクラックが発生してしまう言い換えれば、半導体チップが破損してしまう。。例えば、特許文献1の場合、第2の突き上げブロックから一部の貫通電極が外れている場合には、第2の突き上げブロックを突き上げた際に、第2の突き上げブロックから外れた一部の貫通電極に応力が集中するため、一部の貫通電極を基点としてチップクラックが発生する虞がある。このため、貫通電極を有した半導体チップをダイシングテープからピックアップすることは困難であった。本発明の一観点によれば、半導体チップの表面を吸着する吸着コレットと、ダイシングテープに貼着され、かつ貫通電極を備えた半導体チップを突き上げることで、前記ダイシングテープから前記半導体チップを剥離させるチップ突き上げ機構と、を有する半導体チップの剥離装置であって、前記チップ突き上げ機構は、上下方向に移動可能な構成とされ、前記ダイシングテープを介して、前記半導体チップのうち、少なくとも前記貫通電極の形成領域に対応する第1の部分を突き上げる第1の突き上げ面を有した第1の突き上げ部材と、上下方向に移動可能な構成とされ、前記ダイシングテープを介して、前記半導体チップのうち、前記貫通電極が形成されていない第2の部分を突き上げる第2の突き上げ面を有した第2の突き上げ部材と、を含むことを特徴とする半導体チップの剥離装置が提供される。本発明の半導体チップの剥離装置によれば、上下方向に移動可能な構成とされ、ダイシングテープを介して、半導体チップのうち、少なくとも貫通電極の形成領域に対応する第1の部分を突き上げる第1の突き上げ面を有した第1の突き上げ部材と、上下方向に移動可能な構成とされ、ダイシングテープを介して、半導体チップのうち、貫通電極が形成されていない第2の部分を突き上げる第2の突き上げ面を有した第2の突き上げ部材と、を有したチップ突き上げ機構を備えることにより、第1及び第2の突き出し面により、半導体チップの略全体を突き上げることが可能になると共に、半導体チップの略全体を突き上げた後、第1の突き上げ面により、貫通電極の形成領域複数の貫通電極が形成された領域に対応する第1の部分全体を突き上げることが可能となる。これにより、半導体チップに設けられた複数の貫通電極の一部が、第1の突き上げ部材から外れた状態で、半導体チップが突き上げられることがなくなるため、貫通電極に応力が集中することを回避可能となる。よって、半導体基板に貫通電極を基点とするチップクラックが発生することを抑制できる。つまり、ダイシングテープを介して、半導体チップを突き上げた際に、半導体チップが破損することを防止できる。以下、図面を参照して本発明を適用した実施の形態について詳細に説明する。なお、以下の説明で用いる図面は、本発明の実施の形態の構成を説明するためのものであり、図示される各部の大きさや厚さや寸法等は、実際のダイボンディング装置半導体チップの剥離装置も含む、半導体チップ、及び半導体装置の寸法関係とは異なる場合がある。第1の実施の形態図1は、本発明の第1の実施の形態に係る半導体チップの剥離装置を備えたダイボンディング装置の概略構成を模式的に示す図である。図1を参照するに、ダイボンディング装置10は、基板供給部11と、基板搬送路12と、治具供給部13と、ピックアップ部14と、ボンディング部16と、半導体チップの剥離装置17以下、単に剥離装置17というと、アンローダ19と、を有する。基板供給部11は、基板搬送路12の一方の端部に設けられている。基板供給部11には、半導体装置図1には図示していない後述する図21に示す半導体装置95チップ積層型半導体装置を製造する際に用いる配線母基板図1には図示していない後述する図15に示す配線母基板71が収納されている。基板供給部11は、基板搬送路12を介して、該配線母基板をボンディング部16に供給する。治具供給部13は、ピックアップ部14に、複数の半導体チップ図1には図示していない後述する図2及び図3に示す貫通電極34を備えた半導体チップ26が形成された構造体図1には図示していない後述する図10に示す構造体を供給すると共に、ピックアップ処理終了後のダイシングテープ図1には図示していない後述する図11に示すダイシングテープ27を収容する。治具供給部13は、枠状のリング治具21を有する。リング治具21には、ダイシングテープ図示せずが貼り渡されており、該ダイシングテープ上に個片化された複数の半導体チップ図示せずが固定されている。ピックアップ部14は、搬送機構に接続されたエキスパンダ図示せずと、チップ突き上げ機構23と、チップ突き上げ機構23を駆動させるチップ突き上げ機構移動手段図1には図示していない後述する図6に示すチップ突き上げ機構移動手段45と、を有する。エキスパンダは、治具供給部13から供給された構造体後述する図10に示す構造体を保持する。チップ突き上げ機構23は、エキスパンダ図示せずに保持された半導体基板後述する図8に示す半導体基板68の下方に配置されている。チップ突き上げ機構23は、チップ突き上げ機構移動手段図示せずにより、上下方向に移動することで、配線母基板後述する図15に示す配線母基板71にボンディングされる半導体チップ図2及び図3に示す貫通電極34を備えた半導体チップ26をダイシングテープ図11に示すダイシングテープ27から剥離させる。ボンディング部16は、吸着コレット24と、吸着コレット24を駆動させる吸着コレット移動手段図1には図示していない後述する図4に示す吸着コレット移動手段38と、を有する。ボンディング部16は、吸着コレット移動手段図4に示す吸着コレット移動手段38により吸着コレット24を上下方向に移動させることで、ピックアップ部14でダイシングテープ図11に示すダイシングテープ27から剥離される半導体チップの表面図2及び図3に示す半導体チップ26の表面26aを吸着保持後、該半導体チップをピックアップし、その後、配線母基板後述する図15に示す配線母基板71に該半導体チップをボンディングする。第1の実施の形態の剥離装置17は、ピックアップ部14に設けられたチップ突き上げ機構23と、ボンディング部16に設けられた吸着コレット24及び吸着コレット移動手段38図1には図示せず、後述する図4参照と、を有する。なお、剥離装置17の構成の具体的な説明については、後述する図4~図7を参照して後述する。アンローダ部19は、基板搬送路12の他方の端部に設けられている。アンローダ部19は、半導体チップ図示せずが実装された配線基板図示せずを収容する。図2は、貫通電極を有した半導体チップの概略構成を示す平面図であり、図3は、図2に示す半導体チップのA-A線方向の断面図である。ここで、剥離装置17がダイシングテープ図11に示すダイシングテープ27から剥離させる半導体チップ26の構成について説明する。図2及び図3を参照するに、半導体チップ26は、半導体基板31と、回路素子層32と、貫通電極34と、表面電極35と、裏面電極36と、を有する。図2及び図3を参照するに、半導体基板31は、矩形とされており、薄板化例えば、50μm以下されている。半導体基板31の裏面31bは、半導体チップ26の裏面26bに相当する面である。半導体基板31としては、例えば、シリコン基板シリコンウェハを薄板化したものを用いることができる。図3を参照するに、回路素子層32は、半導体基板31の表面31aに形成されている。回路素子層32は、半導体基板31の表面31aに形成されたトランジスタ図示せずと、該トランジスタを覆う複数の絶縁層図示せず及び該複数の絶縁層に形成された複数の配線及びビア図示せずにより構成された多層配線構造体図示せずと、を有する。回路素子層32の表面32aは、半導体チップ26の表面26aに相当する面である。半導体チップ26がIFInterface用半導体チップの場合、回路素子層32には、メモリ用半導体チップを制御するIF回路が形成される。また、半導体チップ26がメモリ用半導体チップ例えば、DRAMDynamicRandomAccessMemoryの場合、回路素子層32には、DRAM素子が形成される。図2及び図3を参照するに、貫通電極34は、半導体基板31及び回路素子層32を貫通するように複数形成されている。複数の貫通電極34は、貫通ビアであり、半導体チップ26の外周よりも内側具体的には、半導体チップ26の中央部に配置されている。言い換えれば、半導体チップ26は、その中央部に貫通電極群複数の貫通電極34が形成された領域を有する。貫通電極34の一方の端34aは、半導体チップ26の表面26aから露出されており、貫通電極34の他方の端34bは、半導体チップ26の裏面26bから露出されている。図3を参照するに、表面電極35は、貫通電極34の一方の端34aに設けられており、半導体チップ26の表面26aから突出している。表面電極35は、半導体チップ26を積み重ねた際、上方に配置される半導体チップ26に設けられた裏面電極36と電気的に接続される電極である。表面電極35としては、例えば、バンプ例えば、高さ15μmを用いることができる。図3を参照するに、裏面電極36は、貫通電極34の他方の端34bに設けられており、半導体チップ26の裏面26bから突出している。裏面電極36は、半導体チップ26を積み重ねた際、下方に配置される半導体チップ26に設けられた裏面電極36、或いは、図示していない配線基板に設けられたパッド後述する図16に示す配線母基板51の接続パッド77と電気的に接続される電極である。裏面電極36としては、例えば、バンプ例えば、高さ10μmを用いることができる。図2及び図3を参照するに、上記構成とされた半導体チップ26は、貫通電極34の形成領域Bに対応する第1の部分26-1と、貫通電極34が形成されていない第2の部分26-2と、を有する。また、上記構成とされた半導体チップ26は、薄板化例えば、厚さが50μm以下されると共に、貫通電極34を有するため、外力を印加された際、破損しやすいチップである。また、上記半導体チップ26を複数積み重ねて、後述する図21に示す半導体装置95チップ積層型半導体装置を構成する場合、例えば、最下層に配置される半導体チップ26としてIFInterface用半導体チップを用いると共に、それ以外の半導体チップ26としてメモリ用半導体チップ例えば、DRAMを用いることができる。このように、1段目に配置される半導体チップ26としてIF用半導体チップを用いることにより、複数のメモリ用半導体チップと配線基板後述する図21に示す配線基板74との間の信号のやりとりを行なうことができる。図4は、図1に示す第1の実施の形態に係る半導体チップの剥離装置を拡大した斜視図である。図5は、図4に示すチップ突き上げ機構の平面図であり、図6は、図5に示すチップ突き上げ機構のC-C線方向の断面図である。図4では、剥離装置17の構成要素である図6に示すチップ突き上げ機構移動手段45の図示を省略する。また、図5では、説明の便宜上、チップ突き上げ機構23の構成要素ではない図2及び図3に示す半導体チップ26を想像線で図示する。また、図5では、チップ突き上げ機構23の構成要素である図6に示すチップ突き上げ機構移動手段45の図示を省略する。さらに、図6では、説明の便宜上、チップ突き上げ機構23の構成要素ではない図2及び図3に示す半導体チップ26、及び半導体チップ26の裏面26bに貼着されたダイシングテープ27を想像線で図示する。また、図6におけるY方向は、第1及び第2の突き上げ部材43,44の移動方向上下方向を示している。次に、図4~図6を参照して、剥離装置17の具体的な構成について説明する。図4~図6を参照するに、剥離装置17は、チップ突き上げ機構23と、吸着コレット24と、吸着コレット移動手段38と、を有する。図4~図6を参照するに、チップ突き上げ機構23は、吸着ステージ41と、第1の突き上げ部材43と、第2の突き上げ部材44と、チップ突き上げ機構移動手段45と、第1の吸着部46と、第2の吸着部47と、を有する。図4を参照するに、吸着ステージ41は、吸着コレット24の下方に配置されている。図4及び図5を参照するに、吸着ステージ41の外形は、円形とされている。吸着ステージ41は、第2の突き上げ部材44の外側に設けられている。吸着ステージ41は、開口部51と、吸着面41aと、第3の吸着部53と、を有する。開口部51は、吸着ステージ41の略中央に設けられている。開口部51は、第1及び第2の突き上げ部材43,44を収容するための空間である。図5を参照するに、開口部51は、矩形とされており、半導体チップ26の外形よりも少し小さい大きさとされている。図6を参照するに、吸着面41a吸着ステージ41の上面は、平坦な面とされている。吸着面41aは、半導体チップ26の裏面26bに貼着されたダイシングテープ27の裏面27bと接触する面である。図4~図6を参照するに、第3の吸着部53は、吸着ステージ41のうち、吸着面41aを構成する部分に複数設けられている。第3の吸着部53は、平面視円形とされた吸着孔である。第3の吸着部53は、図示していない真空装置と接続されている。これにより、第3の吸着部53は、吸着ステージ41の吸着面41aに、ダイシングテープ27を吸着保持する。図4~図6を参照するに、第1の突き上げ部材43は、第2の突き上げ部材44の中央に設けられた後述する開口部55に配置されている。つまり、第1の突き上げ部材43は、第2の突き上げ部材44の内側に設けられている。図6を参照するに、第1の突き上げ部材43は、チップ突き上げ機構移動手段45を構成する第1の移動手段45-1図6参照により、第2の突き上げ部材44とは独立してY方向上下方向に移動可能な構成とされている。第1の突き上げ部材43は、半導体チップ26が貼着されたダイシングテープ27の裏面27bと接触する第1の突き上げ面43aを有する。第1の突き上げ面43aは、平坦な面とされている。図5を参照するに、第1の突き上げ面43aは、ダイシングテープ27を介して、半導体チップ26の第1の部分26-1全体図3に示す貫通電極34の形成領域Bに対応する部分全体を突き上げることが可能な大きさとされている。これにより、第1の突き上げ部材43は、第1の移動手段45-1により、図6に示す状態吸着面41a、第1の突き出し面43a、及び第2の突き出し面44aが略同一平面上に配置された状態から上方に移動させられた際、ダイシングテープ27を介して、半導体チップ26の第1の部分26-1全体を突き上げる。第1の突き上げ部材43の形状は、例えば、直方体とすることができる。図4~図6を参照するに、第2の突き上げ部材44は、第1の突き上げ部材43の外側に位置する開口部51に配置されている。つまり、第2の突き上げ部材44は、第1の突き上げ部材43と吸着ステージ41との間に配置されている。第2の突き上げ部材44の外形は、平面視した状態において矩形とされている。第2の突き上げ部材44は、開口部55と、切り欠き部56と、を有する。開口部55は、第2の突き上げ部材44の中央部に設けられている。開口部55は、第1の突き上げ部材43を収容するための空間である。切り欠き部56は、第2の吸着部47の形成領域に対応する第2の突き上げ部材44の4つの外壁にそれぞれ形成されている。図6を参照するに、第2の突き上げ部材44は、チップ突き上げ機構移動手段45に設けられた後述する第2の移動手段45-2により、第1の突き上げ部材43とは独立してY方向上下方向に移動可能な構成とされている。第2の突き上げ部材44は、半導体チップ26が貼着されたダイシングテープ27の裏面27bと接触する第2の突き上げ面44aを有する。第2の突き上げ面44aは、平坦な面とされている。図5及び図6を参照するに、第2の突き上げ部材44のうち、ダイシングテープ27と接触する部分の外形は、半導体チップ26の外形よりも小さくなるように構成されている。図5を参照するに、第2の突き上げ面44aは、ダイシングテープ27を介して、半導体チップ26の貫通電極34が形成されていない第2の部分26-2第1の実施の形態の場合、第1の部分26-1を囲む部分で、かつ半導体チップ26の外周縁よりも少し内側に配置された部分を突き上げることが可能な大きさとされている。これにより、第2の突き上げ部材44は、第2の移動手段45-2により、図6に示す状態から上方に移動させられた際、ダイシングテープ27を介して、半導体チップ26の第2の部分26-1を突き上げる。図6を参照するに、チップ突き上げ機構移動手段45は、第1の移動手段45-1と、第2の移動手段45-2と、を有する。第1の移動手段45-1は、第2の突き上げ部材44とは独立して、第1の突き上げ部材43をY方向上下方向に移動させる駆動部である。第2の移動手段45-2は、第1の突き上げ部材43とは独立して、第2の突き上げ部材44をY方向上下方向に移動させる駆動部である。図4~図6を参照するに、第1の吸着部46は、第1の突き上げ部材43の外周縁に設けられている。第1の吸着部46は、第1の突き上げ部材43の外壁と開口部55を構成する第2の突き上げ部材44の面との間に形成された隙間により構成されており、額縁形状とされた溝である。第1の吸着部46は、図示していない真空装置と接続されている。これにより、第1の吸着部46は、図6に示す状態において、ダイシングテープ27を吸着する。図4~図6を参照するに、第2の吸着部47は、第2の突き上げ部材44の外周縁に設けられている。第2の吸着部47は、切り欠き部56と切り欠き部56と対向する第2の突き上げ部材44の面との間に形成された溝状の空間である。第2の吸着部47は、図示していない真空装置と接続されている。これにより、第2の吸着部47は、図6に示す状態において、ダイシングテープ27を吸着する。図7は、半導体チップを吸着した吸着コレットの概略構成を示す断面図である。図7において、図3に示す半導体チップ26と同一構成部分には同一符号を付す。図7を参照するに、吸着コレット24は、吸着面24aと、吸着孔61,63と、凹部62とを有する。吸着面24aは、平坦な面とされており、吸着コレット24が半導体チップ26を吸着した際、半導体チップ26の表面26aのうち、第2の部分26-2の表面26a-2と接触する面である。吸着孔61は、吸着コレット24のうち、吸着面24aを構成する部分に複数設けられている。吸着孔61は、図示していない真空装置と接続されている。これにより、吸着孔61は、半導体チップ26の第2の部分26-2の表面26a-2を吸着する。凹部62は、吸着面24aに対して窪んだ凹部であり、吸着コレット24の中央部に設けられている。凹部62は、吸着コレット24が半導体チップ26を吸着した際、半導体チップ26の表面26a側に位置する第1の部分26-1言い換えれば、貫通電極群に対応する部分を露出するように形成されている。また、凹部62は、凹部62を構成する吸着コレット24の面に表面電極35半導体チップ26の表面26aから突出した電極が接触することなく、半導体チップ26に設けられた複数の表面電極35を収容可能な形状とされている。このように、吸着コレット24に、半導体チップ26の第1の部分26-1に設けられた複数の表面電極35を収容する凹部62を設けることにより、吸着コレット24と表面電極35とが接触することがなくなる。これにより、表面電極35を介して、貫通電極34に応力が集中することを回避可能となる。よって、吸着コレット24により半導体チップ26を吸着した際、半導体基板31に、貫通電極24を起点とするチップクラックが発生することを抑制できる。つまり、吸着コレット24により、半導体チップ26を吸着する際に、半導体チップ26が破損することを抑制できる。また、凹部62の幅は、吸着コレット24が半導体チップ26を吸着する際のクリアランスを考慮して、半導体チップ26の第1の部分26-1の外形よりも少し大きくするとよい。具体的には、凹部62の幅は、半導体チップ26の第1の部分26-1の外形よりも100μm程度大きく形成するとよい。吸着孔63は、凹部62の底面62aに設けられている。吸着孔63は、図示していない真空装置と接続されている。これにより、吸着孔61は、凹部62に露出された半導体チップ26の第1の部分26-1を吸着保持する。そのため、表面電極35と凹部62の底面62aとの距離D1が大きい言い換えれば、凹部62の深さが深いと、半導体チップ26に反りが発生するため、半導体チップ26の特定の箇所に応力が集中する。よって、吸着コレット24が半導体チップ26を吸着した際の表面電極35と凹部62の底面62aとの距離D1は、小さいことが好ましい。表面電極35と凹部62の底面62aとの距離D1は、例えば、100μmとすることができる。図4を参照するに、吸着コレット移動手段38は、吸着コレット24を上下方向図6に示す方向、及び上下方向と直交する面方向に、吸着コレット24を移動させる駆動部である。第1の実施の形態の半導体チップの剥離装置によれば、上下方向に移動可能な構成とされ、ダイシングテープ27を介して、半導体チップ26のうち、貫通電極34の形成領域Bに対応する第1の部分26-1を突き上げる第1の突き上げ面43aを有した第1の突き上げ部材43と、上下方向に移動可能な構成とされ、ダイシングテープ27を介して、半導体チップ26のうち、貫通電極34が形成されていない第2の部分26-2を突き上げる第2の突き上げ面44aを有した第2の突き上げ部材44と、を含むチップ突き上げ機構23を設けることで、第1の突き上げ部材43により、第1及び第2の突き出し面43A,44aにより、半導体チップ26の略全体を突き上げることが可能になると共に、半導体チップ26の略全体を突き上げた後、第1の突き上げ面43aにより、貫通電極34の形成領域Bに対応する第1の部分26-1全体を突き上げることが可能となる。これにより、半導体チップ26に設けられた複数の貫通電極34の一部が、第1の突き上げ面43aから外れた状態で、半導体チップ26が突き上げられることがなくなるため、貫通電極34に応力が集中することを回避可能となる。よって、半導体基板31に貫通電極34を基点とするチップクラックが発生することを抑制できる。つまり、ダイシングテープ27を介して、半導体チップ26を突き上げた際に、半導体チップ26が破損することを防止できる。図8~図21は、本発明の第1の実施の形態に係る半導体チップの剥離方法を用いた半導体装置の製造工程を示す断面図である。図8~図21において、先に説明した半導体チップ26図3参照及び剥離装置17図4~6参照と同一構成部分には、同一符号を付す。次に、図8~図21を参照して、図21に示す半導体装置95チップ積層型半導体装置の製造方法を説明する中で、第1の実施の形態の半導体チップ26の剥離方法について説明する。なお、図11~図14に示す工程が、第1の実施の形態に係る半導体チップ26の剥離方法に対応する図である。始めに、図8に示す工程では、枠状のリング治具21図1参照に貼り渡したダイシングテープ27を準備する。次いで、リング治具21から露出されたダイシングテープ27の表面27aに、複数の半導体チップ26貫通電極34、表面電極35例えば、高さ15μm、及び裏面電極36例えば、高さ10μmを有した半導体チップが形成された半導体基板68の裏面68aを貼着する。ダイシングテープ27は、テープ本体66と、接着層67と、を有する。接着層67は、テープ本体66上に形成されている。接着層67の上面は、ダイシングテープ27の表面27aに相当する面である。また、テープ本体66の下面は、ダイシングテープ27の裏面27bに相当する面である。図8に示す工程では、裏面電極36が接着層67に埋め込まれるように、半導体基板68をダイシングテープ27に貼着する。また、接着層67としては、例えば、紫外線UV照射により粘着材の成分中に化学反応を起こし接着層67の接着力が低下する特性を有したUVテープを用いることができる。本実施の形態では、ダイシングテープ27として上記UVテープを用いた場合を例に挙げて以下の説明を行う。図8を参照するに、半導体基板68は、複数のチップ形成領域Eを有しており、各チップ形成領域Eには図3に示す半導体チップ26例えば、厚さが50μm以下が形成されている。この段階では、半導体基板68に形成された複数の半導体チップ26は連結されている言い換えれば、個片化されていない。半導体基板68は、チップ形成領域Eを区画するダイシングライン69を有する。半導体基板68は、ダイサーにより、ダイシングライン69を切断されることで、複数の半導体基板31図3参照となる基板である。半導体基板68の裏面68aは、図3に示す半導体基板31の裏面31b半導体チップ26の裏面26bに相当する面である。半導体基板68としては、例えば、薄板化されたシリコンウェハを用いることができる。次いで、図9に示す工程では、図8に示すダイシングライン69に対応する回路素子層32及び半導体基板68を切断することで、複数の半導体チップ26を個片化する。このとき、ダイシングライン69の下方に位置する接着層67の一部が切断させるように、回路素子層32及び半導体基板68を切断フルカットする。具体的には、例えば、ダイシング装置図示せずのダイシングテーブル図示せずに図8に示す構造体を固定した後、高速で回転するダイシングブレード図示せずにより、ダイシングライン69に対応する回路素子層32及び半導体基板68を回転研削することで上記切断を行なう。次いで、図10に示す工程では、紫外線UV照射装置図示せずにより、個片化された複数の半導体チップ26を貼着したダイシングテープ27の裏面27b側から接着層67に対してUV光紫外線を照射する。先に説明したように、本実施の形態では、紫外線UV照射により粘着材の成分中に化学反応を起こし、接着層67の粘着力が低下するUVテープを用いている。このため、接着層67にUV光を照射することで、ダイシングテープ27上に貼着固定された半導体チップ26を剥離し易くすることができる。次いで、図11に示す工程では、吸着ステージ41の吸着面41a、第1の突き出し部材43の第1の突き出し面43a、及び吸着ステージ41の内側に配置された第2の突き出し部材44の第2の突き出し面44aを略同一平面上に配置し、その後、吸着面41a、第1の突き出し面43a、及び第2の突き出し面44aに、複数の半導体チップ26が貼着されたダイシングテープ27の裏面27bを吸着する。具体的には、図1に示すダイボンディング装置10のピックアップ部14のエキスパンダ図示せずに、ダイシングテープ27に貼着された複数の半導体チップ26を供給する。次いで、エキスパンダ図示せずに設けられた移動機構により、チップ突き上げ機構23上に、ピックアップする半導体チップ26を配置する。このとき、半導体チップ26の第1の部分26-1が、吸着コレット24の凹部62と対向するように半導体チップ26を配置する。次いで、図示しない真空装置により、第1の吸着部46、第2の吸着部47、及び第3の吸着部53を真空吸引することで、チップ突き上げ機構23上にダイシングテープ27の裏面27bを密着させる。次いで、図12に示す工程では、図11に示す状態第1及び第2の突き出し面43a,44aが吸着面41aに対して略面一となる状態から、第1及び第2の突き上げ面43a,44aが吸着面41aよりも上方に配置されるように、チップ突き上げ機構移動手段45により第1及び第2の突き上げ部材43,44を上方に同じ量移動させることで、略同一平面上に配置された第1及び第2の突き上げ面43a,44aにより、半導体チップ26の略全体を突き上げる。これにより、半導体チップ26の第2の部分26-2のうち、外周縁付近に位置する裏面26bがダイシングテープ27から剥離される。次いで、図13に示す工程では、図12に示す状態から、第1の突き上げ面43aの位置が第2の突き上げ面44aの位置よりも上方に配置されるように、第1の移動手段45-1により、第1の突き上げ面43aを上方に移動させることで、半導体チップ26の第1の部分26-1全体を突上げる。これにより、第2の部分26-2の外周縁付近ダイシングテープ27が剥離された部分から半導体チップ26の中央に向かってダイシングテープ27が剥離され、半導体チップ26とダイシングテープ27との接着面積が小さくなり、半導体チップ26の第1の部分26-1のみがダイシングテープ27に貼着された状態となる。次いで、吸着コレット24により、凹部62に半導体チップ26の第1の部分26-1に形成された表面電極35が収容されるように、半導体チップ26の表面26aを吸着する。次いで、図14に示す工程では、図13に示す状態から第1の突き上げ部材43を下方に移動させる。これにより、ダイシングテープ27から半導体チップ26が離間して、半導体チップ26の裏面26b全体からダイシングテープ27が剥離される。その後、第1及び第2の突き上げ面43a,44aが吸着面41aに対して略面一となるように、第1及び第2の突き上げ面43a,44aの位置を調整する。このように、第1及び第2の突き上げ面が略面一とされた状態で、半導体チップ26の略全体を突き上げた後、第1の突き上げ部材43により、複数の貫通電極34が形成された半導体チップ26の第1の部分26-1全体をさらに突き上げ、その後、第1の突き上げ部材43を下方に移動させて、半導体チップ26をダイシングテープ27から剥離させることにより、半導体チップ26に設けられた複数の貫通電極34の一部が第1の突き上げ部材43から外れた状態で、半導体チップ26が突き上げられることがなくなるため、貫通電極34に応力が集中することを回避可能となる。これにより、貫通電極34を有し、かつ薄板化された半導体チップ26言い換えれば、破損しやすい半導体チップをダイシングテープ27から剥離させた場合でも、一部の貫通電極34に応力が集中することを回避することが可能となる。よって、半導体基板31に貫通電極34を基点とするチップクラックが発生することを抑制することができる。つまり、ダイシングテープ27を介して、半導体チップ26を突き上げた際に、半導体チップ26が破損することを防止できる。また、吸着コレット24に設けられた凹部62内に、半導体チップ26の第1の部分26-1に形成された表面電極35が収容されるように、半導体チップ26を吸着することにより、表面電極35と吸着コレット24とが接触することがなくなる。これにより、半導体チップ26を吸着コレット24で吸着した際に、半導体基板31に貫通電極34を基点とするチップクラックが発生することを抑制することができる。つまり、ダイシングテープ27を介して、半導体チップ26を突き上げた際に、半導体チップ26が破損することを防止できる。次いで、図15に示す工程では、図21に示す半導体装置95チップ積層型半導体装置を製造する際に用いる配線母基板71を準備する。配線母基板71は、マトリックス状に配置され、半導体装置95が形成される複数の半導体装置形成領域Fと、各半導体装置形成領域Fを囲むダイシングライン73と、複数の半導体装置形成領域Fの外側に配置された枠部図示せずと、該枠部に所定の間隔で配置され、配線母基板71を搬送位置決めする際に使用する位置決め孔図示せずと、を有する。配線母基板71は、MAPMoldArrayProcess方式で処理される基板である。配線母基板71は、ダイシングライン73に沿って切断されることで、図21に示す半導体装置95の構成要素の1つである配線基板74後述する図21参照となる。つまり、配線母基板71は、複数の配線基板74が連結された構成とされている。ここで、配線基板74の構成について説明する。図15を参照するに、配線基板74は、基板本体76と、接続パッド77と、ランド79と、配線パターン81と、ソルダーレジスト83,84と、を有する。配線基板74の厚さは、例えば、0.2mmとすることができる。基板本体76は、略四角形とされており、平坦な表面76a及び裏面76bを有する。基板本体76としては、例えば、ガラスエポキシ基板を用いることができる。接続パッド77は、基板本体76の表面76aに設けられている。接続パッド77には、後述する図16に示すチップ積層体86が実装される。ランド79は、基板本体76の裏面76bに設けられている。配線パターン81は、基板本体76に内設されている。配線パターン81の一方の端部は、接続パッド77と接続されており、配線パターン81の他方の端部は、ランド79と接続されている。ソルダーレジスト83は、接続パッド77の上面77a後述する図16に示すチップ積層体86が搭載される面を露出するように、基板本体76の表面76aに設けられている。ソルダーレジスト84は、ランド79の下面後述する図19に示す外部接続端子93が搭載される面を露出するように、基板本体76の裏面76bに設けられている。図15に示す工程では、配線母基板71を準備した後、接続パッド77の上面77aに、図示していないバンプを形成する。該バンプは、例えば、ボンディング装置図示せずにより、接続パッド77の上面77aにAuワイヤを超音波熱圧着後、該Auワイヤの後端を引き切ることで形成するワイヤスタッドバンプ方式。次いで、図16に示す工程では、接続パッド77の上面77aに形成された図示していないバンプと、チップ積層体86の最下層に配置される半導体チップ26の裏面電極36とを接触させ、その後、低温例えば、150°Cによりバンプ図示せずと裏面電極36例えば、高さ10μmのバンプとを溶融させることで、配線母基板71の接続パッド77に半導体チップ261段目の半導体チップを仮固着する。このとき、チップ積層体86の最下層に配置される半導体チップ26としては、例えば、IF用半導体チップを用いることができる。次いで、チップ積層体86の下から2段目に配置される半導体チップ26の裏面電極36と、チップ積層体86の最下層に配置される半導体チップ26の表面電極35例えば、高さ15μmのバンプとが接触するように、最下層に配置された半導体チップ26上に2段目に配置される半導体チップ26を配置する。その後、低温例えば、150°Cにより、表面電極35及び裏面電極36を溶融させることで、最下層に配置された半導体チップ26上に、2段目に配置される半導体チップ26を仮固着する。上記2段目に配置される半導体チップ26としては、メモリ用半導体チップ例えば、DRAMを用いることができる。次いで、上記2段目に配置される半導体チップ26を搭載する方法と同様な手法により、2段目に配置される半導体チップ26上に、2つの半導体チップ26言い換えれば、3段目及び4段目に配置される半導体チップ26を順次仮固着する。上記2段目及び4段目に配置される半導体チップ26としては、メモリ用半導体チップ例えば、DRAMを用いることができる。その後、積層した複数の半導体チップ26本実施の形態の場合、4つのチップ半導体26を、高温例えば、300°Cに加熱し、かつ荷重を印加することにより、半導体チップ26の裏面電極36と配線母基板71のバンプ図示せず、及び表面電極35と裏面電極36を完全に圧着する。これにより、複数の半導体チップ26間が電気的に接続され、かつ配線母基板71配線基板74の母材と電気的に接続されたチップ積層体86複数の半導体チップ26が積層された構造体が形成される。このとき、半導体チップ26間、及び半導体チップ26と配線母基板71との間には、隙間が形成される。なお、上記説明では、仮固着後に、荷重を印加することで、複数の半導体チップ26及び配線母基板71を電気的に接続する場合を例に挙げて説明したが、例えば、超音波を印加して、表面電極35と裏面電極36、及び半導体チップ26の裏面電極36と配線母基板71配線基板74の接続パッド77を電気的に接続してもよい。また、複数の半導体チップ26のうちの1つの半導体チップを積み重ねる毎に、仮固着せずに、高温加圧する本圧着を実施してもよい。次いで、図17に示す工程では、半導体チップ26間に形成された隙間、及び半導体チップ26と配線基板74との間に形成された隙間を充填し、チップ積層体86の外周側面86a及び上面86bを覆うと共に、チップ積層体86を封止する第1の封止体89を形成する。具体的には、例えば、後述する図18に示す第2の封止体91よりも弾性力ヤング率の小さいアンダーフィル樹脂88第1の封止体89の母材をチップ積層体86の上面86bに滴下供給することで、毛細管現象により、半導体チップ26間に形成された隙間、及び半導体チップ26と配線母基板71との間に形成された隙間を充填する。このとき、チップ積層体86の上面86bは、滴下供給されたアンダーフィル樹脂88により覆われる。また、チップ積層体86の外周側面86aは、重力によりチップ積層体86の下方に移動するアンダーフィル樹脂88により覆われる。これにより、半導体チップ26間に形成された隙間、及び半導体チップ26と配線母基板71との間に形成された隙間を充填し、かつチップ積層体86の外周側面86a及び上面86bを覆うアンダーフィル樹脂88が形成される。なお、この段階では、アンダーフィル樹脂88は、まだ硬化していない。次いで、上記アンダーフィル樹脂88を硬化させることで、図18に示す第2の封止体91よりも弾性力ヤング率が小さく、かつチップ積層体86を封止する第1の封止体89が複数形成される。具体的には、アンダーフィル樹脂88として熱硬化性樹脂を用いた場合、硬化前のアンダーフィル樹脂88を150°Cの温度で熱硬化させる。第1の封止体89の母材となるアンダーフィル樹脂88としては、例えば、シリコーンゴムを用いることができる。次いで、図18に示す工程では、配線母基板71の上面接続パッド77の上面77a及びソルダーレジスト83の上面83aよりなる面に、複数の第1の封止体89を封止し、かつ第1の封止体89よりも弾性力ヤング率が大きく、平坦な上面91aを有した第2の封止体91を形成する。第2の封止体91は、例えば、トランスファーモールド法により形成する。トランスファーモールド法を用いる場合、上下の金型図示せずの内部に形成されたキャビティ図示せずに図17に示す構造体を配置し、次いで、キャビティ内に、例えば、エポキシ樹脂等の熱硬化性樹脂を充填し、次いで、キャビティ内のエポキシ樹脂を加熱により熱硬化させることで、第2の封止体91を形成する。その後、図18に示す構造体を上下の金型図示せずから取り出す。なお、図18では、トランスファーモールド法により、第2の封止体91を形成する場合を例に挙げて説明したが、モールド樹脂の流動の影響が小さいコンプレッションモールド装置を用いて言い換えれば、圧縮成型方式により、第2の封止体91を形成してもよい。このように、第2の封止体91よりも弾性力の小さい材料を用いて、半導体チップ26間に形成された隙間、及びチップ積層体86と配線母基板71の上面との間に形成された隙間を充填すると共に、チップ積層体86の上面86b及び外周側面86aを覆う第1の封止体89を形成し、次いで、第1の封止体89を覆う第2の封止体91を形成することにより、半導体装置95の内部で発生する内部応力を複数の半導体チップ26に伝わりにくくすることが可能となる。これにより、複数の半導体チップ26の破損を抑制することが可能になると共に、半導体チップ26間の接続部、及び半導体チップ26と配線基板74との接続部に内部応力を伝わりにくくすることが可能となる。よって、複数の半導体チップ26間、及びチップ積層体86と配線基板74と間の電気的接続信頼性を向上できる。つまり、半導体装置95の歩留まりを向上させることができる。次いで、図19に示す工程では、図18に示す構造体を上下反転させる。次いで、配線母基板71に設けられたランド79に、外部接続端子93を搭載する。具体的には、ボールマウントツール図示せずに設けられた複数の吸着孔図示せずに外部接続端子93を吸着させ、次いで、吸着された外部接続端子93にフラックス図示せずを転写形成する。次いで、半導体装置形成領域Fに配置された複数のランド79に、フラックス図示せずが形成された外部接続端子93を一括して搭載する。次いで、配線母基板71に設けられた全てのランド79に対して外部接続端子93を搭載し、その後、配線母基板71を加熱することで外部接続端子93をランド79に固定する。これにより、配線母基板71の複数の半導体装置形成領域Fに、それぞれ半導体装置95が形成される。なお、この段階では、複数の半導体装置95は、隣接する半導体装置95と連結されており、個片化されていない。次いで、図20に示す工程では、図19に示す構造体具体的には、チップ積層体86、第1の封止体89、及び第2の封止体91が形成された配線母基板71に設けられた第2の封止体91の上面91aに、ダイシングテープ93を貼り付ける。これにより、図19に示す構造体は、ダイシングテープ93により支持される。次いで、図示していないダイシング装置に設けられたダイシングブレード図示せずにより、ダイシングライン73に沿って、配線母基板71及び第2の封止体91を切断することで、複数の半導体装置95が個片化される。次いで、図21に示す工程では、図20に示すダイシングテープ96に貼り付けられた複数の半導体装置95をピックアップする。その後、ピックアップした複数の半導体装置95を上下反転させることで、図21に示す複数の半導体装置95が製造される。第1の実施の形態の半導体チップの剥離方法によれば、第1及び第2の突き上げ部材43,44により、第1及び第2の突き上げ43a,44aが略面一とされた状態で、半導体チップ26の略全体を突き上げた後、第1の突き上げ面43aにより、複数の貫通電極34が形成された半導体チップ26の第1の部分26-1全体をさらに突き上げ、次いで、吸着コレット24により、半導体チップ26の表面26aを吸着し、その後、第1の突き上げ面43aを下方に移動させて、ダイシングテープ27から半導体チップ26を剥離させることにより、半導体チップ26に設けられた複数の貫通電極34の一部が第1の突き上げ部材43から外れた状態で、半導体チップ26が突き上げられることがなくなるため、貫通電極34に応力が集中することを回避可能となる。これにより、貫通電極34を有し、かつ薄板化された半導体チップ26言い換えれば、破損しやすい半導体チップをダイシングテープ27から剥離させた場合でも、一部の貫通電極34に応力が集中することを回避することが可能となる。よって、半導体基板31に貫通電極34を基点とするチップクラックが発生することを抑制することができる。つまり、ダイシングテープ27を介して、半導体チップ26を突き上げた際に、半導体チップ26が破損することを防止できる。なお、第1の実施の形態では、半導体チップ26として、中央部に1つの貫通電極群のみを有した半導体チップをダイシングテープ27から剥離させる場合を例に挙げて説明したが、本発明は、複数の貫通電極群を有した半導体チップにも適用可能である。この場合、複数の貫通電極群のそれぞれに対応する第2の突き上げ部材を設けることで、第1の実施の形態の半導体チップ26の剥離装置17、及び半導体チップ26の剥離方法と同様な効果を得ることができる。第2の実施の形態図22は、本発明の第2の実施の形態に係るチップ突き上げ機構の概略構成を示す平面図である。図22において、図5に示す第1の実施の形態のチップ突き上げ機構23と同一構成部分には同一符号を付す。図22を参照するに、第2の実施の形態のチップ突き上げ機構100は、第1の実施の形態で説明したチップ突き上げ機構23に設けられた第1及び第2の突き出し部材43,44の替わりに、第1及び第2の突き出し部材101,102を設けた以外は、チップ突き上げ機構23と同様な構成とされている。第1の突き出し部101は、その一方の端に幅広部104と、他方の端に幅広部105と、を有した以外は、第1の実施の形態で説明した第1の突き出し部材43図5参照と同様な構成とされている。つまり、第1の突き出し部分101の第1の突き出し面101aは、平坦な面とされている。幅広部104,105は、第2の突き出し部材102の短辺側に配置されている。幅広部104の幅W1、及び幅広部105の幅W2は、幅広部104と幅広部105との間に位置する第1の突き出し部101の幅W3よりも狭くなるように設定されている。第2の突き出し部102は、第1の実施の形態で説明した第2の突き出し部44図5参照に設けられた開口部55の替わりに、第1の突き出し部101の形状に対応した開口部107を有した以外は、第2の突き出し部44と同様な構成とされている。つまり、第2の突き出し部分102の第2の突き出し面102aは、平坦な面とされている。第2の実施の形態のチップ突き上げ機構によれば、両端に幅広形状とされた幅広部104,105を有した第1の突き上げ部材101を有することにより、図11~図14に示すダイシングテープ27から半導体チップ26を容易に剥離させることができる。また、図4に示す剥離装置17に設けられたチップ突き上げ機構23の替わりに、第2の実施の形態のチップ突き上げ機構100を適用した剥離装置は、第1の実施の形態の剥離装置17と同様な効果を得ることができる。また、チップ突き上げ機構100を適用した剥離装置を用いて半導体チップ26をダイシングテープ27から剥離させる場合、第1の実施の形態の半導体チップ26の剥離方法と同様な手法を用いることが可能であり、第1の実施の形態の半導体チップ26の剥離方法と同様な効果を得ることができる。第3の実施の形態図23は、本発明の第3の実施の形態に係るチップ突き上げ機構の概略構成を示す平面図である。図23において、図5に示す第1の実施の形態のチップ突き上げ機構23と同一構成部分には同一符号を付す。図23を参照するに、第3の実施の形態のチップ突き上げ機構110は、第1の実施の形態で説明したチップ突き上げ機構23に設けられた第2の突き出し部材44及び第1の吸着部46の替わりに、第2の突き出し部材111及び第1の吸着部112を設け、さらに、一対2つの第3の突き出し部材113を設けた以外は、チップ突き上げ機構23と同様な構成とされている。第2の突き出し部材111は、第1の実施の形態で説明した第2の突き出し部44図5参照に設けられた開口部55の替わりに、第1の突き出し部43及び一対の第3の突き出し部材113を収容可能な形状とされた開口部115を有した以外は、第2の突き出し部44と同様な構成とされている。つまり、第2の突き出し部分111の第2の突き出し面111aは、平坦な面とされている。第1の吸着部112は、第1の突き出し部43及び2つの第3の突き出し部材113を囲むように配置されている。一対の第3の突き出し部材113は、第1の突き出し部材43の長辺側に、第1の突き出し部材43を挟み込むように配置されている。第3の突き出し部材113の第3の突き出し面113aは、平坦な面とされている。第2の実施の形態のチップ突き上げ機構によれば、第1の突き出し部材43と第2の突き上げ部材111との間に、第1の突き上げ部材43を挟み込む一対の第3の突き出し部材113を設けることにより、図11~図14に示すダイシングテープ27から半導体チップ26を段階的に剥離させることができる。また、チップ突き上げ機構110を適用した剥離装置を用いて半導体チップ26をダイシングテープ27から剥離させる場合、第1の実施の形態の半導体チップ26の剥離方法と同様な手法を用いることが可能であり、ダイシングテープ27から半導体チップ26を段階的に剥離させることができる。第4の実施の形態図24~図27は、本発明の第4の実施の形態に係る剥離装置を用いた半導体チップの剥離方法を説明するための断面図である。ここで、第4の実施の形態に係る剥離装置120を用いた半導体チップ26の剥離方法を説明する前に、第4の実施の形態に係る剥離装置120の構成について説明する。図24を参照するに、第4の実施の形態に係る剥離装置120は、第1の実施の形態の剥離装置17図11参照に設けられたチップ突き上げ機構23の替わりに、チップ突き上げ機構121を設けた以外は、剥離装置17と同様に構成される。チップ突き上げ機構121は、第1の実施の形態で説明したチップ突き上げ機構23に設けられた第1の突き上げ部材43の替わりに、第1の突き上げ部材122を設けた以外は、チップ突き上げ機構23と同様な構成とされている。第1の突き上げ部材122は、第2の突き上げ部材44の内側に配置されている。第1の突き上げ部材122は、1つの曲面とされ、ダイシングテープ27を介して、半導体チップ26を突き上げる第1の突き上げ面122aを有する。第1の突き上げ部材122のうち、第1の突き上げ面122aを構成する部分は、前記第1の突き上げ部材122の外周縁122Aから第1の突き上げ部材122の中心G1に向かう方向に対して高さが高くなるように構成されている。また、第1の突き上げ面122aは、1つの曲面により構成されている。つまり、第1の突き上げ面122aを構成する部分は、上に凸んだラウンド形状とされている。次に、図24~図27を参照して、第4の実施の形態に係る剥離装置120を用いた半導体チップ26の剥離方法について説明する。始めに、図24に示す工程では、吸着ステージ41の吸着面41a、第1の突き出し部材122の第1の突き出し面122aの中央言い換えれば、第1の突き出し面122aのうち、最も高い部分、及び第2の突き出し部材44の第2の突き出し面44aを略同一平面上に配置し、その後、吸着面41a、第1の突き出し面122aの中央、及び第2の突き出し面44aに、複数の半導体チップ26が貼着されたダイシングテープ27の裏面27bを吸着させる。次いで、図25に示す工程では、図24に示す状態第1の突き出し面122aの中央及び第2の突き出し面44aが吸着面41aに対して略面一となる状態から、第1の突き出し面122aの中央及び第2の突き出し面44aが吸着面41aよりも上方に配置されるように、チップ突き上げ機構移動手段45により第1の突き上げ部材122及び第2の突き上げ部材44を上方に同じ量移動させることで、略同一平面上に配置された第1の突き出し面122aの中央及び第2の突き出し面44aにより、半導体チップ26の略全体を突き上げる。これにより、半導体チップ26の第2の部分26-2のうち、外周縁付近に位置する裏面26bがダイシングテープ27から剥離される。次いで、図26に示す工程では、図25に示す状態から、第1の突き上げ面122aの位置が第2の突き上げ面44aの位置よりも上方に配置されるように、第1の移動手段45-1により、第1の突き上げ面122aを上方に移動させることで、半導体チップ26の第1の部分26-1全体を突上げて、半導体チップ26の第1の部分26-1のみがダイシングテープ27に貼着された状態にする。このとき、先に説明したように、第1の突き上げ面122a曲面を構成する部分が、第1の突き上げ部材122の外周縁122Aから第1の突き上げ部材122の中心G1に向かう方向に対して高さが高くなるラウンド形状とされているため、該ラウンド形状に沿うように、第2の部分26-2の外周縁付近ダイシングテープ27が剥離された部分から半導体チップ26の中央に向かってダイシングテープ27が徐々に剥離される。このため、第1の実施の形態で説明した平坦な第1の突き上げ面43aを有した第1の突き上げ部材43を用いた場合と比較して、ダイシングテープ27の剥離時に、貫通電極34が形成された半導体チップ26の第1の部分26-1に応力が集中することを抑制可能となるので、半導体チップ26の破損を抑制できる。次いで、吸着コレット24により、凹部62に半導体チップ26の第1の部分26-1に形成された表面電極35が収容されるように、半導体チップ26の表面26aを吸着する。次いで、図27に示す工程では、図26に示す状態から第1の突き上げ部材122を下方に移動させる。これにより、ダイシングテープ27から半導体チップ26が離間して、半導体チップ26の裏面26b全体からダイシングテープ27が剥離される。その後、第1の突き出し面122aの中央及び第2の突き出し面44aが吸着面41aに対して略面一となるように、第1の突き上げ面122a及び第2の突き上げ面44aの位置を調整する。第4の実施の形態によれば、第1の突き上げ面122a曲面を構成する部分が、第1の突き上げ部材122の外周縁122Aから第1の突き上げ部材122の中心G1に向かう方向に対して高さが高くなるラウンド形状とされたチップ突き上げ機構121を用いることで、該ラウンド形状に沿うように、第2の部分26-2の外周縁付近ダイシングテープ27が剥離された部分から半導体チップ26の中央に向かってダイシングテープ27を徐々に剥離することが可能となる。このため、第1の実施の形態で説明した平坦な第1の突き上げ面43aを有した第1の突き上げ部材43を用いた場合と比較して、ダイシングテープ27の剥離時に、貫通電極34が形成された半導体チップ26の第1の部分26-1に応力が集中することを抑制可能となるので、半導体チップ26の破損を抑制できる。図28及び図29は、第4の実施の形態に係る第1の突き上げ部材の変形例を示す側面図である。図28を参照するに、第1の突き上げ部材125は、第1の突き上げ面127を構成する部分には、階段状に突出し、かつ高さの異なる上面126A,126B複数の上面を有する突出部126が設けられている。また、第1の突き上げ面127は、高さの異なる上面126A,126Bにより構成されている。上面126A,126Bは、平坦な面とされている。図29を参照するに、第1の突き上げ部材130は、第1の突き上げ面132を構成する部分には、階段状に突出し、かつ高さの異なる上面131A,131B,131C複数の上面を有する突出部131が設けられている。また、第1の突き上げ面132は、高さの異なる上面131A,131B,131Cにより構成されている。上面131A,131B,131Cは、平坦な面とされている。このような構成とされた第1の突き上げ部材125,130を用いて、半導体チップ26をダイシングテープ27から剥離させた場合、第4の実施の形態の第1の突き上げ部材122を用いた場合と同様な効果を得ることができる。なお、上記高さの異なる上面第1の突き上げ面127,132の数は、図28及び図29に限定されない。該高さの異なる上面の数は、2つ以上であればよい。また、最上部に配置された上面126B,131Cを、先に説明した図24に示す第1の突き上げ面122aのように曲面としてもよい。以上、本発明の好ましい実施の形態について詳述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形変更が可能である。具体的には、第1~第4の実施の形態では、半導体チップ26の中央に複数の貫通電極34が形成された半導体チップ26言い換えれば、中央に貫通電極群を備えた半導体チップ26を、ダイシングテープ27を剥離させる場合を例に挙げて説明したが、第1の突き出し部材43,101,122,125,130により、半導体チップの全ての貫通電極形成領域を突き上げ、かつダイシングテープ27から剥離させることが可能な構成であれば、本発明は、いかなる半導体チップにも適用可能である。"