"第1の電源と第2の電源との間に接続され、伝送路を介して入力される差動入力信号の基準電圧を変換した差動出力信号を出力する変換部と、前記第1の電源または前記第2の電源と前記変換部との間に接続され、前記差動入力信号の前記伝送路により減衰した周波数成分を補正するイコライザ部と、を備える基準電圧変換回路。前記イコライザ部は、前記差動入力信号の高周波成分をブーストする特性を有している、請求項1に記載の基準電圧変換回路。前記イコライザ部は、前記差動入力信号の高周波成分を調整する容量素子を有している、請求項2に記載の基準電圧変換回路。前記イコライザ部は、前記差動入力信号の高周波成分を複数段階にブーストする特性を有している、請求項2に記載の基準電圧変換回路。前記イコライザ部は、前記差動入力信号の高周波成分を複数段階に調整する複数の容量素子を有している、請求項4に記載の基準電圧変換回路。前記イコライザ部は、前記差動入力信号の低周波成分を減衰させる特性を有している、請求項1乃至5のいずれか一つに記載の基準電圧変換回路。前記イコライザ部は、前記差動入力信号の低周波成分を調整する抵抗素子を有している、請求項6に記載の基準電圧変換回路。前記イコライザ部は、前記差動入力信号の低周波成分を複数段階に減衰させる特性を有している、請求項6に記載の基準電圧変換回路。前記イコライザ部は、前記差動入力信号の低周波成分を複数段階に調整する複数の抵抗素子を有している、請求項8に記載の基準電圧変換回路。前記イコライザ部は、前記第1の電源または前記第2の電源と前記変換部との間に、並列に接続された抵抗素子及び容量素子を有している、請求項1に記載の基準電圧変換回路。前記イコライザ部は、前記抵抗素子及び/又は前記容量素子の動作をオン/オフするスイッチ回路を有している、請求項10に記載の基準電圧変換回路。前記イコライザ部は、前記第1の電源または前記第2の電源と前記変換部との間に、並列に接続された複数の抵抗素子及び複数の容量素子を有している、請求項1に記載の基準電圧変換回路。前記イコライザ部は、前記複数の抵抗素子及び/又は前記複数の容量素子の動作をオン/オフする複数のスイッチ回路を有している、請求項12に記載の基準電圧変換回路。前記変換部は、前記差動入力信号に応じて前記差動出力信号の一方の信号を出力する、互いに直列接続された第1及び第2のトランジスタと、前記差動入力信号に応じて前記差動出力信号の他方の信号を出力し、前記第1及び第2のトランジスタと並列接続されるとともに、互いに直列接続された第3及び第4のトランジスタと、を有する、請求項1乃至13のいずれか一つに記載の基準電圧変換回路。前記イコライザ部は、前記第1の電源または前記第2の電源と前記第1または第2のトランジスタとの間に、並列に接続された第1の抵抗器及び第1のコンデンサと、前記第1の電源または前記第2の電源と前記第3または第4のトランジスタとの間に、並列に接続された第2の抵抗器及び第2のコンデンサと、を有する、請求項14に記載の基準電圧変換回路。差動入力信号の一方の信号がゲートに入力される第1のトランジスタと、前記第1のトランジスタと直列に接続され、前記差動入力信号の他方の信号がゲートに入力される第2のトランジスタと、前記差動入力信号の他方の信号がゲートに入力される第3のトランジスタと、前記第3のトランジスタと直列に接続され、前記差動入力信号の一方の信号がゲートに入力される第4のトランジスタと、前記第1のトランジスタと前記第2のトランジスタとの接続点から差動出力信号の一方の信号を出力する第1の出力端子と、前記第3のトランジスタと前記第4のトランジスタとの接続点から前記差動出力信号の他方の信号を出力する第2の出力端子と、前記第1及び第3のトランジスタのソースに接続された第1の電源端子と、前記第2のトランジスタのドレインに一端が接続され、互いに並列に接続された第1の抵抗器及び第1のコンデンサと、前記第4のトランジスタのドレインに一端が接続され、互いに並列に接続された第2の抵抗器及び第2のコンデンサと、前記第1の抵抗器及び前記第1のコンデンサの他端と、前記第2の抵抗器及び前記第2のコンデンサの他端とに接続された第2の電源端子と、を備える基準電圧変換回路。前記第1の抵抗器には、複数の前記第1のコンデンサが並列に接続され、前記第2の抵抗器には、複数の前記第2のコンデンサが並列に接続され、前記複数の第1のコンデンサ及び前記複数の第2のコンデンサの各々に直列に接続され、外部からの制御信号が各々のゲートに入力される複数の制御トランジスタを、備える、請求項16に記載の基準電圧変換回路。前記第1のコンデンサには、複数の前記第1の抵抗器が並列に接続され、前記第2のコンデンサには、複数の前記第2の抵抗器が並列に接続され、前記複数の第1の抵抗器及び前記複数の第2の抵抗器の各々に直列に接続され、外部からの制御信号が各々のゲートに入力される複数の制御トランジスタを、備える、請求項16に記載の基準電圧変換回路。前記第1の抵抗器及び前記第1のコンデンサを含む第1の並列回路が、さらに複数並列に接続され、前記第2の抵抗器及び前記第2のコンデンサを含む第2の並列回路が、さらに複数並列に接続され、前記複数の第1の並列回路及び第2の並列回路の各々に直列に接続され、外部からの制御信号が各々のゲートに入力される複数の制御トランジスタを、備える、請求項16に記載の基準電圧変換回路。前記第1の抵抗器及び前記第1のコンデンサには、さらに複数の前記第1の抵抗器及び複数の前記第1のコンデンサが並列に接続され、前記第2の抵抗器及び前記第2のコンデンサには、さらに複数の前記第2の抵抗器及び複数の前記第2のコンデンサが並列に接続され、前記複数の第1の抵抗器、前記複数の第2の抵抗器、前記複数の第1のコンデンサ及び前記複数の第2のコンデンサの各々に直列に接続され、外部からの制御信号が各々のゲートに入力される複数の制御トランジスタを、備える、請求項16に記載の基準電圧変換回路。第1及び第2の端子と、前記第1の端子に結合されたゲートと第1の電源端子に結合されたソースと第1のノードに結合されたドレインとを有する第1のトランジスタと、前記第2の端子に結合されたゲートと前記第1のノードに結合されたソースと第2のノードに結合されたドレインとを有する第2のトランジスタと、前記第2の端子に結合されたゲートと前記第1の電源端子に結合されたソースと第3のノードに結合されたドレインとを有する第3のトランジスタと、前記第1の端子に結合されたゲートと前記第3のノードに結合されたソースと第4のノードに結合されたドレインとを有する第4のトランジスタと、前記第3のノードに結合された第3の端子と、前記第1のノードに結合された第4の端子と、前記第2のノードと第2の電源端子との間に結合された第1の抵抗素子と、前記第2のノードと前記第2の電源端子との間に結合された第1の容量素子と、前記第4のノードと前記第2の電源端子との間に結合された第2の抵抗素子と、前記第4のノードと前記第2の電源端子との間に結合された第2の容量素子と、を有する半導体装置。従来のイコライザ回路900では、入力される差動入力信号IN901,IN902の基準電圧が一定のレベルであることが、回路動作の前提となっている。例えば、差動入力信号IN901,IN902が0Vの場合、トランジスタM901,M902はオンしないため、イコライザ回路900は動作することができない。このため、従来のイコライザ回路900は、単体の回路として動作することができず、その前段に、差動入力信号の基準電圧を所定のレベルに変換する基準電圧変換回路が、別途必要である。なお、基準電圧とは、差動信号のHighとLowの中間の電圧コモン電圧であり、信号のHighとLowを判定するための基準となる電圧である。そこで、一般的な基準電圧変換回路と従来のイコライザ回路900とで回路を構成することにより、差動入力信号を所定のレベルに変換し、所定の周波数特性を得ることは可能である。しかしながら、従来のイコライザ回路900は、抵抗器R910,R911及び電流源916a、916bを有しているため、回路規模が大きいという問題がある。特に、インタフェースの高速化にともない、高速動作を可能にするためには、ジッタの問題から抵抗器や電流源の回路面積が非常に大きくなってしまう。したがって、従来のイコライザ回路と基準電圧変換回路とを用いた回路では、回路規模が大きいという問題があった。本発明に係る基準電圧変換回路は、第1の電源と第2の電源との間に接続され、伝送路を介して入力される差動入力信号の基準電圧を変換した差動出力信号を出力する変換部と、前記第1の電源または前記第2の電源と前記変換部との間に接続され、前記差動入力信号の前記伝送路により減衰した周波数成分を補正するイコライザ部と、を備えるものである。本発明では、第1の電源と第2の電源との間に変換部を接続し、第1の電源また第2の電源と変換部との間にイコライザ部を接続することにより、他にイコライザ回路を設ける必要がなく、回路素子の数を減らすことができるため、回路規模を削減することができる。また、本発明に係る基準電圧変換回路は、差動入力信号の一方の信号がゲートに入力される第1のトランジスタと、前記第1のトランジスタと直列に接続され、前記差動入力信号の他方の信号がゲートに入力される第2のトランジスタと、前記差動入力信号の他方の信号がゲートに入力される第3のトランジスタと、前記第3のトランジスタと直列に接続され、前記差動入力信号の一方の信号がゲートに入力される第4のトランジスタと、前記第1のトランジスタと前記第2のトランジスタとの接続点から差動出力信号の一方の信号を出力する第1の出力端子と、前記第3のトランジスタと前記第4のトランジスタとの接続点から前記差動出力信号の他方の信号を出力する第2の出力端子と、前記第1及び第3のトランジスタのソースに接続された第1の電源端子と、前記第2のトランジスタのドレインに一端が接続され、互いに並列に接続された第1の抵抗器及び第1のコンデンサと、前記第4のトランジスタのドレインに一端が接続され、互いに並列に接続された第2の抵抗器及び第2のコンデンサと、前記第1の抵抗器及び前記第1のコンデンサの他端と、前記第2の抵抗器及び前記第2のコンデンサの他端とに接続された第2の電源端子と、を備えるものである。本発明では、基準電圧を変換するトランジスタと電源との間に、並列に接続された抵抗器及びのコンデンサを接続することにより、他にイコライザ回路を設ける必要がなく、回路素子の数を減らすことができるため、回路規模を削減することができる。本発明に係る半導体装置は、第1及び第2の端子と、前記第1の端子に結合されたゲートと第1の電源端子に結合されたソースと第1のノードに結合されたドレインとを有する第1のトランジスタと、前記第2の端子に結合されたゲートと前記第1のノードに結合されたソースと第2のノードに結合されたドレインとを有する第2のトランジスタと、前記第2の端子に結合されたゲートと前記第1の電源端子に結合されたソースと第3のノードに結合されたドレインとを有する第3のトランジスタと、前記第1の端子に結合されたゲートと前記第3のノードに結合されたソースと第4のノードに結合されたドレインとを有する第4のトランジスタと、前記第3のノードに結合された第3の端子と、前記第1のノードに結合された第4の端子と、前記第2のノードと第2の電源端子との間に結合された第1の抵抗素子と、前記第2のノードと前記第2の電源端子との間に結合された第1の容量素子と、前記第4のノードと前記第2の電源端子との間に結合された第2の抵抗素子と、前記第4のノードと前記第2の電源端子との間に結合された第2の容量素子と、を有するものである。本発明では、第2のトランジスタと第2の電源端子との間に、第1の抵抗素子及び第1の容量素子を接続し、第4のトランジスタと第2の電源端子との間に、第2の抵抗素子及び第2の容量素子を接続することにより、他にイコライザ回路を設ける必要がなく、回路素子の数を減らすことができるため、回路規模を削減することができる。本発明によれば、回路規模を削減することが可能な基準電圧変換回路を提供することができる。本発明の前提例本発明の実施の形態について説明する前に、まず、本発明が適用されるに至る前提例の回路構成について、図1を用いて説明する。図1に示されるように、前提例の回路800は、一般的な基準電圧変換回路910と従来のイコライザ回路900とを接続して構成されている。基準電圧変換回路910は、Pチャネル型MOSトランジスタであるトランジスタMP1、MP2,MP3,MP4を備えている。VDD電源電位とGND接地電位の間に、直列接続されたトランジスタMP4及びMP3と、直列接続されたトランジスタMP2及びMP1とが、並列に接続されている。入力信号RXP、RXNは、GNDに終端された終端抵抗TR1不図示を介し、0Vを基準電圧とした差動信号で基準電圧変換回路910に入力される。一方の入力信号RXPが、トランジスタMP4及びMP1のゲートに入力され、他方の入力信号RXNが、トランジスタMP3及びMP2のゲートに入力される。入力信号RXP,RXNの基準電圧は、基準電圧変換回路910により、次段のイコライザ回路900が動作可能な基準電圧に変換される。トランジスタMP2とトランジスタMP1との接続点から一方の出力信号OUTP1が出力され、イコライザ回路900のM901のゲートに入力される。トランジスタMP4とトランジスタMP3との接続点から他方の出力信号OUTN1が出力され、イコライザ回路900のM902のゲートに入力される。イコライザ回路900の構成は、図14と同様の構成である。すなわち、VDDとGNDの間に、直列接続された抵抗器R910、トランジスタM901及び電流源916aと、直列接続された抵抗器R911、トランジスタM902及び電流源916bとが、並列に接続されている。さらに、トランジスタM901及び電流源916aの接続点と、トランジスタM902及び電流源916bの接続点との間に、コンデンサC901及び抵抗器R901が並列に接続されている。抵抗器R911とトランジスタM902との接続点から一方の出力信号OUTPが出力され、抵抗器R910とトランジスタM901との接続点から他方の出力信号OUTNが出力される。この前提例の回路800では、基準電圧変換回路910により基準電圧を変換された信号が、イコライザ回路900により所定の周波数特性を得て、外部環境のコネクタケーブルボード基盤の減衰特性により発生するISIを補正している。上述のように、前提例の回路800では、基準電圧の変換と周波数特性の補正とを行うために、基準電圧変換回路とイコライザ回路とが必要であり、回路規模が大きくなるという問題がある。特に、抵抗機R910,R911及び電流源916a、916bの回路面積が非常に大きくなる傾向にある。また、前提例の回路800では、基準電圧を変換するための基準電圧変換回路と周波数特性を補正するイコライザ回路とが必要であり、それぞれの回路で電流を消費するため、消費電流が大きいという問題がある。そこで、本発明では、以下に説明するように、基準電圧を変換するための回路と、周波数特性を補正するための回路とを一つの回路で構成し、回路規模の増大を抑えるとともに、消費電力の低減を可能にする。本発明の実施の形態1以下、図面を参照して本発明の実施の形態1について説明する。図2は、本発明の実施の形態1に係る高速シリアル伝送システムの構成を示している。図2に示されるように、この高速シリアル伝送システムは、伝送路300を介して接続された出力装置220と入力装置120とを備えている。なお、出力装置220と入力装置120とは、別々の装置であってもよいし、1つの装置内部に設けられていてもよい。伝送路300は、高速シリアル伝送路であり、例えば、SerialATA、PCI-Express、USB等の規格に対応したケーブルである。また、伝送路300は、差動信号を伝送するために2本の信号線を含んでいる。出力装置220は、伝送路300を物理的に接続するコネクタ221、種々の回路を搭載し基盤配線を含むボード基盤222、シリアル伝送するための差動信号を出力する出力回路210を備えている。出力回路210から出力された送信元の差動信号SXP、SXNは、ボード基盤222及びコネクタ221を介して伝送路300へ出力される。入力装置120は、伝送路300を物理的に接続するコネクタ121、種々の回路を搭載し基盤配線を含むボード基盤122、シリアル伝送された差動信号を入力する半導体装置110を備えている。半導体装置110は、入力端子である入力パッド111、入力信号RXP,RXNをGNDに終端する終端抵抗TR1、入力信号RXP,RXNの基準電圧を変換するとともに、入力信号の周波数特性を補正する基準電圧変換回路100を有している。伝送路300を介して伝送された差動信号は、入力装置120では、コネクタ121、ボード基盤122を介して半導体装置110の入力パッド111に入力され、終端抵抗TR1P、TR1Nによりそれぞれ終端され、基準電圧変換回路100へ入力される。基準電圧変換回路100の構成については後述する。図3は、本発明の実施の形態1に係る高速シリアル伝送システムで入出力される信号のEYE波形アイパターン、アイダイアグラムを示している。EYE波形は、複数の信号波形を重ね合わせて図示したものである。信号の品質が良い場合、同じ形の波形が重なるため、EYEが開いた状態となり、信号の品質が悪い場合、ずれた波形が重なるため、EYEが閉じた状態となる。図3aは、出力装置220の出力回路210が伝送路300に出力する送信元の差動信号SXP、SXNのEYE波形、図3bは、伝送路300を介して入力装置120の基準電圧変換回路100に入力される信号RXP,RXNのEYE波形、図3cは、基準電圧変換回路100が出力する出力信号OUTP、OUTNのEYE波形を示している。図3aのように、出力回路210で出力される信号は、まだ伝送路300に入力される前であるため、EYEが開いて綺麗なEYE波形となっている。そして、図3bのように、伝送路300を通過した後は、波形が乱れてEYEが閉じた波形となる。伝送路の特性は高い周波数帯域が減衰されるため、信号の立ち上がり及び立ち下がり部分が減衰してEYEが潰れている。その後、図3cのように、基準電圧変換回路100により、EYEが開いた良好な波形が出力される。本発明では、基準電圧変換回路100が、伝送路により減衰した周波数特性を補正することで、EYEが開いた波形を出力する。本発明の基準電圧変換回路100では、以下に説明するように、伝送路で減衰した高周波帯域のゲインを上げ、つまり信号の切り替わりの瞬間の波形を立たせる事でEYEが開いた信号を出力する。次に、本発明の実施の形態1に係る基準電圧変換回路100について説明する。図4は、本発明の実施の形態1に係る基準電圧変換回路100の構成を示している。基準電圧変換回路100は、伝送路を介して入力される入力信号差動入力信号RXP,RXNの基準電圧を変換して出力信号差動出力信号OUTP、OUTNを出力する変換部101と、入力信号RXP,RXNの伝送路により減衰した周波数成分を補正するイコライザ部102とを有している。変換部101は、Pチャネル型MOSトランジスタであるトランジスタMP1、MP2,MP3,MP4を備えている。イコライザ部102は、コンデンサC2、C3、抵抗器R2、R3を備えている。コンデンサC2,C3は、主に信号の高周波成分を調整する機能を有し、抵抗器R2,R3は、主に信号の低周波成分を調整する機能を有している。変換部101では、入力信号RXP,RXNに応じて出力信号OUTNを出力するための、直列接続されたトランジスタMP4及びMP3と、入力信号RXP,RXNに応じて出力信号OUTPを出力するための、直列接続されたトランジスタMP2及びMP1とが、VDDとGNDとの間に並列に接続されている。イコライザ部102では、変換部101のトランジスタMP3と接地電位GNDとの間に、抵抗器R2とコンデンサC2が並列接続され、変換部101のトランジスタMP1と接地電位GNDとの間に、抵抗器R3とコンデンサC3が並列接続されている。さらに、各素子間の具体的な接続関係を説明する。入力信号RXPは、トランジスタMP4及びMP1のゲートに入力され、入力信号RXNは、トランジスタMP3及びMP2のゲートに入力される。トランジスタMP4のソースとトランジスタMP2のソースは、VDDに接続される。トランジスタMP4のドレインは、トランジスタMP3のソースに接続される。トランジスタMP2のドレインは、トランジスタMP1のソースに接続される。トランジスタMP2のドレインから出力信号OUTP、トランジスタMP4のドレインから出力信号OUTNが出力される。トランジスタMP1、MP2、MP3、MP4は、全て同じ特性のトランジスタである。4つのトランジスタを同じ特性とすることで、ばらつきが抑えられ、精度の良い差動信号を出力することができる。トランジスタMP3のドレインは、抵抗器R2の一端とコンデンサC2の一端に並列に接続し、トランジスタMP1のドレインは、抵抗器R3の一端とコンデンサC3の一端に並列に接続される。抵抗器R2、R3とコンデンサC2、C3の他端をGNDに接続している。コンデンサC2とコンデンサC3は同じ容量値であり、抵抗器R2と抵抗器R3は同じ抵抗値である。容量値、抵抗値を同じにすることで、出力信号OUTP側のイコライザ特性と、出力信号OUTN側のイコライザ特性とが同じとなり、より精度の良い差動信号を出力することができる。次に、図5を用いて、本発明の実施の形態1に係る基準電圧変換回路100の動作原理を説明する。図5aは、コンデンサC2に流れる電流IC2、図5bは、抵抗器R2に流れる電流IR2、図5cは、トランジスタMP3のドレインに流れる電流ID3、図5dは、出力信号OUTP/OUTNの電圧、図5eは、入力信号RXP/RXNの電圧を示している。図5は、入力信号RXP/RXNが変化することにより、コンデンサC2の電流IC2、抵抗器R2の電流IR2、トランジスタMP3のドレイン電流ID3が変化し、この変化に応じて出力信号OUTP/OUTNが出力される様子を示している。なお、図5a、図5b、図5cにおいて、側が電流の流入を示し、-側が電流の流出を示している。まず、理解を助けるために、トランジスタMP4、MP3のみの基本的な動作について説明する。図5eのように、入力信号RXP/RXNは、互いに逆相の相補信号であり、HighとLowが交互に繰り返される。図5e、図5dのように、入力信号RXPがLow、入力信号RXNがHighの場合、トランジスタMP4がON、トランジスタMP3がOFFとなるため、VDDからトランジスタMP4を介してOUTNの端子へ電流が流れ、出力信号OUTNはHighとなる。また、入力信号RXPがHigh、入力信号RXNがLowの場合、トランジスタMP4がOFF、トランジスタMP3がONとなるため、OUTNの端子からトランジスタMP3を介してGNDへ電流が流れ、出力信号OUTNはLowとなる。このようにして、トランジスタMP4、MP3は、入力信号RXP/RXNに応じて、入力信号RXNと同相の出力信号OUTNを出力する。次に、t1とt2の時点における、コンデンサC2、抵抗器R2を含めた具体的な動作について説明する。t1において、入力信号RXPがLowからHighに遷移し、入力信号RXNがHighからLowに遷移する図5e。そうすると、トランジスタMP4がOFF、トランジスタMP3がONに遷移し始めるため、OUTNの端子からGND側へ向かって、トランジスタMP3のドレイン電流ID3が流出する図5c。そして、コンデンサC2に電流IC2が流入することになり、コンデンサC2に電荷がチャージされる図5a。また、ドレイン電流ID3が流出しているため、出力信号OUTNは、Lowへ低下する図5d。t1からt2にかけた期間では、入力信号RXPはHigh、入力信号RXNはLowの状態が続くため、ドレイン電流ID3の流出が続き図5c、出力信号OUTNはLowのままである図5d。この期間では、ドレイン電流ID3により、コンデンサC2に一定の電荷がチャージされると飽和に近づくため、電流IC2の流入が減り図5a、逆に、抵抗器R2の電流IR2の流入が増える図5b。その後、t2において、入力信号RXPがHighからLowに遷移し、入力信号RXNがLowからHighに遷移する図5e。そうすると、トランジスタMP4がON、トランジスタMP3がOFFに遷移し始めるため、VDD側からOUTNの端子へ向かって電流が流れ、トランジスタMP3のドレイン電流ID3の流出が減るため図5c、出力信号OUTNがHighへ上昇する。このとき、コンデンサC2が放電を開始するため、コンデンサC2の電流IC2が多く流出する図5a。この放電により、抵抗器R2の電流IR2の流出が抑えされる図5b。したがって、入力信号RXNがLowからHighへ立ち上る際に、コンデンサC2が放電し、抵抗器R2に電流が流れるため、出力信号OUTNがLowからHighへの立ち上るための電圧が押し上げられることになる。この例では、t2において、図5cのように、トランジスタMP3のドレイン電流ID3の流出が、80μA減少している。そして、図5aのように、コンデンサC2の電流IC2が、70μA流出している。これにより、抵抗器R2に流れる電流IR2が本来80μA減少するはずだったのに対して、80μA-70μA=10μAの減少にとどまっている。つまり、入力信号の切り替わりの瞬間に、コンデンサC2によって電流を補充している事が分かる。このように、基準電圧変換回路100では、抵抗器R2、R3とコンデンサC2、C3を、トランジスタMP3、MP1とGNDとの間に接続する事で、入力信号RXP、RXNに差動信号が入力されるごとにコンデンサC2およびC3には電荷の充放電が繰り返される。例えば、トランジスタMP3のゲート電圧の方がトランジスタMP1のゲート電圧より低い場合、トランジスタMP3に流れる電流がコンデンサC2にチャージされる。そして、入力信号RXP、RXNの差動信号が高周波数で動作している場合は、トランジスタMP3のゲート電圧が高い電圧に遷移するため、トランジスタMP3はOFFしようとしGNDへ流れる電流が少なくなり始めるが、コンデンサC2に蓄えられていた電荷が放電されるため、トランジスタMP3のソース電圧が上昇する。同時にトランジスタMP4のゲート電圧が低くなるため、出力電圧がデータの切り替わる際に、抵抗器R2及びコンデンサC2の無い、トランジスタMP3とMP4のみで構成される以上の利得が生まれることになる。なお、ここではトランジスタMP4、MP3の動作について説明したが、トランジスタMP2、MP1も同様に動作する。図6は、本発明の実施の形態1に係る基準電圧変換回路100の周波数特性を示している。本実施形態では、基準電圧変換回路100のイコライザ特性により伝送路特性をキャンセルする。特性W1は伝送路の減衰特性であり、特性W2は基準電圧変換回路100のイコライザ特性であり、特性W3は伝送路と基準電圧変換回路100による、伝送路の始まりから基準電圧変換回路100の出力までの周波数特性である。伝送路の特性W1が高周波で減衰するため、基準電圧変換回路100は、特性W2のように、高周波の領域で利得が上昇ブーストするようなイコライザ特性を有している。そうすると、伝送路の減衰特性を受けた信号に対して基準電圧変換回路100を通過することにより、特性W1のように減衰した特性が、特性W2の高周波をブーストしたイコライザ特性によりキャンセルされて、特性W3のようにフラットな特性を得ることができる。したがって、伝送路で特性W1により発生するISIを、基準電圧変換回路100の特性W2のイコライザ特性により補正することができる。ここで、基準電圧変換回路100の周波数特性と、各回路素子の設定値について検討する。基準電圧変換回路100では、主に低周波数帯域の利得を抵抗器R2と抵抗器R3によって調整し、主に高周波数帯域の利得をコンデンサC2とコンデンサC3によって調整することができる。したがって、伝送路の減衰特性に応じて、抵抗器R2,R3、コンデンサC2,C3を設定することで、減衰した特性をキャンセルすることができる。ただし、基準電圧変換回路100では、抵抗器R2,R3、コンデンサC2,C3と同時に、トランジスタMP1~MP4も動作するため、イコライザのブースト強度上昇量は、全ての素子、つまり、トランジスタMP1~MP4、抵抗器R2、R3、コンデンサC2、C3の影響を受ける。なお、ブースト強度が強いとは、ブースト量が大きいことであり、ブースト強度が弱いとは、ブースト量が小さいことである。具体的には、トランジスタMP3とトランジスタMP1が持つ利得を上げると、抵抗器R2、R3を小さい抵抗値としてもブースト強度が強くなる。これに対して、トランジスタMP3とトランジスタMP1が持つ利得を下げると、抵抗器R2、R3を大きい抵抗値にしないと、ブースト強度が強くならない。同様に、トランジスタMP3とトランジスタMP1が持つ利得を上げると、コンデンサC2、C3を小さい容量値としてもブースト強度が強くなる。これに対して、トランジスタMP3とトランジスタMP1が持つ利得を下げると、コンデンサC2、C3を大きい容量値にしないとブースト強度が強くならない。また、トランジスタMP4、MP2についてもON抵抗を持っており、これは入力信号が常時変化するため常時抵抗値が変化する事になるが、トランジスタMP4の抵抗値が高い状態、つまり入力信号RXPがHighで入力されている状態では、抵抗器R2、R3の抵抗値が小さくてもブースト強度が強くなり、また、コンデンサC2、C3の容量値が小さくてもブースト強度が強くなる。逆に、トランジスタMP4の抵抗値が低い状態、つまり、入力信号RXPがLowで入力されている状態では、抵抗器R2、R3の抵抗値を大きくしないとブースト強度が強くならない。トランジスタMP2についても同様に、トランジスタMP2の抵抗値が高い状態、つまり、入力信号RXPがHighで入力されている状態では、抵抗器R2、R3の抵抗値が小さくてもブースト強度が強くなり、また、コンデンサC2、C3の容量値が小さくてもブースト強度が強くなる。逆に、トランジスタMP2の抵抗値が低い状態、つまり、入力信号RXPがLowで入力されている状態では、抵抗器R2、R3の抵抗値を大きくないとブースト強度が強くならない。以上のように、本実施形態では、基準電圧変換回路において、トランジスタMP1~MP4に加えて、トランジスタと電源との間に、抵抗器R2,R3、コンデンサC2、C3を備えることで、基準電圧を変換するとともに、周波数特性を補正することを可能にした。図1のような前提例では、基準電圧変換回路とイコライザ回路とを別々に有していたため、計6個のトランジスタが必要であったのに対して、本実施形態では、4つのトランジスタで構成でき、さらに、イコライザ回路の抵抗器2つと定電流源2つを削減することができるため、回路規模を大きく削減できる。特に、イコライザ回路に示す様なVDD側の抵抗器や定電流源は製造ばらつきの観点からジッタ増加を懸念して相対精度を良くするためにサイズが大きいため、イコライザ回路が削減できる効果は非常に大きい。さらに、前提例のようにイコライザ回路が不要であるため、消費電力を低減することができる。例えば、図1の前提例の回路と、図4の本実施形態の回路を実際に設計し、比較してみると、前提例では、基準電圧変換回路910の電流が5mA、面積が625μm2、イコライザ回路900の電流が2mA、面積が22500μm2であるのに対して、本実施形態では、基準電圧変換回路100の電流が5mA、面積が2500μm2である。したがって、本実施形態では、前提例に比べて、電流を30削減でき、面積も1/9に縮小することができる。本発明の実施の形態2次に、図面を参照して本発明の実施の形態2について説明する。実施の形態1では、コンデンサの容量値、抵抗器の抵抗値が固定であったが、本実施形態では、コンデンサの容量値を調整可能としている。図7は、本発明の実施の形態2に係る基準電圧変換回路100の構成を示している。本実施形態の基準電圧変換回路100では、図4の実施の形態1の回路構成と比べて、変換部101の構成は同様であるが、イコライザ部102の構成が異なっている。すなわち、図4の構成に対し、コンデンサC4、C5を追加し、NchMOSトランジスタであるトランジスタMN1~MN4を追加している。トランジスタMN1~MN4は、それぞれコンデンサC4,C2,C3,C5のイコライザ動作を制御するためのスイッチ回路である。図7の基準電圧変換回路100の具体的な接続関係を説明する。トランジスタMP3のドレインに抵抗器R2の一端とトランジスタMN1MN2のドレインを接続し、トランジスタMN1のソースにコンデンサC4の一端を接続し、トランジスタMN2のソースにコンデンサC2の一端を接続し、抵抗器R2コンデンサC2C4の他端にはGNDを接続する。また、トランジスタMP1のドレインに抵抗器R3の一端とトランジスタMN3MN4のドレインを接続し、トランジスタMN3のソースにはコンデンサC3の一端を接続し、トランジスタMN4のソースにはコンデンサC5の一端を接続し、抵抗器R3コンデンサC3C5の他端にはGNDを接続する。ここで、コンデンサC4とC5は同じ容量値である。コンデンサC2及びC3と、コンデンサC4及びC5とは、容量値が同じであってもよいし、異なっていてもよい。伝送路の減衰特性を段階的に補正できれば、任意の値が設定可能である。さらに、トランジスタMN2MN3のゲートには入力端子EQBOOST1、トランジスタMN1MN4のゲートには入力端子EQBOOST2を接続する。このように、本実施形態では、実施の形態1の動作に加えて、NchトランジスタMN1~MN4を使用することによりイコライザのブースト強度調整機能を持たせている。すなわち、入力端子EQBOOST1、EQBOOST2に入力する制御信号によってトランジスタMN1~MN4のON/OFFを切り替えてコンデンサの容量値を可変にする事で、イコライザのブースト強度を調整する。例えば、入力端子EQBOOST1のみVDDを入力すると、トランジスタMN2、MN3のみがONし、コンデンサC2、C3のみがイコライザとして作用する。また、入力端子EQBOOST2のみVDDを入力すると、トランジスタMN1、MN4のみがONし、コンデンサC4、C5のみがイコライザとして作用する。さらに、入力端子EQBOOST1と入力端子EQBOOST2の両方にVDDを入力すると、トランジスタMN1、MN2、MN3、MN4がONし、コンデンサC2の容量とコンデンサC4の容量とを加算した容量、及び、コンデンサC3の容量とコンデンサC5の容量とを加算した容量により、イコライザ特性が設定される。図8は、本発明の実施の形態2に係る基準電圧変換回路100の周波数特性を示している。図8には、2種類の伝送路による減衰特性が記載されている。特性W1、W4は伝送路の減衰特性であり、特性W2、W5は基準電圧変換回路100のイコライザ特性であり、特性W3は伝送路と基準電圧変換回路100による周波数特性である。特性W1は、例えば、特性W4の伝送路よりも短い伝送路の特性であり、図6と同じく、高周波が減衰する伝送路の減衰特性である。特性W1の減衰特性に対しては、入力端子EQBOOST1にのみVDDを入力する。そうすると、トランジスタMN2、MN3のみがONするため、実施の形態1と同様に、コンデンサC2と抵抗器R2およびコンデンサC3と抵抗器R3によって得られる利得により、特性W2のようなイコライザ特性となる。したがって、伝送路で高周波が減衰した特性W1に対し、基準電圧変換回路100のイコライザ特性により高周波をブーストすることで、特性3のように補正されたフラットな特性が得られる。特性W4は、例えば、特性W1の伝送路よりも長い伝送路の特性であり、特性W1よりも高周波が大きく減衰する減衰特性である。この場合、入力端子EQBOOST1と入力端子EQBOOST2の両方にVDDを入力する。そうすると、トランジスタMN1、MN2、MN3、MN4が全てONするため、コンデンサC2、抵抗器R2、コンデンサC3、抵抗器R3に加えて、コンデンサC4、C5も使用することになり、これらの素子によって得られる利得によって、特性W5のような高周波を大きくブーストするイコライザ特性となる。したがって、伝送路で高周波が大きく減衰した特性W4に対し、基準電圧変換回路100のイコライザ特性により高周波を大きくブーストすることで、減衰特性の大きい伝送路の特性をキャンセルし、特性3のように補正されたフラットな特性を得ることができる。このように、本実施形態では、実施の形態1の回路構成に加えて、さらにコンデンサを設けて、トランジスタのオン/オフにより各コンデンサの動作を制御するようにした。これにより、コンデンサの容量を制御し、基準電圧変換回路のイコライザ特性、特に高周波のブースト特性を段階的に調整することができる。したがって、伝送路ごとの減衰特性に合わせて最適なブースト強度を調整し伝送路特性をキャンセルすることができるため、よりフラットな特性を得ることができる。本発明の実施の形態3次に、図面を参照して本発明の実施の形態3について説明する。実施の形態2ではコンデンサの容量を調整していたが、本実施形態では、コンデンサではなく抵抗値を調整する構成となっている。図9は、本発明の実施の形態3に係る基準電圧変換回路100の構成を示している。本実施形態の基準電圧変換回路100では、図4の実施の形態1の回路構成と比べて、変換部101の構成は同様であるが、イコライザ部102の構成が異なっている。すなわち、図4の構成に対し、抵抗器R4、R5を追加し、NchMOSトランジスタであるトランジスタMN1~MN4を追加している。トランジスタMN1~MN4は、それぞれ抵抗器R4,R2,R3,R5のイコライザ動作を制御するためのスイッチ回路である。図9の基準電圧変換回路100の具体的な接続関係を説明する。トランジスタMP3のドレインにコンデンサC2の一端を接続し、トランジスタMP3のドレインにトランジスタMN1、MN2のドレインを接続し、トランジスタMN1のソースに抵抗器R4の一端を接続し、トランジスタMN2のソースに抵抗器R2の一端を接続し、コンデンサC2抵抗器R2R4の他端にはGNDを接続する。また、トランジスタMP1のドレインにコンデンサC3の一端を接続し、トランジスタMP1のドレインにトランジスタMN3、MN4のドレインを接続し、トランジスタMN3のソースに抵抗器R3の一端を接続し、トランジスタMN4のソースに抵抗器R5の一端を接続し、コンデンサC3抵抗器R3R5の他端にはGNDを接続する。ここで、抵抗器R4とR5は同じ抵抗値である。抵抗器R2及びR3と、抵抗器R4及びR5とは、抵抗値が同じであってもよいし、異なっていてもよい。伝送路の減衰特性を段階的に補正できれば、任意の値が設定可能である。さらに、トランジスタMN2MN3のゲートには入力端子EQBOOST1、トランジスタMN1MN4のゲートには入力端子EQBOOST2を接続する。このように、本実施形態では、実施の形態1の動作に加えて、NchトランジスタMN1~MN4を使用することによりイコライザのブースト強度調整機能を持たせる。すなわち、入力端子EQBOOST1とEQBOOST2によってトランジスタMN1~MN4のON/OFFを切り替えて抵抗器の抵抗値を可変する事で、イコライザのブースト強度を調整する。例えば、入力端子EQBOOST1のみVDDを入力すると、トランジスタMN2、MN3のみがONし、抵抗器R2、R3のみがイコライザとして作用する。また、入力端子EQBOOST2のみVDDを入力すると、トランジスタMN1、MN4のみがONし、抵抗器R4、R5のみがイコライザとして作用する。さらに、入力端子EQBOOST1と入力端子EQBOOST2の両方にVDDを入力すると、抵抗器R2と抵抗器R4の並列抵抗値及び抵抗器R3と抵抗器R5の並列抵抗値により、イコライザ特性が設定される。図10は、本発明の実施の形態3に係る基準電圧変換回路100の周波数特性を示している。図10には、2種類の伝送路による減衰特性が記載されている。特性W11、W12は伝送路の減衰特性であり、特性W13、W14は基準電圧変換回路100のイコライザ特性であり、特性W3は伝送路と基準電圧変換回路100による周波数特性である。特性W11は、例えば、特性W12の伝送路よりも短い伝送路の特性であり、図6、図8と同じく、高周波が減衰する伝送路の減衰特性である。特性W11の減衰特性に対しては、入力端子EQBOOST1にのみVDDを入力する。そうすると、トランジスタMN2、MN3のみがONするため、実施の形態1、2と同様に、コンデンサC2と抵抗器R2およびコンデンサC3と抵抗器R3によって得られる利得により、特性W14のようなイコライザ特性となる。ここでは、コンデンサC2,C3の容量により高周波をブーストし、抵抗器R2,R3の抵抗値により低周波を減衰させる。したがって、伝送路で高周波が減衰した特性W11に対し、基準電圧変換回路100のイコライザ特性により高周波をブーストし低周波を減衰させることで、特性W11よりもゲインが若干低くなるものの、伝送路の特性をキャンセルし、特性15のように補正されたフラットな特性が得られる。特性W12は、例えば、特性W11の伝送路よりも長い伝送路の特性であり、図8と同じく、特性W11よりも高周波が大きく減衰する減衰特性である。この場合、入力端子EQBOOST1と入力端子EQBOOST2の両方にVDDを入力する。そうすると、トランジスタMN1、MN2、MN3、MN4が全てONするため、コンデンサC2、抵抗器R2、コンデンサC3、抵抗器R3に加えて、抵抗器R4、R5も使用することになり、これらの素子によって得られる利得によって、特性W13のようなイコライザ特性となる。ここでは、コンデンサC2,C3の容量により高周波をブーストし、抵抗器R2,R3,R4,R5の抵抗値により低周波を大きく減衰させる。したがって、伝送路で高周波が大きく減衰した特性W12に対し、基準電圧変換回路100のイコライザ特性により高周波をブーストし低周波を大きく減衰させることで、特性W12よりもゲインが低くなるものの、伝送路の特性をキャンセルし、特性16のように補正されたフラットな特性を得ることができる。実施の形態2では、コンデンサの容量によりイコライザ特性を調整していた。この場合、容量の増加に伴い、イコライザ特性のピーク周波数がずれてしまうため、所望の特性が得られない場合ある。本実施形態のように、抵抗器の抵抗値によりイコライザ特性を調整した場合には、イコライザ特性のピーク周波数がずれる恐れがないため、ピーク周波数を変えずにイコライザ特性を調整する場合には、抵抗値を変更することが好ましい。なお、本実施形態のように抵抗値によりイコライザ特性を調整すると、伝送路及び基準電圧変換回路による周波数特性が低くなるため、基準電圧変換回路100の後段に増幅回路を設けることが好ましい。このように、本実施形態では、実施の形態1の回路構成に加えて、さらに抵抗器を設けて、トランジスタのオン/オフにより各抵抗器の動作を制御するようにした。これにより、抵抗器の抵抗値を制御し、基準電圧変換回路のイコライザ特性、特に低周波の減衰特性を段階的に調整することができる。したがって、伝送路ごとの減衰特性に合わせて最適なブースト強度を調整し伝送路特性をキャンセルすることができるため、よりフラットな特性を得ることができる。本発明の実施の形態4次に、図面を参照して本発明の実施の形態4について説明する。実施の形態2ではコンデンサの容量を調整し、実施の形態3では抵抗器の抵抗値を調整していたが、本実施形態では、容量値と抵抗値の両方を調整する構成となっている。図11は、本発明の実施の形態4に係る基準電圧変換回路100の構成を示している。本実施形態の基準電圧変換回路100では、図4の実施の形態1の回路構成と比べて、変換部101の構成は同様であるが、イコライザ部102の構成が異なっている。すなわち、図4の構成に対し、抵抗器R2,R3、コンデンサC2,C3に代わり、抵抗器R10~R13,コンデンサC10~C13を備え、NchMOSトランジスタであるトランジスタMN1~MN4を備えている。トランジスタMN1~MN4は、それぞれ抵抗器R10及びコンデンサC10、抵抗器R11及びコンデンサC11、抵抗器R12及びコンデンサC12,抵抗器R13及びコンデンサC13のイコライザ動作を制御するためのスイッチ回路である。図11の基準電圧変換回路100の具体的な接続関係を説明する。トランジスタMP3のドレインにトランジスタMN1、MN2のドレインを接続し、トランジスタMN1のソースに抵抗器R10の一端とコンデンサC10の一端を接続し、トランジスタMN2のソースに抵抗器R11の一端とコンデンサC2の一端を接続し、抵抗器R10,R11、コンデンサC10C11の他端にはGNDを接続する。また、トランジスタMP1のドレインにトランジスタMN3、MN4のドレインを接続し、トランジスタMN3のソースに抵抗器R12の一端とコンデンサC12の一端を接続し、トランジスタMN4のソースに抵抗器R13の一端とコンデンサC5の一端を接続し、抵抗器R12,R13、コンデンサC12C13の他端にはGNDを接続する。ここで、抵抗器R10と抵抗器R13は同じ抵抗値であり、抵抗器R11と抵抗器R12は同じ抵抗値である。コンデンサC10とコンデンサC13は同じ容量値であり、コンデンサC11とコンデンサC12は同容量値である。実施の形態2,3と同様に、伝送路の減衰特性を段階的に補正できれば、抵抗器R10~R13、コンデンサC10~C13には任意の値が設定可能である。さらに、トランジスタMN2MN3のゲートには入力端子EQBOOST1、トランジスタMN1MN4のゲートには入力端子EQBOOST2を接続する。このように、本実施形態では、実施の形態1の動作に加えて、NchトランジスタMN1~MN4を使用することによりイコライザのブースト強度調整機能を持たせる。すなわち、入力端子EQBOOST1と入力端子EQBOOST2によってトランジスタMN1~MN4のON/OFFを切り替えて抵抗器の抵抗値及びコンデンサの容量値を可変する事で、イコライザのブースト強度を調整する。例えば、入力端子EQBOOST1のみVDDを入力すると、トランジスタMN2、MN3のみがONし、コンデンサC11と抵抗器R11及びコンデンサC12と抵抗器R12がイコライザとして作用する。また、入力端子EQBOOST2のみVDDを入力すると、トランジスタMN1、MN4のみがONし、コンデンサC10と抵抗器R10及びコンデンサC13と抵抗器R13がイコライザとして作用する。さらに、入力端子EQBOOST1と入力端子EQBOOST2の両方にVDDを入力すると、コンデンサC10の容量とコンデンサC11の容量とを加算した容量、抵抗器R10と抵抗器R11の並列抵抗値、及び、コンデンサC12の容量とコンデンサC13の容量とを加算した容量、抵抗器R12と抵抗器R13の並列抵抗値により、イコライザ特性が設定される。例えば、本実施形態では、図8と図10の特性を組み合わせたような周波数特性となる。入力端子EQBOOST1にのみVDDを入力すると、図8の特性W2のように高周波帯域をブーストしつつ、図10の特性W14のように低周波帯域を減衰させるようなイコライザ特性となる。また、入力端子EQBOOST1及び入力端子EQBOOST2にVDDを入力すると、図8の特性W5のように高周波帯域を大きくブーストしつつ、図10の特性W13のように低周波帯域を大きく減衰させるようなイコライザ特性となる。このように、本実施形態では、実施の形態1の回路構成のコンデンサ及び抵抗器に代えて、コンデンサ及び抵抗器のペアを複数設けて、トランジスタのオン/オフにより各コンデンサ及び抵抗器のペアの動作を制御するようにした。これにより、コンデンサの容量値と抵抗器の抵抗値を同時に制御し、基準電圧変換回路のイコライザ特性、特に、高周波のブースト特性及び低周波の減衰を段階的に同時に調整することができる。したがって、伝送路ごとの減衰特性に合わせて最適なブースト強度を調整し伝送路特性をキャンセルすることができるため、よりフラットな特性を得ることができる。本発明の実施の形態5次に、図面を参照して本発明の実施の形態5について説明する。実施の形態6ではコンデンサの容量と抵抗器の抵抗値のペアを同時に調整していたが、本実施形態では、容量値と抵抗値をそれぞれ独立に調整する構成となっている。図12は、本発明の実施の形態2に係る基準電圧変換回路100の構成を示している。本実施形態の基準電圧変換回路100では、図4の実施の形態1の回路構成と比べて、変換部101の構成は同様であるが、イコライザ部102の構成が異なっている。すなわち、図4の構成に対し、抵抗器R2,R3、コンデンサC2,C3に代わり、抵抗器R10~R13,コンデンサC10~C13を備え、NchトランジスタMN1~MN8を備えている。トランジスタMN1~MN8は、それぞれ抵抗器R10、コンデンサC10,抵抗器R11,コンデンサC11、コンデンサC12、抵抗器R12、コンデンサC13、抵抗器R13のイコライザ動作を制御するためのスイッチ回路である。図12の基準電圧変換回路100の具体的な接続関係を説明する。トランジスタMP3のドレインにトランジスタMN1、MN2、MN5、MN6のドレインを接続し、トランジスタMN1のソースにコンデンサC10の一端を接続し、トランジスタMN2のソースにコンデンサC11の一端を接続し、トランジスタMN5のソースに抵抗器R10の一端を接続し、トランジスタMN6のソースに抵抗器R11の一端を接続し、抵抗器R10,R11、コンデンサC10C11の他端にはGNDを接続する。また、トランジスタMP1のドレインにトランジスタMN3、MN4、MN7、MN8のドレインを接続し、トランジスタMN3のソースにコンデンサC12の一端を接続し、トランジスタMN4のソースにコンデンサC13の一端を接続し、トランジスタMN7のソースに抵抗器R12の一端を接続し、トランジスタMN8のソースに抵抗器R13の一端を接続し、抵抗器R12,R13、コンデンサC12C13の他端にはGNDを接続する。ここで、抵抗器R10と抵抗器R13は同じ抵抗値であり、抵抗器R11と抵抗器R12は同じ抵抗値である。コンデンサC10とコンデンサC13は同じ容量値であり、コンデンサC11とコンデンサC12は同容量値である。実施の形態2,3,4と同様に、伝送路の減衰特性を段階的に補正できれば、抵抗器R10~R13、コンデンサC10~C13には任意の値が設定可能である。さらに、トランジスタMN5MN8のゲートには入力端子EQBOOST0、トランジスタMN1MN4のゲートには入力端子EQBOOST1、トランジスタMN6MN7のゲートには入力端子EQBOOST2、トランジスタMN2MN3のゲートには入力端子EQBOOST3を接続する。このように、本実施形態では、実施の形態1の動作に加えて、NchトランジスタMN1~MN8を使用することによりイコライザのブースト強度調整機能を持たせる。すなわち、入力端子EQBOOST0~EQBOOST3によってトランジスタMN1~MN8のON/OFFを独立に切り替えて抵抗器の抵抗値及びコンデンサの容量値を可変する事でブースト強度を調整する。例えば、入力端子EQBOOST2、EQBOOST3にVDDを入力すると、トランジスタMN2、MN3、MN6、MN7がONし、コンデンサC11と抵抗器R11及びコンデンサC12と抵抗器R12がイコライザとして作用する。また、入力端子EQBOOST0、EQBOOST1にVDDを入力すると、トランジスタMN1、MN4、MN5、MN8がONし、コンデンサC10と抵抗器R10及びコンデンサC13と抵抗器R13がイコライザとして作用する。さらに、入力端子EQBOOST1、EQBOOST2、EQBOOST3にVDDを入力すると、コンデンサC10の容量とコンデンサC11の容量とを加算した容量、抵抗器R11の抵抗値、及び、コンデンサC12の容量とコンデンサC13の容量とを加算した容量、抵抗器R12の抵抗値により、イコライザ特性が設定される。また、入力端子EQBOOST0、EQBOOST1、EQBOOST2、EQBOOST3にVDDを入力すると、コンデンサC10の容量とコンデンサC11の容量とを加算した容量、抵抗器R10と抵抗器R11の並列抵抗値、及び、コンデンサC12の容量とコンデンサC13の容量とを加算した容量、抵抗器R12と抵抗器R13の並列抵抗値により、イコライザ特性が設定される。例えば、本実施形態では、図8と図10の特性を組み合わせたような周波数特性となる。入力端子EQBOOST1、EQBOOST2、EQBOOST3にVDDを入力すると、図8の特性W5のように高周波帯域を大きくブーストしつつ、図10の特性W14のように低周波帯域を減衰させるようなイコライザ特性となる。また、入力端子EQBOOST0、EQBOOST2、EQBOOST3にVDDを入力すると、図8の特性W2のように高周波帯域をブーストしつつ、図10の特性W13のように低周波帯域を大きく減衰させるようなイコライザ特性となる。このように、本実施形態では、実施の形態1の回路構成のコンデンサ及び抵抗器に代えて、コンデンサ及び抵抗器を複数設けて、トランジスタのオン/オフにより各コンデンサ及び各抵抗器の動作を個別に制御するようにした。これにより、コンデンサの容量値及び抵抗器の抵抗値を個別に独立に制御し、基準電圧変換回路のイコライザ特性、特に高周波のブースト特性または低周波の減衰を段階的に別々に調整することができる。したがって、実施の形態2~3よりも細かな調整が可能であり、伝送路ごとの減衰特性に合わせて最適なブースト強度を調整し伝送路特性をキャンセルすることができるため、よりフラットな特性を得ることができる。本発明の実施の形態6次に、図面を参照して本発明の実施の形態6について説明する。実施の形態1~実施の形態5では、基準電圧を変換するトランジスタをPchMOSトランジスタで構成していたが、本実施形態では、NchMOSトランジスタで構成している。図13は、本発明の実施の形態6に係る基準電圧変換回路100の構成を示している。本実施形態の基準電圧変換回路100では、図4の実施の形態1の回路構成と比べて、VDDとGND間で、変換部101とイコライザ部102の接続位置が異なっている。また、本実施形態の基準電圧変換回路100では、図4の構成に対し、トランジスタMP1~MP4に代わり、NchトランジスタMN1~MN4を備え、抵抗器R2,R3、コンデンサC2,C3に代わり、抵抗器R8,R9、コンデンサC8,C9を備えている。図13の基準電圧変換回路100の具体的な接続関係を説明する。入力信号RXPは、トランジスタMN3及びMN2のゲートに入力され、入力信号RXNはトランジスタMN1及びMN4のゲートに接続される。トランジスタMN4及びMN2のソースはGNDに接続される。トランジスタMN4のドレインはトランジスタMN3のソースと接続される。トランジスタMN2のドレインはトランジスタMN1のソースと接続される。トランジスタMN3のドレインは抵抗器R8の一端とコンデンサC8の一端に接続される。抵抗器R8の他端とコンデンサC8の他端はVDDに接続される。トランジスタMN1のドレインは抵抗器R9の一端とコンデンサC9の一端に接続される。抵抗器R9の他端とコンデンサC9の他端はVDDに接続される。本実施形態では、実施の形態1のPchトランジスタの動作をNchトランジスタで動作させており、動作原理は実施の形態1と同様である。本実施形態では、伝送路からの入力信号がVDD側に終端されて、入力信号RXPとRXNの基準電圧がVDDなどの高い電圧で入力されるときに、VDDから基準電圧が低下した電圧を基準として出力し、さらにイコライザの機能も有している。このように、実施の形態1のPchトランジスタをNchトランジスタで構成しても、同様に、回路規模を小さくし、消費電流を低減することができる。また、実施の形態2~5の構成においても、同様にPchトランジスタをNchトランジスタで構成することが可能である。なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。"