"第1の演算増幅器によって第1の基準電圧のインピーダンス変換を行うとともに、前記第1の演算増幅器よりも駆動能力が低い第2の演算増幅器によって第2の基準電圧のインピーダンス変換を行うインピーダンス変換部と、前記インピーダンス変換がなされた前記第1の基準電圧及び前記第2の基準電圧を用いて複数の階調電圧を生成する階調電圧生成部と、前記インピーダンス変換がなされた前記第1の基準電圧の起動時の立ち上がりを遅くする応答調整部と、を備えたことを特徴とする階調電圧生成回路。請求項1に記載の階調電圧生成回路であって、前記応答調整部は、前記第1の演算増幅器及び前記第2の演算増幅器の出力端子にそれぞれ接続されたコンデンサーと、前記第1の演算増幅器の出力端子と前記コンデンサーとの間に接続された抵抗器と、を含んでいることを特徴とする階調電圧生成回路。請求項1に記載の階調電圧生成回路であって、前記応答調整部は、前記第1の演算増幅器の出力端子に接続された第1のコンデンサーと、前記第1の演算増幅器の出力端子と前記第1のコンデンサーとの間に接続された第1の抵抗器と、前記第2の演算増幅器の出力端子に接続された第2のコンデンサーと、前記第2の演算増幅器の出力端子と前記第2のコンデンサーとの間に接続された第2の抵抗器と、を含んでおり、前記第1のコンデンサーの静電容量と前記第1の抵抗器の抵抗値との積で決定される時定数は、前記第2のコンデンサーの静電容量と前記第2の抵抗器の抵抗値との積で決定される時定数よりも大きいことを特徴とする階調電圧生成回路。請求項1に記載の階調電圧生成回路であって、前記応答調整部は、前記第1の演算増幅器及び前記第2の演算増幅器の出力端子にそれぞれ接続されたコンデンサーを含んでおり、前記第1の演算増幅器の出力端子に接続されているコンデンサーは、前記第2の演算増幅器の出力端子に接続されているコンデンサーよりも静電容量が大きいことを特徴とする階調電圧生成回路。請求項1に記載の階調電圧生成回路であって、前記応答調整部は、前記第1の演算増幅器及び前記第2の演算増幅器にそれぞれ備わる位相補償用のコンデンサーを含んでおり、前記第1の演算増幅器に備わる位相補償用のコンデンサーは、前記第2の演算増幅器に備わる位相補償用のコンデンサーよりも静電容量が大きいことを特徴とする階調電圧生成回路。請求項1に記載の階調電圧生成回路であって、前記応答調整部は、前記第1の演算増幅器の反転入力端子と出力端子との間に並列に接続された第1の抵抗器及び第1のコンデンサーと、前記第2の演算増幅器の反転入力端子と出力端子との間に並列に接続された第2の抵抗器及び第2のコンデンサーと、を含んでおり、前記第1のコンデンサーの静電容量と前記第1の抵抗器の抵抗値との積で決定される時定数は、前記第2のコンデンサーの静電容量と前記第2の抵抗器の抵抗値との積で決定される時定数よりも大きいことを特徴とする階調電圧生成回路。請求項1~6のいずれか一項に記載の階調電圧生成回路と、電圧の印加によって光学特性を変化させる電気光学装置と、前記階調電圧生成回路で生成された前記複数の階調電圧を用いて前記電気光学装置を駆動する駆動回路と、を備えたことを特徴とする画像表示装置。請求項1~6のいずれか一項に記載の階調電圧生成回路と、光を射出する光源装置と、電圧の印加によって光学特性を変化させて、前記光源装置から射出された光を変調する電気光学装置と、前記階調電圧生成回路で生成された前記複数の階調電圧を用いて前記電気光学装置を駆動する駆動回路と、前記電気光学装置で変調された光を投写する投写光学系と、を備えたことを特徴とするプロジェクター。しかしながら、上記のような構成の階調電圧生成回路では、両端の電圧最大の電圧及び最小の電圧の演算増幅器に比べて、その間の電圧の演算増幅器にはさほど大きな電流が流れないため、両端の電圧で使用すべき演算増幅器をすべての電圧で用いることは、オーバースペックとなって、コストの上昇を招いてしまう。このため、大きな電流が流れる電圧でのみ、駆動能力の高い演算増幅器を用い、それ以外の電圧では、駆動能力の低い演算増幅器を用いるようにすることが望ましい。ただし、駆動能力が高い演算増幅器は、駆動能力が低い演算増幅器に比べて電源投入時の電圧の立ち上がりが速いため、電源投入時に過大な電位差が生じたり、電圧が逆転したりする事態が生じ得る。この結果、後段の回路分圧用の抵抗や選択用のトランジスター等の劣化や破壊を招く恐れがある。本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態又は適用例として実現することが可能である。[適用例1]本適用例に係る階調電圧生成回路は、第1の演算増幅器によって第1の基準電圧のインピーダンス変換を行うとともに、前記第1の演算増幅器よりも駆動能力が低い第2の演算増幅器によって第2の基準電圧のインピーダンス変換を行うインピーダンス変換部と、前記インピーダンス変換がなされた前記第1の基準電圧及び前記第2の基準電圧を用いて複数の階調電圧を生成する階調電圧生成部と、前記インピーダンス変換がなされた前記第1の基準電圧の起動時の立ち上がりを遅くする応答調整部と、を備えたことを特徴とする。この階調電圧生成回路によれば、第2の演算増幅器の駆動能力を第1の演算増幅器に比べて低くしているため、駆動能力を同一にする場合に比べてコストを低減することが可能となる。また、駆動能力が比較的高い第1の演算増幅器から出力される第1の基準電圧は、駆動能力が比較的低い第2の演算増幅器から出力される第2の基準電圧に比べて起動時に早く立ち上がってしまいやすいが、応答調整部が第1の基準電圧の立ち上がりを遅くするため、双方の立ち上がりを揃えることが可能となる。この結果、電源投入時において、基準電圧の電位差が一時的に過大になったり、電位が逆転したりすることが抑制され、後段の回路等に対するダメージを防ぐことが可能となる。[適用例2]上記適用例に係る階調電圧生成回路において、前記応答調整部は、前記第1の演算増幅器及び前記第2の演算増幅器の出力端子にそれぞれ接続されたコンデンサーと、前記第1の演算増幅器の出力端子と前記コンデンサーとの間に接続された抵抗器と、を含んでいてもよい。[適用例3]上記適用例に係る階調電圧生成回路において、前記応答調整部は、前記第1の演算増幅器の出力端子に接続された第1のコンデンサーと、前記第1の演算増幅器の出力端子と前記第1のコンデンサーとの間に接続された第1の抵抗器と、前記第2の演算増幅器の出力端子に接続された第2のコンデンサーと、前記第2の演算増幅器の出力端子と前記第2のコンデンサーとの間に接続された第2の抵抗器と、を含んでおり、前記第1のコンデンサーの静電容量と前記第1の抵抗器の抵抗値との積で決定される時定数は、前記第2のコンデンサーの静電容量と前記第2の抵抗器の抵抗値との積で決定される時定数よりも大きくてもよい。[適用例4]上記適用例に係る階調電圧生成回路において、前記応答調整部は、前記第1の演算増幅器及び前記第2の演算増幅器の出力端子にそれぞれ接続されたコンデンサーを含んでおり、前記第1の演算増幅器の出力端子に接続されているコンデンサーは、前記第2の演算増幅器の出力端子に接続されているコンデンサーよりも静電容量が大きくてもよい。[適用例5]上記適用例に係る階調電圧生成回路において、前記応答調整部は、前記第1の演算増幅器及び前記第2の演算増幅器にそれぞれ備わる位相補償用のコンデンサーを含んでおり、前記第1の演算増幅器に備わる位相補償用のコンデンサーは、前記第2の演算増幅器に備わる位相補償用のコンデンサーよりも静電容量が大きくてもよい。[適用例6]上記適用例に係る階調電圧生成回路において、前記応答調整部は、前記第1の演算増幅器の反転入力端子と出力端子との間に並列に接続された第1の抵抗器及び第1のコンデンサーと、前記第2の演算増幅器の反転入力端子と出力端子との間に並列に接続された第2の抵抗器及び第2のコンデンサーと、を含んでおり、前記第1のコンデンサーの静電容量と前記第1の抵抗器の抵抗値との積で決定される時定数は、前記第2のコンデンサーの静電容量と前記第2の抵抗器の抵抗値との積で決定される時定数よりも大きくてもよい。[適用例7]本適用例に係る画像表示装置は、上記適用例に係る階調電圧生成回路と、電圧の印加によって光学特性を変化させる電気光学装置と、前記階調電圧生成回路で生成された前記複数の階調電圧を用いて前記電気光学装置を駆動する駆動回路と、を備えたことを特徴とする。この画像表示装置によれば、上記適用例に係る階調電圧生成回路と同様の効果を得ることができる。[適用例8]本適用例に係るプロジェクターは、上記適用例に係る階調電圧生成回路と、光を射出する光源装置と、電圧の印加によって光学特性を変化させて、前記光源装置から射出された光を変調する電気光学装置と、前記階調電圧生成回路で生成された前記複数の階調電圧を用いて前記電気光学装置を駆動する駆動回路と、前記電気光学装置で変調された光を投写する投写光学系と、を備えたことを特徴とする。このプロジェクターによれば、上記適用例に係る階調電圧生成回路と同様の効果を得ることができる。以下、本実施形態に係る階調電圧生成回路について、図面を参照して説明する。本実施形態の階調電圧生成回路は、多階調表示が可能な画像表示装置例えば、液晶表示装置に用いられるものであり、電圧の印加によって光学特性を変化させる電気光学装置例えば、液晶パネルを駆動する駆動回路等に含まれるものである。図1は、本実施形態の液晶表示装置の概略構成を示すブロック図である。図1に示すように、液晶表示装置1は、電気光学装置としての液晶パネル10と、駆動回路20データドライバー21及び走査ドライバー22と、表示制御部23とを含んで構成される。液晶パネル10は、例えば、一対の透明基板間に液晶が封入された構成になっている。一方の透明基板上には、X方向横方向に伸びる複数N本の走査線G1~GNがY方向縦方向に沿って配列されているとともに、Y方向に伸びる複数M本のデータ線D1~DMがX方向に沿って配列されている。走査線G1~GNとデータ線D1~DMの各交差位置には、画素領域画素13が設けられ、画素領域13には、画素電極14とTFTThinFilmTransistor15が配置されている。TFT15は、ゲート電極が走査線G1~GNに接続され、ソース電極がデータ線D1~DMに接続され、ドレイン電極が画素電極14に接続されている。また、他方の透明基板には、所定の電圧Vcomが供給される対向電極16が形成されており、画素電極14と対向電極16との間の印加電圧に応じて画素の透過率が変化するようになっている。駆動回路20は、液晶パネル10を駆動する回路であり、データドライバー21及び走査ドライバー22を含んでいる。データドライバー21は、画像データに基づいて、液晶パネル10のデータ線D1~DMを駆動し、走査ドライバー22は、一垂直走査期間内に、液晶パネル10の走査線G1~GNを走査する。表示制御部23は、図示しないCPUCentralProcessingUnit等の制御に従って、データドライバー21及び走査ドライバー22の動作を制御する。例えば、表示制御部23は、データドライバー21及び走査ドライバー22に対して、画像データや各種同期信号等を供給する。なお、駆動回路20及び表示制御部23の一部又は全部を液晶パネル10透明基板上に形成するようにしてもよい。図2は、データドライバー21の概略構成を示すブロック図である。図2に示すように、データドライバー21は、シフトレジスター30、ラインラッチ回路40、階調電圧生成回路50、DACDigitaltoAnalogConverter60、出力回路70を含んで構成されている。シフトレジスター30は、表示制御部23から画素単位でシリアルに入力される画像データを、表示制御部23から供給されるクロック信号図示せずに基づいて順次シフトして取り込む。ラインラッチ回路40は、シフトレジスター30に取り込まれた画像データを、表示制御部23から供給される水平同期信号図示せずに基づいてラッチして、1走査ライン分の画像データを取り込む。階調電圧生成回路50は、供給される電源電圧を用いて複数Q個の階調電圧V1~VQを生成し、DAC60に供給する。DAC60は、ラインラッチ回路40から出力される画像データに対応した駆動電圧を出力する。具体的には、DAC60は、階調電圧生成回路50によって生成された複数の階調電圧V1~VQの中から、ラインラッチ回路40から入力される画像データに対応した階調電圧を選択し、選択した階調電圧を駆動電圧として出力する。出力回路70は、例えば、ボルテージフォロワー接続された演算増幅器図示せず等によって構成され、DAC60から入力される駆動電圧をデータ線D1~DMに伝達する。つまり、出力回路70は、階調電圧生成回路50が生成した階調電圧V1~VQを用いて液晶パネル10を駆動する。図3は、階調電圧生成回路50の概略構成を示す回路図である。図3に示すように、階調電圧生成回路50は、基準電圧生成部51と、階調電圧生成部52とを含んで構成されている。本実施形態では、階調電圧生成部52は、DAC60と一体的であり、基準電圧生成部51は、DAC60とは分離した構成になっているが、この態様に限定されず、種々の変形が可能である。基準電圧生成部51は、階調電圧V1~VQを生成する際の基準となる電圧基準電圧を生成するものであり、高精度電圧発生部53と、増幅部54と、第1の分圧部55と、インピーダンス変換部56とを備えている。高精度電圧発生部53は、外部から供給される電源電圧VDD例えば、3.3Vから高精度な基準電圧VL例えば、2.5V±0.5を生成する。なお、基準電圧生成部51には、図示しない電源電圧VCC例えば、15Vも供給され、後述する演算増幅器Aa,A1~A9等に供給される。増幅部54は、演算増幅器Aaと、抵抗器Ra1,Ra2とを含んで構成される非反転増幅回路を備えている。つまり、演算増幅器Aaの反転入力端子には、接地電圧との間に抵抗器Ra1が接続されるとともに、出力端子との間に抵抗器Ra2が接続されている。また、演算増幅器Aaの非反転入力端子には、高精度電圧発生部53で生成された基準電圧VLが入力される。そして、増幅部54は、この基準電圧VLを所定の電圧増幅率1Ra2/Ra1で増幅して、基準電圧VHを生成する。例えば、基準電圧VLが2.5V、抵抗器Ra1の抵抗値が10kΩ、抵抗器Ra2の抵抗値が40kΩであるとすると、増幅部54は、基準電圧VLを5倍に増幅して12.5Vの基準電圧VHを出力する。第1の分圧部55は、直列に接続された複数の抵抗器R11~R18により基準電圧VL,VH間の電圧を分圧する。例えば、抵抗値が等しい8つの抵抗器R11~R18で分圧する場合には、基準電圧VL,VHの間の電圧が8等分され、基準電圧VHVref1,VLVref9を含めて9つの基準電圧Vref1~Vref9が生成される。インピーダンス変換部56は、ボルテージフォロワー接続された複数9つの演算増幅器A1~A9を含んでいる。つまり、各演算増幅器A1~A9は、出力端子と反転入力端子とが接続されており、インピーダンス変換を行うボルテージフォロワーとして機能する。演算増幅器A1~A9の非反転入力端子は、第1の分圧部55の抵抗器R11~R18の端子に接続されており、分圧によって生成された基準電圧Vref1~Vref9がそれぞれ入力される。そして、各演算増幅器A1~A9は、それぞれ基準電圧Vref1~Vref9をインピーダンス変換して出力端子から出力する。そして、出力された9つの基準電圧Vref1~Vref9は、それぞれ配線L1~L9を介して階調電圧生成部52に入力される。階調電圧生成部52は、直列に接続された複数8つの抵抗器R21~R28で構成される第2の分圧部57を備えており、各抵抗器R21~R28の端子には、配線L1~L9を介して演算増幅器A1~A9の出力端子が接続されている。そして、各抵抗器R21~R28は、基準電圧生成部51で生成された基準電圧Vref1~Vref9の隣接する電圧間をさらに細かく分圧して、全部でQ個の階調電圧V1~VQを生成する。生成された階調電圧V1~VQは、DAC60に供給される。このような構成の階調電圧生成回路50では、第2の分圧部57に最大の基準電圧Vref1を供給する演算増幅器A1と、第2の分圧部57に最小の基準電圧Vref9を供給する演算増幅器A9とを結ぶ経路、即ち演算増幅器A1、配線L1、第2の分圧部57抵抗器R21~R28、配線L9、演算増幅器A9を通る経路に比較的大きな電流が流れる。一方、他の基準電圧Vref2~Vref8を供給する演算増幅器A2~A8と第2の分圧部57とを結ぶ経路にはさほど大きな電流は流れない。このため、本実施形態では、中間の基準電圧Vref2~Vref8を出力する演算増幅器A2~A8の駆動能力を、両端の基準電圧Vref1,Vref9を出力する演算増幅器A1,A9の駆動能力に比べて低くしている。具体的には、両端の演算増幅器A1,A9が、40mA程度の駆動能力出力電流能力を有する一方で、中間の演算増幅器A2~A8は、2mA程度の駆動能力を有している。インピーダンス変換部56と階調電圧生成部52とを結ぶ配線L1~L9には、接地電圧との間に、基準電圧Vref1~Vref9を安定させるためのコンデンサーC1~C9が接続されており、これらはすべて同一の静電容量を有している。また、両端の演算増幅器A1,A9と階調電圧生成部52とを結ぶ配線L1,L9には、演算増幅器A1,A9とコンデンサーC1,C9との間に、所定の抵抗値例えば、20Ωを有する抵抗器R1,R9が配置されている。つまり、演算増幅器A1,A9の出力端子と、階調電圧生成部52の第2の分圧部57とは、抵抗器R1,R9を介して接続されている。この抵抗器R1,R9及びコンデンサーC1,C9は、積分回路を構成しており、抵抗器R1,R9の抵抗値とコンデンサーC1,C9の静電容量との積で決定される時定数に応じて、起動時電源投入時に第2の分圧部57に供給される基準電圧Vref1,Vref9の立ち上がりを遅くする作用を有している。図4は、電源投入時における基準電圧Vref1~Vref9の過渡特性時間変化を示すグラフであり、aは、抵抗器R1,R9がない場合0Ωの場合のグラフ、bは、抵抗器R1,R9が所定の抵抗値例えば、20Ωを有する場合のグラフである。図4aに示すように、抵抗器R1,R9がない場合0Ωの場合には、駆動能力が比較的高い両端の演算増幅器A1,A9から供給される基準電圧Vref1,Vref9は、駆動能力が比較的低い中間の演算増幅器A2~A8から供給される基準電圧Vref2~Vref8に比べて、立ち上がりが速くなってしまう。この結果、最大の基準電圧Vref1と、これに近接する基準電圧Vref2との間の電位差が、一時的に過大になってしまうため、第2の分圧部57の抵抗器R21等を劣化させたり、断線させたりする恐れが生じる。また、最小の基準電圧Vref9と、他の基準電圧Vref1~Vref8等との間で、一時的に電位が逆転するため、DAC60に備わるトランジスター等を破壊してしまう恐れがある。一方、図4bに示すように、所定の抵抗値を有する抵抗器R1,R9を配置した場合には、抵抗器R1,R9と、コンデンサーC1,C9によって積分回路が形成されるため、両端の基準電圧Vref1,Vref9の立ち上がりが遅くなり、中間の基準電圧Vref2~Vref8と過渡特性を揃えることが可能となる。つまり、各基準電圧Vref1~Vref9は、それぞれが立ち上がる過程において、略同じ電圧変化量となり、定常電圧状態立ち上がった後の電圧状態の電圧の大小関係を維持することが可能となる。以上説明したように、本実施形態の階調電圧生成回路50によれば、以下の効果を得ることができる。本実施形態の階調電圧生成回路50によれば、基準電圧Vref1~Vref9のインピーダンス変換を行う演算増幅器A1~A9において、さほど大きな電流が流れない中間の演算増幅器A2~A8の駆動能力を低くしているため、コストを低減することが可能となる。また、両端の演算増幅器A1,A9の出力側に抵抗器R1,R9を配置して、コンデンサーC1,C9とともに積分回路を形成しているため、両端の基準電圧Vref1,Vref9の立ち上がりを遅くして、中間の基準電圧Vref2~Vref8と過渡特性を揃えることが可能となる。この結果、電源投入時において、基準電圧Vref1~Vref9の電位差が一時的に過大になったり、電位が逆転したりすることが抑制され、後段の回路等に対するダメージを防ぐことが可能となる。なお、本実施形態において、両端の演算増幅器A1,A9は、第1の演算増幅器に相当し、中間の演算増幅器A2~A8は、第2の演算増幅器に相当する。また、抵抗器R1,R9及びコンデンサーC1~C9は、基準電圧Vref1,Vref9の立ち上がりを遅くする応答調整部に相当する。変形例また、上記実施形態は、以下のように変更してもよい。上記実施形態では、コンデンサーC1~C9の静電容量をすべて同一にしているが、必ずしも同一にする必要はない。例えば、積分回路の時定数を調整するために、両端の演算増幅器A1,A9に接続されているコンデンサーC1,C9の静電容量を、中間の演算増幅器A2~A8に接続されているコンデンサーC2~C8の静電容量とは異なる値にしてもよい。上記実施形態では、両端の演算増幅器A1,A9の出力端子とコンデンサーC1,C9との間に抵抗器R1,R9を接続しているが、中間の演算増幅器A2~A8の出力端子とコンデンサーC2~C8との間にも抵抗器図示せずを接続するようにしてもよい。この場合には、両端の演算増幅器A1,A9における時定数を、中間の演算増幅器A2~A8における時定数よりも大きくすれば、基準電圧Vref1~Vref9の立ち上がりを揃えることができる。上記実施形態では、第2の分圧部57に供給される基準電圧Vref1~Vref9の過渡特性を揃えるために、駆動能力が高い両端の演算増幅器A1,A9の出力端子に抵抗器R1,R9を接続しているが、この態様に限定されない。例えば、抵抗器R1,R9を用いずに抵抗器R1,R9を0Ωにして、配線L1,L9に接続されているコンデンサーC1,C9、即ち両端の演算増幅器A1,A9の出力端子に接続されているコンデンサーC1,C9の静電容量を、中間の演算増幅器A2~A8の出力端子に接続されているコンデンサーC2~C8の静電容量より大きくするようにしても同様の効果を得ることができる。この場合には、コンデンサーC1~C9が応答調整部に相当する。また、第2の分圧部57に供給される基準電圧Vref1~Vref9の過渡特性を抵抗器R1,R9やコンデンサーC1,C9によって揃える代わりに、図5及び図6に示すように、インピーダンス変換部56の演算増幅器A1~A9のスルーレートを調整することによって基準電圧Vref1~Vref9の過渡特性を揃えるようにしてもよい。図5は、演算増幅器A1~A9の等価回路を示す図である。図5に示すように、演算増幅器A1~A9は、位相補償用のコンデンサーCpを有している。そして、このコンデンサーCpの静電容量を、演算増幅器A1~A9の駆動能力に応じて調整することにより、基準電圧Vref1~Vref9の過渡特性を揃えることができる。具体的には、駆動能力が比較的高い両端の演算増幅器A1,A9では、駆動能力が比較的低い中間の演算増幅器A2~A8に比べて、このコンデンサーCpの静電容量を大きくすればよい。この場合には、位相補償用のコンデンサーCpが応答調整部に相当する。また、コンデンサーCpを演算増幅器A1~A9の外部で接続する態様にすれば、コンデンサーCpの静電容量を、周辺の回路等に応じてユーザー画像表示装置の製造メーカーが適宜調整することが可能となる。また、図6は、演算増幅器A1~A9の周辺回路を示す図である。図6に示すように、演算増幅器A1~A9の反転入力端子と出力端子の間に、抵抗器RiとコンデンサーCiを並列に接続して積分回路を構成し、演算増幅器A1~A9の駆動能力に応じて、抵抗器Riの抵抗値とコンデンサーCiの静電容量との積で決定される時定数を調整するようにしてもよい。具体的には、駆動能力が比較的高い両端の演算増幅器A1,A9では、駆動能力が比較的低い中間の演算増幅器A2~A8に比べて、時定数を大きくすることによって、基準電圧Vref1~Vref9の過渡特性を揃えることができる。この場合には、抵抗器Ri及びコンデンサーCiが応答調整部に相当する。上記実施形態では、階調電圧生成回路50を、液晶表示装置1の液晶パネル10を駆動する駆動回路に適用した場合について説明したが、これに限定されるものではなく、他の画像表示装置にも適用することもできる。図7は、画像表示装置としてのプロジェクター2の概略構成を示すブロック図である。図7に示すように、プロジェクター2は、光を射出する光源装置81と、電気光学装置としての液晶パネル82と、投写光学系としての投写レンズ83と、駆動回路84とを備えている。そして、駆動回路84が画像データに基づいて液晶パネル82を駆動すると、光源装置81から射出された光は、画像データに応じて液晶パネル82で変調されて投写レンズ83から投写され、画像データに応じた画像がスクリーンSC等に表示される。上記実施形態の階調電圧生成回路50は、このような構成のプロジェクター2の駆動回路84に適用することも可能である。また、液晶パネル以外の他の画像光学装置例えば、有機ELパネルを駆動する駆動回路に適用することもできる。上記実施形態では、インピーダンス変換部56に備わる複数の演算増幅器A1~A9のうち、両端の演算増幅器A1,A9に大きな電流が流れ、中間の演算増幅器A2~A8にはさほど大きな電流が流れない構成になっているが、この態様に限定されない。例えば、両端の基準電圧Vref1,Vref9に電源電圧や接地電圧を用いる場合には、演算増幅器を配置しない場合もあり得るし、周辺の回路構成によっては、中間のいずれかの演算増幅器に大きな電流が流れる場合もある。"