"1つの絵素を構成する複数の副絵素のそれぞれに設けられた補助容量にそれぞれ接続される異なる補助容量線の一端に接続され、当該補助容量線のそれぞれに異なる補助容量駆動電圧を印加することで、前記副絵素の表示輝度を異ならせ得る駆動装置であって、供給される第1電圧を共通の電源電圧として用いて、それぞれの前記補助容量駆動電圧の波形を整形し、前記補助容量線のそれぞれに印加するバッファ部と、前記バッファ部に前記第1電圧を供給する安定化電源部と、を備え、前記安定化電源部が、前記第1電圧以上の第2電圧及び前記第1電圧以下の第3電圧を電源電圧として用いて、前記第1電圧を生成することを特徴とする駆動装置。前記安定化電源部に、前記バッファ部に供給すべき電圧値である第4電圧が入力され、前記安定化電源部は、前記第4電圧と等しくなるように前記第1電圧を生成することを特徴とする請求項1に記載の駆動装置。前記安定化電源部が、前記第4電圧が非反転入力端子に入力され、前記第2電圧及び前記第3電圧が電源端子に入力され、出力端子が出力する前記第1電圧が反転入力端子に入力されるオペアンプから成ることを特徴とする請求項2に記載の駆動装置。前記安定化電源部が、前記第2電圧または前記第3電圧が入力される入力端子と、前記第1電圧を出力する出力端子と、接地される接地端子とを有する三端子レギュレータであることを特徴とする請求項1に記載の駆動装置。1つの前記第1電圧を前記バッファ部に供給するための前記安定化電源部を、複数備えることを特徴とする請求項1~4の何れか1項に記載の駆動装置。前記バッファ部が、波形整形前の前記補助容量駆動電圧が非反転入力端子に入力され、前記第1電圧が電源端子に入力され、出力端子が出力する波形整形後の前記補助容量駆動電圧が反転入力端子に入力されるオペアンプから成ることを特徴とする請求項1~5の何れか1項に記載の駆動装置。2つの前記安定化電源部を備え、一方の前記安定化電源部が供給する前記第1電圧が、前記バッファ部の高圧側の電源電圧であり、他方の前記安定化電源部が供給する前記第1電圧が、前記バッファ部の低圧側の電源電圧であることを特徴とする請求項1~6の何れか1項に記載の駆動装置。1つの絵素を構成する複数の副絵素のそれぞれに設けられた補助容量にそれぞれ接続される異なる補助容量線の一端に接続され、当該補助容量線のそれぞれに異なる補助容量駆動電圧を印加することで、前記副絵素の表示輝度を異ならせ得る駆動装置であって、供給される第1電圧を共通の電源電圧として用いて、それぞれの前記補助容量駆動電圧の波形を整形し、前記補助容量線のそれぞれに印加するバッファ部を備え、前記バッファ部が、波形整形前の前記補助容量駆動電圧が非反転入力端子に入力され、供給される電源電圧が電源端子に入力され、出力端子が出力する波形整形後の前記補助容量駆動電圧が反転入力端子に入力されるオペアンプを備えることを特徴とする駆動装置。マトリクス状に配置される前記絵素のうち前記補助容量線に沿って配列されるそれぞれを構成する複数の前記副絵素に共通して接続され、当該補助容量線と平行に形成される走査線に、走査線電圧を印加する走査線駆動部を、さらに備えることを特徴とする請求項1~8の何れか1項に記載の駆動装置。請求項9に記載の駆動装置を、少なくとも1つ備えることを特徴とする表示装置。しかしながら、上記構成では、バッファ部の電源電圧が不安定になると、バッファ部が補助容量線に印加するCS電圧が不十分となり、表示輝度のムラが生じ得るため、問題となる。この問題について、以下図面を参照して説明する。図17は、バッファ部を用いてCS電圧を補助容量線に印加する液晶表示装置の要部構成例を模式的に示したブロック図である。また、図18は、図17に示すバッファ部が入出力するCS電圧及び当該バッファ部の電源電圧のそれぞれの状態を示したグラフである。図17に示すように、バッファ部BFには、所定の電源例えば、上述のコントローラから、高圧側の電源電圧である電圧VCSH及び低圧側の電源電圧である電圧VCSLが、それぞれ供給される。なお、図中のバッファ部BFとそれぞれの電圧VCSH,VCSLとの間に示す抵抗RLは、電源とバッファ部BFとの間の配線抵抗である。また、バッファ部BFの4つの入力端子IN1~IN4には、それぞれ位相が異なる4つのCS電圧CSVY1a~CSVY4aのそれぞれが入力され、バッファ部BFの4つの出力端子OUT1~OUT4のそれぞれが、バッファ部BFによって波形が整形されたCS電圧CSVY1b~CSVY4bを出力する。このCS電圧CSVY1b~CSVY4bは、それぞれ補助容量線CSL上述の補助容量線CSL1CSL2に相当し、これらを特に区別しない場合にこのように称する。以下同じ。を介して補助容量CCS上述の補助容量CCS1CCS2に相当し、これらを特に区別しない場合にこのように称する。以下同じ。に印加される。なお、図中の補助容量線CSLのそれぞれの中に示す抵抗RCSLは、補助容量線CSLの配線抵抗である。図18の上段のグラフは、それぞれの入力端子IN1~IN4に入力されるCS電圧CSVY1a~CSVY4aの波形を示したグラフである。当該グラフにおいて、CS電圧CSVY1aを太い実線で示し、他のCS電圧CSVY2a~CSVY4aを細い破線で示している。図18の下段のグラフは、上段のグラフに示すCS電圧CSVY1a~CSVY4aがバッファ部BFの入力端子IN1~IN4に入力された場合において、出力端子OUT1が出力するCS電圧CSVY1bの状態を太い実線で示し、バッファ部BFに供給される電圧VCSH,VCSLの状態を破線で示したものである。なお、図18に示すグラフの縦軸は電圧値を示し、横軸は時間を示している。図18に示すように、CS電圧CSVY1aが立ち上がろうとすると、それに応じてCS電圧CSVY1bも立ち上がろうとする。しかしながら、CSVY1aに遅れてCS電圧CSVY2a~CSV4aが立ち上がろうとすることで、バッファ部BFに供給される電圧VCSHが不安定になり降下し、CS電圧CSVY1bが意図した電圧値例えば、VCSHまで立ち上がらないことが生じ得る。このことは、CS電圧CSVY1aの立ち下がりでも同様に生じ得る。即ち、バッファ部BFに供給される電圧VCSLが不安定になり上昇し、CS電圧CSVY1bが意図した電圧値例えば、VCSHまで立ち下がらないことが生じ得る。このように、CS電圧CSVY1b~CSVY4bが意図した電圧値に達しない場合、副絵素の輝度が意図したものにならない可能性があり、表示輝度のムラなどの問題が生じ得る。これは、補助容量CCSの容量負荷が大きいことや、狭額縁化のために線幅を小さくした結果として配線抵抗RLが大きくなることなどにより、バッファ部BFが多大な電流を消費することで生じ得る。配線抵抗RLを小さくすることは容易であるが、そのためには線幅を大きくせざるを得ず、狭額縁化が困難になる。本発明は、上記の問題点に鑑み、表示装置の狭額縁化を実現するとともに、補助容量に対して意図した電圧を精度良く印加することができる駆動装置や、当該駆動装置を備える表示装置を提供することを目的とする。上記目的を達成するため、本発明は、1つの絵素を構成する複数の副絵素のそれぞれに設けられた補助容量にそれぞれ接続される異なる補助容量線の一端に接続され、当該補助容量線のそれぞれに異なる補助容量駆動電圧を印加することで、前記副絵素の表示輝度を異ならせ得る駆動装置であって、供給される第1電圧を共通の電源電圧として用いて、それぞれの前記補助容量駆動電圧の波形を整形し、前記補助容量線のそれぞれに印加するバッファ部と、前記バッファ部に前記第1電圧を供給する安定化電源部と、を備え、前記安定化電源部が、前記第1電圧以上の第2電圧及び前記第1電圧以下の第3電圧を電源電圧として用いて、前記第1電圧を生成することを特徴とする駆動装置を提供する。さらに、上記特徴の駆動装置は、前記安定化電源部に、前記バッファ部に供給すべき電圧値である第4電圧が入力され、前記安定化電源部は、前記第4電圧と等しくなるように前記第1電圧を生成すると、好ましい。さらに、上記特徴の駆動装置は、前記安定化電源部が、前記第4電圧が非反転入力端子に入力され、前記第2電圧及び前記第3電圧が電源端子に入力され、出力端子が出力する前記第1電圧が反転入力端子に入力されるオペアンプから成ると、好ましい。さらに、上記特徴の駆動装置は、前記安定化電源部が、前記第2電圧または前記第3電圧が入力される入力端子と、前記第1電圧を出力する出力端子と、接地される接地端子とを有する三端子レギュレータであると、好ましい。さらに、上記特徴の駆動装置は、1つの前記第1電圧を前記バッファ部に供給するための前記安定化電源部を、複数備えると、好ましい。さらに、上記特徴の駆動装置は、前記バッファ部が、波形整形前の前記補助容量駆動電圧が非反転入力端子に入力され、前記第1電圧が電源端子に入力され、出力端子が出力する波形整形後の前記補助容量駆動電圧が反転入力端子に入力されるオペアンプから成ると、好ましい。さらに、上記特徴の駆動装置は、2つの前記安定化電源部を備え、一方の前記安定化電源部が供給する前記第1電圧が、前記バッファ部の高圧側の電源電圧であり、他方の前記安定化電源部が供給する前記第1電圧が、前記バッファ部の低圧側の電源電圧であると、好ましい。また、本発明は、1つの絵素を構成する複数の副絵素のそれぞれに設けられた補助容量にそれぞれ接続される異なる補助容量線の一端に接続され、当該補助容量線のそれぞれに異なる補助容量駆動電圧を印加することで、前記副絵素の表示輝度を異ならせ得る駆動装置であって、供給される第1電圧を共通の電源電圧として用いて、それぞれの前記補助容量駆動電圧の波形を整形し、前記補助容量線のそれぞれに印加するバッファ部を備え、前記バッファ部が、波形整形前の前記補助容量駆動電圧が非反転入力端子に入力され、供給される電源電圧が電源端子に入力され、出力端子が出力する波形整形後の前記補助容量駆動電圧が反転入力端子に入力されるオペアンプを備えることを特徴とする駆動装置を提供する。さらに、上記各特徴の駆動装置は、マトリクス状に配置される前記絵素のうち前記補助容量線に沿って配列されるそれぞれを構成する複数の前記副絵素に共通して接続され、当該補助容量線と平行に形成される走査線に、走査線電圧を印加する走査線駆動部を、さらに備えると、好ましい。また、本発明は、上記特徴の駆動装置を、少なくとも1つ備えることを特徴とする表示装置を提供する。上記特徴の駆動装置及び表示装置では、バッファ部の電源電圧を安定させることが可能になる。そのため、バッファ部の電源電圧を供給する配線を太くすることなく、バッファ部が、期待した電圧値の補助容量駆動電圧を補助容量線に印加することが可能になる。したがって、表示装置の狭額縁化を実現するとともに、補助容量に対して意図した電圧を精度良く印加することが可能になる。以下、本発明の実施形態に係る駆動装置について、図面を参照して説明する。なお、以下では説明の具体化のため、本発明の実施形態に係る駆動装置として、補助容量線及び走査線に電圧を印加するゲートドライバを例示するが、本発明の駆動装置は、補助容量線にのみ電圧を印加する駆動装置であっても良い。また、以下説明するゲートドライバは、図12に示した絵素PEを駆動するマルチ絵素駆動を行うものである。<ゲートドライバ>最初に、ゲートドライバの全体的な構成例について、図面を参照して説明する。図1は、本発明の実施形態に係るゲートドライバの概略構成について示すブロック図である。図1に示すように、ゲートドライバ1は、コントロールロジック11A,11Bと、双方向シフトレジスタ12と、レベルシフタ13と、出力回路14と、バッファ部21A,21Bと、各種端子図中の白塗りの丸で示す部分と、を備える。なお、詳細については後述するが、同名の端子は、ゲートドライバ1内の配線により接続され得る。また、図1では説明の便宜上、実際とは異なり得る位置にそれぞれの端子を配置したものを、図示している。端子LBRは、双方向シフトレジスタ12のシフト方向を示す制御信号が入力される入力端子である。例えば端子LBRには、HハイとLローの二つの状態を取り得る信号が入力される。コントロールロジック11A,11Bは、双方向シフトレジスタ12のシフト方向が、当該制御信号の状態に応じたものになるように制御する。そして、双方向シフトレジスタ12のシフト方向によって、絵素PEの走査方向が決定される。端子GSPOI及び端子GSPIOのそれぞれは、入力端子及び出力端子の切り替えが可能なIOInputOutput端子である。コントロールロジック11A,11Bは、端子LBRに入力される制御信号の状態に応じて、当該切替を行う。具体的に例えば、コントロールロジック11A,11Bは、端子LBRに入力される制御信号の状態がHである場合、端子GSPOIを入力端子、端子GSPIOを出力端子とする。また例えば、コントロールロジック11A,11Bは、端子LBRに入力される制御信号の状態がLである場合、端子GSPOIを出力端子、端子GSPIOを入力端子とする。なお、端子GSPOI及び端子GSPIOのうち入力端子となる端子には、双方向シフトレジスタ12の動作を開始させるための信号以下、走査開始信号とするが入力される。また、複数のゲートドライバをカスケード接続して用いる場合、後段のゲートドライバが存在すれば、端子GSPOI及び端子GSPIOのうち出力端子となる端子が、当該走査開始信号を当該後段のゲートドライバに出力する後述の図4参照。端子GCKOI及び端子GCKIOも、端子GSPOI及び端子GSPIOと同様に、入力端子及び出力端子の切り替えが可能なIO端子である。コントロールロジック11A,11Bは、端子LBRに入力される制御信号の状態に応じて、当該切替を行う。具体的に例えば、コントロールロジック11A,11Bは、端子LBRに入力される制御信号の状態がHである場合、端子GCKOIを入力端子、端子GCKIOを出力端子とする。また例えば、コントロールロジック11A,11Bは、端子LBRに入力される制御信号の状態がLである場合、端子GCKOIを出力端子、端子GCKIOを入力端子とする。なお、端子GCKOI及び端子GCKIOのうち入力端子となる端子は、双方向シフトレジスタ12の駆動クロック信号が入力される。また、複数のゲートドライバをカスケード接続して用いる場合、後段のゲートドライバが存在すれば、端子GCKOI及び端子GCKIOのうち出力端子となる端子が、当該駆動クロック信号を当該後段のゲートドライバに出力する後述の図4参照。端子VGL及び端子VGHは、出力回路14が動作するための電源電圧が供給される端子である。なお、出力回路14は、走査線電圧を生成し、後述する端子OG1~OG272のそれぞれに出力する。端子VGLに供給される電圧の電圧値をvgl、端子VGHに供給される電圧の電圧値をvghとすると、走査線電圧は、例えば電圧値vglから電圧値vghの振幅を有する電圧となり得る。端子VCCは、ゲートドライバ1全体が動作するための電源電圧が供給される端子である。また、端子GNDは接地端子であり、ゲートドライバ1全体に接地電圧を供給する。272個の端子OG1~OG272には、ゲートドライバ1の外部から走査線がそれぞれ接続される。端子OG1~OG272は、出力回路14が生成する走査線電圧を、接続される当該走査線に対してそれぞれ印加する端子である。なお、端子OG1~OGnの自然数nは任意の数であり、本例のn=272は一例に過ぎない。端子CSVA1a~CSVA4a及び端子CSVB1a~CSVB4aのそれぞれは、バッファ部21A,21Bに入力するCS電圧が供給される端子である。端子CSVA1b~CSVA4b及び端子CSVB1b~CSVB4bのそれぞれは、バッファ部21A,21Bが整形したCS電圧を補助容量線CSLに印加する端子である。端子CSVA1a及び端子CSVB1a、端子CSVA2a及び端子CSVB2a、端子CSVA3a及び端子CSVB3a、端子CSVA4a及び端子CSVB4aは、それぞれ接続される。したがって、例えば端子CSVA1a~CSVA4a及び端子CSVB1a~CSVB4aの一方から入力されるCS電圧は、他方から出力され得るとともに、バッファ部21A,21Bのそれぞれに入力され得る。そして、バッファ部21A,21Bが、入力されるCS電圧の波形を整形し、波形が整形された当該CS電圧は、端子CSVA1b~CSVA4b及び端子CSVB1b~CSVB4bからそれぞれ出力されて補助容量線CSLに印加され、補助容量CCSを駆動する。端子VCSH及び端子VCSLは、バッファ部21A,21Bのそれぞれの電源電圧である電圧VCSH及び電圧VCSLが供給される端子である。なお、電圧VCSHが、バッファ部21A,21Bの高圧側の電源電圧であり、電圧VCSLが、バッファ部21A,21Bの低圧側の電源電圧である。なお、本発明の実施形態に係るゲートドライバ1は、バッファ部21の電源電圧である電圧VCSH及び電圧VCSLの安定化を図るべく、安定化電源部をさらに備える。この安定化電源部の詳細については、別途図面を参照するとともに後述する。また、ゲートドライバ1による走査線電圧の生成動作の概要について説明する。なお、以下では説明の具体化のため、端子LBRに入力される制御信号の状態がHであり、端子GSPOIが入力端子、端子GSPIOが出力端子となる場合について例示するこの場合、垂直同期信号を基に生成された走査開始信号が端子GSPOIから入力され、双方向シフトレジスタ12が、端子GCKOIから入力される水平同期信号を基に生成された駆動クロック信号に同期して例えば、1水平走査期間毎にシフト動作を開始する。そして、このシフト動作により、パルス信号である第1パルス信号が生成される。この第1パルス信号は、レベルシフタ13にて電圧vglから電圧vghの振幅を有する走査線電圧に変換され、出力回路14から端子OG1に出力される。次に、双方向シフトレジスタ12は、上記のシフト動作により、第1パルス信号とは別のパルス信号である第2パルス信号を生成する。この第2パルス信号は、レベルシフタ13にて電圧値vglから電圧値vghの振幅を有する走査線電圧に変換され、出力回路14から端子OG2に出力される。同様に、双方向シフトレジスタ12が上記のシフト動作により第nパルス信号を順次生成し、レベルシフタ13が当該第nパルス信号を電圧値vglから電圧値vghの振幅を有する走査線電圧に順次変換し、出力回路14が端子OGnを介して当該走査線電圧を順次出力するnは自然数。したがって、本例の場合、出力回路14が出力する走査線電圧の走査方向、即ち、走査線電圧が印加される走査線の順番は、端子OG1に接続される走査線、端子OG2に接続される走査線、、端子OG272に接続される走査線、となる。上記のシフト動作が終了すると端子OG272に走査線電圧が出力されると、ゲートドライバ1は、後段のゲートドライバ1に対して、端子GSPIOから走査開始信号を出力するとともに、端子GCKIOから駆動クロック信号を出力する。これにより、当該後段のゲートドライバでは、ゲートドライバ1と同様の動作が行われ、接続される走査線に対して走査線電圧を順次印加することになる。また、図1に示すバッファ部21上述のバッファ部21A,21Bに相当し、これらを特に区別しない場合にこのように称する。以下同じ。の構成例について、図面を参照して説明する。図2は、図1のバッファ部が備えるバッファ回路の構成例について示す回路図である。図2に示すように、バッファ回路210は、入力端子INと、2つのインバータ211,212と、出力端子OUTとを備える。また、入力端子IN、インバータ211、インバータ212、出力端子OUTが、この順に直列的に接続される。なお、当該バッファ回路210は、バッファ部21に複数備えられ得る。端子CSVA1a~CSVA4aまたは端子CSVB1a~CSVB4aからゲートドライバ1に入力される、CS電圧CSVA1a~CSVA4aまたはCS電圧CSVB1a~CSVB4aは、入力端子INに入力される。換言すると、ある入力端子INは端子CSVA1a及びCSVB1aに接続し、ある入力端子INは端子CSVA2a及びCSVB2aに接続し、ある入力端子INは端子CSVA3a及びCSVB3aに接続し、ある入力端子INは端子CSVA4a及びCSVB4aに接続する。これは、バッファ回路210をバッファ部21Aに適用する場合であっても、バッファ部21Bに適用する場合であっても、同様である。インバータ211は、電圧VCSHがソースに印加されるpチャネル型のMOSFETMetalOxideSemiconductorFieldEffectTransistor211Pと、電圧VCSLがソースに印加されるnチャネル型のMOSFET211Nとを備える。入力端子INに入力されるCS電圧は、MOSFET211P及びMOSFET211Nのそれぞれのゲートに入力される。また、MOSFET211P及びMOSFET211Nのそれぞれのドレインが接続され、この接続ノードの電圧が、後段のインバータ212に出力される。同様に、インバータ212は、電圧VCSHがソースに印加されるpチャネル型のMOSFET212Pと、電圧VCSLがソースに印加されるnチャネル型のMOSFET212Nとを備える。インバータ211が出力する電圧は、MOSFET212P及びMOSFET212Nのそれぞれのゲートに入力される。また、MOSFET212P及びMOSFET212Nのそれぞれのドレインが接続され、この接続ノードの電圧が、後段の出力端子OUTに出力される。出力端子OUTは、波形が整形されたCS電圧を、端子CSVA1b~CSVA4bまたは端子CSVB1b~CSVB4bに出力する。換言すると、バッファ回路210をバッファ部21Aに適用する場合、ある出力端子OUTは端子CSVA1bに接続し、ある出力端子OUTは端子CSVA2bに接続し、ある出力端子OUTは端子CSVA3bに接続し、ある出力端子OUTは端子CSVA4bに接続する。一方、バッファ回路210をバッファ部21Bに適用する場合、ある出力端子OUTは端子CSVB1bに接続し、ある出力端子OUTは端子CSVB2bに接続し、ある出力端子OUTは端子CSVB3bに接続し、ある出力端子OUTは端子CSVB4bに接続する。また、ゲートドライバ1の端子の配置や内部の配線について、図3を参照して説明する。図3は、本発明の実施形態に係るゲートドライバの端子の配置及び内部の配線の一例を示す図である。なお、この図3や後述する図4では、説明の明確化のため、ゲートドライバ1の内部において、CS電圧に関する部分主に配線とゲートドライバ1のカスケード接続に関する部分主に配線とのみを図示しており、他の部分の図示を省略している。図3に示すように、ゲートドライバ1は、種々の配線が形成されるテープ部31と、少なくともバッファ部21A,21Bを備える集積回路部32と、上述の各種端子が配置される端子部33と、を備える。端子部33の中央には、端子OG1~OG272が、この順で配置される。端子OG1からゲートドライバ1の一方の端部に向かって、端子CSVA4b~CSVA1b、端子GCKOI、端子GSPOI、端子VCSL、端子VCSH、端子VCC、端子LBR、端子GND、端子VGH、端子VGL、端子CSVA4a~CSVA1aが、この順で配置される。また、端子OG272からゲートドライバ1の他方の端部に向かって、端子CSVB1b~CSVB4b、端子GCKIO、端子GSPIO、端子VCSL、端子VCSH、端子VCC、端子LBR、端子GND、端子VGH、端子VGL、端子CSVB1a~CSVB4aが、この順で配置される。なお、この配置例は一例に過ぎず、任意の端子の配置を適宜入れ替えても良い。ただし、後述の図4のようにゲートドライバ1を接続する場合、前段及び後段のゲートドライバ1初段のゲートドライバ1においては、前段のゲートドライバに代えてコントローラ等の信号や電圧を出力する装置に接続し得る端子を、ゲートドライバ1の端部側に配置すると、好ましい。上述のように、同名の端子端子VCSL、端子VCSH、端子VCC、端子LBR、端子GND、端子VGH、端子VGLのそれぞれは、ゲートドライバ1内の配線で接続される。また、端子GPKOI及び端子GCKIO、端子GPPOI及び端子GCOPIOも、ゲートドライバ1内の配線でそれぞれ接続される。なお、この配線は、端子間の直接的な接続または間接的な接続例えば、当該端子間を信号や電圧が伝達される間に、当該信号や電圧に対して何らかの処理が行われる場合の接続を示したものである。端子CSVA1a~CSVA4aは、端子CSVB1a~CSVB4aのそれぞれと接続される。また、端子CSVA1a~CSVA4a及び端子CSVB1a~CSVB4aは、バッファ21A,21Bを介して、端子CSVA1b~CSVA4b及び端子CSVB1b~CSVB4bのそれぞれと間接的に接続される。なお、図3及び後述する図4において、ゲートドライバ1内のCS電圧が通過する配線の一部については、図示の便宜のために複数をまとめて1本の太線で図示している。また、複数のゲートドライバ1の配置や接続について、図4を参照して説明する。図4は、本発明の実施形態に係るゲートドライバの配置方法及び接続方法の一例を示す回路図である。なお、図4には、初段のゲートドライバ1Fと、その後段のゲートドライバ1Sとを示しているが、同様に3個以上のゲートドライバを接続することが可能である。また、図4に示すそれぞれの絵素PEは、図12に示した絵素PEと同様の構成であり、複数の副絵素SPE1,SPE2を備えるものである。図4に示すように、液晶表示装置40特に、液晶表示パネルは、複数のカスケード接続されたゲートドライバ1F,1Sと、ソースドライバ40と、コントローラ50と、ガラス基板60と、を備える。ガラス基板60には、絵素PEや、走査線GL、信号線SL、補助容量基幹線CSLA、補助容量線CSL1,CSL2、コントローラ50と初段のゲートドライバ1とを接続する制御線CLのそれぞれが形成される。また、ソースドライバ40は、信号線電圧を生成して信号線SLに印加する信号線電圧生成部41を備える。なお、図4において、制御線CLの一部については、図示の便宜のために複数をまとめて1本の太線で図示している。コントローラ50は、CS電圧CSVA1a~CSVA4aを、制御線CLを介してゲートドライバ1Fの端子CSVA1a~CSVA4aに入力する。同様に、コントローラ50は、上述の各種電圧を、制御線CLを介してゲートドライバ1Fの端子VCSL、端子VCSH、端子VCC、端子LBR、端子GND、端子VGH、端子VGLに入力する。ただし、ゲートドライバ1Fの端子LBRには、端子VCCに供給される電圧と同じ電圧が入力される。例えば、ゲートドライバ1Fの端子LBRに入力される電圧の状態がHである場合上述の例のように、ゲートドライバ1Fの端子GSPOI及び端子GCKOIのそれぞれが入力端子になる場合、コントローラ50は、走査開始信号及び駆動クロック信号を、制御線CLを介してゲートドライバ1Fの端子GSPOI及び端子GCKOIにそれぞれ入力する。この場合、ゲートドライバ1F,1Sは、ゲートドライバ1Fの端子CSVB1a~CSVB4aが配置される端部と、ゲートドライバ1Sの端子CSVA1a~CSVA4aが配置される端部とが近接するように配置され、当該端部に近い双方の端子CSVA1a~CSVA4a、端子VCSL、端子VCSH、端子VCC、端子LBR、端子GND、端子VGH、端子VGLは、ガラス基板60に形成される配線により、同名の端子同士がそれぞれ接続される。さらに、ゲートドライバ1Fの端子GCKIO及び端子GSPIOと、ゲートドライバ1Sの端子GCKOI及び端子GSPOIも、ガラス基板60に形成される配線によってそれぞれ接続される。これにより、コントローラ50がゲートドライバ1Fに入力した信号や電圧が、ゲートドライバ1Fの後段のゲートドライバ1Sに伝達可能になる。また、上述のように、ゲートドライバ1F,1Sの端子OG1~OG272は、それぞれの絵素PEに接続される走査線GLに走査線電圧を印加する。同様に、ソースドライバ40の信号線電圧生成部41は、例えばコントローラ50から入力されるソースドライバ制御信号に基づいて信号線電圧を生成し、信号線SLに印加する。これにより、それぞれの絵素PEが駆動されて表示動作が行われる。一方、上記のようにコントローラ50からゲートドライバ1Fに入力されるCS電圧CSVA1a~CSVA4aは、集積回路32内のバッファ部21A,21Bで波形が整形され、端子CSVA1b~CSVA4b及び端子CSVB1b~CSVB4bのそれぞれから出力される。端子CSVA1b~CSVA4b及び端子CSVB1b~CSVB4bのそれぞれから出力されるCS電圧は、当該端子に接続される補助容量基幹線CSLAに印加され、さらに補助容量基幹線CSLAに接続される補助容量線CSL1,CSL2に印加されることで、補助容量CCS1,CCS2が駆動される。なお、後段のゲートドライバ1Sも、ゲートドライバ1FからCS電圧CSVA1a~CSVA4aが入力される点を除き、ゲートドライバ1Fと同様に補助容量CCS1,CCS2を駆動する上記の構成であれば、ゲートドライバ1F,1Sが備えるバッファ21A,21Bの数に応じて、補助容量基幹線CSLAを分割することが可能になる。そのため、図15及び図16に示す補助容量基幹線CSLXとは異なり、補助容量基幹線CSLAを分割して短くすることが可能になる。したがって、補助容量基幹線CSLAの配線抵抗が低減されるため、補助容量基幹線CSLAの線幅を細くする狭額縁化を図ることが可能になる。なお、バッファ部21A,21Bの大きさにも関係するため一概には言えないが、図4に示す液晶表示装置40が4個のゲートドライバを備える構成の場合、補助容量基幹線CSLAを8つに分割可能である。そのため、図16に示すような従来の液晶表示装置100と比較して、補助容量基幹線の線幅を1/8程度に細くする狭額縁化を図ることが可能になる。なお、ゲートドライバにバッファ部21A,21Bを設ける即ち、液晶表示装置40全体でバッファ部21A,21Bを分散して設けることで、補助容量の駆動を好適に実行することが可能になる。そのため、補助容量基幹線を分割せずに線幅を細くした場合に、表示輝度のムラ等の抑制が可能になる場合がある。<安定化電源部>次に、上述した安定化電源部の詳細について、以下図面を参照して説明する。なお、以下に挙げる第1例~第4例は、矛盾無き限りそれぞれ組み合わせて実行することが可能である。[第1例]図5は、安定化電源部の第1例について示すブロック図である。図5に示すように、本例では安定化電源部として、レギュレータ711,712を備える。レギュレータ711は、バッファ部21の高圧側の電源電圧である電圧VCSHを供給するものであり、レギュレータ712は、バッファ部21の低圧側の電源電圧である電圧VCSLを供給するものである。レギュレータ711には、例えば上述のゲートドライバ1の端子VCSHを介して供給される電圧VCSHが、入力される。また、レギュレータ711は、所定の電源例えば、上述のコントローラ50から、高圧側の電源電圧である電圧AVCH及び低圧側の電源電圧である電圧AVCLが、それぞれ供給される。一方、レギュレータ712には、例えば上述のゲートドライバ1の端子VCSLを介して供給される電圧VCSLが、入力される。また、レギュレータ712は、所定の電源例えば、上述のコントローラ50から、高圧側の電源電圧である電圧AVCH及び低圧側の電源電圧である電圧AVCLが、それぞれ供給される。ただし、電圧AVCHは電圧VCSH以上であり、電圧AVCLは電圧VCSL以下である。また、図中のレギュレータ711,712とそれぞれの電圧AVCH,AVCLとの間に示す抵抗RLは、電源とレギュレータ711,712との間の配線抵抗である。即ち、レギュレータ711,712は、電圧AVCH及び電圧AVCLを電源電圧として用いて、バッファ部21に供給する電圧VCSH,VCSLの変動を抑制する換言すると、バッファ部21に供給する電圧VCSH,VCSLが、入力される電圧VCSH,VCSLと等しくなるようにするものである。このレギュレータ711,712を用いた場合における種々の電圧の状態を、図6を参照して説明する。図6は、図5に示すバッファ部が出力するCS電圧、バッファ部の電源電圧及びレギュレータの電源電圧のそれぞれの状態を示したグラフである。図6に示すグラフでは、バッファ部21が出力するCS電圧として、CS電圧CSVA1bを例示するとともに、当該電圧の状態を太い実線で示している。また、レギュレータ711,712の電源電圧の状態を破線で示し、バッファ部21の電源電圧の状態を一点鎖線で示している。なお、図6に示すグラフの縦軸は電圧値を示し、横軸は時間を示している。図6に示すように、レギュレータ711が、バッファ部21に供給すべき電圧VCSH以上の電圧AVCHと、バッファ部21に供給すべき電圧VCSH以下の電圧AVCLとを電源電圧として用いると、バッファ部21に位相が異なる他のCS電圧が入力され、配線抵抗RLや補助容量CCSの容量負荷等の影響によって多大な電流が消費されたとしても、電圧AVCHが電圧VCSHより小さくなることが抑制される。したがって、レギュレータ711は、バッファ部21に対して、電圧VCSHを安定して供給することが可能になる。また、図6に示すように、レギュレータ712が、バッファ部21に供給すべき電圧VCSL以上の電圧AVCHと、バッファ部21に供給すべき電圧VCSL以下の電圧AVCLとを電源電圧として用いると、バッファ部21に位相が異なる他のCS電圧が入力され、配線抵抗RLや補助容量CCSの容量負荷等の影響によって多大な電流が消費されたとしても、電圧AVCLが電圧VCSLより大きくなることが抑制される。したがって、レギュレータ712は、バッファ部21に対して、電圧VCSLを安定して供給することが可能になる。[第2例]図7は、安定化電源部の第2例について示すブロック図である。図7に示すように、本例では安定化電源部として、オペアンプ721,722を備える。オペアンプ721は、バッファ部21の高圧側の電源電圧である電圧VCSHを供給するものであり、オペアンプ722は、バッファ部21の低圧側の電源電圧である電圧VCSLを供給するものである。オペアンプ721の非反転入力端子には、例えば上述のゲートドライバ1の端子VCSHを介して供給される電圧VCSHが、入力される。また、オペアンプ721の電源端子には、所定の電源例えば、上述のコントローラ50から、高圧側の電源電圧である電圧AVCH及び低圧側の電源電圧である電圧AVCLが、それぞれ供給される。さらに、オペアンプ721の出力端子から出力される電圧VCSHは、オペアンプ721の反転入力端子に入力される。一方、オペアンプ722の非反転入力端子には、例えば上述のゲートドライバ1の端子VCSLを介して供給される電圧VCSLが、入力される。また、オペアンプ722の電源端子には、所定の電源例えば、上述のコントローラ50から、高圧側の電源電圧である電圧AVCH及び低圧側の電源電圧である電圧AVCLが、それぞれ供給される。さらに、オペアンプ722の出力端子から出力される電圧VCSLは、オペアンプ722の反転入力端子に入力される。ただし、第1例と同様に、電圧AVCHは電圧VCSH以上であり、電圧AVCLは電圧VCSL以下である。また、図中のオペアンプ721,722とそれぞれの電圧AVCH,AVCLとの間に示す抵抗RLは、電源とオペアンプ721,722との間の配線抵抗である。第1例のレギュレータ711,712と同様に、本例におけるオペアンプ721,722も、電圧AVCH及び電圧AVCLを電源電圧として用いて、バッファ部21に供給する電圧VCSH,VCSLの変動を抑制する換言すると、バッファ部21に供給する電圧VCSH,VCSLが、入力される電圧VCSH,VCSLと等しくなるようにするものである。オペアンプ721が、バッファ部21に供給すべき電圧VCSH以上の電圧AVCHと、バッファ部21に供給すべき電圧VCSH以下の電圧AVCLとを電源電圧として用いると、バッファ部21に位相が異なる他のCS電圧が入力され、配線抵抗RLや補助容量CCSの容量負荷等の影響によって多大な電流が消費されたとしても、電圧AVCHの変動の影響を抑制して電圧VCSHを出力することができる。したがって、オペアンプ721は、バッファ部21に対して、電圧VCSHを安定して供給することが可能になる。また、オペアンプ722が、バッファ部21に供給すべき電圧VCSL以上の電圧AVCHと、バッファ部21に供給すべき電圧VCSL以下の電圧AVCLとを電源電圧として用いると、バッファ部21に位相が異なる他のCS電圧が入力され、配線抵抗RLや補助容量CCSの容量負荷等の影響によって多大な電流が消費されたとしても、電圧AVCLの変動の影響を抑制して電圧VCSLを出力することができる。したがって、オペアンプ722は、バッファ部21に対して、電圧VCSLを安定して供給することが可能になる。[第3例]図8は、安定化電源部の第3例について示すブロック図である。図8に示すように、本例では安定化電源部として、三端子レギュレータ731,732を備える。三端子レギュレータ731は、バッファ部21の高圧側の電源電圧である電圧VCSHを供給するものであり、三端子レギュレータ732は、バッファ部21の低圧側の電源電圧である電圧VCSLを供給するものである。三端子レギュレータ731の入力端子には、所定の電源例えば、上述のコントローラ50から、高圧側の電源電圧である電圧AVCHが入力される。また、三端子レギュレータ731の接地端子は、接地される。一方、三端子レギュレータ732の入力端子には、所定の電源例えば、上述のコントローラ50から、低圧側の電源電圧である電圧AVCLが入力される。また、三端子レギュレータ732の接地端子は、接地される。ただし、第1例と同様に、電圧AVCHは電圧VCSH以上であり、電圧AVCLは電圧VCSL以下である。また、図中の三端子レギュレータ731,732とそれぞれの電圧AVCH,AVCLとの間に示す抵抗RLは、電源と三端子レギュレータ731,732との間の配線抵抗である。本例における三端子レギュレータ731,732は、バッファ部21に供給する電圧VCSH,VCSLが変動しようとした場合に、供給される電圧AVCHまたは電圧AVCLまでの範囲内で、当該変動を吸収するものである。三端子レギュレータ731に、バッファ部21に供給すべき電圧VCSH以上の電圧AVCHが供給される構成にすると、バッファ部21に位相が異なる他のCS電圧が入力され、配線抵抗RLや補助容量CCSの容量負荷等の影響によって多大な電流が消費されたとしても、電圧AVCHが電圧VCSHより小さくなることが抑制される。したがって、三端子レギュレータ731は、バッファ部21に対して、電圧VCSHを安定して供給することが可能になる。また、三端子レギュレータ732に、バッファ部21に供給すべき電圧VCSL以下の電圧AVCLが供給される構成にすると、バッファ部21に位相が異なる他のCS電圧が入力され、配線抵抗RLや補助容量CCSの容量負荷等の影響によって多大な電流が消費されたとしても、電圧AVCLが電圧VCSLより大きくなることが抑制される。したがって、三端子レギュレータ732は、バッファ部21に対して、電圧VCSLを安定して供給することが可能になる。[第4例]本例は、上述の第1例~第3例の変形例に相当する。以下では説明の具体化のため、上述の第2例に本例を適用した場合について例示する。図9は、安定化電源部の第4例について示すブロック図である。図9に示すように、本例では安定化電源部として、オペアンプ7411,7412,7421,7422を備える。オペアンプ7411,7412は、バッファ部21の高圧側の電源電圧である電圧VCSHを共に供給するものであり、オペアンプ7421,7422は、バッファ部21の低圧側の電源電圧である電圧VCSLを共に供給するものである。オペアンプ7411,7412のそれぞれの非反転入力端子には、例えば上述のゲートドライバ1の端子VCSHを介して供給される電圧VCSHが、それぞれ入力される。また、オペアンプ7411,7412のそれぞれの電源端子には、所定の電源例えば、上述のコントローラ50から、高圧側の電源電圧である電圧AVCH及び低圧側の電源電圧である電圧AVCLが、それぞれ供給される。さらに、オペアンプ7411の出力端子から出力される電圧VCSHは、オペアンプ7411の反転入力端子に入力され、オペアンプ7412の出力端子から出力される電圧VCSHは、オペアンプ7412の反転入力端子に入力される。一方、オペアンプ7421,7422のそれぞれの非反転入力端子には、例えば上述のゲートドライバ1の端子VCSLを介して供給される電圧VCSLが、それぞれ入力される。また、オペアンプ7421,7422のそれぞれの電源端子には、所定の電源例えば、上述のコントローラ50から、高圧側の電源電圧である電圧AVCH及び低圧側の電源電圧である電圧AVCLが、それぞれ供給される。さらに、オペアンプ7421の出力端子から出力される電圧VCSLは、オペアンプ7421の反転入力端子に入力され、オペアンプ7422の出力端子から出力される電圧VCSLは、オペアンプ7422の反転入力端子に入力される。ただし、第1例と同様に、電圧AVCHは電圧VCSH以上であり、電圧AVCLは電圧VCSL以下である。また、図中のオペアンプ7411,7412,7421,7422とそれぞれの電圧AVCH,AVCLとの間に示す抵抗RLは、電源とオペアンプ7411,7412,7421,7422との間の配線抵抗である。上記のように、複数の安定化電源部オペアンプ7411,7412が、共にバッファ部21に対して電圧VCSHを供給する構成にすると、安定化電源部を1つだけ備える場合よりも供給する電圧VCSHを安定させることが可能になる。同様に、複数の安定化電源部オペアンプ7421,7422が、共にバッファ部21に対して電圧VCSLを供給する構成にすると、安定化電源部を1つだけ備える場合よりも供給する電圧VCSLを安定させることが可能になる。以上の各例のように、ゲートドライバ1に安定化電源部を備えることで、バッファ部21の電源電圧を安定させることが可能になる。そのため、バッファ部21の電源電圧を供給する配線を太くすることなく、バッファ部21が、期待した電圧値のCS電圧を補助容量線CSLに印加することが可能になる。したがって、液晶表示装置40の狭額縁化を実現するとともに、補助容量CCSに対して意図した電圧を精度良く印加することが可能になる。<変形例>[1]上述の各例における安定化電源部が電源電圧として用いる電圧AVCH,AVCLは、上述の電圧VCSH,VCSLと同様に、コントローラ50からゲートドライバ1に供給されるものとしても良い。さらにこの場合、電圧VCSH,VCSLと同様に、電圧AVCH,AVCLに対応する端子をゲートドライバ1が備え、ゲートドライバ1の内外において端子VCSH,VCSLと同様の配線や接続がなされることとしても良い図4参照。[2]バッファ部21の高圧側の電源電圧を供給する安定化電源部と、低圧側の電源電圧を供給する安定化電源部と、が電源電圧として同じ電圧AVCH,AVCLを用いる構成について例示したが、少なくとも1つの電圧が異なっても良い。ただし、同じ電圧を用いることで、ゲートドライバ1や液晶表示装置40の構成を簡略化することができる。[3]バッファ部21の電源電圧のうち、高圧側及び低圧側の双方の電源電圧を、上述の各例の安定化電源部が供給する構成について例示したが、いずれか一方の電源電圧のみを安定化電源部が供給する構成であっても良い。また、バッファ部21の高圧側の電源電圧を供給する安定化電源部と、低圧側の電源電圧を供給する安定化電源部と、は異なるものであっても例えば、上述の各例を組み合わせたものであっても良い。[4]図1、図3及び図4では、1つのゲートドライバ1,1F,1Sに2つのバッファ部21A,21Bが備えられる構成について例示したが、バッファ部21を1つ備える構成であっても、3つ以上備える構成であっても良い。[5]バッファ部21の構成として、図2に示す構成を例示したが、他の構成としても良い。バッファ部21の別の構成例について、図10を参照して説明する。図10は、バッファ部の別の構成例について示すブロック図である。図10に示すように、本例のバッファ部210aは、オペアンプ211aを備える。オペアンプ211aの非反転入力端子には、バッファ部210aの入力端子INが接続される。また、オペアンプ211aの電源端子には、バッファ部210aの電源電圧として供給される電圧VCSH及び電圧VCSLが、それぞれ供給される。さらに、オペアンプ211aの出力端子から出力されるCS電圧は、オペアンプ211aの反転入力端子に入力される。また、オペアンプ211aの出力端子には、バッファ部210aの出力端子OUTが接続される。バッファ部210aとしてオペアンプ211aを用いることで、電源電圧である電圧VCSH及び電圧VCSLの変動の影響を抑制して、安定したCS電圧を出力することが可能になる。そのため、バッファ部210aの電源電圧を供給する配線を太くすることなく、バッファ部210aが、期待した電圧値のCS電圧を補助容量線CSLに印加することが可能になる。したがって、液晶表示装置40の狭額縁化を実現するとともに、補助容量CCSに対して意図した電圧を精度良く印加することが可能になる。なお、本変形例のバッファ部210aは、上述した各例の安定化電源部を適用しなくても、安定してCS電圧を出力することができる。ただし、上述した各例の安定化電源部を備える構成にすると、バッファ部210aがさらに安定したCS電圧を出力することができるようになるため、好ましい。"