基板と、マストランスポートが前記基板より遅い材料で前記基板上に形成され、前記基板のマストランスポートを抑制する抑制層と、前記抑制層上に形成された第1導波路層と、前記第1導波路層上に形成され、前記第1導波路層の端面より内側に端面を有する上部層と、前記抑制層上に形成され、前記第1導波路層の端面に接する第2導波路層と、を備える光集積デバイス。前記第1導波路層は、前記抑制層上に形成された下部光閉じ込め層と、前記下部光閉じ込め層上に形成された活性層と、前記活性層上に形成された上部光閉じ込め層と、を有する請求項1に記載の光集積デバイス。前記基板がInPで形成された請求項1または2に記載の光集積デバイス。前記上部層が、InPで形成された請求項1から3のいずれか一項に記載の光集積デバイス。前記第1導波路層をエッチングする条件における前記抑制層のエッチング速度は、前記第1導波路層のエッチング速度より遅い請求項1から4のいずれか一項に記載の光集積デバイス。前記抑制層がAlInAsで形成された請求項1から5のいずれか一項に記載の光集積デバイス。基板上に、マストランスポートが前記基板より遅い材料で、前記基板のマストランスポートを抑制する抑制層を形成する抑制層形成段階と、前記抑制層上に、半導体層を形成する半導体層形成段階と、前記半導体層の一部をエッチングして、第1導波路層、及び、前記第1導波路層上の上部層を形成するエッチング段階と、前記抑制層上に、前記第1導波路層の端面に接して、第2導波路層を形成する導波路層形成段階と、を備え、前記エッチング段階で、前記上部層の端面は、オーバーエッチングされて、前記第1導波路層の端面より内側にある光集積デバイスの製造方法。前記第1導波路層は、前記抑制層上に形成された下部光閉じ込め層と、前記下部光閉じ込め層上に形成された活性層と、前記活性層上に形成された上部光閉じ込め層と、を有する請求項7に記載の光集積デバイスの製造方法。前記エッチング段階と、前記導波路層形成段階における導波路層の結晶成長とを、同一のチャンバーで連続して行う請求項7または8に記載の光集積デバイスの製造方法。前記基板がInPで形成された請求項7から9のいずれか一項に記載の光集積デバイスの製造方法。前記上部層が、InPで形成された請求項7から10のいずれか一項に記載の光集積デバイスの製造方法。前記抑制層が、AlInAsで形成された請求項7から11のいずれか一項に記載の光集積デバイスの製造方法。前記エッチング段階で、前記半導体層がCBr4、HCl、CCl4、TBCl及びBDMAPCIのいずれか一つ以上を含んだエッチャントでエッチングされる請求項7から12のいずれか一項に記載の光集積デバイスの製造方法。バットジョイントを用いた光集積デバイスの製造では、第1の導波路が基板上に形成された後で、第2の導波路を形成する半導体膜が結晶成長される。第2の導波路を形成する半導体の結晶成長では、基板及び第1の導波路が加熱されるので、基板、及び、第1の導波路の一部が、熱により移動する。このような基板及び第1の導波路の移動はマストランスポートと呼ばれている。例えば、InP基板、及び、第1の導波路のクラッド層がInPで形成される場合がある。当該場合に、第2の導波路を形成する半導体層の結晶成長において基板が加熱されると、基板及びクラッド層にマストランスポートが起こる。その結果、第1の導波路の端面がInPで覆われる。これにより、第1の導波路と、第2の導波路との間に、InPの膜が形成される。当該InPの膜は、バットジョイントにおける光学損失の原因となる。そこで、マストランスポートを抑制したバットジョイントを有する光集積デバイスが望まれている。本発明の第1の態様においては、基板と、マストランスポートが基板より遅い材料で基板上に形成され、基板のマストランスポートを抑制する抑制層と、抑制層上に形成された第1導波路層と、第1導波路層上に形成され、第1導波路層の端面より内側に端面を有する上部層と、抑制層上に形成され、第1導波路層の端面に接する第2導波路層と、を備える光集積デバイスを提供する。本発明の第2の態様においては、基板上に、基板よりマストランスポートが遅い材料で、基板のマストランスポートを抑制する抑制層を形成する抑制層形成段階と、抑制層上に、半導体層を形成する半導体層形成段階と、半導体層の一部をエッチングして、第1導波路層、及び、第1導波路層上の上部層を形成するエッチング段階と、抑制層上に、第1導波路層の端面に接して、第2導波路層を形成する導波路層形成段階と、を備え、エッチング段階で、上部層の端面は、オーバーエッチングされて、第1導波路層の端面より内側にある光集積デバイスの製造方法を提供する。なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。図1は、光集積デバイス100の模式的な上視図である。光集積デバイス100は、レーザ部52および導波路部54を備える。レーザ部52と、導波路部54とは、それぞれの光路がバットジョイントで接続される。レーザ部52で発振したレーザ光は、バットジョイントを介して、導波路部54に導かれる。一例として、レーザ部52の主モードのレーザ光の発振波長は1530nm~1570nmである。図2は、図1のII-IIにおける模式的な断面を示し、光集積デバイス100のバットジョイントの模式的な断面図である。II-II断面において、レーザ部52は、基板102、抑制層104、第1導波路層105、上面層112、上部クラッド層116、コンタクト層118、保護膜72、p側電極120、及び、n側電極122を備える。導波路部54は、II-II断面において、基板102、抑制層104、第2導波路層114、上部クラッド層116、保護膜72及びn側電極122を備える。ただし、導波路部54において、n側電極122は形成されなくてもよい。基板102及び抑制層104は、III-V族化合物半導体で形成される。そして、抑制層104は、基板102よりマストランスポートが遅い材料で基板102上に形成される。すなわち、第2導波路層114を形成する条件で、抑制層104のマストランスポートは、基板102のマストランスポートより遅くてよい。例えば、基板102がn-InPで形成され、抑制層104がAlInAsで形成される。抑制層104と、下部光閉じ込め層106とは、格子定数を合わせることが好ましい。抑制層104は、GaInAsPで形成されてもよい。レーザ部52において、第1導波路層105は抑制層104上に形成される。第1導波路層105は、抑制層104より屈折率が高いIII-V族化合物半導体で形成される。第1導波路層105は、下部光閉じ込め層106、活性層108及び上部光閉じ込め層110を有する。下部光閉じ込め層106は、抑制層104上に形成される。下部光閉じ込め層106上に活性層108が形成される。上部光閉じ込め層110が活性層108上に形成される。これにより、活性層108で発振したレーザ光が下部光閉じ込め層106と上部光閉じ込め層110との間で閉じ込められる。例えば、下部光閉じ込め層106及び上部光閉じ込め層110がInGaAsPで形成される。活性層108は、例えば、InGaAsPで形成されて、多重量子井戸MQW構造を有する。別の例として、下部光閉じ込め層106、活性層108、及び、上部光閉じ込め層110は、AlGaInAsで形成されてもよい。バットジョイントにおいて、第2導波路層114と接する第1導波路層105の端面は、テーパー形状を有してよい。さらに、第1導波路層105のバットジョイントにおける端面は、下に向かって広がる傾斜を有し、当該端面が抑制層104の表面に対してなす角度は、抑制層104から離れるにしたがって大きくなってよい。下部光閉じ込め層106、活性層108、及び、上部光閉じ込め層110のバットジョイントにおける端面は、下に向かって広がり、当該端面が抑制層104の表面に対してなす角度は、抑制層104から離れるにしたがって大きくなってよい。レーザ部52において、上面層112は第1導波路層105上に形成される。すなわち、上面層112は上部光閉じ込め層110上に形成される。上面層112は、第1導波路層105より屈折率が低いIII-V族化合物半導体で形成される。上面層112は、例えば、InPで形成される。バットジョイントにおいて、上面層112の端面は、第1導波路層105の端面とそろっているか、または、第1導波路層105の端面よりも内側にある。すなわち、上部光閉じ込め層110、活性層108、及び、下部光閉じ込め層106のいずれの端面と比べても、上面層112の端面が、そろっているか、または、内側にある。第1導波路層105の端面より、上面層112の端面が内側にあるとは、上面層112の長さが第1導波路層105の長さより短く、第1導波路層105が第2導波路層114に接する領域において、第1導波路層105の上面の一部が、上面層112から露出していることをいう。上面層112及び第1導波路層105の長さとは、第1導波路の光路に平行な方向の、それぞれの層の長さをいう。レーザ部52において、上面層112上に上部クラッド層116が形成される。上部クラッド層116は、第1導波路層105より屈折率が低いIII-V族化合物半導体で形成される。例えば、上部クラッド層116はp-InPで形成される。コンタクト層118が上部クラッド層116上に形成される。コンタクト層118は、例えば、InGaAsで形成される。p側電極120がコンタクト層118上に形成される。導波路部54において、上部クラッド層116が第2導波路層114上に形成される。上部クラッド層116は、第2導波路層114より屈折率の低いIII-V族化合物半導体で形成される。保護膜72は、導波路部54における上部クラッド層116上に形成される。また、保護膜72は、導波路部54とレーザ部52との界面の近傍で、コンタクト層118の上面の一部に形成されてよい。導波路部54において、抑制層104上に第2導波路層114が形成される。第2導波路層114は、光集積デバイス100の動作光の波長より、バンドギャップエネルギーが大きいIII-V族化合物半導体で形成される。例えば、第2導波路層114は、例えば、GaInAsPで形成される。第1導波路層105と第2導波路層114とは、バットジョイントで接合される。これにより、第1導波路層105で発振したレーザ光が第2導波路層114に導かれる。基板102の裏面側にn側電極122が形成される。n側電極122及びp側電極120から注入された電流により、第1導波路層105でレーザ光が発振する。導波路部54において、上部クラッド層116上に電極を形成して、第2導波路層114の屈折率を変化させてもよい。バットジョイントにおいて、基板102の表面を覆って、抑制層104が形成される。これにより、抑制層104上に形成された第1導波路層105に、バットジョイントで接合して第2導波路層114を形成するときに、基板102及び抑制層104の一部がマストランスポートによって、第1導波路層105の端面に移動することを抑制できる。また、バットジョイントにおいて、上面層112の端面は、第1導波路層105の端面とそろっているか、または、第1導波路層105の端面よりも内側にある。したがって、第1導波路層105及び上面層112を形成した後に、第2導波路層114を第1導波路層105にバットジョイントで接合するときに、上面層112の端面の一部がマストランスポートによって、第1導波路層105の端面に移動することを抑制できる。光集積デバイス100において、基板102及び上面層112のマストランスポートが抑制されて、第1導波路層105の端面が基板102及び上面層112を形成する材料で覆われない。第1導波路層105と第2導波路層114とがバットジョイントで直接接合されるので、レーザ部52と導波路部54との間の光損失を小さくすることができる。図3は、図1のIII-IIIにおける模式的な断面を示し、光集積デバイス100のレーザ部52の模式的な断面図である。光集積デバイス100は、レーザ部52のIII-III断面において、基板102、抑制層104、第1導波路層105、上面層112、上部クラッド層116、コンタクト層118、p側電極120、n側電極122、埋め込み層68、電流阻止層70、及び、保護膜72を備える。光集積デバイス100は、レーザ部52において、第1導波路層105および上面層112がメサ構造を有し、埋め込み層68及び電流阻止層70に埋め込まれている。すなわち、第1導波路層105および上面層112は、レーザ部52において、p側電極120の下側の領域以外で除去されている。第1導波路層105および上面層112が除去された領域では、抑制層104上に埋め込み層68が形成されている。埋め込み層68は、第1導波路層105および上面層112の側面を覆って形成される。すなわち、埋め込み層68の厚さは、第1導波路層105および上面層112と接する領域において、第1導波路層105および上面層112の厚さの合計と等しい。埋め込み層68の厚さは、第1導波路層105および上面層112と接する領域以外の領域で、第1導波路層105および上面層112の厚さの合計より薄い。したがって、埋め込み層68の上面は、第1導波路層105および上面層112と接する領域の近傍で、傾斜した面を有する。電流阻止層70は、埋め込み層68上に形成され、電流阻止層70の上面は、上面層112の上面と同一の平面内にある。例えば、埋め込み層68はp-InPで形成される。電流阻止層70は、例えば、n-InPで形成される。レーザ部52において、コンタクト層118は、上部クラッド層116の上面全体に形成される。コンタクト層118上であって、埋め込み層68及び電流阻止層70の上方の領域で、保護膜72が形成される。保護膜72は、例えば、SiNで形成される。また、コンタクト層118上の、保護膜72が形成されていない領域にp側電極120が形成される。すなわち、p側電極120は、第1導波路層105及び上面層112が形成された領域の上方に形成される。p側電極120は、保護膜72が形成されていない領域を超えて、保護膜72の端部の一部上に形成されてもよい。p側電極120の幅は、第1導波路層105及び上面層112の幅より広くてよい。ここで幅とは、第1導波路層105の光路の方向、及び、第1導波路層105の厚さ方向に垂直な方向の長さをいう。埋め込み構造により、p側電極120およびn側電極122から第1導波路層105に電流が効率よく注入される。図4は、図1のIV-IVにおける模式的な断面を示し、光集積デバイス100の導波路部54の模式的な断面図である。光集積デバイス100は、導波路部54のIV-IV断面において、基板102、抑制層104、第2導波路層114、上部クラッド層116、n側電極122、及び、保護膜72を備える。光集積デバイス100は、導波路部54において、第2導波路層114及び上部クラッド層116がメサ構造を有する。すなわち、第2導波路層114及び上部クラッド層116は、光路となる領域以外の領域で除去されている。第2導波路層114及び上部クラッド層116は、保護膜72で覆われる。保護膜72は、上部クラッド層116の上面及び側面、第2導波路層114の側面、並びに、上部クラッド層116及び第2導波路層114が除去された領域の抑制層104を覆って形成される。次に、光集積デバイス100の製造方法を説明する。図5~図8は、光集積デバイス100の製造方法の一例を示す。図5は、光集積デバイス100の製造プロセスにおいて、マスク202が形成された状態を示す模式的な断面図である。基板102上に抑制層104が、基板102よりマストランスポートが遅い化合物半導体で形成される。一例として、抑制層104は、n-InPで形成された基板102上に、MOCVD法によりAlInAsで形成される。抑制層104上に、下部光閉じ込め層106、活性層108、上部光閉じ込め層110、及び、上面層112が化合物半導体で形成される。一例として、抑制層104上に、MOCVD法によりInGaAsPで、下部光閉じ込め層106、活性層108、上部光閉じ込め層110、及び、上面層112が形成される。抑制層104、下部光閉じ込め層106、活性層108、上部光閉じ込め層110、及び、上面層112の形成は、同一のMOCVD装置のチャンバー内で連続して行われてよい。レーザ部52が形成される領域で、上面層112上にマスク202が形成される。マスク202は、例えば、CVD法によりSiNで形成される。図6は、光集積デバイス100の製造プロセスにおいて、図5の状態から第1導波路層105及び上面層112の一部がエッチングされた状態を示す模式的な断面図である。導波路部54において、上面層112、上部光閉じ込め層110、活性層108、及び、下部光閉じ込め層106がエッチングにより除去される。上面層112、上部光閉じ込め層110、活性層108、及び、下部光閉じ込め層106をエッチングする条件で、抑制層104のエッチング速度は、上面層112、上部光閉じ込め層110、活性層108、及び、下部光閉じ込め層106のいずれのエッチング速度より遅くてよい。これにより、抑制層104がエッチングストップ層となる。導波路部54において、上面層112、上部光閉じ込め層110、活性層108、及び、下部光閉じ込め層106が除去されるまでエッチングすると、露出する上面層112、上部光閉じ込め層110、活性層108、及び、下部光閉じ込め層106の端面は、エッチングの等方性により、曲面となる。一例として、上面層112の端面の少なくとも一部は逆テーパー形状となり、第1導波路層105の端面の少なくとも一部はテーパー形状となる。上面層112、上部光閉じ込め層110、活性層108、及び、下部光閉じ込め層106は、ハロゲン系エッチャントを用いた、in-situその場でのエッチングで除去されてよい。一例として、CBr4四臭化炭素が、水素ガスをキャリアーとして反応容器に供給される。反応温度は、例えば、540°C~660°Cである。in-situエッチングのエッチャントには、CBr4、HCl塩化水素、CCl4四塩化炭素、TBClターシャルブチルクロライド及びBDMAPCIビス-デメチルアミノ-フォスフィンクロライドのいずれか一つ以上を含んだエッチャントを用いてもよい。図7は、光集積デバイス100の製造プロセスにおいて、上面層112がオーバーエッチングされた状態を示す模式的な断面図である。図6に示した状態で、レーザ部52と導波路部54との境界において、上面層112の端面の少なくとも一部は、上部光閉じ込め層110、活性層108、及び、下部光閉じ込め層106の端面の少なくとも一部より突き出している。上部光閉じ込め層110の突き出した領域は後工程において熱の影響を受けやすい。例えば、抑制層104上に第2導波路層114を形成するときに、上部光閉じ込め層110の上端から突き出した上面層112が、マストランスポートにより上部光閉じ込め層110、活性層108、及び、下部光閉じ込め層106の端面に移動する。上面層112の端部の一部が、オーバーエッチングで除去される。これにより、上面層112の端面は、第1導波路層105の端面とそろうか、第1導波路層105の端面より内側になる。したがって、上面層112の一部が第1導波路層105の端面にマストランスポートによって移動するのを低減できる。上面層112は、図6に示した上面層112、上部光閉じ込め層110、活性層108、及び、下部光閉じ込め層106のエッチングと同じ条件でオーバーエッチングされてよいが、より等方性の強い条件でオーバーエッチングされてもよい。また、上面層112は、上部光閉じ込め層110、活性層108、及び、下部光閉じ込め層106のエッチング速度が、上面層112のエッチング速度より遅い条件でオーバーエッチングされてもよい。図8は、光集積デバイス100の製造プロセスにおいて、第2導波路層114が形成された状態を示す模式的な断面図である。第2導波路層114は、導波路部54となる領域で、抑制層104上にバットジョイント成長により形成される。第2導波路層114は、第1導波路層105及び上面層112のバットジョイントにおける端面を覆って形成される。第2導波路層114は、例えば、抑制層104上に、MOCVD法によりGaInAsPで形成される。第2導波路層114の形成は、上面層112、上部光閉じ込め層110、活性層108、及び、下部光閉じ込め層106のエッチング、並びに、上面層112のオーバーエッチングを行ったチャンバーと同じチャンバー内で、連続して行われてよい。エッチング、オーバーエッチング、及び第2導波路層114の形成が、途中で大気開放を行わないで連続して行われることによって、第1導波路層105と第2導波路層114との界面に自然酸化膜が形成されるのを抑えることができる。これにより、信頼性が高い光集積デバイス100を、高い歩留まりで製造できる。バットジョイントにおいて、基板102の表面が抑制層104で覆われ、かつ、上面層112の端面が第1導波路層105の端面とそろっているか又は第1導波路層105の端面より内側にあるので、第2導波路層114を形成するときに、基板102及び上面層112のマストランスポートが抑制される。これにより、第1導波路層105の端面が、基板102及び上面層112を形成する材料を介することなく、直接、第2導波路層114に接続される。第2導波路層114は、第2導波路層114の上面が、上面層112の上面と同一平面に、形成されてよい。マスク202を除せずに第2導波路層114を形成することにより、第2導波路層114は、マスク202が形成されていない領域に選択形成される。次に、マスク202が除去される。上面層112上及び第2導波路層114上にマスクが形成され、レーザ部52における上面層112、上部光閉じ込め層110、活性層108及び下部光閉じ込め層106のメサ構造が形成される。次に、抑制層104上に埋め込み層68及び電流阻止層70が形成されて、上面層112、上部光閉じ込め層110、活性層108及び下部光閉じ込め層106の埋め込み構造が形成される。第2導波路層114上、上面層112上、及び、電流阻止層70上に上部クラッド層116が形成される。導波路部54において、第2導波路層114上にマスクが形成されて、第2導波路層114及び上部クラッド層116のメサ構造が形成される。レーザ部52において、上部クラッド層116上にコンタクト層118が形成される。コンタクト層118上、及び、導波路部54における上部クラッド層116上に保護膜72が形成される。p側電極120が形成される領域で、保護膜72が除去されて、コンタクト層118が露出される。コンタクト層118上にp側電極120が形成される。基板102の裏面には、n側電極122が形成される。以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。例えば、上部クラッド層116に、レーザ部52と導波路部54との間で、第2導波路層114まで至る分離溝が形成されてもよい。また、レーザ素子と光導波路とのバットジョイントに限られず、SOA光増幅器と光導波路とのバットジョイント、または、EA変調器と光導波路とのバットジョイントにも適用できる。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段より前に、先立って等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上まず、、次に、等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。