側面に少なくとも一つのキャビティが形成されて、前記キャビティ内に電極が形成された基板;前記基板の一面に実装される少なくとも一つの電子部品;前記電子部品を密封する絶縁性のモールド部;及び前記モールド部に密着して、前記モールド部の外部面を覆って前記キャビティに形成された前記電極と電気的に連結される導電性のシールド部;を含む半導体パッケージ。前記シールド部は、前記基板の側面に沿って延長されて形成されることを特徴とする請求項1に記載の半導体パッケージ。前記電極は、前記キャビティ内の少なくとも何れか一面に形成されることを特徴とする請求項1または2に記載の半導体パッケージ。前記電極は、前記キャビティ内に導電性物質が充填されて形成されることを特徴とする請求項1または2に記載の半導体パッケージ。前記キャビティは、前記基板の側面の長さ方向に沿って長く形成されることを特徴とする請求項1から4の何れか1項に記載の半導体パッケージ。少なくとも一つのキャビティが形成され、前記キャビティの内部に電極が形成された基板を準備する段階;前記基板の上面に電子部品を実装する段階;前記電子部品を密封して絶縁性のモールド部を形成する段階;及び前記モールド部の外部面に形成されて、前記キャビティの内部の前記電極と電気的に連結される導電性のシールド部を形成する段階;を含む半導体パッケージの製造方法。前記基板は、少なくとも一つの側面に前記キャビティが形成されることを特徴とする請求項6に記載の半導体パッケージの製造方法。前記シールド部を形成する段階は、前記シールド部が前記基板の側面まで延長されて形成される段階であることを特徴とする請求項6または7に記載の半導体パッケージの製造方法。前記基板を準備する段階は、複数個の個別半導体パッケージ領域が形成されているストリップ形態の基板を準備する段階であることを特徴とする請求項6から8の何れか1項に記載の半導体パッケージの製造方法。前記基板は、夫々の前記個別半導体パッケージ領域を区分する境界線に沿って前記基板の内部に前記キャビティが形成されることを特徴とする請求項9に記載の半導体パッケージの製造方法。前記電子部品を実装する段階は、前記個別半導体パッケージ領域ごとに夫々前記電子部品を実装する段階であることを特徴とする請求項10に記載の半導体パッケージの製造方法。前記モールド部を形成する段階は、全ての前記個別半導体パッケージ領域に一体型で前記モールド部を形成する段階であることを特徴とする請求項11に記載の半導体パッケージの製造方法。前記シールド部を形成する段階は、前記モールド部が形成された基板を前記個別半導体パッケージ領域に沿って切断して、個別半導体パッケージに分離する段階;及び夫々の前記個別半導体パッケージに前記シールド部を形成する段階;を含むことを特徴とする請求項12に記載の半導体パッケージの製造方法。前記個別半導体パッケージに分離する段階は、切断された前記基板の側面に前記キャビティが露出されるように前記基板を切断する段階であることを特徴とする請求項13に記載の半導体パッケージの製造方法。前記個別半導体パッケージに前記シールド部を形成する段階は、スプレーコーティング法によって前記シールド部を形成する段階であることを特徴とする請求項13または14に記載の半導体パッケージの製造方法。前記シールド部を形成する段階は、前記モールド部が形成された基板を前記個別半導体パッケージ領域に沿って前記キャビティが形成された位置まで切断する1次切断段階;前記1次切断された基板に前記シールド部を形成する段階;及び前記シールド部が形成された基板を完全に切断する2次切断段階;を含むことを特徴とする請求項12に記載の半導体パッケージの製造方法。前記1次切断された基板に前記シールド部を形成する段階は、夫々の前記モールド部の外部面と、前記1次切断によって露出されたキャビティに前記シールド部を形成する段階であることを特徴とする請求項16に記載の半導体パッケージの製造方法。前記2次切断段階は、切断された前記基板の切断面と前記シールド部の垂直外部面が相異なる平面上に位置されるように前記基板を切断する段階であることを特徴とする請求項16または17に記載の半導体パッケージの製造方法。前記1次切断された基板に前記シールド部を形成する段階は、スプレーコーティング法またはスクリーン印刷法のうち何れか一つの方法によって遂行される段階であることを特徴とする請求項16から18の何れか1項に記載の半導体パッケージの製造方法。本発明は内部の個別素子を衝撃から保護し、かつ電磁波干渉EMIまたは電磁波耐性EMS特性にも優れた電磁波遮蔽構造を有する半導体パッケージ及びその製造方法を提供することを技術的課題としている。本発明による半導体パッケージは、側面に少なくとも一つのキャビティが形成されて、キャビティに電極が形成された基板、基板の一面に実装される少なくとも一つの電子部品、電子部品を密封する絶縁性のモールド部、及びモールド部に密着して、モールド部の外部面を覆ってキャビティに形成された電極と電気的に連結される導電性のシールド部を含んで構成されることを特徴とする。本発明において、シールド部は基板の側面に沿って延長されて形成されることを特徴とする。本発明において、電極はキャビティ内の少なくとも何れか一面に形成されることができる。本発明において、電極はキャビティ内に導電性物質が充填されて形成されることができる。本発明において、キャビティは基板の側面の長さ方向に沿って長く形成されることができる。また、本発明による半導体パッケージの製造方法は、少なくとも一つのキャビティが形成され、キャビティの内部に電極が形成された基板を準備する段階、基板の上面に電子部品を実装する段階、電子部品を密封して絶縁性のモールド部を形成する段階、及びモールド部の外部面に形成されて、キャビティの内部の電極と電気的に連結される導電性のシールド部を形成する段階を含んで構成されることを特徴とする。本発明において、基板は少なくとも一つの側面にキャビティが形成されることが好ましい。本発明において、シールド部を形成する段階はシールド部が基板の側面まで延長されて形成される段階であることが好ましい。本発明において、基板を準備する段階は多数個の個別半導体パッケージ領域が形成されているストリップ形態の基板を準備する段階であることが好ましい。本発明において、基板は夫々の個別半導体パッケージ領域を区分する境界線に沿って基板の内部にキャビティが形成されることが好ましい。本発明において、電子部品を実装する段階は個別半導体パッケージ領域ごとに夫々電子部品を実装する段階であることが好ましい。本発明において、モールド部を形成する段階は全ての個別半導体パッケージ領域に一体型でモールド部を形成する段階であることが好ましい。本発明において、シールド部を形成する段階は、モールド部が形成された基板を境界線に沿って切断して、多数の個別半導体パッケージに分離する段階及び夫々の個別半導体パッケージにシールド部を形成する段階を含むことができる。本発明において、個別半導体パッケージに分離する段階は切断された基板の側面にキャビティが露出されるように基板を切断する段階であることが好ましい。本発明において、個別半導体パッケージにシールド部を形成する段階はスプレーコーティング法によってシールド部を形成する段階であることができる。本発明において、シールド部を形成する段階は、モールド部が形成された基板を個別半導体パッケージ領域に沿ってキャビティが形成された位置まで切断する1次切断段階、1次切断された基板にシールド部を形成する段階、及びシールド部が形成された基板を完全に切断する2次切断段階を含むことができる。本発明において、1次切断された基板にシールド部を形成する段階は、夫々のモールド部の外部面と、1次切断によって露出されたキャビティにシールド部を形成する段階であることができる。本発明において、2次切断段階は切断された基板の切断面とシールド部の垂直外部面が相異なる平面上に位置されるように基板を切断する段階であることができる。本発明において、1次切断された基板にシールド部を形成する段階はスプレーコーティング法またはスクリーン印刷法のうち何れか一つの方法によって遂行される段階であることができる。本発明の半導体パッケージ及びその製造方法によると、絶縁性のモールド部の外面にシールド部を形成し、このシールド部を半導体パッケージの基板の側面に露出された接地電極と接続するようにすることにより、シールド部を接地するための別途の構造を備える必要がないため、小型化が可能であり、かつ優れた電磁波遮蔽の効果を得ることができる。また、本発明による半導体パッケージ及びその製造方法は、基板の内部に形成されるキャビティを用いてシールド部と接地電極を電気的に連結する。これにより、シールド部と接地電極の接触面積が広く形成されるため、シールド部と接地電極間の接合強度が強化されて、電気的な信頼性を確保することができる。さらに、基板の上部に別途の接地電極を形成せずに半導体パッケージを製造することができるため、より容易に半導体パッケージを製造することができる。本発明の詳細な説明に先立ち、以下で説明される本明細書及び請求範囲に用いられた用語や単語は通常的かつ辞書的な意味に限定して解釈されてはならず、発明者が自らの発明を最善の方法で説明するために用語の概念を適切に定義することができるという原則にしたがって本発明の技術的思想にかなう意味と概念に解釈されなければならない。従って、本明細書に記載された実施例と図面に図示された構成は本発明のもっとも好ましい実施例に過ぎず、本発明の技術的思想の全部を代弁しているわけではないため、本出願時点においてこれらを代替することができる多様な均等物と変形例があり得ることを理解しなければならない。以下、添付の図面を参照して本発明の好ましい実施例を詳細に説明する。この際、添付の図面で同一の構成要素はできるだけ同一の符号で示していることに留意しなければならない。また、本発明の要旨をぼかす可能性がある公知機能及び構成に対する詳細な説明は省略する。同じ理由から、添付図面において一部の構成要素は誇張されたり省略されたりまたは概略的に図示されており、各構成要素の大きさは実際の大きさを全面的に反映するものではない。以下、本発明の実施例を添付された図面に基づいて詳細に説明する。図1は本発明の実施例による半導体パッケージの断面図であり、図2は図1に図示された半導体パッケージの斜視図である。図1及び図2に図示されたように、本実施例による半導体パッケージ10は、基板11、電子部品16、モールド部14及びシールド部15を含んで構成される。基板11は上面に少なくとも一つの電子部品16が実装される。基板11は当技術分野で公知された多様な種類の基板例えば、セラミックス基板、印刷回路基板PCB、柔軟性基板などが用いられることができる。基板11の上面には電子部品16を実装するための実装用電極20や実装用電極20の相互間を電気的に連結する回路パターン未図示が形成されることができる。また、基板11は複数の層で形成された多層基板であることができ、各層の間には電気的連結を形成するための回路パターン12が形成されることができる。また、本実施例による基板11は少なくとも一つの側面にキャビティcavity19が形成されることを特徴とする。本実施例によるキャビティ19は溝の形態で形成されて、図2に図示されたように基板11の側面で基板11の側面の長さ方向に沿って連続的に長く形成される。しかし、これに限定されず、基板11の側面に多数個のキャビティ19が不連続的に形成されるように構成するなど、多様な応用が可能である。また、図1、図2では基板11の両側面に夫々キャビティ19が形成される場合を図示している。しかし、これに限定されず、何れか一側面にのみ形成されることも可能であり、四角形の基板11の四つの側面の全てに形成されることも可能である。このようなキャビティ19の内部には接地電極13が形成される。接地電極13は基板内部に形成された回路パターン12と電気的に連結されて、外部接續端子18を通じて外部とも電気的に連結されることができる。また、接地電極13は基板11の側面まで形成されて、その端は基板11の側面に露出される。一方、図1を参照すると、接地電極13はキャビティ19内で下部面上に金属層即ち、回路パターンの一部の形態で形成される場合を例に説明しているが、これに限定されない。即ち、本発明による接地電極13はキャビティ19の内部を形成する数面のうち少なくとも何れか一面例えば、垂直面などに形成されることもできる。また、導電性物質がキャビティ19の内部全体に充填されて、キャビティ19の全体を埋める形態で接地電極13が形成されることもできる。このような接地電極13の形態に対しては、後述する基板の製造方法を通じてより詳細に説明する。また、本実施例による基板11は、上面に形成される実装用電極20、基板内部に形成される回路パターン12などと電気的に連結される外部接續端子18と、これらの相互間を電気的に連結する導電性ビアホール17を含むことができる。さらに、本実施例による基板11は、基板11の内部に電子部品を実装するための別途のキャビティ未図示が付加的に形成されることもできる。モールド部14は、基板11上に実装された電子部品16の間に充填されることによって、電子部品16の間の電気的な短絡を防止するだけでなく、電子部品16を外部で取り囲んだ形態で固定することによって、外部の衝撃から電子部品16を安全に保護する。モールド部14はエポキシのような樹脂材を含む絶縁性の材料で形成されることができる。シールド部15はモールド部14に密着してモールド部14の外部面を覆うように形成される。シールド部15は電磁波遮蔽のために必須的に接地されなければならない。このために、本実施例による半導体パッケージ10はシールド部15が接地電極13と電気的に連結される。より具体的には、本実施例によるシールド部15は、基本的にモールド部14の外部面に沿って形成されて、これに加えて基板11の側面まで延長されて形成され、基板11の側面に露出されたキャビティ19内の接地電極13と電気的に連結される。このようなシールド部15は導電性を有する多様な材料で形成されることができる。例えば、シールド部15は導電性粉末を含む樹脂材で形成されたり、直接に金属薄膜を形成して完成されることができる。金属薄膜を形成する場合、スパッタリング、気相蒸着法、電解メッキ、無電解メッキのような多様な技術が用いられることができる。特に、シールド部15はスプレーコーティング法で形成された金属薄膜であることができる。スプレーコーティング法は、均一な塗布膜を形成することができて、他の工程に比べて設備投資にかかるコストがやすいという長所がある。しかし、これに限定されず、スクリーン印刷法によって金属薄膜を形成してシールド部15として用いるなど、多様な応用が可能である。上述の本発明の構成に対する説明のように、本発明による半導体パッケージ10は、モールド部14によって基板11に実装される電子部品16を外部の外力から保護することだけでなく、モールド部14の外部面に形成されるシールド部15によって電磁波遮蔽の効果をさらに向上させることができる。また、電磁波遮蔽のためのシールド部15を接地するために、基板11の側面に形成されたキャビティ19の内部の接地電極13を用いることによって、シールド部15を容易に接地することができる。また、基板11の内部に形成されるキャビティ19を用いてより広い接触面積を通じてシールド部15と接地電極13が電気的に連結されるため、シールド部15と接地電極13の間の電気的な信頼性を確保することができる。図3は本発明の他の実施例による半導体パッケージを示す断面図であり、上述された実施例の半導体パッケージ図1の10と類似の構造で構成されて、キャビティ19の内部に形成される接地電極13の形態においてのみ差異点を有する。本実施例による半導体パッケージ10の場合、接地電極13がキャビティ19の内部空間の全体を埋めて形成される。この場合、接地電極13の外部面は基板11の側面と同一の平面上に位置するようになるため、シールド部15の形成時にシールド部15と接地電極13の電気的連結がより容易になされることができるという利点がある。このように本発明による半導体パッケージ10、10は、キャビティ19、19の構造とキャビティ19、19の内部に形成される接地電極13、13の形態において、多様な応用が可能である。一方、本発明による半導体パッケージは、ストリップ形態の基板上に多数のパッケージが同時に形成された後、切断即ち、dicingを通じて個別半導体パッケージに形成されることができる。以下では、上述の半導体パッケージの製造方法を説明する。一方、以下で説明する半導体パッケージの製造方法は上述の半導体パッケージを製造する方法であるため、同一の構成要素に対する詳細な説明は省略する。また、同一の構成要素に対しては同一の符号を用いて説明する。図4aから図4eは本発明の実施例による半導体パッケージの製造方法を工程順に図示した工程断面図である。まず、図4aを参照すると、本発明の実施例による半導体パッケージ製造方法は、基板11を準備する段階S10から始まる。一方、本実施例による基板11はストリップ形態の基板以下、ストリップ基板を用いる。ストリップ基板11は多数の個別半導体パッケージ10を同時に製造するためのものであり、ストリップ基板11上には多数の個別半導体パッケージ領域Aが区分されていて、このような多数の個別半導体パッケージ領域Aごとに半導体パッケージ10が製造される。また、本実施例による基板11は多層複数の層で形成された多層回路基板11であり、各層の間には電気的に連結される回路パターンが形成されることができる。より具体的には、図1に図示された回路パターン12、外部接續端子18、実装用電極20、及びビアホール17などが形成されることができる。このような本実施例による基板11は内部にキャビティ19が形成されることを特徴とする。図1に図示された基板11の場合、キャビティ19が基板11の側面に形成されている。これは、図4aに図示されたストリップ基板11を後述する基板切断段階S16、S25で個別半導体パッケージ領域Aごとに切断することによって、基板11の側面にキャビティ19が露出されて形成された形状である。従って、本実施例による半導体パッケージ10の製造時には図4aに図示されたように、基板11の側面ではなく、基板11の内部にキャビティ19が形成されているストリップ基板11を用いる。このようなストリップ基板11は、個別半導体パッケージ領域Aごとに区分されていて、個別半導体パッケージ領域Aが互いに接する境界部分以下、境界線に沿って基板11の内部にキャビティ19が形成される。これによって、後述する基板切断段階S16、S25で境界線に沿って基板11を切断すると、基板11の側面にキャビティ19が露出される。ここで、本発明による基板11の製造方法を説明すると次の通りである。図6aから図6eは本発明の実施例による基板の製造方法を示す工程断面図である。まず、図6aに図示されたように、まずコア層111を準備する過程が遂行される。そして、図6bに図示されたように、一定の間隔を置いてコア層111の一部分を取り除き、キャビティ19を形成する過程が遂行される。上述のように、本発明による基板11はストリップ形態で提供される。従って、本過程でキャビティ19は個別半導体パッケージ領域図4aのAを区分する境界線に沿って一定の間隔で形成される。次に、図6cに図示されたように、コア層111の上部と下部に少なくとも一層の樹脂層112を積層する過程が遂行される。樹脂層112はプリプレグprepregからなることができるが、これに限定されない。また、樹脂層112には何れか一面または両面に導電層113が形成されることができる。また、本実施例による樹脂層112は、導電層113が樹脂層112の上部面にのみ形成されている場合を例に説明している。これによって、コア層111の下部面に付着される樹脂層112の導電層113はコア層111のキャビティ19の内部に露出される。コア層111のキャビティ19の内部に露出された導電層113は、以後接地電極13として用いられる。このように、コア層111の上部と下部に樹脂層112を積層すると、これを上部と下部で圧着して、コア層111と積層された樹脂層112を一体化させる過程が遂行される。これによって、図6dの中間部分に図示されたような形態の基板が形成される。一方、図6dの場合、理解の便宜を図るために、コア層111の下部面に積層された樹脂層112の導電層113は、キャビティ19の内部に露出された部分に対してのみ接地電極13で図示して、その他の部分の図示は省略した。これは後述する図7aから図7gの実施例でも同一に適用される。続いて、次に図6dに図示されたように、樹脂層112をさらに積層して圧着し、図6eに図示されたような多層の回路基板11を形成する過程が遂行される。ここで、樹脂層112をコア層111に積層する過程を遂行する前に、夫々の樹脂層112に形成された導電層113に回路パターンを形成する過程がさらに含まれることができる。また、上述の図6aから図6eを通じて製造された基板11は、コア層111の両面に夫々二つの層の樹脂層112が積層される場合を例に説明しているが、これに限定されず、コア層111の下部に一層の樹脂層112のみを積層したり、コア層111の両面にもっと多い樹脂層112を積層するなど、多様な応用が可能である。以上のような本実施例による基板の製造方法は、樹脂層112に形成されている導電層113によって接地電極13が形成される。従って、図1に図示された半導体パッケージ10のようにキャビティ19の下部面に接地電極13が形成されることができる。図7aから図7gは本発明の他の実施例による基板の製造方法を示す工程断面図である。これを参照すると、本実施例による基板11の製造方法は、図3に図示された半導体パッケージ10に用いられる基板11を製造する方法であり、コア層111にキャビティ19を形成する図7aから図7bの過程までは上述の図6aから図6bの実施例と同一に進行される。従って、同一の過程に対しては説明を省略し、図7cに図示された過程から説明する。図7cを参照すると、コア層111の下部面に樹脂層112を付着する過程が遂行される。これによって、コア層111のキャビティ19は貫通ホール形態ではなく、溝の形態を有するようになる。次に図7dを参照すると、コア層111の内部に形成されたキャビティ19にペースト状態の導電性物質13を充填する過程が遂行される。ここで、導電性物質13は後に接地電極13として用いられる。従って、同一の図面符号を用いる。このような導電性物質には、Cuなどが用いられることができる。キャビティ19に導電性物質13が充填されると、これを硬化させた後、図7eに図示されたようにコア層111の上部面に樹脂層112を積層する過程が遂行される。そして、図7fから図7gに図示された以後の過程は、上述の図6dから図6eに図示された過程と同一に遂行される。即ち、上述の実施例と同様に、本実施例による基板11は必要に応じて樹脂層112をコア層111の上部と下部に積層して圧着する過程が繰り返して遂行されて製造される。以上のような本実施例による基板の製造方法は、キャビティ19の内部に充填された導電性物質13によって接地電極図3の13が形成される。従って、図3に図示された半導体パッケージ10のように、キャビティ19の内部空間の全体を埋める形態で接地電極13が形成される。一方、本発明による基板の製造方法は上述の二つの実施例に限定されない。即ち、基板の製造時にキャビティ図1の19の垂直面即ち、コア層の壁面にも導電性物質を塗布し、接地電極として用いることも可能である。この場合、接地電極はキャビティ19の下部面と垂直面に全て形成される。従って、シールド部との接触面積が非常に広く形成されるため、シールド部と接地電極間の電気的な信頼性を確保することができる。以上のような基板の製造方法を通じて本実施例による基板11、11以下、11に通称するが準備されると、図4bに図示されたように、電子部品16を基板11の一面に実装する段階S11が遂行される。この際、電子部品16は基板11の全ての個別半導体パッケージ領域Aに繰り返して実装される。即ち、電子部品16は個別半導体パッケージ領域Aごとに種類、数量が同一に配置されて実装されることができる。次に、図4cに図示されたように、電子部品16を密封して基板11の一面にモールド部14を形成する段階S12が遂行される。本実施例によるモールド部14は、ストリップ基板11上で夫々の個別半導体パッケージ領域Aを全て覆う一体型で形成される。しかし、必要によってモールド部14を個別半導体パッケージ領域Aごとに夫々分離して形成することも可能である。次に、図4dに図示されたように、モールド部14が形成された基板11を境界線Cに沿って切断して、多数の個別半導体パッケージ10に分離する段階S13が遂行される。本実施例による個別半導体パッケージを分離する段階S13の切断工程は、フルカットfullcut工程によって具現されることが好ましい。フルカット工程は、ブレードblade50を用いて構造物の上下面を一度にカッティングする工程を意味する。このようなフルカット工程は、構造物例えばモールド部が形成された基板の一部分を1次的に切断した後、残りのカッティングされていない部分を2次的に切断して分離する工程に比べて、個別半導体パッケージ10の切断面を滑らかに形成することができ、各半導体パッケージ10のサイズを均一に形成することができる。ここで、本段階S13の切断工程によって個別半導体パッケージ10が形成されると、基板11の切断面、即ち、個別半導体パッケージ10の基板11の側面にはストリップ基板11の内部に形成されたキャビティ19が露出される。そして、キャビティ19が露出されることによってキャビティ19の内部に形成された接地電極13もともに露出される。一方、上述の段階S13が遂行された後、個別半導体パッケージ10にシールド部15を形成する工程を容易に遂行するために、個別半導体パッケージ10の基板11の下部を固定させる工程が遂行されることができる。最後に、図4eに図示されたように、モールド部14の外部面にシールド部15を形成する段階S14が遂行される。シールド部15はモールド部14の上面と側面に全て形成されて、モールド部14に密着されてモールド部14と一体になるように形成される。また、シールド部15は基板11の側面まで延長されて形成される。この際、シールド部15はキャビティ19の内部にも形成される。これによって、本実施例によるシールド部15はキャビティ19の内部に形成されている接地電極13と電気的に連結される。このようなシールド部15は金属薄膜で具現されることができる。この場合、金属薄膜はスプレーコーティング法conformalcoatingを適用して形成されることができる。スプレーコーティング法は、均一な塗布膜の形成に適した工程であるだけでなく、他の薄膜形成工程例えば、電解メッキ法、無電解メッキ法、スパッタリング法に比べて設備投資コストが安く、生産性にも優れ、環境に優しいという長所がある。一方、本発明による半導体パッケージ製造方法は、シールド部15を形成した後、シールド部15の表面の耐磨耗性及び耐蝕性を向上させるために、シールド部15にプラズマ処理工程を遂行することができる。図5aから図5gは本発明の他の実施例による半導体パッケージ製造方法を示す図面である。以下で説明する本実施例による半導体パッケージ製造方法は上述の実施例と似た構成だが、モールド部が形成された基板を個別半導体パッケージに切断する段階において差異を有する。従って、同一に遂行される段階に対しての詳細な説明は省略し、モールド部が形成された基板を個別半導体パッケージに切断する段階を中心に、より詳細に説明する。図5aから図5cに図示された段階S20~S22は上述の実施例で図4aから図4cを通じて説明した段階S10~S12と同一に遂行される。従って、これに対する説明は省略する。図5dを参照すると、ブレード50を用いて、モールド部14が形成された基板11を個別半導体パッケージ領域Aの境界線に沿ってキャビティ19が形成された位置までのみ切断する1次切断段階S23が遂行される。即ち、本段階S23では基板11の一部分のみを切断するハーフダイシングhalfdicing工程が遂行される。この段階S23によって基板11はキャビティ19が形成された部分まで切断される。従って、キャビティ19の下部面を形成する基板11は切断されずに連結された状態を維持する。また、1次切断段階S23によって基板11のキャビティ19が形成された部分まで切断することによって、キャビティ19の下部面に形成されている接地電極13は外部に露出される。次に、図5eに図示されたように、1次切断された基板11上にシールド部15を形成する段階S24が遂行される。図面に図示されたように、シールド部15はモールド部14の外部面と、1次切断によって露出されたキャビティ19の内部に全体的に形成される。これによって、シールド部15はキャビティ19の内部に形成された接地電極13上にも形成され、接地電極13と電気的に連結される。一方、本実施例によるシールド部15はスプレーコーティング法を通じて形成される場合を例に説明している。しかし、これに限定されず、スクリーン印刷法を用いることも可能である。スクリーン印刷法を用いてシールド部15を形成する場合、導電性ペーストをモールド部14の上部面に塗布すると同時に、1次切断によって形成された溝にも導電性ペーストを満たした後、これを硬化させることによってシールド部15を形成することができる。しかし、本発明によるシールド部15の形成方法は上述の方法に限定されず、上述のようにスパッタリング、気相蒸着法、電解メッキ、無電解メッキのような多様な方法が用いられることができる。最後に、図5fに図示されたように、シールド部15が形成されたストリップ基板11の残り部分を切断して、個別半導体パッケージ10を形成する2次切断段階S25を遂行する。この段階S25の切断工程は、ブレード50を用いてシールド部15が形成された基板11の上下面を一度に切断してなされる。これを通じてストリップ形態の基板11は夫々の個別半導体パッケージ10に完全に分離される。ここで図5fの場合、シールド部15が形成された垂直外部面Cと基板11の切断面Dが殆ど同一の平面上に位置するように、基板11が切断された例を示す。このような半導体パッケージ10は、2次切断段階でシールド部15の垂直外部面Cに沿って基板11を切断することによって形成されることができる。このように、基板11の切断面Dとシールド部15の垂直外部面Cが殆ど同一の平面からなる場合、半導体パッケージ10の大きさを最小化することができるという利点がある。一方、図5gは上述の図5fの他の実施例を示す図面であり、シールド部15の垂直外部面Cと基板の切断面Dが相異なる平面上に形成された場合を例に説明している。このような構成は、2次切断段階では、1次切断段階で用いたブレード50より薄い厚さのブレード50を用いて基板11を切断することによって形成されることができる。半導体パッケージ10が図5gに図示されたように構成される場合、より広い面積で接地電極13とシールド部15が電気的に連結されるため、電気的な信頼性を確保することができるという利点を有する。以上のように構成される本発明による半導体パッケージ及びその製造方法は、基板の内部に形成されるキャビティを用いてシールド部と接地電極を電気的に連結する。これにより、シールド部と接地電極の接触面積が広く形成されるため、シールド部と接地電極間の接合強度が強化されて、電気的な信頼性を確保することができる。また、基板の上部に別途の接地電極を形成せずに半導体パッケージを製造することができるため、より容易に半導体パッケージを製造することができる。一方、以上で説明した本発明による半導体パッケージ及びその製造方法は、上述の実施例に限定されず、多様な応用が可能である。また、上述された実施例では半導体パッケージを例に説明したが、これに限定されず、電磁波を遮蔽するために形成される装置であれば多様に適用されることができる。