"メモリバッファを介してメモリアレイに特定の情報を書き出すプログラム操作を開始するステップと、プログラムフェイルイベント後に前記メモリバッファ内の前記特定の情報を保持するステップとを具備することを特徴とする方法。前記プログラム操作中に前記プログラムフェイルイベントを判定するステップと、前記メモリバッファから前記特定の情報を取り出すステップと、二次記憶装置を介して二次メモリアレイに前記特定の情報を書き出すステップとをさらに具備することを特徴とする請求項1に記載の方法。前記メモリバッファは、NANDページバッファからなることを特徴とする請求項1に記載の方法前記メモリデバイスは、メモリカードコントローラから前記特定の情報を受信するNANDをベースとするメモリカードからなることを特徴とする請求項1に記載の方法。前記プログラムフェイルイベント後に、前記メモリバッファから前記メモリアレイに前記特定の情報を書き出すように、前記メモリバッファに命令するステップをさらに具備することを特徴とする請求項1に記載の方法。前記プログラムフェイルイベント後に、前記メモリバッファ内に記憶された特定の情報を読み取るステップをさらに具備することを特徴とする請求項1に記載の方法。前記プログラムフェイルイベント後に、二次メモリアレイに付随した二次メモリバッファに前記特定の情報を与えることを特徴とする請求項1に記載の方法。特定の情報をメモリアレイに書き出すプログラム操作を開始するメモリコントローラと、前記メモリコントローラから前記特定の情報を受信するとともに、前記プログラム操作中に前記特定の情報を記憶し、かつ、前記メモリアレイに関連するプログラムフェイルイベント後に前記特定の情報を記憶するメモリバッファとを具備してなり、前記メモリアレイは、前記メモリバッファを介して前記メモリコントローラから前記特定の情報を受信することを特徴とするメモリデバイス。前記メモリバッファは、NANDページバッファからなることを特徴とする請求項8に記載のメモリデバイス。前記メモリバッファ及び前記メモリアレイは、同一のダイ上に配置されていることを特徴とする請求項8に記載のメモリデバイス。前記メモリデバイスは、メモリカードコントローラから前記特定の情報を受信するNANDをベースとするメモリカードからなることを特徴とする請求項8に記載のメモリデバイス。前記メモリコントローラは、前記プログラムフェイルイベントに応答して、前記メモリバッファから前記メモリアレイに前記特定の情報を書き出すように、前記メモリバッファにさらに命令する機能を持つことを特徴とする請求項8に記載のメモリデバイス。前記メモリコントローラは、前記プログラムフェイルイベントに応答して、前記メモリバッファ内に記憶された前記特定の情報を読み取る機能をさらに持つことを特徴とする請求項8に記載のメモリデバイス。前記メモリコントローラは、前記読み取り後に、二次メモリアレイに付随した二次メモリバッファに前記特定の情報を与える機能をさらに持つことを特徴とする請求項13に記載のメモリデバイス。メモリデバイスと、プロセッサとを具備してなり、前記メモリデバイスは、メモリアレイに特定の情報を書き出すプログラム操作を開始するメモリコントローラと、前記メモリコントローラから前記特定の情報を受信するとともに、前記プログラム操作中に前記特定の情報を記憶し、かつ、前記メモリアレイに関連するプログラムフェイルイベント後に前記特定の情報を記憶するメモリバッファとを備え、前記メモリアレイは、前記メモリバッファを介して前記メモリコントローラから前記特定の情報を受信し、かつ、前記プロセッサは、一以上のアプリケーションをホストするとともに、メモリアレイにアクセスを与えるようにメモリコントローラに書き出しコマンドを開始させることを特徴とするシステム。前記メモリバッファは、前記メモリアレイからなるNANDメモリに対してNANDページバッファ内部からなることを特徴とする請求項15に記載のシステム。前記メモリバッファは、揮発性メモリであることを特徴とする請求項15に記載のシステム。前記メモリデバイスは、NANDをベースとするメモリカードからなることを特徴とする請求項15に記載のシステム。前記メモリバッファ及び前記メモリアレイは、同一のダイ上に配置されていることを特徴とする請求項15に記載のシステム。前記メモリデバイスは、メモリカードコントローラから前記特定の情報を受信するNANDをベースとするメモリカードからなることを特徴とする請求項15に記載のシステム。本明細書全体を通して一実施形態または実施形態という言及は、実施形態に関連して記載した特別な特徴、構造、または特性が、請求項に記載された内容の少なくとも一実施形態に含まれることを意味する。それゆえ、本明細書全体を通して様々な箇所における一実施形態においてまたは実施形態という表現方法は、必ずしも全て同一の実施形態に言及するものではない。さらに、特定の機能、構造、または特徴は、一以上の実施形態において併用されてもよい。実施形態において、メモリデバイスはメモリアレイに特定の情報を書き出すプログラム操作を開始するメモリコントローラを具備することができる。このようなメモリデバイスはまた、上記メモリコントローラから特定の情報を取り出すとともに、プログラム操作中に特定の情報を記憶し、かつ、プログラムフェイルイベント後の上記特定の情報を記憶するメモリバッファから構成することができる。このようなプログラムフェイルイベントは、例えば、一以上のメモリセルの欠陥、メモリブロックの欠陥、またはメモリアレイの他の部分の欠陥のような任意の多数の状態に起因する虞がある。例えば、メモリブロック内の一以上の欠陥メモリセルは、メモリブロック全体の欠陥の原因となる虞がある。このような不良メモリブロックは、不良メモリブロックからの読み取りまたは不良メモリブロックへの書き出しにフェイルするようになる虞がある。したがって、そのような書き出しのフェイル後に特定の情報を保持するメモリバッファは、再書き出し処理後に利用可能なこうした特定の情報を持つことができる。勿論、このようなプログラムフェイルイベントの理由は単なる例であり、請求項に記載された内容はそこまで限定されるものではない。すなわち、こうした情報がメモリバッファからメモリアレイに書き出されることにフェイルした後、このようなメモリバッファが記憶情報を保持することができる。特定の実施例において、例えば、このようなメモリバッファは、NANDページバッファから構成することができるが、他の実施例には他の特定のメモリタイプを用いることができる。プログラムフェイルイベント中に情報またはデータを保持する結果として、例えば、NANDメモリアレイのブロック内にこのようなデータページをプログラムすることにフェイルした後、データページはまだNANDユーザー例えば、メモリカードコントローラに利用可能であってもよい。したがって、このようなデータページはNANDページバッファ内にまだ存在しているが、読み取り、変更、及び/または、メモリアレイの別なブロック内に再プログラムするためにアクセス可能であってもよい。実施形態において、プログラムされている情報は、書き出し操作のプログラムビジー状態の間、NANDページバッファに存在することができる。そのうえ、もしプログラムフェイルイベントが、例えば、不良メモリブロックが原因でページプログラムに影響を及ぼすならば、このような情報はさらに、バッファからの読み取りコマンド及び/またはバッファからの書き出しコマンドを用いて、読み取り及び/または変更あるいは再書き出しに利用可能であってもよい。例えば、上述のようなメモリデバイスの実施形態は、こうした情報がメモリアレイ内でプログラムされるのにフェイルした場合に、情報を保持するように付加コントローラRAMバッファのメモリダイ領域を使用することを避けるメモリアーキテクチャを含む多数の利点を与えることができる。実施例において、NANDページバッファは、例えば、不揮発性データ記憶装置を用いる必要がない特定の操作において付加揮発性メモリとして用いられてもよい。勿論、本明細書に記載した実施形態のこのような利点は単なる例示であって、請求項に記載した内容はそこまで限定されるものではない。上述のような実施形態は、内部不良メモリを外部ホストから隠す比較的強固な不良ブロック管理を実行させることができる。このような不良ブロック管理は、予備の不良メモリブロックまたは他のメモリ部を用いて不良ブロックを置換するように操作することができる。一実施例において、不良メモリを隠す処理は、例えば、関連操作が完了後、ホストに操作完了メッセージ以外何もエラー情報を返さないことを意味してもよい。例えば、メモリデバイスは、ホストから書き出しコマンド及び/または消去コマンドを受信することができる。もしこのような書き出し操作及び/または消去操作が内部不良ブロックを生成するようならば、メモリデバイスのメモリコントローラは、書き出し操作及び/または消去操作を実行するために、内部で再配置/再コピーする処理を管理することができる。このような管理はホストに対して透過的であり、書き出し操作及び/または消去操作が完了したという指示を単に受信するだけでもよい。一実施例において、こうした管理は、もし最初のブロックのフェイルが生じた場合、新しいページプログラムを別の最新なブロック上に再現するために、余剰コントローラランダムアクセスメモリRAM内に保留プログラムページを保持することを含んでもよい。しかしながら、こうした余剰RAMは、別な目的の代わりに使用できるメモリダイの貴重な領域を占有する虞がある。例えば、余剰コントローラは、0.11ミクロン技術の約1平方ミリメーターを用いてもよい。他の実施例において、こうした管理は、元の情報を余剰RAMバッファに保持する代わりに、エラー修正コードECCエンジンと、単にフェイルしたページをNANDブロックから直接再コピーのために読み返す処理とを伴ってもよい。このような実施例の成功は、ECCを用いてプログラム段階中に生じた損傷を修正することができる容易さに依存してもよい。しかしながら、ECCの実行限界のために、ページプログラムがフェイルした後に生じたこのような損傷はECCによって修正不可能な傾向のほうが大きい虞がある。勿論、このようなECCの実施例は単なる例示であって、請求項に記載された内容はここまで限定されるものではない。図1は、本発明の実施形態に係るメモリデバイス110を概略的に示すブロック図である。このようなメモリデバイス110は、外部ホスト図示せずから情報及び/または命令115を受信することができる。以下に詳細に記載するように、メモリデバイス110は、プログラムフェイル後に情報を不揮発性メモリに再プログラムする試みを繰り返す機能を持っていてもよい。しかしながら、以下にまた詳細に記載するように、こうした再プログラムする試みのために、このような機能は情報を保持する付加コントローラRAMバッファを持つコストを含むことがある。図1~3に示した矢印は、以下の特定な実施形態及び実施例についての記載に対応して片矢印になっている。しかしながら、任意のまたは全てのこのような矢印は、一方向または両方向のどちらかに示された流れに対して両矢印であってもよく、請求項に記載された内容はそこまで限定されるものではない。例えば、矢印115はメモリデバイス110に与えられた情報、及び/または、メモリデバイス110によって外部のエンティティに与えられた情報を表してもよい。特定の実施例において、メモリデバイス110は、情報を記憶する多様なホストによって使用可能なNANDフラッシュメモリカードから構成することができる。例えば、メモリデバイス110は、デジタルカメラホスト、サムドライブなどに用いられるメモリカードから構成することができる。実施形態において、メモリデバイス110は、コントローラ150及びメモリ部160から構成することができる。さらに、コントローラ150は、コントローラRAMバッファインターフェース120と、ECCエンジン135を備えたプロセッサ130とから構成することができる。メモリ部160は、例えば、1つ、または、1つ以上のメモリパーティション155と165から構成してもよい。このようなメモリパーティションは、同一のダイ上または分かれたダイ上に設けられてもよく、請求項に記載された内容はそこまで限定されるものではない。個々のメモリパーティション155は、内部RAMバッファ185及びメモリアレイ195を具備することができる。個々のメモリパーティション165は、内部RAMバッファ170及びメモリアレイ180を具備することができる。図示しないが、メモリ部160は、付加メモリパーティションを具備してもよい。一実施例において、このような内部RAMバッファは、NANDページバッファから構成することができる。例えば、RAMバッファ185,170は、それぞれメモリアレイ195及びメモリアレイ180に対してプログラムされる情報の1ページをホストする揮発性メモリから構成してもよい。メモリアレイ195及びメモリアレイ180は、不揮発性メモリから構成してもよい。前記メモリデバイス110に言及すると、不良メモリブロックに以前に書き出された情報は、書き出し操作中のプログラムフェイルイベント例えば、不良ブロックの発生に応答して、新しいメモリブロックにコピーされてもよい。情報はまた、プログラムフェイルイベントに応答して、新しいメモリブロックにコピーされてもよい。一実施例において、メモリデバイス110は、ホストに書き出し操作完了信号を返してもよく、このようにしてホストからプログラムフェイルイベントを隠すことができる。このような書き出し処理についてこれから詳細に説明する。ホスト図示せずは、例えば、メモリアレイ180の不揮発部に書き出すために情報115をメモリデバイス110に与えることができる。このような情報115は、一時的にコントローラRAMバッファインターフェース120に記憶されてもよく、続いて、配線125を介してプロセッサ130に転送されてもよい。次に、プロセッサ130は、配線140を介して情報115をRAMバッファ170に転送することができる。一方、情報115は、コントローラRAMバッファインターフェース120内に保持される必要はない。RAMバッファ170は、配線178を介して、メモリアレイ180に情報115を転送することができる。もしこのようなメモリアレイ180への情報転送中にプログラムフェイルイベントが生じた場合、プログラミングを再試行する処理は、以下のように進行してもよい。メモリアレイ180に完全に書き出すことに失敗フェイルした情報115は、少なくとも部分的にメモリアレイから取り出され、例えば、読み取り操作を用いるRAMバッファ170内に配線175を介して置かれてもよい。情報115は、配線145を介してRAMバッファ170から読み取られ、プログラムフェイルイベントの結果で生じた一以上のエラーを修正するECCエンジン135によって続行されてもよい。もしECCエンジン135がこのようなエラーを修正できたならば、例えば、配線153、RAMバッファ185、及び配線190を介して、他のメモリアレイ195に情報115がコピーされてもよい。したがって、このようなプログラミングの再試行は、ECCエンジン135の成功に依存するかもしれない。勿論、書き出し処理についてのこのような詳細は単なる例示であって、請求項に記載された内容はそこまで限定されるものではない。図2は、本発明の実施形態に係るメモリデバイス210を概略的に示すブロック図である。図1に示したメモリデバイス110と同様に、例えば、メモリデバイス210は、外部ホスト図示せずから情報及び/または命令215を受信することができる。特定の実施例において、メモリデバイス210は、情報を記憶する様々なホストによって使用可能なNANDフラッシュメモリカードから構成することができる。例えば、メモリデバイス210は、デジタルカメラホスト、サムドライブなどに用いられるメモリカードから構成してもよい。メモリデバイス110に対して、メモリデバイス210は、プログラムフェイル後に情報を不揮発性メモリに再プログラムする試みを繰り返す機能を持っていてもよい。しかしながら、以下に詳細に記載するように、メモリデバイス110とは対照的に、メモリコントローラ210のこのような機能は、メモリコントローラとこのような情報がプログラムされるメモリアレイとの間に設置されたRAMバッファによって与えられてもよい。例えば、メモリデバイス110はこのような再プログラムする試みのための情報を保持するコントローラRAMバッファを具備してもよいが、メモリデバイス210は、再プログラムのためにこのようなコントローラRAMバッファに依存しない。実施例において、メモリデバイス210は、メモリデバイス110と同様に、コントローラ250及びメモリ部260から構成することができる。さらに、コントローラ250は、コントローラRAMバッファインターフェース220と、ECCエンジン235を備えたプロセッサ230とから構成してもよい。メモリ部260は、例えば、一以上のメモリパーティション255,265から構成してもよい。こうしたメモリパーティションは、同一のダイ上または分かれたダイ上に設けられてもよいが、請求項に記載された内容はここまで限定されるものではない。個々のメモリパーティション255は、内部RAMバッファ285及びメモリアレイ295を具備することができる。個々のメモリパーティション265は、内部RAMバッファ270及びメモリアレイ280を具備することができる。図示しないが、メモリ部260は、付加メモリパーティションを具備してもよい。一実施例において、このような内部RAMバッファは、NANDページバッファから構成することができる。例えば、RAMバッファ285,270は、それぞれメモリアレイ295及びメモリアレイ280に対してプログラムされる情報の1ページをホストする揮発性メモリから構成してもよい。メモリアレイ295及びメモリアレイ280は、不揮発性メモリから構成してもよい。前記メモリデバイス210に言及すると、書き出し操作中のプログラムフェイルイベント例えば、不良ブロックの発生に応答して、不良メモリブロックに以前に書き出された情報が新しいメモリブロックにコピーされてもよい。現在情報はまた、プログラムフェイルイベントに応答して、新しいメモリブロックにコピーされてもよい。一実施例において、メモリデバイス210は、ホストに書き出し操作完了信号を返してもよく、このようにしてホストからプログラムフェイルイベントを隠すことができる。このような書き出し処理について、これから詳細に説明する。ホスト図示せずは、例えば、メモリアレイ280に書き出すために情報215をメモリデバイス210に与えることができる。このような情報215は、一時的にコントローラRAMバッファインターフェース220に記憶されてもよく、続いて、配線225を介してプロセッサ230に転送されてもよい。次に、プロセッサ230は、配線240を介して情報215をRAMバッファ270に転送してもよい。一実施例において、コントローラRAMバッファインターフェース220は、メモリデバイス110と同様に、RAMバッファ270へ情報215を転送した後に情報215を消去することができる。RAMバッファ270は、配線278を介して、メモリアレイ280に情報215を転送することができる。もしこのようなメモリアレイ280への情報転送中にプログラムフェイルイベントが生じた場合、プログラミングを再試行する処理は、以下のように進行することができる。メモリアレイ280内への書き出しにフェイルした情報215は、依然RAMバッファ270内に保持されたままだろう。したがって、このような保持された情報は、例えば、他のプログラム操作のために配線275を介してメモリアレイ280内の他のメモリ部に利用可能にすることができる。このようなRAMバッファ270内に保持された情報を用いる付加的なプログラム操作は、プロセッサ230によって開始されたバッファからの書き出しコマンドに応答して起こすことができる。他の実施形態において、プログラムフェイル後、RAMバッファ270内に保持された情報は、他のメモリアレイ295に対して他のプログラム操作をするために利用可能にすることができる。このようなRAMバッファ270内に保持された情報を用いる付加的なプログラム操作は、プロセッサ230によって開始されたバッファからの書き出しコマンドに応答して起こすことができる。詳細には、メモリアレイ280内に書き出されることに失敗フェイルした情報215は、そのようなプログラム操作のフェイル後に、バッファからの読み取りコマンド操作を用いてRAMバッファ270から取り出すことができる。一実施例において、情報215は、配線245を介してRAMバッファ270から読み取ることができる。例えば、配線253、RAMバッファ285、及び配線290を介して、他のメモリアレイ295に情報215が書き出されてもよい。他の実施例において、配線245を介してRAMバッファ270からプロセッサ230に情報215が読み取られてもよく、該プロセッサ230は、情報215が再プログラム処理中に書き出される他の記憶場所を決定することができる。例えば、このような記憶場所はメモリアレイ295から構成することができ、プログラムフェイルが起きたメモリアレイ280のダイと同じダイ上または異なるダイ上に位置していてもよい。図3は、本発明の実施形態に係るメモリデバイスのプログラム処理300を示したフローチャートである。ブロック310において、例えば、カメラ、携帯電話、または記憶する情報を持つ他の電子機器のようなメモリデバイスのホストは、こうした情報をメモリデバイスのメモリコントローラに与えることができる。ブロック320において、このような情報は、メモリバッファに書き出されることができる。一実施例において、メモリバッファは、例えば、RAMページバッファから構成することができる。ブロック330において、メモリバッファは、メモリバッファからメモリアレイに情報を書き出すプログラム操作中に、メモリコントローラにメモリバッファがビジーであると指示する信号を与えることができる。ブロック340において、メモリアレイに情報を書き出すプログラム操作中にメモリバッファ内に記憶された情報を、プログラム操作後に保持することができる。このようなプログラム操作は成功するかまたはフェイルするかのどちらかであり、ブロック350において、どちらの可能性が高いか判定を行うことができる。一実施例において、そのようなプログラムフェイルイベントが生じたか否かを判定することは、NANDプログラムビジー信号の非断定後にメモリコントローラによって実行されてもよい。このとき、メモリコントローラは、操作結果例えば、成功またはフェイルを含むNAND状態抵抗をチェックしてもよい。ブロック360において、プログラム操作が成功であった場合、メモリデバイスは、メモリデバイスのホストに、プログラム操作が成功した及び/またはプログラム操作が完了していることを指示する信号を与えることができる。あるいは、ブロック370において、プログラムフェイルイベントであった場合、メモリコントローラは、バッファからの書き出しコマンドをメモリバッファに出すことができる。したがって、ブロック380において、フェイルしたプログラム操作後、メモリバッファによって保持された情報はメモリアレイに書き出されることができる。このようなメモリアレイは、より早い段階でフェイルしたプログラム操作に伴ったメモリアレイと同じアレイであってもよい。メモリバッファによって保持された情報は、任意の異なるメモリアレイに書き出されてもよい。もしメモリアレイが、フェイルしたプログラム操作に伴ったアレイと同じアレイであった場合、ブロック380の処理に異なるメモリアレイ部を用いてもよい。例えば、このような異なるメモリアレイ部は、異なるメモリアレイブロックから構成してもよい。一実施例において、メモリデバイスのメモリコントローラが、このような再プログラム処理中に情報を書き出す記憶場所を決定してもよい。上述のようにプログラムフェイルイベントに伴ったメモリアレイのダイと異なるダイに位置する記憶場所に、情報が書き出されてもよい。最後に、処理300は、ブロック360を続行することができ、該ブロックは、上記メモリデバイスのホストに、プログラム操作が成功した及び/またはプログラム操作が完了していることを示す信号を与えることができる。このような場合、上述のようにプログラムフェイルイベントが生じたことを上記ホストから隠すことができる。図4は、本発明の実施形態に係るメモリデバイスのプログラム処理400を示したフローチャートである。ブロック410において、記憶する情報を持つメモリデバイスのホストは、こうした情報を前記メモリデバイスのメモリコントローラに与えることができる。ブロック420において、このような情報はメモリバッファに書き出されることができる。一実施例において、メモリバッファは、例えば、RAMページバッファから構成することができる。ブロック430において、メモリバッファは、メモリバッファからメモリアレイに情報を書き出すプログラム操作中に、メモリコントローラにメモリバッファがビジーであると指示する信号を与えることができる。ブロック440において、メモリアレイにそのような情報を書き出すプログラム操作中にメモリバッファ内に情報を記憶することができる。さらに、そのような情報を、プログラム操作後にメモリバッファに保持することができる。このようなプログラム操作は成功するかまたはフェイルするかのどちらかであり、ブロック450において、どちらのイベントであるか判定を行うことができる。ブロック460において、プログラム操作が成功であった場合、メモリデバイスは、メモリデバイスのホストに、プログラム操作が成功した及び/またはプログラム操作が完了していることを指示する信号を与えることができる。あるいは、ブロック470において、プログラムフェイルイベントであった場合、メモリコントローラは、バッファからの読み取りコマンドをメモリバッファに出すことができる。したがって、試みてフェイルしたプログラム操作後にメモリバッファによって保持された情報は、メモリバッファから読み取られることができる。しかしながら、一実施例において、プログラムフェイルイベントに伴ったメモリ部以外のメモリ部を決定することができるメモリコントローラに、このように読み取られた情報を与えることができ、該メモリコントローラは、メモリバッファから取り出された情報を記憶することができる。同様に、ブロック480において、メモリバッファから読み取られた情報は、以前にプログラムフェイルイベントを引き起こさなかったメモリ部に書き出されることができる。例えば、このようなメモリ部は、以前にプログラムフェイルイベントを引き起こさなかったメモリブロック及び/またはメモリページとは異なる、メモリブロック及び/またはメモリページから構成することができる。上述のように、プログラムフェイルイベントに伴ったメモリアレイのダイと異なるダイに位置する記憶場所に、情報が書き出されてもよい。最後に、処理400は、ブロック460を続行することができ、メモリデバイスのホストに、プログラム操作が成功した及び/またはプログラム操作が完了していることを示す信号を与えることができる。このような場合、上述のようにプログラムフェイルイベントが生じたことをホストから隠すことができる。図5は、本発明の実施形態に係るコンピュータシステム500及びメモリデバイスを概略的に示したブロック図である。このようなコンピュータデバイスは、例えば、アプリケーション及び/または他のコードを実行する一以上のプロセッサから構成することができる。例えば、メモリデバイス510は、図2に示したメモリアレイ280から構成してもよい。コンピュータデバイス504は、メモリデバイス510を管理するように設定可能な任意の典型的なデバイス、装置、または機械であってよい。メモリデバイス510は、メモリコントローラ515及びメモリ522を具備することができる。一実施形態において、このようなメモリデバイスは、例えば、図2に示したメモリデバイス210、コントローラ250、メモリ280から構成してもよい。例示であって限定されるものではないが、コンピュータデバイス504は、例えば、デスクトップコンピュータ、ラップトップコンピュータ、ワークステーション、サーバデバイス、またはこれらと類似するような一以上のコンピュータデバイス及び/またはプラットフォームと、例えば、パーソナルデジタルアシスタントPDA、モバイル通信デバイス、またはこれらと類似するような一以上のパーソナルコンピュータデバイスまたは通信デバイス及び/または装置と、例えば、データベースまたはデータ記憶サービスプロバイダ/システムのようなコンピュータシステム及び/または提携サービスプロバイダ性能と、及び/またはこれらの任意の組み合わせとを具備することができる。前記システム500に示した様々なデバイスの全部または一部、及び本明細書にさらに記載した処理及び方法は、ハードウェア、ファームウェア、ソフトウェア、またはこれらの任意の組み合わせを用いることによって、または具備することによって組み込まれることができると認識されよう。それゆえ、例示であって限定されるものではないが、コンピュータデバイス504は、バス540及びホストまたはメモリコントローラ515を通してメモリ522に操作的に連結される少なくとも1つの処理装置520を具備することができる。処理装置520は、データ計算手順またはデータ計算処理の少なくとも一部を実行するように設定可能な一以上の任意の典型的な回路である。例示であって限定されるものではないが、処理装置520は、一以上のプロセッサ、コントローラ、マイクロプロセッサ、マイクロコントローラ、アプリケーション特化集積回路、デジタル信号プロセッサ、プログラマブル論理デバイス、フィールドプログラマブルゲートアレイ、及びこれらと類似するもの、またはこれらの任意の組み合わせを具備することができる。処理装置520は、メモリコントローラ515と通信するように設定されたオペレーティングシステムを具備することができる。このようなオペレーティングシステムは、例えば、バス540上でメモリコントローラ515に送信されるコマンドを生成することができる。このようなコマンドは、読み取りコマンド及び/または書き出しコマンドから構成することができる。書き出しコマンドに応答して、例えば、メモリコントローラ515は、例えば、メモリパーティションにコマンドを書き出すことに伴う情報を書き出すように、セットパルスまたはリセットパルスのようなバイアス信号を与えることができる。前記メモリ522は、任意の典型的なデータ記憶機構である。メモリ522は、例えば、図2に示したRAMバッファ270と同様なRAMバッファ570を介して記憶される情報を受信することができる。メモリ522は、例えば、上述のように一以上のパーティションにそれぞれ区分された、例えば、一次記憶装置524及び/または二次記憶装置526を具備することができる。一次憶装置524は、例えば、ランダムアクセスメモリ、読み取り専用メモリなどを具備することができる。この例示は処理装置520から離れて説明したが、一次憶装置524の全部または一部は処理装置520内に備えられていてもよく、あるいは処理装置520と同じ場所に設置されているか、または処理装置520に連結されてもよいと理解されるべきものである。前記二次記憶装置526は、例えば、一次記憶装置と同型または類似型のメモリ、及び/または、例えば、ディスクドライブ、光学ディスクドライブ、テープドライブ、固体状態メモリドライブなどのようなデータ記憶装置またはシステムを具備することができる。特定の実施例において、二次記憶装置526はコンピュータ可読メディア528に対して操作的に受信可能であってもよく、またはコンピュータ可読メディア528に連結するように設定可能であってもよい。コンピュータ可読メディア528は、例えば、システム500内の一以上のデバイスに対してアクセス可能なデータ、コード、及び/または命令を、実行及び/または生成できる任意のメディアを具備することができる。一実施形態において、システム500は、例えば、図2に示したメモリデバイス200のようなメモリデバイスを具備することができる。このようなメモリデバイスは、メモリアレイに特定の情報を書き出すプログラム操作を開始するメモリコントローラ515から構成することができる。上記メモリデバイスはまた、メモリコントローラからの特定の情報を受信し、プログラム操作中に特定の情報を記憶し、かつプログラムフェイルイベント後に特定の情報を記憶するメモリバッファ570から構成することができる。システム500はさらに、一以上アプリケーションをホストするとともに、前記メモリアレイにアクセスを与えるメモリコントローラにコマンドを書き出すことを開始するプロセッサ520から構成することができる。一実施例において、メモリバッファは、メモリアレイから構成されるNANDメモリに対して内部のNANDページバッファから構成することができる。前記コンピュータデバイス504は、例えば、入力/出力532を具備することができる。入力/出力532は、人及び/または機械の入力を受入れるまたは導入するように設定可能な一以上の典型的なデバイスまたは機能、及び/または、人及び/または機械の出力を届けるまたは与えるように設定可能な一以上のデバイスまたは機能である。例示であって限定されるものではないが、入力/出力デバイス532は、操作的に設定されたディスプレイ、スピーカー、キーボード、マウス、トラックボール、タッチスクリーン、データポートなどを具備することができる。現時点で考えられる実施形態の例について説明して述べてきたが、本発明は、請求項に記載された内容から逸脱することなく、他の様々な変更がなされてもよく、等価なものに置換されてもよいと当業者に理解されるものである。さらに、本明細書に記載した主要概念から逸脱することなく、特定の状況を請求項に記載された内容の教示に適用するように多くの変更がなされてもよい。それゆえ、請求項に記載された内容が開示された特定の実施形態に限定されることはないと意図され、そのような請求項に記載された内容はまた、添付した請求項の範囲において、全ての実施形態及びそれらの等価物を包含するものであると意図されている。"