電源及び負荷に接続された出力MOSトランジスタと、前記出力MOSトランジスタの出力電圧に応じて、前記出力MOSトランジスタに流れる出力電流を複数段階の制限電流に制限すると共に、前記制限電流が切り替わる際の出力電圧を電源電圧の変化に基づいて切り替える電流制限値切り替え回路と、を備えることを特徴とする負荷駆動回路。前記出力MOSトランジスタのドレインを電源に接続し、ソースを負荷に接続し、前記出力MOSトランジスタをハイサイドスイッチとして動作させる請求項1の負荷駆動回路。さらに、前記出力MOSトランジスタに流れる出力電流を計測する電流検出用MOSトランジスタと、前記電流検出用MOSトランジスタに流れる電流に基づいて、前記出力MOSトランジスタのゲート電圧を変動させる第1のMOSトランジスタと、を備える請求項1又は2の負荷駆動回路。前記電流制限値切り替え回路は、電源電圧から分圧電圧を生成する第1の抵抗及び第2の抵抗と、前記分圧電圧と出力電圧の電圧差に基づいて、前記出力MOSトランジスタのゲート電圧を変動させる第2のMOSトランジスタと、を備え、前記第1のMOSトランジスタは、前記第2のMOSトランジスタに対応して導通する請求項3の負荷駆動回路。前記電流制限値切り替え回路は、前記出力電流を第1の制限電流及び前記第1の制限電流よりも大きな第2の制限電流に制限し、前記第1の制限電流と前記第2の制限電流が切り替わる際の電圧は、略電源電圧の2分の1であり、前記第2の制限電流値は前記第1の制限電流値の略2倍である請求項1乃至4いずれか一に記載の負荷駆動回路。前記第1の抵抗及び前記第2の抵抗の抵抗値は略等しい請求項5の負荷駆動回路。以下の分析は、本発明の観点からなされたものである。特許文献2で開示された電流制限特性を2段階とする負荷駆動回路の電力について検討する。電流制限特性を2段階とする負荷駆動回路では、電源電圧を2等分した電圧ポイントにおいて、最大電流制限値を2等分した電流値だけ変化させると、高低の両電圧領域において概ね均等な最大制限電力を得ることができる。図2は、2段階の電流制限を行なう負荷駆動回路における電流-電圧特性を示す図である。例えば、図2に示すように、負荷駆動回路の電流をILimit1最大電流制限とILimit2に制限する場合に、電源電圧Vccの1/2の電圧ポイントであるVaにおいてILimit1とILimit2が切り替わるよう設定する。同時に、電流ILimit1とILimit2の比を1:1に設定する。上記の電圧及び電流に具体的な数字を当てはめ電力を計算する。ここでは、Vcc=12V、Va=6V、ILimit1=2A、ILimit2=1とする。Vaより小さい領域図2の低電圧領域の電力は6V×2A=12Wと計算でき、Va以上かつVcc以下の領域図2の高電圧領域の電力は12V×1A=12Wと計算できる。しかし、このように最大制限電力のバランスを考慮して、最大電流制限値ILimit1や切り替え電圧ポイントVaを設定したとしても、当初の設計と異なる電源電圧条件で負荷駆動回路が使用された場合、負荷特性と電流制限特性との適正な関係バランスが取れた状態が、くずれてしまう問題が存在する詳細な説明は後述する。即ち、特許文献2で開示された負荷駆動回路は、複数の電源電圧条件に対する電流制限特性の追従性に関する配慮はされていない。以上のとおり、従来技術には、解決すべき問題点が存在する。本発明の一側面において、複数の電源電圧条件に対して電流制限特性が追従し、負荷特性に適した電流制限を行なう負荷駆動回路が、望まれる。本発明の第1の視点によれば、電源及び負荷に接続された出力MOSトランジスタと、前記出力MOSトランジスタの出力電圧に応じて、前記出力MOSトランジスタに流れる出力電流を複数段階の制限電流に制限すると共に、前記制限電流が切り替わる際の出力電圧を電源電圧の変化に基づいて切り替える電流制限値切り替え回路と、を備える負荷駆動回路が提供される。本発明の視点によれば、複数の電源電圧条件に対して電流制限特性が追従し、負荷特性に適した電流制限を行なう負荷駆動回路が、提供される。初めに、図1を用いて実施形態の概要について説明する。なお、この概要に付記した図面参照符号は、理解を助けるための一例として各要素に便宜上付記したものであり、本発明を図示の態様に限定することを意図するものではない。上述のように、最大制限電力のバランスを考慮して、最大電流制限値や切り替え電圧ポイントを設定したとしても、想定された電源電圧と異なる電圧条件で負荷駆動回路を使用すると負荷特性と電流制限特性との適正な関係がくずれてしまう。そのため、複数の電源電圧条件に対して電流制限特性が追従し、全体として負荷特性に適した電流制限を行なう負荷駆動回路が必要となる。そこで、図1に示す負荷駆動回路を提供する。図1に示す負荷駆動回路は、電源及び負荷に接続された出力MOSトランジスタと、出力MOSトランジスタの出力電圧に応じて、出力MOSトランジスタに流れる出力電流を複数段階の制限電流に制限すると共に、制限電流が切り替わる際の出力電圧を電源電圧の変化に基づいて切り替える電流制限値切り替え回路と、を備える。図1に示す負荷駆動回路は、複数の異なる電流制限値を用いて段階的に電流制限を行なうため、過剰な電流制限となることを妨げ、負荷条件の拡大を図ることができる。さらに、電流制限値の切り替えを電源電圧に対応させて行なうため、当初の電源電圧条件とは異なる電源電圧で使用したとしても、電流制限特性が電源電圧の変動に追従し、負荷特性に適した電流制限を行なうことができる。その結果、特定の電源電圧に基づいて設計した負荷駆動回路を当初の設計とは異なる電源電圧で使用したとしても、負荷駆動回路の設計及び評価を再び行う必要がなくなる。設計及び評価を行う必要がなくなれば、負荷駆動回路の汎用性が高まると共に、負荷駆動回路の設計コストを低減させることが可能になる。次に、特許文献1で開示された負荷駆動回路を、図3を用いて説明する。図3に示す負荷駆動回路10は、電源端子Pinと、入力端子Inと、出力端子Outとを備え、MOSトランジスタM1乃至M3と、抵抗R1及びR2から構成されている。さらに、チャージポンプ回路CPが入力端子Inと接続され、電源端子Pinは電源に接続、出力端子Outは接地された外部の負荷LDに接続されている。なお、以降の説明においてMOSトランジスタはnチャンネル型MOSトランジスタを表すものとする。MOSトランジスタM1は出力トランジスタであり、MOSトランジスタM2は電流検出用のトランジスタである。出力電流はIdとし、電流検出用MOSトランジスタM2に流れる電流をセンス電流Isとする。電圧Vdは、出力MOSトランジスタM1のドレインソース間電圧、Vsはセンス電圧抵抗R2の両端電圧、Vinは入力電圧、Vccは電源電圧、Voutは出力電圧とする。図3に示すように、出力MOSトランジスタM1は、負荷LDに対してハイサイドスイッチとして機能し、ドレインは電源端子Pinに接続され、ソースは負荷LDに接続されている。出力MOSトランジスタM1のゲートは、抵抗R1を介してチャージポンプ回路CPに接続されている。負荷駆動回路10において、電流検出用MOSトランジスタM2及びMOSトランジスタM3、抵抗R2により過電流保護回路を構成する。電流検出用MOSトランジスタM2のゲートは出力MOSトランジスタM1のゲートと接続され、電流検出用MOSトランジスタM2のドレインは出力MOSトランジスタM1のドレインと接続されている。電流検出用MOSトランジスタM2のソースは、MOSトランジスタM3のゲート及び抵抗R2に共通接続されている。MOSトランジスタM3のゲートは電流検出用MOSトランジスタM2のソース及び抵抗R2に接続され、ドレインは出力MOSトランジスタM1及び電流検出用MOSトランジスタM2のゲートと共通接続され、ソースは抵抗R2に接続されると共に出力端子Out負荷LDと接続されている。出力電流Idとセンス電流Isは、出力MOSトランジスタM1と電流検出用MOSトランジスタM2のセルサイズ比に対応した電流比となる。電流検出用MOSトランジスタM2を使用することで、出力電流Idを精度よく検出することができる。電流検出用MOSトランジスタM2のソースと出力端子Out間に接続された抵抗R2は、センス電流Isをセンス電圧Vsに変換する。センス電圧VsがMOSトランジスタM3の閾値電圧Vt3以上になるとMOSトランジスタM3がオン状態となり、出力MOSトランジスタM1のゲート電圧を低下させる。なお、以降の説明において、各トランジスタの閾値電圧はトランジスタの符号番号を用いて表現する。例えば、出力MOSトランジスタM1の閾値電圧はVt1と表現する。出力MOSトランジスタM1のゲート電圧が低下すると、出力電流Idは制限される。この際の動作を、図4を用いて説明する。図4は、出力MOSトランジスタM1のドレイン電圧VdVcc-Voutに相当と出力電流Idの関係を示す図である。図4の縦軸に出力電流Id、横軸にドレイン電圧Vdをそれぞれ示す。図4のk1は負荷特性を示す。図4から分かるように、負荷特性k1は、横軸とVccで交わる負勾配を有する直線となる。また、出力MOSトランジスタM1の電流-電圧特性はNMOSトランジスタの基本トランジスタ特性に相当し、両者の交点aが出力MOSトランジスタM1の動作点となる。図5は、図4に電流制限値以下、Imと呼ぶを重ねた図である。図5に示すように、出力MOSトランジスタM1の電流能力を有効に利用するため、電流制限値Imは負荷特性k1と交差しないように設定される。ここで、負荷LDの短絡が発生したとすると、出力電流Idの増加に比例し、センス電流Isも増加する。センス電流Isが増加すれば、センス電圧Vsも増加し、センス電圧VsはいずれMOSトランジスタM3の閾値電圧Vt3に到達する。センス電圧Vsが、MOSトランジスタM3の閾値電圧Vt3以上になるとMOSトランジスタM3はオン状態になり、出力MOSトランジスタM1のゲート電圧は所定の電圧以下、Vgcと呼ぶまで低下する。その結果、出力電流Idは電流制限値Imに制限され、過電流から保護される。続いて、特許文献2で開示された負荷駆動回路について説明する。図6は、特許文献2の図1で開示された負荷駆動回路の回路図である。負荷駆動回路20は、電圧検出回路21と、電圧クランプ回路22と、出力MOSトランジスタM4と、抵抗12から構成されている。負荷駆動回路20の出力MOSトランジスタM4はローサイドスイッチとして動作し、出力端子Outは負荷LDに接続されている。負荷駆動回路20に対する入力は入力端子InP及びInNで受け付け、負荷駆動回路20はGnd端子を介して接地されている。負荷駆動回路20では、出力電圧Voutのレベルに応じてクランプ電圧を変化させることで、電流制限値を2段階に切り替え可能となっている。その結果、負荷駆動回路20は電流制限による過剰な制約を緩和して、より広い範囲の負荷条件に適用可能としている。負荷駆動回路20においては、電圧検出回路21と電圧クランプ回路22により、過電流保護回路を構成する。電圧検出回路21は、出力端子Outと接地端子Gnd間に接続され、出力MOSトランジスタM4に印加される電圧を検出する。電圧クランプ回路22は、出力MOSトランジスタM4のゲートと接地端子Gnd間に接続され、異なる2つのクランプ電圧を生成する。電圧クランプ回路22の出力出力MOSトランジスタM4のゲートと抵抗R3の接続点をノードS1とする。さらに、電圧検出回路21は、MOSトランジスタM5乃至M9と、抵抗R6乃至R11から構成され、電圧クランプ回路22は、MOSトランジスタM10と、抵抗R3乃至R5から構成されている。なお、抵抗R3乃至R12の抵抗値を、それぞれr3乃至r12と表記して以下の説明を行なう。次に、負荷駆動回路20の動作を説明する。図7乃至図9は、負荷駆動回路20の各MOSトランジスタのオン/オフ状態を出力電圧の範囲に応じて併記した図である。図10は、入力電圧と出力電圧の関係を示すタイミングチャートであり、図11は負荷特性と電流制限特性の関係を示す電流-電圧特性図である。これらの図を用いて、負荷駆動回路20の動作を説明する。図10に示すように、時刻t1までは入力電圧VinはLレベルであり、出力MOSトランジスタM4はオフ状態である。従って、出力電流Idは流れず、出力電圧Voutは電源電圧Vccとなる。次に、時刻t1に入力信号VinがHレベルに遷移すると、出力MOSトランジスタM4は導通を始める。その際に、MOSトランジスタM5のゲートには式1の電圧が印加される。式1で表せる電圧がMOSトランジスタM5の閾値電圧Vt5以上になるとMOSトランジスタM5はオン状態になる。このMOSトランジスタM5がオン状態になる時の出力電圧VoutをVM1とすると、VoutがVM1以上の範囲Vout≧VM1では、MOSトランジスタM5はオン状態、MOSトランジスタM6はオフ状態、MOSトランジスタM7はオン状態となる。すると、MOSトランジスタM10はオン状態となり、電圧クランプ回路22が活性化する。一方、MOSトランジスタM8のゲートには、式2で表せる電圧が印加される。式2で表せる電圧がMOSトランジスタM8の閾値電圧Vt8以上になるとMOSトランジスタM8はオン状態になる。このMOSトランジスタM8がオン状態になる時の出力電圧VoutをVM2とすると、VoutがVM2以上の範囲Vout≧VM2では、MOSトランジスタM8はオン状態になる図7参照。すると、MOSトランジスタM9はオフ状態になる。なお、図10のt1≦t≦t2の範囲が図7の状態に相当する。ここで、VM1はVM2より小さくVM1<VM2、閾値電圧Vt5と閾値電圧Vt8は等しいものとする。このとき、ノードS1から出力される電圧クランプ回路22の出力電圧であるVGS1は式3で表せる電圧となる。従って、出力電流Idは出力MOSトランジスタM4のゲート電圧VGS1により定まるので、電流ILに制限されることになる。さらに、出力電流Idが増加することで出力電圧Voutが低下し、出力電圧Voutが、VM1≦Vout<VM2の範囲内となると、図8に示すように、MOSトランジスタM8がオフ状態、MOSトランジスタM9がオン状態となり、抵抗R5は回避シャントされる。このときの電圧クランプ回路22の出力電圧VGS2は、式4で表せる電圧となる。なお、VGS2>VGS1である。従って、出力電流IdはVGS2で決定される電流制限値IHに制限される。その結果、電流制限特性は、図11に示すように、出力電圧Voutの大きさに応じて変化する2段階の電流制限値となるIL<IH。なお、図10のt2<t≦t3の範囲が図8の状態に相当する。さらに、出力電流Idが増加することで出力電圧Voutが低下し、出力電圧Voutが、Vout<VM1となると、図9に示すようにMOSトランジスタM5がオフ状態、MOSトランジスタM6がオン状態、MOSトランジスタM7がオフ状態となる。それに伴って、MOSトランジスタM10がオフ状態になり、電圧クランプ回路22は不活性となる。電圧クランプ回路22が不活性になると、出力MOSトランジスタM4のゲートには、式5で表される電圧が印加される。ここで、抵抗値r3、r4、r12は式5で表せる電圧値がほぼVinと等しくなるように設定される。すると、出力MOSトランジスタM4のゲートには、ほぼ入力電圧Vinに等しい電圧が印加されるので、出力電圧Voutは、負荷LDの抵抗値rLと出力MOSトランジスタM4の内部抵抗値rm4で決まる動作点BVb、Ibに遷移する。なお、図10のt3<t≦t4の範囲が図9の状態に相当する。その後、負荷LDが短絡すると、出力電圧Voutは、ほぼ電源電圧Vccに等しくなる。その結果、電圧検出回路21はMOSトランジスタM7をオン状態にして電流制限を活性化すると共に、MOSトランジスタM9をオフ状態にして、出力MOSトランジスタM4のゲート電圧をVGS1にバイアスする。このように、負荷短絡時には出力MOSトランジスタM4に流れる出力電流Idを電流制限値ILに制限して出力MOSトランジスタM4を熱破壊から保護する。負荷駆動回路20では、VoutがVM2以上の領域Vout≧VM2;高電圧領域では電流制限値ILを小さくして負荷短絡時に発生する電力を抑制し、VoutがVM2より小さい領域Vout<VM2;低電圧領域では電流制限値IHを比較的大きくして過剰な電流制限を緩和している。このようにして、負荷条件を拡大している。なお、図11のk2は負荷駆動回路20における負荷特性であり、単一の電流制限値ILとした場合の負荷特性k3と比較すると適用可能な負荷条件が拡大している。以上のように、特許文献2で開示された負荷駆動回路20では、出力電圧Voutに応じて電流制限値を2段階に変化させるため負荷条件の拡大が図れる。その結果、特許文献1で開示された負荷駆動回路10では、電流制限値Imが単一に固定されているため低電圧領域では過剰な必要以上の電流制限となり、広い負荷条件に適用できない問題点を解決する。特許文献2で開示されたように、負荷特性を広くするために電流制限特性を2段階とする場合、電源電圧を2等分した電圧ポイントにおいて、最大電流制限値を2等分した電流値だけ変化させると、高低の両電圧領域において概ね均等な最大制限電力を得ることができる。図12は、電源電圧Vcc及び最大電流制限値IHをそれぞれ1:1に均等分割した場合の電流-電圧特性を示す図である。図13は、上述の電源電圧Vccの分割比を1:2、最大電流制限値IHの分割比を2:1にした場合の電流-電圧特性を示す図である。図14は、上述の電源電圧Vccの分割比を2:1、最大電流制限値IHの分割比を1:2にした場合の電流-電圧特性を示す図である。なお、VM1は極めて小さい電圧であるため、VM1以下の領域は考慮せず以下の説明を行なう。図12に示すように、Vcc=12V、VM2=6V、IL=1A、IH=2Aであり、高電圧領域における最大制限電力最大電圧値×電流制限値は、12W12V×1Aとなる。一方、低電圧領域における最大制限電力は、12W6V×2Aとなり、高低の両電圧領域において均等な最大制限電力を得ることができる。次に、図13に示す分割例では、VM2=4V、IL=1.3A、IH=2Aであり、高電圧領域の最大制限電力は、15.6W12V×1.3A、低電圧領域の最大制限電力は、8W4V×2Aとなり、両電圧領域における最大制限電力がアンバランスな状態になっている。さらに、図14に示す分割例では、VM2=8V、IL=0.7A、IH=2Aであり、高電圧領域の最大制限電力は、8.4W12V×0.7A、低電圧領域の最大制限電力は、16W=8V×2Aとなり、やはり両電圧領域における最大制限電力がアンバランスな状態になっている。このように、電流制限値を2段階に切り替える場合には、電源電圧を2等分した電圧ポイントにVM2を設定し、最大電流制限値IHを2等分した電流値にILを設定すると、バランスの取れた最大制限電力が得られ、負荷駆動回路全体として負荷特性に適した電流制限を行なうことができる。しかし、上述のように、最大制限電力のバランスを考慮して、最大電流制限値IHや切り替え電圧ポイントVM2を設定したとしても、当初の設計と異なる電源電圧条件で負荷駆動回路が使用された場合、負荷特性と電流制限特性との適正な関係バランスが取れた状態がくずれてしまう。図15を用いてより具体的に説明する。図15は、分割比を1:1と定め設計した負荷駆動回路において、設計時に想定していた電源電圧から変更した場合の電流-電圧特性を示す図である。図15では、Vcc=12V、IL=1A、IH=2A、VM2=6V分割比1:1で設計した回路を電源電圧Vcc=10Vの電源で使用する例を示す。図15に示すように、電源電圧Vccが変化すると、それに伴って負荷特性が変化するk2→k4。その結果、電源電圧Vccに対するVM2の相対的な位置が変化し分割比1:1→3:2、負荷特性と電流制限特性との適正な関係がくずれてしまう。すると、高低の両電圧領域における最大制限電力がアンバランスな状態となり、全体として負荷特性に適した電流制限が行なえない。特許文献2で開示された負荷駆動回路20は、複数の電源電圧条件に対する電流制限特性の追従性に関する配慮はされていないことを意味する。即ち、特許文献2で開示された負荷駆動回路20では、負荷特性と電流制限特性とは互いに独立した関係であるといえる。[第1の実施形態]次に、本発明の第1の実施形態について、図面を用いてより詳細に説明する。図16は、第1の実施形態に係る負荷駆動回路30の構成を示す一例である。図16において図3と同一構成要素には、同一の符号を表し、その説明を省略する。図3に示す負荷駆動回路10と負荷駆動回路30の相違点は、負荷駆動回路30が電流制限値切り替え回路31を備える点である。電流制限値切り替え回路31は、MOSトランジスタM11及びM12と、抵抗R13及びR14から構成されている。電流制限値切り替え回路31は、出力MOSトランジスタM1と出力端子Out間を導通させ、出力電流Idが流れる経路とは別の電流路として役割を有する。さらに、電源電圧Vcc電源電圧Vccと接地間の電圧に応じて2つの異なる電流制限値を切り替える役割を有する。なお、MOSトランジスタM3及びM11の閾値電圧は同じ電圧値とし、スイッチの役目をするMOSトランジスタM12のオン抵抗及び閾値電圧Vt12は無視できるものとする。また、抵抗R13とR14の抵抗値比は1:1とし、電源電圧Vccの1/2の電圧ポイントで最大電流制限値の1/2だけ制限電流値を変化させる回路となっている。抵抗R13及びR14は、電源端子Pinと接地間に直列接続されている。MOSトランジスタM11のドレインはMOSトランジスタM12のソースに、ソースは出力端子Outに、ゲートはMOSトランジスタM3のゲートと接続されている。MOSトランジスタM12のドレインは出力MOSトランジスタM1のゲートに接続され、ソースはMOSトランジスタM11のドレインに接続され、ゲートは抵抗R13及びR14の接続点に接続されている。なお、出力MOSトランジスタM1のゲートと、MOSトランジスタM3及びM12のドレインの接続点をノードS2とする。次に、負荷駆動回路30の動作について説明する。負荷駆動回路30では、センス電流Isの増加に伴い抵抗R2の両端電圧が増加してMOSトランジスタM3がオン状態になる。すると、出力MOSトランジスタM1のゲートと出力端子Out間に、オン状態のMOSトランジスタM3を経由する第1の電流路が形成される。その際には、MOSトランジスタM11もオン状態になる。さらに、MOSトランジスタM11がMOSトランジスタM3と同時にオン状態の場合において、抵抗R13及びR14による電源電圧Vccの分圧電圧と出力電圧Voutとの電圧差が、MOSトランジスタM12の閾値電圧Vt12以上になるとMOSトランジスタM12がオン状態となる。このことによって、前述の第1の電流路と並列にオン状態のMOSトランジスタM11及びM12を経由する第2の電流路が形成される。このように、2つの異なる電流制限値が生成できる。図17乃至図19は、図16に示す各MOSトランジスタのオン/オフ状態を、出力電圧の範囲に応じて併記した図である。図20は、入力電圧と出力電圧の関係を示すタイミングチャートであり、図21は負荷特性と電流制限特性の関係を示す電流-電圧特性図である。なお、各MOSトランジスタのオン抵抗をMOSトランジスタの符号番号を用いて表現し、以下の説明を行なう。例えば、出力MOSトランジスタM1のオン抵抗はrm1と表記する。また、MOSトランジスタM12はスイッチとして動作し、閾値電圧Vt12及びオン抵抗rm12は、無視できるものとする。図20に示すように、入力電圧がLレベルの時は、出力MOSトランジスタM1はオフ状態であり、電流は流れない。そのため、出力電圧Voutは接地電圧0Vとなり、Vcc-Vout=Vccとなる。次に、時刻t5に入力信号VinがHレベルに遷移すると、出力MOSトランジスタM1は導通を始める。MOSトランジスタM3のゲートには、式6で表せる電圧が印加される。式6表せる電圧がMOSトランジスタM3及びM11の閾値電圧Vt3及びVt11以上となると、MOSトランジスタM3及びM11は同時にオン状態となる。つまり、このときの式6が表す電圧Vcc-VoutをVN1とすると、Vcc-Vout≧VN1の範囲内ではMOSトランジスタM3及びM11はオン状態である。一方、MOSトランジスタM12のゲートには、式7で表せる電圧が印加される。この式7で表せる電圧と出力電圧Voutの電圧差がMOSトランジスタM12の閾値電圧Vt12以上になるとMOSトランジスタM12はオン状態になる。このときの電圧Vcc-VoutをVN2とする。なお、負荷駆動回路30は、VN1<VN2となるように設計する。図17図20のt5≦t≦t6の範囲時に相当に示すように、Vcc-Vout≧VN2の範囲内では、MOSトランジスタM3、M11及びM12は全てオン状態になる。そのため、出力MOSトランジスタM1のゲートと出力端子Out間には、オン状態のMOSトランジスタM3を経由する第1の電流路と、オン状態のMOSトランジスタM11及びM12を経由する第2の電流路が並列に形成され、MOSトランジスタM1のゲート電圧ノードS2の電圧が定まる。この時の電圧をVg2とする。その結果、出力電流Idは電圧Vg2によって定まる電流値I2に制限される。ここで、抵抗R13とR14の抵抗値の比は1:1とし、MOSトランジスタM12の閾値電圧Vt12は極めて小さい値のため無視できるものとすると、VN2は略Vccの1/2の電圧値となる。また、ゲート電圧Vg2は式8で表すことのできる電圧である。なお、rmt=rm3×rm11/rm3rm11である。さらに、出力電流Idが増加して電圧Vcc-Voutが低下し、VN1≦Vcc-Vout<VN2の範囲では、図18図20のt6<t≦t7の範囲時に相当に示すように、MOSトランジスタM3及びM11はオン状態、MOSトランジスタM12はオフ状態となる。これにより、出力MOSトランジスタM1のゲートと出力端子Out間では、第2の電流路は遮断され、オン状態のMOSトランジスタM3を経由する第1の電流路のみが導通し、出力MOSトランジスタM1のゲート電圧が定まる。この時の電圧をVg1とする。その結果、出力電流Idはゲート電圧Vg1で決定される電流値I1に制限される。なお、ゲート電圧Vg1は式9により表せる電圧である。式8及び9から、Vg2<Vg1であることが分かり、電流I2<I1となる。さらに、出力電流Idが増加することで電圧Vcc-Voutが低下し、Vcc-Vout<VN1の範囲内では、図19図20のt7<t≦t8の範囲時に相当に示すように、MOSトランジスタM3、M11及びM12が全てオフ状態になる。そして、出力MOSトランジスタM1のゲートには、入力電圧Vinが印加され、負荷LDの抵抗値rLと出力MOSトランジスタM1の内部抵抗値rm1で決まる動作点BVb、Ibに遷移する。その後、負荷LDが短絡すると、電圧Vcc-Voutは、略電源電圧Vccに等しくなり、MOSトランジスタM3、M11及びM12が全てオン状態となることで、出力MOSトランジスタM1のゲート電圧をVg2にバイアスする。このように、負荷短絡時には出力MOSトランジスタM1に流れる出力電流Idを電流制限値I2に制限して出力MOSトランジスタM1を熱破壊から保護する。負荷駆動回路30の電流-電圧特性の一例を図21及び図22に示す。図21はI1=2A、I2=1A最大電流制限値の分割比1:1、VN2=6V電源電圧の分割比1:1に設定し、電源電圧を12Vで使用した場合の電流-電圧特性図である。図22は、図21の条件から電源電圧を10Vに変更した場合の電流-電圧特性図である。図21に示すように、12V電源で使用した場合には、Vcc-Vout≧VN26Vの高電圧領域では、出力電流Idは制限電流I21Aに制限される。一方、Vcc-Vout<VN2の低電圧領域では、出力電流Idは制限電流I12Aに制限される。従って、高電圧領域における最大制限電力は、12W12V×1Aとなる。一方、低電圧領域における最大制限電力は、12W6V×2Aとなり、高低の両電圧領域において均等な最大制限電力が得られる。次に、負荷駆動回路30を電源電圧10Vで使用した場合、負荷特性がk2からk5に変化する。このような場合、負荷駆動回路20では負荷特性と電流制限特性の適正な関係がくずれ、VccのVM2による分割比が変化して、高低の両電圧領域における最大制限電力がアンバランスな状態となる。しかし、負荷駆動回路30では、図22に示すように、Vccの変化に追従して、VccのVN2による分割比を一定に保持しつつVN2が変化する。例えば、図22の例では、VN2の電圧が6Vから5Vに変化している。このため、高電圧領域における最大制限電力は、10W=10V×1A、低電圧領域における最大制限電力は、10W=5V×2Aとなり、高低の両電圧領域において均等な最大制限電力を得ることができる。なお、本実施形態の説明では、抵抗R13及びR14の抵抗値比を1:1に設定して、Vccの1/2の電圧ポイントで電流制限値を変化させる場合を説明したが、この抵抗値比を適宜、設定することで、任意の電圧ポイントで電流制限値を切り替えることができる。さらに、本実施形態の説明では、2段階に電流制限値を可変する回路構成で説明したが、2以上の分圧電圧を生成する分圧回路とスイッチMOSトランジスタをさらに設けて、切り替え回路を増設することで、電源電圧に応じて複数の切り替え電圧ポイントが可変する複数段階の電流制限が可能となる。以上のように、負荷駆動回路30では、異なる2つの電流制限値を切り替えて段階的な電流制限を可能にしている。そのため、低電圧領域で過剰な電流制限とならず、負荷条件の範囲が拡大している。同時に、電流制限値の切り替え電圧ポイントは、電源電圧に応じて、電源電圧の分割比を保持しつつ変化するため、異なる電源電圧条件で使用しても電流制限特性が追従して変化し、全体として負荷特性に適した電流制限が行なえる。さらに、2段階に電流制限を行なう場合、電源電圧の1/2の電圧ポイントにおいて、最大電流制限値の1/2だけ制限電流値を変化させるようにすると、高低の両電圧領域で均等な最大制限電力を得ることができる。また、電流制限値の切り替え電圧ポイントは、分圧抵抗の抵抗値比を変更することによって任意の電圧に設定できる。なお、上記の特許文献等の各開示を、本書に引用をもって繰り込むものとする。本発明の全開示請求の範囲を含むの枠内において、さらにその基本的技術思想に基づいて、実施形態の変更調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。例えば、実施形態の説明においては、正電源を使用することを想定して、nチャンネル型MOSトランジスタを使用したが、負電源を使用する場合には、pチャンネル型MOSトランジスタを用いることができる。