ソース領域の一部分及びドレイン領域の一部分の膜厚が他の部分の膜厚よりも厚い半導体膜を形成する工程と、前記ソース領域の一部分及び前記ドレイン領域の一部分を露出させる一方、前記他の部分を覆う第1の絶縁膜を形成する工程と、前記第1の絶縁膜上にゲート電極を形成する工程と、露出した前記ソース領域の一部分及び前記ドレイン領域の一部分と接続されるソース電極及びドレイン電極を形成する工程とを含むことを特徴とする半導体装置の製造方法。ソース領域の一部分及びドレイン領域の一部分の膜厚が他の部分の膜厚よりも厚い半導体膜を形成する工程と、前記ソース領域の一部分及び前記ドレイン領域の一部分を露出させる一方、前記他の部分を覆う第1の絶縁膜を形成する工程と、前記第1の絶縁膜上にゲート電極を形成する工程と、前記ソース領域の一部分及び前記ドレイン領域の一部分、並びに前記ゲート電極を覆う第2の絶縁膜を形成する工程と、前記第2の絶縁膜の前記ソース領域の一部分及び前記ドレイン領域の一部分上にそれぞれコンタクトホールを形成する工程と、前記各コンタクトホールを介して前記ソース領域の一部分及び前記ドレイン領域の一部分と接続されるソース電極及びドレイン電極を形成する工程とを含むことを特徴とする半導体装置の製造方法。ソース領域の一部分及びドレイン領域の一部分の膜厚が他の部分の膜厚よりも厚い半導体膜を形成する工程と、前記ソース領域の一部分及び前記ドレイン領域の一部分を露出させる一方、前記他の部分を覆う第1の絶縁膜を形成する工程と、前記第1の絶縁膜上に、前記ソース領域の一部分及び前記ドレイン領域の一部分を覆う各中間電極と、ゲート電極とを形成する工程と、前記各中間電極及び前記ゲート電極を覆う第2の絶縁膜を形成する工程と、前記第2の絶縁膜の前記各中間電極及び前記ゲート電極のいずれかの上にコンタクトホールを形成する工程と、前記ソース領域の一部分及び前記ドレイン領域の一部分、並びに前記ゲート電極のいずれかと前記コンタクトホールを介して接続されるソース電極及びドレイン電極、並びに前記ゲート電極の取り出し電極のいずれかを形成する工程とを含むことを特徴とする半導体装置の製造方法。請求項3に記載の半導体装置の製造方法において、前記各中間電極は、不純物イオンを含む材料によって形成され、前記各中間電極から前記ソース領域の一部分及び前記ドレイン領域の一部分のそれぞれへ前記不純物イオンを拡散させる工程をさらに含むことを特徴とする半導体装置の製造方法。請求項3及び4に記載の半導体装置の製造方法において、前記ゲート電極と前記各中間電極とは別に形成されることを特徴とする半導体装置の製造方法。請求項5に記載の半導体装置の製造方法において、前記中間電極を形成する工程に先立って行われる工程であって、前記ゲート電極をマスクとして前記半導体膜に不純物イオンを打ち込む工程をさらに含むことを特徴とする半導体装置の製造方法。請求項1~6のいずれか1の請求項に記載の半導体装置の製造方法において、前記半導体膜を形成する工程に先立って行われる工程であって、前記ソース領域側の端部及びドレイン領域側の端部を規定する隔壁を形成する工程をさらに含むことを特徴とする半導体装置の製造方法。請求項7に記載の半導体装置の製造方法において、前記ゲート絶縁膜は、液体材料によって形成されることを特徴とする半導体装置の製造方法。基板上に半導体膜、ゲート絶縁膜、ゲート電極、ソース電極及びドレイン電極を有する半導体装置であって、前記半導体膜は、ソース領域及びドレイン領域を有し、ソース領域の一部分及びドレイン領域の一部分の膜厚はそれぞれ他の部分の膜厚よりも厚く形成され、前記ゲート絶縁膜は、前記ソース領域の一部分及び前記ドレイン領域の一部分を露出させるとともに、他の部分を覆うように形成され、前記ゲート絶縁膜から露出されたソース領域の一部分及びドレイン領域の一部分は、前記ゲート絶縁膜上に形成された前記ソース電極及び前記ドレイン電極にそれぞれ接続されていることを特徴とする半導体装置。請求項9に記載の半導体装置を備えることを特徴とする電気光学装置。請求項9に記載の半導体装置を備えることを特徴とする電子デバイス。ところで、上記コンタクトホールhを形成する際には、酸化シリコンSiO2によって形成された層間絶縁膜酸化シリコン膜4及びゲート絶縁膜酸化シリコン膜2の2種類の膜がエッチングされることになる。また、図示してないが、ゲート電極3についても取り出し電極形成のために、層間絶縁膜4にコンタクトホール図示せずを形成しなければならない。このように、コンタクトホールの形成においては、層間絶縁膜4とゲート絶縁膜2の2層の膜をエッチングする個所と、層間絶縁膜4だけをエッチングする個所の2箇所で同時に行われることになる。このため、前記2箇所のコンタクトホールの一方ではエッチング不足によりコンタクト不良を招き易く、他方のコンタクトホールではオーバーエッチングにより、コンタクトホールが異常に大きくなる、という問題が生じていた。さらに、コンタクトホール形成時のエッチングの程度によっては、シリコン膜によって形成された半導体膜1が必要以上に薄くなり、ソース電極5s及びドレイン電極5dとの接触抵抗が大きくなってしまう、コンタクト不良が生じてしまう等の問題が生じていた。本発明は以上説明した事情を鑑みてなされたものであり、半導体膜とソース電極及びドレイン電極とのコンタクト不良を抑制すること及びゲート電極に対して開口するコンタクトホールの寸法制御が可能な半導体装置の製造技術を提供することを目的とする。上記目的を達成するため、本発明に係る半導体装置の製造方法は、ソース領域の一部分及びドレイン領域の一部分の膜厚が他の部分の膜厚よりも厚い半導体膜を形成する工程と、前記ソース領域の一部分及び前記ドレイン領域の一部分を露出させる一方、前記他の部分を覆う第1の絶縁膜を形成する工程と、前記第1の絶縁膜上にゲート電極を形成する工程と、露出した前記ソース領域の一部分及び前記ドレイン領域の一部分と接続されるソース電極及びドレイン電極を形成する工程とを含むことを特徴とする。かかる製造方法によれば、ソース電極及びドレイン電極と接続される半導体膜の両端部ソース領域の一部分及びドレイン領域の一部分の膜厚は、他の部分の膜厚よりも厚く形成されている。従って、コンタクトホールなどを形成する際に両端部が多少エッチングされたとしても、半導体膜が必要以上に薄くなることはなく、コンタクト不良を抑制することが可能となる。また、本発明に係る半導体装置の製造方法は、ソース領域の一部分及びドレイン領域の一部分の膜厚が他の部分の膜厚よりも厚い半導体膜を形成する工程と、前記ソース領域の一部分及び前記ドレイン領域の一部分を露出させる一方、前記他の部分を覆う第1の絶縁膜を形成する工程と、前記第1の絶縁膜上にゲート電極を形成する工程と、前記ソース領域の一部分及び前記ドレイン領域の一部分、並びに前記ゲート電極を覆う第2の絶縁膜を形成する工程と、前記第2の絶縁膜の前記ソース領域の一部分及び前記ドレイン領域の一部分上にそれぞれコンタクトホールを形成する工程と、前記各コンタクトホールを介して前記ソース領域の一部分及び前記ドレイン領域の一部分と接続されるソース電極及びドレイン電極を形成する工程とを含むことを特徴とする。このように、ソース電極及びドレイン電極と半導体膜の両端部を直接接続するようにしても良い。また、本発明に係る半導体装置の製造方法は、ソース領域の一部分及びドレイン領域の一部分の膜厚が他の部分の膜厚よりも厚い半導体膜を形成する工程と、前記ソース領域の一部分及び前記ドレイン領域の一部分を露出させる一方、前記他の部分を覆う第1の絶縁膜を形成する工程と、前記第1の絶縁膜上に、前記ソース領域の一部分及び前記ドレイン領域の一部分を覆う各中間電極と、ゲート電極とを形成する工程と、前記各中間電極及び前記ゲート電極を覆う第2の絶縁膜を形成する工程と、前記第2の絶縁膜の前記各中間電極及び前記ゲート電極のいずれかの上にコンタクトホールを形成する工程と、前記ソース領域の一部分及び前記ドレイン領域の一部分、並びに前記ゲート電極のいずれかと前記コンタクトホールを介して接続されるソース電極及びドレイン電極、並びに前記ゲート電極の取り出し電極のいずれかを形成する工程とを含むことを特徴とする。このように、ソース電極及びドレイン電極と半導体膜の両端部を中間電極を介して接続するようにしても良い。ここで、上記製造方法にあっては、前記中間電極は、不純物イオンを含む材料によって形成され、前記第2の絶縁膜を形成する工程に先立って行われる工程であって、前記中間電極から前記両端部へ前記不純物イオンを拡散させる工程をさらに含む態様が好ましい。また、本発明に係る半導体装置の製造方法は、前記ゲート電極と前記各中間電極とは別に形成されることを特徴とする。上記製造方法にあっては、前記中間電極を形成する工程に先立って行われる工程であって、前記ゲート電極をマスクとして前記半導体膜に不純物イオンを打ち込む工程をさらに含む態様が好ましい。また、上記いずれかの製造方法にあっては、前記半導体膜を形成する工程に先立って行われる工程であって、前記ソース領域側の端部及びドレイン領域側の端部を規定する隔壁を形成する工程をさらに含む態様が好ましい。さらに、前記ゲート絶縁膜は、液体材料によって形成される態様が好ましい。また、本発明に係る半導体装置は、基板上に半導体膜、ゲート絶縁膜、ゲート電極、ソース電極及びドレイン電極を有する半導体装置であって、前記半導体膜は、ソース領域及びドレイン領域を有し、ソース領域の一部分及びドレイン領域の一部分の膜厚はそれぞれ他の部分の膜厚よりも厚く形成され、前記ゲート絶縁膜は、前記ソース領域の一部分及び前記ドレイン領域の一部分を露出させるとともに、他の部分を覆うように形成され、前記ゲート絶縁膜から露出されたソース領域の一部分及びドレイン領域の一部分は、前記ゲート絶縁膜上に形成された前記ソース電極及び前記ドレイン電極にそれぞれ接続されていることを特徴とする。かかる半導体装置を電気光学装置や電子デバイスに適用しても良い。ここで、電気光学装置とは、例えば、液晶素子、電気泳動粒子が分散した分散媒体を有する電気泳動素子、EL素子等を備えた装置であって、上記半導体装置を駆動回路等に適用した装置をいう。また、電子デバイスとは、本発明に係る半導体装置を備えた一定の機能を奏する機器一般をいい、例えば電気光学装置やメモリを備えて構成される。その構成に特に限定は無いが、例えばICカード、携帯電話、ビデオカメラ、パーソナルコンピュータ、ヘッドマウントディスプレイ、リア型またはフロント型のプロジェクター、さらに表示機能付きファックス装置、デジタルカメラのファインダ、携帯型TV、DSP装置、PDA、電子手帳、電光掲示板、宣伝広告用ディスプレイ等が含まれる。以上説明したように、本発明によれば、半導体膜とソース電極及びドレイン電極とのコンタクト不良を抑制すること及びゲート電極に対して開口するコンタクトホールの寸法制御が可能な半導体装置の製造技術を提供することが可能となる。以下、本発明の実施の形態について図面を参照しつつ詳細に説明する。A.第1実施形態図1、図2は、第1実施形態に係るTFT半導体装置の製造プロセスを示す工程図である。なお、図1cは、図3のA-A’線視断面図であり、図2dは図4のB-B’線視断面図である。また、以下の全ての図面においては、見やすくするため、各構成要素の膜厚や寸法の比率などは適宜異ならせてある。隔壁の形成工程まず、図1aに示すように、ガラス基板などの基板10の所定位置に隔壁20を形成する。この隔壁20は、後述する半導体膜の両端部半導体膜30のソース領域側の端部30s、ドレイン領域側の端部30d;図3参照を規定する部材として機能する隆起物であり、例えば樹脂材料レジスト材等を用いて形成される。かかる隔壁20はCVD法などを用いて形成することができるが、もちろん、他の方法スピンコート法などの塗布法を用いて形成しても良い。半導体膜の形成工程次に、図1bに示すように、隔壁20によって規定された領域に、液滴吐出法インクジェット法を用いて半導体膜形成用の液体材料を配置した後、加熱処理を施すことにより、図1cに示すような両端部30s、30dの膜厚が他の部分の膜厚よりも厚いアモルファスシリコン膜からなる半導体膜30を形成する。かかる半導体膜30の形成過程について詳述すると、まず、隔壁20によって規定された領域に液体材料を滴下する。滴下された液体は、乾燥が始まると漸次体積を減少し、これに伴って液体表面と隔壁20の接触位置も漸次下方に移動してゆく図1参照。なお、このときの接触部分TP1の液面の形状は、該液体と隔壁20の表面の接触角で決まる。さらに液体の乾燥が進むと、固体の析出いわゆるピニングが始まる。固体の析出が始まると、液体の体積は更に減少してゆくが、かかる固化は固体の析出が開始されたときの接触部分TP2を起点として進むため、液体表面はこの接触部分TP2よりも低くなる図1c参照。そして、最終的には、平坦化された他の部分以下、平坦部30cの膜厚よりも両端部30s、30dの膜厚が厚い半導体膜30が形成される。かかる半導体膜30の膜厚は、隔壁20の配置位置や液体材料の乾燥に関わるパラメータ焼成時間や焼成温度、焼成プロファイルなどによって制御可能であり、本実施形態では両端部30s、30dの膜厚Ts0が350nm程度、平坦部30cの膜厚Ts1が50nm程度となるように制御される図1参照。このようにして半導体膜30を形成すると、次に、ウェット処理などを利用して隔壁20を基板10から除去する図1d参照。ここで、隔壁20の耐熱性が高い場合には上記工程において十分高い温度で焼成することができるが、隔壁20の耐熱性が低い場合には高い温度で焼成することができない。よって、このような場合には、隔壁20の耐熱範囲内で焼成した後、隔壁20を基板10から除去し、その後に高温で焼成すれば良い。なお、半導体膜30としては、アモルファスシリコン膜に限定されず、微結晶半導体膜などのアモルファス構造を含む半導体膜や多結晶半導体膜でも良い。また、アモルファスシリコンゲルマニウム膜などの非晶質構造を含む化合物半導体膜であっても良い。続いて、この半導体膜30に対してレーザアニール法や、急速加熱法例えば、ランプアニール法やフラッシュアニール法などの結晶化工程を行い、半導体膜30をポリシリコン膜に結晶化する。レーザアニール法では、例えばエキシマレーザでビームの長寸が400nmのラインビームを用い、その出力強度は例えば400mJ/cm2とする。なお、YAGレーザの第2高調波或いは第3高調波を用いても良い。ラインビームについては、その短寸方向におけるレーザ強度のピーク値の90に相当する部分が各領域ごとに重なるようにラインビームを走査するのが良い。これにより、図3に示すようなTFTのサイズに応じた島状の半導体膜30が形成される。ゲート絶縁膜の形成工程次に、図1eに示すように、塗布法を用いることにより、半導体膜30の両端部30s、30dを露出させる一方、平坦部30cを覆うゲート絶縁膜第1の絶縁膜40を形成する。具体的には、まず、ポリシラザンをキシレンに混合した塗布液ポリシラザンを含む液体材料を基板上にスピンコートし、処理温度を100°Cとして5分間、プリベークを行なう。その後、処理温度を350°CとしてWETO2雰囲気下で60分間、熱処理を行なうことで100nm程度の膜厚を有するゲート絶縁膜40を形成する。このように熱処理をWETO2雰囲気下で行なうことで、分極の原因となる絶縁膜中の窒素成分を少なくすることができる。なお、両端部30s、30dの露出を確実にするために、ゲート絶縁膜4を形成した後に軽く全面エッチングを施すようにしても良い。中間電極及びゲート電極の形成工程次に、図2aに示すように、両端部30s、30dを覆う中間電極50s、50dとゲート電極50gとを同一材料同一工程で形成する。ここで、中間電極50sは、半導体膜30のソース領域側の端部30sとソース電極後述とを接続する電極であり、中間電極50dは、半導体膜30のドレイン領域側の端部30dとドレイン電極後述とを接続する電極である。中間電極50s、50d及びゲート電極50gの形成方法について詳述すると、まず、CVD法などを用いることにより、ボロンやリンなどの不純物イオンが多量にドープされた電極層を形成し、各電極の形状にあわせて適宜パターニングする図2a参照。そして、パターニングした電極層にアニール処理を施すことにより、端部30s及び端部30dのシリコン中に不純物を拡散選択成長させ、ソース領域及びドレイン領域を形成する図2b参照。中間電極とゲート電極の間のソース領域及びドレイン領域には、ゲート電極をマスクとしてイオン打ち込みを行うことにより不純物を導入する。なお、本実施形態では、中間電極及びゲート電極としてドープシリコン膜を用いる態様を例示したが、Alなどの金属材料を用いても良い。周知のとおり、300°C程度の熱処理を施すことで、Alはシリコンと合金を形成するので、ソース領域及びドレイン領域とオーミックな接続を得ることが出来る。層間絶縁膜の形成工程次に、中間電極50s、50d及びゲート電極50gを覆う層間絶縁膜第2の絶縁膜50を形成する図2c参照。具体的には、CVD法などを利用してシリコン酸化膜やシリコン酸化窒化膜を含む単層若しくは積層の層間絶縁膜50を形成する。或いはポリシラザンなどを用いたSOGスピンオングラス膜でもよい。ソース電極、ドレイン電極、ゲート配線の形成工程そして、フォトリソグラフィ法等を利用することにより、ソース電極、ドレイン電極、ゲート配線に対応する位置にコンタクトホールCHを形成した後図2d参照、スパッタ法などを利用することによりアルミニウム膜、クロム膜、タンタル膜などの導電膜例えば、厚さ200nm~800nmを形成する。そして、ソース電極、ドレイン電極、ゲート配線の形成位置にパターニング用マスク図示略等を形成してパターニングを行うことにより、ソース電極60s、ドレイン電極60d、ゲート配線60gを同時に形成する図4及び図2d参照。以上説明したプロセスを経ることにより、トップゲート型のTFTが基板10上に形成される。以上説明したように、本実施形態によれば、ソースドレイン電極とソースドレイン領域とを接続する中間電極が形成され、この中間電極まで開口するコンタクトホールが形成される図2d参照。従って、従来技術の如くソースドレイン領域が形成される半導体膜まで開口するコンタクトホールを形成する必要がないため、ソースドレイン電極とのコンタクト不良が生じてしまう等の問題を抑制することができる。また、本実施形態では、ソースドレイン電極とソースドレイン領域とを接続するために形成するコンタクトホールと、ゲート配線とゲート電極とを接続するために形成するコンタクトホールとを同一条件で同時に形成することができる図2d参照。このため、コンタクトホール形成のためのプロセス条件を容易に設定することができ、また、他のプロセス条件の変動に対してもプロセスマージンを大きくとることが可能となる。また、本実施形態では、特別な工程を追加することなく、ゲート電極と同一の工程で中間電極を形成することができる。また、ソースドレイン領域の一部をなす半導体膜の両端部を厚く形成することで、コンタクト抵抗を抑えることができる。また、ソースドレイン領域が形成される半導体膜上にコンタクトホールを形成する必要がないため、ソースドレイン電極とゲート電極とを最小寸法で高密度に配置することができる。さらに、中間電極は隣接する複数のTFTを電気的に接続する配線として利用することが可能である。例えば、一方のTFTのゲート電極と他方のドレイン領域に接続する中間電極を配線として接続することが出来る。B.第2実施形態上述した第1実施形態では、不純物がドープされた電極層にアニール処理を施し、半導体膜中に不純物を拡散選択成長させることでソース領域及びドレイン領域を形成したが、不純物のイオン打ち込みを行うことでソース領域及びドレイン領域を形成しても良い。図5は、第2実施形態に係るTFTの製造プロセスを示す工程図であり、図2a、bに対応する図である。なお、他の工程は上述した第1実施形態と同様に説明することができるため、図示等を省略する。第1実施形態と同様、半導体膜30の両端部30s、30dを露出させたゲート絶縁膜40を形成すると、図5aに示すように、ゲート絶縁膜40の上にゲート電極50gを形成する。そして、このゲート電極50gをマスクとして、リンなどの不純物のイオン打ち込みを行う図5a、図5b参照。図6は、イオンの打ち込み工程を説明するための図である。同図に示すように、本実施形態ではエネルギーを変えて2回イオン打ち込みを行う。具体的には、低エネルギー例えば20keV;図6に示す一点鎖線参照でイオン打ち込みを行った後、高エネルギー例えば80keV;図6に示す実線参照でイオン打ち込みを行う。これにより、ゲート絶縁膜40から露出している両端部30s、30d及びゲート絶縁膜40に覆われている半導体膜30に効率よくイオンを注入することができる。なお、イオン打ち込みのエネルギーについては、注入されるイオン濃度のピーク位置図6に示すP1、P2参照に応じて適宜設定すれば良い。また、複数回イオン打ち込みを行う代わりに、1回だけ行うようにしても良い。かかるイオン注入を行うことでソース領域及びドレイン領域を形成すると、スパッタ法などを用いて、半導体膜30の両端部30s、30dを覆うアルミニウム、タンタルなどからなる中間電極50s、50dを形成する。なお、この後の工程については上述した第1実施形態と同様であるため、説明を省略する。以上説明した各実施形態では、ソースドレイン電極とソースドレイン領域とを中間電極を介して接続したが、中間電極を介することなく接続しても良い。具体的には、図7に示すように半導体膜30の両端部30s、30g上にコンタクトホールCHを形成し、このコンタクトホールCH等に導電膜を形成パターニングすることで、ソース電極60s、ドレイン電極60dを形成すれば良い。C.第3実施形態図8は、第3実施形態に係る電気光学装置の一種である有機EL装置100の接続図を示す。各画素領域に形成された画素回路は、電界発光効果により発光可能な発光層OELD、それを駆動するための制御回路を構成するTFT111~114などを備えて構成される。一方、駆動回路領域に形成された各駆動回路101、102は、上記構成を有する複数のTFT図示略を備えて構成されている。駆動回路101からは、走査線Vsel及び発光制御線Vgpが対応する各画素回路に供給され、駆動回路102からは、データ線Idataおよび電源線Vddが対応する各画素回路に供給されている。走査線Vselとデータ線Idataとを制御することにより、対応する各発光部OELDによる発光が制御可能になっている。なお、上記駆動回路は、発光要素に電界発光素子を使用する場合の回路の一例であり、他の回路構成も可能である。D.第4実施形態図9は、第4実施形態に係る電子デバイスを例示した図である。図9aは、本発明の製造方法によって製造される携帯電話であり、当該携帯電話330は、電気光学装置表示パネル100、アンテナ部331、音声出力部332、音声入力部333及び操作部334を備えている。本発明は、例えば表示パネル100における画素回路及び駆動回路を構成する半導体装置の製造に適用される。図9bは、本発明の製造方法によって製造されるビデオカメラであり、当該ビデオカメラ340は、電気光学装置表示パネル100、受像部341、操作部342及び音声入力部343を備えている。本発明は、例えば表示パネル100における画素回路及び駆動回路を構成する半導体装置の製造に適用される。図9cは、本発明の製造方法によって製造される携帯型パーソナルコンピュータの例であり、当該コンピュータ250は、電気光学装置表示パネル100、カメラ部351及び操作部352を備えている。本発明は、例えば表示パネル100を構成する半導体装置の製造に適用される。図9dは、本発明の製造方法によって製造されるヘッドマウントディスプレイの例であり、当該ヘッドマウントディスプレイ360は、電気光学装置表示パネル100、バンド部361及び光学系収納部362を備えている。本発明は、例えば表示パネル100を構成する半導体装置の製造に適用される。図9eは、本発明の製造方法によって製造されるリア型プロジェクターの例であり、当該プロジェクター370は、電気光学装置光変調器100、光源372、合成光学系373、ミラー374、375を筐体371内に備えている。本発明は、例えば光変調器100における画素回路及び駆動回路を構成する半導体装置の製造に適用される。図9fは本発明の製造方法によって製造されるフロント型プロジェクターの例であり、当該プロジェクター380は、電気光学装置画像表示源100及び光学系381を筐体382内に備え、画像をスクリーン383に表示可能になっている。本発明は、例えば画像表示源100における画素回路及び駆動回路を構成する半導体装置の製造に適用される。上記例に限らず本発明は、あらゆる電子デバイスの製造等に適用可能である。例えば、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型TV、DSP装置、PDA、電子手帳、電光掲示盤、宣伝公告用ディスプレイ、ICカードなどにも適用することができる。なお、本発明は上述した各実施形態に限定されることなく、本発明の要旨の範囲内で種々に変形、変更実施が可能である。また、上述した実施形態では、回路素子の一例としてTFT薄膜トランジスタを例示したが、他の回路素子に適用しても良いのはもちろんである。