半導体基板上に酸化膜を形成する工程aと、前記工程aの後、前記半導体基板の第1の領域に、第1の元素を含む第1の不純物を注入し、その後、前記半導体基板及び前記酸化膜を洗浄する工程bと、前記工程bの後、前記半導体基板の第2の領域に、前記第1の元素より質量が大きい第2の元素を含む第2の不純物を注入し、その後、前記半導体基板及び前記酸化膜を洗浄する工程cと、を具備する半導体装置の製造方法。請求項1において、前記工程bと前記工程cとの間に、前記半導体基板の第3の領域に、前記第1の不純物を注入し、その後、前記半導体基板及び前記酸化膜を洗浄する工程b2をさらに具備する半導体装置の製造方法。請求項2において、前記工程cの後に、前記半導体基板の第4の領域に、前記第2の不純物を注入し、その後、前記半導体基板及び前記酸化膜を洗浄する工程c2をさらに具備する半導体装置の製造方法。請求項2において、前記工程b2における前記第1の不純物の注入量が、前記工程bにおける前記第1の不純物の注入量より大きい半導体装置の製造方法。請求項3において、前記工程c2における前記第2の不純物の注入量が、前記工程cにおける前記第2の不純物の注入量より大きい半導体装置の製造方法。請求項2において、前記工程b2における前記第1の不純物の注入エネルギーが、前記工程bにおける前記第1の不純物の注入エネルギーより大きい半導体装置の製造方法。請求項3において、前記工程c2における前記第2の不純物の注入エネルギーが、前記工程cにおける前記第2の不純物の注入エネルギーより大きい半導体装置の製造方法。請求項1において、前記第1の元素は、リンより質量が小さい元素であり、前記第2の元素は、リン又はリンより質量が大きい元素である半導体装置の製造方法。請求項4において、前記工程b2における前記第1の不純物の注入量が1013atoms/cm2以上であり、前記工程bにおける前記第1の不純物の注入量が1013atoms/cm2未満である半導体装置の製造方法。請求項5において、前記工程c2における前記第2の不純物の注入量が1013atoms/cm2以上であり、前記工程cにおける前記第2の不純物の注入量が1013atoms/cm2未満である半導体装置の製造方法。請求項6において、前記工程b2における前記第1の不純物の注入エネルギーが100KeV以上であり、前記工程bにおける前記第1の不純物の注入エネルギーが100KeV未満である半導体装置の製造方法。請求項7において、前記工程c2における前記第2の不純物の注入エネルギーが100KeV以上であり、前記工程cにおける前記第2の不純物の注入エネルギーが100KeV未満である半導体装置の製造方法。請求項3において、前記工程aは、前記半導体基板上に犠牲酸化膜を形成する工程であり、前記工程bは、第1の導電型の第1のトランジスターを構成するチャネル領域となる前記第1の領域に第2の導電型の前記第1の不純物をチャネルドープする工程であり、前記工程b2は、前記第1のトランジスターが形成される第2の導電型のウェルを、前記第3の領域に形成する工程であり、前記工程cは、第2の導電型の第2のトランジスターを構成するチャネル領域となる前記第2の領域に第1の導電型の前記第2の不純物をチャネルドープする工程であり、前記工程c2は、前記第2のトランジスターが形成される第1の導電型のウェルを、前記第4の領域に形成する工程である半導体装置の製造方法。しかし、従来の技術においては、イオン注入後の洗浄工程において、半導体基板上に形成された酸化膜までもがエッチングされ、酸化膜の膜厚が減ってしまうという問題があった。本発明は、以上のような技術的課題に鑑みてなされたものである。本発明の幾つかの態様は、イオン注入後の洗浄工程における酸化膜の膜厚の減少を抑制可能な半導体装置の製造方法を提供することに関連している。本発明の幾つかの態様において、半導体装置の製造方法は、半導体基板上に酸化膜を形成する工程aと、工程aの後、半導体基板の第1の領域に、第1の元素を含む第1の不純物を注入し、その後、半導体基板及び酸化膜を洗浄する工程bと、工程bの後、半導体基板の第2の領域に、第1の元素より質量が大きい第2の元素を含む第2の不純物を注入し、その後、半導体基板及び酸化膜を洗浄する工程cと、を具備する。この態様によれば、半導体基板の第1の領域に、第1の元素を含む第1の不純物を注入し、その後、半導体基板の第2の領域に、第1の元素より質量が大きい第2の元素を含む第2の不純物を注入する。このように、酸化膜へのダメージの影響が大きい工程を後にすることにより、イオン注入後の洗浄工程における酸化膜の膜厚の減少を抑制することができる。上述の態様において、工程bと工程cとの間に、半導体基板の第3の領域に、第1の不純物を注入し、その後、半導体基板及び酸化膜を洗浄する工程b2をさらに具備することが望ましい。これによれば、半導体基板の第1の領域に、第1の元素を含む第1の不純物を注入し、その後、半導体基板の第3の領域に、第1の不純物を注入し、その後、半導体基板の第2の領域に、第1の元素より質量が大きい第2の元素を含む第2の不純物を注入する。このように、酸化膜へのダメージの影響が大きい工程を後にすることにより、イオン注入後の洗浄工程における酸化膜の膜厚の減少を抑制することができる。上述の態様において、工程cの後に、半導体基板の第4の領域に、第2の不純物を注入し、その後、半導体基板及び酸化膜を洗浄する工程c2をさらに具備することが望ましい。これによれば、半導体基板の第1の領域に、第1の元素を含む第1の不純物を注入し、その後、半導体基板の第3の領域に、第1の不純物を注入し、その後、半導体基板の第2の領域に、第1の元素より質量が大きい第2の元素を含む第2の不純物を注入し、その後、半導体基板の第4の領域に、第2の不純物を注入する。このように、酸化膜へのダメージの影響が大きい工程を後にすることにより、イオン注入後の洗浄工程における酸化膜の膜厚の減少を抑制することができる。上述の態様において、工程b2における第1の不純物の注入量が、工程bにおける第1の不純物の注入量より大きいことが望ましい。これによれば、酸化膜へのダメージの影響が大きい工程を後にすることにより、イオン注入後の洗浄工程における酸化膜の膜厚の減少を抑制することができる。上述の態様において、工程c2における第2の不純物の注入量が、工程cにおける第2の不純物の注入量より大きいことが望ましい。これによれば、酸化膜へのダメージの影響が大きい工程を後にすることにより、イオン注入後の洗浄工程における酸化膜の膜厚の減少を抑制することができる。上述の態様において、工程b2における第1の不純物の注入エネルギーが、工程bにおける第1の不純物の注入エネルギーより大きいことが望ましい。これによれば、酸化膜へのダメージの影響が大きい工程を後にすることにより、イオン注入後の洗浄工程における酸化膜の膜厚の減少を抑制することができる。上述の態様において、工程c2における第2の不純物の注入エネルギーが、工程cにおける第2の不純物の注入エネルギーより大きいことが望ましい。これによれば、酸化膜へのダメージの影響が大きい工程を後にすることにより、イオン注入後の洗浄工程における酸化膜の膜厚の減少を抑制することができる。上述の態様において、第1の元素は、リンより質量が小さい元素であり、第2の元素は、リン又はリンより質量が大きい元素であることが望ましい。これによれば、酸化膜へのダメージの影響が大きい工程を後にすることにより、イオン注入後の洗浄工程における酸化膜の膜厚の減少を抑制することができる。上述の態様において、工程b2における第1の不純物の注入量が1013atoms/cm2以上であり、工程bにおける第1の不純物の注入量が1013atoms/cm2未満であることが望ましい。これによれば、酸化膜へのダメージの影響が大きい工程を後にすることにより、イオン注入後の洗浄工程における酸化膜の膜厚の減少を抑制することができる。上述の態様において、工程c2における第2の不純物の注入量が1013atoms/cm2以上であり、工程cにおける第2の不純物の注入量が1013atoms/cm2未満であることが望ましい。これによれば、酸化膜へのダメージの影響が大きい工程を後にすることにより、イオン注入後の洗浄工程における酸化膜の膜厚の減少を抑制することができる。上述の態様において、工程b2における第1の不純物の注入エネルギーが100KeV以上であり、工程bにおける第1の不純物の注入エネルギーが100KeV未満であることが望ましい。これによれば、酸化膜へのダメージの影響が大きい工程を後にすることにより、イオン注入後の洗浄工程における酸化膜の膜厚の減少を抑制することができる。上述の態様において、工程c2における第2の不純物の注入エネルギーが100KeV以上であり、工程cにおける第2の不純物の注入エネルギーが100KeV未満であることが望ましい。これによれば、酸化膜へのダメージの影響が大きい工程を後にすることにより、イオン注入後の洗浄工程における酸化膜の膜厚の減少を抑制することができる。上述の態様において、工程aは、半導体基板上に犠牲酸化膜を形成する工程であり、工程bは、第1の導電型の第1のトランジスターを構成するチャネル領域となる第1の領域に第2の導電型の第1の不純物をチャネルドープする工程であり、工程b2は、第1のトランジスターが形成される第2の導電型のウェルを、第3の領域に形成する工程であり、工程cは、第2の導電型の第2のトランジスターを構成するチャネル領域となる第2の領域に第1の導電型の第2の不純物をチャネルドープする工程であり、工程c2は、第2のトランジスターが形成される第1の導電型のウェルを、第4の領域に形成する工程であることが望ましい。これによれば、チャネルドープの後にウェルを形成する。このように、酸化膜へのダメージの影響が大きい工程を後にすることにより、イオン注入後の洗浄工程における酸化膜の膜厚の減少を抑制することができる。<1.比較例>本発明の実施形態を説明するにあたって、まず、比較例について説明する。図1は、第1の比較例に係る半導体装置の製造工程の一部を示す表である。図1においては、3種類のnMOSトランジスターと、3種類のpMOSトランジスターと、各々のnMOSトランジスターを他の素子から分離するためのpウェルと、各々のpMOSトランジスターを他の素子から分離するためのnウェルと、pウェルをp型の半導体基板から分離するためのディープnウェルと、を形成する工程を示している。まず、図1の工程1において、半導体基板の表面を熱酸化することによって犠牲酸化膜を形成する。次に、図1の工程2~5において、半導体基板の所定領域にリンPイオンを注入することにより、ディープnウェルを形成する。次に、図1の工程6~9において、半導体基板の所定領域にリンPイオンを注入することにより、nウェルを形成し、さらに、図1の工程10~13において、ディープnウェルの所定領域にボロンBイオンを注入することにより、pウェルを形成する。次に、図1の工程14~41において、pウェルにボロンBイオンを注入することにより、nMOSトランジスターの閾値電圧を調整するためのチャネルドープを行ったり工程14~17、22~25、26~29、nウェルにリンPイオンを注入することにより、pMOSトランジスターの閾値電圧を調整するためのチャネルドープを行ったりする工程18~21、30~33、38~41。次に、図1の工程50、51において、犠牲酸化膜を除去し、ゲート酸化膜を形成する。図1には、ここまでの工程において、nMOSトランジスターのチャネルとなる領域上の犠牲酸化膜の膜厚と、pMOSトランジスターのチャネルとなる領域上の犠牲酸化膜の膜厚のシミュレーション結果が示されている。図示するように、犠牲酸化膜を形成する工程工程1において100Åの犠牲酸化膜が形成されたのに対し、イオン注入の最終工程工程41において、nMOSトランジスターのチャネルとなる領域上においては64Åの犠牲酸化膜が残るが、pMOSトランジスターのチャネルとなる領域上においては26Åの犠牲酸化膜しか残らない。このように犠牲酸化膜が薄くなってしまうと、半導体基板の表面の保護が不十分となり、欠陥が発生してしまう可能性がある。図2は、第2の比較例に係る半導体装置の製造工程の一部を示す表である。図2においては、nMOSトランジスターを5種類とし、pMOSトランジスターを4種類とした。図2においても、犠牲酸化膜を形成する工程工程1において100Åの犠牲酸化膜が形成されたのに対し、イオン注入の最終工程工程49において、nMOSトランジスターのチャネルとなる領域上においては50Åの犠牲酸化膜が残るが、pMOSトランジスターのチャネルとなる領域上においては2Åの犠牲酸化膜しか残らない。このように犠牲酸化膜が薄くなってしまうと、半導体基板の表面の保護が不十分となり、欠陥が発生してしまう可能性がある。犠牲酸化膜が薄くなる問題を解消する方法として、犠牲酸化膜を予め厚く形成することも考えられる。しかし、犠牲酸化膜を厚く形成すると、半導体基板に内部応力が発生し、半導体基板に欠陥が入ってしまう可能性がある。犠牲酸化膜の膜厚Åを累積洗浄時間分で除算した値が10以下であるような薄い酸化膜の場合には、膜厚の減少を抑制するための措置を講じることが望ましい。<2.課題の究明>図3は、イオン注入条件ごとに、イオン注入後の洗浄工程における犠牲酸化膜の膜厚の変化を示したグラフである。犠牲酸化膜の膜厚は、累積洗浄時間が経過すればするほど減っていく傾向にあるが、イオン注入条件によって、膜厚の減少スピードが異なっている。図3Aにおいて、条件1-1は、イオン注入をしない場合である。条件1-2は、pMOSトランジスターのチャネルドープのみを行った場合であり、注入するイオンがリンPイオン、注入量が3.1×1012atoms/cm2、注入エネルギーが60KeVの場合である。条件1-3は、nMOSトランジスターのチャネルドープのみを行った場合であり、注入するイオンがボロンBイオン、注入量が2.6×1012atoms/cm2、注入エネルギーが20KeVの場合である。条件1-4は、nウェルのみを形成した場合であり、注入するイオンがリンPイオン、注入量が1.0×1013atoms/cm2であり、注入エネルギーが550KeVの箇所と350KeVの箇所との2箇所にnウェルを形成した場合である。条件1-5は、条件1-4と同様にnウェルを形成し、さらに、条件1-2と同様にpMOSトランジスターのチャネルドープを行った場合である。条件1-6は、pウェルを形成し、さらに、条件1-3と同様にnMOSトランジスターのチャネルドープを行った場合である。pウェルの形成において、注入するイオンはボロンBイオンである。pウェルは、注入量が1.0×1013atoms/cm2であり、注入エネルギーが350KeVの箇所と、注入量が1.4×1013atoms/cm2であり、注入エネルギーが140KeVの箇所との2箇所に形成する。図3Bにおいて、条件2-1は、イオン注入をしない場合である。条件2-2は、ディープnウェルを形成し、さらに、条件1-5と同様に、nウェルの形成と、pMOSトランジスターのチャネルドープを行った場合である。ディープnウェルの形成においては、注入するイオンがリンPイオン、注入量が1.0×1013atoms/cm2、注入エネルギーが1.8MeVである。条件2-3は、条件2-2と同様にディープnウェルを形成し、さらに、条件1-6と同様に、pウェルの形成と、nMOSトランジスターのチャネルドープを行った場合である。条件2-4は、条件2-2と同様にディープnウェルを形成し、さらに、条件1-4と同様に、nウェルを形成した場合である。条件2-5は、条件1-5と同様に、nウェルの形成と、pMOSトランジスターのチャネルドープを行った場合である。条件2-6は、条件2-2と同様にディープnウェルを形成し、さらに、条件1-4と同様にnウェルを形成し、さらに、pMOSトランジスターのチャネルドープを行った場合である。チャネルドープにおいては、注入するイオンがリンPイオン、注入量が3.0×1013atoms/cm2、注入エネルギーは60KeVの場合である。図3に示すように、リンPイオンを注入した場合条件1-4、1-5、2-2、2-3、2-4、2-5、2-6等には、ボロンBイオンのみを注入した場合条件1-3、1-6よりも、犠牲酸化膜の膜厚の減少スピードが速い。また、リンPイオンを注入した点は同じでも、ウェルを形成するためにイオンの注入量を大きくした場合条件1-4、1-5等には、ウェルを形成しない場合条件1-2よりも、犠牲酸化膜の膜厚の減少スピードが速い。また、リンPイオンを注入し、且つウェルを形成した点は同じでも、ディープnウェルを形成するためにイオンの注入エネルギーを大きくした場合条件2-2、2-4、2-6には、ディープnウェルを形成しない場合条件2-5よりも、犠牲酸化膜の膜厚の減少スピードが速い。<3.実施形態>以下、本発明の実施形態について詳細に説明する。なお、以下に説明する実施形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。また同一の構成要素には同一の参照符号を付して説明を省略する。<3-1.概要>図3に示したように、酸化膜の膜厚減少への影響は、ボロンBイオンの注入による影響よりも、リンPイオンの注入による影響の方が大きい。また、一定範囲の注入エネルギーボロンイオンの場合には15KeV~600KeV、リンイオンの場合には50KeV~2MeVにおいては、酸化膜の膜厚減少への影響は、注入エネルギーよりも注入量の影響が大きい。但し、上記一定範囲の注入エネルギーにおいて、注入量が同一であれば、注入エネルギーが高いほうが膜厚が減少しやすい。そこで、実施形態においては、以下の条件でイオン注入工程の順番を設定する。1質量の大きいイオンリン等の注入工程は、質量の小さいイオンボロン等の注入工程よりも後に行う。2イオン種が同一であれば、注入量が大きくなる工程例えば1013atoms/cm2以上の工程を後に行う。3イオン種も注入量も同一であれば、注入エネルギーが大きい工程例えば100KeV以上の工程を後に行う。<3-2.原理>図4は、酸化膜の膜厚の減少を抑制する原理について説明する断面図である。図4A~Eは、第3の比較例において半導体基板にウェルを形成する工程を示している。図4F~Jは、実施形態において半導体基板にウェルを形成する工程を示している。図4の各図において、犠牲酸化膜2は、膜厚の減少量を示すために、模式的に段差を付して示されている。まず、第3の比較例において、図4Aに示すように、半導体基板1上に犠牲酸化膜2を形成する。次に、図4Bに示すように、第1の領域上の犠牲酸化膜2を覆うレジスト層Rを形成し、レジスト層Rの開口を介して半導体基板1にイオン注入を行う。ここで、注入されるイオンはリンPイオン又はその他の質量の大きいイオンとする。これにより、半導体基板1の第2の領域にウェル4が形成されるが、同時に、第2の領域上の犠牲酸化膜2もイオンによって大きなダメージを受ける。次に、図4Cに示すように、レジスト層Rを除去し、酸化膜をエッチングする洗浄液、例えばNH4OHとH2O2とH2Oを含む洗浄液によって、半導体基板1及び犠牲酸化膜2を洗浄する。このとき、イオン注入を受けていない第1の領域上の犠牲酸化膜2の膜厚はほとんど減少しないが、イオンによって大きなダメージを受けた第2の領域上の犠牲酸化膜2の膜厚はかなり減少する。図4Cにおいては、第2の領域上の犠牲酸化膜2の膜厚が2段階減少したものとして図示している。次に、図4Dに示すように、第2の領域上の犠牲酸化膜2を覆うレジスト層Rを形成し、レジスト層Rの開口を介して半導体基板1にイオン注入を行う。ここで、注入されるイオンはボロンBイオン又はその他の質量の小さいイオンとする。これにより、半導体基板1の第1の領域にウェル3が形成されるが、同時に、第1の領域上の犠牲酸化膜2もイオンによって若干のダメージを受ける。このダメージは、注入されたイオンの質量が小さいため、第2の領域上の犠牲酸化膜2が受けたダメージよりも小さい。次に、図4Eに示すように、レジスト層Rを除去し、酸化膜をエッチングする洗浄液、例えばNH4OHとH2O2とH2Oを含む洗浄液によって、半導体基板1及び犠牲酸化膜2を洗浄する。このとき、第1の領域上の犠牲酸化膜2の膜厚は僅かに減少する。図4Eにおいては、第1の領域上の犠牲酸化膜2の膜厚が1段階減少したものとして図示している。一方、図4Bの工程において大きなダメージを受けていた第2の領域上の犠牲酸化膜2の膜厚は、さらに減少する。図4Eにおいては、第2の領域上の犠牲酸化膜2の膜厚が、さらに2段階減少したものとして図示している。以上のような工程においては、第2の領域ウェル4上の犠牲酸化膜2の膜厚がかなり減少してしまい、半導体基板の表面の保護が不十分となる可能性がある。本発明の実施形態においては、以下の工程がとられる。まず、図4Fに示すように、半導体基板1上に犠牲酸化膜2を形成する。次に、図4Gに示すように、第2の領域上の犠牲酸化膜2を覆うレジスト層Rを形成し、レジスト層Rの開口を介して半導体基板1にイオン注入を行う。ここで、注入されるイオンはボロンBイオン又はその他の質量の小さいイオンとする。これにより、半導体基板1の第1の領域にウェル3が形成されるが、同時に、第1の領域上の犠牲酸化膜2もイオンによって若干のダメージを受ける。次に、図4Hに示すように、レジスト層Rを除去し、酸化膜をエッチングする洗浄液、例えばNH4OHとH2O2とH2Oを含む洗浄液によって、半導体基板1及び犠牲酸化膜2を洗浄する。このとき、イオン注入を受けていない第2の領域上の犠牲酸化膜2の膜厚はほとんど減少しないが、イオンによって若干のダメージを受けた第1の領域上の犠牲酸化膜2の膜厚は僅かに減少する。図4Hにおいては、第1の領域上の犠牲酸化膜2の膜厚が1段階減少したものとして図示している。次に、図4Iに示すように、第1の領域上の犠牲酸化膜2を覆うレジスト層Rを形成し、レジスト層Rの開口を介して半導体基板1にイオン注入を行う。ここで、注入されるイオンはリンPイオン又はその他の質量の大きいイオンとする。これにより、半導体基板1の第2の領域にウェル4が形成されるが、同時に、第2の領域上の犠牲酸化膜2もイオンによって大きなダメージを受ける。このダメージは、注入されたイオンの質量が大きいため、第1の領域上の犠牲酸化膜2が受けたダメージよりも大きい。次に、図4Jに示すように、レジスト層Rを除去し、酸化膜をエッチングする洗浄液、例えばNH4OHとH2O2とH2Oを含む洗浄液によって、半導体基板1及び犠牲酸化膜2を洗浄する。このとき、第2の領域上の犠牲酸化膜2の膜厚はかなり減少する。図4Jにおいては、第2の領域上の犠牲酸化膜2の膜厚が2段階減少したものとして図示している。一方、図4Gの工程において若干のダメージを受けていた第1の領域上の犠牲酸化膜2の膜厚は、さらに減少する。図4Jにおいては、第1の領域上の犠牲酸化膜2の膜厚が、さらに1段階減少したものとして図示している。以上の工程によれば、第1の領域ウェル3上の犠牲酸化膜2の膜厚も、第2の領域ウェル4上の犠牲酸化膜2の膜厚も、減少はしたものの、半導体基板の表面の保護が不十分となるほどではない。これは、質量の大きいイオンの注入工程を、質量の小さいイオンの注入工程より後にしたため、犠牲酸化膜2が大きなダメージを受けても、その後の洗浄回数が少なくなるため、膜厚の減少が抑制されたものと考えられる。<3-3.第1の具体例>図5は、本発明の実施形態の第1の具体例に係る半導体装置の製造工程の一部を示す表である。図5においては、図1と同様に、3種類のnMOSトランジスターと、3種類のpMOSトランジスターと、各々のnMOSトランジスターを他の素子から分離するためのpウェルと、各々のpMOSトランジスターを他の素子から分離するためのnウェルと、pウェルをp型の半導体基板から分離するためのディープnウェルと、を形成する工程を示している。まず、図5の工程1において、p型の半導体基板の表面を熱酸化することによって犠牲酸化膜を形成する。次に、図5の工程2~5において、半導体基板の第1の領域にボロンBイオンを注入することにより、第1のnMOSトランジスターの閾値電圧を調整するためのチャネルドープを行う。次に、図5の工程6~9において、半導体基板の第2の領域にボロンBイオンを注入することにより、第2のnMOSトランジスターの閾値電圧を調整するためのチャネルドープを行う。ここで、図5の工程2~5においては、イオン注入量を1×1012atoms/cm2とし、図5の工程6~9においては、イオン注入量を2×1012atoms/cm2とした。イオン注入量を変えているのは、閾値電圧の異なる複数種類のnMOSトランジスターを製造するためである。イオン種が同一でもイオン注入量が大きいほど犠牲酸化膜へのダメージが大きいため、イオン注入量が小さい工程2~5よりイオン注入量が大きい工程6~9を後にしている。同様に、図5の工程10~13において、半導体基板の第3の領域にボロンBイオンを注入することにより、第3のnMOSトランジスターの閾値電圧を調整するためのチャネルドープを行う。イオン注入量は、さらに大きい3×1012atoms/cm2である。次に、図5の工程22~25において、チャネルドープを行った半導体基板の第1、第2、第3の領域各々の下方に接する半導体基板の第4、第5、第6の領域にボロンBイオンを注入することにより、pウェルを形成する。イオン注入量は、さらに大きい1×1013atoms/cm2である。次に、図5の工程26~29において、半導体基板の第7の領域にリンPイオンを注入することにより、第1のpMOSトランジスターの閾値電圧を調整するためのチャネルドープを行う。次に、図5の工程30~33において、半導体基板の第8の領域にリンPイオンを注入することにより、第2のpMOSトランジスターの閾値電圧を調整するためのチャネルドープを行う。ここで、図5の工程26~29においては、イオン注入量を1×1012atoms/cm2とし、図5の工程30~33においては、イオン注入量を5×1012atoms/cm2とした。イオン注入量を変えているのは、閾値電圧の異なる複数種類のpMOSトランジスターを製造するためである。イオン種が同一でもイオン注入量が大きいほど犠牲酸化膜へのダメージが大きいため、イオン注入量が小さい工程26~29よりイオン注入量が大きい工程30~33を後にしている。同様に、図5の工程38~41において、半導体基板の第9の領域にリンPイオンを注入することにより、第3のpMOSトランジスターの閾値電圧を調整するためのチャネルドープを行う。イオン注入量は、さらに大きい1×1013atoms/cm2である。次に、図5の工程42~45において、チャネルドープを行った半導体基板の第7、第8、第9の領域各々の下方に接する半導体基板の第10、第11、第12の領域にリンPイオンを注入することにより、nウェルを形成する。イオン注入量は、図5の工程38~41と同じ1×1013atoms/cm2である。但し、図5の工程38~41においては注入エネルギーが50KeVであったのに対し、図5の工程42~45においては注入エネルギーが1MeVとなっている。イオン注入量が同一でも注入エネルギーが大きいほど犠牲酸化膜へのダメージが大きいため、注入エネルギーが小さい工程38~41より注入エネルギーが大きい工程42~45を後にしている。次に、図5の工程46~49において、任意のpウェル、nウェルの下方に接する半導体基板の第13の領域151にリンPイオンを注入することにより、ディープnウェルを形成する。イオン注入量は、図5の工程42~45と同じ1×1013atoms/cm2である。但し、図5の工程42~45においては注入エネルギーが1MeVであったのに対し、図5の工程46~49においては注入エネルギーが2MeVとなっている。イオン注入量が同一でも注入エネルギーが大きいほど犠牲酸化膜へのダメージが大きいため、注入エネルギーが小さい工程42~45より注入エネルギーが大きい工程46~49を後にしている。図5には、ここまでの工程において、nMOSトランジスターのチャネルとなる領域上の犠牲酸化膜の膜厚と、pMOSトランジスターのチャネルとなる領域上の犠牲酸化膜の膜厚のシミュレーション結果が示されている。図示するように、犠牲酸化膜を形成する工程工程1において100Åの犠牲酸化膜が形成されたのに対し、イオン注入の最終工程工程49において、nMOSトランジスターのチャネルとなる領域上においては64Åの犠牲酸化膜が残り、pMOSトランジスターのチャネルとなる領域上においては58Åの犠牲酸化膜が残る。このように、本発明の実施形態によれば、犠牲酸化膜の膜厚の低減を抑制することができる。次に、図5の工程50、51において、犠牲酸化膜を除去し、半導体基板の表面を熱酸化することによってゲート酸化膜を形成する。次に、nウェルを形成した半導体基板の第10、第11、第12の領域各々の一部にボロンBイオンを注入することにより、第10、第11、第12の領域各々にソース領域及びドレイン領域を形成する。次に、pウェルを形成した半導体基板の第4、第5、第6の領域各々の一部にリンPイオンを注入することにより、第4、第5、第6の領域各々にソース領域及びドレイン領域を形成する。このように、ゲート絶縁膜を形成した後のイオン注入工程において、質量の大きいイオンの注入工程を、質量の小さいイオンの注入工程より後にすることが望ましい。また、イオン注入量が大きい工程を、注入量が小さい工程より後にすることが望ましい。また、注入エネルギーが大きい工程を、注入エネルギーが小さい工程より後にすることが望ましい。また、LOCOS膜等の素子分離膜を形成した後にイオン注入工程を行う場合も、同様とすることができる。次に、チャネルドープを行った半導体基板の第1、第2、第3、第7、第8、第9の領域各々の上方に位置するゲート酸化膜上に多結晶シリコン等のゲート電極を形成する。以上の工程により、それぞれソース領域及びドレイン領域及びゲート電極を含む第1~第3のnMOSトランジスター及び第1~第3のpMOSトランジスターを含む半導体装置が製造される。<3-4.第2の具体例>図6は、本発明の実施形態の第2の具体例に係る半導体装置の製造工程の一部を示す表である。図6においては、図2と同様に、5種類のnMOSトランジスターと、4種類のpMOSトランジスターと、各々のnMOSトランジスターを他の素子から分離するためのpウェルと、各々のpMOSトランジスターを他の素子から分離するためのnウェルと、pウェルをp型の半導体基板から分離するためのディープnウェルと、を形成する工程を示している。図6においては、図5に示す工程に比べて、工程14~17と、工程18~21とが加わっている。何れも、半導体基板の別の第1の領域にボロンBイオンを注入することにより、nMOSトランジスターの閾値電圧を調整するためのチャネルドープを行うものである。イオン注入量は、工程10~13において3×1012atoms/cm2であったのに対し、工程14~17においては1×1013atoms/cm2に、工程18~21においては2×1013atoms/cm2に、それぞれ増加している。図6の工程22~25においては、図5の工程22~25と同様に、半導体基板の第3の領域にボロンBイオンを注入することにより、pウェルを形成する。このときのイオン注入量は1×1013atoms/cm2であり、工程18~21におけるイオン注入量より小さい。しかしながら、注入エネルギーを併せて考慮すると、工程22~25が工程18~21よりも後でも良いことがわかる。すなわち、工程22~25における注入エネルギーは500KeVであり、工程18~21における注入エネルギー15KeVの30倍以上である。そうすると、イオン注入量と注入エネルギーの積でみると工程22~25の方が大きく、酸化膜へのダメージが大きいと考えられる。図6においては、図5に示す工程に比べて、さらに工程34~37が加わっている。これは、半導体基板の別の第2の領域にリンPイオンを注入することにより、pMOSトランジスターの閾値電圧を調整するためのチャネルドープを行うものである。イオン注入量は、工程30~33において5×1012atoms/cm2であったのに対し、工程34~37においては8×1012atoms/cm2に増加している。さらに、工程38~41においては1×1013atoms/cm2に増加している。図6においても、犠牲酸化膜を形成する工程工程1において100Åの犠牲酸化膜が形成されたのに対し、イオン注入の最終工程工程49において、nMOSトランジスターのチャネルとなる領域上においては50Åの犠牲酸化膜が残り、pMOSトランジスターのチャネルとなる領域上においては44Åの犠牲酸化膜が残る。このように本発明の実施形態によれば、犠牲酸化膜の膜厚の低減を抑制することができる。