定電流源と、前記定電流源に導通するベースと、電源部又はグランドに導通するコレクタと、エミッタとを備えた第1トランジスタと、前記第1トランジスタのベースに導通すると共に前記定電流源に導通するコレクタと、電源部又はグランドに導通するエミッタと、前記第1トランジスタのエミッタに導通すると共に前記第1トランジスタのエミッタ電流に応じたベース電流が流れるベースとを備えた第2トランジスタと、を備え、前記第2トランジスタのベース-エミッタ間の電圧を出力可能とされていることを特徴とする検出回路。前記第1トランジスタは第1NPN型バイポーラトランジスタであり、前記第2トランジスタは第2NPN型バイポーラトランジスタであり、前記第1NPN型バイポーラトランジスタは、ベースが前記定電流源に導通し、コレクタが抵抗部を介して電源部に導通し、エミッタが前記第2NPN型バイポーラトランジスタのベースに導通しており、前記第2NPN型バイポーラトランジスタは、コレクタが前記第1NPN型バイポーラトランジスタのベースに導通すると共に前記定電流源に導通し、エミッタがグランドに導通し、ベースが前記第1NPN型バイポーラトランジスタのエミッタに導通すると共に当該第1NPN型バイポーラトランジスタのエミッタ電流に応じたベース電流が流れるように構成されていることを特徴とする請求項1に記載の検出回路。前記第1トランジスタは第1PNP型バイポーラトランジスタであり、前記第2トランジスタは第2PNP型バイポーラトランジスタであり、前記第1PNP型バイポーラトランジスタは、ベースが前記定電流源に導通し、コレクタがグランドに導通し、エミッタが前記第2PNP型バイポーラトランジスタのベースに導通しており、前記第2PNP型バイポーラトランジスタは、コレクタが前記第1PNP型バイポーラトランジスタのベースに導通すると共に前記定電流源に導通し、エミッタが電源部に導通し、ベースが前記第1PNP型バイポーラトランジスタのエミッタに導通すると共に当該第1PNP型バイポーラトランジスタのエミッタ電流に応じたベース電流が流れるように構成されていることを特徴とする請求項1に記載の検出回路。定電流源と、前記定電流源に導通するベースと、電源部及びグランドの一方に導通するコレクタと、他方に導通するエミッタとを備えたトランジスタと、を備え、前記トランジスタは、前記定電流源からの定電流に応じたベース電流が流れるように構成されると共に、ベースとコレクタとの間の通電が遮断された構成をなし、且つベース-エミッタ間の電圧を出力可能とされていることを特徴とする検出回路。前記トランジスタは、NPN型バイポーラトランジスタであり、前記NPN型バイポーラトランジスタは、コレクタが抵抗部を介して電源部に導通し、エミッタがグランドに導通しており、更に、前記NPN型バイポーラトランジスタと並列に接続されると共に、1又は直列接続された複数のダイオードによって構成されるダイオード部を備え、前記ダイオード部は、アノード側が前記抵抗部と前記NPN型バイポーラトランジスタの間に接続され、カソード側がグランド側に接続されていることを特徴とする請求項4に記載の検出回路。ところで、半導体装置の分野では、温度検出素子温度センサが半導体ウェハの中に作り込まれていない場合には、半導体ウェハに作り込まれたトランジスタのベース-エミッタ間のPN接合図9や高耐圧ダイオード図10の順方向電圧の変化を測定して温度を検出することがある。しかしながら、これらトランジスタや高耐圧ダイオードでは、温度を検出する際、以下の問題があった。すなわち、図9に示すように、トランジスタTのベース-コレクタ間を短絡させて、ベース-エミッタ間の電圧Vbeを検出する場合には、コレクタのN層がトレンチの側壁に面していると、このトレンチの側壁側からノイズの影響を受けやすく、このノイズの電位がベースに印加されてしまうといった問題があった。そして、このノイズによって、ベースに供給される電流が増減してしまい、ベース-エミッタ間の電圧Vbeに影響を与えるといった虞があった。また、図10に示すように、高耐圧ダイオードDを用いる場合には、トレンチの側壁に面したN-側を接地することで、インピーダンスが低くノイズの影響を受けにくい構成とすることができるものの、PN端子間で検出される電圧は、PN接合の順方向電圧に加え、N-抵抗の電圧降下分も含まれるため、このN-抵抗のばらつきの影響により、温度検出の精度が低下するといった問題があった。なお、上述の特許文献1では、温度検出素子が半導体ウェハの中に予め作り込まれた構成であり、既設のトランジスタ等を用いて温度を検出する際のノイズの低減や温度検出の精度を改善する点については何ら言及されていなかった。本発明は、上述した課題を解決するためになされたものであり、トランジスタのベース-エミッタ間電圧に基づいて温度などの物理量を検出する検出回路において、ノイズによる影響を抑え、検出の精度を改善し得る検出回路を提供することにある。上記目的を達成するため、本発明は、定電流源と、前記定電流源に導通するベースと、電源部又はグランドに導通するコレクタと、エミッタとを備えた第1トランジスタと、前記第1トランジスタのベースに導通すると共に前記定電流源に導通するコレクタと、電源部又はグランドに導通するエミッタと、前記第1トランジスタのエミッタに導通すると共に前記第1トランジスタのエミッタ電流に応じたベース電流が流れるベースとを備えた第2トランジスタと、を備え、前記第2トランジスタのベース-エミッタ間の電圧を出力可能とされていることを特徴とする。また、第2の発明は、定電流源と、前記定電流源に導通するベースと、電源部及びグランドの一方に導通するコレクタと、他方に導通するエミッタとを備えたトランジスタと、を備え、前記トランジスタは、前記定電流源からの定電流に応じたベース電流が流れるように構成されると共に、ベースとコレクタとの間の通電が遮断された構成をなし、且つベース-エミッタ間の電圧を出力可能とされていることを特徴とする。請求項1の発明では、定電流源と、第1トランジスタ及び第2トランジスタとを備えている。第1トランジスタは、定電流源に導通するベースと、電源部又はグランドに導通するコレクタと、エミッタとを備えている。また、第2トランジスタは、第1トランジスタのベースに導通すると共に定電流源に導通するコレクタと、電源部又はグランドに導通するエミッタと、第1トランジスタのエミッタに導通すると共に第1トランジスタのエミッタ電流に応じたベース電流が流れるベースとを備えている。そして、第2トランジスタのベース-エミッタ間の電圧を出力可能とされている。この構成では、第2トランジスタのコレクタ及びこれに導通する第1トランジスタのベースにノイズが印加される懸念があるが、このようにノイズが印加されても第2トランジスタのコレクタ電流が変動しにくく、第2トランジスタのベース電流の変動も抑えられることになる。一方、上記ノイズの影響により第1トランジスタのベース電流がある程度変動する懸念があるが、第1トランジスタのエミッタ電流は第2トランジスタのベース電流に対応するため、第1トランジスタ側ではエミッタ電流が一定に保たれるように電流増幅率が変化することになる。このように動作するため、第2トランジスタのコレクタ端子側即ち、第1トランジスタのベース端子側にノイズが印加されても、第2トランジスタのベース-エミッタ間の電圧Vbeはそれほど影響を受けにくく、ばらつきが抑えられるため、所望の特性例えば、約0.6V、約-2mV/°C等が得られやすくなる。従って、このような第2トランジスタのベース-エミッタ間の電圧に基づいて温度などの物理量をより正確に検出できるようになる。請求項2の発明では、第1トランジスタは第1NPN型バイポーラトランジスタであり、この第1NPN型バイポーラトランジスタは、ベースが定電流源に導通し、コレクタが抵抗部を介して電源部に導通し、エミッタが第2NPN型バイポーラトランジスタのベースに導通している。また、第2トランジスタは第2NPN型バイポーラトランジスタであり、この第2NPN型バイポーラトランジスタは、コレクタが第1NPN型バイポーラトランジスタのベースに導通すると共に定電流源に導通し、エミッタがグランドに導通し、ベースが第1NPN型バイポーラトランジスタのエミッタに導通すると共に当該第1NPN型バイポーラトランジスタのエミッタ電流に応じたベース電流が流れるように構成されている。この構成では、第2NPN型バイポーラトランジスタのコレクタ及びこれに導通する第1NPN型バイポーラトランジスタのベースにノイズが印加される懸念があるが、このようにノイズが印加されても第2NPN型バイポーラトランジスタのコレクタ電流が変動しにくく、第2NPN型バイポーラトランジスタのベース電流の変動も抑えられることになる。一方、上記ノイズの影響により第1NPN型バイポーラトランジスタのベース電流がある程度変動する懸念があるが、第1NPN型バイポーラトランジスタのエミッタ電流は第2NPN型バイポーラトランジスタのベース電流に対応するため、第1NPN型バイポーラトランジスタ側ではエミッタ電流が一定に保たれるように電流増幅率が変化することになる。このように動作するため、第2NPN型バイポーラトランジスタのコレクタ端子側即ち、第1NPN型バイポーラトランジスタのベース端子側にノイズが印加されても、第2NPN型バイポーラトランジスタのベース-エミッタ間の電圧Vbeはそれほど影響を受けにくく、ばらつきが抑えられるため、所望の特性例えば、約0.6V、約-2mV/°C等が得られやすくなる。従って、このような第2NPN型バイポーラトランジスタのベース-エミッタ間の電圧に基づいて、温度などの物理量をより正確に検出することができる。また、この構成では、第2NPN型バイポーラトランジスタのコレクタ端子の電位がある程度高い電位付近例えば、ほぼ2Vbe>Vbe付近に固定されやすくなるので、ノイズが印加されたときでもコレクタの電位をある程度の電位に維持することができ、コレクタでの電圧降下に起因するトランジスタの誤動作を効果的に抑えることができる。請求項3の発明では、第1トランジスタは第1PNP型バイポーラトランジスタであり、この第1PNP型バイポーラトランジスタは、ベースが定電流源に導通し、コレクタがグランドに導通し、エミッタが第2PNP型バイポーラトランジスタのベースに導通している。また、第2トランジスタは第2PNP型バイポーラトランジスタであり、この第2PNP型バイポーラトランジスタは、コレクタが第1PNP型バイポーラトランジスタのベースに導通すると共に定電流源に導通し、エミッタが電源部に導通し、ベースが第1PNP型バイポーラトランジスタのエミッタに導通すると共に当該第1PNP型バイポーラトランジスタのエミッタ電流に応じたベース電流が流れるように構成されている。この構成では、第2PNP型バイポーラトランジスタのコレクタ及びこれに導通する第1PNP型バイポーラトランジスタのベースにノイズが印加される懸念があるが、このようにノイズが印加されても第2PNP型バイポーラトランジスタのコレクタ電流が変動しにくく、第2PNP型バイポーラトランジスタのベース電流の変動も抑えられることになる。一方、上記ノイズの影響により第1PNP型バイポーラトランジスタのベース電流がある程度変動する懸念があるが、第1PNP型バイポーラトランジスタのエミッタ電流は第2PNP型バイポーラトランジスタのベース電流に対応するため、第1PNP型バイポーラトランジスタ側ではエミッタ電流が一定に保たれるように電流増幅率が変化することになる。このように動作するため、第2PNP型バイポーラトランジスタのコレクタ端子側即ち、第1PNP型バイポーラトランジスタのベース端子側にノイズが印加されても、第2PNP型バイポーラトランジスタのベース-エミッタ間の電圧Vbeはそれほど影響を受けにくく、ばらつきが抑えられるため、所望の特性例えば、約0.6V、約-2mV/°C等が得られやすくなる。従って、このような第2PNP型バイポーラトランジスタのベース-エミッタ間の電圧に基づいて、温度などの物理量をより正確に検出することができる。請求項4の検出回路は、定電流源と、トランジスタとを備えている。このトランジスタは、定電流源に導通するベースと、電源部及びグランドの一方に導通するコレクタと、他方に導通するエミッタとを備えており、定電流源からの定電流に応じたベース電流が流れるように構成されると共に、ベースとコレクタとの間の通電が遮断された構成をなし、且つベース-エミッタ間の電圧を出力可能とされている。この構成では、ベースとコレクタとの間の通電が遮断されているのでベース-コレクタ間は短絡されていないので、コレクタ側にノイズが印加されても、このノイズがベースに与える影響を抑えることができる。また、図9Aの従来構成においてベースにノイズが印加されたときのベース電流の変動と比較すると、本発明においてコレクタ側にノイズが印加されたときの電流変動は小さいため、ノイズに起因するベース-エミッタ間の電圧Vbeの変動は小さくなる。請求項5の発明では、トランジスタは、NPN型バイポーラトランジスタであり、このNPN型バイポーラトランジスタは、コレクタが抵抗部を介して電源部に導通し、エミッタがグランドに導通している。更に、NPN型バイポーラトランジスタと並列に接続されると共に、1又は直列接続された複数のダイオードによって構成されるダイオード部を備えている。そして、ダイオード部は、アノード側が抵抗部とNPN型バイポーラトランジスタの間に接続され、カソード側がグランド側に接続されている。この構成では、NPN型バイポーラトランジスタのコレクタ端子の電位がある程度高い電位付近例えば、1段のダイオードであれば、当該ダイオードによる電圧降下分程度に固定されやすくなるので、ノイズが印加されたときでもコレクタの電位をある程度の電位に維持することができ、コレクタでの電圧降下に起因するトランジスタの誤動作を効果的に抑えることができる。[第1実施形態]以下、本発明の半導体装置を具現化した第1実施形態について、図面を参照して説明する。図1は、第1実施形態に係る検出回路の構成例を示す回路図である。図2は、図1に示す検出回路を備えた半導体装置の要部の縦断面図である。本実施形態の検出回路1は、定電流源I0と、第1NPN型バイポーラトランジスタT1及び第2NPN型バイポーラトランジスタT2とを備えている。より具体的には、図1に示すように、第1NPN型バイポーラトランジスタT1は、ベースが定電流源I0に導通し、コレクタが抵抗部R本実施形態では、抵抗部Rの抵抗値が1KΩに設定されているを介して電源部Vcに導通し、エミッタが第2NPN型バイポーラトランジスタT2のベースに導通している。また、第2NPN型バイポーラトランジスタT2は、コレクタが第1NPN型バイポーラトランジスタT1のベースと短絡して導通すると共に定電流源I0に導通し、エミッタがグランドGndに導通し、ベースが第1NPN型バイポーラトランジスタT1のエミッタと短絡して導通すると共に当該第1NPN型バイポーラトランジスタT1のエミッタ電流に応じたベース電流が流れるように構成されている。そして、第2NPN型バイポーラトランジスタT2のベース-エミッタ間の電圧Vbeを出力端子20から出力可能とされている。なお、第1NPN型バイポーラトランジスタT1は、第1トランジスタの一例に相当する。また、第2NPN型バイポーラトランジスタT2は、第2トランジスタの一例に相当する。そして、本実施形態の検出回路1は、例えば、図2に示すように、SOISiliconOnInsulator構造を有する半導体基板5上に形成されている。具体的に、半導体基板5には、例えば、シリコンなどからなる支持基板図示略上に、シリコン酸化膜SiO2からなる埋込酸化膜4を介してシリコンからなるN層12及びN-層13を順に積層したものを用いることができる。そして、N-層13には、第1NPN型バイポーラトランジスタT1及び第2NPN型バイポーラトランジスタT2がそれぞれ形成されている。具体的に、図2に示すように、N-層13にP領域14aが形成されており、このP領域14a内にはN領域15aが形成されており、また、N-層13にはN領域15bが形成されている。そして、これらによって、第1NPN型バイポーラトランジスタT1が構成されている。P領域14aには、ベース端子B1が接続されており、P領域14a内のN領域15aには、エミッタ端子E1が接続されており、N領域15bには、コレクタ端子C1が接続されている。また、図2に示すように、N-層13にP領域14bが形成されており、このP領域14b内にN領域15cが形成されており、また、N-層13にはN領域15dが形成されている。そして、これらによって、第2NPN型バイポーラトランジスタT2が構成されている。P領域14bには、ベース端子B2が接続されており、P領域14b内のN領域15cには、エミッタ端子E2が接続されており、N領域15dには、コレクタ端子C2が接続されている。更に、第1NPN型バイポーラトランジスタT1のベース端子B1と第2NPN型バイポーラトランジスタT2のコレクタ端子C2は電気的に接続図1の例では短絡されている。また、第1NPN型バイポーラトランジスタT1のエミッタ端子E1と第2NPN型バイポーラトランジスタT2のベース端子B2は電気的に接続図1の例では短絡されている。そして、第1NPN型バイポーラトランジスタT1及び第2NPN型バイポーラトランジスタT2は、それぞれ、複数のトレンチ分離部6により他の素子と絶縁分離されている。各トレンチ分離部6は、N-層13の表面から埋込酸化膜4に達するトレンチ7とトレンチ7内を充填するように埋め込まれた埋込膜8例えば、SiO2などの酸化膜とによって構成されている。次に、上述のように構成される検出回路1において行われる検出動作について図1を参照して説明する。図1に示す検出回路1において、第2NPN型バイポーラトランジスタT2のコレクタ電流Ic2は、第1NPN型バイポーラトランジスタT1のベース電流Ib1に比べて非常に大きくなるので、Ic2≫Ib1となり、Ic≒I0と近似できる。したがって、第2NPN型バイポーラトランジスタT2のベース電流をIb2、第2NPN型バイポーラトランジスタT2の電流増幅率をhfe2とすると、Ib2≒I0/hfe2となる。第1NPN型バイポーラトランジスタT1のエミッタ電流Ie1はIb2と等しいので、Ie1=Ib2=Ic1Ib1となり、また、Ie1≒I0/hfe2となる。そして、第1NPN型バイポーラトランジスタT1の電流増幅率をhfe1とすると、hfe1≫1であるので、Ie1≒hfe1Ib1となる。ここで、Ie1は、ほぼ一定の値I0/hfe2で安定するため、例えば、第2NPN型バイポーラトランジスタT2のコレクタ端子C2側からノイズ電流が印加されて、第1NPN型バイポーラトランジスタT1のベース電流Ib1がΔIb1増加すると、Ie1を一定の値に保つように、hfe1が変化することとなる。そして、Ie1=Ic1-ΔIb1Ib1ΔIb1となるので、第2NPN型バイポーラトランジスタT2のベース-エミッタ間の電圧Vbeは、バラツキが抑えられて一定の値例えば、約0.6V、約-2mV/°Cが得られやすくなる。また、この構成により、第2NPN型バイポーラトランジスタT2のコレクタ端子C2が、ほぼ2Vbe>Vbeに固定されるので、ノイズによって生じるコレクタ電圧降下でのトランジスタの誤動作を防ぐことができる。以上説明したように、本第1実施形態に係る検出回路1では、第1NPN型バイポーラトランジスタT1は、ベースが定電流源I0に導通し、コレクタが抵抗部Rを介して電源部Vcに導通し、エミッタが第2NPN型バイポーラトランジスタT2のベースに導通している。また、第2NPN型バイポーラトランジスタT2は、コレクタが第1NPN型バイポーラトランジスタT1のベースに導通すると共に定電流源I0に導通し、エミッタがグランドGndに導通し、ベースが第1NPN型バイポーラトランジスタT1のエミッタに導通すると共に当該第1NPN型バイポーラトランジスタT1のエミッタ電流に応じたベース電流が流れるように構成されている。この構成では、第2NPN型バイポーラトランジスタT2のコレクタ及びこれに導通する第1NPN型バイポーラトランジスタT1のベースにノイズが印加される懸念があるが、このようにノイズが印加されても第2NPN型バイポーラトランジスタT2のコレクタ電流が変動しにくく、第2NPN型バイポーラトランジスタT2のベース電流の変動も抑えられることになる。一方、上記ノイズの影響により第1NPN型バイポーラトランジスタT1のベース電流がある程度変動する懸念があるが、第1NPN型バイポーラトランジスタT1のエミッタ電流は第2NPN型バイポーラトランジスタT2のベース電流に対応するため、第1NPN型バイポーラトランジスタT1側ではエミッタ電流が一定に保たれるように電流増幅率が変化することになる。そして、このように動作するため、第2NPN型バイポーラトランジスタT2のコレクタ端子C2側即ち、第1NPN型バイポーラトランジスタT1のベース端子B1側にノイズが印加されても、第2NPN型バイポーラトランジスタT2のベース-エミッタ間の電圧Vbeはそれほど影響を受けにくく、ばらつきが抑えられるため、所望の特性例えば、約0.6V、約-2mV/°C等が得られやすくなる。従って、このような第2NPN型バイポーラトランジスタT2のベース-エミッタ間の電圧に基づいて、温度などの物理量をより正確に検出することができる。また、この構成では、第2NPN型バイポーラトランジスタT2のコレクタ端子C2の電位がある程度高い電位付近例えば、ほぼ2Vbe>Vbe付近に固定されやすくなるので、ノイズが印加されたときでもコレクタの電位をある程度の電位に維持することができ、コレクタでの電圧降下に起因するトランジスタの誤動作を効果的に抑えることができる。次に、本発明の第1実施形態における変形例に係る検出回路101について、図3及び図4を参照して説明する。本第1実施形態における変形例では、第1トランジスタが第1PNP型バイポーラトランジスタであり、第2トランジスタが第2PNP型バイポーラトランジスタである点が、上記第1実施形態にて述べた検出回路1と主に異なる。したがって、第1実施形態の検出回路1と実質的に同一の構成部分には、同一符号を付し、その説明を省略する。図3は、第1実施形態の変形例に係る検出回路の構成例を示す回路図である。図4は、図3に示す検出回路を備えた半導体装置の要部の縦断面図である。本変形例の検出回路101は、定電流源I0と、第1PNP型バイポーラトランジスタT3及び第2PNP型バイポーラトランジスタT4とを備えている。より具体的には、図3に示すように、第1PNP型バイポーラトランジスタT3は、ベースが定電流源I0と短絡して導通し、コレクタがグランドGndに導通し、エミッタが第2PNP型バイポーラトランジスタT4のベースと短絡して導通している。また、第2PNP型バイポーラトランジスタT4は、コレクタが第1PNP型バイポーラトランジスタT3のベースと短絡して導通すると共に定電流源I0に導通し、エミッタが電源部Vcに導通している。更に、ベースが第1PNP型バイポーラトランジスタT3のエミッタと短絡して導通すると共に当該第1PNP型バイポーラトランジスタT3のエミッタ電流に応じたベース電流が流れるように構成されている。そして、第2PNP型バイポーラトランジスタT4のベースエミッタ間の電圧Vbeを出力端子120から出力可能とされている。なお、第1PNP型バイポーラトランジスタT3は、第1トランジスタの一例に相当する。また、第2PNP型バイポーラトランジスタT4は、第2トランジスタの一例に相当する。そして、本変形例の検出回路101は、上述の第1実施形態と同様に、例えば、図4に示すように、SOI構造を有する半導体基板5上に形成されている。具体的に、半導体基板5には、例えば、シリコンなどからなる支持基板図示略上に、シリコン酸化膜SiO2からなる埋込酸化膜4を介してシリコンからなるN層12及びN-層13を順に積層したものを用いることができる。そして、N-層13には、第1PNP型バイポーラトランジスタT3及び第2PNP型バイポーラトランジスタT4がそれぞれ形成されている。具体的に、図4に示すように、N-層13にP領域114a、P領域114b及びN領域115aが形成されている。そして、これらによって、第1PNP型バイポーラトランジスタT3が構成されている。P領域114aには、コレクタ端子C1が接続されており、P領域114bには、エミッタ端子E1が接続されており、N領域115aにはベース端子B1が接続されている。また、図4に示すように、N-層13にP領域114c、P領域114d及びN領域115bが形成されている。そして、これらによって、第2PNP型バイポーラトランジスタT4が構成されている。P領域114cには、コレクタ端子C2が接続されており、P領域114dには、エミッタ端子E2が接続されており、N領域115bにはベース端子B2が接続されている。更に、第1PNP型バイポーラトランジスタT3のベース端子B1と第2PNP型バイポーラトランジスタT4のコレクタ端子C2は電気的に接続されている。また、第1PNP型バイポーラトランジスタT3のエミッタ端子E1と第2PNP型バイポーラトランジスタT4のベース端子B2は電気的に接続されている。そして、第1PNP型バイポーラトランジスタT3及び第2PNP型バイポーラトランジスタT4は、それぞれ、複数のトレンチ分離部6により他の素子と絶縁分離されている。各トレンチ分離部6は、N-層13の表面から埋込酸化膜4に達するトレンチ7とトレンチ7内を充填するように埋め込まれた埋込膜8例えば、SiO2などの酸化膜とによって構成されている。次に、上述のように構成される検出回路101において行われる検出動作について図3を参照して説明する。図3に示す検出回路101において、第2PNP型バイポーラトランジスタT4のコレクタ電流Ic2は、第1PNP型バイポーラトランジスタT3のベース電流Ib1に比べて非常に大きくなるので、Ic2≫Ib1となり、Ic≒I0と近似できる。したがって、第2PNP型バイポーラトランジスタT4のベース電流をIb2、第2PNP型バイポーラトランジスタT2の電流増幅率をhfe2とすると、Ib2≒I0/hfe2となる。第1PNP型バイポーラトランジスタT3のエミッタ電流Ie1はIb2と等しいので、Ie1=Ib2=Ic1Ib1となり、また、Ie1≒I0/hfe2となる。そして、第1PNP型バイポーラトランジスタT3の電流増幅率をhfe1とすると、hfe1≫1であるので、Ie1≒hfe1Ib1となる。ここで、Ie1は、ほぼ一定の値I0/hfe2で安定するため、例えば、第2PNP型バイポーラトランジスタT4のコレクタ端子C2側からノイズ電流が印加されて、第1PNP型バイポーラトランジスタT1のベース電流Ib1がΔIb1増加すると、Ie1を一定の値に保つように、hfe1が変化することとなる。そして、Ie1=Ic1-ΔIb1Ib1ΔIb1となるので、第2PNP型バイポーラトランジスタT4のベース-エミッタ間の電圧Vbeは、バラツキが抑えられて一定の値例えば、約0.6V、約-2mV/°Cが得られやすくなる。以上説明したように、本変形例に係る検出回路101では、第1PNP型バイポーラトランジスタT3は、ベースが定電流源I0に導通し、コレクタがグランドGndに導通し、エミッタが第2PNP型バイポーラトランジスタT4のベースに導通している。また、第2PNP型バイポーラトランジスタT4は、コレクタが第1PNP型バイポーラトランジスタT3のベースに導通すると共に定電流源I0に導通し、エミッタが電源部Vcに導通し、ベースが第1PNP型バイポーラトランジスタT3のエミッタに導通すると共に当該第1PNP型バイポーラトランジスタT3のエミッタ電流に応じたベース電流が流れるように構成されている。この構成では、第2PNP型バイポーラトランジスタT4のコレクタ及びこれに導通する第1PNP型バイポーラトランジスタT3のベースにノイズが印加される懸念があるが、このようにノイズが印加されても第2PNP型バイポーラトランジスタT4のコレクタ電流が変動しにくく、第2PNP型バイポーラトランジスタT4のベース電流の変動も抑えられることになる。一方、上記ノイズの影響により第1PNP型バイポーラトランジスタT3のベース電流がある程度変動する懸念があるが、第1PNP型バイポーラトランジスタT3のエミッタ電流は第2PNP型バイポーラトランジスタT4のベース電流に対応するため、第1PNP型バイポーラトランジスタT3側ではエミッタ電流が一定に保たれるように電流増幅率が変化することになる。このように動作するため、第2PNP型バイポーラトランジスタT4のコレクタ端子側即ち、第1PNP型バイポーラトランジスタT3のベース端子側にノイズが印加されても、第2PNP型バイポーラトランジスタT4のベース-エミッタ間の電圧Vbeはそれほど影響を受けにくく、ばらつきが抑えられるため、所望の特性例えば、約0.6V、約-2mV/°C等が得られやすくなる。従って、このような第2PNP型バイポーラトランジスタT4のベース-エミッタ間の電圧に基づいて、温度などの物理量をより正確に検出することができる。[第2実施形態]次に、本発明の第2実施形態に係る検出回路201について、図5及び図6を用いて説明する。本第2実施形態では、NPN型バイポーラトランジスタを1つのみ用いる点、ベースとコレクタとの間の通電が遮断されている点が、上記第1実施形態にて述べた検出回路201と主に異なる。したがって、第1実施形態の検出回路1と実質的に同一の構成部分には、同一符号を付し、その説明を省略する。図5は、第2実施形態に係る検出回路の構成例を示す回路図である。図6は、図5に示す検出回路を備えた半導体装置の要部の縦断面図である。本第2実施形態の検出回路201は、定電流源I0と、NPN型バイポーラトランジスタTとを主に備えている。より具体的には、図5に示すように、NPN型バイポーラトランジスタTは、ベースが定電流源I0に導通し、コレクタが抵抗部Rを介して電源部Vcに導通し、エミッタがグランドGndに導通している。このNPN型バイポーラトランジスタTは、定電流源I0からの定電流に応じたベース電流が流れるように構成されており、また、ベースとコレクタとの間の通電が遮断された構成をなしている。そして、ベースエミッタ間の電圧Vbeを出力端子220から出力可能とされている。なお、抵抗部R及び電源部Vcは、コレクタ電位がVbe以上となる定数に予め設定されている。また、NPN型バイポーラトランジスタTは、トランジスタの一例に相当する。そして、本実施形態の検出回路201は、上述の第1実施形態と同様に、例えば、図6に示すように、SOI構造を有する半導体基板5上に形成されている。具体的に、半導体基板5には、例えば、シリコンなどからなる支持基板図示略上に、シリコン酸化膜SiO2からなる埋込酸化膜4を介してシリコンからなるN層12及びN-層13を順に積層したものを用いることができる。そして、N-層13には、NPN型バイポーラトランジスタTが形成されている。具体的に、図6に示すように、N-層13にP領域214aが形成されており、このP領域214a内にはN領域215aが形成されており、また、N-層13にはN領域215bが形成されている。そして、これらによって、NPN型バイポーラトランジスタTが構成されている。P領域214aには、ベース端子Bが接続されており、P領域214a内のN領域215aには、エミッタ端子Eが接続されており、N領域215bには、コレクタ端子Cが接続されている。そして、NPN型バイポーラトランジスタTは、トレンチ分離部6により他の素子と絶縁分離されている。トレンチ分離部6は、N-層13の表面から埋込酸化膜4に達するトレンチ7とトレンチ7内を充填するように埋め込まれた埋込膜8例えば、SiO2などの酸化膜とによって構成されている。このように構成される検出回路201では、例えば、コレクタ側に負側のノイズが加わると、コレクタには電源部Vcから電流が供給されているため、ベース側からコレクタ側への電流の引き抜きベース電流の引き抜きを抑えることができる。また、ベースとコレクタとの間の通電が遮断されており、更に、定電流源I0からベースへ定電流が流れるように構成されているので、ベース-エミッタ間の電圧Vbeは、この定電流によって決定されることとなり、ノイズにより影響を受けにくくなる。以上説明したように、本第2実施形態に係る検出回路201は、定電流源I0と、NPN型バイポーラトランジスタTとを備えている。このNPN型バイポーラトランジスタTは、定電流源I0に導通するベースと、電源部Vcに導通するコレクタと、グランドGndに導通するエミッタとを備えており、定電流源I0からの定電流に応じたベース電流が流れるように構成されると共に、ベースとコレクタとの間の通電が遮断された構成をなし、且つベース-エミッタ間の電圧を出力可能とされている。この構成では、ベースとコレクタとの間の通電が遮断されているのでベース-コレクタ間は短絡されていないので、コレクタ側にノイズが印加されても、このノイズがベースに与える影響を抑えることができる。また、図9Aの従来構成においてベースにノイズが印加されたときのベース電流の変動と比較すると、本発明においてコレクタ側にノイズが印加されたときの電流変動は小さいため、ノイズに起因するベース-エミッタ間の電圧Vbeの変動は小さくなる。次に、本発明の第2実施形態における変形例に係る検出回路301について、図7及び図8を参照して説明する。本第2実施形態における変形例では、更にダイオード部Diを備える点が、上記第2実施形態にて述べた検出回路201と主に異なる。したがって、第2実施形態の検出回路201と実質的に同一の構成部分には、同一符号を付し、その説明を省略する。図7は、第2実施形態の変形例に係る検出回路の構成例を示す回路図である。図8は、図7に示す検出回路を備えた半導体装置の要部の縦断面図である。本変形例の検出回路301は、上記第2実施形態の検出回路201の構成に加え、図7に示すように、更に、NPN型バイポーラトランジスタTと並列に接続されると共に、直列接続されたダイオードD1、D2によって構成されるダイオード部Diを備えている。そして、このダイオード部Diは、アノード側が抵抗部RとNPN型バイポーラトランジスタTの間に接続され、カソード側がグランドGnd側に接続されている。そして、本実施形態の検出回路301は、上述の第1実施形態と同様に、例えば、図8に示すように、SOI構造を有する半導体基板5上に形成されている。具体的に、半導体基板5には、例えば、シリコンなどからなる支持基板図示略上に、シリコン酸化膜SiO2からなる埋込酸化膜4を介してシリコンからなるN層12及びN-層13を順に積層したものを用いることができる。そして、N-層13には、NPN型バイポーラトランジスタTが形成されている。具体的に、図8に示すように、N-層13にP領域314aが形成されており、このP領域314a内にはN領域315aが形成されており、また、N-層13にはN領域315bが形成されている。そして、これらによって、NPN型バイポーラトランジスタTが構成されている。P領域314aには、ベース端子Bが接続されており、P領域314a内のN領域315aには、エミッタ端子Eが接続されており、N領域315bには、コレクタ端子Cが接続されている。また、N-層13にP領域314bが形成されており、また、N-層13にはN領域315cが形成されている。そして、これらによって、ダイオードD1が構成されている。P領域314bには、P1端子アノード側端子が接続されており、N領域315cには、N1端子カソード側端子が接続されている。さらに、N-層13にP領域314cが形成されており、また、N-層13にはN領域315dが形成されている。そして、これらによって、ダイオードD2が構成されている。P領域314cには、P2端子アノード側端子が接続されており、N領域315dには、N2端子カソード側端子が接続されている。そして、コレクタ端子CとダイオードD1のP1端子は電気的に接続されている。また、ダイオードD1のN1端子は、ダイオードD2のP2端子と電気的に接続されている。さらに、ダイオードD2のN2端子はグランドGnd側に接続されている図7参照。なお、NPN型バイポーラトランジスタT、ダイオードD1及びダイオードD2は、それぞれ、複数のトレンチ分離部6により他の素子と絶縁分離されている。各トレンチ分離部6は、N-層13の表面から埋込酸化膜4に達するトレンチ7とトレンチ7内を充填するように埋め込まれた埋込膜8例えば、SiO2などの酸化膜とによって構成されている。そして、検出回路301では、例えば、コレクタ側に正側のノイズが加わると、ダイオード部Diを介してグランドGnd側へノイズを逃がすことができる。このため、ベースへノイズが影響するのをノイズ電流が印加されるのを、抑えることができる。また、ベースとコレクタとの間の通電が遮断されており、さらに、定電流源I0からベースへ定電流が流れるように構成されているので、ベース-エミッタ間の電圧Vbeは、この定電流によって決定されることとなり、ノイズにより影響を受けにくくなる。このように、本変形例に係る検出回路301では、NPN型バイポーラトランジスタTは、コレクタが抵抗部Rを介して電源部Vcに導通し、エミッタがグランドGndに導通している。更に、NPN型バイポーラトランジスタTと並列に接続されると共に、直列接続されたダイオードD1及びダイオードD2によって構成されるダイオード部Diを備えている。そして、ダイオード部Diは、アノード側が抵抗部RとNPN型バイポーラトランジスタTの間に接続され、カソード側がグランドGnd側に接続されている。この構成では、NPN型バイポーラトランジスタTのコレクタ端子Cの電位がある程度高い電位付近に固定されやすくなるので、ノイズが印加されたときでもコレクタの電位をある程度の電位に維持することができ、コレクタでの電圧降下に起因するトランジスタの誤動作を効果的に抑えることができる。[他の実施形態]本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれる。上記各実施形態では、SOI構造を有する半導体基板5上に検出回路が形成された構成を例示したが、これに限定されず、例えば、シリコンのみからなる半導体基板上に検出回路を形成することもできる。上記各実施形態では、トレンチ分離部6により各素子が絶縁分離されている構成を例示したが、これに限定されず、トレンチ分離部6を設けない構成としてもよい。上記第2実施形態およびその変形例では、NPN型バイポーラトランジスタを用いた構成を例示したが、これに限らず、PNP型バイポーラトランジスタを用いた構成とすることもできる。上記第2実施形態の変形例では、ダイオード部Diが2つのダイオードD1、D2から構成された例を示したが、ダイオード部Diのダイオードの数はこれに限らず、1つのダイオードのみから構成されていてもよく、また3つ以上のダイオードから構成されていてもよい。