表面に機能部を搭載し、外部基板との接合のための複数の実装端子を背面に備えた実装基板を有する表面実装電子デバイスにおいて、前記実装端子は、前記実装基板の背面に平行な略平板状で、実装対象であるマザーボードの接合電極に略平行に実装されるものであり、前記実装基板には、一端が前記実装基板を前記実装端子側で部分的に貫通し、一端が前記実装端子の背面に開口し、他端が前記実装基板の内部に達すると共に、内壁にメッキを施したスルーホールと、前記スルーホールの前記他端に連通して前記実装基板の前記背面とは反対面である表面に開口し、前記スルーホールの径より小径、かつ内壁にメッキを施さない通気路を有することを特徴とする表面実装電子デバイス。請求項1において、前記通気路は前記スルーホールの各々について1個以上有することを特徴とする表面実装電子デバイス。請求項2において、前記通気路は、前記スルーホール毎に異なる個数有することを特徴とする表面実装電子デバイス。請求項1乃至3の何れかにおいて、前記実装端子の前記マザーボードの前記接合電極と対向する面の一部に凹形状部を有することを特徴とする表面実装電子デバイス。請求項1乃至4の何れかにおいて、前記マザーボードに有する前記接合電極に、前記スルーホールと対向して、当該スルーホールの開口領域に望むように配置した凸形状部を備えたことを特徴とする表面実装電子デバイス。請求項1乃至4の何れかにおいて、前記マザーボードに有する前記接合電極に、前記スルーホールと対向して、当該スルーホールの開口領域に望むように配置した凹形状部を備えたことを特徴とする表面実装電子デバイス。図9に示した従来技術の構成では、実装端子3をマザーボードに半田を用いて接続する際、メッキを施したスルーホール4が、その天井を蓋をされた状態にあるため、半田がスルーホール4内の気体を排除して該スルーホール内に流れ込むことが抑制され、機械的強度を保持するに十分な量の半田が充填されない。また、図9に示されたように、マザーボードのパッド等に接続する実装端子3の面は平坦である。そのため、機械的強度を考慮して多めに供給した場合の余剰半田の逃げ場所がない。したがって、半田は隣接する実装端子あるいは配線回路パターンにオーバーフローしないように、その量が制限される。その結果、マザーボードと実装端子3との接続が十分とならず、前記した機械的強度不足をもたらす。本発明の目的は、上記した従来技術における課題を解決して、マザーボードに対する電子デバイスの電気的接続を確保するとともに、その実装強度を向上させることのできる表面実装電子デバイスを提供することにある。上記目的を達成するため、本発明の表面実装電子デバイスは、その端子基板に設ける実装端子に、当該実装端子を貫通してマザーボードと対抗する面に当該スルーホールの内壁にメッキを有して開口するスルーホールを形成し、このスルーホールに連通して、マザーボードとは反対側で端子基板を貫通し、当該端子基板の表面に開口する通気路を設けた。通気路は、スルーホールよりも小径とすることが望ましい。この通気路の内壁にはメッキを施さないことで、溶融した半田の通気路の内壁の這い上がりを抑制できる。本発明の代表的な構成を記述すれば、次のとおりである。すなわち、表面に機能部を搭載し、外部基板との接合のための複数の実装端子を背面に備えた実装基板を有する表面実装電子デバイスにおいて、前記実装端子は前記実装基板の背面に平行な略平板状であり、前記実装基板には、一端が前記実装基板を前記実装端子側で部分的に貫通し、一端が前記実装端子の背面に開口し、他端が前記実装基板の内部に達すると共に、内壁にメッキを施したスルーホールと、前記スルーホールの前記他端に連通して前記実装基板の前記背面とは反対面である表面に開口して前記スルーホールの径より小径、かつ内壁にメッキを施さない通気路を有することを特徴とする表面実装電子デバイス。本発明は、上記の構成を基本として、通気路の数、その配置、接続端子の表面、マザーボードの接続電極面などの形状変更を加えることで、さらなる効果を得ることができる。通気路の内壁にメッキを施さないことで、溶融半田が内壁を伝って上昇する這い上がるのが抑えられる。また、スルーホールに連通する通気路は、スルーホールよりも小径とすることとで、スルーホールに溶融した半田が進入する際に、気体の抜けに抵抗を与え、その進入速度を抑制して端子基板の表面からの半田の流出を防止する効果がある。以下、本発明の最良の実施形態について、実施例の図面を参照して詳細に説明する。図1は、本発明による表面実装電子デバイスの実施例1を構成する端子基板の説明図で、図1aは背面図、図1bは図1aのA-A線に沿った断面図である。図1において、符号1は図7で説明したものと同様の多層構造の端子基板、1aは端子基板1を構成する第1層、1bは同じく端子基板1を構成する第2層、2aは第1層1aの上面表面に設けた表層パターン、2bは第1層と第2層の間に有する内層パターン、2cは端子基板の背面マザーボードと対向する面、3は実装端子、4は実装端子を貫通してマザーボードと対向する面に開口し、内壁にメッキを施したスルーホール、5はスルーホール4と連通して第1層1aの上面に開口するメッキ無しのスルーホールで、以下では通気路とも称する。この実施例では、端子基板1の第2層1bと実装端子3を貫通してスルーホール4が形成されている。このスルーホール4の内壁には金を好適とするメッキが施されている。そして、このスルーホール4と連通した通気路5が第1層1aを貫通して端子基板1の表面に開口している。通気路5は、スルーホール4の開口径よりも小径とされている。マザーボードに実装する前の状態では、スルーホール4と通気路5は、端子基板1の表裏を通して気体例えば空気が自由に通過できるようになっている。実施例1では、通気路5は各スルーホール4に1つ設けられている。それらの通気路は、多層基板である端子基板1に有する表層パターン、内層パターンで形成される配線回路パターンに応じて配置される。すなわち、実施例1は端子基板1の配線回路パターン優先でスルーホール4と通気路5が形成される。図1に示されたように、通気路5は対応するスルーホールの開口領域内に全て含むように位置させて形成する必要はなく、一部がスルーホールと連通することで十分な場合もある。実施例1の構成とした表面実装電子デバイスを用いることで、マザーボードに実装する際に、この表面実装電子デバイスの端子基板に有するスルーホール4の内部に十分な半田が流入し、マザーボードのパッド等の接続部との間に十分な量の半田が確保され、隣接する配線や回路パターン、あるいは実装端子へのオーバーフローは抑制される。なお、マザーボードとの実装については後述する。通気路5の開口径はマザーボードとの接合時に予測される半田量に応じて、当該半田がメッキを施したスルーホール4の領域を超えて実装基板1の表面から流出しないように調整する。このことは、後記の各実施例でも同様である。図2は、本発明による表面実装電子デバイスの実施例2を構成する端子基板の説明図で、図2aは背面図、図2bは図2aのA-A線に沿った断面図である。図2において、図1と同一符号は同一部分に対応する。図1で説明した実施例1と同様に、多層構造の端子基板1は第1層1a、第2層1bで構成され、第1層1aの上面表面に設けた表層パターン2a、第1層と第2層の間に有する内層パターン2bを有している。内壁に金を好適とするメッキを施したスルーホール4は第2層1bを貫通して形成されており、このスルーホール4と連通して第1層1aの上面に開口するメッキ無しのスルーホールである通気路5が各スルーホール4に連通し、第1層1aの表面に開口している。この実施例では、通気路5は、スルーホール4の開口径よりも小径とされ、各実装端子3に開口したスルーホール4の開口径の領域に含まれて形成されている。これらのスルーホール4と通気路5は、デバイスの四隅に設けた各スルーホールについて同じように形成されている。前記実施例1と同様に、マザーボードに実装する前の状態では、スルーホール4と通気路5は、端子基板1の表裏を通して気体例えば空気が自由に通過できるようになっている。実施例2では、通気路5は各スルーホール4毎に1つ設けられている。それらの通気路は、多層基板である端子基板1に有する表層パターン、内層パターンで形成される配線回路パターンに応じて配置される。すなわち、実施例1は端子基板1の配線回路パターン優先でスルーホール4と通気路5が形成される。実施例2の構成とした表面実装電子デバイスを用いることで、マザーボードに実装する際に、この表面実装電子デバイスの端子基板に有するスルーホール4の内部に十分な半田が流入し、マザーボードのパッド等の接続部との間に十分な量の半田が確保され、隣接する配線や回路パターン、あるいは実装端子へのオーバーフローは抑制される。図3は、本発明による表面実装電子デバイスの実施例3を構成する端子基板の説明図で、図3aは背面図、図3bは図3aのA-A線に沿った断面図である。図3において、図1と同一符号は同一部分に対応する。図1、図2で説明した各実施例と同様に、多層構造の端子基板1は第1層1a、第2層1bで構成され、第1層1aの上面表面に設けた表層パターン2a、第1層と第2層の間に有する内層パターン2bを有している。内壁に金を好適とするメッキを施したスルーホール4は第2層1bを貫通して形成されており、このスルーホール4と連通して第1層1aの上面に開口するメッキ無しのスルーホールである通気路5が各スルーホール4に連通し、第1層1aの表面に開口している。この実施例では、各スルーホールに設ける通気路5は、一つのスルーホール二つ宛形成されている。この通気路5は、スルーホール4の開口径よりも小径であり、各実装端子3に開口したスルーホール4の開口径の領域に含まれて形成されている。これらのスルーホール4と通気路5は、デバイスの四隅に設けた各スルーホールについて同じように形成されている。前記実施例1、2と同様に、マザーボードに実装する前の状態では、スルーホール4と通気路5は、端子基板1の表裏を通して気体例えば空気が自由に通過できるようになっている。上記したように、実施例3では、通気路5が各スルーホール4に2つ設けられている。それらの通気路は、多層基板である端子基板1に有する表層パターン、内層パターンで形成される配線回路パターンに応じて配置される。すなわち、通気路5は、表層パターン2a、内層パターン2bのパターン形状に応じて、当該パターンと干渉しないように、その開口の大きさと配置が調整され、端子基板1の配線回路パターン優先でスルーホール4と通気路5が形成される。なお、通気路5の数もスルーホールに各二つに限らない。また、スルーホール毎にその数が一個のもの、二個のもの、と異ならせることもできる。実施例3の構成とした表面実装電子デバイスを用いることで、マザーボードに実装する際に、この表面実装電子デバイスの端子基板に有するスルーホール4の内部に十分な半田が流入し、マザーボードのパッド等の接続部との間に十分な量の半田が確保され、隣接する配線や回路パターン、あるいは実装端子へのオーバーフローは抑制される。図4は、本発明による表面実装電子デバイスを構成する端子基板の要部拡大図である。前記各実施例の図面と同一部分には同一符号を付してある。図4は図1bの紙面に向かって右側にあるスルーホール4と通気路5の部分を拡大して示すものである。スルーホール4の内壁にはメッキが施されている。図では、このメッキを右傾斜の破線で示す。一方、通気路5の内壁にはメッキを有していない。このメッキの有無の効果を以下で説明する。図5は、本発明による表面実装電子デバイスをマザーボードに実装した状態の1例を示す要部断面図である。図中、図4と同一部分には同一符号を付してある。図5は、図4に示した実装基板1を持つ表面実装電子デバイスをマザーボード7に実装した状態を示し、実装基板1の背面に有する実装端子3はマザーボード7のパッドなどの接続電極7aに半田6で接合されて、固定される。半田による実装工程では、溶融した半田6はスルーホール4の内壁に施されたメッキを伝って当該スルーホール4内に流入する。このとき、スルーホール4内の気体は通気路5から実装基板1の表面に抜けて行く。これにより、半田はスルーホール4内にスムーズに流入し、スルーホール4の全体に充填される。すなわち、実装基板1の実装端子3は、マザーボード7の接続電極7aとの間にある半田と当該スルーホール4に流入した半田と共に全体として凸状の半田層を形成する。なお、この際、溶融した半田がスルーホール4から通気路を通して実装基板1の表面に流出あるいは噴出するのを防止するため、当該通気路の径を調整し、半田の流動性を抑制することが望ましい。これにより、表面実装電子デバイスの実装基板1とマザーボード7の間での半田接合面積と半田量が大幅に増加し、接合強度が著しく増大する。したがって、実装後の温度サイクル、衝撃、曲げ等の応力印加で実装端子とマザーボードとの接続信頼性が大幅に改善される。図6は、本発明による表面実装電子デバイスをマザーボードに実装した状態の他例を示す要部断面図である。図中、図5と同一部分には同一符号を付してある。図6が図5で説明した表面実装電子デバイスをマザーボード7に実装した状態と異なる点は、マザーボード7の接続電極7aに凸形状を形成し、この凸形状の部分が実装端子のスルーホール4の開口領域に望むように配置したものである。図6の構成によれば、図5の構成による効果に加えて、実装基板1とマザーボード7の間での半田接合面積がさらに増加し、接合強度が著しく増大する。したがって、実装後の温度サイクル、衝撃、曲げ等の応力印加で実装端子とマザーボードとの接続信頼性が大幅に改善される。図7は、本発明による表面実装電子デバイスをマザーボードに実装した状態のさらに他の例を示す要部断面図である。図中、図5と同一部分には同一符号を付してある。図7が図5で説明した表面実装電子デバイスをマザーボード7に実装した状態と異なる点は、実装端子の周囲領域にメッキ9を施して中央部分に凹部9aを形成した点である。図7構成によれば、図5の構成による効果に加えて、実装基板1とマザーボード7の間での半田接合面積がさらに増加し、接合強度が著しく増大する。したがって、実装後の温度サイクル、衝撃、曲げ等の応力印加で実装端子とマザーボードとの接続信頼性が大幅に改善される。図8は、本発明による表面実装電子デバイスをマザーボードに実装した状態のさらにまた他の例を示す要部断面図である。図中、図6と同一部分には同一符号を付してある。図8が図6で説明した表面実装電子デバイスをマザーボード7に実装した状態と異なる点は、マザーボード7の接続電極7aに凹形状を形成し、この凸形状の部分が実装端子のスルーホール4の開口領域に望むように配置したものである。図8の構成によれば、図6の構成による効果に加えて、実装基板1とマザーボード7の間での半田接合面積がさらに増加し、接合強度が著しく増大する。したがって、実装後の温度サイクル、衝撃、曲げ等の応力印加で実装端子とマザーボードとの接続信頼性が大幅に改善される。以上説明した本発明の各実施例によれば、表面実装電子デバイスの実装基板とマザーボードとの間での半田接合面積と半田量が大幅に増加され、接合強度が著しく増大する。したがって、実装後の温度サイクル、衝撃、曲げ等の応力印加で実装端子とマザーボードとの接続信頼性が大幅に改善される。