"第1のトランジスタと第2のトランジスタと第3のトランジスタとキャパシタと表示素子を有し、前記第1のトランジスタのソースは、前記第2のトランジスタのゲートと前記第3のトランジスタのゲートと前記キャパシタの一方の電極と接続し、前記第2のトランジスタのソースは前記表示素子の一方の電極に接続し、前記第3のトランジスタのソースは前記表示素子の他方の電極に接続し、前記第1のトランジスタのゲートは走査線に接続し、前記第1のトランジスタのドレインは信号線に接続する画素を有し、前記第2のトランジスタと前記第3のトランジスタが同一導電型であり、前記第1のトランジスタのオフ電流が、前記表示素子のリーク電流の1/100以下であり、前記キャパシタの容量が、前記表示素子の容量の1/10以下であることを特徴とする画素からなる電気光学表示装置。前記第2のトランジスタのドレインが第一電源線に接続されていることを特徴とする請求項1記載の電気光学表示装置。前記第2のトランジスタのドレインと前記キャパシタの他方の電極が容量線に接続されていることを特徴とする請求項1記載の電気光学表示装置。前記第3のトランジスタのドレインが第二電源線に接続されていることを特徴とする請求項1乃至3のいずれか一に記載の電気光学表示装置。前記第3のトランジスタのドレインが次行あるいは次列の容量線に接続されていることを特徴とする請求項1乃至4のいずれか1に記載の電気光学表示装置。前記第1のトランジスタがNチャネル型であることを特徴とする請求項1乃至5のいずれか一に記載の電気光学表示装置。前記第1のトランジスタが酸化物半導体を用いていることを特徴とする請求項1乃至6のいずれか一に記載の電気光学表示装置。前記第2のトランジスタが酸化物半導体を用いていることを特徴とする請求項1乃至7のいずれか一に記載の電気光学表示装置。請求項1乃至8のいずれか一に記載の電気光学表示装置を用いる表示方法において、期間が100秒以上であるフレームを有することを特徴とする電気光学表示装置の表示方法。請求項1乃至9のいずれか一に記載の電気光学表示装置を用いる表示方法において、1画面の書き込みに要する時間が0.2ミリ秒以下であるフレームを有することを特徴とする電気光学表示装置の表示方法。しかしながら、書き換えの周期が1秒以上であると、書き換えの前後で画像情報にわずかでも差違例えば、64階調において、1階調の差があると、視認され、使用者に不快感を与えてしまう。このような問題を避けるためには、液晶表示素子の電荷の変動あるいは電位の変動を、1フレーム間書き換えから次の書き換えまでの期間で1以下とする必要がある。そのためには、抵抗R1、抵抗R2、抵抗R3の最小値を上げるか、キャパシタCn,mと液晶表示素子LCn,mの容量の和を大きくする必要がある。酸化物半導体を用いたトランジスタはオフ電流を1zAゼプトアンペア、10-21Aというような極めて低い値抵抗に換算すると、1020~1021Ωという極めて高い値とすることができるため、抵抗R3は実質的に無限大であり、また、キャパシタも絶縁性の高い誘電体を用いることができるので、抵抗R1も極めて大きい。しかし、液晶表示素子は、液晶材料自体の抵抗率を無制限に高くできないことと、電極面積が大きいことから、抵抗R2を1013Ω以上とすることは困難であった。また、容量を大きくするには、キャパシタの面積を大きくする必要があるが、それには、画素の大きさにより制約があり、過大なキャパシタは、表示に使用できる面積の比率いわゆる開口率を低下させる要因となる。また、容量が大きいと書き換えの際に注入排出される電荷も大きくなり消費電力を増大させることとなる。本発明では、100秒間に1回あるいはそれ以下の極めて低い頻度での書き換えにおいても、書き換えが視認できない程度に、液晶表示素子の電荷の変動を抑制できる電気光学表示装置あるいはその表示方法を提供する。あるいは、本発明では、最長フレームにおける表示素子の電荷の変動あるいは電位の変動を1以下とする電気光学表示装置あるいはその表示方法を提供する。あるいは、本発明では、消費電力が低減できる電気光学表示装置あるいはその表示方法を提供する。あるいは、本発明では、表示性能の優れた電気光学表示装置あるいはその表示方法を提供する。あるいは、本発明では、消費電力の低減のために書き換え回数を低下させつつ静止画表示のできる電気光学表示装置あるいはその表示方法を提供する。あるいは、本発明では、静止画表示と動画表示のできる新規な電気光学表示装置あるいはその表示方法を提供する。以下、本発明の説明をおこなうが、本明細書で用いる用語について簡単に説明する。まず、トランジスタのソースとドレインは、構造や機能が同じもしくは同等であり、また、仮に構造が異なっていたとしても、それらに印加される電位やその極性が一定でない、等の理由から、本明細書では、いずれか一方をソースと呼んだ場合には、便宜上、他方をドレインと呼ぶこととし、特に区別しない。したがって、本明細書においてソースとされているものをドレインと読み替えることも可能である。また、本明細書では、マトリクスにおいて直交するとは、直角に交差するという意味だけではなく、物理的にはその他の角度であっても、最も簡単に表現した回路図において直交する、という意味であり、マトリクスにおいて平行であるとは、2つの配線が物理的には交差するように設けられていても、最も簡単に表現した回路図において平行である、という意味である。さらに、明細書においては、接続すると表現される場合であっても、現実の回路においては、物理的な接続部分がなく、配線が延在しているだけの場合のこともある。例えば、絶縁ゲート型電界効果トランジスタMISFETの回路では、一本の配線が複数のMISFETのゲートを兼ねている場合もある。その場合、回路図では、一本の配線からゲートに何本もの分岐が生じるように描かれることもある。本明細書では、そのような場合でも、配線がゲートに接続するという表現を用いることがある。本発明の態様の第1は、第1のトランジスタと第2のトランジスタと第3のトランジスタと表示素子を有し、第1のトランジスタのソースは、第2のトランジスタのゲートと第3のトランジスタのゲートと接続し、第2のトランジスタのソースは表示素子の一方の電極第一電極に接続し、第3のトランジスタのソースは表示素子の他方の電極第二電極に接続し、第1のトランジスタのゲートは走査線に接続し、第1のトランジスタのドレインは信号線に接続する画素を有する電気光学表示装置である。ここで、第2のトランジスタと第3のトランジスタは同一導電型であり、第1のトランジスタのオフ電流が、表示素子のリーク電流の1/100以下であることが好ましい。また、上記の電気光学表示装置はキャパシタを有してもよい。キャパシタは、第1のトランジスタのソースに一方の電極が接続され、他方の電極は容量線もしくはその他の配線に接続されるように配置する。また、キャパシタの容量は表示素子の容量の1/10以下であることが好ましい。本発明の態様の第2は、上記の電気光学表示装置において、期間が100秒以上、好ましくは1000秒以上であるフレームを有することを特徴とする電気光学表示装置の表示方法である。もちろん、1フレームの期間が100秒に満たない1つ若しくは複数のフレームと、1フレームの期間が100秒以上の1つ若しくは複数のフレームを組み合わせた表示方法であってもよい。例えば、連続する第1乃至第3のフレームにおいて、第1のフレームの期間を16.7ミリ秒、第2のフレームの期間を16.7ミリ秒、第3のフレームの期間を1000秒とすることもできる。ここで、第1のフレームにおいて表示素子に与えられる電位差第一電極の電位と第二電極の電位の差の絶対値を、ある階調よりも大きな値として、表示素子の応答速度を向上させる、いわゆるオーバードライブ駆動をおこない、その後、第2のフレームにおいては表示素子に与えられる電位差の絶対値を階調に応じた電位差より若干小さな値とし、さらに、期間の長い第3のフレームにおいては、階調に応じた電位差を表示素子に与えてもよい。本発明の態様の第3は、上記記載の電気光学表示装置において、1画面の書き込みに要する時間が0.2ミリ秒以下であるフレームを有することを特徴とする電気光学表示装置の表示方法である。上記の電気光学表示装置において、第2のトランジスタのドレインは電源線第一電源線に接続されていてもよい。あるいは、第2のトランジスタのドレインとキャパシタの他方の電極は容量線に接続されていてもよい。上記の電気光学表示装置において、第3のトランジスタのドレインは別の電源線第二電源線に接続されていてもよい。あるいは、第3のトランジスタのドレインは次行あるいは次列の容量線に接続されていてもよい。あるいは、第3のトランジスタのドレインは次行あるいは次列の第一電源線あるいは第二電源線に接続されていてもよい。第2のトランジスタのドレインの電位の最高値は、表示素子の第一電極に与えられる電位の最高値以上の電位であることが好ましく、第2のトランジスタのドレインの電位の最低値は、表示素子の第一電極に与えられる電位の最低値以下の電位であることが好ましい。同様に、第3のトランジスタのドレインの電位の最高値は、表示素子の第二電極に与えられる電位の最高値以上の電位であることが好ましく、第3のトランジスタのドレインの電位の最低値は、表示素子の第二電極に与えられる電位の最低値以下の電位であることが好ましい。また、第2のトランジスタのドレインの電位と第3のトランジスタのドレインの電位の差の最大値は、表示素子の第一電極と第二電極の電位差の最大値以上であることが好ましい。また、上記の電気光学表示装置において、第1のトランジスタ乃至第3のトランジスタの、いずれか1つ、あるいは2つ、あるいは全てに酸化物半導体を用いてもよい。例えば、第1のトランジスタと第2のトランジスタに酸化物半導体を用いてもよい。あるいは、第2のトランジスタと第3のトランジスタの一方あるいは双方に多結晶半導体、あるいは単結晶半導体を用いてもよい。多結晶半導体としては、例えば、多結晶シリコン、多結晶シリコンゲルマニウム、多結晶ゲルマニウムが挙げられる。また、単結晶半導体としては、例えば、単結晶シリコン、単結晶シリコンゲルマニウム、単結晶ゲルマニウムが挙げられる。特に、第2のトランジスタと第3のトランジスタのゲート容量を小さくしたい場合には、第1のトランジスタの電界効果移動度の10倍以上、あるいは、100cm2/Vs以上の半導体材料を用いて第2のトランジスタと第3のトランジスタを構成するとよい。このような材料では、チャネル幅を小さくしても十分なオン電流が確保できるので、チャネルの面積を小さくでき、ゲート容量を小さくできる。また、第2のトランジスタと第3のトランジスタを上記のように電界効果移動度の高い材料で構成するのであれば、表示装置の周辺ドライバ回路シフトレジスタ等もこれらの材料を用いたトランジスタで構成してもよい。上記の電気光学表示装置において、第1のトランジスタのオフ状態Nチャネル型にあっては、ゲートの電位がソース、ドレインのいずれよりも低い状態でのソースとドレイン間のリーク電流は、使用時の温度例えば、25°Cで1×10-20A以下、好ましくは、1×10-21A以下、あるいは85°Cで1×10-20A以下であることが望ましい。通常のシリコン半導体では、リーク電流をそのような低い値とすることは困難であるが、酸化物半導体を好ましい条件で加工して得られたトランジスタにおいては達成しうる。このため、第1のトランジスタの材料として、酸化物半導体を用いることが好ましい。もちろん、何らかの方法により、シリコン半導体やその他の半導体において、リーク電流を上記の値以下にすることができるのであれば、その使用を妨げるものではない。酸化物半導体としては、公知の各種の材料を用いることができるが、バンドギャップが3eV以上、好ましくは、3eV以上3.6eV未満であるものが望ましい。また、電子親和力が4eV以上、好ましくは、4eV以上4.9eV未満であるものが望ましい。特に、ガリウムとインジウムを有する酸化物は、本発明の目的には好適である。このような材料において、さらに、ドナーあるいはアクセプタに由来するキャリア濃度が1×10-14cm-3未満、好ましくは、1×10-11cm-3未満であるものが望ましい。第2のトランジスタあるいは第3のトランジスタとしては、オフ状態でのソースとドレイン間のリーク電流についての制限はないが、そのようなリーク電流は少ない方が消費電力を少なくできるので好ましい。また、第1乃至第3のトランジスタともゲートリーク電流ゲートとソースあるいはゲートとドレイン間のリーク電流が極めて低いことが求められ、また、キャパシタも内部リーク電流電極間のリーク電流が低いことが求められる。いずれのリーク電流も、使用時の温度例えば、25°Cで1×10-20A以下、好ましくは、1×10-21A以下であることが望ましい。また、上述のように、表示素子の2つの電極を独立して制御する必要から、液晶表示装置にあっては、InPlaneSwitchingIPS方式やその改良型であるFringeFieldSwitchingFFS方式等の横電界表示方式を採用するとよい。図1Aには、本発明の電気光学表示装置の画素の回路の例を示す。この画素は第1のトランジスタ選択トランジスタともいうTr0n,mと第2のトランジスタ第一駆動トランジスタともいうTr1n,mと第3のトランジスタ第二駆動トランジスタともいうTr2n,mとキャパシタCn,mと表示素子LCn,mを有する。そして、選択トランジスタTr0n,mのソースは、第一駆動トランジスタTr1n,mのゲートと第二駆動トランジスタTr2n,mのゲートとキャパシタCn,mの一方の電極と接続し、第一駆動トランジスタTr1n,mのソースは表示素子LCn,mの第一電極に接続し、第二駆動トランジスタTr2n,mのソースは表示素子LCn,mの第二電極に接続する。また、選択トランジスタTr0n,mのゲートは走査線Xnに接続し、選択トランジスタTr0n,mのドレインは信号線Ymに、キャパシタCn,mの他方の電極は、容量線Znに接続する。さらに、第一駆動トランジスタTr1n,mのドレインは第一電源線W1nに、第二駆動トランジスタTr2n,mのドレインは第二電源線W2nに接続する。このような回路の動作例について図3を用いて説明する。なお、電位として、以下に具体的な数値を挙げるが、それは、本発明の技術思想の理解を助けることが目的である。言うまでもなく、それらの値はトランジスタやキャパシタのさまざまな特性によって、あるいは実施者の都合によって変更される。第一駆動トランジスタTr1n,mおよび第二駆動トランジスタTr2n,mは、ここではNチャネル型であるとし、ソースの電位あるいはドレインの電位のうち低い方の電位と比較して、ゲートの電位が低い場合はオフ状態電流が流れないであり、ゲートの電位が同じあるいは高い場合はオン状態電流が流れるとなるものとする。このようなトランジスタ特性は極めて理想的なものであり、すなわち、第一駆動トランジスタTr1n,m、第二駆動トランジスタTr2n,mともにしきい値は0Vである。ここでは、説明を平易にするためにこのような理想的なトランジスタを想定するが、現実のトランジスタでは、それぞれのしきい値に応じた動作を考慮する必要がある。特に、多結晶シリコン等の材料を用いたトランジスタでは、トランジスタ間でしきい値のばらつきが大きいことがある。このような不均質なトランジスタを用いて表示装置を構成すると表示ムラが生じる。このような問題を解決するためには、各トランジスタに応じた表示信号がそれぞれのトランジスタに入力されるように、元の表示信号を補正することが好ましい。走査線Xnや信号線Ymには、従来のアクティブマトリクス型液晶表示装置と同様に走査パルスや画像信号が与えられる。また、容量線Znは一定の電位例えば、0Vに保たれているものとする。当初、第一電源線W1nの電位は5V、第二電源線W2nの電位は0Vであったとする。また、第一駆動トランジスタTr1n,mのソースの電位すなわち、表示素子LCn,mの第一電極の電位および、第二駆動トランジスタTr2n,mのソースの電位すなわち、表示素子LCn,mの第二電極の電位は、ともに0Vであったとする。この画素に5Vのデータを書き込むすなわち、表示素子LCn,mの第一電極の電位と第二電極の電位の差を5Vにすることを考える。そのためには、第一駆動トランジスタTr1n,mのゲートの電位すなわち、第二駆動トランジスタTr2n,mのゲートの電位を5Vとすればよい。すなわち、通常のアクティブマトリクス型液晶表示装置でのデータの書き込みと同様に、走査線Xnの電位を制御して、選択トランジスタTr0n,mをオン状態にした上で、信号線Ymの電位を5Vとし、さらに、走査線Xnの電位を制御して、選択トランジスタTr0n,mをオフ状態とすればよい。選択トランジスタTr0n,mのソースつまり、第一駆動トランジスタTr1n,mのゲートおよび第二駆動トランジスタTr2n,mのゲートの電位が5Vとなることにより、第一駆動トランジスタTr1n,mはオンとなり、第一電源線W1nから第一駆動トランジスタTr1n,mのソースに電流が流れる。このときは、第一駆動トランジスタTr1n,mのソースの電位が5Vになるまで電流が流れるので、表示素子LCn,mの第一電極の電位は5Vとなる。すなわち、図3Aに示すように、表示素子LCn,mの第一電極の電位は0Vから5Vにまで上昇する。一方、第二駆動トランジスタTr2n,mもオンであるが、第二駆動トランジスタTr2n,mのドレインの電位は0Vであるので、第二駆動トランジスタTr2n,mのソースの電位は0Vのままである。この結果、表示素子LCn,mの第一電極と第二電極の電位差は5Vとなり、それに応じた階調表示がなされる。次に、画素に3Vのデータを書き込むことを考える。そのためには、図3Bに示すように、第一電源線W1nの電位を0Vとする。この操作により、表示素子LCn,mの第一電極の電位は5Vから0Vに低下する。さらに、図3Cに示すように、選択トランジスタTr0n,mをオン状態としたのち、信号線Ymの電位を0Vとし、さらに、選択トランジスタTr0n,mをオフ状態とすることにより、第一駆動トランジスタTr1n,mのゲートおよび第二駆動トランジスタTr2n,mのゲートの電位を0Vとする。そして、図3Dに示すように、第一電源線W1nの電位を再び5Vに上昇させる。ここでの表示素子LCn,mの第一電極および第二電極の電位の変動はない。その後、図3Eに示すように、選択トランジスタTr0n,mをオン状態にした上で、信号線Ymの電位を3Vとし、さらに、選択トランジスタTr0n,mをオフ状態とすることにより、第一駆動トランジスタTr1n,mのゲートおよび第二駆動トランジスタTr2n,mのゲートの電位を3Vとすればよい。第一駆動トランジスタTr1n,mはオンとなり、第一電源線W1nから第一駆動トランジスタTr1n,mのソースに電流が流れる。このときには、第一駆動トランジスタTr1n,mのソースの電位が3Vになるまで電流が流れるので、表示素子LCn,mの第一電極の電位は3Vとなる。第一駆動トランジスタTr1n,mのドレインの電位は5Vであるが、先に仮定したトランジスタの特性上、ソースとドレインのいずれもが、ゲートの電位3Vを超えることはできない。すなわち、図3Eに示すように、表示素子LCn,mの第一電極の電位は0Vから3Vにまで上昇する。一方、第二駆動トランジスタTr2n,mもオンであるが、第二駆動トランジスタTr2n,mのドレインの電位は0Vであるので、第二駆動トランジスタTr2n,mのソースの電位は0Vのままである。この結果、表示素子LCn,mの第一電極と第二電極の電位差は3Vとなり、それに応じた階調表示がなされる。この状態で、図3Fに示すように、第一電源線W1nの電位を0Vに下げ、第二電源線W2nの電位を5Vに上昇させると、表示素子LCn,mの第一電極の電位は0V、第二電極の電位は3Vとなり、表示素子にかかる電場の極性を反転させること交流駆動ができる。このようにして、表示素子LCn,mの電位を制御し、アナログの信号を画像表示することができる。以上の方法を応用することにより、通常の液晶表示装置と同じ程度の1フレーム16.7ミリ秒での表示も可能であるが、1フレームを100秒以上、好ましくは1000秒以上として、静止画表示の際の消費電力を低減することも可能である。ここで、第一駆動トランジスタTr1n,mのゲートの電位あるいは第二駆動トランジスタTr2n,mのゲートの電位が安定することが、表示素子LCn,mの第一電極と第二電極の間の電位差の変動を少なくする上で重要である。なぜならば、例えば、図3Eでは、第一駆動トランジスタTr1n,mのゲートの電位に応じた電位が、表示素子LCn,mの第一電極の電位となり、また、図3Fでは、第二駆動トランジスタTr2n,mのゲートの電位に応じた電位が、表示素子LCn,mの第二電極の電位となるからである。表示素子LCn,mの抵抗は高いことが望ましいが、有限であるため適量のリーク電流が生じる。例えば、図3Fでは、表示素子LCn,mの第二電極の電位が3Vとなる。他の要因が無ければ、表示素子LCn,mの第二電極の電位は第一電極の電位0Vに近づこうとするが、図1Aの回路では、表示素子LCn,mの第二電極の電位が3Vより少しでも小さくなろうとすると、ただちに、オン状態である第二駆動トランジスタTr2n,mを通って、電荷が移動し、自動的に、3Vの電位に復元される。以上の効果により、表示を劣化させずに長時間維持できる。もちろん、図1Aの回路においては、表示素子LCn,mの抵抗は大きい方が、消費電力低減の意味で有効であるが、抵抗がそれほど大きくなくとも表示が劣化することはない。一方、第一駆動トランジスタTr1n,mのゲートの電位すなわち、第二駆動トランジスタTr2n,mのゲートの電位の変動は極力、避けなければならない。上記の説明のように、第一駆動トランジスタTr1n,mのゲートの電位すなわち、第二駆動トランジスタTr2n,mのゲートの電位に応じて、表示素子LCn,mの第一電極の電位あるいは第二電極の電位が自動的に決定されるからである。ここで、選択トランジスタTr0n,mのオフ抵抗が十分に大きければ、第一駆動トランジスタTr1n,mのゲートの電位すなわち、第二駆動トランジスタTr2n,mのゲートの電位の変動は極めて小さい。例えば、キャパシタCn,mおよびその他の寄生容量の和を典型的な液晶表示素子の容量の1/20である100fF、選択トランジスタTr0n,mのオフ抵抗および、キャパシタCn,mの寄生抵抗や第一駆動トランジスタTr1n,mのゲートソース間の寄生抵抗、第二駆動トランジスタTr2n,mのゲートソース間の寄生抵抗等全ての抵抗成分を1020Ωとすると、キャパシタCn,m等の容量とこれらの抵抗により構成される回路の時定数は107秒である。これは、100秒経過時の電位の変動は0.001、1000秒経過時でも電位の変動は0.01であることを意味する。このため、1フレームの期間を100秒以上、好ましくは1000秒以上としても、表示素子の電位の変動は1以下とすることができ、このような極めて長周期での書き換えにおいても、書き換え前後における表示の差違をほとんど視認できない。もちろん、キャパシタCn,mの容量をより大きくすれば、さらに長時間にわたって電位の変動を抑制できることはいうまでもない。しかし、キャパシタCn,mの容量をより大きくすることは、書き換えの際の消費電力を増大させる。さらに、容量を大きくするためにキャパシタCn,mの面積を大きくする、あるいは、電極間の間隔を狭めたりすると、リーク電流が増加するため好ましくない。また、容量が大きい場合には、後で説明するようなきわめて高速での書き込みには支障をきたすことがある。このため、容量は1fF以上1pF未満、好ましくは5fF以上200fF未満とするとよい。そして、この程度の容量であっても、回路の特徴ゆえに本発明を実施するのに何の障害にもならない。なお、ここでいう容量には、第一駆動トランジスタTr1n,mのゲート容量や第二駆動トランジスタTr2n,mのゲート容量等も含む。したがって、これらの容量がある程度の大きさであれば、特別にキャパシタCn,mを設けなくともよい。キャパシタCn,mを設けないのであれば、それに必要な容量線を省略することもできる。なお、上記のようにキャパシタCn,m等の容量を十分小さな値とすることで、駆動も高速でおこなえる。そのため、書き込みに要する時間を1フレームのわずかの時間とし、ほとんどの時間では、書き込みに必要なドライバ回路を休止させることによって消費電力を低減することができる。また、そのことにより、画像表示、特に高速の動画の表示を改善できる。通常のアクティブマトリクス型液晶表示装置においては、1フレームのほとんどの時間が1画面への書き込みに使われる。例えば、1フレームを16.7ミリ秒とすれば、そのほとんどの時間で、どこかの行の書き込み書き換えがおこなわれている。このような状況では、ドライバ回路には常時、電源が供給されている。ドライバでは通常、CMOSインバータ回路等が用いられているが、ドライバに電源電圧が付与されていることにより、インバータには貫通電流が流れて、電力を消費する。そこで、1フレーム内で極力、ドライバを停止させて、ドライバへの電力の供給を停止すれば、この消費電力を低減することができる。そのためには、1画面の書き込み書き換えに必要な時間を短くすればよい。具体的には、書き込みに必要な時間を2ミリ秒未満、あるいは1フレームに占める比率が10未満のいずれか短い方とし、さらに可能であれば、0.2ミリ秒未満、あるいは1フレームに占める比率が1未満のいずれか低い方とするとよい。そして、残りの時間はドライバ回路を停止させるようにすればよい。なお、ここでは、全てのドライバ回路を停止させる必要はなく、少なくとも、走査線や信号線への信号を供給する回路を上記の期間停止させればよい。もちろん、より多くの回路を停止させた方が消費電力を削減できる。上記の条件では、例えば、1フレームを16.7ミリ秒とすれば、その90以上の時間において、信号線に表示信号が送られないように設定され、画像の書き込み書き換えに使える時間は1フレームの10未満、すなわち、1.67ミリ秒未満、好ましくは0.17ミリ秒未満であることが求められる。また、1フレームを33.3ミリ秒とすれば、31.3ミリ秒以上の時間において、信号線に表示信号が送られないように設定され、信号線に表示信号が流される時間は2ミリ秒未満、好ましくは0.2ミリ秒未満であることが求められる。例えば、電界移動度が11cm2/Vs、チャネル長2μm、チャネル幅20μm、ゲート絶縁膜酸化珪素の厚さが30nm、しきい値0Vの選択トランジスタTr0n,mにソースドレイン間の電位差を5V、ゲートソース間の電位差を10Vとした場合、ソースドレイン間の電流は約0.5mAであり、オン抵抗は約10kΩと算出される。そして、キャパシタCn,m等の容量寄生容量を含むを100fFとした場合の時定数は100fF×10kΩ=1ナノ秒であり、100ナノ秒あれば十分にデータを書き込める。仮に表示装置のマトリクスの行数が1000行であれば、1画面を書き換えるのに必要な時間は千倍の0.1ミリ秒となり、上記の条件を満たす。このような高速動作を達成するためにも、キャパシタCn,mの容量は200fF未満であることが望まれる。キャパシタCn,mの容量は、第一駆動トランジスタTr1n,mのゲートの電位を保持する時間を決定する要因であるが、それは、液晶表示素子LCn,mの容量とは独立に決定できる。このため、第一駆動トランジスタTr1n,mのゲートの電位を保持する時間が十分であれば、キャパシタCn,mの容量を可能な限り小さくすることが好ましい。この点で、キャパシタの容量が液晶表示素子の容量に依存して決定される従来のアクティブマトリクス型表示装置とは異なる。なお、図1Aの回路の特性から、第一駆動トランジスタTr1n,mおよび第二駆動トランジスタTr2n,mのゲート容量も、キャパシタCn,mの容量と並列な寄生容量となる。このような寄生容量を減らす意味でも、第一駆動トランジスタTr1n,mおよび第二駆動トランジスタTr2n,mのチャネル面積を極力小さくすることが有効である。そのためには、第一駆動トランジスタTr1n,mおよび第二駆動トランジスタTr2n,mとして、電界効果移動度の大きな多結晶シリコンあるいは単結晶シリコンを用い、チャネル幅を選択トランジスタTr0n,mの1/50~1/5にするとよい。例えば、チャネル幅を1/10にしても表示装置の動作ではほとんど問題とならない。なお、上記の例では、1フレームを16.7ミリ秒、あるいは33.3ミリ秒としたが、例えば、1フレームを100秒、1000秒として静止画を表示する場合であっても、ドライバ回路の少なくとも一部を停止させることにより消費電力の低減の効果は得られる。なお、以上、本発明の態様として、いくつかの例を示したが、本発明の技術思想によれば、上記の例に限られず、課題のうちの少なくとも1つを解決することができるその他の態様も可能であることは、以下の実施の形態に示される例を見れば明らかであろう。上記の説明から明らかなように、書き換えから書き換えまでの間隔を100秒以上としても、表示素子の電位の変動を1以下と十分に小さくすることができ、結果として、書き換えの前後で表示の差を視認できない程度まで表示の劣化を防止することができる。また、上記のように、1フレームのうち0.2ミリ秒未満、例えば、0.17ミリ秒という極めて短い期間に1画面の書き換えをおこない、残りの期間は、その画像を維持することに充てられる方式は、いわば、フィルム映像と同様なものである。このような特徴は、高速シャッターを用いる、フレームシーケンシャルタイプの立体画像表示方式に適用すると好ましい。このような立体画像表示方式では、左目用の画像と右目用の画像を交互に表示させ、その画像に応じて、立体映像用のめがねに設けられた左右のシャッターが切り替わる。例えば、右目用の画像をみる場合には、右目のシャッターが開いて、その画像が見えるのであるが、その時点では、画像がほぼ完成していることが望ましい。市販されているフレームシーケンシャルタイプの液晶表示装置は240Hz駆動である。これは、1/240秒間で左目用の画像を完成させ、次の1/240秒間にめがねの左目用のシャッターを開け、次の1/240秒間で右目用の画像を完成させ、次の1/240秒間にめがねの右目用のシャッターを開けるというものである。つまり、左目に映像が入るのは全体の1/4であり、その分、画像を暗く感じる。このため、画面を通常より明るくする必要があるが、いうまでもなく、消費電力の増大をもたらす。この問題は、シャッターの開いている時間を長くすれば解決する。上記のように1フレームの10以下、あるいは2ミリ秒以下で画像の書き込みがおこなえるという特徴は、その目的に適している。さらに、このような高速での書き込みを要求される液晶表示装置においては、用いる液晶相として、ブルー相を用いることが好ましいが、ブルー相液晶の抵抗率は他の一般的な液晶材料に比べて低いという問題があった。このため、動画表示では問題なくとも、特許文献2の方式で1フレームが数秒以上の静止画表示をおこなわんとすると、たちどころに表示が劣化してしまう。一方、ブルー相液晶に対して、本発明の一を適用すれば、ブルー相液晶によるリーク電流により表示が劣化することは十分に抑制される。すなわち、本発明の1つをブルー相液晶に適用することにより、優れた動画表示フレームシーケンシャルタイプの立体画像表示を含むが可能で、また、静止画表示においては消費電力が少ない液晶表示装置を得ることができる。以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。また、以下の実施の形態で開示された構造や条件等の項目は、他の実施の形態においても適宜、組み合わせることができる。なお、以下に説明する構成において、同様のものを指す符号は異なる図面間で共通の符号を用いて示し、同一部分又は同様な機能を有する部分の詳細な説明は省略することもある。なお、本明細書では、マトリクスにおいて特定の行や列、位置を扱う場合には、符号に座標をつけて、例えば、選択トランジスタTr0n,m、走査線Xmというように表記するが、特に、行や列、位置を特定しない場合や集合的に扱う場合には、選択トランジスタTr0、走査線X、あるいは、単に選択トランジスタ、走査線というように表記することもある。また、図1乃至図10において、特に断らない限り、符号Xn、Xn1等は走査線を、Ym、Ym1等は信号線を、Zn、Zn1あるいはZm、Zm1等は容量線を、W1n、W1n1あるいはW1m、W1m1等は第一電源線を、W2n、W2n1あるいはW2m、W2m1等は第二電源線を、Tr0n,mは選択トランジスタを、Tr1n,m等は第一駆動トランジスタを、Tr2n,m等は第二駆動トランジスタを、Cn,m等はキャパシタを、LCn,m等は表示素子を意味するものとする。実施の形態1本実施の形態では、図1Bに示す電気光学表示装置について説明する。図1Bに示す電気光学表示装置は図1Aに示す電気光学表示装置の変形例である。図1Aと図1Bの差違は、前者は容量線が走査線と平行であったのに対し、後者は容量線が走査線と直交信号線と平行することである。この構造により、信号線は、容量線を横断することが無くなり、そのことによる寄生容量を低減でき、表示信号の減衰を抑制できる。本実施の形態の電気光学表示装置は図3に示す方法と同じ方法で駆動することができる。実施の形態2本実施の形態では、図4に示す電気光学表示装置について説明する。図4に示す電気光学表示装置は図1Aに示す電気光学表示装置の変形例である。図1Aと図4の差違は、前者においては、各行に第一電源線および第二電源線が設けられていたのに対し、後者は各行に第一電源線のみが設けられ、第二駆動トランジスタのドレインが、次行の第一電源線に接続することである。このようにすることにより、全体の配線数を削減することができ、画素の開口率を向上させることができる。例えば、N行M列N、Mは2以上の自然数のマトリクスでは、図1Aの回路構成を有する表示装置は4NM本であるが、図4の回路構成を有する表示装置は3NM1本であり、N-1本の配線を削減できる。図4に示す回路においては、例えば、奇数行の第一電源線には5Vの電位を、偶数行の第一電源線には0Vの電位を与える、あるいは、奇数行の第一電源線には0Vの電位を、偶数行の第一電源線には5Vの電位を与えることにより、図3に示す方法と同じ方法で駆動することができる。実施の形態3本実施の形態では、図5Aおよび図5Bに示す電気光学表示装置について説明する。図5Aに示す電気光学表示装置は図1Aに示す電気光学表示装置の変形例である。図1Aと図5Aの差違は、前者が第一電源線を設けていたのに対し、後者は第一電源線を容量線で代用することである。このようにすることにより、全体の配線数を削減することができ、画素の開口率を向上させることができる。例えば、N行M列N、Mは2以上の自然数のマトリクスでは、図1Aの回路構成を有する表示装置は4NM本であるが、図5Aの回路構成を有する表示装置は3NM本であり、N本の配線を削減できる。また、信号線が横断する配線の数を減らせるため、寄生容量を低減でき、表示信号の減衰を抑制できる。なお、本実施の形態では、容量線の電位は、図3における第一電源線と同様に変動するが、書き込みの過程すなわち、選択トランジスタがオン状態である時間では、一定の値を取ることが好ましい。それ以外の点は、図3に示す方法と同じ方法で駆動することができる。図5Bに示す電気光学表示装置は図5Aに示す電気光学表示装置の変形例である。図5Aと図5Bの差違は、前者が第二電源線を設けていたのに対し、後者は第二電源線を次行の容量線で代用することである。このようにすることにより、全体の配線数を削減することができ、画素の開口率を向上させることができる。例えば、N行M列N、Mは2以上の自然数のマトリクスでは、図5Aの回路構成を有する表示装置は3NM本であるが、図5Bの回路構成を有する表示装置は2NM1本であり、N-1本の配線を削減できる。また、信号線が横断する配線の数を減らせるため、寄生容量を低減でき、表示信号の減衰を抑制できる。実施の形態4本実施の形態では、図6Aおよび図6Bに示す電気光学表示装置について説明する。図6Aに示す電気光学表示装置は図1Aに示す電気光学表示装置の変形例であり、図6Bに示す電気光学表示装置は図1Bに示す電気光学表示装置の変形例である。図1Bと図6Aの差違は、前者が第一電源線と第二電源線を走査線と平行に設けていたのに対し、後者は、それらを信号線と平行に走査線と直交するように設けていることである。このようにすることにより、信号線が横断する配線の数を減らせるため、寄生容量を低減でき、表示信号の減衰を抑制できる。実施の形態5本実施の形態では、図7に示す電気光学表示装置について説明する。図7に示す電気光学表示装置は図6Aに示す電気光学表示装置の変形例である。図6Aと図7の差違は、前者においては、各列に第一電源線および第二電源線が設けられていたのに対し、後者は各列に第二電源線のみが設けられ、第一駆動トランジスタのドレインが、次列の第二電源線に接続することである。このようにすることにより、全体の配線数を削減することができ、画素の開口率を向上させることができる。例えば、N行M列N、Mは2以上の自然数のマトリクスでは、図6Aの回路構成を有する表示装置は2N3M本であるが、図7の回路構成を有する表示装置は2N2M1本であり、M-1本の配線を削減できる。図7に示す回路においては、例えば、奇数列の第二電源線には5Vの電位を、偶数列の第二電源線には0Vの電位を与える、あるいは、奇数列の第二電源線には0Vの電位を、偶数列の第二電源線には5Vの電位を与えることにより駆動することができる。実施の形態6本実施の形態では、図8Aおよび図8Bに示す電気光学表示装置について説明する。図8Aに示す電気光学表示装置は図6Bに示す電気光学表示装置の変形例である。図6Bと図8Aの差違は、前者が第二電源線を設けていたのに対し、後者は第二電源線を容量線で代用することである。このようにすることにより、全体の配線数を削減することができ、画素の開口率を向上させることができる。例えば、N行M列N、Mは2以上の自然数のマトリクスでは、図6Bの回路構成を有する表示装置はN4M本であるが、図8Aの回路構成を有する表示装置はN3M本であり、M本の配線を削減できる。図8Bに示す電気光学表示装置は図8Aに示す電気光学表示装置の変形例である。図8Aと図8Bの差違は、前者が第一電源線を設けていたのに対し、後者は第一電源線を次列の容量線で代用することである。このようにすることにより、全体の配線数を削減することができ、画素の開口率を向上させることができる。例えば、N行M列N、Mは2以上の自然数のマトリクスでは、図8Aの回路構成を有する表示装置はN3M本であるが、図8Bの回路構成を有する表示装置はN2M1本であり、M-1本の配線を削減できる。実施の形態7本実施の形態では、図9Aおよび図9Bに示す電気光学表示装置について説明する。図9Aに示す電気光学表示装置は図1Aに示す電気光学表示装置の変形例である。図1Aと図9Aの差違は、前者が容量線を設けていたのに対し、後者は容量線を次行の走査線で代用することである。このようにすることにより、全体の配線数を削減することができ、画素の開口率を向上させることができる。例えば、N行M列N、Mは2以上の自然数のマトリクスでは、図1Aの回路構成を有する表示装置は4NM本であるが、図9Aの回路構成を有する表示装置は3NM1本であり、N-1本の配線を削減できる。図9Bに示す電気光学表示装置は図9Aに示す電気光学表示装置の変形例である。図9Aと図9Bの差違は、前者が第二電源線を設けていたのに対し、後者は第二電源線を次行の第一電源線で代用することである。このようにすることにより、全体の配線数を削減することができ、画素の開口率を向上させることができる。例えば、N行M列N、Mは2以上の自然数のマトリクスでは、図9Aの回路構成を有する表示装置は3NM1本であるが、図9Bの回路構成を有する表示装置は2NM2本であり、N-1本の配線を削減できる。実施の形態8本実施の形態では、図10Aおよび図10Bに示す電気光学表示装置について説明する。図10Aに示す電気光学表示装置は図6Aに示す電気光学表示装置の変形例である。図6Aと図10Aの差違は、前者が容量線を設けていたのに対し、後者は容量線を次行の走査線で代用することである。このようにすることにより、全体の配線数を削減することができ、画素の開口率を向上させることができる。例えば、N行M列N、Mは2以上の自然数のマトリクスでは、図6Aの回路構成を有する表示装置は2N3M本であるが、図10Aの回路構成を有する表示装置はN3M1本であり、N-1本の配線を削減できる。図10Bに示す電気光学表示装置は図10Aに示す電気光学表示装置の変形例である。図10Aと図10Bの差違は、前者が第一電源線を設けていたのに対し、後者は第一電源線を次列の第二電源線で代用することである。このようにすることにより、全体の配線数を削減することができ、画素の開口率を向上させることができる。例えば、N行M列N、Mは2以上の自然数のマトリクスでは、図10Aの回路構成を有する表示装置はN3M1本であるが、図10Bの回路構成を有する表示装置はN2M2本であり、M-1本の配線を削減できる。実施の形態9本実施の形態では、実施の形態1乃至8で説明した電気光学表示装置の作製方法の例について説明する。図11に本実施の形態の作製工程断面図を示すが、この図は、作製工程を概念的に示すもので、特定の断面を示したものではない。まず、ガラスやその他の適切な基板101を用意する。基板101の表面は酸化珪素、窒化珪素、酸化アルミニウム、窒化アルミニウム等の被膜によりコーティングされていてもよい。基板101上に単層あるいは多層の金属膜を堆積し、これを加工して配線102a、102b、102cを形成する。図11Aにおいて、配線102aおよび102cはそれぞれ2カ所に描かれているが、これは1つの配線の2カ所での断面であることを意味する。また、配線102cは、例えば、走査線の一部として用いられることがある。配線102a、102b、102cの材料としては、後に形成する酸化物半導体とオーミック接触を形成する材料が好ましい。そのような材料としては、その仕事関数Wが酸化物半導体の電子親和力φ酸化物半導体の導電帯の下限と真空準位の間のエネルギー差とほぼ同じか小さい材料が挙げられる。すなわち、W<φ0.3[eV]の関係を満たせばよい。例えば、チタン、モリブデン、窒化チタン等である。その後、絶縁膜をスパッタ法等の公知の成膜方法で形成し、これをエッチングして、絶縁膜103を得る。ここでは、絶縁膜103は、配線102a、102cの一部を覆うように形成する。絶縁膜103としては、酸化珪素、酸化アルミニウム、酸化ハフニウム、酸化ランタン、窒化アルミニウム等を用いるとよい。あるいは、アルミニウムとガリウムの複合酸化物好ましくは、アルミニウム/ガリウムが0.5以上3以下のようなバンドギャップが6eV以上8eV以下の複合酸化物を用いてもよい。これらの単層膜のみならず多層膜を用いてもよい。リーク電流を減らす目的から、絶縁膜103の厚さは10nm以上が好ましく、例えば、50nm以上200nm以下とするとよい。また、絶縁膜103中の水素濃度は、1×1018cm-3未満、好ましくは、1×1016cm-3未満とするとよい。そのためには、熱処理や塩素プラズマ処理、酸素プラズマ処理をおこなうとよい。絶縁膜103は、ボトムゲート型のトランジスタのゲート絶縁膜となる。また、絶縁膜103はキャパシタの誘電体ともなる。ここまでの様子を図11Aに示す。次に、厚さ3nm乃至30nmの酸化物半導体膜をスパッタ法により形成する。酸化物半導体膜の作製方法はスパッタ法以外でもよい。酸化物半導体はガリウムとインジウムを含むことが好ましい。半導体メモリ装置の信頼性を高めるためには、酸化物半導体膜中の水素濃度は、1×1018cm-3未満、好ましくは1×1016cm-3未満とするとよい。組成比ガリウム/インジウムは、0.5以上2未満、好ましくは、0.9以上1.2未満とするとよい。ガリウム、インジウム以外に亜鉛を含んでもよい。この酸化物半導体膜をエッチングして島状の酸化物半導体領域104a、104bを形成する。半導体特性を改善するため島状の酸化物半導体領域104a、104bに熱処理を施すことは好ましい。あるいは、酸素プラズマ処理をおこなうことでも同等の効果が得られる。熱処理と酸素プラズマ処理をそれぞれおこなう、あるいは同時におこなってもよい。かくして、配線102a、102bと島状の酸化物半導体領域104aが接触する構造が得られる。その後、絶縁膜をスパッタ法等の公知の成膜方法で形成し、これをエッチングして、絶縁膜105を得る。ここでは、絶縁膜105は、配線102a、102b、102cの一部と島状の酸化物半導体領域104aを覆うように形成する。リーク電流を減らす目的から、絶縁膜105の厚さは10nm以上が好ましく、例えば、50nm以上200nm以下とするとよい。絶縁膜105は、トップゲート型トランジスタのゲート絶縁膜となる。また、絶縁膜105中の水素濃度は、1×1018cm-3未満、好ましくは、1×1016cm-3未満とするとよい。そのためには、熱処理や塩素プラズマ処理、酸素プラズマ処理をおこなうとよい。また、絶縁膜105形成後にも島状の酸化物半導体領域104a、104bの特性を改善するため熱処理をしてもよい。その他の条件は絶縁膜103を参照すればよい。ここまでの様子を図11Bに示す。その後、導電性材料により配線106a、106bを形成する。配線106a、106bは、トップゲート型トランジスタ107aのゲートやボトムゲート型トランジスタ107cのソースあるいはドレインに接続する電極となる。また、配線106bは信号線となる。配線106a、106bとしては、配線102a、102b、102cと同様な材料を用いればよい。ここまでの様子を図11Cに示す。図11Cには、トップゲート型トランジスタ107aやボトムゲート型トランジスタ107c以外にも、配線の交差部107bやキャパシタ107dも示されている。ここで、キャパシタ107dにおいては電極間の絶縁体としては、絶縁膜103が用いられる。一方、配線の交差部107bにおいては、2つの絶縁膜103と105が重なった構造となる。このような構造とすることにより、配線の交差部107bでの寄生容量を低減できる。なお、さらに配線の寄生容量低減するのであれば、さらに、交差部に選択的に、厚くて誘電率の低い膜を設けてもよい。上記のような作製工程によって得られる電気光学表示装置の画素の回路配置の例を図13に示す。図13Aは、図11Bの段階に相当するものであり、島状の酸化物半導体領域104a、104bを形成した後あるいは絶縁膜105を形成した後の様子を、上面から見たものであり、符号は図11のものと一致する。なお、図13においては、絶縁膜103、絶縁膜105等一部のものは表示していない。配線102cは選択トランジスタのゲートかつ走査線である。また、配線102aは第一駆動トランジスタのドレイン、配線102bは第一駆動トランジスタのソース表示素子の第一電極、配線102dは当該行の容量線、配線102eは第二駆動トランジスタのソース表示素子の第二電極であり、配線102fは第二駆動トランジスタのドレインかつ次行の容量線である。配線102dおよび配線102fは幅の広い部分があり、ここでは、キャパシタの一方の電極となる。また、配線102aにも幅の広い部分があり、ここも、キャパシタの一方の電極となる。配線102a、102d、102fには、上層への接続のための部分が設けられる。なお、配線102d、102e、102fは図11には図示されていない。また、配線102a、102b、102c、102e、102fに重なって、島状の酸化物半導体領域104a、104b、104cが設けられる。なお、選択トランジスタはボトムゲート型であり、第一駆動トランジスタおよび第二駆動トランジスタはトップゲート型である。図13Bは、図11Cの段階に相当するものであり、配線106a、106b、106c、106dを形成した後の様子を、上面から見たものであり、符号は図11のものと一致する。配線106bは、選択トランジスタのドレインであり、また、当該列の信号線である。配線106cは、配線102cをまたいで設けられ、容量線である配線102dに設けられる接続部分と接触し、また、第一駆動トランジスタのドレインである配線102aに設けられる接続部分と接触することにより、容量線と第一駆動トランジスタのドレインを結ぶ接続電極として機能する。配線106dも配線106cと同様な機能を有する接続電極である。なお、配線106dは図11には図示されていない。配線106aは、選択トランジスタのソースであり、第一駆動トランジスタのゲート、第二駆動トランジスタのゲートを兼ねている。また、配線106aは、配線102a、102dの多くの部分で重なり、キャパシタを構成する。配線106eも配線106aと同様な機能を有する配線である。なお、配線106eは図11には図示されていない。実施の形態10本実施の形態では、実施の形態1乃至8で説明した電気光学表示装置の作製方法の例について説明する。図12に本実施の形態の作製工程断面図を示すが、この図は、作製工程を概念的に示すもので、特定の断面を示したものではない。なお、多くの方法や材料等は実施の形態9に用いたものを使用できる。したがって、特に異なる材料や条件を使用しなければならない場合以外は、説明を省略する。まず、基板201を用意する。次に、基板201上に単層あるいは多層の金属膜により配線202a、202b、202c、202d、202eを形成する。配線202a、202b、202c、202d、202eは、トランジスタのゲートや走査線等の配線やキャパシタの電極となる。配線202a、202b、202c、202d、202eとしては、上面の部分に用いられている材料の仕事関数が、その後に形成する酸化物半導体の電子親和力より0.5eV以上高い材料であることが好ましい。そのような材料としては、例えば、タングステン、金、白金、p型シリコン等が挙げられる。もちろん、導電性を高めるため、より抵抗率の低い材料をその下の層に設けてもよい。さらに、絶縁膜203をスパッタ法等の公知の成膜方法で形成する。絶縁膜203としては、実施の形態9の絶縁膜103と同様な条件のものを用いればよい。ここまでの様子を図12Aに示す。次に、厚さ3乃至30nmの酸化物半導体膜をスパッタ法により形成する。酸化物半導体膜としては、実施の形態9に示したものと同様な条件のものを用いればよい。これをエッチングして、島状の酸化物半導体領域204a、204bを形成する。さらに、単層あるいは多層の金属膜により電極205a、205b、205c、205d、205eを形成する。電極205a、205b、205c、205d、205eとしては、実施の形態9に配線102a、102b、102cとして適しているとして示したものを用いればよい。電極205a、205b、205c、205d、205eはトランジスタのソースやドレイン、あるいはキャパシタの電極となる。ここまでの様子を図12Bに示す。その後、単層もしくは多層の絶縁膜よりなり、表面が平坦な層間絶縁物206を形成する。層間絶縁物206の厚さは、500nm以上が好ましい。また、層間絶縁物206の最下層島状酸化物半導体領域204a、204bに接する部分は、厚さ100nm以上にわたって、水素濃度は、1×1018cm-3未満、好ましくは、1×1016cm-3未満とすることが好ましい。そのためには、成膜方法として、雰囲気に水素化合物水を含むを極端に減らしたスパッタ法等を採用し、また、成膜後に熱処理や塩素プラズマ処理、酸素プラズマ処理をおこなうとよい。例えば、厚さ100nmの酸化珪素膜をスパッタ法で成膜した後、酸素プラズマ処理をおこない、さらに、スパッタ法で厚さ100nmの酸化アルミニウム膜を形成してから、スピンオングラス法で、厚さ300nm乃至600nmの酸化珪素膜を堆積したものを層間絶縁物206としてもよい。さらに、層間絶縁物206を、選択的にエッチングして、配線202bや電極205a、205b、205c、205d、205eに達するコンタクトホールを形成する。そして、単層もしくは多層の金属膜により配線207a、207b、207c、207d、207eを形成する。配線207a、207b、207c、207d、207eは、信号線等の配線や接続電極等になる。ここまでの様子を図12Cに示す。図12Cには、選択トランジスタや第一駆動トランジスタ、第二駆動トランジスタとなるボトムゲート型トランジスタ208a、208d、配線の接続部208b、配線の交差部208c、キャパシタ208eが示されている。本実施の形態では、層間絶縁物206として、十分な厚さの絶縁体を形成したため、配線間の寄生容量は十分に低減できる。実施の形態11本実施の形態では、実施の形態1乃至8に示した電気光学表示装置を用いた電子機器について説明する。これらの電気光学表示装置は、パーソナルコンピュータ、携帯通信機器、画像表示装置、映像再生装置、画像映像撮像装置、ゲーム機、電子書籍等の機器に用いることができる。"