"基板であって、10ppm/°C未満のCTEと、該基板を通って延在していない凹部を有する主面と、該凹部内に配置された、弾性係数が10GPa未満である材料と、を有する基板と、前記凹部の上に重なり、かつ前記基板によって支持されるアンカー部分から延在している接合部分を備える導電性素子であって、該接合部分は、該超小型電子ユニットの外部のコンポーネントに接続するために前記主面において少なくとも部分的に露出している、導電性素子と、を具備する、超小型電子ユニット。前記基板は、CTEが7ppm/°C未満である、請求項1に記載の超小型電子ユニット。前記接合部分は、前記超小型電子ユニットの動作、製造又は試験中に存在する可能性がある応力等の、該接合部分に対する応力を低減するように移動可能である、請求項1に記載の超小型電子ユニット。前記基板は、本質的に、半導体、ガラス及びセラミックからなる群から選択される1つの材料からなる、請求項1に記載の超小型電子ユニット。前記基板は、複数の能動半導体デバイスを備え、前記導電性素子は、前記複数の能動半導体デバイスのうちの少なくとも1つに電気的に接続されている、請求項1に記載の超小型電子ユニット。前記凹部内に配置された前記材料は、ポリイミド、シリコーン及びエポキシからなる群から選択された少なくとも1つの材料を含む、請求項1に記載の超小型電子ユニット。前記凹部は、前記基板を通って延在していない、請求項1に記載の超小型電子ユニット。前記接合部分は、前記基板の前記主面に対して実質的に平行な方向に延在している、請求項1に記載の超小型電子ユニット。前記アンカー部分及び前記接合部分は同じ方向に延在している、請求項1に記載の超小型電子ユニット。前記導電性素子は、前記基板の前記主面とは反対側の第2の面に向かって延在している導電性ビアに電気的に結合されている、請求項9に記載の超小型電子ユニット。前記導電性ビアは前記第2の面において露出している、請求項10に記載の超小型電子ユニット。前記導電性ビアは、前記基板において前記第2の面から前記主面まで延在している孔内に延在している、請求項10に記載の超小型電子ユニット。前記孔は、前記主面から前記第2の面に向かって延在している第1の開口部と、該第1の開口部から前記第2の面まで延在している第2の開口部と、を含み、前記第1の開口部及び前記第2の開口部の内面は、前記主面に対してそれぞれ第1の方向及び第2の方向に延在して、実質的な角度を画定している、請求項12に記載の超小型電子ユニット。少なくとも第1の超小型電子ユニット及び第2の超小型電子ユニットを備える積層アセンブリであって、該第1の超小型電子ユニットは請求項1に記載の超小型電子ユニットであり、前記第2の超小型電子ユニットは、該第1の超小型電子ユニットと積層されており、該積層アセンブリ内の前記第1の超小型電子ユニットの前記基板は、前記第2の超小型電子ユニットの基板と電気的に接続されている、積層アセンブリ。前記第1の超小型電子ユニットの前記接合部分と前記第2の超小型電子ユニットの導電性素子とに電気的に結合されている導体塊を更に具備する、請求項14に記載の積層アセンブリ。請求項1に記載の構造体と、該構造体に電気的に接続された1つ又は複数の他の電子コンポーネントと、を具備するシステム。ハウジングを更に具備し、前記構造体及び前記他の電子コンポーネントは前記ハウジングに実装されている、請求項16に記載のシステム。請求項1のいずれか一項に記載の複数の超小型電子アセンブリを備えるモジュールであって、前記超小型電子アセンブリの各々にかつ各々から信号を伝送するための共通の電気的インタフェースを有している、モジュール。CTEが10ppm/°C未満である基板の主面に支持される導電性素子を形成するステップと、前記主面から、少なくとも前記導電性素子の接合部分を支持する材料を除去するステップであって、それにより前記基板を通って延在しない凹部を形成し、前記接合部分が前記基板によって支持されず、一方で、前記接合部分に隣接する前記導電性素子のアンカー部分が前記基板によって支持されるようにする、除去するステップと、弾性係数が10GPa未満である材料を前記凹部内に堆積させるステップと、を含み、前記接合部分は、前記超小型電子ユニットの外部のコンポーネントに接続するために前記基板の前記主面において少なくとも部分的に露出する、超小型電子ユニットを製造する方法。前記基板は、CTEが7ppm/°C未満である、請求項19に記載の方法。前記基板は、本質的に、半導体、ガラス及びセラミックからなる群から選択される1つの材料からなる、請求項19に記載の方法。前記基板は、複数の能動半導体デバイスを備え、前記導電性素子を形成する前記ステップは、前記導電性素子を、前記複数の能動半導体デバイスのうちの少なくとも1つに電気的に接続する、請求項19に記載の方法。前記導電性素子を形成する前記ステップは、前記接合部分が前記主面に対して実質的に平行に配置されるように行われる、請求項19に記載の方法。前記基板から材料を除去し、前記主面から該主面とは反対側の前記基板の第2の面まで延在する孔を形成するステップと、前記孔内に延在する導電性ビアを、該導電性ビアが前記導電性素子に電気的に結合されかつ前記第2の面に向かって延在するように形成するステップと、を更に含む、請求項19に記載の方法。前記基板から材料を除去し、孔を形成する前記ステップは、前記主面から前記第2の面に向かって延在する第1の開口部と、該第1の開口部から前記第2の面まで延在する第2の開口部と、を形成するステップを含み、前記第1の開口部及び前記第2の開口部の内面は、前記主面に対してそれぞれ第1の方向及び第2の方向に延在して、実質的な角度を画定する、請求項24に記載の方法。少なくとも第1の超小型電子素子及び第2の超小型電子素子を備える積層アセンブリを製造する方法であって、該第1の超小型電子素子は請求項19に記載の通りに製造され、該方法は、前記第1の超小型電子ユニットの前記基板を前記第2の超小型電子ユニットの基板に電気的に接続するステップを更に含む、方法。CTEが10ppm/°C未満である基板から材料を除去するステップであって、それにより、該基板の主面から該主面とは反対側の第2の面まで延在する孔を形成する、基板から材料を除去するステップと、前記主面の上方に延在しかつ該主面上に支持される接合部分と、前記基板に対して固定されたアンカー部分と、前記接合部分から前記アンカー部分まで下方に延在する接続部分と、を有する導電性素子を形成するステップであって、前記接続部分の表面は、前記孔の内面の輪郭に沿う輪郭を有する、導電性素子を形成するステップと、前記主面から、少なくとも前記導電性素子の接合部分を支持する材料を除去するステップであって、それにより、凹部を、前記接合部分が少なくとも部分的に該凹部の上に重なるように、かつ前記接続部分の前記表面の前記輪郭が前記凹部の内面の輪郭に沿わないように形成する、前記主面から材料を除去するステップと、弾性係数が10GPa未満である材料を前記凹部内に堆積させるステップと、を含み、前記接合部分は、前記超小型電子ユニットの外部のコンポーネントに接続するために前記基板の前記主面において少なくとも部分的に露出する、超小型電子ユニットを製造する方法。前記基板は、CTEが7ppm/°C未満である、請求項27に記載の方法。前記導電性素子を形成する前記ステップの前に、前記孔内に延在しかつ前記第2の面に向かって延在する導電性ビアを形成するステップを更に含み、それにより、前記導電性素子を形成する前記ステップは、該導電性素子を前記導電性ビアに電気的に結合する、請求項27に記載の方法。前記導電性素子を形成する前記ステップは、前記接合部分が前記接続部分に対して中心合わせされないように行われる、請求項27に記載の方法。前記基板は、本質的に、半導体、ガラス及びセラミックからなる群から選択される1つの材料からなる、請求項27に記載の方法。前記基板は、複数の能動半導体デバイスを備え、前記導電性素子を形成する前記ステップは、該導電性素子を前記複数の能動半導体デバイスのうちの少なくとも1つに電気的に接続する、請求項27に記載の方法。前記導電性素子を形成する前記ステップは、前記接合部分が内部穴を画定するように行われる、請求項27に記載の方法。前記導電性素子を形成する前記ステップは、前記穴が前記接合部分を通って前記接続部分内へ延在するように行われる、請求項33に記載の方法。前記穴の少なくとも一部分内に誘電材料を堆積させるステップを更に含む、請求項34に記載の方法。前記基板から材料を除去する前記ステップであって、それにより孔を形成する前記ステップは、前記主面から前記第2の面に向かって延在する第1の開口部と、該第1の開口部から前記第2の面まで延在する第2の開口部と、を形成するステップを含み、前記第1の開口部及び前記第2の開口部の内面は、前記主面に対してそれぞれ第1の方向及び第2の方向に延在して、実質的な角度を画定する、請求項27に記載の方法。少なくとも第1の超小型電子素子及び第2の超小型電子素子を備える積層アセンブリを製造する方法であって、該第1の超小型電子素子は請求項27に記載の通りに製造され、該方法は、前記第1の超小型電子ユニットの前記基板を前記第2の超小型電子ユニットの基板に電気的に接続するステップを更に含む、方法。半導体コンタクト形成及び相互接続において進歩があったにも関らず、電気的相互接続の信頼性を向上させるとともに半導体チップのサイズを最小限にするために、依然として改善が必要である。本発明のこれらの属性は、以下に説明するように超小型電子パッケージの構造によって達成される。本発明の一態様によれば、超小型電子ユニットは、基板及び導電性素子を備えることができる。基板は、10ppm/°C未満のCTEと、基板を通って延在していない凹部を有する主面と、凹部内に配置された弾性係数が10GPa未満の材料と、を有することができる。導電性素子は、凹部の上に重なりかつ基板によって支持されるアンカー部分から延在している、接合部分を備えることができる。接合部分を、超小型電子ユニットの外部のコンポーネントに接続するために、主面において少なくとも部分的に露出させることができる。一実施の形態では、前記基板は、7ppm/°C未満のCTEを有することができる。特定の実施の形態では、前記接合部分は、前記超小型電子ユニットの動作、製造又は試験中に存在する可能性がある応力等の、該接合部分に対する応力を低減するように、移動可能とすることができる。例示的な実施の形態では、前記基板は、本質的に、半導体、ガラス及びセラミックからなる群から選択される1つの材料からなることができる。一実施の形態では、前記基板は、複数の能動半導体デバイスを備えることができ、前記導電性素子は、前記複数の能動半導体デバイスのうちの少なくとも1つに電気的に接続することができる。特定の実施の形態では、前記凹部内に配置された前記材料は、ポリイミド、シリコーン及びエポキシからなる群から選択された少なくとも1つの材料を含むことができる。例示的な実施の形態では、前記凹部は、前記基板を通って延在していなくてもよい。一実施の形態では、前記接合部分は、前記基板の前記主面に対して実質的に平行な方向に延在することができる。特定の実施の形態では、前記アンカー部分及び前記接合部分は同じ方向に延在することができる。例示的な実施の形態では、前記導電性素子は、前記基板の前記主面とは反対側の第2の面に向かって延在している導電性ビアに電気的に結合することができる。一実施の形態では、前記導電性ビアは前記第2の面において露出することができる。特定の実施の形態では、前記導電性ビアは、前記基板において前記第2の面から前記主面まで延在している孔内に延在することができる。一実施の形態では、前記孔は、前記主面から前記第2の面に向かって延在している第1の開口部と、該第1の開口部から前記第2の面まで延在している第2の開口部と、を含むことができる。前記第1の開口部及び前記第2の開口部の内面は、前記主面に対してそれぞれ第1の方向及び第2の方向に延在して、実質的な角度を画定することができる。例示的な実施の形態では、積層アセンブリが、少なくとも第1の超小型電子ユニット及び第2の超小型電子ユニットを備えることができ、前記第2の超小型電子ユニットは、前記第1の超小型電子ユニットと積層されており、該積層アセンブリ内の前記第1の超小型電子ユニットの前記基板は、前記第2の超小型電子ユニットの基板と電気的に接続されている。特定の実施の形態では、前記積層アセンブリは、前記第1の超小型電子ユニットの前記接合部分と前記第2の超小型電子ユニットの導電性素子とに電気的に結合されている導体塊を更に具備することができる。本発明の別の態様によれば、超小型電子ユニットは、基板及び導電性素子を備えることができる。基板は、10ppm/°C未満のCTEと、基板を通って延在していない凹部を有する主面と、凹部内に配置された弾性係数が10GPa未満の材料と、を有することができる。導電性素子は、基板に対して固定されたアンカー部分と、少なくとも部分的に凹部の上に重なる接合部分と、接合部分からアンカー部分まで下方に延在する接続部分と、を有することができる。接合部分は、アンカー部分から離れる方向に延在することができ、超小型電子ユニットの外部のコンポーネントに接続するために主面において露出することができる。接続部分は、凹部の内面の輪郭に沿わない輪郭を有することができる。例示的な実施の形態では、前記基板は、7ppm/°C未満のCTEを有することができる。一実施の形態では、前記接合部分は、前記超小型電子ユニットの動作、製造又は試験中に存在する可能性がある応力等の、該接合部分に対する応力を低減するように、移動可能とすることができる。特定の実施の形態では、前記基板は、本質的に、半導体、ガラス及びセラミックからなる群から選択される1つの材料からなることができる。一実施の形態では、前記基板は、複数の能動半導体デバイスを備えることができ、前記導電性素子は、前記複数の能動半導体デバイスのうちの少なくとも1つに電気的に接続することができる。例示的な実施形態では、前記接続部分は凹部内へ延在することができる。特定の実施形態では、前記導電性素子は、前記基板の前記主面とは反対側の第2の面に向かって延在している導電性ビアに電気的に結合することができる。一実施形態では、導電性ビアは前記第2の面において露出することができる。例示的な実施形態では、前記導電性ビアは、前記基板において前記第2の面から前記主面まで延在している孔内に延在することができる。特定の実施形態では、前記孔は、前記主面から前記第2の面に向かって延在している第1の開口部と、該第1の開口部から前記第2の面まで延在している第2の開口部と、を含むことができる。前記第1の開口部及び前記第2の開口部の内面は、前記主面に対してそれぞれ第1の方向及び第2の方向に延在して、実質的な角度を画定することができる。一実施形態では、前記アンカー部分は、前記孔の内面の輪郭に沿う輪郭を有することができる。例示的な実施形態では、前記接合部分は内部穴を画定することができる。一実施形態では、前記穴は、前記接合部分を通って前記接続部分内に延在することができる。特定の実施形態では、前記穴の少なくとも一部を、誘電材料で充填することができる。例示的な実施形態では、積層アセンブリが、少なくとも第1の超小型電子ユニット及び第2の超小型電子ユニットを備えることができ、前記第2の超小型電子ユニットは、前記第1の超小型電子ユニットと積層されており、該積層アセンブリ内の前記第1の超小型電子ユニットの前記基板は、前記第2の超小型電子ユニットの基板と電気的に接続されている。特定の実施の形態では、前記積層アセンブリ前記第1の超小型電子ユニットの前記接合部分と前記第2の超小型電子ユニットの導電性素子とに電気的に結合されている導体塊を更に具備することができる。本発明の更に別の態様によれば、超小型電子ユニットを製造する方法が、CTEが10ppm/°C未満である基板の主面に支持される導電性素子を形成するステップと、前記主面から、少なくとも導電性素子の接合部分を支持する材料を除去するステップであって、それにより前記基板を通って延在しない凹部を形成する、除去するステップと、弾性係数が10GPa未満である材料を前記凹部内に堆積させるステップと、を含むことができる。前記接合部分は、基板によって支持されなくてもよく、一方で、前記接合部分に隣接する前記導電性素子のアンカー部分は前記基板によって支持することができる。前記接合部分は、前記超小型電子ユニットの外部のコンポーネントに接続するために、前記基板の主面において少なくとも部分的に露出することができる。一実施形態では、前記基板は、7ppm/°C未満のCTEを有することができる。例示的な実施形態では、前記基板は、本質的に、半導体、ガラス及びセラミックからなる群から選択される1つの材料からなることができる。特定の実施形態では、前記基板は、複数の能動半導体デバイスを含むことができ、前記導電性素子を形成する前記ステップは、前記導電性素子を、前記複数の半導体デバイスのうちの少なくとも1つに電気的に接続することができる。例示的な実施形態では、導電性素子を形成するステップを、前記接合部分が前記主面に対して実質的に平行に配置されるように行うことができる。一実施形態では、本方法は、基板から材料を除去し、前記主面から該主面とは反対側の基板の第2の面まで延在する孔を形成するステップと、前記孔内に延在する導電性ビアを、該導電性ビアが前記導電性素子に電気的に結合されかつ前記第2の面に向かって延在するように形成するステップと、を更に含むことができる。特定の実施形態では、前記基板から材料を除去し、孔を形成する前記ステップは、前記主面から前記第2の面に向かって延在する第1の開口部と、該第1の開口部から前記第2の面まで延在する第2の開口部と、を形成するステップを含むことができる。前記第1の開口部及び前記第2の開口部の内面は、前記主面に対してそれぞれ第1の方向及び第2の方向に延在して、実質的な角度を画定することができる。一実施形態では、少なくとも第1の超小型電子ユニット及び第2の超小型電子ユニットを備える積層アセンブリを製造する方法は、前記第1の超小型電子ユニットの前記基板を前記第2の超小型電子ユニットの基板に電気的に接続するステップを更に含むことができる。本発明の更に別の態様によれば、超小型電子ユニットを製造する方法が、CTEが10ppm/°C未満である基板から材料を除去するステップであって、それにより、該基板の主面から、該主面とは反対側の第2の面まで延在する孔を形成する、基板から材料を除去するステップと、前記主面の上方に延在しかつ該主面上に支持される接合部分と、前記基板に対して固定されたアンカー部分と、前記接合部分から前記アンカー部分まで下方に延在する接続部分と、を有する導電性素子形成するステップと、前記主面から、少なくとも前記導電性素子の接合部分を支持する材料を除去するステップであって、それにより、凹部を、前記接合部分が少なくとも部分的に該凹部の上に重なるように形成する、前記主面から材料を除去するステップと、弾性係数が10GPa未満である材料を前記凹部内に堆積させるステップと、を含むことができる。前記接続部分の表面は、前記孔の内面の輪郭に沿う輪郭を有することができる。前記接続部分の前記表面の輪郭は、前記凹部の内面の輪郭に沿わなくてもよい。前記接合部分は、前記超小型電子ユニットの外部のコンポーネントに接続するために、前記基板の前記主面において少なくとも部分的に露出することができる。特定の実施形態では、基板は、7ppm/°C未満のCTEを有することができる。例示的な実施形態では、前記超小型電子ユニットを製造する方法は、前記導電性素子を形成する前記ステップの前に、前記孔内に延在しかつ前記第2の面に向かって延在する導電性ビアを形成するステップを更に含むことができ、それにより、前記導電性素子を形成する前記ステップは、該導電性素子を前記導電性ビアに電気的に結合する。一実施形態では、前記導電性素子を形成する前記ステップを、前記接合部分が前記接続部分に対して中心合わせされないように行うことができる。特定の実施形態では、前記基板は、本質的に、半導体、ガラス及びセラミックからなる群から選択された1つの材料からなることができる。例示的な実施形態では、前記基板は、複数の能動半導体デバイスを備えることができ、前記導電性素子を形成する前記ステップは、該導電性素子を前記複数の能動半導体デバイスのうちの少なくとも1つに電気的に接続することができる。一実施形態では、前記導電性素子を形成する前記ステップを、前記接合部分が内部穴を画定するように行うことができる。特定の実施形態では、前記導電性素子を形成する前記ステップを、前記穴が前記接合部分を通って前記接続部分内へ延在するように行うことができる。一実施形態では、前記超小型電子ユニットを製造する方法は、前記穴の少なくとも一部分内に誘電材料を堆積させるステップを更に含むことができる。特定の実施形態では、前記基板から材料を除去する前記ステップであって、それにより孔を形成する前記ステップは、前記主面から前記第2の面に向かって延在する第1の開口部と、該第1の開口部から前記第2の面まで延在する第2の開口部と、を形成するステップを含むことができる。前記第1の開口部及び前記第2の開口部の内面は、前記主面に対してそれぞれ第1の方向及び第2の方向に延在して、実質的な角度を画定することができる。例示的な実施形態では、少なくとも第1の超小型電子ユニット及び第2の超小型電子ユニットを備える積層アセンブリを製造する方法は、前記第1の超小型電子ユニットの前記基板を前記第2の超小型電子ユニットの基板に電気的に接続するステップを更に含むことができる。本発明の更なる態様は、他の電子デバイスとともに、本発明の上述した態様による超小型電子構造体、本発明の上述した態様による複合チップ、又は両方を組み込んだシステムを提供する。例えば、本システムを、携帯型ハウジングとすることができる単一ハウジング内に配置することができる。本発明のこの態様の好ましい実施の形態によるシステムを、同等の従来のシステムよりも小型にすることができる。本発明の更なる態様は、本発明の上述した態様による複数の超小型電子アセンブリを備えることができるモジュールを提供する。各モジュールは、前記超小型電子アセンブリの各々にかつ各々から信号を伝送するための共通の電気的インタフェースを有することができる。図1Aを参照すると、本発明の一実施形態による積層型超小型電子アセンブリ10は、第1の超小型電子素子12及び第2の超小型電子素子14を備えている。幾つかの実施形態では、第1の超小型電子素子12及び第2の超小型電子素子14を、半導体チップ、ウェハ、誘電体基板等とすることができる。例えば、第1の超小型電子ユニット12及び第2の超小型電子ユニット14の一方又は両方は、メモリ記憶素子を備えることができる。本明細書で用いるとき、メモリ記憶素子は、電気的インタフェースによってデータを伝送するため等のために、メモリセルにデータを格納しかつそこからデータを検索するように使用可能な回路とともにアレイで配置された多数のメモリセルを指す。第1の超小型電子ユニット12は、基板20であって、主面21から部分的にその基板を通って主面とは反対側の第2の面22に向かって延在している凹部30を有する基板20と、導電性素子40であって、基板によって支持されるアンカー部分41、アンカー部分から延在している接合部分42であって、少なくとも部分的に凹部30の上に重なり、かつ第1の超小型電子ユニットの外部のコンポーネントと相互接続するために主面において少なくとも部分的に露出している接合部分42、及び端部分46を有する導電性素子40と、を備えている。図示するように、端部分46は、接合部分42の端部に位置している。誘電体領域50が、少なくとも凹部30内の内面31の上に重なっている。図1Aにおいて、主面21に対して平行な方向を、本明細書では水平方向又は横方向と呼ぶのに対し、表面に直交する方向を、本明細書では上方向又は下方向と呼び、本明細書ではまた垂直方向とも呼ぶ。本明細書で言及する方向は、言及する構造体の基準系にある。したがって、これらの方向は、標準の基準系又は重力基準系に対する任意の向きに位置することができる。1つの特徴が面の上方に別の特徴よりも高い高さに配置されていると言う場合、それは、その1つの特徴が、その面から離れる同じ直交方向において他方の特徴よりも遠い距離にあることを意味する。逆に、1つの特徴が面の上方に別の特徴よりも低い高さに配置されていると言う場合、それは、その1つの特徴が、その面から離れる同じ直交方向において他方の特徴よりも近い距離にあることを意味する。基板20は、好ましくは、熱膨張係数CTEが10×10-6/°Cすなわちppm/°C未満である。特定の実施形態では、基板20は、7×10-6/°Cすなわちppm/°C未満の熱膨張係数CTEを有することができる。基板20は、好ましくは、本質的に半導体、ガラス又はセラミック等の材料からなる。基板20が、シリコン等の半導体から作製される実施形態では、複数の能動半導体デバイス例えばトランジスタ、ダイオード等を、主面21又は第2の面22及び/又はその下方に位置する基板20の能動半導体領域に配置することができる。基板20の主面21と第2の面22との間の厚さは、通常、200μm未満であり、著しく小さく、例えば130μm、70μm又は更にはそれより小さくすることができる。基板20は、主面21と少なくとも1つの導電性素子40との間に配置された誘電体層を更に備えることができる。誘電体層が、第2の面22の上に重なることができる。こうした誘電体層は、基板20から導電性素子を電気的に絶縁することができる。これらの誘電体層のうちの一方又は両方を、第1の超小型電子ユニット12のパッシベーション層と呼ぶことができる。誘電体層は、無機誘電材料若しくは有機誘電材料又は両方を含むことができる。誘電体層は、電着したコンフォーマルコーティング又は他の誘電材料、例えば光画像形成可能なポリマ材料、例えばはんだマスク材料を含むことができる。超小型電子素子12は、基板20の主面21において露出している1つ又は複数の導電性素子40を備えることができる。各導電性素子40の接合部分42を、第2の超小型電子素子14のように、第1の超小型電子素子12の外部のコンポーネントと相互接続するために主面21において露出させることができる。特に図には示さないが、基板20の能動半導体デバイスを、接合部分42に導電接続することができる。したがって、能動半導体デバイスを、基板20の1つ又は複数の誘電体層内に又はその上方に延在している、組み込まれた配線を介して、導電的にアクセス可能とすることができる。導電性素子40及び本明細書に記載する他の導電性素子のうちの任意のものを、例えば銅又は金を含む任意の導電性金属から作製することができる。例えば図1Cに図示するように、接合部分42’は、導電性ボンドパッド、例えば薄い平坦な部材の下面図形状を有することができる。各接合部分42は、例えば、図1Bに示すような矩形トレース形状、図1Cに示すように円形パッド形状、楕円形状、正方形状、三角形状、又はより複雑な形状を含む任意の下面図形状を有することができる。他の実施形態では、接合部分42を、例えば導電性ポストを含む他の任意のタイプの導電性コンタクトとすることができる。接合部分42を、凹部30と位置合せすることができ、凹部によって画定される基板20の領域内に完全に又は部分的に配置することができる。図1Aに見られるように、接合部分42は、凹部30によって画定される領域内に完全に配置されている。図示するように、接合部分42の上面43によって画定される平面は、基板20の主面21によって画定される平面に対して実質的に平行である。図示するように、接合部分42の底面44は、基板20の主面21によって画定される平面に位置している。他の実施形態では、接合部分42の底面44を、主面21によって画定される平面の上方又は下方に配置することができる。導電性素子40の端部分46は、基板20によって支持されておらず、それにより、端部分を、アンカー部分41に対して片持ちにすることができる。主面21の上に重なりかつ誘電体領域50に隣接して位置する接合部分42のこうした支持されていない端部分46は、支持されているアンカー部分41に対して自由に移動することができ、それにより、接合部分42は片持ち梁として機能することができる。本開示において用いられるとき、導電性素子が基板又は基板の面の上に重なる誘電体素子の面において露出しているという記述は、導電性素子が、誘電体素子の表面に直交する方向において、誘電体素子の外側から誘電体素子の表面に向かって移動している理論的な点に接触することができることを示す。したがって、誘電体素子の表面において露出している端子又は他の導電性素子は、こうした表面から突出することができるか、こうした表面と同一平面とすることができるか、又はこうした表面に対して凹状とし、誘電体における孔又は窪みを通して露出させることができる。導電性素子を形成するために使用可能な本質的に任意の技法を使用して、本明細書に記載する導電性素子を形成することができるが、2010年7月23日に出願された、本願と同一の所有者によって所有される米国特許出願第12/842,669号においてより詳細に説明されているような特定の技術を採用することができる。この特許出願は、参照することにより本明細書の一部をなすものとする。こうした技法は、例えば、表面をレーザにより、又はフライス加工若しくはサンドブラスト加工等の機械的プロセスにより、導電性素子が表面の他の部分とは異なるように形成されるべきである経路に沿って表面のそれらの部分を処理するように、選択的に処理することを含むことができる。例えば、レーザ又は機械的プロセスを使用して、特定の経路のみに沿って表面から犠牲層等の材料を取り除き又は除去し、それによりその経路に沿って延在する溝を形成することができる。そして、溝内に触媒等の材料を堆積させることができ、溝内に1つ又は複数の金属層を堆積させることができる。導電性素子40の端部分46は、図では、凹部30の外側境界32図1Bを越えて横方向にすなわち、基板20の主面21に対して平行な方向に延在していないものとして示されている。本明細書に開示する実施形態のうちの任意のものにおいて、導電性素子の端部分及び/又は接合部分は、凹部の外側境界を越えて横方向に延在することができる。一実施形態では、接合部分の端部を、対応する凹部の外側境界を越えて横方向に延在する導電性トレース図示せずに結合することができるが、接合部分を、依然として、後述するように対応する基板に対して移動可能とすることができる。凹部30は、主面21から部分的に基板20を通って第2の面22に向かって延在している。凹部30の内面31は、主面21から基板20を通って任意の角度で延在することができる。好ましくは、内面31は、主面21から、主面21によって画定される水平面に対して0度と90度との間の角度で延在している。内面31は、一定の勾配又は可変の勾配を有することができる。例えば、主面21によって画定される水平面に対する内面31の角度又は勾配は、内面31が第2の面22に向かって深く貫入するに従い、大きさが減少するすなわち、正又は負の大きさが小さくなることができる。凹部30は、例えば、図1Bに示すような楕円形、又は図1Cに示すような円形を含む、任意の底面図形状を有することができる。図1Bに示す実施形態では、凹部30は、主面21に沿って第1の横方向に幅Wを有し、凹部は、第1の横方向に対して横切る主面に沿った第2の横方向に長さLを有しており、長さは幅より大きい。幾つかの例では、凹部30は、特に、例えば円柱、立方体、角柱又は円錐台形状を含む、任意の3次元形状を有することができる。特定の実施形態では、図1Dに示すように、凹部30を矩形溝とし、複数の接合部分42が少なくとも部分的に凹部の上に重なるようにすることができる。任意の数の接合部分42が単一の凹部30の上に重なることができ、接合部分を、単一の凹部の上に重なる任意の幾何学的構成で配置することができる。例えば、図1Dに示すように、3つの接合部分42を、単一の凹部30の上に重なる共通軸に沿って配置することができる。図示する実施形態では、誘電体領域50は、誘電体領域の輪郭が凹部の輪郭すなわち、凹部の内面31の形状に沿うように凹部30を充填する。誘電体領域50は、基板20に対して優れた誘電体分離を提供することができる。誘電体領域50をコンプライアントとし、弾性係数及び厚さを、その係数及び厚さの積がコンプライアンシを提供するように十分低くかつ厚くすることができる。好ましくは、導電性素子40の接合部分42は、少なくとも部分的に誘電体領域50の上に重なる。コンプライアントな誘電体領域50により、導電性素子40の接合部分42が、接合部分に外部負荷が加えられたとき、基板20及びその上に支持されている導電性素子のアンカー部分41に対して幾分か撓曲又は移動することができる。そのように、第1の超小型電子ユニット12の接合部分42と第2の超小型電子素子14の端子との間の結合は、第1の超小型電子ユニットと第2の超小型電子ユニットとの間の熱膨張係数CTEの不整合による熱歪みに対してより優れた耐性を有することができる。本明細書において導電性素子の接合部分に関連して用いるとき、移動可能とは、接合部分が、それに加えられる外部負荷によって基板の主面に対して、以下のような程度まで変位することができることを意味するものとし、すなわち、こうした変位がない場合に導電性素子との電気的接続において存在することになる、超小型電子ユニットの動作、製造又は試験中に熱膨張差によってもたらされるもの等の機械的応力を、変位が相当に緩和又は低減する程度である。誘電体領域50の厚さとその弾性係数との積によって提供されるコンプライアンシの程度を、第1の超小型電子ユニット12と、第1の超小型電子ユニットが接合部分を介して実装される第2の超小型電子ユニット14と、の間の熱膨張不整合に起因して接合部分42に加えられる歪みを補償するのに十分とすることができる。誘電体領域50の露出した外面51とこうした第2の超小型電子ユニット14との間にアンダーフィル図示せずを設けて、CTE不整合による熱応力に対する耐性を向上させることができる。図示する実施形態では、誘電体領域50の外面51図1Aは、基板20の主面21によって画定される平面内に位置している。代替的に、誘電体領域50の外面51は、基板20の主面21によって画定される平面の上方に延在することができ、又は、誘電体領域の外面を、基板の主面によって画定される平面の下方に窪ませることができる。誘電体層25が、基板20の主面21と接合部分42ではない導電性素子40の部分との上に重なることにより、基板と接合部分ではない導電性素子の部分とに対して優れた誘電体分離を提供することができる。誘電体層25は、無機誘電材料若しくは有機誘電材料又は両方を含むことができる。特定の実施形態では、誘電体領域25は、誘電体領域50と同じコンプライアント誘電材料を含むことができる。例示的な実施形態では、誘電体層25を、誘電体領域50と連続して形成することができる。第2の超小型電子素子14は、基板15と、第1の超小型電子ユニット12の接合部分42と相互接続するために基板の主面17において少なくとも部分的に露出している導電性コンタクト16a及び16bと、を備えることができる。第1の超小型電子ユニット12に接合部分42を設け、第2の超小型電子素子14に裏面導電性コンタクト14を設けることにより、複数の超小型電子ユニットを上下に積層して、積層超小型電子アセンブリ10を形成することができる。こうした配置では、接合部分42は、導電性コンタクト16a及び16bと位置合せされる。図1Aに示すように、導電性コンタクト16aは導電性ポストである。導電性ポスト16aは、任意のタイプの導電性ポストとすることができ、円錐台形状を含む任意の形状を有することができる。各導電性ポスト16aの基部及び先端は、実質的に円形であるか、又は異なる形状、例えば楕円形を有することができる。2010年7月8日に出願された、本願と同一の所有者によって所有される米国特許出願第12/832,376号に示し記載されているように、導電性ポストの他の例を使用することができる。導電性コンタクト16bは、導電性パッドとして示されている。導電性パッド16bは、円形、正方形、楕円形、矩形又はより複雑な形状を含む、任意の形状を有することができる。第1の超小型電子ユニット12と第2の超小型電子ユニット14との間の接続は、導体塊18を介することができる。基板20の主面21の誘電体層25及び誘電体領域50と基板15の主面17の上に重なる誘電体層例えばパッシベーション層とは、相互接続が設けられる場所を除き、第1の超小型電子ユニット12と第2の超小型電子ユニット14との間に電気的絶縁を提供することができる。導体塊18は、比較的溶融温度が低い可溶金属、例えば、はんだ、錫、又は複数の金属を含む共晶混合物を含むことができる。代替的に、導体塊18は、湿潤性金属、例えば銅、又ははんだ若しくは別の可溶金属よりも溶融温度の高い他の貴金属若しくは非貴金属を含むことができる。こうした湿潤性金属を、対応する特徴、例えば第2の超小型電子ユニット14等の相互接続素子の可溶金属の特徴と接合して、第1の超小型電子ユニット12をこうした相互接続素子に外部で相互接続することができる。特定の実施形態では、導体塊18は、媒体内に散在する導電性材料、例えば導電性ペースト、例えば金属充填ペースト、はんだ充填ペースト、又は等方性導電性接着剤若しくは異方性導電性接着剤を含むことができる。ここで、図2A~図2Dを参照して、超小型電子アセンブリ10図1A~図1Dを製造する方法について説明する。図2Aに示すように、第1の超小型電子ユニット12は、基板20と主面21の上に重なる1つ又は複数の導電性素子40とを備えている。導電性素子40を、パッシベーション層図示せず等の誘電体層によって基板20から絶縁することができる。図2Bに示す製造の段階では、誘電体層25が、基板20の主面21の上に形成され、主面の残りの部分を保存することが望まれる場所でエッチングマスク層としての役割を果たす。例えば、誘電体層25を、堆積し主面21の一部のみを覆うようにパターニングされる、光画像形成可能層、例えばフォトレジスト層とすることができ、その後、時限エッチングプロセスを行うことによって凹部30を形成することができる。各導電性素子40の接合部分42を、第1の超小型電子ユニット12の外部のコンポーネントに接続するために、主面21において少なくとも部分的に露出したすなわち、誘電体層25によって覆わないままにすることができる。様々な方法を使用して、誘電体層25を形成することができる。一例では、流動性誘電材料を、基板20の主面21に施すことができ、その後、流動性材料は、スピンコーディング操作中に、主面にわたってより均一に分散され、次いで、加熱を含むことができる乾燥サイクルが続く。別の例では、誘電材料の熱可塑性フィルムを、主面21に施すことができ、その後、アセンブリは加熱されるか、又は真空環境で、すなわち周囲圧力未満の環境に配置されて加熱される。別の例では、蒸着を用いて、誘電体層25を形成することができる。更に別の例では、基板20を誘電体堆積浴に浸漬して、コンフォーマル誘電体コーティング又は誘電体層25を形成することができる。本明細書において用いられるとき、コンフォーマルコーティングは、誘電体層25が主面21の輪郭に沿う場合等、コーティングされている表面の輪郭に沿う特定の材料のコーティングである。例えば電気泳動堆積法又は電解堆積法を含む電気化学堆積法を使用して、コンフォーマル誘電体層25を形成することができる。一例では、電気泳動堆積法を用いてコンフォーマル誘電体コーティングを形成することができ、それにより、コンフォーマル誘電体コーティングは、アセンブリの露出した導電性面及び半導性面上にのみに堆積する。堆積中、半導体デバイスウェハは所望の電位で保持され、浴を異なる望ましい電位で保持するために、浴内に電極が浸漬される。そして、限定されないが主面21に沿って、導電性又は半導性である基板の露出面に、電着したコンフォーマル誘電体層25を形成するために十分な時間、アセンブリは、適切な条件下で浴内に保持される。電気泳動堆積は、それによってコーティングされるべき表面と浴との間に十分に強力な電場が維持される限り発生する。電気泳動的に堆積したコーティングは、その堆積物のパラメータ、例えば電圧、濃度等によって決まる或る厚さに達した後に堆積を停止するという点で自己限定的である。電気泳動堆積は、アセンブリの導電性及び/又は半導性外面に連続的かつ均一な厚さのコンフォーマルコーティングを形成する。加えて、電気泳動コーティングは、その誘電非導電特性に起因して、主面21の上に重なる残りのパッシベーション層の上に生じないように堆積することができる。言い換えれば、電気泳動堆積の特性は、その誘電特性が与えられると、誘電材料の層に十分な厚さがある場合、電気泳動堆積が、導体の上に重なる誘電材料の層の上に生じないということである。通常、電気泳動堆積は、約10ミクロンを超え数10ミクロンまでの厚さの誘電体層の上では発生しない。コンフォーマル誘電体層25を、陰極エポキシ堆積前駆体から形成することができる。代替的に、ポリウレタン又はアクリル堆積前駆体を使用することができる。以下の表1に、種々の電気泳動コーティング前駆体組成及び供給業者を列挙する。別の例では、誘電体層を電解で形成することができる。このプロセスは、電気泳動堆積法に類似しているが、堆積した層の厚さが、それが形成される導電性又は半導性面に近接していることによって制限されない。このように、電解堆積誘電体層を、要件に基づいて選択される厚さになるように形成することができ、処理時間は、達成される厚さの係数である。その後、図2Cに示す製造の段階では、基板20の主面21から第2の面22に向かって下方に延在する凹部30を形成することができる。例えば、主面21の残りの部分を保存することが望まれる場所においてマスク層例えば、誘電体層25を形成した後、基板の材料を除去するように基板20を選択的にエッチングすることにより、凹部30を形成することができる。凹部30を、少なくとも接合部分42を支持する基板20の材料が除去されるように形成することができる。主面21から第2の面22に向かって下方に延在している凹部30の内面31は、図2Cに示すように、傾斜させることができ、すなわち主面に対して垂直角直角以外の角度で延在することができる。ウェットエッチングプロセス、例えば特に等方性エッチングプロセス及びテーパ刃を使用するのこ引きを使用して、傾斜した内面31を有する凹部30を形成することができる。特に、レーザアブレーション、機械的フライス加工、化学エッチング、プラズマエッチング、基板20に向かって微細研磨粒子の噴射を向けることを使用して、傾斜した内面31を有する凹部30又は本明細書に記載する他の任意の孔若しくは開口部を形成することもできる。代替的に、凹部30の内面は、傾斜している代りに、主面21から下方に、主面21に対して実質的に直角に、垂直方向に又は実質的に垂直方向に延在することができる。特に、異方性エッチングプロセス、レーザアブレーション、機械的除去プロセス、例えばフライス加工、超音波加工、基板20に向かって微細研磨粒子の噴流を向けることを使用して、本質的に垂直な内面を有する凹部30を形成することができる。その後、図2Dに示す製造の段階では、凹部30の内側に誘電体領域50が形成される。誘電体領域50は、無機材料、ポリマ材料又は両方を含むことができる。任意選択的に、誘電体領域50を、その領域の露出した外面51が、基板20の主面21又は誘電体層25の露出面と同一平面上であるか又は実質的に同一平面上であるように形成することができる。例えば、凹部30に、例えば分配プロセス又はステンシル印刷プロセスによって自己平坦化誘電体材料を堆積させることができる。別の例では、誘電体領域50を形成した後に、基板20の主面21又は誘電体層25の露出面に、研削プロセス、ラップ仕上げプロセス又は研磨プロセスを施すことにより、誘電体領域50の表面を、主面21又は誘電体層25の露出した表面に対して平坦化することができる。その後、再び図1Aを参照すると、第1の超小型電子ユニット12を第2の超小型電子ユニット14の上に積層することができ、それにより、積層超小型電子アセンブリ10を形成することができる。上述したように、第1の超小型電子ユニット12と第2の超小型電子ユニット14との間の接続は、導体塊18を介することができる。導体塊18は、第1の超小型電子ユニット12の接合部分42と、第2の超小型電子ユニット14の導電性コンタクト16a及び16bと、の間の電気的接続を提供することができる。こうした配置では、接合部分42は、導電性コンタクト16a及び16bと位置合せされる。ここで図3Aを参照すると、本発明の別の実施形態による積層超小型電子アセンブリ110は、第1の超小型電子ユニット112及び第2の超小型電子ユニット114を備えている。超小型電子ユニット112及び114は、上述した超小型電子ユニット12及び14と同様の機能を有することができる。第1の超小型電子ユニット112は、基板120であって、主面121から部分的にその基板を通って、主面と反対側の第2の面122に向かって延在している凹部130a及び130bを有する基板120と、導電性素子140a及び140bであって、各々が、基板によって支持されるそれぞれのアンカー部分141a又は141b、少なくとも部分的にそれぞれの凹部130a又は130bの上に重なり、かつ第1の超小型電子ユニットの外部のコンポーネントと相互接続するために主面において少なくとも部分的に露出している、それぞれの接合部分142a又は142b、アンカー部分と接合部分との間に延在している1つ又は複数のそれぞれの接続部分145a又は145b、並びに端部分146を有する、導電性素子140a及び140bと、を備えている。図示するように、端部分146は、各接合部分142a及び142bの端部に位置している。誘電体領域150が、少なくとも凹部130a又は130b内の内面131の上に重なっている。基板120は、開口部130から第2の面122まで延在している孔160と、孔内においてそれぞれのアンカー部分141a又は141bから第2の面まで延在している導電性ビア170と、を更に備えている。導電性ビア170は、積層超小型電子アセンブリ110の外部のコンポーネントと相互接続するために第2の面122において露出しているコンタクト部分180を備えている。基板120は、図1A~図2Dを参照して上述した基板20と同様の特性を有している。例えば、基板120は、好ましくは、CTEが10ppm/°C未満であり、基板120は、好ましくは、本質的に、半導体、ガラス又はセラミック等の材料からなる。基板120がシリコン等の半導体から作製される実施形態では、その基板の中に複数の能動半導体デバイスを配置することができる。基板120は、主面121及び/又は第2の面122の上に重なる誘電体層例えばパッシベーション層を更に備えることができる。超小型電子素子112は、基板120の主面121において露出している1つ又は複数の導電性素子140a及び140bを備えることができる。それぞれの導電性素子140a及び140bの接合部分142a及び142bを、第2の超小型電子素子114等、第1の超小型電子素子112の外部のコンポーネントと相互接続するために、主面121において露出させることができる。基板120における能動半導体デバイスを、接合部分142a及び142bに導電接続することができる。各接合部分142a及び142bは、任意の下面図形状を有することができる。例えば図3Bに示すように、接合部分142a及び142bは、導電性ボンドパッド、例えば薄い平坦な部材、又は導電性ボンドパッドの一部の形状を有することができる。例えば、図3B及び図3Cに示す接合部分142Bは、円形の中実下面図形状を有している。図3Bに示す接合部分142aは、円形の下面図形状を有し、そこを通って穴147が延在している。図3Cに示す接合部分セグメント142a’は合わせて円形下面図形状を有し、穴147がそこを通って延在し、間隙148が隣接する接合部分セグメントの間に延在している。接合部分142a及び142bは、例えば矩形トレース形状又は矩形トレース形状部分を含む、他の下面図形状を有することができる。例えば、図3Dに示す接合部分142b’’は、矩形トレース形状を有している。図3Dに示す接合部分142a’’は、間に穴147が位置している矩形トレース形状部分である。接合部分142a及び142bは、代替的に、より複雑な形状を有することができる。他の実施形態では、接合部分142a及び142bを、例えば導電性ポストを含む、他の任意のタイプの導電性コンタクトとすることができる。接合部分142a及び142bを、それぞれの凹部130a又は130bと位置合せすることができ、凹部によって画定される基板120の領域内に完全に又は部分的に配置することができる。図3Aに見られるように、接合部分142a及び142bは、それぞれの凹部130a又は130bによって画定される領域内に完全に配置されている。図示するように、それぞれの接合部分142a又は142bの上面143a及び143bによって画定される平面は、基板120の主面121によって画定される平面に対して実質的に平行である。図示するように、それぞれの接合部分142a又は142bの底面144a及び144bは、基板120の主面121によって画定される平面に位置している。他の実施形態では、底面144a及び144bを、主面121によって画定される平面の上方又は下方に配置することができる。接続部分145a及び145bは、それぞれの接合部分142a又は142bからそれぞれのアンカー部分141a又は141bまで下方に延在している。接続部分145a及び145bの少なくとも一部は、それぞれの凹部130a又は130bの内面131の輪郭に沿わない輪郭を有している。特定の実施形態では、単一トレース形状の接続部分145bがアンカー部分141bから接合部分142bまで延在することができる。代替実施形態では、任意の数の接続部分がアンカー部分から延在することができる。例えば、一実施形態では、接続部分145aは、図3Bに示す実施形態におけるように、内部穴147を備える中空円錐台形状を有することができる。別の実施形態では、4つの個々の接続部分が、単一のアンカー部分141aと、図3Cに示す接合部分142a’等のそれぞれの接合部分との間に延在することができる。更に別の実施形態では、2つの個々の接続部分が、単一のアンカー部分114aと、図3Dに示す接合部分142a’’等のそれぞれの接合部分と、の間に延在することができる。接合部分142a及び142bは、好ましくは、それぞれの接続部分145a又は145bに対して中心合わせされておらず、それにより、それぞれの導電性素子140a又は140bの端部分146を、それぞれのアンカー部分141a又は141bに対して片持ちにすることができる。凹部130a及び130bは、図1A~図2Dを参照して上に示し説明した凹部30と同様である。凹部130a及び130bは、主面121から部分的に基板120を通って第2の面122まで延在している。凹部130a及び130bの内面131は、主面121から基板120を通って任意の角度で延在することができる。好ましくは、内面131は、主面121から、主面121によって画定される水平面に対して0度と90度との角度で延在する。凹部130a及び130bは、例えば、図1B~図1Dに示す凹部130b等、楕円形、又は図1B及び図1Cに示す凹部130a等、円形を含む、任意の下面図形状を有することができる。幾つかの例では、凹部130a及び130bは、特に、例えば円柱、立方体、角柱又は円錐台形状を含む、任意の3次元形状を有することができる。特定の実施形態では、凹部130a及び130bを矩形溝とし、図1Dに示す接合部分42の構成に類似する構成で、複数のそれぞれの接合部分142a及び142bが少なくとも部分的に凹部の上に重なるようにすることができる。誘電体領域150は、図1A~図2Dを参照して上に示し説明した誘電体領域50と同様のあり得る構成及び特性を有している。例えば、図3A~図3Dに示す実施形態では、誘電体領域150は、誘電体領域の輪郭が凹部の輪郭すなわち、凹部の内面131の形状に沿うように、凹部130a及び130bを充填している。誘電体領域150をコンプライアントとし、弾性係数及び厚さを、その係数及び厚さの積がコンプライアンシを提供するように十分低くかつ厚くすることができる。好ましくは、接合部分142a及び142bは、基板120に対して移動可能とすることができるように、少なくとも部分的に誘電体領域150の上に重なっている。図1A~図2Dを参照して上述した誘電体層25と同様に、誘電体層125は、基板120の主面121と接合部分142a及び142bではない導電性素子140a及び140bの部分との上に重なることにより、基板と接合部分ではない導電性素子の部分とに対して優れた誘電体分離を提供することができる。図3A~図3Dに示すように、孔160は段状であり、開口部130から第2の面122に向かって延在している第1の開口部161と、第1の開口部から第2の面まで延在している第2の開口部162と、を含む。段状孔160は、2010年7月23日に出願された、本願と同一の所有者によって所有される米国特許出願第12/842,717号と、本願と同一の所有者によって所有される米国特許出願公開第2008/0246136号とにおいてより詳細に示し記載されている構造のうちの任意のものを有することができ、上記出願は、引用することにより本明細書の一部をなすものとする。他の実施形態では、図6を参照して示し説明する孔60b等、孔はより単純な非段状構造を有することができる。第1の開口部161は、凹部130から部分的に基板120を通って第2の面122に向かって延在している。第1の開口部161は、凹部130から基板120を通って、主面121によって画定される水平面に対して0度と90度との間の角度で延在する、内面163を有している。内面163は、一定の勾配又は可変の勾配を有することができる。例えば、主面121によって画定される水平面に対する内面163の角度又は勾配は、内面163が第2の面122に向かって深く貫入するに従い、大きさが減少するすなわち、正又は負の大きさが小さくなることができる。例えば図4Dに示すように、第1の開口部161は、凹部130において幅W1を有し、第1の開口部が第2の開口部162に接触する場所において、W1より小さい幅W2を有し、それにより、第1の開口部は、主面121から第2の面122に向かう方向において先細りになっている。他の例では、第1の開口部は一定の幅を有することができ、又は第1の開口部を、第2の面から表面に向かう方向に先細りにすることができる。第1の開口部161は、特に、例えば立方体、円柱、円錐台又は角柱を含む、任意の3次元形状を有することができる。第2の開口部162は、第1の開口部161から部分的に基板120を通って第2の基板122に向かって延在している。第2の開口部162は、第1の開口部161から基板120を通って、主面121によって画定される水平面に対して0度と90度との角度で延在する内面164を有している。上述した内面163と同様に、内面164は、一定の勾配又は可変の勾配を有することができる。例えば図4Dに示すように、第2の開口部162は、第1の開口部161と接触する場所において幅W3を有し、第2の面122において、W3より大きい幅W4を有し、それにより、第1の開口部は、第2の面122から主面121に向かう方向において先細りになっている。他の例では、第2の開口部は一定の幅を有することができ、又は、第2の開口部を、表面から第2の面に向かう方向において先細りにすることができる。第2の開口部162は、特に、例えば立方体、円柱、円錐台又は角柱を含む、任意の3次元形状を有することができる。特定の実施形態では、内面163及び164は、主面121に対してそれぞれ第1の方向及び第2の方向に延在して、実質的な角度を画定することができる。任意の数の第1の開口部161が単一の第2の開口部162から延在することができ、任意の数の第2の開口部が単一の第1の開口部から延在することができる。第1の開口部161及び第2の開口部162を、各々に対しかつ基板120に対し任意の幾何学的構成で配置することができる。様々な第1の及び第2の開口部形態並びにこれらの形態を形成する方法の特定の例は、上述の、本願と同一の譲受人が所有する米国特許出願第12/842,717号及び米国特許出願公開第2008/0246136号に記載されている。それぞれの導電性素子140a及び140bのアンカー部分141a及び141bは、好ましくは、それぞれの第1の開口部161の輪郭に沿う輪郭を有し、それにより、アンカー部分は、基板120に対して固定された位置を有している。アンカー部分141a又は141bは、支点としての役割を果たすことができ、取り付けられた超小型電子ユニットに対する熱膨張差によってもたらされるもの等の機械的応力下に置かれたときに、取り付けられた接合部分142a又は142bが、その支点を中心に枢動することができる。導電性ビア170は、それぞれのアンカー部分141a又は141bと第2の面122との間の孔160を通って延在している。図3Aに示すように、導電性ビア170は、導電性ビアから基板120を電気的に絶縁することができる任意選択的な誘電体層図示せずの内側の第2の開口部162内の容積の全てを充填することができる。導電性ビア170は、第2の開口部162の輪郭に沿うことができる。導電性ビア170は、円柱形状又は円錐台形状を有することができる。導電性ビア170を、例えば銅又は金を含む、金属又は金属の導電性化合物から作製することができる。他の実施形態図示せずでは、導電性ビア170の輪郭すなわち、導電性ビアの外面の形状は、第2の開口部162の輪郭すなわち、第2の開口部の内面164の形状に沿わない。こうした非コンフォーマルな導電性ビアの実施形態では、導電性ビア170は、例えば、円柱形状、円錐台形状、又は第2の面122から異なる距離における円柱形状及び円錐台形状の組合せを含む、任意の形状を有することができる。導電性ビア170を、中実又は中空とすることができる。幾つかの実施形態では、導電性ビアは、誘電体材料で充填される内部空間を有することができる。例えば、導電性ビア170を、第2の開口部162の内面164の上に重なる金属を堆積させることによって形成することができ、それにより、第2の開口部の内面の上に重なる導電性層を生成することができる。様々な導電性ビア形態及びこれらの形態を形成する方法の特定の例は、上述の、本願と同一の譲受人が所有する米国特許出願第12/842,717号及び米国特許出願公開第2008/0246136号に記載されている。導電性ビア170は、各々、積層超小型電子アセンブリ110の外部のコンポーネントと相互接続するように、第2の面122において露出しているコンタクト部分180を備えている。幾つかの実施形態では、各導電性ビア170を、第2の面122において露出している別個の導電性コンタクトに電気的に結合することができる。第2の超小型電子ユニット114は、図1Aを参照して上に示し説明した第2の超小型電子ユニット14と同様である。第2の超小型電子ユニット114は、基板115と、第1の超小型電子ユニット112の接合部分142a及び142bと相互接続するために基板の主面117において少なくとも部分的に露出している導電性コンタクト116と、を備えることができる。図3Aに示すように、導電性コンタクト116は導電性パッドである。導電性パッド116は、円形、正方形、楕円形、矩形、又はより複雑な形状を含む、任意の形状を有することができる。特定の実施形態では、導電性コンタクト116を、例えば、図1Aに示す導電性ポスト16a等の導電性ポストを含む、任意のタイプの導電性コンタクトとすることができる。2010年7月8日に出願された、本願と同一の所有者によって所有される米国特許出願第12/832,376号に示し記載されているように、導電性ポストの他の例を使用することができる。第1の超小型電子ユニット112と第2の超小型電子ユニット114との間の接続は、図1A~図2Dを参照して説明したものと同様に、導体塊118を介することができる。基板120の主面121における誘電体層125及び誘電体領域150と、基板115の主面117の上に重なる誘電体層例えばパッシベーション層とは、相互接続が設けられている場所を除き、第1の超小型電子ユニット112と第2の超小型電子ユニット114との間に電気的絶縁を提供することができる。ここで、図4A~図4Dを参照して、超小型電子アセンブリ110図3A~図3Dを製造する方法について説明する。図4Aに示す製造の段階では、第1の超小型電子ユニット112は基板120を備えている。基板から材料を除去することにより、主面121から基板120の第2の面122まで延在する孔160を形成することができる。特定の実施形態では、主面121から内側に延在する第1の開口部161を形成することができ、第2の面122から内側に延在する第2の開口部を形成することができる。他の実施形態では、主面121又は第2の面122のいずれから、第1の開口部161及び第2の開口部162のいずれか又は両方を形成することができる。孔160を、凹部30を形成することに関して上述したものと同様の方法でかつ同様のプロセスを用いて形成することができる。例えば、主面121の残りの部分を保存することが望まれる場所にマスク層を形成した後、基板の材料を除去するように基板120を選択的にエッチングすることにより、孔160を形成することができる。凹部30と同様に、第1の開口部161の内面163及び第2の開口部162の内面164は、主面121に対して任意の一定の角度又は可変の角度で延在することができる。図示しないが、基板120の主面121に、及び/又は第1の開口部161の内面163及び第2の開口部162の内面164の上に重ねて、誘電体層を任意選択的に形成することにより、導電性素子140a及び140b並びに導電性ビア170の基板からの電気的絶縁を可能にすることができる。こうした誘電体層を、図2Bに示す誘電体層25を参照して上述した様々な方法のうちの任意のものを用いて形成することができる。こうした誘電体層を、基板120の主面121の上に既に重なっている可能性があるパッシベーション層に加えるか又はその代りとすることができる。図4Bに示す製造の段階において、アンカー部分141a及び141bと、導電性素子140a及び140bのそれぞれの接続部分145a及び145bとを、第1の開口部161内に形成することができ、主面121の上に重なる接合部分142a及び142bを形成することができ、コンタクト部分180を第2の面122において露出させて、導電性ビア170を第2の開口部162内に形成することができる。アンカー部分141a及び141bの各々、接続部分145a及び145b、接合部分142a及び142b、並びに導電性ビア170を、単一金属堆積プロセス又は別個のプロセスで形成することができる。導電性ビア170が、第2の面122において露出している別個の導電性コンタウトに電気的に結合される実施形態では、こうした導電性コンタクトを、導電性素子140a及び140b並びに導電性ビアとともに単一金属堆積プロセスで形成することができ、又はこうした導電性コンタクトを別個のプロセスで形成することができる。導電性素子140a及び140b並びに導電性ビア170を形成する例示的な方法は、基板120の露出面上への主金属層のスパッタリング、めっき又は機械的堆積のうちの1つ又は複数により、金属層を堆積させることを含む。機械的堆積は、コーティングされる表面上に加熱された金属粒子の流れを高速で向けることを含むことができる。このステップを、例えばブランケット堆積により、主面121、並びに内面163及び164に対して行うことができる。一実施形態では、主金属層は、アルミニウムを含むか又は本質的にアルミニウムからなる。別の特定の実施形態では、主金属層は、銅を含むか又は本質的に銅からなる。更に別の実施形態では、主金属層は、チタンを含むか又は本質的にチタンからなる。導電性素子140a及び140b並びにビア170を形成するプロセスにおいて、1つ又は複数の他の例示的な金属を用いることができる。特定の例では、複数の金属層を含む積層体を上述した面のうちの1つ又は複数の上に形成することができる。例えば、こうした積層金属層としては、例えば、チタンの層及びそれに続くチタンの上に重なる銅の層Ti-Cu、ニッケルの層及びそれに続くニッケル層の上に重なる銅の層Ni-Cu、同様に設けられるニッケル-チタン-銅の積層体Ni-Ti-Cu、又はニッケル-バナジウムの積層体Ni-Vを挙げることができる。特定の実施形態では、図2Aに示す製造の段階に示すように、例えば基板から任意の材料を除去する前に、接合部分142a及び142bを基板120の主面121の上に堆積させることができる。こうした実施形態では、例えば、接合部分142a及び/又は142bを通してエッチングし、その後、基板120内にエッチングすることにより、孔160を形成することができる。接合部分142a及び/又は142bを通して孔160が形成された後、上述したように、接続部分145a及び145b、アンカー部分141a及び141b並びに導電性ビア170を形成することができる。図4Cに示す製造の段階では、誘電体層125は、基板120の主面121に形成され、主面の残りの部分を保存することが望まれる場所においてエッチングマスク層としての役割を果たす。誘電体層125を、図2Bに示す誘電体層25に関して上述した様々な方法のうちの任意のものを用いて形成することができる。接合部分142a及び142bを、第1の超小型電子ユニット112の外部のコンポーネントと接続するために、主面121において少なくとも部分的に露出させたすなわち、誘電体層125によって覆わないままとすることができる。その後、図4Dに示す製造の段階では、凹部30を形成することに関して上述したものと同様にかつ同様のプロセスを用いて、凹部130を形成することができる。例えば、主面121の残りの部分を保存することが望まれる場所にマスク層例えば誘電体層25を形成した後、基板の材料を除去するように基板120を選択的にエッチングすることにより、凹部130を形成することができる。少なくとも接合部分142a及び142bを支持する基板120の材料が除去されるように、凹部130を形成することができる。凹部30と同様に、凹部130の内面131は、主面121に対して任意の一定の角度又は可変の角度で延在することができる。図4Dに示すように、凹部130を、第1の開口部161ほど主面121から遠くに延在しないように形成することができ、それにより、アンカー部分141a及び141bの輪郭は、第1の開口部の内面163の残りの部分の輪郭に沿う。特定の実施形態では、凹部130を、少なくとも第1の開口部121程度に主面121から遠くに延在するように形成することができ、それにより、アンカー部分141a及び141bの輪郭は、基板120の任意の内面の輪郭に沿わない。こうした実施形態では、アンカー部分141a及び141bを、アンカー部分と、第2の開口部162の内面164の輪郭に沿う輪郭を有することができる導電性ビア170と、の間の取付物attachmentを介して、基板120に固定することができる。その後、図4Eに示す製造の段階において、凹部30の内側に誘電体領域50を形成することに関して上述したものと同様にかつ同様のプロセスを用いて、凹部130の内側に誘電体領域150を形成することができる。例えば、誘電体領域150の領域の露出した外面151が、図4Eに示すように基板120の主面121又は誘電体層125の露出面と同一平面状であるか又は実質的に同一平面であるように、誘電体領域150を形成することができる。その後、再び図3Aを参照すると、第1の超小型電子ユニット112を第2の超小型電子ユニット114の上に積層することができ、それにより、積層超小型電子アセンブリ110が形成される。上述したように、第1の超小型電子ユニット112と第2の超小型電子ユニット114との間の接続は、導体塊118を介することができる。導体塊118は、第1の超小型電子ユニット112の接合部分142a及び142bと、第2の超小型電子ユニット114の導電性コンタクト16と、の間の電気的接続を提供することができる。こうした配置では、接合部分142a及び142bは、それぞれの導電性コンタクト16に位置合せされる。図5に示すように、図1A~図4Eを参照して上述した実施形態のうちの任意のものにおいて使用するのに適している、導電性素子240の基礎部分241及び接合部分242が示されている。接合部分242は、導電性素子240の基礎部分241から延在している。基礎部分241を、例えば、図3Aに示す第1の超小型電子ユニット112に関して上述した接合部分142a又は142bの一部、又は図1Aに示す第1の超小型電子ユニット12に関して上述したアンカー部分41の一部とすることができる。基礎部分241を、基板220の主面221の真下に、又は誘電体領域250の外面251の真下に配置された他の導電性素子に接続することができる。図5に示す実施形態では、基礎部分241は、コンプライアントであるか、又は主面221によって画定される平面の方向に移動可能であるセグメント243を備え、それにより、セグメントは、加えられる外部負荷によって主面221に沿う方向に変位することができる。ここで図6を参照すると、別の実施形態による第1の超小型電子アセンブリ12’は、図1Aに示す第1の超小型電子アセンブリ12に類似しているが、導電性素子40’は、基板20’の主面21と第2の面22との間に延在している導電性ビア70a及び70bに電気的に接続されている点が異なる。基板20’は、主面21及び第2の面22から延在している孔60a及び60bを備え、導電性ビア70a及び70bは、それぞれの孔内で、導電性素子40’のそれぞれのアンカー部分41’から第2の面まで延在している。各導電性ビア70a及び70bは、第1の超小型電子ユニット12’の外部のコンポーネントと相互接続するために第2の面22において露出しているコンタクト部分80を備えている。孔60aは、開口部30が孔60a又は60bのいずれともオーバラップしない点を除いて、図3Aに示す孔160と同様の段状孔であり、そのため、孔60a及び60bは、第2の面からそれぞれの開口部までではなく、第2の面22から主面21まで延在している。孔60bは段状ではなく、すなわち、孔60bを、例えば、基板20’から材料を除去する単一エッチングプロセス又は他のプロセスで形成することができる。図1Aに示す第1の超小型電子アセンブリ12と同様に、各導電性素子40は、第1の超小型電子素子12’の外部のコンポーネントと相互接続するために主面21において露出させることができる接合部分42を備えている。また第1の超小型電子アセンブリ12と同様に、誘電体領域50をコンプライアントとすることができ、それにより、各接合部分42を基板20’に対して移動可能とすることができる。図7は、超小型電子アセンブリ310の各々にかつ各々から信号を伝送するための電気的インタフェース320を有している、合わせて1つのユニットに配置された少なくとも2つの超小型電子アセンブリ310を備えたモジュール300を示す。電気的インタフェースは、超小型電子アセンブリ310内の超小型電子素子の各々に共通である、信号の伝送又は基準電位、例えば電源及び接地に使用可能な1つ又は複数のコンタクトを含むことができる。超小型電子アセンブリ310を、上述したアセンブリのうちの任意のものとすることができる。特定の例では、モジュール300を、デュアルインラインメモリモジュールDIMM又はシングルインラインメモリモジュールSIMMとすることができ、その1つ又は複数の部分が、マザーボード上に設けることができるような、システムの他のコネクタの対応するスロットに挿入されるようなサイズである。こうしたDIMM又はSIMMでは、電気的インタフェースは、こうしたスロットコネクタ内の複数の対応するばね接点と嵌合するのに適しているコンタクト330を有することができる。こうしたばね接点を、対応するモジュールコンタクトと嵌合するように各スロットの単一の側部又は複数の側部に配置することができる。モジュールが非積層超小型電子アセンブリ又は積層超小型電子アセンブリを有することができ、又は、並列若しくは直列の電気的インタフェース、若しくはモジュールにかつモジュールから電気信号を伝送するための並列の電気的インタフェース及び直列の電気的インタフェースの組合せを有することができる、様々な他のモジュール及び相互接続配置が可能である。本発明により、モジュール300と更なるシステムインタフェースとの間の任意の種類の電気的相互接続配置が企図されている。図8に示すように、上述した超小型電子アセンブリを多様な電子システムの構成で利用することができる。例えば、本発明の更なる実施形態によるシステム400は、他の電子コンポーネント408及び410とともに上述したような超小型電子アセンブリ406を含む。説明した例では、コンポーネント408は半導体チップであり、コンポーネント410が表示画面であるが、他の任意のコンポーネントを使用することができる。当然ながら、例示を明確にするために図8には2つの追加のコンポーネントのみを示すが、本システムは、任意の数のこうしたコンポーネントを含むことができる。超小型電子アセンブリ406を、上述したような超小型電子アセンブリのうちの任意のものとすることができる。更なる変形形態では、任意の数のこうした超小型電子アセンブリを使用することができる。超小型電子アセンブリ406並びにコンポーネント408及び410は、破線で概略的に示す共通ハウジング401内に取り付けられ、必要に応じて互いに電気的に相互接続されて所望の回路を形成する。図示する例示的なシステムでは、システムは、可撓性印刷回路基板等の回路パネル402を含み、回路パネルは、コンポーネントを互いに相互接続する多数の導体404を含み、それらのうちの1つのみを図8に示す。しかしながら、これは単に例示的なものであり、電気接続をもたらす任意の適切な構造を使用することができる。ハウジング401は、例えば携帯電話又は携帯情報端末における使用可能なタイプの携帯型ハウジングとして示されており、画面410は、ハウジングの表面において露出している。構造体406が、撮像チップ等の感光素子を含む場合、光を構造体に誘導するために、レンズ411又は他の光学デバイスも提供することができる。この場合もまた、図8に示す簡略化システムは単に例示的なものであり、上述した構造体を用いて、デスクトップコンピュータ、ルータ等、一般に固定構造体とみなされるシステムを含む他のシステムを作製することができる。本明細書に開示されているビア及びビア導電体は、2010年7月23日に出願された、同時係属の本願と同一の譲受人に譲渡された米国特許出願第12/842,587号、同第12/842,612号、同第12/842,651号、同第12/842,669号、同第12/842,692号及び同第12/842,717号に、かつ米国特許出願公開第2008/0246136号により詳細に開示されているもの等のプロセスによって形成することができ、それらの開示内容は、引用することにより本明細書の一部をなすものとする。本発明は特定の実施形態を参照しながら本明細書において説明されてきたが、これらの実施形態は本発明の原理及び応用形態を例示するにすぎないことは理解されたい。それゆえ、添付の特許請求の範囲によって規定されるような本発明の趣旨及び範囲から逸脱することなく、例示的な実施形態に数多くの変更を加えることができること、及び他の構成を考案することができることを理解されたい。本明細書において記述される種々の従属請求項及び特徴は、初期の請求項において提示されるのとは異なる方法において組み合わせることができることは理解されよう。また、個々の実施形態との関連で説明された特徴は、記述される実施形態のうちの他の実施形態と共用できることも理解されよう。"