"少なくとも1つの磁化方向を有する磁性体と、前記磁化方向に対して略平行な面に配設されたスピン軌道相互作用を有する材料を含む起電体と、を用いて熱電変換を行う少なくとも2つの熱電変換素子部と、構成する論理ゲートに対応させて個々の熱電変換素子部の起電力取出し領域を少なくとも抵抗発熱体を介して接続した伝導路部と、を有して、前記少なくとも2つの熱電変換素子部の各々への熱入力を入力とすると共に、前記伝導路部の抵抗発熱体から得られる熱を出力とした論理ゲートを構成することを特徴とする熱論理演算素子。請求項1記載の熱論理演算素子であって、前記伝導路部に設けられた抵抗発熱体は複数あり、該複数の抵抗発熱体から得られる熱をまとめる熱出力体を有することを特徴とする熱論理演算素子。請求項2に記載の熱論理演算素子であって、前記熱出力体は、少なくとも二つ以上の熱伝導率の異なる材料による複合構造を有して、前記抵抗発熱体から得られる熱をまとめることを特徴とする熱論理演算素子。請求項1ないし請求項3の何れか一項に記載の熱論理演算素子であって、前記伝導路部は、前記少なくとも2つの熱電変換素子部を同一端となる起電力取出し領域相互を抵抗発熱体を介して電気的に接続すると共に、他端も同一端となる起電力取出し領域相互を抵抗発熱体を介して電気的に接続して、それぞれの抵抗発熱体を熱的に接続された構造であり、前記少なくとも2つの熱電変換素子部の各々の熱入力箇所を入力とすると共に、前記熱的に結合した抵抗発熱体から得られる熱を出力としたXOR論理ゲートであることを特徴とする熱論理演算素子。請求項1ないし請求項3の何れか一項に記載の熱論理演算素子であって、前記伝導路部は、前記少なくとも2つの熱電変換素子部の個々の起電力取出し領域を、整流素子と抵抗発熱体を介してそれぞれ電気的に接続して、それぞれの抵抗発熱体を熱的に接続された構造であり、前記少なくとも2つの熱電変換素子部の各々の熱入力箇所を入力とすると共に、前記熱的に結合した抵抗発熱体から得られる熱を出力としたOR論理ゲートであることを特徴とする熱論理演算素子。請求項1ないし請求項3の何れか一項に記載の熱論理演算素子であって、前記伝導路部は、第1の入力とする熱電変換素子部の一端とする起電力取出し領域と第2の入力とする熱電変換素子部の他端とする起電力取出し領域とを電気的に接続すると共に、前記第1の入力とする熱電変換素子部の他端とする起電力取出し領域と前記第2の入力とする熱電変換素子部の一端とする起電力取出し領域とを整流素子と抵抗発熱体を介して電気的に接続した構造であり、前記第1および第2の入力として、前記抵抗発熱体から得られる熱を出力とした2入力AND論理ゲートであることを特徴とする熱論理演算素子。請求項1ないし請求項3の何れか一項に記載の熱論理演算素子であって、前記伝導路部には、正の温度抵抗計数を有する抵抗体と負の温度抵抗計数を有する抵抗体との間で熱を交換することにより電気抵抗を相反する値にする熱接続部が設けられ、前記伝導路部は、個々の熱電変換素子部の両起電力取出し領域を、整流素子と熱接続部の正の温度抵抗計数を有する抵抗体を介して電気的に接続され、個々の整流素子と熱接続部の正の温度抵抗計数を有する抵抗体との間と、他の熱接続部の正の温度抵抗計数を有する抵抗体の他端とを、熱接続部の負の温度抵抗計数を有する抵抗体を介して電気的に接続すると共に、該接続中の何れかまたは全てに抵抗発熱体を設けた構造であり、少なくとも2つの熱電変換素子部の各々の熱入力箇所を入力とすると共に、前記何れかまたは全てに抵抗発熱体から得られる熱を出力とした多入力AND論理ゲートであることを特徴とする熱論理演算素子。請求項1ないし請求項3の何れか一項に記載の熱論理演算素子であって、前記熱電変換素子部に含まれるスピン軌道相互作用を生ずる磁性体の磁化方向を反転させる磁化方向反転手段を備え、入力を反転させる際に、前記磁化方向反転手段を制御して磁性体の磁化方向を反転させ、前記反転させた入力をNOT演算子を介して接続されものとして前記抵抗発熱体から得られる熱を出力とすることを特徴とする熱論理演算素子。請求項1ないし請求項8に記載の熱論理演算素子の少なくとも二つの論理ゲートを組み合わせて構成されて成ることを特徴とする熱論理演算回路。少なくとも1つの磁化方向を有する磁性体と、前記磁化方向に対して略平行な面に配設されたスピン軌道相互作用を有する材料を含む起電体と、を用いて熱電変換を行う少なくとも2つの熱電変換素子部と、構成する論理ゲートに対応させて個々の熱電変換素子部の起電力取出し領域を少なくとも抵抗発熱体を介して接続した伝導路部とを含む熱論理演算素子を用いて、前記少なくとも2つの熱電変換素子部の各々の熱入力箇所に入力とする熱をそれぞれ加え、それぞれ、加わった熱を熱電変換素子部で温度勾配として使用して起電力を得て、前記得た起電力の電位差を前記伝導路に加えることによって発生させた抵抗発熱体からの熱を熱論理演算の出力として扱うことを特徴とする熱論理演算方法。既存のシリコン集積回路を基盤にした熱情報処理システムでは、構成の自由度が限られている点が一つの課題として挙げられる。例えば、センサからの温度情報を取得、記録、演算などを行う装置に用いるシリコン集積回路は、シリコンのバンドギャップ間の熱励起キャリア数が顕著になる100°C以上の温度や、逆に不純物キャリアの不活化が顕著になる-50°C以下の温度での使用に不向きである。この対策としては、回路自身を熱源や冷温源から遠ざけて配置するなどの配慮が必要である。さらに、多数の温度をモニタしたい場合、温度をモニタしたい場所の数以上の温度センサの配設とその温度センサを駆動する回路とを準備し、温度の情報を得るための配線を施す必要があるため、配線などの構成は必然的に複雑になる。また、温度測定は通常用いる熱電対や抵抗変化型のセンサは、微弱な電圧を測定するため系の電場、磁場が大きく変化する環境では信号腺のシールドなど、特別な配慮が必要になる。さらに、回路を駆動するための電源が必須である点も課題として挙げられる。この対策として、非特許文献1などによれば、既存型のゼーベック効果熱電変換素子を用いて、シリコン集積回路を動作させるために必要な2~3V以上の電圧を得るには、熱電変換素子を100°C以上の大きな温度差で駆動し、さらに昇圧回路などを特別に準備するなどの施策が必要である。このように、既存のシリコンベースの論理演算回路では適用領域が限られてしまったり、システムとして構成が複雑になったりしてしまうなどの問題もある。そこで本発明は、スピントロニクス技術を使用して熱を入力として熱を出力とする論理演算素子、論理演算回路、および熱論理演算方法を提供することを目的とする。本発明に係る熱論理演算素子は、スピン軌道相互作用を用いて熱電変換を行う少なくとも2つの熱電変換素子部と、構成する論理ゲートに対応させて個々の熱電変換素子部の起電力取出し領域を少なくとも抵抗発熱体を介して接続した伝導路部とを有して、前記少なくとも2つの熱電変換素子部の各々への熱入力を入力とすると共に、前記伝導路の抵抗発熱体から得られる熱を出力とした論理ゲートを構成することを特徴とする。また、本発明に係る熱論理演算回路は、前記熱論理演算素子を組み合わせて構成されていることを特徴とする。また、本発明に係る熱論理演算方法は、スピン軌道相互作用を用いて熱電変換を行う少なくとも2つの熱電変換素子部と、構成する論理ゲートに対応させて、個々の熱電変換素子の起電力取出し領域を少なくとも抵抗発熱体を介して接続した伝導路部とを含む熱論理演算素子を用いて前記少なくとも2つの熱電変換素子部の各々の熱入力箇所に入力とする熱をそれぞれ加え、それぞれ、加わった熱を熱電変換素子で温度勾配として使用して起電力を得て、前記得た起電力の電位差を前記伝導路部に加えることによって発生させた抵抗発熱体からの熱を熱論理演算の出力として扱うことを特徴とする。本発明によれば、スピントロニクス技術を使用して熱を入力として熱を出力とした論理演算素子、論理演算回路、および熱論理演算方法を提供できる。本発明の実施の形態を図面に基づいて説明する。図2は、熱論理演算素子を示す概念図である。図2に示すように、本実施の形態に係る熱論理演算素子1は、熱入力側に、スピンゼーベック効果に基づく熱電変換素子2を有し、熱出力側に、抵抗素子、整流素子、サーミスタ素子などからなる演算機能を有する機構を伝導路3として有する。熱論理演算素子1は、熱電変換素子2の各々への熱入力を入力とすると共に、伝導路3に含まれる抵抗発熱体からの発生熱を出力とした論理ゲートとして動作する。熱電変換素子2は、磁性材料中の温度勾配に起因するスピン流を、スピン軌道相互作用を介して起電力への変換を行うことで、素子中の熱伝導をになう部材と電気伝導を担う部材とを分離することを可能できる。なお、各熱電変換素子は、磁気的、電気的、スピン的に分離されていればよく、同一の基体を用いて作られてもよく、また、他の部材によって間を埋められてもよい。以下の説明では、図1を参照して説明したスピンゼーベック効果を使用する熱電変換素子を用いた、各熱論理演算素子について説明する。スピンゼーベック効果とは、磁性材料に温度勾配を印加すると、電子スピンの流れが生じ、これが起電力として現れる効果である。以下に説明する個々の熱論理演算素子は、スピンゼーベック効果を利用して電気エネルギーを取得して、そのエネルギーを論理演算結果を示す熱エネルギーに変換する。排他的論理和演算図3は、XOReXclusiveOR熱論理演算素子を展開して示した模式図である。このように、構成する論理ゲートに対応させて、個々の熱電変換素子101、102の起電力取出し領域を抵抗発熱体107を介して接続した伝導路を構成して、2つの熱電変換素子101、102の各々の熱入力面図中の下面を入力として、抵抗発熱体107から得られる熱を出力とする。熱電変換素子101、102は、磁性体上面に設けられた起電体103によって、下面から入力された温度勾配を電気エネルギーに変換して両端起電力取出し領域から取り出せる。2つの熱電変換素子101、102の磁化方向が同じ場合、伝導路では、並列化する熱電変換素子101又は102の一端を同一端となる起電力取出し領域相互を抵抗発熱体107を介して伝導路105で電気的に接続する。また、他端も同一端となる起電力取出し領域相互を抵抗発熱体107を介して伝導路105で電気的に接続する。なお、磁化方向が逆であれば襷がけのように伝導路を構成すればよい。排他的論理和演算の出力は、それぞれの抵抗発熱体107を熱的に論理和構成として扱う。また、出力とする抵抗発熱体107から得られる熱をまとめる熱出力体108を設けることによって、その効率性をあげられる。このように、2入力XOR熱論理演算素子では、二つのスピンゼーベック熱電変換素子部と抵抗発熱体を組み込んだ伝導路部とを組み合わせた構成によって、XOR演算結果を出力させられる。熱論理演算で扱うビットの定義入力と出力のレベルは、ある一定の基準温度に対して、より高い状態を1H、同じかより低い状態を0Lと定義する。また、同様により高い状態を高温、同じかより低い状態を冷温と定義する。また、スピンゼーベックを用いる熱電変換素子101、102の磁化Mの方向を予め定めておき、論理演算素子の入力とする箇所に温度勾配を入力すると起電力を取り出すことができるように構成している。それぞれの熱電変換素子101、102の起電力取り出し用の電極は、発生する電位差をより良く取り出せるような位置例えば両端に、導電性の起電力取り出し端子を配置する。この熱電変換素子の1対の起電力取り出し端子のそれぞれは、もう一方の熱電変換素子の1対の起電力取り出し端子のそれぞれと、抵抗発熱体107によってそれぞれ橋わたす。この際に、抵抗発熱体107の両端である伝導路105は導体で構成しているので熱を発生させたい箇所以外での発熱および損失を低減できる。別の観点で説明すれば、XOR熱論理演算素子は、図4に示すように、二つの熱電変換素子101、102と、二つの抵抗発熱体107とを電気的に接続して一つの閉回路を構成する。この電気的構造を有することによって、二つの熱電変換素子に入力する磁場が同一方向であるとき、熱入力も同一であれば、閉回路に生じる起電力は打ち消しあうため、電流は流れない構造となる。他方、熱入力が異なる場合は、どちらか一方向に電流が流れるため、抵抗発熱体107にはジュール熱が生じ、結果として高温の熱出力を得ることができる。すなわち、熱的構造と電気的構造とを組み合わせることで、XOR演算を実現することができる。また、閉回路の一部に、正、もしくは負の温度特性を持つサーミスタを組み込むことによって、抵抗発熱体107の発熱量を安定させたり、二つの熱入力に多少の誤差が生じた場合の、異常発熱などを低減したりすることも可能である。また、抵抗発熱体107で発生したジュール熱は、熱出力として、次段の熱論理演算素子への熱入力として用いることが可能である。このように多段の論理演算素子を組み合わせることで、熱論理演算回路を構成できる。論理和演算図5は、OR熱論理演算素子を展開して示した模式図である。伝導路では、並列化する熱電変換素子201、201の個々の両端の起電力取出し領域を整流素子206と抵抗発熱体207を介してそれぞれ電気的に接続する。整流素子206は、所要の動作温度などを考慮して適宜物性を選択すればよく、シリコンベースの整流素子であっても、他の半導体ベースの整流素子であっても構わない。論理和演算の出力は、それぞれの抵抗発熱体207を熱的に接続する構成として扱う。また、出力とする抵抗発熱体207から得られる熱をまとめる熱出力体208を設けてもよい。また、入力から得られる熱を均一化する熱入力体209を設けてもよい。この熱入力体209は、熱出力体208と同様な板材をもちいればよい。また、多段構成とする際には、下位段の熱出力体を熱入力体として使用できるように構成してもよいし、熱入力体を下位段の熱出力体として使用できるように構成してもよい。このように、2入力OR熱論理演算素子では、二つのスピンゼーベック効果を用いる熱電変換素子201、202と整流素子206と抵抗発熱体207を組み合わせた構成によって、OR演算結果を出力させられる。この際に、抵抗発熱体207の両端は導体で構成して熱を発生させたい箇所以外での発熱および損失を低減できる。別の観点で説明すれば、OR熱論理演算素子は、図6に示すように、並列化する系統毎に、整流素子206と抵抗発熱体207とを、熱電変換素子201、202の起電力取り出し用電極と直列に電気的に接続して閉回路を構成すると共に、それぞれの抵抗発熱体207の発熱を一つの出力用にまとめた構造を有する。また、何れかの熱電変換素子201、202により高い温度1,Hの熱入力を行ったとき、それぞれ整流素子206に順方向の電流が生じるように接続する。この構造を有することによって、並列化された何れかの熱入力により高温の入力があれば、その閉回路に順方向電流を生じさせて、発生したジュール熱によって高温の出力を得ることができる。この際、全ての閉回路に電流が流れない場合にのみ、冷温の出力を得ることとなる。すなわち、熱的構造と電気的構造とを組み合わせることで、OR演算を実現することができる。また、XOR熱論理演算素子と同様に、サーミスタを組み込んでスレッシュホールド値を調整することとしてもよい。また、シュミットトリガ的に動作させるようにしてもよい。論理積演算図7は、2入力AND熱論理演算素子を展開して示した模式図である。伝導路では、片方の熱電変換素子301の起電力取出し領域の一端ともう片方の熱電変換素子302の起電力取出し領域の他端側とを伝導路305で電気的に接続する。また、もう片方の起電力取出し領域相互を整流素子306と抵抗発熱体307と伝導路305で電気的に接続する。論理積演算の出力は、抵抗発熱体307から得られる熱を用いる。このように、AND熱論理演算素子では、熱電変換素子301、302と整流素子306、抵抗発熱体307を組み合わせた構成によって、AND演算結果を出力させられる。論理積の演算は、XOR熱論理演算素子と同様に、二つの熱電変換素子の起電体303と、整流素子306と抵抗発熱体307が、直列に接続した一つの閉回路の構成によって行われる。ここで、AND熱論理演算素子の場合は、XOR熱論理演算素子の場合とは異なり、熱入力の組み合わせが両方同じ高温か冷温の場合にのみ、閉回路電流が生じるように接続する。さらに整流素子306を両方の入力として冷温が入力された場合に生じる電流を遮断する向きに接続する。このことで、熱入力として両方の素子に高温の入力を行った場合にのみ、出力側の抵抗発熱体307に発熱が生じる構成をとることができる。図8は、多入力AND熱論理演算素子を展開して示した模式図である。多入力AND熱論理演算素子を構成する場合、各熱電変換素子401~404を接続する伝導路に、正の温度抵抗計数を有する抵抗体例:PTCサーミスタ405と負の温度抵抗計数を有する抵抗体例:NTCサーミスタ406との間で熱を交換することにより電気抵抗を相反する値にする熱接続部407を設けて、並列化を図る。伝導路には、個々の熱電変換素子401~404の両端を、整流素子408と熱接続部の正の温度抵抗計数を有する抵抗体405を介して電気的に接続する。また、個々の整流素子408と熱接続部407の正の温度抵抗計数を有する抵抗体405の間と、他の熱接続部407の正の温度抵抗計数を有する抵抗体405の他端とを、接続する何れかまたは全てに抵抗発熱体410を入れて熱接続部407の負の温度抵抗計数を有する抵抗体406を介して、図中の伝導路409のように電気的に接続する。この際、熱出力体411を設けてもよい。図7に示したAND熱論理演算素子は、そのまま並列に接続しても多入力動作に対応していない。他方、図8に示したAND熱論理演算素子は、多入力演算を行なえる。図8に示したAND熱論理演算素子は、図9に示すような電気的構造を有している。各熱電変換素子の起電体には、それぞれ、整流素子と熱接続部を直列に接続した閉回路を構成し、さらに各閉回路は、ブリッジ配線によって隣接する熱電変換素子と接続している。さらに全体の閉回路中に抵抗発熱体を組み込み、素子全体で一つのブリッジ回路を形成する構成としている。熱接続部の正の温度抵抗計数を有する抵抗体と負の温度抵抗計数を有する抵抗体とは、熱移動を行い得るように構成され、一方が電気抵抗が大きくなると、他方の電気抵抗が小さくなる。また、基準温度付近では、図9aに示すように個々の熱電変換素子の閉回路に設けられた正の温度抵抗計数を有する抵抗体の抵抗が小さく保持されている。この状態から、熱電変換素子に高温入力を行い、図8の-y方向、図9aにおける上向き方向に逆スピンホール起電力を発生させると、まず個々の閉回路に電流が流れ、熱接続部の両抵抗体の温度がジュール熱によって上昇する。その際、正の温度計数を有する抵抗体の抵抗値が順次上昇し、熱電変換素子から取り出すことが出来る電力が低下するため、熱接続部付近はある一定温度まで上昇して均衡した状態になる。一方で、負の温度計数を有する抵抗体は、正の温度計数を有する抵抗体と熱的に接続しているため、抵抗値は減少した状態にある。この均衡状態の温度に置いて、PTCサーミスタ抵抗>NTCサーミスタ抵抗となるように、熱接続部の特性を調整する。その結果、図9bに示す状態になる。すなわち、全ての熱電変換素子に高温入力を行うことで、電流の経路は個々の閉回路から、全素子をまたがる閉回路に移り、また熱接続部の温度も電流により維持されるラッチ状態となり、抵抗発熱体におけるジュール加熱が生じる。他方、入力に対して、図9cに示す状態のように、一つでも冷温入力の素子があった場合は、その熱電変換素子の熱接続部は基準温度のままであるため、全体の閉回路には抵抗が残り大きな電流が流れないようにしている。このように構成することによって、2入力から所望の並列入力数を実現する多入力AND論理演算素子が得られる。すなわち、熱的構造と電気的構造とを組み合わせることで、n入力AND演算を実現することができる。また、XOR熱論理演算素子等と同様に、サーミスタを組み込んでスレッシュホールド値の調整やシュミットトリガ的に動作させるようにしてもよい。熱出力体上記した熱論理演算素子では、熱出力を出す構造体熱出力体:熱出力端子として熱伝導性の高い材料を用いることが好ましい。また、各熱入力端子熱入力面も同様である。熱出力体は、二つ以上の熱伝導率の異なる材料による複合構造を有して、抵抗発熱体から得られる熱を均一的にまとめるように熱導電率を調整することが望ましい。上記したAND論理演算素子やXOR論理演算素子のように、面内で偏った熱出力が生じる構造とする場合には、例えば、熱出力体に高熱伝導材料と低熱伝導材料の積層構造を有する材料や、ハニカム構造を低熱伝導部として用いる複合構造を有する材料を用いることとしてもよい。これにより面に垂直な方向よりも、面内の熱伝導性を高くすることを行い、熱出力体全体に一様な熱出力を得られる。すなわち、熱論理演算素子の出力として、熱的偏りを無くする効果を得られる。なお、熱論理演算素子の素子構成によっては単一の導体を熱出力体として用いることとしてもよい。また、前段となる熱論理演算素子の熱出力体と後段となる熱論理演算素子の熱入力端子とを共用にすることもできる。上記のような作用を有するスピン軌道相互作用を用いた熱論理演算素子を用いることで、熱入力から得るエネルギーから熱出力に使用するエネルギーを変換によって自律的に得ることがでる。換言すれば、動作に電源を必要としない、論理演算素子を得られる。また、リレー接点などと異なり、稼動部を有さず、長期的動作にも対応できる利点がある。次に、熱論理演算素子の実施例を説明する。スピンゼーベック熱電変換素子図10に示すように、熱電変換素子500は、磁性体501と起電体502から成り、起電体502には起電力取出し領域503を有する。磁性体501は、少なくとも1つの磁化方向を有する材料である。磁性体501は、熱伝導率の小さな材料ほど効率のよい熱電効果を発揮する。そのため、磁性絶縁体であることが望ましい。磁性絶縁体として例えばガーネット系の磁性材料などが適用可能であり、イットリウム鉄ガーネットY3Fe5O12、以下YIGと略記するなどが好ましい。また磁性体501の材料は上記に限定されず、鉄とニッケルとの合金であるパーマロイなどの強磁性金属についても利用可能である。また、磁性体501の形状は、平板状であることが好ましいが、特に限定されず、また、多少の平面粗さや歪みがあっても構わない。磁性体501は、液相エピタキシャル成長LPEや、スパッタ、レーザーアブレーションPLD、有機金属堆積法MOD法、エアロゾルデポジション法AD法などで成膜を行う。特にプラスチック基板などにYIGのような磁性絶縁体を大面積成膜する用途には、AD法の利用が望ましい。磁性体501の膜厚は熱電発電の用途や温度領域に応じて変えることが可能だが、通常は100nm~500μm程度に設定する。起電体502は、磁性体501の磁化方向に対して略平行な面に設けられている。なお起電体502は磁性体501に接して設けられていなくてもよく、磁性体501の上方に設けられていればよい。すなわち、起電体502と磁性体501との間に、空隙や別の構造物が設けられていてもよい。起電体502は、スピン軌道相互作用を有する材料を含んでいる。例えばスピン軌道相互作用の比較的大きなAuやPt、Pdなどの金属材料、またはそれらの合金材料を用いる。なお起電体502は、スピンホール効果を強めるために、FeやCu、IrやOsなどの不純物を添加してもよい。ここで、起電体102の厚さは、少なくとも金属材料のスピン拡散長以上に設定するのが好ましい。例えばAuであれば50nm以上、Ptであれば10nm以上に設定するのが望ましい。図10の熱電変換素子500において、鉛直方向図面z方向に温度勾配∇Tが印加されると、磁性体501のスピンゼーベック効果により、温度勾配に平行なz方向にスピンの流れスピン流が誘起される。この磁性体501において生成されたスピン流は、起電体502へと流れ込む。その後、起電体502における逆スピンホール効果によって、流れ込んだスピン流は、磁化方向に対して垂直方向であるy方向の電流起電力へと変換される。つまり、磁性体501と起電体502とで構成される熱電変換素子500は、印加される温度勾配から逆スピンホール起電力VISHEを発生させる。ここで起電体502における起電力は、逆スピンホール効果が要請する対称性から、磁性体501の磁化方向と磁性体501から起電体502にスピン流が流れ込む方向との両方に対して垂直な一方向2つのベクトルの外積方向VISHE∝M×∇Tに常に生成される。図中の起電力取出し領域503は、この起電力を効率よく取り出せる箇所を指している。例えば図10に示す配置の場合、磁化方向がx方向で、スピン流がz方向に流れることから、個々の起電体502において起電力は常にy方向に生成される。磁性体501および起電体502の製造に関しては、特許文献2の方法を用いることができる。特許文献2では、x方向の幅が0.2cm、y方向の長さが0.4cm、z方向の厚みが160nmのYIGと、厚さ10nmのPt電極を用いて、1μV/KのVISHEを得る方法が開示されている。非特許文献4によれば、温度勾配に応じてスピンゼーベック素子中に生じるスピンの化学ポテンシャルの勾配は、通常数~数百nmであるスピン拡散長程度の距離で急激に減衰する勾配に加えて、試料全体の温度勾配を反映した成分を合わせ持つため、試料両端のスピンの化学ポテンシャル差は、スピン拡散長にかかわらず試料のサイズに応じて決まる。その結果、磁性体501をより厚膜にすることで、起電体502に流れ込むスピン流の量も増大するため、同様の手法を用いて長さ4cm、幅2cm、厚さ200μmのPt電極付きYIG膜を作製すれば、125mV/KのVISHEを得るスピンゼーベック熱電変換素子の作製が可能である。さらに実際に素子として利用する際は、より厚くすると、磁性体501の膜厚方向に実効的にかけることが出来る温度差の絶対値も大きくできる。XOR熱論理演算素子図11は、排他的論理和を行なう熱論理演算素子を斜視した模式図である。XOR熱論理演算素子は、図10で説明した熱電変換素子500を二つ有する。各熱電変換素子500は、厚さ10nmのPt薄膜からなる起電体502を用いる。熱電変換素子500の下面には熱入力体504を設ける。熱入力体504には、長さ4cm、幅2cm、厚さ300umの非磁性のステンレス板に、ゾルゲル法を用いて、450度で焼結した100nmのジルコニアコーティングを両面に施した板材を使用する。熱出力体505も同様の板材を使用する。ステンレス板と比較してジルコニア膜の熱伝導率が低いため、熱出力体の内部では、面内方向の熱伝導率が高く、また内部により一様に熱が伝わりやすくなる。XOR熱論理演算素子では、熱出力体505と熱入力体404に同様の多層構造を持つ部材を用いたが、場合によっては熱入力面には何も部材を用いないで、直接熱源や冷却源を接触させることも可能である。また、前段とする熱論理演算素子の熱出力体をそのまま共用してもよい。二つの熱電変換素子500には、互いを橋渡しするように、アルミニウム製の導電体を用いて、298Kにおける抵抗値0.63Ωを有するカーボン薄膜抵抗体506を発熱抵抗体として接続したブリッジ配線が平行に二箇所に設けてある。すなわち、この二つのブリッジ配線によって、二つの熱電変換素子500の起電体を含む閉回路が形成されている。そして、両熱電変換素子500の磁性体の磁化方向は共に図中のx方向にそろっている。そのため、各熱入力面への熱入力が同一であれば、起電体へ発生する起電力は±yのどちらか一方向にそろい、熱入力が異なれば、起電力の方向は180度入れ替わる。したがって、閉回路図4参照を接続することによって、起電力方向が同一の場合、起電力は互いに打ち消しあって電流は流れず、起電力方向が異なる場合にのみ、電流が発生する構成としている。ここで、特性を評価するため、基準温度298Kにある本実施例のXOR熱論理演算素子に対して、一方の熱電変換素子500の熱入力面に288Kの冷却源を、他方の熱電変換素子500の熱入力面に308Kの熱源を接触させることを想定する。ただし、冷却源の熱容量は十分に大きく、また熱電変換素子の起電体面は基準温度にある熱貯めに接触していて、いずれも短時間では温度は変化しない条件で評価している。このとき、∇Tはz方向に最大で10度となり、VISHEはy方向に開放状態で1.25Vが得られる計算になる。閉回路の二枚の抵抗体部分の抵抗は合わせて1.26Ωであり、熱電変換素子の内部抵抗なども考慮すると、抵抗体部分で発生する熱量は同様に2.8Wと計算できる。カーボン薄膜抵抗体506と多層膜で構成した熱出力体505との部分の熱容量は、およそ1.25J/Kであるため、実際の温度上昇速度については、熱入力直後は毎秒およそ2度程度の温度上昇を示し、容易に基準温度10度の308Kに達すると推測できる。これ以上に温度が上昇する場合は、温度上昇によってカーボン薄膜抵抗体207の抵抗が減少して取り出し電力が減少するなどの電気的性質と、伝導パスなどを介した熱の拡散が増大するなど熱的性質を考慮すると、ある一定以上には上昇せず、ほぼ一定の温度で推移すると推測される。また、上位段を設けることによって、適宜熱移動が生じて必要以上に加熱しなくできる。また、二つの熱入力面の両方に、288Kの同じ熱入力を行った場合や、同様に308Kの入力を行った場合は、原理的に閉回路には電流は発生しないため、熱出力面の温度変化も生じない。OR熱論理演算素子図12は、論理和演算を行なう熱論理演算素子を斜視した模式図である。OR演算素子は、XOR演算素子ものと同じスピンゼーベック熱電変換素子500を二つ有している。二つの熱電変換素子500の起電体には、それぞれ、アルミニウム製導電体を用いて、カーボン薄膜抵抗体506とショットキーバリアダイオード507とを直列に接続した閉回路が接続されている。このとき、ショットキーバリアダイオード507は、熱入力面に高温の熱入力を行った際、つまり-Z方向に、∇Tの温度勾配を入力した際に、生じる電流方向を順方向とする向きに接続している。また、二つの熱電変換素子に接続する二つのカーボン薄膜抵抗体506は、XOR熱論理演算素子で用いたカーボン薄膜抵抗と同じ特性をもち、それぞれ熱出力体505へ効率よく熱を伝えられるように接触している。なお、ショットキーバリアダイオード507も、順方向電流が流れている場合に生じるジュール発熱を、熱出力体506へ伝えるために、同様に接触させている。ここで、特性を推測するため、基準温度298KにあるこのOR熱論理演算素子に対して、二つの入力のうち一つに、308Kの高温入力を行うと仮定し、低電圧損失のショットキーバリアダイオードとXOR熱論理演算素子で用いたものと同じカーボン被膜型抵抗体について、実効的な電圧降下を計算すると、それぞれが0.25Vと0.75Vとなり、発生する熱量は1.2Wであった。熱出力体の温度変化は、熱出力体の熱容量でほぼ決定できるため、若干の熱伝導損失を考慮しても、熱入力直後には毎秒およそ0.8度程度の温度上昇を示し、容易に基準温度10度の308Kに達すると推測できる。これ以上に温度が上昇する場合は、温度上昇によってカーボン被膜型抵抗体の抵抗が減少し、取り出し電力が減少する点と、伝導パスなどを介した熱の拡散が増大する点を考慮すると、ある一定以上には上昇せず、ほぼ一定の温度で推移すると推測される。また、両方の熱入力に308Kの高温入力を行うと、発生する熱量は倍の2.4Wとなり、熱入力直後の温度上昇は、ほぼ倍の速度を示すと予想できるが、到達温度は同様に制限される。AND熱論理演算素子図13は、論理積演算を行なう熱論理演算素子を斜視した模式図である。AND熱論理演算素子は、XOR熱論理演算素子と同じ熱電変換素子500を二つ有している。AND熱論理演算素子は、XOR熱論理演算素子と同様に、ブリッジ導電配線と、カーボン薄膜抵抗体506によって二つの熱電変換素子500が接続した構造を有している。しかし、XOR演算素子とは異なり、二つの熱電変換素子に同一方向の逆スピンホール起電力が生成したときにのみ、閉回路に電流が生じるように襷がけになるような形で、起電力取出し領域503相互が接続され、さらにOR熱論理演算素子と同様のカーボン薄膜抵抗体506とショットキーバリアダイオード507を直列に接続され、一つの閉回路を構成している。ショットキーバリアダイオード507がない場合、この素子は排他的否定論理和XNORとして動作するが、整流素子を組み込んで、二つの冷温状態を入力した際に生じる電流を遮断することで、二つの高温入力を行った際にのみヒータ抵抗が発熱するAND素子を作製することができる。実際に熱出力体505から得られる温度出力については、OR熱論理演算素子と同等のものであると推測できる。多入力OR熱論理演算素子図14は、4入力の論理和演算を行なう熱論理演算素子を斜視した模式図である。図14で示すように、論理和演算を行なう素子は、そのまま並列接続することで多入力素子とできる。それぞれの閉回路には、カーボン薄膜抵抗体506とショットキーバリアダイオード507とが含まれており、それらが発する熱を熱出力体505からの出力とできる。なお、入力数に応じてカーボン薄膜抵抗体506の大きさを変更する際に、閉回路の何れかが導通した時の発生熱量をAND熱論理演算素子などに合わせる値に抵抗値を設定すればよい。例えば、入力系統毎に、それぞれ0.63オームのカーボン薄膜抵抗体506を用いることによって、下限発熱量をおおよそ揃えることができる。抵抗発熱体と整流素子が増えた分の熱出力部分の熱容量が増大するため、一つの熱入力面だけに高温入力を行った場合の温度上昇速度と、到達温度は若干低下するが、ほぼ2入力OR熱論理演算子と同等の動作をする。多入力AND熱論理演算素子図15は、4入力の論理積演算を行なう熱論理演算素子を斜視した模式図である。図13に示したAND熱論理演算素子は、そのまま並列に接続しても多入力動作には対応させていない。図15で示すように、多入力の論理積演算を行なう素子は、それぞれの閉回路には、ショットキーバリアダイオード507と熱接続部が含まれており、また、カーボン薄膜抵抗体506を含む全体閉回路が構成されている。熱接続部は、PCTサーミスタとNPCサーミスタとを用いて構成する。本実施例で用いたPTCサーミスタ607は、希土類金属をドープした低抵抗チタン酸バリウム製で、25°Cで0.6Ω、60°Cで19Ωを示す素子で、NTCサーミスタ608は、スパッタ法で作製できるフィルム状の酸化バナジウムサーミスタで、25°Cにおける抵抗値が158Ω、60°Cにおける抵抗値が0.5Ωになるものを使用すると仮定する。このNTCサーミスタは、PCTサーミスタの表面に、絶縁フィルムを挟んで張り合わせてあり、両サーミスタ間で熱の伝導が生じるようにしている。したがって、基準温度を25°C、298Kとすると、この状態ではPTCサーミスタの抵抗値は低く、NTCサーミスタの抵抗値は十分高い状態になる。この状態から、熱電変換素子に高温入力を行い、図15の-y方向に逆スピンホール起電力を発生させると、熱接続部において、電気抵抗の値がそれぞれPTCサーミスタの抵抗値は上昇し、NTCサーミスタの抵抗値は減少した状態になる。その結果、全ての熱電変換素子に高温入力を行うことで、カーボン薄膜抵抗にジュール加熱を生じて、入力に対した多入力の論理積演算を行なう。NOT熱論理演算素子、否定論理NOT演算素子は、単独でNOT演算を行うよりは、上記の各演算素子の入力側や、出力側の構造と融合させて、入力ビットを反転させる形で活用する方法が効果的である。熱入力側にNOT演算を導入する場合は、例えば磁性体の磁化Mの向きを±反転させることを行なう。磁化方向を反転させる構造を電気磁気熱を使用して設け、入力を反転させる際に、その構造によって磁化方向を制御して磁化方向を反転させる。また、磁性体の磁化方向を動的に反転させる磁化方向反転部を熱論理演算素子内外に設けてもよい。磁化方向反転部による磁化方向の反転は、保持的に行えるようにしてもよいし、特定の時間の間だけ反転するように構成してもよい。磁化方向反転部の制御は、外部からの熱による入力を受けて行われてもよい。また、出力側にNOT演算を導入する場合は、XOR,OR,AND各論理素子の構造を入れ替えるなどして実現することができる。例えば、XNORは、XOR演算素子の二つの素子の接続を平行ではなく、襷がけにすることなどによって実現できる。また、NORと、NANDは、ドモルガンの法則の通りに実現できる。すなわち、NORは磁性体の磁化を反転したAND素子で、NANDも同様に反転したOR素子で実現できる。また、単純に各論理演算素子の入力を熱的に接続して、ドモルガンの法則の通りにNOT演算素子を実現してもよい。以上説明したように、本発明によれば、スピントロニクス技術を使用して熱を入力として熱を出力とした熱論理演算素子を提供できる。また、熱論理演算素子を組み合わせることで、論理演算回路を提供できる。これによって、既存技術が適用できない環境でも動作したり、また電源を用いなくても自発的にかつ長期的に動作したり、使用形態に自由度を増す効果を得られる。これは、例えば、複数の熱入力があってその状態に応じて何らかの対応を選択して動作させる必要がある場合は、複数の温度センサと、温度センサからの出力を演算する回路と、動作機構と、回路やセンサ、動作機構を動かすための電源が必要であったが、簡単に電源が得られないような場所では、このようなシステムを長期的に運用することが難しかった。しかし、本発明の熱論理演算素子を用いて、さらに最終段の出力を熱から、サーミスタやバイモルフスイッチの動作や、電気、光や音などの信号への変換など、異なる動作に置き換えることで、電源が無くても高機能のセンシングアクチュエーションを実現するシステムを構築することが可能となる。また、本発明の熱論理演算素子を用いる利用例を示せば、二つの熱入力がバランスしているときに信号を返してくれるモニタ素子を、本発明のXNOR熱論理演算素子を用いて容易に作製することが出来る。同時に、XOR熱論理演算素子のブリッジをクロスに結線したXOR熱論理演算素子を用いれば、二つの熱入力が不均衡になったときに、自律制御動作を行う素子を作製することができる。また、多入力OR熱論理演算素子や、多入力AND熱論理演算素子を用いれば、やはり複数の熱入力のモニタを行うことが容易に行なえる。そのほか、XOR熱論理演算素子、AND熱論理演算素子などを組み合わせることで半加算回路、全加算回路などの複雑な論理回路も作製することができる。さらには、多入力のOR熱論理演算素子とAND熱論理演算素子を組み合わせれば、マルチビットの加算機なども、原理的に4段の論理段数で実現することが可能である。このように、本発明に係る熱論理演算素子は、既存の電子回路の考え方を多くの場合でそのまま論理演算に使用できるように構成できている。また、上記した4入力AND熱論理演算素子も、2段に2入力AND熱論理演算素子を組み合わせることによっても実現でき、運用の自由度を確保できている。また、既存の熱回路と組み合わせれば、熱論理演算素子によるタイマ回路を構成することなども可能でありシリコンベースの論理演算素子と同様の回路設計の自由度を確保できる。また、既存のゼーベック素子の性能向上を実現する上で大きな課題であった、熱エネルギーが素子中を伝って逃げてしまうことによる損失を大きく低減でき、高効率の熱電変換を実現できている。また、このスピンゼーベック効果を用いる熱電変換素子を利用することにより、既存の熱電変換デバイスでは現実的に困難であった、熱源からの電力抽出による自発的な論理演算素子の駆動および論理演算回路の駆動が可能になる。また、熱を観察や操作の対象として、同時にその入力情報としての熱から従来の熱電変換素子を用いるよりも効率的にエネルギーを取り出し、これによって熱の観察や、熱の状態に応じた動作を自発的に行うことが出来るシステムを構築することができる。なお、本発明の具体的な構成は前述の実施形態および実施例に限られるものではなく、この発明の要旨を逸脱しない範囲の変更があってもこの発明に含まれる。また、上記の実施形態の一部又は全部は、以下のようにも記載されうる。尚、以下の付記は本発明をなんら限定するものではない。[付記1]少なくとも1つの磁化方向を有する磁性体と、前記磁化方向に対して略平行な面に配設されたスピン軌道相互作用を有する材料を含む起電体と、を用いて熱電変換を行う少なくとも2つの熱電変換素子部と、構成する論理ゲートに対応させて個々の熱電変換素子部の起電力取出し領域を少なくとも抵抗発熱体を介して接続した伝導路部と、を有して、前記少なくとも2つの熱電変換素子部の各々への熱入力を入力とすると共に、前記伝導路部の抵抗発熱体から得られる熱を出力とした論理ゲートを構成することを特徴とする熱論理演算素子。[付記2]上記付記記載の熱論理演算素子であって、前記伝導路部に設けられた抵抗発熱体は複数あり、該複数の抵抗発熱体から得られる熱をまとめる熱出力体を有することを特徴とする熱論理演算素子。[付記3]上記付記記載の熱論理演算素子であって、前記熱出力体は、少なくとも二つ以上の熱伝導率の異なる材料による複合構造を有して、前記抵抗発熱体から得られる熱をまとめることを特徴とする熱論理演算素子。[付記4]上記付記記載の熱論理演算素子であって、前記伝導路部は、前記少なくとも2つの熱電変換素子部を同一端となる起電力取出し領域相互を抵抗発熱体を介して電気的に接続すると共に、他端も同一端となる起電力取出し領域相互を抵抗発熱体を介して電気的に接続して、それぞれの抵抗発熱体を熱的に接続された構造であり、前記少なくとも2つの熱電変換素子部の各々の熱入力箇所を入力とすると共に、前記熱的に結合した抵抗発熱体から得られる熱を出力としたXOR論理ゲートであることを特徴とする熱論理演算素子。[付記5]上記付記記載の熱論理演算素子であって、前記伝導路部は、前記少なくとも2つの熱電変換素子部の個々の起電力取出し領域を、整流素子と抵抗発熱体を介してそれぞれ電気的に接続して、それぞれの抵抗発熱体を熱的に接続された構造であり、前記少なくとも2つの熱電変換素子部の各々の熱入力箇所を入力とすると共に、前記熱的に結合した抵抗発熱体から得られる熱を出力としたOR論理ゲートであることを特徴とする熱論理演算素子。[付記6]上記付記記載の熱論理演算素子であって、前記伝導路部は、第1の入力とする熱電変換素子部の一端とする起電力取出し領域と第2の入力とする熱電変換素子部の他端とする起電力取出し領域とを電気的に接続すると共に、前記第1の入力とする熱電変換素子部の他端とする起電力取出し領域と前記第2の入力とする熱電変換素子部の一端とする起電力取出し領域とを整流素子と抵抗発熱体を介して電気的に接続した構造であり、前記第1および第2の入力として、前記抵抗発熱体から得られる熱を出力とした2入力AND論理ゲートであることを特徴とする熱論理演算素子。[付記7]上記付記記載の熱論理演算素子であって、前記伝導路部には、正の温度抵抗計数を有する抵抗体と負の温度抵抗計数を有する抵抗体との間で熱を交換することにより電気抵抗を相反する値にする熱接続部が設けられ、前記伝導路部は、個々の熱電変換素子部の両起電力取出し領域を、整流素子と熱接続部の正の温度抵抗計数を有する抵抗体を介して電気的に接続され、個々の整流素子と熱接続部の正の温度抵抗計数を有する抵抗体との間と、他の熱接続部の正の温度抵抗計数を有する抵抗体の他端とを、熱接続部の負の温度抵抗計数を有する抵抗体を介して電気的に接続すると共に、該接続中の何れかまたは全てに抵抗発熱体を設けた構造であり、少なくとも2つの熱電変換素子部の各々の熱入力箇所を入力とすると共に、前記何れかまたは全てに抵抗発熱体から得られる熱を出力とした多入力AND論理ゲートであることを特徴とする熱論理演算素子。[付記8]上記付記記載の熱論理演算素子であって、前記熱電変換素子部に含まれるスピン軌道相互作用を生ずる磁性体の磁化方向を反転させる磁化方向反転手段を備え、入力を反転させる際に、前記磁化方向反転手段を制御して磁性体の磁化方向を反転させ、前記反転させた入力をNOT演算子を介して接続されものとして前記抵抗発熱体から得られる熱を出力とすることを特徴とする熱論理演算素子。[付記9]少なくとも1つの磁化方向を有する磁性体と、前記磁化方向に対して略平行な面に配設されたスピン軌道相互作用を有する材料を含む起電体と、を用いて熱電変換を行う多数の熱電変換素子部と、個々の熱電変換素子部の起電力取出し領域を、正の温度抵抗計数を有する抵抗体と負の温度抵抗計数を有する抵抗体との間で熱を交換することにより電気抵抗を相反する値にする熱接続部および整流素子を介した閉回路を構成すると共に、個々の閉回路を、前記熱接続部を介して他の閉回路と電気的に繋ぐブリッジ接続を設けることによって抵抗発熱体を介した全体の閉回路を構成する伝導路部と、を有して、前記多数の熱電変換素子部の各々の熱入力箇所を入力とすると共に、前記抵抗発熱体から得られる熱を出力とした多入力AND論理ゲートであることを特徴とする熱論理演算素子。[付記10]上記付記記載の熱論理演算素子であって、前記磁性体の磁化方向を反転させる構造を有して成ることを特徴とする熱論理演算素子。[付記11]上記付記記載の熱論理演算素子であって、前記磁性体の磁化方向を個々に反転させる構造を有して成ることを特徴とする熱論理演算素子。[付記12]上記付記記載の熱論理演算素子であって、前記磁性体の磁化方向を反転させる構造を有して成ることを特徴とする熱論理演算素子。[付記13]上記付記記載の熱論理演算素子であって、AND熱論理演算またはOR熱論理演算を行なう構造の熱入力箇所を熱的に接続することによってNOT論理ゲートを構成したことを特徴とする熱論理演算素子。[付記14]上記付記記載の熱論理演算素子であって、前記伝導路は、前記少なくとも2つの熱電変換素子の個々の起電力取出し領域を、整流素子と抵抗発熱体を介してそれぞれ電気的に接続して、それぞれの抵抗発熱体を熱的に接続された構造であり、前記少なくとも2つの熱電変換素子の各々の熱入力箇所を入力とすると共に、前記熱的に結合した抵抗発熱体から得られる熱を出力としたNAND論理ゲートであることを特徴とする熱論理演算素子。[付記15]上記付記記載の熱論理演算素子であって、前記伝導路は、第1の入力とする熱電変換素子の一端とする起電力取出し領域と第2の入力とする熱電変換素子の他端とする起電力取出し領域とを電気的に接続すると共に、前記第1の入力とする熱電変換素子の他端とする起電力取出し領域と前記第2の入力とする熱電変換素子の一端とする起電力取出し領域とを整流素子と抵抗発熱体を介して電気的に接続した構造であり、前記第1および第2の入力として、前記抵抗発熱体から得られる熱を出力とした2入力NOR論理ゲートであることを特徴とする熱論理演算素子。[付記16]上記付記記載の熱論理演算素子であって、前記熱出力体を、複数の抵抗発熱体からの出力を受けて熱論理演算の論理和演算を行なう素子として用いることを特徴とする熱論理演算素子。[付記17]上記付記に記載した熱論理演算素子の少なくとも二つの論理ゲートを組み合わせて構成されて成ることを特徴とする熱論理演算回路。[付記18]上記付記に記載した熱論理演算素子の少なくとも二つの論理ゲートを組み合わせて構成されて成ることを特徴とする熱半加算回路。[付記19]上記付記に記載した熱論理演算素子の少なくとも二つの論理ゲートを組み合わせて構成されて成ることを特徴とする熱半加算回路。[付記20]上記付記に記載した熱論理演算素子の少なくとも二つの論理ゲートを組み合わせて構成されて成ることを特徴とする全加算回路。[付記21]上記付記に記載した熱論理演算素子の少なくとも二つの論理ゲートを組み合わせて構成されて成ることを特徴とする熱半加算回路。[付記22]少なくとも1つの磁化方向を有する磁性体と、前記磁化方向に対して略平行な面に配設されたスピン軌道相互作用を有する材料を含む起電体と、を用いて熱電変換を行う少なくとも2つの熱電変換素子部と、構成する論理ゲートに対応させて個々の熱電変換素子部の起電力取出し領域を少なくとも抵抗発熱体を介して接続した伝導路部とを含む熱論理演算素子を用いて、前記少なくとも2つの熱電変換素子部の各々の熱入力箇所に入力とする熱をそれぞれ加え、それぞれ、加わった熱を熱電変換素子部で温度勾配として使用して起電力を得て、前記得た起電力の電位差を前記伝導路に加えることによって発生させた抵抗発熱体からの熱を熱論理演算の出力として扱うことを特徴とする熱論理演算方法。[付記23]上記付記に記載した熱論理演算素子の少なくとも二つの論理ゲートを組み合わせて行われることを特徴とする熱論理演算方法。[付記24]上記付記に記載した熱論理演算素子の少なくとも二つの論理ゲートを多段に組み合わせて行われることを特徴とする熱論理演算方法。"