下部ゲート電極と、前記下部ゲート電極上の上部ゲート電極と、前記下部ゲート電極と前記上部ゲート電極との間に介在され、前記下部ゲート電極と前記上部ゲート電極を連結するコンタクトプラグと、前記上部ゲート電極と同一の高さに前記上部ゲート電極から離隔して形成された機能電極と、を含む半導体装置。前記コンタクトプラグと同一の高さに前記コンタクトプラグから離隔して形成されたソース電極及びドレイン電極をさらに含むことを特徴とする請求項1に記載の半導体装置。前記機能電極は、前記ソース電極または前記ドレイン電極と連結されることを特徴とする請求項2に記載の半導体装置。前記コンタクトプラグと前記ソース電極及びドレイン電極は、同一の物質よりなることを特徴とする請求項1に記載の半導体装置。前記上部ゲート電極と前記機能電極は、同一の物質よりなることを特徴とする請求項1に記載の半導体装置。前記機能電極上の有機発光層と、前記有機発光層上の共通電極と、をさらに含み、前記機能電極は、ディスプレイ装置の画素電極に利用されることを特徴とする請求項1に記載の半導体装置。前記機能電極上の液晶と、前記液晶上の共通電極と、をさらに含み、前記機能電極は、ディスプレイ装置の画素電極として利用されることを特徴とする請求項1に記載の半導体装置。前記機能電極上のスペーサと、前記スペーサ上の上部電極と、をさらに含み、前記機能電極は、センサーの下部電極として利用されることを特徴とする請求項1に記載の半導体装置。下部ゲート電極を形成する段階と、前記下部ゲート電極が形成された結果物の全体構造上にゲート絶縁膜を形成する段階と、前記ゲート絶縁膜上に電極用導電膜を形成する段階と、前記電極用導電膜をエッチングし、前記下部ゲート電極の上部に位置する上部ゲート電極を形成すると同時に、前記上部ゲート電極路から離隔して位置する第1機能電極を形成する段階と、を含む半導体装置の製造方法。前記上部ゲート電極及び前記第1機能電極形成段階の後に、前記上部ゲート電極及び前記第1機能電極が形成された結果物の全体構造上に層間絶縁膜を形成する段階と、前記層間絶縁膜をエッチングし、前記第1機能電極の表面を露出させる開口部を形成する段階と、前記開口部によって表面が露出された前記第1機能電極上に物質膜を形成する段階と、前記物質膜上に第2機能電極を形成する段階と、をさらに含むことを特徴とする請求項9に記載の半導体装置の製造方法。前記ゲート絶縁膜形成段階は、前記下部ゲート電極が形成された結果物の全体構造上に第1ゲート絶縁膜を形成する段階と、前記第1ゲート絶縁膜上に、前記下部ゲート電極の一部とオーバーラップされるチャネル膜を形成する段階と、前記第1ゲート絶縁膜をエッチングし、前記下部ゲート電極の表面を露出させる第1コンタクトホールを形成する段階と、前記第1コンタクトホールが形成された前記第1ゲート絶縁膜上にコンタクト用導電膜を形成する段階と、前記コンタクト用導電膜をエッチングし、前記下部ゲート電極と連結されるコンタクトプラグを形成すると同時に、前記コンタクトプラグから離隔した位置に前記チャネル膜の両方の端部に当接するソース電極及びドレイン電極を形成する段階と、を含むことを特徴とする請求項9に記載の半導体装置の製造方法。前記ソース電極及びドレイン電極形成段階の後に、前記コンタクトプラグ、前記ソース電極及びドレイン電極が形成された結果物の全体構造上に第2ゲート絶縁膜を形成する段階と、前記第2ゲート絶縁膜をエッチングし、前記コンタクトプラグの表面を露出させる第2コンタクトホール及び前記ソース電極またはドレイン電極の表面を露出させる第3コンタクトホールを形成する段階と、をさらに含むことを特徴とする請求項11に記載の半導体装置の製造方法。前記ゲート絶縁膜形成段階は、前記下部ゲート電極が形成された結果物の全体構造上に第1ゲート絶縁膜を形成する段階と、前記第1ゲート絶縁膜をエッチングし、前記下部ゲート電極の表面を露出させる第1コンタクトホールを形成する段階と、前記第1コンタクトホールが形成された前記第1ゲート絶縁膜上にコンタクト用導電膜を形成する段階と、前記コンタクト用導電膜をエッチングし、前記下部ゲート電極と連結されるコンタクトプラグを形成すると同時に、前記コンタクトプラグから離隔した位置にソース電極及びドレイン電極を形成する段階と、前記ソース電極及び前記ドレイン電極の間の前記第1ゲート絶縁膜上にチャネル膜を形成する段階と、を含むことを特徴とする請求項11に記載の半導体装置の製造方法。前記チャネル膜形成段階の後に、前記チャネル膜が形成された結果物の全体構造上に第2ゲート絶縁膜を形成する段階と、前記第2ゲート絶縁膜をエッチングし、前記コンタクトプラグの表面を露出させる第2コンタクトホール及び前記ソース電極またはドレイン電極の表面を露出させる第3コンタクトホールを形成する段階と、をさらに含むことを特徴とする請求項13に記載の半導体装置の製造方法。本発明は、前記要求に応じるために提案されたもので、その目的は、低いチャネル抵抗を具現し、電界効果移動度が高くなる効果がある二重ゲートトランジスタを含む半導体装置及びその製造方法を提供することにある。上記目的を達成するために、本発明の一態様に係る半導体装置は、半導体装置において、下部ゲート電極と、前記下部ゲート電極上の上部ゲート電極と、前記下部ゲート電極と前記上部ゲート電極との間に介在され、前記下部ゲート電極と前記上部ゲート電極を連結するコンタクトプラグと、前記上部ゲート電極と同一の高さに前記上部ゲート電極から離隔して形成された機能電極と、を含む。また、本発明の他の態様に係る半導体装置の製造方法は、下部ゲート電極を形成する段階と、前記下部ゲート電極が形成された結果物の全体構造上にゲート絶縁膜を形成する段階と、前記ゲート絶縁膜上に電極用導電膜を形成する段階と、前記電極用導電膜をエッチングして前記下部ゲート電極の上部に位置する上部ゲート電極を形成すると同時に、前記上部ゲート電極から離隔して位置する機能電極を形成する段階と、を含む。本発明によれば、低いチャネル抵抗を有し、電界効果移動度が高い二重ゲートトランジスタを半導体装置に適用させることができる。したがって、高い電界効果移動度を有し、且つ熱、電気、光ストレスに対して信頼度が高い酸化物薄膜トランジスタを具備することによって、大面積高画質のディスプレイ装置を提供することができる。また、電界効果移動度の向上によって性能が改善されたセンサーを提供することができる。また、本発明によれば、二重ゲートトランジスタを具備する半導体装置を製造するに際して、従来の工程に比べて追加的なマスク工程または蒸着工程が要求されない。すなわち、別途のマスクを追加する必要なく、既存の工程を利用して二重ゲートトランジスタを具備する半導体装置を製造することができる。例えば、ディスプレイ装置の場合、従来、ゲート電極と画素電極との間に介在されるパッシベーション膜の厚さを調節し、第2ゲート絶縁膜として使用するか、または、従来の画素電極パターニング工程を一部変更し、画素電極の形成時に二重ゲートトランジスタの上部ゲート電極を一緒に形成することによって、別途の工程を追加することなく、二重ゲートトランジスタを形成することができる。以下、添付の図面を参照しながら本発明の好ましい実施例を詳しく説明する。下記に説明される実施例は、様々な他の形態に変形されることができ、本発明の範囲が下記に説明される実施例に限定されるものではない。本発明の実施例は、当該技術分野における通常の知識を有する者に本発明をさらに完全に説明するために提供されるものである。図面において、層領域の厚さは、明確性を図るために、実際厚さに比べて誇張されて図示されることができる。また、層が他の層または基板上にあると言及された場合、これは、他の層または基板上に直接形成されることができるか、またはそれらの間に第3の層が介在されることもできる。実施例の全体にわたって同一の参照符号は、同一の構成要素を示す。図1a乃至図1cは、本発明の一実施例による半導体装置の構造を示す図である。図1aは、一例として、1つの二重ゲートトランジスタ及び1つの第1機能電極が形成された中間結果物の平面図を示し、図1bは、図1aの第1方向I-I’断面図を示し、図1cは、図1aの第2方向II-II’断面図を示す。図示のように、本発明の一実施例による半導体装置は、下部ゲート電極120と、下部ゲート電極120上に形成された上部ゲート電極180と、下部ゲート電極120及び上部ゲート電極180を連結するコンタクトプラグ160と、上部ゲート電極180と同一の高さに前記上部ゲート電極180から離隔して形成された第1機能電極182と、を含む。このような構造によれば、下部ゲート電極120と上部ゲート電極180がコンタクトプラグ160によって電気的に連結されるので、下部ゲート電極120と上部ゲート電極180を同時に駆動するようになる。すなわち、従来の二重ゲートトランジスタは、一般的に下部ゲート電極と上部ゲート電極に独立的に電圧が印加されて駆動されるのに対して、本発明の一実施例による二重ゲートトランジスタは、下部ゲート電極と上部ゲート電極を同時に駆動するようになる。また、二重ゲートトランジスタは、コンタクトプラグ160と同一の高さにコンタクトプラグ160から離隔して形成されたソース電極162及びドレイン電極160と、ソース電極162とドレイン電極164との間に形成されたチャネル膜140と、チャネル膜140上の保護膜150とをさらに含むことが好ましい。ここで、ゲートラインは、ゲート信号を伝達するためのものであって、第2方向II-II’に拡張されるライン形態で設けられ、データラインは、データ信号を伝達するためのものであって、第1方向I-I’に拡張されるライン形態で設けられる。前述したような構造を有する半導体装置は、ディスプレイ装置、センサーなどの多様な用途に使用されることができる。一例として、半導体装置が有機発光素子を適用したディスプレイ装置である有機電界発光表示装置の場合、第1機能電極182は、画素電極として使用される。また、第1機能電極182上に形成された有機発光層及び共通電極をさらに含む。他の例として、半導体装置が液晶表示素子を適用したディスプレイ装置の場合、第1機能電極182は、画素電極として使用される。また、第1機能電極182上に形成された配向膜、ショート部、シーラント、スペーサをさらに含み、共通電極、カラーフィルタなどを含むカラーフィルタ基板及び液晶をさらに含む。さらに他の例として、半導体装置がセンサーの場合、第1機能電極182は、センサーの下部電極として使用される。また、第1機能電極182上に形成されたスペーサ及びセンサーの上部電極をさらに含む。特に、本発明は、接触式、静電容量方式のセンサーだけでなく、光センサーにも適用可能である。このように低いチャネル抵抗を有する二重ゲートトレンジストをディスプレイ装置及びセンサーに適用することによって、高画質、大面積のディスプレイ装置を提供し、センサーの性能を改善することができる。具体的に、従来の単一のゲートトランジスタは、10乃至20cm2/Vsの低い電界効果移動度を有するので、大面積高画質のディスプレイ装置、センサーを具現するのに限界がある。一方、本発明は、単一のゲートトランジスタに比べて2倍以上高い電界効果移動度を有する二重ゲートトランジスタを利用する。従来の単一ゲートトランジスタは、チャネル膜、ゲート絶縁膜及びゲート電極の構造よりなるが、ゲート電極に電界が印加されれば、ゲート絶縁膜との界面付近のチャネル膜で電荷が蓄積される。一方、二重ゲートトランジスタは、下部ゲート電極、第1ゲート絶縁膜、チャネル膜、第2ゲート絶縁膜及び上部ゲート電極の構造よりなるので、第1ゲート絶縁膜に当接したチャネル膜の下部界面及び第2ゲート絶縁膜に当接したチャネル膜の上部界面で電荷が蓄積される。したがって、二重ゲート薄膜トレンジストは、単一のゲートトランジスタに比べて電荷が移動することができる領域が二倍となるので、素子のチャネル抵抗が半分になる。図2a乃至図2hは、本発明の第1実施例による半導体装置の製造方法を説明するための図である。ここで、図2aは、ゲートラインが形成された中間結果物の平面図を示し、図2b乃至図2hは、説明の便宜のために図2aの第3方向III-III’断面及び第4方向IV-IV’断面を一緒に示したことに注意しなければならない。図2a及び図2bに示されたように、基板100上にバッファ膜110を形成する。ここで、基板100は、一例として、ガラス基板またはプラスチック基板であることができる。バッファ膜110は、基板100から発生する水分または不純物の拡散を防止するためのものであって、一例として、シリコン酸化膜、シリコン窒化膜またはアルミニウム酸化膜の単一層で形成されるか、または、これらを積層した多重層で形成されることができる。次に、バッファ膜110上に下部ゲート電極用導電膜を形成した後、これをパターニングして二重ゲートトランジスタの下部ゲート電極120A、120Bを形成する。この時、下部ゲート電極120A、120Bは、図2aに示されたように、ライン部及びライン部から突出した突出部を有する形態、すなわちT字形状のゲートライン120で形成されることができる。以下、説明の便宜上、ゲートライン120のうち突出部は、参照符号‘120B’で表示し、突出部に隣接したライン部は、参照符号‘120A’で表示する。すなわち、図2bで、下部ゲート電極120A、120Bが2つの領域に分けられて図示されたが、1つのパターンであることに注意しなければならない。下部ゲート電極120A、120Bは、アルミニウムAlまたはアルミニウム-ネオジムAl-Ndのようなアルミニウム合金単一層で形成されるか、またはモリブデンMo合金とアルミニウム合金が積層された多重層で形成されることができる。また、透明な下部ゲート電極120A、120Bの場合には、ITOIndiumTinOxide膜の単一層で形成されるか、またはシルバー合金とITO膜を積層した多重層で形成されることができる。次に、下部ゲート電極120A、120Bが形成された結果物の全体構造上に第1ゲート絶縁膜130を形成する。ここで、ゲート絶縁膜130は、一例として、シリコン酸化膜SiO2、シリコン窒化膜SiNまたはアルミニウム酸化膜Al2O3の単一層で形成されるか、またはこれらが積層された多重層で形成されることが好ましい。図2cに示されたように、第1ゲート絶縁膜130の全面に沿ってチャネル用物質膜及び保護膜を形成した後、これをパターニングする。これにより、第1ゲート絶縁膜130上に下部ゲート電極120Bの一部とオーバーラップされるチャネル膜140及び保護膜150が形成される。すなわち、チャネル膜140及び保護膜150は、下部ゲート電極のうち突出部に該当する下部ゲート電極120Bの上部の一部に形成される。この時、チャネル膜140と後続工程によって形成されるソース電極及びドレイン電極とを電気的に連結するために、チャネル膜140の両方の端部が一部露出されるように保護膜150をパターニングすることが好ましい。チャネル膜140は、酸化物半導体で形成されることが好ましい。例えば、亜鉛酸化膜ZnO、ZTOZincTinOxide、IGZOIndiumGalliumZincOxide膜またはZITOZincIndiumTinOxide膜で形成されることができ、これにボロンB、アルミニウムAl、シリコンSi、ゲルマニウムGe、チタンTi、ジルコニウムZrまたはハフニウムHf元素がドーピングされることができる。保護膜150は、シリコン酸化膜、シリコン窒化膜またはアルミニウム酸化膜の単一層で形成されるか、またはこれらを積層した多重層で形成されることができる。次に、第1ゲート絶縁膜130をエッチングし、第1機能電極120Aの表面を露出させる第1コンタクトホールC1を形成する。この時、下部ゲート電極のうち突出部に当接したライン部領域に該当する下部ゲート電極120Aの表面が露出されるように第1コンタクトホールC1を形成する。本図面では、第1コンタクトホールC1の形成過程でエッチングされた第1ゲート絶縁膜を参照符号‘130A’で図示した。図2dに示されたように、第1コンタクトホールC1が形成された第1ゲート絶縁膜130A上にコンタクト用導電膜を形成する。この時、第1コンタクトホールC1内にコンタクト用導電膜が埋め込まれる。次に、コンタクト用導電膜をエッチングし、下部ゲート電極120Aと連結されるコンタクトプラグ160を形成すると同時に、コンタクトプラグ160から離隔した位置にソース電極162及びドレイン電極164を形成する。すなわちコンタクトプラグ160、ソース電極162及びドレイン電極164を1つの蒸着工程及び1つのマスク工程を通じて同時に形成し、それによって、同一の物質よりなるコンタクトプラグ160、ソース電極162及びドレイン電極164が形成される。ここで、ソース電極162及びドレイン電極164は、チャネル膜140の両方の端部に当接するように形成される。これにより、コンタクトプラグ160と実質的に同一の高さにコンタクトプラグ160から離隔して位置するソース電極162及びドレイン電極164が形成される。ここで、実質的に同一の高さというのは、工程上の限界によるパターンの高さバラツキを考慮して誤差範囲内で同一の高さに形成されることを意味する。ここで、ソース電極162及びドレイン電極164は、アルミニウムAlまたはアルミニウム-ネオジムAl-Ndのようなアルミニウム合金単一層で形成されるか、またはモリブデンMo合金とアルミニウム合金が積層された多重層で形成されることが好ましい。また、ソース電極162及びドレイン電極164を透明電極で形成しようとする場合には、ITO膜単一層で形成するか、または、シルバー合金とITO膜が積層された多重層で形成することが好ましい。次に、コンタクトプラグ160、ソース電極162及びドレイン電極164が形成された結果物の全体構造上に第2ゲート絶縁膜170を形成する。ここで、第2ゲート絶縁膜170は、シリコン酸化膜SiO2、シリコン窒化膜SiN、アルミニウム酸化膜Al2O3の単一層で形成されるか、またはこれらを積層した多重層で形成されることが好ましい。また、第2ゲート絶縁膜170及び保護膜150の単位面積当たり静電容量が第1ゲート絶縁膜130Aの単位面積当たり静電容量と類似な値を有するようにすることが好ましい。図2eに示されたように、第2ゲート絶縁膜170をエッチングし、コンタクトプラグ160の表面を露出させる第2コンタクトホールC2を形成すると同時に、ソース電極162またはドレイン電極164の表面を露出させる第3コンタクトホールC3を形成する。本図面では、第3コンタクトホールC3の一例として、ドレイン電極164の表面を露出させる場合について図示している。また、本図面では、第2コンタクトホールC2及び第3コンタクトホールC3の形成過程でエッチングされた第2ゲート絶縁膜を参照符号‘170A’で図示した。図2fに示されたように、第2コンタクトホールC2及び第3コンタクトホールC3が形成された第2ゲート絶縁膜170A上に電極用導電膜を形成する。次に、電極用導電膜をエッチングし、下部ゲート電極120Aの上部の一部に位置する上部ゲート電極180及び上部ゲート電極180から離隔して位置する第1機能電極182を形成する。すなわち、1つの蒸着工程及び1つのマスク工程を利用して、上部ゲート電極180及び第1機能電極182を同時に形成し、それによって、上部ゲート電極180と第1機能電極182は、実質的に同一の高さに形成される。また、同一の物質よりなる上部ゲート電極180及び第1機能電極182が形成される。ここで、上部ゲート電極180は、コンタクトプラグ160を通じて下部ゲート電極120Aと電気的に連結される。これにより、コンタクトプラグ160によって連結された下部ゲート電極120A及び上部ゲート電極180を含む二重ゲートトランジスタが形成される。第1機能電極182は、有機電界発光表示装置または液晶素子表示装置のようなディスプレイ装置の画素電極であることができ、ソース電極162またはドレイン電極164と電気的に連結される。本図面では、一例として、第1機能電極182とドレイン電極164が連結された場合について図示した。本図面では、断面の位置によって上部ゲート電極180が2つの領域に分離されて図示されたが、図1aを参照すれば、上部ゲート電極180が1つのパターンよりなることが分かる。次に、上部ゲート電極180及び第1機能電極182が形成された結果物の全体構造上に層間絶縁膜190を形成する。層間絶縁膜190によって上部ゲート電極180と第1機能電極182は、互いに電気的に絶縁される。図2gに示されたように、層間絶縁膜190をエッチングし、第1機能電極182の表面を露出させる開口部C4を形成する。本図面では、開口部C4の形成時にエッチングされた層間絶縁膜を参照符号‘190A’で図示した。図2hに示されたように、開口部C4を通じて露出された第1機能電極182上に所定の物質膜200を形成した後、物質膜200上に第2機能電極210を形成する。ここで、物質膜200は、有機電界発光表示装置の有機発光層であるか、液晶素子表示装置の液晶であるか、またはセンサーのスペーサであることができる。例えば、物質膜200が有機発光層の場合、正孔注入層、正孔輸送層、正孔抑制層、電子抑制層、電子注入層または電子輸送層の単一膜で形成されるか、またはこれらを積層した多重層で形成されることができる。また、第2機能電極210は、有機電界発光表示装置または液晶素子表示装置の共通電極であるか、またはセンサーの上部電極であることができる。これにより、本発明の一実施例による半導体装置が形成される。一例として、有機電界発光表示装置の場合、第1機能電極画素電極182、物質膜有機発光層200及び第2機能電極共通電極210は、有機発光素子を構成する。ここで、第1機能電極182がアノードとなり、第2機能電極210がカソードとなるか、または第1機能電極182がカソードとなり、第2機能電極210がアノードとなることができる。ここで、アノードは、ITO膜、IZO膜またはZITO膜よりなる透明導電膜で形成されることが好ましく、カソードは、マグネシウムMg、カルシウムCa、アルミニウムAl、銀AgまたはバリウムBaで形成されるか、またはこれらの合金で形成されることが好ましい。他の例として、液晶表示素子を適用した液晶素子表示装置の場合、第1機能電極182は、画素電極であり、ITO膜、IZO膜またはZITO膜よりなる透明導電膜で形成されることができる。この場合、第1機能電極182上に配向膜を形成し、ショート、シーラント、スペーサを形成し、第2機能電極210としての共通電極、カラーフィルタなどを含むカラーフィルタ基板を位置させ、液晶を注入する工程を順に行うことによって、液晶素子表示装置を完成する。さらに他の例として、接触式センサーの場合、第1機能電極182は、センサーの下部電極であり、ITO膜、IZO膜、ZITO膜で形成されるか、またはアルミニウムAlまたはアルミニウム-ネオジムAl-Ndのようなアルミニウム合金単一層で形成されるか、またはモリブデンMo合金とアルミニウム合金が積層された多重層で形成されることができる。この場合、第1機能電極182上にスペーサを形成し、第2機能電極210として上部電極が含まれた圧電特性がある樹脂フィルムを形成することによって、接触式センサーを完成する。勿論、半導体装置の用途によって上部ゲート電極180、第1機能電極182、物質膜200、第2機能電極210の形状または物質は、適切に変更されることができる。図3a乃至図3cは、本発明の第2実施例による半導体装置の製造方法を説明するための図である。本図面では、説明の便宜のために図2aの第3方向III-III’断面及び第4方向IV-IV’断面を一緒に図示した。前記第1実施例では、チャネル膜を形成した後、ソース電極及びドレイン電極を形成する場合について説明したが、第2実施例では、ソース電極及びドレイン電極を形成した後、チャネル膜を形成する場合について説明する。但し、前述した第1実施例で説明された内容と重複する内容は省略する。図3aに示されたように、基板300上にバッファ膜310を形成した後、バッファ膜310上に下部ゲート電極320A、320Bを形成する。次に、下部ゲート電極320A、320B上に第1ゲート絶縁膜330を形成した後、第1ゲート絶縁膜330をエッチングし、下部ゲート電極320Aの一部表面を露出させる第1コンタクトホールC1’を形成する。図3bに示されたように、第1コンタクトホールC1’が形成された第1ゲート絶縁膜330上にコンタクト用導電膜を形成した後、これをエッチングし、コンタクトプラグ340、ソース電極342及びドレイン電極344を同時に形成する。この時、ソース電極342及びドレイン電極344は、下部ゲート電極320Bの上部に形成されるが、下部の下部ゲート電極320B一部とオーバーラップされるように形成される。すなわち、ソース電極342とドレイン電極344は、チャネル膜が形成される領域を確保するように所定間隔で形成されるものの、ソース電極342は、下部ゲート電極320Bの一端とオーバーラップされ、ドレイン電極344は、下部ゲート電極320Bの他端とオーバーラップされる位置に形成される。図3cに示されたように、コンタクトプラグ340、ソース電極342及びドレイン電極344が形成された結果物の全面に沿ってチャネル用物質膜及び保護膜を形成した後、これをパターニングし、チャネル膜350及び保護膜360を形成する。ここで、チャネル膜350は、ソース電極342とドレイン電極344との間の第1ゲート絶縁膜330上に形成されるものの、チャネル膜350とソース電極342及びドレイン電極344が電気的に連結されるように、ソース電極342及びドレイン電極344の側壁及び上部の一部を覆うようにパターニングされることが好ましい。次に、本図面では図示していないが、前記第1実施例で説明したように、第2ゲート絶縁膜、上部ゲート電極、第1機能電極などの形成工程が順に進行される。前述したような本発明によれば、コンタクトプラグ160、ソース電極162及びドレイン電極164を同一の工程によって一緒に形成し、上部ゲート電極180と第1機能電極182を同一の工程によって一緒に形成することによって、別途のマスク工程や薄膜蒸着工程を追加することなく、二重ゲートトランジスタを含む半導体装置を製造することができる。したがって、二重ゲートトランジスタを適用することによって、電界効果移動度を向上させ、チャネル抵抗を減少させる効果を有することによって、従来に比べて工程コストの上昇や収率減少をもたらすことなく、半導体装置の特性を改善することができる。特に、さらに高速動作が可能な大面積高画質のディスプレイ装置を提供することができ、センサーの性能を改善することができる。本明細書では、一例として1つのセルに1つのトランジスタが具備された場合について説明しているが、これは、説明の便宜のためのものに過ぎず、本発明がこれに限定されるものではない。本発明は、1つのセルに複数のトランジスタが具備された場合にも適用されることができる。本発明の技術思想は、前記好ましい実施例によって具体的に記述されたが、前述の実施例は、その説明のためのものであって、その制限のためのものではない。また、本発明の技術分野の通常の専門家なら本発明の技術思想の範囲内で多様な実施例が可能であることを理解することができる。