基板の上に形成され、2次元電子ガス層を有する第1のIII-V族窒化物半導体層と、前記第1のIII-V族窒化物半導体層の上に形成され、前記第1のIII-V族窒化物半導体と比べてバンドギャップが大きい第2のIII-V族窒化物半導体層と、前記第2のIII-V族窒化物半導体層の上に形成され、p型の導電型を有する第3のIII-V族窒化物半導体層と、下部が前記第2のIII-V族窒化物半導体層及び第3のIII-を貫通して形成され、前記第1のIII-V族窒化物半導体層における前記2次元電子ガス層よりも下側の領域に達する第1のオーミック電極とを備えていることを特徴とする半導体装置。前記第3のIII-V族窒化物半導体層の上に形成され、p型の導電性を有する第4のIII-V族窒化物半導体層と、前記第4の第4のIII-V族窒化物半導体層の上に形成された第2のオーミック電極とをさらに備えていることを特徴とする請求項1に記載の半導体装置。しかしながら、前記従来のリセスオーミック構造を有する半導体装置においても、障壁層のポテンシャル障壁が残存している。また、リセス部を形成する際のエッチングにより半導体層にエッチングダメージが生じたり、エッチングダメージにより2DEG層のキャリア濃度が低下したりするため、コンタクト抵抗の充分な低減を実現することができないという問題がある。さらに、掘り込まれたリセス部分のエッチング停止位置を見極めることが困難であり、半導体装置の製造工程が複雑になり、歩留まりが低下するという問題もある。本発明は、前記従来の問題を解決し、コンタクト抵抗が小さいオーミック電極を備えたIII-V族窒化物半導体を用いた半導体装置を実現できるようにすることを目的とする。前記の目的を達成するため、本発明は半導体装置を、2次元電子ガス層と直接接触したオーミック電極を有する構成とする。具体的に、本発明に係る本発明に係る半導体装置は、基板の上に形成され、2次元電子ガス層を有する第1のIII-V族窒化物半導体層と、第1のIII-V族窒化物半導体層の上に形成され、第1のIII-V族窒化物半導体と比べてバンドギャップが大きい第2のIII-V族窒化物半導体層と、下部が第2のIII-V族窒化物半導体層を貫通して形成され、第1のIII-V族窒化物半導体層における2次元電子ガス層よりも下側の領域に達するオーミック電極と、第1のIII-V族窒化物半導体層及び第2のIII-V族窒化物半導体層におけるオーミック電極と接する部分に、導電性を有する不純物が導入されて形成された不純物ドープ層とを備えていることを特徴とする。本発明の半導体装置によれば、前記第1のIII-V族窒化物半導体層における前記2次元電子ガス層よりも下側の部分に達する開口部を埋めるように形成されたオーミック電極を備えているため、オーミック電極と2次元電子ガス層とが直接接触する。特に、電極と半導体層との接触面に、導電性を有する不純物が導入された不純物ドープ層を備えているため、電極と2次元電子ガス層とが点接触又は線接触ではなく、面接触することになる。従って、電子が障壁層のポテンシャル障壁を越えることなく2次元電子ガス層に到達することができるので、コンタクト抵抗を大きく低減することができる。本発明の半導体装置において、第2のIII-V族窒化物半導体層は、複数のIII-V族窒化物半導体膜が積層された積層構造を有していることが好ましい。本発明の半導体装置において、オーミック電極は、互いに間隔をおいて2つ形成されており、第2のIII-V族窒化物半導体層の上における2つのオーミック電極同士の間の領域にはゲート電極が形成されていることが好ましい。このような構成とすることにより、コンタクト抵抗が小さいオーミック電極を備えた電界効果トランジスタを実現できる。本発明の半導体装置において、第2のIII-V族窒化物半導体層の上に形成された第3のIII-V族窒化物半導体層をさらに備え、オーミック電極は、さらに第3のIII-V族窒化物半導体層を貫通するように形成されていることが好ましい。このような構成とすることにより、キャップ層を有する半導体装置においても、コンタクト抵抗を大きく低減することができる。この場合において、第3のIII-V族窒化物半導体層は、複数のIII-V族窒化物半導体膜が積層された積層構造を有していることが好ましい。この場合において、オーミック電極は、互いに間隔をおいて2つ形成されており、第2のIII-V族窒化物半導体層の上における2つのオーミック電極同士の間の領域にはゲート電極が形成されていることが好ましい。この場合において、第3のIII-V族窒化物半導体層は、2つのオーミック電極同士の間の領域に第2のIII-V族窒化物半導体層を露出するゲートリセス部を有し、ゲート電極は、ゲートリセス部に形成されていることが好ましい。この場合において、ゲート電極と第3のIII-V族窒化物半導体層との間に形成され、p型の導電性を有する第4のIII-V族窒化物半導体層をさらに備え、ゲート電極は、第4のIII-V族窒化物半導体層とオーミック接触をしていることが好ましい。本発明の半導体装置において、第2のIII-V族窒化物半導体層の上における、オーミック電極と異なる位置に形成され、第2のIII-V族窒化物半導体層とショットキー接触したアノード電極をさらに備えていることが好ましい。このような構成とすることによりコンタクト抵抗が小さいカソード電極を備えたショットキーバリアダイオードを実現できる。本発明の半導体装置において、オーミック電極は、第2のIII-V族窒化物半導体層を貫通し且つ第1のIII-V族窒化物半導体層における2次元電子ガス層よりも下側に達する開口部を埋めるように形成され、開口部は、上部ほど幅が広くなるように壁面が傾斜していることが好ましい。このような構成とすることにより、オーミック電極を蒸着とリフトオフにより形成することが容易となり、信頼性が高い半導体装置を実現できる。本発明の半導体装置において、導電性を持つ不純物は、シリコンであることが好ましい。本発明の半導体装置において、オーミック電極の下部は、前記第1のIII-V族窒化物半導体層における2次元電子ガス層よりも10nm以上の深さにまで形成されていることが好ましい。このような構成とすることにより、コンタクト抵抗を確実に低減できる。また、エッチングにより開口部を形成する際に、エッチングの停止位置を厳密に制御する必要がないため、半導体装置の製造が容易となる。本発明の半導体装置において、オーミック電極は、第2のIII-V族窒化物半導体層の上面に張り出した張り出し部を有し、張り出し部の長さは1μm以下であることが好ましい。このような構成とすることにより、張り出し部の影響により2次元電子ガス層のシート抵抗が上昇し、コンタクト抵抗が高くなることを抑えることができる。本発明に係る半導体装置によれば、コンタクト抵抗が小さいオーミック電極を備えたIII-V族窒化物半導体を用いた半導体装置を実現できる。第1の実施形態本発明の第1の実施形態について図面を参照して説明する。図1は本実施形態に係る半導体装置の断面構成を示している。図1に示すように本実施形態の半導体装置はヘテロジャンクション電界効果トランジスタHFETである。基板11の上に、アンドープのGaNからなる動作層12と、GaNと比べてバンドギャップが大きいアンドープのAlxGaN0<x≦1からなる障壁層13とが積層されている。動作層12と障壁層13とがヘテロ接合界面を形成するため、動作層12におけるヘテロ接合界面の近傍の領域には2次元電子ガス2DEG層が発生する。障壁層13の上にはショットキー電極であるゲート電極16が形成され、ゲート電極16の両側にソース電極及びドレイン電極となるオーミック電極14が形成されている。ゲート電極16及びオーミック電極14を覆うように窒化硅素SiNからなる表面保護膜17が形成されている。本実施形態のHFETにおいて、オーミック電極14は基部が、障壁層13を貫通し且つ動作層12における2DEG層よりも下側の領域に達するように形成されている。具体的には、障壁層13を貫通し且つ動作層12を掘り込むように形成された開口部に導電性材料が埋め込まれて形成されている。導電性材料を埋め込む開口部の深さは、2DEG層よりも深ければよく、2DEG層よりも10nm以上深くすればより低抵抗のオーミック電極を得ることができるため好ましい。また、後で述べるように、開口部の深さを2DEG層よりも10nm以上深くすることにより、コンタクト抵抗の値がほぼ一定となるため、開口部をエッチングにより形成する際に、エッチングの停止位置を厳密に制御する必要がなくなる。これにより、半導体装置を容易に製造することが可能となる。また、動作層12及び障壁層13におけるオーミック電極14と接する部分には、シリコン等からなるn型ドーパントが導入されたn型の不純物ドープ層18が形成されている。このように、動作層12及び障壁層13におけるオーミック電極14と接する部分に不純物ドープ層18を形成することにより、コンタクト抵抗をさらに低減することができる。不純物ドープ層18に導入するシリコンの濃度は1×1019cm3程度とすればよい。オーミック電極14を開口部に埋め込み、さらにオーミック電極14と動作層12及び障壁層13との界面にn型ドーパントを導入することにより、オーミック電極14と2DEG層とを直接広い面積でコンタクトさせることができるため、コンタクト抵抗を低減することができる。コンタクト抵抗を低減するためには、オーミック電極14の幅が開口部と完全に一致して形成され、障壁層13の上に張り出していないことが理想である。図2はオーミック電極部分の断面を拡大して示すと共に、オーミック電極14と2DEG層との間に生じる抵抗を示している。オーミック電極14のコンタクト抵抗Rcは、オーミック電極と2DEG層とが直接接している部分の抵抗Rceと、オーミック電極が障壁層13を介して2DEG層と接している部分の抵抗Rcoと、2DEG層のシート抵抗Rsによって決まる。図3に示すようにオーミック電極14の障壁層13の上に張り出した張り出し部14aの長さが長くなると、2DEG層のシート抵抗Rsが上昇してしまう。このため、トータルのコンタクト抵抗Rcの値が上昇してしまう。従って、張り出し部14aの長さはできるだけ短いことが好ましい。しかし、プロセス上完全に張り出し部14aをなくすことはできないため、1μm以下とすることが好ましい。また、開口部の壁面は、傾斜を有する形状とすることが好ましい。オーミック電極14は、障壁層13の上にレジスト膜を選択的に形成した後、金属材料を蒸着し、レジスト膜の上に蒸着された金属材料をレジスト膜と共に除去するリフトオフ法により形成することが一般的である。開口部の壁面を傾斜させることにより、開口部への金属材料の蒸着が容易となり、オーミック電極の開口部の壁面に対する密着性を向上させることができる。図4は種々のバイアス電圧におけるHFETのドレイン電流とドレイン電圧との特性について本実施形態のHFETと従来のHFETとを比較して示している。どのようなバイアス条件においても、本実施形態のHFETは従来例と比べてオン抵抗が低く、電流値も高くなった。第2の実施形態以下に、本発明の第2の実施形態について図面を参照して説明する。図5は第2の実施形態に係る半導体装置の断面構成を示している。図5において図1と同一の構成要素には同一の符号を附すことにより説明を省略する。図5に示すように本実施形態の半導体装置は、障壁層13の上に形成された、GaN又はAlyGaN0<y≦1からなるキャップ層21を備えている。キャップ層21の導電型は、n型、p型及びi型のいずれでもよいが、本実施形態においてはp型の場合を例に説明する。キャップ層21がp型の場合には、特に、電流コラプスを抑制する効果が得られる。しかし、p型のキャップ層21の上面と接するようにオーミック電極14を形成した場合には、コンタクト抵抗が大きく上昇してしまう。本実施形態のHFETは、ソース電極及びドレン電極であるオーミック電極14が、キャップ層21及び障壁層13を貫通し、動作層12を2DEG層の下側に至るまで掘り込むことにより形成した開口部を埋めるように形成されている。また、キャップ層21、障壁層13及び動作層12におけるオーミック電極14と接する部分には、シリコン等のn型不純物が導入された不純物ドープ層18が形成されている。図6は開口部の深さとコンタクト抵抗率との関係を示している。図6に示すように開口部の深さが0nm、つまりキャップ層21の上面と接するようにオーミック電極14が形成されている場合には、1×103程度のコンタクト抵抗率を示している。これに対し、キャップ層21と障壁層13との界面に達する深さが15nmの開口部を形成し、障壁層13の上面と接するようにオーミック電極14を形成すると、コンタクト抵抗率は10分の1低下となり0.8×104程度の値を示す。さらに、開口部の深さを深くすることによりコンタクト抵抗率が低下し、開口部の深さが2DEG層よりも10nm程度深くなると、コンタクト抵抗率は1×105程度の値でほぼ一定となった。このように、開口部を形成し、形成した開口部にオーミック電極を形成することによりオーミック電極のコンタクト抵抗の値を大きく低減できることが明らかである。この場合、開口部の深さを、2DEG層よりも10nm以上深くし、オーミック電極の基部が2DEG層よりも10nm以上下側に達するようにればコンタクト抵抗がより低下するため好ましい。また、開口部の深さを2DEG層よりも10nm以上深くすることにより、コンタクト抵抗の値がほぼ一定となるため、開口部をエッチングにより形成する際に、エッチングの停止位置を厳密に制御する必要がない。これにより、半導体装置を容易に製造することが可能となる。以上のように、キャップ層が形成されている場合には、特にコンタクト抵抗を低減する効果が大きい。なお、キャップ層がp型の場合だけでなくn型又はアンドープの場合にも同様の効果が得られる。第3の実施形態以下に、本発明の第3の実施形態について図面を参照して説明する。図7は第3の実施形態に係る半導体装置の断面構成を示している。図7において図5と同一の構成要素には同一の符号を附すことにより説明を省略する。図7に示すように本実施形態の半導体装置は、ゲート電極16とキャップ層21との間に形成されたコントロール層22を備えている。コントロール層22は、p型の導電型を持つGaN又はAlzGaN0<z≦1からなり、ゲート電極16とオーミック接触している。コントロール層22はp型の導電型を有し、ゲート電極16とオーミック接触をしているため、コントロール層22と動作層12とがpnジャンクションを形成する。このため、ゲート電極16にバイアスを加えない状態においてもコントロール層22の直下には空乏層が形成される。その結果、コントロール層22が存在しない通常のショットキー接触をしたゲート電極を有するHFETにおいてはノーマリーオンデプリッション型トランジスタとなるのに対し、本実施形態のHFETはノーマリーオフエンハンスメント型トランジスタとなる。特にパワー系電源回路ではスイッチとしてノーマリーオフ型トランジスタが必須であり、本実施形態はそのような用途に有効である。第4の実施形態以下に、本発明の第4の実施形態について図面を参照して説明する。図8は第4の実施形態に係る半導体装置の断面構成を示している。図8に示すように本実施形態の半導体装置は、ショットキーバリアダイオードSBDである。基板11の上に、GaNからなる動作層12と、GaNと比べてバンドギャップが大きいAlxGaN0<x≦1からなる障壁層13とが積層されている。動作層12と障壁層13とがヘテロ接合界面を形成するため、動作層12におけるヘテロ接合界面の近傍の領域には2DEG層が発生する。障壁層13を貫通し、動作層12における2DEG層よりも下側に達するようにカソード電極であるオーミック電極14が形成され、オーミック電極14を囲むようにショットキー電極であるアノード電極19が形成されている。オーミック電極14及びアノード電極19を覆うように窒化硅素SiNからなる表面保護膜17が形成されている。本実施形態のおいても障壁層13及び動作層12におけるオーミック電極14と接する部分にはn型不純物が導入された不純物ドープ層18が形成されている。また、オーミック電極14が2DEG層の10nm以上下側に達するように形成することによりコンタクト抵抗をより低減できる。図9はアノード電圧と電流密度との関係について本実施形態のSBDと従来のSBDとを比較して示している。図9に示すように本実施形態のSBDは、従来のSBDと比べて電流密度の値が高くなっており、コンタクト抵抗の値が小さくなっていることが明らかである。各実施形態において、障壁層、キャップ層及びコントロール層が、一枚の膜からなる例を示したが、障壁層、キャップ層及びコントロール層はそれぞれ、複数の膜が積層された積層構造を有していてもよい。なお、オーミック電極及びショットキー電極は、一般的な材料を用いればよく、例えば、n型オーミック電極にはチタンTi、アルミニウムAl、チタンTi及び金Auの積層膜を用い、p型オーミック電極にはニッケルNi、白金Pt及び金Auの積層膜を用い、ショットキー電極にはパラジウムPd又はパラジウムシリコン合金PdSi及び金Auの積層膜を用いればよい。