"少なくとも一つのパターン化されたメタライズ面を設けた基板を有し,該基板に送信経路TX及び受信経路RXが少なくとも部分的に配置され,これらの送受信経路が何れもアンテナ回路ANTに接続されたデュプレクサであって,送信経路TXに配置された送信フィルタTXFであって,一つ又は複数の共振器を含む第1弾性波フィルタBAW1を有する送信フィルタTXFと,アンテナ側の受信経路RXに配置された受信フィルタRXFであって,一つ又は複数の共振器とシングルエンド出力部とを含む第2弾性波フィルタBAW2を有する受信フィルタRXFと,受信経路RXにおける受信フィルタRXFの下流側に配置されたバランBLであって,LC回路として構成されると共に出力側が平衡信号を供給するバランとを備え,該バランBLにおける少なくとも一つのインダクタンス及び/又は少なくとも一つのキャパシタンスが,前記基板における前記パターン化されたメタライズ面に形成されているデュプレクサ。請求項1に記載のデュプレクサDPLであって,前記基板が多層セラミックスで構成されているデュプレクサ。請求項1又は2に記載のデュプレクサDPLであって,前記第1弾性波フィルタBAW1及び/又は前記第2弾性波フィルタBAW2が少なくとも一つの共振器を有し,該共振器がバルク波で作動するデュプレクサ。請求項1~3の何れか一項に記載のデュプレクサDPLであって,前記バランが,第1平衡端子SYM1と,第2平衡端子SYM2と,不平衡端子SEと,第1インダクタンスL1及び第2キャパシタンスC2であって,該第1インダクタンスL1が前記第1平衡端子SYM1及び基準電位GNDに接続され,前記第2キャパシタンスC2が前記第2平衡端子SYM2及び前記基準電位GNDに接続される,第1インダクタンスL1及び第2キャパシタンスC2と,第2インダクタンスL2及び第1キャパシタンスC1であって,該第2インダクタンスL2が前記第2平衡端子SYM2及び不平衡端子SEに接続され,前記第1キャパシタンスC1が前記第1平衡端子SYM1及び前記不平衡端子SEに接続される,第2インダクタンスL2及び第1キャパシタンスC1と,を備えるデュプレクサ。請求項1~3の何れか一項に記載のデュプレクサDPLであって,前記バランが,前記第1平衡端子SYM1と,前記第2平衡端子SYM2と,前記不平衡端子SEと,直列の第3C3及び第4キャパシタンスC4と並列の第3インダクタンスL3とを含むT字部であって,前記第3キャパシタンスC3は前記第1平衡端子SYM1に接続され,前記第4キャパシタンスC4は前記不平衡端子SEに接続されるT字部と,前記第2平衡端子SYM2及び前記基準電位GNDに接続された第5キャパシタンスC5と,前記第2平衡端子SYM2及び前記不平衡端子SEに接続された第4インダクタンス4と,を備えるデュプレクサDPL。請求項1~5の何れか一項に記載のデュプレクサDPLであって,前記第1弾性波フィルタBAW1及び前記第2弾性波フィルタBAW2が異なるチップに配置されているデュプレクサDPL。請求項1~6の何れか一項に記載のデュプレクサDPLであって,前記基板が,該デュプレクサの筐体又はデュプレクサを含むモジュールの一部であるデュプレクサDPL。請求項1~7の何れか一項に記載のデュプレクサDPLであって,前記基板が,少なくとも一つの大きな第1基準電位面M1の配置された上部メタライズ面MO及び少なくとも一つの大きな第2基準電位面M2の配置された下部メタライズ面MUであって,前記第1M1及び第2基準電位面M2がそれぞれ前記基準電位GNDに接続される,上部メタライズ面MO及び下部メタライズ面MUと,前記バランBLの前記キャパシタンス及び/又はインダクタンス及び/又は更なる回路構成素子が実現され,前記上部MOと下部メタライズ面MUとの間に配置される,少なくとも一つのパターン化されたメタライズ面と,を備えるデュプレクサDPL。請求項8に記載のデュプレクサDPLであって,前記基板が,前記バランBLの前記第1平衡端子SYM1を表す前記基板が一体化された第1分岐A1と,前記第2平衡端子SYM2を表す一体化された第2分岐A2とを有し,該第1A1及び第2分岐A2は,前記上部メタライズ面MOと下部メタライズ面MUとの間に配置さているデュプレクサDPL。請求項9に記載のデュプレクサDPLであって,前記基板が全基板厚を持ち,前記第1分岐A1及び前記第2分岐A2が同じ高さに配置されるか,又は該第1分岐と該第2分岐との間の下部MU及び/又は上部メタライズ面MOに垂直な方向の高さの差が前記全基板厚の0.2倍よりも小さくなるように配置されているデュプレクサDPL。請求項8~10の何れか一項に記載のデュプレクサDPLであって,第1並列分岐P1が前記第1キャパシタンスC1及び前記第1インダクタンスL1を有し,第2並列分岐P2が前記第2キャパシタンスC2及び前記第2インダクタンスを有し,又は,前記第1並列分岐P1が前記第4キャパシタンスC4及び前記第3インダクタンスL3を有し,前記第2並列分岐P2が前記第5キャパシタンスC5及び前記第4インダクタンスL4を有し,前記並列分岐P1が前記第2基準電位面M2ではなく,前記第1基準電位面M1に接続され,前記第2並列分岐P2が少なくとも前記第1基準電位面M1に接続されている,デュプレクサDPL。請求項8~11の何れか一項に記載のデュプレクサDPLであって,前記第1キャパシタンスC1と不平衡端子SEを表す第3分岐A3との間に前記基準電位GNDに接続された金属面が配置され,又は,前記第4キャパシタンスC4と前記第3分岐A3との間に前記基準電位GNDに接続された金属面が配置されているデュプレクサDPL。請求項5~12の何れか一項に記載のデュプレクサDPLであって,前記基板は少なくとも一つのはんだパッドを有し,該はんだパッドが少なくとも部分的に前記第3キャパシタンスC3として使用されるデュプレクサDPL。本発明の課題は,改善された電気特性を有するデュプレクサを提供することである。この課題は,独立請求項の特徴によって解決される。また,本発明の有利な実施形態は従属請求項に記載したとおりである。本発明は,基板を備えるデュプレクサによって特徴付けられる。基板は,少なくとも一つのパターン化されたメタライズ面を有し,送信経路及び受信経路が少なくとも部分的に配置されており,これらの経路は何れもアンテナポートに接続されている。デュプレクサは,送信経路に配置された送信フィルタを備え,この送信フィルタは一つ又は複数の共振器を含む第1弾性波フィルタにより構成されている。また,デュプレクサは,アンテナ側の受信経路に配置された受信フィルタを備え,この受信フィルタは一つ又は複数の共振器及びシングルエンド出力部を含む第2弾性波フィルタにより構成されている。更に,デュプレクサは,受信経路において受信フィルタの下流側に設けられたバランを備え,このバランの出力側は平衡信号を供給し,LC回路として構成され,バランの少なくとも一つのインダクタンス及び/又は少なくとも一つのキャパシタンスが,基板におけるパターン化されたメタライズ面内に形成されている。バランは,受信フィルタの出力で不平衡シングルエンドとも称する信号を平衡バランス信号に変換し,これにより受信側に平衡出力を有するデュプレクサを構成することができる。受信経路の出力部には,平衡信号を供給することが有利である。即ち,受信経路の出力部に平衡信号が供給すれば,不平衡信号に比べて,例えばクロストーク及び/又は外部からの信号混入の影響を受けにくくなるからである。平衡信号は一般に高い信号対雑音比も有している。バランは,受信フィルタと送信フィルタとの間に十分な絶縁を確保可能とすることにも貢献する。更に,シンプルな,接続されていない共振器と共に構成される弾性波フィルタを有するデュプレクサに与えられる送信要求を十分に満足できる回路構成が可能となる。これにより,費用効率の高い構成が可能である。各弾性波フィルタは,リアクタンスフィルタラダー型として構成することも可能である。好適な実施形態によれば,基板は多層セラミックスで構成される。好適な実施形態によれば,第1弾性波フィルタ及び/又は第2弾性波フィルタはバルク波で作動する少なくとも一つの共振器を含む。好適には,第1及び第2弾性波フィルタをバルク弾性波フィルタBAWFilterBulkAcousticWaveFilterとして構成することにより,バルク弾性波フィルタBAWフィルタは,表面弾性波フィルタSAWFilterSurfaceAcousticWaveFilterとして高い品質を保つことができる。また,第1及び/又は第2弾性波フィルタを表面弾性波フィルタSAWフィルタとして構成することも可能である。即ち,第1弾性波フィルタ及び第2弾性波フィルタは互いに異なる構成とすることもできる。好適な実施形態によれば,バランは,第1平衡端子,第2平衡端子及び不平衡端子を有している。更にバランは第1インダクタンス及び第2キャパシタンスを有し,第1インダクタンスは第1平衡端子及び基準電位に接続され,第2キャパシタンスは第2平衡端子及び基準電位に接続されている。更にバランは,第2インダクタンス及び第1キャパシタンスを有し,第2インダクタンスは第2平衡端子及び不平衡端子に,そして第1キャパシタンスは第1平衡端子及び不平衡端子に接続されている。好適には,このようなバランは極めて低い挿入損失を有する。そして,このようなバランを例えばセラミック基板上に形成すれば,設置面積を最小限に抑えることができ,例えば製造公差や環境の影響に由来する素子間のバラツキに対する感度を所定限界以下に保つことができる。好適な実施形態によれば,バランは第1平衡端子及び第2平衡端子並びに不平衡端子を有する。バランは更に,直列の第3及び第4キャパシタンスと並列の第3インダクタンスとを含むT字部を有し,第3キャパシタンスは第1平衡端子に,そして第4キャパシタンスは不平衡端子に接続されている。バランは更に,第2平衡端子及び基準電位に接続された第5キャパシタンスと,第2平衡端子及び不平衡端子に接続された第4インダクタンスとを有する。好適には,このように構成されたバランは,例えば製造公差や環境の影響による素子間のバラツキに対して比較的低い感度を有している。好適な実施形態によれば,第1弾性波フィルタ及び第2弾性波フィルタは個々のチップ上に配置されている。したがって,各弾性波フィルタを個別的に最適化することができる。好適な実施形態によれば,基板はデュプレクサの筐体又はデュプレクサを含むモジュールの一部である。好適な実施形態によれば,基板は,少なくとも一つの大きな第1基準電位面の配置された上部メタライズ面と,少なくとも一つの大きな第2基準電位面の配置された下部メタライズ面とを有しており,第1及び第2基準電位面はそれぞれ基準電位に接続されている。少なくとも一つのパターン化されたメタライズ面は,バランのキャパシタンス及び/又はインダクタンス内,及び/又は更なる接続素子内に形成され,上部のメタライズ面と下部のメタライズ面との間に配置される。基板は,例えば第1上部面側に第1基準電位面を,そして第2上部面側に第2基準電位面を有することができる。好適には,例えば,基準電位面のほぼ全表面に金属が配置される。上部及び/又は下部のメタライズ面の一部はそれぞれ,例えば接触面が凹部の形状を有しており,例えば第1及び第2平衡端子及び/または不平衡端子との接触を可能にすることができる。好適な実施形態によれば,基板は,バランの第1平衡端子に対応する一体化された第1分岐部と,第2平衡端子に対応する一体化された第2分岐とを有し,第1及び第2分岐は上部メタライズ面と下部メタライズ面との間に配置されている。好適な実施形態によれば,基板は全基板厚を有しており,第1分岐及び第2分岐は同じ高さに配置され,又は第1分岐と第2分岐との間の下部及び/又は上部メタライズ面に垂直な方向の高さの差が全基板厚の0.2倍よりも小さくなるように配置されている。好適な実施形態によれば,第1並列分岐は第1キャパシタンス及び第1インダクタンスを,そして第2並列分岐は第2キャパシタンス及び第2インダクタンスを有する。代替的に,第1並列分岐は第4キャパシタンス及び第3インダクタンスを,そして第2並列分岐は第5キャパシタンス及び第4インダクタンスを有する。更に,第1並列分岐は第2基準電位面ではなく第1基準電位面に接続され,第2並列分岐は少なくとも第1基準電位面に接続されている。好適な実施形態によれば,不平衡端子に対応する第1キャパシタンス又は第4キャパシタンスと第3分岐との間には金属面が配置されており,この金属面は基準電位に接続されている。基準電位に接続されている金属面は,好適にはシールド面として使用され,特に第1キャパシタンス又は第4キャパシタンスへのノイズ信号の結合を低減させることができる。追加的又は代替的に,第3分岐と第1分岐又は第4キャパシタンスとの間隔を,例えば約300μm以上とすることができる。好適な実施形態によれば,基板は少なくとも一つのはんだパッドを有し,このはんだパッドの少なくとも一部は第3キャパシタンスとして使用される。例えばプリント基板に基板を実装するために,基板には一つ又は複数のはんだパッドを設けることができる。各はんだパッドはキャパシタンスを有することができ,このキャパスタンスは少なくとも部分的に回路として使用することができる。好適には,第3キャパシタンスは,第3及び第4インダクタンスからの間隔が大きくなるように配置される。これは,例えば第3キャパシタンスをパターン化されたメタライズ面に配置し,それぞれのパターン化されたメタライズ面までの間隔を大きくし,その間隔の中に第3及び/又は第4インダクタンスを配置することによって実現させることができる。更に,第3及び第4インダクタンス又は第1及び第2インダクタンスが,大きな金属面との間に十分な間隔を有することが好適である。例えば,第2インダクタンス又は第4インダクタンスは,導体経路により基準電位,好適には接地電位に接続されている。導体経路は導体経路キャパシタンスを有している。導体経路キャパシタンスと第2又は第4インダクタンスは共振回路を形成する。従って,好適には,第2インダクタンス又は第4インダクタンスとその他のレイアウト構成素子を,共振回路の共振周波数がバランの中心周波数より少なくとも1.5倍大きくなるように構成及び配置することが好適である。以下,添付図面に示す実施例を参照して本発明を更に詳述する。図面において,同一の参照符号は同等の機能を有する要素を表している。図1は,バランBLの第1実施形態を示す。このバランBLは,第1平衡端子SYM1及び第2平衡端子SYM2並びに不平衡端子SEを有する。バランBLは,例えば第1インダクタンスL1及び第2キャパシタンスC2を有し,第1インダクタンスL1は第1平衡端子SYM1及び基準電位GNDに接続され,第2キャパシタンスC2は第2平衡端子SYM2及び基準電位GNDに接続されている。バランBLは,第2インダクタンスL2及び第1キャパシタンスC1を更に有し,第2インダクタンスL2は第2平衡端子SYM2及び不平衡端子SEに接続され,第1キャパシタンスC1は,第1平衡端子SYM1及び不平衡端子SEに接続されている。バランBLは,例えば,低温共焼成セラミックスLTCClowtemperaturecofiredceramicsの多層集積回路として形成することができる。図2は,バランBLの第2実施形態を示す。このバランBLは,図1に示すバランBLの実施形態におけると同様に,第1及び第2平衡端子SYM1,SYM2と不平衡端子SEとを有する。図2に示すバランBLは,例えば直列の第3キャパシタンスC3及び第4キャパシタンスC4と並列の第3インダクタンスL3とを含むT字部を有し,第3キャパシタンスC3は第1平衡端子SYM1に接続され,第4キャパシタンスC4は不平衡端子SEに接続されている。バランBLは更に第5キャパシタンスC5を有し,これは第2平衡端子SYM2及び基準電位GNDに接続されている。バランBLにおける第4インダクタンスL4は,第2平衡端子SYM2及び不平衡端子SEに接続されている。好適には,図2に示すバランBLも,例えば,低温共焼成セラミックスLTCCの多層集積回路として実現することができる。図3は,デュプレクサDPLの一実施形態を示す。送信経路TX及び受信経路RXがアンテナ回路ANTに接続されている。送信経路TXにおいて,アンテナ回路ANTと送信入力TX_INとの間に送信フィルタTXFが配置されている。受信経路RXにおいて,アンテナ側に受信フィルタRXFが配置されている。受信フィルタRXFと受信出力RX1_OUT及びRX2_OUTとの間にはバランBLが配置されており,このバランBLは出力側に平衡信号出力を有している。バランBLは,例えば回路構成素子としてインダクタンス及びキャパシタンスを有するLC回路として構成することができる。送信フィルタTXFは,例えば第1弾性波フィルタBAW1を有している。この第1弾性波フィルタBAW1は,例えば,表面弾性波フィルタSAWSurfaceAcousticWaveFilter又は好適にはバルク弾性波フィルタBAWBulkAcousticWaveFilterとして構成することができる。図3に示す第1弾性波フィルタBAW1は,典型的には直列及び並列の共振器を含んでいる。送信フィルタTXFは,更に第1整合ネットワークを有している。この送信フィルタTXFにおける第1整合ネットワークは第1弾性波フィルタBAW1の帯域幅を拡大することができ,これにより,送信フィルタTXFの入力側の整合が改善される。この第1整合ネットワークは,例えば第1整合インダクタンスLA1と,更なる第1整合インダクタンスLA1‘を有している。これらの第1整合インダクタンスLA1,LA1’は,何れもそれぞれ第1弾性波フィルタBAW1の平衡共振器及び基準電位GNDに接続されている。この整合ネットワークは更に整合インダクタンスLAWを有しており,その送信側は送信経路TXに直列接続されている。受信フィルタRXFは,例えば第2弾性波フィルタBAW2を有している。この第2弾性波フィルタBAW2は,例えば表面弾性波フィルタSAW又は好適にはバルク弾性波フィルタBAWとして構成することができる。第1及び第2弾性波フィルタBAW1,BAW2には,同一の又は異なるフィルタ技術を適用することができる。弾性波フィルタBAW1,BAW2は、異なるチップ又は同一のチップに配置することができる。好適には,弾性波フィルタBAW1,BAW2は何れも,同一のフィルタ技術を適用した弾性波フィルタBAW1,BAW2用の単一のチップに配置される。図3に示す第2弾性波フィルタBAW2は,例えば複数の直列共振器及び並列共振器を含んでいる。受信フィルタRXFは,更に第2整合ネットワークを有している。この第2整合ネットワークは,例えば第2整合インダクタンスLA2と,更なる第2整合インダクタンスLA2’とを有している。整合インダクタンスLA2,LA2’は,何れもそれぞれ第2弾性波フィルタBAW2の並列共振器及び基準電位GNDに接続されている。デュプレクサDPLは,アンテナ側において,送信経路TX及び/又は受信経路RXにアンテナ整合ネットワークを有することができる。このアンテナ整合ネットワークは,例えば,アンテナ回路ANTと受信フィルタRXFとの間,及び/又はアンテナ回路ANTと送信フィルタTXFとの間に配置することができる。図3に示すアンテナ整合ネットワークはインダクタンスLANTを有しており,これはアンテナ回路ANT及び基準電位GNDに接続されている。アンテナ整合ネットワークは,アンテナ入力及び/又は出力の特性インピーダンスの整合を,それぞれの所定周波数範囲内で行うことができる。アンテナ整合ネットワークは,追加的又は代替的に,デュプレクサの周波数分離機能の改善に貢献するように構成することができる。図3に示すデュプレクサDPLのバランBLは,例えば,バランBLの第1実施形態又はバランBLの第2実施形態に従って構成することができる。また,バラン機能を有する別の適切に構成された回路をデュプレクサDPL用のバランBLとして使用することもできる。このように構成されたデュプレクサDPLは,好適には,少なくとも一つのパターン化されたメタライズ面が設けられた基板,例えば多層セラミックス上に形成し,又は実装することができる。ここでは,例えば送信経路TX及び受信経路RXが少なくとも部分的に基板上に配置される。図3に示す実施形態において,例えば,アンテナ整合ネットワーク,送信フィルタTXFの第1整合ネットワーク,受信フィルタRXFの第2整合ネットワーク及びバランBLは,基板の少なくとも一つのパターン化されたメタライズ面に形成される。これにより,一方ではデュプレクサDPLの設置面積を最小限に抑えることができる。他方では,受動回路素子を,デュプレクサDPLの回路特性における特定の要求に応じた適切な大きさに設け,及び/又は最適化することが可能となる。更に,適切な回路レイアウトとすることにより,バランBL及び/又はデュプレクサDPLのその他の構成素子におけるノイズ結合を低レベルに抑えることができる。ノイズ信号は,例えば,第1整合ネットワーク及び/又は第2整合ネットワーク及び/又はアンテナ整合ネットワークのインダクタンスを介して発生する場合がある。図3に示す実施形態において,第1及び第2弾性波フィルタBAW1,BAW2は,基板上に配置された異なるチップ上に形成される。チップと他の回路構成素子との接続は,少なくとも一つのパターン化されたメタライズ面において,及び/又は他のパターン化されたメタライズ面において行うことができる。図4は,多層基板の幾何学的断面を考慮したバランBLの等価回路を示す。この多層基板は,第1表面側の第1基準電位面M1及び第2表面側の第2基準電位面M2を有しており,これらは何れも基準電位GNDに,好適には接地電位に接続されている。例えば,バランBLの第1及び第2キャパシタンスC1,C2又は第4及び第5キャパシタンスC4,C5を,上部MOともう一つのパターン化されたメタライズ面との間に配置された第1構造化メタライズ面内に形成し,これに対応して,第1及び第2インダクタンスL1,L2又は第3及び第4インダクタンスL3,L4を,例えば第1メタライズ面と下部のメタライズ面MUとの間に配置されたもう一つのパターン化されたメタライズ面内に形成することができる。"