半導体基板と、前記半導体基板の表面に設けられた第1の絶縁膜と、前記第1の絶縁膜の上に設けられた、金属配線とのコンタクト部となる両端に位置する厚膜領域と前記厚膜領域に挟まれた、前記厚膜領域よりも膜厚の薄い薄膜領域とを有する薄膜抵抗体と、前記厚膜領域および前記薄膜領域を有する前記薄膜抵抗体を覆う第2の絶縁膜と、前記厚膜領域を覆う前記第2の絶縁膜に設けられたコンタクトホールと、前記コンタクトホールを介して前記厚膜領域に接続された金属配線と、を有する半導体装置。さらにMOS型トランジスタを有し、前記薄膜抵抗体と前記MOS型トランジスタのソースおよびドレイン用金属配線は、同一絶縁膜上に設けられ、前記厚膜領域における前記薄膜抵抗体の膜厚は、前記金属配線の膜厚より厚いことを特徴とする請求項1記載の半導体装置。前記薄膜抵抗体が、高抵抗のポリシリコンとその両端が低抵抗のポリシリコンからなることを特徴とする請求項1または請求項2記載の半導体装置。前記薄膜抵抗体が、タングステンシリサイド、クロムシリサイド、モリブデンシリサイド、ニクロム、チタンのいずれかひとつからなることを特徴とする請求項1または請求項2記載の半導体装置。上記の従来技術のように、薄膜抵抗体の上にポリシリコン層を形成し薄膜抵抗体の過剰なエッチングを防ぐ方法を用いた場合、ポリシリコン層を形成する工程と、ポリシリコン層のコンタクトとなる部分にイオンを注入する工程が必要になる。また、コンタクトホール形成をウェットエッチングで行うため微細化に向かず、金属配線のコンタクトホールと分けて形成する必要がある。このため、ドライエッチングによりコンタクトが形成でき、より少ない工程で製造できる、薄膜抵抗体の突き抜けを防ぐことが可能となる構造を有する半導体装置を提供することを課題とする。本発明は上記課題を解決するために、コンタクトとなる部分が厚く、抵抗となる部分が薄膜となった薄膜抵抗体を用いる。これにより、ドライエッチング時に厚いコンタクト部分でエッチングが止まるようになり、薄膜抵抗体の突き抜けを防ぐことができる。上記の薄膜抵抗体は、厚みのある抵抗体として一旦形成された後、コンタクト部分は残して、抵抗として使用する部分をドライエッチングにより所望の厚さまで削ることで作製する。本発明によれば、薄膜抵抗上の絶縁膜にコンタクトを形成するためにドライエッチングを用いることができる半導体装置を提供することができる。薄膜抵抗体を突き抜けてコンタクトがとれなくなることはなく、従来の技術と比較し少ない工程で製造することが可能である。薄膜抵抗体がタングステンシリサイド、クロムシリサイド等の金属の場合においては、薄膜抵抗上にポリシリコン層を有する必要がなく、ポリシリコン層へのイオン注入工程を必要としないためこれらの工程を削減できる。また、本発明をポリシリコンの薄膜抵抗体に対し適用した場合も、同様に余計な追加工程を必要とせずコンタクトの突き抜けを防止できる半導体装置を提供することができる。本発明による薄膜抵抗体を有する半導体の構造を実施例により説明する。図1は本発明の第1の実施例を示す模式断面図であり、薄膜抵抗体を有する半導体装置にはさらにMOS型トランジスタが形成されている。さらにここでは薄膜抵抗体が金属薄膜抵抗体の場合を示している。P型導電性の半導体基板1の表面に、LOCOSLocalOxidationofSilicon法によって形成された、素子分離のための厚い酸化膜であるフィールド酸化膜2が設けられている。また、薄い酸化膜であるゲート酸化膜3が設けられており、このゲート酸化膜上にポリシリコンからなるゲート電極4が設けられている。このゲート電極に隣接する半導体基板表面に、N型の高濃度のソース領域5、N型のドレイン領域6が設けられている。これらの構造上に第1の絶縁膜7が形成されており、この第1の絶縁膜を通して基板への第1の金属配線8が設けられている。第1の絶縁膜7上に、金属からなる薄膜抵抗体9が形成されており、この薄膜抵抗体9は第2の金属配線11とのコンタクト部分において厚い膜を有し、抵抗として使う部分において薄膜構造となっている。さらにその上に第2の絶縁膜10が設けられ、コンタクトを取るためにパターニングおよびエッチングがなされて第1の金属配線8へのコンタクトホールと薄膜抵抗体のコンタクトホールが形成され、第2の金属配線11が設けられた構造となっている。ここで、第1の金属配線8と薄膜抵抗体9は略同一高さの第1の絶縁膜7の上に形成され、薄膜抵抗体9の厚膜部分の厚さを第1の金属配線8より厚くすることで、第2の絶縁膜に設けられるコンタクトホール開口工程において薄膜抵抗体を突き抜けてしまうことなく、後の第2の金属配線11との電気的接合を十分にとることが可能になる。次に本発明の第2の実施例として、図2を用いて金属配線が一層の場合を説明する。P型導電性の半導体基板1の表面に、素子分離のための厚いフィールド酸化膜2が設けられており、これに連続した領域で、アクティブの部分にゲート酸化膜3が設けられている。このゲート酸化膜上にポリシリコンからなるゲート電極4が設けられている。このゲート電極に隣接する半導体基板表面に、N型の高濃度のソース領域5、N型のドレイン領域6が設けられている。フィールド酸化膜上にポリシリコンからなるポリシリコン薄膜抵抗体14が形成されており、ポリシリコン薄膜抵抗体14の両端のコンタクト部分において低抵抗の厚い膜を有し、抵抗として使う部分において高抵抗の薄膜構造となっている。この上に絶縁膜7が形成されおり、半導体基板表面のコンタクトホールとポリシリコン薄膜抵抗体14のコンタクトホールが形成されて、そこに第1の金属配線8が形成されている。上記構造により、ポリシリコン薄膜抵抗体の場合においても余計な追加工程を必要とせずコンタクトの突き抜けを防止できる。