"電圧入力端子と出力端子との間に接続された電圧制御用トランジスタと、出力電圧に比例したフィードバック電圧と所定の基準電圧を入力とし出力電圧が一定になるように前記制御用トランジスタを制御する制御回路と、前記制御回路に動作電流を流す動作電流生成回路と、を備えたレギュレータ用半導体集積回路であって、前記動作電流生成回路は、前記出力端子より出力される出力電流が多くなった場合に前記動作電流を増加させる機能と、前記電圧入力端子に入力されている電圧が、前記出力端子より出力される出力電圧の目標値もしくは目標値に近い所定の電圧以下になった場合に、前記動作電流を増加させる機能を制限する機能と、を有するように構成されていることを特徴とするレギュレータ用半導体集積回路。前記動作電流生成回路は、前記動作電流の基準となる電流を生成する定電流源と、該定電流源により流される電流に比例した電流を生成して前記動作電流として前記制御回路に流すカレントミラー回路と、前記出力端子より出力される出力電流が多くなった場合に前記動作電流の基準となる電流に加算するブースト電流を生成し前記カレントミラー回路に流す電流ブースト回路と、を備え、前記電圧入力端子に入力されている電圧が、前記出力端子より出力される出力電圧の目標値もしくは目標値に近い所定の電圧以下になった場合に、前記ブースト電流を制限するように構成されていることを特徴とするレギュレータ用半導体集積回路。前記電流ブースト回路は、前記電圧制御用トランジスタとカレントミラー回路を構成可能に接続され、その制御端子に、前記電圧制御用トランジスタの制御端子に印加される前記制御回路の出力電圧と同一の電圧が印加され、前記電圧制御用トランジスタに流れる電流に縮小比例した電流を前記ブースト電流として流すブースト電流用トランジスタを有し、前記電圧入力端子に入力されている電圧が、前記出力端子より出力される出力電圧の目標値もしくは目標値に近い所定の電圧以下になった場合に、前記ブースト電流用トランジスタに流れる電流を制限するように構成されていることを特徴とする請求項2に記載のレギュレータ用半導体集積回路。前記電流ブースト回路は、前記ブースト電流用トランジスタと直列に接続された第1のトランジスタと、前記出力端子と基準電位点との間に直列形態に接続された第2のトランジスタおよび定電流源と、を備え、前記第1のトランジスタと前記第2のトランジスタは制御端子同士が結合され、前記第2のトランジスタの制御端子は前記第2のトランジスタのドレイン端子に接続され、前記電圧入力端子に入力されている電圧が、前記出力端子より出力される出力電圧の目標値以下になった場合に、前記第1のトランジスタと前記第2のトランジスタとがカレントミラー回路として動作して前記ブースト電流用トランジスタに流れる電流を制限することを特徴とする請求項3に記載のレギュレータ用半導体集積回路。前記電流ブースト回路は、前記ブースト電流用トランジスタと直列形態に接続されたトランジスタを備え、該トランジスタは、その制御端子が前記出力端子に接続され、前記電圧入力端子に入力されている電圧が、前記出力端子より出力される出力電圧の目標値に近い所定の電圧以下になった場合に電流制限状態となるように動作することを特徴とする請求項3に記載のレギュレータ用半導体集積回路。しかしながら、図6のレギュレータにあっては、出力電流Ioutがゼロに近い無負荷状態で入力電圧電源電圧VDDが出力電圧Voutの目標値よりも低くなると、制御用トランジスタTr1がフルドライブされる。そのため、Tr1のゲート電圧と同一の電圧誤算アンプの出力が印加されている電流ブースト用のトランジスタTr2もフルドライブされることとなり、VDD<Voutの目標値であるため制御用トランジスタTr1には電流が流れなくても、Tr2には比較的大きな電流が流れ、誤差アンプ11の動作電流I4も多くなるので無駄な電流が多くなるという課題がある。図7に、トランジスタTr2すなわち電流ブースト回路を設けた場合と設けない場合における無負荷時の入力電圧に対する消費電流特性を示す。図7において、一点鎖線Aがブースト回路を設けた場合の消費電流、実線Bがブースト回路を設けない場合の消費電流である。同図より、電流ブースト回路を設けた場合には、一点鎖線Aで示すように、無負荷時に入力電圧が出力電圧VDDに近付くと無駄な消費電流が多くなることが分かる。この発明は上記のような背景の下になされたもので、その目的とするところは、出力電流が多い場合は誤差アンプの動作電流を多くして過渡応答特性を向上させるようにしたレギュレータ用の半導体集積回路において、無負荷時に入力電圧が低くなっても無駄な電流を流すことがないようにすることにある。上記目的を達成するため、この発明は、電圧入力端子と出力端子との間に接続された電圧制御用トランジスタと、出力電圧に比例したフィードバック電圧と所定の基準電圧を入力とし出力電圧が一定になるように前記制御用トランジスタを制御する制御回路と、前記制御回路に動作電流を流す動作電流生成回路と、を備えたレギュレータ用半導体集積回路であって、前記動作電流生成回路は、前記出力端子より出力される出力電流が多くなった場合に前記動作電流を増加させる機能と、前記電圧入力端子に入力されている電圧が、前記出力端子より出力される出力電圧の目標値もしくは目標値に近い所定の電圧以下になった場合に、前記動作電流を増加させる機能を制限する機能と、を有するように構成した。上記した手段によれば、出力電流が多い場合は誤差アンプの動作電流を多くして過渡応答特性を向上させることができる一方、入力電圧が低くなると制御回路誤差アンプの動作電流を増加させる機能を制限するので、無負荷もしくは無負荷に近い軽負荷時に無駄な電流を流すことがないようにすることできる。なお、出力電圧の目標値は、制御回路誤差アンプが出力のフィードバック電圧と基準電圧とを比較して制御用トランジスタを制御する場合、基準電圧によって規定することできる。また、望ましくは、前記動作電流生成回路は、前記動作電流の基準となる電流を生成する定電流源と、該定電流源により流される電流に比例した電流を生成して前記動作電流として前記制御回路に流すカレントミラー回路と、前記出力端子より出力される出力電流が多くなった場合に前記動作電流の基準となる電流に加算するブースト電流を生成し前記カレントミラー回路に流す電流ブースト回路と、を備え、前記電圧入力端子に入力されている電圧が、前記出力端子より出力される出力電圧の目標値もしくは目標値に近い所定の電圧以下になった場合に、前記ブースト電流を制限するように構成する。これにより、動作電流生成回路が、記動作電流の基準となる電流を生成する定電流源と、該定電流源により流される電流に比例した電流を生成して動作電流として制御回路に流すカレントミラー回路と、出力端子より出力される出力電流が多くなった場合に動作電流の基準となる電流に加算するブースト電流を生成しカレントミラー回路に流す電流ブースト回路とからなる場合に、入力電圧が低くなると制御回路誤差アンプの動作電流を増加させる機能を制限して、無駄な電流を流すことがないようにすることできる。また、望ましくは、前記電流ブースト回路は、前記電圧制御用トランジスタとカレントミラー回路を構成可能に接続され、その制御端子に、前記電圧制御用トランジスタの制御端子に印加される前記制御回路の出力電圧と同一の電圧が印加され、前記電圧制御用トランジスタに流れる電流に縮小比例した電流を前記ブースト電流として流すブースト電流用トランジスタを有し、前記電圧入力端子に入力されている電圧が、前記出力端子より出力される出力電圧の目標値もしくは目標値に近い所定の電圧以下になった場合に、前記ブースト電流用トランジスタに流れる電流を制限するように構成する。これにより、電流ブースト回路が電圧制御用トランジスタとカレントミラーを構成するように接続されたブースト電流用トランジスタによって構成される場合に、入力電圧が低くなると制御回路誤差アンプの動作電流を増加させる機能を制限することができ、それによって無負荷時に無駄な電流を流すことがないようにすることできる。また、望ましくは、前記電流ブースト回路は、前記ブースト電流用トランジスタと直列に接続された第1のトランジスタと、前記出力端子と基準電位点との間に直列形態に接続された第2のトランジスタおよび定電流源と、を備え、前記第1のトランジスタと前記第2のトランジスタは制御端子同士が結合され、前記第2のトランジスタの制御端子は前記第2のトランジスタのドレイン端子に接続され、前記電圧入力端子に入力されている電圧が、前記出力端子より出力される出力電圧の目標値以下になった場合に、前記第1のトランジスタと前記第2のトランジスタとがカレントミラー回路として動作して前記ブースト電流用トランジスタに流れる電流を制限するように構成する。これにより、ブースト電流用トランジスタによる制御回路誤差アンプの動作電流を増加させる機能を制限する回路を、比較的簡単な回路で実現できるようになる。また、入力電圧が出力電圧の目標値以下になった場合に、ブースト電流用トランジスタに流れる電流を制限することができる。さらに、望ましくは、前記電流ブースト回路は、前記ブースト電流用トランジスタと直列形態に接続されたトランジスタを備え、該トランジスタは、その制御端子が前記出力端子に接続され、前記電圧入力端子に入力されている電圧が、前記出力端子より出力される出力電圧の目標値に近い所定の電圧以下になった場合に電流制限状態となるように動作するように構成する。これにより、電流ブースト回路が電圧制御用トランジスタとカレントミラーを構成するように接続されたブースト電流用トランジスタによって構成される場合に、何ら素子を追加することなく、入力電圧が低くなると制御回路誤差アンプの動作電流を増加させる機能を制限することができるようになる。本発明によると、出力電流が多い場合は誤差アンプの動作電流を多くして過渡応答特性を向上させるようにしたレギュレータ用の半導体集積回路において、無負荷時に入力電圧が低くなっても無駄な電流を流すことがないようにすることができるという効果がある。以下、本発明の好適な実施の形態を図面に基づいて説明する。図1は、本発明を適用したシリーズレギュレータLDOを含むの一実施形態を示す。なお、特に限定されるわけではないが、図1において一点鎖線で囲まれている部分の回路を構成する素子は、1個の半導体チップ上に形成され、半導体集積回路シリーズレギュレータIC10として構成される。この実施形態におけるシリーズレギュレータIC10は、図示しない直流電源からの直流電圧VDDが印加される電圧入力端子INと出力端子OUTとの間にPチャネルMOSFET絶縁ゲート型電界効果トランジスタ:以下、MOSトランジスタと記すからなる電圧制御用トランジスタTr1が接続され、出力端子OUTと接地電位が印加されるグランド端子GNDとの間には、出力電圧Voutを分圧するブリーダ抵抗R1,R2が直列に接続されている。このブリーダ抵抗R1,R2により分圧された電圧VFBが、上記電圧制御用トランジスタTr1のゲート電圧を制御する誤差アンプ11の非反転入力端子にフィードバックされている。そして、上記誤差アンプ11は、フィードバック電圧VFBと基準電圧Vrefとの電位差に応じて電圧制御用トランジスタTr1のゲート電圧を制御して、出力電圧Voutが所望の電位になるように制御する。出力電圧Voutの電位は、ブリーダ抵抗R1,R2の抵抗比によって設定できる。この実施形態のシリーズレギュレータは、上記のようなフィードバック制御によって、入力電圧VDDや負荷電流が変化しても出力電圧Voutを一定に保持するように動作する。図示しないが、出力端子OUTには、出力電圧Voutを安定化させる外付けのコンデンサが接続される。また、本実施形態のレギュレータIC10には、基準電圧Vrefを発生するための基準電圧回路12と、該基準電圧回路12に定電流を供給する定電流源CI1、上記誤差アンプ11の動作電流を規定する定電流源CI2、該定電流源CI2からの電流I2を折り返して上記誤差アンプ11に動作電流I4を流すカレントミラー回路13、該カレントミラー回路13に流す電流を増加させるための電流ブースト回路14が設けられている。基準電圧回路12は、ツェナーダイオードからなる定電圧回路、あるいは定電流源として動作するデプレッション型MOSトランジスタとエンハンスメント型のMOSトランジスタとを直列に接続した基準電圧発生回路などにより構成することができる。電流ブースト回路14は、上記定電流源CI1と並列に設けられ、電圧制御用トランジスタTr1とソース端子が共通接続されたトランジスタTr2と、該トランジスタTr2と直列に接続され、該トランジスタTr2に流れる電流を制限するトランジスタTr3および該トランジスタTr3とゲート端子が共通接続されソース端子が出力端子OUTに接続されたトランジスタTr4と、該トランジスタTr4とのドレイン端子とのグランド端子基準電位点GNDとの間に直列に接続された定電流源CI3などで構成されている。トランジスタTr2、Tr3、Tr4には、この実施例ではPチャネルMOSトランジスタが使用されている。トランジスタTr2のゲート端子には、電圧制御用トランジスタTr1のゲート端子と同様に誤差アンプ11の出力電圧が印加されることで、トランジスタTr1とTr2はカレントミラー回路を構成し、トランジスタTr2にはTr1のドレイン電流すなわち出力電流Ioutに比例した電流I3が流される。トランジスタTr2とTr1とのサイズ比は、電流ブースト時に増加させたい電流値に応じて決定される。電流I3は出力電流Ioutよりも充分に小さな電流値で良いので、I3≪Ioutである。なお、電流ブースト時に増加させたい誤差アンプ11の電流は、カレントミラー回路13のミラー比でも調整できるので、一般的にはトランジスタTr2のドレイン電流I3は出力電流Ioutの数百~数千分の1に設定される。すなわち、トランジスタTr2のサイズはトランジスタTr1のサイズの数百~数千分の1でよく、電流ブースト回路を設けることに伴うチップ面積の増加を抑えることができる。トランジスタTr3、Tr4および定電流源CI3は、出力電流Ioutが増加して電流ブースト回路14がカレントミラー回路13へ流す電流を増加させようとする際に、入力電圧VDDが低い状態であればブースト電流I3を制限するためのものである。具体的には、入力電圧VDDが出力電圧Voutの目標値Vout仕様値に近い所定の電圧値よりも低くなると、トランジスタTr3とTr4がカレントミラー回路として動作して、トランジスタTr3のドレイン電流を、定電流源CI3の電流I5に比例した電流に制限する。これにより、トランジスタTr2がフルドライブしてブースト電流I3を増加させようとしてもTr3のドレイン電流に制限されてブースト電流I3がほとんど流れないようにされる。なお、定電流源CI3には常時電流が流れることとなるので、定電流源CI3の電流値I5は例えば1μAのような小さな値に設定されるのが良く、ブースト電流I3はTr3とTr4のサイズ比でも調整できるので、可能である。また、入力電圧VDDが出力電圧Voutの値よりも充分に高い状態では、トランジスタTr3のゲートソース間電圧Vgs3はトランジスタTr4のゲートソース間電圧Vgs4よりもずっと大きくなるため、トランジスタTr3とTr4はカレントミラー回路として動作せず、トランジスタTr3には充分に大きなドレイン電流を流すことができ、トランジスタTr2のドレイン電流すなわちブースト電流I3を制限することはない。なお、この際、ブースト電流I3が不足しないように、トランジスタTr3とトランジスタTr4のサイズ比を、Tr3>Tr4のように設定することで、定電流源CI3の電流I5による消費電流の増加を抑制しつつ誤差アンプ11の動作電流のブーストが必要な場合に、充分な大きさのブースト電流I3を流すことができる。トランジスタTr3はスイッチ素子のように機能しても良い。次に、上記実施例のレギュレータIC10において、入力電圧VDDが徐々に低下したと仮定した場合の回路の動作を、図3および図4のタイミングチャートを使用して、図6に示す従来タイプのレギュレータの動作と比較しながら説明する。なお、図3および図4のうち、図3が図1に示す実施例のレギュレータのタイミングチャート、図4が図6に示す従来タイプのレギュレータのタイミングチャートである。図6に示す従来タイプのレギュレータにおいては、図4aに示すように、入力電圧VDDが徐々に低下して出力電圧Voutの仕様値に到達したとするタイミングt1と、それ以降は、出力電圧Voutも入力電圧VDDに応じて低下して行く。そのため、図4bに示すように、フィードバック電圧VFBも徐々に低下する。ただし、基準電圧Vrefは一定の電圧値のままである。そのため、VFB<Vrefになると、誤差アンプ11が、VFB=Vrefになるようにすべく制御用トランジスタTr1のゲート端子をフルドライブする。これによって、制御用トランジスタTr1のゲートソース間電圧Vgs1は、図4cに示すように、タイミングt1で急に増加することとなる。そして、図6に示す従来タイプのレギュレータでは、制御用トランジスタTr1のゲートソース間電圧Vgs1と、ブースト用トランジスタTr2のゲートソース間電圧Vgs2は同一、すなわちVgs1=Vgs2である。そのため、VDD=Voutになるタイミングt1以降は、ブースト用トランジスタTr2のゲートソース間Vgs2=Vgs1がしきい値電圧Vth2よりも充分に高い電圧に変化して、図4cに一点鎖線で示すように、Tr2のドレイン電流すなわちブースト電流I3が急に増加してしまうこととなる。そして、この電流I3の増加はカレントミラー回路13のミラー比で増幅されて誤差アンプ11の動作電流の増加分となる。本発明者らのシミュレーションでは、この際の誤差アンプ11の動作電流の増加は、通常の消費電流の数十~数百倍になってしまい、無負荷状態では出力電流がゼロに近いにもかかわらず無駄な電流が多く流れこととなり非常に大きな問題であることが明らかとなった。一方、本実施例のレギュレータにあっては、図3aに示すように、入力電圧VDDが徐々に低下して出力電圧Voutの仕様値に到達するまではタイミングt1、図3bに示すように、トランジスタTr3のゲートソース間電圧Vgs3は入力電圧VDDの低下に応じて徐々に低下するが、トランジスタTr4のゲートソース間電圧Vgs4は一定である。つまり、トランジスタTr3にはトランジスタTr4よりも大きなドレイン電流が流すことができるので、ブースト用トランジスタTr2が流そうとするブースト電流I3を制限することはない。そして、入力電圧VDDが出力電圧Voutの仕様値に到達したタイミングt1以降は、図3bに示すように、入力電圧VDDが低下してもトランジスタTr3のゲートソース間電圧Vgs3およびトランジスタTr4のゲートソース間電圧Vgs4は一定である。ここで、MOSトランジスタの飽和領域でのドレイン電流Idは、次式Id=μCox/2W/LVgs-Vth2で表される。ここで、μはキャリア移動度、Coxはゲート絶縁膜の容量、W/Lはゲート幅とゲート長との比、Vthはしきい値電圧であり、同一プロセスで同時に形成されるトランジスタTr3とTr4はW/L値以外は同一である。そのため、上記式より、VDD<Voutの条件下では、トランジスタTr3とTr4にはそれぞれのW/Lに応じたドレイン電流Id3、Id4が流れる。つまり、トランジスタTr3とTr4はカレントミラーとして動作することが分かる。その結果、VDD<Voutでは、トランジスタTr3のドレイン電流Id3はトランジスタTr4のドレイン電流Id4に規制され、さらにトランジスタTr3と直列のブースト用トランジスタTr2に流れる電流I3も、トランジスタTr4のドレイン電流Id4に規制されるため、図3cに一点鎖線で示すように、ブースト電流I3は低いままとなる。従って、本実施例のレギュレータにおいては、VDD<Voutでは、ブースト電流I3の増加が抑えられることとなり、無負荷時の無駄な電流を減らすことができる。図2に、上記実施形態の第2の実施例を示す。この実施例は、ブースト用トランジスタTr2と直列に接続されたブースト電流規制用のトランジスタTr3のみ設け、該トランジスタTr3とカレントミラー回路を構成する図1のトランジスタTr4および定電流源CI3を省略したものである。また、トランジスタTr3のゲート端子には、出力電圧Voutが印加されるように接続してある。この実施例の電流ブースト回路14は、トランジスタTr3のゲートソース間電圧Vgs3がそのしきい値電圧Vth3よりも大きい場合にオン状態となり、Vgs3がVth3よりも小さい場合にオフ状態となる。つまり、入力電圧VDDが出力電圧VoutよりもトランジスタTr3のしきい値電圧Vth3分以上よりも大きい場合VDD-Vout>Vth3にオン状態となり、Vgs3=VDD-VoutがVth3よりも小さい場合VDD-Vout<Vth3にオフ状態となる。そのため、図2の実施例のレギュレータICにあっては、図5aに示すように、入力電圧VDDが徐々に低下して出力電圧Voutの仕様値に到達するまではタイミングt1、図5bに示すように、トランジスタTr3のゲートソース間電圧Vgs3は入力電圧VDDの低下に応じて徐々に低下する。そして、入力電圧VDDが出力電圧Voutの仕様値に到達したタイミングt1以降は、図5bに示すように、入力電圧VDDが低下してもトランジスタTr3のゲートソース間電圧Vgs3は一定となる。また、VDD-Vout=Vth3となるタイミングt0以前は、トランジスタTr3はオン状態であり、出力電圧Voutが増加してブースト用トランジスタTr3がオンして、ブースト電流を流そうとした時にブースト電流を流すことができる。一方、VDD-Vout=Vth3となったタイミングt0以後は、トランジスタTr3はオフ状態となるため、VDD=Voutになるタイミングt1で、ブースト用トランジスタTr2のゲートソース間Vgs2=Vgs1がしきい値電圧Vth2よりも充分に高い電圧に変化したとしても、図5cに一点鎖線で示すように、トランジスタTr2のドレイン電流すなわちブースト電流I3が増加することはない。また、この実施例においては、トランジスタTr3のしきい値電圧Vth3を調整することで、ブースト電流I3の規制を開始する電圧を調整することができる。つまり、入力電圧VDDが出力電圧Voutに対してどの程度まで近づいたらブースト電流I3の規制を開始するかを調整することができる。以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は前記実施形態に限定されるものではない。例えば前記実施形態では、MOSトランジスタで構成したレギュレータを示したが、MOSトランジスタの代わりにバイポーラトランジスタを用いて構成してもよい。また、フィードバック電圧VFBを生成するブリーダ抵抗R1,R2は、オンチップの素子でなく、外付けの素子で構成しても良い。"