"磁性体内に複数のコイル導体が配置されたコイル内蔵基板において、前記複数のコイル導体が磁性体層を介して積み重ねられ、前記積み重ねられる方向に隣接する前記コイル導体同士の層間に低透磁率領域が設けられたことを特徴とするコイル内蔵基板。複数の前記コイル導体は、径の大きな外コイル導体と前記外コイル導体より径の小さな内コイル導体とが磁性体層を介して交互に積み重ねられ、前記積み重ねられる方向に隣接するコイル導体同士の層間が、外コイル導体同士の層間または内コイル導体同士の層間の少なくとも一方である、請求項1に記載のコイル内蔵基板。前記外コイル導体同士の層間または前記内コイル導体同士の層間の一方にのみ前記低透磁率領域が設けられたことを特徴とする請求項2に記載のコイル内蔵基板。前記コイル導体が形成された層範囲内のうち外層寄りまたは中間層寄りの位置に前記低透磁率領域が設けられた、請求項2または3に記載のコイル内蔵基板。前記磁性体層は磁性体フェライトシートの焼成による磁性体層である、請求項1~4のいずれかに記載のコイル内蔵基板。前記低透磁率領域は、層間に設けられた孔に充填された熱消失性ペーストの焼成時に消失した層間空洞である、請求項1~5のいずれかに記載のコイル内蔵基板。前記低透磁率領域は前記磁性体層の積み重ねられる方向に延びる前記磁性体層による桟で複数の区画に区分されている、請求項6に記載のコイル内蔵基板。前記低透磁率領域は、層間に設けられた孔に充填された非磁性体セラミックペーストの焼成により構成された層間非磁性体柱である、請求項1~5のいずれかに記載のコイル内蔵基板。前記低透磁率領域は、層間に設けられた孔に充填された低透磁率の磁性体セラミックペーストの焼成により構成され、前記磁性体層より透磁率の低い層間磁性体柱である、請求項1~5のいずれかに記載のコイル内蔵基板。前記低透磁率領域の前記コイル導体の幅方向寸法は前記コイル導体の線幅より小さい、請求項1~9のいずれかに記載のコイル内蔵基板。磁性体内に複数のコイル導体が配置されたコイル内蔵基板を備え、このコイル内蔵基板に内蔵されるコイルをコンバータ回路に含むDC-DCコンバータにおいて、前記コイル内蔵基板は、前記複数のコイル導体が磁性体層を介して積み重ねられ、前記積み重ねられる方向に隣接するコイル導体同士の層間に低透磁率領域が設けられていることを特徴とするDC-DCコンバータモジュール。磁性体基板の内部の異なる高さに形成された複数のコイル導体が直列に接続されたコイルがインダクタとして機能するためには、コイル導体全体の内外を通過する大きなループ状の磁束が形成される事が望ましい。しかし、各コイル導体が磁性体層内の異なる高さに配置されているため、各コイル導体を個別に巻く不要な磁束が発生する。この不要な磁束はコイル導体全体によるインダクタのインダクタンスに寄与しないので、必要なインダクタンスを得るために多くの巻回数を必要とし、巻回数を多くするためにコイル導体の線幅を細くすると、直流抵抗が増大し、Q値が低下する問題がある。特許文献1、2のいずれでも、前記不要な磁束の発生を抑制して効率よくインダクタンス値を確保することはできない。本発明は、不要な磁束の発生を抑制して、インダクタとしての電気的特性に優れたコイルを内蔵したコイル内蔵基板を提供することを目的としている。1本発明のコイル内蔵基板は、磁性体内に複数のコイル導体が配置され、前記複数のコイル導体が磁性体層を介して積み重ねられ、前記積み重ねられる方向に隣接するコイル導体同士の層間に低透磁率領域が設けられたことを特徴とする。この構造により、隣接するコイル導体間を通過する不要な磁束の発生が抑制される。したがって、コイル導体を個別に周回する、または少ない層数のコイル導体を小領域で周回する磁束が抑制され、その分、コイル導体形成層の全体を周回する磁束が増加するので、効率よくインダクタンスが確保できる。2複数の前記コイル導体は、径の大きな外コイル導体と前記外コイル導体より径の小さな内コイル導体とが磁性体層を介して交互に積み重ねられ、前記積み重ねられる方向において隣接するコイル導体同士の層間が、外コイル導体同士の層間または内コイル導体同士の層間の少なくとも一方であることが好ましい。その構造により、基板表面の平坦度を向上することができる。3前記低透磁率領域は外コイル導体同士の層間または内コイル導体同士の層間の一方にのみ設けられていることが好ましい。その構造により、強度劣化が抑えられるとともに形状劣化も抑制される。そのため、親基板から子基板個片に分割する際のブレイク不良やクラックの発生を防止できる。外コイル導体と内コイル導体のいずれの側に層間接続空洞を形成するかはL値やコイルの効率の高い側を選択すればよい。4前記低透磁率領域は前記コイル導体が設けられた前記磁性体層内のうち、前記中間非磁性体層から離れた側または前記中間非磁性体層寄りの位置に設けられていることが好ましい。その構造により、強度劣化が抑えられるとともに形状劣化も抑制される。そのため、親基板から子基板個片に分割する際のブレイク不良やクラックの発生を防止できる。5前記磁性体層は磁性体フェライトシートの焼成による層であることが好ましい。6前記低透磁率領域は、層間に設けられた孔に充填された熱消失性ペーストの焼成時に消失した層間空洞であることが好ましい。7前記低透磁率領域は前記磁性体層の積み重ねられる方向に延びる前記磁性体層による桟で複数の区画に区分されていることが好ましい。この構造により、コイル導体の低透磁率領域への落ち込みを抑制することができる。8前記低透磁率領域は、層間に設けられた孔に充填された非磁性体セラミックペーストの焼成により構成された層間非磁性体柱であってもよい。この構造により、基板内に低透磁率領域を設けることによる強度劣化が防止できる。9前記低透磁率領域は、層間に設けられた孔に充填された低透磁率の磁性体セラミックペーストの焼成により構成され前記磁性体層より透磁率の低い層間磁性体柱であってもよい。この構造によっても、基板内に低透磁率領域を設けることによる強度劣化が防止できる。10前記低透磁率領域の前記コイル導体の幅方向寸法は前記コイル導体の線幅より小さいことが好ましい。この構造により、コイル導体の内外周を磁性体層で確実に支えることができる。11本発明のDC-DCコンバータモジュールは、磁性体内に複数のコイル導体が配置されたコイル内蔵基板を備え、このコイル内蔵基板に内蔵されるコイルをコンバータ回路に含むDC-DCコンバータにおいて、前記コイル内蔵基板は、前記複数のコイル導体が磁性体層を介して積み重ねられ、前記積み重ねられる方向に隣接するコイル導体同士の層間に低透磁率領域が設けられていることを特徴とする。本発明によれば、不要な磁束の発生が抑制されて、インダクタとしての電気的特性に優れたコイルを内蔵したコイル内蔵基板が構成できる。また、変換効率の高いDC-DCコンバータモジュールを得ることができる。《第1の実施形態》第1の実施形態のコイル内蔵基板およびそれを備えたDC-DCコンバータモジュールの構成を図2~図4を参照して説明する。図2は第1の実施形態のコイル内蔵基板、およびそれを備えたDC-DCコンバータモジュールの構成を示す断面図である。このDC-DCコンバータモジュール111は、コイル内蔵基板101と、このコイル内蔵基板101の上面に搭載された電子部品70,71とで構成されている。コイル内蔵基板101は、中間非磁性体層60、第1磁性体層61、第2磁性体層62、および非磁性体層31,32を備えている。中間非磁性体層60および非磁性体層31,32は非磁性体フェライトシートが積層された層、第1磁性体層61および第2磁性体層62は磁性体フェライトシートが積層された層である。第1磁性体層61と第2磁性体層62の一部および中間非磁性体層60のうち所定のフェライトシートにはコイル導体9が形成されている。非磁性体層31は電子部品搭載面側第1主面側に形成され、表面導体膜7を含む。非磁性体層32は実装先の配線基板に対する実装面側第2主面側に形成され、表面導体膜7を含む。磁性体層61,62、および非磁性体層31,32には面内配線導体6、層間接続導体8を必要に応じて備えている。コイル導体9は、径の大きな外コイル導体9Lと外コイル導体より径の小さな内コイル導体9Sとが磁性体または非磁性体の層を介して交互に積み重ねられている。コイル導体9が積み重ねられる順に直列接続されることによりコイルが形成されている。外コイル導体9Lと内コイル導体9Sとが交互に並んでいる。積み重ねられる方向に隣接する外コイル導体9L同士の層間と内コイル導体9S同士の層間にはそれぞれ低透磁率領域80が設けられている。この例では低透磁率領域80は、充填された熱消失性ペーストの焼成時に消失した層間空洞である。具体的には、磁性体フェライトのグリーンシートおよび非磁性体フェライトのグリーンシートにレーザ加工法により孔を開け、その孔内にカーボンペーストや樹脂ペーストなどの熱消失性ペーストを充填し、積層体の焼成時に消失させ空洞にしたものである。前記低透磁率領域80は、孔に充填された非磁性体セラミックペーストの焼成により構成してもよい。その場合には、磁性体フェライトのグリーンシートおよび非磁性体フェライトのグリーンシートに孔を開け、その孔内に非磁性体セラミックペーストを充填すればよい。積層体の焼成により前記非磁性体セラミックペーストは非磁性体セラミックとなる。そして低透磁率領域80は非磁性体セラミックの層間非磁性体柱として構成される。前記低透磁率領域80は、孔に充填された低透磁率の磁性体セラミックペーストの焼成により構成してもよい。その場合には、磁性体フェライトのグリーンシートおよび非磁性体フェライトのグリーンシートに孔を開け、その孔内に低透磁率の磁性体セラミックペーストを充填すればよい。積層体の焼成により前記低透磁率の磁性体セラミックペーストは磁性体層61,62より低い透磁率を有する磁性体セラミックとなる。そして低透磁率領域80は低透磁率磁性体セラミックの層間非磁性体柱として構成される。このように、複数層に形成されているコイル導体9のうち積み重ねられる方向に隣接するコイル導体9同士の層間に低透磁率領域80を設けたことにより、隣接するコイル導体9間を通過する不要な磁束の発生が抑制される。そのため、コイル導体9を個別に周回する、または少ない層数のコイル導体を小領域で周回する磁束が抑制され、その分、コイル導体形成層の全体を周回する磁束が増加するので、効率よくインダクタンスが確保できる。図2Bは比較例としてのコイル内蔵基板、およびそれを備えたDC-DCコンバータモジュールの構成を示す断面図である。このコイル内蔵基板には、図2Aに示したような低透磁率領域80を設けていない。このように、複数層に形成されているコイル導体9のうち積み重ねられる方向に隣接するコイル導体9同士の層間に低透磁率領域80を設けない構造では、隣接するコイル導体9間を通過する無効な磁束φsが生じやすい。そのため、本来必要な有効な磁束φmが減少する。図2Aに示した第1の実施形態によれば、図2Bに示した無効な磁束φsが抑えられ、有効な磁束φmが増大する。第1の実施形態によれば、コイル導体9の形成層内に中間非磁性体層60を備えているので、磁気ギャップを備えたインダクタとして作用する。なお、低透磁率領域80のコイル導体幅方向寸法はコイル導体9の線幅より小さい。そのため、コイル導体9の内外周を磁性体層で確実に支えることができる。図3は前記コイル内蔵基板101の各層に形成されている導体パターンを順に示す図である。図3において1は最下層の導体パターン、14は最上層の導体パターンである。2~13は最下層と最上層との間の各層の導体パターンである。1に示す最下層の導体パターンのうちGNDはグランド電極、Vinは電源入力電極、Voutは電源出力電極、ENはイネーブル信号入力電極である。これらの電極は実装先の基板のランドに接続される。4~11層にはコイル導体9a~9hが形成されている。これらのコイル導体のうち、9a,9c,9e,9gが外コイル導体、9b,9d,9f,9hが内コイル導体である。これらのコイル導体は層間接続導体ビア導体を介して直列に接続されている。また、5~10層には低透磁率領域80が形成されている。14層には制御IC搭載用電極GND,Vin,EN,FB,Loが形成されている。また、チップコンデンサ搭載用電極Ca,Cbが形成されている。このようにして、内コイル導体と外コイル導体とが交互に重なる構造であり、内コイル導体同士が対応する位置および外コイル導体同士が対向する位置に低透磁率領域80を配置したので、層数を増すことなく低透磁率領域80を配置することができる。図4は第1の実施形態に係るDC-DCコンバータモジュールの回路図である。図4においてコンデンサC1は図3中のチップコンデンサ搭載用電極Ca,Cbに接続されたコンデンサであり、図2に示した電子部品71に相当する。インダクタL1は図3中のコイル導体9a~9hおよび磁性体層による構成されたインダクタである。電子部品70は制御ICである。この制御ICの各端子GND,Vin,EN,FB,Loが図3中の制御IC搭載用電極GND,Vin,EN,FB,Loにそれぞれ接続される。なお、電源出力電極Voutとグランドとの間には平滑コンデンサC2が接続される。制御ICやコンデンサは、コイル内蔵基板101上に搭載しても、親基板上にコイル内蔵基板101と並べて、結線してもよい。コイル内蔵基板101上に搭載した場合、親基板における占有面積を低減できる。親基板上にコイル内蔵基板101と並べた場合には、より低背化できる。電子部品70制御ICは電源出力電極Voutの電圧をフィードバック端子FBで受けて、出力電圧が一定となるようにインダクタL1に流れる電流のデューティ比を制御する。なお、前述のとおり、この実施形態のコイル内蔵基板のコイルは磁気ギャップを備えたインダクタとして作用するので、高い直流重畳特性が得られる。《第2の実施形態》図5A、図5Bは第2の実施形態のコイル内蔵基板、およびそれを備えたDC-DCコンバータモジュールの構成を示す断面図である。図5Aに示すDC-DCコンバータモジュール112Aは、コイル内蔵基板102Aと、このコイル内蔵基板102Aの上面に搭載された電子部品70,71とで構成されている。図5Bに示すDC-DCコンバータモジュール112Bは、コイル内蔵基板102Bと、このコイル内蔵基板102Bの上面に搭載された電子部品70,71とで構成されている。図5Aの例では、内コイル導体9S同士の層間に低透磁率領域80が設けられていて、外コイル導体9L同士の層間には低透磁率領域80は設けられていない。図5Bの例では、外コイル導体9L同士の層間に低透磁率領域80が設けられていて、内コイル導体9S同士の層間には低透磁率領域80は設けられていない。図5A、図5Bのいずれについてもその他の構成は第1の実施形態と同様である。このように、内コイル導体9S側または外コイル導体9L側のいずれかにのみ低透磁率領域80を設けてもよい。第1の実施形態に比べて低透磁率領域80の総合体積が少ないので、積み重ねられる方向に隣接するコイル導体9間を通過する無効な磁束の抑制効果は少ないが、コイル内蔵基板の強度劣化が抑えられるとともにモジュール基板表面の凹凸が少なくなる。すなわち形状劣化も抑制される。そのため、親基板から子基板個片に分割する際のブレイク不良やクラックの発生を防止できる。外コイル導体と内コイル導体のいずれの側に層間接続空洞を形成するかはインダクタンス値やコイルの効率の高い側を選択すればよい。《第3の実施形態》図6A、図6Bは第3の実施形態のコイル内蔵基板、およびそれを備えたDC-DCコンバータモジュールの構成を示す断面図である。図6Aに示すDC-DCコンバータモジュール113Aは、コイル内蔵基板103Aと、このコイル内蔵基板103Aの上面に搭載された電子部品70,71とで構成されている。図6Bに示すDC-DCコンバータモジュール113Bは、コイル内蔵基板103Bと、このコイル内蔵基板103Bの上面に搭載された電子部品70,71とで構成されている。図6Aの例では、中間非磁性体層60寄りの位置に低透磁率領域80が設けられている。図6Bの例では、中間非磁性体層60から離れた位置に低透磁率領域80が設けられている。このように、中間非磁性層60寄りの位置と中間非磁性層60から離れた位置とのいずれかにのみ低透磁率領域80を設けてもよい。第1の実施形態に比べて低透磁率領域80の総合体積が少ないので、積み重ねられる方向に隣接するコイル導体9間を通過する無効な磁束の抑制効果は少ないが、コイル内蔵基板の強度劣化が抑えられるとともにモジュール基板表面の凹凸が少なくなる。すなわち形状劣化も抑制される。そのため、親基板から子基板個片に分割する際のブレイク不良やクラックの発生を防止できる。中間非磁性層60寄りの位置と中間非磁性層60から離れた位置とのいずれの側に層間接続空洞を形成するかはインダクタンス値やコイルの効率の高い側を選択すればよい。《第4の実施形態》第4の実施形態では、低透磁率領域の平面形状の例を示す。図7A、図7Bはコイル導体9と低透磁率領域80の大きさおよび位置の関係を示す部分拡大平面図である。いずれの例でも、低透磁率領域80のコイル導体幅方向寸法はコイル導体9の線幅より小さい。低透磁率領域80の個々の平面形状は図7Aのように円形であってもよいし、図7Bのように概略矩形またはそれをコイル導体9の形状に沿って曲げた形状であってもよい。このような非円形の孔はレーザビームのスキャンによる穴開け加工で形成できる。図7Bの例では、低透磁率領域80は磁性体層の積み重ねられる方向に延びる磁性体層または中間非磁性体層による桟GRで複数の区画に区分されている。この構造により、コイル導体9の低透磁率領域80への落ち込みを抑制することができる。《第5の実施形態》第5の実施形態のコイル内蔵基板およびそれを備えたDC-DCコンバータモジュール115の構成を図8を参照して説明する。図8は第5の実施形態のコイル内蔵基板、およびそれを備えたDC-DCコンバータモジュール115の構成を示す断面図である。このDC-DCコンバータモジュール115は、コイル内蔵基板105と、このコイル内蔵基板105の上面に搭載された電子部品70,71とで構成されている。第1の実施形態では、コイルは、径の大きな外コイル導体9Lと外コイル導体より径の小さな内コイル導体9Sとが磁性体または非磁性体の層を介して交互に積み重ねられ、直列接続されていた。第5の実施形態では、コイルは、複数のコイル導体9が磁性体層を介して積み重ねられている。複数のコイル導体は、いずれも同一の径を有する。積み重ねられる順に直列接続されることによりコイルが形成されている。積み重ねられる方向において隣接するコイル導体9同士の層間に低透磁率領域80が設けられている。低透磁率領域80は、充填された熱消失性ペーストの焼成時に消失した層間空洞である。具体的には、磁性体フェライトのグリーンシートおよび非磁性体フェライトのグリーンシートにレーザ加工法により孔を開け、その孔内にカーボンペーストや樹脂ペーストなどの熱消失性ペーストを充填し、積層体の焼成時に消失させ空洞にしたものである。第5の実施形態のその他の構成は、第1の実施形態と同様に構成する。第5の実施形態においても、第1の実施形態と同様に、複数層に形成されているコイル導体9のうち積み重ねられる方向に隣接するコイル導体同士の層間に低透磁率領域80を設けたことにより、隣接するコイル導体9間を通過する不要な磁束の発生が抑制される。そのため、コイル導体9を個別に周回する、または少ない層数のコイル導体を小領域で周回する磁束が抑制され、その分、コイル導体形成層の全体を周回する磁束が増加するので、効率よくインダクタンスが確保できる。また、コイル内蔵基板105のコイルは磁気ギャップを備えたインダクタとして作用するので、高い直流重畳特性が得られる。"