基板にゲート電極を形成する第1工程と、上記ゲート電極を覆うように無機絶縁膜を成膜した後に、該無機絶縁膜の表面を平滑化することにより、ゲート絶縁膜を形成する第2工程と、上記ゲート絶縁膜上に半導体膜を成膜した後に、該半導体膜をパターニングすることにより、上記ゲート電極に重なるように半導体層を形成する第3工程と、上記半導体層上に互いに離間するようにソース電極及びドレイン電極を形成することにより、薄膜トランジスタを形成する第4工程とを備える、薄膜トランジスタ基板の製造方法。上記第2工程では、プラズマCVD法により上記無機絶縁膜を成膜した後に、該無機絶縁膜となる原料ガスの供給を停止し、水素ガスが供給された状態で放電することにより、上記無機絶縁膜の表面を平滑化する、請求項1に記載の薄膜トランジスタ基板の製造方法。上記無機絶縁膜は、窒化シリコン膜である、請求項2に記載の薄膜トランジスタ基板の製造方法。上記第3工程では、プラズマCVD法により真性アモルファスシリコン膜及びn型アモルファスシリコン膜を順に成膜した後に、該真性アモルファスシリコン膜及びn型アモルファスシリコン膜の積層膜をパターニングし、上記第4工程では、上記パターニングされた積層膜における上記ソース電極及びドレイン電極から露出するn型アモルファスシリコン膜を除去する、請求項1乃至3の何れか1つに記載の薄膜トランジスタ基板の製造方法。上記第2工程及び第3工程を同一の処理室で行う、請求項1乃至4の何れか1つに記載の薄膜トランジスタ基板の製造方法。ところで、液晶表示パネルを白画面の表示状態に動作させた際に、画面の一部が暗くなることにより、部分的に輝度が異なるムラが発生する場合がある。そして、このムラが発生した液晶表示パネルにおいて、例えば、TFTのオン状態の時間に対するオフ状態の時間を短く設定することにより、ムラが解消された場合には、このムラがTFTのオフ電流の大きさに起因する、と判断される。ここで、特許文献1に開示されたTFTでは、微結晶シリコン及びアモルファスシリコンの配置により、オフ電流の抑制を図ることができるものの、半導体層となる半導体膜を2回パターニングしたり、半導体層にレーザー光を照射したりする必要があるので、製造工程が増加してしまう。本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、薄膜トランジスタのオフ電流を可及的に容易に抑制することにある。上記目的を達成するために、本発明は、無機絶縁膜の表面を平滑化してゲート絶縁膜を形成するようにしたものである。具体的に本発明に係る薄膜トランジスタ基板の製造方法は、基板にゲート電極を形成する第1工程と、上記ゲート電極を覆うように無機絶縁膜を成膜した後に、該無機絶縁膜の表面を平滑化することにより、ゲート絶縁膜を形成する第2工程と、上記ゲート絶縁膜上に半導体膜を成膜した後に、該半導体膜をパターニングすることにより、上記ゲート電極に重なるように半導体層を形成する第3工程と、上記半導体層上に互いに離間するようにソース電極及びドレイン電極を形成することにより、薄膜トランジスタを形成する第4工程とを備える。上記の方法によれば、ゲート電極を形成する第1工程の後に行う第2工程において、ゲート電極を覆うように成膜された無機絶縁膜の表面が凹凸状に形成され、その凹凸状の頂部に不対電子が多く存在することにより、その不対電子が周辺の不純物などと結合して絶縁性が低くなるおそれがあるものの、続いて無機絶縁膜の表面を平滑化することにより、無機絶縁膜の表面に存在する不対電子が少なくなるので、その無機絶縁膜からなるゲート絶縁膜の絶縁性が高くなる。そのため、その後、ゲート絶縁膜上に半導体層を形成する第3工程、及び半導体層上にソース電極及びドレイン電極を形成する第4工程を順に行うことにより形成された薄膜トランジスタでは、ゲート絶縁膜の絶縁性が高くなっているので、オフ電流が抑制される。これにより、ゲート絶縁膜となる無機絶縁膜の表面を平滑化するだけで薄膜トランジスタのオフ電流が抑制されるので、薄膜トランジスタのオフ電流が可及的に容易に抑制される。上記第2工程では、プラズマCVDChemicalVaporDeposition法により上記無機絶縁膜を成膜した後に、該無機絶縁膜となる原料ガスの供給を停止し、水素ガスが供給された状態で放電することにより、上記無機絶縁膜の表面を平滑化してもよい。上記の方法によれば、第2工程において、プラズマCVD法によりゲート電極を覆うように無機絶縁膜を成膜した後に、その無機絶縁膜となる原料ガスの供給を停止し、水素ガスが供給された状態で放電するので、無機絶縁膜の表面に存在する不対電子が水素原子と結合することにより、無機絶縁膜の表面に存在する不対電子が具体的に少なくなる。上記無機絶縁膜は、窒化シリコン膜であってもよい。上記の方法によれば、無機絶縁膜が窒化シリコン膜であるので、本発明の作用効果が具体的に奏される。上記第3工程では、プラズマCVD法により真性アモルファスシリコン膜及びn型アモルファスシリコン膜を順に成膜した後に、該真性アモルファスシリコン膜及びn型アモルファスシリコン膜の積層膜をパターニングし、上記第4工程では、上記パターニングされた積層膜における上記ソース電極及びドレイン電極から露出するn型アモルファスシリコン膜を除去してもよい。上記の方法によれば、第3工程において、プラズマCVD法により真性アモルファスシリコン膜及びn型アモルファスシリコン膜を順に成膜した後に、真性アモルファスシリコン膜及びn型アモルファスシリコン膜の積層膜をパターニングし、続く第4工程において、パターニングされた真性アモルファスシリコン膜及びn型アモルファスシリコン膜の積層膜におけるソース電極及びドレイン電極から露出するn型アモルファスシリコン膜を除去するので、アモルファスシリコンを用いた薄膜トランジスタが具体的に形成される。上記第2工程及び第3工程を同一の処理室で行ってもよい。上記の方法によれば、第2工程及び第3工程を同一の処理室で行うので、被処理基板の搬出入の回数が抑制され、製造工程の増加を抑制して、薄膜トランジスタのオフ電流が抑制される。本発明によれば、無機絶縁膜の表面を平滑化してゲート絶縁膜を形成するので、薄膜トランジスタのオフ電流を可及的に容易に抑制することができる。以下、本発明の実施形態を図面に基づいて詳細に説明する。なお、本発明は、以下の実施形態に限定されるものではない。図1は、本実施形態のTFT基板20の断面図である。また、図2は、TFT基板20の製造工程を断面で示す説明図である。さらに、図3は、TFT基板20の製造工程で用いるプラズマCVD装置50を示す構成概略図である。TFT基板20は、図1に示すように、絶縁基板10と、絶縁基板10上に画像の最小単位である各副画素毎に設けられた複数のTFT5と、各TFT5を覆うように設けられた層間絶縁膜不図示と、層間絶縁膜上にマトリクス状に設けられ、各TFT5に接続された複数の画素電極不図示とを備えている。ここで、TFT基板20は、互いに平行に延びるように設けられた複数のゲート線不図示と、各ゲート線に直交する方向に互いに平行に延びるように設けられた複数のソース線不図示とを備えている。TFT5は、図1に示すように、絶縁基板10上に設けられたゲート電極11と、ゲート電極11を覆うように設けられたゲート絶縁膜12aと、ゲート絶縁膜12a上にゲート電極11に重なるように島状に設けられた半導体層15bと、半導体層15b上に互いに離間するように設けられたソース電極16a及びドレイン電極16bとを備えている。ここで、ゲート電極11は、各ゲート線の一部分、又は各ゲート線が各副画素毎に側方に突出した部分である。また、半導体層15bは、図1に示すように、ゲート絶縁膜12a上に設けられたチャネル領域を有する真性アモルファスシリコン層13aと、真性アモルファスシリコン層13a上にそのチャネル領域が露出するように設けられ、ソース電極16a及びドレイン電極16bに接続されたn型アモルファスシリコン層14bとを備えている。さらに、ソース電極16aは、各ソース線の一部、又は各ソース線が各副画素毎に側方に突出した部分である。また、ドレイン電極16bは、層間絶縁膜に各副画素毎に形成されたコンタクトホールを介して各画素電極に接続されている。上記構成のTFT基板20は、それに対向して配置される対向基板と、それらの両基板の間に封入される液晶層と共に、アクティブマトリクス駆動方式の液晶表示パネルを構成するものである。次に、本実施形態のTFT基板20の製造方法について説明する。まず、プラズマCVD装置50の構成について図3を用いて説明する。プラズマCVD装置50は、図3に示すように、処理室41と、処理室41の内下部に設けられた下部電極42と、処理室41の内上部に設けられた上部電極43と、上部電極43に配管及び弁を介して接続されたガス供給部44と、処理室41に配管及び弁を介して接続された真空排気部45とを備えている。ここで、下部電極42は、内部にヒーターが内蔵され、被処理基板Sを載置するように設けられている。また、上部電極43は、高周波電源に接続されている。次に、図2を参照しながら、プラズマCVD装置50を用いて、TFT基板20を製造する方法について説明する。ここで、下記の表1は、プラズマCVD装置50で処理する被処理基板Sの具体的な処理条件を示している。なお、表1中のsccmは、standardcubiccentimetersperminuteという意味であり、1分間当たり流量ccを示す単位である。また、表1中のPH3/SiH4の混合体積比は、5/95である。<第1工程>ガラス基板などの絶縁基板10の基板全体に、例えば、スパッタリング法により、チタン膜厚さ250nm程度及び銅膜厚さ400nm程度などを順に成膜して、金属積層膜を形成した後に、その金属積層膜に対して、フォトリソグラフィ、エッチング及びレジストパターンの剥離洗浄を行うことにより、図2aに示すように、ゲート電極11を形成する。<第2工程>まず、ゲート電極11が形成された基板被処理基板SをプラズマCVD装置50の下部電極42上に載置した後に、図2bに示すように、ゲート電極11が形成された基板全体に、窒化シリコン膜厚さ410nm程度などの無機絶縁膜12を成膜する。続いて、プラズマCVD装置50において、SiH4ガス、NH3ガス、N2ガスの原料ガスの供給を停止し、H2ガスを供給した状態で放電例えば、15秒程度することにより、図2cに示すように、無機絶縁膜12の表面を水素プラズマPにより平滑化して、ゲート絶縁膜12を形成する。さらに、プラズマCVD装置50を用いて、ゲート絶縁膜12が形成された基板全体に、真性アモルファスシリコン膜13厚さ160nm程度、及びリンがドープされたn型アモルファスシリコン膜14厚さ30nm程度を順に成膜し、プラズマCVD装置50の処理室41から取り出した後に、真性アモルファスシリコン膜13及びn型アモルファスシリコン膜14の積層膜半導体膜15に対して、フォトリソグラフィ、エッチング及びレジストパターンの剥離洗浄を行うことにより、図2dに示すように、ゲート電極11の上方に半導体層形成層15aを島状に形成する。なお、本実施形態では、真性アモルファスシリコン膜13上にリンがドープされたn型アモルファスシリコン膜14を成膜する方法を例示したが、本発明は、真性アモルファスシリコン膜13上にホウ素がドープされたp型アモルファスシリコン膜を成膜する方法にも適用することができる。<第3工程>まず、半導体層形成層15aが形成された基板全体に、例えば、スパッタリング法により、チタン膜厚さ30nm程度及び銅膜厚さ400nm程度などを順に成膜して、金属積層膜を形成した後に、その金属積層膜に対して、フォトリソグラフィ、エッチング及びレジストパターンの剥離洗浄を行うことにより、ソース電極16a及びドレイン電極16bを形成する。続いて、ソース電極16a及びドレイン電極16bをマスクとして、半導体層形成層15aのn型アモルファスシリコン膜14aをエッチングで除去することにより、真性アモルファスシリコン層13a及びn型アモルファスシリコン層14bからなる半導体層15b、並びにそれを備えたTFT5を形成する。さらに、TFT5が形成された基板全体に、例えば、プラズマCVD法により、窒化シリコン膜厚さ200nm程度などの無機絶縁膜を成膜した後に、その無機絶縁膜に対して、フォトリソグラフィ、エッチング及びレジストパターンの剥離洗浄を行うことにより、層間絶縁膜を形成する。最後に、上記層間絶縁膜が形成された基板全体に、例えば、スパッタリング法により、ITOIndiumTinOxide膜厚さ100nm程度などの透明導電膜を成膜した後に、その透明導電膜に対して、フォトリソグラフィ、エッチング及びレジストパターンの剥離洗浄を行うことにより、画素電極を形成する。以上のようにして、TFT基板20を製造することができる。次に、具体的に行った実験について説明する。ここで、図4及び図5は、TFT基板20に設けられたTFT5のゲート電圧とドレイン電流との関係を示す第1のグラフバックライト:無及び第2のグラフバックライト:有である。本発明の実施例として、上述した本実施形態の製造方法と同一の方法平滑化処理時の高周波電力:4kW、12kW、20kW、28kWでTFT基板20のTFT5を作製した。また、本発明の比較例として、上述した本実施形態の製造方法と同一の方法平滑化処理時の高周波電力:0kWでTFT基板のTFTを作製した。ここで、作製したTFTのソース電極及びドレイン電極の間の距離、すなわち、チャネル長は、3.5nmであり、そのチャネル幅は、44nmである。さらに、実施例及び比較例で作製した各TFT基板のTFTに対して、ゲート電極及びソース電極の間に所定の電圧を印加し、ドレイン電極での電流を測定することにより、ゲート電圧Vgとドレイン電流Idとの関係を評価した図4及び図5参照。なお、図4は、TFTの裏側ゲート電極側にバックライトを配置しない場合の結果であり、図5は、TFTの裏側ゲート電極側にバックライトを配置し、例えば、照度30000lx程度で照射したときの結果である。実験結果としては、図4及び図5のグラフから分かるように、バックライト無しの条件において、0kWでは、オフ電流Vg=-15Vが13.2×1012Aであったのに対し、4kW~28kWでは、オフ電流が2.6×1012A~4.6×1012Aであった。また、バックライト有りの条件において、0kWでは、オフ電流が147×1012Aであったのに対し、4kW~28kWでは、オフ電流が52×1012A~85×1012Aであった。以上のように、4kW~28kWの高周波電力によって発生するH2プラズマで半導体膜を成膜する前の無機絶縁膜の表面を平滑化することにより、TFTのオフ電流が抑制されることが確認された。以上説明したように、本実施形態のTFT基板20の製造方法によれば、ゲート電極11を形成する第1工程の後に行う第2工程において、プラズマCVD法により、ゲート電極11を覆うように成膜された無機絶縁膜12の表面が凹凸状に形成され、その凹凸状の頂部に不対電子が多く存在することにより、その不対電子が周辺の不純物などと結合して絶縁性が低くなるおそれがあるものの、続いて、無機絶縁膜12となる原料ガスの供給を停止し、水素ガスが供給された状態で放電して、無機絶縁膜12の表面を水素プラズマPで平滑化することにより、無機絶縁膜12の表面に存在する不対電子が水素原子と結合して少なくなるので、無機絶縁膜12からなるゲート絶縁膜12aの絶縁性が高くなる。そのため、その後、ゲート絶縁膜12a上に半導体層形成層15aを形成する第3工程、及び半導体層形成層15a上にソース電極16a及びドレイン電極16bを形成する第4工程を順に行うことにより形成されたTFT5では、ゲート絶縁膜12aの絶縁性が高くなっているので、オフ電流を抑制することができる。これにより、ゲート絶縁膜12aとなる無機絶縁膜12の表面を平滑化するだけでTFT5のオフ電流を抑制することができるので、TFT5のオフ電流を可及的に容易に抑制することができる。また、本実施形態のTFT基板20の製造方法によれば、第2工程及び第3工程を同一の処理室41で行うので、被処理基板Sの搬出入の回数を抑制することができ、製造工程の増加を抑制して、TFT5のオフ電流を抑制することができる。なお、本実施形態では、液晶表示パネルを構成するTFT基板を例示したが、本発明は、有機ELElectroLuminescenceパネルなどの他の表示パネルにも適用することができる。また、本実施形態では、半導体膜として、アモルファスシリコン膜を例示したが、本発明は、ポリシリコンやIn-Ga-Zn-O系などの酸化物半導体などの半導体膜にも適用することができる。また、本実施形態では、ゲート電極を覆う無機絶縁膜として、窒化シリコン膜を例示したが、本発明は、酸化シリコン膜、酸窒化シリコン膜、それらの幾つかの積層膜などの無機絶縁膜にも適用することができる。また、本実施形態では、画素電極に接続されたTFTの電極をドレイン電極としたTFT基板を例示したが、本発明は、画素電極に接続されたTFTの電極をソース電極と呼ぶTFT基板にも適用することができる。