"基板と、前記基板の上方に配置されており、複数の電極を有するスイッチ素子と、前記基板の上方に配置されており、前記スイッチ素子の前記複数の電極のうちの第1の電極と電気的に接合する導電線と、前記スイッチ素子及び前記導電線の上方に成膜されて配置されており、2つの電極の間に配置された半導体層を有し、前記2つの電極のうちの一方の電極は前記スイッチ素子の前記複数の電極のうちの前記第1の電極とは異なる第2の電極と電気的に接合する変換素子と、を含む検出装置であって、前記変換素子の前記一方の電極は、前記スイッチ素子の前記第1の電極又は前記導電線との間に空間を介して前記スイッチ素子及び前記導電線の上方に配置されていることを特徴とする検出装置。前記空間は、前記導電線及び前記スイッチ素子を覆う膜を除去することにより形成されることを特徴とする請求項1に記載の検出装置。前記膜は層間絶縁膜であることを特徴とする請求項2に記載の検出装置。前記空間と前記導電線との間に配置された第1の保護膜と、前記変換素子の前記一方の電極と前記空間との間に配置された第2の保護膜と、前記光電変換素子の上面及び側面を覆うように配置された第3の保護膜と、を更に含み、前記第2の保護膜と前記第3の保護膜とは前記変換素子の側面において接していることを特徴とする請求項1乃至3のいずれか1項に記載の検出装置。前記空間と前記導電線との間に配置された第1の保護膜を更に含み、前記変換素子の前記一方の電極と前記空間とが接しており、前記変換素子の前記一方の電極がITOで形成されていることを特徴とする請求項1乃至3のいずれか1項に記載の検出装置。前記変換素子はPIN型又はMIS型の光電変換素子を含むことを特徴とする請求項1乃至4のいずれか1項に記載の検出装置。前記変換素子は、前記光電変換素子の上方に配置されたシンチレータを含むことを特徴とする請求項6に記載の検出装置。前記スイッチ素子はトランジスタであり、前記スイッチ素子の前記第1の電極は制御電極であり、前記導電線は制御線であることを特徴とする請求項1乃至7のいずれか1項に記載の検出装置。前記スイッチ素子はトランジスタであり、前記スイッチ素子の前記第1の電極は前記トランジスタの主電極の一方であり、前記導電線は信号線であることを特徴とする請求項1乃至7のいずれか1項に記載の検出装置。請求項1乃至9のいずれか1項に記載の検出装置と、前記検出装置によって得られた信号を処理する信号処理手段と、を備えることを特徴とする検出システム。検出装置の製造方法であって、基板の上方に配置された、複数の電極を有するスイッチ素子と、前記複数の電極のうちの第1の電極と接合する導電線と、を覆う膜を形成する第1工程と、前記膜の上方且つ前記スイッチ素子及び前記導電線の上方に、2つの電極の間に半導体層を有し、前記2つの電極のうちの一方の電極は前記スイッチ素子の前記複数の電極のうちの前記第1の電極とは異なる第2の電極と電気的に接合する変換素子を形成する第2工程と、前記膜の少なくとも一部を除去することにより、前記変換素子の前記一方の電極と前記スイッチ素子の前記第1の電極との間又は前記変換素子の前記一方の電極と前記導電線との間の少なくとも一方に空間を形成する第3工程と、を有することを特徴とする製造方法。フォトダイオードとTFTとを重ねて配置した場合には、プロセスの容易性と層間絶縁層の応力とを鑑みると、フォトダイオードとTFTとの間隔を狭くすることが好ましい。しかしながら、フォトダイオードとTFTとの間隔を狭くする場合には、先に説明した寄生容量の影響が大きくなってしまう。そのため、フォトダイオードとTFTとの間の誘電率を一層低くすることが望まれる。そこで、本発明の一側面は、基板と変換素子の間にスイッチ素子と導電線とを備える検出装置において、変換素子とスイッチ素子又は導電線との間で生じる寄生容量を低減することを目的とする。本発明の第1側面に係る検出装置は、基板と、前記基板の上方に配置されており、複数の電極を有するスイッチ素子と、前記基板の上方に配置されており、前記スイッチ素子の前記複数の電極のうちの第1の電極と電気的に接合する導電線と、前記スイッチ素子及び前記導電線の上方に成膜されて配置されており、2つの電極の間に配置された半導体層を有し、前記2つの電極のうちの一方の電極は前記スイッチ素子の前記複数の電極のうちの前記第1の電極とは異なる第2の電極と電気的に接合する変換素子と、を含む検出装置であって、前記変換素子の前記一方の電極は、前記スイッチ素子の前記第1の電極又は前記導電線との間に空間を介して前記スイッチ素子及び前記導電線の上方に配置されていることを特徴とする。本発明の第2側面に係る検出システムは、前記検出装置と、前記検出装置によって得られた信号を処理する信号処理手段と、を備えることを特徴とする。本発明の第3側面に係る検出装置の製造方法は、基板の上方に配置された、複数の電極を有するスイッチ素子と、前記複数の電極のうちの第1の電極と接合する導電線と、を覆う膜を形成する第1工程と、前記膜の上方且つ前記スイッチ素子及び前記導電線の上方に、2つの電極の間に半導体層を有し、前記2つの電極のうちの一方の電極は前記スイッチ素子の前記複数の電極のうちの前記第1の電極とは異なる第2の電極と電気的に接合する変換素子を形成する第2工程と、前記膜の少なくとも一部を除去することにより、前記変換素子の前記一方の電極と前記スイッチ素子の前記第1の電極との間又は前記変換素子の前記一方の電極と前記導電線との間の少なくとも一方に空間を形成する第3工程と、を有することを特徴とする。本発明によれば、基板と変換素子との間にスイッチ素子と導電線とを備える検出装置において、変換素子とスイッチ素子又は導電線との間で生じる寄生容量が低減される。添付の図面を参照しつつ、本発明の実施形態について以下に説明する。<第1の実施形態>本実施形態では、PIN型のフォトダイオードを採用した光電変換素子に対して本発明を適用した場合を扱う。図1A、図1Bを用いて本実施形態に係る検出装置100の構成の一例を説明する。図1Aは複数の画素を有する検出装置100の一つの画素に注目した平面図であり、図1BaはそのA-A線断面模式図、図1BbはB-B線断面模式図である。また、図1BcはC-C線断面模式図であり、図1BdはD-D線断面模式図である。見易さのために、図1Aでは一部の構成要素のみを記載している。検出装置100はスイッチ素子であるトランジスタ109と変換素子である光電変換素子117とを備える。基板101の上方に形成されているトランジスタ109は光電変換素子117と基板101との間に配置されている。トランジスタ109はまた、ゲート電極制御電極102、ゲート絶縁膜104、第1の半導体層105、ソース電極主電極の一方106及びドレイン電極主電極の他方107を有する。光電変換素子117は、下部電極一方の電極114、PIN型の第2の半導体層115及び上部電極他方の電極116を有する。ゲート電極102及びドレイン電極107が第1の電極となりえ、ソース電極106が第2の電極となりうる。下部電極114とソース電極106とは電気的に接合されている。ゲート電極102はゲート線制御線103に電気的に接合されており、ドレイン電極107は信号線108に電気的に接合されている。また、上部電極116はバイアス線不図示に電気的に接合されている。第2の半導体層115において入射光が電荷に変換され、ゲート線103を介してゲート電極102に電圧が印加されることによって、この電荷に応じた電気信号がトランジスタ109によって信号線108に出力される。トランジスタ109、ゲート線103及び信号線108は、光電変換素子117と重なる位置にある。つまり、光電変換素子117は、基板101の上方であって、ゲート線103、信号線108、及びトランジスタ109の上方に配置されている。トランジスタ109は、下部電極114との接合部分を除いて、第1の保護膜110で覆われている。また、光電変換素子117の下面には、トランジスタ109との接合部分を除いて、第2の保護膜112が下側から接しており、光電変換素子117の上面及び側面は第3の保護膜118で覆われている。第1の保護膜110と第2の保護膜112とは、下部電極114とソース電極106との接合部分の周囲で接しており、第2の保護膜112と第3の保護膜118とは、光電変換素子117の側面の周囲で接している。すなわち、トランジスタ109及び光電変換素子117は、第1の保護膜110、第2の保護膜112及び第3の保護膜118によって包み込まれている。第1の保護膜110と第2の保護膜112との間には空間120が形成されている。空間120は一般的には空気層で構成されるが、検出装置100の製造過程において発生したガスが混在していてもかまわないし、真空であってもかまわない。この構成により、検出装置100において、下部電極114とゲート線103及び信号線108との間の少なくとも一部には空間120が存在することになる。さらに、下部電極114とゲート電極102及びドレイン電極107との間の少なくとも一部にも空間120が存在することになる。つまり、下部電極114は、ドレイン電極107又は信号線108との間に空間120を介して、トランジスタ109及び信号線108の上方に配置されている。また、下部電極114は、ゲート電極102又はゲート線103との間に空間120を介して、トランジスタ109及びゲート線103の上方に配置されている。これによって、下部電極114とトランジスタ109の電極図1Aではゲート電極及びドレイン電極及び導電線図1Aではゲート線及び信号線との間の寄生容量を軽減することが可能となる。続いて、図2a~cを用いて本実施形態に係る検出装置100の製造方法の一例について説明する。図2a~cでは、図1AにおけるA-A線断面模式図について製造工程を説明するが、他の画素についても同様の工程で製造される。まず、図2aに示すように、基板101上に金属薄膜を成膜し、この金属薄膜をフォトリゾグラフィー法などによりパターニングして、ゲート電極102とゲート線103とを形成する。基板101は例えばガラスで形成され、金属薄膜は例えばAlで形成される。続いて、プラズマCVD法などにより、ゲート電極102上にゲート絶縁膜104を形成する。ゲート絶縁膜104は例えば窒化シリコンで形成される。続いて、その上から、ゲート電極102を覆うように、第1の半導体層105をプラズマCVD法などにより形成する。第1の半導体層105は例えばアモルファスシリコンで形成される。続いて、第1の半導体層105の上に金属薄膜を成膜し、この金属薄膜をフォトリゾグラフィー法などによりパターニングして、ソース電極106、ドレイン電極107及び信号線108を形成する。以上により、トランジスタ109が形成される。続いて、ソース電極106、ドレイン電極107及び信号線108の上から、プラズマCVD法などにより第1の保護膜110を成膜する。第1の保護膜110は例えば窒化シリコンで形成される。第1の保護膜110の膜厚は、300nm以上が好ましい。続いて、第1の保護膜110の上に層間絶縁膜111をスプレーコート、スピンコートなどの塗布により形成する。これにより、層間絶縁膜111は、ゲート線103、信号線108、及びトランジスタ109を覆うように形成される。層間絶縁膜111は例えばアクリル系樹脂などの耐熱温度が200°C以上ある有機樹脂で形成される。層間絶縁膜111の膜厚は、300nm以上が好ましい。また、層間絶縁膜111の膜厚は、10μm以下が好ましく、より好ましくは6μm以下が好ましい。続いて、層間絶縁膜111をパターニングして、ソース電極106の上部において、第1の保護膜110の一部を露出させる。第1の保護膜110と層間絶縁膜111とは互いに異なる物質で形成されているため、第1の保護膜110を除去せずにその上の層間絶縁膜111だけを除去することができる。続いて、その上から第2の保護膜112を成膜する。第2の保護膜112は例えば窒化シリコンで形成される。第2の保護膜112の膜厚は、100nm以上が好ましい。この結果、ソース電極106の上部において、第1の保護膜110と第2の保護膜112とが接する。続いて、第1の保護膜110と第2の保護膜112とが接している領域121の一部を連続してパターニングすることによって、ソース電極106の一部を露出させる。これにより、コンタクトホール113が形成される。第1の保護膜110と第2の保護膜112とは同一の物質で形成されているため、これらの保護膜を連続してパターニングすることが可能である。このパターニングでは、第1の保護膜110と第2の保護膜112とが接している領域121の外周部分を残すようにパターニングを行う。それにより、コンタクトホール113の周囲に、第1の保護膜110と第2の保護膜112が接している領域121の一部が残る。即ち、コンタクトホール113周辺において層間絶縁膜111がパッケージングされている構造となる。次に、図2bに示すように、第2の保護膜112及びコンタクトホール113の上に、スパッタリング法などにより、金属薄膜を成膜し、この金属薄膜をフォトリゾグラフィー法などによりパターニングすることで、下部電極114を形成する。このパターニングにより検出装置100の画素ごとに分割された下部電極114が形成される。この結果、一つの画素の下部電極114と隣接画素の下部電極との間において、第2の保護膜112の一部が露出する。続いて、プラズマCVD法などにより、下部電極114の内側に収まるようにPIN型の第2の半導体層115を形成する。下部電極114のへのステップカバレジが良好であれば、下部電極114の外側にはみ出していてもよい。さらに、第2の半導体層115の上に、スパッタリング法などにより金属薄膜を成膜し、第2の半導体層115の内側に収まるように金属薄膜をパターニングして上部電極116を形成する。以上により光電変換素子117が形成される。続いて、その上からスパッタリング法などにより第3の保護膜118を成膜する。第3の保護膜118は例えば窒化シリコンで形成される。第3の保護膜118の膜厚は、500nm以上が好ましい。この結果、隣接する画素との間において、第2の保護膜112と第3の保護膜118とが接する。即ち、周辺において層間絶縁膜111がパッケージングされている構造となる。次に、図2cに示すように、第2の保護膜112と第3の保護膜118とが接している領域122の一部を連続してパターニングすることによって、層間絶縁膜111を露出させる。第2の保護膜112と第3の保護膜118とは同一の物質で形成されているため、これらの保護膜を連続してパターニングすることが可能である。このパターニングでは、第2の保護膜112と第3の保護膜118とが接している領域122の外周部分を残すようにパターニングを行う。それにより、光電変換素子117の側面の周囲において、第2の保護膜112と第3の保護膜118とが接している領域122の一部が残る。続いて、露出した層間絶縁膜111をドライエッチングなどの等方性エッチングを行うことによって、層間絶縁膜111を除去し、空間120を形成する。以上により、本実施形態に係る検出装置100が製造される。層間絶縁膜111のドライエッチングは例えばO2を用いる。各保護膜のドライエッチングは例えばフッ素系のCF4O2を用いる。エッチングガスは、各膜の形成に必要なエッチングレートや、エッチング後の膜の必要な形状に応じて選択する。以上により、本実施形態に係る検出装置100によれば、光電変換素子117とトランジスタ109との間で生じる寄生容量が低減される。また、光電変換素子117とゲート線及び信号線との間で生じる寄生容量が低減される。本実施形態に係る検出装置100は以下のように構成してもよい。変形例として、図3a,bに記載された検出装置300と図4に記載された検出装置400を説明する。図1Aで説明された検出装置100との共通部分は同一の参照番号を付して説明を省略する。図3a又はbに記載された検出装置300では、層間絶縁膜111が完全には除去せずに、一部を残している。図3aでは、下部電極114とゲート線103及び信号線108との間の少なくとも一部に空間120を形成された時点でエッチングを終了する。これにより、ゲート線103及び信号線108の寄生容量を低減することが可能となるとともに、除去されずに残った層間絶縁膜111が光電変換素子117を支えることができる。また、図3bでは、下部電極114とゲート線103、TFTのチャネル、及び信号線108との間の少なくとも一部に空間120を形成された時点でエッチングを終了する。これにより、ゲート線103、TFTのチャネル、及び信号線108の寄生容量を低減することが可能となるとともに、除去されずに残った層間絶縁膜111が光電変換素子117を支えることができる。検出装置400では、図4に示すように、第2の保護膜112を用いていない。すなわち、下部電極114と空間120とが接している。これにより、製造工程を簡略化することが可能となる。検出装置400においては、下部電極114は環境安定性がある材料で形成されることが好ましい。例えば、下部電極114は酸化インジウムスズITOで形成される。また、検出装置400においても、図3a又はbで説明した層間絶縁膜111の一部を残しておく構成も可能である。また、いずれの実施形態においても、図5に示す検出装置500のように、各画素の光電変換素子117の上にシンチレータ層を積層してもよい。例えば、TlがドープされたCsIの柱状結晶501を光電変換素子117の上方に堆積し、その上を第4の保護膜502で覆う。上記では、層間絶縁膜111を除去することによって空間120を形成する方法を説明したが、本発明はそれに限定されるものではない。光電変換素子117を形成した後に選択的に除去できる膜であればよく、導電膜を用いてもよい。例えば、コンタクトホール113周辺において第1の保護膜110と第2の保護膜112とによってパッケージングされている構造とすることによって、導電膜を用いうる。また、ゲート電極102、ゲート線103、ドレイン電極107、信号線108、及びチャネルと、下部電極114との間では、導電膜が除去されることが望ましい。一方、ドレイン電極と下部電極114との間には導電膜が残存していてもよい。ただし、プロセスの容易性や装置全体の寄生容量及び応力を鑑みて、有機樹脂を用いた層間絶縁膜の方がより好ましい。<第2の実施形態>本実施形態では、MIS型の光電変換素子を採用した光電変換素子に対して本発明を適用した場合を扱う。図6を用いて本実施形態に係る検出装置600の構成の一例を説明する。ただし、図6は第1の実施形態で説明された図1Baに対応し、共通部分は同一の参照番号を付して説明を省略する。MIS型の光電変換素子604は、下部電極601、絶縁層602及び第2の半導体層603を有する。下部電極601はソース電極106に接続されている。MIS型の光電変換素子604で変換された電気信号はトランジスタ109を介して信号線108に出力される。絶縁層602と第3の保護膜118とは第2の半導体層603の側面の周囲において接している。本実施形態においても、下部電極601とゲート線103及び信号線108との間の少なくとも一部には空間120が存在することになる。さらに、下部電極601とゲート電極102及びドレイン電極107との間の少なくとも一部にも空間120が存在することになる。これによって、下部電極601とトランジスタ109の電極及び導電線との間の寄生容量を軽減することが可能となる。さらに、本実施形態で説明された検出装置600についても、第1の実施形態で説明された各変形例を適用してもよい。<第3の実施形態>図7a~cを用いて本実施形態に係る、光電変換素子としてのMIS型の光電変換素子とスイッチ素子としてのトランジスタとを含む複数の画素を備えた検出装置700の構成の一例を説明する。ただし、図7は第2の実施形態で説明された図6の画素に対応し、共通部分は同一の参照番号を付して説明を省略する。ゲート線103及び信号線108の配置は図1Aと同じである。図7aは、本実施形態の平面図であり、図7bは、図7aのE-E線に沿った断面図であり、図7cは、図7aのF-F線に沿った断面図である。図7aは、複数の画素の例として3×3の画素群を示す。なお、実際には2000×2000などの多数の画素が配置される。各画素の光電変換素子は、図7aと図7bとに示すように、部分的に他の画素に連結されており、絶縁層602と半導体層603とが複数の画素に渡って部分的に延在している。そして、第3の保護膜118が複数の画素の全てを覆っている。本実施形態の検出装置は、上述の構造によって、機械的強度が向上し、信頼性を向上することが可能となる。本実施形態においても、下部電極601とゲート線103及び信号線108との間の少なくとも一部には空間120が存在する。さらに、下部電極601とゲート電極102及びドレイン電極107との間の少なくとも一部にも空間120が存在する。これによって、下部電極601とトランジスタ109の電極及び導電線との間の寄生容量を軽減することが可能となる。さらに、本実施形態で説明された検出装置700についても、第1の実施形態で説明された各変形例を適用してもよい。<第4の実施形態>本実施形態は、第3の実施形態の検出装置の変形例であり、図8を用いて本実施形態に係る光電変換素子としてのMIS型の光電変換素子とスイッチ素子としてのトランジスタとを含む複数の画素を備えた検出装置800の構成の一例を説明する。図8aは、図7aのE-E線に沿った断面図であり、図8bは、図7aのG-G線に沿った断面図である。図8a及び図8bに示すように、信号線108は、光電変換素子とトランジスタ109との間の空間120中に配置され、部分的にトランジスタ109から延在した導電部801に接続された支持部を有する。したがって、下部電極601とゲート線103と信号線108とのそれぞれの間の少なくとも一部には空間120が存在することになる。さらに、下部電極601とゲート電極102及びドレイン電極107との間の少なくとも一部にも空間120が存在することになる。これによって、下部電極601とトランジスタ109の電極及び導電線との間の寄生容量を軽減することが可能となる。そして、導電線間、すなわち、ゲート線103と信号線108との間の寄生容量を軽減することが可能となる。検出装置800の製造方法について、上述の製造工程と異なる部分であるトランジスタと光電変換素子との接合に関する工程を説明する。トランジスタ109を形成した後、第1の保護膜110を形成し、不図示の第1の層間絶縁膜を形成する。コンタクト用の開口を第1の保護膜110と第1の層間絶縁膜に形成する。信号線108及び光電変換素子の下部電極601とトランジスタ109を接続する導電部を形成する。不図示の第2の層間絶縁膜を第1の層間絶縁膜及び導電部上に形成する。コンタクト用の開口を第2の層間絶縁膜に形成する。このような工程によって、図に示すようにトランジスタと光電変換素子を接続する2段のコンタクト部分が形成される。また、光電変換素子を覆う第3の保護膜118によって信頼性が向上する。また、下部電極601のトランジスタ109側に第2の保護膜112を配置することで、さらに信頼性を向上することができる。光電変換素子は、MIS型やPIN型などを用いることができる。さらに、本実施形態で説明された検出装置800についても、第1の実施形態で説明された各変形例を適用してもよい。<第5の実施形態>本実施形態は、機械強度を更に向上し、バイアス線の抵抗を低減するために、バイアス線の配置方向の光電変換素子を延在する構成とした検出装置である。図9は、例として3×3の画素群の検出装置900の平面図であり、バイアス線701の配置方向に光電変換素子が延在している。PIN型光電変換素子の場合、半導体層、上部電極116がバイアス線701の配置方向に延在している。不図示であるが、第3の保護膜118も同様に延在して配置されている。このような構造によって、各画素が連結されて機械的強度が向上すると共に、バイアス線の抵抗を低減する事が可能となる。バイアス線の抵抗低減は、検出装置の駆動速度を向上することができ、画質の向上を得ることができる。さらに、本実施形態で説明された検出装置900についても、第1の実施形態で説明された各変形例を適用してもよい。<その他の実施形態>図10は本発明に係る放射線用の検出装置のX線診断システム放射線検出システムへの応用例を示した図である。X線チューブ6050放射線源で発生した放射線としてのX線6060は被験者又は患者6061の胸部6062を透過し、シンチレータの柱状結晶501を含むシンチレータを本発明の検出装置の上部に配置した検出装置6040に入射する。ここで、シンチレータを本発明の検出装置の上部に配置した検出装置は放射線用の検出装置を構成する。この入射したX線には患者6061の体内部の情報が含まれている。X線の入射に対応してシンチレータは発光し、これを光電変換して、電気的情報を得る。この情報はデジタル信号に変換され信号処理手段となるイメージプロセッサ6070により画像処理され制御室の表示手段となるディスプレイ6080で観察できる。なお、放射線検出システムは、検出装置と、検出装置からの信号を処理する信号処理手段とを少なくとも有する。また、この情報は電話回線6090等の伝送処理手段により遠隔地へ転送でき、別の場所のドクタールームなど表示手段となるディスプレイ6081に表示もしくは光ディスク等の記録手段に保存することができ、遠隔地の医師が診断することも可能である。また記録手段となるフィルムプロセッサ6100により記録媒体となるフィルム6110に記録することもできる。なお、上記説明では、変換素子として光電変換素子を用いた検出装置及び変換素子として光電変換素子とシンチレータを含むものを用いた放射線用の検出装置を用いて説明を行ったが、本発明はそれに限定されるものではない。放射線用の検出装置には、放射線を直接電荷に変換する変換素子を用いてもよい。放射線を直接電荷に変換する変換素子は、入射光を電荷に変換する第2の半導体層115や第2の半導体層603等に代えて、入射放射線を電荷に変換する第2の半導体層を用いることで構成されうる。"