互いに対向する1対の主面、互いに対向する1対の側面および互いに対向する1対の端面を有し、前記主面の延びる方向に延びかつ前記1対の主面を結ぶ方向に積層された複数のセラミック層と前記セラミック層間の複数の界面に沿って配置された複数の内部電極とを含み、複数の前記内部電極の各端部が前記1対の端面のいずれか一方に露出している、略直方体形状の部品本体と、複数の前記内部電極に電気的に接続されるように前記端面上に直接形成されためっき膜を含む、外部電極とを備え、前記部品本体の稜線部には、0.01mm以下の曲率半径を有するアール面取り部が形成され、前記外部電極の前記めっき膜は、前記端面から前記アール面取り部を越えて延び、その端縁を前記主面および/または前記側面上に位置させている、積層セラミック電子部品。前記内部電極の前記端面への露出端は、前記端面から突出して位置しているか、1μm以下の引っ込み長さをもって前記端面から引っ込んで位置している、請求項1に記載の積層セラミック電子部品。互いに対向する1対の主面、互いに対向する1対の側面および互いに対向する1対の端面を有し、前記主面の延びる方向に延びかつ前記1対の主面を結ぶ方向に積層された複数のセラミック層と前記セラミック層間の複数の界面に沿って配置された複数の内部電極とを含み、複数の前記内部電極の各端部が前記1対の端面のいずれか一方に露出している、略直方体形状の部品本体を用意する工程と、前記部品本体の表面を研磨し、それによって、前記部品本体の稜線部に、0.01mm以下の曲率半径を有するアール面取り部を形成する、研磨工程と、次いで、複数の前記内部電極に電気的に接続されるように、かつ前記端面から前記アール面取り部を越えて延び、その端縁を前記主面および/または前記側面上に位置させるように、前記端面上に外部電極の少なくとも一部となるめっき膜を直接形成するめっき工程とを備える、積層セラミック電子部品の製造方法。前記研磨工程の結果、前記部品本体は、前記内部電極の前記端面への露出端が、前記端面から突出して位置しているか、1μm以下の引っ込み長さをもって前記端面から引っ込んで位置している状態とされる、請求項3に記載の積層セラミック電子部品の製造方法。前記研磨工程は、イオンミリング法を適用して実施される、請求項3または4に記載の積層セラミック電子部品の製造方法。この発明の目的は、上記のような問題を解決し得る積層セラミック電子部品およびその製造方法を提供しようとすることである。本件発明者は、研磨により、部品本体の稜線部でのアール面取りが進むため、研磨時間がより長くなると、それに応じて、部品本体の稜線部でアール面取り部の曲率半径をより大きいものとしてしまうことが前述した問題と関係しているのではないかとの推測の下、鋭意検討した結果、部品本体の稜線部の曲率半径を一定値以下に制御するように研磨工程を実施することにより、めっき膜の端部の固着力が低下することを防止できることを見出し、この発明をなすに至ったものである。この発明は、互いに対向する1対の主面、互いに対向する1対の側面および互いに対向する1対の端面を有し、主面の延びる方向に延びかつ1対の主面を結ぶ方向に積層された複数のセラミック層とセラミック層間の複数の界面に沿って配置された複数の内部電極とを含み、複数の内部電極の各端部が1対の端面のいずれか一方に露出している、略直方体形状の部品本体と、複数の内部電極に電気的に接続されるように端面上に直接形成されためっき膜を含む、外部電極とを備える、積層セラミック電子部品にまず向けられるものであって、前述した技術的課題を解決するため、次のような構成を備えることを特徴としている。すなわち、部品本体の稜線部には、アール面取り部が形成されるが、このアール面取り部の曲率半径が0.01mm以下とされることを特徴とするとともに、外部電極のめっき膜は、端面からアール面取り部を越えて延び、その端縁を主面および/または側面上に位置させていることを特徴としている。好ましくは、内部電極の端面への露出端は、端面から突出して位置しているか、1μm以下の引っ込み長さをもって端面から引っ込んで位置している。この発明は、また、積層セラミック電子部品の製造方法にも向けられる。この発明に係る積層セラミック電子部品の製造方法では、互いに対向する1対の主面、互いに対向する1対の側面および互いに対向する1対の端面を有し、主面の延びる方向に延びかつ1対の主面を結ぶ方向に積層された複数のセラミック層とセラミック層間の複数の界面に沿って配置された複数の内部電極とを含み、複数の内部電極の各端部が1対の端面のいずれか一方に露出している、略直方体形状の部品本体がまず用意される。次いで、部品本体の表面を研磨する研磨工程が実施される。この研磨工程において、部品本体の稜線部にアール面取り部が形成されるが、アール面取り部の曲率半径は0.01mm以下となるように制御される。次いで、複数の内部電極に電気的に接続されるように、端面上に外部電極の少なくとも一部となるめっき膜を直接形成するめっき工程が実施される。このとき、めっき膜は、端面からアール面取り部を越えて延び、その端縁を主面および/または側面上に位置させるように、めっき条件が選ばれる。この発明に係る積層セラミック電子部品の製造方法において、上述の研磨工程の結果、部品本体は、内部電極の端面への露出端が、端面から突出して位置しているか、1μm以下の引っ込み長さをもって端面から引っ込んで位置している状態とされることが好ましい。また、研磨工程は、イオンミリング法を適用して実施されることが好ましい。この発明によれば、部品本体の稜線部にアール面取りが形成されても、外部電極の少なくとも一部となるめっき膜の端部の、部品本体に対する固着力が低下することを抑制することができる。したがって、めっき膜のシール性が高く維持され、よって、積層セラミック電子部品の耐湿性を高く維持することができる。これは、めっき膜が、端面からアール面取り部を越えて延び、その端縁を主面および/または側面上に位置させながら、部品本体の稜線部に形成されるアール面取り部の曲率半径が、0.01mm以下とされることによって、稜線部において、めっき膜と部品本体との間での締付け力、言い換えるとアンカー効果が高められるためであると推測される。この発明において、内部電極の露出端が、端面から突出して位置しているか、1μm以下の引っ込み長さをもって端面から引っ込んで位置している状態とされると、内部電極の露出端をめっきの析出核として十分に機能させ、それによって、めっき膜の被覆率を向上させ、かつ内部電極とめっき膜との間で十分な接合状態を得ることができる。研磨工程がイオンミリング法を適用して実施されると、上述したような内部電極の露出度合いを実現しながらも、部品本体の稜線部に形成されるアール面取り部の曲率半径を大きくしすぎることがなく、0.01mm以下と抑えることが容易である。図1に示すように、この発明の一実施形態による積層セラミック電子部品としての積層セラミックコンデンサ1は、部品本体2を備えている。部品本体2は、互いに対向する第1および第2の主面3および4、互いに対向する第1および第2の側面5および6、ならびに互いに対向する第1および第2の端面7および8を有する、略直方体形状をなしている。部品本体2は、図1によく示されているように、主面3および4の延びる方向に延びかつ1対の主面3および4を結ぶ方向に積層された複数のセラミック層9とセラミック層9間の複数の界面に沿って配置された各々複数の第1および第2の内部電極11および12とを含む。第1の内部電極11と第2の内部電極12とは、積層方向に見て交互に配置される。また、セラミック層9は、誘電体セラミックから構成される。第1の内部電極11は、図3Aによく示されているように、対向部13と対向部13から第1の端面7方向へ延びる引出し部14とを有し、引出し部14の端部には、第1の端面7に露出する露出端15が形成されている。第2の内部電極12は、図3Bに示すように、第1の内部電極11の対向部13にセラミック層9を介して対向する対向部16と対向部16から第2の端面8方向へ延びる引出し部17とを有し、引出し部17の端部には、第2の端面8に露出する露出端18が形成されている。内部電極11および12は、たとえば、ニッケルを主成分としている。部品本体2の第1の端面7上には、第1の内部電極11に電気的に接続されるように第1の外部電極21が形成され、第2の端面8上には、第2の内部電極12に電気的に接続されるように第2の外部電極22が形成される。これら第1および第2の外部電極21および22は、この実施形態では、端面7および8上に直接形成されるめっき膜から構成される。なお、めっき膜は、電解めっきまたは無電解めっきのいずれによって形成されてもよい。また、めっき膜は、複数のめっき層、たとえば、Cuめっき層、その上のNiめっき層およびその上のSnめっき層から構成されてもよい。以下に、積層セラミックコンデンサ1の製造方法を説明することによって、この発明の特徴となる構成を明らかにする。まず、上述したような構造を有する部品本体2を得た後、内部電極11および12の露出端15および18の露出度合いを十分なものとするため、部品本体2の表面が研磨処理される。露出端15について図示した図4を参照して説明すると、この研磨によって、点線で示すように、露出端15および18が、それぞれ、端面7および8から突出して位置するか、実線で示すように、端面7および8から引っ込んでいる場合であっても、引っ込み長さLが1μm以下となるようにされる。このような露出度合いに選ばれると、露出端15および18をめっきの析出核として十分に機能させることができる。上述の研磨処理は、同時に、部品本体2の稜線部にアール面取り部31を形成する。アール面取り部31は、図5に示すように、その曲率半径Rが0.01mm以下となるように制御される。曲率半径Rは、研磨処理の時間が長くなれば、それに応じて大きくなるため、0.01mm以下に抑えるためには、比較的短時間で研磨処理を終えられることが重要である。これに関して、研磨処理のためにサンドブラスト法やバレル研磨法を適用すると、前述したような十分な露出度合いを得るためには、比較的長い研磨処理時間が必要であるため、不所望にも曲率半径が大きくなりがちであり、適正な露出度合い条件と適正な曲率半径条件とを両立させることが困難である。そこで、十分な露出度合いを確保しながらも、曲率半径Rを0.01mm以下に抑えることが容易な研磨方法として、たとえば、イオンミリング法が有利に採用される。研磨処理のためにイオンミリング法を適用すると、適正な露出度合い条件と適正な曲率半径条件とを両立させることが容易である。なお、このような条件を満たし得る研磨方法は、イオンミリング法には限らない。次に、各々複数の第1および第2の内部電極11および12にそれぞれ電気的に接続されるように、端面7および8上に、第1および第2の外部電極21および22となるめっき膜を直接形成するめっき工程が実施される。めっき工程では、電解めっきおよび無電解めっきのいずれが適用されてもよいが、触媒などによる前処理が不要である点で、電解めっきを適用することが好ましい。めっき工程において、めっき液中の金属イオンは、部品本体2における内部電極11および12の各々の露出端15および18に析出し、この析出しためっき析出物、すなわちめっき膜は、まず端面7および8上で成長し、内部電極11および12のそれぞれの隣り合う露出端15および18を積層方向に架橋する状態となる。そして、めっき膜は、やがて、端面7および8の各々からアール面取り部31を越えて延び、その端縁を主面3および4ならびに側面5および6上に位置させるようになるまで成長する。上述したように、めっき成長が面方向に生じやすくするため、たとえば、めっき浴の温度を比較的高くしたり、下地となるセラミック材料をチタン酸バリウム系のものとしたりする対策が講じられることが好ましい。また、めっき膜は、たとえば銅を主成分とすることが好ましい。銅は、良好な導電性を示し、かつめっき処理時のつきまわり性が良好であるので、めっき処理の能率化を図れ、かつ外部電極21および22の、部品本体2に対する固着力を高めることができるからである。次に、洗浄が行なわれた後、熱処理される。熱処理温度としては、たとえば600°C以上、好ましくは800°C以上の温度が採用される。この熱処理によって、めっき膜の、部品本体2への固着力が高められる。次に、必要に応じて、上記めっき膜上に、少なくとも1層からなる上層めっき膜が形成される。下地のめっき膜が、上述のように、銅を主成分とする場合、上層めっき膜は、たとえば、ニッケルを主成分とするめっき層からなるはんだバリア層と、はんだぬれ性を付与するためにはんだバリア層上に形成される、錫または金を主成分とするめっき層からなるはんだぬれ性付与層とからなる2層構造とされる。上述の上層めっき膜の形成の後、洗浄が行なわれ、積層セラミックコンデンサ1が完成される。なお、図示した積層セラミックコンデンサ1は、2個の外部電極21および22を備える2端子型のものであるが、この発明は3端子以上の多端子型の積層セラミックコンデンサにも適用することができる。3端子以上の多端子型の積層セラミックコンデンサの場合には、外部電極となるめっき膜は、部品本体の端面からアール面取り部を越えて延び、その端縁を主面および側面のいずれか一方上にのみ位置させている設計となる可能性が高い。また、この発明は、積層セラミックコンデンサ以外の積層セラミック電子部品にも適用され得る。たとえば、インダクタ、サーミスタ、圧電部品などを構成する積層セラミック電子部品に対しても、この発明を適用できる。したがって、積層セラミック電子部品の機能に応じて、セラミック層は、誘電体セラミックの他、磁性体セラミック、半導体セラミック、圧電体セラミックなどから構成され得る。次に、この発明による効果を確認するために実施した実験例について説明する。この実験例では、以下のような工程に従って、試料となる積層セラミックコンデンサを作製した。1部品本体準備2部品本体研磨3電解銅めっきによる下地めっき膜形成4熱処理5電解ニッケルめっきによる上層第1めっき膜形成6電解錫めっきによる上層第2めっき膜形成上記1~6の各工程の詳細は以下のとおりである。1部品本体準備図1および図2に示すような構造を有する積層セラミックコンデンサ用部品本体を準備した。この部品本体は、長さ1.0mm、幅0.5mmおよび高さ0.5mmであって、セラミック層がチタン酸バリウム系誘電体セラミックからなり、内部電極がニッケルを主成分とし、隣り合う内部電極間のセラミック層の各厚みが1μmであり、内部電極の各厚みが1μmであり、内部電極が形成されない外層部の各厚みが50μmであった。2部品本体研磨次に、上記部品本体に対し、焼成後、表1の研磨方法の欄に示すように、サンドブラスト、バレル研磨またはイオンミリングのいずれかの方法で研磨処理を実施した。サンドブラスト法は、穴の開いたるつぼ状の容器に部品本体を投入し、この容器を回転させながら、その中に入っている部品本体全体に向けてSiCからなる研磨材を噴射することによって、部品本体の表面を削り、部品本体における内部電極の露出端を十分に露出させるように実施したもので、サンドブラスト条件は、エアー圧力:0.1MPa、時間:60分間とした。バレル研磨は、密閉された容器に、部品本体と研磨材と純水とを投入し、この容器を回転させながら、その中に入っている部品本体全体を研磨し、部品本体における内部電極の露出端を十分に露出させるように実施したもので、バレル研磨条件は、回転数:120rpm、時間:40分間とした。イオンミリング法は、加速電圧:6kV、ビーム入射角度:15°、ガス種:Ar、時間:15分間の条件で実施し、部品本体における内部電極の露出端を十分に露出させた。表1の曲率半径の欄には、研磨工程後の部品本体の稜線部に形成されたアール面取り部の曲率半径が示されている。また、表1の内部電極の引っ込み長さの欄には、研磨工程後の内部電極の露出端の、端面からの引っ込み長さが示されている。3電解銅めっきによる下地めっき膜形成次に、各試料につき、20mlの体積分の部品本体を、容積300mlの水平回転バレル中に投入し、それに加えて、直径0.4mmのメディアを70ml投入するとともに、攪拌玉として直径8.0mmのナイロン被覆鉄球を50cc投入し、バレルを回転数20rpmにて回転させながら、電解銅めっきを実施した。この電解銅めっきでは、まず、以下のCuストライク浴を用いながら、Cuストライクめっきを実施した。Cuストライク浴ピロリン酸銅三水和物:14g/LCu濃度:5g/Lピロリン酸カリウム:120g/Lシュウ酸カリウム:10g/LpH:87ポリリン酸/水酸化カリウム浴温:25°C。次いで、純水による洗浄を実施した後、以下のCu厚付け浴を用いながら、Cu厚付けめっきを実施した。Cu厚付けめっきは、前のCuストライクめっきとの合計で7μmの膜厚が得られるまで実施した。Cu厚付け浴上村工業社製ピロブライトプロセスpH:86浴温:55°C。次いで、純水による洗浄を実施した。4熱処理次に、窒素雰囲気中において、800°Cの温度で20分間キープする熱処理を実施した。5電解ニッケルめっきによる上層第1めっき膜形成次に、各試料につき、20mlの体積分の部品本体を、ドラムの容積が300mlで、直径が70mmの水平回転バレル中に投入し、それに加えて、直径0.45mmのSn-Ag-Cu製メディアを40ml投入するとともに、攪拌玉として直径8.0mmのナイロン被覆鉄球を50cc投入し、バレル回転数20rpmにて回転させながら、電解ニッケルめっきを実施した。この電解ニッケルめっきでは、以下のワット浴を用い、5μmの膜厚のニッケルめっき膜を得た。ワット浴硫酸ニッケル:300g/L塩化ニッケル:45g/Lホウ酸:40mg/LpH:4.0浴温:55°C。次いで、純水による洗浄を実施した。6電解錫めっきによる上層第2めっき膜形成次に、電解錫めっき浴として中性錫めっき浴を用いたことを除いて、上記電解ニッケルめっきと同じ装置および条件にて電解錫めっきを実施し、3μmの膜厚の錫めっき膜を得た。以上のようにして、銅めっき膜、ニッケルめっき膜および錫めっき膜からなる外部電極を部品本体の端面を含む端部上に形成した。次いで、純水による洗浄を実施した後、空気中にて、80°Cの温度で15分間乾燥した。以上のようにして得られた各試料に係る積層セラミックコンデンサについて、表1に示すように、シール性不良率および成膜性を評価した。シール性不良率は、全試料数500個中における耐湿負荷試験での不良試料数の比率を求めたもので、各試料に係る積層セラミックコンデンサを基板にはんだ実装した状態で、温度125°Cおよび相対湿度95の環境下で、積層セラミックコンデンサに電圧6.3Vを1000時間印加する耐湿負荷試験を実施した後、IR絶縁抵抗が1×107Ω未満となった試料を不良と判定した。成膜性は、各試料に係る積層セラミックコンデンサについて、部品本体の端面上に外部電極が適正に形成されているか否かを評価したもので、外部電極が適正に形成されているものを○で示し、そうでないものを×で示している。表1からわかるように、試料1~6では、内部電極の引っ込み長さが1μm以下となり、その結果、成膜性が○となった。試料1~6のうち、曲率半径が0.01mm以下である試料3、5および6では、いずれも、シール性不良率が0であり、良好なシール性を示した。他方、曲率半径が0.01mmを超える試料1、2および4では、いずれも、シール性不良率が0とはならなかった。これらのことから、試料3、5および6が優れていることがわかる。研磨方法に注目すると、これら試料3、5および6のように、内部電極の引っ込み長さが1μm以下としながら、曲率半径を0.01mm以下とするには、研磨方法として、イオンミリング法を採用することが好適であると言える。