"半導体基板上に形成された単一縦モード発振する半導体レーザと、前記半導体レーザの近傍に設けられ、前記半導体レーザの温度を制御する第1のヒータと、前記半導体基板上に形成され、前記半導体レーザから出力された光を増幅して出力する利得部と、前記利得部の近傍に設けられ、前記利得部の温度を制御する第2のヒータと、前記利得部から出力された光を二次高調波に変換して出力する第二高調波発生素子とを有することを特徴とする発光装置。請求項1記載の発光装置において、環境温度を測定する温度モニタと、前記温度モニタにより測定した前記環境温度及び前記利得部を駆動するための入力信号に基づいて前記第1のヒータを制御する制御装置とを更に有することを特徴とする発光装置。請求項2記載の発光装置において、前記制御装置は、前記半導体レーザの発振波長を前記環境温度における前記第二高調波発生素子の擬似位相整合波長に整合させるための第1の駆動信号と、前記利得部への前記入力信号による前記半導体レーザの温度増加を補償するための第2の駆動信号とに基づいて前記第1のヒータを制御することを特徴とする発光装置。請求項3記載の発光装置において、環境温度と、前記半導体レーザの発振波長を前記第二高調波発生素子の擬似位相整合波長に整合させるための前記第1のヒータの駆動信号との関係を記述する第1のルックアップテーブルと、前記利得部への前記入力信号と、前記利得部への前記入力信号による前記半導体レーザの温度増加を補償するための前記第1のヒータの駆動信号との関係を記述する第2のルックアップテーブルとを記憶する記憶装置を更に有し、前記制御装置は、前記第1のルックアップテーブルに基づいて前記第1の駆動信号を生成し、前記第2のルックアップテーブルに基づいて前記第2の駆動信号を生成することを特徴とする発光装置。請求項4記載の発光装置において、前記制御装置は、前記利得部の前記入力信号を時間平均化処理し、平均化された前記入力信号の値に基づいて前記第2の駆動信号を生成することを特徴とする発光装置。請求項4又は5記載の発光装置において、前記制御装置は、前記利得部の前記入力信号の変化と前記半導体レーザの温度変化との間の時差に相当する遅延時間を加えた前記第2の駆動信号を生成することを特徴とする発光装置。請求項2乃至6のいずれか1項に記載の発光装置において、前記制御装置は、前記温度モニタにより測定した前記環境温度に基づいて前記第2のヒータを制御することを特徴とする発光装置。請求項7記載の発光装置において、前記制御装置は、前記環境温度における前記第二高調波発生素子の擬似位相整合波長と、前記利得部の利得ピーク波長との間の離調幅を所定値以下にするための第3の駆動信号に基づいて前記第2のヒータを制御することを特徴とする発光装置。半導体基板上に形成された単一縦モード発振する半導体レーザと、前記半導体レーザの近傍に設けられ、前記半導体レーザの温度を制御する第1のヒータと、前記半導体基板上に形成され、前記半導体レーザから出力された光を増幅して出力する利得部と、前記利得部の近傍に設けられ、前記利得部の温度を制御する第2のヒータと、前記利得部から出力された光を二次高調波に変換して出力する第二高調波発生素子と、環境温度をモニタする温度モニタとを有する発光素子の制御方法であって、前記温度モニタにより環境温度を測定し、前記温度モニタにより測定した前記環境温度に基づいて、前記半導体レーザの発振波長を前記環境温度における前記第二高調波発生素子の擬似位相整合波長に整合させるための前記第1のヒータの第1の駆動信号を生成し、前記利得部を駆動するための入力信号に基づいて、前記利得部への前記入力信号による前記半導体レーザの温度増加を補償するための前記第1のヒータの第2の駆動信号を生成し、前記第1の駆動信号及び前記第2の駆動信号に基づいて前記第1のヒータを駆動し、前記半導体レーザの温度を制御することを特徴とする発光素子の制御方法。請求項9記載の発光素子の制御方法において、前記温度モニタにより測定した前記環境温度に基づいて、前記環境温度における前記第二高調波発生素子の擬似位相整合波長と、前記利得部の利得ピーク波長との間の離調幅を所定値以下にするための第3の駆動信号を生成し、前記第3の駆動信号によって前記第2のヒータを駆動し、前記利得部の温度を制御することを特徴とする発光素子の制御方法。しかしながら、SHG素子のQPMは非常に狭い波長スペクトルを有しているため、MOPA構造によっても半導体レーザとSOAとの間の熱的なクロストークによる波長ずれを完全に抑制することは難しかった。例えば、SOAの駆動信号により半導体レーザの発振波長がドリフトして色調変化してしまうという一種のパターン効果により、SHG素子出力で波形歪みが発生することがあった。また、MOPA構造の場合でも、TECを使用しない場合には、やはり環境温度変化による半導体レーザの発振波長とSHG素子のQPM波長との間のずれが生じる。これは、SHG素子のQPM波長の温度依存性と、DFBレーザやDBRレーザの発振波長を決める回折格子のブラッグ波長の温度依存性とが異なることが原因である。加えてMOPA構造の場合、半導体レーザの発振波長とSOAの利得スペクトルの温度依存性が大きく異なることも問題の一つに挙げられる。WPEの改善のためTECフリーでの動作を考える場合、出力特性の劣化が大きい高温条件に合わせて半導体レーザの発振波長と利得ピーク波長との間の離調幅を設計することが望ましいが、前述の半導体レーザの発振波長とSOAの利得ピーク波長の温度依存性が異なるため、低温側では逆に離調幅が大きくなりすぎてしまう。このため、低温側でファブリペロー発振してしまうことがあり、MOPA構造でもTECフリー化による低消費電力緑色レーザモジュールの実現には課題があった。本発明の目的は、半導体レーザと高調波発生素子とを用いて倍周波数のレーザ光を出力する発光装置に関し、出力特性の劣化を抑制しうる発光装置の構造及びその制御方法を提供することにある。実施形態の一観点によれば、半導体基板上に形成された単一縦モード発振する半導体レーザと、前記半導体レーザの近傍に設けられ、前記半導体レーザの温度を制御する第1のヒータと、前記半導体基板上に形成され、前記半導体レーザから出力された光を増幅して出力する利得部と、前記利得部の近傍に設けられ、前記利得部の温度を制御する第2のヒータと、前記利得部から出力された光を二次高調波に変換して出力する第二高調波発生素子とを有する発光装置が提供される。また、実施形態の他の観点によれば、半導体基板上に形成された単一縦モード発振する半導体レーザと、前記半導体レーザの近傍に設けられ、前記半導体レーザの温度を制御する第1のヒータと、前記半導体基板上に形成され、前記半導体レーザから出力された光を増幅して出力する利得部と、前記利得部の近傍に設けられ、前記利得部の温度を制御する第2のヒータと、前記利得部から出力された光を二次高調波に変換して出力する第二高調波発生素子と、環境温度をモニタする温度モニタとを有する発光素子の制御方法であって、前記温度モニタにより環境温度を測定し、前記温度モニタにより測定した前記環境温度に基づいて、前記半導体レーザの発振波長を前記環境温度における前記第二高調波発生素子の擬似位相整合波長に整合させるための前記第1のヒータの第1の駆動信号を生成し、前記利得部を駆動するための入力信号に基づいて、前記利得部への前記入力信号による前記半導体レーザの温度増加を補償するための前記第1のヒータの第2の駆動信号を生成し、前記第1の駆動信号及び前記第2の駆動信号に基づいて前記第1のヒータを駆動し、前記半導体レーザの温度を制御する発光素子の制御方法が提供される。開示の発光装置及びその制御方法によれば、環境温度が変化した場合にも、SHG素子のQPM波長、DFBレーザの発振波長、SOAの利得ピーク波長を好適な関係に保つことができ、出力特性の劣化を抑制することができる。また、SOAの強度変調に伴う熱的なクロストークによる出力波形の歪みを抑制することができる。[第1実施形態]第1実施形態による発光装置及びその制御方法について図1乃至図26を用いて説明する。図1は、本実施形態による発光装置の発光素子の構造を示す概略図である。図2は、本実施形態による発光装置の半導体光源部の構造を示す平面図である。図3及び図4は、本実施形態による発光装置の半導体光源部の構造を示す概略断面図である。図5は、本実施形態による発光装置の駆動ユニットの構造を示すブロック図である。図6は、DFBレーザの発振波長のドリフトによる波形歪みを示すタイミングチャートである。図7は、SHG素子のQPM波長、DFBレーザの発振波長、SOAの利得ピーク波長の温度依存性を示すグラフである。図8は、環境温度変化によるDFBレーザの発振波長とSOAの利得スペクトルの変化の一例を示すグラフである。図9は、本実施形態による発光装置の動作を示すタイミングチャートである。図10乃至図26は、本実施形態による発光装置の半導体光源部の製造方法を示す工程図である。はじめに、本実施形態による発光装置の構造について図1乃至図5を用いて説明する。本実施形態による発光装置は、発光素子100と、発光素子100を制御する制御ユニット200とを有している。発光素子100は、図1に示すように、マスタ光源となる半導体光源部110と、半導体光源部110の出力光から第二次高調波を発生させるSHG部120とを有している。半導体光源部110とSHG部120とは、レンズ130によって光学的に結合されている。半導体光源部110はケース140に設けられたヒートシンク142上にマウントされており、同一の半導体基板上に集積されたDFBレーザ112とSOA114とを有している。DFBレーザ112及びSOA114の近傍には、それぞれ、薄膜ヒータ116及び118が設けられている。SHG部120は、ケース140に設けられたヒートシンク144上にマウントされており、SHG素子122を有している。半導体光源部110の構造について、図2乃至図4を用いてより具体的に説明する。図3は図2のA-A′線断面図であり、図4は図2のB-B′線断面図である。n-GaAs基板10上には、n-GaAsバッファ層12、n-AlGaAsクラッド層14、活性層26、p-AlGaAsクラッド層28、p-GaAs回折格子層30、p-InGaP上部クラッド層34、及びp-GaAsコンタクト層36が順次形成されている。DFBレーザ部のp-GaAs回折格子層30には、回折格子32が形成されている。p-InGaP上部クラッド層34及びp-GaAsコンタクト層36は、リッジ状に加工されており、リッジ導波路構造42を形成している。リッジ導波路構造42の側面部には、保護膜44及び有機絶縁層46が形成されている。DFBレーザ部のp-GaAsコンタクト層36には、DFBレーザ制御用電極50が設けられている。DFBレーザ制御用電極50には、電極パッド50Pが接続されており、保護膜54に形成されたパッド開口部70によって露出されている。DFBレーザ制御用電極50上には、保護膜54を介してDFBレーザ制御用ヒータ66が形成されている。DFBレーザ制御用ヒータ66には、電極パッド66Pが接続されている。SOA部のp-GaAsコンタクト層36には、SOA制御用電極52が設けられている。SOA制御用電極52には、電極パッド52Pが接続されており、保護膜54に形成されたパッド開口部70によって露出されている。SOA制御用電極52上には、保護膜54を介してSOA制御用ヒータ68が形成されている。SOA制御用ヒータ68には、電極パッド68Pが接続されている。リッジ導波路構造42のDFBレーザ部側の劈開面には図示しない反射膜のコーティングが施されており、リッジ導波路構造42のSOA部側の劈開面には図示しない無反射膜のコーティングが施されている。DFBレーザ112及びSHG素子122は、高温例えば80°CにおけるDFBレーザ112の発振波長とSHG素子122のQPM波長とが整合するように、設計されている。また、SOA114は、高温例えば80°Cにおける利得ピーク波長がDFBレーザ112の発振波長よりも所定値例えば7nmだけ短波長側に位置するように、設計されている。高温とは、例えば、駆動時に想定される環境温度の最高値である。また、利得ピーク波長とDFBレーザ112の発振波長との間の離調幅は、出力特性を維持するため必要な所定値が適宜選択される。DFBレーザ112の電極パッド50P、薄膜ヒータ116DFBレーザ制御用ヒータ66の電極パッド66Pは、ワイヤにより外部接続端子150,152に、それぞれ接続されている。SOA114の電極パッド52P、薄膜ヒータ118SOA制御用ヒータ68の電極パッド68Pは、ワイヤにより外部接続端子154,156に、それぞれ接続されている。薄膜ヒータ116,118の他方の電極パッド66P,68Pは、図示しないワイヤにより基準電位例えば接地電位に接続されている。ケース140上には、ケース温度情報をモニタするためのサーミスタ146が設けられている。サーミスタ146は、ワイヤにより外部接続端子158に接続されている。発光素子100の外部接続端子150,152,154,156,158は、制御ユニット200に接続されている。制御ユニット200は、図5に示すように、信号処理を行うプロセッサ202を有している。また、環境温度に対するDFBレーザ制御用ヒータ116の駆動信号DC成分を格納するルックアップテーブルLUT1204を有している。また、SOAへの入力信号に対するDFBレーザ制御用ヒータ116の駆動信号RF成分を格納するルックアップテーブルLUT2206を有している。また、環境温度に対するSOA制御用ヒータ118の駆動信号を格納するルックアップテーブルLUT3208を有している。また、DFBレーザ制御用ヒータ116の駆動信号に遅延を加えるための情報を記憶するメモリメモリ1210を有している。また、DFBレーザ112の駆動条件等が格納されるメモリメモリ2212を有している。また、プロセッサ202から出力される信号に応じてDFBレーザ112、SOA114、DFB制御用ヒータ116、SOA制御用ヒータ118を駆動するドライバ214を有している。次に、本実施形態による発光装置の動作を説明する前に、MOPA構造の発光装置の課題について、図6乃至図8を用いて改めて説明する。前述のように、MOPA構造では、半導体レーザを定電流動作させ、SOAで強度変調強度調整を行うことで半導体レーザ部での発振波長変動を抑制し、SHG素子のQPM波長からのずれを抑制することができる。しかしながら、SHG素子のQPM波長は非常に狭い波長スペクトルを有しているため、MOPA構造でもDFBレーザとSOAとの間の熱的なクロストークによる波長ずれを完全に抑制することは難しい。例えば、SOAの駆動信号によりDFBレーザの発振波長がドリフトして色調変化してしまうという一種のパターン効果により、SHG素子出力で波形歪みが発生することがあった。例えば図6に示すように、SOAに駆動信号が入力されると、SOA駆動による温度上昇により、DFBレーザ部の温度が時差図中、遅延時間を伴って上昇する。DFBレーザ部の温度が上昇すると、導波路内の屈折率が変化して発振波長が長波長側にシフトする。これにより、遅延時間後のSHG出力が低下し、SHG素子出力で波形歪みが発生する。このように、ある時間遅れを伴った熱干渉により、波形歪みが発生する。また、MOPA構造の場合でも、TECを使用しない場合には、やはり環境温度変化によるDFBレーザの発振波長とSHG素子のQPM波長との間のずれが生じる。これは、SHG素子のQPM波長の温度依存性と、DFBレーザの発振波長を決める回折格子のブラッグ波長の温度依存性とが異なることが原因である。加えてMOPA構造の場合、DFBレーザの発振波長とSOAの利得スペクトルの温度依存性が大きく異なることも挙げられる。例えば図7に示すように、DFBレーザ112の温度依存性は0.10nm/deg程度である。これに対して、SHG素子122のQPM波長の温度依存性は0.08nm/deg程度である。また、SOA114の利得ピーク波長の温度依存性は0.40nm/deg程度である。WPEの改善のためTECフリーでの動作を考える場合、出力特性の劣化が大きい高温条件に合わせて半導体レーザの発振波長とSOAの利得ピーク波長との間の離調幅を設計することが望ましい。しかしながら、前述のようにDFBレーザの発振波長とSOAの利得ピーク波長とでは温度依存性が異なるため、低温側では逆に離調幅が大きくなりすぎてしまう図8参照。このため、低温側でファブリペロー発振FP発振してしまうことがあり、MOPA構造でもTECフリー化による低消費電力緑色レーザモジュールの実現には課題がある。次に、本実施形態による発光装置の動作について図1、図2及び図5を用いて説明する。制御ユニット200のプロセッサ202には、ビデオ信号と、サーミスタ146により測定されたケース140の温度情報が入力される。ビデオ信号は、発光装置の駆動信号であり、表示のオン/オフや発光強度の情報等が含まれる。ケース140の温度情報は、半導体光源部110をフィードバック制御する際に用いる環境温度として利用される。ケース140の温度情報は、特に限定されるものではないが、例えば100msec毎に取得し更新するものとする。これは、後述するSOA駆動信号を時間平均化処理した信号に比べれば遙かに低速であり、ヒータ駆動信号のDC成分と言える。温度情報の分解能は、SHG素子122のQPM波長スペクトルを考慮して決定することが望ましく、特に限定されるものではないが、例えば0.1degとする。プロセッサ202は、入力されたケース140の温度情報を元にして、ルックアップテーブルLUT1204を参照し、DFBレーザ制御用ヒータ116の駆動信号のDC成分を取得する。ここで、ルックアップテーブルLUT1204には、各ケース温度に対して、DFBレーザ112の発振波長をSHG素子122のQPM波長に整合させるのに必要な、DFBレーザ制御用ヒータ116の駆動信号の値DFBレーザ制御用ヒータ116に投入する電力の情報が格納されている。前述のように、SHG素子122のQPM波長の温度依存性は0.08nm/deg程度、対してDFBレーザ112の温度依存性は0.10nm/deg程度である。DFBレーザ112に装荷されたDFB制御用ヒータ116は温度を上昇させる方向にしか機能しないため、高温側でDFBレーザ112の発振波長とSHG素子のQPM波長とが整合するように、DFBレーザ112の発振波長を予め設定しておく。すなわち、低温側ではDFBレーザ制御用ヒータ116を駆動してDFBレーザの発振波長を長波長側にシフトさせ、SHG素子122のQPM波長と整合させる。例えば、SHG素子122のQPM波長が25°Cで1061.0nm、80°Cで1065.4nm、DFBレーザ112の発振波長が25°Cで1059.9nm、80°Cで1065.4nmとなるように、設定しておく。例えばケース温度が25°Cの場合、DFBレーザ112の発振波長を1059.9nmから1061.0nmに長波化してSHG素子122のQPM波長に整合させるように、DFBレーザ制御用ヒータ116を駆動することになる。ルックアップテーブルLUT1204には、このときに必要なDFBレーザ制御用ヒータ116の駆動信号の値DFBレーザ制御用ヒータ116に投入する電力の情報が格納されている。ルックアップテーブルLUT1204を参照して得られるこのDFBレーザ制御用ヒータ116の駆動信号の値は、DFBレーザ制御用ヒータ116を駆動する際の駆動信号のDC成分の値となる。同時にプロセッサ202は、入力されたビデオ信号を元に時間平均化処理を行い、平均化処理で得られた値を元にルックアップテーブルLUT2206を参照し、DFBレーザ制御用ヒータ116の駆動信号を取得する。前述の通り、DFBレーザ112の発振波長は、SOA114に入力される強度変調信号により発生する熱によって擾乱を受けて波形歪みを引き起こす図3参照。ルックアップテーブルLUT2206には、この熱干渉をキャンセルするようなDFBレーザ制御用ヒータ116の駆動信号情報が格納されている。すなわち、ルックアップテーブルLUT2206には、SOA114への入力信号に対して、SOA114への入力信号によるDFBレーザ112の温度増加を補償するのに必要な、DFBレーザ制御用ヒータ116の駆動信号の値が格納されている。ルックアップテーブルLUT2206の参照には、SOA強度変調信号つまりビデオ信号を時間平均化したデータを用いることが望ましい。プロセッサ202に入力されたビデオ信号はプロセッサ202及びドライバ214を経由してSOA114へ送られるが、同時にプロセッサ202で時間平均化処理が行われる。SOA駆動信号の平均化処理時間の最適な平均化時間幅は、素子構造やモジュール部材、実装形態により変化するが、例えば100msec程度とすることができる。プロセッサ202は、時間平均化処理で得られたデータを用いてルックアップテーブルLUT2206を参照し、ビデオ信号に依存したDFBレーザ制御用ヒータ116の駆動信号を取得する。この信号は、100MHz程度の周波数のビデオ信号と同じ周波数信号であるため、ルックアップテーブルLUT1204から取得されたDFBレーザ制御用ヒータ116の駆動信号より遙かに高周波である。ルックアップテーブルLUT2206を参照して得られるこのDFBレーザ制御用ヒータ116の駆動信号の値は、DFBレーザ制御用ヒータ116を駆動する際の駆動信号のRF成分の値となる。強度変調によりSOA114で発生した熱は、DFBレーザ112に伝導するまである時間遅れを伴う。このため、DFBレーザ制御用ヒータ116の駆動信号のRF成分は、SOA114からDFBレーザ112までの熱伝導に要する時間分だけ入力を遅延させることが望ましい。そこで、このように取得したDFBレーザ制御用ヒータ116の駆動信号のRF成分は、一度メモリ210に格納され、所定の遅延時間後にメモリ210から読み出され、DFBレーザ制御用ヒータ116の駆動に用いられる。SOA114とDFBレーザ112との間の熱干渉の遅延時間は、素子構造やモジュール部材、実装形態により変化するが、例えば5msec程度である。このようにして、プロセッサ202は、ルックアップテーブルLUT1204から取得したDFBレーザ制御用ヒータ116の駆動信号のDC成分と、ルックアップテーブルLUT2206から取得したDFBレーザ制御用ヒータ116の駆動信号のRF成分とを得る。そして、プロセッサ202は、DFBレーザ制御用ヒータ116の駆動信号のDC成分とRF成分とを重畳し、DFBレーザ制御用ヒータ116の駆動信号を生成する。同時にプロセッサ202は、入力されたケース140の温度情報を元にして、ルックアップテーブルLUT3208を参照し、SOA制御用ヒータ118の駆動信号を取得する。ここで、ルックアップテーブルLUT3208には、各ケース温度に対して、SHG素子122のQPM波長とSOA114の利得ピーク波長との間の離調幅を所定値以下にするために必要な、SOA制御用ヒータ118の駆動信号の値SOA制御用ヒータ118に投入する電力の情報が格納されている。離調幅の所定値とは、SOA114のFP発振を抑制するためのSHG素子122のQPM波長とSOA114の利得ピーク波長との間の離調幅である。前述のように、DFBレーザ112の発振波長は、SHG素子122のQPM波長と整合するように制御される。このため、SOA114の利得ピーク波長とDFBレーザ112の発振波長との間の離調幅についても、波長調整されたDFBレーザ112の発振波長に基づいて考える。この波長調整されたDFBレーザ112の発振波長とは、すなわちSHG素子122のQPM波長のことを指す。SOA114の離調調整において考慮すべき点は、高温側で出力特性を維持することと、低温側でFP発振しないように離調幅が大きくなりすぎるのを抑制することである。SOA114に装荷されたSOA制御用ヒータ118も温度を上昇させる方向にしか機能しないため、高温側で出力特性が有利となるように離調幅を設定し、低温側ではSOA制御用ヒータ118を駆動しSOA利得ピーク波長を長波長側にシフトさせてFP発振を抑制する。高温側での離調については、本発明者の検討により、80°CでDFBレーザの発振波長に対して-7nmの離調となるようSOA利得ピーク波長を設定することにより、出力特性の低下を抑制できることが確認された。そこで、高温側におけるSOA114の利得ピーク波長の離調がDFBレーザの発振波長に対して例えば-7nmとなるように、SOA114の利得ピーク波長を予め設定しておく。80°CにおけるSHG素子122のQPM波長及びDFBレーザ112の発振波長を前述のように1065.4nmに設定した場合、-7nmの離調では80°CにおけるSOA114の利得ピーク波長は1058.4nmとなる。この場合、SOA114の利得ピーク波長の温度依存性は前述のように0.40nm/deg程度であるので、SOA114の利得ピーク波長は、25°Cで1036.4nm、0°Cで1026.4nmとなる。0°CでのSOA114の利得ピーク波長とSHG素子のQPM波長及び波長調整されたDFBレーザ112の発振波長との離調は、-32.6nmとなる。FP発振のクライテリアとなる離調は、素子の利得特性、損失特性、素子両端面の反射率等様々なパラメータにより変化するが、本発明者の検討では離調が概ね-30nm程度となるとFP発振のリスクが増大することが確認されている。FP発振の可能性は素子の作成ばらつきにも左右されるため、ここでは余裕を持ちFP発振のクライテリアを-28nmとする。このとき、低温側でFP発振しないようSOA制御用ヒータ118を駆動してSOA114の利得ピーク波長を長波長側にシフトさせ、離調幅が28nm以上にならないように調整する。上述の例では、環境温度が15°C以下の範囲ではSOA114のヒータを調整することで離調幅が28nm以上にならないように抑制する。ルックアップテーブルLUT3208には、このときに必要なSOA制御用ヒータ118に投入する電力の情報が格納されている。ルックアップテーブルLUT3208を参照して得られるこのSOA制御用ヒータ118の駆動信号の値は、SOA制御用ヒータ118を駆動する際の駆動信号の値となる。プロセッサ202は、このように生成したDFBレーザ制御用ヒータ116の駆動信号及びSOA制御用ヒータ118の駆動信号をドライバ214に送信する。また、プロセッサ202は、DFBレーザ112の駆動条件を制御ユニット内のメモリ212から取得し、ドライバ214へ送信する。また、外部から入力されたビデオ信号をドライバ214へと送信し、SOA駆動信号を生成する。ドライバ214は、プロセッサから入力された各種駆動信号に基づき発光素子100を制御し、ビデオ信号に応じた光を発生する。以上のような制御を行うことで、環境温度、すなわちケース温度が変化しても、SHG素子122のQPM波長とDFBレーザ112の発振波長、SOA114の利得ピーク波長が好適な関係に保たれ、出力特性劣化を抑制することができる。また、SOA114の強度変調に伴う熱的なクロストークによる波形歪みを抑制することができる。図9は、SOA114の駆動信号に対応するDFBレーザ制御用ヒータ116の駆動信号を印加した場合の、SOA114の駆動信号、DFBレーザ112の温度変化、DFBレーザ112の発振波長、DFBレーザ制御用ヒータ116の駆動信号のタイミングチャートの概略図である。図9に示すように、SOA114からDFBレーザ112への熱伝導時間を考慮した遅延時間をおいてSOA114の駆動信号に対応するDFBレーザ制御用ヒータ116の駆動信号を印加することにより、DFBレーザ112部の温度を一定に保つことができる。これにより、DFBレーザ112の発振波長を一定に保つことができ、SHG出力の波形歪みを抑制することができる。また、本実施形態による発光装置では、DFBレーザ112及びSOA114の温度制御は薄膜ヒータにより行うため、TECを用いて温度制御を行う場合と比較して、消費電力を低減することができ、電力変換効率を改善することができる。また、半導体光源部110とSHG素子122とは別のヒートシンク142,144上に形成されており、DFBレーザ112及びSOA114の加熱によるSHG素子122への影響を抑制することができる。次に、本実施形態による発光素子100の製造方法について図10乃至図26を用いて説明する。なお、図10乃至図12は図2のA-A′線に沿った工程断面図であり、図13,14,16~18,20~24は図2のB-B′線に沿った工程断面図であり、図15,19,25,26は製造途中の表面状態を示す平面図である。まず、例えばn-GaAs基板10上に、例えば有機金属気相成長MetalOrganicChemicalVaporDeposition:MOCVD法により、例えば膜厚300nmのn-GaAsをエピタキシャル成長し、n-GaAsバッファ層12を形成する。次いで、n-GaAsバッファ層12上に、例えばMOCVD法により、例えば膜厚2000nmのn-AlGaAsをエピタキシャル成長し、n-AlGaAsクラッド層14を形成する。次いで、n-AlGaAsクラッド層14上に、例えばMOCVD法により、例えば、膜厚40nmのi-GaAs、膜厚7nmのi-InGaAs、膜厚20nmのi-GaAs、膜厚7nmのi-InGaAs、膜厚40nmのi-GaAsを、順次エピタキシャル成長する。これにより、n-AlGaAsクラッド層14上に、i-GaAsバリア層20を介して積層された2層のi-InGaAs井戸層18,22がi-GaAsSCH層16,24により挟持された活性層26を形成する。ここでは、i-GaAsバリア層20を介して積層された2層のi-InGaAs井戸層18,22を有するMQW層22を形成するが、井戸層の層数は2層に限定されるものではない。次いで、活性層26上に、例えばMOCVD法により、例えば膜厚150nmのp-AlGaAsをエピタキシャル成長し、p-AlGaAsクラッド層28を形成する。次いで、p-AlGaAsクラッド層28上に、例えばMOCVD法によりp-GaAsをエピタキシャル成長し、p-GaAs回折格子層30を形成する図10。次いで、p-GaAs回折格子層30の表面に、回折格子パターン32を形成する図11。例えば、まず、p-GaAs回折格子層30上に、レジストを塗布する。次いで、電子ビーム露光や干渉露光により、レジストに回折格子パターンを露光する。次いで、レジストを現像し、回折格子パターンをレジストに転写する。次いで、現像したレジストをマスクとしてp-GaAs回折格子層30の表面部を例えば25nm程度エッチングし、回折格子パターン32を形成する。p-GaAs回折格子層30のエッチングには、例えば、アンモニア水、過酸化水素水、及び水の混合溶液を用いることができる。回折格子パターン32は、DFBレーザ部のみに形成し、SOA部には形成しない。回折格子パターン32の周期を155.6nmとすれば、波長1060nm付近のブラッグ波長が得られる。次いで、p-GaAs回折格子層30上に、例えばMOCVD法により、回折格子パターン32を埋め込むように、例えば膜厚1000nmのp-InGaPをエピタキシャル成長し、p-InGaP上部クラッド層34を形成する。次いで、p-InGaP上部クラッド層34上に、例えばMOCVD法により、例えば膜厚300nmのp-GaAsをエピタキシャル成長し、p-GaAsコンタクト層36を形成する図12。次いで、p-GaAsコンタクト層36上に、例えばCVD法によりシリコン酸化膜38を形成する。次いで、フォトリソグラフィにより、シリコン酸化膜38上に、DFBレーザ及びSOAの導波路パターンを有するフォトレジスト膜40を形成する図13。次いで、フォトレジスト膜40をマスクとして、例えば緩衝弗酸水溶液を用いたウェットエッチングによりシリコン酸化膜38をエッチングし、導波路パターンをシリコン酸化膜38に転写する。次いで、フォトレジスト膜40を除去する。次いで、パターニングしたシリコン酸化膜38をマスクとして、ウェットエッチングにより、p-GaAsコンタクト層36及びp-InGaP上部クラッド層34をパターニングし、DFBレーザ部及びSOA部に、リッジ導波路型構造42を形成する図14、図15。リッジ幅を例えば2.0μm程度とすることにより、横高次モードの励振を抑えることができ、横基本モードだけが導波モードとなる。p-GaAsコンタクト層36は、例えば、アンモニア水、過酸化水素水及び水の混合溶液によりエッチングすることができる。また、p-InGaP上部クラッド層34は、例えば、塩酸及び酢酸の混合溶液によりエッチングすることができる。p-GaAs回折格子層30は塩酸及び酢酸のエッチャントによりエッチングされないため、p-GaAs回折格子層30上でエッチングが停止する。このようにしてリッジ導波路構造42を形成した後、p-GaAsコンタクト層36上に残存しているシリコン酸化膜38を、例えば緩衝弗酸水溶液を用いたウェットエッチングにより、除去する。次いで、リッジ導波路構造42の全体を覆うように、例えばCVD法によりシリコン酸化膜を堆積し、シリコン酸化膜の保護膜44を形成する。次いで、保護膜44上に、例えばスピンコート法により、有機絶縁材料、例えばBCBBenzocyclobutene:ベンゾシクロブテンを塗布してリッジ導波路構造を埋め込み、熱処理を行って硬化させることにより、有機絶縁層46を形成する図16。次いで、有機絶縁層46の全体を反応性イオンエッチングReactiveIonEtching:RIE等によりエッチングし、リッジ導波路構造42の頂部を覆う保護膜44を露出させる図17。次いで、フォトリソグラフィにより、DFBレーザ駆動用電極50及びその電極パッド50P、並びにSOA駆動用電極52及びその電極パッド52Pのパターンを有するフォトレジスト膜図示せずを形成する。次いで、このフォトレジスト膜をマスクとして、露出した部分の保護膜44を、例えば緩衝弗酸水溶液を用いたウェットエッチングにより除去し、リッジ導波路構造42の頂部のp-GaAsコンタクト層36を露出させる。次いで、フォトレジスト膜を除去する。次いで、全面に、例えば電子ビーム蒸着法により、Ti/Pt/Au膜48を形成する。次いで、レジスト上のTi/Pt/Au膜48をレジストとともに除去し、Ti/Pt/Au膜48をp-GaAsコンタクト層36上に選択的に残存させる図18。次いで、熱処理を施すことにより、Ti/Pt/Au膜48により、DFBレーザ駆動用電極50及び電極パッド50P、SOA駆動用電極52及び電極パッド52Pを形成する図19。次いで、全面に、例えばCVD法によりシリコン酸化膜を堆積し、シリコン酸化膜の保護膜54を形成する図20。保護膜54は、DFBレーザ駆動用電極50及びSOA駆動用電極52と、DFBレーザ制御用ヒータ66及びSOA制御用ヒータ68との間を絶縁するためのものである。次いで、保護膜54上に、例えば電子ビーム蒸着法により、Ti/Pt/Au膜56を形成する。次いで、フォトリソグラフィにより、Ti/Pt/Au膜56に、DFBレーザ制御用ヒータ66及びその電極パッド66P、並びにSOA制御用ヒータ68及びその電極パッド68Pのパターンの開口部60を有するフォトレジスト膜58を形成する図21。次いで、Ti/Pt/Au膜50を電極として、フォトレジスト膜58の開口部60内に、Auメッキ膜62を形成する図22。次いで、フォトレジスト膜58を除去する。次いで、Auメッキ膜62をマスクとして、全面をドライエッチングし、Auメッキ膜62が形成されていない領域の余分なTi/Pt/Au膜56を除去する図23。次いで、フォトリソグラフィにより、Ti/Pt構造の薄膜ヒータとする部分に開口部を有するフォトレジスト膜を形成する。開口部には、保護膜54上に形成されたTi/Pt/Au膜56とAuメッキ膜62の積層構造が露出される。なお、DFBレーザ制御用ヒータ66の電極パッド66P及び電極パッド66とヒータ66とを接続するリード線の部分、SOA制御用ヒータ68の電極パッド68P及び電極パッド68Pとヒータ68とを接続するリード線の部分は、フォトレジスト膜で覆っておく。次いで、このフォトレジスト膜をマスクとして、例えばシアン化物系溶液を用いたウェットエッチングを行い、開口部内のAuメッキ膜56と、Ti/Pt/Au膜56のAu膜とをエッチングし、リッジ導波路構造42の上部にTi/Pt膜64を形成する図24。これにより、Ti/Pt膜64により形成されたDFB制御用ヒータ66及びTi/Pt/Au膜56及びAuメッキ膜62により形成された電極パッド66Pを形成する。また、Ti/Pt膜64により形成されたSOA制御用ヒータ68及びTi/Pt/Au膜56及びAuメッキ膜62により形成された電極パッド68Pを形成する図25。次いで、フォトリソグラフィにより、DFBレーザの電極パッド50P部分及びSOAの電極パッド52P部分に開口部を有するフォトレジスト膜を形成する。次いで、このフォトレジストをマスクとして、開口部内の保護膜54を、例えば緩衝弗酸水溶液を用いたウェットエッチングにより除去し、保護膜54にパッド開口部70を形成する図26。次いで、n-GaAs基板10の裏面側から、素子の厚さが約150μmとなるように研磨した後、AuGe-Auの下部電極図示せずを形成し、更にAuメッキを施す。次いで、基板を劈開して素子を適切な長さにし、DFBレーザ側の端面には例えば反射率が95の反射膜HR膜のコーティングを施し、SOA側の端面には例えば反射率1の無反射膜AR膜のコーティングを施す。なお、AR膜側が出力側となる。こうして、DFBレーザとSOAとが同一基板上に集積され、薄膜ヒータがDFBレーザとSOAとに装荷された半導体光源部110を形成する。SHG素子122の構造及び製造方法は、通常のSHG素子と同じであるため、ここでは説明を省略する。このように、本実施形態によれば、環境温度が変化した場合にもSHG素子のQPM波長、DFBレーザの発振波長、SOAの利得ピーク波長を好適な関係に保つことができ、出力特性の劣化を抑制することができる。また、SOAの強度変調に伴う熱的なクロストークによる出力波形の歪みを抑制することができる。[第2実施形態]第2実施形態による発光装置及びその制御方法について図27を用いて説明する。図1乃至図26に示す第1実施形態による発光装置及びその制御方法と同様の構成要素には同一の符号を付し説明を省略し或いは簡潔にする。図27は、本実施形態による発光装置の発光素子の構造を示す概略図である。本実施形態による発光装置は、図27に示すように、DFBレーザ112とSOA114との間に、スペーサ領域124を設けたものである。DFBレーザ112とSOA114との間にスペーサ領域124を設けることにより、DFBレーザ112とSOA114との間の電気的熱的なクロストークを緩衝することができる。スペーサ領域124では、リッジ導波路構造42のp-GaAsコンタクト層36を除去するようにしてもよい。これにより、DFBレーザ112とSOA114との間の電気的なクロストークを更に抑制することができる。本実施形態による発光装置の制御方法は、第1実施形態による発光装置の場合と同様である。このように、本実施形態によれば、環境温度が変化した場合にもSHG素子のQPM波長、DFBレーザの発振波長、SOAの利得ピーク波長を好適な関係に保つことができ、出力特性の劣化を抑制することができる。また、SOAの強度変調に伴う熱的なクロストークによる出力波形の歪みを抑制することができる。[第3実施形態]第3実施形態による発光装置及びその制御方法について図28を用いて説明する。図1乃至図27に示す第1及び第2実施形態による発光装置及びその制御方法と同様の構成要素には同一の符号を付し説明を省略し或いは簡潔にする。図28は、本実施形態による発光装置の発光素子の構造を示す概略図である。本実施形態による発光装置は、図28に示すように、SOA114の出射端面を劈開面に対して斜めに配置したものである。SOA114の出射端面を劈開面に対して斜めに配置することにより、SOA114の先端部における反射率を低減することができる。このとき、半導体光源部110は、図28に示すように、SHG素子122に対して斜めに実装する。本実施形態による発光装置の制御方法は、第1実施形態による発光装置の場合と同様である。このように、本実施形態によれば、環境温度が変化した場合にもSHG素子のQPM波長、DFBレーザの発振波長、SOAの利得ピーク波長を好適な関係に保つことができ、出力特性の劣化を抑制することができる。また、SOAの強度変調に伴う熱的なクロストークによる出力波形の歪みを抑制することができる。[変形実施形態]上記実施形態に限らず種々の変形が可能である。例えば、上記実施形態では、ルックアップテーブル204,208に基づくDFBレーザの温度制御とルックアップテーブル206に基づくSOAの温度制御を行ったが、DFBレーザの制御のみを行うようにしてもよい。また、上記実施形態に記載した発光装置の構造、構成材料、製造条件等は、一例を示したものにすぎず、当業者の技術常識等に応じて適宜修正や変更が可能である。例えば、上記実施形態では基板10としてn-GaAs基板を用いたが、p-GaAs基板でもよい。また、基板材料はGaAsに限定されるものではなく、例えばInP等でもよい。また、各層の組成は上記実施形態に記載のものに限定されるものではなく、結晶成長が可能な範囲で他の材料を用いるようにしてもよい。また、上記実施形態では活性層26上に回折格子32を設けたが、活性層26の下に回折格子32を設けるようにしてもよい。また、上記実施形態では、半導体レーザとしてDFBレーザを例にして説明したが、単一縦モード発振するレーザであれば、DFBレーザに限定されるものではない。例えば、DFBレーザに代えてDBRレーザを適用することができる。また、上記実施形態では、DFBレーザ制御用ヒータ及びSOA制御用ヒータを、それぞれリッジ導波路構造上に配置したが、DFBレーザ制御用ヒータ及びSOA制御用ヒータを個別に加熱できる配置であれば、必ずしもこの配置に限定されるものではない。また、上記実施形態では、1060nm帯のマスタ光源とSHG素子を用いて530nm帯のレーザ光出力を得るモジュールについて説明したが、他の波長帯においても同様の技術制御が適用可能である。また、図5に示す制御ユニット200の各ルックアップテーブルは、一つのメモリに格納されていても構わない。また、メモリ210,212についても同じメモリ内に格納してもよい。また、制御ユニット200の回路構成は、図2に記載の構成に限定されるものではない。また、上記実施形態に記載の制御方法は、要点について述べたものであり、実際の制御にあたっては必要に応じて変更を施されるべきものであり、上記記述に限定されるものではない。以上の実施形態に関し、更に以下の付記を開示する。付記1半導体基板上に形成された単一縦モード発振する半導体レーザと、前記半導体レーザの近傍に設けられ、前記半導体レーザの温度を制御する第1のヒータと、前記半導体基板上に形成され、前記半導体レーザから出力された光を増幅して出力する利得部と、前記利得部の近傍に設けられ、前記利得部の温度を制御する第2のヒータと、前記利得部から出力された光を二次高調波に変換して出力する第二高調波発生素子とを有することを特徴とする発光装置。付記2付記1記載の発光装置において、環境温度を測定する温度モニタと、前記温度モニタにより測定した前記環境温度及び前記利得部を駆動するための入力信号に基づいて前記第1のヒータを制御する制御装置とを更に有することを特徴とする発光装置。付記3付記2記載の発光装置において、前記制御装置は、前記半導体レーザの発振波長を前記環境温度における前記第二高調波発生素子の擬似位相整合波長に整合させるための第1の駆動信号と、前記利得部への前記入力信号による前記半導体レーザの温度増加を補償するための第2の駆動信号とに基づいて前記第1のヒータを制御することを特徴とする発光装置。付記4付記3記載の発光装置において、環境温度と、前記半導体レーザの発振波長を前記第二高調波発生素子の擬似位相整合波長に整合させるための前記第1のヒータの駆動信号との関係を記述する第1のルックアップテーブルと、前記利得部への前記入力信号と、前記利得部への前記入力信号による前記半導体レーザの温度増加を補償するための前記第1のヒータの駆動信号との関係を記述する第2のルックアップテーブルとを記憶する記憶装置を更に有し、前記制御装置は、前記第1のルックアップテーブルに基づいて前記第1の駆動信号を生成し、前記第2のルックアップテーブルに基づいて前記第2の駆動信号を生成することを特徴とする発光装置。付記5付記4記載の発光装置において、前記制御装置は、前記利得部の前記入力信号を時間平均化処理し、平均化された前記入力信号の値に基づいて前記第2の駆動信号を生成することを特徴とする発光装置。付記6付記4又は5記載の発光装置において、前記制御装置は、前記利得部の前記入力信号の変化と前記半導体レーザの温度変化との間の時差に相当する遅延時間を加えた前記第2の駆動信号を生成することを特徴とする発光装置。付記7付記2乃至6のいずれか1項に記載の発光装置において、前記制御装置は、前記温度モニタにより測定した前記環境温度に基づいて前記第2のヒータを制御することを特徴とする発光装置。付記8付記7記載の発光装置において、前記制御装置は、前記環境温度における前記第二高調波発生素子の擬似位相整合波長と、前記利得部の利得ピーク波長との間の離調幅を所定値以下にするための第3の駆動信号に基づいて前記第2のヒータを制御することを特徴とする発光装置。付記9付記7記載の発光装置において、環境温度と、前記第二高調波発生素子の擬似位相整合波長と前記利得部の利得ピーク波長との間の離調幅を所定値以下にするための前記第2のヒータの駆動信号との関係を記述する第3のルックアップテーブルを記憶する記憶装置を更に有し、前記制御装置は、前記第3のルックアップテーブルに基づいて前記第3の駆動信号を生成することを特徴とする発光装置。付記10付記1乃至9のいずれか1項に記載の発光装置において、前記半導体レーザ及び前記第二高調波発生素子は、駆動時に想定される環境温度の最高値において前記半導体レーザの発振波長と前記第二高調波発生素子の擬似位相整合波長とが整合するように、設計されていることを特徴とする発光装置。付記11付記1乃至10のいずれか1項に記載の発光装置において、前記利得部は、駆動時に想定される環境温度の最高値における利得ピーク波長と前記半導体レーザの発振波長との離調幅が所定値になるように、設計されていることを特徴とする発光装置。付記12付記1乃至11のいずれか1項に記載の発光装置において、前記半導体基板は、第1のヒートシンク上に形成されており、前記第二高調波発生素子は、前記第1のヒートシンクとは別の第2のヒートシンク上に形成されていることを特徴とする発光装置。付記13付記1乃至12のいずれか1項に記載の発光装置において、前記半導体レーザと前記利得部との間にスペーサ領域が設けられていることを特徴とする発光装置。付記14付記1乃至13のいずれか1項に記載の発光装置において、前記半導体レーザ及び前記利得部は、前記第二高調波発生素子に対して傾いて配置されていることを特徴とする発光装置。付記15半導体基板上に形成された単一縦モード発振する半導体レーザと、前記半導体レーザの近傍に設けられ、前記半導体レーザの温度を制御する第1のヒータと、前記半導体基板上に形成され、前記半導体レーザから出力された光を増幅して出力する利得部と、前記利得部の近傍に設けられ、前記利得部の温度を制御する第2のヒータと、前記利得部から出力された光を二次高調波に変換して出力する第二高調波発生素子と、環境温度をモニタする温度モニタとを有する発光素子の制御方法であって、前記温度モニタにより環境温度を測定し、前記温度モニタにより測定した前記環境温度に基づいて、前記半導体レーザの発振波長を前記環境温度における前記第二高調波発生素子の擬似位相整合波長に整合させるための前記第1のヒータの第1の駆動信号を生成し、前記利得部を駆動するための入力信号に基づいて、前記利得部への前記入力信号による前記半導体レーザの温度増加を補償するための前記第1のヒータの第2の駆動信号を生成し、前記第1の駆動信号及び前記第2の駆動信号に基づいて前記第1のヒータを駆動し、前記半導体レーザの温度を制御することを特徴とする発光素子の制御方法。付記16付記15記載の発光素子の制御方法において、前記温度モニタにより測定した前記環境温度に基づいて、前記環境温度における前記第二高調波発生素子の擬似位相整合波長と、前記利得部の利得ピーク波長との間の離調幅を所定値以下にするための第3の駆動信号を生成し、前記第3の駆動信号によって前記第2のヒータを駆動し、前記利得部の温度を制御することを特徴とする発光素子の制御方法。付記17付記15又は16記載の発光素子の制御方法において、前記利得部の前記入力信号を時間平均化処理し、平均化された前記入力信号の値に基づき、前記第2の駆動信号を生成することを特徴とする発光装置の制御方法。付記18付記15乃至17のいずれか1項に記載の発光装置の制御方法において、前記利得部の前記入力信号の変化と前記半導体レーザの温度変化との間の時差に相当する遅延時間を前記第2の駆動条件に加えることを特徴とする発光装置の制御方法。"