"直流電圧が印加される正極端子と負極端子と、交流電圧が印加される交流端子と、前記正極端子と前記負極端子との間に接続された、同極性で互いに直列に接続された第1及び第2のコンデンサと、前記正極端子と前記負極端子との間に接続され、同極性で直列に接続された第1及び第2のスイッチング素子とそれらの第1および第2のスイッチング素子の各々に逆並列に接続された第1、第2の還流ダイオードとから構成された第1の直列体と、前記第1及び第2のスイッチング素子の接続点である前記交流端子と前記第1及び第2のコンデンサの接続点である中性点との間に接続され、逆極性で直列に接続された第3及び第4のスイッチング素子とそれらの第3および第4のスイッチング素子の各々に逆並列に接続された第3及び第4の還流ダイオードとから構成された第2の直列体とを備え、前記第1の直列体に含まれる前記第1及び第2の還流ダイオードと前記第2の直列体に含まれる前記第3及び第4の還流ダイオードとが異なる電圧降下特性を有することを特徴とする電力変換装置。直流電力を交流電力に変換する電力変換装置であって、前記第1の直列体に含まれる前記第1及び第2の還流ダイオードの電圧降下が、前記第2の直列体に含まれる前記第3及び第4の還流ダイオードの電圧降下よりも大きいことを特徴とする請求項1記載の電力変換装置。交流電力を直流電力に変換する電力変換装置であって、前記第1の直列体に含まれる前記第1及び第2の還流ダイオードの電圧降下が、前記第2の直列体に含まれる前記第3及び第4の還流ダイオードの電圧降下よりも小さいことを特徴とする請求項1記載の電力変換装置。力率が略1で動作することを特徴とする請求項1ないし3のいずれか1項に記載の電力変換装置。前記第1の直列体に含まれる前記第1及び第2の還流ダイオードと、前記第2の直列体に含まれる前記第3及び第4の還流ダイオードとを、異なる種類のダイオードから構成することを特徴とする請求項1ないし4のいずれか1項に記載の電力変換装置。前記第1、第2、第3及び第4のスイッチング素子がユニポーラ素子から構成されており、各スイッチング素子がオンしているときに、当該スイッチング素子に対応する逆並列に接続された還流ダイオードが導通する方向に電力変換装置の定格電流を流した場合に、当該還流ダイオードに分流する電流よりもスイッチング素子に分流する電流の方が大きいことを特徴とする請求項1ないし5のいずれか1項に記載の電力変換装置。前記第1の直列体に含まれる前記第1及び前記第2の還流ダイオードのチップ面積と前記第2の直列体に含まれる前記第3及び前記第4の還流ダイオードのチップ面積とが異なることを特徴とする請求項1ないし6のいずれか1項に記載の電力変換装置。前記第1の直列体に含まれる環流ダイオードおよび前記第2の直列体に含まれる環流ダイオードのうち、どちらか一方の直列体に含まれる環流ダイオードはスイッチング素子に寄生する寄生ダイオードのみから構成され、他方の直列体に含まれる環流ダイオードはスイッチング素子に寄生する寄生ダイオード以外のダイオードを含むことを特徴とする請求項1ないし7のいずれか1項に記載の電力変換装置。前記第1、第2、第3及び第4のスイッチング素子および前記第1、第2、第3及び第4の還流ダイオードを構成する半導体素子の少なくとも1つは、ワイドバンドギャップ半導体材料により形成されていることを特徴とする請求項1ないし8のいずれか1項に記載の電力変換装置。前記ワイドバンドギャップ半導体材料は、炭化珪素、窒化ガリウム系材料、またはダイヤモンドのうちいずれかであることを特徴とする請求項9記載の電力変換装置。しかしながら、上記のような従来の電力変換装置のいずれにおいても、スイッチング素子と逆並列に接続される還流ダイオードの電力損失が最適化されておらず、近年のスイッチング周波数の高周波化に伴って、還流ダイオードの電力損失が発生する時間後述する短絡保護期間デッドタイムの割合が増加するため、電力変換装置全体の効率に影響を及ぼし、電力変換装置全体の高効率化や小型化が図れないという問題点があった。本発明は、かかる問題点を解決するためになされたものであり、3レベルの交流電圧が得られるとともに、還流ダイオードで発生する電力損失を低減することが可能な、電力変換装置を得ることを目的とする。この発明は、直流電圧が印加される正極端子と負極端子と、交流電圧が印加される交流端子と、前記正極端子と前記負極端子との間に接続された、同極性で互いに直列に接続された第1及び第2のコンデンサと、前記正極端子と前記負極端子との間に接続され、同極性で直列に接続された第1及び第2のスイッチング素子とそれらの第1および第2のスイッチング素子の各々に逆並列に接続された第1、第2の還流ダイオードとから構成された第1の直列体と、前記第1及び第2のスイッチング素子の接続点である前記交流端子と前記第1及び第2のコンデンサの接続点である中性点との間に接続され、逆極性で直列に接続された第3及び第4のスイッチング素子とそれらの第3および第4のスイッチング素子の各々に逆並列に接続された第3及び第4の還流ダイオードとから構成された第2の直列体とを備え、前記第1の直列体に含まれる前記第1及び第2の還流ダイオードと前記第2の直列体に含まれる前記第3及び第4の還流ダイオードとが異なる電圧降下特性を有することを特徴とする電力変換装置である。この発明は、直流電圧が印加される正極端子と負極端子と、交流電圧が印加される交流端子と、前記正極端子と前記負極端子との間に接続された、同極性で互いに直列に接続された第1及び第2のコンデンサと、前記正極端子と前記負極端子との間に接続され、同極性で直列に接続された第1及び第2のスイッチング素子とそれらの第1および第2のスイッチング素子の各々に逆並列に接続された第1、第2の還流ダイオードとから構成された第1の直列体と、前記第1及び第2のスイッチング素子の接続点である前記交流端子と前記第1及び第2のコンデンサの接続点である中性点との間に接続され、逆極性で直列に接続された第3及び第4のスイッチング素子とそれらの第3および第4のスイッチング素子の各々に逆並列に接続された第3及び第4の還流ダイオードとから構成された第2の直列体とを備え、前記第1の直列体に含まれる前記第1及び第2の還流ダイオードと前記第2の直列体に含まれる前記第3及び第4の還流ダイオードとが異なる電圧降下特性を有することを特徴とする電力変換装置であるので、3レベルの交流電圧が得られるとともに、還流ダイオードで発生する電力損失が低減される。実施の形態1.図1に、本発明の実施の形態1に係る電力変換装置の主回路を示す回路図を示す。本発明の実施の形態1に係る電力変換装置においては、図1に示すように、コンデンサ11とコンデンサ12を同極性で直列に接続し、正極に正極端子P、負極に負極端子N、中性点に端子Cを形成する。正極端子Pおよび負極端子Nは直流電圧が印加される端子で、3レベルの電位P点、中性点、N点を与える直流電圧源を構成している。正極端子Pは例えば正の電位を与える高電位端子で、負極端子Nは、正極端子Pの電位よりも低い電位、例えば、負の電位を与える低電位端子であり、中性点の端子Cは、正極端子Pの電位と負極端子Nの電位の中間の電位を与える中間電位端子となっている。また、図1に示すように、正極端子Pと負極端子Nとの間には、スイッチング素子1およびスイッチング素子2を同極性で直列に接続し、さらに、それらのスイッチング素子1,2のそれぞれに逆並列に還流ダイオード1D,2Dを接続して構成した、第1の直列体が接続されている。また、スイッチング素子1とスイッチング素子2とを接続している接続点には、交流電圧を取り出すための交流端子Aを設ける。交流端子Aと端子Cとの間には、スイッチング素子3およびスイッチング素子4を逆極性で直列に接続し、さらに、それらのスイッチング素子3,4のそれぞれに逆並列に還流ダイオード3D,4Dを接続して構成した、第2の直列体が接続されている。以下では、便宜上、スイッチング素子1,2および還流ダイオード1D,2Dをブリッジ側の素子、スイッチング素子3,4および還流ダイオード3D,4Dを中性点側の素子と呼ぶ。また、以下では、スイッチング素子1~4には、MOSFETMetal-Oxide-SemiconductorField-EffectTransistor、JFETJunctiongateField-EffectTransistorなどのユニポーラ素子の適用を想定する。また、還流ダイオード1D~4Dには、ショットキーバリアダイオードやPiNダイオード、もしくは、スイッチング素子1~4に寄生する寄生ダイオードなどの適用を想定する。本実施の形態1に係る電力変換装置においては、スイッチング素子1~4に、双方向に電流を通電することができるユニポーラ素子の適用を想定しているため、後述する短絡保護期間以下、デッドタイムと呼ぶ。に主に還流ダイオード1D~4Dに電流が流れ、当該還流ダイオード1D~4Dにおいて電力損失が発生する。近年のスイッチング周波数の高周波化に伴って、スイッチング周期に占めるデッドタイムの割合が増加するため、今後、電力変換装置の小型化や高効率化を図るには、この還流ダイオードで発生する電力損失の低損失化が必須であるが、本発明により、これを実現することができる。本実施の形態1に係る電力変換装置で使用される図1の回路は、平均的な電力の流れが直流側から交流側に向かう方向であり、従って、電力変換装置において、直流電力を交流電力に変換する動作時間が、交流電力を直流電力に変換する動作時間よりも大きい場合を想定している。また、電力変換装置の取り扱う平均電流あるいは定格電流を通電した場合の還流ダイオードの電圧降下に関し、ブリッジ側の還流ダイオード1Dおよび2Dと、中性点側の還流ダイオード3Dおよび4Dとが、異なる電圧降下特性を有していることを特徴とする。具体的には、本実施の形態1においては、ブリッジ側の還流ダイオード1Dおよび2Dの電圧降下よりも、中性点側の還流ダイオード3Dおよび4Dの電圧降下の方が小さいことを特徴とする。なお、ここでいう電圧降下とは、電力変換装置の取り扱う平均電流あるいは定格電流を通電した場合の還流ダイオードの電圧降下のことである。なお、本発明の実施の形態1に係る電力変換回路は、直流三端子正極端子P、中性点の端子C、負極端子Nと交流端子Aとの間で、直流/交流またはその逆の電力の変換を行うもので、3レベルの交流電圧が得られる3レベル電力変換回路である。本発明の電力変換回路においては、直流三端子正極端子P、中性点の端子C、負極端子Nが与える3レベルの電位を順次交流端子Aに出現させて、3レベルの交流電圧を得る。3レベルの交流電圧を得る方法としては、電圧指令値V_refの正/負の別に応じて、スイッチング素子1~4の少なくとも1つに導通指令を与え、各スイッチング素子1~4のオン/オフを切り替えることにより、3レベルの交流電圧を得ることができる。以下では、正極端子Pと端子Cの間の電圧および端子Cと負極端子Nの間の電圧を共にVdcとし、さらに端子Cを基準電位とし、交流端子Aの電位を出力電圧Voutとする。図2は、出力電圧Voutを正電圧とする場合のスイッチングパターンを図示している。図2aは、スイッチング素子1と2がオフ、スイッチング素子3と4がオンであり、出力電圧Voutは0である。図2bはスイッチング素子1と4がオン、スイッチング素子2と3がオフであり、出力電圧VoutはVdcである。よって、電圧指令値V_refが正電圧の場合は、図2aと図2bの状態の時間比率を制御することによって、出力電圧Voutの平均電圧を、0からVdcの範囲で電圧指令値V_refに追従させることができる。なお、実際には、図2aと図2bとを切り替える場合は、スイッチング周期に対して限りなく短い時間で図2cの状態すなわち、スイッチング素子4がオン、スイッチング素子1,2,3がオフの状態を経由する。図3は、出力電圧Voutを負電圧とする場合のスイッチングパターンを図示している。図3dは、スイッチング素子1と2がオフ、スイッチング素子3と4がオンであり、出力電圧Voutは0である。図3eはスイッチング素子1と4がオフ、スイッチング素子2と3がオンであり、出力電圧Voutは-Vdcである。よって、電圧指令値V_refが負電圧の場合は、図3dと図3eの状態の時間比率を制御することにより、出力電圧Voutの平均電圧を-Vdcから0の範囲で電圧指令値V_refに追従させることができる。なお、実際には、図3dと図3eとを切り替える場合は、スイッチング周期に対して限りなく短い時間で図3fの状態すなわち、スイッチング素子3がオン、スイッチング素子1,2,4がオフの状態を経由してスイッチング動作を行う。このデッドタイムと呼ばれる、図2cや図3fのような状態を経由してスイッチングを行う理由は、スイッチング状態の切り替え時にスイッチング素子の特性バラツキなどによって、コンデンサ11および12が短絡されるのを防止するためである。図4gおよび図4hは、電圧指令値V_refが正電圧の場合のデッドタイム期間図2cにおける電流経路を太線で示している。なお、出力電流Ioutが交流端子Aから負荷図示せずの方向に流れ出す方向であるときを正電流とし、逆に、負荷図示せずから交流端子Aに流れ入る方向であるときを負電流として説明する。図4gが出力電流Ioutが正電流の場合で、図4hが出力電流Ioutが負電流の場合である。図4gに示すように、出力電流Ioutが正電流の場合、還流ダイオード3Dが導通する。一方、図4hに示すように、出力電流Ioutが負電流の場合は、還流ダイオード1Dが導通する。一方、図5iおよび図5jは、電圧指令値V_refが負電圧の場合のデッドタイム期間図3fにおける電流経路を示している。図5iが出力電流Ioutが正電流の場合で、図5jが出力電流Ioutが負電流の場合である。図5iに示すように、出力電流Ioutが正電流の場合、還流ダイオード2Dが導通する。一方、図5jに示すように、出力電流Ioutが負電流の場合は、還流ダイオード4Dが導通する。よって、電圧指令値V_refあるいは出力電圧Voutと出力電流Ioutとが同極性の場合は還流ダイオード3Dもしくは4Dが導通し、異極性の場合は還流ダイオード1Dもしくは2Dが導通する。図6は、電力が直流側から交流側へ送電され、出力電圧Voutと出力電流Ioutの力率が略1の場合のシミュレーション結果を示している。電圧指令値V_refは実効値115.5Vの正弦波で与え、スイッチングの1周期の平均電圧がV_refに追従した出力電圧Voutが3レベルで出力される。なお、直流電圧Vdcは175Vである。出力電流Ioutは電圧指令値Vrefあるいは出力電圧Voutと略同位相で実効値が25Aの正弦波電流である。スイッチング素子1、2、3、4に流れる電流をそれぞれI_1、I_2、I_3、I_4とし、還流ダイオード1D、2D、3D、4Dに流れる電流をI_1D、I_2D、I_3D、I_4Dとする。スイッチング素子1、2、3、4の電流に関してはドレインからソースに向かう方向を正方向、還流ダイオード1D、2D、3D、4Dの電流に関しては、アノードからカソードに向かう方向を正方向としている。図6によれば、ブリッジ側の還流ダイオード1D、2Dに流れる電流I_1D、I_2Dは略0であるのに対し、中性点側の還流ダイオード3D、4Dに流れる電流I_3D、I_4Dはデッドタイム期間中に出力電流Ioutに相当する電流値となっている。これは、図4および図5で説明したように出力電圧Voutと出力電流Ioutが同極性の場合には、デッドタイム期間において電流が中性点側の還流ダイオード3Dあるいは4Dに必ず流れることによる。なお、シミュレーションでは力率が略1の場合を例にしたが、これは、力率が略1の場合は、電圧と電流が完全に同極性もしくは実施の形態2の場合は異極性であるので、本発明がより効果的になる。力率が略1以外の場合であっても、直流側から交流側に電力が送電される場合には、出力電圧Voutと出力電流Ioutが同極性になる期間の方が異極性になる期間よりも長いので、ブリッジ側の還流ダイオードに流れる電流I_1D、I_2Dよりも中性点側の還流ダイオードに流れる電流I_3D、I_4Dの方が大きい。よって、電力変換装置の取り扱う平均電流あるいは定格電流を通電した還流ダイオードの電圧降下に関して、ブリッジ側の還流ダイオード1Dおよび2Dの電圧降下よりも、中性点側の還流ダイオード3Dおよび4Dの電圧降下の方が小さくなるように選定を行えば、低損失になる。還流ダイオードの電圧降下を異なるようにするには、例えば、還流ダイオード1D,2Dのチップ面積と還流ダイオード3D,4Dのチップ面積とを異なるようにしてもよい。スイッチング素子1~4および還流ダイオード1D~4Dが同じモジュール内に設けられる場合には、ブリッジ側のスイッチング素子1,2と還流ダイオード1D,2Dとの総面積に対する還流ダイオード1D,2Dのチップ面積の比率占有率を、中性点側のスイッチング素子3,4と還流ダイオード3D,4Dとの総面積に対する還流ダイオード3D,4Dのチップ面積の比率占有率と異なるようにしてもよい。また、ブリッジ側と中性点側のいずれか一方の還流ダイオードをスイッチング素子の寄生ダイオードから構成し、もう一方の還流ダイオードを外付けの還流ダイオードとしてもよい。あるいは、ブリッジ側の還流ダイオードと中性点側の還流ダイオードとを互いに異なる種類のダイオードから構成するようにしてもよい。なお、上記シミュレーションではスイッチング素子に電流を双方向に流すことができるユニポーラ素子を想定しているが、電流を1方向にしか流すことができないIGBTInsulatedGateBipolarTransistorなどのバイポーラ素子を使用しても、還流ダイオードの導通損失がデッドタイムの方が支配的であれば、同等の効果が得られる。特に、電力の方向が直流から交流方向で、力率が1に近ければ、デッドタイム以外での還流ダイオードに流れる電流は極小さくなる。また、上記シミュレーションでは、スイッチング素子の電圧降下が還流ダイオードの電圧降下よりも十分に小さく、スイッチング素子がオンしている状態では還流ダイオードには電流が流れないと仮定した。図7は、例としてスイッチング素子に用いるMOSFETと還流ダイオードに用いるショットキーバリアダイオードと、MOSFETの寄生ダイオードの、それぞれの電圧降下と電流の関係を示している。MOSFETに代表されるユニポーラ素子はオン状態では抵抗として機能するので、0A時の電圧降下は略0Vであるのに対し、ダイオードの電圧降下は、飽和電圧と呼ばれる電圧値以上の電圧降下となる。図7の場合は、ショットキーバリアダイオードの飽和電圧は略0.8Vであり、MOSFETの寄生ダイオードの飽和電圧は略2.6Vである。通常、低損失化を目的とする場合は、MOSFETのオン抵抗を十分に小さく設定するので、仮に分流が発生したとしても、MOSFETに流れる電流の方が支配的である。すなわち、各スイッチング素子1~4がオンしているときに、当該スイッチング素子1~4に対応する逆並列に接続された還流ダイオード1D~4Dが導通する方向に電力変換装置の定格電流を流した場合に、当該還流ダイオード1D~4Dに分流する電流よりも、スイッチング素子1~4に分流する電流の方が大きくなる。よって、分流が発生する場合においても本実施の形態で説明した効果は得られる。以上のように、本実施の形態1によれば、直流電圧が印加される正極端子Pと負極端子Nと、交流電圧が印加される交流端子Aと、正極端子Pと負極端子Nとの間に接続された、同極性で互いに直列に接続された第1及び第2のコンデンサ11,12と、正極端子Pと負極端子Nとの間に接続され、同極性で直列に接続された第1及び第2のスイッチング素子1,2およびスイッチング素子1,2のそれぞれに逆並列に接続された第1及び第2の還流ダイオード1D,2Dから構成された第1の直列体と、第1及び第2のスイッチング素子1,2の接続点である交流端子Aと第1及び第2のコンデンサ11,12の接続点である中性点の端子Cとの間に接続され、逆極性で直列に接続された第3及び第4のスイッチング素子3,4とスイッチング素子3,4のそれぞれに逆並列に接続された第3及び第4の還流ダイオード3D,4Dから構成された第2の直列体とを備え、第1及び第2の還流ダイオード1D,2Dと第3及び第4の還流ダイオード3D,4Dとが異なる電圧降下特性を有していることを特徴としている。具体的には、本実施の形態1の電力変換装置は直流電力を交流電力に変換する動作時間が長い場合を想定しているので、第1及び第2の還流ダイオード1D,2Dの電圧降下が、第3及び第4の還流ダイオード3D,4Dの電圧降下よりも大きくなるように構成した。これにより、本実施の形態1の電力変換装置は、3レベルの交流電圧が得られるとともに、還流ダイオードで発生する電力損失が低減され、電力変換装置全体の高効率化および小型化を可能にすることができる。実施の形態2.以下、本発明の実施の形態2に係る電力変換装置について説明する。本実施の形態2に係る電力変換装置の回路は、上述の実施の形態1で示した図1と同じ回路構成である。従って、ここでは、実施の形態1の図1およびその説明を参照することとし、詳細な説明については省略する。ただし、本実施の形態2においては、実施の形態1とは逆に、平均的な電力の流れが交流側から直流側に向かう方向であり、従って、交流電力を直流電力に変換する動作時間が、直流電力を交流電力に変換する動作時間よりも長い場合を想定している。また、電力変換装置の取り扱う平均電流あるいは定格電流を通電した場合の還流ダイオードの電圧降下に関し、ブリッジ側の還流ダイオード1Dおよび2Dの電圧降下の方が、中性点側の還流ダイオード3Dおよび4Dの電圧降下よりも小さいことを特徴とする。他の構成、動作については、実施の形態1と同じである。図8は、電力の流れが交流側から直流側に向かう方向で、かつ、出力電圧Voutと出力電流Ioutの力率が略1で動作している状態のシミュレーション結果である。この場合は、図6とは対称的に、出力電圧と出力電流が異極性であるので、還流ダイオード3D,4Dには電流がほとんど流れず、還流ダイオード1Dあるいは2Dに電流が流れる。よって、ブリッジ側の還流ダイオード1Dおよび2Dの電圧降下を、中性点側の還流ダイオード3D,4Dの電圧降下よりも小さくすれば低損失化が実現できる。還流ダイオードの電圧降下を異なるようにするには、例えば、還流ダイオード1D,2Dのチップ面積と還流ダイオード3D,4Dのチップ面積とを異なるようにしてもよい。スイッチング素子1~4および還流ダイオード1D~4Dが同じモジュール内に設けられる場合には、ブリッジ側のスイッチング素子1,2と還流ダイオード1D,2Dとの総面積に対する還流ダイオード1D,2Dのチップ面積の比率占有率を、中性点側のスイッチング素子3,4と還流ダイオード3D,4Dとの総面積に対する還流ダイオード3D,4Dのチップ面積の比率占有率と異なるようにしてもよい。また、ブリッジ側または中性点側のいずれか一方の還流ダイオードをスイッチング素子の寄生ダイオードから構成し、もう一方の還流ダイオードを外付けの還流ダイオードから構成してもよいし、あるいは、ブリッジ側と中性点側とで互いに異なる種類のダイオードを還流ダイオードとして用いるようにしてもよい。また、スイッチング素子に1方向にしか電流が流すことができないバイポーラ素子を使用した場合は、スイッチング素子の電流I_1およびI_2の負電流部分は、還流ダイオード1Dおよび2Dに流れることになるが、還流ダイオード1Dおよび2Dは電圧降下が小さい特性を有しているので、低損失となる。以上のように、本実施の形態2によれば、直流電圧が印加される正極端子Pと負極端子Nと、交流電圧が印加される交流端子Aと、正極端子Pと負極端子Nとの間に接続された、同極性で互いに直列に接続された第1及び第2のコンデンサ11,12と、正極端子Pと負極端子Nとの間に接続された、同極性で直列に接続された第1及び第2のスイッチング素子1,2と第1及び第2のスイッチング素子1,2のそれぞれに逆並列に接続された第1及び第2の還流ダイオード1D,2Dとから構成された第1の直列体と、第1及び第2のスイッチング素子1,2の接続点である交流端子Aと第1及び第2のコンデンサ11,12の接続点である中性点の端子Cとの間に接続され、逆極性で直列に接続された第3及び第4のスイッチング素子3,4と第3及び第4のスイッチング素子のそれぞれに逆並列に接続された還流ダイオード3D,4Dとから構成された第2の直列体とを備え、第1及び第2の還流ダイオード1D,2Dと第3及び第4の還流ダイオード3D,4Dとが異なる電圧降下特性を有していることを特徴としている。具体的には、本実施の形態2においては、交流電力を直流電力に変換する動作時間が長い場合を想定しているので、第1及び第2の還流ダイオード1D,2Dの電圧降下が、第3及び第4の還流ダイオード3D,4Dの電圧降下よりも小さいように構成した。これにより、実施の形態1と同様に、3レベルの交流電圧が得られるとともに、還流ダイオードで発生する電力損失が低減され、電力変換装置全体の高効率化および小型化を可能にすることができる。なお、上述の実施の形態1および2では、図1に示す単相構成を例に示したが、その場合に限らず、図9に示すように三相構成にしてもよい。すなわち、図1のスイッチング素子1が図9では3つのスイッチング素子1U,1V,1Wから構成され、図1のスイッチング素子2が図9では3つのスイッチング素子2U,2V,2Wから構成されている。また、同様に、図1のスイッチング素子3が図9では3つのスイッチング素子3U,3V,3Wから構成され、図1のスイッチング素子4が図9では3つのスイッチング素子4U,4V,4Wから構成されている。なお、図9の構成においても、図1と同様に、各スイッチング素子に、それぞれ、1つずつ、還流ダイオードが逆並列に接続されている。図9の構成においても、実施の形態1,2と同様に、ブリッジ側のスイッチング素子1U,1V,1Wおよびスイッチング素子2U,2V,2Wに接続された還流ダイオードの電圧降下特性と、中性点側のスイッチング素子3U,3V,3Wおよびスイッチング素子4U,4V,4Wに接続された還流ダイオードの電圧降下特性とが異なる構成となっているすなわち、ブリッジ側の還流ダイオードの電圧降下が、中性点側の還流ダイオードの電圧降下よりも小さいまたはその逆。従って、この場合においても、上記の実施の形態1、2と同様の効果を奏することは言うまでもない。なお、補足ながら、図9の構成についてさらに詳細に説明する。コンデンサ11とコンデンサ12を同極性で直列に接続し、正極を正極端子P、負極を負極端子N、中性点に端子Cを形成する。正極端子Pと負極端子Nの間には、スイッチング素子1Uおよび2Uを同極性で直列に接続した直列体、スイッチング素子1Vおよび2Vを同極性で直列に接続した直列体、および、スイッチング素子1Wおよび2Wを同極性で直列に接続した直列体の、合計3つの直列体を接続する。また、スイッチング素子1Uおよび2Uの接続点には交流電圧を取り出すための交流端子Uを設け、スイッチング素子1Vおよび2Vの接続点には交流電圧を取り出すための交流端子Vを設け、スイッチング素子1Wおよび2Wの接続点には交流電圧を取り出すための交流端子Wを設けている。また、交流端子Uと端子Cの間には、スイッチング素子3Uおよび4Uを逆極性で直列に接続し、交流端子Vと端子Cの間には、スイッチング素子3Vおよび4Vを逆極性で直列に接続し、交流端子Wと端子Cの間には、スイッチング素子3Wおよび4Wを逆極性で直列に接続する。さらに、スイッチング素子1U,1V,1Wには、逆並列に還流ダイオード1DU,1DV,1DWがそれぞれ接続され、スイッチング素子2U,2V,2Wには、逆並列に還流ダイオード2DU,2DV,2DWがそれぞれ接続されている。また、スイッチング素子3U,3V,3Wには、逆並列に還流ダイオード3DU,3DV,3DWがそれぞれ接続され、スイッチング素子4U,4V,4Wには、逆並列に還流ダイオード4DU,4DV,4DWがそれぞれ接続されている。このように、図9の構成は、図1に示す単相構成を三相構成にしたもので、基本的には同じ回路構成である。なお、系統電源図示せずに接続する場合は、リアクトル図示せずなどを介して接続する。なお、上記の実施の形態1および2の説明では、スイッチング素子1~4ならびに還流ダイオード1D~4Dに用いる半導体素子を構成する半導体材料は特に限定していないが、一般的には珪素が使用できる。また、他の半導体材料として、珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体材料を用いるようにしてもよい。ワイドバンドギャップ半導体としては、例えば、炭化珪素、窒化ガリウム系材料、またはダイヤモンドなどがある。ワイドバンドギャップ半導体を使用した場合には、珪素を使用した場合に比べて、スイッチング素子や還流ダイオードの電力損失を低く出来るため、上述した本発明の効果を維持したまま、スイッチング素子の高効率化が図れ、また、デッドタイムにおける還流ダイオードの電力損失の低損失化が実現できるので、延いては、電力変換装置全体の高効率化が可能となる。また、ワイドバンドギャップ半導体により形成されたスイッチング素子ならびに還流ダイオードは、耐電圧性が高く、許容電流密度も高いため、スイッチング素子や還流ダイオードの小型化が可能であり、これら小型化されたスイッチング素子や還流ダイオードを用いることにより、これらの素子を組み込んだ電力変換装置の小型化が可能となる。さらに、ワイドバンドギャップ半導体素子は、耐熱性が高いので、高温動作が可能であり、ヒートシンクの放熱フィンの小型化や、水冷部の空冷化も可能となるので、電力変換装置の一層の小型化が可能になる。また、ワイドバンドギャップ半導体により形成されたスイッチング素子は、高速スイッチングが可能であることから、スイッチング周波数の高周波化が可能となる。その場合は、スイッチング周期に占めるデッドタイムの割合が増加するので、本発明はより効果的となる。なお、スイッチング素子および還流ダイオードの両方がワイドバンドギャップ半導体によって形成されていることが望ましいが、スイッチング素子及び還流ダイオードのいずれか一方だけをワイドバンドギャップ半導体によって形成してもよい。この場合でも、実施の形態1および2に記載の効果を得ることができる。"