"回路モジュールの論理検証装置であって、前記回路モジュールに論理検証用のトランザクション情報を送出するトランザクション送出部と、前記回路モジュール内に構成された論理回路における所定の纏まりを示すモジュール構成ブロック間の回路経路それぞれにおける前記トランザクション情報を検出するトランザクション検出部と、前記トランザクション情報を検出した前記回路経路に基づいて特定される、当該トランザクション情報が前記回路モジュールを構成する前記モジュール構成ブロック間を実際に流れる実経路順序が、当該トランザクション情報について予め期待されている経路順序期待値と一致するかを判定する経路順序一致判定部と、前記トランザクション情報が前記回路モジュールを構成する前記モジュール構成ブロック間を実際に流れる実経路順序と、当該トランザクション情報について予め期待されている経路順序期待値とが一致しない場合に、それら実経路順序と経路順序期待値が示す各経路順序の間で一致する一部の経路順序と、それ以外の一致しない経路順序とに分類して出力する論理検証結果出力部と、を備えることを特徴とする論理検証装置。前記検出したトランザクション情報のうち、トランザクション情報の送出元と直接、回路経路によって接続された前記モジュール構成ブロックとの間の当該回路経路において検出したトランザクション情報を、前記実経路順序における最初の回路経路を特定するトランザクション情報として特定し、当該最初の回路経路を特定するトランザクション情報から順に、次の回路経路を特定するトランザクション情報を、直前に特定されたトランザクション情報を検出した回路経路における送出先の前記モジュール構成ブロックに基づく紐付けルール情報によって特定し、それら順に特定されたトランザクション情報の検出された各回路経路が示す送出元と送出先とに基づいて前記実経路順序を特定する実経路順序特定部と、を備えることを特徴とする請求項1に記載の論理検証装置。前記紐付けルール情報は、直前に特定されたトランザクション情報を検出した回路経路の送出先の前記モジュール構成ブロックから出力される他のトランザクション情報を特定する情報であり、前記実経路順序特定部は、当該他のトランザクション情報が保持する識別子または記録先アドレスの何れか一方が、直前に特定したトランザクション情報が保持する情報と一致することを条件に、当該他のトランザクション情報を特定することを特徴とする請求項2に記載の論理検証装置。回路モジュールの論理検証装置における論理検証方法であって、前記回路モジュールに論理検証用のトランザクション情報を送出し、前記回路モジュール内に構成された論理回路における所定の纏まりを示すモジュール構成ブロック間の回路経路それぞれにおける前記トランザクション情報を検出し、前記トランザクション情報を検出した前記回路経路に基づいて特定される、当該トランザクション情報が前記回路モジュールを構成する前記モジュール構成ブロック間を実際に流れる実経路順序が、当該トランザクション情報について予め期待されている経路順序期待値と一致するかを判定し、前記トランザクション情報が前記回路モジュールを構成する前記モジュール構成ブロック間を実際に流れる実経路順序と、当該トランザクション情報について予め期待されている経路順序期待値とが一致しない場合に、それら実経路順序と経路順序期待値が示す各経路順序の間で一致する一部の経路順序と、それ以外の一致しない経路順序とに分類して出力することを特徴とする論理検証方法。前記検出したトランザクション情報のうち、トランザクション情報の送出元と直接、回路経路によって接続された前記モジュール構成ブロックとの間の当該回路経路において検出したトランザクション情報を、前記実経路順序における最初の回路経路を特定するトランザクション情報として特定し、当該最初の回路経路を特定するトランザクション情報から順に、次の回路経路を特定するトランザクション情報を、直前に特定されたトランザクション情報を検出した回路経路における送出先の前記モジュール構成ブロックに基づく紐付けルール情報によって特定し、それら順に特定されたトランザクション情報の検出された各回路経路が示す送出元と送出先とに基づいて前記実経路順序を特定することを特徴とする請求項4に記載の論理検証方法。前記紐付けルール情報は、直前に特定されたトランザクション情報を検出した回路経路の送出先の前記モジュール構成ブロックから出力される他のトランザクション情報を特定する情報であり、当該他のトランザクション情報が保持する識別子または記録先アドレスの何れか一方が、直前に特定したトランザクション情報が保持する情報と一致することを条件に、当該他のトランザクション情報を特定することを特徴とする請求項5に記載の論理検証方法。回路モジュールの論理検証装置のコンピュータを、前記回路モジュールに論理検証用のトランザクション情報を送出するトランザクション送出手段、前記回路モジュール内に構成された論理回路における所定の纏まりを示すモジュール構成ブロック間の回路経路それぞれにおける前記トランザクション情報を検出するトランザクション検出手段、前記トランザクション情報を検出した前記回路経路に基づいて特定される、当該トランザクション情報が前記回路モジュールを構成する前記モジュール構成ブロック間を実際に流れる実経路順序が、当該トランザクション情報について予め期待されている経路順序期待値と一致するかを判定する経路順序一致判定手段、前記トランザクション情報が前記回路モジュールを構成する前記モジュール構成ブロック間を実際に流れる実経路順序と、当該トランザクション情報について予め期待されている経路順序期待値とが一致しない場合に、それら実経路順序と経路順序期待値が示す各経路順序の間で一致する一部の経路順序と、それ以外の一致しない経路順序とに分類して出力する論理検証結果出力手段、として機能させることを特徴とするプログラム。前記検出したトランザクション情報のうち、トランザクション情報の送出元と直接、回路経路によって接続された前記モジュール構成ブロックとの間の当該回路経路において検出したトランザクション情報を、前記実経路順序における最初の回路経路を特定するトランザクション情報として特定し、当該最初の回路経路を特定するトランザクション情報から順に、次の回路経路を特定するトランザクション情報を、直前に特定されたトランザクション情報を検出した回路経路における送出先の前記モジュール構成ブロックに基づく紐付けルール情報によって特定し、それら順に特定されたトランザクション情報の検出された各回路経路が示す送出元と送出先とに基づいて前記実経路順序を特定する実経路順序特定手段、として機能させることを特徴とする請求項7に記載のプログラム。前記紐付けルール情報は、直前に特定されたトランザクション情報を検出した回路経路の送出先の前記モジュール構成ブロックから出力される他のトランザクション情報を特定する情報であり、前記実経路順序特定手段を、当該他のトランザクション情報が保持する識別子または記録先アドレスの何れか一方が、直前に特定したトランザクション情報が保持する情報と一致することを条件に、当該他のトランザクション情報を特定する手段として機能させることを特徴とする請求項8に記載のプログラム。しかしながら、上述の論理検証方法では、送出したリクエストとなるトランザクション情報に対するリプライのトランザクション情報が期待通りであることをチェックでできるものの、内部動作も含めて期待通りであるかは検証できないため、波形やダンプ情報等を目視確認する必要があり、大きな手間がかかっていた。また、リプライとなるトランザクション情報に格納される情報の期待値が不一致となる場合において、内部動作のうちどこまで期待通り動作しているか解析するには波形やダンプ情報等の目視による解析が必要であり、多くの工数が費されていた。そこでこの発明は、上述の課題を解決することのできる論理検証装置及び論理検証方法並びにそのプログラムを提供することを目的としている。上記目的を達成するために、本発明は、回路モジュールの論理検証装置であって、前記回路モジュールに論理検証用のトランザクション情報を送出するトランザクション送出部と、前記回路モジュール内に構成された論理回路における所定の纏まりを示すモジュール構成ブロック間の回路経路それぞれにおける前記トランザクション情報を検出するトランザクション検出部と、前記トランザクション情報を検出した前記回路経路に基づいて特定される、当該トランザクション情報が前記回路モジュールを構成する前記モジュール構成ブロック間を実際に流れる実経路順序が、当該トランザクション情報について予め期待されている経路順序期待値と一致するかを判定する経路順序一致判定部と、前記トランザクション情報が前記回路モジュールを構成する前記モジュール構成ブロック間を実際に流れる実経路順序と、当該トランザクション情報について予め期待されている経路順序期待値とが一致しない場合に、それら実経路順序と経路順序期待値が示す各経路順序の間で一致する一部の経路順序と、それ以外の一致しない経路順序とに分類して出力する論理検証結果出力部と、を備えることを特徴とする論理検証装置である。また本発明は、回路モジュールの論理検証装置における論理検証方法であって、前記回路モジュールに論理検証用のトランザクション情報を送出し、前記回路モジュール内に構成された論理回路における所定の纏まりを示すモジュール構成ブロック間の回路経路それぞれにおける前記トランザクション情報を検出し、前記トランザクション情報を検出した前記回路経路に基づいて特定される、当該トランザクション情報が前記回路モジュールを構成する前記モジュール構成ブロック間を実際に流れる実経路順序が、当該トランザクション情報について予め期待されている経路順序期待値と一致するかを判定し、前記トランザクション情報が前記回路モジュールを構成する前記モジュール構成ブロック間を実際に流れる実経路順序と、当該トランザクション情報について予め期待されている経路順序期待値とが一致しない場合に、それら実経路順序と経路順序期待値が示す各経路順序の間で一致する一部の経路順序と、それ以外の一致しない経路順序とに分類して出力することを特徴とする論理検証方法である。また本発明は、回路モジュールの論理検証装置のコンピュータを、前記回路モジュールに論理検証用のトランザクション情報を送出するトランザクション送出手段、前記回路モジュール内に構成された論理回路における所定の纏まりを示すモジュール構成ブロック間の回路経路それぞれにおける前記トランザクション情報を検出するトランザクション検出手段、前記トランザクション情報を検出した前記回路経路に基づいて特定される、当該トランザクション情報が前記回路モジュールを構成する前記モジュール構成ブロック間を実際に流れる実経路順序が、当該トランザクション情報について予め期待されている経路順序期待値と一致するかを判定する経路順序一致判定手段、前記トランザクション情報が前記回路モジュールを構成する前記モジュール構成ブロック間を実際に流れる実経路順序と、当該トランザクション情報について予め期待されている経路順序期待値とが一致しない場合に、それら実経路順序と経路順序期待値が示す各経路順序の間で一致する一部の経路順序と、それ以外の一致しない経路順序とに分類して出力する論理検証結果出力手段、として機能させることを特徴とするプログラムである。本発明によれば、特定のトランザクション情報に対する回路モジュール12内での処理の経路順序について、期待する経路順序と一致するかを判定するための論理検証の処理を効率化でき、また期待する経路順序と一致する経路および不一致となる経路を容易に把握することができる論理検証装置1を提供することができる。以下、本発明の一実施形態による論理検証装置1を図面を参照して説明する。図1は同実施形態による論理検証装置1の構成を示すブロック図である。この図において、符号1は論理検証装置である。そして、当該論理検証装置1は、論理検証管理部11と、回路モジュール12とを有している。論理検証管理部11は回路モジュール12に対してトランザクション情報を送出し、回路モジュール12が当該トランザクション情報を用いた回路内での処理行う。このとき回路モジュール12内に備わる複数のトランザクション検出部により各回路経路に流れるトランザクション情報が検出される。そして、これら検出されたトランザクション情報により特定される実経路順序と、予め期待値として保持される経路情報とに基づいて、回路モジュール12の論理検証を論理検証管理部11が行う。ここで、論理検証管理部11は、制御部101、トランザクション情報記憶部102、紐付けルール情報記憶部103、期待情報記憶部104、実経路順序特定部105、検証情報記憶部106、経路順序一致判定部107、論理検証結果記憶部108、論理検証結果出力部109、エラー情報出力部110、の各処理部や記憶部を備えている。そして、論理検証装置1は、回路モジュール12に論理検証用のトランザクション情報を送出し、回路モジュール12内に構成された論理回路における所定の纏まりを示すモジュール構成ブロック間の回路経路それぞれにおけるトランザクション情報を検出する。そして、論理検証装置1は、トランザクション情報を検出した回路経路に基づいて特定される、当該トランザクション情報が回路モジュール12を構成するモジュール構成ブロック間を実際に流れる実経路順序が、当該トランザクション情報について予め期待されている経路順序期待値と一致するかを判定する。また、論理検証装置1は、トランザクション情報が回路モジュール12を構成するモジュール構成ブロック間を実際に流れる実経路順序と、当該トランザクション情報について予め期待されている経路順序期待値とが一致しない場合に、それら実経路順序と経路順序期待値が示す各経路順序の間で一致する一部の経路順序と、それ以外の一致しない経路順序とに分類して出力する。なお、この処理を行うにあたり、論理検証装置1は、検出したトランザクション情報のうち、トランザクション情報の送出元と直接、回路経路によって接続されたモジュール構成ブロックとの間の当該回路経路において検出したトランザクション情報を、実経路順序における最初の回路経路を特定するトランザクション情報として特定する。そして、当該最初の回路経路を特定するトランザクション情報から順に、次の回路経路を特定するトランザクション情報を、直前に特定されたトランザクション情報を検出した回路経路における送出先の前記モジュール構成ブロックに基づく紐付けルール情報によって特定する。また、論理検証装置は、それら順に特定されたトランザクション情報の検出された各回路経路が示す送出元と送出先とに基づいて実経路順序を特定する。ここで、紐付けルール情報は、直前に特定されたトランザクション情報を検出した回路経路の送出先のモジュール構成ブロックから出力される他のトランザクション情報を特定する情報であり、論理検証装置1は、当該他のトランザクション情報が保持する識別子IDや、記録先アドレスなどの情報などが、直前に特定したトランザクション情報が保持する情報と一致することを条件に、当該他のトランザクション情報を特定する。このような処理により、特定のトランザクション情報に対する回路モジュール12内での処理の経路順序について、期待する経路順序と一致する経路および不一致となる経路を容易に把握することのできる論理検証装置1を提供する。図2は回路モジュール12の構成を示す図である。この図が示すように本実施形態による論理検証の対象である回路モジュール12LSILargeScaleIntegrationなどの回路モジュールは、第1モジュール構成ブロックB1、第2モジュール構成ブロックC1、第3モジュール構成ブロックD1、第4モジュール構成ブロックD2以下、第1モジュール構成ブロックB1、第2モジュール構成ブロックC1、第3モジュール構成ブロックD1、第4モジュール構成ブロックD2を総称してモジュール構成ブロックと呼ぶと、論理検証のためのトランザクション情報を送出する第1トランザクション送出部A1および第2トランザクション送出部A2以下、総称してトランザクション送出部Aと呼ぶと、トランザクション情報をモニタリング検出する第1トランザクション検出部21a~第10トランザクション検出部21j以下、第1トランザクション検出部21a~第10トランザクション検出部21jを総称してトランザクション検出部21と呼ぶの各機能構成を備えている。なお、第1トランザクション送出部A1および第2トランザクション送出部A2は、例えば、論理検証管理部11からの制御によって、トランザクション情報を送出する処理部である。ここで、本実施形態による第1モジュール構成ブロックB1は、例えばキャッシュの論理回路を示している。また第2モジュール構成ブロックC1は、例えばコントローラなどの論理回路を示している。また第3モジュール構成ブロックD1および第4モジュール構成ブロックD2は、例えばメモリなどを示している。そして、図2に示すように、本実施形態による回路モジュール12においては、第1トランザクション送出部A1および第2トランザクション送出部A2がそれぞれ第1モジュール構成ブロックB1に回路経路を介して接続され、第1モジュール構成ブロックB1と第2モジュール構成ブロックC1が回路経路を介して接続され、当該第2モジュール構成ブロックC1が第3モジュール構成ブロックD1と第4モジュール構成ブロックD2とにそれぞれ回路経路を介して接続されている。そして、回路モジュール12の論理検証の際には、第1トランザクション送出部A1または第2トランザクション送出部A2からトランザクション情報が送出される。そして各トランザクション検出部21が、各回路経路に流れる情報をそれぞれ検出する。なお、第1トランザクション検出部21aは、第1トランザクション送出部A1から第1モジュール構成ブロックB1へ送出されたトランザクション情報を、当該第1トランザクション送出部A1と第1モジュール構成ブロックB1とを接続する回路経路から読み取って検出する。また、第2トランザクション検出部21bは、第1モジュール構成ブロックB1から第1トランザクション送出部A1へ送出されたトランザクション情報を、当該第1モジュール構成ブロックB1と第1トランザクション送出部A1とを接続する回路経路から読み取って検出する。また、第3トランザクション検出部21cは、第2トランザクション送出部A2から第1モジュール構成ブロックB1へ送出されたトランザクション情報を、当該第2トランザクション送出部A2と第1モジュール構成ブロックB1とを接続する回路経路から読み取って検出する。また、第4トランザクション検出部21dは、第1モジュール構成ブロックB1から第2トランザクション送出部A2へ送出されたトランザクション情報を、当該第1モジュール構成ブロックB1と第2トランザクション送出部A2とを接続する回路経路から読み取って検出する。また、第5トランザクション検出部21eは、第1モジュール構成ブロックB1から第2モジュール構成ブロックC1へ送出されたトランザクション情報を、当該第1モジュール構成ブロックB1と第2モジュール構成ブロックC1とを接続する回路経路から読み取って検出する。また、第6トランザクション検出部21fは、第2モジュール構成ブロックC1から第1モジュール構成ブロックB1へ送出されたトランザクション情報を、当該第2モジュール構成ブロックC1と第1モジュール構成ブロックB1とを接続する回路経路から読み取って検出する。また、第7トランザクション検出部21gは、第2モジュール構成ブロックC1から第3モジュール構成ブロックD1へ送出されたトランザクション情報を、当該第2モジュール構成ブロックC1と第3モジュール構成ブロックD1とを接続する回路経路から読み取って検出する。また、第8トランザクション検出部21hは、第3モジュール構成ブロックD1から第2モジュール構成ブロックC1へ送出されたトランザクション情報を、当該第3モジュール構成ブロックD1と第2モジュール構成ブロックC1とを接続する回路経路から読み取って検出する。また、第9トランザクション検出部21iは、第2モジュール構成ブロックC1から第4モジュール構成ブロックD2へ送出されたトランザクション情報を、当該第2モジュール構成ブロックC1と第4モジュール構成ブロックD2とを接続する回路経路から読み取って検出する。また、第10トランザクション検出部21jは、第4モジュール構成ブロックD2から第2モジュール構成ブロックC1へ送出されたトランザクション情報を、当該第4モジュール構成ブロックD2と第2モジュール構成ブロックC1とを接続する回路経路から読み取って検出する。そして、各トランザクション検出部21は、検出したトランザクション情報を、論理検証管理部11のトランザクション情報記憶部102へ書き込む。図3はトランザクション情報記憶部102に記録されるデータ例を示す図である。図3に示すように、トランザクション情報記憶部102には、回路モジュール12内のトランザクション検出部21において検出したトランザクション情報が逐次格納される。より具体的には、トランザクション情報記憶部102は、論理検証のシミュレーション処理においてトランザクション情報を検出した時刻をシミュレーション時刻、当該トランザクションを検出したトランザクション情報検出部21の接続される回路経路始点と終点を示す情報、トランザクション情報の各要素である、命令、トランザクション情報を識別するID、トランザクション情報の記録先であるアドレス、トランザクション情報に格納されるデータ、を対応付けて記憶する記憶部である。図4は紐付けルール情報記憶部103に記録されるデータ例を示す図である。図4で示すように、紐付けルール情報記憶部103には、モジュール構成ブロックのうちの、各回路経路においてトランザクション情報の出力元となるモジュール構成ブロックの種別と、そのブロックから出力されたトランザクション情報の中から経路順序とするトランザクション情報を特定するための条件情報と、それらの組合せからなるルール名と、を対応付けた紐付けルール情報が複数格納されている。これらの紐付けルール情報は、検証対象となるモジュール構成ブロックそれぞれから出力されたトランザクション情報のうち実経路順序を特定するためのトランザクション情報を検出するために必要な情報であるが、モジュール構成ブロックそれぞれの種別ごとに、異なる紐付けルール情報が設定されている。ここではモジュール構成ブロックが、モジュール構成ブロックB,モジュール構成ブロックC,モジュール構成ブロックDの3種別キャッシュ、コントローラ、メモリあるため、それぞれについて紐付けルール情報が3種類存在している。図5は期待情報記憶部104に記録されるデータ例を示す図である。期待情報記憶部104には、送出されたトランザクション情報が回路モジュール12内において流れる経路順序の期待値を格納している。つまり、図5で示すように、回路モジュール12内の回路経路で検出されたトランザクション情報の識別子として、当該トランザクション情報を特定するためのシミュレーション時刻検出時刻、トランザクション情報のID、トランザクション情報の記録先のアドレスが格納され、その情報に対応付けて、当該トランザクション情報の回路モジュール12内におけるタイムアウト値、トランザクション情報がトランザクション送出部に戻ってくる際に格納されていると期待されるデータ内容であるリプライ期待値、当該トランザクション情報の経路順序期待値を、トランザクション情報群の名称と対応付けて記憶している。図6は論理検証装置の処理フローを示す第1の図である。図7は論理検証装置の処理フローを示す第2の図である。図8は検証情報記憶部に記録されるデータ例を示す第1の図である。図9は検証情報記憶部に記録されるデータ例を示す第2の図である。図10は論理検証結果出力部の出力するデータ例を示す図である。次に、論理検証装置1の処理フローの詳細について順を追って説明する。まず、論理検証管理部11内の制御部101は、回路モジュール12の論理検証に用いるトランザクション情報の送出を回路モジュール12へ指示する。これにより、トランザクション送出部Aにおいては、所定のトランザクション情報を出力する。そして、トランザクション情報が回路モジュール12内を流れる。ここで、各回路経路に接続されているトランザクション検出部21は、トランザクション情報を検出すると、そのトランザクション情報を論理検証管理部11へ出力し、トランザクション情報記憶部102がそれらトランザクション情報を記憶する。そして、制御部101は実経路順序特定部105に対して論理検証の開始を指示する。ここで、実経路順序特定部105は、まず、トランザクション情報記憶部102から、記録されている全てのトランザクション情報を読み取るステップS101。すると、実経路順序特定部105は、紐付けルール情報記憶部103より、紐付けルール情報を読み取るステップS102。さらに、実経路順序特定部105は、期待情報記憶部104より、トランザクション情報毎のタイムアウト値、リプライ期待値、経路順序期待値で構成された1つ目の期待情報を読み取るステップS103。そして、実経路順序特定部105は、入力した期待情報で特定されるトランザクション情報の識別子に基づいて、入力したトランザクション情報の中から、論理検証のためにトランザクション送出部Aから送出されたトランザクション情報を抽出できるかを判定するステップS104。例えば、図5で示すように、期待情報記憶部104に記録された1つ目の期待情報E1で特定される経路順序期待値が示す始点経路順序の最初の経路A1を抽出し、当該始点経路A1を回路経路の始点とするトランザクション情報があるかを判定する。そして、当該始点経路A1を回路経路の始点とするトランザクション情報がある場合には、そのトランザクション情報を抽出するステップS105。ここで、実経路順序特定部105は、始点経路A1を回路経路の始点とするトランザクション情報は、図3のデータより、記録時に付与された名称がTX1のトランザクション情報であるため、当該名称TX1のトランザクション情報を抽出する。そして、実経路順序特定部105は、抽出した名称TX1のトランザクション情報が示す回路経路の順序が、期待情報内に格納されている経路順序期待値が示す経路順序の一部と一致するかを判定するステップS106。そして、一致する場合には、実経路順序特定部105は、図8aで示すように、現在抽出している期待情報E1についての紐付け結果として、当該紐付けたトランザクション群の識別子Z1に対応付けて、ステップS105において抽出したトランザクション情報の名称TX1を、検証情報記憶部106へ記録するステップS107。なお、実経路順序特定部105は、論理検証のためにトランザクション送出部Aから送出されたトランザクション情報を抽出できない場合や、抽出した名称TX1のトランザクション情報が示す回路経路の順序が、期待情報内に格納されている経路順序期待値が示す経路順序の一部と一致しない場合にはステップS201へ移行する。また、ステップS107の後、実経路順序特定部105は、検証情報記憶部106へ記録したトランザクション情報の名称TX1に基づいて、当該トランザクション情報が示す回路経路の終点B1が属するモジュール構成ブロックBについての紐付けルール情報ルール1を、紐付けルール情報記憶部103から読み取るステップS108。そして、実経路順序特定部105は、当該紐付けルール情報に一致するトランザクション情報を抽出できるかを判定するステップS109。例えば、モジュール構成ブロックBについての紐付けルール情報は、ID一致またはアドレス一致のトランザクション情報を抽出するという紐付けルール情報である。つまり、実経路順序特定部105は、B1を始点とし、名称TX1のトランザクション情報が示すIDまたはアドレスと一致するトランザクション情報をトランザクション情報記憶部102に記録されているトランザクション情報の中から抽出する。ここで、図3のデータ例で示すように、B1を回路経路の始点とし、名称TX1のトランザクションのIDID=3またはアドレスアドレス=004a0と一致するトランザクション情報は、名称TX2で示されるトランザクション情報である。従って、実経路順序特定部105は、抽出したトランザクション情報の名称TX2を、図8bで示すように、検証情報記憶部106に既に記録されている名称TX1の後に続くトランザクション情報として対応付けて記録するステップS110。そして、実経路順序特定部105は、抽出したTX2のトランザクション情報が示す回路経路の終点が、トランザクション送出部Aであるかを、当該トランザクション情報記憶部102に記録されているTX2のトランザクション情報の回路経路の情報から判定するステップS111。今、TX2のトランザクション情報の回路経路の終点はA1である。ここで、ステップS111において、抽出したトランザクション情報が示す回路経路の終点が、トランザクション送出部Aでない場合には、ステップS108に移行し、次の紐付けルール情報を読み取って、処理を繰り返す。他方、実経路順序特定部105は、抽出したTX2のトランザクション情報が示す回路経路の終点が、トランザクション送出部Aである場合には、トランザクションの経路順序列の生成を完了する。そして、ステップS103の処理に戻り、次の期待情報を読み取り、ステップS104において、再度、論理検証のためにトランザクション送出部Aから送出されたトランザクション情報を抽出できるかを判定する。そして、トランザクション情報が抽出できた場合には、再度、上述のステップS105からの処理を繰り返す。なお、ステップS109の処理において、紐付けルール情報に一致するトランザクション情報を抽出できない場合には、実経路順序特定部105は、最後に読み取ったトランザクション情報に格納されているシミュレーション時刻検出時刻の時刻0からの経過時間が、タイムアウト時間を経過しているかを判定するステップS112。そして、実経路順序特定部105は、経過時間がタイムアウト時間を経過している場合には、次の選択されていない期待情報が期待情報記憶部104に格納されているかを判定するステップS113。そして、実経路順序特定部105は、次の期待情報が格納されている場合には、当該期待情報を読み取ってステップS104へ移行し、期待情報が格納されていない場合には、ステップS201の処理へ移行する。また、ステップS112の処理においてタイムアウトが経過していない場合には、タイムアウト経過まで待機して、トランザクション情報が増加するか、またはタイムアウトするかについて判定するステップS114。そして、タイムアウトした場合にはステップS201の処理へ移行し、トランザクション情報記憶部102に記録されるトランザクション情報が増加した場合には、ステップS109に移行する。ここで、繰り返しのステップS109の処理において、論理検証のためにトランザクション送出部Aから送出されたトランザクション情報が抽出できずに、ステップS113において次の期待情報がある場合には、期待情報を読み取ってステップS104の処理に戻る。ここで、図5で示すように、期待情報記憶部104に記録された2つ目の期待情報E2で特定される経路順序期待値が示す始点経路順序の最初の経路A2を抽出し、当該始点経路A2を回路経路の始点とするトランザクション情報があるかを判定する。そして、当該始点経路A2を回路経路の始点とするトランザクション情報がある場合には、そのトランザクション情報を抽出するステップS105。ここで、実経路順序特定部105は、始点経路A2を回路経路の始点とするトランザクション情報は、名称がTX3のトランザクション情報であるため、当該名称TX3のトランザクション情報を抽出する。そして、実経路順序特定部105は、抽出した名称TX3のトランザクション情報が示す回路経路の順序が、期待情報内に格納されている経路順序期待値が示す経路順序の一部と一致するかを判定するステップS106。そして、一致する場合には、実経路順序特定部105は、現在抽出している期待情報E2についての紐付け結果として、図8cで示すように、当該紐付けたトランザクション群の識別子Z2に対応付けて、ステップS105において抽出したトランザクション情報の名称TX3を、検証情報記憶部106へ記録するステップS107。実経路順序特定部105は、論理検証のためにトランザクション送出部Aから送出されたトランザクション情報を抽出できない場合や、抽出した名称TX1のトランザクション情報が示す回路経路の順序が、期待情報内に格納されている経路順序期待値が示す経路順序の一部と一致しない場合にはステップS201へ移行する。また、ステップS107の後、実経路順序特定部105は、検証情報記憶部106へ記録したトランザクション情報の名称TX3に基づいて、当該トランザクション情報が示す回路経路の終点B1が属するモジュール構成ブロックBについての紐付けルール情報ルール1を、紐付けルール情報記憶部103から読み取るステップS108。そして、実経路順序特定部105は、当該紐付けルール情報に一致するトランザクション情報を抽出できるかを判定するステップS109。つまり、実経路順序特定部105は、B1を始点とし、名称TX3のトランザクション情報が示すIDまたはアドレスと一致するトランザクション情報をトランザクション情報記憶部102に記録されているトランザクション情報の中から抽出できるかを判定する。ここで、B1を回路経路の始点とし、名称TX3のトランザクションのIDID=5またはアドレスアドレス=0293aと一致するトランザクション情報は、名称TX5で示されるトランザクション情報である。従って、図8dで示すように、実経路順序特定部105は、抽出したトランザクション情報の名称TX5を、検証情報記憶部106に既に記録されている名称TX3の後に続くトランザクション情報として対応付けて記録するステップS110。そして、実経路順序特定部105は、抽出したTX5のトランザクション情報が示す回路経路の終点が、トランザクション送出部Aであるかを、当該トランザクション情報記憶部102に記録されているTX5のトランザクション情報の回路経路の情報から判定するステップS111。今、TX5のトランザクション情報の回路経路の終点はC1であり、トランザクション送出部Aでない。従って、実経路順序特定部105は、上記ステップS109の処理に戻り、名称TX5のトランザクション情報が示す回路経路の終点C1を始点とする、他のトランザクション情報のうち、始点C1が属するモジュール構成ブロックCについてのルール情報ルール2に一致するトランザクション情報を抽出できるかを判定するステップS109。なお、モジュール構成ブロックCについてのルール情報は、アドレス一致のトランザクション情報を抽出するというルール情報である。つまり、実経路順序特定部105は、C1を始点とし、名称TX5のトランザクション情報が示すアドレスと一致するトランザクション情報をトランザクション情報記憶部102に記録されているトランザクション情報の中から抽出できるかを判定する。ここで、C1を回路経路の始点とし、名称TX5のトランザクションのアドレスアドレス=0293aと一致するトランザクション情報は、名称TX7で示されるトランザクション情報である。従って、図8eで示すように、実経路順序特定部105は、抽出したトランザクション情報の名称TX7を、検証情報記憶部106に既に記録されている名称TX3とTX5の後に更に続くトランザクション情報として対応付けて記録するステップS110。そして、このようなステップS109~ステップS111の処理を繰り返すことによって、検証情報記憶部106には、図8fで示すように、TX3→TX5→TX7→TX9と、各回路経路で取得されたトランザクション情報群が記録される。そして、実経路順序特定部105は、最後に抽出したトランザクション情報が示す回路経路の終点が、トランザクション送出部Aである場合には、ステップS03へ戻る。そして、実経路順序特定部105は、再度、ステップS103において次の期待情報を読み取れるかを判定し、読み取れない場合には、ステップS201へ移行する。なお、実経路順序特定部105は、検証情報記憶部106へ記録したトランザクション情報の名称TX7に基づいて、次のトランザクション情報を特定する際には、当該トランザクション情報TX7が示す回路経路の終点D1が属するモジュール構成ブロックDについての紐付けルール情報ルール3を、紐付けルール情報記憶部103から読み取る。そして、実経路順序特定部105は、当該紐付けルール情報に一致するトランザクション情報を抽出できるかを判定し、この結果TX9が抽出される。紐付けルール情報のうちのルール3の条件は、IF間発行順一致であるが、当該条件は、直前に特定されたトランザクション情報TX7が示す回路経路の始点C1と終点D1の経路方向と逆方向である始点D1,終点C1となる回路経路で検出されたトランザクション情報のうち、トランザクション情報TX7の直後に最も早く検出されたトランザクション情報TX9を抽出するための条件である。これによりトランザクション情報TX9が特定されることとなる。ここで、紐付けルール情報が示す条件は、モジュール構成ブロックが示す論理回路の種類に応じて様々であり、本実施形態における紐付けルール情報のルール1~ルール3の各条件はそのうちの例をあげたものである。次に、図7より、経路順序一致判定部107は、期待情報記憶部104から1つ目の期待情報を選択して読み取るステップS201。また、経路順序一致判定部107は、検証情報記憶部106において記録された期待情報それぞれに対応する論理検証結果であるトランザクション情報群Z1,Z2のうち、ステップS201で選択した期待情報E1についての論理検証結果であるトランザクション情報群Z1を読み取ることができるかを判定するステップS202。ここで、ステップS201で選択した期待情報についての論理検証結果であるトランザクション情報群を読み取ることができない場合には、期待情報の識別子に対応付けて論理検証がエラーとなったことを示す論理検証エラーの情報を論理結果記憶部へ登録するステップS203。また、ステップS202において、ステップS201で選択した期待情報についての論理検証結果であるトランザクション情報群を読み取ることができた場合には、例えば期待情報E1が選択され、その期待情報E1についてのトランザクション情報群TX1→TX2の情報を、E1に対応して記憶するZ1の識別子に基づいて読み取る。すると、経路順序一致判定部107は、選択した期待情報に格納されているリプライ期待値を期待情報記憶部104から読み取り、また、期待情報E1についてのトランザクション情報群のうちリプライを示す最後のトランザクション情報回路経路の終点がトランザクション送出部Aを示すトランザクション情報について、トランザクション情報記憶部102に記録されているデータ値を読み取る。そして、経路順序一致判定部107は、選択した期待情報E1に格納されているリプライ期待値と、期待情報E1についてのトランザクション情報群Z1のうちリプライに格納されるデータ値とが一致するかを判定するステップS204。ここで、選択した期待情報がE1である場合には、そのリプライ期待値は図3の期待情報のデータ例より0a0aであり、期待情報E1についてのトランザクション情報群TX1→TX2のうちのリプライであるトランザクション情報TX2のデータ値は図3のトランザクション情報記憶部102のデータ例より0a0aであるため、これらの値は一致することとなる。そして、経路順序一致判定部107は、選択した期待情報E1に格納されているリプライ期待値と、期待情報E1についてのトランザクション情報群Z1のうちリプライに格納されるデータ値とが一致する場合には、図9で示すように、期待情報の識別子E1に対応付けて期待値一致を示す情報を、論理検証結果記憶部108へ登録するステップS205。また、経路順序一致判定部107は、選択した期待情報に格納されているリプライ期待値と、期待情報E1についてのトランザクション情報群Z1のうちリプライに格納されるデータ値とが一致しない場合には、図9で示すように、期待情報の識別子に対応付けて期待値不一致を示す情報を、論理検証結果記憶部108へ登録するステップS206。また、経路順序一致判定部107は、ステップS204において、選択した期待情報についてのトランザクション情報群のうちリプライに格納されるデータ値が図3で示すトランザクション情報記憶部102のデータから読み取ることができない場合には、図9で示すように、タイムアウトエラーと判定し、期待情報の識別子に対応付けてタイムアウトエラーを示す情報を、論理検証結果記憶部108へ登録するステップS207。また次に経路順序一致判定部107は、ステップS201において選択した期待情報の経路順序期待値を、期待情報記憶部104から読み取る。また経路順序一致判定部107は、検証情報記憶部106に記録されている、選択した期待情報についての論理検証結果であるトランザクション情報群を読み取る。そして、当該トランザクション情報群に基づいて、それらトランザクション情報群が示すトランザクションの経路順序を生成する。ここで、期待情報E1についての論理検証結果であるトランザクション情報群Z1は、TX1→TX2であるため、各トランザクション情報TX1,TX2に対応する回路経路を読み取る。ここでトランザクション情報TX1の回路経路はA1→B1、トランザクション情報TX2の回路経路はB1→A1である。従って、経路順序一致判定部107は、トランザクション情報群において連続するトランザクション情報が示す回路経路の終点と始点とを重複した情報とみなし、それら連続するトランザクション情報に基づいて当該トランザクション情報群が示すトランザクションの経路順序A1→B1→A1の情報を生成する。そして、経路順序一致判定部107は、選択した期待情報が示す経路順序期待値と、トランザクション情報群が示すトランザクションの経路順序とが一致するかを判定するステップS208。そして、経路順序一致判定部107は、選択した期待情報が示す経路順序期待値と、トランザクション情報群が示すトランザクションの経路順序とが一致しない場合には、期待情報の識別子に対応付けて期待経路不一致を示す情報を、論理検証結果記憶部108へ登録するステップS209。また、経路順序一致判定部107は、選択した期待情報が示す経路順序期待値と、トランザクション情報群が示すトランザクションの経路順序とが一致する場合には、次に、全ての期待情報について選択したかを判定するステップS210。全ての期待情報について選択していない場合には、次の期待情報を選択ステップS201の処理へ移行する。これにより、期待情報E2が選択され、当該期待情報E2についての論理検証結果を示すトランザクション情報群Z2を用いて、上記ステップS201からステップS210の処理が繰り返される。より具体的には、経路順序一致判定部107は、期待情報記憶部104から2つ目の期待情報E2を選択して読み取るステップS201。また、経路順序一致判定部107は、選択した期待情報E2についての論理検証結果であるトランザクション情報群Z2を読み取ることができるかを判定するステップS202。選択した期待情報E2についての論理検証結果であるトランザクション情報群Z2を読み取ることができない場合には、期待情報の識別子E2に対応付けて論理検証がエラーとなったことを示す論理検証エラーの情報を論理結果記憶部へ登録するステップS203。また、選択した期待情報E2についての論理検証結果であるトランザクション情報群Z2を読み取ることができた場合には、その期待情報E2についてのトランザクション情報群Z2TX3→TX5→TX7→TX9の情報を読み取る。すると、経路順序一致判定部107は、選択した期待情報E2に格納されているリプライ期待値を期待情報記憶部104から読み取り、また、期待情報E2についてのトランザクション情報群Z2のうちリプライを示す最後のトランザクション情報回路経路の終点がトランザクション送出部Aを示すトランザクション情報について、トランザクション情報記憶部102に記録されているデータ値を読み取る。そして、経路順序一致判定部107は、選択した期待情報に格納されているリプライ期待値と、期待情報E1についてのトランザクション情報群Z2のうちリプライに格納されるデータ値とが一致するかを判定するステップS204。ここで、選択した期待情報がE2である場合には、そのリプライ期待値は図3の期待情報のデータ例よりbbbbであるが、期待情報E2についてのトランザクション情報群Z2TX3→TX5→TX7→TX9のうち、リプライであるトランザクション情報が存在しないため、ステップS207の処理として、タイムアウトエラーが、期待情報の識別子E2に対応付けて論理検証結果記憶部108へ登録される。そして、次に経路順序一致判定部107は、ステップS201において選択した期待情報E2の経路順序期待値を、期待情報記憶部104から読み取る。また経路順序一致判定部107は、検証情報記憶部106に記録されている、選択した期待情報E2についての論理検証結果であるトランザクション情報群Z2を読み取る。そして、当該トランザクション情報群Z2に基づいて、それらトランザクション情報群Z2が示すトランザクションの経路順序を生成する。ここで、期待情報E2についての論理検証結果であるトランザクション情報群Z2は、TX3→TX5→TX7→TX9であるため、各トランザクション情報TX3,TX5,TX7,TX9に対応する回路経路を読み取る。ここでトランザクション情報TX3の回路経路はA2→B1、トランザクション情報TX5の回路経路はB1→C1、トランザクション情報TX7の回路経路はC1→D1、トランザクション情報TX9の回路経路はD1→C1である。従って、経路順序一致判定部107は、トランザクション情報群において連続するトランザクション情報が示す回路経路の終点と始点とを重複した情報とみなし、それら連続するトランザクション情報に基づいて当該トランザクション情報群が示すトランザクションの経路順序A2→B1→C1→D1→C1の情報を生成する。そして、経路順序一致判定部107は、選択した期待情報E2が示す経路順序期待値と、トランザクション情報群Z2が示すトランザクションの経路順序とが一致するかを判定するステップS208。本実施形態においては、選択した期待情報E1が示す経路順序期待値A2→B1→C1→D1→C1→B1→A2と、トランザクション情報群Z2が示すトランザクションの経路順序A2→B1→C1→D1→C1とは一致しない。従って、経路順序一致判定部107は、選択した期待情報E2が示す経路順序期待値と、トランザクション情報群Z2が示すトランザクションの経路順序とが一致しないと判定し、期待情報の識別子E2に対応付けて期待経路不一致を示す情報を、論理検証結果記憶部108へ登録するステップS209。そして、全ての期待情報について選択したかを判定するステップS210。次に、ステップS210において、全ての期待情報について選択したと判定された場合には、論理検証結果出力部109が、論理検証結果記憶部108に登録された期待経路不一致を示す期待情報の識別子を読み取る。そして、論理検証結果出力部109は、検証情報記憶部106に記録されている、選択した期待情報についての論理検証結果であるトランザクション情報群に基づいて、それらトランザクション情報群が示すトランザクションの経路順序を生成する。ここで、本実施形態においては、論理検証結果記憶部108に登録した期待経路不一致を示す期待情報の識別子はE2であり、当該期待情報E2についての論理検証結果であるトランザクション情報群Z2が示すトランザクションの経路順序はステップS208の処理で生成したように、A2→B1→C1→D1→C1である。論理検証結果であるトランザクション情報群が示すトランザクションの経路順序は再度生成せずとも、ステップS208の処理で生成した情報を記憶しておき、これを読み込むようにしてもよい。そして、論理検証結果出力部109は、選択した期待情報E2が示す経路順序期待値A2→B1→C1→D1→C1→B1→A2と、トランザクション情報群Z2が示すトランザクションの経路順序A2→B1→C1→D1→C1とを比較して、一致する経路順序と不一致な経路順序に分類するステップS211。この例においては、一致する経路順序はA2→B1→C1→D1→C1となり、不一致な経路順序はC1→B1→A2と分類される。そして、論理検証結果出力部109は、エラー情報記憶部へ、期待経路不一致を示す期待情報の識別子E2と、当該期待情報についての論理検証結果となったトランザクション情報群Z2において経路順序期待値と一致する経路順序A2→B1→C1→D1→C1と、当該期待情報についての論理検証結果となったトランザクション情報群Z2において経路順序期待値と不一致となった経路順序C1→B1→A2と、の情報を対応付けて記録するステップS212。そして、エラー情報出力部110が、当該エラー情報記憶部に記録された情報を出力するステップS213。上述の処理によれば、特定のトランザクション情報に対する回路モジュール12内での処理の経路順序について、期待する経路順序と一致するかを判定するための論理検証の処理を効率化でき、また期待する経路順序と一致する経路および不一致となる経路を容易に把握することができる論理検証装置1を提供することができる。なお、上述の論理検証装置1は内部に、コンピュータシステムを有している。そして、上述した各処理の過程は、プログラムの形式でコンピュータ読み取り可能な記録媒体に記憶されており、このプログラムをコンピュータが読み出して実行することによって、上記処理が行われる。ここでコンピュータ読み取り可能な記録媒体とは、磁気ディスク、光磁気ディスク、CD-ROM、DVD-ROM、半導体メモリ等をいう。また、このコンピュータプログラムを通信回線によってコンピュータに配信し、この配信を受けたコンピュータが当該プログラムを実行するようにしても良い。また、上記プログラムは、前述した機能の一部を実現するためのものであっても良い。さらに、前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるもの、いわゆる差分ファイル差分プログラムであっても良い。"