入力信号が入力される入力ポートと、第1および第2のインピーダンス調整回路と、前記入力信号が、前記第1および第2のインピーダンス回路を介して、各ソースにそれぞれ供給される第1および第2のトランジスタと、前記第1および第2のトランジスタの各ドレインからの出力信号をそれぞれ出力する第1および第2の出力ポートと、を備えるスプリッタ回路。前記第1および第2のトランジスタにそれぞれ直列接続される第1および第2のカスコードトランジスタをさらに備え、前記第1および第2の出力ポートは、前記第1および第2のカスコードトランジスタの各ドレインからの出力信号をそれぞれ出力することを特徴とする請求項1に記載のスプリッタ回路。しかしながら、特許文献1に記載のスプリッタ回路は、フィードバック回路84、89が存在するため、入力ポート81-出力ポート82間または入力ポート81-出力ポート83間において入出力間のアイソレーションの確保が困難となる。また、入力信号はトランジスタ86、91のゲートに入力されるため、入力ポート81の電圧信号に対し、出力ポート82および83の電圧信号が逆相信号となる。そのため、図4のようにトランジスタ86、91のゲート電圧が高いときにはドレイン電圧が下がり、ソース-ドレイン間のバイアスを確保することが困難となり、トランジスタの非線形性が顕著となるため、より高い線形性は望めない。そこで、本発明は、スプリッタ回路において、入出力間の高いアイソレーションおよび高い線形性を実現することを目的とする。上記問題を解決するために、本発明の一態様によれば、入力信号が入力される入力ポートと、第1および第2のインピーダンス調整回路と、前記入力信号が、前記第1および第2のインピーダンス回路を介して、各ソースにそれぞれ供給される第1および第2のトランジスタと、前記第1および第2のトランジスタの各ドレインからの出力信号をそれぞれ出力する第1および第2の出力ポートとを備えるスプリッタ回路が提供される。この構成によれば、入出力間の高いアイソレーションおよび高い線形性を有するスプリッタ回路を実現することができる。また、本発明の他の態様によれば、前記第1および第2のトランジスタにそれぞれ直列接続される第1および第2のカスコードトランジスタをさらに備え、前記第1および第2の出力ポートは、前記第1および第2のカスコードトランジスタの各ドレインからの出力信号をそれぞれ出力するようになっていてもよい。本発明の一態様によれば、入出力間の高いアイソレーションおよび高い線形性を有するスプリッタ回路を実現することができる。以下、本発明の実施形態について、図面を参照しながら説明する。以下の説明において参照する各図では、他の図と同等部分は同一符号によって示す。図1は、本実施形態に係るスプリッタ回路の一例を示す回路図である。入力ポート21には、インピーダンス調整回路5、6およびソース回路7が接続されている。インピーダンス調整回路5はトランジスタ1のソースに接続され、インピーダンス調整回路6はトランジスタ3のソースに接続されている。ここで、ソース回路7は、例えばインダクタで構成され、トランジスタに電流バイアスを与えるためのものである。トランジスタ1のゲートはゲートバイアス回路10に接続され、トランジスタ3のゲートはゲートバイアス回路13に接続されている。また、トランジスタ1のドレインはカスコードトランジスタ2のソースに接続され、カスコードトランジスタ2のゲートはバイアス回路9に接続されている。同様に、トランジスタ3のドレインはカスコードトランジスタ4のソースに接続され、カスコードトランジスタ4のゲートはバイアス回路12に接続されている。カスコードトランジスタ2のドレインは負荷回路8に接続されるとともに出力ポート31へ接続されている。同様に、カスコードトランジスタ4のドレインは負荷回路11に接続されるとともに出力ポート32へ接続されている。ここで、カスコードトランジスタ2および4は、出力インピーダンスを上げることでそれぞれトランジスタ1および3のドレインの電圧振幅を抑え線形性を向上させるとともに、入出力間のアイソレーションを向上させるためのものである。次に、本実施形態に係るスプリッタ回路の動作について説明する。図1のスプリッタ回路100は、入力ポート21に入力された信号を出力ポート31および出力ポート32に出力するものである。スプリッタ回路100において、トランジスタ1および3のソースからのインピーダンスは相互コンダクタンスGmに反比例するため、電流やトランジスタサイズを調整することで低インピーダンスに設定することができる。インピーダンス調整回路5、6は、例えば抵抗で構成され、入力ポート21への入力インピーダンスが所望の値になるよう調整するとともに、トランジスタ1、3のゲート-ソース間電圧振幅を抑え、線形性を向上させることができる。このように、本実施形態のスプリッタ回路100においては、入力ポート21への入力インピーダンスは、トランジスタ1および3のソースから見える入力インピーダンスと、インピーダンス調整回路5および6によって決定され、低入力インピーダンスに設定される。また、その入力インピーダンスは、トランジスタ1および3のソースからのインピーダンスにより低インピーダンスに設定されており、トランジスタ1および3の相互コンダクタンスGmに反比例するため、ゲート-ソース容量等の寄生容量の影響により実効的なGmが下がる周波数帯域までは低インピーダンスが保たれる。これにより広帯域化を実現することが可能である。以上説明したように、本実施形態に係るスプリッタ回路100は、フィードバック回路を必要としない構成とし、その低入力インピーダンスにより広帯域化を実現している。よって、入力ポート21-出力ポート31間または入力ポート21-出力ポート32間において、入出力間の高いアイソレーションを得ることができる。また、入出力間の高いアイソレーションの結果として、出力ポート31-出力ポート32間においては、高い出力ポート間のアイソレーションも実現することができる。また、本実施形態に係るスプリッタ回路100では、入力信号はトランジスタ1、3のソースに入力されるため、入力ポート21の電圧信号に対し、出力ポート31および32の電圧信号が同相信号となる。そのため、図4のように入力信号がトランジスタのゲートに入力されることにより、入力ポートの電圧信号と出力ポートの電圧信号が逆相信号となっていた従来の構成と比較して、本実施形態のスプリッタ回路100では、図2に示されるように、ソース電圧とドレイン電圧は同相信号になり、動作時のトランジスタ1、3のソース-ドレイン間のバイアス条件が緩和され、線形性をさらに改善することができる。なお、図1に示されるスプリッタ回路100では、トランジスタ1および3にそれぞれ接続されるカスコードトランジスタ2および4を備えているが、これらは必須の構成ではない。トランジスタ1および3の各ドレインからの出力信号が、それぞれ出力ポート31および32から出力されるようになっていてもよい。本発明の範囲は、図示され記載された例示的な実施形態に限定されるものではなく、本発明が目的とするものと均等な効果をもたらすすべての実施形態をも含む。さらに、本発明の範囲は、すべての開示されたそれぞれの特徴のうち特定の特徴のあらゆる所望する組み合わせによって画されうる。