基板の上部に形成され、第1面積を有するゲート電極と、前記ゲート電極をカバーするために前記ゲート電極の上部に形成されるゲート絶縁膜と、前記ゲート絶縁膜の上部に形成され、前記第1面積より狭い第2面積を有する活性層と、前記活性層のソース領域にコンタクトし、前記活性層の上部に形成されるソース電極と、前記活性層のドレーン領域にコンタクトし、前記活性層の上部に形成されるドレーン電極と、前記活性層、前記ソース電極、及び前記ドレーン電極をカバーする保護膜と、を含む酸化物半導体薄膜トランジスタ。前記ゲート絶縁膜は前記第2面積より狭い第3面積を有し、上部に突出した突出領域を含むことを特徴とする請求項1に記載の酸化物半導体薄膜トランジスタ。前記活性層は前記突出領域によって周辺領域より中央領域が上部に突出して曲がった形態を有することを特徴とする請求項2に記載の酸化物半導体薄膜トランジスタ。前記中央領域は前記活性層のチャネル領域を含み、前記周辺領域は前記活性層の前記ソース領域及び前記ドレーン領域を含むことを特徴とする請求項3に記載の酸化物半導体薄膜トランジスタ。前記活性層及び前記ソース電極と前記ドレーン電極との間に形成されるエッチストッパ層etchstopperlayerをさらに含むことを特徴とする請求項1に記載の酸化物半導体薄膜トランジスタ。前記エッチストッパ層は、前記ソース電極と前記ドレーン電極が前記活性層にホールhole形態でコンタクトされるようにするコンタクトホール構造contactholestructureを有することを特徴とする請求項5に記載の酸化物半導体薄膜トランジスタ。前記エッチストッパ層は、前記ソース電極と前記ドレーン電極が前記活性層の周辺領域のみにコンタクトされるようにする島構造islandstructureを有することを特徴とする請求項5に記載の酸化物半導体薄膜トランジスタ。前記活性層は、インジウムIn、亜鉛Zn、ガリウムGa、ステニュムSnのうち、少なくとも一つ以上を含む酸化物系列の物質で形成されることを特徴とする請求項1に記載の酸化物半導体薄膜トランジスタ。前記酸化物系列の物質はリチウムLi、ナトリウムNa、マンガンMn、ニッケルNi、パラジウムPd、銅Cu、カドミウムCd、炭素C、窒素N、リンP、チタンTi、ジルコニウムZr、ハフニウムHf、バナジウムV、ルテニウムRu、ゲルマニウムGe、錫Sn、及びフッ素Fのうち、少なくとも一つ以上をさらに含むことを特徴とする請求項8に記載の酸化物半導体薄膜トランジスタ。前記酸化物系列の物質は、電子キャリア濃度が1012/cm3~1018/cm3であることを特徴とする請求項8に記載の酸化物半導体薄膜トランジスタ。基板の上部に第1面積を有するゲート電極を形成する段階と、前記ゲート電極をカバーするために前記ゲート電極の上部にゲート絶縁膜を形成する段階と、前記ゲート絶縁膜の上部に前記第1面積より狭い第2面積を有する活性層を形成する段階と、前記活性層の上部に前記活性層のソース領域及びドレーン領域に各々コンタクトするソース電極及びドレーン電極を形成する段階と、前記活性層、前記ソース電極、及び前記ドレーン電極をカバーする保護膜を形成する段階と、を含む酸化物半導体薄膜トランジスタの製造方法。前記活性層及び前記ソース電極と前記ドレーン電極との間にエッチストッパ層etchstopperlayerを形成する段階をさらに含むことを特徴とする請求項11に記載の酸化物半導体薄膜トランジスタの製造方法。前記ゲート絶縁膜は、前記第2面積より狭い第3面積を有し、上部に突出した突出領域を含むことを特徴とする請求項12に記載の酸化物半導体薄膜トランジスタの製造方法。前記活性層は、前記突出領域によって周辺領域より中央領域が上部に突出して曲がった形態を有することを特徴とする請求項13に記載の酸化物半導体薄膜トランジスタの製造方法。前記中央領域は、前記活性層のチャネル領域を含み、前記周辺領域は前記活性層の前記ソース領域及び前記ドレーン領域を含むことを特徴とする請求項14に記載の酸化物半導体薄膜トランジスタの製造方法。しかし、従来の酸化物半導体薄膜トランジスタは、ゲート電極に高電圧が印加されると、簡単に劣化し、または破壊される問題点があった。そこで、本発明は、上記問題に鑑みてなされたものであり、本発明の目的とするところは、高電圧に対する高い耐久性と信頼性を有する酸化物半導体薄膜トランジスタを提供することが可能な、新規かつ改良された酸化物半導体薄膜トランジスタ及びその製造方法を提供することにある。上記課題を解決するために、本発明の実施形態のある観点によれば、基板の上部に形成されて第1面積を有するゲート電極、前記ゲート電極をカバーするために前記ゲート電極の上部に形成されるゲート絶縁膜、前記ゲート絶縁膜の上部に形成されて前記第1面積より狭い第2面積を有する活性層、前記活性層のソース領域にコンタクトし、前記活性層の上部に形成されるソース電極、前記活性層のドレーン領域にコンタクトし、前記活性層の上部に形成されるドレーン電極、並びに前記活性層、前記ソース電極及び前記ドレーン電極をカバーする保護膜を含む酸化物半導体薄膜トランジスタが提供される。一実施形態において、前記ゲート絶縁膜は、前記第2面積より狭い第3面積を有し、上部に突出した突出領域を含むことができる。一実施形態において、前記活性層は前記突出領域によって周辺領域より中央領域が上部に突出して曲がった形態を有することができる。一実施形態において、前記中央領域は前記活性層のチャネル領域を含むことができ、前記周辺領域は前記活性層の前記ソース領域及び前記ドレーン領域を含むことができる。一実施形態において、前記酸化物半導体薄膜トランジスタは、前記活性層及び前記ソース電極と前記ドレーン電極との間に形成されるエッチストッパ層etchstopperlayerをさらに含むことができる。一実施形態において、前記エッチストッパ層は、前記ソース電極と前記ドレーン電極が前記活性層にホールhole形態でコンタクトするようにコンタクトホール構造contactholestructureを有することができる。一実施形態において、前記エッチストッパ層は、前記ソース電極と前記ドレーン電極が前記活性層の周辺領域のみにコンタクトするように島構造islandstructureを有することができる。一実施形態において、前記活性層はインジウムIn、亜鉛Zn、ガリウムGa、ステニュムSn、錫のうち、少なくとも一つ以上を含む酸化物系列の物質から形成されることができる。一実施形態において、前記酸化物系列の物質は、リチウムLi、ナトリウムNa、マンガンMn、ニッケルNi、パラジウムPd、銅Cu、カドミウムCd、炭素C、窒素N、リンP、チタンTi、ジルコニウムZr、ハフニウムHf、バナジウムV、ルテニウムRu、ゲルマニウムGe、錫Sn、及びフッ素Fのうち、少なくとも一つ以上をさらに含むことができる。一実施形態において、前記酸化物系列の物質は、電子キャリア濃度が1012/cm3~1018/cm3であってもよい。本発明の実施形態の他の観点によれば、基板の上部に第1面積を有するゲート電極を形成し、前記ゲート電極をカバーするために前記ゲート電極の上部にゲート絶縁膜を形成し、前記ゲート絶縁膜の上部に前記第1面積より狭い第2面積を有する活性層を形成し、前記活性層の上部に前記活性層のソース領域及びドレーン領域に各々コンタクトするソース電極及びドレーン電極を形成し、前記活性層、前記ソース電極、及び前記ドレーン電極をカバーする保護膜を形成する、酸化物半導体薄膜トランジスタの製造方法が提供される。一実施形態において、前記製造方法は、前記活性層及び前記ソース電極と前記ドレーン電極との間にエッチストッパ層etchstopperlayerをさらに形成することができる。一実施形態において、前記ゲート絶縁膜は前記第2面積より狭い第3面積を有し、上部に突出した突出領域を含むことができる。一実施形態において、前記活性層は前記突出領域によって周辺領域より中央領域が上部に突出して曲がった形態を有することができる。一実施形態において、前記中央領域は前記活性層のチャネル領域を含むことができ、前記周辺領域は前記活性層の前記ソース領域及び前記ドレーン領域を含むことができる。本発明の実施形態に係る酸化物半導体薄膜トランジスタは、ゲート電極に高電圧が印加されても簡単に劣化または破壊されない。即ち、酸化物半導体薄膜トランジスタは、高電圧に対する高い耐久性と信頼性を有する。このため、酸化物半導体薄膜トランジスタは、表示装置において高電圧が使われるゲートスキャン回路及びバックプレーンなどの基本構造として使われることができる。本発明の実施形態に係る酸化物半導体薄膜トランジスタの製造方法は、高電圧に対する高耐久性と信頼性を有する酸化物半導体薄膜トランジスタを製造することができる。以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。本明細書に開示されている本発明の実施形態に対して、特定の構造的ないし機能的説明は、単に本発明の実施形態を説明するための目的で例示されたものであり、本発明の実施形態は多様な形態で実施することができ、本明細書に説明された実施形態に限定されるものではない。本発明は多様な変更を加えることができ、種々の形態を有することができるが、特定の実施形態を図面に例示して本明細書に詳細に説明する。しかし、これは本発明を特定の開示形態に限定しようとするものではなく、本発明の思想及び技術範囲に含まれるすべての変更、均等物ないし代替物を含むと理解するべきである。本明細書において、第1、第2等の用語は多様な構成要素を説明するのに使用することができるが、これらの構成要素がこのような用語によって限定されてはならない。前記用語は一つの構成要素を他の構成要素から区別する目的で使われる。例えば、本発明の権利範囲から逸脱せずに第1構成要素は第2構成要素と命名することができ、類似に第2構成要素も第1構成要素と命名することができる。ある構成要素が他の構成要素に連結されている、または接続されていると言及された場合には、その他の構成要素に直接的に連結されていたり、接続されていることも意味するが、中間に他の構成要素が存在する場合も含むと理解するべきである。一方、ある構成要素が他の構成要素に直接連結されている、または直接接続されていると言及された場合には、中間に他の構成要素が存在しないと理解すべきである。構成要素の間の関係を説明する他の表現、すなわち~間にとすぐに~間にまたは~に隣接すると~に直接隣接する等も同じように解釈すべきである。本明細書で使用した用語は単に特定の実施形態を説明するために使用したもので、本発明を限定するものではない。単数の表現は文脈上明白に異なるように意味しない限り、複数の表現を含む。本明細書で、含むまたは有する等の用語は明細書上に記載された特徴、数字、段階、動作、構成要素、部品または、これを組み合わせたのが存在するということを示すものであって、一つまたはそれ以上の他の特徴や数字、段階、動作、構成要素、部品または、これを組み合わせたものなどの存在または、付加の可能性を、予め排除するわけではない。また、別に定義しない限り、技術的或いは科学的用語を含み、本明細書中において使用される全ての用語は本発明が属する技術分野で通常の知識を有する者であれば、一般的に理解するのと同一の意味を有する。一般的に使用される辞書において定義する用語と同じ用語は関連技術の文脈上に有する意味と一致する意味を有するものと理解するべきで、本明細書において明白に定義しない限り、理想的或いは形式的な意味として解釈してはならない。図1は本発明の一実施形態に係る酸化物半導体薄膜トランジスタの一例を示す断面図である。図1を参照すれば、酸化物半導体薄膜トランジスタ100は、下部ゲート構造bottomgatestructureで製造され、基板110、ゲート電極120、ゲート絶縁膜130、活性層140、エッチストッパ層150、ソース電極160、ドレーン電極170、及び保護膜180を含むことができる。一般的に、酸化物半導体薄膜トランジスタはアモルファスシリコン薄膜トランジスタamorphoussiliconthinfilmtransistorに比べてキャリア移動度carriermobilityが高く、且つスレッショルド電圧thresholdvoltageが大きくシフトされず高解像度highresolutionを実現する表示装置で多く使われている。しかし、従来の酸化物半導体薄膜トランジスタは、ゲート電極と活性層との間に発生する寄生キャパシタンスのため、ゲート電極の面積を活性層の面積より広くすることができないという限界がある。例えば、従来の酸化物半導体薄膜トランジスタを使う表示装置では、ゲート電極に印加される電圧が変動することに従って、寄生キャパシタンスによってピクセル電極の電圧が大きく変動するキックバックkickback現象が発生する場合がある。そこで、図1の酸化物半導体薄膜トランジスタ100は、ゲート電極120の面積を活性層140の面積より大きくし、エッチストッパ層150を具備してゲート電極120と活性層140との間に発生する寄生キャパシタンスを減少させることができる。以下、具体的に説明することにする。酸化物半導体薄膜トランジスタ100は、下部ゲート構造中でも逆スタガード構造reversestaggeredstructureで製造されることができるが、基板110、ゲート電極120、ゲート絶縁膜130、活性層140、エッチストッパ層150、ソース電極160、ドレーン電極170、及び保護膜180が次々と形成されることができる。基板110はシリコン半導体基板、ガラス基板、プラスチック基板などに相応することができる。ゲート電極120は、基板110の上部に形成され、活性層140の第2面積より広い第1面積を有することができる。この時、ゲート電極120はアルミニウムAl、クロムCr、モリブデンMo、モリブデンタングステンMoW等の金属または、伝導性ポリマconductivepolymer等から形成されることができる。一実施形態において、ゲート電極120は基板110の上部に所定の金属を蒸着し、蒸着された金属をパターニングする方式で形成することができる。この時、蒸着された金属は断層構造または多層構造を有することができる。実施形態により、基板110とゲート電極120との間にバッファ層図示せずが存在することができる。ゲート絶縁膜130はゲート電極120をカバーcoverしながらゲート電極120の上部に形成されることができる。この時、ゲート絶縁膜130はシリコン酸化物、シリコン窒化物などと同じ絶縁物質例えば、SiO2、SiNX、Ga2O3等から形成されて、ゲート電極120と活性層140を互いに絶縁させることができる。一実施形態において、ゲート絶縁膜130はゲート電極120の中央領域に対応する位置に活性層140の第2面積より狭い第3面積を有する突出領域を含むことができる。この時、突出領域は上部に突出してゲート絶縁膜130の上部に形成される活性層140の形態を決めることができる。活性層140はゲート絶縁膜130の上部に形成されて、ゲート電極120の第1面積より小さく、突出領域の第3面積より広い第2面積を有することができる。図1に示したように、活性層140はゲート電極120に空間的に重なることができる。一方、活性層140はゲート絶縁膜130の突出領域によって周辺領域より中央領域が上部に突出して曲がった形態を有することができる。即ち、活性層140の中央領域、周辺領域、及びこれらの間に位置する段差領域を含むことができる。一般的に、活性層140はチャネル領域channelregion、ソース領域sourceregion、及びドレーン領域drainregionを提供することができるが、前記中央領域はチャネル領域を含むことができ、前記周辺領域はソース領域とドレーン領域を含むことができる。一方、活性層140は酸化物系列の物質から形成されることができる。具体的に、活性層140は、インジウムIn、亜鉛Zn、ガリウムGa、ステニュムSnのうち、少なくとも一つ以上を含む酸化物系列の物質から形成されることができ、前記酸化物系列の物質はリチウムLi、ナトリウムNa、マンガンMn、ニッケルNi、パラジウムPd、銅Cu、カドミウムCd、炭素C、窒素N、のP、チタンTi、ジルコニウムZr、ハフニウムHf、バナジウムV、ルテニウムRu、ゲルマニウムGe、錫Sn、及びフッ素Fのうち、少なくとも一つ以上をさらに含むことができる。例えば、活性層140は、ZnO、ZnGaO、ZnInO、ZnSnO、GaInZnO、SnO2、CdSnO、GaSnO、TiSnO、CuAlO、SrCuO、LaCuOSなどの酸化物系列の物質から形成されることができる。但し、これは一つの例示であり、活性層140を形成するための酸化物系列の物質をこれらに限定することではない。この時、前記酸化物系列の物質は電子キャリア濃度が1012/cm3~1018/cm3であることができる。その結果、酸化物半導体薄膜トランジスタ100は、オフ状態で漏洩電流が減少することができ、オンオフ特性が改善されることができ、ピンチ-オフ状態で飽和電流が増加されることができる。実施形態により、活性層140とゲート絶縁膜130との間に酸化物からなった界面安定層図示せずが存在することができる。エッチストッパ層150は活性層140の上部に形成され、活性層140の一部領域をカバーすることができる。例えば、エッチストッパ層150は活性層140が、ソース電極160及びドレーン電極170にコンタクトしない非コンタクト領域をカバーすることができる。一実施形態において、エッチストッパ層150はゲート絶縁膜130の上部にエッチストップ物質で膜を形成し、活性層140がソース電極160及びドレーン電極170とコンタクトするソース領域とドレーン領域の上部に位置する膜をエッチングして除去する方式で形成されることができる。その結果、エッチストッパ層150には活性層140のソース領域一部とドレーン領域一部が露出するようにするコンタクトホールが形成されることができる。図1においてはソース電極160とドレーン電極170が活性層140にホール形態でコンタクトされるようにするコンタクトホール構造contactholestructureのエッチストッパ層150が図示されているが、エッチストッパ層150はソース電極160とドレーン電極170が活性層140の周辺領域のみにコンタクトされるようにする島構造islandstructureを有することもある。但し、これは一つの例示として、エッチストッパ層150の構造は要求される条件により多様に変更されることができる。それと共に、エッチストッパ層150はソース電極160及びドレーン電極170が活性層140にコンタクトする面積を減らすことによって、活性層140とゲート電極120との間に発生する寄生キャパシタンスを減少させることができる。一方、エッチストッパ層150は酸化物半導体薄膜トランジスタ100を製造する後続工程で、活性層140が外部に露出するということによって発生するダメージdamageを防止する保護膜の役割まで遂行することができる。ソース電極160とドレーン電極170はエッチストッパ層150の上部に形成され、各々活性層140のソース領域とドレーン領域にコンタクトすることができる。この時、ソース電極160とドレーン電極170はアルミニウムAl、クロムCr、モリブデンMo、モルリブデントンストンMoW等の金属で形成されることができる。一実施形態において、ソース電極160とドレーン電極170は、エッチストッパ層150に形成されたコンタクトホールが埋め立てできるようにエッチストッパ層150の上部に所定の金属を蒸着し、蒸着された金属をパターニングすることによって形成されることができる。この時、蒸着された金属は断層構造または多層構造を有することができる。保護膜180はエッチストッパ層150、ソース電極160、及びドレーン電極170をカバーするために、これらの上部に形成されることができる。この時、エッチストッパ層150は活性層140がソース電極160及びドレーン電極170にコンタクトしない非コンタクト領域をカバーするため、保護膜180が活性層140の代わりにエッチストッパ層150をカバーする。一実施形態において、保護膜180はシリコン酸化膜、シリコン窒化膜、遺棄絶縁膜などを所定の厚さで蒸着する方式で形成されることができる。それと共に、酸化物半導体薄膜トランジスタ100はゲート電極120の第1面積が活性層140の第2面積より広いためゲート電極120に高電圧が印加されても簡単に劣化または破壊されず、エッチストッパ層150によってソース電極160とドレーン電極170が活性層140にコンタクトする領域が狭いためゲート電極120と活性層140との間に発生する寄生キャパシタンスが減少することができる。それに、酸化物半導体薄膜トランジスタ100は高電圧に対する高耐久性と信頼性を有することができ、表示装置で高電圧が使われるゲートスキャン回路及びバックプレーンなどの基本構造として使われることができる。図2は図1の酸化物半導体薄膜トランジスタの他の例を示す断面図である。図2を参照すると、図2の酸化物半導体薄膜トランジスタ200は下部ゲート構造で製造され、基板210、ゲート電極220、ゲート絶縁膜230、活性層240、エッチストッパ層250、ソース電極260、ドレーン電極270、及び保護膜280を含むことができる。図1の酸化物半導体薄膜トランジスタ100はソース電極160とドレーン電極170が活性層140にホール形態でコンタクトされるようにするコンタクトホール構造のエッチストッパ層150を含んでいる反面、図2の酸化物半導体薄膜トランジスタ200はソース電極260とドレーン電極270が活性層140の周辺領域のみにコンタクトされるようにする島構造のエッチストッパ層250を含んでいる。従って、酸化物半導体薄膜トランジスタ200は、ゲート電極220の第1面積が活性層240の第2面積より広くてゲート電極220に高電圧が印加されても簡単に劣化または破壊されないこともある。また、酸化物半導体薄膜トランジスタ200はエッチストッパ層250によってソース電極260とドレーン電極270が活性層240にコンタクトするコンタクト領域が狭くてゲート電極220と活性層240との間に発生する寄生キャパシタンスが減少することができる。その結果、酸化物半導体薄膜トランジスタ100、200は、高電圧に対する高耐久性と信頼性を有することができて、液晶表示装置及び有機電界発光表示装置などと同じ表示装置で高電圧が印加されるゲートスキャン回路及びバックプレーンなどの基本構造として使われることができる。図3は図1の酸化物半導体薄膜トランジスタを製造する製造方法を示すフローチャートである。図3を参照すると、酸化物半導体薄膜トランジスタ100の製造方法は、基板110の上部に第1面積を有するゲート電極120を形成ステップS110と、ゲート電極120をカバーするためにゲート電極120の上部にゲート絶縁膜130を形成ステップS120し、ゲート絶縁膜130の上部に第1面積より狭い第2面積を有する活性層140を形成ステップS130することができる。また、酸化物半導体薄膜トランジスタ100の製造方法は活性層140の上部にエッチストッパ層150を形成ステップS140し、エッチストッパ層150の上部に活性層140のソース領域とドレーン領域に各々コンタクトするソース電極160及びドレーン電極170を形成ステップS150し、エッチストッパ層150、ソース電極160、及びドレーン電極170をカバーする保護膜180を形成ステップS160することができる。基板110の上部に第1面積を有するゲート電極120が形成ステップS110することできる。この時、ゲート電極120の第1面積が活性層140の第2面積より広く製造される。一実施形態において、ゲート電極120は基板110の上部に所定の金属を蒸着し、蒸着された金属をパターニングする方式で形成されることができる。以後、ゲート電極120をカバーするためにゲート電極120の上部にゲート絶縁膜130が形成ステップS120することができる。一実施形態において、ゲート絶縁膜130は、ゲート電極120の中央領域に対応する位置に活性層140の第2面積より狭い第3面積を有する突出領域を含むように形成することができる。この時、突出領域は上部に突出してゲート絶縁膜130の上部に形成される活性層140の形態を決めることができる。以後、ゲート絶縁膜130の上部に第1面積より狭い第2面積を有する活性層140が形成ステップS130することができる。一実施形態において、活性層140はゲート絶縁膜130の突出領域によって周辺領域より中央領域が上部に突出して曲がった形態を有することができる。それに、活性層140はゲート絶縁膜130の突出領域によって周辺領域より中央領域が上部に突出して曲がった形態を有することができる。即ち、活性層140は中央領域、周辺領域及びこれらの間に位置する段差領域を含むことができ、ゲート電極120に空間的に重なることができる。以後、活性層140の上部に活性層140の一部領域をカバーするエッチストッパ層150が形成ステップS140することができる。一実施形態において、エッチストッパ層150はゲート絶縁膜130の上部にエッチストップ物質で膜を形成し、活性層140がソース電極160及びドレーン電極170とコンタクトするソース領域とドレーン領域の上部に位置する膜をエッチングして除去する方式で形成されることができる。以後、エッチストッパ層150の上部にソース電極160及びドレーン電極170が形成ステップS150されることができる。一実施形態において、ソース電極160とドレーン電極170は、エッチストッパ層150に形成されたコンタクトホールが埋め立てされるようにエッチストッパ層150の上部に所定の金属を蒸着し、蒸着された金属をパターニングすることによって形成されることができる。以後、エッチストッパ層150、ソース電極160及びドレーン電極170をカバーする保護膜180が形成ステップS160されることができる。この時、エッチストッパ層150は活性層140がソース電極160及びドレーン電極170にコンタクトしない非コンタクト領域をカバーするため、保護膜180が活性層140の代わりにエッチストッパ層150をカバーすることである。一方、基板110とゲート電極120との間にはバッファ層図示せずが形成されることができ、活性層140とゲート絶縁膜130との間には酸化物からなった界面安定層図示せずが形成されることもできる。そのように、酸化物半導体薄膜トランジスタ100の製造方法は、ゲート電極120が活性層140より広い面積を有するように形成し、寄生キャパシタンスを減少させるエッチストッパ層150を含むため、高電圧に対する高耐久性と信頼性を有する酸化物半導体薄膜トランジスタを製造することができる。以下、図4~図10を参照して酸化物半導体薄膜トランジスタ100が製造される製造過程を具体的に説明する。図4~図10は図1の酸化物半導体薄膜トランジスタが製造される過程を示す断面図である。図4を参照すると、基板110が準備されることができる。一実施形態において、基板110はシリコン半導体基板、ガラス基板、プラスチック基板などで準備されることができる。図5を参照すると、活性層140の第2面積より広い第1面積を有するゲート電極120が基板110の上部に形成されることができる。それに、活性層140はゲート電極120に空間的に重なることができる。ゲート電極120はアルミニウムAl、クロムCr、モリブデンMo、モリブデンタングステンMoW等の金属または伝導性ポリマ等で形成されることができる。一実施形態において、ゲート電極120は基板110の上部に所定の金属を蒸着し、蒸着された金属をパターニングする方式で形成されることができる。この時、蒸着された金属は断層構造または多層構造を有することができる。一方、実施形態により、バッファ層図示せずが基板110とゲート電極120との間に形成されてこれらの間でバッファ役割を遂行することができる。このような場合に、ゲート電極120はバッファ層図示せずの上部に所定の金属を蒸着と、蒸着された金属をパターニングする方式で形成されることができる。図6を参照すると、ゲート絶縁膜130がゲート電極120をカバーするためにゲート電極120の上部に形成されることができる。ゲート絶縁膜130はシリコン酸化物、シリコン窒化物などと同じ絶縁物質例えば、SiO2、SiNX、Ga2O3等から形成し、ゲート電極120と活性層140を互いに絶縁させることができる。一実施形態において、ゲート絶縁膜130はゲート電極120の中央領域に対応する位置に活性層140の第2面積より狭い第3面積を有する突出領域を含むことができる。突出領域は上部に突出してゲート絶縁膜130の上部に形成される活性層140の形態を決めることができる。その結果、活性層140は突出領域によって周辺領域より中央領域が上部に突出して曲がった形態を有することができる。一方、実施形態により、ゲート絶縁膜130の上部には酸化物系列の物質からなった界面安定層図示せずが形成されることもできる。図7を参照すると、活性層140がゲート絶縁膜130の上部に形成されることができる。上述のように、活性層140はゲート電極120に空間的に重なることができる。この時、活性層140の第2面積はゲート電極120の第1面積より小さく、ゲート絶縁膜130に形成される突出領域の第3面積より広いこともできる。それに、活性層140はゲート絶縁膜130の突出領域によって周辺領域より中央領域が上部に突出して曲がった形態を有することができる。即ち、活性層140は中央領域、周辺領域、及びこれらの間に位置する段差領域を含むことができる。一般的に、活性層140はチャネル領域、ソース領域、及びドレーン領域を提供することができるが、前記中央領域はチャネル領域を含むことができ、前記周辺領域はソース領域とドレーン領域を含むことができる。一方、活性層140は酸化物系列の物質から形成されることができる。具体的に、活性層140はインジウムIn、亜鉛Zn、ガリウムGa、ステニュムSnのうち、少なくとも一つ以上を含む酸化物系列の物質から形成されることができ、前記酸化物系列の物質はリチウムLi、ナトリウムNa、マンガンMn、ニッケルNi、パラジウムPd、銅Cu、カドミウムCd、炭素C、窒素N、リンP、チタンTi、ジルコニウムZr、ハフニウムHf、バナジウムV、ルテニウムRu、ゲルマニウムGe、錫Sn、及びフッ素Fのうち、少なくとも一つ以上をさらに含むことができる。例えば、活性層140は、ZnO、ZnGaO、ZnInO、ZnSnO、GaInZnO、SnO2、CdSnO、GaSnO、TiSnO、CuAlO、SrCuO、LaCuOSなどの酸化物系列の物質から形成されることができる。ただし、これは一つの例示として、活性層140を形成するための酸化物系列の物質はこれらに限定されることではない。一実施形態において、活性層140はゲート絶縁膜130の上部に前記酸化物系列の物質をスパッタ法sputtering、電子ビーム蒸着法electronbeamevaporation、熱蒸着法thermalevaporation、レーザー分子ビーム蒸着法lasermolecularbeamepitaxyevaporation、パルスレーザー蒸着法pulsedlaserdeposition等のような物理的気相蒸着法PhysicalVaporDeposition;PVDで蒸着した後、蒸着された酸化物系列の物質をパターニングする方式で形成することができる。この時、前記酸化物系列の物質は電子キャリア濃度が1012/cm3~1018/cm3であることができる。その結果、酸化物半導体薄膜トランジスタ100はオフ状態で漏洩電流が減少することができ、オンオフ特性が改善されることができ、ピンチ-オフ状態で飽和電流及びスイッチング速度などが向上することができる。図8を参照すると、エッチストッパ層150が活性層140の上部に形成され、活性層140の一部領域をカバーすることができる。例えば、エッチストッパ層150は、活性層140がソース電極160及びドレーン電極170にコンタクトしない非コンタクト領域をカバーすることができる。一実施形態において、エッチストッパ層150はゲート絶縁膜130の上部にエッチストップ物質で膜を形成し、活性層140がソース電極160及びドレーン電極170とコンタクトするソース領域とドレーン領域の上部に位置する膜をエッチングして除去する方式で形成されることができる。その結果、エッチストッパ層150には活性層140のソース領域の一部とドレーン領域の一部が露出するようにするコンタクトホールが形成されることができる。その後、ソース電極160とドレーン電極170が前記コンタクトホールを通じて前記ソース領域と前記ドレーン領域に各々コンタクトすることができる。それと関連して、エッチストッパ層150がいかなる構造を有するかにより、前記コンタクトホールの位置と形態は変更されることができる。図8ではソース電極160とドレーン電極170が、活性層140にホール形態でコンタクトされるようにするコンタクトホール構造のエッチストッパ層150が図示されているが、図2に図示されたように、エッチストッパ層150はソース電極160とドレーン電極170が活性層140の周辺領域のみにコンタクトされるようにする島構造を有することもできる。ただし、これは一つの例示として、エッチストッパ層150の構造は要求される条件により多様に変更されることができる。上述のように、酸化物半導体薄膜トランジスタ100でゲート電極120の第1面積は活性層140の第2面積より広い。その結果、ゲート電極120と活性層140との間に寄生キャパシタンスが発生する。しかし、酸化物半導体薄膜トランジスタ100はエッチストッパ層150を含んで、ソース電極160及びドレーン電極170が活性層140にコンタクトする面積を減らすことによって、活性層140とゲート電極120との間で発生する寄生キャパシタンスを減少させることができる。一方、エッチストッパ層150は酸素との結合力を有する無機酸化物で形成されることができる。そのように、エッチストッパ層150が酸素との結合力を有する無機酸化物で形成されるため、酸化物半導体薄膜トランジスタ100を製造する後続工程において、エッチストッパ層150は活性層140が外部に露出されることによって発生するダメージを防止するための保護膜の役割まで遂行することができる。図9を参照すると、ソース電極160とドレーン電極170がエッチストッパ層150の上部に形成されることができる。この時、ソース電極160とドレーン電極170はアルミニウムAl、クロムCr、モリブデンMo、モルリブデントンストンMoW等の金属で形成されることができる。一実施形態において、ソース電極160とドレーン電極170はエッチストッパ層150に形成されたコンタクトホールが埋め立てられるようにエッチストッパ層150の上部に所定の金属を蒸着し、蒸着された金属をパターニングすることによって形成されることができる。この時、蒸着された金属は断層構造または多層構造を有することができる。従って、ソース電極160及びドレーン電極170の各々は、活性層140のソース領域とドレーン領域にコンタクトすることができる。例えば、エッチストッパ層150がコンタクトホール構造を有する場合、ソース電極160及びドレーン電極170は、活性層140にホール形態でソース領域とドレーン領域にコンタクトすることができ、エッチストッパ層150が島構造を有する場合、ソース電極160及びドレーン電極170は、活性層140の周辺領域のみにコンタクトされることができる。図10を参照すると、保護膜180はエッチストッパ層150、ソース電極160、及びドレーン電極170をカバーするためにこれらの上部に形成されることができる。この時、エッチストッパ層150は活性層140がソース電極160及びドレーン電極170にコンタクトしない非コンタクト領域をカバーするため、保護膜180が活性層140の代わりにエッチストッパ層150をカバーすることである。一実施形態において、保護膜180はシリコン酸化膜、シリコン窒化膜、遺棄絶縁膜などを所定の厚さで蒸着する方式で形成することができる。上述のように、酸化物半導体薄膜トランジスタ100は、ゲート電極120の第1面積が活性層140の第2面積より広いためゲート電極120に高電圧が印加されても簡単に劣化または破壊されず、エッチストッパ層150によってソース電極160とドレーン電極170が活性層140にコンタクトする領域が狭いためゲート電極120と活性層140との間に発生する寄生キャパシタンスが減少することができる。それに、酸化物半導体薄膜トランジスタ100は高電圧に対する高耐久性と信頼性を有することができ、表示装置で高電圧が使われるゲートスキャン回路及びバックプレーンなどの基本構造として使われることができる。図11は従来の酸化物半導体薄膜トランジスタの高電圧に対する耐久性及び信頼性を示すグラフであり、図12は図1の酸化物半導体薄膜トランジスタの高電圧に対する耐久性及び信頼性を示すグラフである。図11及び図12を参照すると、酸化物半導体薄膜トランジスタでゲート電極に印加されるゲート電圧Vgによりドレーン電極に流れるドレーン電流Idの変化とストレス時間stresstimeにともなうスレッショルド電圧Vthの変化を示すグラフ以下、電流-電圧トランスファ特性というが図示されている前記電流-電圧トランスファ特性はチャネル幅対長さの比率が5010μmである酸化物半導体薄膜トランジスタに対して2時間のストレス時間の間、ゲート-ソース電圧Vgsを45Vで印加することによって測定された。この時、基準波形REFは基準状態の電流-電圧トランスファ特性を示し、30分波形30minは30分が経過した後に変化された電流-電圧トランスファ特性を示し、60分波形60minは60分が経過した後に変化した電流-電圧トランスファ特性を示し、90分波形90minは90分が経過した後に変化した電流-電圧トランスファ特性を示し、120分波形120minは120分が経過した後に変化した電流-電圧トランスファ特性を示す。図11に示したように、従来の酸化物半導体薄膜トランジスタはゲート電極に高電圧が持続的に印加される場合、素子が劣化または破壊されて基準状態の電流-電圧トランスファ特性を維持することができない。実際に、液晶表示装置及び有機電界発光表示装置などのような表示装置で、ゲートスキャン回路の基本構造として使われる酸化物半導体薄膜トランジスタに45Vのゲート-ソース電圧Vgsが印加される区間は一フレームframeごとに一回ずつ反復されることができる。それに、従来の酸化物半導体薄膜トランジスタはこのような高電圧区間で劣化または破壊されるため、前記表示装置にゲートブロック欠陥GateBlockDefect;GBD及びゲートオープンGateOpen;G/O等のような不良を招くようになる。また、メモリ用表示装置が研究されるということによって、メモリ用表示装置のバックプレーンの基本構造として使われる酸化物半導体薄膜トランジスタに40V以上の駆動電圧が印加されている。それに、従来の酸化物半導体薄膜トランジスタはこのような高電圧の駆動電圧によって劣化または破壊されるため、前記メモリ用表示装置が正常に動作できない原因になる場合がある。反面、図12に示したように、図1の酸化物半導体薄膜トランジスタ100はゲート電極に高電圧が持続的に印加される場合でも、素子が劣化または破壊されずに、基準状態の電流-電圧トランスファ特性を実質的に維持することができる。例えば、図1の酸化物半導体薄膜トランジスタ100に45Vのゲート-ソース電圧Vgsが持続的に印加されているにもかかわらず、スレッショルド電圧Vthは初期135Vで2時間経過後にも39Vを維持して略26Vの変化のみを伴っている。それと共に、図1の酸化物半導体薄膜トランジスタ100はゲート電極120の第1面積を活性層140の第2面積より広くし、ゲート電極120と活性層140との間に発生する寄生キャパシタンスを減少させるためのエッチストッパ層150を備えることによって、高電圧に対する高耐久性と信頼性を確保することができる。従って、図1の酸化物半導体薄膜トランジスタ100は、従来の酸化物半導体薄膜トランジスタとは異なって、液晶表示装置及び有機電界発光表示装置などのような表示装置で高電圧が印加されるゲートスキャン回路及びバックプレーンなどの基本構造として使われることができる。図13は本発明の他の実施形態に係る酸化物半導体薄膜トランジスタを示す断面図である。図13を参照すると、酸化物半導体薄膜トランジスタ300は下部ゲート構造で製造され、基板310、ゲート電極320、ゲート絶縁膜330、活性層340、ソース電極360、ドレーン電極370、及び保護膜380を含むことができる。酸化物半導体薄膜トランジスタ300は、下部ゲート構造中でも逆スタガード構造で製造されるが、基板310、ゲート電極320、ゲート絶縁膜330、活性層340、ソース電極360とドレーン電極370及び保護膜380が次々と形成されることができる。基板310はシリコン半導体基板、ガラス基板、プラスチック基板などに相応することができる。ゲート電極320は、基板310の上部に形成され、活性層340の第2面積より広い第1面積を有することができる。この時、ゲート電極320はアルミニウムAl、クロムCr、モリブデンMo、モリブデンタングステンMoW等の金属または伝導性ポリマ等で形成されることができる。一実施形態において、ゲート電極320は基板310の上部に所定の金属を蒸着し、蒸着された金属をパターニングする方式で形成されることができる。この時、蒸着された金属は断層構造または多層構造を有することができる。実施形態により、基板310とゲート電極320との間にバッファ層図示せずが存在することができる。ゲート絶縁膜330はゲート電極320をカバーしながらゲート電極320の上部に形成されることができる。この時、ゲート絶縁膜330はシリコン酸化物、シリコン窒化物などのような絶縁物質例えば、SiO2、SiNX、Ga2O3等で形成され、ゲート電極320と活性層340を互いに絶縁させることができる。一実施形態において、ゲート絶縁膜330はゲート電極320の中央領域に対応する位置に活性層340の第2面積より狭い第3面積を有する突出領域を含むことができる。この時、突出領域は上部に突出してゲート絶縁膜330の上部に形成される活性層340の形態を決めることができる。活性層340はゲート絶縁膜330の上部に形成され、ゲート電極320の第1面積より狭く、突出領域の第3面積より広い第2面積を有することができる。図13に示されたように、活性層340はゲート電極320に空間的に重なることができる。一方、活性層340はゲート絶縁膜330の突出領域によって周辺領域より中央領域が上部に突出して曲がった形態を有することができる。即ち、活性層340の中央領域、周辺領域及びこれらの間に位置する段差領域を含むことができる。一般的に、活性層340はチャネル領域、ソース領域、及びドレーン領域を提供できるが、前記中央領域はチャネル領域を含むことができ、前記周辺領域はソース領域とドレーン領域を含むことができる。一方、活性層340は酸化物系列の物質で形成することができる。具体的に、活性層340はインジウムIn、亜鉛Zn、ガリウムGa、ステニュムSnのうち、少なくとも一つ以上を含む酸化物系列の物質で形成されることができ、前記酸化物系列の物質はリチウムLi、ナトリウムNa、マンガンMn、ニッケルNi、パラジウムPd、銅Cu、カドミウムCd、炭素C、窒素N、のP、チタンTi、ジルコニウムZr、ハフニウムHf、バナジウムV、ルテニウムRu、ゲルマニウムGe、錫Sn及びフッ素Fのうち、少なくとも一つ以上をさらに含むことができる。例えば、活性層340はZnO、ZnGaO、ZnInO、ZnSnO、GaInZnO、SnO2、CdSnO、GaSnO、TiSnO、CuAlO、SrCuO、LaCuOSなどの酸化物系列の物質で形成されることができる。ただし、これは一つの例示であって、活性層340を形成するための酸化物系列の物質はこれらに限定されるのではない。この時、前記酸化物系列の物質は電子キャリア濃度が1012/cm3~1018/cm3であることができる。その結果、酸化物半導体薄膜トランジスタ300はオフ状態で漏洩電流が減少することができ、オンオフ特性が改善されることができ、ピンチ-オフ状態で飽和電流及びスイッチング速度などが向上されることができる。実施形態により、活性層340とゲート絶縁膜330との間に酸化物からなる界面安定層図示せずが存在することができる。ソース電極360とドレーン電極370は、活性層340の上部に形成され、各々活性層340のソース領域とドレーン領域にコンタクトすることができる。この時、ソース電極360とドレーン電極370はアルミニウムAl、クロムCr、モリブデンMo、モルリブデントンストンMoW等の金属で形成されることができる。一実施形態において、ソース電極360とドレーン電極370は活性層340の上部に所定の金属を蒸着し、蒸着された金属をパターニングすることによって形成されることができる。この時、蒸着された金属は、断層構造または多層構造を有することができ、ソース電極360とドレーン電極370が活性層340にコンタクトする面積は前記パターニング時に決定されることができる。保護膜380は活性層340、ソース電極360、及びドレーン電極370をカバーするためにこれらの上部に形成されることができる。一実施形態において、保護膜380はシリコン酸化膜、シリコン窒化膜、有機絶縁膜などを所定の厚さで蒸着する方式で形成されることができる。これと共に、酸化物半導体薄膜トランジスタ300はゲート電極320の第1面積が活性層340の第2面積より広いのでゲート電極320に高電圧が印加されても簡単に劣化または破壊されず、ソース電極360とドレーン電極370が活性層340にコンタクトされる領域を狭く調節するのでゲート電極320と活性層340との間に発生する寄生キャパシタンスが減少することができる。それに、酸化物半導体薄膜トランジスタ300は高電圧に対する高耐久性と信頼性を有することができ、表示装置で高電圧が使われるゲートスキャン回路及びバックプレーンなどの基本構造として使われることができる。図14は、図13の酸化物半導体薄膜トランジスタを製造する製造方法を示すフローチャートである。図14を参照すると、酸化物半導体薄膜トランジスタ300の製造方法は基板310の上部に第1面積を有するゲート電極320を形成ステップS310と、ゲート電極320をカバーするためにゲート電極320の上部にゲート絶縁膜330を形成ステップS320し、ゲート絶縁膜330の上部に第1面積より狭い第2面積を有する活性層340を形成ステップS330することができる。また、酸化物半導体薄膜トランジスタ300の製造方法は活性層340の上部に活性層340のソース領域とドレーン領域に各々コンタクトするソース電極360及びドレーン電極370を形成ステップS340し、活性層340、ソース電極360、及びドレーン電極370をカバーする保護膜380を形成ステップS350することができる。基板310の上部に第1面積を有するゲート電極320が形成ステップS310することができる。この時、ゲート電極320の第1面積が活性層340の第2面積より広いように製造される。一実施形態において、ゲート電極320は基板310の上部に所定の金属を蒸着し、蒸着された金属をパターニングする方式で形成されることができる。その後、ゲート電極320をカバーするためにゲート電極320の上部にゲート絶縁膜330が形成ステップS320することができる。一実施形態において、ゲート絶縁膜330はゲート電極320の中央領域に対応する位置に活性層340の第2面積より狭い第3面積を有する突出領域を含むように形成されることができる。この時、突出領域は上部に突出してゲート絶縁膜330の上部に形成される活性層340の形態を決めることができる。その後、ゲート絶縁膜330の上部に第1面積より狭い第2面積を有する活性層340が形成ステップS330されることができる。一実施形態において、活性層340はゲート絶縁膜330の突出領域によって周辺領域より中央領域が上部に突出して曲がった形態を有することができる。それに、活性層340はゲート絶縁膜330の突出領域によって周辺領域より中央領域が上部に突出して曲がった形態を有することができる。即ち、活性層340は中央領域、周辺領域及びこれらの間に位置する段差領域を含むことができ、ゲート電極320に空間的に重なることができる。その後、活性層340の上部に活性層340のソース領域とドレーン領域に各々コンタクトするソース電極360及びドレーン電極370が形成ステップS340されることができる。一実施形態において、ソース電極360とドレーン電極370は活性層340の上部に所定の金属を蒸着し、蒸着された金属をパターニングすることによって形成されることができる。この時、ソース電極360とドレーン電極370が活性層340にコンタクトする面積は前記パターニング時に決定されることができる。その後、活性層340、ソース電極360、及びドレーン電極370をカバーする保護膜380が形成ステップS350されることができる。一方、基板310とゲート電極320との間にはバッファ層図示せずが形成されることができ、活性層340とゲート絶縁膜330との間には酸化物からなる界面安定層図示せずが形成されることもできる。それと共に、酸化物半導体薄膜トランジスタ300の製造方法はゲート電極320が活性層340より広い面積を有するように形成し、ソース電極360とドレーン電極370が活性層340にコンタクトされる領域を狭く調節するため、高電圧に対する高耐久性と信頼性を有する酸化物半導体薄膜トランジスタを製造することができる。以下、図15~図20を参照して、酸化物半導体薄膜トランジスタ300が製造される製造過程を具体的に説明する。図15~図20は、図13の酸化物半導体薄膜トランジスタが製造される過程を示す断面図である。図15を参照すると、基板310が準備されることができる。一実施形態において、基板310はシリコン半導体基板、ガラス基板、プラスチック基板などで準備されることができる。図16を参照すると、活性層340の第2面積より広い第1面積を有するゲート電極320が基板310の上部に形成されることができる。それに、活性層340はゲート電極320に空間的に重なることができる。ゲート電極320はアルミニウムAl、クロムCr、モリブデンMo、モリブデンタングステンMoW等の金属または伝導性ポリマ等で形成されることができる。一実施形態において、ゲート電極320は基板310の上部に所定の金属を蒸着し、蒸着された金属をパターニングする方式で形成されることができる。この時、蒸着された金属は断層構造または多層構造を有することができる。一方、実施形態により、バッファ層図示せずが基板310とゲート電極320の間に形成されてこれらとの間でバッファ役割を遂行することができる。このような場合に、ゲート電極320はバッファ層図示せずの上部に所定の金属を蒸着し、蒸着された金属をパターニングする方式で形成されることができる。図17を参照すると、ゲート絶縁膜330がゲート電極320をカバーするためにゲート電極320の上部に形成されることができる。ゲート絶縁膜330は、シリコン酸化物、シリコン窒化物などのような絶縁物質例えば、SiO2、SiNX、Ga2O3等で形成され、ゲート電極320と活性層340を互いに絶縁させることができる。一実施形態において、ゲート絶縁膜330はゲート電極320の中央領域に対応する位置に活性層340の第2面積より狭い第3面積を有する突出領域を含むことができる。突出領域は上部に突出してゲート絶縁膜330の上部に形成される活性層340の形態を決めることができる。その結果、活性層340は突出領域によって周辺領域より中央領域が上部に突出して曲がった形態を有することができる。一方、実施形態により、ゲート絶縁膜330の上部には酸化物系列の物質からなる界面安定層図示せずが形成されることもできる。図18を参照すると、活性層340がゲート絶縁膜330の上部に形成されることができる。上述のように、活性層340はゲート電極320に空間的に重なることができる。この時、活性層340の第2面積はゲート電極320の第1面積より狭く、ゲート絶縁膜330に形成される突出領域の第3面積より広いこともある。それに、活性層340はゲート絶縁膜330の突出領域によって周辺領域より中央領域が上部に突出して曲がった形態を有することができる。即ち、活性層340は中央領域、周辺領域、及びこれらの間に位置する段差領域を含むことができる。一般的に、活性層340はチャネル領域、ソース領域、及びドレーン領域を提供することができるが、前記中央領域はチャネル領域を含むことができ、前記周辺領域はソース領域とドレーン領域を含むことができる。一方、活性層340は酸化物系列の物質で形成されることができる。具体的に、活性層340はインジウムIn、亜鉛Zn、ガリウムGa、ステニュムSnのうち、少なくとも一つ以上を含む酸化物系列の物質で形成されることができ、前記酸化物系列の物質は、リチウムLi、ナトリウムNa、マンガンMn、ニッケルNi、パラジウムPd、銅Cu、カドミウムCd、炭素C、窒素N、リンP、チタンTi、ジルコニウムZr、ハフニウムHf、バナジウムV、ルテニウムRu、ゲルマニウムGe、錫Sn、及びフッ素Fのうち、少なくとも一つ以上をさらに含むことができる。例えば、活性層340は、ZnO、ZnGaO、ZnInO、ZnSnO、GaInZnO、SnO2、CdSnO、GaSnO、TiSnO、CuAlO、SrCuO、LaCuOSなどの酸化物系列の物質で形成されることができる。ただし、これは一つの例示であって、活性層340を形成するための酸化物系列の物質はこれらに限定されることではない。一実施形態において、活性層340はゲート絶縁膜330の上部に前記酸化物系列の物質をスパッタ法、電子ビーム蒸着法、熱蒸着法、レーザー分子ビーム蒸着法、パルスレーザー蒸着法などのような物理的気相蒸着法で蒸着した後に、蒸着された酸化物系列の物質をパターニングする方式で形成することができる。この時、前記酸化物系列の物質は、電子キャリア濃度が1012/cm3~1018/cm3であることができる。その結果、酸化物半導体薄膜トランジスタ300は、オフ状態で漏洩電流が減少することができ、オンオフ特性が改善されることができ、ピンチ-オフ状態で飽和電流及びスイッチング速度などが向上されることができる。図19を参照すると、ソース電極360とドレーン電極370が活性層340の上部に形成されることができる。この時、ソース電極360とドレーン電極370は、アルミニウムAl、クロムCr、モリブデンMo、モルリブデントンストンMoW等の金属で形成されることができる。一実施形態において、ソース電極360とドレーン電極370は活性層340の上部に所定の金属を蒸着し、蒸着された金属をパターニングすることによって形成されることができる。この時、蒸着された金属は断層構造または多層構造を有することができ、ソース電極360とドレーン電極370が活性層340にコンタクトする面積は前記パターニング時に決定されることができる。従って、ソース電極360及びドレーン電極370は、各々活性層340のソース領域とドレーン領域にコンタクトすることができる。図20を参照すると、保護膜380は活性層340、ソース電極360、及びドレーン電極370をカバーするためにこれらの上部に形成されることができる。一実施形態において、保護膜380はシリコン酸化膜、シリコン窒化膜、有機絶縁膜などを所定厚さで蒸着する方式で形成することができる。上述のように、酸化物半導体薄膜トランジスタ300は、ゲート電極320の第1面積が活性層340の第2面積より広いためゲート電極320に高電圧が印加されても簡単に劣化または破壊されず、ソース電極360とドレーン電極370が活性層340にコンタクトされる領域を狭く調節するのでゲート電極320と活性層340との間に発生する寄生キャパシタンスが減少されることができる。それに、酸化物半導体薄膜トランジスタ300は高電圧に対する高耐久性と信頼性を有することができ、表示装置で高電圧が使われるゲートスキャン回路及びバックプレーンなどの基本構造として使われることができる。図21は本発明の実施形態に係る酸化物半導体薄膜トランジスタを備える表示装置のバックプレーンを示す図面である。図21を参照すると、表示装置のバックプレーン1000は互いに交差するゲートラインGLとデータラインDLにより定義される所定領域に複数のピクセルP1、P2を備えることができる。この時、ピクセルP1、P2の各々はスイッチング素子、液晶キャパシタ、及びストレージキャパシタを含むことができるが、スイッチング素子として酸化物半導体薄膜トランジスタTFTが使われることができる。酸化物半導体薄膜トランジスタTFTは下部表示板に備わることができ、ゲートラインGL、データラインDL、及び液晶キャパシタに接続されることができる。それに、酸化物半導体薄膜トランジスタTFTはゲートラインGLから供給されるゲート信号に応じてデータラインDLから供給されるデータ信号を液晶キャパシタに供給することができる。具体的に、酸化物半導体薄膜トランジスタTFTはゲート電極を通じてゲートラインGLに接続されることができ、ソース電極を通じてデータラインDLに接続されることができ、ドレーン電極を通じて液晶キャパシタに接続されることができる。一般的に、液晶キャパシタはピクセル電極に印加されるデータ信号と共通電極に印加される共通電圧の電位差で充電されて、このような充電電圧に基づいて液晶層の光透過率を調節することができる。このために、液晶キャパシタは下部表示板に備わったピクセル電極と上部表示板に備わった共通電極を含むことができ、ピクセル電極と共通電極との間には液晶層を含むことができる。ただし、図21では液晶キャパシタとして酸化物半導体薄膜トランジスタTFTに接続されたピクセル電極のみが示されている。図21に示したように、酸化物半導体薄膜トランジスタTFTは下部ゲート構造特に、逆スタガード構造で製造され、基板、ゲート電極、ゲート絶縁膜、活性層、ソース電極、ドレーン電極、及び保護膜を含むか、または、基板、ゲート電極、ゲート絶縁膜、活性層、エッチストッパ層、ソース電極、ドレーン電極、及び保護膜を含むことができる。ただし、これに対しては上述したことがあるので、重複する説明は省略する。上述のように、酸化物半導体薄膜トランジスタTFTは、ゲート電極の第1面積が活性層の第2面積より広くてゲート電極に高電圧が印加されても簡単に劣化または破壊されない場合もある。また、酸化物半導体薄膜トランジスタTFTは、エッチストッパ層またはソース電極とドレーン電極のパターニングによって、ソース電極とドレーン電極が活性層にコンタクトする領域を狭いためゲート電極と活性層との間に発生する寄生キャパシタンスが減少することができる。以上、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明はかかる例に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと了解される。