N:1Nは整数の抵抗値を有する第1抵抗および第2抵抗を備え、前記第1抵抗は、長さL、幅Wの第1抵抗体と、前記第1抵抗体の一端に形成された第1コンタクトと、前記第1抵抗体の他端に形成された第2コンタクトと、を備え、前記第2抵抗は、長さL/N、幅Wの第2抵抗体と、前記第2抵抗体の一端に形成されたN個の第1コンタクトと、前記第2抵抗体の他端に形成されたN個の第2コンタクトと、を備えることを特徴とする半導体集積回路。N:1Nは実数の抵抗値を有する第1抵抗および第2抵抗を備え、前記第1抵抗は、長さL、幅Wの第1抵抗体と、前記第1抵抗体の一端に形成された第1コンタクトと、前記第1抵抗体の他端に形成された第2コンタクトと、を備え、前記第2抵抗は、長さL/N、幅Wの第2抵抗体と、前記第2抵抗体の一端に形成されたM個Mは、実数Mに近い整数の第1コンタクトと、前記第2抵抗体の他端に形成されたM個の第2コンタクトと、を備えることを特徴とする半導体集積回路。実際にはコンタクト12もある程度の抵抗成分Rcontを有する。したがって、図1aの抵抗R1、R2それぞれの抵抗値R1、R2は、式1、2で与えられる。R1=2R2×RcontR2=R2×Rcontしたがって、厳密にはそれらの抵抗値の比は2:1にはならない。図1bは、抵抗の別の構成を示す。図1bでは、同じ長さ、同じ幅の抵抗体10を2個配置し、それらを並列に接続することにより、第2抵抗R2が形成される。この構造では、コンタクト12を考慮した抵抗値の比を2:1とすることができるが、図1aに比べて抵抗の面積が大きくなってしまう。本発明はかかる課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、半導体集積回路における抵抗の比精度の改善にある。本発明のある態様は、半導体集積回路に関する。この半導体集積回路は、N:1Nは整数の抵抗値を有する第1抵抗および第2抵抗を備える。第1抵抗は、長さL、幅Wの第1抵抗体と、第1抵抗体の一端に形成された第1コンタクトと、第1抵抗体の他端に形成された第2コンタクトと、を備える。第2抵抗は、長さL/N、幅Wの第2抵抗体と、第2抵抗体の一端に形成されたN個の第1コンタクトと、第2抵抗体の他端に形成されたN個の第2コンタクトと、を備える。この態様によれば、コンタクトを含めた抵抗値の比をN:1とすることができ、回路面積の増大も抑制することができる。なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。本発明によれば、半導体集積回路における抵抗の比精度を改善できる。以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。図2は、実施の形態に係る半導体集積回路の構成を示す図である。半導体集積回路1は、シリコンあるいは化合物の半導体基板に形成される。以下、基板はシリコンであるとする。半導体集積回路1は、第1抵抗R1および第2抵抗R2を備える。第1抵抗R1と第2抵抗R2の抵抗値の比は、R1:R2=N:1であり、Nは整数である。当然のことながら、半導体集積回路1は第1抵抗R1、第2抵抗R2以外の回路素子も有するが、それらは省略している。本実施の形態では、N=2が示される。第1抵抗R1、第2抵抗R2の接続形態は特に限定されず、たとえば、それらは直列に接続されて分圧回路を構成してもよいし、R-2R型D/Aコンバータなどに利用することができ、N:1の比精度が要求されるさまざまな用途に適用可能である。第1抵抗R1は、第1抵抗体10、第1コンタクト12a、第2コンタクト12bを備える。第1抵抗体10は、長さL、幅Wを有する。第1抵抗体10は、不純物がドーピングされた拡散層、あるいはポリシリコンで形成される。第1コンタクト12aは、第1抵抗体10の一端に形成され、第2コンタクト12bは、第1抵抗体10の他端に形成される。抵抗体10の長さLは、第1コンタクト12aと第2コンタクト12bの中心間の距離で定義してもよいし、第1コンタクト12aと第2コンタクト12bの隣接する内側の辺の間の距離で定義してもよい。抵抗体10の長さLの定義は、プロセスの設計ルールに従う。第2抵抗R2の第2抵抗体10は、長さL/N、幅Wを有する。第2抵抗体10の一端には、N個の第1コンタクト12aが形成され、第2抵抗体10の他端には、N個の第2コンタクト12bが形成される。N個のコンタクト12a、N個の第2コンタクト12bは、いずれも第2抵抗体10の幅W方向に配置される。なお、コンタクトの個数Nが多く、第2抵抗体10の幅Wに収まらない場合、複数のコンタクトを幅W方向と長さ方向Lにマトリクス状に配置してもよい。以上が半導体集積回路1の構成である。第1抵抗R1のコンタクトを含めた抵抗値R1は、式3で与えられる。R1=RRcont×2...3また第2抵抗R2の抵抗値R2は、式4で与えられる。R2=R/2Rcont/2×2=R/2Rcont...4したがって、R1:R2=2:1となる。Nが2以外の場合に一般化すると、第1抵抗R1のコンタクトを含めた抵抗値R1は、式5で与えられる。R1=RRcont×2...5また第2抵抗R2の抵抗値R2は、式6で与えられる。R2=R/NRcont/N×2=RRcont×2/N...6したがって、R1:R2=N:1が成り立つ。第1抵抗R1、第2抵抗R2が同じ半導体基板上に近接して配置される場合、第2抵抗体10と第2抵抗体10は、プロセスばらつきや温度変動に応じて、同じ割合αで変動する。同様に、第1抵抗R1のコンタクト12と第2抵抗R2のコンタクト12も、プロセスばらつきや温度変動に応じて、同じ割合βで変動する。いま、抵抗体10の抵抗値Rの設計値をRnom、その相対的な変動係数をα、コンタクトの抵抗値の設計をRcont_nom、その相対的な変動係数をβと書くとき、第1抵抗R1、第2抵抗R2の抵抗値R1’、R2’は、式7、8で与えられる。R1’=Rnom×αRcont_nom×β×2...7R2’=Rnom×α/NRcont_nom/N×β×2=Rnom×αRcont_nom×β×2/N...8したがって、図2の半導体集積回路1によれば、プロセスばらつきや温度変動にさらされても、第1抵抗R1と第2抵抗R2の抵抗値の比をN:1に保つことができる。また、図2の第2抵抗R2は、図1bの第2抵抗R2に比べて、長さが実質的に1/N倍となるため、回路面積を削減できる。実施の形態では、Nが整数の場合を説明したが、本発明は非整数の、つまり任意の実数のNに適用可能である。この場合、第2抵抗R2に設ける第1コンタクト12a、第2コンタクト12bそれぞれの個数Mを、実数Nに最も近い整数とすればよい。実施の形態にもとづき、具体的な用語を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。