第1の基板と、第2の基板と、を有し、第1の信号用アンテナが、前記第1の基板の表面側に設けられ、前記第2の基板には、第2の信号用アンテナと、集積回路と、が設けられ、前記第2の基板は、前記第1の基板の裏面側に貼り付けられており、前記第1の信号用アンテナと前記第2の信号用アンテナとは、前記第1の基板を介して重なっていることを特徴とする半導体装置。第1の基板と、第2の基板と、を有し、第1の信号用アンテナが、前記第1の基板の表面側に設けられ、前記第2の基板には、第2の信号用アンテナと、集積回路と、が設けられ、前記第2の基板は、前記第1の基板の裏面側に接着剤を用いて貼り付けられており、前記第1の信号用アンテナと前記第2の信号用アンテナとは、前記第1の基板を介して重なっていることを特徴とする半導体装置。第1の基板と、第2の基板と、を有し、第1の信号用アンテナが、前記第1の基板の表面側に設けられ、前記第2の基板には、第2の信号用アンテナと、集積回路と、が設けられ、前記第2の基板は、前記第1の基板の裏面側に接着剤を用いて貼り付けられており、前記接着剤には、絶縁性のフィラーが混合されており、前記第1の信号用アンテナと前記第2の信号用アンテナとは、前記第1の基板を介して重なっていることを特徴とする半導体装置。請求項1乃至3のいずれか一において、前記第1の信号用アンテナは、電源用アンテナを兼ねており、前記第2の信号用アンテナは、電源用アンテナを兼ねていることを特徴とする半導体装置。請求項1乃至3のいずれか一において、前記第1の基板の表面側には、第1の電源用アンテナが設けられ、前記第2の基板には、第2の電源用アンテナが設けられ、前記第1の電源用アンテナと前記第2の電源用アンテナとは、前記第1の基板を介して重なっていることを特徴とする半導体装置。請求項1乃至5のいずれか一において、前記第1の基板および前記第2の基板は、可撓性基板であることを特徴とする半導体装置。請求項1乃至6のいずれか一において、前記第1の基板には、複数の画素を有する画素部が設けられ、前記複数の画素はそれぞれ、トランジスタと、表示素子と、を有することを特徴とする半導体装置。請求項1乃至6のいずれか一において、前記第1の基板には、複数の画素を有する画素部と、走査線駆動回路と、信号線駆動回路と、が設けられ、前記複数の画素はそれぞれ、前記走査線駆動回路によってスイッチングが制御されるトランジスタと、前記信号線駆動回路から前記トランジスタを介して画像信号が入力される表示素子と、を有することを特徴とする半導体装置。請求項7または請求項8において、前記トランジスタは、チャネル形成領域が酸化物半導体層により形成されていることを特徴とする半導体装置。FPC905による接続はガラス基板、またはプラスチック基板などの可撓性基板フレキシブル基板ともいう上の配線とFPCとを導電性樹脂を介して、接着しているものである。FPCが有する複数の端子はそれぞれ100μm×1mm程度の大きさであり、接触面積はあまり大きなものではない。従って、基板上の配線とFPC端子との接着部分の接続強度はあまり強固なものではなく、振動や温度変化が加わった場合には接続がはずれてしまうようなことがあった。特に可撓性基板を用いる場合は基板が曲がるため、振動により配線とFPC端子との接続がはずれ、接触不良となるおそれがあった。この場合ディスプレイに必要な信号や電力が行き渡らず、ディスプレイの動作不良を招くことがあった。特に信号用の配線は数が多いため、接続部分に不良が発生する確率が高かった。そのためFPCを使用せずに信号や電力を入れる方法が求められていた。そこで、FPCを使用せずに信号や電力を入力することができる新規なディスプレイを提供することを課題の一とする。またディスプレイに限らず、FPCを使用せずに信号や電力を入力することができる新規な半導体装置を提供することを課題の一とする。本発明の一態様は、FPCを使用せずに、信号および電力をそれぞれ無線で供給することができる構成を有する半導体装置に係るものである。具体的には、第1の基板と第2の基板とを有する。そして、第1の基板の表面側に、第1の信号用アンテナおよび第1の電源用アンテナがそれぞれ設けられている。第2の基板には、第2の信号用アンテナおよび第2の電源用アンテナがそれぞれ設けられている。第2の基板は、第1の基板の裏面側に貼り付けられている。第1の信号用アンテナと第2の信号用アンテナとは、第1の基板を介して重なって固定されている。また、第1の電源用アンテナと第2の電源用アンテナとは、第1の基板を介して重なって固定されている。第1の信号用アンテナ、第1の電源用アンテナはそれぞれ受信用のアンテナであり、第2の信号用アンテナ、第2の電源用アンテナはそれぞれ送信用のアンテナである。上記において、第1の信号用アンテナと第1の電源用アンテナとをそれぞれ別に設けている。しかし、両アンテナを別に設けずに、1つのアンテナで信号用と電源用とを兼ねる構成とすることも可能である。この場合、第1の基板には信号用兼電源用の第1のアンテナが1つ設けられ、第2の基板には信号用兼電源用の第2のアンテナが1つ設けられる。他の構成は上記と同様とすることができる。すなわち、第2の基板は第1の基板の裏面側に貼り付けられ、第1のアンテナと第2のアンテナとは、第1の基板を介して重なって固定される。第1のアンテナは受信用のアンテナであり、第2のアンテナは送信用のアンテナである。信号用の配線は本数が多く、直接接続する構成とした場合、接続箇所が多くなってしまう。したがって、少なくとも信号処理部については無線非接触で信号の送受信を行うこととする。これにより、FPC端子部の接続不良の問題を解決することができる。また、電源用の配線は本数が少なく、例えば基板あたりの本数を2本とすることが可能である。このように電源用の配線は本数が少ないため、電源部については第1の基板上の配線を、第2の基板上または他の基板上の配線と直接接続する構成とすることも可能である。この場合はFPC等を用いて電源用の配線を外部端子と接続することができる。したがって、上記において、第1の電源用アンテナおよび第2の電源用アンテナを設けない構成とすることも可能である。上記において、受信用の第1の信号用アンテナと送信用の第2の信号用アンテナとを複数組設けることができる。このように信号用アンテナ受信用と送信用を複数組設けることにより信号の送受信速度を向上させることができる。本発明の一態様においては、FPC等を用いた場合と比べて外部との接続部分における接続不良の問題が生じにくい。従って、信号の入出力部分すなわち、信号用アンテナ受信用と送信用を増やす構成を容易に採用することができる。上記において、第1の基板と第2の基板との貼り付けは、接着剤等を用いて行うことができる。また、接着剤には、絶縁性のフィラーが混合された材料を用いてもよい。接着剤として、絶縁性のフィラーが混合された材料を用いることにより、貼り付け部分すなわち接着部分の厚さをより均一にすることができる。また、第1の基板と第2の基板との貼り付けを行う領域は、第1の基板、第2の基板共にアンテナが設けられた領域を含む領域とすることができる。したがって、第1の基板と第2の基板との貼り付け部分の面積は、アンテナが占有する面積と同じ、またはそれ以上とすることができる。アンテナはある程度の大きさを有している。そのため、貼り付け部分の面積もある程度の大きさを有することになる。したがって、貼り付け部分の接着強度を強固にすることが可能である。上記において、第1の基板は可撓性基板フレキシブル基板ともいうを用いることができる。可撓性基板を用いて基板を曲げたり撓ませたりした場合でも、本発明の一態様では、アンテナ間の距離を一定に保つことができ、信号、電力を高効率で受信することが可能となる。このように、本発明の一態様に係る半導体装置は、基板を曲げたり撓ませたりすることで様々な形態をとることが可能である。基板は、一定の厚さを有し、かつ、信号、電力の送受信に使う周波数を有する電磁波を通す材料からなるものであれば用いることができる。信号、電力の送受信に使う周波数を有する電磁波を通す材料としては、絶縁性の材料を用いることができる。また、第1の基板に貼り付けられる第2の基板についても、可撓性基板を用いることができる。第2の基板を可撓性基板にすることで、第1の基板が曲げられた場合に第2の基板も同じように曲げられる。そのため、基板を曲げたり撓ませたりした場合でも、アンテナ間の距離を一定に保つことができる。上記において、第1の基板は、厚さが0.1mm以上3.0mm以下の範囲である薄板状またはフィルム状の基板を用いることができる。ここでフィルム状の基板とは、薄くて可撓性を有する基板のことをいうものとする。薄板状またはフィルム状の基板を用いることにより、信号、電力の受信が高効率で行える。また、送信用のアンテナと受信用のアンテナとが所定の距離に置かれた場合に限定的に通信不良がおきる現象、いわゆる中抜け現象を防止することができる。第1の基板の表面側および裏面側に設けられる2つのアンテナの距離は、ほぼ第1の基板の厚さで決定されるからである。第1の基板が上記範囲を超えた厚さである場合には、中抜け現象が起こるおそれがある。ただし、第1の基板の厚さは必ずしも上記範囲に限定されるものではない。信号、電力の送受信が行え、かつ、中抜け現象が起こらない厚さであれば用いることができる。上記において、第1の基板には、複数の画素を有する画素部が設けられた構成とすることができる。複数の画素はそれぞれ、トランジスタと表示素子を有する構成とすることができる。上記において、第1の基板には、複数の画素を有する画素部と、走査線駆動回路と、信号線駆動回路と、が設けられた構成とすることができる。複数の画素はそれぞれ、走査線駆動回路によってスイッチングが制御されるトランジスタスイッチングトランジスタともいうと、信号線駆動回路からトランジスタを介して画像信号が入力される表示素子と、を有する構成とすることができる。上記において、表示素子は、液晶素子、発光素子または電子泳動素子を用いることができる。電気泳動素子を用いることで消費電力を低減することができる。また、液晶素子を用いる場合は、反射型を用いることが望ましい。反射型の液晶素子は画素電極に反射電極を用いることで作製することができる。これによりバックライト用の電力を削減でき、半導体装置の消費電力を低減することができる。上記において、トランジスタは、チャネル形成領域が酸化物半導体層により形成された構成とすることができる。酸化物半導体を用いたトランジスタは、シリコン等を用いたトランジスタと比べてオフ電流が非常に小さいという電気的特性を有する。したがって、画素のスイッチングトランジスタとして酸化物半導体を用いたトランジスタを採用することにより、画素の回路構成等を変えずに表示素子に書き込んだ画像信号を長期間保持することが可能となる。したがって、静止画等を表示させる場合に、書き込み周波数を低下させることができる。これにより消費電力を低減することができる。本発明の一態様は、無線非接触で信号を送受信するものである。したがって、上記のとおり、画素のスイッチングトランジスタとして酸化物半導体を用いたトランジスタを採用し、書き込み周波数や信号の送受信速度を低下させることができる技術は、本発明の一態様において非常に有用である。上記トランジスタを採用することにより、表示素子に書き込んだ画像信号を長期間保持することができるので、書き込み周波数が低い場合でも、当該画素の表示の劣化変化を抑制することができる。本発明の一態様によれば、FPCを使用せずに、信号、電力をそれぞれ無線で供給することにより、FPC端子部に発生する接触不良の問題を解決することができる。また、信号、電力をそれぞれ無線で供給した場合においても、信号、電力の受信を高効率で行うことができる。また、振動や温度変化が加わった場合でもアンテナ間の距離を一定に保つことができ、信号、電力を高効率で受信することが可能となる。また、基板に可撓性基板を採用した場合でも、アンテナ間の距離を一定に保つことができ、信号、電力を高効率で受信することが可能となる。そのため、基板を曲げたり撓ませたりすることで様々な形態をとることが可能である。また、画素部が有するスイッチングトランジスタとして、酸化物半導体を用いたトランジスタを採用することで、表示素子に書き込んだ画像信号を長期間保持することができる。したがって、信号、電力をそれぞれ無線で供給した場合においても、高画質の画像を表示することができる。本発明の実施の形態および実施例について、図面を参照して以下に説明する。ただし、本発明は以下の説明に限定されるものではない。本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは、当業者であれば容易に理解されるからである。したがって、本発明は以下に示す実施の形態および実施例の記載内容のみに限定して解釈されるものではない。なお、図面を用いて本発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。実施の形態1本実施の形態は、開示する発明の一態様である半導体装置の一例について、図1、図2を参照して説明する。本実施の形態では、半導体装置がディスプレイである例を示す。図1は、本実施の形態に示す半導体装置が有する基板301の上面図の一例である。基板301には、信号用アンテナ305、電源用アンテナ306が設けられている。信号用アンテナ305、電源用アンテナ306はそれぞれ受信用に用いられる。また、各アンテナに電気的に接続するように信号処理部307、電源部308が設けられている。また、本実施の形態に示す半導体装置はディスプレイであり、基板301には画素部302が設けられている。画素部302は複数の画素を有している。そして、画素部302が有する複数の画素を駆動するため、走査線駆動回路303、信号線駆動回路304が設けられている。なお、これらのアンテナ等が設けられている側を基板の表面側ということにする。図2は、本実施の形態に示す半導体装置が有する基板301、基板601の上面図および断面図の一例である。図2Aは、基板301の上面図の一例である。図2Aの構成は、図1とほぼ同様である。すなわち、基板301には、信号用アンテナ305、電源用アンテナ306が設けられている。信号用アンテナ305、電源用アンテナ306はそれぞれ受信用に用いられる。また、各アンテナに電気的に接続するように信号処理部307、電源部308が設けられている。また、基板301には画素部302が設けられている。図2Aでは、走査線駆動回路、信号線駆動回路を図示していないが、図1と同様に走査線駆動回路、信号線駆動回路を有する構成とすることができる。図2Bは、基板601の上面図の一例である。基板601には、信号用アンテナ605、電源用アンテナ606が設けられている。信号用アンテナ605、電源用アンテナ606はそれぞれ送信用に用いられる。また、各アンテナに電気的に接続するように集積回路602が設けられている。また、集積回路602で必要とされる信号および電力は外部より入力される構成を有している。集積回路602で必要とされる信号および電力は無線で供給することが可能である。その場合は、信号用アンテナ605、電源用アンテナ606とは別にアンテナを設ければよい。また、集積回路602で必要とされる信号および電力はFPC等を介して外部より入力される構成とすることもできる。図2C、図2Dには、図2Aに示す基板301のA-A’断面、および図2Bに示す基板601のB-B’断面をそれぞれ示す。図2Cは、基板301と基板601とを貼り付ける前の断面図の一例であり、図2Dおよび図2Eは、基板301と基板601とを貼り付けた後の断面図の一例である。図2Cに示すように、基板301のA-A’断面には信号用アンテナ305が設けられている。また、基板301の画素部302の上方には基板331が設けられている。基板331は、画素電極に対向する対向電極が設けられる基板、または画素部302を保護する基板、または画素部302を封止する基板として用いられる。基板601のB-B’断面には信号用アンテナ605が設けられている。図2Dは、基板301と基板601とを貼り付けた後の断面図の一例である。図2Dに示すように、基板301の裏面側に基板601が貼り付けられる。基板601は信号用アンテナ605等が設けられている側が、基板301側となるように貼り付けられる。貼り付けられる際に、基板301と基板601とは上面からみて、信号用アンテナ305と信号用アンテナ605とが重なるように配置される。また、基板301と基板601とは上面からみて、電源用アンテナ306と電源用アンテナ606とが重なるように配置される。このようにして、信号用アンテナ305と信号用アンテナ605とが基板301を介して重なって固定される。また、電源用アンテナ306と電源用アンテナ606とが基板301を介して重なって固定される。また、図2Eに示すように、基板601の裏面側に基板301が貼り付けられても良い。このように、受信用のアンテナ信号用アンテナ305、電源用アンテナ306と送信用のアンテナ信号用アンテナ605、電源用アンテナ606とをそれぞれ基板301または基板601を介して重ねることによって、信号および電力を高効率で受信することが可能となる。受信効率を高くすることによって、ある電界強度で限定的に通信不良がある現象、いわゆる中抜け現象を防止することができる。また、図2C、図2D、図2Eには図示していないが、基板601において、信号用アンテナ605、電源用アンテナ606の上に絶縁膜を設けることができる。同様に基板301においても、信号用アンテナ305、電源用アンテナ306の上に絶縁膜を設けることができる。これらの絶縁膜は保護膜としての機能を有することができる。また、これらの絶縁膜は基板の表面を平坦化する機能を有することができる。電源用アンテナ606の上に絶縁膜を設ける場合は、この絶縁膜を接着面とすることができる。基板301と基板601との貼り付けは、接着剤等を用いて行うことができる。接着剤の材料は、基板301と基板601の接着面同士を接着する強度が強固である材料を用いることができる。また、接着剤の層接着層というの厚さが薄くできるような材料を用いることができる。接着層を薄く設けることにより、面内で接着層の厚さを均一にすることができる。また、接着剤には、絶縁性のフィラーが混合された材料を用いてもよい。接着剤として、絶縁性のフィラーが混合された材料を用いることにより、接着層の厚さをより均一にすることができる。また、基板301と基板601との貼り付けを行う領域は、基板301、基板601共にアンテナが設けられた領域を含む領域とすることができる。例えば、基板301は、図2Aに斜線で示す領域341を、貼り付けを行う領域とすることができる。基板601は、図2Bに斜線で示す領域641を、貼り付けを行う領域とすることができる。このように、基板301と基板601との貼り付け部分の面積は、アンテナが占有する面積と同じ、またはそれ以上とすることができる。アンテナはある程度の大きさを占有している。そのため、貼り付け部分の面積もある程度の大きさを有することになる。したがって、貼り付け部分の接着強度を強固にすることが可能である。基板301の厚さは、0.1mm以上3.0mm以下の範囲のものを用いることができる。これにより、信号、電力の受信が高効率で行える。また、送信用のアンテナと受信用のアンテナとが所定の距離に置かれた場合に限定的に通信不良がおきる現象、いわゆる中抜け現象を防止することができる。基板301の表面側および裏面側に設けられる信号用アンテナ305と信号用アンテナ605との距離、および電源用アンテナ306と電源用アンテナ606との距離は、ほぼ基板301の厚さで決定されるからである。基板301が上記範囲を超えた厚さを有する場合には、中抜け現象が起こるおそれがある。ただし、基板301の厚さは必ずしも上記範囲に限定されるものではない。信号、電力の送受信が行え、かつ、中抜け現象が起こらない厚さであれば上記範囲外でも用いることができる。なお、図1、図2Aにおいて、信号用アンテナ305と信号処理部307とが別に示されているが、信号用アンテナ305は信号処理部307に含まれる構成としてもよい。また図1、図2Aでは、電源用アンテナ306と電源部308とが別に示されているが、電源用アンテナ306は電源部308に含まれる構成としてもよい。また、アンテナの形状については渦巻状に限らず、棒状、ループ状等の形状を用いることも可能である。また、本実施の形態では信号用アンテナ305受信用と信号用アンテナ605送信用とを1組設ける例を示している。しかしこれに限定されず、信号用アンテナ305と信号用アンテナ605とを複数組設けることができる。この場合、複数の信号用アンテナ305受信用は、基板301の空いているスペースに設けることができる。また、複数の信号用アンテナ605送信用は、そのうちの一部または全部を電源用アンテナ606が設けられている基板601に設けることができる。複数の信号用アンテナ605送信用のうちの一部を電源用アンテナ606が設けられている基板601に設ける場合は、他の信号用アンテナ605送信用は別の基板に設けることができる。このように信号用アンテナ305と信号用アンテナ605受信用と送信用を複数組設けることにより信号の送受信速度を向上させることができる。本実施の形態によれば、FPC等を用いた場合と比べて外部との接続部分における接続不良の問題が生じにくいため、信号の入出力部分すなわち、信号用アンテナ305と信号用アンテナ605受信用と送信用を増やす構成を容易に採用することができる。本実施の形態によれば、FPCを使用せずに、信号、電力をそれぞれ無線で供給することにより、FPC端子部に発生する接触不良の問題を解決することができる。また、信号、電力をそれぞれ無線で供給した場合においても、信号、電力の受信を高効率で行うことができる。また、振動や温度変化が加わった場合でもアンテナ間の距離を一定に保つことができ、信号、電力を高効率で受信することが可能となる。本実施の形態に示した半導体装置は、液晶テレビ、パーソナルコンピュータ、携帯電話、携帯書籍、デジタルカメラ、携帯情報端末、ポータブルオーディオ、など様々な機器のディスプレイとして用いることができる。本実施の形態に示した半導体装置は、振動や温度変化に強いので、様々な用途のディスプレイとして用いることができる。例えば、汽車、電車、自動車、船、飛行機などの乗り物に設置されるディスプレイとして用いることができる。また、駅、建物などの建築物の壁や柱に設置されるディスプレイとして用いることができる。また、携帯電話、携帯書籍、携帯情報端末等の携帯機器に設置されるディスプレイとして用いることができる。また、防水機能を備えた機器に用いることができる。また本実施の形態に示した半導体装置は、ディスプレイ以外の電子部品や電子機器に用いることも可能である。なお、電源用の配線は本数が少なく、例えば基板あたりの本数を2本とすることが可能である。このように電源用の配線は本数が少ないため、電源部については基板301上の配線を、基板601上の配線と直接接続する構成とすることも可能である。この場合はFPC等を用いて電源用の配線を外部端子と接続することができる。したがって、上記において、電源用アンテナ306および電源用アンテナ606を設けない構成とすることも可能である。この場合においても、信号用の配線は本数が多いため、信号を無線で供給することにより、FPC端子部に発生する接触不良の問題を解決することができる。また、信号を無線で供給した場合においても、信号の受信を高効率で行うことができる。また、振動や温度変化が加わった場合でもアンテナ間の距離を一定に保つことができ、信号を高効率で受信することが可能となる。本実施の形態は、他の実施の形態、実施例と適宜組み合わせて実施することが可能である。実施の形態2本実施の形態は、開示する発明の一態様である半導体装置の一例について、図3を参照して説明する。本実施の形態では、基板が可撓性基板である例を示す。また、本実施の形態は、半導体装置がディスプレイである例を示す。図3は、本実施の形態に示す半導体装置が有する基板301、基板601の斜視図および断面図の一例である。図3Aは、基板301、基板601の斜視図の一例である。図3Aの構成は、図1、図2Aおよび図2Bとほぼ同様である。すなわち、図3Aに示す基板301には、信号用アンテナ305、電源用アンテナ306が設けられている。信号用アンテナ305、電源用アンテナ306はそれぞれ受信用に用いられる。また、各アンテナに電気的に接続するように信号処理部307、電源部308が設けられている。また、基板301には画素部302が設けられている。図3Aでは、走査線駆動回路、信号線駆動回路を図示していないが、図1と同様に走査線駆動回路、信号線駆動回路を有する構成とすることができる。また、図3Aに示す基板601には、信号用アンテナ605、電源用アンテナ606が設けられている。信号用アンテナ605、電源用アンテナ606はそれぞれ送信用に用いられる。また、各アンテナに電気的に接続するように集積回路602が設けられている。図3Bは、基板301と基板601とを貼り付けた後の断面図の一例である。図3Bに示すように、基板301の裏面側に基板601が貼り付けられる。基板601は信号用アンテナ605等が設けられている側が、基板301側となるように貼り付けられる。貼り付けられる際に、基板301と基板601とは上面からみて、信号用アンテナ305と信号用アンテナ605とが重なるように配置される。また、基板301と基板601とは上面からみて、電源用アンテナ306と電源用アンテナ606とが重なるように配置される。このようにして、受信用のアンテナ信号用アンテナ305、電源用アンテナ306と送信用のアンテナ信号用アンテナ605、電源用アンテナ606とが、基板301を介して重なって固定される。本実施の形態では、基板301と基板601とに可撓性基板を用いる。可撓性基板とは、曲げる、或いは折り曲げることができるフレキシブル基板のことであり、例えば、ポリカーボネート、ポリアリレート、ポリエーテルスルフォンからなるプラスチック基板等が挙げられる。また、フィルムポリプロピレン、ポリエステル、ビニル、ポリフッ化ビニル、塩化ビニル等からなるフィルム、無機蒸着フィルムなどを用いることもできる。可撓性基板は基板が曲がったり撓んだりする。そのため、例えば受信用のアンテナが可撓性基板に設けられ、送信用のアンテナが別の基板に設けられていた場合、受信用アンテナと送信用アンテナとの距離を一定に保てないおそれがある。しかし、本実施の形態では、受信用のアンテナ信号用アンテナ305、電源用アンテナ306と送信用のアンテナ信号用アンテナ605、電源用アンテナ606とがそれぞれ基板301に固定されている。したがって、図3Bに示すように、基板301が曲がったり撓んだりした場合でも、受信用アンテナと送信用アンテナとの距離を一定に保つことができる。その結果、基板301が曲がったり撓んだりした場合でも、信号、電力を高効率で受信することが可能となる。このように、本実施の形態の半導体装置は、基板301を曲げたり撓ませたりすることができる。基板301を曲げたり撓ませたりすることで様々な形態をとることが可能である。基板301は、一定の厚さを有し、かつ、信号、電力の送受信に使う周波数を有する電磁波を通す材料からなるものであれば用いることができる。信号、電力の送受信に使う周波数を有する電磁波を通す材料としては、絶縁性の材料を用いることができる。また、基板301に貼り付けられる基板601についても、可撓性基板を用いることができる。基板601を可撓性基板にすることで、基板301が曲げられた場合に基板601も同じように曲げられる。そのため、基板を曲げたり撓ませたりした場合でも、アンテナ間の距離を一定に保つことができる。本実施の形態によれば、FPCを使用せずに、信号、電力をそれぞれ無線で供給することにより、FPC端子部に発生する接触不良の問題を解決することができる。また、信号、電力をそれぞれ無線で供給した場合においても、信号、電力の受信を高効率で行うことができる。また、振動や温度変化が加わった場合でもアンテナ間の距離を一定に保つことができ、信号、電力を高効率で受信することが可能となる。また、基板に可撓性基板を採用した場合でも、アンテナ間の距離を一定に保つことができ、信号、電力を高効率で受信することが可能となる。そのため、基板を曲げたり撓ませたりすることで様々な形態をとることが可能である。本実施の形態は、他の実施の形態、実施例と適宜組み合わせて実施することが可能である。実施の形態3本実施の形態は、開示する発明の一態様である半導体装置の構成、動作の一例について、図4、図5を参照して説明する。本実施の形態では、半導体装置がディスプレイである例を示す。図4は、本実施の形態に示す半導体装置のブロック図の一例である。ここでは半導体装置が有する基板301について説明する。図4に示されるように、基板301は、信号用アンテナ305を含んで構成される信号処理部307と、電源用アンテナ306を含んで構成される電源部308と、画素部302と、画素部302を駆動する走査線駆動回路303と、信号線駆動回路304と、を有している。信号処理部307は、信号用アンテナ305、復調回路311、クロック発生回路312、信号処理回路313、メモリ回路314、メモリ回路315、ディスプレイコントローラ316などから構成されている。また、電源部308は、電源用アンテナ306、整流回路321、バッテリーまたはキャパシタ322、DCDCコンバータ323などから構成されている。信号用アンテナ305、電源用アンテナ306はそれぞれ受信用として用いられる。図5は、本実施の形態に示す半導体装置が有する信号用アンテナ305に入力される信号波形を示したものである。信号は変調をかけており、変調波702と非変調波701とによって構成される。変調波は符号化して送信することによって、その信頼性を向上させることができる。符号化の方式はマンチェスタ、変形ミラー、NRZなどを用いれば良いがこれに限定されるものではない。また、非変調波701の周波数として13.56MHzを使用することができるが、この周波数に限定されるものではない。周波数を高くすることによって、データ量を多くすることができる。次に、本実施の形態に示す半導体装置の動作について説明する。信号用アンテナ305に入力された信号は復調回路311と、クロック発生回路312に入力される。復調回路311において変調波図5に示す変調波702は復調される。復調回路311はダイオードを用いた整流回路などを用いて構成されるがこれに限定されるものではない。また、クロック発生回路312は非変調波図5に示す非変調波701を用いてクロック信号を発生させる。クロック信号は非変調波図5に示す非変調波701の周波数そのままでも良いし、分周回路を用いて、周波数を下げても良い。復調された信号とクロック信号は信号処理回路313に入力され、符号化を解除され、もとの画像信号に戻される。ここでの画像信号はメモリ回路314、メモリ回路315、ディスプレイコントローラ316に入力される。ディスプレイコントローラ316は画像信号から画素部302を駆動する走査線駆動回路303用および信号線駆動回路304用のクロック信号、スタートパルス、ラッチパルスなどを出力する。また、信号処理回路313は画像信号から画素部302に入力するデータを抜き出しメモリ回路314およびメモリ回路315に入力する。メモリ回路が2つあるのは、送られたデータを1つのメモリに蓄積する間に、もう一つのメモリを読み出して表示を行うためである。次のデータを蓄積する際には、データを蓄積するメモリと読み出しを行うメモリとを入れ替えればよい。次に電源部308について説明を行う。電源部308は、電源用アンテナ306、整流回路321、バッテリーまたはキャパシタ322、DCDCコンバータ323などから構成されている。整流回路321はダイオードを用いた復調回路によって構成するのが一般的ではあるがこれに限定されない。この整流された電圧をバッテリーまたはキャパシタ322で蓄電する。そしてDCDCコンバータ323を介して、信号処理部307、走査線駆動回路303、信号線駆動回路304に電力を供給電源供給ともいうする。電力供給用の周波数は信号供給用の周波数と一致させる必要はなく、異なる周波数であっても良い。復調回路311、クロック発生回路312、信号処理回路313、メモリ回路314、メモリ回路315、ディスプレイコントローラ316、整流回路321、DCDCコンバータ323などの回路は画素部302の複数の画素がそれぞれ有するトランジスタと同じ構造のトランジスタで構成しても良いし、画素が有するトランジスタとは異なる構造のトランジスタで構成しても良いし、ICチップを貼り付けても良い。本実施の形態に示す半導体装置が有する基板301に、図2、図3に示す基板601を貼り付けて用いることができる。本実施の形態によれば、FPCを使用せずに、信号、電力をそれぞれ無線で供給することにより、FPC端子部に発生する接触不良の問題を解決することができる。また、信号、電力をそれぞれ無線で供給した場合においても、信号、電力の受信を高効率で行うことができる。また、振動や温度変化が加わった場合でもアンテナ間の距離を一定に保つことができ、信号、電力を高効率で受信することが可能となる。本実施の形態は、他の実施の形態、実施例と適宜組み合わせて実施することが可能である。実施の形態4本実施の形態は、開示する発明の一態様である半導体装置の一例について、図6を参照して説明する。本実施の形態は、信号用アンテナと電源用アンテナとを共通化した例を示す。また、本実施の形態は、半導体装置がディスプレイである例を示す。図6は、本実施の形態に示す半導体装置のブロック図の一例である。ここでは半導体装置が有する基板301について説明する。図6に示されるように、基板301は、アンテナ335と、信号処理部307と、電源部308と、画素部302と、画素部302を駆動する走査線駆動回路303と、信号線駆動回路304と、を有している。アンテナ335は、信号用と電源用とを兼ねている。アンテナ335は受信用として用いられる。このように信号用アンテナと電源用アンテナとを共通化することで、アンテナを設置するスペースを縮小することができる。この場合は、電力供給用の周波数と信号供給用の周波数とは共通のものとなる。アンテナ335以外の構成、動作は図4と同様である。本実施の形態に示す半導体装置が有する基板301に、図2、図3に示す基板601を貼り付けて用いることができる。本実施の形態によれば、FPCを使用せずに、信号、電力をそれぞれ無線で供給することにより、FPC端子部に発生する接触不良の問題を解決することができる。また、信号、電力をそれぞれ無線で供給した場合においても、信号、電力の受信を高効率で行うことができる。また、振動や温度変化が加わった場合でもアンテナ間の距離を一定に保つことができ、信号、電力を高効率で受信することが可能となる。また、アンテナを設置するスペースを縮小することができる。本実施の形態は、他の実施の形態、実施例と適宜組み合わせて実施することが可能である。実施の形態5本実施の形態は、開示する発明の一態様である半導体装置の一例について、図7、図8を参照して説明する。本実施の形態では、半導体装置がディスプレイである場合において、半導体装置が有する画素部およびそれを駆動する駆動回路の一例について説明する。具体的には、本実施の形態では、半導体装置が、トランジスタがマトリクス状に配置されている画素部を有するアクティブマトリクス型の液晶ディスプレイである場合において、画素部およびそれを駆動する駆動回路の例について図7、図8を参照して説明する。本実施の形態では、表示素子として液晶素子を用いる例を示す。図7Aは、液晶ディスプレイの構成例を示す図である。図7Aに示すように、液晶ディスプレイは、走査線駆動回路303と、信号線駆動回路304と、画素部302とを有する。さらに、画素部302は、マトリクス状に配列された複数の画素14を有する。図7Bは、当該画素の構成例を示す図である。図7Bに示す画素14は、ゲート端子が走査線駆動回路303に電気的に接続され、第1端子が信号線駆動回路304に電気的に接続されたトランジスタ15と、一方の端子がトランジスタ15の第2端子に電気的に接続され、他方の端子が共通電位Vcomを供給する配線に電気的に接続された液晶素子16と、一方の端子がトランジスタ15の第2端子及び液晶素子16の一方の端子に電気的に接続され、他方の端子が共通電位Vcomを供給する配線に電気的に接続される容量素子17とを有する。走査線駆動回路303、信号線駆動回路304は、画素部のトランジスタ15と同様に、半導体装置が有する基板上に設けられたトランジスタで構成しても良いし、COGChipOnGlass技術で、半導体装置が有する基板上にICチップを貼り付けても良い。本実施の形態の液晶ディスプレイは、走査線駆動回路303によってトランジスタ15のスイッチングを制御し、信号線駆動回路304からトランジスタ15を介して液晶素子16に画像信号が入力される。なお、液晶素子16は、一方の端子及び他方の端子に挟持された液晶層を有する。該液晶層には当該画像信号と共通電位Vcomの電位差分の電圧が印加され、当該電圧によって該液晶層の配向状態が制御される。本実施の形態の液晶ディスプレイでは、当該配向を利用して各画素14の表示を制御している。なお、容量素子17は、液晶素子16に印加される電圧を保持するために設けられている。また、本実施の形態に示した液晶ディスプレイは、ディスプレイコントローラ316によって、走査線駆動回路303及び信号線駆動回路304の動作を制御することで、画素部302への画像信号の入力を選択することが可能である。<トランジスタ>トランジスタ15は、チャネル形成領域が酸化物半導体層によって構成されるトランジスタである。該酸化物半導体層は、トランジスタの電気的特性の変動要因となる水素、水分、水酸基又は水素化物などの不純物が徹底的に取り除かれ、かつ不純物を排除するステップによって同時に減少してしまう酸化物半導体の主成分材料である酸素が供給されることによって、高純度化され、電気的にI型真性或いは実質的にI型真性化された酸化物半導体層である。なお、当該酸化物半導体層を構成する酸化物半導体は3.0eV以上のバンドギャップを有する。また、高純度化された酸化物半導体中にはキャリアが極めて少なくゼロに近い、キャリア密度は非常に小さい値例えば、1×1012/cm3未満、望ましくは、1×1011/cm3未満をとる。そして、これにより、トランジスタのオフ電流が非常に小さくなる。従って、上記したトランジスタにおいて、チャネル幅wが1μmあたりの室温におけるオフ電流値を1aA/μm1×10-18A/μm以下、さらには100zA/μm1×10-19A/μm未満にすることが可能である。なお、一般に、アモルファスシリコンを用いたトランジスタでは、室温におけるオフ電流値は1×10-13A/μm以上となる。さらに、上記トランジスタはホットキャリア劣化もないと考えられる。そのため、トランジスタの電気的特性はホットキャリア劣化の影響を受けない。これにより、各画素14の画像信号の保持期間を長くすることができる。つまり、静止画を表示する際の画像信号の再書き込みの間隔を長くすることができる。例えば、画像信号の書き込みの間隔を10秒以上、好ましくは30秒以上、さらに好ましくは1分以上10分未満とすることができる。書き込みの間隔を長くすることにより、それだけ消費電力を抑えることができる。なお、トランジスタのオフ電流の流れ難さをオフ抵抗率として表すことができる。オフ抵抗率とは、トランジスタがオフのときのチャネル形成領域の抵抗率であり、オフ抵抗率はオフ電流から算出することができる。具体的には、オフ電流とドレイン電圧との値がわかればオームの法則からトランジスタがオフのときの抵抗値オフ抵抗Rを算出することができる。そして、チャネル形成領域の断面積Aとチャネル形成領域の長さソースドレイン電極間の距離に相当するLがわかればρ=RA/Lの式Rはオフ抵抗からオフ抵抗率ρを算出することができる。ここで、断面積Aは、チャネル形成領域の膜厚をdとし、チャネル幅をWとするとき、A=dWから算出することができる。また、チャネル形成領域の長さLはチャネル長Lである。以上のように、オフ電流からオフ抵抗率を算出することができる。本実施の形態の酸化物半導体層を用いたトランジスタのオフ抵抗率は1×1011Ωcm100GΩcm以上が好ましく、さらには1×1012Ωcm1TΩcm以上がより好ましい。このように酸化物半導体層に含まれる水素を徹底的に除去することにより高純度化された酸化物半導体層をトランジスタのチャネル形成領域に用いたトランジスタは、オフ電流値を極めて低くすることができる。つまり、トランジスタがオフ状態非導通状態ともいうにおいて、酸化物半導体層を絶縁体とみなして回路設計を行うことができる。一方で、酸化物半導体をトランジスタのチャネル形成領域に用いたトランジスタは、オン状態導通状態ともいうにおいては、アモルファスシリコンを用いたトランジスタよりも高い電流供給能力が見込まれる。また、低温ポリシリコンを用いたトランジスタでは、酸化物半導体を用いたトランジスタと比べて、室温におけるオフ電流値が10000倍程度大きい値であると見積もって設計等を行っている。そのため、酸化物半導体を用いたトランジスタでは、低温ポリシリコンを用いたトランジスタに比べて、保持容量が同等0.1pF程度である際、電圧の保持期間を10000倍程度に引き延ばすことができる。これにより、少ない画像信号の書き込み回数でも静止画の表示を行うことができる。上記のとおり、各画素14の画像信号の保持期間を長くすることで、画素への画像信号の供給を行う頻度を低減することができる。本発明の一態様は、無線非接触で信号を送受信するものである。したがって、上記のとおり、画素のトランジスタとして酸化物半導体を用いたトランジスタを採用し、書き込み周波数や信号の送受信速度を低下させることができる技術は、本発明の一態様において非常に有用である。上記したトランジスタを画素への画像信号の入力を制御するトランジスタとして適用することで、当該画素の表示の劣化変化を抑制することができる。また、当該トランジスタを画素への画像信号の入力を制御するスイッチとして適用することによって、画素に設けられる容量素子のサイズを縮小することが可能になる。これにより、当該画素の開口率を向上させること及び当該画素への画像信号の入力を高速に行うことなどが可能になる。なお、本明細書では、キャリア濃度が1×1011/cm3未満の半導体を真性あるいはI型、キャリア濃度がそれ以上であるが、1×1012/cm3未満のものを、実質的に真性あるいは実質的にI型という。<液晶素子及び容量素子>画像信号の入力を制御するトランジスタ15として上記トランジスタを適用する場合、液晶素子16が有する液晶材料として固有抵抗率が高い物質を適用することが好ましい。ここで、図8を参照してその理由について説明する。なお、図8Bはアモルファスシリコンを用いたトランジスタを有する画素、及び上記した酸化物半導体を用いたトランジスタを有する画素、それぞれにおける画像信号のリークの経路を示した模式図である。図7Bに示したように、当該画素は、トランジスタ15と、液晶素子16と、容量素子17とによって構成され、トランジスタ15がオフ状態にある場合、図7Bに示す回路は図8Aに示す回路と等価である。すなわち、図7Bに示す回路は、トランジスタ15を抵抗RTr-Offによって表し、液晶素子16を抵抗RLC及び容量CLCによって表した回路と等価である。画像信号が当該画素に入力されると、当該画像信号は、容量素子17の容量CS及び液晶素子16の容量CLCに保存される図7B、図8A参照。その後、トランジスタ15がオフすると、図8B、Cに示すようにトランジスタ15及び液晶素子16を介して、画像信号がリークする。なお、図8Bは、トランジスタがアモルファスシリコンを用いたトランジスタ25である場合の画像信号のリークを表す模式図であり、図8Cは、トランジスタが上述した酸化物半導体を用いたトランジスタ15である場合の画像信号のリークを表す模式図である。アモルファスシリコンを用いたトランジスタ25のオフ抵抗値は、液晶素子の抵抗値より低い。そのため、図8Bに示すように、画像信号のリークは、アモルファスシリコンを用いたトランジスタ25を介したリークが主となる図8B中、経路A及び経路Bを経るリークが主となる。一方、高純度化した酸化物半導体を用いたトランジスタ15のオフ抵抗値は、液晶素子の抵抗値より高い。そのため、図8Cに示すように、画像信号のリークは、液晶素子を介したリークが主となる図8C中、経路C及び経路Dを経るリークが主となる。すなわち、従来においては、液晶ディスプレイの各画素における画像信号の保持特性は、各画素に設けられるトランジスタの特性を律速点としていたが、高純度化された酸化物半導体を用いたトランジスタ15を各画素に設けられるトランジスタに適用することで、液晶素子の抵抗値が律速点になる。そのため、液晶素子16が有する液晶材料として固有抵抗率の高い物質を適用することが好ましい。具体的には、画素に、高純度化された酸化物半導体を用いたトランジスタ15を有する液晶表示装置においては、液晶材料の固有抵抗率は、1×1012Ωcm1TΩcm以上であり、好ましくは1×1013Ωcm10TΩcmを超えていることであり、さらに好ましくは1×1014Ωcm100TΩcmを超えていることが好ましい要件となる。また、本明細書における固有抵抗の値は、20°Cで測定した値とする。また、静止画表示における保持期間において、液晶素子16の他方の端子への共通電位Vcomの供給を行わず、当該端子を浮遊状態とすることもできる。具体的には、当該端子と、共通電位Vcomを与える電源との間にスイッチを設け、書き込み期間中はスイッチをオンにして電源から共通電位Vcomを与えた後、残りの保持期間においてはスイッチをオフにして浮遊状態とすればよい。該スイッチについても、上記した高純度化された酸化物半導体を用いたトランジスタを用いることが好ましい。液晶素子16の他方の端子を浮遊状態とすることで、不正パルスなどによる、画素14における表示の劣化変化を低減することができる。なぜならば、トランジスタ15がオフ状態にある場合にトランジスタ15の第1端子の電位が不正パルスによって変動すると、容量結合によって液晶素子16の一方の端子の電位も変動するからである。この時、液晶素子16の他方の端子に共通電位Vcomが供給された状態であると、当該電位の変動は液晶素子16に印加される電圧値の変化に直結する。これに対し、液晶素子16の他方の端子が浮遊状態にあると、当該他方の端子の電位は容量結合により変動する。そのため、トランジスタ15の第1端子の電位が不正パルスによって変動した場合であっても、液晶素子16に印加される電圧値の変化を低減することができ、画素14における表示の劣化変化を低減することができる。また、容量素子17の容量CSの大きさは、各画素に設けられたトランジスタのオフ電流等を考慮して設定されるものである。なお、上記した説明における各種の数値は、概算値であることを付記する。本実施の形態に用いる液晶素子は、反射型を用いることが望ましい。反射型の液晶素子は画素電極に反射電極を用いることで作製することができる。これによりバックライト用の電力を削減でき、半導体装置の消費電力を低減することができる。また、本実施の形態では、表示素子として液晶素子を用いた例を示したが、液晶素子に代えて発光素子または電子泳動素子を用いることができる。電気泳動素子を用いることで消費電力を低減することができる。また、電気泳動素子、発光素子を用いることにより、折り曲げが可能な基板を容易に採用することができる。本実施の形態に示す酸化物半導体を用いたトランジスタは、シリコン等を用いたトランジスタと比べてオフ電流が非常に小さいという電気的特性を有する。したがって、画素部のトランジスタとして本実施の形態に示す酸化物半導体を用いたトランジスタを採用することにより、画素の回路構成等を変えずに表示素子に書き込んだ画像信号を長期間保持することが可能となる。したがって、静止画等を表示させる場合に、書き込み周波数を低下させることができる。これにより消費電力を低減することができる。上記トランジスタを採用することにより、表示素子に書き込んだ画像信号を長期間保持することができるので、書き込み周波数が低い場合でも、当該画素の表示の劣化変化を抑制することができる。図1、図2、図3、図4、図6に示す基板301として本実施の形態に示す画素部等を有する基板を用いることができる。すなわち、本実施の形態に示す画素部等を有する基板に、図2、図3に示す基板601を貼り付けて用いることができる。本実施の形態は、他の実施の形態、実施例と適宜組み合わせて実施することが可能である。実施の形態6本実施の形態は、開示する発明の一態様である半導体装置の動作の一例について図4、図5を参照して説明する。本実施の形態では画像信号の周波数と画像処理の関係について説明する。図5は、本実施の形態に示す半導体装置が有する信号用アンテナ305に入力される信号波形を示したものである。信号は変調をかけており、変調波702と非変調波701とによって構成される。非変調波701の周波数として13.56MHzを使用することができる。この場合、変調波はその1/8以下の周波数で動作させることが望ましい。変調波を非変調波の1/8とするとその周波数は1.695MHzとなる。一方、半導体装置が有する画素部302の画素数をVGA640×480ドットとすると、VGAのドットクロックは本来25MHzであるので、そのままでは表示ができないことになる。また、ディスプレイの色数を65500色とすると1画素について16ビットが必要である。上記の周波数はモノクロ1ビットの時であるから、16ビットではその1/16となり、その周波数は106kHzとなる。これをVGAのドットクロック25MHzと比較すると236分の1である。通常は1秒間に60回の画像信号の書き込みを行っている1秒に60フレームである。しかし、本実施の形態に示す半導体装置においては書き込み周波数が236分の1に低下するので、約4秒間に1回の画像信号の書き込み約4秒に1フレームしか行えないことになる。従って、画素にアモルファスシリコンを用いたトランジスタまたはポリシリコンを用いたトランジスタを適用した場合、4秒の保持はできないので、VGAよりも画素数を減らすまたは、色数を減らすなどして、画像信号を削減する必要がある。これに対し、本実施の形態に示す半導体装置は、図7、図8の説明で示したとおり、画素が有するトランジスタを高純度化した酸化物半導体層を用いたトランジスタで構成する。これにより、画像信号を長時間保持することが可能となる。上記したとおり、高純度化した酸化物半導体層を用いることで、画素のトランジスタの室温におけるオフ電流値を1aA/μm以下、さらには100zA/μm未満にすることが可能であるからである。例えば、VGAの様な解像度を有する画像を表示する場合、画素のトランジスタとしてオフ電流が1aA/μm以下のトランジスタを採用することにより、2000秒間すなわち30分以上画像信号を保持することが可能となる。また、オフ電流が100zA/μm未満のトランジスタを採用することにより、20000秒間すなわち330分以上画像信号を保持することが可能となる。従って、本実施の形態に示す半導体装置は、VGAと同様あるいはそれ以上の解像度を有する画像を表示することが可能である。本実施の形態によれば、FPCを使用せずに、信号、電力をそれぞれ無線で供給することにより、FPC端子部に発生する接触不良の問題を解決することができる。また、信号、電力をそれぞれ無線で供給した場合においても、信号、電力の受信を高効率で行うことができる。また、振動や温度変化が加わった場合でもアンテナ間の距離を一定に保つことができ、信号、電力を高効率で受信することが可能となる。また、VGAの様な解像度を有する画像を表示することが可能である。本実施の形態は、他の実施の形態、実施例と適宜組み合わせて実施することが可能である。実施の形態7本実施の形態では、開示する発明の一態様である半導体装置が有する画素部のトランジスタの一例について、図9を参照して説明する。図9A~Dは、図7に示したトランジスタの構成および作製工程の一例を示す断面図である。図9Dに示すトランジスタ410は、ボトムゲート型の一つである逆スタガ型の構造を有している。また、チャネルエッチ型の構造を有している。また、シングルゲート構造を有している。しかし、トランジスタの構造はこれに限定されずトップゲート型の構造を有していてもよい。また、チャネルストップ型の構造を有していてもよい。また、マルチゲート構造を有していてもよい。以下、図9A~Dを参照して、基板400上にトランジスタ410を作製する工程について説明する。まず、絶縁表面を有する基板400上にゲート電極層411を形成する図9A参照。絶縁表面を有する基板400として使用することができる基板に大きな制限はないが、少なくとも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。基板400とゲート電極層411との間には、下地膜となる絶縁膜を設けてもよい。下地膜は、基板400からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、又は酸化窒化シリコン膜から選ばれた一又は複数の膜による積層構造により形成することができる。ここでは、プラズマCVD法を用いて窒化シリコン膜100nmを形成し、窒化シリコン膜上にプラズマCVD法を用いて酸化窒化シリコン膜SiON膜150nmを形成した。なお、下地膜は、できるだけ、水素や水などの不純物を含まないように形成することが好ましい。ゲート電極層411は、基板400上に導電層を形成し、第1のフォトリソグラフィ工程により該導電層を選択的にエッチングすることで形成することができる。ゲート電極層411は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金材料を用いて、単層で又は積層して形成することができる。ここでは、スパッタ法を用いてタングステン膜100nmを形成し、タングステン膜をエッチングしてゲート電極層411とした。次いで、ゲート電極層411上にゲート絶縁層402を形成する図9A参照。ゲート絶縁層402は、プラズマCVD法又はスパッタ法等を用いて、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、若しくは酸化アルミニウム層を単層で又は積層して形成することができる。例えば、成膜ガスとして、シランSiH4、酸素及び窒素を用いてプラズマCVD法により酸化窒化シリコン層を形成すればよい。また、ゲート絶縁層として酸化ハフニウムHfOx、酸化タンタルTaOx等のHigh-k材料を用いることもできる。ゲート絶縁層402の厚さは、例えば、10nm以上500nm以下とすることができる。ここでは、ゲート電極層411上にマイクロ波例えば、周波数2.45GHzを用いた高密度プラズマCVD法を用いて、酸化窒化シリコン膜30nmを形成してゲート絶縁層とした。マイクロ波を用いた高密度プラズマCVD法は、緻密で絶縁耐圧の高い高品質なゲート絶縁層402を形成できる点で好適である。また、酸化物半導体層と高品質なゲート絶縁層402とが密接することにより、界面準位を低減して界面特性を良好なものとすることができる。なお、ゲート絶縁層402は、できるだけ、水素や水などの不純物を含まないように形成することが好ましい。次に、ゲート絶縁層402上に酸化物半導体膜430を形成する図9A参照。酸化物半導体膜430は、スパッタ法を用いて形成することができる。酸化物半導体膜430の厚さは、2nm以上200nm以下とすることができる。なお、酸化物半導体膜430をスパッタ法により成膜する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行うことが好ましい。逆スパッタを行うことにより、ゲート絶縁層402の表面に付着している粉状物質パーティクル、ゴミともいうを除去することができる。逆スパッタとは、ターゲット側に電圧を印加せずに、基板側にRF電源を用いて電圧を印加してプラズマを形成し、基板表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いてもよい。酸化物半導体膜430は、In-Ga-Zn-O系、In-Sn-O系、In-Sn-Zn-O系、In-Al-Zn-O系、Sn-Ga-Zn-O系、Al-Ga-Zn-O系、Sn-Al-Zn-O系、In-Zn-O系、Sn-Zn-O系、Al-Zn-O系、In-O系、Sn-O系、Zn-O系の材料を用いることができる。また、上記材料にSiO2を含ませても良い。酸化物半導体膜430は、希ガス代表的にはアルゴン雰囲気下、酸素雰囲気下、又は希ガス代表的にはアルゴン及び酸素の混合雰囲気下においてスパッタ法により形成することができる。ここでは、In、Ga及びZnを含むIn-Ga-Zn-O系の金属酸化物ターゲットIn2O3:Ga2O3:ZnOが1:1:1モル比を用いて、スパッタ法により酸化物半導体層30nmを形成した。なお、スパッタガスはAr/O2=0/20sccm酸素100とし、基板温度は室温とし、成膜圧力は0.6Paとし、成膜電力は0.5kWとした。なお、酸化物半導体膜430は、できるだけ、水素や水などの不純物を含まないように形成することが好ましい。次に、酸化物半導体膜430を第2のフォトリソグラフィ工程により選択的にエッチングして島状の酸化物半導体層431を形成する図9B参照。酸化物半導体膜430のエッチングは、ウェットエッチングを用いて行うことができる。しかしこれに限定されずドライエッチングを用いてもよい。次いで、酸化物半導体層431に対して第1の熱処理を行う。この第1の熱処理によって酸化物半導体層431中の過剰な水水酸基を含むや水素などを除去することができる。第1の熱処理の温度は、350°C以上基板の歪み点未満、好ましくは400°C以上基板の歪み点未満とすることができる。第1の熱処理の温度を350°C以上とすることにより酸化物半導体層の脱水化または脱水素化が行え、膜中の水素濃度を低減することができる。また第1の熱処理の温度を450°C以上とすることにより、膜中の水素濃度をさらに低減することができる。また第1の熱処理の温度を550°C以上とすることにより、膜中の水素濃度をさらに低減することができる。第1の熱処理を行う雰囲気としては、窒素、または希ガスヘリウム、ネオン、アルゴン等を主成分とする不活性気体であって、水、水素などが含まれない気体を用いるのが望ましい。例えば、熱処理装置に導入する気体の純度を6N99.9999以上、好ましくは7N99.99999以上とすることができる。これにより、第1の熱処理の間、酸化物半導体層431は、大気に触れることなく、水や水素の混入が行われないようにすることができる。なお、熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、GRTAGasRapidThermalAnnealing装置、LRTALampRapidThermalAnnealing装置等のRTARapidThermalAnnealing装置を用いることができる。LRTA装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光電磁波の輻射により、被処理物を加熱する装置である。GRTA装置は、高温のガスを用いて熱処理を行う装置である。気体には、アルゴンなどの希ガスまたは窒素のような、加熱処理によって被処理物と反応しない不活性気体が用いられる。本実施の形態では、第1の熱処理として、GRTA装置を用い、窒素雰囲気で650°C、6分の熱処理を行った。また、酸化物半導体層の第1の熱処理は、島状の酸化物半導体層に加工する前の酸化物半導体膜430に対して行うこともできる。その場合には、第1の熱処理後に第2のフォトリソグラフィ工程を行う。酸化物半導体層に対する第1の熱処理は、酸化物半導体層上にソース電極層及びドレイン電極層を積層させた後、またはソース電極層及びドレイン電極層上に保護絶縁膜を形成した後に行っても良い。その後、ゲート絶縁層402及び酸化物半導体層431を覆うように導電層を形成し、第3のフォトリソグラフィ工程により該導電層をエッチングすることで、ソース電極層及びドレイン電極層415a、415bを形成する図9C参照。導電層の材料は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた元素や、上記元素を成分とする合金等を用いることができる。マンガン、マグネシウム、ジルコニウム、ベリリウム、イットリウムから選ばれた材料を用いてもよい。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた元素を単数または複数含有させた材料を用いてもよい。また、導電層は、酸化物導電膜を用いて形成してもよい。酸化物導電膜としては、酸化インジウムIn2O3、酸化スズSnO2、酸化亜鉛ZnO、酸化インジウム酸化スズ合金In2O3―SnO2、ITOと略記する場合がある、酸化インジウム酸化亜鉛合金In2O3―ZnO、または、これらの酸化物導電材料にシリコン若しくは酸化シリコンを含有させたものを用いることができる。この場合には、酸化物導電膜の材料は、酸化物半導体層431に用いる材料と比較して、導電率が高いまたは抵抗率が低い材料を用いることが好ましい。酸化物導電膜の導電率は、キャリア濃度を増やすことで高くすることができる。酸化物導電膜のキャリア濃度は、水素濃度を増やすことや、酸素欠損を増やすことにより増やすことができる。ソース電極層及びドレイン電極層415a、415bは、単層構造としてもよいし、2層以上の積層構造としてもよい。本実施の形態では、酸化物半導体層431上に第1のチタン層100nm、アルミニウム層200nm、第2のチタン層100nmをこの順で形成した。そして、第1のチタン層、アルミニウム層および第2のチタン層からなる積層膜をエッチングして、ソース電極層及びドレイン電極層415a、415bを形成した図9C参照。導電層形成後に熱処理を行う場合には、この熱処理に耐える耐熱性を有する導電層を選択する。なお、導電層のエッチングの際に、酸化物半導体層431は除去されないようにそれぞれの材料及びエッチング条件を適宜調節する。なお、第3のフォトリソグラフィ工程では、酸化物半導体層431は一部のみがエッチングされ、溝部凹部を有する酸化物半導体層となることもある。また、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透過した光が複数の強度となる露光マスクである多階調マスクによって形成されたレジストマスクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジストマスクは複数の膜厚を有する形状となり、アッシングを行うことでさらに形状を変形することができるため、異なるパターンに加工する複数のエッチング工程に用いることができる。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジストマスクを形成することができる。よって露光マスク数を削減することができ、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。次に、亜酸化窒素N2O、窒素N2、またはアルゴンArなどのガスを用いたプラズマ処理を行う。このプラズマ処理によって露出している酸化物半導体層の表面に付着した吸着水などを除去する。また、酸素とアルゴンの混合ガスを用いてプラズマ処理を行ってもよい。プラズマ処理を行った後、大気に触れることなく、酸化物半導体層の一部に接する保護絶縁膜となる酸化物絶縁層416を形成する図9D参照。酸化物絶縁層416は、スパッタ法など水素や水などの不純物が含まれない方法により形成することができる。酸化物絶縁層416の厚さは、少なくとも1nm以上とすることができる。酸化物絶縁層416に水素が含まれると、水素の酸化物半導体層431への侵入が生じ、酸化物半導体層431のバックチャネルが低抵抗化N型化してしまい、寄生チャネルが形成されるおそれがある。よって、酸化物絶縁層416はできるだけ水素を含まない膜になるように、成膜方法に水素を用いないことが重要である。成膜時の基板温度は、室温以上300°C以下とすればよい。また、成膜雰囲気は、希ガス代表的にはアルゴン雰囲気、酸素雰囲気、または希ガス代表的にはアルゴン及び酸素雰囲気とすることができる。本実施の形態では、酸化物絶縁層416の形成前に200°Cの温度で基板を加熱し、ソース電極層及びドレイン電極層415a、415bを覆うように、酸化物絶縁層416として酸化シリコン膜300nmを形成した。酸化シリコン膜は、シリコンターゲットを用い、酸素をスパッタガスとして用いたスパッタ法により形成した。次に、不活性ガス雰囲気下、または酸素ガス雰囲気下で第2の熱処理好ましくは200°C以上400°C以下、例えば250°C以上350°C以下を行う。例えば、窒素雰囲気下で250°C、1時間の第2の熱処理を行う。第2の熱処理を行うと、酸化物半導体層の一部チャネル形成領域が酸化物絶縁層416と接した状態で加熱される。第2の熱処理により、酸化物半導体層の一部チャネル形成領域に酸素を供給することができる。これにより、ゲート電極層411と重なるチャネル形成領域413をI型とすることができる。また、ソース電極層415aに重なるソース領域414aと、ドレイン電極層415bに重なるドレイン領域414bとが自己整合的に形成される。以上の工程でトランジスタ410が形成される。酸化物絶縁層416上にさらに保護絶縁層を形成してもよい。例えば、RFスパッタ法を用いて窒化シリコン膜を形成することができる。RFスパッタ法は、量産性がよいため、保護絶縁層の成膜方法として好ましい。保護絶縁層は、水分や、水素イオンや、OH-などの不純物を含まず、これらが外部から侵入することをブロックする無機絶縁膜を用いることが好ましい。本実施の形態では、保護絶縁層として保護絶縁層403を、窒化シリコン膜を用いて形成する図9D参照。さらに大気中、100°C以上200°C以下、1時間以上30時間以下での熱処理を行ってもよい。ここでは150°Cで10時間加熱処理を行う。この加熱処理は一定の加熱温度を保持して加熱してもよいし、室温から、100°C以上200°C以下の所定の温度への昇温と、所定の温度から室温までの降温を複数回くりかえして行ってもよい。また、この熱処理を、酸化物絶縁層の形成前に、減圧下で行ってもよい。減圧下で熱処理を行うことにより加熱時間を短縮することができる。この熱処理によって、酸化物半導体層431から酸化物絶縁層416中に水素をとりこむことができる。すなわち、さらに酸化物半導体層から水素を除去することができる。トランジスタ410に対し、85°C、2×106V/cm、12時間のゲートバイアス熱ストレス試験BT試験を行った。その結果、トランジスタの電気的特性にほとんど変化はみられず、安定な電気的特性を有するトランジスタを得ることができた。本実施の形態に示す酸化物半導体を用いたトランジスタは、シリコン等を用いたトランジスタと比べてオフ電流が非常に小さいという電気的特性を有する。したがって、画素部のトランジスタとして本実施の形態に示す酸化物半導体を用いたトランジスタを採用することにより、画素の回路構成等を変えずに表示素子に書き込んだ画像信号を長期間保持することが可能となる。したがって、静止画等を表示させる場合に、書き込み周波数を低下させることができる。これにより消費電力を低減することができる。上記トランジスタを採用することにより、表示素子に書き込んだ画像信号を長期間保持することができるので、書き込み周波数が低い場合でも、当該画素の表示の劣化変化を抑制することができる。図1、図2、図3、図4、図6に示す基板301として本実施の形態に示すトランジスタを有する基板を用いることができる。すなわち、本実施の形態に示すトランジスタを有する基板に、図2、図3に示す基板601を貼り付けて用いることができる。本実施の形態は、他の実施の形態、実施例と適宜組み合わせて実施することが可能である。本実例では、開示する発明の一態様である半導体装置が有する画素部のトランジスタの評価について、図11~図13を参照して説明する。本実施例では、評価用素子TEGともいうを用いたオフ電流の測定値について以下に説明する。図11にL/W=3μm/50μmのトランジスタを200個並列に接続することで作製した、L/W=3μm/10000μmのトランジスタの初期特性を示す。トランジスタは高純度化された酸化物半導体層をチャネル形成領域に用いたものである。また、上面図を図12Aに示し、その一部を拡大した上面図を図12Bに示す。図12Bの点線で囲んだ領域がL/W=3μm/50μm、Lov=1.5μmの1段分のトランジスタである。なお、ここでは、Lovとはソース電極層又はドレイン電極層と酸化物半導体層とが重畳する領域のチャネル長方向における長さを表している。トランジスタの初期特性を測定するため、基板温度を室温とし、ソース-ドレイン間電圧以下、ドレイン電圧またはVdというを1Vまたは10Vとし、ソース-ゲート間電圧以下、ゲート電圧またはVgというを-20V~20Vまで変化させたときのソース-ドレイン電流以下、ドレイン電流またはIdというの変化特性、すなわちVg-Id特性を測定した。なお、図11では、Vgを-20V~5Vまでの範囲で示している。図11に示すようにチャネル幅Wが10000μmのトランジスタは、Vdが1V及び10Vにおいてオフ電流は1×10-13[A]以下となっており、測定機半導体パラメータアナライザ、Agilent4156C;Agilent社製の検出限界以下となっている。すなわち、当該トランジスタのチャネル幅1μmあたりのオフ電流値は、10aA/μm以下であることが確認された。なお、チャネル長が3μm以上であれば、当該トランジスタのオフ電流値は10aA/μm以下であると見積もられることも付記する。また、チャネル幅Wが1000000μm1mのトランジスタについても同様に作製し測定した。その結果、オフ電流値は測定機の検出限界近傍である1×10-12[A]以下となることが確認された。すなわち、当該トランジスタのチャネル幅1μmあたりのオフ電流値は、1aA/μm以下であることが確認された。測定したトランジスタの作製方法について説明する。まず、ガラス基板上に下地層として、CVD法により窒化シリコン層を形成し、窒化シリコン層上に酸化窒化シリコン層を形成した。酸化窒化シリコン層上にゲート電極層としてスパッタ法によりタングステン層を形成した。ここで、タングステン層を選択的にエッチングしてゲート電極層を形成した。次に、ゲート電極層上にゲート絶縁層としてCVD法により厚さ100nmの酸化窒化シリコン層を形成した。次に、ゲート絶縁層上に、スパッタ法によりIn-Ga-Zn-O系の金属酸化物ターゲットモル比で、In2O3:Ga2O3:ZnO=1:1:2を用いて、厚さ50nmの酸化物半導体層を形成した。そして、酸化物半導体層を選択的にエッチングし、島状の酸化物半導体層を形成した。次に、酸化物半導体層に対しクリーンオーブンにて窒素雰囲気下、450°C、1時間の第1の熱処理を行った。次に、酸化物半導体層上にソース電極層及びドレイン電極層としてチタン層厚さ150nmをスパッタ法により形成した。ここで、ソース電極層及びドレイン電極層を選択的にエッチングし、1つのトランジスタのチャネル長Lを3μm、チャネル幅Wを50μmとし、200個を並列とすることで、L/W=3μm/10000μmとなるようにした。次に、酸化物半導体層に接するように保護絶縁層としてリアクティブスパッタ法により酸化シリコン層を膜厚300nmで形成した。ここで、保護層である酸化シリコン層を選択的にエッチングし、ゲート電極層、ソース電極層及びドレイン電極層上に開口部を形成した。その後、窒素雰囲気下、250°C、1時間の第2の熱処理を行った。そして、Vg-Id特性を測定する前に150°C、10時間の加熱を行った。以上の工程により、ボトムゲート型のトランジスタを作製した。図11に示すようにトランジスタのオフ電流が1×10-13[A]程度であるのは、上記作製工程において酸化物半導体層中における水素濃度を十分に低減できたためである。また、キャリア測定機で測定される酸化物半導体層のキャリア密度は、1×1012/cm3未満、望ましくは、1×1011/cm3未満である。即ち、酸化物半導体層のキャリア密度は、限りなくゼロに近くすることができる。また、トランジスタのチャネル長Lを10nm以上1000nm以下とすることも可能である。これにより、回路の動作速度を高速化できる。また、オフ電流値が極めて小さいため、低消費電力化も図ることができる。また、トランジスタのオフ状態において、酸化物半導体層を絶縁体とみなして回路設計を行うことができる。続いて、本実施例で作製したトランジスタに対してオフ電流の温度特性を評価した。温度特性は、トランジスタが使われる最終製品の耐環境性や、性能の維持などを考慮する上で重要である。当然ながら、変化量が小さいほど好ましく、製品設計の自由度が増す。温度特性は、恒温槽を用い、-30、0、25、40、60、80、100、及び120°Cのそれぞれの温度でトランジスタを形成した基板を一定温度とし、ドレイン電圧を6V、ゲート電圧を-20V~20Vまで変化させてVg-Id特性を取得した。図13Aに示すのは、上記それぞれの温度で測定したVg-Id特性を重ね書きしたものであり、点線で囲むオフ電流の領域を拡大したものを図13Bに示す。図中の矢印で示す右端の曲線が-30°C、左端が120°Cで取得した曲線で、その他の温度で取得した曲線は、その間に位置する。オン電流の温度依存性はほとんど見られない。一方、オフ電流は拡大図の図13Bにおいても明らかであるように、ゲート電圧が-20V近傍を除いて、全ての温度で測定機の検出限界近傍の1×10-12[A]以下となっており、温度依存性も見えていない。すなわち、120°Cの高温においても、オフ電流が1×10-12[A]以下を維持しており、チャネル幅Wが10000μmであることを考慮すると、オフ電流が非常に小さいことがわかる。すなわち、当該トランジスタのチャネル幅1μmあたりのオフ電流値は、100aA/μm以下であることが確認された。なお、チャネル長が3μm以上であれば、当該トランジスタのオフ電流値は100aA/μm以下であると見積もられることも付記する。上記のように高純度化された酸化物半導体purifiedoxidesemiconductorを用いたトランジスタは、オフ電流の温度依存性がほとんど現れない。これは、酸化物半導体が高純度化されることによって、導電型が限りなく真性に近づき、フェルミ準位が禁制帯の中央に位置するため、温度依存性を示さなくなると言える。また、これは、酸化物半導体のバンドギャップが大きく、熱励起キャリアが極めて少ないことにも起因する。以上の結果は、キャリア密度を1×1012/cm3未満、望ましくは、1×1011/cm3未満としたトランジスタが、室温におけるオフ電流値が1aA/μm以下であることを示すものである。また、当該トランジスタを半導体装置が有するトランジスタとして適用することで、当該半導体装置の消費電力を低減すること及び表示の劣化表示品質の低下を抑制することが可能である。さらには、温度などの外部因子に起因する表示の劣化変化が低減された半導体装置を提供することが可能である。したがって、画素部のトランジスタとして、上記のように高純度化された酸化物半導体を用いたトランジスタを採用することにより、画素の回路構成等を変えずに表示素子に書き込んだ画像信号を長期間保持することが可能となる。したがって、静止画等を表示させる場合に、書き込み周波数を低下させることができる。これにより消費電力を低減することができる。上記のように高純度化されたトランジスタを採用することにより、表示素子に書き込んだ画像信号を長期間保持することができるので、書き込み周波数が低い場合でも、当該画素の表示の劣化変化を抑制することができる。図1、図2、図3、図4、図6に示す基板301として上記のように高純度化されたトランジスタを有する基板を用いることができる。すなわち、上記のように高純度化されたトランジスタを有する基板に、図2、図3に示す基板601を貼り付けて用いることができる。本実例では、開示する発明の一態様である半導体装置が有する画素部のトランジスタの評価について、図14~図16を参照して説明する。本実施例では、高純度化された酸化物半導体を用いたトランジスタのオフ電流をさらに正確に求めた結果について説明する。電流測定方法に用いた特性評価用素子について、図14を参照して説明する。図14に示す特性評価用素子は、測定系800が3つ並列に接続されている。一つの測定系800は、容量素子802、トランジスタ804、トランジスタ805、トランジスタ806、トランジスタ808を有する。トランジスタ804、トランジスタ805、トランジスタ806は、図9A~Dに従って作製し、図9Dに示したトランジスタと同様の構造のものを使用した。測定系800において、トランジスタ804のソース端子およびドレイン端子の一方と、容量素子802の端子の一方と、トランジスタ805のソース端子およびドレイン端子の一方は、電源V2を与える電源に接続されている。また、トランジスタ804のソース端子およびドレイン端子の他方と、トランジスタ808のソース端子およびドレイン端子の一方と、容量素子802の端子の他方と、トランジスタ805のゲート端子とは、接続されている。また、トランジスタ808のソース端子およびドレイン端子の他方と、トランジスタ806のソース端子およびドレイン端子の一方と、トランジスタ806のゲート端子は、電源V1を与える電源に接続されている。また、トランジスタ805のソース端子およびドレイン端子の他方と、トランジスタ806のソース端子およびドレイン端子の他方とは、接続され、出力端子Voutとなっている。なお、トランジスタ804のゲート端子には、トランジスタ804のオン状態と、オフ状態を制御する電位Vext_b2が供給され、トランジスタ808のゲート端子には、トランジスタ808のオン状態と、オフ状態を制御する電位Vext_b1が供給される。また、出力端子からは電位Voutが出力される。次に、上記の測定系を用いたオフ電流の測定方法について説明する。まず、オフ電流を測定するために電位差を付与する初期期間について説明する。初期期間においては、トランジスタ808のゲート端子に、トランジスタ808をオン状態とする電位Vext_b1を入力して、トランジスタ804のソース端子またはドレイン端子の他方と接続されるノードつまり、トランジスタ808のソース端子およびドレイン端子の一方、容量素子802の端子の他方、およびトランジスタ805のゲート端子に接続されるノードであるノードAに電位V1を与える。ここで、電位V1は、例えば高電位とする。また、トランジスタ804はオフ状態としておく。その後、トランジスタ808のゲート端子に、トランジスタ808をオフ状態とする電位Vext_b1を入力して、トランジスタ808をオフ状態とする。トランジスタ808をオフ状態とした後に、電位V1を低電位とする。ここでも、トランジスタ804はオフ状態としておく。また、電位V2は低電位とする。以上により、初期期間が終了する。次に、オフ電流の測定期間について説明する。測定期間においては、トランジスタ804のソース端子またはドレイン端子の一方の端子の電位つまりV2、および、トランジスタ808のソース端子またはドレイン端子の他方の端子の電位つまりV1は低電位に固定しておく。一方で、測定期間中は、上記ノードAの電位は固定しないノードAをフローティング状態とする。これにより、トランジスタ804に電荷が流れ、時間の経過と共にノードAに保持される電荷量が変動する。そして、ノードAに保持される電荷量の変動に伴って、ノードAの電位が変動する。つまり、出力端子の出力電位Voutも変動する。こうして得られた出力電位Voutから、オフ電流を算出することができる。トランジスタ804、トランジスタ805、トランジスタ806、トランジスタ808は、それぞれチャネル長L=10μm、チャネル幅W=50μmの、高純度化した酸化物半導体を用いたトランジスタである。また、並列された3つの測定系800において、第1の測定系の容量素子802の容量値を100fFとし、第2の測定系の容量素子802の容量値を1pFとし、第3の測定系の容量素子802の容量値を3pFとした。なお、オフ電流の測定では、VDD=5V、VSS=0Vとした。また、測定期間においては、電位V1を原則としてVSSとし、10~300secごとに、100msecの期間だけVDDとしてVoutを測定した。また、素子に流れる電流Iの算出に用いられる時間は、約30000secとした。図15に上記電流測定に係る経過時間Timeと、出力電位Voutとの関係を示す。図15より、時間の経過にしたがって、電位が変化している様子が確認できる。図16には、上記電流測定によって算出されたオフ電流を示す。なお、図16は、ソース-ドレイン電圧Vと、オフ電流Iとの関係を表すものである。図16から、ソース-ドレイン電圧が4Vの条件において、オフ電流は約40zA/μmであることが分かった。また、ソース-ドレイン電圧が3.1Vの条件において、オフ電流は10zA/μm以下であることが分かった。なお、1zAは10-21Aを表す。以上、本実施例により、高純度化された酸化物半導体を用いたトランジスタでは、オフ電流が十分に小さくなることが確認された。画素部のトランジスタとして、上記のように高純度化された酸化物半導体を用いたトランジスタを採用することにより、画素の回路構成等を変えずに表示素子に書き込んだ画像信号を長期間保持することが可能となる。したがって、静止画等を表示させる場合に、書き込み周波数を低下させることができる。これにより消費電力を低減することができる。上記のように高純度化されたトランジスタを採用することにより、表示素子に書き込んだ画像信号を長期間保持することができるので、書き込み周波数が低い場合でも、当該画素の表示の劣化変化を抑制することができる。図1、図2、図3、図4、図6に示す基板301として上記のように高純度化されたトランジスタを有する基板を用いることができる。すなわち、上記のように高純度化されたトランジスタを有する基板に、図2、図3に示す基板601を貼り付けて用いることができる。