入出力端子対の一端が第1の電源電圧に接続する第1トランジスタ、及び、入出力端子対の一端が前記第1の電源電圧より低い第2の電源電圧に接続する第2トランジスタを直列に接続して、前記第1トランジスタと第2トランジスタの間の中間ノードの電圧を出力するドライバ回路であって、高圧側電源端子、及び、低圧側電源端子を有し、入力信号に基づき、前記第1トランジスタのオンオフを制御するための第1制御信号を前記第1トランジスタの制御端子に出力する第1の制御回路と、高圧側電源端子、及び、低圧側電源端子を有し、入力信号に基づき、前記第2トランジスタのオンオフを制御するための第2制御信号を前記第2トランジスタの制御端子に出力する第2の制御回路と、スイッチ素子と、前記第1の制御回路に供給する電源電圧を生成するコンデンサと、を備え、前記コンデンサは、一端が前記第2の電源電圧より低い第3の電源電圧と前記スイッチ素子を介して接続され、他端が前記第1トランジスタの前記入出力端子の他端と接続され、前記コンデンサの一端の電圧が、前記第1の制御回路の前記低圧側電源端子に供給され、前記第3の電源電圧が、前記第2の制御回路の前記低圧側電源端子に供給され、前記第1の制御回路は、前記第1トランジスタをオフさせる場合、前記第1の制御回路の前記低圧側電源端子に供給される電圧を、前記第1制御信号として出力し、前記第2の制御回路は、前記第2トランジスタをオフさせる場合、前記第2の制御回路の前記低圧側電源端子に供給される電圧を、前記第2制御信号として出力し、前記第2トランジスタがオン状態のとき、前記スイッチ素子がオン状態となるように制御されることを特徴とするドライバ回路。前記第1トランジスタが、ワイドギャップ半導体で構成されるノーマリーオン型のnチャネルFETであり、前記第1の制御回路の前記高圧側電源端子が、前記第1トランジスタの前記入出力端子の他端と接続されることを特徴とする請求項1に記載のドライバ回路。前記第2トランジスタが、ワイドギャップ半導体で構成されるノーマリーオン型のnチャネルFETであり、前記第2の制御回路の前記高圧側電源端子が、前記第2の電源電圧と接続されることを特徴とする請求項1または2に記載のドライバ回路。前記スイッチ素子が、MOSFETで構成されていることを特徴とする請求項1~3の何れか一項に記載のドライバ回路。前記第2制御信号に基づき、前記スイッチ素子のオンオフが制御されることを特徴とする請求項4に記載のドライバ回路。前記第2の制御回路に入力される前記入力信号と、当該入力信号の遅延信号との論理積の信号に基づき、前記スイッチ素子のオンオフが制御されることを特徴とする請求項4に記載のドライバ回路。前記第2の制御回路に入力される前記入力信号と、前記第2制御信号との論理積の信号に基づき、前記スイッチ素子のオンオフが制御されることを特徴とする請求項4に記載のドライバ回路。前記第1トランジスタが、ノーマリーオン型のnチャネルFETであり、前記第3の電源電圧が、前記第1制御信号の入力により前記第1トランジスタがオフ状態のとき、前記第1トランジスタの逆導通動作が可能な電圧に設定されていることを特徴とする請求項1~7の何れか一項に記載のドライバ回路。前記第2トランジスタが、ノーマリーオン型のnチャネルFETであり、前記第3の電源電圧が、前記第2制御信号の入力により前記第2トランジスタがオフ状態のとき、前記第2トランジスタの逆導通動作が可能な電圧に設定されていることを特徴とする請求項1~8の何れか一項に記載のドライバ回路。前記第1トランジスタ又は前記第2トランジスタのうち少なくとも何れか一方の逆導通立ち上がり電圧が、-1.5V~-3.0Vの範囲となるように、前記第3の電源電圧が設定されていることを特徴とする請求項8または9に記載のドライバ回路。ハイサイド側の回路に負電圧を供給する場合、ダイオードの極性の問題から、インバータ用ゲートドライバ回路で使用されるダイオードとコンデンサからなるブートストラップ回路を使用することができず、このため、非特許文献1には、ハイサイド側には絶縁された電源が必要と記載されている。また、特許文献1では、ハイサイド側の内部電源回路は、上述の通り、高電圧側を高圧電源の端子と接続して構成されているため、高圧電源から電流が流れ込んでショートする危険性があり、当該ショート防止のため絶縁された電源である必要がある。また、ハイサイド側とローサイド側で夫々電源を必要とする。更に、特許文献1では、スイッチング素子、コンデンサ、及びツェナーダイオードを用いてハイサイド側の電源を実現しているが、高い耐圧のツェナーダイオードを製造することは困難であり、電源電圧範囲の制限となっていた。同様に、特許文献2で用いられている定電圧ダイオードツェナーダイオードも耐圧の制限により、利用可能な電源電圧範囲の制限となっていた。また、通常インバータ用半導体には逆電力損失やノイズを抑制するため、スイッチング素子に逆方向リカバリー電流の少ないFWDを並列接続する必要がある。ノーマリーオン型FETにおいても、ユニポーラ動作をする横型デバイスでは自身に逆導通機能はあるものの、そのオフ時の低いゲート電圧通常-10V以下によって逆導通立ち上り電圧の絶対値が大きくなるため、同様にFWDを並列接続する必要があった。これらの課題はドライバ回路の大型化、複雑化によるコストアップを招き、ワイドギャップ半導体を用いたドライバ回路の普及の妨げとなっていた。本発明は、上記の状況に鑑み、回路の大型化、複雑化を招くことなくスイッチング素子の駆動に必要な負のゲート電圧を供給することが可能なドライバ回路を実現することをその目的とする。上記目的を達成するための本発明に係るドライバ回路は、入出力端子対の一端が第1の電源電圧に接続する第1トランジスタ、及び、入出力端子対の一端が前記第1の電源電圧より低い第2の電源電圧に接続する第2トランジスタを直列に接続して、前記第1トランジスタと第2トランジスタの間の中間ノードの電圧を出力するドライバ回路であって、高圧側電源端子、及び、低圧側電源端子を有し、入力信号に基づき、前記第1トランジスタのオンオフを制御するための第1制御信号を前記第1トランジスタの制御端子に出力する第1の制御回路と、高圧側電源端子、及び、低圧側電源端子を有し、入力信号に基づき、前記第2トランジスタのオンオフを制御するための第2制御信号を前記第2トランジスタの制御端子に出力する第2の制御回路と、スイッチ素子と、前記第1の制御回路に供給する電源電圧を生成するコンデンサと、を備え、前記コンデンサは、一端が前記第2の電源電圧より低い第3の電源電圧と前記スイッチ素子を介して接続され、他端が前記第1トランジスタの前記入出力端子の他端と接続され、前記コンデンサの一端の電圧が、前記第1の制御回路の前記低圧側電源端子に供給され、前記第3の電源電圧が、前記第2の制御回路の前記低圧側電源端子に供給され、前記第1の制御回路は、前記第1トランジスタをオフさせる場合、前記第1の制御回路の前記低圧側電源端子に供給される電圧を、前記第1制御信号として出力し、前記第2の制御回路は、前記第2トランジスタをオフさせる場合、前記第2の制御回路の前記低圧側電源端子に供給される電圧を、前記第2制御信号として出力し、前記第2トランジスタがオン状態のとき、前記スイッチ素子がオン状態となるように制御されることを特徴とする。上記特徴の本発明に係るドライバ回路は、更に、前記第1トランジスタが、ワイドギャップ半導体で構成されるノーマリーオン型のnチャネルFETであり、前記第1の制御回路の前記高圧側電源端子が、前記第1トランジスタの前記入出力端子の他端と接続されることが好ましい。上記特徴の本発明に係るドライバ回路は、更に、前記第2トランジスタが、ワイドギャップ半導体で構成されるノーマリーオン型のnチャネルFETであり、前記第2の制御回路の前記高圧側電源端子が、前記第2の電源電圧と接続されることが好ましい。尚、ここで、ワイドギャップ半導体とは、バンドギャップがシリコンよりも大きな半導体材料を指し、特に、例えば、SiCやGaN、或いはダイヤモンド等に代表される、シリコンのバンドギャップが1.12eVであることから、バンドギャップがその2倍程度である2.2eV以上のバンドギャップを有するものをいう。上記特徴の本発明に係るドライバ回路は、更に、前記スイッチ素子が、MOSFETで構成されていることが好ましい。上記特徴の本発明に係るドライバ回路は、更に、前記第2制御信号に基づき、前記スイッチ素子のオンオフが制御されることが好ましい。上記特徴の本発明に係るドライバ回路は、前記第2の制御回路に入力される前記入力信号と、当該入力信号の遅延信号との論理積の信号に基づき、前記スイッチ素子のオンオフが制御されることが好ましい。上記特徴の本発明に係るドライバ回路は、前記第2の制御回路に入力される前記入力信号と、前記第2制御信号との論理積の信号に基づき、前記スイッチ素子のオンオフが制御されることが好ましい。上記特徴の本発明に係るドライバ回路は、更に、前記第1トランジスタがノーマリーオン型のnチャネルFETである場合に、前記第3の電源電圧が、前記第1制御信号の入力により前記第1トランジスタがオフ状態のとき、前記第1トランジスタの逆導通動作が可能な電圧に設定されていることが好ましい。上記特徴の本発明に係るドライバ回路は、更に、前記第2トランジスタがノーマリーオン型のnチャネルFETである場合に、前記第3の電源電圧が、前記第2制御信号の入力により前記第2トランジスタがオフ状態のとき、前記第2トランジスタの逆導通動作が可能な電圧に設定されていることが好ましい。上記特徴の本発明に係るドライバ回路は、更に、前記第1トランジスタ又は前記第2トランジスタのうち少なくとも何れか一方の逆導通立ち上がり電圧が、-1.5V~-3.0Vの範囲となるように、前記第3の電源電圧が設定されていることが好ましい。上記特徴のドライバ回路に依れば、第3の電源電圧を介してローサイド側の制御回路第2の制御回路、及び第2トランジスタの制御端子に負のゲート電圧を供給するとともに、第2トランジスタがオン状態のときにオン状態となるスイッチ素子を介して第3の電源電圧を供給するコンデンサを充電し、ハイサイド側の制御回路第1の制御回路及び第1トランジスタに負のゲート電圧を供給することができる。これにより、絶縁電源を別に設けることなくハイサイド側の回路に負電圧を供給することが可能となるため、ワイドギャップ半導体を用いたスイッチング素子の駆動制御を行うためのドライバ回路を容易に構成することができる。更に、当該ワイドギャップ半導体を用いたスイッチング素子の低オン抵抗、高速スイッチング特性を享受することができ、ドライバ回路の高速化、低消費電力化を図れる。また、図7のノーマリーオン型FETの逆導通特性ドレイン側にソースに対して負の電圧Vdsを印加した場合にドレイン‐ソース間に流れる電流Idの変化のゲート電圧Vgs依存性に示すように、FETの閾値電圧Vthを-2.5V程度とした場合、オフ状態において印加するゲート電圧Vgsを-4V~-5.5Vの範囲に設定することで、逆導通立ち上り電圧は-1.5V~-3Vの範囲となる。従って、第1トランジスタ、あるいは第2トランジスタがノーマリーオン型のFETである場合に、想定されるノイズ等による電圧変動に対して当該トランジスタが逆導通動作可能となるように、第3の電源電圧、及び、当該第3の電源電圧を介して供給される負のゲート電圧を設定することができる。具体的には、-1.5V~-3.0Vの範囲の絶対値の低い逆導通立ち上がり電圧で逆導通動作が可能となるように、第3の電源電圧、及び、当該第3の電源電圧を介して供給される負のゲート電圧を設定することができる。このように、ノーマリーオン型のFETのオフ時の逆導通立ち上がり電圧の絶対値を低減できることにより、通常インバータ用スイッチング素子に並列接続する必要があるFWDを具備することなく、本発明のドライバ回路で確実に逆導通動作を行わせることができる。第1実施形態本発明の一実施形態に係るドライバ回路1の構成例を図1に示す。尚、以降の実施形態の説明に用いる図面では、同一の構成要素には同一の符号を付すこととし、また、名称及び機能も同一であるので、同様の説明を繰り返すことはしない。図1の回路ブロック図に示すように、ドライバ回路1は、ハイサイド側の第1の制御回路11、ローサイド側の第2の制御回路12、コンデンサ13、制御回路電源14、スイッチ素子30、ドレイン入出力端子対の一端が高圧電源5から供給される正電圧VDD第1の電源電圧と接続する第1トランジスタ21、ソース入出力端子対の一端が接地電位VSS第2の電源電圧と接続する第2トランジスタ22を備えてなり、第1トランジスタ21のソース入出力端子対の他端を第2トランジスタ22のドレイン入出力端子対の他端と接続することで、第1トランジスタ21と第2トランジスタ22が直列に接続されたハーフブリッジ回路を構成している。第1トランジスタ21、及び、第2トランジスタ22は夫々、閾値電圧Vthが-3V程度のワイドギャップ半導体で構成されるノーマリーオン型のnチャネルFETである。正電圧VDDは、例えば、400V程度である。制御回路電源14は、制御回路電源14の端子が接地電位VSSと接続され、これにより制御回路電源14の-端子側の電位がVSSに対して負の電圧VEE第3の電源電圧となる。当該負電圧VEEは第2の制御回路12の低圧側電源端子12bに供給され、第2トランジスタ22をオフ制御するために利用される。当該負電圧VEEは、第1トランジスタ21および第2トランジスタ22の負の閾値電圧Vthよりも低く、例えば、-10V程度である。ハイサイド側の第1の制御回路11は、高圧側電源端子11a、及び、低圧側電源端子11bを有し、ハイサイド側入力制御信号2に基づき、第1トランジスタ21のオンオフを制御するための第1制御信号6を生成し、第1トランジスタ21のゲートに出力する。具体的には、例えば、第1トランジスタ21をオン制御する場合、高圧側電源端子11aの電圧を第1トランジスタ21をオンさせるための制御信号6として、第1トランジスタ21のゲートに出力し、第1トランジスタ21をオフ制御する場合、低圧側電源端子11bの電圧を、第1トランジスタ21をオフさせるための制御信号6として、第1トランジスタ21のゲートに出力する。ローサイド側の第2の制御回路12は、高圧側電源端子12a、及び、低圧側電源端子12bを有し、ローサイド側入力制御信号3に基づき、第2トランジスタ22のオンオフを制御するための第2制御信号7を生成し、第2トランジスタ22のゲートに出力する。具体的には、例えば、第2トランジスタ22をオン制御する場合、高圧側電源端子12aの電圧を、第2トランジスタ22をオンさせるための制御信号7として、第2トランジスタ22のゲートに出力し、第2トランジスタ22をオフ制御する場合、低圧側電源端子12bの電圧を、第2トランジスタ22をオフさせるための制御信号7として、第2トランジスタ22のゲートに出力する。コンデンサ13は、一端が負電圧VEEとスイッチ素子30を介して接続されるとともに、他端が第1トランジスタ21のソース、即ち、第1トランジスタ21と第2トランジスタ22の接続ノードと接続されている。また、コンデンサ13の一端は、第1の制御回路11の低圧側電源端子11bとも接続されている。スイッチ素子30は、ローサイド側入力制御信号3に基づき制御され、第2トランジスタ22がオン、即ち、ドライバ回路1の出力端子4の電位がVSSに最も近づくタイミングでオンされる。そして、第2トランジスタ22がオフされるタイミングでオフされる。スイッチ素子30がオンのとき、第1トランジスタ21がオフ、第2トランジスタ22がオンであるので、制御回路電源14からスイッチ素子30および第2トランジスタ22を介した電流がコンデンサ13に流れ、コンデンサ13は、高圧側電源端子11aと接続する側が側、低圧側電源端子11bと接続する側が-側となるように充電される。このとき、第1トランジスタ21をオフ状態に維持するための負のゲート電圧として、制御回路電源14の負電圧VEEが、スイッチ素子30、低圧側電源端子11bを介して第1トランジスタ21の制御端子に入力されている。その後、第1トランジスタ21がオン、第2トランジスタ22及びスイッチ素子30がオフとなるように、ハイサイド側入力制御信号2、及び、ローサイド側入力制御信号3に基づき、第1トランジスタ21、第2トランジスタ22、及び、スイッチ素子30のオンオフが制御される。第1トランジスタ21および第2トランジスタ22は、夫々、ノーマリーオン型のnチャネルFETであるので、高圧側電源端子の電圧としてソース端の電圧がゲートに印加されることで、各トランジスタはオン状態となる。このとき、第1トランジスタ21がオンであることにより、出力端子4の電位は正電圧VDD近くまで上昇する。一方で、このとき、第2トランジスタ22及びスイッチ30がオフであるので、コンデンサ13は制御回路電源14と切り離され、第1の制御回路11の電源として機能する。コンデンサ13の側の電位は第1トランジスタ21と第2トランジスタ22の間の接続ノードの電位即ち、出力端子4の電位であり、-側の電位は当該接続ノードの電位よりも低くなるので、第1トランジスタ21のゲートに当該接続ノードの電位よりも低い電圧を供給することができ、結果、その後のスイッチングにおいて第1トランジスタ21を確実にオフにすることができる。図2は本発明に係るドライバ回路1において、スイッチ素子30をnチャネルMOSFET31で実現した場合の構成例を示す回路図である。図2に示すドライバ回路1aは、スイッチ素子30をMOSFET31に置き換えることで、より高速でのスイッチングに対応でき、ドライバ回路の高速化が可能となる。尚、図2において、MOSFET31の一端は接地電圧VSSより低い負電圧VEEに接続されているため、ローサイド側入力制御信号3として、VEEを基準としてMOSFET31の閾値電圧より高い電圧がMOSFET31のゲートに入力されるとMOSFET31がオンし、VEEを基準として当該閾値電圧より低い電圧がMOSFET31のゲート端子に入力されるとMOSFET31がオフする。尚、スイッチ素子30としては、MOSFETに限らず、バイポーラトランジスタを用いることができるし、ワイドギャップ半導体で構成した素子を用いることができることは言うまでもない。図3は、スイッチ素子30をMOSFET31で実現した図2のドライバ回路1aにおいて、MOSFET31をオンオフするための制御信号を第2の制御回路12の出力端子から供給するように構成したものである。即ち、図3に示すドライバ回路1bは、ローサイド側入力制御信号3の第2の制御回路12内で生じる信号遅延を考慮し、第2トランジスタ22がオンオフとなるタイミングでMOSFET31がオンオフとなるように構成されている。これにより、第1トランジスタ21がオンで、第2トランジスタ22がオフの状態から、第2トランジスタがオンに切り替わるよりも前に、MOSFET31がオンになるのを防ぎ、出力端子4の電位が高い状態でMOSFET31がオンになるのを防ぐことができる。MOSFET31がオンになると、コンデンサ13の一端および第1の制御回路11の低圧側電源端子11bには負電圧VEEが、コンデンサ13の他端および第1の制御回路11の高圧側電源端子11aには出力端子4の電圧が、夫々印加される。ここで、第1トランジスタがオン状態のときにMOSFET31がオン状態のままとした場合、出力端子4の電圧は、最悪の場合VDDまで上昇し、コンデンサ13の両端および第1の制御回路11に想定外の高電圧が印加される虞がある。しかしながら、図3に示すドライバ回路1bでは、第1トランジスタ21がオン、即ち、出力端子4の電圧が高い状態でMOSFET31がオンになるのを確実に防ぐことができるため、これによりコンデンサ13として耐圧が低いものを利用でき、第1の制御回路11が動作しなくなるのを抑止することができる。図4は本発明に係るドライバ回路を実現する別の実施形態を示す回路図であり、図5はその動作における信号波形図である。図4に示すドライバ回路1cは、ローサイド側入力制御信号3図5aと、遅延回路8を経由した当該ローサイド側入力制御信号3の遅延信号図5bをAND回路9で論理積をとり、当該論理積の信号図5cを、MOSFET31をオンオフするための制御信号として、MOSFET31のゲートに入力する。遅延回路8による遅延時間は、ローサイド側入力制御信号3の第2の制御回路12内で生じる信号遅延時間と等しいか、或いは当該信号遅延時間より長くなるように設定されている。このようにすることで、確実に出力端子4の電圧が低い状態でMOSFET31をオンさせることができ、且つ、ローサイド側入力制御信号3に第2トランジスタ22をオフさせる制御信号が入力された場合は直ちにMOSFET31がオフされる。従って、出力端子4の電圧が高い状態でMOSFET31がオンすることを確実に防ぐことが可能になる。図6は本発明に係るドライバ回路を実現する更に別の実施形態を示す回路図であり、図6に示すドライバ回路1dは、ローサイド側入力制御信号3と、第2の制御回路12の出力信号第2制御信号7の論理積をとり、当該論理積の信号をMOSFET31をオンオフするための制御信号として、MOSFET31のゲート端子に入力する。上記ドライバ回路1dは、上述のドライバ回路1cと同様、出力端子4の電圧が高い状態でMOSFET31がオンすることを確実に防ぐことができる。上記ドライバ回路1、並びにドライバ回路1a~1dでは、第2の制御回路12、及び、第2トランジスタ22のゲートに負電圧VEEを供給するとともに、第2トランジスタがオン状態のときにオン状態となるスイッチ素子30MOSFET31を介してコンデンサ13を充電し、第1の制御回路11、及び、第1トランジスタ21に負電圧を供給することができ、制御回路電源14の他に絶縁電源を別途設けることなく第1トランジスタ21をオフさせるための負電圧を供給することが可能となる。尚、上記実施形態では、第1トランジスタ21及び第2トランジスタ22がワイドギャップ半導体で構成されるノーマリーオン型のFETである場合について詳細に説明した。第1トランジスタ21及び第2トランジスタ22が、閾値電圧が2V程度のノーマリーオフ型のFETの場合、第1トランジスタ21及び第2トランジスタ22をオンさせるためには、トランジスタのソースと接続される高圧側電源端子11a12aの電圧を少なくともトランジスタの閾値電圧以上昇圧するための電源回路を別に設け、当該昇圧された電圧をゲート端子への入力とする。第2実施形態また、図7は、ノーマリーオン型FETの閾値電圧Vthを-2.5Vとした場合の当該FETの逆導通特性ドレイン側にソースに対して負の電圧Vdsを印加した場合にドレイン‐ソース間に流れる電流Idの変化のゲート電圧Vgs依存性を示すグラフであり、左から、Vgsを-5Vから0.5Vステップで増加させた場合の特性の変化を示す。図7から、閾値電圧Vthが-2.5V程度の場合、オフ状態において印加するゲート電圧Vgsが-5.0V、-4.5V、-4.0Vのとき、逆導通状態となる逆導通立ち上り電圧は、夫々、-2.5V、-2.0V、-1.5Vとなる。本実施形態では、第1トランジスタ21、あるいは第2トランジスタ22がノーマリーオン型のFETである場合、当該逆導通立ち上がり電圧が-1.5V~-3.0Vの範囲となるように、第3の電源電圧の値を調整する。即ち、第3の電源電圧VEEを介して供給されるゲート電圧Vgsが-5.0V~-4.0Vの範囲となるように、第3の電源電圧VEEを、-5.0V~-4.0Vの範囲に設定する。これにより、第1トランジスタ21、あるいは第2トランジスタ22は、ノーマリーオン型のFETを用いた場合であっても、-1.5V~-3.0Vの範囲の絶対値が低減された逆導通立ち上がり電圧で逆導通動作が可能となる。インバータ用に通常用いられるFWDの順方向電圧が1.5V~3.0V程度であるので、このような構成とすることで、本発明のドライバ回路11a~1dを用いて、通常インバータ用スイッチング素子に並列接続する必要があるFWDを具備することなく、確実に逆導通動作を行わせることが可能になる。