第1導電型の半導体層と、前記半導体層のおもて面に設けられた第2導電型の第1半導体層と、前記第1半導体層の表面に設けられた、前記第1半導体層よりも不純物濃度が高い第2導電型の第2半導体層と、前記第2半導体層の表面に設けられた、前記第2半導体層よりも不純物濃度が低い第2導電型の第3半導体層と、前記第3半導体層の表面層に選択的に設けられた第1導電型の第1半導体領域と、前記第1半導体領域の表面層に選択的に設けられた第2導電型の第2半導体領域と、前記第2半導体領域に接する入力電極と、前記第1半導体領域の、前記第2半導体領域と前記第3半導体層とに挟まれた部分の表面に、絶縁膜を介して設けられた制御電極と、前記半導体層の裏面に接する出力電極と、を備えることを特徴とする半導体装置。第1導電型の半導体層と、前記半導体層のおもて面に設けられた第2導電型の第1半導体層と、前記第1半導体層の表面層に選択的に設けられた、前記第1半導体層よりも不純物濃度が高い第2導電型の第2半導体層と、前記第1半導体層および前記第2半導体層の表面に設けられた、前記第2半導体層よりも不純物濃度が低い第2導電型の第3半導体層と、前記第3半導体層の表面層の、前記第2半導体層に対応する部分に設けられた第1導電型の第1半導体領域と、前記第1半導体領域の表面層に選択的に設けられた第2導電型の第2半導体領域と、前記第2半導体領域に接する入力電極と、前記第1半導体領域の、前記第2半導体領域と前記第3半導体層とに挟まれた部分の表面に、絶縁膜を介して設けられた制御電極と、前記半導体層の裏面に接する出力電極と、を備えることを特徴とする半導体装置。第1導電型の半導体層と、前記半導体層のおもて面に設けられた第2導電型の第1半導体層と、前記第1半導体層の表面層に選択的に設けられた、前記第1半導体層よりも不純物濃度が高い第2導電型の第4半導体層と、前記第1半導体層および前記第4半導体層の表面に設けられた、前記第1半導体層よりも不純物濃度が高く、かつ前記第4半導体層よりも不純物濃度が低い第2導電型の第2半導体層と、前記第2半導体層の表面層の、前記第4半導体層に対応する位置に設けられた、前記第2半導体層よりも不純物濃度が低い第2導電型の第3半導体層と、前記第3半導体層の表面層に設けられた第1導電型の第1半導体領域と、前記第1半導体領域の表面層に選択的に設けられた第2導電型の第2半導体領域と、前記第2半導体領域に接する入力電極と、前記第1半導体領域の、前記第2半導体領域と前記第3半導体層とに挟まれた部分の表面に、絶縁膜を介して設けられた制御電極と、前記半導体層の裏面に接する出力電極と、を備えることを特徴とする半導体装置。第1導電型の半導体層と、前記半導体層のおもて面に設けられた第2導電型の第1半導体層と、前記第1半導体層の表面に設けられた、前記第1半導体層よりも不純物濃度が高い第2導電型の第2半導体層と、前記第2半導体層の表面に設けられた、前記第2半導体層よりも不純物濃度が低い第2導電型の第3半導体層と、前記第3半導体層の表面層に設けられた第1導電型の第1半導体領域と、前記第1半導体領域、前記第3半導体層および前記第2半導体層を貫通し前記第1半導体層に達するトレンチと、前記トレンチの内部に絶縁膜を介して埋め込まれた制御電極と、前記第1半導体領域の表面層に選択的に設けられ、前記トレンチの側壁に設けられた前記絶縁膜に接する第2導電型の第2半導体領域と、前記第2半導体領域に接する入力電極と、前記半導体層の裏面に接する出力電極と、を備えることを特徴とする半導体装置。第1導電型の半導体層と、前記半導体層のおもて面に設けられた第2導電型の第1半導体層と、前記第1半導体層の表面に設けられた、前記第1半導体層よりも不純物濃度が高い第2導電型の第2半導体層と、前記第2半導体層の表面に設けられた、前記第2半導体層よりも不純物濃度が低い第2導電型の第3半導体層と、前記第3半導体層の表面層に設けられた第1導電型の第1半導体領域と、前記第1半導体領域を貫通し前記第3半導体層に達するトレンチと、前記トレンチの内部に絶縁膜を介して埋め込まれた制御電極と、前記第1半導体領域の表面層に選択的に設けられ、前記トレンチの側壁に設けられた前記絶縁膜に接する第2導電型の第2半導体領域と、前記第2半導体領域に接する入力電極と、前記半導体層の裏面に接する出力電極と、を備えることを特徴とする半導体装置。前記第3半導体層は、前記第1半導体層よりも不純物濃度が高いことを特徴とする請求項1~5のいずれか一つに記載の半導体装置。前記第3半導体層は、前記第1半導体領域よりも不純物濃度が低いことを特徴とする請求項1~6のいずれか一つに記載の半導体装置。前記第2半導体層は、前記第1半導体領域よりも不純物濃度が低いことを特徴とする請求項1~7のいずれか一つに記載の半導体装置。前記第2半導体層は、前記半導体装置の耐圧よりも小さい印加電圧で空乏化する不純物濃度および厚さを有することを特徴とする請求項1~8のいずれか一つに記載の半導体装置。シリコンよりもバンドギャップの広い半導体材料でできていることを特徴とする請求項1~9のいずれか一つに記載の半導体装置。絶縁ゲート型バイポーラトランジスタであることを特徴とする請求項1~10のいずれか一つに記載の半導体装置。しかしながら、上述した従来の技術では、図6に示すnCEL75を設けることでコレクタ-エミッタ間電流密度Jceを増大させることができるが、順方向バイアス時に、pボディ領域76とnCEL75とのpn接合近傍の電界強度が増大し耐圧が低下するという問題がある。特に、pボディ領域76のpチャネル領域81○で囲んで示すゲート酸化膜側の部分下のコーナー部82○で囲んで示す部分、以下、pボディ領域のコーナー部とする付近に電界が集中してしまう。このような問題は、nCEL75の不純物濃度を高くしたり、nCEL75の厚さを厚くしたりしてキャリアの蓄積効果を高めることでさらに顕著にあらわれる。このコーナー部82への電界が集中すると耐圧が低下してしまうという課題がある。例えば、上述した非特許文献2に示す技術には、図6のnドリフト層3の不純物濃度および厚さをそれぞれ4.5×1014cm3および150μmとし、nCEL75の不純物濃度および厚さをそれぞれ8.0×1015cm3および3μmとし、チャネル長pチャネル領域81を0.7μmとした耐圧15kVのSiC-IGBTについて開示されている。この上記非特許文献2に示すSiC-IGBTでは、耐圧が15kVの場合に、コレクタ-エミッタ間電圧Vceが7.24Vで、コレクタ-エミッタ間電流密度Jceが30A/cm2と低い。また、コレクタ-エミッタ間電流密度Jceと耐圧とはトレードオフ関係にあり、コレクタ-エミッタ間電流密度Jceと耐圧とをともに向上させることが難しいという問題がある。また、SiC-IGBTでは、炭化珪素自体の特性による次のような問題がある。通常、SiC-IGBTは、炭化珪素バルク基板上に成長させたエピタキシャル層上に形成される。このとき、炭化珪素バルク基板上に例えば4H-SiCのみのエピタキシャル層を成長させるために、結晶の0001面いわゆるSi面を結晶軸に対して数度傾けたオフ角を付けたオフアングルの炭化珪素バルク基板を用いる。しかしながら、オフアングルの炭化珪素バルク基板を用いた場合、炭化珪素バルク基板中の基底面転位は一部が刃状転位に変換されるが、残りの基底面転位はエピタキシャル成長中にエピタキシャル層内に伝搬する。炭化珪素バルク基板上に成長させるエピタキシャル層の不純物濃度が高い場合、エピタキシャル層内に伝搬する基底面転位は刃状転位に変換されにくくエピタキシャル層中に多く伝搬してしまう傾向がある。上述した従来のSiC-IGBTでは、nCEL75をエピタキシャル成長で形成するため、炭化珪素バルク基板からnバッファ層2内に伝搬し更にnドリフト層3内に伝搬した基底面転位がかなりの割合でnCEL75内に伝搬されてしまう。ところで、エピタキシャル層中に残った基底面転位は、IGBTなどのバイポーラ素子に次のような悪影響を及ぼす。例えば、従来のSiCバイポーラ素子では、活性領域中の基底面転位を起点として積層欠陥が発生するが、順方向バイアス時に活性領域に注入された少数キャリアの衝突によってこの積層欠陥が拡大する。これにより、SiCバイポーラ素子の動作時間の経過とともに、オン抵抗が増大し、電流密度が低減するという順方向特性の経時劣化が生じる。バイポーラ素子の一種であるSiC-IGBTにもコレクタ-エミッタ間電流密度Jceが低減するという順方向特性の経時劣化が生じる。nCELの不純物濃度が高くなるほどnCEL中に伝搬して残存する基底面転位が多くなるので、順方向特性の経時劣化も大きくなる。また、通常、IGBTでは、順方向バイアス状態でゲート電圧を印加してオフ状態からオン状態にスイッチして通電開始する際、pコレクタ層1から注入された正孔少数キャリア電流はpボディ領域76のコーナー部82付近のnCEL75部分からpボディ領域76内に入りpボディ領域76を横断しエミッタ電極72へと流れる。また、順方向バイアス状態でゲート電圧を下げてオン状態からオフ状態にスイッチさせ通電を切断する際、pボディ領域76のコーナー部82付近のnCEL75部分を流れている正孔少数キャリア電流が一番最後に消滅し通電電流が切断される。このため、従来のSiC-IGBTでは、順方向バイアス時の通電開始時および通電切断時にpボディ領域76のコーナー部82のnCEL75部分に極度に正孔電流が集中するので、pボディ領域76のコーナー部82付近のnCEL75中の積層欠陥の拡大がより顕著になる。これにより、pボディ領域76のコーナー部82付近のnCEL75部分における順方向特性が著しく劣化する。したがって、従来のSiC-IGBTでは、nCEL75を設けることでコレクタ-エミッタ間電流密度Jceを増大させることができたとしても、nCEL75内に残る基底面転位に起因する積層欠陥によって、オン電圧が増大しコレクタ-エミッタ間電流密度Jceが低減され、順方向特性が経時劣化してしまう。順方向特性の経時劣化が大きくなると、オン時に所定の大電流を通電する際に破壊に至る場合がある。さらに、積層欠陥には金属原子などが凝集される傾向があり、金属原子が凝集された積層欠陥はリーク電流の電流経路となる。pボディ領域76とnCEL75の接合を横切って積層欠陥が存在し金属原子などが凝集している場合は、積層欠陥を流れるリーク電流によって耐圧が低下してしまう。順方向バイアス時に電界が最も集中するpボディ領域76のコーナー部82付近の接合部に上記のような積層欠陥が存在すると耐圧低下が著しく、場合によっては素子破壊に至ることもある。また、このような問題は、IGBTの動作周波数を高くするほど顕著にあらわれることを初めて見出した。この発明は、上述した従来技術による問題点を解消するため、高電流密度で高耐圧の半導体装置を提供することを目的とする。また、この発明は、上述した従来技術による問題点を解消するため、コレクタ-エミッタ間電流密度の経時劣化を抑制することができる信頼性の高い半導体装置を提供することを目的とする。上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置は、第1導電型の半導体層と、前記半導体層のおもて面に設けられた第2導電型の第1半導体層と、前記第1半導体層の表面に設けられた、前記第1半導体層よりも不純物濃度が高い第2導電型の第2半導体層と、前記第2半導体層の表面に設けられた、前記第2半導体層よりも不純物濃度が低い第2導電型の第3半導体層と、前記第3半導体層の表面層に選択的に設けられた第1導電型の第1半導体領域と、前記第1半導体領域の表面層に選択的に設けられた第2導電型の第2半導体領域と、前記第2半導体領域に接する入力電極と、前記第1半導体領域の、前記第2半導体領域と前記第3半導体層とに挟まれた部分の表面に、絶縁膜を介して設けられた制御電極と、前記半導体層の裏面に接する出力電極と、を備えることを特徴とする。また、上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置は、第1導電型の半導体層と、前記半導体層の表面に設けられた第2導電型の第1半導体層と、前記第1半導体層の表面層に選択的に設けられた、前記第1半導体層よりも不純物濃度が高い第2導電型の第2半導体層と、前記第1半導体層および前記第2半導体層の表面に設けられた、前記第2半導体層よりも不純物濃度が低い第2導電型の第3半導体層と、前記第3半導体層の表面層の、前記第2半導体層に対応する部分に設けられた第1導電型の第1半導体領域と、前記第1半導体領域の表面層に選択的に設けられた第2導電型の第2半導体領域と、前記第2半導体領域に接する入力電極と、前記第1半導体領域の、前記第2半導体領域と前記第3半導体層とに挟まれた部分の表面に、絶縁膜を介して設けられた制御電極と、前記半導体層の裏面に接する出力電極と、を備えることを特徴とする。この発明によれば、第1半導体層が第1半導体領域の直下半導層側にのみ設けられているので、第1半導体領域のコーナー部付近での電界集中が増大することを防止することができる。また、上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置は、第1導電型の半導体層と、前記半導体層のおもて面に設けられた第2導電型の第1半導体層と、前記第1半導体層の表面層に選択的に設けられた、前記第1半導体層よりも不純物濃度が高い第2導電型の第4半導体層と、前記第1半導体層および前記第4半導体層の表面に設けられた、前記第1半導体層よりも不純物濃度が高く、かつ前記第4半導体層よりも不純物濃度が低い第2導電型の第2半導体層と、前記第2半導体層の表面層の、前記第4半導体層に対応する位置に設けられた、前記第2半導体層よりも不純物濃度が低い第2導電型の第3半導体層と、前記第3半導体層の表面層に設けられた第1導電型の第1半導体領域と、前記第1半導体領域の表面層に選択的に設けられた第2導電型の第2半導体領域と、前記第2半導体領域に接する入力電極と、前記第1半導体領域の、前記第2半導体領域と前記第3半導体層とに挟まれた部分の表面に、絶縁膜を介して設けられた制御電極と、前記半導体層の裏面に接する出力電極と、を備えることを特徴とする。この発明によれば、第4半導体層が第1半導体領域の直下半導体層側にのみ設けられているので、第1半導体領域のコーナー部付近での電界集中が増大することを防止することができる。また、上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置は、第1導電型の半導体層と、前記半導体層のおもて面に設けられた第2導電型の第1半導体層と、前記第1半導体層の表面に設けられた、前記第1半導体層よりも不純物濃度が高い第2導電型の第2半導体層と、前記第2半導体層の表面に設けられた、前記第2半導体層よりも不純物濃度が低い第2導電型の第3半導体層と、前記第3半導体層の表面層に設けられた第1導電型の第1半導体領域と、前記第1半導体領域、前記第3半導体層および前記第2半導体層を貫通し前記第1半導体層に達するトレンチと、前記トレンチの内部に絶縁膜を介して埋め込まれた制御電極と、前記第1半導体領域の表面層に選択的に設けられ、前記トレンチの側壁に設けられた前記絶縁膜に接する第2導電型の第2半導体領域と、前記第2半導体領域に接する入力電極と、前記半導体層の裏面に接する出力電極と、を備えることを特徴とする。この発明によれば、トレンチの底面よりも半導体層おもて面から浅い位置に第2半導体層を設けているので、トレンチの底面のコーナー部の電界強度が増大することを防止することができる。また、上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置は、第1導電型の半導体層と、前記半導体層のおもて面に設けられた第2導電型の第1半導体層と、前記第1半導体層の表面に設けられた、前記第1半導体層よりも不純物濃度が高い第2導電型の第2半導体層と、前記第2半導体層の表面に設けられた、前記第2半導体層よりも不純物濃度が低い第2導電型の第3半導体層と、前記第3半導体層の表面層に設けられた第1導電型の第1半導体領域と、前記第1半導体領域を貫通し前記第3半導体層に達するトレンチと、前記トレンチの内部に絶縁膜を介して埋め込まれた制御電極と、前記第1半導体領域の表面層に選択的に設けられ、前記トレンチの側壁に設けられた前記絶縁膜に接する第2導電型の第2半導体領域と、前記第2半導体領域に接する入力電極と、前記半導体層の裏面に接する出力電極と、を備えることを特徴とする。この発明によれば、トレンチの底面よりも半導体層おもて面から深い位置に第2半導体層を設けているので、トレンチの底面のコーナー部の電界強度が増大することを防止することができる。また、この発明にかかる半導体装置は、上述した発明において、前記第3半導体層は、前記第1半導体層よりも不純物濃度が高いことを特徴とする。また、この発明にかかる半導体装置は、上述した発明において、前記第3半導体層は、前記第1半導体領域よりも不純物濃度が低いことを特徴とする。また、この発明にかかる半導体装置は、上述した発明において、前記第2半導体層は、前記第1半導体領域よりも不純物濃度が低いことを特徴とする。また、この発明にかかる半導体装置は、上述した発明において、前記第2半導体層は、前記半導体装置の耐圧よりも小さい印加電圧で空乏化する不純物濃度および厚さを有することを特徴とする。また、この発明にかかる半導体装置は、上述した発明において、シリコンよりもバンドギャップの広い半導体材料でできていることを特徴とする。また、この発明にかかる半導体装置は、上述した発明において、絶縁ゲート型バイポーラトランジスタであることを特徴とする。上述した発明によれば、第1半導体層と第1半導体領域との間に2層のn型半導体層第2半導体層および第3半導体層を設けている。この2層のn型半導体層のうち、第1半導体層側の第2半導体層が第1半導体層よりも高い不純物濃度となっているので、順方向バイアス時、第1半導体層に注入された正孔は、入力電極へ抜けにくく、第1半導体層の、第1半導体層と第2半導体層との界面付近に蓄積されるキャリアの蓄積効果。このキャリアの蓄積効果により、コレクタ-エミッタ間電流密度Jceを増大させることができる。また、第1半導体層と第1半導体領域との間に設けた2層のn型半導体層のうち、第1半導体領域側の第3半導体層の不純物濃度を第1半導体層の不純物濃度よりも高くすることで、第3半導体層においても、第2半導体層と同様に、キャリアの蓄積効果を得ることが可能となる。さらに、第1半導体領域に接する第3半導体層の不純物濃度が第2半導体層の不純物濃度よりも低いので、順方向バイアス時に逆バイアスされる第1半導体領域と第3半導体層とのpn接合近傍の電界強度を低減することができる電界集中緩和効果。このため、第2半導体層に過度の電界集中が生じることを回避することができるので、第2半導体層の不純物濃度を第1半導体層の不純物濃度よりも高くすることができる。これにより、コレクタ-エミッタ間電流密度Jceと耐圧とのトレードオフ関係を改善することができる。また、上述した発明によれば、第3半導体層を第2半導体層よりも低い不純物濃度とすることで、炭化珪素半導体でできている半導体層から第2半導体層内に伝搬された基底面転位が、第3半導体層を形成するためのエピタキシャル成長中に第3半導体層に伝搬されにくくなる。これにより、順方向バイアス時に基底面転移から形成される積層欠陥が、第3半導体層内に発生することを抑制することができる。このため、積層欠陥を原因とする順方向特性の経時劣化を抑制することができる。また、第3半導体層内での積層欠陥の発生を抑制することができるので、順方向バイアスで半導体装置をオンオフさせるスイッチング時に、少数キャリアの正孔電流が第1半導体領域のコーナー部付近の第3半導体層に集中することによって促進される順方向特性の劣化も抑制することができる。さらに、この発明によれば、第3半導体層を設けたことにより、順方向バイアス時に、第1半導体領域のコーナー部付近に集中する電界を緩和することができる。このため、第1半導体領域のコーナー部付近での積層欠陥の拡大を抑制することができる。これにより、積層欠陥を原因とするリーク電流を低減することができる。本発明にかかる半導体装置によれば、耐圧と電流密度を向上することができるという効果を奏する。また、本発明にかかる半導体装置によれば、コレクタ-エミッタ間電流の経時劣化を抑制し信頼性を向上することができるという効果を奏する。以下に添付図面を参照して、この発明にかかる半導体装置の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、nまたはpを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、nやpに付すおよび-は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。実施の形態1図1は、実施の形態1にかかる半導体装置を模式的に示す断面図である。図1に示す実施の形態1にかかる半導体装置は、炭化珪素SiC半導体を用いて作製された例えば設計耐圧15kV級のプレーナゲート構造のIGBT100である。図1には、IGBT100の活性領域のみを示す。IGBT100は、例えば活性領域を囲むように耐圧構造部不図示を備えていてもよい。活性領域とは、半導体装置のオン時に電流が流れる領域である。耐圧構造部とは、半導体装置を構成するpn接合表面の電界強度を緩和し、所望の耐圧を実現する構造部である。図1に示すように、IGBT100において、pコレクタ層1となるp型第1導電型の半導体層の表面以下、おもて面とするには、n第2導電型バッファ層2が設けられている。nバッファ層2は、炭化珪素エピタキシャル層である。pコレクタ層1の不純物濃度および厚さは、例えば、それぞれ1×1019cm3および10μmであってもよい。また、nバッファ層2の不純物濃度および厚さは、例えば、それぞれ1×1018cm3および2μmであってもよい。nバッファ層2の表面には、nドリフト層第1半導体層3が設けられている。nドリフト層3は、炭化珪素エピタキシャル層である。nドリフト層3の不純物濃度は、nバッファ層2の不純物濃度よりも低い。具体的には、nドリフト層3の不純物濃度および厚さは、例えば、それぞれ2×1014cm3および150μmであってもよい。概略的にこの程度の不純物濃度の場合、nドリフト層3の厚さ10μm当たり例えば耐圧1kVは容易に実現することができる。このため、nドリフト層3の厚さを150μmとすることで、耐圧15kVが期待できる。nドリフト層3の表面には、n型半導体層電流密度増大層:CEL、第2半導体層4が設けられている。本発明では、後述するように2層のnCELを設けるので、以下、このnCEL4を、2層のうちの下層のnCELという意味を含めてnCELbnCELbottom4とする。nCELb4は、例えば窒素Nを不純物としてエピタキシャル成長させた炭化珪素エピタキシャル層である。nCELb4は、窒素イオンをイオン注入することによって形成された半導体層であってもよい。また、nCELb4は、活性領域のみに設けられていてもよく、例えば活性領域のnドリフト層3にイオン注入によって形成された半導体層であってもよい。nCELb4の不純物濃度は、nドリフト層3の不純物濃度よりも高い。また、nCELb4の不純物濃度は、後述するnCELb4の表面に設けられるn型半導体層電流密度増大層:CEL、以下、nCELuとする5よりも高い。但し、nCELb4は、IGBT100の耐圧よりも小さい印加電圧で空乏化する不純物濃度および厚さを有することが肝要である。具体的には、nCELb4の不純物濃度は、nドリフト層3およびnCELu5のいずれの不純物濃度よりも高ければ、例えば、8×1015cm3以上5×1017cm3以下であってもよい。nCELb4の厚さは、例えば0.3μm以上5.6μm以下であってもよい。nCELb4の表面には、n型半導体層電流密度増大層:CEL、第3半導体層5が設けられている。以下、このnCEL5を、2層のうちの上層のnCELという意味を含めてnCELunCELupper5とする。nCELu5は、例えば窒素を不純物としてエピタキシャル成長させた炭化珪素エピタキシャル層である。nCELu5の不純物濃度は、nドリフト層3の不純物濃度よりも高いのが好ましい。また、nCELu5の不純物濃度は、nCELb4および後述するpボディ領域pベース領域6のいずれの不純物濃度よりも低い。また、nCELu5は、IGBT100の耐圧よりも小さい印加電圧で空乏化する不純物濃度および厚さを有する。具体的には、nCELu5の不純物濃度は、nCELb4およびpボディ領域6のいずれの不純物濃度よりも低ければ、例えば、5×1014cm3以上1×1017cm3以下であってもよい。nCELu5の厚さは、例えば0.9μm以上6.2μmであってもよい。このnCELu5の厚さは、後述するようにnCELu5の表面層に設けられるpボディ領域6の厚さを含めた厚さである。nCELu5の表面層には、pボディ領域第1半導体領域6が選択的に設けられている。図1では図示を省略するが、nCELu5の表面層には、互いに離れて複数のpボディ領域6が設けられている。pボディ領域6の不純物濃度は、nドリフト層3、nCELb4およびnCELu5のいずれの不純物濃度よりも高い。具体的には、pボディ領域6の不純物濃度および厚さは、例えば、それぞれ1×1018cm3および0.6μmであってもよい。隣り合うpボディ領域6に挟まれたnCELu5の、pボディ領域6が並列する方向以下、水平方向とするの幅は、例えば5μmであってもよい。pボディ領域6は、例えばアルミニウムAlのイオン注入によって形成された拡散層である。pボディ領域6はnCELu5の表面層に例えば0.3μmの深さで設けられるので、nCELb4とpボディ領域6とに挟まれたnCELu5部分の厚さは例えば0.3μm以上2.6μm以下となる。本実施例ではnCELu5の不純物濃度を2×1016cm3とし、nCELb4とpボディ領域6とに挟まれたnCELu5部分の厚さを0.3μmとし、nCELb4の不純物濃度を8×1016cm3とし、nCELb4の厚さを0.3μmとした。なお、炭化珪素半導体は深さ方向に直行する方向の不純物拡散がシリコン半導体に比べて少ないので、図1において半導体層を矩形状に図示する以下、図2~5に示すIGBTにおいても同様に、半導体層を矩形状に図示する。pボディ領域6の表面層には、p低濃度チャネル領域7およびnエミッタ領域第2半導体領域8が選択的に設けられている。p低濃度チャネル領域7およびnエミッタ領域8は、例えばイオン注入によって形成された半導体層である。p低濃度チャネル領域7は、pボディ領域6の一方の端部に設けられnCELu5に接する。nエミッタ領域8は、p低濃度チャネル領域7のnCELu5に接する端部に対して反対側の端部に接する。nエミッタ領域8の、p低濃度チャネル領域7に接していない側の端部は、pボディ領域6内で終端している。図示省略するが、各pボディ領域6に設けられたp低濃度チャネル領域7およびnエミッタ領域8は、隣り合う他のpボディ領域6のp低濃度チャネル領域7およびnエミッタ領域8と対称に配置されている。p低濃度チャネル領域7の不純物濃度は、pボディ領域6の不純物濃度よりも低い。具体的には、p低濃度チャネル領域7の不純物濃度および厚さは、例えば、それぞれ8×1016cm3および0.3μmであってもよい。nエミッタ領域8の不純物濃度は、nドリフト層3、nCELb4およびnCELu5のいずれの不純物濃度よりも高い。具体的には、nエミッタ領域8の不純物濃度および厚さは、例えば、それぞれ5×1019cm3および0.3μmであってもよい。p低濃度チャネル領域7およびnエミッタ領域8は、pボディ領域6の表面層にそれぞれイオン注入によって形成される。p低濃度チャネル領域7およびnエミッタ領域8はpボディ領域6の表面層に例えば0.3μmの深さで設けられるので、pボディ領域6の、nCELu5とp低濃度チャネル領域7およびnエミッタ領域8とに挟まれた部分の厚さは例えば0.3μmとなる。p低濃度チャネル領域7の水平方向の幅は、例えば0.75μmであってもよい。nエミッタ領域8の水平方向の幅は、例えば3μmであってもよい。pボディ領域6の表面層の、p低濃度チャネル領域7およびnエミッタ領域8が設けられていない部分の水平方向の幅は、例えば1μmであってもよい。p低濃度チャネル領域7の表面には、ゲート絶縁膜9を介してゲート電極制御電極10が設けられている。エミッタ電極入力電極12は、nエミッタ領域8に接するとともにpコンタクト層を介してpボディ領域6にも接する。このpコンタクト層は、pボディ領域6の表面層の不純物濃度が十分高ければ省略することができる。また、エミッタ電極12は、層間絶縁膜11によってゲート電極10から絶縁されている。また、pコレクタ層1の、nバッファ層2に接している面おもて面に対して反対側の面には、pコレクタ層1に接してコレクタ電極出力電極13が設けられている。つぎに、図1に示すIGBT100の製造方法について説明する。まず、300μm厚のオフアングルnSiC基板に厚さ170μmのnドリフト層3をエピタキシャル成長させる。そして、2μm厚のnバッファ層2、さらに20μm厚のpコレクタ層1を順次エピタキシャル成長で形成する。さらに、nSiC基板の研磨時にpコレクタ層1を保護する保護用被覆膜不図示をpコレクタ層1上に形成する。つぎに、研磨によりnSiC基板を完全に除去し、nドリフト層3も約20μm研磨し150μmの厚さにする。つぎに、例えば窒素を不純物としてドープしてエピタキシャル成長を行い、nドリフト層3の表面にnCELb4を成長させる。nCELb4は、少なくとも活性領域にのみ設けられていればよい。このため、例えばイオン注入によって、活性領域のnドリフト層3の表面層のみにnCELb4を形成してもよい。イオン注入によってnCELb4を形成する場合、まず、nドリフト層3の表面に、nCELb4の形成領域が露出する開口部を有するレジストマスクを形成する。そして、このレジストマスクをマスクとして、レジストマスクの開口部に露出するnドリフト層3に例えば窒素イオンをイオン注入する。さらに、熱アニール処理を行う。これにより、活性領域全体にわたってnドリフト層3の表面層にnCELb4が形成される。その後、nCELb4の形成に用いたレジストマスクを除去する。nCELb4を形成した後、例えば窒素を不純物としてドープしてエピタキシャル成長を行い、nCELb4の表面にnCELu5を成長させる。つぎに、nCELu5の表面に、pボディ領域6の形成領域が露出する開口部を有するレジストマスクを形成する。そして、このレジストマスクをマスクとして、レジストマスクの開口部に露出するnCELu5にp型不純物イオンをイオン注入する。このとき、後の工程においてpボディ領域6の表面層にpボディ領域6よりも不純物濃度が低いp低濃度チャネル領域7を形成するために、pボディ領域6の、浅い部分の不純物濃度が深い部分の不純物濃度よりも低くなるようにイオン注入を行うのが好ましい。つぎに、熱アニール処理を行う。これにより、nCELu5の表面層に選択的にpボディ領域6が形成される。つぎに、pボディ領域6の形成に用いたレジストマスクを除去する。つぎに、pボディ領域6の表面にpコンタクト層の形成領域が露出する開口部を有するレジストマスクを形成する。そして、このレジストマスクをマスクとして、レジストマスクの開口部に露出するpボディ領域6に不純物イオンをイオン注入する。さらに、p低濃度チャネル領域7の形成領域が露出する開口部を有するレジストマスクを形成する。そして、このレジストマスクをマスクとして、レジストマスクの開口部に露出するpボディ領域6に不純物イオンをイオン注入する。p低濃度チャネル領域7を形成するためのイオン注入では、pボディ領域6の表面層の不純物濃度がp低濃度チャネル領域7の所望の不純物濃度よりも低い場合には、p低濃度チャネル領域7が所望の不純物濃度となるようにp型不純物濃度をイオン注入する。一方、pボディ領域6の表面層の不純物濃度がp低濃度チャネル領域7の所望の不純物濃度よりも高い場合には、p低濃度チャネル領域7が所望の不純物濃度となるようにn型不純物濃度をイオン注入する。つぎに、熱アニール処理を行う。これにより、pボディ領域6の表面層に選択的にp低濃度チャネル領域7が形成される。つぎに、p低濃度チャネル領域7の形成に用いたレジストマスクを除去する。つぎに、p低濃度チャネル領域7の表面に、nエミッタ領域8の形成領域が露出する開口部を有するレジストマスクを形成する。そして、このレジストマスクをマスクとして、レジストマスクの開口部に露出するpボディ領域6にn型不純物イオンをイオン注入する。つぎに、熱アニール処理を行う。これにより、pボディ領域6の表面層に選択的にnエミッタ領域8が形成される。つぎに、nエミッタ領域8の形成に用いたレジストマスクを除去する。つぎに、p低濃度チャネル領域7の表面に、ゲート絶縁膜9を介して多結晶シリコンのゲート電極10を形成する。つぎに、層間絶縁膜11を形成し、層間絶縁膜11でゲート電極10を覆う。つぎに、フォトリソグラフィによって層間絶縁膜11およびゲート絶縁膜9を選択的に除去し、pボディ領域6およびnエミッタ領域8とエミッタ電極12とを接続するためのコンタクトホールを形成する。つぎに、コンタクトホールを介してpコンタクト層pコンタクト層が形成されていない場合はpボディ領域6およびnエミッタ領域8と接続するエミッタ電極12を形成する。つぎに、エミッタ電極12を覆うように保護膜不図示などを形成する。その後、pコレクタ層1に接するコレクタ電極13を形成し、図1に示すIGBT100が完成する。実施の形態1にかかる半導体装置によれば、nドリフト層3とpボディ領域6との間に2層のn型半導体層nCELb4およびnCELu5を設けている。この2層のn型半導体層のうち、nドリフト層3側のn型半導体層nCELb4がnドリフト層3よりも高い不純物濃度となっているので、順方向バイアス時、pコレクタ層1からnドリフト層3に注入された正孔は、エミッタ電極12へ抜けにくく、nドリフト層3の、nドリフト層3とnCELb4との界面付近に蓄積されるキャリアの蓄積効果。このキャリアの蓄積効果により、コレクタ-エミッタ間電流密度Jceを増大させることができる。したがって、IGBT100の内部損失を低減することができる。さらに、pボディ領域6に接するnCELu5の不純物濃度がnCELb4の不純物濃度よりも低いので、順方向バイアス時に逆バイアスされるpボディ領域6とnCELu5とのpn接合近傍の電界強度を低減することができる電界集中緩和効果。このため、nCELb4に過度の電界集中が生じることを回避することができる。これにより、IGBT100の耐圧が低減することを抑制することができる。このように、実施の形態1にかかる半導体装置によれば、1層で構成される従来のCELに比べて、2層のCEL構成とし、キャリア蓄積効果を主目的とするCELbを設け従来CELより高濃度にしたことによりあまり耐圧低減を招くことなくもっぱらコレクタ-エミッタ間電流密度Jceのみを増大させることができ、かつ、電界緩和を主目的にしたCELuを設け従来CELより低濃度にしたことによりキャリア蓄積効果に制限されることなく耐圧を増大することができる。これにより、コレクタ-エミッタ間電流密度Jceと耐圧とのトレードオフ関係を改善することができる。ところで、前記のIGBT100の製造方法において、nSiC基板にnバッファ層2をエピタキシャル成長し、ついでnドリフト層3をエピタキシャル成長した際、nSiC基板中の基底面転移がnドリフト層3内に伝搬される。nSiC基板の全てとnドリフト層3を20μm研磨除去してnCELb4とnCELu5を順次エピタキシャル成長する際に、上記のnドリフト層3内に伝搬された基底面転移はnCELb4とnCELu5内に伝搬してくる。実施の形態1にかかる半導体装置によれば、nCELu5をnCELb4よりも低い不純物濃度にするのでnCELb4内に伝搬された基底面転位が、nCELu5を形成するためのエピタキシャル成長中にnCELu5に伝搬されにくくなる。これはエピタキシャル成長時の基底面転移の伝搬が低不純物濃度の成長層ほど抑制されることに因る。これにより、順方向バイアス時に基底面転移から形成される積層欠陥が、nCELu5内に発生することを抑制することができる。このため、積層欠陥を原因とする順方向特性の経時劣化を抑制することができる。また、nCELu5内での積層欠陥の発生を抑制することができるので、順方向バイアスでIGBT100をオンオフさせるスイッチング時に、少数キャリアの正孔電流がpボディ領域6のコーナー部付近のnCELu5に集中することによって促進される順方向特性の劣化も抑制することができ、信頼性を向上することができる。ところで、積層欠陥は周囲の金属原子を凝集する性質をもち、多量に金属原子が凝集した積層欠陥はリーク電流を流しやすい。実施の形態1にかかる半導体装置によれば、低濃度のnCELu5を設けたことにより積層欠陥の発生を抑制することができ、結局nCELu5とpボディ層6とで形成する接合を横切る積層欠陥を低減することができる。これにより、高電圧印加時に積層欠陥を原因とするリーク電流を低減することができ、耐圧が低減することを抑制することができる。つぎに、前記の製造方法で作製したIGBT100の特性について説明する。前記のIGBT100をTO型の高耐圧パッケージのリードフレームにダイボンデングし、さらにエミッタ電極12上に結線用のAlワイヤを複数本ワイヤボンデングし、そして保護用の高耐熱レジンナノテクレジンでチップとAlワイヤを完全に被覆して半導体装置にしたのち動作試験を実施した。ゲート電圧を印加しない状態でエミッタ電極12とコレクタ電極13間に順方向電圧を印加すると、リーク電流が流れるが良好な順阻止特性を示し、室温での耐圧すなわちなだれ降伏を示した電圧は18.5kV付近であった。また、なだれ降伏前のリーク電流は室温で3×103A/cm2以下、250°Cの高温でも4×102A/cm2以下と良好であった。ゲート電極10に閾値電圧以上のゲート電圧を印加し、ついでコレクタ-エミッタ間に順方向電圧を印加すると約2.7Vのビルトイン電圧以上でオン電流が流れ、コレクタ-エミッタ間電圧以下Vceが5Vでのコレクタ-エミッタ間電流密度Jceは210A/cm2と良好であった。一方、CELを分割していない公知の従来構造で、CELの不純物濃度をnCELu5とnCELb4とを平均した6×1016cm3とし、厚さをnCELu5とnCELb4との厚さを加算した0.6μmとし、その他を本実施例とほぼ同じにしたnSiC-IGBTの場合は、耐圧が約17.4kV、5Vでのコレクタ-エミッタ間電流密度Jceは160A/cm2であった。また、本実施例のターンオン時間は370ns、ターンオフ時間は920nsと高速動作が実現できている。また、500時間の通電試験後でもコレクタ-エミッタ間電流密度Jceが100A/cm2でオン電圧の増大は0.15V以下にとどまり顕著な信頼性への悪影響は見いだされなかった。一方、前記のCELを分割していない従来構造の場合は同様の通電試験で0.37V以上の変化をしめすIGBTも発生した。以上に説明したように、実施の形態1にかかる半導体装置によれば、耐圧を抑制することなくコレクタ-エミッタ間電流密度Jceを向上することができ、信頼性も高いIGBT100を提供することができる。実施の形態2図2は、実施の形態2にかかる半導体装置を模式的に示す断面図である。図2に示す実施の形態2にかかる半導体装置は、炭化珪素半導体を用いて作製された例えば設計耐圧10kV級のプレーナゲート構造のIGBT110である。実施の形態2にかかるIGBT110が実施の形態1にかかるIGBT100と異なるのは、nCELb24がnCELu5を挟んでpボディ領域6の直下にのみ設けられている点である。また、IGBTがFS-IGBTFieldStopIGBTである点も実施の形態2にかかるIGBT110が実施の形態1にかかるIGBT100と大きく異なる。FS―IGBTはバッファ層がもつ2つの機能、すなわち、空乏層の延びをストップするフィールドストップ機能とコレクタ層からのキャリア注入の抑制機能とを分離し、前者の機能のみをバッファ層に残しており、後者の機能はpコレクタ層を大幅に低濃度にすることにより達成するという動作メカニズムをもつものである。このようにpコレクタ層を低濃度化してキャリアの注入を抑制するようにした結果、pコレクタ層からキャリアが過剰に注入されることによって引き起こされる弊害を抑制するために通常用いるキャリアのライフタイム制御が不要となる。ここでの弊害とはIGBTのターンオフ時に残存するキャリアが過剰になるために、ターンオフ時間が長くなりターンオフ損失が著しく増大することを意味する。図2に示すように、IGBT110において、nCELb24は、nドリフト層23の表面層に選択的に設けられている。nCELb24は、例えばイオン注入によって形成された拡散層である。nドリフト層23の不純物濃度および厚さは、例えば、それぞれ3×1014cm3および100μmであってもよい。nCELu5は、nドリフト層23およびnCELb24の表面に設けられている。nCELu5の不純物濃度および厚さは、例えば、それぞれ2×1016cm3および0.3μm、nCELb24の不純物濃度および厚さは、例えば、それぞれ8×1016cm3および0.3μmであってもよい。pボディ領域6は、nCELu5の表面層に選択的に、かつnCELb24に対応する位置に設けられている。すなわち、pボディ領域6は、nCELu5を介してnCELb24上に設けられている。nCELb24の水平方向の幅は、pボディ領域6の水平方向の幅とほぼ等しい。nバッファ層の不純物濃度および厚さはそれぞれ4.2×1017cm3および3.0μm、pコレクタ層の不純物濃度および厚さはそれぞれ1.1×1018cm3および20μmであってもよい。また、pコレクタ層とコレクタ電極とのコンタクト抵抗を低減するために、コレクタ電極側のpコレクタ層表面部を高濃度なpコンタクト層にしており、その不純物濃度は5×1019cm3であってもよい。このpコンタクト層は、pボディ領域6の表面層の不純物濃度が十分高ければ省略することができる。実施の形態2にかかるIGBT110において、nCELb24の配置および水平方向の幅、nドリフト層23の不純物濃度および厚さ、nバッファ層の不純物濃度および厚さ、pコレクタ層の不純物濃度以外の構成は、実施の形態1にかかるIGBT100と同様である。実施の形態2にかかるIGBT110のnバッファ層およびpコレクタ層の不純物濃度以外の構成は実施の形態1にかかるIGBT100のnバッファ層およびpコレクタ層と同様である。このため、以下、IGBT110において、pコレクタ層をpコレクタ層1とし、nバッファ層をnバッファ層2として説明する。つぎに、図2に示すIGBT110の製造方法について説明する。まず、300μm厚のオフアングルnSiC基板に厚さ120μmのnドリフト層23をエピタキシャル成長し、そして3μm厚のnバッファ層2、さらに20μm厚のpコレクタ層1を順次エピタキシャル成長で形成する。さらに、nSiC基板の研磨時にpコレクタ層1を保護する保護用被覆膜不図示をpコレクタ層1上に形成する。次に研磨によりnSiC基板を完全に除去し、nドリフト層23も約20μm研磨し100μmの厚さにする。つぎに、nドリフト層23の表面に、nCELb24の形成領域が露出する開口部を有するレジストマスクを形成する。そして、このレジストマスクをマスクとして、レジストマスクの開口部に露出するnドリフト層23に例えば窒素イオンをイオン注入する。つぎに、熱アニール処理を行う。これにより、nドリフト層23の表面層に選択的にnCELb24が形成される。つぎに、nCELb24の形成に用いたレジストマスクを除去する。つぎに、例えば窒素を不純物としてドープしてエピタキシャル成長を行い、nドリフト層23およびnCELb24の表面にnCELu5を成長させる。つぎに、nCELu5の表面に、pボディ領域6の形成領域が露出する開口部を有するレジストマスクを形成する。このレジストマスクの開口部には、nCELu5の、nCELb24上の部分が露出される。そして、実施の形態1と同様にイオン注入および熱アニール処理を行う。これにより、nCELu5の表面層の、nCELb24に対応する部分にのみpボディ領域6が形成される。そして、pボディ領域6の形成に用いたレジストマスクを除去する。その後、実施の形態1と同様に以降の処理を行い、p低濃度チャネル領域7、nエミッタ領域8、ゲート絶縁膜9、ゲート電極10、層間絶縁膜11、エミッタ電極12およびコレクタ電極13などを形成することで、図2に示すIGBT110が完成する。実施の形態2にかかる半導体装置によれば、実施の形態1にかかる半導体装置と同様の効果を得ることができる。また、実施の形態2にかかる半導体装置によれば、nCELb24がpボディ領域6の直下にのみ設けられているので、高電圧印加時の電界が濃度の低いnドリフト層23内に広く拡がるので実施の形態1に比べてpボディ領域6のコーナー部付近への電界集中を抑制することができる。この結果、実施の形態1に比べて耐圧を増大できる。一方、nCELb24によるキャリアの蓄積効果はpボディ領域6の直下にのみになるので実施の形態1に比べて若干低減する。しかし、CELが同じ不純物濃度であり且つ1層である従来の公知例に比べてpボディ領域6の直下のnCELb24によりコレクタ-エミッタ間電流密度Jceは著しく増大することができる。つぎに、前記の製造方法で作製したIGBT100の特性について説明する。前記のIGBT110をTO型の高耐圧パッケージのリードフレームにダイボンデングし、さらにエミッタ電極12上に結線用のAlワイヤを複数本ワイヤボンデングし、ついで保護用の高耐熱レジンナノテクレジンでチップとAlワイヤを完全に被覆して半導体装置にしたのち動作試験を実施した。ゲート電圧を印加しない状態でエミッタ電極12とコレクタ電極13間に順方向電圧を印加すると、リーク電流が流れるが良好な順阻止特性を示し、室温での耐圧すなわちなだれ降伏を示した電圧は約13.4kVであった。また、なだれ降伏前のリーク電流は室温で1×103A/cm2以下、250°Cの高温でも2×102A/cm2以下と良好であった。ゲート電極10に閾値電圧以上のゲート電圧を印加し、ついでコレクタ-エミッタ間に順方向電圧を印加すると約2.7Vのビルトイン電圧以上でオン電流が流れ、コレクタ-エミッタ間電圧以下Vceが5Vでのコレクタ-エミッタ間電流密度Jceは182A/cm2と良好であった。nCELb24を実施の形態1と同じにしたIGBTは耐圧が12.3kVであり、コレクタ-エミッタ間電流密度Jceは195A/cm2であった。一方、CELを分割していない公知の従来構造で、CELの不純物濃度を8×1016cm3、厚さを0.6μmとし、その他を本実施例とほぼ同じにしたnSiC-IGBTの場合は、耐圧が約10.1kV、5Vでのコレクタ-エミッタ間電流密度Jceは約180A/cm2である。また、本実施例のターンオン時間は310ns、ターンオフ時間は630nsと高速動作が実現できている。また500時間の通電試験後でもコレクタ-エミッタ間電流密度Jceが100A/cm2でオン電圧の増大は0.15V以下にとどまり顕著な信頼性への悪影響は見いだされなかった。一方、前記のCELを分割していない従来構造の場合は同様の通電試験で0.3V以上の変化を示すIGBTも発生した。以上に説明したように、実施の形態2にかかる半導体装置によれば、コレクタ-エミッタ間電流密度Jceをあまり抑制することなく耐圧を向上できターンオフ損失を低減できるとともに、信頼性も高いIGBT100を提供することができる。実施の形態3実施の形態3にかかる半導体装置は、炭化珪素半導体を用いて作製された例えば設計耐圧10kV級のプレーナゲート構造のp型IGBT150である。実施の形態3にかかるIGBT150が実施の形態1にかかるn型IGBT100と異なるのは、図1の模式的に示す断面図において、各半導体層や半導体領域の極性が反対である点である。図1と図1の符号を用いて説明するが、各部の導電型は図1と極性を反対にして本実施の形態では説明を行う。図1のIGBT100において、pCELb4は、pドリフト層3の表面層に選択的に設けられている。pCELb4は、例えばイオン注入によって形成された拡散層である。pドリフト層3の不純物濃度および厚さは、例えば、それぞれ3×1014cm3および100μmであってもよい。pCELu5は、pドリフト層3およびpCELb4の表面に設けられている。nボディ領域6は、pCELu5の表面層に選択的に、かつpCELb4に対応する位置に設けられている。すなわちnボディ領域6は、pCELu5を介してpCELb4上に設けられている。pCELb4の水平方向の幅は、nボディ領域6の水平方向の幅とほぼ等しい。実施の形態3にかかるIGBT150において、pCELb4の配置および水平方向の幅、pドリフト層3の不純物濃度および厚さ以外の構成は、実施の形態1にかかるn型IGBT100と半導体層や半導体領域の極性が反対であることを除けば同様である。つぎに、p型IGBT150の製造方法について説明する。まず、エピタキシャル成長によって、nコレクタ層1となるn型のSiC基板のおもて面に、pバッファ層2およびpドリフト層3を順に成長させる。つぎに、pドリフト層3の表面に、pCELb4とpCELu5をエピタキシャル成長によって形成する。つぎに、pCELu5の表面に、nボディ領域6の形成領域が露出する開口部を有するレジストマスクを形成する。このレジストマスクの開口部には、pCELu5の、pCELb4上の部分が露出される。そして、実施の形態1と同様にイオン注入および熱アニール処理を行う。これにより、pCELu5の表面層にnボディ領域6が形成される。そして、nボディ領域6の形成に用いたレジストマスクを除去する。その後、実施の形態1と同様に以降の処理を行い、n低濃度チャネル領域7、pエミッタ領域8、ゲート絶縁膜9、ゲート電極10、層間絶縁膜11、エミッタ電極12およびコレクタ電極13などを形成することで、p型IGBT150が完成する。以上、説明したように、実施の形態3にかかる半導体装置によれば、極性の異なるp型SiC-IGBTにおいて、実施の形態1にかかる半導体装置と同様の効果を得ることができる。すなわち、コレクタ-エミッタ間電流密度Jceをあまり抑制することなく耐圧を向上できターンオフ損失を低減できるとともに、信頼性も高いp型IGBT150を提供することができる。実施の形態4図3は、実施の形態4にかかる半導体装置を模式的に示す断面図である。図3に示す実施の形態4にかかる半導体装置は、炭化珪素半導体を用いて作製された例えば設計耐圧18kVのプレーナゲート構造のIGBT120である。実施の形態4にかかるIGBT120が実施の形態1にかかるIGBT100と異なるのは、次の2点である。1つめは、nCELu35が活性領域全体ではなく、pボディ領域6の直下にのみ設けられている点である。2つめは、pボディ領域6とnドリフト層33との間に、nCELb以下、第1nCELbとする34およびnCELu35以外にn型半導体層電流密度増大層:CEL、第4半導体層、以下、第2nCELbとする36が設けられている点である。図3に示すように、IGBT120において、nドリフト層33の表面層には、第2nCELb36が選択的に設けられている。第2nCELb36は、例えばイオン注入によって形成された半導体層である。第2nCELb36の不純物濃度は、nドリフト層33の不純物濃度よりも高い。nドリフト層33の不純物濃度および厚さは、例えば、それぞれ2×1014cm3および180μmであってもよい。第1nCELb34は、nドリフト層33および第2nCELb36の表面に設けられている。第1nCELb34は、例えば窒素Nを不純物としてエピタキシャル成長させた炭化珪素エピタキシャル層である。第1nCELb34の不純物濃度は、nドリフト層33の不純物濃度よりも高く、かつ第2nCELb36の不純物濃度よりも低い。nCELu35は、第1nCELb34の表面層に選択的に、かつ第2nCELb36に対応する位置に設けられている。すなわち、nCELu35は、第1nCELb34を介して第2nCELb36上に設けられている。nCELu35は、例えばイオン注入によって形成された半導体層である。nCELu35の表面層全体にわたってpボディ領域6が設けられている。このため、第2nCELb36は、nCELu35および第1nCELb34を挟んでpボディ領域6の直下にのみ設けられている。第2nCELb36の水平方向の幅は、nCELu35およびpボディ領域6の水平方向の幅とほぼ等しい。第1nCELb34の、nCELu35と第2nCELb36とに挟まれた部分の厚さは、例えば0.3μm以上5.6μm以下であってもよい。実施の形態4にかかるIGBT120において、nCELu35の配置および水平方向の幅、nドリフト層33の不純物濃度および厚さ、第2nCELb36以外の構成は、実施の形態1にかかるIGBT100と同様である。本実施の形態ではnCELu35の不純物濃度および厚さを8×1015cm3および0.3μm、第1nCELb34の不純物濃度を2×1016cm3、第2nCELb36の不純物濃度および厚さを8×1016cm3および0.3μmとしている。つぎに、図3に示すIGBT120の製造方法について説明する。まず、実施の形態1と同様に、300μm厚のオフアングルnSiC基板に厚さ200μmのnドリフト層33をエピタキシャル成長し、ついで2μm厚のnバッファ層2、さらに20μm厚のpコレクタ層1を順次エピタキシャル成長で形成する。さらにnSiC基板の研磨時にpコレクタ層1を保護する保護用被覆膜不図示をpコレクタ層1上に形成する。つぎに研磨によりnSiC基板を完全に除去し、nドリフト層33も約20μm研磨し180μmの厚さにする。つぎに、nドリフト層33の表面に、第2nCELb36の形成領域が露出する開口部を有するレジストマスクを形成する。そして、このレジストマスクをマスクとして、レジストマスクの開口部に露出するnドリフト層33に例えば窒素イオンをイオン注入する。つぎに、熱アニール処理を行う。これにより、nドリフト層33の表面層に選択的に第2nCELb36が形成される。つぎに、第2nCELb36の形成に用いたレジストマスクを除去する。つぎに、例えば窒素を不純物としてドープしてエピタキシャル成長を行い、nドリフト層33および第2nCELb36の表面に第1nCELb34を成長させる。つぎに、第1nCELb34の表面に、nCELu35の形成領域が露出する開口部を有するレジストマスクを形成する。このレジストマスクの開口部には、第1nCELb34の、第2nCELb36上の部分が露出される。そして、レジストマスクの開口部に露出する第1nCELb34に、例えばアルミニウムイオンをイオン注入する。つぎに、熱アニール処理を行う。この場合、アルミニウムイオンは第1nCELb34の不純物濃度よりも少なくし、イオン打込み後の第1nCELb34の極性がn型を維持し且つ所定の不純物濃度になるようにするのが肝要である。これにより、第1nCELb34の表面層の、第2nCELb36に対応する部分にnCELu35が形成される。つぎに、nCELu35の形成に用いたレジストマスクをマスクとして、実施の形態1と同様にイオン注入および熱アニール処理を行い、nCELu35の表面層にpボディ領域6を形成する。これにより、nCELu35の表面層全体にpボディ領域6が形成される。そして、nCELu35およびpボディ領域6の形成に用いたレジストマスクを除去する。その後、実施の形態1と同様に以降の処理を行い、p低濃度チャネル領域7、nエミッタ領域8、ゲート絶縁膜9、ゲート電極10、層間絶縁膜11、エミッタ電極12およびコレクタ電極13などを形成することで、図3に示すIGBT120が完成する。以上、説明したように、実施の形態4にかかる半導体装置によれば、実施の形態2にかかる半導体装置と同様の効果を得ることができる。また、実施の形態4にかかる半導体装置によれば、第1nCELb34の不純物濃度を変えることなく実施の形態2よりもpボディ領域6の直下のnCELu35の不純物濃度を低減できる。このため、pボディ領域6のコーナー部付近への電界集中をより抑制することができ耐圧を向上することができる。実施の形態5図4は、実施の形態5にかかる半導体装置を模式的に示す断面図である。図4に示す実施の形態5にかかる半導体装置は、炭化珪素半導体を用いて作製された例えば設計耐圧8kV級のトレンチゲート構造のIGBT130である。実施の形態5にかかるIGBT130が実施の形態1にかかるIGBT100と異なるのは、IGBT130のゲート構造を、プレーナゲート構造に代えてトレンチゲート構造とした点である。図4に示すように、IGBT130において、nドリフト層3の表面層には、実施の形態1と同様に、nCELb44およびnCELu45が積層されている。pボディ領域46は、nCELu45の表面層全体に設けられている。pボディ領域46は、nCELu45の表面にエピタキシャル成長によって成長させた炭化珪素エピタキシャル層である。pボディ領域46は、例えばイオン注入によって形成された半導体層であってもよい。pボディ領域46をエピタキシャル層とする場合、nCELu45は、IGBT130完成後の所望の厚さ、すなわち0.3μm以上5.6μm以下の厚さでエピタキシャル成長させたエピタキシャル層とすればよい。半導体装置のおもて面には、pボディ領域46、nCELu45およびnCELb44を貫通し、nドリフト層3に達するトレンチ47が設けられている。トレンチ47の内部には、ゲート絶縁膜49を介してゲート電極50が埋め込まれている。トレンチ47の内部に設けられたゲート電極50のpコレクタ層1側の端部以下、下端部とするは、nドリフト層3内に位置し、nCELu45およびnCELb44よりも半導体装置のおもて面から深い位置に設けられている。nエミッタ領域48は、pボディ領域46の表面層に選択的に設けられ、トレンチ47の側壁に設けられたゲート絶縁膜49に接する。IGBT130では、p低濃度チャネル領域は設けられておらず、pボディ領域46のゲート絶縁膜49に接する表面付近がチャネル領域として機能する。従って、pボディ領域46はチャネル領域として機能できるように、実施の形態1等と比べて比較的低い不純物濃度に設定され、pボディ領域46の厚さは所定のチャネル領域を確保することができるように比較的長く設定される。例えば、pボディ領域46の不純物濃度は3×1016~8×1017cm3、厚さnエミッタ領域48を含むはチャネル領域の長さが0.2~4.0μmになるように設定してもよい。但し、耐圧に該当する順方向電圧を印加した際にpボディ領域46とnCELu45で構成する接合から拡がる空乏層がnエミッタ領域48に接しないようなpボディ領域46の不純物濃度と厚さにすることが肝要である。エミッタ電極52は、pボディ領域46およびnエミッタ領域48に接する。また、エミッタ電極52は、層間絶縁膜51によってゲート電極50と絶縁されている。実施の形態5にかかるIGBT130の各領域の不純物濃度および厚さは、実施の形態1にかかるIGBT100と同様である。つぎに、図4に示すIGBT130の製造方法について説明する。まず、300μm厚のオフアングルnSiC基板に厚さ100μmのnドリフト層3をエピタキシャル成長し、ついで2μm厚のnバッファ層2、さらに20μm厚のpコレクタ層1を順次エピタキシャル成長で形成する。さらにnSiC基板の研磨時にpコレクタ層1を保護する保護用被覆膜不図示をpコレクタ層1上に形成する。つぎに、研磨によりnSiC基板を完全に除去し、nドリフト層3も約20μm研磨し80μmの厚さにする。つぎに、nCELb44およびnCELu45さらにpボディ領域46を順に成長させる。つぎに、pボディ領域46の表面に、トレンチ47の形成領域が露出する開口部を有するレジストマスクを形成する。そして、このレジストマスクをマスクとしてエッチングを行い、pボディ領域46、nCELu45およびnCELb44を貫通し、nドリフト層3に達するトレンチ47を形成する。つぎに、トレンチ47の形成に用いたレジストマスクを除去する。つぎに、熱酸化処理によって、pボディ領域46の表面とトレンチ47の底面および側壁とにゲート絶縁膜49を形成する。つぎに、トレンチ47の内部の、ゲート絶縁膜49の内側に例えばポリシリコンからなるゲート電極50を埋め込む。つぎに、ゲート電極50をエッチバックし、pボディ領域46の表面に形成されているゲート絶縁膜49が露出されるまで、pボディ領域46の表面上に形成されたゲート電極50を除去する。つぎに、ゲート絶縁膜49およびゲート電極50の表面に、nエミッタ領域48の形成領域が露出する開口部を有するレジストマスクを形成する。そして、このレジストマスクをマスクとして、レジストマスクの開口部に露出するゲート絶縁膜49を介してpボディ領域46にn型不純物イオンをイオン注入する。つぎに、熱アニール処理を行う。これにより、pボディ領域46の表面層に選択的にnエミッタ領域48が形成される。つぎに、nエミッタ領域48の形成に用いたレジストマスクを除去する。つぎに、層間絶縁膜51でゲート電極50を覆う。つぎに、フォトリソグラフィによって層間絶縁膜51およびゲート絶縁膜49を選択的に除去し、pボディ領域46およびnエミッタ領域48とエミッタ電極52とを接続するためのコンタクトホールを形成する。つぎに、コンタクトホールを介してpコンタクト層pコンタクト層が形成されていない場合はpボディ領域46およびnエミッタ領域48と接続されたエミッタ電極52を形成する。その後、実施の形態1と同様に以降の処理を行い、コレクタ電極13などを形成することで、図4に示すIGBT130が完成する。以上、説明したように、実施の形態5にかかる半導体装置によれば、より低濃度のnCELu45を設けることにより、pボディ領域46の、nCELu45との接合部に集中する電界を緩和することができる。かつ、より高濃度のnCELb44を設けることにより、pコレクタ層1からnドリフト層3に注入された正孔を、nドリフト層3の、nドリフト層3とnCELb44との界面付近に蓄積することができる。これにより、プレーナゲート構造の実施の形態1にかかる半導体装置と同様に、コレクタ-エミッタ間電流密度Jceと耐圧とのトレードオフ関係を改善することができる。また、実施の形態5にかかる半導体装置によれば、トレンチ47の底面よりも半導体装置のおもて面から浅い位置にnCELb44を設けているので、トレンチ47の底面のコーナー部におけるn型不純物濃度が増大しない。このため、トレンチ47の底面のコーナー部の電界強度が増大することを防止することができる。nCELu45の不純物濃度と厚さをそれぞれ8×1015cm3および0.3μm、CELb44の不純物濃度と厚さをそれぞれ5×1016cm3および0.3μmとした本発明になるトレンチIGBTの耐圧は8.9kVであり、Vceが5Vでのコレクタ-エミッタ間電流密度Jceは460A/cm2であった。一方、従来のCELを分割しない構造でCELの不純物濃度をnCELu45とCELb44の平均濃度付近に設定し厚さをそれぞれの厚さを加算した厚さとしたトレンチIGBTの耐圧は8.1kVであり、Vceが5Vでのコレクタ-エミッタ間電流密度Jceは330A/cm2であった。また、本発明になるトレンチIGBTにおいて、500時間の通電試験後でもコレクタ-エミッタ間電流密度Jceが100A/cm2でオン電圧の増大は0.15V以下にとどまり良好であった。このように、本発明によるコレクタ-エミッタ間電流密度Jceと耐圧とのトレードオフ関係の改善効果は明らかである。実施の形態6図5は、実施の形態6にかかる半導体装置を模式的に示す断面図である。図5に示す実施の形態6にかかる半導体装置は、炭化珪素半導体を用いて作製された例えば設計耐圧12kV級のトレンチゲート構造のIGBT140である。実施の形態6にかかるIGBT140が実施の形態4にかかるIGBT130と異なるのは、nCELb64およびnCELu65がトレンチ67の内部に設けられたゲート電極70の下端部よりも半導体装置のおもて面から深い位置に設けられている点である。図5に示すように、IGBT140において、nドリフト層3の表面層には、実施の形態5と同様に、nCELb64、nCELu65およびpボディ領域46が積層されている。また、pボディ領域46を貫通し、nCELu65に達するトレンチ67が設けられている。トレンチ67の内部には、ゲート絶縁膜69を介してゲート電極70が埋め込まれている。トレンチ67の内部に設けられたゲート電極70の下端部は、nCELu65内に位置し、nCELb64には達していない。nエミッタ領域48は、pボディ領域46の表面層に選択的に設けられ、トレンチ67の側壁に設けられたゲート絶縁膜69に接する。実施の形態6にかかるIGBT140のnCELb64、nCELu65およびトレンチ67以外の構成は、実施の形態5にかかるIGBT130とほぼ同様である。つぎに、図5に示すIGBT140の製造方法について説明する。まず、300μm厚のオフアングルnSiC基板に厚さ140μmのnドリフト層3をエピタキシャル成長し、ついで2μm厚のnバッファ層2、さらに20μm厚のpコレクタ層1を順次エピタキシャル成長で形成する。さらに、nSiC基板の研磨時にpコレクタ層1を保護する保護用被覆膜不図示をpコレクタ層1上に形成する。つぎに、研磨によりnSiC基板を完全に除去し、nドリフト層3も約20μm研磨し120μmの厚さにする。つぎに、nCELb64、nCELu65およびpボディ領域46を形成する。つぎに、pボディ領域46の表面に、トレンチ67の形成領域が露出する開口部を有するレジストマスクを形成する。そして、このレジストマスクをマスクとしてエッチングを行い、pボディ領域46を貫通し、nCELu65に達するトレンチ67を形成する。つぎに、トレンチ67の形成に用いたレジストマスクを除去する。その後、実施の形態4と同様に以降の処理を行い、ゲート絶縁膜69、ゲート電極70、nエミッタ領域48、層間絶縁膜51、エミッタ電極52およびコレクタ電極13などを形成することで、図5に示すIGBT140が完成する。以上、説明したように、実施の形態6にかかる半導体装置によれば、実施の形態5にかかる半導体装置と同様の効果を得ることができる。また、実施の形態6にかかる半導体装置によれば、トレンチ67の底面よりも半導体装置のおもて面から深い位置にnCELb64を設けている。すなわち、不純物濃度の高いnCELb64にトレンチ67の底面が位置しないようにし、不純物濃度の低いnCELu65にトレンチ67の底面が位置するようにしている。nCELu65の不純物濃度は例えば3×1014~2×1016cm3であってもよく、nCELb64の不純物濃度はその厚さに依存するが、例えば8×1015~1×1017cm3であってもよい。ただし、nCELu65の不純物濃度はnCELb64の不純物濃度よりも低くするのが肝要である。このようにした結果、低濃度のnCELu65を設けることによってトレンチ67の底面のコーナー部の電界強度が増大することを抑制することができ高い耐圧を実現できる一方、高濃度のnCELb64設けることによってキャリア蓄積効果を促進でき高いコレクタ-エミッタ間電流密度Jceを実現できる。nCELu65の不純物濃度を8×1014cm3、nCELb64の不純物濃度と厚さをそれぞれ4×1016cm3および0.3μmとした本発明になるトレンチIGBTの耐圧は13.3kVであり、Vceが5Vでのコレクタ-エミッタ間電流密度Jceは370A/cm2であった。一方、従来のCELを分割しない構造でCELの不純物濃度と厚さをそれぞれnCELu65とnCELb64の平均濃度付近に設定し厚さをそれぞれの厚さを加算した厚さ程度としたトレンチIGBTの耐圧は12.2kV、Vceが5Vでのコレクタ-エミッタ間電流密度Jceは310A/cm2であった。また、本発明になるトレンチIGBTにおいて、500時間の通電試験後でもコレクタ-エミッタ間電流密度Jceが100A/cm2におけるオン電圧の増大は0.15V以下にとどまり良好であった。このように、本発明によるコレクタ-エミッタ間電流密度Jceと耐圧とのトレードオフ関係の改善効果は明らかである。以上において本発明では、電流密度増大層CELを2層または3層設けた構成を例に説明しているが、上述した実施の形態に限らず、CELを4層以上の複数層で構成してもよい。この場合、pボディ領域に近い位置に配置されるCELほど不純物濃度を低くし、nドリフト層に近い位置に配置されるCELほど不純物濃度を高くすればよい。また、上述した実施の形態では、炭化珪素半導体を用いたIGBTを例に説明しているが、シリコン半導体を用いてIGBTを構成することが可能である。また、各実施の形態において各半導体層の極性を反対にした半導体装置に関しても本発明は同様に成り立つものである。