"第1の方向に延在し、前記第1の方向に直交する第2の方向に所定の間隔で配置されるワード線と、所定の数配置されたうちの前記第2の方向の端部の前記ワード線に隣接して、前記ワード線と並行して配置される選択ゲート線と、を含む配線のパターン形成方法において、前記ワード線および前記選択ゲート線を構成する被処理体上に、芯材膜とマスク膜とを順に積層する積層工程と、前記第1の方向に延在し第1ラインパターンが前記第2の方向に第1の間隔で配置される第1周期パターンと、前記第1周期パターンの前記第2の方向の端部から前記第1の間隔よりも広い第2の間隔を置いて配置される第1非周期パターンと、が混在する第1レジストパターンを前記マスク膜上に形成するレジストパターン形成工程と、前記第1レジストパターンをマスクにして前記マスク膜をエッチングする第1エッチング工程と、エッチングされた前記マスク膜が形成された前記芯材膜上に反転層を形成する反転層形成工程と、前記マスク膜の上面が露出するまで前記反転層をエッチングする第2エッチング工程と、前記マスク膜を選択的に除去し、前記第1の間隔に略等しい幅の第2ラインパターンが前記第1ラインパターンの幅に略等しい間隔で配置される第2周期パターンと、前記第2周期パターンの前記第2の方向の端部から前記第1ラインパターンの幅と略等しい間隔を置いて配置される前記第2の間隔に略等しい幅の第2非周期パターンと、を有する反転マスクパターンを形成する反転マスクパターン形成工程と、前記反転マスクパターンをマスクとして、前記芯材膜をエッチングして、前記第2周期パターンに対応する第3周期パターンと、前記第2非周期パターンに対応する第3非周期パターンとを有する反転パターンを形成する第3エッチング工程と、エッチングされた前記第3周期パターンを構成する第3ラインパターンが前記第1の間隔の略半分となるように前記第3周期パターンをスリミングするスリミング工程と、スリミングされた前記第3周期パターンと前記第3非周期パターンが形成された前記被処理体上に、前記第1の間隔の略半分の厚さを有する側壁膜をコンフォーマルに形成する側壁膜形成工程と、前記反転パターンの上面が露出するように前記側壁膜をエッチバックするエッチバック工程と、上面が露出した前記反転パターンのうち前記第3周期パターンを選択的に除去し、前記被処理体上に前記側壁膜からなる側壁パターンを形成する側壁パターン形成工程と、前記側壁パターンと、前記側壁膜で周囲が囲まれた前記第3非周期パターンと、をマスクとして前記被処理体をエッチングする第4エッチング工程と、を含むことを特徴とするパターン形成方法。第1の方向に延在する第1ラインパターンが前記第1の方向に直交する第2の方向に複数配置される第1パターンと、前記第1パターンの前記第2の方向の端部から所定の間隔のスペースを介して配置される第2パターンと、が混在するパターンを被処理体上に形成するパターン形成工程と、前記第1パターンにおける複数の前記第1ラインパターン間の複数のスペースと、前記第1パターンと前記第2パターンとの間の前記スペースにそれぞれ対応させて、前記第1パターンの前記第1ラインパターンと前記スペースとが反転した周期パターンと、前記周期パターンの前記第2の方向の端部から前記第1ラインパターンの幅と略等しい間隔を置いて配置される非周期パターンと、を有する反転パターンを前記被処理体上に形成する反転パターン形成工程と、前記反転パターンが形成された前記被処理体上に側壁膜をコンフォーマルに形成する側壁膜形成工程と、前記反転パターンの上面が露出するように前記側壁膜をエッチバックするエッチバック工程と、上面が露出した前記反転パターンのうち前記周期パターンを選択的に除去し、前記被処理体上に前記側壁膜からなる側壁パターンを形成する側壁パターン形成工程と、前記側壁パターンと、前記側壁膜で周囲が囲まれた前記非周期パターンと、をマスクとして前記被処理体をエッチングするエッチング工程と、を含むことを特徴とするパターン形成方法。前記パターン形成工程で、前記第1パターンは、前記第1ラインパターンが前記第2の方向に第1の間隔で複数並行して配置され、前記第2パターンは、前記第1パターンの前記第2の方向の端部から、前記第1の間隔よりも広い第2の間隔を置いて配置され、前記反転パターン形成工程では、前記周期パターンは、前記第1の間隔に略等しい幅の第2ラインパターンが前記第1ラインパターンの幅に略等しい間隔で配置され、前記非周期パターンは、前記第2の間隔に略等しい幅を有し、前記周期パターンの前記第2の方向の端部から前記第1ラインパターンの幅と略等しい間隔を置いて配置されることを特徴とする請求項2に記載のパターン形成方法。前記パターン形成工程では、前記第1パターンと前記第2パターンとが混在する前記パターンを、前記被加工体上に芯材膜を介して形成し、前記反転パターン形成工程では、前記第1パターンと前記第2パターンとが混在する前記パターンおよび前記芯材膜上に反転層を形成し、前記第1パターンと前記第2パターンの上面が露出するまで前記反転層をエッチングし、露出した前記第1パターンと前記第2パターンを除去して複数の前記第1ラインパターン間の前記複数のスペースおよび前記第1パターンと前記第2パターンとの間の前記スペースに前記反転層のパターンを形成し、前記反転層のパターンをマスクとして前記芯材膜をエッチングして前記芯材膜からなる反転パターンを形成し、前記反転パターン形成工程で複数の前記第1ラインパターン間の前記複数のスペースの位置に対応して形成された芯材膜のパターンの幅が前記第1の間隔の略半分となるように前記芯材膜のパターンをスリミングし、前記側壁膜形成工程では、スリミングされた前記反転パターンが形成された前記被処理体上に前記第1の間隔の略半分の厚さを有する前記側壁膜を形成することを特徴とする請求項3に記載のパターン形成方法。前記パターン形成工程では、前記第1パターンと前記第2パターンとの間の前記スペースに、前記第1パターンと前記第2パターンよりも低い高さの補助パターンをさらに形成し、前記反転パターン形成工程では、前記補助パターンがエッチングされた前記反転層によって埋め込まれることを特徴とする請求項4に記載のパターン形成方法。本発明の一つの実施形態は、微細な周期パターンと、微細な周期パターンの端部に配置される比較的サイズの大きなパターンとの間隔を、微細な周期パターン内の間隔程度に狭めることができるパターン形成方法を提供することを目的とする。本発明の一つの実施形態によれば、まず、パターン形成工程で、第1の方向に延在する第1ラインパターンが前記第1の方向に直交する第2の方向に複数配置される第1パターンと、前記第1パターンの前記第2の方向の端部から所定の間隔のスペースを介して配置される第2パターンと、が混在するパターンを被処理体上に形成する。その後、反転パターン形成工程で、前記第1パターンにおける複数の前記第1ラインパターン間の複数のスペースと、前記第1パターンと前記第2パターンとの間の前記スペースにそれぞれ対応させて、前記第1パターンの前記第1ラインパターンと前記スペースとが反転した周期パターンと、前記周期パターンの前記第2の方向の端部から前記第1ラインパターンの幅と略等しい間隔を置いて配置される非周期パターンと、を有する反転パターンを前記被処理体上に形成する。ついで、側壁膜形成工程で、前記反転パターンが形成された前記被処理体上に側壁膜をコンフォーマルに形成し、エッチバック工程で、前記反転パターンの上面が露出するように前記側壁膜をエッチバックする。そして、側壁パターン形成工程で、上面が露出した前記反転パターンのうち前記周期パターンを選択的に除去し、前記被処理体上に前記側壁膜からなる側壁パターンを形成し、エッチング工程で、前記側壁パターンと、前記側壁膜で周囲が囲まれた前記非周期パターンと、をマスクとして前記被処理体をエッチングする。以下に添付図面を参照して、実施形態にかかるパターン形成方法を詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。また、以下の実施形態で用いられる不揮発性半導体記憶装置の断面図は模式的なものであり、層の厚みと幅との関係や各層の厚みの比率などは現実のものとは異なる場合がある。さらに、以下で示す膜厚は一例であり、これに限定されるものではない。第1の実施形態以下では、不揮発性半導体記憶装置としてのNAND型フラッシュメモリ装置に実施形態を適用した場合について説明する。NAND型フラッシュメモリ装置は、メモリセルトランジスタ以下、メモリセルともいうが多数マトリクス状に配置されるメモリセル領域と、メモリセルを駆動するための周辺回路トランジスタを含む周辺回路領域と、を有する。図1は、NAND型フラッシュメモリ装置のメモリセル領域に形成されるメモリセルアレイの一部を示す等価回路図である。NAND型フラッシュメモリ装置のメモリセルアレイは、2個の選択ゲートトランジスタST1,ST2と、これらの選択ゲートトランジスタST1,ST2間に複数個たとえば、2n乗個nは正の整数のメモリセルMCが直列接続されたメモリセル列とからなるNANDセルユニットメモリユニットSuが行列状に配置されることによって構成されている。NANDセルユニットSu内において、複数個のメモリセルMCは隣接するもの同士でソース/ドレイン領域を共用して形成されている。図1中のX方向ワード線方向、ゲート幅方向に相当に配列されたメモリセルMCは、ワード線制御ゲート線WLにより共通接続されている。また、図1中のX方向に配列された選択ゲートトランジスタST1は選択ゲート線SGL1で共通接続され、選択ゲートトランジスタST2は選択ゲート線SGL2で共通接続されている。選択ゲートトランジスタST1のドレイン領域にはビット線コンタクトCBが接続されている。このビット線コンタクトCBの一方の端は、図1中のX方向に直交するY方向ビット線方向、ゲート長方向に相当に延びるビット線BLに接続されている。また、選択ゲートトランジスタST2は、ソース領域を介して図1中のX方向に延びるソース線SLに接続されている。図2はメモリセル領域の一部のレイアウトパターンを示す平面図である。半導体基板1に、素子分離領域としてのSTIShallowTrenchIsolation2が図2中のY方向に延在して、X方向に所定の間隔で複数本形成され、これによって隣接する活性領域3が図2中のX方向に分離された状態となっている。活性領域3と直交する図2中のX方向に延在して、Y方向に所定間隔でメモリセルMCのワード線WLが形成されている。また、図2中のX方向に延在した2本の選択ゲート線SGL1が、隣接して並行に形成されている。隣接する2本の選択ゲート線SGL1間の活性領域3にはビット線コンタクトCBがそれぞれ形成されている。この例ではビット線コンタクトCBは、隣接する活性領域3にY方向の位置を交互に変えて配置されている。すなわち、2本の選択ゲート線SGL1の間において、一方の選択ゲート線SGL1側に寄せて配置されるビット線コンタクトCBと、他方の選択ゲート線SGL1側に寄せて配置されたビット線コンタクトCBとが、交互に配置された、いわゆる千鳥状に配置された状態である。選択ゲート線SGL1と所定本数のワード線WLを存した位置に、選択ゲート線SGL1の場合と同様にして、図2中のX方向に延在した2本の選択ゲート線SGL2が並行して形成されている。そして、2本の選択ゲート線SGL2間の活性領域3にはソース線コンタクトCSが配置されている。ワード線WLと交差する活性領域3上にはメモリセルMCの積層ゲート構造MGが形成され、選択ゲート線SGL1,SGL2と交差する活性領域3上には選択ゲートトランジスタST1,ST2のゲート構造SG1,SG2が形成されている。図3は、図2のA-A断面図である。すなわち、活性領域3における選択ゲートトランジスタST1,ST2のゲート構造SG1,SG2と、2つの選択ゲートトランジスタST1,ST2間に配置されたメモリセルMCの積層ゲート構造MGと、を示したものである。この図3において、シリコン基板などの半導体基板1上に形成されたメモリセルMCの積層ゲート構造MGおよび選択ゲートトランジスタST1,ST2のゲート構造SG1,SG2は、トンネル絶縁膜11を介して浮遊ゲート電極膜12と、電極間絶縁膜13と、制御ゲート電極膜14とが順次積層された構造を有する。なお、選択ゲートトランジスタST1,ST2のゲート構造SG1,SG2の電極間絶縁膜13には、浮遊ゲート電極膜12と制御ゲート電極膜14とを導通するための開口13aが形成され、この開口13a内に制御ゲート電極膜14が埋め込まれている。これによって、選択ゲートトランジスタST1,ST2では、浮遊ゲート電極膜12と制御ゲート電極膜14とでゲート電極が構成される。トンネル絶縁膜11としては、熱酸化膜や熱酸窒化膜、CVDChemicalVaporDeposition酸化膜やCVD酸窒化膜、あるいはSiを挟んだ絶縁膜やSiがドット状に埋め込まれた絶縁膜などを用いることができる。浮遊ゲート電極膜12としては、N型不純物もしくはP型不純物がドーピングされた多結晶シリコンや、Mo,Ti,W,AlもしくはTaなどを用いたメタル膜もしくはポリメタル膜、または窒化膜などを用いることができる。電極間絶縁膜13としては、シリコン酸化膜やシリコン窒化膜、シリコン酸化膜とシリコン窒化膜との積層構造のONOOxideNitrideOxide膜、酸化アルミニウム膜や酸化ハフニウム膜などの高誘電率膜、またはシリコン酸化膜もしくはシリコン窒化膜などの低誘電率膜と高誘電率膜との積層構造などを用いることができる。制御ゲート電極膜14としては、N型不純物もしくはP型不純物がドーピングされた多結晶シリコンやMo,Ti,W,AlもしくはTaなどを用いたメタル膜もしくはポリメタル膜、または多結晶シリコン膜と金属シリサイド膜との積層構造などを用いることができる。積層ゲート構造MG-MG間、積層ゲート構造MG-ゲート構造SG1,SG2間の半導体基板1の表面付近にはソース/ドレイン領域となる不純物拡散領域15aが形成されている。また、隣接するゲート構造SG1-SG1間、SG2-SG2間の半導体基板1の表面付近には、不純物拡散領域15aと同じくソース/ドレイン領域となる不純物拡散領域15bがそれぞれ形成されている。隣接する一対の積層ゲート構造MG-MG間や、積層ゲート構造MG-ゲート構造SG1,SG2間、ゲート構造SG1-SG1間、SG2-SG2間の側壁面には、たとえばシリコン酸化膜からなる側壁絶縁膜16が形成されている。ここでは、積層ゲート構造MG-MG間と積層ゲート構造MG-ゲート構造SG1,SG2間には、側壁絶縁膜16が埋め込まれるように形成されているが、ゲート構造SG1-SG1間、SG2-SG2間には、完全には側壁絶縁膜16が埋め込まれておらず、対向する側壁面に側壁絶縁膜16が設けられるように形成されている。ゲート構造SG1-SG1間、SG2-SG2間の対向する側壁絶縁膜16間の半導体基板1の表面付近には、ビット線コンタクトCBおよびソース線コンタクトCSのコンタクト抵抗を下げるための不純物拡散領域15cが形成されている。この不純物拡散領域15cは、不純物拡散領域15bよりも幅寸法が狭く、拡散深さpn接合の深さが深く形成されており、LDDLightlyDopedDrain構造とされている。また、側壁絶縁膜16が形成された積層ゲート構造MG上とゲート構造SG1,SG2上には、層間絶縁膜17が形成されている。メモリセルMCの列の一方の端部に配置される隣接するゲート構造SG1-SG1間には、層間絶縁膜17の上面から半導体基板1の表面に達するビット線コンタクトCBが形成されている。前述のように、ビット線コンタクトCBは平面視上、千鳥状に交互に配置されており、図3の場合には右側に寄った位置に形成されている。また、メモリセルMCの列の他方の端部に配置される隣接するゲート構造SG2-SG2間には、層間絶縁膜17の上面から半導体基板1の表面に達するソース線コンタクトCSが、ビット線BL下方を横断するように形成される。つぎに、パターン形成方法についてNAND型フラッシュメモリ装置を形成する場合を例に挙げて説明する。図4-1~図4-4は、第1の実施形態によるパターン形成方法の一例を模式的に示す一部断面図である。なお、ここでは、1つのメモリユニットSuの選択ゲート線SGL1,SGL2以下、SGLというとワード線WLが配置される一部の領域を図示している。まず、所定の導電型のシリコン基板などの半導体基板1上に、トンネル絶縁膜11と浮遊ゲート電極膜12とを形成し、フォトリソグラフィ技術とRIE法などのエッチング技術によって、半導体基板1に至るトレンチを形成する。このトレンチは、Y方向ビット線方向に延在し、X方向ワード線方向に所定の間隔で形成される。ついで、トレンチ内に、シリコン酸化膜などの絶縁膜を埋め込み、STI2を形成する。その後、半導体基板1上の全面に、電極間絶縁膜13を形成し、フォトリソグラフィ技術とエッチング技術とを用いて、選択ゲート線SGLの形成領域に電極間絶縁膜13を貫通する開口を形成する。そして、半導体基板1上の全面に、制御ゲート電極膜14を形成する。なお、加工対象は、半導体基板1上に形成されたトンネル絶縁膜11、浮遊ゲート電極膜12、電極間絶縁膜13および制御ゲート電極膜14であるが、以下の図では、加工対象として最上層の制御ゲート電極膜14を図示して説明を行う。また、制御ゲート電極膜14として、Siが用いられるものとする。ついで、図4-1aに示されるように、加工対象制御ゲート電極膜14上の全面に、芯材膜31とマスク膜32とを順に積層させる。芯材膜31として、たとえばTEOSTetraethoxysilane膜を用いることができ、マスク膜32として、たとえばSiN膜を用いることができる。さらに、マスク膜32上にレジストを塗布し、リソグラフィ技術によって、X方向に延在するラインパターンがY方向に所定の間隔で配置されるラインアンドスペース状のパターン周期パターン33aと、周期パターン33aのY方向の端部に隣接する孤立パターン非周期パターン33bと、を有するようにパターニングしたレジストパターン33を形成する。ここで、周期パターン33aを構成するラインパターンのY方向の幅はL1であり、ラインパターン間のスペースの幅はS1であり、周期パターン33aのY方向の端部のパターンと非周期パターン33bとの間のスペースの幅はS2である。周期パターン33aの端部に隣接して非周期パターン33bをリソグラフィ技術で形成する場合には、周期パターン33aの端部と非周期パターン33bとの間のスペースS2を、周期パターン33aを構成するラインパターンのY方向の幅L1やスペースS1の値によって決まる所定値よりも小さくすることはできない。そのため、スペースS2は、スペースS1に比して大きな値となっている。その後、図4-1bに示されるように、レジストパターン33をマスクとして、RIE法などの異方性エッチングによってマスク膜32を加工し、レジストパターン33を転写する。これによって、マスク膜32には、Y方向の幅がL1のラインパターンがスペースS1でY方向に配置された周期パターン第1パターン32aと、周期パターン32aのY方向の端部からスペースS2だけ離れて形成される非周期パターン第2パターン32bと、が形成される。加工の終了後、レジスト剥離技術によってレジストパターン33を除去する。ついで、図4-1cに示されるように、スペースS1,S2を埋め込むとともに、マスク膜32の上面よりも高くなるように、加工対象上の全面に反転層34を形成する。反転層34として、たとえばSiを用いることができる。その後、図4-1dに示されるように、マスク膜32の上面が露出するまで反転層34の全面エッチングを行う。これによって、反転層34は、周期パターン32aのスペースS1の領域に形成される周期パターン34aと、スペースS2の領域に形成される非周期パターン34bになる。さらに、図4-2aに示されるように、エッチングによって、マスク膜32を選択的に除去する。これによって、図4-1aで形成された周期パターン33aにおけるスペースS1の位置と、周期パターン33aと非周期パターン33bとの間のスペースS2の位置とに、反転層34からなる周期パターン34aと非周期パターン34bとが形成される。周期パターン34aを構成するラインパターンのY方向の幅は略S1と同じであり、スペースの幅は略L1と同じである。また、非周期パターン34bのY方向の幅は略S2と同じであり、非周期パターン34bと周期パターン34aとの間の間隔は略L1となる。この周期パターン34aと非周期パターン34bは、芯材膜31をエッチングするための反転マスクパターンとなる。なお、芯材膜31上にマスク膜32を介することなく、周期パターン第1パターン33aと非周期パターン第2パターン33bとが混在するレジストパターン33を形成したうえで、図4-1c~図4-2aに示したのと同じ手順で、レジストパターン33におけるスペースS1,S2の位置に反転層34からなる周期パターン34aと非周期パターン34bとを直接形成し、反転マスクパターンとしてもよい。その後、図4-2bに示されるように、周期パターン34aと非周期パターン34bとが形成された芯材膜31上にレジストを塗布し、リソグラフィ技術によって、周期パターン34aの領域が露出するようにパターニングを行い、レジストパターン35を形成する。このように広いパターンである非周期パターン34b上にレジストパターン35のパターン端を乗せることで、合わせ余裕が広がり、低グレードの露光装置で処理することが可能となる。ついで、図4-2cに示されるように、周期パターン34aと非周期パターン34bとレジストパターン35とをマスクとして、RIE法などの異方性エッチングによって芯材膜31を加工する。これによって、芯材膜31にはラインアンドスペース状の周期パターン31aと、周期パターン31aのY方向の端部に形成される非周期パターン31bとが形成される。ここでの周期パターン31aと非周期パターン31bが、加工対象上に配置されるべき反転パターンとなる。その後、レジスト剥離技術によってレジストパターン35を除去する。ついで、図4-2dに示されるように、等方性エッチングによって、周期パターン31aを構成するラインパターンが略半分の幅となるまで周期パターン31aのスリミングを行った後、スリミングされた反転パターンが形成された加工対象上の全面に側壁膜を、スリミングされた周期パターン31aを構成するラインパターンの幅とほぼ同じ厚さだけ形成する。さらに、成膜した側壁膜を、スリミングされた反転パターンを構成する芯材膜31の上面が露出するまでエッチバックする。これによって、周期パターン31aと非周期パターン31bの周囲に芯材膜31と略同じ幅を有する側壁パターン36がループ状に形成される。その後、図4-3aに示されるように、加工対象上の全面にレジストを塗布し、リソグラフィ技術によってワード線WLが形成される領域の周期パターン31aが覆われないようにパターニングを行い、レジストパターン37を形成する。ついで、図4-3bに示されるように、ウエットエッチングによって、反転パターンのうちの周期パターン31aを選択的に除去する。そして、図4-3cに示されるように、レジスト剥離技術によってレジストパターン37を除去する。これによって、ワード線WLの形成領域では、周期パターン31aが除去されて側壁パターン36が残り、選択ゲート線SGLの形成領域では、周囲に側壁パターン36が形成された非周期パターン31bが残る。その後、図4-3dに示されるように、残された側壁パターン36と非周期パターン31bとをマスクとして、加工対象をRIE法などの異方性エッチングによって加工する。これによって、ワード線WLの形成領域では、ループ状のワード線WLが形成される。また、選択ゲート線SGLの形成領域を含む領域では、選択ゲート線SGLの幅よりも広い幅の非周期パターン14bが形成される。その後、マスクとして用いた側壁パターン36と非周期パターン31bとをウエットエッチングなどによって除去する。ついで、図4-4aに示されるように、加工対象上の全面にレジストを塗布し、リソグラフィ技術によって、ワード線WLの形成領域と選択ゲート線SGLの形成領域とを覆うようにパターニングしたレジストパターン38を形成する。ここで、非周期パターン14b上がレジストパターン38で一部覆われているが、この覆われている部分が選択ゲート線SGLとなる部分である。そして、図4-4bに示されるように、レジストパターン38をマスクとして、RIE法などの異方性エッチングによって、加工対象をエッチングする。このとき、周期パターンであるワード線WLはレジストパターン38によって覆われており、非周期パターン14bの一部が露出した状態となっているので、非周期パターン14bを構成する制御ゲート電極膜14を加工する条件でエッチングを行うことができる。そのため、非周期パターン14b制御ゲート電極膜14の下の半導体基板1との境界付近をエッチングする際に、半導体基板1に強いダメージが残らないようにエッチング条件を制御することが可能となる。以上のようにして、ラインの幅が図4-1aのスペースS1の略半分の幅のワード線WLが、図4-1aの周期パターン33aにおけるラインパターンの幅L1の略半分の幅のスペースS3でY方向に周期的に配置され、ワード線WLと選択ゲート線SGLとの間のスペースは、スペースS2に比してかなり小さく、スペースS3に近い幅のスペースS4を有するNAND型フラッシュメモリ装置が形成される。つまり、隣接するワード線WL間の距離S3と、隣接するワード線WLと選択ゲート線SGLとの間の距離S4とを略同じとすることができる。形成されたワード線WLは、ループ状の形状を有しているので、たとえばワード線WLの延在方向の端部付近で隣接するワード線WL間を除去するループカット処理が行われる。このループカット処理は、たとえば上記で説明した工程の後に行うことができる。また、図4-4aの選択ゲート線SGL形成用のマスクを形成して非周期パターン14bをエッチングする際に、ワード線WLのループカット処理を同時に行うようにしてもよい。第1の実施形態では、ラインアンドスペース状の周期パターン32aと、その周期パターン32aに隣接して配置した非周期パターン32bと、をマスク膜32に形成した後、それらのパターン間を埋め込むように反転層34を形成し、マスク膜32を除去して反転マスクパターンを形成した。これによって、最初に形成した周期パターン32a内のスペースとラインパターンが、それぞれ、反転層34によって構成される周期パターン34aのラインパターンとスペースとなり、また、反転層34によって構成される周期パターン34aと非周期パターン34bとの間のスペースは、最初に形成した周期パターン32a内のラインパターンの位置となるので、周期パターン34aと非周期パターン34bの間の距離を詰めることができる。そして、反転マスクパターンで芯材膜31を加工した後、側壁転写プロセスを用いてワード線WLおよび選択ゲート線SGLを形成する際のマスクを形成し、加工対象を加工してワード線WLと選択ゲート線SGLとを形成した。これによって、ワード線WLと選択ゲート線SGLとの間の距離S4を、隣接するワード線WL間の距離S3に近い値とすることができる。その結果、NAND型フラッシュメモリ装置のチップ面積を従来に比して縮小することができるという効果を有する。また、反転層34を形成した後に使用するリソグラフィ技術では、高度な合わせ精度が要求されない露光装置を用いることができるので、不揮発性半導体記憶装置の製造コストを削減することができるという効果も有する。第2の実施形態図5-1~図5-2は、第2の実施形態によるパターン形成方法の一例を模式的に示す一部断面図である。なお、ここでも、1つのメモリユニットSuの選択ゲート線SGLとワード線WLが配置される一部の領域を図示している。まず、第1の実施形態の図4-1a~dに示したのと同じ手順で、マスク膜32からなる周期パターン32aを構成するラインパターン間、および周期パターン32aと非周期パターン32bとの間に反転層34を埋め込むように形成し、マスク膜32の上面が露出するまで反転層34の全面エッチングを行う。その後、図5-1aに示されるように、エッチングによって、マスク膜32を選択的に除去する。これによって、図4-1aで形成された周期パターン33a内のスペースS1の位置と、周期パターン33aと非周期パターン33bとの間のスペースS2の位置とに、反転層34からなる周期パターン34aと非周期パターン34bとが形成される。または、マスク膜32を形成することなく、レジストパターン33におけるスペースS1,S2の位置に直接反転層34からなる周期パターン34aと非周期パターン34bとを形成する。周期パターン34aを構成するラインパターンのY方向の幅は略S1と同じであり、スペースの幅は略L1と同じである。また、非周期パターン34bのY方向の幅は略S2と同じであり、周期パターン34aと非周期パターン34bとの間の間隔は略L1となる。ついで、図5-1bに示されるように、反転層34からなる周期パターン34aと非周期パターン34bをマスクとして、RIE法などの異方性エッチングによって芯材膜31を加工する。これによって、芯材膜31にはラインアンドスペース状の周期パターン31aと、ラインアンドスペース状のパターンのY方向の端部に形成される非周期パターン31bとが形成される。なお、第1の実施形態とは異なり、非周期パターン31bのY方向の寸法は、選択ゲート線SGLの寸法と略同じとなっている。ついで、図5-1cに示されるように、等方性エッチングによって、周期パターン31aを構成するラインパターンが略半分の幅となるまでスリミングを行う。その後、図5-1dに示されるように、周期パターン31aと非周期パターン31bが形成された加工対象上の全面に側壁膜を、スリミングされた周期パターン31aの幅とほぼ同じ厚さだけ形成する。さらに、成膜した側壁膜を、周期パターン31aと非周期パターン31bの上面が露出するまでエッチバックする。これによって、周期パターン31aと非周期パターン31bの周囲に、周期パターン31aと略同じ幅を有する側壁パターン36がループ状に形成される。ついで、図5-2aに示されるように、加工対象上の全面にレジストを塗布し、リソグラフィ技術によってワード線WLが形成される領域の周期パターン31aが覆われないようにパターニングを行い、レジストパターン37を形成する。ついで、図5-2bに示されるように、ウエットエッチングによって、周期パターン31aを除去する。その後、図5-2cに示されるように、レジスト剥離技術によってレジストパターン37を除去する。これによって、ワード線WLの形成領域では、周期パターン31aが除去されて側壁パターン36が残り、選択ゲート線SGLの形成領域では、非周期パターン31bとその周囲に形成される側壁パターン36が残る。そして、図5-2dに示されるように、残された側壁パターン36と非周期パターン31bとをマスクとして、加工対象をRIE法などの異方性エッチングによって加工する。これによって、ワード線WLの形成領域では、ループ状のワード線WLが形成され、選択ゲート線SGLの形成領域では、選択ゲート線SGLが形成される。その後、残存した側壁パターン36と非周期パターン31bとをウエットエッチングなどによって除去する。また、ワード線WLの延在方向の端部付近で隣接するワード線WL間を除去するループカット処理を行う。以上のようにして、ラインの幅が図4-1aのスペースS1の略半分の幅のワード線WLが、図4-1aの周期パターン33aのラインパターンの幅L1の略半分の幅のスペースS3でY方向に周期的に配置され、Y方向の端部に位置するワード線WLからスペースS3に近い幅を有するスペースS4を置いて選択ゲート線SGLが配置されるNAND型フラッシュメモリ装置が形成される。つまり、隣接するワード線WLと選択ゲート線SGLとの間の距離S4を、従来に比して隣接するワード線WL間の距離S3に近くすることができる。なお、第2の実施形態において芯材膜31の形成を省略し、加工対象上に配置される反転パターンとして、反転層34からなる周期パターン34aと非周期パターン34bをレジストパターン33におけるスペースS1,S2の位置と対応させて加工対象上に直接形成し、周期パターン34aを構成するラインパターンが略半分の幅となるまでスリミングした後、以降は図5-1d~図5-2dに示したのと同じ手順で加工対象に対しワード線WLと選択ゲート線SGLを形成するようにしてもよい。第2の実施形態によっても、第1の実施形態と同様の効果を得ることができる。また、選択ゲート線SGLと略同じ幅を有するように芯材膜31を加工し、周期パターン31aと非周期パターン31bとを形成した後、加工対象を加工したので、第1の実施形態に比して、少なくとも1回分のリソグラフィ工程とエッチング工程とを減らし、工程を簡略化することができるという効果を有する。また、芯材膜31の形成を省略して反転層34からなる周期パターン34aと非周期パターン34bを反転パターンとして加工対象上に直接形成するようにすれば、さらに1回分のエッチング工程を減らすことができる。第3の実施形態図6-1~図6-2は、第3の実施形態によるパターン形成方法の一例を模式的に示す一部断面図である。なお、ここでも、1つのメモリユニットSuの選択ゲート線SGLとワード線WLが配置される一部の領域を図示している。また、第1の実施形態と同様に、トンネル絶縁膜11と浮遊ゲート電極膜12とを形成し、Y方向に延在し、X方向に所定の間隔で配置したSTI2を半導体基板1に形成した後、半導体基板1に電極間絶縁膜13とSiからなる制御ゲート電極膜14とを形成した後の工程について説明する。図6-1aに示されるように、加工対象制御ゲート電極膜14上の全面に、芯材膜31とマスク膜32とを順に積層させる。芯材膜31として、たとえばTEOS膜を用いることができ、マスク膜32として、たとえばSiN膜を用いることができる。さらに、マスク膜32上にレジストを塗布し、リソグラフィ技術によって、X方向に延在するラインパターンがY方向に所定の間隔で配置されるラインアンドスペース状のパターン周期パターン33aと、周期パターン33aのY方向の端部に隣接する孤立パターン非周期パターン33bと、を有するようにパターニングしたレジストパターン33を形成する。また、ここでは、周期パターン33aと非周期パターン33bとの間に、多少パターンが解像されてもよい補助解像パターン33cを形成する。この補助解像パターン33cは、非周期パターン33bのリソグラフィマージンを拡大させる機能を有する。この補助解像パターン33cは、上記したように多少パターンが解像されてもよいパターンであるので、周期パターン33aや非周期パターン33bに比して高さが低くなっている。図7は、周期パターンと非周期パターンとが混在する場合のフォーカスマージンと露光量変化との間の関係ExposureDefocusWindow、以下、E-Dウィンドウというを示す図である。aは、第1と第2の実施形態のように周期パターン33aと非周期パターン33bとを配置した場合の上面図であり、bは、aの場合のE-Dウィンドウを示す図である。また、cは、第3の実施形態の周期パターン33aと非周期パターン33bと補助解像パターン33cとを配置した場合の上面図であり、dは、cの場合のE-Dウィンドウである。bとdのE-Dウィンドウにおいて、横軸は露光量変化を示しており、縦軸はフォーカスマージンを示している。そして、これらの図中に描かれる曲線は、aとcに示されるパターンが得られる露光量変化とフォーカスマージンの組み合わせを示している。そして、この曲線より内側下側の領域であれば、aとcに示されるパターンが得られることを示している。この図7に示されるように、第3の実施形態のように補助解像パターン33cを設けると、第1と第2の実施形態の場合に比して、リソグラフィマージンをさらに拡大することができる。なお、この例では、補助解像パターン33cを2本設ける場合を例示しているが、パターンのリソグラフィマージンが拡大するものであれば、本数は限定されない。また、適当な補助解像パターン33cを設けることによって、周期パターン33a内のラインパターン間のスペースS1と、周期パターン33aと非周期パターン33bとの間のスペースS2との比を任意に調整することが可能となる。その後、図6-1bに示されるように、レジストパターン33をマスクとして、RIE法などの異方性エッチングによってマスク膜32を加工し、レジストパターン33を転写する。これによって、マスク膜32には、Y方向の幅がL1のラインパターンがスペースS1でY方向に配置された周期パターン32aと、周期パターン32aのY方向の端部からスペースS2だけ離れて形成される非周期パターン32bと、周期パターン32aと非周期パターン32bとの間の補助パターン32cと、が形成される。レジストパターン33における補助解像パターン33cの高さは、周期パターン33aと非周期パターン33bの高さに比して小さくなっているため、マスク膜32のエッチングの際には、周期パターン33aと非周期パターン33bよりも早く消失除去されてしまう。そのため、周期パターン33aと非周期パターン33bによるマスク膜32のエッチングの終了までの間に、補助解像パターン33cの形成位置のマスク膜32は所定量除去されることになる。その結果、マスク膜32に転写された補助パターン32cの高さは、周期パターン32aと非周期パターン32bに比して低くなっている。加工の終了後、レジスト剥離技術によってレジストパターン33を除去する。ついで、図6-1cに示されるように、マスク膜32の上面よりも高くなるように加工対象上の全面に反転層34を形成する。反転層34として、たとえばSiを用いることができる。その後、図6-1dに示されるように、マスク膜32の上面が露出するまで反転層34の全面エッチングを行う。これによって、反転層34は、周期パターン32aのスペースS1の領域に形成される周期パターン34aと、スペースS2の領域に形成される非周期パターン34bになる。なお、非周期パターン34bには、補助パターン32cが存在するが、上記したように補助パターン32cの高さは周期パターン32aと非周期パターン32bの高さに比して低いので、補助パターン32cの上面は露出されない状態となる。さらに、図6-2に示されるように、エッチングによって、マスク膜32を選択的に除去する。これによって、図6-1aで形成された周期パターン33aにおけるスペースS1の位置と、周期パターン33aと非周期パターン33bとの間のスペースS2の位置とに、反転層34からなる周期パターン34aと非周期パターン34bとが形成される。周期パターン34aを構成するラインパターンのY方向の幅は略S1と同じであり、スペースの幅は略L1と同じである。また、非周期パターン34bのY方向の幅は略S2と同じであり、非周期パターン34bと周期パターン34aとの間の間隔は略L1となる。なお、第3の実施形態においても芯材膜31上にマスク膜32を介することなく、周期パターン33aと非周期パターン33bとの間に補助解像パターン33cが配置されるようにレジストパターン33を形成し、以降は図6-1c~図6-2に示したのと同じ手順で、レジストパターン33におけるスペースS1,S2の位置に反転層34からなる周期パターン34aと非周期パターン34bとを形成してもよい。その後は、第1の実施形態で説明した図4-2b以降の処理、あるいは第2の実施形態で説明した図5-1b以降の処理を行って、ラインの幅が図6-1aのスペースS1の略半分の幅のワード線WLが、図6-1aの周期パターン33aのラインパターンの幅L1の略半分の幅のスペースS3でY方向に周期的に配置され、ワード線WLと選択ゲート線SGLとの間のスペースは、スペースS2に比してかなり小さく、スペースS3に近い幅のスペースS4を有するNAND型フラッシュメモリ装置が形成される。第3の実施形態では、リソグラフィ技術でレジストに周期パターン33aと非周期パターン33bとを露光現像する際に、周期パターン33aと非周期パターン33bとの間に、周期パターン33aと非周期パターン33bに比して多少解像される程度の補助解像パターン33cを形成した。これによって、周期パターン33aと非周期パターン33bのパターンを形成する際のリソグラフィマージンを十分に確保することができるという効果を第1と第2の実施形態の効果に加えて得ることができる。また、補助解像パターン33cを形成することによって、従来では固定的だった周期パターン33a内のスペースS1と、周期パターン33aと非周期パターン33bとの間のスペースS2との比率を任意に変更することができる。その結果、従来に比してY方向の幅をさらに狭くした選択ゲート線形成用の非周期パターン33bを形成することができるという効果も有する。本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。"