コンセントプラグを介して交流電圧を受け、それを直流電圧に変換するAC/DCコンバータであって、前記交流電圧が印加されるLLive線およびNNeutral線と、前記L線と前記N線の間に設けられた少なくともひとつのキャパシタを含み、前記交流電圧をフィルタリングするフィルタ回路と、前記フィルタ回路の出力を整流、平滑化する整流平滑回路と、前記整流平滑回路の出力電圧を受け、直流電圧を生成するDC/DCコンバータと、を備え、前記DC/DCコンバータは、出力キャパシタと、そのカソードが前記出力キャパシタと接続されたダイオードと、前記整流平滑回路の出力端子に接続された1次コイル、前記ダイオードのアノードに接続された2次コイルを有するトランスと、前記1次コイルに接続されたスイッチングトランジスタと、前記スイッチングトランジスタを制御する制御回路と、前記整流平滑回路の入力電圧に応じた検波電圧を生成する検波回路と、を備え、前記制御回路は、使用状態において接地される接地端子と、前記L線、前記N線および前記整流平滑回路の出力端子のいずれかと接続される放電用端子と、前記放電用端子から前記接地端子に至る経路上に設けられた放電経路と、前記検波回路により生成された前記検波電圧を受ける検出端子と、前記検波電圧を所定のしきい値電圧と比較し、前記検波電圧が前記しきい値電圧を所定の検出時間連続して下回ったときに前記放電経路をオンする検出回路と、を備えることを特徴とするAC/DCコンバータ。前記検出回路は、前記検波電圧を前記しきい値電圧と比較し、前記検波電圧の方が低いときにアサートされる第1比較信号を生成するコンパレータと、前記第1比較信号がアサートされる時間が前記検出時間を超えるとアサートされる第2比較信号を生成するタイマー回路と、前記第1比較信号と前記第2比較信号が両方アサートされると、前記放電経路をオンする論理ゲートと、を備えることを特徴とする請求項1に記載のAC/DCコンバータ。前記制御回路は、電源電圧を受ける電源端子をさらに有し、前記放電経路は、前記電源端子と前記接地端子の間に設けられ、前記検出回路からの制御信号に応じて制御される第1放電用スイッチと、前記放電用端子と前記電源端子の間に設けられ、前記電源端子の電位が所定の第2しきい値電圧より低くなるとオンする第2放電用スイッチと、を含むことを特徴とする請求項1に記載のAC/DCコンバータ。交流電圧を受け、それを直流電圧に変換するAC/DCコンバータであって、前記交流電圧が印加されるLLive線およびNNeutral線と、前記L線と前記N線の間に設けられた少なくともひとつのキャパシタを含み、前記交流電圧をフィルタリングするフィルタ回路と、前記フィルタ回路の出力を整流、平滑化する整流平滑回路と、前記整流平滑回路の出力電圧を受け、直流電圧を生成するDC/DCコンバータと、を備え、前記DC/DCコンバータは、出力キャパシタと、そのカソードが前記出力キャパシタと接続されたダイオードと、前記整流平滑回路の出力端子に接続された1次コイル、前記ダイオードのアノードに接続された2次コイルを有するトランスと、前記1次コイルに接続されたスイッチングトランジスタと、前記スイッチングトランジスタを制御する制御回路と、前記整流平滑回路の入力電圧に応じた検波電圧を生成する検波回路と、を備え、前記制御回路は、前記検波回路により生成された前記検波電圧が印加される検出端子と、前記検波電圧を所定のしきい値電圧と比較し、前記検波電圧が前記しきい値電圧を所定の検出時間連続して下回ったときに前記スイッチングトランジスタをオンする検出回路と、を備えることを特徴とするAC/DCコンバータ。請求項1から4のいずれかに記載のAC/DCコンバータを備えることを特徴とするAC電源アダプタ。請求項1から4のいずれかに記載のAC/DCコンバータを備えることを特徴とする電子機器。コンセントプラグ102がプラグ受け2に差し込まれた状態では、電源アダプタ100のLLive線とNNeutral線の間に、商用交流電圧VACに応じた電位差が発生している。コンセントプラグ102がプラグ受け2から抜けると、外部から商用交流電圧VACが印加されなくなる。ところが、フィルタ回路10を構成するキャパシタC11、C12が電荷を保持し続けるため、L線とN線の電位差は直ちにゼロとはならずに残留する。これを残留電圧という。法規制により、残留電圧は、コンセントプラグ102がプラグ受け2から抜けた後に、所定時間以内に所定電圧以下となることが要求される。EMCElectroMagneticCompatibilityを考慮すると、キャパシタC11、C12として、0.1μF~0.47μF程度が利用されることが多く、したがって何の対策も施さない場合、残留電圧の残留時間が長くなる。図1の電源アダプタ100では、残留時間を短縮するために、L線とN線の間に放電用抵抗R1が挿入されている。これにより、放電用抵抗R1によってキャパシタC11、C12の電荷を放電させ、残留電圧を低下させることができる。しかしながら、放電用抵抗R1は、コンセントプラグ102がプラグ受け2に挿入された状態において、無駄な電力を消費する。放電用抵抗R1で消費される電力Pdは、Pd=VAC2/R1で与えられる。VAC=240V、R1=4MΩとすると、Pd=14.4mWとなる。一方、近年の電子機器は、待機時の消費電力をたとえば50mW以下とすることが要請されている。したがって、放電用抵抗R1により常に14.4mWもの電力が消費されると、全体としての消費電力を50mW以下に抑制することが難しくなる。同様の問題は、電子機器1に内蔵されるAC/DCコンバータにおいても生じうる。本発明のある態様はこうした課題に鑑みてなされたものであり、その例示的な目的のひとつは、残留電圧の対策をしつつ、消費電力を低減したAC/DCコンバータの提供にある。本発明のある態様は、コンセントプラグを介して交流電圧を受け、それを直流電圧に変換するAC/DCコンバータに関する。AC/DCコンバータは、交流電圧が印加されるLLive線およびNNeutral線と、L線とN線の間に設けられた少なくともひとつのキャパシタを含み、交流電圧をフィルタリングするフィルタ回路と、フィルタ回路の出力を整流、平滑化する整流平滑回路と、整流平滑回路の出力電圧を受け、直流電圧を生成するDC/DCコンバータと、を備える。DC/DCコンバータは、出力キャパシタと、そのカソードが出力キャパシタと接続されたダイオードと、整流平滑回路の出力端子に接続された1次コイル、ダイオードのアノードに接続された2次コイルを有するトランスと、1次コイルに接続されたスイッチングトランジスタと、スイッチングトランジスタを制御する制御回路と、整流平滑回路の入力電圧に応じた検波電圧を生成する検波回路と、を備える。制御回路は、使用状態において接地される接地端子と、L線、N線および整流平滑回路の出力端子のいずれかと接続される放電用端子と、放電用端子から接地端子に至る経路上に設けられ、オン、オフが切りかえ可能に構成された放電経路と、検波回路により生成された検波電圧を受ける検出端子と、検波電圧を所定のしきい値電圧と比較し、検波電圧がしきい値電圧を所定の検出時間連続して下回ったときに放電経路をオンする検出回路と、を備える。コンセントプラグがプラグ受けから抜けると、交流電圧の供給が停止し、検波電圧のレベルが低下する。そこで検波電圧をしきい値電圧と比較することにより、コンセントプラグがプラグ受けから抜けたことが検出される。その検出に応答して放電経路をオンすることにより、フィルタ回路のキャパシタに蓄えられた電荷を放電することができ、残留電圧を所定期間内に所定レベル以下に低下させることができ、法規制をクリアできる。また放電経路は、コンセントプラグがプラグ受けに挿入されている間はオフとなるため、通常使用時における無駄な消費電力を抑制できる。またコンセントプラグがプラグ受けに挿入された状態において、ノイズなどの影響で交流電圧が交流の数サイクルにわたり遮断され、その後復帰する状況が発生しうる。このような数サイクルにわたる交流電圧の遮断に対しては、放電経路はオンすべきではない。この態様によれば、放電経路は、検波電圧がしきい値電圧を所定の検出時間連続して下回ったときにオンするため、数サイクルの交流遮断に際しては、放電経路をオフ状態に保つことができる。検出回路は、検波電圧をしきい値電圧と比較し、検波電圧の方が低いときにアサートされる第1比較信号を生成するコンパレータと、第1比較信号がアサートされる時間が検出時間を超えるとアサートされる第2比較信号を生成するタイマー回路と、第1比較信号と第2比較信号が両方アサートされると、放電経路をオンする論理ゲートと、を備えてもよい。制御回路は、電源電圧を受ける電源端子をさらに有してもよい。放電経路は、電源端子と接地端子の間に設けられ、検出回路からの制御信号に応じて制御される第1放電用スイッチと、放電用端子と電源端子の間に設けられ、電源端子の電位が所定の第2しきい値電圧より低くなるとオンする第2放電用スイッチと、を含んでもよい。これによれば、電源端子の電圧が十分に低下した後に、フィルタ回路のキャパシタの電荷を放電することができる。本発明の別の態様もまた、AC/DCコンバータである。このAC/DCコンバータは、交流電圧が印加されるLLive線およびNNeutral線と、L線とN線の間に設けられた少なくともひとつのキャパシタを含み、交流電圧をフィルタリングするフィルタ回路と、フィルタ回路の出力を整流、平滑化する整流平滑回路と、整流平滑回路の出力電圧を受け、直流電圧を生成するDC/DCコンバータと、を備える。DC/DCコンバータは、出力キャパシタと、そのカソードが出力キャパシタと接続されたダイオードと、整流平滑回路の出力端子に接続された1次コイル、ダイオードのアノードに接続された2次コイルを有するトランスと、1次コイルに接続されたスイッチングトランジスタと、スイッチングトランジスタを制御する制御回路と、整流平滑回路の入力電圧に応じた検波電圧を生成する検波回路と、を備える。制御回路は、検波回路により生成された検波電圧を受ける検出端子と、検波電圧を所定のしきい値電圧と比較し、検波電圧がしきい値電圧を所定の検出時間連続して下回ったときにスイッチングトランジスタをオンする検出回路と、を備える。この態様によると、スイッチングトランジスタを、放電用のスイッチとして利用することにより、回路面積を削減できる。本発明の別の態様は、AC電源アダプタに関する。このAC電源アダプタは、上述のいずれかのAC/DCコンバータを備える。本発明の別の態様は、電子機器に関する。電子機器は、上述のAC/DCコンバータを備えてもよい。なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。本発明によれば、残留電圧の法規制をクリアしつつ、無駄な消費電力を低減できる。以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。本明細書において、部材Aが、部材Bと接続された状態とは、部材Aと部材Bが物理的に直接的に接続される場合や、部材Aと部材Bが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。同様に、部材Cが、部材Aと部材Bの間に設けられた状態とは、部材Aと部材C、あるいは部材Bと部材Cが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。図2は、実施の形態に係る電源アダプタ100の構成を示す図である。電源アダプタ100は、AC/DCコンバータを含み、コンセントプラグ102を介して商用交流電圧VACを受け、それを直流電圧VDCに変換して図示しない電子機器に供給する。電子機器は、ラップトップ型コンピュータ、デスクトップ型コンピュータ、携帯電話端末、CDプレイヤなどが例示されるが、特に限定されない。電源アダプタ100は、L線、N線、フィルタ回路10、整流平滑回路20、DC/DCコンバータ30を備える。L線およびN線には、コンセントプラグ102を介して交流電圧VACが印加される。フィルタ回路10は、L線とN線の間に設けられたキャパシタC11、C12およびトランスT11、T12を含み、交流電圧VACをフィルタリングしてノイズを除去する。整流平滑回路20は、フィルタ回路10の出力電圧を整流および平滑化する。整流平滑回路20のダイオードブリッジ回路22は、フィルタ回路10の出力電圧を全波整流する。全波整流された電圧は、平滑用コンデンサC22によって平滑化される。DC/DCコンバータ30は、整流平滑回路20によって整流、平滑化された直流電圧VINを受け、直流電圧VDCを生成する。DC/DCコンバータ30は、主として出力キャパシタC1、ダイオードD1、トランスT1、スイッチングトランジスタM1、制御IC40、検波回路50を備える。トランスT1は、1次巻線W1、2次巻線W2、補助巻線W3を有する。ダイオードD1のアノードは、2次巻線W2の一端と接続される。出力キャパシタC1は、2次巻線W2の他端とダイオードD1のカソードの間に設けられる。スイッチングトランジスタM1は、1次巻線W1に接続される。スイッチングトランジスタM1の電流経路上には、検出抵抗Rsが設けられる。検出抵抗Rsには、スイッチングトランジスタM1に流れる電流IM1に比例する電圧降下VSが発生する。トランスT1の補助巻線W3には、ダイオードD2およびキャパシタC2が接続される。補助巻線W3、ダイオードD2およびキャパシタC2は、トランスT1の1次側に直流電圧VCCを生成する補助コンバータを形成する。検波回路50は、整流平滑回路20の入力電圧、言い換えればフィルタ回路10の出力電圧に応じた検波電圧Vdを生成する。検波回路50は、ダイオードD11、D12、抵抗R11、R12を含む。ダイオードD11、D12のカソードは共通に接続されており、それぞれのアノードは、L線およびN線と接続される。抵抗R11、R12は、ダイオードD11、D12のカソードの電圧を分圧し、検波電圧Vdを生成する。制御IC40は、接地端子GND、放電用端子DIS、スイッチング端子OUT、電流検出端子CS、電源端子VCCおよび検出回路42、放電経路44を備える。接地端子GNDは、使用状態において接地される。放電用端子DISは、L線およびN線のいずれかと接続される。図2では、放電用端子DISは、L線と接続されている。放電経路44は、放電用端子DISから接地端子GNDに至る経路上に設けられ、オン、オフが切りかえ可能に構成される。電源端子VCCには、補助コンバータのキャパシタC2に生ずる直流電圧VCCが供給される。制御IC40は、この直流電圧VCCを電源として動作する。検出端子VACには、検波回路50により生成された検波電圧Vdが入力される。検出回路42は、検波電圧Vdを所定のしきい値電圧VTH1と比較し、検波電圧Vdがしきい値電圧VTH1を所定の検出時間τd連続して下回ったときに、放電経路44をオンする。制御IC40には、図示しないフィードバック回路を介して、DC/DCコンバータ30の出力電圧VDCに応じたフィードバック信号が入力されるが、図2では省略されている。制御IC40のスイッチング端子OUTは、スイッチングトランジスタM1のゲートと接続されており、フィードバック信号および検出信号VSにもとづいてスイッチングトランジスタM1のスイッチングを制御することにより、出力キャパシタC1に発生する直流電圧VDCを目標レベルに安定化させる。スイッチングトランジスタM1のスイッチングに関する構成は、公知の技術を用いればよいため、本明細書では説明を省略する。図3は、制御IC40の具体的な構成例を示す回路図である。検出回路42は、コンパレータ46、タイマー回路48、論理ゲート49を含む。コンパレータ46は、検波電圧Vdをしきい値電圧VTH1と比較し、検波電圧Vdの方が低いときにアサートたとえばハイレベルされる第1比較信号S1を生成する。タイマー回路48は、第1比較信号S1がアサートされる時間が検出時間τdを超えるとアサートたとえばハイレベルされる第2比較信号S2を生成する。論理ゲート49は、第1比較信号S1と第2比較信号S2が両方アサートされると、制御信号S3をアサートする。放電経路44は、制御信号S3がアサートされたことを契機としてオン状態となる。図3の放電経路44は、第1放電用スイッチSW1および第2放電用スイッチSW2を含む。第1放電用スイッチSW1は、電源端子VCCと接地端子GNDの間に設けられ、検出回路42からの制御信号S3がアサートされるとオンする。第2放電用スイッチSW2は、放電用端子DISと電源端子VCCの間に設けられ、電源端子VCCの電位VCCが所定の第2しきい値電圧VTH2より低くなるとオンする。第2放電用スイッチSW2は、電源端子VCCの電位VCCをしきい値電圧VTH2と比較するコンパレータCMP1と、コンパレータCMP1の出力に応じて制御されるスイッチ45を含む。以上が電源アダプタ100の構成である。続いてその動作を説明する。図4は、図2の電源アダプタ100の動作を示すタイムチャートである。上から順に、L線とN線間の電位差VLN、検波電圧Vd、第1比較信号S1、第2比較信号S2、制御信号S3を示す。本明細書における波形図やタイムチャートの縦軸および横軸は、理解を容易とするために適宜拡大、縮小したものであり、また示される各波形も、理解の容易のために簡略化されている。時刻t1以前は、コンセントプラグ102がプラグ受け2に挿入されており、L線とN線の間に、交流電圧VACが供給されている。つまり、L線とN線間の電圧VLNは、交流電圧VACと実質的に等しい。時刻t1にコンセントプラグ102がプラグ受け2から抜けると、L-N線間に交流電圧VACが印加されなくなるが、フィルタ回路10のキャパシタC11、C12に電荷が残っているため、L-N線間には残留電圧が発生する。交流電圧VACの供給が停止すると、検波電圧Vdが低下する。時刻t2に検波電圧Vdがしきい値電圧VTH1より低くなると、第1比較信号S1がアサートされる。第1比較信号S1がアサートされてから検出期間τd経過後に、第2比較信号S2がアサートされ、それと同時に制御信号S3がアサートされる。これにより第1放電用スイッチSW1がオンする。第1放電用スイッチSW1がオンすると、電源端子VCCの電荷が放電され、電源端子VCCの電位VCCが低下し始める。時刻t3に電源端子VCCの電位VCCがしきい値電圧VTH2より低くなると、第2放電用スイッチSW2がオンする。第2放電用スイッチSW2がオンするとL線が接地されるため、フィルタ回路10のキャパシタC11、C12が放電し、残留電圧が低下していく。このように、実施の形態に係る電源アダプタ100によれば、コンセントプラグ102がプラグ受け2から抜けた後、残留電圧を所定期間内に所定レベル以下に低下させることができ、法規制をクリアできる。また第1放電用スイッチSW1およびSW2は、コンセントプラグがプラグ受けに挿入されている間はオフとなるため、通常使用時における無駄な消費電力を抑制できる。コンセントプラグ102がプラグ受け2に挿入された状態においても、ノイズなどの影響で交流電圧VACが交流の数サイクルにわたり遮断され、その後復帰する状況が発生しうる。図4の期間t0がこの様子を示す。このような数サイクルにわたる交流電圧VACの遮断に対しては、放電経路44はオンすべきではない。図2の電源アダプタ100によれば、検波電圧Vdがしきい値電圧VTH1を所定の検出時間連続して下回ったときに放電経路44をオンするため、数サイクルの交流遮断をマスクすることができ、放電経路44をオフ状態に保つことができる。以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。第1の変形例図5は、第1の変形例に係る電源アダプタ100aの構成を示す回路図である。図5において、制御IC40の放電用端子DISは、整流平滑回路20の出力端子N1と接続される。その他の構成は図2の電源アダプタ100と同様である。整流平滑回路20の出力端子N1と、L線およびN線は、ダイオードブリッジ回路22のダイオードを介して接続されている。したがって放電経路44がオンすることにより、フィルタ回路10のキャパシタC11、C12の電荷は、ダイオードブリッジ回路22および放電経路44を介して放電される。これにより、図2の電源アダプタ100と同様の効果を得ることができる。第2の変形例図6は、第2の変形例に係る電源アダプタ100bの構成を示す回路図である。制御IC40bは、2つの放電用端子DIS1、DIS2および2つの放電経路44a、44bを有する。放電用端子DIS1、DIS2はそれぞれ、L線およびN線と接続される。放電経路44aは放電用端子DIS1と接地端子GNDの間に、放電経路44aは放電用端子DIS2と接地端子GNDの間に設けられる。放電経路44a、44bは、共通の検出回路42からの制御信号S3によって制御される。この変形例では、フィルタ回路10のキャパシタC11、C12の電荷が、放電経路44a、44bを経由して放電されるため、放電時間を短縮できる。第3の変形例図7は、第3の変形例に係る電源アダプタ100cの構成を示す回路図である。この変形例では、制御IC40cに放電経路4を内蔵する代わりに、スイッチングトランジスタM1を放電経路として利用する。制御IC40cのドライバ43は、検出回路42により生成される制御信号S3がアサートされると、スイッチングトランジスタM1をオンする。この変形例によれば、放電用端子DISおよび放電経路44が不要となるため、回路面積を削減できる。実施の形態では、AC/DCコンバータが電源アダプタとして構成される場合を説明したが、AC/DCコンバータは、電子機器に内蔵されてもよい。実施の形態にもとづき、具体的な用語を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。