"レイアウトデータからビアとの接続位置情報を含む配線パターンを取得し、前記配線パターンをアレイビア部分と配線部分に分割する配線パターン分割部と、前記アレイビア部分に対応するビアノードおよびビア部分抵抗を含むビア部分抵抗網を設定するビア部分抵抗網設定部と、前記配線部分に対応する配線ノードおよび配線部分抵抗を含む配線部分抵抗網を設定する配線部分抵抗網設定部と、前記ビア部分抵抗網と前記配線部分抵抗網を接続して配線抵抗網データを生成する配線抵抗ビア抵抗接続部と、前記配線抵抗網データを回路情報として出力する出力部とを有することを特徴とする配線抵抗網作成装置。前記配線部分抵抗網設定部は、前記配線部分に複数の擬似ノードを生成し、前記複数の擬似ノードの間を1つの抵抗素子で表現し、前記複数の擬似ノードと配線部分とビア部分の境界にあるビアノードに対し、抵抗素子を生成することを特徴とする請求項1記載の配線抵抗網作成装置。前記ビア部分抵抗網設定部は、前記ビア部分に複数のビアノードを生成し、前記複数のビアノードの間に設けられた抵抗がメッシュ状になるように抵抗網を生成することを特徴とする請求項1または2に記載の配線抵抗網作成装置。レイアウトデータからビアとの接続位置情報を含む配線パターンを取得し、前記配線パターンをアレイビア部分と配線部分に分割する配線パターン分割処理工程と、前記アレイビア部分に対応するビアノードおよびビア部分抵抗を含むビア部分抵抗網を設定するビア部分抵抗網設定処理工程と、前記配線部分に対応する配線ノードおよび配線部分抵抗を含む配線部分抵抗網を設定する配線部分抵抗網設定処理工程と、前記ビア部分抵抗網と前記配線部分抵抗網を接続して配線抵抗網データを生成する配線抵抗ビア抵抗接続処理工程と、前記配線抵抗網データを回路情報として出力する出力処理工程とを有することを特徴とする配線抵抗網作成方法。前記配線部分抵抗網設定処理工程は、前記配線部分について擬似ノードを生成し、擬似ノード間を1抵抗素子で表現し、擬似ノードと配線部分とビア部分の境界にあるビアノードに対し抵抗素子を生成し、前記ビア部分抵抗網設定処理工程は、前記ビア部分についてビアノードをメッシュ状に接続した抵抗網を生成することを特徴とする請求項に4に記載の配線抵抗網作成方法。上述の特許文献1に記載の技術では、ビアをアレイ状に配置している。その場合、配線の形状が複雑化するため、エレクトロマイグレーション解析の処理時間の増加が問題となることがあった。エレクトロマイグレーション解析では、レイアウトパターンから抵抗網を作成し、その抵抗網内の各ノードに任意の電圧値を与え、キルヒホッフの電流保存則を用いて、電流値の計算を行う。すなわち抵抗網のノード数をnとした場合、変数n個の連立方程式を解くこととなる。コンピュータによる数値計算では、これはすなわちn行n列の行列を解くということと同義である。行列計算の手法として最もポピュラーであるニュートン法を用いて計算すると想定した場合、電流値を求める計算で必要な計算回数は、行列のサイズである抵抗網のノード数の2~3乗となる。図4に示されるとおり、特許文献1に記載の技術で抵抗網を作成した場合、計算時は必要だが、エレクトロマイグレーション等の検証の対象とはならない点O、点I、点J、点K、点L、点M、点Nがノード中心ノード201、垂線ノード203として追加されるこれらのノードのことを以後擬似ノードと呼ぶ。よって、図4の配線パターンの電流値を求めるためには、10個のビアノード202と、解析のため追加された7個の擬似ノードを合わせた17個のノードの電流値の計算が必要である。7個の擬似ノードは、エレクトロマイグレーション解析でEMのチェックを行う対象外のノードである。しかしながら、特許文献1に記載の技術では、10個のエレクトロマイグレーション解析対象ノードの電流を求めるため、本来は解析不要な7個の擬似ノード電流も求めなければならない。チップ全体の配線を1度に解析しなければならない電源配線のエレクトロマイグレーション解析では、電源メッシュの各格子の1辺で、解析に不要な擬似ノードが7個増えるということになる。そのため、膨大な量の擬似ノードの電流値を計算しなければいけないことになり、エレクトロマイグレーション解析に多大な時間を費やす必要が生じていた。本発明が解決しようとする課題は、配線形状の複雑化に起因するエレクトロマイグレーション解析の処理時間の増加を抑制することにある。以下に、[発明を実施するための形態]で使用される番号を用いて、[課題を解決するための手段]を説明する。これらの番号は、[特許請求の範囲]の記載と[発明を実施するための形態]との対応関係を明らかにするために付加されたものである。ただし、それらの番号を、[特許請求の範囲]に記載されている発明の技術的範囲の解釈に用いてはならない。上記の課題を解決するために、配線パターン分割部22と、ビア部分抵抗網設定部25と、配線部分抵抗網設定部24と、配線抵抗ビア抵抗接続部28と、出力部30とを有する配線抵抗網作成装置10を構成する。配線パターン分割部22は、レイアウトデータからビアとの接続位置情報を含む配線パターンを取得し、配線パターンをアレイビア部分と配線部分に分割する。ビア部分抵抗網設定部25は、アレイビア部分に対応するビアノードおよびビア部分抵抗を含むビア部分抵抗網を設定する。配線部分抵抗網設定部24は、配線部分に対応する配線ノードおよび配線部分抵抗を含む配線部分抵抗網を設定する。配線抵抗ビア抵抗接続部28は、ビア部分抵抗網と配線部分抵抗網を接続して配線抵抗網データを生成する。出力部30は、配線抵抗網データを回路情報として出力する。本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、配線形状の複雑化に起因するエレクトロマイグレーション解析の処理時間の増加を抑制することができるという効果がある。[第1実施形態]以下、本発明の実施の形態を図面に基づいて説明する。なお、実施の形態を説明するための図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。図5は、本実施形態の抵抗網作成システム1の構成を例示するブロックである。抵抗網作成システム1は、レイアウトデータ記憶部20と、抵抗網作成装置10とを備えている。レイアウトデータ記憶部20には、レイアウトデータ、ならびに、抵抗網の抵抗値を算出するために使用するシート抵抗値等の抵抗値算出用データを記憶している。抵抗網作成装置10は、レイアウトデータ記憶部20にあらかじめ記憶されたレイアウトパターン、抵抗値算出用データを入力として受け取る。そして、抵抗網作成装置10は、抵抗網を作成し、作成した抵抗網を出力する。図5に示されているように、抵抗網作成装置10は、CPU12、RAMRandomaccessmemory11、ROMReadonlymemory14、入出力インターフェースI/O13を備えている。抵抗網作成装置10は、ROM13に格納された抵抗網作成プログラムに示される手順に従って動作することでその機能を実現する。図6は、本実施形態の抵抗網作成装置10の機能構成を表すブロック図である。抵抗網作成装置10は、配線パターン抽出部21と、配線パターン分割部22と、分割パターン選別部23と、配線抵抗網作成部24と、ビア抵抗網作成部25と、抵抗値計算部26と、抵抗値計算部27と、配線抵抗網ビア抵抗網接続部28と、配線層間抵抗網接続部29と、出力部30とを備えている。その配線層間抵抗網接続部29は、異なる配線層間の抵抗網を、ビア抵抗で接続する。図7は、本実施形態の抵抗網作成装置10の動作を例示するフローチャートである。そのフローチャートに示されているように、抵抗網作成装置10は、レイアウトデータD01、抵抗値算出用データD02を入力として受けとる。ステップS10において、レイアウトデータD01を読み込み、配線パターンを作成する。ステップS20において、ステップS10で作成した配線パターンに対し、配線部分とビア部分とを特定し、配線部分の配線パターンとビア部分の配線パターンとに分割する。ステップS30では、配線部分の配線パターンは配線抵抗網作成部24で処理されるようにし、ビア部分の配線パターンはビア抵抗網作成部25で処理されるように選別を行う。ステップS40において、配線パターンを分割した際にできる配線部分とビア部分を分ける辺の中心垂線上に、擬似ノードを設定する。そして、その擬似ノード同士を接続する抵抗素子と、擬似ノードからビア部分との境界辺に向けて境界に接するビアの数だけ抵抗素子を並列に生成する。これを配線部分の抵抗網とする。ステップS41において、各ビアの中心にノード以後、ビアノードと呼ぶを設定し、各ビアノードを交点とし、分割したビア矩形の辺に垂直な線を引き、その垂線に交わるビアノード同士を抵抗素子で接続することで抵抗網を作成する。ステップS50において抵抗値算出用データD02とステップS40で作成した抵抗網の各抵抗素子の矩形領域の大きさから、抵抗値の算出を行う。ステップS51において、抵抗値算出用データD02とステップS41で作成した抵抗網の各抵抗素子の矩形領域の大きさから抵抗値の算出を行う。ステップS60において、擬似ノードから配線部分とビア部分の境界辺との間に作られた並列抵抗素子と、ビアノードのうち配線部分とビア部分の境界辺に接するビアのビアノードとを接続する。ステップS70において、それまでの処理で作成した各配線パターンの抵抗網を、ビアノードの位置にビア抵抗を接続することにより、レイアウトデータの抵抗網とする。ステップS80において、ステップS70で作成した抵抗網を抵抗網データD03として出力する。以下において、本実施形態の抵抗網作成装置10の動作を、具体的に説明する。入力となるレイアウトデータD01は、複数の配線層の配線パターン形状、配線層間を接続するビアの位置などを示すデータを含んでいる。上述のステップS10では、入力のレイアウトデータD01から、配線パターンの抽出を行う。抽出する配線パターンとは、1つの配線層の配線形状と、配線に接続されるビアの位置情報とを含んでいる。図8は、レイアウトデータD01から抽出される配線パターンの構成を例示する平面図である。レイアウトデータD01は配線パターンM1と配線パターンM2のように、複数の配線パターンを含んでいる。このとき、例えば配線パターンM1領域ABDCが、1つの配線パターンとして抽出される。図8に示されているように、配線M1は、複数のビアビアV1~ビアV10を備えている。なお、レイアウトデータD01が複数の配線パターンを含んでいるとき、ステップS10では、複数の配線パターンの各々が抽出される。抵抗網作成装置10は、複数の配線パターンの各々に対し、抵抗網の作成を行う。以下では、本実施形態に対する理解を容易にするために、配線パターンM1領域ABDCの抵抗網を作成する場合のステップS20~ステップS60までの処理内容を説明する。上述のステップS20では、アレイビアとして抵抗網を抽出するビア部分と、配線として抵抗網を抽出する部分とに配線パターンの領域を分割する。図9は、ステップS20の処理の詳細を例示するフローチャートである。ステップS201において、各ビアに対してあらかじめ設定した距離Aの範囲内に他のビアが存在するかを検索し、配線パターン中にアレイビアがないかを確認する。その検索の結果、近接するビアが存在する場合は、そのビアの集合をアレイビアとする。上述の図8の配線パターンM1の場合、矢印を距離Aとすると、ビアV1、ビアV2、ビアV3、ビアV4の集合を第1アレイビアVG1とする。また、ビアV5、ビアV6、ビアV7、ビアV8、ビアV9、ビアV10の集合を第2アレイビアVG2とする。図9に戻り、ステップS202において、各ビアの中心部分に、抵抗網作成時にノードとなるビアノードを定義する。図10は、ビアノードが設定された配線パターンM1の構成を例示する平面図である。図10に示されているように、ビアV1~ビアV10に対応するビアノードとして、ビアノードn1~ビアノードn10が設定されている。図9に戻り、ステップS203において、各ビアの抵抗網抽出領域を決定する。このとき、配線パターンM1の長手方向配線方向に垂直な線分ACまたは、線分BDの平行な方向をX軸方向とし、線分ABまたは、線分CDに平行な方向をY軸方向とする座標を定義する。その座標に基づいて、ビアの中心を原点とする座標軸を特定する。そして、原点のビアノード以外のビアノードを、対象ビアノードとして特定する。原点のビアノードと対象ビアノードとの間の中点を通り、X軸、Y軸に平行な線をビア間の抵抗網抽出領域の境界線とする。図11は、ビアノードn1について抵抗網抽出領域を決定するときのX軸線、Y軸線ならびにビア間の境界線を例示する平面図である。ビアノードn1を原点としてX軸、Y軸を特定する。原点以外にX軸、Y軸に交わるビアノードがないか調べる。図11に示されているように、この場合、X軸はビアノードn3に交差し、Y軸はビアノードn2に交差している。このとき、X軸、Y軸上に複数のビアノードが交わっている場合は、原点のビアノードにもっとも近いビアノードを、抵抗網抽出領域の境界線を定めるための対象ビアノードとする。対象ビアノードを特定した後、ビアノードn1とビアノードn2、またビアノードn1とビアノードn3の中点を通り、ビアノードを結ぶ線分に垂直な線を引く。これをビア間の抵抗網抽出領域の境界線とする。こうして求めた線分ABと、線分ACと、ビアノードn1とビアノードn2の間の境界線と、ビアノードn1とビアノードn3と間の境界線とで囲まれた領域が、ビアノードn1の抵抗網抽出領域となる。以上の処理をアレイビアの各ビアノードに対して実施する。最後に、配線部分の配線パターンとビア部分の配線パターンとを分割する線分割線を設定する。ビアノードn2、ビアノードn4を基準とした場合、配線パターンM1の縁端側線分ABと逆側には、第1アレイビアVG1に含まれるビアノードがない。そのため、ビアノード間の中点を通る線からは求められない線を分割線として決定することで、ビアノードn2、ビアノードn4の抵抗網抽出領域を設定する。このとき、ビアの抵抗網抽出を簡単にするため、引こうとしている分割線に平行な境界線とビアノードとの距離を求め、分割線とビアノードとの距離が、境界線とビアノードとの距離と同じになるようにする。図12は、ビア抵抗網作成領域を特定した結果を例示する平面図である。ビアノードn2の分割線線分CD側の線は、ビアノードn1とビアノードn2との間の境界線に対し、その境界線に平行でビアノードn2を通る線を対象軸に線対称となる位置に設けられている。その分割線をビアノードn2のビア抵抗網作成領域の境界線とする。同様に、ビアノードn4の分割線は、ビアノードn3とビアノードn4との間の境界線に対し、ビアノードn4を通る線を対象軸に線対称となる位置に設けられている。図9に戻り、ステップS205において、ステップS201で求めたアレイビアの各ビアの抵抗網作成領域の集合をビア部分、ビア抵抗網作成領域に選ばれなかった部分を配線部分として分割を行う。図12に示すように領域ABEF、CDGHがビア部分、領域EFGHが配線部分となる。ステップS201~ステップS205の処理が終わった後、上述のステップS30の処理が行われる、ステップS30では、ステップS20での処理結果に基づいて、配線部分の配線パターンに対する処理がステップS40で実施され、ビア部分の配線パターンに対する処理がステップS41で実施されるように、処理結果の振り分けを行う。その振り分けが行われた後、配線部分領域EFGHの抵抗網作成処理と、ビア部分領域ABEF、CDGHの抵抗網作成処理とが実行される。上述したように、ステップS40において、配線部分の配線パターンの抵抗網作成処理を実行する。具体的には、配線部分の配線パターンを、ビアノードに接続する部分とそうでない部分に領域を分割し、それぞれの領域で抵抗を作成し、作成した抵抗を所定の規則に基づいて接続することで抵抗網の作成処理が行われる。図13はステップS40での処理の詳細を例示するフローチャートである。ステップS401において、ビア接続抵抗用の分割線を設定する。図14は、配線部分の配線パターンの抵抗網作成処理の工程を例示する平面図である。ビア部分と配線部分の境界図14の場合、線分EFまたはGHに分割線を持つビアを特定し、その分割線に直角な線を、配線部分に延長して引く。具体的には、第1アレイビアVG1においては、ビアノードn2とビアノードn4とを特定し、線分KLを領域EFHGに引く。同様に、第2アレイビアVG2においては、ビアノードn5とビアノードn7とビアノードn9を特定し、線分QOと線分RPを領域EFHGに引く。ステップS402において、図14に示すように、分割線ビア部分と配線部分の境界線である線分EF、GHと最短距離にあるビアノードとの距離のa倍の距離の地点に、線分EF、線分GHと平行な線分IJ、線分MNを引く。ここで、距離を決める変数aは配線からビアに流れる電流の方向の数やアレイビアのサイズに依存して最適値が変わり、1~2が妥当である。以上の処理で区切られた領域EIKL、領域KLFJ、領域MGOQ、領域OQPR、領域PRNHがビアと配線を接続する部分の並列配線抵抗抽出領域となる。そして、残りの部分領域IJNMが配線抵抗抽出領域となる。ステップS403において、各抵抗抽出領域について電流の流れる方向と平行に抵抗素子を設定する。ステップS404において、各抵抗抽出領域で作成した抵抗を接続する。このような処理によって、配線部分の抵抗網が作成される。図15は、配線部分の配線パターンの抵抗網を特定した結果を例示する平面図である。図15に示されているように、領域EIKL、領域KLFJ、領域MGOQ、領域OQPRおよび領域PRNHに、ビアと配線を接続する部分の並列配線抵抗が設けられている。また、残りの部分領域IJNMに配線抵抗が設けられている。続いて、ビア部分の配線パターンの抵抗網作成処理について説明する。図16は、ビア部分の配線パターンの抵抗網作成処理の工程を例示する平面図である。上述のステップS41において、ステップS20で求めた各ビアの抵抗網抽出領域について、ビアノードを中心としてX軸線、Y軸線方法にそれぞれ抵抗素子を作成する。なお、配線パターンM1の境界線である線分AB、線分AC、線分BD、線分CDに交わる部分の抵抗素子は、浮き抵抗となるので削除する。また、図16に示されているように、各ビア抵抗網をアレイビアとして接続し、直列に接続する抵抗素子は1素子に縮退する。その後、上述のステップS50において、入力したシート抵抗値とステップS20、S40で求めた各抵抗網作成領域から抵抗値を求める。同様に、ステップS51において、入力したシート抵抗値とステップS20、ステップS41で求めた各抵抗網作成領域から抵抗値を求める。図17は、以上の処理で求められた抵抗網の構成を例示する平面図である。図17に示されているように、配線パターンM1内の各抵抗が配置されて抵抗網が構成されている。続いて、上述のステップS60の処理について説明する。ステップS60では、配線部分の配線パターンの抵抗網とビア部分の配線パターンの抵抗網とを接続する。図18は、配線部分の配線パターンの抵抗網とビア部分の配線パターンの抵抗網とを接続することによって作成された抵抗網の構成を例示する平面図である。上述した図17の平面図に示されているように、ビア部分と配線部分の接続点には、直列接続の抵抗素子が配置される場合がある。これは助長であるので、ステップS60において、直列接続の抵抗素子を1つの抵抗素子に縮退する。続いて、上述のステップS70の処理について説明する。ステップS70では、レイアウトデータD01に含まれる複数の配線パターンに対して、ステップS20~S60で作成した抵抗網をビアの位置で接続する。ステップS80において、こうしてできた抵抗網を抵抗網データD03として出力する。エレクトロマイグレーション解析において、本実施形態の抵抗網作成システム1によって作成された抵抗網データD03を用いることで、大幅な解析時間の削減を実現することが可能となる。エレクトロマイグレーション解析では、抵抗網から電流値を求める解析が行われる。この場合、一般的にキルヒホッフの法則を用いて連立方程式を構成し、各ノード素子の電圧、電流を求める手法が用いられる。連立方程式の解法で有名な手法が、SPICESimulationProgramwithIntegratedCircuitEmphasisなどで用いられているLU分解法である。LU分解法を使ってエレクトロマイグレーション解析を行うことを想定してLU分解法の1回あたりの演算回数から解析時間が削減されるメカニズムを説明する。まず、LU分解法の1回あたりの演算回数は、連立方程式がどのような形であるかに依存する。しかしながら、一般的に連立方程式の変数の数の2乗~3乗の回数の演算が実行される。また、LU分解法の連立方程式の変数にはノードが用いられる。これは、回路中の素子数よりノード数の方が少ないため、より少ない演算回数で解析が可能となるためである。上述した図4に示す配線パターンでは、10個のビアノードと7個の擬似ノードとを合わせた17個のノードが連立方程式の変数となる。LU分解法を用いた場合の演算回数が、連立方程式の変数の数の2乗で推移するとした場合、図4に示す配線パターンでは、1回の解析に必要な演算回数は289回となる。本実施形態の配線パターンM1では、図18に示されているように、10個のビアノードと2個の擬似ノードg101、g102を合わせた12個のノードが連立方程式の変数となる。したがって、本実施形態の配線パターンM1では、1回の解析に必要な演算回数は144回となる。このように、本実施形態の抵抗網作成システム1から出力される抵抗網データD03を用いることで、従来技術に対し半分以下の演算回数で解析が実現できる。また、従来技術ではビアのアレイ数が大きくなるとノード数が増加してしまうのに対し、本実施形態では、常に2個の擬似ノードしか発生しない。[比較例]以下では、本実施形態の比較例について説明を行う。この比較例においては、本実施形態の抵抗網作成システム1による抵抗網データD03を用いた解析と、他の抵抗網作成装置によって作成された抵抗網データを用いた解析とにおける精度についての比較を行う。図19は、本比較例における評価用回路の構成を例示する平面図である。図19のa、b、c、dの4種類の配線パターンを用い、任意の1方向の配線に0.1Aの定電流を流したときのアレイビアの各ビアに流れる電流値の測定をSPICESimulationProgramwithIntegratedCircuitEmphasisで行った。なお、アレイビアのサイズには3行3列、4行4列、5行5列の3種類を用いた。ビア部分と配線部分を接続する並列抵抗値を決めるための変数aには1を設定した。図20は、比較対象として採用した配線パターンの構成を示す平面図である。その配線パターンは、メッシュ状の抵抗網を備えている。図20の配線パターンに対し、許第3017131号の方法を用いてSPICEシミュレーションを実行した結果を比較対象として使用している。図21は、各評価回路の電流値ならびに相対誤差値を記載したテーブルである。図21に示されているように、本実施形態で作成した抵抗網は、リファレンスの抵抗網に対し電流値の相対誤差が最も大きい場合で2.872である。このように、本実施形態では、ほとんど精度劣化することなく配線抵抗網を表現することができる。[第2実施形態]以下に、本願発明の第2実施形態について説明を行う。本実施例は電源配線のように単純なメッシュ状の配線された場合に有用な方法である。一般的に電源配線は、図22に例示するように横軸の配線と縦軸の配線を別のメタル層Metal3,Metal4に引き、縦軸配線と横軸配線の交点をビアViaで接続することで形成される。このような場合配線パターンは全て図23と同等の形状となる。配線パターンが図23の場合、配線部分とビア部分の境界線に接するビアに均等に配線からの電流が流れればよい。第1実施形態の説明で使用した図10を参照すると、ビアノードn2、ビアノードn4、ビアノードn5、ビアノードn7、ビアノードn9と配線部分の擬似ノードの間に接続する抵抗素子の抵抗値は、配線部分の総抵抗値が変わらなければどのような値を用いてもかまわない。第2実施形態では、配線部分とビア部分を接続する抵抗素子に、微小抵抗を用いることで、配線部分の抵抗網作成を簡略化させている。第2実施形態の動作では、第1実施形態の動作と比較して、ステップS40の処理が異なっている。第1実施形態では、配線部分とビア部分を接続する抵抗素子を作成するため、配線部分とビア部分の境界線からビアノードから境界線までの垂線の距離を係数倍した地点に配線部分内の分割線を設けている。その分割線によってできる各領域に対し抵抗素子を作成し、抵抗網を形成する。第2実施形態では、ステップS40の処理を、図24のフローチャートに従って行う。図24を参照すると、ステップS411において、ビア部分と配線部分を接続する微小抵抗素子を作成する。ステップS412において、配線部分として割り当てられた領域について電流が流れる方向と平行に抵抗素子を作成する。ステップS413において、ステップS411、S412で作成した抵抗素子を接続する。上述の第2本実施形態の動作を、具体的に説明する。ステップS411では、配線部分とビア部分の境界図12の線分EF、GH上にあるビア領域の数分抵抗素子を作成する。続いてステップS412では、配線部分として割り当てられた領域図12の領域EFGHについて、電流が流れる方向と平行に抵抗素子を作成する。最後にS412では、S411で作成した微小抵抗の片方の節点と、S412で作成した抵抗素子とを接続する。その後、上述のステップS50において、ステップS411で作成した抵抗素子に限りなく0に近い微小抵抗値を設定し、ステップS412で作成した抵抗素子に配線部分の全領域を1抵抗素子とした場合の抵抗値を設定する。なお、微小抵抗値には解析で求める電流値に影響が及ばないような値であり、かつ、解析時にオーバーフローが起こる原因とならないように、配線抵抗値の10-6程度の値を用いるのがよい。第2実施形態では配線部分とビア部分を接続する抵抗素子の抵抗値を考慮する必要が無くなる。そのため、ステップS40の処理の簡略化をすることが可能となり、抵抗網作成処理の処理時間が削減できる。以上、本願発明の実施の形態を具体的に説明した。本願発明は上述の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。"