"単位素子が行列状に配された素子アレイ部と、単位素子から出力された単位信号に基づいて予め定められた信号処理を行なう信号処理回路を列ごとに具備する信号処理部、とを備え、素子アレイ部における1行分の単位素子の内の一部の単位素子の情報のみを必要とする素子選択モード時には、必要とされない単位素子と対応する信号処理回路が通常動作モード時よりも低消費電力状態となるように当該信号処理回路の機能が制御される半導体装置。素子選択モード時には、信号処理回路への電源供給が停止される請求項1に記載の半導体装置。素子選択モード時には、信号処理回路への電源供給がなされた状態で、通常動作モード時よりも低消費電力状態となるように当該信号処理回路の機能が制御される請求項1に記載の半導体装置。信号処理回路は、レベルが漸次変化する参照信号と単位信号とを比較する比較処理部と、AD変換用の計数クロックを使用して比較部の比較結果に基づきアナログの単位信号をデジタルデータに変換するための計数動作を行なう計数処理部とを有し、素子選択モード時には、比較処理部と計数処理部の少なくとも一方が、通常動作モード時よりも低消費電力状態となるように当該機能が制御される請求項1乃至請求項3の何れか1項に記載の半導体装置。単位素子が単位信号を出力するための動作電流を供給する電流源を列ごとに具備する動作電流供給部を更に備え、素子選択モード時には、必要とされない単位素子と対応する電流源による動作電流が通常動作モード時よりも少なく設定される請求項1乃至請求項4の何れか1項に記載の半導体装置。物理量の変化を検知する検知部と当該検知部で検知した物理量の変化に基づいて単位信号を出力信号線を介して出力する単位信号生成部とを含む単位素子が行列状に配された素子アレイ部と、物理量についての所定の検知条件の元で取得された単位信号に基づいて、予め定められた信号処理を行なうことで、所定目的用の物理情報を取得する信号処理回路を列ごとに具備する信号処理部、とを備え、素子アレイ部における1行分の単位素子の内の一部の単位素子の情報のみを必要とする素子選択モード時には、必要とされない単位素子と対応する信号処理回路が通常動作モード時よりも低消費電力状態となるように当該信号処理回路の機能が制御される物理情報取得装置。単位素子が行列状に配された素子アレイ部と、単位素子から出力された単位信号に基づいて予め定められた信号処理を行なう信号処理回路を列ごとに具備する信号処理部、とを備えた装置を使用し、単位信号に基づく信号を読み出す信号読出し方法であって、素子アレイ部における1行分の単位素子の内の一部の単位素子の情報のみを必要とする素子選択モードが指定されたときには、必要とされない単位素子と対応する信号処理回路が通常動作モード時よりも低消費電力状態となるように当該信号処理回路の機能を制御する信号読出し方法。単位素子が予め定められた方向に配された素子部と、記憶部が縦続接続されており、各単位素子から出力された単位信号と対応する読出し信号を各記憶部に保持し、記憶部に保持した読出し信号を順次後段へ転送する転送部、とを備え、素子部における一部の単位素子の情報のみを必要とする素子選択モード時には、必要とされない単位素子と対応する読出し信号の転送が禁止される半導体装置。素子部は、単位素子が行列状に配された素子アレイ部であり、単位素子から出力された単位信号に基づいて予め定められた信号処理を行ない読出し信号を生成する信号処理回路を列ごとに具備する信号処理部を更に備え、素子選択モード時には、必要とされない単位素子と対応する読出し信号の転送が禁止される請求項8に記載の半導体装置。信号処理回路は、レベルが漸次変化する参照信号と単位信号とを比較する比較処理部と、AD変換用の計数クロックを使用して比較部の比較結果に基づきアナログの単位信号をデジタルデータに変換するための計数動作を行なう計数処理部とを有し、転送部は、単位信号のデジタルデータを読出し信号として転送する請求項8又は請求項9に記載の半導体装置。物理量の変化を検知する検知部と当該検知部で検知した物理量の変化に基づいて単位信号を出力信号線を介して出力する単位信号生成部とを含む単位素子が予め定められた方向に配された素子部と、記憶部が縦続接続されており、各単位素子から出力された単位信号と対応する所定目的用の物理情報を各記憶部に保持し、記憶部に保持した物理情報を順次後段へ転送する転送部、とを備え、素子部における一部の単位素子の情報のみを必要とする素子選択モード時には、必要とされない単位素子と対応する物理情報の転送が禁止される物理情報取得装置。単位素子が予め定められた方向に配された素子部と、記憶部が縦続接続されており、各単位素子から出力された単位信号と対応する読出し信号を各記憶部に保持し、記憶部に保持した読出し信号を順次後段へ転送する転送部、とを備えた装置を使用し、単位信号に基づく信号を読み出す信号読出し方法であって、素子部における一部の単位素子の情報のみを必要とする素子選択モードが指定されたときには、必要とされない単位素子と対応する読出し信号の転送を禁止する信号読出し方法。単位素子が行列状に配された素子アレイ部と、単位素子から出力された単位信号に基づいて予め定められた信号処理を行ない読出し信号を生成する信号処理回路を列ごとに具備する信号処理部と、単位素子が単位信号を出力するための動作電流を供給する電流源を列ごとに具備する動作電流供給部と、信号処理回路で生成された読出し信号を順次転送する転送部、とを備え、素子アレイ部における1行分の単位素子の内の一部の単位素子の情報のみを必要とする素子選択モード時には、必要とされない単位素子と対応する信号処理回路と電流源の少なくとも一方が通常動作モード時よりも低消費電力状態となるように当該機能が制御され、かつ、必要とされない単位素子と対応する読出し信号の転送が禁止される半導体装置。転送部は、記憶部が縦続接続されており、各信号処理回路から出力された読出し信号を各記憶部に保持し、記憶部に保持した読出し信号を順次後段へ転送する請求項13に記載の半導体装置。転送部は、各信号処理回路に共通に使用される信号線を有し、各信号処理回路から順に信号線に読出し信号を読み出すことにより、読出し信号の転送を行なう請求項13に記載の半導体装置。素子選択モード時には、信号処理回路への電源供給が停止される請求項13又は請求項14に記載の半導体装置。素子選択モード時には、信号処理回路への電源供給がなされた状態で、通常動作モード時よりも低消費電力状態となるように当該信号処理回路の機能が制御される請求項13又は請求項14に記載の半導体装置。信号処理回路は、レベルが漸次変化する参照信号と単位信号とを比較する比較処理部と、AD変換用の計数クロックを使用して比較部の比較結果に基づきアナログの単位信号をデジタルデータに変換するための計数動作を行なう計数処理部とを有し、素子選択モード時には、比較処理部と計数処理部の少なくとも一方が、通常動作モード時よりも低消費電力状態となるように当該機能が制御される請求項13乃至請求項17の何れか1項に記載の半導体装置。物理量の変化を検知する検知部と当該検知部で検知した物理量の変化に基づいて単位信号を出力信号線を介して出力する単位信号生成部とを含む単位素子が行列状に配された素子アレイ部と、物理量についての所定の検知条件の元で取得された単位信号に基づいて、予め定められた信号処理を行なうことで、所定目的用の物理情報を生成する信号処理回路を列ごとに具備する信号処理部と、単位素子が単位信号を出力するための動作電流を供給する電流源を列ごとに具備する動作電流供給部と、信号処理回路で生成された物理情報を順次転送する転送部、とを備え、素子アレイ部における1行分の単位素子の内の一部の単位素子の情報のみを必要とする素子選択モード時には、必要とされない単位素子と対応する信号処理回路と電流源の少なくとも一方が通常動作モード時よりも低消費電力状態となるように当該機能が制御され、かつ、必要とされない単位素子と対応する物理情報の転送が禁止される物理情報取得装置。単位素子が行列状に配された素子アレイ部と、単位素子から出力された単位信号に基づいて予め定められた信号処理を行ない読出し信号を生成する信号処理回路を列ごとに具備する信号処理部と、単位素子が単位信号を出力するための動作電流を供給する電流源を列ごとに具備する動作電流供給部と、信号処理回路で生成された読出し信号を順次転送する転送部、とを備えた装置を使用し、単位信号に基づく信号を読み出す信号読出し方法であって、素子アレイ部における1行分の単位素子の内の一部の単位素子の情報のみを必要とする素子選択モードが指定されたときには、必要とされない単位素子と対応する信号処理回路と電流源の少なくとも一方に関して、通常動作モード時よりも低消費電力状態となるように当該機能を制御し、かつ、必要とされない単位素子と対応する読出し信号の転送を禁止する信号読出し方法。しかしながら、特開2001-298748号公報では、列選択モード時に選択対象とならない非選択列の信号を水平転送しない読み飛ばす手法が記載されているに過ぎない。特開2007-142738号公報では、列選択モードにおける消費電力低減についても記載されているが、選択対象とならない非選択列の出力信号線垂直信号線の動作電流を低減する手法が記載されているに過ぎない。更には、特開2001-298748号公報及び特開2007-142738号公報の何れも、全列共通の水平信号線を使用する場合での適用に過ぎない。本開示は、素子選択モード時に、出力信号線の動作電流を低減しなくても通常モード時よりも消費電力を低減できる技術を提供することを第1の目的とする。本開示は、全列共通の水平信号線を使用しない構成を採用しつつ、素子選択モード時に必要とされない単位素子と対応する信号を読み飛ばすことができる技術を提供することを第2の目的とする。本開示は、素子選択モード時に、消費電力を低減しつつ、必要とされない単位素子と対応する信号を読み飛ばすことができる特開2007-142738号公報に記載の技術とは異なる技術を提供することを第3の目的とする。本開示の第1の態様に係る半導体装置は、単位素子が行列状に配された素子アレイ部と、単位素子から出力された単位信号に基づいて予め定められた信号処理を行なう信号処理回路を列ごとに具備する信号処理部、とを備える。素子アレイ部における1行分の単位素子の内の一部の単位素子の情報のみを必要とする素子選択モード時には、必要とされない単位素子と対応する信号処理回路が通常動作モード時よりも低消費電力状態となるように当該信号処理回路の機能が制御される。本開示の第1の態様に係る半導体装置の従属項に記載された各半導体装置は、本開示の第1の態様に係る半導体装置のさらなる有利な具体例を規定する。本開示の第2の態様に係る物理情報取得装置は、物理量の変化を検知する検知部と当該検知部で検知した物理量の変化に基づいて単位信号を出力信号線を介して出力する単位信号生成部とを含む単位素子が行列状に配された素子アレイ部と、物理量についての所定の検知条件の元で取得された単位信号に基づいて、予め定められた信号処理を行なうことで、所定目的用の物理情報を取得する信号処理回路を列ごとに具備する信号処理部、とを備える。素子アレイ部における1行分の単位素子の内の一部の単位素子の情報のみを必要とする素子選択モード時には、必要とされない単位素子と対応する信号処理回路が通常動作モード時よりも低消費電力状態となるように当該信号処理回路の機能が制御される。本開示の第1の態様に係る半導体装置の従属項に記載された各構成を、本開示の第2の態様に係る物理情報取得装置にも同様に適用することで、本開示の第2の態様に係る物理情報取得装置のさらなる有利な具体例を規定することができる。本開示の第3の態様に係る信号読出し方法は、単位素子が行列状に配された素子アレイ部と、単位素子から出力された単位信号に基づいて予め定められた信号処理を行なう信号処理回路を列ごとに具備する信号処理部、とを備えた装置を使用して、単位信号に基づく信号を読み出す。素子アレイ部における1行分の単位素子の内の一部の単位素子の情報のみを必要とする素子選択モードが指定されたときには、必要とされない単位素子と対応する信号処理回路が通常動作モード時よりも低消費電力状態となるように当該信号処理回路の機能を制御する。本開示の第1の態様に係る半導体装置の従属項に記載された各構成を、本開示の第3の態様に係る信号読出し方法にも同様に適用することで、本開示の第3の態様に係る信号読出し方法のさらなる有利な具体例を規定することができる。本開示の第4の態様に係る半導体装置は、単位素子が予め定められた方向に配された素子部と、記憶部が縦続接続されており、各単位素子から出力された単位信号と対応する読出し信号を各記憶部に保持し、記憶部に保持した読出し信号を順次後段へ転送する転送部、とを備える。素子部における一部の単位素子の情報のみを必要とする素子選択モード時には、必要とされない単位素子と対応する読出し信号の転送が禁止される。本開示の第4の態様に係る半導体装置の従属項に記載された各半導体装置は、本開示の第4の態様に係る半導体装置のさらなる有利な具体例を規定する。本開示の第5の態様に係る物理情報取得装置は、物理量の変化を検知する検知部と当該検知部で検知した物理量の変化に基づいて単位信号を出力信号線を介して出力する単位信号生成部とを含む単位素子が予め定められた方向に配された素子部と、記憶部が縦続接続されており、各単位素子から出力された単位信号と対応する所定目的用の物理情報を各記憶部に保持し、記憶部に保持した物理情報を順次後段へ転送する転送部、とを備える。素子部における一部の単位素子の情報のみを必要とする素子選択モード時には、必要とされない単位素子と対応する物理情報の転送が禁止される。本開示の第4の態様に係る半導体装置の従属項に記載された各構成を、本開示の第5の態様に係る物理情報取得装置にも同様に適用することで、本開示の第5の態様に係る物理情報取得装置のさらなる有利な具体例を規定することができる。本開示の第6の態様に係る信号読出し方法は、単位素子が予め定められた方向に配された素子部と、記憶部が縦続接続されており、各単位素子から出力された単位信号と対応する読出し信号を各記憶部に保持し、記憶部に保持した読出し信号を順次後段へ転送する転送部、とを備えた装置を使用して、単位信号に基づく信号を読み出す。素子部における一部の単位素子の情報のみを必要とする素子選択モードが指定されたときには、必要とされない単位素子と対応する読出し信号の転送を禁止する。本開示の第4の態様に係る半導体装置の従属項に記載された各構成を、本開示の第6の態様に係る信号読出し方法にも同様に適用することで、本開示の第6の態様に係る信号読出し方法のさらなる有利な具体例を規定することができる。本開示の第7の態様に係る半導体装置は、単位素子が行列状に配された素子アレイ部と、単位素子から出力された単位信号に基づいて予め定められた信号処理を行ない読出し信号を生成する信号処理回路を列ごとに具備する信号処理部と、単位素子が単位信号を出力するための動作電流を供給する電流源を列ごとに具備する動作電流供給部と、信号処理回路で生成された読出し信号を順次転送する転送部、とを備える。素子アレイ部における1行分の単位素子の内の一部の単位素子の情報のみを必要とする素子選択モード時には、必要とされない単位素子と対応する信号処理回路と電流源の少なくとも一方が通常動作モード時よりも低消費電力状態となるように当該機能が制御され、かつ、必要とされない単位素子と対応する読出し信号の転送が禁止される。本開示の第7の態様に係る半導体装置の従属項に記載された各半導体装置は、本開示の第7の態様に係る半導体装置のさらなる有利な具体例を規定する。本開示の第8の態様に係る物理情報取得装置は、物理量の変化を検知する検知部と当該検知部で検知した物理量の変化に基づいて単位信号を出力信号線を介して出力する単位信号生成部とを含む単位素子が行列状に配された素子アレイ部と、物理量についての所定の検知条件の元で取得された単位信号に基づいて、予め定められた信号処理を行なうことで、所定目的用の物理情報を生成する信号処理回路を列ごとに具備する信号処理部と、単位素子が単位信号を出力するための動作電流を供給する電流源を列ごとに具備する動作電流供給部と、信号処理回路で生成された物理情報を順次転送する転送部、とを備える。素子アレイ部における1行分の単位素子の内の一部の単位素子の情報のみを必要とする素子選択モード時には、必要とされない単位素子と対応する信号処理回路と電流源の少なくとも一方が通常動作モード時よりも低消費電力状態となるように当該機能が制御され、かつ、必要とされない単位素子と対応する物理情報の転送が禁止される。本開示の第7の態様に係る半導体装置の従属項に記載された各構成を、本開示の第8の態様に係る物理情報取得装置にも同様に適用することで、本開示の第8の態様に係る物理情報取得装置のさらなる有利な具体例を規定することができる。本開示の第9の態様に係る信号読出し方法は、単位素子が行列状に配された素子アレイ部と、単位素子から出力された単位信号に基づいて予め定められた信号処理を行ない読出し信号を生成する信号処理回路を列ごとに具備する信号処理部と、単位素子が単位信号を出力するための動作電流を供給する電流源を列ごとに具備する動作電流供給部と、信号処理回路で生成された読出し信号を順次転送する転送部、とを備えた装置を使用して、単位信号に基づく信号を読み出す。素子アレイ部における1行分の単位素子の内の一部の単位素子の情報のみを必要とする素子選択モードが指定されたときには、必要とされない単位素子と対応する信号処理回路と電流源の少なくとも一方に関して、通常動作モード時よりも低消費電力状態となるように当該機能を制御し、かつ、必要とされない単位素子と対応する読出し信号の転送を禁止する。本開示の第7の態様に係る半導体装置の従属項に記載された各構成を、本開示の第9の態様に係る信号読出し方法にも同様に適用することで、本開示の第9の態様に係る信号読出し方法のさらなる有利な具体例を規定することができる。本開示の第1の態様に係る半導体装置、本開示の第2の態様に係る物理情報取得装置、及び、本開示の第3の態様に係る信号読出し方法によれば、素子選択モード時に、出力信号線の動作電流を低減しなくても、必要とされない単位素子と対応する信号処理回路を低消費電力状態とすることで、全体の消費電力を通常モード時よりも低減できる。本開示の第4の態様に係る半導体装置、本開示の第5の態様に係る物理情報取得装置、及び、本開示の第6の態様に係る信号読出し方法によれば、全列共通の水平信号線を使用しない構成を採用しつつ、素子選択モード時に必要とされない単位素子と対応する信号を読み飛ばすことができる。本開示の第7の態様に係る半導体装置、本開示の第8の態様に係る物理情報取得装置、及び、本開示の第9の態様に係る信号読出し方法によれば、素子選択モード時に、特開2007-142738号公報に記載の技術とは異なる手法で、全体の消費電力を低減できるし、必要とされない単位素子と対応する信号を読み飛ばすことができる。以下、図面を参照して本明細書で開示する技術の実施形態について詳細に説明する。各機能要素について形態別に区別する際には、A,B,C,...等のようにアルファベットの参照子を付して記載し、特に区別しないで説明する際にはこの参照子を割愛して記載する。図面においても同様である。説明は以下の順序で行なう。1.全体概要2.固体撮像装置:基本構成と動作3.撮像装置4.水平読み飛ばし処理5.具体的な構成例実施例1:切出しモード、シフトレジスタで水平転送、先頭側読飛ばしなし実施例2:切出しモード、シフトレジスタで水平転送、先頭側読飛ばしあり実施例3:切出しモード、水平信号線で水平転送、先頭側読飛ばしあり実施例4:切出しモード、水平信号線で水平転送、先頭側読飛ばしあり実施例5:間引きモード、シフトレジスタで水平転送実施例6:間引きモード、水平信号線で水平転送<全体概要>[半導体装置、物理情報取得装置、信号読出し方法]先ず、基本的な事項について以下に説明する。本開示の第1の態様に係る半導体装置、本開示の第2の態様に係る物理情報取得装置、及び、本開示の第3の態様に係る信号読出し方法と対応する本実施形態の第1の構成においては、素子選択モードが指定されたときには、素子選択モードで必要とされない単位素子と対応する信号処理回路を低消費電力状態とする。出力信号線の動作電流を低減しなくても、全体の消費電力を低減できる。具体的には、半導体装置の場合は、単位素子が行列状に配された素子アレイ部と、単位素子から出力された単位信号に基づいて予め定められた信号処理を行なう信号処理回路を列ごとに具備する信号処理部、とを備える。物理情報取得装置の場合は、物理量の変化を検知する検知部と当該検知部で検知した物理量の変化に基づいて単位信号を出力信号線を介して出力する単位信号生成部とを含む単位素子が行列状に配された素子アレイ部と、物理量についての所定の検知条件の元で取得された単位信号に基づいて、予め定められた信号処理を行なうことで、所定目的用の物理情報を取得する信号処理回路を列ごとに具備する信号処理部、とを備える。そして、素子アレイ部における1行分の単位素子の内の一部の単位素子の情報のみを必要とする素子選択モード時には、必要とされない単位素子と対応する信号処理回路が通常動作モード時よりも低消費電力状態となるように当該信号処理回路の機能を制御する。素子選択モードとは、全ての単位素子の信号を読み出す全素子モード以外で、ある特定の単位素子の信号のみを必要とするモードであり、素子選択モードの具体的な例としては、所定の間隔列ごとに画素信号を読み出すいわゆる間引きモードや、ある領域を区切って読み出す切出しモード等が該当する。間引きモードと切出しモードとを併用してもよい。後述の本実施形態の第2の構成及び第3の構成においても同様である。本実施形態の第1の構成において、必要とされない単位素子と対応する信号処理回路が通常動作モード時よりも低消費電力状態となるように信号処理回路の機能を制御するに当たっては、低消費電力状態となるようにする形態である限りどのような方式を採用してもよい。例えば、電源を供給したままで低消費電力状態となるように当該機能を制御してもよいし、電流源との関係がある機能部では電流源の電流を低減する方式を採用してもよい。電源の供給自体を停止することで当該機能を制御してもよい。電源を供給したままで当該機能を制御するよりも、電源の供給自体を停止する方が、消費電力の削減効果が高い。電源を供給したままで当該機能を制御するには、信号処理回路の構成に応じた対処を行なう。電源の供給を停止するには、電源供給をオンオフするスイッチを設ければよい。この際には、各機能部の入力側に接続される前段回路の出力段或いは出力側に接続される後段回路の入力段に対して弊害を及ぼさない対処をしておくとよい。電源の供給を停止したことで、前段回路や後段回路がラッチアップ等の問題を起こさないようにするためである。換言すると、電源を供給したままで当該機能を制御する手法は、ラッチアップ等の弊害を気にせずに電力消費を低減できる。本実施形態の第1の構成において、信号処理回路は、アナログ処理を行なってアナログの読出し信号を生成する構成でもよいが、好適には、アナログの単位信号をデジタルデータに変換するAD変換部AnalogtoDigitalConversionを備えるとよい。アナログ信号で後段回路に読み出すよりも、デジタルデータとして信号を後段回路に読み出す方が対ノイズ性が有利である。AD変換部の構成としては種々のものを採用し得るが、好適には、レベルが漸次変化する参照信号と単位信号とを比較する比較処理部と、AD変換用の計数クロックを使用して比較部の比較結果に基づきアナログの単位信号をデジタルデータに変換するための計数動作を行なう計数処理部とを備えた、いわゆる参照信号比較型を採用するとよい。この場合、素子選択モード時には、比較処理部と計数処理部の何れか一方が通常動作モード時よりも低消費電力状態となるように当該機能を制御するとよく、好適には、比較処理部と計数処理部の双方が通常動作モード時よりも低消費電力状態となるように当該機能を制御するとよい。本実施形態の第1の構成においては、単位素子が単位信号を出力するための動作電流を供給する電流源を列ごとに具備する動作電流供給部を更に備えてもよい。この場合、素子選択モード時には、必要とされない単位素子と対応する電流源による動作電流を、通常動作モード時よりも少なく設定するとよい。動作電流を通常動作モード時よりも少なく設定するには、例えば電流路をオン/オフ切替可能なスイッチを設けることで、動作電流をゼロにするとよい。或いは、各出力信号線について電流源を設け、電流源を制御することにより、必要とされない単位素子の電流源を直接に制御してもよい。この場合、制御量を調整することで、必要とされない単位素子の電流源の電流をゼロにすることもできるし、通常モード時換言すると、必要とされる単位素子の出力信号線の電流よりも少ない微少電流を維持させてもよい。必要とされない単位素子の電流源の電流をゼロにする際には、必要とされない単位素子の出力信号線の動作点電位を所定値にする基準電圧供給部を設けるとよい。本開示の第4の態様に係る半導体装置、本開示の第5の態様に係る物理情報取得装置、及び、本開示の第6の態様に係る信号読出し方法と対応する本実施形態の第2の構成においては、記憶部が縦続接続されており、各単位素子から出力された単位信号と対応する読出し信号を各記憶部に保持し、記憶部に保持した読出し信号を順次後段へ転送する転送部を備える。因みに、半導体装置の場合は、単位素子が予め定められた方向に配された素子部を備えるし、物理情報取得装置の場合は、物理量の変化を検知する検知部と当該検知部で検知した物理量の変化に基づいて単位信号を出力信号線を介して出力する単位信号生成部とを含む単位素子が予め定められた方向に配された素子部を備える。そして、素子部における一部の単位素子の情報のみを必要とする素子選択モード時には、必要とされない単位素子と対応する読出し信号の転送を禁止する。したがって、全列共通の水平信号線を使用しない構成となるが、素子選択モード時に必要とされない単位素子と対応する信号を読み飛ばすことができる。切出しモードでは、切出し範囲外における転送の先頭側と後尾側の双方の読出し信号の転送を禁止することは必須ではなく、少なくとも一方の読出し信号の転送を禁止すればよい。転送の先頭側の読出し信号の転送を禁止する際には、禁止する記憶部をパスショートカットして転送するスイッチを設けてもよい。間引きモードでは、間引き数に応じた数の入力端と1つの出力端を持つスイッチを記憶部の各段間に配置するとよい。この場合、各入力端は、順に前段の記憶部の出力を入力し、間引きモードでのスイッチによる選択は、間引き数に応じた数だけ前段の記憶部の出力とする。或いは又、間引き数に関わらず2つの入力端と1つの出力端を持つスイッチを間引き数ごとの記憶部の段間に配置して、一方の入力端は直前の記憶部の出力を入力し、他方の入力端には、間引き数に応じた数だけ前段の記憶部の出力を入力し、間引きモードでのスイッチによる選択は、間引き数に応じた数だけ前段の記憶部の出力とする。間引き数の設定との関係で、最終段の記憶部が最後の読出用とならない場合は、最後の読出用となるまでの分の実質的に使用しない記憶部をパスショートカットして転送するスイッチを設けるとよい。本実施形態の第2の構成においては、素子部は、単位素子が行列状に配された素子アレイ部であってもよい。この場合、単位素子から出力された単位信号に基づいて予め定められた信号処理を行ない読出し信号を生成する信号処理回路を列ごとに具備する信号処理部を更に設ける。そして、素子選択モード時には、必要とされない単位素子と対応する読出し信号の転送を禁止する。本実施形態の第2の構成において、信号処理回路は、アナログの単位信号をデジタルデータに変換するAD変換部を備えるとよい。アナログ信号で後段回路に読み出すよりも、デジタルデータとして信号を後段回路に読み出す方が対ノイズ性が有利である。AD変換部の構成としては種々のものを採用し得るが、好適には、前述のいわゆる参照信号比較型を採用するとよい。この場合、転送部は、単位信号のデジタルデータを読出し信号として転送する。本開示の第7の態様に係る半導体装置、本開示の第8の態様に係る物理情報取得装置、及び、本開示の第9の態様に係る信号読出し方法と対応する本実施形態の第3の構成においては、素子選択モード時に、特開2007-142738号公報に記載の技術とは異なる手法で、全体の消費電力を低減でき、かつ、必要とされない単位素子と対応する信号を読み飛ばすことができる構成にする。基本的な考え方は、素子選択モード時に低消費電力状態とする第1の構成の手法と、素子選択モード時に必要とされない単位素子と対応する読出し信号の転送を禁止する第2の構成の手法とを併用するのである。但し、第1の構成においては、素子選択モード時に低消費電力状態とする対象が信号処理回路であったし、第2の構成においては、記憶部が縦続接続された転送部を使用したが、第3の構成では、これらの限定は不要である。即ち、非選択素子と対応する機能部の機能停止と、非選択素子の信号の読み飛ばしが併用されている限り、様々な構成を採り得る。具体的には、半導体装置の場合は、単位素子が行列状に配された素子アレイ部と、単位素子から出力された単位信号に基づいて予め定められた信号処理を行ない読出し信号を生成する信号処理回路を列ごとに具備する信号処理部と、単位素子が単位信号を出力するための動作電流を供給する電流源を列ごとに具備する動作電流供給部と、信号処理回路で生成された読出し信号を順次転送する転送部、とを備える。物理情報取得装置の場合は、物理量の変化を検知する検知部と当該検知部で検知した物理量の変化に基づいて単位信号を出力信号線を介して出力する単位信号生成部とを含む単位素子が行列状に配された素子アレイ部と、物理量についての所定の検知条件の元で取得された単位信号に基づいて、予め定められた信号処理を行なうことで、所定目的用の物理情報を生成する信号処理回路を列ごとに具備する信号処理部と、単位素子が単位信号を出力するための動作電流を供給する電流源を列ごとに具備する動作電流供給部と、信号処理回路で生成された物理情報を順次転送する転送部、とを備える。そして、素子アレイ部における1行分の単位素子の内の一部の単位素子の情報のみを必要とする素子選択モード時には、必要とされない単位素子と対応する信号処理回路と電流源の少なくとも一方が通常動作モード時よりも低消費電力状態となるように当該機能を制御し、かつ、必要とされない単位素子と対応する読出し信号の転送を禁止する。切出しモードや間引きモードで、必要とされない単位素子と対応する読出し信号の転送を禁止する際の具体的な対処については、第2の構成と同様の手法を採用すればよい。本実施形態の第3の構成においては、好ましくは、第2の構成と同様に、転送部は、記憶部が縦続接続されており、各単位素子から出力された単位信号と対応する読出し信号を各記憶部に保持し、記憶部に保持した読出し信号を順次後段へ転送するとよい。或いは、これに限らず、全列共通の水平信号線を使用する形態、即ち、転送部は、各信号処理回路に共通に使用される信号線を有し、各信号処理回路から順に信号線に読出し信号を読み出すことにより、読出し信号の転送を行なってもよい。本実施形態の第3の構成においては、必要とされない単位素子と対応する信号処理回路と電流源の少なくとも一方が通常動作モード時よりも低消費電力状態となるように当該機能を制御するに当たっては、低消費電力状態となるようにする形態である限りどのような方式を採用してもよい。例えば、電源を供給したままで低消費電力状態となるように当該機能を制御してもよいし、電流源との関係がある機能部では電流源の電流を低減する方式を採用してもよい。電源の供給自体を停止することで当該機能を制御してもよい。基本的には、第1の構成で採用している手法を同様に適用できる。本実施形態の第3の構成において、信号処理回路は、第1の構成と同様に、アナログの単位信号をデジタルデータに変換するAD変換部を備えるとよく、好適には、いわゆる参照信号比較型を採用するとよい。この場合、第1の構成と同様に、素子選択モード時には、比較処理部と計数処理部の何れか一方が通常動作モード時よりも低消費電力状態となるように当該機能を制御するとよく、好適には、比較処理部と計数処理部の双方が通常動作モード時よりも低消費電力状態となるように当該機能を制御するとよい。固体撮像装置は、電磁波に対して感応性をする電荷検出部典型的には光電変換部を備えており、電荷検出部を利用して画像を取り込む画像取込部に適用可能であり、当該固体撮像装置を用いる撮像装置や電子機器全般に搭載して用いられる。例えば、デジタルスチルカメラやビデオカメラ等の撮像装置カメラシステムに使用されるし、電子機器としては、携帯電話機等の撮像機能を有する携帯端末装置、画像読取部に固体撮像装置或いは撮像装置を用いる複写装置等が挙げられる。固体撮像装置及び撮像装置はリニアセンサ及びエリアセンサを含む。固体撮像装置は、光や放射線等の外部から入力される電磁波に対して感応性をする単位構成要素例えば画素をライン状もしくはマトリクス状に複数個配列してなる物理量分布検知半導体装置の一態様と捉えることもできるし、撮像装置は物理量分布検知半導体装置を利用した物理情報取得装置物理量分布検知装置の一態様と捉えることもできる。本実施形態の構成は、光や放射線等の外部から入力される電磁波に対して感応性をする電荷検出部を備えた固体撮像装置に限らず、各種の物理量の変化を電荷量の変化として検知するあらゆるものに適用できる。例えば指紋に関する情報を圧力に基づく電気的特性の変化や光学的特性の変化に基づき指紋の像を検知する指紋認証装置等、その他の物理的な変化を検知する装置に適用することができる。例えば、タッチパネルにおける検出部に本開示の技術を適用できる。或いは、コンピュータ機器の分野では、指紋に関する情報を圧力に基づく電気的特性の変化や光学的特性の変化に基づき指紋の像を検知する指紋認証装置等が使われているが、これらは、単位構成要素固体撮像装置にあっては画素によって電気信号に変換された物理量分布を電気信号として読み出すものであり、本開示の技術を適用できる。電子機器に搭載されるカメラモジュールを撮像装置と称する場合もある。以下で説明する構成は、固体撮像装置及びこれを搭載した撮像装置で代表的に説明するが、これに限らず、撮像機能を有する各種の電子機器にも適用可能である。このことから理解されるように、請求項に記載の技術に限らず、半導体装置、固体撮像装置、物理量分布検知半導体装置、撮像装置、物理情報取得装置等と同様の機能部を備えた電子機器を、本明細書で開示する技術として抽出することもできる。因みに、本明細書では、特段の断り例えばここで区別して説明した点のない限り、半導体装置には固体撮像装置を含み、物理情報取得装置には撮像装置を含む。<固体撮像装置:基本構成と動作>以下においては、X-Yアドレス型の固体撮像装置の一例である、CMOS型の固体撮像装置をデバイスとして使用した場合を例に説明する。特に断りのない限り、CMOS型の固体撮像装置は、全ての単位画素がnMOSnチャネル型のMOSトランジスタよりなり、信号電荷は負電荷電子であるものとして説明する。但しこれは一例であって、対象となるデバイスはMOS型の固体撮像装置に限らないし、単位画素がpMOSpチャネル型のMOSトランジスタで構成されていてもよいし、信号電荷は正電荷正孔ホールであってもよい。光や放射線等の外部から入力される電磁波に対して感応性をする単位画素をライン状もしくはマトリクス状に複数個配列してなりアドレス制御にて信号を読み出す物理量分布検知用の半導体装置の全てに、後述する全ての形態が同様に適用できる。[基本構成]図1は、固体撮像装置の一実施形態であるCMOS型の固体撮像装置CMOSイメージセンサの基本構成図である。固体撮像装置も半導体装置の一例である。固体撮像装置1は、複数個の単位画素3が2次元マトリクス状に配列された画素アレイ部10を有する。固体撮像装置1は、例えばR、G、Bの色フィルタがベイヤー配列とされている色分解色分離フィルタを使用することで、画素アレイ部10をカラー撮像対応にすることができる。図1では、簡単のため行及び列の一部を省略して示しているが、現実には、各行や各列には、数十から数千の単位画素3が配置される。後述するように、単位画素3は検知部の一例である受光素子電荷生成部としてのフォトダイオードの他に例えば、電荷転送用やリセット用や増幅用等の3個或いは4個のトランジスタを有する画素内アンプを有する。画素アレイ部10は、2次元に単位画素3が配列されていればよく、その配列形態は2次元格子状に限らず、斜め格子状に単位画素3を配列した画素ずらしのものでもよいしハニカム状に単位画素3を配列したものでもよい。単位画素3からは、列ごとに垂直信号線19を介して画素信号電圧Vxが出力される。垂直信号線19の画素信号電圧Vxは、時間系列として、基準レベルとしての画素信号の雑音を含むリセットレベルSrst暗時信号の後に信号レベルSsig受光信号が現れる。例えばリセットレベルSrstはフィードスルーレベルSfeedにリセット成分Vrstを加えたレベルである。信号レベルSsigはリセットレベルSrstに信号成分Vsigを加えたレベルであり、Ssig=SrstVsig-Srstで信号成分Vsigが得られる。この差分処理がいわゆるCDSCorrelatedDoubleSampling;相関2重サンプリング処理に該当する。暗時信号と受光信号を取得し、その差分レベル差を取得することで、ノイズ成分は暗時信号と光信号の両方に同じようにのることから、差分に含まれるノイズは非常に小さくなる。垂直信号線19の一端がカラム部26側に延在するとともに、その経路において、読出電流源部24が接続され動作電流読出電流が垂直信号線19に供給される。動作電流供給部24は、電流源240を垂直信号線19列ごとに備えるとともに、各列共通に使用される基準電流源部248を備える。ここで、本構成の特徴点として、電流源240には、電流源240のオンオフを制御するカラム停止信号CLMSTPn詳細は後述するが列別に入力される。画素データの水平転送が不要な非選択列の電流源240の機能が停止されることで消費電力の低減が図られる。カラム部26は、CDS処理機能やデジタル変換機能をなすAD変換部250が列並列に設けられている。つまり、固体撮像装置1には、列ごとに、電流源240とAD変換部250とが設けられている。詳細は後述するが、カラム部26には、比較部252、カウント動作期間制御部253、計数部254が設けられ、それぞれの1列分の機能部の集合でAD変換部250が構成される。列並列とは、垂直列の垂直信号線19列信号線の一例に対し並列に複数のCDS処理機能部やデジタル変換部AD変換部等の機能要素本例ではAD変換部250が設けられていることを意味する。このような読出方式をカラム読出方式と称する。典型的なカラム読出方式では、垂直信号線19とAD変換部250が一対一で配置されるが、これに限らず、予め決められた複数列に対して1つのAD変換部250を設けた、いわゆるカラム共有の構成を採ってもよい。この場合、図示しないが、カラム部26は、予め決められた複数列に対して1つの垂直信号線19を選択する垂直線選択部を設ける。カラム共有の構成を採ることで、コンパレータやカウンタを複数列で共有することができ、カラム部26がセンサチップ上に占有する面積を低減でき、製造費用が安くなる等の利点が得られる。固体撮像装置1は更に、駆動制御部7、単位画素3に画素信号読出用の動作電流読出電流を供給する読出電流源部24と、カラム部26にAD変換用の参照信号SLPADCを供給する参照信号生成部27と、出力部28を備えている。駆動制御部7は、画素アレイ部10の信号を順次読み出すための制御回路機能の実現のため水平転送部11と、垂直走査部14行走査回路と、通信タイミング制御部20とを備えている。水平転送部11は、通信タイミング制御部20からの制御信号CN2に応答して列の走査を開始し、データ転送動作時に読み出すべきデータのカラム位置を指示しつつ、カラム部26で取得される画素データを水平方向へ転送する。垂直走査部14は、行アドレスや行走査を制御する垂直アドレス設定部14aや垂直駆動部14bを有する。垂直走査部14は、画素アレイ部10の行を選択し、その行に必要なパルスを供給するものであり、通信タイミング制御部20からの制御信号CN1に応答して行の走査を開始する。垂直アドレス設定部14aは、信号を読み出す行読出し行:選択行や信号出力行とも称するの他に、電子シャッタ用の行等も選択する。ここで、詳細は後述するが、本実施形態の水平転送部11は、水平方向の全画素のデータを水平転送する通常の読出し処理の他に、水平方向の一部分の画素列の画素データのみを水平転送する水平方向の部分読出し処理も可能になっている点に特徴がある。単位画素3は、行選択のための行制御線15を介して垂直走査部14と、また垂直信号線19を介してカラム部26の垂直列ごとに設けられているAD変換部250と、それぞれ接続される。行制御線15は垂直走査部14から画素に入る配線全般を示す。通信タイミング制御部20は、端子5aを介して入力されるマスタークロックCLK0に同期したクロックをデバイス内の各部水平転送部11、垂直走査部14、カラム部26等に供給するタイミングジェネレータ読出アドレス制御装置の一例の機能ブロックを備える。更に、端子5aを介して外部の主制御部から供給されるマスタークロックCLK0を受け取り、また端子5bを介して外部の主制御部から供給される動作モード等を指令するデータを受け取り、更に固体撮像装置1の情報を含むデータを外部の主制御部に出力する通信インタフェースの機能ブロックを備える。例えば、通信タイミング制御部20は、内部クロックを生成するクロック変換部の機能を持つクロック変換部20a及び通信機能や各部を制御する機能を持つシステム制御部20b等を有する。クロック変換部20aは、端子5aを介して入力されるマスタークロックCLK0に基づき、マスタークロックCLK0よりも高速周波数のパルスを生成する逓倍回路を内蔵しており、カウントクロックCKcnt1やカウントクロックCKdac1等の内部クロックを生成する。出力部28は、信号増幅部402センスアンプSAと、固体撮像装置1と外部とのインタフェース機能をなすデジタルインタフェース部406DIFとを有する。信号増幅部402は、水平転送部11との間のデータ転送用の信号線転送配線である水平信号線18上の信号デジタルデータではあるが小振幅を検出する。出力部28は、信号増幅部402とデジタルインタフェース部406との間に、各種のデジタル演算処理を行なうデジタル演算部404SIGを必要に応じて設けてもよい。デジタルインタフェース部406は、信号増幅部402と外部回路の間に介在し外部回路とのインタフェース機能をなす。デジタルインタフェース部406の出力は出力端5cに接続されており、映像データが後段回路に出力される。[カラムAD回路と参照信号生成部の詳細]AD変換部250におけるAD変換方式としては、回路規模や処理速度高速化や分解能等の観点から様々な方式が考えられているが、一例として、参照信号比較型、スロープ積分型、或いはランプ信号比較型等とも称されるAD変換方式を採用する。この手法は、簡単な構成でAD変換器が実現できるため、並列に設けても回路規模が大きくならないという特徴を有している。参照信号比較型のAD変換に当たっては、変換開始比較処理の開始から変換終了比較処理の終了までの時間に基づいてカウント動作有効期間Tenを決定しここではその期間を示すカウントイネーブル信号ENとする、その期間のクロック数に基づき処理対象信号をデジタルデータに変換する。比較処理によって得られる情報は、アナログ信号ここでは画素信号電圧Vxの大きさに対応した時間情報を持つパルス情報である。参照信号比較型のAD変換処理では、この比較処理で得られるパルス情報時間情報に基づき、計数処理の有効期間を決定し、その計数処理の有効期間に一定の割合で値を変化させる計数処理を行なう。典型例としては、カウンタを使用して、基準クロック周期で最下位桁を1ずつ変化させる。これによって得たカウント値をアナログ信号の大きさに応じたデジタルデータとして取得する。もちろん、一定の割合で値を変化させる計数処理を行なうことができればよく、カウンタを使用した構成に限らず、様々な変形が可能である。例えば、いわゆる加算器や加減算器とその結果を基準クロック周期で保持するデータ保持部ラッチを使用して巡回型に構成し、各回の変化値を一定の割合典型例は1にするように構成してもよい。参照信号比較型AD変換方式を採用する場合に、考え方としては、参照信号生成部27もAD変換部250ごとに設けることも考えられる。例えば、AD変換部250ごとに比較器と参照信号発生器を設け、比較器の比較結果を基に、逐次、参照信号の値を対応する列の参照信号発生器で変化させていく構成を採る場合である。しかしながらこれでは回路規模や消費電力が増える。そこで、本実施形態では、参照信号生成部27を全てのAD変換部250に共通に使用する構成を採り、参照信号生成部27から発生される参照信号SLPADCを各AD変換部250が共通に使用する構成にする。このため、参照信号生成部27は、DA変換部270DAC;DigitalAnalogConverterを有し、通信タイミング制御部20からの制御データCN4で示される初期値からカウントクロックCKdac1に同期して、制御データCN4で示される傾き変化率の参照信号SLPADCを生成する。カウントクロックCKdac1は計数部254の計数処理用のカウントクロックCKcnt1と同一にしてもよい。参照信号SLPADCは、全体的にある傾きを持って線形に変化する波形を持つものであればよく、その変化が滑らかなスロープ状を呈するものであってもよいし、階段状に順次変化するものであってもよい。参照信号比較型のAD変換に当たっては、比較部252による参照信号SLPADCと画素信号電圧Vxとの比較結果に基づいてカウント動作有効期間Tenその期間を示す信号をカウントイネーブル信号ENと称するを決定し、カウントイネーブル信号ENがアクティブな期間のカウントクロックCKcnt1のクロック数に基づきアナログの処理対象信号をデジタルデータに変換する。基準レベルリセットレベルSrstについての処理をプリチャージ相P相と省略して記すこともあるの処理と称し、信号レベルSsigについての処理をデータ相D相と省略して記すこともあるの処理と称する。P相の処理後にD相の処理を行なう場合、D相の処理はリセットレベルSrstに信号成分Vsigを加えた信号レベルSsigについての処理となる。カウント動作有効期間Tenとしては、P相D相とも比較出力が反転するまで計数する前半カウント方式、P相D相とも比較出力が反転してから計数する後半カウント方式、P相D相の何れか一方では比較出力が反転するまで計数するが他方では比較出力が反転してから計数する前後半カウント方式がある。又、それぞれにおいて、P相D相のカウントモードを巧みに組み合わせることやP相処理開始時の初期値設定を制御することで、カラム内でCDS処理を行なうようにすることもできる。これら、カウント動作有効期間Tenをどうとるかや、AD変換部250内で差分処理CDS処理を行なうか否か等、本出願人は、参照信号比較型のAD変換方式を種々提案しており、それらも基本的には後述する各実施形態で採用し得る。何れの処理例においても、原理的には、電圧比較器に参照信号SLPADCを供給し、垂直信号線19を介して入力されたアナログの画素信号を参照信号SLPADCと比較する。カウント動作有効期間Tenに入るとクロック信号でのカウント計数を開始することによって、指定されているカウント動作有効期間Tenにおけるクロック数をカウントすることでAD変換を行なう。参照信号比較型のAD変換を行なうため、本実施形態のカラム部26の各列のAD変換部250は、比較処理部322COMP:電圧比較部、コンパレータ、カウンタ制御信号生成部332EN生成部、計数処理部351を備える。本実施形態のカラム部26は、カウント動作期間制御部253カウンタ制御信号生成部332を比較部252比較処理部322と計数部254計数処理部351の間に配置している。好ましくは計数処理部351はアップカウントモードとダウンカウントモードを切替可能なものアップダウンカウンタにする。アップダウンカウンタを用いることにより、回路規模を大きくすることなく高フレームレート化を達成できる。各AD変換部250の比較処理部322の集合で比較部252が構成される。各AD変換部250のカウンタ制御信号生成部332の集合でカウント動作期間制御部253が構成される。各AD変換部250の計数処理部352の集合で計数部254が構成される。比較部252比較処理部322は、参照信号生成部27DA変換部270で生成された参照信号SLPADCと選択行の単位画素3から垂直信号線19H1,H2,...,Hhを経由し得られるアナログの画素信号電圧Vxを比較する。比較処理部322は、参照信号SLPADCと画素信号電圧Vxが一致したとき比較パルスCoコンパレート出力を反転する。カウント動作期間制御部253のカウンタ制御信号生成部332は、比較出力Coと通信タイミング制御部20からの制御情報に基づきカウントイネーブル信号ENを生成して計数処理部351に供給し、計数処理部351のカウント動作期間を制御する。ここで、本構成の特徴点として、カウンタ制御信号生成部332には、カウント動作期間制御のオンオフを制御するカラム停止信号CLMSTPn詳細は後述するが列別に入力される。画素データの水平転送が不要な非選択列のカウント動作期間制御機能が停止されることで消費電力の低減が図られる。通信タイミング制御部20から各AD変換部250の計数処理部351には、計数処理部351がP相D相のカウント処理をダウンカウントモードで動作するのかアップカウントモードで動作するのかや、P相のカウント処理における初期値Diniの設定やリセット処理等、その他の制御情報を指示する制御信号CN5が入力されている。比較処理部322の一方の入力端子は、他の比較処理部322の入力端子と共通に、参照信号生成部27で生成される参照信号SLPADCが入力される。比較処理部322の他方の入力端子-には、それぞれ対応する垂直列の垂直信号線19が接続され、画素アレイ部10からの画素信号電圧Vxが個々に入力される。ここで、本構成の特徴点として、比較処理部322には、比較動作のオンオフを制御するカラム停止信号CLMSTPn詳細は後述するが列別に入力される。画素データの水平転送が不要な非選択列の比較機能が停止されることで消費電力の低減が図られる。計数処理部351のクロック端CKには、他の計数処理部351のクロック端CKと共通に通信タイミング制御部20からカウントクロックCKcnt1が入力される。計数処理部351は、カウント結果を保持するラッチ機能を有する。ここで、本構成の特徴点として、計数処理部351には、カウント動作のオンオフを制御するカラム停止信号CLMSTPnが列別に入力される。画素データの水平転送が不要な非選択列のカウント機能が停止されることで消費電力の低減が図られる。本実施形態では、計数部254の計数処理部351にてCDS処理を行なう基本構成とするが、これに限らず、リセットレベルSrstのP相データと信号レベルSsigのD相データを個別に出力部28側に転送し、AD変換部250の後段のデジタル演算部404でCDS処理を行なってもよい。水平転送部11や垂直走査部14等の駆動制御部7の各要素は、画素アレイ部10とともに、半導体集積回路製造技術と同様の技術を用いて単結晶シリコン等の半導体領域に一体的に形成されたいわゆる1チップもの同一の半導体基板上に設けられているものとして、本実施形態の固体撮像装置1が構成される。固体撮像装置1は、このように各部が半導体領域に一体的に形成された1チップとして形成された形態であってもよいし、図示を割愛するが、画素アレイ部10、駆動制御部7、カラム部26等の各種の信号処理部の他に、撮影レンズ、光学ローパスフィルタ、或いは赤外光カットフィルタ等の光学系をも含む状態で、これらを纏めてパッケージングされた撮像機能を有するモジュール状の形態としてもよい。個々のAD変換部250詳しくは計数部254の計数処理部351の出力側は水平転送部11と接続される。水平転送部11の詳細については後述する。尚、いわゆるパイプライン水平転送を可能にするため、計数処理部351の後段に、計数処理部351の保持したカウント結果を保持するラッチを具備したメモリ装置としてのデータ記憶部を備える構成を採ることもできる。ラッチは、決められたタイミングで計数処理部351から出力されたカウントデータを保持記憶する。パイプライン水平転送とは、AD変換部250でのカラム処理AD変換やCDS処理と画素データの水平転送を並行して行なう処理のことである。[比較部の入力段]図2は、比較部252の入力段の構成と動作を説明する図である。比較部252は、回路構成を工夫することで、単位画素3ごとのリセット成分ΔVのばらつきに左右されずに比較期間を設定できるようにする点に特徴を有する。比較部252の基本構成は、一般に良く知られている差動アンプ構成を採用しており、差動トランジスタ対部352と、負荷トランジスタ対部360と、電流源部370とを備え、更に本構成の特徴点として、動作点リセット部380も備えている。差動トランジスタ対部352は、NMOS型のトランジスタ353とトランジスタ354とを有し、トランジスタ353とトランジスタ354のソース同士が接続されている。差動トランジスタ対部352の出力図示した例ではトランジスタ354のドレインは、図示しないアンプ機能を有したバッファ部非反転型反転型の何れでもよいに接続され、十分な増幅がなされた後、比較パルスCoとして出力されるようになっている。負荷トランジスタ対部360は、差動トランジスタ対部352の能動アクティブ負荷となるように接続されたPMOS型のトランジスタ362とトランジスタ364とが電源側に配されている。具体的には、トランジスタ353とトランジスタ362のドレイン同士が接続されており、更に、トランジスタ354とトランジスタ364のドレイン同士がトランジスタ362とトランジスタ364の各ゲート同士と接続されている。電流源部370は、差動トランジスタ対部352と負荷トランジスタ対部360に一定の動作電流を供給するもので、接地GND側に配された定電流源372を有する。更に、本構成の特徴点として、電流源部370は、画素信号を必要としない非選択列の比較処理部322に流れる動作電流を減少させる構成を備える。基本的には、後述の動作電流供給部24における電流源240についての構成と同様の構成を採用することができる。例えば、図示のように、動作電流供給部24の各列の電流源240は、定電流源372の電流路上に図の例は定電流源372とトランジスタ353及びトランジスタ354のソースとの間にNMOS型のスイッチトランジスタ374を有する。定電流源372の制御入力端には、DCゲート電圧VGADCが各列共通に入力される。スイッチトランジスタ374のゲートには、トランジスタ374のオンオフを制御するカラム停止信号CLMSTPnが列別に入力される。画素データの水平転送が不要な非選択列のスイッチトランジスタ374へのカラム停止信号CLMSTPnがLレベルとなることでスイッチトランジスタ374がオフされて、比較部252の機能が停止され消費電力の低減が図られる。動作点リセット部380は、PMOS型のスイッチトランジスタ382とスイッチトランジスタ384とを有する。スイッチトランジスタ382とスイッチトランジスタ384の各ゲートには共通にオートゼロ信号AZが比較器リセット信号として供給される。オートゼロ信号AZがアクティブ本例ではLレベルとなるタイミングは、単位画素3のリセットトランジスタのゲート端に供給されるリセット信号RSTがアクティブからインアクティブに変化した後の画素信号電圧VxがリセットレベルSrstとなる期間内とする。或いは、単位画素3のリセットトランジスタ36のゲート端に供給されるリセット信号RSTがアクティブの期間内とする。これらの期間は、参照信号SLPADCはランプ状への変化開始レベルである初期値よりも少し低いリセットレベルにあるとする。トランジスタ353のゲート入力端子には、容量素子386を介して画素信号Vxが供給され、トランジスタ354のゲート入力端子には、図示しない参照信号生成部27から参照信号SLPADCが容量素子388を介して供給されるようになっている。動作点リセット部380は、容量素子386及び容量素子388を介して入力される各信号に対してサンプル/ホールド機能を発揮する。すなわち、画素信号Vxと参照信号SLPADCとの比較を開始する直前だけオートゼロ信号AZをアクティブLにし、差動トランジスタ対部352の動作点をドレイン電圧基準成分や信号成分を読み出す動作基準値にリセットする。その後、容量素子386を介して画素信号Vxをトランジスタ353へ、容量素子388を介して参照信号SLPADCをトランジスタ354へ入力し、画素信号Vxと参照信号SLPADCが同電位となるまで比較する。画素信号Vxと参照信号SLPADCとが同電位となると出力が反転する。比較処理開始の当初は、画素信号Vxよりも参照信号SLPADCが高く、例えば比較部252の出力比較パルスCoはLレベルにある。その後、画素信号Vxと参照信号SLPADCの同電位時に比較部252の出力はLレベルからHレベルへ反転する。この比較パルスCoは、図示を割愛したカウント動作期間制御部253に供給される。単位画素3のリセットトランジスタのゲート端にはリセット信号RSTのアクティブ状態を供給してリセットする。このとき、画素信号電圧Vxは、リセット信号RSTがアクティブ状態の期間では比較的大きな電圧レベルのノイズパルスが生じ、その後、リセット信号RSTがアクティブからインアクティブに変化するとリセットレベルSrstに落ち着く。このリセットアクティブ時のノイズパルスのレベルとその後のリセットレベルSrstは単位画素3ごとにばらつく。電荷生成部で検出された信号電荷に応じた信号レベルSsigはリセットレベルSrstに重畳され、画素信号電圧Vxとしては信号レベルSsigとして現われる。よって、リセットレベルSrstがばらつくと信号レベルSsigもばらつく。このとき、信号レベルSsigそのものにはばらつきの影響は存在しない。CDS処理では、この点を勘案して、リセットレベルSrstと信号レベルSsigの差分をとることでばらつきの影響が存在しない信号レベルSsigを取得する。リセットレベルSrstはばらつきを持ち、レベルが参照信号SLPADCの比較可能範囲を超えると正しい比較できなくなることが起こり得る。これを避けるべく、P相処理時に、電圧比較部252をリセットレベルSrstを読み出す動作基準値にリセットし、その後、比較部252に参照信号SLPADCを供給してから比較処理とカウント処理を開始する。すなわち、比較部252では、オートゼロ信号AZを供給して差動トランジスタ対部302のトランジスタ303及びトランジスタ304のゲートとドレインを一時的に接続してダイオード接続とする。そして、単位画素3の増幅用トランジスタ42の入力にトランジスタ304のオフセット成分を加えたものをトランジスタ304の入力端子ゲートに保持した後に参照信号SLPADCを入力して、画素信号Vxと参照信号SLPADCとの比較を開始する。こうすることで、単位画素3ごとに、画素信号の読出電位で電圧比較部252の動作点が設定されるので、リセットレベルSrstのばらつきの影響を受け難くなる。但し、比較部252を動作基準値にリセットするとkTC雑音の発生が懸念されるので、D相処理時には、比較部252のリセットを行なわないオートゼロをしないで、直ちに比較部252に参照信号SLPADCを供給して比較処理とカウント処理を開始する。[固体撮像装置の基本動作]図3は、AD変換処理とCDS処理に着目した固体撮像装置1の簡易的な回路構成図である。カウント動作期間制御部253は割愛して示している。単位画素3は、電荷生成部32の他に、4個のトランジスタ読出選択用トランジスタ34、リセットトランジスタ36、垂直選択用トランジスタ40、増幅用トランジスタ42を画素信号生成部5を構成する基本素子として備える。転送部を構成する読出選択用トランジスタ34は、転送信号TRGで駆動される。初期化部を構成するリセットトランジスタ36は、リセット信号RSTで駆動される。垂直選択用トランジスタ40は、垂直選択信号VSELで駆動される。電荷生成部32は、フォトダイオード等の受光素子で構成される検知部の一例である。電荷生成部32は、受光素子のアノードが低電位側の基準電位Vssに接続され、カソード側が読出選択用トランジスタ34のソースに接続されている。基準電位Vssは接地電位GNDとしてもよい。読出選択用トランジスタ34転送ゲートは、ドレインがリセットトランジスタ36とフローティングディフュージョン38と増幅用トランジスタ42とが接続される接続ノードに接続される。リセットトランジスタ36は、ソースがフローティングディフュージョン38に、ドレインがリセット電源Vrd通常は電源Vddと共通にするにそれぞれ接続される。垂直選択用トランジスタ40は、一例として、ドレインが増幅用トランジスタ42のソースに、ソースが画素線51にそれぞれ接続され、ゲート特に垂直選択ゲートSELVというが垂直選択線52に接続される。増幅用トランジスタ42は、ゲートがフローティングディフュージョン38に接続され、ドレインが電源Vddに接続され、ソースは垂直選択用トランジスタ40を介して画素線51に接続され、更に画素線51が垂直信号線19に接続される。他の接続例として、垂直選択用トランジスタ40は、ドレインを電源Vddに接続し、ソースを増幅用トランジスタ42のドレインに接続し、増幅用トランジスタ42のソースを画素線51に接続してもよい。垂直信号線19は、一端がカラム部26側に延在するとともに、その経路において、読出電流源部24が接続されている。動作電流供給部24の各列の電流源240は、垂直列に対して負荷MOSトランジスタを有し、各列共通に使用される基準電流源部248と負荷MOSトランジスタとの間でゲート同士が接続されカレントミラー回路を構成し、垂直信号線19に対し定電流源242として機能するようになっている。そして、増幅用トランジスタ42との間で、略一定の動作電流読出電流が供給されるソースフォロワ構成が採られる。更に、本構成の特徴点として、動作電流供給部24は、画素信号を必要としない非選択列の垂直信号線19に流れる電流を減少させる構成を備える。電流源としての負荷MOSトランジスタと垂直信号線19との間に、画素信号を必要としない列の電流を流さないようにする機構を設けてもよい。この構成は、画素信号を必要としない列の画素信号を読み出す機能を完全に果たさなくすることができ、その分、消費電力の低減を図ることができる。画素信号を必要としない列の電流を流さないようにする機構としては、例えば、トランジスタなどの半導体製のスイッチを設ける等、電流路をオン/オフ切替えする導通状態と非導通状態とを切り替える切替手段を設ければよい。或いは、動作電流供給部24は、画素信号を必要としない非選択列の垂直信号線19に流れる電流を減少させる構成として、画素信号を必要としない列の垂直信号線19に接続されている電流源としての負荷MOSトランジスタを直接に制御することにより電流量を減少させてもよい。この構成でも、画素信号を必要としない列の画素信号を読み出す機能を果たさなくすることができ、その分、消費電力の低減を図ることができる。画素信号を必要としない列について電流量を減少させる際には、通常の読取時の負荷電流よりも小さくすればよく、電流源としての負荷MOSトランジスタの活性能動状態を維持することで小さな電流を流しておいてもよいし、電流源としての負荷MOSトランジスタそのものを完全にオフ非導通状態状態にすることで電流を完全に流さない状態にしてもよい。因みに、画素信号を必要としない列の垂直信号線19に電流を流さない状態にすると、場合によっては、該当列の垂直信号線19の電位が不定状態となり、系が不安定になることが懸念される。この問題を解消するには、画素信号を必要としない列の垂直信号線19に電流を流さない状態にするのに対応して、読み出さない列の垂直信号線19をある電位に固定する構成を設けるとよい。例えば、図示した構成では、定電流源242の電流路上に図の例は定電流源242と垂直信号線19との間にNMOS型のスイッチトランジスタ244を有する。スイッチトランジスタ244のゲートには、スイッチトランジスタ244のオンオフを制御するカラム停止信号CLMSTPnが列別に入力される。画素データの水平転送が不要な非選択列のスイッチトランジスタ244へのカラム停止信号CLMSTPnがLレベルとなることで、スイッチトランジスタ244がオフされて読出電流供給機能が停止される。電流源としての負荷MOSトランジスタそのものを完全にオフ非導通状態状態にすることで消費電力の低減が図られる。参照信号生成部27は、DA変換部270と抵抗部340とを有する。図示しないが、DA変換部270は、定電流源の組合せで構成されている電流源部、カウンタ部、オフセット生成部、電流源制御部、規定電流I0を設定する基準電流源部を備え、電流出力型のDA変換回路となっている。電流源部の電流出力端には、抵抗値R340の抵抗部340が電流電圧変換部として接続されている。電流源部、電流源制御部、抵抗部340で、電流電圧変換部が構成され、電流源部と抵抗部340との接続点の発生する電圧が参照信号SLPADCとして利用される。各カラムの垂直信号線19は、比較処理部322の一方の端子この例では反転入力端に接続されている。これによって、垂直信号線19を介して、画素信号電圧Vxがカラム部26のAD変換部250に供給される。AD変換部250では、単位画素3から垂直信号線19に読み出した画素信号電圧Vxを、AD変換部250の比較処理部322で参照信号SLPADCと比較する。そして、図示を割愛したカウンタ制御信号生成部332が計数処理部351をカウントイネーブル信号ENに基づき動作させ、そのカウント動作と1対1の対応をとりながらを参照信号電位を変化させ、垂直信号線19の画素信号電圧Vxをデジタルデータに変換する。<撮像装置>図4は、固体撮像装置1を使用した撮像装置の概略構成図である。これは、前述の固体撮像装置1に採用していたAD変換処理及び画素データの水平転送処理を、物理情報取得装置の一例である撮像装置に適用した形態である。主要な構成要素について説明すると次の通りである主要なもの以外は説明を割愛する。撮像装置8は、撮影レンズ802、光学ローパスフィルタ804、色フィルタ群812、画素アレイ部10、駆動制御部7、カラム部26、参照信号生成部27、カメラ信号処理部810を備えている。図中に破線で示すように、光学ローパスフィルタ804と合わせて、赤外光成分を低減させる赤外光カットフィルタ805を設けることもできる。カラム部26の後段に設けられたカメラ信号処理部810は、撮像信号処理部820と、撮像装置8の全体を制御する主制御部として機能するカメラ制御部900を有する。撮像信号処理部820は、信号分離部822と、色信号処理部830と、輝度信号処理部840と、エンコーダ部860を有する。カメラ制御部900は、マイクロプロセッサmicroprocessor902、読出専用の記憶部であるROMReadOnlyMemory904、RAM906RandomAccessMemory、図示を割愛したその他の周辺部材を有している。マイクロプロセッサ902は、コンピュータが行なう演算と制御の機能を超小型の集積回路に集約させたCPUCentralProcessingUnitを代表例とする電子計算機の中枢をなすものと同様である。RAM906は、随時書込み及び読出しが可能であるとともに揮発性の記憶部の一例である。マイクロプロセッサ902、ROM904、及びRAM906を纏めて、マイクロコンピュータmicrocomputerとも称する。カメラ制御部900は、システム全体を制御するものであり、カウントクロックCKcnt1及びカウントクロックCKdac1の周波数や、参照信号SLPADCの傾き等を調整する機能を有している。ROM904にはカメラ制御部900の制御プログラム等が格納されているが、特に本例では、カメラ制御部900によって、参照信号比較型のAD変換処理や水平方向の部分読出し処理や非選択列の機能停止処理を制御するためのプログラムが格納されている。RAM906にはカメラ制御部900が各種処理を行なうためのデータ等が格納されている。カメラ制御部900は、メモリカード等の記録媒体924を挿脱可能に構成し、またインターネット等の通信網との接続が可能に構成している。例えば、カメラ制御部900は、マイクロプロセッサ902、ROM904、及びRAM906の他に、メモリ読出部907及び通信I/Fインタフェース908を備える。記録媒体924は、マイクロプロセッサ902にソフトウェア処理をさせるためのプログラムデータや、輝度信号処理部840からの輝度系信号に基づく測光データDLの収束範囲や露光制御処理電子シャッタ制御を含むを登録する等のために利用される。特に、本実施形態では、水平方向の部分読出し処理や非選択列の機能停止処理を行なうための各種の制御情報の設定値等の様々なデータを登録するためにも利用される。メモリ読出部907は、記録媒体924から読み出したデータをRAM906に格納インストールする。通信I/F908は、インターネット等の通信網との間の通信データの受け渡しを仲介する。撮像装置8は、駆動制御部7及びカラム部26を、画素アレイ部10と別体にしてモジュール状のもので示しているが、これらが画素アレイ部10と同一の半導体基板上に一体的に形成されたワンチップものを利用してもよい。図は、画素アレイ部10や駆動制御部7やカラム部26や参照信号生成部27やカメラ信号処理部810の他に、撮影レンズ802、光学ローパスフィルタ804、あるいは赤外光カットフィルタ805等の光学系をも含む状態で撮像装置8を示している。この態様は、これらを纏めてパッケージングされた撮像機能を有するモジュール状の形態とする場合に好適である。このような撮像装置8は、撮像を行なうための、例えば、カメラや撮像機能を有する携帯機器等の電子機器として提供される。撮像は、通常のカメラ撮影時の像の撮り込みだけではなく、広義の意味として、指紋検出や、タッチパネル等の物理量分布検知半導体装置或いは物理情報取得装置物理量分布検知装置において物理量分布として圧力を利用して像情報を取得すること等も含む。このような構成の撮像装置8も、後述の水平方向の部分読出し処理や非選択列の機能停止処理を適用することで、全体の消費電力を低減できるし、素子選択モード時に必要とされない単位素子と対応する信号を読み飛ばすことができる。<水平読み飛ばし処理>以下に、水平方向の部分読出し処理水平読み飛ばし処理及びこれと関連する技術の具体的な実施例を説明する。因みに、実施例1~実施例3は、切出しモードでの水平方向切出し処理の適用例であり、実施例5~実施例6は、間引きモードでの水平方向間引き処理の適用例である。一定の行周期で画素行を読み飛ばし、残りの画素行の画素から信号を読み出す行方向に関しての間引き読出しや行方向についての切り出し処理も併用する場合で説明するが、このことは必須でない。図5は、本実施形態の水平読み飛ばし処理の基本概念を説明する図である。詳細には、図5Aは、本実施形態に対する比較例の水平読み飛ばし処理を説明する図であり、図5Bは、本実施形態の水平読み飛ばし処理を説明する図である。本実施形態の水平読み飛ばし処理は、水平転送部11がシフトレジスタを備え、水平転送用のクロックが入る都度、画素データ読出し信号を順次後段へシフトすることによって画素データの水平方向の読出し水平転送を行なう場合における水平方向切出し処理の適用例である。図5Aに示す比較例の固体撮像装置1Zにおいて、水平転送部11Zは、レジスタ512Z記憶部の一例が一定方向に縦続接続されたシフトレジスタ510Z転送部の一例を備え、データの水平転送そのものにシフトレジスタ510Zを使用して、水平転送用のクロックが入る都度、読み出し信号画素データを順次後段へシフトする。シフトレジスタ510Zは、各単位画素3から出力された画素信号と対応するAD変換部250で処理した画素データ読出し信号の一例を各レジスタ512Zに保持し、レジスタ512Zに保持した画素データを順次後段へ転送する。固体撮像装置1Zは、シフトレジスタ510を制御する各種の制御信号を生成する水平転送制御部13Zを有する。水平転送制御部13Zは、ゲート回路その他のロジック回路で構成されている。固体撮像装置1Zは、切出し範囲外の不要な列非選択列と称するの分も含めて、各列のAD変換部250で取得された画素データの全てを水平方向に読み出し水平転送とも称する、出力部28を介して後段のデータ処理ブロック信号処理部:例えば出力部28のデジタル演算部404で非選択列の不要な画素データを捨てる。この場合、非選択列の電流源240及びAD変換部250で費やす消費電力が、全画素読出し時と同等になり、消費電力の点でメリットがない。又、非選択列の水平転送に必要な時間は、全画素読出し時と同等になり、高速化の面でもメリットがない。一方、図5Bに示す本実施形態の固体撮像装置1Aにおいて、水平転送部11Aは、レジスタ512A記憶部の一例が一定方向に縦続接続されたシフトレジスタ510A転送部の一例を備え、データの水平転送そのものにシフトレジスタ510Aを使用して、水平転送用のクロックが入る都度、読み出し信号画素データを順次後段へシフトする。シフトレジスタ510Aは、各単位画素3から出力された画素信号と対応するAD変換部250で処理した画素データ読出し信号の一例を各レジスタ512Aに保持し、レジスタ512Aに保持した画素データを順次後段へ転送する。固体撮像装置1Aは、シフトレジスタ510Aを制御する各種の制御信号を生成する水平転送制御部13Aを有する。水平転送制御部13Aも、ゲート回路その他のロジック回路で構成されている。固体撮像装置1Aの構成そのものは、比較例の固体撮像装置1Zと同様に見えるが、構成している各機能部の詳細構成や動作に相違がある。即ち、本実施形態の固体撮像装置1Aでは、各列のAD変換部250で取得されたデータの内、非選択列の分は水平転送せず、切出し範囲内の必要な列選択列と称するの分のみを水平転送する。このような選択的な水平方向のデータ読出し転送処理を、非選択列の水平読み飛ばし処理と称する。こうすることで、非選択列の水平転送に要する電力を削減することができる低消費電力化を実現できるし、非選択列の水平転送に必要な時間を削減することができるので水平転送の高速化も実現できる。このとき、好ましくは、動作電流供給部24電流源240やカラム部26AD変換部250の非選択列が低消費電力状態となるように当該機能を制御する。このことを、非選択列をスタンバイ状態にすると称する。こうすることで、非選択列の動作電流供給部24やAD変換部250の動作に要する電力を削減することができる。付加的な効果として、電力消費熱による熱電流暗電流が抑制されるので、画素データ及びデータ転送時のノイズが低減される。又、非選択列の水平読み飛ばしにより、選択列の水平転送に要する時間を短縮できるので、水平方向の部分読出し処理の高速化が可能になる。このとき、許容される場合詳細は後述するには、1水平期間を短くすることで、全体の処理の高速化が可能になる。好ましくは、電流源240とAD変換部250の双方の非選択列を対象に低消費電力状態となるように当該機能を制御するのがよいが、これには限定されない。但し、構成によっては、少なくともAD変換部250の非選択列を対象とし、更に好ましくは電流源240の非選択列も対象とする。更に詳しくは、好適には、動作電流供給部24の非選択列の電流源240及びカラム部26の非選択列のAD変換部250の各機能部比較処理部322、カウンタ制御信号生成部332、計数処理部351の全当該機能を制御させるのがよいが、このことは必須でなく、AD変換部250については、それを構成する各機能部の少なくとも何れか1つが低消費電力状態となるように当該機能を制御してもよい。当該機能を制御するに当たっては、低消費電力状態となるようにする形態である限りどのような方式を採用してもよく、電源を供給したままで低消費電力状態となるように当該機能を制御してもよいし、電流源240等のように電流源との関係がある機能部では電流源の電流を低減する方式を採用してもよい。又、電源の供給自体を停止することで当該機能を制御してもよい。電源を供給したままで当該機能を制御するには、回路構成に応じた対処を行なう。その一例については後述する。電源の供給を停止する際には、好ましくは、各機能部の入力側に接続される前段回路の出力段或いは出力側に接続される後段回路の入力段に対して弊害を及ぼさない対処をしておくとよい。電源を供給したままで当該機能を制御するよりも、電源の供給を停止する方が、消費電力の削減効果が高い。例えば、回路規模増大が許されれば、読み飛ばしたカラムにパワースイッチを負荷することによって、更なる低消費電力化が可能である。[非選択列の動作停止制御:第1例]図6~図7は、水平方向切り出し時の非選択列のカラム回路を停止させる機能カラム停止機能の第1例を説明する図である。ここで、図6は、水平走査レートでのタイミングチャートとカラム停止機能のイメージ図である。詳しくは、水平同期信号と、転送データの切り出しスタート及び切り出しエンドのタイミングと、カラム停止信号と、対応する画素切り出し部のタイミングチャートのイメージ図が示されている。図7は、カラム停止機能の第1例におけるカラム停止信号の生成手法を説明する図である。第1例のカラム停止機能は、切り出し部分のスタート位置やエンド位置を示す制御信号をL/Hの論理で示す点に特徴がある。因みに、Lはローレベルを意味し、Hはハイレベルを意味する。図5Bに示した本実施形態の固体撮像装置1Aの構成も参照して説明を続ける。水平方向切り出し時の非選択列のカラム回路を停止させる制御信号を水平転送制御部13A1で生成し、水平方向で使用しない画素データ灰色部を生成する非選択列のカラム回路の動作を停止させる。水平転送制御部13A1には、通信タイミング制御部20から切り出し部分のスタート位置を指示する制御信号切り出しスタート設定信号と切り出し部分のエンド位置を指示する制御信号切り出しエンド設定信号とが供給される。例えば図6に示すように、切り出しスタート設定信号は水平同期信号アクティブLの開始点から切り出し部分のスタート位置までがアクティブHでその他はインアクティブLであり、切り出しエンド設定信号は、切り出し部分のエンド位置から水平ブランキング期間の開始位置までがアクティブHでその他はインアクティブLである。切り出し部分のスタート位置及びエンド位置の設定は、例えばレジスタ等で設定可能である。切出し範囲を決め打ち設定ではなく、任意での範囲指定が可能である。切り出しスタート設定信号及び切り出しエンド設定信号のタイミング及び論理は、図6に示したものに限定されない。第1例が適用される水平転送制御部13A1は、図7に示すように、2入力型のORゲート522を1つとカラム数分のラッチ部524とを備える。ORゲート522の入力端には切り出しスタート設定信号と切り出しエンド設定信号とが供給される。ORゲート522は、切り出しスタート設定信号と切り出しエンド設定信号との論理和をとりカラム停止信号を生成し、このカラム停止信号を各列用のラッチ部524に供給する。各ラッチ部524のラッチタイミング制御入力端には画素毎に水平方向の転送を行なう際のトリガを出す信号例えば水平読出制御パルスHSELnが供給される。例えば、カラム停止信号を生成するために、垂直ブランキングの読出し期間中に1ライン分は全ての画素切り出し画素切り出し部分以外の画素も読み出す。このとき、各ラッチ部524はORゲート522から出力されたカラム停止信号を水平読出制御パルスHSELnに同期して各別に取り込み、物理的な値として値を保存し、全ての画素の読み出しが終わるまでラッチ保持しておく。ラッチ部524がラッチした物理的な値の信号をカラムスタンバイ信号とする。[非選択列の動作停止制御:第2例]図8~図9は、水平方向切り出し時の非選択列のカラム回路を停止させる機能カラム停止機能の第2例を説明する図である。ここで図8は、図6と同様に、水平走査レートでのタイミングチャートとカラム停止機能のイメージ図であり、詳しくは、水平同期信号と、転送データの切り出しスタート及び切り出しエンドのタイミングと、カラム停止信号と、対応する画素切り出し部のタイミングチャートのイメージ図が示されている。図9は、カラム停止機能の第2例における切り出しアドレス指定信号の生成手法を説明する図である。第2例のカラム停止機能は、アドレスの概念を用いて、水平方向のアドレス情報を付加することで、切り出し部分のスタート位置やエンド位置を示す制御信号切り出しアドレス指定信号を、水平方向に各画素のアドレスを指定する信号から作成する点に特徴がある。第2例が適用される水平転送制御部13A2には、通信タイミング制御部20から、水平方向のアドレス信号と切り出し部分のスタート位置を指示するアドレス信号切り出しスタートアドレス設定信号と切り出し部分のエンド位置を指示するアドレス信号切り出しエンドアドレス設定信号とが供給される。水平転送制御部13A2は、図9に示すように、デジタルコンパレータ532及びデジタルコンパレータ534と、RSラッチ538RS型のフリップフロップとを備える。デジタルコンパレータ532及びデジタルコンパレータ534は、2入力型のANDゲート536をビット数分有するとともに、ビット数分の入力端を持つANDゲート537を有する。デジタルコンパレータ532のビット別のANDゲート536は、一方の入力端にアドレス指定信号の対応するビットデータが供給され、他方の入力端に切り出しスタートアドレス設定信号の対応するビットデータが供給される。デジタルコンパレータ534のビット別のANDゲート536は、一方の入力端にアドレス指定信号の対応するビットデータが供給され、他方の入力端に切り出しエンドアドレス設定信号の対応するビットデータが供給される。デジタルコンパレータ532及びデジタルコンパレータ534の何れにおいても、各ANDゲート536の出力はANDゲート537の各入力端に供給されており、各ANDゲート536の出力が全てHのときANDゲート537の出力がHとなる。RSラッチ538のプリセット端には水平同期信号アクティブLが供給される。デジタルコンパレータ532の出力はRSラッチ538のリセット入力端Rに接続されており、デジタルコンパレータ534の出力はRSラッチ538のセット入力端Sに接続されている。RSラッチ538は、セット入力端SがLのときにリセット入力端RがHになるとリセットされ非反転出力がLになり、リセット入力端RがLのときにセット入力端SがHになるとセットされ非反転出力がHになる。例えば、1ライン分の信号処理時に、先ず水平同期信号アクティブLによりRSラッチ538はプリセットされ非反転出力がHになる。その後、水平転送の画素位置に応じてアドレス指定信号が示すアドレスデータが順次変化し、アドレス指定信号が切り出しスタートアドレス設定信号と一致したとき、デジタルコンパレータ532の各ANDゲート536の出力が全てHとなるのでANDゲート537の出力つまりRSラッチ538のリセット入力端RがHとなり、RSラッチ538はリセットされ非反転出力がLになる。その後更に、水平転送の画素位置に応じてアドレス指定信号が示すアドレスデータが順次変化し、アドレス指定信号が切り出しエンドアドレス設定信号と一致したとき、デジタルコンパレータ534の各ANDゲート536の出力が全てHとなるのでANDゲート537の出力つまりRSラッチ538のセット入力端SがHとなり、RSラッチ538はセットされ非反転出力がHになる。これにより、図8に示すように、RSラッチ538の非反転出力端Qから、カラム停止信号と同じタイミングの切り出しアドレス指定信号が出力される。このように、第2例の手法のように、切り出す画素のアドレスが明らかなら、カラム停止信号を生成する必要がなくなる。換言すると、第1例では、垂直ブランキング期間中に少なくとも1水平走査期間は切り出し部分以外の画素のカラムADCを行なわなければならないが、第2例ではそのような必要はない。但し、図7と図9との比較から理解できるように、第1例の水平転送制御部13A1よりも第2例の水平転送制御部13A2の方が回路規模が大きくなるので、第2例は回路規模増大が許されるときに採用し得る。[スタンバイ信号生成]図10~図12は、カラムスタンバイ信号を生成する手法を説明する図である。ここで、図10は、カラムスタンバイ信号を生成する際のタイミングチャートである。図11は、カラムスタンバイ信号生成部の第1例を説明する図である。図12は、カラムスタンバイ信号生成部の第2例を説明する図である。ここでは、図6~図7に示した第1例の非選択列の動作停止制御を適用して生成されるカラム停止信号に基づいてカラムスタンバイ信号を生成する手法を説明する。そのため、図10では、カラム停止信号から、カラムスタンバイ信号を作成する例を示したタイミングチャートが示されている。図8~図9に示した第2例の非選択列の動作停止制御を適用する場合には、第1例のカラム停止信号に代えて切り出しアドレス指定信号を使用すればよい。画素毎に水平方向の転送を行なう際のトリガを出す信号例えば水平読出制御パルスHSELnと垂直ブランキング期間の読み出し処理時に生成したカラム停止信号CLMSTPとで論理をとり、動作電流供給部24の電流源240nやカラム部26のAD変換部250nをスタンバイ状態にし得る列ごとのカラムスタンバイ信号CLMSTBnを生成する。水平読出制御パルスHSELについては後述の実施例3を参照するとよい。例えば、カラム停止信号がHのときは、水平読出制御パルスHSELnのパルスと論理をとり、カラムスタンバイ信号CLMSTBnをHレベルにして、電流源240n及びAD変換部250nをスタンバイ状態にする。カラム停止信号がLのときは、水平読出制御パルスHSELnのパルスと論理をとっても、カラムスタンバイ信号CLMSTBnをLレベルにして、電流源240n及びAD変換部250nをスタンバイ状態にしないで、画素データを出力する。この制御により、画素の切り出し部分選択列では電流源240n及びAD変換部250nが動作し、それ以外の部分非選択列は電流源240n及びAD変換部250nの当該機能を制御させることができる。非選択列の電流源240n及びAD変換部250nの当該機能を制御させると、切り出し部分以外ではカラムADC処理が行なわれないため、低消費電力化に貢献できる。画素毎に水平方向の転送を行う際のトリガを出す水平読出制御パルスHSELnとカラム停止信号CLMSTPとで論理を取り、カラムをスタンバイ状態にするカラムスタンバイ信号を生成する。カラム停止信号CLMSTPが例えばアクティブHのときは水平読出制御パルスHSELnと論理をとり、カラムスタンバイ信号をアクティブHカラムがスタンバイ状態にする。カラム停止信号CLMSTPがインアクティブLのときは、水平読出制御パルスHSELnとの論理をとっても、カラムスタンバイ信号がインアクティブLカラムをスタンバイ状態にしないのままとなるようにする。例えば、図11には、水平転送制御部13Aに備えられる第1例のカラムスタンバイ信号生成部550A図7との対応ではラッチ部524に相当するの構成が示されている。第1例のカラムスタンバイ信号生成部550Aは、水平読出制御パルスHSELnが入ったときのみカラム停止信号CLMSTPを取り込み保持する構成であり、具体的には、2入力型のセレクタ552と、D型のフリップフロップ554とを、列つまりカラム部23ごとに備える。セレクタ552は、図7に示したORゲート522から出力されたカラム停止信号CLMSTPが一方の入力端1]側に入力され、フリップフロップ554の非反転出力信号Qが他方の入力端0]側に入力される。セレクタ552の制御入力端に水平読出制御パルスHSELnが供給される。各フリップフロップ554は、データ入力端Dにセレクタ552の出力信号が入力され、クロック入力端に水平転送用のクロック水平転送クロックCKHが供給される。動作開始時には例えば垂直走査の開始時、フリップフロップ554のリセット端RSTにリセット信号が供給されて非反転出力信号QがLがリセットされる。このような構成では、セレクタ552は、水平読出制御パルスHSELnが、アクティブこの例では1]Hレベルのときには1]側の入力信号であるカラム停止信号CLMSTPを選択して出力し、インアクティブこの例では0]Lレベルのときには0]側の入力信号を選択して出力する。この選択出力された信号をフリップフロップ554で取り込むので、一旦、カラム停止信号CLMSTPのHレベル切出し範囲外を示すを取り込むと、このHレベルを維持することができる。その結果、フリップフロップ554の非反転出力端Qからは、図10に示されたようなカラムスタンバイ信号CLMSTBnが出力される。図12には、水平転送制御部13Aに備えられる第2例のカラムスタンバイ信号生成部550Bの構成が示されている。図12Aに示すように、第2例のカラムスタンバイ信号生成部550Bは、レジスタ562記憶部の一例が縦続接続されたシフトレジスタ560転送部の一例と、停止判定部566とを備える。レジスタ562及びシフトレジスタ560は、後述の実施例3におけるレジスタ662及びシフトレジスタ660と対応する。ここでは、その詳細説明を割愛する。シフトレジスタ660は、水平走査に伴い、水平読出制御パルスHSELnを順次、次の段のレジスタ562に供給するシフト動作を行なう。図12Bに示すように、停止判定部566は、Dラッチ568D型のフリップフロップを列ごとに有する。Dラッチ568のデータ入力端Dにはカラム停止信号CLMSTPが各列共通に供給される。Dラッチ568のクロック入力端CKには対応する列の水平読出制御パルスHSELnが供給される。Dラッチ568は、水平読出制御パルスHSELnの立上りエッジでカラム停止信号CLMSTPの値L又はHを取り込み保持することで非反転出力端Qにカラムスタンバイ信号CLMSTBnを出力し、対応する列の電流源240やAD変換部250に供給する。これにより、図10に示すように、切り出し範囲外の非選択列のカラムスタンバイ信号CLMSTBnはHレベルであり、切り出し範囲内の選択列のカラムスタンバイ信号CLMSTBnはLレベルである。因みに、AD変換部250に供給される水平読出制御パルスHSELnは、例えば画素データの読出し対象となるAD変換部250を選択するために利用される。[機能停止制御回路]図13は、列ごとに生成したカラムスタンバイ信号CLMSTBnを使用して動作電流供給部24の電流源240nやカラム部26のAD変換部250nの機能を列別にオンオフする機能停止制御回路の構成例を示す図である。図1、図2、及び、図3でも説明したように、電流源240のスイッチトランジスタ244、比較部252のスイッチトランジスタ374、カウンタ制御信号生成部332、計数処理部351には、各機能のオンオフを制御するカラム停止信号CLMSTPnが列別に入力される。カラム停止信号CLMSTPnはカラムスタンバイ信号CLMSTBnをインバータ572で論理反転して生成すればよい。電流源240nの当該機能を制御させる機能停止制御回路は、図2に示したように、定電流源242にスイッチトランジスタ244を設けてカラム停止信号CLMSTPnのLレベルよって電流供給を抑える構成で実現される。比較処理部322nの当該機能を制御させる機能停止制御回路は、図3に示したように、定電流源372にスイッチトランジスタ374を設けてカラム停止信号CLMSTPnのLレベルによって電流供給を抑える構成で実現される。計数処理部351nの当該機能を制御させる機能停止制御回路は、図13Bに示すように、カラム停止信号CLMSTPnとカウントクロックCKcnt1との論理積をANDゲート576でとり、計数処理部351のアップダウンカウンタ578のクロック入力端CKに供給するクロックカウントクロックCKcnt1と同じ論理を停止させる構成で実現される。或いは、図示しないが、アップダウンカウンタ578内のカウントイネーブル信号ENと論理をとり、クロック供給を停止させる構成にしてもよい。通常は、カウントイネーブル信号ENがアクティブのときのみカウントするが、カラム停止信号と論理をとることにより、カウントイネーブル信号ENがアクティブにならないように制御する構成にする。図示しないが、カウンタ制御信号生成部332の当該機能を制御させる機能停止制御回路は、カウントイネーブル信号ENを生成する当該機能を制御させるものであればよく、カウンタ制御信号生成部332の構成に応じた構成を採用すればよい。このように、画素データの水平転送が不要な非選択列の電流源240やAD変換部250の機能が停止されることで、消費電力の削減につながる。[水平走査読み飛ばし処理]図14及び図15は、画素データの水平転送時に、切り出し範囲外の非選択列の画素データの水平転送を行なわない読出し信号の転送が禁止される、つまり、水平転送において非選択列の画素データを読み飛ばす処理水平走査読み飛ばし処理と称するを説明する図である。ここで、図14は、水平走査読み飛ばし処理を実現するための読み出し開始位置制御を説明する図である。図15は、非選択列のカラム停止機能と水平走査読み飛ばし機能とを併用する場合の、水平走査レートでのタイミングチャートと、カラム停止機能及び水平走査読み飛ばし機能のイメージ図である。図14において、破線で示すパルスが読み飛ばしを行なわないときのパルスであり、実線が水平読出制御パルスHSELの制御を行なって、水平走査読み飛ばし処理を行なったときのパルスである。画素の読み出し画素データの水平転送を行なうときは、1画素単位に水平読出制御パルスHSELを出して画素の読み出しタイミングの制御を行なう。このとき、水平走査読み飛ばし処理のための水平読出制御パルスHSELの読み飛ばしの制御は、水平読出制御パルスHSELの最初の出力を、切り出しスタートに対応する画素ビットから開始することで実現する。これにより、図15に示すように、切り出しスタート以前の画素データを読み飛ばす読み出さないことができる。[読出し開始位置制御]図16は、本実施形態の水平走査読み飛ばし処理を説明する概念図である。図16に示すように、読み出し開始位置が設定されると、設定された動作電流供給部24の電流源240やカラム部26のAD変換部250から画素データが出力される。クロックが入る都度、読み出し信号を順次シフトレジストすることによって、画素の読み出し画素データの水平転送を行なう。又、画素の切り出し部分の読み出しが終了したら、スキャン終了信号スキャンが終わったことを示すトリガ信号と論理を取り水平読出制御パルスHSELの出力を止めること例えばリセットで、それ以降の画素を読み飛ばす画素データを読み出さないことが可能である。前述したように水平方向にアドレスの概念が加われば、水平読出制御パルスHSELの制御に画素切り出し部分のスタートアドレス及びエンドアドレスを設定することにより、読み飛ばしを行なうことが可能指定したアドレスから水平読出制御パルスHSELの出力を始めるとなる。[読出し開始位置信号の生成手法]図17は、読出開始位置信号を生成する手法を説明する図である。ここで、図17Aは、読出開始位置信号生成部の構成例を示す図であり、図17Bは、読出開始位置信号生成部の動作例を説明するタイミングチャートである。読出開始位置信号生成部580は、D型のフリップフロップ582、インバータ583、2入力型のANDゲート584、2入力型のセレクタ586、D型のフリップフロップ588を、列つまりカラム部23ごとに備える。動作開始時には例えば垂直走査の開始時、フリップフロップ582及びフリップフロップ588のリセット端RSTにリセット信号が供給されて非反転出力信号QがLにリセットされる。フリップフロップ582は、図7に示したORゲート522から出力されたカラム停止信号CLMSTPがデータ入力端Dに入力され、水平転送クロックCKHがクロック入力端に供給される。ANDゲート584は、一方の入力端にカラム停止信号CLMSTPをインバータ583で論理反転した信号が入力され、他方の入力端にフリップフロップ582の非反転出力信号Qが入力される。セレクタ586とフリップフロップ588は、水平読出制御パルスHSELnが入ったときのみ原読出開始位置信号を取り込み保持する構成である。セレクタ586は、ANDゲート584の出力信号原読出開始位置信号STが一方の入力端1]側に入力され、フリップフロップ588の非反転出力信号Qが他方の入力端0]側に入力される。セレクタ586の制御入力端に水平読出制御パルスHSELnが供給される。セレクタ585は、水平読出制御パルスHSELnが、アクティブこの例では1]Hレベルのときには1]側の入力信号を選択して出力し、インアクティブこの例では0]Lレベルのときには0]側の入力信号を選択して出力する。各フリップフロップ588は、データ入力端Dにセレクタ586の出力信号が入力され、クロック入力端に水平転送クロックCKHが供給される。このような構成では、図17Bに示すように、カラム停止信号CLMSTPとカラム停止信号CLMSTPをフリップフロップ582でラッチした信号とを用いて、ANDゲート584にてエッジ検出することにより、読み出しスタート位置を示す原読出開始位置信号STを生成する。この原読出開始位置信号STを、フリップフロップ588にて、水平転送クロックCKHに同期してラッチすることにより、カラムごとの読出開始位置信号STnを生成して保持する。その結果、フリップフロップ588の非反転出力端Qからは、図17Bに示されたような読出開始位置信号STnが出力される。因みに、読出開始位置信号STnは、例えばVブランキング中に作成することを想定しているため、Vグランキング中の1ラインは、読み飛ばし動作を行なうことはできないが、切り出し範囲の画像は、読飛ばしを行なって画素データを出力させることが可能である。[カラムAD変換処理との関係]図18は、非選択列の機能停止とカラムAD変換処理との関係を説明する図である。非選択列ここでは切出し画素以外のカラム回路動作電流供給部24の定電流源242をなす負荷MOSトランジスタ及びAD変換部250の当該機能を制御させることにより画素読出し時の消費電力の削減が図られるし、非選択列の画素データの水平転送を止める画素を読み飛ばす機能を付加することにより水平切出し期間の短縮が図られる。但し、図18に示すように、読み出す1ラインの水平走査期間の短縮はカラムAD変換処理参照信号比較型のAD変換処理に必要な期間に律速するので、必要な期間を越えての期間短縮は不可能という制限は付く。換言すると、カラムAD変換処理に必要な期間の長さまでしか非選択列の水平読み飛ばしを行なうことはできない。例えば、図中に示したカラムADC期間1は、カラムAD変換処理に必要な期間が切り出し部分の期間よりも長い場合であり、この場合、読み飛ばし可能範囲は、切り出し範囲外の全てではなく、その一部分に制限されるので、水平方向間引き処理における実際の読み飛ばし処理はこの一部分=読み飛ばし可能範囲に限られる。一方、図中に示したカラムADC期間2は、カラムAD変換処理に必要な期間が切り出し部分の期間よりも短い場合であり、この場合、読み飛ばし可能範囲は、切り出し範囲外の全てを含むので、水平方向間引き処理における実際の読み飛ばし処理は切り出し範囲外の全てが対象となる。<具体的な構成例>以下に、前述の本実施形態の水平読み飛ばし処理を行なう具体的な構成例について説明する。[水平転送部の構成例]図19は、実施例1の水平転送部11の概略構成を示す図であり、図18は、実施例1の水平転送部11の詳細構成を示す図である。図は、図中の左側が読出しの先頭側となる形態で示す。実施例1の水平読み飛ばし処理は、後述の実施例2と同様に、水平転送部11がシフトレジスタを備え、水平転送用のクロック水平転送クロックCKHが入る都度、読出し信号画素データを順次後段へシフトすることによって、画素データの水平方向の読出しつまり、画素データの水平転送を行なう場合における水平読み飛ばし処理の適用例である。具体的には、実施例1の水平転送部11は、レジスタ612が縦続接続され、画素データを順次後段へシフトするシフトレジスタ610を備える。実施例1のシフトレジスタ610としては、カラム部26の各列のAD変換部250から一斉に取り込んだパラレルデータをシリアルデータとして出力部28側へ出力する形態のものいわゆるパラレル入力/シリアル出力用のシフトレジスタ:パラシリ変換器を使用する。シフトレジスタ610は、各段のレジスタ612のシリアル出力端SOが次段のレジスタ612のシリアル入力端SIに接続されており、パラレル入力端各レジスタ612のデータ入力端DIが各列のAD変換部250の計数部254と接続されている。又、シフトレジスタ610の各レジスタ612は、クロック入力端CKに水平転送用のクロック水平転送クロックCKHが入力され、モード設定端SLにシフトモードとロードモードとを切り替えるモード制御信号SLが入力され、クリア端CLリセット端にクリア信号CLが入力される。シフトレジスタ610全体としてのシリアル出力端DOUTが出力部28と接続される。水平転送クロックCKH、モード制御信号SL、クリア信号CLはそれぞれ、通信タイミング制御部20から供給される。水平走査の開始時には、先ずクリア信号CLにより各レジスタ612の保持データがリセットされ、その後、モード制御信号SLがロードモードを指示する状態になることでカラム部26の各計数部254のデータがレジスタ612に取り込まれる。この後、モード制御信号SLがシフトモードを指示する状態になると、水平転送クロックCKHが入る都度、レジスタ612に取り込んだ画素データ読出し信号を順次後段へシフトすることによって、画素データの水平方向の読出し画素データの水平転送を行なう。レジスタ612は、計数部254の保持したカウント結果を保持するラッチ機能をなすので、AD変換部250でのAD変換処理と画素データの水平転送を並行して行なういわゆるパイプライン動作に対応することができる。ここで、実施例1では、通常の水平転送時に限らず切出し読出しをする際にも、先頭側から出力部28へ画素データが転送される。このため、実施例1の水平読み飛ばし処理では、シフトレジスタの先頭側つまり、切出しスタート以前の画素データについては読み飛ばすことができないが、切出しエンド以降の画素データを読み飛ばすことができる。つまり、切出しエンドの列の画素データが読出しバッファから出力されると画素の切出し部分の読出しが終了したら、水平転送クロックCKHの供給を停止して水平転送を停止することで、それ以降の画素データを読み飛ばす読み出さないことが可能である。図20は、実施例2の水平読み飛ばし処理を説明する図である。図は、図中の左側が読出しの先頭側となる形態で示す。実施例1に対する水平転送の変形例であり、非選択列の動作停止制御に関しては実施例1と同様でよい。実施例2の水平読み飛ばし処理は、実施例1と同様に、水平転送部11がシフトレジスタを備え、水平転送用のクロック水平転送クロックCKHが入る都度、読出し信号画素データを順次後段へシフトすることによって、画素データの水平方向の読出しつまり、画素データの水平転送を行なう場合における水平読み飛ばし処理の適用例である。実施例2の水平読み飛ばし処理は、シフトレジスタの先頭側に出力セレクタを設けることで、切出しスタート以前の画素データを読み飛ばすことを簡易に実現する点が実施例1と相違する。具体的には、シフトレジスタ610において、水平読み飛ばし処理時に、先頭側の非選択列となり得る範囲図中のADJで示している範囲のレジスタ612に関してはシリアル出力端SOに出力バッファ614が設けられている。各出力バッファ614のシリアル出力端DOは共通にシフトレジスタ610全体としてのシリアル出力端DOUTに接続されている。各出力バッファ614には、どの出力バッファ614の出力を出力部28に供給するか、換言すると、どの出力バッファ612を読出しバッファとするかを指示する制御信号読出しバッファ指示信号Hrdk:参照子kは最終段側からの列番号が各別に読出し列制御信号生成部690から供給される。読出し列制御信号生成部690は、読出しバッファ位置判定部694を有する。読出しバッファ位置判定部694には切出しスタートアドレス指定信号が通信タイミング制御部20から供給されている。読出しバッファ位置判定部694は、切出しスタートアドレス指定信号に基づいて読出しバッファの列を特定し、読出しバッファとなる列番号のもののみがアクティブ例えばHレベルとするであり、その他はインアクティブ例えばLレベルとするである読出しバッファ指示信号Hrdkを生成する。読出しバッファ指示信号Hrdkがインアクティブの出力バッファ614はシリアル出力端SOがハイインピーダンス状態になり、読出しバッファ指示信号Hrdkがアクティブの出力バッファ614読出しバッファは、画素データをシリアル出力端DOUTから順次出力部28へ転送する。実施例1では、通常の水平転送時に限らず切出し読出しをする際にも、先頭側から出力部28へ画素データが転送される一方、実施例2で切出し読出しをする際には、読出しバッファから出力部28へ画素データが転送される。これにより、先頭側の非選択列の画素データは水平転送されることがなく、読出し開始位置からの選択列の画素データが順次、水平転送される。そして、切出しエンドの列の画素データが読出しバッファから出力されると、つまり、画素の切出し部分の読出しが終了したら、実施例1と同様に、水平転送を停止することで、それ以降の画素データを読み飛ばす読み出さないことが可能である。因みに、実施例2で通常の水平転送を行なう際には、先頭の出力バッファ614つまりレジスタ612から出力部28へ画素データが転送されるので不都合はない。図21は、実施例3の水平読み飛ばし処理を説明する図である。図は、図中の左側が読出しの先頭側となる形態で示す。実施例1に対する水平転送の変形例であり、非選択列の動作停止制御に関しては実施例1と同様でよい。実施例3の水平読み飛ばし処理は、実施例1及び実施例2とは異なり、水平転送クロックCKHが入る都度画素データ読出し信号を順次後段へシフトレジスタで転送するのではなく、水平走査部12の制御により、水平方向の読出し開始位置と終了位置を規定し、水平走査位置を順次シフトする点に特徴がある。つまり、画素データの水平転送を行なう際には、1画素単位に水平読出制御パルスHSELを出して画素データの読出しタイミングの制御を行なう。そして、水平読み飛ばしの制御は、水平読出制御パルスHSELの出力を切出しスタートに対応する位置から開始することで切出しスタート以前の画素データを読み飛ばす読み出さない。例えば、読出し開始位置が設定されると、設定された水平位置のAD変換部250から画素データが出力され、水平転送クロックCKHが入る都度、水平読出制御パルスHSELアクティブHとするをシフトすることにより水平方向の読出し位置がシフトされつまり読出し開始位置から水平読出制御パルスHSELのスキャンを始め、これによって画素データの水平転送が行なわれる。切出し部分の読出しが終了したら、水平読出制御パルスHSELの出力を止めることで、それ以降の画素データを読み飛ばす読み出さない。例えば、水平転送部11は、画素アレイ部10の信号を順次水平方向に読み出すための制御回路機能の実現のため水平走査部12列走査回路と水平信号線18とを備えている。水平走査部12は、データ転送動作時に読み出すべきデータのカラム位置を指示する。具体的には、水平走査部12は、列アドレスや列走査を制御する水平アドレス設定部12aや水平駆動部12bを有する。水平走査部12は、通信タイミング制御部20からの制御信号CN2に応答して列の走査を開始する。個々のAD変換部250の出力側は、例えば計数部254の出力を水平信号線18に接続することができる。或いは、図示のように、計数部254の後段に、この計数部254の保持したカウント結果を保持するラッチを具備したメモリ装置としてのデータ記憶部256を備える構成を採ることでパイプライン処理に対応してもよい。データ記憶部256は、決められたタイミングで計数部254から出力されたカウントデータを保持記憶する。以下では、データ記憶部256を備える場合で説明する。水平走査部12は、カラム部26の各比較部252と計数部254とが、それぞれが担当する処理を行なうのと並行して、各データ記憶部256が保持していたカウント値を読み出す読出走査部の機能を持つ。各データ記憶部256は、例えばD型フリップフロップ652と出力バッファ654とを備える。D型フリップフロップ652は、データ入力端Dが計数部254の出力端と接続されており、非反転出力端Qが出力バッファ664の入力端に接続されている。出力バッファ654の出力端は水平信号線18に接続されている。D型フリップフロップ652のクロック入力端CKには、水平読出制御パルスHSELが水平走査部12の水平駆動部12bから供給される。出力バッファ654はL/HローレベルLとハイレベルHの他に、ハイインピーダンス状態をとり得るタイプのものであり、水平読出制御パルスHSELがアクティブHのときにはD型フリップフロップ652の非反転出力端QL/Hをそのまま水平信号線18に出力するが、水平読出制御パルスHSELがインアクティブLのときには出力端をハイインピーダンス状態とする。これにより、水平読出制御パルスHSELがアクティブHの列の画素データのみが水平信号線18を介して出力部28の伝達されるようになり画素データの水平転送が実現可能になっている。水平信号線18は、AD変換部250のビット幅分もしくはその2倍幅分例えば相補出力とするときの信号線を有し、それぞれの出力線に対応した信号増幅部402を有する出力部28に接続される。計数部254、データ記憶部256、及び水平信号線18はそれぞれ、Nビットに対応した構成を採っている。水平走査部12は、レジスタ662例えばD型フリップフロップが縦続接続されたシフトレジスタ660を水平アドレス設定部12aとして備え、水平走査開始を指示するスタートパルスHSTが入力されると、そのスタートパルスHSTと対応する水平読出制御パルスHSELを順次、次の段に供給するシフト動作を行なう。例えば、スタートパルスHSTは、水平転送クロックCKHの1周期よりも短い期間だけHレベルであり、かつ、そのHレベルを水平転送クロックCKHの立上りエッジでラッチできる信号とする。レジスタ662は、前段から転送されてきた水平読出制御パルスHSEL初段はスタートパルスHSTを水平転送クロックCKHの立上りでラッチし、立下りでホールドして後段に転送する。水平転送クロックCKHのデューティに依存することなくその周期に応じてスタートパルスHSTに対応した水平転送クロックCKHの1周期分のアクティブ期間Hレベルを有する水平読出制御パルスHSELを転送可能である。この水平読出制御パルスHSELのシフト動作つまり水平読出制御パルスHSELの水平転送動作については、例えば後述の実施例6を参照するとよい。ここで、実施例3の水平走査部12は、レジスタ662の出力とAD変換部250詳しくはデータ記憶部256との間に水平駆動部12bをなすゲート回路を備えるとともに、ゲート回路を制御するための換言すると読み出し列を規定するための切出し制御信号を生成する切出し制御信号生成部696を具備した読出し列制御信号生成部690を備える。ゲート回路としては、水平読出制御パルスHSELがアクティブHで、切出し範囲を規定する切出し制御信号のH期間が切出し範囲アクティブ期間を指示する場合、例えば2入力型のANDゲート672を使用する。因みに、水平読出制御パルスHSELや切出し制御信号のアクティブ期間の論理がこれらと異なる場合には、ゲート回路もそれに応じたものを使用する。ANDゲート672は、一方の入力端にレジスタ662から出力された水平読出制御パルスHSELが供給され、他方の入力端に切出し範囲を規定する切出し制御信号が切出し制御信号生成部696から供給される。この切出し制御信号は、列別の信号でもよいし、例えば図6や図10のカラム停止信号CLMSTPを論理反転した信号を共通に使用してもよい。前者は図7に示したカラム停止信号CLMSTPをラッチした信号を使用できる。つまり、切出し制御信号生成部696は、図7に示したカラム停止信号生成部の構成の一部或いは全部を利用することができる。このような実施例3では、切出し制御信号がアクティブHの期間のみ画素データが水平転送される。因みに、図14や実施例1及び実施例2に示したように、水平読出制御パルスHSELの出力を切出しスタートに対応する位置から開始する読出し開始位置の制御も行なうと、切出しスタート以前の非選択列の画素データを読み飛ばす読み出さないことができる。図22~図24は、実施例4の水平読み飛ばし処理を説明する図である。ここで、図22は、実施例4の水平転送部11の概略構成を示す図である。図23及び図24は、実施例4の水平転送部11の詳細構成を示す図である。図22に示すように、実施例4の水平転送部11は、スイッチ回路644を内蔵した水平転送制御部640を列ごとに備える。スイッチ回路644nには、読出開始位置信号生成部580から読出開始位置信号STnが入力され、又、通信タイミング制御部20から水平転送制御信号が制御入力端に供給される。水平転送制御部640nには、カラムスタンバイ信号CLMSTBnが供給される。水平転送制御部640nは、水平読出制御パルスHSELを、順次後段へ転送するとともに、対応する列のデータ記憶部256に供給する。データ記憶部256の出力端が水平信号線18に接続されている。図示しないが、データ記憶部256は、実施例3と同様に、D型フリップフロップ652と出力バッファ654とを備え、水平読出制御パルスHSELがアクティブHのときには保持したデータを水平信号線18に出力するが、水平読出制御パルスHSELがインアクティブLのときには出力端をハイインピーダンス状態とする。図23及び図24に示すように、水平転送制御部640は、D型のフリップフロップ642レジスタと、2入力型のスイッチ645及びスイッチ646を有するスイッチ回路644とを備える。スイッチ回路644のスイッチ645の制御入力端には、水平読出制御パルスHSELを次のシフトレジスタに転送する方向ルートを切替える水平転送制御信号が供給される。スイッチ645nは、前段のフリップフロップ642n1から出力された水平読出制御パルスHSELn1が一方の入力端0]側に入力され、次段のフリップフロップ642n1から出力された水平読出制御パルスHSELn1が他方の入力端1]側に入力されている。尚、初段のスイッチ6450の一方の入力端0]側及び最終段のスイッチ645Hの他方の入力端1]側はLレベル或いはHレベルに固定される。スイッチ645nは、水平転送制御信号が0:Lレベルのときには0]側の入力信号を選択して出力し、1:Hレベルのときには1]側の入力信号を選択して出力する。例えば、正転読出しの場合には0:Lレベル側へスイッチして、反転時には1:Hレベル側にスイッチする。スイッチ646nは、スイッチ645nの出力信号が一方の入力端0]側に入力され、読出開始位置信号STnに相当する読み出しスタート位置信号nが他方の入力端1]側に入力され、水平同期信号に相当する水平走査スタートパルスが制御入力端に入力されている。因みに、図23は、水平走査スタートパルスがHレベルのときの状態を示し、図24は、水平走査スタートパルスがLレベルのときの状態を示している。フリップフロップ642nは、スイッチ646nの出力信号がD入力端に入力され、水平転送クロックCKHがクロック入力端に供給され、カラムスタンバイ信号CLMSTBnがリセット端RSTに供給され、非反転出力端Qから水平読出制御パルスHSELnを出力する。このような構成においては、スイッチ646nは、水平走査スタートパルスで、水平転送信号1サイクル水平同期信号が入った時だけ読み出しスタート位置信号n切出し信号を取り込む方へスイッチする。これにより、読み出しスタート位置信号nがHのカラムから、水平読出制御パルスHSELnの転送がスタートする。具体的には、先ず、図23に示すように、水平走査スタートパルス水平同期信号がHレベルのときに、スイッチ646nは、1]側に切り替えられ、読み出しスタート位置信号nを選択して、フリップフロップ642nのD入力端に供給する。フリップフロップ642nは、水平転送クロックCKHに同期して読み出しスタート位置信号nスタート開始位置のカラムのみHになっている信号を取り込み、水平読出制御パルスHSELnとして保持する。図24に示すように、水平走査スタート信号がLレベルになったとき水平転送クロックCKHで1サイクル後、水平転送クロックCKHが入力される都度、水平読出制御パルスHSELnをシフトレジストする。これにより、スタート開始位置から順に水平読出制御パルスHSELnがHレベルとなるので、対応する列のデータ記憶部256の画素データが順に選択されて水平信号線18を介して転送される。つまり、読み出しスタート位置信号nがHのカラムのスイッチ646nを制御し、そのカラムからシフト動作による読出しを開始する。これにより、切出しスタート以前の画素データの読飛ばしが可能となる。読出しスタート位置から、水平読出制御パルスHSELnをシフトレジストすることにより、読飛ばしを行なう構成となる。因みに、読み出さない画素列のフリップフロップ642nについては、カラムスタンバイ信号CLMSTBnによってリセットされることで、動作を停止する。[水平方向間引き処理]図25~図26は、実施例5の水平読み飛ばし処理を説明する図である。実施例5は、実施例1に対する水平転送の変形例であり、非選択列の動作停止制御に関しては実施例1と同様でよい。実施例5の水平読み飛ばし処理は、水平方向切出し処理の適用例である実施例1~実施例4とは異なり、水平方向間引き処理の適用例であって、水平転送クロックCKHが入る都度画素データ読出し信号を順次後段へシフトレジスタで転送する構成をベースにこの点は実施例1或いは実施例2と同様、水平方向間引き処理に適用するように対処する点に特徴がある。因みに、水平方向間引き処理は、カラム数mmは間引き数であって、2以上の正の整数であるごとに画素データを水平信号線18側へ転送する形態であり、以下では、これを1/m間引きと称する。詳細な説明は割愛するが、動作電流供給部24やカラム部26は、読出し対象とならない非選択列の動作を停止させることで消費電力を低減するとよい。図25に示す第1例では、任意の間引き数mの1/m間引きに対応できるように、水平転送部11は、シフトレジスタ610の各レジスタ612の間つまり段間にに水平方向間引き処理に対応するためのセレクタ622を有するスイッチ部620を備える。セレクタ622としては、任意の間引き数mの1/m間引きに対応できるように、m入力-1出力型のスイッチを使用する。作図の都合で、全体図ではセレクタ622nの入力端への信号線の接続を割愛して示しているが、図中の特記部分に示すように、n段目のレジスタ612nの入力側に配されたセレクタ622nは、出力端OUTがレジスタ612nの入力側に接続され、第1の入力端IN1が直前つまりn-1段目のレジスタ612n1の出力端に接続され、第2の入力端IN2が更に前段つまりn-2段目のレジスタ612n2の出力端に接続され、以下同様にして、最後の第mの入力端INmがn-m段目のレジスタ612nmの出力端に接続される。n-1段目のレジスタ612n1の入力側に配されたセレクタ622n1は、出力端OUTがレジスタ612n1の入力側に接続され、第1の入力端IN1が直前つまりn-2段目のレジスタ612n2の出力端に接続され、第2の入力端IN2が更に前段つまりn-3段目のレジスタ612n3の出力端に接続され、以下同様にして、最後の第mの入力端INmがn-m-1段目のレジスタ612nm1の出力端に接続される。他の段についても同様である。セレクタ622は、制御入力端に間引き数mを制御する制御信号Mが通信タイミング制御部20から入力され、1/2間引き時には第2の入力端IN2が選択されるように制御され、以下同様にして、1/m間引き時には第mの入力端INmが選択されるように制御される。この結果、n±mααは任意の整数段目のレジスタ612の出力のみが選択的に出力部28側へ転送されるので、間引き数mごとに画素データを水平信号線18側へ転送することができる。因みに、通常の読出し処理時には第1の入力端IN1が選択されるように制御されるので不都合はない。図26に示す第2例では、間引き数mが固定でよい場合であり、間引き数mごとに2入力-1出力型のスイッチを使用する。n段目のレジスタ612nの入力側に配されたセレクタ622nは、出力端OUTがレジスタ612nの入力側に接続され、第1の入力端IN1が直前つまりn-1段目のレジスタ612n1の出力端に接続され、第2の入力端IN2がn-m段目のレジスタ612nmの出力端に接続される。他のn±mααは任意の整数段目についても同様である。セレクタ622の制御入力端には、水平方向間引き処理を行なうか否かを制御する制御信号が入力される。1/m間引き時には第2の入力端IN2が選択されるように制御される。この結果、n±mααは任意の整数段目のレジスタ612の出力のみが選択的に出力部28側へ転送されるので、間引き数mごとに画素データを水平信号線18側へ転送することができる。因みに、通常の読出し処理時には第1の入力端IN1が選択されるように制御されるので不都合はない。尚、第1例及び第2例の何れでも、シフトレジスタ610の先頭側出力部28側については、例えば不要な分が発生しないようにn段目あるいは任意のn±mα段目を最終段つまり読出しバッファとするとよい。これらを最終段としない場合には、不要な分を読み飛ばす構成にするとよい。実施例2と同様の考え方である。即ち、シフトレジスタ610において、水平間引き処理時に、先頭側の非選択列となり得る範囲例えばn段目からnm-1段目までの範囲のレジスタ612に関しては出力側に出力バッファ680を設ける。各出力バッファ680の出力端は共通にシフトレジスタ610全体としてのシリアル出力端DOUTに接続される。各出力バッファ680には、間引き数mを指示する制御信号Mjが各別に読出し列制御信号生成部690から供給される。読出し列制御信号生成部690は、読出しバッファ位置判定部697を有する。読出しバッファ位置判定部697には間引き数mを制御する制御信号Mが通信タイミング制御部20から供給される。読出しバッファ位置判定部697は、制御信号Mに基づいて読出しバッファの列を特定し、読出しバッファとなる列番号のもののみがアクティブ例えばHレベルとするであり、その他はインアクティブ例えばLレベルとするである制御信号Mj読出しバッファ指示信号Hrdkと等価を生成する。制御信号Mjは、n段目のみがアクティブ例えばHレベルとするであり、その他はインアクティブ例えばLレベルとするである。制御信号Mjがインアクティブの出力バッファは出力端がハイインピーダンス状態になり、制御信号Mjがアクティブの出力バッファ読出しバッファは、その出力を出力部28へ転送する。これにより、先頭側の非選択列の画素データは水平転送されることがない。因みに、通常の水平転送を行なう際には先頭の出力バッファから出力部28へ画素データが転送されるので不都合はない。図27~図28は、実施例6の水平読み飛ばし処理を説明する図である。ここで、図27は、実施例6の水平転送部11の構成を説明する図である。図28は、実施例6の水平転送部11の動作を説明する図である。実施例1に対する水平転送の変形例であり、非選択列の動作停止制御に関しては実施例1と同様でよい。実施例6の水平読み飛ばし処理は、実施例3と同様に水平方向間引き処理の適用例であって、水平走査部12の制御によりこの点は実施例3と同様、水平方向間引き処理に適用するように対処する点に特徴がある。基本的な構成は実施例3と同様であり、ゲート回路670に対する制御信号が異なるのみである。具体的には、実施例6の水平走査部12は、レジスタ662の出力とAD変換部250詳しくはデータ記憶部256との間に水平駆動部12bをなすゲート回路を備えるとともに、ゲート回路を制御するための換言すると読み出し列を規定するための間引き制御信号を生成する間引き制御信号生成部698を具備した読出し列制御信号生成部690を備える。ANDゲート672は、一方の入力端にレジスタ662から出力された水平読出制御パルスHSELが供給され、他方の入力端に間引き位置を規定する間引き制御信号が間引き制御信号生成部698から供給される。間引き制御信号は、間引き位置画素データの読出し列のみがアクティブHとなる信号である。この結果、n±mααは任意の整数段目のデータ記憶部256の出力のみが選択的に水平信号線18を介して出力部28側へ転送されるので、間引き数mごとに画素データを水平信号線18側へ転送することができる。因みに、通常の読出し処理時には全ての列の間引き制御信号がアクティブHとなるよに制御されるので不都合はない。詳細な説明は割愛するが、動作電流供給部24やカラム部26は、読出し対象とならない非選択列の動作を停止させることで消費電力を低減するとよい。例えば、図28Aに示す第1例は、スタートパルスHSTのHレベル期間が、水平転送クロックCKHの1周期よりも短く、かつ、そのHレベルを水平転送クロックCKHの立上りエッジでラッチできる信号の場合の動作例であり、1/2間引きの例で示している。図では、偶数番目0番目を含むの列の画素データのみが選択的に水平信号線18を介して出力部28に転送され、偶数番目0番目を含むの列を選択しているときには画素データの転送がなされない。これに対して、図28Bに示す第2例は、1/m間引き時におけるスタートパルスHSTのHレベル期間が、水平転送クロックCKHのm-1周期よりも長くかつm周期よりも短く、更に、そのHレベルを水平転送クロックCKHの立上りエッジでラッチできる信号の場合の動作例であり、1/2間引きm=2の例で示している。通常時のスタートパルスHSTは第1例と同様にする。この場合、レジスタ662は、前段から転送されてきた水平読出制御パルスHSEL初段はスタートパルスHSTを水平転送クロックCKHの立上りでラッチし、立下りでホールドして後段に転送する。水平転送クロックCKHのデューティに依存することなくその周期に応じてスタートパルスHSTに対応した水平転送クロックCKHのm周期分のアクティブ期間Hレベルを有する水平読出制御パルスHSELを転送可能である。図では、偶数番目0番目を含むの列の画素データのみが選択的に水平信号線18を介して出力部28に転送され、偶数番目0番目を含むの列を選択しているときには画素データの転送がなされない。因みに、レジスタ662から出力される各水平読出制御パルスHSELそのものは隣接する列のものと水平転送クロックCKHのm-1周期分のオーバーラップを有するが、1/m間引きを制御する信号が間引き制御信号生成部698から出力されANDゲート672でゲートされることで、水平信号線18上で転送される画素データのオーバーラップは起きない。又、1/m間引き時における水平転送クロックCKHの周期を通常動作時の1/mにする換言するとクロックレートをm倍にすると、読出し時間を通常時の1/mにすることができる。以上、本明細書で開示する技術について実施形態を用いて説明したが、本明細書で開示する技術の技術的範囲は前記実施形態に記載の範囲には限定されない。本明細書で開示する技術の要旨を逸脱しない範囲で前記実施形態に多様な変更または改良を加えることができ、そのような変更または改良を加えた形態も本明細書で開示する技術の技術的範囲に含まれる。前記の実施形態は、請求項に係る技術を限定するものではなく、実施形態の中で説明されている特徴の組合せの全てが、本明細書で開示する技術が対象とする課題の解決手段に必須であるとは限らない。前述した実施形態には種々の段階の技術が含まれており、開示される複数の構成要件における適宜の組合せにより種々の技術を抽出できる。実施形態に示される全構成要件から幾つかの構成要件が削除されても、本明細書で開示する技術が対象とする課題と対応した効果が得られる限りにおいて、この幾つかの構成要件が削除された構成も、本明細書で開示する技術として抽出され得る。"