絶縁基板上に酸化物半導体薄膜を形成し、前記酸化物半導体薄膜の第1領域上に積層されたゲート絶縁膜及びゲート電極を形成するとともに、前記酸化物半導体薄膜の前記第1領域を挟んだ両側に位置する第2領域及び第3領域を前記ゲート絶縁膜から露出し、前記酸化物半導体薄膜の前記第2領域及び前記第3領域、前記ゲート絶縁膜、及び、前記ゲート電極を覆う窒化シリコンSiNからなる層間絶縁膜を形成し、前記層間絶縁膜に、前記第2領域に到達する第1コンタクトホール及び前記第3領域に到達する第2コンタクトホールを形成し、前記第1コンタクトホールから前記第2領域にコンタクトしたソース電極、及び、前記第2コンタクトホールから前記第3領域にコンタクトしたドレイン電極を形成する、ことを特徴とする薄膜トランジスタ回路基板の製造方法。前記層間絶縁膜は、プラズマCVD法を用いて形成することを特徴とする請求項1に記載の薄膜トランジスタ回路基板の製造方法。前記層間絶縁膜によって覆われた前記酸化物半導体薄膜において、前記第2領域及び前記第3領域の酸素濃度は、前記第1領域の酸素濃度よりも低いことを特徴とする請求項1または2に記載の薄膜トランジスタ回路基板の製造方法。前記層間絶縁膜は、単層もしくは積層構造とし、少なくとも前記酸化物半導体薄膜の上は、シリコンのダングリングボンドを多く含む窒化シリコンからなることを特徴とする請求項1乃至3のいずれか1項に記載の薄膜トランジスタ回路基板の製造方法。前記酸化物半導体薄膜は、インジウムIn、ガリウムGa、亜鉛Znの少なくとも1つを含む酸化物によって形成されたことを特徴とする請求項1乃至4のいずれか1項に記載の薄膜トランジスタ回路基板の製造方法。絶縁基板上に形成され、第1領域と、前記第1領域を挟んだ両側に形成され前記第1領域よりも低抵抗な第2領域及び第3領域と、を有する酸化物半導体薄膜と、前記酸化物半導体薄膜の前記第1領域上に形成されるとともに前記第2領域及び前記第3領域を露出するゲート絶縁膜と、前記ゲート絶縁膜の上に形成されたゲート電極と、前記酸化物半導体薄膜の前記第2領域及び前記第3領域、前記ゲート絶縁膜、及び、前記ゲート電極を覆うとともに、前記第2領域に到達する第1コンタクトホール及び前記第3領域に到達する第2コンタクトホールが形成された窒化シリコンSiNからなる層間絶縁膜と、前記第1コンタクトホールから前記第2領域にコンタクトしたソース電極と、前記第2コンタクトホールから前記第3領域にコンタクトしたドレイン電極と、を備えたことを特徴とする薄膜トランジスタ回路基板。前記酸化物半導体薄膜において、前記第2領域及び前記第3領域の酸素濃度は、前記第1領域の酸素濃度よりも低いことを特徴とする請求項6に記載の薄膜トランジスタ回路基板。前記層間絶縁膜は、単層もしくは積層構造とし、少なくとも前記酸化物半導体薄膜の上は、シリコンのダングリングボンドを多く含む窒化シリコンからなることを特徴とする請求項6または7に記載の薄膜トランジスタ回路基板。本実施形態の目的は、製造コストの削減が可能であるとともに、安定したトランジスタ特性を得ることが可能な薄膜トランジスタ回路基板及びその製造方法を提供することにある。本実施形態によれば、絶縁基板上に酸化物半導体薄膜を形成し、前記酸化物半導体薄膜の第1領域上に積層されたゲート絶縁膜及びゲート電極を形成するとともに、前記酸化物半導体薄膜の前記第1領域を挟んだ両側に位置する第2領域及び第3領域を前記ゲート絶縁膜から露出し、前記酸化物半導体薄膜の前記第2領域及び前記第3領域、前記ゲート絶縁膜、及び、前記ゲート電極を覆う窒化シリコンSiNからなる層間絶縁膜を形成し、前記層間絶縁膜に、前記第2領域に到達する第1コンタクトホール及び前記第3領域に到達する第2コンタクトホールを形成し、前記第1コンタクトホールから前記第2領域にコンタクトしたソース電極、及び、前記第2コンタクトホールから前記第3領域にコンタクトしたドレイン電極を形成する、ことを特徴とする薄膜トランジスタ回路基板の製造方法が提供される。本実施形態によれば、絶縁基板上に形成され、第1領域と、前記第1領域を挟んだ両側に形成され前記第1領域よりも低抵抗な第2領域及び第3領域と、を有する酸化物半導体薄膜と、前記酸化物半導体薄膜の前記第1領域上に形成されるとともに前記第2領域及び前記第3領域を露出するゲート絶縁膜と、前記ゲート絶縁膜の上に形成されたゲート電極と、前記酸化物半導体薄膜の前記第2領域及び前記第3領域、前記ゲート絶縁膜、及び、前記ゲート電極を覆うとともに、前記第2領域に到達する第1コンタクトホール及び前記第3領域に到達する第2コンタクトホールが形成された窒化シリコンSiNからなる層間絶縁膜と、前記第1コンタクトホールから前記第2領域にコンタクトしたソース電極と、前記第2コンタクトホールから前記第3領域にコンタクトしたドレイン電極と、を備えたことを特徴とする薄膜トランジスタ回路基板が提供される。以下、本実施形態について、図面を参照しながら詳細に説明する。なお、各図において、同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。図1は、本実施形態における薄膜トランジスタ回路基板1の構成を概略的に示す断面図である。すなわち、薄膜トランジスタ回路基板1は、ガラス基板やプラスチック基板などの光透過性を有する絶縁基板10を用いて形成されている。この薄膜トランジスタ回路基板1は、絶縁基板10の上に形成された薄膜トランジスタAを備えている。このような薄膜トランジスタ回路基板1は、液晶装置や有機エレクトロルミネッセンスEL装置などのアレイ基板として適用可能であり、液晶素子や有機EL素子を構成する画素電極図示せずを備えている。薄膜トランジスタAは、画素電極と電気的に接続されている。絶縁基板10の上には、アンダーコート層11が形成されている。このアンダーコート層11は、例えば、酸化シリコンSiO、窒化シリコンSiNによって形成されている。アンダーコート層11の上には、薄膜トランジスタAを構成する酸化物半導体薄膜SCが形成されている。このような酸化物半導体薄膜SCは、例えば、インジウムIn、ガリウムGa、亜鉛Znの少なくとも1つを含む酸化物によって形成されている。酸化物半導体薄膜SCを形成する代表的な例としては、例えば、酸化インジウムガリウム亜鉛IGZO、酸化インジウムガリウムIGO、酸化インジウム亜鉛IZO、酸化亜鉛スズZnSnO、酸化亜鉛ZnOなどが挙げられる。この酸化物半導体薄膜SCは、比較的高抵抗な第1領域SCCと、この第1領域SCCよりも低抵抗であって第1領域SCCを挟んだ両側にそれぞれ形成された第2領域SCS及び第3領域SCDと、を有している。このような第1領域SCCはチャネル領域あるいは高抵抗領域と称する場合もあるし、第2領域SCSはソース領域あるいは低抵抗領域と称する場合もあるし、第3領域SCDはドレイン領域あるいは低抵抗領域と称する場合もある。このような酸化物半導体薄膜SCにおいて、第2領域SCS及び第3領域SCDの酸素濃度は、第1領域SCCの酸素濃度よりも低い。これにより、第2領域SCS及び第3領域SCDが第1領域SCCよりも低抵抗化されている。この酸化物半導体薄膜SCの第1領域SCCの上には、ゲート絶縁膜12が形成されている。このゲート絶縁膜12は、酸化物半導体薄膜SCの第2領域SCS及び第3領域SCDの上には形成されず、これらを露出している。このようなゲート絶縁膜12は、例えば、酸化シリコンSiOによって形成されている。薄膜トランジスタAを構成するゲート電極Gは、ゲート絶縁膜12の上に形成されている。すなわち、ゲート電極Gは、酸化物半導体薄膜SCの第1領域SCCの直上に位置している。このゲート電極Gは、例えば、銅Cu、アルミニウムAl、チタンTi、モリブデンMo、タングステンW、タンタルTa、クロムCrのうちの少なくとも1つまたはこれらのうちの少なくとも1つを含む合金によって形成されている。酸化物半導体薄膜SCの第2領域SCS及び第3領域SCD、ゲート絶縁膜12、及び、ゲート電極Gは、第1層間絶縁膜13によって覆われている。この第1層間絶縁膜13は、アンダーコート層11の上にも配置されている。また、この第1層間絶縁膜13には、酸化物半導体薄膜SCの第2領域SCSに到達する第1コンタクトホールCH1、及び、第3領域SCDに到達する第2コンタクトホールCH2が形成されている。このような第1層間絶縁膜13は、窒化シリコンSiNによって形成されている。このような窒化シリコンからなる第1層間絶縁膜13は、シリコンSiのダングリングボンド未結合手を多く含む条件で形成されている。このため、酸化物半導体薄膜SCの第2領域SCS及び第3領域SCDの直上に位置する第1層間絶縁膜13においては、第2領域SCS及び第3領域SCDと接している界面を含む底面13B側において、酸化物半導体薄膜SCに含まれる酸素をより多く取り込み、取り込んだ酸素がダングリングボンドに結合している。一方で、第1層間絶縁膜13に取り込まれた酸素の拡散度合いは、その膜中の中心部分つまり、第1層間絶縁膜13の膜厚が略1/2となる部分13Cよりも底面13B側の方が高い。このため、第2領域SCS及び第3領域SCDの直上に位置する第1層間絶縁膜13において、底面13B側の酸素濃度は、中心部分13Cの酸素濃度よりも高い。換言すると、第2領域SCS及び第3領域SCDの直上に位置する第1層間絶縁膜13において、その底面13B側よりもその中心部分13Cでより多くのシリコンのダングリングボンドを含んでいる。図示した例では、第1層間絶縁膜13の上に、さらに第2層間絶縁膜14が形成されている。第1コンタクトホールCH1及び第2コンタクトホールCH2は、この第2層間絶縁膜13も貫通している。このような第2層間絶縁膜14は、例えば、酸化シリコンSiO、窒化シリコンSiNによって形成されている。薄膜トランジスタAにおいて、不所望な容量の形成を抑制するためには、第2層間絶縁膜14は、窒化シリコンよりも誘電率が低い酸化シリコンによって形成されることが望ましい。なお、第2層間絶縁膜14が酸化シリコンによって形成されている場合には窒化シリコンによって形成された第1層間絶縁膜13との境界面が検出可能となる場合がある。薄膜トランジスタAを構成するソース電極S及びドレイン電極Dは、第2層間絶縁膜14の上に形成されている。ソース電極Sは、第1層間絶縁膜13及び第2層間絶縁膜14を貫通する第1コンタクトホールCH1から酸化物半導体薄膜SCのソース領域に相当する第2領域SCSにコンタクトしている。ドレイン電極Dは、第1層間絶縁膜13及び第2層間絶縁膜14を貫通する第2コンタクトホールCH2から酸化物半導体薄膜SCのドレイン領域に相当する第3領域SCDにコンタクトしている。これらのソース電極S及びドレイン電極Dは、例えば、銅Cu、アルミニウムAl、チタンTi、モリブデンMo、タングステンW、タンタルTa、クロムCrのうちの少なくとも1つまたはこれらのうちの少なくとも1つを含む合金によって形成されている。このような構造の薄膜トランジスタ回路基板1は、その表面、つまり、ソース電極S及びドレイン電極Dや、第2層間絶縁膜14が図示しない保護膜などによって覆われていても良い。次に、本実施形態の薄膜トランジスタ回路基板1の製造方法についてその一例を説明する。まず、図2のAで示したように、絶縁基板10の上に、アンダーコート層11を形成した後に、酸化物半導体薄膜SCを形成する。ここでは、絶縁基板10として、透明なガラス基板を用意した。また、アンダーコート層11は、例えば、プラズマCVDChemicalVaporDeposition法などを用いて、酸化シリコンSiOにより形成した。酸化物半導体薄膜SCは、アンダーコート層11の上に、例えば、スパッタ法などを用いて酸化インジウムガリウム亜鉛IGZOからなる半導体層を形成した後に、この半導体層を島状にパターニングすることによって形成した。このようにして形成した酸化物半導体薄膜SCにおいては、全体が略均一な初期抵抗値を有している。続いて、図2のBで示したように、酸化物半導体薄膜SCの上にゲート絶縁膜12及びゲート電極Gを形成する。この工程をより詳細に説明する。まず、ゲート絶縁膜12を形成するためのゲート絶縁層12Aを形成する。このようなゲート絶縁層12Aは、例えば、プラズマCVD法などを用いて、酸化シリコンSiOにより形成した。このようなゲート絶縁層12Aは、酸化物半導体薄膜SCの上及び酸化物半導体薄膜SCが形成されていないアンダーコート層11の上の略全面に形成される。そして、ゲート電極Gを形成するためのゲート層GAを形成する。このようなゲート層GAは、例えば、スパッタ法などを用いて形成した。このようなゲート層GAは、ゲート絶縁層12Aの上の略全面に形成される。そして、このゲート層GAの上にレジストパターン20を形成する。このレジストパターン20は、例えば、感光性樹脂などによって形成されている。このようなレジストパターン20は、酸化物半導体薄膜SCにおいて比較的高抵抗な状態を維持すべき領域、つまり、第1領域が形成される領域の直上に形成されており、酸化物半導体薄膜SCにおいて低抵抗化される領域、つまり、第2領域及び第3領域が形成される領域の直上には配置されていない。続いて、図2のCで示したように、レジストパターン20をマスクとして、ゲート絶縁層12A及びゲート層GAを一括してパターニングして、酸化物半導体薄膜SCの第1領域となるべき領域上に積層されたゲート絶縁膜12及びゲート電極Gを形成するとともに、酸化物半導体薄膜SCの第2領域及び第3領域となるべき領域を露出させる。その後、レジストパターン20を除去する。これらのゲート絶縁層12A及びゲート層GAのパターニングには、例えば、プラズマドライエッチング法の一種である反応性イオンエッチング法RIEなどが適用可能である。続いて、図3で示したように、酸化物半導体薄膜SCのゲート絶縁膜12から露出した領域、つまり、第2領域及び第3領域となるべき領域と、ゲート絶縁膜12、ゲート電極Gを覆うとともに、酸化物半導体薄膜SCが形成されていないアンダーコート層11を覆う第1層間絶縁膜13を形成する。ここでは、第1層間絶縁膜13は、例えば、プラズマCVD法などを用いて、窒化シリコンSiNにより形成した。このような第1層間絶縁膜13は、例えば、シランSiH4ガス、アンモニアNH3ガス、及び、窒素N2ガスの混合ガスを試用して形成した。特に、ここでは、シリコンのダングリングボンドが比較的多く含まれる条件例えば、比較的低温且つ高圧の条件で第1層間絶縁膜13を形成した。これにより、酸化物半導体薄膜SCのうち、第1層間絶縁膜13と接触する領域が第1層間絶縁膜13と接触しない領域と比較して低抵抗化される。つまり、酸化物半導体薄膜SCのうち、第1層間絶縁膜13と接触しない領域が比較的高抵抗な状態が維持された高抵抗領域である第1領域SCCとなり、この第1領域SCCを挟んで両側に位置し第1層間絶縁膜13と接触する領域がそれぞれ低抵抗領域である第2領域SCS及び第3領域SCDとなる。図4及び図5は、第1層間絶縁膜13が形成されるのに伴って酸化物半導体薄膜SCを低抵抗化する過程を説明するための図である。図4に示したように、CVD装置においては、第1電極E1と第2電極E2との間にシャワープレートSPが配置されている。このような第1電極E1とシャワープレートSPとの間に、ゲート電極Gまで形成済みの処理基板SUBを配置する。そして、シランSiH4ガス、アンモニアNH3ガス、及び、窒素N2ガスの混合ガスを導入しながら第2電極E2にバイアスを印加すると、プラズマが生成される。そして、第1電極E1の上に設置された処理基板SUBの上に、図示したような分解されたラジカルあるいはイオンなどが堆積する。このようにして形成された第1層間絶縁膜13には、図示したように、シリコンSiのダングリングボンドが含まれている。図5に示したように、上記の第1層間絶縁膜13と酸化物半導体薄膜SCとが接触する領域では、酸化物半導体薄膜SCから酸素が引き抜かれ、この酸素が第1層間絶縁膜13に含まれるシリコンのダングリングボンドと結合する。このため、第1層間絶縁膜13と接触する酸化物半導体薄膜SCにおいては、酸素濃度の低下に伴い、電気抵抗の低抵抗化が可能となる。この結果、酸化物半導体薄膜SCにおいては、第1層間絶縁膜13と接触しない領域には比較的高抵抗な第1領域SCCが形成され、第1層間絶縁膜13と接触する領域では第1領域SCCよりも酸素濃度が低下し、比較的低抵抗な第2領域SCS及び第3領域SCDが形成される。一方で、第1層間絶縁膜13においては、酸化物半導体薄膜SCから酸素を取り込むことに伴い、局所的に酸素濃度が高くなる。すなわち、第2領域SCS及び第3領域SCDの直上に形成された第1層間絶縁膜13においては、その底面側の酸素濃度がその中心部分の酸素濃度よりも高くなる。また、第1層間絶縁膜13において、第2領域SCS及び第3領域SCDの直上の領域の酸素濃度が第1領域SCCの直上の領域の酸素濃度よりも高くなる。また、第1層間絶縁膜13におけるシリコンのダングリングボンドに着目すると、第2領域SCS及び第3領域SCDの直上に形成された第1層間絶縁膜13においては、その底面側よりもその中心部分でより多くのダングリングボンドを含む。また、第1層間絶縁膜13において、第2領域SCS及び第3領域SCDの直上の領域よりも第1領域SCCの直上の領域でより多くのダングリングボンドを含むことになる。ここで再び製造方法の続きについて説明する。図6のAで示したように、第1層間絶縁膜13の上に、第2層間絶縁膜14を形成する。ここでは、第2層間絶縁膜14は、例えば、プラズマCVD法などを用いて、酸化シリコンSiOにより形成した。このような第2層間絶縁膜14は、第1層間絶縁膜13の上の略前面に形成される。続いて、図6のBで示したように、第1層間絶縁膜13及び第2層間絶縁膜14に、酸化物半導体薄膜SCの第2領域SCSに到達する第1コンタクトホールCH1及び酸化物半導体薄膜SCの第3領域SCDに到達する第2コンタクトホールCH2をそれぞれ形成する。このような第1コンタクトホールCH1及び第2コンタクトホールCH2は、詳述しないレジストパターンをマスクとして、反応性イオンエッチング法RIEを用いて形成した。続いて、図6のCで示したように、第1コンタクトホールCH1から第2領域SCSにコンタクトしたソース電極S、及び、第2コンタクトホールCH2から第3領域SCDにコンタクトしたドレイン電極Dを形成する。これらのソース電極S及びドレイン電極Dは、スパッタ法などを用いて金属膜を成膜した後に、この金属膜をパターニングすることによって形成した。以上の工程により、薄膜トランジスタAを備えた薄膜トランジスタ回路基板1が製造される。このようにして製造された薄膜トランジスタ回路基板1は、その後、液晶表示素子や有機EL素子の製造工程を経て、表示装置に組み込まれる。以上説明したように、本実施形態において製造された薄膜トランジスタAは、コプラナ型トップゲート構造であり、酸化物半導体薄膜SCのチャネル領域に相当する第1領域SCCはゲート絶縁膜12及びゲート電極Gによって保護されているため、酸素を安定して保持し、高抵抗状態を維持することが可能である。また、ゲート電極Gの幅で決まるチャネル長を小さくすることが可能となるため、ON電流が向上し、薄膜トランジスタAの高性能化が可能となる。加えて、薄膜トランジスタAがこのようなトップゲートのコプラナ型であれば、表示デバイスなどのスイッチング素子として用いた場合に、トランジスタ形成後の熱プロセスを介しても安定したトランジスタ特性を得ることができる。また、本実施形態によれば、薄膜トランジスタAを形成するに際して、酸化物半導体薄膜SCのうち低抵抗領域となる第2領域SCS及び第3領域SCDを形成すべき領域が露出した状態で、これらの領域が窒化シリコンからなる第1層間絶縁膜13によって覆われる。これにより、第1層間絶縁膜13に含まれるシリコンのダングリングボンドが酸化物半導体薄膜SCに含まれる酸素と結合するため、これらの領域の酸素濃度が低下し、低抵抗化が可能となる。つまり、第1層間絶縁膜13を形成する過程で酸化物半導体薄膜SCの低抵抗化処理がなされるため、酸化物半導体薄膜SCの低抵抗化のためだけに水素プラズマ処理などの別工程を追加する必要がなく、プロセスを簡素化することが可能となる。したがって、製造コストを削減することが可能となる。図7は、シリコンのダングリングボンドをより多く含む窒化シリコン膜の形成条件の一例を示す図である。ここでは、プラズマCVD法により窒化シリコン膜を形成する際、圧力条件以外はすべて同一条件で2種類の窒化シリコン膜を形成した。一方の窒化シリコン膜Aについては比較的低圧な205Paの圧力条件で形成し、他方の窒化シリコン膜Bについては比較的高圧な300Paの圧力条件で形成した。なお、これらの窒化シリコン膜A及びBのそれぞれを形成する際の温度はともに比較的低温の100°Cとした。それぞれの条件で形成した窒化シリコン膜A及びBについて、大気中に放置し、所定時間経過後にそれぞれの屈折率を測定した。図7に示したグラフの横軸は大気中に放置された時間であり、縦軸は窒化シリコン膜A及びBの屈折率の測定値である。図示したように、低圧条件で形成した窒化シリコン膜Aについては、ほとんど屈折率が変化しなかったのに対して、高圧条件で形成した窒化シリコン膜Bについては、時間の経過に伴って屈折率が低下する傾向が確認された。一般に、窒化シリコン膜の屈折率は、酸化シリコン膜の屈折率より高い。このことから、低圧条件で形成した窒化シリコン膜Aはダングリングボンドが少なく、大気中において安定しているため、その屈折率がほとんど変化しなかったのに対して、高圧条件で形成した窒化シリコン膜Bについては、よりも多くのダングリングボンドを含むため、時間の経過とともに大気中の酸素が膜中のダングリングボンドに結合し、次第に酸化シリコン膜化した結果、時間の経過に伴って屈折率が低下したものと考えられる。つまり、低圧条件で形成した窒化シリコン膜Aよりも高圧条件で形成した窒化シリコン膜Bの方がより多くのダングリングボンドを含むと考えられる。本実施形態においては、このような高圧条件を採用して窒化シリコンからなる第1層間絶縁膜13を形成した。これにより、酸化物半導体薄膜の低抵抗化を促進することが可能となる。以上説明したように、本実施形態によれば、製造コストの削減が可能であるとともに、安定したトランジスタ特性を得ることが可能な薄膜トランジスタ回路基板及び薄膜トランジスタ回路基板の製造方法を提供することができる。なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。