第1面と前記第1面と対向する第2面とを貫通して開口するビアホールを有する基板と、前記ビアホールの面に設置され前記基板と同じ材質のシード膜と、前記基板の前記第1面と前記シード膜を囲む場所とに設置され熱酸化膜を含む絶縁膜と、前記ビアホール内で前記シード膜に囲まれた導電体と、を有することを特徴とする配線基板。請求項1に記載の配線基板であって、前記第1面における前記絶縁膜の厚みに比べて前記導電体を囲む前記絶縁膜の厚みが厚いことを特徴とする配線基板。第1面と前記第1面と対向する第2面とを貫通して開口するビアホールを有する基板と、前記ビアホールの面に設置され前記基板と同じ材質のシード膜と、前記基板の前記第1面と前記シード膜を囲む場所とに設置され熱酸化膜を含む絶縁膜と、前記ビアホール内で前記シード膜に囲まれた導電体と、前記導電体に接続され前記絶縁膜を介して前記第1面に設けられた配線と、前記配線と電気的に接続された赤外線検出素子と、を有し、前記第1面における前記絶縁膜の厚みに比べて前記ビアホール内における前記絶縁膜の厚みが厚いことを特徴とする赤外線センサー。基板の第1面に平面視が閉曲線となる溝部を形成する溝部形成工程と、前記第1面と前記溝部内の面とを熱酸化して絶縁膜を形成する熱酸化工程と、前記第1面に素子回路を形成する素子回路形成工程と、前記絶縁膜に囲まれた場所にシード膜となる前記基板の一部を残してビアホールを形成するビアホール形成工程と、前記基板の前記第1面と対向する第2面から前記第1面まで前記ビアホールに無電解めっきにて導電体を埋め込み形成する導電体形成工程と、を有し、前記熱酸化工程では熱酸化により前記溝部の壁を膨張させて前記溝部を前記絶縁膜で充填することを特徴とする貫通電極形成方法。請求項4に記載の貫通電極形成方法であって、前記素子回路形成工程と前記導電体形成工程との間に行われ、前記基板の前記第2面側を研削し前記第2面に絶縁膜を形成する絶縁膜形成工程をさらに有することを特徴とする貫通電極形成方法。請求項4または5に記載の貫通電極形成方法であって、前記導電体形成工程後に、前記第2面に前記導電体に接続された端子を形成する端子形成工程を有することを特徴とする貫通電極形成方法。請求項5または6に記載の貫通電極形成方法であって、前記絶縁膜形成工程の前に行われ、支持部材を前記第1面に貼り付ける支持部材設置工程をさらに有することを特徴とする貫通電極形成方法。請求項4~7のいずれか一項に記載の貫通電極形成方法であって、前記閉曲線は円環状であることを特徴とする貫通電極形成方法。請求項4~8のいずれか一項に記載の貫通電極形成方法であって、前記ビアホール形成工程ではドライエッチングを用いて前記ビアホールを形成することを特徴とする貫通電極形成方法。しかしながら、樹脂絶縁層を用いて微細で高アスペクト比の貫通電極を形成する場合には、十分な厚さの樹脂絶縁層を形成することができない。そこで、ビアホール内にCVD法を用いて絶縁膜と導電性のあるシード膜を形成し電気めっき法を用いてシード膜に重ねて導電体を形成する方法が考えられる。このとき、CVD法を用いた成膜には時間がかかる。そこで、貫通電極を生産性良く形成する方法と生産性良く形成できる貫通電極の構造が望まれていた。本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。[適用例1]本適用例にかかる配線基板であって、第1面と前記第1面と対向する第2面とを貫通して開口するビアホールを有する基板と、前記ビアホールの面に設置され前記基板と同じ材質のシード膜と、前記基板の前記第1面と前記シード膜を囲む場所とに設置され熱酸化膜を含む絶縁膜と、前記ビアホール内で前記シード膜に囲まれた導電体と、を有することを特徴とする。本適用例によれば、基板の第1面から第2面にかけてビアホールが貫通して開口している。そして、第1面とビアホールを囲む場所には絶縁膜が設置されている。そして、ビアホール内では絶縁膜に囲まれて導電体が設置されている。導電体により第1面と第2面との間で通電させることが可能になっている。そして、絶縁膜により導電体から基板に電流がリークすることを防止している。絶縁膜と導電体との間にはシード膜が設置され、シード膜は基板と同じ材質となっている。シード膜があることにより無電解めっき等を用いて導電体を形成することができる。そして、シード膜は基板をエッチングすることにより形成できる。導電性のシード膜をCVDChemicalVaperDeposition法を用いて形成し電気めっきにて導電体を形成する方法がある。CVD法は膜の形成に時間がかかるので生産性が低下する。この方法に比べて本適用例の方法は生産性良く配線基板を製造することができる。[適用例2]上記適用例にかかる配線基板において、前記第1面における前記絶縁膜の厚みに比べて前記導電体を囲む前記絶縁膜の厚みが厚いことを特徴とする。本適用例によれば、第1面における絶縁膜の厚みに比べて導電体を囲む絶縁膜の厚みが厚くなっている。従って、基板と導電体との間の距離が長くなっている為、基板と導電体との間における電気的浮遊容量を小さくすることができる。[適用例3]本適用例にかかる赤外線センサーであって、第1面と前記第1面と対向する第2面とを貫通して開口するビアホールを有する基板と、前記ビアホールの面に設置され前記基板と同じ材質のシード膜と、前記基板の前記第1面と前記シード膜を囲む場所とに設置され熱酸化膜を含む絶縁膜と、前記ビアホール内で前記シード膜に囲まれた導電体と、前記導電体に接続され前記絶縁膜を介して前記第1面に設けられた配線と、前記配線と電気的に接続された赤外線検出素子と、を有し、前記第1面における前記絶縁膜の厚みに比べて前記ビアホール内における前記絶縁膜の厚みが厚いことを特徴とする。本適用例によれば、基板の第1面から第2面にかけてビアホールが貫通して開口している。そして、第1面とビアホールの内の面とには絶縁膜が設置されている。そして、絶縁膜に囲まれて導電体が設置されている。導電体により第1面と第2面との間で通電させることが可能になっている。そして、絶縁膜により導電体から基板に電流がリークすることを防止している。第1面では配線を介して導電体と赤外線検出素子とが接続されている。これにより、赤外線検出素子の信号を第2面に出力することができる。第1面における絶縁膜の厚みに比べてビアホール内の面における絶縁膜の厚みが厚くなっている。従って、基板と導電体との間の距離が長くなっている為、基板と導電体との間における電気的浮遊容量が小さくなっている。その結果、赤外線センサーは、赤外線検出素子が出力する信号の高周波成分を減衰させずに出力することができる。絶縁膜と導電体との間にはシード膜が設置され、シード膜は基板と同じ材質となっている。従って、基板をエッチングすることによりシード膜が形成できる。そして、シード膜に無電解めっきを施すことにより導電体を設置できる。CVD法を用いて導電性のシード膜を形成し電気めっきにて導電体を形成する方法がある。この方法に比べて本適用例の方法は生産性良く赤外線センサーを製造することができる。[適用例4]本適用例にかかる貫通電極形成方法であって、基板の第1面に平面視が閉曲線となる溝部を形成する溝部形成工程と、前記第1面と前記溝部内の面とを熱酸化して絶縁膜を形成する熱酸化工程と、前記第1面に素子回路を形成する素子回路形成工程と、前記絶縁膜に囲まれた場所にシード膜となる前記基板の一部を残してビアホールを形成するビアホール形成工程と、前記基板の前記第1面と対向する第2面から前記第1面まで前記ビアホールに無電解めっきにて導電体を埋め込み形成する導電体形成工程と、を有し、前記熱酸化工程では熱酸化により前記溝部の壁を膨張させて前記溝部を前記絶縁膜で充填することを特徴とする。本適用例によれば、溝部形成工程において、基板の第1面から平面視が閉曲線となる溝部を形成している。熱酸化工程では第1面と溝部内の面とを熱酸化して絶縁膜を形成する。溝部は一対の壁が対向している。そして、溝部の壁が熱酸化するとき、酸素分子が壁に入り込むことにより一対の壁の双方が膨張する。これにより、溝部が絶縁膜により充填される。導電体は第1面から第2面に通電させることができるので、素子回路の信号を第2面にて入出力させることができる。そして、第1面における絶縁膜に比べて、ビアホールを囲む絶縁膜は厚く形成される。従って、基板と導電体との間の距離が長くなっている為、基板と導電体との間における電気的浮遊容量を小さくすることができる。素子回路形成工程では第1面に素子回路を形成する。ビアホール形成工程では絶縁膜に囲まれた場所にビアホールを形成する。このとき、絶縁膜に囲まれた場所に基板の一部を残してシード膜としている。そして、導電体形成工程にてビアホールに導電体を埋め込み形成する。このとき、無電解めっきにてシード膜に重ねて導電体を形成する。従って、CVD法を用いずに導電体を形成することができる。その結果、生産性良く貫通電極を形成することができる。[適用例5]上記適用例にかかる貫通電極形成方法において、前記素子回路形成工程と前記導電体形成工程との間に行われ、前記基板の前記第2面側を研削し前記第2面に絶縁膜を形成する絶縁膜形成工程をさらに有することを特徴とする。本適用例によれば、基板を研削して薄くしている。従って、回路が形成された薄い基板にすることができる。[適用例6]上記適用例にかかる貫通電極形成方法において、前記導電体形成工程後に、前記第2面に前記導電体に接続された端子を形成する端子形成工程を有することを特徴とする。本適用例によれば、第2面に導電体に接続された端子が形成されている。従って、端子を用いて第2面から外部接続し易くすることができる。[適用例7]上記適用例にかかる貫通電極形成方法において、前記絶縁膜形成工程の前に行われ、支持部材を前記第1面に貼り付ける支持部材設置工程をさらに有することを特徴とする。本適用例によれば、第1面に支持部材を貼り付けている。従って、基板を薄くする加工及び薄くした後の加工における作業性を向上することができる。[適用例8]上記適用例にかかる貫通電極形成方法において、前記閉曲線は円環状であることを特徴とする。本適用例によれば、閉曲線は円環状である。ことから、閉曲線が円環状以外の形であるときに比べて、絶縁膜が導電体と接する面積を小さくすることができる。従って、基板と導電体との間における電気的浮遊容量を小さくすることができる。[適用例9]上記適用例にかかる貫通電極形成方法において、前記ビアホール形成工程ではドライエッチングを用いて前記ビアホールを形成することを特徴とする。本適用例によれば、ドライエッチングを用いてビアホールを形成している。従って、ビアホールの形状を所定の形状に容易に形成することができる。以下、本発明を具体化した実施形態について図面に従って説明する。尚、各図面における各部材は、各図面上で認識可能な程度の大きさとするため、各部材毎に縮尺を異ならせて図示している。第1の実施形態本実施形態では、貫通電極が設置された特徴的な配線基板とその製造方法との例について、図1~図4に従って説明する。配線基板図1aは、貫通電極の構造を示す模式側断面図であり、図1bは、貫通電極の構造を示す模式平断面図である。図1bは図1aのA-A線に沿った断面図である。図1に示すように、配線基板1は基板2を備えている。基板2にはシリコン半導体基板やガラス板を用いることができる。本実施形態では、例えば、基板2にシリコン半導体基板を用いている。基板2の図中上向きの面を第1面2aとし、第1面2aと対向する図中下向きの面を第2面2bとする。従って、第1面2aと第2面2bとは対向する面であり表裏の関係になっている。基板2は第1面2aと第2面2bとを貫通して開口するビアホール2cを有する。第1面2aには絶縁膜としての第1絶縁膜3が設置され、第2面2bには絶縁膜としての第2絶縁膜4が設置されている。そして、ビアホール2cの壁面には基板2と同じ材質のシード膜5が設置されている。シード膜5を囲む場所には絶縁膜としての第3絶縁膜6が設置されている。第1絶縁膜3及び第3絶縁膜6は基板2を熱酸化して形成された絶縁膜であり、緻密で絶縁性の高い膜となっている。そして、第1絶縁膜3に比べて第3絶縁膜6は厚い膜となっている。シード膜5の中には導電体7が設置され、ビアホール2c及び導電体7等により貫通電極2dが構成されている。導電体7は円柱状であり、導電体7を囲んで円筒状にシード膜5、第3絶縁膜6がこの順に設置されている。導電体7は金、ニッケル、銅、アルミニウム等の金属や合金を用いることができる。導電体7はシード膜5で囲まれた孔空間内に完全に充填されていてもよい。または、孔空間の内壁に沿って膜状に覆うものであってもよい。その場合、導体膜の内側の孔部には補強のために樹脂等の絶縁物を埋め込むのが望ましい。シード膜5は導電体7と第3絶縁膜6との間で密着性を向上する機能を有している。第3絶縁膜6の膜厚は第1絶縁膜3の膜厚より厚くなっている。これにより、導電体7から基板2に電流がリークし難くなっている。さらに、基板2と導電体7との間の浮遊容量を小さくすることができる。第1面2aでは第1絶縁膜3に重ねて素子回路8が設置されている。素子回路8には配線9と絶縁層10とが複数積層されている。そして、各層の配線9はその間に位置する絶縁層10に形成されたビア配線11により電気的に接続されている。尚、素子回路8には図示しない電気素子が配置されてもよい。そして、配線9は導電体7と電気的に接続されている。第2面2bでは第2絶縁膜4から突出して端子12が設置されている。端子12は導電体7と電気的に接続されている。従って、第1面2a側の素子回路8と第2面2b側の端子12とが貫通電極2dにより基板2を通して電気的に接続されている。そして、端子12があることにより、外部接続しやすくなっている。端子12の材質は導電体7と同じ材質で良く、端子12の表面にはスズ等の低融点金属や金銀パラジウム等の貴金属を積層しても良い。尚、導電体7はストレート貫通電極の形状となっているが、ビアホール2cをテーパ形状にしたテーパ形状の貫通電極としてもよい。配線基板の製造方法次に上述した配線基板1の製造方法について図2~図5にて説明する。図2は、配線基板の製造方法を示すフローチャートであり、図3及び図4は配線基板の製造方法を説明するための模式図である。図2のフローチャートにおいて、ステップS1は溝部形成工程に相当し、基板の第1面に円環状の溝を形成する工程である。次にステップS2に移行する。ステップS2は熱酸化工程に相当し、基板を熱酸化して絶縁膜を形成する工程である。次にステップS3に移行する。ステップS3は素子回路形成工程に相当し、基板の第1面側の絶縁膜上に素子回路を形成する工程である。次にステップS4に移行する。ステップS4は支持部材設置工程に相当し、素子回路と重ねて基板を支持する支持部材を設置する工程である。次にステップS5に移行する。ステップS5は絶縁膜形成工程に相当し、基板を研削して薄くし基板の第2面側に第2絶縁膜を形成する工程である。次にステップS6に移行する。ステップS6はビアホール形成工程に相当し、基板の第2面側からビアホールを形成する工程である。次にステップS7に移行する。ステップS7は第1導電体形成工程に相当し、ビアホールに導電体の膜を形成する工程である。次にステップS8に移行する。ステップS8はアニール工程に相当し、基板を加熱する工程である。次にステップS9に移行する。ステップS9は第2導電体形成工程に相当し、ビアホールに導電体を埋め込み形成する工程である。次にステップS10に移行する。ステップS10は端子形成工程に相当し、導電体上に端子を形成する工程である。次にステップS11に移行する。ステップS11は支持部材除去工程に相当し、基板から支持部材を除去する工程である。以上の製造工程にて配線基板が完成する。次に、図3及び図4を用いて図2に示したステップと対応させて製造方法を詳細に説明する。図3a及び図3bはステップS1の溝部形成工程に対応する図である。図3aに示すように、基板2を用意する。基板2はシリコン半導体基板を用いている。次に、フォトリソグラフィ法及びエッチング法等を用いて、溝部13を形成する。溝部13の形状は閉曲線であれば良く、閉曲線は円環状であることがさらに好ましい。円環状にすることによりステップS9の第2導電体形成工程で形成する導電体7の形状が円柱にできるため、導電体7及びシード膜5が第2絶縁膜4と接する場所の表面積を小さくすることができる。従って、基板2と導電体7との間に形成される浮遊容量を小さくすることができる。フォトリソグラフィ法及びエッチング法は公知であり詳細な説明を省略する。概略の説明としては、まず、基板2にレジスト等のマスクとなる材料を塗布し固化させて膜を形成する。次に、所定の形状に露光した後にエッチングしてマスクを形成する。次に、基板2をエッチングすることにより所定の形状に形成した後、マスクを除去する。エッチングはドライエッチングでも良く、ウエットエッチングでも良い。本実施形態では例えばドライエッチングを採用した。ドライエッチングを例に取れば、エッチング、デポジションを交互に繰り返しながら掘り進めるボッシュプロセスを用いることができる。その場合のプロセスガスとしては、エッチングにはSF6、O2、デポジションにはC4F8、O2を用いる。反応性イオンエッチングの技術を用いることにより微細で高アスペクト比な溝部13を形成することができる。溝部13の形状は特に限定されないが、本実施形態では例えば、溝部13は微細、高アスペクト比、多ビア用に、溝の幅を3μm~5μmとしストレート形状にした。溝部13は円環状であり、内径10~20μm、外径13~25μmとした。溝部13の深さを50~100μmとし、内径とのアスペクト比は2~10とした。溝部13の配列は格子状マトリックスとも称すでもよく、千鳥状ペリフェラル配列とも称すでもよく、特に限定されない。ピッチは15~30μmで形成した。2次元に配列するエリアアレイの形態にして1枚の基板2に7万~30万箇所の溝部13を形成した。図3cはステップS2の熱酸化工程に対応する図である。基板2を酸素雰囲気中にて1000°C前後の温度環境に放置することにより、基板2を熱酸化する。これにより、基板2は第1面2a、第2面2b及び溝部13に酸化膜が形成される。シリコン分子中に酸素分子が入り込むことにより酸化膜の表面が膨張する。溝部13では壁が対向し、双方の壁の表面が膨張するため、溝部13は酸化シリコンにて充填される。その結果、図3cに示すように、第1面2aには第1絶縁膜3が形成され、第2面2bには第4絶縁膜14が形成される。そして、溝部13に絶縁膜が充填された第3絶縁膜6が形成される。第3絶縁膜6は溝部13の対向する側壁に形成された酸化膜が一体化した膜である。従って、1つの面に形成される酸化膜の約2倍の厚みになる。例えば、第1絶縁膜3の厚さを2μmにするとき、第3絶縁膜6の厚さは約4μmにすることができる。その結果、第3絶縁膜6は第1絶縁膜3より厚い膜となる。図3dはステップS3の素子回路形成工程に対応する図である。図3dに示すように、第1絶縁膜3上に素子回路8を形成する。素子は集積回路でもよく、センサー回路でも良い。各種の機能を有する回路を形成することができる。配線9と絶縁層10とを積層して形成し、絶縁層10にビア配線11を形成する。配線9、絶縁層10、ビア配線11を形成する各工程を順次繰り返して素子回路8を形成する。図3eはステップS4の支持部材設置工程に対応する図である。図3eに示すように、素子回路8の形成面に接着剤等を介して支持部材としてのガラスサポートウェハー15を貼り付ける。このガラスサポートウェハー15が薄く加工される基板2を補強することにより、その後の薄形加工以降の工程流動における割れの防止、流動性を確保するものである。ガラスは後の工程で加熱を伴う可能性があるため、基板2と線膨張係数が近いものが望ましい。例えば、耐熱ガラス、石英ガラス等を用いることができる。図3f及び図4aはステップS5の絶縁膜形成工程に対応する図である。図3fに示すように、基板2の第2面2b側をバックグラインドホイールを用いて裏面研削する。裏面研削はバックグラインドとも称す。基板2の厚みは特に限定されないが、本実施形態では例えば、基板2の厚さを50~100μm程度に薄肉化する。バックグラインドした面は、例えば、ドライエッチング、スピンエッチング、ポリッシュ等の方法により、バックグラインドで形成されたシリコンの破砕層を取り除いてもよい。図4aに示すように、続いて、基板2の第2面2b側に第2絶縁膜4を形成する。この第2絶縁膜4は、CVD法を用いてSiO2、SiN等の無機膜を形成してもよく、樹脂材料を塗布してもよい。樹脂材料による成膜はスピンコーティング法、スプレイコーティング法、印刷法等により行う。第2絶縁膜4の膜厚は、2μm以上に形成する。第2絶縁膜4の膜厚は10μm以上が寄生容量低減の観点で望ましい。今回はCVD法によりSiO2の膜を成膜した。図4bはステップS6のビアホール形成工程に対応する図である。図4bに示すように、第2面2b側より第3絶縁膜6の内側の基板2の部分にビアホール2cを形成する。このとき、円環状の第3絶縁膜6の内径より内側にビアホール2cを形成する。まず、基板2にレジスト等のマスクとなる材料を塗布し固化させて膜を形成する。次に、ビアホール2cの形状に露光した後にエッチングしてマスクを形成する。続いて、基板2をエッチングすることによりビアホール2cの形状に第2絶縁膜4、基板2、第1絶縁膜3をこの順に除去する。第2絶縁膜4及び第1絶縁膜3はドライエッチングにより除去する。エッチング装置は酸化膜エッチャーを使用し、エッチングプロセスガスとしては、C2F6、CF4、CHF3を用いる。第3絶縁膜6に囲まれた場所内側に位置するシリコンをエッチングして除去する方法はステップS1の溝部形成工程で溝部13を形成するときに用いた方法と同様の方法を用いる。本実施形態では例えばドライエッチングを採用している。次に、ビアホール2cを形成した後でマスクを除去する。基板2のうち第3絶縁膜6に囲まれたシリコンは膜状であり、この膜がシード膜5に相当する。従って、シード膜5はビアホール2cに面し第3絶縁膜6に囲まれ、ビアホール2cと第3絶縁膜6との間の膜となっている。第2絶縁膜4を形成する工程とステップS6のビアホール形成工程の順番は変えても良い。先に、ビアホール2cを形成しビアホール2cにおける第1絶縁膜3を除去した後、第2絶縁膜4の形成を行なってもよい。その場合、第2絶縁膜4の膜形成後、ビアホール2cの内部にも第2絶縁膜4が付着している可能性があるため、再度、絶縁膜除去工程を追加するのが望ましい。図4cはステップS7の第1導電体形成工程及びステップS8のアニール工程に対応する図である。図4cに示すように、ビアホール2cの開口に臨まれている素子回路8の配線9、第1絶縁膜3、シード膜5、第2絶縁膜4、に導電体外壁膜16を形成する。導電体外壁膜16はビアホール2cに導電体7を品質良く埋め込み形成するための膜である。導電体外壁膜16の材料は、ニッケル、銅、金等の金属やこれらを主材料とする合金を用いることができる。まず、導電体外壁膜16を形成する場所以外にレジストを塗布しパターニングすることにより図示しないマスクとなる膜を形成する。次に、パラジウム触媒を付与する所定の前処理を行い、無電解めっき法にて導電体外壁膜16を形成する。膜厚は特に限定されないが、本実施形態では例えば、導電体外壁膜16に無電解ニッケルめっきにてニッケルを主原料とする膜を1μmの厚さに形成した。その後、図示しないマスクを除去する。尚、素子回路8の配線9に形成された自然酸化膜を除去する目的で、シード膜5を形成する前に逆スパッタを行ってもよい。逆スパッタの処理量はたとえばSiO2換算で300nmエッチング相当である。またはウエットエッチングでも良い。次に、ステップS8のアニール工程を行う。基板2を還元雰囲気で加熱し、シード膜5と導電体外壁膜16との間でシリサイド化合物を形成する。これにより、導電体7と基板2との密着性を向上させることができる。基板2を加熱する温度は特に限定されないが、本実施形態では例えば、200°C~450°Cにて加熱した。図4dはステップS9の第2導電体形成工程及びステップS10の端子形成工程に対応する図である。図4dに示すように、ステップS9にてまず、シード膜5上にレジスト等のマスクとなる材料を塗布し固化させて膜を形成する。次に、所定の形状に露光した後にエッチングしてマスク17を形成する。尚、ステップS7にて形成したマスクをマスク17として利用しても良い。工程を簡略できるので生産性良く配線基板1を製造することができる。続いて、ビアホール2cへ導電体7を充填して埋め込む埋め込み形成を行う。基板2を無電解めっき浴に浸漬して導電体外壁膜16上に金属を析出させて導電体7で充填する。本実施形態では例えば、導電体外壁膜16と同じく無電解ニッケルめっきを行いニッケルを主原料とする導電体7を形成した。このとき、導電体7の形成と並行して第2絶縁膜4上にもニッケルを主原料とする端子12を形成する。端子12の厚みは特に限定されないが、本実施形態では、例えば6μmとした。尚、端子は導電体7の直上に形成した。図4eはステップS10の端子形成工程に対応する図である。図4eに示すように、マスク17を剥離する。尚、ステップS9の第2導電体形成工程における導電体7を形成する工程とステップS10の端子形成工程における端子12を形成する工程とは別々の工程で形成してもよい。このとき、導電体7と端子12との材料を異なる材料にしても良い。例えば、端子12の材料にCuを用いても良い。さらに、端子12の最表面にはSn、SnAg等の低融点金属や端子12がNiの場合にはAu、Pd/Au等の貴金属の膜を積層してもよい。端子12の接触抵抗を小さくすることができる。最後に、ステップS11の支持部材除去工程において、基板2を支持しているガラスサポートウェハー15を剥離する。以上の製造工程にて図1に示す配線基板1が完成する。上述したように、本実施形態によれば、以下の効果を有する。1本実施形態によれば、第3絶縁膜6と導電体7の間にはシード膜5が設置され、シード膜5は基板2と同じ材質となっている。シード膜5があることにより無電解めっき等を用いて導電体7を形成することができる。そして、シード膜5は基板2をエッチングすることにより形成できる。従って、CVD法を用いて本実施形態と異なる導電性の材質のシード膜を形成し、電気めっきにて導電体を形成する方法に比べて生産性良く製造することができる。2本実施形態によれば、第1面2aにおける第1絶縁膜3の厚みに比べて導電体7を囲む第3絶縁膜6の厚みが厚くなっている。従って、基板2と導電体7との間の距離が長くなっている為、基板2と導電体7との間における電気的浮遊容量を小さくすることができる。3本実施形態によれば、ステップS5の絶縁膜形成工程において、基板2を研削して薄くしている。従って、素子回路8が形成された薄い配線基板1にすることができる。さらに、導電体7から基板2への電流のリークを防止することができる。4本実施形態によれば、ステップS10の端子形成工程にて第2面2bに導電体7に接続された端子12を形成している。従って、端子12を用いて第2面2bから外部接続し易くすることができる。5本実施形態によれば、第1面2aにガラスサポートウェハー15を貼り付けている。従って、基板2を薄くする加工及び薄くした後の加工における作業性を向上することができる。6本実施形態によれば、溝部13は平面視で円環状に形成されている。これにより、第3絶縁膜6は円環状に形成され、導電体7は円柱状に形成されている。導電体7が円柱状以外の形であるときに比べて、導電体7の表面積を小さくすることができる。そして、基板2と導電体7とが接する面の面積が狭い程電気的浮遊容量が小さくなる。従って、基板2と導電体7との間における電気的浮遊容量を小さくすることができる。7本実施形態によれば、基板2をドライエッチングしてビアホール2cを形成している。従って、ビアホール2cの形状を所定の形状に容易に形成することができる。第2の実施形態本実施形態では、特徴的な配線基板上に設置された赤外線検出素子とその赤外線検出素子が配列する赤外線センサーの例について、図5に従って説明する。尚、第1の実施形態と同じ点については説明を省略する。赤外線センサー図5aは、赤外線センサーの構成を示す模式側断面図である。図5aに示すように、赤外線センサー20はセンサーアレイ21、回路基板22、ベース基板23が上側からこの順に重ねて配置されている。センサーアレイ21は赤外線検出素子24が格子状に配置された基板2を備えている。センサーアレイ21を照射する赤外線を赤外線検出素子24が検出して、回路基板22に出力する。回路基板22は制御回路25を備え、制御回路25は赤外線検出素子24を駆動する。そして、赤外線検出素子24が検出した個々の信号を制御回路25が処理して映像信号を生成しベース基板23に出力する。ベース基板23はインターフェイス回路26を備え、外部へ出力する出力信号を生成して外部機器へ出力する。つまり、赤外線センサー20は赤外線の分布を映像信号にして出力する赤外線カメラとなっている。図5bはセンサーアレイの構成を示す要部模式側断面図である。図5bに示すように、センサーアレイ21は基板2を備え、基板2上に赤外線検出素子24が搭載されている。基板2は第1の実施形態に記載された基板2と同様の形態となっている。つまり、基板2にはビアホール2cが形成されており、基板2の第1面2aには第1絶縁膜3が形成されている。ビアホール2cを囲む場所には、第3絶縁膜6が形成されている。第1絶縁膜3及び第3絶縁膜6は熱酸化により形成され、第3絶縁膜6は第1絶縁膜3より厚い膜となっている。また、基板2の第2面2bには第2絶縁膜4が設けられている。そして、ビアホール2cとビアホール2c内に設けられた導電体7とにより、貫通電極2dが構成されている。導電体7と第3絶縁膜6との間には導電体7を形成するためのシード膜5が配置されている。第1絶縁膜3上には下部電極27が設置され、下部電極27に重ねて焦電体28が設置されている。さらに、焦電体28上には上部電極29が設置されている。下部電極27、焦電体28、上部電極29等によりキャパシター30が構成され、キャパシター30は温度に基づいて分極量が変化する。キャパシター30を覆って第4絶縁膜31が設置されている。第4絶縁膜31には下部電極27に通ずる第1コンタクトホール32と、上部電極29に通ずる第2コンタクトホール33とが形成されている。第1絶縁膜3及び第4絶縁膜31上には配線としての第1配線36及び配線としての第2配線37が設置されている。第1配線36は第1コンタクトホール32を通じて下部電極27に接続されている。同様に、第2配線37は第2コンタクトホール33を通じて上部電極29に接続されている。第2配線37は導電体7と接続されている。第2面2bには端子38が配置され、端子38は導電体7と接続されている。さらに、端子38上には端子としてのバンプ39が設置されている。バンプ39は樹脂からなる凸部の表面に金属膜が配置され、当該金属膜は端子38と電気的に接続されている。回路基板22においてバンプ39と対向する場所には配線40が設置され、バンプ39は配線40に押圧されている。これにより、バンプ39は配線40と電気的に接続される。配線40は制御回路25と接続されている。従って、上部電極29は第2配線37、導電体7、端子38、バンプ39、配線40を介して制御回路25と接続されている。基板2と回路基板22との間には接着剤41が設置されている。そして、接着剤41が固化する過程で体積が収縮する性質を用いて、バンプ39が配線40に押圧されている。上部電極29と同様に、下部電極27も第1配線36、図示しない貫通電極や配線を介して制御回路25と接続されている。該貫通電極は貫通電極2dと同様の構造となっている。これにより、制御回路25はキャパシター30の下部電極27及び上部電極29と接続されているので分極量を検出してキャパシター30の温度を推定することができる。キャパシター30に照射される赤外線の量とキャパシター30の温度とは相関があるので、キャパシター30の温度から制御回路25はキャパシター30に照射される赤外線の量を推定する。尚、貫通電極2dの製造工程は第1の実施形態と同様の工程にて行う。赤外線検出素子24の製造方法は公知であり、説明は省略する。上述したように、本実施形態によれば、以下の効果を有する。1本実施形態によれば、第1絶縁膜3の厚みに比べて第3絶縁膜6の厚みが厚くなっている。従って、基板2と導電体7との間の距離が長くなっている為、基板2と導電体7との間における電気的浮遊容量が小さくなっている。その結果、赤外線センサー20は、赤外線検出素子24が出力する信号の高周波成分を減衰させずに出力することができる。2本実施形態によれば、貫通電極2dの製造工程の順番は第1の実施形態と同様の順番にて行っている。従って、第3絶縁膜6と導電体7との間にはシード膜5が設置され、シード膜5は基板2と同じ材質となっている。従って、基板2をエッチングすることによりシード膜5が形成できるので、CVD法を用いるより生産性良く貫通電極2dを製造することができる。尚、本実施形態は上述した実施形態に限定されるものではなく、種々の変更や改良を加えることも可能である。例えば上記実施形態で例示した各構成要素の形状、寸法、個数、設置位置等に関する具体的な記載は、適宜変更が可能である。変形例を以下に述べる。変形例1前記第1の実施形態では、溝部13及び第3絶縁膜6の平面視の形状を円環状にして貫通電極2dの断面形状を円形にした。溝部13、第3絶縁膜6及び貫通電極2dの形状はこれに限らず他の形状でもよい。例えば、溝部13、第3絶縁膜6及び貫通電極2dの断面形状は三角形、四角形、等の多角形でも良く、楕円形、長方形等の各種の形状を採用してもよい。また、第3絶縁膜6と貫通電極2dの平面視の形状は相似形でなくても良い。例えば、第3絶縁膜6を四角の枠状にして貫通電極2dを円形にしても良い。他にも、例えば、第3絶縁膜6を円環状にして貫通電極2dを四角柱にしても良い。基板2上に配線を設計するときにレイアウトを設計し易い形状にすることができる。変形例2前記第1の実施形態では、ステップS1の溝部形成工程にてフォトリソグラフィ法及びエッチング法を用いたが、他の方法を用いても良い。例えば、レーザー光を照射してシリコンを改質する方法や、研削して形成する方法等を用いても良い。生産性良く形成できる方法を採用しても良い。変形例3前記第1の実施形態では、ステップS11の支持部材除去工程を行ったが、ガラスサポートウェハー15が接着された状態のまま完成としても良い。製品の要求仕様に合わせた製造工程にしても良い。変形例4前記第2の実施形態では、樹脂からなる凸部の表面に金属膜が配置されたバンプ39を介して導電体7と配線40とを電気的に接続した。バンプは他の形態でも良い。図6は貫通電極とバンプの構造を示す模式側断面図である。図6に示すように、センサーアレイ42の導電体7を覆って端子43が形成されている。そして、端子43と対向する場所には配線40が設置され、配線40上にはバンプ44が設置されている。さらに、バンプ44は端子43と電気的に接続されている。導電体7に銅を用い、端子43はニッケル金属と金とが積層された膜やすずと銀とを主成分とする合金等の膜を採用することができる。バンプ44は金をメッキにて円錐形に形成したものが好ましく、電気抵抗を小さくすることができる。このような形態にすることにより、生産性良く実装し電気的な接続をとることができる。