複数のセルを単位としてデータ書き込みまたはデータ読み出しがされる不揮発性のメモリと、前記メモリを制御し、前記メモリのメモリ空間を複数のパーティションに区切って管理するコントローラとを具備し、前記コントローラは、データ書き込み要求がされた場合、書き込みデータのデータサイズを分割し、前記区切って管理される第1パーティションのデータ書き込みを行う期間に、前記区切って管理される第2パーティションの書き込みデータのデータ要求を行って前記書き込みデータの受信を行うメモリデバイス。前記コントローラは、データ読み出し要求がされた場合、読み出しデータのデータサイズを分割して、前記メモリからデータ読み出しを行う請求項1に記載のメモリデバイス。前記コントローラは、前記データサイズの分割が必要でない場合、書き込みデータまたは読み出しデータのデータサイズを最大化した前記複数のセルを単位としてデータ書き込みまたはデータ読み出しを行う請求項1または2に記載のメモリデバイス。前記データサイズを分割する単位は、前記データ書き込みまたはデータ読み出しが行われる複数のセルの単位である請求項1乃至3のいずれか1項に記載のメモリデバイス。前記コントローラが前記データサイズの分割が必要であるか否かを判定する基準は、以下の2つの条件を満たす場合である:1.少なくとも2つ以上の前記パーティションにデータ書き込みまたはデータ読み出しが要求されている場合2.前記データ書き込み要求または前記データ読み出し要求の各々のデータサイズが、前記複数のセルの単位以上ある場合請求項1乃至4のいずれか1項に記載のメモリデバイス。前記コントローラが前記データサイズ分割が必要であるか否かを判定する基準は、以下の3つの条件を満たす場合である:1.少なくとも1つ以上の前記パーティションにデータ書き込みまたはデータ読み出しが要求されている場合2.少なくとも1つ以上のクエリー要求がある場合3.前記データ書き込み要求または前記データ読み出し要求の各々のデータサイズが、前記複数のセルの単位以上ある場合請求項1乃至4のいずれか1項に記載のメモリデバイス。メモリデバイスへのアクセスの効率化を図ることができ、ホストデバイスへの応答性能も向上することができる。実施形態によれば、一態様に係るメモリデバイスは、複数のセルを単位としてデータ書き込みまたはデータ読み出しがされる不揮発性のメモリと、前記メモリを制御するコントローラであって、前記メモリのメモリ空間を複数のパーティションに区切って管理し、前記コントローラは、データ書き込み要求がされた場合、書き込みデータのデータサイズを分割し、前記区切って管理される第1パーティションのデータ書き込みを行う期間に、前記区切って管理される第2パーティションの書き込みデータのデータ要求を行って前記書き込みデータの受信を行う。<作用効果>第1の実施形態に係るメモリデバイスによれば、少なくとも下記1の効果が得られる。1メモリデバイス1へのアクセスの効率化を図ることができ、ホストデバイス2への応答性能も向上することができる。上記のように、本例に係るメモリコントローラ12は、データ処理の分割が必要であるか否かを判定する。具体的には、メモリコントローラ12は、各LogicalUnit67のコマンドキューにキューイングされているコマンドのうち書き込みwriteコマンドの数を調べ、その数によってデータ書き込み処理の分割を判定する。データ書き込み処理の分割の条件を満たす場合、メモリコントローラ12は、受信した書き込みデータを分割し、データ書き込みを行う。具体的には、図15で示したような場合、メモリコントローラ12は、受信したWriteコマンド1、2を分割する必要があると判定する。その結果、図15中の破線で囲って示したように、メモリコントローラ12は、ロジカルユニット67-1LUN1に前段のデータ書き込みのためにアクセスしているビジィBUSY期間1に、次のデータ書き込み対象であるロジカルユニット67-2LUN2の前段のデータ要求を行い、書き込みデータの受信を同様にホストデバイス2に対して行う。すなわち、メモリコントローラ12は、上記ビジィBUSY期間1に、次のデータ書き込み対象であるロジカルユニット67-2LUN2のデータ転送要求ReadytoTransferLUN2をホストデバイス2に行い、ホストデバイス2から書き込みデータの受信DataOutUPIULUN2を同様に受信する。このように、本例では、メモリデバイス1へのアクセスサイズを前段および後段の2つに分割し、始めにロジカルユニット67-1LUN1に対して前段の書き込みを行い、このロジカルユニット67-1LUN1の前段の書き込みの最中に、次のロジカルユニット67-2LUN2の前段の書き込みデータのリクエストとそのデータ受信を行う。そのため、例えば、図16に示すように、時刻t1とt2との間のビジィ期間Busyのロジカルユニット67-1LUN1に前段のデータ書き込みのためにアクセスしている間書き込みデータ:DT1~DTnに並行して、次のデータ書き込み対象であるロジカルユニット67-2LUN2の前段のデータ要求を行い、書き込みデータの受信を行うことができる。よって、即座に、時刻t3とt4との間のビジィ期間Busyのロジカルユニット67-2LUN2に前段のデータ書き込むこと書き込みデータ:DT1~DTnができる。同様に、このビジィ期間Busyの間に並行して、次のデータ書き込み対象であるロジカルユニット67-1LUN1の後段のデータ要求を行い、書き込みデータの受信を行うことができる。これにより、メモリデバイス1へのアクセスの効率化を図ることができ、ホストデバイス1への応答性能も向上することができる。このように、本例に係るUFS規格等では、データの送受信に関して、メモリデバイス1側が主導権を握っている。そこで、本例では、特性を生かし、NAND型フラッシュメモリへのアクセス性能が向上するページ単位でのサイズで書き込み、読み出し処理を分割する。そのため、1つの処理だけでメモリデバイス1が占有されることを防止することで、メモリデバイス1のアクセス効率を向上することができる。あわせて、ホストデバイス2への応答性能も向上することができる。ここで、本例で説明したUFS規格では、ホストデバイス2は、メモリデバイス1上の異なるロジカルユニットLUに対して独立にコマンドを発行することができる。また、各パーティションは、コマンドをキューイングすることができる。各々のパーティションに発行されたコマンドは、ホストデバイス2から見て、独立に動作するように見える必要がある。この制約をクリアするために、メモリデバイス1へのアクセスを伴うコマンドは、メモリデバイス1の内部状態に応じて、NAND型フラッシュメモリへのアクセス処理を分割する。分割の単位は、本例では、NAND型フラッシュメモリへの最大のアクセス単位であるページ単位や、消去ブロック単位などとすることが望ましい。これは、一度のデータ書き込み/データ読み出しのアクセスのサイズが大きい方が、NAND型フラッシュメモリ11へのデータ書き込み/データ読み出しの際のパフォーマンスが向上するという性質があるからである。このため、本例では、ステップS14の際、ホストデバイスApplicationClient2が発行しているコマンドが少なく、データ分割が必要でないときは、メモリデバイス1へアクセスするデータ単位を最大化本例では、ページ単位して、データ転送効率を上げる。一方、ステップS15の際、発行されているコマンドが多く、データ分割が必要なときは、ホストデバイス2への応答性能を上げるために、メモリデバイス1へのアクセス単位を分けるのである。2NAND型フラッシュメモリだけではなく、次世代の不揮発性メモリに対しても有利である。ここで、UFS規格は、不揮発性メモリに対応するインターフェース規格である。UFSメモリデバイスとしては、例えば、本例で説明したNAND型フラッシュメモリ11とコントローラ12とで構成されることを想定されている。しかしながら、本例に説明したNAND型フラッシュメモリ11だけではなく、例えば、ReRAMResistanceRandomAccessMemory、MRAMMagneticRandomAccessMemory等の次世代の不揮発性メモリを使用することも視野に入れているものである。そのため、NAND型フラッシュメモリ11だけでなく、上記のような次世代の不揮発性メモリに対しても有利である。[第2実施形態更にReadコマンドに関する一例]次に、第2実施形態に係るメモリデバイスについて、図17を用いて説明する。第2実施形態は、更にReadコマンドに関するものである。この説明において、上記第1の実施形態と重複する部分の詳細な説明を省略する。<データ分割判断フロー>図17のフローに則して、第2実施形態に係るデータ分割判断動作について、説明する。まず、ステップS21の際、メモリデバイス1は、ホストデバイス2から、書き込みWRITEコマンドまたは読み出しREADコマンドを受信する点で、上記第1の実施形態と相違する。続いて、ステップS22の際、メモリデバイス1は、上記受信した書き込みコマンドおよび読み出しREADコマンド中の全てのコマンドキューの内容を確認する。続いて、ステップS23の際、メモリデバイス1は、データ処理の分割が必要であるか否かを判定する。具体的には、メモリデバイス1は、各LogicalUnit67のコマンドキューにキューイングされているコマンドのうちwriteコマンドとreadコマンドの数を調べ、その数によって書き込み処理の分割を決める。本例の場合、分割する否かの判定基準は、例えば、次の通りである:1.キューイングされているWriteコマンドとReadコマンドの合計が2つ以上ある場合2.各々のWriteコマンド、Readコマンドによる書き込みサイズ、読み込みサイズが、1ページ以上ある場合このような上記2つの条件を満たす場合、メモリデバイス1は、Writeコマンド/Readコマンドを分割して、書き込みデータ/読み出しデータを分割し、データ書き込み/データ読み出しを行う。ここで、同様に、分割して書き込む/読み出すデータサイズは、ページ単位である。以後、上記第1実施形態と同様の処理を行い、データ分割判断を終了する。その他の構成、動作等に関しては、上記第1の実施形態と実質的に同様である。<作用効果>上記のように、第2実施形態に係るメモリデバイスによれば、少なくとも上記1乃至2と同様の効果が得られる。さらに、第2実施形態に説明したように、必要に応じて、データ読み出しの場合にも同様に適用でき、同様の効果を得ることが可能である。[第3実施形態更にクエリーリクエストに関する一例]次に、第3実施形態に係るメモリデバイスについて説明する。第3実施形態は、更にクエリーリクエストを判断基準に入れて判定するものである。この説明において、上記第1の実施形態と重複する部分の詳細な説明を省略する。<データ分割判断フロー>図示は省略するが、上記ステップS13等の際、メモリデバイス1は、データ処理の分割が必要であるか否かを判定する。具体的には、メモリデバイス1は、各LogicalUnit67のコマンドキューにキューイングされているコマンドのうちwriteコマンドとreadコマンドの数を調べ、その数によって書き込み処理の分割を決める。本例の場合、分割する否かの判定基準は、例えば、クエリーリクエストQueryRequestを加えた、次の通りである点で、相違する:1.キューイングされているWriteコマンド、Readコマンド合計が1つ以上ある場合2.キューイングされているQueryRequestコマンドが1つ以上ある場合3.各々のWriteコマンド、Readコマンドによる書き込みサイズ、読み込みサイズが、1ページ以上ある場合ここで、クエリーリクエストQueryRequestとは、主にメモリデバイス1の情報の取得のために用いられるものである。例えば、ホスト2からのメモリデバイス1のコンフィギュレーション情報の変更および出力要求等をいう。クエリーリクエストと上記データ転送要求との関係については、クエリーリクエストの方の処理が問い合わせの処理で処理時間も短いので、優先的に処理をされる。また、データを分割したライト/リード動作においてクエリーリクエストがいつ実行されるのかについては、仕掛中のwriteread処理が終わり次第、クエリーの処理を行う。このような上記3つの条件を満たす場合、メモリデバイス1は、書き込みデータ/読み出しデータを分割し、データ書き込/データ読み出しみを行う。ここで、同様に、分割して書き込む/読み出すデータサイズは、ページ単位である。以後、上記第1実施形態と同様の処理を行い、データ分割判断を終了する。その他の構成、動作等に関しては、上記第1の実施形態と実質的に同様である。<作用効果>上記のように、第3実施形態に係るメモリデバイスによれば、少なくとも上記1乃至2と同様の効果が得られる。さらに、第3実施形態に説明したように、必要に応じて、クエリーリクエストを判断に加え、同様に適用でき、同様の効果を得ることが可能である。[第4実施形態更にReadコマンドに関する一例]次に、第4実施形態に係るメモリデバイスについて説明する。この説明において、上記第1の実施形態と重複する部分の詳細な説明を省略する。<データ分割判断フロー>ここで、ロジカルユニット67にはアクセスの優先度が設定できる。そこで、本例では、例えば、上記ステップS13の際などに、より高優先のロジカルユニット67に対するアクセス処理の場合には分割を行わない点で、上記実施形態と相違する。例えば、ロジカルユニット67-1LUN1の方が、ロジカルユニット67-2LUN2よりもより優先度が高い場合を一例に挙げる。この場合、ロジカルユニット67-1LUN1とロジカルユニット67-2LUN2に対して、ホスト1から2つのwriteコマンド1、2が発行されると、例えば、上記ステップS13の際に、メモリコントローラ12は、上記のようなデータ分割処理を行わない。この場合、メモリコントローラ12は、まず、writeコマンド1に対するロジカルユニット67-1LUN1のデータ書き込みを行う。<作用効果>上記のように、第4実施形態に係るメモリデバイスによれば、少なくとも上記1乃至2と同様の効果が得られる。さらに、必要に応じて、第4実施形態を適用することが可能である。本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。例えば、上記の実施形態では、メモリデバイスがホストに転送を要求する書き込みデータ部分は、メモリの1ページ分のサイズであるが、この書き込みデータ部分のサイズは1ページ分に限られず、ページサイズの整数倍であっても良い。また、上記の実施形態では、書き込み要求がページの先頭からの書き込み要求に相当しない場合、書き込みデータの先頭から、書き込み先のページの終端までに相当するサイズの部分を1番目の書き込みデータ部分として要求しているが、その書き込み先のページの終端までに相当するサイズの部分と、それに続くページサイズまたは、ページサイズの整数倍のデータとを合わせて、1番目の書き込みデータ部分として要求しても良い。1...メモリデバイス、2...ホストデバイス、11...NAND型フラッシュメモリ、12...メモリコントローラ、67...ロジカルユニットコントローラによりメモリ11のメモリ空間を複数のパーティションに区切って管理されるもの。[参考例]実施形態の説明に先立ち、参考例について簡単に説明する。参考例として、クライアントサーバモデルに基づくメモリシステムおよび基づかないメモリシステムについて説明する。クライアントサーバモデルに基づかないメモリデバイスとして、SDTMカードおよびeMMCを例に取る。図1は、メモリデバイスSDTMカードまたはeMMCとホストデバイスとの間のデータ書き込みの際の通信の例を示している。図1に示されているように、ホストデバイスは書き込みコマンドを発行することにより、書き込みを開始する。書き込みコマンドは、書き込みデータに割り当てられた論理アドレスを含んでいる。論理アドレスは、書き込みデータの開始位置に対応する。メモリデバイスは、書き込みコマンドを受け取ると、レスポンスを返す。ホストデバイスは、レスポンスを受け取ると、メモリデバイスに書き込まれるべきデータ書き込みデータを転送する。書き込みデータは、複数の書き込みデータ部分に分割されて転送される。書き込みデータ部分の大きさは、SDTMカードまたはeMMCの規格に基づいて予め定められている。メモリデバイスは、データを受け取れる間は、レディー/ビジー信号を用いてレディー状態を通知する。メモリデバイスは、受け取ったデータを逐次、メモリデバイス内のメモリに書き込む。一方、例えばメモリデバイスのバッファが一杯になる等の理由でメモリデバイスがデータを受け取れなくなると、メモリデバイスは、ホストデバイスにビジー状態を通知する。メモリデバイスのビジー状態の間は、ホストデバイスはデータの転送を中断する。ビジー状態が解除されると、ホストデバイスはさらなる書き込みデータ部分データを送信する。このようにして、書き込みデータの全体が送信されると、メモリデバイスは、書き込み停止コマンドを送信する。メモリデバイスは、書き込み停止コマンドを受け取るとレスポンスを返し、書き込みは終了する。このように、データの書き込みの位置はホストデバイスにより指定され、書き込みデータ部分の大きさも規格により定められている。すなわち、参考例のメモリシステムでは、ホストデバイスがデータ転送の主導権を有しており、ホストデバイスが、メモリデバイスに指示を出し、メモリデバイスはその指示に従う。メモリデバイスが有する自由度は小さい。図2は、クライアントサーバモデルに基づくメモリデバイスとホストデバイスとの間のデータ書き込みの際の通信の例を示している。図2に示されているように、ホストデバイスは書き込みコマンドを発行することにより、書き込みを開始する。書き込みコマンドは、書き込みの位置を指定する論理アドレスおよび、この書き込みコマンドの対象の書き込みデータのサイズの情報を含んでいる。書き込みコマンドを受け取ると、メモリデバイスは、書き込みデータの転送要求の内容を決定する。転送要求には、書き込みデータのうちのメモリデバイスがホストデバイスからの転送を望む部分の大きさおよびオフセットアドレスが含まれることになっている。オフセットアドレスは、メモリデバイスが転送を望む部分の位置を特定するためのものである。ホストデバイスは、転送要求を受け取ると、要求されたデータ部分をメモリデバイスに転送する。メモリデバイスは、受け取ったデータ部分をメモリに書き込むことと、別のデータ部分の転送要求を送信することと、を実行する。この書き込みと転送要求は、書き込みデータ全体が書き込まれるまで継続する。書き込みデータ全体の書き込みの成功または失敗に応じて、メモリデバイスはホストデバイスに相応するレスポンスを送信する。このように、図2の例では、メモリデバイスが書き込みデータ部分を決定し、転送要求を送信する。この書き込みにおいて、規格によって定められている事項と定められていない事項がある。例えば、メモリデバイスによる転送要求内のオフセットアドレスがシーケンシャルであるかランダムであるかはホストデバイスにおいて任意に設定され、オフセットアドレスの選択は、この設定に従わなければならない。一方、例えば、転送要求によって指定されるデータ部分の大きさは、仕様において定められていない場合がある。<ホストデバイスとメモリデバイスとの関係について>次に、図3を用い、ホストデバイスとメモリデバイスとの関係について簡単に説明する。例えば、上記UFSで標準化されるデータ書き込みWRITE処理では、ホストデバイスから、論理ブロックアドレスと長さが指定される。これを受けたメモリデバイスは、自身のNAND型フラッシュメモリへのデータ書き込みについて、1度に書くか複数回に分けて書くかについての制約は受けず、メモリデバイス側の都合でハンドリングできる。図示するように、また、上記UFSでは、ホストデバイス中のApplicationClientは、メモリデバイス中の複数のLogicalUnitのそれぞれに対して、コマンドを発行できる。LogicalUnit毎に発行されたコマンドは、各々独立して動作することが求められる。すなわち、ApplicationClient側からは、複数のLogicalUnitが独立、平行して稼働しているように見える必要がある。しかしながら、一般的にNAND型フラッシュメモリへのアクセスは、CPUの処理時間に比べて長い時間を必要とする。このため、1つのLogicalUnitに長大なデータのアクセスが要求されると、他のLogicalUnitの動作が阻害され、平行動作ができなくなり、ホストデバイス側への応答性能も劣化する。一方で、メモリデバイスが有するNAND型フラッシュメモリへのデータ書き込みには最低限の書き込みサイズの制約がある。そのため、一度の書き込みサイズが大きい方が、NAND型フラッシュメモリへのデータ書き込みの際のパフォーマンスが向上するという性質がある。以下に、このような知見に基づいて構成された実施形態について図面を参照して説明する。なお、以下の説明において、略同一の機能及び構成を有する構成要素については、同一符号を付し、重複説明は必要な場合にのみ行う。また、以下に示す各実施形態は、この実施形態の技術的思想を具体化するための装置や方法を例示するものであって、実施形態の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。実施形態の技術的思想は、特許請求の範囲において、種々の変更を加えることができる。[第1実施形態]図4は、第1実施形態に係るメモリデバイスを概略的に示している。図4は、メモリデバイスのハードウェア上の構成を示している。図4に示されているように、メモリデバイス1は、ホストデバイス以下、単にホストと称する場合がある2と通信できるように構成されている。メモリデバイス1とホスト2は、少なくとも、ホスト2からの書き込み要求に対して、メモリデバイス1が書き込みデータの部分のサイズおよび位置を指定できる方式でホスト2と通信する。より具体的には、メモリデバイス1とホスト2、クライアントサーバモデルに基づいて通信する。メモリデバイス1は、ターゲットとして動作し、ホスト2はイニシエータとして動作する。さらに具体的な例として、メモリデバイス1はUFSメモリデバイスであり、ホスト2はUFSメモリデバイスをサポートするホストである。メモリデバイス1は、少なくとも、不揮発性の半導体メモリ11と、メモリ11を制御するためのメモリコントローラ12とを含んでいる。メモリ11は、複数ビットからなる特定の書き込み単位でデータの書き込みおよび読み出しを行う。さらに、メモリ11は、複数の書き込み単位からなる消去単位でデータを消去する。例えば、メモリ11は1つまたは複数のNAND型フラッシュメモリからなる。メモリ11がNAND型フラッシュメモリである場合、メモリ11は、ページ単位でデータの書き込みおよび読み出しを行う。ページは、複数の接続されたメモリセルの集合のメモリ空間からなり、固有の物理アドレスを割り当てられている。メモリ11は、複数のメモリセルからなるメモリセルアレイと、メモリセルとの間でデータの入出力を行うページバッファとを備えている。ページバッファは、1ページ分のデータを保持する。メモリ11へのデータの書き込みを行う場合、メモリコントローラ12は、書き込みコマンドとともに、書き込み先を示すページアドレスと1ページ分の書き込みデータとをメモリ11に送信する。メモリ11は、メモリコントローラ12から受信した書き込みデータをページバッファに格納し、ページバッファ内の書き込みデータをページアドレスで指定されたメモリセルへと書き込む。このメモリセルへの書き込み動作を開始すると、メモリ11はメモリコントローラ12に対して動作中であることを示すビジー信号を出力する。引き続きデータを書き込む場合、ビジー信号がレディー信号に切り替わった後、次のページアドレスに対して上記と同様の動作を行う。メモリ11からのデータの読み出しを行う場合、メモリコントローラ12は、読み出しコマンドとともに、読み出し先を示すページアドレスをメモリ11に送信する。メモリ11は、ページアドレスで指定されたメモリセルからページバッファに1ページ分のデータを読み出す。このメモリセルからの読み出し動作を開始すると、メモリ11はメモリコントローラ12に対してビジー信号出力する。そして、ビジー信号がレディー信号に切り替わった後、ページバッファに格納された読み出しデータがメモリコントローラ11に出力される。引き続きデータを読み出す場合、次のページアドレスに対して上記と同様の動作を行う。また、メモリ11がNAND型フラッシュメモリである場合、メモリ11は、ブロック単位でデータの消去を行う。各ブロックは、連続する物理アドレスを有する複数のページからなる。各メモリセルは、いわゆる積層ゲート構造のMOSFETmetaloxidesemiconductorfieldeffecttransistorからなる。各セルトランジスタは、浮遊ゲート電極に蓄えられる電子の数に応じて閾値電圧が変化し、この閾値電圧の違いに応じた情報を記憶する。メモリ11がNAND型フラッシュメモリである場合、セルトランジスタが2つ以上の閾値電圧の異なる状態を取り得る、つまりメモリセルが多値多ビットを記憶できるように、メモリ11が構成されていてもよい。以下の説明では、便宜上、書き込み単位をページとし、消去単位をブロックとする。しかしながら、メモリ11は、必ずしもNAND型フラッシュメモリに限られない。メモリデバイス1は、I/O21、コアロジック部22、I/O23を含んでいる。I/O21は、メモリデバイス1がホスト2と接続するためのハードウェア上の構成を含んでいる。メモリデバイス1がUFSメモリデバイスである場合、メモリデバイス1とホスト2との間の信号には、RESET、REF_CLK、DOUT、DOUT_c、DIN、DIN_c、VCC、VCCQ、VCCQ2、VDDi、VDDi2、VDDi3が含まれる。RESET、REF_CLK、DOUT、DOUT_c、DIN、DIN_cは、ホスト2とI/O21との間で通信される。RESETは、ハードウェアリセット信号である。REF_CLKは、参照クロックである。DOUTとDOUT_cは差動信号対を形成し、ホスト2からメモリデバイス1へ送信される信号である。DINとDIN_cは差動信号対を形成し、メモリデバイス1からホスト2へ送信される信号である。VCC、VCCQ、VCCQ2は、メモリ11およびコアロジック部31に供給される電源電圧である。VDDi、VDDi2、VDDi3は、コアロジック部31に供給され、コアロジック部31内に電圧レギュレータが設けられる際の入力端子である。コアロジック部22は、メモリコントローラ12のうちのI/Oを除く主要部分である。I/O23は、メモリコントローラ12がメモリ11と接続するためのハードウェア上の構成を含んでいる。コアロジック部22は、ホストインターフェース31、バッファ32、データバス33、メモリインターフェース34、バッファ35、ECC回路36、制御バス41、CPU42、ROM43、ワークRAM45、レジスタ46を含んでいる。I/O21は、ホストインターフェース31と接続されている。ホストインターフェース31は、メモリデバイス1とホスト2が通信するのに必要な処理を行なう。より具体的には、ホストインターフェース31は、メモリデバイス1とホスト2がともに準拠している通信プロトコルに則ってメモリデバイス1とホスト2との間の通信を担う。メモリデバイス1がUFSメモリデバイスである場合、例えば、ホストインターフェース31は、UFSインターフェースである。UFSインターフェースは、物理層についてはM-PHY規格に則っており、リンク層についてはUniPro規格に則っている。ホストインターフェース31は、バッファ32と接続されている。バッファ32は、ホスト2からメモリデバイス1に送信されたデータをホストインターフェース31を介して受け取り、これを一時的に保持する。また、バッファ32は、メモリデバイス1からホストインターフェース31を介してホスト2へ送信されるデータを一時的に保持する。バッファ32はデータバス33と接続されている。I/O31は、メモリインターフェース34と接続されている。メモリインターフェース34は、メモリコントローラ12がメモリ11と通信するのに必要な処理を行なう。より具体的には、メモリインターフェース34は、コアロジック部22からの指示をメモリ11が認識可能な形態で送信する。メモリ11がNAND型フラッシュメモリである場合、メモリインターフェース34は、NANDフラッシュインターフェースである。メモリインターフェース34は、バッファ35と接続されている。バッファ35は、メモリ11からコントローラ12に送信されたデータをメモリインターフェース34を介して受け取り、これを一時的に保持する。また、バッファ35は、コントローラ12からメモリ11にメモリインターフェース34を介して送信される予定のデータを一時的に保持する。バッファ35はデータバス33と接続されている。メモリインターフェース34およびバッファ35は、ECCerrorcorrectingcode回路36と接続されている。ECC回路36はまた、データバッファ24と接続されている。ECC回路36は、ホスト1からの書き込みデータをデータバス33を介して受け取り、書き込みデータにエラー訂正符号を付加し、エラー訂正符号を付された書き込みデータをバッファ35に供給する。また、ECC回路36は、メモリ11から供給されたデータをバッファ35を介して受け取り、このデータに対してエラー訂正符号を用いてエラー訂正を行い、エラー訂正されたデータをデータバス33に供給する。データバス33は、制御バス41と接続されている。制御バス41には、CPUcentralprocessingunit42、ROMreadonlymemory43、RAMrandomacccessmemory45、レジスタ46が接続されている。CPU42、ROM43、RAM45、レジスタ46は、制御バス41を介して相互に通信する。CPU42は、メモリデバイス1の全体の動作を司る。そして、CPU42は、ROM43に格納されている制御プログラム命令に従って所定の処理を実行する。CPU42は、制御プログラムに従ってホスト2から受けたコマンドに従ってメモリ11に対する所定の処理を実行したりする。ROM43は、CPU42により制御されるなどを格納する。RAM45は、CPU42の作業エリアとして使用され、CPU42の作業に必要な変数等を一時的に記憶する。レジスタ46は、メモリデバイス1の動作に必要な種々の値を保持する。また、レジスタ46は、ホスト2が、メモリデバイス2を制御するのに必要な種々の値を保持する。制御バス41には、ホストインターフェース31、バッファ32、メモリインターフェース34、バッファ35が接続されている。CPU42は、制御プログラムやホスト2からの指示に基づいて、ホストインターフェース31、バッファ32、メモリインターフェース34、バッファ35を制御する。メモリコントローラ12には、アナログポート回路51が設けられていてもよい。メモリデバイス1は、例えば、プリント基板上に半田実装される埋め込み型でも良いし、ホスト2に設けられたカードスロットに対して脱着可能なリムーバブル型でも良い。図5は、封止された形態のメモリデバイス1の例を示している。図5に示されているように、プリント基板201上にチップ状の複数のメモリ11が積層されている。各メモリ11は、プリント基板201上の配線パターン図示せずにワイヤ202により接続されている。チップ状のメモリコントローラ12も、プリント基板201上に置かれ、ワイヤ202により配線パターンに接続されている。プリント基板201の裏面には、例えば図示せぬ外部端子例えば、BGAballgridarrayが設けられている。外部端子には、図3に示した信号RESET、REF_CLK、DOUT、DOUT_c、DIN、DIN_c、VCC、VCCQ、VCCQ2、VDDi、VDDi2、VDDi3が含まれる。RESET、REF_CLK、DOUT、DOUT_c、DIN、DIN_cが割り当てられ、この外部端子を介してメモリデバイス1外部のホスト2との間で信号を通信する。プリント基板201、メモリ11、メモリコントローラ12、ワイヤ202は、例えば樹脂製のパッケージ203により封止されている。次に、図6に、メモリデバイス1の構成の別の視点を示す。より具体的には、図6は、メモリデバイス1の論理構成、すなわち機能ブロックを示している。各ブロックは、ハードウェア、コンピュータソフトウェアのいずれかまたは両者を組み合わせたものとして実現されることが可能である。各機能ブロックが、ハードウェアとして実行されるか、またはソフトウェアとして実行されるかは、具体的な実施態様またはシステム全体に課される設計制約に依存する。当業者は、具体的な実施態様ごとに、種々の方法でこれらの機能を実現し得るが、いずれの実現の手法も実施形態の範疇に含まれる。また、各機能ブロックが、以下の具体例のように区別されていることは、必須ではない。例えば、一部の機能が以下の説明において例示されている機能ブロックとは別の機能ブロックによって実行されてもよい。さらに、例示のブロックがさらに細かい機能サブブロックに分割されていてもよい。どのブロックによって特定されるかによって実施形態が限定されるものではない。メモリデバイス1は、ターゲットポート61、ルータ62、デバイスマネージャ63、デスクリプタ64、アトリビュート65、フラグ66、複数のLUlogicalunit:論理単位67-1~67-nを含んでいる。ターゲットポート61は、メモリデバイス1がホスト1と通信可能に接続されるためのポートであり、例えばホストインターフェース31に対応する。ルータ62は、ホスト2から受信された通信タスク、コマンド、データ、クエリー等を宛先のLU67にルーティングする。ホスト2は、コマンドの処理またはタスク管理機能を、1つのLU67を宛先とする要求を通じて要求する。LU67同士は、アドレス例えばLUNlogialunitnumberにより相互に識別されることが可能である。LUNは、例えば、図7に示されているように、メモリデバイス1とホスト2との間の通信パケットに含められることが可能である。図7に示されているように、パケット101は、LUN102と、実体部103を含んでいる。LUN102は、例えばパケット101のヘッダに含められることが可能である。実体部103は、パケットの機能に固有の内容、例えばコマンド、データ、各種のパラメータ等を含んでいる。各パケットの宛先のLU62は、LUNにより一意に特定される。UFSメモリデバイスでは、メモリデバイス1とホスト2との間のパケットはいずれもヘッダを含んでおり、ヘッダ内にLUNが記述されている。ルータ62は、ホスト2から受信された通信タスク、コマンド、データ、クエリーを、この通信中のLUNに基づいて、宛先のLU67にルーティングする。また、ルータ62は、複数のLU67からホスト2宛ての通信を例えば時分割によって適当な順序でターゲットポート61に送信する。ルータ62は、例えばCPU42、ROM43、レジスタ46により実現される。すなわち、CPU42によって、ROM43中のプログラムが、レジスタ46中の値を参照しながら実行されることを通じて実現される。デバイスレベルマネージャ63は、デバイスレベルの動作およびコンフィギュレーションの管理を行なう。デバイスレベルの管理には、例えば、メモリデバイス1の電力管理、スリープ等の制御等が含まれる。デバイスレベルのコンフィギュレーションには、デスクリプタの組を保持すること等が含まれる。デバイスレベルマネージャ63は、ホスト2からのメモリデバイス1のコンフィギュレーション情報の変更および出力要求であるクエリー要求のようなコマンドを処理する。デバイスレベルマネージャ63は、例えばCPU42、ROM43、レジスタ46により実現される。すなわち、CPU42によって、ROM43中のプログラムが、レジスタ46中の値を参照しながら実行されることを通じて実現される。デスクリプタ64、アトリビュート65、フラグ66は、例えばワークRAM45中のデータとして実現される。デスクリプタ64は、予め定義されたフォーマットのデータ構造を有し、メモリデバイス1についての何らかの特徴を記述するためのものである。デスクリプタ64には、例えば、メモリデバイス1にアクセスするのに必要なデバイスクラス、サブクラス、プロトコル等が含まれる。アトリビュート65は、メモリデバイス1に与えられた設定を示す変更可能または読み出し専用のパラメータである。アトリビュート65には、例えば、メモリデバイス1とホスト2との間で転送可能なデータの最大値等が含まれる。フラグ66は、種々の項目についての択一的な論理値からなり、例えば真または偽、あるいは0または1等により表わされる。各LU67は、例えばメモリ11、メモリインターフェース34、バッファ35、ECC回路36、CPU42、ROM43、レジスタ46により実現される。各LU67は、相互に独立して、ホスト2からの処理を実行する。したがって、各LUはメモリ11、インターフェース31、バッファ35、ECC回路36、CPU42、ROM43、レジスタ46等の資源の一部を利用して実現される。各LUは、上記のようにホスト2からは1つのLUを特定するLUNによって相互に区別される。ホスト2からのコマンドは指定されたLU67によって実行される。各LU67は、デバイスサーバ71、タスクマネージャ72、メモリ領域73を含んでいる。メモリ領域73は、メモリ11のメモリ領域のうちの一部から構成され、ホスト2からの書き込みデータを実際に格納する。デバイスサーバ71およびタスクマネージャ72は、例えばCPU42、ROM43、レジスタ46により実現される。すなわち、CPU42によって、ROM43中のプログラムが、レジスタ46中の値を参照しながら実行されることを通じて実現される。デバイスサーバ71は、ホスト2から受信されたLUレベルの処理を要求するコマンドを解釈し、実行する。そのような処理には、例えば、データの書き込み、読み出し、消去等が含まれる。LU67はメモリ領域73を含んでいるので、デバイスサーバ71は、少なくともメモリ領域73メモリ11を制御する機能を有している。タスクマネージャ72は、複数のコマンドタスクの実行の順序を制御し、タスク管理機能を提供する。上記のように、デバイスサーバ71は、メモリ11の制御に関する処理を行なう。そのような処理には、論理アドレスと物理アドレスの変換が含まれる。論理アドレスは、ホスト2によって、ホスト2がメモリデバイス1に書き込むことを望むデータに割り当てられるアドレスである。物理アドレスは、上記のように、メモリ11の書き込み領域ページまたは消去領域ブロックを特定するためのアドレスである。デバイスサーバ71は、自身に対応するメモリ領域73によるデータの記憶状態を管理する。記憶状態の管理とは、どの物理アドレスのページまたは物理ブロックが、どの論理アドレスのデータを保持しているかの関係、およびどの物理アドレスのページまたは物理ブロックが消去状態何も書き込まれていない、または無効なデータを保持している状態であるかを管理することを含んでいる。その管理のために、デバイスサーバ71は、例えば論理アドレス物理アドレス変換テーブル以下、単に変換テーブルと称する場合があるを保持している。変換の例として、例えば、図8に示されているように、割り当てをブロックとすることができる。各ブロック中の各ページに対して、固定の論理アドレスオフセットが割り当てられている。図8は、メモリ11の書き込み単位の大きさが16kBであり、論理アドレスが512Bサイズのデータごとに割り当てられている例を示している。次に、図9および図10を参照して、データ書き込みの際の動作について説明する。図9は、第1実施形態に係るLU67をより詳細に示す機能ブロック図である。図9は、第1実施形態に係るデータ書き込み時の通信の様子を示している。複数のLU67のうち、少なくとも1つ、典型的には全てが以下に図9を参照して説明する構成を有している。図9に示されているように、デバイスサーバ71は、管理部81と、コマンド解析部82と、転送要求生成部83と、メモリ制御部84を含んでいる。管理部81は、デバイスサーバ71の全体を管理する。コマンド解析部82は、ホスト2からルータ62を介してコマンドを受信する。コマンド解析部82は、受信されたコマンドを解析する。コマンド制御部82は、書き込みコマンドを受信すると、転送要求生成部83に、転送要求の決定生成を要求する。この転送要求生成部83への要求は、コマンド解析部82が直接行なってもよいし、管理部81により行われてもよい。転送要求生成部83は、要求を受けると、書き込みコマンドに含まれている書き込みデータのサイズおよびアドレスに基づいて転送要求を生成する。メモリ制御部84は、管理部81の指示に従って、メモリ11に対するあらゆる指示の発行を担う。次に、図10を参照して、データ書き込み時のシーケンスについて説明する。本例は、1つのLU67に対するデータ書き込み要求に関する。このため、各通信はいずれも、この1つのLU67とホスト2との間の通信パケットに相当する。図10に示されているように、書き込みコマンドがホスト2からメモリデバイス1に送信される。書き込みコマンドは、図11に示されているように、少なくとも、LUN102、書き込み指示111、アドレス112、書き込みデータサイズ113を含んでいる。アドレス112は、書き込みデータが書き込まれる位置論理アドレスである。書き込みデータサイズ113は、書き込みデータの全体のサイズを示す。UFSメモリシステムでは、データ、コマンド、クエリー等はいずれもパケットによって転送される。メモリデバイス1およびホスト2がUFSメモリシステムである場合、書き込みコマンドは、コマンド転送パケットに相当する。パケットはヘッダを含み、パケットの実体部にコマンド記述部が含まれており、コマンド記述部にSCSIsmallcomputersysteminterfaceコマンドが格納されている。SCSIコマンド中に、書き込みコマンド111、アドレス112、書き込みデータサイズ113が含まれている。書き込みコマンドは、宛先のLU67中のコマンド解析部82により受信される。受信されたコマンドが書き込みコマンドであると、コマンド解析部82は、直接または管理部81を介して転送要求生成部83に転送要求の生成を要求する。生成要求を受け取ると、転送要求生成部83は、メモリ11の特性を考慮して、具体的には、書き込みデータの論理アドレスおよびサイズを考慮して、転送要求を生成する。より具体的には、まず、転送要求生成部83は、書き込みデータの論理アドレスを参照して、書き込み要求が書き込み先のページの先頭からの書き込み要求に相当するかを検査する。本例では、論理アドレスは0x0000であり、これは、ブロックすなわちページの先頭からの書き込み要求に相当する。転送要求生成部83は、このことを知得すると、書き込みデータのうちの、1ページのサイズに等しい部分の転送をホスト2に要求する。メモリ11は、ページ単位でデータ書き込みを行なうので、書き込みデータのうちの1ページと同じサイズの部分書き込みデータ部分ごとにデータを受信すると、効率よくデータを書き込めるからである。逆に、例えばページの1.5倍のサイズなどであると、書き込みデータ部分のさらに一部をバッファに一時格納する必要が生じる等の理由により、データ書き込み効率が低下する可能性がある。このように、書き込み要求が書き込み先ページの先頭からの書き込みに相当するのであれば、転送要求生成部83は、書き込みデータ全体の先頭からページサイズの部分の転送を要求する。より具体的には、本例に従うと、論理アドレスが0x0000からの16kBサイズの書き込みデータ部分の転送要求が生成される。この転送要求は、図10に示されているように、管理部81、ルータ62を介してホスト2に送信される。なお、書き込み要求がページの先頭からの書き込み要求に相当しない場合については、第2実施形態において説明する。転送要求は、図12に示されているように、LUNヘッダ102、転送データアドレス121、転送データサイズ122を含んでいる。転送データアドレス121は、LU62が転送を要求する、書き込みデータ部分のオフセットアドレスを示す。転送データサイズ122は、対応する書き込みデータ部分のサイズを示す。メモリデバイス1およびホスト2がUFSメモリシステムである場合、転送要求は、転送要求パケットに相当する。転送要求パケットは、パケットの実体部において、LU62がデータ転送の準備ができたことを示すとともに、転送データアドレス121、転送データサイズ122を含んでいる。図10に示されているように、ホスト2は、転送要求を受信すると、この転送要求に応じた書き込みデータ部分を送信する。データ転送は、図13に示されているように、LUNヘッダ102、データ131を含んでいる。メモリデバイス1およびホスト2がUFSメモリシステムである場合、データ転送は、データ転送パケットにより行なわれる。データ転送パケットは、パケットの実体部において、転送すべきデータを含んでいる。ホスト1からの書き込みデータ部分は、メモリデバイス2において、より具体的には、対応する転送要求を発行したLU67によって受信される。受信された書き込みデータ部分は、メモリ制御部84の制御によってメモリ領域73の適切な位置に書き込まれる。次いで、転送要求生成部83は、次の転送要求を生成する。この転送要求は、書き込みデータ全体のうちの最初の書き込みデータ部分に続くページサイズの部分の転送を要求する。この2番目の書き込みデータ部分は、論理アドレスが0x0020からの16kBのサイズの書き込みデータ部分に相当する。転送要求はホスト2に送信される。次いで、対応するデータ部分が、1番目のデータ部分を参照して説明したのと同様の手順でメモリ領域73に書き込まれる。以下、同様の処理が繰り返される。すなわち、転送要求生成部83は、2番目の書き込みデータ部分に続く論理アドレス0x0040からの16kBサイズの3番目の書き込みデータ部分の転送の要求を生成する。これに応じて、対応するデータ部分が、メモリ領域73に書き込まれる。さらに、転送要求生成部83は、3番目の書き込みデータ部分に続く論理アドレス0x0060からの16kBの16kBサイズの最後の書き込みデータ部分の転送の要求を生成する。これに応じて、対応するデータ部分が、メモリ領域73に書き込まれる。最後の書き込みデータ部分の大きさも16kBである。書き込みデータのサイズがページサイズの整数倍であり、かつ書き込み要求がページの先頭からの書き込み要求に相当していたからである。最後の書き込みデータ部分の転送要求の送信および書き込みが終了すると、対応するLU67のデバイスサーバより具体的には管理部81は、書き込み成功の旨のレスポンスをホスト2に送信する。こうして、データ書き込みが完了する。以上説明したように、第1実施形態に係るメモリデバイスは、ホスト2からのデータ書き込み要求に対して転送されるべき各書き込みデータ部分の大きさを決定する権限を有しており、かつページサイズの書き込みデータ部分の転送を要求する。このため、1度に転送される書き込みデータ部分は、ページサイズを有するとともにその先頭および終端が書き込み先のページの先頭および終端と一致する。すると、メモリデバイス2は、受信された書き込みデータ部分をメモリ11に書き込むのと並行して次の書き込みデータ部分を受信できる。データの書き込み中はメモリはビジー状態となるが、メモリ11は書き込みデータを受け取れることに基づく。このような書き込みシーケンスにより、メモリ11は効率よく書き込みを行なえる。また、データを書き込む部分にデータが既に記憶されているかにかかわらず、一度データが書き込まれたページに対してそのデータを消去せずに再度データを書き込むことが禁止されているメモリにおいては、メモリのページのサイズ以上の単位で論理アドレスと物理アドレスとの変換を行う場合、ページの部分的な書き込みが生じないようにホスト2から書き込みデータ部分が転送されないと、書き込み効率が低下する。例えば、論理アドレスと物理アドレスの変換において、0x0000から0x0019までの論理アドレスがメモリ11の第1ページの物理アドレスに対応し、0x0020から0x0039までの論理アドレスがメモリ11の第2ページの物理アドレスに対応しているとする。ここで、論理アドレス0x0010からの16kBサイズの書き込みデータ部分がホストから転送されると、論理アドレス0x0010から0x0019までのデータが第1ページの半分に記憶され、論理アドレス0x0020から0x0029までのデータが第2ページの半分に記憶される。この後、メモリデバイスは、論理アドレス0x0000から8kBサイズの書き込みデータ部分をホストから受信すると、第1ページへの再書き込みが禁止されているため、第1ページに記憶された論理アドレス0x0010から0x0019までのデータを読み出して、ホストから受信した論理アドレス0x0000から0x0009までの書き込みデータ部分とともに、新たな第3ページに記憶しなければならない。この第3ページへの書き込み後、x0000から0x0019までの論理アドレスはメモリ11の第3ページの物理アドレスに対応付けられる。このように、ページの部分的な書き込みを行うと、ページの未書き込み部分に対する書き込み要求をホストから受けたときに、メモリデバイスは、既書き込みデータを新たなページにコピーしなければならない。また、論理アドレスと物理アドレスとの変換をメモリのブロック単位で行う場合は、ブロック単位で、既書き込みデータを新たなブロックにコピーしなければならないため、書き込み効率の低下はより顕著となる。一方、第1実施形態に係るメモリデバイスがホスト2に転送を要求する書き込みデータ部分は、ページサイズを有するとともに、その論理アドレスの先頭がページの先頭の物理アドレスに対応し、終端がページの終端の物理アドレスに対応している。このため、ページの部分的な書き込みが生じず、既書き込みデータのコピーに伴う書き込み効率の低下を回避できる。<データ分割判断フロー>次に、図14のフローに則して、第1実施形態に係るデータ分割判断動作について、説明する。第1実施形態に係るメモリデバイスは、図示するフローに則して、データ分割判断を行う。まず、ステップS11の際、メモリデバイス1は、ホストデバイス2から、書き込みWRITEコマンドを受信する。書き込みコマンドは、例えば、上記図11に図示するようなものがある。続いて、ステップS12の際、メモリデバイス1は、上記受信した書き込みコマンド中の全てのコマンドキューの内容を確認する。具体的には、図11に示したように、メモリデバイス1は、書き込みコマンド中の、LUN102、書き込み指示111、アドレス112、書き込みデータサイズ113を確認する。続いて、ステップS13の際、メモリデバイス1は、データ処理の分割が必要であるか否かを判定する。具体的には、メモリデバイス1は、各LogicalUnit67のコマンドキューにキューイングされているコマンドのうち書き込みwriteコマンドの数を調べ、その数によってデータ書き込み処理の分割を判定する。本例の場合、分割する否かの判定基準は、例えば、次の通りである:1.キューイングされているWriteコマンドが2つ以上ある場合2.各々のWriteコマンドによる書き込みサイズが、1ページ以上ある場合このような上記2つの条件を満たす場合、メモリデバイス1は、書き込みデータを分割し、データ書き込みを行う。ここで、詳細については後述するが、本例の場合、分割して書き込むデータサイズは、ページ単位である。なお、図15に示すように、1つのロジカルユニットLUに対するホストデバイス2からの書き込みコマンドは1つである。続いて、ステップS14の際、上記ステップS13の際にデータ処理の分割が必要であると判定される場合Yes、メモリデバイス1は、分割サイズでデータ転送を実行する。続いて、ステップS15の際、上記ステップS13の際にデータ処理の分割が必要でない判定される場合No、メモリデバイス1は、ホストデバイス2から要求されたデータ転送を実行する。この際、メモリデバイス1は、書き込みデータの単位を最大化本例では、ページ単位してデータ書き込みを行う。そのため、データ転送効率を向上することができる。<データ分割判断の具体例>次に、より具体的に、図15を用いて、上記第1実施形態に係るデータ分割判断動作について説明する。ここでは、ロジカルユニット67-1LUN1とロジカルユニット67-2LUN2に対して、ホスト1から2つのwriteコマンドが発行され、上記ステップS13の際としてwriteコマンドを2つに分割する場合を一例に示す。図示するように、まず、メモリデバイス1のメモリコントローラ12は、ホストデバイスUFSHOST2から発行された2つのロジカルユニット67-1LUN1とロジカルユニット67-2LUN2とに対しての2つのwriteコマンド1、2を受信する。続いて、メモリコントローラ12は、受信したwriteコマンド1、2の全てのコマンドキューを確認する。続いて、メモリコントローラ12は、受信したwriteコマンド1、2のデータ処理の分割が必要であるか否かを判定する。図示する場合では、メモリコントローラ12は、各LogicalUnit67のコマンドキューにキューイングされているコマンドのうち書き込みwriteコマンドの数が2つ以上1、2あり、各々のWriteコマンドによる書き込みサイズが1ページ以上ある場合である。そのため、メモリコントローラ12は、受信したWriteコマンド1、2を分割する必要があると判定する。そのため、続いて、受信したwriteコマンド1、2を2つに分割し、ホスト2に対して、まず、ロジカルユニット67-1LUN1の分割した前段の書き込みデータの転送要求ReadytoTransferLUN1を送信する。続いて、ホストデバイス2は、受信した転送要求に従い、メモリコントローラ12に、ロジカルユニット67-1LUN1の前段の書き込みデータDataOutUPIULUN1を送信する。続いて、メモリコントローラ12は、受信した前段の書き込みデータを、対応するロジカルユニット67-1に書き込む書き込みその1LUN1。この際、メモリコントローラ12により、分割した書き込みデータを一度に書き込まれるサイズは、ページ単位を基本とする。そのため、ホストデバイスから見れば、メモリデバイス1は、ここからビジィBUSY期間1が開始される。メモリデバイス1は、ビジィBUSYをホストデバイス2に送信する。ここで、図中の破線で囲って示すように、メモリコントローラ12は、ロジカルユニット67-1LUN1に上記データ書き込みのためにアクセスしているビジィBUSY期間1に、次のデータ書き込み対象であるロジカルユニット67-2LUN2の前段のデータ要求を行い、書き込みデータの受信を同様にホストデバイス2に対して行う。すなわち、メモリコントローラ12は、上記ビジィBUSY期間1に、次のデータ書き込み対象であるロジカルユニット67-2LUN2のデータ転送要求ReadytoTransferLUN2をホストデバイス2に行い、ホストデバイス2から書き込みデータの受信DataOutUPIULUN2を同様に受信する。このように、図示した例では、メモリデバイス1へのアクセスサイズを前段および後段の2つに分割し、始めにロジカルユニット67-1LUN1に対して書き込みを行い、このロジカルユニット67-1LUN1の前段の書き込みの最中に、次のロジカルユニット67-2LUN2の前段の書き込みデータのリクエストとそのデータ受信を行う。これにより、メモリデバイス1へのアクセスの効率化を図ることができ、ホストデバイス1への応答性能も向上することができる。続いて、ロジカルユニット67-1LUN1に対しての前段のデータ書き込みが終了すると、即座に、メモリコントローラ12は、ホストデバイス2から受信した書き込みデータDataOutUPIULUN2を対応するロジカルユニット67-2LUN2に書き込む書き込みその1LUN2ことができる。メモリデバイス1は、ここからビジィBUSY期間2が開始される。メモリデバイス1は、同様に、ビジィBUSYをホストデバイス2に送信する。ここで、上記と同様に、メモリコントローラ12は、ロジカルユニット67-2LUN2に上記データ書き込みのためにアクセスしているビジィBUSY期間2に、次のデータ書き込み対象であるロジカルユニット67-1LUN1の分割した後段のデータ要求ReadytoTransferLUN1を行い、書き込みデータの受信DataOutUPIULUN1を同様にホストデバイス2に対して行う。続いて、ロジカルユニット67-2LUN2の前段のデータ書き込みが終了すると、即座に、メモリコントローラ12は、ホストデバイス2から受信した後段の書き込みデータDataOutUPIULUN1を対応するロジカルユニット67-1LUN1に書き込む書き込みその2LUN1ことができる。メモリデバイス1は、ここからビジィBUSY期間3が開始される。メモリデバイス1は、同様に、ビジィBUSYをホストデバイス2に送信する。ここで、上記と同様に、メモリコントローラ12は、ロジカルユニット67-1LUN1に上記後段のデータ書き込みのためにアクセスしているビジィBUSY期間3に、次のデータ書き込み対象であるロジカルユニット67-2LUN2の分割した後段のデータ要求ReadytoTransferLUN2を行い、書き込みデータの受信DataOutUPIULUN2を同様にホストデバイス2に対して行う。続いて、ロジカルユニット67-1LUN1の後段のデータ書き込みが終了すると、即座に、メモリコントローラ12は、ホストデバイス2から受信した後段の書き込みデータDataOutUPIULUN2を対応するロジカルユニット67-2LUN2に書き込む書き込みその2LUN2ことができる。メモリデバイス1は、ここからビジィBUSY期間4が開始される。メモリデバイス1は、同様に、ビジィBUSYをホストデバイス2に送信する。続いて、メモリコントローラ12は、ロジカルユニット67-2LUN2の後段の書き込みデータDataOutUPIULUN2の完了によりビジィBUSY期間4が終了し、ホストデバイス2にデータ書込みの終了を送信する。尚、第1実施形態では、データ書き込みWriteの場合を一例に挙げて説明した。しかしながら、データ読み出しReadの場合は、メモリデバイス1の都合が良いデータサイズで分割してホスト2へデータを送信すれば良い。そのため、データ読み出しの場合では、データ書き込みのような書き込みデータの要求は行わない。<作用効果>第1の実施形態に係るメモリデバイスによれば、少なくとも下記1の効果が得られる。1メモリデバイス1へのアクセスの効率化を図ることができ、ホストデバイス2への応答性能も向上することができる。上記のように、本例に係るメモリコントローラ12は、データ処理の分割が必要であるか否かを判定する。具体的には、メモリコントローラ12は、各LogicalUnit67のコマンドキューにキューイングされているコマンドのうち書き込みwriteコマンドの数を調べ、その数によってデータ書き込み処理の分割を判定する。データ書き込み処理の分割の条件を満たす場合、メモリコントローラ12は、受信した書き込みデータを分割し、データ書き込みを行う。具体的には、図15で示したような場合、メモリコントローラ12は、受信したWriteコマンド1、2を分割する必要があると判定する。その結果、図15中の破線で囲って示したように、メモリコントローラ12は、ロジカルユニット67-1LUN1に前段のデータ書き込みのためにアクセスしているビジィBUSY期間1に、次のデータ書き込み対象であるロジカルユニット67-2LUN2の前段のデータ要求を行い、書き込みデータの受信を同様にホストデバイス2に対して行う。すなわち、メモリコントローラ12は、上記ビジィBUSY期間1に、次のデータ書き込み対象であるロジカルユニット67-2LUN2のデータ転送要求ReadytoTransferLUN2をホストデバイス2に行い、ホストデバイス2から書き込みデータの受信DataOutUPIULUN2を同様に受信する。このように、本例では、メモリデバイス1へのアクセスサイズを前段および後段の2つに分割し、始めにロジカルユニット67-1LUN1に対して前段の書き込みを行い、このロジカルユニット67-1LUN1の前段の書き込みの最中に、次のロジカルユニット67-2LUN2の前段の書き込みデータのリクエストとそのデータ受信を行う。そのため、例えば、図16に示すように、時刻t1とt2との間のビジィ期間Busyのロジカルユニット67-1LUN1に前段のデータ書き込みのためにアクセスしている間書き込みデータ:DT1~DTnに並行して、次のデータ書き込み対象であるロジカルユニット67-2LUN2の前段のデータ要求を行い、書き込みデータの受信を行うことができる。よって、即座に、時刻t3とt4との間のビジィ期間Busyのロジカルユニット67-2LUN2に前段のデータ書き込むこと書き込みデータ:DT1~DTnができる。同様に、このビジィ期間Busyの間に並行して、次のデータ書き込み対象であるロジカルユニット67-1LUN1の後段のデータ要求を行い、書き込みデータの受信を行うことができる。これにより、メモリデバイス1へのアクセスの効率化を図ることができ、ホストデバイス1への応答性能も向上することができる。このように、本例に係るUFS規格等では、データの送受信に関して、メモリデバイス1側が主導権を握っている。そこで、本例では、特性を生かし、NAND型フラッシュメモリへのアクセス性能が向上するページ単位でのサイズで書き込み、読み出し処理を分割する。そのため、1つの処理だけでメモリデバイス1が占有されることを防止することで、メモリデバイス1のアクセス効率を向上することができる。あわせて、ホストデバイス2への応答性能も向上することができる。ここで、本例で説明したUFS規格では、ホストデバイス2は、メモリデバイス1上の異なるロジカルユニットLUに対して独立にコマンドを発行することができる。また、各パーティションは、コマンドをキューイングすることができる。各々のパーティションに発行されたコマンドは、ホストデバイス2から見て、独立に動作するように見える必要がある。この制約をクリアするために、メモリデバイス1へのアクセスを伴うコマンドは、メモリデバイス1の内部状態に応じて、NAND型フラッシュメモリへのアクセス処理を分割する。分割の単位は、本例では、NAND型フラッシュメモリへの最大のアクセス単位であるページ単位や、消去ブロック単位などとすることが望ましい。これは、一度のデータ書き込み/データ読み出しのアクセスのサイズが大きい方が、NAND型フラッシュメモリ11へのデータ書き込み/データ読み出しの際のパフォーマンスが向上するという性質があるからである。このため、本例では、ステップS14の際、ホストデバイスApplicationClient2が発行しているコマンドが少なく、データ分割が必要でないときは、メモリデバイス1へアクセスするデータ単位を最大化本例では、ページ単位して、データ転送効率を上げる。一方、ステップS15の際、発行されているコマンドが多く、データ分割が必要なときは、ホストデバイス2への応答性能を上げるために、メモリデバイス1へのアクセス単位を分けるのである。2NAND型フラッシュメモリだけではなく、次世代の不揮発性メモリに対しても有利である。ここで、UFS規格は、不揮発性メモリに対応するインターフェース規格である。UFSメモリデバイスとしては、例えば、本例で説明したNAND型フラッシュメモリ11とコントローラ12とで構成されることを想定されている。しかしながら、本例に説明したNAND型フラッシュメモリ11だけではなく、例えば、ReRAMResistanceRandomAccessMemory、MRAMMagneticRandomAccessMemory等の次世代の不揮発性メモリを使用することも視野に入れているものである。そのため、NAND型フラッシュメモリ11だけでなく、上記のような次世代の不揮発性メモリに対しても有利である。[第2実施形態更にReadコマンドに関する一例]次に、第2実施形態に係るメモリデバイスについて、図17を用いて説明する。第2実施形態は、更にReadコマンドに関するものである。この説明において、上記第1の実施形態と重複する部分の詳細な説明を省略する。<データ分割判断フロー>図17のフローに則して、第2実施形態に係るデータ分割判断動作について、説明する。まず、ステップS21の際、メモリデバイス1は、ホストデバイス2から、書き込みWRITEコマンドまたは読み出しREADコマンドを受信する点で、上記第1の実施形態と相違する。続いて、ステップS22の際、メモリデバイス1は、上記受信した書き込みコマンドおよび読み出しREADコマンド中の全てのコマンドキューの内容を確認する。続いて、ステップS23の際、メモリデバイス1は、データ処理の分割が必要であるか否かを判定する。具体的には、メモリデバイス1は、各LogicalUnit67のコマンドキューにキューイングされているコマンドのうちwriteコマンドとreadコマンドの数を調べ、その数によって書き込み処理の分割を決める。本例の場合、分割する否かの判定基準は、例えば、次の通りである:1.キューイングされているWriteコマンドとReadコマンドの合計が2つ以上ある場合2.各々のWriteコマンド、Readコマンドによる書き込みサイズ、読み込みサイズが、1ページ以上ある場合このような上記2つの条件を満たす場合、メモリデバイス1は、Writeコマンド/Readコマンドを分割して、書き込みデータ/読み出しデータを分割し、データ書き込み/データ読み出しを行う。ここで、同様に、分割して書き込む/読み出すデータサイズは、ページ単位である。以後、上記第1実施形態と同様の処理を行い、データ分割判断を終了する。その他の構成、動作等に関しては、上記第1の実施形態と実質的に同様である。<作用効果>上記のように、第2実施形態に係るメモリデバイスによれば、少なくとも上記1乃至2と同様の効果が得られる。さらに、第2実施形態に説明したように、必要に応じて、データ読み出しの場合にも同様に適用でき、同様の効果を得ることが可能である。[第3実施形態更にクエリーリクエストに関する一例]次に、第3実施形態に係るメモリデバイスについて説明する。第3実施形態は、更にクエリーリクエストを判断基準に入れて判定するものである。この説明において、上記第1の実施形態と重複する部分の詳細な説明を省略する。<データ分割判断フロー>図示は省略するが、上記ステップS13等の際、メモリデバイス1は、データ処理の分割が必要であるか否かを判定する。具体的には、メモリデバイス1は、各LogicalUnit67のコマンドキューにキューイングされているコマンドのうちwriteコマンドとreadコマンドの数を調べ、その数によって書き込み処理の分割を決める。本例の場合、分割する否かの判定基準は、例えば、クエリーリクエストQueryRequestを加えた、次の通りである点で、相違する:1.キューイングされているWriteコマンド、Readコマンド合計が1つ以上ある場合2.キューイングされているQueryRequestコマンドが1つ以上ある場合3.各々のWriteコマンド、Readコマンドによる書き込みサイズ、読み込みサイズが、1ページ以上ある場合ここで、クエリーリクエストQueryRequestとは、主にメモリデバイス1の情報の取得のために用いられるものである。例えば、ホスト2からのメモリデバイス1のコンフィギュレーション情報の変更および出力要求等をいう。クエリーリクエストと上記データ転送要求との関係については、クエリーリクエストの方の処理が問い合わせの処理で処理時間も短いので、優先的に処理をされる。また、データを分割したライト/リード動作においてクエリーリクエストがいつ実行されるのかについては、仕掛中のwriteread処理が終わり次第、クエリーの処理を行う。このような上記3つの条件を満たす場合、メモリデバイス1は、書き込みデータ/読み出しデータを分割し、データ書き込/データ読み出しみを行う。ここで、同様に、分割して書き込む/読み出すデータサイズは、ページ単位である。以後、上記第1実施形態と同様の処理を行い、データ分割判断を終了する。その他の構成、動作等に関しては、上記第1の実施形態と実質的に同様である。<作用効果>上記のように、第3実施形態に係るメモリデバイスによれば、少なくとも上記1乃至2と同様の効果が得られる。さらに、第3実施形態に説明したように、必要に応じて、クエリーリクエストを判断に加え、同様に適用でき、同様の効果を得ることが可能である。[第4実施形態更にReadコマンドに関する一例]次に、第4実施形態に係るメモリデバイスについて説明する。この説明において、上記第1の実施形態と重複する部分の詳細な説明を省略する。<データ分割判断フロー>ここで、ロジカルユニット67にはアクセスの優先度が設定できる。そこで、本例では、例えば、上記ステップS13の際などに、より高優先のロジカルユニット67に対するアクセス処理の場合には分割を行わない点で、上記実施形態と相違する。例えば、ロジカルユニット67-1LUN1の方が、ロジカルユニット67-2LUN2よりもより優先度が高い場合を一例に挙げる。この場合、ロジカルユニット67-1LUN1とロジカルユニット67-2LUN2に対して、ホスト1から2つのwriteコマンド1、2が発行されると、例えば、上記ステップS13の際に、メモリコントローラ12は、上記のようなデータ分割処理を行わない。この場合、メモリコントローラ12は、まず、writeコマンド1に対するロジカルユニット67-1LUN1のデータ書き込みを行う。<作用効果>上記のように、第4実施形態に係るメモリデバイスによれば、少なくとも上記1乃至2と同様の効果が得られる。さらに、必要に応じて、第4実施形態を適用することが可能である。本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。例えば、上記の実施形態では、メモリデバイスがホストに転送を要求する書き込みデータ部分は、メモリの1ページ分のサイズであるが、この書き込みデータ部分のサイズは1ページ分に限られず、ページサイズの整数倍であっても良い。また、上記の実施形態では、書き込み要求がページの先頭からの書き込み要求に相当しない場合、書き込みデータの先頭から、書き込み先のページの終端までに相当するサイズの部分を1番目の書き込みデータ部分として要求しているが、その書き込み先のページの終端までに相当するサイズの部分と、それに続くページサイズまたは、ページサイズの整数倍のデータとを合わせて、1番目の書き込みデータ部分として要求しても良い。