アクティブフィン構造と、2つのソース/ドレイン領域と、絶縁領域と、溝分離構造と、片面サイドウォールゲート電極とを備え、上記アクティブフィン構造は、2つの拡大された頭部、及び当該拡大された頭部と下層の超薄型ボディとを連結する徐々に細くなる首部を有し、上記2つのソース/ドレイン領域は、上記2つの拡大された頭部にそれぞれドープされており、上記絶縁領域は、上記2つのソース/ドレイン領域の間に挿入されており、上記溝分離構造は、上記アクティブフィン構造の一方の側に配置されており、上記片面サイドウォールゲート電極は、上記アクティブフィン構造における、上記溝分離構造とは反対側の垂直なサイドウォールに配置されている、シングルゲートフィン型電界効果トランジスタ。上記拡大された頭部のそれぞれが、上記超薄型ボディの幅よりも広い幅を有する、請求項1に記載のシングルゲートフィン型電界効果トランジスタ。上記溝分離構造が瓶形状の溝分離構造である、請求項1に記載のシングルゲートフィン型電界効果トランジスタ。上記瓶形状の溝分離構造の上部と、上記アクティブフィン構造の上記拡大された頭部との間に、カラー保護層がある、請求項3に記載のシングルゲートフィン型電界効果トランジスタ。上記2つのソース/ドレイン領域の間における上記超薄型ボディの中に、U形状のチャネル領域がある、請求項1に記載のシングルゲートフィン型電界効果トランジスタ。上記片面サイドウォールゲート電極と上記アクティブフィン構造との間にゲート絶縁膜がある、請求項1に記載のシングルゲートフィン型電界効果トランジスタ。凹型トレンチの中に絶縁領域を内張りするための裏層がある、請求項1に記載のシングルゲートフィン型電界効果トランジスタ。上記絶縁領域が第1の方向に沿って伸びており、上記片面サイドウォールゲート電極が上記第1の方向に垂直な第2の方向に沿って伸びている、請求項1に記載のシングルゲートフィン型電界効果トランジスタ。上記絶縁領域が上記片面サイドウォールゲート電極に接触している、請求項8に記載のシングルゲートフィン型電界効果トランジスタ。上記絶縁領域が第1の方向に沿って伸びており、上記溝分離構造が上記第1の方向に垂直な第2の方向に沿って伸びている、請求項1に記載のシングルゲートフィン型電界効果トランジスタ。上記絶縁領域が上記溝分離構造に接触している、請求項10に記載のシングルゲートフィン型電界効果トランジスタ。上記絶縁領域が上記2つのソース/ドレイン領域の間にあるチャネル領域の上方に位置している、請求項1に記載のシングルゲートフィン型電界効果トランジスタ。アクティブフィン構造と、溝分離構造と、サイドウォールゲート電極とを備え、上記アクティブフィン構造は、2つの頭部を備えるとともに、超薄型チャネル領域を有し、上記2つの頭部の各々は、当該頭部と、当該2つの頭部の間にある下層のボディとを連結する徐々に細くなる首部にそれぞれ連結されており、上記2つの頭部はそれぞれ、上記徐々に細くなる首部の各々に対して拡大された表面積を有しており、上記溝分離構造は、上記アクティブフィン構造の一方の側に配置されており、上記サイドウォールゲート電極は、上記アクティブフィン構造における、上記溝分離構造とは反対側の垂直なサイドウォールの単一の側に配置されている、シングルゲートフィン型電界効果トランジスタ。アクティブフィン構造と、溝分離構造と、サイドウォールゲート電極とを備え、上記アクティブフィン構造は、2つの頭部を備えるとともに、超薄型チャネル領域を有し、上記2つの頭部の各々は、当該頭部と、当該2つの頭部の間にある下層のボディとを連結する徐々に細くなる首部にそれぞれ連結されており、上記2つの頭部はそれぞれ、上記徐々に細くなる首部の各々に対して拡大された接触領域を有しており、かつ、上記ボディの幅よりも広い幅を有しており、上記溝分離構造は、上記アクティブフィン構造の一方の側に配置されており、上記サイドウォールゲート電極は、上記アクティブフィン構造における、上記溝分離構造とは反対側の垂直なサイドウォールの単一の側に配置されている、シングルゲートフィン型電界効果トランジスタ。フィン型電界効果トランジスタレイと、溝分離構造と、片面サイドウォールゲート電極とを備えたDRAMアレイであって、上記フィン型電界効果トランジスタレイは、上記DRAMアレイにおける隣接する2つの行、かつ同じ列に配置された、鏡面対称である2つのシングルゲートフィン型電界効果トランジスタを備え、上記シングルゲートフィン型電界効果トランジスタの各々は、アクティブフィン構造内に組み立てられており、上記アクティブフィン構造は、2つの拡大された頭部、及び当該拡大された頭部と下層の超薄型ボディとを連結させる徐々に細くなる首部、を備えており、上記溝分離構造は、上記アクティブフィン構造の一方の側に配置されており、上記片面サイドウォールゲート電極は、上記アクティブフィン構造における、上記溝分離構造とは反対側の垂直なサイドウォールに配置されている、DRAMアレイ。上記溝分離構造が、線状の分離構造であって、第1の方向に沿って伸びている、請求項15に記載のDRAMアレイ。上記片面サイドウォールゲート電極が上記第1の方向に沿って伸びている、請求項16に記載のDRAMアレイ。2つのソース/ドレイン領域が、上記2つの拡大された頭部の各々にドープされている、請求項16に記載のDRAMアレイ。上記拡大された頭部の各々が、上記超薄型ボディの幅よりも広い幅を有する、請求項15に記載のDRAMアレイ。上記溝分離構造が瓶形状の溝分離構造である、請求項15に記載のDRAMアレイ。上記瓶形状の溝分離構造の上部と、上記アクティブフィン構造における上記拡大された頭部との間にカラー保護層がある、請求項20に記載のDRAMアレイ。上記片面サイドウォールゲート電極と上記アクティブフィン構造との間にゲート絶縁膜がある、請求項15に記載のDRAMアレイ。鏡面対称である2つのシングルゲートフィン型電界効果トランジスタと、瓶形状の溝分離構造と、片面サイドウォールゲート電極とを備えたフィン型電界効果トランジスタレイであって、上記鏡面対称である2つのシングルゲートフィン型電界効果トランジスタは、上記フィン型電界効果トランジスタレイにおける隣接する2つの行、かつ同じ列に配置され、上記鏡面対称である2つのシングルゲートフィン型電界効果トランジスタの各々は、上記アレイのチャネル領域を含む下層のボディを備えるアクティブフィン構造と、上記下層のボディの上方にある2つの頭部と、上記頭部及び上記下層のボディを連結する徐々に細くなる首部とを備え、上記頭部には、ソース/ドレイン領域が形成されており、上記2つの頭部は、上記下層のボディよりも拡大されており、上記瓶形状の溝分離構造は、2つの上記アクティブフィン構造における上記頭部、上記徐々に細くなる首部及び上記下層のボディの間に配置され、上記片面サイドウォールゲート電極は、上記アクティブフィン構造の各々における、上記溝分離構造とは反対側の垂直なサイドウォールに配置されている、フィン型電界効果トランジスタレイ。