"N行のオプティカルブラック画素行を含む行列状に配列された複数の画素を有するフレームトランスファ方式のCCD固体撮像素子であってNは2以上の整数、垂直転送部から水平転送部へ転送されてくるオプティカルブラック画素の電荷を垂直転送部から水平転送部へ転送するにあたり、先に転送されてくるN-1行分のオプティカルブラック画素の電荷については水平転送部へ転送させず、最後の1行分のオプティカルブラック画素の電荷については水平転送部へ転送させる転送制御を行う転送制御部を備え、垂直転送部の最終段よりも1つ手前に配置された転送電極と隣接する位置に、当該転送電極に蓄積される電荷を排出するためのドレインを配設したCCD固体撮像素子。前記転送制御部は、垂直転送部の最終段に配置された転送電極のポテンシャルを、第1レベルに制御しつつ、垂直転送部の最終段よりも1つ手前に配置された転送電極のポテンシャルを前記第1レベルより低い第2レベルに制御することにより、先に転送されてくるN-1行分のオプティカルブラック画素の電荷を水平転送部へ転送させない転送制御を行っており、垂直転送部の最終段よりも1つ手前に配置された転送電極と、前記ドレインとの間には、前記第1レベルより低く前記第2レベルより高いポテンシャル障壁を形成してある請求項1に記載のCCD固体撮像素子。前記ドレインを制御するドレイン制御電極を配設し、前記転送制御部は、前記ドレイン制御電極を制御して、先に転送されてくる前記N-1行分のオプティカルブラック画素の電荷を、前記ドレインに排出させる請求項1に記載のCCD固体撮像素子。前記複数の画素の各列に対応させて配設される前記垂直転送部の間に、前記垂直転送部の間で電流を阻止するチャネルストップが形成されており、前記ドレインは、前記チャネルストップの中に形成されている請求項1に記載のCCD固体撮像素子。N行のオプティカルブラック画素行を含む行列状に配列された複数の画素を有するフレームトランスファ方式のCCD固体撮像素子を備える電子機器であってNは2以上の整数、垂直転送部から水平転送部へ転送されてくるオプティカルブラック画素の電荷を垂直転送部から水平転送部へ転送するにあたり、先に転送されてくるN-1行分のオプティカルブラック画素の電荷については水平転送部へ転送させず、最後の1行分のオプティカルブラック画素の電荷については水平転送部へ転送させる転送制御を行う転送制御部を備える電子機器。前記水平転送部の転送する電荷を元にしてデジタル信号を生成する出力回路と、前記出力回路が前記N-1行分のオプティカルブラック画素の電荷を出力するべきタイミングで出力するデジタル信号に基づいて、前記出力回路が有効画素の電荷を元にして生成するデジタル信号を、補正する補正部と、を備える請求項5に記載の電子機器。N行のオプティカルブラック画素行を含む行列状に配列された複数の画素を有するフレームトランスファ方式のCCD固体撮像素子の駆動方法であってNは2以上の整数、垂直転送部から水平転送部へ転送されてくるオプティカルブラック画素の電荷を垂直転送部から水平転送部へ転送するにあたり、先に転送されてくるN-1行分のオプティカルブラック画素の電荷については水平転送部へ転送させず、最後の1行分のオプティカルブラック画素の電荷については水平転送部へ転送させるCCD固体撮像素子の駆動方法。上述した従来の開示においては、水平転送部へ転送されないOB画素の電荷を、垂直転送部の最終段のレジスタ垂直転送部の最終段よりも1つ手前に配置された転送電極と、垂直転送部から水平転送部への電荷転送を制御する転送制御ゲート部垂直転送部の最終段に配置された転送電極とによって保持している。しかしながら、水平転送部へ転送されないOB画素は複数行にわたっている。このため、水平転送部へ転送されないOB画素の電荷が複数行にわたって蓄積されると、転送制御ゲート部が形成しているポテンシャル障壁を越えて水平転送部へ漏れ出すことがあり、プリクランプにより得られる黒レベルが不安定になる可能性がある。本開示は、上記課題に鑑みてなされたもので、より安定した黒レベルを得ることが可能なCCD固体撮像素子、電子機器、及び、CCD固体撮像素子の駆動方法の提供を目的とする。本開示に係るCCD固体撮像素子は、N行のオプティカルブラック画素行を含む行列状に配列された複数の画素を有するフレームトランスファ方式のCCD固体撮像素子であってNは2以上の整数、垂直転送部から水平転送部へ転送されてくるオプティカルブラック画素の電荷を垂直転送部から水平転送部へ転送するにあたり、先に転送されてくるN-1行分のオプティカルブラック画素の電荷については水平転送部へ転送させず、最後の1行分のオプティカルブラック画素の電荷については水平転送部へ転送させる転送制御を行う転送制御部を備え、垂直転送部の最終段よりも1つ手前に配置された転送電極と隣接する位置に、当該転送電極に蓄積される電荷を排出するためのドレインを配設してある。なお、本開示に係るCCD固体撮像素子は、他の機器に組み込まれた状態で実施されたり他の方法とともに実施されたりする等の各種の態様を含む。また、本開示に係る技術思想は前記CCD固体撮像素子を備える固体撮像装置や電子機器、撮像システム、上述した装置の構成に対応した工程を有する駆動方法、上述した装置の構成に対応した機能をコンピュータに実現させる制御プログラム、当該制御プログラムを記録したコンピュータ読み取り可能な記録媒体、等としても実現可能である。本開示に係るCCD固体撮像素子によれば、より安定した黒レベルを得ることが可能な固体撮像素子を提供することができる。以下、下記の順序に従って本技術を説明する。1固体撮像装置の構成:2撮像部の構成:3固体撮像装置の動作:4撮像部の具体的構成及び動作の第1実施例:5撮像部の具体的構成及び動作の第2実施例:6まとめ:1固体撮像装置の構成:図1は、固体撮像装置100の構成を示すブロック図である。同図に示すように、固体撮像装置100は、撮像レンズ10と、撮像部20と、信号補正部30と、撮像信号処理部40と、基準信号生成部50と、制御部60と、ユーザインターフェース部70と、を備えている。撮像レンズ10を通して入射された光は、撮像部20に照射され、これにより撮像部20の撮像面上に被写体画像が結像される。撮像部20は、フォトダイオード等の光電変換素子を備えた複数の画素を行列状に配列して構成されており、各画素の光電変換素子が生成した電荷を、CCDCharge-CoupledDeviceを用いて1行毎に順次に転送し、被写体画像に応じた撮像信号Saを生成し、出力する。撮像部20は、CCD固体撮像素子であり、画素の配置は、上述した背景技術において示した図14と同様のレイアウトとなっている。すなわち、撮像部20は、有効画素エリアR2とオプティカルブラック画素領域R3以下、オプティカルブラック画素をOB画素と略すとを有する画素エリアR1を備え、有効画素エリアR2には、有効画素Peffが配設され、OB画素領域R3のラインクランプ領域R31には、行補正用OB画素Pob1が配設され、OB画素領域R3のプリクランプ領域R32には、フレーム補正用OB画素Pob2が配設されている。信号補正部30は、OB画素Pobから得られる信号を用いて補正信号Sh不図示を生成する。そして、信号補正部30は、補正信号Shを用いて、有効画素Peffから得られる信号を補正する。これにより、撮像信号Saから固定パターンノイズが除去された、撮像信号Sbが生成される。撮像信号処理部40は、信号補正部30が生成した撮像信号Sbに対して、各種の補正処理を行いγ補正、ニー補正、色補正等、所定のフォーマットの映像信号Voutを生成して出力する。基準信号生成部50は、クロック信号や水平同期信号および垂直同期信号等で構成される基準信号CKSを生成して、撮像部20や信号補正部30および撮像信号処理部40に供給して、各部の動作を同期させて行わせる。なお、基準信号CKSは、撮像部20から撮像信号Saと同期させて信号補正部30に供給したり、信号補正部30から撮像信号Sbと同期させて撮像信号処理部40に供給したりするものとしてもよい。制御部60には、ユーザインターフェース部70が接続されている。ユーザインターフェース部70は、ユーザ操作に応じた操作信号PSを生成して制御部60に供給する。また、ユーザインターフェース部70は、外部に設けられているカメラコントロール装置図示せずとの接続を行い、カメラコントロール装置からの外部制御信号を操作信号PSとして制御部60に供給する処理等も行う。制御部60は、操作信号PSに基づいてカメラ制御信号を生成して各部に供給することで、固体撮像装置100の動作がユーザ操作に応じた動作やカメラコントロール装置によって指示された動作となるように制御する。このように構成された固体撮像装置100において、撮像部20は、垂直ブランキング期間中に、光電変換に起因する信号成分を含まない撮像信号を生成する。また、信号補正部20は、光電変換に起因する信号成分を含まない撮像信号を用いて補正信号の生成を行う。さらに、信号補正部20は、生成した補正信号を用いて有効映像期間の撮像信号の補正を行い、撮像信号Saから固定パターンノイズを除去した撮像信号Sbを生成する。2撮像部の構成:次に、図2を参照しつつ、撮像部20が備えるCCD固体撮像素子の構成について説明する。同図には、フレームインターライントランスファ方式以下、FIT方式と略す。のCCD固体撮像素子を備える撮像部20の概略構成を示してある。なお、撮像部20は、FIT方式に限らず、フレームトランスファ方式のCCD固体撮像素子であってもよい。なお、同図では、電荷の出力や転送を制御する駆動部26をCCD固体撮像素子の一部として示してあるが、むろん、CCD固体撮像素子の外部構成としてもよい。撮像部20は、行列状に配列された複数の受光センサ部21と、受光センサ部21の各列に対応して配置された複数の垂直転送部22と、受光センサ部21の行方向に沿う一方の辺に沿って設けられる蓄積部23と、画素エリアR1との間に蓄積部23を挟みつつ受光センサ部21の行方向に沿う一方の辺に沿って設けられる水平転送部24と、水平転送部24の出力側端部に接続されている出力部25と、を備える。また、撮像部20は、各部21~25を制御するための駆動部駆動回路26を備える。駆動部26は、基準信号生成部50から供給される基準信号CKSを利用して、垂直転送部22を駆動するための垂直転送制御パルスVΦ1~VΦm、蓄積部23を駆動するための転送制御パルスVHΦ1~VHΦ4,LVΦ,VOGΦ、水平転送部24を駆動するための水平転送制御パルスHΦ1,HΦ2を生成する。なお、駆動回路26は、転送制御部の1実施例に相当する。なお、垂直転送部22は、2相駆動パルス、3相駆動パルス、乃至、4相駆動以上の駆動パルスにて駆動可能であり、垂直転送制御パルスVΦ1~VΦmの数は、駆動パルスの相数に応じて適宜に選択される。また、本実施形態では、水平転送部24を2相駆動パルスで駆動する例を示すが、水平転送部24は、2相駆動方式以外にも3相駆動や4相駆動の方式とすることもできる。また、撮像部20は、フレーム読み出しを行うこともできるし、インターレース読み出しを行うこともできる。受光センサ部21は、フォトダイオード等の光電変換素子を備えており、受光量に応じた信号電荷を生成して蓄積する。受光センサ部21と、各受光センサ部21に対応して設けられた垂直転送部22とは、読み出しゲートを介して接続されている。受光センサ部21が蓄積する信号電荷は、読み出しゲート部に読み出しゲート電圧が印加されると、垂直転送部22に読み出される。各垂直転送部22は、例えば、複数のレジスタをCCD構造とした垂直転送レジスタの構成とされ、受光センサ部21から読み出した信号電荷を、複数の垂直転送電極によって列方向に転送する。受光センサ部21から垂直転送部22へ読み出された信号電荷は、各垂直転送電極に対して、適宜に構成された垂直転送制御パルスVΦ1~VΦmを印加することにより、蓄積部23へと転送される。蓄積部23は、各列の垂直転送部22に連続する形で、各列に対応して形成された複数の垂直転送レジスタを備えている。蓄積部23の各垂直転送レジスタは、各列の垂直転送部22から転送される信号電荷を、各列の垂直転送部22に対応する水平転送電極へ転送するための複数の転送電極を備えたCCD構造になっている。蓄積部23の垂直転送レジスタは、適宜に構成された転送制御パルスVHΦ1~VHΦ4,LVΦ,VOGΦを印加されることにより、垂直転送部22から蓄積部23へ転送されてきた信号電荷を、蓄積部23内において水平転送部24へ向けて転送する。なお、転送制御パルスVOGΦは、蓄積部23の転送電極のうち、最も水平転送部24寄りに配設される転送電極を駆動する転送制御パルスであり、転送制御パルスLVΦは、その次に水平転送部24寄りに配設される転送電極を駆動する転送制御パルスであり、転送制御パルスVHΦ1~VHΦ4は、その他の転送電極を駆動する転送制御パルスである。水平転送部24は、例えば、複数のレジスタをCCD構造とした水平転送レジスタの構成とされ、蓄積部23から転送されてくる信号電荷を、複数の水平転送電極によって行方向に転送する。蓄積部23から水平転送部24へ転送されてきた信号電荷は、適宜に構成された水平転送制御パルスHΦ1,HΦ2を各水平転送電極に対して印加することにより、出力部25へと転送される。むろん、水平転送部24は、蓄積部23の転送電極から信号電荷を入力されていない状態、すなわち信号電荷が無い状態であっても、この電荷が無い状態を、出力部25へ転送することができる。出力部25出力回路は、水平転送部24内を転送されて水平転送部24の最終段のから出力される信号電荷を順次に入力され、この信号電荷を電圧信号に変換することにより撮像信号Saを生成して出力する。3固体撮像装置の動作:次に、以上のように構成された固体撮像装置100の動作について、図3を参照しつつ説明する。図3は、垂直同期の周期で示した垂直転送に係る駆動タイミングチャートである。図3に示すように、転送制御パルスLVΦ,VOGΦは、OB画素転送期間において、先に転送されてくる第1~3行目のフレーム補正用OB画素Pob2の信号電荷については、蓄積部23内を転送させつつも、水平転送部24へは転送させないようになっている。なお、図3に示すOB画素転送期間は、本来であれば、垂直転送部22から蓄積部23へと転送されてくるフレーム補正用OB画素Pob2の電荷を、蓄積部23から水平転送部24へ転送する期間である。また、転送制御パルスLVΦ,VOGΦは、OB画素転送期間において、最後に転送されてくる第4行目のフレーム補正用OB画素Pob2の信号電荷については、蓄積部23内を転送させて、水平転送部24へ転送させるようになっている。なお、本実施形態では、プリクランプ領域R32に設けるフレーム補正用OB画素Pob2の行数を4行としてあるが、この行数に限るものではなく、任意の行数N行:Nは2以上の整数とすることができる。フレーム補正用OB画素の行数をN行とした場合は、先に転送されてくる第N-1行分のフレーム補正用OB画素Pob2の信号電荷については、蓄積部23内を転送させつつ水平転送部24へは転送させず、最後に転送されてくる1行分のフレーム補正用OB画素Pob2の信号電荷については、蓄積部23内を転送させるとともに水平転送部24へも転送させる。水平転送部24は、蓄積部23から第1~3行目のフレーム補正用OB画素Pob2の信号電荷が転送されてこない期間も水平転送電極を駆動されており、信号電荷の転送を行っている。このとき、本来であれば蓄積部23から第1~3行目のフレーム補正用OB画素Pob2の信号電荷が転送されて来るべきタイミングで、出力部25に、第1~3行目のフレーム補正用OB画素Pob2の信号電荷を含まない電荷が順次に入力される。従って、第1~3行目のフレーム補正用OB画素Pob2の信号電荷として水平転送部24を転送して出力部25にて変換出力されるデジタル信号Sob1は、フレーム補正用OB画素Pob2に発生した電荷量には無関係であり、撮像部20において発生する固定ノイズパターンのみを反映した信号となる。すなわち、デジタル信号Sob1は、有効画素エリアR2からOB画素領域R3への信号の漏れ込みの影響を受けない信号となる。この間、蓄積部23の最終段よりも1つ手前の転送電極には、第1~3行目のフレーム補正用OB画素Pob2の信号電荷が順次に蓄積されていく。そして、第4行目のフレーム補正用OB画素Pob2の信号電荷が入力されたときに、第1~3行目のフレーム補正用OB画素Pob2と一緒に、水平転送部24へ出力される。このようにして、第4行目のフレーム補正用OB画素Pob2の信号電荷として水平転送部24を転送して出力部25にて変換出力されるデジタル信号Sob2は、第1~3行目のフレーム補正用OB画素Pob2の信号電荷が混入しているため、OB画素として黒レベルの検出に利用するには不適切な信号である。従って、信号補正部30は、デジタル信号Sob1のみを利用して補正信号Shを生成し、デジタル信号Sob2については補正信号Shの生成に利用しない。以上説明したように撮像部20を動作させることにより、撮像信号Sbや映像信号Voutから、有効画素エリアR2からプリクランプ領域R32への信号漏れ込みの影響が排除される。よって、撮像信号Sbや映像信号Voutから固定パターンノイズが除去され、撮像信号Sbや映像信号Voutの白浮きを防止できる。また、有効画素エリアR2からプリクランプ領域R32への信号漏れ込みの影響が防止されるため、信号漏れ込みに起因するノイズ信号を除去する処理を後段で行う必要が無く、システム負荷が低減される。よって、セットのコストダウンに貢献することができる。また、前フレームからの信号漏れ込みを防止するための空送りを行う必要も無く、フレームレートが向上する。また、信号漏れ耐性を犠牲にして、他の特性に設計マージンを確保することにより、CCD固体撮像素子の総合特性を向上することができる。4撮像部の具体的構成及び動作の第1実施例:以下、上述した固体撮像装置100の動作を具体的に実現する第1実施例について、図4~8を参照しつつ説明する。図4は、CCD固体撮像素子における転送電極のレイアウトの一例を示す図であり、図5は、蓄積部23や水平転送部24に対する転送制御パルスのタイミングチャートであり、図6は、図4に示すY-Y’に沿ったポテンシャルを、図5のタイミングチャートに対応させて示したポテンシャル図であり、図7は、図4に示すZ-Z’に沿って示した概略的な断面図とポテンシャル図であり、図8は、図4に示すZ-Z’に沿った電荷の移動を示す図である。図4には、CCD固体撮像素子の概念的な構造を部分的に拡大して示してある。同図において、画素エリアR1の非斜線部は、垂直転送レジスタにおいて電荷を転送するためのチャネル領域を示し、画素エリアR1の斜線部は、各垂直転送レジスタ間に電流が流れることを阻止するためのチャネルストップ領域を示す。蓄積部23においても、非斜線部は、チャネル領域を示し、斜線部は、チャネルストップ領域を示す。水平転送部24においても、非斜線部は、水平転送レジスタにおいて電荷を転送するためのチャネル領域を示す。また、同図において、破線で囲んだ部分は電極を示しており、各電極は、各電極に接続された制御ラインを介して入力される駆動パルスにてオンオフが制御されるようになっている。これら垂直転送電極に、公知の各種手法で垂直転送制御パルスVΦ1~VΦmを印加することにより、各受光センサ部21から出力される信号電荷は、蓄積部23へ転送される。また、図4においては、電極LVの下に配設されているチャネル領域の側方にドレインVDrainを設けてある。なお、以下では、ポテンシャルをPで表し、部位を特定してポテンシャルを示す際は、Pxxは、部位を指し示す符号によって表すことにする。ただし、垂直転送レジスタを構成する半導体の各部におけるポテンシャルは、その部位を制御する垂直転送電極の符号をxに入れてx=VH1~VH4,LV,VOG,PH1,、を表すことにする。図7に示すように、ドレインVDrainは、チャンネル領域と同じN型半導体で形成されている。ドレインVDrainの右側には、P型半導体で形成されたバリア部が形成されており、このバリア部を間に挟んで、ドレインVDrainとN型半導体で形成されたチャネル領域とが設けられる形になっている。ドレインVDrainの左側には、他のチャネル領域との間に形成されるチャネルストップ領域が配設されている。ドレインVDrainは、所定の定電圧発生回路に接続されたメタル配線と、オーミック接触させてある。これにより、ドレインVDrainへ流れ込む電荷は、メタル配線と、ドレインVDrainに定電圧を印加している定電圧発生回路とを経由して、最終的にイメージセンサの外部へ排出される。メタル配線に正の定電圧例えば、10V等を印加したとき、ドレインVDrainのポテンシャルは、少なくともバリア部のポテンシャルよりも大きくなるように調整されている。これにより、例えば、電極LVからバリア部へと漏れ出た電荷は、バリア部に留まることなく、ドレインVDrainへ流入し、イメージセンサの外部へ排出される。また、メタル配線に上述した定電圧を印加したときのドレインVDrainのポテンシャルは、電極LVに転送制御パルスLVΦを印加した時のポテンシャルPLVよりも大きくなるように調整されている。これにより、ドレインVDrainは、上述した定電圧をメタル配線に印加した時、チャネル領域よりもポテンシャルが高くなるため、電荷が流れ込みやすい状態になる。図7において、バリア部の上方には、絶縁膜1を挟んでドレイン制御電極DCGが配設されている。このドレイン制御電極DCGから印加される電圧に応じて、バリア部が形成するポテンシャル障壁は変化する。すなわち、ドレイン制御電極DCGに印加する電圧が低いほど、バリア部が形成するポテンシャル障壁は小さくなって、電荷が蓄積しにくくなり、ドレイン制御電極DCGに印加する電圧が高いほど、バリア部が形成するポテンシャル障壁は大きくなって、電荷が蓄積しやすくなる。また、本第1実例では、バリア部が形成するポテンシャル障壁は、図5に示すドレイン制御パルスDCGΦがハイレベルの時に、転送制御パルスLVΦとしてハイレベルを印加されている電極LVから、ドレインVDrainへ、電荷が流れ込むレベルに調整されている。例えば、バリア部が形成するポテンシャル障壁は、ハイレベルのドレイン制御パルスDCGΦがドレイン制御電極DCGに印加されている時、図8bに示すように、に定電圧が印加されているときのドレインVDrainのポテンシャルより小さく、ハイレベルの転送制御パルスLVΦを印加されているときの電極LVのポテンシャルPLVより大きいレベルに調整されている。また、本第1実施例では、バリア部が形成するポテンシャル障壁は、図5に示すドレイン制御パルスDCGΦがローレベルの時、ハイレベルの転送制御パルスLVΦを印加されている電極LVから、ドレインVDrainへ、電荷が漏れ出さないレベルに調整されている。例えば、バリア部が形成するポテンシャル障壁は、ローレベルのドレイン制御パルスDCGΦがドレイン制御電極DCGに印加されている時、図8aに示すように、ハイレベルの転送制御パルスLVΦを印加されている電極LVのポテンシャルよりも小さいレベルに調整されている。さらに確実に電荷の漏れ出しを防止するのであれば、図8aに示すように、ローレベルの転送制御パルスVOGΦを印加されている電極VOGのポテンシャルPVOGよりも小さいレベルに調整する。なお、図4に示すレイアウト図においては、ドレインVDrainを、電極LVの間に配設されているチャネルストップ領域の中に配設してあるが、むろん、ドレインVDrainを配設する位置は、各機器に応じて適宜に決定することができる。ここで、図4に示す経路A,Bを経由して転送されるフレーム補正用OB画素Pob2の信号電荷の転送状況について、図5,6を参照しつつ説明する。なお、図5,6に示す時刻T1は、経路Aから最初にフレーム補正用OB画素Pob2の信号電荷が蓄積部23へ転送されてきた時である。図4において、経路A上には、電極V1,V2,V3Vm-1,Vm,VH1,VH2,LV,VOG,H1が順次に配列されている。一方、経路B上には、電極V1,V2,V3,Vm-1,Vm,VH3,VH4,LV,VOG,H1が順次に配列されている。電極V1,V2,V3Vm-1,Vmは、それぞれ、転送制御パルスVΦ1~VΦmにて制御され、電極VH1~VH4,LV,VOG,H1,H2はそれぞれ転送制御パルスVHΦ1~VHΦ4,LVΦ,VOGΦ,HΦ1,HΦ2にて制御される。具体的には、転送制御パルスがハイレベルの電極は、電荷を蓄積し、転送制御パルスがローレベルの電極は、電荷を排斥する。時刻T1において、転送制御パルスVHΦ2,LVΦはハイレベルであり、転送制御パルスVHΦ1,VOGΦはローレベルである。従って、図6に示すように、ポテンシャルPVH1,PVOGは高く、ポテンシャルPVH2,PLVは低い。このとき、ドレイン制御パルスDCGΦはローレベルであるため、図8aに示すように、バリア部のポテンシャルは小さく、電極LV上に蓄積されている電荷は、ドレインVDrainへ排出されない。これにより、経路Aを経由して転送されてきたフレーム補正用OB画素Pob2の信号電荷は、電極VH2から電極LVにかけて分布して蓄積される。時刻T2になると、転送制御パルスVHΦ2がローレベルに変化するため、転送制御パルスLVΦはハイレベルであり、転送制御パルスVHΦ1,VHΦ2,VOGΦはローレベルである。従って、ポテンシャルPVH1,PVH2,PVOGは高く、ポテンシャルPLVは低い。これにより、電極VH2上に分布していた信号電荷は、電極LV上に移動する。このとき、ドレイン制御パルスDCGΦはローレベルであるため、電極LV上に蓄積されている電荷は、ドレインVDrainへ排出されない。従って、経路Aを経由して転送されてきたフレーム補正用OB画素Pob2の信号電荷は、電極LV上に分布して蓄積される。時刻T3においては、経路Bから蓄積部23へのフレーム補正用OB画素Pob2の信号電荷の転送が開始される。この時、転送制御パルスVHΦ1,VHΦ2,VOGΦはローレベルであり、転送制御パルスLVΦはハイレベルである。従って、ポテンシャルPVH1,PVH2,PVOG,PLVには変化が無い。このとき、ドレイン制御パルスDCGΦはハイレベルに変化するため、図8bに示すように、バリア部のポテンシャルが大きくなり、電極LV上に蓄積されている電荷は、ドレインVDrainへ排出される。すなわち、時刻T2において電極LVに蓄積されていた信号電荷は、ドレインVDrainへ排出される。時刻T4,T5においては、経路Aの場合と同様に、経路Bからフレーム補正用OB画素Pob2の信号電荷が蓄積部23へ向けて転送される。従って、時刻T6においては、経路Bを経由して転送されてきたフレーム補正用OB画素Pob2の信号電荷が、電極LV上に流入して蓄積される。ただし、これ以前に経路Aを経由して流入していた電荷は、ドレインVDrainを介して排出済みであるため、電極VOGが形成しているポテンシャル障壁を超える畏れは無い。以上説明したように、本第1実施例においては、各経路からの信号電荷の転送が完了する度に、電極LVに蓄積されている電荷を排出する。これにより、電極LVから水平転送部24の側へ電荷が漏れることがない。また、電極LVを、大面積にする必要もない。また、時刻T2~T3においても信号電荷を水平転送部24へ転送せず、時刻T3においてドレインVDrainへ排出する。従って、本来であればフレーム補正用OB画素Pob2の信号電荷が水平転送部24へ転送されるべきタイミングで、信号電荷が水平転送部24に転送されない。このとき、水平転送部24は、通常の信号電荷の転送と同様に電荷の転送を行うため、この電荷に応じたデジタル信号が出力部25から出力される。このようにして出力されるデジタル信号は、フレーム補正用OB画素Pob2の信号電荷量に依存せず、固定ノイズパターンで発生する電荷のみに応じたデジタル信号である。また、このような信号電荷の転送を3回繰り返した後、4回目の信号電荷の転送時は、通常の信号電荷の転送と同様に、蓄積部23から水平転送部24へ信号電荷を転送する。このとき、水平転送部24に転送される信号電荷は、フレーム補正用OB画素Pob2の1画素分の信号電荷であるが、上述したように、この電荷は補正信号Shの生成には利用しない。従って、補正信号Shは、画素エリアR1における受光量の影響を受けずに済む。5撮像部の具体的構成及び動作の第2実施例:以下、上述した固体撮像装置100の動作を具体的に実現する第2実施例について、図9~13を参照しつつ説明する。図9は、CCD固体撮像素子における転送電極のレイアウトの一例を示す図であり、図10は、蓄積部23や水平転送部24に対する転送制御パルスのタイミングチャートであり、図11は、蓄積部23のY-Y’における転送ポテンシャルを、図10のタイミングチャートに対応させて示したポテンシャル図であり、図12は、図9に示すZ-Z’に沿って示した概略的な断面図とポテンシャル図であり、図13は、図9に示すZ-Z’に沿った電荷の移動を示す図である。図9に示すCCD固体撮像素子は、第1実施例とほぼ同様の構成であるが、第1実施例とは異なり、ドレインVDrainを制御するドレイン制御電極が形成されていない。その一方で、ドレインVDrainは、制御を行わずとも、電極LV上に蓄積された電荷がある一定量を超えると、その余剰分の電荷を吸い込んで排出する。そのため、本第2実施例では、バリア部が形成するポテンシャル障壁は、図12に示すように、ハイレベルの転送制御パルスLVΦを印加されている電極LVが構成するポテンシャルPLVよりも小さく、ローレベルの転送制御パルスVOGΦを印加されているときのPVOGよりも大きくなるように調整されている。これにより、ある一定量を超える電荷が電極LV上に流入しても、当該一定量を超える余剰分の電荷が、電極VOGを超えて水平転送レジスタ24へ漏れ出る畏れがない。更に好ましくは、バリア部が形成するポテンシャル障壁は、ハイレベルの転送制御パルスLVΦを印加されていて、上述した一定量の電荷が蓄積されている電極LVのポテンシャルと一致するレベルに調整されている。このように調整することにより、電極LV下には、一定量以下の電荷しか蓄積せず、この一定量を超える電荷は、バリア部からドレインVDrainへ流出する。なお、本第2実施例においては、ローレベルが印加されているときの電極VOGのポテンシャルPVOGが第1レベルに相当し、ハイレベルが印加されているときの電極LVのポテンシャルPLVが第2レベルに相当する。また、更に好適には、ドレインVDrainは、図13に示すように、ローレベルを印加されているときの電極VOGのポテンシャルPVOGよりも低く、通常の1回の電荷転送によって電極LVに蓄積される信号電荷のポテンシャルよりも、高いポテンシャルとする。すなわち、1回の垂直転送によって水平転送部24から転送されてくる信号電荷については、ドレインから排出されず、複数回の垂直転送によって水平転送部24から転送されてくる信号電荷については、その余剰分がドレインから排出されるようにする。これにより、通常の信号電荷は、ドレインVDrainに漏れ出ることなく水平転送部24に転送される。ここで、図9に示す経路A,Bを経由して転送されるフレーム補正用OB画素Pob2の信号電荷の転送状況について、図10,11を参照しつつ説明する。なお、図10,11に示す時刻T1は、経路Aからフレーム補正用OB画素Pob2の信号電荷が蓄積部23へ転送されてきた時である。図9において、経路A上には、電極V1,V2,V3Vm-1,Vm,VH1,VH2,LV,VOG,H1が順次に配列されている。一方、経路B上には、電極V1,V2,V3,Vm-1,Vm,VH3,VH4,LV,VOG,H1が順次に配列されている。電極V1,V2,V3Vm-1,Vmは、それぞれ、転送制御パルスVΦ1~VΦmにて制御され、電極VH1~VH4,LV,VOG,H1,H2はそれぞれ転送制御パルスVHΦ1~VHΦ4,LVΦ,VOGΦ,HΦ1,HΦ2にて制御される。具体的には、転送制御パルスがハイレベルの電極は、電荷を蓄積し、転送制御パルスがローレベルの電極は、電荷を排斥する。時刻T1において、転送制御パルスVHΦ2,LVΦはハイレベルであり、転送制御パルスVHΦ1,VOGΦはローレベルである。従って、図11に示すように、ポテンシャルPVH1,PVOGは高く、ポテンシャルPVH2,PLVは低い。このとき、ドレイン制御パルスDCGΦはローレベルであるため、電極LV上に蓄積されている電荷は、ドレインVDrainへ排出されない。これにより、経路Aを経由して転送されてきたフレーム補正用OB画素Pob2の信号電荷は、電極VH2から電極LVにかけて分布して蓄積される。時刻T2になると、転送制御パルスVHΦ2がローレベルに変化するため、転送制御パルスLVΦはハイレベルであり、転送制御パルスVHΦ1,VHΦ2,VOGΦはローレベルである。従って、ポテンシャルPVH1,PVH2,PVOGは高く、ポテンシャルPLVは低い。これにより、電極VH2上に分布していた信号電荷は、電極LV上に移動する。このとき、ドレイン制御パルスDCGΦはローレベルであるため、電極LV上に蓄積されている電荷は、ドレインVDrainへ排出されない。これにより、経路Aを経由して転送されてきたフレーム補正用OB画素Pob2の信号電荷は、電極LV上にのみ分布して蓄積される。時刻T3~T5においては、経路Aの場合と同様に、経路Bからフレーム補正用OB画素Pob2の信号電荷が蓄積部23へ向けて転送される。従って、時刻T6においては、経路Bを経由して転送されてきたフレーム補正用OB画素Pob2の信号電荷が、電極LV上に流入して蓄積される。このとき、電極LVに蓄積される電荷の形成するポテンシャルが、電極LVとドレインVDrainの間のバリア領域が形成するポテンシャル障壁を越えると、図13に示すように、その余剰分の電荷は、ドレインVDrainを介して排出される。このため、信号電荷が、電極VOGが形成しているポテンシャル障壁を超える畏れが無い。また、時刻T2~T3においても信号電荷を水平転送部24転送せず、図13に示すように、電極LVの電荷の余剰分のみをドレインVDrainへ排出する。従って、本来であればフレーム補正用OB画素Pob2の信号電荷が水平転送部24へ転送されるべきタイミングで水平転送部24に転送されない。ただし、このとき、水平転送部24は、通常の信号電荷の転送と同様に電荷の転送を行うため、この電荷に応じたデジタル信号が出力部25から出力される。このようにして出力されるデジタル信号は、フレーム補正用OB画素Pob2の信号電荷量に依存せず、固定ノイズパターンで発生する電荷のみに応じたデジタル信号である。また、このような信号電荷の転送を3回繰り返した後、4回目の信号電荷の転送時は、通常の信号電荷の転送と同様に、蓄積部23から水平転送部24へ信号電荷を転送する。このとき、水平転送部24に転送される信号電荷は、フレーム補正用OB画素Pob2の1画素分の信号電荷であるが、上述したように、この電荷は補正信号Shの生成には利用しない。従って、補正信号Shは、画素エリアR1における受光量の影響を受けずに済む。6まとめ:以上説明した実施形態から、以下のa~gの技術思想が把握される。aN行のオプティカルブラック画素行を含む行列状に配列された複数の画素を有するフレームトランスファ方式のCCD固体撮像素子であってNは2以上の整数、垂直転送部から水平転送部へ転送されてくるオプティカルブラック画素の電荷を垂直転送部から水平転送部へ転送するにあたり、先に転送されてくるN-1行分のオプティカルブラック画素の電荷については水平転送部へ転送させず、最後の1行分のオプティカルブラック画素の電荷については水平転送部へ転送させる転送制御を行う転送制御部を備え、垂直転送部の最終段よりも1つ手前に配置された転送電極と隣接する位置に、当該転送電極に蓄積される電荷を排出するためのドレインを配設したことを特徴とするCCD固体撮像素子。b前記ドレインを制御するドレイン制御電極を配設し、前記転送制御部は、前記ドレイン制御電極を制御して、先に転送されてくる前記N-1行分のオプティカルブラック画素の電荷を、前記ドレインに排出させる前記aに記載のCCD固体撮像素子。c前記転送制御部は、垂直転送部の最終段に配置された転送電極のポテンシャルを、第1レベルに制御しつつ、垂直転送部の最終段よりも1つ手前に配置された転送電極のポテンシャルを前記第1レベルより低い第2レベルに制御することにより、先に転送されてくるN-1行分のオプティカルブラック画素の電荷を水平転送部へ転送させない転送制御を行っており、垂直転送部の最終段よりも1つ手前に配置された転送電極と、前記ドレインとの間には、前記第1レベルより低く前記第2レベルより高いポテンシャル障壁を形成してある前記aに記載のCCD固体撮像素子。d前記複数の画素の各列に対応させて配設される前記垂直転送部の間に、前記垂直転送部の間で電流を阻止するチャネルストップが形成されており、前記ドレインは、前記チャネルストップの中に形成されている前記a~cの何れか1つに記載のCCD固体撮像素子。eN行のオプティカルブラック画素行を含む行列状に配列された複数の画素を有するフレームトランスファ方式のCCD固体撮像素子を備える電子機器であってNは2以上の整数、垂直転送部から水平転送部へ転送されてくるオプティカルブラック画素の電荷を垂直転送部から水平転送部へ転送するにあたり、先に転送されてくるN-1行分のオプティカルブラック画素の電荷については水平転送部へ転送させず、最後の1行分のオプティカルブラック画素の電荷については水平転送部へ転送させる転送制御を行う転送制御部を備えることを特徴とする電子機器。f前記水平転送部の転送する電荷を元にしてデジタル信号を生成する出力回路と、前記出力回路が前記N-1行分のオプティカルブラック画素の電荷を出力するべきタイミングで出力するデジタル信号に基づいて、前記出力回路が有効画素の電荷を元にして生成するデジタル信号を、補正する補正部と、を備える前記eに記載の電子機器。gN行のオプティカルブラック画素行を含む行列状に配列された複数の画素を有するフレームトランスファ方式のCCD固体撮像素子の駆動方法であってNは2以上の整数、垂直転送部から水平転送部へ転送されてくるオプティカルブラック画素の電荷を垂直転送部から水平転送部へ転送するにあたり、先に転送されてくるN-1行分のオプティカルブラック画素の電荷については水平転送部へ転送させず、最後の1行分のオプティカルブラック画素の電荷については水平転送部へ転送させることを特徴とするCCD固体撮像素子の駆動方法。なお、本発技術は上述した実施例に限られず、上述した実施例の中で開示した各構成を相互に置換したり組み合わせを変更したりした構成、公知技術並びに上述した実施形態および変形例の中で開示した各構成を相互に置換したり組み合わせを変更したりした構成、等も含まれる。また,本開示の技術的範囲は上述した実施形態に限定されず,特許請求の範囲に記載された事項とその均等物まで及ぶものである。"