"半導体ウエハを準備する工程と、前記半導体ウエハに所望の膜を堆積させる工程と、所望の前記膜が堆積された前記半導体ウエハの外観検査を行い、前記半導体ウエハの成膜不良を検出する工程と、前記外観検査において不良と検出された半導体チップを不良チップとして認定する工程とを有する半導体装置の製造方法であって、前記外観検査を行う工程は、外観検査装置を用いて第1の検査感度により前記半導体ウエハの色むらが生じている領域を検出し、前記外観検査装置を用いて前記第1の検査感度よりも強い検査感度である第2の検査感度により前記半導体ウエハの色むらが生じている領域を検出し、前記第1の検査感度により検出された領域と前記第2の検査感度により検出された領域とが重複している検出箇所において、前記第2の検査感度により検出された領域を不良として抽出することを特徴とする半導体装置の製造方法。半導体ウエハを準備する工程と、前記半導体ウエハに所望の膜を堆積させる工程と、所望の前記膜が堆積された前記半導体ウエハの外観検査を行い、前記半導体ウエハの成膜不良を検出する工程と、前記外観検査において不良と検出された半導体チップを不良チップとして認定する工程とを有する半導体装置の製造方法であって、前記外観検査を行う工程は、外観検査装置を用いて第1の検査感度により前記半導体ウエハの色むらを検出し、前記外観検査装置を用いて前記第1の検査感度よりも強い検査感度である第2の検査感度により前記半導体ウエハの色むらを検出し、前記第1の検査感度により検出された領域と前記第2の検査感度により検出された領域とが重複している検出箇所において、前記第2の検査感度により検出された領域に係る半導体チップを不良として抽出することを特徴とする半導体装置の製造方法。請求項1または2記載の半導体装置の製造方法において、前記外観検査を行う工程は、前記半導体ウエハを複数の判定領域に分割し、前記第2の検査感度により検出された領域が、2つまたはそれ以上の前記判定領域にまたがって検出された際に、前記成膜不良の抽出を行わないことを特徴とする半導体装置の製造方法。請求項1~3のいずれか1項に記載の半導体装置の製造方法において、前記半導体ウエハの成膜不良は、前記半導体ウエハに付着した異物に起因し、前記異物は、カーボン系の異物であることを特徴とする半導体装置の製造方法。請求項1~4のいずれか1項に記載の半導体装置の製造方法において、前記半導体ウエハに堆積させる所望の膜は、タングステン膜であることを特徴とする半導体装置の製造方法。請求項1~4のいずれか1項に記載の半導体装置の製造方法において、前記半導体ウエハに堆積させる所望の膜は、STI法により形成される酸化膜であることを特徴とする半導体装置の製造方法。請求項1~6のいずれか1項に記載の半導体装置の製造方法において、前記膜は、熱処理により成膜させることを特徴とする半導体装置の製造方法。ところが、上記のような半導体ウエハの目視マクロ検査による外観検査技術では、次のような問題点があることが本発明者により見い出された。上述したように、作業者が目視によって検査し、その判定を行うので、その判定精度が作業者の熟練度によって左右されてしまうという問題がある。また、作業者が検査を行うことによるコストが上昇してしまう問題や、検査時間などが長くなってしまい、半導体装置の製造効率が低下してしまうという問題が生じている。本発明の目的は、目視による外観検査を不要としながら、高精度に効率よく半導体ウエハの外観異常を検出することのできる技術を提供することにある。本発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。前述の目的を達成するために、本発明では、外観異常の判定を検査装置を用いて行う方法を実現する。一実施の形態によれば、半導体装置の製造方法は、半導体ウエハを準備する工程と、半導体ウエハに所望の膜を堆積させる工程と、所望の膜が堆積された半導体ウエハの外観検査を行い、半導体ウエハの成膜不良を検出する工程と、外観検査において不良と検出された半導体チップを不良チップとして認定する工程とを有する。この外観検査を行う工程では、外観検査装置を用いて第1の検査感度により半導体ウエハの色むらが生じている領域を検出し、外観検査装置を用いて第1の検査感度よりも強い検査感度である第2の検査感度により半導体ウエハの色むらが生じている領域を検出し、第1の検査感度により検出された領域と第2の検査感度により検出された領域とが重複している検出箇所において、第2の検査感度により検出された領域を成膜不良として抽出することにより、前述の課題を解決する。また、他の実施の形態によれば、外観検査を行う工程において、外観検査装置を用いて第1の検査感度により半導体ウエハの色むらを検出し、外観検査装置を用いて第1の検査感度よりも強い検査感度である第2の検査感度により半導体ウエハの色むらを検出し、第1の検査感度により検出された領域と第2の検査感度により検出された領域とが重複している検出箇所において、第2の検査感度により検出された領域に係る半導体チップを成膜不良として抽出することもできる。本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。1半導体ウエハの外観異常を低コストで、高精度に検出することができる。2上記1により、半導体装置の信頼性を向上させることができる。3また、上記1により、半導体装置の生産性を向上させることができる。以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。図1は、本発明の一実施の形態によるデータ集計システムにおける構成の一例を示す説明図、図2は、図1のデータ集計システムに設けられた検査装置における半導体ウエハの外観欠陥エリアを検出する一例を示す説明図、図3は、半導体ウエハに形成される判定領域区分の一例を示す説明図、図4は、半導体装置製造工程におけるビア形成の一例を示すフローチャート、図5は、図4のビア形成工程における半導体装置の要部断面図、図6は、図4のビア形成工程において半導体ウエハに色むらが形成される一例を示す説明図、図7は、ビア形成工程においてタングステンプラグの形成時に異物などにより色むらが形成された半導体ウエハの一例を示す模式図、図8は、図7の半導体ウエハの外観検査を高感度によって検出した際の一例を示す説明図、図9は、検査感度別の検出画像の一例を示す説明図、図10は、半導体装置製造における素子分離領域形成の一例を示すフローチャート、図11は、図10の素子分離領域形成における半導体装置の要部断面図、図12は、図10の素子分離領域の形成によって半導体ウエハに色むらが形成される一例を示す説明図、図13は、レーザ散乱光を用いた検査装置の一例を示す説明図、図14は、白色光を用いた検査装置の一例を示す説明図、図15は、電子線比較を用いた検査装置の一例を示す説明図である。実施の形態の概要本実施の形態の概要は、半導体ウエハ半導体ウエハWを準備する工程と、半導体ウエハに所望の膜主導体膜12、絶縁膜17を堆積させる工程と、所望の膜が堆積された半導体ウエハの外観検査を行い、半導体ウエハの成膜不良を検出する工程と、外観検査において不良と検出された半導体チップを不良チップとして認定する工程とを有する。そして、外観検査を行う工程は、外観検査装置検査装置2,2a,2bを用いて第1の検査感度標準感度により半導体ウエハの色むらが生じている領域を検出し、外観検査装置を用いて第1の検査感度よりも強い検査感度である第2の検査感度高感度により半導体ウエハの色むらが生じている領域を検出し、第1の検査感度により検出された領域と第2の検査感度により検出された領域とが重複している検出箇所において、第2の検査感度により検出された領域欠陥箇所F6,F3を不良として抽出する。また、本実施の形態の他の概要は、半導体ウエハ半導体ウエハWを準備する工程と、半導体ウエハに所望の膜主導体膜12、絶縁膜17を堆積させる工程と、所望の膜が堆積された半導体ウエハの外観検査を行い、半導体ウエハの成膜不良を検出する工程と、外観検査において不良と検出された半導体チップを不良チップとして認定する工程とを有する半導体装置の製造方法である。外観検査を行う工程は、外観検査装置検査装置2,2a,2bを用いて第1の検査感度により半導体ウエハの色むらを検出し、外観検査装置を用いて第1の検査感度よりも強い検査感度である第2の検査感度により半導体ウエハの色むらを検出し、第1の検査感度により検出された領域と第2の検査感度により検出された領域とが重複している検出箇所において、第2の検査感度により検出された領域に係る半導体チップ欠陥箇所エリアA1,A2を不良として抽出する。以下、上記した概要に基づいて、実施の形態を詳細に説明する。データ集計システムの構成本実施の形態において、データ集計システム1は、半導体装置製造におけるウエハプロセス処理前工程、およびウエハプロセス処理後の電気的特性試験において不良となった半導体チップを選別するシステムである。データ集計システム1は、図1に示すように、検査装置2,2a,2b、解析サーバ3、欠陥情報編集サーバ4、ウエハプロセスマップサーバ5、ウエハテストマップサーバ6、データ編集サーバ7、およびマップデータサーバ8から構成されている。検査装置2,2a,2bによる検査は、ウエハプロセス工程前工程において行われる検査であり、半導体ウエハの異物検査、ならびに外観検査を行う。この外観検査は、半導体ウエハの照射した光の反射強度などを画像処理し、色むらなどが生じている箇所を欠陥箇所として検出し、その欠陥解析データに基づいて、欠陥マップを生成する。検査装置2は、例えば、多層配線を形成する配線工程において、第1の配線層とその上層の第2の配線層とを電気的につなぐ接続領域であるビアを形成するタングステンプラグを形成する工程において欠陥箇所を検査する。検査装置2aは、第2の配線層とその上層の第3の配線層とを電気的につなぐビアを形成するタングステンプラグを形成する工程において欠陥箇所を検査し、検査装置2bは、例えば、第3の配線層とその上層の第4の配線層とを電気的につなぐビアを形成するタングステンプラグを形成する工程において欠陥箇所を検査する。解析サーバ3は、各々の検査装置2,2a,2bの検査結果を一時的に格納し、欠陥情報編集サーバ4に送信する。欠陥情報編集サーバ4は、解析サーバ3から送信された検査装置2,2a,2bによる個々の半導体チップの検査結果を、例えば、半導体ウエハ毎に関連付けし、半導体チップの欠陥情報として生成する。欠陥情報編集サーバ4が生成した欠陥情報は、ウエハプロセスマップサーバ5に送信される。ウエハプロセスマップサーバ5は、半導体ウエハ毎に関連付けされた欠陥情報各検査装置2,2a,2bの検査結果を合成して、対応する半導体ウエハ毎に半導体チップの前工程欠陥合成マップ半導体ウエハにおけるどの半導体チップが欠陥となっているかを示すマップを生成する。すなわち、検査装置2,2a,2bの別々に検査して生成された欠陥情報を合成し、対応する半導体ウエハに重ね合わせて、検査装置2,2a,2bにて検出された欠陥箇所を含む不良の半導体チップのマップを生成する。ウエハプロセスマップサーバ5が生成した前工程欠陥合成マップは、ウエハテストマップサーバ6に送信され、該ウエハテストマップサーバ6に前工程欠陥合成マップの情報が格納される。また、ウエハテストマップサーバ6には、ウエハプロセス工程前工程後に半導体チップにおける電気的特性のテストを行い、半導体チップの良品、不良品の選別を行うテスタT1,T2などが接続され、その選別結果も格納される。ウエハテストマップサーバ6に格納されたテスタT1,T2の選別結果、および欠陥合成マップの情報は、データ編集サーバ7に送信される。データ編集サーバ7は、選別結果に基づいて、電気的特性欠陥合成マップ半導体ウエハにおけるどの半導体チップが電気的特性不良となっているかを示すマップを生成する。そして、前工程欠陥合成マップと電気的特性欠陥合成マップとを合成し、不良となったすべての半導体チップを示す全データ欠陥合成マップを生成する。データ編集サーバ7が生成した全データ欠陥合成マップは、レーザマーカLM、またはマップデータサーバ8などに送信される。レーザマーカLMは、全データ欠陥合成マップに基づいて、不良の半導体チップにレーザビームを照射し、該半導体チップを焼損させてマーキングを行う。マップデータサーバ8は、全データ欠陥合成マップに基づいて、半導体装置の組み立て工程後工程において、良品となった半導体チップのみをピックアップする情報を生成する。そして、半導体装置の組み立て工程後工程において、レーザマーカLMによりマーキングされた半導体チップ、またはマップデータサーバ8によって不良と識別された半導体チップは、不良チップとして処理され、良品の半導体チップのみが半導体装置として組み立てられる。検査装置による外観検査次に、検査装置2による半導体ウエハの外観検査について説明する。図2は、検査装置2における半導体ウエハWの外観欠陥エリアを検出する一例を示す説明図である。図2においては、半導体ウエハWの一部を拡大した図となっている。なお、ここでは、検査装置2における検査技術について説明するが、検査装置2a,2bにおける検査技術も同様である。外観検査は、第1の欠陥検出工程、第2の欠陥検出工程、および欠陥エリア決定工程を有している。まず、第1の欠陥検出工程では、検査装置2により、欠陥異物、外観異常エリアの検出感度を標準感度にして半導体ウエハの欠陥箇所を検出する。これにより、欠陥位置が検出される。例えば、図2aに示す欠陥箇所F1,F2図中、黒丸で示すなどである。続いて、第2の欠陥検出工程において、検出感度を標準感度よりも欠陥の検出感度が高い感度に設定して、再び半導体ウエハの欠陥箇所を検出する。この高感度の検出によって、例えば、図2bに示すように、欠陥箇所F3~F6図中、点線で示すが得られる。この場合、欠陥箇所F3,F6は、実際に欠陥がある箇所であるが、欠陥箇所F4,F5は、検出感度を高めることによって出現する虚報の欠陥箇所である。そして、欠陥エリア決定工程において、第1の欠陥検出工程において検出された欠陥箇所に第2の欠陥検出工程にて検出された欠陥箇所が重なっているエリアを欠陥箇所として決定する。すなわち、第1の欠陥検出工程において検出された欠陥箇所と第2の欠陥検出工程にて検出された欠陥箇所とが重なっている箇所において、該第2の欠陥検出工程にて検出された点線内のエリア図2cが欠陥箇所として決定され、その欠陥箇所のエリアに該当する半導体チップを不良チップとして処理する。また、決定した欠陥箇所のエリアにかかる半導体チップを決定し、該半導体チップが位置する領域を欠陥箇所エリアとして決定し、欠陥箇所エリア内の半導体チップを不良チップとして処理するようにしてもよい。図2cでは、欠陥箇所F2と欠陥箇所F6、および欠陥箇所F1と欠陥箇所F3とがそれぞれ重複しており、欠陥箇所F6に係る点線内のエリア、および欠陥箇所F3に係る点線内のエリアを不良箇所としてそれぞれ決定する。また、不良箇所F6,F3のエリアにかかる半導体チップの領域を欠陥箇所エリアA1,A2ハッチングにて示すとし、これら欠陥箇所エリアA1,A2にかかる半導体チップCHを不良チップと判定するようにしてもよい。このように、外観異常を作業者の目視ではなく、検査装置2,2a,2bによって自動的に行うことにより、ばらつきが少なく高精度な外観異常検出を行うことが可能となり、半導体装置の品質を高精度に安定化させることができる。図2では、第1の欠陥検出工程において検出された欠陥箇所と第2の欠陥検出工程にて検出された欠陥箇所とが重複するエリアを欠陥箇所エリアとすることを説明した。この欠陥箇所エリアの決定は、例えば、後述する図3に示すように、第2の欠陥検出工程において検出された欠陥箇所エリアが、半導体ウエハの広範囲にわたる場合ある一定の範囲を超えた場合には不良判定を行わずに、再度外観検査を行うようにしてもよい。半導体ウエハの判定領域区分の例図3は、半導体ウエハWに形成される判定領域区分の一例を示す説明図である。この場合、図示するように、半導体ウエハWは、同軸的な円からなる領域R1、領域R1を除く半導体ウエハWの領域を4等分した領域R2、領域R3、領域R4、および領域R5がそれぞれ設定されている。そして、第2の欠陥検出工程において検出された欠陥箇所エリア点線にて示すが、領域R1~R5のうち、2つ以上の領域にまたがる場合には、不良判定を行わずに、再度外観検査を行う。図3では、第2の欠陥検出工程において検出された欠陥箇所エリアが、領域R1,R2,R4,R5の4つの領域にまたがっているので、検査装置2,2a,2bは、第1の欠陥検出工程、および第2の欠陥検出工程において検出された欠陥箇所エリアの情報と共に不良判定を行わずに再測定を行う旨の情報を解析サーバ3に送信する。ここでは、判定領域を5つの領域に区切った例を示したが、該判定領域の形状や数などは任意であり、図3に示したもの以外であってもよい。ビア形成工程の一例図4は、半導体装置製造工程におけるビア形成の一例を示すフローチャートであり、図5は、図4のビア形成工程における半導体装置の要部断面図である。まず、半導体ウエハWに形成された絶縁膜9上に形成したフォトレジストパターン図示せずをエッチングマスクとして用いて、図5aに示すように、絶縁膜9をドライエッチングすることによりステップS101、該絶縁膜9にコンタクトホール10を形成する。続いて、コンタクトホール10内に、タングステンWなどからなる導電性のプラグ図示せずを形成する。プラグを形成するには、例えば、図5bに示すように、コンタクトホール10の内部底部および側壁上を含む絶縁膜9上に、成膜温度基板温度200°C~450°C程度のスパッタ法やCVDChemicalVaporDeposition:化学気相成長法などによりバリア導体膜11例えばチタン膜、窒化チタン膜、あるいはそれらの積層膜を形成するステップS102。それから、タングステン膜などからなる主導体膜12を、図5cに示すように、成膜温度基板温度400°C~500°C程度のCVD法などによってバリア導体膜12上にコンタクトホール10を埋めるように形成するステップS103。その後、絶縁膜9上の不要な主導体膜12、およびバリア導体膜11をCMP法またはエッチバック法などによって除去することにより、ビアを形成することができる。ビア形成工程において色むらが形成される理由図6は、図4のビア形成工程において半導体ウエハに色むらが形成される一例を示す説明図である。まず、図6aに示すように、図4におけるステップS101の処理を終了した後、図4のステップS102の処理を行う。ここで、ステップS102の処理後、図6bに示すように、何らかの理由によって主導体膜12上に、例えば、カーボンC系、あるいは樹脂系などの異物13が付着する。異物13が付着した状態により、図4のステップS103の処理が行われると、CVD法による成膜時の温度により、図6cに示すように、異物13から、例えば、一酸化炭素CO、二酸化炭素CO2、水H2Oなどの脱ガスが発生し、異物13、およびその近傍の成膜が阻害されてしまったり、あるいは膜厚の減少や膜質異常などが発生してしまう。このような、異物13からの脱ガスに起因する成膜異常のエリアが色むらとなり、外観異常となって現れることになる。よって、検査装置2,2a,2b図1では、ビアを形成するタングステンプラグを形成する工程毎において欠陥箇所を検査している。色むらの判定について続いて、色むら部分の判定技術について説明する。図7は、ビア形成工程においてタングステンプラグを形成時に異物などにより色むらが形成された半導体ウエハWの一例を示す模式図である。図7において、黒丸の部分が、異物13図6からの脱ガスなどによって成膜が阻害された領域成膜されていない部分である。また、黒丸の領域を囲っているハッチングにて示された領域は、膜質異常などが発生した領域であり、ハッチングにて示された領域を囲っているドットにて示された領域は、膜質異常、あるいは膜厚の減少などが発生した領域を示している。また、ドットにて示されている半導体ウエハWの周辺部の領域は、成膜異常ではなく、例えば、半導体ウエハWの面、あるいは膜厚などが均一でないために色むらとして認識される部分である。図8は、図7の半導体ウエハWの外観検査を高感度によって検出した際の一例を示す説明図である。ここで、図8の黒丸の領域は、図7の黒丸の領域に相当し、図8のハッチングの領域は、図7のハッチング、およびドットの領域に相当する。検査装置により高感度の検出を行った場合、図示するように、図7に示した黒丸、ハッチングにて示す領域の他に、ドットにて示す新たな領域が色むらとして検出されている。この新たに検出されるドットのにて示す領域は、成膜異常などではなく、正常に成膜された部分であるが、検査装置の検出感度を高感度としたために、膜厚やウエハ面の均一性などの少しの変化をひろってしまい、色むら異常として検出虚報した箇所である。このように、検査装置による外観検査を高感度にて実施すると、本来は不良でない領域半導体チップまで不良にされてしまうことになる。一方、検査装置による外観検査を標準度にて実施すると、図8の黒丸の領域のみが検出されるだけであり、不良である図8のハッチングの領域半導体チップが良品と判定されてしまうことになる。そこで、前述したように、標準感度にて検出された不良領域欠陥箇所と高感度にて検出された不良領域欠陥箇所とが重複するエリアを欠陥箇所エリアとして判定する。これにより、不良の半導体チップを高精度に検出することができる。検出感度の設定図9は、検査感度別の検出画像の一例を示す説明図である。図9aは、標準感度における検出例を示しており、図9bは、標準感度よりも強い検出感度となる中感度による検出例を示している。また、図9cは、中感度よりも強い検出感度となる高感度による検出例を示しており、図9dは、高感度よりも強い検出感度となる最高感度による検出例を示している。まず、図9aにおいて、点線内の領域が不良として検出したい領域である。この場合、標準感度による検査では、成膜不良となっている点線の領域すべてが検出されておらず、点線の領域よりも小さい、実線にて示された領域を不良として検出しており、ハッチングにて示す半導体チップCHが不良と判定される。続いて、中感度による検査では、図9bに示すように、標準感度の場合よりも不良として検出した領域点線で示すが大きくなっており、ハッチングにて示す不良の半導体チップCH数も、図9aに比べて多くはなっているが、図9aにおける点線に示す領域すべてを不良として検出していない。また、半導体ウエハWの周辺部において、ドットにて示す誤検出虚報が少し発生している。続いて、高感度の検出の場合には、図9cに示すように、図9aにおける点線に示す領域と略同じ領域を不良として検出しており、不良と判定される半導体チップCH数も図9aと略同じとなる。しかし、感度を上げることにより、半導体ウエハWの周辺部において、ドットにて示す誤検出虚報が増加している。最高感度の場合、図9dに示すように、図9aにて示す点線の領域だけでなく、ドットにて示す多数の誤検出虚報が発生している。このように、検査感度を上げると、検出したい成膜不良の領域を検出しやすくできるが、それに伴い、誤検出も多く発生してしまうことにある。よって、外観欠陥エリアの検出には、欠陥箇所の中心、およびその近傍を検出する標準感度による検出と、成膜不良となっている図9aの点線の領域を検出する高感度による検出とを組み合わせる。これにより、誤検出の発生を防止しながら,高精度に不良領域の検出を行うことができる。ここで、標準感度、中感度、高感度、および最高感度などの感度レベルは、一例を示したものであり、検査時には、検査装置の検出感度を、図9の標準感度と高感度に相当するように設定し、検査を行うものとする。素子分離領域形成の一例図10は、半導体装置製造における素子分離領域形成の一例を示すフローチャートであり、図11は、図10の素子分離領域形成における半導体装置の要部断面図である。まず、p型の単結晶シリコンなどからなる半導体ウエハWを準備し、この半導体ウエハWを酸化好ましくは熱酸化して、該半導体ウエハWの表面主面に、絶縁膜14を形成するステップS201。その後、絶縁膜14上にCVD法例えば熱CVD法などにより、絶縁膜15を形成堆積するステップS202。絶縁膜14は、好ましくは酸化シリコン膜からなり、絶縁膜15は、好ましくは窒化シリコン膜からなる。それから、フォトレジストパターン図示しないが、このフォトレジストパターンは絶縁膜15上にフォトリソグラフィ法を用いて形成されるをエッチングマスクとしてステップS203、絶縁膜15、絶縁膜14、および半導体基板Wを順次ドライエッチングすることにより、素子分離形成予定領域の半導体ウエハWに溝素子分離用の溝16を形成するステップS204。溝16は、絶縁膜15、および絶縁膜14を貫通し、溝16の底部が半導体ウエハWの厚みの途中に位置するように形成されている。続いて、トランジスタ形成のための犠牲酸化膜形成としてのプレ酸化を行うステップS205。このプレ酸化は、例えば、熱酸化法により、半導体ウエハW上に犠牲酸化膜としての酸化シリコン膜SiO2が形成される。その後、ステップS205の処理において形成したプレ酸化膜を、フッ酸HFを用いてエッチングを行うことにより、プレ酸化膜を除去するステップS206。図11aは、ステップS206によるプレ酸化膜の除去が終了した状態を示している。プレ酸化膜の除去後、溝16の内部すなわち溝16の底面および側壁を酸化好ましくは熱酸化してステップS207、表面酸化された絶縁膜図示せずを形成する。絶縁膜は、酸化シリコン膜または酸窒化シリコン膜からなり、溝16の底面および側壁上などに形成される。次に、図11bに示すように、半導体ウエハWの主面主面全面上に、溝16内を埋めるように、絶縁膜17を形成堆積するステップS208。絶縁膜17は、好ましくは酸化シリコン膜からなり、例えば、CVD法により形成する。この絶縁膜17は、例えば、O3-TEOS酸化膜からなる。O3-TEOS酸化膜とは、オゾンO3、およびTEOSTetraethoxysilane:テトラエトキシシラン、またはTetraEthylOrthoSilicateとも言うを原料ガスとして用いて熱CVD法成膜温度は、例えば、500°C程度~600°C程度により形成した酸化シリコン膜である。そして、溝16に埋め込んだ絶縁膜17を焼き締めるための熱処理アニール処理を行うステップS209。この熱処理は、半導体ウエハWを例えば1000°C程度で熱処理する。続いて、絶縁膜17上にフォトリソグラフィ法を用いて形成されるフォトレジストパターン図示せずをエッチングマスクとしてステップS210、絶縁膜17をドライエッチングして絶縁膜17に溝図示せずを形成するステップS211。その後、絶縁膜17および表面酸化された絶縁膜をCMPChemicalMechanicalPolishing:化学的機械的研磨法により研磨するステップS212。これにより、溝16の外部の絶縁膜17が除去され、溝16内に絶縁膜17および表面酸化された絶縁膜が残される。そして、溝16内の絶縁膜17の上部上面をドライエッチングによってエッチバックすることにより、溝16内の絶縁膜17の上面を後退させる。絶縁膜15をウェットエッチングなどにより除去し、さらに、絶縁膜14をウェットエッチングなどにより除去する。溝16の内部には絶縁膜14,15、および絶縁膜17が埋め込まれた状態で残存し、溝16の内部に残存する絶縁膜17、および表面酸化された絶縁膜により、素子分離領域図示せずが形成される。このように、素子分離領域は、LOCOSlocaloxidationofsilicon法ではなく、STIShallowTrenchIsolation法により形成される。素子分離領域形成において色むらが発生する理由図12は、図10の素子分離領域の形成によって半導体ウエハに色むらが形成される一例を示す説明図である。まず、図10におけるステップS201~S206の処理を終了した後、図10のステップS207の処理を行う。ここで、ステップS206の処理後、図12aに示すように、何らかの理由によって絶縁膜15上に、例えば、カーボンC系、あるいは樹脂系などの異物13が付着したものとする。異物13が付着した状態により、図10のステップS208の処理が行われると、前述したように、成膜温度が、例えば、500°C程度~600°C程度の熱CVD法などによって行われ、かつ成膜時間が長いために、異物13から、例えば、一酸化炭素CO、二酸化炭素CO2、水H2Oなどの脱ガスが発生し、図12bに示すように、異物13、およびその近傍の成膜が阻害されてしまったり、あるいは膜厚の減少や膜質異常などが発生してしまう。このような場合にも、半導体ウエハWには、異物13からの脱ガスに起因する成膜異常のエリアが色むらとなり、外観異常となって現れることになる。よって、前述したタングステンプラグを形成する工程毎の欠陥箇所だけでなく、素子分離領域を形成する工程においても、検査装置2,2a,2bによる外観検査を行うことが有効となる。検査装置の構成例次に、検査装置2,2a,2bの検出技術について説明する。検査装置2,2a,2bは、例えば、レーザ散乱光を用いたタイプ、白色光光学を用いたタイプ、または電子線SEMScaningElectronMicroscope比較を用いたタイプなどがある。まず、レーザ散乱光を用いた検査装置の場合は、図13に示すように、レーザLを用いて半導体ウエハW表面に斜方照明を当て、該半導体ウエハW表面からの散乱光を空間フィルタFを通してリニアイメージセンサLSにて散乱光を検出する。検出した散乱光は、リニアイメージセンサLSによって光電変換され、その出力信号レベルを隣接するダイ間半導体チップ間で比較する。比較した信号レベル差が、あるしきい値以上の場合には、その部分を欠陥として抽出する。検出感度は、しきい値により変化する。このしきい値が、図2などで述べた感度標準感度、高感度となり、しきい値を上げると虚報誤検出が多くなる。また、白色光光学を用いた検査装置は、図14に示すように、高輝度照明キセノンランプ等Xeを用いて半導体ウエハW表面に落射照明を当て、該半導体ウエハW表面からの正反射光をリニアイメージセンサLSで検出する。検出した正反射光をリニアイメージセンサLSで光電変換し、その出力信号レベルを隣接するダイ間半導体チップ間、あるいは隣接するセル間で比較する。比較した信号レベル差が、あるレベル濃淡しきい値以上の場合、その部分を欠陥として抽出する。検出感度は、濃淡しきい値により変化する。よって、濃淡しきい値が、図2などで述べた感度標準感度、高感度となり、濃淡しきい値を上げると虚報誤検出が多くなる。続いて、電子線SEM比較を用いた検査装置の場合では、図15に示すように、電子ビーム1次電子を半導体ウエハWに照射し、パターン欠陥から放出される2次電子量を、センサSによって明るさに変換して2次電子量の強度分布画像を取得する。取得した画像を元に、セルピッチ、ダイピッチ単位に差画像を算出し欠陥を検出する。この場合、センサSによる2次電子の検出感度が、図2などで述べた感度標準感度、高感度となり、検出感度を上げると虚報誤検出が多くなる。以上、レーザ散乱光を用いたタイプ、白色光光学を用いたタイプ、または電子線比較を用いたタイプなどの検査装置において、それぞれ標準感度と高感度によって外観間検査を行うことにより、半導体ウエハWの外観検査を高精度に行うことができる。それにより、本実施の形態によれば、検査装置2,2a,2bを用いることにより、作業者の目視による外観検査を行うことなく、効率よく、高精度に半導体ウエハWの外観異常を検出することができる。また、高品質の半導体装置を安定して供給することができる。さらに、外観検査を作業者が行わないので、半導体装置の生産性を向上させることができる。以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。"