"複数の配線板が積層された第1積層基板の一方の面に第1電子部品を載置する第1電極と、前記第1積層基板に凹部を設け、第1積層基板内部の配線回路が前記凹部内に露呈され、第2電子部品の一端と接続する第2電極とを備える第1配線基板と、複数の配線板が積層された第2積層基板の一方の面に凹部を設け、第2積層基板内部の配線回路が前記凹部内に露呈され、第2電子部品の他端と接続する第3電極とを備える第2配線基板と、前記第1電極に接続される第1電子部品と、前記第2電極に一端が接続され、他端を第3電極に電気的に接続される第2電子部品と、を備えており、前記第1配線基板と第2配線基板との一方の面はそれぞれの凹部が互いに対向する内面に向いて開口するように配されており、かつ、各々の電子部品と各々の電極とは、導電性ペーストからなる層間導通部により接続されることを特徴とする部品内蔵基板。請求項1記載の部品内蔵基板であって、前記第1配線基板と第2配線基板間にはスペーサが配されていることを特徴とする部品内蔵基板。請求項1または2記載の部品内蔵基板であって、前記第1配線基板、第2配線基板の一方もしくは両方の内部には、部品が内蔵されていることを特徴とする部品内蔵基板。請求項1から3のいずれか一項記載の部品内蔵基板を製造する方法であって、複数の配線板が積層された第1積層基板の一方の面に凹部を開口し、第1積層基板内部の配線回路を前記凹部内に露呈する工程と、前記第1積層基板の凹部に導電ペーストを充填する工程と、複数の配線板が積層された第2積層基板に凹部を設け、第2積層基板内部の配線回路を前記凹部内に露呈する工程と、前記第2積層基板の凹部に導電ペーストを充填する工程と、前記第2電子部品および前記第1電子部品を基板表面に実装する工程と、前記第1配線基板と第2配線基板とを、それぞれの凹部が互いに対向する内面に向いて開口するように配して一括で加圧接着する一括積層工程とを有することを特徴とする部品内蔵基板の製造方法。請求項4記載の部品内蔵基板を製造する方法であって、前記一括積層する工程において、前記第1配線基板と第2配線基板との間には、絶縁体スペーサを挟んで加圧接着されることを特徴とする部品内蔵基板の製造方法。しかし、このようなBGA接続では、一般的にSn-Ag-Cu等の鉛フリーのハンダを使用するため、順次積層する場合には、既に形成されているハンダボールがリフロー温度:約260°C時に再溶融するという問題があり、ハンダ再溶融時に位置ずれや断線が発生する虞がある。また、ICチップがハンダバンプによりフリップチップ実装され、封入するアンダーフィル内にポイド等の間隙が生じている場合、再溶融したハンダが、上記間隙に流入し断線等の不良が発生する可能性がある。また、製造プロセスとしては、工程が複雑であり、コスト上昇や歩留まりが悪くなる危険性がある。本発明は、上記の事情に鑑みてなされたもので、配線長の短縮や高密度実装が可能で、ハンダ等の再溶融がなくなり、工程を簡略化可能な部品内蔵基板およびその製造方法を提供することを目的とするものである。本発明の請求項1に係る部品内蔵基板は、複数の配線板が積層された第1積層基板の一方の面に第1電子部品を載置する第1電極と、前記第1積層基板に凹部を設け、第1積層基板内部の配線回路が前記凹部内に露呈され、第2電子部品の一端と接続する第2電極とを備える第1配線基板と、複数の配線板が積層された第2積層基板の一方の面に凹部を設け、第2積層基板内部の配線回路が前記凹部内に露呈され、第2電子部品の他端と接続する第3電極とを備える第2配線基板と、前記第1電極に接続される第1電子部品と、前記第2電極に一端が接続され、他端を第3電極に電気的に接続される第2電子部品と、を備えており、前記第1配線基板と第2配線基板との一方の面はそれぞれの凹部が互いに対向する内面に向いて開口するように配されており、かつ、各々の電子部品と各々の電極とは、導電性ペーストからなる層間導通部により接続されることを特徴とする。本発明の請求項2に係る部品内蔵基板は、請求項1記載の部品内蔵基板であって、前記第1配線基板と第2配線基板間にはスペーサが配されていることを特徴とする。本発明の請求項3に係る部品内蔵基板は、請求項1または2記載の部品内蔵基板であって、前記第1配線基板、第2配線基板の一方もしくは両方の内部には、部品が内蔵されていることを特徴とする部品内蔵基板。本発明の請求項4に係る部品内蔵基板の製造方法は、請求項1から3のいずれか一項記載の部品内蔵基板を製造する方法であって、複数の配線板が積層された第1積層基板の一方の面に凹部を開口し、第1積層基板内部の配線回路を前記凹部内に露呈する工程と、前記第1積層基板の凹部に導電ペーストを充填する工程と、複数の配線板が積層された第2積層基板に凹部を設け、第2積層基板内部の配線回路を前記凹部内に露呈する工程と、前記第2積層基板の凹部に導電ペーストを充填する工程と、前記第2電子部品および前記第1電子部品を基板表面に実装する工程と、前記第1配線基板と第2配線基板とを、それぞれの凹部が互いに対向する内面に向いて開口するように配して一括で加圧接着する一括積層工程とを有することを特徴とする。本発明の請求項5に係る部品内蔵基板の製造方法は、請求項4記載の部品内蔵基板を製造する方法であって、前記一括積層する工程において、前記第1配線基板と第2配線基板との間には、絶縁体スペーサを挟んで加圧接着されることを特徴とする。本発明によれば、接続がハンダボールではなく、導電性ペーストで行われている。また、第1および第2積層基板の厚さ方向に厚さを有する第2電子部品が第1積層基板と第2積層基板との間に立設した状態とされている。これにより、位置ずれや断線を抑制でき、配線長の短縮や高密度実装が可能になる。本発明によれば、本発明によれば、接続がハンダボールではなく、導電性ペーストで行われているため、順次積層する場合、リフロー時に再溶融することがなく、また、各層毎に順次積層するのではなく、一括積層により製造可能なため、工程が複雑になることを防止し工程を簡略化することができる。という効果を奏する。以下、本発明に係る部品内蔵基板の第1実施形態を、図面に基づいて説明する。図1は、本実施形態における部品内蔵基板を示す断面図であり、図において、符号100は、部品内蔵基板である。本実施形態における部品内蔵基板100は、図1に示すように、第1配線基板17と、第2配線基板27と、第1電子部品T1と、第2電子部品T2とを有し、厚さ方向に積層された基板と基板との間に電子部品T1が配置される部品内蔵基板とされる。第1電子部品T1は、ICチップなどとされ、また、第2電子部品T2は、抵抗等の受動部品とされる。第1配線基板17は、複数の配線板が積層された第1積層基板11の一方の面11aに第1電子部品T1を載置する第1電極13,13と、第1積層基板11に凹部14を設け、第1積層基板11内部の配線回路が凹部14、14内に露呈され、第2電子部品T2、T2の一端T2a,T2aと接続する第2電極16,16とを備える。第2配線基板27は、複数の配線板が積層された第2積層基板21の一方の面21aに凹部24を設け、第2積層基板21内部の配線回路が前記凹24部内に露呈され、第2電子部品T2の他端T2bと接続する第3電極26とを備える。第1電極13と第1電子部品T1の端子、第2電極16と第2電子部品T2の一端T2a、第3電極26と第2電子部品T2の他端T2bとは、それぞれ導電性ペーストからなる層間導通部Pによって電気的に接続されている。それぞれの対応する第1配線基板11の凹部14と第2配線基板21の凹部24とがそれぞれ互いに対向する位置とされ、対応する凹部14と凹部24とがそれぞれ第2電子部品T2で接続されている。第1配線基板11の一方の面11aと第2配線基板21の一方の面21aとは、それぞれ対向するように配置され、これらの間には、スペーサSが充填されている。スペーサ絶縁スペーサSは、接着材、プリプレグなどで形成される。第1電子部品T1は、第2電子部品T2が第1積層基板11と第2積層基板21との間隔を維持する支持体となっているので、第2配線基板27と接触しないようになっている。本実施形態の部品内蔵基板100によれば、ハンダを用いていないため、リフロー時に再溶融することが防止でき、また、各層毎に順次積層することがないため、工程が複雑にならず簡略化できる。副次的な効果として、このような部品内蔵基板100によれば、受動部品である第2電子部品T2を第1積層基板11と第2積層基板21との間に位置するスペーサとしても機能し、さらに、この第2電子部品T2両端が、それぞれ導電性ペーストPによって、第2電極16および第3電極26と接続されていることにより、基板が反り変形を起こした場合でも電気的接続不良の発生を低減することができる。また、受動部品である第2電子部品T2を第1積層基板11と第2積層基板21との間に配して接続することにより、このような受動部品に接続する電極と基板間を接続する接続ビアの総数を削減することができ、部品内蔵基板100のサイズ縮小化を図ることが可能となる。また、第1積層基板11と第2積層基板21との間の距離を、凹部14と凹部24の内部に位置する第2電子部品T2の長さで設定することができ、その結果、第1積層基板11と第2積層基板21との間の距離を、第1電子部品T1が第2配線基板27と接触しない程度に設定して部品内蔵基板100の厚さ寸法のバラツキを小さくすることが可能となる。以下、本発明に係る部品内蔵基板およびその製造方法の第2実施形態を、図面に基づいて説明する。図2は、本実施形態における部品内蔵基板を示す断面図であり、図において、符号200は、部品内蔵基板である。なお、第1実施形態の構成に対応する構成には同一の符号を付してある。本実施形態における部品内蔵基板200は、図2に示すように、第1配線基板17と、第2配線基板27と、第1電子部品T1と、第2電子部品T2と、第3電子部品T3と、第4電子部品T4と、を有するものとされ、厚さ方向で基板と基板との間に電子部品が配置される部品内蔵基板である。本実施形態において、第1電子部品T1と第4電子部品T4とは、ICチップなどとされ、また、第2電子部品T2と第3電子部品T3は、抵抗等の受動部品とされ、第2電子部品T2は、基板間接続受動部品とされ、第3電子部品T3は、第2電子部品T2とは異なる抵抗等の受動部品とされる。第2電子部品T2の一端T2aおよび他端T2bは、それぞれ電気的に接続可能な端子とされている。第2電子部品T2の基板厚さ方向寸法は、少なくとも第1電子部品T1の厚さ寸法より大きく設定されるとともに、第3電子部品T3の厚さ寸法より大きく設定される。第1電子部品T1の厚さ寸法は、第3電子部品T3の厚さ寸法より大きく設定される。第1電子部品T1の厚さ寸法は、第1積層基板11と第2積層基板21との厚さ方向間隔よりも小さく設定される。第3電子部品T3の両端は、それぞれ電気的に接続可能な端子とされている。本実施形態における部品内蔵基板200においては、第1配線基板17と第2配線基板27とが、ガラスエポキシ等のリジット基板、LCPやポリイミドのFPC基板、ガラスクロス含有熱可塑性樹脂などのプリプレグを絶縁層として用いたプリント配線板を多層化した多層基板、プリント配線板同士の層間全体に、別途接着層を介在させて多層化を図る多層プリント配線板、または、同様の多層セラミック基板とされる。第1配線基板17は、第1積層基板11の一方の面11aに第1電子部品T1と第2電子部品T2と第3電子部品T3とを載置して、スペーサ絶縁スペーサSが積層されたものである。第1積層基板11は、複数この実施の形態では3枚のプリント配線板11A,プリント配線板11B,プリント配線板11Cを積層したものである。これら複数のプリント配線板11A,プリント配線板11B,プリント配線板11Cどうしの間には、隣接するプリント配線板と接着する絶縁スペーサ11D,11Eが介在されて、プリント配線板11A,プリント配線板11B,プリント配線板11Cどうしは介在する絶縁スペーサ11D,11Eにより密に接着されて積層されるとともに、プリント配線板11C表面には絶縁スペーサ11Sが接着されている。第1積層基板11は、プリント配線板11A,絶縁スペーサ11D,プリント配線板11B,絶縁スペーサ11E,プリント配線板11C,絶縁スペーサ11Sの順に積層されている。プリント配線板11A,プリント配線板11B,プリント配線板11Cは、それぞれの一面に必要に応じて導体パターン12,13,16,13A,16Aが設けられ、これらの導体パターンは回路設計に応じてインナビア13V,16Vを介して適宜層間で接続されている。具体的には、プリント配線板11Aには、導体パターンとして電極16A、配線12、電極16Aが設けられ、プリント配線板11Bには、導体パターンとして第2電極16、電極13A、電極13A、第2電極16が設けられ、プリント配線板11Cには、導体パターンとして電極15、電極15、第1電極13、第1電極13、電極15、電極15が設けられている。そして、プリント配線板11Aの電極16Aとプリント配線板11Bの第2電極16は、プリント配線板11Bを貫通するインナビア16Vによって層間接続され、プリント配線板11Bの電極13Aとプリント配線板11Cの第1電極13はプリント配線板11Cを貫通するインナビア13Vによって層間接続されている。第1積層基板11の一方の面11a側には、第2電極16に対応する位置に凹部14を設け、凹部14内部に第2電極16が露呈されている。また、第1積層基板11の一方の面11a側には、第1電極13に対応する位置に凹部13aを設け、凹部13a内部に第1電極13が露呈されているとともに、電極15に対応する位置に設けた凹部15a内に電極15が露呈されている。これら凹部14、凹部15a、凹部13aには、導電性ペーストPが充填されており、第1電極13と第1電子部品T1、電極15と第3電子部品T3、および、第2電極16と第2電子部品T2の一端T2aが電気的に接続されている。第2配線基板27は、第2積層基板21の他方の面21bに第4電子部品T4を載置し、第1積層基板11と対向する一方の面21aに第2電子部品T2が接続されて、スペーサ絶縁スペーサSが積層されたものである。第2積層基板21は、第1積層基板11と同様に、絶縁スペーサ21S,プリント配線板21A,絶縁スペーサ21D,プリント配線板21B,絶縁スペーサ21E,プリント配線板21C,絶縁スペーサ21Fの順に積層されている。プリント配線板21Bには、第1積層基板11側である一面21a側に導体パターンとして第3電極26が設けられ、第1積層基板11と反対側である他面21b側に導体パターンとして電極23A、配線22が設けられ、プリント配線板21Cには、第1積層基板11側である一面21a側に導体パターンとし電極26Aが設けられ、第1積層基板11と反対側である他面21b側に導体パターンとして第1電極23が設けられ、ている。そして、プリント配線板21Bの第3電極26とプリント配線板21Cの電極26Aは、プリント配線板21Bを貫通するインナビア26Vによって層間接続され、プリント配線板21Bの電極23Aとプリント配線板21Cの第1電極23はプリント配線板21Cを貫通するインナビア23Vによって層間接続されている。第2積層基板21の一方の面21a側には、第3電極26に対応する位置にプリント配線板21Aを貫通する凹部24を設け、凹部24内部に第3電極26が露呈されている。また、第2積層基板11の他方の面21b側には、第1電極23に対応する位置に凹部23aを設け、凹部23a内部に第1電極23が露呈されている。これら凹部24、凹部23aには、導電性ペーストPが充填されており、第1電極23と第4電子部品T4、第3電極26と第2電子部品T2の他端T2bが電気的に接続されている。それぞれの対応する第1配線基板11の凹部14と第2配線基板21の凹部24とがそれぞれ互いに対向する位置とされ、対応する凹部14と凹部24とがそれぞれ第2電子部品T2で接続されている。第1配線基板11の一方の面11aと第2配線基板21の一方の面21aとは、それぞれ対向するように配置され、これらの間には、スペーサSによって充填されている。スペーサ絶縁スペーサSは、接着材、プリプレグなどで形成される。第1電子部品T1および第3電子部品T3は、第2電子部品T2が第1積層基板11と第2積層基板21との間隔を維持する支持体となっている。以下、本実施形態における部品内蔵基板200の製造方法を図面に基づいて説明する。図3~図10は、本実施形態における部品内蔵基板の製造方法を示す工程図である。本実施形態における部品内蔵基板200の製造方法は、第1積層基板11の一方の面11aに凹部14を開口し、第1積層基板11内部の第2電極配線回路16を凹部14内に露呈する工程と、第1積層基板11の凹部14、13a、15aに導電ペーストPを充填する工程と、第2積層基板21に凹部24を設け、第2積層基板21内部の第2電極配線回路26を凹部24内に露呈する工程と、第2積層基板21の凹部26に導電ペーストPを充填する工程と、第2電子部品T2および第1電子部品T1を第1積層基板11表面に実装する工程と、第1配線基板11と第2配線基板21とを、それぞれの凹部14,凹部24が互いに対向する内面に向いて開口するように配して一括で加圧接着する一括積層工程とを有する。第1配線基板17の製造方法について説明する。まず、図3に示すように、プリント配線板11A,絶縁スペーサ11D,プリント配線板11B,絶縁スペーサ11E,プリント配線板11Cの順に積層された第1積層基板11を通常の方法によって製造する。この際、プリント配線板11Aには、導体パターンとして電極16A、配線12、電極16Aを設け、プリント配線板11Bには、第2電極16、電極13A、電極13A、第2電極16を設けておく。プリント配線板11Aの電極16Aとプリント配線板11Bの第2電極16は、プリント配線板11Bを貫通するインナビア16Vによって層間接続しておく。ここで、第2電極16は、第1積層基板11内部に形成された基板間接続用の受動部品を搭載するためのパッドとされる。次いで、図4に示すように、プリント配線板11C表面に部品搭載パッドとなる電極15、電極15、第1電極13、第1電極13、電極15、電極15を設ける。次いで、図5に示すように、絶縁スペーサ11Sとなる接着材かまたはプリプレグをプリント配線板11C表面に仮貼する。次いで、図6に示すように、レーザー加工または、ドリル等の機械加工によりビアとなる凹部14,15a,13aを形成する。凹部14は第2電極16が露出する深さまで、凹部13aは第1電極13が露出する深さまで、凹部15aは電極15が露出する深さまでとされる。次いで、図7に示すように、ビア開口部である凹部14,15a,13aに焼結温度が100~200°Cの範囲とされ焼結後の温度耐性が260°Cより高く設定され金属焼結型とされる導電性ペーストPを印刷により充填する。次いで、図8に示すように、ICチップベアチップ、WLPとされる第1電子部品T1、および、抵抗等の受動部品とされる第3電子部品T3を、汎用の搭載装置マウンタフリップチップボンダ等により第1積層基板11表面に実装する。この際、凹部15a,13aに充填された導電性ペーストPと第1電子部品T1、第3電子部品T3の端子が接続するように実装する。同時に、基板間支持部材または基板間距離維持部材となる第2電子部品T2を凹部14内部の導電性ペーストPにその一端T2aが埋没するように立設し、第2電子部品T2が第1積層基板11の厚さ方向に所定の長さを有するように配置する。次いで、図9に示すように、絶縁スペーサSとする半硬化の接着材やプリプレグからなるスペーサS1,S2,S3を積層する。この際、第1積層基板11における表面11aおよび第1電子部品T1、第3電子部品T3の高さの違いを緩和するために、エポキシ系接着材やプリプレグを用いて、第3電子部品T3の高さに対応した厚さとされるスペーサS1と、第3電子部品T3と第1電子部品T1との高さの差に対応した厚さとされるスペーサS2と、第1電子部品T1と第2電子部品T2との高さの差に対応した厚さとされるスペーサS3を積層する。スペーサS3の厚さは、第1電子部品T1と第2積層基板21に接続される部分を除いた第2電子部品T2の高さに対応した厚さに設定される。ここで、スペーサS1には、第1電子部品T1と第2電子部品T2と第3電子部品T3とに対応する開口が設けられ、スペーサS2には、第1電子部品T1と第2電子部品T2とに対応する開口が設けられ、スペーサS3には、第2電子部品T2に対応する開口が設けられており、これらの開口と各電子部品とを位置あわせして積層する。このように第1配線基板17を製造する。次いで、図10に示すように、第1積層基板11と同様に、絶縁スペーサ21S,プリント配線板21A,絶縁スペーサ21D,プリント配線板21B,絶縁スペーサ21E,プリント配線板21C,絶縁スペーサ21Fの順に積層された第2積層基板21を通常の方法によって製造する。この際、第1積層基板11と同様に、プリント配線板21Bには、第1積層基板11側である一面21a側に導体パターンとして第3電極26を設け、第1積層基板11と反対側である他面21b側に導体パターンとして電極23A、配線22を設け、プリント配線板21Cには、第1積層基板11側である一面21a側に導体パターンとして電極26Aを設け、第1積層基板11と反対側である他面21b側に導体パターンとして第1電極23を設けておく。そして、プリント配線板21Bの第3電極26とプリント配線板21Cの電極26Aは、プリント配線板21Bを貫通するインナビア26Vによって、プリント配線板21Bの電極23Aとプリント配線板21Cの第4電極23はプリント配線板21Cを貫通するインナビア23Vによって層間接続しておく。同時に、第4電極23には、絶縁スペーサ21F表面まで貫通するビアPを設けておく。ここで、第3電極26は、第2積層基板21内部に形成された基板間接続用の受動部品を搭載するためのパッドとされる。次いで、絶縁スペーサ21Sとなる接着材かまたはプリプレグをプリント配線板21Aの一面21a側に仮貼する。次いで、レーザー加工または、ドリル等の機械加工によりビアとなる凹部24を第3電極26が露出する深さまで形成する。次いで、ビア開口部である凹部24に、第1積層基板11と同様に、焼結温度が100~200°Cの範囲とされ焼結後の温度耐性が260°Cより高く設定される導電性ペーストPを印刷により充填する。次いで、ICチップベアチップ、WLPとされる第4電子部品T4を、汎用の搭載装置マウンタフリップチップボンダ等により第2積層基板21他面21b側に実装する。この際、凹部23aに充填された導電性ペーストPと第4電子部品T4の端子が接続するように実装する。このように第2配線基板27を製造する。次いで、図10に示すように、それぞれに電子部品が実装された第1積層基板11および第2積層基板21を互いの一方の面11aと一方の面21aとが対向するようにし、かつ凹部14と凹部24とが対向するように位置あわせして、第1積層基板11および第2積層基板21を外側から接近させ、凹部24に第2電子部品T2の他端T2bが挿入されるように加圧する。同時に、半硬化の接着材やプリプレグからなるスペーサS1,S2,S3によって第1積層基板11と第2積層基板21との間を充填する。さらに、第1積層基板11および第2積層基板21を外側から厚さ方向に加圧するとともに、この際、一括加熱加圧処理により接着する。この際の加熱温度は、導電性ペーストPの焼結温度である100~200°Cの範囲に設定される。これにより、図2に示すように、本実施形態における部品内蔵基板200を製造する。本実施形態における部品内蔵基板200およびその製造方法によれば、例えば、直方体、円柱上のセラミックを主体とした基材表面に電解めっき等でCuやSn等の金属薄膜を形成した受動部品とされる第2電子部品T2を、基板11,21の表面11a,21aに対して、第2電子部品T2の長手方向が基板面11a,21aと略直交する方向に搭載して多層PoP基板の層間接続に使用するとともに、100°C~200°Cの範囲で硬化し、硬化後に融点がリフロー温度の260°C以上に上昇する導電性ペーストPを凹部14,24に充填して、PoP構造の層間接続のための受動部品T2と第2電極16,26とを接続することで、従来では困難であった多層PoP基板を部品内蔵基板と受動部品実装技術を融合することで可能にするものである。同時に、本実施形態によれば、表面実装前の基板11にレーザーやドリルにより導電ペーストP充填のための凹部ビア14,15a,13aを開口し印刷により導電ペーストPを充填して、この導電ペーストビア14,15,13に受動部品T2,T3、ICチップベアチップ、WLPT1も実装し、基板11,12積層後には一括形成プロセスとして、積層する基板11,12の間には半硬化の接着材やプリプレグをスペーサSとして用いることで、基板表面11aに実装された部品T1,T3の高さの違いによる一括での加圧プロセスにおける圧力ばらつきを緩和する。本実施形態における部品内蔵基板200およびその製造方法によれば、電子部品T1,T2,T3の接続、および、基板11,12の接続に導電性ペーストPを使用することから、多層化や部品実装後のリフロー工程によるハンダの再溶融が発生しない。また、印刷により導電性ペーストPを開口ビア14,15a,13a,24に充填することから、一括で部品接続ビア、層間接続ビアを形成できる。また、一括で加熱加圧することで、製造工程数を削減してコスト低減が可能で従来技術よりも有利となる。同時に、既存の部品T2を直接基板間接続に用いることから、高さ調整が容易である。さらに、部品高さの違いを緩和するために、エポキシ系接着材やプリプレグからなるスペーサSを用いるため、一括での加熱加圧時の加圧ばらつきが生じにくく、さらに部品間隙には加熱加圧時に上記接着材が部品間隙に流動することから、アンダーフィルを必要としない。さらに、基板11,21間を受動部品T2および接着材スペーサSで強固に接続するとともに接着材Sスペーサにより部品T2周囲が覆われていることから、接着強度を向上し、衝撃などの外部応力に対しても従来構造に比べて耐性が高くなる。この垂直に実装する第2電子部品T2においては、0603サイズや1005サイズといった汎用の受動部品を利用することが可能であり、抵抗体としても利用することができる。このため、表面に実装する部品数を削減できるため、部品内蔵基板200の基板サイズの縮小にも有効である。図8に示すように、ベースとなる基板11上に汎用の実装機によって表面実装部品T1,T3、層間接続用受動部品T2、スペーサS、個片化した積層する基板21を実装できることから、コストの低減やスループットにおいても従来技術に比べて有利となる。また、シート状で積層することもできる。以下、本発明に係る部品内蔵基板およびその製造方法の第3実施形態を、図面に基づいて説明する。図11は、本実施形態における部品内蔵基板を示す断面図であり、図において、符号300は、部品内蔵基板である。なお、第2実施形態の構成に対応する構成には同一の符号を付してその説明を省略する。本実施形態の部品内蔵基板300は、3段スタックのPoP構造とされており、図11に示すように、第1配線基板17と、第2配線基板27との間に、第5電子部品T5の実装された第3配線基板37が設けられた構成とされている。第3配線基板37は、第3積層基板31において、第2積層基板21に対向する他方の面31bに第5電子部品T5が載置されるとともに、他方の面31bに設けられ導電性ペーストPが充填された凹部34’に第2電子部品T21が立設されて第2積層基板21と接続されるとともにスペーサ絶縁スペーサS’が積層される。同時に、第3積層基板31において、第1積層基板11と対向する一方の面31aに設けられ導電性ペーストPが充填された凹部34に第2電子部品T2が接続されて第1積層基板11と接続されるとともにスペーサ絶縁スペーサSが積層されている。第3積層基板31は、第2積層基板21と同様に、第1積層基板11側から第2積層基板21側に向かって、絶縁スペーサ31S,プリント配線板31A,絶縁スペーサ31D,プリント配線板31B,絶縁スペーサ31E,プリント配線板31C,絶縁スペーサ31Fの順に積層されている。プリント配線板31Bには、第1積層基板11側である一面31a側に導体パターンとして電極36が設けられ、第1積層基板11と反対側である他面31b側に導体パターンとして電極33A、配線32が設けられ、プリント配線板21Cには、第1積層基板11側である一面31a側に導体パターンとし電極36’が設けられ、第2積層基板21側である他面31b側に導体パターンとして第5電極33が設けられ、ている。そして、プリント配線板31Bの電極36とプリント配線板31Cの電極36’は、プリント配線板31Bを貫通するインナビア36Vによって層間接続され、プリント配線板31Bの電極33Aとプリント配線板31Cの第5電極33はプリント配線板31Cを貫通するインナビア33Vによって層間接続されている。第3積層基板31の一方の面31a側には、電極36に対応する位置にプリント配線板31Aを貫通する凹部34を設け、凹部34内部に電極36が露呈されている。また、第3積層基板31の他方の面31b側には、電極36’に対応する位置にプリント配線板31Cを貫通する凹部34’を設けるとともに、第5電極33に対応する位置に凹部33aを設け、凹部33a内部に第5電極33が露呈されている。これら凹部34、凹部34’、凹部33aには、導電性ペーストPが充填されており、第5電極33と第5電子部品T5、電極36と第2電子部品T2の他端T2b、電極36’と第2電子部品T21の一端T21aが電気的に接続されている。それぞれの対応する第1配線基板11の凹部14と第3配線基板31の凹部34とがそれぞれ互いに対向する位置とされ、対応する凹部14と凹部34とがそれぞれ第2電子部品T2で接続されている。第1配線基板11の一方の面11aと第3配線基板31の一方の面31aとは、それぞれ対向するように配置され、これらの間には、スペーサSによって充填されている。スペーサ絶縁スペーサSは、接着材、プリプレグなどで形成される。第1電子部品T1および第3電子部品T3は、第2電子部品T2が第1積層基板11と第3積層基板31との間隔を維持する支持体となっているので、第3配線基板37と接触しないようになっている。それぞれの対応する第3配線基板31の凹部34’と第2配線基板21の凹部24とがそれぞれ互いに対向する位置とされ、対応する凹部34と凹部24とがそれぞれ第2電子部品T21で接続されている。第3配線基板31の他方の面31bと第2配線基板21の一方の面21aとは、それぞれ対向するように配置され、これらの間には、スペーサS’によって充填されている。スペーサ絶縁スペーサS’は、接着材、プリプレグなどで形成される。第5電子部品T5は、第2電子部品T2が第3積層基板31と第2積層基板21との間隔を維持する支持体となっているので、第2配線基板27と接触しないようになっている。以下、本実施形態における部品内蔵基板300の製造方法を図面に基づいて説明する。図12は、本実施形態における部品内蔵基板の製造方法を示す工程図である。まず、図3~図9に示す第2実施形態と同様にして、第1配線基板17を製造する。次いで、図10に示す第2実施形態と同様にして、第2配線基板27を製造する。次いで、図12に示すように、第2積層基板21と同様に、第1積層基板11側から第2積層基板21側に向かって、絶縁スペーサ31S,プリント配線板31A,絶縁スペーサ31D,プリント配線板31B,絶縁スペーサ31E,プリント配線板31C,絶縁スペーサ31Fの順に積層された第3積層基板31を通常の方法によって製造する。この際、第2積層基板21と同様に、プリント配線板31Bには、一面31a側に電極36を設け、他面31b側に電極33A、配線32を設け、プリント配線板21Cには、一面31a側に電極36’を設け、他面31b側に導体パターンとして第5電極33を設けておく。そして、プリント配線板31Bの電極36とプリント配線板31Cの電極36’は、プリント配線板31Bを貫通するインナビア36Vによって層間接続し、プリント配線板31Bの電極33Aとプリント配線板31Cの第5電極33はプリント配線板31Cを貫通するインナビア33Vによって層間接続しておく。同時に、第3積層基板31の他面31b側には、第5電極33から絶縁スペーサ31F表面まで貫通する凹部33aを設けてその内部に導電性ペーストPを充填しておくとともに、電極36’から絶縁スペーサ31F表面まで貫通する凹部34’を設けてその内部に導電性ペーストPを充填しておく。ここで、電極36は、第3積層基板31内部に形成されて第1積層基板11との基板間接続用の受動部品を搭載するためのパッドとされ、電極36’は、第3積層基板31内部に形成されて第2積層基板21との基板間接続用の受動部品を搭載するためのパッドとされる。次いで、絶縁スペーサ31Sとなる接着材かまたはプリプレグをプリント配線板31Aの一面31a側に仮貼する。次いで、レーザー加工または、ドリル等の機械加工によりビアとなる凹部34を電極36が露出する深さまで形成する。次いで、ビア開口部である凹部24に、第2積層基板21と同様に、焼結温度が100~200°Cの範囲とされ焼結後の温度耐性が260°Cより高く設定される導電性ペーストPを印刷により充填する。次いで、ICチップベアチップ、WLPとされる第5電子部品T5を、汎用の搭載装置マウンタフリップチップボンダ等により第3積層基板31の他面31b側に実装する。この際、凹部33aに充填された導電性ペーストPと第5電子部品T5の端子が接続するように実装する。同時に、第2電子部品T21を第3積層基板31の一面31a側に実装する。この際、第2電子部品T21の他端部T21aを凹部34’に挿入して立設するように実装する。次いで、半硬化の接着材やプリプレグからなる絶縁スペーサS’となるスペーサS4およびスペーサS5を積層する。この際、第3積層基板31における表面31bおよび第5電子部品T5の高さの違いを緩和するために、エポキシ系接着材やプリプレグを用いて、第5電子部品T5の高さに対応した厚さとされるスペーサS4と、第5電子部品T5と第2電子部品T21との高さの差に対応した厚さとされるスペーサS5を積層する。スペーサS5の厚さは、第5電子部品T5と第2積層基板21に接続される部分を除いた第2電子部品T21の高さに対応した厚さに設定される。ここで、スペーサS4には、第5電子部品T5と第2電子部品T21とに対応する開口が設けられ、スペーサS5には、第2電子部品T21とに対応する開口が設けられており、これらの開口と各電子部品とを位置あわせして積層する。このように第3配線基板37を製造する。次いで、図12に示すように、それぞれに電子部品が実装された第1積層基板11、第2積層基板21および第3積層基板31を互いの一方の面11aと一方の面31aとが対向するとともに他方の面31bと一方の面21aとが対向するようにし、かつ、凹部14と凹部34および凹部34‘と凹部24が対向するように位置あわせして第1積層基板11、第2積層基板21および第3積層基板31の順番で積層する。そして、第1積層基板11、第2積層基板21および第3積層基板31を外側から接近させ、凹部34に第2電子部品T2の他端T2bが挿入されるとともに、凹部24に第2電子部品T21の他端T21bが挿入されるように加圧する。同時に、半硬化の接着材やプリプレグからなるスペーサS1,S2,S3によって第1積層基板11と第2積層基板21との間を充填するとともに、スペーサS4,S5によって第3積層基板31と第2積層基板21との間を充填する。さらに、第1積層基板11、第2積層基板21および第3積層基板31を外側から厚さ方向に加圧するとともに、この際、一括加熱加圧処理により接着する。この際の加熱温度は、導電性ペーストPの焼結温度である100~200°Cの範囲に設定される。これにより、図11に示すように、本実施形態における部品内蔵基板300を製造する。本実施形態によれば、上述した実施形態と同等の作用効果を奏することができるとともに、3段スタックのPoP構造に適用することにより、第1積層基板11、第2積層基板21および第3積層基板31を一括加熱加圧処理により接着積層することで、さらなる作業工程の減少および製造コストの低減を図ることが可能となる。以下、本発明に係る部品内蔵基板およびその製造方法の第4実施形態を、図面に基づいて説明する。図13は、本実施形態における部品内蔵基板を示す断面図、図14は、本実施形態における部品内蔵基板の製造方法を示す工程図であり、図において、符号400は、部品内蔵基板である。なお、第2、第3実施形態の構成に対応する構成には同一の符号を付してその説明を省略する。本実施形態の部品内蔵基板400は、第3実施形態と同様に3段スタックのPoP構造とされており、図13に示すように、第2積層基板21および第3積層基板31が、いずれも両面実装基板とされて、第3電子部品T3’が第3積層基板31の裏面31bに実装され、第3電子部品T3が第2積層基板21の裏面21aに実装された構成とされている。第3電子部品T3’および第3電子部品T3は、第1積層基板11の第3電子部品T3と同様の構成および実装状態とされる。第3積層基板31において、裏面31bに凹部35aが形成され、この凹部35aに充填された導電性ペーストPに第3電子部品T3’が接続されている。第2積層基板21において、裏面21aに凹部25aが形成され、この凹部25aに充填された導電性ペーストPに第3電子部品T3が接続されている。第3電子部品T3’および第3電子部品T3が実装されたことに伴って、絶縁スペーサS,S’がこれら第3電子部品T3’および第3電子部品T3に対応するようになっている。具体的には、絶縁スペーサSの厚さは、平面視して重なるように実装されている第1電子部品T1と第3電子部品T3’との高さ寸法に対応するように厚さが設定されている。同時に、第1積層基板11と第3積層基板31との基板間隔も第1電子部品T1と第3電子部品T3’との高さ寸法に対応するように設定され、これに対応するために、第2電子部品T2の長さ寸法を、第3積層基板31が片面実装基板とされた状態に比べて大きくするように変更する、あるいは、第2電子部品T2を凹部14および凹部34の導電性ペーストPに挿入する長さ寸法が、第3積層基板31が片面実装基板とされた状態に比べて小さくなるように変更するなどの対応が可能である。また、絶縁スペーサS’の厚さは、第2積層基板21が片面実装基板であったときに対して変更しないが、絶縁スペーサS’は、平面視して重ならないように実装されている第5電子部品T5と第3電子部品T3との位置関係に対応して、その凹凸を埋めるように第3積層基板31と第2積層基板21との間を充填することになる。以下、本実施形態における部品内蔵基板400の製造方法を図面に基づいて説明する。まず、第3実施形態と同様にして、第1配線基板17を製造する。この際、図14に示すように、スペーサS3には、第3電子部品T3’の高さに対応した厚さとされるとともに、この第3電子部品T3’および第2電子部品T2に対応する開口Sが設けられたスペーサS6がさらに積層される。次いで、図12に示す第3実施形態と同様にして、第2配線基板27および第3配線基板37を製造するが、この際、裏面31bと裏面21aに凹部35a、電極35、凹部25a、電極25を形成するとともに第3電子部品T3’と第3電子部品T3を実装する。また、この際、図14に示すように、第2配線基板27においては、スペーサS4の代わりに、スペーサS7、スペーサS8が積層され、この上に、図12に示す第3実施形態と同様にして、スペーサS5が積層される。スペーサS7は、第3電子部品T3と第2積層基板21に接続される部分を除いた第2電子部品T21の高さに対応した厚さに設定され、スペーサS8は、第3電子部品T3と第5電子部品T5の高さの重なり合う厚さ寸法に対応した厚さに設定される。また、スペーサS7には、第5電子部品T5と第2電子部品T21とに対応する開口Sが設けられ、スペーサS8には、第3電子部品T3と第2電子部品T21とに対応する開口が設けられ、スペーサS5には、第5電子部品T5と第3電子部品T3と第2電子部品T21に対応する開口が設けられており、これらの開口と各電子部品とを位置あわせして積層する。なお、スペーサS6およびスペーサS8,S5は、第3電子部品T3’、第3電子部品T3と同じ側に積層しておくこともできる。次いで、図14に示すように、それぞれに電子部品が実装された第1積層基板11、第2積層基板21および第3積層基板31を互いの一方の面11aと一方の面31aとが対向するとともに他方の面31bと一方の面21aとが対向するようにし、かつ、凹部14と凹部34および凹部34‘と凹部24が対向するように位置あわせして第1積層基板11、第2積層基板21および第3積層基板31の順番で積層する。そして、第1積層基板11、第2積層基板21および第3積層基板31を外側から接近させ、凹部34に第2電子部品T2の他端T2bが挿入されるとともに、凹部24に第2電子部品T21の他端T21bが挿入されるように加圧する。同時に、半硬化の接着材やプリプレグからなるスペーサSによって第1積層基板11と第2積層基板21との間を充填するとともに、スペーサS’によって第3積層基板31と第2積層基板21との間を充填する。さらに、第1積層基板11、第2積層基板21および第3積層基板31を外側から厚さ方向に加圧するとともに、この際、一括加熱加圧処理により接着する。この際の加熱温度は、導電性ペーストPの焼結温度である100~200°Cの範囲に設定される。これにより、図13に示すように、本実施形態における部品内蔵基板400を製造する。以下、本発明に係る部品内蔵基板およびその製造方法の第5実施形態を、図面に基づいて説明する。図15は、本実施形態における部品内蔵基板を示す断面図、図16は、本実施形態における部品内蔵基板の製造方法を示す工程図であり、図において、符号500は、部品内蔵基板である。なお、第2、第3実施形態の構成に対応する構成には同一の符号を付してその説明を省略する。本実施形態の部品内蔵基板500は、第3実施形態と同様に3段スタックのPoP構造とされており、図15に示すように、第1積層基板11,第2積層基板21および第3積層基板31において、第1電子部品T1,第4電子部品T4、第5電子部品T5が、いずれも基板内部に実装された部品内蔵基板からなる構成とされている。第1積層基板11においては、プリント配線板11Bに部品孔が貫通されて第1電子部品T1が配置される。また、プリント配線板11Aに凹部13a’が形成されて導電性ペーストPが充填され、プリント配線板11Aの他面11bに電極13’が形成されている。第3積層基板31においては、プリント配線板31Bに部品孔が貫通されて第5電子部品T5が配置される。また、プリント配線板31Cに凹部33a’が形成されて導電性ペーストPが充填され、プリント配線板21Cの他面21bに電極33’が形成されている。第2積層基板21においては、プリント配線板21Bに部品孔が貫通されて第4電子部品T4が配置される。また、プリント配線板21Cに凹部23a’が形成されて導電性ペーストPが充填され、プリント配線板21Cの他面21bに電極33’が形成されている。以下、本実施形態における部品内蔵基板500の製造方法を図面に基づいて説明する。まず、第3実施形態と同様にして、第1電子部品T1が内部に実装された第1配線基板17を製造する。次いで、第3実施形態と同様にして、第4電子部品T4が内部に実装された第2配線基板27、および、第5電子部品T5が内部に実装された第3配線基板37を製造する。なお、それぞれの基板に図示していないが第3電子部品T3,T3’,T3を設けることもできる。次いで、図16に示すように、それぞれの内部に電子部品が実装された第1積層基板11、第2積層基板21および第3積層基板31を互いの一方の面11aと一方の面31aとが対向するとともに他方の面31bと一方の面21aとが対向するようにし、かつ、凹部14と凹部34および凹部34‘と凹部24が対向するように位置あわせして第1積層基板11、第2積層基板21および第3積層基板31の順番で積層する。そして、第1積層基板11、第2積層基板21および第3積層基板31を外側から接近させ、凹部34に第2電子部品T2の他端T2bが挿入されるとともに、凹部24に第2電子部品T21の他端T21bが挿入されるように加圧する。同時に、半硬化の接着材やプリプレグからなるスペーサS1,S2によって第1積層基板11と第2積層基板21との間を充填するとともに、スペーサS3によって第3積層基板31と第2積層基板21との間を充填する。さらに、第1積層基板11、第2積層基板21および第3積層基板31を外側から厚さ方向に加圧するとともに、この際、一括加熱加圧処理により接着する。この際の加熱温度は、導電性ペーストPの焼結温度である100~200°Cの範囲に設定される。これにより、図15に示すように、本実施形態における部品内蔵基板500を製造する。"