シリアルバスで接続された複数のCPU端末を備えた、マルチCPUシステムの監視システムであって、前記複数のCPU端末に接続された障害判別用バスを備え、一のCPU端末が、前記シリアルバスを介して他のCPU端末に送信した第1の応答要求信号に対する応答信号を受信しない場合に、前記一のCPU端末から前記障害判別用バスを介して前記他のCPU端末に第2の応答要求信号を送信し、当該第2の応答要求信号に対する応答信号の受信の有無に基づいて前記他のCPU端末の障害の種別を判別する、マルチCPUシステムの監視システム。前記シリアルバスは、同期式シリアルインタフェースであり、前記障害判別用バスは、非同期式シリアルインタフェースである、請求項1に記載のマルチCPUシステムの監視システム。シリアルバスを介して接続された複数のCPU端末の一のCPU端末から他のCPU端末に送信した第1の応答要求信号に対する応答信号の受信の有無に基づいて前記他のCPU端末の障害の発生の有無を判定する工程と、前記他のCPU端末に障害が発生したと判定した場合に、前記複数の端末が接続された障害判別用バスを介して前記一のCPU端末から前記他のCPU端末に第2の応答要求信号を送信して、その応答信号の受信の有無に基づいて前記他のCPU端末の障害の種別を判別する工程と、を含む、マルチCPUシステムの監視方法。本発明に係るマルチCPUシステムの監視システムは、シリアルバスで接続された複数のCPU端末を備えた、マルチCPUシステムの監視システムであって、前記複数のCPU端末に接続された障害判別用バスを備え、一のCPU端末が、前記シリアルバスを介して他のCPU端末に送信した第1の応答要求信号に対する応答信号を受信しない場合に、前記一のCPU端末から前記障害判別用バスを介して前記他のCPU端末に第2の応答要求信号を送信し、当該第2の応答要求信号に対する応答信号の受信の有無に基づいて前記他のCPU端末の障害の種別を判別するものである。本発明の好適一実施形態によれば、前記シリアルバスは、同期式シリアルインタフェースであり、前記障害判別用バスは、非同期式シリアルインタフェースである。また、本発明に係るマルチCPUシステムの監視方法は、シリアルバスを介して接続された複数のCPU端末の一のCPU端末から他のCPU端末に送信した第1の応答要求信号に対する応答信号の受信の有無に基づいて前記他のCPU端末の障害の発生の有無を判定する工程と、前記他のCPU端末に障害が発生したと判定した場合に、前記複数の端末が接続された障害判別用バスを介して前記一のCPU端末から前記他のCPU端末に第2の応答要求信号を送信して、その応答信号の受信の有無に基づいて前記他のCPU端末の障害の種別を判別する工程と、を含むものである。本発明によれば、障害の発生の有無のみならず、障害の種別をより詳細に判別することができる。以下、本発明の一実施形態について図面を参照して詳細に説明する。図1に示すように、本発明のマルチCPUシステムの監視システム1は、複数のCPU端末CPU1、CPU2、...CPUn1が、シリアルバス2と障害判別用バス3を介して接続されている。シリアルバス2は、各CPU端末間でシリアル通信を行うためのインタフェースであり、図示例では、同期式シリアルバスである。各CPU端末CPU1、CPU2、...CPUn1は、シリアルバス2を介して他のCPU端末と信号の送受信を行い、他のCPU端末の障害の発生の有無を監視する。障害判別用バス3は、シリアルバス2を介したCPU端末間の障害の発生の有無の監視により障害が発生したと判定した場合に、障害の種別を判別するのに用いるインタフェースであり、図示例では、非同期式シリアルバスである。以下、本発明に係るマルチCPUシステムの監視システムの動作について説明する。まず、一のCPU端末は、シリアルバス2を介して他のCPU端末とシリアル通信を実行して、当該他のCPU端末に対し応答要求信号を送信する。そして、所定の時間内に応答信号を受信した場合は、当該他のCPU端末は正常であるものと判定する。一方で、一のCPU端末は、所定の時間内にシリアルバス2を介して応答信号の受信がない場合には、他のCPU端末に障害が発生したものと判定する。具体的には、監視側のCPU端末は、被監視側のCPU端末に第1の応答要求信号を送信すると共に、その送信に同期してタイマを起動する。そして、タイマによる計測時間が所定の監視時間T1に達するまでに被監視側のCPU端末からの応答信号を受信した場合は、当該CPU端末は正常と判定し、タイマをリセットする。これに対し、タイマの計測時間が監視時間T1に達しても被監視側のCPU端末からの応答信号が受信されない場合は、当該CPU端末に障害が発生したものと判定し、タイマをリセットする。このようにして、一のCPU端末がシリアルバス2を介して他の一のCPU端末を監視し、所定の監視時間内に応答信号の受信が確認された場合は、当該他の一のCPU端末が正常に動作していることを確認することができる。一方で、図2に示すように、シリアルバス2を介した通信で、例えばCPU1からCPU2への第1の応答要求信号に対して、所定の監視時間T1内に応答信号が受信されず、CPU2に障害が発生したと判定した場合には、障害判別用バス3を介してCPU1からCPU2に対して第2の応答要求信号を送信し、所定の監視時間内T2T1と同じであっても異なっていても良い内でのCPU2からの応答信号の有無を確認する。これにより、障害判別用バス3を介した通信で、所定の監視時間T2内にCPU2からの応答信号が受信された場合には、CPU2の通信機能に障害があるものと判定する。この場合には、CPU2の通信機能のみリセットすればよい。従って、CPU2全体をリセットする場合に比べて、マルチCPUシステム全体に与える影響が少なくて済む。一方で、障害判別用バス3を介した通信でも、所定の監視時間T2内にCPU2からの応答信号がない場合には、CPU2の通信機能以外の部分に障害が発生しているものと判定する。この場合には、CPU2全体をリセットすることにより、CPU2の機能を正常に回復させることができる。ここで、シリアルバス2と、障害判別用バス3とは、異なる通信方式とすることが好ましく、特に、シリアルバス2を同期式シリアルインタフェースとし、障害判別用バス3を、非同期式シリアルインタフェースとすることが好ましい。これは、CPU端末の通信機能に障害が発生している場合、その通信方式に依存した障害であることが考えられ、そのような場合に、障害判別用バスの通信方式を異ならせることにより、障害判別用バスを介した通信で同様の原因による障害が発生することを回避して、より確実に故障の発生箇所が通信機能であることを判別できるようにするためである。例えば、図1に示す例では、シリアルバス2は、同期式シリアルバスであるため、同期式の通信に用いるクロック系にノイズ等が影響し、ジッタが発生する場合がある。このような場合に、障害判別用バス3が同様の通信方式、すなわち同期式シリアルバスである場合、同様にノイズが影響することにより、障害が発生したとされるCPU端末との通信が成功しない場合があり、この場合、通信機能に障害が発生しているにもかかわらず、CPU端末全体に故障が発生しているものと誤って判別してしまう可能性がある。そこで、障害判別用バス3を非同期式のバスとすることにより、障害判別用バス3を介した通信に、同様の障害の原因が作用することを避けることができる。以上説明したように、本実施形態によれば、CPU端末に障害が発生したと判定した場合に、障害判別用バスを介して通信を行うことにより、障害が発生したと判定されたCPU端末の通信機能に障害が発生したのか、あるいは、それ以外の箇所に障害が発生したのかを判別することができる。従って、CPU端末の障害が発生した箇所のみをリセットすることができるため、障害の復旧作業における、マルチCPUシステム全体への影響を最小限に留めることができる。なお、本発明は、上記実施形態に限定されるものではなく、発明の趣旨を逸脱しない範囲で種々変更可能である。例えば、障害判別用バスは、シリアルバスに限定されずにパラレルバスとすることもできる。