半導体基板の主面上に活性層を含む半導体レーザのための半導体積層を堆積することにより、前記半導体基板と前記半導体積層を含む半導体構造物を得る半導体積層堆積工程と、前記半導体積層上に、前記半導体基板の前記主面と平行な第1方向に沿って延びるマスク層を形成するマスク層形成工程と、前記マスク層を用いて前記半導体構造物を当該半導体構造物の厚さ方向の中間位置までエッチングすることにより、前記第1方向に沿って延びる半導体メサであって、前記半導体基板の前記主面と平行、かつ、前記第1方向と直交する第2方向において前記半導体構造物がエッチングされて生じた被エッチング領域と隣接する半導体メサを形成する半導体積層エッチング工程と、前記マスク層を前記半導体メサ上に残した状態で、前記被エッチング領域の一部のみに半導体材料からなる埋め込み層を形成する埋め込み層形成工程と、前記埋め込み層形成工程後に、前記半導体メサの上面と電気的に接続された上部電極と、前記半導体基板の裏面と電気的に接続された下部電極と、を形成する電極形成工程と、を備え、前記半導体メサは、前記第2方向において前記マスク層に対してアンダーカットされた形状を有し、前記埋め込み層は、前記半導体メサの側面と隣接する側面部と、前記半導体基板を覆う底面部と、を有し、前記電極形成工程では、前記半導体メサの上面から前記被エッチング領域の他の一部に亘って前記上部電極を形成することを特徴とする埋め込みヘテロ構造半導体レーザの製造方法。前記埋め込み層形成工程は、前記被エッチング領域の前記一部及び前記他の一部に半導体層を形成する半導体層形成工程と、前記マスク層を用いて前記半導体層のうち前記被エッチング領域の前記他の一部に存在する部分をエッチングすることにより、前記埋め込み層を得る半導体層エッチング工程と、を有することを特徴とする請求項1に記載の埋め込みヘテロ構造半導体レーザの製造方法。前記埋め込み層形成工程は、前記被エッチング領域の一部に、前記半導体メサの側面の一部のみ、及び、前記半導体基板を覆うように半導体層を形成する半導体層形成工程と、前記半導体層を構成する材料のマストランスポートを生じさせ、当該材料を前記半導体メサの側面の残りの一部上に移動させることにより、前記埋め込み層を得るマストランスポート工程と、を有することを特徴とする請求項1に記載の埋め込みヘテロ構造半導体レーザの製造方法。前記半導体基板の前記主面は、100面であり、前記第1方向は、[011]方向であり、前記埋め込み層形成工程は、前記被エッチング領域の一部に、前記半導体メサの側面、及び、前記半導体基板を覆うように半導体層を形成する半導体層形成工程と、前記半導体層を構成する材料のマストランスポートを生じさせ、前記半導体層の形状を変化させることによって、前記埋め込み層を得るマストランスポート工程と、を有し、前記マストランスポート工程後の前記埋め込み層の前記側面部のうちの少なくとも一部は、0-11面の表面を有することを特徴とする請求項1に記載の埋め込みヘテロ構造半導体レーザの製造方法。前記埋め込み層形成工程の後に、少なくとも前記埋め込み層の露出面の一部を覆うパッシベーション膜を形成するパッシベーション膜形成工程をさらに備え、前記電極形成工程では、前記電極と前記埋め込み層との間に前記パッシベーション膜が介在するように、前記電極を形成することを特徴とする請求項1~4のいずれか一項に記載の埋め込みヘテロ構造半導体レーザの製造方法。前記埋め込み層の前記側面部の少なくとも一部は、前記半導体基板の前記主面と直交する方向に沿って延びる面を有し、前記パッシベーション膜形成工程は、前記半導体メサの上面及び前記埋め込み層の露出面にパッシベーション膜を形成する工程と、前記パッシベーション膜のうち、前記埋め込み層の前記側面部の前記少なくとも一部上の部分を残すように、前記パッシベーション膜の他の部分をドライエッチング法によって除去する工程と、を有することを特徴とする請求項5に記載の埋め込みヘテロ構造半導体レーザの製造方法。半導体基板と、前記半導体基板の主面上に設けられ、活性層を含む半導体レーザのための半導体積層と、を含む半導体構造物であって、当該半導体構造物の上面から当該半導体構造物の厚さ方向の中間位置までの領域は、前記半導体基板の前記主面と平行な第1方向に沿って延びる半導体メサを構成する、半導体構造物と、前記半導体基板の前記主面と平行、かつ、前記第1方向と直交する第2方向において前記半導体メサと隣接する領域に設けられた半導体材料かなる埋め込み層と、前記半導体メサの上面と電気的に接続された上部電極と、前記半導体基板の裏面と電気的に接続された下部電極と、を備え、前記埋め込み層は、前記半導体メサの側面と隣接する側面部と、前記半導体基板を覆う底面部と、を有し、前記上部電極は、前記半導体メサの上面から、前記半導体メサと共に前記埋め込み層の前記側面部を前記第2方向に挟む領域まで延びており、前記活性層は、量子カスケード構造を有することを特徴とする埋め込みヘテロ構造半導体レーザ。埋め込みヘテロ構造半導体レーザの製造方法は、一般に、半導体基板上に活性層を含む半導体積層を堆積する半導体積層堆積工程と、半導体積層上に所定の方向に延びるストライプ状のマスクを形成してから当該半導体積層をエッチングすることにより、半導体メサを形成する半導体積層エッチング工程と、上記マスクを選択成長マスクとして用いて、半導体メサの側面に埋め込み層を形成する埋め込み層形成工程と、半導体メサ上の上部電極と半導体基板の裏面上の下部電極とを形成する電極形成工程と、を有している。そして、埋め込み層となるべき半導体材料が半導体メサの側面上に異常成長することを抑制するために、半導体積層エッチング工程では、マスクに対してアンダーカットされた形状を有するように半導体メサを形成する。このような半導体メサの形状に起因して、上記マスクを選択成長マスクとして用いて半導体メサの側面に半導体材料を堆積すると、半導体メサの側面に近接する領域における成長速度は、半導体メサの側面から離れた領域における成長速度よりも遅くなる。そのため、埋め込み層形成工程においては、半導体メサの側面に近接する領域のみに埋め込み層を形成することは困難であるため、通常、半導体積層エッチング工程において半導体積層をエッチングした領域全体に亘って半導体メサの高さと略同じ厚さの埋め込み層を形成することにより、半導体メサを埋め込み層で埋め込んでいる。その後、半導体メサ及び埋め込み層上に上部電極を形成する。しかしながら、このような従来の埋め込みヘテロ構造半導体レーザの製造方法で得られる埋め込みヘテロ構造半導体レーザにおいては、放熱特性が低いという問題点があった。即ち、一般に、レーザ発振時に半導体レーザの活性層で発生した熱は、主として、半導体材料よりも熱伝導率の高い金属材料からなる電極を介して放熱される。ところが、上述のような従来の埋め込みヘテロ構造半導体レーザの製造方法においては、半導体積層エッチング工程で半導体積層をエッチングした領域全体に亘って半導体メサの高さと略同じ厚さの埋め込み層を形成するため、当該埋め込み層形成後には半導体メサの側面上の領域に空間は残存しておらず、上部電極を半導体メサの側面上の領域まで延ばすことができない。そのため、レーザ発振時に活性層で生じた熱は、半導体メサの上下方向に設けられた上部電極と下部電極を介して放熱されるものの、半導体メサの側面方向には放熱され難いため、放熱特性が低くなってしまうという問題があった。このような問題点を解決するために、埋め込み層形成工程と電極形成工程との間に、半導体メサ上に、当該半導体メサよりも幅広なストライプ状のマスクを形成してから埋め込み層をエッチングすることにより、埋め込み層のうち、半導体メサの側面に近接した領域以外の領域をエッチングする工程を行うことが考えられる。これにより、電極形成工程において、半導体メサの側面上の領域にも上部電極を形成することができるため、レーザ発振時に活性層で生じた熱を半導体メサの側面方向にも放熱することができる。しかしながら、半導体メサ上に半導体メサよりも幅広なストライプ状のマスクを形成する際に、当該マスクと半導体メサとの間にある程度の位置ずれが生じてしまうことは避けることができない。そのため、埋め込み層のエッチング後に半導体メサの側面の近傍に残存する埋め込み層の厚さが所望の厚さからある程度ずれてしまう。これにより、当該残存する埋め込み層の厚さが厚くなり過ぎて半導体メサの側面方向の放熱特性が十分に向上しなかったり、当該残存する埋め込み層の厚さが薄くなり過ぎて、半導体レーザの耐圧特性が劣化したりという問題が生じる。そのため、耐圧特性の劣化を抑制しつつ、放熱特性を向上させることが困難であった。本発明はこのような課題に鑑みてなされたものであり、耐圧特性を十分に維持しながら放熱特性を向上させることが可能な埋め込みヘテロ構造半導体レーザの製造方法、及び、放熱特性を向上させることが可能な埋め込みヘテロ構造半導体レーザを提供することを目的とする。上述の課題を解決するため、本発明に係る埋め込みヘテロ構造半導体レーザの製造方法は、半導体基板の主面上に活性層を含む半導体レーザのための半導体積層を堆積することにより、半導体基板と半導体積層を含む半導体構造物を得る半導体積層堆積工程と、半導体積層上に、半導体基板の主面と平行な第1方向に沿って延びるマスク層を形成するマスク層形成工程と、マスク層を用いて半導体構造物を当該半導体構造物の厚さ方向の中間位置までエッチングすることにより、第1方向に沿って延びる半導体メサであって、半導体基板の前記主面と平行、かつ、前記第1方向と直交する第2方向において半導体構造物がエッチングされて生じた被エッチング領域と隣接する半導体メサを形成する半導体積層エッチング工程と、マスク層を半導体メサ上に残した状態で、上記被エッチング領域の一部のみに半導体材料からなる埋め込み層を形成する埋め込み層形成工程と、埋め込み層形成工程後に、半導体メサの上面と電気的に接続された上部電極と、半導体基板の裏面と電気的に接続された下部電極と、を形成する電極形成工程と、を備え、半導体メサは、第2方向において上記マスク層に対してアンダーカットされた形状を有し、埋め込み層は、半導体メサの側面と隣接する側面部と、半導体基板を覆う底面部と、を有し、電極形成工程では、半導体メサの上面から上記被エッチング領域の他の一部に亘って上部電極を形成することを特徴とする。本発明に係る埋め込みヘテロ構造半導体レーザの製造方法によれば、電極形成工程おいて半導体メサの上面から被エッチング領域の他の一部に亘って上部電極を形成する。そのため、上部電極の一部は、第2方向において、埋め込み層の側面部を介して半導体メサの側面と隣接する。そのため、レーザ発振時に半導体メサの活性層で生じた熱は、半導体メサの側面方向にも放熱され易くなるため、放熱特性が向上する。さらに、埋め込み層形成工程では、当該工程よりも前に行われる半導体積層エッチング工程において半導体積層をエッチングする際に用いたマスク層を半導体メサ上に残した状態で、被エッチング領域の一部のみに、半導体メサの側面と隣接する側面部と半導体基板を覆う底面部とを有する埋め込み層を形成する。そのため、埋め込み層形成工程において、半導体メサ上に新たなマスク層を形成する場合と異なり、半導体メサと当該マスク層との位置ずれの問題が生じない。その結果、埋め込み層の側面部の厚さを精密に制御することができる。これにより、埋め込み層の側面部の厚さが所望の厚さよりも薄くなることを抑制することができるため、耐圧特性を十分に維持することができる。さらに、本発明に係る埋め込みヘテロ構造半導体レーザの製造方法において、埋め込み層形成工程は、被エッチング領域の上記一部及び上記他の一部に半導体層を形成する半導体層形成工程と、上記マスク層を用いて半導体層のうち被エッチング領域の上記他の一部に存在する部分をエッチングすることにより、上記埋め込み層を得る半導体層エッチング工程と、を有することが好ましい。これにより、半導体メサの側面と隣接する側面部と半導体基板を覆う底面部とを有する上記半導体埋め込み層を容易に形成することができる。また、本発明に係る埋め込みヘテロ構造半導体レーザの製造方法において、埋め込み層形成工程は、被エッチング領域の一部に、半導体メサの側面の一部のみ、及び、半導体基板を覆うように半導体層を形成する半導体層形成工程と、半導体層を構成する材料のマストランスポートを生じさせ、当該材料を半導体メサの側面の残りの一部上に移動させることにより、上記埋め込み層を得るマストランスポート工程と、を有することが好ましい。これにより、埋め込み層をエッチングする工程が不要となるため、製造工程が簡略化される上に、埋め込み層をエッチングすることによって当該埋め込み層にダメージが入ることを回避することができる。また、本発明に係る埋め込みヘテロ構造半導体レーザの製造方法において、半導体基板の前記主面は、100面であり、第1方向は、[011]方向であり、埋め込み層形成工程は、被エッチング領域の一部に、半導体メサの側面、及び、半導体基板を覆うように半導体層を形成する半導体層形成工程と、半導体層を構成する材料のマストランスポートを生じさせ、上記半導体層の形状を変化させることによって、上記埋め込み層を得るマストランスポート工程と、を有し、マストランスポート工程後の埋め込み層の側面部のうちの少なくとも一部は、0-11面の表面を有することが好ましい。これにより、マストランスポート工程後の埋め込み層の側面部のうちの少なくとも一部は、半導体基板の主面と直交する方向に沿って延びるため、電極形成工程において、半導体メサの上面から被エッチング領域の上記他の一部に亘る上部電極を形成することが容易となる。さらに、本発明に係る埋め込みヘテロ構造半導体レーザの製造方法は、埋め込み層形成工程の後に、少なくとも埋め込み層の露出面の一部を覆うパッシベーション膜を形成するパッシベーション膜形成工程をさらに備え、電極形成工程では、電極と埋め込み層との間に上記パッシベーション膜が介在するように、電極を形成することが好ましい。これにより、埋め込みヘテロ構造半導体レーザの耐圧特性がさらに向上する。また、本発明に係る埋め込みヘテロ構造半導体レーザの製造方法において、埋め込み層の上記側面部の少なくとも一部は、半導体基板の主面と直交する方向に沿って延びる面を有し、パッシベーション膜形成工程は、半導体メサの上面及び埋め込み層の露出面にパッシベーション膜を形成する工程と、パッシベーション膜のうち、埋め込み層の上記側面部の上記少なくとも一部上の部分を残すように、パッシベーション膜の他の部分をドライエッチング法によって除去する工程と、を有することが好ましい。これにより、埋め込み層の側面部の上記少なくとも一部上にはパッシベーション膜が残存するため、埋め込みヘテロ構造半導体レーザの耐圧特性は十分に向上する。その上、半導体メサの上面及び埋め込み層の露出面にパッシベーション膜を形成した後、当該パッシベーション膜のうち、埋め込み層の側面部の上記少なくとも一部上の部分以外の部分をドライエッチング法によって除去するため、レーザ発振時に活性層で生じた熱が、パッシベーション膜の存在に起因して放熱され難くなることを抑制することができる。また、上述の課題を解決するため、本発明に係る埋め込みヘテロ構造半導体レーザは、半導体基板と、半導体基板の主面上に設けられ、活性層を含む半導体レーザのための半導体積層と、を含む半導体構造物であって、当該半導体構造物の上面から当該半導体構造物の厚さ方向の中間位置までの領域は、半導体基板の主面と平行な第1方向に沿って延びる半導体メサを構成する、半導体構造物と、半導体基板の主面と平行、かつ、第1方向と直交する第2方向において半導体メサと隣接する領域に設けられた半導体材料かなる埋め込み層と、半導体メサの上面と電気的に接続された上部電極と、半導体基板の裏面と電気的に接続された下部電極と、を備え、埋め込み層は、半導体メサの側面と隣接する側面部と、半導体基板を覆う底面部と、を有し、上部電極は、半導体メサの上面から、半導体メサと共に埋め込み層の側面部を第2方向に挟む領域まで延びており、活性層は、量子カスケード構造を有することを特徴とする。本発明に係る埋め込みヘテロ構造半導体レーザによれば、活性層は量子カスケード構造を有するため、レーザ発振時に活性層で生じる熱は多くなる。しかし、上部電極の一部は、第2方向において、埋め込み層の側面部を介して半導体メサの側面と隣り合う。そのため、レーザ発振時に半導体メサの活性層で生じた熱は、半導体メサの側面方向にも放熱され易くなるため、放熱特性が向上する。本発明によれば、耐圧特性を十分に維持しながら放熱特性を向上させることが可能な埋め込みヘテロ構造半導体レーザの製造方法、及び、放熱特性を向上させることが可能な埋め込みヘテロ構造半導体レーザが提供される。以下、実施の形態に係る埋め込みヘテロ構造半導体レーザの製造方法及び埋め込みヘテロ構造半導体レーザについて、添付図面を参照しながら詳細に説明する。なお、各図面において、可能な場合には同一要素には同一符号を用いる。また、図面中の構成要素内及び構成要素間の寸法比は、図面の見易さのため、それぞれ任意となっている。第1実施形態図1及び図3~図7は、第1実施形態に係る埋め込みヘテロ構造半導体レーザの製造方法を説明するための断面図であり、図2は、第1実施形態に係る埋め込みヘテロ構造半導体レーザの製造方法を説明するための断面斜視図であり、図8は、第1実施形態に係る埋め込みヘテロ構造半導体レーザの製造方法を説明するための斜視図である。本実施形態の埋め込みヘテロ構造半導体レーザの製造方法は、半導体積層堆積工程と、マスク層形成工程と、半導体積層エッチング工程と、埋め込み層形成工程と、パッシベーション膜形成工程と、電極形成工程と、を主として備えている。半導体積層堆積工程初めに、半導体積層堆積工程が行われる。本工程では、図1に示すように、半導体基板1の主面1S上に、活性層3を含む半導体レーザのための半導体積層9を堆積する。具体的には、半導体基板1の主面1S上に、分子線エピタキシーMBE法や有機金属気相成長MOCVD法等のエピタキシャル成長法によって、活性層3、上部クラッド層5、及び、コンタクト層7を、この順に堆積する。これにより、半導体基板1と半導体積層9とを含む半導体構造物10を形成する。半導体基板1は、本実施形態では、n型の半導体材料からなり、例えば、スズSn等のn型不純物がドーピングされたInP等のIII-V族化合物半導体からなる。半導体基板1は、例えば板状の部材であり、略平坦な主面1S及び裏面1Bを有する。なお、図1においては、直交座標系2を示しており、半導体基板1の主面1Sと平行な方向にX軸とY軸を設定し、半導体基板1の厚さ方向にZ軸を設定している。図2以降の各図においても、図1と対応して直交座標系2を示している。半導体積層9は、本実施形態においては、量子カスケードレーザのための構造を有している。具体的には、半導体積層9の活性層3は、InGaAs等からなる発光層3aと、AlInAs等からなる注入層3bとが、交互に複数回積層された量子カスケード構造を有する。発光層3a及び注入層3bの厚さは、それぞれ、例えば1.5μm以上、2.0μm以下とすることができる。量子カスケード構造を構成する発光層3a及び注入層3bの組成、厚みを適宜設計することにより、半導体積層9が中赤外波長域波長2μm~10μm帯に発光波長を有するようにすることができる。上部クラッド層5は、本実施形態では、n型の半導体材料からなり、例えば、シリコンSi等のn型不純物がドーピングされたInP等のIII-V族化合物半導体からなる。上部クラッド層5の厚さは、例えば3μmとすることができる。コンタクト層7は、本実施形態では、n型の半導体材料からなり、例えば、シリコンSi等のn型不純物がドーピングされたInGaAs等のIII-V族化合物半導体からなる。コンタクト層7の厚さは、例えば、100nmとすることができる。なお、本実施形態においては、半導体基板1は活性層3に対する下部クラッドとして機能するが、半導体積層9は活性層3の下に設けられた下部クラッド層をさらに有していてもよい。マスク層形成工程続いて、マスク層形成工程が行われる。本工程では、図2に示すように、半導体積層9の上面9T半導体構造物10の上面10T上にマスク層11を形成する。マスク層11は、Z軸方向から見て矩形のストライプ形状を有しており、半導体基板1の主面1Sと平行な第1方向に沿って延びる。図2では、第1方向を直交座標系2のY軸方向に設定している。マスク層11は、例えば、窒化シリコンSiN等の絶縁材料からなる。マスク層11の厚さは、例えば、300nmとすることができる。半導体基板1の主面1Sと平行、かつ、第1方向と直交する第2方向のマスク層11の幅は、例えば、5μm以上、20μm以下とすることができる。このようなマスク層11は、例えば、半導体積層9の上面全体にプラズマ化学気相成長PECVD法等の化学気相成長法によって絶縁層を形成し、当該絶縁層をフォトリソグラフィー法によってパターニングすることによって、得ることができる。半導体積層エッチング工程続いて、半導体積層エッチング工程が行われる。本工程では、マスク層11を用いて半導体構造物10を半導体構造物10の厚さ方向Z軸方向の中間位置までエッチングすることにより、半導体メサを形成する。具体的には、本実施形態においては、まず、図3に示すように、マスク層11をマスクとして、ドライエッチング法によって、半導体積層9の一部本実施形態では、半導体積層9の各層のうち、活性層3よりも上部の層であるコンタクト層7及び上部クラッド層5をエッチングする。これにより、ドライエッチング法の異方性に起因して、半導体積層9の当該一部が、マスク層11の形状に対応した形状、即ち、Y軸方向に沿って延び、X軸方向の幅がマスク層11のX軸方向の幅と略等しいメサ形状に加工される。半導体積層9の上記一部のエッチング深さE1は、例えば、3μmとすることができる。このようなドライエッチング法としては、例えば、メタンCH4と水素H2の混合ガス、塩化水素HCl、四塩化ケイ素SiCl4、又は、ヨウ化水素HI等をエッチングガスとして用いた誘導結合プラズマ反応性イオンエッチングICP-RIEを挙げることができる。続いて、図4に示すように、マスク層11を用いてウェットエッチング法によって、半導体構造物10をさらに半導体構造物10の厚さ方向の中間位置10Mまでエッチングすることにより、半導体メサ15を形成する。これにより、半導体構造物10のうち上面10Tから中間位置10Mまでの領域は、半導体メサ15を構成し、半導体積層9の上面9Tは、半導体メサ15の上面15Tとなる。本実施形態においては、中間位置10Mは、半導体基板1の厚さ方向の中間位置であるため、半導体メサ15は、コンタクト層7と、上部クラッド層5と、活性層3と、半導体基板1のうちの中間位置10Mよりも上部にある上部領域1aと、からなる。上面10Tから中間位置10Mまでのエッチング深さE2は、例えば6μmとすることができる。上述のウェットエッチング法によるエッチングの際、半導体構造物10はウェットエッチング法の等方性に起因してX軸方向にもエッチングされるため、半導体メサ15は、マスク層11に対してアンダーカットされた形状を有する。即ち、半導体メサ15の少なくとも一部本実施形態おいては、半導体メサ15の全部は、X軸方向の幅がマスク層11のX軸方向の幅よりも短い形状を有する。また、半導体メサ15は、マスク層11の形状に対応して、Y軸方向に沿って延びる。上述のようなウェットエッチング法で用いられるエッチング液としては、例えば、液温約0度のメタノールに容積比で約1の臭素Brを混合した溶液や、臭化水素HBr、H2O2過酸化水素、水H2O、及び、HCl塩酸を、容積比で順に20:2:20:20で混合した溶液を挙げることができる。また、半導体メサ15の側面15Sは、本工程で半導体構造物10がエッチングされて生じた被エッチング領域17とX軸方向において隣接する。本工程終了直後において、被エッチング領域17は、空間領域である。被エッチング領域17は、被エッチング領域17の一部である第1領域17A1と、被エッチング領域17の他の一部である第2領域17A2と、からなる。第1領域17A1は、半導体メサ15の側面15Sと隣接すると共に半導体基板1本実施形態においては、半導体基板1のうち中間位置10Mよりも下部にある下部領域1bを覆う領域であり、後の埋め込み層形成工程で埋め込み層19Aが形成される領域である図6参照。第2領域17A2は、被エッチング領域17のうちの第1領域17A1以外の領域である。なお、半導体構造物10の上面10Tから中間位置10Mまでのエッチングを、ウェットエッチング法によるエッチングのみで行ってもよい。埋め込み層形成工程次に、埋め込み層形成工程が行われる。本工程では、マスク層11を半導体メサ15上に残した状態で、被エッチング領域17の一部である第1領域17A1のみに半導体材料からなる埋め込み層を形成する。具体的には、本実施形態においては、まず図5に示すように、マスク層11を選択成長マスクとして用いて、MOCVD法等によって、第1領域17A1及び第2領域17A2に即ち、被エッチング領域17全体に、半導体メサ15を埋め込むように半導体層19Pを成長させる半導体層形成工程。この際、半導体メサ15はマスク層11に対してアンダーカットされた形状を有するため、半導体層19Pの異常成長は抑制される。半導体積層9を構成する材料としては、例えば、FeがドープされたInP等のIII-V族化合物半導体のような半絶縁性の半導体材料を挙げることができる。続いて、図6に示すように、マスク層11を用いて、水素H2をエッチングガスとして用いたICP-RIE法等のドライエッチング法により、半導体層19Pのうち、第2領域17A2に存在する部分をエッチングする半導体層エッチング工程。即ち、マスク層11を用いて、半導体層19Pを半導体層19Pの厚さ方向の中間位置までエッチングする。半導体メサ15はX軸方向においてマスク層11に対してアンダーカットされた形状を有するため、即ち、マスク層11はX軸方向において半導体メサ15に対して、ひさし部を有するため、異方性を有するドライエッチング法を採用することにより、半導体層19Pのうち、第2領域17A2に存在する部分のみエッチングすることができる。これにより、半導体層19Pは、埋め込み層19Aに加工される。埋め込み層19Aは、半導体メサ15の側面15S全体と隣接する側面部19A1と、半導体基板1本実施形態においては、半導体基板1のうち中間位置10Mよりも下部にある下部領域1bを覆う底面部19A2と、からなる。本実施形態においては、埋め込み層19Aの側面部19A1の一部は、半導体基板1の主面1Sと直交する方向Z軸方向に沿って延びる面19A1Vを有する。本工程直後の第2領域17A2は、半導体メサ15と共に側面部19A1をX軸方向に挟み込む領域である。第2領域17A2は、側面部19A1を介して、半導体メサ15の側面15Sのうち活性層3の側面とX軸方向に隣接することが好ましい。即ち、上述の半導体層19Pのエッチングは、そのエッチングによって形成された空間の一部が、半導体メサ15の側面15Sのうちの活性層3の側面と、底面部19A2を介してX軸方向に隣接するように行うことが好ましい。後述のように、X軸方向における活性層3の側面と上部電極25との距離を短くすることができるため、埋め込みヘテロ構造半導体レーザの放熱特性を特に向上させることができるためである図8参照。このようにして、被エッチング領域17の一部である第1領域17A1のみに半導体材料からなる埋め込み層19Aが形成される。パッシベーション膜形成工程次に、パッシベーション膜形成工程が行われる。本工程では、図7に示すように、フッ酸溶液等をエッチング液として用いたウェットエッチング等によってマスク層11を除去した後、埋め込み層19Aの露出面を覆うパッシベーション膜21を形成する。パッシベーション膜21は、半導体メサ15の上面15T上に、Y軸方向に沿って延びる開口21Hを有する。開口21Hは、半導体メサ15の上面15T全体上に形成されていてもよいし、Y軸方向に沿って延びるように半導体メサ15の上面15Tのうちの一部に形成されていてもよい。後者の場合、パッシベーション膜21は、半導体メサ15の上面15Tの一部も覆う。パッシベーション膜21は、埋め込み層19Aよりも耐圧特性の高い材料からなり、例えば、窒化シリコンSiNや窒化酸化シリコンSiON等の絶縁材料からなる。パッシベーション膜21の厚さは、例えば、300nmとすることができる。上述のようなパッシベーション膜21は、プラズマ化学気相成長プラズマCVD法等によって、半導体メサ15の露出面半導体メサ15の上面15T及び埋め込み層19Aの露出面全体に絶縁層を形成した後、フォトリソグラフィーによって半導体メサ15の上面15T上に開口21Hを形成することにより、形成することができる。電極形成工程続いて、電極形成工程が行われる。本工程では、図8に示すように、例えば蒸着法によって、コンタクト層7とオーミック接触することによって半導体メサ15の上面15Tと電気的に接続された上部電極25を、半導体メサ15の上面15Tから被エッチング領域17の第2領域17A2に亘って形成する。これにより、上部電極25と埋め込み層19Aとの間にパッシベーション膜21が介在する。また、例えば蒸着法によって、半導体基板1の裏面1Bに下部電極27を形成することにより、半導体基板1の裏面1Bと電気的に接続された下部電極27を形成する。下部電極27の形成前に、半導体基板1の裏面1Bを研磨して半導体基板1を薄くした後に、半導体基板1の裏面1Bに下部電極27を形成してもよい。上部電極25及び下部電極27は、それぞれ金属材料からなるため、半導体材料からなる埋め込み層19Aよりも熱伝導率が高い。上部電極25は、例えば、Ti/Pt/Auという構成の積層構造からなる。上部電極25の厚さは、例えば500nmとすることができる。また、下部電極27は、例えば、AuGeNi/Auという構成の積層構造からなる。下部電極27の厚さは、例えば、1μmとすることができる。その後、へき開等によってチップ化することにより、本実施形態に係る埋め込みヘテロ構造半導体レーザ50Aが得られる。このような埋め込みヘテロ構造半導体レーザ50Aにおいて、上部電極25及び下部電極27間に電圧が印加されると、埋め込み層19Aの電球狭窄機能により、キャリアは半導体メサ15内に集中して流れる。本実施形態の埋め込みヘテロ構造半導体レーザ50Aにおいては、上述のように活性層3が子カスケード構造を有するため、各発光層3a内に形成された量子井戸構造のサブバンド間の電子の遷移によって発光する。活性層3において生じた光は、Y軸方向に発振してレーザ光が生成され、当該レーザ光は、埋め込みヘテロ構造半導体レーザ50AのY軸方向の一方の端面から外部に出射される。上述のような本実施形態に係る埋め込みヘテロ構造半導体レーザの製造方法によれば、電極形成工程おいて半導体メサ15の上面15Tから被エッチング領域17の第2領域17A2に亘って上部電極25を形成する図7及び図8参照。そのため、半導体材料よりも熱伝導率の高い材料からなる上部電極25の一部は、第2方向X軸方向において、埋め込み層19Aの側面部19A1を介して半導体メサ15の側面15Sと隣接する。そのため、レーザ発振時に半導体メサ15の活性層3で生じた熱は、半導体メサ15の側面15S方向X軸方向にも放熱され易くなるため、放熱特性が向上する。さらに、埋め込み層形成工程では、当該工程よりも前に行われる半導体積層エッチング工程において半導体積層9をエッチングする際に用いたマスク層11を半導体メサ15上に残した状態で、被エッチング領域17の一部第1領域17A1のみに、半導体メサ15の側面15Sと隣接する側面部19A1と半導体基板1を覆う底面部19A2とを有する埋め込み層19Aを形成する図3~図6参照。そのため、埋め込み層形成工程において、半導体メサ15上に新たなマスク層を形成する場合と異なり、半導体メサ15とマスク層11との位置ずれの問題が生じない。その結果、埋め込み層19Aの側面部19A1のX軸方向の厚さを精密に制御することができる。これにより、埋め込み層19Aの側面部19A1のX軸方向の厚さが所望の厚さよりも薄くなることを抑制することができるため、耐圧特性を十分に維持することができる。以上より、本実施形態に係る埋め込みヘテロ構造半導体レーザの製造方法によれば、耐圧特性を十分に維持しながら放熱特性を向上させることが可能な埋め込みヘテロ構造半導体レーザが得られる。また、上述のような本実施形態に係る埋め込みヘテロ構造半導体レーザ50Aによれば、活性層3は量子カスケード構造を有するため図1参照、レーザ発振時に活性層3で生じる熱は多くなる。しかし、上部電極25の一部は、第2方向X軸方向において、埋め込み層19Aの側面部19A1を介して半導体メサ15の側面15Sと隣り合う図8参照。そのため、レーザ発振時に半導体メサ15の活性層3で生じた熱は、半導体メサ15の側面15S方向X軸方向にも放熱され易くなるため、放熱特性が向上する。第2実施形態次に、第2実施形態に係る埋め込みヘテロ構造半導体レーザの製造方法及び埋め込みヘテロ構造半導体レーザについて説明する。第2実施形態以降の実施形態については、主として第1実施形態との相違点について説明する。図9~図11は、第2実施形態に係る埋め込みヘテロ構造半導体レーザの製造方法を説明するための断面図であり、図12は、第2実施形態に係る埋め込みヘテロ構造半導体レーザの製造方法を説明するための斜視図である。本実施形態は、主として埋め込み層形成工程の内容において、第1実施形態と相違する。本実施形態の半導体積層堆積工程から半導体積層エッチング工程までの工程は、第1実施形態における半導体積層堆積工程から半導体積層エッチング工程までの工程と同様である。図9に示すように、本実施形態の被エッチング領域17は、被エッチング領域17の一部である第1領域17B1と、被エッチング領域17の他の一部である第2領域17B2と、からなる。第1領域17B1は、第1実施形態の第1領域17A1図4参照と同様に、半導体メサ15の側面15Sと隣接すると共に半導体基板1本実施形態においては、半導体基板1のうち中間位置10Mよりも下部にある下部領域1bを覆う領域であり、後の埋め込み層形成工程で埋め込み層19Bが形成される領域である図10参照。しかし、第1領域17B1は、半導体メサ15の側面15Sに沿った形状を有する点において、第1実施形態の第1領域17A1と異なる。第2領域17B2は、被エッチング領域17のうちの第1領域17B1以外の領域である。埋め込み層形成工程本実施形態の埋め込み層形成工程では、まず図9に示すように、マスク層11を選択成長マスクとして用いて、MOCVD法等によって、被エッチング領域17の一部に、半導体メサ15メサの側面15Sの一部例えば、半導体メサ15の底面から活性層3の上面までの領域の側面のみ、及び、半導体基板1を覆うように半導体層19BPを形成する半導体層形成工程。半導体層19BPは、第1実施形態の半導体層19Pと同様の材料からなる図5参照。続いて、図10に示すように、半導体層19BPを構成する材料結晶のマストランスポートを生じさせることにより、当該材料結晶を半導体メサ15の側面15Sの残りの一部上に移動させるマストランスポート工程。この際、当該材料結晶は、半導体層19BPの表面自由エネルギーが小さくなるようにマイグレーションするため、当該材料結晶の一部によって半導体メサ15の側面15Sの上記残りの一部が覆われる。これにより、半導体メサ15の側面15S全体と隣接する側面部19B1と、半導体基板1本実施形態においては、半導体基板1のうち中間位置10Mよりも下部にある下部領域1bを覆う底面部19B2と、からなる埋め込み層19Bが得られる。上述の半導体層19BPを構成する材料のマストランスポートは、以下のようにして生じさせることができる。即ち、例えば、半導体層19BPがInPからなり、半導体層形成工程における半導体層19BPの形成がMOCVD法によって行われた場合、MOCVD装置の成長炉内にホスフィン、ターシャルブチルホスフィンTBP等のガスを導入することにより、当該炉内に燐P雰囲気を形成する。その状態で半導体層19BPに熱処理を行うことにより、半導体層19BPを構成する材料結晶のマストランスポートを生じさせることができる。この熱処理の温度は、例えば、680°C以上、690°C以下とすることができる。本工程直後の第2領域17B2は、半導体メサ15と共に側面部19B1をX軸方向に挟み込む領域である。パッシベーション膜形成工程次に、パッシベーション膜形成工程が行われる。本工程では、図11に示すように、マスク層11を除去した後、パッシベーション膜21Bを形成する。パッシベーション膜21Bは、第1実施形態のパッシベーション膜21図7参照と同様に、埋め込み層19Bの露出面を覆う。また、パッシベーション膜21Bは、第1実施形態のパッシベーション膜21と同様に、半導体メサ15の上面15T上に、Y軸方向に沿って延びる開口21Hを有する。本実施形態のパッシベーション膜21Bは、半導体メサ15の上面15Tの一部も覆っているが、上面15Tを覆っていなくてもよい。また、本実施形態のパッシベーション膜21Bは、埋め込み層19Bに沿った形状となるため、第1実施形態のパッシベーション膜21と形状が異なる。電極形成工程続いて、電極形成工程が行われる。本工程では、第1実施形態の電極成形工程における方法と同様の方法によって、図12に示すように、半導体メサ15の上面15Tと電気的に接続された上部電極25Bを、半導体メサ15の上面15Tから被エッチング領域17の第2領域17B2に亘って形成すると共に、半導体基板1の裏面1Bと電気的に接続された下部電極27を形成する。上部電極25Bは、第1実施形態の上部電極25図8参照と同様の材料からなる。上部電極25Bのうち第2領域17B2内の領域は、半導体メサ15の側面15Sに沿った形状となるため、上部電極25Bの形状は、第1実施形態の上部電極25と異なる。その後、へき開等によってチップ化することにより、本実施形態に係る埋め込みヘテロ構造半導体レーザ50Bが得られる。上述のような本実施形態に係る埋め込みヘテロ構造半導体レーザの製造方法によれば、第1実施形態に係る埋め込みヘテロ構造半導体レーザの製造方法における理由と同様の理由に基づき、耐圧特性を十分に維持しながら放熱特性を向上させることが可能な埋め込みヘテロ構造半導体レーザ50Bが得られる。さらに、本実施形態に係る埋め込みヘテロ構造半導体レーザの製造方法においては、埋め込み層形成工程は、被エッチング領域17の一部に、半導体メサ15の側面15Sの一部のみ、及び、半導体基板1を覆うように半導体層19BPを形成する半導体層形成工程と、半導体層19BPを構成する材料のマストランスポートを生じさせ、当該材料を半導体メサ15の側面15Sの残りの一部上に移動させることにより、埋め込み層19Bを得るマストランスポート工程と、を有している図9~図11参照。これにより、第1実施形態に係る埋め込みヘテロ構造半導体レーザの製造方法における場合と異なり、埋め込み層をエッチングする工程が不要となるため、製造工程が簡略化される上に、埋め込み層をエッチングすることによって埋め込み層19Bにダメージが入ることを回避することができる。また、上述のような本実施形態に係る埋め込みヘテロ構造半導体レーザ50Bによれば、第1実施形態に係る埋め込みヘテロ構造半導体レーザ50Aにおける理由と同様の理由に基づき、レーザ発振時に半導体メサ15の活性層3で生じた熱は、半導体メサ15の側面15S方向X軸方向にも放熱され易くなるため、放熱特性が向上する図8及び図12参照。第3実施形態次に、第3実施形態に係る埋め込みヘテロ構造半導体レーザの製造方法及び埋め込みヘテロ構造半導体レーザについて説明する。図13~図15は、第3実施形態に係る埋め込みヘテロ構造半導体レーザの製造方法を説明するための断面図であり、図16は、第3実施形態に係る埋め込みヘテロ構造半導体レーザの製造方法を説明するための斜視図である。本実施形態は、主として埋め込み層形成工程の内容において、第1実施形態と相違する。本実施形態においては、半導体基板1の主面1Sは、100面であり、上記第1方向は、半導体基板1の[011]方向である。そのため、マスク層形成工程では、半導体積層9上に、半導体基板1の[011]方向沿って延びるマスク層11を形成する。また、図13に示すように、本実施形態の被エッチング領域17は、被エッチング領域17の一部である第1領域17C1と、被エッチング領域17の他の一部である第2領域17C2と、からなる。第1領域17C1は、第1実施形態の第1領域17A1図4参照と同様に、半導体メサ15の側面15Sと隣接すると共に半導体基板1本実施形態においては、半導体基板1のうち中間位置10Mよりも下部にある下部領域1bを覆う領域であり、後の埋め込み層形成工程で埋め込み層19Cが形成される領域である図14参照。第2領域17C2は、被エッチング領域17のうちの第1領域17C1以外の領域である。埋め込み層形成工程本実施形態の埋め込み層形成工程では、まず図13に示すように、マスク層11を選択成長マスクとして用いて、MOCVD法等によって、被エッチング領域17の一部に、半導体メサ15メサの側面15S、及び、半導体基板1を覆うように半導体層19CPを形成する半導体層形成工程。半導体層19CPは、第1実施形態の半導体層19Pと同様の材料からなる図5参照。続いて、図14に示すように、半導体層19CPを構成する材料結晶のマストランスポートを生じさせ、当該材料結晶を移動させることにより、半導体層19CPの形状を変形させる。この際、当該材料結晶は、半導体層19BPの表面自由エネルギーが小さくなるようにマイグレーションするため、01-1面及び0-11面が形成されるように半導体層19CPは変形する。これにより、半導体メサ15の側面15S全体と隣接する側面部19C1と、半導体基板1本実施形態においては、半導体基板1のうち中間位置10Mよりも下部にある下部領域1bを覆う底面部19C2と、からなる埋め込み層19Cが得られる。そして、埋め込み層19Cの側面部19C1の少なくとも一部は、半導体基板1の主面1Sと垂直な011面の表面19C1Vを有する。上述の半導体層19CPを構成する材料のマストランスポートは、第2実施形態における半導体層19BPを構成する材料のマストランスポートにおける場合と同様の方法によって、生じさせることができる。本工程直後の第2領域17C2は、半導体メサ15と共に側面部19C1をX軸方向に挟み込む領域である。パッシベーション膜形成工程次に、パッシベーション膜形成工程が行われる。本工程では、図15に示すように、マスク層11を除去した後、パッシベーション膜21Cを形成する。パッシベーション膜21Cは、第1実施形態のパッシベーション膜21図7参照と同様に、埋め込み層19Bの露出面を覆う。また、パッシベーション膜21Cは、第1実施形態のパッシベーション膜21と同様に、半導体メサ15の上面15T上に、Y軸方向に沿って延びる開口21Hを有する。本実施形態のパッシベーション膜21Cは、半導体メサ15の上面15Tの一部も覆っているが、上面15Tを覆っていなくてもよい。電極形成工程続いて、電極形成工程が行われる。本工程では、第1実施形態の電極成形工程における方法と同様の方法によって、図16に示すように、半導体メサ15の上面15Tと電気的に接続された上部電極25Cを、半導体メサ15の上面15Tから被エッチング領域17の第2領域17C2に亘って形成すると共に、半導体基板1の裏面1Bと電気的に接続された下部電極27を形成する。上部電極25Cは、第1実施形態の上部電極25図8参照と同様の材料からなる。その後、へき開等によってチップ化することにより、本実施形態に係る埋め込みヘテロ構造半導体レーザ50Cが得られる。上述のような本実施形態に係る埋め込みヘテロ構造半導体レーザの製造方法によれば、第1実施形態に係る埋め込みヘテロ構造半導体レーザの製造方法における理由と同様の理由に基づき、耐圧特性を十分に維持しながら放熱特性を向上させることが可能な埋め込みヘテロ構造半導体レーザが得られる。また、上述のような本実施形態に係る埋め込みヘテロ構造半導体レーザの製造方法において、半導体基板1の主面1Sは、100面であり、第1方向は、[011]方向であり、埋め込み層形成工程は、被エッチング領域17の一部に、半導体メサ15の側面15S、及び、半導体基板1を覆うように半導体層19CPを形成する半導体層形成工程と、半導体層19CPを構成する材料のマストランスポートを生じさせ、半導体層19CPの形状を変化させることによって、埋め込み層19Cを得るマストランスポート工程と、を有し、マストランスポート工程後の埋め込み層19Cの側面部19C1のうちの少なくとも一部は、0-11面の表面19C1Vを有している図13及び図14参照。これにより、マストランスポート工程後の埋め込み層19Cの側面部19C1のうちの少なくとも一部は、半導体基板1の主面1Sと直交する方向に沿って延びるため、電極形成工程において、半導体メサ15の上面15Tから被エッチング領域17の第2領域17C2に亘る上部電極25を形成することが容易となる図15及び図16参照。また、上述のような本実施形態に係る埋め込みヘテロ構造半導体レーザ50Cによれば、第1実施形態に係る埋め込みヘテロ構造半導体レーザ50Aにおける理由と同様の理由に基づき、レーザ発振時に半導体メサ15の活性層3で生じた熱は、半導体メサ15の側面15S方向X軸方向にも放熱され易くなるため、放熱特性が向上する図8及び図16参照。第4実施形態次に、第4実施形態に係る埋め込みヘテロ構造半導体レーザの製造方法及び埋め込みヘテロ構造半導体レーザについて説明する。図17及び図18は、第4実施形態に係る埋め込みヘテロ構造半導体レーザの製造方法を説明するための断面図であり、図19は、第4実施形態に係る埋め込みヘテロ構造半導体レーザの製造方法を説明するための斜視図である。本実施形態は、主としてパッシベーション膜形成工程の内容において、第1実施形態と相違する。本実施形態の半導体積層堆積工程から埋め込み層形成工程までの工程は、第1実施形態における半導体積層堆積工程から埋め込み層形成工程までの工程と同様である。本実施形態のパッシベーション膜形成工程では、マスク層11を除去した後、図17に示すように、半導体メサ15の上面15T及び埋め込み層19Aの露出面にパッシベーション膜21Dを形成する。パッシベーション膜21Dの形成方法及び材質は、第1実施形態のパッシベーション膜21の形成方法及び材質と同様である。続いて、図18に示すように、パッシベーション膜21Dのうち、側面部19A1の面19A1V上の領域を残すように、パッシベーション膜21Dの他の領域をドライエッチング法によって除去する。側面部19A1の面19A1Vは、半導体基板1の主面1Sと直交する方向に延びるため、異方性を有するドライエッチング法によって、パッシベーション膜21Dのうち、側面部19A1の面19A1V上の領域を残すように、パッシベーション膜21Dの他の領域を除去することができる。電極形成工程続いて、電極形成工程が行われる。本工程では、第1実施形態の電極成形工程における方法と同様の方法によって、図12に示すように、半導体メサ15の上面15Tと電気的に接続された上部電極25Dを、半導体メサ15の上面15Tから被エッチング領域17の第2領域17A2に亘って形成すると共に、半導体基板1の裏面1Bと電気的に接続された下部電極27を形成する。上部電極25Dは、第1実施形態の上部電極25図8参照と同様の材料からなる。その後、へき開等によってチップ化することにより、本実施形態に係る埋め込みヘテロ構造半導体レーザ50Dが得られる。上述のような本実施形態に係る埋め込みヘテロ構造半導体レーザの製造方法によれば、第1実施形態に係る埋め込みヘテロ構造半導体レーザの製造方法における理由と同様の理由に基づき、耐圧特性を十分に維持しながら放熱特性を向上させることが可能な埋め込みヘテロ構造半導体レーザ50Dが得られる。さらに、本実施形態に係る埋め込みヘテロ構造半導体レーザの製造方法においては、埋め込み層19Aの側面部19A1の少なくとも一部は、半導体基板1の主面1Sと直交する方向に沿って延びる面19A1Vを有し、パッシベーション膜形成工程は、半導体メサ15の上面15T及び埋め込み層19Aの露出面にパッシベーション膜21Dを形成する工程と、パッシベーション膜21Dのうち、埋め込み層19Aの側面部19A1の上記少なくとも一部上面19A1V上の部分を残すように、パッシベーション膜21Dの他の部分をドライエッチング法によって除去する工程と、を有している図17及び図18参照。これにより、埋め込み層19Aの側面部19A1の上記少なくとも一部上面19A1V上にはパッシベーション膜21Dが残存するため、埋め込みヘテロ構造半導体レーザ50Dの耐圧特性は十分に向上する。その上、半導体メサ15の上面15T及び埋め込み層19Aの露出面にパッシベーション膜21Dを形成した後、当該パッシベーション膜21Dのうち、埋め込み層19Aの側面部19A1の上記少なくとも一部上面19A1V上の部分以外の部分をドライエッチング法によって除去するため、レーザ発振時に活性層3で生じた熱が、パッシベーション膜21Dの存在に起因して放熱され難くなることを抑制することができる。また、上述のような本実施形態に係る埋め込みヘテロ構造半導体レーザ50Dによれば、第1実施形態に係る埋め込みヘテロ構造半導体レーザ50Aにおける理由と同様の理由に基づき、レーザ発振時に半導体メサ15の活性層3で生じた熱は、半導体メサ15の側面15S方向X軸方向にも放熱され易くなるため、放熱特性が向上する図8及び図19参照。本発明は上述の実施形態に限定されず、様々な変形態様が可能である。例えば、上述の第1~第4実施形態においては、中間位置10Mは半導体基板1の厚さ方向の中間位置に存在しているが、即ち、半導体構造物10のうち、上面10Tから半導体基板1の厚さ方向の中間位置までの領域が半導体メサ15を構成しているが図4参照、中間位置10Mは半導体積層9と半導体基板1との界面や、半導体積層9の厚さ方向の中間位置に存在してもよい。ただし、活性層3と上部電極25上部電極25B、上部電極25C、上部電極25DとのX軸方向における距離を短くして放熱特性を向上させる観点から、中間位置10Mは、活性層3の上面よりも半導体基板1の裏面1B側にあることが好ましく、活性層3の下面よりも半導体基板1の裏面1B側にあることがさらに好ましい図4、図8、図12、図16及び図19参照。また、上述の第1~第4実施形態においては、半導体積層9は、量子カスケードレーザのための構造を有しているが図1参照、半導体積層9は他の態様のレーザ、例えば、GaSb基板上に形成されたAlGaAsSb/InGaAsSb量子井戸レーザやGaSb基板上のInAsSb/InAlAsSb量子井戸レーザタイプII型量子井戸レーザ等の中赤外波長域波長2μm~10μm帯に発光波長を有する半導体レーザのための構造を有していてもよい。また、上述の第1~第4実施形態においては、パッシベーション膜21パッシベーション膜21B、パッシベーション膜21C、パッシベーション膜21Dを形成する工程を行っているが図7、図11、図15及び図18参照、パッシベーション膜を形成する工程を行わなくてもよい。