第1の表面と前記第1の表面とは反対側の第2の表面とを有する第1導電形の第1の半導体層と、前記第1の半導体層の前記第1の表面に設けられた第2導電形の第2の半導体層と、前記第2の半導体層の前記第1の半導体層とは反対側の表面に選択的に設けられた第1導電形の第3の半導体層と、前記第1の半導体層上と、前記第2の半導体層上と、前記第3の半導体層上とに、ゲート絶縁膜を介して設けられたゲート電極と、前記ゲート電極の前記第1の半導体層とは反対側の部分を覆う層間絶縁膜と、前記第1の半導体層の前記第2の表面に電気的に接続された第1の電極と、前記層間絶縁膜を介して前記ゲート電極上に形成され、前記層間絶縁膜により前記ゲート電極とは絶縁され、前記第2の半導体層及び前記第3の半導体層に電気的に接続された第2の電極と、前記第2の半導体層の、前記ゲート絶縁膜を介して前記ゲート電極に隣接する表面に設けられ、前記ゲート絶縁膜に隣接し且つ前記ゲート絶縁膜に沿って前記第3の半導体層から前記第1の半導体層へ向かって延伸し、前記第2の半導体層が有する第2導電形不純物濃度よりも高い第2導電形不純物濃度を有する、第2導電形の第4の半導体層と、を備えたことを特徴とする半導体装置。前記第4の半導体層は、前記第2の半導体層を間に介して前記第2の電極と離間していることを特徴とする請求項1記載の半導体装置。前記第2の電極と前記第2の半導体層との間に、さらに前記第2の半導体層が有する前記第2導電形不純物濃度よりも高い第2導電形不純物濃度を有する前記第2導電形の第5の半導体層を備え、前記第4の半導体層とは前記第2の半導体層を介して離間していることを特徴とする請求項1または2に記載の半導体装置。前記第5の半導体層は、前記第2の半導体層の前記第1の半導体層とは反対側の表面に選択的に形成されていることを特徴とする請求項3記載の半導体装置。前記第2の半導体層の前記第1の半導体層とは反対側の表面に、前記第5の半導体層及び前記第3の半導体層と隣接する前記第1導電形の第6の半導体層をさらに備え、前記第6の半導体層は、前記第1の半導体層が有する第1導電形不純物濃度よりも高い第1導電形不純物濃度を有することを特徴とする請求項4記載の半導体装置。前記第4の半導体層は、前記第3の半導体層と直接接続されていることを特徴とする請求項1~5のいずれか1つに記載の半導体装置。前記第4の半導体層は、前記第1の半導体層と直接接続されていることを特徴とする請求項1~6のいずれか1つに記載の半導体装置。前記第4の半導体層は、前記第2の半導体層を介して前記第1の半導体層とは離間していることを特徴とする請求項1~5のいずれか1つに記載の半導体装置。前記第3の半導体層と隣接し、前記第3の半導体層の前記第2の半導体層とは反対側の表面から前記第2の半導体層を通り抜けて前記第1の半導体層中に至るトレンチが設けられ、前記ゲート電極は、前記ゲート絶縁膜を介して前記トレンチ内に設けられていることを特徴とする請求項1~8のいずれか1つに記載の半導体装置。前記第2の半導体層は、前記第1の半導体層の第1の表面に選択的に設けられ、前記ゲート電極は、前記第1の半導体層の前記第1の表面と平行な平面に沿って前記第1の半導体層上、前記第2の半導体層上、及び前記第3の半導体層上に設けられていることを特徴とする請求項1~8のいずれか1つに記載の半導体装置。第2導電形の第6の半導体層及び前記第6の半導体層と前記第1の半導体層の前記第2の表面に沿って隣接する第1導電形の第7の半導体層を、前記第1の電極と前記第1の半導体層との間にさらに備え、前記第1の電極は、前記第6の半導体層及び前記第7の半導体層を介して前記第1の半導体層と電気的に接続されることを特徴とする請求項1~10のいずれか1つに記載の半導体装置。内蔵FWDのリカバリ動作が高速で、低閾値動作をするゲート絶縁型半導体装置を提供する。本発明の実施形態の半導体装置は、第1導電形の第1の半導体層、第2導電形の第2の半導体層、第1導電形の第3の半導体層、ゲート電極、層間絶縁膜、第1の電極、第2の電極、及び第2導電形の第4の半導体層を備える。第1の半導体層は、第1の表面と、第1の表面とは反対側の第2の表面とを有する。第2の半導体層は、第1の半導体層の第1の表面に設けられる。第3の半導体層は、第2の半導体層の第1の半導体層とは反対側の表面に選択的に設けられる。ゲート電極は、第1の半導体層上、第2の半導体層上、及び第3の半導体層上に、ゲート絶縁膜を介して設けられる。層間絶縁膜は、ゲート電極の第1の半導体層とは反対側の部分を覆う。第1の電極は、第1の半導体層の第2の表面に電気的に接続される。第2の電極は、層間絶縁膜を介してゲート電極上に形成され、層間絶縁膜によりゲート電極とは絶縁され、第2の半導体層及び第3の半導体層に電気的に接続される。第4の半導体層は、第2の半導体層のゲート絶縁膜を介してゲート電極に隣接する表面に設けられ、ゲート絶縁膜に隣接し且つゲート絶縁膜に沿って第3の半導体層から第1の半導体層へ向かって延伸する。また、第4の半導体層は、第2の半導体層が有する第2導電形不純物濃度よりも高い第2導電形不純物濃度を有する。以下、本発明の実施形態について図を参照しながら説明する。実施例中の説明で使用する図は、説明を容易にするための模式的なものであり、図中の各要素の形状、寸法、大小関係などは、実際の実施においては必ずしも図に示されたとおりとは限らず、本発明の効果が得られる範囲内で適宜変更可能である。第1導電形をp形で、第2導電形をn形で説明するが、それぞれこの逆の導電形とすることも可能である。半導体としては、シリコンを一例に説明するが、SiCやGaNなどの化合物半導体にも適用可能である。絶縁膜としては、シリコン酸化膜を一例に説明するが、シリコン窒化膜、シリコン酸窒化膜、アルミナなどの他の絶縁体を用いることも可能である。n形の導電形をn、n、n-で表記した場合は、この順にn形不純物濃度が低いものとする。p形においても同様に、p、p、p-の順にp形不純物濃度が低いものとする。絶縁ゲート形半導体装置の一例として、IGBTを用いて説明するが、MOSFETやTEGTにおいても本発明の実施形態は同様に適用されることが可能である。第1の実施形態図1を用いて、第1の実施形態に係る半導体装置について説明する。図1は、本実施形態に係る逆導通形IGBT以後RC-IGBT100の、要部の断面図を模式的に示したものである。この要部断面図は、素子領域の単位セルであり、RC-IGBTは、素子領域にこの単位セルを繰り返した構造を有する。RC-IGBT100は、シリコンの半導体層により構成される。RC-IGBT100は、n-形ドリフト層1第1導電形の第1の半導体層、p-形ベース層第2導電形の第2の半導体層2、n形ソース層第1導電形の第3の半導体層3、ゲート電極6、層間絶縁膜8、p形コレクタ層第2導電形の第6の半導体層9、n形カソード層第1導電形の第7の半導体層10、コレクタ電極第1の電極11、エミッタ電極第2の電極12、及びp形高不純物濃度層第2導電形の第4の半導体層7を備える。n-形ドリフト層1、p-形ベース層2、n形ソース層3、p形コレクタ層9、n形カソード層10、及びp形高不純物濃度層7は、シリコンからなる半導体層である。n-形ドリフト層1は、第1の表面上面と第1の表面とは反対側の第2の表面下面を有する。p-形ベース層2は、n-形ドリフト層1の第1の表面に設けられる。n形ソース層3は、p-形ベース層のn-形ドリフト層1とは反対側の表面上面に選択的に設けられる。トレンチ4が、n形ソース層3のn-形ドリフト層1とは反対側の表面上面からn形ソース層3及びp-形ベース層2を通り抜け、n-形ドリフト層1中に至るように設けられる。言い換えると、トレンチ7は、n形ソース層のn-形ドリフト層1とは反対側の表面からn形ソース層3に隣接しp-形ベース層2を通り抜けn-形ドリフト層1中に至るように設けられる。トレンチ7は、本実施例では、一例として、図1中の紙面に垂直方向にストライプ状に延伸するよう形成される場合で説明するが、トレンチゲート構造としては周知のとおり、紙面垂直方向に、格子状または、オフセット格子状、若しくは蜂の巣状などの形状で延伸されるように形成されることも可能である。この場合、上記n形ソース層3及び後述のゲート電極は、トレンチ7の形状に合わせた形状に形成されればよい。例えば、トレンチ7の形状が蜂の巣状の時は、n形ソース層3及びゲート電極の形状もトレンチ7に沿った蜂の巣状を有すればよい。以後説明する他の実施形態においても同様である。ゲート絶縁膜5が、トレンチ7の側壁上及び底面上に設けられる。ゲート絶縁膜5は、例えば、シリコン酸化膜により形成される。ゲート絶縁膜5は、シリコン窒化膜、シリコン酸窒化膜、アルミナなどの他の絶縁体や他の誘電体等を用いることも可能である。ゲート電極6が、ゲート絶縁膜5を介してトレンチ7の中に設けられる。ゲート電極6は、トレンチ内で、n形ソース層3上、p-形ベース層2上、及びn-形ドリフト層1上にゲート絶縁膜5を介して隣接して形成される。ゲート電極6は、例えば、不純物がドープされて導電性があるポリシリコンにより形成されることが可能である。p形高不純物濃度層7は、ゲート絶縁膜5を介してゲート電極6と隣接するp-形ベース層2の表面トレンチ4の側壁となる部分に設けられ、ゲート絶縁膜5に隣接し且つゲート絶縁膜5に沿ってn形ソース層3からn-形ドリフト層1へ向かって延伸する。p形高不純物濃度層7は、n形ソース層3に直接接続され、n-形ドリフト層1とは直接接続されていない。すなわち、p形高不純物濃度層7は、n-形ドリフト層1とは、間にp-形ベース層2を介して離間している。しかしながら、これは一例であり、p形高不純物濃度層7は、一端でn形ソース層3に直接接続され、他端でn-形ドリフト層1に直接接続されていてもよい。後述するように、p形高不純物濃度層7が、間にp-形ベース層2を介してn-形ドリフト層1と離間している方が、n-形ドリフト層1と直接接続される場合より、エミッタ電極12からn-形ドリフト層1へ正孔が注入されることが抑制されるので、内蔵されたFWDのリカバリ特性が少しながら向上する。また、p形高不純物濃度層7は、p-形ベース層2が有するp形不純物濃度よりも高いp形不純物濃度を有する。p形高不純物濃度層7は、直接エミッタ電極12に接続されず、間にp-形ベース層2を介してエミッタ電極と電気的に接続される。これにより、内蔵FWDがオンの時に、エミッタ電極12から直接p形高不純物濃度層7へ正孔が供給されることを防止する。層間絶縁膜8は、ゲート電極6のn-形ドリフト層1とは反対側の部分上端を覆うように、ゲート電極6上及びゲート絶縁膜5上に設けられる。層間絶縁膜8は、ゲート絶縁膜と同様に、例えば、シリコン酸化膜で形成されるが、シリコン窒化膜、シリコン酸窒化膜、アルミナなどの他の絶縁体や他の誘電体等を用いることも可能である。p形コレクタ層9は、n-形ドリフト層1の第2の表面上に設けられ、p-形ベース層2よりも高いp形不純物濃度を有する。n形カソード層10は、n-形ドリフト層1の第2の表面上に設けられ、n-形ドリフト層1の第2の表面に沿ってp形コレクタ層と隣接する。コレクタ電極11が、p形コレクタ層9及びn形カソード層10のn-形ドリフト層1とは反対側のそれぞれの表面上に設けられ、p形コレクタ層9及びn形カソード層10と電気的に接続される。なお、n-形ドリフト層1と、p形コレクタ層9及びn形カソード層10と、の間に、さらにn形またはn形半導体層が設けられことも可能である。エミッタ電極12は、層間絶縁膜8を介してゲート電極6上に設けられ、層間絶縁膜8によりゲート電極6とは絶縁される。エミッタ電極12は、p-形ベース層2のn-形ドリフト層とは反対側でp-形ベース層2と電気的に接続し、n形ソース層3と電気的に接続する。エミッタ電極12及びコレクタ電極11は、アルミニウムまたは銅などの、周知の金属材料とすることができる。図1は、本実施形態に係るRC-IGBT100の素子領域における単位セルを示した断面図であり、RC-IGBT100の特性に応じて、素子領域はこの単位セルをn-形ドリフト層1の第1の表面に沿って複数繰り返した構造を有する。次に、本実施形態に係るRC-IGBT100の動作について説明する。コレクタ電極11にソース電極12に対して正の電圧を印加した状態で、ゲート電極6に閾値以上の電圧が印加されると、ゲート電極6にゲート絶縁膜5を介して隣接するp-形ベース層2の表面に反転分布によるチャネル層が形成される。チャネル層は、n形エミッタ層3からn-形ドリフト層1まで形成される。このチャネル層を介して、電子がエミッタ電極12から、n形エミッタ層3、チャネル層、n-形ドリフト層1、及びn形カソード層10を介して、コレクタ電極へ流れる。電子がn-形ドリフト層1からn形カソード層10に流れる際の電位降下により、p形コレクタ層9とn-形ドリフト層1とのp-n接合には順バイアス電圧が印加される。この結果、正孔が、コレクタ電極11から、p形コレクタ層9、n-形ドリフト層1、及びp-形ベース層2を介して、エミッタ電極12へ流れる。以上により、RC-IGBT100はオン状態となり、この電子及び正孔により、コレクタ電極11からエミッタ電極12へ電流が流れる。また、ゲート電圧が閾値以下の時は、RC-IRBT100はオフ状態となる。このとき、RC-IGBT100が接続されている回路内のインダクタンスにより、RC-IGBT100のエミッタ電極12にコレクタ電極11に対して正の電圧が印加されることがある。この場合、エミッタ電極をアノード電極とし、コレクタ電極をカソード電極として、エミッタ電極12から、p-形ベース層2、n-形ドリフト層、及びn形カソード層10を介して、コレクタ電極へ電流が流れる。すなわち、p-形ベース層2、n-形ドリフト層1、及びn形カソード層から構成される寄生ダイオードが環流ダイオードとして動作する。以上より、RC-IGBT100は、エミッタ電極12とコレクタ電極11との間に逆導通接続した環流ダイオードFWDを内蔵する。ここで、RC-IGBT100のエミッタ電極12に対してゲート電極5に印加される電圧ゲート電圧の閾値は、p-形ベース層2のp形不純物濃度によりきまる。p形不純物濃度が高いほど、ゲート絶縁膜5とp-形ベース層2との界面に反転分布が発生しやすくなるので、ゲート電圧の閾値が低くなる。従って、RC-IGBT100において、p-形ベース層2のp形不純物濃度を高く設定することにより、ゲート電圧の閾値を低減することが可能である。しかしながら、p-形ベース層は、RC-IGBT100が内蔵するFWDのアノード層である。アノード層のp形不純物濃度が高いほど、FWDのリカバリ動作の応答速度が低下する。そのため、FWDのリカバリ損失も増大する。すなわち、RC-IGBTにおいては、IGBTとしての低閾値化と、内蔵するFWDのリカバリ特性の向上とは、トレードオフの関係にある。本実施形態に係るRC-IGBT100では、以下に説明するようにこのトレードオフの関係が改善される。本実施形態に係るRC-IGBT100は、内蔵するFWDのリカバリ特性を向上させるために、p-形ドリフト層2のp形不純物濃度は、所望のFWDのリカバリ特性が得られるように低く設定される。また、RC-IGBT100は、ゲート電極6がゲート絶縁膜5を介して隣接するp-形ベース層2の表面にp形高不純物濃度層7を有する。ゲート電極6にエミッタ電極12に対して正の電圧を印加すると、反転分布がp形高不純物濃度層7とゲート電極5との界面に発生する。p形高不純物濃度層7は、p-形ベース層2よりも高い不純物濃度を有するので、反転分布が発生するためのゲート電圧閾値が低い。このため、RC-IGBT100は、ゲート電極6がゲート絶縁膜5を介して隣接するp-形ベース層2の表面にp形高不純物濃度層7が存在しないRC-IGBTと比べて、低い閾値のゲート電圧を有する。また、RC-IGBT100は、内蔵するFWDの電流の通り道となるp-形ベース層2のp形不純物濃度を低くすることができるので、内蔵するFWDのリカバリ特性を向上させることもできる。従って、本実施形態に係るRC-IGBT100は、ゲート電極6がゲート絶縁膜5を介して隣接するp-形ベース層2の表面にp形高不純物濃度層7を有することにより、ゲート電圧の低閾値化と内蔵FWDのリカバリ特性向上の両方を実現することができる。なお、本実施形態では、p形高不純物濃度層7は、n形エミッタ層3とは直接接続され、n-形ドリフト層1とは、間にp-形ベース層2を介して離間している。さらに、p形高不純物濃度層7は、エミッタ電極12に直接接続されないで、p-形ベース層2を間に介して接続される。これにより、p形高不純物濃度層7は、n-形ドリフト層1と離間することにより、内蔵FWDがオン状態の時に、正孔が、エミッタ電極12から、p-形ベース層2、p形高不純物濃度層7を経由してn-形ドリフト層1へ供給されにくくなるので、内蔵FWDのリカバリ特性低減がわずかながら可能となる。しかしながら、p形高不純物濃度層7は、n-形ドリフト層1と離間することなく、直接n-形ドリフト層1に接続されることも可能である。この場合は、チャネル層がn形エミッタ層3からn-形ドリフト層1にかけて形成されるため、上記に比べて安定して閾値の低減が可能である。なお、本実施形態は、絶縁ゲート型半導体装置としてIGBTを一例に説明した。しかしながら、MOSFETなどの他の絶縁ゲート形半導体装置においても同様に適用が可能である。本実施形態のRC-IGBT100において、P形コレクタ層9及びn形カソード層10の代わりに、n形ドレイン層を用いると、MOSFETの構造となる。このようなMOSFETにおいても、p-形ベース層、n-形ドリフト層1、n形ドレイン層からなる寄生ダイオードが内蔵FWDとして機能することができるので、本実施形態と同様な効果を得ることができる。以下の実施形態においても、RC-IGBTを例に説明するが、本実施形態同様にMOSFETにも適用可能であることは勿論のことである。第2の実施形態第2の実施形態に係る半導体装置について図2を用いて説明する。図2は、本実施形態に係るRC-IGBT200の要部模式断面図を示し、素子領域の単位セルの断面図である。なお、第1の実施形態で説明した構成と同じ構成の部分には同じ参照番号または記号を用いその説明は省略する。第1の実施形態との相異点について主に説明する。本実施形態に係るRC-IGBT200は、ゲート電極部において、第1の実施形態に係るRC-IGBT100がトレンチゲート構造を有していたのに対して、プレーナゲート構造を有する点で相異する。これ以外は、両者は同じ構造である。本実施形態に係るRC-IGBT200は、以下のようなプレーナゲート電極を有する。p-形ベース層2Pは、n-形ドリフト層1の第1の表面に選択的に形成される。n形エミッタ層3Pは、p-形ベース層2Pのn-形ドリフト層1とは反対側の表面に選択的に形成される。ゲート電極6Pは、n-形ドリフト層1上と、p-形ベース層2P上と、n形エミッタ層3P上とに、ゲート絶縁膜5Pを介して設けられる。すなわち、ゲート電極6Pは、n-形ドリフト層1の第1の表面と平行な平面に沿って、n-形ドリフト層1上、p-形ベース層2P上、及びn形エミッタ層3P上にゲート絶縁膜5Pを介して設けられる。p形高不純物濃度層7Pは、ゲート電極6Pがゲート絶縁膜5Pを介して隣接するp-形ベース層2Pの表面に設けられ、ゲート絶縁膜5Pに隣接し且つゲート絶縁膜5Pに沿ってn形エミッタ層3Pからn-形ドリフト層1へ向かって延伸する。p形高不純物濃度層7Pは、p-形ベース層2Pが有するp形不純物濃度よりも高いp形不純物濃度を有する。本実施形態では、p形高不純物濃度層7は、n形エミッタ層3P及びn-形ドリフト層1の両者に接続されているが、第1の実施形態と同様に、p形高不純物濃度層7は、間にp-形ベース層2Pを介してn-形ドリフト層1と離間していてもよい。本実施形態に係るRC-IGBT200においても、第1の実施形態に係るRC-IGBT100と同様に、ゲート電極6Pがゲート絶縁膜5Pを介して隣接するp-形ベース層2Pの表面にp形高不純物濃度層7Pを有することにより、ゲート電圧の低閾値化と内蔵FWDのリカバリ特性向上の両方を実現することができる。第3の実施形態第3の実施形態に係る半導体装置について図3を用いて説明する。図3は、本実施形態に係るRC-IGBT300の、a要部模式断面図を示し、baのA-A線における平面図を示す。すなわち図3aは、素子領域の単位セルの断面図である。なお、第1の実施形態で説明した構成と同じ構成の部分には同じ参照番号または記号を用いその説明は省略する。第1の実施形態との相異点について主に説明する。第3の実施形態に係るRC-IGBT300は、p-形ベース層2とエミッタ電極12との間に、p-形ベース層2よりもp形不純物濃度が高いp形コンタクト層を備える。p形コンタクト層13は、p-形ベース層のn-形ドリフト層1とは反対側の表面に設けられ、n形ソース層と隣接する。図3bに示したように、p形コンタクト層13は、ゲート電極6に沿って延伸する。p形コンタクト層13は、直接p形高不純物濃度層7と接続されないで、p-形ベース層2を間に介してp形高不純物濃度層7とは離間する。これにより、内蔵FWDがオン状態の時に、正孔がエミッタ電極12からp形コンタクト層、P形高不純物濃度層7を介してn-形ドリフト層中に注入されることを抑制する。本実施形態に係るRC-IGBT300においても、第1の実施形態に係るRC-IGBT100と同様に、ゲート電極6がゲート絶縁膜5を介して隣接するp-形ベース層2の表面にp形高不純物濃度層7を有することにより、ゲート電圧の低閾値化と内蔵FWDのリカバリ特性向上の両方を実現することができる。さらに、本実施形態に係るRC-IGBT300が、p-形ベース層2とエミッタ電極12との間にp形コンタクト層13を有することにより、p-形ベース層2とエミッタ電極12とのオーミックコンタクトが向上すると共に、内蔵FWDのリカバリ特性が向上する。第4の実施形態第4の実施形態に係る半導体装置について図4を用いて説明する。図4は、本実施形態に係るRC-IGBT400の図3aのA-A線における平面図を示す。なお、第3の実施形態で説明した構成と同じ構成の部分には同じ参照番号または記号を用いその説明は省略する。第3の実施形態との相異点について主に説明する。本実施形態に係るRC-IGBT400は、図3aに示した要部模式断面図と同じ構造を有するので図示を省略する。図4は、図3aのA-A線における平面図を示す。図4に示したとおり、本実施形態に係るRC-IGBT400は、第3の実施形態と同様に、p-形ベース層2とエミッタ電極12との間に、p-形ベース層2よりもp形不純物濃度が高いp形コンタクト層13Aを備える。しかしながら、本実施形態に係るRC-IGBT400は、p形コンタクト層13Aが、複数に分割されて間にp-形ベース層2を介して互いに離間している点で、第3の実施形態にかかるRC-IGBT300と相異する。p形コンタクト層13Aは、ゲート電極6が延伸する方向に沿って互いに離間するので、本実施形態に係るRC-IGBT400では、第3の実施形態に係るRC-IGBT300と比べて、正孔がエミッタ電極12からp-形ベース層2を介してn-形ドリフト層1中へ供給されにくくなり、内蔵FWDのリカバリ特性が改善する。本実施形態に係るRC-IGBT400においても、第1の実施形態に係るRC-IGBT100と同様に、ゲート電極6がゲート絶縁膜5を介して隣接するp-形ベース層2の表面にp形高不純物濃度層7を有することにより、ゲート電圧の低閾値化と内蔵FWDのリカバリ特性向上の両方を実現することができる。さらに、本実施形態に係るRC-IGBT400が、p-形ベース層2とエミッタ電極12との間にp形コンタクト層13を有することにより、p-形ベース層2とエミッタ電極12とのオーミックコンタクトが向上すると共に、内蔵FWDのリカバリ特性が向上する。第5の実施形態第5の実施形態に係る半導体装置について図4を用いて説明する。図5は、本実施形態に係るRC-IGBT500の図3aのA-A線における平面図を示す。なお、第3の実施形態で説明した構成と同じ構成の部分には同じ参照番号または記号を用いその説明は省略する。第3の実施形態との相異点について主に説明する。本実施形態に係るRC-IGBT500は、図3aに示した要部模式断面図と同じ構造を有するので図示を省略する。図5は、図3aのA-A線における平面図を示す。図5に示したとおり、本実施形態に係るRC-IGBT500は、第4の実施形態と同様に、p-形ベース層2とエミッタ電極12との間に、p-形ベース層2よりもp形不純物濃度が高いp形コンタクト層13Aを備える。しかしながら、本実施形態に係るRC-IGBT500では、p形コンタクト層13は複数に分割されており、複数に分割されたp形コンタクト層13Aのそれぞれの間には、p-形ベース層2の表面上に設けられたn形コンタクト層14を有する点で、第3の実施形態にかかるRC-IGBT300と相異する。第4の実施形態に係るRC-IGBT400と同様に、p形コンタクト層13Aはゲート電極6が延伸する方向に沿って互いに離間するので、本実施形態に係るRC-IGBT400では、第3の実施形態に係るRC-IGBT300と比べて、正孔がエミッタ電極12からp-形ベース層2を介してn-形ドリフト層1中へ供給されにくくなり、内蔵FWDのリカバリ特性が改善する。本実施形態に係るRC-IGBT500においても、第1の実施形態に係るRC-IGBT100と同様に、ゲート電極6がゲート絶縁膜5を介して隣接するp-形ベース層2の表面にp形高不純物濃度層7を有することにより、ゲート電圧の低閾値化と内蔵FWDのリカバリ特性向上の両方を実現することができる。さらに、本実施形態に係るRC-IGBT500が、p-形ベース層2とエミッタ電極12との間にp形コンタクト層13を有することにより、p-形ベース層2とエミッタ電極12とのオーミックコンタクトが向上すると共に、内蔵FWDのリカバリ特性が向上する。図6は、本実施形態の変形例に係るRC-IGBT600の図3aのA-A線における平面図を示す。本変形例に係るRC-IGBT600は、本実施形態に係るRC-IGBT500とは、p形コンタクト層13A及びn形コンタクト層14の平面形状が相異するだけである。すなわち、RC-IGBT600の、上記p形コンタクト層13A及びn形コンタクト層14は、図6に示したように、市松模様となるように、p-形ベース層2上に設けられている。この場合でも、本実施形態の上記効果と同様な効果が得られる。本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。