基板と、前記基板の表面に窒化物により形成された保護層と、を有し、前記保護層は、前記基板の外周部となる周辺領域はアモルファス状態であり、前記基板の前記周辺領域よりも内側の内部領域は結晶化していることを特徴とする半導体結晶基板。前記保護層は、AlNを含む材料により形成されていることを特徴とする請求項1に記載の半導体結晶基板。基板の表面に、窒化物を含む材料により保護層を形成する工程と、前記基板の外周部となる前記保護層の周辺領域に酸素を注入する工程と、前記周辺領域に酸素を注入した後、前記周辺領域を除く内部領域における前記保護層が結晶化する温度に加熱する工程と、を有することを特徴とする半導体結晶基板の製造方法。前記周辺領域に酸素を注入する工程は、前記内部領域における前記保護層上に、マスク層を形成する工程と、前記マスク層の形成された面に酸素プラズマを照射、または、酸素イオン注入を行ない、前記周辺領域の前記保護層に酸素を注入する工程と、前記マスク層を除去する工程と、を有することを特徴とする請求項3に記載の半導体結晶基板の製造方法。基板の表面に、窒化物を含む材料により保護層を形成する工程と、前記基板の外周部となる前記保護層の周辺領域に酸素を注入する工程と、前記周辺領域に酸素を注入した後、前記周辺領域を除く内部領域における前記保護層が結晶化する温度に加熱する工程と、前記加熱する工程の後、バッファ層、電子走行層、電子供給層をエピタキシャル成長により形成する工程と、を有することを特徴とする半導体装置の製造方法。前記保護層は、AlNを含む材料により形成されていることを特徴とする請求項5に記載の半導体装置の製造方法。前記バッファ層、前記電子走行層及び前記電子供給層は、MOCVDにより形成することを特徴とする請求項5または6に記載の半導体装置の製造方法。前記半導体装置は、HEMTであって、前記電子供給層はAlGaNを含む材料により形成されており、前記電子走行層はGaNを含む材料により形成されていることを特徴とする請求項5から7のいずれかに記載の半導体装置の製造方法。請求項5から8のいずれかに記載の半導体装置の製造方法により製造された半導体装置を有することを特徴とする電源装置。請求項5から8のいずれかに記載の半導体装置の製造方法により製造された半導体装置を有することを特徴とする増幅器。ところで、図2に示すように、基板920の外周部に窒化シリコン等の保護層930を形成した場合、保護層930の上ではバッファ層940及び半導体層941はエピタキシャル成長しないため、バッファ層940及び半導体層941は形成されない。しかしながら、保護層930が形成されている領域の近傍においては、保護層930が形成されている領域に堆積するはずの原料ガスが、保護層930側から拡散し、バッファ層940及び半導体層941において、異常成長が生じる場合がある。このように保護層930の近傍において異常成長が生じると、保護層930の近傍におけるバッファ層940及び半導体層941の膜厚が厚く形成される場合や、所望の値とは異なる組成やドーピング濃度のバッファ層940及び半導体層941が形成される場合がある。更には、このような基板920の外周部にのみ保護層930を形成することは技術的にも困難であり、コストアップ等の要因となる。このため、基板の外周部においてクラックの発生が抑制された半導体結晶基板及び半導体結晶基板の製造方法が求められており、更には、歩留りが高く、低コストで製造することのできる半導体装置が求められている。本実施の形態の一観点によれば、基板と、前記基板の表面に窒化物により形成された保護層と、を有し、前記保護層は、前記基板の外周部となる周辺領域はアモルファス状態であり、前記基板の前記周辺領域よりも内側の内部領域は結晶化していることを特徴とする。また、本実施の形態の他の一観点によれば、基板の表面に、窒化物を含む材料により保護層を形成する工程と、前記基板の外周部となる前記保護層の周辺領域に酸素を注入する工程と、前記周辺領域に酸素を注入した後、前記周辺領域を除く内部領域における前記保護層が結晶化する温度に加熱する工程と、を有することを特徴とする。また、本実施の形態の他の一観点によれば、基板の表面に、窒化物を含む材料により保護層を形成する工程と、前記基板の外周部となる前記保護層の周辺領域に酸素を注入する工程と、前記周辺領域に酸素を注入した後、前記周辺領域を除く内部領域における前記保護層が結晶化する温度に加熱する工程と、前記加熱する工程の後、バッファ層、電子走行層、電子供給層をエピタキシャル成長により形成する工程と、を有することを特徴とする。開示の半導体結晶基板及び半導体結晶基板の製造方法によれば、基板の外周部においてクラックの発生が抑制されるため、製造される半導体装置の歩留りを向上させることができ、半導体装置を低コストで製造することができる。実施するための形態について、以下に説明する。尚、同じ部材等については、同一の符号を付して説明を省略する。第1の実施の形態第1の実施の形態における半導体結晶基板の製造方法及び半導体装置の製造方法について、図3から図5に基づき説明する。最初に、図3aに示すように、基板となる111面のシリコン基板110上にALDAtomicLayerDeposition法により保護層となるAlN層120を形成する。本実施の形態では、基板として111面のシリコン基板110を用いた場合について説明するが、基板としては、シリコン以外にも、サファイア、シリコンカーバイド、窒化ガリウム等の基板を用いてもよい。AlN層120は、後にAlN層120上に形成されるGaN等の半導体層との格子定数を緩和するため、また、熱膨張係数を緩和するため、更には、GaN等の半導体層からシリコン基板110へのGa原子の移動等を抑制するために形成される。尚、基板110上にALD法により形成された直後のAlN層120は、多結晶状態である。次に、図3bに示すように、AlN層120上にSiN層130を形成する。SiN層130はスパッタリング等の成膜方法により、AlN層120が形成されている面の全面に形成する。次に、図3cに示すように、シリコン基板110の外周部におけるSiN層130を除去する。具体的には、SiN層130上にフォトレジストを塗布し、露光装置による露光、現像により、シリコン基板110の外周部を除く領域に不図示のレジストパターンを形成する。この後、RIEReactiveIonEtching等のエッチングにより、レジストパターンが形成されていない領域のSiN層130を除去する。このようにして、シリコン基板110の外周部におけるSiN層130を除去し、残存するSiN層130aによりマスク層を形成する。尚、不図示のレジストパターンは、この後、有機溶剤等により除去する。次に、図4aに示すように、シリコン基板110においてマスク層となるSiN層130aが形成されている面を酸素プラズマに曝す。これにより、SiN層130aが形成されていないAlN層120が露出している周辺領域120aをAlON化、または、AlO化する。このように、AlN層120が露出している面を酸素プラズマに曝すことにより、AlN層120の周辺領域120aには酸素が注入され、AlN層120の周辺領域120aにおける組成をAlON等にすることができる。従って、AlN層120においては、周辺領域120aを除く内部領域120bよりも、周辺領域120aの方が酸素は多く含まれている。本実施の形態では、プラズマCVDChemicalVaporDeposition装置等を用いて、シリコン基板110のAlN層120が露出している面を酸素プラズマに曝すことにより、AlN層120の周辺領域120aにおける組成をAlON等にする。このように、AlN層120の周辺領域120aにおける組成がAlON等になると、周辺領域120aの結晶状態はアモルファス状態となる。尚、マスク層となるSiN層130aに被われている領域のAlN層120は、酸素プラズマに直接曝されないため、この領域のAlN層120がAlON化、または、AlO化されることはない。また、シリコン基板110の周辺部のAlN層120に酸素を注入等することができる方法であれば、他の方法であってもよく、例えば、AlN層120の周辺領域120aに酸素等をイオン注入する方法であってもよい。次に、図4bに示すように、マスク層となるSiN層130aを除去した後、加熱する。具体的には、SiN層130aをフッ化水素酸等により除去した後、MOCVD装置のチャンバー内に入れて、約1000°Cまで昇温し加熱する。このように加熱することにより、マスク層となるSiN層130aに覆われていたAlN層120の内部領域120bは、再配列し単結晶化する。しかしながら、周辺領域120aでは、酸素が注入されており、組成がAlON等となっているため、単結晶化することはなくアモルファス状態のままである。このようにして、本実施の形態における半導体結晶基板、即ち、基板110上にAlN膜120が形成されており、AlN膜120における周辺領域120aがアモルファス状態であり、内部領域120bが結晶化している半導体結晶基板を作製することができる。尚、本実施の形態では、AlN層120の内部領域120bを再配列して単結晶化させるため、加熱は数分から数時間程度行なう。次に、図4cに示すように、AlN層120上に、バッファ層となるAlGaN層140、電子走行層となるGaN層150、電子供給層となるAlGaN層160をMOCVDにより積層形成する。尚、本実施の形態では、AlGaN層140、GaN層150及びAlGaN層160が積層された膜を半導体層170と記載する場合がある。これにより、単結晶化している内部領域120bにおけるAlN層120上には、半導体層170はエピタキシャル成長するため、結晶化した半導体層170bが形成される。これに対し、アモルファス状態である周辺領域120a上には、半導体層170はエピタキシャル成長することなく堆積するため、アモルファス状態の半導体層170aが形成される。このようなアモルファス状態の半導体層170aにおいては、転位等は発生しないことから、シリコン基板110の外周部における半導体層170においてクラックの発生を抑制することができる。また、周辺領域120a上においても、アモルファス状態の半導体層170aが堆積しているため、周辺領域120aの近傍における内部領域120b上において、結晶化した半導体層170bが異常成長することもない。尚、本実施の形態では、電子走行層となるGaN層150は、厚さが約1μmから3μmのi-GaNにより形成されている。また、電子供給層となるAlGaN層160は、厚さが約20nmのn-Al20Ga80Nにより形成されており、不純物元素としてSiが、5×1018cm-3ドープされている。尚、バッファ層、電子走行層及び電子供給層は、他の化合物半導体材料、例えば、他の窒化物半導体材料を用いてもよい。また、電子供給層は、AlGaN層160に代えてInAlN層により形成してもよい。次に、図5に示すように、AlGaN層160上に、ゲート電極181、ソース電極182及びドレイン電極183を形成し、ダイシングソー等によりシリコン基板110を分離する。尚、本実施の形態における半導体装置では、2DEG150aは、GaN層150とAlGaN層160の界面近傍におけるGaN層150に形成される。これにより、本実施の形態における半導体装置であるHEMTの半導体チップを作製することができる。本実施の形態では、基板110の周辺部における半導体層170において、クラック等が発生しないため、製造される半導体装置の歩留りを高めることができ、また、半導体装置を低コストで製造することができる。第2の実施の形態次に、第2の実施の形態について説明する。本実施の形態における半導体装置は、ゲートリセス及び絶縁膜を形成することによりノーマリーオフとなる構造のHEMTである。図6に、本実施の形態における半導体装置であるHEMTの構造を示す。本実施の形態における半導体装置は、AlGaN層160にゲートリセス261を形成し、更に、ゲートリセス261が形成されているAlGaN層160上に絶縁膜280を形成した構造のものである。ゲート電極181はゲートリセス261が形成されている領域の絶縁膜280上に形成されており、ソース電極182及びドレイン電極183はAlGaN層160に接して形成されている。本実施の形態における半導体装置は、第1の実施の形態の図4cに示されるAlGaN層160にゲートリセス261を形成し、絶縁膜280を形成し、更に、ゲート電極181、ソース電極182及びドレイン電極183を形成することにより作製される。ゲートリセス261の形成方法は、最初に、AlGaN層160の表面にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ゲートリセス261が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、RIE等のドライエッチングを行なうことにより、レジストパターンの形成されていない領域のAlGaN層160の一部を除去することにより形成する。更に、この後、不図示のレジストパターンは有機溶剤等により除去する。絶縁膜280の形成方法は、ゲートリセス261が形成されているAlGaN層160上に、CVD、ALD、スパッタリング等により、酸化アルミニウム膜等を約10nm成膜することにより形成する。ゲート電極181の形成方法は、最初に、絶縁膜280上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ゲート電極181が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、真空蒸着等により金属膜を全面に成膜し、有機溶剤等に浸漬させてリフトオフを行なうことにより形成する。ソース電極182及びドレイン電極183の形成方法は、絶縁膜280上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ソース電極182及びドレイン電極183が形成される領域に開口部を有するレジストパターンを形成する。この後、レジストパターンの開口部における領域の絶縁膜280をエッチングにより除去し、更に、真空蒸着等により金属膜を全面に成膜し、有機溶剤等に浸漬させてリフトオフを行なうことにより形成することができる。これにより、本実施の形態における半導体装置を作製することができる。尚、上記以外の内容については、第1の実施の形態と同様である。第3の実施の形態次に、第3の実施の形態について説明する。本実施の形態は、半導体デバイス、電源装置及び高周波増幅器である。本実施の形態における半導体デバイスは、第1及び第2の実施の形態における半導体装置をディスクリートパッケージしたものであり、このようにディスクリートパッケージされた半導体デバイスについて、図7に基づき説明する。尚、図7は、ディスクリートパッケージされた半導体装置の内部を模式的に示すものであり、電極の配置等については、第1及び第2の実施の形態に示されているものとは、異なっている。最初に、第1及び第2の実施の形態において製造された半導体装置をダイシング等により切断することにより、GaN系の半導体材料のHEMTの半導体チップ410を形成する。この半導体チップ410をリードフレーム420上に、ハンダ等のダイアタッチ剤430により固定する。尚、この半導体チップ410は、図5に示す第1の実施の形態における半導体装置、または、図6に示す第2の実施の形態における半導体装置に相当するものである。次に、ゲート電極181をゲートリード421にボンディングワイヤ431により接続し、ソース電極182をソースリード422にボンディングワイヤ432により接続し、ドレイン電極183をドレインリード423にボンディングワイヤ433により接続する。尚、ボンディングワイヤ431、432、433はAl等の金属材料により形成されている。また、本実施の形態におけるゲート電極181はゲート電極パッドであり、ソース電極182はソース電極パッドであり、ドレイン電極183はドレイン電極パッドである。次に、トランスファーモールド法によりモールド樹脂440による樹脂封止を行なう。このようにして、GaN系の半導体材料を用いたHEMTのディスクリートパッケージされている半導体デバイスを作製することができる。次に、本実施の形態における電源装置及び高周波増幅器について説明する。本実施の形態における電源装置及び高周波増幅器は、第1及び第2の実施の形態における半導体装置のいずれかを用いた電源装置及び高周波増幅器である。最初に、図8に基づき、本実施の形態における電源装置について説明する。本実施の形態における電源装置460は、高圧の一次側回路461、低圧の二次側回路462及び一次側回路461と二次側回路462との間に配設されるトランス463を備えている。一次側回路461は、交流電源464、いわゆるブリッジ整流回路465、複数のスイッチング素子図8に示す例では4つ466及び一つのスイッチング素子467等を備えている。二次側回路462は、複数のスイッチング素子図8に示す例では3つ468を備えている。図8に示す例では、第1及び第2の実施の形態における半導体装置を一次側回路461のスイッチング素子466及び467として用いている。尚、一次側回路461のスイッチング素子466及び467は、ノーマリーオフの半導体装置であることが好ましい。また、二次側回路462において用いられているスイッチング素子468はシリコンにより形成される通常のMISFETmetalinsulatorsemiconductorfieldeffecttransistorを用いている。次に、図9に基づき、本実施の形態における高周波増幅器について説明する。本実施の形態における高周波増幅器470は、例えば、携帯電話の基地局用パワーアンプに適用してもよい。この高周波増幅器470は、ディジタルプレディストーション回路471、ミキサー472、パワーアンプ473及び方向性結合器474を備えている。ディジタルプレディストーション回路471は、入力信号の非線形歪みを補償する。ミキサー472は、非線形歪みが補償された入力信号と交流信号とをミキシングする。パワーアンプ473は、交流信号とミキシングされた入力信号を増幅する。図9に示す例では、パワーアンプ473は、第1及び第2の実施の形態における半導体装置を有している。方向性結合器474は、入力信号や出力信号のモニタリング等を行なう。図9に示す回路では、例えば、スイッチの切り替えにより、ミキサー472により出力信号を交流信号とミキシングしてディジタルプレディストーション回路471に送出することが可能である。以上、実施の形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。上記の説明に関し、更に以下の付記を開示する。付記1基板と、前記基板の表面に窒化物により形成された保護層と、を有し、前記保護層は、前記基板の外周部となる周辺領域はアモルファス状態であり、前記基板の前記周辺領域よりも内側の内部領域は結晶化していることを特徴とする半導体結晶基板。付記2前記保護層は、AlNを含む材料により形成されていることを特徴とする付記1に記載の半導体結晶基板。付記3前記周辺領域は、前記内部領域よりも酸素が多く含まれていることを特徴とする付記1または2に記載の半導体結晶基板。付記4前記基板は、シリコン、サファイア、シリコンカーバイド、窒化ガリウムのいずれかを含むものであることを特徴とする付記1から3のいずれかに記載の半導体結晶基板。付記5前記基板は、シリコン基板であって、前記基板の表面は、111面であることを特徴とする付記1から3のいずれかに記載の半導体結晶基板。付記6基板の表面に、窒化物を含む材料により保護層を形成する工程と、前記基板の外周部となる前記保護層の周辺領域に酸素を注入する工程と、前記周辺領域に酸素を注入した後、前記周辺領域を除く内部領域における前記保護層が結晶化する温度に加熱する工程と、を有することを特徴とする半導体結晶基板の製造方法。付記7前記周辺領域に酸素を注入する工程は、前記内部領域における前記保護層上に、マスク層を形成する工程と、前記マスク層の形成された面に酸素プラズマを照射、または、酸素イオン注入を行ない、前記周辺領域の前記保護層に酸素を注入する工程と、前記マスク層を除去する工程と、を有することを特徴とする付記6に記載の半導体結晶基板の製造方法。付記8前記保護層は、AlNを含む材料により形成されていることを特徴とする付記6または7に記載の半導体結晶基板の製造方法。付記9前記基板は、シリコン、サファイア、シリコンカーバイド、窒化ガリウムのいずれかを含むものであることを特徴とする付記6から8のいずれかに記載の半導体結晶基板の製造方法。付記10前記マスク層は、SiNを含む材料により形成されているものであることを特徴とする付記6から9のいずれかに記載の半導体結晶基板の製造方法。付記11基板の表面に、窒化物を含む材料により保護層を形成する工程と、前記基板の外周部となる前記保護層の周辺領域に酸素を注入する工程と、前記周辺領域に酸素を注入した後、前記周辺領域を除く内部領域における前記保護層が結晶化する温度に加熱する工程と、前記加熱する工程の後、バッファ層、電子走行層、電子供給層をエピタキシャル成長により形成する工程と、を有することを特徴とする半導体装置の製造方法。付記12前記周辺領域に酸素を注入する工程は、前記内部領域における前記保護層上に、マスク層を形成する工程と、前記マスク層の形成された面に酸素プラズマを照射、または、酸素イオン注入を行ない、前記周辺領域の前記保護層に酸素を注入する工程と、前記マスク層を除去する工程と、を有することを特徴とする付記11に記載の半導体装置の製造方法。付記13前記保護層は、AlNを含む材料により形成されていることを特徴とする付記11または12に記載の半導体装置の製造方法。付記14前記バッファ層、前記電子走行層、前記電子供給層をエピタキシャル成長により形成する工程の後、前記電子供給層の上に、ゲート電極、ソース電極及びドレイン電極を形成する工程を有することを特徴とする付記11から13のいずれかに記載の半導体装置の製造方法。付記15前記マスク層は、SiNを含む材料により形成されているものであることを特徴とする付記11から14のいずれかに記載の半導体装置の製造方法。付記16前記バッファ層、前記電子走行層及び前記電子供給層は、MOCVDにより形成することを特徴とする付記11から15のいずれかに記載の半導体装置の製造方法。付記17前記バッファ層は、AlGaNを含む材料により形成されていることを特徴とする付記11から16のいずれかに記載の半導体装置の製造方法。付記18前記電子走行層は、GaNを含む材料により形成されていることを特徴とする付記11から17のいずれかに記載の半導体装置の製造方法。付記19前記電子供給層は、AlGaNを含む材料により形成されていることを特徴とする付記11から18のいずれかに記載の半導体装置の製造方法。付記20前記電子供給層は、InAlNを含む材料により形成されていることを特徴とする付記11から18のいずれかに記載の半導体装置の製造方法。付記21前記半導体装置は、HEMTであって、前記電子供給層はAlGaNを含む材料により形成されており、前記電子走行層はGaNを含む材料により形成されていることを特徴とする付記11から19のいずれかに記載の半導体装置の製造方法。付記22付記11から21のいずれかに記載の半導体装置の製造方法により製造された半導体装置を有することを特徴とする電源装置。付記23付記11から21のいずれかに記載の半導体装置の製造方法により製造された半導体装置を有することを特徴とする増幅器。