"第1の半導体装置に電源電圧を供給する電圧レギュレータを制御するコントローラであって、前記第1の半導体装置に供給される前記電源電圧をモニターするためのモニター電圧を受ける入力部と、前記電圧レギュレータをオフ状態にし、前記第1の半導体装置の電源電圧を下げる放電モードにおいて、前記モニター電圧によって、前記電源電圧が目標電圧に下がるのを検知する制御部と、前記電源電圧が前記放電モードの開始時の開始電圧から前記目標電圧に達すると、前記目標電圧に達したことを示す信号を出力する出力部と、プログラムによって動作する演算回路とを備え、前記目標電圧に達したことを示す信号は、前記演算回路を介して生成される、コントローラ。前記電圧レギュレータは、ハイサイドトランジスタとロウサイドトランジスタとを有し、前記ハイサイドトランジスタと前記ロウサイドトランジスタのオン状態とオフ状態の制御により前記電源電圧を一定の電圧である通常指示電圧に保持する通常モードを備える、請求項1に記載のコントローラ。前記放電モードにおける放電を開始する第1開始電圧と前記目標電圧との差と、前記通常モードにおける通常モードを開始する第2開始電圧と前記通常指示電圧との差が等しいときには、放電モードにおいて前記第1開始電圧から前記目標電圧に達するまでの時間よりも、前記通常モードにおいて前記第2開始電圧から前記通常指示電圧に達するまでの時間の方が短い、請求項2記載のコントローラ。前記通常モードでは、前記演算回路は介さず、論理回路を介して動作が実行される、請求項2に記載のコントローラ。前記目標電圧に達したことを示す信号を出力すると、前記第1の半導体装置に与えられる電圧が前記目標電圧より低い指示電圧となるように制御する、請求項2に記載のコントローラ。前記目標電圧と前記指示電圧との差が、前記第1開始電圧と前記目標電圧との差より小さい、請求項5に記載のコントローラ。前記目標電圧は、前記コントローラ内に保持され、前記コントローラに与えられる外部からの信号により変更可能である、請求項6に記載のコントローラ。第1の半導体装置に電源電圧を供給する電圧レギュレータを制御するコントローラであって、前記電圧レギュレータの状態情報を表わす信号を受ける入力部と、前記入力された信号で表わされる状態情報のデータを更新する制御部と、前記第1の半導体装置からの要求があった場合に、前記状態情報のデータを前記第1の半導体装置へ出力するインタフェース部とを備え、前記制御部は、前記入力部と前記インタフェース部との間に設けられたプログラムにより動作する演算回路を備える、コントローラ。前記状態情報は複数の種類があり、前記演算回路は、時分割で各状態情報を処理する、請求項8に記載のコントローラ。前記状態情報は、電圧、電流、温度に関するものである、請求項9に記載のコントローラ。前記電圧レギュレータは、ハイサイドトランジスタとロウサイドトランジスタとを有し、前記ハイサイドトランジスタと前記ロウサイドトランジスタのオン状態とオフ状態の制御により前記電源電圧を一定の電圧である通常指示電圧に保持する通常モードを備える、請求項8に記載のコントローラ。前記通常モードでは、前記演算回路は介さず、論理回路を介して動作が実行される、請求項11に記載のコントローラ。第1の半導体装置に電源電圧を供給する電圧レギュレータを制御するコントローラであって、外部から第1の指示信号を受ける第1インタフェースと、外部から第2の指示信号を受ける第2インタフェースと、前記第1の指示信号に応じて、プログラムにより動作する演算回路を介して、前記第1の半導体装置に与えられる電圧が指示電圧となるように制御し、前記第2の指示信号に応じて、前記演算回路と異なる論理回路を介して、前記第1の半導体装置に与えられる電圧が前記指示電圧となるように制御する制御部とを備え、前記第1の指示信号に応じて、前記第1の半導体装置に与えられる電圧が前記指示電圧となるまでの時間よりも、前記第2の指示信号に応じて、前記第1の半導体装置に与えられる電圧が前記指示電圧となるまでの時間の方が短い、コントローラ。第1の半導体装置と、前記第1の半導体装置に電源電圧を供給する電圧レギュレータと、前記電圧レギュレータを制御する1チップで構成されたコントローラを備えた半導体システムであって、第1の半導体装置に与えられる電源電圧をモニターするためのモニター電圧を受ける入力部と、放電モードにおいて、前記電圧レギュレータをオフ状態にし、前記モニター電圧によって、電源電圧が目標電圧に下がるのを検知する制御部と、前記電源電圧が目標電圧に達すると、通常モードへの移行を表わす結果信号を出力する出力部とを備え、前記制御部は、プログラムによって動作する演算回路を含み、前記入力部と前記出力部の間に前記演算回路が介在する、半導体システム。しかしながら、特許文献1および特許文献2には、プログラムやパラメータを用いて演算装置により、半導体装置に供給する電源電圧を一定に保つ動作が主に記載されている。すなわち、DSPDigitalSignalProcessorやMCUMicroControlUnitを用いた場合に、半導体装置に供給される電源電圧をスイッチングトランジスタのオン/オフの両方を使いながら一定に保つことが、開示されているものである。それゆえに、本発明の目的は、DSPやMCUを用いて、半導体装置の動作を有効かつ適切に行なうことができるコントローラおよび半導体システムを提供することである。本発明の一実施形態のコントローラは、第1の半導体装置に電源電圧を供給する電圧レギュレータを制御するものである。このコントローラは、第1の半導体装置に供給される電源電圧をモニターするためのモニター電圧を受ける入力部と、電圧レギュレータをオフ状態にし、第1の半導体装置の電源電圧を下げる放電モードにおいて、モニター電圧によって、電源電圧が目標電圧に下がるのを検知する制御部と、電源電圧が放電モードの開始時の開始電圧から目標電圧に達すると、目標電圧に達したことを示す信号を出力する出力部と、プログラムによって動作する演算回路とを有する。目標電圧に達したことを示す信号は、演算回路を介して生成される。本発明の一実施形態によれば、DSPやMCUを用いて、半導体装置に供給する電源電圧を有効かつ適切に制御を行なうことができる。以下、本発明の実施の形態について、図面を用いて説明する。[第1の実施形態]半導体システム構成図1は、本発明の実施形態の半導体システムの構成を表わす図である。図1を参照して、この半導体システムは、コントローラ1と、電圧レギュレータ30-1~30-3と、第1の半導体装置であるCPU25とを備える。コントローラ1は、ここでは1チップ1つの半導体チップで構成されている。コントローラ1は、PIN制御部6と、フラッシュメモリ7と、パラメータレジスタ8と、パフォーマンスレジスタ9と、MCU5と、PMBUSPowerManagementBusインタフェース10と、SVIDSerialVIDコマンド判定回路12と、ハードロジック電源制御回路13と、アナログ電源制御回路11と、電源異常監視回路2と、入力部152と、出力部153とを備える。コントローラ1の構成要素のうち、MCU5と、ハードロジック電源制御回路13と、アナログ電源制御回路11と、電源異常監視回路2とで、制御部161を構成する。SVIDコマンド判定回路12は、SVIDインタフェース14と、動作モードレジスタ16と、電圧指示値レジスタ18と、パワーステート指示値レジスタ19と、テレメタリレジスタ15とを備える。入力部152は、電圧レギュレータ30-1~30-3から出力される電圧が入力される部分である。別の言い方をすれば、入力部152にはCPUに供給される電源電圧をモニターするためのモニター電圧が入力される。出力部153は、コントローラ1から電圧レギュレータ30-1~30-3へ信号を出力する部分である。CPU25は、ここでは、1チップで構成され、電圧レギュレータ30-1~30-3から出力される電源電圧を受けて、様々な処理を行なう。また、CPU25は、SVIDインタフェース14を通じて、コントローラ1に指示を送る。PIN制御部6は、外部の電位固定部26によって固定された端子の電位に従って、外部端子がどのように設定されたかを表わす設定情報をMCU5に出力する。フラッシュメモリ7は、MCU5が処理を行なうためのプログラムを格納する。プログラムを用いることによって、電源規格の変更があっても、デバイスを再開発する手間を省くことができる。また、フラッシュメモリ7は、最大許容電圧値、最大許容温度、および最大許容電流などの初期値を定めた複数のパラメータのテーブルを記憶する。パラメータレジスタ8は、SVIDインタフェース14を通じて、デジタルステップ制御でのステップごとの電圧値の変化量刻み電圧、および放電モードでの下げたい最終電圧である指示電圧と放電モードを指示電圧に達する前に放電モードを終了するときの目標電圧Vsとの差であるΔVの値などを記憶する。パフォーマンスレジスタ9は、フラッシュメモリ7に記載された最大許容電圧値、最大許容温度、および最大許容電流などのデータ受け取り、記憶する。ここで、最大許容電圧値は、CPUにかけることが可能な最大の電源電圧である。最大許容温度は、電圧レギュレータなどから測定される温度で動作上許される最高の温度である。最大許容電流は、電圧レギュレータが流すことができる最大の電流である。これらの値を超えた場合は、コントローラは値を下げるように電圧レギュレータなどに指示信号を出力する。MCU5は、プログラムに基づいて演算処理を行なう。PMBUSインタフェース10は、PMBUSを通じて、外部のシステム制御部27から信号を受けるとともに、外部のシステム制御部27へ信号を出力する。SVIDインタフェース14は、シリアル通信線を通じて、CPU25からの信号を受けるとともに、CPU25へ信号を出力する。動作モードレジスタ16は、現在の動作モードを記憶する。たとえば、動作モードとして、通常モード、放電モードなどがある。電圧指示値レジスタ18は、電圧制御時の指示電圧の値を記憶する。パワーステート指示値レジスタ19は、パワーステート制御時のパワーステートモードの指定値を記憶する。テレメタリレジスタ15は、電圧レギュレータ30-1~30-3の出力電圧を表わすデジタル電圧値DV、電圧レギュレータ30-1~30-3内の温度を表わすデジタル電圧値DT、および電圧レギュレータ30-1~30-3に供給される電流値を表わすデジタル電圧値DIを記憶する。ハードロジック電源制御回路13は、DACデジタルステップ制御部20と、位相クロック生成部21とを備える。DACデジタルステップ制御部20は、複数回のステップで指示された電圧に達するように、各ステップでの電圧変化値を決定し、決定した電圧変化値をデジタル電圧DVとして出力する。位相クロック生成部21は、動作させる電圧レギュレータ30-1~30-3への制御信号SMODを活性化し、動作させる電圧レギュレータ30-1~30-3へ位相のクロックを出力する。位相クロック生成部21は、停止させる電圧レギュレータ30-1~30-3への制御信号SMODを非活性化する。アナログ電源制御回路11は、DACDigitalAnalogConverter22と、差動アンプ24と、エラーアンプ23と、ADCAnalogDigitalConverter17とを備える。DAC22は、DACデジタルステップ制御部20から出力されたデジタル電圧DVをアナログ電圧V1に変換する。差動アンプ24は、CPU25の高電位側の電圧VSEN1と低電位側の電圧VSEN2の差を増幅して電圧V2を出力する。エラーアンプ23は、DAC22から出力される電圧V1と、差動アンプ24から出力される電圧V2との差を増幅して、増幅された電圧を指定された電圧と現在のCPU25の電圧との差を表わす電圧として電圧レギュレータ30-1~30-3へ出力する。ADC17は、電圧レギュレータ30-1~30-3の出力電圧などをAD変換する。電源異常監視回路2は、電圧コンパレータ4と、電源異常監視部3とを備える。電圧コンパレータ4は、入力部152からアナログ信号で電圧値を受け、所定の標準電圧とをアナログ処理で比較する。電源異常監視部3は、電圧コンパレータ4の出力に従って、CPU25の電源電圧が異常であるか否かを監視する。電圧レギュレータ30-1~30-3は、CPU25に電源電圧を供給する。ここでは、各電圧レギュレータ30-1~30-3はそれぞれ、1つのパッケージに収められている。さらにここでは、パッケージ内にハイサイドMOSトランジスタ196、ロウサイドMOSトランジスタ197、その他の部分PWMPulseWidthModulation部151とMOS制御部198の3チップで構成されている。電圧レギュレータ30-1~30-3は、PWM部151と、DC-DC変換器33とを備える。電圧レギュレータ30-1~30-3は、制御信号SMODが活性化されると動作し、制御信号SMODが非活性化されると動作を停止する。PWM部151は、PWM比較器31と、ラッチ回路32とを備える。PWM比較器31は、エラーアンプ23の出力である誤差信号をもとにPWM信号を出力する。ラッチ回路32のセット端子Sには、PWM比較器31の出力が入力される。ラッチ回路32のリセット端子Rには、位相クロック生成部21の出力であるクロックが入力される。DC-DC変換器33は、ラッチ回路32の出力と接続され、CPU25へ電源電圧を供給する。ここでは、ラッチ回路32から出力されるPWM信号によりDC-DC変換器33が制御される。図1に示すハイサイドMOSトランジスタ196がオンし、ロウサイドMOSトランジスタ197がオフすることで、CPU25の高電位側のCPU電圧線の電圧VSEN1が上昇する。他方、ハイサイドMOSトランジスタ196がオフし、ロウサイドMOSトランジスタ197がオンすることで、CPU電圧線の電圧VSEN1が降下する。通常モードでは、CPU電圧線の電圧VSEN1が一定の電圧になるように、ハイサイドMOSトランジスタ196とロウサイドMOSトランジスタ197のオン/オフが制御される。つまり、電圧が低い場合はハイサイドMOSトランジスタ196をオンさせてこのときロウサイドMOSトランジスタ197をオフ電圧を上昇させたり、電圧が高い場合はロウサイドMOSトランジスタ197をオンさせてこのときハイサイドMOSトランジスタ196をオフ電圧を降下させる。放電モード放電モードとは、DC-DC変換器33をオフ状態に保ったまま、CPUなどで電荷が放電されていくことで、CPU電圧線の電圧VSEN1を特定の電圧に下げるモードである。一定電圧になるように、電圧が低い場合はハイサイドMOSトランジスタ196をオンさせてこのときロウサイドMOSトランジスタ197をオフ電圧を上昇させたり、電圧が高い場合はロウサイドMOSトランジスタ197をオンさせてこのときハイサイドMOSトランジスタ196をオフ電圧を降下させたりするものではない。つまりDC-DC変換器33のオンおよびオフの両方を組み合わせて一定電圧になるよう制御するものではない。なお、電圧レギュレータ30をオフ状態にすることで、DC-DC変換器33をオフ状態にしても良い。DC-DC変換器33がオフ状態になればよい。放電モードでは、一般に高速な処理は要求されない。図2は、放電処理の手順を表わすフローチャートである。図3は、放電処理時での、CPU25の電圧の変化を表わす図である。縦軸が図1に示したCPU電圧線の電圧VSEN1であり、横軸が時間である。図1、図2および図3を参照して、CPU25は、電圧値Vtを指定した放電指示コマンドをシリアル通信線へ出力するステップS101、図1の1に示す。SVIDインタフェース14は、シリアル通信線から受信したコマンドを解釈し、MCU5に指示するステップS102、図1の2に示す。MCU5は、放電モードに設定し、位相クロック生成部21に対して、位相クロックの出力を停止するとともに、制御信号SMODを非活性化するように指示する。非活性化された制御信号SMODを受けた電圧レギュレータ30-1~30-3は、CPU電圧線の電圧の低下に対し電圧を上昇させる動作を停止するステップS103、図1の3に示す。また、電圧レギュレータ30-1~30-3がオフ状態になるため、ロウサイドMOSトランジスタ197をオン状態とし、CPU電圧線の電圧の低下させる動作も停止する図3のt1が対応する。ADC17は、電圧レギュレータ30-1~30-3の出力電圧をAD変換して、デジタル電圧値DVをMCU5へ出力するステップS104、図1の4に示す。次に、MCU5は、デジタル電圧値DVと、指示電圧VtよりもΔV後述する通常モードでの電圧制御での1ステップでの電圧変化量のn倍だけ高い電圧である目標電圧Vsとを比較する。MCU5は、デジタル電圧値DVが指示電圧VtよりもΔVだけ高い電圧である目標電圧Vs以下になったときにステップS105でYES、放電モードを終了する図3のt2が対応する。ここで、指示電圧Vt以外に目標電圧Vsを設けるのは、指示電圧Vtになった後に、放電モードを終了しようとした場合、その終了指示と次の動作までに時間がかかるため、その間にさらに電圧が低下する可能性が高い。しかしながら、指示電圧Vtより少し高めの目標電圧Vsに達したことをもとに、放電モードを終了させることで、次の動作の開始時に指示電圧Vtに達するようにすることが可能となる。MCU5は、指示電圧維持モード通常モードの一種に移行するため、ハードロジック制御回路13へ指示信号を出す図1の5に示す。指示電圧維持モードでは、後述する通常モードの電圧制御と同じ手順で電圧レギュレータ30-1~30-3の出力電圧が指示電圧Vtになるようにフィードバック制御がなされる図1の6に示すおよび図3のt3が対応。つまり、目標電圧に達したことを示す信号が、出力部153から電圧レギュレータ30へ出力され、次にフィードバック制御になる。新たに電圧を変更するコマンドが入力されるまでステップS107、ステップS106の指示電圧を維持する制御を繰返す。上述のΔVは、後述する通常モードでの電圧制御での1ステップでの電圧変化量のn倍nは整数であって、パラメータレジスタ8に格納される。CPU25は、このΔVの値を変更することによって、電圧Vsの値を変更することができる。放電指示コマンドが入力された後、CPU25へは、電圧レギュレータ30-1~30-3より、新たな電荷供給がされないため、CPU25の電圧は開始電圧Viからゆっくりした速度で下降する。図3ではt1が対応する。指示電圧VtよりもΔVだけ大きい目標電圧Vsになると、指示電圧Vtに達しかつ維持するように、第3の実施形態で説明するようなフィードバック制御によって、CPU25へ電源電圧が供給される。図3では、t2とt3が対応する。その後、新たに電圧制御コマンドが入力された場合には、新たに指示された電圧、たとえば、図3のVnに達するように、第3の実施形態で説明するようなフィードバック制御によって、CPU25へ電源電圧が供給される。図3ではt4が対応する。放電モードにおける開始電圧Viと目標電圧Vsとの差と、後述する通常モードにおける開始電圧と指示電圧との差が等しいときには、放電モードにおいて目標電圧Vsに達するまでの時間よりも、通常モードにおいて指示電圧に達するまでの時間の方が短い。また、一般に論理回路のみで処理機能を実現したものに比べ、プログラムを用いた演算処理を行なうMCU5などを介した処理は、遅くなる傾向にある。しかしながら、放電モードのように比較的高速な処理を要求されないものに関しては、プログラムを用いた演算処理を行なうMCU5を介して処理を行なうことに適している。なお、MCUでの処理速度が高速な場合、放電モードのみでなく、通常モードの処理をMCU5で行なっても良い。また、プログラムを用いて演算処理を行う場合、プログラムやパラメータを変更することで、放電モードの処理特性を容易に変更することできる。たとえば、システム全体の特性によって、図3に示すt1の電圧降下速度が異なる場合に目標電圧Vsをシステムに応じて容易に変更することができる。つまり、電圧降下速度が遅い場合に比べ速い場合には、目標電圧Vsをより指定電圧Vtより高い値に設定すればよい。これにより、放電モードから通常モードに切り替え中図3のt2に、電圧降下が進み、指定電圧Vtを下回ることは回避できる。なお、開始電圧Viと目標電圧Vsとの差より目標電圧Vsと指定電圧Vtとの差の方が小さくなることが望ましい。開始電圧Viと目標電圧Vsとの差より目標電圧Vsと指定電圧Vtとの差の方が大きいと、開始電圧Viから目標電圧Vsに達する時間が短くなり、制御の高速性が要求されるからである。また、目標電圧の変更は、例えばコントローラ1の外部端子図1の電位固定部26に接続される○の部分から信号を与え、フラッシュメモリ7に目標電圧を書き込めばよい。別の例では、CPU電圧線の電圧VSEN1を、VSEN1=fAr,Biのような関数fで示すとする。ここでArは測定系の抵抗に関係するパラメータ、Biは測定系の電流に関するパラメータである。ArやBiはパラメータとしてフラッシュメモリ7に記憶しておき、MCU5が動作時にパラメータを用いて動作する。このため、フラッシュメモリ7に記憶するAr,Biを変更することで、VSEN1の関数のパラメータや係数を変えることができる。また、さらに関数fを他の関数gArBi,CここではたとえばCは定数などに変更したい場合は、関数を変えるため、パラメータとともに、またはパラメータは変更せずにプログラムを変更する。変更するプログラムをフラッシュメモリ7に格納し、このプログラムを演算回路で用いればよい。もし、この実施の形態と異なりプログラムを用いる演算でない構成で放電モードを実現した場合は、関数が変更になると、論理回路を大きく変更するチップの再設計が必要になってしまう。以上のように、大きく関数の変更がある場合などにプログラムを用いた演算回路としておくことは、非常に有効である。さらに、コントローラ1と電圧レギュレータ30を構成するチップは別チップである。コントローラ1のチップと電圧レギュレータ30を構成するチップの組み合わせは様々であり、そこから得られる関数も組み合わせチップによって変わってくる可能性が高い。よって、関数の変更が容易なように、プログラムを用いた演算処理を用いることは、安定した動作を確保するためには望ましいと言える。なお、MCU5などのプログラムで動作する演算装置は、放電モードにおいて、他の動作を処理しない方が望ましい。これは、他の処理をしている間に、目標電圧Vsに達してしまった場合、その後の処理が遅れるためである。[第2の実施形態]第2の実施形態では、テレメタリ動作を説明する。テレメタリ動作とは、CPU25の電圧状態などの状態情報を定期的に調べるものであり、そのデータはコントローラ内に保持される。またCPUはコントローラからそのデータを取り出すことできる。一般にテレメタリ動作は、高速性を要求されない。また、状態情報には、電圧、電流、温度などがある。図4は、テレメタリ動作時の制御の流れを表わす図である。図5は、テレメタリ動作の処理手順を表わすフローチャートである。図4および図5を参照して、ADC17は、μsecオーダごとの第1のタイミングで入力部152から信号を受け、電圧レギュレータ30-1~30-3の出力電圧をAD変換して、デジタル電圧値DVをMCU5へ出力する。また、ADC17は、μsecオーダごとの第2のタイミングで入力部152から信号を受け、電圧レギュレータ30-1~30-3に供給される電流値を表わす電圧値エラーアンプ23から出力されるをAD変換して、デジタル電圧値DI′をMCU5へ出力する。また、ADC17は、μsecオーダごとの第3のタイミングで入力部152から信号を受け、電圧レギュレータ30-1~30-3内の温度チップから出力される温度を表わす電圧値をAD変換して、デジタル電圧値DT′をMCU5へ出力するステップS301、図4の1に示す。次に、MCU5は、テレメタリレジスタ15内に記憶されているデジタル電圧値DVをADC17から受取った最新のものに更新する。MCU5は、ADC17から受取ったデジタル電圧値DT′をデジタル温度値DTに更新し、テレメタリレジスタ15内に記憶されているデジタル温度値DTを最新のものに更新する。MCU5は、ADC17から受取ったデジタル電圧値DI′をデジタル電流値DIに更新し、テレメタリレジスタ15内に記憶されているデジタル電流値DIを最新のものに更新するステップS302、図4の2に示す。次に、CPU25は、必要に応じて、テレメタリレジスタ15のデジタル電圧値DV、デジタル電流値DI、および/またはデジタル温度値DTを読出すステップS303、図4の3に示す。このように、電圧レギュレータ30-1~30-3の情報を定期的に取り込み、MCU5を介して演算処理をしてテレメタリレジスタ15に格納する。一般に論理回路のみで処理機能を実現したものに比べ、プログラムを用いた演算処理を行なうMCU5などを介した処理は、遅くなる傾向にある。しかしながら、テレメタリ動作のように比較的高速な処理を要求されないものに関しては、プログラムを用いた演算処理を行なうMCU5などを介して処理を行なうことに適している。なお、MCUでの処理速度が高速で通常モードの処理をMCU5で行なう場合でも、テレメタリ動作に適用しても良い。また、プログラムを用いて演算処理を行う場合、プログラムやパラメータを変更することで、テレメタリ動作の特性を容易に変更できる。たとえば、システムによって管理する温度と実際に実装した場合の温度との間に差が生じることがある。この場合でも、実装した実情に合わせて温度に関するパラメータ、たとえば最高温度を変更することができる。これにより、実際の実装に合わせたテレメタリ動作を設定できる。さらに、ここでの例では、出力電圧、出力電流、温度などの複数を定期的にチェックする例を示した。この実施の形態では、図6aに示すように1つのALUArithmeticandLogicUnitを用いて、各プログラムを実行する。具体的には出力電圧をチェックする場合は、出力電圧用のプログラムにもとづく演算命令をALUに与えて処理を実行する。つまり、レジスタa,bの値をもとに演算結果をレジスタcへ出力する。同様に、出力電流をチェックする場合は、出力電流用命令をALUに与え、温度をチェックする場合は温度用命令を与え実行する。このように、プログラムを用いた演算処理を行なうことで、ALUの数を減らせる。ここでは、3つのプログラムを実行できるため、ALUは1つでよい。一方、この実施の形態と異なり、プログラムを用いた演算回路ではなく、専用の論理回路を用いると、図6bに示すように、出力電圧、出力電流、温度にそれぞれに専用の演算回路演算器189,188,187が必要となり、面積が増大する。このように、複数のものを定期的にチェックするには、プログラムを用いた演算回路を介して処理することで、面積を縮小することができる。また、処理スピードが要求されない場合、各状態情報を時分割で処理することができる。[第3の実施形態]第3の実施形態では、SVIDインタフェースを介した通常の動作を説明する。通常の動作では、電圧制御、パワーステート制御が行なわれる。電圧制御図7は、電圧制御動作の制御の流れを表わす図である。図8は、電圧制御動作の処理手順を表わすフローチャートである。図7および図8を参照して、CPU25は、電圧値Vtを指定した電圧制御コマンドをシリアル通信線へ出力するステップS801、図7の1に示す。SVIDインタフェース14は、シリアル通信線から受信したコマンドを解釈し、電圧制御をDACデジタルステップ制御部20に指示するステップS802、図7の2に示す。DACデジタルステップ制御部20は、指示された通常指示電圧Vtを目標値とし、この目標値に達するための、次のステップでのデジタル電圧DVを出力するステップS803、図7の3に示す。DAC22は、デジタル電圧DVをアナログ電圧V1に変換するステップS804、図7の4に示す。差動アンプ24は、CPU25の高電位側の電圧VSEN1と低電位側の電圧VSEN2の差を増幅して電圧V2を出力するステップS805、図7の5に示す。エラーアンプ23は、DAC22から出力される電圧V1と、差動アンプ24から出力される電圧V2との差を増幅して、増幅された電圧を指定された電圧と現在のCPU25の電圧との差を表わす電圧として電圧レギュレータ30-1~30-3へ出力する図7の6に示す。電圧レギュレータ30-1~30-3は、エラーアンプ23から出力される電圧に基づいて、出力する電圧を補正するステップS806。たとえば、通常指示電圧Vtより高電位側の電圧VSEN1が低い場合は、ハイサイドMOSトランジスタ196がオンすることで、高電位側の電圧VSEN1を上昇させる。また、通常指示電圧Vtより高電位側の電圧VSEN1が高い場合は、ロウサイドMOSトランジスタ197がオンすることで、高電位側の電圧VSEN1を降下させる。その後、ステップS803に戻り、処理が繰返される。これにより、高電位側の電圧VSEN1が通常指示電圧Vtになるように制御される。このように、ここでの電圧制御動作は、MCU5を介さず、ハードロジック電源制御回路13を介して動作している。ハードロジック電源制御回路13は、MCU5のようなプログラムを用いた演算回路を介する処理より、一般に速く動作することができる。つまりこの実施の形態では、比較的処理スピードが要求されない第1の実施形態に示した放電モードもしくは第2の実施形態で示したテレメタリ動作に対しては、MCU5を介した処理を行う。一方、放電モードやテレメタリ動作に比べ、処理速度が要求される通常モードである電圧制御動作では、MCU5を介さず、ハードロジック電源制御回路13を介して動作する。これにより、高速な動作を実現できる。また、MCU5とハードロジック電源制御回路13の両方を設けたことで、たとえばテレメタリ動作と並行して容易に通常モードである電圧制御動作を実行することができる。なお、MCU5の演算処理スピードが速い場合、放電モードやテレメタリ動作のみでなく、通常モードである電圧制御動作をMCU5を介した処理で行なってもよい。パワーステート制御パワーステート制御とは、複数の電圧レギュレータのうち動作させる電圧レギュレータ数を設定して制御するものである。CPUで消費される電流の大小によって、パワーステートモードが切り替えられる。図9は、パワーステート制御の動作の制御の流れを表わす図である。図10は、パワーステート制御の動作の処理手順を表わすフローチャートである。図9および図10を参照して、CPU25は、パワーステート制御コマンドをシリアル通信線へ出力するステップS701、図9の1に示す。SVIDインタフェース14は、シリアル通信線から受信したコマンドを解釈し、パワーステート制御を位相クロック生成部21に指示するステップS702、図9の2に示す。位相クロック生成部21は、動作させる電圧レギュレータ30-1~30-3と、動作させる電圧レギュレータ30-1~30-3への位相クロックの位相を決定する。たとえば、パワーステートモードに0が指定された場合には、これがパワーステート指示値レジスタ19に格納される。位相クロック生成部21は、負荷電流をCPU25に与えるために、複数の動作させる電圧レギュレータ30-1~30-3の選択と、それらの電圧レギュレータ30-1~30-3に与えるクロックの位相を決定する。パワーステートモード0が指定される場合は、通常負荷電流が大きく、高精度の電圧の安定性が要求される場合が多い。このため、高速に定期的に処理される。また、パワーステートモードに1が指定された場合には、これらがパワーステート指示値レジスタ19に格納される。位相クロック生成部21は、電圧レギュレータ30-1~30-3のうちの動作させる1つの電圧レギュレータを選択し、その電圧レギュレータに与えるクロックの位相を決定する。パワーステートモード1が指定される場合は、通常負荷電流が小さい場合が多い。このため、定期的に処理されるものの、パワーステートモードに0に比べ電圧レギュレーターの消費電力が下がる。パワーステートモードに2が指定された場合には、これらがパワーステート指示値レジスタ19に格納される。位相クロック生成部21は、電圧レギュレータ30-1~30-3のうちの動作させる1つの電圧レギュレータを選択する。負荷電流を与えるために、指定電圧これはCPU25によって別のコマンドによってパラメータレジスタ8内に記憶される以下となったときに動作させる電圧レギュレータへ与えるクロックの位相を決定するステップS703、図9の3に示す。パワーステートモード2が指定される場合は、通常パワーステートモード1よりもさらに負荷電流が小さい場合が多い。このため、不定期で電圧降下時のみ処理され、パワーステートモードに1に比べ電圧レギュレーターの消費電力が下がる。位相クロック生成部21は、動作させる電圧レギュレータ30-1~30-3のいずれか1つまたは複数に対し制御信号SMODを活性化し、動作させる電圧レギュレータ30-1~30-3へ決定された位相のクロックを出力する。電圧レギュレータ30-1~30-3は、活性化された制御信号SMODを受けると、位相クロック生成部21から送られるクロックに基づいて、電圧を出力するステップS704、図9の3に示す。位相クロック生成部21は、停止させる電圧レギュレータ30-1~30-3のいずれか1つまたは複数に対し制御信号SMODを非活性化する。電圧レギュレータ30-1~30-3は、非活性化された制御信号SMODを受けると、電圧の出力を停止するステップS705、図9の3に示す。ここでは、パワーステート制御の動作をハードロジック電源制御回路13を用いた例で示した。しかしながらたとえば、パワーステートモード2のように不定期で電圧降下時のみ処理されるような場合には、MCU5を介した処理で行なってもよい。[第4の実施形態]第4の実施形態では、緊急停止動作を説明する。電圧レギュレータ30-1~30-3の出力電圧が上昇した場合には、緊急に停止させる必要があるので、MCU5を経由せずに停止処理が行なわれる。図11は、緊急停止動作時の制御の流れを表わす図である。図12は、緊急停止動作の処理手順を表わすフローチャートである。電圧コンパレータ4は、電圧レギュレータからのアナログ電圧値AVを受け取る。電圧コンパレータ4は、予め記憶している電圧閾値とアナログ信号値とを比較するステップS201。電源異常監視部3は、アナログ電圧値AVが電圧閾値よりも大きいときにはステップS202でYES、位相クロック生成部21へ電圧の異常を知らせる図11の2に示す。位相クロック生成部21は、位相クロックの出力を停止するとともに、制御信号SMODをネゲートする。ネゲートの制御信号SMODを受けた電圧レギュレータ30-1~30-3は、電源供給を停止するステップS203、図11の3に示す。さらに、電源異常監視部3は、外部に対して、半導体システムの停止を要求するShutdown信号を出力するステップS204、図11の4に示す。このように、緊急停止動作時には、電圧レギュレータから受けるアナログ信号をデジタル信号に変換せずに、電圧コンパレータでアナログ信号の比較処理を行う。このため、アナログ信号からデジタル信号に変えて比較するものに比べて、異常検知時間が短縮でき、高速に動作できる。さらに第1、第2、第3の実施の形態との組み合わせで考えてみる。放電モードでは、MCUを介した処理を行い、緊急停止動作時にはMCUを介さず、アナログ信号入力で可能な電圧コンパレータで高速処理が可能である。また、テレメタリ動作では、MCUを介した処理を行い、緊急停止動作時にはMCUを介さず、アナログ信号入力で可能な電圧コンパレータで高速処理が可能である。さらに、通常モードでは、ハードロジック電源制御回路13により処理をするが、緊急停止動作時には、別途設けたアナログ信号用電圧コンパレータで処理することにより、通常モードとは独立して、緊急停止動作に対応できる。上記説明では2つの動作を組み合わせで説明したが、3つ以上も動作を組み合わせても良い。[第4の実施形態の変形例]本発明の実施形態では、電源異常監視部3は、アナログ電圧値AVが電圧閾値よりも大きいときには、位相クロック生成部21へ電圧の異常を知らせるとともに、外部に対して半導体システムの停止を要求したが、これに限定するものではない。たとえば、電源異常監視部3は、アナログ電圧値AVが電圧閾値よりも大きいときに、MCU5に対して、その旨を通知する信号を出力する。MCU5は、プログラムに基づいて、位相クロック生成部21に対して、位相クロックの出力を停止させ、制御信号SMODをネゲートさせるとともに、コントローラ1内の各構成要素を停止させる。この場合、MCU5を介した処理になるため、MCU5を介さない電源異常監視部3から直接位相クロック生成部21へ指示するものに比べ、処理が遅れる可能性がある。MCU5を介することで、コントローラ1内の各構成要素を停止することもできる。たとえば、コントローラ1への各信号や電源の入力、各信号の出力を止めることが容易となる。また、電源異常監視部3は、位相クロック生成部21とMCU5に並行して緊急停止指示の信号を出力しても良い。これにより、位相クロック生成部21には早急に指示ができ、他の部分には並行に指示ができるようになる。また、電源異常監視部3は、アナログ電圧値AVが電圧閾値よりも大きいときには、外部に対して半導体システムの停止を要求するShutdown信号を出力したが、異常を検知したことを知らせるFault信号を出力するものとしてもよい。つまり、半導体システムの停止を要求しないで、異常を知らせ、システム側で異常の内容によって停止するか否か判断しても良い。[第5の実施形態]第5の実施形態は、PMBUSを通じた制御を説明する。PMBUSを通じた通信は、SVIDによる通信と同様に、電源電圧制御、パワーステート制御、テレメタリなどの機能を実行するためのコマンドが整備されている。ただし、PMBUSでは、SVIDよりも、低速の通信が行なわれる。PMBUSを通じた指令は高速な応答速度を要求したものではないため、MCU5を経由して電源電圧が制御される。電圧制御図13は、PMBUSを介した命令を実行するための制御の流れを表わす図である。図14は、PMBUSを介した命令を実行する手順を表わすフローチャートである。図13および図14を参照して、システム制御部27は、電圧値Vtを指示した電圧制御コマンドをPMBUSへ出力するステップS401、図13の1に示す。PMBUSインタフェース10は、PMBUSから受信したコマンドを解釈し、電圧制御をMCU5に指示するステップS402、図13の2に示す。MCU5は、電圧制御をDACデジタル制御ステップ部20に指示する図13の3に示すDACデジタルステップ制御部20は、指示された通常指示電圧Vtを目標値とし、この目標値に達するための、次のステップでのデジタル電圧DVを出力するステップS403、図13の4に示す。DAC22は、デジタル電圧DVをアナログ電圧V1に変換するステップS404、図13の5に示す。差動アンプ24は、CPU25の高電位側の電圧VSEN1と低電位側の電圧VSEN2の差を増幅して電圧V2を出力するステップS405、図13の6に示す。エラーアンプ23は、DAC22から出力される電圧V1と、差動アンプ24から出力される電圧V2との差を増幅して、増幅された電圧を指定された電圧と現在のCPU25の電圧との差を表わす電圧として電圧レギュレータ30-1~30-3へ出力する図13の7に示す。電圧レギュレータ30-1~30-3は、エラーアンプ23から出力される電圧に基づいて、出力する電圧を補正するステップS406。たとえば、通常指示電圧Vtより高電位側の電圧VSEN1が低い場合は、ハイサイドMOSトランジスタ196がオンすることで、高電位側の電圧VSEN1を上昇させる。また、通常指示電圧Vtより高電位側の電圧VSEN1が高い場合は、ロウサイドMOSトランジスタ197がオンすることで、高電位側の電圧VSEN1を降下させる。その後、ステップS403に戻り、処理が繰返される。これにより、高電位側の電圧VSEN1が通常指示電圧Vtになるように制御される。このように、ここでの電圧制御動作は、MCU5とハードロジック電源制御回路13の両方を介して動作している。PMBUSを通じた電圧制御である電圧から指示電圧Vtになるまでの時間よりも、第3の実施形態で説明したSVIDを通じた電圧制御でそのある電圧から指示電圧Vtとなるまでの時間の方が短くなる傾向にある。これは、SVIDを通じた電圧制御は、MCU5を介さず、ハードロジック電源制御回路13を介して行なわれるが、PMBUSを通じた電圧制御は、MCU5とハードロジック電源制御回路13の両方を介して行なわれるためである。しかしながら、MCU5での演算処理速度が速くなると、同じ程度とすることもできる。テレメタリ動作図15は、テレメタリー動作時の制御の流れを表わす図である。図16は、テレメタリ動作の処理手順を表わすフローチャートである。図15および図16を参照して、ADC17は、μsecオーダごとの第1のタイミングで、電圧レギュレータ30-1~30-3の出力電圧をAD変換して、デジタル電圧値DVをMCU5へ出力するステップS501、図15の1に示す。また、ADC17は、μsecオーダごとの第2のタイミングで、電圧レギュレータ30-1~30-3内の温度チップから出力される温度を表わす電圧値をAD変換して、デジタル電圧値DT′をMCU5へ出力するまた、ADC17は、μsecオーダごとの第2のタイミングで、電圧レギュレータ30-1~30-3に供給される電流値を表わす電圧値をAD変換して、デジタル電圧値DI′をMCU5へ出力する。また、ADC17は、μsecオーダごとの第3のタイミングで、電圧レギュレータ30-1~30-3内の温度チップから出力される温度を表わす電圧値をAD変換して、デジタル電圧値DT′をMCU5へ出力するステップS501、図15の1に示す。次に、MCU5は、デジタル電圧値DV′を最新のデジタル電圧値DVとしてPMBUSインタフェース10へ出力する。MCU5は、デジタル電流値DI′を最新のデジタル電流値DIとしてPMBUSインタフェース10へ出力する。MCU5は、デジタル温度値DT′を最新のデジタル温度値DTとしてPMBUSインタフェース10へ出力するステップS502、図15の2に示す。次に、システム制御部27は、PMBUSインタフェース10を通じてデジタル電圧値DV、デジタル電流値DI、および/またはデジタル温度値DTを受けるステップS503、図15の3に示す。以上のように、本実施の形態では、PMBUSインターフェイスなどの高速性が高くは要求されていない通信方式では、通常動作である電圧制御動作およびテレメタリ動作をMCUを介した処理で行なうものである。また、別の見方をすると、2つの通信方式または、2つの外部からの制御方式インターフェイスによって動作可能なコントローラである場合、その通信方式に要求される速度に応じて、MCUの使い方を分けても良い。たとえば、SVIDインターフェイス高速通信方式よりも低速な処理が許容されるPMBUSインターフェイス低速通信方式では、通常動作である電圧制御動作およびテレメタリ動作をMCUを介した処理で行なう。これに対し、SVIDインターフェイスでは、通常動作である電圧制御動作は、MCUを介さずハードロジック回路で処理し、テレメタリー動作をMCUを介して処理する。このように、通信速度の方式に応じて、MCUの使用率を分けても良い。つまり、高速性が要求されるインターフェイスほど、MCUの使用率を下げても良い。なお、MCUでの演算処理速度の高速化が進んだ場合は、インターフェイスごとにMCUの使用率を変更しなくても良いと言える。[第6の実施形態]第6の実施形態は、DSPによって差分を計算する構成について説明する。図17は、第6の実施形態の半導体システムの構成を表わす図である。図17の構成が、図1の構成と相違する点は、以下である。図17のコントローラ61は、DSPを備え、エラーアンプ23の代りにADC63を備える。第1の実施形態では、増幅器から出力される電圧と、DACデジタルステップ制御部20から出力される電圧との差分エラーをデジタルで計算していたのに対して、本実施の形態では、差動アンプ24から出力される電圧と、DACデジタルステップ制御部20から出力される電圧との差分エラーをデジタルで計算する。DACデジタルステップ制御部20のデジタル電圧V1は、DSP62に送られる。一方、差動アンプ24から出力されるアナログ電圧は、ADC63に送られる。ADC63は、入力されたアナログの電圧をデジタル値V2に変換する。DSP62は、デジタル電圧V1とデジタル電圧V2を受けて、V2-V1の電圧値をDAC22に出力する。DAC22は、入力された電圧値V2-V1をアナログ電圧に変換する。このように、DAC22を用いて、差分を計算するので、エラーアンプ23で差分を計算するのと比べて、規格や設計の変更などに柔軟に対応できる。[第7の実施形態]第7の実施形態は、MCU5とハードロジック電源制御回路をDSPに置き換えた構成について説明する。図18は、第7の実施形態の半導体システムの構成を表わす図である。図18の構成が、図1の構成と相違する点は、以下である。図18のコントローラ51は、第1の実施形態のMCU5と、DACデジタル制御ステップ部と、位相クロック生成部21の機能を1つのDSP52が受け持つ。DSP52では、電源制御専用のコマンドに限定処理が行なわれるので、MCU5に比べて、回路規模も小さくできるとともに、MCU5に比べて高速に処理が行なわれる。また、DSPは、可変性を有するので、ハードロジックに比べて、規格や設計の変更などに柔軟に対応できる。この例では、DSPが通常動作である電圧制御および、放電動作やテレメタリ動作を処理するものである。なお、通常動作である電圧制御をDSPを介さずハードロジック回路で実現し、放電動作やテレメタリ動作をDSPで処理しても良い。[第8の実施形態]図19は、第8の実施形態の半導体システムの構成を表わす図である。図19の構成が、図1の構成と相違する点は、以下である。すなわち、第8の実施形態では、個々の電圧レギュレータ30-1~30-3がPWM部151を有するのではなく、コントローラ71が、PWM部72を有する。つまり1チップの中にPWM部72が構成される。これによって、電圧レギュレータ73-1~73-3が個別にPWM部を備える必要がなくなる。このPWM部72の構成は、図1の第1の実施形態のPWM部の構成と同じであるので、説明は繰返さない。[第9の実施形態]第9の実施形態は、プログラムを格納する以外のフラッシュメモリの使用例を説明する。図20は、パラメータ設定時の制御の流れを表わす図である。図21は、パラメータ設定の処理手順を表わすフローチャートである。図20および図21を参照して、電位固定部26は、コントローラの外部端子の電圧を設定する。たとえば、外部端子が複数ある場合には、各端子をLowレベルまたはHighレベルに設定するステップS601、図20の1に示す。次に、PIN制御部6は、外部端子がどのように設定されたかを表わす設定情報をMCU5に出力するステップS602、図20の2に示す。MCU5は、受取った設定情報に基づいて、フラッシュメモリ7内のテーブルを選択する。図22は、テーブルの例を表わす。図22に示すように、テーブル0~テーブル3には、それぞれ、最大許容電圧値、最大許容温度、および最大許容電流の初期値が定められている。たとえば、MCU5は、外部端子が2つある場合には、各端子をLowレベルまたはHighレベルに設定することによって、4個のテーブルの中から1つを選択するステップS603、図20の3に示す。MCU5は、選択したテーブルの内容をパフォーマンスレジスタ9に格納する。このパラメータの値は、CPU25またはシステム制御部27によって更新が可能であるステップS604、図20の4に示す。各構成要素が、パフォーマンスレジスタ9に格納されたパラメータを参照して、処理を行なう。たとえば、電源異常監視部3は、最大電流許容値、最大温度許容値、最大電圧許容値、または下限電圧許容値などのパラメータと、検出した電流、温度、電圧とを比較することによって、電源異常を監視するステップS605、図20の5に示す。[第10の実施形態]第10の実施形態では、チップ内におけるコントローラ1を搭載する構成要素の配置を説明する。図23は、本発明の実施形態におけるコントローラ1内の構成要素の配置を表わす図である。チップの周辺に並べられた四角はそれぞれ電極パッド199を示す。図23を参照して、アナログ電源制御回路11内には、DAC22などの高精度を要求する回路が搭載されているため、アナログ電源制御回路11は、電源ラインの変動による特性悪化を極力防止する必要がある。一方、フラッシュメモリ7内には、データのライトまたはリード時に動作するチャージポンプ回路を搭載している。そのため、データのライトまたはリード時に消費電流量の変動が激しく、電源ラインにノイズがのりやすい。したがって、アナログ電源制御回路11の電源ラインが、フラッシュメモリ7によって干渉を受けないように、図23に示すように、本実施の形態では、アナログ電源制御回路11と、フラッシュメモリ7とを可能な限り離れた位置に配置する。さらに、本実施の形態では、アナログ電源制御回路11と、フラッシュメモリ7との間にノイズの影響を受けにくいロジック回路およびSRAM92を配置する。これは、MCU5およびその周辺機能のデジタル機能モジュールを構成するロジック部分は、システムクロックによる同期設計が行われていることを考慮したものである。ロジック部分では、ノイズの影響は、クロックエッジによるデータ取り込みの短いタイミングだけであり、さらにノイズの影響を考慮した電圧低下およびクロストーク対策が実施されている。それゆえ、本実施の形態では、アナログ電源制御回路11およびフラッシュメモリ7との間のノイズが発生しやすい箇所に、ノイズ耐性のあるロジック部分を配置する。また、本実施の形態では、半導体チップ1の輪郭のある辺に沿ってアナログ電源制御回路11を配置し、半導体チップ1の輪郭の別の辺好ましくは対向する辺にフラッシュメモリ7が配置される。これによって、アナログ電源制御回路11に接続する電極パッド199である入出力端子と、アナログ電源制御回路11に接続する電極パッドである入出力端子とを別々にすることができるので、相互のノイズによる干渉を低減することができる。以上、第1の実施の形態~第10の実施形態を例に説明したが、これらの実施の形態を適宜組み合わせや、ある実施の形態と他の実施の形態の一部を組み合わせても良い。また、パラメータやプログラムの記憶をフラッシュメモリ7に記憶する例を示したが、その他の不揮発性メモリ、たとえば、ROMやMRAMなどでも良い。"