"直流電圧を交流電圧に変換し、前記交流電圧を一対の電源ラインに出力するように構成されたインバータ回路と、前記一対の電源ラインを短絡するように構成された出力短絡回路と、前記インバータ回路及び前記出力短絡回路を制御するように構成された制御回路とを備えた電力変換装置であって、前記インバータ回路は、前記直流電圧から第1極性の電圧を生成するように構成された第1インバータスイッチと、前記直流電圧から第2極性の電圧を生成するように構成された第2インバータスイッチとを有しており、前記出力短絡回路は、第1極性の電圧を出力する場合に、前記一対の電源ラインを短絡するように構成された第1短絡スイッチと、第2極性の電圧を出力する場合に、前記一対の電源ラインを短絡するように構成された第2短絡スイッチとを有しており、前記制御回路は、第1極性から第2極性への切替えにおいて、前記第2インバータスイッチをオンにするタイミングよりも前に、前記第1短絡スイッチをオフにすることを特徴とする電力変換装置。前記制御回路は、第1極性から第2極性への切替えにおいて、前記第1インバータスイッチをオフにして、前記出力短絡回路の後段に設けられるリアクタに蓄えられたエネルギーが所定レベル以下となったタイミングよりも後に、前記第1短絡スイッチをオフにすることを特徴とする請求項1に記載の電力変換装置。前記制御回路は、所定パルス周期内において、前記第1インバータスイッチ及び前記第2インバータスイッチのオン時間を制御する処理を繰り返し、前記制御回路は、第1極性から第2極性への切替えにおいて、前記第1インバータスイッチをオフにしてから前記第2インバータスイッチをオンにするまでの時間が前記所定パルス周期よりも長くなるように、前記第1インバータスイッチ及び前記第2インバータスイッチを制御することを特徴とする請求項1に記載の電力変換装置。直流電源を配電系統に連系するように構成された系統連系装置であって、請求項1~請求項4のいずれかに記載の電力変換装置を備えることを特徴とする系統連系装置。直流電源を配電系統に連系するように構成された系統連系システムであって、請求項1~請求項4のいずれかに記載の電力変換装置を備えることを特徴とする系統連系システム。図面を参照して、本発明の第1実施形態~第5実施形態、及びその他の実施形態を説明する。以下の各実施形態では、本発明に係る電力変換装置を系統連系装置に適用するケースについて説明する。以下の各実施形態における図面において、同一又は類似の部分には同一又は類似の符号を付す。1第1実施形態第1実施形態では、1.1系統連系装置の構成、1.2系統連系装置の動作、1.3作用効果の順に説明する。1.1系統連系装置の構成図1は、第1実施形態に係る系統連系装置を備える系統連系システムの構成を示す図である。本実施形態では、トランスレス方式の系統連系装置を例に説明する。なお、図1において、グラウンドGND記号は同じものを図示しているが、これらのグラウンドは相互に接続されておらず、電位が異なることに留意されたい。図1に示すように、系統連系システムは、直流電源1と配電系統10との間に接続された系統連系装置を有する。直流電源1としては、例えば、分散型の直流電源の一つである太陽電池を使用できる。太陽電池は、照射される太陽光に応じた発電により直流電力を出力する。系統連系装置は、昇圧回路2と、昇圧回路2の後段に接続されたインバータ回路3と、インバータ回路3の後段に接続された出力短絡回路4と、出力短絡回路4の後段に接続されたフィルタ回路5と、制御回路20と、駆動回路31~33とを有する。なお、前段とは直流電源1側を意味し、後段とは配電系統10側を意味する。系統連系装置は、直流電源1からの直流電力を商用周波数例えば50又は60Hzの交流電力に変換する。系統連系装置と配電系統10との間には、需要家に設置された負荷不図示が接続されている。系統連系装置は、系統連系装置及び配電系統10の両方から負荷に交流電力を供給する連系運転を行う。昇圧回路2は、直流電源1からの入力電圧を高周波スイッチングにより昇圧する。昇圧回路2は、リアクタL1、スイッチング素子Q7、ダイオードD7、及びコンデンサC1を有する。第1実施形態ではスイッチング素子Q7としてパワーMOSFETを使用している。リアクタL1は、直流電源1の正極とダイオードD7のアノードとの間に接続される。ダイオードD7のカソードは、インバータ回路3に接続される。スイッチング素子Q7は、パワーMOSFETにより構成されており、ドレインがダイオードD7のアノードに接続され、ゲートが駆動回路32に接続され、ソースが直流電源1の負極に接続される。スイッチング素子Q7は、ダイオードDが逆並列接続されている。コンデンサC1は、ダイオードD7のカソードと直流電源1の負極との間に接続される。スイッチング素子Q7は、制御回路20から駆動回路32を介してゲートに印加されるゲート信号に応じてスイッチング動作を行う。コンデンサC1は、安定した出力電圧を維持するためのエネルギーバッファである。コンデンサC1の両端間の電圧は、昇圧回路2の出力電圧としてインバータ回路3に出力される。インバータ回路3は、昇圧回路2が出力する直流電圧を交流に変換する。第1実施形態では、インバータ回路3は、フルブリッジ接続されたスイッチング素子Q1、スイッチング素子Q2、スイッチング素子Q3、及びスイッチング素子Q4を有する。第1実施形態ではスイッチング素子Q1~スイッチング素子Q4としてパワーMOSFETを使用している。スイッチング素子Q1は、ドレインがダイオードD7のカソードに接続され、ゲートが駆動回路31に接続され、ソースが駆動回路31及びスイッチング素子Q2のドレインに接続される。スイッチング素子Q1は、ダイオードD1が逆並列接続されている。すなわち、ダイオードD1は、アノードがスイッチング素子Q1のソースに接続され、カソードがスイッチング素子Q1のドレインに接続される。スイッチング素子Q2は、ドレインがスイッチング素子Q1のソースに接続され、ゲートが駆動回路32に接続され、ソースが直流電源1の負極に接続される。スイッチング素子Q2は、ダイオードD2が逆並列接続されている。スイッチング素子Q3は、ドレインがダイオードD7のカソードに接続され、ゲートが駆動回路33に接続され、ソースが駆動回路33及びスイッチング素子Q4のドレインに接続される。スイッチング素子Q3は、ダイオードD3が逆並列接続されている。スイッチング素子Q4は、ドレインがスイッチング素子Q3のソースに接続され、ゲートが駆動回路32に接続され、ソースが直流電源1の負極に接続される。スイッチング素子Q4は、ダイオードD4が逆並列接続されている。スイッチング素子Q1は、制御回路20から駆動回路31を介してゲートに印加されるゲート信号に応じてスイッチング動作を行う。スイッチング素子Q2,Q4は、制御回路20から駆動回路32を介して各ゲートに印加されるゲート信号に応じてスイッチング動作を行う。スイッチング素子Q3は、制御回路20から駆動回路33を介してゲートに印加されるゲート信号に応じてスイッチング動作を行う。出力短絡回路4は、インバータ回路3から延びる一対の電源ラインLp,Lnを短絡するように構成される。出力短絡回路4は、スイッチング素子Q5、スイッチング素子Q6、ダイオードD5、ダイオードD6を有する。出力短絡回路4は、インバータ回路3から延びる一対の電源ラインLp,Ln間に直列に接続されたスイッチング素子Q5,Q6を有する。スイッチング素子Q5は、ドレインがスイッチング素子Q6のドレインに接続され、ゲートが駆動回路31に接続され、ソースがスイッチング素子Q1のソースに接続される。スイッチング素子Q5は、ダイオードD5が逆並列接続されている。スイッチング素子Q5は、正極性の電圧を出力する際に、一対の電源ラインLp,Lnを短絡する。詳細には、スイッチング素子Q5は、正極性の電圧を生成する期間において、スイッチング素子Q1、Q4がオフの際に、図1に示す下から上方向に、一対の電源ラインLp,Lnを短絡する。スイッチング素子Q6は、ドレインがスイッチング素子Q5のドレインに接続され、ゲートが駆動回路33に接続され、ソースがスイッチング素子Q3のソースに接続される。スイッチング素子Q6は、ダイオードD6が逆並列接続されている。スイッチング素子Q6は、負極性の電圧を出力する際に、一対の電源ラインLp,Lnを短絡する。詳細には、スイッチング素子Q6は、負極性の電圧を生成する期間において、スイッチング素子Q2、Q3がオフの際に、図1に示す上から下方向に、一対の電源ラインLp,Lnを短絡する。なお、出力短絡回路4の構成は、これに限定されるものではなく、出力短絡回路4を構成する2組の素子の配置等は任意に変更可能であることに留意すべきである。フィルタ回路5は、インバータ回路3が出力する交流電力の高周波成分を除去して配電系統10及び負荷に出力する。配電系統10は、例えば単相200Vの配電系統である。フィルタ回路5は、リアクタL2,L3及びコンデンサC2を有する。リアクタL2は電源ラインLp上に設けられ、リアクタL3は電源ラインLn上に設けられる。コンデンサC2は、電源ラインLp,Ln間に接続される。制御回路20は、例えばマイコンにより構成されており、系統連系装置の全体を制御する。駆動回路31は、制御回路20の制御下でスイッチング素子Q1,Q5を駆動する。駆動回路32は、制御回路20の制御下でスイッチング素子Q7,Q2,Q4を駆動する。駆動回路33は、制御回路20の制御下でスイッチング素子Q3,Q5を駆動する。1.2系統連系装置の動作次に、第1実施形態に係る系統連系装置の動作について、1.2.1正期間及び負期間の動作、1.2.2極性切替え時の動作の順に説明する。1.2.1正期間及び負期間の動作まず、系統連系装置が正の電圧を出力する期間の動作を説明する。図2aは、昇圧回路2、インバータ回路3及び出力短絡回路4のそれぞれのスイッチング素子の動作を示すタイムチャートである。図2aに示すように、制御回路20は、昇圧回路2の出力電圧、すなわちコンデンサC1の両端電圧が目標値になるように、昇圧回路2のスイッチング素子Q7をPWMパルスにより駆動する。系統連系装置が正の電圧を出力する期間では、制御回路20は、インバータ回路3のスイッチング素子対Q1,Q4をPWMパルスにより駆動し、インバータ回路3のスイッチング素子対Q2,Q3をオフ状態に保つ。制御回路20は、スイッチング素子対Q1,Q4のスイッチング動作を同期して行わせる。また、系統連系装置が正の電圧を出力する期間では、制御回路20は、出力短絡回路4のスイッチング素子Q5をオン状態に保ち、出力短絡回路4のスイッチング素子Q6をオフ状態に保つ。このような状態では、出力短絡回路4を介し、電源ラインLnから電源ラインLpに向けて電流が流れるが、電源ラインLpから電源ラインLnに向けて電流は流れない。図2bは、インバータ回路3のスイッチング素子対Q1,Q4が共にオン状態であるときに電流の流れる方向を示す図である。図2cは、インバータ回路3のスイッチング素子対Q1,Q4が共にオフ状態であるときに電流の流れる方向を示す図である。図2dは、インバータ回路3の出力電圧波形、具体的には、出力短絡回路4のスイッチング素子Q5,Q6の各ソース間の電圧波形を示す図である。図2bに示すように、インバータ回路3のスイッチング素子対Q1,Q4が共にオン状態であるときは、直流電源1側から、リアクタL1、ダイオードD7、スイッチング素子Q1及びリアクタL2を介し、配電系統10側へ電流が流れる。また、配電系統10側から、リアクタL3及びスイッチング素子Q4を介し、直流電源1へ電流が流れる。コンデンサC1の両端電圧をVc1とすると、図2dに示すように、インバータ回路3の出力電圧は略Vc1となる。なお、電位の基準はスイッチング素子Q6のソースとしている。図2cに示すように、インバータ回路3のスイッチング素子対Q1,Q4が共にオフ状態であるとき、配電系統10側からリアクタL3、ダイオードD6、スイッチング素子Q5、及びリアクタL2を介し、配電系統10側へ電流が流れる。このとき、電源ラインLp,Lnは電気的に短絡されるため、図2dに示すように、インバータ回路3の出力電圧は0Vとなる。また、インバータ回路3にはコンデンサC1の両端電圧Vc1が印加されるが、ダイオードD1,D3によりブロックされてインバータ回路3に電流は流れない。インバータ回路3のスイッチング素子対Q1,Q4がオン状態とオフ状態とを繰り返すことによって、図2dに示すように、インバータ回路3の出力電圧波形は、正側半サイクルの矩形波波形となる。インバータ回路3の出力電圧波形は、リアクタL2,L3及びコンデンサC2からなるフィルタ回路5によって平滑化され、正側半サイクルの正弦波となる。なお、系統連系装置が負の電圧を出力する期間では、制御回路20は、インバータ回路3のスイッチング素子対Q1,Q4をオフ状態に保ち、インバータ回路3のスイッチング素子対Q2,Q3をPWMパルスにより駆動する。制御回路20は、スイッチング素子対Q2,Q3のスイッチング動作を同期して行わせる。また、系統連系装置が負の電圧を出力する期間では、制御回路20は、出力短絡回路4のスイッチング素子Q5をオフ状態に保ち、出力短絡回路4のスイッチング素子Q6をオン状態に保つ。このような状態では、出力短絡回路4を介し、電源ラインLpから電源ラインLnに向けて電流が流れるが、電源ラインLnから電源ラインLpに向けて電流は流れない。系統連系装置が負の電圧を出力する期間では、このような制御により、インバータ回路3の出力電圧波形は、0~-Vc1の振幅を有する負側半サイクルの矩形波波形となる。インバータ回路3の出力電圧波形は、リアクタL2,L3及びコンデンサC2からなるフィルタ回路5によって平滑化され、負側半サイクルの正弦波となる。1.2.2極性切替え時の動作出力短絡回路4を設けた系統連系装置においては、図3に示すように、出力電圧Vo図1参照の極性が正から負に切り替わる際、インバータ回路3のスイッチング素子対Q2,Q3がスイッチング動作を開始するとともに、出力短絡回路4のスイッチング素子Q5がオン状態からオフ状態に切り替わるため、スイッチング素子対Q2,Q3とスイッチング素子Q5とが同時にオン状態になり得る。その結果、スイッチング素子Q5により電源ラインLp,Ln間が短絡されてしまう。同様に、出力電圧Voの極性が負から正に切り替わる際、インバータ回路3のスイッチング素子対Q1,Q4がスイッチング動作を開始するとともに、出力短絡回路4のスイッチング素子Q6がオン状態からオフ状態に切り替わるため、スイッチング素子対Q1,Q4とスイッチング素子Q6とが同時にオン状態になり得る。その結果、スイッチング素子Q6により電源ラインLp,Ln間が短絡されてしまう。そこで、第1実施形態に係る制御回路20は、インバータ回路3の出力電圧Voの極性を切替えるタイミングである極性切替点T0よりも前のタイミングで、出力短絡回路4のスイッチング素子Q5,Q6をオン状態からオフ状態に切替える。具体的には、制御回路20は、図4に示すように、出力電圧Voの極性が正から負に切り替わる際、極性切替点T0よりも前のタイミングT1第1のタイミングで出力短絡回路4のスイッチング素子Q5をオン状態からオフ状態に切替える。スイッチング素子はオン状態からオフ状態までに遷移時間を有するため、制御回路20は、少なくともスイッチング素子Q5のオン状態からオフ状態への遷移時間分だけタイミングT1を極性切替点T0よりも前にするように、スイッチング素子Q5をオン状態からオフ状態に切替えることが好ましい。第1実施形態では、制御回路20は、図5に示すように、スイッチング素子Q5をオン状態からオフ状態に切替えるタイミングT1と、スイッチング素子対Q1,Q4のスイッチング動作を停止させるタイミングとを等しくしている。なお、図5に示す例では、スイッチング素子Q5をオン状態からオフ状態に切替えるタイミングT1と、極性切替点T0との間には、スイッチング素子Q5のオン状態からオフ状態への遷移時間以上の時間差が設けられている。当該時間差は、例えばスイッチング周期のn周期として規定してもよい。また、制御回路20は、出力電圧Voの極性が負から正に切り替わる際、極性切替点T0よりも前のタイミング第1のタイミングで出力短絡回路4のスイッチング素子Q6をオン状態からオフ状態に切替える。制御回路20は、少なくともスイッチング素子Q6のオン状態からオフ状態への遷移時間分だけ、切替えのタイミングを負から正へのゼロクロス点よりも前にするように、スイッチング素子Q6をオン状態からオフ状態に切替えることが好ましい。第1実施形態では、制御回路20は、図5に示すように、スイッチング素子Q6をオン状態からオフ状態に切替えるタイミングと、スイッチング素子対Q2,Q3のスイッチング動作を停止させるタイミングとを等しくしている。1.3作用効果以上説明したように、第1実施形態によれば、制御回路20が、ゼロクロス点よりも前のタイミングで出力短絡回路4のスイッチング素子Q5,Q6をオン状態からオフ状態に切替えることによって、ゼロクロス点の付近において電源ラインLp,Ln間が短絡されないようにすることができるため、系統連系装置の信頼性を向上させることができる。第1実施形態では、制御回路20は、少なくとも出力短絡回路4のスイッチング素子Q5,Q6のオン状態からオフ状態への遷移時間分だけ、スイッチング素子Q5,Q6をオン状態からオフ状態に切替えるタイミングをゼロクロス点よりも前にするように制御する。これにより、ゼロクロス点の付近においてより確実に電源ラインLp,Ln間が短絡されないようにすることができるため、系統連系装置の信頼性をさらに向上させることができる。なお、第1実施形態では、出力短絡回路4に設けられたスイッチング素子Q5のソースは、インバータ回路3に設けられたスイッチング素子Q1のソースに接続されることによって、スイッチング素子Q1及びスイッチング素子Q5のそれぞれのソースが同電位に保たれる。これにより、スイッチング素子Q1及びスイッチング素子Q5のそれぞれを共通の駆動用電源を用いて駆動可能になる。また、出力短絡回路4に設けられたスイッチング素子Q6のソースは、インバータ回路3に設けられたスイッチング素子Q4のソースに接続されることによって、スイッチング素子Q4及びスイッチング素子Q6のそれぞれのソースが同電位に保たれる。これにより、スイッチング素子Q4及びスイッチング素子Q6のそれぞれを共通の駆動用電源を用いて駆動可能になる。2第2実施形態次に、第2実施形態について説明する。以下の第2実施形態~第5実施形態においては第1実施形態と異なる点を説明する。上述した第1実施形態では、ゼロクロス点よりも前のタイミングで出力短絡回路4のスイッチング素子Q5,Q6をオン状態からオフ状態に切替えていたが、このような制御を行うことによって、スイッチング素子Q5,Q6をオフ状態に切替えた直後にサージ電圧が発生し得る。図6を参照し、出力電圧Voの極性が正から負に切り替わる際の動作を例に上記問題について説明する。図6aは、スイッチング素子Q5をオフ状態に切替える直前の電流の流れを示す図であり、図6bは、スイッチング素子Q5をオフ状態に切替えた直後の電流の流れを示す図であり、図6cは、サージ電圧発生時のタイムチャートである。図6aに示すように、スイッチング素子Q5をオフ状態に切替える直前では、スイッチング素子対Q1,Q4はオフ状態であり、リアクタL3、ダイオードD6、スイッチング素子Q5、及びリアクタL2を介する電流経路で、配電系統10側へ電流が流れる。このとき、スイッチング素子対Q1,Q4がオン状態のときにリアクタL2,L3に蓄えられたエネルギーが上記電流経路で放出されていく。このため、図6cに示すように、ゼロクロス点付近では、スイッチング素子Q5を電流IQ5が流れる。このような状態でスイッチング素子Q5をオフ状態に切替えると、リアクタL2,L3に蓄えられたエネルギーが十分に放出されていないにも拘わらず上記電流経路が遮断されるため、図6bに示す経路で電流が流れてしまう。その結果、図6c及び図7に示すように、スイッチング素子Q5をオフ状態に切替えた直後において、出力短絡回路4の両端出力電圧Voにサージ電圧が発生する。サージ電圧が発生すると、変換効率の低下やデバイスの故障を引き起こす。そこで、第2実施形態では、スイッチング素子対Q1,Q4がスイッチング動作を停止させるタイミングと、スイッチング素子Q5をオフ状態に切替えるタイミングとの間に、リアクタL2,L3に蓄えられたエネルギーを放出するのに十分な時間差を設けることで、サージ電圧の発生を抑制する。2.1極性切替え時の動作図8は、第2実施形態に係る系統連系装置の動作を説明するためのタイムチャートである。図8aは比較例としての第1実施形態に係る系統連系装置の動作例を示し、図8bは第2実施形態に係る系統連系装置の動作例1を示し、図8cは第2実施形態に係る系統連系装置の動作例2を示し、図8dは第2実施形態に係る系統連系装置の動作例3を示す。図8bに示すように、第2実施形態に係る動作例1においては、制御回路20は、スイッチング素子対Q1,Q4のスイッチング動作を停止させるタイミングを第1実施形態と同じとし、スイッチング素子Q5をオン状態からオフ状態に切替えるタイミングを第1実施形態よりも遅らせている。スイッチング素子対Q1,Q4のスイッチング動作を停止させるタイミングと、スイッチング素子Q5をオン状態からオフ状態に切替えるタイミングとの間には、リアクタL2,L3に蓄えられたエネルギーが問題にならないレベルまで放出される放出時間以上の時間差が設けられている。当該時間差は、例えばスイッチング周期のn周期として規定してもよい。図8cに示すように、第2実施形態に係る動作例2においては、制御回路20は、スイッチング素子Q5をオン状態からオフ状態に切替えるタイミングを第1実施形態と同じとし、スイッチング素子対Q1,Q4のスイッチング動作を停止させるタイミングを第1実施形態よりも早めている。スイッチング素子対Q1,Q4のスイッチング動作を停止させるタイミングと、スイッチング素子Q5をオン状態からオフ状態に切替えるタイミングとの間には、リアクタL2,L3に蓄えられたエネルギーが問題にならないレベルまで放出される放出時間以上の時間差が設けられている。図8dに示すように、第2実施形態に係る動作例3においては、制御回路20は、スイッチング素子Q5をオン状態からオフ状態に切替えるタイミングを第1実施形態よりも遅らせつつ、スイッチング素子対Q1,Q4のスイッチング動作を停止させるタイミングを第1実施形態よりも早めている。スイッチング素子対Q1,Q4のスイッチング動作を停止させるタイミングと、スイッチング素子Q5をオン状態からオフ状態に切替えるタイミングとの間には、リアクタL2,L3に蓄えられたエネルギーが問題にならないレベルまで放出される放出時間以上の時間差が設けられている。上記動作例1~動作例3によれば、スイッチング素子対Q1,Q4のスイッチング動作を停止させるタイミングと、スイッチング素子Q5をオン状態からオフ状態に切替えるタイミングとの間に設けられた時間差により、リアクタL2,L3に蓄えられたエネルギーが問題にならないレベルまで放出されるのを待ってから、スイッチング素子Q5をオン状態からオフ状態に切替えることができる。2.2作用効果以上説明したように、第2実施形態によれば、リアクタL2,L3に蓄えられたエネルギーが問題にならないレベルまで放出されるのを待ってから、スイッチング素子Q5をオン状態からオフ状態に切替えることができるため、サージ電圧の発生を抑制でき、系統連系装置の信頼性を向上させることができる。3第3実施形態次に、第3実施形態について説明する。上述した第1実施形態及び第2実施形態においては、インバータ回路3のスイッチング素子のスイッチング動作を停止させるタイミングと、出力短絡回路4のスイッチング素子をオン状態からオフ状態に切替えるタイミングとをゼロクロス点よりも前にしているため、出力短絡回路4のスイッチング素子を介して負荷に供給される電流が減少することになる。しかしながら、その減少分は、フィルタ回路5のコンデンサC2により賄うことができ、回路動作上は問題ない。このような性質を利用して、第3実施形態においては、図9に示すように、フィルタ回路5の出力側の電流を検出する電流検出器11を設け、制御回路20は、電流検出器11が検出した電流に基づいて制御を行う。これにより、インバータ回路3のスイッチング素子のスイッチング動作を停止させるタイミングと、出力短絡回路4のスイッチング素子をオン状態からオフ状態に切替えるタイミングとをゼロクロス点よりも前にした場合であっても、良好な制御を行うことが可能になる。4第4実施形態次に、第4実施形態について説明する。第4実施形態に係る系統連系装置は、昇圧回路2、インバータ回路3及び出力短絡回路4のそれぞれに使用されるスイッチング素子の種類がIGBTである点が第1実施形態とは異なる。図10は、第4実施形態に係る系統連系装置を備える系統連系システムの構成を示す図である。図10に示すように、スイッチング素子Q1は、コレクタがダイオードD7のカソードに接続され、ゲートが駆動回路31に接続され、エミッタが駆動回路31及びスイッチング素子Q2のコレクタに接続される。スイッチング素子Q2は、コレクタがスイッチング素子Q1のエミッタに接続され、ゲートが駆動回路32に接続され、エミッタが直流電源1の負極に接続される。スイッチング素子Q3は、コレクタがダイオードD7のカソードに接続され、ゲートが駆動回路33に接続され、エミッタが駆動回路33及びスイッチング素子Q4のコレクタに接続される。スイッチング素子Q4は、コレクタがスイッチング素子Q3のエミッタに接続され、ゲートが駆動回路32に接続され、エミッタが直流電源1の負極に接続される。また、スイッチング素子Q5は、コレクタがスイッチング素子Q6のコレクタに接続され、ゲートが駆動回路31に接続され、エミッタがスイッチング素子Q1のエミッタに接続される。スイッチング素子Q5は、ダイオードD5が逆並列接続されている。スイッチング素子Q6は、コレクタがスイッチング素子Q5のコレクタに接続され、ゲートが駆動回路33に接続され、エミッタがスイッチング素子Q3のエミッタに接続される。スイッチング素子Q6は、ダイオードD6が逆並列接続されている。5第5実施形態次に、第5実施形態について説明する。第5実施形態に係る系統連系装置は、出力短絡回路4の構成が第1実施形態とは異なる。図11は、第5実施形態に係る系統連系装置を備える系統連系システムの構成を示す図である。図11に示すように、出力短絡回路4は、インバータ回路3から延びる一対の電源ラインLp,Ln間に並列に接続された2つのアーム回路を有する2アームの構成である。第1のアーム回路は、電源ラインLp,Ln間に直列に接続されたスイッチング素子Q5及びダイオードD8を有する。第2のアーム回路は、電源ラインLp,Ln間に、前記第1のアーム回路と逆方向に、直列に接続されたスイッチング素子Q6及びダイオードD9を有する。スイッチング素子Q5は、ドレインがダイオードD8のカソードに接続され、ゲートが駆動回路31に接続され、ソースがスイッチング素子Q1のソースに接続される。スイッチング素子Q5は、ダイオードD5が逆並列接続されている。ダイオードD8のアノードは電源ラインLnに接続される。スイッチング素子Q6は、ドレインがダイオードD9のカソードに接続され、ゲートが駆動回路33に接続され、ソースがスイッチング素子Q3のソースに接続される。スイッチング素子Q6は、ダイオードD6が逆並列接続されている。ダイオードD9のアノードは電源ラインLpに接続される。第5実施形態では、ダイオードD8,D9は、MOSFETの寄生ダイオード、又はIGBTに内蔵されるダイオードを利用するのではなく、独立したダイオードを使用することができる。すなわち、ダイオードの選択の自由度が高くなり、より適切な回路設計を行うことができるようになる。6第6実施形態第6実施形態では、第1極性から第2極性への切替えにおいて、第1インバータスイッチスイッチング素子Q1、Q4、第2インバータスイッチスイッチング素子Q2、Q3、第1短絡スイッチスイッチング素子Q5及び第2短絡スイッチスイッチング素子Q6のスイッチングタイミングについて説明する。なお、第6実施形態では、正極性から負極性への切替えについて説明する。但し、負極性から正極性への切替えについても、第6実施形態と同様であることは勿論である。以下においては、スイッチング素子Q1~Q4は、所定パルス周期T内においてオン時間が制御されることに留意すべきである。所定パルス周期Tは、CPU不図示によって生成されるクロック周波数と考えてもよい。なお、以下に示す全てのスイッチングタイミングにおいて、第1短絡スイッチスイッチング素子Q5をオフにするタイミングは、第2インバータスイッチスイッチング素子Q2、Q3をオンにするタイミングよりも前であることに留意すべきである。6.1スイッチングタイミング1正極性から負極性への切替え間隔として1パルス周期T×1が基準として用いられる場合には、図12に示すように、スイッチング素子Q1、Q4を最後から2番目にオンにするタイミングTM1からスイッチング素子Q2、Q3を最初にオンにするタイミングTM2までの間に、スイッチング素子Q5をオフにすればよい。なお、スイッチング素子Q6をオンにするタイミングは任意である。なお、図12では、説明の便宜から、スイッチング素子Q1、Q4の最後のパルスが図示されているが、実際には、最後のパルスは存在しない。6.2スイッチングタイミング2正極性から負極性への切替え間隔として2パルス周期T×2が基準として用いられる場合には、図13に示すように、スイッチング素子Q1、Q4を最後から3番目にオンにするタイミングTM1からスイッチング素子Q2、Q3を最初にオンにするタイミングTM2までの間に、スイッチング素子Q5をオフにすればよい。なお、スイッチング素子Q6をオンにするタイミングは任意である。なお、図13では、説明の便宜から、スイッチング素子Q1、Q4の最後及び最後から2番目のパルスが図示されているが、実際には、最後及び最後から2番目のパルスは存在しない。6.3スイッチングタイミング3正極性から負極性への切替え間隔として2パルス周期T×2が基準として用いられる場合には、図14に示すように、スイッチング素子Q2、Q3を最初にオンにするタイミングTM2よりも所定時間前のタイミングTM3において、スイッチング素子Q6をオンにする。このようなケースでは、スイッチング素子Q1、Q4を最後から3番目にオンにするタイミングTM1からスイッチング素子Q6をオンにするタイミングTM3までの間に、スイッチング素子Q5をオフにすればよい。なお、図14では、説明の便宜から、スイッチング素子Q1、Q4の最後及び最後から2番目のパルスが図示されているが、実際には、最後及び最後から2番目のパルスは存在しない。6.4スイッチングタイミング4正極性から負極性への切替え間隔として2パルス周期T×2が基準として用いられる場合には、図15に示すように、スイッチング素子Q6をオンにするタイミングTM3よりも所定時間前のタイミングTM4よりも前に、スイッチング素子Q5をオフにすればよい。すなわち、スイッチング素子Q1、Q4を最後から3番目にオンにするタイミングTM1からスイッチング素子Q6をオンにするタイミングTM3よりも所定時間前のタイミングTM4までの間に、スイッチング素子Q5をオフにすればよい。なお、スイッチング素子Q6をオンにするタイミングは任意である。但し、上述したように、スイッチング素子Q5をオフにするタイミングは、スイッチング素子Q2、Q3をオンにするタイミングTM2よりも前である必要があることに留意すべきである。また、スイッチング素子Q6をオンにするタイミングTM3とタイミングTM4との間隔は、スイッチング素子Q5のゲート信号にオフが入力されてからゲート信号が第1閾値よりも低くなるまでの時間ターンオフ時間とスイッチング素子Q6のゲート信号にオンが入力されてからゲート信号が第2閾値よりも高くなるまでの時間ターンオン時間との差分である。なお、図15では、説明の便宜から、スイッチング素子Q1、Q4の最後及び最後から2番目のパルスが図示されているが、実際には、最後及び最後から2番目のパルスは存在しない。6.5スイッチングタイミング5正極性から負極性への切替えにおいて、スイッチング素子Q1、Q4を最後にオンにしてからスイッチング素子Q2、Q3を最初にオンにするまでの時間T2は、図16に示すように、所定パルス周期T1よりも長い。すなわち、スイッチング素子Q1~Q4のオン時間を制御する所定パルス周期T1よりも時間T2が長い。これによって、スイッチング素子Q2、Q3をオンにするタイミングTM2よりも前に、スイッチング素子Q5をオフにすることが容易である。6.6スイッチングタイミング6正極性から負極性への切替え間隔としてパルス周期が設けられない場合には、図17に示すように、スイッチング素子Q1、Q4を最後にオンにするタイミングTM1からスイッチング素子Q2、Q3を最初にオンにするタイミングTM2までの間に、スイッチング素子Q5をオフにすればよい。なお、スイッチング素子Q6をオンにするタイミングは任意である。7その他の実施形態上記のように、本発明は実施形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなる。例えば、上述した各実施形態は、個別に実施してもよく、互いに組み合わせて実施してもよい。上述した各実施形態では、インバータ回路3が4つのスイッチング素子を有し、且つ出力短絡回路4が2つのスイッチング素子を有していたが、このような回路構成に限らず、インバータ回路3がスイッチング素子を2つのみ有する構成や、出力短絡回路4がスイッチング素子を1つのみ有する構成であってもよい。上述した各実施形態では、昇圧回路2が使用されていたが、直流電源の電圧が配電系統の電圧よりも高いようなケースでは、昇圧回路2に代えて降圧回路を使用してもよい。さらに、直流電源1とインバータ回路3との間に昇圧回路又は降圧回路を介する構成に限らず、昇圧回路又は降圧回路を介さずに、直流電源1の出力電圧を直接インバータ回路3の入力とする構成であってもよい。上述した各実施形態では、直流電源1として太陽電池を例に挙げたが、太陽電池に限らず、燃料電池や蓄電池等の他の直流電源を使用可能である。以上、本発明の電力変換装置を系統連系装置に適用する実施形態を説明したが、本発明の電力変換装置を系統連系装置に適用する場合に限らず、直流を交流に変換する回路構成を有する装置であれば、系統連系装置以外の装置にも適用可能である。図1、図6などに示すダイオードD7は、FETやIGBTなどのスイッチング素子と置き換えてもよい。このようなケースでは、電力変換装置は、直流電源1から電力を出力する制御だけではなくて、直流電源1に電力を入力する制御に用いることが可能である。このようなケースにおいて、インバータ回路3が降圧回路として機能することは勿論である。実施形態では、リアクタL3を有するフィルタ回路5が設けられるケースについて例示した。しかしながら、実施形態は、これに限定されるものではない。例えば、出力短絡回路4の後段に設けられた負荷にリアクタが設けられていてもよい。例えば、モータなどの巻線部を有する負荷が出力短絡回路4の後段に設けられる場合には、巻線部コイルがリアクタである。このようなケースにおいては、制御回路120は、巻線部コイルに蓄えられたエネルギーが所定レベル以下となったタイミングよりも後に、短絡スイッチスイッチング素子Q5又はスイッチング素子Q5をオフにする。このように本発明は、ここでは記載していない様々な実施形態等を包含するということを理解すべきである。したがって、本発明はこの開示から妥当な特許請求の範囲の発明特定事項によってのみ限定されるものである。なお、日本国特許出願第2010-042484号2010年2月26日出願の全内容が、参照により、本願明細書に組み込まれている。"