ホスト側SATAインターフェイスと装置側SATAインターフェイスとの間の電力管理方法であって、前記ホスト側SATAインターフェイスおよび前記装置側SATAインターフェイスのいずれか1つがSATAプロトコルの上に定義された節電状態のいずれか1つへの移行を要請する段階と、前記ホスト側SATAインターフェイスおよび前記装置側SATAインターフェイスのいずれか1つが要請された前記節電状態で作動するとき、SATAプロトコルの上に定義された深化節電状態への移行を要請する段階と、を含む電力管理方法。前記節電状態のいずれか1つへの移行を要請する段階は、第1節電状態及び第2節電状態のいずれか1つへの移行を要請する段階を含むことを特徴とする請求項1に記載の電力管理方法。前記第1節電状態は、前記第2節電状態より短い起動時間を有することを特徴とする請求項2に記載の電力管理方法。前記第1節電状態は、パーシャル状態であることを特徴とする請求項3に記載の電力管理方法。前記第2節電状態は、スランバー状態であることを特徴とする請求項3に記載の電力管理方法。前記第2節電状態は、前記深化節電状態より短い起動時間を有することを特徴とする請求項3に記載の電力管理方法。前記深化節電状態で消耗される電力は、前記節電状態の各々で消耗される電力より小さいことを特徴とする請求項1に記載の電力管理方法。前記深化節電状態への移行の要請は、前記節電状態の中でいずれか1つへの移行を要請したSATAインターフェイスによって遂行されることを特徴とする請求項1に記載の電力管理方法。要請された前記節電状態又は要請された前記深化節電状態で作動するとき、準備状態への移行を要請する段階をさらに含むことを特徴とする請求項8に記載の電力管理方法。前記準備状態への移行の要請は、前記ホスト側SATAインターフェイスおよび前記装置側SATAインターフェイスのいずれか1つによって実行されることを特徴とする請求項9に記載の電力管理方法。OOB信号の種類を判別するように構成されたOOB信号感知器と、起動信号を感知するように構成された第1回路ブロックと、受信された複数の信号との間の差動電圧に基づいて前記OOB信号であるか否かを感知するように構成された第2回路ブロックと、を備えるスケルチ回路と、を備え、ディープスランバー信号に基づいて節電状態の1つであるスランバー状態より小さい電力を消耗するディープスランバー状態に移行するとき、前記第1回路ブロックのみに電力が供給されることを特徴とするSATAインターフェイス。送信機、受信機、位相固定ループ回路、及び電圧調整器をさらに備え、前記ディープスランバー状態に移行するとき、前記送信機、前記受信機、前記位相固定ループ回路、及び前記電圧調整器に電力が供給されないことを特徴とする請求項11に記載のSATAインターフェイス。前記ディープスランバー信号は、電源ケーブルに含まれた制御信号ラインを通じて受信されることを特徴とする請求項11に記載のSATAインターフェイス。前記ディープスランバー信号は、SATAケーブル及び電源ケーブルと物理的に分離されたディープスランバー信号ラインを通じて受信されることを特徴とする請求項11に記載のSATAインターフェイス。前記ディープスランバー信号は、SATAケーブルのデータラインを通じて受信され、前記データラインを通じて受信される前記ディープスランバー信号を感知するように構成されたディープスランバー信号感知器をさらに備え、前記ディープスランバー信号感知器は、前記データラインを通じて受信される2つの入力信号の電圧レベルが同一であり、前記2つの入力信号の電圧レベルがコモンモード信号の電圧レベルと異なる場合、前記データラインを通じて受信される前記2つの入力信号を前記ディープスランバー信号として感知することを特徴とする請求項11に記載のSATAインターフェイス。SATAインターフェイスのシングル回路が電力を受信するモードである第1電源モードで作動するために構成されたSATAインターフェイスであって、前記第1電源モードで電力を受信するために構成されたスケルチ回路を備えることを特徴とすることを特徴とするSATAインターフェイス。第1電圧および第2電圧を受信するために構成された受信機と、前記第1電圧および前記第2電圧に基づいて前記SATAインターフェイスの電源モードを決定するために構成され、前記第1電圧および前記第2電圧が同一であるとき、第1電源モードを決定するスランバー検出器と、をさらに備えることを特徴とする請求項16に記載のSATAインターフェイス。前記第1電圧および前記第2電圧は、コモンモード電圧より高いことを特徴とする請求項17に記載のSATAインターフェイス。前記第1電圧および前記第2電圧は、コモンモード電圧より低いことを特徴とする請求項17に記載のSATAインターフェイス。送信機、受信機、位相固定ループ回路、及び電圧レギュレータをさらに備え、前記送信機、前記受信機、前記位相固定ループ回路、及び前記電圧レギュレータは、前記第1電源モードで電力を受信しないことを特徴とする請求項16に記載のSATAインターフェイス。本発明の目的は、電力利用効率を向上可能なSATAインターフェイス及びその電力管理方法を提供することにある。本発明によると、ホスト側SATAインターフェイスと装置側SATAインターフェイスとの間の電力管理方法は、ホスト側SATAインターフェイスと装置側SATAインターフェイスとの中でいずれかの1つがSATAプロトコルの上に定義された節電状態の中でいずれかの1つへの移行を要請する段階と、要請された節電状態で作動する間に、SATAプロトコルの上に定義された深化節電状態への移行を要請する段階と、を含む。また、本発明によると、節電状態の中でいずれかの1つへの移行を要請する段階は第1節電状態及び第2節電状態のいずれかの1つへの移行を要請することを特徴とする。また、本発明によると、第1節電状態は第2節電状態より短い起動時間を有する状態であることを特徴とする。また、本発明によると、第1節電状態はパーシャル状態であることを特徴とする。また、本発明によると、第2節電状態はスランバー状態であることを特徴とする。また、本発明によると、第2節電状態は深化節電状態より短い起動時間を有する状態でないことを特徴とする。また、本発明によると、深化節電状態で消耗される電力は節電状態の各々で消耗される電力より小さいことを特徴とする。また、本発明によると、深化節電状態への移行要請は節電状態の中でいずれか1つへの移行を要請したSATAインターフェイスによって遂行される。また、本発明によると、要請された節電状態又は要請された深化節電状態で作動するとき、準備状態への移行を要請する段階をさらに含む。また、本発明によると、準備状態への移行要請はホスト側のSATAインターフェイス及び装置側のSATAインターフェイスのいずれかの1つによって遂行される。本発明によると、SATAインターフェイスは、OOB信号の種類を判別するように構成されたOOB信号感知器と、起動信号を感知するように構成された第1回路ブロックと、受信された信号の間の差動電圧に基づいてOOB信号であるか否かを感知するように構成された第2回路ブロックとを含むスケルチ回路と、を備え、ディープスランバー信号に基づいて節電状態の中で1つであるスランバー状態より小さい電力を消耗するディープスランバー状態に移行するとき、第1回路ブロックのみに電力が供給される。また、本発明によると、送信機、受信機、位相固定ループ回路、及び電圧調整器をさらに備え、ディープスランバー状態に移行するとき、送信機、受信機、位相固定ループ回路、及び電圧調整器に電力が供給されないことがあり得る。また、本発明によると、ディープスランバー信号は電源ケーブルに含まれた制御信号ラインを通じて受信され得る。また、本発明によると、ディープスランバー信号はSATAケーブル及び電源ケーブルと物理的に分離されたディープスランバー信号ラインを通じて受信され得る。また、本発明によると、ディープスランバー信号はSATAケーブルのデータラインを通じて受信され、データラインを通じて受信されるディープスランバー信号を感知するように構成されたディープスランバー信号感知器をさらに備え、ディープスランバー信号感知器は、データラインを通じて受信される2つの入力信号の電圧レベルが同一であり、2つの入力信号の電圧レベルがコモンモード信号の電圧レベルと相異なる場合、データラインを通じて受信される2つの入力信号をディープスランバー信号として感知する。本発明によると、SATAインターフェイスのシングル回路が電力を受信するモードである第1電源モードで作動するために構成されたSATAインターフェイスは、第1電源モードで電力を受信するために構成されたスケルチ回路を具備する。本発明によると、第1電圧及び第2電圧を受信するために構成された受信機と、第1電圧及び第2電圧によってSATAインターフェイスの電力供給モードを決定するために構成され、第1電圧及び第2電圧が同一である時に第1電源モードを決定するスランバー検出器をさらに備える。また、本発明によると、第1電圧及び第2電圧はコモンモード電圧より高いか、或いは低いことがあり得る。また、本発明によると、送信機、受信機、位相固定ループ回路、及び電圧レギュレータをさらに備え、送信機、受信機、位相固定ループ回路、及び電圧レギュレータは第1電源モードで電力を受信しない。本発明によると、SATAインターフェイスを含む電子装置の電力消耗を少なくすることができる。本発明の長所及び特徴、及びそれを達成する方法は添付される図面と共に詳細に後述されている実施形態を通じて説明される。しかし、本発明はここで説明される実施形態に限定されなく他の形態に具体化できる。単なる、本実施形態は本発明が属する技術分野で通常の知識を有する者に本発明の技術的思想を容易に実施できるように詳細に説明するために提供されることである。図面において、本発明の実施形態は図示された特定形態に制限されることではなく説明を明確するために誇張されたことである。本明細書で特定な用語が使用されたが。これは本発明を説明するための目的で使用されたことであり、意味限定や特許請求範囲に記載された本発明の権利範囲を制限するために使用されたことではない。本明細書で及び/又はという表現は前後に羅列された構成要素の中で少なくとも1つを含む意味に使用される。また、連結される/結合されるという表現は他の構成要素と直接的に連結されたか、或いは他の構成要素を通じて間接的に連結されることを含む意味に使用される。本明細書で単数形は文句で特別に言及しない限り複数形も含む。また、明細書で使用される含む又は包含するに言及された構成要素、段階、作動及び素子は1つ以上の他の構成要素、段階、作動、及び素子の存在又は追加を意味する。以下、図面を参照して本発明の実施形態に対して詳細に説明する。図1はSATAインターフェイスのアナログフロントエンドAFEを概略的に示すブロック図である。SATAserialadvancedtechnologyattachmentインターフェイスは機能にしたがって物理レイヤーphysicallayer、リンクレイヤーlinklayer、及びトランスポートレイヤーtransportlayerに大きく分けられる。リンクレイヤー及びトランスポートレイヤーはデータを送信するための情報データをパケット化して物理レイヤーへ伝達する。また、リンクレイヤー及びトランスポートレイヤーは物理レイヤーから伝達された信号で情報データを取出して上位レイヤーであるアプリケーションレイヤーapplicationlayerへ伝達する。物理レイヤーはリンクレイヤーから伝達されたパケットデータを電気的な信号に変換して高速に外部へ送信する。また、物理レイヤーは外部から受信された信号をリンクレイヤーへ伝達する。このような作動のために、物理レイヤーはアナログ回路で構成され、リンクレイヤー及びトランスポートレイヤーはデジタル回路で構成される。SATAインターフェイスの物理レイヤー、即ち、アナログ回路はアナログフロントエンドAFEanalogfrontendに区分され得る。SATAインターフェイスのアナログフロントエンドAFEは、アナログ信号をデジタル信号に又はデジタル信号をアナログ信号に変換するための複数の物理ブロック以下、PHYブロックと称するで構成され得る。図1を参照すれば、アナログフロントエンドAFEは送信機110transmitter、受信機120receiver、スケルチ回路130squelchcircuit、及びOOB信号感知器140OOBsignaldetectorを含む。アナログフロントエンドAFEは位相固定ループ回路150phaselockedloopcircuit及び電圧調整器160voltageregulator等をさらに包含できる。送信機110、受信機120、位相固定ループ回路150、及び電圧調整器160は広く公知された回路であるので、詳細な説明は省略される。スケルチ回路130はコモンモード信号commonmodesignalを感知する。また、スケルチ回路130は所定の閾値電圧に基づいて受信された信号の電圧レベルを感知する。例えば、スケルチ回路130は受信された信号の差動電圧differentialvoltageが50mV以下である場合、コモンモード信号であると看做す。この場合、スケルチ回路130は受信された信号を中立状態例えば、フローティング状態信号であると看做す。また、スケルチ回路130は受信された信号の差動電圧が200mV以上である場合、有効なOOBoutofband信号であると看做す。OOB信号感知器140はスケルチ回路130の出力信号に応答してOOB信号の種類を判別する。上述したように、物理レイヤーはアナログ回路で構成される。物理レイヤーは受信される信号を感知するために常に作動するアナログフロントエンドAFEを包含するので、電力を多く消耗する。また、物理レイヤーは高速で作動するアナログ回路を含むので、電力を多く消耗する。したがって、SATAインターフェイスはSATAインターフェイス自体の電力消耗を管理するために複数の電力供給状態を有する。本発明の実施形態によるSATAインターフェイスのプロトコルprotocolは節電モードpowersavingmodeで作動するためのパーシャル状態partialstate及びスランバー状態slumberstateを定義する。以外にも、本発明の実施形態によるSATAインターフェイスのプロトコルは深化節電モードdeeppowersavingmodeで作動するためのディープスランバー状態deepslumberstateを定義する。本発明の実施形態によるSATAインターフェイスは、ディープスランバー状態に移行すれば、スケルチ回路130を構成する回路ブロックの中で一部回路ブロック例えば、起動信号を感知するための回路のみに電力が供給される。したがって、SATAインターフェイスはディープスランバー状態で作動する時、消耗する電力がスランバー状態である時にスランバー電力より小さい。本発明の実施形態によるSATAインターフェイスの電力供給状態は図2を参照して詳細に説明される。図2は本発明の実施形態によるSATAインターフェイスの電力状態を例示的に示す概念図である。図2を参照すれば、本発明の実施形態によるSATAインターフェイスのプロトコルは、アクティブモードで作動するためのPHYRDY状態physicallayerreadystateを定義する。また、SATAインターフェイスのプロトコルは節電モードで作動するためのパーシャル状態及びスランバー状態を定義する。また、SATAインターフェイスのプロトコルは深化節電モードで作動するためのディープスランバー状態を定義する。PHYRDY状態は物理レイヤーの全てのPHYブロックが活性化された状態を意味する。パーシャル状態及びスランバー状態はSATAインターフェイスが実質的に作動しない節電状態を意味する。即ち、パーシャル状態及びスランバー状態は物理レイヤーの一部PHYブロックに電力が供給されない状態を意味する。パーシャル状態及びスランバー状態の差異は、該当モードからPHYRDY状態に復帰する起動wakeup時間にある。例えば、パーシャル状態からPHYRDY状態に復帰する起動時間は10msを超えないことと定義される。これと異なりに、スランバー状態からPHYRDY状態に復帰する起動時間は10msを超えないことと定義される。このような理由で、パーシャル状態ではデータ送受信に関連されたPHYブロックに電力が供給されなくスランバー状態ではスケルチ回路図1の130参照を除外した全てのPHYブロックに電力が供給されない。即ち、パーシャル状態はスランバー状態より起動時間が速くてスランバー状態はパーシャル状態より電力消耗が小さい。本発明の実施形態によって新しく定義されたディープスランバー状態はスケルチ回路130の一部回路のみに電力が供給される状態を意味する。ここで、一部回路は起動信号を感知するための最小限の回路を意味する。したがって、ディープスランバー状態はスランバー状態より電力消耗が小さい。また、ディープスランバー状態はPHYRDY状態に復帰する起動時間がスランバー状態より長い。上述したSATAインターフェイスの電力供給状態の中で、PHYRDY状態、パーシャル状態、及びスランバー状態は現在SATA仕様書specificationに定義された電力供給状態である。本発明の実施形態によれば、ディープスランバー状態が新しく定義される。パーシャル状態とスランバー状態とはPHYRDY状態で移行できる。反面、ディープスランバー状態はパーシャル状態とスランバー状態とで移行できる。即ち、ディープスランバー状態はSATAインターフェイスが節電モードで作動する際に移行できる状態として節電モードで作動する時より多い電力を節約できる状態である。図3は本発明の実施形態によるSATAインターフェイスの電力管理方法を例示的に示す順序図である。図3において、任意の電力供給状態に移行することを要請するSATAインターフェイスを送信SATAインターフェイスと定義し、要請されたSATAインターフェイスを受信SATAインターフェイスと定義する。受信SATAインターフェイスは送信SATAインターフェイスがパーシャル状態への移行を要請したか否かをチェックするS110段階。送信SATAインターフェイスからパーシャル状態への移行が要請されれば、受信SATAインターフェイスはパーシャル状態に移行が可能であるか否かを判断するS120段階。パーシャル状態に移行が不可能である場合、受信SATAインターフェイスは送信SATAインターフェイスに移行不可信号を伝送するS130段階。反面、パーシャル状態に移行が可能である場合、受信SATAインターフェイスは送信SATAインターフェイスに移行信号を伝送するS140段階。送信SATAインターフェイスは移行信号が伝送されれば、パーシャル状態に移行し、受信SATAインターフェイスもやはりパーシャル状態に移行するS150段階。パーシャル状態に移行した以後、受信SATAインターフェイスは送信SATAインターフェイスがディープスランバー状態への移行を要請したか否かをチェックするS160段階。ディープスランバー状態への移行が要請されない場合、受信SATAインターフェイスはパーシャル状態を維持し、送信SATAインターフェイスもやはりパーシャル状態を維持するS150段階維持。反面、ディープスランバー状態への移行が要請された場合、受信SATAインターフェイスはディープスランバー状態に移行し、送信SATAインターフェイスもやはりディープスランバー状態に移行するS270段階。一方、送信SATAインターフェイスからパーシャル状態への移行が要請されなければ、受信SATAインターフェイスは送信SATAインターフェイスがスランバー状態への移行を要請したか否かをチェックするS210段階。送信SATAインターフェイスからスランバー状態への移行が要請されれば、受信SATAインターフェイスはスランバー状態に移行が可能であるか否かを判断するS220段階。スランバー状態に移行が不可能である場合、受信SATAインターフェイスは送信SATAインターフェイスに移行不可信号を伝送するS230段階。反面、スランバー状態に移行が可能である場合、受信SATAインターフェイスは送信SATAインターフェイスに移行信号を伝送するS240段階。送信SATAインターフェイスは移行信号が伝送されれば、スランバー状態に移行し、受信SATAインターフェイスもやはりスランバー状態に移行するS250段階。スランバー状態に移行した以後、受信SATAインターフェイスは送信SATAインターフェイスがディープスランバー状態への移行を要請したか否かをチェックするS260段階。ディープスランバー状態への移行が要請されない場合、受信SATAインターフェイスはスランバー状態を維持し、送信SATAインターフェイスもやはりスランバー状態を維持するS250段階維持。反面、ディープスランバー状態への移行が要請された場合、受信SATAインターフェイスはディープスランバー状態に移行し、送信SATAインターフェイスもやはりディープスランバー状態に移行するS270段階。送信SATAインターフェイスからパーシャル状態及びスランバー状態への移行が要請されなければ、送信SATAインターフェイスと受信SATAインターフェイスとのすべてはPHYRDY状態を維持するS310段階。図4は本発明の実施形態によるSATAインターフェイスの電力管理方法において、節電モードからアクティブモードに転換される過程を例示的に示す順序図である。SATAインターフェイスは電力を管理するための方法としてIPMinitiatepowermanagement機能を支援する。IPM機能はHIPMhostinitiatepowermanagementとDIPMdeviceinitiatepowermanagementに分けられる。HIPMはホストに含まれたSATAインターフェイスが要請してホスト側SATAインターフェイスと装置側SATAインターフェイスとの電力供給状態が変更される場合を言う。DIPMは装置に含まれたSATAインターフェイスが要請してホスト側SATAインターフェイスと装置側SATAインターフェイスとの電力供給状態が変更される場合を言う。例示的に、図4はHIPMを利用してSATAインターフェイスの電力供給状態が変更される場合を示す。節電モードで作動することを望むホスト側SATAインターフェイスは、節電モード要請信号SATA仕様書では、パーシャル状態を意味するPMREQ_Pと、スランバー状態を意味するPMREQ_Sとの2種類の節電モード要請信号が定義されており、図4ではPMREQと示すを装置側SATAインターフェイスに伝送する。PMREQ信号を受信した装置側SATAインターフェイスは応答信号SATA仕様書では、節電モードへの移行が可能である状態を意味するPMACK信号が定義されているをホスト側SATAインターフェイスに伝送する。このような過程を通じて、ホスト側SATAインターフェイスと装置側SATAインターフェイスとは節電モードで作動する。即ち、ホスト側SATAインターフェイスと装置側SATAインターフェイスとはパーシャル状態又はスランバー状態の中でいずれかの1つの状態を維持する。節電モードで作動する際に、節電モードで作動することを要請したホスト側SATAインターフェイスはディープスランバー状態への移行するための要請信号を伝送する。このような要請信号にしたがって、ホスト側SATAインターフェイスと装置側SATAインターフェイスとは深化節電モードで作動する。即ち、ホスト側SATAインターフェイスと装置側SATAインターフェイスとはディープスランバー状態を維持する。深化節電モードで作動する際に、アクティブモードで作動することを望むSATAインターフェイスがディープスランバー状態から出るための要請信号を伝送することができる。例示的に、図4ではホスト側SATAインターフェイスがディープスランバー状態から出るための要請信号ディープスランバー否定Negate又はCOMWQKEを伝送することができる。ディープスランバー状態から出るための要請信号を伝送したホスト側SATAインターフェイスがアクティブモードで作動するためのOOB信号を伝送できるが、装置側SATAインターフェイスもOOB信号を伝送することができる。装置側SATAインターフェイスがOOB信号を伝送する場合に図4に示したようなOOB信号COMWAKE信号、ALIGN信号が伝送され得る。ここで、OOB信号は図5及び図6を通じて詳細に説明される。このような過程を通じて、ホスト側SATAインターフェイスと装置側SATAインターフェイスとはアクティブモードで作動する。図5は図4のアクティブモードに転換されるために伝送されるOOB信号を説明するための図面である。SATAインターフェイスは複数のSATAインターフェイスの間の通信リンクを形成するためにOOBシグナリングsignalingをする。OOBシグナリングは初期連結作動例えば、パワーオンシークェンス作動又は節電モードからの復帰作動等の幾つかの場合に遂行される。OOBシグナリングは、1.5Gbps、3.0Gbps、又は6.0Gbps等の伝送速度を有する信号を使用する代わりに、バースト信号burstsignalの個数及びバースト信号の間隔に区分される信号を使用する。図5は差動信号の振幅が大きいバースト区間T1と差動信号の振幅が小さい即ち、概ね0に近いスケルチ区間T2とが交互に反複されるOOBパターンを示す。図6は図5のバースト区間及びスケルチ区間の時間規格を示す表である。OOBパターンはCOMWAKE、COMINIT、及びCOMRESETの3種類のパターンを含む。ホスト側SATAインターフェイス又は装置側SATAインターフェイスの各々は相対SATAインターフェイスに起動を要請する場合にCOMWAKEパターンを伝送する。ホスト側SATAインターフェイスが装置側SATAインターフェイスにハードウェアリセットを要請する場合にCOMRESETパターンを伝送する。そして、装置側SATAインターフェイスがホスト側SATAインターフェイスに通信初期化を要請する場合にCOMINITパターンを伝送する。COMINITパターンとCOMRESETパターンとは電気的に類似な信号であり得る。図6を参照すれば、COMWAKEパターンはバースト区間T1の時間とスケルチ区間T2の時間とが106.7nsと同一である。そして、COMINITパターンとCOMRESETパターンとはバースト区間T1の時間は106.7nsあり、スケルチ区間T2の時間は320nsである。このような時間はSATA仕様書に規定されたことにしたがって定まれる。図7はSATAインターフェイスを含むホスト及び装置の連結関係を示す図面である。SATAインターフェイス211を含むホスト210はコンピューターシステム例えば、デスクトップコンピュータコンピューター、ラップトップコンピューター、サーバー等、携帯用電子装置例えば、デジタルカメラ、デジタルカムコーダー、モバイルフォン等、TV、又はナビゲーション等のような電子装置であり得る。SATAインターフェイス221を含む装置220はSATAインターフェイス221を通じてホストと連結できるデータ格納装置であり得る。例えば、装置220はハードディスクドライブ、ソリッドステートドライブ、光ドライブ等のようなデータ格納装置であり得る。ホスト側SATAインターフェイス211とディバイス側SATAインターフェイス221とは差動信号ポジティブ及びネガティブで構成されたを伝送するための2対の単方向データラインで構成されるSATAケーブルで互に連結される。以外にも、ホスト側SATAインターフェイス211とディバイス側SATAインターフェイス221とは複数の電力を供給するための電源ラインと、制御信号を伝送するための信号ラインとで構成される電源ケーブルで互に連結される。電源ケーブルの構成は後述される図8を参照して詳細に説明される。図8は第1実施形態によるSATAインターフェイスの電源ケーブルの構成を示す表である。図8を参照すれば、SATAインターフェイスの電源ケーブルは複数の電力を供給するための電源ラインと、制御信号を伝送するための信号ラインとで構成される。複数の電力を供給するための電源ラインはP1~P10及びP12~P15と名付けられる。電源ラインP1~P10及びP12~P15は3.3V直流電圧、5V直流電圧、12V直流電圧、及び接地電圧を供給するように割当される。制御信号を伝送するための信号ラインはP11と名付けられる。信号ラインP11は装置活性信号deviceactivitysignal、スタッガードスピンアップ信号staggeredspin-upsignal、及びディープスランバー信号の中でいずれかの1つを伝送する。信号ラインP11を通じて伝送される信号の中で、装置活性信号及びスタッガードスピンアップ信号は現在SATA仕様書に定義された信号である。第1実施形態によれば、信号ラインP11を通じて伝送される信号としてディープスランバー信号が新しく追加される。装置活性信号はホスト側SATAインターフェイスから装置側SATAインターフェイスにデータを伝送する時に活性化される。スタッガードスピンアップ信号は、ホスト側SATAインターフェイスに多数の装置側SATAインターフェイスが連結され装置がハードディスクドライブである場合に段階的に装置をスピンアップさせるための制御信号である。したがって、スタッガードスピンアップ信号は最初パワーアップpower-upの時に活性化される。ディープスランバー信号は、ホスト側SATAインターフェイスと装置側SATAインターフェイスとが節電モードで作動する間に、ディープスランバー状態への移行を要請する時に活性化される。したがって、装置活性信号、スタッガードスピンアップ信号、ディープスランバー信号は、各々の信号が活性化される始点が互に異なるので、1つの信号ラインP11を通じて伝送され得る。図9は第1実施形態によるディープスランバー信号を受信する方法を説明するための図面である。上述したように、信号ラインP11を通じて伝送されるディープスランバー信号はホスト側SATAインターフェイスと装置側SATAインターフェイスとが節電モードで作動する間に活性化される。節電モードで作動する間にはデータ伝送が遂行されないので、装置活性信号は活性化されてはならない。したがって、装置側SATAインターフェイスの物理レイヤーは節電モードで作動する間に装置活性信号を活性化させないロジックゲート225を包含する。ロジックゲート225は節電モードでの作動の中であることを意味する節電モード信号と、信号ラインP11を通じて伝送される信号を受信する。ロジックゲート225は節電モードで作動する時には信号ラインP11を通じて伝送される信号をディープスランバー信号入力端へ伝達し、節電モードで作動しない時には信号ラインP11を通じて伝送される信号を装置活性信号入力端へ伝達するスイッチロジックであり得る。又は、ロジックゲート225は同一な作動を遂行する論理回路であり得る。図10は第2実施形態によるディープスランバー信号を送受信するための信号ラインを説明するための図面である。図10を参照すれば、ホスト310はSATAインターフェイス311を含み、ディバイス320はSATAインターフェイス321を含む。ホスト側SATAインターフェイス311とディバイス側SATAインターフェイス321とは差動信号ポジティブ及びネガティブで構成されたを伝送するための2対の単方向データラインで構成されるSATAケーブルで互に連結される。そして、ホスト側SATAインターフェイス311とディバイス側SATAインターフェイス321とは複数の電力を供給するための電源ラインと、制御信号を伝送するための信号ラインで構成される電源ケーブルで互に連結される。SATAインターフェイス311とSATAインターフェイス321とは図1で示したようなSATAインターフェイスと同一であり得る。図8で説明されたように、第1実施形態によれば、ディープスランバー状態への移行を要請するためのディープスランバー信号をパワーケーブルに含まれた信号ラインを通じて伝送した。本発明の第2実施形態によれば、ディープスランバー信号はディープスランバー信号を伝送するために割当された別の両方向信号ラインを通じて伝送され得る。図11はSATAインターフェイスの差動信号伝送方法を説明するための図面である。SATAインターフェイスにおいて、データ伝送は低電圧差動信号伝送方法LVDS:lowvoltagedifferentialsignalingを通じてなされる。低電圧差動信号伝送方法はデータラインを通じて伝送される2つの信号例えば、RxとRx-、又はTxとTx-信号の差によってデータ値を表現する。低電圧差動信号伝送方法LVDSによれば、小さい振幅を有する信号を使用できるので、データ値のスイッチング速度が速くて電力消耗を減らすことができる長所がある。図11に示したように、低電圧差動信号伝送方法において、データを伝送しない区間では、2つの信号全てが中立ロジック状態例えば、フローティング状態を維持する。即ち、データを伝送しない区間では、2つの信号全てはコモンモードcommonmode電圧レベルを有する。図12は本発明の第3実施形態によるディープスランバー信号を送受信する方法を説明するための図面である。上述したように、低電圧差動信号伝送方法において、データを伝送しない区間では、2つの信号全てはコモンモード電圧レベルを有する。これは、SATAインターフェイスが節電モードで作動する場合、2つの信号全てはコモンモード電圧レベルを有することを意味する。本発明の第3実施形態によるディープスランバー信号は、SATAインターフェイスが節電モードで作動する間に、データラインを通じて伝送される。例えば、ディープスランバー信号は差動信号ではない同一な電圧レベルを有する信号であり得る。即ち、ディープスランバー信号はコモンモード電圧レベルより高い又は低い電圧レベルを有する。図13は本発明の第3実施形態によるディープスランバー信号を受信する回路を例示的に示すブロック図である。図13を参照すれば、本発明の第3実施形態によるSATAインターフェイスのアナログフロントエンド400は受信機420、スケルチ回路430、及びディープスランバー信号感知器480を含む。SATAインターフェイスのアナログフロントエンド400は、図1で説明されたように、送信機、OOB信号感知器、位相固定ループ回路PLL、及び電圧調整器等をさらに包含できる。図12で説明されたように、SATAインターフェイスが節電モードで作動する間にデータラインを通じてディープスランバー信号を伝送すれば、これを感知できる感知回路が必要である。したがって、本発明の第3実施形態によれば、SATAインターフェイスのアナログフロントエンド400はデータラインRx及びRx-を通じて伝送されるディープスランバー信号を感知できるディープスランバー信号感知器480を含む。ディープスランバー信号感知器480はSATAインターフェイスが節電モードで作動する間に活性化される。ディープスランバー信号感知器480は、データラインRx及びRx-を通じて伝送される信号が同一な電圧レベルであり、コモンモード電圧レベルより高い又は低い電圧レベルを有すると判断されれば、ディープスランバー信号入力端へ制御信号を出力する。図14は本発明の実施形態によるSATAインターフェイスを含む使用者装置を例示的に示すブロック図である。図14を参照すれば、メモリシステム2000はメモリコントローラ2200及び不揮発性メモリ装置2900を含む。メモリシステム2000は複数の不揮発性メモリ装置を包含できる。本発明の実施形態によるメモリシステム2000は複数の不揮発性メモリ装置2900を含む。メモリコントローラ2200はホスト2100及び不揮発性メモリ装置2900に連結される。ホスト2100からの要請に応答してメモリコントローラ2200は不揮発性メモリ装置2900をアクセスするように構成される。例えば、メモリコントローラ2200は不揮発性メモリ装置2900の読出し動作、書込み動作、及び消去動作を制御するように構成される。メモリコントローラ2200は不揮発性メモリ装置2900及びホスト2100の間にインターフェイスを提供するように構成される。メモリコントローラ2200は不揮発性メモリ装置2900を制御するためのファームウェアfirmwareを駆動するように構成される。メモリコントローラ2200はRAMrandomaccessmemory、中央処理装置centralprocessingunit:CPU、ホストインターフェイスhostinterface、エラー訂正ブロックerrorcorrectingcode:ECC、及びメモリインターフェイスのような広く公知された構成要素を包含できる。RAM2600は中央処理装置2400の作動メモリworkingmemoryとして利用され得る。中央処理装置2400はメモリコントローラ2200の諸般動作を制御する。ホストインターフェイス2300は本発明の実施形態によるSATAインターフェイスである。ホスト2100とメモリコントローラ2200とはSATAインターフェイス2300を通じて連結される。本発明の実施形態によるSATAインターフェイス2300は、ディープスランバー状態に移行すれば、スケルチ回路を構成する回路ブロックの中で一部回路ブロック例えば、起動信号を感知するための回路のみに電力が供給される。したがって、SATAインターフェイス2300はディープスランバー状態で作動する時に消耗する電力が非常に小さい。エラー訂正ブロック2700は不揮発性メモリ装置2900から読み出されたデータの誤謬を検出し、訂正するように構成され得る。エラー訂正ブロック2700はメモリコントローラ2200の構成要素に提供され得る。他の例として、エラー訂正ブロック2700は複数の不揮発性メモリ装置2900の各々の構成要素として提供され得る。メモリインターフェイス2500は不揮発性メモリ装置2900とメモリコントローラ2200とをインターフェイシングできる。メモリコントローラ2200の構成要素が上から言及された構成要素に制限されないことは容易に理解できる。例えば、メモリコントローラ2200は初期ブーティング作動に必要であるコードデータcodedataと、ホスト2100とのインターフェイシングするためのデータを格納するROMreadonlymemoryをさらに包含できる。メモリコントローラ2200及び不揮発性メモリ装置2900は1つの半導体装置に集積されてメモリカードを構成することができる。例えば、メモリコントローラ2200及び複数の不揮発性メモリ装置2900は1つの半導体装置に集積されてPCMCIApersonalcomputermemorycardinternationalassociationカード、CFcompactflashカード、スマートメディアsmartmediaカード、メモリスティックmemorystick、マルチメディアmultimediaカードMMC登録商標、RS-MMC、MMC-micro、SDsecuredigitalカードSD、Mini-SD、Micro-SD、SDHC、UFSniversalflashstorage等を構成することができる。他の例として、メモリコントローラ2200及び複数の不揮発性メモリ装置2900は半導体ドライブsolidstatedrive:SSD、コンピューターcomputer、携帯用コンピューターportablecomputer、UMPCultramobilepersonalcomputer、ワークステーションworkstation、ネットブックnetbook、PDApersonaldigitalassistant、ウェブタブレットwebtablet、無線電話機wirelessphone、モバイルフォンmobilephone、デジタルカメラdigitalcamera、デジタル音声録音機digitalaudiorecorder、デジタル音声再生器digitalaudioplayer、デジタル動画録画器digitalvideorecorder、デジタル動画再生器digitalvideoplayer、情報を無線環境で送受信できる装置、ホームネットワークhomenetworkを構成する多様な電子装置の中で1つ、コンピューターネットワークcomputernetworkを構成する多様な電子装置の中で1つ、テレマティクスネットワークtelematicsnetworkを構成する多様な電子装置の中で1つ、コンピューターシステムcomputersystemを構成する多様な構成要素の中で1つ、RFIDradiofrequencyidentification装置又は埋め込み他システムembeddedsystemに適用され得る。他の例として、不揮発性メモリ装置2900又はメモリコントローラ2200は多様な形態のパッケージpackageに実装され得る。例えば、不揮発性メモリ装置2900又はメモリシステム2000はPOPpackageonpackage、ballgridarraysBGAs、chipscalepackagesCSPs、plasticleadedchipcarrierPLCC、plasticdualin-linepackagePDIP、dieinwafflepack、dieinwaferform、chiponboardCOB、ceramicdualin-linepackageCERDIP、plasticmetricquadflatpackageMQFP、thinquadflatpackageTQFP、smalloutlineICSOIC、shrinksmalloutlinepackageSSOP、thinsmalloutlinepackageTSOP、thinquadflatpackageTQFP、systeminpackageSIP、multichippackageMCP、wafer-levelfabricatedpackageWFP、wafer-levelprocessedstackpackageWSP等のような方式にパッケージされて実装され得る。以上で、本発明は具体的な実施形態を通じて説明されるが、本発明はその範囲で逸脱しない限度内で様々に変形できる。したがって、本発明の範囲は上述した実施形態に限定されて定められてはならないし、特許請求の範囲及びこれと均等なことによって定められる。本発明の範囲又は技術的思想を逸脱しなく本発明の構造が多様に修正や変更され得る。