商用電源と負荷の間に直列に接続され、前記負荷がオフ状態のときに内部電源を確保するためのオフ電源部が、整流回路により整流された脈流の電圧をクランプして略台形状の電圧波形を有する電力を出力する電圧クランプ回路と、前記略台形状の電圧波形の谷の部分の一部を埋め、埋められた前記谷の部分の底に相当する直流電圧を有する電力を出力する平滑化回路で構成されていることを特徴とする負荷制御装置。前記電圧クランプ回路は、クランプされた前記略台形状の電圧波形にノイズが重畳されるのを抑制するノイズ抑制手段と、前記略台形状の電圧波形の谷の部分が前記ノイズ抑制手段の作用によってほぼ完全に埋められるのを防止するための平滑化防止手段をさらに備えることを特徴とする請求項1に記載の負荷制御装置。商用電源と負荷の間に直列に接続され、主スイッチ素子の主電極が前記商用電源及び前記負荷に対し直列に接続され、負荷に対する電力の供給を制御する主開閉部と、前記主スイッチ素子の主電極間に接続された整流部と、外部からの信号に応じて負荷のオン又はオフを制御する制御部と、前記制御部に安定して電力を供給するための第1電源部と、前記主開閉部の両端から整流部を介して電力供給され、前記負荷をオフする状態のときに、前記第1電源部への電源を供給する第2電源部と、前記主開閉部の両端から整流部を介して電力供給され、前記負荷をオンする状態のときに、前記第1電源部への電源を供給する第3電源部とを備えた負荷制御装置であって、前記第2電源部は、前記整流部により整流された脈流の電圧をクランプして略台形状の電圧波形を有する電力を出力する電圧クランプ回路と、前記略台形状の電圧波形の谷の部分の一部を埋め、埋められた前記谷の部分の底に相当する直流電圧を有する電力を出力する平滑化回路を備え、前記電圧クランプ回路は、前記整流部により整流された脈流が入力されるコレクタと、このコレクタとフィードバック抵抗を介して接続されたベースと、前記略台形状の電圧波形を有する電力を出力するエミッタを備えたNPNトランジスタ素子と、前記NPNトランジスタ素子の前記ベース側にカソードが接続され、アノードがグランドに接続され、前記脈流をクランプする電圧を決定するツェナーダイオードと、前記ツェナーダイオードの前記カソードと前記グランドとの間に接続され、クランプされた前記略台形状の電圧波形にノイズが重畳されるのを抑制するノイズ抑制キャパシタと、前記ツェナーダイオードの前記カソードにカソードが接続され、前記NPNトランジスタ素子の前記ベースにアノードが接続され、前記略台形状の電圧波形の谷の部分が前記ノイズ抑制キャパシタの作用によってほぼ完全に埋められるのを防止するための平滑化防止ダイオードを備えていることを特徴とする負荷制御装置。前記平滑化回路は、前記略台形状の電圧波形の谷の部分の一部を埋めるために、充電時に直列接続され、放電時に並列接続される複数のキャパシタを備えることを特徴とする請求項3に記載の負荷制御装置。商用電源と負荷の間に直列に接続され、前記負荷がオフ状態のときに内部電源を確保するためのオフ電源部が、トランジスタによるブートストラップ回路に、平滑用キャパシタと、逆流防止用ダイオードを挿入したことを特徴とする負荷制御装置。ところで、消費電力低減の観点からLED電球などへの置き換えが進められている。周知のように、LED電球は消費電力がとても負荷制御装置は、少ない。そのため、上記負荷制御装置50にLED電球が接続された場合、負荷がオフであるべき状態において、負荷制御装置50の内部電源を確保するために第2電源部55に流れる電流がLED電球に流れ、LED電球は点灯してしまう可能性がある。従って、負荷がオフの状態において、第2電源部55に流れる電流をできるだけ少なくすることが重要である。上記のように、第2電源部55又は第3電源部56から第1電源部54に入力される電圧が変動するのに対して、CPUなどで構成された制御部53は定電圧で駆動される。そのため、第1電源部54は、電圧安定化回路として、例えば三端子レギュレータ54aを有している。この三端子レギュレータ54aの働きにより、第1電源部54から定電圧の直流電流が出力される。一方、第1電源部54における三端子レギュレータ54aは、電圧を安定させるために余分な電圧を降下させているが、入力電圧と出力電圧の差電圧に制御部53に流れる電流を乗算したものがそのまま熱になって消費される。負荷3がオフの状態において、負荷3に流れる電流を少なくするには、第2電源部55からの出力電圧を安定化させ、且つ、三端子レギュレータ54aの出力電圧に近づけ、三端子レギュレータ54aによる電力損失を少なくさせることが望ましい。本発明は、上記従来例の問題を解決するためになされたものであり、負荷がオフの状態において、負荷制御装置の待機電力内部電源における消費電力を少なくして、LED電球など消費電力の少ない負荷が接続された場合でも負荷の誤作動LED電球の誤発光などを防止しうる2線式の負荷制御装置を提供することを目的としている。本発明の一態様に係る負荷制御装置は、商用電源と負荷の間に直列に接続され、前記負荷がオフ状態のときに内部電源を確保するためのオフ電源部が、整流回路により整流された脈流の電圧をクランプして略台形状の電圧波形を有する電力を出力する電圧クランプ回路と、前記略台形状の電圧波形の谷の部分の一部を埋め、埋められた前記谷の部分の底に相当する直流電圧を有する電力を出力する平滑化回路で構成されていることを特徴とする。前記電圧クランプ回路は、クランプされた前記略台形状の電圧波形にノイズが重畳されるのを抑制するノイズ抑制手段と、前記略台形状の電圧波形の谷の部分が前記ノイズ抑制手段の作用によってほぼ完全に埋められるのを防止するための平滑化防止手段をさらに備えることが好ましい。また、本発明の他の一態様に係る負荷制御装置は、商用電源と負荷の間に直列に接続され、主スイッチ素子の主電極が前記商用電源及び前記負荷に対し直列に接続され、負荷に対する電力の供給を制御する主開閉部と、前記主スイッチ素子の主電極間に接続された整流部と、外部からの信号に応じて負荷のオン又はオフを制御する制御部と、前記制御部に安定して電力を供給するための第1電源部と、前記主開閉部の両端から整流部を介して電力供給され、前記負荷をオフする状態のときに、前記第1電源部への電源を供給する第2電源部と、前記主開閉部の両端から整流部を介して電力供給され、前記負荷をオンする状態のときに、前記第1電源部への電源を供給する第3電源部とを備え、前記第2電源部は、前記整流部により整流された脈流の電圧をクランプして略台形状の電圧波形を有する電力を出力する電圧クランプ回路と、前記略台形状の電圧波形の谷の部分の一部を埋め、埋められた前記谷の部分の底に相当する直流電圧を有する電力を出力する平滑化回路を備え、前記電圧クランプ回路は、前記整流部により整流された脈流が入力されるコレクタと、このコレクタとフィードバック抵抗を介して接続されたベースと、前記略台形状の電圧波形を有する電力を出力するエミッタを備えたNPNトランジスタ素子と、前記NPNトランジスタ素子の前記ベース側にカソードが接続され、アノードがグランドに接続され、前記脈流をクランプする電圧を決定するツェナーダイオードと、前記ツェナーダイオードの前記カソードと前記グランドとの間に接続され、クランプされた前記略台形状の電圧波形にノイズが重畳されるのを抑制するノイズ抑制キャパシタと、前記ツェナーダイオードの前記カソードにカソードが接続され、前記NPNトランジスタ素子の前記ベースにアノードが接続され、前記略台形状の電圧波形の谷の部分が前記ノイズ抑制キャパシタの作用によってほぼ完全に埋められるのを防止するための平滑化防止ダイオードを備えていることを特徴とする。前記平滑化回路は、前記略台形状の電圧波形の谷の部分の一部を埋めるために、充電時に直列接続され、放電時に並列接続される複数のキャパシタを備えることが好ましい。また、本発明の他の一態様に係る負荷制御装置は、商用電源と負荷の間に直列に接続され、前記負荷がオフ状態のときに内部電源を確保するためのオフ電源部が、トランジスタによるブートストラップ回路に、平滑用キャパシタと、逆流防止用ダイオードを挿入したことが好ましい。本発明の構成によれば、オフ電源部第2電源部の電圧クランプ回路によって、整流された脈流の電圧がクランプされ、このクランプ電圧が平滑化回路の入力電圧のピーク電圧となる。さらに、平滑化回路の谷埋め機能によって、略台形状の電圧波形の谷の部分の一部を埋められ、直流成分が重畳される。そして、平滑化回路から、埋められた谷の部分の底に相当する直流電圧が出力される。そのため、従来の負荷制御装置のオフ電源部と比較して、オフ電源部から出力される電力の電圧変動が小さく、かつ、そのピーク電圧も低くなっている。そして、三端子レギュレータなどによる電力損失が少なくなり、負荷がオフの状態における負荷制御装置の待機電力を少なくして負荷の誤作動LED電球の誤発光などを防止することができる。本発明の一実施形態に係る2線式負荷制御装置1について、図1乃至図3を参照しつつ説明する。図1は2線式負荷制御装置1の構成を示す回路図であり、図2は負荷制御装置1の第2電源部オフ電源部15の詳細を示す拡大図である。また、図3は、第2電源部オフ電源部15の各部における電圧波形図である。この負荷制御装置1は、商用電源2と負荷3に対して直列に接続される。負荷制御装置1は、上記従来例と同様に、負荷3のオン/オフを制御する主開閉部11及び補助開閉部17と、主開閉部11及び補助開閉部17の導通を制御する制御部13と、制御部13に駆動電力を供給するための電源回路で構成されている。電源回路は、整流部12と、制御部13への給電を安定させる第1電源部14と、負荷3への電力停止時に第1電源部14へ電力を供給する第2電源部15と、負荷3への電力供給時に第1電源部14へ電力を供給する第3電源部16で構成されている。補助開閉部17は、例えばサイリスタ17aを備えており、主開閉部11のトライアック主スイッチ素子11aを導通させるために必要な大きさの電流を主スイッチ素子のゲートに供給する。第1電源部14は、入力された直流電流を、出力電圧が入力電圧よりも低くなるように降圧するDC/DCコンバータである。なお、第2電源部15以外の構成は上記第1従来例と同様であるため、その説明を省略する。第2電源部15の入力端子P1には、整流部12により全波整流された脈流が入力される。第2電源部15は、入力電圧をクランプして略台形状の電圧波形を有する電力を出力する電圧クランプ回路15aと、電圧クランプ回路15aから出力される略台形状の電圧波形を平滑化して定電圧の直流電力を出力する平滑化回路15bを有する。平滑化回路15bは、後述するように、第1谷埋め回路15cと第2谷埋め回路15dで構成されている。電圧クランプ回路15aは、NPNトランジスタ素子154と、ツェナーダイオード155と、キャパシタ156と、ダイオード157を備えている。NPNトランジスタ素子154のコレクタ154cは、整流部12に接続され、全波整流された脈流が入力される。NPNトランジスタ素子154のベース154bは、このコレクタ154cとフィードバック抵抗158を介して接続されている。ツェナーダイオード155のカソード155cは、ダイオード157を介して、NPNトランジスタ素子154のベース154b側に接続されている。また、ツェナーダイオード155のアノード155aは、グランドに接続接地されている。キャパシタ156は、ツェナーダイオード155のカソード155cとグランドとの間に接続され、この電圧クランプ回路15aによりクランプされる略台形状の電圧波形にノイズが重畳されるのを抑制するノイズ抑制キャパシタとして機能する。ダイオード157のカソード157cは、ツェナーダイオード155のカソード155cに接続され、アノード157aは、NPNトランジスタ素子154のベース154bに接続されている。ダイオード157は、キャパシタ156の作用によって、連続する略台形状の電圧波形の谷の部分がほぼ完全に埋められるのを防止するための平滑化防止ダイオードとして機能する。整流部12により全波整流された脈流の電圧は、ツェナーダイオード155のツェナー電圧によってクランプされ、NPNトランジスタ素子154のエミッタ154eから、略台形状の電圧波形を有する電力が出力される。なお、必要に応じて、略台形状の電圧波形のことを出力電圧と呼ぶ場合もある。周知のように、NPNトランジスタ素子154とツェナーダイオード155及びフィードバック抵抗158だけでも電圧クランプ回路を構成することができる図4参照。しかしながら、ツェナーダイオード155の動作原理により、クランプされた電圧波形にアバランシェ雑音が重畳されてしまい、上記略台形状の電圧波形の頂上部は平滑にはならない図3のアバランシェ雑音が重畳されたと仮定した場合の波形参照。そこで、一般的には、ツェナーダイオード155と並列にキャパシタ156を接続することによって、アバランシェ雑音を低減又は消去させることができる。一方、この電圧クランプ回路15aから出力される略台形状の電圧波形を有する電力は、平滑化回路15bの第1谷埋め回路15cに入力され、略台形状の電圧波形の谷の部分の一部を埋めることを予定している。ところが、単にツェナーダイオード155と並列にキャパシタ156を接続しただけでは、略台形状の電圧波形の谷の部分の大部分もキャパシタ156からの放電によって埋められてしまう。電圧クランプ回路15aでは、ダイオード157がNPNトランジスタ素子154とツェナーダイオード155の間に接続されているので、略台形状の電圧波形の谷の部分に対してキャパシタ156から放電されることはない。その結果、電圧クランプ回路15aから、頂上部が平滑化され、且つ、谷の部分が埋められていない略台形状の電圧波形を有する電力が出力される図3の電圧クランプ回路出力電圧波形参照。平滑化回路15bの第1谷埋め回路15cは、複数例えば3つの第1キャパシタ151a~151cと、各第1キャパシタ151a~151cの端子間に接続された複数のダイオード152a~152gを備えている。また、第2谷埋め回路15dは、単一の第2キャパシタ159で構成されている。第1谷埋め回路15cと第2谷埋め回路15dの間には、スイッチ素子FET153が接続されており、スイッチ素子153の制御電極FETのゲート電極には、電圧クランプ回路15aからの出力電圧が印加される。電圧クランプ回路15aからは、図3に示すように、頂上部が平滑化され、且つ、谷の部分が埋められていないすなわち、ゼロクロス点を有する略台形状の電圧波形を有する電力が出力される。スイッチ素子153がオン閉状態になるのは、電圧クランプ回路15aの出力電圧が第1谷埋め回路15cの出力電圧を下回り、その電位差がスイッチ素子153のトリガ電圧以上になったときである。ところが、負荷制御装置1を設置し、商用電源2に接続した直後、第1谷埋め回路15cの第1キャパシタ151a~151cには電荷が充電されていないので、スイッチ素子153はオフ開状態である。第1谷埋め回路15cの第1キャパシタ151a~151cの両端子間の電圧が電圧クランプ回路15aの出力電圧を上回り、これら第1キャパシタ151a~151cから放電が開始されると、スイッチ素子153が初めてオン閉状態になる。なお、略台形状の電圧波形のピーク電圧をクランプ電圧Vcとする。スイッチ素子153がオンすると第1谷埋め回路15cの第1キャパシタ151a~151cから放電された電力が第2電源部15の出力端子P3から出力される。第1谷埋め回路15cの出力電圧が上昇し、スイッチ素子153のピンチオフ電圧に達すると、スイッチ素子153がオフ開状態になり、第1谷埋め回路15cからの出力は、第2電源部15の出力端子P3から出力されなくなる。かわって、第2電源部15の出力端子P3からは、第2谷埋め回路15dの第2キャパシタ159から放電された電力が出力される。一方、第1谷埋め回路15cの第1キャパシタ151a~151cは充電される。第1キャパシタ151a~151cの充電中、略台形状の電圧波形のピーク電圧が一定時間持続されるので、第1キャパシタ151a~151cはほぼフル充電される。充電時に第1キャパシタ151a~151cは直列接続されるので、この場合、各第1キャパシタ151a~151cの端子電圧はVc/3となる。第2谷埋め回路15dの第2キャパシタ159には、スイッチ素子153がオフする時間の遅れにより、スイッチ素子153のピンチオフ電圧以上の電圧が印加される可能性もあるが、基本的に、第2谷埋め回路15dの第2キャパシタ159はピンチオフ電圧をピークとして、半波周期で電圧の低下と回復を繰り返す。このように、第1谷埋め回路15cの第1キャパシタ151a~151c及び第2谷埋め回路15dの第2キャパシタ159が充放電を繰り返すことにより、第2電源部15の出力端子P3からゼロクロスすることのない平坦な電圧波形を有する電力が出力される。また、スイッチ素子153のピンチオフ電圧及び第2キャパシタ159の静電容量を適宜選択することにより、スイッチ素子153がオフ開状態における第2電源部15からの出力電圧を、埋められた谷の部分の底に相当する直流電圧にすることができる。例えば、スイッチ素子153のピンチオフ電圧をVc/3よりも若干高い電圧に設定すれば、第2キャパシタ159にはピンチオフ電圧以上の電圧は印加されないので、第2電源部15からの出力電圧の変動を少なくすることができる。なお、上記説明からわかるように、本発明負荷制御装置におけるオフ電源部は、トランジスタによるブートストラップ回路に、平滑用キャパシタと、逆流防止用ダイオードを挿入したものであるといえる。また、上記実施形態において、整流部12として全波整流回路を用いたが、それに限定されるものではなく、半波整流回路であってもよい。整流部12が半波整流回路である場合、半波整流回路と第2電源部を2組用意し、2組の半波整流回路と第2電源部を並列接続させ、それぞれの回路に流れる電流の位相を1/2周期ずらすように構成しても、同様の効果が得られる。