"第1面と該第1面とは反対側の第2面とを有し貫通孔を備える第1絶縁層と、前記第1絶縁層の第1面上に形成されている第1導体パターンと、前記第1絶縁層の第2面上に形成されている第2導体パターンと、前記貫通孔の内部に形成されて前記第1導体パターンと前記第2導体パターンとを接続する接続導体とを有するコア部材と、前記コア部材の第1面上に形成されて前記第1導体パターンを被覆する第2絶縁層と、前記コア部材の第2面上に形成されて前記第2導体パターンを被覆する第3絶縁層と、前記第2絶縁層上に形成されている第3導体パターンと、前記第3絶縁層上に形成されている第4導体パターンと、を備える配線板であって、前記第1導体パターン及び前記第2導体パターンは渦巻き状に形成されており、前記第1導体パターンの厚み及び前記第2導体パターンの厚みは、それぞれ前記第1絶縁層よりも厚い配線板。前記第1導体パターンと前記第2導体パターンとの間に位置する前記第1絶縁層は、磁性体を含有する請求項1に記載の配線板。前記第1導体パターン及び前記第2導体パターンの横断面の断面積は、前記第3導体パターン及び前記第4導体パターンの横断面の断面積よりも大きい請求項1または2に記載の配線板。前記接続導体は、前記第1導体パターン及び前記第2導体パターンと同じ材料からなる請求項1乃至3のいずれか1項に記載の配線板。前記第1絶縁層の第1面上には第1導体層が設けられ、前記第2絶縁層の第2面上には第2導体層が設けられ、前記第1導体層及び前記第2導体層の一方は電源層として機能する請求項1乃至4のいずれか1項に記載の配線板。前記コア部材は凹部を有しており、該凹部の内部にはチップキャパシタが収容されている請求項1乃至5のいずれか1項に記載の配線板。前記チップキャパシタの電極は、前記第1導体パターン及び前記第2導体パターンの一方と接続されている請求項6に記載の配線板。前記第1導体パターン及び前記第2導体パターンの厚みは、10μm以上100μm以下である請求項1乃至7のいずれか1項に記載の配線板。第1面と該第1面とは反対側の第2面とを有し貫通孔を備える第1絶縁層と、前記第1絶縁層の第1面上に形成されている第1導体パターンと、前記第1絶縁層の第2面上に形成されている第2導体パターンと、前記貫通孔の内部に形成されて前記第1導体パターンと前記第2導体パターンとを接続する接続導体とを有するコア部材を準備することと、前記コア部材上に前記第1導体パターンを被覆するように第2絶縁層を形成することと、前記コア部材上に前記第2導体パターンを被覆するように第3絶縁層を形成することと、前記第2絶縁層上に第3導体パターンを形成することと、前記第3絶縁層上に第4導体パターンを形成することと、を含む配線板の製造方法であって、前記第1導体パターン及び前記第2導体パターンを渦巻き状に形成し、前記第1導体パターンの厚み及び前記第2導体パターンの厚みを、それぞれ前記第1絶縁層よりも厚くする配線板の製造方法。特許文献1に開示された技術は、異なる層に形成された導体パターンを電気的に接続することで、配線板にインダクタを形成するものである。この技術を用いることで、インピーダンスの上昇を抑制することが可能となる。特許文献1に開示された配線板では、所望のインダクタンスを得られるようにするため、ある程度大きなインダクタの形成領域が必要になる。しかしながら、導体回路が高密度に形成されている、又は導体回路の層数が少ない場合には、インダクタを形成する領域を十分に確保することが困難となる。このため、インダクタの十分な性能を確保し難くなる可能性がある。本発明は、上述の事情の下になされたもので、例えば配線板の層数が少ない場合でも、インダクタの性能を確保することを目的とする。本発明の第1の観点に係る配線板は、第1面と該第1面とは反対側の第2面とを有し貫通孔を備える第1絶縁層と、前記第1絶縁層の第1面上に形成されている第1導体パターンと、前記第1絶縁層の第2面上に形成されている第2導体パターンと、前記貫通孔の内部に形成されて前記第1導体パターンと前記第2導体パターンとを接続する接続導体とを有するコア部材と、前記コア部材の第1面上に形成されて前記第1導体パターンを被覆する第2絶縁層と、前記コア部材の第2面上に形成されて前記第2導体パターンを被覆する第3絶縁層と、前記第2絶縁層上に形成されている第3導体パターンと、前記第3絶縁層上に形成されている第4導体パターンと、を備える配線板であって、前記第1導体パターン及び前記第2導体パターンは渦巻き状に形成されており、前記第1導体パターンの厚み及び前記第2導体パターンの厚みは、それぞれ前記第1絶縁層よりも厚い。前記第1導体パターンと前記第2導体パターンとの間に位置する前記第1絶縁層は、磁性体を含有することが好ましい。前記第1導体パターン及び前記第2導体パターンの横断面の断面積は、前記第3導体パターン及び前記第4導体パターンの横断面の断面積よりも大きいことが好ましい。前記接続導体は、前記第1導体パターン及び前記第2導体パターンと同じ材料からなることが好ましい。前記第1絶縁層の第1面上には第1導体層が設けられ、前記第2絶縁層の第2面上には第2導体層が設けられ、前記第1導体層及び前記第2導体層の一方は電源層として機能することが好ましい。前記コア部材は凹部を有しており、該凹部の内部にはチップキャパシタが収容されていることが好ましい。前記チップキャパシタの電極は、前記第1導体パターン及び前記第2導体パターンの一方と接続されていることが好ましい。前記第1導体パターン及び前記第2導体パターンの厚みは、10μm以上100μm以下であることが好ましい。本発明の第2の観点に係る配線板の製造方法は、第1面と該第1面とは反対側の第2面とを有し貫通孔を備える第1絶縁層と、前記第1絶縁層の第1面上に形成されている第1導体パターンと、前記第1絶縁層の第2面上に形成されている第2導体パターンと、前記貫通孔の内部に形成されて前記第1導体パターンと前記第2導体パターンとを接続する接続導体とを有するコア部材を準備することと、前記コア部材上に前記第1導体パターンを被覆するように第2絶縁層を形成することと、前記コア部材上に前記第2導体パターンを被覆するように第3絶縁層を形成することと、前記第2絶縁層上に第3導体パターンを形成することと、前記第3絶縁層上に第4導体パターンを形成することと、を含む配線板の製造方法であって、前記第1導体パターン及び前記第2導体パターンを渦巻き状に形成し、前記第1導体パターンの厚み及び前記第2導体パターンの厚みを、それぞれ前記第1絶縁層よりも厚くする。本発明に係る配線板及び配線板の製造方法によれば、第1絶縁層より厚い第1導体パターン及び第2導体パターンが、第1絶縁層を挟んで渦巻き状に形成され、かつ、第1絶縁層の貫通孔の内部に形成される接続導体によって互いに接続されていることから、インダクタンスの大きいインダクタをコンパクトに形成することができる。これにより、例えば配線板の層数が少ない場合でも、インダクタの性能を確保することが可能になる。以下、本発明の実施形態を、図面を参照しつつ詳細に説明する。なお、説明にあたっては、相互に直交するX軸、Y軸及びZ軸からなる座標系を用いる。本発明の実施形態においては、孔は貫通孔に限られず、非貫通の孔も含めて、孔という。孔には、ビアホールが含まれる。以下、ビアホール内壁面又は底面に形成される導体をビア導体という。また、めっきとは、金属や樹脂などの表面に層状に導体例えば金属を析出させることと、析出した導体例えば金属層をいう。めっきには、無電解めっきや電解めっき等の湿式めっきのほか、PVDPhysicalVaporDepositionやCVDChemicalVaporDeposition等の乾式めっきも含まれる。[実施形態1]図1は、本実施形態1に係る配線板10のXZ断面図である。配線板10は、第1面Fと第1面Fとは反対側の第2面Sとを有し貫通孔20aを備える第1絶縁層20と、第1絶縁層20の第1面F上に形成されている第1導体パターン21Aと、第1絶縁層20の第2面S上に形成されている第2導体パターン22Aと、貫通孔20aの内部に形成されて第1導体パターン21Aと第2導体パターン22Aとを接続する接続導体30とを有するコア部材11を備える。さらに、コア部材11は、第1絶縁層20の第1面F上に第1導体層21を有し、第1絶縁層20の第2面S上に第2導体層22を有する。第1導体層21は電源用の導体層として機能し、第2導体層22がグランド用の導体層として機能する。第1絶縁層20の第1面F上には、第2絶縁層23及び第3導体パターン33を有するビルドアップ層13が設けられている。第1絶縁層20の第2面S上には、第3絶縁層24及び第4導体パターン34を有するビルドアップ層14が設けられている。第1導体パターン21A、第1導体層21及び第2導体パターン22A、第2導体層22は、金属板から形成され、金属板の厚みは例えば50~100μmである。後述するように、第1導体パターン21A及び第2導体パターン22Aはインダクタを構成する。第1絶縁層20は、磁性体の微粒子を含有した合成樹脂からなる。ビルドアップ層13は、第1導体パターン21A及び第1導体層21の上面に形成される第2絶縁層23と、第2絶縁層23の上面に形成される第3導体パターン33と、第3導体パターン33を覆うように第2絶縁層23の上面に形成されるソルダーレジスト層25とからなる。ビルドアップ層14は、第2導体パターン22A及び第2導体層22の上面に形成される第3絶縁層24と、第3絶縁層24の上面に形成される第4導体パターン34と、第4導体パターン34を覆うように第3絶縁層24の上面に形成されるソルダーレジスト層26とからなる。なお、ここではビルドアップ層13,14は、それぞれ1層の絶縁層を有しているが、複数の絶縁層を有していてもよい。また、ビルドアップ層13,14は、それぞれ1層の導体パターンを有しているが、複数の層の導体パターンを有していてもよい。第1絶縁層20の貫通孔20aの内部には、めっきや導体ペースト等の導電材料が充填されることで接続導体30が設けられている。この接続導体30により、第1導体パターン21Aと第2導体パターン22Aとが接続される。また、コア部材11には貫通孔20bが設けられ、貫通孔20bにはチップキャパシタとしての積層セラミックコンデンサMLCC50が収容されている。第1導体パターン21A及び第2導体パターン22Aは、XY平面上に渦巻き状に形成される。磁性体を含有する第1絶縁層20を挟んで接続された渦巻き状の第1導体パターン21Aと第2導体パターン22Aとによって、インダクタ40が構成される。また、これらの第1導体パターン21A,第2導体パターン22Aは、配線板10の電子回路を構成している。第2絶縁層23は、例えば硬化したプリプレグからなる。この第2絶縁層23の厚さは、10~60μmである。プリプレグは、例えばグラスファイバ又はアラミドファイバに、エポキシ樹脂、ポリエステル樹脂、ビスマレイミドトリアジン樹脂BT樹脂、イミド樹脂ポリイミド、フェノール樹脂、又はアリル化フェニレンエーテル樹脂A-PPE樹脂等を含浸させることにより形成される。第2絶縁層23には、複数のビアホール23aが形成される。ビアホール23aの内部には、ビア導体33aが形成される。このビア導体33aは、銅めっきからなる。このビア導体33aによって、第1導体パターン21A、第1導体層21及びMLCC50の一対の電極51A,51Bと、第3導体パターン33とが接続される。第3導体パターン33は、第2絶縁層23の上面Z側の面に形成される。第3導体パターン33は、厚さが5~30μmで、所定の形状にパターニングされる。第3絶縁層24は、第2導体パターン22A、第2導体層22の下面を覆うように形成される。第3絶縁層24は、第2絶縁層23と同様に、例えば硬化したプリプレグからなる。そして、第1絶縁層20の下面に形成された第2導体パターン22A、第2導体層22と、当該第3絶縁層24の下面に形成された第4導体パターン34とを電気的に絶縁する。この第3絶縁層24の厚さは、第2絶縁層23と同様に、10~60μmである。第3絶縁層24には、複数のビアホール24aが形成される。ビアホール24aの内部には、ビア導体34aが形成される。このビア導体34aは、銅めっきからなる。このビア導体34aによって、第2導体パターン22A、第2導体層22と第4導体パターン34とが接続される。第4導体パターン34は、第3絶縁層24の下面-Z側の面に形成される。第4導体パターン34は、厚さが5~30μmで、所定の形状にパターニングされる。ソルダーレジスト層25は、第2絶縁層23を覆うように形成される。ソルダーレジスト層26は、第3絶縁層24を覆うように形成される。ソルダーレジスト層25,26は、例えばアクリル-エポキシ系樹脂を用いた感光性樹脂、エポキシ樹脂を主体とした熱硬化性樹脂、又は紫外線硬化性の樹脂等からなる。ソルダーレジスト層25には、第3導体パターン33を配線板10に実装される電子部品等と接続するための複数の開口35aが形成される。そして、開口35aの内部には、第3導体パターン33の表面を被覆する、ニッケルめっき膜と金メッキ膜からなる2層構造の半田接続層61が形成される。配線板10に実装される電子部品の端子は、半田接続層61に半田63を介して接続される。ソルダーレジスト層26には、第4導体パターン34を配線板10に実装される電子部品等と接続するための複数の開口36aが形成される。そして、開口36aの内部には、第4導体パターン34の表面を被覆する、ニッケルめっき膜と金メッキ膜からなる2層構造の半田接続層62が形成される。配線板10に実装される電子部品の端子は、半田接続層62に半田64を介して接続される。図2Aは、第1導体パターン21Aを示す平面図XY断面図である。図2Aに示されるように、第1導体パターン21Aは、金属板がエッチングされて、渦巻き状の導体パターンとされている。図2Bは、第2導体パターン22Aを示す平面図XY断面図である。図2Bに示されるように、第2導体パターン22Aも、第1導体パターン21Aと同一の形状を有している。そして、これらの一対の第1導体パターン21A,第2導体パターン22Aが、接続導体30としての導体ペーストによって電気的に接続される。次に、上述した配線板10の製造方法について説明する。まず、一対の金属板21B,22Bを準備し、図3に示されるように、磁性体の微粒子を含有する第1絶縁層20によって、一対の金属板21B,22B同士を貼り合わせ、コア部材11とする。ここで、第1絶縁層20の厚みは、金属板21B及び金属板22Bの厚みより薄くなるようにする。次に、図4に示されるように、金属板21B,22Bをエッチングして孔21a,22aを形成し、第1導体パターン21A、第1導体層21、第2導体パターン22A、第2導体層22を形成する。インダクタ構成部分40aに含まれる第1導体パターン21A及び第2導体パターン22Aは、図2A,図2Bに示されるように、渦巻き状に形成される。ここで、第1絶縁層20の厚みが、第1導体パターン21A及び第2導体パターン22Aよりも薄いことから、最終的に製造される配線板10の全体の厚みの低減薄型化につながる。また、構成されるインダクタの性能Q値の向上をもたらす。次に、図5に示されるように、レーザ加工によって、コア部材11に貫通孔20a及びキャビティ20bを形成する。次に、図6に示されるように、コア部材11の貫通孔20aに接続導体30としての導電ペーストを充填する。これによって、渦巻き状の第1導体パターン21A、第2導体パターン22Aが第1絶縁層20を挟んで接続され、インダクタ40が形成される。次に、図7に示されるように、コア部材11の下面側に粘着シート101を貼り付け、キャビティ20b内に、一対の電極51A,51Bを有するMLCC50を収容する。次に、図8に示されるように、コア部材11の上面に、熱硬化性樹脂からなるフィルム223を配置する。そして、フィルム223にラミネート処理を行い、コア部材11にフィルム223を圧着する。これにより、図9に示されるように、コア部材11の上面に第2絶縁層23が形成される。次に、図9に示されるように、コア部材11の下面側に貼り付けられた粘着シート101を剥離して、コア部材11の下面に、熱硬化性樹脂からなるフィルム224を配置する。そして、フィルム224にラミネート処理を行い、コア部材11にフィルム224を圧着する。これにより、図10に示されるように、コア部材11の下面に、第3絶縁層24が形成される。また、このとき、キャビティ20b及び孔21a,22aには、フィルム223,224を構成する樹脂が充填された状態になる。次に、図11に示されるように、第2絶縁層23,第3絶縁層24にレーザ光を照射して、外側に向かって内径が大きくなるビアホール23a,24aを形成する。そして、ビアホール23a,24aの内部に残留するスミアを除去するためのデスミア処理を行う。そして、例えば、パラジウムPdを主成分とする触媒を、第2絶縁層23,第3絶縁層24の表面及びビアホール23a,24aの内壁に付与する。その後、第2絶縁層23,第3絶縁層24の表面及びビアホール23a,24aの内壁に、無電解銅めっきを施す。これにより、図12に示されるように、第2絶縁層23,第3絶縁層24の表面及びビアホール23a,24aの内壁に、シード層としての無電解めっき膜201,202が形成される。次に、図13を参照するとわかるように、無電解めっき膜201,202の表面それぞれに、感光性ドライフィルムをラミネートする。そして、感光性ドライフィルムに、それぞれ所定のパターンが形成されたマスクフィルムを密着させた後に、感光性ドライフィルムを紫外線で露光する。続いて、感光性ドライフィルムに対して、アルカリ水溶液を用いた現像を行う。これにより、感光性ドライフィルムに、第1導体パターン21A,第1導体層21,第2導体パターン22A,第2導体層22が形成される部分が露出する開口301a,302aが設けられ、めっきレジスト301,302が形成される。次に、めっきレジスト301,302を水洗いし、乾燥させる。そして、めっきレジスト301,302の開口301a,302aから露出する無電解めっき膜201,202上に電解銅めっきを施す。これにより、図14に示されるように、めっきレジスト301,302それぞれから露出しためっき膜203,204が形成される。次に、めっきレジスト301,302を除去する。そして、めっきレジスト301,302に覆われていた無電解めっき膜201,202を、エッチングすることにより除去する。これにより、図15に示されるように、第2絶縁層23の表面に第3導体パターン33が形成され、ビアホール23aにビア導体33aが形成される。また、第3絶縁層24の表面に第4導体パターン34が形成され、ビアホール24aにビア導体34aが形成される。次に、図16に示されるように、第3導体パターン33を覆うように、第2絶縁層23上にソルダーレジスト層25を形成する。また、第4導体パターン34を覆うように、第3絶縁層24上にソルダーレジスト層26を形成する。次に、図17に示されるように、ソルダーレジスト層25に開口35aを形成し、第3導体パターン33の少なくとも一部を露出させる。また、ソルダーレジスト層26に開口36aを形成し、第4導体パターン34の少なくとも一部を露出させる。次に、開口35aから露出する第3導体パターン33の表面に、無電解Ni/Pd/Auめっき処理を施す。また、開口36aから露出する第4導体パターン34の表面に、無電解Ni/Pd/Auめっき処理を施す。これにより、図18に示されるように、ソルダーレジスト層25の開口35aから露出する第3導体パターン33の表面に、半田接続層61が形成される。また、ソルダーレジスト層26の開口36aから露出する第4導体パターン34の表面に、半田接続層62が形成される。最後に、図19に示されるように、半田接続層61,62の上に、半田63,64を載せる。これにより、図1に示される配線板10が完成する。以上説明したように、本実施形態1では、磁性体を含有する第1絶縁層20の上下を、渦巻き状に形成された第1導体パターン21A,第2導体パターン22Aが挟むことによって、インダクタ40が形成される。したがって、配線板10の層構造にかかわらず、インダクタンスを大きくすることができ、適切なインダクタンスが得られる。以上から、本実施形態1に係る配線板10は、配線板10に駆動電圧が低く消費電力が小さな低電圧型のマイクロプロセッサが実装されたとしても、インダクタ40及びMLCC50を含んで構成される回路を介して、安定して電源の供給を行うことが可能となる。[実施形態2]図20Aは、本実施形態2に係る配線板310のXZ断面図である。配線板310は、第1導体パターン321A,第1導体層321及び第2導体パターン322A,第2導体層322と、これらの間に挟まれ、第1面Fと第1面Fとは反対側の第2面Sとを有し貫通孔320aを備える第1絶縁層320と、第1導体パターン321A,第1導体層321上に形成されているビルドアップ層313と、第2導体パターン322A,第2導体層322上に形成されているビルドアップ層314とからなる。第1導体パターン321A,第1導体層321及び第2導体パターン322A,第2導体層322は、それぞれ金属箔に形成される。これらの金属箔の厚みは、例えば10~50μmである。第1絶縁層320は磁性体を含有した合成樹脂からなり、第1導体パターン321A,第1導体層321及び第2導体パターン322A,第2導体層322を、絶縁するとともに貼り合わせている。第1導体パターン321A,第1導体層321及び第2導体パターン322A,第2導体層322と第1絶縁層320とによって、コア部材311が形成される。ビルドアップ層313は、第1導体パターン321A,第1導体層321上に形成される第2絶縁層323と、第2絶縁層323上に形成される第3導体パターン333と、第3導体パターン333を覆うように第2絶縁層323上に形成されるソルダーレジスト層325とからなる。ビルドアップ層314は、第2導体パターン322A,第2導体層322上に形成される第3絶縁層324と、第3絶縁層324上に形成される第4導体パターン334と、第4導体パターン334を覆うように第3絶縁層324上に形成されるソルダーレジスト層326とからなる。なお、ここではビルドアップ層313,314は、それぞれ1層の絶縁層を有しているが、複数の絶縁層を有していてもよい。コア部材311の内部には、接続導体330としての導体ペーストが充填され、積層セラミックコンデンサMLCC350が収容されている。図20Aに示されるように、このコア部材311には、接続導体330が充填される貫通孔320aと、MLCC350が収容されるキャビティ320bが形成される。第1導体パターン321A,第2導体パターン322Aは、図2A,図2Bで説明した第1導体パターン21A,第2導体パターン22Aと同様に、XY平面上に渦巻き状に形成される。そして、これらの第1導体パターン321A,第2導体パターン322Aは、上述した接続導体330によって電気的に接続される。磁性体を含有する第1絶縁層320を挟んで接続された渦巻き状の第1導体パターン321A,322Aによって、インダクタ340が構成される。また、これらの第1導体パターン321A,第1導体層321,第2導体パターン322A,第2導体層322は、配線板310の電子回路を構成する。第2絶縁層323は、第1導体パターン321A,第1導体層321の上面を覆うように形成される。第2絶縁層323は、例えば硬化したプリプレグからなる。そして、第1絶縁層320の上面に形成された第1導体パターン321A,第1導体層321と、当該第2絶縁層323の上面に形成された第3導体パターン333とを電気的に絶縁する。この第2絶縁層323の厚さは、10~60μmである。プリプレグは、例えばグラスファイバ又はアラミドファイバに、エポキシ樹脂、ポリエステル樹脂、ビスマレイミドトリアジン樹脂BT樹脂、イミド樹脂ポリイミド、フェノール樹脂、又はアリル化フェニレンエーテル樹脂A-PPE樹脂等を含浸させることにより形成される。配線板310では、第2絶縁層323の厚さは、10~60μmである。第2絶縁層323には、複数のビアホール323aが形成される。ビアホール323aの内部には、ビア導体333aが形成される。このビア導体333aは、銅めっきからなる。このビア導体333aによって、第1導体パターン321A,第1導体層321及びMLCC350の一対の電極351A,351Bと、第3導体パターン333とが接続される。第3導体パターン333は、第2絶縁層323の上面Z側の面に形成される。第3導体パターン333は、厚さが5~30μmで、所定の形状にパターニングされる。第3絶縁層324は、第2導体パターン322A,第2導体層322の下面を覆うように形成される。第3絶縁層324は、第2絶縁層323と同様に、例えば硬化したプリプレグからなる。そして、第1絶縁層320の下面に形成された第2導体パターン322A,第2導体層322と、当該第3絶縁層324の下面に形成された第4導体パターン334とを電気的に絶縁する。この第3絶縁層324の厚さは、第2絶縁層323と同様に、10~60μmである。第3絶縁層324には、複数のビアホール324aが形成される。ビアホール324aの内部には、ビア導体334aが形成される。このビア導体334aは、銅めっきからなる。このビア導体334aによって、第2導体パターン322A,第2導体層322と第4導体パターン334とが接続される。第4導体パターン334は、第3絶縁層324の下面-Z側の面に形成される。第4導体パターン334は、厚さが5~30μmで、所定の形状にパターニングされる。ソルダーレジスト層325は、第2絶縁層323を覆うように形成される。ソルダーレジスト層326は、第3絶縁層324を覆うように形成される。ソルダーレジスト層325,326は、例えばアクリル-エポキシ系樹脂を用いた感光性樹脂、エポキシ樹脂を主体とした熱硬化性樹脂、又は紫外線硬化性の樹脂等からなる。ソルダーレジスト層325には、第3導体パターン333を配線板310に実装される電子部品と接続するための複数の開口335aが形成される。そして、開口335aの内部には、第3導体パターン333の表面を被覆する、ニッケルめっき膜と金メッキ膜からなる2層構造の半田接続層361が形成される。配線板310に実装される電子部品の端子は、半田接続層361に半田363を介して接続される。ソルダーレジスト層326には、第4導体パターン334を配線板310に実装される電子部品と接続するための複数の開口336aが形成される。そして、開口336aの内部には、第4導体パターン334の表面を被覆する、ニッケルめっき膜と金メッキ膜からなる2層構造の半田接続層362が形成される。配線板310に実装される電子部品の端子は、半田接続層362に半田364を介して接続される。図20Bは、第1導体パターン321Aを示す平面図XY断面図である。図20Bに示されるように、第1導体パターン321Aは、コア部材311を構成する金属箔がレーザ加工されて、渦巻き状の導体パターンとされている。図20Cは、第2導体パターン322Aを示す平面図XY断面図である。図20Cに示されるように、第2導体パターン322Aも、第1導体パターン321Aと同一の形状を有している。そして、これらの一対の第1導体パターン321A,第2導体パターン322Aが、接続導体330としての導体ペーストによって電気的に接続される。次に、上述した配線板310の製造方法について説明する。まず、一対の金属箔321B,322Bを準備し、図21に示されるように、磁性体を含有する第1絶縁層320によって、一対の金属箔321B,322B同士を貼り合わせ、コア部材311とする。ここで、第1絶縁層320の厚みは、金属箔321B及び金属箔322Bの厚みより薄くなるようにする。次に、図22に示されるように、一対の金属箔321B,322Bをレーザ加工して孔321a,322aを形成し、第1導体パターン321A,第1導体層321,第2導体パターン322A,第2導体層322を形成する。インダクタ構成部分340aに含まれる第1導体パターン321A,第2導体パターン322Aは、図20B,図20Cに示されるように、渦巻き状に形成される。ここで、第1絶縁層320の厚みが、第1導体パターン321A及び第2導体パターン322Aよりも薄いことから、最終的に製造される配線板310の全体の厚みの低減薄型化につながる。また、構成されるインダクタの性能Q値の向上をもたらす。次に、図23に示されるように、レーザ加工によって、コア部材311に貫通孔320a及びキャビティ320bを形成する。次に、図24に示されるように、コア部材311の貫通孔320aに接続導体330としての導電ペーストを充填する。これによって、渦巻き状の第1導体パターン321A,第2導体パターン322Aが第1絶縁層320を挟んで接続され、インダクタ340が形成される。次に、図25に示されるように、コア部材311の下面側に粘着シート401を貼り付け、コア部材311のキャビティ320b内に、一対の電極351A,351Bを有する積層セラミックコンデンサMLCC350を収容する。次に、図26に示されるように、コア部材311の上面に、熱硬化性樹脂からなるフィルム523を配置する。そして、フィルム523にラミネート処理を行い、コア部材311にフィルム523を圧着する。これにより、図27に示されるように、コア部材311の上面に第2絶縁層323が形成される。次に、図27に示されるように、コア部材311の下面側に貼り付けられた粘着シート401を剥離して、コア部材311の下面に、熱硬化性樹脂からなるフィルム524を配置する。そして、フィルム524にラミネート処理を行い、コア部材311にフィルム524を圧着する。これにより、図28に示されるように、コア部材311の下面に、第3絶縁層324が形成される。このとき、キャビティ320b及び孔321a,322aには、フィルム523,524を構成する樹脂が充填された状態になる。次に、図29に示されるように、第2絶縁層323,第3絶縁層324にレーザ光を照射して、外側に向かって内径が大きくなるビアホール323a,324aを形成する。そして、ビアホール323a,324aの内部に残留するスミアを除去するためのデスミア処理を行う。そして、例えば、パラジウムPdを主成分とする触媒を、第2絶縁層323,第3絶縁層324の表面及びビアホール323a,324aの内壁に付与する。その後、第2絶縁層323,第3絶縁層324の表面及びビアホール323a,324aの内壁に、無電解銅めっきを施す。これにより、図30に示されるように、第2絶縁層323,第3絶縁層324の表面及びビアホール323a,324aの内壁に、シード層としての無電解めっき膜501,502が形成される。次に、図31を参照するとわかるように、無電解めっき膜501,502の表面それぞれに、感光性ドライフィルムをラミネートする。そして、感光性ドライフィルムに、それぞれ所定のパターンが形成されたマスクフィルムを密着させた後に、感光性ドライフィルムを紫外線で露光する。続いて、感光性ドライフィルムに対して、アルカリ水溶液を用いた現像を行う。これにより、感光性ドライフィルムに、第1導体パターン321A,第1導体層321,第2導体パターン322A,第2導体層322が形成される部分が露出する開口601a,602aが設けられ、めっきレジスト601,602が形成される。次に、めっきレジスト601,602を水洗いし、乾燥させる。そして、めっきレジスト601,602の開口601a,602aから露出する無電解めっき膜501,502上に電解銅めっきを施す。これにより、図32に示されるように、めっきレジスト601,602それぞれから露出しためっき膜503,504が形成される。次に、めっきレジスト601,602を除去する。そして、めっきレジスト601,602に覆われていた無電解めっき膜501,502を、エッチングすることにより除去する。これにより、図33に示されるように、第2絶縁層323の表面に第3導体パターン333が形成され、ビアホール323aにビア導体333aが形成される。また、第3絶縁層324の表面に第4導体パターン334が形成され、ビアホール324aにビア導体334aが形成される。次に、図34に示されるように、第3導体パターン333を覆うように、第2絶縁層323上にソルダーレジスト層325を形成する。また、第4導体パターン334を覆うように、第3絶縁層324上にソルダーレジスト層326を形成する。次に、図35に示されるように、ソルダーレジスト層325に開口335aを形成し、第3導体パターン333の少なくとも一部を露出させる。また、ソルダーレジスト層326に開口336aを形成し、第4導体パターン334の少なくとも一部を露出させる。次に、開口335aから露出する第3導体パターン333の表面に、無電解Ni/Pd/Auめっき処理を施す。また、開口336aから露出する第4導体パターン334の表面に、無電解Ni/Pd/Auめっき処理を施す。これにより、図36に示されるように、ソルダーレジスト層325の開口335aから露出する第3導体パターン333の表面に、半田接続層361が形成される。また、ソルダーレジスト層326の開口336aから露出する第4導体パターン334の表面に、半田接続層362が形成される。最後に、図37に示されるように、半田接続層361,362の上に、半田363,364を載せる。これにより、図20Aに示される配線板310が完成する。以上説明したように、本実施形態2では、磁性体を含有する第1絶縁層320の上下を、渦巻き状に形成された第1導体パターン321A,第2導体パターン322Aが挟むことによって、インダクタ340が形成される。したがって、配線板310の層構造にかかわらず、インダクタンスを大きくすることができ、適切なインダクタンスが得られる。以上から、本実施形態2に係る配線板310は、配線板310に駆動電圧が低く消費電力が小さな低電圧型のマイクロプロセッサが実装されたとしても、インダクタ340及びMLCC350を含んで構成される回路を介して、安定して電源の供給を行うことが可能となる。以上、本発明の実施形態について説明したが、本発明は上記各実施形態によって限定されるものではない。例えば、上記各実施形態では、第1導体パターン及び第1導体層の上面に、第2絶縁層及び第3導体パターンからなるビルドアップ層が形成され、第2導体パターン及び第2導体層の下面に、第3絶縁層及び第4導体パターンからなるビルドアップ層が形成される場合について説明した。これに限らず、第1導体パターン及び第1導体層の上面並びに第2導体パターン及び第2導体層の下面には、2以上の導体パターン、及び2以上の絶縁層からなるビルドアップ層が形成されていてもよい。上記各実施形態では、コア部材の内部にMLCCを設けたが、このMLCCの代わりに、ビルドアップ層に薄膜キャパシタを設けてもよい。このように、Z軸方向において、半導体素子図示せずとインダクタとの間に薄膜キャパシタを設けることで、安定して電源の供給を行うことが可能となる。第1絶縁層、第1導体パターン、第2導体パターン、第1導体層、第2導体層、第2絶縁層、第3絶縁層、第3導体パターン、第4導体パターン、ソルダーレジスト層の材料は、配線板の使用目的等に応じて任意に選択することができる。例えば、第2絶縁層、第3絶縁層は、プリプレグの他、液状又はフィルム状の熱硬化性樹脂や、それらの混合物、さらにはRCFResinCoatedcopperFoilから構成されていてもよい。無電解めっきの材料として、ニッケルや、チタン、クロム等を採用してもよい。無電解めっき以外に、PVD膜やCVD膜を用いることもできる。PVD膜やCVD膜の場合、触媒は不要である。同様に、電解めっき膜の材料として、ニッケルや、チタン、クロム等を採用してもよい。また、第1導体パターン、第2導体パターン、第3導体パターン及び第4導体パターン並びに第1導体層及び第2導体層の形成方法、パターニング方法は限定されず、セミアディティブ法、サブトラクティブ法などを、配線板の用途に応じて適宜選択することができる。配線板の構成、及びその構成要素の種類、性能、寸法、材質、形状、層数、又は配置等は、本発明の趣旨を逸脱しない範囲において任意に変更することができる。例えば配線板におけるビア導体は、フィルド導体に限られず、例えばコンフォーマル導体であってもよい。本発明は、本発明の広義の精神と範囲を逸脱することなく、様々な実施形態及び変形が可能とされるものである。また、上述した各実施形態は、本発明を説明するためのものであり、本発明の範囲を限定するものではない。"