画素電極を有した第1基板と、共通電極を有した第2基板と、前記第1基板及び第2基板間に挟持された液晶層と、前記第1基板、第2基板及び液晶層に重なった表示領域と、前記表示領域に設けられ第1方向に沿った長さが第1方向に直交する第2方向に沿った長さよりも短く前記画素電極及び共通電極で形成された画素と、を具備し、前記画素電極は前記第2方向に長手方向を持つ主画素電極を有し、前記共通電極は前記第1方向に前記主画素電極を挟んで位置し前記第2方向に長手方向を持つ一対の主共通電極を有した液晶表示パネルと、前記表示領域に重なった入力領域を有し、前記入力領域に入力された個所の位置情報を検出するセンシング基板と、前記表示領域及び入力領域に重ねられ、前記液晶表示パネル及びセンシング基板間に位置し、前記液晶表示パネル及びセンシング基板を接合する接着材と、を備えたことを特徴とする液晶表示装置。前記液晶層は、正の誘電率異方性を有していることを特徴とする請求項1に記載の液晶表示装置。前記第1基板には前記画素電極を覆う第1配向膜を備え、前記第2基板には前記共通電極を覆う第2配向膜を備え、前記第1配向膜に配向処理した第1配向処理方向は前記画素電極の対称軸に対して平行であり、前記第2配向膜に配向処理した第2配向処理方向は前記共通電極の対称軸に対して平行であることを特徴とする請求項1または2に記載の液晶表示装置。前記画素電極は、前記第1方向に延出して形成された副画素電極を有し、前記共通電極は、前記第2方向に前記副画素電極を挟んで位置し前記第1方向に延出して形成された一対の副共通電極を有していることを特徴とする請求項2または3に記載の液晶表示装置。前記液晶層は、負の誘電率異方性を有し、前記画素電極は、前記第1方向に延出して形成された副画素電極を有し、前記共通電極は、前記第2方向に前記副画素電極を挟んで位置し前記第1方向に延出して形成された一対の副共通電極を有していることを特徴とする請求項1に記載の液晶表示装置。前記接着材は、可視光を透過する材料で形成されていることを特徴とする請求項1に記載の液晶表示装置。前記センシング基板に対向した保護板と、前記表示領域及び入力領域に重ねられ、前記センシング基板及び保護板間に位置し、前記センシング基板及び保護板を接合する他の接着材と、をさらに備えたことを特徴とする請求項1に記載の液晶表示装置。ところで、MVAモードの液晶表示装置は、n型液晶を使用し、電圧を印加させて電界の法線方向に液晶を動作させている。n型液晶は、液晶分子の配向方位を規定する極角及び方位角において、電界によって極角しか規定できない。液晶分子の配向規制力配向強度は弱いため、保護板に押し圧を加えたときにプーリングと呼ばれる液晶分子の配向乱れが発生し易い問題がある。一方、p型液晶において、液晶分子は電界に対して平行な方向に動作し、電界によって極角及び方位角の両方を規定できる。液晶分子の配向規制力は強いため、プーリングが発生し難い特徴がある。IPSInPlaneSwitchingモード及びFFSFringeFieldSwitchingモードの液晶表示装置は、p型液晶を使用している。しかし、IPSモード及びFFSモードの液晶表示装置は、横電界により、液晶分子を基板の平面に沿った方向に動作させるため、極角を規定し難い問題がある。このため、外圧が加えられても、プーリングの発生し難い液晶表示装置が求められている。この発明は以上の点に鑑みなされたもので、その目的は、プーリングの発生し難い液晶表示装置を提供することにある。一実施形態に係る液晶表示装置は、画素電極を有した第1基板と、共通電極を有した第2基板と、前記第1基板及び第2基板間に挟持された液晶層と、前記第1基板、第2基板及び液晶層に重なった表示領域と、前記表示領域に設けられ第1方向に沿った長さが第1方向に直交する第2方向に沿った長さよりも短く前記画素電極及び共通電極で形成された画素と、を具備し、前記画素電極は前記第2方向に長手方向を持つ主画素電極を有し、前記共通電極は前記第1方向に前記主画素電極を挟んで位置し前記第2方向に長手方向を持つ一対の主共通電極を有した液晶表示パネルと、前記表示領域に重なった入力領域を有し、前記入力領域に入力された個所の位置情報を検出するセンシング基板と、前記表示領域及び入力領域に重ねられ、前記液晶表示パネル及びセンシング基板間に位置し、前記液晶表示パネル及びセンシング基板を接合する接着材と、を備えたことを特徴としている。以下、図面を参照しながら一実施形態に係る液晶表示装置について詳細に説明する。なお、各図において、同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。図1は、一実施形態に係る液晶表示装置を概略的に示す分解斜視図である。図2は、上記液晶表示装置を概略的に示す断面図である。図3は、上記液晶表示装置が入力手段により押圧されている状態を示す図である。図1及び図2に示すように、液晶表示装置は、液晶表示パネルLPNと、センシング基板30と、保護板40と、接着材50、60と、を備えている。液晶表示パネルLPNは、画像を表示する表示領域R1を有している。センシング基板30は、液晶表示パネルLPNの表示面に対向している。センシング基板30は、表示領域R1に重なった入力領域R2を有している。センシング基板30は、タッチパネルとしての機能を備え、入力領域R2に入力された個所の位置情報を検出する。接着材50は、少なくとも表示領域R1及び入力領域R2に重ねられ、液晶表示パネルLPN及びセンシング基板30間に位置し、液晶表示パネルLPN及びセンシング基板30を接合するものである。上記のように、液晶表示パネルLPNとセンシング基板30の間に透明樹脂からなる接着材を充填して基板を一体化するスクリーンフィット方式が採用されている。接着材50は、少なくとも可視光を透過する材料で形成されている。また、接着材50は、紫外線や可視光で硬化するタイプの樹脂や、加熱されることにより硬化するタイプの樹脂で形成することができる。さらに、接着材50は、後述する第2絶縁基板20対向基板CTの屈折率と、後述するガラス基板30Sセンシング基板30の屈折率の間の屈折率を有していてもよい。これにより、接着材50の表面界面における光の反射を低減することができる。保護板40は、センシング基板30に対向している。保護板40は、センシング基板30の入力面液晶表示パネルLPNの表示面側を装飾するものであり、すなわち液晶表示装置の外観を飾るものである。保護板40は、平型であり、ガラスやアクリル樹脂などの透明な絶縁材料で形成されている。ここでは、保護板40は、さらに矩形状に形成されている。保護板40は、表示領域R1及び入力領域R2から外れた額縁領域を有している。保護板40の額縁領域には、周辺遮光層が形成されている。周辺遮光層は、黒色の樹脂などを利用して形成することができる。接着材60は、表示領域R1及び入力領域R2に重ねられ、センシング基板30及び保護板40間に位置し、センシング基板30及び保護板40を接合するものである。接着材60は、少なくとも可視光を透過する材料で形成されている。上記のように、センシング基板30及び保護板40の接合には、スクリーンフィット方式が採用されている。また、接着材60は、紫外線や可視光で硬化するタイプの樹脂や、加熱されることにより硬化するタイプの樹脂で形成することができる。さらに、接着材60は、ガラス基板30Sセンシング基板30の屈折率と、保護板40の屈折率の間の屈折率を有していてもよい。これにより、接着材60の表面界面における光の反射を低減することができる。図2及び図3に示すように、センシング基板30の位置検出方式としては、静電容量方式、抵抗感圧方式、光検出方式、電磁誘導方式などを利用することができる。入力手段100としては、操作者の指や導体などを挙げることができ、位置検出方式に合ったものを選択すればよい。何れの方式においても、保護板40の外面に入力手段100により外圧が加えられる。保護板40の外面は、入力手段100で叩かれたり、押されたり、スライドされたりする。上記のように、外圧が加えられることで、センシング基板30は入力された個所の位置情報を検出することができる。液晶表示装置は、上記のようにスクリーンフィット方式を採用しているため、エアーギャップ方式を採用した場合に比べ、保護板40の外面に加えられる外圧は、よりダイレクトに液晶表示パネルLPNに伝えられる。そして、後述する液晶層LQの層厚が変化することとなる。しかしながら、後述するように液晶表示パネルLPNを構成することにより、プーリング等が発生し難く、表示品位の低下を低減でき、さらに入力している文字、絵等を正常に表示できる液晶表示パネルLPNが得られるものである。図4は、上記液晶表示装置の液晶表示パネルLPNの構成及び等価回路を概略的に示す図である。図4に示すように、液晶表示パネルLPNは、アクティブマトリクスタイプの液晶表示パネルである。液晶表示パネルLPNは、第1基板であるアレイ基板ARと、アレイ基板ARに対向して配置された第2基板である対向基板CTと、これらのアレイ基板ARと対向基板CTとの間に保持された液晶層LQと、を備えている。このような液晶表示パネルLPNは、アレイ基板AR、対向基板CT及び液晶層LQに重なり、画像を表示する表示領域R1を備えている。この表示領域R1には、m×n個のマトリクス状に配置された複数の画素PXが設けられている但し、m及びnは正の整数である。液晶表示パネルLPNは、表示領域R1において、n本のゲート配線GG1~Gn、n本の補助容量線CC1~Cn、m本のソース配線SS1~Smなどを備えている。ゲート配線G及び補助容量線Cは、例えば、第1方向Xに沿って略直線的に延出している。これらのゲート配線G及び補助容量線Cは、第1方向Xに交差する第2方向Yに沿って交互に並列配置されている。ここでは、第1方向Xと第2方向Yとは互いに略直交している。ソース配線Sは、ゲート配線G及び補助容量線Cと直交している。ソース配線Sは、第2方向Yに沿って略直線的に延出している。なお、ゲート配線G、補助容量線C、及び、ソース配線Sは、必ずしも直線的に延出していなくても良く、それらの一部が屈曲していてもよい。各ゲート配線Gは、表示領域R1の外側に引き出され、ゲートドライバGDに接続されている。各ソース配線Sは、表示領域R1の外側に引き出され、ソースドライバSDに接続されている。これらのゲートドライバGD及びソースドライバSDの少なくとも一部は、例えば、アレイ基板ARに形成され、コントローラを内蔵した駆動ICチップ2と接続されている。各画素PXは、スイッチング素子SW、画素電極PE、共通電極CEなどで形成されている。保持容量Csは、例えば補助容量線Cと画素電極PEとの間に形成される。補助容量線Cは、補助容量電圧が印加される電圧印加部VCSと電気的に接続されている。なお、本実施形態においては、液晶表示パネルLPNは、画素電極PEがアレイ基板ARに形成される一方で共通電極CEの少なくとも一部が対向基板CTに形成された構成であり、これらの画素電極PEと共通電極CEとの間に形成される電界を主に利用して液晶層LQの液晶分子をスイッチングする。画素電極PEと共通電極CEとの間に形成される電界は、第1方向Xと第2方向Yとで規定されるX-Y平面あるいは基板主面に対してわずかに傾いた斜め電界の成分がある横電界である。スイッチング素子SWは、例えば、nチャネル薄膜トランジスタTFTによって構成されている。このスイッチング素子SWは、ゲート配線G及びソース配線Sと電気的に接続されている。このようなスイッチング素子SWは、トップゲート型あるいはボトムゲート型のいずれであっても良い。また、スイッチング素子SWの半導体層は、例えば、ポリシリコンによって形成されているが、アモルファスシリコンによって形成されていても良い。画素電極PEは、各画素PXに配置され、スイッチング素子SWに電気的に接続されている。共通電極CEは、液晶層LQを介して複数の画素PXの画素電極PEに対して共通に配置されている。このような画素電極PE及び共通電極CEは、例えば、インジウムティンオキサイドITOやインジウムジンクオキサイドIZOなどの光透過性を有する導電材料によって形成されているが、アルミニウムなどの他の金属材料によって形成されても良い。アレイ基板ARは、共通電極CEに電圧を印加するための給電部VSを備えている。この給電部VSは、例えば、表示領域R1の外側に形成されている。共通電極CEは、表示領域R1の外側に引き出され、図示しない導電部材を介して、給電部VSと電気的に接続されている。図5は、上記液晶表示パネルLPNを対向基板側から見たときの一画素PXの構造例を概略的に示す平面図である。ここでは、X-Y平面における平面図を示している。図5に示すように、画素PXは、破線で示したように、第1方向Xに沿った長さが第2方向Yに沿った長さよりも短い長方形状である。ゲート配線G1及びゲート配線G2は、第1方向Xに沿って延出している。補助容量線C1は、隣合うゲート配線G1とゲート配線G2との間に配置され、第1方向Xに沿って延出している。ソース配線S1及びソース配線S2は、第2方向Yに沿って延出している。画素電極PEは、隣合うソース配線S1とソース配線S2との間に配置されている。また、この画素電極PEは、ゲート配線G1とゲート配線G2との間に位置している。図示した例では、画素PXにおいて、ソース配線S1は左側端部に配置され、ソース配線S2は右側端部に配置されている。厳密には、ソース配線S1は当該画素PXとその左側に隣接する画素との境界に跨って配置され、ソース配線S2は当該画素PXとその右側に隣接する画素との境界に跨って配置されている。また、画素PXにおいて、ゲート配線G1は上側端部に配置され、ゲート配線G2は下側端部に配置されている。厳密には、ゲート配線G1は当該画素PXとその上側に隣接する画素との境界に跨って配置され、ゲート配線G2は当該画素PXとその下側に隣接する画素との境界に跨って配置されている。補助容量線C1は、画素の略中央部に配置されている。スイッチング素子SWは、図示した例では、ゲート配線G1及びソース配線S1に電気的に接続されている。このスイッチング素子SWは、ゲート配線G1とソース配線S1の交点に設けられ、そのドレイン配線はソース配線S1及び補助容量線C1に沿って延長され、補助容量線C1と重なる領域に形成されたコンタクトホールCHを介して画素電極PEと電気的に接続されている。このようなスイッチング素子SWは、ソース配線S1及び補助容量線C1と重なる領域に設けられ、ソース配線S1及び補助容量線C1と重なる領域からほとんどはみ出すことはなく、表示に寄与する開口部の面積の低減を抑制している。画素電極PEは、互いに電気的に接続された主画素電極PA及びコンタクト部PDを備えている。主画素電極PAは、第2方向Yに沿った長手方向を持っている。主画素電極PAは、コンタクト部PDから画素PXの上側端部付近及び下側端部付近まで第2方向Yに沿って直線的に延出している。このような主画素電極PAは、第1方向Xに沿って略同一の幅を有する帯状に形成されている。コンタクト部PDは、補助容量線C1と重なる領域に位置し、コンタクトホールCHを介してスイッチング素子SWと電気的に接続されている。このコンタクト部PDは、主画素電極PAよりも幅広に形成されている。このような画素電極PEは、ソース配線S1とソース配線S2との略中間の位置、つまり、画素PXの中央に配置されている。ソース配線S1と画素電極PEとの第1方向Xに沿った間隔は、ソース配線S2と画素電極PEとの第1方向Xに沿った間隔と略同等である。共通電極CEは、主共通電極CAを備えている。画素PXは、一対の主共通電極CAを有している。一対の主共通電極CAは、X-Y平面内において、第1方向Xに主画素電極PAを挟んで位置し、第2方向Yに長手方向を持っている。ここでは、主共通電極CAは、第2方向Yに沿って直線的に延出している。あるいは、主共通電極CAは、ソース配線Sとそれぞれ対向するとともに主画素電極PAと略平行に延出している。このような主共通電極CAは、第1方向Xに沿って略同一の幅を有する帯状に形成されている。図示した例では、主共通電極CAは、第1方向Xに沿って2本平行に並んでおり、画素PXの左右両端部にそれぞれ配置されている。以下では、これらの主共通電極CAを区別するために、図中の左側の主共通電極をCALと称し、図中の右側の主共通電極をCARと称する。主共通電極CALはソース配線S1と対向し、主共通電極CARはソース配線S2と対向している。これらの主共通電極CAL及び主共通電極CARは、表示領域R1内あるいは表示領域R1外において互いに電気的に接続されている。画素PXにおいて、主共通電極CALは左側端部に配置され、主共通電極CARは右側端部に配置されている。厳密には、主共通電極CALは当該画素PXとその左側に隣接する画素との境界に跨って配置され、主共通電極CARは当該画素PXとその右側に隣接する画素との境界に跨って配置されている。画素電極PEと主共通電極CAとの位置関係に着目すると、画素電極PEと主共通電極CAとは、第1方向Xに沿って交互に配置されている。これらの画素電極PEと主共通電極CAとは、互いに略平行に配置されている。このとき、X-Y平面内において、主共通電極CAのいずれも画素電極PEとは重ならない。すなわち、隣接する主共通電極CAL及び主共通電極CARの間には、1本の画素電極PEが位置している。換言すると、主共通電極CAL及び主共通電極CARは、画素電極PEの直上の位置を挟んだ両側に配置されている。あるいは、画素電極PEは、主共通電極CALと主共通電極CARとの間に配置されている。このため、主共通電極CAL、主画素電極PA、及び、主共通電極CARは、第1方向Xに沿ってこの順に配置されている。これらの画素電極PEと共通電極CEとの第1方向Xに沿った間隔は略一定である。すなわち、主共通電極CALと主画素電極PAとの第1方向Xに沿った間隔は、主共通電極CARと主画素電極PAとの第1方向Xに沿った間隔と略同等である。図6は、図5の線VI-VIで切断したときの断面構造を概略的に示す液晶表示パネルLPNの断面図である。なお、ここでは、説明に必要な箇所のみを図示している。図6に示すように、液晶表示パネルLPNを構成するアレイ基板ARの背面側には、バックライトユニット4が配置されている。バックライトユニット4としては、種々の形態が適用可能であり、また、光源として発光ダイオードLEDを利用したものや冷陰極管CCFLを利用したものなどのいずれでも適用可能であり、詳細な構造については説明を省略する。アレイ基板ARは、光透過性を有する第1絶縁基板10を用いて形成されている。ソース配線Sは、第1層間絶縁膜11の上に形成され、第2層間絶縁膜12によって覆われている。なお、図示しないゲート配線や補助容量線は、例えば、第1絶縁基板10と第1層間絶縁膜11の間に配置されている。画素電極PEは、第2層間絶縁膜12の上に形成されている。この画素電極PEは、隣合うソース配線Sのそれぞれの直上の位置よりもそれらの内側に位置している。第1配向膜AL1は、アレイ基板ARの対向基板CTと対向する面に配置され、表示領域R1の略全体に亘って延在している。この第1配向膜AL1は、画素電極PEなどを覆っており、第2層間絶縁膜12の上にも配置されている。このような第1配向膜AL1は、水平配向性を示す材料によって形成されている。なお、アレイ基板ARは、さらに、共通電極CEの一部を備えていても良い。対向基板CTは、光透過性を有する第2絶縁基板20を用いて形成されている。この対向基板CTは、ブラックマトリクスBM、カラーフィルタCF、オーバーコート層OC、共通電極CE、第2配向膜AL2などを備えている。ブラックマトリクスBMは、各画素PXを区画し、画素電極PEと対向する開口部APを形成する。すなわち、ブラックマトリクスBMは、ソース配線S、ゲート配線、補助容量線、スイッチング素子などの配線部に対向するように配置されている。ここでは、ブラックマトリクスBMは、第2方向Yに沿って延出した部分のみが図示されているが、第1方向Xに沿って延出した部分を備えていても良い。このブラックマトリクスBMは、第2絶縁基板20のアレイ基板ARに対向する内面20Aに配置されている。カラーフィルタCFは、各画素PXに対応して配置されている。すなわち、カラーフィルタCFは、第2絶縁基板20の内面20Aにおける開口部APに配置されるとともに、その一部がブラックマトリクスBMに乗り上げている。第1方向Xに隣接する画素PXにそれぞれ配置されたカラーフィルタCFは、互いに色が異なる。例えば、カラーフィルタCFは、赤色、青色、緑色といった3原色にそれぞれ着色された樹脂材料によって形成されている。赤色に着色された樹脂材料からなる赤色カラーフィルタCFRは、赤色画素に対応して配置されている。青色に着色された樹脂材料からなる青色カラーフィルタCFBは、青色画素に対応して配置されている。緑色に着色された樹脂材料からなる緑色カラーフィルタCFGは、緑色画素に対応して配置されている。これらのカラーフィルタCF同士の境界は、ブラックマトリクスBMと重なる位置にある。オーバーコート層OCは、カラーフィルタCFを覆っている。このオーバーコート層OCは、カラーフィルタCFの表面の凹凸の影響を緩和する。共通電極CEは、オーバーコート層OCのアレイ基板ARと対向する側に形成されている。この共通電極CEと画素電極PEとの第3方向Zに沿った間隔は略一定である。第3方向Zとは、第1方向X及び第2方向Yに直交する方向、あるいは、液晶表示パネルLPNの法線方向である。第2配向膜AL2は、対向基板CTのアレイ基板ARと対向する面に配置され、表示領域R1の略全体に亘って延在している。この第2配向膜AL2は、共通電極CE及びオーバーコート層OCなどを覆っている。このような第2配向膜AL2は、水平配向性を示す材料によって形成されている。これらの第1配向膜AL1及び第2配向膜AL2には、液晶層LQの液晶分子を初期配向させるための配向処理例えば、ラビング処理や光配向処理がなされている。第1配向膜AL1が液晶分子を初期配向させる第1配向処理方向PD1、及び、第2配向膜AL2が液晶分子を初期配向させる第2配向処理方向PD2は、互いに平行であって、互いに逆向きあるいは同じ向きである。例えば、これらの第1配向処理方向PD1及び第2配向処理方向PD2は、図5に示したように、第2方向Yと略平行であって、同じ向きである。上述したようなアレイ基板ARと対向基板CTとは、それぞれの第1配向膜AL1及び第2配向膜AL2が対向するように配置されている。このとき、アレイ基板ARの第1配向膜AL1と対向基板CTの第2配向膜AL2との間には、例えば、樹脂材料によって一方の基板に一体的に形成された柱状スペーサが配置され、これにより、所定のセルギャップ、例えば2~7μmのセルギャップが形成される。アレイ基板ARと対向基板CTとは、所定のセルギャップが形成された状態で、表示領域R1の外側のシール材SBによって貼り合わせられている。液晶層LQは、アレイ基板ARと対向基板CTとの間に形成されたセルギャップに保持され、第1配向膜AL1と第2配向膜AL2との間に配置されている。このような液晶層LQは、例えば正の誘電率異方性を有し、すなわちp型液晶で形成されている。アレイ基板ARの外面、つまり、アレイ基板ARを構成する第1絶縁基板10の外面10Bには、第1光学素子OD1が接着剤などにより貼付されている。この第1光学素子OD1は、液晶表示パネルLPNのバックライトユニット4と対向する側に位置しており、バックライトユニット4から液晶表示パネルLPNに入射する入射光の偏光状態を制御する。この第1光学素子OD1は、第1偏光軸あるいは第1吸収軸AX1を有する第1偏光板PL1を含んでいる。対向基板CTの外面、つまり、対向基板CTを構成する第2絶縁基板20の外面20Bには、第2光学素子OD2が接着剤などにより貼付されている。この第2光学素子OD2は、液晶表示パネルLPNの表示面側に位置しており、液晶表示パネルLPNから出射した出射光の偏光状態を制御する。この第2光学素子OD2は、第2偏光軸あるいは第2吸収軸AX2を有する第2偏光板PL2を含んでいる。例えば、第1偏光板PL1及び第2偏光板PL2はクロスニコル配置され、第1偏光軸AX1と第2偏光軸AX2とは直交する位置関係にある。このとき、一方の偏光板は、例えば、その偏光軸が液晶分子の初期配向方向つまり第1配向処理方向PD1あるいは第2配向処理方向PD2と平行または直交するように配置されている。初期配向方向が第2方向Yと平行である場合、一方の偏光板の偏光軸は、第2方向Xと平行、あるいは、第1方向Xと平行である。図5において、aで示した例では、第1偏光板PL1は、その第1偏光軸AX1が液晶分子LMの初期配向方向第2方向Yに対して直交するつまり、第1方向Xに平行となるように配置され、また、第2偏光板PL2は、その第2偏光軸AX2が液晶分子LMの初期配向方向に対して平行となるつまり、第2方向Yと平行となるように配置されている。また、図5において、bで示した例では、第2偏光板PL2は、その第2偏光軸AX2が液晶分子LMの初期配向方向第2方向Yに対して直交するつまり、第1方向Xに平行となるように配置され、また、第1偏光板PL1は、その第1偏光軸AX1が液晶分子LMの初期配向方向に対して平行となるつまり、第2方向Yと平行となるように配置されている。次に、上記構成の液晶表示パネルLPNの動作について説明する。図5及び図6に示すように、液晶層LQに電圧が印加されていない状態、つまり、画素電極PEと共通電極CEとの間に電位差あるいは電界が形成されていない状態OFF時には、液晶層LQの液晶分子LMは、その長軸が第1配向膜AL1の第1配向処理方向PD1及び第2配向膜AL2の第2配向処理方向PD2を向くように配向している。このようなOFF時が初期配向状態に相当し、OFF時の液晶分子LMの配向方向が初期配向方向に相当する。なお、厳密には、液晶分子LMは、X-Y平面に平行に配向しているとは限らず、プレチルトしている場合が多い。このため、ここでの液晶分子LMの初期配向方向とは、OFF時の液晶分子LMの長軸をX-Y平面に正射影した方向である。以下では、説明を簡略にするために、液晶分子LMは、X-Y平面に平行に配向しているものとし、X-Y平面と平行な面内で回転するものとして説明する。ここでは、第1配向処理方向PD1及び第2配向処理方向PD2は、ともに第2方向Yと略平行な方向である。OFF時においては、液晶分子LMは、図5に破線で示したように、その長軸が第2方向Yと略平行な方向に初期配向する。つまり、液晶分子LMの初期配向方向は、第2方向Yと平行あるいは、第2方向Yに対して0°である。図示した例のように、第1配向処理方向PD1及び第2配向処理方向PD2が平行且つ同じ向きである場合、液晶層LQの断面において、液晶分子LMは、液晶層LQの中間部付近で略水平プレチルト角が略ゼロに配向し、ここを境界として第1配向膜AL1の近傍及び第2配向膜AL2の近傍において対称となるようなプレチルト角を持って配向するスプレイ配向。ここで、第1配向膜AL1に第1配向処理方向PD1に沿って配向処理を施した結果、第1配向膜AL1の近傍における液晶分子LMは第1配向処理方向PD1に初期配向され、第2配向膜AL2に第2配向処理方向PD2に沿って配向処理を施した結果、第2配向膜AL2の近傍における液晶分子LMは第2配向処理方向PD1に初期配向される。そして、第1配向処理方向PD1と第2配向処理方向PD2が互いに平行で且つ同じ向きである場合には、上述のように液晶分子LMはスプレイ配向になり、上記したように液晶層LQの中間部を境界として、アレイ基板AR上の第1配向膜AL1の近傍での液晶分子LMの配向と対向基板CT上の第2配向膜AL2の近傍での液晶分子LMの配向は、上下で対称となる。このため、基板の法線方向から傾いた方向においても光学的に補償される。したがって、第1配向処理方向PD1及び第2配向処理方向PD2が互いに平行、且つ、同じ向きである場合には、黒表示の場合に光漏れが少なく、高コントラスト比を実現することができ、表示品位を向上することが可能となる。なお、第1配向処理方向PD1及び第2配向処理方向PD2が互いに平行且つ逆向きである場合、液晶層LQの断面において、液晶分子LMは、第1配向膜AL1の近傍、第2配向膜AL2の近傍、及び、液晶層LQの中間部において略均一なプレチルト角を持って配向するホモジニアス配向。バックライトユニット4からのバックライトは、その一部が第1偏光板PL1を透過し、液晶表示パネルLPNに入射する。液晶表示パネルLPNに入射した光の偏光状態は、液晶層LQを通過する際に液晶分子LMの配向状態によって異なる。OFF時においては、液晶層LQを通過した光は、第2偏光板PL2によって吸収される黒表示。一方、液晶層LQに電圧が印加された状態、つまり、画素電極PEと共通電極CEとの間に電位差あるいは電界が形成された状態ON時では、画素電極PEと共通電極CEとの間に基板と略平行な横電界が形成される。液晶分子LMは、電界の影響を受け、その長軸が図中の実線で示したようにX-Y平面と略平行な平面内で回転する。図5に示した例では、画素電極PEと主共通電極CALとの間の領域内の液晶分子LMは、第2方向Yに対して時計回りに回転し、図中の左下を向くように配向する。画素電極PEと主共通電極CARとの間の領域内の液晶分子LMは、第2方向Yに対して反時計回りに回転し、図中の右下を向くように配向する。このように、各画素PXにおいて、画素電極PEと共通電極CEとの間に電界が形成された状態では、液晶分子LMの配向方向は、画素電極PEと重なる位置を境界として複数の方向に分かれ、それぞれの配向方向でドメインを形成する。つまり、一画素PXには、複数のドメインが形成される。上記のように、液晶層LQはp型液晶で形成されているため、液晶分子LMの長軸は斜め電界に沿った方向に配向する。また、X-Y平面内においてX軸からの角度を方位角とし、X-Y平面に対して法線方向をZ軸とすると、このZ軸からの角度を極角とする。そして、電極間に電圧が印加されると画素電極PEと共通電極CE間に横電界が生じ、この横電界は、例えば図5においては、画素電極PAに対して左右対称に生じる。また、画素電極PEの延出方向である第2方向に平行な第1配向処理方向と共通電極CEの延出方向である第2方向に平行な第2配向処理方向により、上記横電界が生じた場合に液晶分子は画素電極PAに対して左右対称に配向する。すなわち、画素電極と共通電極との間にある液晶分子は、電界が生じた場合に常に一義的に配向方向が定まる。これにより、液晶分子LMの極角及び方位角の両方を規定することができることから、液晶分子の配向規制力配向強度は強いものである。尚、画素電極、あるいは、共通電極の任意の対称軸に対して第1配向処理方向、第2配向処理方向が平行である場合には、上記と同様に液晶分子LMの極角及び方位角の両方を規定することができる。ここで、本願発明者等が保護板40の外面に外圧を加えてプーリングの発生について調査したところ、上記のように形成された液晶表示装置では、プーリングは全く発生しなかった。また、本願発明者等は、比較例として、表示モードを、VAVerticalAlignmentモード、MVAMultidomainVerticalAlignmentモード、IPSInPlaneSwitchingモード及びFFSFringeFieldSwitchingモードに替えた上記液晶表示装置を作製し、これらの液晶表示装置にプーリングが発生するかどうかにつても調査した。調査したところ、何れの表示モードの液晶表示装置においても、外圧を加えるとプーリングが発生する結果となった。上記のようなON時には、バックライトユニット4から液晶表示パネルLPNに入射したバックライトは、その一部が第1偏光板PL1を透過し、液晶表示パネルLPNに入射する。液晶層LQに入射したバックライトは、その偏光状態が変化する。このようなON時においては、液晶層LQを通過した少なくとも一部の光は、第2偏光板PL2を透過する白表示。図7は、図5に示した液晶表示パネルLPNにおける画素電極PEと共通電極CEとの間に形成される電界、及び、この電界による液晶分子LMのダイレクタと透過率との関係を説明するための図である。図7に示すように、OFF状態では、液晶分子LMは、第2方向Yに略平行な方向に初期配向している。画素電極PEと共通電極CEとの間に電位差が形成されたON状態では、液晶分子LMのダイレクタあるいは液晶分子LMの長軸方向が、X-Y平面内で、第1偏光板PL1の第1偏光軸AX1及び第2偏光板PL2の第2偏光軸AX2に対して概ね45°ずれた状態となったときに、液晶の光学的な変調率が最も高くなるつまり、開口部での透過率が最大となる。図示した例では、ON状態となったとき、主共通電極CALと画素電極PEとの間の液晶分子LMのダイレクタはX-Y平面内で45°-225°の方位と略平行となり、主共通電極CARと画素電極PEとの間の液晶分子LMのダイレクタはX-Y平面内で135°-315°の方位と略平行となり、ピーク透過率が得られる。このとき、一画素あたりの透過率分布に着目すると、画素電極PE上及び共通電極CE上においては透過率が略ゼロとなる一方で、画素電極PEと共通電極CEとの間の電極間隙では、略全域に亘って高い透過率が得られる。なお、ソース配線S1の直上に位置する主共通電極CAL及びソース配線S2の直上に位置する主共通電極CARは、それぞれブラックマトリクスBMと対向しているが、これらの主共通電極CAL及び主共通電極CARは、ともにブラックマトリクスBMの第1方向Xに沿った幅と同等以下の幅を有しており、ブラックマトリクスBMと重なる位置よりも画素電極PEの側に延在していない。このため、一画素あたり、表示に寄与する開口部は、ブラックマトリクスBMの間もしくはソース配線S1とソース配線S2との間の領域のうち、画素電極PEと主共通電極CAL及び主共通電極CARとの間の領域に相当する。図8は、上記センシング基板30の一部を示す拡大平面図である。図9は、図8の線IX-IXに沿って示すセンシング基板30の一部を示す断面図である。図3、図8及び図9に示すように、センシング基板30の位置検出方式としては、静電容量方式を利用している。センシング基板30は、保護板40の表面側からの入力手段100による入力位置情報を検出するものである。センシング基板30は、透明な絶縁基板としてガラス基板30Sを備えている。センシング基板30は、入力手段100による入力により静電容量が変化する検知電極として、複数の第1検知電極31と、複数の第2検知電極32とを有している。センシング基板30の電極パターンは、複数の第1検知電極31及び複数の第2検知電極32の他、複数の接続配線36及び複数の接続配線37も含んでいる。第1検知電極31、第2検知電極32、接続配線36及び接続配線37は、入力領域R2内のガラス基板30S上に配置され、保護板40と対向し、透明な導電材料として、例えばITOインジウムティンオキサイドで形成されている。複数の第1検知電極31は、第1方向X及び第2方向Yに並べられている。第1検知電極31は、それぞれ第1方向X及び第2方向Yに沿った対角線を持つ正方形である。第1検知電極31は、第1方向Xに沿って対向し合う第1角部を有している。第1方向Xにおいて、隣合う第1角部同士は接続されている。この実施形態において、第1検知電極31の正方形の第1角部は潰れ第1短辺33を有している。このため、第1検知電極31は、第1短辺33を有した六角形である。また、隣合う第1短辺33同士は、接続配線36を介して接続されている。接続配線36は、ガラス基板30S上に島状に配置されている。互いに接続された複数の第1検知電極31及び複数の接続配線36は、第1方向Xに延出した第1配線W1を形成している。複数の第1配線W1は、第2方向Yに並べられている。複数の第1検知電極31及び複数の接続配線36は、互いに異なる製造工程で形成されている。第1配線W1を利用して静電容量の変化を検出することにより、入力位置のX座標を検出することができる。複数の第2検知電極32は、複数の第1検知電極31に隙間を置いて第1方向X及び第2方向Yに並べられている。第2検知電極32は、それぞれ第1方向X及び第2方向Yに沿った対角線を持つ正方形である。第2検知電極32は、第2方向Yに沿って対向し合う第2角部を有している。第2方向Yにおいて、隣合う第2角部同士は接続されている。この実施形態において、第2検知電極32の正方形の第2角部は潰れ第2短辺34を有している。このため、第2検知電極32は、第2短辺34を有した六角形である。また、隣合う第2短辺34同士は、接続配線37を介して接続されている。接続配線37は、ガラス基板30S上に島状に配置されている。互いに接続された複数の第2検知電極32及び複数の接続配線37は、第2方向Yに延出した第2配線W2を形成している。複数の第2配線W2は、第1方向Xに並べられている。第2配線W2の複数の第2検知電極32及び複数の接続配線37は、同一の製造工程で一体に形成されている。第2配線W2を利用して静電容量の変化を検出することにより、入力位置のY座標を検出することができる。第1検知電極31及び第2検知電極32間に、格子状のスリット39が形成されている。ガラス基板30S上には、複数の絶縁膜38が島状に配置されている。複数の絶縁膜38は、ガラス基板30S上の複数の第1配線W1及び複数の第2配線W2の複数の交差部に配置され、複数の第1配線W1及び複数の第2配線W2間に介在されている。絶縁膜38は、第1配線W1及び第2配線W2間の短絡を防止するものである。この実施形態において、絶縁膜38は、有機絶縁材料で形成されている。接続配線36及び接続配線37は、絶縁膜38を介して対向している。ここで、第1配線W1接続配線36は、第1配線W1及び第2配線W2の交差部上方に位置している。上記のことから、接続配線36をブリッジ配線と言うことができる。第1配線W1及び第2配線W2は、図示しない制御部に接続されている。制御部は、第1配線W1第1検知電極31及び第2配線W2第2検知電極32における静電容量の変化を取得することにより、入力位置情報入力位置座標を取得することができる。以上のように構成された液晶表示装置によれば、液晶表示装置は、液晶表示パネルLPN、センシング基板30、保護板40、接着材50、60を備えている。液晶表示パネルLPNは、画素電極PEを有するアレイ基板ARと、共通電極CEを有した対向基板CTと、液晶層LQと、表示領域R1と、画素PXと、を具備している。画素電極PEは第2方向Yに長手方向を持つ主画素電極PAを有している。共通電極CEは第1方向Xに主画素電極PAを挟んで位置し第2方向Yに長手方向を持つ一対の主共通電極CAを有している。液晶表示パネルLPN及びセンシング基板30、並びにセンシング基板30及び保護板40は、それぞれスクリーンフィット方式にて接合されている。液晶表示パネルLPN、センシング基板30及び保護板40の外面界面における光の反射を低減することができるため、表示画像の見栄えの悪化を低減することができる。液晶層LQはp型液晶で形成され、液晶層LQには斜め電界の成分をもつ横電界が印加される。液晶分子LMの極角及び方位角の両方を規定することができ、液晶分子の配向規制力配向強度は強いものであるから、プーリングの発生を防止することができる。上記のことから、プーリングの発生し難い液晶表示装置を得ることができる。対向基板CTの外面側には、センシング基板30の導電パターンが形成されている。この導電パターンにより、対向基板CTの外面側における帯電を低減することができる。このため、対向基板CTの外面側第2絶縁基板20の表面又は第2光学素子OD2の表面に、ITOなどの材料で導電膜を形成するなどの帯電対策を施すこと無しに、上記帯電を低減することができる。また、本実施形態によれば、画素電極PEと共通電極CEとの間の電極間隙において高い透過率が得られるため、一画素あたりの透過率を十分に高くするためには、画素電極PEと主共通電極CAL及び主共通電極CARとの間の電極間距離を拡大することで対応することが可能となる。また、画素ピッチが異なる製品仕様に対しては、電極間距離を変更するつまり、画素PXの略中央に配置された画素電極PEに対して主共通電極CAの配置位置を変更することで、図7に示したような透過率分布のピーク条件を利用することが可能となる。つまり、本実施形態の表示モードにおいては、比較的画素ピッチが大きな低解像度の製品仕様から比較的画素ピッチが小さい高解像度の製品仕様まで、微細な電極加工を必ずしも必要とせず、電極間距離の設定により種々の画素ピッチの製品を提供することが可能となる。したがって、高透過率且つ高解像度の要求を容易に実現することが可能となる。また、本実施形態によれば、図7に示したように、ブラックマトリクスBMと重なる領域での透過率分布に着目すると、透過率が十分に低下している。これは、共通電極CEの位置よりも当該画素の外側に電界の漏れが発生せず、また、ブラックマトリクスBMを挟んで隣接する画素間で不所望な横電界が生じないため、ブラックマトリクスBMと重なる領域の液晶分子がOFF時あるいは黒表示時と同様に初期配向状態を保っているためである。したがって、隣接する画素間でカラーフィルタの色が異なる場合であっても、混色の発生を抑制することが可能となり、色再現性の低下やコントラスト比の低下を抑制することが可能となる。また、アレイ基板ARと対向基板CTとの合わせずれが生じた際に、画素電極PEを挟んだ両側の共通電極CEとの水平電極間距離に差が生じることがある。しかしながら、このような合わせずれは、全ての画素PXに共通に生じるため、画素PX間での電界分布に相違はなく、画像の表示に及ぼす影響はきわめて小さい。また、例えアレイ基板ARと対向基板CTとの間で合わせズレが生じたとしても、隣接する画素への不所望な電界の漏れを抑制することが可能となる。このため、隣接する画素間でカラーフィルタの色が異なる場合であっても、混色の発生を抑制することが可能となり、色再現性の低下やコントラスト比の低下を抑制することが可能となる。また、本実施形態によれば、主共通電極CAは、それぞれソース配線Sと対向している。特に、主共通電極CAL及び主共通電極CARがそれぞれソース配線S1及びソース配線S2の直上に配置されている場合には、主共通電極CAL及び主共通電極CARがソース配線S1及びソース配線S2よりも画素電極PE側に配置された場合と比較して、開口部APを拡大することができ、画素PXの透過率を向上することが可能となる。また、主共通電極CAL及び主共通電極CARをそれぞれソース配線S1及びソース配線S2の直上に配置することによって、画素電極PEと主共通電極CAL及び主共通電極CARとの間の電極間距離を拡大することが可能となり、より水平に近い横電界を形成することが可能となる。このため、従来の構成であるIPSモード等の利点である広視野角化も維持することが可能となる。また、上記液晶表示装置は、高速応答性に優れ、上述したように配向安定性にも特化したものである。また、本実施形態によれば、一画素内に複数のドメインを形成することが可能となる。このため、複数の方向で視野角を光学的に補償することができ、広視野角化が可能となる。なお、ON時においても、画素電極PE上あるいは共通電極CE上では、横電界斜め電界はほとんど形成されないあるいは、液晶分子LMを駆動するのに十分な電界が形成されないため、液晶分子LMは、OFF時と同様に初期配向方向からほとんど動かない。このため、画素電極PE及び共通電極CEがITOなどの光透過性の導電材料によって形成されていても、これらの領域ではバックライト光がほとんど透過せず、ON時において表示にほとんど寄与しない。したがって、画素電極PE及び共通電極CEは、必ずしも透明な導電材料によって形成される必要はなく、アルミニウムや銀、銅などの導電材料を用いて形成しても良い。なお、この発明は上記実施の形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化可能である。また、上記実施の形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。例えば、上記の例では、液晶分子LMの初期配向方向が第2方向Yと平行である場合について説明したが、液晶分子LMの初期配向方向は、図5に示したように、第2方向Yを斜めに交差する斜め方向Dであっても良い。ここで、第2方向Yに対する初期配向方向Dのなす角度θ1は、0°より大きく45°より小さい角度である。なお、角度θ1については、5°~30°程度、より望ましくは20°以下とすることが液晶分子LMの配向制御の観点で極めて有効である。つまり、液晶分子LMの初期配向方向は、第2方向Yに対して0°乃至20°の範囲内の方向と略平行であることが望ましい。また、上記の例では、液晶層LQが正ポジ型の誘電率異方性を有する液晶材料によって構成された場合について説明したが、液晶層LQは、負の誘電率異方性を有し、すなわちn型液晶で形成されていてもよい。この場合、少なくとも画素電極PEが、第1方向Xに延出して形成された副画素電極を有することにより、電界によって極角及び方位角の両方を規定でき、液晶分子の配向規制力を強くすることができるため、プーリングの発生を抑えることができる。但し、詳しい説明は省略するが、誘電率異方性が正負逆となる関係上、n型液晶の場合、上記角度θ1が45°~90°、望ましくは70°以上とすることが好ましい。本実施形態において、画素PXの構造は、図5に示した例に限定されるものではなく、種々変形可能である。図10は、図4に示した液晶表示パネルLPNを対向基板側から見たときの一画素PXの他の構造例を概略的に示す平面図である。図10に示すように、この構造例は、図5に示した構造例と比較して、画素電極PEが十字状に形成された点、及び、共通電極CEが一画素PXを取り囲むように格子状に形成された点で相違している。すなわち、画素電極PEは、互いに電気的に接続された主画素電極PA及び副画素電極PBを備えている。主画素電極PAは、第2方向Yに長手方向を持ち、副画素電極PBから画素PXの上側端部付近及び下側端部付近まで第2方向Yに沿って直線的に延出している。副画素電極PBは、第1方向Xに沿って延出している。この副画素電極PBは、補助容量線C1と重なる領域に位置し、コンタクトホールCHを介してスイッチング素子と電気的に接続されている。図示した例では、副画素電極PBが画素PXの略中央に設けられ、画素電極PEは十字状に形成されている。共通電極CEは、上記した主共通電極CAの他に、第2方向Yに副画素電極PBを挟んで位置し第1方向Xに延出して形成された一対の副共通電極CBを有している。これらの主共通電極CA及び副共通電極CBは、一体的あるいは連続的に形成されている。副共通電極CBは、ゲート配線Gの各々と対向している。図示した例では、副共通電極CBは第1方向Xに沿って2本平行に並んでおり、以下では、これらを区別するために、図中の上側の副共通電極をCBUと称し、図中の下側の副共通電極をCBBと称する。副共通電極CBUは、画素PXの上側端部に配置され、ゲート配線G1と対向している。つまり、副共通電極CBUは、当該画素PXとその上側に隣接する画素との境界に跨って配置されている。また、副共通電極CBBは、画素PXの下側端部に配置され、ゲート配線G2と対向している。つまり、副共通電極CBBは、当該画素PXとその下側に隣接する画素との境界に跨って配置されている。画素電極PEと共通電極CEとの位置関係に着目すると、主画素電極PAと主共通電極CAとは第1方向Xに沿って交互に配置され、副画素電極PBと副共通電極CBとは第2方向Yに沿って交互に配置されている。すなわち、隣接する主共通電極CAL及び主共通電極CARの間には、1本の主画素電極PAが位置し、第1方向Xに沿って主共通電極CAL、主画素電極PA、及び、主共通電極CARの順に並んでいる。また、隣接する副共通電極CBB及び副共通電極CBUの間には、1本の副画素電極PBが位置し、第2方向Yに沿って副共通電極CBB、副画素電極PB、及び、副共通電極CBUの順に並んでいる。液晶層LQはp型液晶で形成されている。このような構造例によれば、OFF時において第2方向Yに初期配向していた液晶分子LMは、ON時に画素電極PEと共通電極CEとの間に形成される電界の影響を受け、その長軸が図中の実線で示したようにX-Y平面と略平行な平面内で回転する。画素電極PEと主共通電極CAL及び副共通電極CBBとで囲まれた領域内の液晶分子LMは、第2方向Yに対して時計回りに回転し、図中の左下を向くように配向する。画素電極PEと主共通電極CAR及び副共通電極CBBとで囲まれた領域内の液晶分子LMは、第2方向Yに対して反時計回りに回転し、図中の右下を向くように配向する。画素電極PEと主共通電極CAL及び副共通電極CBUとで囲まれた領域内の液晶分子LMは、第2方向Yに対して反時計回りに回転し、図中の左上を向くように配向する。画素電極PEと主共通電極CAR及び副共通電極CBUとで囲まれた領域内の液晶分子LMは、第2方向Yに対して時計回りに回転し、図中の右上を向くように配向する。このように、各画素PXにおいて、画素電極PEと共通電極CEとの間に電界が形成された状態では、図5に示した例よりも多くのドメインを形成することが可能となり、視野角を拡大することが可能となり、また、図5に示した例よりも液晶分子の配向規制力を強くすることができる。また、図10に示した画素PXの構成では、液晶層LQをn型液晶で形成してもよく、この場合も、十分に強い液晶分子の配向規制力を得ることができる。図11は、図4に示した液晶表示パネルLPNを対向基板側から見たときの一画素PXの他の構造例を概略的に示す平面図である。図11に示すように、画素電極PEは、主画素電極PA、第1副画素電極PB、及び、第2副画素電極PCを有している。これらの主画素電極PA、第1副画素電極PB、及び、第2副画素電極PCは、互いに電気的に接続されている。本実施形態においては、画素電極PEの全体がアレイ基板ARに備えられている。主画素電極PAは、第2方向Yに長手方向を持っている。第1副画素電極PB及び第2副画素電極PCは、第1方向Xに沿って延出している。第2副画素電極PCは、第1副画素電極PBから離間している。図示した例では、画素電極PEは、I字状に形成されている。より具体的には、主画素電極PAは、略画素中央部において第2方向Yに沿って直線的に延出した帯状に形成されている。第1副画素電極PB及び第2副画素電極PCは、それぞれ画素PXの上側端部及び下側端部において第1方向Xに沿って直線的に延出した帯状に形成されている。なお、第1副画素電極PB及び第2副画素電極PCは、上下画素間に配置されても良い。つまり、第1副画素電極PBは図示した当該画素PXとその下側の画素図示せずとの境界に跨って配置されても良いし、第2副画素電極PCは図示した当該画素PXとその上側の画素図示せずとの境界に跨って配置されてもよい。第1副画素電極PBは、主画素電極PAの一端部に結合し、主画素電極PAからその両側に向かって延出している。第2副画素電極PCは主画素電極PAの他端部に結合し、主画素電極PAからその両側に向かって延出している。これらの第1副画素電極PB及び第2副画素電極PCは、主画素電極PAと略直交している。なお、第1副画素電極PBは主画素電極PAの一端部よりもわずかに他端部寄りに結合していても良いし、同様に、第2副画素電極PCは主画素電極PAの他端部よりもわずかに一端部寄りに結合していても良い。画素電極PEは、例えば、第2副画素電極PCにおいて図示を省略したスイッチング素子と電気的に接続されている。共通電極CEは、主共通電極CA及び副共通電極CBを有している。これらの主共通電極CA及び副共通電極CBは、互いに電気的に接続されている。このような共通電極CEは、画素電極PEとは電気的に絶縁されている。本実施形態においては、共通電極CEにおいて、主共通電極及び副共通電極の少なくとも一部は、対向基板CTに備えられている。一対の主共通電極CAは、第1方向Xに主画素電極PAを挟んで位置し第2方向Yに長手方向を持っている。X-Y平面内において、主共通電極CAのいずれも主画素電極PAとは重ならず、主共通電極CAのそれぞれと主画素電極PAとの間には略等しい間隔が形成されている。副共通電極CBは、第1方向Xに沿って延出している。副共通電極CBは、第1副画素電極PBと第2副画素電極PCとの間に配置されている。X-Y平面内において、第1副画素電極PB及び第2副画素電極PCのいずれも副共通電極CBとは重ならず、第1副画素電極PB及び第2副画素電極PCのそれぞれと副共通電極CBとの間には略等しい間隔が形成されている。図示した例では、主共通電極CAは、第2方向Yに沿って直線的に延出した帯状に形成されている。副共通電極CBは、第1方向Xに沿って直線的に延出した帯状に形成されている。なお、主共通電極CAは第1方向Xに沿って2本平行に並んでおり、以下では、これらを区別するために、図中の左側の主共通電極をCALと称し、図中の右側の主共通電極をCARと称する。主共通電極CAL及び主共通電極CARは、副共通電極CBとそれぞれ繋がっている。主共通電極CAL及び主共通電極CARは左右画素間に配置されている。すなわち、主共通電極CALは図示した当該画素PXとその左側の画素図示せずとの境界に跨って配置され、主共通電極CARは図示した当該画素PXとその右側の画素図示せずとの境界に跨って配置されている。隣接する主共通電極CAL及び主共通電極CARの間には、1本の主画素電極PAが位置している。このため、主共通電極CAL、主画素電極PA、及び、主共通電極CARは、第1方向Xに沿ってこの順に配置されている。つまり、主画素電極PAと主共通電極CAとは第1方向Xに沿って交互に配置されている。これらの主画素電極PAと、主共通電極CAL及び主共通電極CARとは、互いに略平行に配置されている。また、主共通電極CALと主画素電極PAとの距離は、主共通電極CARと主画素電極PAとの距離と略同等である。隣接する第1副画素電極PB及び第2副画素電極PCの間には、1本の副共通電極CBが位置している。このため、第1副画素電極PB、副共通電極CB、及び、第2副画素電極PCは、第2方向Yに沿ってこの順に配置されている。つまり、第1副画素電極PB及び第2副画素電極PCと副共通電極CBとは第2方向Yに沿って交互に配置されている。これらの第1副画素電極PB、副共通電極CB、及び、第2副画素電極PCは、互いに略平行に配置されている。また、第1副画素電極PBと副共通電極CBとの距離は、第2副画素電極PCと副共通電極CBとの距離と略同等である。つまり、図示した例では、一画素PXにおいて、画素電極PEと共通電極CEとで区画された4つの領域主として表示に寄与する開口部あるいは透過部が形成される。ここに示した例では、液晶分子LMの初期配向方向は、例えば、第2方向Yと略平行な方向である。なお、ここでは詳述しないが、主共通電極CAの少なくとも1つは、主共通電極CAと略平行にあるいは第2方向Yに沿って延出するソース配線Sと対向していてもよい。また、第1副画素電極PB、第2副画素電極PC、及び、副共通電極CBのいずれか1つは、これらと略平行にあるいは第1方向Xに沿って延出するゲート配線Gや補助容量線Cと対向していてもよい。液晶層LQはp型液晶で形成されている。このように、各画素PXにおいて、画素電極PEと共通電極CEとの間に電界が形成された状態では、図5に示した例よりも多くのドメインを形成することが可能となり、視野角を拡大することが可能となり、また、図5に示した例よりも液晶分子の配向規制力を強くすることができる。また、図11に示した画素PXの構成では、液晶層LQをn型液晶で形成してもよく、この場合も、十分に強い液晶分子の配向規制力を得ることができる。図12は、図4に示した液晶表示パネルLPNを対向基板側から見たときの一画素PXの他の構造例を概略的に示す平面図である。図12に示すように、画素PXは、画素電極PE以外、図10に示した画素と同様に形成されている。画素電極PEは、主画素電極PA及び副画素電極PCを有している。これらの主画素電極PA及び副画素電極PCは、互いに電気的に接続されている。本実施形態においては、画素電極PEの全体がアレイ基板ARに備えられている。主画素電極PAは、第2方向Yに長手方向を持っている。副画素電極PCは、第1方向Xに沿って延出している。より具体的には、主画素電極PAは、略画素中央部において第2方向Yに沿って直線的に延出した帯状に形成されている。副画素電極PCは、画素PXの上側端部において第1方向Xに沿って直線的に延出した帯状に形成されている。なお、副画素電極PCは、上下画素間に配置されても良い。つまり、副画素電極PCは、図示した当該画素PXとその上側の画素図示せずとの境界に跨って配置されても良い。この副画素電極PCは、主画素電極PAの一端部に結合し、主画素電極PAからその両側に向かって延出している。このような副画素電極PCは、主画素電極PAと略直交している。なお、副画素電極PCは、主画素電極PAの一端部よりも他端部寄りに結合していても良い。画素電極PEは、例えば、この副画素電極PCにおいて図示を省略したスイッチング素子と電気的に接続されている。図示した例では、画素電極PEは、T字状に形成されている。上記のように構成された画素PXでは、画素PXの右側に2つのドメイン図10で言う右上のドメイン及び左下のドメインを持つことができ、画素PXの左側に2つのドメイン図10で言う左上のドメイン及び右下のドメインを持つことができる。液晶層LQはn型液晶で形成されている。このように、各画素PXにおいて、画素電極PEと共通電極CEとの間に電界が形成された状態では、図5に示した例よりも多くのドメインを形成することが可能となり、視野角を拡大することが可能となり、また、図5に示した例よりも液晶分子の配向規制力を強くすることができる。なお、図12に示した画素PXの構成では、液晶層LQをp型液晶で形成してもよく、この場合は、さらに強い液晶分子の配向規制力を得ることができる。図13は、図4に示した液晶表示パネルLPNを対向基板側から見たときの一画素PXの他の構造例を概略的に示す平面図である。図13に示すように、画素電極PEは、第1主画素電極PF及び第2主画素電極PGを含んでいる。画素電極PEは第2方向Yに長手方向を持っている。以下に、より具体的に説明する。ここでは、初期配向方向が第1方向Xに相当し、初期配向方向に対して左回りに鋭角に交差する第1交差線方向が第3方向D3に相当し、初期配向方向に対して右回りに鋭角に交差する第2交差線方向が第4方向D4に相当する場合を例に説明する。第1主画素電極PFは、第1交差線方向つまり第3方向D3に沿って延出した帯状である。第2主画素電極PGは、第2交差線方向つまり第4方向D4に沿って延出した帯状である。これらの第1主画素電極PF及び第2主画素電極PGは、それぞれの端部で繋がっている。このため、画素電極PEは、くの字状V字状に形成されている。共通電極CEは、第1方向X及び第2方向Yとは異なる方向に延出した第1主共通電極CF及び第2主共通電極CGを含んでいる。第1主共通電極CFは、第1交差線方向つまり第3方向D3に沿って延出した帯状である。第2主共通電極CGは、第2交差線方向つまり第4方向D4に沿って延出した帯状である。これらの第1主共通電極CF及び第2主共通電極CGは、それぞれの端部で繋がっている。このため、共通電極CEは、画素電極PEと同様、くの字状V字状に形成されている。なお、図示した第1主共通電極CFは第1方向Xに沿って2本並んでおり、以下では、これらを区別するために、図中の左側の第1主共通電極をCF1と称し、図中の右側の第1主共通電極をCF2と称する。同様に、第2主共通電極CGも第1方向Xに沿って2本並んでおり、以下では、これらを区別するために、図中の左側の第2主共通電極をCG1と称し、図中の右側の第2主共通電極をCG2と称する。第1主共通電極CF1と第2主共通電極CG1とが繋がっており、第1主共通電極CF2と第2主共通電極CG2とが繋がっている。これらの第1主共通電極CF1及びCF2、及び、第2主共通電極CG1及びCG2は、すべて電気的に接続されている。つまり、共通電極CEは、櫛歯状に形成されている。隣合う第1主共通電極CF1及びCF2の間には、1本の第1主画素電極PFが位置している。つまり、第1主共通電極CF1及びCF2は、1本の第1主画素電極PFを挟んで両側に配置されている。このため、第1方向Xに沿って、第1主共通電極CF1、第1主画素電極PF、及び、第1主共通電極CF2と交互に配置されている。これらの第1主画素電極PF及び第1主共通電極CF1及びCF2は、互いに平行に配置されている。また、第1主共通電極CF1と第1主画素電極PFとの距離は、第1主共通電極CF2と第1主画素電極PFとの距離と略同等である。隣合う第2主共通電極CG1及びCG2の間には、1本の第2主画素電極PGが位置している。つまり、第2主共通電極CG1及びCG2は、1本の第2主画素電極PGを挟んで両側に配置されている。このため、第1方向Xに沿って、第2主共通電極CG1、第2主画素電極PG、及び、第2主共通電極CG2と交互に配置されている。これらの第2主画素電極PG及び第2主共通電極CG1及びCG2は、互いに平行に配置されている。また、第2主共通電極CG1と第2主画素電極PGとの距離は、第2主共通電極CG2と第2主画素電極PGとの距離と略同等である。ここで、初期配向方向と第1交差線方向とのなす角度、つまり、第1方向Xと第3方向D3とのなす角度θ2、及び、初期配向方向と第2交差線方向とのなす角度、つまり、第1方向Xと第4方向D4とのなす角度θ3は、0°より大きく45°より小さい角度であることが望ましい。また、角度θ2が角度θ3と同一角度であっても良い。この場合、第1主画素電極PFの長さと第2主画素電極PGの長さが同一であるとき、画素電極PEは、第1方向Xに沿った第1主画素電極PFと第2主画素電極PGとの境界線に対して線対称の形状となる。また、この場合、第1主共通電極CF1の長さと第2主共通電極CG1の長さが同一であり、また、第1主共通電極CF2の長さと第2主共通電極CG2の長さが同一であるとき、共通電極CEは、第1方向Xに沿った第1主共通電極CFと第2主共通電極CGとの境界線に対して線対称の形状となる。また、この初期配向方向は、画素電極PTの線対称軸及び共通電極CEの線対称軸と平行である。このように配向処理方向を電極の対称軸と平行にすることにより、電圧印加時に液晶分子が電極の対称軸に対して対称に配向するため、液晶分子の配向が一義的に定まり上述のようにプーリングの発生を抑制することが出来る。液晶層LQはp型液晶で形成されている。このように、各画素PXにおいて、画素電極PEと共通電極CEとの間に電界が形成された状態では、図5に示した例よりも多くのドメインを形成することが可能となり、視野角を拡大することが可能となり、また、図5に示した例よりも液晶分子の配向規制力を強くすることができる。共通電極CEは、さらに電極を備えていてもよい。例えば、図5及び図6に示す画素PXを例に説明すると、共通電極CEは、対向基板CTに備えられた主共通電極CAに加えて、アレイ基板ARに備えられ主共通電極CAと対向するあるいはソース配線Sと対向する第2主共通電極シールド電極を備えていても良い。この第2主共通電極は、主共通電極CAと略平行に延出し、しかも、主共通電極CAと同電位である。このような第2主共通電極を設けることにより、ソース配線Sからの不所望な電界をシールドすることが可能である。また、共通電極CEは、対向基板CTに備えられた主共通電極CAに加えて、アレイ基板ARに備えられゲート配線Gや補助容量線Cと対向する副共通電極シールド電極を備えていても良い。この副共通電極は、主共通電極CAと交差する方向に延出し、しかも、主共通電極CAと同電位である。このような副共通電極を設けたことにより、ゲート配線Gや補助容量線Cからの不所望な電界をシールドすることが可能である。このような第2主共通電極や副共通電極を備えた構成によれば、更なる表示品位の劣化を抑制することが可能となる。液晶表示装置は、保護板40無しに形成されていてもよい。この場合、センシング基板30ガラス基板30Sが保護板として機能するように用いることができる。