"マルチレイヤノードを有する通信網において、波長パス及び上位レイヤパスを再配置するパス再配置方法であって、論理経路設計手段が、上位レイヤパスの論理経路を設計し、設計情報記憶手段に格納する論理経路設計ステップと、波長パス設計手段が、前記設計情報記憶手段に格納された前記論理経路に基づいて波長パスを設計する波長パス設計ステップと、を有することを特徴としたパス再配置方法。前記論理経路設計ステップにおいて、対地間ごとに波長パスの最大容量もしくはあらかじめ設定した容量まで1つ以上の複数の上位レイヤパスを収容して、始点と終点ノードを直結の論理リンクを設計する第1ステップと、波長パスの最大容量もしくは予め設定した容量に収容することができなかった残りの上位レイヤパス需要に関して論理経路を設計する第2ステップを、含む請求項1記載のパス再配置方法。前記論理経路設計ステップにおいて、既存の波長パスと対応する論理リンクがあった場合は、再配置を行わない請求項1記載のパス再配置方法。前記波長パス設計ステップにおいて、前記論理経路設計ステップで再配置を行わない波長パスで使用されている波長と同じ波長を優先的に用いる請求項3記載のパス再配置方法。前記波長パス設計ステップにおいて、論理リンクに基づいて波長パスの経路波長を、整数線形計画法を用いて設計する請求項1記載のパス再配置方法。マルチレイヤノードを有する通信網において、波長パス及び上位レイヤパスを再配置するパス再配置装置であって、上位レイヤパスの論理経路を設計し、設計情報記憶手段に格納する論理経路設計手段と、前記設計情報記憶手段に格納された前記論理経路に基づいて波長パスを設計する波長パス設計手段と、を有し、前記論理経路設計手段は、対地間ごとに波長パスの最大容量もしくはあらかじめ設定した容量まで1つ以上の複数の上位レイヤパスを収容して、始点と終点ノードを直結の論理リンクを設計する第1の設計手段と、波長パスの最大容量もしくはあらかじめ設定した容量に収容することができなかった残りの上位レイヤパス需要に関して論理経路を設計する第2の設計手段と、を含むことを特徴としたパス再配置装置。前記論理経路設計手段は、既存の波長パスと対応する論理リンクがあった場合は、再配置を行わない手段を含み、前記波長パス設計手段は、前記論理経路設計手段で再配置を行わない波長パスで使用されている波長と同じ波長を優先的に用いて波長の割当を行う手段を含む請求項6記載のパス再配置装置。前記波長パス設計手段は、論理リンクに基づいて波長パスの経路波長を、整数線形計画法を用いて設計する手段を含む請求項6記載のパス再配置装置。しかしながら、上記非特許文献1の方式を用いた場合は、ネットワークNW規模の増大に伴って計算時間が指数関数的に増大することが懸念される。このため、再配置前の既設の波長パスの設定状態及び波長パスへの上位レイヤパスの収容状態を考慮せずに、パスが全く設定していない初期状態から設計し、既設パスも再配置演算の対象とする。更に、初期状態からの設計であるので再配置順序も当然記載されていない。また、非特許文献1で示されている静的なトラフィックにおけるマルチレイヤマルチ粒度設計に関する数式を再配置設計に適用した場合、物理経路と論理経路に関してそれぞれ制約式が必要となり計算量が膨大となる。さらに、既存の波長パス及び上位レイヤパスの収容設計状況を考慮していないため無駄な再配置を行わなければならないという問題もある。本発明は、上記の点に鑑みなされたものであり、波長パス及びマルチ粒度の上位レイヤパスの再配置設計方法、並びに既設パスの再配置頻度を低減して再配置するための再配置順序を示すとともに計算時間を少なくするためパス再配置方法及び装置を提供することを目的とする。上記の課題を解決するため、本発明請求項1は、マルチレイヤノードを有する通信網において、波長パス及び上位レイヤパスを再配置するパス再配置方法であって、論理経路設計手段が、上位レイヤパスの論理経路を設計し、設計情報記憶手段に格納する論理経路設計ステップと、波長パス設計手段が、前記設計情報記憶手段に格納された前記論理経路に基づいて波長パスを設計する波長パス設計ステップと、を有する。また、本発明は、前記論理経路設計ステップにおいて、対地間ごとに波長パスの最大容量もしくはあらかじめ設定した容量まで1つ以上の複数の上位レイヤパスを収容して、始点と終点ノードを直結の論理リンクを設計する第1ステップと、波長パスの最大容量もしくは予め設定した容量に収容することができなかった残りの上位レイヤパス需要に関して論理経路を設計する第2ステップを、含む。また、本発明請求項3は、前記論理経路設計ステップにおいて、既存の波長パスと対応する論理リンクがあった場合は、再配置を行わない。また、本発明請求項4は、前記波長パス設計ステップにおいて、前記論理経路設計ステップで再配置を行わない波長パスで使用されている波長と同じ波長を優先的に使用する。また、本発明請求項5は、前記波長パス設計ステップにおいて、論理リンクに基づいて波長パスの経路波長を、整数線形計画法を用いて設計する。本発明では、波長パスと波長パスに収容する上位レイヤパスをそれぞれ個別に収容設計することで、計算量を低減し、更に、上位レイヤパスを収容する余地のある既設の波長パスに上位レイヤパスを収容した後に、新規の波長パスを設定することとしたため、波長パスの設計の計算量を低減することが可能となる。以下図面と共に、本発明の実施の形態を説明する。図1に本発明の効果について概要を説明する。図2に示したような波長スイッチ機能部と上位レイヤパスの電気スイッチ機能部で構成されたマルチレイヤノード装置が、各ノードに配備されていた場合に、再配置前はのaのように複数の上位レイヤパスが上位レイヤパスイッチ機能部で複数の拠点からのトラフィックをグルーミング波長パスに複数の上位レイヤパスを収容して所望のノードへ伝送される。一方波長レイヤにおいては、パスの設定削除を繰り返すことにより、図1の再配置前Aに示すように、物理リンク毎に異なる波長チャネルを使用することで通信網全体として使用する波長チャネル数が増大する。まず、波長パスに収容する上位レイヤパスを再グルーミングすることで電気スイッチを経由しないでカットスルーをする効果によりトランスポンダを削減できる図1B,a。また波長レイヤに関しては、通信網全体での使用波長チャネル数を低減することが可能となりを転送するためのスイッチ、SDHXCSynchronousDigitalHierarchySDHを転送するためのスイッチ、MPLSTPルータMultiprotocolLabelSwitchingTransportProfileMPLSTPを転送するためのルータ等の電気スイッチ機能部のことである。上位レイヤパスとは、ODU、SDH、MPLSTP等である。波長レイヤパスとは物理レイヤのパスであり、光パスともいい、光の通信路のことである。グルーミングとは、複数の上位レイヤパスを単一の波長パスに束ねることである。カットスルーとは、電気のノードを経由しないで光のまま転送することである。マルチレイヤノードとは、波長スイッチと上位レイヤの電気スイッチを含んだ複数のレイヤスイッチを持つノード装置のことである。直結論理リンクとは、始点と終点ノード間において途中で電気処理を行うノードを通過しないで光信号のまま伝送する場合のリンクのことである。直結でない論理リンクとは、途中で電気処理を行うノードを通過するため、複数の論理リンクを通過する場合のリンクのことである。収容率とは、のことである。波長チャネルとは波長番号のことである。波長パスの経路波長を設計とは、光信号を伝送するための経路探索と波長を選択することである。ダイクストラアルゴリズムとは最短ホップもしくは最短経路長を探索するためのアルゴリズムのことである。FirstFitアルゴリズムとは、波長番号の若番から波長割り当てを行うアルゴリズムのことである。論理経路とは、上位レイヤパスが終端されるまでに、通過する電気処理ノード間の論理的仮想的な経路のことを指す。例えば始点と終点がそれぞれノード番号0、5であり、論理経路が0-3-2-5であった場合は、ノード番号3、ノード番号2それぞれで電気処理ノードを通過していることを表す。また論理リンクそれぞれに波長パスが対応し、この例の場合は対地間ペアがそれぞれ0-3、3-2、2-5に対応する波長パスが存在する。第1の実施の形態図4は、本発明の第1の実施の形態におけるパス再配置装置の構成を示す。同図に示す、パス再配置装置1は、入力部10、論理経路設計部20、波長パス設計部30から構成される。論理経路設計部20は、収容論理経路設計部21、収容外論理経路設計部22、設計情報記憶部23から構成される。入力部10は、外部から物理トポロジの接続行列、既存の波長パスの経路、波長、及び上位レイヤパスの論理リンク経路、粒度、収容先波長パスを取得して、論理経路設計部20に渡す。論理経路設計部20の収容論理経路設計部21は、対地間ごとに波長パスの最大容量もしくは予め設定した容量まで1つ以上の複数の上位レイヤパスを収容して、始点と終点ノードを直結の論理リンクを設計し、その設計情報を設計情報記憶部23に格納する。論理経路設計部20の収容外論理経路設計部22は、波長パスの最大容量もしくは予め設定した容量に収容することができなかった残りの上位レイヤパス需要に関して論理経路を設計し、その設計情報を設計情報記憶部23に格納する。波長パス設計部30は、設計情報記憶部23に格納された論理経路に基づいて、再配置後波長パスの経路、波長、再配置後上位レイヤパスの論理リンク経路、粒度、収容先波長パス、波長/上位レイヤパス設定順序を設計する。本発明における第1の実施の形態を、図3、5~7を用いて説明する。パス再配置装置1は、図3に示すとおり、以下のアルゴリズムフローで実施する。●入力情報:物理トポロジの接続行列既存の波長パスの経路、波長上位レイヤパスの論理リンク経路、粒度、収容先波長パス●出力情報:再配置後波長パスの経路、波長再配置後上位レイヤパスの論理リンク経路、粒度、収容先波長パス波長/上位レイヤパス設定順序●動作概要:次に、本発明のパス再配置装置1の動作概要について説明する。本発明は図3に示すように、3つのステップからなる:ステップ1上記の入力情報が入力されると、論理経路設計部20の収容論理経路設計部21は、上記の入力情報に基づいて、対地間ごとに波長パス1本あたりの最大伝送容量もしくは予め設定した容量まで、複数の上位レイヤパスを収容して、始点と終点ノードを直結の論理リンクを設計し、その設計情報を設計情報記憶部23に格納する。ステップ2論理経路設計部20の収容外論理経路設計部22は、ステップ1において収容できなかった残りの上位レイヤパスを、各物理リンクの未使用の波長に収容するように整数線形計画法もしくは発見的アルゴリズムで論理リンクを設計し、その設計情報を設計情報記憶部23に格納する。ステップ3ステップ1とステップ2で設計した論理リンクに基づいて波長パスの経路波長を設計する。本願と従来例との違いは、ステップ1とステップ3を備えるところにある。ステップ1とステップ3を備えるために、ステップ3で計算に用いる制約式を削減することが出来る。図3のステップ1の詳細な動作のフローチャートを図5に示す。図5に示すように、ステップ1は以下の5つのステップからなる。ステップ101収容論理経路設計部21は、直結の論理リンクである既存上位レイヤパスを選択。ステップ102上位レイヤパスの粒度の合計値が大きい順番にソートする。ステップ103収容論理経路設計部21は、老番から若番へ順番に移設計算をし、波長の最大粒度もしくは予め設定された帯域までグルーミング可能なパスを算出し、直結論理リンクとなる上位レイヤパスIDと収容先の波長パスの経路波長を設計情報記憶部23に保存する。ステップ104収容論理経路設計部21は、ステップ103でグルーミング不可能だった上位レイヤパスと、直結論理リンク以外の上位レイヤパスを直結論理リンクとして、同様にステップ102とステップ103の計算を行う。ただし、ステップ103で既存の波長パス以外に収容する場合は、波長パスの経路波長は未決定波長パスとして識別子ID及び収容した上位レイヤパスの合計帯域から残帯域を保存。IDの振り方は例えば数字の若い順番に振るといった方法でよい。ステップ105収容論理経路設計部21は、直結リンクに収容できなかった上位レイヤパスの対地と需要数を算出し、設計情報記憶部23に格納する。直結論理リンクの設計処理を終了し、ステップ201に移行する。次に、収容外経路設計部22における、図3のステップ2の詳細な動作のフローチャートを図6に示す。図6に示すように、ステップ2は9つのステップからなる。ステップ201収容外経路設計部22は、設計情報記憶部23に格納された設計情報を読み出して、前述のステップ105で算出した上位レイヤパス需要に対して、物理リンクの最短ホップ数及び候補経路を算出する。ステップ202物理経路のホップ数が小さくかつ物理経路パターンが小さい順番から論理経路を設計する。ステップ203条件分岐:グルーミング可能波長パスの空き帯域≧対象の上位レイヤパスの粒度な既存波長パスもしくは現ステップまでに設計した論理リンクが、対象の上位レイヤパスの論理経路候補に一つ以上存在するか、それとも一つも存在しないか一つ以上存在する場合はステップ204へ、一つも存在しない場合はステップ205へ移行する。ステップ204論理経路ホップ数が小さい経路パターンを選択し、ステップ206に移行する。ステップ205直結論理リンクを決定しホップ数が小さいリンクを優先、ステップ208に移行する。ステップ206条件分岐:同一ホップ数の複数の論理経路候補が存在する場合は、ステップ207に移行し、存在しない場合はステップ208に移行する。ステップ207グルーミング可能な候補論理リンク全てに対して平均収容率を算出し、平均収容率が大きい経路を選択する。ステップ208論理リンクに対応する既存波長パスが存在すればその経路波長を設計情報記憶部23に保存し、存在しない場合は、経路波長が未決定波長パスとしてIDを振り、収容設計した上位レイヤパスの粒度から波長パスの残帯域を設計情報記憶部23に保存する。ステップ209条件分岐:全ての上位レイヤパス需要に関して論理経路の設計が完了した場合は当該処理を終了し、ステップ301に移行する。次に、波長パス設計部30における、図3のステップ3の詳細な動作のフローチャートを図7に示す。図7に示すように、図3のステップ3は3つのステップからなり、未割当波長パスを割り当てる。ステップ301波長パス設計部30は、ステップ1、ステップ2で経路波長が決定している波長パスを設計情報記憶部23から読み出して、波長チャネル内の使用波長数が多い順番にソートする。ステップ302ソートした波長チャネルの若番の波長を用いて順番に、経路波長が未決定の波長パスIDの収容可能な経路を探索する。このとき経路数が小さいものから順番に設計する。ステップ303使用可能な波長が無い場合は例えばFirstFitアルゴリズム波長チャネルの若番から割り当て‐文献1HChangetalAReviewofRoutingandWavelengthAssignmentApproachesforWavelengthRoutedOpticalWDMNetworksOPTICALNETWORKSMAGAZINEVol4760January2000を用いて設計する。0経路は例えばダイクストラアルゴリズムを用いて最短経路で設計する。以上のステップから波長パス及び上位レイヤパスの再配置設計が可能となる。無瞬断で再配置を行う順序については以下の2つの場合分けによって決定される。1上位レイヤパスを、既存の波長パスに再グルーミングするときは、対象となる上位レイヤパスを波長パスに設定し冗長路を決定した後に、対象となっている既存の上位レイヤパスを削除することで移設が可能となる。2上位レイヤパスを、変更した波長パスに再グルーミングするときは、先に波長パスを変更先の波長パスに設定する。次に、上位レイヤパスを変更先波長パスに設定し冗長路を決定し、その後対象となっている既存の上位レイヤパスを削除することで移設が可能となる。最後に既存の波長パスに収容されている上位レイヤパスを全て移設後に波長パスを削除する。上記の1、2において上位レイヤパスがSDHパスやODUパスのようなタイムスロット単位でパスを構成しているものであった場合は、遅延調整が必要となる。上記の動作の具体例を図8のネットワーク条件で適用したときについて説明する。ステップ1において、収容論理経路設計部21は、始点と終点が同一対地で波長パス1本あたりの最大容量40Gまで詰めることができるパスに関しては始点と終点で直結の論理リンクを設計する。図9の例では、ノード0⇔5間の波長パス2本、40Gの上位レイヤパス2本と10Gの上位レイヤパス4本、ノード1⇔2間の波長パス1本、25Gの上位レイヤパス4本と10Gの上位レイヤパス4本、ノード3⇔5間の波長パス1本、10Gの上位レイヤパス4本の論理リンクが設計される。例えば、図9のノード1-ノード2のパス需要においては、直結リンクである既存の上位レイヤパスがあるため、収容粒度の大きい順番にソートし、老番から順番に最大粒度までグルーミング設計を行う。この例の場合、既存波長パスのλ7に粒度25のパス4本ID:9、10、11、12を移設する。次に、収容できなかった上位レイヤパス需要を算出し、ステップ2に進む。ステップ2では、収容外論例経路設計部22において、図10に示すように[21]においては図9の[1]で算出した対地間パスそれぞれにおいて物理リンクにおける最短ホップ数と経路候補数を算出する。[21]から、物理リンクのホップ数が小さくかつ物理経路パターンが小さい順番に直結論理リンクを決定する。この例の場合、25G上位レイヤパス2本は1―2、10G上位レイヤパス1本は4―5となる。ノード3⇔5に関しては論理リンク3-4を設定することで3-4-5の経路を用いてパスを収容することができる。ノード1⇔5に関しては候補経路が1-2-5と1-4-5の2パターンあるが、既存波長パスは14及び45で存在しているため1-4-5を選択する。同様にノード0-5は0-3-4-5の経路を用いてパスを収容することができる。以上の作業を全パスに関して繰り返すことで論理リンク波長パスを決定することができる。ステップ3では、波長パス設計部30において、ステップ1、2で決定した論理リンクに基づいて波長パスを設定する。図11に示すようにステップ1、ステップ2において再配置を行わない波長が決定されており、波長チャネル毎の波長数を算出し波長数が大きい順番にソートする。その後若番から物理リンクのホップ数が小さいパスから順番に波長を割り当てていく。従来例を再配置設計に応用した場合ではこれらを全てILPで解くことにより膨大な時間がかかる。従来例だと本発明の実施の形態におけるステップ1~3全てをILPで計算することになり、ネットワーク規模の増大に従って指数関数的に増大する。それに対して本発明は、全ステップで発見的アルゴリズムを用いることで計算量を抑えることができる。ILPは考えられる値をしらみつぶしに調べるためILPの計算アルゴリズムにもよるが計算量が膨大となる。ILPを使用しないで発見的アルゴリズムを用いるだけで計算量が削減できることは自明となる。第2の実施の形態本発明における第2の実施の形態について説明をする。本発明は第1の実施の形態においてステップ1で決定した論理リンクに基づいて、ステップ3で整数線形計画法を用いて波長及び経路を決定する方法である。前述の従来例を応用した数式においてはVijを決定することができていないため計算式を省くことができない。本実施の形態においては、ステップ1で論理リンクの設計を終了しているため、変数Vij及びλijysdtは定数として決定している。また再配置を行わない波長パスの経路波長も決定しているため、一部のPmnijwも定数として決定している。前述のILPの数式において式13~18の計算式は解が得られており、また式6~11における計算式も一部解が得られている。これにより計算するのに必要な数式を半分未満に減らすことができ、計算量を削減することが可能となる。第3の実施の形態本発明における第3の実施の形態について説明をする。本発明は第1及び第2の実施の形態において上位レイヤパスを再グルーミングするときの遅延差制約について考慮した形態である。入力に、既存上位レイヤパスの物理経路及び論理リンク経路、各リンクの経路長、最大許容遅延量、距離あたりの遅延量、電気スイッチの処理遅延量例えば上位レイヤパスのAddDropによる処理遅延のことを指す。、を加え再グルーミングする際に遅延差制約内での再グルーミングを行うことを特徴とする。ステップ1収容論理経路設計部21とステップ2において既存波長パスにグルーミングする場合は、論理経路のホップ数差に電気スイッチの処理遅延量を乗じたものの合計が、最大許容遅延量以下とする制約内での設計となる。また、ステップ3において、未決定波長パスの経路選択時に前記電気スイッチ部分の処理遅延量に経路長差の絶対値に距離あたりの遅延量を乗じたものの合計が最大許容遅延量以下とする制約を考慮したパス設計となる。第1の実施の形態において、遅延差制約を考慮した実施の形態について説明する。第1の実施の形態のステップ1では図5のステップ104にて、論理経路のホップ数差に電気スイッチの処理遅延量を乗じたものの合計以下電気処理の遅延差が、最大許容遅延量以下のものを選択する。遅延差制約外で選択可能なパスが無い場合は、ステップ105で直結リンクに収容できないものとして算出する。ステップ2では図6のステップ205にて、論理経路ホップ数が小さくかつ電気処理の遅延差制約を満たす経路パターンを選択し、制約外のものがあれば既存パスからの再配置が不可能なパスとして保存する。同様に、ステップ205にて電気処理の遅延差制約があれば再配置が不可能なパスとして保存する。以上ステップ1、ステップ2において算出した再配置時の遅延差を設計情報記憶部23に保存しておく。次に、ステップ3の図7のステップ302及びステップ303にて再配置前後の経路差に距離あたりの遅延量を乗じた距離遅延差に、設計情報記憶部23に保存した電気処理の遅延差を足し合わせた合計値が最大許容遅延差制約以下とする制約内での経路を選択する。制約内の物理経路がないパスは再配置を行わないものとする。以上から第1の実施の形態において遅延差制約を考慮した再配置が可能となる。第2の実施の形態において遅延差制約を考慮した場合は、ステップ1とステップ2において、遅延差を考慮した第1の実施の形態と同様に論理経路を決定する。ステップ3においては、経路遅延差は電気処理の遅延差よりも影響は小さいとして、第2の実施の形態のステップ3と同様に再配置演算を行う。上記の図4に示すパス再配置装置の構成要素の動作をプログラムとして構築し、パス再配置装置として利用するコンピュータにインストールして実行させる、または、ネットワークを介して流通させることが可能である。なお、本発明は、上記の実施の形態に限定されることなく、特許請求の範囲内において種々変更応用が可能である。"