"少なくとも1つのデータ導体Col_bが、行型に組織されたマトリックスの幾つかの画素に接続されることができ、それぞれ行の各画素により届けられた信号を連続的に運ぶことを可能にする、前記画素のマトリックスを含む画像装置であって、電子電流発生器T4が幾つかの画素に給電し、前記マトリックスの前記各画素が:画素のノードと称されるその端子のうちの1つに、考慮されている前記画素により届けられる信号を供給し、前記電流発生器T4から生じるバイアス電流がその中を流れることができるトランジスタT2と、そして画素の選択信号Phi_lineに応じて、前記画素のノードをこの画素と関連する前記データ導体Col_bに接続できるようにする、第一の電子スイッチT3bとを備え、前記マトリックスの前記各画素が、前記画素のノードにつながれて、前記発生器T4から生じる電流が前記画素に対する前記選択信号Phi_lineに応じて前記トランジスタ内に流されることを可能にする、前記第一の電子スイッチT3bと異なった、第二の電子スイッチT3aをさらに備えることを特徴とする装置。それが同じ前記電流発生器T4を使用する全ての画素につながれる、少なくとも1つの電流供給導体Col_aを備え、前記電流供給導体Col_aが前記データ導体Col_bと異なることを特徴とする、請求項1に記載の装置。各画素が、前記画素のノードと前記第二の電子スイッチT3aとの間に、そのドレイン-ソースのリンクが配置されているトランジスタT5を備え、飽和状態において動作する前記トランジスタT5が、前記画素のノードの電位を、前記電流供給導体Col_aに沿った前記画素の位置とは無関係に出来るようにすることを特徴とする、請求項2に記載の装置。前記電子電流発生器T4が1つの行の全ての画素に共通であることを特徴とする、請求項1~3のいずれか一項に記載の装置。画素の前記マトリックスが基板上に作られ、前記データ導体Col_bが前記画素の行の読み取り回路Sにつながれ、そして前記読み取り回路S及び前記電流発生器T4が、前記基板の同一の縁近傍にある基板上に配置されることを特徴とする、請求項1~4のいずれか一項に記載の装置。本発明の目的は、列の先頭に何の要素も加えず、そして電流源トランジスタのゲートに対して何らバイアス尺度を必要とせずに、画素から生じる情報の出力経路上の抵抗降下の問題を解決することである。この目的のために、本発明の主題は、少なくとも1つのデータ導体が、行型に組織されたマトリックスの幾つかの画素に接続されることができ、それぞれ行の各画素により届けられた信号を連続的に運ぶことを可能にする、画素のマトリックスを含む画像装置と、幾つかの画素に給電する電子電流発生器とであり、マトリックスの各画素が:画素のノードと称されるその端子のうちの1つに、考えられている画素により届けられる信号を供給し、電流発生器から生じる電流がその中を流れることができるトランジスタと、そして画素の選択信号に応じて、画素のノードをこの画素と関連するデータ導体に接続できるようにする、第一の電子スイッチとを備え、マトリックスの各画素が、画素のノードにつながれて、発生器から生じる電流が画素に対する選択信号に応じてトランジスタ内に流されることを可能にする、第一の電子スイッチと異なった、第二の電子スイッチをさらに備えることを特徴とする。各種のデータ導体により届けられ、運ばれた信号は、データ導体の終端部に配置された読み取り回路Sによって各々読み取られ、高い入力インピーダンスを有する電圧読み取り回路によって形成される。本発明は、画素の出力ノードが電流源及び、列の終端部に配置されたフォロワー増幅器の双方に接続されなければならない、任意の画素のレイアウトに適用される。フォロワー増幅器は単純に電圧フォロワーであり得る。本発明は例示されている実施形態の詳細な記述を読むことによって、より良く理解され、その他の利点が明らかになるであろう。前記記述は添付図により例証されている。本発明の2つの実施形態の記述に過度な負荷をかけないように、示されているマトリックスは4画素のみを含む。無論、実物のマトリックスは一般的により一層大きい。さらに、同じ要素は各種の図において同じ標識を持つであろう。図2は2行と2列のマトリックスを含む画像装置を表わす。4つの画素は各々行と列の交点に形成されている。各画素に固有の、様々な電子部品の標識には、iに関する行の順番とjに関する列の順番を取ることができる2つの座標i,jが続いている。装置の或る構成要素は単一の座標jのみを備える。これらの構成要素は画素の列に共通である。各画素は、その陽極が装置のアースにつながれている、光ダイオードDによりここで表わされる感光領域を備える。例えばフォトトランジスタ又はフォトレジスターのような、別のタイプの感光要素を実施することは可能である。画像捕捉段階の間及び照射の効果の下で、示された例の中で、感光要素は光ダイオードDの陰極電位を低下させる電荷電流を蓄積する。各画素において、第一トランジスタT1は、マトリックスの行導体により運ばれ、そしてトランジスタT1のドレインに印加される電位V_ranへの、光ダイオードDの陰極電圧の再初期化を可能にする。トランジスタT1のソースは、光ダイオードDの陰極につながれる。マトリックスの列導体により運ばれる制御信号Phi_ranは、トランジスタT1のゲートに加えられる。本装置の再初期化段階の間、制御信号Phi_ranは動作しておりトランジスタT1をスイッチオンする。この段階は画像捕捉段階に先立つ。各画素は、トランジスタT2のゲートに接続された光ダイオードDの陰極の電圧に等しい電圧をそのソースにおいて届ける、第二トランジスタT2を備える。トランジスタT2のドレインは、例えば3.3Vのオーダーの分極電圧Vddを運ぶ行導体につながれる。電位V_ranとVddは同一であり得る。各画素は、トランジスタT2のソースを、画素の行と関連し、図2の例においては画素の列と関連するデータ導体Col_bに接続できるようにする、第三トランジスタT3bにより形成される電子スイッチを備える。データ導体Col_bは、時にデータバスと呼ばれる。トランジスタT3bのドレインはトランジスタT2のソースにつながれ、トランジスタT3bのソースはデータ導体Col_bにつながれる。電子スイッチは、マトリックスの行導体によって運ばれる選択信号Phi_lineを用いて作動させられる。この導体はトランジスタT3bのゲートにつながれる。本装置は、各画素に固有のトランジスタT3bを経由してデータ導体がそこにつながれる幾つかの画素により届けられ、そして選択信号Phi_lineの助けで既に選択されている信号を、それぞれ運ぶために設計された幾つかのデータ導体Col_bを備える。トランジスタT2は、光ダイオードDの陰極電位をコピーし、それを或る電圧差以内で、考慮されるデータ導体Col_bの方へ向けて再生するように設計される。光ダイオードDの陰極電位はその後、データ導体Col_bの終端部にある読み取り回路Sにより読み取られる。このコピーを実施するために、トランジスタT2はそのドレインからそのソースへと流れるバイアス電流を必要とする。この電流は、幾つかの画素に共通のトランジスタT4により形成される電流発生器により課される。表わされている例において、トランジスタT4は画素の列に対して共通である。本発明によれば、マトリックスの各画素は、第一の電子スイッチと異なる、フォロワー増幅器の出力に繋がれ、トランジスタT2のソースにより形成され、そしてトランジスタT4から生じる電流が流れることを可能にする、第二の電子スイッチをさらに備える。第二の電子スイッチは、そのドレインがトランジスタT2のソースに繋がれ、その終端部にトランジスタT4が位置している電流供給導体Col_aに、そのソースが繋がれている、トランジスタT3aによって形成される。ここでまた、供給導体Col_aは時に電源バスと呼ばれる。電流供給導体Col_aは、同一の列の全画素にリンクされる。トランジスタT3a及びT3bのゲートは、選択信号Phi_lineが2つのトランジスタT3a及びT3bの開と閉を制御するように、一緒に繋がれる。画素のマトリックスは基板上に作られる。読み取り回路S及び電流発生器T4は、基板の同一の縁の近傍において、基板上に配置される。画素の列に共通のトランジスタT4は、ここではNチャンネルのトランジスタである。そのドレインは電流供給導体Col_aにリンクされ、そのソースは装置のアースにリンクされ、そのゲートは電圧Vpolにリンクされる。トランジスタT4は、電流源においてバイアスをかけられる。電流供給導体Col_aは、データ導体Col_bとは同一の列に関して異なる。導体Col_a及びCol_bの各々において、各画素のレベルでそれぞれ抵抗Ra_pixとRb_pixが示されている。これらの抵抗は、考えられる導体を形成する導体の、分配された単位長さ当たりの抵抗を示す。画像捕捉段階に続く段階である画素読み取り段階の間、読み取り回路Sからの入力として、光ダイオードDの陰極電位の画像を、或る電圧差以内で受け取ることが望まれる。マトリックスの読み取り段階の間、マトリックスの様々な行が連続的に選択される。或る行が選択されるとき、列の終端部に位置している対応するトランジスタT2、T3a、T3b、及びT4は、図2の左上部に位置する座標1,1を有する画素に関して、図2内に点線で表わされる、トランジスタT2に関するバイアス電流が、トランジスタT2、T3a、及びT4の中を流れるようなやり方で作動させられる。単位長さ当たりの抵抗Ra_pixに起因する電圧降下は、電流供給導体Col_aに沿って生じる。この導体において、トランジスタT2によって読み取られた電位は、それゆえ選択された画素から遠ざかるにつれて、マトリックス内の画素の高さに依存して抵抗降下を経験する。他方で、スイッチT3b、データ導体Col_b、及び読み取り回路Sは、データ導体Col_bにおいて無電流で動作し、従って偏りなく画素の出力電圧を測定する、画素の出力電圧を読み取るための装置を構成する。画素の2つの出力スイッチT3aとT3b、及び2つの導体Col_aとCol_bの設置は、それゆえ考えられる画素がそれにつながれる導体の終端部に位置する読み取り回路Sへと画素から行く経路上の、抵抗降下から解放されることを可能にする。図3は、2行と2列のマトリックスを含む図2の画像装置の1つの変形を表わす。図1のように、感光素子を形成する光ダイオードD、光ダイオードDの陰極電圧の再初期化を可能にするトランジスタT1、及びそれぞれCol_a及びCol_bである2つの導体への画素の接続を確実にする、画素の2つの出力スイッチT3a及びT3bが図2の各画素内に見出される。この変形において、トランジスタT2の置き換えとなるトランジスタT2’は、光ダイオードDの陰極に存在する電圧の増幅を可能にする。このタイプの画素は、増幅器画素と呼ばれ、文献においてChargeTransImpedanceAmplifier容量性の相互インピーダンス増幅器を表わすCTIA画素の名称で、よく知られている。画素の各々において、フィードバックコンデンサCcrがトランジスタT2’のゲートとドレイン間に配置される。光ダイオードDによって届けられる電荷は、画素が選択されるとき、画素の読み取り段階の間、フィードバックコンデンサCcr上に位置する。2つの出力スイッチT3a及びT3bの共通のポイント2つのトランジスタT3a及びT3bのドレインは、T2’のドレインにつながれる。このポイントは、スイッチT3a及びT3bが選択信号Phi_lineの動作の下で閉じられるとき、2つの導体Col_a及びCol_bに接続され得る画素のノードを形成する。トランジスタT2’のソースは、一般に装置のアースである電圧Vssにつながれる。トランジスタT1は、画素の再初期化の間、フィードバックコンデンサCcrを短絡させることを可能にする。トランジスタT1とT2’のドレインはつながれ、トランジスタT1のソースは光ダイオードDの陰極につながれる。トランジスタT1は、そのゲートに加えられる制御信号Phi_ranにより制御される。画素の列に共通のトランジスタT4は、ここではPチャンネルトランジスタである。そのドレインは電流供給導体Col_aにつながれ、そのソースは電圧源Vddにつながれ、そのゲートは電圧Vpolにつながれる。トランジスタT2に対するバイアス電流は、図3の左上部に位置する座標1,1を有する画素に関して、図3内に点線で表わされ、トランジスタT2、T3a、及びT4内を流れる。図2の変形のように、この電流は電流供給導体Col_a内を流れ、データ導体Col_b内を流れない。図2及び3のレイアウトにおいて、トランジスタT4により行われる電流発生器の機能もまた、さらに一層複雑なレイアウトによっても行われ得る。電流源トランジスタT4が、列の読み取りと並行して、これらの同じ列へと連続的に電流の向きを切り換える条件で、マトリックス全体に対して単一の電流源トランジスタT4を用いることもまた可能である。トランジスタT4が非飽和になること、及び次にそれらの電流源機能を失うことを防ぐために、様々な電流供給導体Col_aにおける電圧降下を低減することが必要ゆえ、図2及び3に示されている解決策は、それにもかかわらず限界を示す。電圧降下におけるこの低減は、この導体を形成する導電路の幅の増加によって、単位長さ当たりの抵抗Ra_pixを減らすことにより行われ、それにより電流供給導体Col_aに関係する浮遊容量を増大させる。今、アドレス指定が1つの行から次の行へと移るとき、或る列に接続された新たな画素の出力電圧が、前の画素の出力電圧とは非常に異なることがあり得る。そのとき、2つの導体Col_a及びCol_bを新たな電圧値へ充電することが必要である。そしてこれを速くするため、これは電流発生器T4が強力であることを必要とし、それによって電流消費を作り出し、我々が避けたかったことであるのに反して、それは様々な電流供給導体Col_aにおける抵抗降下も更にまた作り出す。読み取り段階の間、電流供給導体Col_aの浮遊容量は、マトリックスの1つの行から別の行へ移るための速度を遅くすることを必要にし、それはマトリックスの読み取り時間を増大させる。図4の実施形態は、この問題を解決することを可能にする。図2のレイアウトに関連して、各画素において新しいトランジスタT5が、トランジスタT2のソースとスイッチT3aとの間に挿入される。そのドレインはトランジスタT2のソースにつながれ、そのソースはトランジスタT3aのドレインにつながれる。様々な画素のトランジスタT5のゲートは、同一の電圧VpolGへ一緒に接続される。この電圧は何ら電流を供給せず、従って行導体、列導体、又はゲート別のいずれかで経路を指定され得る。この経路指定は図4に示されていない。電圧VpolGは、トランジスタT5が共通ゲートにおいてバイアスをかけられるようなやり方で選ばれる。より正確には、トランジスタT5は飽和モードで動作する。電圧発生器T4により放出される電子束は、トランジスタT2へと運ばれなければならない。それはマトリックスを支持する基板上の、電流供給導体Col_aの寸法に応じて、及びトランジスタT4により放出される電子束に応じて、そのソース、従って電流供給導体Col_aの電位を固定する。電圧VpolGは、そこから推定されるトランジスタT4のドレインの電位が、トランジスタT4にとって、それゆえ飽和モードに留まり、従ってその電流発生器の機能を満たすのに十分なままであるように、低すぎてはならない。トランジスタT5はそれゆえ、その飽和状態のために、そのドレイン電圧に対するそのソース電圧の、一定の電圧範囲における独立性を確保する。そのドレイン電圧、すなわちトランジスタT2のソースの電位、及び従ってデータ導体Col_bの電位は、それゆえ電流供給導体Col_aの電位とは無関係になる。画素の出力ノード、すなわちトランジスタT2のソースから見たトランジスタT5は、電流源として振る舞う。それは各画素のレベルにおいて、トランジスタT4により確保された電流発生器の機能を局部的に取り去る。電流供給導体Col_aの電位は、読み取られる画素の光ダイオードDの陰極電位に依存しない。電流供給導体Col_aの電位は、その電流供給導体Col_aを形成する導体の単位長さ当たりの抵抗値を介して、マトリックスから読み取られる画素の高さ:n×Ra_pixに依存する。しかし、この変動は読み取られる画素の光ダイオードDの陰極電位に依存し、図2及び3において示される第一の実施形態に反し、この変動は1つの行から次の行へと渡る時には小さい。図4の実施形態において、1つの行から次の行へと渡る時に、電流供給導体Col_a上で運ばれるべき電荷量は、それゆえ小さい。従って幅の広いトラックを設計することが可能であり、それはマトリックスの読み取り速度を損なう、この幅広いトラックに起因する容量性の影響無しに、抵抗降下を低減するであろう。同一の列に対して読み取られる2つの連続する画素の情報がどうであろうと、このトランジスタT5とそのバイアス状態を介して、マトリックスのアドレス指定が1つの行から次の行へと移る時、殆ど同一の電位が電流供給導体Col_a上でそれゆえ得られる。すなわち、それは探し求めていたものである。画素のノードの電位を、図3において示されている変形において、トランジスタT5を用いて具現化されている、電流供給導体Col_aに沿った画素の位置に対して無関係にするための手段を実施することは勿論可能である。"