"窒化物半導体の半導体装置を製造する方法であって、絶縁ゲートを形成する工程を備えており、前記絶縁ゲートを形成する工程は、窒化物半導体層上にアモルファスの酸化シリコン膜を形成するステップと、前記酸化シリコン膜の下方に位置する前記窒化物半導体層を熱酸化するステップと、前記酸化シリコン膜上にゲート電極を形成するステップと、を有する製造方法。絶縁ゲートを備えた窒化物半導体の半導体装置であって、前記絶縁ゲートは、窒化物半導体層上に設けられているアモルファスの酸化シリコン膜と、前記酸化シリコン膜上に設けられているゲート電極と、を有しており、前記ゲート電極に対向する前記窒化物半導体層が酸化されている半導体装置。しかしながら、特許文献1の技術では、熱酸化処理を実施したときに、シリコン膜が多結晶の酸化シリコンに改質される。多結晶の酸化シリコンは、不均一に形成される粒界を有している。このため、窒化物半導体層に導入される酸素は、不均一な粒界を介して窒化物半導体層に導入されるので、窒化物半導体層に導入される酸素の分布が不均一になる。この結果、窒化物半導体層が熱酸化されて形成される熱酸化膜は、ある部分では厚く形成され、ある部分では薄く形成される。このような不均一な状態で熱酸化膜が形成されると、絶縁ゲートの特性がばらつき易いという問題がある。本明細書で開示される技術は、特性ばらつきが抑制された絶縁ゲートを備えた窒化物半導体の半導体装置の製造方法、及びそのように製造された半導体装置を提供することを目的としている。本明細書で開示される技術は、窒化物半導体の半導体装置を製造する方法に具現化される。ここで、窒化物半導体は、InXGaYAl1-X-YN0≦X≦1、0≦Y≦1、0≦XY≦1の一般式で表される材料であるのが望ましい。この製造方法は、絶縁ゲートを形成する工程を備えている。絶縁ゲートを形成する工程は、窒化物半導体層上にアモルファスの酸化シリコン膜を形成するステップと、酸化シリコン膜の下方に位置する窒化物半導体層を熱酸化するステップと、酸化シリコン膜上にゲート電極を形成するステップとを有する。この製造方法では、アモルファスの酸化シリコン膜を用いることを特徴としている。アモルファスの酸化シリコンは熱に対して安定しており、窒化物半導体を熱酸化するステップにおいても、アモルファスの状態が維持される。このため、アモルファスの酸化シリコン膜を越えて窒化物半導体層に導入される酸素は、均一な分布を有する。この結果、窒化物半導体層が熱酸化されて形成される熱酸化膜の厚みも均一な状態で形成されるので、特性ばらつきが抑えられた絶縁ゲートが形成される。本明細書で開示される技術は、絶縁ゲートを備えた窒化物半導体の半導体装置に具現化される。この半導体装置の絶縁ゲートは、窒化物半導体層上に設けられているアモルファスの酸化シリコン膜と、酸化シリコン膜上に設けられているゲート電極を有している。ここで、ゲート電極に対向する窒化物半導体層が酸化されていることを特徴としている。このような形態の半導体装置は、本明細書で開示される技術が適用されたことを反映している。本明細書で開示される技術によると、特性ばらつきが抑制された絶縁ゲートを備えた窒化物半導体の半導体装置を提供することができる。このため、本明細書で開示される技術によると、歩留まりを向上させることができる。第1製造方法以下、図1~7を参照して、プレーナー型の絶縁ゲートを備えた高電子移動度トランジスタHEMTHighElectronMobilityTransistorの製造方法を例示する。まず、図1に示されるように、窒化物半導体層1を用意する。窒化物半導体層1は、ノンドープの窒化ガリウムの電子走行層1Aと、ノンドープの窒化アルミニウムガリウムの電子供給層1Bを有している。電子走行層1Aと電子供給層1Bは、有機金属気相成長法MOCVDMetalOrganicChemicalVaporDepositionを利用して、図示しない基板上に結晶成長して形成されている。電子走行層1Aの厚みは、約1~2μmであるのが望ましい。一例では、電子走行層1Aの厚みは、約1.5μmである。電子供給層1Bのアルミニウムの組成比は約10~30であり、その厚みは約10~50nmであるのが望ましい。一例では、電子供給層1Bのアルミニウムの組成比が約25であり、その厚みが約25nmである。電子供給層1Bのバンドギャップは電子走行層1Aのバンドギャップよりも大きい。このため、電子走行層1Aと電子供給層1Bのヘテロ接合面には、2次元電子ガス2DEGが形成される。次に、図2に示されるように、CVD法ChemicalVaporDepositionを利用して、窒化物半導体層1上にアモルファスの酸化シリコン膜2を形成する。酸化シリコン膜2は、一例では、HTO膜HighTemperatureOxide,USG膜UndopedSilicaGlass,又はNSG膜NonedopedSilicaGlassである。具体的には、HTO膜を形成する場合、SiH4とN2Oの混合ガスを用いて成長温度が約800°Cの条件が望ましく、USG膜を形成する場合、TEOSテトラエトキシシランとO2の混合ガスを用いて成長温度が約400°Cの条件が望ましく、NSG膜を形成する場合、SiH4とN2Oの混合ガスを用いて成長温度が約400°Cの条件が望ましい。次に、図3に示されるように、CVD法を利用して、酸化シリコン膜2上に窒化シリコン膜3を形成する。窒化シリコン膜3は、後述の熱酸化処理において保護膜として機能する。次に、図4に示されるように、ドライエッチング技術を利用して、窒化シリコン膜3の一部を除去し、開口4を形成する。開口4は、絶縁ゲートを形成する位置に対応して形成される。次に、図5に示されるように、熱酸化処理技術を利用して、電子供給層1Bの一部を熱酸化し、熱酸化膜5化学式はAlGaONを形成する。熱酸化処理は、窒化シリコン膜3の開口4に対応する位置に存在する電子供給層1Bに対して選択的に実施される。一例では、熱酸化処理の条件は、約900°C、20分である。この条件によると、電子供給層1Bは、その厚みと同等の25nmが熱酸化される。この熱酸化処理では、酸化剤である酸素が酸化シリコン膜2を越えて電子供給層1Bに導入される。酸化シリコン膜2はアモルファスであり、熱に対して安定である。このため、熱酸化処理が実施されている期間において酸化シリコン膜2は安定しているので、その酸化シリコン膜2を越えて電子供給層1Bに導入される酸素の分布が均一化される。この結果、電子供給層1Bの熱酸化膜5は、面方向のいずれにおいても一定の厚みを有するように形成される。次に、図6に示されるように、ドライエッチング技術を利用して酸化シリコン膜2と窒化シリコン膜3の一部を除去した後に、CVD法を利用してドレイン電極6とソース電極7を形成する。一例では、ドレイン電極6とソース電極7には、バナジウムVとアルミニウムAlとモリブテンMoの積層電極が用いられる。必要に応じて、約600°C、5分のシンタ処理を実施し、積層電極のオーミック性を向上させてもよい。次に、図7に示されるように、CVD法を利用して、窒化シリコン膜3の開口4にゲート電極8を充填する。一例では、ゲート電極8には、ニッケルNiとアルミニウムAlの積層電極が用いられる。このような工程を経て、プレーナー型の絶縁ゲートを備えたノーマリオフ型の高電子移動度トランジスタが製造される。このように製造される高電子移動度トランジスタでは、ゲート電極8の下方に存在する熱酸化膜5及び酸化シリコン膜2の一部が、ゲート絶縁膜として機能する。この例では、ゲート絶縁膜が2種類の絶縁膜が積層して構成されている。熱酸化膜5は、熱酸化によって形成されているので、窒化物半導体層1との界面の状態が良好であり、低い界面準位を有している。また、熱酸化膜5と酸化シリコン膜2の界面も、酸化シリコン膜2が熱酸化処理前に堆積されているので、良好な状態であり、低い界面準位である。このように、熱酸化膜5及び酸化シリコン膜2の一部で形成されるゲート絶縁膜は、リーク電流を良好に抑えることができる。また、このゲート絶縁膜では、酸化シリコン膜2の厚みを厚くすることによって、容易に高耐圧化を実現することができる。第2製造方法以下、図8~15を参照して、トレンチ型の絶縁ゲートを備えた高電子移動度トランジスタの製造方法を例示する。まず、図8に示されるように、窒化物半導体層10を用意する。窒化物半導体層10は、ノンドープの窒化ガリウムの電子走行層10Aと、ノンドープの窒化アルミニウムガリウムの電子供給層10Bを有している。電子走行層10Aと電子供給層10Bは、有機金属気相成長法を利用して、図示しない基板上に結晶成長して形成されている。電子走行層10Aの厚みは、約1~2μmであるのが望ましい。一例では、電子走行層10Aの厚みは、約1.5μmである。電子供給層10Bのアルミニウムの組成比は約10~30であり、その厚みは約10~50nmであるのが望ましい。一例では、電子供給層10Bのアルミニウムの組成比が約25であり、その厚みが約25nmである。電子供給層10Bのバンドギャップは電子走行層10Aのバンドギャップよりも大きい。このため、電子走行層10Aと電子供給層10Bのヘテロ接合面には、2次元電子ガス2DEGが形成される。次に、図9に示されるように、ドライエッチング技術を利用して電子供給層10Bの一部を除去し、トレンチ14を形成する。トレンチ14は、絶縁ゲートを形成する位置に対応して形成される。この例では、トレンチ14の下方に電子供給層10Bの一部が残存しているが、必要に応じて、トレンチ14が電子走行層10Aに達するように形成されていてもよい。次に、図10に示されるように、CVD法を利用して、窒化物半導体層10上にアモルファスの酸化シリコン膜12を形成する。酸化シリコン膜12は、一例では、HTO膜HighTemperatureOxide,USG膜UndopedSilicaGlass,又はNSG膜NonedopedSilicaGlassである。具体的には、HTO膜を形成する場合、SiH4とN2Oの混合ガスを用いて成長温度が約800°Cの条件が望ましく、USG膜を形成する場合、TEOSテトラエトキシシランとO2の混合ガスを用いて成長温度が約400°Cの条件が望ましく、NSG膜を形成する場合、SiH4とN2Oの混合ガスを用いて成長温度が約400°Cの条件が望ましい。次に、図11に示されるように、CVD法を利用して、酸化シリコン膜12上に窒化シリコン膜13を形成する。窒化シリコン膜13は、後述の熱酸化処理において保護膜として機能する。次に、図12に示されるように、ドライエッチング技術を利用して、トレンチ14に対応して設けられている窒化シリコン膜13の一部を除去する。次に、図13に示されるように、熱酸化処理技術を利用して、電子供給層10Bの一部を熱酸化し、熱酸化膜15を形成する。熱酸化処理は、トレンチ14に対応する位置に存在する電子供給層10Bに対して選択的に実施される。一例では、熱酸化処理の条件は、約900°C、約4分である。この条件では、電子供給層10Bは、残存する厚みと同等の約5nmが熱酸化される。この熱酸化処理では、酸化剤である酸素が酸化シリコン膜12を越えて電子供給層10Bに導入される。酸化シリコン膜12はアモルファスであり、熱に対して安定である。このため、熱酸化処理が実施されている期間において酸化シリコン膜12は安定しているので、その酸化シリコン膜12を越えて電子供給層10Bに導入される酸素の分布が均一化される。この結果、電子供給層10Bの熱酸化膜15は、面方向のいずれにおいても一定の厚みを有するように形成される。次に、図14に示されるように、ドライエッチング技術を利用して酸化シリコン膜12と窒化シリコン膜13の一部を除去した後に、CVD法を利用してドレイン電極16とソース電極17を形成する。一例では、ドレイン電極16とソース電極17には、バナジウムVとアルミニウムAlとモリブテンMoの積層電極が用いられる。必要に応じて、約600°C、5分のシンタ処理を実施し、積層電極のオーミック性を向上させてもよい。次に、図15に示されるように、CVD法を利用して、トレンチ14にゲート電極18を充填する。一例では、ゲート電極18には、ニッケルNiとアルミニウムAlの積層電極が用いられる。このような工程を経て、トレンチ型の絶縁ゲートを備えたノーマリオフ型の高電子移動度トランジスタが製造される。このように製造される高電子移動度トランジスタでは、ゲート電極18の下方に存在する熱酸化膜15及び酸化シリコン膜12の一部が、ゲート絶縁膜として機能する。この例では、ゲート絶縁膜が2種類の絶縁膜が積層して構成されている。熱酸化膜15は、熱酸化によって形成されているので、窒化物半導体層10との界面の状態が良好であり、低い界面準位を有している。また、熱酸化膜15と酸化シリコン膜12の界面も、酸化シリコン膜12が熱酸化処理前に堆積されているので、良好な状態であり、低い界面準位である。このように、熱酸化膜15及び酸化シリコン膜12の一部で形成されるゲート絶縁膜は、リーク電流を良好に抑えることができる。また、このゲート絶縁膜では、酸化シリコン膜12の厚みを厚くすることによって、容易に高耐圧化を実現することができる。以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。例えば、電子供給層1B,10B上にノンドープの窒化ガリウムのキャップ層を約2~5nmの厚みで形成してもよい。キャップ層を設けることで、コラプス現象を抑えることができる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。"