"基板と、前記基板の上方に形成され、空洞部を画成する被覆構造体と、前記空洞部に収容されたヒューズ素子と、を含み、前記被覆構造体は、導電層を有し、前記ヒューズ素子の材質は、前記導電層の材質と同じである、半導体装置。請求項1において、前記ヒューズ素子は、前記空洞部に複数収容されている、半導体装置。請求項2において、さらに、隣り合う前記ヒューズ素子の間を仕切る壁部を含む、半導体装置。請求項1ないし3のいずれか1項において、前記空洞部は、減圧状態である、半導体装置。請求項1ないし4のいずれか1項において、前記ヒューズ素子は、前記基板と離間している、半導体装置。請求項1ないし5のいずれか1項において、前記導電層は、平面視において、前記空洞部を囲む、半導体装置。しかしながら、層間絶縁層中に形成されたヒューズ素子では、ヒューズ素子を溶断させる際にヒューズ素子が発する熱が層間絶縁層に吸収され、溶断させるために必要な電流量が増えてしまう場合がある。このため、溶断させるために必要な電流量や時間が変動してしまい、ヒューズ素子の特性が安定しないという問題が生じる場合がある。本発明のいくつかの態様に係る目的の1つは、特性の安定したヒューズ素子を有する半導体装置を提供することにある。本発明に係る半導体装置は、基板と、前記基板の上方に形成され、空洞部を画成する被覆構造体と、前記空洞部に収容されたヒューズ素子と、を含み、前記被覆構造体は、導電層を有し、前記ヒューズ素子の材質は、前記導電層の材質と同じである。このような半導体装置によれば、ヒューズ素子が空洞部に収容されているため、ヒューズ素子を溶断させる際にヒューズ素子が発する熱を逃げにくくすることができる。したがって、ヒューズ素子の特性を安定させることができる。なお、本発明に係る記載では、上方という文言を、例えば、特定のもの以下、Aというの上方に他の特定のもの以下、Bというを形成するなどと用いる場合に、A上に直接Bを形成するような場合と、A上に他のものを介してBを形成するような場合とが含まれるものとして、上方という文言を用いている。本発明に係る半導体装置において、前記ヒューズ素子は、前記空洞部に複数収容されていてもよい。本発明に係る半導体装置において、さらに、隣り合う前記ヒューズ素子の間を仕切る壁部を含んでいてもよい。このような半導体装置によれば、溶断したヒューズ素子が飛散して他のヒューズ素子に付着することを防ぐことができる。本発明に係る半導体装置において、前記空洞部は、減圧状態であってもよい。このような半導体装置によれば、ヒューズ素子が発する熱を逃げにくくすることができる。したがって、よりヒューズ素子の特性を安定させることができる。本発明に係る半導体装置において、前記ヒューズ素子は、前記基板と離間していてもよい。このような半導体装置によれば、ヒューズ素子が発する熱を逃げにくくすることができる。したがって、よりヒューズ素子の特性を安定させることができる。本発明に係る半導体装置において、前記導電層は、平面視において、前記空洞部を囲んでいてもよい。以下、本発明の好適な実施形態について、図面を参照しながら説明する。1.第1実施形態1.1.半導体装置まず、第1実施形態に係る半導体装置について、図面を参照しながら説明する。図1は、本実施形態に係る半導体装置100の回路図である。図2は、半導体装置100を模式的に示す平面図である。図3は、半導体装置100を模式的に示す断面図である。なお、図3は、図2のIII-III線断面図である。また、図2では、便宜上、基板10、下地層11、第1被覆層32、第2被覆層34、層間絶縁層36a,36b,36c、および保護膜50,52の図示を省略している。半導体装置100は、図1~図3に示すように、基板10と、空洞部20と、被覆構造体30と、ヒューズ素子40a,40b,40cと、保護膜50,52と、抵抗器R1,R2,R3,R4と、を含む。半導体装置100は、図1に示すように、入力された電圧VDDに比例した電圧VOUTを発生させることができる抵抗分圧回路を有している。半導体装置100では、ヒューズ素子40a,40b,40cによって抵抗器R2,R3,R4を選択することにより、所望の電圧VOUTを得ることができる。基板10としては、例えば、シリコン基板等の半導体基板を用いることができる。基板10として、セラミックス基板、ガラス基板、サファイア基板、合成樹脂基板などの各種の基板を用いてもよい。基板10上には、図3に示すように、下地層11が形成されている。下地層11は、例えば、基板10側から酸化シリコン層、窒化シリコン層をこの順で積層した積層構造を有している。被覆構造体30は、図3に示すように、基板10の上方に形成され、空洞部20を画成している。被覆構造体30は、包囲壁ガードリング30a,30b,30c,30dと、被覆層32,34と、層間絶縁層36a,36b,36cと、を有している。包囲壁30a,30b,30c,30dは、基板10の上方に形成されている。第1包囲壁30aは、下地層11上に設けられている。第2包囲壁30bは、第1包囲壁30a上に設けられ、第3包囲壁30cは、第2包囲壁30b上に設けられ、第4包囲壁30dは、第3包囲壁30c上に設けられている。各包囲壁30a,30b,30c,30dは、導電層からなる。第1包囲壁30aの材質は、例えば、所定の不純物がドープされることにより導電性が付与された多結晶シリコンであり、第2~第4包囲壁30b,30c,30dの材質は、例えば、アルミニウム、銅、タングステン、チタンなどの金属やその合金である。包囲壁30a,30b,30c,30dは、図2に示すように、平面視において、空洞部20を囲むように形成されている。包囲壁30a,30b,30c,30dの形状は、平面視において、空洞部20を囲む形状であれば特に限定されず、例えば、円形状、多角形状などである。包囲壁30a,30b,30c,30dは、導電接続されており、空洞部20を囲む一体的な側壁を構成している。包囲壁30a,30b,30c,30dは、図2に示すように、配線42を避けて形成されている。なお、図2および図3の例では、配線42および包囲壁30a,30b,30c,30d以外の他の配線や抵抗器R1,R2,R3,R4は図示されていないが、基板10上および層間絶縁層36a、36b、36c中には、その他の配線や抵抗器R1,R2,R3,R4が形成される。第1被覆層32は、空洞部20の上方を覆っている。第1被覆層32には、貫通孔33が形成されている。貫通孔33の数は、特に限定されない。第1被覆層32は、例えば、第4包囲壁30dと一体的に形成される。第1被覆層32は、例えば、チタン層、窒化チタン層、アルミ-銅合金層、窒化チタン層がこの順で積層された積層構造を有する。第1被覆層32の膜厚は、例えば、数百nm程度である。包囲壁30a,30b,30c,30dおよび第1被覆層32には、一定の電位例えば、接地電位が与えられることが望ましい。これにより、包囲壁30a,30b,30c,30dおよび第1被覆層32を電磁シールドとして機能させることができる。第2被覆層34は、第1被覆層32上に形成されている。第2被覆層34は、第1被覆層32の貫通孔33を塞いでいる。第2被覆層34の材質としては、例えば、アルミ、チタン、タングステン等の金属を挙げることができる。第2被覆層34の膜厚は、例えば、3μm程度である。第1被覆層32および第2被覆層34は、空洞部20を上方から覆って空洞部20を封止する封止部材として機能することができる。層間絶縁層36a,36b,36cは、基板10の上方に形成されている。層間絶縁層36a,36b,36cは、図示の例では、3層であるが、その積層数は特に限定されない。層間絶縁層36a,36b,36cは、平面視において、空洞部20を囲むように形成されている。層間絶縁層36a,36b,36cの材質は、例えば、酸化シリコン等である。空洞部20は、被覆構造体30および下地層11によって囲まれた領域である。空洞部20には、第1ヒューズ素子40a、第2ヒューズ素子40b、および第3ヒューズ素子40cが収容されている。図示の例では、空洞部20には、3つのヒューズ素子40a,40b,40cが収容されているが、その数は限定されない。空洞部20は、例えば、減圧状態である。ヒューズ素子40a,40b,40cは、例えば、線状または板状の導体からなり、一定以上の電流溶断電流が流れることによって、ヒューズ素子40a,40b,40c自体の発する熱で溶断するように設けられた可溶体である。ヒューズ素子40a,40b,40cは、配線42と電気的に接続されており、配線42によって溶断電流が供給される。ヒューズ素子40a,40b,40cの幅は、図2に示すように、平面視において、配線42の幅よりも小さい。配線42は、ヒューズ素子40a,40b,40cに溶断電流を供給するための配線である。配線42は、空洞部20の外に設けられたパッド図示しないと電気的に接続されている。配線42は、パッドから電流が供給されることで、ヒューズ素子40a,40b,40cに溶断電流を供給することができる。ヒューズ素子40a,40b,40cは、図2および図3に示すように、配線42によって支持されており、空洞部20内において、下地層11基板10と離間している。すなわち、ヒューズ素子40a,40b,40cは、配線42以外の部材と接していない。ヒューズ素子40a,40b,40cの高さ基板10の上面からの距離は、図3の例では、第1層間絶縁層36aの上面の高さと同じである。後述する製造工程で説明するように、ヒューズ素子40a,40b,40cと第2包囲壁30bとは、同じ導電層から形成される。すなわち、ヒューズ素子40a,40b,40cの材質は、第2包囲壁30bを構成する導電層と同じ材質である。なお、ヒューズ素子40a,40b,40cの高さが、第2層間絶縁層36bの上面の高さと同じであり、ヒューズ素子40a,40b,40cの材質が、第3包囲壁30cを構成する導電層と同じ材質であってもよい。なお、図示の例では、配線42およびヒューズ素子40a,40b,40cが、下地層11と接していないが、配線42は下地層11と接していてもよい。その場合、配線42は、ヒューズ素子40a,40b,40cを下地層11と離間させるための支持部材を有していてもよい。図4は、半導体装置100の配線42を模式的に示す断面図である。図5は、半導体装置100の第2ヒューズ素子40bを模式的に示す断面図である。なお、図4は、図2のIV-IV線断面図であり、図5は、図2のV-V線断面図である。配線42は、図4に示すように、第1層46と、第1層46を挟む第2層48と、を有する。また、第2ヒューズ素子40bは、図5に示すように、第1層46を有する。図示の例では、第2ヒューズ素子40bの膜厚は、配線42の膜厚よりも第2層48の膜厚分だけ薄い。第1層46の材質は、例えば、アルミ-銅合金であり、第2層48の材質は、例えば、窒化チタンである。このように配線42が融点の高い窒化チタンからなる第2層48を有し、第2ヒューズ素子40bが第2層48を有していないため、第2ヒューズ素子40bを配線42と比べて溶断しやすくすることができる。なお、ここでは、第2ヒューズ素子40bについて説明したが、第1ヒューズ素子40aおよび第3ヒューズ素子40cも同様の構造を有していてもよい。第1保護膜50は、図3に示すように、第1被覆層32上および第3層間絶縁層36c上に形成されている。第1保護膜50の材質は、例えば、酸化シリコンである。第2保護膜52は、第1保護膜50上に形成されている。第2保護膜52の材質は、例えば、窒化シリコンである。半導体装置100は、例えば、以下の特徴を有する。半導体装置100では、ヒューズ素子40a,40b,40cが、空洞部20に収容されている。さらに、ヒューズ素子40a,40b,40cが、下地層11基板10と離間して設けられている。すなわち、半導体装置100によれば、ヒューズ素子40a,40b,40cを配線42以外の他の部材と接しないように設けることができる。例えば、層間絶縁層中にヒューズ素子を設けた場合、ヒューズ素子は、層間絶縁層によって覆われる。このため、ヒューズ素子を溶断させる際にヒューズ素子が発する熱が層間絶縁層に吸収されて溶断電流が増大したり、ヒューズ素子が層間絶縁層に押さえ込まれて、所定の電流が流れても溶断されなかったりする場合がある。したがって、ヒューズ素子を溶断させるために必要な電流量や時間が変動してしまい、安定した特性が得られない場合がある。これに対し、半導体装置100では、ヒューズ素子40a,40b,40cを配線42以外の他の部材とは接しないように設けることができる。そのため、ヒューズ素子40a,40b,40cを溶断させる際にヒューズ素子40a,40b,40cが発する熱を逃げにくくすることができ、かつヒューズ素子40a,40b,40cを押さえ込む部材がないため、ヒューズ素子40a,40b,40cを所定の電流で確実に溶断させることができる。したがって、半導体装置100によれば、ヒューズ素子の特性を安定させることができる。さらに、例えば、層間絶縁層中にヒューズ素子を設けた場合には、ヒューズ素子を溶断させることにより、層間絶縁層や、配線を保護するための保護膜が破壊され、層間絶縁層中に形成された他の配線が壊れたり、当該他の配線が露出して腐食したりする場合がある。半導体装置100では、ヒューズ素子40a,40b,40cが空洞部20に収容されているため、このような問題が生じない。したがって、信頼性を向上させることができる。さらに、例えば、層間絶縁層中に形成された配線を保護するためのガードリングが不要となる。半導体装置100によれば、空洞部20が減圧状態であるため、ヒューズ素子40a,40b,40cを溶断させる際にヒューズ素子40a,40b,40cが発する熱を逃げにくくすることができる。したがって、よりヒューズ素子40a,40b,40cの特性を安定させることができる。1.2.半導体装置の製造方法次に、本実施形態に係る半導体装置100の製造方法について、図面を参照しながら説明する。図6~図8は、半導体装置100の製造工程を模式的に示す断面図である。なお、図6~図8は、図3に対応している。図6に示すように、基板10にヒューズ素子40a、40b、40c、包囲壁30a,30b,30c,30d、層間絶縁層36a、36b、36c、被覆層32,34、保護膜50,52を形成する。まず、下地層11上に第1包囲壁30aを形成する。第1包囲壁30aは、例えば、CVD法やスパッタ法などによる成膜処理と、フォトリソグラフィー等のパターニング処理により形成される。次に、下地層11上および第1包囲壁30a上に第1層間絶縁層36aを形成する。第1層間絶縁層36aは、例えば、CVD法や塗布スピンコート法などにより形成される。次に、第2包囲壁30b、ヒューズ素子40a,40b,40cおよび配線42を形成する。まず、第1層間絶縁層36aをパターニングして第1層間絶縁層36aを貫通する溝を形成し、その後、CVD法やスパッタ法などにより第1層間絶縁層36a上および当該溝に導電層を成膜する。この導電層をパターニングすることにより、第2包囲壁30b、ヒューズ素子40a,40b,40cおよび配線42が形成される。次に、第2層間絶縁層36b、第3包囲壁30c、第3層間絶縁層36c、第4包囲壁30d、第1被覆層32を、第1層間絶縁層36aおよび第2包囲壁30bと同様に形成する。なお、第1被覆層32には、貫通孔33が形成される。次に、第3層間絶縁層36c上に第1保護膜50および第2保護膜52をこの順で成膜する。保護膜50,52は、CVD法やスパッタ法などにより成膜される。なお、図示はしないが、包囲壁30a,30b,30c,30dを形成する工程において、配線42およびヒューズ素子40a,40b,40c以外の他の配線や抵抗器R1,R2,R3,R4が形成されてもよい。図7に示すように、保護膜50,52をエッチングして、第1被覆層32に形成された貫通孔33を露出させる。具体的には、まず、レジスト図示しないを第2保護膜52上に塗布し、その後、露光、現像して保護膜50,52のエッチング領域を露出させる。次に、保護膜50,52をエッチングして貫通孔33を露出させ、その後、レジストを剥離する。図8に示すように、貫通孔33を介してヒューズ素子40a,40b,40cの周囲の層間絶縁層36a,36b,36cを除去し、空洞部20を形成する。具体的には、まず、保護膜50,52を覆うレジスト2を形成する。次に、例えば、フッ化水素酸や緩衝フッ酸フッ化水素酸とフッ化アンモニウムの混合液などを用いたウエットエッチング、または、フッ化水素系のガスなどを用いたドライエッチングにより、ヒューズ素子40a,40b,40cの周囲の層間絶縁層36a,36b,36cを除去して、空洞部20を形成する。包囲壁30a,30b,30c,30dおよび第1被覆層32が、このエッチング工程において層間絶縁層36a、36b、36cと比べてエッチングレートの低い材料で形成されることにより、エッチングストッパーとして機能する。図3に示すように、第1被覆層32上に第2被覆層34を形成する。第2被覆層34は、少なくとも第1被覆層32の貫通孔33上に形成される。これにより、貫通孔33を塞ぐことができ、空洞部20を封止することができる。第2被覆層34は、例えば、スパッタ法、CVD法などの気相成長法により形成される。これにより、空洞部20を減圧状態のまま封止することができる。以上の工程により、半導体装置100を製造することができる。1.3.変形例次に、本実施形態の変形例に係る半導体装置について、図面を参照しながら説明する。以下、本実施形態の変形例に係る半導体装置において、半導体装置100の構成部材と同様の機能を有する部材については同一の符号を付し、その詳細な説明を省略する。1第1変形例まず、本実施形態の第1変形例に係る半導体装置について説明する。図9は、第1変形例に係る半導体装置200を模式的に示す断面図である。上述した半導体装置100の例では、ヒューズ素子40a,40b,40cが、下地層11と離間して形成されていた。これに対し、半導体装置200では、図9に示すように、ヒューズ素子40a,40b,40cが、下地層11上に形成されている。半導体装置200では、ヒューズ素子40a,40b,40cが下地層11で支持されるため、半導体装置100の例と比べて、衝撃に強く、信頼性を高めることができる。ヒューズ素子40a,40b,40cの材質は、第1包囲壁30aを構成する導電層と同じ材質である。すなわち、ヒューズ素子40a,40b,40cの材質は、例えば、所定の不純物がドープされることにより導電性が付与された多結晶シリコンである。半導体装置200によれば、半導体装置100と同様に、例えば、層間絶縁層中にヒューズ素子を設けた場合と比べて、ヒューズ素子の特性を安定させることができる。2第2変形例次に、本実施形態の第2変形例に係る半導体装置について説明する。図10は、第2変形例に係る半導体装置300を模式的に示す平面図である。図11は、半導体装置300を模式的に示す断面図である。なお、図11は、図10のXI-XI線断面図である。また、図10では、便宜上、基板10、下地層11、層間絶縁層36a,36b,36c、第1被覆層32、第2被覆層34、および保護膜50,52の図示を省略している。半導体装置200は、図10および図11に示すように、隣り合うヒューズ素子40a,40b,40c間を仕切る壁部310を有することができる。壁部310は、図10に示すように、隣り合うヒューズ素子40a,40b,40cの間に形成されている。壁部310は、図11に示すように、下地層11上に形成された第1部分310aと、第1部分310a上に形成された第2部分310bと、第2部分310b上に形成された第3部分310cと、を有している。第1部分310a、第2部分310b、および第3部分310cは、一体的に形成されている。壁部310の高さ壁部310の上面と基板10との間の距離は、例えば、ヒューズ素子40a,40b,40cの高さヒューズ素子の上面と基板10との間の距離以上である。第1部分310aの材質は、例えば、所定の不純物がドープされることにより導電性が付与された多結晶シリコンであり、第2部分310bおよび第3部分310cの材質は、例えば、アルミニウム、銅、タングステン、チタンなどの金属やその合金が挙げられる。壁部310は、例えば、包囲壁30a,30b,30c,30dを形成する工程と、同一工程で形成されることができる。半導体装置300によれば、隣り合うヒューズ素子40a,40b,40cの間を仕切る壁部310を有することができる。そのため、溶断したヒューズ素子40a,40b,40cが飛散して他のヒューズ素子に付着することを防ぐことができる。これにより、ヒューズ素子40a,40b,40c間の短絡を防ぐことができる。さらに、壁部310は、被覆層32,34が変形してヒューズ素子40a,40b,40cに接触することを防ぐことができる。空洞部20は、減圧状態のため、外部との圧力差が生じる。このため、被覆層32,34は、この圧力差により変形し、ヒューズ素子40a,40b,40cに接触する場合がある。壁部310は、この変形した被覆層32,34を支持して被覆層32,34がヒューズ素子40a,40b,40cに接触することを防ぐことができる。3第3変形例次に、本実施形態の第3変形例に係る半導体装置について説明する。図12は、第3変形例に係る半導体装置400を模式的に示す断面図である。半導体装置400では、図12に示すように、第2保護膜52が第2被覆層34を覆っている。これにより、第2被覆層34を保護することができる。4第4変形例次に、本実施形態の第4変形例に係る半導体装置について説明する。図13は、第4変形例に係る半導体装置500を模式的に示す断面図である。半導体装置500では、図13に示すように、第3保護膜54が第2被覆層34を覆っている。これにより、第2被覆層34を保護することができる。第3保護膜54は、第2保護膜52上および第2被覆層34上に形成されている。第3保護膜54の材質は、例えば、酸化シリコンや窒化シリコンである。2.第2実施形態次に、第2実施形態に係る半導体装置600について説明する。図14は、本実施形態に係る半導体装置600を模式的に示す断面図である。以下、本実施形態に係る半導体装置において、半導体装置100の構成部材と同様の機能を有する部材については同一の符号を付し、その詳細な説明を省略する。半導体装置600は、図14に示すように、基板10と、空洞部20と、被覆構造体30と、ヒューズ素子40a,40b,40cと、保護膜50,52と、機能素子60と、を含む。機能素子60は、図14に示すように、ヒューズ素子40a,40b,40cが収容された空洞部20とは別の空洞部20に収容されている。機能素子60は、図示はしないが、空洞部20に3つ収容されており、それぞれ対応するヒューズ素子40a,40b,40cと電気的に接続されている。半導体装置600は、例えば、発振器を構成することができる。半導体装置600において、ヒューズ素子40a,40b,40cは、機能素子振動子60を選択するための選択部として機能する。例えば、固有振動数が互いに異なる3つの機能素子60を備えた半導体装置600を組み込んだ発振器では、ヒューズ素子40a,40b,40cによってこれらの機能素子60を選択することができるため、3つの周波数を出力することができる。また、例えば、所望の周波数に近い固有振動数を有する3つの機能素子60を備えた半導体装置600を組み込んだ発振器では、ヒューズ素子40a,40b,40cによってこれらの機能素子60を選択することができるため、より所望の周波数に近い周波数を得ることができる。そのため、周波数精度の高い発振器を得ることができる。なお、機能素子60の数は限定されず、複数の機能素子にそれぞれ対応する複数のヒューズ素子を有していればよい。機能素子60は、下地層11上に形成された固定電極62と、固定電極62と一定間隔を空けて形成された可動電極64と、を含んで構成される振動子である。可動電極64は、下地層11上に形成された固定部64aと、固定電極62に対向して配置された振動可能な可動部梁64bと、可動部64bと固定部64aを連結して支持する支持部64cとを含んで構成されている。外部の発振回路部図示しないから電極62,64間に電圧が印加されると、可動電極64は、電極62,64間に発生する静電力により振動する。固定電極62は、例えば、配線図示しないを介して、対応するヒューズ素子40a,40b,40cと電気的に接続されている。機能素子60は、外部の発振回路部に接続されている。発振回路部は、基板10上に形成されていてもよい。固定電極62および可動電極64の材質としては、例えば、所定の不純物がドープされることにより導電性が付与された多結晶シリコンが挙げられる。なお、機能素子60は、例えば、上述した振動子以外の、水晶振動子、SAW弾性表面波素子、加速度センサー、ジャイロスコープ、マイクロアクチュエーターなどの各種の機能素子であってもよい。すなわち、本実施形態の半導体装置は、空洞部20に収容されうる任意の機能素子を備えたものであればよい。半導体装置600では、半導体装置100と同様に、例えば、層間絶縁層中にヒューズ素子を設けた場合と比べて、ヒューズ素子の特性を安定させることができる。なお、上述した実施形態および変形例は一例であって、これらに限定されるわけではない。例えば、実施形態および各変形例を適宜組み合わせることも可能である。上記のように、本発明の実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できよう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。"