複数のプローブ針を有し、前記プローブ針を半導体装置の電極パッドと接続させて所定の試験を行うためのプローブカードであって、互いに異なる前記電極パッドに接続するよう配置され、対となっている差動信号入力用の第1及び第2の前記プローブ針と、互いに異なる前記電極パッドに接続するよう配置された第3及び第4の前記プローブ針、及び、前記第3及び第4のプローブ針各々と接続して前記第3及び第4のプローブ針を導通させる導通部材、を含む終端抵抗付与部材と、を有し、前記終端抵抗付与部材は、電気的にフローティングな状態となっているプローブカード。請求項1に記載のプローブカードにおいて、前記第1のプローブ針と前記第3のプローブ針は同じ前記電極パッドに接続するよう配置され、前記第2のプローブ針と前記第4のプローブ針は同じ前記電極パッドに接続するよう配置されているプローブカード。請求項1または2に記載のプローブカードにおいて、前記終端抵抗付与部材は、前記第3及び第4のプローブ針と前記導通部材とを併せて10Ω以上の抵抗を有するプローブカード。請求項1から3のいずれか1項に記載のプローブカードにおいて、前記導通部材は、10Ω以上の抵抗を有するプローブカード。請求項4に記載のプローブカードにおいて、前記導通部材は、前記第3及び第4のプローブ針の先端付近で各々と接続するプローブカード。請求項1から5のいずれか1項に記載のプローブカードにおいて、前記第1乃至第4のプローブ針の先端は、直線状に配列されているプローブカード。請求項1から6のいずれか1項に記載のプローブカードにおいて、前記第1乃至第4のプローブ針を含む複数の前記プローブ針は、一定の間隔をあけて直線状に配列されているプローブカード。請求項7に記載のプローブカードにおいて、複数の前記プローブ針の配列の中には、第1のプローブ針、第3のプローブ針、第4のプローブ針及び第2のプローブ針がこの順に連続してならんだ部分が含まれるプローブカード。請求項1から5のいずれか1項に記載のプローブカードにおいて、前記第1乃至第4のプローブ針を含む複数の前記プローブ針は、一定の間隔をあけて直線状かつ2列に配列されるとともに、第1の列のプローブ針と第2の列のプローブ針とが隣接しないように千鳥状に配列されているプローブカード。請求項9に記載のプローブカードにおいて、前記第1及び第2のプローブ針は前記第1の列に配列され、前記第3及び第4のプローブ針は前記第2の列に配列されているプローブカード。複数の電極パッドが直線状に配列されている半導体装置であって、前記電極パッドには差動信号入力用の複数の差動信号入力用電極パッドと、前記差動信号入力用電極パッドとは異なるシングル電極パッドが含まれ、前記差動信号入力用電極パッドは、前記シングル電極パッドに比べて、前記配列方向の幅が広い半導体装置。請求項11に記載の半導体装置において、前記複数の電極パッドは、一定の間隔Mをあけて直線状に配列されており、前記シングル電極パッドの前記配列方向の幅をW1とすると、前記差動信号入力用電極パッドの前記配列方向の幅は、2W1M以上である半導体装置。請求項11に記載の半導体装置において、前記シングル電極パッドの配列方向の幅をW1とすると、複数の前記シングル電極パッドは、一定の間隔MM≧W1をあけて直線状かつ2列に配列されるとともに、第1の列の前記シングル電極パッドと第2の列の前記シングル電極パッドとが隣接しないように千鳥状に配列され、複数の前記差動信号入力用電極パッドは、直線状かつ1列に配列されるとともに、前記第1及び第2の列に少なくとも一部が重なるように位置し、前記配列方向の幅は、2W1Mである半導体装置。請求項11から13のいずれか1項に記載の半導体装置において、前記差動信号入力用電極パッド及び前記シングル電極パッドとは電気的に絶縁しており、かつ、複数の前記電極パッドの配列方向と垂直な方向において少なくとも一部が前記差動信号入力用電極パッドのいずれかと重なる保護用電極パッドをさらに有する半導体装置。複数のプローブ針を有し、前記プローブ針を半導体装置の電極パッドと接続させて所定の試験を行うためのプローブカードであって、互いに異なる前記電極パッドに接続するよう配置され、対となっている差動信号入力用の第1及び第2の前記プローブ針と、互いに異なる前記電極パッドに接続するよう配置された第3及び第4の前記プローブ針、及び、前記第3及び第4のプローブ針各々と接続して前記第3及び第4のプローブ針を導通させる導通部材、を含む終端抵抗付与部材と、を有し、前記終端抵抗付与部材は電気的にフローティングな状態となっているプローブカードを用いて行う半導体装置の試験方法であって、前記プローブ針が前記半導体装置の電極パッドと接続していない状態で、前記第1及び第2のプローブ針のタイミング校正を行う準備工程と、前記準備工程の後、前記プローブ針を前記半導体装置の電極パッドと接続する第1試験前接続工程と、前記第1試験前接続工程の後、前記第1及び第2のプローブ針に差動信号を入力して試験を行う第1試験工程と、を有する半導体装置の試験方法。複数のプローブ針を有し、前記プローブ針を半導体装置の電極パッドと接続させて所定の試験を行うためのプローブカードであって、互いに異なる前記電極パッドに接続するよう配置され、対となっている差動信号入力用の第1及び第2の前記プローブ針と、互いに異なる前記電極パッドに接続するよう配置された第3及び第4の前記プローブ針、及び、前記第3及び第4のプローブ針各々と接続して前記第3及び第4のプローブ針を導通させる導通部材、を含む終端抵抗付与部材と、を有し、前記終端抵抗付与部材は電気的にフローティングな状態となっているプローブカードを用いて行う半導体装置の試験方法であって、前記半導体装置が有する前記電極パッドには、差動信号入力用の複数の差動信号入力用電極パッドと、前記差動信号入力用電極パッドと電気的に絶縁している複数の保護用電極パッドとが含まれ、前記プローブ針が前記半導体装置の電極パッドと接続していない状態で、前記第1及び第2のプローブ針のタイミング校正を行う準備工程と、前記第1及び第2のプローブ針を前記差動信号入力用電極パッドに接続するとともに、前記第3及び第4のプローブ針を前記第保護用電極パッドに接続させる第2試験前接続工程と、前記第2試験前接続工程の後、所定の試験を行う第2試験工程と、前記準備工程及び第2試験工程の後、前記第1乃至第4のプローブ針を前記差動信号入力用電極パッドに接続する第1試験前接続工程と、前記第1試験前接続工程の後、前記第1及び第2のプローブ針に差動信号を入力して試験を行う第1試験工程と、を有する半導体装置の試験方法。請求項16に記載の半導体装置の試験方法において、前記第2試験工程では、電極パッド間のリーク試験を行う半導体装置の試験方法。請求項16または17に記載の半導体装置の試験方法において、前記第1試験前接続工程では、前記第1及び第3のプローブ針を1つの前記差動信号入力用電極パッドに接触させ、かつ、前記第2及び前記第4のプローブ針を他の1つの前記差動信号入力用電極パッドに接触させた後、前記第1乃至第4のプローブ針を前記差動信号入力用電極パッドに押し込むことで、前記第1乃至第4のプローブ針を前記差動信号入力用電極パッドと接続する半導体装置の試験方法。半導体装置を製造する製造工程と、前記製造工程の後、請求項15から18のいずれか1項に記載の半導体装置の試験方法を用いて、前記半導体装置を試験する試験工程と、を有する半導体装置の製造方法。本発明者は、差動伝送方式を採用した半導体装置の試験において、TDRタイミング測定手法を利用した場合の課題を発見した。以下、図19及び20を用いて説明する。図19及び20においては、半導体装置に設けられた差動信号入力用の対の電極パッドP100、及び、電極パッドP200が2組示されている。電極パッドP100、及び、電極パッドP200は、図21に示す対の電極パッド46に相当する。また、図19及び20においては、プローブカードに設けられた差動信号入力用の対のプローブ針100、及び、プローブ針200が2組示されている。プローブ針100、及び、プローブ針200は、図21に示す対のプローブ針44に相当する。さらに、図19及び20においては、プローブ針100とプローブ針200との間に位置し、各々と接続した終端抵抗RT100が示されている。終端抵抗RT100は、図21に示すチップ部品15に相当する。次に、試験の流れを説明する。まず、図19に示すように、プローブ針100及び200をオープンにした状態で、TDRタイミング測定を行う。その後、図20に示すように、電極パッドP100にプローブ針100を、電極パッドP200にプローブ針200を接続し、TDRタイミング測定に基づいて校正したタイミングで差動信号を入力して、所定の試験を行う。ここで、図19に示す状態で行われるTDRタイミング測定の反射波は、特性インピーダンスが不連続になる点、例えば解放または短絡状態のプローブ針の先端部で発生する。しかし、図示するように、プローブ針の先端までの途中に導通部材が接続されていると、その接続点も特性インピーダンスの不連続点になる。このため、当該接続点からも意図しない反射波が発生し、TDRタイミング測定手法の校正精度を落としてしまうこととなる。または導通部材が終端抵抗RT100の場合は、終端抵抗RT100が正しく働くと反射波が小さくなったり全く発生せず、TDRタイミング測定が正しく行われなくなる。そのため、図19及び20に示す構成では、高速差動入力端子のTDRタイミング測定手法でのタイミングスキューの校正が十分にできず、異なるプローブカードごとや、同じカードでの高速差動入力信号ごとの違いによるタイミングスキューの変動が影響して、ICが正しく試験できないという問題がある。本発明によれば、複数のプローブ針を有し、前記プローブ針を半導体装置の電極パッドと接続させて所定の試験を行うためのプローブカードであって、互いに異なる前記電極パッドに接続するよう配置され、対となっている差動信号入力用の第1及び第2の前記プローブ針と、互いに異なる前記電極パッドに接続するよう配置された第3及び第4の前記プローブ針、及び、前記第3及び第4のプローブ針各々と接続して前記第3及び第4のプローブ針を導通させる導通部材、を含む終端抵抗付与部材と、を有し、前記終端抵抗付与部材は、電気的にフローティングな状態となっているプローブカードが提供される。また、本発明によれば、複数の電極パッドが直線状に配列されている半導体装置であって、前記電極パッドには差動信号入力用の複数の差動信号入力用電極パッドと、前記差動信号入力用電極パッドとは異なるシングル電極パッドが含まれ、前記差動信号入力用電極パッドは、前記シングル電極パッドに比べて、前記配列方向の幅が広い半導体装置が提供される。また、本発明によれば、複数のプローブ針を有し、前記プローブ針を半導体装置の電極パッドと接続させて所定の試験を行うためのプローブカードであって、互いに異なる前記電極パッドに接続するよう配置され、対となっている差動信号入力用の第1及び第2の前記プローブ針と、互いに異なる前記電極パッドに接続するよう配置された第3及び第4の前記プローブ針、及び、前記第3及び第4のプローブ針各々と接続して前記第3及び第4のプローブ針を導通させる導通部材、を含む終端抵抗付与部材と、を有し、前記終端抵抗付与部材は電気的にフローティングな状態となっているプローブカードを用いて行う半導体装置の試験方法であって、前記プローブ針が前記半導体装置の電極パッドと接続していない状態で、前記第1及び第2のプローブ針のタイミング校正を行う準備工程と、前記準備工程の後、前記プローブ針を前記半導体装置の電極パッドと接続する第1試験前接続工程と、前記第1試験前接続工程の後、前記第1及び第2のプローブ針に差動信号を入力して試験を行う第1試験工程と、を有する半導体装置の試験方法が提供される。また、本発明によれば、複数のプローブ針を有し、前記プローブ針を半導体装置の電極パッドと接続させて所定の試験を行うためのプローブカードであって、互いに異なる前記電極パッドに接続するよう配置され、対となっている差動信号入力用の第1及び第2の前記プローブ針と、互いに異なる前記電極パッドに接続するよう配置された第3及び第4の前記プローブ針、及び、前記第3及び第4のプローブ針各々と接続して前記第3及び第4のプローブ針を導通させる導通部材、を含む終端抵抗付与部材と、を有し、前記終端抵抗付与部材は電気的にフローティングな状態となっているプローブカードを用いて行う半導体装置の試験方法であって、前記半導体装置が有する前記電極パッドには、差動信号入力用の複数の差動信号入力用電極パッドと、前記差動信号入力用電極パッドと電気的に絶縁している複数の保護用電極パッドとが含まれ、前記プローブ針が前記半導体装置の電極パッドと接続していない状態で、前記第1及び第2のプローブ針のタイミング校正を行う準備工程と、前記第1及び第2のプローブ針を前記差動信号入力用電極パッドに接続するとともに、前記第3及び第4のプローブ針を前記保護用電極パッドに接続させる第2試験前接続工程と、前記第2試験前接続工程の後、所定の試験を行う第2試験工程と、前記準備工程及び第2試験工程の後、前記第1乃至第4のプローブ針を前記差動信号入力用電極パッドに接続する第1試験前接続工程と、前記第1試験前接続工程の後、前記第1及び第2のプローブ針に差動信号を入力して試験を行う第1試験工程と、を有する半導体装置の試験方法が提供される。また、本発明によれば、半導体装置を製造する製造工程と、前記製造工程の後、上記半導体装置の試験方法を用いて、前記半導体装置を試験する試験工程と、を有する半導体装置の製造方法が提供される。このように本発明によれば、第1及び第2のプローブ針をオープンにしてTDRタイミング測定を行う際、第1及び第2のプローブ針に、終端抵抗などの部品が接続していない。このため、TDRタイミング測定の際、導通部材に起因して意図しない反射波が発生したり、終端抵抗によって反射波が小さくなったり、全く発生しないという不都合を回避することができる。結果、TDRタイミング測定の校正精度を高く保つことが可能となる。また、本発明によれば、第1及び第2のプローブ針から対の電極パッドに差動信号を入力し、所定の試験を行う際、第3及び第4のプローブ針が当該対の電極パッド各々と接続する。かかる場合、当該対の電極パッドは、第3のプローブ針、配線、抵抗部材、及び、第4のプローブ針を介して導通し、結果、所定の抵抗終端抵抗が付与されることとなる。本発明によれば、差動伝送方式を採用した半導体装置の試験で行われるTDRタイミング測定の校正精度の低減を抑制することができる。以下、本発明の実施形態を図面に基づいて説明する。なお、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。<<第1の実施形態>>本実施形態では、プローブカードを用い、差動伝送方式を採用した半導体装置の試験を行う。図1は、本実施形態を説明するための図であり、プローブカード20、テスタ10、及び、半導体装置30各々の要部を抽出して模式的に示している。<テスタ10>テスタ10は、図1に示すように、配線5a及び5bを介してプローブカード20と接続する。そしてテスタ10は、プローブカード20を介して、半導体装置30に所定の信号を入力するとともに、半導体装置30から出力された信号を取得する。なお、配線5a及び5bは、配線長に差がある場合がある。このようなテスタ10は、従来技術に準じて実現することができる。<半導体装置30>半導体装置30は、差動伝送方式を採用している。すなわち、半導体装置30は、図1に示すように、差動信号入力用の対の第1の電極パッドP1及び第2の電極パッドP2以下、第1及び第2の電極パッドP1及びP2というを有する。なお、第1及び第2の電極パッドP1及びP2からなるペアの数は特段制限されないが、2~8ペア程度とすることができる。また、半導体装置30は、出力用の電極パッドや、差動信号と異なる信号入力用の電極パッド等、その他の電極パッドを備えることもできる。例えば、出力用の電極パッドとして、表示パネルのデータ線を駆動するものが含まれてもよい。また、差動信号と異なる信号入力用の電極パッドとして、電源入力パッドなどが含まれてもよい。このような半導体装置30は、従来技術に準じて実現することができる。<プローブカード>プローブカード20は、図1に示すように、基板4を有し、基板4は、第1のプローブ針1aと、第2のプローブ針2aと、第3のプローブ針1b及び1b ́と、第4のプローブ針2b及び2b ́と以下、第1乃至第4のプローブ針1a乃至2b ́というを支持している。また、プローブカード20は、第3のプローブ針1b及び1b ́と、第4のプローブ針2b及び2b ́との間に、配線3及び抵抗部材RTからなる導通部材を有する。なお、プローブ針の本数は図示するものに限定されない。また、図示しないが、基板4は、出力用のプローブ針や、差動信号と異なる信号入力用のプローブ針等、その他のプローブ針を支持することもできる。第1のプローブ針1a、及び、第2のプローブ針2a以下、第1及び第2のプローブ針1a及び2aというは、差動信号入力用の対のプローブ針である。第1及び第2のプローブ針1a及び2aは、互いに異なる電極パッドに接続するよう配置される。図1に示す例では、第1のプローブ針1aは第1の電極パッドP1に、第2のプローブ針2aは第2の電極パッドP2に接続するよう配置されている。そして、第1及び第2のプローブ針1a及び2aは、配線5a及び5b各々を介してテスタ10と接続可能に構成されている。すなわち、第1及び第2のプローブ針1a及び2a各々を介して、テスタ10から第1及び第2の電極パッドP1及びP2各々に信号が入力される。第1及び第2のプローブ針1a及び2aの材料は特段制限されず、接続する電極パッドがアルミパッドや半田バンプの場合、例えば、タングステンや銅を主材料とした合金とすることができる。また、接続する電極パッドが金バンプの場合、第1及び第2のプローブ針1a及び2aの材料は、例えば、金、パラジウム、銅等を主材料とした合金とすることができる。かかる場合、第1及び第2のプローブ針1a及び2aの抵抗は、数~数十μΩ/cm程度となる。このような第1及び第2のプローブ針1a及び2aは、従来技術に準じて実現することができる。第3のプローブ針1b及び1b ́、および、第4のプローブ針2b及び2b ́以下、第3及び第4のプローブ針1b乃至2b ́というは、互いに異なる電極パッドに接続するよう配置される。また、第3のプローブ針1b及び1b ́は第1のプローブ針1aと同じ電極パッドに接続し、第4のプローブ針2b及び2b ́は第2のプローブ針2aと同じ電極パッドに接続するよう配置される。図1に示す例では、第1のプローブ針1a、及び、第3のプローブ針1b及び1b ́は、第1の電極パッドP1に接続し、第2のプローブ針2a、及び、第4のプローブ針2b及び2b ́は、第2の電極パッドP2に接続するよう配置されている。そして、第3のプローブ針1b及び1b ́の先端側部分である第3のプローブ針先端部1bと、第4のプローブ針2b及び2b ́の先端側部分である第4のプローブ針先端部2bとの間には、各々と接続する配線3及び抵抗部材RTからなる導通部材が位置する。なお、第3のプローブ針先端部1b、及び、第4のプローブ針先端部2b以下、第3及び第4のプローブ先端部1b及び2bというは可能な限り短くし、導通部材が可能な限り、第3及び第4のプローブ針1b乃至2b ́の先端付近で各々と接続するようにするのが好ましい。なお、第3及び第4のプローブ先端部1b及び2bと、配線3と、抵抗部材RTとを含む終端抵抗付与部材は、テスタ10とプローブカード20とが接続して、プローブカード20と半導体装置30とが接続しない状態において、電気的にフローティングな状態になる。すなわち、終端抵抗付与部材は、テスタ10とは直接接続しない。また、終端抵抗付与部材は、10Ω以上の抵抗を有する。上述のような電気的にフローティングな状態を形成する手段は特段制限されないが、第1の例としては、第3のプローブ針1b及び1b ́の第3のプローブ針根元部1b ́が導電性の材料で構成されている場合、例えば第3のプローブ針根元部1b ́と第3のプローブ針先端部1bとが一体として形成されている場合には、第3のプローブ針1b及び1b ́を、基板4と機械的に接続して、基板4内の配線と電気的に接続しないようにすることで、第3のプローブ針1b及び1b ́が電気的にフローティングな状態になるようにしてもよい。そして、第4のプローブ針2b及び2b ́も同様な手段で電気的にフローティングな状態にすることで、上記終端抵抗付与部材を電気的にフローティングな状態としてもよい。第2の例としては、第3及び第4のプローブ針根元部1b ́及び2b ́を絶縁性の材料で構成することで、上記終端抵抗付与部材を電気的にフローティングな状態としてもよい。第3及び第4のプローブ先端部1b及び2bの材料は特段制限されず、例えば、第1及び第2のプローブ針1a及び2aと同じものとすることができる。第3及び第4のプローブ先端部1b及び2bの材料は、上記第1の例の場合、第3及び第4のプローブ先端部1b及び2bと同じにすることができ、上記第2の例の場合は、絶縁性であって第3及び第4のプローブ先端部1b及び2bと十分な強度で接合できるものであれば特段制限されない。抵抗部材RTは、10Ω以上、例えば100Ω程度の抵抗を有し、テスタ10からの配線5a、5b及び第1、第2のプローブ針1a、2a及び第3、第4のプローブ針1b、2bの伝達特性インピーダンスに合わせた値を持つことで終端抵抗として働く。なお、配線3及び抵抗部材RTは、第3及び第4のプローブ先端部1b及び2bの先端付近で各々と接続することが好ましい。すなわち、図1に示す距離Lを小さくするのが好ましい。<試験方法>次に、図2乃至4を用いて、本実施形態の半導体装置の試験方法について説明する。図2及び3は、図1に示した第1のプローブ針1aと、第2のプローブ針2aと、第3のプローブ針先端部1bと、第4のプローブ針先端部2bと、配線3と、抵抗部材RTと、第1の電極パッドP1と、第2の電極パッドP2と、を示している。図4は本実施形態の半導体装置の試験方法の一例を示すフローチャートである。なお、以下では、第1のプローブ針1aと、第2のプローブ針2aと、第3のプローブ針先端部1bと、第4のプローブ針先端部2bとを併せて第1乃至第4のプローブ針1a乃至2bという。まず、図2に示すように、第1乃至第4のプローブ針1a乃至2bと、第1及び第2の電極パッドP1及びP2とが接続していない状態、すなわち第1及び第2のプローブ針1a及び2aをオープンにした状態で、第1及び第2のプローブ針1a及び2aのTDRタイミング測定を行う図4:準備工程S10。TDRタイミング測定は従来技術を利用して実現することができる。その後、図3に示すように、第1の電極パッドP1に、第1のプローブ針1a、及び、第3のプローブ針先端部1bを接続し、第2の電極パッドP2に、第2のプローブ針2a、及び、第4のプローブ針先端部2bを接続する図4:第1試験前接続工程S20。具体的には、第1の電極パッドP1に第1のプローブ針1a、及び、第3のプローブ針先端部1bを接触させ、かつ、第2の電極パッドP2に第2のプローブ針2a、及び、第4のプローブ針先端部2bを接触させた後、第1乃至第4のプローブ針1a乃至2bを十分な強さで第1及び第2の電極パッドP1及びP2に押し込むことで、接続する。その後、上記接続状態を維持したまま、第1及び第2のプローブ針1a及び2aから第1及び第2の電極パッドP1及びP2に差動信号を入力し、所定の試験を行う図4:第1試験工程S30。なお、試験の内容は特段制限されない。<半導体装置の製造方法>本実施形態の半導体装置の製造方法は、従来技術に準じてウエハ上に半導体装置を製造後、上記本実施形態の半導体装置の試験方法を用いて、半導体装置の試験を行う工程を有する。<作用効果>本実施形態の場合、第1及び第2のプローブ針1a及び2aのTDRタイミング測定を行う際図2参照、第1及び第2のプローブ針1a及び2aに、終端抵抗などの部品が接続していない。このため、TDRタイミング測定S10の際、終端抵抗などの部品に起因して意図しない反射波が発生する不都合を回避することができる。結果、TDRタイミング測定の校正精度を高く保つことが可能となる。また、本実施形態の場合、第1及び第2のプローブ針1a及び2aから第1及び第2の電極パッドP1及びP2に差動信号を入力し、所定の試験を行う際図3参照、第3及び第4のプローブ針1b及び2bと、配線3と、終端抵抗RTとからなる終端抵抗付与部材が、第1及び第2の電極パッドP1及びP2と接続し、第1及び第2の電極パッドP1及びP2を終端する。結果、第1試験工程S30では差動信号間に終端抵抗を付与して正常な試験をすることができる。このような本実施形態によれば、半導体装置の製造工程で行われる半導体装置の試験の精度を十分に高めることが可能となる。なお、本実施形態の試験が行われた半導体装置、すなわち本実施形態の半導体装置の製造方法により製造された半導体装置には、次のような特徴点が残ると考えられる。本実施形態の場合、差動信号入力用の対の第1及び第2の電極パッドP1及びP2に2本のプローブ針が接続し、その他の電極パッド他の入力信号用、及び出力用の電極パッドには、1本のプローブ針が接続する。このため、プローブ針と電極パッドの接続により差動信号入力用の対の第1及び第2の電極パッドP1及びP2に形成されるプローブ痕の数は、その他の電極パッド他の入力信号用、及び出力用の電極パッドに形成されるプローブ痕の数より多く例えば2倍になる。<<第2の実施形態>>本実施形態は、プローブ針の構成が一部異なる点で、第1の実施形態と異なる。その他の構成は第1の実施形態と同様であるので、ここでの説明は省略する。図5は、本実施形態を説明するための図であり、プローブカード20、テスタ10、及び、半導体装置30各々の要部を抽出して模式的に示している。本実施形態のプローブカード20は抵抗部材RTを備えない。すなわち、第3のプローブ針1bと、第4のプローブ針2bと、配線3とにより、終端抵抗付与部材が構成されている。本実施形態においては、これら終端抵抗付与部材の材料等を適切に選択することで、終端抵抗付与部材に10Ω以上、例えば100Ω程度の抵抗を持たせる。材料の種類は前記要件を満たせば、特段制限されない。配線3は、第3のプローブ針1b及び1b ́と第4のプローブ針2b及び2b ́とのそれぞれの接続部近傍で各々と接続し、第3のプローブ針1bと配線3と第4のプローブ針2bとで逆U字状を形成する。この第2の実施形態では、終端抵抗付与部材全体で分布乗数的に終端抵抗を構成するため、より電極パッドP1とP2に近い部分で終端効果を得ることができるようになるという効果がある。このような本実施形態においても、第1の実施形態と同様の作用効果を実現することができる。<<第3の実施形態>>本実施形態は、半導体装置30の第1及び第2の電極パッドP1及びP2の構成が、第1及び第2の実施形態と異なる。その他の構成は第1又は第2の実施形態と同様であるので、ここでの説明は省略する。図6は、第1及び第2の電極パッドP1及びP2を含む複数の電極パッドを有する半導体装置30と、複数の電極パッドに接続するプローブ針とを模式的に示す図である。なお、複数のプローブ針の中には第1乃至第4のプローブ針1a乃至2b ́が含まれ、図示しないが、第3及び第4のプローブ先端部1b及び2bの間には、配線3が位置するさらに抵抗部材RTが位置してもよい。図7は、図6に示す半導体装置30のみを取り出した拡大図である。なお、図6及び7に示す電極パッドの数はあくまで一例であり、これに限定されるものではない。図7に示すように、本実施形態の半導体装置30は、差動信号入力用の複数の差動信号入力用電極パッドと、差動信号入力用電極パッドとは異なる電極パッドシングル電極パッドとを有する。シングル電極パッドは、入力用及び出力用の電極パッドを含む。図7に示すように、差動信号入力用電極パッド及びシングル電極パッドを含む複数の電極パッドは、直線状に一列に配列されている。そして、差動信号入力用電極パッドは、シングル電極パッドに比べて、配列方向の幅が広い。例えば、差動信号入力用電極パッド及びシングル電極パッドを含む複数の電極パッドは一定の間隔Mをあけて直線状に配列されており、シングル電極パッドの配列方向の幅をW1とすると、差動信号入力用電極パッドの配列方向の幅は、2W1M以上とすることができる。なお、図示する例では、差動信号入力用電極パッドの配列方向と垂直な方向の幅が、シングル電極パッドの当該方向の幅よりも狭くなっているが、当該幅は、シングル電極パッドと同じILBInnerLeadBonding面積がとれ、かつ、接続時のオーバードライブに応じて滑る長さを確保できれば、特段制限されない。図8は、図6のA-A ́断面図の一例であり、図9は図6のA-A ́断面図の他の一例である。当該図に示す半導体装置30においては、基板33と、基板33上に形成された保護膜32と、電極パッドP例:Alと、バンプ31例:Au、図9のみとが示されている。このような本実施形態によれば、第1及び第2の実施形態と同様の作用効果を実現することができる。また、本実施形態によれば、差動信号入力用電極パッドの配列方向の幅を十分に広くすることで、1つの差動信号入力用電極パッドに対して2本のプローブ針を同時に接続する構成を実現することができる。さらに、本実施形態によれば、差動信号入力用電極パッドの配列方向の幅を2W1M以上、例えば2W1MW1、Mは、本実施形態で定義した通りとすることで、プローブカードの製造を容易にすることができる。具体的には、本実施形態によれば、第1乃至第4のプローブ針1a乃至2b ́の配置設計例:プローブ針間の間隔等を、その他のプローブ針の配置設計と同じにすることができる。例えば、第1乃至第4のプローブ針1a乃至2b ́と、シングル電極パッドと接続するその他のプローブ針とを含む複数のプローブ針は、一定の間隔をあけて直線状に規則正しく配列されてもよい。このように設計しても、差動信号入力用電極パッドの配列方向の幅を例えば2W1Mとすれば、差動信号入力用電極パッドに2本のプローブ針を同時に接続することが可能となる。なお、当該配列の中には、第1のプローブ針1a、第3のプローブ針1b及び1b ́、第4のプローブ針2b及び2b ́、第2のプローブ針2aがこの順に連続して並んだ部分が含まれることとなる。また、第1乃至第4のプローブ針1a乃至2b ́の先端は、例えば一定の間隔をあけて、直線状に配列されることとなる。<<第4の実施形態>>本実施形態は、半導体装置30の第1及び第2の電極パッドP1及びP2の構成が、第1及び第2の実施形態と異なる。その他の構成は第1乃至第3のいずれかの実施形態と同様であるので、ここでの説明は省略する。図10は、第1及び第2の電極パッドP1及びP2を含む複数の電極パッドを有する半導体装置30と、複数の電極パッドに接続するプローブ針とを模式的に示す図である。なお、複数のプローブ針の中には第1乃至第4のプローブ針1a乃至2b ́が含まれ、図示しないが、第3及び第4のプローブ先端部1b及び2bの間には、配線3が位置するさらに抵抗部材RTが位置してもよい。図11は、図10に示す半導体装置30のみを取り出した拡大図である。なお、図10及び11に示す電極パッドの数はあくまで一例であり、これに限定されるものではない。図11に示すように、本実施形態の半導体装置30は、差動信号入力用の複数の差動信号入力用電極パッドと、差動信号入力用電極パッドとは異なる電極パッドシングル電極パッドとを有する。シングル電極パッドは、入力用及び出力用の電極パッドを含む。また、図11に示すように、差動信号入力用電極パッド及びシングル電極パッドを含む複数の電極パッドは直線状に配列されている。そして、差動信号入力用電極パッドは、シングル電極パッドに比べて、配列方向の幅が広い。例えば、シングル電極パッドの配列方向の幅をW1とすると、複数のシングル電極パッドは、一定の間隔MM≧W1をあけて直線状かつ2列に配列される。そして、第1の列のシングル電極パッドと第2の列のシングル電極パッドとが隣接しないように千鳥状に配列される。複数の差動信号入力用電極パッドは、直線状かつ1列に配列される。そして、複数の差動信号入力用電極パッドは、シングル電極パッドの第1及び第2の列に少なくとも一部が重なるように位置する。すなわち、第1の列のシングル電極パッドを通り第1の列の配列方向と平行な任意の直線、及び、第2の列のシングル電極パッドを通り第2の列の配列方向と平行な任意の直線のいずれもが、差動信号入力用電極パッドを通る。そして、差動信号入力用電極パッドの配列方向の幅は、2W1M程度である。図12は、図10のB-B ́断面図の一例である。当該図に示す半導体装置30においては、基板33と、基板33上に形成された保護膜32と、電極パッドP例:Alとが示されている。また、プローブカードが有するプローブ針1a及び1bは、針先の配置が千鳥状になり、この千鳥状のプローブ針1a及び1bを同じ電極パッドに接続可能なように形成され、配列された電極パッドと接続可能になっている。このような本実施形態によれば、第1及び第2の実施形態と同様の作用効果を実現することができる。また、本実施形態によれば、差動信号入力用電極パッドの配列方向の幅及び配列方向に直角の幅を十分に広くすることで、1つの差動信号入力用電極パッドに対して2本のプローブ針を同時に接続する構成を実現することができる。さらに、本実施形態によれば、差動信号入力用電極パッドの配列方向の幅を2W1M程度、例えば2W1MW1、Mは、本実施形態で定義した通りとすることで、プローブカードの製造を容易にすることができる。具体的には、本実施形態によれば、第1乃至第4のプローブ針1a乃至2b ́の配置設計例:プローブ針間の間隔、並べ方等を、その他のプローブ針の配置設計と同じにすることができる。結果、プローブカードの製造を容易にすることができる。ここで、図13に、本実施形態の第1乃至第4のプローブ針1a乃至2bの一例を示す。図示する第1乃至第4のプローブ針1a乃至2bの配置設計は、その他のプローブ針の配置設計と同様であり、第1の列において、第1のプローブ針1a及び第2のプローブ針2aを含む複数のプローブ針が一定の間隔をあけて直線状に配列されており、第2の列において、第3のプローブ針1b、及び、第4のプローブ針2bを含む複数のプローブ針が一定の間隔をあけて直線状に配列されている。そして、第1の列のプローブ針と、第2の列のプローブ針とが隣接しないように、千鳥状に配列されている。このように設計しても、差動信号入力用電極パッドの配列方向の幅を例えば2W1Mとすれば、差動信号入力用電極パッドに2本のプローブ針を同時に接続することが可能となる。なお、第2のプローブ針2aと第4のプローブ針2bの位置を入れ替えることも可能である。図示しないが、第3のプローブ針1bのテスタ側に1bが、第4のプローブ針2bのテスタ側に2bがあっても良い。図示しないが、シングル電極パッドの配列置方法はその他の変形例とすることもできる。例えば、出力用電極パッドは図11に示すような千鳥状配列とし、入力用のシングル電極パッドは図7に示すように一列の直線状にすることもできる。<<第5の実施形態>>本実施形態は、第1乃至第4のプローブ針1a乃至2b ́の配置方法、及び、半導体装置が備える差動信号入力用の電極パッドの構成が、第1乃至第4の実施形態と異なる。その他の構成は第1乃至第4のいずれかの実施形態と同様である。以下、異なる点を説明し、第1乃至第4の実施形態と同様の点の説明は省略する。まず、図14及び15を用いて、本実施形態のプローブカード20及び半導体装置30の構成について説明する。図14は、本実施形態のプローブカード20及び半導体装置30を、電極パッドの配列方向に観察した際の模式図である。なお、テスタ10は省略している。図示するように、本実施形態において、第1のプローブ針1aと、第3のプローブ針1b及び1b ́とは、配列方向に一直線上に配列されておらず、プローブ針が電極パッドに接続する先端部では、配列方向と垂直方向に一定の間隔Aをあけて配置されている。なお、第1のプローブ針1aと、第3のプローブ針1b及び1b ́を配列方向と垂直方向に観察した際、これらは当該垂直方向に一直線上に配列されていてもよいし、ずれていてもよい。なお、第2のプローブ針2a、及び、第4のプローブ針2b及び2b ́は、上述した第1のプローブ針1a、及び、第3のプローブ針1b及び1b ́と同様の関係となっている。次に、図15に示すように、半導体装置30は、差動信号入力用の対の第1の電極パッドP1a及びP1c、及び、第2の電極パッドP2a及びP2c以下、第1及び第2の電極パッドP1a乃至P2cというの他に、第1の保護用電極パッドP1b及び第2の保護用電極パッドP2b以下、第1及び第2の保護用電極パッドP1b及びP2bというを有する。差動信号入力用の対の第1の電極パッドP1aと第1の電極パッドP1cは、配線によって低抵抗で接続されている。また、差動信号入力用の対の第2の電極パッドP2aと第2の電極パッドP2cは、配線によって低抵抗で接続されている。第1及び第2の保護用電極パッドP1b及びP2bは、差動信号入力用電極パッド及びシングル電極パッドと電気的に絶縁している。また、第1及び第2の保護用電極パッドP1b及びP2bは、複数の電極パッドの配列方向と垂直な方向において、少なくとも一部が差動信号入力用電極パッドのいずれかと重なる。図15の場合、第1の保護用電極パッドP1bは、複数の電極パッドの配列方向と垂直な方向において、少なくとも一部が第1の電極パッドP1a及びP1cと重なり、第2の保護用電極パッドP2bは、複数の電極パッドの配列方向と垂直な方向において、少なくとも一部が第2の電極パッドP2a及びP2cと重なっている。また、第1及び第2の保護用電極パッドP1b及びP2bは、第1及び第2の電極パッドP1a乃至P2cと同じ材料で構成される。なお、第1乃至第4のプローブ針1a乃至2b ́のプローブ針間の間隔を含む配列設計、及び、第1及び第2の電極パッドP1a乃至P2c、及び、第1及び第2の保護用電極パッドP1b及びP2bの配列方向の幅、及び、配列方向と垂直方向の幅等は、以下の1及び2の関係を満たすように設計される。1図16Aに示すように、同時に、第1のプローブ針1aが第1の電極パッドP1aに接続し、第2のプローブ針2aが第2の電極パッドP2aに接続し、第3のプローブ針1bが第1の保護用電極パッドP1bに接続し、かつ、第4のプローブ針2bが第2の保護用電極パッドP2bに接続することができる。2図17Aに示すように、同時に、第1のプローブ針1a及び第3のプローブ針1bが第1の電極パッドP1c及びP1aにそれぞれ接続し、かつ、第2のプローブ針2a及び第4のプローブ針2bが第2の電極パッドP2c及びP2aにそれぞれ接続することができる。次に、図15乃至18を用いて、本実施形態の半導体装置の試験方法について説明する。なお、図16B及び17Bには、差動信号入力用のプローブ針と異なるプローブ針、例えば出力用のプローブ針1c及び2cと、当該プローブ針と接続する出力用の電極パッドP1d及びP2dとを示している。なお、図16B及び17Bの電極パッドP1d及びP2dに接続するプローブ針1c及び2cは、図16A及び17Aの電極パッドP1a乃至P2cに接続するプローブ針1a乃至2bとは半導体装置を挟んで反対の側にプローブ針が配置されている例を示している。図18は本実施形態の半導体装置の試験方法の一例を示すフローチャートである。まず、図15に示すように、第1乃至第4のプローブ針1a乃至2bと、第1及び第2の電極パッドP1a乃至P2cとが接続していない状態、すなわち第1及び第2のプローブ針1a及び2aをオープンにした状態で、第1及び第2のプローブ針1a及び2aのTDRタイミング測定を行う図18:準備工程S10。TDRタイミング測定は従来技術を利用して実現することができる。その後、図16Aに示すように、第1のプローブ針1aを第1の電極パッドP1aに接続させ、第2のプローブ針2aを第2の電極パッドP2aに接続させ、第3のプローブ針1bを第1の保護用電極パッドP1bに接続させ、かつ、第4のプローブ針2bを第2の保護用電極パッドP2bに接続させる図18:第2試験前接続工程S11。具体的には、第1のプローブ針1aを第1の電極パッドP1aに接続させ、第2のプローブ針2aを第2の電極パッドP2aに接続させ、第3のプローブ針1b及び1b ́を第1の保護用電極パッドP1bに接続させ、かつ、第4のプローブ針2b及び2b ́を第2の保護用電極パッドP2bに接続させた後、第1乃至第4のプローブ針1a乃至2b ́を、第1及び第2の電極パッドP1a乃至P2c、及び、第1及び第2の保護用電極パッドP1b及びP2bに押し込むことで、より低抵抗で接続する。この際、出力用のプローブ針1c及び2cは、図16Bに示すように、出力用の電極パッドP1d及びP2d各々と接続する。次に、図16A及びBの状態を維持したまま、所定の試験を行う図18:第2試験工程S12。例えば、第1及び第2のプローブ針1a及び2aから信号を入力し、第1及び第2の電極パッドP1a乃至P2cの入力リーク電流や、パッド間の入力リーク電流等を試験する。次に、図17に示すように、プローブカード20及び半導体装置30を相対的に、複数の電極パッドの配列方向と垂直方向図中、下方向に移動させた後、第1のプローブ針1a、及び、第3のプローブ針1bを第1の電極パッドP1c及びP1aに接続させ、かつ、第2のプローブ針2a、及び、第4のプローブ針2bを第2の電極パッドP2c及びP2aに接続させる図18:第1試験前接続工程S20。具体的には、第1のプローブ針1a、及び、第3のプローブ針1bを第1の電極パッドP1c及びP1aに接触させ、かつ、第2のプローブ針2a、及び、第4のプローブ針2bを第2の電極パッドP2c及びP2aに接触させた後、第1乃至第4のプローブ針1a乃至2b ́を、第1及び第2の電極パッドP1a乃至P2cに押し込むことで、接続する。その後、上記接続状態を維持したまま、第1及び第2のプローブ針1a及び2aから第1及び第2の電極パッドP1及びP2に差動信号を入力し、所定の試験を行う図18:第1試験工程S30。なお、試験の内容は特段制限されない。本実施形態によれば、第1乃至第4の実施形態と同様の作用効果を実現することができる。また、本実施形態によれば、図16Aの状態ではテスタに接続したプローブ針1a及び2aを終端抵抗RTと電気的に切り離した状態で差動入力電極パッドP1a及びP2aに接続することができるため、終点抵抗RTによる誤差がない状態で、電極パッドの入力リーク電流や、パッド間の入力リーク電流等を試験することができる。