"埋め込み型神経刺激デバイスのための回路であって、少なくとも複数の電極から選択されるように構成されて第1の出力を生成するための第1のマルチプレクサと、少なくとも前記複数の電極から選択されるように構成されて第2の出力を生成するための第2のマルチプレクサと、前記第1の出力及び前記第2の出力を受信するためのかつ第1の電圧及び第2の電圧を生成するための保持回路と、を含むことを特徴とする回路。前記第1の電圧と前記第2の電圧の間の差を出力するための増幅器を更に含むことを特徴とする請求項1に記載の回路。前記第1及び第2のマルチプレクサは、DC電圧から選択するように更に構成されることを特徴とする請求項1に記載の回路。前記DC電圧は、接地、前記デバイスにおけるバッテリの電圧、及び該デバイスにおける刺激回路を給電するためのコンプライアンス電圧から構成される群から選択されることを特徴とする請求項3に記載の回路。前記保持回路は、前記第1及び第2の出力間の電圧の少なくとも1つの差を格納するように構成されることを特徴とする請求項1に記載の回路。前記保持回路は、第1及び第2のコンデンサを含むことを特徴とする請求項1に記載の回路。前記第1のコンデンサは、第1の段階中の前記第1及び第2の出力間の電圧の差を格納するように構成され、前記第2のコンデンサは、第2の段階中の前記第1及び第2の出力間の電圧の差を格納するように構成される、ことを特徴とする請求項6に記載の回路。前記第1及び第2のコンデンサは、第3の段階中は直列に構成され、前記第1及び第2の電圧は、前記第1及び第2のコンデンサの前記直列接続の両端を含む、ことを特徴とする請求項7に記載の回路。本発明の開示に特に関連するものは、サンプル及び保持ブロック310及びアナログ-デジタルA/Dブロック74である。図3Bに示すように、サンプル及び保持ブロック310は、電極E1-E16に現れる電圧、バッテリ電圧Vbat、コンプライアンス電圧Vのようなアナログバス192を通じて様々なアナログ信号を受信する。サンプル及び保持ブロック310の目的は、その名前が示すように、様々なアナログバス192信号の選択された信号をサンプリングし、かつその電圧マグニチュードを分解することができるように保持することである。分解されたアナログ電圧は、次に、サンプル及び保持ブロック310からA/Dブロック74に送信され、A/Dブロック74でデジタル化され、バス297を通じた解釈のためにIC300又はマイクロコントローラ305における他の場所に送信される。刺激中又は試験中のいずれかに電極の電圧をモニタすることは特に重要である。このような電圧を評価することは、多くの理由で有用である。電極電圧を知ることで、電極間の抵抗、Rを計算することができ、これは様々な理由のために有用である。刺激中の電極に存在する電圧を知ることは、V生成器320図4Bのコンプライアンス電圧、Vを適切な電力効率のマグニチュードに設定する場合に有用になる。例えば、米国特許第7,444,181号明細書を参照されたい。この開示は、IPGにおける当該の電極及び他の電圧を評価するためのサンプル及び保持ブロック310のための改良されたサンプル及び保持回路を呈示している。埋め込み型神経刺激器における電極及び他の電圧をモニタするためのサンプル及び保持回路を開示する。一実施形態におけるサンプル及び保持回路は、適切な電圧を選択し2つの異なる測定相中にこれらを2つの貯蔵コンデンサに通すためのマルチプレクサを含む。コンデンサは、コンデンサに蓄えられた2つの電圧を追加するために後の段階で直列に接続され、直列接続の上部及び下部に存在する電圧は、次に、これらの差を計算するために差動増幅器に入力される。サンプル及び保持回路は、2つの電極間の抵抗を計算する場合に特に有用であり、抵抗が2相パルスを使用して測定される時に更に特に有用である。サンプル及び保持回路はフレキシブルであり、2相又は単相パルス中の当該の他の電圧を測定するために使用することができる。改良されたサンプル及び保持回路310の実施形態を図4に示している。上述のように、サンプル及び保持回路310は、アナログバス192における様々な信号から選択し、それによってIC300における重要な電圧をモニタすることができる。開示する実施形態において、選択は、2つのマルチプレクサ、MUX1及びMUX2を使用して行われる。各MUXへの入力は、本質的に同じであり、電極電圧E1-E16、金属ケースケース、バッテリ電圧Vbat、DAC82によって使用されるコンプライアンス電圧V、及び接地GNDを含む。以下の例に示すように、MUX1は、一般的に、アノード電極又は供給電圧例えば、Vbat又はVのような高電圧を選択するのに使用され、MUX2は、一般的に、カソード電極又は接地のような低電圧を選択するのに使用される。付加的な共通モード入力CMを電圧モニタリング中に使用することができ、この入力の関連性を後で説明する。また、各MUXの出力は、所定の測定に対するこのような他の出力を選択するための関心である場合に他のMUXに送信される。MUXへの様々な入力信号のために、サンプル及び保持回路310は、様々な電圧をモニタすることができ、従って、IPGにおける様々な現象の分析を可能にし、その一部を後で説明する。IPG内の重要度の他のアナログ信号は、MUXへの入力として含むことができ、図示の入力を排他的なものとして理解してはならない。入力IN1及びIN2、スイッチS1及びS2、及び出力OUT1及びOUT2は、1つよりも多いIC300が互いにデイジーチェーンされた時に示唆されることになり、これは、図8A-8Fに関して説明する。MUX1及びMUX2は、有効にされた信号M1en及びM2enそれぞれによって有効にされ、各々から選択された入力が、制御信号SEL1及びSEL2それぞれに従って判断される。図示の実施形態において、5ビットSELx<0:4>が、MUXへの24入力の1つを選択するのに使用される。MUXによって選択された信号は、保持回路314による分解のために保持される。図4の実施形態において、保持回路314は、2つのコンデンサ、CX及びCY、複数のスイッチ、Sa-Se、及び有効化信号B1en及びB2enそれぞれによって有効にされた出力バッファ311a及び331bを含む。コンデンサCX及びCYは、同一であるのが好ましく、例えば、4.7マイクロファラドのキャパシタンスを有することができる。図示のように、モニタされる電圧は、CX及びCYの上板に供給されるMUX1によって選択された電圧、及びCX及びCYの下部プレートに供給されるMUX2によって選択された電圧により、これらのコンデンサCX及びCY上に印加される又は蓄積される。バッファ311a及び331bの出力は、差動増幅器312に入力され、差動増幅器が、アナログ信号315としてこれらの差すなわち、V311a-V311bを出力する。このアナログ出力315は、A/Dブロック74図3Bに送信することができ、ここでデジタル化され、V生成器320図3B又はマイクロコントローラ305のような分析のためのシステムにおける他の場所に送信される。スイッチSa-Seは、内部コントローラ160図3Bから発信することができる制御信号図示せず、その一部がスイッチであるサンプル/ホールドブロック310自体、マイクロコントローラ305、又はシステム290におけるいずれかの他の論理的又は有利な制御要素によって制御される。図5A-5Cは、図4のサンプル及び保持回路310が、パルスの供給中の電極電圧E1及びE2をモニタするために、特にこれらの電極間の抵抗を測定するのに使用される例を示している。パルスは、図示のようなパルスのトレインを含むことができ、患者に送出される実際の治療パルスを含むことができる。しかし、この例では、刺激パルスは、抵抗を判断するのに使用される試験パルスであり、患者に施される間は、必ずしも患者の治療を含まない。この例では、及び図5A及び5Bに示すように、パルスは2相であり、各電極で1次パルス位相1の後に反対極性のパルス位相2が続くことを意味している。2相パルス、及びこのようなパルス方式を使用するための理論的解釈は、神経刺激器の技術は公知である。位相1中に、電極E1は電流Iを発生するためのアノードを含み、電極E2は、その電流Iをシンクするためのカソードを含む。抵抗Rは電極E1とE2の間の抵抗を表し、多くは患者の組織の抵抗を含む多くの変数の関数である。位相2中に、極性は反転され、それによって電極E2は電流Iを発生し、電極E1はその電流Iをシンクする。いずれかの残留電荷が残っている限り、受動回復位相位相3が反対極性パルスに従い、患者に注入されたいずれの残留電荷も回復する。受動回復は、通常、バッテリ電圧Vbatのような基準ノードに刺激電極E1、E2を結合することによって影響を受ける。電極の各々の2相パルスの各々を2つの異なる位相の2つのパルスとして考えることができることに注意すべきである。位相1及び2の持続時間は、同じであることが好ましい。各電極に現れる電流I、-Iは、上述のように刺激回路175の一部を含むDAC82図5Bによって設定される。公知のように、DAC82は、基準電流、Irefが増幅される量を指定するデジタル制御信号<P>,<N>に基づいて望ましい電流を供給する。アノードソースとして使用されるDACは、PDACと呼び、カソードシンクとして使用されるDACはNDACと呼ぶ。例えば、IPG295のようなIPGにおいて使用可能なPDAC及びNDAC回路の仕様に関する更なる詳細については米国特許公開第2007/0038250号明細書を参照されたい。電極E1及びE2にそれぞれ接続したオフチップ減結合コンデンサC1及びC2も図5Bに示され、各々が寄生電圧VC1及びVC2それぞれを運ぶことに注意すべきである。これらの寄生電圧はDC電圧であり、減結合コンデンサC1及びC2から電荷を取り除くために不能から発生し、患者の組織の電位抵抗Rを制御することができないので、このような寄生電圧を完全に取り除くことはできない。図示のように、開示するサンプル及び保持回路の重要な利点は、これらの寄生電圧を取り消すための機能であり、それによってより正確な抵抗測定を可能にする。刺激の極性は位相1と2の間で変化するが、電極に対する寄生電圧VC1及びVC2の極性は変化しないことに注意すべきである。減結合コンデンサが特定のIPGアーキテクチャで使用されない場合でも、寄生キャパシタンスは、電極組織インタフェースに存在することになり、このような寄生キャパシタンスは、寄生電圧VC1及びVC2を運ぶことになる。このような寄生キャパシタンスは、これらが使用される範囲で減結合コンデンサC1及びC2に含まれると見なすことができる。図5Cは、電極間の抵抗を測定する場合に特に有用な2相パルスの更なる詳細を示し、サンプル及び保持回路310の作動の様々な段階を示している。単純化するためにE1のパルスだけを示している。図示のように、パルスは、-0.35から0.35mAに及ぶマグニチュード、及び40マイクロ秒の総持続時間を有する。事前段階は、位相1に進み、t=0の位相1パルスの開始の前の5マイクロ秒で終わる。段階1は、位相1パルス中の5-15マイクロ秒の間に発生し、段階2は、位相2パルス中の25-35マイクロ秒の間に発生する。段階3は、位相3回復の間の45マイクロ秒のパルスの中断の後の5マイクロ秒に発生する。これらの段階の各々の間がブランキング期間Bであり、この間に、サンプル及び保持回路310におけるスイッチSa-Seの全てが開かれる。簡潔に分るように、このようなブランキング期間により、サンプル及び保持回路310は、段階と段階の間の衝突なしに作動させることができる。図6A-6Eは、電極E1とE2間の抵抗を判断するためのサンプル及び保持回路310の作動を示しており、各図は、測定の異なる段階を示している。これらの図の各々におけるアクティブ信号は、回路の作動を理解し易いように太字のイタリック体にされている。IC300における通信のバスベースの性質のために、続く抵抗測定は、適切な時間のサンプル及び保持回路310における適切なアドレスにバス指令を送信する段階を含むことを理解すべきである。このようなアドレス指定が上記に組み込まれた同時出願に詳しく説明されているので、これらの詳細はここでは繰り返さない。図6Aは、サンプル及び保持回路310事前段階の構成、すなわち、続く測定の準備を示している。この事前段階中、コンデンサは放電される。これは、両方のMUX1及びMUX2で接地入力を選択することにより、及び保持回路314のスイッチSa-Seの全てを閉じることによって行われる。これは、接地までのコンデンサC1及びC2の両方のプレートを短絡し、同様にMUXによって送られる2つの接地信号を共に短絡する。これは、コンデンサCX及びCYが測定を実行する前にそれらの両端の残留電圧を持たないようにする。ブランキング期間の後、図6Bは、段階1中の電極電圧E1及びE2の測定を示している。E1はこの位相中にアノードとして作動し、従って、高電圧にバイアスされるので、これは、上部MUX1によって選択され、E2がカソードとして作動し、従って、低電圧にバイアスされるので、これは、下部MUX2によって選択される。段階1中に、電極E1とE2の間の電圧VXは、コンデンサCXに印加又は蓄積され、この電圧は、減結合コンデンサC1及びC2両端の2つの寄生電圧VC1VC2及び患者の組織両端の降下IRの和、すなわち、VX=VC1IRVC2に等しくなる。電圧VXは、他のスイッチSb、Sd、及びSeを開いたまま、スイッチSa及びScを閉じることにより、コンデンサCX両端に印加される。スイッチSb、Sd、及びSeを開いたままにしておくことで、コンデンサCYを絶縁し、その電圧降下は、事前段階中に接地されることによって0のままであることに注意すべきである。再度図5Cを参照すると、段階2は、約5マイクロ秒で始まり、15マイクロ秒で終わり、従って、コンデンサCXをこの10マイクロ秒の間に書き込むことができる。別のブランキング期間の後、図6Cは、段階2中の電極電圧E1及びE2の測定を示している。E2がこの位相中にアノードとして作動し、従って、高電圧にバイアスされるので、これは、上部MUX1によって選択され、E1がカソードとして作動し、従って、低電圧にバイアスされるので、これは、下部MUX2によって選択される。段階2中に、電極E2とE1の間の電圧VYは、コンデンサCYに印加又は蓄積され、その電圧は、減結合コンデンサC1及びC2両端の2つの寄生電圧及び患者の組織両端の降下IRの和に等しくなる。しかし、刺激の極性が位相2で逆転されるので、位相1から変わらないこれらの寄生電圧が減算され、それによってVY=-VC2IR-VC1になる。電圧VYは、他のスイッチSa、Sc、及びSeを開いたままにして、スイッチSb及びSdを閉じることにより、コンデンサCY両端に印加される。スイッチSa、Sc、及びSeを開いたままにしておくことでコンデンサCXを絶縁し、その電圧は、早期の段階1測定のためにVXのままであることに注意すべきである。図5Cを再度参照すると、段階2は約25マイクロ秒で始まり、35マイクロ秒で終わり、従って、コンデンサCYをこの10マイクロ秒期間に書き込むことができる。更に別のブランキング期間の後、図6Dは、段階3でコンデンサCX及びCYが直列に接続され、MUXへの共通モード入力を通じて基準電圧が供給されることを示している。コンデンサは、スイッチSeを閉じることによって直列に接続される。これは、直列接続コンデンサ両端に、以前に蓄積されたVX及びVY値の和に等しい電圧、すなわち、2IRを生成する。減結合コンデンサ、VC1及びVC2両端の寄生電圧がこの直列追加によって取り消され、従って、測定からこれらを取り除き、上述のように測定の精度を改善する。更に、コンデンサCXとCY間の共通ノードは、V/2の基準電圧に設定される。これは、MUXの各々で、共通モード入力、CMを選択することにより、及びスイッチSb及びScを閉じることによって行われる。共通モード入力がMUXで個別に配線され、MUX1の共通モード入力が、抵抗器R1を通じてコンプライアンス電圧Vに結合され、MUX2の共通モード入力が抵抗器R2を通じて接地に結合されることに注意すべきである。図示の例では、R1及びR2は同一であり、各々が250kオームのオーダの相対的に高い値である。両方の共通モード入力が選択されスイッチSb及びScを通じてコンデンサ間の共通ノードで短絡された時に、R1及びR2は、Vと接地間の電圧分割デバイスを形成し、V/2の同相電圧をもたらす。直列接続コンデンサ両端の2IR電圧が保護されるので、効果は、V/2IRの電圧を上部バッファ311aに、V/2-IRの電圧を下部バッファ311bに呈示することである。更に別のブランキング期間の後、図6Eは、測定され処理された電圧が差動増幅器312に送られる事後段階を示している。この段階で、MUXは使用されず、実際にはスイッチSa-Sdを開くことによって保持回路314から絶縁される。スイッチSeは、コンデンサCXとCYの間の直列接続を維持するために閉じられ、出力バッファ311a及び331bは、CX及びCYの直列接続の両端の電圧を差動増幅器312の入力に通すために、有効化信号B1en及びB2enそれぞれによって有効にされる。差動増幅器は、その入力での差を表すアナログ電圧、すなわち、[V/2IR]-[V/2-IR]、又は2IRをその出力315で生成するために、有効化信号DAenによって有効にされる。差動増幅器312は、コンプライアンス電圧Vによって給電され、段階3図6Dにおいて差動増幅器の入力共通モードをV/2に設定することで、差動増幅器のダイナミックレンジを増す。出力315は、その後A/Dブロック74図3Bに送信され、ここでデジタル化及び格納される。そこから、マイクロコントローラ305が、A/Dブロック74で格納された値をアドレス指定することによってデジタル化値を読み取ることができ、電極E1とE2の間の抵抗を判断するためにこれを処理することができる。電流Iで公知なので、抵抗は、デジタル化値を2Iで割算することによってマイクロコントローラ305で計算される。パルスが減結合コンデンサC1及びC2のAC充電を起こし、この結果減結合コンデンサC1及びC2両端に相対的に小さな電圧を生じることに注意すべきである。当業者が理解するように、このようなAC電圧は、電流I及びパルス幅に比例することになり、減結合コンデンサのキャパシタンスに反比例することになる。このようなAC電圧は、上述のDC寄生電圧VC1及びVC2とは別々である。DC寄生電圧とは異なり、減結合コンデンサC1及びC2両端のいずれのAC電圧も、所定の位相中の刺激の極性に一致することになり、DC寄生電圧が実行する測定を無効にしなくてもよく、全体的な測定における電圧オフセット、すなわち、A/Dブロック74に送られる電圧をもたらす。しかし、いずれのこのようなAC電圧も比較的小さく、計算することができ、抵抗測定から標準化することができる。例えば、図5Cに説明した例の2相パルスを使用して、測定された電圧へのオフセットが、約3mVに等しい減結合コンデンサのAC充電によって生じ、この小さな量を測定精度及び全体的な抵抗計算を更に改善するために、マイクロコントローラ305における測定された電圧からデジタル的に減算することができる。抵抗測定が完了した状態で、それは、パルストレインにおける次のパルスで繰り返すことができる。電極の同じ対間の測定を繰り返すことで、測定された値を時間の経過と共に平均化することができ、その精度を改善することができる。更に、抵抗が電極の2つ例えば、E1とE2の間で測定された状態で、更に別の抵抗測定を電極の異なる対例えば、E2とE3、E3とE4、E1とE3、E1とE4など間で実行することができる。本発明の開示の範囲を超えるが、電極間の抵抗を知ることは、IPGの安全性及び機能を改善する場合に価値がある。上述のように、刺激中に電極に存在する電圧を知ることは、V生成器320図3Bのコンプライアンス電圧、Vを適切な電力効率のマグニチュードに設定する場合に有用になる。特に、及び米国特許第7,444,181号明細書で説明するように、電流源及びシンク、すなわち、PDAC及びNDACの両端に現れる電圧降下を知ることは、特に有用になり、電圧降下は、刺激中に使用される電極電圧をモニタすることによってのみ一部知ることができる。これらの電圧降下をモニタすることにより、コンプライアンス電圧Vは、望ましい治療電流をロードすることなく送出するのに十分なマグニチュードに設定することができるが、IPGにおける電力を消費しないように過度に高くは設定されない。開示するサンプル及び保持回路310により、これらの電圧降下を測定することができ、図7A-7Eは、これが行われる方法を示している。図7Aは、電極E1とE2の間のパルスの例を再度使用して、PDAC及びNDAC両端の電圧降下Vp及びVnを示している。この例がコンプライアンス電圧Vを最適化することを目的とするので、パルスは試験パルスの代わりに実際の治療刺激パルスを含むことが予想される。しかし、開示する技術を使用してIPG及び/又はコンプライアンス電圧生成器320を試験するために有用になるので、これは厳密には必要ではない。PDAC82両端の電圧降下は、アノード電極に現れる電圧からコンプライアンス電圧を引いたもの、すなわち、Vp=V-VE1を含み、NDAC82両端の電圧は、接地からカソード電極に現れる電圧を引いたもの、すなわち、Vn=VE2-0、又はVE2を含む。この例では、Vpは、パルストレインにおける第1のパルスの供給中に測定され、Vnは、トレインにおける第2の又は後のパルスの供給中に測定される。簡潔に示すように、及び2相パルスが使用されると仮定して、これらの測定は、第1の段階に示すように、2相パルスの1つの位相中にのみ行われる。従って、パルスの第2の又は他の位相は無視され測定に使用されず、従って、図7Aにおいて点線で示されている。単相パルスが使用される場合、測定単純化するために示していないは、パルスの単一位相中に行われることになる。図示の例では、Vpは、最初に測定され、図7Bで始まる。図7Bは、測定の段階1、すなわち、2相パルスの第1の位相又は単相パルスの単位相の供給中に行われる測定を示している。しかし、ブランキング期間に行われるように、図6Aに示されているコンデンサCX及びCYの事前段階放電が起こる。事前段階コンデンサ放電を示す図は含まれていない。Vpは、VとE1の間の差を含み、これらの入力は、MUX1及びMUX2によってそれぞれ選択され、それによってコンデンサCXにその電圧差、すなわち、VX=V-VE1を印加する。早期の抵抗測定のように、スイッチSa及びScは、段階1で閉じられ、スイッチSb、Sd、及びSeは、開いたままである。回路構造のために、オフチップ減結合コンデンサC1に現れるいずれの寄生電圧も、測定に含まれないことに注意すべきである。2相パルスが使用される場合、段階2は単純にバイパスされ、それによってコンデンサCYは単純には充電されず、事前段階に設定されたようにVY=0のその値を保持する。段階2のバイパスは、ブランキングと同様に、すなわち、段階2の間にスイッチSa-Seの全てを開くことによって実行することができる。次に、段階3中に図示せず、コンデンサCX及びCYは、直列に接続され、従って、直列接続の両端にVX及びVYを追加し、MUXへの共通モード入力が、コンデンサ間の共通ノードをV/2に設定するように選択される。これは、V1/2VE1の電圧をバッファ311aの入力に及び1/2VE1の電圧をバッファ311bの入力に提供する。これは図6Dのように行われ、単純化するために含まれていない。図7Cを参照すると、差動増幅器314が、差V-VE1をA/Dブロック74に出力する場合に、バッファ311a及び311bが有効にされ、A/Dブロック74で差V-VE1がデジタル化され格納される。図7D及び7Eは、トレインにおける次の又は後のパルスに載せられるVnの測定を示している。コンデンサCx及びCyの事前段階放電は示されていない。図7Dでは、段階1中に、MUX1は、カソード電極E2を選択し、MUX2は、接地を選択し、従って、コンデンサCXに、これらの差、VE2を印加する。段階2は、バイパスされ、次に、共通モード入力がコンデンサを直列に接続するために段階3図示せず中に選択され、従って、1/2VVE2及び1/2V-VE2をバッファ311a及び311bの入力それぞれに呈示する。バッファ311a及び311b及び差動増幅器314が図7Eに示すように有効にされた時に、差、VE2が、以前のVpのように出力され、デジタル化され、更に格納される。減結合コンデンサVC2の両端の寄生電圧がVn測定に働きかけないことに注意すべきである。図6A-6Eの抵抗測定と同様に、Vp及びVn測定は、それらの精度を改善するために反復し平均化することができる。判断された状態で、Vp及びVnは、例えば、米国特許第7,444,181号明細書に開示された技術を使用して、コンプライアンス電圧Vを最適レベルに設定するために、マイクロコントローラ305及びV生成器320によって使用することができる。Vに対するこの最適値が、不確実性及び恐らく患者の組織の変化する性質のために時間の経過と共に変化すると予想される場合、時間毎にVp及びVnをモニタし、更に治療刺激中の実行中にVを調節することが好ましい。図8A-8Fは、抵抗を測定するためのサンプル及び保持回路310の使用を示しているが、ある一定の用途では、マスターIC300及びスレーブIC300’が互いにデイジーチェーンされる。図8Aに示す例では、IC300及び300’の異なる方に現れる抵抗が、2つの電極間で測定され、アノード電極E18はスレーブIC300’に現れ、カソード電極E1はマスターIC300に現れる。デイジーチェーンIC300及び300’を有するシステムにおける2つの電極間の抵抗の測定が上記に組み込まれた同時出願に説明されていることに注意すべきである。これがどのように起こるかがその同時出願に詳しく説明され、読者には公知であると仮定するので、本発明の開示は、技術の説明を本発明の開示の焦点である特定のサンプル及び保持回路310に制限する。測定される電圧の1つが、マスター300の代わりにスレーブIC300’から来た時に、2つのサンプル及び保持回路310及び310’間の相互接続が、図8Bに示すように示唆される。マスター及びスレーブIC300及び300’が同一であるので、同じ構成要素が、マスターIC300の主記号なし及びスレーブIC300’の主記号ありのいずれかで示されている。相互接続は、オフバス信号IN1、IN2、OUT1、及びOUT2の使用を含む。スレーブIC300’におけるMUX1からのOUT1は、マスターIC300におけるIN1に送信され、次に、これは、マスターICのMUXの両方への入力として送信される。スレーブIC300’におけるMUX2からのOUT2は、マスターIC300のIN2に送信され、これは、ここでもまた、マスターICのMUXの両方への入力として送信される。サンプル及び保持回路310及び310’のこの相互接続は、モニタされるいずれの関連の電圧VE18などもスレーブIC300’のサンプル及び保持回路310’からマスターIC300のサンプル及び保持回路310にプルするように働く。保持回路314’がスレーブIC300’で使用されないので、これは図では点線で示されている。サンプル及び保持回路310及び310’のこの相互接続は、使用されないスレーブIC300’のMUXへの入力IN1及びIN2、及び使用されないマスターIC300の出力OUT1及びOUT2をもたらし、これは点線によって表される。2つのIC300と300’の間のPCB上の経路指定は、スレーブIC300’からのOUT1及びOUT2とマスターIC300のIN1及びIN2の間の適正な接続を設定する。図8Bは、サンプル及び保持回路310事前段階の構成を示し、上述の図6Aに類似している。マスターサンプル及び保持回路310の両方のMUXが接地入力を選択し、スイッチSa-Seの全てが閉じられ、コンデンサCX及びCYを短絡する。ブランキング期間の後、図8Cは、段階1中の電極電圧E18及びE1の測定を示している。E18がこの位相中はアノードとして作動し、従って、高電圧にバイアスされるので、これは、上部MUX1によって選択される。しかし、この電圧は、最初にスレーブIC300’からマスターICにプルすべきである。これを実行するために、スレーブにおけるMUX1’は、E2入力-電極E18に対応する入力を選択する。スイッチS1’は、この選択をマスターIC300のMUXにおける入力IN1に現れるOUT1に通すために閉じられる。マスターのサンプル及び保持回路310におけるMUX1は、この入力IN1を選択し、従って、コンデンサCXの上部のE18に電圧を印加する。E1がカソードとして作動し、従って、低電圧にバイアスされるので、これは、下部MUX2によって選択され、この電極がマスターIC300に既に存在するので、この電極はスレーブからプルする必要はない。E1を選択することで、コンデンサCXの下部のE1に電圧を印加する。電極の減結合コンデンサからの寄生電圧が含まれる時に、コンデンサCX、VXに蓄積された電圧は、VC18IRVC1に等しい。別のブランキング期間の後、図8Dは、段階2中の電極電圧の測定を示している。E1はこの位相中アノードとして作動し、従って、高電圧にバイアスされるので、これは、上部MUX1によって選択される。E18がカソードとして作動し、従って、低電圧にバイアスされるので、これは、最終的には下部MUX2によって選択されるが、最初にスレーブIC300’からプルすべきである。従って、スレーブのMUX2’はE18E2入力を選択し、スイッチS2’は、この選択をOUT2に通すために閉じられる。この出力は、入力IN2としてマスターのMUX2で選択される。これは、コンデンサCY両端にVY=-VC1IR-VC18を印加する。図8E及び8Fは、上述の図6D及び6Eと本質的には同じであり、抵抗測定の段階3及び事後段階部分を示している。参照すると、段階3図8E中に、コンデンサCX及びCYは、直列に接続され、その共通ノードはV/2にバイアスされる。効果は、V/2IRの電圧を上部バッファ311aに、及びV/2-IRの電圧を下部バッファ311bに呈示することである。事後段階図8Fでは、出力バッファ311a及び311bは、これらの電圧を差動増幅器312の入力に通すために有効にされ、差動増幅器312も有効にされる。出力315の結果は、2IRのアナログ信号であり、出力315は、その後、A/Dブロック74図3Bに送信され、A/Dブロック74でデジタル化及び格納される。そこから、マイクロコントローラ305は、A/Dブロック74に格納された値をアドレス指定することによってデジタル化値を読み取ることができ、例えば、デジタル化値を2Iで割算することにより、電極E1とE2の間の抵抗を判断するためにこれを処理することができる。マイクロコントローラ305はまた、上述のように、測定中の減結合コンデンサC18及びC1のAC充電によって発生したいずれのACオフセット電圧も減算することができる。図示されていないが、デイジーチェーンサンプル及び保持回路310及び310’も、スレーブIC300’から1つよりも多い電圧をモニタするために使用することができることを理解すべきである。例えば、スレーブIC300’に現れる2つの電極両方例えば、電極E23及びE24の間の抵抗を測定する必要がある場合、これらの電極電圧の両方は、マスターIC300にプルされることになり、これらの電圧を選択するためにスレーブのMUXの両方を同時に使用すること、両方のスイッチS1’及びS2’を閉じること、及びマスターIC300のMUXの入力IN1及びIN2での出力OUT1及びOUT2の両方の選択を伴うことになる。本発明の特定的な実施形態を図示して説明したが、以上の説明は、本発明をこれらの実施形態に制限するものではないことを理解すべきである。様々な変形及び修正が本発明の精神及び範囲から逸脱することなく実行することができることは当業者には明らかであろう。従って、本発明は、特許請求の範囲によって定義される本発明の精神及び範囲に入ると考えられる代替、修正、及び均等物を含むものとする。"