電極部を有する基板と、前記基板上に搭載され、第1の電極パッドを有する第1の電子部品と、前記第1の電子部品上に搭載され、前記第1の電子部品の外周より外側にはみ出した部分と、前記はみ出し部分に設けられた第2の電極パッドとを有する第2の電子部品と、前記基板の前記電極部と前記第1の電子部品の前記第1の電極パッドとを電気的に接続する第1のボンディングワイヤと、前記基板の前記電極部と前記第2の電子部品の前記第2の電極パッドとを電気的に接続する第2のボンディングワイヤと、前記第2の電子部品の前記はみ出し部分を支持する絶縁性柱状体とを具備することを特徴とする積層型電子部品。請求項1記載の積層型電子部品において、前記絶縁性柱状体は前記第2の電子部品の前記はみ出し部分に接着されていることを特徴とする積層型電子部品。請求項1または請求項2記載の積層型電子部品において、前記第2の電子部品の前記はみ出し部分は、複数個の前記絶縁性柱状体で支持されていることを特徴とする積層型電子部品。請求項1または請求項2記載の積層型電子部品において、前記第2の電子部品は、前記第1の電子部品より大きい形状を有すると共に、全ての外形辺が前記第1の電子部品の外周より外側にはみ出しており、前記第2の電極パッドは、前記第2の電子部品の全ての外形辺に沿って配置され、かつ前記第1の電子部品の外周より外側にはみ出した部分に設けられており、前記第2の電子部品の前記第1の電子部品の外周より外側にはみ出した部分は、それぞれ前記絶縁性柱状体で支持されていることを特徴とする積層型電子部品。請求項4記載の積層型電子部品において、前記第2の電子部品の前記はみ出し部分は、それぞれ前記第2の電子部品の一辺あたりに複数個の前記絶縁性柱状体で支持されていることを特徴とする積層型電子部品。請求項1ないし請求項5のいずれか1項記載の積層型電子部品において、前記絶縁性柱状体は少なくとも前記第2の電子部品との当接部が絶縁性樹脂からなることを特徴とする積層型電子部品。請求項1ないし請求項6のいずれか1項記載の積層型電子部品において、前記絶縁性柱状体はその内部に配置された補強材を有することを特徴とする積層型電子部品。請求項1ないし請求項7のいずれか1項記載の積層型電子部品において、前記絶縁性柱状体は、積層された複数個の樹脂柱を有することを特徴とする積層型電子部品。請求項1ないし請求項8のいずれか1項記載の積層型電子部品において、前記絶縁性柱状体の外周にダム枠が設けられていることを特徴とする積層型電子部品。請求項1ないし請求項9のいずれか1項記載の積層型電子部品において、前記第1および第2の電子部品は半導体素子および半導体素子を含むパッケージ部品から選ばれる少なくとも1種からなることを特徴とする積層型電子部品。本発明の目的は、上段側の電子部品の下方に中空部が生じる積層構造において、上段側の電子部品へのボンディング時における不良発生を抑制した積層型電子部品を提供することを目的としている。本発明の態様に係る積層型電子部品は、電極部を有する基板と、前記基板上に搭載され、第1の電極パッドを有する第1の電子部品と、前記第1の電子部品上に搭載され、前記第1の電子部品の外周より外側にはみ出した部分と、前記はみ出し部分に設けられた第2の電極パッドとを有する第2の電子部品と、前記基板の前記電極部と前記第1の電子部品の前記第1の電極パッドとを電気的に接続する第1のボンディングワイヤと、前記基板の前記電極部と前記第2の電子部品の前記第2の電極パッドとを電気的に接続する第2のボンディングワイヤと、前記第2の電子部品の前記はみ出し部分を支持する絶縁性柱状体とを具備することを特徴としている。本発明の態様に係る積層型電子部品は、第2の電子部品のはみ出し部分を絶縁性柱状体により支持しているため、第2の電子部品のはみ出し部分下方の中空部に起因するクラックやボンディング不良等を抑制することができる。以下、本発明を実施するための形態について、図面を参照して説明する。なお、以下では本発明の実施形態を図面に基づいて説明するが、それらの図面は図解のために提供されるものであり、本発明はそれらの図面に限定されるものではない。図1は第1の参考例によるスタック型マルチチップ構造の半導体装置積層型半導体装置の構成を示す断面図である。同図に示す半導体装置1は、素子搭載用の基板2を有している。基板2は半導体素子等の電子部品を搭載することが可能であると共に、半導体素子等の電極と電気的に接続される回路を有するものであればよい。このような基板2としては絶縁基板や半導体基板等の表面や内部に回路配線を形成した回路基板、あるいはリードフレームのような素子搭載部と回路部とを一体化した基板を用いることができる。図1に示す半導体装置1は、素子搭載用基板として回路基板2を有している。回路基板2を構成する絶縁基板には、樹脂基板、セラミックス基板、ガラス基板等、各種の絶縁材料からなる基板を適用することができる。樹脂基板を適用した回路基板としては、多層銅張積層板多層プリント配線板等を使用することができる。このような回路基板2の下面側には、半田バンプ等の外部接続端子3が設けられている。回路基板2の素子搭載面となる上面側には、外部接続端子3と例えば内層配線図示せずを介して電気的に接続された電極部4が設けられている。電極部4はワイヤボンディング部となるものである。このような回路基板2の素子搭載面上面には、第1の電子部品として第1の半導体素子5が第1の接着剤層6を介して接着されている。第1の接着剤層6には一般的なダイアタッチ材ダイアタッチフィルム等が用いられる。第1の半導体素子5の上面側に設けられた第1の電極パッド図示せずは、第1のボンディングワイヤ7を介して回路基板2の電極部4と電気的に接続されている。第1の半導体素子5上には、第2の電子部品として第2の半導体素子8が第2の接着剤層9を介して接着されている。第2の半導体素子8は第1の半導体素子5と同形またはそれより大形の形状を有している。第2の接着剤層9は図2に示すように、第1の半導体素子5側に配置される第1の層10と、第2の半導体素子8側に配置される第2の層11との2層構造を有している。第1および第2の層10、11は同一材料、すなわち同一の接着剤用樹脂で形成されており、その上で異なる弾性率を有している。ここで言う弾性率は熱処理して硬化させる前の弾性率である。第1の層10と第2の層11は異なる弾性率に基づいて軟化または溶融温度が相違する。第1の層10は第2の半導体素子8の接着時温度で軟化または溶融し、第2の層11は接着時温度に対して層形状が維持される。すなわち、第2の接着剤層9における第1の層10は、第2の半導体素子8の接着時温度で軟化または溶融し、第1のボンディングワイヤ7を取り込むための層ここでは便宜的に溶融層と記すとして機能するものである。溶融層として機能する第1の層10は、接着時温度における粘度が1kPas以上100kPas以下であることが好ましい。第1の層10の接着時粘度が1kPas未満であると軟らかすぎて、接着剤樹脂が素子端面からはみ出すおそれがある。一方、第1の層10の接着時粘度が100kPasを超えると硬すぎて、例えば第1のボンディングワイヤ7の変形や接続不良等を生じさせるおそれがある。第1の層10の接着時粘度は1~50kPasの範囲であることがより好ましく、さらには1~20kPasの範囲であることが望ましい。第2の層11は第2の半導体素子8の接着時温度に対して層形状が維持され、第2の半導体素子8と第1のボンディングワイヤ7との接触に伴う絶縁不良やショート等の発生を防止する絶縁層として機能するものである。絶縁層として機能する第2の層11は、接着時温度における粘度が130kPas以上であることが好ましい。第2の層11の接着時温度における粘度が130kPas未満であると、第2の半導体素子8を第1の半導体素子5を接着する際に層形状を維持することができず、絶縁層としての機能が損なわれる。第2の層11の接着時温度における粘度は200kPas以上であることがより好ましい。ただし、粘度があまり高すぎると接着剤層としての機能が損なわれるため、第2の層11の接着時温度における粘度は1000kPas以下であることが好ましい。上述したような2層構造の第2の接着剤層9の形成材料には、同一の接着剤用樹脂が用いられる。接着剤用樹脂としては、例えばエポキシ樹脂のような熱硬化性絶縁樹脂が挙げられる。2層構造の第2の接着剤層9は、例えば同一の熱硬化性樹脂ワニスを用いて、第1の層10と第2の層11を形成する際の乾燥温度や乾燥時間を異ならせることで得ることができる。2層構造の接着剤層9は、例えば第2の半導体素子8を第1の半導体素子5上に接着する際の接着剤フィルムとして用いられる。2層構造の接着剤層9は、例えば以下のようにして作製される。まず、図3Aに示すように、支持体となるフィルム基材12上に例えばエポキシ樹脂ワニスAステージを塗布した後、この塗布層を例えば150°Cで乾燥させて半硬化状態Bステージの第2の層11を形成する。次いで、図3Bに示すように、第2の層11上に同一のエポキシ樹脂ワニスAステージを再度塗布し、この塗布層を例えば130°Cで乾燥させて半硬化状態Bステージの第1の層10を形成する。2層構造の接着剤層9は第2の半導体素子8の下面にエポキシ樹脂ワニス等を順に塗布して形成することも可能である。上記したようにエポキシ樹脂ワニスを異なる温度で乾燥させることによって、常温弾性率ひいては軟化または溶融温度が異なる第1の層10と第2の層11を得ることができる。具体的には、第1の層10の乾燥温度以上130°C以上でかつ第2の層11の乾燥温度未満150°C未満の温度で加熱した場合、第2の層11は層形状が維持される。一方、第1の層10のみは軟化または溶融する。従って、第2の半導体素子8の接着時温度を上記した温度範囲例えば130°C以上150°C未満に設定することによって、第2の層11の層形状を維持して絶縁層として機能させた上で、第1の層10を接着時に軟化または溶融させることができる。なお、上記したエポキシ樹脂ワニスの乾燥温度の制御に代えて、エポキシ樹脂ワニスを塗布した後の乾燥時間を異ならせることによっても、第1の層10と第2の層11を有する2層構造の接着剤層9を得ることができる。この場合には、支持体となるフィルム基材12上に例えばエポキシ樹脂ワニスAステージを塗布した後、この塗布層を所定の温度で乾燥させて半硬化状態Bステージの第2の層11を形成する。次いで、第2の層11上にエポキシ樹脂ワニスAステージを再度塗布し、この塗布層を第2の層11と同温度でかつ第2の層11より短時間で乾燥させる。このようにしても、常温弾性率ひいては軟化または溶融温度が異なる第1の層10と第2の層11を得ることができる。第1の層10と第2の層11の具体的な弾性率は特に限定されるものではなく、上述したように接着時温度における粘度に差が生じるものであればよい。第1の層10を溶融層として機能させると共に、第2の層11を絶縁層として機能させる上で、第2の層11は第1の層10より大きい常温弾性率を有することが好ましい。さらに、2層構造の接着剤層9を接着剤フィルムとして用いるにあたって、接着剤フィルムは個片化した第2の半導体素子8の裏面に貼り付けてもよいが、第2の半導体素子8に個片化する前の半導体ウエハの段階で貼り付けることが好ましい。これによって、第2の半導体素子8の製造工数や製造コストを低減することができる。2層構造の接着剤層9からなる接着剤フィルムを半導体ウエハに貼り付けた場合、接着剤フィルムを含めて半導体ウエハをダイシングすることになる。このため、2層構造の接着剤層9を構成する各層10、11は、それぞれダイシング加工が可能な常温弾性率、具体的には500MPa以上1200MPa以下の範囲の常温弾性率を有することが好ましい。各層10、11の常温弾性率が500MPa以下であると、ダイシング時の加工効率等が低下する。常温弾性率が1200MPaを超えると接着剤層9としての機能が低下する。第1および第2の層10、11の常温弾性率は上記条件を満足させた上で、第2の層11の常温弾性率が第1の層10のそれより大きくなるように設定することが好ましい。2層構造の接着剤層9を用いて第1の半導体素子5上に接着された第2の半導体素子8は、その上面側に設けられた第2の電極パッド図示せずに第2のボンディングワイヤ13が接続されている。さらに、第2のボンディングワイヤ13は回路基板2の電極部4と電気的に接続されている。そして、回路基板2上に積層、配置された第1および第2の半導体素子5、8を、例えばエポキシ樹脂のような封止樹脂14を用いて封止することによって、スタック型マルチチップパッケージ構造の半導体装置1が構成されている。なお、図1では2個の半導体素子5、8を積層した構造について説明したが、半導体素子の積層数はこれに限られるものではない。積層する素子数は3個もしくはそれ以上であってもよい。3個以上の半導体素子を積層して半導体装置を構成する場合、半導体素子間の接着に2層構造の接着剤層、すなわち半導体素子の接着時温度で軟化または溶融する第1の層と層形状が維持される第2の層とを有する接着剤層が用いられる。上述した半導体装置1は、例えば以下のようにして作製される。半導体装置1の製造工程について、図4A~図4Cを参照して説明する。図4Aに示すように、回路基板2上に第1の接着剤層6を用いて第1の半導体素子5を接着する。続いて、ワイヤボンディング工程を実施して、第1のボンディングワイヤ7で回路基板2の電極部4と第1の半導体素子5の電極パッドとを電気的に接続する。次いで、図4Bに示すように、第1の半導体素子5を接着した回路基板2を加熱ステージ21上に載置する。一方、第2の半導体素子8の下面側に、例えば図3に示した製造工程等に基づいて作製した2層構造の接着剤層2層構造の接着剤フィルム9を貼り付ける。この際、2層構造の接着剤フィルム9は、絶縁層として機能する第2の層11が第2の半導体素子8側に配置されるように貼り付ける。2層構造の接着剤フィルム9は、前述したように半導体ウエハの段階で貼り付けるようにしてもよい。この際、2層構造の接着剤フィルム9はダイシングテープと一体化されたものであってもよい。2層構造の接着剤フィルム9を貼り付けた半導体ウエハはダイシング加工を施した後に半導体装置1の製造工程に供される。2層構造の接着剤層9を貼り付けた第2の半導体素子8は実装ツール22で保持される。実装ツール22は半導体素子8の吸着保持手段と加熱機構とを備えている。次に、図4Cに示すように、実装ツール22に保持された第2の半導体素子8を、第1の半導体素子5に対して位置合せする。実装ツール22を下降させて、第2の接着剤層9を第1の半導体素子5に押し当てると共に、加熱ステージ21および実装ツール22の少なくとも一方を用いて第2の接着剤層9を加熱する。この際の加熱温度は第1の層10の乾燥温度以上で第2の層11の乾燥温度未満とする。上述したように第2の層11を150°Cで乾燥させ、第1の層10を130°Cで乾燥させた場合、第2の接着剤層9の加熱温度第2の半導体素子8の接着温度は例えば140±5°Cとする。上述した温度で第2の接着剤層9を加熱した場合、第1の層10は例えば溶融するため、第1のボンディングワイヤ7を第1の層10内に取り込みつつ第1の半導体素子5に接着される。これによって、第1のボンディングワイヤ7が押し潰されて変形や接続不良等が発生することを防ぐことができる。一方、第2の層11は上述した加熱温度に対して層形状を維持するため、第1の層10内に取り込まれた第1のボンディングワイヤ7と第2の半導体素子8との接触を防ぐことができる。第2の層11は絶縁層として機能する。これによって、第1のボンディングワイヤ7と第2の半導体素子8との接触に伴う絶縁不良やショート等の発生を有効に防止することが可能となる。2層構造の接着剤層9において、第1の層10の厚さは第1のボンディングワイヤ7の高さに応じて適宜に設定する。例えば、第1のボンディングワイヤ7の高さ第1の半導体素子5上における最大高さが60±15μmであるとした場合、加熱温度で軟化または溶融する第1の層10の厚さは75±15μmとすることが好ましい。加熱温度に対して層形状を維持する第2の層11の厚さは、例えば5~15μmの範囲とすることが好ましい。この厚さは公差を含むものである。第2の層11の厚さがあまり厚すぎると、半導体装置1の薄型化を阻害することになる。第2の接着剤層9を用いて第2の半導体素子8を第1の半導体素子5上に接着した後に、回路基板2の電極部4と第2の半導体素子8の電極パッドとを第2のボンディングワイヤ13で電気的に接続するワイヤボンディング工程を実施する。この後、外部接続端子3の形成工程や封止樹脂14による樹脂封止工程等を実施することによって、スタック型マルチチップパッケージ構造の半導体装置1が得られる。ここで、第2の接着剤層9に加熱処理を施して硬化させた後の弾性率は、175°Cで40MPa以上、260°Cで1MPa以上であることが好ましい。硬化後の第2の接着剤層硬化樹脂層9の175°Cにおける弾性率が40MPa未満であると、ワイヤボンディング工程における第2の半導体素子8の撓みが大きくなり、第2の半導体素子8にクラック等が生じやすくなる。第2の半導体素子8のワイヤボンディング時における撓みは15μm以下とすることが好ましい。図5は硬化樹脂層9の175°Cにおける弾性率と第2の半導体素子8のワイヤボンディング時における撓みとの関係を示している。図5において、サンプル1は50μmの半導体素子チップの厚さと60μmの接合層の厚さを有する。サンプル2は70μmのチップ厚さと60μmの接合層厚さ、サンプル3は90μmのチップ厚さと60μmの接合層厚さを有する。サンプル4は50μmのチップ厚さと85μmの接合層厚さ、サンプル5は70μmのチップ厚さと85μmの接合層厚さ、サンプル6は90μmのチップ厚さと85μmの接合層厚さを有する。図5から、硬化樹脂層9の175°Cにおける弾性率を40MPa以上とすることによって、ワイヤボンディング工程における第2の半導体素子8の撓みを小さくすることが可能であることが分かる。また、半導体装置1をマザーボード等に実装する場合、半導体装置1は例えば260°Cでリフローされる。この際、半導体装置1は吸湿しているため、半導体装置1の状態によっては水蒸気爆発が発生するおそれがある。260°Cにおける水蒸気圧は1MPaである。従って、硬化樹脂層9の260°Cにおける弾性率は1MPa以上であることが好ましい。これによって、半田リフロー時の水蒸気爆発を防ぐことができる。硬化樹脂層9の260°Cにおける弾性率は10MPa以上であることがより好ましく、さらに好ましくは50MPa以上である。図6は硬化樹脂層の弾性率周波数1Hzで測定した動的貯蔵弾性率の温度変化の一例を示している。樹脂の弾性率はガラス転移点を超えると急激に低下する。従って、260°Cにおける弾性率を1MPa以上とすることが重要となる。上述したように、弾性率が異なる2層構造の接着剤層9を用いることによって、第1のボンディングワイヤ7の変形や接続不良、さらに第1のボンディングワイヤ7と第2の半導体素子8との接触等を防止した上で、第2の半導体素子8を第1の半導体素子5に良好にかつ低コストで接着することが可能となる。その上で、2層構造の接着剤層9は同一材料で形成されているため、第2の半導体素子8の接着工程後に素子間剥離等を生じることがなく、さらには接着に要する製造工数や製造コストの増加を抑制することができる。すなわち、従来の絶縁層と接着剤層とを用いた積層構造では、絶縁層と接着剤層との熱膨張率の違い等により素子間剥離等を招いていたが、同一材料で形成した2層構造の接着剤層9では熱膨張率の違い等に基づいて素子間剥離を生じることがない。さらに、2層構造の接着剤層9を用いて第1の半導体素子5と第2の半導体素子8とを接着することによって、接着工程自体は従来の1層構造のダイアタッチフィルムを用いた接着工程と同様とすることができるため、接着に要する製造工数や製造コストの増加を招くことがない。すなわち、従来の絶縁層の形成に要していた工数やコストを削減することができる。また、第1のボンディングワイヤ7と第2の半導体素子8との接触は絶縁層として機能する第2の層11で防止されるため、第2の接着剤層9の厚さは第1の層10が第1のボンディングワイヤ7を変形させることなく取り込むことが可能な範囲に設定することができる。従って、スペーサで第1の半導体素子と第2の半導体素子との間の間隔を設定していた従来の積層型半導体装置に比べて、半導体装置1の薄型化を図ることが可能となる。すなわち、薄型化と信頼性の向上を両立させたスタック型マルチチップパッケージ構造の半導体装置1を実現することが可能となる。上述した半導体装置1においては、第1の半導体素子5から絶縁層として機能する第2の層11までの距離、言い換えると第1のボンディングワイヤ7が配置される部分の高さを、接着剤として機能する第1の層10の厚さで規定している。例えば図7に示すように、第1の半導体素子5の接続に使用されない電極パッド上にスタッドパンプ23を形成して、第1および第2の半導体素子5、8間の距離を規定するようにしてもよい。これによって、第1のボンディングワイヤ7に第2の層11が接触することによるダメージや変形等をより確実に防ぐことができる。図7に示す半導体装置1は、第1の半導体素子5の接続に使用されない電極パッド、すなわち非接続パッドノンコネクションパッド上に、金属材料や樹脂材料等からなるスタッドパンプ23が形成されている。スタッドパンプ23の高さは、第1のボンディングワイヤ7の高さより高くなるように設定する。第2の半導体素子8はスタッドパンプ23がスペーサとして機能することで、それより下には下降しない。従って、第2の層11への第1のボンディングワイヤ7の接触が防止され、第1のボンディングワイヤ7のダメージや変形等をより確実に防ぐことが可能となる。スタッドパンプ23の形成は1箇所でもよいが、第1の半導体素子5の重心を通る3箇所以上に設置することが好ましい。スタッドパンプ23は1層構造の接着剤層で第1の半導体素子と第2の半導体素子とを接着する半導体装置に対しても有効である。図8は第1の半導体素子5と第2の半導体素子8とを1層構造の接着剤層24で接着した半導体装置を示している。このような半導体装置において、第1の半導体素子5の非接続パッドノンコネクションパッド上にはスタッドパンプ23が形成されている。スタッドパンプ23の高さは第1のボンディングワイヤ7の高さより高くなるように設定されている。従って、第2の半導体素子8への第1のボンディングワイヤ7の接触を防止することができる。次に、第2の参考例による積層型半導体装置について、図9および図10を参照して説明する。図9は積層型半導体装置の概略構成を示す平面図、図10はその断面図である。なお、前述した参考例と同一部分には同一符号を付し、その説明を一部省略する。図9および図10に示す半導体装置30は、前述した参考例と同様に、回路基板2等の基板上に第1の半導体素子5が第1の接着剤層6を介して接着されている。第1の半導体素子5の電極パッドは、第1のボンディングワイヤ7を介して回路基板2の電極部4と電気的に接続されている。第1の半導体素子5上には、第2の半導体素子8が第1の層10と第2の層11を有する2層構造の接着剤層9を用いて接着されている。第2の半導体素子8の電極パッドは、第2のボンディングワイヤ13を介して回路基板2の電極部4と電気的に接続されている。第2の半導体素子8は第1の半導体素子5に対してオフセットされて配置されている。従って、第2の半導体素子8のワイヤボンディング部にあたる両端部は第1の半導体素子5の外周より外側にはみ出している。これらはみ出し部31の下側には第1の半導体素子5が存在していないため、このままでは第2の半導体素子8の下方、具体的にははみ出し部31の下方に中空部が生じてしまう。このようなはみ出し部31を有する第2の半導体素子8の電極パッドに対してワイヤボンディングを実施すると、第2の半導体素子8がボンディング時の荷重で撓んでしまう。これによって、第2の半導体素子8にクラック等が生じたり、またボンディング不良等が生じるおそれがある。そこで、半導体装置30においては第2の半導体素子8のはみ出し部31と回路基板2との間の空間に、2層構造の接着剤層9における第1の層10を第2の半導体素子8を接着する際の加熱温度接着温度で軟化または溶融させることで充填している。はみ出し部31の下方に中空部が生じないように、加熱温度で軟化または溶融した第1の層10の一部を、第2の半導体素子8のはみ出し部31の下方に充填している。これによって、第2の半導体素子8のはみ出し部31の下方には第1の層10を構成する接着剤樹脂が存在することになるため、ワイヤボンディング時に第2の半導体素子8が撓むことがなくなり、第2の半導体素子8のクラックやボンディング不良等の発生を防ぐことができる。上述した半導体装置30は、例えば以下のようにして作製される。なお、前述した半導体装置1の製造工程と同一部分については一部説明を省略する。まず、図11Aに示すように、第1の半導体素子5を接着搭載した回路基板2を加熱ステージ21上に載置する。一方、下面側に2層構造の接着剤層9を貼り付けた第2の半導体素子8を実装ツール22で保持する。なお、2層構造の接着剤層9は第2の半導体素子8の下面に熱硬化性樹脂ワニスを順に塗布して形成してもよい。第2の半導体素子8の下面に貼付する2層構造の接着剤層9において、加熱温度に対して層形状を維持する第2の層11の厚さは第1の参考例と同様に、絶縁層としての機能が得られる厚さ例えば5~15μmであればよい。一方、第1の層10は第1の半導体素子5と第2の半導体素子8とを接着するだけでなく、第2の半導体素子8のはみ出し部31の下方を十分に充填することが可能な絶縁樹脂を供給し得る厚さに設定する必要がある。ただし、第1の層10を構成する接着剤樹脂絶縁樹脂の量が多すぎると、第1の層10が第2の半導体素子8の外周部よりはみ出して不都合が生じる。2層構造の接着剤層9における第1の層10、すなわち加熱温度で軟化または溶融する接着剤樹脂層10の厚さは、第1の半導体素子5と第2の半導体素子8との接着に必要な量と第2の半導体素子8のはみ出し部31の下方中空部の充填に必要な量とを考慮して設定するものとする。例えば図12に示すように、第2の半導体素子8の幅W2が10mm全体形状は10×10mm、はみ出し部31の幅中空量をxmm、第1の半導体素子5の幅W1が10-2xmmとし、段差基板2表面から第1の半導体素子5の上面までの高さが0.2mmとした場合、中空量がxmmのはみ出し部31下方の中空部を充填するのに必要な第1の層10の厚さは例えば図13に示す通りとなる。次に、図11Bに示すように、実装ツール22に保持された第2の半導体素子8を、第1の半導体素子5に対して位置合せする。実装ツール22を下降させて、適度な圧力で第2の接着剤層9を第1の半導体素子5に押し当てると共に、加熱ステージ21および実装ツール22の少なくとも一方を用いて第2の接着剤層9を加熱する。この際の加熱温度は前述した参考例と同様に、第1の層10の乾燥温度以上で第2の層11の乾燥温度未満とする。この加圧加熱工程において、上述したように2層構造の接着剤層9における第1の層10の厚さを制御しているため、第1の層10を第2の半導体素子8の外周部よりはみ出させることなく、第2の半導体素子8のはみ出し部31下方の中空部を、第1の層10を構成する接着剤樹脂絶縁樹脂で良好に充填することができる。第2の半導体素子8を第1の半導体素子5上に接着すると共に、第2の半導体素子8のはみ出し部31下方の中空部を接着剤樹脂絶縁樹脂で充填した後、第2のボンディングワイヤ13で回路基板2の電極部4と第2の半導体素子8の電極パッドとを電気的に接続する。この際、第2の半導体素子8のワイヤボンディング部にあたるはみ出し部31の下方には接着剤樹脂が埋め込まれているため、ワイヤボンディング時における第2の半導体素子8の撓みを防ぐことができる。従って、ボンディング荷重による第2の半導体素子8のクラックやボンディング不良等の発生を大幅に抑制することが可能となる。この後、前述した参考例と同様に、外部接続端子の形成工程や封止樹脂による封止工程等を実施することによって、スタック型マルチチップパッケージ構造の半導体装置30が得られる。上述した半導体装置30によれば、前述した参考例と同様に、第1および第2の半導体素子5、8間を良好にかつ低コストで接着することを可能にした上で、第2の半導体素子8のオフセット配置に起因する第2の半導体素子8のクラックやボンディング不良等を大幅に抑制することが可能となる。なお、このような構成は第2の半導体素子8をオフセットさせて配置する場合に限らず、例えば図14および図15に示すように、第1の半導体素子5上にそれより大形の第2の半導体素子8を配置する場合についても有効である。図14および図15に示す半導体装置30は、第1の半導体素子5上にそれより大形の第2の半導体素子8が2層構造の接着剤層9を用いて接着されている。従って、第2の半導体素子8のワイヤボンディング部にあたる外周部は、第1の半導体素子5の外周より外側にはみ出している。これらはみ出し部31下方の中空部は、それぞれ2層構造の接着剤層9における第1の層10が第2の半導体素子8を接着する際の加熱温度接着温度で軟化または溶融することで充填されている。従って、第2の半導体素子8のはみ出し部31の下方には第1の層10を構成する接着剤樹脂が存在するため、ワイヤボンディング時に第2の半導体素子8が撓むことがなくなり、第2の半導体素子8のクラックやボンディング不良等の発生を防ぐことができる。次に、第3の参考例による積層型半導体装置について、図16、図17および図18を参照して説明する。なお、前述した参考例と同一部分には同一符号を付し、その説明を一部省略する。図16に示す半導体装置40は、第1の電子部品としての半導体素子41と第2の電子部品としてのパッケージ部品42とを積層したものであり、これらによりスタック型パッケージ構造が構成されている。積層型電子部品を構成する電子部品は半導体素子単体ベアチップに限らず、予め半導体素子をパッケージングした半導体部品であってもよい。さらに、半導体素子41やパッケージ部品42等の半導体部品に限らず、一般的な回路部品等の電子部品であってもよい。図16に示す半導体装置40は、前述した参考例と同様に、回路基板2上に第1の電子部品としての半導体素子41が第1の接着剤層6を介して接着されている。半導体素子41の電極パッドは、第1のボンディングワイヤ7を介して回路基板2の電極部4と電気的に接続されている。半導体素子41上には第2の電子部品としてのパッケージ部品42が2層構造の第2の接着剤層9を用いて接着されている。第2の接着剤層9の構成は前述した通りである。パッケージ部品42は、回路基板43上に第1の半導体素子44と第2の半導体素子45とを順に積層した構造を有し、かつ予め封止樹脂46でパッケージングしたものである。第1の半導体素子44は回路基板43上に接着剤層47を介して接着されており、同様に第2の半導体素子45は第1の半導体素子44上に接着剤層48を介して接着されている。なお、符号49は受動部品である。このようなパッケージ部品42は、回路基板43が上方となるように半導体素子41上に積層されている。さらに、回路基板43の裏面側に設けられた電極パッド50は、第2のボンディングワイヤ13を介して回路基板2の電極部4と電気的に接続されている。そして、回路基板2上に積層、配置された半導体素子41およびパッケージ部品42を、例えばエポキシ樹脂のような封止樹脂14を用いて封止することによって、スタック型パッケージ構造を有する半導体装置40が構成されている。このような半導体装置40においても、第1のボンディングワイヤ7の変形や接続不良等を防止した上で、パッケージ部品42を半導体素子41上に良好にかつ低コストで接着することが可能となる。その上で、2層構造の接着剤層9は同一材料で形成されているため、パッケージ部品42の接着工程後に部品間剥離等を生じることがなく、さらには接着に要する製造工数や製造コストの増加を抑制することができる。半導体素子41とパッケージ部品42との積層構造は、例えば図17に示すように、回路基板2上に配置した2個の半導体素子41、41の上に、パッケージ部品42を積層するようにしてもよい。このような積層構造は半導体素子41のサイズがパッケージ部品42と大きく異なる場合に有効である。また、パッケージ部品42は図18に示すように、回路基板43を下方にして積層することも可能である。この場合、第2のボンディングワイヤ13は回路基板43の上面側に設けられた電極パッド50に接続される。なお、第3の参考例においても第1および第2の参考例と同様に種々の変形が可能である。次に、第4の参考例による積層型半導体装置について、図19および図20を参照して説明する。図19は第4の参考例による半導体装置の概略構成を示す平面図、図20はその断面図である。なお、前述した参考例と同一部分には同一符号を付し、その説明を一部省略する。図19および図20に示す半導体装置60は、前述した参考例と同様に、回路基板2上に第1の半導体素子5が第1の接着剤層6を介して接着されている。第1の半導体素子5の電極パッドは、第1のボンディングワイヤ7を介して回路基板2の電極部4と電気的に接続されている。第1の半導体素子5上には、第2の半導体素子8が第2の接着剤層61を介して接着されている。第2の半導体素子8の電極パッドは、第2のボンディングワイヤ13を介して回路基板2の電極部4と電気的に接続されている。第1の半導体素子5上に第2の半導体素子8を接着する第2の接着剤層61は、接着時温度加熱温度に対して固形状態を維持する絶縁性フィラー62を含有しており、この絶縁性フィラー62が第1および第2の半導体素子5、8間の距離を保つスペーサとして機能している。従って、第1のボンディングワイヤ7の変形や接続不良、さらに第1のボンディングワイヤ7と第2の半導体素子8との接触等を防止した上で、第2の半導体素子8を第1の半導体素子5上に良好にかつ低コストで接着することが可能となる。第2の接着剤層61内に配置される絶縁性フィラー62は、例えば第2の半導体素子8を接着する際の温度加熱温度に対して耐熱性と形状を維持し得る強度形状維持能を有する絶縁性樹脂により構成され、その具体的な材料は特に限定されるものではない。絶縁性フィラー62の具体的な構成材料としては、ウレタン樹脂、ポリイミド樹脂、シリコーン樹脂等の熱硬化性樹脂が挙げられる。このような絶縁性樹脂からなる絶縁性フィラー62を含む接着剤樹脂エポキシ樹脂等を用いて、第1の半導体素子5上に第2の半導体素子8を接着する。さらに、第2の半導体素子8は第1の半導体素子5に対してオフセットされて配置されている。従って、第2の半導体素子8のワイヤボンディング部にあたる両端部は第1の半導体素子5の外周より外側にはみ出している。これらはみ出し部63の下方には、第2の接着剤層61が第2の半導体素子8を接着する際の加熱温度接着温度で軟化または溶融することで充填されている。すなわち、はみ出し部63の下方に中空部が生じないように、加熱温度で軟化または溶融した第2の接着剤層61の一部を、第2の半導体素子8のはみ出し部63の下方に充填している。第2の接着剤層61の厚さは第2の参考例と同様に、中空部の充填量を考慮して適宜に設定することが好ましい。上述した半導体装置60によれば、前述した参考例と同様に、第1および第2の半導体素子5、8間を良好にかつ低コストで接着することを可能にした上で、第2の半導体素子8のオフセット配置に起因する第2の半導体素子8のクラックやボンディング不良等を大幅に抑制することができる。このような構成は前述した第2の参考例と同様に、第1の半導体素子上にそれより大形の第2の半導体素子を配置する場合においても有効に機能するものである。次に、本発明の第1の実施形態による積層型半導体装置について、図21および図22を参照して説明する。図21は第1の実施形態による半導体装置の概略構成を示す平面図、図22はその断面図である。なお、前述した参考例と同一部分には同一符号を付し、その説明を一部省略する。図21および図22に示す半導体装置70は、前述した参考例と同様に、回路基板2等の基板上に第1の半導体素子5が第1の接着剤層6を介して接着されている。第1の半導体素子5の電極パッドは、第1のボンディングワイヤ7を介して回路基板2の電極部4と電気的に接続されている。第1の半導体素子5上には、それより大形状の第2の半導体素子8が第2の接着剤層71を介して接着されている。第1および第2の接着剤層6、71には一般的なダイアタッチ材ダイアタッチフィルム等が用いられる。第2の半導体素子8は第1の半導体素子5より大きい形状を有しているため、第2の半導体素子8のワイヤボンディング部にあたる外周部は第1の半導体素子5の外周より外側にはみ出している。第2の半導体素子8の外周部に相当するはみ出し部72の下側には第1の半導体素子5が存在していないため、このままでは第2の半導体素子8のはみ出し部72は中空に張り出した状態となる。このようなはみ出し部72を有する第2の半導体素子8の電極パッドに対してワイヤボンディングを実施すると、第2の半導体素子8がボンディング時の荷重で撓むことによって、第2の半導体素子8にクラック等が生じたり、またボンディング不良等が生じるおそれがある。そこで、この実施形態の半導体装置70においては、第2の半導体素子8のはみ出し部72の下方に予め絶縁性柱状体73が設けられている。すなわち、第2の半導体素子8のはみ出し部72は回路基板2の所定の位置に設けられた絶縁性柱状体73により支持されている。この実施形態の半導体装置70において、各はみ出し部72は第2の半導体素子8の一辺あたりに複数個、例えば3個の絶縁性柱状体73で支持されている。第2の半導体素子8の各辺あたりに配置する絶縁性柱状体73の数は1個でもよいが、剛性を高めると共に積層時や接続時の荷重を分散させる上で、第2の半導体素子8の各辺当たりに複数個の絶縁性柱状体73を配置することが好ましい。はみ出し部72を支持する絶縁性柱状体73は、少なくとも第2の半導体素子8との当接部が絶縁性樹脂等の絶縁材料により構成されている。図21および図22に示す半導体装置70における絶縁性柱状体73は、例えばエポキシ樹脂、ポリイミド樹脂、シリコーン樹脂等の熱硬化型絶縁樹脂、あるいは紫外線硬化型絶縁樹脂のような光硬化型絶縁樹脂を柱状に塗布し、それを硬化させることにより形成したものである。光硬化型絶縁樹脂としては、例えば紫外線硬化型アクリル樹脂組成物が挙げられる。紫外線硬化型アクリル樹脂組成物は、反応基としてアクリロイル基を有するプレポリマーやモノマーと光重合開始剤とを含有し、紫外線照射により硬化するものである。紫外線硬化型樹脂組成物は紫外線が照射された部分のみが硬化するため、塗布後の形状を容易に安定させることができる。絶縁性柱状体73の高さによっては、例えば図23に示すように、複数個の樹脂柱74、74...を積み重ねるようにして形成してもよい。これによって、絶縁性柱状体73の高さのバラツキ等を低減することができる。積み重ねる樹脂柱74の個数は、絶縁性柱状体73の高さと樹脂柱74の形成材料となる樹脂組成物の粘度等に応じて適宜に設定される。図23は3個の樹脂柱74を順に塗布して形成した状態を示している。また、絶縁性柱状体73の成形性や強度等の向上を図る上で、例えば図24に示すように、絶縁性柱状体73の内部に補強材75を配置してもよい。補強材75には例えば絶縁性樹脂成形体や絶縁性無機物ガラスやセラミックス等、あるいは金属部材等が使用される。このような補強材75を含む絶縁性柱状体73は、まず下部樹脂層76を回路基板2上に形成し、その上に補強材75を配置した後、第2の半導体素子8との当接部となる上部樹脂層77を形成することにより作製される。絶縁性柱状体73の内部に補強材75を配置することによって、絶縁性柱状体73の高さのバラツキ等を低減することができると共に、強度や硬度が向上することでワイヤボンディングがより一層容易となる。さらに、図25に示すように、予め高粘度の樹脂組成物を用いてダム枠78を設けておき、その内部に絶縁性柱状体73を形成するようにしてもよい。絶縁性柱状体73の外周にダム枠78を設けることで、比較的高い絶縁性柱状体73であっても良好に形成することができ、また絶縁性柱状体73の積層時や接続時における倒壊等も抑制される。さらに、絶縁性柱状体73を形成する際の樹脂材料の平面方向への広がりを抑制することができるため、回路基板2上に存在する電極部4への樹脂付着等を防ぐことが可能となる。第1の半導体素子5上に搭載された第2の半導体素子8は、その上面側に設けられた第2の電極パッドに第2のボンディングワイヤ13が接続されており、さらに第2のボンディングワイヤ13を介して回路基板2の電極部4と電気的に接続されている。第2の半導体素子8にワイヤボンディングを実施するにあたって、第2の半導体素子8のはみ出し部72は回路基板2上に設けられた絶縁性柱状体73で支持されているため、ワイヤボンディング時の荷重による第2の半導体素子8の撓みを抑えることができる。これによって、第2の半導体素子8の撓みによるクラックやボンディング不良接続不良等の発生を有効に抑制することが可能となる。さらに、第2の半導体素子8の撓みに起因する第1のボンディングワイヤ7の変形や接続不良等も防ぐことができる。そして、回路基板2上に積層、配置された第1および第2の半導体素子5、8を、例えばエポキシ樹脂のような封止樹脂14を用いて封止することによって、スタック型マルチチップパッケージ構造の半導体装置70が構成されている。なお、図21および図22では2個の半導体素子5、8を積層した構造について説明したが、半導体素子の積層数はこれに限られるものではなく、3個もしくはそれ以上であってもよいことは言うまでもない。3個以上の半導体素子を積層して半導体装置を構成する際においても、2段目以上の半導体素子のはみ出し部をそれぞれ絶縁性柱状体で支持することで、素子クラックやボンディング不良等の発生を有効に防止することができる。さらに、回路基板2上に第1および第2の半導体素子5、8を配置するにあたって、これらの半導体素子5、8間にスペーサを配置することも可能である。このような構造において、スペーサは一般的に半導体素子5、8より小さい形状を有する。従って、第1および第2の半導体素子5、8が同形状を有する場合、第2の半導体素子8はスペーサに対してはみ出し部を有することになる。このような積層構造を有する場合には、第1の半導体素子5上に配置した絶縁性柱状体73で第2の半導体素子8を支持する。これによって、第2の半導体素子8に対するボンディング性を高めることができる。上述した第1の実施形態の半導体装置70は、例えば以下のようにして作製される。半導体装置70の製造工程について、図26A~図26Dを参照して説明する。まず、図26Aに示すように、回路基板2上に第1の接着剤層6を用いて第1の半導体素子5を接着する。続いてワイヤボンディング工程を実施して、第1のボンディングワイヤ7で回路基板2の電極部4と第1の半導体素子5の電極パッドとを電気的に接続する。次いで、図26Bに示すように、第1の半導体素子5を接着搭載した回路基板2の所定の位置に絶縁性柱状体73を形成する。絶縁性柱状体73は上述したようにエポキシ樹脂等の熱硬化型絶縁樹脂や光硬化型絶縁樹脂等を柱状に塗布することにより形成する。絶縁性柱状体73は図23に示したように複数個の樹脂柱を積み重ねるようにして形成してもよい。また、図24や図25に示した構造を有する絶縁性柱状体73を適用してもよい。いずれの構造を採用する場合においても、少なくとも第2の半導体素子8との当接部は絶縁性樹脂で形成することが好ましい。さらに、第1の半導体素子5上に第2の接着剤層71となるダイアタッチ材等を載置する。次に、図26Cに示すように、第1の半導体素子5上に第2の半導体素子8を位置合せしつつ配置する。第2の半導体素子8を第1の半導体素子5に適度な加圧力で押し当てつつ第2の接着剤層71を加熱し、第2の半導体素子8を第1の半導体素子5に接着する。この際、第2の半導体素子8のはみ出し部72を絶縁性柱状体73に押し当てて、はみ出し部72と絶縁性柱状体73とを接着する。このようにして、第2の半導体素子8のはみ出し部72を絶縁性柱状体73で支持する。この後、図26Dに示すように、第2の半導体素子8に対してワイヤボンディング工程を実施して、第2のボンディングワイヤ13で回路基板2の電極部4と第2の半導体素子8の電極パッドとを電気的に接続する。この際、第2の半導体素子8のはみ出し部72は絶縁性柱状体73で支持されている。従って、ワイヤボンディング時の荷重による第2の半導体素子8の撓みが抑えられるため、第2の半導体素子8のクラックやボンディング不良、また第1のボンディングワイヤ7の変形や接続不良等を有効に抑制することができる。そして、外部接続端子3の形成工程や封止樹脂14による樹脂封止工程等を実施することによって、スタック型マルチチップパッケージ構造の半導体装置70が得られる。上述したように、第2の半導体素子8のはみ出し部72を絶縁性柱状体73で支持することによって、はみ出し部72に起因する素子クラックやボンディングワイヤの接続不良等を有効に抑制することが可能となる。また、接続条件である荷重や超音波出力の選択幅が広がるため、第2の半導体素子8に対するワイヤボンディングをより良好に実施することができる。さらに、絶縁性柱状体73は半導体装置70の薄型化や小型化等を阻害することもないため、上段側に下段側の半導体素子5より大型の半導体素子8を積層する場合において、小型薄型でかつ信頼性に優れたスタック型マルチチップパッケージ構造の半導体装置70を実現することが可能となる。次に、本発明の第2の実施形態による積層型半導体装置について、図27、図28および図29を参照して説明する。図27は第2の実施形態による半導体装置の概略構成を示す平面図、図28は正面方向から見た断面図、図29は側面方向から見た断面図である。前述した実施形態や参考例と同一部分には同一符号を付し、その説明を一部省略する。図27、図28および図29に示す半導体装置80は、前述した実施形態や参考例と同様に、回路基板2上に第1の半導体素子81が第1の接着剤層82を介して接着されている。第1の半導体素子81の電極パッドは、第1のボンディングワイヤ83を介して回路基板2の電極部4と電気的に接続されている。第1の半導体素子81上にはそれより小形の第2の半導体素子84が第2の接着剤層85を介して接着されている。第2の半導体素子84の電極パッドは、第2のボンディングワイヤ86を介して回路基板2の電極部4と電気的に接続されている。第2の半導体素子84上には第3の半導体素子87が第3の接着剤層88を介して接着されている。第3の半導体素子87の電極パッドは、第3のボンディングワイヤ89を介して回路基板2の電極部4と電気的に接続されている。第1、第2および第3の接着剤層82、85、88には、前述した実施形態と同様に通常のダイアタッチ材が用いられる。ここで、第3の半導体素子87は第2の半導体素子84に対してオフセットされて配置されている。従って、第3の半導体素子87のワイヤボンディング部にあたる端部は、第2の半導体素子84の外周より外側にはみ出している。この第3の半導体素子87のはみ出し部90は、前述した第1の実施形態と同様に、回路基板2上に設けられた絶縁性柱状体73で支持されている。この実施形態において、はみ出し部90は3個の絶縁性柱状体73で支持されている。絶縁性柱状体73には前述した実施形態と同様に、エポキシ樹脂等の熱硬化型絶縁樹脂や光硬化型絶縁樹脂を柱状に塗布して形成したもの、複数個の樹脂柱を積み重ねるようにして形成したもの、さらには図24や図25に示した構造を有するもの等、種々の形態が適用可能である。なお、図示を省略したが、回路基板2上に積層、配置された第1、第2および第3の半導体素子81、84、87はエポキシ樹脂等の封止樹脂で封止されており、これらによってスタック型マルチチップパッケージ構造の半導体装置80が構成されている。図27、図28および図29に示す半導体装置80において、第3の半導体素子87は第2の半導体素子84のみならず、第1の半導体素子81に対してもはみ出している。このため、第3の半導体素子87を回路基板2上に設けた絶縁性柱状体73で支持している。第3の半導体素子87が第2の半導体素子84のみに対してはみ出している場合、絶縁性柱状体73は第1の半導体素子81上に設置してもよい。このような絶縁性柱状体73によっても、第3の半導体素子87の端部を支持することができる。上述した第2の実施形態の半導体装置80においては、第2の半導体素子84上に配置された第3の半導体素子87、すなわち第2の半導体素子84に対してオフセットされた第3の半導体素子87のはみ出し部90を絶縁性柱状体73で支持している。これによって、はみ出し部90に起因する素子クラックやボンディングワイヤの接続不良等を有効に抑制することができる。従って、上段側に下段側の半導体素子84に対してオフセットさせて半導体素子87を積層する場合においても、小型薄型でかつ信頼性に優れたスタック型マルチチップパッケージ構造の半導体装置80を実現することが可能となる。図27、図28および図29に示した半導体装置80においては、第3の半導体素子87を第1の半導体素子81上に第2の半導体素子84を介して搭載した構成を示したが、第2の半導体素子84に代えてスペーサチップを配置する場合においても同様な構成を適用することができる。また、半導体素子スペーサチップを含むを3段に積層する場合に限らず、半導体素子を2段に積層する場合や4段以上に積層する場合においても、2段目以上の半導体素子のはみ出し部を絶縁性柱状体で支持することで、素子クラックやボンディング不良等の発生を有効に防止することができる。なお、本発明は上記した各実施形態に限定されるものではなく、複数の電子部品を積層して搭載した各種の積層型電子部品に適用することができる。積層型電子部品を構成する電子部品には、前述したように半導体素子やパッケージ部品等の半導体部品、あるいは回路部品等を適用することができる。そのような積層型電子部品についても、本発明に含まれるものである。本発明の実施形態は本発明の技術的思想の範囲内で拡張もしくは変更することができ、この拡張、変更した実施形態も本発明の技術的範囲に含まれる。