"スイッチング素子のゲートをドライブするゲートドライブ回路であって、第1直流電源の両端にトーテムポール接続され且つ各制御端子にパルス信号が入力される第1及び第2トランジスタと、第2直流電源の両端にトーテムポール接続され且つ各第1主端子が前記スイッチング素子のゲートに接続される第3及び第4トランジスタと、一次巻線が前記第1及び第2トランジスタの各第1主端子と前記第1及び第2トランジスタの一方の第2主端子とにコンデンサを介して接続され、二次巻線が前記第3及び第4トランジスタの各制御端子と前記第3及び第4トランジスタの各第1主端子とに接続されたトランスとを有し、前記パルス信号の最大オンデューティは、前記トランスの一次巻線電圧と前記第3及び第4トランジスタの制御端子順方向電圧とに基づいて決定されることを特徴とするゲートドライブ回路。前記第1及び第2トランジスタと、前記第3及び第4トランジスタとの少なくとも一方は、FET又はGaN-FET又はSiC-FETからなることを特徴とする請求項1記載のゲートドライブ回路。前記第1及び第2トランジスタと、前記第3及び第4トランジスタと、前記トランスと、前記コンデンサとは、絶縁パッケージに収容されることを特徴とする請求項1又は請求項2記載のゲートドライブ回路。しかしながら、図8に示すように、オンデューティが50を超えるパルス信号Vinが入力された場合には、トランスT1の二次巻線電圧が電圧時間積で釣り合ってしまうために、即ち、スイッチング素子Q1のゲート電圧の正の面積と負の面積とが等しいため、スイッチング素子Q1のゲート電圧のピーク値はスイッチング素子Q1のしきい値に到達することができず、スイッチング素子Q1を駆動することができなかった。本発明の課題は、オンデューティが50以上のパルス信号でもスイッチング素子のゲートをドライブすることができる安価なゲートドライブ回路を提供することにある。上記課題を解決するために、本発明のゲートドライブ回路は、スイッチング素子のゲートをドライブするゲートドライブ回路であって、第1直流電源の両端にトーテムポール接続され且つ各制御端子にパルス信号が入力される第1及び第2トランジスタと、第2直流電源の両端にトーテムポール接続され且つ各第1主端子が前記スイッチング素子のゲートに接続される第3及び第4トランジスタと、一次巻線が前記第1及び第2トランジスタの各第1主端子と前記第1及び第2トランジスタの一方の第2主端子とにコンデンサを介して接続され、二次巻線が前記第3及び第4トランジスタの各制御端子と前記第3及び第4トランジスタの各第1主端子とに接続されたトランスとを有し、前記パルス信号の最大オンデューティは、前記トランスの一次巻線電圧と前記第3及び第4トランジスタの制御端子順方向電圧とに基づいて決定されることを特徴とする。本発明によれば、第2直流電源の両端にトーテムポール接続され且つ各第1主端子がスイッチング素子のゲートに接続される第3及び第4トランジスタを設け、トランスの二次巻線を第3及び第4トランジスタの各制御端子と第3及び第4トランジスタの各第1主端子とに接続し、パルス信号の最大オンデューティは、トランスの一次巻線電圧と第3及び第4トランジスタの制御端子順方向電圧に基づいて決定されるので、オンデューティが50以上のパルス信号でもスイッチング素子のゲートをドライブすることができる安価なゲートドライブ回路を提供することができる。以下、本発明の実施の形態のゲートドライブ回路を図面を参照しながら詳細に説明する。図1は、本発明の実施例1のゲートドライブ回路の構成図である。図1に示す実施例1のゲートドライブ回路は、図6に示す従来のゲートドライブ回路の構成に、さらに、抵抗R3、トランジスタQ4第3トランジスタ、トランジスタQ5第4トランジスタ、直流電源Vcc2第2直流電源を設けたことを特徴とする。直流電源Vcc2の両端にはトーテムポール接続されたnpn型のトランジスタQ4とpnp型のトランジスタQ5とが接続されている。トランジスタQ4,Q5の各エミッタ第1主端子は抵抗R2を介してスイッチング素子Q1のゲートに接続されている。トランジスタQ4,Q5の各ベース制御端子は、抵抗R3を介してトランスT1の二次巻線S1の一端に接続されている。トランスT1の二次巻線S1の他端は、トランジスタQ4,Q5の各エミッタに接続されている。また、パルス信号Vinの最大オンデューティは、トランスT1の一次巻線電圧とトランジスタQ4,Q5のベース順方向電圧VF制御端子順方向電圧とに基づいて決定されるようになっている。なお、図1において、直流電源Vcc1は、第1直流電源に対応し、トランジスタQ2は、第1トランジスタに対応し、トランジスタQ3は、第2トランジスタに対応する。トランジスタQ2,Q3の各エミッタは第1主端子に対応し、トランジスタQ2,Q3の各ベースは制御端子に対応し、トランジスタQ2,Q3の各コレクタは第2主端子に対応する。このように実施例1のゲートドライブ回路によれば、トランスT1の一次巻線P1に、図2に示すようなオンデューティが50を超えるトランス一次巻線電圧Vpが発生した場合には、これに対応した電圧が二次巻線S1にも発生する。このため、S1の一端→R3→Q4のベース→Q4のエミッタ→S1の他端の経路で、トランジスタQ4のエミッタを基準に電流が流れる。また、Vcc2→Q4のコレクタ→Q4のエミッタ→R2→Q1のゲートの経路で電流が流れる。このため、トランスT1の二次巻線電圧は、図2に示すようになり、ピーク電圧Vs1はスイッチング素子Q1のしきい値を超える。即ち、トランジスタQ4又はトランジスタQ5のベース順方向電圧VF分だけピーク電圧Vs1を確保することができれば、直流電源Vcc2の電源電圧のゲートパルスを出力することができる。この点について、より詳細に説明する。図1に示す構成において、トランスT1の一次巻線P1と二次巻線S1との巻数比を1:1とし、トランスT1の1次巻線電圧をVpとすると、あるパルス幅において、図2に示すようになる。電圧時間積の釣合により、図2に示すトランス二次巻線電圧は以下のように表すことができる。Vs1ton=Vs2toffここで、Vp=Vs1Vs2、T=tontoffであるから、上式を変形すると、ton/T=1-Vs1/Vp..1となる。式1よりゲートパルスのオンデューティton/Tは、トランスT1の一次巻線電圧Vp印加電圧とトランスT1の二次巻線S1のピーク電圧Vs1とで表すことができる。また、トランジスタQ4又はトランジスタQ5のベース順方向電圧VFを0.6Vとすると、トランスT1の一次巻線電圧Vpとその時の最大オンデューティとの関係は、図3に示すようになる。図3からもわかるように、オンデューティが90以上の1次巻線電圧Vpパルス信号でもスイッチング素子Q1を充分に駆動することができる。このため、パルス信号Vinを発生するパルス発生器は、90以上のオンデューティを持つパルス信号Vinを抵抗R1を介してトランジスタQ2,Q3に印加することができる。また、直流電源Vcc2、トランジスタQ4,Q5、抵抗R3を追加するのみであるので、簡単な構成で安価となり、高速なゲートドライブ回路を実現することができる。また、図6に示すようにトランスT1で直接、スイッチング素子Q1のゲートを駆動するのではなく、トーテムポール接続されたトランジスタQ4,Q5のようなバッファでスイッチング素子Q1を駆動するので、トランスT1自体は低消費電力となる。また、トーテムポール接続されたトランジスタQ4,Q5のようなバッファは純粋に電流駆動となるので、耐ノイズ性の強いゲートドライブ回路を実現することができる。図4は、本発明の実施例2のゲートドライブ回路の構成図である。実施例2のゲートドライブ回路は、実施例1のゲートドライブ回路のトランジスタQ2~Q5に代えて、FETQ6~Q9を用いたことを特徴とする。FETQ6,Q8は、P型のMOSFETであり、FETQ7,Q9は、N型のMOSFETからなる。このようなFETQ6~Q9を用いても、実施例1のゲートドライブ回路の動作及び効果と同様な動作及び効果が得られる。また、FETQ6~Q9に代えて、GaN-FETやSiC-FETを用いることもできる。GaN-FET、SiC-FETを用いることで、より高速なゲートドライブ回路を実現できる。図5は、本発明の実施例3のゲートドライブ回路の構成図である。図5に示す実施例3のゲートドライブ回路は、図1に示す実施例1のゲートドライブ回路のトランジスタQ2,Q3、トランジスタQ4,Q5、トランスT1、コンデンサC1、抵抗R3を絶縁パッケージ10内に収容したものであり、ピン端子TM1~TM6が設けられている。ピン端子TM1は直流電源Vcc1の正極とトランジスタQ2のコレクタとを接続する。ピン端子TM2は抵抗R1の一端とトランジスタQ2,Q3の各ベースとを接続する。ピン端子TM3は直流電源Vcc1の負極とトランジスタQ3のコレクタとを接続する。ピン端子TM4は直流電源Vcc2の正極とトランジスタQ4のコレクタとを接続する。ピン端子TM5は抵抗R2の一端とトランジスタQ4,Q5の各エミッタとを接続する。ピン端子TM6は直流電源Vcc2の負極とトランジスタQ5のコレクタとを接続する。以上の構成によれば、トランジスタQ2,Q3、トランジスタQ4,Q5、トランスT1、コンデンサC1、抵抗R3を絶縁パッケージ10内に収容したので、絶縁されたゲートドライブ回路を実現できる。"