"入力信号に異なる遅延量が与えられた複数の遅延信号及び該複数の遅延信号それぞれに対応する歪補償係数に基づいて前記入力信号のプリディストーションを行う歪補償部と、前記歪補償部によってプリディストーションが行われた入力信号及び該プリディストーションが行われた入力信号を増幅する増幅部から出力された出力信号に基づいて誤差信号を算出する誤差信号算出部と、前記誤差信号算出部によって算出された誤差信号に基づいて前記複数の歪補償係数の更新用の複数の歪補償係数を演算する更新演算部と、前記更新演算部によって演算された更新用の複数の歪補償係数があらかじめ設定された範囲内に収まらない場合に、前記範囲内に収まらない歪補償係数を前記範囲内に収める飽和処理を行う飽和処理部と、前記飽和処理部によって前記更新用の複数の歪補償係数に対して前記飽和処理が行われたか否かを示す係数飽和情報に基づいて、前記複数の歪補償係数の更新を制御する更新制御部と、を備えたことを特徴とする歪補償装置。前記更新制御部は、前記更新用の複数の歪補償係数の前記係数飽和情報に基づいて、前記更新用の複数の歪補償係数によって前記複数の歪補償係数を更新させるか、又は前記更新用の複数の歪補償係数による前記複数の歪補償係数の更新を無効化させることを特徴とする請求項1に記載の歪補償装置。前記更新制御部は、前記更新用の複数の歪補償係数の係数飽和情報に基づいて、前記更新用の複数の歪補償係数のうち、少なくとも1つの歪補償係数に対して前記飽和処理が行われたことを検出する検出部と、前記検出部によって前記少なくとも1つの歪補償係数に対して前記飽和処理が行われたことが検出された場合に、前記更新用の複数の歪補償係数による前記複数の歪補償係数の更新を無効化させる判定部と、を有することを特徴とする請求項2に記載の歪補償装置。前記複数の歪補償係数が格納される複数のLUTと、前記入力信号の振幅に応じて前記複数の歪補償係数を格納する前記LUTのアドレスを決定するアドレス決定部と、をさらに備え、前記更新制御部は、前記更新用の複数の歪補償係数のうち、少なくとも1つの歪補償係数に対して前記飽和処理が行われたことを検出する検出部と、前記検出部によって前記少なくとも1つの歪補償係数に対して前記飽和処理が行われたことが検出された場合に、アドレス記憶部に格納された第1のLUTアドレス値と、前記遅延量が与えられていない入力信号に対応する歪補償係数が格納された第2のLUTアドレス値とを比較し、前記第2のLUTアドレス値が前記第1のLUTアドレス値より小さい場合に、前記第1のLUTアドレス値を前記第2のLUTアドレス値に書き換えるアドレス記憶制御部と、前記アドレス記憶部に記憶された第3のLUTアドレス値と、前記遅延量が与えられていない入力信号に対応する歪補償係数が格納された第4のLUTアドレス値とを比較して、前記第4のLUTアドレス値が前記第3のLUTアドレス値より小さい場合に、前記更新用の複数の歪補償係数によって前記複数の歪補償係数を更新させるアドレス判定部と、を有することを特徴とする請求項2に記載の歪補償装置。ベースバンド信号を生成するベースバンド信号生成部と、前記ベースバンド信号をRF信号に変換するRF信号生成部と、前記RF信号を増幅しアンテナを介して送出する増幅部と、前記ベースバンド信号に異なる遅延量が与えられた複数の遅延信号及び該複数の遅延信号それぞれに対応する歪補償係数に基づいて前記ベースバンド信号のプリディストーションを行う歪補償部と、前記歪補償部によってプリディストーションが行われたベースバンド信号及び該プリディストーションが行われた後、前記増幅部で増幅された出力信号に基づいて誤差信号を算出する誤差信号算出部と、前記誤差信号算出部によって算出された誤差信号に基づいて前記複数の歪補償係数の更新用の複数の歪補償係数を演算する更新演算部と、前記更新演算部によって演算された更新用の複数の歪補償係数のうち少なくとも1つがあらかじめ設定された範囲内に収まらない場合に、前記範囲内に収まらない歪補償係数を前記範囲内に収める飽和処理を行う飽和処理部と、前記飽和処理部によって前記更新用の複数の歪補償係数に対して前記飽和処理が行われたか否かを示す係数飽和情報に基づいて、前記複数の歪補償係数の更新を制御する更新制御部と、を備えたことを特徴とする送信機。入力信号に異なる遅延量が与えられた複数の遅延信号及び該複数の遅延信号それぞれに対応する歪補償係数に基づいて前記入力信号のプリディストーションを行い、前記プリディストーションが行われた入力信号及び該プリディストーションが行われた入力信号を増幅する増幅部から出力された出力信号に基づいて誤差信号を算出し、前記算出された誤差信号に基づいて前記複数の歪補償係数の更新用の複数の歪補償係数を演算し、前記演算された更新用の複数の歪補償係数のうち少なくとも1つがあらかじめ設定された範囲内に収まらない場合に、前記範囲内に収まらない歪補償係数を前記範囲内に収める飽和処理を行い、前記更新用の複数の歪補償係数に対して前記飽和処理が行われたか否かを示す係数飽和情報に基づいて、前記複数の歪補償係数の更新を制御することを特徴とする歪補償方法。しかしながら、従来技術は、歪補償係数の飽和処理に起因する歪補償性能の劣化を抑制することについて考慮されていない。すなわち、従来技術では、複数のLUTそれぞれの更新用の歪補償係数に対する飽和処理が互いに独立して行われるため、各LUTに対する飽和処理に統一性がとれなくなり、歪補償装置全体としての歪補償性能の劣化が引き起こされる場合がある。また、例えば、あるLUTi0≦i≦N:Nは正の整数で歪補償係数が飽和してクリップされると、LUTiでクリップされた係数の不足分を、他のLUTであるLUTj0≦j≦N,i≠jが補うように動作することも考えられる。しかしながら、この場合には、LUTjの歪補償係数は本来の最適値から乖離した値に更新される場合があるので、歪補償装置全体としての歪補償性能の劣化が引き起こされる場合がある。開示の技術は、上記に鑑みてなされたものであって、歪補償係数の飽和処理に起因する歪補償性能の劣化を抑制することができる歪補償装置、送信機及び歪補償方法を実現することを目的とする。本願の開示する歪補償装置は、一つの態様において、入力信号に異なる遅延量が与えられた複数の遅延信号及び該複数の遅延信号それぞれに対応する歪補償係数に基づいて前記入力信号のプリディストーションを行う歪補償部を備える。また、歪補償装置は、前記歪補償部によってプリディストーションが行われた入力信号及び該プリディストーションが行われた入力信号を増幅する増幅部から出力された出力信号に基づいて誤差信号を算出する誤差信号算出部を備える。また、歪補償装置は、前記誤差信号算出部によって算出された誤差信号に基づいて前記複数の歪補償係数の更新用の複数の歪補償係数を演算する更新演算部を備える。また、歪補償装置は、前記更新演算部によって演算された更新用の複数の歪補償係数のうち少なくとも1つがあらかじめ設定された範囲内に収まらない場合に、前記範囲内に収まらない歪補償係数を前記範囲内に収める飽和処理を行う飽和処理部を備える。また、歪補償装置は、前記飽和処理部によって前記更新用の複数の歪補償係数に対して前記飽和処理が行われたか否かを示す係数飽和情報に基づいて、前記複数の歪補償係数の更新を制御する更新制御部を備える。本願の開示する歪補償装置の一つの態様によれば、歪補償係数の飽和処理に起因する歪補償性能の劣化を抑制することができる。以下に、本願の開示する歪補償装置、送信機及び歪補償方法の実施例を図面に基づいて詳細に説明する。なお、この実施例により開示技術が限定されるものではない。図1は、実施例1に係る送信機の全体構成を示す図である。本実施例に係る送信機100は、図1に示すように、ベースバンド信号生成部10、キャリア生成部12、アドレス決定部14、PD信号生成部16、LUT18、飽和処理部20、及び更新演算部22を有する。また、送信機100は、DACDigitaltoAnalogConvertor24、アップコンバータ26、発振器28、電力増幅器30、及びアンテナ32を有する。また、送信機100は、乗算器34、ダウンコンバータ36、ADCAnalogtoDigitalConvertor38、直交復調器40、PD信号生成部42及び減算器44を有する。歪補償装置は、少なくともアドレス決定部14、PD信号生成部16、LUT18、飽和処理部20、更新演算部22、及び減算器44を有する。ベースバンド信号生成部10、キャリア生成部12、アドレス決定部14、PD信号生成部16、LUT18、飽和処理部20、及び更新演算部22、直交復調器40、PD信号生成部42及び減算器44は、BBBaseBand:ベースバンド処理部50に含まれる。BB処理部50は、CPUCentralProcessingUnitまたはDSPDigitalSignalProcessorなどで実現される。また、アップコンバータ26、発振器28、電力増幅器30、乗算器34、及びダウンコンバータ36は、RFRadioFrequency部52に含まれる。RF部52は、アナログ回路などにより実現される。ベースバンド信号生成部10は、ベースバンド信号を生成する。そして、ベースバンド信号生成部10は、生成したベースバンド信号をキャリア生成部12へ出力する。キャリア生成部12は、ベースバンド信号の入力をベースバンド信号生成部10から受ける。そして、キャリア生成部12は、受信したベースバンド信号を変調し送信信号であるキャリア搬送波を生成する。そして、キャリア生成部12は、生成した送信信号をアドレス決定部14及びPD信号生成部16へ出力する。アドレス決定部14は、送信信号の振幅に応じて複数の歪補償係数を格納するLUTのアドレスを決定する。PD信号生成部16は、送信信号に異なる遅延量が与えられた複数の遅延信号及び複数の遅延信号それぞれに対応する歪補償係数に基づいて送信信号のプリディストーションを行い、プリディストーションを行った送信信号をDAC24へ出力する。LUT18は、複数の歪補償係数が格納されるメモリである。更新演算部22は、減算器44によって算出された誤差信号の電力を最小とするように歪補償係数を適応的に更新するための更新用の歪補償係数を演算する。飽和処理部20は、更新演算部22によって演算された複数の更新用の歪補償係数をあらかじめ設定された範囲内所望の振幅範囲内に収める飽和処理を行う。飽和処理部20は、飽和処理が行われた更新用の歪補償係数をLUT18に出力して、LUT18を更新する。アドレス決定部14、PD信号生成部16、LUT18、飽和処理部20、及び更新演算部22の詳細は後述する。DAC24は、PD信号生成部16からプリディストーション信号の入力を受ける。DAC24は、受信したプリディストーション信号をディジタル信号からアナログ信号に変換する。DAC24は、アナログ信号に変換したプリディストーション信号をアップコンバータ26へ出力する。アップコンバータ26は、プリディストーション信号の入力をDAC24から受ける。アップコンバータ26は、発振器28から入力された信号を用いて、受信したプリディストーション信号をキャリア周波数にアップコンバートする。乗算器26は、キャリア周波数のプリディストーション信号を電力増幅器30へ出力する。つまり、プリディストーション信号は、DAC24でアナログ信号に変換され、アップコンバータ26及び発振器28によりRF信号に変換され電力増幅器30に入力される。電力増幅器30は、プリディストーション信号の入力をアップコンバータ26から受ける。電力増幅器30は、受信したプリディストーション信号を増幅し、非線形歪が除去された送信信号を生成する。電力増幅器30から出力された送信信号は、2つに分岐される。送信信号の一方は、アンテナ32を介して外部の受信装置に向けて送信され、他方は、乗算器34へ送信される。ダウンコンバータ34は、電力増幅器30から出力された送信信号の入力を受ける。ダウンコンバータ34は、発振器36から入力された信号を用いて、受信した送信信号をベースバンド、またはIF信号の周波数にダウンコンバートする。ダウンコンバータ34は、ダウンコンバートした信号をADC38へ出力する。ADC38は、ベースバンドまたはIF信号の周波数にダウンコンバートされた信号の入力をダウンコンバータ34から受ける。ADC38は、入力された信号をディジタル信号に変換する。そして、ADC38は、ディジタル信号に変換した信号を直交復調器40へ出力する。直交復調器40は、ディジタル信号に変換された信号の入力をADC38から受ける。直交復調器40は、受信した信号に対して直交復調を行い、IInphase信号及びQQuadrature信号からなるフィードバック信号を生成する。直交復調器40は、フィードバック信号をPD信号生成部42及び更新演算部22へ出力する。PD信号生成部42は、図示していないがPD信号生成部16と同様の構成を有する。本実施例では、PD信号生成部42は、N個のタップ、N1個の乗算器及び1個の加算器を有する。PD信号生成部42は、フィードバック信号の入力を直交復調器40から受ける。そして、PD信号生成部42は、自己が有するタップ遅延線を通過させることで、受信した信号に対して順次遅延を与えていく。そして、PD信号生成部42は、各タップを通過しそのタップによって遅延が与えられた直後の信号を分岐し、N個の信号を生成する。具体的には、このN個の信号は、フィードバック信号に対してτ、2τ、、Nτの遅延がそれぞれ与えられた信号である。そして、PD信号生成部42は、フィードバック信号及び遅延を与えたフィードバック信号を自己が有する乗算器へ入力する。また、PD信号生成部42の各乗算器には、LUT18から出力された歪補償係数が入力される。PD信号生成部42は、各乗算器で乗算を行い、その乗算結果を自己の加算器に入力する。そして、PD信号生成部42は、加算器で乗算結果を加算し、プリディストーションが行われたフィードバック信号以下では、FBFeedBack系プリディストーション信号と言う。を生成する。そしてPD信号生成部42は、FB系プリディストーション信号を減算器44へ出力する。減算器44は、プリディストーション信号の入力をPD信号生成部16から受ける。また、減算器44は、FB系プリディストーション信号の入力をPD信号生成部42から受ける。そして、減算器44は、プリディストーション信号とFB系プリディストーション信号との差分を計算し、誤算信号を生成する。減算器44は、生成した誤差信号を更新演算部22へ出力する。続いて、アドレス決定部14、LUT18、及びPD信号生成部16の詳細を説明する。図2は、実施例1に係る送信機のアドレス決定部、LUT、及びPD信号生成部の構成を示す図である。図2に示すように、アドレス変換部140、及びタップ1421~タップ142NNは正の整数というN個のタップを有する。タップ1421~タップ142Nは、遅延時間τを与えるタップ142がN個直列に配置されたタップ遅延線を形成する。アドレス変換部140は、送信信号の入力をキャリア生成部12から受ける。以下では、入力された送信信号を入力信号と言う。また、LUT18は、LUT01800~LUTN180NというN1個のLUTを有する。以下では、タップ1421~タップ142Nを区別しない場合には、単にタップ142と言う。またLUT01800~LUTN180Nを区別しない場合には、単にLUT180と言う。アドレス変換部140は、入力信号の振幅をLUT180のアドレスに変換する機能を有する。アドレス変換部140は、例えばある時相tにおけるLUT01800のアドレス値をatとすると、at=f|xt|という関数を用いてアドレス値atを求める。ここで、xtは、ある時相tにおける入力信号を表し、|xt|は、ある時相tにおける入力信号の振幅を表す。つまり、アドレス変換部140は、入力信号の振幅に応じたLUT180のアドレス値を出力する。アドレス決定部14は、アドレス変換部140から出力されたアドレス値atをタップ遅延線上のタップ1421からタップ142Nに向けて各タップ142を順番に通過させる。各タップ142は、通過したアドレス値atに対して1クロックずつ遅延時間τを与える。そして、アドレス決定部14は、各タップ142を通過する前のアドレス値atをLUT18000へ供給する。また、アドレス決定部14は、各タップ142を通過した直後のアドレス値at-1,at-2at-Nを、LUT18011~LUTN180Nへ供給する。PD信号生成部16は、図2に示すように、タップ1601~タップ160NというN個のタップ、乗算器1620~乗算器162NというN1個の乗算器及び加算器164を有する。以下では、タップ1601~タップ160Nを区別しない場合には、単にタップ160と言う。また、乗算器1620~乗算器162Nを区別しない場合には、単に乗算器162と言う。PD信号生成部16は、図2に示すように、遅延時間τを与えるタップ160がN個直列に配置されたタップ遅延線を有する。PD信号生成部16は、送信信号の入力をキャリア生成部12から受ける。そして、PD信号生成部16は、入力信号をタップ遅延線上のタップ1601からタップ160Nに向けて各タップ160を順番に通過させる。各タップ160は、通過した入力信号に対して遅延時間τを与える。そして、PD信号生成部16は、各タップ160を通過した直後の入力信号を分岐させ、乗算器162へ供給する。すなわち、PD信号生成部16は、入力信号に対してτ、2τ、、Nτの遅延をそれぞれ与えたN個の信号を生成する。以下では、オリジナルの入力信号を0の遅延が与えられた信号として考え、タップ160によって遅延が与えられたN個の信号に入力信号を加えてできる、N1個の信号を遅延信号と言う。乗算器162は、遅延を与える前の入力信号に対応する1個の乗算器と各タップ160の出力に対応するN個の乗算器とからなる。そして、乗算器1620が、入力信号の入力を受けるとともに、他の乗算器1621~乗算器162Nは、対応するタップ160から出力された信号の入力を受ける。すなわち、N1個の乗算器162は、それぞれ対応する各遅延信号の入力を受けることになる。さらに、乗算器162は、歪補償係数を各LUT180から受ける。具体的には、乗算器162iは、LUTiから歪補償係数の入力を受ける。ここで、i=0、1、、Nである。そして、乗算器162は、入力された遅延信号と歪補償係数とを複素乗算し、乗算結果を加算器164へ出力する。なお、歪補償係数として0が入力された場合、乗算器162は0を出力する。加算器164は、乗算結果の入力を各乗算器162から受ける。加算器164は、入力されたN1個の乗算結果を加算し、プリディストーションが行われた送信信号以下では、プリディストーション信号と言う。を生成する。このプリディストーション信号は、電力増幅器30の非線形歪の逆特性を有している。ここで、乗算器162から0が入力された場合には、その乗算器162に入力された遅延信号はプリディストーション信号の生成には用いられないことになる。加算器164は、生成したプリディストーション信号をDAC24へ出力する。また加算器164は、プリディストーション信号を減算器44へ出力する。次に、図1に示すように、更新演算部22は、誤差信号の入力を減算器44から受ける。また、更新演算部22は、歪補償係数の入力をLUT18から受ける。さらに、更新演算部22は、フィードバック信号の入力を直交復調器40から受ける。そして、更新演算部22は、受信した誤差信号及びフィードバック信号に対して最急降下法の一種であるLMSLeastMeanSquareアルゴリズムを用いることで、新たな更新用の歪補償係数を演算する。そして、更新演算部22は、新たな歪補償係数を飽和処理部20へ供給する。続いて、図3を参照して、更新演算部22及び飽和処理部20の詳細を説明する。図3は、実施例1に係る送信機の更新演算部、及び飽和処理部の構成を示す図である。更新演算部22は、図3に示すように1つの乗算器220、N1個の乗算器2220~乗算器222N及びN個のタップ2241~タップ224Nを有する。さらに、更新演算部22は、N1個の加算器2260~加算器226N及びconjconjugate:複素共役演算部228を有する。以下、乗算器2220~乗算器222Nを区別しない場合には、単に乗算器222と言い、タップ2241~タップ224Nを区別しない場合には、単にタップ224と言う。飽和処理部20は、図3に示すように、LUT0用飽和処理部2000~LUTN用飽和処理部200NというN1個のLUT用飽和処理部及び更新制御部202を有する。LUT0用飽和処理部2000~LUTN用飽和処理部200Nにはそれぞれ、閾値TH0~閾値THNが入力される。以下、LUT0用飽和処理部2000~LUTN用飽和処理部200Nを区別しない場合には、単にLUT用飽和処理部200と言う。乗算器220は、誤差信号以下では、etと表す。を減算器44から受信する。ここで、次の数1式で表されるutがPD信号生成部16から供給されるプリディストーション信号である。また、次の数2式で表されるvtがPD信号生成部42から供給される信号である。乗算器220に供給される誤差信号etはut-vtと表される。そして、乗算器220は、ステップサイズμを誤差信号etに乗算し、誤差信号をμによりスケーリングした誤差信号μ×etを算出する。そして、乗算器220は、μによりスケーリングされた誤差信号μ×etを各乗算器2220~222Nへ出力する。conj228は、フィードバック信号の入力を直交復調器40から受ける。そして、conj228は、フィードバック信号ytの複素共役ytを求め乗算器2220及びタップ2241へ出力する。ここで、は共役複素数演算を表している。タップ2241は、複素共役ytに対して遅延τを与え乗算器2221及びタップ2242へ出力する。このように、タップ224j1≦j≦Nは、入力された信号に遅延τを与えて、乗算器222j及びタップ224j1へ出力する。ただし、タップ224Nは、後続のタップが無いので、入力された信号に遅延τを与えて乗算器222Nへ出力するのみである。以下では、タップ224iによって遅延τが与えられた後の信号及び遅延が与えられる前の信号をまとめてyt-i0≦i≦Nとする。このyt-iはiクロック過去のフィードバック信号yt-iの複素共役である。i=0の場合は、オリジナルのフィードバック信号ytの複素共役となる。乗算器222iは、μによりスケーリングされた誤差信号μ×etに遅延iτが与えられたフィードバック信号の複素共役yt-iを乗算し、μ×et×yt-iを求める。そして、乗算器222iは、乗算結果μ×et×yt-iを加算器226iへ出力する。加算器226iは、LUTi180iが出力した歪補償係数LUTi{at-i}の入力を受ける。また、加算器226iは、乗算結果μ×et×yt-iの入力を乗算器222iから受ける。そして、加算器135iは、歪補償係数LUTi{at}と乗算結果μ×et×yt-iとを加算しLUTi{at}μ×et×yt-iをLUTi180iのアドレスatにおける新たな歪補償係数として求める。そして、加算器226iは、算出した歪補償係数LUTi{at}μ×et×yt-iをLUTi用飽和処理部200iへ供給する。LUT用飽和処理部200は、更新演算部22によって演算された更新用の複数の歪補償係数LUTi{at}μ×et×yt-iをあらかじめ設定された範囲内に収める飽和処理を行う。具体的には、LUT用飽和処理部200は、次の数3式に示すように、各LUT180に対応した更新用の歪補償係数の振幅が予めLUT180毎に用意した閾値THを超える=係数が飽和する場合は、クリップ等の処理を施して歪補償係数を制限する。また、更新制御部202は、更新用の複数の歪補償係数LUTi{at}μ×et×yt-iに対して飽和処理が行われたか否かを示す係数飽和情報を、各LUT用飽和処理部200から受信する。そして、更新制御部202は、各LUT用飽和処理部200から受信した係数飽和情報に基づいて、各LUT用飽和処理部200から出力される歪補償係数を制御する制御信号を、各LUT用飽和処理部200へ出力する。これにより、更新制御部202は、各LUT用飽和処理部200から出力される歪補償係数を制御する。言い換えると、更新制御部202は、各LUT用飽和処理部200から受信した係数飽和情報に基づいて、複数のLUT180の歪補償係数の更新を制御する。更新制御部202は、例えば、更新用の複数の歪補償係数の係数飽和情報に基づいて、更新用の複数の歪補償係数によって各LUT180に格納された複数の歪補償係数を更新させるか、又は更新用の複数の歪補償係数による複数の歪補償係数の更新を無効化させる。なお、更新用の複数の歪補償係数による更新を無効化させるということは、更新用の複数の歪補償係数による各LUT180に格納された複数の歪補償係数の更新を行わないことである。又は、更新用の複数の歪補償係数による更新を無効化させるということは、更新用の複数の歪補償係数ではなく、各LUT180に格納されている更新前の歪補償係数によって再度各LUT180を更新するということである。次に、実施例1に係る歪補償装置の処理を説明する。図4は、実施例1に係る歪補償装置の処理のフローチャートである。図4に示すように、まず、PD信号生成部16は、入力信号に異なる遅延量が与えられた複数の遅延信号及び該複数の遅延信号それぞれに対応する歪補償係数に基づいて入力信号のプリディストーションを行うステップS101。続いて、減算器44は、ステップS101によってプリディストーションが行われた入力信号及び該プリディストーションが行われた入力信号を増幅する電力増幅器30から出力された出力信号に基づいて誤差信号を算出するステップS102。続いて、更新演算部22は、ステップS102によって算出された誤差信号に基づいて、入力信号に異なる遅延量が与えられた複数の遅延信号それぞれに対応する更新用の歪補償係数を演算するステップS103。続いて、LUT用飽和処理部200は、ステップS103によって演算された更新用の複数の歪補償係数をあらかじめ設定された範囲内に収める飽和処理を行うステップS104。続いて、更新制御部202は、ステップS103によって演算された更新用の複数の歪補償係数に対して飽和処理が行われたか否かを示す係数飽和情報に基づいて、LUT用飽和処理部200から出力される複数の歪補償係数を制御するステップS105。以上、実施例1によれば、歪補償係数の飽和処理に起因する歪補償性能の劣化を抑制することができる。すなわち、実施例1の歪補償装置は、各LUT180の歪補償係数に対して独立した飽和処理を実施するのではなく、複数のLUT180における歪補償係数の飽和を監視し、それらの情報に基づいて各LUT180の歪補償係数の飽和処理を制御する。このように、実施例1の歪補償装置によれば、複数のLUT180から収集した飽和情報に基づいて各LUT用飽和処理部を制御するため、あるLUTで発生した歪補償係数の飽和による影響が各LUTに無秩序には伝播しなくなる。その結果、実施例1の歪補償装置は、歪補償係数の飽和時の歪補償特性の劣化を改善することができる。次に、実施例2に係る送信機について説明する。図5は、実施例2に係る送信機の全体構成を示す図である。図6は、実施例2に係る送信機の飽和処理部の構成を示す図である。図7は、実施例2に係る送信機の係数飽和情報の一例を示す図である。図7の上図は、横軸が時間を示し、縦軸が更新用の歪補償係数の振幅を示している。図7の下図は、横軸が時間を示し、縦軸が係数飽和情報を示している。図5,図6に示すように、実施例2に係る送信機は、実施例1に係る送信機に対して飽和処理部20の構成が異なるだけであり、その他の構成は実施例1に係る送信機と同様であるので重複する説明は省略する。図6に示すように、LUT0用飽和処理部2000は、クリップ部2040と、SELSelector2060とを有する。クリップ部2040には、閾値TH0と、更新演算部22によって演算された更新用の歪補償係数とが入力される。クリップ部2040は、更新後の歪補償係数の振幅が閾値TH0より大きい場合、更新用の歪補償係数の振幅を閾値に一致させて閾値でクリップさせてSEL2060へ出力する。また、クリップ部2040は、更新用の歪補償係数の振幅が、閾値TH0以下の場合は更新用の歪補償係数をそのままSEL2060へ出力する。また、クリップ部2040は、歪補償係数に対して飽和処理を行った場合は1,飽和処理を行わなかった場合は0の信号を係数飽和情報として更新制御部202へ出力する。すなわち、図7に示すように、更新用の歪補償係数の振幅信号が閾値THより小さい場合には、係数飽和情報として0が出力される。一方、更新用の歪補償係数の振幅信号が閾値THより大きい場合には、係数飽和情報として1が出力される。SEL2060には、クリップ部2040から出力された歪補償係数と、更新演算部22によって演算される前の更新前歪補償係数と、更新制御部202から出力された制御信号とが入力される。SEL2060は、更新制御部202から出力された制御信号に応じて、クリップ部2040から出力された歪補償係数と、更新演算部22によって演算される前の更新前歪補償係数とのいずれか一方を選択して出力する。例えば、SEL2060は、更新制御部202から出力された0又は1の信号を制御信号として入力し、制御信号が0であれば、クリップ部2040から出力された歪補償係数を出力する。一方、SEL2060は、制御信号が1であれば、更新演算部22によって演算される前の更新前歪補償係数を出力する。なお、LUT1用飽和処理部2001~LUTN用飽和処理部200Nの構成は、LUT0用飽和処理部2000の構成と同様であるので、説明を省略する。更新制御部202は、検出部208と、判定部210とを有する。検出部208には、各LUT用飽和処理部200から、歪補償係数に対してクリップ部204によって飽和処理が行われたか否かを示す係数飽和情報が入力される。検出部208は、各LUT180の歪補償係数に対する係数飽和情報に基づいて、更新演算部22によって演算された更新用の複数の歪補償係数のうち、少なくとも1つの歪補償係数に対して飽和処理が行われたことを検出する。例えば、検出部208には、各LUT用飽和処理部200から、歪補償係数に対してクリップ部204によって飽和処理が行われた場合は1,飽和処理が行われていない場合は0の信号の係数飽和情報が入力される。検出部208は、各LUT用飽和処理部200から受信した係数飽和情報の総和を求め、総和が0の場合は、いずれのLUT用飽和処理部200においても、クリップ部204によって飽和処理が行われていないことを検出する。一方、検出部208は、各LUT用飽和処理部200から受信した係数飽和情報の総和を求め、総和が例えば1の場合は、LUT用飽和処理部200の少なくとも1つにおいて、クリップ部204によって飽和処理が行われたことを検出する。なお、検出部208は、各LUT用飽和処理部200から受信した係数飽和情報の総和が1以上の場合は1を出力するものとする。判定部210は、検出部208によって少なくとも1つの歪補償係数に対して飽和処理が行われたことが検出された場合に、更新演算部22によって演算される前の複数の更新前歪補償係数を選択して各LUT用飽和処理部200から出力させる。例えば、判定部210は、検出部208から出力された総和信号が0の場合は、いずれのLUT用飽和処理部200においても飽和処理が行われていないと判定し、制御信号として0を出力する。また、判定部210は、検出部208から出力された総和信号が1の場合は、LUT用飽和処理部200の少なくとも1つにおいて飽和処理が行われたと判定し、制御信号として1を出力する。各SEL206は、判定部210から出力された制御信号が0であれば、クリップ部204から出力された歪補償係数を出力する。一方、各SEL206は、制御信号が1であれば、更新演算部22によって演算されていない更新前歪補償係数を出力する。次に、実施例2に係る歪補償装置の処理を説明する。図8は、実施例2に係る歪補償装置の処理のフローチャートである。図8に示すように、まず、PD信号生成部16は、入力信号に異なる遅延量が与えられた複数の遅延信号及び該複数の遅延信号それぞれに対応する歪補償係数に基づいて入力信号のプリディストーションを行うステップS201。続いて、減算器44は、ステップS201によってプリディストーションが行われた入力信号及び該プリディストーションが行われた入力信号を増幅する電力増幅器30から出力された出力信号に基づいて誤差信号を算出するステップS202。続いて、更新演算部22は、ステップS202によって算出された誤差信号に基づいて、入力信号に異なる遅延量が与えられた複数の遅延信号それぞれに対応する更新用の歪補償係数を演算するステップS203。続いて、LUT用飽和処理部200は、ステップS203によって演算された更新用の複数の歪補償係数をあらかじめ設定された範囲内に収める飽和処理を行うステップS204。続いて、検出部208は、ステップS203によって演算された更新用の複数の歪補償係数に対して飽和処理が行われたか否かを示す係数飽和情報の少なくとも1つが1か否かを検出するステップS205。続いて、判定部210は、係数飽和情報の少なくとも1つが1の場合ステップS205でYes、更新前の歪補償係数を出力させる制御信号1を出力し、SEL206は更新前の歪補償係数を出力するステップS206。一方、判定部210は、係数飽和情報の少なくとも1つが1でない場合ステップS205でNo、更新用の歪補償係数を出力させる制御信号0を出力し、SEL206は更新用の歪補償係数を出力するステップS207。以上、実施例2によれば、歪補償係数の飽和処理に起因する歪補償性能の劣化を抑制することができる。すなわち、実施例2の歪補償装置は、全てのLUT180で歪補償係数の飽和が発生しない場合のみ、更新用の歪補償係数を各LUT180に書き込むことができる。また、実施例2の歪補償装置は、少なくとも1つ以上のLUTで歪補償係数が飽和した場合には、更新前の歪補償係数を各LUT180に書き込むことにより歪補償係数の更新を無効化することができる。このように、実施例2の歪補償装置は、各LUT180の歪補償係数に対して独立した飽和処理を実施するのではなく、複数のLUT180における歪補償係数の飽和を監視し、それらの情報に基づいて各LUT180の歪補償係数の飽和処理を制御する。実施例2の歪補償装置によれば、複数のLUT180から収集した飽和情報に基づいて各LUT用飽和処理部を制御するため、あるLUTで発生した歪補償係数の飽和による影響が各LUTに無秩序には伝播しなくなる。その結果、実施例2の歪補償装置は、歪補償係数の飽和時の歪補償特性の劣化を改善することができる。なお、歪補償係数の更新を無効化する手段は実施例2に記載された手段に限定されるものではない。例えば、制御信号をLUTの書き込み制御信号ライトイネーブルとして使用し、更新を無効化したい期間だけLUTへの歪補償係数の書き込みを不可にする方法でもよい。次に、実施例3に係る送信機について説明する。図9は、実施例3に係る送信機の全体構成を示す図である。図10は、実施例3に係る送信機の飽和処理部の構成を示す図である。図9,図10に示すように、実施例3に係る送信機は、実施例1に係る送信機に対して飽和処理部20の構成が異なるとともに、LUT18から出力されたLUTアドレス値atが飽和処理部20に入力される点が異なるだけであり、その他の構成は実施例1に係る送信機と同様であるので重複する説明は省略する。また、図10に示すように、LUT用飽和処理部200の構成は実施例2と同様であるので、説明を省略する。更新制御部202は、検出部208と、アドレス記憶制御部212と、アドレス判定部214とを有する。アドレス記憶制御部212及びアドレス判定部214にはそれぞれ、遅延量が与えられていない入力信号xtに対応する歪補償係数LUT0{at}が格納されたLUTアドレス値atが周期的に入力される。検出部208には、各LUT用飽和処理部200から、歪補償係数に対してクリップ部204によって飽和処理が行われたか否かを示す係数飽和情報が入力される。検出部208は、各LUT180の歪補償係数に対する係数飽和情報に基づいて、更新演算部22によって演算された更新用の複数の歪補償係数のうち、少なくとも1つの歪補償係数に対して飽和処理が行われたことを検出する。例えば、検出部208には、各LUT用飽和処理部200から、歪補償係数に対してクリップ部204によって飽和処理が行われた場合は1,飽和処理が行われていない場合は0の信号の係数飽和情報が入力される。検出部208は、各LUT用飽和処理部200から受信した係数飽和情報の総和を求め、総和が0の場合は、いずれのLUT用飽和処理部200においても、クリップ部204によって飽和処理が行われていないことを検出する。一方、検出部208は、各LUT用飽和処理部200から受信した係数飽和情報の総和を求め、総和が例えば1の場合は、LUT用飽和処理部200の少なくとも1つにおいて、クリップ部204によって飽和処理が行われたことを検出する。なお、検出部208は、各LUT用飽和処理部200から受信した係数飽和情報の総和が1以上の場合は1を出力するものとする。アドレス記憶制御部212は、LUTアドレス値が格納されたアドレス記憶部213を有する。説明の便宜上、アドレス記憶部213に格納されたアドレス値はauであると仮定して以下の説明を行う。アドレス記憶制御部212は、検出部208によって少なくとも1つの歪補償係数に対して飽和処理が行われたことが検出された場合に、アドレス記憶部213に格納されたLUTアドレス値auと、自身に入力されたLUTアドレス値atとを比較する。言い換えれば、アドレス記憶制御部212は、検出部208から出力された係数飽和情報の総和が1の場合には、アドレス記憶部213に格納されたLUTアドレス値auと、自身に入力されたLUTアドレス値atとを比較する。そして、アドレス記憶制御部212は、LUTアドレス値atがLUTアドレス値auより小さい場合に、LUTアドレス値auをLUTアドレス値atに書き換える。つまり、アドレス記憶制御部212は、アドレス記憶部213に格納されるLUTアドレス値をatに書き換える。また、アドレス記憶制御部212は、アドレス記憶部213に格納されたLUTアドレス値をアドレス判定部214へ出力する。つまり、LUTアドレス値at<LUTアドレス値auの場合、アドレス記憶部213には、LUTアドレス値atが格納される。一方、LUTアドレス値at≧LUTアドレス値auの場合、アドレス記憶部213には、LUTアドレス値auがそのまま格納される。これにより、アドレス記憶部213に保持されるLUTアドレス値は、過去にいずれかのLUT180で歪補償係数の飽和が検出された際の最小のアドレス値となる。以下、説明の便宜上、アドレス記憶部213にはLUTアドレス値au ́が格納されていると仮定して説明を行う。また、説明の便宜上、アドレス判定部214には、遅延量が与えられていない入力信号に対応する歪補償係数が格納されたLUTアドレス値としてLUTアドレス値at ́が入力されると仮定して説明を行う。アドレス判定部214は、更新用の歪補償係数が演算される制御タイミングごとに、アドレス記憶部213に記憶されたLUTアドレス値au ́と、自身に入力されるLUTアドレス値at ́とを比較する。そして、アドレス判定部214は、LUTアドレス値at ́がLUTアドレス値au ́より小さい場合に、更新演算部22によって演算された更新用の複数の歪補償係数を選択してLUT用飽和処理部から出力させる。アドレス判定部214は、例えば、LUTアドレス値at ́がLUTアドレス値au ́より小さい場合に、0の信号を制御信号として出力する。一方、アドレス判定部214は、例えば、LUTアドレス値at ́がLUTアドレス値au ́より大きい場合に、1の信号を制御信号として出力する。各SEL206は、アドレス判定部214から出力された制御信号が0であれば、クリップ部204から出力された歪補償係数を出力する。一方、各SEL206は、制御信号が1であれば、更新演算部22によって演算される前の更新前歪補償係数を出力する。次に、実施例3に係る歪補償装置の処理を説明する。図11は、実施例3に係る歪補償装置の処理のフローチャートである。図11に示すように、まず、PD信号生成部16は、入力信号に異なる遅延量が与えられた複数の遅延信号及び該複数の遅延信号それぞれに対応する歪補償係数に基づいて入力信号のプリディストーションを行うステップS301。続いて、減算器44は、ステップS301によってプリディストーションが行われた入力信号及び該プリディストーションが行われた入力信号を増幅する電力増幅器30から出力された出力信号に基づいて誤差信号を算出するステップS302。続いて、更新演算部22は、ステップS302によって算出された誤差信号に基づいて、入力信号に異なる遅延量が与えられた複数の遅延信号それぞれに対応する更新用の歪補償係数を演算するステップS303。続いて、LUT用飽和処理部200は、ステップS303によって演算された更新用の複数の歪補償係数をあらかじめ設定された範囲内に収める飽和処理を行うステップS304。続いて、検出部208は、ステップS203によって演算された更新用の複数の歪補償係数に対して飽和処理が行われたか否かを示す係数飽和情報の少なくとも1つが1か否かを検出するステップS305。続いて、アドレス記憶制御部212は、係数飽和情報の少なくとも1つが1の場合ステップS305でYes、LUTアドレス値at<LUTアドレス値auであるか否かを判定するステップS306。続いて、アドレス記憶制御部212は、LUTアドレス値at<LUTアドレス値auである場合にはステップS306でYes、アドレス記憶部213にLUTアドレス値atを格納するステップS307。続いて、アドレス判定部214は、ステップS307の後、ステップS305でNoの場合、ステップS306でNoの場合に、LUTアドレス値at ́<LUTアドレス値au ́であるか否かを判定するステップS308。アドレス判定部214は、LUTアドレス値at ́<LUTアドレス値au ́である場合ステップS308でYes、更新用の歪補償係数を出力させる制御信号0を出力し、SEL206は更新用の歪補償係数を出力するステップS309。一方、アドレス判定部214は、LUTアドレス値at ́<LUTアドレス値au ́でない場合ステップS308でNo、更新前の歪補償係数を出力させる制御信号1を出力し、SEL206は更新前の歪補償係数を出力するステップS310。以上、実施例3によれば、歪補償係数の飽和処理に起因する歪補償性能の劣化を抑制することができる。すなわち、実施例3の歪補償装置は、少なくとも1つのLUT180で歪補償係数の飽和が発生した場合に、LUT0用の歪補償係数が格納されたLUTアドレス値atとアドレス記憶部213に格納されたLUTアドレス値auとを比較する。そして、実施例3の歪補償装置は、LUTアドレス値at<LUTアドレス値auの場合に、アドレス記憶部213にLUTアドレス値atを格納する。したがって、実施例3の歪補償装置によれば、アドレス記憶部213には、過去にいずれかのLUT180で歪補償係数の飽和が検出された際の最小のLUTアドレス値が格納される。また、実施例3の歪補償装置によれば、LUTアドレス値at ́<LUTアドレス値au ́の場合のみ、更新用の歪補償係数が各LUT用飽和処理部200から出力され、それ以外の場合は歪補償係数の更新を無効化するため更新前の歪補償係数が出力される。したがって、実施例3によれば、過去にいずれかのLUTで歪補償係数の飽和が検出されたアドレスより小さいアドレスでのみ歪保証係数の更新を有効とする飽和処理が可能となる。このように、実施例3の歪補償装置は、各LUT180の歪補償係数に対して独立した飽和処理を実施するのではなく、複数のLUT180における歪補償係数の飽和を監視し、それらの情報に基づいて各LUT180の歪補償係数の飽和処理を制御する。実施例3の歪補償装置によれば、複数のLUT180から収集した飽和情報に基づいて各LUT用飽和処理部を制御するため、あるLUTで発生した歪補償係数の飽和による影響が各LUTに無秩序には伝播しなくなる。その結果、実施例3の歪補償装置は、歪補償係数の飽和時の歪補償特性の劣化を改善することができる。なお、歪補償係数の更新を無効化する手段は実施例3に記載された手段に限定されるものではない。例えば、制御信号をLUTの書き込み制御信号ライトイネーブルとして使用し、更新を無効化したい期間だけLUTへの歪補償係数の書き込みを不可にする方法でもよい。"