550μm以上の厚みを有するSOI基板の一方の面上に下部電極を形成し、前記SOI基板の他方の面側から前記SOI基板を加熱した状態で、前記下部電極の上にPZT膜を形成し、前記PZT膜にエッチング処理を施して所定のPZT膜パターンを形成し、前記PZT膜パターンの上に前記下部電極と対向する所定のパターンの上部電極を形成し、前記SOI基板の前記他方の面に研磨加工を施して、前記SOI基板の厚みを前記PZT膜パターンの特性を有効に発揮させる所定の厚みまで薄くし、その後、前記SOI基板の前記他方の面からエッチング処理を施して可撓性を有する可撓部を形成することを特徴とするPZT膜を備えたセンサ素子の製造方法。前記エッチング処理は、前記SOI基板の他方の面に研磨加工を施さない状態で行なうことを特徴とする請求項1に記載のPZT膜を備えたセンサ素子の製造方法。前記SOI基板の加熱の温度が500~800°Cであり、前記SOI基板の厚み寸法が550~750μmであることを特徴とする請求項2に記載のPZT膜を備えたセンサ素子の製造方法。前記SOI基板を前記他方の面から研磨加工及びエッチング処理する際に、前記上部電極と前記下部電極とを同電位にした状態で、前記SOI基板を前記上部電極側から静電チャックにより保持することを特徴とする請求項2に記載のPZT膜を備えたセンサ素子の製造方法。前記上部電極は、前記下部電極の出力を取り出す下部電極出力電極を含んでおり、前記PZT膜パターンを厚み方向に貫通する貫通孔内に前記上部電極と一緒に形成されて前記下部電極出力電極と前記下部電極とを接続する貫通導電部と、前記PZT膜パターン上に前記上部電極と一緒に形成されて前記下部電極出力電極と他の前記上部電極とを接続する表面導電部とによって前記同電位にした状態が形成されていることを特徴とする請求項4に記載のPZT膜を備えたセンサ素子の製造方法。前記SOI基板をエッチングするまでは、多数個取り用基板を用いて複数のセンサ素子を形成し、前記多数個取り用基板を分割する際に前記表面導電部を非導通状態にすることを特徴とする請求項5に記載のPZT膜を備えたセンサ素子の製造方法。550μm以上の厚みを有するSOI基板の一方の面上に下部電極を形成し、前記SOI基板の他方の面側から前記SOI基板を加熱した状態で、前記下部電極の上にPZT膜を形成し、前記PZT膜にエッチング処理を施して所定のPZT膜パターンを形成し、前記PZT膜パターンの上に前記下部電極と対向する上部電極を形成するための上部電極材料層を形成し、前記SOI基板の前記他方の面に研磨加工を施して、前記SOI基板の厚みを前記PZT膜パターンの特性を有効に発揮させる所定の厚みまで薄くし、その後、前記SOI基板の前記他方の面からエッチング処理を施して可撓性を有する可撓部を形成し、前記上部電極材料層にエッチング処理を施して前記PZT膜パターンの上に所定のパターンの前記上部電極を形成することを特徴とするPZT膜を備えたセンサ素子の製造方法。前記SOI基板を前記他方の面から研磨加工及びエッチング処理する際に、前記上部電極材料層と前記下部電極とを同電位にした状態で、前記SOI基板を前記上部電極材料層側から静電チャックにより保持することを特徴とする請求項7に記載のPZT膜を備えたセンサ素子の製造方法。しかしながら、実際にPZT膜を形成すると、良質でほぼ均質なPZT膜を簡単に形成することが難しいという問題に直面した。X線回折XRD解析を行なうと、問題のあるPZT膜では、Pyroや111面のような不要なピークに対する100面への優先配向の割合である[PZT100/Pyro]、及び[PZT100/PZT111]の値が小さくなっている。本発明の目的は、良質でほぼ均質なPZT膜を形成できるPZT膜を備えたセンサ素子の製造方法を提供することにある。本発明の他の目的は、SOI基板をエッチング処理する際に、SOI基板を上部電極側から静電チャックにより保持しても、PZT膜が帯電するのを防止できるPZT膜を備えたセンサ素子の製造方法を提供することにある。本発明では、以下のようにPZT膜を備えたセンサ素子を製造する。まず、550μm以上の厚みを有するSOI基板の一方の面上に下部電極を形成する。一般的にPZT膜を備えたセンサ素子に必要とされるSOI基板は、400μm前後と考えられている。そのため従来は、最初から400μm前後の厚みのSOI基板を用いてPZT膜を形成しているが、本発明では必要な厚みより厚い、550μm以上の厚みを有するSOI基板を用いる。そしてSOI基板の他方の面側からSOI基板を加熱した状態で、下部電極の上にPZT膜を形成する。本願明細書において、PZT膜とは、チタン酸ジルコン酸鉛の膜であり、チタン酸鉛とジルコン酸鉛の混晶からなる膜である。また、SOI基板とは、Si層内にSiO2層が挿入された構造を有する基板である。本発明では、次に、PZT膜にエッチング処理を施して所定のPZT膜パターンを形成し、PZT膜パターンの上に下部電極と対向する所定のパターンの上部電極を形成する。次に、SOI基板の他方の面に研磨加工を施して、他方の面をミラー化すると共に、SOI基板の厚みをPZT膜パターンの特性を有効に発揮させる所定の厚み例えば400μm前後まで薄くする。その後、SOI基板の他方の面からエッチング処理を施して可撓性を有する可撓部を形成する。本発明のように、550μm以上の厚みを有するSOI基板を用いてPZT膜を形成すれば、良質でほぼ均質なPZTの結晶を得られることを発明者は見出した。その理由は、明確ではないが、PZT膜を形成する際の加熱時の熱でSOI基板内の歪みの発生状況にあるものと発明者は考えている。本発明では、PZT膜を形成した後、SOI基板の他方の面に研磨加工を施してSOI基板を所望の厚みにするので、当初に厚みの厚いSOI基板を用いても、所望の厚みのSOI基板を備えたセンサ素子を形成できる。エッチング処理によるPZT膜の形成は、SOI基板の他方の面に研磨加工を施さない状態粗い状態で行なうのが好ましい。このようにすると、SOI基板の他方の面から加わる熱が均等にSOI基板内に入るため、PZT膜の均質な生成がさらに向上する。SOI基板の加熱の温度は500~800°Cであるのが好ましい。加熱温度が500°Cを下回ると、PZT膜を十分に形成することができない。また、加熱温度が800°Cを上回ると、Pbの蒸発により所望の組成比を得られなくなる。SOI基板の厚み寸法は、550~750μmとするのが望ましいが、その上限は、加熱温度の影響を考慮すると自ずと定まるものであり、必要以上の厚みにする必要はない。SOI基板を他方の面から研磨加工及びエッチング処理する際は、SOI基板を一方の面側からチャックする必要がある。静電チャックは、基板を均一に冷却して固定できる、静電チャックを用いることが好ましい。しかしながら単純に静電チャックを用いると、PZT膜が帯電して膜破壊が発生し、各層との密着強度が低下する。その結果、所望の圧電特性が得られなくなる。そこで上部電極と下部電極とを同電位にした状態で、SOI基板を上部電極側から静電チャックにより保持するのが望ましい。なお、静電チャックは、公知のものを用いればよい。上部電極と下部電極とを同電位にすると、PZT膜は帯電し難いので、PZT膜の特性が影響を受け難くなる。なお、上述のようにSOI基板を上部電極側から静電チャックを行ってSOI基板を保持すると、静電チャックから受ける電圧によって、PZT膜パターンの上部電極パターンが形成された部分と形成されない部分とで異なる電界が発生する。その結果、PZT膜パターンに歪みが生じて、PZT膜パターンの膜破裂または各層との密着強度の低下が起きるおそれがある。そこで、PZT膜パターンを形成した後、すぐに上部電極を形成せず、可撓部を形成するための研磨加工およびエッチング処理をしてから上部電極を形成してもよい。この場合は、まずPZT膜パターンの上に上部電極を形成するための上部電極材料層を形成する。その後、上述のように研磨加工によりSOI基板の厚みを所定の厚みまで薄くし、エッチング処理により可撓部を形成する。そして、PZT膜パターン上に形成された上部電極材料層にエッチング処理を施して、PZT膜パターンの上に所定のパターンの上部電極を形成する。この場合も、SOI基板を他方の面から研磨加工及びエッチング処理する際に、上部電極材料層と下部電極とを同電位にした状態で、SOI基板を上部電極材料層側から静電チャックにより保持すればよい。このようにPZT膜パターン上に上部電極材料層を形成した状態で、上部電極材料層側から静電チャックを行うと、PZT膜パターン内の電界が一定になって、膜破裂等の原因となる歪みが生じ難くなるため、安定したPZT膜パターンを形成することができる。上部電極と下部電極とを同電位にするには、種々の構造を採用できる。例えば、上部電極は、下部電極の出力を取り出す下部電極出力電極を含むように形成できる。この場合、PZT膜パターンを厚み方向に貫通する貫通孔内に上部電極と一緒に形成されて下部電極出力電極と下部電極とを接続する貫通導電部と、PZT膜パターン上に上部電極と一緒に形成されて下部電極出力電極と他の上部電極とを接続する表面導電部とによって同電位にした状態を形成することができる。このようにすれば、貫通導電部と表面導電部とによって下部電極と上部電極全体とを電気的に接続して同電位にすることができる。貫通導電部及び表面導電部は、上部電極と一緒に形成されるので、容易に上部電極と下部電極とを同電位にできる。なお、エッチング処理後には、下部電極出力電極を除く上部電極と下部電極との同電位の状態を解除する必要がある。そのため、SOI基板をエッチングするまでは、多数個取り用基板を用いて複数のセンサ素子を形成し、多数個取り用基板を分割する際に表面導電部を非導通状態にするのが好ましい。このようにすれば、多数個取り用基板を用いてセンサ素子を量産できる上、多数個取り用基板を分割すると同時に同電位状態を解除できる。以下、図面を参照して本発明の実施の形態を詳細に説明する。図1は、本発明の実施の形態の方法で製造したPZT膜を備えたセンサ素子圧電型角速度センサ1の平面図であり、図2は図1のII-II線断面図である。図2に示すように、本例の角速度センサ1は、センサ本体3と検出部5とを有している。センサ本体3は、中心部に円柱状の重錘7が位置し、外周部に筒状の支持部9が位置し、重錘7と支持部9との間に可撓性を有する可撓部11を有するようにSOI基板にエッチングが施されて形成されている。センサ本体3の厚み寸法L1は約405μmである。なお、図2は理解を容易にするため、検出部5及び可撓部11は、厚み寸法を誇張して描いている。図2において、符号10はSi層であり、17はSiの活性層であり、13は酸化膜からなる絶縁層であり、15はSiO2層である。重錘7及び支持部9は、Si層10が加工されて構成されている。可撓部11は、絶縁層13と活性層17とSiO2層15とから構成されている。検出部5は、絶縁層13の上に形成された下部電極E0と、下部電極E0の上に形成されたPZT膜パターン19と、PZT膜パターン19の上に形成されて下部電極E0と対向する上部電極E1とから形成されている。PZT膜パターン19は、Pb1.3Zr0.52Ti0.48OXをターゲットとするスパッタにより形成されたPZTからなり、3μmの厚み寸法を有している。上部電極E1は、TiとAuとの積層薄膜から構成されている。下部電極E0は、主として可撓部11上に形成されており、TiとPtとの積層薄膜から構成されている。上部電極E1は、表面電荷の変化により角速度を検出する複数の検出用電極E11と、重錘7を振動させるために用いる複数の駆動用電極E12と、下部電極出力電極E13とを含んでいる。下部電極出力電極E13は、PZT膜パターン19を厚み方向に貫通する貫通孔19a内に形成された貫通導電部21によって下部電極E0と電気的に接続されており、下部電極E0の出力を取り出す役割を果たしている。次に本発明のセンサ素子角速度センサ1の製造方法の一例について、図3の工程図を用いて説明する。まず、図3Aに示すように、多数個取り用基板となるSOI基板31を用意する。なお、図3は、便宜的に多数個取り用基板に含まれる1つのセンサ素子の断面を示している。SOI基板31は、Si層10′及びSiの活性層17′の間にSiO2層15′が挿入された構造を有している。Siの活性層17′には、活性化処理がなされている。Si基板10′の下面には酸化膜からなる絶縁層33が形成されており、Siの活性層17′の上にも酸化膜からなる絶縁層13′が形成されている。本例で用いたSOI基板31の厚み寸法L2は、約625μmである図3A参照。なお、SOI基板31の厚み寸法L2は、550~750μmが望ましい。次に、図3Bに示すように、SOI基板31の一方の面上絶縁層13′の上に下部電極E0を形成する。下部電極E0は、SOI基板31の一方の面上に厚み20nmのTi膜をスパッタにより形成してからTi膜を酸化処理し、その上に厚み100nmのPt膜をスパッタにより形成して構成する。次に、図3Cに示すように、SOI基板31をヒータH上に載置して、SOI基板31の他方の面側からSOI基板31を約700°Cで加熱した状態で、下部電極E0上にPZT膜37を形成する。具体的には、Pb1.3Zr0.52Ti0.48OXをターゲットとしてスパッタにより厚み3μmのPZT膜37を形成する。加熱温度は500~800°Cが望ましい。このPZT膜37の形成工程は、SOI基板31の他方の面に研磨加工を施さない状態粗い状態で行なう。次に、PZT膜37の上に図示しないレジスト膜を形成した後、ウエットエッチング処理を施して、図3Dに示すように、貫通孔19aを含む所定の形状のPZT膜パターン19を形成する。次に、図3Eに示すように、上部電極材料層39及び貫通導電部21を形成する。貫通導電部21は、下部電極E0とを接続するように、貫通孔19a内に上部電極材料層39と一緒に形成する。上部電極材料層39及び貫通導電部21は、PZT膜パターン19を含めて一方の面上に全面的に厚み20nmのTi膜をスパッタにより形成してからTi膜を酸化処理し、その上に厚み300nmのAu膜をスパッタにより形成して構成する。次に、上部電極材料層39の上に図示しないフォトレジスト膜を形成し、所定パターンのレジスト膜が形成された上部電極材料層39にイオンビームエッチングを施して、図3Fに示すように、上部電極E1を形成する。その後、レジスト膜を除去する。上部電極E1のパターンは、複数の検出用電極E11と複数の駆動用電極E12と下部電極出力電極E13とを含んでいる。下部電極出力電極E13は、貫通導電部21により下部電極E0と電気的に接続されている。図4は、上部電極E1を形成した後の多数個取り用基板の平面図である。図4に示すように、下部電極出力電極E13と他の上部電極検出用電極E11および駆動用電極E12とがPZT膜パターン19上に形成された表面導電部41により電気的に接続されている。このため、上部電極E1の形成後においては、下部電極E0と上部電極E1は、電気的に接続されている。次に、SOI基板31の他方の面に研磨加工を施して、SOI基板31の厚みをPZT膜の特性を有効に発揮させる所定の厚み図2のL1の寸法:405μmまで薄くする。研磨されたSOI基板31の他方の面裏面はミラー状態になっている。そして、SOI基板31の他方の面からエッチング処理を施して、図2に示すような重錘7、支持部9及び可撓部11を形成してセンサ本体3を作る。具体的には、図3Fに示すように、SOI基板31を上部電極E1側から静電チャックCにより保持する。そしてフォトリソ技術によるドライエッチングにより、SOI基板31の他方の面裏面からエッチング処理を施す。前述したように、下部電極E0と上部電極E1は、電気的に接続されているため、上部電極E1と下部電極E0とが同電位になった状態で、SOI基板31は、上部電極E1側から静電チャックCにより保持されることになる。したがって静電チャックCを利用しても、PZT膜は帯電し難い。次に、多数個取り用基板を分割する。分割の際に図4に示す破線Bに沿って分割されるため、表面導電部41が非導通状態になる。これにより、検出用電極E11及び駆動用電極E12と下部電極E0との電気的接続が解除される。以上のステップにより、多数個取りによって、図1及び図2に示すセンサ素子角速度センサ1の製造を完了する。次に、上記のようにして製造したPZT膜形成時のSOI基板の厚み寸法とPZT膜の成分との関係を調べた。図5は、上記の方法で製造したセンサ素子実施例のPZT膜の中心部のX線回折XRD図であり、図6はPZT膜形成時において厚みが薄いSOI基板厚み寸法400μmのSOI基板を用いて製造したセンサ素子比較例のPZT膜の中心部の成分のX線回折図である。図中において、例えば、PZT100は、結晶配向が100のPZTである。また、Pyroは、低温域で発生する不要なピークである。両図から求めたPZT100/Pyro及びPZT100/PZT111の強度比率を表1に示す。表1においてX00は、PZT膜の中心部を示すものであり、X40は、PZT膜の中心部からX方向に40mmの位置を示すものである。センサ素子のPZT膜は、PZT100/Pyro及びPZT100/PZT111が高いのが望ましい。表1より、X00及びX40のいずれにおいても、実施例のPZT膜のPZT100/Pyro及びPZT100/PZT111は、比較例のものより大きいのが分る。次に本発明のセンサ素子角速度センサ1の製造方法の他の一例について、図7の工程図を用いて説明する。図7において、図3と共通する部分については、図3に付した符号の数に100の数を加えた数の符号を付して説明を省略する。図7に示す本発明の他の一例では、図7AからEまでは、図3に示す本発明の一例と同じ工程を実施する図3A~E参照。その後、図7Eに示すように上部電極材料層139を形成した後に、SOI基板131を上部電極材料層139側から静電チャックC′により保持する。そして図7Fでは、上述したようなSOI基板131の他方の面裏面からエッチング処理を施す。この例では、下部電極E100と上部電極材料層139は、電気的に接続されているため、上部電極材料層139と下部電極E100とが同電位になった状態で、SOI基板131は、上部電極材料層139側から静電チャックC′により保持されることになる。このように、図7の例では、上部電極のパターンを形成する前の上部電極材料層139の状態で静電チャックC′を行うため、図3の例のように上部電極のパターンが形成された部分と形成されない部分とで異なる電界が発生することはない。そのため、図7に示す製造工程を採用すれば、PZT膜パターン119に歪みが生じ難くなり、PZT膜パターン119の膜破裂または各層との密着強度の低下を確実に防止することができる。なお、上記の実施の形態は、角速度センサジャイロの製造方法を示した例であるが、加速度センサ等の他のPZT膜を備えたセンサ素子を製造する場合にも本発明を適用できるのは勿論である。