基材と、一方の端部と他方の端部の各々が前記基材に固定されて上方に弾性変形可能であり、前記一方の端部寄りの第1の部分と前記他方の端部寄りの第2の部分とを備えた梁と、前記梁の前記第2の部分の上面に設けられた第1の接触電極と、前記第1の接触電極の上方に設けられ、該第1の接触電極に当接可能な第2の接触電極とを有し、前記第1の部分の剛性が前記第2の部分の剛性よりも大きいことを特徴とする電子デバイス。前記梁の前記第1の部分の上面に設けられた第1の駆動電極と、前記第1の駆動電極の上方に設けられ、該第1の駆動電極との間で駆動電圧が印加される第2の駆動電極とを更に有することを特徴とする請求項1に記載の電子デバイス。前記梁の前記第1の部分の上面に設けられた下部電極と、前記下部電極の上の設けられた圧電膜と、前記圧電膜の上に設けられ、前記下部電極との間で駆動電極が印加される上部電極とを更に有することを特徴とする請求項1に記載の電子デバイス。前記第2の部分における前記梁の幅は、前記第1の部分における前記梁の幅よりも狭いことを特徴とする請求項1乃至請求項3のいずれか1項に記載の電子デバイス。前記第2の部分における前記梁の一部の厚さは、前記第1の部分における前記梁の厚さよりも薄いことを特徴とする請求項1乃至請求項4のいずれか1項に記載の電子デバイス。前記第1の部分の前記一方の端部寄りの幅は、前記第1の部分の前記第2の部分寄りの幅よりも狭いことを特徴とする請求項1乃至請求項4のいずれか1項に記載の電子デバイス。前記第2の接触電極は、前記第1の接触電極に当接する単一の突起を有することを特徴とする請求項1乃至請求項6のいずれか1項に記載の電子デバイス。前記基材は、シリコン基板の上に酸化シリコン膜とシリコン膜が順に形成されたSOI基板であり、前記梁は、前記シリコン膜の一部であることを特徴とする請求項1乃至請求項7のいずれか1項に記載の電子デバイス。前記梁の輪郭を画定するスリットが前記シリコン膜に形成されたことを特徴とする請求項8に記載の電子デバイス。前記梁の下の前記酸化シリコン膜が除去されたことを特徴とする請求項8に記載の電子デバイス。一方の端部と他方の端部の各々が基材に固定されて上方に弾性変形可能であって、前記一方の端部寄りの第1の部分と前記他方の端部寄りの第2の部分とを備え、前記第1の部分の剛性が前記第2の部分の剛性よりも大きい梁を形成する工程と、前記梁の前記第2の部分の上面に第1の接触電極を形成する工程と、前記第1の接触電極の上方に、前記第1の接触電極に当接可能な第2の接触電極を形成する工程と、を有することを特徴とする電子デバイスの製造方法。前記梁の前記第1の部分の上面に第1の駆動電極を形成する工程と、前記第1の駆動電極の上方に、前記第1の駆動電極との間で駆動電圧が印加される第2の駆動電極を形成する工程とを更に有することを特徴とする請求項11に記載の電子デバイスの製造方法。前記梁の前記第1の部分の上に下部電極を形成する工程と、前記下部電極の上に圧電膜を形成する工程と、前記圧電膜の上に、前記下部電極との間で駆動電圧が印加される上部電極を形成する工程とを更に有することを特徴とする請求項11に記載の電子デバイスの製造方法。前記基材として、シリコン基板の上に酸化シリコン膜とシリコン膜が順に形成されたSOI基板を使用し、前記梁の下方の前記シリコン基板と前記酸化シリコン膜とを除去することにより、前記梁を弾性変形可能にする工程を更に有することを特徴とする請求項13に記載の電子デバイスの製造方法。前記基材として、シリコン基板の上に酸化シリコン膜とシリコン膜が順に形成されたSOI基板を使用し、前記シリコン膜に孔を形成する工程と、前記孔を通じて前記酸化シリコン膜をエッチングすることにより、前記孔の周囲の一部領域における前記酸化シリコン膜を除去して、該一部領域における前記シリコン膜を弾性変形可能にする工程と、前記酸化シリコン膜をエッチングした後、前記シリコン膜の上に下地絶縁膜を形成し、該下地絶縁膜で前記孔を塞ぐ工程と、前記シリコン膜にスリットを形成して、該スリットで輪郭が画定された部分の前記シリコン膜を前記梁にする工程とを更に有し、前記下部電極を形成する工程において、前記下地絶縁膜の上に該下部電極を形成することを特徴とする請求項13に記載の電子デバイスの製造方法。前記梁を形成する工程において、前記第2の部分における前記梁の幅を前記第1の部分における前記梁の幅よりも狭くすることを特徴とする請求項11乃至請求項15のいずれか1項に記載の電子デバイスの製造方法。前記梁を形成する工程において、前記第2の部分における前記梁の厚さを前記第1の部分における前記梁の厚さよりも薄くすることを特徴とする請求項11乃至請求項15のいずれか1項に記載の電子デバイスの製造方法。前記梁を形成する工程において、前記第1の部分の前記一方の端部寄りの幅を前記第1の部分の前記第2の部分寄りの幅よりも狭くすることを特徴とする請求項11乃至請求項15のいずれか1項に記載の電子デバイス。前記基材として、シリコン基板の上に酸化シリコン膜とシリコン膜が順に形成されたSOI基板を使用し、前記梁を形成する工程は、前記シリコン膜にスリットを形成して、該スリットで輪郭が画定された部分の前記シリコン膜を前記梁にする工程と、前記スリットを通じて前記梁の下の前記酸化シリコン膜をエッチングして除去することにより、前記梁を弾性変形可能にする工程とを有することを特徴とする請求項11に記載の電子デバイスの製造方法。基材と、一方の端部と他方の端部の各々が前記基材に固定されて上方に弾性変形可能であり、前記一方の端部寄りの第1の部分と前記他方の端部寄りの第2の部分とを備え、前記第1の部分の剛性が前記第2の部分の剛性よりも大きい梁と、前記梁の前記第1の部分の上面に設けられた第1の駆動電極と、前記第1の駆動電極の上方に設けられ、該第1の駆動電極との間で駆動電圧が印加される第2の駆動電極と、前記梁の前記第2の部分の上面に設けられた第1の接触電極と、前記第1の接触電極の上方に設けられ、該第1の接触電極に当接可能な第2の接触電極とを有する電子デバイスの駆動方法であって、前記駆動電圧を、前記第2の接触電極に前記第1の接触電極を当接させるのに要する最小電圧よりも高くすることを特徴とする電子デバイスの駆動方法。電子デバイスとその製造方法及び電子デバイスの駆動方法において、電子デバイスの高寿命化を図ることを目的とする。以下の開示の一観点によれば、基材と、一方の端部と他方の端部の各々が前記基材に固定されて上方に弾性変形可能であり、前記一方の端部寄りの第1の部分と前記他方の端部寄りの第2の部分とを備えた梁と、前記梁の前記第2の部分の上面に設けられた第1の接触電極と、前記第1の接触電極の上方に設けられ、該第1の接触電極に当接可能な第2の接触電極とを有し、前記第1の部分の剛性が前記第2の部分の剛性よりも大きい電子デバイスが提供される。また、その開示の別の観点によれば、一方の端部と他方の端部の各々が基材に固定されて上方に弾性変形可能であって、前記一方の端部寄りの第1の部分と前記他方の端部寄りの第2の部分とを備え、前記第1の部分の剛性が前記第2の部分の剛性よりも大きい梁を形成する工程と、前記梁の前記第2の部分の上面に第1の接触電極を形成する工程と、前記第1の接触電極の上方に、前記第1の接触電極に当接可能な第2の接触電極を形成する工程とを有する電子デバイスの製造方法が提供される。そして、その開示の他の観点によれば、基材と、一方の端部と他方の端部の各々が前記基材に固定されて上方に弾性変形可能であり、前記一方の端部寄りの第1の部分と前記他方の端部寄りの第2の部分とを備え、前記第1の部分の剛性が前記第2の部分の剛性よりも大きい梁と、前記梁の前記第1の部分の上面に設けられた第1の駆動電極と、前記第1の駆動電極の上方に設けられ、該第1の駆動電極との間で駆動電圧が印加される第2の駆動電極と、前記梁の前記第2の部分の上面に設けられた第1の接触電極と、前記第1の接触電極の上方に設けられ、該第1の接触電極に当接可能な第2の接触電極とを有する電子デバイスの駆動方法であって、前記駆動電圧を、前記第2の接触電極に前記第1の接触電極を当接させるのに要する最小電圧よりも高くする電子デバイスの駆動方法が提供される。本実施形態の説明に先立ち、本実施形態の基礎となる予備的事項について説明する。以下では、電子デバイスの二つの例について説明する。第1例図1は、第1例に係る電子デバイスの平面図である。この電子デバイス10は、RFスイッチであって、基材11の上に、入力電極12、出力電極13、下部駆動電極14、及び梁15を備える。スイッチングの対象となるRF信号は、入力電極12から入力され、スイッチがオン状態のときに出力電極13から出力されることになる。図2aは、図1のI-I線に沿う断面図である。図2aに示すように、梁15は、酸化シリコン等の絶縁体を材料とするアンカー16によって片方の端部が支持されており、その端部を支点にして上下に弾性変形可能である。このように片方の端部のみが支持された梁15は型持ち梁とも呼ばれる。また、梁15の上面には、下部駆動電極14に対向して上部駆動電極17が設けられる。更に、その梁15の下面には、スイッチの接点として供される突起18aを備えた接触電極18が形成される。図2bは、図1のII-II線に沿う断面図である。図2bに示すように、上記の突起18aは接触電極18に二つ設けられており、各突起18aはそれぞれ入力電極12と出力電極13に対向する。図3a、bは、この電子デバイス10のスイッチング動作について説明するための断面図であって、図3aは図1のI-I線に沿う断面図に相当し、図3bは図1のII-II線に沿う断面図に相当する。図3aに示すように、電子デバイス10をオン状態にするには、上部駆動電極17と下部駆動電極14との間に駆動電圧Vを印加することによりこれらの電極間に静電引力を発生させ、その静電引力によって梁15を下方に撓ます。これにより、図3bに示すように、二つの突起18aのそれぞれが入力電極12と出力電極13に当接してスイッチがオン状態になる。その結果、入力電極12と出力電極13とが接触電極18を介して電気的に接続され、入力電極12から出力電極13にRF信号が流れるようになる。なお、オン状態における突起18aと入力電極12との接触抵抗や、突起18aと出力電極13との接触抵抗を低減するために、入力電極12、出力電極13及び接触電極18の材料として電気抵抗率が低い金を用いるのが好ましい。また、電子デバイス10をオフ状態にするには駆動電圧Vの印加を停止すればよい。ところで、この電子デバイス10においては、オン状態からオフ状態にするために駆動電圧の印加を停止した場合でも、二つの突起18aの各々が入力電極12と出力電極13に貼り付いたままになることがある。このような現象は、スティッキングと呼ばれ、電子デバイス10が不良になる要因の一つになる。スティッキングは、梁15が元の形に戻ろうとする弾性力と比較して、突起18aと入力電極12との粘着力や、突起18aと出力電極13との粘着力の方が大きい場合に発生し得る。特に、この例のように二つの突起18aを設ける場合では、突起が一つの場合と比較してその粘着力が強くなり、スティッキングが顕著に発生する。更に、突起18aの材料として使用される金は他の金属材料と比較して軟らかいので、突起18aが入力電極12や出力電極13に貼り付き易く、スティッキングの発生が助長されてしまう。このように、電子デバイス10では、スティッキングが原因でスイッチングのオンオフ動作を安定して行うことができなくなるおそれがある。第2例第1例では、スイッチの接点として供される突起が二つの電子デバイスについて説明した。これに対し、本例では、その突起が一つの電子デバイスについて説明する。図4は、第2例に係る電子デバイスの平面図である。この電子デバイス20は、RFスイッチであって、基材21、梁24b、入力電極25、及び上部駆動電極27を備える。このうち、梁24bは、基材21に形成されたスリット24aによってその輪郭が画定されており、二つの端部Pにおいて基材21に支持される。また、入力電極25は、一方の端部が基材21に固定されており、他方の端部にスイッチの接点として供される突起25aを備える。そして、上部駆動電極27は、梁24bを上から横断するように形成され、その両端が基材21に固定される。また、梁24bの上面には、出力電極26と下部駆動電極28が設けられる。このうち、下部駆動電極28は、平面視で上部駆動電極27と重なるように形成される。一方、出力電極26は、一方の端部が平面視で突起25aに重なるように形成される。図5は、図4のIII-III線に沿う断面図である。図5に示されるように、基材21としては、シリコン基板22の上に酸化シリコン膜23とシリコン膜24をこの順に形成してなるSOI基板が使用される。そして、梁24bの下の酸化シリコン膜23は除去されており、これにより梁24bが上方に弾性変形可能となる。図6は、この電子デバイス20のスイッチング動作について説明するための断面図であって、図4のIII-III線に沿う断面図に相当する。図6に示すように、電子デバイス20をオン状態にするには、上部駆動電極27と下部駆動電極28の各々に駆動電圧Vを印加する。これにより、上部駆動電極27と下部駆動電極28との間に静電引力が発生し、その静電引力によって梁24bが上方に撓む。そして、入力電極25の突起25aと出力電極26とが当接してこれらの電極25、26間にRF信号が流れ、スイッチがオン状態となる。なお、スイッチをオフ状態にするには、上部駆動電極27と下部駆動電極28への駆動電圧Vの印加を停止すればよい。上記の電子デバイス20では、スイッチがオン状態のときに出力電極26が一つの突起25aのみに当接する。よって、本例では、突起が二つの第1例と比較して、入力電極25と出力電極26との粘着力が弱くなり、スティッキングの発生を抑えることができる。但し、この電子デバイス20では、入力電極25と出力電極26とが当接を繰り返すうちにこれらの接触面が劣化し、これらの電極25、26間の接触抵抗が上昇するおそれがある。このように接触抵抗が上昇すると、スイッチがオン状態のときに入力電極25から出力電極26に流れるRF信号が減衰してしまい、電子デバイスの寿命が縮まってしまう。そのような接触抵抗の上昇に対する対策として駆動電圧Vを高くすることが考えられる。上部駆動電極27と下部駆動電極28との間で発生する静電引力は駆動電圧Vの2乗に略比例する。したがって、駆動電圧を高くすれば突起25aと出力電極26との間に強い荷重が加わり、これらの間の接触抵抗が増大するのを抑制できる。例えば、入力電極25に出力電極26を当接させるために上部駆動電極27と下部駆動電極28間に印加すべき最小電圧Vminが40Vの場合、駆動電圧Vを40Vとするよりも50Vとした方が接触抵抗を小さくすることができる。但し、このように駆動電圧Vを高くすると、接触抵抗の増大は抑制されるものの、以下のような問題が発生するおそれがある。図7は、駆動電圧Vを高くした場合の問題について説明するための断面図であり、図4のIII-III線に沿う断面図に相当する。図7に示すように、駆動電圧Vを例えば60V程度まで高めると、上部駆動電極27と下部駆動電極28との間の静電引力が必要以上に高められ、上部電極27と下部駆動電極28が接触してこれらが電気的にショートしてしまう。なお、このようなショートを防止するため、上部駆動電極27や下部駆動電極28の各々の表面に絶縁膜を形成することも考えられる。しかし、これではオンオフを繰り返すうちに絶縁膜が帯電し、その絶縁膜から生じる静電力によって上部駆動電極27と下部駆動電極28との間の静電引力がしだいに低下してしまう。本願発明者は、このような知見に鑑みて、以下に説明するような本実施形態に想到した。第1実施形態図8は、本実施形態に係る電子デバイス30の平面図である。電子デバイス30は、RFスイッチであって、基材31と梁34xとを有する。このうち、梁34xは、基板31に形成されたスリット34aによりその輪郭が画定される。また、梁34xの上面には、第1の駆動電極35と第1の接触電極36が間隔をおいて形成される。そして、基材31の上には、平面視で第1の駆動電極35と重なるように第2の駆動電極40aが設けられると共に、平面視で第1の接触電極36と重なるように第2の接触電極40bが設けられる。各電極の材料は特に限定されない。本実施形態では、第1の駆動電極35、第1の接触電極36、第2の駆動電極40a、及び第2の接触電極40bの材料として、他の金属材料よりも電気抵抗が低い金を使用する。なお、上記の第1の接触電極36の端部には、スイッチングの対象となるRF信号を供給するための電極パッド40cが形成される。また、第2の接触電極40bの下面には、スイッチの接点として供される単一の突起40dが設けられる。実使用下においては後述のように第1の接触電極36の上面が突起40dに当接することで電子デバイス30がオン状態となり、第1の接触電極36と第2の接触電極40bとの間にRF信号が流れることになる。図9は、図8のIV-IV線に沿う断面図である。図9に示すように、基材31は、シリコン基板32の上に酸化シリコン膜33とシリコン膜34とをこの順に積層してなるSOI基板である。そして、そのシリコン膜34の一部が上記の梁34xとして機能する。更に、本実施形態では梁34xの下の酸化シリコン膜33が除去されており、梁34xの下に隙間Sが形成される。これにより、梁34xは、酸化シリコン膜33の拘束力から開放され、上方に弾性変形可能となる。また、電極パッド40cは、電子デバイス30の製造時に形成されたモリブデン膜等のシード層37を介して第1の接触電極36の上に形成される。図10aは図8のV-V線に沿う断面図であり、図10bは図8のVI-VI線に沿う断面図である。図10a、bに示されるように、第2の駆動電極40aと第2の接触電極40bは、いずれもその断面形状がブリッジであって、端部がシード層37を介して基材31に接続される。図11は、梁34xとその周囲の拡大平面図である。図11に示すように、梁34xは、第1の端部34cと第2の端部34dにおいて基材31に固定されており、第1の端部34c寄りの第1の部分P1と、第2の端部34d寄りの第2の部分P2とを有する。このうち、第2の部分P2の幅W2は第1の部分P1の幅W1よりも狭い。このように幅が異なることで、第1の端部34cを支点にした場合の第1の部分P1の剛性は、第2の端部34dを支点にした場合の第2の部分P2の剛性よりも大きくなるため、第1の部分P1は第2の部分P2よりも弾性変形し難くなる。梁34xの平面形状は特に限定されない。本実施形態では、梁34xの平面形状を、第1の端部34cと第2の端部34dを結ぶ直線Lについて線対称にする。また、上記の第1の接触電極36は、線状の平面形状を有しており、第2の部分P2から第1の部分P1に向けて延在する。一方、第1の駆動電極35は、第1の部分P1に形成されており、線状の第1の接触電極36よりも幅が広い。次に、この電子デバイス30のスイッチング動作について説明する。図12は、電子デバイス30のスイッチング動作について説明するための断面図であって、図8のIV-IV線に沿う断面図に相当する。実使用下においては、第1の駆動電極35と第2の駆動電極40aとの間に駆動電圧Vを印加することにより、第1の駆動電極35と第2の駆動電極40aとの間に静電引力を発生させ、その静電引力によって梁34xを上方に撓ませる。これにより、第2の接触電極40bの突起40dに第1の接触電極36が当接して電子デバイス30がオン状態となり、各電極36、40b間にRF電流が流れるようになる。なお、オフ状態にするには駆動電圧Vの印加を停止すればよい。ここで、突起40dと第1の接触電極36との間の接触抵抗が原因で各電極36、40b間を流れるRF信号が減衰するのを防止するには、上記の駆動電圧Vをなるべく高めることにより突起40bに第1の接触電極36を強く押圧するのが好ましい。本実施形態では、上記のように第1の部分P1における梁34xの剛性を第2の部分P2における剛性よりも大きくしたため、このように駆動電圧Vを高めても第1の駆動電極35と第2の駆動電極40aが接触するのを抑制できる。よって、第1の駆動電極35と第2の駆動電極40aとが電気的にショートするのを懸念せずに駆動電圧Vを高め、第1の接触電極36と突起40dとの間の接触抵抗を低減することができ、ひいては電子デバイス30の長寿命化を実現できる。駆動電圧Vは特に限定されない。本実施形態では、第2の接触電極40bに第1の接触電極36を当接させるために第1の駆動電極35と第2の駆動電極40aとの間に印加すべき最小電圧Vminよりも駆動電圧Vを高めることにより、上記の電極36、40b間の接触抵抗の増大を抑制する。例えば、上記の最小電圧Vminが約40Vの場合、駆動電圧Vを約70Vとする。なお、最小電圧Vminはプルイン電圧と呼ばれることもある。しかも、本実施形態では第2の接触電極40bに単一の突起40dのみを設けるため、突起40dを複数設ける場合と比較して第1の接触電極36と第2の接触電極40bとの接触面積が減る。これにより、第1の接触電極36と第2の接触電極40bとの間の粘着力を低減でき、各電極36、40にスティッキングが生じるのを防止できる。更に、梁34xの第2の部分P2は、その剛性が第1の部分P1よりも小さいため容易に弾性変形するので、第2の接触電極40bに第1の接触電極36を当接させるのに要する最小電圧Vminを低減することもできる。次に、この電子デバイス30の製造方法について説明する。図13~図18は、本実施形態に係る電子デバイスの製造途中の断面図であり、図19~図20はその平面図である。なお、図13~図20において、上記で説明したのと同じ要素には上記と同じ符号を付し、以下ではその説明を省略する。なお、図13~図18において、第1断面は図8のIV-IV線に沿う断面に相当し、第2断面は図8のVII-VII線に沿う断面に相当する。この電子デバイス30は、MEMS技術を用いて以下のように製造される。まず、図13aに示すように、基材31としてSOI基板を用意する。その基材31におけるシリコン基板32の厚さは約525μmであり、酸化シリコン膜33の厚さは約4μmである。また、シリコン膜34の厚さは約15μmである。なお、シリコン膜34は上記した第1の駆動電極35と第1の接触電極36図9参照との下地となる。そのため、第1の駆動電極35と第1の接触電極36同士がシリコン膜34を介して電気的に接続されるのを防止するために、シリコン膜34中の不純物を制御することによりシリコン膜34の抵抗率をなるべく高く、例えば1000Ωcm以上とするのが好ましい。次に、図13bに示すように、スパッタ法によりクロム膜と金膜とをこの順に形成した後、これらの積層膜をイオンミリングによりパターニングして、第1の駆動電極35と第1の接触電極36とを互いに間隔をおいて形成する。第1の駆動電極35と第1の接触電極36の厚さは特に限定されない。本実施形態では、上記したクロム膜の厚さを約50nmとし、金膜の厚さを約500nmとする。図19は、本工程を終了後の平面図である。先の図13bにおいて、第1断面は図19のIV-IV線に沿う断面に相当し、第2断面は図19のVII-VII線に沿う断面に相当する。続いて、図14aに示すように、基材31の上にフォトレジストを塗布し、それを露光、現像して第1のレジストパターン39を形成する。そして、第2断面に示すように、第1のレジストパターン39をマスクにしてシリコン膜34をRIEによりドライエッチングし、シリコン膜34に幅が約2μmのスリット34aを形成する。そのドライエッチングとしては、エッチングの異方性が高いDeepRIEを採用するのが好ましい。DeepRIEでは、エッチング雰囲気中にSF6とC4F8とを交互に供給することで、堆積物による側壁保護とエッチングとが交互に進行し、スリット34aの側壁を基材31の上面に対して垂直にすることが可能となる。このようにスリット34aを形成することで、シリコン膜34の一部が梁34xとして画定される。この後に、第1のレジストパターン39は除去される。図20は、本工程を終了後の平面図である。先の図14aにおいて、第1断面は図20のIV-IV線に沿う断面に相当し、第2断面は図20のVII-VII線に沿う断面に相当する。スリット34aで画定される梁34xのサイズは特に限定されない。本実施形態では、第1の部分P1における梁34xの長さL1を約250μmとし、幅W1を約150μmとする。また、梁34xの第2の部分P2については、長さL2を約400μmとし、幅W2を上記の幅W1よりも狭い約30μmとする。次いで、図14bに示すように、シリコン膜34、第1の駆動電極35、及び第1の接触電極36の上に犠牲絶縁膜41として酸化シリコン膜をプラズマCVD法で約5μmの厚さに形成する。次に、図15aに示すように、フォトリソグラフィとエッチングにより犠牲絶縁膜41に第1及び第2の凹部41a、41bと開口41cを形成する。これらのうち、第1の凹部41aが最も浅い。そして、第2の凹部41b、開口41cの順に深くなる。このように深さの異なる凹部や開口を形成するには、フォトリソグラフィとエッチングとをそれぞれ複数回行えばよい。本実施形態では、第1の凹部41aの深さを約4μmとし、第2の凹部41bの深さを約4.5μmとする。続いて、図15bに示すように、犠牲絶縁膜41の上面と、第1及び第2の凹部41a、41bと開口41cの各々の内面に、シード層37として厚さが約50nmのモリブデン膜と厚さが約300nmの金膜をこの順にスパッタ法で形成する。次に、図16aに示す断面構造を得るまでの工程について説明する。まず、シード層37の上にフォトレジストを塗布し、それを露光、現像して第2のレジストパターン39を形成する。第2のレジストパターン39は、上記した第1及び第2の凹部41a、41bと開口41cの各々の上に窓39aを備える。そして、シード層37を給電層にしながら窓39a内に金膜を約20μmの厚さに電解めっきにより成長させ、その金膜を第2の駆動電極40a、第2の接触電極40b、及び電極パッド40cとする。これら第2の駆動電極40aと第2の接触電極40bは、犠牲絶縁膜41の上に互いに間隔をおいて形成される。そして、第2の接触電極40bには、第2の凹部41bの形状を反映した突起40dが形成される。その後に、図16bに示すように、第2のレジストパターン39を除去する。続いて、図17aに示すように、エッチング液としてヨウ素とヨウ化カリウムとの混合溶液をエッチング液として使用しながら、犠牲絶縁膜41上のシード層37をウエットエッチングにより除去する。なお、第1の駆動電極40a、第2の接触電極40b、及び電極パッド40cの各々の下のシード層37は、これらの電極やパッドがマスクとなるためエッチングされずに残存する。次に、図17bに示すように、犠牲絶縁膜41をウエットエッチングして除去する。このウエットエッチングで使用し得るエッチング液としては、例えばフッ酸溶液がある。第2断面に示すように、そのフッ酸溶液はシリコン膜34のスリット34aを通じてその下の酸化シリコン膜33にも侵入する。そのため、梁34xの下の酸化シリコン膜33もフッ酸溶液によりウエットエッチングされて隙間Sが形成される。そして、このように隙間Sが形成されることで、梁34xが酸化シリコン膜33の拘束力から開放され、梁34xが上方に弾性変形可能となる。続いて、図18に示すように、リン酸と酢酸と硝酸の混合溶液をエッチング液として使用しながら、第2の駆動電極40aと第2の接触電極40bの各々の下に残存するシード層37のうちモリブデン膜のみをウエットエッチングして除去する。これにより、第2の接触電極40bの下面に低抵抗の金膜が露出するため、梁34xが上方に弾性変形したときに第1の接触電極36と第2の接触電極40bとの接触抵抗を低減することができる。以上により、本実施形態に係る電子デバイス30の基本構造が完成する。第2実施形態図21は、本実施形態に係る電子デバイス40の平面図である。なお、図21において第1実施形態で説明したのと同じ要素には第1実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。図21に示すように、本実施形態では、梁34xの第1の部分P1の平面形状のみが第1実施形態と異なり、これ以外については第1実施形態と同じである。その第1の部分P1の第1の端部34c寄りの幅W3は、当該第1の部分P1の第2の部分P2寄りの幅W4よりも狭い。このように幅W3を狭くすると、第1の端部34cを支点にしたときの第1の部分P1の剛性が第1実施形態におけるよりも小さくなる。そのため、第1の駆動電極35と第2の駆動電極40aに印加する駆動電圧Vを第1実施形態よりも弱くしても梁34xを上方に容易に弾性変形させることができ、スイッチをオン状態にするための最小電圧Vminを第1実施形態よりも低減することができる。なお、上記の幅W3、W4は特に限定されないが、本実施形態では幅W4を約150μmとし、幅W3を約70μmとする。第3実施形態第1実施形態と第2実施形態では、梁34xの幅により第1の部分P1と第2の部分P2の剛性を変えた。これに対し、本実施形態では、以下のように梁34xの厚さにより第1の部分P1と第2の部分P2の剛性を変える。図22は、本実施形態に係る電子デバイス50の断面図である。なお、図22において、第1実施形態と同じ要素には第1実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。図22に示すように、本実施形態では、第2の部分P2における梁34xの一部の厚さT2を、第1の部分P1における梁34xの厚さT1よりも薄くする。厚さT1、T2は特に限定されないが、本実施形態では厚さT1を約15μmとし、厚さT2を約10μmとする。図23は、第1の駆動電極35と第2の駆動電極40aとの間に駆動電圧Vを印加し、スイッチをオン状態にしたときの電子デバイス50の断面図である。上記のように厚さT2が厚さT1よりも薄いため、第1の部分P1の剛性が第2の部分P2の剛性よりも大きくなり、第1の部分P1は上方に弾性変形し難くなる。よって、第1実施形態と同様に、第2の接触電極40bに第1の接触電極36を強く押圧すべく駆動電圧Vを高めても、第1の駆動電極35と第2の駆動電極40bが接触する危険性を低減できる。一方、第1の接触電極36が形成される第2の部分P2は第1の部分P1よりも剛性が小さい。そのため、上記の駆動電圧Vによって第2の部分P2における梁34xを上方に容易に撓ませて、第2の接触電極40bに第1の接触電極36を確実に当接させることができる。次に、この電子デバイス50の製造方法について、図24を参照して説明する。図24は、電子デバイス50の製造途中の断面図である。なお、図24において、第1実施形態で説明したのと同じ要素には第1実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。この電子デバイス50を製造するには、まず、シリコン基板32の上に酸化シリコン膜33とシリコン膜34とを順に形成してなるSOI基板を基材31として用意する。このうち、シリコン膜34の厚さT1は約15μmである。そして、その基材31の上にフォトレジストを塗布し、それを露光、現像して第3のレジストパターン51を形成する。そして、その第3のレジストパターン51をマスクにしながら、RIEによりシリコン膜34を途中の深さまでドライエッチングすることにより、第3のレジストパターン51で覆われていない部分のシリコン膜34の厚さT2を約10μm程度にまで薄くする。なお、そのRIEで使用するエッチングガスは特に限定されないが、本実施形態ではSF6ガスを使用する。この後は、第1実施形態で説明した図13b~図18と同じ工程を行うことで、図22に示した電子デバイス50の基本構造が得られる。なお、その電子デバイス50の梁34xの平面形状は特に限定されない。図25は、電子デバイス50の平面レイアウトの一例を示す平面図であって、先の図22~図24は図25のVIII-VIII線に沿う断面図に相当する。図25の例では、梁34xは幅W5が一定の帯状の平面形状を有する。なお、このように幅W5を一定にするのではなく、第1実施形態の図11のように幅W2を幅W1よりも狭めることにより、第2の部分P2における梁34xの剛性を更に小さくし、第2の部分P2を上方に弾性変形し易くしてもよい。第4実施形態第1~第3実施形態では、静電引力によって梁を撓ます電子デバイスについて説明した。これに対し、本実施形態では、圧電膜に生じる応力を利用して梁を撓ませる電子デバイスについて説明する。図26は、本実施形態に係る電子デバイス60の平面図である。なお、図26において、第1~第3実施形態で説明したのと同じ要素にはこれらの実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。この電子デバイス60は、RFスイッチであって、基材31と梁34xとを有する。このうち、梁34xは、基板31に形成されたスリット34aによりその輪郭が画定される。その梁34xの第1の部分P1の上には、下部電極61a、圧電膜62、及び上部電極63aをこの順に形成してなる圧電素子Qが形成される。このうち、下部電極61aと上部電極63aの材料としては白金を使用し、圧電膜62の材料としてはPZTを使用し得る。そして、梁34xの第2の部分P2の上には、第1実施形態と同様に、第1の接触電極36が形成される。梁34xの大きさは特に限定されない。本実施形態では、第1の部分P1の最小幅W1を約150μmとし、第2の部分P2の最小幅W2を約30μmとする。更に、第1の部分P1の長さは約300μmとし、第2の部分P2の長さは約400μmとする。このように幅W1を幅W2よりも広くすることで、第1実施形態と同様に、第1の端部34cを支点にした場合の第1の部分P1の剛性を、第2の端部34dを支点にした場合の第2の部分P2の剛性よりも大きくすることができる。なお、梁34xの平面形状は特に限定されない。第2実施形態の図21のように、第1の部分P1の第1の端部34c寄りの幅W3を、当該第1の部分P1の第2の部分P2寄りの幅W4よりも狭くしてもよい。更に、第3実施形態の図22のように、第2の部分P2における梁34xの一部の厚さT2を、第1の部分P1における梁34xの厚さT1よりも薄くしてもよい。図27は、図26のIX-IX線に沿う断面図である。図27に示すように、上記の圧電素子Qは、酸化シリコン膜等の下地絶縁膜65を介して、基材31の上に形成される。そして、梁34xの下の一部領域Rでは、シリコン基板32と酸化シリコン膜33が除去されており、梁34xが上方に弾性変形可能な状態となっている。次に、この電子デバイス60のスイッチング動作について説明する。図28は、電子デバイス60のスイッチング動作について説明するための断面図であって、図26のIX-IX線に沿った断面図に相当する。図28に示すように、実使用下においては、圧電素子Qの下部電極61aと上部電極63aとの間に約10V程度の駆動電圧Vを印加することにより、圧電効果で圧電膜62aを面内方向に収縮させる。これにより、梁34xが上方に撓み、第2の接触電極40bの突起40dに第1の接触電極36が当接して電子デバイス60がオン状態となる。なお、オフ状態にするには駆動電圧Vの印加を停止すればよい。本実施形態では、第1~第3実施形態とは異なり、梁34xを撓ませるのに静電力を利用しないので、静電力を発生させるための第1の駆動電極35図12参照と第2の駆動電極40aが不要となる。よって、第1の駆動電極35と第2の駆動電極40aとが接触してこれらが電気的にショートするという問題が本実施形態では生じ得ない。更に、圧電膜62aの圧電効果を利用することで梁34xを簡単に撓ますことができるため、静電力を利用する第1~第3実施形態と比較して弱い駆動電圧Vでスイッチをオン状態にすることができる。しかも、梁34xのうち、圧電素子Qが形成される第1の部分P1の剛性は第2の部分P2のそれよりも高い。そのため、駆動電圧Vの印加を停止することで第1の部分P1がその剛性で元の平坦な状態にすぐさま戻り、第1の接触電極36が第2の接触電極40bに張り付いたままになる危険性を低減できる。その結果、第1の接触電極36と第2の接触電極40bとの張り付くのを懸念せずに駆動電圧Vを高めることで、第1の接触電極36と突起40dとの間意の接触抵抗を低減し、ひいては電子デバイス60の長寿命化を実現できる。更に、梁34xの第2の部分P2の剛性を第1の部分P1よりも低くしたため、梁34xが上方に弾性変形し易くなり、スイッチをオン状態にするのに駆動電圧Vを必要以上に高める必要がない。次に、この電子デバイス60の製造方法について説明する。図29~図41は、本実施形態に係る電子デバイスの製造途中の断面図であり、図42~図44はその平面図である。なお、図29~図43において、第1~第3実施形態で説明したのと同じ要素にはこれらの実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。また、図29~図40において、第1断面は図26のIX-IX線に沿う断面に相当し、第2断面は図26のX-X線に沿う断面に相当する。この電子デバイス60は、MEMS技術を用いて以下のように製造される。まず、図29aに示すように、基材31としてSOI基板を用意する。その基材31におけるシリコン基板32の厚さは約525μmであり、酸化シリコン膜33の厚さは約4μmである。また、シリコン膜34の厚さは約15μmである。なお、シリコン膜34は上記した第1の接触電極36図26参照と第2の接触電極40bの各々との下地となる。そのため、第1の接触電極36と第2の接触電極40bがシリコン膜34を介して電気的に接続されるのを防止するために、シリコン膜34中の不純物を制御することによりシリコン膜34の抵抗率をなるべく高く、例えば1000Ωcm以上とするのが好ましい。そして、そのようなSOI基板のシリコン膜34の表面を熱酸化することにより、下地絶縁膜65として熱酸化膜を約500nm程度の厚さに形成する。なお、熱酸化はシリコン基板32の裏面においても進行するので、当該裏面にも下地絶縁膜65が形成される。次に、図29bに示す断面構造を得るまでの工程について説明する。まず、下地絶縁膜65の上に、厚さが約50nmのチタン膜と厚さが約200nmのプラチナ膜をこの順にスパッタ法で形成し、これらの積層膜を第1の導電膜61とする。そして、第1の導電膜61の上に、圧電膜62としてゾルゲル法でPZT膜を形成する。そのゾルゲル法では、圧電膜62の厚さが約1μmになるまで、PZT塗膜の形成とその焼成とを複数回繰り返す。なお、焼成時の基板温度は約450°Cである。その後に、圧電膜62の上に第2の導電膜63としてスパッタ法でプラチナ膜を約200nmの厚さに形成する。続いて、図30aに示すように、第2の導電膜63をイオンミリングによりパターニングして上部電極63aを形成する。更に、不図示のレジストパターンをマスクにしながら、エッチング液として緩衝フッ酸溶液を用いて圧電膜62をウエットエッチングすることにより、圧電膜62をパターニングする。その後、第1の導電膜61をイオンミリングによりパターニングして下部電極61aを形成する。ここまでの工程により、下部電極61a、圧電膜62、及び上部電極63aをこの順に形成してなる圧電素子Qが形成されたことになる。図42は、本工程を終了した後の平面図である。上記の図30aにおいて、第1断面は図42のIX-IX線に沿う断面に相当し、第2断面は図42のX-X線に沿う断面に相当する。なお、図42では下地絶縁膜65を省略してある。図42に示すように、平面視したときに、圧電膜62と上部電極63aは矩形状であり、下部電極61aは概略T字型である。次いで、図30bに示すように、不図示のレジストパターンをマスクにしながら、エッチング液として緩衝フッ酸溶液を用いて、下地絶縁膜65として形成した熱酸化膜をウエットエッチングにより除去する。これにより、下地絶縁膜65は、圧電素子Qの下とその周囲にのみ残されることになる。次に、図31aに示す断面構造を得るまでの工程について説明する。まず、基板温度を750°Cとする条件で圧電膜62に対してRTAを行い、圧電膜62中のPZTを結晶化させてその圧電特性を向上させる。そして、圧電素子Qから間隔をおいた部分のシリコン膜34の上に、第1の接触電極36として厚さが約50nmのチタン膜と厚さが約500nmの金膜をこの順に形成する。なお、これらチタン膜と金膜は、不図示のレジストパターンを用いたリフトオフ法により第1の接触電極36の形状にパターニングされる。図43は、本工程を終了した後の平面図である。上記の図31aにおいて、第1断面は図43のIX-IX線に沿う断面に相当し、第2断面は図43のX-X線に沿う断面に相当する。なお、図43では下地絶縁膜65を省略してある。図43に示すように、第1の接触電極36は平面視で概略T字型の形状を有する。次いで、図31bに示すように、基材31の上側全面にフォトレジストを塗布し、それを露光、現像して第1のレジストパターン64を形成する。そして、この第2のレジストパターン64をマスクにしてシリコン膜34をRIEによりドライエッチングし、シリコン膜34に幅が約2μmのスリット34aを形成する。第1実施形態と同様に、そのドライエッチングとしては、エッチング雰囲気中にSF6とC4F8とを交互に供給するDeepRIEを採用するのが好ましい。そして、そのスリット34aによって梁34xの輪郭が画定される。この後に、第1のレジストパターン64は除去される。図44は、本工程を終了した後の平面図である。上記の図31bにおいて、第1断面は図44のIX-IX線に沿う断面に相当し、第2断面は図44のX-X線に沿う断面に相当する。なお、図44では下地絶縁膜65を省略してある。図44に示すように、スリット34aは、平面視で圧電素子Qと第1の接触電極36の各々を囲うように形成される。続いて、図32に示すように、圧電素子Qと第1の接触電極36の各々の上に、犠牲絶縁膜67として酸化シリコン膜をプラズマCVD法で約5μmの厚さに形成する。次に、図33に示すように、フォトリソグラフィとエッチングにより犠牲絶縁膜67に深さが異なる凹部67aと開口67bを形成する。このように深さの異なる凹部や開口を形成するには、フォトリソグラフィとエッチングとをそれぞれ複数回行えばよい。凹部67aの深さは特に限定されないが、本実施形態では凹部67aの深さを約3.7μmとし、開口67bの深さを犠牲絶縁膜67の厚さと同じ約5μmとする。次いで、図34に示すように、犠牲絶縁膜67の上面と、凹部67a及び開口67bの各々の内面に、シード層37として厚さが約50nmのモリブデン膜と厚さが約500nmの金膜をこの順にスパッタ法で形成する。次に、図35に示す断面構造を得るまでの工程について説明する。まず、シード層37の上にフォトレジストを塗布し、それを露光、現像して第2のレジストパターン68を形成する。第2のレジストパターン68は、上記した凹部67aと開口67bの各々の上に窓68aを備える。そして、シード層37を給電層にしながら窓68a内に金膜を約20μmの厚さに電解めっきにより成長させ、その金膜を第2の接触電極40bとする。そのようにして形成された第2の接触電極40bには、凹部67aの形状を反映した突起40dが形成される。続いて、図36に示すように、第2のレジストパターン68を除去する。次いで、図37に示すように、エッチング液としてヨウ素とヨウ化カリウムとの混合溶液をエッチング液として使用しながら、犠牲絶縁膜67上のシード層37をウエットエッチングにより除去する。なお、第2の接触電極40bの下のシード層37は、第2の接触電極40bがマスクとなるため、エッチングされずに残存する。次に、図38に示すように、シリコン基板32の裏面にフォトレジストを塗布し、それを露光、現像することにより、窓69aを備えた第3のレジストパターン69を形成する。そして、その窓69aを通じてDeepRIEによりシリコン基板32をドライエッチングし、シリコン基板32の一部領域Rを除去する。そのドライエッチングで使用するエッチングガスは特に限定されない。本実施形態では、エッチング雰囲気中にエッチングガスとしてSF6とC4F8とを交互に供給する。なお、第2のレジストパターン69を形成する前に、シリコン基板32の裏面に残存する熱酸化膜をフッ酸溶液で予め除去することにより、その熱酸化膜が本工程のドライエッチングのマスクになるのを防止してもよい。続いて、図39に示すように、第3のレジストパターン69を引き続きマスクに使用しながら、エッチングガスとしてCF4ガスを使用するドライエッチングにより一部領域Rにおける酸化シリコン膜33を除去し、窓69a内にシリコン膜34の裏面を露出させる。この後に、第3のレジストパターン69は除去される。このように一部領域Rにおけるシリコン基板32と酸化シリコン膜33を除去することで、梁34xがシリコン基板32の拘束力から開放されて弾性変形可能となる。次に、図40に示すように、フッ酸蒸気を用いるエッチングにより犠牲絶縁膜67を除去する。なお、そのエッチングでは、下部電極61aで覆われていない部分の下地絶縁膜65も除去される。その後に、図41に示すように、リン酸と酢酸と硝酸の混合溶液をエッチング液として使用しながら、第2の接触電極40bの下に残存するシード層37のうちモリブデン膜のみをウエットエッチングして除去する。これにより、第2の接触電極40bの下面に低抵抗の金膜が露出するため、梁34xが上方に弾性変形したときに第1の接触電極36と第2の接触電極40bとの接触抵抗を低減することができる。以上により、本実施形態に係る電子デバイス60の基本構造が完成する。なお、その電子デバイス60では、下部電極61a、圧電膜62、及び上部電極63aの各々の引張応力によって梁34xは約1μm程度上方に反るが、それでも第1の接触電極36と第2の接触電極40bとの間隔は約0.3μm程度確保でき、実用上は問題ない。これについては後述の第5実施形態でも同様である。第5実施形態上記した第4実施形態では、図27に示したように、シリコン基板32の一部領域Rを除去することにより梁34xを弾性変形可能にした。これに対し、本実施形態では、以下のようにシリコン基板32を残しつつ、梁34xを弾性変形可能にする。図45は、本実施形態に係る電子デバイス70の断面図である。なお、図45において、第1~第4実施形態で説明したのと同じ要素にはこれらの実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。この電子デバイス70はRFスイッチであって、基材31として用意されたSOI基板を利用して作製される。その基材31のシリコン膜34には複数の孔34bが形成されると共に、その孔34bの周囲の酸化シリコン膜33が除去される。これにより、一部領域Rにおけるシリコン基板32とシリコン膜34の間に隙間Sが形成され、梁34xが酸化シリコン膜33に拘束されることなく弾性変形可能となる。図46は、この電子デバイス70の平面図である。なお、先の図45は、図46のXI-XIに沿う断面図に相当する図46に示すように、上記の梁34xの輪郭は、基材31に形成されたスリット34aによって画定される。そして、第4実施形態と同様に、梁34xの第1の部分P1の上には圧電素子Qが形成され、第2の部分P2の上には第1の接触電極36が形成される。梁34xの大きさは特に限定されない。本実施形態では、第1の部分P1の最小幅W1を約150μmとし、第2の部分P2の最小幅W2を約30μmとする。更に、第1の部分P1の長さは約300μmとし、第2の部分P2の長さは約400μmとする。このように幅W1を幅W2よりも広くすることで、第1実施形態と同様に、第1の端部34cを支点にした場合の第1の部分P1の剛性を、第2の端部34dを支点にした場合の第2の部分P2の剛性よりも大きくすることができる。なお、梁34xの平面形状は特に限定されない。第2実施形態の図21のように、第1の部分P1の第1の端部34c寄りの幅W3を、当該第1の部分P1の第2の部分P2寄りの幅W4よりも狭くしてもよい。更に、第3実施形態の図22のように、第2の部分P2における梁34xの一部の厚さT2を、第1の部分P1における梁34xの厚さT1よりも薄くしてもよい。次に、この電子デバイス70のスイッチング動作について説明する。図47は、電子デバイス70のスイッチング動作について説明するための断面図であって、図46のXI-XI線に沿った断面図に相当する。第4実施形態と同様に、本実施形態でも圧電素子Qに約10V程度の駆動電圧Vを印加することで梁34xを撓ませて電子デバイス70をオン状態にし、駆動電圧Vの印加を停止して電子デバイス70をオフ状態にする。このように圧電素子Qを利用することで、第1~第3実施形態とは異なり、梁34xを撓ませるための静電力を発生させる必要がない。そのため、静電力を発生させるための第1の駆動電極35図12参照と第2の駆動電極40aが不要となり、第1の駆動電極35と第2の駆動電極40aとが接触してこれらが電気的にショートするという問題を回避できる。更に、圧電膜62aの圧電効果を利用することで梁34xを簡単に撓ますことができるため、静電力を利用する第1~第3実施形態と比較して弱い駆動電圧Vでスイッチをオン状態にすることができる。しかも、梁34xの第1の部分P1の剛性が第2の部分P2のそれよりも高いため、駆動電圧Vの印加を停止することで第1の部分P1がその剛性で元の平坦な状態にすぐさま戻る。そのため、駆動電圧Vの印加を停止したにも関わらず第1の接触電極36と第2の接触電極40bが張り付いたままになる危険性を低減することが可能となる。その結果、第1の接触電極36と第2の接触電極40bとの張り付くのを懸念せずに駆動電圧Vを高めることで、第1の接触電極36と突起40dとの間意の接触抵抗を低減し、ひいては電子デバイス60の長寿命化を実現できる。更に、梁34xの第2の部分P2の剛性を第1の部分P1よりも低くしたため、梁34xが上方に弾性変形し易くなり、スイッチをオン状態にするのに駆動電圧Vを必要以上に高める必要がない。次に、この電子デバイス70の製造方法について説明する。図48~図54は、本実施形態に係る電子デバイスの製造途中の断面図であり、図55~図59はその平面図である。なお、図48~図59において第1~第4実施形態で説明したのと同じ要素にはこれらの実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。また、図48~図54において、第1断面は図46のXI-XI線に沿う断面に相当し、第2断面は図46のXII-XII線に沿う断面に相当する。この電子デバイス70は、MEMS技術を用いて以下のように製造される。まず、図48aに示すように、基材31としてSOI基板を用意する。そのSOI基板の厚さや、シリコン膜34の抵抗率等は第4実施形態におけるのと同じなので、ここでは省略する。次いで、その基材31の上側全面にフォトレジストを塗布し、それを露光、現像して第1のレジストパターン66を形成する。そして、第1のレジストパターン66をマスクにしながら、エッチング雰囲気中にSF6とC4F8とを交互に供給するDeepRIEによりシリコン膜34をドライエッチングすることにより、シリコン膜34に複数の孔34bを形成する。なお、図48aでは、図が煩雑になるのを防ぐため、一部の孔34bを省略してある。その後に、第1のレジストパターン66は除去される。図55は、本工程を終了した後の平面図である。上記の図48aにおいて、第1断面は図55のXI-XI線に沿う断面に相当し、第2断面は図55のXII-XII線に沿う断面に相当する。次に、図48bに示すように、エッチング液として緩衝フッ酸溶液を使用しながら、複数の孔34bを通じて酸化シリコン膜33をウエットエッチングし、各孔34bの下とその周囲の酸化シリコン膜33を除去する。これにより、基材31の一部領域Rに隙間Sが形成され、当該一部領域Rにおけるシリコン膜34が弾性変形可能になる。図56は、本工程を終了した後の平面図である。上記の図48bにおいて、第1断面は図56のXI-XI線に沿う断面に相当し、第2断面は図56のXII-XII線に沿う断面に相当する。次いで、図49aに示すように、シリコン膜34の上に下地絶縁膜65としてプラズマCVD法により酸化シリコン膜を約1μmの厚さに形成し、その下地絶縁膜65で各孔34bを塞ぐ。そのCVD法では、基板温度を約300°Cとすることにより、緻密な下地絶縁膜65を形成するのが好ましい。その後に、図49bに示すように、第4実施形態の図29bと同じ工程を行い、第1の導電膜61、圧電膜62、及び第2の導電膜63をこの順に形成する。ここで、本実施形態では、下地絶縁膜65によって各孔34bを予め塞いでおいたので、下地絶縁膜65の上方に平坦性が良好な圧電膜62を形成することができ、下地の凹凸によって圧電膜65中のPZTの圧電特性が劣化するのを防止できる。次に、図50aに示すように、第1の導電膜61、圧電膜62、及び第2の導電膜63の各々をパターニングすることにより、下部電極61a、圧電膜62、及び上部電極63aをこの順に形成してなる圧電素子Qを形成する。なお、第1の導電膜61、圧電膜62、及び第2の導電膜63のパターニング方法は第4実施形態と同じなので、ここではその詳細については省略する。図57は、本工程を終了した後の平面図である。上記の図50aにおいて、第1断面は図57のXI-XI線に沿う断面に相当し、第2断面は図57のXII-XII線に沿う断面に相当する。なお、図57では、下地絶縁膜65と隙間Sを省略してある。これについては後述の図58と図59でも同様である。続いて、図50bに示すように、不図示のレジストパターンをマスクにしながら、エッチング液として緩衝フッ酸溶液を用いて、下地絶縁膜65として形成した酸化シリコン膜のうち不要な部分をウエットエッチングにより除去する。次に、図51aに示す断面構造を得るまでの工程について説明する。まず、基板温度を750°Cとする条件で圧電膜62に対してRTAを行い、圧電膜62中のPZTを結晶化させてその圧電特性を向上させる。そして、圧電素子Qから間隔をおいた部分の下地絶縁膜65の上に、第1の接触電極36として厚さが約50nmのチタン膜と厚さが約500nmの金膜をこの順に形成する。なお、これらチタン膜と金膜は、不図示のレジストパターンを用いたリフトオフ法により第1の接触電極36の形状にパターニングされる。図58は、本工程を終了した後の平面図である。上記の図51aにおいて、第1断面は図58のXI-XI線に沿う断面に相当し、第2断面は図58のXII-XII線に沿う断面に相当する。次いで、図51bに示すように、基材31の上側全面にフォトレジストを塗布し、それを露光、現像して第2のレジストパターン72を形成する。そして、この第2のレジストパターン72をマスクにしてシリコン膜34をドライエッチングし、シリコン膜34にスリット34aを形成する。そのスリット34aの幅は特に限定されないが、本実施形態では約2μm程度の幅にスリット34aを形成する。また、本工程のドライエッチングとしては、エッチング雰囲気中にSF6とC4F8とを交互に供給するDeepRIEを採用するのが好ましい。そして、そのスリット34aにより輪郭が画定された部分のシリコン膜34が梁34xとなる。この後に、第2のレジストパターン72は除去される。図59は、本工程を終了した後の平面図である。上記の図51bにおいて、第1断面は図59のXI-XI線に沿う断面に相当し、第2断面は図59のXII-XII線に沿う断面に相当する。次に、図52に示すように、第4実施形態で説明した図32~37の工程を行うことにより、基材31の上に犠牲絶縁膜67と第2の接触電極40bを形成する。なお、犠牲絶縁膜67としては、基板温度を約200°CとするプラズマCVD法により、下地絶縁膜65よりも緻密性の劣る酸化シリコン膜を形成するのが好ましい。次いで、図53に示すように、フッ酸蒸気を用いるエッチングにより犠牲絶縁膜67を除去する。そのエッチングでは、下部電極61aと第1の接触電極36で覆われていない部分の下地絶縁膜65も除去される。ここで、下地絶縁膜65を犠牲絶縁膜67よりも緻密に形成したため、フッ酸蒸気に対する下地絶縁膜65のエッチングレートは犠牲絶縁膜67のそれよりも小さい。よって、このエッチングにより下地絶縁膜65に形成されるアンダーカットは十分に小さく、アンダーカットが原因で第1の接触電極36や下部電極61aが剥離するおそれはない。その後に、図54に示すように、第2の接触電極40bの下に残存するシード層37のうちモリブデン膜のみをウエットエッチングして除去することにより、シード層37の金膜を露出させ、第1の接触電極36と第2の接触電極40bとの接触抵抗を低減する。なお、本工程で使用し得るエッチング液としては、例えば、リン酸と酢酸と硝酸の混合溶液がある。以上により、本実施形態に係る電子デバイス70の基本構造が完成する。第4実施形態では、図27に示したように、一部領域Rにおけるシリコン基板32と酸化シリコン膜33を除去したので、図27とは別の断面において一部領域Rにスリット34aが表出し、スリット34aを介して基材31の表面側と裏面側とが連通する。これに対し、本実施形態ではシリコン基板32を除去しないので、基材31の表面側と裏面側とをシリコン基板32で隔離することができる。よって、図60に示すように、基材31の表面側に金属性のキャップ80を接合することでキャップ80の内側の空間の気密性を確保でき、気密性を維持するのに基材31の裏面側にもキャップを設ける必要がなく、電子デバイスの低背化と低コスト化を実現できる。更に、基材31をダイシングする前に基材31にそのキャップ80を接合することによりWLPも可能になる。