"第一光源及び第二光源を含む複数の光源をパルス状電圧に基づいて点灯制御する点灯制御回路において、前記パルス状電圧を入力して前記第一光源を点灯制御するパルス状の第一制御電圧を生成するための第一トランジスタと、該第一トランジスタの入力部に一端を接続した抵抗回路と、該抵抗回路の他端に一端を接続し他端を接地したコンデンサと、前記抵抗回路の他端からの第二パルス状電圧を入力して前記第二光源を点灯制御するパルス状の第二制御電圧を生成するための第二トランジスタとを備えることを特徴とする点灯制御回路。前記複数の光源に第三光源が含まれ、前記第二トランジスタの入力部に一端を接続した第二抵抗回路と、該第二抵抗回路の他端に一端を接続し他端を接地した第二コンデンサと、前記第二抵抗回路の他端からの第三パルス状電圧を入力して前記第三光源を点灯制御するパルス状の第三制御電圧を生成するための第三トランジスタとをさらに備えることを特徴とする請求項1に記載の点灯制御回路。前記第一光源がアノードに前記第一制御電圧に従った駆動電圧を入力する発光ダイオードの直列回路に含まれており、前記第一トランジスタは、前記パルス状電圧のラインにベースを接続し、電源ラインにコレクタを接続し、エミッタを前記第一制御電圧の生成部としたnpn形トランジスタとされ、前記第一制御電圧の生成部に一端を接続し他端を接地した出力側抵抗回路が設けられていることを特徴とする請求項1又は請求項2に記載の点灯制御回路。前記第二光源がアノードに前記第二制御電圧に従った駆動電圧を入力する第二発光ダイオードの直列回路に含まれており、前記第二トランジスタは、前記第二パルス状電圧のラインにベースを接続し、電源ラインにコレクタを接続し、エミッタを前記第二制御電圧の生成部としたnpn形トランジスタとされ、前記第二制御電圧の生成部に一端を接続し他端を接地した第二出力側抵抗回路が設けられていることを特徴とする請求項1~請求項3のいずれか一項に記載の点灯制御回路。前記第三光源がアノードに前記第三制御電圧に従った駆動電圧を入力する第三発光ダイオードの直列回路に含まれており、前記第三トランジスタは、前記第三パルス状電圧のラインにベースを接続し、電源ラインにコレクタを接続し、エミッタを前記第三制御電圧の生成部としたnpn形トランジスタとされ、前記第三制御電圧の生成部に一端を接続し他端を接地した第三出力側抵抗回路が設けられていることを特徴とする請求項2に記載の点灯制御回路。アノードにパルス状の制御電圧に従った駆動電圧を入力する複数の発光ダイオード直列回路を構成する発光ダイオードをパルス状電圧に基づいて点灯制御する表示装置において、前記複数の発光ダイオード直列回路に第一発光ダイオードの直列回路及び第二発光ダイオードの直列回路が含まれており、前記パルス状電圧のラインにベースを接続し、電源ラインにコレクタを接続し、エミッタを、前記第一発光ダイオードを点灯制御するパルス状の第一制御電圧の生成部とした第一npn形トランジスタと、該第一npn形トランジスタのベースに一端を接続した抵抗回路と、該抵抗回路の他端に一端を接続し他端を接地したコンデンサと、前記抵抗回路の他端にベースを接続し、電源ラインにコレクタを接続し、エミッタを、前記第二発光ダイオードを点灯制御するパルス状の第二制御電圧の生成部とした第二npn形トランジスタと、前記第一npn形トランジスタのエミッタに一端を接続し他端を接地した第一出力側抵抗回路と、前記第二npn形トランジスタのエミッタに一端を接続し他端を接地した第二出力側抵抗回路とを備え、前記パルス状の第一制御電圧に従った駆動電圧を前記第一発光ダイオードの直列回路のアノードに入力することにより該第一発光ダイオードを点灯制御し、遅延した前記パルス状の第二制御電圧に従った駆動電圧を前記第二発光ダイオードの直列回路のアノードに入力することにより該第二発光ダイオードを点灯制御することを特徴とする表示装置。液晶テレビジョン等の表示装置は、コストダウンが求められている。上述した技術は、電源回路の負荷を軽くする構成が複雑であるため、十分なコストダウンに繋がらない。なお、特許文献4に記載の液晶表示装置は、LED光源に加える電圧をなまらせるのではなく、LED光源に流れる電流をなまらせるものである。むろん、発光ブロック毎に加えるパルス状電圧をずらす示唆や、発光ブロック毎に流れるLED電流の波形をずらす示唆は、特許文献4に無い。以上を鑑み、本発明は、簡易な構成で電源回路の負荷を軽くする目的を有している。上記目的を達成するため、本発明は、第一光源及び第二光源を含む複数の光源をパルス状電圧に基づいて点灯制御する点灯制御回路において、前記パルス状電圧を入力して前記第一光源を点灯制御するパルス状の第一制御電圧を生成するための第一トランジスタと、該第一トランジスタの入力部に一端を接続した抵抗回路と、該抵抗回路の他端に一端を接続し他端を接地したコンデンサと、前記抵抗回路の他端からの第二パルス状電圧を入力して前記第二光源を点灯制御するパルス状の第二制御電圧を生成するための第二トランジスタとを備える態様を有している。請求項1、請求項6に係る発明によれば、簡易な構成で電源回路の負荷を軽くすることができる。請求項2に係る発明では、電源回路の負荷をさらに軽くすることができる。請求項3~請求項5に係る発明では、簡易な回路で電源回路の負荷を軽くすることができる。1点灯制御回路を含む表示装置の概略:図1,3,4に例示する表示装置1は、電源回路2、基準パルス生成回路PG1、点灯制御回路10を含むバックライト駆動回路3、発光ダイオード直列回路BLi、を備える。点灯制御回路10は、複数の光源80をパルス状電圧Vinに基づいて点灯制御する。本発明を適用可能な表示装置には、液晶テレビジョンやプラズマテレビジョンといった薄型表示装置、受像管表示装置、記録再生装置が一体化されたテレビジョン、テレビジョン放送を受信しないディスプレイ、等が含まれる。前記記録再生装置には、ハードディスク記録再生装置、BDBluerayDisc記録再生装置、DVDDigitalVersatileDisk記録再生装置、ビデオデッキ、等が含まれる。図4等に例示される点灯制御回路は、トランジスタTR1,TR2、抵抗回路R1、コンデンサC1、を備える。第一トランジスタTR1は、パルス状電圧Vinを入力して第一光源81を点灯制御するパルス状の第一制御電圧DUTY1を生成するためのトランジスタである。抵抗回路R1の一端は、第一トランジスタTR1の入力部ベースに接続されている。コンデンサC1は、一端が抵抗回路R1の他端に接続され、他端が接地されている。第二トランジスタTR2は、抵抗回路R1の他端からの第二パルス状電圧V2を入力して第二光源82を点灯制御するパルス状の第二制御電圧DUTY2を生成するためのトランジスタである。本態様は、抵抗回路R1及びコンデンサC1がパルス状電圧Vinをなまらせる。第二トランジスタTR2は、なまった第二パルス状電圧V2を入力し、図5,6に例示されるように、パルス状の第一制御電圧DUTY1よりも遅延したパルス状の第二制御電圧DUTY2を生成する。これにより、第一光源81の点灯期間と第二光源82の点灯期間がずれるので、簡易な構成で電源回路の負荷が軽くなる。前記複数の光源80に第三光源83が含まれる場合、第二抵抗回路R2と第二コンデンサC2と第三トランジスタTR3が点灯制御回路に設けられてもよい。第二抵抗回路R2の一端は、第二トランジスタTR2の入力部ベースに接続されてもよい。第二コンデンサC2は、一端が第二抵抗回路R2の他端に接続され、他端が接地されてもよい。第三トランジスタTR3は、第二抵抗回路R2の他端からの第三パルス状電圧V3を入力して第三光源83を点灯制御するパルス状の第三制御電圧DUTY3を生成するためのトランジスタとされてもよい。本態様は、第二抵抗回路R2及び第二コンデンサC2が第二パルス状電圧V2をなまらせる。第三トランジスタTR3は、なまった第三パルス状電圧V3を入力し、パルス状の第二制御電圧DUTY2よりも遅延したパルス状の第三制御電圧DUTY3を生成する。これにより、第二光源82の点灯期間と第三光源83の点灯期間がずれるので、簡易な構成で電源回路の負荷がさらに軽くなる。前記第一光源81がアノードに前記第一制御電圧DUTY1に従った駆動電圧を入力する発光ダイオード80の直列回路に含まれる場合、前記第一トランジスタTR1は、前記パルス状電圧Vinのラインにベースを接続し、電源ラインVccにコレクタを接続し、エミッタを前記第一制御電圧DUTY1の生成部としたnpn形トランジスタとされてもよい。前記第一制御電圧DUTY1の生成部エミッタに一端を接続し他端を接地した出力側抵抗回路R11が点灯制御回路に設けられてもよい。本態様は、簡易な回路で電源回路の負荷を軽くすることができる。前記第二光源82がアノードに前記第二制御電圧DUTY2に従った駆動電圧を入力する第二発光ダイオード82の直列回路BL2に含まれる場合、前記第二トランジスタTR2は、前記第二パルス状電圧V2のラインにベースを接続し、電源ラインVccにコレクタを接続し、エミッタを前記第二制御電圧DUTY2の生成部としたnpn形トランジスタとされてもよい。前記第二制御電圧DUTY2の生成部に一端を接続し他端を接地した第二出力側抵抗回路R12が点灯制御回路に設けられてもよい。本態様も、簡易な回路で電源回路の負荷を軽くすることができる。前記第三光源83がアノードに前記第三制御電圧DUTY3に従った駆動電圧を入力する第三発光ダイオード83の直列回路BL3に含まれる場合、前記第三トランジスタTR3は、前記第三パルス状電圧V3のラインにベースを接続し、電源ラインVccにコレクタを接続し、エミッタを前記第三制御電圧DUTY3の生成部としたnpn形トランジスタとされてもよい。前記第三制御電圧DUTY3の生成部に一端を接続し他端を接地した第三出力側抵抗回路R13が点灯制御回路に設けられてもよい。本態様も、簡易な回路で電源回路の負荷を軽くすることができる。本発明は、アノードにパルス状の制御電圧DUTYiに従った駆動電圧を入力する複数の発光ダイオード直列回路BLiを構成する発光ダイオード80をパルス状電圧Vinに基づいて点灯制御するバックライト駆動回路3において、前記複数の発光ダイオード直列回路BLiに第一LED第一発光ダイオード81の直列回路BL1及び第二LED第二発光ダイオード82の直列回路BL2が含まれており、前記パルス状電圧Vinのラインにベースを接続し、電源ラインVccにコレクタを接続し、エミッタを、前記第一LED81を点灯制御するパルス状の第一制御電圧DUTY1の生成部とした第一npn形トランジスタTR1と、該第一npn形トランジスタTR1のベースに一端を接続した抵抗回路R1と、該抵抗回路R1の他端に一端を接続し他端を接地したコンデンサC1と、前記抵抗回路R1の他端にベースを接続し、電源ラインVccにコレクタを接続し、エミッタを、前記第二LED82を点灯制御するパルス状の第二制御電圧DUTY2の生成部とした第二npn形トランジスタTR2と、前記第一npn形トランジスタTR1のエミッタに一端を接続し他端を接地した第一出力側抵抗回路R11と、前記第二npn形トランジスタTR2のエミッタに一端を接続し他端を接地した第二出力側抵抗回路R12とを備え、前記パルス状の第一制御電圧DUTY1に従った駆動電圧を前記第一LED81の直列回路BL1のアノードに入力することにより該第一LED81を点灯制御し、遅延した前記パルス状の第二制御電圧DUTY2に従った駆動電圧を前記第二LED82の直列回路BL2のアノードに入力することにより該第二LED82を点灯制御する態様を有している。なお、上述したトランジスタTR1~TR3は、単一のトランジスタ素子のみならず、複数のトランジスタ素子の組合せにより構成されてもよい。上述した抵抗回路R1,R2,R11~R13は、単一の抵抗素子のみならず、複数の抵抗素子の組合せにより構成されてもよい。上述したコンデンサC1,C2は、単一のコンデンサのみならず、複数のコンデンサの組合せにより構成されてもよい。第一の素子が他の第二の素子と接続されることには、第一の素子が第二の素子と直接接続されること、中間に他の第三の素子を介在させて第一の素子が第二の素子とが間接的に接続されること、のいずれも含まれる。本技術の目的の一つは、LED発光ダイオードバックライトの制御電圧DUTYiの位相を系統毎にずらすことにある。DUTYiの位相をずらすことで、電源トランスやスイッチングIC集積回路の負荷が軽くなり、電源トランスのコストダウンとなる。また、ドライバーICの制御電圧DUTYの出力チャンネルが限られていても、点灯制御回路が外付けの回路であるため、DUTYの位相をずらすことができる。具体例として、LEDのON,OFFを行っているDUTY比のパルス波をRC回路でなまらせ、制御電圧DUTYiを遅延させることによって、系統毎にDUTYの位相をずらすことができる。これにより、カソード側の電源トランスにかかる負荷を軽減することができ、多系統にわたるバックライトでも最大負荷の低いトランスを使用することができ、コストダウンが可能となる。また、DUTYの出力チャンネルが少ないドライバーICでも多系統のDUTYの位相をずらすことができるため、コストの低いドライバーICを使用可能である。2点灯制御回路を含む表示装置の構成:図1に例示する電源回路2は、一次側電源回路S1、電源トランスTS1、整流平滑回路RE1、を備えている。一次側電源回路S1は、外部の商用交流電源といった交流電源の交流を入力し、この交流を整流回路で整流し、整流された電流を平滑回路で平滑し、平滑された電流をスイッチング回路によりオンオフさせて、電源トランスTS1の一次巻線に入力する。一次側電源回路S1には、公知のスイッチングレギュレータの一次側回路等を用いることができる。電源トランスTS1は、例えば、鉄心等のコアに一次巻線及び二次巻線を設けた磁気回路で構成され、一次電圧を二次電圧に変換する。整流平滑回路RE1は、例えば、整流回路ダイオードDR1と平滑回路コンデンサCR1とを有し、二次電圧を整流し平滑して直流電圧を生成する。図1では、ダイオードDR1のアノードが電源トランスTS1に接続され、ダイオードDR1のカソードがコンデンサCR1の一端に接続され、コンデンサCR1の他端が接地されている。ダイオードDR1とコンデンサCR1との接続部は、直流の電源電圧Vccの供給部とされている。図1に例示する基準パルス生成回路PG1は、電源ラインVccに接続され、電源電圧Vccに基づいて、複数のLED発光ダイオード、光源80を点灯制御する基となるパルス状電圧Vinを生成する。図5に例示するように、パルス状電圧Vinは、設定されたデューティ比T1/Tallのパルス状の電圧とされている。基準パルス生成回路PG1には、公知のパルス生成回路やドライバーIC等を用いることができる。図2は、表示装置1の画面DP1に対して直下型LEDバックライトを領域分けした例を示している。ここで、表示装置1が液晶表示装置である場合、背後にバックライトが配置された液晶パネルが画面DP1となる。図2の例では、画面DP1が3×3の領域A1~A9に分けられ、各領域A1~A9に発光ダイオード直列回路BLi図3参照が配置されていることが示されている。点灯制御回路10が3種類の制御電圧DUTY1~DUTY3を生成する場合、例えば、領域A1,A4,A7のLED80を第一制御電圧DUTY1に従って点灯制御し、領域A2,A5,A8のLED80を第二制御電圧DUTY2に従って点灯制御し、領域A3,A6,A9のLED80を第三制御電圧DUTY3に従って点灯制御することができる。むろん、領域A1~A9と制御電圧DUTYiは様々な組合せが可能であり、ドライバーICが複数の制御電圧DUTYを生成する場合には各制御電圧DUTYについて位相をずらした制御電圧DUTYiと発光ダイオード直列回路BLiとで組合せを行ってもよい。図3は、点灯制御回路10で生成される制御電圧DUTYiを用いて発光ダイオード直列回路BLiのLED80を点灯する回路の要部を例示している。LEDバーとも呼ばれる発光ダイオード直列回路BLiは、LED80を直列接続した回路とされ、アノード側が昇圧回路BOiの電圧出力部ダイオードDBiのカソードに接続され、カソード側が接地されている。むろん、隣り合うLED80,80は、アノードとカソードとが接続されている。発光ダイオード直列回路BLiと昇圧回路BOiの組合せは、例えば、制御電圧DUTYi毎に設けられる。図4の例では、第一LED第一発光ダイオード、第一光源81の直列回路BL1に昇圧回路BO1が組み合わせられ、第二LED第二発光ダイオード、第二光源82の直列回路BL2に昇圧回路BO2が組み合わせられ、第三LED第三発光ダイオード、第三光源83の直列回路BL3に昇圧回路BO3が組み合わせられていることが示されている。本昇圧回路BOiは、コイルインダクタLBi、スイッチング素子QBi、ダイオードDBi、コンデンサCBi、を備え、電源電圧Vccを昇圧する。図3では、コイルLBiの一端が電源ラインVccに接続され、スイッチング素子QBiのゲート入力部が制御電圧DUTYiのラインに接続され、スイッチング素子QBiのドレイン及びダイオードDBiのアノードがコイルLBiの他端に接続され、スイッチング素子QBiのソースが接地され、コンデンサCBiの一端がダイオードDBiのカソード電圧出力部に接続され、コンデンサCBiの他端が接地されている。むろん、昇圧回路BOiには、公知の種々の回路を用いることができる。図4は、点灯制御回路10の回路を周辺部とともに例示している。図4では、領域A1,A2,A3にそれぞれLED直列回路BL1,BL2,BL3が配置されていることが示されている。本点灯制御回路10は、トランジスタTR1~TR3、抵抗回路R1,R2、コンデンサC1,C2、出力側抵抗回路R11~R13、が設けられている。トランジスタTR1~TR3は、電源ラインVccにコレクタを接続したnpn形トランジスタとされている。第一トランジスタ第一npn形トランジスタTR1は、パルス状電圧Vin図5参照のラインにベースを接続し、エミッタをパルス状の第一制御電圧DUTY1の生成部としている。すなわち、第一トランジスタTR1のベースは、パルス状電圧Vinの入力部である。第一制御電圧DUTY1は、第一LED81を点灯制御するための制御電圧である。第二トランジスタ第二npn形トランジスタTR2は、抵抗回路R1の他端からの第二パルス状電圧V2図6参照のラインにベースを接続し、エミッタをパルス状の第二制御電圧DUTY2の生成部としている。すなわち、第二トランジスタTR2のベースは、第二パルス状電圧V2の入力部である。第二制御電圧DUTY2は、第二LED82を点灯制御するための制御電圧である。第三トランジスタ第三npn形トランジスタTR3は、第二抵抗回路R2の他端からの第三パルス状電圧V3のラインにベースを接続し、エミッタをパルス状の第三制御電圧DUTY3の生成部としている。すなわち、第三トランジスタTR3のベースは、第三パルス状電圧V3の入力部である。第三制御電圧DUTY3は、第三LED83を点灯制御するための制御電圧である。抵抗回路R1の一端は、第一トランジスタTR1のベースに接続されている。抵抗回路R1の他端は、第二トランジスタTR2のベース及びコンデンサC1の一端に接続されている。コンデンサC1の他端は、グランドに接続されている。第一制御電圧DUTY1からの第二制御電圧DUTY2の遅延時間を長くするためには抵抗回路R1の抵抗値を大きくしたりコンデンサC1の容量を大きくしたりすればよく、前記遅延時間を短くするためには抵抗回路R1の抵抗値を小さくしたりコンデンサC1の容量を小さくしたりすればよいと推測される。また、抵抗回路R1の抵抗値を変えることによる遅延時間の変化の方が、コンデンサC1の容量を変えることによる遅延時間の変化よりも大きいと推測される。第二抵抗回路R2の一端は、第二トランジスタTR2のベースに接続されている。第二抵抗回路R2の他端は、第三トランジスタTR3のベース及び第二コンデンサC2の一端に接続されている。第二コンデンサC2の他端は、グランドに接続されている。第二制御電圧DUTY2からの第三制御電圧DUTY3の遅延時間を長くするためには第二抵抗回路R2の抵抗値を大きくしたり第二コンデンサC2の容量を大きくしたりすればよく、前記遅延時間を短くするためには第二抵抗回路R2の抵抗値を小さくしたり第二コンデンサC2の容量を小さくしたりすればよい。また、第二抵抗回路R2の抵抗値を変えることによる遅延時間の変化の方が、第二コンデンサC2の容量を変えることによる遅延時間の変化よりも大きいと推測される。第一出力側抵抗回路R11の一端は、第一トランジスタTR1のエミッタ及び昇圧回路BO1の入力部に接続されている。第一出力側抵抗回路R11の他端は、グランドに接続されている。第二出力側抵抗回路R12の一端は、第二トランジスタTR2のエミッタ及び昇圧回路BO2の入力部に接続されている。第二出力側抵抗回路R12の他端は、グランドに接続されている。第三出力側抵抗回路R13の一端は、第三トランジスタTR3のエミッタ及び昇圧回路BO3の入力部に接続されている。第三出力側抵抗回路R13の他端は、グランドに接続されている。3点灯制御回路の動作、作用、及び、効果:次に、図1~6を参照して、点灯制御回路10の動作、作用、及び、効果を説明する。図5の上段に示すようなパルス状電圧Vinが第一トランジスタTR1のベースに入力されるとき、T0期間のパルス状電圧Vinは第一トランジスタTR1の閾電圧Vthよりも低いので、第一トランジスタTR1のコレクタ-ベースは遮断状態となる。これにより、第一トランジスタTR1のエミッタは、他端を接地した第一出力側抵抗回路R11によりローレベルの電位となる。このとき、増幅回路BO1の出力部もローレベルの電位となるため、直列回路BL1の第一LED81は、消灯状態となる。一方、T1期間のパルス状電圧Vinは第一トランジスタTR1の閾電圧Vthよりも高いので、第一トランジスタTR1のコレクタ-ベースは導通状態となる。これにより、第一トランジスタTR1のエミッタは、電源電圧Vccによりハイレベルの電位となる。このとき、増幅回路BO1の出力部もハイレベルの電位となるため、直列回路BL1の第一LED81は、点灯状態となる。以上より、第一トランジスタTR1のエミッタから得られる第一制御電圧DUTY1は、図5の下段に示すように、パルス状電圧Vinにほぼ同期したパルス状の電圧信号となる。また、パルス状電圧Vinは、抵抗回路R1を介して第二トランジスタTR2のベースに入力される。ここで、他端を接地したコンデンサC1の一端が抵抗回路R1の他端側に接続されているので、第二トランジスタTR2のベースに入力される第二パルス状電圧V2は、図6の上段に示すように、なまった波形となる。第二パルス状電圧V2が第二トランジスタTR2の閾電圧Vthよりも低いとき、第二トランジスタTR2のコレクタ-ベースは遮断状態となる。これにより、第二トランジスタTR2のエミッタは、他端を接地した第二出力側抵抗回路R12によりローレベルの電位となる。このとき、増幅回路BO2の出力部もローレベルの電位となるため、直列回路BL2の第二LED82は、消灯状態となる。一方、第二パルス状電圧V2が第二トランジスタTR2の閾電圧Vthよりも高いとき、第二トランジスタTR2のコレクタ-ベースは導通状態となる。これにより、第二トランジスタTR2のエミッタは、電源電圧Vccによりハイレベルの電位となる。このとき、増幅回路BO2の出力部もハイレベルの電位となるため、直列回路BL2の第二LED82は、点灯状態となる。ここで、第二パルス状電圧V2の波形がなまっているので、第二トランジスタTR2のエミッタから得られる第二制御電圧DUTY2は、図6の下段に示すように、第一制御電圧DUTY1から時間Δtの遅延が生じる。これにより、直列回路BL1の第一LED81と直列回路BL2の第二LED82との点灯期間がずれる。従って、本態様は、簡易な構成で電源回路の負荷を軽くすることができる。さらに、第二パルス状電圧V2は、第二抵抗回路R2を介して第三トランジスタTR3のベースに入力される。ここで、他端を接地した第二コンデンサC2の一端が第二抵抗回路R2の他端側に接続されているので、第三トランジスタTR3のベースに入力される第三パルス状電圧V3は、第二パルス状電圧V2よりもさらになまった波形となる。第三パルス状電圧V3が第三トランジスタTR3の閾電圧Vthよりも低いとき、第三トランジスタTR3のコレクタ-ベースは遮断状態となる。これにより、第三トランジスタTR3のエミッタは、他端を接地した第三出力側抵抗回路R13によりローレベルの電位となる。このとき、増幅回路BO3の出力部もローレベルの電位となるため、直列回路BL3の第三LED83は、消灯状態となる。一方、第三パルス状電圧V3が第三トランジスタTR3の閾電圧Vthよりも高いとき、第三トランジスタTR3のコレクタ-ベースは導通状態となる。これにより、第三トランジスタTR3のエミッタは、電源電圧Vccによりハイレベルの電位となる。このとき、増幅回路BO3の出力部もハイレベルの電位となるため、直列回路BL3の第三LED83は、点灯状態となる。ここで、第三パルス状電圧V3の波形がさらになまっているので、第三トランジスタTR3のエミッタから得られる第三制御電圧DUTY3は、第二制御電圧DUTY2から遅延が生じる。これにより、直列回路BL2の第二LED82と直列回路BL3の第三LED83との点灯期間がずれる。従って、本態様は、簡易な構成で電源回路の負荷をさらに軽くすることができる。なお、第一制御電圧DUTY1、第二制御電圧DUTY2、第三制御電圧DUTY3の順に遅延させることをより確実とするため、第二抵抗回路R2の抵抗値を抵抗回路R1の抵抗値よりも大きくしてもよい。4変形例:図7に示すように、第三トランジスタTR3と第二抵抗回路R2と第二コンデンサC2と第三出力側抵抗回路R13が無い点灯制御回路10でも、簡易な構成で電源回路の負荷を軽くする効果が得られる。むろん、図4に例示した点灯制御回路10において、さらに第三トランジスタTR3と第二抵抗回路R2と第二コンデンサC2と第三出力側抵抗回路R13と同様の第四トランジスタと第三抵抗回路と第三コンデンサと第四出力側抵抗回路を設けてもよい。この場合、簡易な構成で電源回路の負荷がさらに軽くなる。また、昇圧回路の後段に点灯制御回路を設けても、簡易な構成で電源回路の負荷が軽くなる。なお、トランジスタTR1~TR3をnpn形トランジスタとするのは必須ではない。むろん、従属請求項に係る構成要件を有しておらず独立請求項に係る構成要件のみからなる点灯制御回路、バックライト駆動回路、表示装置、等でも、上述した基本的な作用、効果が得られる。以上説明したように、本発明によると、種々の態様により、簡易な構成で電源回路の負荷を軽くする技術等を提供することができる。また、本発明は上記実施例に限られるものでないことは言うまでもない。当業者であれば言うまでもないことであるが、上記実施例の中で開示した相互に置換可能な部材および構成等を適宜その組み合わせを変更して適用すること上記実施例の中で開示されていないが、公知技術であって上記実施例の中で開示した部材および構成等と相互に置換可能な部材および構成等を適宜置換し、またその組み合わせを変更して適用すること上記実施例の中で開示されていないが、公知技術等に基づいて当業者が上記実施例の中で開示した部材および構成等の代用として想定し得る部材および構成等と適宜置換し、またその組み合わせを変更して適用することは本発明の一実施例として開示されるものである。"