"電極および配線の接触領域が合金化して接続されており、前記電極は、ロジック回路および配線を含む第1の半導体ウェハと、光電変換部および配線を含む第2の半導体ウェハとの電気的な接触領域が合金化して接続される電極である半導体装置。前記電極は、前記第1の半導体ウェハと前記第2のウェハとが貼り合わせられ、前記第1のウェハを貫通して、電気的な接触領域が合金化して接続される貫通電極である請求項1に記載の半導体装置。前記第1の半導体ウェハと前記第2のウェハとが貼り合わせられ、前記第1のウェハを貫通する前記貫通電極を構成するための貫通孔にバリアメタル膜を形成する工程において、前記第2のウェハに設けられたアルミニウムからなる配線表面のアルミニウム酸化膜が除去され、銅からなる前記貫通電極と前記アルミニウムからなる配線とが、その接触領域が合金化されることにより接続される請求項2に記載の半導体装置。前記銅からなる前記貫通電極と前記アルミニウムからなる配線とは、加熱により、その接触領域が合金化されることにより接続される請求項3に記載の半導体装置。請求項1に記載の半導体装置を含む裏面照射型固体撮像装置。電極および配線の接触領域が合金化して接続される工程を含み、前記工程において、前記電極は、ロジック回路および配線を含む第1の半導体ウェハと、光電変換部および配線を含む第2の半導体ウェハとの電気的な接触領域が合金化して接続される半導体装置の製造方法。前記工程において、前記電極は、前記第1の半導体ウェハと前記第2のウェハとが貼り合わせられ、前記第1のウェハを貫通して、電気的な接触領域が合金化して接続される貫通電極として構成される請求項6に記載の半導体装置の製造方法。前記工程は、前記第1の半導体ウェハと前記第2のウェハとが貼り合わせられる第1の工程と、前記第1のウェハを貫通する前記貫通電極を構成するための貫通孔にバリアメタル膜を形成する第2の工程とを含み、前記第2の工程において、前記第2のウェハに設けられたアルミニウムからなる配線表面のアルミニウム酸化膜が除去され、銅からなる前記貫通電極と前記アルミニウムからなる配線とが、その接触領域が合金化されることにより接続される請求項7に記載の半導体装置の製造方法。前記第2の工程において、前記銅からなる前記貫通電極と前記アルミニウムからなる配線とは、加熱により、その接触領域が合金化されることにより接続される請求項8に記載の半導体装置の製造方法。請求項6に記載の半導体装置の製造方法の工程を含む裏面照射型固体撮像装置の製造方法。ところで、裏面照射型や表面照射型に関わらず、貫通電極TSVを用いた半導体装置を構成する場合、画素アレイを備えた半導体素子とロジック回路を備えた半導体素子とを電気的に接続するため、貫通電極TSVは、低抵抗で高い配線信頼性を確保する必要がある。また、貫通電極TSVの場合、特に電気的に確実に接続させるために、シリコン基板だけでなく接合面も貫通させて半導体素子深部にまで形成する必要がある。しかしながら、半導体素子深部にまで貫通電極TSVを形成する技術は、エッチング量の上限が貫通電極TSVの径、深さ、レイアウト、および生産性などの条件で決まっているため制限される。そのため、層間膜が厚い場合、半導体素子深部にまで貫通電極TSVが達しない恐れがある。また、エッチングレートを大きくすると、貫通電極TSVの深さの制御性が悪くなり、最もエッチングレートが速い貫通電極TSV径が大きい、または浅い貫通電極TSVにおいては、過剰にエッチングが進行し、直下の配線を後退させるだけでなく、配線材料表面を酸化させる可能性がある。その結果、抵抗ばらつきの増大と配線信頼性の劣化を発生させる恐れがある。これらの対策として、一般的に、貫通電極TSV直下の配線に窒化タンタルTaN膜や窒化チタンTiN膜などのバリアメタル膜をエッチングストッパ層として形成する方法が用いられてきた。しかしながら、径や深さが数μm乃至十数μmに達する貫通電極TSVに対して、数十nm乃至百数十nmのバリアメタル膜厚を形成するのでは、十分なエッチングストッパ層を得ることはエッチングの制御性および生産性の観点から困難である。本技術は、このような状況に鑑みてなされたものであり、特に、貫通電極TSVと、配線との接触領域を合金化して接続することにより、抵抗のばらつきを低減し、配線信頼性を向上できるようにするものである。本技術の一側面の半導体装置は、電極および配線の接触領域が合金化して接続されており、前記電極は、ロジック回路および配線を含む第1の半導体ウェハと、光電変換部および配線を含む第2の半導体ウェハとの電気的な接触領域が合金化して接続される電極とすることができる。前記電極は、前記第1の半導体ウェハと前記第2のウェハとが貼り合わせられ、前記第1のウェハを貫通して、電気的な接触領域が合金化して接続される貫通電極とすることができる。前記第1の半導体ウェハと前記第2のウェハとが貼り合わせられ、前記第1のウェハを貫通する前記貫通電極を構成するための貫通孔にバリアメタル膜を形成する工程において、前記第2のウェハに設けられたアルミニウムからなる配線表面のアルミニウム酸化膜が除去され、銅からなる前記貫通電極と前記アルミニウムからなる配線とが、その接触領域が合金化されることにより接続されるようにすることができる。前記銅からなる前記貫通電極と前記アルミニウムからなる配線とは、加熱により、その接触領域が合金化されることにより接続されるようにすることができる。本技術の裏面照射型固体撮像装置は、請求項1に記載の半導体装置を含ませるようにすることができる。本技術の一側面の半導体装置の製造方法は、電極および配線の接触領域が合金化して接続される工程を含み、前記工程において、前記電極は、ロジック回路および配線を含む第1の半導体ウェハと、光電変換部および配線を含む第2の半導体ウェハとの電気的な接触領域が合金化して接続されるようにすることができる。前記工程において、前記電極は、前記第1の半導体ウェハと前記第2のウェハとが貼り合わせられ、前記第1のウェハを貫通して、電気的な接触領域が合金化して接続される貫通電極として構成されるようにすることができる。前記工程には、前記第1の半導体ウェハと前記第2のウェハとが貼り合わせられる第1の工程と、前記第1のウェハを貫通する前記貫通電極を構成するための貫通孔にバリアメタル膜を形成する第2の工程とを含ませるようにすることができ、前記第2の工程において、前記第2のウェハに設けられたアルミニウムからなる配線表面のアルミニウム酸化膜が除去され、銅からなる前記貫通電極と前記アルミニウムからなる配線とが、その接触領域が合金化されることにより接続されるようにすることができる。前記第2の工程において、前記銅からなる前記貫通電極と前記アルミニウムからなる配線とは、加熱により、その接触領域が合金化されることにより接続されるようにすることができる。本技術の裏面照射型固体撮像装置の製造方法は、請求項7に記載の半導体装置の製造方法を含ませるようにすることができる。本技術の一側面においては、半導体装置における電極および配線の接触領域が合金化して接続され、前記電極が、ロジック回路および配線を含む第1の半導体ウェハと、光電変換部および配線を含む第2の半導体ウェハとの電気的な接触領域が合金化されて接続される電極とされる。本技術によれば、半導体装置における抵抗のばらつきを低減し、配線信頼性を向上させることが可能となる。[従来の半導体装置の構成例]本技術を適用した半導体装置について説明するにあたり、従来の半導体装置と、その製造方法について、裏面照射型の固体撮像素子の半導体装置を例にして説明する。まず、第1の工程において、図1の左部で示される、画素アレイを備えた第1の半導体ウェハ1以下、CIS基板1とも称すると、図1の右部で示される、ロジック回路を備えた第2の半導体ウェハ2以下、ロジック基板2とも称するとが生成される。CIS基板1は、図1の左部で示されるように、シリコン基板F12上に、画素毎に設けられる、光電変換素子であるフォトダイオードPDおよび配線CCの他、図示しない画素トランジスタや転送トランジスタのソース領域、ドレイン領域、および、その周辺には多層配線、並びに層間膜F11が構成されている。また、ロジック基板2は、シリコン基板F22上に、図示しない複数のMOSトランジスタ用の素子分離領域、ソース領域、およびドレイン領域、並びに層間膜F21や多層の配線CLなど信号処理の為のロジック回路が構成されている。尚、CIS基板1の配線CCは、銅Cuから構成されており、ロジック基板2の配線CLは、アルミニウムAlより構成されている。第2の工程において、図2で示されるように、CIS基板1とロジック基板2との層間膜F11,F21が、CMPChemicalMechanicalPolishingによりその表面が平坦化されて、貼り合わせられることにより接合される。そして、CIS基板1側が、削られて薄膜化される。図2においては、図1の左部で示されているCIS基板1が、上下反転された状態で、接合面Bに沿って、ロジック基板2に載せられた状態で貼り合わされている状態が示されている。第3の工程において、図3で示されるように、貫通電極TSVを形成するために層間膜F13がCIS基板1側に形成される。そして、ロジック基板2の配線CLと接続するための、接合面Bを貫通する貫通電極用の穴部H1、およびCIS基板1の配線CCと接続するための貫通電極用の穴部H2が、それぞれ電極CL,CCの手前位置、または配線CL,CCの位置まで開口形成される。さらに、穴部H1,H2の内壁は、CIS基板1に対して絶縁するための絶縁膜が形成される。このとき、穴部H1,H2の径は、例えば1乃至5μmで形成され、その深さは3乃至15μmで形成される。また穴部H1,H2を介する配線CL,CCの幅は1μm以上で形成され、厚さは100nm乃至1μmで形成される。第4の工程において、穴部H1,H2の底部の酸化膜がエッチングにより除去される。ところで、穴部H1,H2のうち、特により深い穴部H1については、その深さの制御が難しいため、底部の酸化膜のバラつきが大きくなり易い。このため、理想的には、図3の一点鎖線で囲まれた部位として示されるように、穴部H1の底部は、配線CLに到達した深さとなることが望ましいが、実際には、ずれが生じる。すなわち、例えば、図4の一点鎖線で囲まれた部位として示されるように、穴部H1の底部が配線CLに到達しない、いわゆる、アンダーエッチングとなり、接続オープン不良となる恐れがある。そこで、オーバエッチングを過度に適用する必要があるが、例えば、図5の一点鎖線で囲まれた部位として示されるように、配線CLの残膜が少なくなったり、配線CL表面にエッチングダメージ層や酸化層が形成されたりする恐れがある。このようなオーバエッチングへの対策として、図6の一点鎖線で囲まれた部位として示されるように、配線CLにエッチングストッパ層TCVを形成することで、配線CLの残膜を増やすことが考えられる。しかしながら、径や深さが数μm乃至十数μmに達する貫通電極TSV用の穴部H1に対して、一般的に用いられる数十μm乃至百数十nmのバリアメタル膜厚を形成するだけで、十分なエッチングストッパ層TCVを得ることは、エッチング処理の制御性および生産性の観点から困難である。また、数百nm程度の十分に厚いエッチングストッパ層TCVを形成した場合、穴部H1に銅が埋め込まれて形成される貫通電極TSVと配線CLとの接触抵抗が高くなる恐れがある。図7には、上述したようなアンダーエッチングおよびオーバエッチングにより形成される貫通電極TSV1の構造が示されている。すなわち、銅からなる貫通電極TSV1をオーバエッチングにより形成すると、図7の左部で示されるように、配線表面の窒化チタンTiN層からアルミニウム層に到達する構成となるため、制御上容易に形成することができる。しかしながら、アルミニウム層は、図7の左部のバツ印で示されるように、形成時に界面が酸化されるため、抵抗が増大し、配線信頼度が低下する。尚、ここでいう配線信頼度とは、配線のEMElectronicMigration耐性、およびSMStressMigration耐性の高さを示すものである。また、アンダーエッチングの場合、図7の中央部で示されるように、貫通電極TSV1は、深さバラつきを考慮する必要があるため、深さの制御が困難なものになると共に、銅からなる貫通電極TSV1とアルミニウムからなる配線との間には窒化チタンTiN層が含まれることになるため、抵抗が高くなる恐れがある。尚、深さを正確に制御できれば、高い配線信頼性を獲得できるが実現はかなり困難である。[本技術を適用した半導体装置の構成]以上のように、半導体装置を構成する、銅からなる貫通電極TSVとアルミニウムからなる配線との接続については、貫通電極TSV用の穴部の深さの制御性が比較的容易であって、接続部位の抵抗が低抵抗で、かつ、配線信頼性が高いことが理想的である。そこで、本技術を適用した半導体装置においては、銅からなる貫通電極TSVとアルミニウムからなる配線とが接触する領域以下、接触領域とも称するを合金化することで、上述した理想的な構成を実現する。[本技術を適用した半導体装置の製造処理]そこで、図8のフローチャートを参照して、本技術を適用した裏面照射型の固体撮像素子を構成する半導体装置の製造処理製造方法について説明すると共に、半導体装置の構成について説明する。尚、図8のフローチャートを参照して製造処理を説明するに当たり、参照する図9乃至図12において、図1乃至図6における構成と同一の構成については、同一の名称および同一の符号を付しており、その説明は適宜省略するものとする。ステップS1において、図1の左部で示されるように、画素アレイを備えた第1の半導体ウェハ1以下、CIS基板1とも称するが生成される。ステップS2において、図1の右部で示されるように、ロジック回路を備えた第2の半導体ウェハ2以下、ロジック基板2とも称するとが生成される。ステップS3において、図2で示されるように、CIS基板1とロジック基板2との層間膜F11,F21が、CMPChemicalMechanicalPolishingによりその表面が平坦化されて、貼り合わせられることにより接合される。ステップS4において、CIS基板1側が、削られることにより、全体が薄膜化される。ステップS5において、図3で示されるように、貫通電極TSVを形成するために層間膜F13がCIS基板1側に形成される。ステップS6において、図9で示されるように、ロジック基板2の配線CLと接続するための、シリコン基板F12および接合面Bを貫通する貫通電極用の穴部H1、およびCIS基板1の配線CCと接続するためのシリコン基板F12を貫通する貫通電極用の穴部H2が、それぞれ電極CL,CCの手前位置、または配線CL,CCの位置まで開口形成される。ステップS7において、図9における穴部H1,H2の内壁が、CIS基板1に対して絶縁するための絶縁膜が形成される。このとき、穴部H1,H2の径は、上述同様に、例えば1乃至5μmで形成され、その深さは3乃至15μmで形成される。また穴部H1,H2を介する配線CL,CCの幅は1μm以上で形成され、厚さは100nm乃至1μmで形成される。尚、上述したように、配線CLは、アルミニウムAlにより、配線CCは、銅Cuにより、それぞれ構成されている。ステップS8において、穴部H1,H2の底部の酸化膜がエッチングにより除去される。この時の条件としては、直下の配線CC,CLにバリアメタル層が有る場合、選択比の高い条件である事が望ましい。一例として、バリアメタル層が窒化チタンTiNやチタンTi、タンタルTaや窒化タンタルTaN、または、その積層の場合、常温で、圧力を10乃至70mTorrに、SourcePowerを700乃至2000Wに設定すると共に、オクタフルオロシクロブタンC4F8、アルゴンAr、および酸素O2を用いて、ガス流量比をC4F8/Ar/O2=9/1/1とし、基板バイアスを50乃至300Wに設定して、30秒乃至3分程度のエッチング処理が行われる。この条件であれば、下地のエッチングストッパ層の選択比は2以上確保できる見込みとなる。しかしながら、バリアメタル層の存在に関わらず、下地の配線CLの残膜は100nm以上あればオーバーエッチされても支障はない。このとき、図9の一点鎖線で囲まれる範囲で示されるように、配線CLの上面にはエッチングにより窒化膜層や酸化膜層といった高抵抗層OFが形成される。または、金属表面が露出されることにより、自然酸化膜からなる高抵抗層OFが形成される。ステップS9において、図10で示されるように、穴部H1,H2にスパッタリング法でバリアメタル膜BMが形成される。この時、図10の一点鎖線で囲まれる範囲で示されるように、配線CLの上面に形成された高抵抗層OFが除去される。バリアメタル膜BMは、窒化チタンTiNやチタンTi、タンタルTaや窒化タンタルTaN、または、その積層の場合、穴部H1,H2の内壁に数nm乃至数十nmの厚さで形成される。尚、穴部H1,H2の底部にあるバリアメタル膜BMは、高抵抗層OFと一緒に除去されてもよい。ステップS10において、図11で示されるように、穴部H1,H2にスパッタリング法によって銅Cu膜が数百nm程度の膜厚で形成され、硫酸銅が用いられたメッキ法により銅Cuが埋め込められ、貫通電極TSV1,TSV2が形成される。その後、貫通電極TSV1,TSV2には、CMP法による処理が施され、銅Cu配線層が埋め込み形成されて、デュアルダマシン配線構造が形成される。ステップS11において、CIS基板1およびロジック基板2の全体が加熱されることにより、貫通電極TSV1と配線CL間で、アルミニウムAlと銅Cuとが相互拡散されて、図12で示されるように、貫通電極TSV1と配線CLとの接触領域Gが合金化される。ここでの加熱は、温度が400°C程度に設定され、雰囲気は真空、大気、酸素雰囲気、または、窒化雰囲気のいずれの雰囲気であっても処理可能であり、1時間程度の熱処理が行われる。この熱処理が行われる過程で、配線CLのアルミニウムAlおよび貫通電極TSVの銅Cuの合金成分が、銅Cuからなる貫通電極TSV1の内部に拡散して、銅Cuからなる貫通電極TSV1の一部が合金化される。また、このとき、アルミニウムAlからなる配線CLには、銅Cuからなる貫通電極TSV1の銅Cu成分との反応層が接触領域GCuAl合金層として形成される。CuAl合金層からなる接触領域Gは、貫通電極TSV1の底面から貫通電極TSV1内部に達するまで合金化された部分、およびアルミニウムAlからなる配線CLの反応層CuAl合金層の範囲までである。この結果、銅Cuからなる貫通電極TSV1とアルミニウムAlからなる配線CLとは、図7の右部において、一点鎖線で囲まれる範囲で示されるように、その接触領域Gが合金化されることになる。この際、穴部H1の深さについては、オーバエッチングであっても合金化されることにより配線の後退や酸化も生じないため、深さの制御を比較的容易にすることが可能となる。また、接触領域Gは合金化されることにより、低抵抗で、かつ、配線信頼性を高めることが可能となる。結果として、貫通電極TSV1と配線CLとの先端部分が接続される接触領域において、抵抗ばらつきの増大を防止することができ、優れた配線信頼性を得ることが可能になると共に、さらに、制御性および生産性に優れた貫通電極を備えた半導体装置を製造することが可能となる。尚、一般的な配線で銅CuとアルミニウムAlを合金化させると、合金化時に銅Cuが拡散し、Voidができ、信頼性が劣化する懸念がある。しかしながら、貫通電極TSV1では、サイズが数μmと大きく、銅Cuの占める体積が非常に大きいため、Voidの発生はほぼない。さらに、合金化部そのものは信頼性に優れるため、構造的にストレスが集中し、弱いとされる貫通電極の端部と配線部との接続部位のEM耐性およびSM耐性を向上させることができるので、配線信頼性を向上させることが可能となる。また、以上においては、裏面照射型の固体撮像素子の半導体装置の構成例について説明してきたが、本技術は、固体撮像素子に限るものではなく、その他の半導体装置に適用することも可能である。さらに、以上においては、貫通電極の材質が銅Cuであり、配線の材質がアルミニウムAlである場合、接触領域をCuAl合金化する例について説明してきたが、貫通電極および配線のそれぞれの材質は合金化が可能な材質同士であれば、他の材質で構成するようにしてもよい。また、合金化する際、熱処理する例について説明してきたが、合金化が可能であれば、貫通電極や配線を含む半導体装置の構造に影響を与えない限り、他の手法で合金化するようにしてもよい。また、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。さらに、上述のフローチャートで説明した各ステップは、1つの工程で実行する他、複数の工程で分担して実行することができる。また、1つのステップに複数の処理が含まれる場合には、その1つのステップに含まれる複数の処理は、1つの工程で実行する他、複数の工程で分担して実行することができる。尚、本技術は以下のような構成を取ることができる。1電極および配線の接触領域が合金化して接続されており、前記電極は、ロジック回路および配線を含む第1の半導体ウェハと、光電変換部および配線を含む第2の半導体ウェハとの電気的な接触領域が合金化して接続される電極である半導体装置。2前記電極は、前記第1の半導体ウェハと前記第2のウェハとが貼り合わせられ、前記第1のウェハを貫通して、電気的な接触領域が合金化して接続される貫通電極である1に記載の半導体装置。3前記第1の半導体ウェハと前記第2のウェハとが貼り合わせられ、前記第1のウェハを貫通する前記貫通電極を構成するための貫通孔にバリアメタル膜を形成する工程において、前記第1のウェハに設けられたアルミニウムからなる配線表面のアルミニウム酸化膜が除去され、銅からなる前記貫通電極と前記アルミニウムからなる配線とが、その接触領域が合金化されることにより接続される1または2に記載の半導体装置。4前記銅からなる前記貫通電極と前記アルミニウムからなる配線とは、加熱により、その接触領域が合金化されることにより接続される1乃至3のいずれかに記載の半導体装置。51乃至4のいずれかに記載の半導体装置を含む裏面照射型固体撮像装置。6電極および配線の接触領域が合金化して接続される工程を含み、前記工程において、前記電極は、ロジック回路および配線を含む第1の半導体ウェハと、光電変換部および配線を含む第2の半導体ウェハとの電気的な接触領域が合金化して接続される半導体装置の製造方法。7前記工程において、前記電極は、前記第1の半導体ウェハと前記第2のウェハとが貼り合わせられ、前記第1のウェハを貫通して、電気的な接触領域が合金化して接続される貫通電極として構成される6に記載の半導体装置の製造方法。8前記工程は、前記第1の半導体ウェハと前記第2のウェハとが貼り合わせられる第1の工程と、前記第1のウェハを貫通する前記貫通電極を構成するための貫通孔にバリアメタル膜を形成する第2の工程とを含み、前記第2の工程において、前記第2のウェハに設けられたアルミニウムからなる配線表面のアルミニウム酸化膜が除去され、銅からなる前記貫通電極と前記アルミニウムからなる配線とが、その接触領域が合金化されることにより接続される6または7に記載の半導体装置の製造方法。9前記第2の工程において、前記銅からなる前記貫通電極と前記アルミニウムからなる配線とは、加熱により、その接触領域が合金化されることにより接続される6乃至8のいずれかに記載の半導体装置の製造方法。106乃至9のいずれかに記載の半導体装置の製造方法を含む裏面照射型固体撮像装置の製造方法。"