第1の参照電圧発生回路、第2の参照電圧発生回路、及び入力信号調整回路を有する検知回路と、出力電圧を出力する増幅回路と、前記増幅回路と電気的に接続され、前記検知回路、誤差増幅回路、パルス幅変調ドライバ、三角波発生回路、及び容量を有する制御回路と、前記増幅回路及び前記制御回路に電気的に接続され、前記出力電圧を分圧したものをフィードバック電圧として前記第2の参照電圧発生回路に入力する分圧回路と、を有し、前記第1の参照電圧発生回路及び第2の参照電圧発生回路のそれぞれが、基準電圧回路であることを特徴とする電源回路。第1の参照電圧発生回路、第2の参照電圧発生回路、及び入力信号調整回路を有する検知回路と、出力電圧を出力する増幅回路と、前記増幅回路と電気的に接続され、前記検知回路、誤差増幅回路、パルス幅変調ドライバ、三角波発生回路、及び容量を有する制御回路と、前記増幅回路及び前記制御回路に電気的に接続され、前記出力電圧を分圧したものをフィードバック電圧として前記第2の参照電圧発生回路に入力する分圧回路と、を有し、前記第1の参照電圧発生回路及び第2の参照電圧発生回路のそれぞれが、ダイオード及び抵抗を含む基準電圧回路であることを特徴とする電源回路。第1の参照電圧発生回路、第2の参照電圧発生回路、及び入力信号調整回路を有する検知回路と、出力電圧を出力する増幅回路と、前記増幅回路と電気的に接続され、前記検知回路、誤差増幅回路、パルス幅変調ドライバ、三角波発生回路、及び容量を有する制御回路と、オペアンプ、第1の抵抗値を有する2つの抵抗、第2の抵抗値を有する2つの抵抗を有する前記入力信号調整回路と、前記増幅回路及び前記制御回路に電気的に接続され、前記出力電圧を分圧したものをフィードバック電圧として前記第2の参照電圧発生回路に入力する分圧回路と、を有し、前記第1の参照電圧発生回路及び第2の参照電圧発生回路のそれぞれが、基準電圧回路であることを特徴とする電源回路。第1の参照電圧発生回路、第2の参照電圧発生回路、及び入力信号調整回路を有する検知回路と、出力電圧を出力する増幅回路と、前記増幅回路と電気的に接続され、前記検知回路、誤差増幅回路、パルス幅変調ドライバ、三角波発生回路、及び容量を有する制御回路と、オペアンプ、第1の抵抗値を有する2つの抵抗、第2の抵抗値を有する2つの抵抗を有する前記入力信号調整回路と、前記増幅回路及び前記制御回路に電気的に接続され、前記出力電圧を分圧したものをフィードバック電圧として前記第2の参照電圧発生回路に入力する分圧回路と、を有し、前記第1の参照電圧発生回路及び第2の参照電圧発生回路のそれぞれが、ダイオード及び抵抗を含む基準電圧回路であることを特徴とする電源回路。請求項1乃至請求項4のいずれか一項において、前記増幅回路は、DCDCコンバータであることを特徴とする電源回路。請求項1乃至請求項4のいずれか一項において、前記増幅回路は、チュークコンバータであることを特徴とする電源回路。請求項1乃至請求項4のいずれか一項において、前記増幅回路は、フライバックコンバータであることを特徴とする電源回路。請求項1乃至請求項7のいずれか一項において、前記分圧回路と第2の参照電圧発生回路との間に、ボルテージフォロワが設けられていることを特徴とする電源回路。請求項1乃至請求項8のいずれか一項において、前記フィードバック電圧は、負電圧であることを特徴とする電源回路。特許文献1の電源回路において、負電圧であるフィードバック電圧を検知する正電圧化回路は、NチャネルMOSトランジスタ及びPチャネルMOSトランジスタを用いて形成されている。MOSトランジスタは、ソースに対して、ゲート、ドレイン、及びバックゲート電位により、出力電流が変化するという欠点を有する。そのため特許文献1の電源回路のように、正電圧化回路をNチャネルMOSトランジスタ及びPチャネルMOSトランジスタを用いて形成すると、MOSトランジスタの出力電流が変化し、正電圧化回路の出力電圧が変化する恐れがある。またMOSトランジスタは、動作温度により出力電流が変化するという欠点を有する。そのため特許文献1の電源回路のように、正電圧化回路をNチャネルMOSトランジスタ及びPチャネルMOSトランジスタを用いて形成すると、MOSトランジスタの出力電流が変化し、正電圧化回路の出力電圧が変化する恐れがある。以上を鑑みて、開示される発明の一態様では、フィードバック電圧を検知する検知回路において、出力電流が変化せず、出力電圧が変化しない検知回路を得ることを課題の一とする。また、開示される発明の一態様では、フィードバック電圧を検知する検知回路において、動作温度により出力電圧が変化しない検知回路を得ることを課題の一とする。また、開示される発明の一態様では、上記の検知回路を有する電源回路を得ることを課題の一とする。電源電圧VDD、及び電源電圧VDDより低い電源電圧VSS例えば接地電圧GND0Vとの間に、出力電圧Vrefを出力する第1の参照電圧発生回路、及び電源電圧VDD及びフィードバック電圧Vfb間に、出力電圧Vref-Vfbを出力する第2の参照電圧発生回路を配置する。第1の参照電圧発生回路の出力電圧Vref及び第2の参照電圧発生回路の出力電圧Vref-Vfbを、それぞれ入力信号調整回路に入力する。第1の参照電圧発生回路、第2の参照電圧発生回路、及び入力信号調整回路によって、当該検知回路が構成される。入力信号調整回路は、第1の参照電圧発生回路からの出力電圧Vrefをそのまま出力する一方、第2の参照電圧発生回路からの出力電圧Vref-Vfbを電圧Verr_inに変換して出力する。入力信号調整回路から出力される出力電圧Vref及び電圧Verr_inは、誤差増幅回路に入力される。誤差増幅回路は、入力される電圧の値が等しくなるように機能する。よって、出力電圧Vrefと電圧Verr_inの値が等しくなる。すなわち、開示される発明の一態様では誤差増幅回路に入力される出力電圧Vrefと電圧Verr_inの値が等しくなるような入力信号調整回路を提供する。開示される発明の一態様において、出力電圧Vrefと電圧Verr_inの値が等しくするには、第1の参照電圧発生回路からの出力電圧Vrefと、分圧回路からのフィードバック電圧Vfbの値が等しくする必要がある。よって開示される発明の一態様において、第1の参照電圧発生回路からの出力電圧Vrefと、分圧回路からのフィードバック電圧Vfbの値が等しくなるような第1の参照電圧発生回路、第2の参照電圧発生回路、及び入力信号調整回路を提供する。以上により、開示される発明の一態様において、第1の参照電圧発生回路、第2の参照電圧発生回路、及び入力信号調整回路によって構成される検知回路によって、負電圧であるフィードバック電圧Vfbを検知することができる。開示される発明の一態様においては、第1の参照電圧発生回路及び第2の参照電圧発生回路は、ダイオード及び抵抗を有するバンドギャップリファレンスである。開示される発明の一態様における検知回路は、当該第1の参照電圧発生回路及び第2の参照電圧発生回路、並びに入力信号調整回路によって構成される。これにより、出力電圧電流によって出力電圧が変化せず、出力安定性がよい検知回路を得ることができる。開示される発明の一態様においては、第1の参照電圧発生回路及び第2の参照電圧発生回路は、ダイオード及び抵抗を有するバンドギャップリファレンスである。開示される発明の一態様における検知回路は、当該第1の参照電圧発生回路及び第2の参照電圧発生回路、並びに入力信号調整回路によって構成される。これにより、動作温度によって出力電圧が変化せず、出力安定性がよい検知回路を得ることができる。バンドギャップリファレンスBandgapReferenceは、バンドギャップを利用した基準電圧回路である。シリコンのバンドギャップエネルギーを利用したバンドギャップリファレンスは、出力電圧がほぼ1.25Vとなる。開示される発明の一態様において、当該ダイオードは、シリコン基板を用いたダイオード、或いは絶縁基板上に設けられたシリコン薄膜を有するダイオードを用いる。またダイオードに代えて、ダイオード接続したトランジスタを用いることも可能である。上記のダイオード及びダイオード接続したトランジスタを用いることにより、出力安定性がよい検知回路を得ることができる。また開示される発明の一態様では、当該負電圧であるフィードバック電圧Vfbを検知する検知回路を有する電源回路を得ることができる。開示される発明の一態様は、第1の参照電圧発生回路、第2の参照電圧発生回路、及び入力信号調整回路を有する検知回路と、出力電圧を出力する増幅回路と、当該増幅回路と電気的に接続され、当該検知回路、誤差増幅回路、パルス幅変調ドライバ、三角波発生回路、及び容量を有する制御回路と、当該増幅回路及び当該制御回路に電気的に接続され、当該出力電圧を分圧したものをフィードバック電圧として当該第2の参照電圧発生回路に入力する分圧回路とを有し、当該第1の参照電圧発生回路及び第2の参照電圧発生回路のそれぞれが、基準電圧回路であることを特徴とする電源回路に関する。開示される発明の一態様は、第1の参照電圧発生回路、第2の参照電圧発生回路、及び入力信号調整回路を有する検知回路と、出力電圧を出力する増幅回路と、当該増幅回路と電気的に接続され、当該検知回路、誤差増幅回路、パルス幅変調ドライバ、三角波発生回路、及び容量を有する制御回路と、当該増幅回路及び当該制御回路に電気的に接続され、当該出力電圧を分圧したものをフィードバック電圧として当該第2の参照電圧発生回路に入力する分圧回路とを有し、当該第1の参照電圧発生回路及び第2の参照電圧発生回路のそれぞれが、ダイオード及び抵抗を含む基準電圧回路であることを特徴とする電源回路に関する。開示される発明の一態様は、第1の参照電圧発生回路、第2の参照電圧発生回路、及び入力信号調整回路を有する検知回路と、出力電圧を出力する増幅回路と、当該増幅回路と電気的に接続され、当該検知回路、誤差増幅回路、パルス幅変調ドライバ、三角波発生回路、及び容量を有する制御回路と、オペアンプ、第1の抵抗値を有する2つの抵抗、第2の抵抗値を有する2つの抵抗を有する当該入力信号調整回路と、当該増幅回路及び当該制御回路に電気的に接続され、当該出力電圧を分圧したものをフィードバック電圧として当該第2の参照電圧発生回路に入力する分圧回路とを有し、当該第1の参照電圧発生回路及び第2の参照電圧発生回路のそれぞれが、基準電圧回路であることを特徴とする電源回路に関する。開示される発明の一態様は、第1の参照電圧発生回路、第2の参照電圧発生回路、及び入力信号調整回路を有する検知回路と、出力電圧を出力する増幅回路と、当該増幅回路と電気的に接続され、当該検知回路、誤差増幅回路、パルス幅変調ドライバ、三角波発生回路、及び容量を有する制御回路と、オペアンプ、第1の抵抗値を有する2つの抵抗、第2の抵抗値を有する2つの抵抗を有する当該入力信号調整回路と、当該増幅回路及び当該制御回路に電気的に接続され、当該出力電圧を分圧したものをフィードバック電圧として当該第2の参照電圧発生回路に入力する分圧回路とを有し、当該第1の参照電圧発生回路及び第2の参照電圧発生回路のそれぞれが、ダイオード及び抵抗を含む基準電圧回路であることを特徴とする電源回路に関する。開示される発明の一態様において、当該増幅回路は、DCDCコンバータであることを特徴とする。開示される発明の一態様において、当該増幅回路は、チュークコンバータであることを特徴とする。開示される発明の一態様において、当該増幅回路は、フライバックコンバータであることを特徴とする。開示される発明の一態様において、当該分圧回路と第2の参照電圧発生回路との間に、ボルテージフォロワが設けられていることを特徴とする。開示される発明の一態様において、当該フィードバック電圧は、負電圧であることを特徴とする。開示される発明の一態様により、フィードバック電圧を検知する検知回路において、出力電流が変化せず、出力電圧が変化しない検知回路を得ることができる。また、開示される発明の一態様では、フィードバック電圧を検知する検知回路において、動作温度により出力電圧が変化しない検知回路を得ることができる。また、開示される発明の一態様では、上記の検知回路を有する電源回路を得ることができる。以下、本明細書に開示された発明の実施の態様について、図面を参照して説明する。但し、本明細書に開示された発明は多くの異なる態様で実施することが可能であり、本明細書に開示された発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、以下に示す図面において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。図1に、本実施の形態の電源回路を示す。図1に示す電源回路は、増幅回路121、増幅回路121に電気的に接続された分圧回路133、増幅回路121及び分圧回路133と電気的に接続された制御回路101、増幅回路121及び分圧回路133と電気的に接続された出力端子134を有する。なお図1の電源回路では、増幅回路121として昇降圧型DCDCコンバータを用いている。図1に示す増幅回路121は、コイル122、ダイオード123、トランジスタ124、及び容量125を有している。トランジスタ124のソース又はドレインの一方は、電源電圧VDDが印加される入力端子126と電気的に接続されている。トランジスタ124のソース又はドレインの他方は、コイル122の一方の端子、及びダイオード123の出力端子に電気的に接続されている。トランジスタ124のゲートは、制御回路101のパルス幅変調ドライバ103パルス幅変調:PulseWidthModulationPWMの出力端子に電気的に接続されている。コイル122の一方の端子は、トランジスタ124のソース又はドレインの他方、及びダイオード123の出力端子と電気的に接続されている。コイル122の他方の端子には、電源電圧VDDより低い電源電圧VSS例えば接地電圧GNDが印加されている。ダイオード123の出力端子は、トランジスタ124のソース又はドレインの他方、及びコイル122の一方の端子と電気的に接続されている。ダイオード123の入力端子は、容量125の一方の端子、出力電圧Voutが出力される出力端子134、及び分圧回路133の抵抗131の一方の端子に電気的に接続されている。容量125の一方の端子は、ダイオード123の入力端子、出力端子134、及び分圧回路133の抵抗131の一方の端子に電気的に接続されている。容量125の他方の端子には、電源電圧VDDより低い電源電圧VSS例えば接地電圧GNDが印加されている。図1に示す制御回路101は、パルス幅変調ドライバ103、容量104、三角波発生回路105、誤差増幅回路106誤差増幅回路:エラーアンプともいう、及び検知回路119を有している、検知回路119は、入力信号調整回路102、及び参照電圧発生回路113、参照電圧発生回路114を有している。パルス幅変調ドライバ103の非反転入力端子は、誤差増幅回路106の出力端子及び容量104の一方の端子に電気的に接続されている。パルス幅変調ドライバ103の反転入力端子は、三角波発生回路105に電気的に接続されている。パルス幅変調ドライバ103の出力端子は、増幅回路121のトランジスタ124のゲートに電気的に接続されている。容量104の一方の端子は、パルス幅変調ドライバ103の非反転入力端子及び誤差増幅回路106の出力端子に電気的に接続されている。容量104の他方の端子には、電源電圧VDDより低い電源電圧VSS例えば接地電圧GNDが印加されている。誤差増幅回路106の非反転入力端子は、参照電圧発生回路113の第1の端子及び入力信号調整回路102の抵抗107の一方の端子に電気的に接続されている。誤差増幅回路106の反転入力端子は、入力信号調整回路102のオペアンプ108の出力端子及び抵抗109の一方の端子に電気的に接続されている。誤差増幅回路106の出力端子は、パルス幅変調ドライバ103の非反転入力端子及び容量104の一方の端子に電気的に接続されている。入力信号調整回路102は、抵抗107、オペアンプ108、抵抗109、抵抗111、及び抵抗112を有している。本実施の形態において、抵抗111及び抵抗112の抵抗値は等しい。また抵抗107及び抵抗109の抵抗値は等しい。抵抗111及び抵抗112の抵抗値をそれぞれ抵抗値R1とし、抵抗107及び抵抗109の抵抗値をそれぞれ抵抗値R2とする。抵抗107の一方の端子は、誤差増幅回路106の非反転入力端子及び参照電圧発生回路113の第1の端子に電気的に接続されている。抵抗107の他方の端子は、オペアンプ108の非反転入力端子及び抵抗111の一方の端子に電気的に接続されている。オペアンプ108の非反転入力端子は、抵抗107の他方の端子及び抵抗111の一方の端子に電気的に接続されている。オペアンプ108の反転入力端子は、抵抗109の他方の端子及び抵抗112の一方の端子に電気的に接続されている。オペアンプ108の出力端子は、誤差増幅回路106の反転入力端子及び抵抗109の一方の端子に電気的に接続されている。抵抗111の一方の端子は、抵抗107の他方の端子及びオペアンプ108の非反転入力端子に電気的に接続されている。抵抗111の他方の端子は、参照電圧発生回路113の第2の端子に電気的に接続されており、かつ電源電圧VDDより低い電源電圧VSS例えば接地電圧GNDが印加されている。抵抗112の一方の端子は、オペアンプ108の反転入力端子及び抵抗109の他方の端子に電気的に接続されている。抵抗112の他方の端子は、参照電圧発生回路114の第1の端子に電気的に接続されている。第1の参照電圧発生回路である参照電圧発生回路113の第1の端子は、入力信号調整回路102の抵抗107の一方の端子及び誤差増幅回路106の非反転入力端子に電気的に接続されている。参照電圧発生回路113の第2の端子は、入力信号調整回路102の抵抗111の他方の端子に電気的に接続されており、かつ電源電圧VDDより低い電源電圧VSS例えば接地電圧GNDが印加されている。参照電圧発生回路113の第3の端子は、電源電圧VDDが印加される入力端子115及び参照電圧発生回路114の第2の端子に電気的に接続されている。なお、参照電圧発生回路113及び参照電圧発生回路114の具体的な回路構成の例は、後述する。第2の参照電圧発生回路である参照電圧発生回路114の第1の端子は、入力信号調整回路102の抵抗112の他方の端子に電気的に接続されている。参照電圧発生回路114の第2の端子は、参照電圧発生回路113の第3の端子及び入力端子115に電気的に接続されている。参照電圧発生回路114の第3の端子は、分圧回路133の抵抗131の他方の端子及び抵抗132の一方の端子に電気的に接続されている。また参照電圧発生回路114の第3の端子に、フィードバック電圧Vfbが入力される。分圧回路133は、抵抗131及び抵抗132を有している。抵抗131の一方の端子は、増幅回路121のダイオード123の入力端子、容量125の一方の端子、及び出力端子134に電気的に接続されている。抵抗131の他方の端子は、参照電圧発生回路114の第3の端子及び抵抗132の一方の端子に電気的に接続されている。抵抗132の一方の端子は、抵抗131の他方の端子及び参照電圧発生回路114の第3の端子に電気的に接続されている。抵抗132の他方の端子には、電源電圧VDDより低い電源電圧VSS例えば接地電圧GNDが印加されている。以下に図1に示す電源回路の動作について説明する。増幅回路121の出力電圧Voutは、分圧回路133の抵抗131及び抵抗132の比に応じて分圧される。分圧された出力電圧Voutであるフィードバック電圧Vfbが、参照電圧発生回路114の第3の端子から入力される。参照電圧発生回路113は、第3の端子から入力される電源電圧VDDに基づいて、出力電圧Vrefを出力する。参照電圧発生回路114は、第2の端子から入力された電源電圧VDD、及び第3の端子から入力されたフィードバック電圧Vfbに基づいて、出力電圧Vref-Vfbを出力する。ここで誤差増幅回路106に入力される電圧について述べる。誤差増幅回路106に入力される電圧は、参照電圧発生回路113の第1の端子から出力される出力電圧Vref、及びオペアンプ108の出力端子から出力される電圧Verr_inである。電圧Verr_inは、誤差増幅回路106から出力された電圧が、パルス幅変調ドライバ103、増幅回路121、分圧回路133、参照電圧発生回路114、及び入力信号調整回路102を介して負帰還した電圧である。誤差増幅回路106は、入力される出力電圧Vref及び電圧Verr_inが等しくなるように機能する。また、入力信号調整回路102のオペアンプ108は、反転入力端子及び出力端子が抵抗109を介して接続されている。すなわちオペアンプ108において、出力の一部が入力側に負帰還している。オペアンプ108の出力の一部が入力側に負帰還しているため、オペアンプ108の反転入力端子及び非反転入力端子に入力される電圧は等しくなる。参照電圧発生回路113の出力電圧Vref、参照電圧発生回路114のフィードバック電圧Vfb、抵抗111及び抵抗112の抵抗値R1、並びに、抵抗107及び抵抗109の抵抗値R2を用いると、オペアンプ108の非反転入力端子に入力される電圧は以下の数1となる。またオペアンプ108の反転入力端子に入力される電圧は以下の数2となる。オペアンプ108の反転入力端子及び非反転入力端子に入力される電圧は等しくなるので、数1及び数2は等しい。数3を解くと、数4が得られる。上述のように、誤差増幅回路106は、入力される出力電圧Vref及び電圧Verr_inが等しくなるように機能する。以上より、出力電圧Vrefとフィードバック電圧Vfbが等しいことが示される。以上により、本実施の形態の電源回路において、参照電圧発生回路113、参照電圧発生回路114、及び入力信号調整回路102により構成される検知回路119により、負電圧であるフィードバック電圧Vfbを検知することができる。図2に、バンドギャップリファレンスである、参照電圧発生回路113及び参照電圧発生回路114の具体的な回路構成の一例を示す。図2の参照電圧発生回路113は、オペアンプ141、抵抗142、抵抗143、ダイオード144、抵抗145、ダイオード146を有している。オペアンプ141の非反転入力端子は、抵抗145の一方の端子及びダイオード146の入力端子に電気的に接続されている。オペアンプ141の反転入力端子は、抵抗142の一方の端子及び抵抗143の一方の端子に電気的に接続されている。オペアンプ141の出力端子は、抵抗142の他方の端子及び抵抗145の他方の端子に電気的に接続されている。またオペアンプ141には、端子161から電源電圧VDDが入力される。抵抗142の一方の端子は、オペアンプ141の反転入力端子及び抵抗143の一方の端子に電気的に接続されている。抵抗142の他方の端子は、オペアンプ141の出力端子及び抵抗145の他方の端子に電気的に接続されている。抵抗143の一方の端子は、オペアンプ141の反転入力端子及び抵抗142の一方の端子に電気的に接続されている。抵抗143の他方の端子は、ダイオード144の入力端子に電気的に接続されている。ダイオード144の入力端子は、抵抗143の他方の端子に電気的に接続されている。ダイオード144の出力端子は、ダイオード146の出力端子に電気的に接続されており、かつ電源電圧VDDより低い電源電圧VSS例えば接地電圧GNDが印加されている。抵抗145の一方の端子は、オペアンプ141の非反転入力端子及びダイオード146の入力端子に電気的に接続されている。抵抗145の他方の端子は、オペアンプ141の出力端子及び抵抗142の他方の端子に電気的に接続されている。ダイオード146の入力端子は、オペアンプ141の非反転入力端子及び抵抗145の一方の端子に電気的に接続されている。ダイオード146の出力端子は、ダイオード144の出力端子に電気的に接続されており、かつ電源電圧VDDより低い電源電圧VSS例えば接地電圧GNDが印加されている。参照電圧発生回路114は、オペアンプ151、抵抗152、抵抗153、ダイオード154、抵抗155、ダイオード156を有している。オペアンプ151の非反転入力端子は、抵抗155の一方の端子及びダイオード156の入力端子に電気的に接続されている。オペアンプ151の反転入力端子は、抵抗152の一方の端子及び抵抗153の一方の端子に電気的に接続されている。オペアンプ151の出力端子は、抵抗152の他方の端子及び抵抗155の他方の端子に電気的に接続されている。またオペアンプ151には、端子162から電源電圧VDDが入力される。抵抗152の一方の端子は、オペアンプ151の反転入力端子及び抵抗153の一方の端子に電気的に接続されている。抵抗152の他方の端子は、オペアンプ151の出力端子及び抵抗155の他方の端子に電気的に接続されている。抵抗153の一方の端子は、オペアンプ151の反転入力端子及び抵抗152の一方の端子に電気的に接続されている。抵抗153の他方の端子は、ダイオード154の入力端子に電気的に接続されている。ダイオード154の入力端子は、抵抗153の他方の端子に電気的に接続されている。ダイオード154の出力端子は、ダイオード156の出力端子、分圧回路133の抵抗131の他方の端子、及び抵抗132の一方の端子に電気的に接続されている。抵抗155の一方の端子は、オペアンプ151の非反転入力端子及びダイオード156の入力端子に電気的に接続されている。抵抗155の他方の端子は、オペアンプ151の出力端子及び抵抗152の他方の端子に電気的に接続されている。ダイオード156の入力端子は、オペアンプ151の非反転入力端子及び抵抗155の一方の端子に電気的に接続されている。ダイオード156の出力端子は、ダイオード154の出力端子、分圧回路133の抵抗131の他方の端子、及び抵抗132の一方の端子に電気的に接続されている。参照電圧発生回路113は、バンドギャップの電圧を利用する素子であるダイオードダイオード144及びダイオード146、及び抵抗抵抗143を用いて形成されるバンドギャップリファレンスである。また、参照電圧発生回路114は、バンドギャップの電圧を利用する素子であるダイオードダイオード154及びダイオード156、及び抵抗抵抗153を用いて形成されるバンドギャップリファレンスである。そのため、参照電圧発生回路113の出力電圧Vref、及び参照電圧発生回路114の出力電圧Vref-Vfbが電流によって変化せず、出力安定性がよい。また参照電圧発生回路113及び参照電圧発生回路114がバンドギャップリファレンスであるため、参照電圧発生回路113の出力電圧Vref、及び参照電圧発生回路114の出力電圧Vref-Vfbが、動作温度によって変化せず、出力安定性がよい。なお、参照電圧発生回路113のダイオード144及びダイオード146、並びに参照電圧発生回路114のダイオード154及びダイオード156をそれぞれ、ベースとコレクタが電気的に接続されたPNPバイポーラトランジスタに置き換えが可能である。上述のPNPバイポーラトランジスタもバンドギャップの電圧を利用した素子である。そのため、上述のPNPバイポーラトランジスタを、当該ダイオードと置き換えた参照電圧発生回路は、出力電圧が電流によって変化せず、出力安定性がよいという効果を得られる。また上述のPNPバイポーラトランジスタを、当該ダイオードと置き換えた参照電圧発生回路は、出力電圧が動作温度によって変化せず、出力安定性がよいという効果を得られる。図3に示す電源回路は、図2に示す電源回路において、フィードバック電圧Vfbの入力部にバッファ回路163を配置した電源回路である。図3のバッファ回路163は、オペアンプ164を用いたボルテージフォロワである。ボルテージフォロワは、高入力インピーダンス、低出力インピーダンスであり、入出力の電圧が同じという特徴を有している。そのためボルテージフォロワを配置すると、ボルテージフォロワの前段と後段の干渉を低減することができる。そのため、ボルテージフォロワであるバッファ回路163の前段である分圧回路133の内部抵抗と後段である参照電圧発生回路114の入力抵抗を無視することができる。これにより、電源回路の安定化を図ることができる。オペアンプ164の非反転入力端子は、分圧回路133の抵抗131の他方の端子及び抵抗132の一方の端子に電気的に接続されている。オペアンプ164の反転入力端子は、オペアンプ164の出力端子、参照電圧発生回路114のダイオード154の出力端子、及びダイオード156の出力端子に電気的に接続されている。オペアンプ164の出力端子は、オペアンプ164の反転入力端子、参照電圧発生回路114のダイオード154の出力端子、及びダイオード156の出力端子に電気的に接続されている。図3に示す電源回路では、図2に示す電源回路と同様に、参照電圧発生回路113は、バンドギャップの電圧を利用する素子であるダイオードダイオード144及びダイオード146、及び抵抗抵抗143を用いて形成されるバンドギャップリファレンスである。また、参照電圧発生回路114は、バンドギャップの電圧を利用する素子であるダイオードダイオード154及びダイオード156、及び抵抗抵抗153を用いて形成されるバンドギャップリファレンスである。そのため、参照電圧発生回路113の出力電圧Vref、及び参照電圧発生回路114の出力電圧Vref-Vfbが電流によって変化せず、出力安定性がよい。また参照電圧発生回路113及び参照電圧発生回路114がバンドギャップリファレンスであるため、参照電圧発生回路113の出力電圧Vref、及び参照電圧発生回路114の出力電圧Vref-Vfbが、動作温度によって変化せず、出力安定性がよい。なお、参照電圧発生回路113のダイオード144及びダイオード146、並びに参照電圧発生回路114のダイオード154及びダイオード156をそれぞれ、ベースとコレクタが電気的に接続されたPNPバイポーラトランジスタに置き換えが可能である。上述のPNPバイポーラトランジスタもバンドギャップの電圧を利用した素子である。そのため、上述のPNPバイポーラトランジスタを、当該ダイオードと置き換えた参照電圧発生回路は、出力電圧が電流によって変化せず、出力安定性がよいという効果を得られる。また上述のPNPバイポーラトランジスタを、当該ダイオードと置き換えた参照電圧発生回路は、出力電圧が動作温度によって変化せず、出力安定性がよいという効果を得られる。図4に示す電源回路は、図2に示す電源回路において増幅回路121を増幅回路171に代えた電源回路である。図4に示す増幅回路171は、チュークコンバータCuKコンバータともいうである。なお図4において、図2と同じものは同じ符号で示している。増幅回路171は、コイル172、容量173、トランジスタ174、ダイオード175、コイル176、容量177を有している。コイル172の一方の端子は、電源電圧VDDが印加される入力端子126に電気的に接続されている。コイル172の他方の端子は、トランジスタ174のソース又はドレインの一方及び容量173の一方の端子に電気的に接続されている。容量173の一方の端子は、コイル172の他方の端子及びトランジスタ174のソース又はドレインの一方に電気的に接続されている。容量173の他方の端子は、ダイオード175の入力端子及びコイル176の一方の端子に電気的に接続されている。トランジスタ174のソース又はドレインの一方は、コイル172の他方の端子及び容量173の一方の端子に電気的に接続されている。トランジスタ174のソース又はドレインの他方には、電源電圧VDDより低い電源電圧VSS例えば接地電圧GNDが印加されている。トランジスタ174のゲートは、パルス幅変調ドライバ103の出力端子に電気的に接続されている。ダイオード175の入力端子は、容量173の他方の端子及びコイル176の一方の端子に電気的に接続されている。ダイオード175の出力端子には、電源電圧VDDより低い電源電圧VSS例えば接地電圧GNDが印加されている。コイル176の一方の端子は、容量173の他方の端子及びダイオード175の入力端子に電気的に接続されている。コイル176の他方の端子は、容量177の一方の端子、出力電圧Voutが出力される出力端子134、及び分圧回路133の抵抗131の一方の端子に電気的に接続されている。容量177の一方の端子は、コイル176の他方の端子、出力端子134、及び分圧回路133の抵抗131の一方の端子に電気的に接続されている。容量177の他方の端子には、電源電圧VDDより低い電源電圧VSS例えば接地電圧GNDが印加されている。図4に示す電源回路では、図2に示す電源回路と同様に、参照電圧発生回路113は、バンドギャップの電圧を利用する素子であるダイオードダイオード144及びダイオード146、及び抵抗抵抗143を用いて形成されるバンドギャップリファレンスである。また、参照電圧発生回路114は、バンドギャップの電圧を利用する素子であるダイオードダイオード154及びダイオード156、及び抵抗抵抗153を用いて形成されるバンドギャップリファレンスである。そのため、参照電圧発生回路113の出力電圧Vref、及び参照電圧発生回路114の出力電圧Vref-Vfbが電流によって変化せず、出力安定性がよい。また参照電圧発生回路113及び参照電圧発生回路114がバンドギャップリファレンスであるため、参照電圧発生回路113の出力電圧Vref、及び参照電圧発生回路114の出力電圧Vref-Vfbが、動作温度によって変化せず、出力安定性がよい。なお、参照電圧発生回路113のダイオード144及びダイオード146、並びに参照電圧発生回路114のダイオード154及びダイオード156をそれぞれ、ベースとコレクタが電気的に接続されたPNPバイポーラトランジスタに置き換えが可能である。上述のPNPバイポーラトランジスタもバンドギャップの電圧を利用した素子である。そのため、上述のPNPバイポーラトランジスタを、当該ダイオードと置き換えた参照電圧発生回路は、出力電圧が電流によって変化せず、出力安定性がよいという効果を得られる。また上述のPNPバイポーラトランジスタを、当該ダイオードと置き換えた参照電圧発生回路は、出力電圧が動作温度によって変化せず、出力安定性がよいという効果を得られる。図5に示す電源回路は、図4に示す電源回路において、フィードバック電圧Vfbの入力部にバッファ回路163を配置した電源回路である。図5のバッファ回路163は、オペアンプ164を用いたボルテージフォロワである。ボルテージフォロワは、高入力インピーダンス、低出力インピーダンスであり、入出力の電圧が同じという特徴を有している。そのためボルテージフォロワを配置すると、ボルテージフォロワの前段と後段の干渉を低減することができる。そのため、ボルテージフォロワであるバッファ回路163の前段である分圧回路133の内部抵抗と後段である参照電圧発生回路114の入力抵抗を無視することができる。これにより、電源回路の安定化を図ることができる。オペアンプ164の非反転入力端子は、分圧回路133の抵抗131の他方の端子及び抵抗132の一方の端子に電気的に接続されている。オペアンプ164の反転入力端子は、オペアンプ164の出力端子、参照電圧発生回路114のダイオード154の出力端子、及びダイオード156の出力端子に電気的に接続されている。オペアンプ164の出力端子は、オペアンプ164の反転入力端子、参照電圧発生回路114のダイオード154の出力端子、及びダイオード156の出力端子に電気的に接続されている。図5に示す電源回路では、図2に示す電源回路と同様に、参照電圧発生回路113は、バンドギャップの電圧を利用する素子であるダイオードダイオード144及びダイオード146、及び抵抗抵抗143を用いて形成されるバンドギャップリファレンスである。また、参照電圧発生回路114は、バンドギャップの電圧を利用する素子であるダイオードダイオード154及びダイオード156、及び抵抗抵抗153を用いて形成されるバンドギャップリファレンスである。そのため、参照電圧発生回路113の出力電圧Vref、及び参照電圧発生回路114の出力電圧Vref-Vfbが電流によって変化せず、出力安定性がよい。また参照電圧発生回路113及び参照電圧発生回路114がバンドギャップリファレンスであるため、参照電圧発生回路113の出力電圧Vref、及び参照電圧発生回路114の出力電圧Vref-Vfbが、動作温度によって変化せず、出力安定性がよい。なお、参照電圧発生回路113のダイオード144及びダイオード146、並びに参照電圧発生回路114のダイオード154及びダイオード156をそれぞれ、ベースとコレクタが電気的に接続されたPNPバイポーラトランジスタに置き換えが可能である。上述のPNPバイポーラトランジスタもバンドギャップの電圧を利用した素子である。そのため、上述のPNPバイポーラトランジスタを、当該ダイオードと置き換えた参照電圧発生回路は、出力電圧が電流によって変化せず、出力安定性がよいという効果を得られる。また上述のPNPバイポーラトランジスタを、当該ダイオードと置き換えた参照電圧発生回路は、出力電圧が動作温度によって変化せず、出力安定性がよいという効果を得られる。図6に示す電源回路は、図2に示す電源回路において増幅回路121を増幅回路181に代えた電源回路である。図6に示す増幅回路181は、フライバックコンバータである。なお図6において、図2と同じものは同じ符号で示している。増幅回路181は、コイル182及びコイル183を有するトランス184、トランジスタ185、ダイオード186、容量187を有している。コイル182の一方の端子は、電源電圧VDDが印加される入力端子126に電気的に接続されている。コイル182の他方の端子は、トランジスタ185のソース又はドレインの一方に接続されている。コイル183の一方の端子は、容量187の一方の端子、出力電圧Voutが出力される出力端子134、及び、分圧回路133の抵抗131の一方の端子に電気的に接続されている。コイル183の他方の端子は、ダイオード186の入力端子に電気的に接続されている。トランジスタ185のソース又はドレインの一方は、コイル182の他方の端子に電気的に接続されている。トランジスタ185のソース又はドレインの他方には、電源電圧VDDより低い電源電圧VSS例えば接地電圧GNDが印加されている。トランジスタ185のゲートは、パルス幅変調ドライバ103の出力端子に電気的に接続されている。ダイオード186の入力端子は、コイル183の他方の端子に電気的に接続されている。ダイオード186の出力端子には、電源電圧VDDより低い電源電圧VSS例えば接地電圧GNDが印加されている。容量187の一方の端子は、コイル183の一方の端子、出力端子134、及び、分圧回路133の抵抗131の一方の端子に電気的に接続されている。容量187の他方の端子には、電源電圧VDDより低い電源電圧VSS例えば接地電圧GNDが印加されている。図6に示す電源回路では、図2に示す電源回路と同様に、参照電圧発生回路113は、バンドギャップの電圧を利用する素子であるダイオードダイオード144及びダイオード146、及び抵抗抵抗143を用いて形成されるバンドギャップリファレンスである。また、参照電圧発生回路114は、バンドギャップの電圧を利用する素子であるダイオードダイオード154及びダイオード156、及び抵抗抵抗153を用いて形成されるバンドギャップリファレンスである。そのため、参照電圧発生回路113の出力電圧Vref、及び参照電圧発生回路114の出力電圧Vref-Vfbが電流によって変化せず、出力安定性がよい。また参照電圧発生回路113及び参照電圧発生回路114がバンドギャップリファレンスであるため、参照電圧発生回路113の出力電圧Vref、及び参照電圧発生回路114の出力電圧Vref-Vfbが、動作温度によって変化せず、出力安定性がよい。なお、参照電圧発生回路113のダイオード144及びダイオード146、並びに参照電圧発生回路114のダイオード154及びダイオード156をそれぞれ、ベースとコレクタが電気的に接続されたPNPバイポーラトランジスタに置き換えが可能である。上述のPNPバイポーラトランジスタもバンドギャップの電圧を利用した素子である。そのため、上述のPNPバイポーラトランジスタを、当該ダイオードと置き換えた参照電圧発生回路は、出力電圧が電流によって変化せず、出力安定性がよいという効果を得られる。また上述のPNPバイポーラトランジスタを、当該ダイオードと置き換えた参照電圧発生回路は、出力電圧が動作温度によって変化せず、出力安定性がよいという効果を得られる。図7に示す電源回路は、図6に示す電源回路において、フィードバック電圧Vfbの入力部にバッファ回路163を配置した電源回路である。図7のバッファ回路163は、オペアンプ164を用いたボルテージフォロワである。ボルテージフォロワは、高入力インピーダンス、低出力インピーダンスであり、入出力の電圧が同じという特徴を有している。そのためボルテージフォロワを配置すると、ボルテージフォロワの前段と後段の干渉を低減することができる。そのため、ボルテージフォロワであるバッファ回路163の前段である分圧回路133の内部抵抗と後段である参照電圧発生回路114の入力抵抗を無視することができる。これにより、電源回路の安定化を図ることができる。オペアンプ164の非反転入力端子は、分圧回路133の抵抗131の他方の端子及び抵抗132の一方の端子に電気的に接続されている。オペアンプ164の反転入力端子は、オペアンプ164の出力端子、参照電圧発生回路114のダイオード154の出力端子、及びダイオード156の出力端子に電気的に接続されている。オペアンプ164の出力端子は、オペアンプ164の反転入力端子、参照電圧発生回路114のダイオード154の出力端子、及びダイオード156の出力端子に電気的に接続されている。図7に示す電源回路では、図2に示す電源回路と同様に、参照電圧発生回路113は、バンドギャップの電圧を利用する素子であるダイオードダイオード144及びダイオード146、及び抵抗抵抗143を用いて形成されるバンドギャップリファレンスである。また、参照電圧発生回路114は、バンドギャップの電圧を利用する素子であるダイオードダイオード154及びダイオード156、及び抵抗抵抗153を用いて形成されるバンドギャップリファレンスである。そのため、参照電圧発生回路113の出力電圧Vref、及び参照電圧発生回路114の出力電圧Vref-Vfbが電流によって変化せず、出力安定性がよい。また参照電圧発生回路113及び参照電圧発生回路114がバンドギャップリファレンスであるため、参照電圧発生回路113の出力電圧Vref、及び参照電圧発生回路114の出力電圧Vref-Vfbが、動作温度によって変化せず、出力安定性がよい。なお、参照電圧発生回路113のダイオード144及びダイオード146、並びに参照電圧発生回路114のダイオード154及びダイオード156をそれぞれ、ベースとコレクタが電気的に接続されたPNPバイポーラトランジスタに置き換えが可能である。上述のPNPバイポーラトランジスタもバンドギャップの電圧を利用した素子である。そのため、上述のPNPバイポーラトランジスタを、当該ダイオードと置き換えた参照電圧発生回路は、出力電圧が電流によって変化せず、出力安定性がよいという効果を得られる。また上述のPNPバイポーラトランジスタを、当該ダイオードと置き換えた参照電圧発生回路は、出力電圧が動作温度によって変化せず、出力安定性がよいという効果を得られる。図8に、図2~図7に示す参照電圧発生回路113及び参照電圧発生回路114とは異なる回路構成を有する、参照電圧発生回路191及び参照電圧発生回路192の回路構成を示す。なお、図2~図7の参照電圧発生回路113及び参照電圧発生回路114を、それぞれ参照電圧発生回路191及び参照電圧発生回路192に置き換えることが可能である。第1の参照電圧発生回路である参照電圧発生回路191は、オペアンプ141、抵抗142、抵抗143、ダイオード144、抵抗145、ダイオード146、ダイオード147、ダイオード148を有している。オペアンプ141、抵抗142、抵抗143、ダイオード144、抵抗145の接続については、図2と同様のため、図2の説明を援用する。ダイオード144の入力端子は、抵抗143の他方の端子に電気的に接続されている。ダイオード144の出力端子は、ダイオード147の入力端子に電気的に接続されている。ダイオード146の入力端子は、オペアンプ141の非反転入力端子及び抵抗145の一方の端子に電気的に接続されている。ダイオード146の出力端子は、ダイオード148の入力端子に電気的に接続されている。ダイオード147の入力端子は、ダイオード144の出力端子に電気的に接続されている。ダイオード147の出力端子は、ダイオード148の出力端子に電気的に接続されており、かつ電源電圧VDDより低い電源電圧VSS例えば接地電圧GNDが印加されている。ダイオード148の入力端子は、ダイオードの146の出力端子に電気的に接続されている。ダイオード148の出力端子は、ダイオード147の出力端子に電気的に接続されており、かつ電源電圧VDDより低い電源電圧VSS例えば接地電圧GNDが印加されている。第2の参照電圧発生回路である参照電圧発生回路192は、オペアンプ151、抵抗152、抵抗153、ダイオード154、抵抗155、ダイオード156、ダイオード157、ダイオード158を有している。オペアンプ151、抵抗152、抵抗153、ダイオード154、抵抗155の接続については、図2と同様のため、図2の説明を援用する。ダイオード154の入力端子は、抵抗153の他方の端子に電気的に接続されている。ダイオード154の出力端子は、ダイオード157の入力端子に電気的に接続されている。ダイオード156の入力端子は、オペアンプ151の非反転入力端子及び抵抗155の一方の端子に電気的に接続されている。ダイオード156の出力端子は、ダイオード158の入力端子に電気的に接続されている。ダイオード157の入力端子は、ダイオード154の出力端子に電気的に接続されている。ダイオード157の出力端子は、ダイオード158の出力端子に電気的に接続されており、分圧回路133からのフィードバック電圧Vfbが入力される。ダイオード158の入力端子は、ダイオードの156の出力端子に電気的に接続されている。ダイオード158の出力端子は、ダイオード157の出力端子に電気的に接続されており、分圧回路133からのフィードバック電圧Vfbが入力される。図8に示すように、参照電圧発生回路191では、ダイオード144及びダイオード147、並びにダイオード146及び148を直列に接続している。ダイオードを2つ直列にした場合は、出力電圧はバンドギャップ電圧図2に示す参照電圧発生回路113の出力電圧の2倍となる。また参照電圧発生回路192においても同様の原理で、出力電圧が図2に示す参照電圧発生回路114の出力電圧の2倍となる。図8に示す電源回路において、参照電圧発生回路191は、バンドギャップの電圧を利用する素子であるダイオードダイオード144、ダイオード146、ダイオード147、及びダイオード148、及び抵抗抵抗143を用いて形成されるバンドギャップリファレンスである。また、参照電圧発生回路192は、バンドギャップの電圧を利用する素子であるダイオードダイオード154、ダイオード156、ダイオード157、及びダイオード158、及び抵抗抵抗153を用いて形成されるバンドギャップリファレンスである。そのため、参照電圧発生回路191の出力電圧Vref、及び参照電圧発生回路192の出力電圧Vref-Vfbが電流によって変化せず、出力安定性がよい。また参照電圧発生回路191及び参照電圧発生回路192がバンドギャップリファレンスであるため、参照電圧発生回路191の出力電圧Vref、及び参照電圧発生回路192の出力電圧Vref-Vfbが、動作温度によって変化せず、出力安定性がよい。なお、参照電圧発生回路191のダイオード144、ダイオード146、ダイオード147、及びダイオード148、並びに参照電圧発生回路192のダイオード154、ダイオード156、ダイオード157、及びダイオード158をそれぞれ、ベースとコレクタが電気的に接続されたPNPバイポーラトランジスタに置き換えが可能である。上述のPNPバイポーラトランジスタもバンドギャップの電圧を利用した素子である。そのため、上述のPNPバイポーラトランジスタを、当該ダイオードと置き換えた参照電圧発生回路は、出力電圧が電流によって変化せず、出力安定性がよいという効果を得られる。また上述のPNPバイポーラトランジスタを、当該ダイオードと置き換えた参照電圧発生回路は、出力電圧が動作温度によって変化せず、出力安定性がよいという効果を得られる。図9に、図2~図7に示す参照電圧発生回路113及び参照電圧発生回路114とは異なる回路構成を有する、参照電圧発生回路193及び参照電圧発生回路194の回路構成を示す。なお、図2~図7の参照電圧発生回路113及び参照電圧発生回路114を、それぞれ参照電圧発生回路193及び参照電圧発生回路194に置き換えることが可能である。第1の参照電圧発生回路である参照電圧発生回路193は、端子201、pチャネル型トランジスタ202、抵抗203、オペアンプ204、端子208、pチャネル型トランジスタ209、抵抗205、抵抗206、ダイオード207、端子211、pチャネル型トランジスタ212、抵抗213、抵抗214、ダイオード215を有している。pチャネル型トランジスタ202のソース又はドレインの一方は、電源電圧VDDが印加される端子201、pチャネル型トランジスタ202のゲート、オペアンプ204の出力端子、pチャネル型トランジスタ209のゲート、pチャネル型トランジスタ209のソース又はドレインの一方、電源電圧VDDが印加される端子208、pチャネル型トランジスタ212のゲート、pチャネル型トランジスタ212のソース又はドレインの一方、電源電圧VDDが印加される端子211に電気的に接続されている。pチャネル型トランジスタ202のソース又はドレインの他方は、入力信号調整回路102、抵抗203の一方の端子に電気的に接続されている。pチャネル型トランジスタ202のゲートは、pチャネル型トランジスタ202のソース又はドレインの一方、電源電圧VDDが印加される端子201、オペアンプ204の出力端子、pチャネル型トランジスタ209のゲート、pチャネル型トランジスタ209のソース又はドレインの一方、電源電圧VDDが印加される端子208、pチャネル型トランジスタ212のゲート、pチャネル型トランジスタ212のソース又はドレインの一方、電源電圧VDDが印加される端子211に電気的に接続されている。抵抗203の一方の端子は、pチャネル型トランジスタ202のソース又はドレインの他方、入力信号調整回路102に電気的に接続されている。抵抗203の他方の端子には、電源電圧VDDより低い電源電圧VSS例えば接地電圧GNDが印加されている。オペアンプ204の非反転入力端子は、pチャネル型トランジスタ212のソース又はドレインの他方、抵抗213の一方の端子、抵抗214の一方の端子に電気的に接続されている。オペアンプ204の反転入力端子は、pチャネル型トランジスタ209のソース又はドレインの他方、抵抗205の一方の端子、抵抗206の一方の端子に電気的に接続されている。オペアンプ204の出力端子は、pチャネル型トランジスタ202のゲート、pチャネル型トランジスタ202のソース又はドレインの一方、電源電圧VDDが印加される端子201、pチャネル型トランジスタ209のゲート、pチャネル型トランジスタ209のソース又はドレインの一方、電源電圧VDDが印加される端子208、pチャネル型トランジスタ212のゲート、pチャネル型トランジスタ212のソース又はドレインの一方、電源電圧VDDが印加される端子211に電気的に接続されている。pチャネル型トランジスタ209のソース又はドレインの一方は、電源電圧VDDが印加される端子208、pチャネル型トランジスタ209のゲート、pチャネル型トランジスタ202のゲート、pチャネル型トランジスタ202のソース又はドレインの一方、電源電圧VDDが印加される端子201、オペアンプ204の出力端子、pチャネル型トランジスタ212のゲート、pチャネル型トランジスタ212のソース又はドレインの一方、電源電圧VDDが印加される端子211に電気的に接続されている。pチャネル型トランジスタ209のソース又はドレインの他方は、オペアンプ204の反転入力端子、抵抗205の一方の端子、抵抗206の一方の端子に電気的に接続されている。pチャネル型トランジスタ209のゲートは、pチャネル型トランジスタ209のソース又はドレインの一方、電源電圧VDDが印加される端子208、pチャネル型トランジスタ202のゲート、pチャネル型トランジスタ202のソース又はドレインの一方、電源電圧VDDが印加される端子201、オペアンプ204の出力端子、pチャネル型トランジスタ212のゲート、pチャネル型トランジスタ212のソース又はドレインの一方、電源電圧VDDが印加される端子211に電気的に接続されている。抵抗205の一方の端子は、オペアンプ204の反転入力端子、pチャネル型トランジスタ209のソース又はドレインの他方、抵抗206の一方の端子に電気的に接続されている。抵抗205の他方の端子には、電源電圧VDDより低い電源電圧VSS例えば接地電圧GNDが印加されている。抵抗206の一方の端子は、pチャネル型トランジスタ209のソース又はドレインの他方、オペアンプ204の反転入力端子、抵抗205の一方の端子に電気的に接続されている。抵抗206の他方の端子は、ダイオード207の入力端子に電気的に接続されている。ダイオード207の入力端子は、抵抗206の他方の端子に電気的に接続されている。ダイオード207の出力端子には、電源電圧VDDより低い電源電圧VSS例えば接地電圧GNDが印加されている。pチャネル型トランジスタ212のソース又はドレインの一方は、pチャネル型トランジスタ212のゲート、電源電圧VDDが印加される端子211、pチャネル型トランジスタ202のゲート、pチャネル型トランジスタ202のソース又はドレインの一方、電源電圧VDDが印加される端子201、オペアンプ204の出力端子、pチャネル型トランジスタ209のゲート、pチャネル型トランジスタ209のソース又はドレインの一方、電源電圧VDDが印加される端子208に電気的に接続されている。pチャネル型トランジスタ212のソース又はドレインの他方は、オペアンプ204の非反転入力端子、抵抗213の一方の端子、抵抗214の一方の端子に電気的に接続されている。pチャネル型トランジスタ212のゲートは、pチャネル型トランジスタ212のソース又はドレインの一方、電源電圧VDDが印加される端子211、pチャネル型トランジスタ202のゲート、pチャネル型トランジスタ202のソース又はドレインの一方、電源電圧VDDが印加される端子201、オペアンプ204の出力端子、pチャネル型トランジスタ209のゲート、pチャネル型トランジスタ209のソース又はドレインの一方、電源電圧VDDが印加される端子208に電気的に接続されている。抵抗213の一方の端子は、pチャネル型トランジスタ212のソース又はドレインの他方、オペアンプ204の非反転入力端子、抵抗214の一方の端子に電気的に接続されている。抵抗213の他方の端子には、電源電圧VDDより低い電源電圧VSS例えば接地電圧GNDが印加されている。抵抗214の一方の端子は、pチャネル型トランジスタ212のソース又はドレインの他方、オペアンプ204の非反転入力端子、抵抗213の一方の端子に電気的に接続されている。抵抗214の他方の端子は、ダイオード215の入力端子に電気的に接続されている。ダイオード215の入力端子は、抵抗214の他方の端子に電気的に接続されている。ダイオード215の出力端子には、電源電圧VDDより低い電源電圧VSS例えば接地電圧GNDが印加されている。第2の参照電圧発生回路である参照電圧発生回路194は、端子221、pチャネル型トランジスタ222、抵抗223、オペアンプ224、端子228、pチャネル型トランジスタ229、抵抗225、抵抗226、ダイオード227、端子231、pチャネル型トランジスタ232、抵抗233、抵抗234、ダイオード235を有している。pチャネル型トランジスタ222のソース又はドレインの一方は、電源電圧VDDが印加される端子221、pチャネル型トランジスタ222のゲート、オペアンプ224の出力端子、pチャネル型トランジスタ229のゲート、pチャネル型トランジスタ229のソース又はドレインの一方、電源電圧VDDが印加される端子228、pチャネル型トランジスタ232のゲート、pチャネル型トランジスタ232のソース又はドレインの一方、電源電圧VDDが印加される端子231に電気的に接続されている。pチャネル型トランジスタ222のソース又はドレインの他方は、入力信号調整回路102、抵抗223の一方の端子に電気的に接続されている。pチャネル型トランジスタ222のゲートは、pチャネル型トランジスタ222のソース又はドレインの一方、電源電圧VDDが印加される端子221、オペアンプ224の出力端子、pチャネル型トランジスタ229のゲート、pチャネル型トランジスタ229のソース又はドレインの一方、電源電圧VDDが印加される端子228、pチャネル型トランジスタ232のゲート、pチャネル型トランジスタ232のソース又はドレインの一方、電源電圧VDDが印加される端子231に電気的に接続されている。抵抗223の一方の端子は、pチャネル型トランジスタ222のソース又はドレインの他方、入力信号調整回路102に電気的に接続されている。抵抗223の他方の端子は、抵抗225の他方の端子、ダイオード227の出力端子、抵抗233の他方の端子、ダイオード235の出力端子に電気的に接続されており、分圧回路133からのフィードバック電圧Vfbが入力される。オペアンプ224の非反転入力端子は、pチャネル型トランジスタ232のソース又はドレインの他方、抵抗233の一方の端子、抵抗234の一方の端子に電気的に接続されている。オペアンプ224の反転入力端子は、pチャネル型トランジスタ229のソース又はドレインの他方、抵抗225の一方の端子、抵抗226の一方の端子に電気的に接続されている。オペアンプ224の出力端子は、pチャネル型トランジスタ222のゲート、pチャネル型トランジスタ222のソース又はドレインの一方、電源電圧VDDが印加される端子221、pチャネル型トランジスタ229のゲート、pチャネル型トランジスタ229のソース又はドレインの一方、電源電圧VDDが印加される端子228、pチャネル型トランジスタ232のゲート、pチャネル型トランジスタ232のソース又はドレインの一方、電源電圧VDDが印加される端子231に電気的に接続されている。pチャネル型トランジスタ229のソース又はドレインの一方は、pチャネル型トランジスタ229のゲート、電源電圧VDDが印加される端子228、pチャネル型トランジスタ222のゲート、pチャネル型トランジスタ222のソース又はドレインの一方、電源電圧VDDが印加される端子221、オペアンプ224の出力端子、pチャネル型トランジスタ232のゲート、pチャネル型トランジスタ232のソース又はドレインの一方、電源電圧VDDが印加される端子231に電気的に接続されている。pチャネル型トランジスタ229のソース又はドレインの他方は、オペアンプ224の反転入力端子、抵抗225の一方の端子、抵抗226の一方の端子に電気的に接続されている。pチャネル型トランジスタ229のゲートは、pチャネル型トランジスタ229のソース又はドレインの一方、電源電圧VDDが印加される端子228、pチャネル型トランジスタ222のゲート、pチャネル型トランジスタ222のソース又はドレインの一方、電源電圧VDDが印加される端子221、オペアンプ224の出力端子、pチャネル型トランジスタ232のゲート、pチャネル型トランジスタ232のソース又はドレインの一方、電源電圧VDDが印加される端子231に電気的に接続されている。抵抗225の一方の端子は、オペアンプ224の反転入力端子、pチャネル型トランジスタ229のソース又はドレインの他方、抵抗226の一方の端子に電気的に接続されている。抵抗225の他方の端子は、抵抗223の他方の端子、ダイオード227の出力端子、抵抗233の他方の端子、ダイオード235の出力端子に電気的に接続されており、分圧回路133からのフィードバック電圧Vfbが入力される。抵抗226の一方の端子は、pチャネル型トランジスタ229のソース又はドレインの他方、オペアンプ224の反転入力端子、抵抗225の一方の端子に電気的に接続されている。抵抗226の他方の端子は、ダイオード227の入力端子に電気的に接続されている。ダイオード227の入力端子は、抵抗226の他方の端子に電気的に接続されている。ダイオード227の出力端子は、抵抗223の他方の端子、抵抗225の他方の端子、抵抗233の他方の端子、ダイオード235の出力端子に電気的に接続されており、分圧回路133からのフィードバック電圧Vfbが入力される。pチャネル型トランジスタ232のソース又はドレインの一方は、pチャネル型トランジスタ232のゲート、電源電圧VDDが印加される端子231、pチャネル型トランジスタ222のゲート、pチャネル型トランジスタ222のソース又はドレインの一方、電源電圧VDDが印加される端子221、オペアンプ224の出力端子、pチャネル型トランジスタ229のゲート、pチャネル型トランジスタ229のソース又はドレインの一方、電源電圧VDDが印加される端子228に電気的に接続されている。pチャネル型トランジスタ232のソース又はドレインの他方は、オペアンプ224の非反転入力端子、抵抗233の一方の端子、抵抗234の一方の端子に電気的に接続されている。pチャネル型トランジスタ232のゲートは、pチャネル型トランジスタ232のソース又はドレインの一方、電源電圧VDDが印加される端子231、pチャネル型トランジスタ222のゲート、pチャネル型トランジスタ222のソース又はドレインの一方、電源電圧VDDが印加される端子221、オペアンプ224の出力端子、pチャネル型トランジスタ229のゲート、pチャネル型トランジスタ229のソース又はドレインの一方、電源電圧VDDが印加される端子228に電気的に接続されている。抵抗233の一方の端子は、pチャネル型トランジスタ232のソース又はドレインの他方、オペアンプ224の非反転入力端子、抵抗234の一方の端子に電気的に接続されている。抵抗233の他方の端子は、抵抗223の他方の端子、抵抗225の他方の端子、ダイオード227の出力端子、ダイオード235の出力端子に電気的に接続されており、分圧回路133からのフィードバック電圧Vfbが入力される。抵抗234の一方の端子は、pチャネル型トランジスタ232のソース又はドレインの他方、オペアンプ224の非反転入力端子、抵抗233の一方の端子に電気的に接続されている。抵抗234の他方の端子は、ダイオード235の入力端子に電気的に接続されている。ダイオード235の入力端子は、抵抗234の他方の端子に電気的に接続されている。ダイオード235の出力端子は、抵抗223の他方の端子、抵抗225の他方の端子、ダイオード227の出力端子、抵抗233の他方の端子に電気的に接続されており、分圧回路133からのフィードバック電圧Vfbが入力される。図9に示す電源回路において、参照電圧発生回路193は、バンドギャップの電圧を利用する素子であるダイオードダイオード207及びダイオード215、及び抵抗抵抗203、抵抗205、抵抗206、抵抗213、抵抗214を用いて形成されるバンドギャップリファレンスである。また、参照電圧発生回路194は、バンドギャップの電圧を利用する素子であるダイオードダイオード227及びダイオード235、及び抵抗抵抗223、抵抗225、抵抗226、抵抗233、抵抗234を用いて形成されるバンドギャップリファレンスである。そのため、参照電圧発生回路193の出力電圧Vref、及び参照電圧発生回路194の出力電圧Vref-Vfbが電流によって変化せず、出力安定性がよい。また参照電圧発生回路193及び参照電圧発生回路194がバンドギャップリファレンスであるため、参照電圧発生回路193の出力電圧Vref、及び参照電圧発生回路194の出力電圧Vref-Vfbが、動作温度によって変化せず、出力安定性がよい。なお、参照電圧発生回路193のダイオード207及びダイオード215、並びに参照電圧発生回路194のダイオード227及びダイオード235をそれぞれ、ベースとコレクタが電気的に接続されたPNPバイポーラトランジスタに置き換えが可能である。上述のPNPバイポーラトランジスタもバンドギャップの電圧を利用した素子である。そのため、上述のPNPバイポーラトランジスタを、当該ダイオードと置き換えた参照電圧発生回路は、出力電圧が電流によって変化せず、出力安定性がよいという効果を得られる。また上述のPNPバイポーラトランジスタを、当該ダイオードと置き換えた参照電圧発生回路は、出力電圧が動作温度によって変化せず、出力安定性がよいという効果を得られる。図10に、図2~図7に示す参照電圧発生回路113及び参照電圧発生回路114とは異なる回路構成を有する、参照電圧発生回路195及び参照電圧発生回路196の回路構成を示す。なお、図2~図7の参照電圧発生回路113及び参照電圧発生回路114を、それぞれ参照電圧発生回路195及び参照電圧発生回路196に置き換えることが可能である。第1の参照電圧発生回路である参照電圧発生回路195は、端子241、pチャネル型トランジスタ242、抵抗243、ダイオード244、端子245、pチャネル型トランジスタ246、nチャネル型トランジスタ247、抵抗248、ダイオード249、端子251、pチャネル型トランジスタ252、nチャネル型トランジスタ253、ダイオード254を有している。pチャネル型トランジスタ242のソース又はドレインの一方は、電源電圧VDDが印加される端子241、pチャネル型トランジスタ242のゲート、pチャネル型トランジスタ246のゲート、pチャネル型トランジスタ246のソース又はドレインの一方、電源電圧VDDが印加される端子245、pチャネル型トランジスタ252のゲート、pチャネル型トランジスタ252のソース又はドレインの一方、電源電圧VDDが印加される端子251、pチャネル型トランジスタ252のソース又はドレインの他方、nチャネル型トランジスタ253のソース又はドレインの一方に電気的に接続されている。pチャネル型トランジスタ242のソース又はドレインの他方は、入力信号調整回路102、抵抗243の一方の端子に電気的に接続されている。pチャネル型トランジスタ242のゲートは、pチャネル型トランジスタ242のソース又はドレインの一方、電源電圧VDDが印加される端子241、pチャネル型トランジスタ246のゲート、pチャネル型トランジスタ246のソース又はドレインの一方、電源電圧VDDが印加される端子245、pチャネル型トランジスタ252のゲート、pチャネル型トランジスタ252のソース又はドレインの一方、電源電圧VDDが印加される端子251、pチャネル型トランジスタ252のソース又はドレインの他方、nチャネル型トランジスタ253のソース又はドレインの一方に電気的に接続されている。抵抗243の一方の端子は、pチャネル型トランジスタ242のソース又はドレインの他方、入力信号調整回路102に電気的に接続されている。抵抗243の他方の端子は、ダイオード244の入力端子に電気的に接続されている。ダイオード244の入力端子は、抵抗243の他方の端子に電気的に接続されている。ダイオード244の出力端子には、電源電圧VDDより低い電源電圧VSS例えば接地電圧GNDが印加されている。pチャネル型トランジスタ246のソース又はドレインの一方は、電源電圧VDDが印加される端子245、pチャネル型トランジスタ246のゲート、pチャネル型トランジスタ242のゲート、pチャネル型トランジスタ242のソース又はドレインの一方、電源電圧VDDが印加される端子241、pチャネル型トランジスタ252のゲート、pチャネル型トランジスタ252のソース又はドレインの一方、電源電圧VDDが印加される端子251、pチャネル型トランジスタ252のソース又はドレインの他方、nチャネル型トランジスタ253のソース又はドレインの一方に電気的に接続されている。pチャネル型トランジスタ246のソース又はドレインの他方は、nチャネル型トランジスタ247のソース又はドレインの一方、nチャネル型トランジスタ247のゲート、nチャネル型トランジスタ253のゲートに電気的に接続され、かつ電源電圧VDDより低い電源電圧VSS例えば接地電圧GNDが印加されている。pチャネル型トランジスタ246のゲートは、pチャネル型トランジスタ246のソース又はドレインの一方、電源電圧VDDが印加される端子245、pチャネル型トランジスタ242のゲート、pチャネル型トランジスタ242のソース又はドレインの一方、電源電圧VDDが印加される端子241、pチャネル型トランジスタ252のゲート、pチャネル型トランジスタ252のソース又はドレインの一方、電源電圧VDDが印加される端子251、pチャネル型トランジスタ252のソース又はドレインの他方、nチャネル型トランジスタ253のソース又はドレインの一方に電気的に接続されている。nチャネル型トランジスタ247のソース又はドレインの一方は、nチャネル型トランジスタ247のゲート、pチャネル型トランジスタ246のソース又はドレインの他方、nチャネル型トランジスタ253のゲートに電気的に接続され、かつ電源電圧VDDより低い電源電圧VSS例えば接地電圧GNDが印加されている。nチャネル型トランジスタ247のソース又はドレインの他方は、抵抗248の一方の端子に電気的に接続されている。nチャネル型トランジスタ247のゲートは、nチャネル型トランジスタ247のソース又はドレインの一方、pチャネル型トランジスタ246のソース又はドレインの他方、nチャネル型トランジスタ253のゲートに電気的に接続され、かつ電源電圧VDDより低い電源電圧VSS例えば接地電圧GNDが印加されている。抵抗248の一方の端子は、nチャネル型トランジスタ247のソース又はドレインの他方に電気的に接続されている。抵抗248の他方の端子は、ダイオード249の入力端子に電気的に接続されている。ダイオード249の入力端子は、抵抗248の他方の端子に電気的に接続されている。ダイオード249の出力端子には、電源電圧VDDより低い電源電圧VSS例えば接地電圧GNDが印加されている。pチャネル型トランジスタ252のソース又はドレインの一方は、pチャネル型トランジスタ252のゲート、電源電圧VDDが印加される端子251、pチャネル型トランジスタ252のソース又はドレインの他方、pチャネル型トランジスタ242のゲート、pチャネル型トランジスタ242のソース又はドレインの一方、電源電圧VDDが印加される端子241、pチャネル型トランジスタ246のソース又はドレインの一方、電源電圧VDDが印加される端子245、pチャネル型トランジスタ246のゲート、nチャネル型トランジスタ253のソース又はドレインの一方に電気的に接続されている。pチャネル型トランジスタ252のソース又はドレインの他方は、pチャネル型トランジスタ252のソース又はドレインの一方、pチャネル型トランジスタ252のゲート、電源電圧VDDが印加される端子251、pチャネル型トランジスタ242のゲート、pチャネル型トランジスタ242のソース又はドレインの一方、電源電圧VDDが印加される端子241、pチャネル型トランジスタ246のソース又はドレインの一方、電源電圧VDDが印加される端子245、pチャネル型トランジスタ246のゲート、nチャネル型トランジスタ253のソース又はドレインの一方に電気的に接続されている。nチャネル型トランジスタ253のソース又はドレインの一方は、pチャネル型トランジスタ242のゲート、pチャネル型トランジスタ242のソース又はドレインの一方、電源電圧VDDが印加される端子241、pチャネル型トランジスタ246のソース又はドレインの一方、電源電圧VDDが印加される端子245、pチャネル型トランジスタ246のゲート、pチャネル型トランジスタ252のゲート、pチャネル型トランジスタ252のソース又はドレインの一方、電源電圧VDDが印加される端子251、pチャネル型トランジスタ252のソース又はドレインの他方に電気的に接続されている。nチャネル型トランジスタ253のソース又はドレインの他方は、ダイオード254の入力端子に電気的に接続されている。nチャネル型トランジスタ253のゲートは、nチャネル型トランジスタ247のソース又はドレインの一方、nチャネル型トランジスタ247のゲート、pチャネル型トランジスタ246のソース又はドレインの他方に電気的に接続され、かつ電源電圧VDDより低い電源電圧VSS例えば接地電圧GNDが印加されている。ダイオード254の入力端子は、nチャネル型トランジスタ253のソース又はドレインの他方に電気的に接続されている。ダイオード254の出力端子には、電源電圧VDDより低い電源電圧VSS例えば接地電圧GNDが印加されている。第2の参照電圧発生回路である参照電圧発生回路196は、端子261、pチャネル型トランジスタ262、抵抗263、ダイオード264、端子265、pチャネル型トランジスタ266、nチャネル型トランジスタ267、抵抗268、ダイオード269、端子271、pチャネル型トランジスタ272、nチャネル型トランジスタ273、ダイオード274を有している。pチャネル型トランジスタ262のソース又はドレインの一方は、電源電圧VDDが印加される端子261、pチャネル型トランジスタ262のゲート、pチャネル型トランジスタ266のゲート、pチャネル型トランジスタ266のソース又はドレインの一方、電源電圧VDDが印加される端子265、pチャネル型トランジスタ272のゲート、pチャネル型トランジスタ272のソース又はドレインの一方、電源電圧VDDが印加される端子271、pチャネル型トランジスタ272のソース又はドレインの他方、nチャネル型トランジスタ273のソース又はドレインの一方に電気的に接続されている。pチャネル型トランジスタ262のソース又はドレインの他方は、入力信号調整回路102、抵抗263の一方の端子に電気的に接続されている。pチャネル型トランジスタ262のゲートは、pチャネル型トランジスタ262のソース又はドレインの一方、電源電圧VDDが印加される端子261、pチャネル型トランジスタ266のゲート、pチャネル型トランジスタ266のソース又はドレインの一方、電源電圧VDDが印加される端子265、pチャネル型トランジスタ272のゲート、pチャネル型トランジスタ272のソース又はドレインの一方、電源電圧VDDが印加される端子271、pチャネル型トランジスタ272のソース又はドレインの他方、nチャネル型トランジスタ273のソース又はドレインの一方に電気的に接続されている。抵抗263の一方の端子は、pチャネル型トランジスタ262のソース又はドレインの他方、入力信号調整回路102に電気的に接続されている。抵抗263の他方の端子は、ダイオード264の入力端子に電気的に接続されている。ダイオード264の入力端子は、抵抗263の他方の端子に電気的に接続されている。ダイオード264の出力端子は、ダイオード269の出力端子、ダイオード274の出力端子に電気的に接続されており、分圧回路133からのフィードバック電圧Vfbが入力される。pチャネル型トランジスタ266のソース又はドレインの一方は、電源電圧VDDが印加される端子265、pチャネル型トランジスタ266のゲート、pチャネル型トランジスタ262のゲート、pチャネル型トランジスタ262のソース又はドレインの一方、電源電圧VDDが印加される端子261、pチャネル型トランジスタ272のゲート、pチャネル型トランジスタ272のソース又はドレインの一方、電源電圧VDDが印加される端子271、pチャネル型トランジスタ272のソース又はドレインの他方、nチャネル型トランジスタ273のソース又はドレインの一方に電気的に接続されている。pチャネル型トランジスタ266のソース又はドレインの他方は、nチャネル型トランジスタ267のソース又はドレインの一方、nチャネル型トランジスタ267のゲート、nチャネル型トランジスタ273のゲートに電気的に接続され、かつ電源電圧VDDより低い電源電圧VSS例えば接地電圧GNDが印加されている。pチャネル型トランジスタ266のゲートは、pチャネル型トランジスタ266のソース又はドレインの一方、電源電圧VDDが印加される端子265、pチャネル型トランジスタ262のゲート、pチャネル型トランジスタ262のソース又はドレインの一方、電源電圧VDDが印加される端子261、pチャネル型トランジスタ272のゲート、pチャネル型トランジスタ272のソース又はドレインの一方、電源電圧VDDが印加される端子271、pチャネル型トランジスタ272のソース又はドレインの他方、nチャネル型トランジスタ273のソース又はドレインの一方に電気的に接続されている。nチャネル型トランジスタ267のソース又はドレインの一方は、nチャネル型トランジスタ267のゲート、pチャネル型トランジスタ266のソース又はドレインの他方、nチャネル型トランジスタ273のゲートに電気的に接続され、かつ電源電圧VDDより低い電源電圧VSS例えば接地電圧GNDが印加されている。nチャネル型トランジスタ267のソース又はドレインの他方は、抵抗268の一方の端子に電気的に接続されている。nチャネル型トランジスタ267のゲートは、nチャネル型トランジスタ267のソース又はドレインの一方、pチャネル型トランジスタ266のソース又はドレインの他方、nチャネル型トランジスタ273のゲートに電気的に接続され、かつ電源電圧VDDより低い電源電圧VSS例えば接地電圧GNDが印加されている。抵抗268の一方の端子は、nチャネル型トランジスタ267のソース又はドレインの他方に電気的に接続されている。抵抗268の他方の端子は、ダイオード269の入力端子に電気的に接続されている。ダイオード269の入力端子は、抵抗268の他方の端子に電気的に接続されている。ダイオード269の出力端子は、ダイオード264の出力端子、ダイオード274の出力端子に電気的に接続されており、分圧回路133からのフィードバック電圧Vfbが入力される。pチャネル型トランジスタ272のソース又はドレインの一方は、pチャネル型トランジスタ272のゲート、電源電圧VDDが印加される端子271、pチャネル型トランジスタ272のソース又はドレインの他方、pチャネル型トランジスタ262のゲート、pチャネル型トランジスタ262のソース又はドレインの一方、電源電圧VDDが印加される端子261、pチャネル型トランジスタ266のゲート、pチャネル型トランジスタ266のソース又はドレインの一方、電源電圧VDDが印加される端子265、nチャネル型トランジスタ273のソース又はドレインの一方に電気的に接続されている。pチャネル型トランジスタ272のソース又はドレインの他方は、pチャネル型トランジスタ272のソース又はドレインの一方、pチャネル型トランジスタ272のゲート、電源電圧VDDが印加される端子271、pチャネル型トランジスタ262のゲート、電源電圧VDDが印加される端子261、pチャネル型トランジスタ262のソース又はドレインの一方、pチャネル型トランジスタ266のソース又はドレインの一方、電源電圧VDDが印加される端子265、pチャネル型トランジスタ266のゲート、nチャネル型トランジスタ273のソース又はドレインの一方に電気的に接続されている。nチャネル型トランジスタ273のソース又はドレインの一方は、pチャネル型トランジスタ262のゲート、pチャネル型トランジスタ262のソース又はドレインの一方、電源電圧VDDが印加される端子261、pチャネル型トランジスタ266のゲート、pチャネル型トランジスタ266のソース又はドレインの一方、電源電圧VDDが印加される端子265、pチャネル型トランジスタ272のゲート、pチャネル型トランジスタ272のソース又はドレインの一方、電源電圧VDDが印加される端子271、pチャネル型トランジスタ272のソース又はドレインの他方に電気的に接続されている。nチャネル型トランジスタ273のソース又はドレインの他方は、ダイオード274の入力端子に電気的に接続されている。nチャネル型トランジスタ273のゲートは、nチャネル型トランジスタ267のソース又はドレインの一方、nチャネル型トランジスタ267のゲート、pチャネル型トランジスタ266のソース又はドレインの他方に電気的に接続され、かつ電源電圧VDDより低い電源電圧VSS例えば接地電圧GNDが印加されている。ダイオード274の入力端子は、nチャネル型トランジスタ273のソース又はドレインの他方に電気的に接続されている。ダイオード274の出力端子は、ダイオード264の出力端子、ダイオード269の出力端子に電気的に接続されており、分圧回路133からのフィードバック電圧Vfbが入力される。図10に示す電源回路において、参照電圧発生回路195は、バンドギャップの電圧を利用する素子であるダイオードダイオード244、ダイオード249、及びダイオード254、及び抵抗抵抗243及び抵抗248を用いて形成されるバンドギャップリファレンスである。また、参照電圧発生回路196は、バンドギャップの電圧を利用する素子であるダイオードダイオード264、ダイオード269、及びダイオード274、及び抵抗抵抗263及び抵抗268を用いて形成されるバンドギャップリファレンスである。そのため、参照電圧発生回路195の出力電圧Vref、及び参照電圧発生回路196の出力電圧Vref-Vfbが電流によって変化せず、出力安定性がよい。また参照電圧発生回路195及び参照電圧発生回路196がバンドギャップリファレンスであるため、参照電圧発生回路195の出力電圧Vref、及び参照電圧発生回路196の出力電圧Vref-Vfbが、動作温度によって変化せず、出力安定性がよい。なお、参照電圧発生回路195のダイオード244、ダイオード249、及びダイオード254、並びに参照電圧発生回路196のダイオード264、ダイオード269、及びダイオード274をそれぞれ、ベースとコレクタが電気的に接続されたPNPバイポーラトランジスタに置き換えが可能である。上述のPNPバイポーラトランジスタもバンドギャップの電圧を利用した素子である。そのため、上述のPNPバイポーラトランジスタを、当該ダイオードと置き換えた参照電圧発生回路は、出力電圧が電流によって変化せず、出力安定性がよいという効果を得られる。また上述のPNPバイポーラトランジスタを、当該ダイオードと置き換えた参照電圧発生回路は、出力電圧が動作温度によって変化せず、出力安定性がよいという効果を得られる。図11に、図2~図7に示す参照電圧発生回路113及び参照電圧発生回路114とは異なる回路構成を有する、参照電圧発生回路197及び参照電圧発生回路198の回路構成を示す。なお、図2~図7の参照電圧発生回路113及び参照電圧発生回路114を、それぞれ参照電圧発生回路197及び参照電圧発生回路198に置き換えることが可能である。第1の参照電圧発生回路である参照電圧発生回路197は、端子301、pチャネル型トランジスタ302、抵抗303、端子304、pチャネル型トランジスタ305、nチャネル型トランジスタ306、抵抗307、抵抗308、ダイオード309、端子311、pチャネル型トランジスタ312、nチャネル型トランジスタ313、ダイオード314、抵抗315を有している。pチャネル型トランジスタ302のソース又はドレインの一方は、電源電圧VDDが印加される端子301、pチャネル型トランジスタ302のゲート、pチャネル型トランジスタ305のゲート、pチャネル型トランジスタ305のソース又はドレインの一方、電源電圧VDDが印加される端子304、pチャネル型トランジスタ312のゲート、pチャネル型トランジスタ312のソース又はドレインの一方、電源電圧VDDが印加される端子311、pチャネル型トランジスタ312のソース又はドレインの他方、nチャネル型トランジスタ313のソース又はドレインの一方に電気的に接続されている。pチャネル型トランジスタ302のソース又はドレインの他方は、入力信号調整回路102、抵抗303の一方の端子に電気的に接続されている。pチャネル型トランジスタ302のゲートは、pチャネル型トランジスタ302のソース又はドレインの一方、電源電圧VDDが印加される端子301、pチャネル型トランジスタ305のゲート、pチャネル型トランジスタ305のソース又はドレインの一方、電源電圧VDDが印加される端子304、pチャネル型トランジスタ312のゲート、pチャネル型トランジスタ312のソース又はドレインの一方、電源電圧VDDが印加される端子311、pチャネル型トランジスタ312のソース又はドレインの他方、nチャネル型トランジスタ313のソース又はドレインの一方に電気的に接続されている。抵抗303の一方の端子は、pチャネル型トランジスタ302のソース又はドレインの他方、入力信号調整回路102に電気的に接続されている。抵抗303の他方の端子には、電源電圧VDDより低い電源電圧VSS例えば接地電圧GNDが印加されている。pチャネル型トランジスタ305のソース又はドレインの一方は、pチャネル型トランジスタ305のゲート、電源電圧VDDが印加される端子304、pチャネル型トランジスタ302のゲート、pチャネル型トランジスタ302のソース又はドレインの一方、電源電圧VDDが印加される端子301、pチャネル型トランジスタ312のゲート、pチャネル型トランジスタ312のソース又はドレインの一方、電源電圧VDDが印加される端子311、pチャネル型トランジスタ312のソース又はドレインの他方、nチャネル型トランジスタ313のソース又はドレインの一方に電気的に接続されている。pチャネル型トランジスタ305のソース又はドレインの他方は、nチャネル型トランジスタ306のソース又はドレインの一方、nチャネル型トランジスタ306のゲート、nチャネル型トランジスタ313のゲートに電気的に接続され、かつ電源電圧VDDより低い電源電圧VSS例えば接地電圧GNDが印加されている。pチャネル型トランジスタ305のゲートは、pチャネル型トランジスタ305のソース又はドレインの一方、電源電圧VDDが印加される端子304、pチャネル型トランジスタ302のゲート、pチャネル型トランジスタ302のソース又はドレインの一方、電源電圧VDDが印加される端子301、pチャネル型トランジスタ312のゲート、pチャネル型トランジスタ312のソース又はドレインの一方、電源電圧VDDが印加される端子311、pチャネル型トランジスタ312のソース又はドレインの他方、nチャネル型トランジスタ313のソース又はドレインの一方に電気的に接続されている。nチャネル型トランジスタ306のソース又はドレインの一方は、nチャネル型トランジスタ306のゲート、pチャネル型トランジスタ305のソース又はドレインの他方、nチャネル型トランジスタ313のゲートに電気的に接続され、かつ電源電圧VDDより低い電源電圧VSS例えば接地電圧GNDが印加されている。nチャネル型トランジスタ306のソース又はドレインの他方は、抵抗307の一方の端子、抵抗308の一方の端子に電気的に接続されている。nチャネル型トランジスタ306のゲートは、nチャネル型トランジスタ306のソース又はドレインの一方、pチャネル型トランジスタ305のソース又はドレインの他方、nチャネル型トランジスタ313のゲートに電気的に接続され、かつ電源電圧VDDより低い電源電圧VSS例えば接地電圧GNDが印加されている。抵抗307の一方の端子は、nチャネル型トランジスタ306のソース又はドレインの他方、抵抗308の一方の端子に電気的に接続されている。抵抗307の他方の端子には、電源電圧VDDより低い電源電圧VSS例えば接地電圧GNDが印加されている。抵抗308の一方の端子は、nチャネル型トランジスタ306のソース又はドレインの他方、抵抗307の一方の端子に電気的に接続されている。抵抗308の他方の端子は、ダイオード309の入力端子に電気的に接続されている。ダイオード309の入力端子は、抵抗308の他方の端子に電気的に接続されている。ダイオード309の出力端子には、電源電圧VDDより低い電源電圧VSS例えば接地電圧GNDが印加されている。pチャネル型トランジスタ312のソース又はドレインの一方は、pチャネル型トランジスタ312のゲート、電源電圧VDDが印加される端子311、pチャネル型トランジスタ312のソース又はドレインの他方、pチャネル型トランジスタ302のゲート、pチャネル型トランジスタ302のソース又はドレインの一方、電源電圧VDDが印加される端子301、pチャネル型トランジスタ305のゲート、pチャネル型トランジスタ305のソース又はドレインの一方、電源電圧VDDが印加される端子304、nチャネル型トランジスタ313のソース又はドレインの一方に電気的に接続されている。pチャネル型トランジスタ312のソース又はドレインの他方は、pチャネル型トランジスタ312のソース又はドレインの一方、pチャネル型トランジスタ312のゲート、電源電圧VDDが印加される端子311、pチャネル型トランジスタ302のゲート、pチャネル型トランジスタ302のソース又はドレインの一方、電源電圧VDDが印加される端子301、pチャネル型トランジスタ305のソース又はドレインの一方、pチャネル型トランジスタ305のゲート、電源電圧VDDが印加される端子304、nチャネル型トランジスタ313のソース又はドレインの一方に電気的に接続されている。pチャネル型トランジスタ312のゲートは、pチャネル型トランジスタ312のソース又はドレインの他方、pチャネル型トランジスタ312のソース又はドレインの一方、電源電圧VDDが印加される端子311、pチャネル型トランジスタ302のゲート、pチャネル型トランジスタ302のソース又はドレインの一方、電源電圧VDDが印加される端子301、pチャネル型トランジスタ305のゲート、pチャネル型トランジスタ305のソース又はドレインの一方、電源電圧VDDが印加される端子304、nチャネル型トランジスタ313のソース又はドレインの一方に電気的に接続されている。nチャネル型トランジスタ313のソース又はドレインの一方は、pチャネル型トランジスタ302のゲート、pチャネル型トランジスタ302のソース又はドレインの一方、電源電圧VDDが印加される端子301、pチャネル型トランジスタ305のゲート、pチャネル型トランジスタ305のソース又はドレインの一方、電源電圧VDDが印加される端子304、pチャネル型トランジスタ312のソース又はドレインの他方、pチャネル型トランジスタ312のゲート、pチャネル型トランジスタ312のソース又はドレインの一方、電源電圧VDDが印加される端子311に電気的に接続されている。nチャネル型トランジスタ313のソース又はドレインの他方は、ダイオード314の入力端子、抵抗315の一方の端子に電気的に接続されている。nチャネル型トランジスタ313のゲートは、nチャネル型トランジスタ306のソース又はドレインの一方、nチャネル型トランジスタ306のゲート、pチャネル型トランジスタ305のソース又はドレインの他方に電気的に接続され、かつには、電源電圧VDDより低い電源電圧VSS例えば接地電圧GNDが印加されている。ダイオード314の入力端子は、nチャネル型トランジスタ313のソース又はドレインの他方、抵抗315の一方の端子に電気的に接続されている。ダイオード314の出力端子には、電源電圧VDDより低い電源電圧VSS例えば接地電圧GNDが印加されている。抵抗315の一方の端子は、ダイオード314の入力端子、nチャネル型トランジスタ313のソース又はドレインの他方に電気的に接続されている。抵抗315の他方の端子には、電源電圧VDDより低い電源電圧VSS例えば接地電圧GNDが印加されている。第2の参照電圧発生回路である参照電圧発生回路198は、端子321、pチャネル型トランジスタ322、抵抗323、端子324、pチャネル型トランジスタ325、nチャネル型トランジスタ326、抵抗327、抵抗328、ダイオード329、端子331、pチャネル型トランジスタ332、nチャネル型トランジスタ333、ダイオード334、抵抗335を有している。pチャネル型トランジスタ322のソース又はドレインの一方は、電源電圧VDDが印加される端子321、pチャネル型トランジスタ322のゲート、pチャネル型トランジスタ325のゲート、pチャネル型トランジスタ325のソース又はドレインの一方、電源電圧VDDが印加される端子324、pチャネル型トランジスタ332のゲート、pチャネル型トランジスタ332のソース又はドレインの一方、電源電圧VDDが印加される端子331、pチャネル型トランジスタ332のソース又はドレインの他方、nチャネル型トランジスタ333のソース又はドレインの一方に電気的に接続されている。pチャネル型トランジスタ322のソース又はドレインの他方は、入力信号調整回路102、抵抗323の一方の端子に電気的に接続されている。pチャネル型トランジスタ322のゲートは、pチャネル型トランジスタ322のソース又はドレインの一方、電源電圧VDDが印加される端子321、pチャネル型トランジスタ325のゲート、pチャネル型トランジスタ325のソース又はドレインの一方、電源電圧VDDが印加される端子324、pチャネル型トランジスタ332のゲート、pチャネル型トランジスタ332のソース又はドレインの一方、電源電圧VDDが印加される端子331、pチャネル型トランジスタ332のソース又はドレインの他方、nチャネル型トランジスタ333のソース又はドレインの一方に電気的に接続されている。抵抗323の一方の端子は、pチャネル型トランジスタ322のソース又はドレインの他方、入力信号調整回路102に電気的に接続されている。抵抗323の他方の端子は、抵抗327の他方の端子、ダイオード329の出力端子、ダイオード334の出力端子、抵抗335の他方の端子と電気的に接続されており、分圧回路133からのフィードバック電圧Vfbが入力される。pチャネル型トランジスタ325のソース又はドレインの一方は、pチャネル型トランジスタ325のゲート、電源電圧VDDが印加される端子324、pチャネル型トランジスタ322のゲート、pチャネル型トランジスタ322のソース又はドレインの一方、電源電圧VDDが印加される端子321、pチャネル型トランジスタ332のゲート、pチャネル型トランジスタ332のソース又はドレインの一方、電源電圧VDDが印加される端子331、pチャネル型トランジスタ332のソース又はドレインの他方、nチャネル型トランジスタ333のソース又はドレインの一方に電気的に接続されている。pチャネル型トランジスタ325のソース又はドレインの他方は、nチャネル型トランジスタ326のソース又はドレインの一方、nチャネル型トランジスタ326のゲート、nチャネル型トランジスタ333のゲートに電気的に接続され、かつ電源電圧VDDより低い電源電圧VSS例えば接地電圧GNDが印加されている。pチャネル型トランジスタ325のゲートは、pチャネル型トランジスタ325のソース又はドレインの一方、電源電圧VDDが印加される端子324、pチャネル型トランジスタ322のゲート、pチャネル型トランジスタ322のソース又はドレインの一方、電源電圧VDDが印加される端子321、pチャネル型トランジスタ332のゲート、pチャネル型トランジスタ332のソース又はドレインの一方、電源電圧VDDが印加される端子331、pチャネル型トランジスタ332のソース又はドレインの他方、nチャネル型トランジスタ333のソース又はドレインの一方に電気的に接続されている。nチャネル型トランジスタ326のソース又はドレインの一方は、nチャネル型トランジスタ326のゲート、pチャネル型トランジスタ325のソース又はドレインの他方、nチャネル型トランジスタ333のゲートに電気的に接続され、かつ電源電圧VDDより低い電源電圧VSS例えば接地電圧GNDが印加されている。nチャネル型トランジスタ326のソース又はドレインの他方は、抵抗327の一方の端子、抵抗328の一方の端子に電気的に接続されている。nチャネル型トランジスタ326のゲートは、nチャネル型トランジスタ326のソース又はドレインの一方、pチャネル型トランジスタ325のソース又はドレインの他方、nチャネル型トランジスタ333のゲートに電気的に接続され、かつ電源電圧VDDより低い電源電圧VSS例えば接地電圧GNDが印加されている。抵抗327の一方の端子は、nチャネル型トランジスタ326のソース又はドレインの他方、抵抗328の一方の端子に電気的に接続されている。抵抗327の他方の端子は、抵抗323の他方の端子、ダイオード329の出力端子、ダイオード334の出力端子、抵抗335の他方の端子と電気的に接続されており、分圧回路133からのフィードバック電圧Vfbが入力される。抵抗328の一方の端子は、nチャネル型トランジスタ326のソース又はドレインの他方、抵抗327の一方の端子に電気的に接続されている。抵抗328の他方の端子は、ダイオード329の入力端子に電気的に接続されている。ダイオード329の入力端子は、抵抗328の他方の端子に電気的に接続されている。ダイオード329の出力端子は、抵抗323の他方の端子、抵抗327の他方の端子、ダイオード334の出力端子、抵抗335の他方の端子と電気的に接続されており、分圧回路133からのフィードバック電圧Vfbが入力される。pチャネル型トランジスタ332のソース又はドレインの一方は、pチャネル型トランジスタ332のゲート、電源電圧VDDが印加される端子331、pチャネル型トランジスタ322のゲート、pチャネル型トランジスタ332のソース又はドレインの他方、pチャネル型トランジスタ322のソース又はドレインの一方、電源電圧VDDが印加される端子321、pチャネル型トランジスタ325のゲート、pチャネル型トランジスタ325のソース又はドレインの一方、電源電圧VDDが印加される端子324、nチャネル型トランジスタ333のソース又はドレインの一方に電気的に接続されている。pチャネル型トランジスタ332のソース又はドレインの他方は、pチャネル型トランジスタ332のソース又はドレインの一方、pチャネル型トランジスタ332のゲート、電源電圧VDDが印加される端子331、pチャネル型トランジスタ322のゲート、pチャネル型トランジスタ322のソース又はドレインの一方、電源電圧VDDが印加される端子321、pチャネル型トランジスタ325のゲート、pチャネル型トランジスタ325のソース又はドレインの一方、電源電圧VDDが印加される端子324、nチャネル型トランジスタ333のソース又はドレインの一方に電気的に接続されている。pチャネル型トランジスタ332のゲートは、pチャネル型トランジスタ332のソース又はドレインの他方、pチャネル型トランジスタ332のソース又はドレインの一方、電源電圧VDDが印加される端子331、pチャネル型トランジスタ322のゲート、pチャネル型トランジスタ322のソース又はドレインの一方、電源電圧VDDが印加される端子321、pチャネル型トランジスタ325のゲート、pチャネル型トランジスタ325のソース又はドレインの一方、電源電圧VDDが印加される端子324、nチャネル型トランジスタ333のソース又はドレインの一方に電気的に接続されている。nチャネル型トランジスタ333のソース又はドレインの一方は、pチャネル型トランジスタ322のゲート、pチャネル型トランジスタ322のソース又はドレインの一方、電源電圧VDDが印加される端子321、pチャネル型トランジスタ325のゲート、pチャネル型トランジスタ325のソース又はドレインの一方、電源電圧VDDが印加される端子324、pチャネル型トランジスタ332のゲート、pチャネル型トランジスタ332のソース又はドレインの一方、電源電圧VDDが印加される端子331、pチャネル型トランジスタ332のソース又はドレインの他方に電気的に接続されている。nチャネル型トランジスタ333のソース又はドレインの他方は、ダイオード334の入力端子、抵抗335の一方の端子に電気的に接続されている。nチャネル型トランジスタ333のゲートは、nチャネル型トランジスタ326のソース又はドレインの一方、nチャネル型トランジスタ326のゲート、pチャネル型トランジスタ325のソース又はドレインの他方に電気的に接続され、かつ電源電圧VDDより低い電源電圧VSS例えば接地電圧GNDが印加されている。ダイオード334の入力端子は、nチャネル型トランジスタ333のソース又はドレインの他方、抵抗335の一方の端子に電気的に接続されている。ダイオード334の出力端子は、抵抗323の他方の端子、抵抗327の他方の端子、ダイオード329の出力端子、抵抗335の他方の端子と電気的に接続されており、分圧回路133からのフィードバック電圧Vfbが入力される。抵抗335の一方の端子は、ダイオード334の入力端子、nチャネル型トランジスタ333のソース又はドレインの他方に電気的に接続されている。抵抗335の他方の端子は、抵抗323の他方の端子、抵抗327の他方の端子、ダイオード329の出力端子、ダイオード334の出力端子と電気的に接続されており、分圧回路133からのフィードバック電圧Vfbが入力される。図11に示す電源回路において、参照電圧発生回路197は、バンドギャップの電圧を利用する素子であるダイオードダイオード309及びダイオード314、及び抵抗抵抗303、抵抗307、抵抗308、及び抵抗315を用いて形成されるバンドギャップリファレンスである。また、参照電圧発生回路198は、バンドギャップの電圧を利用する素子であるダイオードダイオード329及びダイオード334、及び抵抗抵抗323、抵抗327、抵抗328、及び抵抗335を用いて形成されるバンドギャップリファレンスである。そのため、参照電圧発生回路197の出力電圧Vref、及び参照電圧発生回路198の出力電圧Vref-Vfbが電流によって変化せず、出力安定性がよい。また参照電圧発生回路197及び参照電圧発生回路198がバンドギャップリファレンスであるため、参照電圧発生回路197の出力電圧Vref、及び参照電圧発生回路198の出力電圧Vref-Vfbが、動作温度によって変化せず、出力安定性がよい。なお、参照電圧発生回路197のダイオード309及びダイオード314、並びに参照電圧発生回路198のダイオード329及びダイオード334をそれぞれ、ベースとコレクタが電気的に接続されたPNPバイポーラトランジスタに置き換えが可能である。上述のPNPバイポーラトランジスタもバンドギャップの電圧を利用した素子である。そのため、上述のPNPバイポーラトランジスタを、当該ダイオードと置き換えた参照電圧発生回路は、出力電圧が電流によって変化せず、出力安定性がよいという効果を得られる。また上述のPNPバイポーラトランジスタを、当該ダイオードと置き換えた参照電圧発生回路は、出力電圧が動作温度によって変化せず、出力安定性がよいという効果を得られる。以上、本実施の形態により、フィードバック電圧を検知する検知回路において、出力電流が変化せず、出力電圧が変化しない検知回路を得ることができる。また、本実施の形態では、フィードバック電圧を検知する検知回路において、動作温度により出力電圧が変化しない検知回路を得るができる。また、本実施の形態、上記の検知回路を有する電源回路を得ることができる。