"発振信号を増幅する反転増幅回路と、前記反転増幅回路の入力と前記反転増幅回路の出力との間に挿入される帰還抵抗回路と、前記反転増幅回路の入力又は出力に接続される静電気保護回路と、印加電圧に応じて容量値が変化する前記静電気保護回路の電圧依存特性をキャンセルする容量値補償回路とを含むことを特徴とする発振回路。請求項1において、前記容量値補償回路は、前記静電気保護回路と並列に接続され、印加電圧が高くなるほど容量値が大きくなる電圧依存特性を有することを特徴とする発振回路。請求項1又は2において、前記容量値補償回路は、MOSMetalOxideSemiconductor容量であることを特徴とする発振回路。請求項3において、前記MOS容量は、デプレッション型のMOSトランジスターにより構成されることを特徴とする発振回路。請求項3において、前記MOS容量は、前記静電気保護回路の電圧依存特性をキャンセルするように、個別にドーピングしたMOSトランジスターにより構成されることを特徴とする発振回路。請求項1乃至5のいずれかにおいて、前記反転増幅回路の入力又は出力に接続される容量を含むことを特徴とする発振回路。請求項6において、前記容量は、PIPPolyInsulatorPoly容量又はMIMMetalInsulatorMetal容量であることを特徴とする発振回路。請求項1乃至7のいずれかにおいて、前記反転増幅回路は、インバーター回路であることを特徴とする発振回路。請求項1乃至8のいずれかにおいて、前記反転増幅回路の動作電圧として定電圧を供給する定電圧発生回路を含むことを特徴とする発振回路。請求項1乃至7のいずれかにおいて、前記反転増幅回路は、ソースに所定電位が接続され、ゲートに前記発振信号が供給され、ドレインから前記発振信号に対応した出力信号が出力されるMOSトランジスターとを含み、前記MOSトランジスターのドレインに、電流源が接続されることを特徴とする発振回路。請求項1乃至10のいずれか記載の発振回路と、前記反転増幅回路の入力と前記反転増幅回路の出力との間に挿入される振動子とを含むことを特徴とする電子機器。ところで、この種の発振回路は、集積回路装置内に設けられることが一般的である。この場合、振動子は、集積回路装置の外部に設けられ、集積回路装置内に設けられた接続端子を介して、発振回路を構成する反転増幅回路などに接続される。集積回路装置内では、静電気破壊を防止する目的で、接続端子に接続され例えば静電気保護ダイオードにより構成される静電気保護回路が設けられる。静電気保護回路は、PN接合を有するため、静電気保護回路の印加電圧に応じてPN接合部分の空乏層が広がったり狭くなったりして、発振動作に寄与する負荷容量の容量値が変動してしまうという問題がある。このような発振動作に寄与する負荷容量の容量値の変動は、発振周波数の変動を招く。しかしながら、特許文献1に開示された技術では、高電圧域では容量値の変化が小さく、低電圧域では容量値の変化が大きい電圧依存性を有するMOS容量を用いる点が開示されているに過ぎない。従って、特許文献1に開示された技術を単純に用いたとしても、静電気保護回路の印加電圧に応じた負荷容量の容量値の変動を抑えることができず、安定した発振周波数を実現することができないという問題がある。また、特許文献2に開示された技術により発振回路の動作電圧を定電圧にしたとしても、静電気保護回路の印加電圧に応じた負荷容量の容量値の変動を招き、発振周波数が変動するという問題がある。本発明は、以上のような技術的課題に鑑みてなされたものである。本発明の幾つかの態様によれば、発振動作に寄与する負荷容量の容量値の変動を抑え、安定した発振周波数を実現する発振回路、及びこれを含んで構成される電子機器などを提供することができる。1本発明の第1の態様は、発振回路が、発振信号を増幅する反転増幅回路と、前記反転増幅回路の入力と前記反転増幅回路の出力との間に挿入される帰還抵抗回路と、前記反転増幅回路の入力又は出力に接続される静電気保護回路と、印加電圧に応じて容量値が変化する前記静電気保護回路の電圧依存特性をキャンセルする容量値補償回路とを含む。本態様においては、反転増幅回路と、この反転増幅回路の入力と出力との間に挿入される帰還抵抗回路とを有する発振回路において、発振ノードに静電気保護回路が接続される場合に、容量値補償回路を接続するようにした。ここで、静電気保護回路はPN接合部を有し、印加電圧に応じてPN接合部の空乏層が広がったり狭くなったりして容量値が変化する電圧依存特性を有している。この静電気保護回路において変動する容量は、発振回路の発振動作の負荷容量の一部となり、発振周波数の変動を招く。そこで、上記の容量値補償回路を接続して、静電気保護回路の電圧依存特性をキャンセルすることで、発振動作に寄与する負荷容量の容量値の変動を抑え、安定した発振周波数を実現する発振回路を提供することができるようになる。2本発明の第2の態様に係る発振回路では、第1の態様において、前記容量値補償回路は、前記静電気保護回路と並列に接続され、印加電圧が高くなるほど容量値が大きくなる電圧依存特性を有する。本態様において、静電気保護回路は、その印加電圧が高くなるほど容量値が小さくなる電圧依存特性を有している。そこで、静電気保護回路と並列に、容量値補償回路の印加電圧が高くなるほど容量値が大きくなる電圧依存特性を有する容量値補償回路を設けるようにした。この結果、静電気保護回路及び容量値補償回路により、印加電圧が変化しても容量値の変動をなくしたり、或いは無視できる程度に軽減したりすることができ、安定した周波数での発振を実現する発振回路を提供することができるようになる。なお、容量値補償回路の電圧依存特性は、少なくとも所定の動作電圧範囲内において、上記のように印加電圧が高くなるほど容量値が大きくなるものであればよい。3本発明の第3の態様に係る発振回路では、第1の態様又は第2の態様において、前記容量値補償回路は、MOSMetalOxideSemiconductor容量である。本態様によれば、容量値補償回路としてMOS容量を採用するようにしたので、既存の製造工程により、安価で、発振動作に寄与する負荷容量の容量値の変動を抑え、安定した発振周波数を実現する発振回路を提供することができるようになる。4本発明の第4の態様に係る発振回路では、第3の態様において、前記MOS容量は、デプレッション型のMOSトランジスターにより構成される。本態様によれば、デプレッション型のMOSトランジスターにより構成されるMOS容量により静電気保護回路の電圧依存特性をキャンセルするようにしたので、印加電圧の変動に対応する容量値の変動をより一層小さくすることができるようになる。5本発明の第5の態様に係る発振回路では、第3の態様において、前記MOS容量は、前記静電気保護回路の電圧依存特性をキャンセルするように、個別にドーピングしたMOSトランジスターにより構成される。本態様によれば、個別にドーピングしたMOSトランジスターにより構成されるMOS容量により静電気保護回路の電圧依存特性をキャンセルするようにしたので、印加電圧の変動に対応する容量値の変動をより一層小さくすることができるようになる。6本発明の第6の態様に係る発振回路は、第1の態様乃至第5の態様のいずれかにおいて、前記反転増幅回路の入力又は出力に接続される容量を含む。本態様によれば、反転増幅回路の入力又は出力に容量を接続するようにしたので、発振回路の負荷容量の一部として用い、静電気保護回路の電圧依存特性にかかわらず所望の発振周波数で安定して発振を行う発振回路を提供することができるようになる。7本発明の第7の態様に係る発振回路では、第6の態様において、前記容量は、PIPPolyInsulatorPoly容量又はMIMMetalInsulatorMetal容量である。本態様によれば、反転増幅回路の入力又は出力に容量をPIP容量又はMIM容量により構成するようにしたので、該容量の電圧依存特性をほとんど無視できるようになり、静電気保護回路の電圧依存特性を精度よくキャンセルことができれば、発振動作に寄与する負荷容量の容量値の変動を精度よく抑えることができるようになる。この結果、高精度で、安定した発振周波数を実現する発振回路を提供することができるようになる。8本発明の第8の態様に係る発振回路では、第1の態様乃至第7の態様のいずれかにおいて、前記反転増幅回路は、インバーター回路である。本態様によれば、上記の効果に加えて、簡素な構成の発振回路を提供することができるようになる。9本発明の第9の態様に係る発振回路は、第1の態様乃至第8の態様のいずれかにおいて、前記反転増幅回路の動作電圧として定電圧を供給する定電圧発生回路を含む。本態様によれば、反転増幅回路の動作電圧を定電圧で動作させるようにしたので、上記の効果に加えて、より一層安定した発振周波数を実現する発振回路を提供することができるようになる。10本発明の第10の態様に係る発振回路では、第1の態様乃至第7の態様のいずれかにおいて、前記反転増幅回路は、ソースに所定電位が接続され、ゲートに前記発振信号が供給され、ドレインから前記発振信号に対応した出力信号が出力されるMOSトランジスターとを含み、前記MOSトランジスターのドレインに、電流源が接続される。本態様によれば、反転増幅回路を、MOSトランジスターにおいて定電流で発振信号を増幅する構成としたので、発振回路の負性抵抗を一定に制御しやすくできるようになる。これにより、上記の効果に加えて、より一層安定した周波数での発振を行う発振回路を提供することができるようになる。11本発明の第11の態様は、電子機器が、第1の態様乃至第10の態様のいずれか記載の発振回路と、前記反転増幅回路の入力と前記反転増幅回路の出力との間に挿入される振動子とを含む。本態様によれば、発振動作に寄与する負荷容量の容量値の変動を抑え、安定した発振周波数を実現する発振回路から発振信号に基づいて動作する電子機器を提供することができるようになる。以下、本発明の実施の形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成のすべてが本発明の課題を解決するために必須の構成要件であるとは限らない。第1の実施形態図1に、本発明の第1の実施形態における発振回路の構成例を示す。この発振回路は、集積回路装置内に設けられ、接続端子を介して外部の振動子に接続される構成を有している。発振回路10は、第1の接続端子T1と、第2の接続端子T2と、インバーター回路12と、帰還抵抗回路14と、定電圧発生回路16と、容量C11,C12と、静電気保護回路Cd1,Cd2と、容量値補償回路C21,C22とを備えている。図1では、静電気保護回路Cd1,Cd2は、静電気保護ダイオードにより構成される例を表している。また、図1では、容量値補償回路C21,C22は、MOS容量により構成される例を表している。発振回路10の外部には、振動子20が設けられる。振動子20の一端は、第1の接続端子T1に接続され、振動子20の他端は、第2の接続端子T2に接続される。インバーター回路12の入力は第1の接続端子T1に接続され、インバーター回路12の出力は第2の接続端子T2に接続される。インバーター回路12は、反転増幅回路として発振信号を増幅する。このようなインバーター回路12は、NMOSトランジスター及びPMOSトランジスターにより構成される公知のインバーター回路である。すなわち、PMOSトランジスターのソースが電源電位に接続され、NMOSトランジスターのソースが接地電位に接続される。PMOSトランジスターのドレイン及びNMOSトランジスターのドレインが接続され、インバーター回路12の出力となる。PMOSトランジスターのゲート及びNMOSトランジスターのゲートが、インバーター回路12の入力となる。帰還抵抗回路14は、インバーター回路12の入力と出力との間に挿入される。帰還抵抗回路14は、インバーター回路12の出力をインバーター回路12の入力に帰還させることで、インバーター回路にアンプとして動作可能なバイアスを与える。定電圧発生回路16は、安定化電圧Vregを発生する。安定化電圧Vregは、インバーター回路12の電源電圧として供給され、インバーター回路12を一定の動作電圧で動作させる。第1の接続端子T1インバーター回路12の入力には、容量C11及び容量値補償回路C21の各々の一端が接続される。また、第1の接続端子T1には、静電気保護回路Cd1の一端静電気保護ダイオードのカソード側が接続される。容量C11、容量値補償回路C21、及び静電気保護回路Cd1の他端静電気保護ダイオードのアノード側は、接地電位に接続される。図1では、容量値補償回路C21としてのMOS容量を構成するNMOSトランジスターのゲートが第1の接続端子T1に接続され、該NMOSトランジスターのソース及びドレインが接地電位に接続される。容量C11は、公知のPIPPolyInsulatorPoly容量又は公知のMIMMetalInsulatorMetal容量により構成され、印加電圧が変化しても容量値の変化が無視できる程度に小さい容量素子である。静電気保護回路Cd1は、静電気破壊を防止するための公知の構成を有し、PN接合部を有する。静電気保護回路Cd1は、印加電圧に応じてPN接合部の空乏層が広がったり狭くなったりして容量値が変化する。具体的には、静電気保護回路Cd1は、その印加電圧が高くなるほど容量値が小さくなる電圧依存特性を有している。容量値補償回路C21は、静電気保護回路Cd1の電圧依存特性をキャンセルする。具体的には、容量値補償回路C21は、静電気保護回路Cd1と並列に接続され、少なくとも所定の動作電圧範囲内において容量値補償回路C21の印加電圧が高くなるほど容量値が大きくなる電圧依存特性を有している。従って、静電気保護回路Cd1及び容量値補償回路C21により、印加電圧が変化しても容量値の変動をなくしたり、或いは無視できる程度に軽減したりすることができるようになる。第2の接続端子T2インバーター回路12の出力には、容量C12及び容量値補償回路C22の各々の一端が接続される。また、第2の接続端子T2には、静電気保護回路Cd2の一端静電気保護ダイオードのカソード側が接続される。容量C12、容量値補償回路C22、及び静電気保護回路Cd2の他端静電気保護ダイオードのアノード側は、接地電位に接続される。図1では、容量値補償回路C22としてのMOS容量を構成するNMOSトランジスターのゲートが第2の接続端子T2に接続され、該NMOSトランジスターのソース及びドレインが接地電位に接続される。容量C12は、公知のPIP容量又は公知のMIM容量により構成され、印加電圧が変化しても容量値の変化が無視できる程度に小さい容量素子である。静電気保護回路Cd2は、静電気破壊を防止するための公知の構成を有し、PN接合部を有する。静電気保護回路Cd2は、印加電圧に応じてPN接合部の空乏層が広がったり狭くなったりして容量値が変化する。具体的には、静電気保護回路Cd2は、その印加電圧が高くなるほど容量値が小さくなる電圧依存特性を有している。容量値補償回路C22は、静電気保護回路Cd2の電圧依存特性をキャンセルする。具体的には、容量値補償回路C22は、静電気保護回路Cd2と並列に接続され、少なくとも所定の動作電圧範囲内において容量値補償回路C22の印加電圧が高くなるほど容量値が大きくなる電圧依存特性を有している。従って、静電気保護回路Cd2及び容量値補償回路C22により、印加電圧が変化しても容量値の変動をなくしたり、或いは無視できる程度に軽減したりすることができるようになる。図1において、容量C11,C12の各々の容量値は異なっていてもよい。また、静電気保護回路Cd1,Cd2は、同様の構成を有しており、各々の電圧依存特性は同様である。従って、静電気保護回路Cd1の電圧依存特性をキャンセルする容量値補償回路C21の構成は、静電気保護回路Cd2の電圧依存特性をキャンセルする容量値補償回路C22の構成と同様とすることができる。以上のような構成を有する発振回路10は、インバーター回路12によって増幅された発振信号により振動子20を駆動する。このとき、増幅された発振信号を帰還抵抗回路14によりインバーター回路12の入力に帰還させながら、発振ノードに接続される負荷容量の充電と放電を行って、所望の発振周波数で発振を継続するようになっている。ここで、第1の実施形態における発振回路10と対比するために、第1の実施形態の比較例について説明する。図2に、第1の実施形態の比較例における発振回路の構成例を示す。図2において、図1と同様の部分には同一符号を付し、適宜説明を省略する。図2の発振回路もまた、図1と同様に、集積回路装置内に設けられ、接続端子を介して外部の振動子に接続される構成を有している。発振回路10aは、第1の接続端子T1と、第2の接続端子T2と、インバーター回路12と、帰還抵抗回路14と、定電圧発生回路16と、容量C11,C12と、静電気保護回路Cd1,Cd2とを備えている。すなわち、発振回路10aは、発振回路10の構成に対して容量値補償回路C21,C22が省略された構成を有している。発振回路10aは、インバーター回路12によって増幅された発振信号により振動子20を駆動する。このとき、増幅された発振信号を帰還抵抗回路14によりインバーター回路12の入力に帰還させながら、発振ノードに接続される負荷容量の充電と放電を行って、所望の発振周波数での発振を継続する。しかしながら、発振回路10aでは、静電気保護回路Cd1,Cd2の電圧依存特性に起因して、安定した発振周波数で発振を行うことができない。図3に、図2の発振回路10aの負荷容量の電圧依存特性の説明図を示す。図3は、横軸に安定化電圧Vreg、縦軸に容量値とし、容量C11,C12の総容量値をC1、静電気保護回路Cd1,Cd2の総容量値をCd、発振回路10aの負荷容量の容量値をCtotalと表している。図4に、図2の発振回路10aの発振周波数の説明図を示す。図4は、横軸に安定化電圧Vreg、縦軸に発振周波数を表している。容量C11,C12の総容量値C1は、電圧依存特性がほぼ無視できるため、安定化電圧Vregが高くなっても、変動はほとんどない。これに対して、静電気保護回路Cd1,Cd2の総容量値Cdは、安定化電圧Vregが高くなるほど小さくなる。従って、発振回路10aの負荷容量の容量値Ctotalは、図3に示すように安定化電圧Vregが高くなるほど大きくなる。その結果、図4に示すように、安定化電圧Vregが高くなると発振周波数も高くなり、安定した発振周波数で発振を行うことができない。これに対して、発振回路10では、容量値補償回路C21,C22によって静電気保護回路Cd1,Cd2の電圧依存特性がキャンセルされるため、安定した発振周波数で発振を行うことができるようになる。図5に、図1の発振回路10の負荷容量の電圧依存特性の説明図を示す。図5は、横軸に安定化電圧Vreg、縦軸に容量値とし、容量C11,C12の総容量値をC1、容量値補償回路C21,C22の総容量値をC2、静電気保護回路Cd1,Cd2の総容量値をCd、発振回路10の負荷容量の容量値をCtotalと表している。図6に、図1の発振回路10の発振周波数の説明図を示す。図6は、横軸に安定化電圧Vreg、縦軸に発振周波数を表している。容量C11,C12の総容量値C1は、電圧依存特性がほぼ無視できるため、安定化電圧Vregが高くなっても、変動はほとんどない。これに対して、静電気保護回路Cd1,Cd2の総容量値Cdは、安定化電圧Vregが高くなるほど小さくなる。一方、容量値補償回路C21,C22の総容量値C2は、静電気保護回路Cd1,Cd2の総容量値の変動をキャンセルするように、安定化電圧Vregが高くなるほど大きくなる。従って、発振回路10の負荷容量の容量値Ctotalは、図5に示すように安定化電圧Vregが変化しても変動がほとんどなくなる。その結果、図6に示すように、安定化電圧Vregが変化しても発振周波数の変動がほとんどなくなる。図5、図6は、容量変動する静電気保護回路Cd1,Cd2に対する容量C11,C12による補正が不足気味に調整された例を示している。しかしながら、負荷容量の容量値Ctotalの変動を抑制することが目的であるため、容量C11,C12による補正が過剰気味であっても、負荷容量の容量値Ctotalの変動を抑制するのであれば、そのような補正でもよい。以上説明したように、第1の実施形態における発振回路10では、所定の動作電圧範囲内において印加電圧が高くなるほど容量値が大きくなる電圧依存特性を有する容量値補償回路C21C22が静電気保護回路Cd1Cd2と並列に接続される。これにより、動作電圧が変動した場合でも、発振動作に寄与する負荷容量の容量値の変動を抑え、発振回路10により安定した発振周波数を実現することができるようになる。第2の実施形態第1の実施形態では、容量値補償回路C21,C22を、NMOSトランジスターにより構成されるMOS容量で実現するものとして説明したが、本発明に係る実施形態は、これに限定されるものではない。図7に、本発明の第2の実施形態における発振回路の構成例を示す。図7において、図1と同様の部分には同一符号を付し、適宜説明を省略する。この発振回路は、第1の実施形態と同様に、集積回路装置内に設けられ、接続端子を介して外部の振動子に接続される構成を有している。発振回路30は、第1の接続端子T1と、第2の接続端子T2と、インバーター回路12と、帰還抵抗回路14と、定電圧発生回路16と、容量C11,C12と、静電気保護回路Cd1,Cd2と、容量値補償回路C23,C24とを備えている。図7では、容量値補償回路C23,C24は、MOS容量により構成される例を表している。発振回路30の構成が、図1の発振回路10の構成と異なる点は、容量値補償回路C21,C22に代えて容量値補償回路C23,C24が設けられている点である。容量値補償回路C23は、PMOSトランジスターにより構成されるMOS容量により実現される。容量値補償回路C23としてのMOS容量を構成するPMOSトランジスターのソース及びドレインが第1の接続端子T1に接続され、該PMOSトランジスターのゲートが接地電位に接続される。容量値補償回路C23は、静電気保護回路Cd1の電圧依存特性をキャンセルする。具体的には、容量値補償回路C23は、静電気保護回路Cd1と並列に接続され、少なくとも所定の動作電圧範囲内において容量値補償回路C23の印加電圧が高くなるほど容量値が大きくなる電圧依存特性を有している。従って、静電気保護回路Cd1及び容量値補償回路C23により、印加電圧が変化しても容量値の変動をなくしたり、或いは無視できる程度に軽減したりすることができるようになる。容量値補償回路C24は、PMOSトランジスターにより構成されるMOS容量により実現される。容量値補償回路C24としてのMOS容量を構成するPMOSトランジスターのソース及びドレインが第2の接続端子T2に接続され、該PMOSトランジスターのゲートが接地電位に接続される。容量値補償回路C24は、静電気保護回路Cd2の電圧依存特性をキャンセルする。具体的には、容量値補償回路C24は、静電気保護回路Cd2と並列に接続され、少なくとも所定の動作電圧範囲内において容量値補償回路C24の印加電圧が高くなるほど容量値が大きくなる電圧依存特性を有している。従って、静電気保護回路Cd2及び容量値補償回路C24により、印加電圧が変化しても容量値の変動をなくしたり、或いは無視できる程度に軽減したりすることができるようになる。なお、図7において、静電気保護回路Cd1,Cd2は、同様の構成を有しており、各々の電圧依存特性は同様である。従って、静電気保護回路Cd1の電圧依存特性をキャンセルする容量値補償回路C23の構成は、静電気保護回路Cd2の電圧依存特性をキャンセルする容量値補償回路C24の構成と同様とすることができる。以上説明したように、第2の実施形態における発振回路30では、第1の実施形態と同様の構成において、容量値補償回路を、PMOSトランジスターにより構成されるMOS容量で実現している。これにより、第2の実施形態によれば、第1の実施形態と同様に、動作電圧が変動した場合でも、発振動作に寄与する負荷容量の容量値の変動を抑え、発振回路30により安定した発振周波数を実現することができるようになる。第3の実施形態第1の実施形態又は第2の実施形態では、本発明に係る反転増幅回路としてインバーター回路を採用した例を説明したが、本発明に係る実施形態は、これに限定されるものではない。図8に、本発明に係る第3の実施形態における発振回路の構成例を示す。図8において、図1と同様の部分には同一符号を付し、適宜説明を省略する。この発振回路は、第1の実施形態と同様に、集積回路装置内に設けられ、接続端子を介して外部の振動子に接続される構成を有している。発振回路40は、第1の接続端子T1と、第2の接続端子T2と、反転増幅回路42と、バイアス回路44と、容量C11,C12と、静電気保護回路Cd1,Cd2と、容量値補償回路C25,C26とを備えている。図8では、容量値補償回路C25,C26は、MOS容量により構成される例を表している。発振回路40の構成が、図1の発振回路10の構成と異なる点は、インバーター回路12及び定電圧発生回路16に代えて、反転増幅回路42及びバイアス回路44が設けられている点である。なお、容量値補償回路C25,C26は、第1の実施形態と同様に、NMOSトランジスターにより構成されるMOS容量である。反転増幅回路42は、NMOSトランジスターNT1と、PMOSトランジスターPT1とを含む。NMOSトランジスターNT1は、ソースが接地電位所定電位に接続され、ゲートに第1の接続端子T1が接続され発振信号が供給される。NMOSトランジスターNT1のドレインから、発振信号に対応した出力信号が出力される。NMOSトランジスターNT1のドレインには、電流源が接続される。この電流源は、ソースに電源電位が接続され、ゲートにバイアス回路44からのバイアス電圧が印加されるPMOSトランジスターPT1により実現される。PMOSトランジスターPT1のドレインが、NMOSトランジスターNT1のドレインに接続される。図1に示すようにインバーター回路12の動作電圧を制御する場合には、動作電圧に対応して動作電流が変動してしまい、MOSトランジスターの相互コンダクタンスgmも変動する。そのため、動作電流の変動に合わせて発振回路の負性抵抗も変動し、負性抵抗の制御が複雑になる。これに対して、図8に示す構成を有する反転増幅回路42を用いることで、NMOSトランジスターNT1において定電流で発振信号を増幅することができるため、発振回路の負性抵抗を一定に制御しやすくなる。これにより、発振回路40は、より一層安定した周波数での発振を行うことができるようになる。容量値補償回路C25は、容量値補償回路C21と同様に、NMOSトランジスターにより構成されるMOS容量により実現される。容量値補償回路C25は、静電気保護回路Cd1の電圧依存特性をキャンセルする。具体的には、容量値補償回路C25は、静電気保護回路Cd1と並列に接続され、少なくとも所定の動作電圧範囲内において容量値補償回路C25の印加電圧が高くなるほど容量値が大きくなる電圧依存特性を有している。従って、静電気保護回路Cd1及び容量値補償回路C25により、印加電圧が変化しても容量値の変動をなくしたり、或いは無視できる程度に軽減したりすることができるようになる。容量値補償回路C26は、容量値補償回路C22と同様に、NMOSトランジスターにより構成されるMOS容量により実現される。容量値補償回路C24は、静電気保護回路Cd2の電圧依存特性をキャンセルする。具体的には、容量値補償回路C26は、静電気保護回路Cd2と並列に接続され、少なくとも所定の動作電圧範囲内において容量値補償回路C26の印加電圧が高くなるほど容量値が大きくなる電圧依存特性を有している。従って、静電気保護回路Cd2及び容量値補償回路C26により、印加電圧が変化しても容量値の変動をなくしたり、或いは無視できる程度に軽減したりすることができるようになる。なお、図8において、静電気保護回路Cd1,Cd2は、同様の構成を有しており、各々の電圧依存特性は同様である。従って、静電気保護回路Cd1の電圧依存特性をキャンセルする容量値補償回路C25の構成は、静電気保護回路Cd2の電圧依存特性をキャンセルする容量値補償回路C26の構成と同様とすることができる。以上説明したように、第3の実施形態における発振回路40では、第1の実施形態と同様に容量値補償回路を設けた構成において、反転増幅回路は、定電流で発振信号を増幅する。これにより、発振回路の負性抵抗を一定に制御しやすくなる上に、動作電圧が変動した場合でも、発振動作に寄与する負荷容量の容量値の変動を抑え、発振回路40により安定した発振周波数を実現することができるようになる。第4の実施形態第3の実施形態では、容量値補償回路C25,C26を、NMOSトランジスターにより構成されるMOS容量で実現するものとして説明したが、本発明に係る実施形態は、これに限定されるものではない。図9に、本発明の第4の実施形態における発振回路の構成例を示す。図9において、図8と同様の部分には同一符号を付し、適宜説明を省略する。この発振回路は、第3の実施形態と同様に、集積回路装置内に設けられ、接続端子を介して外部の振動子に接続される構成を有している。発振回路50は、第1の接続端子T1と、第2の接続端子T2と、反転増幅回路42と、バイアス回路44と、容量C11,C12と、静電気保護回路Cd1,Cd2と、容量値補償回路C27,C28とを備えている。図9では、容量値補償回路C27,C28は、MOS容量により構成される例を表している。発振回路50の構成が、図8の発振回路40の構成と異なる点は、容量値補償回路C25,C26に代えて容量値補償回路C27,C28が設けられている点である。容量値補償回路C27は、PMOSトランジスターにより構成されるMOS容量により実現される。容量値補償回路C27としてのMOS容量を構成するPMOSトランジスターのソース及びドレインが第1の接続端子T1に接続され、該PMOSトランジスターのゲートが接地電位に接続される。容量値補償回路C27は、静電気保護回路Cd1の電圧依存特性をキャンセルする。具体的には、容量値補償回路C27は、静電気保護回路Cd1と並列に接続され、少なくとも所定の動作電圧範囲内において容量値補償回路C27の印加電圧が高くなるほど容量値が大きくなる電圧依存特性を有している。従って、静電気保護回路Cd1及び容量値補償回路C27により、印加電圧が変化しても容量値の変動をなくしたり、或いは無視できる程度に軽減したりすることができるようになる。容量値補償回路C28は、PMOSトランジスターにより構成されるMOS容量により実現される。容量値補償回路C28としてのMOS容量を構成するPMOSトランジスターのソース及びドレインが第2の接続端子T2に接続され、該PMOSトランジスターのゲートが接地電位に接続される。容量値補償回路C28は、静電気保護回路Cd2の電圧依存特性をキャンセルする。具体的には、容量値補償回路C28は、静電気保護回路Cd2と並列に接続され、少なくとも所定の動作電圧範囲内において容量値補償回路C28の印加電圧が高くなるほど容量値が大きくなる電圧依存特性を有している。従って、静電気保護回路Cd2及び容量値補償回路C28により、印加電圧が変化しても容量値の変動をなくしたり、或いは無視できる程度に軽減したりすることができるようになる。なお、図9において、静電気保護回路Cd1,Cd2は、同様の構成を有しており、各々の電圧依存特性は同様である。従って、静電気保護回路Cd1の電圧依存特性をキャンセルする容量値補償回路C27の構成は、静電気保護回路Cd2の電圧依存特性をキャンセルする容量値補償回路C28の構成と同様とすることができる。以上説明したように、第4の実施形態における発振回路50では、第3の実施形態と同様の構成において、容量値補償回路を、PMOSトランジスターにより構成されるMOS容量で実現している。これにより、第4の実施形態によれば、第3の実施形態と同様に、動作電圧が変動した場合でも、発振動作に寄与する負荷容量の容量値の変動を抑え、発振回路50により安定した発振周波数を実現することができるようになる。第5の実施形態第3の実施形態では、本発明に係る反転増幅回路として、定電流でNMOSトランジスターを動作させて発振信号を増幅する例を説明したが、本発明に係る実施形態は、これに限定されるものではない。図10に、本発明に係る第5の実施形態における発振回路の構成例を示す。図10において、図8と同様の部分には同一符号を付し、適宜説明を省略する。この発振回路は、第3の実施形態と同様に、集積回路装置内に設けられ、接続端子を介して外部の振動子に接続される構成を有している。発振回路60は、第1の接続端子T1と、第2の接続端子T2と、反転増幅回路62と、バイアス回路64と、容量C11,C12と、静電気保護回路Cd1,Cd2と、容量値補償回路C29,C210とを備えている。図10では、容量値補償回路C29,C210は、MOS容量により構成される例を表している。発振回路60の構成が、図8の発振回路40の構成と異なる点は、反転増幅回路42及びバイアス回路44に代えて、反転増幅回路62及びバイアス回路64が設けられている点である。なお、容量値補償回路C29,C210は、第3の実施形態と同様に、NMOSトランジスターにより構成されるMOS容量である。反転増幅回路62は、NMOSトランジスターNT2と、PMOSトランジスターPT2とを含む。PMOSトランジスターPT2は、ソースに電源電位所定電位が接続され、ゲートに第1の接続端子T1が接続され発振信号が供給される。PMOSトランジスターPT2のドレインから、発振信号に対応した出力信号が出力される。PMOSトランジスターPT2のドレインには、電流源が接続される。この電流源は、ソースに接地電位が接続され、ゲートにバイアス回路64からのバイアス電圧が印加されるNMOSトランジスターNT2により実現される。NMOSトランジスターNT2のドレインが、PMOSトランジスターPT2のドレインに接続される。従って、第3の実施形態と同様に、図10に示す構成を有する反転増幅回路62を用いることで、PMOSトランジスターPT2において定電流で発振信号を増幅することができるため、発振回路の負性抵抗を一定に制御しやすくなる。これにより、発振回路60は、より一層安定した周波数での発振を行うことができるようになる。容量値補償回路C29は、NMOSトランジスターにより構成されるMOS容量により実現される。容量値補償回路C29は、静電気保護回路Cd1の電圧依存特性をキャンセルする。具体的には、容量値補償回路C29は、静電気保護回路Cd1と並列に接続され、少なくとも所定の動作電圧範囲内において容量値補償回路C29の印加電圧が高くなるほど容量値が大きくなる電圧依存特性を有している。従って、静電気保護回路Cd1及び容量値補償回路C29により、印加電圧が変化しても容量値の変動をなくしたり、或いは無視できる程度に軽減したりすることができるようになる。容量値補償回路C210は、NMOSトランジスターにより構成されるMOS容量により実現される。容量値補償回路C210は、静電気保護回路Cd2の電圧依存特性をキャンセルする。具体的には、容量値補償回路C210は、静電気保護回路Cd2と並列に接続され、少なくとも所定の動作電圧範囲内において容量値補償回路C210の印加電圧が高くなるほど容量値が大きくなる電圧依存特性を有している。従って、静電気保護回路Cd2及び容量値補償回路C210により、印加電圧が変化しても容量値の変動をなくしたり、或いは無視できる程度に軽減したりすることができるようになる。なお、図10において、静電気保護回路Cd1,Cd2は、同様の構成を有しており、各々の電圧依存特性は同様である。従って、静電気保護回路Cd1の電圧依存特性をキャンセルする容量値補償回路C29の構成は、静電気保護回路Cd2の電圧依存特性をキャンセルする容量値補償回路C210の構成と同様とすることができる。以上説明したように、第5の実施形態における発振回路60では、第3の実施形態と同様の構成において、反転増幅回路は、PMOSトランジスターにより定電流で発振信号を増幅する。これにより、発振回路の負性抵抗を一定に制御しやすくなる上に、動作電圧が変動した場合でも、発振動作に寄与する負荷容量の容量値の変動を抑え、発振回路60により安定した発振周波数を実現することができるようになる。なお、第5の実施形態では、容量値補償回路C29,C210を、NMOSトランジスターにより構成されるMOS容量としたが、PMOSトランジスターにより構成されるMOS容量であってもよい。電子機器図11に、第1の実施形態の発振回路10が適用された電子機器として携帯型情報端末の構成例のブロック図を示す。なお、図11において、図1と同様の部分には同一符号を付し、適宜説明を省略する。また、図11では、第1の実施形態における発振回路10が携帯型情報端末に適用される例を示したが、第2の実施形態~第5の実施形態のいずれかにおける発振回路を適用してもよい。携帯型情報端末100は、制御部110と、記憶部120と、通信回路130と、操作部140と、表示部150とを備えている。制御部110は、中央演算処理装置を備え、記憶部120に記憶されたプログラムを読み込んで、携帯型情報端末100を構成する各部の制御を行う。記憶部120は、制御部110によって実行されるプログラムやデータなどを記憶し、制御部110により各種ワークエリアとして機能する。通信回路130は、外部機器からの受信信号を受信して復調処理を行ったり、変調処理後のデータを送信信号として外部機器に送信したりする。通信回路130は、発振回路10を備え、発振回路10には、通信回路130の外部に設けられた振動子20が接続される。通信回路130は、発振回路10により生成された発振信号に基づいて、例えば送信及び受信用の基準クロックを生成し、上記の送信又は受信を行う。操作部140は、ユーザーからの操作情報を受け付け、該操作情報を制御部110に供給する。例えば制御部110は、操作部140からの操作情報に基づいて、通信回路130及び記憶部120とデータをやりとりし、必要なデータ処理を行う。表示部150は、制御部110により行われた所定の処理後のデータに対応した画像を表示する。以上、本発明に係る発振回路、及び電子機器などを上記のいずれかの実施形態に基づいて説明したが、本発明は上記のいずれかの実施形態に限定されるものではない。例えば、その要旨を逸脱しない範囲において種々の態様において実施することが可能であり、次のような変形も可能である。1上記のいずれかの実施形態におけるMOS容量については、電圧変化に対する容量変化を制御するためにチャネル領域に適宜ドーピングして調整することができる。このMOS容量については、静電気保護回路の電圧依存特性をキャンセルする特性を実現するように不純物の打ち込み条件などを変更することができる。即ち、MOS容量は、静電気保護回路の電圧依存特性をキャンセルするように、個別にドーピングしたMOSトランジスターにより構成されてもよい。2上記のいずれかの実施形態における容量値補償回路としてのMOS容量を構成するNMOSトランジスターは、デプレッション型のNMOSトランジスターであってもよい。また、上記のいずれかの実施形態における容量値補償回路としてのMOS容量を構成するPMOSトランジスターは、デプレッション型のPMOSトランジスターであってもよい。こうすることで、印加電圧の変動に対応する容量値の変動をより一層小さくすることができるようになる。3上記のいずれかの実施形態において、第1の接続端子T1及び第2の接続端子T2の各々に接続される容量値補償回路について、一方をNMOSトランジスターにより構成されるMOS容量、他方をPMOSトランジスターにより構成されるMOS容量により構成するようにしてもよい。4上記のいずれかの実施形態における静電気保護回路は、オフ状態に設定されるMOSトランジスター、バイポーラ素子、サイリスタなどであってもよい。5上記のいずれかの実施形態における発振回路は、外部において容量C11,C12が外付けされる構成であってもよい。6上記のいずれかの実施形態における発振回路は、容量C11,C12の少なくとも一方が省略された構成を有していてもよい。7本発明に係る発振回路が適用される電子機器として、携帯型情報端末を例に説明したが、本発明はこれに限定されるものではない。例えば、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーション装置、ページャー、電子手帳、電子ペーパー、電卓、ワードプロセッサー、ワークステーション、テレビ電話、POSPointofsalesystem端末、プリンター、スキャナー、複写機、ビデオプレーヤー、タッチパネルを備えた機器などが挙げられる。"