"命令を実行する中央処理装置と、タイムトリガ通信のための通信制御を行う通信制御回路と、割り込み要求に応答する処理を前記中央処理装置に実行させるための割り込み制御を行う割り込み制御回路と、を有する半導体データ処理装置であって、前記通信制御回路は、タイムトリガ通信に用いるローカル時刻タイマを有し、このローカル時刻タイマによる計時動作に基づいてタイムトリガ通信用のタイマ割り込み要求を発生し、前記割り込み制御回路はタイムトリガ通信用のタイマ割り込み要求があったとき、その割り込み要求に応答する中央処理装置の割り込み処理の開始を所定の予約時間だけ遅延させる制御を行う、半導体データ処理装置。請求項1において、前記予約時間は前記中央処理装置が実行する割り込み処理に要する処理時間の最大時間よりも長い時間である、半導体データ処理装置。請求項2において、前記割り込み制御回路は、前記タイムトリガ通信用のタイマ割り込み要求があってから前記所定の予約時間内に前記タイムトリガ通信用のタイマ割り込み要求とは別の割り込み要求があったとき、当該別の割り込み要求と前記タイマ割り込み要求との間の割り込み優先レベルにしたがって、割り込み優先レベルの高い方の割り込み要求に応ずる割り込み処理を優先させて前記所定の予約時間経過後に前記中央処理装置に処理させる、半導体データ処理装置。請求項3において、前記割り込み制御回路は、割り込み要求に応答する前記中央処理装置による割り込み処理の途中で、別の割り込み要求に応答する割り込み処理を前記中央処理装置に開始させる、多重割り込みを禁止する動作モードを有する、半導体データ処理装置。請求項1において、タイムトリガ通信用のタイマ割り込み要求の発生タイミングを規定するために前記ローカル時刻タイマに設定されるタイミングデータは割り込み要求の本来の発生タイミングに対して前記所定の予約時間分だけ早いタイミングを規定する、半導体データ処理装置。請求項1において、前記タイムトリガ通信用のタイマ割り込み要求の発生タイミングを規定するために前記ローカル時刻タイマに設定されるタイミングデータのタイミングテーブルを格納するメモリを有し、前記中央処理装置は、前記タイムトリガ通信用のタイマ割り込み要求に応ずる割り込み信号に応答して行う割り込み処理において、次に前記ローカル時刻タイマに設定するタイミングデータを前記メモリから読み出して前記ローカル時刻タイマに設定する処理を行い、前記通信制御回路は前記ローカル時刻タイマに設定されたタイミングデータによる時間の経過を待って前記タイマ割り込み要求を発生する、半導体データ処理装置。請求項1において、タイムトリガ通信のタイマ割り込み要求の発生タイミングを規定するために前記ローカル時刻タイマに設定されるタイミングデータのタイミングテーブルを格納するメモリを有し、前記通信制御回路は、ローカル時刻タイマによる計数値の更新毎に、前記タイミングテーブルのタイミングデータを参照し、参照したタイミングデータが示す時間が更新された計数値に一致するとき前記タイマ割り込み要求を発生する、半導体データ処理装置。請求項1において、前記通信制御回路は前記ローカル時刻タイマとして、複数種類の割り込み処理毎に異なるタイマ割り込み要求の発生タイミングを規定するためのタイミングデータが別々に設定される複数のタイマチャネルを有する、半導体データ処理装置。請求項1において、前記通信制御回路は、前記タイマ割り込み要求としてタイマ割り込み要求信号及びその割り込み要因を示す要因信号を出力し、前記割り込み制御回路は、前記タイマ割り込み要求信号及び要因信号に応答して、割り込み信号と割り込み処理への分岐に必要な割り込み要因データとを前記中央処理装置に与える、半導体データ処理装置。請求項1において、前記中央処理装置によってアクセスされるRAMと、前記RAMから前記通信制御回路へのデータ転送制御のための転送制御情報が前記中央処理装置によって設定されるダイレクトメモリアクセスコントローラとを有し、前記中央処理装置は、送信処理のための前記タイムトリガ通信用のタイマ割り込み要求に応答する割り込み処理において、前記ダイレクトメモリアクセスコントローラによるデータ転送動作を起動して送信データをRAMから通信制御回路に転送させる、半導体データ処理装置。請求項1において、前記中央処理装置によってアクセスされるRAMを有し、前記通信制御回路は、前記ローカル時刻タイマに設定されたタイミングデータによる時間の経過を待って前記RAMから送信データを送信バッファに転送するバスアクセス動作を行い、当該バスアクセス動作の完了に応答してタイムトリガ通信用のタイマ割り込み要求を発生する、半導体データ処理装置。請求項1において、前記中央処理装置によってアクセスされるRAMと、前記通信制御回路から前記RAMへのデータ転送制御のための転送制御情報が前記中央処理装置によって設定されるダイレクトメモリアクセスコントローラとを有し、前記中央処理装置は、受信処理のための前記タイムトリガ通信用のタイマ割り込み要求に応答する割り込み処理において、前記ダイレクトメモリアクセスコントローラによるデータ転送動作を起動して受信データを通信制御回路からRAMに転送させる、半導体データ処理装置。請求項1において、前記中央処理装置によってアクセスされるRAMを有し、前記通信制御回路は、前記ローカル時刻タイマに設定されたタイミングデータによる時間の経過を待って受信データを受信バッファから前記RAMに転送するバスアクセス動作を行い、当該バスアクセス動作の完了に応答してタイムトリガ通信用のタイマ割り込み要求を発生する、半導体データ処理装置。命令を実行する中央処理装置と、タイムトリガ通信のための通信制御を行う通信制御回路と、割り込み要求に応答する処理を前記中央処理装置に実行させるための割り込み制御を行う割り込み制御回路と、を有する半導体データ処理装置であって、前記通信制御回路は、タイムトリガ通信に用いるローカル時刻タイマを有し、このローカル時刻タイマによる計時動作に基づいてタイムトリガ通信用のタイマ割り込み要求を発生し、前記割り込み制御回路はタイムトリガ通信用のタイマ割り込み要求があったとき、その割り込み要求に応答する中央処理装置の割り込み処理の開始を所定の予約時間だけ遅延させる制御を行い、前記通信制御回路は前記ローカル時刻タイマとして、複数種類の割り込み処理毎に異なるタイマ割り込み要求の発生タイミングを規定するためのタイミングデータが別々に設定される複数のタイマチャネルを有し、前記タイマ割り込み要求としてタイマ割り込み要求信号及びその割り込み要因を示す要因信号を出力し、前記割り込み制御回路は、前記タイマ割り込み要求信号及び要因信号に応答して、割り込み信号と割り込み処理への分岐に必要な割り込み要因データとを前記中央処理装置に与える、半導体データ処理装置。請求項14において、前記中央処理装置によってアクセスされるRAMを有し、前記通信制御回路は、前記ローカル時刻タイマに設定されたタイミングデータによる時間の経過を待って前記RAMから送信データを送信バッファに転送するバスアクセス動作を行い、当該バスアクセス動作の完了に応答してタイムトリガ通信用のタイマ割り込み要求を発生する、半導体データ処理装置。請求項14において、前記中央処理装置によってアクセスされるRAMを有し、前記通信制御回路は、前記ローカル時刻タイマに設定されたタイミングデータによる時間の経過を待って受信データを受信バッファから前記RAMに転送するバスアクセス動作を行い、当該バスアクセス動作の完了に応答してタイムトリガ通信用のタイマ割り込み要求を発生する、半導体データ処理装置。請求項14において、前記予約時間は前記中央処理装置が実行する割り込み処理に要する処理時間の最大時間よりも長い時間である、半導体データ処理装置。請求項17において、前記割り込み制御回路は、前記タイムトリガ通信用のタイマ割り込み要求があってから前記所定の予約時間内に前記タイムトリガ通信用のタイマ割り込み要求とは別の割り込み要求があったとき、当該別の割り込み要求と前記タイマ割り込み要求との間の割り込み優先レベルにしたがって、割り込み優先レベルの高い方の割り込み要求に応ずる割り込み処理を優先させて前記所定の予約時間経過後に前記中央処理装置に処理させる、半導体データ処理装置。複数個の電子制御装置がバスに接続されてネットワークを構成し、当該ネットワークで利用される共通時刻に電子制御装置が時間同期して送受信動作を行うタイムトリガ通信システムであって、前記夫々の電子制御装置は、フレームの送信を行う送信部と、フレームの受信を行う受信部と、電子制御装置固有のローカル時刻にしたがってタイマ動作を行うローカル時刻タイマと、前記フレームの受信予測時刻と前記フレームの受信時刻との相違に基づいて前記ローカル時刻タイマの調整を行う時間同期制御部と、一定周期の通信サイクル内におけるフレームの送受信手順を規定した通信スケジュールと通信スケジュールに関する設定情報とを記憶する記憶部と、前記通信スケジュールと前記設定情報に基づいて前記ローカル時刻タイマと時間同期制御部を動作させて前記送信部及び受信部による電子制御装置の通信動作を制御する制御部と、を備え、前記制御部は、命令を実行して通信動作を制御する中央処理装置と、割り込み要求に応答する処理を前記中央処理装置に実行させるための割り込み制御を行う割り込み制御回路と、を有し、前記ローカル時刻タイマは前記通信スケジュールに関する設定情報に基づく計時動作に基づいてタイムトリガ通信用のタイマ割り込み要求を発生し、前記割り込み制御回路はタイムトリガ通信用のタイマ割り込み要求があったとき、その割り込み要求に応答する中央処理装置の割り込み処理の開始を所定の予約時間だけ遅延させる制御を行う、タイムトリガ通信システム。複数個の電子制御装置がネットワークに接続され、夫々の電子制御装置が所定の時間に前記ネットワークを介して通信を行う通信システムであって、前記複数個の電子制御装置の少なくとも1は、中央処理装置と、割り込み制御回路と、通信制御回路と、タイマ回路とを有する半導体装置を有し、前記タイマ回路は前記通信を行う前記所定の時間を計測して前記割り込み制御回路に通知を行い、前記割り込み制御回路は前記タイマ回路からの通知に応じて前記中央処理装置に割込み通知を行い、前記所定の時間において前記通信制御回路が前記ネットワークを介して通信を行い、前記中央処理装置は前記タイマ回路からの通知の後、前記所定の時間までの間において、前記タイマ回路からの通知の後に前記割り込み制御回路が通知を受けたことによる異なる割り込み通知に応じての処理を行わないようにされる通信システム。前記割り込み制御回路は、前記タイマ回路からの通知を受信した後、前記所定の時間までの間において、前記異なる割り込み通知を他の回路から受信した場合、前記中央処理装置への前記異なる割込み通知を抑止する請求項20の通信システム。前記割り込み制御回路は計時回路を有し、前記タイマ回路からの通知を受信した後、前記計時回路で前記所定の時間となったことを計時することに応じて前記中央処理装置に割り込み通知を行う請求項20の通信システム。前記割り込み制御回路はレジスタを有し、前記タイマ回路からの通知の後、前記所定の時間となるまでの計時量を前記レジスタに設定可能とする請求項22の通信システム。前記タイマ回路からの通知のタイミングは、前記通信制御回路により設定される請求項23の通信システム。前記通信システムは自動車に搭載された通信システムであって、前記複数個の電子制御装置は、自動車に搭載される電子制御装置である請求項21の通信システム。本発明者はタイムトリガ通信のための上記ローカル時刻タイマを用いた割り込み制御について更に検討した結果、以下の点を見出した。これによれば、例えば、タイムトリガ通信を行う上で、車載ソフトウェアの共通化を目指したAUTOSARAUtomotiveOpenSystemARchitecture規格のソフトウェアを用いた場合に代表されるように、CPUに対する割り込みにはタイムトリガ通信のタイムスケジュールにしたがったローカル時刻タイマによる割り込み以外の割り込みもある。ローカル時刻タイマによるタイマ割り込み要求以外の割り込み要求を処理中に、ローカル時刻タイマによるタイマ割り込み要求が発生した場合には、多重割り込みの禁止や割り込み優先度との関係で、当該割り込み要求に応答するための送受信処理の開始が遅延し、その遅延幅がばらつくことが想定される。これによって、自動車の電子制御装置を用いた高精度なリアルタイム制御が難しくなると考えられる。特許文献1に記載の技術によってCPUの負荷を軽減するだけでは根本的な解決にはならない。更に派生的な問題として、タイムトリガ通信では特許文献1に記載の技術だけではCPUの負荷の軽減が不十分である。例えば、ローカル時刻タイマによるタイマ割り込み要求が発生する度にタイムスケジュールにしたがってローカル時刻を設定したりする処理をCPUが負担することによってもCPUによるデータ処理の負荷は増大する。本発明の目的は、タイマ割り込み要求に応ずる割り込み処理の開始タイミングのばらつきを他の割り込み処理の状況に拘わらず低減することができる半導体データ処理装置を提供することにある。本発明の別の目的は、送受信動作のタイムスケジュールから大きく逸脱することなくタイムトリガ通信を行うことができるタイムトリガ通信システムを提供することにある。本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。本願において開示される発明における課題解決手段は下記の通りである。タイマからの通知に応じて所定の処理を行う半導体データ処理装置において、所定の時間に行う処理がある場合に、係る処理の開始前の所定時間は他の処理を行うための割込み等の受付を抑制する。本願において開示される発明において得られる効果は下記の通りである。すなわち、所定の時間に行う処理の開始前の所定時間において他の処理を行なうための割込み等の受付を抑制することにより、所定の時間に行う処理の実行を担保することができる。1.実施の形態の概要先ず、本願において開示される代表的な実施の形態に係る半導体データ処理装置の構成を説明する。すなわち、タイムトリガ通信システムのネットワークに接続された複数個の電子制御装置に搭載される半導体データ処理装置に、中央処理装置、通信制御回路及び割り込み制御回路を設ける。前記通信制御回路は、タイムトリガ通信に用いるローカル時刻タイマを有し、このローカル時刻タイマによる計時動作に基づいてタイムトリガ通信用のタイマ割り込み要求を発生する。前記割り込み制御回路はタイムトリガ通信用のタイマ割り込み要求があったとき、その割り込み要求に応答する中央処理装置の割り込み処理の開始を所定の予約時間だけ遅延させる制御を行い、他の割り込み要求に応答する処理の発生を抑止する。言い換えるならば、所定の時間に行うべき処理がある場合に、当該処理を中央処理装置で行う当該所定の時間の時点において、他の割り込み要求に応答した処理を行っていないことを担保するために、前記予約時間を設定する。前記予約時間による制御を行わない場合には、タイムトリガ通信用のタイマ割り込み要求が発生したとき中央処理装置によるデータ処理状況に応じて当該割り込み要求に応ずる割り込み処理が開始されるまでの時間には差異を生ずる。これに対して、前記予約時間はその時間的な差異を吸収し若しくは短縮するように作用する。したがって、中央処理装置によるデータ処理状況の如何に拘わらず、タイムトリガ通信用のタイマ割り込み要求に応ずる中央処理装置による割り込み処理の開始を所定のタイミングにそろえることが容易になる。半導体データ処理装置がかかる構成を有することにより、タイマ割り込み要求に応ずる割り込み処理の開始タイミングのばらつきを他の割り込み処理の状況に拘わらず低減することができる。ネットワークで利用される共通時刻に端末が時間同期して送受信動作するタイムトリガ通信をタイムスケジュールから大きく逸脱することなく制御することが容易になる。続いて、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。1<タイムトリガ通信用の割り込み要求に応ずる割り込み処理の開始を遅延させる>本発明の代表的な実施の形態に係る半導体データ処理装置1は、命令を実行する中央処理装置10と、タイムトリガ通信のための通信制御を行う通信制御回路12と、割り込み要求に応答する処理を前記中央処理装置に実行させるための割り込み制御を行う割り込み制御回路11と、を有する。前記通信制御回路は、タイムトリガ通信に用いるローカル時刻タイマ35を有し、このローカル時刻タイマによる計時動作に基づいてタイムトリガ通信用のタイマ割り込み要求20を発生する。前記割り込み制御回路はタイムトリガ通信用のタイマ割り込み要求があったとき、その割り込み要求に応答する中央処理装置の割り込み処理の開始を所定の予約時間だけ遅延させる制御を行う。上記予約時間による遅延制御がなければ、タイムトリガ通信用のタイマ割り込み要求が発生したとき中央処理装置によるデータ処理状況に応じて当該割り込み要求に応ずる割り込み処理が開始されるまでの時間には差異を生ずることになる。これに対し、タイムトリガ通信用のタイマ割り込み要求に応答する中央処理装置の割り込み処理の開始は前記予約時間だけ遅延されるから、この予約時間は上記時間的な差異を吸収し若しくは短縮するように作用することになる。その予約時間は前記差異を完全に吸収することができる程度の長さにすれば充分である。また、ローカル時刻タイマに設定する時刻は目的とする割り込み処理開始時刻よりも予約時間分だけ早い時刻とすれば、送受信処理タイミングが全体的に遅延方向にシフトすることもない。したがって、中央処理装置によるデータ処理状況の如何に拘わらず、タイムトリガ通信用のタイマ割り込み要求に応ずる中央処理装置による割り込み処理の開始を所定のタイミングにそろえることが容易になる。したがって、ネットワークで利用される共通時刻に端末が時間同期して送受信動作するタイムトリガ通信をタイムスケジュールから大きく逸脱させないように制御することが可能になる。2<割り込み処理時間の最大時間よりも長い時間に設定される予約時間>項1において、前記予約時間は前記中央処理装置が実行する割り込み処理に要する処理時間の最大時間よりも長い時間である。これにより、予約時間によって前記差異を完全に吸収することができる。3<所定期間における高優先レベルの割り込み要求>項2において、前記割り込み制御回路は、前記タイムトリガ通信用のタイマ割り込み要求があってから前記所定の予約時間内に前記タイムトリガ通信用のタイマ割り込み要求とは別の割り込み要求があったとき、当該別の割り込み要求と前記タイマ割り込み要求との間の割り込み優先レベルにしたがって、割り込み優先レベルの高い方の割り込み要求に応ずる割り込み処理を優先させて前記所定の予約時間経過後に前記中央処理装置に処理させる。これにより、エラー処理などの優先度の高い割り込み要求に対してはタイムトリガ通信用のタイマ割り込み要求よりも先に処理されるから、システム異常などに対するリカバリ処理などの円滑な実行が疎外されず、システムの安全性を保証することができる。4<多重割り込み禁止>項3において、前記割り込み制御回路は、割り込み要求に応答する前記中央処理装置による割り込み処理の途中で、別の割り込み要求に応答する割り込み処理を前記中央処理装置に開始させる、多重割り込みを禁止する動作モードを有する。例えば、半導体データ処理装置の電源投入に応じての初期設定状態として多重割り込み禁止の動作モードを設定し、または前記所定の予約時間に先行する一定時間について多重割り込みを禁止するようにしても良い。多重割り込みを禁止することにより、タイムトリガ通信による送受信処理の乱れを小さくすることができる。例えば前者の設定の場合は、前記所定の予約時間は半導体データ処理装置が処理すべき割込み処理のうち最も長時間を有する割込み処理にかかる時間とできることから、前記所定の予約時間の設定が容易である。また後者の場合は、発生しうる多重割り込み状態を検討して、最も長時間を有する割り込み状態の組合わせにかかる時間を前記所定の予約時間とするために、前記所定の予約時間の設定が多少困難となる。いずれの設定であっても前記所定の予約時間の間に割り込み処理は完了することから、タイムトリガ通信による送受信処理の乱れを小さくすることが可能である。5<割り込み予約時間分短い時間を規定するタイマ設定用のタイミングデータ>項1乃至4の何れかにおいて、タイムトリガ通信用のタイマ割り込み要求の発生タイミングを規定するために前記ローカル時刻タイマに設定されるタイミングデータは割り込み要求の本来の発生タイミングに対して前記所定の予約時間分だけ早いタイミングを規定する。これにより、ローカル時刻タイマに設定する時刻は目的とする割り込み処理開始時刻よりも予約時間分だけ早い時刻とされるから、送受信処理タイミングが全体的に遅延方向にシフトすることを簡単に抑制することができる。6<CPUによる送受信起動タイミングテーブルの参照>項1乃至5の何れかにおいて、前記タイムトリガ通信用のタイマ割り込み要求の発生タイミングを規定するために前記ローカル時刻タイマに設定されるタイミングデータのタイミングテーブル50を格納するメモリ13を有する。前記中央処理装置は、前記タイムトリガ通信用のタイマ割り込み要求に応ずる割り込み信号に応答して行う割り込み処理において、次に前記ローカル時刻タイマに設定するタイミングデータを前記メモリから読み出して前記ローカル時刻タイマに設定する処理を行う。前記通信制御回路は前記ローカル時刻タイマに設定されたタイミングデータによる時間の経過を待って前記タイマ割り込み要求を発生する。これによれば、中央処理装置は前記タイムトリガ通信用のタイマ割り込み要求毎に割り込み処理でタイミングテーブルをアクセスしてローカル時刻タイマに次のタイミングデータを設定しなければならないが、その処理内容は割り込み処理プログラムで柔軟に規定することができる。7<通信制御回路による送受信起動タイミングテーブルの参照>項1乃至5の何れかにおいて、タイムトリガ通信のタイマ割り込み要求の発生タイミングを規定するために前記ローカル時刻タイマに設定されるタイミングデータのタイミングテーブル50を格納するメモリ60を有する。前記通信制御回路は、ローカル時刻タイマによる計数値の更新毎に、前記タイミングテーブルのタイミングデータを参照し、参照したタイミングデータが示す時間が更新された計数値に一致するとき前記タイマ割り込み要求を発生する。これによれば、中央処理装置は前記タイムトリガ通信用のタイマ割り込み要求毎に割り込み処理でタイミングテーブルをアクセスしてローカル時刻タイマに次のタイミングデータを設定することを要しない。したがって、割り込み処理による中央処理装置の負担を軽減することができ、中央処理装置による割り込み処理期間の短縮、タイムトリガ通信による通信処理の効率化に資することができる。8<タイマ割り込み要因毎のローカル時刻タイマチャネルを備える>項1乃至5の何れかにおいて、前記通信制御回路は前記ローカル時刻タイマとして、複数種類の割り込み処理毎に異なるタイマ割り込み要求の発生タイミングを規定するためのタイミングデータが別々に設定される複数のタイマチャネルを有する。これによれば、中央処理装置は前記タイムトリガ通信用のタイマ割り込み要求毎に割り込み処理でタイミングテーブルをアクセスしてローカル時刻タイマに次のタイミングデータを設定することを要しない。したがって、割り込み処理による中央処理装置の負担を軽減することができ、中央処理装置による割り込み処理期間の短縮、タイムトリガ通信による通信処理の効率化に資することができる。9<割り込み要因を割り込み信号と共に中央処理装置にプッシュ>項1乃至5の何れかにおいて、前記通信制御回路は、前記タイマ割り込み要求としてタイマ割り込み要求信号及びその割り込み要因を示す要因信号を出力する。前記割り込み制御回路は、前記タイマ割り込み要求信号及び要因信号に応答して、割り込み信号と割り込み処理への分岐に必要な割り込み要因データとを前記中央処理装置に与える。これによれば、中央処理装置は前記タイムトリガ通信用のタイマ割り込み要求に応ずる割り込みが通知されたとき、その割り込み要因を取得するために通信制御装置又は割り込み制御回路の要因レジスタをアクセスすることを要しない。したがって、割り込み処理による中央処理装置の負担を軽減することができ、中央処理装置による割り込み処理期間の短縮、タイムトリガ通信による通信処理の効率化に資することができる。10<DMACが送信データをRAMから通信制御回路に転送>項1乃至5の何れかにおいて、前記中央処理装置によってアクセスされるRAM14と、前記RAMから前記通信制御回路へのデータ転送制御のための転送制御情報が前記中央処理装置によって設定されるダイレクトメモリアクセスコントローラ18とを有する。前記中央処理装置は、送信処理のための前記タイムトリガ通信用のタイマ割り込み要求に応答する割り込み処理において、前記ダイレクトメモリアクセスコントローラによるデータ転送動作を起動して送信データをRAMから通信制御回路に転送させる。これによれば、中央処理装置はタイマ割り込み要求に応ずる割り込みによって送信処理を行うとき、送信データをRAMから通信制御回路に転送するためのデータアクセス動作を行うことを要しない。ダイレクトメモリアクセスコントローラによって必要なデータ転送が効率的に行われる。したがって、割り込み処理による中央処理装置の負担を軽減することができ、中央処理装置による割り込み処理期間の短縮、タイムトリガ通信による送信処理の効率化に資することができる。11<通信制御回路が送信データをRAMからリードするバスアクセス機能>項1乃至5の何れかにおいて、前記中央処理装置によってアクセスされるRAMを有する。前記通信制御回路は、前記ローカル時刻タイマに設定されたタイミングデータによる時間の経過を待って前記RAMから送信データを送信バッファに転送するバスアクセス動作を行い、当該バスアクセス動作の完了に応答してタイムトリガ通信用のタイマ割り込み要求を発生する。このとき、前記予約時間は前記バスアクセス動作時間も考慮して規定すればよい。これによれば、通信制御回路はローカル時刻タイマがタイムアウトしたとき、タイマ割り込みを要求する前に、自らのバスアクセス機能によってRAMをアクセスして送信データを取得するので、この後に発生するタイマ割り込み要求に応ずる割り込みによって中央処理装置が送信処理を行うとき、送信データをRAMから通信制御回路に転送するためのデータアクセス動作を行うことを要しない。したがって、割り込み処理による中央処理装置の負担を軽減することができ、中央処理装置による割り込み処理期間の短縮、タイムトリガ通信による送信処理の効率化に資することができる。12<DMACが受信データを通信制御回路からRAMに転送>項1乃至5の何れかにおいて、前記中央処理装置によってアクセスされるRAM14と、前記通信制御回路から前記RAMへのデータ転送制御のための転送制御情報が前記中央処理装置によって設定されるダイレクトメモリアクセスコントローラ18とを有する。前記中央処理装置は、受信処理のための前記タイムトリガ通信用のタイマ割り込み要求に応答する割り込み処理において、前記ダイレクトメモリアクセスコントローラによるデータ転送動作を起動して受信データを通信制御回路からRAMに転送させる。これによれば、中央処理装置はタイマ割り込み要求に応ずる割り込みによって受信処理を行うとき、受信データを通信制御回路からRAMに転送するためのデータアクセス動作を行うことを要しない。ダイレクトメモリアクセスコントローラによって必要なデータ転送が効率的に行われる。したがって、割り込み処理による中央処理装置の負担を軽減することができ、中央処理装置による割り込み処理期間の短縮、タイムトリガ通信による受信処理の効率化に資することができる。13<通信制御回路が受信データをRAMに書き込むバスアクセス機能>項1乃至5の何れかにおいて、前記中央処理装置によってアクセスされるRAMを有する。前記通信制御回路は、前記ローカル時刻タイマに設定されたタイミングデータによる時間の経過を待って受信データを受信バッファから前記RAMに転送するバスアクセス動作を行い、当該バスアクセス動作の完了に応答してタイムトリガ通信用のタイマ割り込み要求を発生する。これによれば、通信制御回路は、ローカル時刻タイマがタイムアウトしたとき、タイマ割り込みを要求する前に、自らのバスアクセス機能によって受信バッファの受信データをRAMに転送するので、この後に発生するタイマ割り込み要求に応ずる割り込みによって中央処理装置が受信処理を行うとき、受信データをRAMに転送するためのデータアクセス動作を行うことを要しない。したがって、割り込み処理による中央処理装置の負担を軽減することができ、中央処理装置による割り込み処理期間の短縮、タイムトリガ通信による送信処理の効率化に資することができる。14<割り込み処理の開始遅延、割り込み要因毎のローカル時刻タイマチャネル、割り込み信号とその要因をCPUにプッシュ>本発明の別の実施の形態に係る半導体データ処理装置は、命令を実行する中央処理装置と、タイムトリガ通信のための通信制御を行う通信制御回路と、割り込み要求に応答する処理を前記中央処理装置に実行させるための割り込み制御を行う割り込み制御回路と、を有する。前記通信制御回路は、タイムトリガ通信に用いるローカル時刻タイマを有し、このローカル時刻タイマによる計時動作に基づいてタイムトリガ通信用のタイマ割り込み要求を発生する。前記割り込み制御回路はタイムトリガ通信用のタイマ割り込み要求があったとき、その割り込み要求に応答する中央処理装置の割り込み処理の開始を所定の予約時間だけ遅延させる制御を行う。前記通信制御回路は前記ローカル時刻タイマとして、複数種類の割り込み処理毎に異なるタイマ割り込み要求の発生タイミングを規定するためのタイミングデータが別々に設定される複数のタイマチャネルを有し、前記タイマ割り込み要求としてタイマ割り込み要求信号及びその割り込み要因を示す要因信号を出力する。前記割り込み制御回路は、前記タイマ割り込み要求信号及び要因信号に応答して、割り込み信号と割り込み処理への分岐に必要な割り込み要因データとを前記中央処理装置に与える。これによれば、項1、項8、及び項9の作用効果を奏する。15<通信制御回路が送信データをRAMからリードするバスアクセス機能>項14において、前記中央処理装置によってアクセスされるRAMを有する。前記通信制御回路は、前記ローカル時刻タイマに設定されたタイミングデータによる時間の経過を待って前記RAMから送信データを送信バッファに転送するバスアクセス動作を行い、当該バスアクセス動作の完了に応答してタイムトリガ通信用のタイマ割り込み要求を発生する。これによれば、項11と同様の作用効果を得る。16<通信制御回路が受信データをRAMに書き込むバスアクセス機能>項14において、前記中央処理装置によってアクセスされるRAMを有する。前記通信制御回路は、前記ローカル時刻タイマに設定されたタイミングデータによる時間の経過を待って受信データを受信バッファから前記RAMに転送するバスアクセス動作を行い、当該バスアクセス動作の完了に応答してタイムトリガ通信用のタイマ割り込み要求を発生する。これによれば、項13と同様の作用効果を得る。17<割り込み処理時間の最大時間よりも長い時間に設定される予約時間>項14において、前記予約時間は前記中央処理装置が実行する割り込み処理に要する処理時間の最大時間よりも長い時間である。これによれば項2と同様の作用効果を奏する。18<所定期間における高優先レベルの割り込み要求>項17において、前記割り込み制御回路は、前記タイムトリガ通信用のタイマ割り込み要求があってから前記所定の予約時間内に前記タイムトリガ通信用のタイマ割り込み要求とは別の割り込み要求があったとき、当該別の割り込み要求と前記タイマ割り込み要求との間の割り込み優先レベルにしたがって、割り込み優先レベルの高い方の割り込み要求に応ずる割り込み処理を優先させて前記所定の予約時間経過後に前記中央処理装置に処理させる。これによれば項3と同様の作用効果を奏する。19<タイムトリガ通信システム>本発明の更に別の実施の形態に係るタイムトリガ通信システムは、複数個の電子制御装置がバスに接続されてネットワークを構成し、当該ネットワークで利用される共通時刻に電子制御装置が時間同期して送受信動作を行う。前記夫々の電子制御装置は、フレームの送信を行う送信部と、フレームの受信を行う受信部と、電子制御装置固有のローカル時刻にしたがってタイマ動作を行うローカル時刻タイマと、前記フレームの受信予測時刻と前記フレームの受信時刻との相違に基づいて前記ローカル時刻タイマの調整を行う時間同期制御部とを備える。更に電子制御装置は、一定周期の通信サイクル内におけるフレームの送受信手順を規定した通信スケジュールと通信スケジュールに関する設定情報とを記憶する記憶部と、前記通信スケジュールと前記設定情報に基づいて前記ローカル時刻タイマと時間同期制御部を動作させて前記送信部及び受信部による電子制御装置の通信動作を制御する制御部と、を備える。前記制御部は、命令を実行して通信動作を制御する中央処理装置と、割り込み要求に応答する処理を前記中央処理装置に実行させるための割り込み制御を行う割り込み制御回路と、を有する。前記ローカル時刻タイマは前記通信スケジュールに関する設定情報に基づく計時動作に基づいてタイムトリガ通信用のタイマ割り込み要求を発生する。前記割り込み制御回路はタイムトリガ通信用のタイマ割り込み要求があったとき、その割り込み要求に応答する中央処理装置の割り込み処理の開始を所定の予約時間だけ遅延させる制御を行う。これによれば項1と同様の作用効果を奏し、ネットワークで利用される共通時刻に端末が時間同期して送受信動作するタイムトリガ通信をタイムスケジュールから大きく逸脱させないように制御することが可能になる。20本発明の更に別の実施の形態に係る通信システムは、複数個の電子制御装置がネットワークに接続され、夫々の電子制御装置が所定の時間に前記ネットワークを介して通信を行うシステムであって、前記複数個の電子制御装置の少なくとも1は、中央処理装置と、割り込み制御回路と、通信制御回路と、タイマ回路とを有する半導体装置を有する。前記タイマ回路は前記通信を行う前記所定の時間を計測して前記割り込み制御回路に通知を行う。前記割り込み制御回路は前記タイマ回路からの通知に応じて前記中央処理装置に割込み通知を行う。前記所定の時間において前記通信制御回路が前記ネットワークを介して通信を行う。前記中央処理装置は前記タイマ回路からの通知の後、前記所定の時間までの間において、前記タイマ回路からの通知の後に前記割り込み制御回路が通知を受けたことによる異なる割り込み通知に応じての処理を行わないようにされる。これによれば、ネットワーク上で端末が時間同期で行う通信をタイムスケジュールから大きく逸脱させないように制御することが可能になる。21項20において、前記割り込み制御回路は、前記タイマ回路からの通知を受信した後、前記所定の時間までの間において、前記異なる割り込み通知を他の回路から受信した場合、前記中央処理装置への前記異なる割込み通知を抑止する。これによれば、割込み通知の抑止によって、前記異なる割り込み通知に応じての処理を行わないようにすることが容易に達成される。22項20において、前記割り込み制御回路は計時回路を有し、前記タイマ回路からの通知を受信した後、前記計時回路で前記所定の時間となったことを計時することに応じて前記中央処理装置に割り込み通知を行う。これによれば、前記中央処理装置への割り込みの通知をタイマ回路を用いて容易に制御することが可能になる。23項22において、前記割り込み制御回路はレジスタを有し、前記タイマ回路からの通知の後、前記所定の時間となるまでの計時量を前記レジスタに設定可能とする。これによれば、異なる割り込み通知に応じての処理を行わないようにするための時間をレジスタ設定値に応じて可変制御可能になる。24項23において、前記タイマ回路からの通知のタイミングは、前記通信制御回路により設定される。これによれば、通信制御に応じて前記通知タイミングを決定することが可能になる。25項21において、前記通信システムは自動車に搭載された通信システムであって、前記複数個の電子制御装置は、自動車に搭載される電子制御装置である。これによれば、車載ネットワークを用いた電子制御の信頼性向上に寄与する。2.実施の形態の詳細実施の形態について更に詳述する。≪タイムトリガ通信システム≫図1には本発明の一実施の形態に係るタイムトリガ通信システムが例示される。同図に示されるタイムトリガ通信システムは、例えばフレックスレイに準拠され、車載機器などの制御機器である複数の電子制御装置がネットワークバスに接続されて構成され、当該ネットワークで利用されるグローバル時刻に電子制御装置が時間同期されて送受信動作を行うようにされる。図1では代表的に示された電子制御装置ECUg~ECUkがネットワークバスNBUSに接続されてネットワークを構成する。図1のタイムトリガ通信システムではフレームパケット又はメッセージの送受信は一定長の通信サイクルを分割した時間スロットに基づいて行われ、各時間スロットにおける送信権は通信スケジュールにより規定される。通信スケジュールはシステム設計時に決められる。図2には通信スケジュール、通信サイクル及び時間スロットを用いたタイムトリガ通信システムによる通信動作形態が例示される。同図にはサイクルCYCL10~CYCL13が例示され、各サイクルCYCL10~CYCL13では通信スケジュールにしたがって所定のスロットで所定の電子制御装置ECU1~ECU5が送信動作を行うようにされる。図2に例示されたフレックスレイの通信パターンの1サイクルは静的区間スタティックセグメントSSEG、動的区間ダイナミックセグメントDSEG、及びネットワークアイドル区間NITから成る。図3にはタイムトリガ通信における電子制御装置間の同期合わせの手法が原理的に示される。タイムトリガ通信ではネットワークバスNBUSに接続された端末として代表的に示された電子制御装置ECUi,ECUj,ECUkは、互いのローカル時刻をグローバル時刻と同期合わせを行いながら通信を行う必要があるため、各電子制御装置ECUi,ECUj,ECUkは自身のローカル時刻に従って動作するローカル時刻タイマLTMRi,LTMRj,LTMRkを持つ。フレックスレイの場合、夫々のローカル時刻タイマLTMRi,LTMRj,LTMRkはマクロティックカウンタとサイクルカウンタという2つの単位で構成される。図4に例示されるように、マクロティックカウンタは1サイクルの時間を例えば2048カウントによって規定し、サイクルカウンタはサイクル番号を64カウントの繰り返しによって規定する。サイクルカウンタはマクロティックカウンタの2048カウント毎に1のカウントを行う。前述のように、通信サイクルや時間スロットに基づくフレームの送受信を行うときフレーム衝突を回避するために、電子制御装置固有のローカル時刻をネットワークで利用される共通のグローバル時刻に合わせる、同期合わせ時間同期とも称するが行われる。同期合わせは、所定の電子制御装置から送信される同期フレームの到達予定時刻と実際の到達時刻との相対的な誤差を、ローカル時刻タイマを構成するマクロティックカウンタのカウント値でサンプリングし、その差にしたがって、マクロティックカウンタのカウント値に対するオフセット値の付与オフセット補正とも称すると、マクロティックカウンタのカウント周波数に対する周波数補正レート補正とも称するとを行うことによって実現される。このように、電子制御装置間でのタイムトリガ通信プロトコルによるフレームの送受信タイミングは、電子制御装置の通信スケジュールにしたがってローカル時刻タイマに時刻データが設定されることによって決定され、その設定に対して適宜オフセット補正及びレート補正が行われて、時間同期が図られる。ローカル時刻タイマに時刻データが設定されることによって発生されるタイマ割り込みの発生タイミングに同期してタイムスケジュールに従った送受信処理が行われることになる。図5には電子制御装置ECUiに適用されるマイクロコンピュータMCU1が例示される。マイクロコンピュータ1は、特に制限されないが、CMOS集積回路製造技術によって単結晶シリコンのような1個の半導体基板に形成される。マイクロコンピュータ1は、命令を実行する中央処理装置CPU10、CPU10が実行するプログラムや制御データなどが格納されるROM13、CPU10のワーク領域などに用いられるRAM14、及び割り込み制御回路INTC11を有し、それらは高速バスHBUSに接続されてインタフェースされる。高速バスHBUSはバスブリッジ回路BRDG15を介して低速バスLBUSにインタフェースされ、低速バスLBUSには代表的に示された通信制御回路COMCNT12と入出力ポートIOP16が接続される。通信制御回路12には前記ネットワークバスNBUSが接続され、入出力ポート16には電子制御装置による制御対象であるアクチェータACTT2及びセンサSNSR3が接続される。前記通信制御回路12は上記タイムトリガ通信プロトコルにしたがって前記ネットワークバスNBUSに接続される他の電子制御装置との間の送受信を制御する。この通信制御回路12は、タイムトリガ通信に用いる前記ローカル時刻タイマLTMRiを有し、このローカル時刻タイマLTMRiによる計時動作に基づいてタイムトリガ通信用のタイマ割り込み要求20を発生する。割り込み制御回路11はマイクロコンピュータ1の内外からの割り込み要求に応答する処理割り込み処理を前記中央処理装置10に実行させるための割り込み制御を行う。図ではタイマ割り込み要求20以外の割り込み要求は図示を省略している。特に、割り込み制御回路11はタイムトリガ通信用のタイマ割り込み要求20があったとき、その割り込み要求20に応答する中央処理装置10の割り込み処理の開始を所定の予約時間だけ遅延させる制御を行うという特徴を備える。21は割り込み要求に応答して割り込み制御回路11が中央処理装置10に与える割り込み指示を表す。以下、その特徴点を中心に、タイムトリガ通信用のタイマ割り込み制御に関する構成について詳述する。≪タイムトリガ通信用のタイマ割り込み制御≫図6には通信制御回路12の詳細な構成が例示される。通信制御回路12はタイムトリガ通信に用いるローカル時刻タイマLTMR35を有し、このローカル時刻タイマ35による計時動作に基づいて割り込み発生回路IRQGEN34がタイムトリガ通信用のタイマ割り込み要求20を発生する。通信制御回路12はネットワークバスNBUSから受信したデータパケットやメッセージを受信バッファRCBUF33に蓄積し、受信完了によって受信完了フラグRCFLG31がセットされる。受信データがRAM14に転送されることにより受信完了フラグ31がリセットされる。ネットワークバスNBUSに向けて送信すべきデータはRAM14から送信バッファ32に転送され、転送完了によって送信要求フラグ30がセットされる。送信データが送信バッファ32からネットワークバスNBUSに向けて送信されることによって送信要求フラグ30がリセットされる。上記バッファ32,33の制御、ローカル時刻タイマ35に対するローカル時刻のセット、ローカル時刻タイマに対する前記オフセット制御及びレート制御などの処理手順はプロトコルコントローラPRTCL36によって制御される。その制御方式はプログラム制御であってもハードワイヤードロジック制御であってもよい。特に制限されないが、前記マクロティックカウンタのカウントクロック信号を発生するクロック発生回路はローカル時刻タイマ35に設けられている。図7にはAUTOSAR規格におけるソフトウェアモジュールの階層構造が例示される。車載用ソフトウェアプラットフォーム規格であるAUTOSAR規格ではフレックスレイを扱うソフトウェアは2層のソフトウェアモジュール、すなわちフレックスレイインタフェースFlexRayInterface40とフレックスレイドライバFlexRayDriver41に階層化され、以下のように機能分担される。フレックスレイインタフェース40は、通信スケジュールが記述された送受信起動タイミング時刻テーブル50、およびそれぞれのタイミングでの処理内容が記述された処理内容テーブル51を持つ。フレックスレイインタフェース40は、ローカル時刻タイマ35を用いたタイマ割り込みローカル時刻タイマ割り込みによる送受信起動タイミングと処理内容の制御を行うと共に、フレックスレイドライバと上位層ソフトウェアモジュールとのメッセージ受け渡しを行う。フレックスレイドライバ41は、フレックスレイコントローラとしての通信制御回路12へのアクセス、フレックスレイインタフェース40から渡された送信メッセージを送信バッファ32へ格納する処理、及び受信メッセージを受信バッファ33から取り出してフレックスレイインタフェースへ渡す処理などを行う。特に制限されないが、ここでは、フレックスレイインタフェース40の送受信起動タイミングテーブル50から起動時刻のデータがフレックスドライバ41を介してローカル時刻タイマ35に設定されることにより送受信起動タイミングの制御が行われ、そのタイミング制御に基づいて制御されるローカル時刻タイマの経時動作によって割り込み発生回路34から出力されるローカル時刻タイマ割り込み要求に応答して、フレックスレイインタフェース40が処理内容テーブルで規定される処理を、上位層ソフトウェアモジュールを用いて実現する。これにより、夫々の電子制御装置は送受信起動タイミングテーブルを用いてローカル時刻タイマに設定されたローカル時刻の経過に同期するタイミングに基づいてフレーム又はメッセージの送受信処理を行うことになる。≪割り込み予約時間による割り込み指示の遅延制御≫ここで、タイムトリガ通信用のタイマ割り込み要求20に対する割り込み制御回路11による制御内容を説明する。図8にはタイムトリガ通信用のタイマ割り込み要求20に対する割り込み指示の代表的な制御形態が示される。同図において処理A、処理B,処理C,処理Dはタイムトリガ通信用のタイマ割り込み要求単に特定割り込み要求とも称する20に応答して中央処理装置10が実行する割り込み処理単に特定割り込み処理とも称するを表し、処理Aは送受信起動タイミングテーブルにしたがってローカル時刻タイマに次のローカル時刻を設定する処理、処理Bは処理内容テーブルにしたがった処理内容の引き当て、処理Cは昇進処理、処理Dは受信処理である。割り込み制御回路11は、タイムトリガ通信用のタイマ割り込み要求特定割り込み要求20があると、これに応答する中央処理装置10の割り込み処理の開始を指示する割り込み処理の指示単に特定割り込み指示とも称する21を所定の予約時間単に割り込み予約時間とも称するだけ遅延させて与える。割り込み予約時間の管理は、特に制限されないが、特定割り込み要求20に応答して前記割り込み予約時間分の経時動作を行う図示を省略するタイマを用いて行う。したがって、動作形態TYP1,TYP2,TYP3に例示されるように、特定割り込み要求20があったとき中央処理装置10がどのような段階で他の割り込み処理を実行していても、特定割り込み処理の指示21が割り込み予約時間経過後に発生されるから、特定割り込み処理の開始タイミングを一定にそろえることができる。図9に例示されるように割り込み処理の指示タイミングを割り込み予約時間を用いて制御しない場合には、例えば多重割り込みが禁止差され、或いは割り込み優先度の高い割り込み要求が先に処理されているような場合を想定すると、他の割り込み処理の終了直後に特定割り込み処理がそれぞれ開始され、それぞれの開始タイミングは、時刻t0,t1,t2のように大きなばらつきを生ずることになる。割り込み予約時間は、他の割り込み処理の終了タイミングの時間差を吸収できる程度に長く設定されればよく、その時間差を完全に吸収するには、特定割り込み処理以外の他のすべての割り込み処理に要する処理時間の最大時間よりも長い時間であればよい。また、ローカル時刻タイマ35に設定する時刻は目的とする割り込み処理開始時刻よりも割り込み予約時間分だけ早い時刻とすれば、送受信処理タイミングが全体的に遅延方向にシフトすることもない。要するに特定割り込み処理は目的とする本来のローカル時刻に開始される。このように、中央処理装置10によるデータ処理状況の如何に拘わらず、タイムトリガ通信用のタイマ割り込み要求に応ずる中央処理装置10による割り込み処理の開始を所定のタイミングにそろえることが容易になる。したがって、ネットワークで利用されるグローバル時刻に端末としての電子制御装置が時間同期して送受信動作するタイムトリガ通信をタイムスケジュールから大きく逸脱させないように制御することが可能になる。図10には割り込み予約時間の期間に他の割り込み要求があった場合の制御形態が例示される。割り込み制御回路11は、特定割り込み要求があってから前記割り込み予約時間内に当該特定割り込み要求とは別の割り込み要求があったとき、当該別の割り込み要求と特定割り込み要求との間の割り込み優先レベルにしたがって、割り込み優先レベルの高い方の割り込み要求に応ずる割り込み処理を優先させて前記割り込み予約時間経過後にCPU10に処理させる。図10の動作形態TYP1,TYP2,TYP3において、特定割り込み要求20から割り込み予約時間が経過するまでに他の割り込み要求IRQ1,IRQ2が連続して発生される。ここでは割り込み要求IRQ1,IRQ2の割り込みレベルは特定割り込み要求20に比べて低いから、割り込み予約時間が経過するのを待って、特定割り込み要求20に応ずる割り込み処理がCPU10によって実行される。特に図示はしないが、特定割り込み処理の実施が完了したときは、割り込み要求IRQ1,IRQ2を含めて再度割り込み優先レベル判定を行い、その判定結果に従って割り込み要求が処理される。したがって、特定割り込み処理中に更に別の特定割り込み要求20が発生されていれば、当該特定割り込み要求が前記割り込み要求IRQ1,IRQ2よりも優先して処理されることになる。図10の動作形態TYP1b,TYP2b,TYP3bにおいて、特定割り込み要求20から割り込み予約時間が経過するまでに他の割り込み要求IRQ3が発生される。ここでは割り込み要求IRQ3の割り込みレベルは特定割り込み要求20に比べて高いから、割り込み予約時間中における割り込み優先レベルの判定にしたがって、先に、優先レベルの高い割り込み要求IRQ3に応ずる高優先度割り込み処理がCPU10によって実行される。高優先度割り込み処理が完了したときは、特定割り込み要求20を含めて再度割り込み優先レベル判定を行い、その判定結果に従って割り込み要求が処理される。動作形態TYP1b,TYP2b,TYP3bでは、高優先度割り込み処理中に更に別の高優先度割り込み要求が発生していないので、高優先度割り込み処理が完了した直後に、前記特定割り込み要求20に応ずる特定割り込み処理処理A,処理B,処理Cが実行される。ここでは、割り込み要求に応答するCPU110による割り込み処理の途中で、別の割り込み要求に応答する割り込み処理をCPU10に開始させる、多重割り込みを禁止する動作モードを採用しているから、動作形態TYP3bのように高優先度の割り込み要求信号IRQ3が発生された場合にも、そのとき処理中である他の割り込み処理が完了するまで、高優先度の割り込み処理の実行開始が待たされる。図10の動作形態TYP1c,TYP2c,TYP3cのように、特定割り込み要求20が発生していないときに、特定割り込み要求とは異なるその他の割り込み要求IRQ4が発生すると、割り込み制御回路11は割り込み優先レベルを判定し、その判定結果にしたがってその他の割り込み処理が実行される。ここでも上記同様に多重割り込み禁止モードが採用されるので、動作形態TYP3cのように新たな割り込み要求IRQ4が発生された場合にも、そのとき処理中である他の割り込み処理が完了するまで、当該その他の割り込み処理の実行開始が待たされる。特定割り込み要求20に対して高優先度の割り込み要求を優先させて処理することにより、エラー処理などの優先度の高い割り込み要求に対してはタイムトリガ通信用のタイマ割り込み要求よりも先に処理されるから、システム異常などに対するリカバリ処理などの円滑な実行が疎外されず、システムの安全性を保証することができる。また、多重割り込みを禁止することにより、タイムトリガ通信による送受信処理の乱れを小さくすることができる。《CPUによる低速バスアクセスを伴う特定割り込み処理》図11には図5のマイクロコンピュータ1を用いたCPU主体の特定割り込み処理の流れを模式的に示し、図12には特定割り込み処理による通信処理の動作タイミングが例示され、図13には特定割り込み処理による受信処理の動作タイミングが例示される。ここでは、図11に概略が示されるように、特定割り込み要求20があるとS1、これに応答する特定割り込み処理では、CPU10が割り込み制御回路112をアクセスして割り込み要因を判定しS6、次に特定割る込み要求の発生タイミングを設定するためにCPU10が送受信起動タイミング時刻テーブルから選択したローカル時刻データをローカル時刻タイマ35にセットしS2、処理内容テーブルの内容を判別しS3、判別結果が送信処理の場合にはRAM14の送信メッセージを送信バッファ32に転送して送信フラグ30をセットするS4。処理内容テーブルの判別結果が受信処理の場合には受信バッファ33が保持する受信メッセージをRAM14に転送して受信フラグ30をリセットするS5。上記S2,S4,S5の処理はCPU10による低速バスLBUSのアクセスを伴うからCPUの負担は大きい。送信処理の場合には、図12に例示されるように、次のローカル時刻の設定が処理S2に対応され、送信メッセージの読み出し及び書き込みが転送処理S4に対応される。送信処理では、上位ソフトウェアモジュール42で生成されてRAM14に書き込まれている送信メッセージをCPU10がRAM14から読み出酢処理と、読み出した送信メッセージを通信制御回路12の送信バッファ32に書き込む処理とが、判定された処理内容にしたがって所定回数繰り返されるS4。受信処理の場合には、図13に例示されるように、次のローカル時刻の設定が処理S2に対応され、受信メッセージの読み出し及び書込み処理が転送処理S5に対応される。受信処理では、受信バッファ33に受信された受信メッセージをCPU10が読みだす処理と、読み出した受信メッセージをRAM14に書き込む処理とが、判定された処理内容にしたがって所定回数繰り返されるS5。RAM14に書き込まれた受信メッセージはCPU10が上位ソフトウェアモジュール42を実行して処理される。図11乃至図13に例示されるように、CPU10が送受信起動タイミング時刻テーブルから選択したローカル時刻データをローカル時刻タイマ35にセットする処理S2、送信処理の場合にRAM14の送信メッセージを送信バッファ32に転送する処理S4、及び受信処理の場合に受信バッファ33が保持する受信メッセージをRAM14に転送する処理S5を、CPUによる低速バスLBUSのアクセスに依存する場合にはCPUの負担が大きくなる。しかしながら、その処理内容は割り込み処理プログラムで柔軟に規定することができ、処理の変更にも柔軟に対応することができる。《割り込み要因を割り込み信号と共に中央処理装置にプッシュ》図14には割り込み制御回路11が割り込み要因を割り込み信号と共に中央処理装置にプッシュする構成が例示される。図14では前記通信制御回路12は、前記タイマ割り込み要求20としてタイマ割り込み要求信号20req及びその割り込み要因を示す要因信号20factを出力する前記割り込み制御回路11は、前記タイマ割り込み要求信号20req及び要因信号20fctに応答して、割り込み信号21intと割り込み処理への分岐に必要な割り込み要因データ21tgtとを前記中央処理装置10に与える。その他の構成は前述の構成と同様でありその詳細な説明を省略する。図14の構成において、送信処理の動作タイミングを示す図15及び受信処理の動作タイミングを示す図16に示されるように、処理S1ではローカル時刻タイマ35のタイムアウトに応答して通信制御回路12がタイマ割り込み要求信号20req及びその割り込み要因を示す要因信号20factを割り込み制御回路11に出力する。そして、割り込み制御回路11は、前記割り込み予約時間の経過を待って、中央処理装置10に、その割り込み要求に応答するための割り込み信号21intと割り込み処理への分岐に必要な割り込み要因データ21tgtとを出力する。したがって、図11乃至図13で説明したようにCPU10が割り込み制御回路12の要因レジスタなどをアクセスして割り込み要因を判定する処理S6を行うことを要しない。受信処理においては図16に例示されるように、受信処理に用いる受信メッセージが格納されている受信バッファの番号受信バッファ番号を通信制御回路12から取得する処理も不要にすることができる。したがって、割り込み処理による中央処理装置10の負担を軽減することができ、中央処理装置10による割り込み処理期間の短縮、タイムトリガ通信による通信処理の効率化に資することができる。《DMACによる送受信データの転送制御》図17にはRAMと通信制御回路との間で送受信データを転送する処理をDMA転送制御機能で行うようにしたマイクロコンピュータが例示される。ここでは、低速バスLBUSにデータ転送制御装置としてダイレクトメモリアクセスコントローラDMAC18が設けられ、中央処理装置10によって転送制御条件が予め設定される。DMAC18は転送開要求に応答して前記設定条件にしたがった転送動作を開始する。この例では、前記RAM14から送信バッファ32に送信メッセージを転送制御のための送信用転送制御情報が前記中央処理装置によって送信用転送チャネルに設定され、また、受信バッファ33からRAM14に受信メッセージを転送制御のための受信用転送制御情報が前記中央処理装置によって受信用転送チャネルに設定される。その他の構成は前述の構成と同様でありその詳細な説明を省略する。中央処理装置10は、図18に例示されるように、タイムトリガ通信用のタイマ割り込み要求20に応ずる割り込み信号21int及び要因データ21tgtを受け取ったとき、割り込み要因に応ずる処理が送信処理の場合には送信用転送チャネルに対するDMA転送起動信号DREQtrを活性化して、DMAC18にRAM14上の送信メッセージを通信制御回路12の送信バッファ32に転送させる。また、中央処理装置10は、図19に例示されるように、タイムトリガ通信用のタイマ割り込み要求20に応ずる割り込み信号21int及び要因データ21tgtを受け取ったとき、割り込み要因に応ずる処理が受信処理の場合には受信用転送チャネルに対するDMA転送起動信号DREQrcを活性化して、DMAC18に通信制御回路12の受信バッファ33の受信メッセージをRAM14に転送させる。これによれば、中央処理装置10はタイマ割り込み要求に応ずる割り込みによって送信処理を行うとき、送信メッセージをRAM14から通信制御回路12の送信バッファ32に転送するためのデータアクセス動作を行うことを要しない。同様に、中央処理装置10はタイマ割り込み要求に応ずる割り込みによって受信処理を行うとき、受信メッセージを通信制御回路12の受信バッファ33からRAM14に転送するためのデータアクセス動作を行うことを要しない。DMAC18によって必要なデータ転送が効率的に行われる。したがって、割り込み処理10による中央処理装置の負担を軽減することができ、中央処理装置10による割り込み処理期間の短縮、タイムトリガ通信による送信処理の効率化に資することができる。《通信制御回路12のバスアクセス機能による送受信データの転送制御》図20にはRAMと通信制御回路との間で送受信データを転送する機能を通信制御回路のバスアクセス機能で行うようにしたマイクロコンピュータが例示される。ここでは、通信制御回路12にはバスLBUS,HBUSを経由してRAM14をアクセスするためのバスアクセス回路BACC38を有する。バスアクセス回路38のバスアクセス動作は、特に制限されないが、ローカル時刻タイマ35のタイムアウトに応答して開始され、そのアクセス動作内容は、そのタイムアウトの属性、即ち、そのタイムアウトがタイムトリガ通信の送信処理又は受信処理の何れのタイムアウト割り込みの何の割り込み要因であるかによって決定され、その動作は、特に制限されないが、プロトコルコントローラ36によるプログラム制御で行われる。通信制御回路12は、ローカル時刻タイマ35のタイムアウトに起因してバスアクセス回路38を用いた送信メッセージ又は受信メッセージの転送制御を完了してから、割り込み制御回路11にタイムトリガ通信用のタイマ割り込み要求2020req,20fctを発生する。この場合における前記割り込み予約時間は、前記バスアクセス動作時間の分だけ更に短い時間とすれば、図8で説明した場合と同じタイミングで送受信のためのCPU10による割り込み処理を開始することができる。その他の構成は前述の構成と同様でありその詳細な説明を省略する。図21に例示されるように、次の送信処理のためにローカル時刻が設定されたローカル時刻タイマ35がタイムアウトすると、送信制御回路12はそのタイムアウトの属性にしたがってバスアクセス回路38を用いたバスアクセス動作を起動して、RAM14の送信メッセージを送信バッファ32に書き込む。通信制御回路12は送信メッセージの転送制御を完了してから、割り込み制御回路11にタイムトリガ通信用のタイマ割り込み要求2020req,20fctを発生し、所定の割り込み予約時間の経過を待ってCPU10に割り込み指示2121int、21tgtを与え、それにしたがってCPU10は送信メッセージの転送を省略して、必要な送信処理のための割り込み処理を行う。また、図22に例示されるように、次の受信処理のためにローカル時刻が設定されたローカル時刻タイマ35がタイムアウトすると、送信制御回路12はそのタイムアウトの属性にしたがってバスアクセス回路38を用いたバスアクセス動作を起動して、受信バッファ33の受信メッセージをRAM14に書き込む。通信制御回路12は受信メッセージの転送制御を完了してから、割り込み制御回路11にタイムトリガ通信用のタイマ割り込み要求2020req,20fctを発生し、所定の割り込み予約時間の経過を待ってCPU10に割り込み指示2121int、21tgtを与え、それにしたがってCPU10は既にRAM14に転送されている受信メッセージを用いて必要な受信処理のための割り込み処理を行う。これによれば、通信制御回路11はローカル時刻タイマ35がタイムアウトしたとき、タイマ割り込みを要求する前に、自らのバスアクセス機能によってRAM14をアクセスして送信データを取得し、或いは受信データをRAM14に転送する。よって、この後に発生するタイマ割り込み要求に応ずる割り込み処理によって送信処理又は受信処理を行うとき、中央処理装置10は、送信データをRAM14から通信制御回路11に転送するためのバスアクセス動作、或いは受信データを通信制御回路11からRAM14に転送するためのバスアクセス動作を行うことを要しない。したがって、割り込み処理による中央処理装置10の負担を軽減することができ、中央処理装置10による割り込み処理期間の短縮、タイムトリガ通信による送信処理の効率化に資することができる。《タイマ割り込み要因毎のローカル時刻タイマチャネル》図23にはローカル時刻タイマとして特定割り込み要因毎のローカル時刻タイマチャネルを通信制御回路に採用したマイクロコンピュータが例示される。ここでは、図11などで説明したときROM13が保有する送受信起動タイミング時刻テーブル50を廃止し、その機能をローカル時刻タイマ35などに持たせるようにしたものである。即ち、ローカル時刻タイマ35は送受信起動タイミング時刻テーブルで既定される時刻毎に異なるタイマ割り込み要求の発生タイミングを規定するためのタイミングデータが別々に設定される複数のタイマチャネルLTMR_CH0~LTMR_CHiを有する。タイマチャネルLTMR_CH0~LTMR_CHiは夫々ハードウェア的に独立した存在であることを要せず、そのようなタイマチャネルを順次形成するソフトウェア及びハードウェアを用いたシーケンサとタイマ回路によって実現してよいことは言うまでもない。その場合のシーケンサはプロトコル制御回路36の一部の機能として実現すればよい。どのタイマチャネルLTMR_CH0~LTMR_CHiがタイムアウトしたかはマッチングインデックスMATIDX39のビット列に反映され、そのビット列が割り込み要因を示し、さらにはそれに応答する処理が受信処理の場合には受信バッファ番号を示すものとされる。タイマチャネルLTMR_CH0~LTMR_CHiがタイムアウトしたとき、割込み発生回路34は、それによって割り込み要求信号20reqを活性化し、タイムアウトしたタイマチャネルを示す情報が反映されたマッチングインデックスMATIDX39の内容を割り込み要因20fctとして割込みコントローラ11に出力する。図20乃至図22で説明した実施の形態の場合には送受メッセージに対する必要なデータ転送を完了してからそのような割込み要求2020req,20fctを発行する。その他の構成は前述の構成と同様でありその詳細な説明を省略する。図24には図20で説明した構成に図23の構成を採用した場合における送信動作タイミングが示され、図25には図20で説明した構成に図23の構成を採用した場合における送信動作タイミングが示される。夫々の図に示されるようにローカル時刻タイマ35でタイムアウトが発生したとき、次のタイムアウトを発生させるための設定動作、例えば次に動作させるタイマチャネルの設定動作は通信制御回路12自身で行えばよく、前述したCPU10によるローカル時刻タイマの設定処理S2を行わなくてよい。RAM14から送信バッファ32への送信メッセージの書込み、又は受信バッファ33からRAM14への受信データのリード転送を完了してから、通信制御回路11は特定割込み要求2020req,20fctを割込みコントローラ11に発行してから、マッチングインデックスMATIDX39をクリアして、そのビット列で、次のタイムアウトが発生したタイマチャネルを特定できるようにする。これによれば、中央処理装置10は前記タイムトリガ通信用のタイマ割り込み要求毎に割り込み処理で送受信起動タイミング時刻タイミングテーブルをアクセスしてローカル時刻タイマに次のタイミングデータを設定することを要しない。したがって、割り込み処理による中央処理装置10の負担を軽減することができ、中央処理装置10による割り込み処理期間の短縮、タイムトリガ通信による通信処理の効率化に資することができる。《通信制御回路による送受信起動タイミング時刻テーブルの参照》図26には通信制御回路が送受信起動タイミング時刻テーブルを参照してローカル時刻タイマへの設定を行うように構成されたマイクロコンピュータが示される。ここでは、図11などで説明した送受信起動タイミング時刻テーブル50をROM13ではなく、通信制御回路12のローカルメモリLMRY60に配置し、通信制御回路12自身で、次のローカル時刻をローカル時刻タイマ35に設定するように構成される。ローカルメモリ60のアクセスはプロトコルコント制御回路36を介して行われる。このとき、マッチングインデックスにはローカル時刻タイマ35に設定されたローカル時刻に対応する割込み処理を指定するための割込み要因が設定される。この設定動作はプロトコルコント制御回路36を介してローカル時刻タイマ35に対するローカル時刻の設定とともに行われる。その他の構成は前述の構成と同様でありその詳細な説明を省略する。図26の構成を採用した場合にもその送受信動作におけるローカル時刻タイマ35に対する次のローカル時刻の設定は図24及び図25の場合と同様に通信制御回路12自身で行えばよい。したがって、中央処理装置10は前記タイムトリガ通信用のタイマ割り込み要求毎に割り込み処理でタイミングテーブルをアクセスしてローカル時刻タイマ35に次のタイミングデータを設定することを要しない。よって、割り込み処理による中央処理装置10の負担を軽減することができ、中央処理装置10による割り込み処理期間の短縮、タイムトリガ通信による通信処理の効率化に資することができる。以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。例えば、上記実施の形態では各図11、図14、図20、図23、図26などに基づいてその特徴毎に別々のマイクロコンピュータであるかの如く説明したが、夫々の特徴については、1.実施の形態の概要で説明したように、適宜組み合わせて実現することが可能であることは言うまでもない。タイムトリガ通信はAUTOSARやフレックスレイに限定されない。複数個の電子制御装置がネットワーク接続され当該ネットワークで利用される共通時刻に電子制御装置が時間同期して送受信動作を行うシステムに広く適用することができる。車載システムだけでなく、生産システムなどに広く適用することができる。半導体データ処理装置は1チップのマイクロコンピュータに限定されず、マイクロプロセッサとアクセラレータ、さらにはメモリチップなどによってマルチチップで構成されてもよい。送受信起動タイミングテーブルが格納されるメモリは電気的に書き換え可能なフラッシュメモリなどのROMに限定されず、RAMであってもよい。マイクロコンピュータのバス構成、内部回路モジュールは上記実施の形態に限定されず適宜変更可能である。"