a基板の上方に導電性膜よりなる第1配線を形成する工程と、b前記第1配線上に、前記第1配線の第1領域を露出する第1絶縁膜を形成する工程と、c前記第1配線の前記第1領域から前記第1絶縁膜上に延在する第2配線を形成する工程であって、c1前記第1領域および前記第1絶縁膜上に銅を主成分とする第1銅膜を形成する工程と、c2前記第1銅膜上に、前記第2配線の形成領域を開口した第1マスク膜を形成する工程と、c3前記第2配線の形成領域の前記第1銅膜上に、メッキ成長により銅を主成分とする第2銅膜を形成する工程と、c4前記第2銅膜上に、ニッケルを主成分とする第1ニッケル膜を形成する工程と、により、前記第1銅膜、前記第2銅膜および前記ニッケル膜よりなる前記第2配線を形成する工程と、d前記第2配線上のパッド領域に金を主成分とする金膜を形成する工程と、e前記d工程の後、前記第1マスク膜を除去し、前記第1ニッケル膜に不動態化処理を施すことにより、前記第1ニッケル膜の表面にニッケルの不動態化膜を形成する工程と、f前記e工程の後、前記第1銅膜をエッチングする工程と、を有することを特徴とする半導体装置の製造方法。前記c工程と、前記d工程との間に、g工程であって、g1前記第1ニッケル膜および前記第1マスク膜上に、前記第2配線上に位置する前記パッド領域を開口した第2マスク膜を形成する工程と、g2前記パッド領域に、メッキ成長によりニッケルを主成分とする第2ニッケル膜を形成する工程と、を有し、前記d工程は、前記第2ニッケル膜上に、前記金膜を形成する工程であり、前記e工程は、前記d工程の後、前記第1マスク膜および前記第2マスク膜を除去し、前記第1ニッケル膜および前記第2ニッケル膜に不動態化処理を施すことにより、前記第1ニッケル膜の表面および前記第2ニッケル膜の側面にニッケルの不動態化膜を形成する工程である、ことを特徴とする請求項1記載の半導体装置の製造方法。前記パッド領域は、前記第2配線の端部およびその外周を含む領域であることを特徴とする請求項2記載の半導体装置の製造方法。前記e工程の不動態化処理は、前記第1ニッケル膜と、過酸化水素水を含有する処理液とを接触させて行われることを特徴とする請求項1記載の半導体装置の製造方法。前記処理液は、アンモニアと前記過酸化水素水とを含有する処理液であることを特徴とする請求項4記載の半導体装置の製造方法。前記処理液は、25°C以上に加熱して用いられることを特徴とする請求項5記載の半導体装置の製造方法。前記e工程の不動態化処理は、前記第1ニッケル膜を酸化性雰囲気中でプラズマ処理することにより行われることを特徴とする請求項1記載の半導体装置の製造方法。前記f工程のエッチングは、硫酸と過酸化水素水とを含有する液または硝酸と過酸化水素水とを含有する液を用いて行われることを特徴とする請求項1記載の半導体装置の製造方法。前記c1工程は、前記第1領域および前記第1絶縁膜上に、バリア膜を形成した後、前記バリア膜上に、前記第1銅膜を形成する工程であることを特徴とする請求項1記載の半導体装置の製造方法。前記バリア膜は、クロムを主成分とするクロム膜、もしくは、チタンと主成分とするチタン膜を有することを特徴とする請求項9記載の半導体装置の製造方法。前記第1配線は、アルミニウムを主成分とするアルミニウム膜を有する配線であることを特徴とする請求項1記載の半導体装置の製造方法。h前記パッド領域の金膜と、実装基板の外部端子とを導線を介して接続する工程を有することを特徴とする請求項1記載の半導体装置の製造方法。a基板の上方に第1導電性膜を形成する工程と、b前記第1導電性膜上に、前記第1導電性膜の第1領域を露出する第1絶縁膜を形成する工程と、c前記第1導電性膜の第1領域および前記第1絶縁膜上に位置する第2導電性膜を形成する工程であって、c1前記第1領域および前記第1絶縁膜上に銅を主成分とする第1銅膜を形成する工程と、c2前記第1銅膜上に、前記第2導電性膜の形成領域を開口した第1マスク膜を形成する工程と、c3前記第2導電性膜の形成領域の前記第1銅膜上に、メッキ成長により銅を主成分とする第2銅膜を形成する工程と、c4前記第2銅膜上に、ニッケルを主成分とするニッケル膜を形成する工程と、により、前記第1銅膜、前記第2銅膜および前記ニッケル膜よりなる前記第2導電性膜を形成する工程と、d前記c工程の後、前記第1マスク膜を除去し、前記ニッケル膜に不動態化処理を施すことにより、前記ニッケル膜の表面にニッケルの不動態化膜を形成する工程と、e前記d工程の後、前記第1銅膜をエッチングする工程と、f前記第2導電性膜のパッド領域上の前記不動態化膜を除去する工程と、g前記f工程の後、前記パッド領域に、金を主成分とする金膜を形成する工程と、を有することを特徴とする半導体装置の製造方法。前記f工程は、還元性雰囲気におけるプラズマ処理により、前記パッド領域上の前記不動態化膜を除去する工程であることを特徴とする請求項13記載の半導体装置の製造方法。前記還元性雰囲気におけるプラズマ処理は、水素プラズマ処理であることを特徴をする請求項14記載の半導体装置の製造方法。前記還元性雰囲気におけるプラズマ処理は、アンモニアプラズマ処理であることを特徴とする請求項14記載の半導体装置の製造方法。前記e工程と前記f工程との間に、h前記第2導電性膜上に、前記パッド領域を開口した第2絶縁膜を形成する工程を有し、前記f工程は、前記第2絶縁膜をマスクとして、前記パッド領域上の前記不動態化膜を除去する工程であることを特徴とする請求項13記載の半導体装置の製造方法。前記g工程の後、i前記パッド領域の前記金膜上にバンプ電極を形成する工程を有することを特徴とする請求項13記載の半導体装置の製造方法。前記第2導電性膜は、前記第1導電性膜の第1領域と前記バンプ電極とを電気的に接続する配線であることを特徴とする請求項18記載の半導体装置の製造方法。前記第2導電性膜は、前記バンプ電極の下地層であることを特徴とする請求項18記載の半導体装置の製造方法。前記d工程の不動態化処理は、前記第1ニッケル膜と、過酸化水素水を含有する処理液とを接触させて行われることを特徴とする請求項13記載の半導体装置の製造方法。前記処理液は、アンモニアと前記過酸化水素水とを含有する処理液であることを特徴とする請求項21記載の半導体装置の製造方法。前記処理液は、25°C以上に加熱して用いられることを特徴とする請求項22記載の半導体装置の製造方法。前記d工程の不動態化処理は、前記第1ニッケル膜を酸化性雰囲気中でプラズマ処理することにより行われることを特徴とする請求項13記載の半導体装置の製造方法。前記e工程のエッチングは、硫酸と過酸化水素水とを含有する液または硝酸と過酸化水素水とを含有する液を用いて行われることを特徴とする請求項13記載の半導体装置の製造方法。a基板の上方に配置された導電性膜よりなる第1配線と、b前記第1配線上に配置され、前記第1配線の第1領域を露出する開口部を有する第1絶縁膜と、c前記導電性膜の第1領域から前記第1絶縁膜上に延在する第2配線であって、c1銅を主成分とする銅膜と、c2前記銅膜上に配置され、ニッケルを主成分とする第1ニッケル膜とを有する第2配線と、d前記第2配線のパッド領域上であって、前記第1ニッケル膜上に配置された金を主成分とする金膜と、e前記第2配線の前記第1ニッケル膜上に配置されたニッケルの不動態化膜と、を有し、前記第1ニッケル膜の表面に前記不動態膜と前記金膜とが形成されていることを特徴とする半導体装置。前記第2配線の前記パッド領域上であって、前記第1ニッケル膜と前記金膜との間に配置された第2ニッケル膜を有し、前記第2ニッケル膜の側面にも前記ニッケルの不動態化膜が配置されていることを特徴とする請求項26記載の半導体装置。前記パッド領域は、前記第2配線の端部およびその外周を含む領域であり、前記第2ニッケル膜は、前記第2配線の側面を覆っていることを特徴とする請求項27記載の半導体装置。前記ニッケルの不動態化膜は、アンモニアと過酸化水素水を含有するエッチング液でエッチングした場合のエッチングにおいて、ニッケルの自然酸化膜を前記エッチング液でエッチングした場合のエッチングレートの100分の1以下である膜であることを特徴とする請求項26記載の半導体装置。前記パッド領域の金膜と、実装基板の外部端子とを接続する導線を有することを特徴とする請求項26記載の半導体装置。a基板の上方に配置された第1導電性膜と、b前記第1導電性膜上に配置され、前記第1導電性膜の第1領域を露出する開口部を有する第1絶縁膜と、c前記第1導電性膜の第1領域および前記第1絶縁膜上に配置された第2導電性膜であって、c1銅を主成分とする銅膜と、c2前記銅膜上に配置され、ニッケルを主成分とするニッケル膜と、を有する前記第2導電性膜と、d前記第2導電性膜のパッド領域を開口する第2絶縁膜と、e前記第2導電性膜のパッド領域上であって、前記ニッケル膜の上方に配置されたバンプ電極と、f前記ニッケル膜と前記第2絶縁膜とに挟まれた領域に配置されたニッケルの不動態化膜と、を有することを特徴とする半導体装置。前記第2導電性膜は、前記第1導電性膜の第1領域と前記バンプ電極とを電気的に接続する配線であることを特徴とする請求項31記載の半導体装置。前記第2導電性膜は、前記バンプ電極の下地層であることを特徴とする請求項31記載の半導体装置。本発明者は、上記のような再配線を有する半導体装置の研究開発に従事している。この再配線として、下層に銅膜Cuを、その上層にニッケル膜Niを用いたCu-Ni再配線を採用し、これらの金属膜をメッキ法により形成している。しかしながら、追って詳細に説明するように、金属膜のメッキ法による成膜時に形成されるCuシード層のエッチングの際、Cu-Ni再配線のNi膜がエッチングされ、Ni膜の膜減りが生じるという問題が生じた。さらに、Ni膜の膜べりを考慮して、あらかじめNi膜を厚く形成した場合、Ni膜の応力により基板半導体装置に歪みが生じ、製造工程における不具合や、素子特性に与える影響が懸念されるという問題があった。そこで、本発明の目的は、特性の良好な半導体装置の製造方法を提供することにある。また、半導体装置の製造工程のスループットを向上させることにある。また、製造コストを低減することができる半導体装置の製造方法を提供することにある。また、本発明の他の目的は、特性の良好な半導体装置を提供することにある。また、製造コストを低減することができる半導体装置を提供することにある。本発明の上記目的およびその他の目的と新規な特徴は、本願明細書の記載および添付図面から明らかになるであろう。本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。本願において開示される発明のうち、代表的な実施の形態に示される半導体装置の製造方法は、次のa~fの工程を有する。aは、基板の上方に導電性膜よりなる第1配線を形成する工程である。bは、上記第1配線上に、上記第1配線の第1領域を露出する第1絶縁膜を形成する工程である。cは、上記第1配線の上記第1領域から上記第1絶縁膜上に延在する第2配線を形成する工程である。また、このc工程は、c1上記第1領域および上記第1絶縁膜上に銅を主成分とする第1銅膜を形成する工程と、c2上記第1銅膜上に、上記第2配線の形成領域を開口した第1マスク膜を形成する工程と、を有する。さらに、c3上記第2配線の形成領域の上記第1銅膜上に、メッキ成長により銅を主成分とする第2銅膜を形成する工程と、c4上記第2銅膜上に、ニッケルを主成分とする第1ニッケル膜を形成する工程と、を有し、これにより、上記第1銅膜、上記第2銅膜および上記ニッケル膜よりなる上記第2配線を形成する工程である。dは、上記第2配線上のパッド領域に金を主成分とする金膜を形成する工程である。eは、上記d工程の後、上記第1マスク膜を除去し、上記第1ニッケル膜に不動態化処理を施すことにより、上記第1ニッケル膜の表面にニッケルの不動態化膜を形成する工程である。fは、上記e工程の後、前記第1銅膜をエッチングする工程である。本願において開示される発明のうち、代表的な実施の形態に示される半導体装置の製造方法は、次のa~gの工程を有する。aは、基板の上方に第1導電性膜を形成する工程である。bは、上記第1導電性膜上に、上記第1導電性膜の第1領域を露出する第1絶縁膜を形成する工程である。cは、上記第1導電性膜の第1領域および上記第1絶縁膜上に位置する第2導電性膜を形成する工程である。また、このc工程は、c1上記第1領域および上記第1絶縁膜上に銅を主成分とする第1銅膜を形成する工程と、c2上記第1銅膜上に、上記第2導電性膜の形成領域を開口した第1マスク膜を形成する工程と、を有する。さらに、c3上記第2導電性膜の形成領域の上記第1銅膜上に、メッキ成長により銅を主成分とする第2銅膜を形成する工程と、c4上記第2銅膜上に、ニッケルを主成分とするニッケル膜を形成する工程と、を有し、これにより、上記第1銅膜、上記第2銅膜および上記ニッケル膜よりなる上記第2導電性膜を形成する工程である。dは、上記c工程の後、上記第1マスク膜を除去し、上記ニッケル膜に不動態化処理を施すことにより、上記ニッケル膜の表面にニッケルの不動態化膜を形成する工程である。eは、上記d工程の後、上記第1銅膜をエッチングする工程である。fは、上記第2導電性膜のパッド領域上の上記不動態化膜を除去する工程である。gは、上記f工程の後、上記パッド領域に、金を主成分とする金膜を形成する工程である。本願において開示される発明のうち、代表的な実施の形態に示される半導体装置は、次のa~eの構成を有する。aは、基板の上方に配置された導電性膜よりなる第1配線である。bは、上記第1配線上に配置され、上記第1配線の第1領域を露出する開口部を有する第1絶縁膜である。cは、上記導電性膜の第1領域から上記第1絶縁膜上に延在する第2配線であって、c1銅を主成分とする銅膜と、c2上記銅膜上に配置され、ニッケルを主成分とする第1ニッケル膜とを有する第2配線である。dは、上記第2配線のパッド領域上であって、上記第1ニッケル膜上に配置された金を主成分とする金膜である。eは、上記第2配線の上記第1ニッケル膜上に配置されたニッケルの不動態化膜である。そして、上記第1ニッケル膜の表面に上記不動態膜と上記金膜とが形成されている。本願において開示される発明のうち、代表的な実施の形態に示される半導体装置は、次のa~fの構成を有する。aは、基板の上方に配置された第1導電性膜である。bは、上記第1導電性膜上に配置され、上記第1導電性膜の第1領域を露出する開口部を有する第1絶縁膜である。cは、上記第1導電性膜の第1領域および上記第1絶縁膜上に配置された第2導電性膜であって、c1銅を主成分とする銅膜と、c2上記銅膜上に配置され、ニッケルを主成分とするニッケル膜とを有する上記第2導電性膜である。dは、上記第2導電性膜のパッド領域を開口する第2絶縁膜である。eは、上記第2導電性膜のパッド領域上であって、上記ニッケル膜の上方に配置されたバンプ電極である。fは、上記ニッケル膜と上記第2絶縁膜とに挟まれた領域に配置されたニッケルの不動態化膜である。本願において開示される発明のうち、以下に示す代表的な実施の形態に示される半導体装置によれば、半導体装置の特性を向上させることができる。また、半導体装置の製造コストを低減することができる。本願において開示される発明のうち、以下に示す代表的な実施の形態に示される半導体装置の製造方法によれば、特性の良好な半導体装置を製造することができる。また、半導体装置の製造工程において、スループットを向上させることができる。また、半導体装置の製造工程において、製造コストを低減することができる。以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、応用例、詳細説明、補足説明等の関係にある。また、以下の実施の形態において、要素の数等個数、数値、量、範囲等を含むに言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。さらに、以下の実施の形態において、その構成要素要素ステップ等も含むは、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数等個数、数値、量、範囲等を含むについても同様である。以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一または関連する符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。また、実施の形態で用いる図面においては、断面図であっても図面を見易くするためにハッチングを省略する場合もある。また、平面図であっても図面を見易くするためにハッチングを付す場合もある。実施の形態1以下、図面を参照しながら本実施の形態の半導体装置の構成と製造方法について詳細に説明する。図1は、本実施の形態の半導体装置の構成を示す要部断面図である。図2~図12は、本実施の形態の半導体装置の製造工程を示す要部断面図または要部平面図である。構造説明まず、図1を参照しながら本実施の形態の半導体装置の特徴的な構成について説明する。図1に示すように、本実施の形態の半導体装置は、半導体基板基板1上に形成された半導体素子として、例えばpチャネル型MISFETQpおよびnチャネル型MISFETQnを有する。かかるMISFETの他、他の素子、例えば、容量素子、抵抗素子やメモリセルなど、種々の素子を有していてもよい。これらMISFETMetalInsulatorSemiconductorFieldEffectTransistor、電界効果トランジスタ上には、層間絶縁膜ID1が配置されている。また、上記MISFETのソースドレイン領域3n、3p上には、プラグP1を介して第1層配線M1が配置されている。さらに、第1層配線M1上には、第2層配線M2が形成されている。第1層配線M1と第2層配線M2との間は、プラグP2により電気的に接続され、プラグP2以外の領域は層間絶縁膜ID2により電気的に絶縁されている。第1層配線M1および第2層配線M2は、アルミニウムAlを主成分とする導電性膜よりなる配線である。主成分とは、少なくとも50以上の組成比で混合されている成分をいう。この第2層配線最上層配線M2上には保護絶縁膜21、23、絶縁膜が形成され、保護絶縁膜の開口部ここでは、第1の保護絶縁膜21の開口部OA1から第2層配線Al膜M2が露出している。この露出部開口部OA1、第1パッド領域から保護絶縁膜21、23上に再配線31が配置されている。この再配線31は、上記露出部開口部OA1、第1パッド領域を半導体基板半導体チップ上の所望の領域まで引き回す役割を果たす。このように、再配線31を用い、再配線31の端部をパッド領域Pd開口部OA2、第2パッド領域とすることで、配線基板などの外部接続端子と半導体基板半導体チップとの電気的接続を容易に図ることができる。この再配線31は、銅膜Cuを主成分とする導電性膜31aと、ニッケル膜Niを主成分とする導電性膜31bとの積層膜Cu-Ni配線よりなる。Cu膜31aは、下層のシード層である銅薄膜よりメッキ成長された膜であり、Cu膜31aの下層にはシード層図1においては図示せず。図12参照が配置されている。また、シード層の下部には、バリア膜図1においては図示せず。図12参照が配置されている。なお、Ni膜31bは、上記Cu膜31a上にメッキ成長された膜である。なお、以降、シード層シード膜27をCuシード層27ということがある。また、このCuシード層および上記バリア膜も導電性を有するため、再配線31に含まれると考えることができる。また、上記再配線31の端部上には、パッドパターン33が配置されている。パッドパターン33は、ワイヤWとの接続を図るための下地層パッド領域の下地層であり、このパッドパターン33の表面が、パッド領域ワイヤとの接続部、外部接続端子との接続部Pdとなる。このパッドパターン33は、ニッケル膜Niを主成分とする導電性膜33aと金膜Auを主成分とする導電性膜33bの積層膜よりなる。このパッドパターン33の形成領域は、再配線31の端部領域より大きく、再配線31の端部領域の外周を含む領域である図8参照。よって、パッドパターン33は、再配線31の端部領域の上面のみならず、その側面を覆うように配置される図1参照。かかる構成により、再配線31とパッドパターン33の接触面積が大きくなり、パッドパターン33の剥がれを低減することができる。ここで、本実施の形態の半導体装置の特徴的な構成として、再配線31を構成するNi膜31bの表面のうち、パッドパターン33パッド領域Pd、開口部OA2の形成領域以外の領域に、Niの不動態化膜35が配置されている。また、パッドパターン33を構成するNi膜33aの表面のうち、Au膜33bで覆われていない領域、即ち、Ni膜33aの側面露出領域、露出面にも、Niの不動態化膜35が配置されている。Niの不動態化膜35とは、Niの酸化膜NixOyであり、不動態化処理により形成される膜である。不動態化処理としては、例えば、ニッケル膜と酸化性の溶液とを接触させる処理によりなされる。酸化性の溶液は、例えば、過酸化水素水を含有する溶液処理液であり、より具体的には、アンモニアと過酸化水素水を含有する溶液アンモニア過水が、ニッケルの不動態化処理液として好適に用いられる。また、ニッケル膜を酸化性雰囲気中でプラズマ処理することによってニッケル膜を不動態化することができる。上記Niの不動態化膜は、酸化膜であるが、Niの自然酸化膜とは異なり、緻密で安定な膜である。よって、Niの自然酸化膜は、Niの不動態化膜よりエッチングされやすく、例えば、上記アンモニア過水をエッチング液として用いてエッチングした場合、Niの自然酸化膜のエッチングレートエッチング速度は、Niの不動態化膜のエッチングレートの100倍以上である。即ち、Niの不動態化膜のエッチングレートは、Niの自然酸化膜のエッチングレートの100分の1以下である。また、上記Niの不動態化膜は、Niの自然酸化膜とは異なり、緻密で安定な膜であるため、硫酸や塩酸等の強い酸を用いても溶解し難い。このように、Niの不動態化膜35を配置することで、Ni膜31bの耐食性が高まる。また、後述の製造工程で詳細に説明するように、Cuシード層27をエッチングする際のNi膜31bの膜減りを低減することができる。よって、Ni膜31bをあらかじめ薄く形成することができ、下層の配線や素子MISFET等に加わる応力を低減することができる。また、パッドパターン33パッド領域Pd上には、後述する配線基板の外部接続端子との電気的接続を図るためのワイヤ導電性部材Wが配置されている。製造方法説明次いで、図1~図12を参照しながら、本実施の形態の半導体装置の製造工程を説明するとともに、当該半導体装置の構成をより明確にする。まず、図1に示すような半導体素子nチャネル型MISFETQnおよびpチャネル型MISFETQpの上方に複数の配線M1、M2が形成された半導体基板1を準備する。Qn、Qp形成工程半導体素子nチャネル型MISFETQnおよびpチャネル型MISFETQpの形成方法に制限はないが、例えば、以下に示す工程により、これらを形成することができる図1参照。例えばp型の単結晶シリコンからなる半導体基板1をエッチングすることにより溝を形成し、溝の内部に絶縁膜として例えば酸化シリコン膜を埋め込むことにより素子分離領域2を形成する。この素子分離領域2により、nチャネル型MISFETQnが形成される活性領域およびpチャネル型MISFETQpが形成される活性領域が区画される。次いで、半導体基板1のnチャネル型MISFETQnが形成される活性領域にp型不純物をイオン打ち込みした後、熱処理により不純物を拡散させることにより、p型ウエルを形成する。また、半導体基板1のpチャネル型MISFETQpが形成される活性領域にn型不純物をイオン打ち込みした後、熱処理により不純物を拡散させることにより、n型ウエルを形成する。次いで、例えば、半導体基板1p型ウエルおよびn型ウエルの表面を熱酸化することにより、ゲート絶縁膜を形成する。次いで、ゲート絶縁膜上に、例えば導電性膜として、不純物をドープした多結晶シリコン膜を堆積し、さらに、その上部に、絶縁膜として例えば窒化シリコン膜を堆積する。次いで、窒化シリコン膜をエッチングした後、この窒化シリコン膜をマスクとして多結晶シリコン膜をエッチングすることにより、ゲート電極Gを形成する。このように、所望の形状の膜マスク膜、フォトレジスト膜をマスクとして、下層の膜を選択的に除去する工程をパターニングという。次いで、ゲート電極Gの両側のp型ウエルにn型不純物をイオン打ち込みすることによってn-型半導体領域を形成し、ゲート電極Gの両側のn型ウエルにp型不純物をイオン打ち込みすることによってp-型半導体領域を形成する。次いで、半導体基板1の全面上に絶縁膜として例えば窒化シリコン膜を堆積した後、異方的にエッチングすることによって、ゲート電極Gの側壁にサイドウォールスペーサを形成する。次いで、ゲート電極Gおよびサイドウォールスペーサをマスクにp型ウエルにn型不純物をイオン打ち込みすることによってn-型半導体領域よりも不純物濃度の高いn型半導体領域を形成し、ゲート電極Gおよびサイドウォールスペーサをマスクにn型ウエルにp型不純物をイオン打ち込みすることによってp-型半導体領域よりも不純物濃度の高いp型半導体領域を形成する。以上の工程により、n-型半導体領域およびn型半導体領域よりなるLDDLightlyDopedDrain構造のソースドレイン領域3nを備えたnチャネル型MISFETQn、およびp-型半導体領域およびp型半導体領域よりなるLDD構造のソースドレイン領域3pを備えたpチャネル型MISFETQpが形成される図1参照。M1、M2形成工程複数の配線M1、M2の形成方法に制限はないが、例えば、以下に示す工程により、これらを形成することができる図1参照。まず、図1に示すnチャネル型MISFETQnおよびpチャネル型MISFETQp上に、絶縁膜として例えば酸化シリコン膜をCVDChemicalVapordeposition法などで堆積する。その後、必要に応じて、酸化シリコン膜の表面を化学的機械研磨CMP;ChemicalMechanicalPolishing法などで研磨してその表面を平坦化することによって層間絶縁膜ID1を形成する。次いで、層間絶縁膜ID1をパターニングすることにより、ソースドレイン領域3n、3p上に、それぞれコンタクトホール接続孔を形成する。次いで、コンタクトホール内を含む層間絶縁膜ID1上に、導電性膜として例えば、タングステンW膜をCVD法などで堆積し、このW膜を層間絶縁膜ID1が露出するまでCMP法などにより研磨することによって、コンタクトホール内に導電性膜を埋め込む。この工程により、プラグ接続部、コンタクトプラグP1が形成される。なお、W膜の下層に、例えば窒化チタンTiN膜またはチタンTi膜等よりなる単層膜又はこれらの積層膜からなるバリア膜を設けてもよい。次いで、プラグP1上を含む層間絶縁膜ID1上に、バリア膜図示せずとして例えばTiN膜をスパッタリング法などにより形成する。次いで、バリア膜上に、Al膜をスパッタリング法などにより形成する。次いで、Al膜上に、反射防止膜図示せずとしてTiN膜をスパッタリング法などにより形成する。次いで、バリア膜、Al膜および反射防止膜の積層膜をパターニングすることにより、第1層配線M1を形成する。なお、上記コンタクトホールを形成後、コンタクトホール内を含む層間絶縁膜ID1上に、上記積層膜を形成した後、パターニングすることにより、プラグP1と第1層配線M1を同時に形成してもよい。上記工程により、Alを主成分とする第1層配線M1が形成される。なお、TiN膜は、導電性を有するため、TiN膜/Al膜/TiN膜の積層膜を第1層配線M1として扱ってもよい。次いで、第1層配線M1上に、絶縁膜として例えば酸化シリコン膜をCVD法などで堆積し、その後、必要に応じて、酸化シリコン膜の表面を研磨することによって層間絶縁膜ID2を形成する。次いで、層間絶縁膜ID2をエッチングすることにより、第1層配線M1上にコンタクトホールを形成する。次いで、プラグP1と同様に、コンタクトホール内に導電性膜を埋め込むことにより、プラグP2を形成する。次いで、プラグP2上を含む層間絶縁膜ID2上に、第1層配線M1と同様に、TiN膜/Al膜/TiN膜の積層膜を形成し、パターニングすることにより第2層配線M2を形成する。保護絶縁膜、再配線およびパッドパターン形成工程次いで、第2層配線M2上に保護絶縁膜21、23、絶縁膜および再配線31等を形成する。この工程を、図2~図12を参照しながら説明する。図2~図12においては、図1に示す半導体装置の最上層配線ここでは、第2層配線M2および再配線31の開口部OA1の近傍の領域を詳細に示してある。なお図2~図12においては、図面を見やすくするため、第2層配線M2を、図1に示す第2層配線M2より短く表示してある。まず、図2に示すように、第2層配線M2および層間絶縁膜ID2上に、第1の保護絶縁膜21として、例えば、酸化シリコン膜および窒化シリコン膜の積層膜を形成する。例えば、酸化シリコン膜をCVD法などで堆積した後、酸化シリコン膜の上部に窒化シリコン膜をCVD法などで堆積することにより、上記積層膜を形成することができる。次いで、第1の保護絶縁膜21上にフォトレジスト膜図示せずを塗布し、このフォトレジスト膜を、露光現像することにより開口部OA1のフォトレジスト膜を除去する。次いで、残存するフォトレジスト膜をマスクに、第1の保護絶縁膜酸化シリコン膜および窒化シリコン膜の積層膜21をエッチングすることにより、第1の保護絶縁膜21に開口部OA1を形成する。なお、開口部OA1に位置する反射防止膜もエッチングすることが好ましい。よって、この開口部第1パッド領域OA1からは、第2層配線M2を構成するAl膜が露出する。このように、上記開口部OA1は、第2層配線Al膜M2の露出部露出領域と対応し、第2層配線Al膜M2と再配線31との接続部接続領域となる。次いで、上記フォトレジスト膜を除去した後、開口部OA1上を含む第1の保護絶縁膜21上に、第2の保護絶縁膜23として、例えば、感光性ポリイミド膜PIQ膜:Polyimideisoindoloquinazolinedion膜を塗布する。次いで、感光性ポリイミド膜を、露光現像することにより少なくとも開口部OA1を含む領域の感光性ポリイミド膜を除去する。この工程により、開口部OA1から第2層配線Al膜M2が再び露出する。次いで、熱処理キュア処理を施すことにより、感光性ポリイミド膜を硬化させる。次いで、図3に示すように、上記開口部OA1上を含む第2の保護絶縁膜23上に、例えばクロムCr膜からなるバリア膜25をスパッタリング法などにより堆積し、さらに、バリア膜25上に、電解メッキ用のCuシード層27として銅の薄膜銅膜をスパッタリング法などで形成する。次いで、図4に示すように、Cuシード層27上にフォトレジスト膜PR1を塗布し、フォトレジスト膜PR1を、露光現像することにより再配線形成領域A31のフォトレジスト膜PR1を除去する。図5に示すように、再配線形成領域A31は、幅W1で長さLの略矩形の形状である。この再配線形成領域A31は、開口部OA1を含む領域である。次いで、残存するフォトレジスト膜マスク膜PR1の内部、即ち、再配線形成領域A31のCuシード層27上に、Cu膜銅膜31aを電解メッキ法により形成する。次いで、上記フォトレジスト膜PR1の内部、即ち、再配線形成領域A31のCu膜31a上に、Ni膜ニッケル膜31bを電解メッキ法により形成する。その結果、図6に示すように、Cu膜31aとNi膜31bとの積層膜が形成される。なお、Cu膜31aの膜厚は、例えば、8.0μm程度である。また、Ni膜31bの膜厚は、例えば、10nm~3.5μm程度より好ましくは3.0μm以下である。Cuは低抵抗であり、Cu膜31aを再配線31に用いて好適である。また、Ni膜31bをCu膜31a上に形成することで、Cu膜31aを保護でき、Cu膜31aの耐食性を向上することができる。また、Cu膜31aのエレクトロマイグレーションを低減することができる。次いで、図7~図9に示すように、再配線31の端部上に、パッドパターン33を形成する。パッドパターン33は、例えば、次の工程で形成する。まず、図7に示すように、再配線形成領域A31を含むフォトレジスト膜PR1上にフォトレジスト膜マスク膜PR2を塗布し、フォトレジスト膜PR2を、露光現像することによりのパッドパターン形成領域OA2のフォトレジスト膜PR2を除去する。この際、パッドパターン形成領域開口部OA2において、フォトレジスト膜PR2の下層のフォトレジスト膜PR1も除去される。即ち、図8に示すように、パッドパターン形成領域パッド領域OA2は、再配線形成領域A31の端部領域上に配置される。再配線形成領域A31の端部領域を幅W1および長さL1の領域図8の斜線部とすると、パッドパターン形成領域OA2は、端部領域より一回り大きい。具体的には、略矩形状の上記端部領域の3辺において幅α分だけ広く設定されている。言い換えれば、上記端部領域とその外周幅α分を含み、幅が、W12αで、長さが、L1αの領域となっている。次いで、図9に示すように、残存するフォトレジスト膜PR2の内部、即ち、パッドパターン形成領域OA2のNi膜31b上その表面のみならず、側面も含むに、Ni膜ニッケル膜33aを電解メッキ法により形成する。次いで、上記フォトレジスト膜PR2の内部、即ち、パッドパターン形成領域A33のNi膜33a上その表面のみならず、側面も含むに、Au膜33bを電解メッキ法により形成する。Ni膜33aの膜厚は、例えば、0.1~1μm程度である。また、Au膜33bの膜厚は、例えば、1~3μm程度である。このように、パッドパターン形成領域OA2を、再配線形成領域A31の端部領域より一回り大きく形成することで図8参照、パッドパターン形成領域A33において、再配線形成領域A31の端部領域の3辺に接する側面側壁がパッドパターン33により覆われる図8および図9参照。よって、再配線31とパッドパターン33の接触面積が大きくなり、これらの密着性が向上する。言い変えれば、パッドパターン33の剥離を低減することができる。次いで、図10に示すように、フォトレジスト膜PR1、PR2を除去する。その結果、再配線形成領域A31およびパッドパターン形成領域OA2においては、Ni膜31bおよびAu膜33bの表面と、Cu膜31a、Ni膜31b、Au膜33bおよびNi膜33aの側面とが露出する。また、再配線形成領域A31以外の領域において、Cuシード層27が露出する。次いで、図11に示すように、再配線31およびパッドパターン33を構成するNi膜31b、33aに対し、不動態化処理を施す。例えば、半導体基板1をアンモニアと過酸化水素水とを含有する処理液アンモニア過水に浸漬し、Ni膜31b、33aと処理液とを接触させることにより、Ni膜31b、33aの露出面において不動態化反応酸化反応を生じさせ、Niの不動態化膜35を形成する。この際、処理液を室温25°C以上に加熱する、より好ましくは50°C以上に加熱すれば、不動態化反応を促進させることができ好適である。不動態化処理のための処理液としては、アンモニア過水以外の過水過酸化水素水を含有する処理液を用いても良い。他の過水として、硫酸過水硫酸と過酸化水素水とを含有する処理液を用いてもよい。但し、硫酸過水は、Cu膜31aをエッチングし得るため、アンモニア過水を用いる方がより好ましい。また、不動態化処理として、プラズマ酸化法を用いてもよい。即ち、酸化性雰囲気例えば、酸素を含有する雰囲気中でプラズマを生じさせ、その内部に半導体基板1を配置し、酸素プラズマ酸素ラジカルとNi膜31b、33aとを反応させることにより、Ni膜31b、33aの露出面に、Niの不動態化膜35を形成してもよい。また、酸素を含んだ雰囲気中窒素の中に酸素が微量1以下に含まれた雰囲気で150°C~400°Cの範囲で酸化アニールし不動態化膜35を形成してもよい。次いで、図12に示すように、ウエットエッチングにより、再配線形成領域A31以外の領域のCuシード層27と、その下層のバリア膜Cr膜25とを順次除去する。Cuシード層27のエッチングは、例えば、硫酸過水硫酸と過酸化水素水とを含有する溶液または硝酸過水硝酸と過酸化水素水とを含有する溶液を含有するエッチング液を用いて行われる。Cuシード層27を除去した後、バリア膜Cr膜25を、例えば、過マンガン酸カリウムを含有する溶液を用いてエッチングする。なお、バリア膜としてTi系の膜TiN膜またはTi膜よりなる単層膜又はこれらの積層膜を用いた場合には、アンモニア過水によりエッチングすることができる。ここで、上記Cuシード層27のエッチング液としては、硫酸過水または硝酸過水などが使用され、Cuのみならず、Niも溶解してしまう。しかしながら、本実施の形態おいては、Ni膜31b、33aの表面に、Niの不動態化膜35が形成されているため、Ni膜31b、33aのエッチング膜減りを防止することができる。その結果、次の効果を奏する。1Ni膜31b、33aのエッチングを防止することで、Ni膜31b、33aを当初から薄く成膜することができ、コストを抑えることができる。2Ni膜31b、33aの膜減り例えば、本発明者の検討によれば、0.8μm程度を考慮して、Ni膜31b、33aを厚く例えば、1.0μm程度形成した場合、当該膜の応力膜応力が大きくなり、半導体基板1に歪みが生じる。その結果、Ni膜31bの成膜から上記Cuシード層27のエッチング工程までの間の、露光工程などの処理工程や、処理装置間の搬送工程などにおいて、半導体基板1の固定や搬送にエラーが生じる。その結果、製造工程のスループットthroughput、単位時間あたりの処理能力が低下する。また、歪みが大きい場合には、不良となり、製造歩留まりが低下する。また、下層の半導体素子例えば、Qn、Qpなどの特性の劣化や、配線例えば、M1、M2の断線などにも繋がり得る。これに対し、本実施の形態においては、上記のとおり、Ni膜31b、33aをあらかじめ薄く成膜することができるため、上記不具合を回避することができる。また、エッチングばらつきなどを考慮して、膜減り量を多めに設定する場合においては、Cuシード層27のエッチング工程の後において残存するNi膜の膜厚も所望の膜厚より大きくなる。その結果として、以降の工程においても、膜応力が大きい状態が継続する。よって、以降の工程、例えば、後述するプローブテスト工程やレーザー救済工程ヒューズプログラミング工程において、半導体基板1の固定例えば、吸着固定や搬送にエラーが生じ得る。このような場合も、製造工程のスループットが低下する。これに対し、本実施の形態においては、Ni膜31b、33aの膜厚を最適化することが可能であり、製造工程のスループットを向上させることができ、また、Ni膜31b、33aの膜応力を低減することにより、半導体装置の特性を向上させることができる。3また、パッドパターン33の側面にもNiの不動態化膜35が形成されているため図11参照、Ni膜33aのサイドエッチングを低減することができる。即ち、Niの不動態化膜35が形成されていない場合には、パッドパターン33のNi膜33aの側面が硫酸過水または硝酸過水に晒されるため、上記側面からNi膜のエッチング侵食が進行する。この侵食部が基点となりパッドパターン33が剥がれやすくなる。特に、パッドパターン33は、パターン面積が小さいため剥がれやすい。これに対し、本実施の形態においては、Ni膜33aのサイドエッチングを低減することができ、パッドパターン33の剥がれを低減することができる。プローブテストおよびヒューズプログラミング工程この後、必要に応じて、パッドパターン33を利用して、半導体装置の動作テストを行う。このように、半導体装置の製造工程の前工程ダイシング前、ウエハ状態において、半導体装置集積回路などの良否を判定することをウエハテストと言う。このウエハテストとして、例えば、パッドパターン33に対応したプローブ針が設けられたプローブカードを用いて行う、プローブテストがある。このプローブ針を介してパッドパターン33に電気的信号を印加し、また、パッドパターン33から得られる信号を検知することにより、半導体装置の電気的特性を確認することができる。このテスト結果により、半導体装置集積回路の良否を判断することができる。次いで、必要に応じて、ヒューズ素子のプログラミングを行う。例えば、配線M1またはM2と同層において、同じ導電性部材で形成されたヒューズ素子図示せずが設けられる。このヒューズ素子上の層間絶縁膜ID1、ID2や保護絶縁膜21、23をエッチングにより薄膜化する。この後、切断対象のヒューズ素子に対し、例えば、レーザーなどの高エネルギー線を照射することによりヒューズ素子を切断する。このように、ヒューズ素子の切断の有無によるプログラミングを行うことにより、例えば、上記プローブテストの結果に基づく欠陥の救済冗長救済や、半導体装置の仕様周波数や対応電圧に対応した回路の切り替えなどを行うことができる。上記プローブテスト工程やヒューズプログラミング工程においても、本実施の形態においては、半導体基板1の歪みが低減されているため、半導体基板1の固定例えば、吸着固定や搬送のエラーが低減される。実装工程次いで、半導体基板ウエハ1を切断ダイシングして複数の半導体チップに分離個片化する。なお、ダイシングの前に、半導体基板ウエハ1の裏面研削を行い、半導体基板1を薄膜化してもよい。次いで、配線基板実装基板上に半導体チップを搭載接着するダイボンディング。この配線基板のチップ搭載面側には外部接続端子外部端子、端子が形成されている。次いで、半導体チップ上のパッドパターン33と、配線基板に形成されている外部接続端子とを、金線などからなるワイヤ導線、導電性部材Wで接続するワイヤボンディング。その後、必要に応じて、半導体チップやワイヤを覆うように封止樹脂モールド樹脂などで封止する。なお、本実施の形態においては、パッドパターン33をNi膜33aとAu膜33bとの積層膜で構成したが、Ni膜33aを省略してもよい。即ち、フォトレジスト膜PR2の内部、言い換えれば、パッドパターン形成領域OA2のNi膜31b上その表面のみならず、側面も含むに、直接、Au膜33bを電解メッキ法により形成してもよい。但し、Au膜33bの下層にNi膜33aを設け、連続して電解メッキ処理を行った方が、Au膜33bとNi膜33aとの密着性が向上し、Au膜33bの剥離を低減することができる。また、パッドパターン33を電解メッキ法を用いて形成したが、無電解メッキ法を用いて形成してもよい。但し、Au膜33bの膜厚が比較的大きい場合には、電解メッキ法を用いて好適である。実施の形態2実施の形態1においては、再配線31の端部上にパッドパターン33を設け、パッドパターン33と配線基板などの外部接続端子とをワイヤWで接続したが図1参照、再配線31の端部上にバンプ電極BPを設け図13参照、このバンプ電極BPと配線基板などの外部接続端子とを接続してもよい。以下、図面を参照しながら本実施の形態の半導体装置の構成と製造方法について詳細に説明する。図13は、本実施の形態の半導体装置の構成を示す要部断面図である。図14~図23は、本実施の形態の半導体装置の製造工程を示す要部断面図である。構造説明まず、図13を参照しながら本実施の形態の半導体装置の特徴的な構成について説明する。図13に示すように、本実施の形態の半導体装置においても、実施の形態1の場合と同様に、半導体基板基板1上に形成された半導体素子として、例えばpチャネル型MISFETQpおよびnチャネル型MISFETQnを有する。かかるMISFETの他、他の素子、例えば、容量素子、抵抗素子やメモリセルなど、種々の素子を有していてもよい。これらMISFET上には、層間絶縁膜ID1が配置されている。また、上記MISFETのソースドレイン領域3n、3p上には、プラグP1を介して第1層配線M1が配置されている。この第1層配線M1上には、複数の配線層第2層配線M2~第4層配線M4が配置されている。各配線層間は、プラグP2~プラグP4により電気的に接続され、それ以外の領域は層間絶縁膜ID2~ID4により電気的に絶縁されている。第1層配線M1~第4層配線M4は、Cuを主成分とする導電性膜よりなるCu配線であり、いわゆるダマシンdamascene配線である。最上層配線である第5層配線M5は、Alを主成分とする導電性膜よりなるAl配線である。なお、第1層配線M1~第4層配線M4をAl配線としてもよい。この第5層配線最上層配線M5上には保護絶縁膜21、23、24、絶縁膜が形成され、保護絶縁膜の開口部ここでは、第3の保護絶縁膜24の開口部OA1から第5層配線Al膜M5が露出している。この露出部開口部OA1、第1パッド領域から保護絶縁膜21、23、24上に再配線31が配置されている。この再配線31は、上記露出部開口部OA1、第1パッド領域を半導体基板半導体チップ上の所望の領域まで引き回す役割を果たす。このように、再配線31を用い、再配線31の端部をパッド領域開口部OA2、第2パッド領域Pdとすることで、配線基板などの外部接続端子と半導体基板半導体チップとの電気的接続を容易に図ることができる。この再配線31は、銅膜Cuを主成分とする導電性膜31aと、ニッケル膜Niを主成分とする導電性膜31bとの積層膜よりなる。Cu膜31aは、下層のシード層である銅薄膜よりメッキ成長された膜であり、Cu膜31aの下層にはCuシード層図13においては図示せず。図23参照が配置されている。また、シード層の下部には、バリア膜図13においては図示せず。図23参照が配置されている。なお、Ni膜31bは、上記Cu膜31a上にメッキ成長された膜である。なお、以降、シード層シード膜27をCuシード層27ということがある。また、このCuシード層および上記バリア膜も導電性を有するため、再配線31に含まれると考えることができる。また、上記再配線31Ni膜31b上には表面保護絶縁膜41、絶縁膜が配置され、表面保護絶縁膜41の開口部OA2から再配線31が露出している。この開口部OA2内には、Au膜図13においては、図示せず、図23参照が形成されている。この開口部OA2が、パッド領域Pdとなる。このパッド領域Pd上には、バンプ電極突起電極BPが配置され、このバンプ電極BPを介して後述する配線基板などの外部接続端子と半導体装置との電気的接続が図られる。ここで、本実施の形態の半導体装置の特徴的な構成として、再配線31を構成するNi膜31bの表面のうち、開口部OA2以外の領域に、Niの不動態化膜35が配置されている。言い換えれば、Ni膜31bと表面保護絶縁膜41、絶縁膜とに挟まれた領域に、Niの不動態化膜35が配置されている。このように、Niの不動態化膜35を配置することで、Ni膜31bの耐食性が高まる。また、後述の製造工程で詳細に説明するように、Cuシード層27をエッチングする際のNi膜31bの膜減りを低減することができる。よって、Ni膜31bをあらかじめ薄く形成することができ、下層の配線や素子MISFET等に加わる応力を低減することができる。製造方法説明次いで、図13~図23を参照しながら、本実施の形態の半導体装置の製造工程を説明するとともに、当該半導体装置の構成をより明確にする。まず、図13に示すような半導体素子nチャネル型MISFETQnおよびpチャネル型MISFETQpの上方に複数の配線M1~M5が形成された半導体基板1を準備する。Qn、Qp形成工程半導体素子nチャネル型MISFETQnおよびpチャネル型MISFETQpの形成方法に制限はないが、例えば、実施の形態1で説明した工程により、nチャネル型MISFETQnおよびpチャネル型MISFETQpを形成することができる図13、図1参照。M1~M4形成工程複数の配線M1~M4の形成方法に制限はないが、例えば、以下に示す工程により、これらを形成することができる図13参照。まず、前述の図13に示すnチャネル型MISFETQnおよびpチャネル型MISFETQp上に、絶縁膜として例えば酸化シリコン膜をCVD法で堆積する。その後、必要に応じて、酸化シリコン膜の表面を化学的機械研磨法で研磨してその表面を平坦化することによって層間絶縁膜ID1aを形成する。次いで、層間絶縁膜ID1aをエッチングすることにより、ソースドレイン領域3n、3p上に、それぞれコンタクトホール接続孔を形成する。次いで、コンタクトホール内を含む層間絶縁膜ID1a上に、導電性膜として例えば、W膜をCVD法で堆積し、このW膜を層間絶縁膜ID1aが露出するまでCMP法により研磨することによって、コンタクトホール内に導電性膜を埋め込む。この工程により、プラグ接続部、コンタクトプラグP1が形成される。なお、W膜の下層に、例えばTiN膜、Ti膜等の単層膜又はこれらの積層膜からなるバリア膜を設けてもよい。次いで、層間絶縁膜ID1aおよびプラグP1上に、絶縁膜として例えば窒化シリコン膜および酸化シリコン膜をCVD法により順次堆積し、これらの積層膜から成る配線溝用絶縁膜ID1bを形成する。なお、窒化シリコン膜は、エッチングストッパー膜となる。また、上記層間絶縁膜ID1aと配線溝用絶縁膜ID1bとを併せて層間絶縁膜ID1と言うことがあるID2~ID4についても同様である。次いで、配線溝用絶縁膜ID1bをエッチングすることにより配線溝を形成する。次いで、配線溝内を含む配線溝用絶縁膜ID1b上に、例えば窒化チタンからなるバリア膜図示せずをスパッタ法により堆積し、さらに、バリア膜上に、電解メッキ用のCuシード層図示せずとして例えば銅の薄膜をスパッタ法もしくはCVD法で形成する。次いで、Cuシード層上に、導電性膜として例えば銅膜を電解メッキ法により形成する。次いで、配線溝以外の銅膜およびバリア膜をCMP法により除去することにより第1層配線M1を形成する。このように、配線溝の内部に導電性膜を埋め込む方法をダマシン法といい、特に、プラグと配線とを別工程で形成する方法をシングルダマシン法と言う。また、後述する第2層配線M2~第4層配線M4のように、コンタクトホールおよび配線溝内に同時に導電性膜を埋め込むことにより、一度にプラグと配線とを形成する方法をデュアルダマシン法と言う。次いで、デュアルダマシン法を用いて第2層配線M2~第4層配線M4を形成する。まず、第1層配線M1および配線溝用絶縁膜ID1b上に、例えば絶縁膜として窒化シリコン膜、酸化シリコン膜、窒化シリコン膜および酸化シリコン膜を順次CVD法により堆積することにより層間絶縁膜ID2を形成する。これらの膜のうち、下層の窒化シリコン膜は、第1層配線M1を構成する銅の拡散を防止する機能を有する。また、この下層の窒化シリコン膜は、後述するコンタクトホールを形成する際のエッチングストッパーとして、また、上層の窒化シリコン膜は、後述する配線溝を形成する際のエッチングストッパーとして利用される。次いで、層間絶縁膜ID2のうち、上から2層の絶縁膜である酸化シリコン膜および窒化シリコン膜の積層膜ID2bをエッチングすることにより、配線溝を形成する。次いで、配線溝内を含む層間絶縁膜ID2上に、第1フォトレジスト膜図示せずを堆積し、エッチバックすることにより配線溝を第1フォトレジスト膜で埋め込む。さらに、第1フォトレジスト膜上に後述するプラグP2の形成領域が開口した第2フォトレジスト膜図示せずを形成し、この第2フォトレジスト膜をマスクに、第1フォトレジスト膜と、下から2層の酸化シリコン膜および窒化シリコン膜の積層膜ID2aを、エッチングすることにより、コンタクトホールを形成する。なお、ここでは、配線溝を形成した後、コンタクトホールを形成したが、プラグP2の形成領域の層間絶縁膜ID24層の膜、ID2aおよびID2bをエッチングすることによりコンタクトホールを形成した後、上から2層の絶縁膜である酸化シリコン膜および窒化シリコン膜の積層膜ID2bをエッチングすることにより、配線溝を形成してもよい。次いで、上記コンタクトホールおよび配線溝内を含む層間絶縁膜ID2上に、例えば窒化チタンからなるバリア膜図示せずをスパッタ法により堆積し、さらに、バリア膜上に、電解メッキ用のCuシード層図示せずとして例えば銅の薄膜をスパッタ法もしくはCVD法で形成する。次いで、Cuシード層上に、導電性膜として例えば銅膜を電解メッキ法により形成する。次いで、配線溝以外の銅膜およびバリア膜をCMP法により除去することによりプラグP2および第2層配線M2を形成する。次いで、層間絶縁膜ID2ID2a、ID2b、プラグP2および第2層配線M2と同様に、層間絶縁膜ID3ID3a、ID3b、プラグP3および第3層配線M3を形成する。さらに、層間絶縁膜ID2ID2a、ID2b、プラグP2および第2層配線M2と同様に、層間絶縁膜ID4ID4a、ID4b、プラグP4および第4層配線M4を形成する。次いで、第4層配線M4上に、層間絶縁膜ID5を、例えば、層間絶縁膜ID1aと同様に形成し、この層間絶縁膜ID5中にプラグP5をプラグP1と同様に形成する。さらに、層間絶縁膜ID5およびプラグP5上に、第5層配線Al配線M5を形成する。例えば、層間絶縁膜ID5およびプラグP5上に、バリア膜図示せずとして、例えば、TiN膜をスパッタリング法などで成膜し、次いで、バリア膜上に、Al膜をスパッタリング法により成膜し、さらに、Al膜上に、反射防止膜図示せずとしてTiN膜をスパッタリング法などにより形成する。次いで、バリア膜、Al膜および反射防止膜の積層膜をパターニングすることにより、第5層配線M5を形成する。なお、上記コンタクトホールを形成後、コンタクトホール内を含む層間絶縁膜ID5上に、上記積層膜を形成した後、パターニングすることにより、プラグP5と第5層配線M5を同時に形成してもよい。上記工程により、Alを主成分とする第5層配線M5が形成される。なお、TiN膜は、導電性を有するため、TiN膜/Al膜/TiN膜の積層膜を第5層配線M5として扱ってもよい。保護絶縁膜、再配線およびパッドパターン形成工程等次いで、第5層配線M5上に保護絶縁膜21、23、24、絶縁膜および再配線31等を形成する。この工程を、図14~図23を参照しながら説明する。図14~図23においては、図1に示す半導体装置の最上層配線ここでは、第5層配線M5および再配線31の開口部OA1の近傍の領域を詳細に示してある。なお図14~図23においては、図面を見やすくするため、第5層配線M5を、図13に示す第5層配線M5より短く表示してある。まず、図14に示すように、第5層配線M5および層間絶縁膜ID5上に、第1の保護絶縁膜21として、例えば、酸化シリコン膜および窒化シリコン膜の積層膜を形成する。例えば、酸化シリコン膜をCVD法などで堆積した後、酸化シリコン膜の上部に窒化シリコン膜をCVD法などで堆積することにより、上記積層膜を形成することができる。次いで、第1の保護絶縁膜21をパターニングすることにより開口部OA1aを形成する。なお、開口部OA1aに位置する反射防止膜もエッチングすることが好ましい。よって、この開口部OA1aからは、第5層配線M5を構成するAl膜が露出する。次いで、開口部OA1a上を含む第1の保護絶縁膜21上に、第2の保護絶縁膜23として、例えば、感光性ポリイミド膜を塗布する。次いで、感光性ポリイミド膜を、露光現像することにより開口部OA1aを含む領域の感光性ポリイミド膜を除去する。この工程により、開口部OA1aから第5層配線Al膜M5が再び露出する。次いで、図15に示すように、開口部OA1a上を含む第1および第2の保護絶縁膜21、23上に、第3の保護絶縁膜24として、例えば、感光性ポリイミド膜を塗布する。次いで、感光性ポリイミド膜を、露光現像することにより開口部OA1a内の感光性ポリイミド膜を除去することにより、開口部OA1を形成する。この工程により、開口部OA1から第5層配線Al膜M5が再び露出する。次いで、熱処理キュア処理を施すことにより、感光性ポリイミド膜23、24を硬化させる。なお、上記工程においては、開口部OA1aをOA1より大きく形成したが、開口部OA1aを開口部OA1と同程度に形成してもよい。即ち、保護絶縁膜21、23、24の所望の領域が開口され第5層配線Al膜M5が露出する構成となればよい。この所望の領域図15においては、開口部OA1が、第5層配線Al膜M5と再配線31との接続部接続領域となる。次いで、図16に示すように、上記開口部OA1上を含む第3の保護絶縁膜24上に、例えばCr膜またはTi/TiN/Tiの積層膜Ti系の膜からなるバリア膜25をスパッタリング法などにより堆積し、さらに、バリア膜25上に、電解メッキ用のCuシード層27として銅の薄膜銅膜をスパッタリング法などで形成する。次いで、図17に示すように、Cuシード層27上にフォトレジスト膜PR1を塗布し、フォトレジスト膜PR1を、露光現像することにより再配線形成領域A31のフォトレジスト膜PR1を除去する。この再配線形成領域A31は、開口部OA1を含む領域である。次いで、図18に示すように、残存するフォトレジスト膜マスク膜PR1の内部、即ち、再配線形成領域A31のCuシード層27上に、Cu膜銅膜31aを電解メッキ法により形成する。次いで、上記フォトレジスト膜PR1の内部、即ち、再配線形成領域A31のCu膜31a上に、Ni膜ニッケル膜31bを電解メッキ法により形成する。Cu膜31aの膜厚は、例えば、4~7μm程度である。また、Ni膜31bの膜厚は、2~4μm程度である。Cuは低抵抗であり、Cu膜31aを再配線31に用いて好適である。また、Ni膜31bをCu膜31a上に形成することで、Cu膜31aを保護でき、Cu膜31aの耐食性を向上することができる。また、Cu膜31aのエレクトロマイグレーションを低減することができる。次いで、図19に示すように、フォトレジスト膜PR1を除去する。その結果、再配線形成領域A31において、Ni膜31bの上面と、Cu膜31aおよびNi膜31bの側面とが露出し、再配線形成領域A31以外の領域において、Cuシード層27が露出する。次いで、図20に示すように、再配線31を構成するNi膜31bに対し、不動態化処理を施す。例えば、半導体基板1をアンモニアと過酸化水素水とを含有する処理液アンモニア過水に浸漬し、Ni膜31bと処理液とを接触させることにより、Ni膜31bの露出面において不動態化反応酸化反応を生じさせ、Niの不動態化膜35を形成する。これにより、Ni膜31bの上面と側面に、Niの不動態化膜35が形成される。この際、処理液を室温25°C以上に加熱する、より好ましくは50°C以上に加熱すれば、不動態化反応を促進させることができ好適である。不動態化処理のための処理液としては、アンモニア過水以外の過水過酸化水素水を含有する処理液を用いても良い。他の過水として、硫酸過水硫酸と過酸化水素水とを含有する処理液を用いてもよい。但し、硫酸過水は、Cu膜31aをエッチングし得るため、アンモニア過水を用いる方がより好ましい。また、不動態化処理として、プラズマ酸化法を用いてもよい。即ち、酸化性雰囲気例えば、酸素を含有する雰囲気中でプラズマを生じさせ、その内部に半導体基板1を配置し、酸素プラズマ酸素ラジカルとNi膜31bとを反応させることにより、Ni膜31bの露出面に、Niの不動態化膜35を形成してもよい。次いで、図21に示すように、ウエットエッチングにより、再配線形成領域A31以外の領域のCuシード層Cu膜27とバリア膜Cr膜25とを順次除去する。Cuシード層27のエッチングは、例えば、硫酸過水硫酸と過酸化水素水とを含有する溶液または硝酸過水硝酸と過酸化水素水とを含有する溶液を含有するエッチング液を用いて行われる。次いで、Cuシード層27を除去した後、バリア膜Cr膜25を、例えば、過マンガン酸カリウムを含有する溶液を用いてエッチングする。なお、バリア膜として上記Ti系の膜TiN膜またはTi膜よりなる単層膜又はこれらの積層膜を用いた場合には、アンモニア過水によりエッチングすることができる。ここで、上記Cuシード層27のエッチング液としては、硫酸過水または硝酸過水が使用され、Cuのみならず、Niも溶解してしまう。このようにCuのエッチング液はNiも溶解してしまうものが多い。しかしながら、本実施の形態おいては、Ni膜31bの表面に、Niの不動態化膜35が形成されているため、Ni膜31bのエッチング膜減りを防止することができる。その結果、次の効果を奏する。1Ni膜31bのエッチングを防止することで、Ni膜31bを当初から薄く成膜することができ、コストを抑えることができる。2Ni膜31bの膜減りを考慮して、Ni膜31bを厚く形成した場合、当該膜の応力膜応力が大きくなり、半導体基板1に歪みが生じる。その結果、Ni膜31bの成膜から上記Cuシード層27のエッチング工程までの間の、露光工程などの処理工程や、処理装置間の搬送工程などにおいて、半導体基板1の固定や搬送にエラーが生じる。その結果、製造工程のスループットが低下する。また、歪みが大きい場合には、不良となり、製造歩留まりが低下する。また、下層の半導体素子例えば、Qn、Qpなどの特性の劣化や、配線例えば、M1~M5の断線などにも繋がり得る。これに対し、本実施の形態においては、上記のとおり、Ni膜31bをあらかじめ薄く成膜することができるため、上記不具合を回避することができる。また、エッチングばらつきなどを考慮して、膜減り量を多めに設定する場合においては、Cuシード層27のエッチング工程の後において残存するNi膜の膜厚も所望の膜厚より大きくなる。その結果として、以降の工程においても、膜応力が大きい状態が継続する。よって、以降の工程、例えば、後述するプローブテスト工程やレーザー救済工程ヒューズプログラミング工程において、半導体基板1の固定例えば、吸着固定や搬送にエラーが生じ得る。このような場合も、製造工程のスループットが低下する。これに対し、本実施の形態においては、Ni膜31bの膜厚を最適化することが可能であり、製造工程のスループットを向上させることができ、また、Ni膜31bの膜応力を低減することにより、半導体装置の特性を向上させることができる。3また、再配線31を構成するNi膜31bの側面にもNiの不動態化膜35が形成されているため、Ni膜31bのサイドエッチングを低減することができる。即ち、Niの不動態化膜35が形成されていない場合には、再配線31のNi膜31bの側面が硫酸過水または硝酸過水に晒されるため、上記側面からNi膜のエッチング侵食が進行する。かかるNi膜31bのサイドエッチングが進行すると、下層のCu膜31aのサイドエッチングも促進され得る。実施の形態1のパッドパターン33と比較し再配線31のパターン面積は大きいため、上記Ni膜31bおよびCu膜31aのサイドエッチングによる問題は小さいものの、配線の低抵抗化や、配線幅の微細化などに対応するためには、上記サイドエッチングの量は少ない方が好ましい。このように、本実施の形態においては、Ni膜31bのサイドエッチングを低減でき、また、Cu膜31aのサイドエッチングを低減できるなお、当該効果は実施の形態1においても同様である。次いで、再配線形成領域A31以外の領域のCuシード層Cu膜27とバリア膜Cr膜25とを除去した後、図21に示すように、Niの不動態化膜35上を含む第3の保護絶縁膜24上に、表面保護絶縁膜41として、例えば、感光性ポリイミド膜を塗布する。次いで、感光性ポリイミド膜を、露光現像することにより感光性ポリイミド膜を選択的に除去することにより、開口部OA2を形成する。この開口部OA2は、再配線31の上部に位置し、パッド領域Pdと対応する。次いで、図22に示すように、表面保護絶縁膜41の開口部OA2から露出したNiの不動態化膜35を除去する。Niの不動態化膜35の除去は、還元性雰囲気におけるプラズマ処理により行うことができる。例えば、水素H2を含有する雰囲気中で、プラズマを生じさせ、水素プラズマ水素ラジカルとNiの不動態化膜Niの酸化膜35とを反応させることにより、Niの不動態化膜35を還元する。これにより、Niの不動態化膜35が除去され、表面保護絶縁膜41の開口部OA2からNi膜31bが露出する。上記水素雰囲気中でのプラズマ処理水素プラズマ処理に代えて、アンモニアプラズマ処理を行ってもよい。この場合、アンモニアNH3を含有する雰囲気中で、プラズマを生じさせ、水素ラジカルや窒化水素ラジカルとNiの不動態化膜Niの酸化膜35とを反応させる。次いで、図23に示すように、表面保護絶縁膜41の開口部OA2の内部のNi膜31b上に、Au膜33bを無電解メッキ法置換メッキ法により形成する。Au膜33bの膜厚は、10~200nm程度である。このAu膜33bの表面が、パッド領域バンプ電極形成領域Pdとなる。この後、パッド領域Pdに、バンプ電極BPを形成する。例えば、Au膜33bパッド領域Pd上に、半田ボールをフラックスなどで仮固定し、半田リフロー処理リフロー処理、熱処理を行って半田を溶融、再固化することで、パッド領域Pd上に、半田よりなるバンプ電極BPを形成する。半田ボールの代わりに印刷法などにより半田ペーストをパッド領域Pd上に供給して、固化することにより半田よりなるバンプ電極BPを形成してもよい。また、半田よりなるバンプ電極BPの形成の際には、比較的薄い上記Au膜33bは、半田の内部に溶け込み、最終構造としてAu膜33bが認識できなくなる場合がある図1参照。実装工程次いで、必要に応じて、プローブテストおよびヒューズプログラミング工程を行った後、半導体基板ウエハ1を切断ダイシングして複数の半導体チップに分離個片化する。なお、ダイシングの前に、半導体基板ウエハ1の裏面研削を行い、半導体基板1を薄膜化してもよい。次いで、配線基板上に半導体チップを搭載する。この配線基板のチップ搭載面側には外部接続端子外部端子、端子が形成されている。よって、搭載に際しては、半導体チップのバンプ電極BPと配線基板の外部接続端子とを位置合わせして搭載するフェイスダウンボンディング。次いで、バンプ電極BPを加熱リフローした後、半導体チップと配線基板との間を樹脂などで固定する。なお、本実施の形態においては、再配線形成領域A31内に開口部OA2を配置し、開口部OA2内部にAu膜33bを形成したが、開口部OA2を再配線31の端部領域より大きくしてもよい。図24は、本実施の形態の半導体装置の他の構成を示す要部断面図である。例えば、実施の形態1の図8に示すように、再配線31の端部領域の外周を含む領域を開口部OA2とし、その内部にAu膜33bを形成してもよい。その結果、図24に示すように、Au膜33bが、再配線31の端部領域の上面のみならず、その側面を覆うように配置されるため、再配線31とAu膜33bの接触面積が大きくなり、Au膜33bの剥がれを低減することができる。実施の形態3実施の形態2においては、Cu膜31aおよびNi膜31bの積層膜よりなる再配線31の端部上にバンプ電極BPを形成したが、最上層配線である第5層配線M5の開口部OA1の直上にバンプ電極BPを形成してもよい。この際、バンプ電極BPの下層に、パッドパターン30として、Cu膜30aおよびNi膜30bの積層膜を配置してもよい。以下、図面を参照しながら本実施の形態の半導体装置の構成と製造方法について詳細に説明する。図25~図30は、本実施の形態の半導体装置の製造工程を示す要部断面図である。構造説明まず、本実施の形態の半導体装置の製造工程を示す要部断面図の最終工程図である図30を参照しながら本実施の形態の半導体装置の特徴的な構成について説明する。本実施の形態においては、実施の形態2と比較して、実施の形態2の再配線31に代えて、パッドパターン30を配置している点で相違するが、他の構成は、実施の形態2と同様であるため、パッドパターン30の構成について詳細に説明する。本実施の形態の半導体装置においても、実施の形態2と同様に、半導体基板基板1上に形成された半導体素子として、例えばpチャネル型MISFETQpおよびnチャネル型MISFETQnを有する図13参照。かかるMISFETの他、他の素子、例えば、容量素子、抵抗素子やメモリセルなど、種々の素子を有していてもよい。これらMISFET上には、層間絶縁膜ID1が配置されている。また、上記MISFETのソースドレイン領域3n、3p上には、プラグP1を介して第1層配線M1が配置されている。さらに、本実施の形態の半導体装置においても、実施の形態2と同様に、第1層配線M1上には、複数の配線層第2層配線M2~第4層配線M4が形成されている。各配線層間は、プラグP2~プラグP4により電気的に接続され、それ以外の領域は層間絶縁膜ID2~ID4により電気的に絶縁されている。第1層配線M1~第4層配線M4は、Cuを主成分とする導電性膜よりなるCu配線であり、いわゆるダマシン配線である。最上層配線である第5層配線M5は、Alを主成分とする導電性膜よりなるAl配線である。なお、第1層配線M1~第4層配線M4をAl配線としてもよい。この第5層配線最上層配線M5上には保護絶縁膜21、23、24、絶縁膜が形成され、保護絶縁膜の開口部ここでは、第3の保護絶縁膜24の開口部OA1から第5層配線Al膜M5が露出している。この露出部開口部OA1、第1パッド領域より一回り大きく、その外周が保護絶縁膜21、23、24上にかかるように、パッドパターン30が配置されている。パッドパターン30は、銅膜Cuを主成分とする導電性膜30aと、ニッケル膜Niを主成分とする導電性膜30bとの積層膜よりなる。Cu膜30aは、下層のシード層である銅薄膜よりメッキ成長された膜であり、Cu膜31aの下層にはシード層27が配置されている。また、Cuシード層27の下部には、バリア膜25が配置されている。なお、Ni膜30bは、上記Cu膜30a上にメッキ成長された膜である。また、上記シード層27および上記バリア膜25も導電性を有するため、パッドパターン30に含まれると考えることができる。また、上記パッドパターン30Ni膜30b上には表面保護絶縁膜41、絶縁膜が形成され、表面保護絶縁膜41の開口部OA2からパッドパターン30が露出している。この開口部OA2内には、Au膜33bが配置されている。この開口部OA2が、パッド領域Pdとなる。パッド領域Pd上には、バンプ電極BPが配置され、このバンプ電極BPを介して後述する配線基板などの外部接続端子と半導体装置の電気的接続が図られる。ここで、本実施の形態の半導体装置の特徴的な構成として、パッドパターン30を構成するNi膜30bの表面のうち、開口部OA2以外の領域に、Niの不動態化膜35が配置されている。言い換えれば、Ni膜30bと表面保護絶縁膜41、絶縁膜とに挟まれた領域に、Niの不動態化膜35が配置されている。このように、Niの不動態化膜35を配置することで、Ni膜30bの耐食性が高まる。また、後述の製造工程で詳細に説明するように、Cuシード層27をエッチングする際のNi膜30bの膜減りを低減することができる。製造方法説明次いで、図25~図30を参照しながら、本実施の形態の半導体装置の製造工程を説明するとともに、当該半導体装置の構成をより明確にする。まず、実施の形態2と同様に、半導体素子nチャネル型MISFETQnおよびpチャネル型MISFETQpの上方に複数の配線M1~M5が形成された半導体基板1を準備する。半導体素子nチャネル型MISFETQnおよびpチャネル型MISFETQpの形成工程および第1層配線M1~第5層配線M5の形成工程は、実施の形態2と同様であるためその説明を省略する。保護絶縁膜、再配線およびパッドパターン形成工程等図25に示すように、第5層配線M5の形成後、第1の保護絶縁膜21、第2の保護絶縁膜23および第3の保護絶縁膜24を形成する。これら保護絶縁膜21、23、24の積層膜は、開口部OA1を有し、開口部OA1から第5層配線Al膜M5が露出している。保護絶縁膜21、23、24および開口部OA1は、実施の形態2と同様の工程で形成することができる。次いで、上記開口部OA1上を含む第3の保護絶縁膜24上に、例えばCr膜またはTi/TiN/Tiの積層膜Ti系の膜からなるバリア膜25をスパッタリング法などにより堆積し、さらに、バリア膜25上に、電解メッキ用のCuシード層27として銅の薄膜銅膜をスパッタリング法などで形成する。次いで、Cuシード層27上にフォトレジスト膜PR1を塗布し、フォトレジスト膜PR1を、露光現像することによりパッドパターン形成領域A30のフォトレジスト膜PR1を除去する。このパッドパターン形成領域A30は、開口部OA1を含む領域である。次いで、図26に示すように、残存するフォトレジスト膜マスク膜PR1の内部、即ち、パッドパターン形成領域A30のCuシード層27上に、Cu膜銅膜30aを電解メッキ法により形成する。次いで、上記フォトレジスト膜PR1の内部、即ち、パッドパターン形成領域A30のCu膜30a上に、Ni膜ニッケル膜30bを電解メッキ法により形成する。Cu膜30aの膜厚は、例えば、4~7μm程度である。また、Ni膜30bの膜厚は、2~4μm程度である。Cuは低抵抗であり、Cu膜30aをパッドパターン30に用いて好適である。また、Ni膜30bをCu膜30a上に形成することで、Cu膜30aを保護でき、Cu膜30aの耐食性を向上することができる。次いで、図27に示すように、フォトレジスト膜PR1を除去する。その結果、パッドパターン形成領域A30において、Ni膜30bの表面と、Cu膜30aおよびNi膜30bの側面とが露出し、パッドパターン形成領域A30以外の領域において、Cuシード層27が露出する。次いで、パッドパターン30を構成するNi膜30bに対し、実施の形態2と同様の処理を施し、Niの不動態化膜35を形成する。次いで、図28に示すように、実施の形態2と同様のウエットエッチングにより、パッドパターン形成領域A30以外の領域のCuシード層27とバリア膜Cr膜25とを順次除去する。ここで、上記Cuの薄膜よりなるCuシード層27のエッチング液としては、実施の形態2で詳細に説明したように、硫酸過水または硝酸過水が使用され、Cuのみならず、Niも溶解してしまう。しかしながら、本実施の形態おいては、Ni膜30bの表面および側面に、Niの不動態化膜35が形成されているため、Ni膜30bのエッチング膜減りを防止することができる。その結果、次の効果を奏する。1Ni膜30bのエッチングを防止することで、Ni膜30bを当初から薄く成膜することができ、コストを抑えることができる。2Ni膜30bの膜減りを考慮して、Ni膜30bを厚く形成した場合、実施の形態2で説明したように、当該膜の応力が大きくなるのに対し、膜応力を低減でき、搬送エラーなどの低減や、半導体装置の特性を向上させることができる。3また、パッドパターン30の側面にもNiの不動態化膜35が形成されているため、Ni膜30bのサイドエッチングを低減することができる。即ち、Niの不動態化膜35が形成されていない場合には、パッドパターン30のNi膜30bの側面が硫酸過水または硝酸過水に晒されるため、上記側面からNi膜30bのエッチング侵食が進行する。この侵食部が基点となりパッドパターン30が剥がれやすくなる。特に、パッドパターン30は、パターン面積が小さいため剥がれやすい。これに対し、本実施の形態においては、Ni膜30bのサイドエッチングを低減することができ、パッドパターン30の剥がれを低減することができる。次いで、パッドパターン形成領域A30以外の領域のCuシード層27とバリア膜Cr膜25とを除去した後、図29に示すように、Niの不動態化膜35上を含む第3の保護絶縁膜24上に、表面保護絶縁膜41として、例えば、感光性ポリイミド膜を塗布する。次いで、感光性ポリイミド膜を、露光現像することにより感光性ポリイミド膜を選択的に除去することにより、開口部OA2を形成する。この開口部OA2は、パッドパターン30の上部に位置し、パッド領域Pdと対応する。次いで、開口部OA2から露出したNiの不動態化膜35を除去する。不動態化膜35の除去は、実施の形態2で説明した還元性雰囲気におけるプラズマ処理により行うことができる。次いで、図30に示すように、開口部OA2の内部のNi膜31b上に、Au膜33bを無電解メッキ法置換メッキ法により形成する。Au膜33bの膜厚は、10~200nm程度である。このAu膜33bの表面が、パッド領域バンプ電極形成領域Pdとなる。この後、図示は省略するが、実施の形態2と同様に、パッド領域Pdに、バンプ電極BPを形成する。例えば、Au膜33bパッド領域Pd上に、半田ボールをフラックスなどで仮固定し、半田リフロー処理リフロー処理、熱処理を行って半田を溶融、再固化することで、パッド領域Pd上に、半田よりなるバンプ電極BPを形成する図13参照。実装工程次いで、必要に応じて、プローブテストおよびヒューズプログラミング工程を行った後、実施の形態2と同様に、半導体基板ウエハ1を切断し、配線基板上にフェイスダウンボンディングする。以上、本発明者によってなされた発明をその実施の形態1~3に基づき具体的に説明したが、本発明は上記実施の形態1~3に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。例えば、実施の形態1では2層の配線層M1、M2を、実施の形態2および3では、5層の配線層M1~M5を形成したが、配線層の数に制限はなく、また、配線を構成する導電性材料も適宜変更可能である。