"アナログ信号と参照信号との比較結果を示す比較結果信号を出力する比較器と、前記比較結果信号に基づいてデジタル信号を保持するメモリとを含む回路部を複数有し、該複数の回路部が、それらの一部から成る第1の回路部と、該第1の回路部以外の少なくとも一部から成る第2の回路部とを含み、前記アナログ信号をデジタル信号に変換するアナログデジタル変換回路であって、前記アナログデジタル変換回路は検査モードであるメモリ検査モードで動作し、前記メモリ検査モード時に、前記第1の回路部に含まれる第1のメモリに第1のデジタル信号を保持させるための第1のテスト信号、及び、前記第2の回路部に含まれる第2のメモリに前記第1のデジタル信号とは異なる信号値の第2のデジタル信号を保持させるための第2のテスト信号を、前記第1及び第2のメモリにそれぞれ供給するテスト信号供給部と、出力比較部と、前記第1及び第2のメモリのそれぞれが保持したデジタル信号を前記出力比較部に転送する転送部と、を備え、前記メモリ検査モード時に、前記出力比較部において、前記第1のメモリから転送されたデジタル信号と前記第1のデジタル信号とを比較し、さらに、前記第2のメモリから転送されたデジタル信号と前記第2のデジタル信号とを比較することによって、前記第1及び第2のメモリの検査を行うことを特徴とするアナログデジタル変換回路。複数の前記第1のメモリと、複数の前記第2のメモリとが互いに隣接して交互に並んで配置されていることを特徴とする請求項1に記載のアナログデジタル変換回路。複数の前記メモリに供給する信号を、前記比較器から出力される前記比較結果信号と、前記テスト信号供給部から供給される前記第1又は第2のテスト信号と、のいずれかに切り替える選択部をさらに有することを特徴とする請求項1または2に記載のアナログデジタル変換回路。前記転送部は、前記第1及び第2のメモリがそれぞれ保持したデジタル信号を前記出力比較部に転送する第1及び第2の転送回路を有し、前記メモリ検査モード時には、前記第1の転送回路は前記第1のメモリが保持したデジタル信号を転送し、前記第2の転送回路は前記第2のメモリが保持したデジタル信号を転送し、前記出力比較部において、前記第1の転送回路が転送したデジタル信号と第1のデジタル信号とを比較し、また、前記第2の転送回路が転送したデジタル信号と前記第2のデジタル信号とを比較することで前記第1及び第2のメモリの検査を行うことを特徴とする請求項1~3のいずれかに記載のアナログデジタル変換回路。前記メモリ検査モードとは別の検査モードである転送部検査モードで動作し、前記転送部検査モード時には、前記テスト信号供給部が前記第1のメモリに前記第1のテスト信号を、前記第2のメモリに前記第2のテスト信号を供給した後、前記第1の転送回路は前記第1のメモリが保持したデジタル信号と前記第2のメモリが保持したデジタル信号とを交互に転送し、さらに、前記第2の転送回路は前記第1のメモリが保持したデジタル信号と前記第2のメモリが保持したデジタル信号とを交互に転送し、前記出力比較部において、前記第1及び第2の転送回路のそれぞれから、前記第1及び第2のデジタル信号が交互に転送されるかを検出することで、前記転送部の検査を行うことを特徴とする請求項4に記載のアナログデジタル変換回路。前記転送部は、前記第1及び第2のメモリがそれぞれ保持したデジタル信号を前記出力比較部に転送する第1及び第2の転送回路を有し、前記メモリ検査モードの代わりに、前記メモリ検査モードとは別の検査モードである転送部検査モードで動作し、前記転送部検査モード時には、前記テスト信号供給部が前記第1のメモリに前記第1のテスト信号を、前記第2のメモリに前記第2のテスト信号を供給した後、前記第1の転送回路は前記第1のメモリが保持したデジタル信号と前記第2のメモリが保持したデジタル信号とを交互に転送し、さらに、前記第2の転送回路は前記第1のメモリが保持したデジタル信号と前記第2のメモリが保持したデジタル信号とを交互に転送し、前記出力比較部において、前記第1及び第2の転送回路のそれぞれから、前記第1及び第2のデジタル信号が交互に転送されるかを検出することで、前記転送部と前記第1及び第2のメモリの検査を行うことを特徴とする請求項1~3のいずれかに記載のアナログデジタル変換回路。前記転送部検査モード時に、前記第1のメモリが保持したデジタル信号を前記第1および第2の転送回路が同期して転送する動作と、前記第2のメモリが保持したデジタル信号を前記第1および第2の転送回路が同期して転送する動作とを時分割で行い、前記出力比較部において、前記第1の転送回路と前記第2の転送回路とが転送するデジタル信号を互いに比較することで前記転送部の検査を行うことを特徴とする請求項5又は6に記載のアナログデジタル変換回路。前記第1の転送回路にデジタル信号を転送する前記メモリと、前記第2の転送回路にデジタル信号を転送する前記メモリとが交互に並んでおり、前記転送部検査モード時に、前記第1の転送回路にデジタル信号を転送する前記第1のメモリと、前記第2の転送回路にデジタル信号を転送する前記第1のメモリとが互いに隣接して配置された第1の組と、前記第1の転送回路にデジタル信号を転送する前記第2のメモリと、前記第2の転送回路にデジタル信号を転送する前記第2のメモリとが互いに隣接して配置された第2の組と、を有し、前記第1の組と前記第2の組とが交互に並んでいることを特徴とする請求項5~7のいずれかに記載のアナログデジタル変換回路。クロック信号を計数したカウント信号を、複数の前記メモリに共通して供給するカウンタをさらに有し、前記検査モード時に、前記第1のメモリは前記第1のテスト信号に基づいて前記カウント信号をデジタル信号として保持し、前記第2のメモリは前記第2のテスト信号に基づいて前記カウント信号をデジタル信号として保持することを特徴とする請求項1~8のいずれかに記載のアナログデジタル変換回路。クロック信号を複数の前記メモリに供給するクロック信号供給部をさらに有し、複数の前記メモリの各々が前記クロック信号を計数したカウント信号を生成するカウンタを有し、前記検査モード時に、前記第1のメモリは前記第1のテスト信号に基づいて前記カウント信号をデジタル信号として保持し、前記第2のメモリは前記第2のテスト信号に基づいて前記カウント信号をデジタル信号として保持することを特徴とする請求項1~8のいずれかに記載のアナログデジタル変換回路。アナログ信号と参照信号との比較結果を示す比較結果信号を出力する比較器と、前記比較結果信号に基づいてデジタル信号を保持するメモリとを含む回路部を複数有し、該複数の回路部が、それらの一部から成る第1の回路部と、該第1の回路部以外の少なくとも一部から成る第2の回路部とを含み、前記アナログ信号をデジタル信号に変換するアナログデジタル変換回路であって、テスト装置に備えられたテスト信号供給部に、前記第1の回路部に含まれる第1のメモリ及び前記第2の回路部に含まれる第2のメモリを接続するための第1の端子と、同じく前記テスト装置に備えられた出力比較部に接続するための第2の端子と、前記第1及び第2のメモリのそれぞれが保持したデジタル信号を前記第2の端子を介して前記出力比較部に転送する転送部とを備え、前記アナログデジタル変換回路はメモリ検査モードで動作し、前記メモリ検査モード時に、前記テスト信号供給部から前記第1のメモリに第1のデジタル信号を保持させるための第1のテスト信号、及び、前記第2のメモリに第2のデジタル信号を保持させるための第2のテスト信号を、前記第1及び第2のメモリにそれぞれ供給した後、前記出力比較部において、前記第1のメモリから転送されたデジタル信号と前記第1のデジタル信号とを比較し、また、前記第2のメモリから転送されたデジタル信号と前記第2のデジタル信号とを比較することによって、前記第1及び第2のメモリの検査を行うことを特徴とするアナログデジタル変換回路。さらに、第3及び第4のメモリと、前記第1及び第2のメモリから前記第3及び第4のメモリへそれぞれデジタル信号を転送するメモリ間転送部とを有し、前記第1及び第2のメモリのそれぞれが保持したデジタル信号が前記第3及び第4のメモリを介して前記転送部に転送されることを特徴とする請求項1~11のいずれかに記載のアナログデジタル変換回路。請求項1~12のいずれかに記載のアナログデジタル変換回路と、各々が光電変換部を含む複数の画素が複数列状に配置された画素部とを有し、前記画素部の各列から出力されたアナログ信号が、前記アナログデジタル変換回路の各回路部の前記比較器に入力するように構成されたことを特徴とする撮像装置。請求項13の撮像装置と、前記撮像装置から出力されたデジタル信号を処理する信号処理部と、を有することを特徴とする撮像システム。アナログ信号と参照信号との比較結果を示す比較結果信号を出力する比較器と、前記比較結果信号に基づいてデジタル信号を保持するメモリとを含む回路部を複数有し、該複数の回路部が、それらの一部から成る第1の回路部と、該第1の回路部以外の少なくとも一部から成る第2の回路部とを含み、前記アナログ信号をデジタル信号に変換するアナログデジタル変換回路の検査方法であって、前記検査方法はメモリ検査モードを含み、前記メモリ検査モード時に、前記第1の回路部に含まれる第1のメモリに第1のデジタル信号を保持させるための第1のテスト信号を供給し、前記第2の回路部に含まれる第2のメモリに前記第1のデジタル信号とは異なる信号値の第2のデジタル信号を保持させるための第2のテスト信号を供給する工程と、前記第1のメモリに保持されたデジタル信号と前記第1のデジタル信号とを比較し、また、前記第2のメモリに保持されたデジタル信号と前記第2のデジタル信号とを比較する工程と、によって前記第1及び第2のメモリの検査を行うことを特徴とするアナログデジタル変換回路の検査方法。前記アナログデジタル変換回路は、複数の前記第1のメモリと、複数の前記第2のメモリとが互いに隣接して交互に並んで配置されており、更に、前記第1及び第2のメモリに保持されたデジタル信号と前記第1及び第2のデジタル信号とをそれぞれ比較する出力比較部と、前記第1及び第2のメモリのそれぞれが保持したデジタル信号を前記出力比較部に転送する転送部とを備え、前記メモリ検査モード時に、前記転送部によって、前記出力比較部に前記第1のメモリの保持するデジタル信号と、前記第2のメモリの保持するデジタル信号とが交互に転送されることを特徴とする請求項15に記載のアナログデジタル変換回路の検査方法。前記アナログデジタル変換回路は、更に、前記第1及び第2のメモリに保持されたデジタル信号を前記第1及び第2のデジタル信号と比較する出力比較部と、前記第1及び第2のメモリがそれぞれ保持したデジタル信号を前記出力比較部に転送する第1及び第2の転送回路を含む転送部とを有し、前記メモリ検査モード時には、前記第1の転送回路は前記第1のメモリが保持したデジタル信号を転送し、前記第2の転送回路は前記第2のメモリが保持したデジタル信号を転送し、前記出力比較部において前記第1の転送回路が転送したデジタル信号と第1のデジタル信号とを比較し、また、前記第2の転送回路が転送したデジタル信号と前記第2のデジタル信号とを比較することで前記第1及び第2のメモリの検査を行うことを特徴とする請求項15または16に記載のアナログデジタル変換回路の検査方法。前記検査方法は前記メモリ検査モードとは別の検査モードである転送部検査モードを含み、前記転送部検査モード時には、前記テスト信号供給部が前記第1のメモリに前記第1のテスト信号を、前記第2のメモリに前記第2のテスト信号を供給した後、前記第1及び第2の転送回路のそれぞれが、前記第1のメモリから転送されたデジタル信号と、前記第2のメモリから転送されたデジタル信号とを交互に転送し、前記出力比較部において、前記第1及び第2の転送回路のそれぞれから、前記第1及び第2のデジタル信号が交互に転送されるかを検出することで、前記転送部の検査を行うことを特徴とする請求項17に記載のアナログデジタル変換回路の検査方法。前記アナログデジタル変換回路は、更に、前記第1及び第2のメモリに保持されたデジタル信号を前記第1及び第2のデジタル信号と比較する出力比較部と、前記第1及び第2のメモリがそれぞれ保持したデジタル信号を前記出力比較部に転送する第1及び第2の転送回路を含む転送部とを有し、前記検査方法は前記メモリ検査モードの代わりに転送部検査モードを含み、前記転送部検査モード時には、前記テスト信号供給部が前記第1のメモリに前記第1のテスト信号を、前記第2のメモリに前記第2のテスト信号を供給した後、前記第1及び第2の転送回路のそれぞれが、前記第1のメモリから転送されたデジタル信号と、前記第2のメモリから転送されたデジタル信号とを交互に転送し、前記出力比較部において、前記第1及び第2の転送回路のそれぞれから、前記第1及び第2のデジタル信号が交互に転送されるかを検出することで、前記転送部と前記第1及び第2のメモリの検査を行うことを特徴とする請求項15又は16に記載のアナログデジタル変換回路の検査方法。前記転送部検査モード時に、前記第1のメモリが保持したデジタル信号を前記第1および第2の転送回路が同期して転送する動作と、前記第2のメモリが保持したデジタル信号を前記第1および第2の転送回路が同期して転送する動作とを時分割で行い、前記出力比較部において、前記第1の転送回路と前記第2の転送回路とが転送するデジタル信号を互いに比較することで前記転送部の検査を行うことを特徴とする請求項17~19のいずれかに記載のアナログデジタル変換回路の検査方法。各々が光電変換部を含む複数の画素が複数列状に配置された画素部と、前記画素部の各列から出力されたアナログ信号をデジタル信号に変換するアナログデジタル変換回路とを有し、前記アナログデジタル変換回路が、前記アナログ信号と参照信号との比較結果を示す比較結果信号を出力する比較器と、前記比較結果信号に基づいてデジタル信号を保持するメモリとを含む回路部を複数有し、該複数の回路部が、それらの一部から成る第1の回路部と、該第1の回路部以外の少なくとも一部から成る第2の回路部とを含む撮像装置の検査方法であって、前記検査方法はメモリ検査モードを含み、前記メモリ検査モード時に、テストパターンを前記画素部で撮像することによって、前記第1の回路部に含まれる第1の比較器から第1のメモリに第1のデジタル信号を保持させるための第1のテスト信号を供給し、前記第2の回路部に含まれる第2の比較器から第2のメモリに前記第1のデジタル信号とは異なる信号値の第2のデジタル信号を保持させるための第2のテスト信号を供給する工程と、前記第1のメモリに保持されたデジタル信号と前記第1のデジタル信号とを比較し、また、前記第2のメモリに保持されたデジタル信号と前記第2のデジタル信号とを比較する工程と、によって前記第1及び第2のメモリの検査を行うことを特徴とする撮像装置の検査方法。しかしながら、上述したCMOSイメージセンサが有する検査モードでは、列ADCが有する列メモリのそれぞれに共通の検査データを書き込んでいた。そのため、列メモリ同士でショート故障があったとしても、検査モードで出力される信号はショート故障の無い場合と同じ信号である。従って、列メモリにおけるショート故障を検査により発見することができない課題があった。本発明の目的は、例えば、複数のメモリ間でのショート故障の有無を検査できる構成を有するADCおよびその検査方法、ADCを有する撮像装置、撮像装置を有する撮像システムを提供することにある。本発明は上記の課題を鑑みて為されたものであり、一の態様は、アナログ信号と参照信号との比較結果を示す比較結果信号を出力する比較器と、前記比較結果信号に基づいてデジタル信号を保持するメモリとを含む回路部を複数有し、該複数の回路部が、それらの一部から成る第1の回路部と、該第1の回路部以外の少なくとも一部から成る第2の回路部とを含み、前記アナログ信号をデジタル信号に変換するアナログデジタル変換回路であって、前記アナログデジタル変換回路は検査モードであるメモリ検査モードで動作し、前記メモリ検査モード時に、前記第1の回路部に含まれる第1のメモリに第1のデジタル信号を保持させるための第1のテスト信号、及び、前記第2の回路部に含まれる第2のメモリに前記第1のデジタル信号とは異なる信号値の第2のデジタル信号を保持させるための第2のテスト信号を、前記第1及び第2のメモリにそれぞれ供給するテスト信号供給部と、出力比較部と、前記第1及び第2のメモリのそれぞれが保持したデジタル信号を前記出力比較部に転送する転送部とを備え、前記メモリ検査モード時に、前記出力比較部において、前記第1のメモリから転送されたデジタル信号と前記第1のデジタル信号とを比較し、さらに、前記第2のメモリから転送されたデジタル信号と前記第2のデジタル信号とを比較することによって、前記第1及び第2のメモリの検査を行うことを特徴とするアナログデジタル変換回路である。別の態様は、アナログ信号と参照信号との比較結果を示す比較結果信号を出力する比較器と、前記比較結果信号に基づいてデジタル信号を保持するメモリとを含む回路部を複数有し、該複数の回路部が、それらの一部から成る第1の回路部と、該第1の回路部以外の少なくとも一部から成る第2の回路部とを含み、前記アナログ信号をデジタル信号に変換するアナログデジタル変換回路の検査方法であって、前記検査方法はメモリ検査モードを含み、前記メモリ検査モード時に、前記第1の回路部に含まれる第1のメモリに第1のデジタル信号を保持させるための第1のテスト信号を供給し、前記第2の回路部に含まれる第2のメモリに前記第1のデジタル信号とは異なる信号値の第2のデジタル信号を保持させるための第2のテスト信号を供給する工程と、前記第1のメモリに保持されたデジタル信号と前記第1のデジタル信号とを比較し、また、前記第2のメモリに保持されたデジタル信号と前記第2のデジタル信号とを比較する工程と、によって前記第1及び第2のメモリの検査を行うことを特徴とするアナログデジタル変換回路の検査方法である。別の態様は、各々が光電変換部を含む複数の画素が複数列状に配置された画素部と、前記画素部の各列から出力されたアナログ信号をデジタル信号に変換するアナログデジタル変換回路とを有し、前記アナログデジタル変換回路が、前記アナログ信号と参照信号との比較結果を示す比較結果信号を出力する比較器と、前記比較結果信号に基づいてデジタル信号を保持するメモリとを含む回路部を複数有し、該複数の回路部が、それらの一部から成る第1の回路部と、該第1の回路部以外の少なくとも一部から成る第2の回路部とを含む撮像装置の検査方法であって、前記検査方法はメモリ検査モードを含み、前記メモリ検査モード時に、テストパターンを前記画素部で撮像することによって、前記第1の回路部に含まれる第1の比較器から第1のメモリに第1のデジタル信号を保持させるための第1のテスト信号を供給し、前記第2の回路部に含まれる第2の比較器から第2のメモリに前記第1のデジタル信号とは異なる信号値の第2のデジタル信号を保持させるための第2のテスト信号を供給する工程と、前記第1のメモリに保持されたデジタル信号と前記第1のデジタル信号とを比較し、また、前記第2のメモリに保持されたデジタル信号と前記第2のデジタル信号とを比較する工程と、によって前記第1及び第2のメモリの検査を行うことを特徴とする撮像装置の検査方法である。本発明によれば、例えば、メモリ同士のショート故障の有無を検査することができる。以下、図面を参照しながら本発明の実施形態を説明する。本実施例は、列ADCを有する撮像装置に関するものである。以下、図1を参照しながら、本実施例の撮像装置の構成について説明する。本実施例は、撮像部としての画素部200、垂直走査部202を有している。画素部200は、撮像装置に入射した光をアナログ信号である電気信号に変換する画素201が複数列、複数行配置されている。画素201は、入射した光を電荷に変換する光電変換を行う光電変換部を有している。垂直走査部202は、垂直選択信号線203、204の信号レベルを順次Highレベル以下、Hレベルと表記するとすることによって画素部200を水平方向に分割した行を選択する。つまり、垂直選択信号線203の信号レベルがHレベルとなることによって画素11~18が選択される。同様に、垂直選択信号線204の信号レベルがHレベルとなることによって画素21~28が選択される。垂直走査部202で選択された行を構成する画素に蓄積された電気信号は、行単位で画素11~18の各々から信号線101~108の各々に出力される。信号線に出力される電気信号を画素信号と呼ぶ。画素信号を出力する画素の一例として図2aに例示した画素を説明する。図2aは図1に記載した、画素部200のうちの2行8列の画素11~18,21~28、垂直走査部202、信号線101~108を部分的に示したものである。画素部200に含まれる画素201の具体的な構成を画素11に示した。画素201は、光電変換部501、転送MOSトランジスタ502、リセットMOSトランジスタ503、フローティングディフージョン部以下、FD部と表記する504、増幅MOSトランジスタ505、選択MOSトランジスタ506を有している。光電変換部501は入射光を電荷に変換する。ここでは例としてフォトダイオードを示している。転送MOSトランジスタ502は、フォトダイオード501の電荷をFD部504に転送する。転送MOSトランジスタ502のゲートと、画素201を行ごとに走査する垂直走査部202とが転送信号線508を介して接続されている。FD部504は、増幅MOSトランジスタ505のゲートと電気的に接続されている。増幅MOSトランジスタ505は、FD部504の電荷に基づいて信号を増幅して出力する。増幅MOSトランジスタ505のドレインには電源電圧Vddが供給され、ソースは選択MOSトランジスタ506のソースに電気的に接続されている。選択MOSトランジスタ506は、増幅MOSトランジスタ505と信号線101の間の電気的経路に設けられており、ゲートは垂直選択信号線203を介して垂直走査部202と電気的に接続されている。リセットMOSトランジスタ503は、ソースがFD部504と電気的に接続し、ドレインには電源電圧Vddが供給されている。つまり、増幅MOSトランジスタ505とリセットMOSトランジスタ503のそれぞれのドレイン電圧は共通の電源電圧Vddに設定されている。また、リセットMOSトランジスタ503のゲートはリセット信号線507を介して垂直走査部202に電気的に接続されている。リセットMOSトランジスタ503は、垂直走査部202からリセットパルスが印加された時に、FD部504の電位のリセットを行う。増幅MOSトランジスタ505が出力した画素信号は、選択MOSトランジスタ506を介して信号線101に出力される。信号線101~108は列ADCに接続されている。本実施例の列ADCは、複数列の比較器301~308を含む比較部210、選択回路121~128を含む選択部、複数の列メモリ401~408を含むメモリ部230を有している。比較器301~308のそれぞれには、アナログ信号を伝送する信号線101~108と、ランプ電圧供給部212とが電気的に接続されている。ランプ電圧供給部212はランプ電圧rmpを生成し、ランプ信号線213を介して比較器301~308に供給する。ランプ電圧rmpとは、信号線101~108によって伝送されるアナログ信号と比較される参照信号である。比較器301~308はそれぞれ、比較器出力線111~118を介して選択回路121~128にアナログ信号とランプ電圧rmpとの比較結果を示す比較結果信号を出力する。選択回路121~128は、さらに列メモリ401~408のそれぞれと、テスト信号供給線214、215を介してテスト信号供給部221とに電気的に接続されている。回路部は列メモリと比較器を含んで構成されている。例えば図1の左から数えて1列目の回路部は、列メモリ401と比較器301とを含んで構成されている。本実施例の列ADCは、8列の回路部が並んで設けられている。即ち、列メモリ401~408は並んで設けられており、同様に、比較器301~308についても並んで設けられている。テスト信号供給部221は、第1のテスト信号Ctr1、第2のテスト信号Ctr2、モード選択信号SELを選択回路121~128に供給する。選択回路121~128は、モード選択信号SELの信号に応じて、比較器301~308と、第1及び第2のテスト信号Ctr1、Ctr2とのいずれかの信号を選択して選択回路出力線131~138を介して列メモリ401~408に出力する。列メモリ401~408には、さらに水平転送部240が列メモリ出力線141~148を介して電気的に接続されている。水平転送部240には、水平走査部250からの水平選択信号が水平選択信号線151~158を介して供給される。水平走査部250から供給される水平選択信号に基づいて、列メモリ401~408に記憶されたデジタル信号が水平転送部240に出力される。列メモリ401~408に記憶されたデジタル信号は、水平転送部240によって出力信号線290に出力される。判定部300は出力信号線290に出力された信号を読み取る。判定部300は出力比較部の一例である。判定部300が有する不図示のメモリは、テスト信号供給部221が判定部供給線216を介して判定部300に供給するテスト信号に基づいてデジタル信号を記憶し、故障の有無の判定の基準となる期待値とする。判定部300はこの期待値と、出力信号線290に出力された信号とを比較し、故障を判定する。次に図2bに例示したタイミング図を用いて、画素部200に含まれる画素の動作を説明する。図2bに示したPSELは垂直選択信号線203を介して選択MOSトランジスタ506のゲートに印加されるパルスである。PRESはリセット信号線507を介してリセットMOSトランジスタ503のゲートに印加されるリセットパルスである。PTXは転送信号線508を介して転送MOSトランジスタ502のゲートに印加されるパルスである。VfdはFD部504の電位、Vlineは信号線101の電位を示している。時刻t_aでは、PRESはHighレベル以下、Hレベルと表記するの状態であり、PTXはLowレベル以下、Lレベルと表記するである。選択した画素の行のPSELをHレベルとして選択MOSトランジスタ506をONすることにより、増幅MOSトランジスタ505で増幅された画素信号が信号線101に出力される。時刻t_aの時、PRESはHレベルの状態であるので、FD部504がリセットされている。FD部504のリセット後の電位に基づく画素信号が増幅MOSトランジスタ505により増幅出力され、選択MOSトランジスタ506を介して信号線101に出力される。時刻t_bでPRESをLレベルとすることによりFD部504のリセットを解除する。時刻t_cでPTXをHレベル、時刻t_dでPTXをLレベルとすることにより、フォトダイオード501に蓄積された電荷がFD部504へ転送される。この時のFD部504の電位に基づく信号が増幅MOSトランジスタ505によって増幅出力され、信号線101に画素信号が出力される。時刻t_eでPRESを再びHレベルとすることによりFD部504の電位がリセットされる。垂直走査部202は、1行目の画素11~18を選択して画素信号を出力させた後、2行目の画素21~28を選択する。そして、1行目の画素11~18と同様の動作を行い、2行目の画素21~28に画素信号を出力させる。次に図3を参照しながら、図1に例示した撮像装置が有する列ADCの動作について説明する。図3は、図1に例示した撮像装置が有する列ADCのうち、1列目から4列目、即ち比較器301~304を含む列の動作について例示したものである。本実施例の撮像装置は、列メモリ401~408に入力される信号が異なる、通常モードと検査モードの2つのモードで動作しうることを特徴としている。ここでいう通常モードとは、画素信号をAD変換して得たデジタル信号を列メモリ401~408に書き込むモードを指す。一方、検査モードとは、撮像装置に入射した光に依らず、テスト信号Ctr1、Ctr2を列メモリ401~408に書き込むモードを指す。検査モードでは、列メモリ401~408、水平転送部240、水平走査部250の検査を行う。つまり、少なくとも列メモリの検査を行うメモリ検査モードの一例である。まず、通常モードについて説明する。テスト信号供給部221が供給するモード選択信号SELにより選択回路121~124は選択回路出力線131~134に、比較器出力線111~114の信号、テスト信号Ctr1、Ctr2の信号を出力する。つまり、例えば選択回路121は、選択回路出力線131に、比較器出力線111の信号と、第1及び第2のテスト信号Ctr1、Ctr2とのいずれかの信号を出力する。通常モードにおいては、選択回路121~124は、比較器出力線111~114の信号を選択回路出力線131~134に出力する。ランプ電圧供給部212は、時刻t0から時刻t5までの期間にアナログ信号に対応した信号線101~108の信号レベルと比較するためのランプ電圧rmpを上昇させる。即ち、ランプ電圧rmpは時間に依存して変化する。1列目の比較器301に着目すると、信号線101によって伝送されたアナログ信号と、ランプ信号線213を介して入力されたランプ電圧rmpの大きさを比較する。時刻t1で、ランプ電圧rmpが、信号線101が伝送するアナログ信号よりも大きくなると比較器出力線111の信号レベルは変化する。尚、比較器出力線111の信号レベルは比較器301から出力される、アナログ信号とランプ信号との比較結果を示す比較結果信号である。図3に例示したタイミング図においては、信号線101~104によって伝送されるアナログ信号の信号レベルがそれぞれ異なっているものとした。従って、比較器302~304の比較器出力は時刻t1では変化せず、それぞれの比較器出力が変化する時刻は、供給されるアナログ信号の信号レベルによって異なっている。以上、比較器301~304を含む列を例として説明したが、他の比較器305~308についても比較器301~304と同様に動作させる。よって、通常モードでは、メモリ部230には比較器出力線111~118を介して比較器301~308の比較器出力が入力される。図3で例示した期間T1~T4は、ランプ電圧rmpが上昇を開始する時刻t0から、比較器301~304の比較器出力が変化するまでの期間を表している。メモリ部230では、時刻t0からクロック信号で比較器出力が変化するまでの期間を計数する。クロック信号での計数を開始してから、比較器出力の信号が変化するまでの時間をクロック信号で計数した計数結果であるカウント値カウント信号を記憶する。このカウント値が、信号線101~104のそれぞれが伝送するアナログ信号の信号レベルに相当したデジタル信号として列メモリ401~404のそれぞれに書き込まれる。以降、説明の簡略化のために、信号線101~104が伝送するアナログ信号の信号レベルに相当したデジタル信号をそれぞれD1~D4で表現する。図5aに通常モードにおけるメモリ部230、水平転送部240、水平走査部250の動作を例示したタイミング図を示す。水平走査部250が供給する水平選択信号線151の信号レベルをHighレベル以下、Hレベルと表記するとすると、水平転送部240には列メモリ401から列メモリ出力線141を介して水平転送部240に信号が出力される。列メモリ401にはデジタル信号D1が記憶されているので、水平転送部240から出力信号線290に、デジタル信号D1が出力される。同様に、水平選択信号線152~154の信号レベルをHレベルとすることによって、出力信号線290に、列メモリ401~404に記憶されているデジタル信号D1~D4が順次出力される。次に検査モードについて説明をする。図4に検査モードにおける選択回路121~124、テスト信号供給部221の動作を例示したタイミング図を示す。検査モードにおいては、モード選択信号SELにより、選択回路121~124はテスト信号Ctr1,Ctr2のいずれかの信号を選択回路出力線131~134を介して列メモリ401~404に出力する。検査モードでは、隣接する列メモリに異なるテスト信号を印加するように、モード選択信号SELを出力する。従って、図1中、左から数えて奇数列目の選択回路出力線131、133に第1のテスト信号Ctr1が出力される場合では、偶数列目の選択回路出力線132、134に第2のテスト信号Ctr2が出力される。すなわち、複数列の列メモリの交互に第1のテスト信号Ctr1と、第2のテスト信号Ctr2とを入力する。よって、比較器出力線111~114の信号レベルに関わらず、奇数列目の列メモリ401,403には第1のテスト信号Ctr1、偶数列目の列メモリ402,404には第2のテスト信号Ctr2が入力される。すなわち、第1のテスト信号Ctr1が入力された列メモリの隣に位置する列メモリに、第2のテスト信号Ctr2が入力される。この場合、奇数列の列メモリ401、403が第1のメモリであり、偶数列の列メモリ402,404が第2のメモリである。第1のメモリ401、403のそれぞれは回路部の一部である第1の回路部に含まれ、第2のメモリ402,404のそれぞれは第1の回路部以外の少なくとも一部から成る第2の回路部に含まれている。図4で例示した期間T1 ́、T2 ́は、クロック信号の計数を開始する時刻t0から、テスト信号Ctr1、Ctr2のそれぞれの信号値が変化する時までの期間を表している。メモリ部230では、この期間をクロック信号で計数し、計数結果であるカウント値を記憶することで、テスト信号Ctr1、Ctr2によって表した期間T1 ́、T2 ́に相当したデジタル信号が書き込まれる。以降、説明の簡略化のためにテスト信号Ctr1、Ctr2に相当するデジタル信号をそれぞれD1 ́、D2 ́で表現する。デジタル信号D1 ́とデジタル信号D2 ́は異なる信号値を有するデジタル信号である。以上説明した動作を、列メモリ405~408についても同様に行う。よって、奇数列目の列メモリ401、403、405、407にはデジタル信号D1 ́が書き込まれ、偶数列目の列メモリ402、404、406、408にはデジタル信号D2 ́が書き込まれる。図5bに検査モードにおけるメモリ部230、水平転送部240、水平走査部250の動作を例示したタイミング図を示す。水平走査部250が供給する水平選択信号線151の信号レベルをHレベルとし、水平転送部240には列メモリ401が記憶するデジタル信号D1 ́が転送され、出力信号線290にデジタル信号D1 ́が出力される。同様に、水平選択信号線152の信号レベルがHレベルであるときは、出力信号線290に列メモリ402に記憶されているデジタル信号D2 ́が出力される。水平選択信号線152~154の信号レベルも同様にHレベルとすることによって、出力信号線290に列メモリ401~404に記憶されているデジタル信号D1 ́、D2 ́、D1 ́、D2 ́が出力される。図1で例示した判定部300では、出力信号線290に出力されたデジタル信号に対してテスト信号Ctr1、Ctr2に相当するデジタル信号D1 ́、D2 ́を期待値とした判定処理を行う。出力信号線290に出力されたデジタル信号が期待値と異なる場合は、故障と判定することができる。よって、隣接する列メモリに異なるデジタル信号を書き込むことによって隣接する列メモリ同士でのショート故障の有無を検査することができる。また、本実施例の撮像装置が有する列ADCでは、縮退故障の有無を検査することもできる。例えば、列メモリ401~408の各々が格納するデータ幅を8ビットとする。1例としてD1 ́、D2 ́で表されるデジタル信号をそれぞれ10101010、01010101とするステップと、01010101、10101010とするステップの2つの検査モードを実施する。これにより、メモリ部230を構成する各メモリビットが0→1、1→0に遷移することを判定部300が検査することにより縮退故障の有無を判定できる。更に、水平転送部240で転送するデジタル信号を隣接する列メモリで異なる値とすることにより、水平転送部240の遅延故障も検査することができる。更に、水平走査部250が順次列メモリ401~408を選択して出力する際、水平走査部250に故障が無ければ、デジタル信号はD1 ́、D2 ́が出力信号線290に交互に出力される。水平走査部250に故障が生じていた場合には、出力信号線290にD1 ́、D2 ́が交互に出力されなくなる。よって、本実施例の判定部300は、デジタル信号D1 ́、D2 ́が交互に出力されるか否かに基づいて水平走査部250の故障も検査できる。本実施例では、テスト信号供給部221から選択回路121~128を介してメモリ部230にテスト信号を供給する形態を示した。本実施例はこの形態には限定されず、テスト信号供給部221として比較部210が動作し、選択回路121~128を設けない構成とすることができる。即ち、信号線101~108が伝送するアナログ信号を次のように設定する。隣接する列メモリ同士で異なるデジタル信号を書き込む場合には、信号線101、103、105、107が伝送するアナログ信号を、比較器301、303、305、307の比較出力が時刻t1 ́で変化するレベルの信号とすればよい。同様に、信号線102、104、106,108が伝送する画素信号を、比較器302、304、306、308の比較出力が時刻t2 ́で変化するレベルの信号とすればよい。即ち、第1の比較器は比較器301、303、305、307であり、第2の比較器は比較器302、304、306、308である。このようなアナログ信号を、画素から画素信号として出力させるためには、FD部504の電位を隣接する画素同士で異なる電位にすれば良い。このようにするには例えば、画素11が黒の領域、画素12が白の領域を撮像するような縞模様のテストパターンを含む検査用画像を撮像する。この検査用画像を撮像して画素が出力することにより、検査信号である画素信号が信号線101~108に出力される。通常モードと同様に検査信号である画素信号をAD変換し、メモリ部230が検査信号である画素信号に基づくデジタル信号を記憶し、出力信号線290にメモリ部230が保持したデジタル信号を読み出す。判定部300が、この出力信号線290に伝送されたデジタル信号と、黒を撮像した場合に得られるデジタル信号あるいは白を撮像した場合に得られるデジタル信号とを比較することによって、メモリ部230の検査することができる。本実施例では、隣接する列メモリ同士で異なるデジタル信号を書き込む形態を説明した。本実施例は、異なるデジタル信号を書き込むのは隣接する列メモリ同士に限定されない。つまり、複数の列メモリの一部に第1のテスト信号を供給し、複数の列メモリの別の一部に第1のテスト信号とは異なるテスト信号を供給する形態であれば良い。この形態においても、列メモリに入力されたデジタル信号と、判定部300に記憶されたデジタル信号とを比較することによって、列メモリのショート故障の有無を検査することができる。また、本実施例では2つのデジタル信号を列メモリに書き込む形態を説明した。本実施例はこれに限定されず、3つ以上のテスト信号を用いて、複数列の列メモリに対し、異なる複数のデジタル信号を書き込んでも良い。本実施例で説明した列ADCは、時間に依存してランプ電圧rmpが変化してアナログ信号との比較を行う形態として説明した。本実施例の列ADCは、この形態に限定されるものではなく、逐次比較型、巡回型、デルタ―シグマ型、サブレンジング型など他の方式の列ADCであってもよい。即ち比較器がアナログ信号と参照信号とを比較した比較結果を示す比較結果信号を出力するものであれば良い。また、本実施例では比較器が複数列設けられた形態を示したが、例えば図1に例示した列ADCを右回りあるいは左回りに90°回転させたように、比較器が複数行設けられた形態であっても良い。つまり、比較器を複数有するADCであれば良い。また、本実施例では水平選択信号線151~158の信号レベルについて、Hレベルとすることで記憶した信号を転送する列メモリが選択され、Lレベルとすることで非選択となる構成を用いて説明した。しかし、逆にLレベルで記憶した信号を転送する列メモリが選択され、Hレベルで非選択となる構成であってもよい。テスト信号供給部221は、選択回路121~128が設けられている基板と同一の基板に設けられている形態とすることができる。また、テスト信号供給部221は、選択回路121~128が設けられた基板の外部に設けられた形態とすることもできる。さらに言えば、モード選択信号SEL、テスト信号Ctr1、Ctr2を供給するそれぞれの配線にスイッチ端子を設け、それらのスイッチ端子を介してテスト信号供給部221とメモリ部230とが電気的に接続する形態であっても良い。この時、モード選択信号SELは、テスト信号供給部221とメモリ部230の電気的な接続が遮断されている時をLレベル、テスト信号供給部221とメモリ部230とが電気的に接続されている時をHレベルとすればよい。同様に判定部300についても、メモリ部230が設けられている基板と同一の基板に設けられている形態とすることができる。また、判定部300は、メモリ部230が設けられた基板の外部に設けられた形態とすることができる。さらに言えば、出力信号線290にスイッチ端子を設け、スイッチ端子を介して判定部300と出力信号線290とが電気的に接続する形態であっても良い。この形態の場合、判定部300と出力信号線290の電気的な接続を切り替えることができる。よって、検査モードを行う時に判定部300を出力信号線290に電気的に接続させ、通常モードを行う時では判定部300と出力信号線290との電気的な接続を遮断することができる。さらに、テスト信号供給部221と判定部300とを有するテスターを、メモリ部230と出力信号線290のそれぞれに設けられた端子に電気的に接続させて、検査モードを行う形態であっても良い。本実施例では、出力比較部の一例として判定部300を用いる構成を示した。出力比較部は、故障の有無の判定まで行う必要はなく、出力比較部が記憶したテスト信号と、出力信号線290に出力された信号との比較を行うものであればよい。本実施例では、アナログ信号を出力する構成として画素部200、垂直走査部202を有する撮像部を例示して説明した。本実施例は撮像部を有する撮像装置に限定されるものではなく、複数の列メモリを有する列ADCの比較部210にアナログ信号を供給する構成を有する装置であれば、好適に実施することができる。本実施例について、実施例1と異なる部分を中心に説明を行う。本実施例では、メモリ部230に書き込まれたデジタル信号を2列同時に出力する水平2チャンネル出力を行う構成であり、主に水平転送部240の遅延故障の検査を行う点が実施例1とは異なる。以下、図6を参照しながら、本実施例が実施例1と構成が異なる点について説明する。図6は、本実施例の撮像装置の一例のブロック図である。選択回路121~128は、4本のテスト信号供給線214~217のいずれかが1列毎に1本ずつ順に電気的に接続されている。選択回路出力線131~138には、選択回路121~128からの信号が出力される。水平転送部240は第1の転送回路241、第2の転送回路242を有している。第1の転送回路241は、第1の出力信号線290にデジタル信号を出力し、第2の転送回路242は第2の出力信号線291にデジタル信号を出力する。本実施例の撮像装置では、アナログ信号をデジタル信号に変換する通常モードに加えて、メモリ部230を検査するモードである検査モード1、主に水平転送部240を検査するモードである検査モード2の2つのモードを時分割で動作することができる。まず、通常モードについて説明をする。通常モードにおける比較部210、ランプ電圧供給部212、メモリ制御部220の動作は、実施例1と同様であるため、タイミング図は省略する。図7に通常モードにおけるメモリ部230、水平転送部240、水平走査部250の動作を例示したタイミング図を示す。水平転送部240は、第1の転送回路241と第2の転送回路242を含んで構成されている。水平走査部250から出力される水平選択信号線151の信号レベルがHレベルであるとき、第1の転送回路241には列メモリ401が記憶するデジタル信号D1が転送され、第2の転送回路242には列メモリ402が記憶するデジタル信号D2が転送される。これにより、第1の出力信号線290にデジタル信号D1が出力される。同様に第2の出力信号線291には、デジタル信号D2が出力される。次に水平選択信号線152の信号レベルをHレベルとすることによって、同様に第1の出力信号線290と第2の出力信号線291には、列メモリ403、404に記憶されているデジタル信号D3、D4が出力される。次に、メモリ部230を検査するメモリ検査モードである検査モード1について説明をする。図8aに検査モード1におけるテスト信号供給部221、選択回路121~128の動作を例示したタイミング図を示す。以下、1~4列目の選択回路121~124の動作を例として説明する。1列目の選択回路121は、モード選択信号tstがLレベルである時に比較器出力線111の信号レベルを、Hレベルである時にはテスト信号Ctr1を列メモリ401に出力する。2列目の選択回路122は、モード選択信号tstがLレベルである時に比較器出力線112の信号レベルを、Hレベルである時にはテスト信号Ctr2を列メモリ402に出力する。3列目の選択回路123は、モード選択信号tstがLレベルである時に比較器出力線113の信号レベルを、Hレベルである時にはテスト信号Ctr3を列メモリ403に出力する。4列目の選択回路124は、モード選択信号tstがLレベルである時に比較器出力線114の信号レベルを、Hレベルである時にはテスト信号Ctr4を列メモリ404に出力する。5~8列目の選択回路125~128の動作は、それぞれ選択回路121~124の動作と同様である。画素部200が信号線101~104にアナログ信号を出力してから比較器301~304が比較結果信号を比較器出力線111~114に出力するまでの動作は、実施例1と同様であるため説明を省略する。検査モード1においては、モード選択信号tstがHレベルであるので、1列目の選択回路121は、テスト信号Ctr1を選択回路出力線131を介して列メモリ401に出力している。同様に、2~4列目の選択回路122~124は、テスト信号Ctr2~Ctr4を、選択回路出力線132~134を介してそれぞれ列メモリ402~404に出力している。検査モード1においては、テスト信号Ctr1とCtr3を同じテスト信号とすることができる。同様に、テスト信号Ctr2とCtr4についても同じテスト信号とすることができる。図8aで例示した期間T1 ́は、ランプ電圧rmpが上昇を開始する時刻t0から、テスト信号Ctr1とCtr3が変化するまでの期間を表している。期間T2 ́は、ランプ電圧rmpが上昇開始してから、テスト信号Ctr2、Ctr4が変化するまでの期間を表している。メモリ部230では、時刻t0からテスト信号Ctr1~Ctr4がそれぞれ変化するまでの期間にカウンタに入力されるクロック信号を計数し、クロック信号の計数結果であるカウント値を記憶する。これにより、テスト信号Ctr1~Ctr4によって表した期間T1 ́、T2 ́に相当するデジタル信号が書き込まれる。以降、テスト信号Ctr1、Ctr3に相当するデジタル信号をD1 ́、テスト信号Ctr2、Ctr4に相当するデジタル信号をD2 ́と表す。またこれらのデジタル信号D1 ́、D2 ́は予め判定部300にある不図示のメモリに記憶しておき、後述するように故障を判定するための期待値とする。以上説明した動作により、図6中の左から数えて奇数列目の列メモリ401、403、405、407にはデジタル信号D1 ́が書き込まれ、偶数列目の列メモリ402、404、406、408にはデジタル信号D2 ́が書き込まれる。検査モード1における第1のメモリは列メモリ401,403,405,407であり、第2のメモリは列メモリ402,4094,406,408である。図9aに検査モード1におけるメモリ部230、水平転送部240、水平走査部250の動作を例示したタイミング図を示す。水平走査部250から出力される水平選択信号線151の信号レベルをHレベルとすると、第1の転送回路241には列メモリ401に記憶されたデジタル信号D1 ́が転送される。第2の転送回路242には列メモリ402に記憶されたデジタル信号D2 ́が転送される。これにより、第1の出力信号線290にはデジタル信号D1 ́が出力され、第2の出力信号線291には、デジタル信号D2 ́が出力される。同様に、水平選択信号線152~154の信号レベルを順次Hレベルとすることによって、第1の出力信号線290に、列メモリ403、405、407に記憶されているデジタル信号D1 ́が出力される。また、第2の出力信号線291に、列メモリ404、406、408に記憶されているデジタル信号D2 ́が出力される。検査モード1では、第1の出力信号線290に出力される信号は常にデジタル信号D1 ́、第2の出力信号線291に出力される信号は常にデジタル信号D2 ́となる。従って、隣接するメモリにはデジタル信号D1 ́、D2 ́という互いに異なるデジタル信号を書き込むことができる。水平転送部240が出力信号線290、291に出力する信号はそれぞれデジタル信号D1 ́、D2 ́に固定される。図6で例示した判定部300では、出力信号線290、291に出力された信号に対し、判定部300が有する不図示のメモリが記憶するデジタル信号D1 ́、D2 ́を期待値として比較し、故障の有無を判定する。出力信号線290、291に出力された信号が、期待値と異なる場合は、故障として判定することができる。よって、隣接するメモリに互いに異なるデジタル信号を書き込むことによって、隣接するメモリにおけるショート故障を検査することができる。また、本実施例の撮像装置が有する列ADCでは、縮退故障の有無を検査することもできる。例えば、列メモリ401~408に格納するデータ幅を8ビットとする。1例としてD1 ́、D2 ́で表されるデジタル信号の信号値をそれぞれ10101010、01010101とするステップと、01010101、10101010とするステップの2つの検査モードを実施する。これにより、メモリ部230を構成する各メモリビットの0→1、1→0への遷移を検査でき、メモリ部230での縮退故障の有無を検査することができる。次に、主に水平転送部240を検査する転送部検査モードである検査モード2について説明をする。図8bに検査モード2における比較部210、ランプ電圧供給部212、テスト信号供給部221、選択回路121~128の動作を例示したタイミング図を示す。検査モード1においてモード選択信号tstはHレベルであったが、検査モード2においてもモード選択信号をHレベルとする。検査モード2が、検査モード1と異なる点を説明する。検査モード1では、テスト信号Ctr1、Ctr3に相当するデジタル信号D1 ́を奇数列目の列メモリ401、403、405、407に記憶させていた。同様に、テスト信号Ctr2、Ctr4に相当するデジタル信号D2 ́を偶数列目の列メモリ402、404、406、408に記憶させていた。一方、検査モード2では、図8bに示すように、テスト信号Ctr1とCtr2を同じテスト信号とすることが好ましい。同様に、テスト信号Ctr3とCtr4とを同じテスト信号とすることが好ましい。列メモリ401~408がテスト信号Ctr1,Ctr2に相当するデジタル信号D1 ́、テスト信号Ctr3,Ctr4に相当するデジタル信号D2 ́を記憶する動作は検査モード1と検査モード2とで共通である。よって、列メモリ401、402、405,406にはデジタル信号D1 ́、列メモリ403、404、407、408にはデジタル信号D2 ́が記憶される。すなわち、検査モード2における第1のメモリは列メモリ401,402,405,406であり、第2のメモリは列メモリ403,404,407,408である。図9bに検査モード2におけるメモリ部230、水平転送部240、水平走査部250の動作を例示したタイミング図を示す。水平走査部250から出力される水平選択信号線151の信号レベルをHレベルとすると、第1の転送回路241、第2の転送回路242のそれぞれには、列メモリ401、402が記憶するデジタル信号D1 ́が出力される。続いて水平選択信号線152の信号レベルをHレベルとすると、列メモリ403、404が記憶するデジタル信号D2 ́が出力される。水平選択信号線153~154の信号レベルも同様に順次Hレベルとすることで、出力信号線290、291にはデジタル信号D1 ́、D2 ́が繰り返し出力される。図6で例示した判定部300では、出力信号線290、291に出力された信号に対し、判定部300が有する不図示のメモリが記憶するデジタル信号D1 ́、D2 ́を期待値として比較し、故障の有無を判定する。即ち、出力信号線290,291に出力された信号それぞれについて、デジタル信号D1 ́、D2 ́が交互に出力されているか検査する。検査モード1では、第1の転送回路241と第2の転送回路242はそれぞれデジタル信号D1 ́、D2 ́のいずれか一方のみを出力するため、水平転送部240で縮退故障が生じていても検査モード1では縮退故障を発見することが難しい。一方、この検査モード2では、水平転送部240に縮退故障がある場合には、出力信号線にデジタル信号D1 ́、D2 ́が交互に出力されなくなる。よって、水平転送部240の縮退故障を検査することができる。また、出力信号線290、291には検査モード2においては同じ値のデジタル信号が同期して出力されるため、出力信号線290と291とで出力されたデジタル信号を比較し、出力された時間にずれが生じている場合には、水平転送部240の遅延故障として判定することができる。水平走査部250で縮退故障が生じていた場合についても、本実施例の撮像装置は検査することができる。本実施例のように第1の転送回路241と第2の転送回路242とが同期してデジタル信号を転送する構成では、検査モード1、検査モード2のいずれにおいても、水平走査部250が縮退故障していた場合に出力信号線290、291の両方に同時に、本来転送されるべきデジタル信号とは異なる値のデジタル信号が転送される。あるいは、デジタル信号が全く転送されないブランク期間が、出力信号線290,291の両方に同時に生じる。例えば、水平選択信号線151の信号レベルをHレベルとすべき時に、水平走査部250の故障によりLレベルであった時、列メモリ401、402が記憶するデジタル信号が出力信号線290,291共に出力されない。よってデジタル信号が転送されるべき時にデジタル信号が転送されない期間が出力信号線290,291の両方に同時に存在する場合には水平走査部250の故障であると判定することができる。よって、水平走査部250の縮退故障についても検査することができる。本実施例では、メモリ部を主に検査する検査モード1と、水平転送部240を主に検査する検査モード2とを組み合わせることで、メモリ部230、水平転送部240の検査を行うことができる。さらに、第1の転送回路241と第2の転送回路242とが同期してデジタル信号を転送する構成では、水平走査部250の検査も行うことができる。例えば、検査モード1においてメモリ部230の故障が発見されず、検査モード2において第1の出力信号線290と第2の出力信号線291とで異なるデジタル信号が検出された場合には、水平転送部240、水平走査部250の一方あるいは両方に故障が生じている、と判定できる。さらに検査モード1あるいは検査モード2において、出力信号線290、291の両方に本来転送されるべきデジタル信号が出力されない期間が同時に存在する場合には、水平走査部250の故障と判定できる。また、検査モード2においても、列メモリ402と403、あるいは列メモリ404と405、あるいは列メモリ406と407との間でショート故障が生じていた場合、本来それぞれの列メモリが出力するべきデジタル信号とは異なる信号値のデジタル信号が出力されるため、故障を検出することができる。従って、検査モード2において、異なるテスト信号が供給された列メモリ同士のショート故障を検出することができる。よって、検査モード1の代わりに検査モード2を列メモリの検査として用いても良い。本実施例では、4つのテスト信号Ctr1~Ctr4によってメモリ部230に1列毎、または2列毎に異なったデジタル信号を書き込む形態を説明した。しかしながら、5つ以上のテスト信号を供給し、複数列単位に異なるデジタル信号を書き込む形態であっても良い。また、検査モード1、検査モード2を行う順序はどちらが先であっても、列メモリ401~408のショート故障、水平転送部240、水平走査部250の故障について検査することができる。また、検査モード1における、例えばテスト信号Ctr1、3は、検査モード2におけるテスト信号Ctr1,Ctr2と同じ信号として説明した。本実施例はこの形態に限定されず、検査モード1はテスト信号Ctr1とCtr3のペア、Ctr2とCtr4のペアの、それぞれのペアにおいて同じ信号であれば良い。また、検査モード2はテスト信号Ctr1とCtr2のペア、Ctr3とCtr4のペアの、それぞれのペアにおいて同じ信号であれば良い。つまり、検査モード1と2とで用いられるテスト信号が、検査モード1と2とのモード間で共通でなくても良く、検査モード1でデジタル信号D1 ́、D2 ́に相当するテスト信号を用いた場合には、検査モード2ではデジタル信号D3 ́、D4 ́に相当するテスト信号を用いても良い。本実施例では検査モード1において、隣接する列メモリ同士で異なるデジタル信号を書き込む形態を説明した。本実施例は、異なるデジタル信号を書き込むのは隣接する列メモリ同士に限定されない。つまり、複数列の列メモリに対し、異なる複数のデジタル信号を書き込む形態であれば良い。この形態においても、列メモリに入力されたデジタル信号と、列メモリが記憶したデジタル信号とを比較することによって、列メモリのショート故障の有無を検査することができる。また、本実施例の検査モード1においては判定部300が出力信号線290、291のそれぞれが伝送するデジタル信号をデジタル信号D1 ́、D2 ́と比較する形態を示した。しかし、本実施例の検査モード1は、出力信号線290、291のいずれか一方が伝送するデジタル信号について判定部300が比較を行う形態であっても良い。例えば、出力信号線290が伝送するデジタル信号についてのみ判定部300が比較を行う場合、出力信号線290が伝送するべきデジタル信号がD1 ́であれば、デジタル信号D1 ́と出力信号線290が伝送するデジタル信号とを判定部300が比較する。この時、例えば列メモリ401と列メモリ402とでショート故障が生じていた場合、列メモリ401が保持する信号は列メモリ402が保持するデジタル信号に影響されてデジタル信号D1 ́とは異なるデジタル信号となる事がある。よって、出力信号線290が伝送するデジタル信号がデジタル信号D1 ́とは異なる期間が発生するため、判定部300がメモリ部のショート故障を判定することができる。また、本実施例では、第1の転送回路241と第2の転送回路242とが同期して転送する構成を例に説明した。本実施例は1つの水平選択信号線が第1の転送回路241と、第2の転送回路242とに共通して接続されている構成に限定されるものではなく、第1の転送回路241、第2の転送回路242のそれぞれに異なる水平選択信号線が電気的に接続されており、第1の転送回路241と第2の転送回路242の転送動作が同期していなくとも良い。この構成であっても、検査モード1と検査モード2とを行うことによって、メモリ部230、水平転送部240の検査を行うことができる。本実施例に関して、実施例1と異なる点を中心に説明を行う。図10aに本発明に関する撮像装置のメモリ部の構成の一例を示す。本実施例では、列毎にクロック信号を計数するカウンタ機能を有する列メモリ1-401~1-408が配置されている。更にAD変換期間と水平転送期間を重ねるために、列メモリ1-401~1-408に記憶されたデジタル信号をバッファするための2段目の列メモリ2-401~2-408が配置されている。2段目の列メモリ2-401~2-408は、第3、第4のメモリである。メモリ部230は、第1のメモリ領域232、第2のメモリ領域233で構成されている。クロック信号供給部235は第1のメモリ領域232に含まれる列メモリ1-401~1-408に電気的に接続され、クロック信号を列メモリ1-401~1-408に供給する。転送信号供給部234は、第2のメモリ領域233に含まれる列メモリ2-401~2-408に電気的に接続され、転送信号を列メモリ2-401~2-408に供給する。以下、通常モードについて説明する。選択回路121~128は、列メモリ1-401~1-408にそれぞれ比較器出力線111~114の信号レベルを選択回路出力線131~138を介して出力している。クロック信号供給部235で生成されたクロック信号clkは、列メモリ1-401~1-408に入力されている。列メモリ1-401~1-408では、ランプ電圧rmpが上昇を開始する時刻t0から選択回路出力線131~138の信号レベルが変化するまでの時刻である、T1、T2によって規定される期間以降、比較期間と表記するをクロック信号clkで計数する。そして、そのクロック信号の計数結果であるカウント値を列メモリ1-401~1-408が記憶する。列メモリ1-401~1―408の出力は、データ線161~168を介して列メモリ2-401~2-408の入力にそれぞれ電気的に接続されている。列メモリ2-401~2-408は、転送信号供給部234で生成された転送信号mtxがHレベルの時に、列メモリ1-401~1-408に記憶されたデジタル信号を列メモリ2-401~2-408へ転送する。データ線161~168、転送信号供給部234はメモリ間転送部である。列メモリ2-401~2-408にデジタル信号が転送された後、再び列メモリ1-401~1-408は比較期間をクロック信号clkで計数することができる。列メモリ2-401~2-408の出力に電気的に接続された列メモリ出力線141~148は、不図示の水平転送部に電気的に接続されている。本実施例で例示した構成にすることによって、比較期間で表されるAD変換期間と、列メモリ2-401~2-408に記憶されたデジタル信号を出力する期間で表される水平転送期間を重ねることができる。これにより、複数行の画素信号をデジタル信号に変換するのに要する、AD変換期間と水平転送期間の合計期間を、実施例1に比べて本実施例は短縮することができる。メモリ部230の検査は、実施例1と同様に行うことができる。検査モードにおいては、選択回路121~128は、テスト信号供給部221から供給されるテスト信号Ctr1、Ctr2が列メモリ1-401~1-408のそれぞれに入力されている。列メモリ1-401~1-408では、モード選択信号tstがHレベルとなる時刻t0から、テスト信号Ctr1、Ctr2のそれぞれの信号レベルが変化するまでの時刻である、T1 ́、T2 ́をクロック信号clkで計数する。そして、そのクロック信号の計数結果であるカウント値を列メモリ1-401~1-408が記憶する。検査モードを実施することによって、第1のメモリ領域232と第2のメモリ領域233について、縮退故障や、それぞれのメモリ領域内で隣接する列メモリ同士のショート故障について検査することができる。クロック信号供給部235、転送信号供給部234は、メモリ部230が設けられた基板と同一基板上に設けられていても良い。また、クロック信号供給部235、転送信号供給部234は、メモリ部230が設けられた基板の外部に設けられている形態であっても良い。本実施例に関して、実施例1と異なる点を中心に説明を行う。図10bに本実施例の撮像装置のメモリ部の一例を示す。本実施例では、カウント信号cntを記憶する列メモリ1-401~1-408が配置され、更に、列メモリ1-401~1-408に2段目の列メモリ2-401~2-408が電気的に接続されている。列メモリ1-401~1-408は第1のメモリ領域232、列メモリ2-401~2-408は第2のメモリ領域を構成している。メモリ部230は、第1のメモリ領域232、第2のメモリ領域233で構成されている。カウント信号供給部236は、不図示のクロック信号供給部からのクロック信号をカウントし、カウント結果であるカウント信号cntを生成する。カウント信号供給部236は第1のメモリ領域232に含まれる列メモリ1-401~1-408に電気的に接続されている。転送信号供給部234は第2のメモリ領域233に含まれる列メモリ2-401~2-408に電気的に接続されており、転送信号を列メモリ2-401~2-408に供給する。以下、通常モードについて説明する。選択回路出力線131~138は、列メモリ1-401~1-408にそれぞれ電気的に接続されている。カウント信号供給部236で生成されたカウント信号cntは、列メモリ1-401~1-408に入力されている。カウント信号供給部236は、不図示のランプ電圧rmpが上昇を開始する時刻t0からカウントを開始し、カウント信号cntを生成する。列メモリ1-401~1-408では、選択回路出力線131~138の信号レベルが変化する時刻に、カウント信号cntの値を取り込む。時刻t0から全ての選択回路出力線の信号レベルが変化する時刻で表される期間が本実施例における比較期間である。列メモリ1-401~1-408の出力は、データ線161~168を介して列メモリ2-401~2-408の入力にそれぞれ電気的に接続されている。列メモリ2-401~2-408は、転送信号供給部234で生成された転送信号mtxがHレベルの時に、列メモリ1-401~1-408に記憶されたデジタル信号を列メモリ2-401~2-408へ転送する。データ線161~168、転送信号供給部234はメモリ間転送部である。列メモリ2-401~2-408にデジタル信号が転送された後、再び列メモリ1-401~1-408はカウント信号cntの値を取り込むことができる。よって、AD変換期間と、水平転送期間を重ねることができる。列メモリ2-401~2-408の出力に電気的に接続された列メモリ出力線141~148は、第2のメモリ領域233に電気的に接続される水平転送部に出力されている。列メモリ2-401~2-408に記憶されたデジタル信号は、水平走査部250が水平選択信号線151~158の信号レベルを順次Hレベルとすることにより、水平転送部240を介して出力信号線290に出力される。本実施例で例示した構成にすることによって、比較期間で表されるAD変換期間と、列メモリ2-401~2-408に記憶されたデジタル信号を出力する期間で表される水平転送期間を重ねることができる。これによりデジタル信号の出力速度を速めることができる。メモリ部を検査するための検査モードについては、実施例1と同様に行うことができる。以下、検査モードについて説明する。検査モードでは、カウント信号供給部236はモード選択信号tstがHレベルとなった時にカウントを開始し、カウント信号cntを生成する。選択回路121~128は、テスト信号供給部221から供給されるテスト信号Ctr1、Ctr2が列メモリ1-401~1-408のそれぞれに入力されている。列メモリ1-401~1-408では、テスト信号Ctr1、Ctr2のそれぞれの信号レベルが変化する時刻にカウント信号cntを取り込んでカウント値を記憶する。この記憶したカウント値がT1 ́、T2 ́である。列メモリ1-401~1-408に記憶された信号は、通常モードと同様に、列メモリ2-401~2-408に出力された後、水平転送部240を介して水平走査部250により出力信号線290に出力される。検査モードを実施することによって、第1のメモリ領域232と第2のメモリ領域233について、縮退故障や、それぞれのメモリ領域内で隣接する列メモリ同士のショート故障について検査することができる。カウント信号供給部236、転送信号供給部234は、メモリ部230が設けられた基板と同一基板上に設けられていても良い。また、カウント信号供給部236、転送信号供給部234は、メモリ部230が設けられた基板の外部に設けられている形態であっても良い。これらの実施例では、本発明を撮像装置に適用した例を説明したが、本発明は他の装置にも適用が可能である。この場合、信号線101~108には、このような装置においてデジタル信号に変換すべきアナログ信号が入力される。本発明の撮像装置を撮像システムに適用した場合の一実施例について詳述する。撮像システムとは、デジタルスチルカメラやデジタルカムコーダーや監視カメラなどがあげられる。図11に、撮像システムの例としてデジタルスチルカメラに適用した場合のブロック図を例示する。図11において、1はレンズの保護のためのバリア、2は被写体の光学像を撮像装置4に結像させるレンズ、3はレンズ2を通った光量を可変するための絞りである。4は上述の実施例1~5で説明した撮像装置であって、レンズ2により結像された光学像を画像データとして変換する。7は撮像装置4より出力された撮像データに各種の補正やデータを圧縮する信号処理部である。そして、図11において、8は撮像装置4および信号処理部7に、各種タイミング信号を出力するタイミング発生部、9は各種演算とデジタルスチルカメラ全体を制御する全体制御演算部である。10は画像データを一時的に記憶する為のデータ保持部、11は記録媒体に記録または読み出しを行うためのインターフェース部、12は撮像データの記録または読み出しを行う為の半導体メモリ等の着脱可能な記録媒体である。そして、13は外部コンピュータ等と通信する為のインターフェース部である。ここで、タイミング信号などは外部から入力されてもよく、撮像システムは少なくとも撮像装置4と、撮像装置から出力された撮像信号を処理する信号処理部7とを有すればよい。エラー表示部14は、撮像装置4の判定部300から出力される信号に基づいて表示を行う表示部である。撮像装置に設けられた判定部300は、故障と判定した場合にエラー表示部14にエラー信号を出力する。エラー表示部14はエラー信号が入力されると、撮像装置に故障が生じていることを知らせる表示を行う。この表示は、例えば警告ランプの発光動作や故障が生じている旨のメッセージを表示すること等により行うことができる。また、判定部300から全体制御演算部9にエラー信号を出力する形態であっても良い。この形態では、エラー信号が全体制御演算部9に入力された時に、以後の撮像動作を停止するように制御できる。この形態の場合、エラー表示部14に判定部300からエラー信号が入力される形態であっても良いし、全体制御演算部9からエラー表示部14にエラー表示を行わせる信号を出力する形態であっても良い。以上のように、本発明の撮像装置を撮像システムに適用することが可能である。本発明の撮像装置を撮像システムに適用することにより、撮像装置のメモリ部にショート故障や縮退故障、水平走査部に縮退故障が生じていた場合に撮像動作を行わせる撮影者に故障を通知することができる。よって、故障に気が付かないまま撮影を続けることを抑止できる効果が得られる。本実施例において、撮像システムがエラー表示部14を有する形態を説明した。本実施例はこの形態に限定されず、エラー表示部14を有さない形態であっても良い。このような形態として、例えば、判定部300が故障と判定した場合には撮像を行わないようにする形態などがある。また、本実施例では、撮像システムに含まれる撮像装置4が判定部300を有する形態を説明した。本実施例はこれに限定されず、判定部300が撮像装置4および撮像システムの外部に設けられている形態であっても良い。つまり、撮像システムに含まれる撮像装置4の製造工程において、判定部300が出力信号線上に設けられた端子に電気的に接続し、列メモリの故障有無の判定を行う形態であっても良い。この製造工程において、列メモリの故障が検出された場合には、故障している列メモリの修復を行ったり、故障と判定された撮像装置4を用いた撮像システムの製造を中止したりすることができる。また、故障と判定された列メモリの位置を外部のルックアップテーブルに記憶しておき、故障と判定された列メモリを用いずに、正常な列メモリに保持された信号で置換したり、補正したりするようにして正常動作可能なようにしてもよい。よって、列メモリの故障の有無を検査することにより、正常動作可能な撮像装置4を有する撮像システムを製造することができる。"