"半導体素子を内蔵して成る複数の配線板が配置されてなるユニット部と、該ユニット部の外周に形成されるフレーム部とを有する多数個取り基板であって:前記フレーム部は外側に開放される複数のスリットが形成されている。請求項1の多数個取り基板であって:前記スリットは、前記ユニット部と前記フレーム部との境界の近傍まで延びる。請求項2の多数個取り基板であって:前記スリットは、前記境界の近傍において、前記ユニット部の外縁に対して平行な方向に延びる。請求項1の多数個取り基板であって:前記複数のスリットは等間隔で配置されている。請求項1の多数個取り基板であって:前記スリットの間隔は、前記配線板の幅よりも広い。請求項1の多数個取り基板であって:前記スリットは、前記フレーム部の隅部に形成されている。請求項1の多数個取り基板であって:前記ユニット部を挟む一対の辺において、前記スリットは同数である。請求項1の多数個取り基板であって:前記ユニット部を挟む一対の辺において、前記スリットは対称な位置関係に形成される。請求項1の多数個取り基板であって:前記スリットは、各配線板の切断箇所の延長上に設けられている。半導体素子を内蔵して成る複数の配線板が配置されてなるユニット部と、該ユニット部の外周に形成されるフレーム部とを有する多数個取り基板であって:前記フレーム部に、応力均衡用のダミー素子が設けられている。請求項10の多数個取り基板であって:前記ダミー素子は、内蔵半導体素子と同形状である。請求項11の多数個取り基板であって:前記ダミー素子は、1の前記プリント配線板に対して複数設けられている。請求項10の多数個取り基板であって:マトリクス状に配線板が配置されたフレーム部が複数形成され、各フレーム部の間に、前記ダミー素子が設けられている。しかしながら、ICチップ内蔵プリント配線板を多数個製造するために多数個取り基板を製作すると、シリコンから成るICチップと、樹脂から成るプリント配線板との熱膨張係数の違いから、多数個取り基板に反りが出て、該多数個取り基板の状態でコンデンサ等の電子部品を実装しようとしても、反りの影響で実装が困難なだけでなく、電子部品の接続信頼性も低下していた。本発明は、上述した課題を解決するためになされたものであり、その目的とするところは、半導体素子を内蔵するプリント配線板を複数保持しながら平坦性を高め得る多数個取り基板を提供することにある。請求項1に記載の発明は、半導体素子を内蔵して成る複数の配線板が配置されてなるユニット部と、該ユニット部の外周に形成されるフレーム部とを有する多数個取り基板であって:前記フレーム部は外側に開放される複数のスリットが形成されていることを技術的特徴とする。請求項10の発明は、半導体素子を内蔵して成る複数の配線板が配置されてなるユニット部と、該ユニット部の外周に形成されるフレーム部とを有する多数個取り基板であって:前記フレーム部に、応力均衡用のダミー素子が設けられていることを技術的特徴とする。請求項1の多数個取り基板では、マトリクス状の配線板を保持するユニット部の外周のフレーム部にスリットが設けられているので、内蔵した半導体素子と配線板との熱膨張率差による応力に起因する反りを、スリットで逃がし、多数個取り基板を平坦に保つことができる。請求項10の多数個取り基板では、マトリクス状の配線板を保持するユニット部の外周のフレーム部に、応力均衡用のダミー素子が設けられているため、配線板とフレーム部とで応力差が生じず、多数個取り基板を平坦に保つことができる。第1実施形態図1Aに第1実施形態に係る多数個取り基板100の平面図が示され、図1Bに1個のプリント配線板の平面図が示される。多数個取り基板100では、プリント配線板10が縦6×横24図中縦5×横16のマトリクス状に配列されたユニット部10Gが、フレーム部80により保持されている。個々のプリント配線板10の中央部にはICチップ20が内蔵されている。上面側には、電子部品を実装する半田バンプ78Uと、パッケージ基板を実装するための半田バンプ78Lとが設けられており、該多数個取り基板は、電子部品及びパッケージ基板が実装された後、プリント配線板の境界線に沿ってルータ加工が施され、個片のプリント配線板に切り分けられる。図2に図1Bのb-b断面を示す。プリント配線板10は、プリント配線板10は、ICチップロジックチップ20を収容する厚みD1表裏の導体回路を含む:0.1mmのコア基板30と、層間樹脂絶縁層50、層間樹脂絶縁層150とからなる。該プリント配線板は厚みD2:0.285mmに形成されている。縦6×横24のユニット部10G全体に占めるICチップの面積率は約10である。層間樹脂絶縁層50には、バイアホール60および導体回路58が形成され、層間樹脂絶縁層150には、バイアホール160および導体回路158が形成されている。層間樹脂絶縁層150の上には、ソルダーレジスト層70が配設されている。上面側のソルダーレジスト層70の開口部71下の導体回路158には、チップコンデンサ等の電子部品を実装する半田バンプ78Uと、メモリチップを搭載するパッケージ基板を実装するための半田バンプ78Lとが設けられている。下面側のソルダーレジスト層70の開口部71には、図示しないドータボード、マザーボード等の外部基板と接続するための半田バンプ78Dが設けられている。コア基板30の両面には、導体回路34が設けられ、樹脂37の充填されたスルーホール導体36を介して両面の導体回路34が接続されている。下面側の導体回路34と、ICチップ20の端子24とは、絶縁層16に形成されたビア導体18を介して接続されている。ここで、セラミックであるシリコンから成るICチップ20と、樹脂から成るプリント配線板10とは熱膨張係数が異なる。このため、該ICチップ20とプリント配線板10との応力差に起因し、図1Aに示すプリント配線板を保持するフレーム部80に反りを生じさせる力が働く。このため、第1実施形態の多数個取り基板100では、マトリクス状のプリント配線板10を保持するフレーム部80に、I字状のスリット82が各プリント配線板の切断箇所の延長上に設けられている。これにより、内蔵したICチップとプリント配線板との熱膨張率差による応力をスリットで逃がし、反りを防ぎ多数個取り基板を平坦に保つことができる。複数のスリットを等間隔で配置し、ユニット部を挟む一対の辺において、スリットを同数にすることで、多数個取り基板に生じる応力に対称性を持たせることができる。また、ユニット部を挟む一対の辺において、スリットを対称な位置関係に形成することで、多数個取り基板に生じる応力に対称性を持たせることができる。厚さ0.2mm以下のコア基板を備え、厚み0.第3mm以下のプリント配線板において、半導体チップの占める面積率5以上のユニット部に対して、第1実施形態の構成は特に効果的に反りを抑制できる。第1実施形態の第1改変例図3に第1実施形態の第1改変例に係る多数個取り基板100の平面図が示される。第1実施形態と同様に、プリント配線板10が縦5×横16のマトリクス状に配列されたユニット部10Gが、フレーム部80により保持されている。個々のプリント配線板10の中央部にはICチップ20が内蔵されている。第1実施形態の改変例では、フレーム部80にT字形状のスリット83が、プリント配線板2枚毎に形成されている。第1実施形態の第1改変例に係る多数個取り基板100では、スリット83がT字形状に形成され、T字の縦棒部がプリント配線板2枚毎に切断箇所の延長上に設けられ、T字の横棒部が2枚のプリント配線板の外縁と並行に設けられている。これにより、2枚のプリント配線板からの応力を逃がし、多数個取り基板を平坦に保つことができる。このため、T字形状のスリットを複数のプリント配線板に対して1つずつ設けることで、応力を緩和し反りを防止できる。スリットの間隔を配線板の幅よりも広くすることで、多数個取り基板100の脆性が下がることを防止できる。第1実施形態の改変例図4に第1実施形態の第2改変例に係る多数個取り基板100の平面図が示される。第1実施形態と同様に、プリント配線板10が縦5×横16のマトリクス状に配列されたユニット部10Gが、フレーム部80により保持されている。個々のプリント配線板10の中央部にはICチップ20が内蔵されている。第1実施形態の第2改変例では、フレーム部80の4角にスリット82Sが形成されている。第1実施形態の第2改変例に係る多数個取り基板100では、一番応力の集中し易いフレームの4角にスリット82Sが形成されているため、該スリット82で応力を緩和し反りを防止できる。第2実施形態図5に第2実施形態に係る多数個取り基板100の平面図が示される。第2実施形態では、縦5×横4のマトリクス状に配列された4つのユニット部10G1、10G2、10G3、10G4が形成されている。該ユニット部10G1、10G2、10G3、10G4は、該ユニット部10G1-ユニット部10G2間の中フレーム部80M、プリント配線板10G2-ユニット部10G3間の中フレーム部80M、ユニット部10G3-ユニット部10G4間の中フレーム部80M、及び、フレーム部80に保持されている。ここで、フレーム部80及び中フレーム部80Mには、ICチップ20と同形状、同厚み、同じシリコンから成るダミーチップ20Dが内蔵されている。ここで、ダミーチップ20Dは、プリント配線板のフレーム部80及び中フレーム部80Mに対向する各辺に対して2個ずつ収容されている。第2実施形態の多数個取り基板では、マトリクス状のプリント配線板を保持するフレーム部80に、応力均衡用のダミーチップ20Dが設けられているため、プリント配線板とフレーム部80とで応力差が生じず、多数個取り基板を平坦に保つことができる。第2実施形態の多数個取り基板では、ダミーチップ20DがICチップ20と同形状であるため、プリント配線板とフレーム部80とで応力差が生じず、多数個取り基板を平坦に保つことができる。第2実施形態の多数個取り基板では、ダミーチップ20Dが1のプリント配線板に対して2以上の複数設けられているため、該ダミーチップで応力緩和を図り、多数個取り基板を平坦に保つことができる。第2実施形態の多数個取り基板では、各ユニット部の間の中フレーム部80Mにダミーチップ20Dが設けられているため、マトリクス状にプリント配線板が配置されたユニット部が複数設けられても、ダミーチップで各ユニット部10G1、10G2、10G3、10G4間の応力緩和を図り、多数個取り基板を平坦に保つことができる。第2実施形態の多数個取り基板では、ユニット部10G1、10G2、10G3、10G4が4組設けられているので、1のプリント配線板で不良箇所が見つかった場合、該不良プリント配線板を含むユニット部を廃棄すればよい。このため、半導体素子を内蔵させた多数個取り基板全体を廃棄する必要が無く、プリント配線板の製造コストを低減することができる。参考例図6に参考例に係る多数個取り基板100の平面図が示される。参考例では、ICチップ20を内蔵するプリント配線板10が縦5×横5のマトリクス状に配列された4つのユニット部10G1、10G2、10G3、10G4が形成されている。該ユニット部10G1、10G2、10G3、10G4は、該ユニット部10G1-ユニット部10G2間の中フレーム部80M、プリント配線板10G2-ユニット部10G3間の中フレーム部80M、ユニット部10G3-ユニット部10G4間の中フレーム部80M、及び、フレーム部80に保持されている。フレーム部80の角部の内の3箇所にアライメント用の通孔86が形成されている。図6中のユニット部10G1が拡大され図7に示される。参考例の多数個取り基板では、ユニット部10G1と該ユニット部を保持するフレーム部80、中フレーム部80Mとの間に、該ユニット部の外周外縁であって角部を避けるようにL字形状のスリット84が4箇所設けられ、該スリットとスリットとの間であってユニット部の4辺の中央部が枠の保持部80cにより保持されている。ICチップ20を内蔵するプリント配線板をマトリクス状に配置したユニット部10G1を、角部と角部とが対称となり応力の均衡が離れる中央部で保持し、応力の集中する四隅をスリットによりフレーム部80,中フレーム部80Mから離すことで、応力の影響を断つ。これにより、多数個取り基板を平坦に保つことができる。参考例の改変例図8に参考例の改変例に係るユニット部10G1が拡大され示される。1の多数個取り基板に、4組のユニット部が配置されるのは、図6を参照して上述された参考例と同様である。参考例の改変例では、ユニット部10G1と該ユニット部を保持するフレーム部80、中フレーム部80Mとの間に、略L字形状のスリット84が4箇所設けられ、ユニット部の4辺の中央部が枠の保持部80cにより保持されている。ユニット部10G1を、角部と角部とが対称となり応力の均衡が離れる中央部で保持し、応力の集中する四隅をスリットによりフレーム部80,中フレーム部80Mから離すことで、応力の影響を断つ。これにより、多数個取り基板を平坦に保つことができる。参考例の改変例に係る多数個取り基板では、ユニット部10Gの4角に位置決め用マークを備える位置決め用マーク配置部材11が設けられ、4個の位置決め用マーク配置部材11の内の3個に位置決め用通孔15が形成される。参考例の改変例では、多数個取り基板の位置決め用マークでは無く、各ユニット部の該位置決め用マーク15に対して位置決めできるので、各プリント配線板に対する位置決め精度を高めることができる。参考例、及び、参考例の改変例に係る多数個取り基板では、ユニット部が複数設けられているので、1のプリント配線板で不良箇所が見つかった場合、該不良プリント配線板を含むユニット部を廃棄すればよい。このため、半導体素子を内蔵させた多数個取り基板全体を廃棄する必要が無く、プリント配線板の製造コストを低減することができる。"