メモリ物理的レイヤPHYユニットを備え、このユニットは、第1基準クロックを遅延させ且つその第1基準クロックの遅延量に対応する基準遅延値を与えるように構成されたマスター遅延ロックループDLL;及び受信した構成遅延値に基づいて第2の特定量だけ第2基準クロックを遅延させるように構成されたスレーブDLL;を含むものであり、更に、前記メモリPHYユニットに結合され且つ前記基準遅延値に基づいて構成遅延値を発生するように構成されたインターフェイスユニットと、前記インターフェイスユニットに結合され且つ前記第2基準クロックの周波数が新たな周波数へ変化するという指示を与えるように構成された電力管理ユニットと、を備えた集積回路であって、前記指示を受信するのに応答して、前記インターフェイスユニットは、所定のスケーリング値を使用して前記新たな周波数に対応する新たな構成遅延値を発生し、そしてその新たな構成遅延値を前記メモリPHYユニットに与える、集積回路。前記インターフェイスユニットは、前記第2基準クロックの異なる周波数に各々対応する複数のエントリを含む第1のルックアップテーブルを有するコントロールユニットを備え、各エントリは各所定スケーリング値を記憶する、請求項1に記載の集積回路。前記コントロールユニットは、前記基準遅延値を所定値で除算し、そしてその結果を、前記新たな周波数に対応する前記所定スケーリング値を使用してスケーリングすることにより、前記新たな構成遅延値を計算する、請求項2に記載の集積回路。前記コントロールユニットは、前記新たな構成遅延が書き込まれるのに応答して前記新たな構成遅延値で前記スレーブDLLを更新するコントロールレジスタを備えた、請求項3に記載の集積回路。前記ルックアップテーブルはプログラム可能である、請求項2に記載の集積回路。前記基準遅延値は、前記第1基準クロックを1クロックサイクル遅延するために前記マスターDLLの遅延線に使用される遅延素子の数に対応する、請求項1に記載の集積回路。前記電力管理ユニットは、前記第1及び第2の基準クロックを発生し、そして前記第2基準クロックの周波数を変化させる、請求項1に記載の集積回路。前記電力管理ユニットは、前記第2基準クロックの異なる周波数に各々対応する第2の複数のエントリを含む第2のルックアップテーブルを備え、各エントリは、前記第1のルックアップテーブルと同じ各所定スケーリング値を記憶する、請求項2に記載の集積回路。前記インターフェイスユニット及び電力管理ユニットに結合されたメモリコントローラを更に備え、前記メモリコントローラは、前記メモリPHYユニットが周波数変化のための準備ができたときに前記電力管理ユニットに通知するために前記電力管理ユニットとのハンドシェークプロトコルに参加する、請求項1に記載の集積回路。前記メモリPHYユニットは、メモリ装置に接続するための複数のデータ信号経路を含むメモリ相互接続部を備え、前記メモリコントローラは、前記電力管理ユニットに通知する前に前記メモリ相互接続部で開始された全てのトランザクションを完了する、請求項9に記載の集積回路。メモリPHYユニットのマスター遅延ロックループDLLが第1基準クロックを受け取る処理と、前記第1基準クロックを遅延させそして前記第1基準クロックの遅延量に対応する基準遅延値を与える処理と、スレーブDLLが第2基準クロックを受信する処理と、受信した構成遅延値に基づいて特定量だけ前記第2基準ブロックを遅延させる処理と、前記基準遅延値に基づいて前記構成遅延値を発生する処理と、前記第2基準クロックの周波数が新たな周波数へと変化するという指示を受信する処理と、前記指示を受信するのに応答して、所定のスケーリング値を使用して前記新たな周波数に対応する新たな構成遅延値を発生し、そしてその新たな構成遅延値を前記メモリPHYユニットに与える処理と、を含む方法。複数のエントリを有するルックアップテーブルの各エントリ内に各所定のスケーリング値を記憶する処理を更に含み、各所定のスケーリング値は、前記第2基準クロックの異なる周波数に対応する、請求項11に記載の方法。前記基準遅延値を所定値で除算し、そしてその結果に、前記新たな周波数に対応する前記所定のスケーリング値を乗算することにより、前記新たな構成遅延値を計算する処理を更に含む、請求項12に記載の方法。前記新たな構成遅延値を構成レジスタに書き込んで、前記スレーブDLLを前記新たな構成遅延値で更新する処理を更に含む、請求項13に記載の方法。前記第2基準クロックの周波数が変化するという指示を受信するのに応答してハンドシェークを開始する処理を更に含む、請求項11に記載の方法。前記ルックアップテーブル内の前記所定のスケーリング値をプログラミングする処理を更に含む、請求項12に記載の方法。前記基準遅延値は、前記第1基準クロックを1クロックサイクル遅延するために前記マスターDLLの遅延線に使用される遅延素子の数に対応する、請求項11に記載の方法。電力管理ユニットは、前記第1及び第2の基準クロックを発生し、そして前記第2基準クロックの周波数を変化させる、請求項11に記載の方法。メモリコントローラは、前記メモリPHYユニットが周波数変化のための準備ができたときに前記電力管理ユニットとのハンドシェークプロトコルに参加しそして前記電力管理ユニットに通知する、請求項18に記載の方法。前記メモリコントローラは、前記電力管理ユニットに通知する前にメモリ相互接続部で開始された全てのトランザクションを完了する、請求項18に記載の方法。一般的に、遅延素子の数は、基準信号周波数が同じままである限り変化しない。しかしながら、基準クロック周波数が変化する状況では、従来のDLLは、典型的に、遅延素子の数をロックし及び再構成/再計算して必要な位相遅延を与えるためにトレーニングを実行しなければならない。このプロセスは、時間がかかる。特定の用途によっては、トレーニング時間を受け容れることができない。周波数変化中の効率的な遅延ロックループDLLトレーニングプロトコルのためのメカニズムの種々の実施形態が開示される。1つの実施形態において、集積回路は、マスターDLL及びスレーブDLLを含むメモリ物理的レイヤPHYを備えている。マスターDLLは、第1の基準クロックをある量だけ遅延し、そしてその第1基準クロックの遅延量に対応する基準遅延値を与えるように構成される。スレーブDLLは、第2の基準クロックを、受信した構成遅延値に基づき第2の特定量だけ遅延するように構成される。又、集積回路は、メモリPHYユニットに結合されたインターフェイスユニットも備え、これは、基準遅延値に基づき構成遅延値を発生するように構成される。又、集積回路は、インターフェイスユニットに結合された電力管理ユニットも備え、これは、第2基準クロックの周波数が新たな周波数に変化することの指示を与えるように構成される。その指示を受けるのに応答して、インターフェイスユニットは、所定のスケーリング値を使用してその新たな周波数に対応する新たな構成遅延値を発生し、そしてその新たな構成遅延値をメモリPHYユニットに与えるように構成される。特定の実施形態を添付図面に一例として示して以下に詳細に説明する。しかしながら、添付図面及び詳細な説明は、特定の特徴について1つの実施形態しか述べなくても、請求項を、ここに開示する特定の実施形態に限定するものでないことを理解されたい。逆に、この開示の利益を得る当業者に明らかとなる全ての変更、等効物及び代替え物を包含するものとする。ここに開示する特徴の例は、特に指示のない限り、例示に過ぎず、それに限定されるものではない。本出願全体にわたって使用される~してもよいという語は、許すという意味即ち、~の潜在性があるという意味で使用されるもので、強制の意味即ち、~しなければならないという意味ではない。同様に、含む、含んでいる及び含むという語は、含むことを意味するが、それに限定されない。種々のユニット、回路又は他のコンポーネントは、1つ又は複数のタスクを遂行するように構成されるものとして述べる。この点について、構成されるとは、動作中に1つ又は複数のタスクを遂行する回路を有することを一般的に意味する構造を広く表現するものである。従って、ユニット/回路/コンポーネントは、そのユニット/回路/コンポーネントが現在オンでなくても、タスクを遂行するように構成することができる。一般的に、構成されるに対応する構造を形成する回路は、ハードウェア回路を含む。同様に、種々のユニット/回路/コンポーネントは、説明の便宜上、1つ又は複数のタスクを遂行するものとして説明されてもよい。そのような説明は、構成されるという句を含むものと解釈されねばならない。1つ以上のタスクを遂行するように構成されたユニット/回路/コンポーネントを表現する場合に、そのユニット/回路/コンポーネントに関して35USC§112、第6節の解釈引用しないことが明確に意図される。本開示の範囲は、ここに取り上げる問題のいずれか又は全部を軽減するかどうかに関わらず、ここに明示的又は暗示的に開示する特徴、又は特徴の組み合わせ、或いはそれを一般化したものを包含する。従って、新規な請求項は、本出願又はその優先権を主張する出願の起訴中に、そのような特徴の組み合わせへと組織化されてもよい。特に、請求の範囲を参照すれば、従属請求項からの特徴を独立請求項の特徴と組み合わせてもよいし、又、各独立請求項からの特徴を、単に請求の範囲に列挙された特定の組み合わせではなく適当な仕方で組み合わせてもよい。図1は、メモリインターフェイスを含む集積回路の1つの実施形態を示すブロック図である。集積回路10は、処理ユニット12を備え、これは、電力マネージャー15及びメモリコントローラ18に結合される。電力マネージャー15及びメモリコントローラ18は、各々、メモリPHYインターフェイス20にも結合され、これは、次いで、メモリ相互接続部33を経てメモリユニット35に結合される。1つの実施形態において、集積回路10は、システムオンチップSOCとして考えられる。種々の実施形態において、処理ユニット12は、1つ以上のプロセッサコア及び1つ以上のキャッシュメモリ図示せずを含む。プロセッサコアは、アプリケーションソフトウェア及びオペレーティングシステムOSソフトウェアを実行する。OSは、集積回路の種々の特徴及び機能をコントロールする。例えば、システム性能の設定に基づいて、OS又は他のシステムソフトウェアは、メモリ相互接続部33を駆動するクロックを含むシステムクロックの周波数を変化させることを要求する。メモリユニット35は、任意の形式のメモリを表わす。1つの実施形態において、メモリ装置35は、図4を参照して以下に述べる装置のダイナミックRAMDRAMファミリーにおける1つ以上のランダムアクセスメモリRAMメモリ装置を代表するものである。従って、メモリ相互接続部33は、多数のデータ経路、データストローブ経路、アドレス及びコマンド経路を含む全て図示せず。1つの実施形態において、電力マネージャー15は、集積回路10のコンポーネントにより使用するためのクロックを与えるように構成される。図示されたように、電力マネージャー15は、Mem_Clk及びMem_Clk_f信号をメモリコントローラ18及びメモリPHYインターフェイス20に与えると共に、他のクロック信号をシステムに与える。Mem_Clk信号は、メモリシステムコアクロックとして使用されそしてメモリコントローラ18、メモリPHYインターフェイス20及びメモリユニット35によって使用される。Mem_Clk_f信号は、メモリPHYインターフェイス20内のDLLユニット30によりトレーニングクロックとして使用される。1つの実施形態において、メモリPHYインターフェイス20は、物理的インターフェイスレイヤPHYユニット29のためのコントロール及び構成インターフェイスとして働く。図1に示すように、メモリPHYインターフェイス20は、PHY29に結合されたコントロールユニット22を備えている。PHY29は、遅延ロックループDLLユニット30を含む。DLLユニット30は、基準クロックMem_Clk_fの特定の縁を捕捉してそこにロックするように構成されたマスターDLLMDLL32と、メモリ相互接続部33により使用するために第2の基準クロック例えば、Mem_Clkの1つ以上の遅延バージョンを与えるよう構成された1つ以上のスレーブDLLSDLL34とを含む。より詳細には、1つの実施形態において、MDLL32は、Mem_Clk_fにロックし、そしてMem_Clk_f信号を1つの全クロックサイクルだけ遅延させるためにMDLL32の遅延線が使用する遅延素子の数に対応する遅延値をコントロールユニット22に与えるように使用される。SDLLは、メモリ相互接続部33に対するクロック動作をコントロールするために使用される。特に、SDLL34は、メモリ相互接続部33のクロックウインドウの中心にデータストローブを配置するために使用される位相オフセットを有するクロック信号を与える。1つの具現化において、位相オフセットは、90°であるが、他の実施形態では、他の位相オフセットが使用されてもよい。SDLL34の各々は、各SDLL34の各遅延線に使用される遅延素子の数に対応する遅延値に基づいて特定の位相オフセットを与えるように構成される。1つの実施形態において、コントロールユニット22は、DLLユニット30の動作をコントロールするように構成される。1つの実施形態において、コントロールユニット22は、コントロールレジスタ及びルックアップテーブル両方とも図2に示すを使用して、MDLL32のトレーニング及び各SDLL34の位相遅延の構成のような動作を制御する。1つの実施形態において、コントロールユニット22は、特定の間隔でMDLL32にトレーニング信号を与える。更に、コントロールユニット22は、正しい位相オフセットを伴うクロックを発生するためにSDLL34に遅延値を与える。更に、以下に述べるように、電力マネージャー15は、システム要求に応答して1つ以上のシステムクロックの周波数を変化させる。電力マネージャー15は、例えば、プロセッサ12からの要求に応答して、テーブル16からメモリコントローラ18へ周波数変化指示及び周波数情報を与える。周波数変化指示がアサートされたのを検出するのに応答して、メモリコントローラ18は、新たな周波数への滑らかな移行を保証するために電力マネージャー15とのハンドシェークを開始する。アサートされた信号とは、アクティブな状態へ移行する信号を指す。より詳細には、信号がアクティブロー信号である場合には、信号レベルが論理的ローレベルであるときにアサートされたとみなす。逆に、信号がアクティブハイ信号である場合には、信号が論理的ハイレベルであるときにアサートされたとみなす。システムソフトウェア又はOSにより周波数変化が要求された場合には、メモリコントローラ18は、周波数変化の実行を許す前にメモリ相互接続部33を不作動化することが要求される。より詳細には、システムソフトウェア又はOSは、電力マネージャー15に通知し、次いで、電力マネージャーは、メモリコントローラ18への周波数変化要求指示をアサートする。ハンドシェークの一部分として、その要求に応答して、メモリコントローラ18は、全ての進行中メモリトランザクションが完了するまで待機し、例えば、バンクのプリチャージング及びリフレッシュのドレイニングによりメモリユニットを準備する。メモリコントローラ18は、要求を確認した後にメモリユニット35への新たなメモリトランザクションをスタートしない。電力マネージャー15は、周波数を変化させ、そして新たな周波数に対応する周波数選択情報をメモリコントローラ18に与えることにより、周波数変化を開始する。周波数変化が行われると、電力マネージャー15は、要求をデアサートし、そしてメモリコントローラ18は、そのデアサーションを確認する。メモリ相互接続部33は、周波数変化が完了するまでアイドル状態のままであるから、MDLL32及びSDLL34が周波数変化中に安定なクロックを与えられるのが迅速であるほど、メモリ相互接続部33が再び使用できるようになるのも迅速である。従って、図2及び図3を参照して以下に詳細に述べるように、メモリ相互接続部33のクロック周波数を変化させるのに要する時間を短縮する努力において、1つの実施形態では、電力マネージャー15は、変化しない固定周波数のトレーニングクロック信号としてMem_Clk_f信号を与え、それにより、周波数変化に応答してMDLL32を再トレーニングする必要性を除去する。1つの具現化において、Mem_Clk_f信号の周波数は、最も高いメモリクロック周波数にセットされる。更に、コントロールユニット22は、電力マネージャー15によりメモリコントローラ18を通して与えられる周波数選択情報を使用して、ルックアップテーブル図2に示すにアクセスし、そしてその中の値を使用して、SDLL34を保持する必要なく、新たな周波数に対してSDLL34の遅延値を更新することができる。1つの実施形態では、Mem_Clk_f信号が固定であるが、他の実施形態では、Mem_Clk_f信号が固定周波数のクロック信号ではなく、周波数変化中に変化されることが意図されることに注意されたい。図2は、図1に示すメモリPHYインターフェイス20の実施形態の詳細な観点を示すブロック図である。図1に示すコンポーネントに対応するコンポーネントは、明瞭化及び簡単化のために同じ番号が付されている。メモリPHYインターフェイス20は、コントロールユニット22を備え、これは、次いで、ルックアップテーブル222及びコントロールレジスタ223を備えている。又、メモリPHYインターフェイス20は、PHY29も備え、これは、DLLユニット30を備えている。図示されたように、DLLユニット30は、MDLL32及び1つ以上のSDLL34を含む。PHY29は、メモリ相互接続部33へシグナリングする物理的レイヤを与える。図示されたように、SDLL34は、データストローブ例えば、DQSを与えるためにPHY29内のロジックにより使用される位相オフセットを有する1つ以上のクロックを発生する。上述したように、コントロールユニット22は、メモリコントローラ18から周波数選択信号を受け取り、そして1つの実施形態では、周波数要求指示を受け取る。周波数選択信号は、メモリコントローラ18が動作する周波数ドメインを指示する。1つの実施形態では、4つの周波数ドメインがある。4つのドメインは、メモリコントローラ18及びメモリユニット35の最大公称周波数に対応するドメイン0;最大周波数のほぼ半分に対応するドメイン1;ドメイン1の周波数のほぼ半分に対応するドメイン2;及びドメイン2の周波数のほぼ半分に対応するドメイン3を含む。1つの具現化において、ドメイン0の周波数は、400MHzである。他の実施形態では、他の数の周波数ドメイン及び異なる周波数が使用されてもよいことに注意されたい。図示したように、ルックアップテーブル222は、4つのエントリを含む。各エントリは、周波数ドメインに対応する。従って、ここに示す実施形態では、各エントリは、2つのフィールド、即ちドメインフィールドと、乗数又はスケーリング値フィールドとを含む。1つの実施形態において、コントロールユニット22内のロジックは、周波数選択信号を使用してルックアップテーブル222をインデックスする。各エントリの乗数フィールドは、SDLL34の遅延値を発生するようにコントロールユニット22により使用される。例えば、メモリコントローラ18がドメイン0、ひいては、400MHzで動作する場合には、乗数は、1×乗数である。コントロールユニット22は、MDLL32によって返送されるMDLLロック値を使用して、正しい位相オフセットを与えそしてストローブ例えば、delay_sをセンタリングするためにSDLL34が使用すべき遅延素子の数を計算する。より詳細には、MDLLロック又は基準値を特定の数値で除算して、MDLLの基本周波数における基本遅延又は基本位相オフセット値を得ることができる。次いで、その基準遅延は、システムが動作する周波数ドメインに対してスケーリングされる。例えば、ドメイン0において90°オフセットを得るため、コントロールユニット22は、MDLLロック値を4で除算し、次いで、テーブルの乗数を適用する。1×乗数は、コントロールユニット22が、計算された基本遅延値をそのまま使用するようさせる。しかしながら、メモリコントローラ18がドメイン1で動作する場合には、周波数が最大値の半分であり、従って、同じ位相オフセットを維持するためには、遅延素子の数を2倍にする必要がある。従って、ドメイン1フィールドにおける乗数は、2×乗数となる。残りのドメインについても同様である。ルックアップテーブル222は、システムソフトウェアによりプログラムされる。1つの実施形態において、ルックアップテーブル222がプログラムされると、電力マネージャー16内のテーブル16も、同じドメイン値でプログラムされ、2つのユニットが互いに同期するようにされる。種々の実施形態において、ルックアップテーブル222は、必要に応じて、RAM、又はレジスタ、又は任意の形式の記憶装置のようなメモリを使用して具現化されることに注意されたい。1つの実施形態において、コントロールユニット22は、コントロールレジスタ223内の特定のレジスタに書き込みすることによりPHY29の変化に作用を及ぼす。同様に、MDLL32がトレーニング中にMem_Clk_f信号にロックしそしてロック値を発生すると、コントロールユニット22は、その値をサンプルして、1つのコントロールレジスタ223内に記憶する。図3は、図1及び図2に示すメモリインターフェイスの動作の観点を示すフローチャートである。図1ないし図3を総体的に参照し、図3のブロック301で始めると、システム初期化の際に、1つの実施形態ではOSであるシステムソフトウェアは、周波数ルックアップテーブル222及びテーブル16を周波数ドメイン値及びそれに対応する乗数値で初期化する。更に、MDLL32は、Mem_Clk_f信号を捕捉しそれにロックし、そしてSDLL34は、Mem_Clk信号を受信して遅延させるブロック303。より詳細には、MDLL32がロックすると、MDLL32は、例えば、コントロールレジスタ223を通してコントロールユニット22へ遅延ロック値を返送する。コントロールユニット22は、そのロック値をルックアップテーブル222の乗数値と組み合わせて使用して、SDLL34が使用する遅延素子の数を決定する。コントロールユニット22は、コントロールレジスタ223を経てSDLL34に遅延値を送信し、そしてSDLL34は、新たな遅延値を適用して、Mem_Clk信号を遅延させ、適当な位相オフセットを与える。1つの実施形態において、メモリユニット35は、全速度未満で動作する。従って、初期化中に、メモリコントローラ18及び電力マネージャー15は、初期化ハンドシェークプロトコルに参加して、メモリコアクロックに対するブート周波数を確立する。初期化シーケンスが完了すると、メモリコントローラ18は、通常の動作周波数を使用できることを電力マネージャー15に通知する。通常の動作中に、メモリシステムは、確立されたメモリコアクロック周波数で動作するブロック305。従って、コントロールユニット22は、コントロールユニット22により決定される通常のトレーニングインターバルでMDLLにトレーニング信号を送信するように構成される。しかしながら、上述したように、システム利用度、性能要件、バッテリ電圧、等の種々のパラメータに基づいて、OSは、メモリコアクロック例えば、Mem_Clkの周波数の変化を要求するブロック307。OSが周波数変化を要求した場合には、電力マネージャー15は、周波数変化ハンドシェークを開始するために周波数変化指示をアサートする。ハンドシェーク中に、メモリコントローラ18は、上述したように、メモリ相互接続部33を不作動化するブロック309。電力マネージャー15は、Mem_Clk信号の周波数を変化させ、そして周波数情報をメモリコントローラ18に与えるブロック311。メモリコントローラ18は、メモリPHYインターフェイス20に周波数変化を通知し、そして周波数選択情報をコントロールユニット22に与えるブロック313。より詳細には、1つの実施形態において、メモリコントローラ18は、周波数変化要求信号及び周波数ドメインをアサートし、及び/又はアサートされた周波数変化要求信号及び周波数ドメインをメモリPHYインターフェイス20のコントロールユニット22に与えることにより、メモリPHYインターフェイス20とのハンドシェークを開始する。1つの実施形態において、周波数ドメイン情報の受信に応答して、コントロールユニット22は、SDLL34が使用する遅延素子の数を計算し決定するように構成されるブロック315。上述したように、コントロールユニット22は、MDLL32によって与えられるロック値を使用して、基本遅延値即ち、ドメイン0に使用される遅延値を計算する。コントロールユニット22は、次いで、周波数ドメイン情報を使用してルックアップテーブル222にアクセスする。コントロールユニット22は、ルックアップテーブルのエントリに乗数値を適用して、SDLL34に対する新たな遅延値を計算する。コントロールユニット22は、新たな遅延値をSDLL34に与える。1つの実施形態では、コントロールユニット22は、新たな遅延値をコントロールレジスタ223に書き込むブロック317。コントロールユニット22は、メモリコントローラ18へ確認を返送する。それに応答して、メモリコントローラ18は、電力マネージャー15に通知する。動作は、ブロック305について述べたように進行する。図4は、集積回路10を備えたシステムの一実施形態のブロック図である。システム400は、1つ以上の周辺装置407及びシステムメモリ405に結合された図1の集積回路10の少なくとも1つのインスタンスを備えている。又、システム400は、1つ以上の供給電圧を集積回路10に与えると共に1つ以上の供給電圧をメモリ405及び/又は周辺装置407に与える電源401も備えている。ある実施形態では、集積回路10の2つ以上のインスタンスが含まれてもよい。周辺装置407は、システムの形式に基づいて望ましい回路を含んでもよい。例えば、1つの実施形態において、システム400は、移動装置例えば、パーソナルデジタルアシスタントPDA、スマートホン、等に含まれ、又、周辺装置407は、WiFi、Bluetooth、セルラー、グローバルポジショニングシステム、等の種々の形式のワイヤレス通信のための装置を含む。又、周辺装置407は、RAM記憶装置、ソリッドステート記憶装置、又はディスク記憶装置も含めて、付加的な記憶装置を含む。周辺装置407は、タッチディスプレイスクリーン又はマルチタッチディスプレイスクリーンを含むディスプレイスクリーン、キーボード又は他の入力装置、マイクロホン、スピーカ、等のユーザインターフェイス装置を含む。他の実施形態では、システム400は、任意の形式のコンピューティングシステム例えば、デスクトップパーソナルコンピュータ、ラップトップ、ワークステーション、ネットトップ、等に含まれる。システムメモリ405は、任意の形式のメモリを含む。例えば、図1を参照して上述したように、システムメモリ405は、同期DRAMSDRAM、倍データレートDDR、DDR2、DDR3、等、又はその低電力バージョンのようなDRAMファミリーである。しかしながら、システムメモリ405は、SDRAM、スタティックRAMSRAM、又は他の形式のRAM、等で具現化されてもよい。以上、幾つかの実施形態を詳細に説明したが、当業者であれば、前記開示が完全に理解されれば、多数の変更や修正が明らかとなろう。そのような変更や修正は、全て、特許請求の範囲に包含されるものとする。