負荷へ供給される電力をスイッチング制御により調整するためのスイッチング素子と、前記スイッチング素子に流れるスイッチ電流を検出する電流検出器と、前記電流検出器で検出されたスイッチ電流に基づいて前記スイッチング素子をスイッチング制御する制御器とを備え、前記制御器は、前記スイッチング素子がオンした場合に、前記スイッチ電流が所定の閾値を超えている過電流状態であるか否かを判定する判定部と、前記判定部の判定結果に応じてカウンタ出力が増減するオフ期間設定カウンタ部と、前記スイッチング素子をオンするタイミング間隔が前記オフ期間設定カウンタ部のカウンタ出力に応じた長さとなるように、前記スイッチング素子の駆動信号を生成する駆動信号生成部とを含む、過電流保護回路。前記判定部は、前記スイッチング素子がオンしてから所定の第1期間経過時における前記スイッチ電流を用いて判定する、請求項1に記載の過電流保護回路。前記オフ期間設定カウンタ部は、前記判定部が過電流状態であると判定した場合に前記カウンタ出力をカウントアップし、前記判定部が過電流状態でないと判定した場合に前記カウンタ出力をカウントダウンするよう構成されている、請求項1に記載の過電流保護回路。前記駆動信号生成部は、前記カウンタ出力の値が多くなるほど前記スイッチング素子をオンするタイミング間隔を長くし、前記カウンタ出力の値が小さくなるほど前記スイッチング素子をオンするタイミング間隔を短くするように構成されている、請求項3に記載の過電流保護回路。前記駆動信号生成部は、前記出力電圧に基づいてパルス幅変調信号を生成し、前記スイッチング素子をオンするタイミング間隔が前記オフ期間設定カウンタ部のカウンタ出力の値に応じた数の前記パルス幅変調信号の周期の長さとなるように、前記駆動信号を生成する、請求項1に記載の過電流保護回路。前記駆動信号生成部は、前記スイッチング素子がオンしてから所定の第2期間が経過する間において前記判定部の判定結果によらず前記スイッチング素子をオフしないように、前記駆動信号を生成し、前記第1期間は、前記第2期間に基づいて設定される、請求項1に記載の過電流保護回路。前記駆動信号生成部は、前記スイッチング素子をオンするタイミング間隔が前記オフ期間設定カウンタ部のカウンタ出力の値の増減幅に対して加速度的に変化する、請求項1に記載の過電流保護回路。前記判定部は、時間経過に応じて前記閾値を変化させる、請求項1に記載の過電流保護回路。電力を負荷へ供給するスイッチング制御装置に適用される過電流保護方法であって、負荷へ供給される電力をスイッチング制御により調整するためのスイッチング素子がオンした場合に、前記スイッチング素子に流れる電流が所定の閾値を超えている過電流状態であるか否かを判定するステップと、前記判定するステップの判定結果に応じてカウンタ出力を増減させるステップと、前記カウンタ出力の増減に応じて、前記スイッチング素子をオフする期間を決定するステップとを含む、過電流保護方法。前記判定するステップは、前記スイッチング素子がオンしてから所定の第1期間経過時における前記スイッチ電流を用いて判定する、請求項9に記載の過電流保護方法。前記オフする期間を決定するステップは、過電流状態であると判定した回数が増加するほど前記スイッチング素子をオンするタイミング間隔を長くするような前記スイッチング素子の駆動信号を生成するステップを含む、請求項9に記載の過電流保護方法。前記駆動信号を生成するステップは、過電流状態であると判定した回数の増加に応じて前記タイミング間隔を加速度的に変化させる、請求項11に記載の過電流保護方法。しかしながら、上記従来のスイッチング電源装置における過電流保護には、以下の問題点があった。すなわち、特許文献1に示すような従来のスイッチング電源装置における過電流保護には、多様な、または変動する負荷状態に対して、システム順応性が極めて狭いという問題がある。例えば、最小オン期間中に増加するスイッチ電流の時定数に対して所定の遅延期間TDD1が短すぎると、過電流の抑制効果が小さくなり、過電流保護機能が正常に働かなくなるため、スイッチング素子の破壊や劣化を招いてしまう。反対に、最小オン期間中に増加するスイッチング電流の時定数に対して所定の遅延期間TDD1が長すぎると、起動時などにおいて所定時間内に出力電圧VOUT1を所定の目標値まで上昇させるのに必要な電力を十分に得られなくなるため、起動速度の低下や起動不良を招いてしまう。このように、従来のスイッチング電源装置においては、電源の諸条件に応じて遅延時間TDD1を適時調整する必要が生じる。また、特許文献2に示すようなスイッチング電流が電流閾値を超える回数に応じてスイッチング素子のオンするタイミングをスキップさせる構成においては、スイッチング素子のオンするタイミングをスキップさせてスイッチング電流を電流閾値以下にできても、スイッチング電流が電流閾値以下になることによりスイッチング電源装置が通常動作に復帰するスイッチング素子のオンするタイミングが通常の周期となるため、すぐに再びスイッチング電流が電流閾値を超えてしまい、システムが安定しない。そこで、本発明は上記の課題を解決するためになされたものであり、スイッチング素子に流れる過電流を広い負荷電流範囲にわたって確実かつ容易に抑制することができる過電流保護回路および過電流保護方法を提供することを目的とする。上記課題を解決するために、本発明に係る過電流保護回路は、負荷へ供給される電力をスイッチング制御により調整するためのスイッチング素子と、前記スイッチング素子に流れるスイッチ電流を検出する電流検出器と、前記電流検出器で検出されたスイッチ電流に基づいて前記スイッチング素子をスイッチング制御する制御器とを備え、前記制御器は、前記スイッチング素子がオンした場合に、前記スイッチ電流が所定の閾値を超えている過電流状態であるか否かを判定する判定部と、前記判定部の判定結果に応じてカウンタ出力が増減するオフ期間設定カウンタ部と、前記スイッチング素子をオンするタイミング間隔が前記オフ期間設定カウンタ部のカウンタ出力に応じた長さとなるように、前記スイッチング素子の駆動信号を生成する駆動信号生成部とを含んでいる。上記構成によれば、オフ期間設定カウンタ部において過電流検出の履歴が蓄積され、この履歴に応じてスイッチング素子をオンするタイミング遅延時間が動的に制御されるため、広範囲な負荷条件に対して、最適なオンタイミングでスイッチングを行うことを可能にし、確実かつ容易に過電流を抑制することができる。さらに、スイッチング時に発生する容量成分や充電電流によるスパイクノイズに起因した誤動作を防止するためのブランキング期間を長く確保しても確実に過電流を抑制することができるので、システムの安定化を容易に実現することが可能である。前記判定部は、前記スイッチング素子がオンしてから所定の第1期間経過時における前記スイッチ電流を用いて判定してもよい。これにより、スイッチング時に発生するスパイクノイズに起因した誤動作を有効に防止することができる。前記オフ期間設定カウンタ部は、前記判定部が過電流状態であると判定した場合に前記カウンタ出力をカウントアップし、前記判定部が過電流状態でないと判定した場合に前記カウンタ出力をカウントダウンするよう構成されていてもよい。さらに、前記駆動信号生成部は、前記カウンタ出力の値が多くなるほど前記スイッチング素子をオンするタイミング間隔を長くし、前記カウンタ出力の値が小さくなるほど前記スイッチング素子をオンするタイミング間隔を短くするように構成されてもよい。これにより、過電流検出の履歴に応じてスイッチング素子をオンするタイミング間隔が忠実に変化するため、スイッチング素子をオンするタイミングを高精度に制御することができる。前記駆動信号生成部は、前記出力電圧に基づいてパルス幅変調信号を生成し、前記スイッチング素子をオンするタイミング間隔が前記オフ期間設定カウンタ部のカウンタ出力の値に応じた数の前記パルス幅変調信号の周期の長さとなるように、前記駆動信号を生成するよう構成されてもよい。スイッチング素子をオンするタイミング間隔をパルス幅変調信号の周期に合わせ、カウンタ出力の値に応じた数の周期分だけスイッチング素子をオンしない期間を設けるスイッチング素子のオン動作を当該周期分スキップすることにより、スイッチング素子をオンするタイミングを確実かつ容易に制御することができる。前記駆動信号生成部は、前記スイッチング素子がオンしてから所定の第2期間が経過する間において前記判定部の判定結果によらず前記スイッチング素子をオフしないように、前記駆動信号を生成し、前記第1期間は、前記第2期間に基づいて設定されるよう構成されてもよい。これにより、スイッチング時に発生する容量成分や充電電流によるスパイクノイズに起因した誤動作を防止するためのブランキング期間を確保しつつ過電流を抑制することができる。前記駆動信号生成部は、前記スイッチング素子をオンするタイミング間隔が前記オフ期間設定カウンタ部のカウンタ出力の値の増減幅に対して加速度的に変化するよう構成されてもよい。これにより、スイッチング素子のタイミング間隔の最適化を迅速に実現することができる。前記判定部は、時間経過に応じて前記閾値を変化させるよう構成されてもよい。これにより、例えば、起動時において、閾値を小さな所定の初期値から徐々に増加させていくことにより、コイルに流れる電流を当該閾値の変化に追従させ、徐々に増加させることが可能となるため、コイルやスイッチング素子の破壊を防ぐソフトスタート機能として利用することができる。また、本発明に係る過電流保護方法は、電力を負荷へ供給するスイッチング制御装置に適用される過電流保護方法であって、負荷へ供給される電力をスイッチング制御により調整するためのスイッチング素子がオンした場合に、前記スイッチング素子に流れる電流が所定の閾値を超えている過電流状態であるか否かを判定するステップと、前記判定するステップの判定結果に応じてカウンタ出力を増減させるステップと、前記カウンタ出力の増減に応じて、前記スイッチング素子をオフする期間を決定するステップとを含んでいる。上記方法によれば、過電流状態であると判定した回数に応じてスイッチング素子をオンするタイミング遅延時間が動的に制御されるため、広範囲な負荷条件に対して、最適なオンタイミングでスイッチングを行うことを可能にし、確実かつ容易に過電流を抑制することができる。さらに、スイッチング時に発生する容量成分や充電電流によるスパイクノイズに起因した誤動作を防止するためのブランキング期間を長く確保しても確実に過電流を抑制することができるので、システムの安定化を容易に実現することが可能である。前記判定するステップは、前記スイッチング素子がオンしてから所定の第1期間経過時における前記スイッチ電流を用いて判定することとしてもよい。これにより、スイッチング時に発生するスパイクノイズに起因した誤動作を有効に防止することができる。前記オフする期間を決定するステップは、過電流状態であると判定した回数が増加するほど前記スイッチング素子をオンするタイミング間隔を長くするような前記スイッチング素子の駆動信号を生成するステップを含んでもよい。これにより、過電流検出の履歴に応じてスイッチング素子をオンするタイミング間隔が忠実に変化するため、スイッチング素子をオンするタイミングを高精度に制御することができる。前記駆動信号を生成するステップは、過電流状態であると判定した回数の増加に応じて前記タイミング間隔を加速度的に変化させてもよい。これにより、スイッチング素子のタイミング間隔の最適化を迅速に実現することができる。過電流検出の履歴に応じてスイッチングの遅延時間を動的に制御することによって、広範囲な負荷条件に対して、最適なオンタイミングでスイッチングを行うことを可能にし、確実かつ容易に過電流を抑制することができる。さらに、スイッチング時に発生する容量成分や充電電流によるスパイクノイズに起因した誤動作を防止するためのブランキング期間を長く確保しても確実に過電流を抑制することができるので、システムの安定化を容易に実現することが可能である。以下に、本発明に係る過電流保護回路が適用されたスイッチング電源装置の実施の形態について、図面を参照しながら説明する。なお、以下では全ての図を通じて同一又は相当する要素には同一の参照符号を付して、その重複する説明を省略する。本発明の一実施の形態における過電流保護回路が適用されたスイッチング電源装置について、図1~図4を用いて説明する。図1は、本発明の一実施の形態に係る過電流保護回路が適用されたスイッチング電源装置の全体構成例を示す概略回路図である。図1に示すように、このスイッチング電源装置は、電源電圧VINを発生する電源電圧源V1と、電源V1に接続され、電源電圧VINに基づく電力を蓄えるコイルL1と、コイルL1に接続されたダイオードD1と、ダイオードD1に接続され、ダイオードD1を通じて供給される電流に基づいて負荷110への出力電圧VOUTを生成するコンデンサC1と、出力電圧VOUTに基づく帰還信号を生成する帰還信号生成部120と、コイルL1に蓄えられた電力をダイオードD1へ供給するか否かを切り替えるスイッチング素子100と、スイッチング素子100に流れる電流を検出する電流検出器140と、帰還信号および電流検出器140で検出された電流に基づいてスイッチング素子100の制御を行うPWM制御器150とを備えており、出力電圧VOUTによって負荷110を駆動する昇圧型DC-DCコンバータを構成している。電源V1は、一端が接地され、他端がコイルL1の一端との間に接続されており、コイルL1に電力を供給する。コイルL1の他端には、スイッチング素子100を介して電流検出器140が接続されている。電流検出器140は、他端が接地されている。コイルL1とスイッチング素子100との接点には、ダイオードD1のアノード端子が接続されている。ダイオードD1のカソード端子は、コンデンサC1の一端が接続されており、コンデンサC1の他端は接地されている。ダイオードD1とコンデンサC1との接続点には、負荷110が接続される。スイッチング素子100は、後述するPWM制御器からの駆動信号GATEに応じてオンまたはオフするように構成される。具体的には、スイッチング素子100は電界効果型素子により構成され、2つの主端子の一方例えばドレイン端子がコイルL1に接続され、主端子の他方例えばソース端子が電流検出器140を介して接地されている。そして、制御端子であるゲート端子が制御器PWM制御器150と接続され、駆動信号GATEがゲート端子に入力される。駆動信号GATEの信号電圧レベルがLレベルより高いHレベルのとき、スイッチング素子100はオンし、駆動信号GATEの信号レベルがLレベルのとき、スイッチング素子100はオフする。スイッチング素子100がオンの状態のとき、コイルL1に電源電圧VINに基づく電力が蓄えられ、スイッチング素子100がオフの状態のときに、コイルL1に蓄えられた電力がダイオードD1を介してコンデンサC1へと供給される。すなわち、図1のスイッチング電源装置は、スイッチング素子100のオン期間とオフ期間の割合デューティ比によって負荷110の駆動に必要な出力電圧VOUTを制御する、いわゆるパルス幅変調PulseWidthModulation、以下、PWMという制御を行うように構成されている。帰還信号生成部120は、出力電圧VOUTに基づいて帰還信号VFBを生成し、PWM制御器150へ入力する。また、電流検出器140はスイッチング素子100を流れる電流スイッチ電流ISWを検出し、電流検出信号IDETをPWM制御器150へ入力する。PWM制御器150は、帰還信号VFBと電流検出信号IDETとに基づいて、スイッチング素子100を駆動するための駆動信号GATEを生成し、当該駆動信号GATEをスイッチング素子100へ送ることにより、スイッチング素子100のオンオフ制御を行い、出力電圧VOUTを適正な値に制御する。このように、スイッチング素子100、電流検出器140およびPWM制御器150は、出力電圧VOUTに基づいて供給される電力を調整するフィードバック制御部130を構成している。なお、本実施の形態においては帰還信号VFBとして負荷110に印加される出力電圧VOUTをフィードバックする構成としているが、帰還信号が負荷110への電力供給状況を直接または間接的に検出できる信号である限り、これに限られず、例えば負荷に流れる電流をフィードバックしてもよいし、負荷に接続された所定の位置における電圧または電流をフィードバックしてもよい。図2は、図1に示されるスイッチング電源装置のフィードバック制御部の具体的な構成例を示す概略回路図である。図2に示されるように、電流検出器140は、一端がスイッチング素子100のソース端子に接続され、他端が接地される抵抗141を有しており、スイッチング素子100を流れる電流値を抵抗141の一端における電圧値に変換した検出電流信号IDETを生成して、比較部160へ入力するよう構成されている。また、PWM制御器150は、検出電流信号IDETの値特にスイッチング素子100がオンしてから所定の第1期間経過時における検出電流信号IDETの値を所定の閾値電流制限閾値VTHと比較する比較部160と、駆動信号GATEの立ち上がりから所定の第2期間ブランキング期間において比較部160の出力を無効化するブランキングパルス信号LEBを生成するブランキングパルス生成部170と、ブランキングパルス信号LEBのパルスの立ち上がりエッジを検出することにより動作を開始するオフ期間設定カウンタ部180と、比較部160が過電流状態であると判定した際に、所定期間、PWM信号VPWMを無効化し、スイッチング素子100をオフ状態にするためのマスク信号を生成するマスク信号生成部190と、スイッチング素子100をオンするタイミング間隔Tgがオフ期間設定カウンタ部180のカウンタ出力に応じた長さとなるように、スイッチング素子100の駆動信号GATEを生成する駆動信号生成部200と、を備える。比較部160は、比較器162を備え、電流検出信号IDETと電流制限閾値VTHとを比較し、電流検出信号IDETが電流制限閾値VTHを超えたときに信号レベルがLレベルより高いHレベルとなるような比較信号COMPOを出力する。従って、本実施の形態における比較部160は、スイッチング素子100を流れるスイッチ電流が所定の閾値を超えている過電流状態であるか否かを判定する判定部として機能する。ブランキングパルス生成部170は、駆動信号GATEを遅延回路171によりブランキング期間Tbkだけ遅延させ、駆動信号GATEの立ち上がり信号レベルがLレベルからHレベルに遷移するタイミングからブランキング期間Tbkだけ出力される信号レベルをLレベルに保持するブランキングパルス信号LEBを生成し、出力する。具体的には、駆動信号GATEが入力されるとともに遅延回路171で遅延し、インバータ172で反転した駆動信号GATEが入力されるNANDゲート173の出力がブランキングパルス信号LEBとなる。ブランキング期間Tbkは、スイッチング時に発生するスパイクノイズ等の影響を除去するために、比較信号COMPOを無効化するための期間である。オフ期間設定カウンタ180は、ブランキングパルス信号LEBのパルスの立ち上がりエッジを検出することにより動作を開始するアップダウンカウンタである。本実施形態におけるオフ期間設定カウンタ部180は、3ビットのアップダウンカウンタにより構成されている。具体的には、オフ期間設定カウンタ部180は、判定部である比較部160の判定結果に応じてカウンタ出力が変化するよう構成されている。具体的には、オフ期間設定カウンタ部180は、ビット数に応じた3つのラッチ回路181~183を有し、各クロック入力にブランキングパルス生成部170から出力されるブランキングパルス信号LEBが入力される。1段目のラッチ回路181のデータ入力には比較部160から出力された比較信号COMPOと2段目のラッチ回路182の出力S1とのOR出力がORゲート184を介して入力される。2段目のラッチ回路182のデータ入力には比較信号COMPOおよび1段目のラッチ回路181の出力S0のAND出力と3段目のラッチ回路183の出力S2とのOR出力がANDゲート185およびORゲート186を介して入力される。3段目のラッチ回路183のデータ入力には比較信号COMPOと2段目のラッチ回路182の出力S1とのAND出力がANDゲート187を介して入力される。これにより、ブランキングパルス信号LEBのパルスの立ち上がりエッジのタイミング信号レベルのLレベルからHレベルへの遷移時において比較信号COMPOの信号レベルがHレベルであれば、カウンタ出力S[2:0]S0~S2をカウントアップし、ブランキングパルス信号LEBのパルスの立ち上がりエッジのタイミングにおいて比較信号COMPOの信号レベルがLレベルであれば、カウンタ出力S[2:0]をカウントダウンする。すなわち、オフ期間設定カウンタ部180は、ブランキング期間第1期間=第2期間終了時においてスイッチング素子100を流れる電流が電流制限閾値を超えている場合には、カウントアップし、ブランキング期間終了時においてスイッチング素子100を流れる電流が電流制限閾値を超えていない場合にはカウントダウンするように構成されている。要するに、オフ期間設定カウンタ部180は、判定部として機能する比較部160が過電流状態であると判定した場合にカウントアップし、前記判定部が過電流状態でないと判定した場合にカウントダウンするよう構成されている。このカウンタ出力S[2:0]は、マスク信号生成部190へと入力される。本実施の形態におけるオフ期間設定カウンタ部180は、カウンタ出力S2:0が不等間隔で増減するように構成されている。具体的には、カウントアップ時は、0→1→3→7000→001→011→111と不等間隔で加速度的に値が増加し、カウントダウン時は、7→3→1→0111→011→001→000と不等間隔で値が減少する。なお、オフ期間設定カウンタ部180は、等間隔で増減する構成としても良いし、増加時と減少時とで値の変化量が異なっても良い。電流検出結果の履歴に応じて値が増減する構成であれば、上述した構成に限定されない。マスク信号生成部190は、駆動信号生成部200で生成されるPWM信号VPWMの立ち上がりエッジで動作を開始するアップカウンタを備えている。マスク信号生成部190も、オフ期間設定カウンタ部180に対応して3ビットのアップカウンタを有しており、それぞれカウンタ出力C[2:0]を出力する。具体的には、マスク信号生成部190は、ビット数に応じた3つのリセット端子付きラッチ回路191~193を有し、各データ入力に自身の反転出力が入力される。また、1段目のラッチ回路191のクロック入力には、PWM信号VPWMが入力され、2段目のラッチ回路192のクロック入力には、1段目のラッチ回路191の反転出力が入力され、3段目のラッチ回路193のクロック入力には、2段目のラッチ回路192の反転出力が入力される。さらに、マスク信号生成部190は、1段目のラッチ回路191のカウンタ出力C0とオフ期間設定カウンタ部180における1段目のカウンタ出力S0とが入力されるXNORゲート194と、2段目のラッチ回路192のカウンタ出力C1とオフ期間設定カウンタ部180における2段目のカウンタ出力S1とが入力されるXNORゲート195と、3段目のラッチ回路193のカウンタ出力C2とオフ期間設定カウンタ部180における3段目のカウンタ出力S2とが入力されるXNORゲート196と、XNORゲート194~196のXNOR出力が入力されるNANDゲート197と、NANDゲート197のNAND出力後述する一致信号EQLがデータ入力に入力され、PWM信号VPWMの反転信号がインバータ199を介してクロック入力に入力されるラッチ回路198とをさらに備えている。これにより、マスク信号生成部190は、オフ期間設定カウンタ部180のカウンタ出力S[20]の信号レベルとマスク信号生成部190のカウンタ出力C[2:0]の信号レベルとが一致した場合、一致信号EQLの信号レベルがLレベルとなり、オフ期間設定カウンタ部180のカウンタ出力S[20]の信号レベルとマスク信号生成部190のカウンタ出力C[2:0]の信号レベルとが一致しない場合、一致信号EQLの信号レベルがLレベルより高いHレベルとなるような、一致信号EQLを生成する。さらに、ラッチ回路198のデータ入力に一致信号EQLが入力され、クロック入力にPWM信号VPWMの反転信号が入力されることにより、出力Qからマスク信号MASKが出力される。つまり、マスク信号生成部190は、PWM信号VPWMとオフ期間設定カウンタ190のカウンタ出力S[2:0]に基づいて、マスク信号MASKを生成する。このマスク信号MASKは、後述するように駆動信号生成部200に入力され、スイッチング素子100を流れる電流が過電流状態であることを検出した際に、所定期間、PWM信号VPWMを無効化し、スイッチング素子100をオフ状態にするために用いられる。駆動信号生成部200は、比較部160が過電流状態であると判定した場合にスイッチング素子100をオフするとともに、オフ期間設定カウンタ部180のカウンタ出力の値が多くなるほどスイッチング素子100をオンするタイミング間隔Tgを長くし、オフ期間設定カウンタ部180のカウンタ出力の値が少なくなるほどスイッチング素子100をオンするタイミング間隔Tgを短くするような駆動信号GATEを生成するように構成される。具体的には、駆動信号生成部200は、発振部201と、帰還信号VFBの電圧と基準電圧VREFとの差分を増幅する誤差増幅器202と、発振部210からの出力信号Vtriと誤差増幅器202で増幅されたエラー信号Verrとを比較してPWM信号VPWMを出力する比較器203と、PWM信号VPWMに基づいて電源電圧VDDを出力するラッチ回路204と、マスク信号生成部190で生成されたマスク信号MASKを反転するインバータ205と、PWM信号VPWMとマスク信号MASKの反転信号とラッチ回路204の出力信号PBPとが入力されるANDゲート206と、比較部160から出力される比較信号COMPOとブランキングパルス生成部170から出力されるブランキングパルス信号LEBとのNAND出力をラッチ回路204のリセット入力に出力するNANDゲート207とを備えている。発振部201は、所定の周波数の鋸波状の出力信号Vtriを生成し、比較器203の反転入力端子へ出力する。誤差増幅器202は、基準電圧VREFから帰還信号VFBの電圧を差し引いた差分電圧を増幅することにより、エラー信号Verrを生成し、比較器203の非反転入力端子へ出力する。比較器203は、エラー信号Verrと発振部201の出力信号Vtriとの比較を行うことによって、スイッチング素子100を制御するための制御信号であるPWM信号VPWMを生成し、ANDゲート205を介してスイッチング素子100のゲート端子に駆動信号GATEを出力する。PWM信号VPWMの出力端子とスイッチング素子100ゲート端子との間にANDゲート206が設けられ、当該ANDゲート206にマスク信号MASKの反転信号が入力されることにより、スイッチング素子100をオンするタイミング間隔Tgがオフ期間設定カウンタ部180のカウンタ出力S[2:0]の値に応じた数のPWM信号VPWMの周期の長さとなるように、駆動信号GATEが生成される。比較信号COMPOとブランキングパルス信号LEBとがそれぞれ入力されるNANDゲート207では、それらの2入力に基づくNAND出力をラッチ回路204のリセット信号として出力する。すなわち、駆動信号生成部200は、スイッチング素子100がオンされてからブランキング期間Tbkが経過する間において判定部である比較部160の判定結果によらずスイッチング素子100をオフしないような、駆動信号GATEを生成するように構成される。また、ラッチ回路204は、クロック入力に入力されるPWM信号VPWMに基づいてデータ入力に入力される電源電圧VDDを出力信号PBPとして出力する。ANDゲート206は、PWM信号VPWMと、ラッチ回路204の出力信号PBPと、マスク信号MASKの反転信号とがすべてHレベルとなったときにHレベルとなる駆動信号GATEを生成し、スイッチング素子100のゲート端子へ出力する。ここで、スイッチング素子100に所定の閾値以上の過電流が流れた場合の電流制限動作について説明する。まず、ブランキングパルス信号LEBの信号レベルがHレベルとなっているの期間比較信号COMPOの無効化期間経過後に、スイッチング素子100を流れる電流が増加し、電流検出信号IDETの信号レベル電圧値が電流制限閾値VTH以上になると、比較信号COMPOの信号レベルがHレベルとなるため、ラッチ回路204はリセットされ、ラッチ回路204の出力信号PBPの信号レベルはLレベルとなる。その結果、ANDゲート206の出力である駆動信号GATEの信号レベルが強制的にLレベルとなり、スイッチング素子100をオフさせる。そして、次のPWM信号VPWMの立ち上がりエッジまで、スイッチング素子100のオフ状態は継続される。次のPWM信号VPWMの立ち上がりエッジがラッチ回路204に入力されると、ラッチ回路204の出力信号PBPの信号レベルはHレベルに戻り、スイッチング素子100はオン状態となる。このように、スイッチング素子100に対して、いわゆる、Pulse-by-Pulse方式の電流制限が働くこととなる。以下に、図3を用いて、図2に示したフィードバック制御部130の動作について詳しく説明する。図3は、図2に示されるフィードバック制御部の動作の一例を示すタイミングチャートである。図3において、PWM信号VPWMの周期Ttriは、発振部201の出力電圧Vtri図示しないの周期に等しい。時刻t0で、PWM信号VPWMの信号レベルがHレベルとなり、駆動信号GATEの信号レベルがHレベルとなることによりスイッチング素子100がオンすると、電流検出信号IDETとして接地電圧以上の電圧が検出される。電流検出信号IDETは、スイッチング素子100のオン動作によるスパイク状のスイッチングノイズが発生した後、コイルL1に依存する傾きを伴いながら増加する。このスイッチングノイズの影響によって、電流検出信号IDETの信号レベルが電流制限閾値VTHより大きくなるため、比較部160の比較信号COMPOの信号レベルが微小期間TspだけHレベルとなる。この際、PWM信号VPWMの立ち上がりからブランキング期間Tbkだけブランキングパルス信号LEBの信号レベルがLレベルとなるため、このブランキング期間Tbkの間、Pulse-by-Pulse電流制限動作において比較信号COMPOは無効化され、駆動信号GATEの信号レベルはHレベルを保持する。時刻t1で、電流検出信号IDETが電流制限閾値VTH以上となると、比較信号COMPOの信号レベルがHレベルとなり、ラッチ回路204がリセットされるため、駆動信号GATEの信号レベルはLレベルに遷移する。その結果、スイッチング素子100を流れるスイッチ電流ISWは所定の閾値で遮断される。時刻t2で、再びPWM信号VPWMの信号レベルがHレベルとなることにより、次のスイッチング周期に遷移し、スイッチング素子100はオンする。このとき、駆動信号GATEの第1回目の周期におけるスイッチング素子100をオンするタイミング間隔Tg0t2-t0は、PWM信号VPWMの1周期分の長さと同じ長さとなる。時刻t3において示すように、ブランキング期間が終了したとき、すでに電流検出信号IDETの信号レベルが電流制限閾値VTHを上回っている場合には、ラッチ回路204がリセットされ、スイッチング素子100はオフする。このとき、ブランキングパルス信号LEBの立ち上がりエッジにおいて、オフ期間設定カウンタ部180のカウンタ出力S[2:0]が0から1へカウントアップされる。このとき、オフ期間設定カウンタ部180のカウンタ出力S[2:0]は、マスク信号生成部190のカウンタ出力C[2:0]と一致しないため、一致信号EQLの信号レベルはHレベルとなる。その後、時刻t4で、PWM信号VPWMが立ち下がる信号レベルがHレベルからLレベルに遷移すると、一致信号EQLの信号レベルがHレベルとなっていることにより、マスク信号MASKの信号レベルがHレベルになる。マスク信号MASKの信号レベルがHレベルとなることにより、マスク信号生成部190のカウンタ出力C2:0はイネーブル状態となるとともに、駆動信号GATEは強制的にLとなるただし、時刻t4の時点ではすでにスイッチング素子100はオフされているので表面上は変化しない。その後、時刻t5で、次のPWM周期に遷移すると、本来であればPWM信号VPWMの信号レベルがHレベルとなることにより駆動信号GATEの信号レベルがHレベルとなるところだが、マスク信号MASKの信号レベルがHレベルとなっているため、駆動信号GATEの信号レベルはLレベルを保持する。すなわち、スイッチング素子100のPWM動作が1回1周期分スキップされたことになる。また、PWM信号VPWMの立ち上がりエッジでマスク信号生成部190のカウンタ出力C[2:0]がカウントアップし、オフ期間設定カウンタ部180のカウンタ出力S[2:0]と一致することになり、一致信号EQLの信号レベルはLレベルとなる。時刻t6で、PWM信号VPWMが立ち下がると、一致信号EQLの信号レベルがLレベルとなっていることにより、マスク信号MASKの信号レベルがLレベルとなる。これにより、マスク信号生成部190のカウンタ出力C[2:0]はリセットされ、オフ期間設定カウンタ部180のカウンタ出力S[2:0]と一致しなくなるため、一致信号EQLの信号レベルはHレベルとなる。時刻t7で、次のPWM周期に遷移すると、マスク信号MASKによる駆動信号GATEの強制的な制限は解除されているため、PWM信号VPWMの立ち上がりに応じて駆動信号GATEの信号レベルがHレベルとなり、スイッチング素子100が再びオンする。このとき、駆動信号GATEの第2回目の周期におけるスイッチング素子100をオンするタイミング間隔Tg1t7-t2は、PWM信号VPWMの2周期分の長さと同じ長さとなる。時刻t8に示されるように、この周期におけるブランキング期間終了時における比較信号COMPOの信号レベルが再びHレベルである場合、オフ期間設定カウンタ部180のカウンタ出力S[2:0]は1から3へカウントアップする。時刻t3から時刻t7までの間の動作と同様の動作によって、スイッチング素子100のPWM動作は3回3周期分スキップされる。つまり、オフ期間設定カウンタ部180のカウンタ出力の値n回分だけ、PWM動作はスキップされる。時刻t9で、新たなPWM周期に遷移すると、スイッチング素子100は再びオンする。このとき、駆動信号GATEの第3回目の周期におけるスイッチング素子100をオンするタイミング間隔Tg2t9-t7は、PWM信号VPWMの4周期分の長さと同じ長さとなる。その後、時刻t10に示されるように、ブランキング期間Tbkが終了した際、直前の3回のPWM動作のスキップによって、コイル電流が十分に減衰することにより、電流検出信号IDETの信号レベルが電流制限閾値VTHよりも小さい場合には、ブランキングパルス信号LEBの立ち上がりエッジにおいて、オフ期間設定カウンタ部180のカウンタ出力S[2:0]がカウントダウンされ、PWM信号VPWMが立ち下がると、マスク信号MASKの信号レベルがHレベルとなる。時刻t11で、次のPWM周期に遷移すると、マスク信号MASKの信号レベルがHレベルとなっており、オフ期間設定カウンタ部180のカウンタ出力S[2:0]の値が1となっているので、スイッチング素子100はオンされず、PWM動作が1回スキップされる。その後、時刻t12で、次のPWM周期に遷移すると、スイッチング素子100は再びオンする。このとき、駆動信号GATEの第4回目の周期におけるスイッチング素子100をオンするタイミング間隔Tg3t12-t9は、PWM信号VPWMの2周期分の長さと同じ長さとなる。以上の動作を要約すると、本実施の形態におけるスイッチング電源装置では、所定のPWM周期内のブランキング期間Tbkが終了した時点において、スイッチ電流ISWがすでに過電流状態であることを検出した際に、次回以降のPWM周期においてスイッチング動作をスキップさせる。しかも、スキップさせる回数は一定回数ではなく、オフ期間設定カウンタのカウンタ出力S[2:0]の値に依存する。すなわち、前回までのPWM周期における過電流制限動作の履歴動作回数に応じてスキップさせる回数が設定される。従って、過電流制限動作の履歴に応じて次回以降に負荷110へ印加されるパルス電圧のデューティ比が制御されることとなる。このように、スイッチング素子100をオンするタイミング間隔TgをPWM信号VPWMの周期に合わせ、オフ期間設定カウンタ部180のカウンタ出力S[2:0]の値に応じた数の周期分だけスイッチング素子100をオンしない期間を設けるスイッチング素子100のオン状態を当該周期分スキップすることにより、過電流検出の履歴に応じてスイッチング素子をオンするタイミング間隔が忠実に変化するため、スイッチング素子100をオンするタイミングを確実かつ容易に制御することができる。また、上記のように駆動信号生成部200は、スイッチング素子100をオンするタイミング間隔Tgがオフ期間設定カウンタ部180のカウンタ出力S2:0の値の増減幅に対して加速度的に変化するよう構成される。すなわち、カウンタ出力S[2:0]が1段階上がるまたは下がるとタイミング間隔TgがPWM信号VPWMのn周期分長いまたは短い長さになる。これにより、スイッチング素子100のタイミング間隔Tgの最適化を迅速に実現することができる。なお、本実施形態においては上述したようにカウンタ出力S[2:0]が1段階上がったまたは下がったときの値が加速度的に変化し、このカウンタ出力S[2:0]の値nに等しい周期分スキップさせることとしているが、例えば、カウンタ出力S[2:0]の値が過電流状態と判定されるごとに1つずつ増減し、スイッチング素子100をオンするタイミング間隔Tgがカウンタ出力S[2:0]の値の増減に対して加速度的に変化するようにしてもよい。なお、本実施の形態におけるスイッチング電源装置では、ブランキング期間Tbkが終了した時点におけるスイッチ電流ISWの大きさが所定閾値以上であるか否かを判定することによって、PWM駆動のスキップ回数を制御する例第1期間が第2期間と等しい例について説明したが、判定のタイミングはブランキング期間Tbk終了と全く等しい必要はなく、第2期間に基づいて第1期間が設定されてもよいし、まったく別に設定されても良い。例えば、スイッチングノイズの影響を無視できる範囲において第1期間は第2期間よりも短くても良い。次のPWM周期に遷移したときにすでにスイッチング素子100が過電流状態にあるか、もしくは、ほとんど過電流状態に近い状態であるかを判定できれば、判定のタイミングは上記の構成に限定されない。また、本実施の形態におけるスイッチング電源装置では、比較部160に含まれる電流制限閾値VTHの値を固定電圧としたが、可変電圧としても良い。すなわち、判定部として機能する比較部160は、時間経過に応じて電流制限閾値VTHを変化させるよう構成されても良い。例えば、起動時において、電流制限閾値VTHを小さな所定の初期値VTH0から徐々に増加させていくことにより、コイルL1に流れる電流を電流制限閾値VTHの変化に追従させ、徐々に増加させることが可能となるため、コイルL1やスイッチング素子100の破壊を防ぐソフトスタート機能として利用することもできる。また、本実施の形態におけるスイッチング電源装置では、入力電圧VINよりも大きな所定電圧を負荷110へ供給する昇圧型DC/DCコンバータの構成としたが、入力電圧VINよりも小さな所定電圧を負荷110へ供給する降圧型DC/DCコンバータの構成としても良い。あるいは、図5の従来例で示したような、トランスを用いたフライバック型のスイッチング電源においても、本発明は適用可能であり、スイッチング電源の構成に限定されない。図4は、図1に示されるスイッチング電源装置の動作を示すフローチャートである。初期設定としてオフ期間設定カウンタ部180はリセットされているステップS1。スイッチング周期PWM周期が開始され、スイッチング素子100がオンした後ステップS2、PWM制御器150は電流検出器140を介して当該スイッチング周期内におけるブランキング期間の終了時点におけるスイッチ電流ISWを測定するステップS3。PWM制御器150は、スイッチ電流ISWに相当する電流検出信号IDETの電圧値の大きさが閾値ILIMに相当する電流制限電圧VTH以上であるか否かを判定するステップS4。その結果、スイッチ電流ISWが閾値ILIMよりも大きい、すなわち過電流状態であると判定した場合ステップS4でYesであって、且つオフ期間設定カウンタ部180のカウンタ出力S2:0の値が上限値Mmaxよりも小さい場合ステップS5でNo、PWM制御器150は、オフ期間設定カウンタ部180のカウンタ出力S2:0の値を増加させるステップS6。PWM制御器150は、増加したオフ期間設定カウンタ部180のカウンタ出力S[2:0]の値に従いスイッチング素子100のオフ期間を増加させるステップS7。一方、スイッチ電流ISWが閾値ILIMよりも小さい場合ステップS4でNoであって、且つオフ期間設定カウンタ部180のカウンタ出力S[2:0]の値が下限値Mminより大きい場合ステップS8でNo、PWM制御器150は、オフ期間設定カウンタ部180のカウンタ出力2:0の値を減少させるステップS9。さらに、PWM制御器150は、減少したオフ期間設定カウンタS[2:0]の値に従いスイッチング素子100のオフ期間を減少させるステップS10。図3に示した実施例では、オフ期間設定カウンタの上限値Mmaxは7であり、下限値Mminは0である。以上のように、本実施の形態によれば、比較部160において過電流状態であると判定した回数が増加するほどスイッチング素子100をオンするタイミング間隔Tgを長くし、過電流状態ではないと判定した回数が増加するほどスイッチング素子100をオンするタイミング間隔を短くするようなスイッチング素子100の駆動信号GATEが生成される。このように、過電流検出の履歴に応じてスイッチングの遅延時間タイミング間隔Tgを動的に制御することによって、広範囲な負荷条件や変動する条件に対して、確実かつ容易に過電流を抑制することができる。さらに、スイッチング時に発生するスパイクノイズに起因した誤動作を防止するためのブランキング期間を長く確保しても確実に過電流を抑制することができるので、システムの安定化を容易に実現することが可能である。以上、本発明の実施の形態について説明したが、本発明は上記実施の形態に限定されるものではなく、その趣旨を逸脱しない範囲内で種々の改良、変更、修正が可能である。例えば、上記実施の形態においては、過電流保護回路がスイッチング電源装置に適用された構成について説明しているが、スイッチング素子を用いてスイッチング制御を行い得るスイッチング制御装置であれば、これに限られず、例えばモータ駆動装置やアクチュエータ駆動装置等のスイッチング制御装置にも適用可能である。具体的には、例えば特許第3672866号の各図に例示されるようなシャント抵抗からなる電流検出回路を用いて電流を検出することによりモータ回転子の位置に応じて電機子の電流値を変化させるような制御を行う装置にも適用可能である。