ソース領域、ドレイン領域及び前記ソース領域とドレイン領域に挟まれたチャネル領域を有する半導体領域と、前記チャネル領域上に形成された第1のトンネル絶縁膜と、前記第1のトンネル絶縁膜上に形成され、エネルギー障壁を有する障壁層と、前記障壁層上に形成された第2のトンネル絶縁膜と、前記第2のトンネル絶縁膜上に形成され、SiYSiO2XSi3N41Xただし、0≦X≦1、Y>0で表される絶縁膜を具備する電荷蓄積部と、前記電荷蓄積部上に形成され、前記エネルギー障壁の高さを制御する制御電極と、を備え、前記X及びYは、[2×2X/4-2X4-4X/4-2X]×[Y/Y7-4X]≧0.016なる関係を満たし、前記障壁層は、クーロンブロッケイド条件を満たす導電性微粒子を含んだ微粒子層で形成されていることを特徴とする半導体装置。前記X及びYは、[2×2X/4-2X4-4X/4-2X]×[Y/Y7-4X]≧0.037なる関係を満たしていることを特徴とする請求項1に記載の半導体装置。前記電荷蓄積部を形成する絶縁膜は、SiUNで表されるシリコン窒化膜であり、前記Uは、U-0.75/U1≧0.016なる関係を満たしていることを特徴とする請求項1に記載の半導体装置。前記Uは、U-0.75/U1≧0.037なる関係を満たしていることを特徴とする請求項3に記載の半導体装置。前記電荷蓄積部を形成する絶縁膜は、SiVOで表されるシリコン酸化膜であり、前記Vは、2×V-0.5/V1≧0.016なる関係を満たしていることを特徴とする請求項1に記載の半導体装置。前記Vは、2×V-0.5/V1≧0.037なる関係を満たしていることを特徴とする請求項5に記載の半導体装置。前記X及びYは、Y/Y7-4X≦0.73なる関係を満たしていることを特徴とする請求項1に記載の半導体装置。前記X及びYは、Y/Y7-4X≦5/12なる関係を満たしていることを特徴とする請求項1に記載の半導体装置。前記X及びYは、Y/Y7-4X≦1/12なる関係を満たしていることを特徴とする請求項1に記載の半導体装置。前記第1のトンネル絶縁膜及び第2のトンネル絶縁膜はそれぞれ、0.8nm以上で且つ3.0nm以下の膜厚を有するシリコン酸化膜であることを特徴とする請求項1に記載の半導体装置。前記電荷蓄積部は5nm以下の膜厚を有することを特徴とする請求項1に記載の半導体装置。前記導電性微粒子は、0.4nm以上且つ15nm以下の粒径を有するシリコン微粒子であることを特徴とする請求項1に記載の半導体装置。前記微粒子層に含まれる導電性微粒子の密度は、1×1012cm2以上であることを特徴とする請求項1に記載の半導体装置。前記微粒子層に含まれる導電性微粒子の密度は、2×1012cm2以上であることを特徴とする請求項1に記載の半導体装置。しかしながら、上述したような従来の構造では、素子の微細化に伴って生じるソース及びドレイン間のパーコレーションリークを十分に抑制できないといった問題があった。そのため、特性や信頼性に優れた半導体装置を得ることが困難であった。本発明は、パーコレーションリークを抑制可能な構造を有する、特性や信頼性に優れた半導体装置を提供することを目的としている。本発明の一視点に係る半導体装置は、ソース領域、ドレイン領域及び前記ソース領域とドレイン領域に挟まれたチャネル領域を有する半導体領域と、前記チャネル領域上に形成された第1のトンネル絶縁膜と、前記第1のトンネル絶縁膜上に形成され、エネルギー障壁を有する障壁層と、前記障壁層上に形成された第2のトンネル絶縁膜と、前記第2のトンネル絶縁膜上に形成され、SiYSiO2XSi3N41XMZただし、MはSi、O及びN以外の元素、0≦X≦1、Y>0、Z≧0で表される絶縁膜を具備する電荷蓄積部と、前記電荷蓄積部上に形成され、前記エネルギー障壁の高さを制御する制御電極と、を備える。本発明によれば、パーコレーションリークを抑制可能な構造を有する、特性や信頼性に優れた半導体装置を得ることが可能である。以下、本発明の実施形態を図面を参照して説明する。実施形態1図1は、本発明の第1の実施形態に係る不揮発性半導体記憶装置浮遊ゲート型メモリ装置の製造工程を模式的に示した断面図である。まず、図1aに示すように、シリコン基板半導体基板11上に、熱酸化法によって、厚さ1nmの熱酸化膜シリコン酸化膜12を形成する。続いて、熱酸化膜12上に、CVD法によって、厚さ2.5nmのアモルファスシリコンa-Si膜を堆積する。さらに、熱酸化法によって、a-Si膜の表面に厚さ1nmの熱酸化膜シリコン酸化膜14を形成する。この熱処理により、a-Si膜の厚さは2nmとなる。その後、窒素雰囲気中で900°Cの高温アニールを行う。その結果、a-Si膜は、平均粒径が2nm程度の微結晶シリコングレイン13aで形成されたシリコン層13に変換される。なお、微結晶シリコングレインの横方向のサイズは、アニール時間によって制御可能である。このようにして、クーロンブロッケイド条件を満たす電子1個の充電エネルギーが熱揺らぎよりも大きいこと導電性微粒子微結晶シリコングレイン13aを有する微粒子層13が形成される。その結果、厚さ1nmのシリコン酸化膜第1のトンネル絶縁膜12と、厚さ1nmのシリコン酸化膜第2のトンネル絶縁膜14とに挟まれた、厚さ2nmの微粒子層13を有する構造が得られる。次に、図1bに示すように、電荷蓄積部浮遊ゲート電極となる厚さ20nmのシリコンリッチなシリコン窒化膜15を、LPCVD法によって形成する。このシリコン窒化膜15は、化学量論性を満たすシリコン窒化膜のシリコン組成比よりも高いシリコン組成比を有している。すなわち、シリコン窒化膜15は、化学量論性を満たすシリコン窒化膜Si3N4の組成比Si/N3/4=0.75よりも、組成比Si/Nが高くなっている。本実施形態では、Si原料ガスのN原料ガスに対する比率を通常よりも大幅に高めることにより、シリコンリッチなシリコン窒化膜本例では、Si9N1015を形成している。次に、図1cに示すように、シリコン窒化膜15上に、厚さ8nmのシリコン酸化膜制御絶縁膜16をLPCVDによって形成する。続いて、制御酸化膜16上に、制御ゲート電極となる厚さ200nmのnポリシリコン膜17をCVD法によって堆積する。さらに、nポリシリコン膜上にレジストパターン図示せずを形成する。このレジストパターンをマスクとして用いて、nポリシリコン膜17、制御酸化膜16、シリコン窒化膜15、トンネル絶縁膜14、微粒子層13及びトンネル絶縁膜12をパターニングする。その後、リンPを、ドーズ量1×1015cm2、入射エネルギー15KeVの条件で、シリコン基板11にイオン注入する。さらに、1000°Cで10秒の高速アニールを行うことにより、ソース領域及びドレイン領域となるn不純物拡散層18を形成する。このようにして、図1cに示すように、浮遊ゲート型メモリ装置が得られる。この浮遊ゲート型メモリ装置では、制御ゲート電極17の制御により、微小粒子層及び二重トンネル接合を介して、電荷蓄積部浮遊ゲート電極15のトラップ準位に情報電荷を出し入れすることが可能である。このようにして得られた浮遊ゲート型メモリ装置は、ソース及びドレイン間のパーコレーションリークの抑制が可能である。なお、情報の書き込み、読み出し及び消去動作については、従来技術の項で説明した動作と同様であるため、説明は省略する。以下、上記構造を有するメモリ素子が、ソース及びドレイン間S/D間のパーコレーションリークを抑制し得る理由を説明する。まず、図2を用いて、ソース及びドレイン間のパーコレーションリークの起源について説明する。シリコン窒化膜15の界面に、2つの電子21が距離Dだけ隔てられてトラップされている状況を考える図2a。これらのトラップ電子21によるSiチャネル面上のクーロンポテンシャルについて考える。図2bに示すように、距離Dが10nm程度よりも大きくなると、ポテンシャルエネルギーが、室温での熱揺らぎ26meVよりも低くなる領域が現れる。この低いポテンシャルの領域がソース/ドレイン間でつながり、パーコレーションリークの電流経路が生じる。メモリ素子の微細化が進むほど、このパーコレーションリークは顕著になる。ソース及びドレイン間のパーコレーションリークを防止するためには、距離Dが10nm程度よりも大きくなると現れる、熱揺らぎよりも小さいポテンシャル領域を減らすことが重要である。トラップ電子を1×1012cm2すなわち、10nm四方当たり1個のトラップ電子以上の面密度で10年以上保持できれば、距離Dが10nmよりも大きくなる確率は減る。その結果、パーコレーションリークを防ぐことができる。書き込み/消去後に10年間、トラップ電子を保持するための条件は、105秒までの実測値と、トンネル確率の理論値とから特定することができる。図3は、化学量論性を満たす通常のシリコン窒化膜Si3N4を浮遊ゲート部に用いた場合の、トラップ電子密度neの保持特性を示したものである。図3は、膜厚1nmのトンネル酸化膜1層のみを介して電子がトンネルする場合図3中のSingleと、膜厚2nmのSi微結晶膜を挟む膜厚1nmの2重トンネル酸化膜を介して電子がトンネルする場合図3中のDoubleを示している。後者の場合には、Si微結晶中のクーロンブロッケイド効果及び量子閉じ込め効果によるエネルギー障壁により、指数関数的に電荷保持特性が向上する例えば、ROhbaetalIEEETransonED491392参照。実測から、3×106倍の保持特性改善が確認できる。この3×106倍の改善は、2nmのSi微結晶における0.5eV程度のエネルギー障壁高に相当する。これは理論的にあり得る障壁高である例えば、ROhbaetalDigestofVLSITech2003p35参照。図3には、点線で105秒以後の理論予測が示されている。従来の通常のシリコン窒化膜Si3N4膜では、ソース及びドレイン間のパーコレーションリークを防ぐことが可能な1×1012cm2以上の面密度を維持することはできない。図4は、本実施形態のSiリッチ窒化膜Si9N10膜の場合の、トラップ電子密度保持特性を示したものである。10年間にわたり1×1012cm2以上の面密度が維持されていることがわかる。したがって、本実施形態のメモリ素子は、ソース及びドレイン間のパーコレーションリークを抑制することが可能である。このようなトラップ電子密度の増加は、Siリッチ窒化膜によって増加したSi原子のダングリングボンドにより、Si伝導帯の下端付近のトラップ準位が増加したことによる。化学量論性を満たしたシリコン窒化膜Si/N=3/4では、N原子10個に対し7.5個のSi原子が存在する。本実施形態のシリコン窒化膜Si/N=9/10では、N原子10個に対し9個のSi原子が存在する。したがって、1原子当たり、0.079個9-7.5/910=0.079の過剰Si原子が存在する。3本の原子結合手を有するN原子は、この過剰Si原子に置き換えられる。Siの結合手は4本であるため、1本の結合手が余る。したがって、1原子当たり、Si原子に起因するダングリングボンドが0.079個生じる。このようなダングリングボンドによってトラップ電子密度が増加するため、10年間以上にわたってソース及びドレイン間のパーコレーションリークを防止することが可能となる。1原子あたり、Si原子に起因するダングリングボンドが何個あればよいかについては後述する。ここではまず、書き込み/消去の望ましい条件について説明する。図3及び図4では、書き込み/消去電界として5.5MV/cm0.55V/nmを用いている。ここで、書き込み/消去電界とは、書き込み/消去電圧を制御ゲート電極に印加した時にトンネル酸化膜12及び14に印加される、チャネルに対して垂直な方向の電界のことである。例えば、書き込み/消去電圧を、チャネルと制御ゲート電極間の実効酸化膜厚EffectiveOxidethicknessで割った値が、典型的な書込み/消去電界値である。この書き込み/消去電界の大きさは、トンネル酸化膜の信頼性確保からの要請により、望ましい範囲が決まる。トンネル酸化膜の劣化は、インパクトイオン化によって生じる正孔の注入によって起こる。図5は、トンネル酸化膜の劣化機構を示すための、消去時のエネルギーバンド図である。消去時には、Si微粒子Si微結晶によるエネルギー障壁ΔEよりも大きな電位差が各トンネル酸化膜に加わるように、消去電圧を設定する。これにより、エネルギー障壁ΔEに遮られることなく、浮遊ゲート電荷蓄積部内の情報電子がSi基板に放出される。この時の注入エネルギーEinがSi基板のバンドギャップ1.1eVよりも大きいと、Si基板でインパクトイオン化が起こる。その結果、価電子帯で正孔が生成され、正孔注入によるトンネル酸化膜の劣化が生じる。各トンネル酸化膜の電位差が、Si基板のバンドギャップ1.1eVの半分0.55eV以下であれば、注入エネルギーEinはバンドギャップよりも大きくならない。そのため、インパクトイオン化によるトンネル酸化膜の劣化を防ぐことができる。本実施形態では、トンネル酸化膜の膜厚が1nmである。そのため、望ましい書き込み/消去電界は、0.55V/nm5.5MV/cm程度以下である。書き込み/消去時間は、代表的なフラッシュメモリである、NAND型メモリでは100μs程度、NOR型メモリでは10μs程度である。それらよりも短い書き込み/消去時間であってもよい。図6は、10年後のトラップ電子密度neの書き込み/消去時間wetime依存性について、本実施形態と従来技術とを対比したものである。本実施形態では、5.5MV/cm0.55V/nmの書き込み/消去電界で、書き込み/消去時間100μs以下の広い範囲において、ソース及びドレイン間のパーコレーションリークを防ぎ得る1×1012cm2以上の面密度を維持できることがわかる。実施形態2次に、本発明の第2の実施形態に係る不揮発性半導体記憶装置浮遊ゲート型メモリ装置について説明する。第1の実施形態では、電荷蓄積部浮遊ゲート電極15としてシリコンリッチなシリコン窒化膜を用いたが、本実施形態では、シリコンリッチなシリコン酸化膜を用いる。以下、本実施形態の製造工程を説明する。電荷蓄積部15としてシリコンリッチなシリコン酸化膜を形成する工程以外の基本的な工程については、第1の実施形態と同様である。したがって、本実施形態においても、第1の実施形態で用いた図1を参照して製造工程を説明する。まず、図1aに示すように、第1の実施形態と同様にして、シリコン基板半導体基板11上に、トンネル絶縁膜シリコン酸化膜12、クーロンブロッケイド条件を満たす導電性微粒子微結晶シリコングレイン13aを有する微粒子層13、及びトンネル絶縁膜シリコン酸化膜14を形成する。次に、図1bに示すように、電荷蓄積部浮遊ゲート電極となる厚さ20nmのシリコンリッチなシリコン酸化膜15を、LPCVD法によって形成する。このシリコン酸化膜15は、化学量論性を満たすシリコン酸化膜のシリコン組成比よりも高いシリコン組成比を有している。すなわち、シリコン酸化膜15は、化学量論性を満たすシリコン酸化膜SiO2の組成比Si/O=1/2=0.50よりも、組成比Si/Oが高くなっている。本実施形態では、Si原料ガスの酸素原料ガスに対する比率を通常よりも大幅に高めることで、シリコンリッチなシリコン酸化膜本例では、Si11233O215を形成している。次に、図1cに示すように、第1の実施形態と同様にして、制御絶縁膜16、nポリシリコン膜で形成された制御ゲート電極17、及びソース/ドレインとなるn不純物拡散層18を形成する。このようにして、図1cに示すように、浮遊ゲート型メモリ装置が得られる。この浮遊ゲート型メモリ装置では、制御ゲート電極17の制御により、微小粒子層及び二重トンネル接合を介して、電荷蓄積部浮遊ゲート電極15のトラップ準位に情報電荷を出し入れすることが可能である。このようにして得られた浮遊ゲート型メモリ装置は、第1の実施形態と同様、ソース及びドレイン間のパーコレーションリークの抑制が可能である。上記構造を有するメモリ素子がソース及びドレイン間S/D間のパーコレーションリークを抑制し得る理由を説明する。本実施形態では、電荷蓄積部のシリコン酸化膜Si11233O2は、化学量論性を満たしたシリコン酸化膜SiO2の組成比Si/O=1/2に比べて、Siリッチな組成比Si/O=1.1233/2を有している。これは、化学量論性を満たしたシリコン酸化膜SiO2に比べて、1原子当たり0.0395個0.1233/1.12332=0.0395の過剰Siが存在することを意味する。2本の原子結合手を有する酸素原子は、この過剰Si原子に置き換えられる。Si原子の結合手は4本であるため、2本の結合手が余る。すなわち、Si原子の結合手に起因する2つのダングリングボンドが生じる。したがって、第1の実施形態のように、原子結合手3本の窒素が、過剰Siに置き換えられる場合に対して、ほぼ2倍のSiダングリングボンドが生じる。原子1個当たりの過剰原子数0.0395は、第1の実施形態の過剰原子数0.079の半分である。したがって、本実施形態では、原子1個当たりのSiダングリングボンド数は、第1の実施形態の場合と同数となる。したがって、本実施形態においても第1の実施形態と同様のトラップ電子保持特性が得られる。以上のことから、本実施形態においても第1の実施形態と同様、5.5MV/cm0.55V/nmの書き込み/消去電界で、書き込み/消去時間100μs以下の広い範囲において、ソース及びドレイン間のパーコレーションリークを防ぎ得る1×1012cm2以上の面密度を、10年間以上維持することが可能である。実施形態3次に、本発明の第3の実施形態に係る不揮発性半導体記憶装置浮遊ゲート型メモリ装置について説明する。第1の実施形態では、電荷蓄積部浮遊ゲート電極15としてシリコンリッチなシリコン窒化膜を用いたが、本実施形態では、シリコンリッチなシリコン酸窒化膜を用いる。以下、本実施形態の製造工程を説明する。電荷蓄積部15としてシリコンリッチなシリコン酸窒化膜を形成する工程以外の基本的な工程については、第1の実施形態と同様である。したがって、本実施形態においても、第1の実施形態で用いた図1を参照して製造工程を説明する。まず、図1aに示すように、第1の実施形態と同様にして、シリコン基板半導体基板11上に、トンネル絶縁膜シリコン酸化膜12、クーロンブロッケイド条件を満たす導電性微粒子微結晶シリコングレイン13aを有する微粒子層13、及びトンネル絶縁膜シリコン酸化膜14を形成する。次に、図1bに示すように、電荷蓄積部浮遊ゲート電極となる厚さ20nmのシリコンリッチなシリコン酸窒化膜15を、LPCVD法によって形成する。このシリコン酸窒化膜15は、化学量論性を満たすシリコン酸窒化膜のシリコン組成比よりも高いシリコン組成比を有している。すなわち、本実施形態のシリコン酸窒化膜は、化学量論性を満たすシリコン酸窒化膜SiO2XSi3N41Xただし、0<X<1のシリコン組成比よりもシリコン組成比が高くなっており、SiYSiO2XSi3N41Xただし、0<X<1、Y>0と表される。具体的には、XとYの関係が、Y=0.0797-4X4-2X/[4-0.0794-2X]となるようなシリコン酸窒化膜を形成している。Si原料ガスの酸素原料ガス及び窒素原料ガスに対する比率を通常よりも大幅に高めることで、上記のようなシリコンリッチなシリコン酸窒化膜15を形成することができる。次に、図1cに示すように、第1の実施形態と同様にして、制御酸化膜16、nポリシリコン膜で形成された制御ゲート電極17、及びソース/ドレインとなるn不純物拡散層18を形成する。このようにして、図1cに示すように、浮遊ゲート型メモリ装置が得られる。この浮遊ゲート型メモリ装置では、制御ゲート電極17の制御により、微小粒子層及び二重トンネル接合を介して、電荷蓄積部浮遊ゲート電極15のトラップ準位に情報電荷を出し入れすることが可能である。このようにして得られた浮遊ゲート型メモリ装置は、第1の実施形態と同様、ソース及びドレイン間のパーコレーションリークの抑制が可能である。上記構造を有するメモリ素子がソース及びドレイン間S/D間のパーコレーションリークを抑制し得る理由を説明する。本実施形態では、電荷蓄積部のシリコン酸窒化膜は、化学量論性を満たしたシリコン酸窒化膜SiO2XSi3N41Xの組成比に比べて、Siリッチな組成比を有しており、SiYSiO2XSi3N41Xと表される。そして、XとYの関係が、Y=0.0797-4X4-2X/[4-0.0794-2X]となっている。原子1個あたりの過剰Si原子数は、Y/Y7-4X個となる。酸素原子或いは窒素原子は、この過剰Si原子に置き換えられる。この場合、酸素原子或いは窒素原子は、酸素と窒素の原子数比に相当する確率で、過剰Si原子に置き換えられると考えられる。つまり、過剰Si原子は、2X/4-2Xの確率で酸素原子と入れ替わり、4-4X/4-2Xの確率で窒素原子と入れ替わる。第2の実施形態のように酸素原子を置き換えた場合のSiダングリングボンドへの寄与は、第1の実施形態のように窒素原子を置き換えた場合の2倍である。したがって、[2×2X/4-2X4-4X/4-2X]×[Y/Y7-4X]=0.079と表される。すなわち、1原子当たり0.079個が、Siダングリングボンドへ寄与する。この0.079という値は、第1の実施形態と同一である。したがって、本実施形態においても第1の実施形態と同様のトラップ電子保持特性が得られる。したがって、本実施形態においても第1の実施形態と同様、5.5MV/cm0.55V/nmの書き込み/消去電界で、書き込み/消去時間100μs以下の広い範囲において、ソース及びドレイン間のパーコレーションリークを防ぎ得る1×1012cm2以上の面密度を、10年間以上維持することが可能である。以上、第1~第3の実施形態を説明したが、以下に上述した浮遊ゲート型メモリ装置の望ましい条件について説明する。第1の実施形態のようなSiリッチな窒化膜SiUNただし、U>0.75では、3本の原子結合手を有する窒素原子は、過剰Si原子に置き換えられる。この場合、Siは結合手が4本であるため、Si原子に起因するダングリングボンドが生じる。すなわち、Siダングリングボンド密度は、1原子当たりの過剰Si原子数U-0.75/1Uに対してほぼ線形に増加する。したがって、トラップ電子密度も、U-0.75/1Uに対してほぼ線形に増加する。図6より、U=0.75の場合とX=0.9の場合の10年後のトラップ電子密度neがわかる。したがって、1原子当りのSiダングリングボンド数U-0.75/1Uの線形則に基づき、X>0.75の全ての場合について、10年後のトラップ電子密度neを求めることができる。図7は、1原子当りのSiダングリングボンド数に対する10年後のトラップ電子密度neを示した図である。図8は、図7の特性を3次元的に表した図等高線図である。1×1012cm2の等高線は、5.5MV/cm0.55V/nmの電界で書き込み/消去を行った場合の、各書き込み/消去時間wetimeに対する望ましいSi/N組成比Uの下限を与える。各トンネル酸化膜トンネル絶縁膜の膜厚、及びSi微結晶Si微粒子の粒径について述べる。トンネル酸化膜は、微細化のためには薄い方が望ましい。上述した各実施形態では、トンネル酸化膜の厚さは1nmである。この厚さは、制御可能な最も薄い典型的な厚さであるので、現実的に最も望ましい値である。また、粒径2nmのSi微結晶のエネルギー障壁は0.5eVである。エネルギー障壁を低くすると、保持特性が劣化するため、低すぎるのは望ましくない。また、エネルギー障壁が0.5eVより高いと、書換え耐性の要請から望ましい5.5MV/cmの電界では、十分な書き込み/消去速度が得られない可能性がある。したがって、0.5eVという値は、現実的に最も望ましい障壁の高さである。よって、図8に示した1×1012cm2の等高線は、不揮発性、微細化、信頼性及び高速性を満たす、最も望ましい典型値を与えている。以上のことから、図7に示した書き込み/消去時間100μsにおけるne=1×1012cm2での値、すなわち、1原子当たりのSiダングリングボンド数0.016、及び対応する組成比Si/N=0.78は、望ましい下限を与えている。したがって、Si/N比率が0.78よりも高ければ1原子当たりのSiダングリングボンド数が0.016よりも多ければ、不揮発性、微細化、信頼性及び高速性を満たしたメモリ装置を構成可能である。1×1012cm2の面密度は、トラップ電子を周期的に並べた場合に、一辺が10nmの正方形の中心に1個のトラップ電子が存在する面密度である。この場合、対角線方向については、トラップ電子間距離が10nmよりも長くなっている。対角線の長さが10nm一辺が5×212nmの正方形の中心に1個のトラップ電子が存在する場合の面密度は、2×1012cm2である。したがって、ソース及びドレイン間のパーコレーションリークを抑えるための、より望ましいSi/N組成比の下限は、トラップ電子密度ne=2×1012cm2に対応したSi/N組成比となる。この場合には、図7に示した書き込み/消去時間100μsにおけるne=2×1012cm2での値、すなわち、1原子当たりのSiダングリングボンド数0.037、及び対応する組成比Si/N=0.82が、下限値となる。上述した事項を式で表すと、U-0.75/U1≧0.016であることが望ましく、U-0.75/U1≧0.037であることがより望ましい。1素子当たりの書き込み/消去時間が、NAND型フラッシュメモリでの100μs程度よりも短い場合もある。この場合には、短い書き込み/消去時間でも十分な電子密度を得るために、より高いSi/N組成比であることが望ましい。したがって、このような場合にも、1原子当たりのSiダングリングボンド数及びSi/N組成比は、上述した下限値で規定された範囲に含まれる。また、トンネル酸化膜厚が1nmより厚い場合も、現在のフラッシュメモリのトンネル酸化膜厚8nm程度と比較すれば、十分メリットがある。この場合には、厚いトンネル酸化膜であっても書き込み/消去時に十分な情報電子密度を得るために、より高いSi/N組成比であることが望ましい。したがって、このような場合にも、1原子当たりのSiダングリングボンド数及びSi/N組成比は、上述した下限値で規定された範囲に含まれることになる。なお、情報電子がトンネル酸化膜を直接トンネリングしないと、十分な情報電子密度が得られない。したがって、トンネル酸化膜厚の上限は、直接トンネリングの上限に対応した3nm程度である。また、トンネル酸化膜厚を1nmより薄くすることも可能である。大気中で形成される自然酸化膜を用いれば、トンネル酸化膜厚は0.8nm程度となる。したがって、トンネル酸化膜厚の下限は0.8nm程度である。1nmよりトンネル酸化膜厚が薄い場合は、書き込み/消去時により多くの情報電子密度を得られる点で有利である。したがって、上述したSi/N組成比は、望ましい範囲の十分条件として有効である。実際には、1nm以下の膜厚はマージンがあまりないので、上述した膜厚1nmの場合のSi/N組成比の下限は、ほぼ妥当であると考えられる。上述した各実施形態では、Si微粒子の最も望ましい平均粒径を2nm程度としているが、クーロンブロッケイド条件が満たされる粒径であればよい。クーロンブロッケイド条件が満たされていれば、Si微粒子のエネルギー障壁の効果が有効となる。したがって、粒径2nmで求めた望ましいSi/N組成比の下限は有効である。クーロンブロッケイド条件を満たすとは、電子1個の静電エネルギークーロンブロッケイドエネルギー:素電荷をq、Si微粒子の容量をCdotとして、q2Cdotで与えられるが室温での熱揺らぎ26meVよりも大きいことである。粒径15nm程度のSi微結晶では、Cdotが3aF程度である。したがって、クーロンブロッケイドエネルギーΔEは27meVΔE=q2Cdot=27meVとなり、室温での熱エネルギー26meVとほぼ等しくなる。粒径が小さくなるほどクーロンブロッケイドエネルギーは大きくなるので、粒径の上限は15nmとなる。また、粒径の下限は、Siの原子間距離0.4nmとなる。Si微粒子の平均粒径が2nmよりも大きいときには、エネルギー障壁ΔEが小さくなり、保持特性が悪化する。そのため、より高いSi/N組成比が望ましい。したがって、Si微粒子の平均粒径が2nmより大きい場合も、上記望ましいSi/N組成比で規定された範囲は有効である。また、平均粒径が2nmよりも小さいときには保持特性が上がる。したがって、粒径2nmの場合のSi/N組成比は、十分条件として有効である。第2の実施形態のようなSiリッチな酸化膜についても、上述したSiリッチな窒化膜と同様の議論が成り立つ。Siリッチなシリコン酸化膜SivOただし、V>0.5の場合は、1原子当たりのSiダングリングボンド数は、2×V-0.5/V1で与えられる。先に述べたSiリッチな窒化膜の場合と同様に、1原子当たりのSiダングリングボンド数の下限値を0.016とすると、2×V-0.5/V1≧0.016となり、V≧0.512となる。したがって、Si/O組成比は0.512以上であることが望ましい。さらに、先に述べたSiリッチな窒化膜の場合と同様に、1原子当たりのSiダングリングボンド数の下限値を0.037とすると、2×V-0.5/V1≧0.037となり、V≧0.528となる。したがって、Si/O組成比が0.528以上であることがより望ましい。第3の実施形態のようなSiリッチな酸窒化膜についても、上述したSiリッチな窒化膜と同様の議論が成り立つ。Siリッチな酸窒化膜SiYSiO2XSi3N41Xただし、0<X<1、Y>0の場合も、先に述べたSiリッチな窒化膜の場合と同様である。すなわち、1原子当たりのSiダングリングボンド数の下限値を0.016として、[2×2X/4-2X4-4X/4-2X]×[Y/Y7-4X]≧0.016を満たすようなY値であることが望ましい。さらに、先に述べたSiリッチな窒化膜の場合と同様に、1原子当たりのSiダングリングボンド数の下限値を0.037とすると、[2×2X/4-2X4-4X/4-2X]×[Y/Y7-4X]≧0.037を満たすようなY値であることがより望ましい。なお、上述した各実施形態では、半導体基板の材料としてシリコンを用いているが、他の半導体材料を用いてもよい。また、上述した各実施形態では、トンネル絶縁膜としてシリコン酸化物SiO2を用いているが、他の絶縁材料を用いた場合も、シリコン酸化物と同様のトンネル抵抗値であれば同様の効果が期待できる。また、上述した各実施形態では、2つのトンネル絶縁膜を同じ膜厚としているが、直接トンネリング可能な3nm以下の膜厚であれば、2つのトンネル絶縁膜の膜厚は互いに異なっていてもよい。また、上述した各実施形態では、薄いトンネル絶縁膜に挟まれた導電性微粒子はSiナノ微結晶であったが、他の導電性材料を用いた場合でも、クーロンブロッケイド条件を満たしていれば、同様の効果が期待できる。また、上述した各実施形態では、薄いトンネル絶縁膜に挟まれたエネルギー障壁として、導電性微粒子のクーロンブロッケイドエネルギーを用いている。クーロンブロッケイドエネルギーによって充放電を遮ることで、長時間の電荷保持が可能である。また、クーロンブロッケイドエネルギーを超える書込及び消去電圧を印加することにより、高速の書込及び消去が可能である特開2002-289710号公報参照。また、薄いトンネル絶縁膜に挟まれたエネルギー障壁層として、多数のトラップ準位を有する層を用いることもできる。その構造を図9に示す。エネルギー障壁層31以外の基本的な構造は、図1cの構造と同様である。この場合、エネルギー障壁層31中のトラップ準位と、チャネル半導体の伝導帯の下端とのエネルギー差によって充放電が遮られる。このエネルギー差を越える適当な書込及び消去電圧を印加することで、高速の書込及び消去が可能である例えば、特開2000-81500号公報参照。このように、エネルギー障壁層として、微粒子層の代わりに、多数のトラップ準位を有する層を用いた場合にも、すでに述べた効果と同様の効果が得られる。すなわち、ソース及びドレイン間のパーコレーションリークを抑制することができる。また、薄いトンネル絶縁膜に挟まれたエネルギー障壁層31図9参照として、伝導帯の下端のエネルギーがチャネル半導体のそれよりも高い絶縁層を用いることもできる。この場合も、エネルギー障壁層31以外の基本的な構造は、図1cの構造と同様である。この構造では、絶縁層エネルギー障壁層31の伝導帯の下端のエネルギーと、チャネル半導体の伝導帯の下端のエネルギーとのエネルギー差によって充放電が遮られる。このエネルギー差を越える適当な書込及び消去電圧を印加することで、高速の書込及び消去が可能である。このように、エネルギー障壁層として、微粒子層の代わりに、上記絶縁層を用いた場合にも、すでに述べた効果と同様の効果が得られる。すなわち、ソース及びドレイン間のパーコレーションリークを抑制することができる。なお、図1c及び図9では、電荷蓄積部15上に制御絶縁膜16が形成され、制御絶縁膜16上にエネルギー障壁の高さを制御する制御電極17が形成されている。すなわち、制御電極17は電荷蓄積部15上に間接的に形成されている。しかしながら、制御絶縁膜16を形成せずに、電荷蓄積部15上に直接的に制御電極17を形成するようにしてもよい。また、上述した各実施形態では、書込及び消去電界が5.5MV/cm以下であることが好ましいとした。これは、図5に示した注入エネルギーEinが、Siバンドギャップ1.1eV以下であることが、酸化膜の劣化防止に好ましいからである。しかしながら、必要とされる書込消去サイクル耐性を満たせば、書込及び消去電界が5.5MV/cmを上回ってもよい。この場合、書込及び消去電界が5.5MV/cmである場合よりも注入情報電子数が多くなる。したがって、好ましい過剰Si原子の条件を満たしていれば、パーコレーションリークを抑制可能な情報電子密度を、10年以上維持することができる。また、上述した各実施形態において、微粒子層に含まれる全てのSi微粒子がクーロンブロッケイド条件を満たしている必要はない。アモルファスSiや、クーロンブロッケイド条件を満たさない大きなSi結晶が、微粒子層に含まれていてもよい。クーロンブロッケイド条件を満たすSi微結晶が、1×1012cm2以上より望ましくは2×1012cm2以上の面密度で微粒子層中に含まれて入ればよい。この場合にも、パーコレーションリークを抑制することが可能である。また、上述した各実施形態では、薄いトンネル絶縁膜に挟まれた導電性微粒子が1つのメモリ素子に対して複数設けられていたが、1つのメモリ素子に対して少なくとも1つの導電性微粒子が設けられていればよい。また、上述した各実施形態では、微粒子層が2つのトンネル絶縁膜に挟まれた二重トンネル接合であったが、微粒子層とトンネル絶縁膜とを交互に積層した多重トンネル接合とし、この多重トンネル接合を介して充放電を行うようにしてもよい。また、上述した各実施形態では、浮遊ゲート電荷蓄積部への情報電荷の供給源は半導体基板表面のチャネルであったが、制御ゲート電極のnシリコンを情報電荷の供給源としてもよい。また、上述した各実施形態では、N型MOSFETに基づく浮遊ゲートメモリについて説明したが、P型MOSFETに基づく浮遊ゲートメモリについても、同様の構成を適用することができる。例えば、正孔に対するトンネル酸化膜のトンネル抵抗値や、Si微粒子の障壁ΔEを、N型MOSFETの場合と同じ値になるよう調整すればよい。また、上述した各実施形態では、浮遊ゲート電荷蓄積部にSiリッチなシリコン窒化膜、シリコン酸化膜或いはシリコン酸窒化膜を用いているが、それらにSi、O及びN以外の元素例えばメタルが含有された絶縁膜を用いてもよい。このような場合にも、1原子当たりのSiダングリングボンド数が上述した範囲内であれば、上述した各実施形態と同様の効果が期待できる。このような絶縁膜を、SiYSiO2XSi3N41XMZただし、MはSi、O及びN以外の少なくとも1種類以上の元素、0≦X≦1、Y>0、Z≧0と表す。この場合、[2×2X/4-2X4-4X/4-2X]×[Y/Y7-4XZ]≧0.016であることが望ましく、[2×2X/4-2X4-4X/4-2X]×[Y/Y7-4XZ]≧0.037であることがより望ましい。上述した各実施形態では、1原子当たりのSiダングリングボンド数の望ましい下限から、過剰Si含有率Yの望ましい下限を示した。以下、過剰Si含有率Yの望ましい上限について説明する。Siダングリングボンド数は、過剰Si含有率Yが増加するにしたがって増大する。しかしながら、Yが増加しすぎると、Si-Si結合ネットワークが形成される。その結果、Siダングリングボンドどうしの再結合により、Siダングリングボンド数が減少し、十分な効果が得られなくなる。Siリッチ窒化膜SiUNただし、U>0.75では、U=1/1.1=0.91程度になると、Si-Si再結合ネットワーク形成が顕著になってくる例えばJRobertson1994PhilMagBvol69pp307326。U=1/1.1の場合、1原子当たりの過剰Si原子数は、U-0.75/U1=1/12となる。つまり、12原子当たり1個の過剰Si原子が生じることになる。すなわち、U=1/1.1となったときに、Si-Si結合ネットワークが形成され始め、Siダングリングボンド数はSiどうしの再結合によって減少する。したがって、Siを過剰にしすぎても、Siダングリングボンド数はそれほど増えなくなる。Si-Si結合ネットワークの形成は、膜中にランダムに分布する過剰Si原子どうしが出会う確率によって決まると考えられる。したがって、Si-Si結合ネットワークの形成は、窒化膜か酸化膜かによらず、1原子当たりの過剰Si原子数で決まると考えられる。Siリッチな酸化膜SivOただし、V>0.5の場合、1原子当たりの過剰Si原子数を、V-0.5/V1=1/12とすると、V=0.64となる。したがって、V=0.64を境にして、Si-Si結合ネットワークが形成されはじめると考えられる。実際に、V=1/1.5=0.67程度を境にして、Si-Si結合ネットワークが形成されはじめることが報告されている例えば、EMartinezetal1981PhysRevBvol24pp57185725。Siリッチ酸窒化膜SiYSiO2XSi3N41XMZただし、MはSi、O及びN以外の少なくとも1種類以上の元素例えばメタル元素、0≦X≦1、Y>0、Z≧0では、1原子当たりの過剰Si原子数Y/Y7-4XZ=1/12を境にして、Si-Si結合ネットワークが形成され始める。その結果、Siどうしの再結合によってSiダングリングボンド数が減少し、十分な効果が得られなくなる。以上のことから、1原子当たりの過剰Si原子数の上限第1の上限は、1/12となる。また、以下の観点から、1原子当たりの過剰Si原子数の上限第2の上限を決めることができる。例えば、Siリッチ窒化膜SiUNの場合、組成比U=Si/N=0.78が望ましいSiダングリングボンド数の下限を与え、U=Si/N=0.82がさらに望ましい下限を与えることを、すでに説明した。つまり、Uの値が0.8程度である場合のSiダングリングボンド数以上であることが望ましい。Siリッチ窒化膜の電子スピン共鳴ESRによる、Siダングリングボンドに関するスピン密度の観察によれば例えば、SHasegawaetal1991ApplPhysLettVol58pp741743、特にFIG3、U=Si/N=2程度以下であれば、Uの値が0.8程度である場合のSiダングリングボンド密度を確保することができる。U=2の場合、1原子当たりの過剰Si原子数は、U-0.75/U1=5/12である。したがって、1原子当たりの過剰Si原子数の上限第2の上限は、5/12となる。Siリッチ酸窒化膜SiYSiO2XSi3N41XMZただし、MはSi、O及びN以外の少なくとも1種類以上の元素例えばメタル元素、0≦X≦1、Y>0、Z≧0においても、1原子当たりの過剰Si原子数Y/Y7-4XZの上限は、5/12となる。1原子当たりの過剰Si原子数が5/12を超えても、Siリッチ酸窒化膜を非常に低温で形成でき、かつメモリ形成工程を通して非常な低温を維持することが将来可能になれば、Si-Si結合を非平衡状態にすることが可能である。この場合、Siどうしの再結合によるSiダングリングボンドの減少を抑えることが可能となる。したがって、望ましいSiダングリングボンド数の下限以上を確保できる可能性がある。また、SiYSiO2XSi3N41XMZただし、MはSi、O及びN以外の少なくとも1種類以上の元素、0≦X≦1、Y>0、Z≧0では、1原子当たりの過剰Si原子数が5/12を超えても、適当な元素Mを選択すれば、Si-Si結合状態に影響を及ぼすことができる。その結果、Siどうしの再結合によるSiダングリングボンドの減少を抑えることが可能となる。したがって、望ましいSiダングリングボンド数の下限以上を確保できる可能性がある。1原子当たりの過剰Si原子数が5/12を超えると、Siの結晶化が生じやすくなる。その結果、浮遊ゲート内で情報電荷の横方向伝導が生じやすくなり、不揮発性の確保が難しくなるという、浮遊ゲートメモリの一般的な問題が生じる。例えば、Siリッチ窒化膜SiUNただし、U>0.75では、U=100/18であると、700°Cで加熱を行っても結晶化しないHPLobletal1998ThinSolidFilmsvol317pp153156。Siプロセスでは、浮遊ゲート形成後の長時間高温工程として、700°C程度のLPCVD工程がある。Uを100/18以下、つまり1原子当たりの過剰Si原子数U-0.75/U1を0.73以下にすれば、700°Cでも結晶化が起こらない。そのため、横方向伝導による電荷保持特性の劣化を防止することができる。したがって、1原子当たりの過剰Si原子数の上限第3の上限は、0.73となる。SiYSiO2XSi3N41XMZただし、MはSi、O及びN以外の少なくとも1種類以上の元素、0≦X≦1、Y>0、Z≧0においても、1原子当たりの過剰Si原子数Y/Y7-4XZを0.73以下にすれば、700°Cでの結晶化が抑制され、電荷保持特性の劣化を防止することが可能である。なお、浮遊ゲート層の厚さが5nm以下であれば、Si原子のみで形成されたアモルファスSiでも、700°Cの加熱処理で結晶化しないPDPersansetal1988JofNonCrystallineSolidsVol102pp130135。したがって、1原子当たりの過剰Si原子数が0.73よりも多くても、横方向伝導による電荷保持特性の劣化を防止することが可能である。以上、本発明の実施形態を説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない範囲内において種々変形して実施することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示された構成要件を適宜組み合わせることによって種々の発明が抽出され得る。例えば、開示された構成要件からいくつかの構成要件が削除されても、所定の効果が得られるものであれば発明として抽出され得る。