"第1化合物半導体からなり、表面にステップ-テラス構造を有する基板を用い、この基板表面に、同一テラス内で組成を変化させながら第2化合物半導体からなる組成変調層をステップフロー成長させ、前記組成変調層上に、前記第1化合物半導体と格子定数が異なる第3化合物半導体からなるエピタキシャル層を成長させることを特徴とするエピタキシャル結晶基板の製造方法。前記第2化合物半導体の格子定数が段階的に小さくなるように組成を変化させることを特徴とする請求項1に記載のエピタキシャル結晶基板の製造方法。前記基板は、前記第1化合物半導体と前記第3化合物半導体との格子不整合度に応じて面方位が傾斜されたオフ基板であることを特徴とする請求項2に記載のエピタキシャル結晶基板の製造方法。前記ステップ-テラス構造のステップが実質的に消失するまで前記組成変調層を積層形成することを特徴とする請求項3に記載のエピタキシャル結晶基板の製造方法。前記第1化合物半導体がInP、第2化合物半導体がInxGa1-xAs0≦x≦1、第3化合物半導体がInAsyP1-yy>0で構成されていることを特徴とする請求項4に記載のエピタキシャル結晶基板の製造方法。前記組成変調層及び前記エピタキシャル層を、有機金属気相成長法により成長させることを特徴とする請求項1から5のいずれか一項に記載のエピタキシャル結晶基板の製造方法。しかしながら、上述した長波長帯に対応する半導体例えば、InxGa1-xAsx>0.54は基板との格子不整合度が大きいため、これをエピタキシャル成長させるためには、歪みを入れたInGaAs層を成長するか、InP基板上にInAsPやInAlAsといった材料を用いて組成勾配層を成長し、格子定数を変化させる必要がある。このような方法では、組成勾配層を比較的厚く例えば、4μm以上形成することとなるために、臨界膜厚を超えたところでミスフィット転位が非常に多く導入されてしまい、良質な結晶性をもつエピタキシャル層を成長させるのが困難となる。組成勾配層そのものは、古くから知られた方法であり、従来は、クロライドVPEVaporPhaseEpitaxy法やハイドライドVPE法によりGaP基板上にGaAsPといった材料をエピタキシャル成長し、発光ダイオードLEDが作製されていた。有機金属気相成長法MOCVD:MetalOrganicChemicalVaporDepositionは、その成長構造や結晶性の制約等によりクロライドVPE法に比べて成長速度が遅く、0.5~3.0μm/hrで行われることが多いため、全体で10μm以上の厚さとなるエピタキシャル層の成長には適さないと考えられることが多い。一方で、クロライドVPE法は、MOCVD法に比べて成長速度が数倍から数十倍と早いため、比較的短時間で厚い構造が成長できるものの、反応管の中でのガスの流れ方向の均一性が悪く、また、基板周辺部の結晶面方位の違いにより周辺異常成長が起こりやすい。さらには、反応管内で落下した異物による表面欠陥などの発生により、その後の素子作製プロセスに与える影響が大きく、安く大量にデバイス作るのには、適していない。また、センサーを集積素子として応用し、イメージセンサーを作製するような場合には、素子間の特性が安定せず、適用される用途が限られているなどの問題が生じていた。発明者らのグループの研究により、MOCVD法を用いても、技術的にはクロライドVPE法と同等のデバイス特性が得られるようなエピ基板が作製できる条件が見つかった。基本的には、クロライドVPE法と同等の10μm以上の厚いエピ構造を成長することが重要であり、MOCVD法の純度の向上や均一性の面で、さらに高品質なエピ基板が生産できるようになった。具体的には、原料にTMInとAsH3やPH3の原料ガスとH2キャリアガスを用い、成長温度600°C、圧力50Torrにて、InP基板上にInAsxP1-xの三元系混晶を成長させる。このとき、ASH3とPH3のガス流量比率を精密に変化させることで、InAsPの固相組成を変化させることができる。また、SiH4ガスをドーピングガスとして用いることにより、不純物濃度も制御でき、高抵抗から低抵抗の任意の抵抗率を有するInAsPエピタキシャル層を得ることもできる。上述したように組成勾配層を成長させる場合、一度に組成を大きく変化させると、多結晶化したり、表面が荒れてしまうことや、成長中に基板が湾曲しさらに異常成長が増長されるため、組成は成長時間とともに徐々に変化させたり、階段状に変化させる場合が多い。しかしながら、従来知られている通り、エピタキシャル層の膜厚が臨界膜厚を超えるとミスフィット転位による格子柄のクロスハッチパターンが形成される。この様子を検証するために、MOCVD法を用いて成長させたInAsPからなる組成勾配層について調べた。InP基板上にInAsxP1-xx=0.05,0.10,0.15,0.20,0.25,0.30からなる組成勾配層を成長させた場合の透過電子顕微鏡観察の例を図6に示す。図6に示すように、組成が階段状に変化するところで、不規則なミスフィット転位が観察される。こういった不規則な転位の発生具合は、用いる基板の平坦性や、成長条件等により変化し、基板面内で均一に発生させることが難しく、結果として、エピタキシャル層に残留歪みを生じたり、原子レベルの成長ステップ間隔が変化したりすることにより、成長速度に揺らぎが生じ、結果的にクロスハッチ模様が形成されると考えられる。さらに悪い場合には、局部的に歪みが緩和されず、ひび割れが生じたりすることもある。また、図7に示すように、この組成勾配層の上に、実際の受光素子に用いられるIn082Ga018As受光層及びInAs062P038窓層からなるエピタキシャル層を成長させると、表面にクロスハッチと呼ばれる表面モホロジーが強調される。初期の小さな成長ステップの乱れや欠陥は、成長膜の厚さが厚くなるにつれて大きく目立つようになり、はっきりしたクロスハッチパターンが形成されるようになる。一方で、非常に薄い組成勾配層を成長させることも可能であるが、エピタキシャル層が薄い場合には格子不整合による歪みが充分に緩和できず、そのまま基板の反りとして残留したり、モホロジーが悪化したりするなど、結晶内の歪みが残留したままでは、高品質のエピタキシャル層が形成できない。したがって、従来の技術では、層毎に臨界膜厚より厚いエピタキシャル層を形成することにより、歪みを緩和しながら、さらに厚い膜を成長することが肝要であると考えられる。このように、ひび割れや表面モホロジー劣化のない高品質のInAsP層を得るためには、InAsPからなる組成勾配層を厚く形成する必要があり、結果としてエピタキシャル成長に長時間を要し、製造コストが増大するという問題があった。本発明は、基板と格子定数が異なる半導体からなるエピタキシャル層を成長させる場合に有用で、良質で均一なエピタキシャル層を備えたエピタキシャル結晶基板を低コストで実現できる製造技術を提供することを目的とする。請求項1に記載の発明は、上記目的を達成するためになされたもので、第1化合物半導体からなり、表面にステップ-テラス構造を有する基板を用い、この基板表面に、同一テラス内で組成を変化させながら第2化合物半導体からなる組成変調層をステップフロー成長させ、前記組成変調層上に、前記第1化合物半導体と格子定数が異なる第3化合物半導体からなるエピタキシャル層を成長させることを特徴とするエピタキシャル結晶基板の製造方法である。請求項2に記載の発明は、請求項1に記載のエピタキシャル結晶基板の製造方法において、前記第2化合物半導体の格子定数が段階的に小さくなるように組成を変化させることを特徴とする。請求項3に記載の発明は、請求項2に記載のエピタキシャル結晶基板の製造方法において、前記基板は、前記第1化合物半導体と前記第3化合物半導体との格子不整合度に応じて面方位が傾斜されたオフ基板であることを特徴とする。請求項4に記載の発明は、請求項3に記載のエピタキシャル結晶基板の製造方法において、前記ステップ-テラス構造のステップが実質的に消失するまで前記組成変調層を積層形成することを特徴とする。請求項5に記載の発明は、請求項4に記載のエピタキシャル結晶基板の製造方法において、前記第1化合物半導体がInP、第2化合物半導体がInxGa1-xAs0≦x≦1、第3化合物半導体がInAsyP1-yy>0で構成されていることを特徴とする。請求項6に記載の発明は、請求項1から5のいずれか一項に記載のエピタキシャル結晶基板の製造方法において、前記組成変調層及び前記エピタキシャル層を、有機金属気相成長法により成長させることを特徴とする。以下に、本発明を完成するに至った経緯について説明する。図1は、基板上のエピタキシャル成長のメカニズムについて示す図である。簡単のため100面を基準とし、基板の面方位が100からオフ角θで傾斜している基板以下、オフ基板にIII-V族化合物半導体をエピタキシャル成長させる場合について説明する。図1に示すように、オフ基板の表面を原子レベルで見ると、ステップと呼ばれる原子又は分子1個分の段差Sとテラスと呼ばれる平坦な面Tからなる階段状のステップ-テラス構造が形成されている。例えば、参考文献JournalofCrystalGrowth1791825によると、基板を研磨加工して処理した後は、原子レベルでは荒れた表面構造になっているが、エピタキシャル成長装置内で水素やホスフィン雰囲気下で昇温し、一定時間保持することで、表面にステップ-テラス構造が現れることが示されている。このステップ-テラス構造は、基板表面におけるIII族原子の表面マイグレーションと、V族原子の表面被覆の度合いにより、エピタキシャル層に引き継がれると考えられている。ここで、表面マイグレーションとは、気相中から基板表面に到達した原子が、基板表面を拡散し、ステップの位置まで移動することである。通常、ステップ-テラス構造を有する基板表面に対してエピタキシャル成長を行うと、ステップフロー成長と呼ばれるメカニズムでエピタキシャル層が成長する。このステップフロー成長では、基板表面に到達した原子は、表面を構成する原子のポテンシャルにより拘束され、原子の種類や格子振動の影響を受けながら表面をランダムに移動することにより、最終的にテラスの位置からステップの位置へ移動する。ステップSがほぼ直線上に平行に形成されていれば、気相中から表面に到着した原子は、テラスT上を移動し、速やかにステップSまで辿り着くものと予想される。そして、ステップ端で成長が生じ、あたかもステップSが流れる様に結晶成長が進行する。ステップフロー成長によると、図1ではステップSが左から右に向けて移動することとなる。このとき、表面マイグレーション速度は、成長温度やガスの分圧、原子の種類により変化する。特に、V族原子は表面に特有の結合構造を形成するため、十分な表面被覆が必要であると考えられている。そして、III族原子が表面に到達する速度に比べて、到達した原子がステップへ辿り着くための表面マイグレーション速度が十分に速ければ、エピタキシャル層にもステップ-テラス構造が形成されることとなる。もし、表面マイグレーション速度が十分に早くなければ、テラスTの上にある別の原子と結びつき、次第にアイランドを形成し、厚く成長すると表面荒れを引き起こすことが考えられる。ステップ-テラス構造が形成されたかどうかは、原子間力顕微鏡AFM:AtomicForceMicroscopeなどで確認可能である。このようなステップフロー成長のメカニズムは非常に重要であり、表面に付着した原子は基板結晶に従って規則正しく配列されることとなる。ここで、図2に示すように、ステップSの段差高さAと、隣り合うステップSの間隔テラスTの幅Bで形成される直角三角形に着目すると、基板表面にバッファ層を斜めに成長させて1分子層相当の段差Aを埋めることができれば、このバッファ層表面では擬似的に斜辺Cに相当する格子定数すなわち基板の格子定数の1/cosθになると考えられる。そうすると、これに格子整合する半導体からなるエピタキシャル層を成長させることができることになる。なお、基板表面に形成されるテラスTの幅は基板面方位のずれオフ角で制御され、直角三角形の斜辺Cとテラスのなす角がオフ角θとなることが知られている。一方で、基板と格子定数が異なる半導体材料を用いてエピタキシャル成長を行うと、格子定数の差に伴う歪みエネルギーがエピタキシャル層に蓄積され、その歪みエネルギーが、ある転位が導入されるエネルギーの臨界値を越えるとミスフィット転位が導入されると考えられている。この歪みエネルギーは歪み量と厚さで決定される。また、ミスフィット転位が導入されるまでの間は、弾性力学的に歪んだ結晶格子となる。この歪んだ結晶は、横方向テラスの面内方向には基板と同じ格子定数を保つが、縦方向ステップの高さ方向には自由に伸張し、本来の歪みのない状態に比べ、僅かに大きな格子定数を持つことが知られている。歪み量は、縦と横の弾性係数の関係で、概算では2倍に相当する。つまり、歪みの全くない状態で格子定数が基板と1異なる材料をエピタキシャル成長させた場合には、エピタキシャル層では2程度縦方向に歪んでいると考えられる。例えば、InP基板上にInAs又はGaAsからなるエピタキシャル層を成長させる場合、InP,InAs,GaAsの格子定数は各々5.86Å,6.05Å,5.63Åなので、InPに対するInAs、GaAsの格子不整合度Δa/aは、各々3.2、-3.9となる。ここで、格子不整合度Δa/aは、Δa/a=aepi-asub/asubaepi:エピタキシャル層の格子定数asub:基板の格子定数で定義される。そして、InP基板上に形成されたInAs又はGaAsのエピタキシャル層は格子定数が縦方向には約2倍歪むため、各々7.4,-7.8歪むことになる。したがって、InP基板表面のテラス内でInAsとGaAsを並べて成長させると最大14.2の段差が形成されることになる。そうすると、InP基板表面のテラス内において、Inの組成xを段階的に変化させたInxGa1-xAs0≦x≦1からなる組成変調層を2~10層程度積層させれば、ステップに辿り着く原子がステップのエネルギー差を感じられなくなる程度まで段差を低減することが可能になる。本発明者は、上述したステップフロー成長による成長メカニズムと縦方向の歪み量に着目して、基板の格子定数より大きな格子定数の半導体をエピタキシャル成長させることを検討した。具体的には、ステップ-テラス構造を有する基板表面に、縦方向の弾性歪みによる周期的な凹凸を積極的に形成し、当初形成されていたステップ-テラス構造が緩和された表面形状とすることで、格子定数の異なるエピタキシャル層を成長させることを試みた。そして、図2における段差Aを埋める手法として、基板表面のテラス内において化合物半導体例えばInxGa1-xAsの組成を段階的に変化させた組成変調層バッファ層をエピタキシャル成長させることを発案した。また、かかる手法により、斜辺Cに相当する格子定数を有する化合物半導体からなるエピタキシャル層を良好に成長させることができることを見出し、本発明を完成した。図2で示したように、基板の面方位が100からオフ角θで傾斜している場合、基板の格子定数の1/cosθに相当する格子定数の半導体をエピタキシャル成長可能となるので、例えば、基板のオフ角θが5°のときには、この基板との格子不整合度が0.38の半導体をエピタキシャル成長可能となる。通常、エピタキシャル成長では、基板との格子不整合度は、0.1以下が好ましいとされているので、従来技術では成長できない組成の半導体をエピタキシャル成長できることになる。このように、有機金属気相成長法の特徴を活かして、品質やコストの両面において安定したエピタキシャル結晶基板の製造が可能になる。本発明によれば、基板上に、この基板と格子定数が異なる半導体からなるエピタキシャル層を成長させる場合に、格子不整合に起因してエピタキシャル層の結晶性が低下するのを防止することができるので、良質で均一なエピタキシャル層を備えたエピタキシャル結晶基板を実現できる。また、基板上に形成される組成変調層の膜厚は従来の組成勾配層に比較して格段に薄く、要する成長時間が短くなるので、低コスト化を図ることができる。以下、本発明の実施の形態を図面に基づいて説明する。本実施形態では、MOCVD法により、InP基板上にInxGa1-xAs0≦x≦1の組成変調層を形成し、その上にInAsyP1-yy=0.12のエピタキシャル層を成長させる場合について説明する。InPの格子定数が5.86Åであるのに対してInAs012P088の格子定数は5.883Åであり、格子不整合度は0.39と大きいので、InP基板上にInAs012P088を直接エピタキシャル成長させると、エピタキシャル層の結晶性が低下する。本実施形態では、InP基板上にInxGa1-xAs0≦x≦1の組成変調層を形成することで、InAs012P088からなるエピタキシャル層に、格子不整合による転位が生じて結晶性が低下するのを防止する。まず、所定の面方位例えば100から僅かにオフ角θで傾斜したInP基板を準備する。このとき、基板と、成長させる半導体の格子不整合度に応じて基板のオフ角を決定する。図3は、基板のオフ角と組成変調層により無歪みとできる格子不整合度1cosθの関係を示す説明図である。図3より、基板よりも格子定数が2大きい結晶を成長するには、オフ角が11.5°の基板を用いればよいことになる。実施形態において、InPとInAs012P088の格子不整合度は0.39なので、InP基板のオフ角θを5°とするのが望ましい。準備したInP基板をMOCVD装置内に配置し、真空中又は主に水素原子を含むガス中で加熱し、基板表面にステップ-テラス構造を形成する。次いで、InP基板表面に、同一テラス内で組成を変化させながらInxGa1-xAs0≦x≦1からなる組成変調層をステップフロー成長させる。本実施形態では、InP基板よりも格子定数が大きいInAsPを最終的にエピタキシャル成長させるので、組成変調層を構成するInxGa1-xAs0≦x≦1の格子定数が段階的に小さくなるように組成を変化させる。例えば、Inの組成xを1,0.5,0と段階的に変化させて、InAsx=1,GaInAsx=0.5,GaAsで組成変調層を構成する。つまり、格子定数が異なる複数の量子細線で1分子層が構成され、数分子層が積層されて組成変調層が構成される。具体的には、テラス幅が分子100個分の場合には、InAsを30個、InGaAsを30個、GaAsを30個、InGaAsを10個のように、合計100個が並んで1分子層を構成する。また、組成変調層の積層数厚さに相当は、ステップの段差を実質的に消失させる程度、すなわち、ステップに辿り着く原子がステップのエネルギー差を感じられなくなる程度とし、厚さで0.0043μm15分子相当を繰り返しながら成長させる。ここで、ステップの段差を効率よく埋め合わせるためには、ステップ端から格子定数の大きいInAsを成長させ、テラス終端には格子定数の小さいGaAsを成長させるのが望ましい。しかし、現実にはそのような制御は難しいので、ちょうどステップの位置に最後の10個分のInGaAsを成長させることで、ステップ端からGaAsが成長したり、テラス終端にInAsが成長したりして意図する組成変調が極端に阻害されるのを防止している。なお、InP基板と組成変調層を構成するInAs,GaInAs,GaAsとの格子不整合度は大きいが、成長させる厚さは臨界膜厚量子井戸構造では約0.005μm、17分子層相当よりも薄いため、格子不整合に起因するミスフィット転位が生じることはない。なお、成長した厚さは、臨界膜厚に近い厚さであるが、臨界厚さに等しい時に著しく転位が導入される訳ではなく、実際にはもう少し厚いところで徐々に転位が増加することがわかっている。組成変調層を成長させるときの成長モード成長条件は、組成変調層がステップフロー成長するようなものであれば、特に制限されない。例えば、組成変調層の原料ガスには、TMGa、TMIn、PH3、AsH3を用いる。組成変調層の成長時の温度は580°C、圧力は0.008MPaとする。また、組成変調層の1分子層を上述したように合計100個の分子で構成する場合、1分子層の成長に10秒かかるものとして、InAsを3秒、InGaAsを3秒、GaAsを3秒、InGaAsを1秒で成長するように原料ガスの供給量を調整する。ガスの切り替えには、マイグレーションを確実にするために所定時間例えば3秒の中断を挟むのが望ましい。次いで、組成変調層の上に、InAs012P088からなるエピタキシャル層を成長させる。組成変調層表面の格子定数は、InAs012P088の格子定数とほぼ一致するので、良質なエピタキシャル層が形成されることとなる。実際に、InAs012P088を約2μmの厚さで成長させたところ、転位の少ない良好な結晶性が確認された。[シミュレーション]図4は、InP基板上に、InxGa1-xAs0≦x≦1からなる組成変調層を形成する場合のシミュレーション結果を示す説明図である。図4では、横方向の原子並びの15-16間にステップが形成され、テラス幅が15個分以上の原子並びである場合について示している。図4では、約10層程度成長したところで、すでに1分子層程度の段差が解消され、もともとステップのあったところは、正確にあわせることが難しいものの、組成変調層表面の平均的な凹凸をみると明らかに傾斜しているようになっている。また、当初ステップがあった第15原子付近はミスフィット転位が形成されるような段差となっており、転位線形成の位置を制御できている。なお、上述したように、テラス内において引っ張りと圧縮の両方の歪みを入れることは、結晶が壊れやすくなるような印象もあるが、近年の歪みMQW成長においては、こうした引っ張りと圧縮歪みにより総歪み量を少なくする事がクロスハッチのない結晶を得る手法としてむしろ普通に用いられている。また、上記した1テラス内で組成勾配を形成する方法は、文献PMPetroffetalJCrystGrowth95260254にもあるように、以前から知られており、ある成長条件では成長可能である。ガス切替のタイミングを出来る限り正確に保つことでより適切な組成変調層を成長可能となる。これらの方法を応用することで、縦方向へ局部的に歪んだ組成変調層を得る事ができる。原子を1つずつ配置するほどの正確な組成制御は難しいが、従来技術は格子不整合度に相当するようなミスフィット転位をわざと最大限導入して異なる組成のものを成長していたことを考えると、格段にミスフィット転位が削減され、結晶性の良いものが成長できる。また、これまで組成勾配層として何層も成長していたものに比べるとほんの数分子層で組成変調層が形成されるため、成長時間を格段に短縮することができる。このように、実施形態に係るエピタキシャル結晶基板は、第1化合物半導体InPからなり、表面にステップ-テラス構造を有する基板を用い、この基板表面に、同一テラス内で組成を変化させながら第2化合物半導体InxGa1-xAsからなる組成変調層をステップフロー成長させ、この組成変調層上に第1化合物半導体と格子定数が異なる第3化合物半導体InyAs1-yPからなるエピタキシャル層を成長させることにより製造される。したがって、格子不整合に起因してエピタキシャル層の結晶性が低下するのを防止することができるので、良質で均一なエピタキシャル層を備えたエピタキシャル結晶基板が実現される。また、基板上に形成される組成変調層の膜厚は従来の組成勾配層に比較して格段に薄く例えば1μm以下、要する成長時間が短くなるので、低コスト化を図ることができる。また、InAs012P088からなる良質なエピタキシャル層の上に格子定数が5.88ÅのInxGa1-xAsx=0.60からなるエピタキシャル層を成長させれば、長波長帯λ=1.85μmのちょうど空気中の水分吸収帯域に対応する半導体デバイスに好適なエピタキシャル結晶基板を実現できる。さらには、組成変調層に導入される転位箇所を制御できるので、良好なモホロジーを有するエピタキシャル層となるとともに、成長中に飛来する異物を低減できることから、半導体デバイスの製造プロセスにおいて平坦な表面が要求されるホトリソグラフィの問題が低減される。以上、本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で変更可能である。上記実施形態では、図2のように縦方向への歪みを利用して原子ステップによる段差をなくする、すなわち基板のオフ角を小さくする場合について示したが、逆に、組成変調層を構成する化合物半導体の格子定数が段階的に大きくなるように組成を変化させることで、オフ角を大きくすることも考えられる図5参照。これにより、デバイス毎に異なるオフ角をもつ基板を準備しなくても、組成変調層により最終的に成長させるエピタキシャル層の面方位を制御することが可能となる。また、基板表面の1テラス内において、格子定数が大小大小、または小大小大となる半導体を成長できれば、ステップ間隔を半分にするような傾斜成長も可能と予想される。このような方法を単独で、または組み合わせることで、基板面方位の選び方による制約条件を緩和することが可能となる。また、上記実施形態では、InP基板上にInAsPをエピタキシャル成長させたエピタキシャル結晶基板について説明したが、Si基板上にGaAsやInPをエピタキシャル成長させる場合など、基板上に、格子定数が異なる半導体からなるエピタキシャル層を成長させる場合に本発明を適用できる。この場合、組成変調層の構成は、エピタキシャル層の結晶性を低下させない範囲で適宜選択されることとなる。今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。"