"グロープラグへと電力を供給するための電源装置、及び、前記グロープラグ間に配置される通電用FETを備え、前記通電用FETのゲートに入力される通電信号に基づいて、前記グロープラグへの通電非通電が切り替えられるグロープラグの通電制御装置であって、前記グロープラグ及び前記電源装置間の通電経路を流れる電流に基づき、前記通電経路の短絡を検知する短絡検知部と、前記電源装置及び前記通電用FET間に直列接続され、前記通電用FETよりも耐性が高い高耐性FETと、前記高耐性FETのゲート電圧を変更可能な電圧変更部とを備え、前記短絡検知部により前記通電経路の短絡が検知された際に、前記電圧変更部により、前記高耐性FETのゲート電圧を低減させることで、前記高耐性FETのオン抵抗を増大させることを特徴とするグロープラグの通電制御装置。前記高耐性FETにゲート電圧を付与するゲート電圧付与部を備え、前記短絡検知部には、前記高耐性FETの両端電圧に基づく検知結果出力を出力するオペアンプが設けられ、前記電圧変更部には、前記ゲート電圧付与部の出力端子に接続されるとともに、前記検知結果出力に基づいて動作する半導体スイッチが設けられ、前記検知結果出力に基づいて前記半導体スイッチを動作させ、前記ゲート電圧付与部から前記高耐性FETへのゲート電圧を低減させることで、前記高耐性FETのオン抵抗を増大させることを特徴とする請求項1に記載のグロープラグの通電制御装置。ところが、このような技術においては、ノイズ等の影響に伴う誤作動を防止するために、即座に通電用FETをオフにすることはされず、ASICやマイコン等の制御部にて、検出された短絡や過電流が誤検出ではないことを確認する処理が行われ、誤検出でないことが判断されると通電用FETをオフとする処理が行われる。このように短絡が実際に発生してから通電用FETをオフとするまでにある程度の時間を要するため、短絡発生から通電用FETのオフまでに若干の遅延時間が生じる。そのため、遅延時間の間に大電流が流れることで、通電用FETが故障してしまうおそれがある。また、短絡時において、短絡発生に対応して通電用FETがオフとされると、ハーネス等の回路上のコイル成分によって逆起電圧が生じてしまい、非常に大きな電圧が通電用FETに加わってしまうおそれがある。その結果、通電用FETに対して、短絡に伴う大電流とともに大電圧が加わることとなり、通電用FETに対して、そのエネルギー耐量を上回る非常に大きなエネルギーが瞬間的に加わってしまい、通電用FETに故障が生じてしまうおそれがある。本発明は、上記事情を鑑みてなされたものであり、その目的は、短絡時においては、通電用FETに対して大電流が流れてしまうことを抑制し、通電用FETの故障をより確実に防止することができるグロープラグの通電制御装置を提供することにある。以下、上記目的を解決するのに適した各構成につき、項分けして説明する。なお、必要に応じて対応する構成に特有の作用効果を付記する。構成1.本構成のグロープラグの通電制御装置は、グロープラグへと電力を供給するための電源装置、及び、前記グロープラグ間に配置される通電用FETを備え、前記通電用FETのゲートに入力される通電信号に基づいて、前記グロープラグへの通電非通電が切り替えられるグロープラグの通電制御装置であって、前記グロープラグ及び前記電源装置間の通電経路を流れる電流に基づき、前記通電経路の短絡を検知する短絡検知部と、前記電源装置及び前記通電用FET間に直列接続され、前記通電用FETよりも耐性が高い高耐性FETと、前記高耐性FETのゲート電圧を変更可能な電圧変更部とを備え、前記短絡検知部により前記通電経路の短絡が検知された際に、前記電圧変更部により、前記高耐性FETのゲート電圧を低減させることで、前記高耐性FETのオン抵抗を増大させることを特徴とする。尚、FETの耐性が高いとあるのは、FETのドレイン-ソース間に流せる許容電流が大きく、短絡により大電流が流れた際に、FETの故障がより生じにくいことを意味する。具体的には、FETのオン抵抗が極めて低く、アバランシェ耐性が大きいFETを指す。尚、アバランシェ耐性が大きいほど、FETのドレイン-ソース間の電圧がその定格電圧を超えてから、FETのブレイクダウン領域まで達してFETが破壊されるまで余裕度が大きく、一般に短絡時の瞬間的な大電流に対する耐性が高い傾向にある。また、高耐性FETは、通電用FETよりも短絡により流れる大電流に対する耐性が高い。従って、高耐性FETの故障をより確実に防止することができる。また、高耐性FETのゲート電圧を低減させるとあるのは、より正確には、高耐性FETのソース-ゲート間の電圧電位差を低減させることをいう。上記構成1によれば、通電経路の短絡が検知された際に、高耐性FETのゲート電圧が低減されることで、高耐性FETのオン抵抗が増大させられる。従って、短絡に伴い通電用FETに流れる電流を小さくすることができる。また、通電用FETのオンオフの切替に伴い通電用FETに加わるエネルギーを低減させることができる。その結果、通電用FETの故障をより確実に防止することができる。尚、通電用FETの保護の観点では高耐性FETによって電流を小さくする際、極限まで小さく、つまり究極的にはゼロとすることも可能である。通電用FETをオフにするにあたって、通電用FETに加わるエネルギー生じる逆起電圧と当該小さくされた電流の積を小さくすることで、通電用FETの保護が可能となるためである。ところで本発明は、複数の気筒を有する多気筒のディーゼルエンジンのそれぞれの気筒に装着されるグロープラグの制御に用いることも可能である尚、この場合、通電用FETは各グロープラグに対応して複数設けられる。この際には、短絡が生じたライン配線に接続された通電用FET便宜的に短絡ラインFETというをオフとするとき、高耐性FETにおいて電流をゼロとすることなく、電流を小さく絞るに留めておくことが有用である。すなわち、電流をゼロとすれば、オフとされる短絡ラインFETの保護は可能であるが、その一方で、短絡が生じていない正常なラインに接続されたグロープラグへの通電もカットされ、通電が再開されるまでは正常なラインのグロープラグでの発熱が維持されなくなってしまう。そこで、短絡ラインFETをオフとする際に、当該FETが故障しない程度に電流を絞ることで、正常なラインにおけるグロープラグの発熱を維持しつつ、短絡ラインFETを破損させることなくオフとすることが可能となる。尚、何らかの理由により通電用FETがオン状態のまま故障してしまった場合には、通電用FETが連続通電されることとなってしまうため、通電用FETが過熱され、最悪の場合通電制御装置が発火するおそれがある。そこで、通電用FETの故障時には高耐性FETをオフとすることで、通電用FETへの通電を停止し、通電用FETの過熱を防止する機能いわゆるフェールセーフ機能を設けることとしてもよい。構成2.本構成のグロープラグの通電制御装置は、上記構成1において、前記高耐性FETにゲート電圧を付与するゲート電圧付与部を備え、前記短絡検知部には、前記高耐性FETの両端電圧に基づく検知結果出力を出力するオペアンプが設けられ、前記電圧変更部には、前記ゲート電圧付与部の出力端子に接続されるとともに、前記検知結果出力に基づいて動作する半導体スイッチが設けられ、前記検知結果出力に基づいて前記半導体スイッチを動作させ、前記ゲート電圧付与部から前記高耐性FETへのゲート電圧を低減させることで、前記高耐性FETのオン抵抗を増大させることを特徴とする。上記構成2によれば、通電経路の電流に対応する高耐性FETの両端電圧に基づいて、オペアンプにより検知結果信号短絡又は非短絡を示す信号が出力され、当該検知結果信号に基づいて半導体スイッチを動作させることで、高耐性FETのオン抵抗が増大させられる。すなわち、高耐性FETのオン抵抗を増大させる処理は、IC等の処理装置を介することなく、オペアンプの出力により半導体スイッチが切り替わることのみで実現されている。従って、通電経路の短絡発生から瞬時に高耐性FETのオン抵抗を増大させることができ、短絡に伴う大電流が通電用FETに流れてしまう時間を極めて短いものとすることができる。そのため、大電流の流入による通電用FETの故障をより確実に防止することができる。さらに、短絡発生後、通電用FETにおいてオンオフの切替が行われる前の段階で、通電用FETへと流れる電流をより確実に低減させることができる。その結果、オンオフの切替に伴い通電用FETに対して大きなエネルギーが加わってしまうことを一層確実に防止でき、通電用FETの故障防止効果をより高めることができる。以下に、一実施形態について図面を参照しつつ説明する。通電制御装置としてのグロー制御装置GCU21は、グロープラグ1の通電を制御し、自動車のディーゼルエンジン以下、エンジンと称すENの始動補助及び駆動安定性の向上等のために用いられるものである。まず、GCU21の説明に先立って、GCU21によって制御されるグロープラグ1の概略構成を説明する。図1a,bに示すように、グロープラグ1は、筒状のハウジング2と、ハウジング2に装着されたシースヒータ3とを備えている。ハウジング2は、軸線CL1方向に貫通する軸孔4を有するとともに、その外周面には、エンジンENへの取付用のねじ部5と、トルクレンチ等の工具を係合させるための断面六角形状の工具係合部6とが形成されている。シースヒータ3は、チューブ7と中軸8とが軸線CL1方向に一体化されて構成されている。チューブ7は、鉄Fe又はニッケルNiを主成分とする先端部が閉じた筒状チューブであり、チューブ7の後端は、中軸8との間で環状ゴム16により封止されている。加えて、チューブ7の内側には、チューブ7先端に接合される発熱コイル9と、発熱コイル9の後端に直列接続された制御コイル10とが酸化マグネシウムMgO粉末等の絶縁粉末11とともに封入されている。発熱コイル9は、例えば、Fe-クロムCr-アルミニウムAl系合金からなる抵抗発熱線により構成されている。一方で、制御コイル10は、例えばNiを主成分とする抵抗発熱線により構成されており、自身の温度上昇に伴い抵抗値が増大するものである。発熱コイル9や制御コイル10の発熱により、制御コイル10の抵抗値が増大した際には、発熱コイル9に対する印加電圧が減少し、その結果、発熱コイル9の過昇温が防止される。尚、制御コイル10を設けることなく、発熱コイル9の後端を中軸8に直接接続してもよい。加えて、チューブ7には、スウェージング加工等によって、その先端部に発熱コイル9等を収容する小径部7aが形成されるとともに、その後端側において小径部7aよりも径の大きな大径部7bが形成されている。そして、この大径部7bが、ハウジング2の軸孔4に形成された小径部4aに対し圧入接合されることにより、チューブ7がハウジング2の先端より突出した状態で保持されている。中軸8は、自身の先端がチューブ7内に挿入され、制御コイル10の後端に接続されるとともに、ハウジング2の軸孔4に挿通されている。中軸8の後端はハウジング2の後端から突出しており、ハウジング2の後端部においては、ゴム等からなるOリング12、樹脂製の絶縁ブッシュ13、絶縁ブッシュ13の脱落を防止するための押さえリング14、及び、通電用のケーブル接続用のナット15が先端側からこの順序で中軸8に嵌め込まれた構造となっている。次に、本発明の特徴であるグロー制御装置GCU21について説明する。図2は、グロープラグ1への通電制御を行うGCU21等の概略構成を示すブロック図である。尚、図2では、グロープラグ1を3つ示しているが、実際にはエンジンENの各気筒に対応してグロープラグ1が設けられており、所定の電圧例えば、12Vを出力する電源装置VAから各グロープラグ1に対して分岐点DPを介して電力が供給される。また、各グロープラグ1に対応して後述する通電用FET51がそれぞれ設けられている。GCU21は、電源装置VAから供給される電力によって動作するものであり、自動車の電子制御装置ECU91と、所定の通信手段例えば、CAN等を介して接続されている。また、GCU21は、高耐性FET電界効果トランジスタ31と、制御部本実施形態では、ASIC41と、通電用FET51と、短絡検知部61と、電圧変更部71と、故障処理部81とを備えている。高耐性FET31は、電源装置VAとグロープラグ1との間を電気的に接続する通電経路ECに介在されている。具体的には、高耐性FET31は、電源装置VA及び通電用FET51の間に直列接続され、そのソースが通電用FET51に接続され、そのドレインが電源装置VAに接続されている。本実施形態において、高耐性FET31は、NチャンネルMOSFETにより構成されており、電源装置VAから各グロープラグ1へと供給される電力の分岐点DPと、電源装置VAとの間に1つだけ設けられている。また、故障処理部81による後述のフェールセーフ処理がなされる場合を除いて、高耐性FET31のゲートには、後述するチャージポンプ回路43からゲート電圧が付与されており、前記フェールセーフ処理が行われる場合を除いて、高耐性FET31はオンとされている。尚、本実施形態において、高耐性FET31は、そのアバランシェ耐性が各通電用FET51のアバランシェ耐性よりも大きなものであり、通電用FET51よりも短絡時の瞬間的な大電流に対する耐性の高いものとされている。また、高耐性FET31は、そのゲートに対して十分な電圧が印加されたときに、そのオン抵抗が非常に小さくなるもの例えば、数mΩ程度であり、グロープラグ1への通電時におけるエネルギーの損失抑制が図られている。尚、高耐性FETとしては、実際に短絡が生じた事態を模擬した条件でFETにかかる電圧×電流×時間が、データシート上のアバランシェエネルギーを超えないものを選定することができる。高耐性FETの一例としては、25°Cにおいて電流40Aのときのアバランシェエネルギーが500mJ以上のものを挙げることができる。但し、高耐性FETは、構成される回路に対応して適宜変更可能であり、上述した高耐性FETの選定基準も一例である。制御部41は、電源装置VAからグロープラグ1に対する通電を制御するものであり、通電用FET51のゲートに対してグロープラグ1への通電非通電を切り替えるための通電信号を出力する通電信号出力部42と、電圧の昇圧機能を備えるチャージポンプ回路CP回路43と、故障診断部44と、故障信号出力部45とを備えている。通電信号出力部42は、ECU91によって制御されており、通電用FET51のゲートに対して接続されている。また、通電信号出力部42は、電源装置VAからグロープラグ1へと通電するタイミングを表す矩形状の信号PWM信号を、通電用FET51のゲートに出力する。具体的には、電源装置VAからグロープラグ1へと通電させる場合、High信号を通電用FET51に対して出力する。一方で、電源装置VAからグロープラグ1への通電を停止させる場合には、Low信号を通電用FET51に出力する。尚、通電信号出力部62はチャージポンプ回路63と接続されており、通電信号出力部62から出力される信号は、チャージポンプ回路63により昇圧されたものとなっている。チャージポンプ回路43は、抵抗74,75を介して高耐性FET31のゲートに接続されており、所定の高電圧例えば、電源装置VAの出力電圧10Vを高耐性FET31のゲートへと付与するすなわち、チャージポンプ回路43が、本発明のゲート電圧付与部に相当する。故障診断部44は、制御部41に入力される各通電用FET51の両端電圧電位差に基づいて、通電用FET51が正常であるか否かを判定し、その判定結果を故障信号出力部45に送る。例えば、故障診断部44は、通電用FET51がオフとされるタイミングであるときに、通電用FET51の両端電圧が比較的大きいときつまり、オフタイミングであるにも関わらず通電されているときには、通電用FET51がオン状態のまま故障していると判定し、その判定結果を故障信号出力部45に送る。故障信号出力部45は、故障診断部44による判定結果に基づいて、通電用FET51の正常又は故障を示す判定信号を故障処理部81に対して出力する。具体的には、通常時通電用FET51が正常であるときには、判定信号としてLow信号0Vを故障処理部81に出力しており、故障診断部44により通電用FET51の故障と判定されたときに、判定信号としてHigh信号電源装置VAの出力電圧を故障処理部81に出力する。また、制御部41は、各通電用FET51の両端電圧に基づいて各通電用FET51から各グロープラグ1の発熱コイル9までの間の通電経路の短絡を検出したときに例えば、入力電圧が予め設定された所定の閾値を超えたときに、通電信号出力部42から、短絡の発生した通電経路に位置する通電用FET51へと出力される通電信号をLow信号に切替え、短絡発生経路上の通電用FET51をオフとする機能を備えている。当該機能により、短絡時における通電用FET51の故障防止が図られている。尚、ノイズによる誤作動を防止するために、通電経路の短絡であると考えられる状態がある程度の時間継続したときに例えば、入力電圧が前記閾値をある程度の時間に亘って継続して超えているときに、通電用FET51をオフとする処理が行われるように構成されている。そのため、通電経路において短絡が発生してから通電用FET51が実際にオフとされるまでには、若干例えば、数百μs程度の遅延時間が生じることとなっている。通電用FET51は、各グロープラグ1に対してそれぞれ設けられており、それぞれ並列に接続されている。また、通電用FET51は、そのソースがグロープラグ1に接続され、そのドレインが高耐性FET31のソースに接続されている。本実施形態では、通電用FET51として、NチャンネルMOSFETが用いられており、通電用FET51は、通電信号出力部42からHigh信号が入力されてオンとなったときに、そのオン抵抗が非常に小さい例えば、数mΩとものとされている。尚、通電経路ECの短絡時に、通電用FET51への通電を停止させるために、通電用FET51として過電流保護機能を内蔵したIPSインテリジェントパワースイッチを用いることも考えられるが、本実施形態では、コストの削減を図るべく、過電流保護機能を持たない通常のFETが通電用FET51として用いられている。短絡検知部61は、通電経路ECにおける短絡を検知するものであり、オペアンプ62を備えている。オペアンプ62は、通電経路ECを流れる電流に対応する高耐性FET31の両端電圧を増幅して、その増幅した電圧を検知結果出力として抵抗63を介して電圧変更部71に入力する。具体的には、短絡検知部61は、通電経路ECで短絡が生じていない場合に、検知結果出力として比較的低い電圧を出力する。一方で、通電経路ECで短絡が生じている場合に、短絡検知部61は、検知結果出力として比較的大きな電圧を出力する。電圧変更部71は、高耐性FET31のゲート電圧を変更するものであり、ツェナーダイオード72と、半導体スイッチとしてトランジスタ73とを備えている。ツェナーダイオード72は、そのアノードが高耐性FET31と分岐点DPとの間に接続され、そのカソードがトランジスタ73のコレクタに接続されている。トランジスタ73は、そのエミッタがチャージポンプ回路43から高耐性FET31に対してゲート電圧を付与するための経路に接続されている。また、トランジスタ73のベースは、オペアンプ62の出力端子が接続されており、オペアンプ62からの出力に基づいてトランジスタ73のオンオフが切替えられる。具体的には、通電経路ECが正常であるとき非短絡時には、オペアンプ62からの出力電圧は低電圧であるため、トランジスタ73はオフとされる。従って、チャージポンプ回路43からの出力電圧が、高耐性FET31のゲートに対してそのまま付与される。一方で、通電経路ECが短絡しているときには、オペアンプ62からの出力電圧は高電圧であるため、トランジスタ73がオンとされる。そのため、チャージポンプ回路43と高耐性FET31のゲートとの間の経路が、ツェナーダイオード72を介して通電経路ECに接続されることとなり、その結果、高耐性FET31のゲート電圧が低減される。すなわち、短絡検知部61により通電経路ECの短絡が検知された際には、電圧変更部71により、高耐性FET31のゲート電圧が低減され、その結果、高耐性FET31のオン抵抗が増大させられるようになっている。尚、トランジスタ73がオンとされ、高耐性FET31へのゲート電圧が低減されたとき、そのゲート電圧は、高耐性FET31をオンとするために必要な電圧高耐性FET31の最低動作電圧よりも大きく、正常非短絡時のゲート電圧よりも小さなものとなっている。故障処理部81は、通電用FET51の故障時において、高耐性FET31をオンからオフへと切替えるものであり、閾値出力用電源82と、コンパレータ83と、トランジスタ84とを備えている。閾値出力用電源82は、電源装置VAにより構成されており、電源装置VAと同様の出力電圧を出力する。閾値出力用電源82から出力された電圧は抵抗85,86により分圧され、その結果、予め設定された所定値例えば、抵抗85,86が同じ抵抗値を有するとき、電源装置VAの出力電圧/2Vの閾値電圧がコンパレータ83に入力される。コンパレータ83は、一方の入力端子が故障信号出力部45の出力端子と接続され、他方の入力端子が閾値出力用電源82に接続されている。そして、コンパレータ83は、その出力端子が抵抗87を介してトランジスタ84のベースに接続されており、故障信号出力部45からの出力電圧と閾値出力用電源82から入力された閾値電圧とを比較して、比較した結果に対する信号をトランジスタ84のベースに対して入力する。トランジスタ84は、そのコレクタがチャージポンプ回路43及び高耐性FET31のゲート間に接続されるとともに、そのエミッタが接地されている。通電用FET51が正常であるときには、故障信号出力部45からLow信号0Vが出力されるため、コンパレータ83からの出力信号はLow信号となり、トランジスタ84はオフとされる。一方で、通電用FET51に故障が生じているときには、故障信号出力部45からHigh信号電源装置VAの出力電圧が出力されるため、コンパレータ83からの出力信号はHigh信号となり、トランジスタ84はオンとされる。トランジスタ84がオンとされると、高耐性FET31のゲートが接地されることとなるため、高耐性FET31がオフとなり、ひいては各通電用FET51に対する通電が停止される。すなわち、故障対応部81は、通電用FET51の故障を検知した際に、高耐性FET31をオフとし、通電用FET51への通電を停止するフェールセーフ機能を実現するものである。次いで、上述したGCU21の動作について説明する。まず、通電経路ECが正常であるとき非短絡時には、高耐性FET31のゲートに対して、チャージポンプ回路43からの出力電圧がそのまま付与され、高耐性FET31は抵抗が非常に小さい状態でオンとされている。この状態において、通電経路ECに短絡が生じたときには、オペアンプ62からの出力電圧が増大し、トランジスタ73がオンとなる。これにより、高耐性FET31のゲート電圧が低減され、高耐性FET31のオン抵抗が増大させられる。その結果、各通電用FET51を流れる電流が低減される。そして、短絡発生から若干の遅延時間が経過した後、制御部41により、短絡が発生した通電経路に位置する通電用FET51がオフとされる。このとき、各通電用FET51に流れる電流は既に小さなものとなっているため、オンからオフへの切替に伴い通電用FET51に大きなエネルギーが加わってしまうことが防止される。通電用FET51をオフとすることにより、高耐性FET31の両端電圧が正常時の数値に戻れば、オペアンプ62からの出力電圧が低減する。これにより、トランジスタ73がオフとされ、高耐性FET31のオン抵抗が正常時の数値に戻される。つまり、高耐性FET31のオン抵抗を増大させる措置は、一時的に行われるように構成されており、グロープラグ1への投入電力が長期間に亘って低下してしまうという事態が生じないようにされている。一方で、何らかの理由により通電用FET51に故障が生じてしまった場合には、故障処理部81によるフェールセーフ処理が行われることで、高耐性FET31がオフとされ、その結果、各通電用FET51への通電が停止される。以上詳述したように、本実施形態によれば、通電経路ECの短絡が検知された際に、高耐性FET31のゲート電圧が低減されることで、高耐性FET31のオン抵抗が増大させられる。従って、短絡に伴い通電用FET51に流れる電流を小さくすることができる。また、通電用FET51のオンオフの切替に伴い通電用FET51に加わるエネルギーを低減させることができる。その結果、通電用FET51の故障をより確実に防止することができる。特に本実施形態においては、高耐性FET31のオン抵抗を増大させる処理は、オペアンプ62の出力によりトランジスタ73が切り替わることのみで実現されているため、短絡発生から瞬時に高耐性FET31のオン抵抗を増大させることができる。そのため、短絡に伴う大電流が通電用FET51に流れてしまう時間を極めて短いものとすることができ、通電用FET51の故障を効果的に防止することができる。また、短絡発生時に、高耐性FET31はオフとされることなく、高耐性FET31により電流が絞られるように構成されている。従って、短絡が発生した通電経路上の通電用FET51をオフとする際に、当該通電用FET51の破損を防止しつつ、短絡が生じていない正常な通電経路に接続されたグロープラグ1の発熱を維持することができる。加えて、高耐性FET31は、通電用FET51よりも短絡により流れる大電流に対する耐性が高い。従って、高耐性FET31の故障をより確実に防止することができる。加えて、通電用FET51が万が一故障してしまったとしても、その場合には、故障処理部81等により高耐性FET31がオフとされることで、通電用FET51への通電が停止される。従って、通電用FET51がオン状態のままで故障してしまったとき等において、通電用FET51の連続通電を防止でき、その過熱をより確実に防止することができる。尚、上記実施形態の記載内容に限定されず、例えば次のように実施してもよい。勿論、以下において例示しない他の応用例、変更例も当然可能である。a上記実施形態では、高耐性FET31としてNチャンネルのFETが用いられているが、PチャンネルのFETを用いることとしてもよい。この場合には、図3に示すように、通電経路ECが正常であるとき非短絡時には、高耐性FET101のゲートが接地されつまり、ゲート電圧付与部は接地部となる、通電経路ECに短絡が生じたときに、トランジスタ102をオンとすることで、高耐性FET101のゲート電圧を低減させることとしてもよい。また、高耐性FET101としてPチャンネルのFETを用いる場合のフェールセーフ機能は、通電用FET51に故障が生じた際に故障処理部103のトランジスタ104がオフとされ、高耐性FET101のゲートが電源装置VAと接続されることで、高耐性FET101をオフとする構成により実現することができる。b上記実施形態では、半導体スイッチとしてトランジスタ73が用いられているが、半導体スイッチとして、例えば、FETを用いることとしてもよい。c上記実施形態において、GCU21は、発熱コイル9を有するグロープラグ1メタルグロープラグの通電を制御するように構成されているが、GCU21による制御の対象は、これに限定されるものではない。例えば、各部材の寸法やコイルの組成等は、GCU21で制御しやすいものに適宜変更可能である。また、グロープラグとしてもメタルグロープラグに限定されるものではない。従って、GCU21が、セラミックヒータを有するセラミックグロープラグの通電を制御するように構成することとしてもよい。d上記実施形態では、GCU21及びECU91が個別に設けられているが、ECU91が、前記GCU21の機能を有するように構成し、ECU91の有するGCUの機能によりグロープラグ1の通電制御を行うこととしてもよい。e上記実施形態では、制御部41がASICにより構成されているが、制御部41をマイクロコンピュータマイコンにより構成することとしてもよい。また、この場合には、マイコンの外部にチャージポンプ回路を設けることとしてもよい。尚、通電用FET51をPチャンネルFETにより構成する場合には、チャージポンプ回路を設けなくてもよい。"