"グラフィックス処理を行うための集積回路装置であって,第1の集積回路1と,第2の集積回路2と,前記第1の集積回路1と前記第2の集積回路2を接続する通信用バス4と,前記第1の集積回路1の演算結果を前記第2の集積回路2に出力するための入出力用バス5を含み,前記第1の集積回路1は,第1の中央処理部11と,画像データが入力される第1の入力インターフェイス12と,前記第1の中央処理部11の制御に基づき,前記通信用バス4を介して,前記第1の入力インターフェイス12に入力された前記画像データの一部を,前記第2の集積回路2へ転送する第1の通信インターフェイス13と,前記第1の中央処理部11の制御に基づいて,前記画像データを画像処理する第1の画像エンジン14と,前記第1の画像エンジン14により画像処理された第1の処理画像データを,前記入出力用バス5を介して,前記第2の集積回路2へ出力する第1の出力インターフェイス15と,を具備し,前記第2の集積回路2は,前記通信用バス4を介して,前記第1の集積回路1から転送された前記画像データの一部を受け取る第2の通信インターフェイス23と,前記第2の通信インターフェイス23により受け取った前記画像データの一部を,前記第1の中央処理部11の制御に基づいて,画像処理する第2の画像エンジン24と,前記入出力用バス5を介して,前記第1の集積回路1から出力された前記第1の処理画像データが入力される第2の入力インターフェイス22と,前記第2の入力インターフェイス22に入力された前記第1の処理画像データと,前記第2の画像エンジン24が画像処理した第2の処理画像データを,統合し,出力する第2の出力インターフェイス25と,を具備する集積回路装置。前記第1の集積回路1は,第1のシステムメモリ10に接続されており,前記第1の入力インターフェイス12に入力された前記画像データは,前記第1の中央処理部11の制御に基づき,前記第1のシステムメモリ10に展開され,前記第1の画像エンジン14において画像処理され,前記第2の集積回路2は,第2のシステムメモリ20に接続されており,前記第2の通信インターフェイス23により受け取った前記画像データの一部は,前記第1の中央処理部11の制御に基づき,前記第2のシステムメモリ20に展開され,前記第2の画像エンジン24において画像処理される請求項1に記載の集積回路装置。前記第1の集積回路1と前記第2の集積回路2において,割り込み処理を行うための割り込み用バス6をさらに含む請求項1又は請求項2に記載の集積回路装置。グラフィックス処理を行うための集積回路装置であって,第1の集積回路1と,第2の集積回路2と,第3の集積回路3と,前記第1の集積回路1を,前記第2の集積回路2及び前記第3の集積回路3に接続する通信用バス4と,前記第1の集積回路1の演算結果を前記第2の集積回路2に出力するための第1の入出力用バス5aと,前記第2の集積回路2の演算結果を前記第3の集積回路3に出力するための第2の入出力用バス5bと,を含み,前記第1の集積回路1は,第1の中央処理部11と,画像データが入力される第1の入力インターフェイス12と,前記第1の中央処理部11の制御に基づき,前記通信用バス4を介して,前記第1の入力インターフェイス12に入力された前記画像データの一部を,前記第2の集積回路2及び前記第3の集積回路3へ転送する第1の通信インターフェイス13と,前記第1の中央処理部11の制御に基づいて,前記画像データを画像処理する第1の画像エンジン14と,前記第1の画像エンジン14により画像処理された第1の処理画像データを,前記第1の入出力用バス5aを介して,前記第2の集積回路2へ出力する第1の出力インターフェイス15と,を具備し,前記第2の集積回路2は,前記通信用バス4を介して,前記第1の集積回路1から転送された前記画像データの一部を受け取る第2の通信インターフェイス23と,前記第2の通信インターフェイス23が受け取った前記画像データの一部を,前記第1の中央処理部11の制御に基づいて,画像処理する第2の画像エンジン24と,前記第1の入出力用バス5aを介して,前記第1の集積回路1から出力された前記第1の処理画像データが入力される第2の入力インターフェイス22と,前記第2の入力インターフェイス22に入力された前記第1の処理画像データと,前記第2の画像エンジン24が画像処理した第2の処理画像データを統合し,統合データを,前記第2の入出力バス5bを介して,前記第3の集積回路へ出力する第2の出力インターフェイス25と,を具備し,前記第3の集積回路3は,前記通信用バス4を介して,前記第1の集積回路1から転送された前記画像データの一部を受け取る第3の通信インターフェイス33と,前記第3の通信インターフェイス33が受け取った前記画像データの一部を,前記第1の中央処理部11の制御に基づいて,画像処理する第3の画像エンジン34と,前記第2の入出力用バス5bを介して,前記第2の集積回路2から出力された前記統合データが入力される第3の入力インターフェイス32と,前記第3の入力インターフェイス32に入力された前記統合データと,前記第3の画像エンジン34が画像処理した第3の処理画像データを,統合し,出力する第3の出力インターフェイス35と,を具備する集積回路装置。請求項1から請求項4のいずれかに記載の集積回路装置を実装したコンピュータ。請求項1から請求項4のいずれかに記載の集積回路装置を実装したゲーム機。上記した特許文献1及び特許文献2に開示された技術のように,複数のグラフィックスチップを設けることで,基本的には,設置したグラフィックスチップの数に応じて,グラフィックス処理性能を向上させることが可能である。しかしながら,従来の発明においては,一定の目標性能を得られるように回路が構築されたものであるため,一度組み上げた回路に対してグラフィックスチップを追加したり,組み上げた回路からグラフィックスチップを取り外すことが困難であった。このため,変化する目標性能に応じて,回路のグラフィックス処理性能をスケーラブルに調整することはできなかった。すなわち,例えば,目標とする描画性能や動画静止画デコード性能が高い場合には,回路規模を大きくすることによりその目標性能を満たすことができるものの,一旦製作した回路規模を縮小することは困難であることから,それほど高い性能を必要としない画像処理を行う場合に,組み上げた回路規模が冗長なものとなってしまっていた。また,例えば,図6に示したような独立した集積回路を2つ以上設け,それぞれについてシステムを構築することにより,グラフィックス処理性能を向上させることも理論上は可能である。しかし,同一のシステムをパラレルに組み上げると,それぞれの集積回路について周辺デバイス等を備えることが必要となるため,製造におけるシステムコストが肥大化することとなる。このため,現在では,画像処理システムにおけるグラフィックス処理性能をスケーラブルに拡張又は縮小することができ,目標とする処理性能に応じて,最適なシステムを構築することのできる技術が求められている。そこで,本発明の発明者は,上記の従来発明の問題点を解決する手段について鋭意検討した結果,目標性能に応じた数だけ集積回路を実装し,これらをカスケード接続することにより,グラフィックス処理性能をスケーラブルに拡張又は縮小することのできる集積回路装置を得ることができるという知見を得た。そして,本発明者は,上記知見に基づけば,従来技術の課題を解決できることに想到し,本発明を完成させた。具体的に本発明は,以下の構成を有する。本発明は,グラフィックス処理を行うための集積回路装置に関するものである。本発明の集積回路装置は,第1の集積回路1と,第2の集積回路2と,第1の集積回路1と第2の集積回路2を接続する通信用バス4と,第1の集積回路1の演算結果を第2の集積回路2に出力するための入出力用バス5を含む。ここで,第1の集積回路1は,第1の中央処理部11と,画像データが入力される第1の入力インターフェイス12と,第1の中央処理部11の制御に基づき,通信用バス4を介して,第1の入力インターフェイス12に入力された前記画像データの一部を,第2の集積回路2へ転送する第1の通信インターフェイス13と,第1の中央処理部11の制御に基づいて,画像データを画像処理する第1の画像エンジン14と,第1の画像エンジン14により画像処理された第1の処理画像データを,入出力用バス5を介して,第2の集積回路2へ出力する第1の出力インターフェイス15と,を具備する。また,第2の集積回路2は,通信用バス4を介して,第1の集積回路1から転送された画像データの一部を受け取る第2の通信インターフェイス23と,第2の通信インターフェイス23が受け取った画像データの一部を,第1の中央処理部11の制御に基づいて,画像処理する第2の画像エンジン24と,入出力用バス5を介して,第1の集積回路1から出力された第1の処理画像データが入力される第2の入力インターフェイスと22,第2の入力インターフェイス22に入力された第1の処理画像データと,第2の画像エンジン24が画像処理した第2の処理画像データを,統合し,出力する第2の出力インターフェイス25と,を具備する。本発明では,上記構成のように,第1の集積回路1と第2の集積回路2とを接続する。第1の集積回路1と第2の集積回路2は,基本的に,同一のグラフィックス処理性能を有し,回路構成も同一であるため,両者を接続することにより,通常の2倍のグラフィックス処理性能を得ることができる。また,第1の集積回路1と第2の集積回路2を接続するインターフェイス通信用バス4と入出力用バス5取り外すことにより,目標性能に応じて,グラフィックス処理性能をスケーラブルに拡張又は縮小することができる。また,上記構成のように,第1の集積回路1と第2の集積回路2を接続することにより,周辺デバイス例えばCGROM等を共有して使用することができるためシステムコストの増加を最小限に抑えることができる。さらに,本発明では,一つ中央処理部CPUによって,集積回路装置全体の統治制御が行われるため,各々の集積回路間での通信を行う必要がなく,集中制御が可能となる。従って,例えばグラフィックス処理に使用するソフトウェアの開発が容易になる。また,本発明では,第1の集積回路1から第2の集積回路2へ画像データを転送する通信用のインターフェイスと,第1の集積回路2の演算結果を第2の集積回路2へ出力する入出力用のインターフェイスが,それぞれ別途設けられている。このため,第1の集積回路1の第1の中央処理部11が,第2の集積回路2を制御するために使用するバスと,第1の集積回路2の演算結果を第2の集積回路2へ出力するバスとを分けることができる。このため,第第1の集積回路1と第2の集積回路2間における相互通信の干渉問題も回避でき,画像処理のさらなる高速化を図ることができる。本発明において,第1の集積回路1は第1のシステムメモリ10に接続されており,第2の集積回路2は第2のシステムメモリ20に接続されていることが好ましい。すなわち,第1の集積回路1において,第1の入力インターフェイス12に入力された画像データは,第1の中央処理部11の制御に基づき,第1のシステムメモリ10に展開され,第1の画像エンジン14において画像処理される。同様に,第2の集積回路2において,第2の通信インターフェイス23により受け取った画像データの一部は,第1の中央処理部11の制御に基づき,第2のシステムメモリ20に展開され,第2の画像エンジン24において画像処理される。このように,本発明では,第1の集積回路1及び第2の集積回路2が,それぞれ独立してシステムメモリ10,20を有することが好ましい。画像エンジンは,画像処理を行う際に,システムメモリに展開された画像データを,システムメモリの記憶空間を利用して画像処理を実行する。本発明では,第1の画像エンジン14及び第2の画像エンジン24により並列的に画像処理が行われるが,2つの画像エンジンが共通のシステムメモリを利用して画像処理を行うと,システムメモリへのアクセスが頻繁となり,その結果,グラフィックス処理に遅延が生じることが懸念される。そこで,本発明の好ましい態様においては,それぞれの集積回路に独立したシステムメモリを接続することにより,上記問題点を解消することとしている。本発明は,第1の集積回路1と第2の集積回路2において,割り込み処理を行うための割り込み用バス6をさらに含むことが好ましい。本発明においては,割り込みバス6を介して,第2の集積回路2から第1の集積回路1の第1の中央処理部11に対して,画像処理終了の信号を伝送する割り込み処理を行う。これにより,第1の中央処理部11は,その処理性能を低下させることなく,第2の集積回路2における処理の完了を知ることができる。このため,第1の中央処理部11の制御に基づいて,効率的にグラフィックス処理を行うことができる。また,本発明では,通信用バス4,入出力用バス5,及び割り込み用バス6が別途独立して設けられているため,第1の集積回路1と第2の集積回路2間における相互通信の干渉問題も回避できる。本発明の他の実施形態に係る集積回路装置は,第1の集積回路1と,第2の集積回路2と,第3の集積回路3と,第1の集積回路1を第2の集積回路2及び第3の集積回路3に接続する通信用バス4と,第1の集積回路1の演算結果を第2の集積回路2に出力するための第1の入出力用バス5aと,第2の集積回路2の演算結果を第3の集積回路3に出力するための第2の入出力用バス5aとを含む。第1の集積回路1は,第1の中央処理部11と,画像データが入力される第1の入力インターフェイス12と,第1の中央処理部11の制御に基づき,通信用バス4を介して,第1の入力インターフェイス12に入力された画像データの一部を,第2の集積回路2及び第3の集積回路3へ転送する第1の通信インターフェイス13と,第1の中央処理部11の制御に基づいて,画像データを画像処理する第1の画像エンジン14と,第1の画像エンジン14により画像処理された第1の処理画像データを,第1の入出力用バス5aを介して,第2の集積回路2へ出力する第1の出力インターフェイス15を具備する。第2の集積回路2は,通信用バス4を介して,第1の集積回路1から転送された画像データの一部を受け取る第2の通信インターフェイス23と,第2の通信インターフェイス23が受け取った画像データの一部を,第1の中央処理部11の制御に基づいて,画像処理する第2の画像エンジン24と,第1の入出力用バス5aを介して,第1の集積回路1から出力された第1の処理画像データが入力される第2の入力インターフェイス22と,第2の入力インターフェイス22に入力された第1の処理画像データと,第2の画像エンジン24が画像処理した第2の処理画像データを,統合した統合データを,第2の入出力バス5bを介して,第3の集積回路へ出力する第2の出力インターフェイス25とを具備する。第3の集積回路3は,通信用バス4を介して,第1の集積回路1から転送された画像データの一部を受け取る第3の通信インターフェイス33と,第3の通信インターフェイス33が受け取った画像データの一部を,第1の中央処理部11の制御に基づいて,画像処理する第3の画像エンジン34と,第2の入出力用バス5bを介して,第2の集積回路2から出力された統合データが入力される第3の入力インターフェイス32と,第3の入力インターフェイス32に入力された統合データと,第3の画像エンジン34が画像処理した第3の処理画像データを,統合し,出力する第3の出力インターフェイス35とを具備する。本発明では,上記構成のように,第1の集積回路1,第2の集積回路2,及び第3の集積回路3を接続する。第1の集積回路1,第2の集積回路2,及び第3の集積回路は,基本的に,同一のグラフィックス処理性能を有し,回路構成も同一であるため,これらを接続することにより,通常の3倍のグラフィックス処理性能を得ることができる。また,これらの集積回路1~3は,インターフェイス通信用バス4と入出力用バス5を介して容易に増減することができるため,目標性能に応じて,グラフィックス処理性能をスケーラブルに拡張又は縮小することができる。本発明の他の実施形態は,上記した集積回路装置を実装するコンピュータである。本発明の他の実施形態は,上記した集積回路装置を実装するゲーム機である。以下,図面を用いて本発明を実施するための形態について説明する。本発明は,以下に説明する形態に限定されるものではなく,以下の形態から当業者が自明な範囲で適宜修正したものも含む。1.第1の実施形態図1は,本発明の第1の実施形態における主要部の回路構成を示すブロック図である。図1に示される実施形態においては,第1の集積回路1と第2の集積回路2が,通信用バス4,入出力用バス5,及び割り込み用バス6を介して互いに接続され,信号の授受が可能となっている。図1に示されるように,第1の集積回路1と第2の集積回路2は,略同一の回路構成を有しており,それぞれが,中央処理部以下,CPUともいう,画像エンジン,VRAM,及びその他インターフェイスを備えている。このため,第1の集積回路1及び第2の集積回路2は,相互に接続しない場合であっても,それぞれが,単独でグラフィックス処理用の集積回路としても機能する。図1に示された実施形態においては,第1の集積回路1における第1の中央処理部11によって,情報処理や機器制御が行われ,第1の中央処理部11の制御に基づき,グラフィックス処理が実行される。1-1.第1の集積回路まず,第1の集積回路1における回路構成について説明する。第1の集積回路1は,第1の中央処理部11,第1の入力インターフェイス12,第1の通信インターフェイス13,第1の画像エンジン14,第1の出力インターフェイス15,第1のシステムメモリインターフェイス16,第1のVRAM17,及び第2の割り込み用インターフェイス18を含む。第1の中央処理部11は,システム全体における情報処理や機器制御を担当し,グラフィック処理を実行するプログラムを制御するための装置である。不揮発性メモリ101内には,例えば,第1の中央処理部11が読み出す各コマンドに対応した表示制御データや,キャラクタ背景のデータ,ストリームデータ,描画コマンド,表示制御プログラムのような画像データが格納されている。そして,第1の中央処理部11は,入力インターフェイス12を介して,これらの画像データを読み出し,情報の加工を行う装置に対して分別処理を行う。不揮発性メモリ101の例は,CGROMである。また,不揮発性メモリ101は,EEPROMやフラッシュメモリであってもよい。また,第1の中央処理部11は,カメラのような撮像素子102から画像データを取得することとしてもよい。また,第1の中央処理部11内には,作業領域を構成するRAMが備えられていてもよい。第1の中央処理部11は,分別処理において,画像データの一部分を,第1の集積回路1における第1の画像エンジン14に振り分け,画像データの他の部分を,後述する第2の集積回路2における第2の画像エンジン24に振り分ける。第1の中央処理部11は,例えば,表示装置に表示する際の領域に応じて画像データを振り分けてもよいし,画像データのRGBごとに振り分けることとしてもよい。このとき,第1の中央処置部11は,入力された画像データの必要処理量を計算し,画像エンジンの描画可能性を基準として,振り分け処理を行うこととしてもよい。また,例えば,背景の画像データを第1の画像エンジン14において処理させ,キャラクタの画像データを第2の画像エンジン24において処理させる等,画像データの属性に応じて振り分けを行うこととしてもよい。また,例えば,立体映像表示を行う場合には,例えば,左目用の画像を第1の画像エンジン14において処理させ,右目用の画像を第2の画像エンジン24において処理させることとしてもよい。第1の入力インターフェイス12は,画像データを取得するためのインターフェイスである。第1の入力インターフェイス12は,例えば,CGROM101に格納されている画像データが入力されるROMインターフェイスや,カメラのような撮像素子102から画像データを取得するCAMインターフェイスを有する。第1の入力インターフェイスは,パラレル接続方式のものを用いてもよいし,シリアル接続方式のものを用いてもよい。第1の入力インターフェイス12に入力されたデータは,上述したように,第1の中央処理部11に伝達される。なお,図1に示された実施形態においては,ROMインターフェイスを介して,CGROM101に格納されている画像データが入力されるため,CAMインターフェイスは使用しない。このため,CAMインターフェイスは薄墨を施して表示している。第1の通信インターフェイス13は,メイン制御を行う第1の中央処理部11と,その制御下にある第2の集積回路2の第2の中央処理部21を,通信用バス4を介して接続するための手段である。通信インターフェイス13は,例えば,USBUniversalSerialBus規格,PCIPeripheralComponentInterconnect規格や,PCIePCIExpress規格,SCSISmallComputerSystemInterface規格,シリアルSCSI規格の汎用高速バスを接続するためのインターフェイスである。第1の画像エンジン14は,第1の中央処理部11により分別された画像データを,第1の中央処理部11からの指令に基づいて画像処理するための装置である。第1の中央処理部11により分別されたストリームデータや描画コマンドのような画像データは,第1のシステムメモリ10や第1のVRAM16に展開され,第1の画像エンジン14により,3Dグラフィックス処理描画や,ビデオ動画デコード処理が実行される。第1の画像エンジン14は,入力された画像データを解析し,解析結果に応じて所定の画像処理を行い,処理画像を第1のシステムメモリ10に記録する。第1の出力インターフェイス15は,第1の画像エンジン14により画像処理された処理画像データを,入出力用バス5を介して,第2の集積回路2へ出力するためのインターフェイスである。第1の出力インターフェイス15は,後述する第2の集積回路2における第2の入力インターフェイスに対応した規格で形成される。例えば,第1の出力インターフェイス15には,第1の集積回路1を単独で使用した場合においても,液晶ディスプレイ103に対して,処理画像データを出力できるインターフェイスを採用することが好ましい。第1の出力インターフェイス15の例は,LCDパラレルRGB出力インターフェイスである。第1のシステムメモリインターフェイス16は,第1の集積回路1とシステムメモリDDR10を接続するためのインターフェイスである。第1のVRAM17や第1のシステムメモリ10は,第1の中央処理部11や第1の画像エンジン14の作業空間として機能する記憶装置である。第1の中央処理部11は,第1の入力インターフェイス12を介して取得した画像データを,第1のVRAM17や第1のシステムメモリ10に展開する。第1の画像エンジン14は第1のVRAM17や第1のシステムメモリ10を使用して画像データを処理する。第1の割り込み用インターフェイス18は,割り込み用バス6を介して,第2の集積回路2からの割り込み信号を受信するためのインターフェイスである。割り込み処理においては,第2の集積回路2から,第1の集積回路1の第1の中央処理部11に対して割り込み信号が送られ,第2の集積回路2におけるグラフィックス処理の完了が伝達される。割り込み処理が行われた場合,第1の中央処理部11は,例えば,その時行っていた処理を中断し,第2の集積回路2から受け取った信号に応じた処理を行うこととしてもよい。1-2.第2の集積回路次に,第2の集積回路2における回路構成について説明する。図1に示されるように,第2の集積回路2は,第2の中央処理部21,第2の入力インターフェイス22,第2の通信インターフェイス23,第2の画像エンジン24,第2の出力インターフェイス25,第2のシステムメモリインターフェイス26,第2のVRAM27,及び第2の割り込み用インターフェイス28を含む。このように,第2の集積回路2は,上述した第1の集積回路1と同一の回路構成を有することが好ましい。第2の集積回路2は,第1の集積回路1の複製であってもよい。つまり,第1の集積回路1の第1の中央処理部11,第1の入力インターフェイス12,第1の通信インターフェイス13,第1の画像エンジン14,第1の出力インターフェイス15,第1のシステムメモリインターフェイス16,第1のVRAM17,及び第2の割り込み用インターフェイス18は,それぞれ,第2の集積回路2の第2の中央処理部21,第2の入力インターフェイス22,第2の通信インターフェイス23,第2の画像エンジン24,第2の出力インターフェイス25,第2のシステムメモリインターフェイス26,第2のVRAM27,及び第2の割り込み用インターフェイス28に相当する。ただし,当然のことながら,第2の集積回路2は,第1の集積回路1と異なる構成を有するものであってもよい。図1に示されるように,第1の集積回路1の第1の通信インターフェイス11と,第2の集積回路2の第2の通信インターフェイス21は,通信用バス4を介して,接続されている。また,第1の集積回路1の第1の出力インターフェイス13と,第2の集積回路2の第2の入力インターフェイス23は,入出力用バス5を介して接続されている。さらに,第1の集積回路1の第1の割り込み用インターフェイス18と,第2の集積回路2の第2の割り込み用インターフェイス28は,割り込み用バス6を介して接続されている。本実施形態においては,第2の集積回路2における第2入力インターフェイス23として,カメラのような撮像素子から画像データを取得する既存のCAMインターフェイスが使用される。このため,入出力用バス5を介した第1の集積回路1と第2の集積回路2間において,新たな転送手段を設けることなく,データ転送を行うことができる。なお,本実施形態において,第2の入力インターフェイスにおけるROMインターフェイスは使用されないため,薄墨を施して表示している。上記のようにして,第1の集積回路1と第2の集積回路2が接続されると,いずれの集積回路を主Masterとし,いずれの集積回路を従Slaveとして機能させるかが決定される。図1に示された実施形態においては,入力インターフェイス12にCGROM101が接続された第1の集積回路1が,主たる集積回路として機能している。従たる集積回路である第2の集積回路2では,第2の中央処理部12の機能が停止しており,情報処理や機器制御が第1の中央処理部11の制御に従うよう設定されている。第2の集積回路2は,第1の集積回路1と,CGRM101を共有している。このため,CGRM101から第1の集積回路2に入力された画像データの一部は,第1の中央処理部11の制御によって,第2の集積回路2の第2のVRAM又は第2のシステムメモリ20に展開される。第2の集積回路2は,第1の集積回路1から受け取った画像データの一部を,第2の画像エンジン24によって処理し,処理の完了を第1の中央処理部11に伝達する。そして,第2の集積回路2は,第1の集積回路1から出力された処理画像データと,第2の画像エンジンにより処理した処理画像データを,統合合成し,LCDモニタ103に出力する。第2の集積回路2における各構成の説明については,上述した第1の集積回路1における各構成と同一であるため,ここでは,第1の集積回路1における説明を引用して省略する。1-3.処理フロー以下,本発明の実施形態における処理フローについて説明する。図1においては,本発明の実施形態の処理フローを説明するために,一つの画像データを,上下二つに分割し,上部分を第1の集積回路1において画像処理し,下部分を第2の集積回路2において画像処理し,最終的に,これら二つの処理画像データを統合して,LCDモニタ103に出力する例が示されている。なお,2つの集積回路におけるグラフィック処理の例は,これに限定されるものではない。例えば,立体表示ディスプレイ用の画像処理を行う場合,第1の集積回路1において左目用の画像データを処理し,第2の集積回路2において右目用の画像データを処理することとしても良い。また,第1の集積回路1において背景部分の画像データを処理し,第2の集積回路2においてキャラクタ部分の画像データを処理することとしてもよい。まず,CGROM101に格納されているストリームデータや描画コマンド等の画像データは,第1の入力インターフェイス12を介して,第1の集積回路1に入力される。画像データが入力されると,第1の集積回路1は,第1の中央処理部11で分別処理を行う。分別処理においては,第1の集積回路1用の画像データは,第1のシステムメモリ10に展開される。一方,第2の集積回路用の画像データは,第1の通信インターフェイス13から出力され,通信用バス4を介して,第2の通信インターフェイス23に入力される。第2の集積回路2は,画像データが入力されると,その画像データを第2のシステムメモリ20に展開する。このように,第1の集積回路1と第2の集積回路2は,周辺デバイス特に,CGROM等の不揮発性メモリ101を共有して使用することができるため,システムコストの増加を最小に抑えることが可能である。その後,第1の中央処理部11は,第1の画像エンジン14を起動すると同時に,第1の通信インターフェイス13と第2の通信インターフェイス23の通信を介して,第2の集積回路2の第2の画像エンジン24を起動させる。起動した第1の画像エンジン14と第2の画像エンジン24は,それぞれ,システムメモリ10,20やVRAM17,27を使用して画像処理実行する。各画像エンジン14,24においては,例えば,3Dグラフィックス描画処理や,ビデオ動画デコード処理が実行される。このように,第1の画像エンジン1と第2の画像エンジン2は,並列的に画像処理を行っていく。このため,本発明の実施形態は,例えば図6に示された単体の集積回路において画像処理を行う従来の装置と比較して,2倍のグラフィック処理性能を得ることができる。各画像エンジン14,24において画像処理が終了すると,画像処理後の処理画像データは,それぞれ,第1のシステムメモリ10及び第2のシステムメモリ20に格納される。また,第2の画像エンジン24は,第1の中央処理部11に対し,割り込み用バス6を介して,画像処理の終了を通知する。このため,第1の中央処理部11は,割り込み通知によって,第2の集積回路2における画像処理の終了を認識できる。このように,本発明の実施形態では,第1の集積回路1に実装された第1の中央処理部11によって,システム全体の統治制御を行うことができるため,各集積回路間での通信を最小限とすることができる。その後,第1の中央処理部11は,第1のシステムメモリ10に格納した処理画像データを,第1の出力インターフェイス15を制御して,第2の集積回路2の第2の入力インターフェイス22に出力する。このとき,第1の出力インターフェイス15としては,例えば,LCDパラレルRGB出力インターフェイスを使用することができる。また,第2の入力インターフェイス22としては,例えば,CameraパラレルRGB入力インターフェイスを使用することができる。これらの第1の出力インターフェイス15や第2の入力インターフェイス22は,集積回路が単体の場合であっても,画像データをLCDモニタに出力するインターフェイスや,画像データを取得するインターフェイスとして機能するものである。従って,本発明の実施形態によれば,既存の画像データ出力用のインターフェイスと,既存の画像データ取得用のインターフェイスを,集積回路間におけるデータ転送用のインターフェイスとして利用することができる。このため,集積回路間において,新たなデータ転送手段を設けることなく,高スループットのデータ転送を行うことができる。すなわち,本発明によれば,集積回路間での通信のために専用のインターフェイスを設けなくとも,既存インターフェイスを流用して集積回路間の通信を行うことができるため,回路規模の増大を回避できる。第2の集積回路2は,第2の入力インターフェイス22を介して,第1の集積回路1によって処理された処理画像データを受け取ると,当該処理画像データを,第2のシステムメモリ20に格納する。このため,第2のシステムメモリ20上には,第1の集積回路1における処理画像データ第1の処理画像データと,第2の集積回路2における処理画像データ第2の処理画像データが展開される。そして,第1の中央処理部11は,通信用バス4における通信を介して,第2の出力インターフェイス25を制御し,第2のシステムメモリ20上に展開されている第1の処理画像データと第2の処理画像データの統合合成を行う。統合合成された統合データは,第2の出力インターフェイス25を介して,LCDモニタ103に出力される。以上のように,本発明の実施形態によれば,2つの集積回路間において,CGROM等の共有化を図ることができ,また,新たに集積回路間の通信手段バス等を設ける必要もないため,BOMコストの増加を最小に抑えつつ,グラフィック処理性能を2倍に拡張させることが可能となる。2.第2の実施形態以下,図2及び図3を参酌して,本発明の第2の実施形態について説明する。図2は,第1の集積回路1,第2の集積回路2,及び第3の集積回路3を互いにカスケード接続した実施形態を示している。図2に示されるように,本実施形態においては,第1の集積回路を主たる回路Masterとし,第2の集積回路2及び第3の集積回路3を従たる回路Slaveとして構築したものである。第1の集積回路1及び第2の集積回路2の各構成は,図1における実施形態におけるものと同一であるため,重複する点については説明を省略する。また,本実施形態においては,第1の集積回路1に,第2の集積回路2及び第3の集積回路3が接続されている。第3の集積回路は,図2に示されるように,第3の中央処理部31,第3の入力インターフェイス32,第3の通信インターフェイス33,第3の画像エンジン34,第3の出力インターフェイス35,第3のシステムメモリインターフェイス36,第3のVRAM37,及び第3の割り込み用インターフェイス38を含む。これらの構成は,上述した第1の集積回路1及び第2の集積回路3におけるものと同一である。このため,第3の集積回路3は,上述した第1の集積回路1や第2の集積回路2と同一の回路構成を有することが好ましい。また,第3の集積回路3は,第1の集積回路1又は第2の集積回路2の複製であってもよい。ただし,当然のことながら,第3の集積回路3は,第1の集積回路1や第2の集積回路2と異なる構成を含むものであってもよい。本実施例においては,図2に示されるように,複数のレーン数を有するPCIeやPCIのような通信用バス4を介して,第1の集積回路1に,第2の集積回路2及び第3の集積回路3が接続されている。すなわち,第1の集積回路1と主たる回路Masterとし,第2の集積回路2及び第3の集積回路3を従たる回路Slaveとして,1対2の接続が行われる。従って,本実施形態においては,例えば,一つの画像を三つに分割し,第1の集積回路1において上段部を画像処理し,第2の集積回路2において中段部を画像処理し,第3の集積回路3において下段部を画像処理することが可能である。本実施形態では,第1の集積回路1に実装された第1の中央処理部11が,通信用バス4における通信を介して,第2の集積回路2の第2の画像エンジン24や,第2の出力インターフェイス25,第3の集積回路3の第3の画像エンジン34,第3の出力インターフェイス35を制御する。このように,本実施形態では,第1の中央処理部11によって,システム全体の統治制御が行われる。なお,第2の集積回路2や第3の集積回路3も,それぞれ,第2の中央処理部21や第3の中央処理部31を有しているものの,これらの機能は停止している。第1の集積回路1,第2の集積回路2,及び第3の集積回路3は,CGROM101を共有している。CGROM101から,第1の集積回路1に画像データが入力されると,第1の中央処理部11は,画像データを,第1の集積回路1,第2の集積回路2,及び第3の集積回路3に分別し,それぞれのシステムメモリ10,20,30に展開する。その後,第1の中央処理部11は,第1の画像エンジン14を起動させると同時に,通信用バス4を介して,第2の画像エンジン24及び第3の画像エンジン34を起動させる。そして,3つの画像エンジン14,24,34によって,並列的に画像処理が実行される。第2の画像エンジン24及び第3の画像エンジン34において画像処理が終了すると,割り込み用バス6を介して,割り込み通知が,第1の中央処理部11に伝達される。第1の集積回路1において処理された第1の処理画像データは,第1の出力インターフェイス15から,第1の入出力用バス5aを介して,第2の入力インターフェイス22に入力される。第1の処理画像データは,第2のシステムメモリ20に格納された後,第2の集積回路2において処理された第2の処理画像データと統合される。統合データは,第2の出力インターフェイス25から,第2の入出力用バス5bを介して,第3の集積回路3へ送られる。第3の集積回路3は,第3の入力インターフェイスによって,第2の集積回路2から出力された統合データを取得する。第1の中央処理部11は,通信用バス4を介して,第3の入力インターフェイス32を制御し,統合データをシステムメモリ30に格納する。そして,第1の中央処理部11は,通信用バス4を介して,第3の出力インターフェイス35を制御し,統合データと,第3の画像エンジン34で生成した第3の処理画像データを統合合成して,LCDモニタ103に出力する。このように,3つの集積回路をカスケード接続により,集積回路を単体で使用した場合と比較し,3倍のグラフィック処理性能を得ることができる。また,図2に示されるように,各集積回路は,周辺デバイスCGROM等を共有して使用することができるため,集積回路数が増加した場合であってもシステムコストの増加を最小限とすることができる。また,本発明においては,接続する集積回路の数は,2つ又は3つに限られるものではなく,4つ以上とすることも可能である。この場合,n個のカスケード接続によりn倍のグラフィック処理性能が得ることが可能となる。従って,必要とされる性能に応じて,適宜,接続する集積回路の数を増減することにより,スケーラブルにグラフィック処理性能を調整することができる。また,図3に示されるように,第2の集積回路2及び第3の集積回路3においては,システムメモリとの接続を省略することもできる。例えば,第2の集積回路2及び第3の集積回路3において内蔵するVRAM27,37の容量が画像処理容量に対して十分に大きい場合や,第2の画像エンジン24及び第3の画像エンジン34で生成した画像データをシステムメモリを介さずに直接出力用インターフェイス25,35に転送できる場合においては,システムメモリが不要となり,更なるシステムコストの節約が可能である。3.コンピュータ図4は,本発明のある実施態様コンピュータを示すブロック図である。この実施態様は,コンピュータグラフィックスによるコンピュータグラフィック用コンピュータなどに関する。図4に示されるとおり,このコンピュータは,中央処理装置CPU102,ジオメトリ演算回路103等のジオメトリ演算部,レンダラー104等の描画部,テクスチャ生成回路105等のテクスチャ生成部,照光処理回路107等の照光処理部,表示回路108等の表示情報作成部,フレームバッファ109,及びモニター110を具備する。これらの要素は,バスなどにより接続され,相互にデータを伝達できる。そのほか,図示しないメインメモリや,各種テーブル,ワーク領域となるワークメモリ111,テクスチャを格納するテクスチャメモリ112を具備する記憶部を有しても良い。各部を構成するハードウェアは,例えばバスを介して連結されている。なお,記憶部は,VRAM等のRAMや,CR-ROM,DVD,ハードディスクにより構成されても良い。中央処理装置CPU102は,画像を生成するためのプログラムを制御するための装置である。ワークメモリ111は,CPU102で使用するデータ及びディスプレイリストを記憶してもよい。そして,CPU102は,メインメモリに記憶されたプログラムを読み出して,所定の処理を行ってもよい。ただし,ハードウェア処理のみにより所定の処理を行っても良い。CPU102は,たとえばワークメモリ111から,ワールド座標の3次元オブジェクトデータとしてのポリゴンデータを読出し,ポリゴンデータをジオメトリ演算回路103へ出力する。具体的には,メインプロセッサ,コプロセッサ,データ処理プロセッサ,四則演算回路又は汎用演算回路を適宜有するものがあげられる。これらは例えばバスにより連結され,信号の授受が可能とされる。また,圧縮された情報を伸張するためのデータ伸張プロセッサを備えても良い。CPU102は,ワークメモリ111から,ポリゴンデータを読出し,ポリゴンデータをジオメトリ演算回路103へ出力する。ジオメトリ演算回路103は,入力されたポリゴンデータに対して,視点を原点とする視点座標系のデータに座標変換するなどの処理を行う。ジオメトリ演算回路103は,処理したポリゴンデータを,レンダラー104へ出力する。レンダラー104は,ポリゴン単位のデータをピクセル単位のデータに変換する。レンダラー104とテクスチャ生成回路105は,テクスチャメモリ112に記憶されるテクスチャデータに基づき,ピクセル単位のテクスチャカラーを生成する。テクスチャ生成回路105は,テクスチャカラー情報を有するピクセル単位のデータを,照光処理回路107へ出力する。照光処理回路107は,テクスチャカラー情報を有するポリゴンに対し,ピクセル単位で法線ベクトル,重心座標などを利用して陰影付けを行う。照光処理回路107は,陰影付けした画像データを,表示回路108へ出力する。表示回路108は,照光処理回路107から入力された画像データをフレームバッファ109に書き込み,またフレームバッファ109に書き込まれた画像データを読み出し,表示画像情報を得る。また,このとき同時にエッジバッファ等の情報を用いることで,2D/3Dの合成処理を行うことができる。表示回路108は,表示画像情報をモニター110へ出力する。モニター110は,入力された表示画像情報にしたがって,コンピュータグラフィックス画像を表示する。4.ゲーム機図5は,本発明のある実施形態ゲーム機のブロック図である。このブロック図で表される実施形態は,特に携帯用,家庭用又は業務用のゲーム機として好適に利用されうる。そこで,以下では,ゲーム機として説明する。なお,同図に示されるゲーム機は,少なくとも処理部200を含めばよく又は処理部200と記憶部270,又は処理部200と記憶部270と情報記憶媒体280を含んでもよく,それ以外のブロック例えば操作部260,表示部290,音出力部292,携帯型情報記憶装置294,通信部296については,任意の構成要素とすることができる。システムの電源がONになると,情報記憶媒体280に格納される情報の一部又は全部は,例えば,記憶部270に転送される。そして,ゲーム処理用のプログラムが,例えばメインメモリ272に格納され,様々なデータが,テクスチャ記憶部276や,図示しないテーブルなどに格納される。操作部260からの操作情報は,例えば,図示しないシリアルインターフェイスやバスを介して,処理部200へ伝えられ,音処理や,様々な画像処理が行われる。音処理部250により処理された音情報は,バスを介して音出力部292へ伝えられ,音として放出される。また,メモリカードなどの携帯型情報記憶装置294に記憶されたセーブ情報なども,図示しないシリアルインターフェイスやバスを介して,処理部200へ伝えられ所定のデータが記憶部270から読み出される。画像処理部210が,ゲーム処理部220からの指示等にしたがって,各種の画像処理を行う。具体的には,ジオメトリ演算部232が,座標変換,クリッピング処理,透視変換,又は光源計算などの種々のジオメトリ演算3次元座標演算を行う。そして,ジオメトリ処理後透視変換後のオブジェクトデータオブジェクトの頂点座標,頂点テクスチャ座標,又は輝度データ等は,例えば,記憶部270のメインメモリ272に格納されて,保存される。次に,描画部240が,ジオメトリ演算後透視変換後のオブジェクトデータと,テクスチャ記憶部276に記憶されるテクスチャに基づいて,オブジェクトをフレームバッファ274に描画する。フレームバッファ274に格納された情報は,バスを介して表示部290へ伝えられ,描画されることとなる。このようにして,コンピュータグラフィックを有するゲーム機として機能する。なお,本発明の実施形態は,上述したコンピュータやゲーム機に限定されるものではなく,コンピュータグラフィックス処理が実行される種々の電子機器に適用することができる。"