"回路内部に保持している変数kの値に応じて、システムクロックを変動させて動作クロックを生成して送出するPLL回路と、前記PLL回路から送出された前記動作クロックに基づいて動作し、入力信号のサンプリング周波数のk倍の周波数でデータをオーバーサンプリングするオーバーサンプリングフィルタとを備えることを特徴とするパルス幅変調システム。前記PLL回路から送出された前記動作クロックで動作し、前記オーバーサンプリングフィルタから出力された信号のノイズシェーピング処理を実行するノイズシェイパと、前記PLL回路から送出された前記動作クロックで動作し、前記ノイズシェイパから出力された信号のパスル幅をマスタークロックの1周期分ずつ拡げたり狭めたりして、前記入力信号に対応したパルス幅を持つパルス信号を生成するPWM変調器とをさらに備えることを特徴とする請求項1に記載のパルス幅変調システム。前記オーバーサンプリングフィルタは、チェビシェフ特性と逆チェビシェフ特性とを連立した連立チェビシェフにより構成されることを特徴とする請求項1または2に記載のパルス幅変調システム。前記連立チェビシェフは、無限インパルス応答フィルタであることを特徴とする請求項3に記載のパルス幅変調システム。前記変数kは1~8の整数であり、前記PLL回路は、前記システムクロックをk/8倍することにより前記動作クロックを生成することを特徴とする請求項1~4のいずれか1項に記載のパルス幅変調システム。請求項1~5のいずれか1項に記載のパルス幅変調システムを備えることを特徴とする音声信号出力装置。一般に、PWM出力の周波数は、オリジナルの信号のサンプリング周波数の所定倍例えば8倍に固定されている。したがって、PWM出力の周波数の整数倍周波数とAM放送の発送波の周波数とが近接してしまうと、ラジオチューナーへのPWM出力の干渉を回避するのが難しかった。本発明の目的は、PWM出力周波数の整数倍周波数とAM放送の発送波の周波数との周波数干渉を柔軟に回避することができるパルス幅変調システムおよび音声信号出力装置を提供することにある。一態様によれば、a回路内部に保持している変数kの値に応じて、システムクロックを変動させて動作クロックを生成して送出するPLL回路と、b前記PLL回路から送出された前記動作クロックに基づいて動作し、入力信号のサンプリング周波数のk倍の周波数でデータをオーバーサンプリングするオーバーサンプリングフィルタとを備えるパルス幅変調システムが提供される。別の態様によれば、上記パルス幅変調システムを備える音声信号出力装置が提供される。本発明によれば、PWM出力周波数の整数倍周波数とAM放送の発送波の周波数との周波数干渉を柔軟に回避することができるパルス幅変調システムおよび音声信号出力装置を提供することができる。次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、各構成部品の寸法等は現実のものとは異なることに留意すべきである。したがって、具体的な寸法等は、以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。又、以下に示す実施の形態は、この発明の技術的思想を具体化するための装置を例示するものであって、この発明の実施の形態は、各構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この発明の実施の形態は、特許請求の範囲において、種々の変更を加えることができる。[実施の形態]比較例におけるパルス幅変調システム図1は、比較例に係るパルス幅変調PWMシステムを例示する模式的ブロック図を例示している。比較例に係るパルス幅変調システムは、図1に例示するように、同期サンプリングレートコンバータ同期SRC10と、オーディオデジタル信号プロセッサDSP12と、8倍オーバーサンプリングフィルタ14と、ノイズシェイパ16と、PWM変調器パルス幅変調器18とを含む。同期式サンプリングレートコンバータ同期SRC10は、クロックに同期して、特定のサンプリングレートのデジタル信号例えば、デジタルオーディオ信号を入力して、オリジナルのサンプリングレートとは異なるサンプリング周波数に変換してオーディオデジタル信号プロセッサDSP12に出力する。ここでは、同期式サンプリングレートコンバータSRC10は、8/12/16/24/32/48/96kHzを48kHzの周波数に、11.025/22.05/44.1/88.2kHzを44.1kHzの周波数にサンプリング変換する。オーディオデジタル信号プロセッサDSP12は、同期式サンプリングレートコンバータ同期SRC10から出力されたデジタル信号を入力して、例えばゲインコントロールやトーンコントロールなどのオーディオ信号処理を行い、PCMPulseCodeModulation方式のデジタルオーディオ信号を生成して8倍オーバーサンプリングフィルタ14に出力する。8倍オーバーサンプリングフィルタ14は、デジタル信号をオーバーサンプリングしてノイズシェイパ16に出力する。より具体的には、8倍オーバーサンプリングフィルタ14は、オリジナルの入力信号のサンプリング周波数fsの8倍の周波数8fsでデータをサンプリングして、例えば、48kHzまたは44.1kHzのサンプリング周波数を384kHzまたは352.8kHzのPWM周波数に変換する。8倍オーバーサンプリングフィルタ14は、2倍×3段で構成されたFIRFiniteImpulseResponse:有限インパルス応答フィルタ20,22,24とを含む。各FIRフィルタ20,22,24は、入力した信号オリジナルのサンプリング周波数の2倍の周波数でサンプリングする。ここで、8倍オーバーサンプリングフィルタ14における1fs期間の8倍オーバーサンプリング処理は、図7aに例示するようなA~Nまでの演算タイミングにより実現される。各演算タイミングA~Nは、以下のように演算動作を行う。演算タイミングA:2倍オーバーサンプリング1回目2fs演算タイミングB:2倍オーバーサンプリング2回目2fs演算タイミングC:2倍オーバーサンプリング1回目4fs演算タイミングD:2倍オーバーサンプリング2回目4fs演算タイミングE:2倍オーバーサンプリング3回目4fs演算タイミングF:2倍オーバーサンプリング4回目4fs演算タイミングG:2倍オーバーサンプリング1回目8fs演算タイミングH:2倍オーバーサンプリング2回目8fs演算タイミングI:2倍オーバーサンプリング3回目8fs演算タイミングJ:2倍オーバーサンプリング4回目8fs演算タイミングK:2倍オーバーサンプリング5回目8fs演算タイミングL:2倍オーバーサンプリング6回目8fs演算タイミングM:2倍オーバーサンプリング7回目8fs演算タイミングN:2倍オーバーサンプリング8回目8fsノイズシェイパ16は、8倍オーバーサンプリングフィルタ14から出力されたデジタルオーディオ信号の量子化誤差ノイズのレベルを低下させるためにノイズシェーピング処理を実行してPWM変調器18に出力する。PWM変調器18は、ノイズシェイパ16から出力された信号のパスル幅をマスタークロックの1周期分ずつ拡げたり狭めたりして、入力データに対応したパルス幅を持つパルス信号を生成して出力する。ここで、図1に例示するように、PWM変調器18は2048fsのシステムクロックで動作し、同期サンプリングレートコンバータ同期SRC10と、オーディオデジタル信号プロセッサDSP12と、8倍オーバーサンプリングフィルタ14と、ノイズシェイパ16は、2048fsの1/2の1024fsのクロックで動作する。このような比較例に係るパルス幅変調システムにおいて、例えば、オリジナルの入力信号のサンプリング周波数が48kHzであれば、PWM出力周波数は、48kHzの8倍、すなわち386kHzになる。このときのPWM出力周波数386kHzの整数倍周波数が、AM放送の発送波の周波数と近接すると、図3に例示するように、ラジオチューナーにPWM出力が干渉し、その結果ラジオ出力オーディオ出力にビートノイズが加えられる。さらに、比較例に係るパルス幅変調システムにおいては、図2に例示するように、PWM出力の周波数Tsは、オリジナルの信号のサンプリング周波数fsの8倍8fsに固定されているので、PWM出力の周波数の整数倍周波数とAM放送の発送波の周波数とが近接してしまうと、ラジオチューナーへのPWM出力の干渉を回避するのが難しい。実施の形態におけるパルス幅変調システム図6は、実施の形態に係るパルス幅変調PWMシステムを例示する模式的ブロック図である。実施の形態に係るパルス幅変調システムは、オリジナルの信号のサンプリング周波数fsに対するオーバーサンプリング時の倍数kkは1~8の整数を可変にすることができ、PWM出力周波数を8fsの固定ではなく、8fs、7fs、6fs...といったように可変にできるシステムである。実施の形態に係るパルス幅変調システムは、図6に例示するように、同期サンプリングレートコンバータ同期SRC10と、オーディオデジタル信号プロセッサDSP12と、k倍オーバーサンプリングフィルタ26と、ノイズシェイパ16と、PWM変調器パルス幅変調器18と、PLLPhaseLockedLoop回路28とを含む。同期式サンプリングレートコンバータ同期SRC10は、比較例における同期式サンプリングレートコンバータ同期SRC10と同様に、クロックに同期して、特定のサンプリングレートのデジタル信号例えば、デジタルオーディオ信号を入力して、オリジナルのサンプリングレートとは異なるサンプリング周波数に変換してオーディオデジタル信号プロセッサDSP12に出力する。ここでは、同期式サンプリングレートコンバータSRC10は、8/12/16/24/32/48/96kHzを48kHzの周波数に、11.025/22.05/44.1/88.2kHzを44.1kHzの周波数にサンプリング変換する。オーディオデジタル信号プロセッサDSP12は、比較例におけるオーディオデジタル信号プロセッサDSP12と同様に、同期式サンプリングレートコンバータ同期SRC10から出力されたデジタル信号を入力して、例えばゲインコントロールやトーンコントロールなどのオーディオ信号処理を行い、PCMPulseCodeModulation方式のデジタルオーディオ信号を生成してk倍オーバーサンプリングフィルタ26に出力する。実施の形態に係る同期サンプリングレートコンバータ同期SRC10とオーディオデジタル信号プロセッサDSP12は、比較例におけるパルス幅変調システムと同様に、1024fsのシステムクロックで動作するものであり、比較例における同期サンプリングレートコンバータ同期SRC10とオーディオデジタル信号プロセッサDSP12と同等の回路を用いることができる。PLL回路28は、例えば、分周比を変更することにより、種々の周波数のクロック信号を生成する。PLL回路28は、k倍オーバーサンプリングフィルタ26とノイズシェイパ16とPWM変調器18とで用いられる各システムクロックをk/8倍kは1~8の整数して動作クロックを生成し、k倍オーバーサンプリングフィルタ26とノイズシェイパ16とPWM変調器18とに送出する。具体的には、PLL回路28は、回路内部に保持している変数kの値に応じて、k倍オーバーサンプリングフィルタ26とノイズシェイパ16に1024×k/8fsの動作クロックを送出し、PWM変調器18に2048×k/8fsのクロックを送出する。したがって、PLL回路28は、例えば、k=8の場合は、k倍オーバーサンプリングフィルタ26とノイズシェイパ16に1024fsの動作クロックを送出し、PWM変調器18に2048fsの動作クロックを送出する。また、k=7の場合は、k倍オーバーサンプリングフィルタ26とノイズシェイパ16に896fsの動作クロックを送出し、PWM変調器18に1792fsの動作クロックを送出し、k=6の場合は、k倍オーバーサンプリングフィルタ26とノイズシェイパ16に768fsの動作クロックを送出し、PWM変調器18に1536fsの動作クロックを送出する。なお、PLL回路28内部に保持している変数kの値は、例えば、ユーザにより外部から設定変更可能である。k倍オーバーサンプリングフィルタ26は、PLL回路28から送出された1024×k/8fsの動作クロックで動作し、デジタル信号をオーバーサンプリングしてノイズシェイパ16に出力する。より具体的には、k倍オーバーサンプリングフィルタ26は、オリジナルの入力信号のサンプリング周波数fsのk倍kは1~8の整数の周波数kfsでデータをオーバーサンプリングして、例えば、48kHzまたは44.1kHzのサンプリング周波数を48×kkHzまたは44.1×kkHzのPWM周波数に変換する。k倍オーバーサンプリングフィルタ26は、k倍×1段で構成された連立チェビシェフ30を含む。例えば、K=7の場合、比較例で用いたFIRフィルタ20,22,24では演算ステップが足りなくなる。そこで、実施の形態におけるk倍オーバーサンプリングフィルタ26では、連立チェビシェフ30を採用する。連立チェビシェフ30は、チェビシェフ特性と逆チェビシェフ特性の考え方を連立したフィルタであり、サンプリング周波数をたびたび変更するような用途に向いている。連立チェビシェフ30は、例えば、IIRフィルタである。連立チェビシェフ30は、PLL回路28から送出された1024×k/8fsの動作クロックで動作することにより、入力した信号オリジナルのサンプリング周波数のk倍の周波数でオーバーサンプリングする。ここで、k=7の場合のk倍オーバーサンプリングフィルタ26における1fs期間のk倍オーバーサンプリング処理は、図7bに例示するようなO~Uまでの演算タイミングにより実現される。各演算タイミングO~Uは、以下のように演算動作を行う。演算タイミングO:7倍オーバーサンプリング1回目7fs演算タイミングP:7倍オーバーサンプリング2回目7fs演算タイミングQ:7倍オーバーサンプリング3回目7fs演算タイミングR:7倍オーバーサンプリング4回目7fs演算タイミングS:7倍オーバーサンプリング5回目7fs演算タイミングT:7倍オーバーサンプリング6回目7fs演算タイミングU:7倍オーバーサンプリング7回目7fsノイズシェイパ16は、PLL回路28から送出された1024×k/8fsの動作クロックで動作し、k倍オーバーサンプリングフィルタ26から出力されたデジタルオーディオ信号の量子化誤差ノイズのレベルを低下させるためにノイズシェーピング処理を実行してPWM変調器18に出力する。PWM変調器18は、PLL回路28から送出された2048×k/8fsの動作クロックで動作し、ノイズシェイパ16から出力された信号のパスル幅を動作クロックの1周期分ずつ拡げたり狭めたりして、入力信号に対応したパルス幅を持つパルス信号を生成して出力する。なお、実施の形態に係るノイズシェイパ16とPWM変調器18は、PLL回路28から送出された1024×k/8fsの動作クロックで動作させるだけで、比較例におけるノイズシェイパ16とPWM変調器18と同等の回路を用いることができる。図4は、実施の形態に係るパルス幅変調システムによるPWM出力タイミングを例示する図である。オーバーサンプリング時の倍数kを可変にできるようにしたことで、PWM出力の周波数が8fsの場合図4a、PWM出力の周波数が7fsの場合図4b、PWM出力の周波数が6fsの場合図4cにおいて、それぞれの周期A,B,Cを可変にできる。ここで、周期A:周期B=7:8であり、周期A:周期C=6:8である。このような実施の形態に係るパルス幅変調システムにおいて、例えば、オリジナルの入力信号のサンプリング周波数が48kHzでありk=8であれば、PWM出力周波数は、入力サンプリング周波数48kHzの8倍、すなわち386kHzになる。ここで、AM放送の発送波の周波数が例えば768kHzであるとすると、図5に例示するように、PWM出力周波数386kHzの整数倍周波数この場合、2倍周波数も768kHzであり、AM放送の発送波の周波数と近接するため、ラジオチューナーにPWM出力が干渉して、その結果ラジオ出力オーディオ出力にビートノイズが加えられる。しかしながら、実施の形態に係るパルス幅変調システムにおいては、オリジナルの信号のサンプリング周波数fsに対するオーバーサンプリング時の倍数kを可変にできる。したがって、k=88fsのときにAM放送の発送波の周波数と近接した場合に、PLL回路28における変数kをk=77fsやk=66fsなどに切り替えることにより、AM放送の発送波の周波数への近接を簡単に回避できる。なお、図6に例示した実施の形態に係るパルス幅変調システムを、例えば音声信号出力装置に組み込むことにより、PWM出力周波数の整数倍周波数とAM放送の発送波の周波数との周波数干渉を柔軟に回避することができる音声信号出力装置を実現することもできる。このように、実施の形態に係るパルス幅変調システムによると、PWM出力周波数の整数倍周波数がAM放送の発送波の周波数と近接したとしても、PLL回路28における変数kを切り替えることにより、AM放送の発送波の周波数への近接を簡単に回避できる。以上説明したように、実施の形態によれば、PWM出力周波数の整数倍周波数とAM放送の発送波の周波数との周波数干渉を柔軟に回避することができるパルス幅変調システムおよび音声信号出力装置を提供することができる。その他の実施の形態上記のように、本発明について実施の形態によって記載したが、この開示の一部をなす論述および図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。"