"半導体素子の回路形成領域の外周部に外周部電極パッドが形成され、前記外周部電極パッド上に外周部バンプが形成され、前記半導体素子の回路形成領域の範囲内に内部電極パッドが形成され、前記内部電極パッド上に内部バンプが形成され、前記半導体素子と半導体基板との間に絶縁性を有する樹脂材を介在させて、前記半導体素子の前記外周部バンプおよび前記内部バンプと前記半導体基板の各配線電極部とを電気的に接続した半導体装置であって、前記半導体素子は四角形状であり、前記外周部電極パッドおよび前記内部電極パッドは四角形状に形成され、前記半導体素子を対角線によって4つの三角形の区画領域に区切り、前記各区画領域に含まれる前記外周部電極パッドおよび前記内部電極パッドは、前記半導体素子の外縁辺に対して、一辺が平行になるように配置されていることを特徴とする半導体装置。前記半導体素子の前記外周部バンプおよび前記内部バンプと前記半導体基板の前記配線電極部とが導電性接着材を介して電気的に接続されていることを特徴とする請求項1記載の半導体装置。前記半導体素子の前記内部電極パッドに、検査用のプローブ針を接触させる検査領域が形成されていることを特徴とする請求項1又は請求項2記載の半導体装置。前記検査領域を挟んだ両側にそれぞれ前記内部バンプが形成されていることを特徴とする請求項3記載の半導体装置。前記内部電極パッドの個数は、少なくとも前記半導体素子の回路に設けられた電源の個数に対応しており、前記電源毎にそれぞれ前記内部電極パッドが電気的に接続されていることを特徴とする請求項1から請求項4のいずれか1項に記載の半導体装置。前記内部電極パッドは長方形状に形成され、前記各区画領域に含まれる前記内部電極パッドは、前記半導体素子の外縁辺に対して、短辺側が平行になるように配置されていることを特徴とする請求項1から請求項5のいずれか1項に記載の半導体装置。前記外周部電極パッドは長方形状に形成され、前記各区画領域に含まれる前記外周部電極パッドは、前記半導体素子の外縁辺に対して、短辺側が平行になるように配置されていることを特徴とする請求項1から請求項6のいずれか1項に記載の半導体装置。前記内部電極パッドは正方形状であることを特徴とする請求項1から請求項5のいずれか1項に記載の半導体装置。前記外周部電極パッド上にはプローブ痕が形成され、前記外周部電極パッドは前記プローブ痕の位置上に重ねて形成されていることを特徴とする請求項1から請求項8のいずれか1項に記載の半導体装置。前記内部電極パッド上にはプローブ痕が形成され、前記内部電極パッドは前記プローブ痕の位置上に重ねて形成されていることを特徴とする請求項1から請求項3、請求項5から請求項9のいずれか1項に記載の半導体装置。半導体素子の回路形成領域の外周部に外周部電極パッドが形成され、前記外周部電極パッド上に外周部バンプが形成され、前記半導体素子の回路形成領域の範囲内に内部電極パッドが形成され、前記内部電極パッド上に内部バンプが形成され、前記半導体素子と半導体基板との間に絶縁性を有する樹脂材を介在させて、前記半導体素子の前記外周部バンプおよび前記内部バンプと前記半導体基板の各配線電極部とを電気的に接続した半導体装置であって、前記外周部電極パッド上にはプローブ痕が形成され、前記外周部電極パッドは前記プローブ痕の位置上に重ねて形成されていることを特徴とする半導体装置。前記内部電極パッド上にはプローブ痕が形成され、前記内部電極パッドは前記プローブ痕の位置上に重ねて形成されていることを特徴とする請求項11に記載の半導体装置。前記請求項1に記載の半導体装置の製造方法であって、ウェハ上に形成された前記半導体素子の前記外周部電極パッドおよび前記内部電極パッドにそれぞれプローブ針を接触させて電気的な検査を行なう工程と、前記ウェハを切断して複数の半導体素子に分割する工程と、前記半導体素子の前記外周部電極パッドに前記外周部バンプを形成するとともに前記内部電極パッドに前記内部バンプを形成する工程と、前記半導体基板の上面にシート形状の樹脂材を貼り付ける工程と、前記半導体基板上に前記半導体素子をアライメントし、前記樹脂材を介して熱圧着方式でフリップチップ実装して、前記外周部バンプおよび前記内部バンプと前記配線電極部とを電気的に接続する工程とを備えたことを特徴とする半導体装置の製造方法。前記請求項2に記載の半導体装置の製造方法であって、ウェハ上に形成された前記半導体素子の前記外周部電極パッドおよび前記内部電極パッドにそれぞれプローブ針を接触させて電気的な検査を行なう工程と、前記ウェハを切断して複数の半導体素子に分割する工程と、前記半導体素子の前記外周部電極パッドに前記外周部バンプを形成するとともに前記内部電極パッドに前記内部バンプを形成する工程と、前記半導体基板上に前記半導体素子をアライメントし、フリップチップ実装して、導電性接着材を介して前記外周部バンプおよび内部バンプと前記配線電極部とを電気的に接続する工程と、前記半導体素子と前記半導体基板との隙間に液状の樹脂材を注入塗布して硬化させる工程とを備えたことを特徴とする半導体装置の製造方法。しかしながら、従来の半導体装置51では、半導体素子52の機能を向上させる技術の進展に伴って、半導体素子52の多ピン化が技術的に必要不可欠となっている。このような多ピン化を行うためには、半導体素子52の上面の外周部にある電極パッド54の端子数を増加させる必要があるが、その分、半導体素子52の外辺寸法Lサイズが大きくなり、ユーザ規定の半導体素子寸法サイズを超えてしまうといった問題が発生した。これに対して、半導体素子52の電極パッド54間の距離ピッチを縮小した場合、隣り同士の電極パッド54間に、電気的な接触不良やリーク不良等の不具合が発生するといった問題があった。さらに、前記のような多ピン化に対応するために半導体素子52の外辺寸法Lが大型化すると、大型化した分、半導体素子52の回路形成領域53の内部に存在する回路コア部の電源56とこの電源56に電気的に接続される電極パッド54との間の配線長さが長くなる。このため、電源56の出力電圧が降下するIRドロップ現象が生じて、規定の半導体素子特性が得られないという問題が発生する。尚、前記IRドロップとは、配線抵抗Rの配線に電流Iを流すと、IRという電圧降下が起きる現象をいう。本発明は、半導体素子の上面の外周部にある電極パッド間の距離ピッチの縮小や半導体素子の外辺寸法サイズを拡大することなく半導体素子の多ピン化への対応が可能となり、さらに、回路コア部の電源の出力電圧が降下するIRドロップ現象を大幅に低減することができる半導体装置およびその製造方法を提供することを目的とする。上記目的を達成するために、本発明の半導体装置は、半導体素子の回路形成領域の外周部に外周部電極パッドが形成され、前記外周部電極パッド上に外周部バンプが形成され、前記半導体素子の回路形成領域の範囲内に内部電極パッドが形成され、前記内部電極パッド上に内部バンプが形成され、前記半導体素子と半導体基板との間に絶縁性を有する樹脂材を介在させて、前記半導体素子の前記外周部バンプおよび前記内部バンプと前記半導体基板の各配線電極部とを電気的に接続した半導体装置であって、前記半導体素子は四角形状であり、前記外周部電極パッドおよび前記内部電極パッドは四角形状に形成され、前記半導体素子を対角線によって4つの三角形の区画領域に区切り、前記各区画領域に含まれる前記外周部電極パッドおよび前記内部電極パッドは、前記半導体素子の外縁辺に対して、一辺が平行になるように配置されていることを特徴とする。また、前記半導体素子の前記外周部バンプおよび前記内部バンプと前記半導体基板の前記配線電極部とが導電性接着材を介して電気的に接続されても良い。また、前記半導体素子の前記内部電極パッドに、検査用のプローブ針を接触させる検査領域が形成されていることが好ましい。また、前記検査領域を挟んだ両側にそれぞれ前記内部バンプが形成されていることが好ましい。また、前記内部電極パッドの個数は、少なくとも前記半導体素子の回路に設けられた電源の個数に対応しており、前記電源毎にそれぞれ前記内部電極パッドが電気的に接続されていることが好ましい。また、前記内部電極パッドは長方形状に形成され、前記各区画領域に含まれる前記内部電極パッドは、前記半導体素子の外縁辺に対して、短辺側が平行になるように配置されていることが好ましい。また、前記外周部電極パッドは長方形状に形成され、前記各区画領域に含まれる前記外周部電極パッドは、前記半導体素子の外縁辺に対して、短辺側が平行になるように配置されていることが好ましい。また、前記内部電極パッドは正方形状であっても良い。また、前記外周部電極パッド上にはプローブ痕が形成され、前記外周部電極パッドは前記プローブ痕の位置上に重ねて形成されても良い。また、前記内部電極パッド上にはプローブ痕が形成され、前記内部電極パッドは前記プローブ痕の位置上に重ねて形成されても良い。また、本発明の半導体装置は、半導体素子の回路形成領域の外周部に外周部電極パッドが形成され、前記外周部電極パッド上に外周部バンプが形成され、前記半導体素子の回路形成領域の範囲内に内部電極パッドが形成され、前記内部電極パッド上に内部バンプが形成され、前記半導体素子と半導体基板との間に絶縁性を有する樹脂材を介在させて、前記半導体素子の前記外周部バンプおよび前記内部バンプと前記半導体基板の各配線電極部とを電気的に接続した半導体装置であって、前記外周部電極パッド上にはプローブ痕が形成され、前記外周部電極パッドは前記プローブ痕の位置上に重ねて形成されていることを特徴とする。また、前記内部電極パッド上にはプローブ痕が形成され、前記内部電極パッドは前記プローブ痕の位置上に重ねて形成されても良い。さらに、本発明の半導体装置の製造方法は、前記半導体装置の製造方法であって、ウェハ上に形成された前記半導体素子の前記外周部電極パッドおよび前記内部電極パッドにそれぞれプローブ針を接触させて電気的な検査を行なう工程と、前記ウェハを切断して複数の半導体素子に分割する工程と、前記半導体素子の前記外周部電極パッドに前記外周部バンプを形成するとともに前記内部電極パッドに前記内部バンプを形成する工程と、前記半導体基板の上面にシート形状の樹脂材を貼り付ける工程と、前記半導体基板上に前記半導体素子をアライメントし、前記樹脂材を介して熱圧着方式でフリップチップ実装して、前記外周部バンプおよび前記内部バンプと前記配線電極部とを電気的に接続する工程とを備えたことを特徴とする。また、本発明の半導体装置の製造方法は、前記半導体装置の製造方法であって、ウェハ上に形成された前記半導体素子の前記外周部電極パッドおよび前記内部電極パッドにそれぞれプローブ針を接触させて電気的な検査を行なう工程と、前記ウェハを切断して複数の半導体素子に分割する工程と、前記半導体素子の前記外周部電極パッドに前記外周部バンプを形成するとともに前記内部電極パッドに前記内部バンプを形成する工程と、前記半導体基板上に前記半導体素子をアライメントし、フリップチップ実装して、導電性接着材を介して前記外周部バンプおよび内部バンプと前記配線電極部とを電気的に接続する工程と、前記半導体素子と前記半導体基板との隙間に液状の樹脂材を注入塗布して硬化させる工程とを備えたことを特徴とする。以上のように本発明によると、外周部電極パッド間の距離ピッチを縮小したり或いは半導体素子の外辺寸法サイズを拡大することなく、半導体素子を多ピン化することができる。また、フリップチップ実装の際、半導体基板に反りやうねりが発生しても、複数個全ての内部バンプが一度に配線電極部から外れる可能性は非常に低く、ほとんどの場合、いずれかの内部バンプが配線電極部から外れたとしても、残りの内部バンプと配線電極部との接続が確保される。これにより、接続が維持され、接続の信頼性が向上する。さらに、半導体素子の回路形成領域から発生する熱は、内部電極パッドから内部バンプを伝達し、半導体基板を経由してユーザー基板や筐体へと効率良く放散される。これにより、半導体素子や半導体装置の消費電力を低減することができる。また、従来のものと比べて、半導体素子の電源と内部電極パッドとの間の配線長さが短縮されるため、電源の出力電圧が降下するIRドロップ現象を大幅に低減することができる。さらに、プローブ針の移動方向と外周部および内部電極パッドの長辺の向きとが同じになるため、プローブ針と各電極パッドとの接触距離を長く確保することができ、プローブ試験の信頼性が向上する。以下、本発明における実施の形態を図面に基いて説明する。実施の形態1図1に示すように、1は、半導体基板2上に半導体素子3を搭載した半導体装置である。また、図2は回路形成面を上面にした四角形状の半導体素子3の平面図である。この半導体素子3の回路形成領域4の外周部にある複数の入出力I/Oセル上にはそれぞれ、長方形状の外周部電極パッド5が形成されている。各外周部電極パッド5には、検査用のプローブ針7を接触させてプローブ痕8を付ける検査領域9と、Au等の材質からなる外周部バンプ10を形成したバンプ形成領域11とが設けられている。また、回路形成領域4の範囲内に設けられた入出力I/Oセル上にはそれぞれ、長方形状の内部電極パッド14が形成されている。各内部電極パッド14には、検査用のプローブ針7を接触させてプローブ痕8を付ける検査領域15と、Au等の材質からなる内部バンプ16を形成したバンプ形成領域17とが設けられている。尚、バンプ形成領域17は検査領域15を挟んだ両側にあり、これにより、各内部電極パッド14上にはそれぞれ内部バンプ16が2個ずつ形成されている。また、回路形成領域4の範囲内の回路には、回路コア部を駆動させる電力を供給する電源18が複数設けられている。内部電極パッド14の個数は電源18の個数と同数であり、内部電極パッド14は電源18の真上に位置しており、各電源18毎にそれぞれ内部電極パッド14が電気的に接続されている。また、図3に示すように、半導体素子3を対角線Aによって4つの三角形の区画領域19a~19dに区切った場合、各区画領域19a~19dに含まれる外周部および内部電極パッド5,14は、同じ区画領域19a~19dに含まれる半導体素子3の外縁辺20a~20dに対して、短辺側が平行になるように配置されている。また、図1に示すように、半導体基板2は多層回路基板であり、半導体基板2の上層面には複数の配線電極部23が形成されている。これら配線電極部23と半導体基板2の裏面側に形成された複数の裏面ランド部24とが内層ビア25で連結されている。半導体素子3と半導体基板2との間には、絶縁性を有するシート形状のエポキシ系樹脂材26が介在しており、半導体素子3の各外周部および内部バンプ10,16が半導体基板2の各配線電極部23に電気的に接続されている。次に、前記半導体装置1の製造方法を説明する。1検査工程先ず、図4abに示すように、ウェハ28上に形成された複数の半導体素子3の外周部および内部電極パッド5,14の検査領域9,15にそれぞれプローブ針7を接触させ、各検査領域9,15にプローブ痕8を形成して電気的な検査を行なう。2切断工程次に、ウェハ28を切断して複数の半導体素子3に分割する。3バンプ形成工程次に、図4cに示すように、半導体素子3の外周部電極パッド5に外周部バンプ10を形成するとともに内部電極パッド14に内部バンプ16を形成する。4樹脂材貼り付け工程次に、図4dに示すように、半導体基板2の上面にシート形状のエポキシ系樹脂材26を貼り付ける。5実装工程その後、図4eに示すように、半導体素子3を反転させ、半導体基板2上に半導体素子3をアライメントし、エポキシ系樹脂材26を介して高温高荷重を負荷する熱圧着方式例えば230°C/10秒程度:50~60gf/Bによりフリップチップ実装し、各外周部および内部バンプ10,16と各配線電極部23とを電気的に接続する。前記1~5の工程により半導体装置1が製造される。以下、上記構成における作用を説明する。図2aに示すように、外周部電極パッド5とは別に、回路形成領域4の範囲内に内部電極パッド14を形成し、各内部電極パッド14に内部バンプ16を形成しているため、半導体素子3の全ての電極パッド数は内部電極パッド14の数だけ増加し、したがって、外周部電極パッド14間の距離ピッチを縮小したり或いは半導体素子3の外辺寸法Lサイズを拡大することなく、半導体素子3を多ピン化することができ、半導体素子3のコストダウンを図ることができる。また、図1bに示すように、フリップチップ実装により、半導体素子3の内部バンプ16と半導体基板2の配線電極部23とは電気的に接続されているが、フリップチップ実装の際、半導体基板2に反りやうねりが発生し易く、このような反りやうねりにより、内部バンプ16が配線電極部23から外れる可能性がある。内部電極パッド14に形成された内部バンプ16が1個の場合では、この内部バンプ16が配線電極部23から外れてしまうと、内部バンプ16と配線電極部23との電気的接続が途絶えてしまうため、接続信頼性が低いといった問題があるが、これに対して本実施の形態1では、内部電極パッド14に形成された内部バンプ16は2個であり、これら2個の内部バンプ16を1個の配線電極部23に接続しているため、上記半導体基板2に反りやうねりが発生しても、2個の内部バンプ16が両方とも一度に配線電極部23から外れる可能性は非常に低く、ほとんどの場合、いずれか一方の内部バンプ16が配線電極部23から外れたとしても、残りの他方の内部バンプ16と配線電極部23との接続が確保される。したがって、接続が維持され、接続の信頼性が向上する。さらに、半導体素子3の回路形成領域4から発生する熱は、内部電極パッド14から内部バンプ16を伝達し、半導体基板2を経由してユーザー基板や筐体へと効率良く放散される。これにより、半導体素子3や半導体装置1の消費電力を低減することができる。尚、一例として、1ワット当りの温度上昇を示す熱抵抗データ値も従来より約35程度小さくすることが可能となる。また、図2aに示すように、電源18に内部電極パッド14を電気的に接続しているため、従来図12参照のように電源56に外周部電極パッド54を電気的に接続する場合と比べて、電源18と内部電極パッド14との間の配線長さが短縮される。これにより、電源18の出力電圧が降下するIRドロップ現象を大幅に低減することができ、半導体素子3の更なる高速化を図って、微細プロセスに対するデバイス性能の向上化を実現することができる。また、半導体装置1を製造する際の前記1検査工程において、プローブ針7は、図4aに示すように半導体素子3の四方外側から内側へ所定方向Bに移動しながら、外周部電極パッド5の検査領域9および内部電極パッド14の検査領域15に接触して滑る。これにより、プローブ針7の移動方向すなわち所定方向Bと各外周部および内部電極パッド5,14の長辺の向きとが同じになるため、前記各検査領域9,15におけるプローブ針7と各電極パッド5,14との接触距離を長く確保することができ、プローブ試験の信頼性が向上する。さらに、半導体素子3を構成する層数を削減できるため、半導体素子3を製造する際のマスク代や製造工程の削減が可能となり、半導体素子3とその製造工程に関わるコストダウンの実現や半導体素子3の生産性の向上化も図ることができる。実施の形態2図5に示すように、半導体素子3の各外周部および内部バンプ10,16と半導体基板2の各配線電極部23とが導電性接着材35を介して電気的に接続されている。次に、前記半導体装置1の製造方法を説明する。先述した実施の形態1と同様に、図6abで示す1検査工程と、2切断工程と、図6cで示す3バンプ形成工程とを行う。4実装工程次に、図6dに示すように、半導体素子3の各外周部および内部バンプ10,16に導電性接着材35を塗布し、半導体素子3を反転させ、半導体基板2上に半導体素子3をアライメントして、高温高荷重を負荷する熱圧着方式によりフリップチップ実装し、導電性接着材35を介して各外周部および内部バンプ10,16と各配線電極部23とを電気的に接続する。5樹脂注入工程その後、図6eに示すように、半導体素子3と半導体基板2との隙間に、絶縁性を有する液状のエポキシ系樹脂材26を注入塗布し、120°C程度の高温状態でエポキシ系樹脂材26を硬化させる。前記1~5の工程により半導体装置1が製造される。前記各実施の形態では、図1b,図5bに示すように、1個の内部電極パッド14に2個の内部バンプ16を形成しているが、3個以上の複数個形成してもよく、例えば、図7abに示すように、内部バンプ16を4個或いは8個形成してもよい。前記各実施の形態では、内部電極パッド14を長方形に形成しているが、長方形に限定されるものではなく、例えば図8a~dに示すように、正方形に形成してもよい。さらには、四角形以外の形状、例えば、図9a~cに示すようなI形状や、dに示すような瓢箪形状に形成してもよい。前記各実施の形態では、図2bに示すように、外周部電極パッド5上に外周部バンプ10を形成する際、外周部バンプ10をプローブ痕8の横隣りに形成しているが、図10に示すように、外周部バンプ10をプローブ痕8の位置上に重ねて形成してもよい。前記各実施の形態では、図2aに示すように、内部電極パッド14を電源18の真上に配置しているが、電源18の近傍に配置してもよい。また、内部電極パッド14の個数を電源18の個数と同数にしているが、内部電極パッド14の個数を電源18の個数よりも多くしてもよい。この場合、電源18に接続された特定の内部電極パッド14に、別の内部電極パッド14が内部配線を介して接続される。これによると、半導体基板2に反りやうねりが発生しても、特定の内部電極パッド14の内部バンプ16と別の内部電極パッド14の内部バンプ16とが一度に配線電極部23から外れる可能性は非常に低く、ほとんどの場合、前記特定又は別のいずれかの内部電極パッド14の内部バンプ16が配線電極部23から外れたとしても、残りの内部電極パッド14の内部バンプ16と配線電極部23との接続が確保される。これにより、接続が維持され、接続の信頼性が向上する。また、1つの電源18に対して、前記特定の内部電極パッド14と別の内部電極パッド14とを選択して用いることも可能である。"