"反射電極となる画素電極と、該画素電極への電圧印加を制御するスイッチング素子とを有する単位画素が基板にマトリックス状に配置されてなる液晶パネル用基板において、前記画素電極と前記スイッチング素子を電気的に接続するための接続導電体形成個所を囲む開口を有し、隣接する複数の前記画素電極の間の領域には開口を有さない遮光層を、前記画素電極と前記スイッチング素子の間に設けてなり、前記画素電極と前記遮光層の間に層間絶縁膜が配置され、隣接する複数の前記画素電極の間の領域において、前記遮光層の表面に、対向する斜面を有するV字状の溝を形成してなることを特徴とする液晶パネル用基板。前記画素電極と前記遮光層との間に反射防止膜を設けてなることを特徴とする請求項1記載の液晶パネル用基板。前記反射防止膜は前記画素電極の下面に設けてなることを特徴とする請求項2記載の液晶パネル用基板。前記反射防止膜は前記遮光層の表面、もしくは前記層間絶縁膜の中間に設けてなることを特徴とする請求項2記載の液晶パネル用基板。請求項1乃至4のいずれかに記載の液晶パネル用基板とこれに対向する基板との間に液晶を挟持して構成されることを特徴とする液晶パネル。請求項5記載の液晶パネルを表示部として備えることを特徴とする電子機器。光源と、前記光源からの光を変調する請求項5記載の液晶パネルと、前記液晶パネルにより変調された光を集光し投写する投写光学手段とを備えることを特徴とする投写型表示装置。以上のようにトランジスタ素子をガラス又は半導体の基板に形成したアクティブマトリックス液晶パネルにおいては、各画素電極と画素電極との隙間から光が漏れると半導体層又は半導体基板内のPN接合トランジスタのソースドレイン領域とチャネル領域の接合や、ソースドレイン領域とウエルとの接合などにおいて、電子、正孔対が発生し、光リーク電流が流れて半導体層や半導体基板又はウェルの電位が不安定となるという問題がある。反射型の場合、例えば最上層に画素電極を形成し画素電極同士を近接して設けることにより、特に遮光対策をしなくても透過型に比べて光の漏れ量は少なくすることができる。しかしながら、投写型表示装置のライトバルブに用いられる反射型液晶パネルでは、強力な光が集光されるので、画素電極の間隙にも強い光が入射することになり、画素電極同士の隣接配置では充分な対策とは言えない。特に、半導体を基板とする液晶パネルは、ウェル領域があるため、漏れ光がトランジスタ部分のみでなくそこから離れた半導体基板を通過しただけで光リーク電流が流れることがある。そのため、しっかりとした漏光対策をしないと、この光リーク電流が、ガラス基板上にスイッチング素子としてのTFTを配置した液晶パネルに比べて多くなるという欠点がある。また、トランジスタ素子をガラス又は半導体の基板に形成したアクティブマトリックス液晶パネルにおいては、走査側駆動回路やデータ線駆動回路等の周辺回路を、同一基板上に形成したトランジスタにより構成しているが、このような周辺回路においても光が入り込むと、光リーク電流が発生して周辺回路が誤動作する問題を抱えていた。さらに、反射型液晶パネルにおいては、画素電極と画素電極の隙間に絶縁膜が露出することとなるが、その絶縁膜表面で反射した光がそのまま180度方向転換して出射すると余分な光として表示されてしまいことになり、画質を低下させることになる問題も有していた。この発明の目的は、反射型液晶パネルにおいて、画素電極間の隙間からの光の漏れ量を減らして基板において発生する光リーク電流を減らすことができるようにした技術を提供することにある。この発明の他の目的は、画素電極がマトリックス状に配置された画素領域の外側に周辺回路が設けられている反射型液晶パネルにおいて、プロセスの工程数を増加させることなく画素領域および周辺回路の光の漏れ量を減らすことができるようにした技術を提供することにある。この発明の他の目的は、反射型液晶パネルにおいて、画素電極と画素電極の隙間に露出する絶縁膜表面での反射光による表示画質への悪影響を防止することができるようにした技術を提供することにある。この発明は、上記目的を達成するため、本発明の液晶パネル用基板は、反射電極となる画素電極と、該画素電極への電圧印加を制御するスイッチング素子とを有する単位画素が基板にマトリックス状に配置されてなる液晶パネル用基板において、前記画素電極と前記スイッチング素子を電気的に接続するための接続導電体形成個所を囲む開口を有し、隣接する複数の前記画素電極の間の領域には開口を有さない遮光層を、前記画素電極と前記スイッチング素子の間に設けてなり、前記画素電極と前記遮光層の間に層間絶縁膜が配置され、隣接する複数の前記画素電極の間の領域において、前記遮光層の表面に、対向する斜面を有するV字状の溝を形成してなることを特徴とする。さらに、前記画素電極と前記遮光層との間に反射防止膜を設けてなることを特徴とする。さらに、前記反射防止膜は前記画素電極の下面に設けてなることを特徴とする。さらに、前記反射防止膜は前記遮光層の表面、もしくは前記層間絶縁膜の中間に設けてなることを特徴とする。また、本発明の液晶パネルは、上記のいずれかに記載の液晶パネル用基板とこれに対向する基板との間に液晶を挟持して構成されることを特徴とする。また、本発明の電子機器は、上記液晶パネルを表示部として備えることを特徴とする。また、本発明の投写型表示装置は、光源と、前記光源からの光を変調する上記の液晶パネルと、前記液晶パネルにより変調された光を集光し投写する投写光学手段とを備えることを特徴とする。また、より具体的に本発明の特徴をまとめれば、以下の通りとなる。第1に、反射電極となる画素電極と、該画素電極への電圧印加を制御するスイッチング素子とを有する画素単位が基板上にマトリックス状に配置されてなる液晶パネル用基板において、前記画素電極と前記スイッチング素子の端子電極を構成する導電層との間に、前記画素電極と前記端子電極とを接続するためのコンタクトホールを形成し、該コンタクトホールの形成個所を囲む開口を有し、隣接する複数の前記画素電極の間の領域には開口を有さない遮光層を、前記画素電極と前記導電層との間に設けることを特徴とする。これによって、入射する光が画素電極の隙間を抜けてスイッチング素子まで漏れてくる光の量をほぼゼロとすることができる。第2に、前記画素電極と前記遮光層との間に反射防止膜を設けることを特徴とする。これによって、遮光層をアルミ等の比較的反射率の高いメタル層で構成した場合に、画素電極の間隙に入射した光が遮光層の表面で反射した光を吸収することができる。第3に、前記画素電極の下面に、該画素電極とほぼ同一形状の反射防止膜を配置したことを特徴とする。これにより、画素電極の間隙に入射した光が遮光層の表面と画素電極の裏面との間で反射を繰り返して、画素電極とスイッチング素子とを接続する接続導電体形成個所に設けた開口部からスイッチング素子の側に光が漏れて半導体層又は半導体基板内に達し、これにより光リーク電流が流れるのを防止することができる。第4に、前記反射防止膜は窒化チタンからなることを特徴とする。窒化チタンはAlのような画素電極との密着性も良く、且つ光吸収性も良い。第5に、前記窒化チタンの膜厚は500~1000オングストロームであることを特徴とする。可視光を吸収する膜厚として上の範囲が好ましい。第6に、隣接する複数の前記画素電極の間の領域においては、前記画素電極の下層絶縁膜の表面もしくは該下層絶縁膜の下方の前記遮光層の表面に、少なくとも斜面を有する溝を形成してなることを特徴とする。これによって、画素電極の隙間から入射した光を斜め方向に反射させることができるので、隙間から入射した光が遮光層で反射して再び隙間から出射し、画素電極からの反射光にこの光が混入してしまうことを防ぐことができる。結果として、液晶パネルのコントラストを向上することができる。第7に、前記画素電極の下面に、該画素電極とほぼ同一形状の反射防止膜を配置したことを特徴とする。これによって、画素電極の裏面側の反射防止膜で吸収し、画素電極の隙間に露出する絶縁膜の表面もしくはその下方の遮光層で反射した光がそのまま180度方向転換して出射するのを防止して、表示画質を向上させることができる。第8に、前記反射防止膜は窒化チタンからなることを特徴とする。第9に、前記窒化チタンの膜厚は500~1000オングストロームであることを特徴とする。これらの効果は、上記第4、第5の効果と同様である。第10に、前記コンタクトホールは前記画素電極の平面形状におけるほぼ中心となる位置に設けることを特徴とする。これにより、各画素電極の端部画素電極どうしの隙間から遮光層に設けられた開口までに距離が、各端部からほぼ均等に離れるので、画素電極の隙間から入射した光が遮光層の開口まで到達する距離が長くなって、スイッチング素子側に光を到達しにくくすることができる。第11に、反射電極となる画素電極と、該画素電極への電圧印加を制御するスイッチング素子とを有する画素単位が基板上にマトリックス状に配置されてなる液晶パネル用基板において、複数の前記画素単位から構成される画素領域と、該画素領域の周辺領域に配置される周辺回路とを同一基板上に構成し、前記画素領域における前記反射電極と同一層により構成された遮光層を、前記周辺回路の上方に設けることを特徴とする。これによって、液晶パネル用基板の製造プロセスの工程数を増加させることなく画素領域および周辺回路における光の漏れ量を減らすことができる。第12に、前記遮光層は、前記周辺回路の配置されない領域を含む前記画素領域の全周を囲む周辺領域に配置されることを特徴とする。画素電極は、画素領域の周りに配置されて見切りの役目を果たすことができる。第13に、前記画素領域においては、前記画素電極と前記スイッチング素子との間に第2の遮光層が配置され、前記周辺回路の上方に配置される第1の遮光層と前記画素領域における最外端の前記画素電極との間の領域には、前記第2の遮光層が配置されることを特徴とする。画素領域において、画素電極下に配置される第2の遮光層により、画素領域と周辺回路領域の境界部から光入射してしまうことを防ぐことができる。第14に、前記画素電極と前記スイッチング素子の端子電極を構成する導電層との間に、前記画素電極と前記端子電極とを接続するためのコンタクトホールが形成され、前記画素領域においては、該コンタクトホールの形成個所を囲む開口を有し、隣接する複数の前記画素電極の間の領域には開口を有さない第2の遮光層を、前記画素電極と前記導電層との間に設けてなり、前記周辺回路においては、第1の前記遮光層の下方に前記第2の遮光層が配置され、前記第2の遮光層が該周辺回路における接続配線部として用いられることを特徴とする。これにより、周辺回路部は、画素領域での遮光層を利用して多層配線が可能となり、駆動回路等を高集積化できる。第15に、前記第2の遮光層は、前記接続配線部から延在された、もしくは前記接続配線部から分離された遮光部を有することを特徴とする。これにより、周辺回路は、2層の遮光層により光から保護される。以下、本発明の好適な実施例を図面に基づいて説明する。半導体基板を用いた液晶パネル用基板の説明図1および図3は、本発明を適用した反射型液晶パネルの反射電極側基板の第1の実施例を示す。なお、図1および図3にはマトリックス状に配置されている画素のうち一画素部分の断面図と平面レイアウトを示す。図1aは図3におけるI-I線に沿った断面を示す。図1bは同じく図3におけるII-II線に沿った断面を示す。図1において、1は単結晶シリコンのようなP型半導体基板N型半導体基板Nでもよい、2はこの半導体基板1の表面に形成されたP型ウェル領域、3は半導体基板1の表面に形成された素子分離用のフィールド酸化膜いわゆるLOCOSである。上記ウェル領域2は、特に限定されないが、例えば768×1024のようなマトリックス状に画素が配置されてなる画素領域の共通ウェル領域として形成されている。また、液晶パネル用基板の全体の平面図を示す図5において図示されているようなデータ線駆動回路21やゲート線駆動回路22、入力回路23、タイミング制御回路24等の周辺回路を構成するトランジスタ素子が形成される部分のウエル領域とは分離して形成してもよい。高周波クロックにより動作する周辺回路の素子の形成されるウェル領域にて発生したキャリアが、画素領域のウエル領域に流れ込んで画素のトランジスタが誤動作する現象は、ウェルの分離により防ぐことができる。さらに、外部からの静電気ノイズが入力回路23からウェル領域に入り込み、このノイズが画素領域のウェルに入り込んで画素のトランジスタを誤動作させるような影響も、ウエルの分離により防ぐことができる。また、上記フィールド酸化膜3は選択熱酸化によって5000~7000オングストロームのような厚さに形成される。上記フィールド酸化膜3には一画素ごとに2つの開口部が形成され、一方の開口部の内側中央にゲート酸化膜絶縁膜4bを介してポリシリコンあるいはメタルシリサイド等からなるゲート電極4aが形成され、このゲート電極4aの両側の基板表面には高不純物濃度のN型不純物導入層以下、ドーピング層というからなるソース、ドレイン領域5a,5bが形成され、スイッチング素子としての電界効果型トランジスタMOSFETが構成されている。ゲート電極4aは走査線方向画素行方向に延在されて、ゲート線4を構成する。また、上記フィールド酸化膜3に形成された他方の開口部の内側の基板表面にはP型ドーピング領域8が形成されているとともに、このP型ドーピング領域8の表面には絶縁膜9bを介してポリシリコンあるいはメタルシリサイド等からなる電極9aが形成され、この電極9aと上記P型ドーピング領域8との間に絶縁膜容量が構成されている。上記電極9aは前記MOSFETのゲート電極4aとなるポリシリコンあるいはメタルシリサイド層と同一工程にて、また電極9aの下の絶縁膜9bはゲート絶縁膜4bとなる絶縁膜と同一工程にてそれぞれ形成することができる。上記絶縁膜4b,9bは熱酸化によって上記開口部の内側半導体基板表面に400~800オングストロームのような厚さに形成される。上記電極4a,9aは、ポリシリコン層を1000~2000オングストロームのような厚さに形成しその上にMoあるいはWのような高融点金属のシリサイド層を1000~3000オングストロームのような厚さに形成した構造とされている。ソース、ドレイン領域5a,5bは、上記ゲート電4aをマスクとしてその両側の基板表面にN型不純物をイオン打ち込みで注入することで自己整合的に形成される。なお、ゲート電極4aの直下のウェル領域はMOSFETのチャネル領域5cとなる。また、上記P型ドーピング領域8は、例えば、専用のイオン打込みと熱処理によるドーピング処理で形成され、ゲート電極を形成する前にイオン注入法で形成するとよい。つまり、絶縁膜4b,9b形成後にウェルと同極性の不純物を注入し、ウェルの表面はウェルよりも高不純物濃度として低抵抗化して形成する。上記ウェル領域2の好ましい不純物濃度は1×1017/cm3以下で、1×1016~5×1016/cm3程度が望ましい。ソース、ドレイン領域5a,5bの好ましい表面不純物濃度は1×1020~3×1020/cm3、P型ドーピング領域8の好ましい表面不純物濃度は1×1018~5×1019/cm3であるが、保持容量を構成する絶縁膜の信頼性及び耐圧の観点から1×1018~1×1019/cm3が特に好ましい。上記電極4aおよび9aからフィールド酸化膜3上にかけては第1の層間絶縁膜6が形成され、この絶縁膜6上にはアルミニウムを主体とするメタル層からなるデータ線7図3参照およびこのデータ線から突出するように形成されたソース電極7aおよび補助結合配線10が設けられており、ソース電極7aは絶縁膜6に形成されたコンタクトホール6aにてソース領域5aに、また補助結合配線10の一端は絶縁膜6に形成されたコンタクトホール6bにてドレイン領域5bに電気的に接続され、他端は絶縁膜6に形成されたコンタクトホール6cを介して電極9aに電気的に接続されている。上記絶縁膜6は、例えばHTO膜高温CVD法により形成される酸化シリコン膜を1000オングストローム程度堆積した上に、BPSG膜ボロンおよびリンを含むシリケートガラス膜を8000~10000オングストロームのような厚さに堆積して形成される。ソース電極7aデータ線7および補助結合配線10を構成するメタル層は、例えば下層からTi/TiN/Al/TiNの4層構造とされる。各層は、下層のTiが100~600オングストローム、TiNが1000オングストローム程度、Alが4000~10000オングストローム、上層のTiNが300~600オングストロームのような厚さとされる。上記ソース電極7aおよび補助結合配線10から層間絶縁膜6上にかけては第2の層間絶縁膜11が形成され、この第2層間絶縁膜11上にはアルミニウムを主体とする二層目のメタル層12からなる遮光層遮光層が形成されている。この遮光層を構成する二層目のメタル層12は、後述するように画素領域の周囲に形成される駆動回路等の周辺回路において素子間の接続用配線を構成する金属層としても形成されるものである。従って、この遮光層12のみを形成するために工程を追加する必要がなく、プロセスが簡略化される。また、上記遮光層12は、上記補助結合配線10に対応する位置に、後述の画素電両とMOSFETを電気的に接続するための柱状の接続プラグ15を貫通させるための開口部12aが形成され、それ以外は画素領域全面を覆うように形成される。すなわち、図3に示されている平面図においては、符号12aが付されている矩形状の枠が上記開口部を表しており、この開口部12aの外側がすべて遮光層12となっている。これによって、図1の上方液晶層側から入射する光をほぼ完全に遮断して画素のスイッチング用MOSFETのチャネル領域およびウェル領域に光が入り込んで光リーク電流が流れるのを防止することができる。上記第2層間絶縁膜11は、例えばTEOSテトラエチルオルソシリケートを材料としプラズマCVD法により形成される酸化シリコン膜以下、TEOS膜と称するを3000~6000オングストローム程度堆積した上に、SOG膜スピンオンガラス膜を堆積し、それをエッチバックで削ってからさらにその上に第2のTEOS膜を2000~5000オングストローム程度の厚さに堆積して形成される。遮光層を構成する二層目のメタル層12は、上記一層目のメタル層77aと同じものでよく、例えば下層からTi/TiN/Al/TiNの4層構造とされる。各層は、最下層のTiが100~600オングストローム、その上のTiNが1000オングストローム程度、Alが4000~10000オングストローム、最上層のTiNが300~600オングストロームのような厚さとされる。この実施例においては、上記遮光層12の上に第3層間絶縁膜13が形成され、この第3層間絶縁膜13の上に図3に示されているように、ほぼ一画素に対応した矩形状の反射電極となる画素電極14が形成されている。そして、上記遮光層12に設けられた開口部12aに対応してその内側に位置するように、上記第3層間絶縁膜13および第2層間絶縁膜11を貫通するコンタクトホール16が設けられており、このコンタクトホール16内に上記補助結合配線10と上記画素電極14とを電気的に接続するタングステン等の高融点金属からなる柱状の接続プラグ15が充填されている。さらに、上記画素電極14の上には、パシベーション膜17が全面的に形成されている。液晶パネルを構成する際には、この反射電極側基板上にさらに配向膜を形成し、ここ基板と対向するように所定の間隙にて、対向基板を対向配置する。この対向基板の内面には、予め対向電極共通電極が形成されその上に配向膜が形成されている。さらに、一対の基板の周辺部をシール材により接着固定し、それにより形成された間隙に液晶を充填封入することにより、液晶パネルが構成される。特に限定されないが、接続プラグ15を構成するタングステン等をCVD法により被着した後、タングステンと第3層間絶縁膜13をCMP化学的機械研磨法で削って平坦化してから、画素電極14を例えば低温スパッタ法によりアルミニウム層を300~5000オングストロームのような厚さに形成し、パターニングにより一辺が15~20μm程度の正方形のような形状として形成される。なお、上記接続プラグ15の形成方法としては、CMP法で第3層間絶縁膜13を平坦化してから、コンタクトホールを開口し、その中にタングステンを被着して形成する方法もある。上記パシベーション膜17としては、画素領域部においては500~2000オングストロームのような厚さの酸化シリコン膜が用いらわ、基板の周辺回路部およびシール部36、スクライブ部には2000~10000オングストロームのような厚さの窒化シリコン膜が用いられる。なお、前述のシール部とは、上記したように、液晶パネルを構成する際に一対の基板を接着固定するためのシール材の形成領域を示す。また、前述のスクライブ部とは、本発明の反射側液晶パネル用基板が半導体ウエハーに多数個形成され、それをスクライブラインに沿って書く半導体チップにダイシングして分離する際のスクライブ領域に沿った部分すなわち液晶パネル用基板の端部となる部分である。また、画素領域部を覆うパシベーション膜17として酸化シリコン膜を使用することにより、膜厚のばらつきによって反射率が大きく変化したり、光の波長によって反射率が大きく変動する現象を抑えることができる。一方、基板の周辺領域、特に液晶が封入された領域よりも外側シール部材よりも外側の領域を覆うパシベーション膜17は、基板の耐水性等の観点において酸化シリコン膜に比べて保護膜として優れた窒化シリコン膜を使用し、この窒化シリコン膜の単層構造とするか、あるいは酸化シリコン膜の上に窒化シリコン膜を形成した二層構造の保護膜とすることにより信頼性を更に向上させることができる。すなわち、外気に触れる基板周辺領域、特にスクライブ部においては、そこから水分等が入り込みやすくなるが、その部分を窒化シリコン膜の保護膜で覆うので信頼性、耐久性を向上することができる。反射電極上に形成するパシベーション膜としては、500~2000オングストロームの範囲の膜厚を得れば、画素電極による反射率の波長依存性の少ない反射側液晶パネルを構成することができる。なお、パシベーション膜17上には、液晶パネルを構成する際に、ポリイミドからなる配向膜が全面に形成され、ラビング処理される。図3は図1に示されている反射側の液晶パネル基板の平面レイアウト図である。同図に示されているように、この実施例では、データ線7とゲート線4とが互いに交差するように形成される。ゲート線4がゲート電極4aを兼ねるように構成されるので、図3のハッチングHで示す箇所のゲート線4部分がゲート電極4aとなり、その下の基板表面には画素スイッチング用MOSFETのチャネル領域5cが設けられる。上記チャネル領域5cの両側図3では上下の基板表面には、ソース、ドレイン領域5a、5bが形成されている。また、データ線に接続されるソース電極7aは、図3の縦方向に沿って延設されたデータ線7から突出するように形成されて、コンタクトホールを介してMOSFETのソース領域5aに接続されでいる。また、保持容量の一方の端子を構成するP型ドーピング領域8はゲート線4と平行な方向画素行方向に隣接する画素のP型ドーピング領域と連続するように形成されている。そして、画素領域の外側に配設された電源ライン70にコンタクトホール71にて接続され、0V接地電位のような所定の電圧Vssが印加されるように構成されている。この所定の電圧Vssは、対向基板に配置される共通電極の電位あるいはその近傍の電位、またはデータ線に供給される画像信号の振幅の中心電位あるいはその近傍の電位、または共通電極電位とが層信号電位の振幅中心電位の中間電位のいずれかの電位であってもよい。画素領域の外側においてP型ドーピング領域8を共通に電圧Vssに接続することによって、保持容量の一方の電極の電位を安定させ、画素の非選択期間MOSFETの非導通時に保持容量が保持する保持電位を安定化させ、1フレーム期間に画素電極に与える電位の変動を低減することができる。また、画素電極の所望しない電位の変動を防止することができる。また、MOSFETの近傍にP型ドーピング領域8を設け、Pウェルの電位も同時に固定しているため、MOSFETの基体電位を安定させバックゲート効果によるしきい値電圧の変動を防ぐことができる。図示しないが、上記電源ライン70は、画素領域の外側に設けられる周辺回路のP型ウェル領域にウェル電位として所定の電圧Vssを供給するラインとしても使用されている。上記電源ライン70は上記データ線7と同一の一層目のメタル層によって構成されている。画素電極14は各々矩形状をなし、隣接する画素電極14とは例えば1μmのような間隔をおいて互い近接して設けられており、画素電極間のすき間から漏れる光の量を極力減らすように構成されている。また、図では、画素電極の形状の中心とコンタクトホール16の中心とがずれているが、両者の中心をほぼ一致させる又は重ねる方が、隣接する画素電極の隙間から入った光がコンタクトホールに到達するまでの距離が画素電極端部からほぼ均一になり、光漏れの量を減らす上では好ましい。この理由は、コンタクトホール16の周囲は遮光機能を有する二層目のメタル層12が12aにて開口されているため、画素電極14の端部付近に開口12aがあると、画素電極の間隙から入射した光が二層目のメタル層12と画素電極14の裏面の間で乱反射して、開口12aまで至り、その開口から下の基板側に入射して光リークが発生してしまうからである。従って、画素電極の中心とコンタクトホール16の中心とをほぼ一致させる又は重ねることにより、隣接する画素電極の隙間から入った光がコンタクトホールに到達するまでの距離が各画素電極端部からほぼ均一になり、基板側に光入射する恐れのあるコンタクトホールに光が届きにくくすることができるので好ましい。なお、上記実施例では、画素スイッチング用MOSFETをNチャネル型とし、保持容量の一方の電極となる半導体領域8をP型ドーピング層とした場合について説明したが、ウェル領域2をN型とし、画素スイッチング用MOSFETをPチャネル型とし、保持容量の一方の電極となる半導体領域をN型ドーピング層とすることも可能である。その場合、保持容量の一方の電極となるN型ドーピング層には、N型ウェル領域に印加されるのと同様に所定の電位VDDを印加するように構成するのが望ましい。なお、この所定の定電位VDDは、N型ウェル領域に電位を与えるものであるため、電源電圧の高い側の電位であることが好ましい。すなわち、画素スイッチング用MOSFETのソースドレインに印加される画像信号の電圧が5Vであれば、この所定の定電位VDDも5Vとすることが好ましい。さらに、画素スイッチング用のMOSFETのゲート電極4aには、15Vのような大きな電圧が印加されるのに対し、周辺回路のシフトレジスタ等のロジック回路などは5Vのような小さな電圧で駆動される周辺回路の一部、例えばゲート線に走査信号を供給する回路等は15Vで駆動されるため、5Vで動作する周辺回路を構成するFETのゲート絶縁膜を、画素スイッチング用FETのゲート絶縁膜よりも薄く形成してゲート絶縁膜の製造工程を別工程とする、または周辺回路のFETのゲート絶縁膜表面をエッチングする等により形成して、周辺回路のFETの応答特姓を向上させ周辺回路特に、高速な走査が求められるデータ線側駆動回路のシフトレジスタの動作速度を高めるという技術が考えられる。このような技術を適用した場合、ゲート絶縁膜の耐圧から、周辺回路を構成するFETのゲート絶縁膜の厚みを画素スイッチング用FETのゲート絶縁膜の厚みの約3分の1~5分の1例えば80~200オングストロームにすることができる。ところで、第1の実施例における駆動波形は図7に示すようになる。図中、VGは画素スイッチング用MOSFETのゲート電極に印加される走査信号であり、期間tH1は画素のMOSFETを導通させる選択期間走査期間であって、その以外の期間は画素のMOSFETを非導通とする非選択期間である。また、Vdはデータ線に印加される画像信号の最大振幅、Vcは画像信号の中心電位、LC-COMは反射電極側基板と対向する対向基板に形成された対向共通電極に印加される共通電位である。保持容量の電極間に印加される電圧は、図7に示すようなデータ線に印加される画像信号電圧VdとP型半導体領域8にかかる0Vのような所定の電圧Vssの差で決定される。しかし、本来保持容量に印加されるべき電位差は画像信号電圧Vdと画像信号の中心電位Vcとの差の約5V図6の液晶パネルの対向基板35に設けられる対向共通電極33に印加される共通電位LC-COMはVcよりΔVだけシフトされているが、実際に画素電極に印加される電圧もΔVシフトしたVd-ΔVとなるで十分である。そこで、第1の実施例においては、保持容量の一方の端子を構成するドーピング領域8をウェルと逆極性P型ウェルの場合はN型にし、画素領域の周辺部でVcもしくはLC-COM近傍の電位に接続し、ウェル電位例えばP型ウェルはVssとは異なる電位にすることも可能である。これにより保持容量の一方の電極9aを構成するポリシリコンあるいはメタルシリサイド層直下の絶縁膜9bを、画素スイッチング用FETのゲート絶縁膜でなく周辺回路を構成するFETのゲート絶縁膜と同時に形成することで、上記実施例に比べて保持容量の絶縁膜厚を3分の1~5分の1にすることかでき、これによって容量値を3~5倍にすることもできる。図1bは本発明の一実施例の画素領域の周辺部の断面図3IIIIを示す。画素領域の走査方向画素行方向に伸びたドーピング領域8を所定の電位Vssに接続する構成を示している。80は周辺回路のMOSFETのソースドレイン領域と同一工程で形成したP型コンタクト領域であり、ゲート電極形成前に形成したドーピング領域8に対して、ゲート電両形成後に同極性の不純物をイオン注入して形成される。コンタクト領域80は、コンタクトホール71を介して配線70に接続され、定電圧Vssが印加される。なお、このコンタクト領域80上も三層目のメタル層からなる遮光層14’によって遮光される。すなわち、画素領域の全周を囲む周辺領域には、画素領域の最外端の画素の画素電極14と分離された遮光層14’が形成される。この遮光層14’は画素電極14と同一層である。最外端の画素電極14と周辺領域の遮光層14’との間隙から入り込む光を遮光するために、一層目のメタル層12’が最外端の画素領域の遮光層12から延在されて配置される。図2は、画素領域の外側に駆動回路等の周辺回路を構成するCMOS回路素子の実施例の断面図を示す。なお、図2において、図1と同一符号が付されている箇所は、同一工程で形成されるメタル層、絶縁膜および半導体領域を示す。図2において、4a,4a’は周辺回路CMOS回路を構成するNチャネルMOSFET,PチャネルMOSFETのゲート電極、5a5b,5a’5b’はそのソースドレイン領域となるN型ドーピング領域,P型ドーピング領域、5c,5c’はそれぞれチャネル領域である。図1の保持容量の一方の電極を構成するP型ドーピング領域8に対して定電位を供給するコンタクト領域80は、上記PチャネルMOSFETのソースドレイン領域となるP型ドーピング領域5a’5b’と同一工程で形成される。27a,27cは一層目のメタル層で構成され電源電圧0V,5V又は15Vに接続されたソース、27bは一層目のメタル層で構成されたドレイン電極である。32aは二層目のメタル層からなる配線層であり、周辺回路を構成する素子間を接続する配線として使用される。32bも二層目のメタル層からなる電源配線層であるが、遮光層としても機能している。遮光層32bは、VcやLC-COMあるいは電源電圧0V等の一定電位のいずれに接続されてもよく、あるいは電源配線等から電気的に分離されて不定の電位であってもよい。14’は三層目のメタル層であり、周辺回路部ではこの三層目のメタル層が遮光層として用いられており、周辺回路を構成する半導体領域に光が通過してキャリアが発生し、半導体領域での電位が不安定になるのを防止する。つまり、周辺回路でも二層目と三層目のメタル層によって遮光がなされる。前述したように、周辺回路部のパシベーション膜17は、画素領域のパシベーション膜を構成する酸化シリコン膜よりも保護膜として優れた窒化シリコン膜あるいは酸化シリコン膜の上に窒化シリコン膜を形成した二層構造の保護膜としてもよい。また、特に制限されないが、この実施例の周辺回路を構成するMOSFETのソースドレイン領域は自己整合技術で形成しても良い。さらに、いずれのMOSFETのソースドレイン領域もLDDライトリードープトドレイン構造あるいはDDDダブルドープトドレイン構造とするようにしても良い。なお、画素スイッチング用FETは大きな電圧で駆動されること、光リーク電流を防止しなければならないことを考慮して、オフセットゲート電極とソースドレイン領域間に距離を持たせた構造とするとよい。図4a,b,cは、それぞれ本発明に係る液晶パネル用反射電極側基板の他の実施例を示す。図4a~cにおいて、図1、図2と同一符号が付されている筒所は、同一工程で形成される層および半導体領域を示す。図4aに示されている実施例は、図1の実施例において画素電極14の裏面に例えば窒化チタン、すなわちチタンナイトライトTiNからなる反射防止膜18を設けたものである。このような反射防止膜18が設けられていると、図1の第1の実施例に比べて更に遮光効果が高くなる。すなわち、第1の実施例では、遮光層12が設けられているが、この遮光層12がアルミニウムのような比較的反射率の高いメタル層で構成されているため、図4aの符号Aで示すように斜め方向から画素電極14と14との隙間から進入した光が遮光層12の表面で反射してさらに画素電極の裏面で反射し、このような反射を繰り返すことで上記接続プラグ15が形成されている箇所に設けた開口部12aからMOSFETの側に光が漏れて基板に達し光リーク電流が流れるおそれがあるが、反射防止膜18が設けられていると、画素電極14の隙間から進入した光を吸収することができ、より一層光リーク電流を防止することができる。なお、チタンナイトライドTiNからなる反射防止膜18の好ましい厚みは500~1000オングストロームである。上記反射防止膜18は、画素電極の裏面でなく遮光層12の表面あるいは層間絶縁膜の中間に設けるようにしても良い。図4bに示されている実施例は、画素電極14の裏面に反射防止膜18を設けるようにした図4aの実施例において、画素電極14と14の隙間に露出する第3層間絶縁膜13の表面に、少なくとも斜面を有するV字状の溝19を互いに隣接する画素電極の間に形成しておくようにしたものである。これによって、符号Bのように基板の真上から画素電極14の隙間へ入射した光を斜め方向に反射させて画素電極裏面側の反射防止膜18で吸収し、画素電極の隙間に露出する絶縁膜の表面あるいはその下方の遮光層で反射した光がそのまま180度方向転換して出射するのを防止することができる。このような反射光が出射されると、画素電極に電圧を印加しない状態で入射光を反射して白表示を行なうように設定されるノーマリホワイトモードの液晶パネルにおいては、上記画素電極の隙間で反射して出射した光は、電圧が印加されない画素電極で反射された光と同様に見えることとなるため、表示画質を低下させるおそれがあるが、図4bのようなV溝19が層間絶縁膜13に形成されていると、そのような反射光をなくすことができるため、画質を向上させることができる。図4cに示されている実施例は、画素電極14の裏面に反射防止膜18を設けるようにした図4aの実施例において、画素電極14と14の隙間の下方の遮光層12の表面に、V字状の溝19を各画素電極の境界に沿って形成しておくようにしたものである。これによって、上述した図4bの実施例と同様の効果が得られる。図4b,cにおいては、溝19を断面V字状に形成したものを示したが、断面形状はこれに限定されるものではなく、溝の内面が少なくとも斜面を有していればその斜面にて入射光を入射方向に対して180°ずれた角度で反射することにより、その反射光を反射防止膜にて吸収することができる。溝の形状はこれ以外に例えば一方の画素電極の端部に沿って斜面を有し、これと隣接する画素電極の端部に沿って垂直面を有する溝でも良いし、ほぼV字状形状として底面に若干の平坦部を有する溝あるいは複数列の溝であっても良い。なお、以上の図4の構成において、上記反射電極14とその下の遮光層12としてのメタル層との間に、前述のTEOS膜一部エッチングにより残存したSOG膜を含むからなる層間絶縁膜13の他に、その下に窒化シリコン膜を形成してもよい。逆に、TEOS膜13の上に窒化シリコン膜を形成するようにしてもよい。このように窒化シリコン膜を追加した二層構造の層間絶縁膜13の構造を用いることにより水等が進入しにくくなって耐湿性が向上する。この二層構造の層間絶縁膜は、画素領域だけでなく、その周辺領域において二層目のメタル層32a,32bの上に形成されてもよく、それにより周辺領域での耐湿性を向上できる。さらに、窒化シリコン膜の屈折率は保護絶縁膜17に使われる酸化シリコン膜の屈折率1.4~1.6より高い1.9~2.2であるため、保護絶縁膜17に液晶側から光が入射した時、窒化シリコン膜との界面で屈折率差によって入射光が反射する。これによって層間膜へ光の入射が減少するため、半導体領域に光が通過してキャリアが発生し、半導体領域での電位が不安定になるのを防止できる。図5は上記実施例を適用した液晶パネル用基板反射電極側基板の全体の平面レイアウト構成を示す。図5に示されているように、この実施例においては、基板の周縁部に設けられている周辺回路に光が入射するのを防止する遮光層25が設けられている。この遮光層は画素電極14と同一層により形成されるものである。周辺回路は、上記画素電極がマトリックス状に配置された画素領域20の周辺に設けられ、上記データ線7に画像データに応じた画像信号を供給するデータ線駆動回路21やゲート線4を順番に走査するゲート線駆動回路22、パッド領域26を介して外部から入力される画像データを取り込む入力回路23、これらの回路を制御するタイミング制御回路24等の回路であり、これらの回路は画素電極スイッチング用MOSFETと同一工程または異なる工程で形成されるMOSFETを能動素子もしくはスイッチング素子とし、これに抵抗や容量などの負荷素子を組み合わせることで構成される。この実施例においては、上記遮光層25は、図1に示されている画素電極14と同一工程で形成される三層目のメタル層で構成され、電源電圧や画像信号の中心電位あるいはLCコモン電位等の所定電位が印加されるように構成されている。遮光層25に所定の電位を印加することでフローティングや他の電位である場合に比べて反射を少なくすることができる。また、遮光層25を電源配線に接続せずにフローティングとすることもできる。このようにすれば、遮光層25により液晶層に電位が印加されないので、周辺領域にて誤表示されることがなくなる。なお、26は電源電圧を供給するために使用されるパッドもしくは端子が形成されたパッド領域である。外部から信号を入力するパッド領域26は上記シール材36の外側に来るようにシール材を設ける位置が設定されている。図6は上記液晶パネル基板31を適用した反射型液晶パネルの断面構成を示す。図6に示すように、上記液晶パネル基板31は、その裏面にガラスもしくはセラミック等からなる支持基板32が接着剤により接着されている。これとともに、その表面側には、LCコモン電位が印加される透明導電膜ITOからなる対向電極共通電極ともいう33を有する入射側のガラス基板35が適当な間隔をおいて配置され、周囲をシール材36で封止された間隙内に周知のTNTwistedNematic型液晶または電圧無印加状態で液晶分子がほぼ垂直配向されたSHSuperHomeotropic型液晶37などが充填されて液晶パネル30として構成されている。周辺回路上の遮光層25は、液晶37を介在して対向電極33と対向されるように構成されている。そして、遮光層25にLCコモン電位を印加すれば、対向電極33にはLCコモン電位が印加されるので、その間に介在する液晶には直流電圧が印加されなくなる。よってTN型液晶であれば常に液晶分子がほぼ90°ねじれたままとなり、SH型液晶であれば常に垂直配向された状態に液晶分子が保たれる。この実施例においては、半導体基板からなる上記液晶パネル基板31は、その裏面にガラスもしくはセラミック等からなる支持基板32が接着剤により接合されているため、その強度が著しく高められる。その結果、液晶パネル基板31に支持基板32を接合させてから対向基板との貼り合わせを行なうようにすると、パネル全体にわたって液晶層のギャップが均一になるという利点がある。絶縁性基板を用いた液晶パネル用基板の説明以上の説明では半導体基板を用いた液晶パネル用基板の構成及びそれを用いた液晶パネルについて説明してきたが、以下にはガラス等の絶縁性基板を用いた反射型液晶パネル用基板の構造について説明する。図10は反射型液晶パネル用基板の画素の構成を示す断面図である。同図は、図1と同様に、図3の平面レイアウト図における線I-Iに沿った断面図を示している。本実施例においては画素スイッチング用のトランジスタとしてTFTが用いられている。図10において図1、図2と同一符号が付けられている箇所は、これらの図と同一機能を有する層及び半導体領域を示す。1は石英や無アルカリ性のガラス基板であり、この絶縁基板上には単結晶又は多結晶あるいはアモルファスのシリコン膜5a,5b,5c,8の形成層が形成されており、このシリコン膜上には熱酸化して形成した酸化シリコン膜とCVD法で堆積した酸化シリコンもしくは窒化シリコンの二層構造からなる絶縁膜4b,9bが形成される。なお、絶縁膜4bの上層の酸化シリコンもしくは窒化シリコン膜の形成前には、シリコン膜の5a,5b,8の領域にN型不純物がドーピングされて、TFTのソース領域5a、ドレイン領域5b、保持容量の電極領域8が形成される。さらに絶縁膜4b上には、TFTのゲート電極4aと保持容量の他方の電極9aとなるポリシリコンまたはメタルシリサイド等の配線層が形成される。以上のように、ゲート電極4a、ゲート絶縁膜4b、チャネル5c、ソース5a、ドレイン5bからなるTFTと、電極8,9aと絶縁膜9bからなる保持容量とが形成される。また、配線層4a,9a上には窒化シリコンまたは酸化シリコンにより形成される第1層間絶縁膜6が形成さわ、この絶縁膜6に形成されたコンタクトホールを介してソース領域5aに接続されるソース電極7aが、アルミニウム層からなる第1メタル層により形成される。第1メタル層の上には層間絶縁膜11と遮光層12が図1と同様に形成される。遮光層12の上にはさらに酸化シリコン膜あるいは窒化シリコン膜、あるいは酸化シリコン膜と窒化シリコン膜の二層構造により形成される第2層間絶縁膜13が形成される。この第2層間絶縁膜13は、CMP法により平坦化され、その上にアルミニウムからなる反射電極となる画素電極が各画素毎に形成される。なお、シリコン膜の電極領域8と画素電極14はコンタクトホール16を介して電気的に接続される。この接続は、図1と同様、タングステン等の高融点金属からなる接続プラグ15を埋め込み形成して行なわれる。なお、遮光層12は図1bの断面図に該当する個所にも形成され、画素電極14とその周辺領域を遮光する遮光層14’の同一層の下に、両者の間隙から入り込む光を遮光する遮光層12’が二層目のメタル層として配置される。以上のように、絶縁基板上に形成されたTFT及び保持容量の上方に反射電極が形成されるので、画素電極領域が広くなり、また保持容量も図3の平面レイアウト図と同様に反射電極下に広い面積で形成できるので、高精細画素が小さいパネルであっても、高い開口率反射率を得ることができるだけでなく、各画素での印加電圧の保持が十分に可能となって駆動が安定化する。また、これまでの実施例と同様に、反射電極14上には、酸化シリコン膜からなるパシベーション膜17が形成される。なお、液晶パネル用基板の全体構成及び液晶パネルの構成は、図5及び図6と同様である。従って、駆動回路等の周辺回路もTFTをトランジスタ素子として構成される。周辺回路部を含む周辺領域においては、図2と同様に、二層目のメタル層32a,32bがCMOS型TFTの上方に素子間の接続配線や、それを延在/分離した遮光層として配線されている。なお、基板の下方からの光入射も想定されるのであれば、シリコン膜5a,5b,8の下にさらに遮光層を配置してもよい。また、図ではゲート電極がチャネルより上方に位置するトップゲートタイプであるが、ゲート電極を先に形成し、ゲート絶縁膜を介した上にチャネルとなつシリコン膜を配置するボトムゲートタイプにしてもよい。さらに、周辺回路領域は、窒化シリコン膜、あるいは酸化シリコン膜と窒化シリコン膜の二層構造とすることにより、耐湿性を向上することができる。本発明の反射型液晶パネルを用いた電子機器の説明図8は、本発明の液晶パネルを用いた電子機器の一例であり、本発明の反射型液晶パネルをライトバルブとして用いたプロジェクタ投写型表示装置の要部を平面的に見た概略構成図である。この図8は、光学要素130の中心を通って配置した光源部110、インテグレータレンズ120、偏光変換素子130から概略構成される偏光照明装置100、偏光照明装置100から出射されたS偏光束をS偏光束反射面201により反射させる偏光ビームスプリッタ200、偏光ビームスプリッタ200のS偏光反射面201から反射された光のうち、青色光Bの成分を分離するダイクロイックミラー412、分離された青色光Bを青色光を変調する反射型液晶ライトバルブ300B、青色光が分離された後の光束のうち赤色光Rの成分を反射させて分離するダイクロイックミラー413、分離された赤色光Rを変調する反射型液晶ライトバルブ300R、ダイクロイックミラー413を透過する残りの緑色光Gを変調する反射型液晶ライトバルブ300G、3つの反射型液晶ライトバルブ300R、300G、300Bにて変調された光をダイクロイックミラー412,413、偏光ビームスプリッタ200にて合成し、この合成光をスクリーン600に投写する投写レンズからなる投写光学系500から構成されている。上記3つの反射型液晶ライトバルブ300R、300G、300Bには、それぞれ前述の液晶パネルが用いられている。光源部110から出射されたランダムな偏光束は、インテグレータレンズ120により複数の中間光束に分割された後、第2のインテグレータレンズを光入射側に有する偏光変換素子130により偏光方向がほぼ揃った一種類の偏光束S偏光束に変換されてから偏光ビームスプリッタ200に至るようになっている。偏光変換素子130から出射されたS偏光束は、偏光ビームスプリッタ200のS偏光束反射面201によって反射され、反射された光束のうち、青色光Bの光束がダイクロイックミラー412の青色光反射層にて反射され、反射型液晶ライトバルブ300Bによって変調される。また、ダイクロイックミラー412の青色光反射層を透過した光束のうち、赤色光Rの光束はダイクロイックミラー413の赤色光反射層にて反射され、反射型液晶ライトバルブ300Rによって変調される。一方、ダイクロイックミラー413の赤色光反射層を透過した緑色光Gの光束は反射型液晶ライトバルブ300Gによって変調される。このようにして、それぞれの反射型液晶ライトバルブ300R、300、300Bによって変調反射型液晶ライトバルブ300R、300G、300Bとなる反射型液晶パネルは、TN型液晶液晶分子の長軸が電圧無印加時にパネル基板に略並行に配向された液晶またはSH型液晶液晶分子の長軸が電圧無印加時にパネル基板に略垂直に配向された液晶を採用している。TN型液晶を採用した場合には、画素の反射電極と、対向する基板の共通電極との間に挟持された液晶層への印加電圧が液晶のしきい値電圧以下の画素OFF画素では、入射した色光は液晶層により楕円偏光され、反射電極により反射され、液晶層を介して、入射した色光の偏光軸とほぼ90度ずれた偏光軸成分の多い楕円偏光に近い状態の光として反射出射される。一方、液晶層に電圧印加された画素ON画素では、入射した色光のまま反射電極に至り、反射されて、入射時と同一の偏光軸のまま反射出射される。反則電極に印加された電圧に応じてTN型液晶の液晶分子の配列角度が変化するので、入射光に対する反射光の偏光軸の角度は、画素のトランジスタを介して反射電極に印加する電圧に応じて可変される。また、SH型液晶を採用した場合には、液品層の印加電圧が液晶のしきい値電圧以下の画素OFF画素では、入射した色光のまま反射電極に至り、反射されて、入射時と同一偏光軸のまま反射出射される。一方、液晶層に電圧印加された画素ON画素では、入射した色光は液晶層にて楕円偏光され、反射電極により反射され、液晶層を介して、入射光の偏光軸に対して偏光軸がほぼ90度ずれた偏光軸成分の多い楕円偏光として反射出射する。TN型液晶の場合と同様に、反射電極に印加された電圧に応じてSH型液晶の液晶分子の配列角度が変化するので、入射光に対する反射光の偏光軸の角度は、画素のトランジスタを介して反射電極に印加する電圧に応じて可変される。これらの液晶パネルの画素から反射された色光のうち、S偏光成分はS偏光を反射する偏光ビームスプリッタ200を透過せず、一方、P偏光成分は透過する。この偏光ビームスプリッタ200を透過した光により画像が形成される。従って、投写される画像は、TN型液晶を液晶パネルに用いた場合はOFF画素の反射光が投写光学系500に至りON画素の反射光はレンズに至らないのでノーマリーホワイト表示となり、SH液晶を用いた場合はOFF画素の反射光は投写光学系に至らずON画素の反射光が投写光学系500に至るのでノーマリーブラック表示となる。反射型液晶パネルは、ガラス基板にTFTアレーを形成したアクティブマトリクス型液晶パネルに比べ、半導体技術を利用して画素が形成されるので画素数をより多く形成でき、且つパネルサイズも小さくできるので、高精細な画像を投写できると共に、プロジェクタを小型化できる。図6にて説明したように、液晶パネルの周辺回路部は遮光層で覆われ、対向基板の対向する位置に形成される対向電極と共に同じ電位例えばLCコモン電位。但し、LCコモン電位としない場合は画素部の対向電極と異なる電位となるので、この場合画素部の対向電極とは分離された周辺対向電極となる。が印加されるので、両者間に介在する液晶にはほぼ0Vが印加され、液晶はOFF状態と同じになる。従って、TN型液晶の液晶パネルでは、ノーマリホワイト表示に合わせて画像領域の周辺が全て白表示にでき、SH型液晶の液晶パネルでは、ノーマリブラック表示に合わせて画像領域の周辺が全て黒表示にできる。上記実施例に従うと、反射型液晶パネル300R、300G、300Bの各画素電極に印加された電圧が充分に保持されるとともに、画素電極の反射率が非常に高いため鮮明な映像が得られる。図9は、それぞれ本発明の反射型液晶パネルを使った電子機器の例を示す外観図である。なお、これらの電子機器では、偏光ビームスプリッタと共に用いられるライトバルブとしてではなく、直視型の反射型液晶パネルとして使用されるため、反射電極は完全な鏡面である必要はなく、視野角を広げるためには、むしろ適当な凸凹を付けた方が望ましいが、それ以外の構成要件は、ライトバルブの場合と基本的に同じである。図9aは携帯電話を示す斜視図である。1000は携帯電話本体を示し、そのうちの1001は本発明の反射型液晶パネルを用いた液晶表示部である。図9bは、腕時計型電子機器を示す図である。1100は時計本体を示す斜視図である。1101は本発明の反射型液晶パネルを用いた液晶表示部である。この液晶パネルは、従来の時計表示部に比べて高精細の画素を有するので、テレビ画像表示も可能とすることができ、腕時計型テレビを実現できる。図9cは、ワープロ、パソコン等の携帯型情報処理装置を示す図である。1200は情報処理装置を示し、1202はキーボード等の入力部、1206は本発明の反射型液晶パネルを用いた表示部、1204は情報処理装置本体を示す。各々の電子機器は電池により駆動される電子機器であるので、光源ランプを持たない反射型液晶パネルを使えば、電池寿命を延ばすことが出来る。また、本発明のように、周辺回路をパネル基板に内蔵できるので、部品点数が大幅に減り、より軽量化小型化できる。なお、以上の実施例においては、液晶パネルの液晶としてTN型とホメオトロピック配向のSH型に関しで説明したが、他の液晶に置き換えても実施可能であることは言うまでもない。以上説明したように、この発明は、反射電極としての画素電極と該画素電極に電圧を印加するスイッチング素子の端子電極等を構成する導電層との間に、上記画素電極と上記端子電極とを接続するためのコンタクトホール形成箇所のみに画素領域における開口を有する遮光層を設けるようにしたので、入射側から駆動素子の側に漏れる光の量をほぼゼロにすることができ、半導体層又は半導体基板に流れる光リーク電流を大幅に低減することができるという効果がある。また、同一基板上に、画素電極がマトリックス状に配置された画素領域とその外側に周辺回路が設けられている反射型液晶パネルにおいては、周辺回路では、画素領域の反射電極を構成するメタル層と同一の層により構成された遮光層を設けるようにしたので、プロセスの工程数を増加させることなく画素領域および周辺回路の光の漏れ量を減らし、光リーク電流を低減することができるという効果がある。さらに、同一基板上に、画素電極がマトリックス状に配置された画素領域とその外側に周辺回路が形成された反射型液晶パネルにおいては、画素電極層の下方に、上記周辺回路で配線層もしくは遮光層として使用される層を用いて上記画素領域の遮光層を形成するようにしたので、プロセスの工程数を増加させることなく遮光層を形成することができるという効果がある。さらに、上記画素電極の下方側に反射防止膜を設けるようにしたので、上記遮光層を比較的反射率の高い金属層で構成した場合にも遮光層の表面で反射した光を吸収することができ、遮光層の表面と画素電極の裏面との間で反射を繰り返して画素電極とスイッチング素子とを接続する導電体形成箇所に設けた開口部から下方側に光が漏れて半導体層又は半導体基板に達し光リーク電流が流れるのを防止することができるという効果がある。また、上記画素電極の下方側に反射防止膜を設けるとともに、画素領域の画素電極と画素電極の隙間に露出する絶縁膜の表面もしくはその下方の遮光層の表面に、少なくとも斜面を有する溝を画素電極の間に形成しておくようにしたので、画素電極の隙間から入射した光を斜め方向に反射させて画素電極裏面側の反射防止膜で吸収し、画素電極の隙間に露出する絶縁膜の表面あるいはその下方の遮光層で反射した光がそのまま180度方向転換して出射するのを防止して、表示画質を向上させることができるという効果がある。"