任意の機能ブロックに給電する第1および第2の電源と、第1および第2のテスト時信号にそれぞれ応じて動作する直列に接続された2つのスイッチを有し、前記第1の電源および前記機能ブロックの間を導通または遮断する第1の電源スイッチと、前記2つのスイッチの中点に接続されて、前記第1の電源スイッチの状態を観測する第1の観測ノードと、初期電圧設定信号に応じて前記第1の観測ノードおよび前記第2の電源の間を導通または遮断する第1の初期電圧設定回路と、前記第1および前記第2のテスト時信号ならびに前記初期電圧設定信号を生成するテストコントローラとを具備し、前記テストコントローラが、前記第1および前記第2のテスト時信号ならびに前記初期電圧設定信号の状態を所定の順番で切り替えることによって、前記2つのスイッチのそれぞれについて、ON状態からOFF状態に遷移する際の異常および前記OFF状態から前記ON状態に遷移する際の異常が、前記第1の観測ノードにおける論理値の異常として検出される半導体集積回路。請求項1に記載の半導体集積回路において、前記2つのスイッチの一方は、前記第1の電源および前記第1の観測ノードの間にドレインおよびソースが接続されて、ゲートに入力する前記第1のテスト時信号に応じて前記ドレインおよび前記ソースの間を導通または遮断する第1のトランジスタを具備し、前記2つのスイッチの他方は、前記第1の観測ノードおよび前記機能ブロックの間にドレインおよびソースが接続されて、ゲートに入力する前記第2のテスト時信号に応じて前記ドレインおよび前記ソースの間を導通または遮断する第2のトランジスタを具備し、前記第1の初期電圧設定回路は、前記第1の観測ノードおよび前記第2の電源の間にドレインおよびソースが接続されて、ゲートに入力する前記初期電圧設定信号に応じて前記ドレインおよび前記ソースの間を導通または遮断する第1の電圧設定用トランジスタを具備する半導体集積回路。請求項2に記載の半導体集積回路において、非テスト時の通常動作時において前記第1の電源スイッチを制御する第1の通常動作時制御信号を生成するコントローラと、前記第1のトランジスタにおける前記ゲートの前段に接続されて、前記テスト時には前記第1のテスト時信号を出力し、前記通常動作時には前記第1の通常動作時制御信号を出力する第1のマルチプレクサと、前記第2のトランジスタにおける前記ゲートの前段に接続されて、前記テスト時には前記第2のテスト時信号を出力し、前記通常動作時には前記第1の通常動作時制御信号を出力する第2のマルチプレクサとをさらに具備する半導体集積回路。請求項2に記載の半導体集積回路において、前記第1の電源スイッチとは並列に接続されて、前記第1および前記第2のテスト時信号にそれぞれ応じて動作する直列に接続された2つのスイッチを有し、前記第1の電源および前記機能ブロックの間を導通または遮断する第2の電源スイッチと、前記2つのスイッチの中点に接続されて、前記第2の電源スイッチの状態を観測する第2の観測ノードと、前記初期電圧設定信号に応じて前記第2の観測ノードおよび前記第2の電源の間を導通または遮断する第2の初期電圧設定回路とをさらに具備し、前記テストコントローラが、前記第1および前記第2のテスト時信号ならびに前記初期電圧設定信号の状態を所定の順番で切り替えることによって、前記2つのスイッチのそれぞれについて、ON状態からOFF状態に遷移する際の異常および前記OFF状態から前記ON状態に遷移する際の異常が、前記第2の観測ノードにおける論理値の異常として検出される半導体集積回路。請求項4に記載の半導体集積回路において、前記2つのスイッチの一方は、前記第1の電源および前記第2の観測ノードの間にドレインおよびソースが接続されて、ゲートに入力する前記第1のテスト時信号に応じて前記ドレインおよび前記ソースの間を導通または遮断する第3のトランジスタを具備し、前記2つのスイッチの他方は、前記第2の観測ノードおよび前記機能ブロックの間にドレインおよびソースが接続されて、ゲートに入力する前記第2のテスト時信号に応じて前記ドレインおよび前記ソースの間を導通または遮断する第4のトランジスタを具備し、前記第2の初期電圧設定回路は、前記第2の観測ノードおよび前記第2の電源の間にドレインおよびソースが接続されて、ゲートに入力する前記初期電圧設定信号に応じて前記ドレインおよび前記ソースの間を導通または遮断する第2の電圧設定用トランジスタを具備する半導体集積回路。請求項5に記載の半導体集積回路において、非テスト時の通常動作時において前記第1および前記第2の電源スイッチを制御する第1の通常動作時制御信号を生成するコントローラと、前記第1および前記第3のトランジスタにおける前記ゲートの前段に接続されて、前記テスト時には前記第1のテスト時信号を出力し、前記通常動作時には前記第1の通常動作時制御信号を出力する第1のマルチプレクサと、前記第2および前記第4のトランジスタにおける前記ゲートの前段に接続されて、前記テスト時には前記第2のテスト時信号を出力し、前記通常動作時には前記第1の通常動作時制御信号を出力する第2のマルチプレクサとをさらに具備する半導体集積回路。請求項2または5に記載の半導体集積回路において、前記第1の電源スイッチとは並列に接続されて、前記テストコントローラがさらに生成する第3および第4のテスト時信号にそれぞれ応じて動作する直列に接続された2つのスイッチを有し、前記第1の電源および前記機能ブロックの間を導通または遮断する第3の電源スイッチをさらに具備し、前記第1の観測ノードは、前記2つのスイッチの中点に接続されており、前記テストコントローラが、前記第3および前記第4のテスト時信号ならびに前記初期電圧設定信号の状態を所定の順番で切り替えることによって、前記2つのスイッチのそれぞれについて、ON状態からOFF状態に遷移する際の異常および前記OFF状態から前記ON状態に遷移する際の異常が、前記第1の観測ノードにおける論理値の異常として検出される半導体集積回路。請求項7に記載の半導体集積回路において、前記2つのスイッチの一方は、前記第1の電源および前記第1の観測ノードの間にドレインおよびソースが接続されて、ゲートに入力する前記第3のテスト時信号に応じて前記ドレインおよび前記ソースの間を導通または遮断する第5のトランジスタを具備し、前記2つのスイッチの他方は、前記第1の観測ノードおよび前記機能ブロックの間にドレインおよびソースが接続されて、ゲートに入力する前記第4のテスト時信号に応じて前記ドレインおよび前記ソースの間を導通または遮断する第6のトランジスタを具備し、非テスト時の通常動作時において前記第1の電源スイッチを制御する第1の通常動作時制御信号および前記第3の電源スイッチを制御する第2の通常動作時制御信号を生成するコントローラと、前記第1のトランジスタにおける前記ゲートの前段に接続されて、前記テスト時には前記第1のテスト時信号を出力し、前記通常動作時には前記第1の通常動作時制御信号を出力する第1のマルチプレクサと、前記第2のトランジスタにおける前記ゲートの前段に接続されて、前記テスト時には前記第2のテスト時信号を出力し、前記通常動作時には前記第1の通常動作時制御信号を出力する第2のマルチプレクサと、前記第5のトランジスタにおける前記ゲートの前段に接続されて、前記テスト時には前記第3のテスト時信号を出力し、前記通常動作時には前記第2の通常動作時制御信号を出力する第3のマルチプレクサと、前記第6のトランジスタにおける前記ゲートの前段に接続されて、前記テスト時には前記第4のテスト時信号を出力し、前記通常動作時には前記第2の通常動作時制御信号を出力する第4のマルチプレクサとをさらに具備する半導体集積回路。請求項2に記載の半導体集積回路において、前記第1の電源スイッチとは並列に接続されて、前記第1および前記第2のテスト時信号に応じて前記第1の電源および前記機能ブロックの間を導通または遮断する第2の電源スイッチと、前記第1および前記第2の電源スイッチとは並列に接続されて、前記テストコントローラがさらに生成する第3および第4のテスト時信号に応じて前記第1の電源および前記機能ブロックの間を導通または遮断する第3の電源スイッチと、前記第1、前記第2および前記第3の電源スイッチとは並列に接続されて、前記第3および前記第4のテスト時信号に応じて前記第1の電源および前記機能ブロックの間を導通または遮断する第4の電源スイッチと、前記第2および前記第4の電源スイッチの状態を観測する第2の観測ノードと、前記初期電圧設定信号に応じて前記第2の観測ノードおよび前記第2の電源の間を導通または遮断する第2の初期電圧設定回路とをさらに具備し、前記第1の観測ノードは、前記第3の電源スイッチの状態をさらに観測し、前記第2の電源スイッチは、前記第1の電源および前記第2の観測ノードの間にドレインおよびソースが接続されて、ゲートに入力する前記第1のテスト時信号に応じて前記ドレインおよび前記ソースの間を導通または遮断する第3のトランジスタと、前記第2の観測ノードおよび前記機能ブロックの間にドレインおよびソースが接続されて、ゲートに入力する前記第2のテスト時信号に応じて前記ドレインおよび前記ソースの間を導通または遮断する第4のトランジスタとを具備し、前記第3の電源スイッチは、前記第1の電源および前記第1の観測ノードの間にドレインおよびソースが接続されて、ゲートに入力する前記第3のテスト時信号に応じて前記ドレインおよび前記ソースの間を導通または遮断する第5のトランジスタと、前記第1の観測ノードおよび前記機能ブロックの間にドレインおよびソースが接続されて、ゲートに入力する前記第4のテスト時信号に応じて前記ドレインおよび前記ソースの間を導通または遮断する第6のトランジスタとを具備し、前記第4の電源スイッチは、前記第1の電源および前記第2の観測ノードの間にドレインおよびソースが接続されて、ゲートに入力する前記第3のテスト時信号に応じて前記ドレインおよび前記ソースの間を導通または遮断する第7のトランジスタと、前記第2の観測ノードおよび前記機能ブロックの間にドレインおよびソースが接続されて、ゲートに入力する前記第4のテスト時信号に応じて前記ドレインおよび前記ソースの間を導通または遮断する第8のトランジスタとを具備し、前記第2の初期電圧設定回路は、前記第2の観測ノードおよび前記第2の電源の間にドレインおよびソースが接続されて、ゲートに入力する前記初期電圧設定信号に応じて前記ドレインおよび前記ソースの間を導通または遮断する第2の電圧設定用トランジスタを具備し、非テスト時の通常動作時において前記第1および前記第2の電源スイッチを制御する第1の通常動作時制御信号ならびに前記第3および前記第4の電源スイッチを制御する第2の通常動作時制御信号を生成するコントローラと、前記第1および第3のトランジスタにおける前記ゲートの前段に接続されて、前記テスト時には前記第1のテスト時信号を出力し、前記通常動作時には前記第1の通常動作時制御信号を出力する第1のマルチプレクサと、前記第2および第4のトランジスタにおける前記ゲートの前段に接続されて、前記テスト時には前記第2のテスト時信号を出力し、前記通常動作時には前記第1の通常動作時制御信号を出力する第2のマルチプレクサと、前記第5および第7のトランジスタにおける前記ゲートの前段に接続されて、前記テスト時には前記第3のテスト時信号を出力し、前記通常動作時には前記第2の通常動作時制御信号を出力する第3のマルチプレクサと、前記第6および第8のトランジスタにおける前記ゲートの前段に接続されて、前記テスト時には前記第4のテスト時信号を出力し、前記通常動作時には前記第2の通常動作時制御信号を出力する第4のマルチプレクサとをさらに具備し、前記テストコントローラが、前記第1~前記第4のテスト時信号および前記初期電圧設定信号の状態を所定の順番で切り替えることによって、前記第1~前記第8のトランジスタのそれぞれについて、ON状態からOFF状態に遷移する際の異常および前記OFF状態から前記ON状態に遷移する際の異常が、前記第1および前記第2の観測ノードにおける論理値の異常として検出される半導体集積回路。第1および第2の電源が任意の機能ブロックに給電するステップと、テストコントローラで、第1および第2のテスト時信号ならびに初期電圧設定信号を生成するステップと、第1の電源スイッチで、前記第1および前記第2のテスト時信号に応じて前記第1の電源および前記機能ブロックの間を導通または遮断するステップと、第1の初期電圧設定回路で、前記初期電圧設定信号に応じて第1の観測ノードおよび前記第2の電源の間を導通または遮断するステップと、前記第1の観測ノードで、前記第1の電源スイッチの状態を観測するステップとを具備し、前記第1の電源および前記機能ブロックの間を導通または遮断するステップは、前記第1のテスト時信号に応じて動作する第1のスイッチで、前記第1の電源および前記第1の観測ノードの間を導通または遮断するステップと、前記第2のテスト時信号に応じて動作する第2のスイッチで、前記第1の観測ノードおよび前記機能ブロックの間を導通または遮断するステップとを具備し、前記生成するステップは、前記第1および前記第2のテスト時信号ならびに前記初期電圧設定信号の状態を所定の順番で切り替えるステップを具備し、前記観測するステップは、前記第1および前記第2のスイッチのそれぞれについて、ON状態からOFF状態に遷移する際の異常および前記OFF状態から前記ON状態に遷移する際の異常を、前記第1の観測ノードにおける論理値の異常として検出するステップを具備する半導体集積回路のテスト方法。特許文献1として上記に説明した従来技術には、スイッチ115として示された電源スイッチのテスト時間が長いという問題がある。その原因として、電源スイッチの操作に充電が伴い、この充電に時間がかかることが挙げられる。一般的に、電源スイッチは、論理セル数万個程度の機能ブロックに対して並列に接続される複数のスイッチとして構成されることが多い。この場合、図1における観測ノード225の接地容量は、機能ブロック130内の各種論理セルに含まれる全トランジスタのソース容量、複数の電源スイッチにおけるドレイン容量、メタル層配線容量、寄生容量、などの総和となる。観測ノード225の接地容量は、微細な製造プロセスの場合でさえ、数百pFまで大きくなる事も珍しくない。電源スイッチとしてのスイッチ115がON状態になる事により、接地にある機能ブロックの電源ラインを充電するときの、ノード225の電圧V225tの変化は、以下の式で表される。V225t=V1-e-t/RCここで、Vは電源電圧を表し、tは時間を表し、Rは電源スイッチのON抵抗を表し、Cはノード225の接地容量を表す。このように、特許文献1に示した従来技術による電源スイッチのテスト時間が長い理由をまとめると、次のとおりである。すなわち、観測ノード225が一般的に接地容量の大きい電源線であり、図1のように電源スイッチとして動作するスイッチ115が一つである構成の場合、スイッチ115のON抵抗を小さくできない。このため、観測ノード225の電圧変化時間が長く、高速に電源スイッチの故障を検出できない。以下に、発明を実施するための形態で使用される番号を用いて、課題を解決するための手段を説明する。これらの番号は、特許請求の範囲の記載と発明を実施するための形態との対応関係を明らかにするために付加されたものである。ただし、それらの番号を、特許請求の範囲に記載されている発明の技術的範囲の解釈に用いてはならない。本発明による半導体集積回路は、第1および第2の電源110および120と、第1の電源スイッチ115および116、115:11および116:11と、第1の観測ノード240、240:x1と、第1の初期電圧設定回路290、290:x1と、テストコントローラ250とを具備する。ここで、第1および第2の電源110および120は、任意の機能ブロック130に給電する。第1の電源スイッチ115および116、115:11および116:11は、第1および第2のテスト時信号にそれぞれ応じて動作する直列に接続された2つのスイッチ115および116、115:11および116:11を有し、第1の電源110および機能ブロック130の間を導通または遮断する。第1の観測ノード240、240:x1は、2つのスイッチ115および116、115:11および116:11の中点に接続されて、第1の電源スイッチ115および116、115:11および116:11の状態を観測する。第1の初期電圧設定回路290、290:x1は、初期電圧設定信号に応じて第1の観測ノード240、240:x1および第2の電源120の間を導通または遮断する。テストコントローラ250は、第1および第2のテスト時信号ならびに初期電圧設定信号を生成する。テストコントローラが、第1および第2のテスト時信号ならびに初期電圧設定信号の状態を所定の順番で切り替えることによって、前記2つのスイッチ115および116、115:11および116:11のそれぞれについて、ON状態からOFF状態に遷移する際の異常およびOFF状態からON状態に遷移する際の異常が、第1の観測ノード240、240:x1における論理値の異常として検出される。本発明による半導体集積回路のテスト方法は、第1および第2の電源110および120が任意の機能ブロック130に給電するステップと、テストコントローラ250で、第1および第2のテスト時信号ならびに初期電圧設定信号を生成するステップと、第1の電源スイッチ115および116、115:11および116:11で、第1および第2のテスト時信号に応じて第1の電源110および機能ブロック130の間を導通または遮断するステップと、第1の初期電圧設定回路290、290:x1で、初期電圧設定信号に応じて第1の観測ノード240、240:x1および第2の電源120の間を導通または遮断するステップと、第1の観測ノード240、240:x1で、第1の電源スイッチ115および116、115:11および116:11の状態を観測するステップとを具備する。第1の電源110および機能ブロック130の間を導通または遮断するステップは、第1のテスト時信号に応じて動作する第1のスイッチ115、115:11で、第1の電源110および第1の観測ノード240、240:x1の間を導通または遮断するステップと、第2のテスト時信号に応じて動作する第2のスイッチ116、116:11で、第1の観測ノード240、240:x1および機能ブロック130の間を導通または遮断するステップとを具備する。生成するステップは、第1および第2のテスト時信号ならびに初期電圧設定信号の状態を所定の順番で切り替えるステップを具備する。観測するステップは、第1および第2のスイッチ115および116、115:11および116:11のそれぞれについて、ON状態からOFF状態に遷移する際の異常およびOFF状態からON状態に遷移する際の異常を、第1の観測ノード240、240:x1における論理値の異常として検出するステップを具備する。本発明の半導体集積回路によれば、電源スイッチのテストを高速化できる効果が得られる。その理由は、観測ノード群240などの容量が、第1のスイッチ群115など、第2のスイッチ群116などおよび初期電圧設定回路群290などの各接続部と配線容量だけで構成されているからである。すなわち、観測ノード群240などの容量が従来技術の観測ノード225の容量より小さく、電圧変化が安定するまでの時間が短縮されるからである。添付図面を参照して、本発明による半導体集積回路と、この半導体集積回路を用いたテスト方法とを実施するための形態を以下に説明する。第1の実施形態図2は、本発明の第1の実施形態による半導体集積回路の構成を示す回路図である。図2の半導体集積回路200の構成要素について説明する。図2の半導体集積回路200は、電源供給レール110と、第1のスイッチとして動作する第1のトランジスタ115と、第2のスイッチとして動作する第2のトランジスタ116と、グラウンド供給レール120と、機能ブロック130と、コントローラ150と、第1のマルチプレクサ220と、第2のマルチプレクサ221と、観測ノード240と、テストコントローラ250と、初期電圧設定回路290として動作する電圧設定用トランジスタ290とを具備している。図2の半導体集積回路200の構成要素同士の接続関係について説明する。電源供給レール110は、第1のトランジスタ115のソースに接続されている。第1のトランジスタ115のドレインは、観測ノード240と、第2のトランジスタ116のソースと、電圧設定用トランジスタ290のドレインとに接続されている。第2のトランジスタ116のドレインは、機能ブロック130における第1の端部に接続されている。機能ブロック130における第2の端部は、グラウンド供給レール120と、電圧設定用トランジスタ290のソースとに接続されている。テストコントローラ250における第1の出力部は、第1、第2のマルチプレクサ220、221のそれぞれにおける切替信号入力部に共通接続されている。テストコントローラ250における第2の出力部は、第1のマルチプレクサ220における第1の入力部に接続されている。テストコントローラ250における第3の出力部は、第2のマルチプレクサ221における第1の入力部に接続されている。テストコントローラ250における第4の出力部は、電圧設定用トランジスタ290のゲートに接続されている。コントローラ150の出力部は、第1、第2のマルチプレクサ220、221のそれぞれにおける第2の入力部に共通接続されている。第1のマルチプレクサ220の出力部は、第1のトランジスタ115のゲートに接続されている。第2のマルチプレクサ221の出力部は、第2のトランジスタ116のゲートに接続されている。図2の第1、第2のマルチプレクサ220、221の動作について説明する。第1のマルチプレクサ220における第1の入力部は、テストコントローラ250における第2の出力部から出力される第1のテスト時信号を入力する。また、第1のマルチプレクサ220における第2の入力部は、コントローラ150から出力される通常動作時制御信号を入力する。さらに、第1のマルチプレクサ220の切替信号入力部は、テストコントローラ250における第1の出力部から出力されるテストイネーブル信号を入力する。第1のマルチプレクサ220の出力部は、テストイネーブル信号に応じて、テスト時にはテストコントローラ250からの第1のテスト時信号を出力し、非テスト時の通常動作時にはコントローラ150からの通常動作時制御信号を出力する。同様に、第2のマルチプレクサ221における第1の入力部は、テストコントローラ250における第3の出力部から出力される第2のテスト時信号を入力する。また、第2のマルチプレクサ221における第2の入力部は、コントローラ150から出力される通常動作時制御信号を入力する。さらに、第2のマルチプレクサ221の切替信号入力部は、テストコントローラ250における第1の出力部から出力されるテストイネーブル信号を入力する。第2のマルチプレクサ221の出力部は、テストイネーブル信号に応じて、テスト時にはテストコントローラ250からの第2のテスト時信号を出力し、非テスト時の通常動作時にはコントローラ150からの通常動作時制御信号を出力する。第1、第2のトランジスタ115、116の動作について説明する。第1のトランジスタ115は、テストコントローラ250が第1のマルチプレクサ220を介して出力する第1のテスト時信号に応じて、電源供給レール110および観測ノード240の間を導通または遮断する。同様に、第2のトランジスタ116は、テストコントローラ250が第2のマルチプレクサ221を介して出力する第2のテスト時信号に応じて、観測ノード240および機能ブロック130の間を導通または遮断する。機能ブロック130について説明する。機能ブロック130は、電源供給レールおよびグラウンド供給レールに接続されることで電力を供給されて任意の動作を行う回路部である。ただし、本発明では第1、第2のトランジスタ115、116の動作に注目し、機能ブロック130の具体的な内部構成は重要ではないので、さらなる詳細な説明を省略する。なお、後述するように、機能ブロック130は、図示されない仮想電源ラインを具備していることが望ましい。この仮想電源ラインは、第1、第2のトランジスタ115、116が共にON状態である場合に電源供給レール110に接続されて、機能ブロック130内部の回路に電源を供給するためのものである。電圧設定用トランジスタ290の動作について説明する。電圧設定用トランジスタ290は、テストコントローラ250における第4の出力部から出力される初期電圧設定信号に応じて、観測ノード240およびグラウンド供給レール120の間を導通または遮断する。図2の半導体集積回路200の全体的な動作、すなわち本発明の第1の実施形態による半導体集積回路のテスト方法、について説明する。まず、非テスト時の通常動作時において、テストコントローラ250はその第1の出力部からインアクティブなテストイネーブル信号を出力する。このインアクティブなテストイネーブル信号に応じて、第1および第2のマルチプレクサ220、221は、両方とも、コントローラ150から出力される通常動作時制御信号を選択的に出力する。コントローラ150からの通常動作時制御信号は、第1、第2のマルチプレクサ220、221を介して、第1、第2のスイッチ115、116を同時かつ同様に制御して導通状態または遮断状態にする。なお、このとき、テストコントローラ250における第4の出力部から出力される初期電圧設定信号に応じて、初期電圧設定回路290はOFF状態になる。すなわち、観測ノード240はグラウンド供給レール120から切り離されている。次に、テスト時の、第1、第2のスイッチ115、116とも正常に動作する場合について説明する。テスト時には、複数のステップを順番に実行することで行われる。以下の表表2は、本発明の第1の実施形態による半導体集積回路の各部分の状態を、テスト時に実行されるステップ毎にまとめたものである。ここで、各列は、左から順に、ステップ名、第1のスイッチの状態、第2のスイッチの状態、初期電圧設定回路290の状態、正常時における観測ノードの論理値を表している。また、この表表2の各行に記載のステップ1~5は、この順番に実行される。ステップ1について説明する。第1、第2のスイッチ115、116が共にON状態であるので、電源供給レール110、観測ノード240および機能ブロック130が全て導通する。さらに、初期電圧設定回路290はOFF状態であるので、観測ノード240はグラウンド供給レールに接地されていない。したがって、観測ノード240論理値は1となる。ステップ1の後、ステップ2を実行する。ステップ2について説明する。第1、第2のスイッチ115、116は共にOFF状態になり、初期電圧設定回路はON状態になる。したがって、観測ノード240の電圧はグラウンド電圧になるはずであり、すなわち観測ノード240の論理値は0になる。ステップ2の後、ステップ3を実行する。ステップ3について説明する。第1のスイッチ115はOFF状態を維持し、第2のスイッチ116はON状態になり、初期電圧設定回路290はOFF状態になる。このとき、観測ノード240は電源供給レールともグラウンド供給レールとも分離されているが、機能ブロック130には接続されている。したがって、機能ブロック130内の仮想電源ラインからの電荷が観測ノード240に逆流し、観測ノード240の論理値は1と判定される。ステップ3の後、ステップ4を実行する。ステップ4について説明する。第1のスイッチ115はOFF状態を維持し、第2のスイッチ116はOFF状態になり、初期電圧設定回路290はON状態になる。この状態は、ステップ2の場合と同じであり、観測ノード240の論理値は0になる。ステップ4の後、ステップ5を実行する。ステップ5について説明する。第1のスイッチ115はON状態になり、第2のスイッチ116はOFF状態を維持し、初期電圧設定回路290はOFF状態になる。このとき、観測ノード240は、電源供給レール110には導通されていて、グラウンド供給レールおよび機能ブロック130からは分離されている。したがって、電源供給レール110からの電荷が観測ノード240に流入し、観測ノード240の論理値は1と判定される。ステップ5が終了すると、テストは終了する。これらのステップ1~5において、観測ノードの論理値が上記のとおりであったなら、第1、第2のスイッチ115、116がともに正常に動作していることが保証される。以下、第1、第2のスイッチ115、116に故障があった場合について説明する。テスト時の、第1のスイッチ115が故障していて、OFF状態からON状態に変化しない場合について説明する。この場合、ステップ1において、観測ノード240の論理値が1になりえないことから、この故障が検出される。テスト時の、第1のスイッチ115が故障していて、ON状態からOFF状態に変化しない場合について説明する。この場合、論理ノード240の論理値は、ステップ1では1になるが、ステップ2において観測ノード240の論理値は0になりえない。これは、初期電圧設定回路290が観測ノード240の論理値を0に設定しようとするものの、第1のスイッチ115が観測ノード240の論理値を1に戻してしまうからである。このことから、この故障が検出される。テスト時の、第1のスイッチ115は正常で、第2のスイッチ116が故障していて、OFF状態からON状態に変化しない場合について説明する。この場合、観測ノード240の論理値は、ステップ1では1になり、ステップ2では0になるが、ステップ3では1になりえない。これは、第2のスイッチ116がステップ3でもOFF状態を維持すると、ステップ2と同じ状態が維持されるからである。このことから、この故障が検出される。テスト時の、第1のスイッチ115は正常で、第2のスイッチ116が故障していて、ON状態からOFF状態に変化しない場合について説明する。この場合、観測ノード240の論理値は、ステップ1では1になり、ステップ2では0になるが、ステップ3では0から変化しない。このことから、この故障が検出される。なお、本実施形態によるテストコントローラ250は、上記に説明したように各種信号を生成出力出来るような構成を有するものとする。より具体的には、一般的な入力部、演算部、記憶部および出力部を具備する汎用の計算機で所定のプログラムを実行する構成でも良いし、専用の論理回路による構成でも良い。この場合、記憶部が予め表2のテーブルを格納し、入力部から入力するテスト開始の指示に応じて、演算部は記憶部を参照しつつ出力部から出力される各種信号を制御する、などの構成が望ましい。本発明の効果について説明する。本発明は、電源スイッチテストのテスト時間を短縮できる効果を有する。その理由は、本発明による観測ノード240に係る容量が、従来技術の場合と比較して十分小さく、応答速度が高速となるためである。これは、本発明による観測ノード240に係る容量が、第1、第2のスイッチ115、116、初期電圧設定回路290および配線容量しか含まないからである。なお、第1のスイッチ115がOFF状態で、第2のスイッチ116がON状態の時、観測ノード240は仮想電源ラインの容量に接続する。しかし、観測ノード240は電源供給レール110とグラウンド供給レール120から遮断される。このため、第1、第2のトランジスタ115、116で構成される電源スイッチにより、電源供給ライン110から切り離された仮想電源ラインが電荷供給源となり、仮想電源ラインに保持されていた電荷で、仮想電源ラインより十分小さい容量の観測ノード240が充電される。したがって、観測ノード240の電圧が安定するまでの時間は短い。電源遮断を行う一般的な構成として、単一論理セル一つにつき個別に電源スイッチを接続すると電源遮断対象論理セルの数だけ電源スイッチを挿入する事になる。この場合、回路面積が増加する為、少なくとも論理セルが数十個程度の機能ブロックに対して単一の電源スイッチを接続することが望ましい。論理セルが数十個程度の機能ブロックであれば、本発明の観測ノードの容量は仮想電源ライン容量の1/10以下となるため、観測ノード容量に比例する1ステップのテスト時間も1/10以下となる。このとき、従来例のテストのステップ数が2であるのに対して本発明のステップ数が5と増加しても、テスト合計時間は従来例の時間の1/4以下になる。このように、機能ブロックの回路規模が大きいほど1ステップのテスト時間短縮効果は大きく、テスト合計時間も大幅に短くなる。第2の実施形態図3は、本発明の第2の実施形態による半導体集積回路の構成を示す回路図である。本実施形態では、回路規模の大きい機能ブロック130に対して、複数の電源スイッチを並列接続する場合を説明する。特に、図3は、複数ある電源スイッチを破線囲みで表し、電源スイッチが2次元配列的に配置されている構成を表している。図3の半導体集積回路の構成要素について説明する。図3の半導体集積回路200は、電源供給レール110と、第1のスイッチとして動作する第1のトランジスタ115:11と、第2のスイッチとして動作する第2のトランジスタ116:11と、第3のスイッチとして動作する第3のトランジスタ115:12と、第4のスイッチとして動作する第4のトランジスタ116:12と、第5のスイッチとして動作する第5のトランジスタ115:21と、第6のスイッチとして動作する第6のトランジスタ116:21と、第7のスイッチとして動作する第7のトランジスタ115:22と、第8のスイッチとして動作する第8のトランジスタ116:22と、グラウンド供給レール120と、機能ブロック130と、コントローラ150と、第1のマルチプレクサ220:1xと、第2のマルチプレクサ221:1xと、第3のマルチプレクサ220:2xと、第4のマルチプレクサ221:2xと、第1の観測ノード240:x1と、第2の観測ノード240:x2と、テストコントローラ250と、第1の初期電圧設定回路290:x1として動作する第1の電圧設定用トランジスタ290:x1と第2の初期電圧設定回路290:x2として動作する第2の電圧設定用トランジスタ290:x2とを具備している。図3の半導体集積回路200の構成要素同士の接続関係について説明する。電源供給レール110は、第1、第3、第5、第7のトランジスタ115:11、115:12、115:21、115:22のそれぞれにおけるソースに接続されている。第1の観測ノード240:x1は、第1のトランジスタ115:11のドレインと、第2のトランジスタ116:11のソースと、第5のトランジスタ115:21のドレインと、第6のトランジスタ116:21のソースと、第1の電圧設定用トランジスタ290:x1のドレインとに接続されている。第2の観測ノード240:x2は、第3のトランジスタ115:12のドレインと、第4のトランジスタ116:12のソースと、第7のトランジスタ115:22のドレインと、第8のトランジスタ116:22のソースと、第2の電圧設定用トランジスタ290:x2のドレインとに接続されている。機能ブロック130における第1の端部は、第2のトランジスタ116:11のドレインに接続されている。機能ブロック130における第2の端部は、第6のトランジスタ116:21のドレインに接続されている。機能ブロック130における第3の端部は、第4のトランジスタ116:12のドレインに接続されている。機能ブロック130における第4の端部は、第8のトランジスタ116:22のドレインに接続されている。グラウンド供給レール120は、機能ブロック130における第5の端部と、第1、第2の電圧設定用トランジスタ290:x1、290:x2のそれぞれにおけるソースとに接続されている。テストコントローラ250における第1の出力部は、第1~第4のマルチプレクサ220:1x、221:1x、220:2x、221:2x、のそれぞれにおける切替信号入力部に共通接続されている。テストコントローラ250における第2の出力部は、第1のマルチプレクサ220:1xにおける第1の入力部に接続されている。テストコントローラ250における第3の出力部は、第2のマルチプレクサ221:1xにおける第1の入力部に接続されている。テストコントローラ250における第4の出力部は、第1、第2の電圧設定用トランジスタ290:x1、290:x2のそれぞれにおけるゲートに共通接続されている。テストコントローラ250における第5の出力部は、第3のマルチプレクサ220:2xにおける第1の入力部に接続されている。テストコントローラ250における第6の出力部は、第4のマルチプレクサ221:2xにおける第1の入力部に接続されている。コントローラ150における第1の出力部は、第1、第2のマルチプレクサ220:1x、221:1xのそれぞれにおける第2の入力部に共通接続されている。コントローラ150における第2の出力部は、第3、第4のマルチプレクサ220:2x、221:2xのそれぞれにおける第2の入力部に共通接続されている。第1のマルチプレクサ220:1xの出力部は、第1、第3のトランジスタ115:11、115:12のそれぞれにおけるゲートに共通接続されている。第2のマルチプレクサ221:1xの出力部は、第2、第4のトランジスタ116:11、116:12のそれぞれにおけるゲートに共通接続されている。第3のマルチプレクサ220:2xの出力部は、第5、第7のトランジスタ115:21、115:22のそれぞれにおけるゲートに共通接続されている。第4のマルチプレクサ221:2xの出力部は、第6、第8のトランジスタ116:21、116:22のそれぞれにおけるゲートに共通接続されている。以上の接続関係は、次のように言い換えることも出来る。すなわち、図3において、機能ブロック130と電源供給レール110との間には、第1~第4の電源スイッチが並列に接続されている。ここで、第1の電源スイッチは、電源供給レール110側の第1のスイッチ115:11と機能ブロック130側の第2のスイッチ116:11の直列接続で構成される。第2の電源スイッチは、電源供給レール110側の第3のスイッチ115:12と機能ブロック130側の第4のスイッチ116:12の直列接続で構成される。第3の電源スイッチは、電源供給レール110側の第5のスイッチ115:21と機能ブロック130側の第6のスイッチ116:21の直列接続で構成される。第4の電源スイッチは、電源供給レール110側の第7のスイッチ115:22と機能ブロック130側の第8のスイッチ116:22の直列接続で構成される図3のコントローラ150の動作について説明する。図3のコントローラ150は、第1の出力部から第1の通常動作時制御信号を出力し、第2の出力部から第2の通常動作時制御信号を出力する。ここで、第1の通常動作時制御信号は、非テスト時の通常動作時に、第1、第2のマルチプレクサ220:1x、221:1xを介して、第1~第4のトランジスタ115:11、116:11、115:12、116:12、すなわち第1、第2の電源スイッチの導通状態を制御するためのものである。同様に、第2の通常動作時制御信号は、非テスト時の通常動作時に、第3、第4のマルチプレクサ220:2x、221:2xを介して、第5~第8のトランジスタ115:21、116:21、115:22、116:22、すなわち第3、第4の電源スイッチの導通状態を制御するためのものである。図3のテストコントローラ250の動作について説明する。図3のテストコントローラ250は、第1の出力部からテストイネーブル信号を出力し、第2の出力部から第1のテスト時信号を出力し、第3の出力部から第2のテスト時信号を出力し、第4の出力部から初期電圧設定信号を出力し、第5の出力部から第3のテスト時信号を出力し、第6の出力部から第4のテスト時信号を出力する。ここで、テストイネーブル信号は、第1~第4のマルチプレクサ220:1x、221:1x、220:2x、221:2xを制御してテスト時状態または通常動作状態に設定するためのものである。第1のテスト時信号は、テスト時において、第1のマルチプレクサ220:1xを介して、第1、第3のトランジスタ115:11、115:12の導通状態を制御するためのものである。第2のテスト時信号は、テスト時において、第2のマルチプレクサ221:1xを介して、第2、第4のトランジスタ116:11、116:12の導通状態を制御するためのものである。第3のテスト時信号は、テスト時において、第3のマルチプレクサ220:2xを介して、第5、第7のトランジスタ115:21、115:22の導通状態を制御するためのものである。第4のテスト時信号は、テスト時において、第4のマルチプレクサ221:2xを介して、第6、第8のトランジスタ116:21、116:22の導通状態を制御するためのものである。初期電圧設定信号は、第1、第2の電圧設定用トランジスタ290:x1、290:x2における導通状態を制御するものである。図3の第1~第4のマルチプレクサ220:1x、221:1x、220:2x、221:2xの動作について説明する。第1のマルチプレクサ220:1xにおける切替信号入力部は、テストコントローラ250における第1の出力部から出力されるテストイネーブル信号を入力する。第1のマルチプレクサ220:1xにおける第1の信号入力部は、テストコントローラ250における第2の出力部から出力される第1のテスト時信号を入力する。第1のマルチプレクサ220:1xにおける第2の信号入力部は、コントローラ150における第1の出力部から出力される第1の通常動作時制御信号を入力する。第1のマルチプレクサ220:1xにおける出力部は、テストイネーブル信号に応じて、テスト時にはテストコントローラ250からの第1のテスト時信号を出力し、非テスト時の通常動作時にはコントローラ150からの第1の通常動作時制御信号を出力する。同様に、第2のマルチプレクサ221:1xにおける切替信号入力部は、テストコントローラ250における第1の出力部から出力されるテストイネーブル信号を入力する。第2のマルチプレクサ221:1xにおける第1の信号入力部は、テストコントローラ250における第3の出力部から出力される第2のテスト時信号を入力する。第2のマルチプレクサ221:1xにおける第2の信号入力部は、コントローラ150における第1の出力部から出力される第1の通常動作時制御信号を入力する。第2のマルチプレクサ221:1xにおける出力部は、テストイネーブル信号に応じて、テスト時にはテストコントローラ250からの第2のテスト時信号を出力し、非テスト時の通常動作時にはコントローラ150からの第1の通常動作時制御信号を出力する。また、第3のマルチプレクサ220:2xにおける切替信号入力部は、テストコントローラ250における第1の出力部から出力されるテストイネーブル信号を入力する。第3のマルチプレクサ220:2xにおける第1の信号入力部は、テストコントローラ250における第5の出力部から出力される第3のテスト時信号を入力する。第3のマルチプレクサ220:2xにおける第2の信号入力部は、コントローラ150における第2の出力部から出力される第2の通常動作時制御信号を入力する。第3のマルチプレクサ220:2xにおける出力部は、テストイネーブル信号に応じて、テスト時にはテストコントローラ250からの第3のテスト時信号を出力し、非テスト時の通常動作時にはコントローラ150からの第2の通常動作時制御信号を出力する。さらに、第4のマルチプレクサ221:2xにおける切替信号入力部は、テストコントローラ250における第1の出力部から出力されるテストイネーブル信号を入力する。第4のマルチプレクサ221:2xにおける第1の信号入力部は、テストコントローラ250における第6の出力部から出力される第4のテスト時信号を入力する。第4のマルチプレクサ221:2xにおける第2の信号入力部は、コントローラ150における第2の出力部から出力される第2の通常動作時制御信号を入力する。第4のマルチプレクサ221:2xにおける出力部は、テストイネーブル信号に応じて、テスト時にはテストコントローラ250からの第4のテスト時信号を出力し、非テスト時の通常動作時にはコントローラ150からの第2の通常動作時制御信号を出力する。図3における第1~第4の電源スイッチの動作、すなわち第1~第8のトランジスタ115:11、116:11、115:12、116:12、115:21、116:21、115:22、116:22の動作について説明する。第1、第3のトランジスタ115:11、115:12は、テスト時において、ゲートに入力する第1のテスト時信号に応じて、ドレイン-ソース間を同時に導通または遮断する。第2、第4のトランジスタ116:11、116:12は、テスト時において、ゲートに入力する第2のテスト時信号に応じて、ドレイン-ソース間を同時に導通または遮断する。第5、第7のトランジスタ115:21、115:22は、テスト時において、ゲートに入力する第3のテスト時信号に応じて、ドレイン-ソース間を同時に導通または遮断する。第6、第8のトランジスタ116:21、116:22は、テスト時において、ゲートに入力する第4のテスト時信号に応じて、ドレイン-ソース間を同時に導通または遮断する。図3における第1、第2の電圧設定用トランジスタ290:x1、290:x2の動作について説明する。第1、第2の電圧設定用トランジスタ290:x1、290:x2は、ゲートに入力するテストコントローラ250からの初期電圧設定信号に応じて、ドレイン-ソース間を同時に導通または遮断する。なお、図3の半導体集積回路200における構成要素のうち、電源供給レール110と、第1のスイッチとして動作する第1のトランジスタ115:11と、第2のトランジスタ116:11と、グラウンド供給レール120と、機能ブロック130と、コントローラ150と、第1のマルチプレクサ220:1xと、第2のマルチプレクサ221:1xと、第1の観測ノード240:x1と、テストコントローラ250と、第1の初期電圧設定回路290:x1として動作する第1の電圧設定用トランジスタ290:x1とを抜き出すと、図2に示した本発明の第1の実施形態による半導体集積回路200が得られる。同様に、第2~第4の電源スイッチのうちいずれか1つに注目し、その電源スイッチに関係する構成要素を適宜に選択しても、図2に示した本発明の第1の実施形態による半導体集積回路200が得られる。このように、図3に示した本実施形態による半導体集積回路200は、上記に記載したとおり、本発明の第1の実施形態による電源スイッチを4つ、2行2列の2次元配列にまとめたものに等しい。この2次元配列における行数および列数は、当然ながらそれぞれ任意の数に設定することが可能であるが、以降、図3のとおり2行2列の場合における半導体集積回路200全体の動作、すなわち本発明の第2の実施形態による半導体集積回路のテスト方法、について説明する。本実施形態による半導体集積回路200の動作モードには、第1のテストモードと、第2のテストモードと、非テスト時の通常動作モードとがある。第1のテストモードでは、半導体集積回路に搭載された全ての電源スイッチが正常に動作しているかどうかを検出する。以降、第1のテストのことを全体故障検出テストと呼ぶ。第2のテストモードでは、全体テスト時にいずれかの電源スイッチに異常が検出された場合に、どの電源スイッチが故障しているのかを特定する。以降、第2のテストのことを故障箇所特定テストと呼ぶ。まず、全体故障検出テスト時に、本発明の第1の実施形態におけるテスト時と同様に、表2のステップ1~5を実行する。ただし、表2における第1のスイッチに向けた信号を、テストコントローラ250における第2の出力部のみならず、第5の出力部も同時に出力する。すなわち、表2における第1のスイッチがON状態またはOFF状態になることを、第1、第3、第5、第7のトランジスタ115:11、115:12、115:21、115:22の全てがON状態またはOFF状態になるものと読み替える。同様に、表2における第2のスイッチに向けた信号を、テストコントローラ250における第3の出力部のみならず、第6の出力部も同時に出力する。すなわち、表2における第2のスイッチがON状態またはOFF状態になることを、第2、第4、第6、第8のトランジスタ116:11、116:12、116:21、116:22の全てがON状態またはOFF状態になるものと読み替える。また、表2における初期電圧設定回路がON状態またはOFF状態になることを、第1、第2の電圧設定用トランジスタ290:x1、290:x2の両方がON状態またはOFF状態になるものと読み替える。上記の条件の下、ステップ1~5の全てにおいて、第1、第2の観測ノード240:x1、240:x2のそれぞれにおける論理値が、表2における観測ノード論理値に一致したなら、本実施形態による半導体集積回路における全ての電源スイッチが正常に動作していることが保証される。その理由については、本発明の第1の実施形態の場合と同様であるので、さらなる詳細な説明を省略する。反対に、ステップ1~5のいずれかにおいて、第1、第2の観測ノード240:x1、240:x2のいずれかにおける論理値が、表2における観測ノード論理値と異なったなら、本実施形態による半導体集積回路におけるいずれかの電源スイッチに異常があることが検出される。全体故障検出テストでいずれかの電源スイッチに異常があることが検出された場合、故障箇所特定テストを行うことで、その異常がどの電源スイッチにあるのかを特定することが出来る。故障箇所特定テストでも、表2のステップ1~5を用いるが、ステップ2~5を、それぞれ2回に分けて実行する。まず、ステップ1を、全体故障検出テストと同様に実行する。次に、ステップ2を2回に分けて実行する。まずは、第1、第3のトランジスタにおける異常を検出するために、1回目のステップ2を行う。このとき、テストコントローラ250は、第2の出力部から出力する第1のテスト時信号をON状態からOFF状態に変更するが、第5の出力部から出力する第3のテスト時信号はそのまま留める。こうすることで、第5、第7のトランジスタ115:21、115:22による影響が排除されて、第1、第3のトランジスタ115:11、115:12による影響だけが第1、第2の観測ノード240:x1、240:x2にそれぞれ現れる。次に、第5、第7のトランジスタにおける異常を検出するために、2回目のステップ2を行う。このとき、テストコントローラ250は、第5の出力部から出力する第3のテスト時信号をON状態からOFF状態に変更するが、第2の出力部から出力する第1のテスト時信号はそのまま留める。こうすることで、第1、第3のトランジスタ115:11、115:12による影響が排除されて、第5、第7のトランジスタ115:21、115:22による影響だけが第1、第2の観測ノード240:x1、240:x2にそれぞれ現れる。なお、ステップ2を2回に分けて実行するにあたって、その順番は当然ながらどちらが先でも構わない。次に、ステップ3を2回に分けて実行する。まずは、第2、第4のトランジスタにおける異常を検出するために、1回目のステップ3を行う。このとき、テストコントローラ250は、第3の出力部から出力する第2のテスト時信号をOFF状態からON状態に変更するが、第6の出力部から出力する第4のテスト時信号はそのまま留める。こうすることで、第6、第8のトランジスタ116:21、116:22による影響が排除されて、第2、第4のトランジスタ116:11、116:12による影響だけが第1、第2の観測ノード240:x1、240:x2にそれぞれ現れる。次に、第6、第8のトランジスタにおける異常を検出するために、2回目のステップ3を行う。このとき、テストコントローラ250は、第6の出力部から出力する第4のテスト時信号をOFF状態からON状態に変更するが、第3の出力部から出力する第2のテスト時信号はそのまま留める。こうすることで、第2、第4のトランジスタ116:11、116:12による影響が排除されて、第6、第8のトランジスタ116:21、116:22による影響だけが第1、第2の観測ノード240:x1、240:x2にそれぞれ現れる。なお、ステップ3を2回に分けて実行するにあたって、その順番は当然ながらどちらが先でも構わない。次に、ステップ4を2回に分けて実行する。まずは、第2、第4のトランジスタにおける異常を検出するために、1回目のステップ4を行う。このとき、テストコントローラ250は、第3の出力部から出力する第2のテスト時信号をON状態からOFF状態に変更するが、第6の出力部から出力する第4のテスト時信号はそのまま留める。こうすることで、第6、第8のトランジスタ116:21、116:22による影響が排除されて、第2、第4のトランジスタ116:11、116:12による影響だけが第1、第2の観測ノード240:x1、240:x2にそれぞれ現れる。次に、第6、第8のトランジスタにおける異常を検出するために、2回目のステップ4を行う。このとき、テストコントローラ250は、第6の出力部から出力する第4のテスト時信号をON状態からOFF状態に変更するが、第3の出力部から出力する第2のテスト時信号はそのまま留める。こうすることで、第2、第4のトランジスタ116:11、116:12による影響が排除されて、第6、第8のトランジスタ116:21、116:22による影響だけが第1、第2の観測ノード240:x1、240:x2にそれぞれ現れる。なお、ステップ3を2回に分けて実行するにあたって、その順番は当然ながらどちらが先でも構わない。同様に、ステップ5を2回に分けて実行する。まずは、第1、第3のトランジスタにおける異常を検出するために、1回目のステップ5を行う。このとき、テストコントローラ250は、第2の出力部から出力する第1のテスト時信号をOFF状態からON状態に変更するが、第5の出力部から出力する第3のテスト時信号はそのまま留める。こうすることで、第5、第7のトランジスタ115:21、115:22による影響が排除されて、第1、第3のトランジスタ115:11、115:12による影響だけが第1、第2の観測ノード240:x1、240:x2にそれぞれ現れる。次に、第5、第7のトランジスタにおける異常を検出するために、2回目のステップ5を行う。このとき、テストコントローラ250は、第5の出力部から出力する第3のテスト時信号をOFF状態からON状態に変更するが、第2の出力部から出力する第1のテスト時信号はそのまま留める。こうすることで、第1、第3のトランジスタ115:11、115:12による影響が排除されて、第5、第7のトランジスタ115:21、115:22による影響だけが第1、第2の観測ノード240:x1、240:x2にそれぞれ現れる。なお、ステップ5を2回に分けて実行するにあたって、その順番は当然ながらどちらが先でも構わない。以上に説明したように故障箇所特定テストを実行することで、第1~第8のトランジスタ115:11、116:11、115:12、116:12、115:21、116:21、115:22、116:22のそれぞれにおける、OFF状態からON状態に変化しない異常およびOFF状態からON状態に変化しない異常を、全て独立に検出することが可能となる。なお、本実施形態によるテストコントローラ250は、上記に説明したように各種信号を生成出力出来るような構成を有するものとする。より具体的には、一般的な入力部、演算部、記憶部および出力部を具備する汎用の計算機で所定のプログラムを実行する構成でも良いし、専用の論理回路による構成でも良い。この場合、記憶部が予め表2のテーブルを格納し、入力部から入力するテスト開始の指示に応じて、演算部は記憶部を参照しつつ出力部から出力される各種信号を制御する、などの構成が望ましい。本実施形態においても、本発明の第1の実施形態の場合と同様に、電源スイッチのテスト時間を短縮できる効果が得られる。なお、図3の縦方向に配置される電源スイッチの数が増えることでテスト時間は増えるものの、図3の横方向に配置される電源スイッチの数が増えることでテスト時間が減るので、電源スイッチの総数が増加してもテスト時間が大幅に増加することは避けられる。上記の説明において、各スイッチをP型MOSトランジスタで構成する場合について述べたが、各信号の論理値を適宜に反転することで、一部または全てのスイッチをN型MOSトランジスタで構成することも当然ながら可能である。また、電源供給レール110およびグラウンド供給レール120を一般化して、単に第1、第2の電源110、120として扱っても構わない。すなわち、第1、第2の電源110、120のそれぞれが供給する電圧の差が機能ブロック130の動作に必要な電圧を供給出来さえすれば、必ずしも電源電圧およびグラウンド基準電圧を供給する必要は無い。例えば、電源供給レール110およびグラウンド供給レール120の電圧を逆にしても、双方の電圧がどちらもグラウンド基準電圧ではない場合でも、本発明は当然ながら有効である。さらに、上述した電源スイッチの総数や配置方法を自由に組み合わせることが可能であって、特に、図3に示す電源スイッチは、観測ノードを共有する方向の配置でも、マルチプレクサを共有する方向の配置でも、その総数を独立して自由に増減可能である。本発明による半導体集積回路では、これらの変更を自由に組み合わせることが可能である。