走査信号を生成する走査線駆動部と、当該走査線駆動部が生成した走査信号を複数の画素に出力する複数の走査線とを備えた液晶表示装置であって、上記走査線駆動部は、上記複数の走査線を構成する複数の走査線群のうち、当該走査線群毎にそれぞれ配されており、さらに、パルス波からなり、上記走査信号を生成するための走査信号生成信号の立ち下がりを上記走査線群毎に傾斜させる電位制御回路が、上記走査線駆動部のそれぞれの前段に配されていることを特徴とする液晶表示装置。複数の上記電位制御回路は、それぞれ毎に、上記走査信号生成信号の立下りを傾斜させ、当該立下りを傾斜させた走査信号生成信号を、上記走査線駆動部に出力することを特徴とする請求項1に記載の液晶表示装置。上記電位制御回路は、上記走査信号生成信号の立下りの傾斜角を決めるための可変抵抗を備えていることを特徴とする請求項1又は2に記載の液晶表示装置。上記電位制御回路は、上記走査信号生成信号の電位を減少させる定電流回路を備えていることを特徴とする請求項3に記載の液晶表示装置。上記定電流回路は、上記可変抵抗の抵抗値に対応して、上記走査信号生成信号の電位の減少量を変化させることを特徴とする請求項4に記載の液晶表示装置。上記電位制御回路は、上記定電流回路の、動作状態と、非動作状態とを切り換えるスイッチを備えていることを特徴とする請求項4に記載の液晶表示装置。上記複数の電位制御回路から出力されるそれぞれの走査信号生成信号は、立ち下がりの電位の最小値が等しいことを特徴とする請求項1~6の何れか1項に記載の液晶表示装置。しかしながら、特許文献1は、ゲートパルス幅自体を変更するものであって、ゲート信号走査信号の立ち下がりを調整することはできない。特許文献2は、表示パネルの領域毎に、パルス波の鈍りを調整することができず、このため、表示パネルの領域毎に輝度ムラを防止することができない。特許文献3では、複数の走査信号線駆動回路300-1~3を信号配線305で接続することにより、各駆動回路で生成された駆動信号VM100~VM300のバラツキを抑制することはできるが、液晶表示パネル401の寄生容量等の面内バラツキによる輝度ムラを抑制することはできない。特に、大型の表示パネルの場合、表示パネルの製造バラツキが1枚のパネル面内で発生するため、階調バラツキが面内分布を持って発生することがある。このような階調バラツキは、特に分割駆動のパネルでは、その端面で、輝度ムラとして視認されやすい。この場合、階調バラツキのパネル特性が面内分布を持つため、液晶表示装置400で、走査信号VG400の立ち下がり部分の傾斜を調整しても、液晶表示パネル401全体として、走査信号VG400の立ち下がり部分の傾斜がシフトするだけで、液晶表示パネル401の面内の階調バラツキ、つまり輝度ムラは低減できないという課題が生じる。本発明は、上記の問題点を解決するためになされたもので、その目的は、走査線群毎に走査信号の立ち下がりを調整することで、表示領域毎に輝度ムラが発生することを防止することである。上記の課題を解決するために、本発明の液晶表示装置は、走査信号を生成する走査線駆動部と、当該走査線駆動部が生成した走査信号を複数の画素に出力する複数の走査線とを備えた液晶表示装置であって、上記走査線駆動部は、上記複数の走査線を構成する複数の走査線群のうち、当該走査線群毎にそれぞれ配されており、さらに、パルス波からなり、上記走査信号を生成するための走査信号生成信号の立ち下がりを上記走査線群毎に傾斜させる電位制御回路が、上記走査線駆動部のそれぞれの前段に配されていることを特徴としている。上記構成によると、上記走査線駆動部は、上記複数の走査線を構成する複数の走査線群のうち、当該走査線群毎にそれぞれ配されている。このため、一つの走査線駆動部により駆動される走査線の本数を低減することができるので、走査線に出力される走査信号の立下りが鈍ることを防止することができる。上記構成によると、パルス波からなり、上記走査信号を生成するための走査信号生成信号の立ち下がりを傾斜させる電位制御回路が、上記走査線駆動部のそれぞれの前段に配されている。このため、上記走査線駆動部は、上記電位制御回路によって、立下りが傾斜されたパルス波からなる走査信号生成信号を取得する。そして、走査線駆動部は、当該取得した走査信号生成信号から走査信号を生成する。このため、走査線駆動部が生成した走査信号のパルス波の形状も、傾斜した立下りを有する形状となる。このように、走査線駆動部によって生成された走査信号は、立下りが傾斜したパルス波の形状を有するので、立下りを鈍り難くすることができる。上記構成によると、電位制御回路は、走査信号生成信号の立下りを、上記走査線群毎に傾斜させる。このため、複数の走査線群のそれぞれに形成される寄生容量等に応じて、走査信号生成信号の立下りの傾斜を最適化することができるので、各走査線に出力される走査信号の立下りの傾斜部分が、走査線群毎にバラつくことを防止することができる。このように、走査線群毎に走査信号の立ち下がりを調整することで、表示領域毎に輝度ムラが発生することを防止する液晶表示装置を提供することができる。本発明の液晶表示装置は、走査信号を生成する走査線駆動部と、当該走査線駆動部が生成した走査信号を複数の画素に出力する複数の走査線とを備えた液晶表示装置であって、上記走査線駆動部は、上記複数の走査線を構成する複数の走査線群のうち、当該走査線群毎にそれぞれ配されており、さらに、パルス波からなり、上記走査信号を生成するための走査信号生成信号の立ち下がりを上記走査線群毎に傾斜させる電位制御回路が、上記走査線駆動部のそれぞれの前段に配されている。これにより、走査線群毎に走査信号の立ち下がりを調整することで、表示領域毎に輝度ムラが発生することを防止する液晶表示装置を提供することができるという効果を奏する。以下、本発明の実施の形態について、詳細に説明する。液晶表示装置の構成図1に、本実施形態に係る液晶表示装置1の構成を示す。液晶表示装置1は、液晶表示パネル2と、液晶表示パネル2に形成された各回路に信号を出力し、液晶表示パネル2の画素の駆動を制御する制御回路8とを備えている。液晶表示パネル2は、表示領域3と、走査線ゲート線駆動回路走査線駆動部5a5bと、信号線ソース線駆動回路6と、補助容量線駆動回路7とを備えている。液晶表示パネル2は、ガラス基板上にアモルファスシリコンや多結晶シリコン、CGシリコン、微結晶シリコンなどを用いて表示領域3、複数の走査線ゲートバスラインG1aG1b、G2aG2b、...、GiaGibiは1~Iまでの自然数、複数の信号線ソースバスラインS1、S2、...、Sjjは1~Jまでの自然数、補助容量線CsバスラインCsH1CsL1、CsH2CsL2、...、CsHkCsLkkは1~Kまでの自然数、走査線駆動回路5a5b、信号線駆動回路6、及び補助容量線駆動回路7が作り込まれたアクティブマトリクス型の配線基板と、液晶層を介して、配線基板と対向配置される対向基板とを備える表示パネルである。表示領域3は、複数の画素PIXがマトリクス状に配置された領域である。画素PIXは、画素PIXの選択素子であるTFT素子11、液晶容量及び補助容量12を備えている。ここで、本実施の形態では、走査線G1aG1b、G2aG2b、...、GIaGIbのうち、紙面上半分に配されている画素PIXのそれぞれと接続されている走査線を走査線群Giaと称し、紙面下半分に配されている画素PIXのそれぞれと接続されている走査線を走査線群Gibと称する。信号線Sjが延びる方向を垂直方向とすると、信号線駆動回路6に近い側から順に、走査線群Giaと、走査線群Gibとが並んで配されている。TFT素子11のゲート電極gは走査線群Gia、又は走査線群Gibに接続されており、TFT素子11のソース電極sは信号線Sjに接続されている。TFT素子11のドレイン電極dは、液晶容量及び補助容量12と接続されている。そして補助容量12は、補助容量線CsHk、及び補助容量線CsLkと接続されている。なお、対向基板上であって、液晶層を介して補助容量12と対向する領域には対向電極が配置されている。走査線駆動回路5a5bと、信号線駆動回路6と、補助容量線駆動回路7とは、制御回路8から出力されてくる信号によって、制御されるものである。信号線駆動回路6は、表示領域3に対して、各信号線Sjの延びる方向の一方向に隣接する領域に設けられている。信号線駆動回路6は、液晶表示パネル2に1つ形成されており、信号線駆動回路6に各信号線Sjが接続されている。信号線駆動回路6は、制御回路8からの制御信号に基づいて、各信号線Sjのそれぞれにデータ信号を供給する。各信号線Sjは、途中で分割されず、信号線駆動回路6から最も遠い位置に配されている画素PIXまで延びて接続されている。このように、液晶表示装置1では、液晶表示パネル2に1つ形成された信号線駆動回路6により、信号線駆動回路6から最も遠い位置に形成された画素PIXの駆動制御がなされている。補助容量線駆動回路7は、表示領域3に対して、各補助容量線CsHkCsLkの延びる方向の一方向に隣接する領域に設けられている。補助容量線駆動回路7は液晶表示パネル2に1つ形成されており、表示領域3を介して、走査線駆動回路5a5bと対向して配されている。補助容量線駆動回路7に各補助容量線CsHkCsLkが接続されている。補助容量線駆動回路7は、制御回路8からの制御信号に基づいて、各補助容量線CsHkCsLkのそれぞれに補助容量駆動信号を供給する。補助容量線CsHkは、補助容量12にハイHighの電圧信号を供給するための配線である。補助容量線CsLkは、補助容量12にロウLowの電圧信号を供給するための配線である。各補助容量線CsHkCsLkは、途中で分割されず、補助容量線駆動回路7から最も遠い位置に配されている画素PIXまで延びて接続されている。このように、液晶表示装置1では、液晶表示パネル2に1つ形成された補助容量線駆動回路7により、補助容量線駆動回路7から最も遠い位置に形成された画素PIXの補助容量12の制御がなされている。なお、このように、表示領域3に形成された全ての画素PIXを、1つの信号線駆動回路6、補助容量線駆動回路7で駆動制御を行なう液晶表示パネル2を分割駆動していない液晶表示パネルと称する場合がある。走査線駆動回路5a5bは、ゲート信号走査信号を生成するものである。液晶表示装置1では、走査線駆動回路5aと、走査線駆動回路5bとが、液晶表示パネル2に1つずつ、合計2つの走査線駆動回路が形成されており、表示領域3を介して、補助容量線駆動回路7と対向して配されている。走査線駆動回路5aは、表示領域3に対して、走査線群Giaの延びる方向の一方向に隣接する領域に設けられている。走査線駆動回路5bは、表示領域3に対して、走査線群Gibの延びる方向の一方向に隣接する領域に設けられている。走査線駆動回路5a5bは、複数個に分けて画素PIXを駆動できるように配置されており、走査線群GiaGib毎にそれぞれ配されている。走査線駆動回路5aに走査線群Giaが接続されており、走査線駆動回路5bに走査線群Gibが接続されている。走査線駆動回路5aは、表示領域3に形成された画素PIXのうち、上半分の画素PIXの駆動を制御するものである。走査線駆動回路5bは、表示領域3に形成された画素PIXのうち、下半分の画素PIXの駆動を制御するものである。走査線群GiaGibは、途中で分割されず、走査線駆動回路5a5bから最も遠い位置に配されている画素PIXまで延びて接続されている。このように、液晶表示装置1では、液晶表示パネル2に形成された走査線駆動回路5a5bにより、走査線駆動回路5a5bから最も遠い位置に形成された画素PIXのゲート電極dの制御がなされる。走査線駆動回路5aは、制御回路8からの制御信号に基づいて、各走査線群Giaのそれぞれにゲート信号を供給する。走査線群Giaは、走査線駆動回路5aから出力されたゲート信号を、表示領域3に形成された画素PIXのうち、上半分の画素PIXに出力する。走査線駆動回路5bは、制御回路8からの制御信号に基づいて、各走査線群Gibのそれぞれにゲート信号を供給する。走査線群Gibは、走査線駆動回路5bから出力されたゲート信号を、表示領域3に形成された画素PIXのうち、下半分の画素PIXに出力する。ここで、走査線駆動回路5a5bは、傾斜した立下りスロープを有するパルス波形からなるゲート信号を走査線群GiaGibに出力する。このような、ゲート信号又はゲート信号を生成するための高電位信号走査信号生成信号VGH1VGH2のパルス波形のうち、立下りが傾斜した、すなわち、立下りの電位が直線的に傾斜して減少することをゲートスロープ立ち下がりの傾斜部分と称する。また、ゲートスロープを有する波形をゲートスロープ波形と称する。走査線駆動回路5a5bは、スロープ調整回路15a15bから、高電位走査信号生成信号VGH1を取得し、当該取得した高電位信号VGH1からゲート信号を生成する。そして、走査線駆動回路5a5bは、生成したゲート信号を、それぞれ接続されている走査線群Gia又は走査線群Gibに出力する。走査線駆動回路5a5bは、スロープ調整回路15a15bから取得する高電位信号VGH1VGH2もゲートスロープ波形となっている。走査線駆動回路5a5bは、ゲートスロープ波形となっている高電位信号VGH1VGH2から、ゲート信号を生成するので、当該生成されたゲート信号もゲートスロープ波形となる。スロープ調整回路電位制御回路15a15bは、走査線駆動回路5a5bのそれぞれの前段に配されている。すなわち、スロープ調整回路15aは、制御回路8と、走査線駆動回路5aとの間に配されており、スロープ調整回路15bは、制御回路8と、走査線駆動回路5bとの間に配されている。スロープ調整回路電位制御回路15a15bは、ゲート信号を生成するためのパルス波からなる高電位走査信号生成信号VGHを取得し、当該取得した高電位走査信号生成信号VGH1VGH2の立下りを、走査線群Gia毎、及び走査線群Gib毎に傾斜させるものである。そして、スロープ調整回路15a15bは、走査線群Gia毎、及び走査線群Gib毎に傾斜させた高電位VGH1VGH2を、後段の走査線駆動回路5a5bに出力する。スロープ調整回路15a15bは、一方の電圧波形を基準に他方の電圧波形を調整できる構成となっている。すなわち、スロープ調整回路15a走査線駆動回路5aから出力される電圧波形を基準にスロープ調整回路15bから出力される電圧波形を調整、もしくは、スロープ調整回路15b走査線駆動回路5bから出力される電圧波形を基準に走査線駆動回路5aから出力される電圧波形を調整できるような構成となっている。なお、このスロープ調整回路15a15bについて、詳細は後述する。このように液晶表示装置1では、走査線駆動回路5a5bが、走査線群GiaGib毎にそれぞれ配されている。このため、一つの走査線駆動回路5a又は走査線駆動回路5bにより駆動される走査線の本数を低減することができるので、走査線に出力されるゲート信号の立下りが鈍ることを防止することができる。また、液晶表示装置1は、パルス波からなり、ゲート信号走査信号を生成するための高電位VGH1VGH2の立ち下がりを傾斜させるスロープ調整回路15a15bが、走査線駆動回路5a5bのそれぞれの前段に配されている。このため、走査線駆動回路5a5bは、スロープ調整回路15a15bによって、立下りが傾斜されたパルス波、すなわちゲートスロープ波形からなる高電位信号VGH1VGH2を取得する。そして、走査線駆動回路5a5bは、当該取得した高電位信号VGH1VGH2から、ゲート信号を生成する。このため、走査線駆動回路5a5bが生成したゲート信号のパルス波の形状も、傾斜した立下りを有する形状、すなわちゲートスロープ波形となる。このように、走査線駆動回路5a5bによって生成されたゲート信号は、立下りが傾斜したゲートスロープ波形を有するので、立下りを鈍り難くすることができる。また、スロープ調整回路15a15bは、高電位信号VGH1VGH2の立下りを、走査線群GiaGib毎に傾斜させる。このため、複数の走査線群GiaGib毎のそれぞれに形成される寄生容量等に応じて、高電位信号VGH1VGH2の立下りの傾斜を最適化することができるので、各走査線に出力されるゲート信号の立下りの傾斜部分が、走査線群GiaGib毎にバラつくことを防止することができる。このように液晶表示装置1では、走査線駆動回路5a5b及びスロープ調整回路15a15bをそれぞれ複数準備して、液晶表示パネル2の面内をいくつかの領域に分割し、各々ゲートスロープ波形を調整することで、面内分布を持つ階調バラツキを低減する。また、ゲートスロープ波形の調整は、上記複数の領域のいずれかの電圧波形を基準にして、他のゲートスロープ波形を調整することでも、階調バラツキすなわち輝度ムラを低減できる。従って、液晶表示装置1によると、走査線群GiaGib毎にゲート信号の立ち下がりの傾斜部分を調整することで、表示領域毎に輝度ムラが発生することを防止することができる。また、複数のスロープ調整回路15a15bは、それぞれ毎に、高電位信号VGH1VGH2の立下りを傾斜させ、当該立下りを傾斜させた高電位信号VGH1VGH2を、走査線駆動回路5a5bに出力する。これにより、走査線駆動回路5a5bは、各走査線群GiaGib毎に、ゲート信号の立ち下がりを傾斜させることができる。このため、各走査線に出力されるゲート信号の立下りの傾斜部分を均一にすることができる。このように、液晶表示装置1によると、ゲート信号を、立ち下がりが傾斜したゲートスロープ波形とすることで、ゲート信号のONオン時間を変えることができる。ここで、特許文献1では、図9で示したように、走査信号Gの幅を調整することで、走査信号Gのオン時間を変えている。このため、特許文献1では、各領域A、B、Cで、走査信号Gの波形が異なることになる。これにより、特許文献1では、最適な電圧に設定された対向電圧に面内分布が生じ、フリッカが発生しやすくなる。一方、液晶表示装置1によると、上述したように、各走査線群GiaGib毎に、ゲート信号の立ち下がりを調整することができるので、表示領域毎に、ゲート信号の波形のバラツキを防止することができる。このため、液晶表示装置1によると、最適な電圧に設定された対向電圧に面内分布が生じることを防止することができるので、フリッカが発生することを防止することができる。このように、特許文献1のように、表示領域毎に走査信号Gの幅を異ならせる場合と比べて、液晶表示装置1では、表示領域毎にゲート信号の波形を揃えることができるので、表示品位を向上させることができる。ゲート波形のスロープ調整回路次に、図2を用い、走査線駆動回路5a5bそれぞれの前段に設けられるスロープ調整回路電位制御回路15a15bの回路構成について説明する。図2は、スロープ調整回路15a15bの構成を表す回路図である。スロープ調整回路15aと、スロープ調整回路15bとは同じ回路構成なので、対応する部材を合せて説明する。スロープ調整回路15a15bは、複数の抵抗と、可変抵抗からなるDCPデジタルポテンショメータであるデジタルポテンショメータ可変抵抗R‐DCP1R‐DCP2と、抵抗として機能する定電流回路VR1VR2と、電界効果トランジスタであるトランジスタスイッチFET12と、npn型のトランジスタQ11Q21と、ダイオードD1D2とを備えている。定電流回路VR1VR2は、オペアンプであるオペアンプOP1OP2と、npn型のトランジスタQ12Q22と、抵抗R15R25とを備えている。抵抗R11R21と、抵抗R12R22と、抵抗R13R33との3つの抵抗はは直列に接続されている。抵抗R11R21の一方の端子は、制御回路8と接続されており、この抵抗R11R21の一方の端子に、電源電圧Vccが印加される。抵抗R13R23の抵抗R12R22と接続されている側と逆側の端子は接地されている。なお、抵抗R12は、抵抗値が固定された抵抗であってもよく、後述するように、抵抗値を変更することが可能な可変抵抗であってもよい。デジタルポテンショメータ可変抵抗R‐DCP1R‐DCP2は、ゲートスロープ抵抗値となるトランジスタQ12Q22のONオン抵抗を調整するためのものである。デジタルポテンショメータR‐DCP1R‐DCP2により、高電位信号VGH1VGH2の立下りの傾斜角すなわち、高電位信号VGH1VGH2の立下りの傾斜の度合いを決めることができる。この、デジタルポテンショメータR‐DCP1R‐DCP2の抵抗値を変更することで、高電位信号VGH1VGH2の立下りの傾斜角を決めることができる。このため、容易に、各走査線に出力されるゲート信号の立下りの傾斜を均一にすることができる。デジタルポテンショメータR‐DCP1R‐DCP2は、抵抗と、当該抵抗の抵抗値を調整するためのステップRW1RW2とを備えている。デジタルポテンショメータR‐DCP1R‐DCP2は、例えば電子式可変抵抗等の半固定抵抗である。なお、デジタルポテンショメータR‐DCP1R‐DCP2のように、高電位信号VGH1VGH2の立下りの傾斜角を決めるために設ける抵抗は、可変抵抗であればよく、デジタルポテンショメータに限定されない。例えば、デジタル式でなく、アナログ式の可変抵抗であってもよい。デジタルポテンショメータR‐DCP1R‐DCP2は、内部に備える抵抗と、抵抗R12R22とが並列となるように接続されている。デジタルポテンショメータR‐DCP1R‐DCP2の抵抗を可変するためのステップRW1RW2は、定電流回路VR1VR2を構成するオペアンプOP1OP2の非反転入力端子と接続されている。ここで、ステップRW1RW2とオペアンプOP1OP2の非反転入力端子とを接続する配線を配線A1A2とする。また配線A1A2に印加されている電圧を電圧VA1VA2とする。電圧A1A2の調整範囲は、抵抗R11R21、抵抗R12R22、抵抗R13R23、及びデジタルポテンショメータR‐DCP1R‐DCP2のそれぞれの抵抗値によって決まる。通常、抵抗R‐DCP1R‐DCP2の抵抗値は、抵抗R11R21、抵抗R12R22、抵抗R13R23の抵抗値に比べて十分大きな値となるように設定する。デジタルポテンショメータR‐DCP1R‐DCP2の可変抵抗の一方の端子は、抵抗R11R21の他方の端子及び抵抗R12R22の一方の端子と接続されている。この抵抗R11R21の他方の端子と、抵抗R12R22の一方の端子との接続点での電圧を電圧RH1RH2とする。デジタルポテンショメータR‐DCP1R‐DCP2の可変抵抗の他方の端子は、抵抗R12R22の他方の端子及び抵抗R13R23の一方の端子と、オペアンプOP1OP2の反転‐入力端子とを接続する配線と接続されている。この抵抗R12R22の他方の端子と、抵抗R13R23の一方の端子との、接続点での電圧を電圧RL1RL2とする。デジタルポテンショメータR‐DCP1R‐DCP2の可変抵抗のステップRW1RW2を制御することで、電圧VA1VA2の値を電圧RH1RH2と、電圧RL1RL2との間の値で制御することが可能である。定電流回路VR1VR2は、高電位信号VGHの電位を減少させるものである。定電流回路VR1VR2は、走査線駆動回路5a5bに印加される高電位信号VGHを引き抜くための抵抗として機能する。これにより、高電位信号VGH1VGH2の立下りを傾斜させることができる。なお、高電位信号VGHは、ゲート信号を生成するための高電位側の信号であってパルス波形からなる。スロープ調整回路15a15bは、この高電位信号VGHが入力されると、当該高電位信号VGHのパルス波形から、ゲートスロープ波形である高電位信号VGH1VGH2を生成して、走査線駆動回路5a5bに出力する。定電流回路VR1VR2では、オペアンプOP1OP2の出力端子と、トランジスタQ12Q22のベース端子とが接続されることで、オペアンプOP1OP2とトランジスタQ12Q22とが直列に接続されている。また、トランジスタQ12Q22のエミッタは、抵抗R15R25の一方の端子と接続されていると共に、オペアンプOP1OP2の反転入力端子と、抵抗R12R22の他方の端子及び抵抗R13R23の一方の端子とを接続する配線に接続されている。このトランジスタQ12Q22のエミッタと、抵抗R15R25の一方の端子とを接続する配線を配線B1B2とする。また、配線B1B2に印加される電圧を電圧VB1VB2とする。トランジスタFET1FET2は、n型チャネル型の電界効果トランジスタである。トランジスタFET1FET2は、定電流回路VR1VR2をONオン状態動作状態又はOFFオフ状態非動作状態に切り換えるスイッチとして機能する。トランジスタFET1FET2のONOFF状態を切り換えることで、高電位信号VGHの電位を減少させるか否かを選択することができるので、高電位信号VGH1VGH2の電位の制御を行うことができる。なお、以下の説明では、トランジスタFET1FET2をGSスイッチと称する場合がある。トランジスタFET1FET2のゲート端子は制御回路8と接続されており、ソース端子は接地されており、ドレイン端子は抵抗R15R25の他方の端子と接続されている。抵抗R14R24と、トランジスタQ11Q21と、ダイオードD1D2とは、互いに並列に接続されている。抵抗R14R24の一方の端子は、制御回路8と接続されていると共に、トランジスタQ11Q21のコレクタ端子とも接続されている。この抵抗R14R24の一方の端子に、制御回路8から、高電位信号VGHが印加される。抵抗R14R24の他方の端子は、トランジスタQ11Q21のベース端子、及びダイオードD1D2のカソードと接続されていると共に、トランジスタQ12Q22のコレクタ端子とも接続されている。トランジスタQ11Q21のエミッタ端子は、ダイオードD1D2のアノードと接続されていると共に、走査線駆動回路5a5bと接続されている。このように構成されたスロープ調整回路15a15bは、制御回路8から走査線用高電圧VGHが出力されると、当該走査線用高電圧VGHからゲートスロープ波形を生成し、当該生成したゲートスロープ波形を走査線駆動回路5a5bに出力する。スロープ調整回路の動作説明次に、図2、3を用いて、スロープ調整回路15a15bの回路の動作の説明をする。図3は、スロープ調整回路15a15b、及び走査線駆動回路5a5bに入出力される信号を表す図である。まず、スロープ調整回路15aの動作を説明する。なお、スロープ調整回路15bの動作も同様であるので、スロープ調整回路15bのみの動作の説明は省略する。スロープ調整回路15aから出力されるゲートスロープ波形又はスロープ調整回路15bから出力されるゲートスロープ波形のうち、いずれのゲートスロープを調整しても良い。ここでは、スロープ調整回路15aから出力されるゲートスロープを固定して、スロープ調整回路15bから出力されるゲートスロープを調整する場合について説明する。図3のaは、トランジスタFET1に入力されるパルス信号Psを表す図である。まず、図3のaに示すように、水平同期信号に合わせたパルス信号Psを、制御回路8から、GsスイッチであるトランジスタFET1のゲート端子に入力する。トランジスタFET1に入力するパルス信号Psの振幅は、LロウレベルがGND、HハイレベルはトランジスタFET1をON駆動するのに十分な電圧とする。本実施の形態では、パルス信号PsのHレベルの電圧は3.3V、Lレベルの電圧を0.0Vとする。トランジスタFET1のゲート端子にLレベルのパルス信号Psが入力されているときは、トランジスタFET1はスイッチOFFオフとして機能し、定電流回路VR1も非動作状態となる。これにより、抵抗R14の一方の端子に印加された高電圧信号VGHは、そのまま、トランジスタQ11のコレクタ端子からエミッタ端子を通って、高電圧信号VGH1として、走査線駆動回路5aに供給される。トランジスタFET1のゲート端子にHレベルのパルス信号Psが入力されると、トランジスタFET1のドレイン端子‐ソース端子間が導通状態となる。つまりトランジスタFET1はスイッチONオンとして機能し、定電流回路VR1も動作状態となる。この動作状態となった定電流回路VR1により、走査線駆動回路5aに供給されている高電位信号VGHの電荷をダイオードD1、トランジスタQ12、抵抗R15を通じて引き抜く。ここで、トランジスタQ12のON抵抗と抵抗R15との合成抵抗値をゲートスロープ抵抗値と称する。このゲートスロープ抵抗値を調整することにより、高電位信号VGH1のゲートスロープの傾きを調整することができる。次に、定電流回路VR1の動作を説明する。デジタルポテンショメータR‐DCP1のステップRW1を、可変抵抗の中間の抵抗値となる位置に固定すると、配線A1の電圧VA1が固定となる。この電圧VA1は、抵抗R11R12R13デジタルポテンショメータR‐DCP1によって、その範囲が決まる。図3のbは、配線A1の電圧VA1の波形を表す図である。図3のbに示すように、本実施の形態では、電圧VA1は、デジタルポテンショメータR‐DCP1の抵抗値を調整することで、0.1Vから1.7Vまで設定可能であり、0.6Vで固定されたものとする。このようにデジタルポテンショメータR‐DCP1のステップRW1を変える事で、電圧VA1が決まる。なお、本実施の形態では、デジタルポテンショメータR‐DCP1を用いているが、デジタルポテンショメータR‐DCP1を省略して、抵抗R12を、機械式の半固定ボリュームからなる抵抗で構成でもよい。つまり、デジタルポテンショメータR‐DCP1を省略して、抵抗R12が抵抗値を調整できる構成であってもよい。配線A1の電圧VA1が固定で、トランジスタFET1のドレイン端子‐ソース端子間が導通すると、トランジスタQ12のON抵抗が変わる。これにより、オペアンプOP1、トランジスタQ12、抵抗R15の電圧は、電圧VA1=電圧VB1となるように動く。すなわち、電圧VA2も、電圧VA1と同じ0.6Vとなる。配線B1の電圧VB1が電圧VA1と同じになることで電圧VB1が一定値になると、トランジスタQ12のON抵抗が一定値に保持されることとなる。このように、オペアンプOP1と、トランジスタQ12と、抵抗R15とは定電流回路VR1として動作し、トランジスタQ12のON抵抗は固定抵抗として動作するので、高電位信号VGHのゲートスロープの傾きを調整することができる。図3のcは、スロープ調整回路15aから出力される高電位信号VGH1を表す図である。図3のcに示すように、高電位信号VGH1のオン時の電圧を35Vとする。Hレベルのパルス信号PsがFET1へ入力されることで、高電位信号VGH1は立下りを開始し、直線的に電位が減少する。そして、Lレベルのパルス信号PsがFET1へ入力されることで、立下りを終了し、20Vまで減少した電位が35vまで上昇する。このように、GSスイッチであるトランジスタFET1のゲート端子に、トランジスタFET1をON/OFFするのに十分な電圧のパルス信号Ps矩形波、例えば、0VOFFと3.3VONとの電圧を入力すれば、トランジスタFET1がONのとき、ダイオードD1、トランジスタQ12、抵抗R15、トランジスタFET1のパスを通じて、高電位信号VGHの電荷が引き抜かれる。これにより、高電位信号VGH1のゲートスロープが調整される。また、このとき、トランジスタQ11はOFFとなる。一方、トランジスタFET1がOFFのときに、トランジスタQ11は、ダイオードD1のカソードから出力され、抵抗R14を流れる電流によりONされる。これにより、立下りが傾斜した高電位信号VGH1が走査線駆動回路5aに出力される。高電位信号VGH1に対する液晶表示パネル2の負荷と、ダイオードD1、トランジスタQ12、抵抗R15、トランジスタFET1のパス全体のON抵抗によって、放電の傾きが決まり、この傾きが、ゲートスロープの傾きとなる。このようにして、高電位信号VGH1の立下りの開始から終了の時間は、パルス信号Psのパルス幅によって制御することができる。また、電圧VA1の電圧によって、高電位信号VGH1の立下りの傾斜角を制御することができる。例えば、電圧VA1を1.7Vに固定した場合は、高電位信号VGH1は、同じ立下り時間で、16Vまで電位が減少して走査線駆動回路5aに出力される。一方、電圧VA1を0.1Vに固定した場合は、高電位信号VGH1は、同じ立下り時間で、24Vまで電位が減少して走査線駆動回路5aに出力される。このように、定電流回路VR1VR2は、デジタルポテンショメータR‐DCP1R‐DCP2の抵抗値に対応して、高電位信号VGH1の電位の減少量を変化させる。これにより、デジタルポテンショメータR‐DCP1R‐DCP2の抵抗値を変更することで、高電位信号VGH1の電位の減少量を変化させることができる。このように、デジタルポテンショメータR‐DCP1R‐DCP2の抵抗値を変更することで、高電位信号VGH1の立下りを傾斜させることができるので、容易に、各走査線に出力されるゲート信号の立下りの傾斜を均一にすることができる。トランジスタQ11のエミッタから、立下りの傾斜が調整された高電位信号VGH1がスロープ調整回路15aに出力される。スロープ調整回路15aは、立下りの傾斜が調整された高電位信号VGH1が入力されると、当該高電位信号VGH1と、制御回路8から入力される低電位信号VGLとから、ゲート信号を生成する。図3のdは、スロープ調整回路15aが生成したゲート信号Gtを表す図である。そして、スロープ調整回路15aは、生成したゲート信号を、各走査線群GiaGibに出力する。これにより、各画素PIXの駆動が制御される。スロープ調整回路15bでは、通常、スロープ調整回路15aのデジタルポテンショメータR‐DCP1の抵抗値と同じ値となるように、デジタルポテンショメータR‐DCP2の抵抗値をステップRW2によって調整する。しかし、液晶表示パネル2は、生産されるパネル毎に、配線の寄生容量等にバラツキがある場合が多い。この場合、ステップRW2を調整することにより、デジタルポテンショメータR‐DCP2の抵抗値を調整することができる。これにより、配線A2の電圧VA2が変わる。図3のeは、配線A2の電圧VA2を表す図である。図3のeに示すように、本実施の形態では、電圧VA2は、デジタルポテンショメータR‐DCP2の抵抗値を調整することで、電圧VA1と同様に、0.1Vから1.7Vまで設定可能である。この電圧VA2の値は、後述するように、高電位信号VGH2の最小値が、高電位信号VGH1の最小値と同じになるように調整する。電圧VA2が変わると配線B2の電圧VB2も追従して変わるので、トランジスタQ22のON抵抗値、即ち、スロープ調整回路15bのゲートスロープ抵抗値トランジスタQ22のON抵抗値と抵抗R25の合成抵抗値が変わる。このように、ステップRW2を調整することで、スロープ調整回路15bのゲートスロープ抵抗値が変わり、高電位信号VGH2のゲートスロープの傾きの調整が可能となり、液晶表示パネル2への充電電荷量の微調整が可能となる。図3のfは、スロープ調整回路15bから出力される高電位信号VGH2を表す図である。図3のfに示すように、高電位信号VGH2のオン時の電圧を35Vとする。高電位信号VGH2は、Hレベルのパルス信号PsがトランジスタFET2へ入力されることで、立下りを開始し、直線的に電位が減少する。そして、Lレベルのパルス信号PsがトランジスタFET2へ入力されることで、立下りを終了し、20Vまで減少した電位が35vまで上昇する。ここで、液晶表示パネル2の面積が大きい場合等、液晶表示パネル2内の配線容量、配線抵抗等が面内分布をもつ場合がある。また、スロープ調整回路15a15bを構成する各回路も、各回路毎にバラつきを有する。このため、デジタルポテンショメータR‐DCP2の抵抗値を、デジタルポテンショメータR‐DCP1の抵抗値と同じになるように設定しても、実際には、高電位信号VGH2の立下りの最小値と、高電位信号VGH1の立下りの最小値とが同じにならない場合がある。図4は、高電位信号VGH1高電位信号VGH2の波形を表す図である。高電位信号VGH1の電圧の最小値と比べて高電位信号VGH2の電圧の最小値の方が小さくなっていることがわかる。これは、スロープ調整回路15aのゲートスロープ抵抗値と比べて、スロープ調整回路15bゲートスロープ抵抗値の方が低いからである。図5は、液晶表示パネル2の検査工程で、低階調の同一色からなる検査用画面を表示した場合の様子を表す図である。図5のaは、正常な表示画面を表す図である。図5のbcは、部分的に輝度に輝度ムラが発生している液晶表示パネルの表示画面を表す図である。図5のbcに示すような輝度ムラは、液晶表示パネルのTFT基板や対向基板を切り出したマザーガラス内の面付け位置や、生産ロットにより症状の程度差があるものの、約30程度の液晶表示パネルで視認できる。そこで、上述したように、液晶表示装置1によると、デジタルポテンショメータR‐DCP12の抵抗値を調整することで、充電の実効値すなわち電圧VB1と電圧VB2が揃うようにゲートスロープ波形を調整することができる。これにより、複数のスロープ調整回路15a15bから出力されるそれぞれの高電位VGH1VGH2は、立ち下がりの電位の最小値を等しくすることができる。このため、各走査線群GiaGibに出力されるゲート信号のゲートスロープの最小値を等しくすることができる。これにより、各各走査線群GiaGib毎に、立ち下がりの鈍りが少ないゲート信号を出力することができる。つまり、スロープ調整回路15a15bがそれぞれ受け持つ走査線群GiaGibに出力されるゲート信号のゲートスロープ波形を調整することができる。このため、走査線群GiaGibのそれぞれにより駆動が制御される画素PIXが含まれる表示領域の輝度は、それぞれの領域全体として制御される。これにより、表示領域毎に輝度ムラの発生を防止することができる。検査工程で、輝度ムラが発生した場合に、液晶表示パネル2の走査線群GiaGibの分割方式により、分割部分の輝度ムラが目立つ場合と、分割部分から離れた部分の輝度ムラが目立つ場合とがある。このような場合でも、表示領域3のうち、走査線群GiaGibのそれぞれが駆動を受け持つ表示領域のうち、輝度ムラが発生している表示領域の輝度をシフトさせることで、表示領域3全体として、輝度ムラによる表示不良を解消することができる。このように、液晶表示装置1では、輝度ムラを緩和させることができ、表示特性を改善できる。つまり、図5のaのように正常な表示画面を表示させることができる。本実施の形態では、デジタルポテンショメータR‐DCP1の抵抗値を固定して、デジタルポテンショメータR‐DCP2のみを調整しているが、デジタルポテンショメータR‐DCP2を固定して、デジタルポテンショメータR‐DCP1を調整したり、デジタルポテンショメータR‐DCP12を両方調整することでも、それぞれのゲートスロープ波形の調整が可能である。また、液晶表示装置1では、走査線群GiaGibを、上下垂直方向2つに分割した例を示しているが、走査線群GiaGibを3つ以上に分割して、それに対応する走査線駆動回路、及びスロープ調整回路を設け、当該スロープ調整回路から出力されるゲートスロープ波形を調整することで更に高精度の調整も可能である。例えば、表示領域3を上中下の3つの領域に分割し、中央を基準にして、上と下を各々調整することで、大型の液晶表示パネルのゲートスロープ波形の調整が容易となる。また、分割方向を左右方向走査線群GiaGibが延びる方向;水平方向として、左側もしくは右側の一方の領域に対応するスロープ調整回路のデジタルポテンショメータの抵抗値を固定して、他方のデジタルポテンショメータの抵抗値を調整したりしてもよい。さらに、液晶表示パネルを十字形状に4分割し、左上の領域に対応するスロープ調整回路のデジタルポテンショメータを固定して、他の3つの領域に対するするスロープ調整回路のデジタルポテンショメータの抵抗値を各々調整することも可能である。図6は、輝度ムラが発生している液晶表示パネルの表示画面を表す図である。図6に示すように、走査線群GiaGibの分割方式により、液晶表示装置1は、さまざまな輝度ムラが発生する。図6では、左の表示画面は正常な表示画面の例を表し、真ん中の表示画面の列は、上下分割の場合の表示不良の例を表し、右側の表示画面の列では左右分割の場合の表示不良の例を表している。スロープ調整回路の設計時の考え方次に、図2を用いて、スロープ調整回路を設計する際の考え方について説明する。まず、スロープ調整回路15aについて説明する。液晶表示パネル2の設計値により、まず、抵抗R14の抵抗値R14とする定電流回路VR1の抵抗値すなわちゲートスロープ抵抗値;VR1とするの調整範囲が決まる。VR1の調整範囲が決まれば、VR1=抵抗R15R15とするにより、電圧VB1の調整範囲が決まる。また、電圧VB1の調整範囲と電圧VA1の調整範囲は同じ値となる。電圧VA1の調整範囲と、電源電圧Vccの値Vccとするによって、抵抗R11の抵抗値R11とする、抵抗R12の抵抗値R12とする、抵抗R13の抵抗値R13とするは決まる。ここで、抵抗R11、抵抗R12、抵抗R13、デジタルポテンショメータR‐DCP1は、配線A1の電圧VA1を作るための回路である。電圧RH1の電圧値をRH1、電圧RL1の電圧値をRL1、デジタルポテンショメータR‐DCP1の抵抗値をR‐DCP1とすると以下のように表すことができる。RH1=Vcc×RM1R13/R11RM1R13RL1=Vcc×R13/R11RM1R13RM1=R12×R‐DCP1/R12R‐DCP1R12<<R‐DCP1のとき、RM1=R12RH1=Vcc×R12R13/R11R12R13RL1=Vcc×R13/R11R12R13このようにしてスロープ調整回路15aの各回路を設計することができる。スロープ調整回路15bの設計については、同様に、以下のように考えることができる。抵抗R21、抵抗R22、抵抗R23、デジタルポテンショメータR‐DCP2は、配線A2の電圧VA2を作るための回路である。電圧RH2の電圧値をRH2、電圧RL2の電圧値をRL2、デジタルポテンショメータR‐DCP2の抵抗値をR‐DCP2とすると以下のように表すことができる。RH2=Vcc×RM2R23/R21RM2R23RL2=Vcc×R23/R21RM2R23RM2=R22×R‐DCP2/R22R‐DCP2R22<<R‐DCP2のとき、RM2=R22RH2=Vcc×R22R23/R21R22R23RL2=Vcc×R23/R21R22R23このようにしてスロープ調整回路15bの各回路を設計することができる。本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。以上のように、本発明の液晶表示装置は、走査信号を生成する走査線駆動部と、当該走査線駆動部が生成した走査信号を複数の画素に出力する複数の走査線とを備えた液晶表示装置であって、上記走査線駆動部は、上記複数の走査線を構成する複数の走査線群のうち、当該走査線群毎にそれぞれ配されており、さらに、パルス波からなり、上記走査信号を生成するための走査信号生成信号の立ち下がりを上記走査線群毎に傾斜させる電位制御回路が、上記走査線駆動部のそれぞれの前段に配されていることを特徴としている。上記構成によると、上記走査線駆動部は、上記複数の走査線を構成する複数の走査線群のうち、当該走査線群毎にそれぞれ配されている。このため、一つの走査線駆動部により駆動される走査線の本数を低減することができるので、走査線に出力される走査信号の立下りが鈍ることを防止することができる。上記構成によると、パルス波からなり、上記走査信号を生成するための走査信号生成信号の立ち下がりを傾斜させる電位制御回路が、上記走査線駆動部のそれぞれの前段に配されている。このため、上記走査線駆動部は、上記電位制御回路によって、立下りが傾斜されたパルス波からなる走査信号生成信号を取得する。そして、走査線駆動部は、当該取得した走査信号生成信号から走査信号を生成する。このため、走査線駆動部が生成した走査信号のパルス波の形状も、傾斜した立下りを有する形状となる。このように、走査線駆動部によって生成された走査信号は、立下りが傾斜したパルス波の形状を有するので、立下りを鈍り難くすることができる。上記構成によると、電位制御回路は、走査信号生成信号の立下りを、上記走査線群毎に傾斜させる。このため、複数の走査線群のそれぞれに形成される寄生容量等に応じて、走査信号生成信号の立下りの傾斜を最適化することができるので、各走査線に出力される走査信号の立下りの傾斜部分が、走査線群毎にバラつくことを防止することができる。このように、走査線群毎に走査信号の立ち下がりを調整することで、表示領域毎に輝度ムラが発生することを防止する液晶表示装置を提供することができる。複数の上記電位制御回路は、それぞれ毎に、上記走査信号生成信号の立下りを傾斜させ、当該立下りを傾斜させた走査信号生成信号を、上記走査線駆動部に出力することが好ましい。上記構成により、上記走査線駆動部は、上記走査線群毎に、走査信号の立ち下がりを傾斜させることができる。このため、各走査線に出力される走査信号の立下りの傾斜部分を均一にすることができる。上記電位制御回路は、上記走査信号生成信号の立下りの傾斜角を決めるための可変抵抗を備えていることが好ましい。上記構成により、上記可変抵抗の抵抗値を変更することで、上記走査信号生成信号の立下りの傾斜角を決めることができる。このため、容易に、各走査線に出力される走査信号の立下りの傾斜部分を均一にすることができる。上記電位制御回路は、上記走査信号生成信号の電位を減少させる定電流回路を備えていることが好ましい。上記構成により、上記定電流回路によって、上記走査信号生成信号の立下りを傾斜させることができる。上記定電流回路は、上記可変抵抗の抵抗値に対応して、上記走査信号生成信号の電位の減少量を変化させることが好ましい。上記構成により、上記可変抵抗の抵抗値を変更することで、上記走査信号生成信号の電位の減少量を変化させることができる。このように、上記可変抵抗の抵抗値を変更することで、上記走査信号生成信号の立下りを傾斜させることができるので、容易に、各走査線に出力される走査信号の立下りの傾斜部分を均一にすることができる。上記電位制御回路は、上記定電流回路の、動作状態と、非動作状態とを切り換えるスイッチを備えていることが好ましい。上記構成により、上記スイッチを切り換えることで、上記走査信号生成信号の電位を減少させるか否かを選択することができるので、上記走査信号生成信号の電位の制御を行うことができる。上記複数の電位制御回路から出力されるそれぞれの走査信号生成信号は、立ち下がりの電位の最小値が等しいことが好ましい。上記構成により、各走査線群に出力される走査信号の立ち下がりの傾斜部分の最小値を等しくすることができるので、各走査線群毎に、立ち下がりの鈍りが少ない走査信号を出力することができる。これにより、輝度ムラを防止することができる。