"2つの3相交流電源の同期を検出する同期検出装置であって、一方の前記3相交流電源の任意の2相間の線間電圧を検出する第1の電圧検出手段と、該検出した線間電圧から、その正負に応じた2値の矩形波を生成する第1のゼロクロスコンパレータと、該矩形波に基づいて前記3相交流電源の3種類の2相間それぞれの線間電圧に相当する3つの正弦波信号を生成する第1の正弦波生成手段と、他方の前記3相交流電源の任意の2相間の線間電圧を検出する第2の電圧検出手段と、該検出した線間電圧から、その正負に応じた2値の矩形波を生成する第2のゼロクロスコンパレータと、該矩形波に基づいて前記3相交流電源の3種類の2相間それぞれの線間電圧に相当する3つの正弦波信号を生成する第2の正弦波生成手段と、前記第1、第2の正弦波生成手段で生成された各正弦波信号に基づいて、前記3種類の2相間毎に、前記2つの3相交流電源間のビート電圧を生成するビート電圧生成手段と、該3種類の2相間に対応する3つのビート電圧に基づいて、同期検出用信号を生成出力する同期検出用信号生成手段と、該同期検出用信号を入力して、該同期検出用信号が所定の設定値以下になったことを検出することで、前記2つの3相交流電源の同期を検出する比較器と、を有することを特徴とする同期検出装置。2つの3相交流電源の同期を検出する同期検出装置であって、一方の前記3相交流電源の3種類の2相間それぞれの線間電圧を検出する第3の電圧検出手段と、それぞれが該検出した各線間電圧の何れかから、その正負に応じた2値の矩形波を生成する3つの第3のゼロクロスコンパレータと、該各矩形波に基づいて前記3相交流電源の3種類の2相間それぞれの線間電圧に相当する3つの正弦波信号を生成する第3の正弦波生成手段と、他方の前記3相交流電源の3種類の2相間それぞれの線間電圧を検出する第4の電圧検出手段と、該検出した線間電圧各々から、その正負に応じた2値の矩形波を生成する3つの第4のゼロクロスコンパレータと、該各矩形波に基づいて前記3相交流電源の3種類の2相間それぞれの線間電圧に相当する3つの正弦波信号を生成する第4の正弦波生成手段と、前記第3、第4の正弦波生成手段で生成された各正弦波信号に基づいて、前記3種類の2相間毎に、前記2つの3相交流電源間のビート電圧を生成するビート電圧生成手段と、該3種類の2相間に対応する3つのビート電圧に基づいて、同期検出用信号を生成出力する同期検出用信号生成手段と、該同期検出用信号を入力して、該同期検出用信号が所定の設定値以下になったことを検出することで、前記2つの3相交流電源の同期を検出する比較器と、を有することを特徴とする同期検出装置。前記同期検出用信号生成手段は、前記3つのビート電圧それぞれの絶対値を求める3つの絶対値回路と、該3つのビート電圧絶対値の最大値を検出して、該最大値信号を前記同期検出用信号として出力する第1の最大値検出回路と、を有することを請求項1または2記載の同期検出装置。前記同期検出用信号生成手段は、前記3つのビート電圧それぞれの2乗値を求める3つの2乗演算回路と、該3つのビート電圧2乗値の最大値を検出して、該最大値信号を前記同期検出用信号として出力する第2の最大値検出回路と、を有することを請求項1または2記載の同期検出装置。前記同期検出用信号生成手段は、前記3つのビート電圧それぞれの絶対値を求める3つの絶対値回路と、該3つのビート電圧絶対値同士を加算して総和を求め、該総和を前記同期検出用信号として出力する第1の加算回路と、を有することを請求項1または2記載の同期検出装置。前記同期検出用信号生成手段は、前記3つのビート電圧それぞれの2乗値を求める3つの2乗演算回路と、該3つのビート電圧2乗値同士を加算して総和を求め、該総和を前記同期検出用信号として出力する第2の加算回路と、を有することを請求項1または2記載の同期検出装置。前記第1の最大値検出回路と前記比較器との間または前記第2の最大値検出回路と前記比較器との間あるいは前記第1の加算回路と前記比較器との間または前記第2の加算回路と前記比較器との間に、フィルタ回路を設け、前記比較器には該フィルタ回路通過後の前記同期検出用信号を入力させることを特徴とする請求項3~6の何れかに記載の同期検出装置。前記第1、第2の正弦波生成手段は、前記矩形波を入力して、該矩形波信号を周波数逓倍した信号を生成出力する第1のPLL回路と、該PLL回路の出力信号を入力して、該入力信号に対して、それぞれ、0°、120°、240°位相の異なる正弦波信号を生成する第1の正弦波発生器と、を有することを特徴とする請求項1記載の同期検出装置。前記第3と第4の正弦波生成手段は、それぞれが前記各矩形波の何れかを入力して、入力した矩形波信号を周波数逓倍した信号を生成出力する3つの第2のPLL回路と、それぞれが前記各PLL回路の何れかの出力信号を入力して、該入力信号に応じた正弦波信号を生成する3つの第2の正弦波発生器と、を有することを特徴とする請求項2記載の同期検出装置。前記3種類の2相間は、U相-V相間、V相-W相間、W相-U相間であることを特徴とする請求項1~9の何れかに記載の同期検出装置。上述したように、図12に示す従来の同期検出回路では、2つの異なる3相交流電源系統の各相毎の電圧を電圧検出器で検出し、この検出電圧から各相毎に偏差を演算し、更にこの偏差の2乗和を演算することで、同期を検出するための信号を求めている。この様な構成では、電源に歪みが生じた場合、同期検出に影響を与え、誤検出する可能性がある。すなわち、2つの位相の異なる電源の同期を検出する同期検出回路において、線間電圧を検出して各相毎のビート電圧を演算する場合、元の電源で短絡などによって波形歪みが生じた場合、ビート電圧の演算結果に誤差が生じ、波形の歪みによって同期検出を誤る可能性がある。本発明の課題は、検出対象の3相交流電源に電圧低下等による波形歪み等が生じても、誤検出等しない同期検出装置等を提供するものである。本発明の第1の同期検出装置は、2つの3相交流電源の同期を検出する同期検出装置であって、一方の前記3相交流電源の任意の2相間の線間電圧を検出する第1の電圧検出手段と、該検出した線間電圧から、その正負に応じた2値の矩形波を生成する第1のゼロクロスコンパレータと、該矩形波に基づいて前記3相交流電源の3種類の2相間それぞれの線間電圧に相当する3つの正弦波信号を生成する第1の正弦波生成手段と、他方の前記3相交流電源の任意の2相間の線間電圧を検出する第2の電圧検出手段と、該検出した線間電圧から、その正負に応じた2値の矩形波を生成する第2のゼロクロスコンパレータと、該矩形波に基づいて前記3相交流電源の3種類の2相間それぞれの線間電圧に相当する3つの正弦波信号を生成する第2の正弦波生成手段と、前記第1、第2の正弦波生成手段で生成された各正弦波信号に基づいて、前記3種類の2相間毎に、前記2つの3相交流電源間のビート電圧を生成するビート電圧生成手段と、該3種類の2相間に対応する3つのビート電圧に基づいて、同期検出用信号を生成出力する同期検出用信号生成手段と、該同期検出用信号を入力して、該同期検出用信号が所定の設定値以下になったことを検出することで、前記2つの3相交流電源の同期を検出する比較器とを有する。本発明の第2の同期検出装置は、2つの3相交流電源の同期を検出する同期検出装置であって、一方の前記3相交流電源の3種類の2相間それぞれの線間電圧を検出する第3の電圧検出手段と、それぞれが該検出した各線間電圧の何れかから、その正負に応じた2値の矩形波を生成する3つの第3のゼロクロスコンパレータと、該各矩形波に基づいて前記3相交流電源の3種類の2相間それぞれの線間電圧に相当する3つの正弦波信号を生成する第3の正弦波生成手段と、他方の前記3相交流電源の3種類の2相間それぞれの線間電圧を検出する第4の電圧検出手段と、該検出した線間電圧各々から、その正負に応じた2値の矩形波を生成する3つの第4のゼロクロスコンパレータと、該各矩形波に基づいて前記3相交流電源の3種類の2相間それぞれの線間電圧に相当する3つの正弦波信号を生成する第4の正弦波生成手段と、前記第3、第4の正弦波生成手段で生成された各正弦波信号に基づいて、前記3種類の2相間毎に、前記2つの3相交流電源間のビート電圧を生成するビート電圧生成手段と、該3種類の2相間に対応する3つのビート電圧に基づいて、同期検出用信号を生成出力する同期検出用信号生成手段と、該同期検出用信号を入力して、該同期検出用信号が所定の設定値以下になったことを検出することで、前記2つの3相交流電源の同期を検出する比較器とを有する。本発明の同期検出装置等によれば、検出対象の3相交流電源に電圧低下等による波形歪みが生じても、同期検出出来なくなる等の誤検出が生じることなく、問題なく同期検出が行える。以下、図面を参照して本発明の実施の形態について説明する。図1は、実施例1の同期検出装置の構成図である。実施例1に限らず他の実施例も同様であるが、本手法による同期検出装置は何れも、負荷3が接続された2つの異なる三相交流系統三相交流系統1と三相交流系統2に対して設けられている。尚、本手法による同期検出装置も、上記従来の自動同期投入装置と略同様、2つの三相交流系統1,2の電圧位相が一致したことを検出してこれを、同期検出という、これら2つの三相交流系統1,2を切換えるスイッチスイッチ4,5を開路、閉路させるものである。尚、一例としては例えば、三相交流系統1の電圧は商用系統の電圧母線電圧であり、三相交流系統2の電圧は任意の発電機の出力電圧であるが、この例に限るわけではない。尚、基本的には、三相交流系統1の周波数と三相交流系統2の周波数は、ほぼ同じであるものとする。三相交流系統1と三相交流系統2との間には、スイッチ4、スイッチ5が設けられており、駆動回路6がこれらスイッチ4,5をON/OFF制御する。駆動回路6は、同期検出装置そのコンパレータから出力される同期信号によって、スイッチ4,5をON/OFF制御する。尚、2つの三相交流系統三相交流電源1,2自体は、上記従来の図12と略同様であってよく、従って同一符号を付してある。同期検出装置は、概略的には、三相交流系統1の3種類の2相間のうちの任意の2相間の線間電圧に基づいて3種類の正弦波信号を生成する第1の構成と、三相交流系統2の3種類の2相間のうちの任意の2相間の線間電圧に基づいて3種類の正弦波信号を生成する第2の構成と、これら2つの構成の出力を入力して、上記3種類の2相間毎に、上記2つの3相交流電源間のビート電圧を生成出力する加減算器21を有する。同期検出装置は、更に、これら3つのビート電圧に基づいて同期検出用信号を生成出力する構成同期検出用信号生成部と呼ぶものとすると、該同期検出用信号を入力して、該同期検出用信号が所定の設定値以下になったことを検出することで、上記2つの3相交流電源間の同期を検出する比較器コンパレータ24とを有する。上記同期検出用信号生成部は、図1の例では、例えば、各ビート電圧の絶対値を生成する絶対値回路22と、これら3つのビート電圧絶対値全てを入力して最大値を検出出力する最大値検出回路23とから成る。この最大値が上記同期検出用信号に相当する。但し、この例に限らない。同期検出用信号生成部の他の構成例としては、例えば後述する図6の例では後述する2乗演算回路51と最大値検出回路23とから成るものである。あるいは、後述する図10の例では、同期検出用信号生成部は、例えば絶対値回路22と後述する加算回路72とから成るものや、2乗演算回路51と加算回路72とから成るものである。あるいは更に同期検出用信号生成部と比較器コンパレータ24との間に後述するフィルタ回路71を備える構成であってもよい。図1の構成例では、上記最大値検出回路23の出力を入力するコンパレータ24を有する。コンパレータ24は、最大値検出回路23の出力上記同期検出用信号に相当がほぼ‘0’になっているときに同期信号‘H’を出力する。ここで、上記3種類の2相間とは、後述するU相-V相間、V相-W相間、W相-U相間である。このうち、図1の例では、上記任意の2相間をU相-V相間とするが、勿論、この例に限らない。また、上記3種類の正弦波信号は、上記3種類の2相間それぞれの線間電圧に相当する正弦波信号である。この正弦波信号は、実際の線間電圧正弦波信号が例えば電圧低下等した場合でも波形歪み等があった場合でも、その影響を受けることなく、正常な電圧波高値の正弦波信号となる。詳しくは後述する。まず、上記第1の構成について説明する。第1の構成は、まず、三相交流系統1の3種類の2相間のうちの任意の2相間の線間電圧を検出する電圧検出器11を有する。三相交流系統1、2は、U相、V相、W相の3相から成り、図示の例ではU相-V相間の線間電圧を検出するが、勿論、この例に限らず、V相-W相間やW相-U相間の線間電圧であっても構わない。尚、電圧検出器11は、例えば変圧器や絶縁増幅器等を有するものであってもよいが、この例に限らない。第1の構成は、更に、ゼロクロスコンパレータ12、PLL回路13、正弦波発生器14等を有する。電圧検出器11の出力、すなわちU-V間電圧の検出信号は、ゼロクロスコンパレータ12に入力される。ゼロクロスコンパレータ12は、入力信号の正負に応じた2値0,1の矩形波を生成する。例えば入力信号が正の値のときには‘1’出力し、負の値のときには‘0’出力する。次に、この矩形波信号に基づき、PLLフェイズロックドループ回路13と正弦波発生器14とによって、正弦波信号を生成する。この正弦波信号は、上記のように3種類あり、そのうちの1つは上記U-V間電圧に相当するが、波形歪み等が無いものとなっているこれは、他の2種類についても同様である。すなわち、上記ゼロクロスコンパレータ12、PLL回路13、正弦波発生器14によって、たとえ三相交流系統1の電圧に波形歪み例えば電圧降下等があっても、その影響を殆ど受けない波形歪みのない/少ない正弦波信号を発生させることができる。よって、この正弦波信号から的確な同期検出を行うことができる。PLL回路13は、ゼロクロスコンパレータ12の出力すなわち電源周波数に同期したゼロクロスの同期信号を入力して、これを周波数逓倍して成る位相情報を生成出力する。例えば12BIT信号の場合0が0°に相当し、FFF16進数;F=1111が360°-1/4096°に対応する。図2aに、PLL回路13の構成例を示す。尚、これはPLL回路特に周波数シンセサイザ周波数逓倍器等と呼ばれるものの一般的な構成例であり、以下、簡単に説明するものとする。図示の例のPLL回路13は、位相比較器31、フィルタ32、電圧制御発振器33、5逓倍器34を有する。位相比較器31、フィルタ32、及び電圧制御発振器33については特に詳細には説明しないが、位相比較器31にはゼロクロスコンパレータ12の出力信号Vzeroと5逓倍器34からの図示のA5信号とが入力されて両信号の位相差成分を出力し、この位相差成分をフィルタ32によって高周波成分をカットしてから電圧制御発振器33に入力させる。電圧制御発振器33の出力は5逓倍器34に入力される。そして、5逓倍器34が、この電圧制御発振器33の出力信号を入力して周波数逓倍した信号を生成出力する。すなわち、例えば信号Vzeroの周波数を逓倍した各信号A0A1A2A3A4を、5逓倍器34が生成出力する。また、図示のA5は、位相比較器31においてゼロクロスコンパレータ12の出力信号Vzeroと比較させるための信号であり、例えば図3に示すように周波数位相が信号Vzeroとほぼ同期した信号である。ここで図3に、上述した各信号Vzero、A0A1A2A3A4A5の具体例を示す。図示のように、例えば信号A5はVzeroとほぼ同じ周波数位相の信号であり、信号A4はVzeroの2倍の周波数であり、信号A3は信号A4の2倍の周波数よって、Vzeroの4倍の周波数等となっており、周波数が2倍ずつ増えている但し、周波数は異なっても位相はほぼ同期している。PLL回路13は、上述した各信号のうち、A0A1A2A3A4及びA5を、上記位相情報同期信号を周波数逓倍した信号として正弦波発生器14に対して出力する。これら位相情報A0A1A2A3A4A5を、正弦波発生器14の後述するROMからデータを読み出すためのアドレス信号として使用する。上記PLL回路13の出力同期信号を周波数逓倍した位相情報A0A1A2A3A4A5を、正弦波信号を生成出力する機能を有する正弦波発生器14に入力する。ここで、図2bに、正弦波発生器14の構成例を示す。尚、図示の符号41a,41b,41cの構成を特に区別せずに説明する場合には総称して‘ROMデバイス41’と記すものとするこれは、他の構成要素についても同様であり、例えば42a等に関しても総称して‘ディジタル-アナログ変換器42’等と記すものとする。正弦波発生器14は、ROMリードオンリーメモリデバイス41やディジタル-アナログ変換器D/Aコンバータ42等を有しており、ROMデバイス41には予めsin情報正弦波データを記憶させてある。このROMデバイス41のアドレスバスに上記PLL13の出力A0A1A2A3A4A5を図示のように入力させて、このアドレスに応じたsin情報をデータバスから出力させる。そして、この出力データをディジタル-アナログ変換器42でアナログ信号に変換して出力する正弦波信号を出力する。ここで本例では、上記ROMデバイス41を3個設けておき図示のROMU-V41a、ROMV-W41b、ROMW-U41c、それぞれ異なるsin情報正弦波データを記憶させておくことでsinθ、sinθ120、sinθ240、3相分の正弦波信号を得るように構成している。すなわち、上記U-V間電圧の検出信号に対して、それぞれ、0°、120°、240°位相の異なる3種類の正弦波信号を得るように構成している。これは、換言すれば、U-V間、V-W間、W-U間の各線間電圧それぞれに相当する正弦波信号を得るものと見做せる。これより、上記各ディジタル-アナログ変換器D/Aコンバータ42a,42b,42cが出力する正弦波信号を、それぞれ図1に示すようにU1-V1、V1-W1、W1-U1と記すものとする。以上、上記第1の構成について説明した。以下、上記第2の構成について説明する。第2の構成は、その構成自体は、第1の構成と同じである。すなわち、第2の構成は、図示の電圧検出器15、ゼロクロスコンパレータ16、PLL回路17、正弦波発生器18等を有するが、これらの構成自体は上記電圧検出器11、ゼロクロスコンパレータ12、PLL回路13、正弦波発生器14と同じであってよく、従ってここでは説明を省略する。第1の構成と第2の構成との違いは、検出対象である。すなわち、第1の構成の検出対象は三相交流系統三相交流電源1であったが、第2の構成の検出対象は三相交流系統三相交流電源2である。第1の構成の電圧検出器11は、三相交流系統1のU相-V相間の線間電圧を検出するが、第2の構成の電圧検出器15は、三相交流系統2のU相-V相間の線間電圧を検出する。つまり、第1の構成と第2の構成とで異なる電源の同じ2相間本例ではU相-V相間の線間電圧を検出する。これより、第2の構成は、三相交流系統2のU-V間、V-W間、W-U間の各線間電圧それぞれに相当する3種類の正弦波信号を生成出力するものであり、このような正弦波信号を、それぞれ図1に示すようにU2-V2、V2-W2、W2-U2と記すものとする。上記第1の構成、第2の構成の出力は、各相間毎にそれぞれ対応する加減算器2121a、21b、21cに入力して、2つの電源間の偏差各相間毎の偏差電圧差すなわちビート電圧を求める。すなわち、図示のように、加減算器21aには、2つの電源1,2それぞれのU相-V相間の線間電圧に対応する上記2つの正弦波信号U1-V1とU2-V2とを入力させて、これらの差分/偏差U1-V1-U2-V2=U-V間のビート電圧を生成出力させる。同様に、加減算器21bには、2つの電源1,2それぞれのV相-W相間の線間電圧に対応する上記2つの正弦波信号V1-W1とV2-W2とを入力させて、これらの差分/偏差V1-W1-V2-W2=V-W間のビート電圧を生成出力させる。加減算器21cには、2つの電源1,2それぞれのW相-U相間の線間電圧に対応する上記2つの正弦波信号W1-U1とW2-U2とを入力させて、これらの差分/偏差W1-U1-W2-U2=W-U間のビート電圧を生成出力させる。次に、上記3つのビート電圧を、それぞれ、対応する絶対値回路22に入力して、ビート電圧の絶対値を生成出力させる。すなわち、図示の例では、U-V間のビート電圧を絶対値回路22aに入力してその絶対値を得る。同様に、V-W間のビート電圧を絶対値回路22bに入力してその絶対値を得る。W-U間のビート電圧を絶対値回路22cに入力してその絶対値を得る。そして、これら3つのビート電圧絶対値を最大値検出回路23に入力させて最大値演算を行わせ、この最大値演算によって得られた信号絶対値演算後の複数のビート電圧のうちの最大値を、コンパレータ24の-入力端子に入力させる。コンパレータ24の入力端子には所定電圧例えば‘0’に近い所定電圧が印加させており、コンパレータ24は上記複数のビート電圧のうちの最大値が所定電圧未満となった場合ほぼ0となった場合等‘H’出力する。尚、上記絶対値回路22、最大値検出回路23は、既存の回路であり、ここではその詳細について特に図示説明は行わないが、よく知られているように、絶対値回路は例えば全波整流回路等であり、入力電圧の絶対値を出力する正電圧はそのまま、負電圧は反転させて正電圧にして出力する。また、最大値検出回路に関しては、例えば特開2005-5808号公報や特開2011-80938号公報などに、複数の入力電圧から最大値を検出する最大値検出回路に関する開示がある。ここで、図4に、各信号の具体例その1を示す。尚、図4a~cに示すものは、何れも、横軸が時間sec、縦軸が電圧Vである。図4aは上記2つの電源1,2のU-V間電圧の具体例である。すなわち、三相交流系統1のU-V間電圧正弦波信号と三相交流系統2のU-V間電圧正弦波信号の例を示している。図示のように、2つのU-V間電圧正弦波信号同士は、基本的には位相がずれているが、周期的に一致する動作となっている。本例の同期検出装置は、位相がほぼ一致しているときを検出するものである。図4bには上記3つのビート電圧と、これらに応じた最大値検出回路23の出力ビート電圧の最大値信号を示すものである。最大値検出回路23は、各時間毎に上記3つのビート電圧絶対値のなかでそのときに最も値が大きいものを抽出することで、例えば図示のようなビート電圧の最大値信号を生成するものである。そして、このビート電圧の最大値信号が図示のようにほぼ‘0’になっている間、図4cに示すように、コンパレータ24の出力信号は‘H’となっている。この出力信号すなわち同期信号を、駆動回路6に入力させることで、これに応じたスイッチ4,5のON/OFF制御が行われることになる。尚、図4cはコンパレータ24の出力信号例である。尚、ビート電圧とは、基本的には三相交流系統1の電圧と三相交流系統2の電圧との電圧差同相差電圧;同一相の差電圧もしくは同一相間の差電圧を意味する。但し、本説明では、図1で説明したように、正弦波発生器14で発生した正弦波信号と正弦波発生器18で発生した正弦波信号との同相差電圧も、ビート電圧と定義するものとする。尚、ビート電圧の定義の一例としては、例えば上記特許文献1の記載によれば以下のようになる。すなわち、2つの電源三相交流系統1と三相交流系統2それぞれのU-V間電圧を、Vuv1、Vuv2とし、Vuv1=E1sinω1t、Vuv2=E2sinω2tとし、E1=E2=1.0とすると、これらの同相差電圧U-V間ビート電圧dVuvは、下式で定義される。図5に、各信号の具体例その2を示す。図5aには三相交流系統1、2の任意の相間電圧例えばU-V間電圧を示す正弦波信号を示し、図5bには図5aの2つの正弦波信号間の差電圧同相差電圧;ビート電圧を示す。図示のように、2つの正弦波信号の位相がほぼ一致しているときにはビート電圧はほぼ‘0’となっている。そして、このときには、他の相間電圧V-W間電圧とW-U間電圧に係るビート電圧もほぼ‘0’となっているはずである。また、図5cには図5bのビート電圧の絶対値の信号波形例を示す。また、図5dには最大値検出回路23の出力信号例を示す。これは、例えば図5cのビート電圧の絶対値と、他の2相間V-W間とW-U間に係るビート電圧の絶対値の3種類のビート電圧の絶対値が、最大値検出回路23に入力した場合の出力信号例である。図5cに示したように、1つの相間電圧例えばU-V間電圧に係るビート電圧だけでは谷が生じる電圧波高値が高いときでも周期的に‘0’近辺となるため、例えば他の2つのビート電圧も含めた最大値をとることであるいは後述する加算回路72によって総和を求めることで、図5dに示すように谷が生じない信号波形が得られる。また、後述する変形例では、最大値検出回路23とコンパレータ24との間に、最大値検出回路23の出力信号を入力するフィルタ回路71が更に設けられ、図5eには図5dの信号を入力した場合のフィルタ回路71の出力信号例を示している。図示のように、フィルタ回路71を通すことで、変動が抑えられたものとなっている。図6に、実施例1の同期検出装置の他の構成変形例を示す。図6に示す構成において、図1の構成と略同様の構成には同一符号を付してあり、その説明は省略するものとする。従って、図示の通り、図1の構成と異なる点は、図1の3つの絶対値回路2222a,22b,22cの代わりに、3つの2乗演算回路5151a,51b,51cが設けられている点である。尚、2乗演算回路51は、基本的には単なる乗算回路であり、2つの入力端子に同じ信号を入力することで、実質的に2乗演算を実現しているものである。上記3つの加減算器21から出力される3種類のビート電圧を、それぞれ、対応する2乗演算回路51に入力して、これらビート電圧の二乗値を生成出力させる。すなわち、図示の例では、U-V間のビート電圧を2乗演算回路51aに入力してその二乗値を得る。同様に、V-W間のビート電圧を2乗演算回路51bに入力してその二乗値を得る。W-U間のビート電圧を2乗演算回路51cに入力してその二乗値を得る。そして、これら3つのビート電圧二乗値を最大値検出回路23に入力させて最大値演算を行わせ、この最大値演算によって得られた信号3つのビート電圧二乗値のうちの最大値をコンパレータ24に入力させることで、図1の場合と略同様の同期信号を生成出力させることができる。尚、上記絶対値回路22や2乗演算回路51の例に限るものではなく、基本的にビート電圧から負電圧を除外することができる回路であれば何でもよい。上記のように、図6の構成では、図1における各相間のビート電圧の絶対値に代えて、ビート電圧の2乗演算し、さらに最大値演算によって得られた信号が所定値以下になったことを検出することで、図1の構成と同様に同期検出することができる。図7は、実施例2の同期検出装置の構成例である。図7において、図1の構成と略同様の構成には同一符号を付してあり、その説明は省略簡略化するものとする。これより、まず、図1と同じ構成について説明するならば、図示の通り、3つの加減算器2121a,21b,21c、3つの絶対値回路2222a,22b,22c、最大値検出回路23、及びコンパレータ24は、図1と同じであってよい。また、3つの加減算器2121a,21b,21cに入力される信号も、図1の場合と略同様であると見做してよい全く同じなるわけでないが。図1における上記第1の構成に相当する構成第3の構成というものとすると、図1における上記第2の構成に相当する構成第4の構成というものとするが、図1とは異なるものである。但し、構成は異なっても、第3、第4の構成の出力は、上記第1、第2の構成の出力と略同様であり、従って上記の通り3つの加減算器21に入力される信号は、図1の場合と略同様となる。基本的には、実施例1の第1、第2の構成では、三相交流系統1、2それぞれについて、3種類の2相間のうちの任意の2相間例えばU相-V相間の線間電圧のみを検出し、これに基づいて、この線間電圧に対応する正弦波信号を生成すると共に他の2相間V相-W相間、W相-U相間に対応する正弦波信号も生成していた。これに対して、実施例2の第3、第4の構成では、U相-V相間、V相-W相間、W相-U相間の3種類の2相間全てについて、線間電圧を検出して対応する正弦波信号を生成する。まず、第3の構成について説明する。第3の構成は、図7に示す電圧検出器61、3つのゼロクロスコンパレータ6262a,62b,62c、3つのPLL回路6363a,63b,63c、3つの正弦波発生器6464a,64b,64c等を有する。電圧検出器61は、三相交流系統1のU相-V相間、V相-W相間、W相-U相間の3つ全てについて、各々、2相間の線間電圧を検出する。そして、U相-V相間の線間電圧はゼロクロスコンパレータ62aに入力させ、V相-W相間の線間電圧はゼロクロスコンパレータ62bに入力させ、W相-U相間の線間電圧はゼロクロスコンパレータ62cに入力させる。ゼロクロスコンパレータ62及びPLL回路63は、その構成動作自体は、図1のゼロクロスコンパレータ12及びPLL回路13と同じであってよく、その説明は省略する。また、正弦波発生器64も、基本的には上記図1の正弦波発生器14と似た構成と考えてよい。但し、正弦波発生器14の場合には図2bに示したように、ROMデバイス41とディジタル-アナログ変換器42がそれぞれ3つずつあったのに対して、本例の正弦波発生器64は、これらがそれぞれ1つずつのみ設けられているものと見做してよい。尚、正弦波発生器64内の不図示のROMデバイスは上記41asinθに相当するものとなる換言すれば、上記41bsinθ120°や41csinθ240°に相当するものではない。上述した構成により、例えば図示のゼロクロスコンパレータ62aとPLL回路63aと正弦波発生器64aとによって、U-V間の線間電圧に相当する正弦波信号U1-V1図1の正弦波信号U1-V1に相当する信号;全く同一ではないが同一符号を付すものとする。他も同様を生成する。同様に、例えば図示のゼロクロスコンパレータ62bとPLL回路63bと正弦波発生器64bとによって、V-W間の線間電圧に相当する正弦波信号V1-W1を生成する。例えば図示のゼロクロスコンパレータ62cとPLL回路63cと正弦波発生器64cとによって、W-U間の線間電圧に相当する正弦波信号W1-U1を生成する。以上説明したように、図1では、電圧検出部においてU-V間の線間電圧のみを検出して、これに基づいて3種類の2相間U-VV-W,W-U全てに対応する正弦波信号を生成したのに対して、図7では、電圧検出部において3種類の2相間それぞれの線間電圧U-VV-W,W-Uを検出したうえで、個別にゼロクロスコンパレート→PLL演算→正弦波発生を行うことで、各相間U-VV-W,W-Uに対応する正弦波信号を生成している。この様な構成でも、図1の構成と同様に、電源の電圧変動等に影響されずに的確に同期検出することができる。また、上記第4の構成は、電圧検出器65、3つのゼロクロスコンパレータ6666a,66b,66c、3つのPLL回路6767a,67b,67c、3つの正弦波発生器6868a,68b,68c等を有する。第4の構成は、その構成自体は上記第3の構成と略同様であり、検出対象が異なるだけである。すなわち、第3の構成の電圧検出器61では三相交流系統1のU相-V相間、V相-W相間、W相-U相間の各線間電圧を検出したのに対して、第4の構成の電圧検出器65では三相交流系統2のU相-V相間、V相-W相間、W相-U相間の各線間電圧を検出している。この様に、第4の構成についてはここでは特に説明しないが、第4の構成によって上記図1における三相交流系統2に応じた3つの正弦波信号U2-V2、V2-W2、W2-U2に相当する正弦波信号が生成される上記第3の構成の場合と同様に、同一符号を付すものとする。そして、図1の場合と略同様にして、上記第3の構成で生成された三相交流系統1に応じた3つの正弦波信号U1-V1、V1-W1、W1-U1と、上記第4の構成で生成された三相交流系統2に応じた3つの正弦波信号U2-V2、V2-W2、W2-U2とが、3つの加減算器2121a,21b,21cにそれぞれ入力されて、3種類の2相間それぞれについてビート電圧が生成される。これら加減算器21以降の構成については、図1と同じであり、ここでの説明は省略する。図8は、実施例2の同期検出装置の他の構成例変形例である。図8に示す構成において、図7の構成と略同様の構成には同一符号を付してあり、その説明は省略するものとする。従って、図示の通り、図7の構成と異なる点は、図7の3つの絶対値回路2222a,22b,22cの代わりに、2乗演算回路5151a,51b,51cが設けられている点である。つまり、絶対値演算を2乗演算に置き換えたものである。これら3つの2乗演算回路51については、図6に示したものと同じであってよく、よって同一符号を付してあり、ここでの説明は省略する。尚、実施例1は、実施例2に比べて、電圧検出器などの構成を簡略化できるが、その一方で、線間電圧を検出しない2相間に関しては、線間電圧を検出する2相間に基づく擬似的な正弦波信号を生成することになる実際の線間電圧に基づくものはない。次に、図9、図10に、上記図1、図6、図7、図8に示す各実施例に共通の変形例について説明する。図9a、bは、各実施例に共通の変形例その1である。図10a~dは、各実施例に共通の変形例その2である。まず、図9を参照して説明する。図9は、上記図1、図6、図7、図8に示す最大値検出回路23とコンパレータ24との間に、フィルタ回路71を設けたものである。つまり、最大値演算によって得た信号を、フィルタ回路71を通してコンパレータ24に入力させる構成としたものである。フィルタ回路71は、例えば、基本周波数の100分1以下程度の時定数のフィルタである。このように、例えば基本周波数の100分1以下程度の時定数でフィルタを設定することで、ノイズ成分を除去しつつ、同期検出を行うことができる。つまり、より的確な同期検出を行うことができる。尚、図9を図9と図9bとに分けて示しているのは、単に図9aが図1、図7に適用した場合を示しよって絶対値回路22が示されている、図9bが図6、図8に適用した場合を示しているよって2乗演算回路51が示されているということだけであり、それ以上の意味はない。これによって、既に図5で説明したように、図5dに示す例の最大値検出回路23の出力信号が、フィルタ回路71を通すことで、図5eに示すような滑らかなノイズ成分/変動が抑制された信号となる。図10a、bは、上記図1、図6、図7、図8に示す最大値検出回路23の代わりに、加算回路72を設けた構成である。尚、図10aは図1、図7に適用した場合を示しよって絶対値回路22がある、図10bは図6、図8に適用した場合を示しているよって2乗演算回路51がある。図10aに示す構成では、3つの絶対値回路2222a,22b,22cの出力全てが加算回路72に入力されて当該出力ビート電圧絶対値同士で加算されることで、3つのビート電圧絶対値の総和が求められて、この総和がコンパレータ24に入力される。同様に、図10bに示す構成では、3つの2乗演算回路5151a,51b,51cの出力全てが加算回路72に入力されて当該出力ビート電圧2乗値同士で加算されることで、3つのビート電圧二乗値の総和が求められて、この総和がコンパレータ24に入力される。上述したように、上記図1、図6、図7、図8ではビート電圧の絶対値演算または2乗演算を行い、その後、これらの最大値演算によってコンパレータ24の入力信号を得ていたが、図10に示すように、最大値演算に代わって総和を求めることでコンパレータ24の入力信号を得る構成としてもよい。この様な構成の場合でも、図1等の構成と同様に的確な同期検出を行うことができる。また、図9と略同様に、上記加算回路72によって総和をとった信号を、フィルタ回路71を通すことでノイズ成分を除去し、このノイズ成分を除去した信号をコンパレータ24に入力する構成としてもよい。この様な構成を図10c、dに示すが、これについては図示の通りであり、またフィルタ回路71も図9で説明した通りであり、ここでは特に説明しない。以上、図10のような構成とすることでも、図1等と同様の的確な同期検出を行うことができる。図11a~dは、本例の効果について説明する為の図である。図11aは、2つの電源三相交流系統1、三相交流系統12それぞれの任意の相間電圧例えばU-V間電圧信号を示す図ある。これは、2つの電源電圧に電位差がある場合を示しているたとえば一方の電源電圧が何らかの原因で低下したことにより、両電源の電圧波高値に差がある場合。電位差がある為に、図示のように、2つの相間電圧信号の位相がほぼ一致するときでも、波形が合致しないものとなる。この為、従来技術であれば、図11bに示すように、2つの相間電圧信号の位相がほぼ一致するときでも、ビート電圧が‘0’近辺にならない。この為、同期検出することが困難となる。一方、本例では、図11aの様な信号であっても、ゼロクロスコンパレータによってゼロクロスタイミングを検出して、これに基づいてPLL回路、正弦波発生器によって図11cに示すような信号を生成できる。すなわち、図11cに示すような両者に電位差が殆どない信号を生成でき、2つの相間電圧信号の位相がほぼ一致するときには波形が合致することになる勿論、その為には全ての正弦波発信器の出力電圧波高値を同一とする必要がある。尚、2つの電源電圧信号に電位差があっても、ゼロクロスタイミングは殆ど変わらない。従って、図11cに示すような信号に基づいて生成したビート電圧は、図11dに示すように、2つの相間電圧信号のほぼ位相が一致するときには、ビート電圧が‘0’近辺になる。よって、問題なく同期検出することができる。ここで、2つの電源の電圧を電圧検出器にて検出し、その検出した信号に基づいて両電源の電圧が同期していることを検出する場合、従来では例えば特許文献1特許2646845に開示されているように、両電源の電圧波高値の差が所定の範囲内にないと、両電源の位相が同期していることを検出することができない。この為、例えば電源転換器の場合、一方の電源電圧が低下したとき他の電源に切換を行うが、このとき、電圧低下した電源の電圧が他の正常な電源の電圧値とほぼ同じ電圧値まで復帰しない場合、いつまでも両電源が同期していることを検出することができないという課題がある。これに対して、本手法では、両電源の電圧波高値に差があっても、両電源の位相が同期していることを検出することができる。すなわち、本手法では、2つの電源それぞれについて、線間電圧を検出し、これをゼロクロスコンパレータにて2値の信号にした後、PLL回路と正弦波発生器とによって、基準化した所定の電圧波高値の正弦波信号を生成する。これによって、2つの電源それぞれに対応する正弦波信号は、同じ電圧波高値の信号となり、この様な正弦波信号からビート電圧を求めることになる。例えば図1の構成を例にするならば、正弦波発生器14から出力される電圧の波高値を1.0基準化した値として、仮に±5°の位相差内であれば同期していると判定することにした場合、同期を検出するコンパレータ24の設定値Vdet入力端子に印加する所定電圧の値を、下式に基づき‘0.0872’に設定することが考えられる。Vdet=10×SIN5°00872尚、上記数値は、正弦波発生器14からの電圧の波高値を基準1.0とした相対的なものであり、実際の電圧値は、例えば上記1.0や‘0.0872’に所定の係数を乗じたものとなる。ここで、U-V間電圧の位相が0°のとき、V-W間電圧は120°遅れで、W-U間電圧は240°遅れである。例えば、系統2の電圧に対して系統1の電圧が15低い場合、位相0°の相はほとんど影響を受けないが、他の2相は、120°、240°の大きさをもっているため、影響を受ける。ΔV12010×SIN120°×01501299ΔV240尚、SIN120°=-SIN240°であるので、絶対値としては同じである。上記の例の場合、120°あるいは、240°のときの検出値ビート電圧絶対値は、常に、上記設定値=00872以上の電圧差があることになる01299>00872。つまり、上記の例ではV-W間とW-U間のビート電圧絶対値は、上記設定値00872未満となることはない。この為、U-V間、V-W間、W-U間の3つの相間のビート電圧絶対値の最大値が、上記設定値00872未満となることはない。換言すれば、最大値検出回路23の出力電圧が、上記設定値00872未満となることはない。この様に、ビート電圧絶対値の最大値が、上記±5°に応じた設定値=0.0872未満にならないので、両電源が同期していることを検出することができない。尚、絶対値の代わりに二乗値を用いる場合でも、上記設定値が二乗値に応じた値となるだけであり、最大値検出回路23の出力電圧が、設定値未満となることがないという点では同じとなる。このように電圧波高値の違いあるいは波形歪みにより、系統間の電圧に電圧差が生じると、従来では同期を検出できなくなる。これに対して、本手法によれば、この様な場合でも、ゼロクロス検出等を利用して、電源電圧に波形歪み等が生じても誤検出の生じない同期検出が実現できる。"