パーシャルリコンフィグ機能を備えたFPGAと、前記FPGAに内蔵される複数の内部回路と、前記内部回路の書換情報を格納する複数のメモリと、前記内部回路への書換タイミング制御その他の制御を司るASICと、入出力信号用の複数のコネクタと、モータ駆動を制御するモータドライバと、前記モータドライバの出力信号先を切替える出力切替回路と、前記内部回路に応じて出力先を変更する出力変更回路とを備える画像形成装置であって、前記複数のコネクタから受信された信号を検知する検知手段と、前記検知手段による信号の検知を前記ASICに通知する信号検知通知手段と、前記信号検知通知手段による信号検知通知を受けた前記ASICにより前記複数のメモリの何れかから読み出された前記内部回路の書換情報に基づいて一の内部回路が動作中に他の内部回路を書き換える書換手段と、前記他の内部回路の書換完了を前記ASICに通知する書換完了通知手段と、前記書換完了通知手段による書換完了通知と同時に前記出力切替回路及び前記出力変更回路を切り替える回路切替手段を備えることを特徴とする画像形成装置。前記書換手段は、前記一の内部回路の内処理が完了した部分を含めて前記他の内部回路を書き換える手段を更に備えることを特徴とする請求項1に記載の画像形成装置。前記書換手段は、前記一の内部回路と前記他の内部回路との共有部を除外して前記他の内部回路を書き換える手段を更に備えることを特徴とする請求項1に記載の画像形成装置。前記一の内部回路の演算結果に基づいて前記他の内部回路の書換量を判定する判定手段を備えることを特徴とする請求項1に記載の画像形成装置。前記書換手段は、前記一の内部回路においてFAX画像処理ロジックを実行中に、前記他の内部回路をプロッタ制御ロジックに書き換えることを特徴とする請求項1から4の何れか1項に記載の画像形成装置。前記書換手段は、前記一の内部回路においてスキャナ画像処理ロジックを実行中に、前記他の内部回路をプロッタ制御ロジックに書き換えることを特徴とする請求項1から4の何れか1項に記載の画像形成装置。前記書換手段は、前記一の内部回路においてプロッタ制御ロジックを実行中に、前記他の内部回路をメンテナンスロジックに書き換えることを特徴とする請求項1から4の何れか1項に記載の画像形成装置。パーシャルリコンフィグ機能を備えたFPGAと、前記FPGAに内蔵される複数の内部回路と、前記内部回路の書換情報を格納する複数のメモリと、前記内部回路への書換タイミング制御その他の制御を司るASICと、入出力信号用の複数のコネクタと、モータ駆動を制御するモータドライバと、前記モータドライバの出力信号先を切替える出力切替回路と、前記内部回路に応じて出力先を変更する出力変更回路とを備えた画像形成装置におけるFPGA内部回路変更方法であって、前記複数のコネクタから受信された信号を検知する検知工程と、前記検知工程による信号の検知を前記ASICに通知する信号検知通知工程と、前記信号検知通知工程による信号検知通知を受けた前記ASICにより前記複数のメモリの何れかから読み出された前記内部回路の書換情報に基づいて一の内部回路が動作中に他の内部回路を書き換える書換工程と、前記他の内部回路の書換完了を前記ASICに通知する書換完了通知工程と、前記書換完了通知工程における書換完了通知と同時に前記出力切替回路及び前記出力変更回路を切り替える回路切替工程を備えることを特徴とするFPGA内部回路変更方法。前記書換工程は、前記一の内部回路の内処理が完了した部分を含めて前記他の内部回路を書き換える工程を更に備えることを特徴とする請求項8に記載のFPGA内部回路変更方法。前記書換工程は、前記一の内部回路と前記他の内部回路との共有部を除外して前記他の内部回路を書き換える工程を更に備えることを特徴とする請求項8に記載のFPGA内部回路変更方法。前記一の内部回路の演算結果に基づいて前記他の内部回路の書換量を判定する判定工程を備えることを特徴とする請求項8に記載のFPGA内部回路変更方法。前記判定工程は、前記ASICからの書換情報に基づいて前記他の内部回路の書換量を判定することを特徴とする請求項11に記載のFPGA内部回路変更方法。前記判定工程は、ユーザインターフェースからの情報に基づいて前記他の内部回路の書換量を判定することを特徴とする請求項11に記載のFPGA内部回路変更方法。前記書換工程は、前記一の内部回路においてFAX画像処理ロジックを実行中に、前記他の内部回路をプロッタ制御ロジックに書き換えることを特徴とする請求項8から13の何れか1項に記載のFPGA内部回路変更方法。前記書換工程は、前記一の内部回路においてスキャナ画像処理ロジックを実行中に、前記他の内部回路をプロッタ制御ロジックに書き換えることを特徴とする請求項8から13の何れか1項に記載のFPGA内部回路変更方法。前記書換工程は、前記一の内部回路においてプロッタ制御ロジックを実行中に、前記他の内部回路をメンテナンスロジックに書き換えることを特徴とする請求項8から13の何れか1項に記載のFPGA内部回路変更方法。しかし、特許文献1に係る発明のように、今までのパーシャルリコンフィグを利用したFPGA搭載ボードではFPGA内部回路規模は削減可能であるが、書換時間が見積もれないすなわち、内部回路160においてFAX画像処理が完了した後にプロッタ制御ロジックを実行するために内部回路160の接続情報の書き換えを行うため書き換え後の制御に待ち時間が発生するという問題がある。上記の従来技術においても、書き込み完了をシリアル通信等で検知する点、ASICによりFPGA以外のCTLボード上のデバイス例えばモータドライバ22の設定が必要になる点から、FPGA内部回路を動的に書き換えた後の制御に待ち時間が発生するという問題がある。そこで、本発明は、FPGA内部回路を動的に書き換えた後の制御に待ち時間を発生させないFPGA内部回路変更方法および画像形成装置を提供することを目的とする。上記の課題を解決するため、本発明の画像形成装置は、パーシャルリコンフィグ機能を備えたFPGAと、FPGAに内蔵される複数の内部回路と、内部回路の書換情報を格納する複数のメモリと、内部回路への書換タイミング制御その他の制御を司るASICと、入出力信号用の複数のコネクタと、モータ駆動を制御するモータドライバと、モータドライバの出力信号先を切替える出力切替回路と、内部回路に応じて出力先を変更する出力変更回路とを備える画像形成装置であって、複数のコネクタから受信された信号を検知する検知手段と、検知手段による信号の検知をASICに通知する信号検知通知手段と、信号検知通知手段による信号検知通知を受けたASICにより複数のメモリの何れかから読み出された内部回路の書換情報に基づいて一の内部回路が動作中に他の内部回路を書き換える書換手段と、他の内部回路の書換完了をASICに通知する書換完了通知手段と、書換完了通知手段による書換完了通知と同時に出力切替回路及び出力変更回路を切り替える回路切替手段を備えることを特徴とする。本発明によれば、FPGA内部回路を動的に書き換えた際の完了信号がCTLボード上に出力され、その信号によりCTLボード上の回路がスイッチングされ、また内部回路の書換処理が書き換え前の内部回路による処理と並行したタイミングで実施されるので、FPGA内部回路を動的に書き換えた後の制御に待ち時間を発生させないようにすることができる。本発明の実施の形態を説明する。本発明は、FPGA内部回路を動的に書き換えた後の制御において、待ち時間を発生させない処理に際し以下の特徴を有する。概括的にいえば、本発明はFPGA内部回路を動的に書き換えた際の完了信号をCTLボード上に出力し、その信号でCTLボード上の回路をスイッチングすることを特徴としたものである。以下、本発明の特徴について図面を用いて詳細に解説する。なお、FPGA内部回路を動的に書き換えるとは、所定の処理ロジックを実行するために内部回路の接続情報を各処理に応じて書き換える回路構成を変更することをいう。本発明の実施形態のFPGA内部回路を備えた画像形成装置1例えば、複合印刷機の概要を図1の簡易ブロック図を用いて概説する。コントローラ100は、制御の中枢を司るASIC/FPGA101操作パネル600とのIF制御を行うOPU/IF部110スキャナ500とのIF制御を行うSCN/IF部111ENG200とのIF制御を行うENG/IF部112ネットワークとのIF制御を行うLAN/IF部113USB部B-typeとのIF制御を行うUSBD114USB部A-typeとのIF制御を行うUSBH115FAX300とのIF制御を行うFAX/IF部116を有し、各々のIF制御以外にも、印刷に必要な画像処理等の機能を有する。また、コントローラ100と接続されたENG200はセンサやモータ等のエンジン制御機能を有し、同じくコントローラ100と接続されたFAX300はFAX制御に必要な機能を有する。PSU400はAC-DC変換を行い、画像形成装置に電源を供給する機能を有する。スキャナ500は、コピーに必要な機能を有し、操作パネル600はディスプレイ表示が可能なLCD601操作ボタン602を有する。印刷された用紙は、排紙トレイ700~702に排出され、印刷用の用紙は給紙トレイ800から給紙される。[第1実施形態]本発明の第1実施形態の画像形成装置が備えるCTLボード91の構成について図2を用いて以下説明する。CTLボード91は、FPGAの内部回路書換情報を格納したROM10~13制御の中枢を司るASICFPGAへの書換タイミング制御含む141パーシャルリコンフィグ機能を備えたFPGA151一の内部回路としての内部回路161FAX画像処理ロジックを処理A、スキャナ画像処理ロジックを処理Bとし、処理Aと処理Bが同時動作することはないものとする他の内部回路としての内部回路171プロッタ制御ロジックを処理C、メンテナンスロジックを処理Dとし、処理Cと処理Dが同時動作することはないものとするFAX画像入出力信号のコネクタ18CNAスキャナ画像入力信号のコネクタ19CNBプロッタ出力信号のコネクタ20CNCメンテナンス入出力信号のコネクタ21CNDスキャナモータプロッタモータ等のモータ駆動を制御するモータドライバ22モータドライバの出力信号先を切り替える出力切替スイッチ23出力切替回路FPGA内部回路に応じて出力先を変更する出力変更スイッチ24出力変更回路内部回路の処理を切り替える切替スイッチ25を有し、各々の内部回路に応じて出力先を設定することができる。なお、内部回路内で各処理を実行するモジュール等の構成については従来技術と同様の構成をとるため、図13及び図14を用いて説明する後述する第2実施形態以降の各実施形態においても同様。FPGA151においては、FAX画像入出力信号のコネクタ18等から受信された信号が検知され検知手段、その内容が検出信号DETECT40としてASIC141へ通知される信号検知通知手段。検出信号DETECT40のASIC141への通知を受けてASIC141によりROM12からプロッタ制御ロジックを実行するための内部回路書換情報が読み出される。ASIC141から書換情報がFPGA151へ送信され、内部回路161におけるFAX画像処理ロジックが実行中に、内部回路171の接続情報がプロッタ制御ロジックを実行するための書換情報により書き換えられる。また、FPGA151において内部回路171の書き換えが完了した旨が書換完了信号COMP50としてASIC141へ通知される書換完了通知手段。この書き換え完了信号COMP50の通知と同時に出力切替スイッチ23及び出力変更スイッチ24がそれぞれ切り替えられることにより回路切替手段、プロッタ出力用コネクタ20からプリントデータが出力されプリント出力動作が実行される。本発明の第1実施形態に関し、例えばFAXデータを受信し、その受信したデータをプリント出力する場合におけるFPGA制御手順について、図3を用いて以下説明する。FPGA151において、内部回路161が処理Aの状態でFAXデータが受信されステップS101、その受信データが内蔵メモリ62に格納されるステップS102。その後、復調する処理機能を備えた演算モジュール63で受信データが処理されるステップS103。処理後のデータが内蔵メモリ62に格納されステップS104、メモリ内のデータが順次ASIC141側へ送信されたステップS105後、FPGA151において内部回路171が処理Cに書き換えられるまで待機状態となる。上記と並行して、FPGA151においてFAX受信が検知されると、FPGA151からASIC141に検出信号DETECT40が出力され、その旨が通知されるステップS106。ASIC141によってROM12から読み取られた内部回路書換情報がFPGA151へ送信される。FPGA151において、内部回路161において処理Aが実行中に、内部回路171が処理Cに書き替えられステップS107、書き替えが完了すると、その旨を示す完了信号COMP50がFPGA151から出力されるステップS108。完了信号COMP50により、CTLボード上の出力切替スイッチ及び出力変更スイッチが切り替えられ、ASIC141へ内部回路の書替完了が通知される。FPGA151において、ASIC141からプリントデータが受信されステップS109、その受信データがプロッタ側のフォーマットに合うよう変換されステップS110、変換後データがコネクタ20経由でプロッタへ送信されることでステップS111プリント出力動作が実現する。上記第1実施形態によれば、検出信号DETECT40により内部回路161において処理Aを実行中に、内部回路171を処理Cへ書き換え可能であり、また完了信号COMP50により、ASIC151へ書換完了が通知され、同時にCTLボード91上の回路切替も可能であることから、FPGA内部回路を動的に書き換えた後の制御に待ち時間が発生しない。[第2実施形態]本発明の第2実施形態の画像形成装置が備えるCTLボード92の構成について図4を用いて以下説明する。なお、第1実施形態と同様の構成については、その説明を省略する。図4に示すように、本発明の第2実施形態においては、第1実施形態の構成と異なりFPGA内部回路に重複部30を追加した構成をとる。重複部30とは、書き換えられる内部回路内の処理が完了したモジュールがある場合、そのモジュールのことをいう。第2実施形態について具体的な例を用いて右に説明する。第1実施形態で説明したFAXデータを受信し、その受信したデータをプリント出力する場合において、書き換えられるモジュールが処理Aを実行する内部回路162であるとして、その内処理が完了したモジュールを演算モジュール63とする。演算モジュール63によるデータ復調処理が完了した段階で、演算モジュール63においてはその後処理が行われないので、演算モジュール63を含めて処理Cを実行する内部回路172に書き換えられる。これがFPGA内部回路に重複部30を設けたことの意義である。本発明の第2実施形態に関し、第1実施形態と同様に、例えばFAXデータを受信し、その受信したデータをプリント出力する場合におけるFPGA制御手順について、図5を用いて以下説明する。なお、第1実施形態と同様の手順については、その説明を省略する。すなわち、第2実施形態においてはステップS206までが第1実施形態と同様の手順をとり、続くステップS207における処理が第1実施形態と異なる。なお、内部回路が書き換えられたステップS208以降の手順についても第1実施形態と同様であるため、その説明を省略する。具体的には、書き換えられる内部回路172において実行される処理Cの処理領域が大きい場合、処理Aが実行されている内部回路162の内、処理が完了したモジュール重複部30としての演算モジュール63を含めて書き換えることで、FPGA回路をより有効に利用することが出来る。図5に示すとおり、FPGA152において、内部回路162の演算モジュール処理完了が検知されると、演算モジュール63を含めて、処理Cを実行するための内部回路172に書き換えられるステップS203→ステップS207。以上の制御により、FPGA内部回路を動的に書き換えた後の制御に待ち時間が発生しない上、処理が完了したモジュールを含め書換部を重複して使用することで、より大規模なモジュールの書き換え及び効率のよい書き換えが可能となる。[第3実施形態]本発明の第3実施形態の画像形成装置が備えるCTLボード93の構成について図6を用いて以下説明する。なお、第1実施形態と同様の構成については、その説明を省略する。図6に示すように、本発明の第3実施形態においては、第1実施形態の構成と異なりFPGA内部回路に共有部31を追加した構成をとる。共有部31とは、書き換えられる内部回路と書き換える内部回路で、共有して使用するモジュールがある場合、そのモジュールのことをいう。第3実施形態について具体的な例を用いて右に説明する。第1実施形態で説明したFAXデータを受信し、その受信したデータをプリント出力する場合において、書き換えられるモジュールが処理Aを実行する内部回路163のASIC/IF64であるとして、書き換えるモジュールを処理Cを実行する内部回路173のASIC/IF74とする。この場合、内部回路の書き換え後もASIC/IFは不変なので、ASIC/IFモジュールを書き換える必要がない。これがFPGA内部回路に共有部31を設けたことの意義である。なお、第3実施形態のFPGA制御手順は共有部を除外して書き換える手順を除き第2実施形態と同様であるため、その説明を省略する。以上の制御により、FPGA内部回路を動的に書き換える制御において、共有部の書き換えを行わないことで、書換時間の短縮化および効率のよい書き換えが可能となる。[第4実施形態]本発明の第4実施形態の画像形成装置が備えるCTLボード94の構成について図7を用いて以下説明する。なお、第1実施形態と同様の構成については、その説明を省略する。図7に示すように、本発明の第4実施形態においては、第1実施形態の構成と異なりFPGA内部回路174を処理Cを実行する回路へ書き換える際、内部回路164における処理Aの処理結果に基づいて内部回路174の書換量を判定し判定手段、内部回路174の書換量を変更制御する構成をとる。本制御は、内部回路164における処理Aの演算結果に基づき内部回路174における処理Cの書換量を変化させるというものである。図8は内部回路174における処理Cの書換量の変化を示したイメージ図である。本発明の第4実施形態に関し、第1実施形態と同様に、例えばFAXデータを受信し、その受信したデータをプリント出力する場合におけるFPGA制御手順について、図9を用いて以下説明する。なお、第1実施形態と同様の手順については、その説明を省略する。すなわち、第4実施形態においてはステップS406までが第1実施形態と同様の手順をとり、続くステップS407における処理が第1実施形態と異なる。なお、内部回路が書き換えられたステップS408以降の手順についても第1実施形態と同様であるため、その説明を省略する。具体的には、FPGAにおいて受信データ処理による演算結果に基づき受信データの解像度情報等が判断され、プリント時にどのような解像度モードで出力するかが判定されるステップS403→ステップS407。その後、内部回路174において必要量の処理領域が処理Cに書き換えられるステップS408。内部回路174の書換量の変更は、プリント出力の解像度によって対応する回路規模を変化させることにより行う。以上の制御により、内部回路164における処理Aの演算結果に基づき、内部回路174における処理Cへの書換量を変化させることで、不要な書き換えが削減され、書換時間の短縮化を図ることができる。[第5実施形態]本発明の第5実施形態のFPGA制御手順について図10を用いて以下説明する。第5実施形態においては、第4実施形態と制御手順の一部が異なるため、第4実施形態と同様の手順については、その説明を省略する。なお、第5実施形態のFPGAボードの構成は第4実施形態と同様の構成をとるため、その説明を省略する。すなわち、第4実施形態においては、FPGAにおいて内部回路164における処理Aの演算結果に基づいて内部回路174における処理Cへの書換規模の変更処理を行っていた。一方、第5実施形態においては、FPGA154がASIC144から書換量データを受信しステップS501→ステップS506、そのデータに基づいて内部回路174の書換量を判定しステップS507、内部回路174における処理Cへの書換量を変更する処理を行うものであるステップS508。以上の制御により、ASICからの書換量データに基づき、内部回路174における処理Cへの書換量を変化させることで、不要な書き換えが削減され、書換時間の短縮化を図ることができる。[第6実施形態]本発明の第6実施形態のFPGA制御手順について図11を用いて以下説明する。第6実施形態においては、第5実施形態と制御手順の一部が異なるため、第5実施形態と同様の手順については、その説明を省略する。なお、第6実施形態のFPGAボードの構成は第4実施形態と同様の構成をとるため、その説明を省略する。すなわち、第5実施形態においては、FPGA154においてASIC144からの書換量データに基づいて内部回路174における処理Cへの書換規模の変更処理を行っていた。一方、第6実施形態においては、FPGA154がユーザインターフェースからの情報を受信し、その情報に基づいて必要な書換量を判定しステップS607、内部回路174における処理Cへの書き換えを行うものであるステップS608。ユーザインターフェースからの情報とは、例えば印刷処理における高速印刷モードや高精細モードなどの印刷モード設定情報を言う。高速印刷モードであれば内部回路の処理領域は少なくて済み、一方高精細モードであれば内部回路はより多くの処理領域を必要とする。つまり、内部回路が必要とする処理領域の大小により必要な書換量が判定される。以上の制御により、ユーザインターフェースからの情報に基づき、内部回路174における処理Cへの書換量を判断させることで、不要な書き換えが削減され、書換時間の短縮化を図ることができる。上記各実施形態においては、FAXデータを受信し、その受信したデータをプリント出力する場合におけるFPGA制御手順について述べたが、かかる場合に限られるものではない。例えば、スキャナ画像処理ロジックによるコピー処理による画像データを受信し、その受信したデータをプリント出力する場合、またプリント出力される画像データを受け、メンテナンスロジックにより画像形成装置のメンテナンス処理を行う場合にも適用されることは言うまでもない。なお、上述する各実施の形態は、本発明の好適な実施の形態であり、本発明の要旨を逸脱しない範囲内において種々変更実施が可能である。