チップを搭載したパッケージに形成した入力、出力または入出力を行う端子と、前記チップに設けた信号処理部に前記端子からの信号を入力する入力バッファと前記信号処理部から前記端子に信号を出力する出力バッファとのうち少なくとも前記出力バッファを有するバッファ部と、前記端子が使用されていないときに、値が固定された固定信号を前記出力バッファに出力させる固定信号制御部と、を備えたことを特徴とする集積回路。前記出力バッファに接続された前記入力バッファから前記信号処理部に入力される前記固定信号は前記信号処理部の動作を開始させない非アクティブ信号であることを特徴とする請求項1記載の集積回路。前記固定信号制御部は、使用する前記端子が異なる複数種類の前記パッケージを識別する選択信号に基づいて、使用しない前記端子に対応する前記バッファ部の前記出力バッファに対して前記固定信号を出力することを特徴とする請求項1または2記載の集積回路。少なくとも入力端子と出力端子と入出力端子との3つの前記端子が前記パッケージに形成され、これら3つの端子に同じ構成の前記バッファ部を接続したことを特徴とする請求項3記載の集積回路。前記入力端子と前記入出力端子とのうち何れか1つの端子に前記選択信号を入力させたことを特徴とする請求項4記載の集積回路。請求項1乃至5の何れか1項に記載の集積回路を備えたことを特徴とするフィールド機器。従って、パッケージβを選択した場合には、パッド121A~123Aがオープンになる。このために、図4のように抵抗121B~123Bを用いている。ただし、抵抗121B~123Bには、パッケージαにおいて入力変化時に電流が流れる。この電流により、無駄な電力が消費される。特に、フィールド機器においては、それほど多くの電源を供給することができないため、抵抗121B~123Bによる電力消費の問題は大きくなる。この点、図5のようにトランジスタ131~133を使用することにより、無駄な電力消費を回避することはできる。ただし、新たにトランジスタ131~133を追加することにより、チップ103の設計が複雑になる。チップ103は論理回路により構成されており、チップ103は論理回路を組み合わせて設計される。このときに、アナログ回路であるトランジスタ131~133を追加すると、論理回路の組合せだけでチップ103を構成することができなくなる。つまり、論理回路を組み合わせて設計するだけでは、所望の機能を有するチップ103が得られなくなる。これにより、トランジスタのレベルからの設計が要求されるため、チップ103の設計が格段に困難になる。特に、論理回路によりチップ103を構成するときには、AND回路やOR回路等の論理回路を組み合わせて所定の機能を持たせたライブラリを使用する。このライブラリを使用することで、複雑な機能を有するチップ103の設計を大幅に単純化している。この点、トランジスタ131~133を追加すると、必然的にライブラリを使用することができなくなることから、設計が格段に困難になる。そこで、本発明は、パッケージの使用する端子を変更するときに、無駄な電力を消費せず、且つチップの設計を容易にして、値が不定な信号を生じないようにすることを目的とする。以上の課題を解決するため、本発明の集積回路は、チップを搭載したパッケージに形成した入力、出力または入出力を行う端子と、前記チップに設けた信号処理部に前記端子からの信号を入力する入力バッファと前記信号処理部から前記端子に信号を出力する出力バッファとのうち少なくとも前記出力バッファを有するバッファ部と、前記端子が使用されていないときに、値が固定された固定信号を前記出力バッファに出力させる固定信号制御部と、を備えたことを特徴とする。この集積回路によれば、端子が使用されていないときには固定信号をバッファ部の出力バッファに出力している。これにより、端子を使用しないときでも、値が不定な信号を生じなくなる。固定信号制御部は抵抗やトランジスタではなく論理回路で構成できるため、無駄な電力を消費せず、チップの設計も容易になる。また、前記出力バッファに接続された前記入力バッファから前記信号処理部に入力される前記固定信号は前記信号処理部の動作を開始させない非アクティブ信号であることを特徴とする。固定信号を非アクティブ信号とすれば、信号処理部は動作を行うことがない。これにより、使用しない信号処理部が誤動作することを回避することができる。また、前記固定信号制御部は、使用する前記端子が異なる複数種類の前記パッケージを識別する選択信号に基づいて、使用しない前記端子に対応する前記バッファ部の前記出力バッファに対して前記固定信号を出力することを特徴とする。これにより、選択されたパッケージに応じて、使用しない端子に対応して固定信号を出力することができ、値の不定な信号を生じさせないことができる。また、少なくとも入力端子と出力端子と入出力端子との3つの前記端子が前記パッケージに形成され、これら3つの端子に同じ構成の前記バッファ部を接続したことを特徴とする。入力端子と出力端子と入出力端子とに接続するバッファ部を同じ構成とすることで、各端子で使用するバッファ部の構成を異ならせなくてもよいため、設計の容易性が向上する。また、前記入力端子と前記入出力端子とのうち何れか1つの端子に前記選択信号を入力させたことを特徴とする。これにより、選択信号を入力させる専用の端子を設ける必要がなくなることから、端子数を削減でき、パッケージサイズのコンパクト化を図ることができる。また、前述の何れかの集積回路をフィールド機器に備えることができる。フィールド機器は測定したデータに対して所定の信号処理を行うため、フィールド機器に集積回路を搭載して、この集積回路が測定データの信号処理を行うようにすることができる。本発明は、チップを搭載したパッケージに形成した端子を使用しないときに、バッファ部の出力バッファに固定信号を出力するようにしている。これにより、値が不定な信号が生じることがなくなる。固定信号制御部は抵抗やトランジスタではなく、論理回路で構成しているため、無駄な電力を消費することがなく、チップの設計が容易になる。以下、図面を参照して、本発明の実施形態について説明する。なお、本実施形態の集積回路はフィールド機器に備えられている場合について説明している。フィールド機器は、圧力計や流量計、電流計、オシロスコープ、濃度計といった測定装置センサが測定したデータ測定データに対して所定の信号処理を行っており、この信号処理を集積回路が行っている。勿論、本実施形態の集積回路はフィールド機器以外の装置に適用することができる。図1は本実施形態の集積回路IC1を示している。集積回路1はパッケージ2にチップ3を搭載して構成している。このうちパッケージ2は異なる種類パッケージαおよびパッケージβを用いることができる。パッケージαは全ての端子を使用し、パッケージβはパッケージαの一部の端子を使用していない。一方、異なる種類のパッケージ2が適用されたとしても、チップ3は共通的に同じものが使用される。パッケージ2には端子10~16が形成されている。これら端子10~16は外部装置との間で信号の入力、出力または入出力を行うために設けている。図1は全ての端子10~16を使用するパッケージαを示している。このパッケージ2にチップ3の入出力パッドがボンディング等により接続されている。チップ3は集積回路1の機能を果たす回路になる。このチップ3は機能ブロック4とバッファ部30~36と固定信号制御部図中では制御部41~43とを備えて構成している。図1に示したチップ3を構成する各部は全て論理回路により構成されている。機能ブロック4は信号処理を行う論理回路信号処理部であり、ここではそれぞれ異なる機能A機能およびB機能を持つA機能ブロック4AとB機能ブロック4Bとを有している。例えば、A機能は流量を演算し、B機能は圧力を演算することができる。ここでは、機能ブロック4は2つの機能を有しているが、1つの機能を有していてもよいし、3つ以上の機能を有していてもよい。以下では、A機能およびB機能の両者を使用する場合のチップ3を搭載するためのパッケージ2をパッケージα、B機能のみを使用する場合のチップ3を搭載するためのパッケージ2をパッケージβとする。バッファ部30~36は、端子10~16から入力された信号を機能ブロック4に出力し、または機能ブロック4から出力され信号を端子10~16に出力する回路である。バッファ部30は端子10に対応しており、パッド30Aと入力バッファ30Bとを有している。パッド30Aは端子10と接続されており、端子10から入力された信号が入力バッファ30Bからチップ3の内部に出力される。端子10から入力される信号はパッケージαであるかパッケージβであるかを識別する選択信号パッケージ選択信号になる。バッファ部31は端子11に対応しており、パッド31Aと入力バッファ31Bと出力バッファ31Cとを有する双方向バッファである。端子11は入力端子であり、外部装置から入力した信号がパッド31Aから入力され、入力バッファ31BからA機能ブロック4Aに入力される。入力バッファ31Bは出力バッファ31Cに接続されている。バッファ部32は端子12に対応しており、パッド32Aと入力バッファ32Bと出力バッファ32Cとを有する双方向バッファである。A機能ブロック4Aが出力した信号が出力バッファ32C、パッド32A、端子12から外部装置に出力される。従って、端子12は出力端子になる。出力バッファ32Cは入力バッファ32Bと接続されている。バッファ部33は端子13に対応しており、パッド33Aと入力バッファ33Bと出力バッファ33Cとを有する双方向バッファである。端子13は入力および出力を行うための入出力端子であり、外部装置との間で信号を入出力する。つまり、端子13から入力された信号は入力バッファ33BによりA機能ブロック4Aに入力され、A機能ブロック4Aが出力した信号は出力バッファ33Cにより端子13から外部装置に出力される。以上のバッファ部31~33はA機能ブロック4Aに対応している。一方、バッファ部34~36はB機能ブロック4Bに対応している。このうち、バッファ部34は端子14に対応しており、パッド34Aと入力バッファ34Bとを有している。端子14は入力端子になっており、外部装置から入力した信号がパッド34Aを介して入力バッファ34BからB機能ブロック4Bに入力される。バッファ部35は端子15に対応しており、パッド35Aと出力バッファ35Bとを有している。端子15は出力端子になっており、B機能ブロック4Bが出力した信号が出力バッファ35B、パッド35A、端子15から外部装置に出力される。バッファ部36は端子16に対応しており、パッド36Aと入力バッファ36Bと出力バッファ36Cとを有している。端子16は入出力端子になっており、外部装置から入力した信号が入力バッファ36BからB機能ブロック4Bに入力される。また、B機能ブロック4Bが出力した信号が出力バッファ36Cから外部装置に出力される。固定信号制御部41は固定値出力部図中ではFIX51と非アクティブ信号生成部図中ではNACT52と出力選択回路53とディゼーブル信号生成部図中ではDIS54とイネーブル信号生成部図中ではENB55と出力制御選択回路56とを備えて構成している。この固定信号制御部41はバッファ部31に固定信号を出力するように制御を行う論理回路である。固定値出力部51は固定された値を固定値FIXとして出力する。非アクティブ信号生成部52はA機能ブロック4Aが動作を開始しないような固定された値の非アクティブ信号NACTを生成して出力する。これら固定値FIXおよび非アクティブ信号NACTは固定された値の信号であり、固定信号となる。出力選択回路53は、バッファ部30から出力されるパッケージ選択信号に基づいて、固定値FIXまたは非アクティブ信号NACTの何れかを選択して出力バッファ31Cに出力する。ディゼーブル信号生成部54は出力バッファ31Cを駆動させないディゼーブル信号DISを生成して出力する。イネーブル信号生成部55は出力バッファ31Cを駆動させるイネーブル信号ENBを生成して出力する。出力制御選択回路56は、パッケージ選択信号に基づいて、ディゼーブル信号DISまたはイネーブル信号ENBの何れかを選択して出力バッファ31Cに出力する。固定信号制御部42は固定値出力部61と出力選択回路62とイネーブル信号生成部63と出力制御選択回路64とを備えて構成している。固定値出力部61は固定された値を固定値FIXとして出力する。出力選択回路62は固定値FIXまたはA機能ブロック4Aが出力する信号の何れかを選択して出力バッファ32Cに出力する。イネーブル信号生成部63は出力バッファ32Cを駆動させるイネーブル信号ENBを出力する。出力制御選択回路64はイネーブル信号ENBまたはA機能ブロック4Aが出力する信号の何れかを選択して出力バッファ32Cに出力する。固定信号制御部43は非アクティブ信号生成部71と出力選択回路72とイネーブル信号生成部73と出力制御選択回路74とを備えて構成している。非アクティブ信号生成部71はA機能ブロック4Aを駆動させない固定された値の非アクティブ信号NACTを生成して出力する。出力選択回路72は非アクティブ信号NACTまたはA機能ブロック4Aが出力する信号のうち何れかを選択して出力バッファ33Cに出力する。イネーブル信号生成部73は出力バッファ33Cを駆動させるイネーブル信号ENBを出力する。出力制御選択回路74はイネーブル信号ENBまたはA機能ブロック4Aから出力される信号のうち何れかを選択して出力バッファ33Cに出力する。次に、動作について説明する。A機能ブロック4AおよびB機能ブロック4Bの両者を使用する場合には、パッケージαを選択する。つまり、端子10~16を形成したパッケージ2にチップ3を搭載する。このとき、外部装置から入力されるパッケージ選択信号は、パッケージαが選択されたことを示す信号Lowになっている。なお、パッケージαが選択されたことをHighによって示してもよい。このパッケージ選択信号が端子10から入力され、パッド30Aからバッファ部30に入力される。そして、パッケージ選択信号は入力バッファ30Bから各固定信号制御部41~43に出力される。従って、出力選択回路53、62、72および出力制御選択回路56、64、74はパッケージ選択信号がLowであることを認識する。固定信号制御部41の出力選択回路53は、パッケージ選択信号がLowのときには固定値出力部51が出力する固定値FIXを選択する。また、出力制御選択回路56はパッケージ選択信号がLowであるときには、ディゼーブル信号生成部54のディゼーブル信号DISを選択する。このため、出力バッファ31Cは駆動されない。この点、出力バッファ31Cを駆動させないため、出力選択回路53は固定値FIXではなく、非アクティブ信号NACTを選択するようにしてもよい。端子11は入力端子であるが、バッファ部31は双方向バッファで構成している。よって、ディゼーブル信号DISを有効にして、出力バッファ31Cを駆動させないようにしている。これにより、外部装置から入力した信号が、端子11、パッド31A、入力バッファ31Bを介してA機能ブロック4Aに入力される。固定信号制御部42の出力選択回路62は、パッケージ選択信号がLowのときにはA機能ブロック4Aが出力する信号を選択する。また、出力制御選択回路64はパッケージ選択信号がLowのときにはA機能ブロック4Aが出力する信号を選択する。A機能ブロック4Aが出力選択回路62に出力する信号に同期して、A機能ブロック4Aは出力制御選択回路64にイネーブルとなる信号を出力する。これにより、A機能ブロック4Aが信号を出力したときに出力バッファ32Cはイネーブルになり、A機能ブロック4Aが出力した信号が出力バッファ32C、パッド32A、端子12から外部装置に出力される。固定信号制御部43の出力選択回路72は、パッケージ選択信号がLowのときにはA機能ブロック4Aが出力する信号を選択する。また、出力制御選択回路74は、パッケージ選択信号がLowのときにはA機能ブロック4Aが出力する信号を選択する。A機能ブロック4Aが出力選択回路72に信号を出力する信号に同期して、A機能ブロック4Aは出力制御選択回路74にイネーブルとなる信号を出力する。これにより、A機能ブロック4Aが信号を出力したときに出力バッファ33Cはイネーブルになり、A機能ブロック4Aが出力したい信号が出力バッファ33C、パッド33A、端子13から外部装置に出力される。端子13は出力だけでなく入力も行う入出力端子である。よって、外部装置から入力された信号は端子13からパッド33A、入力バッファ33Bを介してA機能ブロック4Aに入力される。端子14は入力端子になっており、外部装置から端子14に入力された信号が端子14、パッド34A、入力バッファ34BからB機能ブロック4Bに入力される。また、端子15は出力端子になっており、B機能ブロック4Bが出力した信号が出力バッファ35B、パッド35A、端子15から外部装置に出力される。また、端子16は入出力端子になっており、外部装置から端子16に入力された信号が端子16、パッド36A、入力バッファ36BからB機能ブロック4Bに入力される。そして、B機能ブロック4Bが出力した信号が出力バッファ36C、パッド36A、端子16から外部装置に出力される。以上により、A機能ブロック4AおよびB機能ブロック4Bと外部装置との間で信号の入力、出力および入出力を行うことができる。次に、パッケージβB機能ブロック4Bのみを使用する場合について説明する。パッケージβはパッケージαとは異なる種類のパッケージであるが、チップ3は同じ構成のものを共通的に使用する。図2はパッケージβの構成を示している。つまり、端子11~13および端子11~13とパッド31A~33Aとの間を接続する信号線が削減されている。よって、パッケージαとは使用する端子が異なっている。このため、各バッファ部31~33のパッド31A~33Aはオープン状態になっている。これにより、不定な値の信号が生じる。この不定な値の信号により各バッファ部31~33の入力バッファ、出力バッファが予期しない動作を行い、不定な値の信号がA機能ブロック4Aに入力される。これにより、誤動作を生じる。このために、固定信号制御部41~43を設けている。パッケージβが選択された場合には、外部装置から集積回路1にパッケージ選択信号がHighまたはLowでもよいで入力される。従って、端子10からHighのパッケージ選択信号が入力され、パッド30A、入力バッファ30Bを介して固定信号制御部41~43に入力される。固定信号制御部41の出力選択回路53は、パッケージ選択信号がHighになっているときには、非アクティブ信号生成部52が出力する非アクティブ信号NACTを選択する。また、出力制御選択回路56は、パッケージ選択信号がHighになっているときには、イネーブル信号ENBを選択する。これにより、出力バッファ31Cからは非アクティブ信号NACTが出力される。パッド31Aはオープン状態になっているため、非アクティブ信号NACTは入力バッファ31BからA機能ブロック4Aに入力される。非アクティブ信号NACTは固定信号になっており、パッケージβが選択されているときには、常に非アクティブ信号NACTがA機能ブロック4Aに入力される。非アクティブ信号NACTはA機能ブロック4Aの動作を開始させない信号になる。よって、A機能ブロック4Aは常に非アクティブの状態、つまり動作を行わない状態になっている。よって、パッド31Aがオープン状態になっていたとしても、A機能ブロック4Aが誤動作を行うことがなくなる。また、固定された非アクティブ信号NACTがバッファ部31に入力されるため、入力バッファ31Bおよび出力バッファ31Cが予期しない動作を行うことがなく、無駄に電力を消費することがない。固定信号制御部42の出力選択回路62は、パッケージ選択信号がHighになっているときには、固定値出力部61が出力する固定値FIXを選択する。また、出力制御選択回路64はイネーブル信号生成部63が出力するイネーブル信号ENBを選択する。これにより、出力バッファ32Cからは固定値FIXが出力される。この固定値FIXは入力バッファ32Bに入力される。なお、入力バッファ32Bの先には何も接続されていないため、固定値FIXは他の回路には入力されない。従って、バッファ部32の入力バッファ32Bおよび出力バッファ32Cには固定値FIXが入力されるため、予期しない動作を行うことがない。これにより、無駄に電力を消費することがなくなる。固定信号制御部43の出力選択回路72は、パッケージ選択信号がHighになっているときには、非アクティブ信号生成部71が生成する非アクティブ信号NACTを選択する。また、出力制御選択回路74はイネーブル信号生成部73が生成するイネーブル信号ENBを選択する。これにより、出力バッファ33Cからは固定された非アクティブ信号NACTが出力される。パッド33Aはオープン状態になっているため、非アクティブ信号NACTは入力バッファ33BからA機能ブロック4Aに入力される。非アクティブ信号NACTはA機能ブロック4Aの動作を開始させない信号であるため、A機能ブロック4Aは常に非アクティブの状態になっている。よって、A機能ブロック4Aは動作を行うことがない。これにより、パッド33Aがオープン状態になっていたとしても、値の不定な信号がA機能ブロック4Aに入力されることがない。従って、A機能ブロック4Aが誤動作を起こすことがない。また、値が固定された非アクティブ信号NACTをバッファ部33に入力しているため、入力バッファ33Bおよび出力バッファ33Cが予期しない動作を行うことがない。このため、無駄な電力が消費されることもなくなる。パッケージβの場合、パッケージαと同じチップ3は共通的に使用するが、端子11~13は使用していない。これにより、端子数を削減でき、端子に接続される信号線も削減できることから、パッケージβの実装面積を小さくできる。これにより、パッケージサイズをコンパクトにでき、回路も単純化する。このときに、チップ3の回路には変更がないため、パッケージβではパッド31A~33Aがオープン状態になる。このために、固定信号制御部41~43が固定信号として固定値FIXまたは非アクティブ信号NACTを選択して出力するようにしている。これにより、入力バッファ31B~33Bおよび出力バッファ31C~33Cが予期しない動作を行うことがない。また、値の不定な信号がA機能ブロック4Aに入力されることがなくなり、誤作動を起こすこともない。これを、プルアップ/プルダウン抵抗を用いることなく、論理回路の固定信号制御部41~43により実現している。従って、プルアップ/プルダウン抵抗に電流が流れることにより、全端子を使用するパッケージαのときに無駄な電力が消費されるという問題は生じない。また、アナログ回路のトランジスタを用いることなく、論理回路である固定信号制御部41~43により前記の動作を実現している。これにより、チップ3の各部を論理回路で構成できる。つまり、固定信号制御部41~43を含めた各部を論理回路の組み合せによって実現することができる。このため、論理回路の組み合わせでチップ3を設計できることから、設計の容易性が向上する。特に、論理回路を組み合わせて所定の機能を持たせたライブラリを予め用意しておき、このライブラリを使用してチップ3の設計が可能になることから、設計は格段に容易になる。また、全てのバッファ部31~33を双方向バッファで構成したが、少なくとも入力または入出力を行うためのバッファ部31、33は双方向バッファで構成する必要があるが、出力を行うためのバッファ部32は双方向バッファで構成しなくてもよい。つまり、バッファ部31~33には少なくとも出力バッファ31C~33Cを設ければよく、バッファ部32の入力バッファ32Bを省略することはできる。つまり、バッファ部32はA機能ブロック4Aから外部装置に信号を出力するために設けており、A機能ブロック4Aに信号が入力されることはない。このために、入力バッファ32Bの先をA機能ブロック4Aに接続していない。ただし、少なくとも出力バッファ32Bは設ける必要があることから、この出力バッファ32Bが予期しない動作を行わないように、固定値FIX固定信号を出力するようにしている。このとき、バッファ部32についても双方向バッファで構成すると、バッファ部31B~33Bまで全て同じ回路構成とすることができる。これにより、バッファ部31B~33Bに異なる種類の回路構成を用意する必要がないことから、設計の容易性が向上する。以上において、集積回路1はパッケージαとパッケージβとの何れかを選択可能にしているが、3つ以上のパッケージを選択するようにしてもよい。例えば、A機能ブロック4Aのみを使用する場合パッケージγも追加してもよい。この場合には、B機能ブロック4Bに対応するバッファ部34、35、36をバッファ部31、32、33と同じ構成にする。つまり、バッファ部34~36を双方向バッファで構成する。これにより、A機能ブロック4Aのみを使用するパッケージγの場合に、固定信号がバッファ部34~36に入力される。このため、パッド34A~36Aがオープン状態になったとしても、値の不定信号が生じなくなる。3つ以上のパッケージを選択可能にする場合には、パッケージ選択信号を複数ビットで構成する。これにより、多種類の集積回路1を構成することが可能になる。また、端子10はパッケージ選択信号を入力するために専用に設けているが、パッケージ選択信号は端子11、13、14、16の何れかを使用して入力させてもよい。ただし、これらの端子11、13、14、16は信号の入力または入出力に使用されているため、集積回路1をリセットした直後或いはリセット中に、これら端子11、13、14、16からパッケージ選択信号を入力する。集積回路1は所定のタイミングでリセット再起動がされることがあり、このリセット中には各端子は信号の入出力を行わない。このリセットを行った直後に端子11、13、14、16からパッケージ選択信号を入力して、入力したパッケージ選択信号の値を保持する。これにより、パッケージ選択信号のために専用に端子を形成する必要がなく、パッケージ2の実装面積をさらにコンパクトにすることができる。なお、リセット中でなくても、信号を入力していない期間であれば、端子11、13、14、16からパッケージ選択信号を入力することができる。また、チップ3の内部にレジスタを設けて、このレジスタにパッケージ選択信号の値を予め設定するようにしてもよい。これにより、パッケージ選択信号のための端子10を削減することができることから、パッケージ2の実装面積をコンパクトにすることができる。