半導体デバイスを製造する方法であって、デバイス基板を覆って金属層を形成するステップと、前記金属層と接触するビアを形成するステップと、前記ビアの上に誘電層を追加するステップと、前記誘電層の一部をエッチングして、トレンチ領域を形成するステップと、垂直磁気トンネル接合MTJ構造を、前記トレンチ領域の中に堆積するステップとを含む、方法。前記垂直MTJ構造を研磨するステップをさらに含む、請求項1に記載の方法。前記研磨するステップが、前記垂直MTJ構造にフォトエッチングプロセスを実行することなく実行される、請求項2に記載の方法。前記垂直MTJ構造を研磨するステップが、堆積された材料を前記基板から除去し、実質的に平らな表面を画定するステップを含む、請求項2に記載の方法。前記垂直MTJ構造を研磨するステップが、化学機械研磨CMPプロセスを実行して、余剰の材料を除去するステップを含む、請求項4に記載の方法。複数のトレンチを形成するステップをさらに含み、垂直MTJ構造を堆積するステップが、前記複数のトレンチの各々にMTJ層を形成することにより実行され、前記研磨するステップが、化学機械研磨CMPプロセスにより実行されて、前記複数のトレンチの各々の外側の余剰の材料を除去し、前記MTJ構造の前記MTJ層をエッチングすることなく複数の実質的に同様のMTJデバイスを形成する、請求項2に記載の方法。前記垂直MTJ構造が、フリー層と固定層との間にバリア層を含み、前記固定層と前記フリー層の少なくとも1つが、前記トレンチの底面に近接し、前記トレンチ領域の前記底面に実質的に垂直な磁気モーメントを有する、請求項1に記載の方法。前記垂直MTJ構造が、MTJフォトエッチングプロセスを用いることなく形成される、請求項1に記載の方法。磁気アニーリングプロセスを実行して、前記固定層が持つ磁場の方向を定めるステップをさらに含む、請求項1に記載の方法。前記MTJ構造を覆って上部電極を形成するステップをさらに含み、研磨するステップが、前記トレンチ領域の外側の電極材料の一部を除去するステップを含む、請求項1に記載の方法。金属層を形成する前記ステップ、ビアを形成する前記ステップ、誘電層を追加する前記ステップ、前記誘電層の一部をエッチングする前記ステップ、および垂直MTJ構造を堆積する前記ステップが、電子デバイスに組み込まれるプロセッサにおいて実行される、請求項1に記載の方法。トレンチ領域の中に配置される垂直磁気トンネル接合MTJ構造を含む、半導体デバイス。前記垂直MTJ構造が、実質的にU字形の断面を有する、請求項12に記載の半導体デバイス。前記垂直MTJ構造が、実質的にL字形の断面を有する、請求項12に記載の半導体デバイス。前記垂直MTJ構造が、実質的に長方形の断面を有する、請求項12に記載の半導体デバイス。前記トレンチ領域が、実質的にU字形の断面を有する、請求項12に記載の半導体デバイス。前記トレンチ領域が、実質的にL字形の断面を有する、請求項12に記載の半導体デバイス。前記トレンチ領域が、実質的に長方形の断面を有する、請求項12に記載の半導体デバイス。前記トレンチ領域の少なくとも一部が、実質的に曲がった形状を有する、請求項12に記載の半導体デバイス。前記MTJ構造の形状が、前記MTJ構造をエッチングすることなく、前記トレンチ領域により画定される、請求項12に記載の半導体デバイス。前記垂直MTJ構造が、フリー層と固定層との間にバリア層を含み、前記固定層と前記フリー層の少なくとも1つが、前記トレンチ領域の底面に近接し、前記トレンチ領域の前記底面に実質的に垂直な磁気モーメントを有する、請求項12に記載の半導体デバイス。前記垂直MTJ構造が、前記トレンチ領域の前記底面に近接し、かつ前記トレンチ領域の前記底面に実質的に垂直な磁気モーメントを有する、リファレンス層を含む、請求項21に記載の半導体デバイス。前記垂直MTJ構造が、前記フリー層を覆うキャップ層を含む、請求項21に記載の半導体デバイス。前記垂直MTJ構造が鉄/白金を含む、請求項12に記載の半導体デバイス。前記垂直MTJ構造がコバルト/白金を含む、請求項12に記載の半導体デバイス。前記垂直MTJ構造がコバルト/ニッケルを含む、請求項12に記載の半導体デバイス。前記リファレンス層が白金を含む、請求項22に記載の半導体デバイス。少なくとも1つの半導体ダイに組み込まれる、請求項12に記載の半導体デバイス。セットトップボックス、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末PDA、固定式の位置データユニット、およびコンピュータからなる群から選択されるデバイスをさらに含み、前記デバイスに前記半導体ダイが組み込まれる、請求項12に記載の半導体デバイス。半導体デバイスを製造する方法であって、第1のキャップ薄膜層を、デバイスの金属間誘電IMD層の上に堆積するステップと、前記第1のキャップ薄膜層および前記金属間誘電層に対して、フォト/エッチング/フォトレジスト剥離プロセスを実行して、ビアを画定するステップと、前記ビアの中に、第1の導電性材料を堆積するステップと、化学機械研磨CMPプロセスを実行して、前記第1の導電性材料を研磨するステップと、キャップ層を堆積するステップと、前記デバイスの中にトレンチを画定するステップであって、前記トレンチが、MTJ構造にフォトエッチングプロセスを実行することなく、前記MTJ構造の形状を決定する寸法を有する、ステップと、第2の導電性材料を堆積して、前記トレンチの中に下部電極を形成するステップと、前記下部電極の上に垂直MTJ積層を形成するステップであって、前記垂直MTJ積層が、前記下部電極の表面に垂直な磁気モーメントを有する磁気薄膜を含み、前記MTJ積層が、トンネルバリア層も含む、ステップと、第3の導電性材料を堆積して、上部電極を形成するステップと、リバースフォト/エッチングプロセスを実行して、前記トレンチを超えて延在する材料を除去するステップと、CMPプロセスを実行して、第2のキャップ薄膜層の上の材料を除去するステップと、前記第2のキャップ薄膜層の上に第3のキャップ薄膜層を堆積するステップと、磁気アニーリングプロセスを実行して、前記磁気モーメントの方向を定めるステップと、前記第3のキャップ薄膜層の上に第2のIMD層を堆積するステップと、前記第3のキャップ薄膜層および前記第2のIMD層に対して、フォト/エッチングを実行して、第2のビアを画定するステップと、前記第2のビアの中に、第2の導電性材料を堆積するステップと、CMPプロセスを実行して、前記第2の導電性材料を研磨するステップと、前記第2のビアを覆って金属層を堆積するステップとを含む、方法。フォト/エッチングを実行して、前記トレンチの側壁に沿って前記垂直MTJ積層の一部を除去するステップをさらに含む、請求項30に記載の方法。半導体デバイスを製造する方法であって、デバイス基板を覆って金属層を形成するための第1のステップと、前記金属層と接触するビアを形成するための第2のステップと、前記ビアの上に誘電層を追加するための第3のステップと、前記誘電層の一部をエッチングして、トレンチ領域を形成するための第4のステップと、垂直磁気トンネル接合MTJ構造を、前記トレンチ領域に堆積するための第5のステップとを含む、方法。前記第1のステップ、前記第2のステップ、前記第3のステップ、前記第4のステップ、および前記第5のステップが、電子デバイスに組み込まれるプロセッサにおいて実行される、請求項32に記載の方法。コンピュータにより実行可能な命令を記憶するコンピュータ可読有形媒体であって、前記命令が、デバイス基板を覆って金属層を形成するステップを開始するように、前記コンピュータにより実行可能な命令と、前記金属層と接触するビアを形成するステップを開始するように、前記コンピュータにより実行可能な命令と、前記ビアの上に誘電層を追加するステップを開始するように、前記コンピュータにより実行可能な命令と、前記誘電層の一部をエッチングして、トレンチ領域を形成するステップを開始するように、前記コンピュータにより実行可能な命令と、垂直磁気トンネル接合MTJ構造を、前記トレンチ領域に堆積するステップを開始するように、前記コンピュータにより実行可能な命令とを含む、コンピュータ可読有形媒体。前記命令が、通信デバイス、固定式の位置データユニット、およびコンピュータからなる群から選択されるデバイスに組み込まれるプロセッサにより実行可能である、請求項34に記載のコンピュータ可読有形媒体。半導体デバイスの少なくとも1つの物理的な特性を表す設計情報を受け取るステップであって、前記半導体デバイスが、トレンチ領域の中に配置される垂直MTJ構造を含む、ステップと、前記設計情報を変換してファイルフォーマットに適合させるステップと、前記変換された設計情報を含むデータファイルを生成するステップとを含む、方法。前記データファイルがGDSIIフォーマットを含む、請求項36に記載の方法。半導体デバイスに対応する設計情報を含むデータファイルを受け取るステップと、前記設計情報に従って前記半導体デバイスを製造するステップであって、前記半導体デバイスが、トレンチ領域の中に配置される垂直MTJ構造を含む、ステップとを含む、方法。前記データファイルがGDSIIフォーマットを有する、請求項38に記載の方法。パッケージングされた半導体デバイスの回路基板上での物理的な位置情報を含む設計情報を受け取るステップであって、半導体構造を含む前記パッケージングされた半導体デバイスが、トレンチ領域の中に配置される垂直MTJ構造を含む、ステップと、前記設計情報を変換して、データファイルを生成するステップとを含む、方法。前記データファイルがGERBERフォーマットを有する、請求項40に記載の方法。パッケージングされた半導体デバイスの回路基板上での物理的な位置情報を含む設計情報を含むデータファイルを受け取るステップと、前記設計情報に従って、前記パッケージングされた半導体デバイスを受けるように構成される前記回路基板を製造するステップであって、前記パッケージングされた半導体デバイスが、トレンチ領域の中に配置された垂直MTJ構造を含む半導体構造を含む、ステップとを含む、方法。前記データファイルがGERBERフォーマットを有する、請求項42に記載の方法。前記回路基板を、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末PDA、固定式の位置データユニット、およびコンピュータからなる群から選択されるデバイスに組み込むステップをさらに含む、請求項42に記載の方法。通常、磁気トンネル接合MTJセルは、複数の材料の層を堆積し、層の上でパターンを画定し、パターンに従って層の一部を選択的に除去することによって、形成される。従来のSTTMTJセルは、面内の磁気モーメントであり、磁気の等方性の効果を保つために、長さと幅のアスペクト比を1よりも大きく保つように形成される。従来は、MTJセルのアスペクト比は、MTJパターンの精度を制御して、MTJのフォトプロセスおよびエッチングプロセスを実行することにより、維持される。ある特定の例では、MTJのパターンを正確に移して画定するために、ハードマスクが用いられ得る。しかし、MTJセル構造は侵食を受けることがあり、これにより、望ましくない傾斜、角の丸まり、および望ましくない薄膜の喪失が起こり得る。そのような損傷は、MTJ構造の接触抵抗に影響を与えることがあり、さらには、MTJ接合を露出させまたは損傷する可能性がある。ある特定の例示的な実施形態では、半導体デバイスを製造する方法が開示される。方法は、デバイス基板を覆って金属層を形成するステップを含む。方法はさらに、金属層と接触するビアを形成し、ビアの上に誘電層を追加するステップを含む。方法はまた、誘電層の一部をエッチングして、トレンチ領域を形成するステップを含む。方法はさらに、垂直磁気トンネル接合MTJ構造をトレンチ領域に堆積するステップを含む。別の特定の実施形態では、半導体デバイスのトレンチ領域の中に配置された垂直磁気トンネル接合MTJ構造を含む、半導体デバイスが開示される。開示される実施形態の少なくとも一部により提供される1つの具体的な利点は、トレンチを用いて、垂直MTJ構造をフォト/エッチングすることなく垂直MTJ構造の寸法を画定することによって、酸化、侵食、および角の丸まりを低減できるということである。トレンチは、垂直MTJ金属膜よりもフォトエッチングが容易な、酸化物ベースの基板に形成され得る。さらに、酸化物ベースの基板は、金属層よりも、正確にフォトエッチングするのが容易である。垂直MTJ構造の性能に影響を与え得る、侵食、角の丸まり、または他の問題を引き起こさずに、余剰の材料を除去するために、リバーストレンチフォトエッチングプロセスおよび化学機械研磨CMPプロセスが用いられ得る。別の具体的な利点は、垂直MTJ構造の形成のためのプロセスウィンドウが改善し、すなわち広がり、垂直MTJプロセスおよび得られる垂直MTJ構造の全体の信頼性も改善するという点にある。本開示の他の態様、利点、および特徴は、以下のセクション、すなわち、図面の簡単な説明、発明を実施するための形態、および特許請求の範囲を含む、本出願全体の検討後に明らかになろう。図1は、デバイスにおけるトレンチの形成と、トレンチの中に配置される垂直磁気トンネル接合MTJセルの代表的な実施形態とを示す、断面図である。図1を参照すると、プロセスの第1の段階192、第2の段階194、および第3の段階196の後の、回路基板のある特定の実施形態の断面図が示される。回路基板100は、デバイス基板105、第1の金属間誘電層IMD101、配線103、および、第1の金属間誘電層IMD101を覆って配置される第2の金属間誘電層IMD102を含む。ある特定の実施形態では、フォトレジスト層は、第2のIMD102を覆ってフォトレジストをスピンコートすることによって、塗布され得る。フォトエッチングプロセスが、第2の金属間誘電層102の中にトレンチパターンを画定するために適用され得る。フォトレジスト層は、第2の金属間誘電層102を貫通する開口またはビアを露出するようにエッチングした後で、剥離される。導電性材料またはビアフィリング材料108が開口の中に堆積され、CMPプロセスのような研磨プロセスが、回路基板100を研磨するために実行され得る。トレンチ114は、たとえば、トレンチのフォトエッチングおよび洗浄プロセスを実行することによって、第2の金属間誘電層102の中に画定される。第1の段階192の後で、垂直磁気トンネル接合MTJセル150が、トレンチ114の中に堆積される。垂直MTJセル150は、下部のビアフィリング材料108に結合される下部電極176と、下部電極176に結合される垂直MTJ積層152と、垂直MTJ積層152に結合される上部電極170とを含む。フォトレジスト層が、上部電極170上でパターニングされ得る。リバースMTJフォトエッチングプロセスが、フォトレジスト層、上部電極170、垂直MTJ積層152、および下部電極176に適用され、トレンチ114の中にない、またはトレンチ114の上にある、余剰の材料を除去する。この特定の例では、トレンチ114は、トレンチ深さdを有するように画定される。下部電極176の厚さは、関連する垂直MTJセル深さcを有するように画定される。ある特定の例では、垂直MTJセル深さcは、トレンチ深さdから下部電極176の厚さを引いたものにほぼ等しい。一般に、トレンチ114の中に垂直MTJセル150を作ることによって、トレンチ114の寸法が、垂直MTJセル150の寸法を画定する。さらに、トレンチ114は垂直MTJセル150の寸法を画定するので、垂直MTJセル150は、クリティカルで高価なフォトエッチングプロセスを垂直MTJセル150に対して実行することなく形成することができ、垂直MTJセル150に関連する、酸化、角の丸まり、および他の侵食に関連する問題を減らす。ある特定の実施形態では、垂直MTJセル150は、フリー層154、トンネルバリア層156、およびピン止め層158を含む、垂直MTJ積層152を含む。垂直MTJ積層152のフリー層154は、キャップ層180を介して上部電極170に結合される。この例では、垂直MTJ積層152のピン止め層158は、リファレンス層178を介して下部電極176に結合される。ある特定の実施形態では、リファレンス層178は白金を含み得る。リファレンス層178およびピン止め層158は、同じ方向に向いたそれぞれの磁区107および109を有する。フリー層154は、書込み電流図示せずを介してプログラム可能な、磁区111を含む。この特定の観点では、磁区107、109、および111は垂直方向を向いている。他の実施形態では、1つまたは複数のシード層、バッファ層、漂遊磁場バランス層、接続層、性能改善層のような追加の層を含んでもよく、性能改善層はたとえば、統合ピン止め層、統合フリーSyF層、デュアルスピンフィルタDSF、またはこれらの任意の組合せである。ある特定の実施形態では、垂直MTJセル150は鉄/白金を含み得る。別の特定の実施形態では、垂直MTJセルはコバルト/白金を含み得る。さらに別の特定の実施形態では、垂直MTJセルはコバルト/ニッケルを含み得る。下部電極176、垂直MTJ積層152、および上部電極170がトレンチ114の中に形成された後、第3の段階196において、化学機械研磨CMPプロセスが適用され、実質的に平らな表面112を形成する。第3のキャップ層および第4の金属間誘電層が、堆積され得る。ビア160を画定するために、フォトエッチングプロセスが適用される。ビア160は導電性材料で充填され、ビアの化学機械研磨プロセスのような研磨プロセスが適用され得る。ある特定の実施形態では、垂直MTJ積層は、トレンチ114の形態であり得る。たとえば、図2に示される特定の実施形態では、垂直MTJ積層は、実質的に長方形の形状を有してもよく、トレンチ領域は、実質的に長方形の形状を有してもよい。図3に示される別の特定の実施形態では、垂直MTJ積層は、実質的にU字形の断面を有してもよく、トレンチ領域は、実質的にU字形の断面を有してもよい。図8に示されるようなさらに別の特定の実施形態では、垂直MTJ積層は、実質的にL字形の断面を有してもよく、トレンチ領域は、実質的にL字形の断面を有してもよい。図4に示されるようなさらに別の特定の実施形態では、トレンチの少なくとも一部は、実質的に曲がった形状を有してもよい。ある特定の実施形態では、垂直MTJ積層の形状は、MTJ積層をエッチングすることなく、トレンチにより画定され得る。トレンチの中に形成される垂直STTMTJは、平面のSTTMTJと比べた場合の利点を実現し得る。たとえば、平面のSTTMTJは、スイッチング電流を大きくする、高い減衰係数を有する。MTJのスイッチング電流は、MTJのビットセルスイッチング電流の低減を制限する、MTJのエネルギーバリアおよび保磁場とも相互に関連する。その結果、平面のMRAMビットセルのサイズの低減も、制限される。しかし、垂直STTMTJでは、エネルギーバリアスイッチング電流は、保磁場とは実質的に相互の関連がなく、減衰も低減する。したがって、エネルギーバリアスイッチング電流は、保磁場を考慮することなく、見積もることができる。垂直STTMTJの形状のアスペクト比および等方性の要件も、平面のSTTMTJと比較すると緩和される。その結果、MRAMビットセルのサイズを小さくすることができる。たとえば、侵食または角の丸まりによる、垂直MTJの寸法決めを制限し得る性能に対する有害な影響が、トレンチの中に垂直MTJを形成することによって、低減または回避され得る。図2は、実質的に長方形の形状を有する垂直磁気トンネル接合MTJセル204を含む回路デバイス200の、特定の例示的な実施形態の上面図である。回路デバイス200は、垂直MTJセル204を有する基板202を含む。垂直MTJセル204は、下部電極206、垂直MTJ積層208、中心電極210、およびビア212を含む。垂直MTJセル204は、第1の側壁214、第2の側壁216、第3の側壁218、および第4の側壁220を有する。第2の側壁216は、第1のデータ値を表す第2の磁区222を含み、第4の側壁220は、第2のデータ値を表す第4の磁区224を含む。底壁図示せずは、別のデータ値を表す下部磁区346図3参照を含み得る。第1の側壁214および第3の側壁218も、具体的な実装形態に応じて磁区を持ち得る。垂直MTJセル204は、長さaおよび幅bを有する。長さaは、第2の側壁216および第4の側壁220の長さに相当する。幅bは、第1の側壁214および第3の側壁218の長さに相当する。この特定の例では、垂直MTJセル204の長さaは、幅bよりも長い。あるいは、垂直MTJセル204の長さaは、幅bと等しくてもよい。図3は、図2の線3-3で切られた、図2の回路デバイス200の断面図300である。断面図300は、垂直MTJセル204、ビア212、上部電極210、垂直MTJ積層208、および下部電極206を含む断面で示される、基板202を含む。基板202は、第1の金属間誘電層332、第1のキャップ層334、第2の金属間誘電層336、第2のキャップ層338、第3のキャップ層340、および第3の金属間誘電層342を含む。トレンチが、第2のキャップ層338および第2の金属間誘電層336に形成され、下部電極206、垂直MTJ積層208、および上部電極210を受ける。トレンチは、トレンチ深さdを有し、垂直MTJ積層208は、トレンチ深さdから下部電極206の厚さを引いたものにほぼ等しい深さcを有する。下部ビア344は、第1のキャップ層334および第1の金属間誘電層332を通って延び、下部電極206に結合される。ビア212は、基板202の表面330から、第3の金属間誘電層342および第3のキャップ層340を通って延び、上部電極210に結合される。表面330は、実質的に平らな表面であってよい。図4は、実質的に楕円形の形状を有する垂直磁気トンネル接合MTJセル404を含む回路デバイス400の、第2の特定の例示的な実施形態の上面図である。あるいは、垂直MTJセルは円形の形状を有してもよい。回路デバイス400は、垂直MTJセル404を有する基板402を含む。垂直MTJセル404は、下部電極406、垂直MTJ積層408、上部電極410、および、表面たとえば図3に示される表面330から上部電極410に延びるビア412を含む。垂直MTJセル404は、独立した磁区422および424をそれぞれ持つようになされる、第1の側壁416および第2の側壁418を含む。独立した磁区422および424の各々のそれぞれの方向は、それぞれのデータ値を表し得る。加えて、垂直MTJセル404は、図3の下部磁区346のような別の独立した磁区を持つようになされる底壁を含んでもよく、この磁区は別のデータ値を表し得る。垂直MTJセル404は、長さaおよび幅bを含み、長さaは幅bよりも長い。あるいは、長さaは幅bと等しくてもよい。ある特定の実施形態では、図3の断面図は、図4の線3-3で切られた断面も表し得る。この例では、図3に示されるように、垂直MTJセル404が深さcを有するように、垂直MTJセル404は、深さdを有するトレンチの中に形成され得る。この特定の例では、垂直MTJセル404は、長さaが幅bよりも長く、幅bがトレンチ深さdまたは垂直MTJセル深さcよりも長くなるように、形成され得る。あるいは、図5および図6に示されるように、MTJセル404が、垂直MTJセル深さcよりも長いトレンチ深さdを有し、垂直MTJセル深さcが長さaよりも長くなるように、垂直MTJセル404は形成され得る。図5は、垂直磁気トンネル接合MTJセル504を含む回路デバイス500の、第3の特定の例示的な実施形態の上面図である。回路デバイス500は、垂直MTJセル504を有する基板502を含む。垂直MTJセル504は、下部電極506、垂直MTJ積層508、中心電極510、およびビア512を含む。垂直MTJセル504は、第1の側壁514、第2の側壁516、第3の側壁518、および第4の側壁520を有する。第2の側壁516は、第1のデータ値を表すようになされる第2の磁区522を含み、第4の側壁520は、第2のデータ値を表すようになされる第4の磁区524を含む。図6に示されるように、底壁670は、下部磁区672を含み得る。第1の側壁514および第3の側壁518も、具体的な実装形態に応じて磁区を持ち得る。垂直MTJセル504は、長さaおよび幅bを有する。長さaは、第2の側壁516および第4の側壁520の長さに相当する。幅bは、第1の側壁514および第3の側壁518の長さに相当する。この特定の例では、垂直MTJセル504の長さaは、幅bよりも長い。あるいは、垂直MTJセル504の長さaは、幅bと等しくてもよい。図6は、図5の線6-6で切られた、図5の回路デバイスの断面図である。断面図600は、垂直MTJセル504、ビア512、上部電極510、垂直MTJ積層508、および下部電極506を含む断面で示される、基板502を含む。基板502は、第1の金属間誘電層632、第1のキャップ層634、第2の金属間誘電層636、第2のキャップ層638、第3のキャップ層640、および第3の金属間誘電層642を含む。トレンチが、第2のキャップ層638および第2の金属間誘電層636に形成され、下部電極506、垂直MTJ積層508、および上部電極510を受ける。トレンチは、トレンチ深さdを有し、垂直MTJ積層508は、トレンチ深さdから下部電極506の厚さを引いたものにほぼ等しい深さcを有する。下部ビア644は、底面690から、第1のキャップ層634および第1の金属間誘電層632を通って延び、下部電極506に結合される。ビア512は、基板502の上面680から、第3の金属間誘電層642および第3のキャップ層640を通って延び、上部電極510に結合される。上面680は、実質的に平らな表面であってよい。ある特定の実施形態では、トレンチ深さdは垂直MTJセル深さcよりも長く、トレンチ深さdと垂直MTJセル深さcはともに、垂直MTJセル504の長さaよりも長い。この特定の例では、磁区522および524は、基板502の上面680と実質的に平行で、かつ側壁に垂直な方向すなわち、側壁の深さdの方向に垂直に、ではないに、延びる。図7は、複数のデータビットを記憶するようになされ得る垂直磁気トンネル接合MTJセル704を有する基板702を含む記憶デバイス700の、特定の例示的な実施形態の上面図である。垂直磁気トンネル接合MTJセル704は、下部電極706、垂直MTJ積層708、および中心電極710を含む。垂直MTJセル704は、長さaおよび幅bを有し、長さaは幅b以上である。基板702は、中心電極710に結合される上部ビア736を含み、下部電極706に結合される下部ビア732を含む。基板702はまた、上部ビア736に結合される第1の配線734を含み、下部ビア732に結合される第2の配線730を含む。基板702は、プロセス開口738を含む。プロセス開口738は、MTJの1つの側壁を除去するための、任意選択のステップである。垂直MTJ積層708は、固定された方向を有する固定磁区を持つピン止め固定磁気層、トンネルバリア層、および、書込み電流を介して変更またはプログラムされ得る磁区を有するフリー磁気層を含む。垂直MTJ積層708は、固定磁気層をピン止めするためのリファレンス層も含み得る。ある特定の実施形態では、垂直MTJ積層708の固定磁気層は、1つまたは複数の層を含み得る。加えて、垂直MTJ積層708は他の層を含み得る。垂直MTJセル704は、第1の磁区722を持つ第1の側壁712、第2の磁区724を持つ第2の側壁714、および第3の磁区726を持つ第3の側壁716を含む。垂直MTJセル704は、第4の磁区872を持つ底壁870も含む図8参照。第1の磁区722、第2の磁区724、第3の磁区726、および第4の磁区872は、独立である。ある特定の実施形態では、第1の磁区722、第2の磁区724、第3の磁区726、および第4の磁区872は、それぞれのデータ値を表すように構成される。一般に、磁区722、724、726および872の方向は、記憶されるデータ値により決定される。たとえば、値0は第1の方向により表されてよく、値1は第2の方向により表されてよい。図8は、図7の線8-8で切られた、図7の回路デバイス700の断面図800である。図800は、第1の金属間誘電層850、第2の金属間誘電層852、第1のキャップ層854、第3の金属間誘電層856、第2のキャップ層858、第3のキャップ層860、第4の金属間誘電層862、および第5の金属間誘電層864を有する、基板702を含む。基板702は、第1の表面880および第2の表面890を有する。基板702は、垂直MTJ積層708を含む、垂直MTJ構造704も含む。下部電極706、垂直MTJ積層708、および上部電極710は、基板702のトレンチの中に配置される。トレンチは深さdを有する。基板702は、第2の表面890に配置される第2の配線730を含む。第2の配線730は下部ビア732に結合され、下部ビア732は、第2の配線730から下部電極706の一部に延びる。基板702はまた、第1の表面880に配置される第1の配線734を含む。第1の配線734は上部ビア736に結合され、上部ビア736は、第1の配線734から中心電極710に延びる。中心電極710は、垂直MTJ積層708に結合される。基板702はプロセス開口738も含み、プロセス開口738は、垂直MTJ構造704の一部を選択的に除去して、プロセス開口738の中に金属間誘電材料を堆積し、その後、化学機械研磨CMPプロセスを行うことによって、形成され得る。ある特定の実施形態では、垂直MTJ積層708は、第2の磁区724を持つ第2の側壁714を含む。第2の磁区724は、第2のデータ値を表すようになされ得る。垂直MTJ積層708は、第4のデータ値を表すようになされ得る、下部磁区872を有する底壁870も含む。ある特定の例では、データ値は、第1の配線734に電圧を印加し、第2の配線730における電流を参照電流と比較することによって、垂直MTJ積層708から読み取られ得る。あるいは、データ値は、第1の配線734と第2の配線730の1つに書込み電流を加えることによって、垂直MTJ積層708に書き込まれ得る。ある特定の実施形態では、図7に示される垂直MTJ積層708の長さaおよび幅bは、トレンチ深さdよりも長く、第2の側壁714が持つ磁区724は、基板702の第1の表面880と実質的に平行で、かつ、水平な方向にすなわち、側壁の深さdの方向に垂直に、ではなく、側壁の長さaの方向に、延びる。図9は、図7の線9-9で切られた、図7の回路デバイス700の断面図900である。図900は、第1の金属間誘電層850、第2の金属間誘電層852、第1のキャップ層854、第3の金属間誘電層856、第2のキャップ層858、第3のキャップ層860、第4の金属間誘電層862、および第5の金属間誘電層864を有する、基板702を含む。基板702は、第1の表面880および第2の表面890を有する。基板702は、下部電極706、垂直MTJ積層708、および中心電極710を有する、垂直MTJ構造704を含む。基板702はまた、第1の表面880に配置されパターニングされる第1の配線734を含む。第1の配線734は上部ビア736に結合され、上部ビア736は、第1の配線734から中心電極710に延びる。基板702はまた、第2の表面890における第2の配線730を含む。第2の配線730は下部ビア732に結合され、下部ビア732は、第2の配線730から下部電極706の一部に延びる。垂直MTJ積層708は、第1の磁区726を持つ第1の側壁716、第3の磁区722を持つ第3の側壁712、および下部磁区872を持つ底壁870を含む。この特定の観点では、磁区726および722は水平方向にすなわち、側壁の深さdの方向に垂直に、ではなく、側壁の長さaの方向に向き、下部磁区872は垂直方向にすなわち、側壁の長さaの方向に水平に、ではなく、側壁の深さdの方向に向く。ある特定の実施形態では、垂直MTJ積層708は、最大で4つの固有のデータ値を記憶するようになされ得る。第1のデータ値は第1の磁区722により表すことができ、第2のデータ値は第2の磁区724により表すことができ、第3のデータ値は第3の磁区726により表すことができ、第4のデータ値は下部磁区872により表すことができる。別の特定の実施形態では、第4の磁区を持つ第4の側壁が含まれてもよく、第4の磁区は、第5のデータ値を表し得る。図10は、複数のビットのような複数のデータ値を記憶するようになされ得る、ディープトレンチの中の垂直磁気トンネル接合MTJセル1004を有する基板1002を含む記憶デバイス1000の、特定の例示的な実施形態の上面図である。垂直磁気トンネル接合MTJセル1004は、下部電極1006、垂直MTJ積層1008、および中心電極1010を含む。垂直MTJセル1004は、長さaおよび幅bを含み、長さaは幅b以上である。基板1002は、中心電極1010に結合される上部ビア1036を含み、下部電極1006に結合される下部ビア1032を含む。基板1002はまた、下部ビア1032に結合される第1の配線1034を含み、上部ビア1036に結合される第2の配線1030を含む。基板1002は、プロセス開口1038を含む。垂直MTJ積層1008は、固定された方向を有する固定磁区を持ちリファレンス層によりピン止めされ得るピン止め固定磁気層、トンネルバリア層、および、書込み電流を介して変更またはプログラムされ得る磁区を有するフリー磁気層を含む。ある特定の実施形態では、垂直MTJ積層1008の固定磁気層は、1つまたは複数の層を含み得る。加えて、垂直MTJ積層1008は他の層を含み得る。垂直MTJセル1004は、第1の磁区1022を持つ第1の側壁1012、第2の磁区1024を持つ第2の側壁1014、および第3の磁区1026を持つ第3の側壁1016を含む。垂直MTJセル1004は、第4の磁区1172を持つ底壁1170も含み得る図11参照。第1の磁区1022、第2の磁区1024、第3の磁区1026、および第4の磁区1172は、独立である。ある特定の実施形態では、第1の磁区1022、第2の磁区1024、第3の磁区1026、および第4の磁区1172は、それぞれのデータ値を表すように構成される。一般に、磁区1022、1024、1026および1172の方向は、記憶されるデータ値により決定される。たとえば、値0は第1の方向により表されてよく、値1は第2の方向により表されてよい。図11は、図10の線11-11で切られた、図10の回路デバイス1000の断面図1100である。図1100は、第1の金属間誘電層1150、第2の金属間誘電層1152、第1のキャップ層1154、第3の金属間誘電層1156、第2のキャップ層1158、第3のキャップ層1160、第4の金属間誘電層1162、および第5の金属間誘電層1164を有する、基板1002を含む。基板1002は、第1の表面1180および第2の表面1190を有する。基板1002は、垂直MTJ積層1008を含む、垂直MTJ構造1004も含む。下部電極1006、垂直MTJ積層1008、および上部電極1010は、基板1002のトレンチの中に配置される。トレンチは深さdを有する。この例では、深さdは側壁1014の幅bよりも長い。基板1002は、第1の表面1180に配置されパターニングされる第2の配線1030を含む。第2の配線1030は上部ビア1036に結合され、上部ビア1036は、第2の配線1030から中心電極1010に延びる。中心電極1010は、垂直MTJ積層1008に結合される。基板1002はまた、第2の表面1190に配置される第1の配線1034を含む。第1の配線1034は下部ビア1032に結合され、下部ビア1032は、第1の配線1034から下部電極1006の一部に延びる。基板1002はさらにプロセス開口1038を含み、プロセス開口1038は、垂直MTJ積層1008の一部を選択的に除去して、プロセス開口1038の中に金属間誘電材料を堆積し、その後、化学機械研磨CMPプロセスを行うことによって、形成され得る。ある特定の実施形態では、垂直MTJ積層1008は、第2の磁区1024を持つ第2の側壁1014を含む。第2の磁区1024は、第2のデータ値を表すようになされ得る。垂直MTJ積層1008は、第4のデータ値を表すようになされ得る、下部磁区1172を有する底壁1170も含む。ある特定の例では、データ値は、第2の配線1030に電圧を印加し、第1の配線1034における電流を参照電流と比較することによって、垂直MTJ積層1008から読み取られ得る。あるいは、データ値は、第1の配線1034と第2の配線1030との間に書込み電流を加えることによって、垂直MTJ積層1008に書き込まれ得る。ある特定の実施形態では、図10に示される垂直MTJ積層1008の長さaおよび幅bは、トレンチ深さdよりも短く、第2の側壁1014が持つ磁区1024は、基板1002の第1の表面1180と実質的に平行に、かつ長さaの方向に、延びる。図12は、図10の線12-12で切られた、図10の回路デバイス1000の断面図1200である。図1200は、第1の金属間誘電層1150、第2の金属間誘電層1152、第1のキャップ層1154、第3の金属間誘電層1156、第2のキャップ層1158、第3のキャップ層1160、第4の金属間誘電層1162、および第5の金属間誘電層1164を有する、基板1002を含む。基板1002は、第1の表面1180および第2の表面1190を有する。基板1002は、下部電極1006、垂直MTJ積層1008、および中心電極1010を有する、垂直MTJ構造1004を含む。基板1002はまた、第2の表面1190に配置されパターニングされる第1の配線1034を含む。第1の配線1034は下部ビア1032に結合され、下部ビア1032は、第1の配線1034から下部電極1006の一部に延びる。基板1002はまた、第1の表面1180における第2の配線1030を含む。第2の配線1030は上部ビア1036に結合され、上部ビア1036は、第2の配線1030から中心電極1010に延びる。垂直MTJ積層1008は、第1の磁区1026を持つ第1の側壁1016、第3の磁区1022を持つ第3の側壁1012、および下部磁区1172を持つ底壁1170を含む。この特定の観点では、トレンチ深さdは垂直MTJ積層1008の長さaおよび幅bよりも長く、第1の磁区1022および第3の磁区1026は実質的に水平の方向にすなわち、側壁の深さdの方向に垂直に、ではなく、側壁の長さaの方向に延び、第4の磁区1072は、実質的に垂直の方向にすなわち、側壁の長さaの方向に水平に、ではなく、側壁の深さdの方向に延びる。ある特定の実施形態では、垂直MTJ積層1008は、最大で4つの固有のデータ値を記憶するようになされ得る。第1のデータ値は第1の磁区1022により表すことができ、第2のデータ値は第2の磁区1024により表すことができ、第3のデータ値は第3の磁区1026により表すことができ、第4のデータ値は下部磁区1172により表すことができる。別の特定の実施形態では、第4の磁区を持つ第4の側壁が含まれてもよく、第4の磁区は、第5のデータ値を表し得る。図13は、キャップ薄膜層の堆積と、ビアのフォトエッチング、フォトレジストの剥離、ビアのフィリング、およびビアの化学機械研磨CMPプロセスとの後の、回路基板1300の断面図である。回路基板1300は、第1の金属間誘電層1301、配線1303、第1の金属間誘電層1301の上部に配置される第2の金属間誘電層1302、および金属間誘電層1302の上部に配置されるキャップ薄膜層1304を含む。ある特定の実施形態では、フォトレジスト層は、キャップ薄膜層1304にフォトレジストをスピンコートすることによって、塗布された。フォトエッチングプロセスが、キャップ層1304および金属間誘電体1302にトレンチパターンを画定するために、適用された。フォトレジスト層は、キャップ薄膜層1304および金属間誘電層1302を貫通する開口またはビア1306を露出するようにエッチングした後で、剥離された。導電性材料またはビアフィリング材料1308が開口1306に堆積され、ビアのCMPプロセスが、回路基板1300を研磨するために実行された。図14は、金属間誘電層の堆積、キャップ薄膜の堆積、トレンチのフォトエッチングプロセス、トレンチのフォトレジストの剥離、下部電極の堆積、垂直磁気トンネル接合MTJ薄膜の堆積、上部電極の堆積、およびリバースフォトエッチングプロセスの後の、複数のトレンチおよび複数の垂直MTJ構造を示す、図13の回路基板1300の断面図1400である。回路基板1300は、第2の金属間誘電層1302、キャップ薄膜層1304、およびビアフィリング材料1308を含む。第3の金属間誘電層1410は、キャップ薄膜層1304に堆積される。第2のキャップ薄膜層1412は、第3の金属間誘電層1410に堆積される。トレンチ1414は、たとえば、トレンチのフォトエッチングおよび洗浄プロセスを実行することによって、キャップ薄膜層1412および第3の金属間誘電層1410の中に画定される。垂直磁気トンネル接合MTJセル1416が、トレンチ1414の中に堆積される。垂直MTJセル1416は、下部のビアフィリング材料1308に結合される下部電極1418、下部電極1418に結合される垂直MTJ積層1420、および、垂直MTJ積層1420に結合される上部電極1422を含む。フォトレジスト層1424が、上部電極1422上でパターニングされる。リバースフォトエッチングプロセスが、フォトレジスト層1424、上部電極1422、垂直MTJ積層1420、および下部電極1418に適用され、トレンチ1414の中にない、余剰の材料を除去する。図14に示されるように、複数のトレンチ1414は、キャップ薄膜層1412および第3の金属間誘電層1410の中に画定されてよく、垂直MTJセル1416は、各トレンチ1414に堆積され得る。この特定の例では、トレンチ1414は、トレンチ深さdを有するように画定される。下部電極1418の厚さは、関連する垂直MTJセル深さcを有するように画定される。ある特定の例では、垂直MTJセル深さcは、トレンチ深さdから下部電極1418の厚さを引いたものにほぼ等しい。一般に、トレンチ1414の中に垂直MTJセル1416を作ることによって、トレンチ1414の寸法が、垂直MTJセル1416の寸法を画定する。さらに、トレンチ1414は垂直MTJセル1416の寸法を画定するので、垂直MTJセル1416は、クリティカルで高価なフォトエッチングプロセスを垂直MTJセル1416に対して実行することなく形成することができ、したがって、垂直MTJセル1416に関連する、酸化、角の丸まり、および他の侵食に関連する問題を減らす。図15は、リバースフォトレジスト剥離および、キャップ薄膜層で止まるMTJCMPプロセスの後の、図14の回路基板1300の断面図1500である。回路基板1300は、第1の金属間誘電層1301、配線1303、第2の金属間誘電層1302、および第1のキャップ層1304を含む。断面図1500は、第2の金属間誘電層1410、第2のキャップ層1412、および垂直MTJ構造1416を含む。垂直MTJ構造1416は、垂直MTJセル深さdを有し、トレンチ深さdを有するトレンチ1414の中に形成される。垂直MTJ構造1416は、ビアフィリング材料1308と結合される下部電極1418、垂直MTJ積層1420、および上部電極1422を含む。フォトレジスト剥離プロセスが適用され、垂直MTJの化学機械研磨CMPプロセスが、垂直MTJ構造1416の一部を除去して、実質的に平らな表面1530を生成するために、適用される。CMPプロセスは、第2のキャップ薄膜層1412で止まる。図16は、フォトレジストがスピンコートされてパターニングされ、垂直MTJの側壁のエッチングが実行された後の、図15の線16-16で切られた、図15の回路基板1300の断面図1600である。側壁のエッチングは、任意選択のプロセスのステップである。回路基板1300は、第1の金属間誘電層1301、配線1303、第2の金属間誘電層1302、第1のキャップ薄膜層1304、およびビアフィリング材料1308を含む。第3の金属間誘電層1410および第2のキャップ層1412は、第1のキャップ薄膜層1304の上に堆積される。トレンチ1414は、第2のキャップ層1412および第2の金属間誘電層1410の中に画定される。下部電極1418、垂直MTJ積層1420、および上部電極1422は、トレンチ1414の中に形成される。化学機械研磨CMPプロセスが、実質的に平らな表面1530を生成するために適用される。フォトレジスト層1646がスピンコートされ、プロセスパターン開口1652が、フォトエッチングプロセスを用いて画定される。フォトエッチングプロセスは、垂直MTJセル1416から側壁を取り除き、上から見て実質的にU字形の垂直MTJセル1416を得る。図17は、プロセス開口1652の中への金属間誘電材料の堆積、化学機械研磨CMPプロセスの実行、および第3のキャップ層1644の堆積の後の、図16に示される回路基板1300の断面図1700である。回路基板1300は、第1の金属間誘電層1301、配線1303、第2の金属間誘電層1302、第1のキャップ薄膜層1304、およびビアフィリング材料1308を含む。第3の金属間誘電層1410および第2のキャップ層1412は、第1のキャップ薄膜層1304の上に堆積される。トレンチ1414は、第2のキャップ層1412および第2の金属間誘電層1410の中に画定される。下部電極1418、垂直MTJ積層1420、および上部電極1422は、トレンチ1414の中に形成される。化学機械研磨CMPプロセスが、実質的に平らな表面1530を回復するために適用される。プロセス開口1652が、フォトエッチングプロセスを用いて画定される。フォトエッチングプロセスは、垂直MTJセル1416から側壁を取り除き、上から見て実質的にU字形の垂直MTJセル1416を得る。プロセス開口1652が、金属間誘電材料1748により充填され、CMPプロセスが、実質的に平らな表面1530を回復するために実行され、第3のキャップ層1644が、実質的に平らな表面1530の上に堆積される。図18は、他の回路に結合され得る、回路基板1300の断面図1800である。回路基板1300は、第1の金属間誘電層1301、配線1303、第2の金属間誘電層1302、第1のキャップ薄膜層1304、およびビアフィリング材料1308を含む。第3の金属間誘電層1410および第2のキャップ層1412は、第1のキャップ薄膜層1304の上に堆積される。トレンチ1414は、第2のキャップ層1412および第2の金属間誘電層1410の中に画定される。下部電極1418、垂直MTJ積層1420、および上部電極1422は、トレンチ1414の中に形成される。化学機械研磨CMPプロセスが、実質的に平らな表面1530を回復するために適用される。第3のキャップ層1644および第4の金属間誘電層1646が、堆積される。フォトエッチングプロセスが、第4の金属間誘電層1646および第3のキャップ層1644を貫通するビア1860を画定するために、適用される。ビア1860は導電性材料で充填され、ビアの化学機械研磨プロセスが適用される。金属配線1862が、第4の金属間誘電層1646の上に堆積されてパターニングされ、第5の金属間誘電層1848が堆積される。ダマシンプロセスが用いられる場合、ビアおよび金属配線が組み合わされて、トレンチのパターニング、銅メッキ、ならびに、第5の金属間誘電層1848および第4の金属間誘電層1646における銅のCMPが行われ得る。ある特定の実施形態では、別の化学機械研磨プロセスが、回路デバイスを研磨するために実行され得る。この段階において、配線1303および配線1862が他の回路に結合されてよく、垂直MTJセル1416が、1つまたは複数のデータ値を記憶するために用いられてよい。図19は、図1の垂直磁気トンネル接合MTJセル150のような、垂直MTJセルを形成する方法の、ある特定の例示的な実施形態の流れ図である。1902において、図1の配線103のような金属層が、図1のデバイス基板105のようなデバイス基板を覆って形成される。1904に進み、ビアが形成され、金属層と接触する。ある特定の実施形態では、ビアは、フォトエッチングプロセス、フォトレジスト剥離プロセス、および洗浄プロセスを用いて形成されてよく、図1の導電性材料108のような導電性材料により充填される。1906に移り、図3の第2の誘電層336のような誘電層が、ビアの上に追加される。1908へ続き、図1のトレンチ114のようなトレンチ領域が、誘電層の一部をエッチングすることにより形成される。1910に進み、トレンチ領域を形成した後、図1の垂直MTJ積層152のような垂直磁気トンネル接合MTJ構造が、トレンチ領域に堆積される。垂直MTJ構造は、図1のフリー層154のようなフリー層と、図1の固定層158のような固定層との間に、図1のバリア層156のようなバリア層を含み得る。ある特定の実施形態では、固定層とフリー層の少なくとも1つは、トレンチの底面に近接し、トレンチの底面に実質的に垂直な磁気モーメントを有する。垂直MTJ構造はさらに、トレンチの底面に実質的に垂直な磁気モーメントを有しトレンチの底面に近接する、図1のリファレンス層178のようなリファレンス層を含み得る。1912に進み、図1の上部電極170のような上部電極が、垂直MTJ構造を覆って形成される。1914に移り、垂直MTJ構造が研磨され得る。研磨は、垂直MTJ構造にフォトエッチングプロセスを実行することなく、実行され得る。研磨プロセスは、化学機械研磨CMPプロセスを実行して、トレンチの外側の電極材料の一部を含む、余剰の材料を除去するステップを含み得る。ある特定の実施形態では、垂直MTJ構造を研磨するステップは、堆積された材料を基板から除去し、実質的に平らな表面を画定するステップを含み得る。1916へ続き、図1の磁区109のような、固定層が持つ磁場の方向を定めるために、磁気アニーリングプロセスが実行され得る。磁気アニーリングプロセスは、3次元3Dのアニーリングプロセスであってよい。すべての垂直MTJ層は、磁気アニーリングプロセスを介してアニーリングされてよく、書込み電流によりフリー層を調整可能にしつつ、固定層をピン止めする。ある特定の実施形態では、図14に示されるように、複数のトレンチが形成されてよく、垂直MTJ構造を堆積するステップは、複数のトレンチの各々にMTJ層を形成することにより実行される。研磨は、CMPプロセスにより実行され、MTJ構造のMTJ層をエッチングすることなく、複数のトレンチの各々の外側の余剰の材料を除去して、複数の実質的に同様のMTJデバイスを形成することができる。図20は、垂直磁気トンネル接合MTJセルを形成する方法の、第2の特定の例示的な実施形態の流れ図である。2002において、図14のキャップ薄膜層1304のようなキャップ薄膜層が、図14の第2のIMD層1302のような、デバイスの金属間誘電層IMDに堆積される。2004に進み、ビアが、フォトエッチングプロセス、フォトレジスト剥離プロセス、および洗浄プロセスを用いて形成される。2006へ続き、ビアまたは開口が、図14の導電性材料1308のような導電性材料で充填され、化学機械研磨CMPプロセスが、余剰の導電性材料を除去するために実行される。2008に移り、図14の第2のキャップ層1412のようなキャップ層が、ビアを覆って堆積される。2010へ続き、垂直MTJ構造を決定する寸法を有する、図14のトレンチ1414のようなトレンチが、垂直MTJ構造にフォトエッチングプロセスを実行することなく、画定される。2012に進み、図14の下部電極1418のような下部電極が堆積される。2014へ続き、磁気薄膜およびトンネルバリア層を含む、複数の垂直磁気トンネル接合MTJ薄膜層が堆積され、図14の垂直磁気トンネル接合MTJ積層1420のような垂直MTJ積層を形成する。2016へ続き、図14の上部電極1422のような上部電極が、垂直MTJ積層の上に堆積され、垂直MTJセルを形成する。2018に進み、トレンチを直接覆わない余剰の材料を除去するために、リバースフォトエッチングプロセスが実行される。2020において、第2のキャップ層の上の余剰の材料を除去するために、CMPプロセスが実行される。2022に進み、垂直MTJ積層がフォトエッチングされ、垂直MTJ積層の1つの側壁を除去する。ある特定の実施形態では、垂直MTJ積層のフォトエッチングは、プロセスウィンドウまたはプロセス開口を画定する。方法は2024に進む。図21を参照すると、2024において、方法は2126に進み、磁気モーメントの方向を定めるために、磁気アニーリングプロセスが、垂直MTJ積層に対して実行される。2128に移り、図18の第3のキャップ層1644のような第3のキャップ薄膜層が、第2のキャップ薄膜層の上に堆積され、図18の第4のIMD層1646のような第2のIMDが、第3のキャップ薄膜層を覆って堆積される。2130に進み、図18のビア1860のような第2のビアが、フォトエッチングプロセスを用いて形成され、第2のビアまたは開口が、導電性材料で充填される。2132に進み、導電性材料を研磨するために、CMPプロセスが実行される。2134へ続き、金属配線が、金属層を堆積し、層をフォトエッチングして配線を形成することにより、または、トレンチを形成し、フォトエッチングし、メッキを行い、化学機械研磨CMPプロセスを実行することにより、画定され得る。ダマシンプロセスが用いられる場合、2132におけるビアのプロセスおよび2134における金属配線のプロセスは、画定されたトレンチのフォト/エッチング、フォトレジストの剥離、銅メッキ、および銅のCMPプロセスとして組み合わされ得る。方法は2136で終了する。図22は、複数の垂直MTJ構造を有する記憶デバイスを含む、代表的なワイヤレス通信デバイス2200のブロック図である。通信デバイス2200は、トレンチ領域の中に配置された垂直MTJ構造のメモリアレイ2232と、トレンチ領域の中に配置された垂直MTJ構造のアレイを含む磁気抵抗ランダムアクセスメモリMRAM2266とを含み、これらのメモリアレイおよびMRAMは、デジタルシグナルプロセッサDSP2210のようなプロセッサに結合される。DSP2210は、ソフトウェア2233のようなコンピュータ可読命令を記憶する、メモリ2231のようなコンピュータ可読媒体に結合される。通信デバイス2200はまた、DSP2210に結合されるトレンチ領域の中に配置された垂直MTJ構造のキャッシュメモリデバイス2264を含む。トレンチ領域の中に配置される垂直MTJ構造のキャッシュメモリデバイス2264、トレンチ領域の中に配置される垂直MTJ構造のメモリアレイ2232、および、トレンチ領域の中に配置される複数の垂直MTJ構造を含むMRAMデバイス2266は、図3~図21に関して説明されたようなプロセスに従って形成される、垂直MTJセルを含み得る。図22は、デジタルシグナルプロセッサ2210およびディスプレイ2228に結合されたディスプレイコントローラ2226も示す。コーダ/デコーダCODEC2234は、デジタルシグナルプロセッサ2210に結合することもできる。スピーカー2236およびマイクロフォン2238は、コーデック2234に結合され得る。図22は、ワイヤレスコントローラ2240が、デジタルシグナルプロセッサ2210およびワイヤレスアンテナ2242に結合され得ることも示す。ある特定の一実施形態では、入力デバイス2230および電源2244はシステムオンチップシステム2222に結合される。その上、ある特定の実施形態では、図22に示すように、ディスプレイ2228、入力デバイス2230、スピーカー2236、マイクロフォン2238、ワイヤレスアンテナ2242、および電源2244は、システムオンチップシステム2222の外部にある。しかし、これらの各々は、インターフェースまたはコントローラのような、システムオンチップシステム2222のコンポーネントに結合されてもよい。前述の開示されるデバイスおよび機能たとえば、図1~図18のデバイス、図19~図21の方法、またはこれらの任意の組合せは、コンピュータ可読媒体に記憶されるコンピュータファイルたとえば、RTL、GDSII、GERBERなどになるように、設計され構成され得る。そのようなファイルの一部またはすべてが、そのようなファイルに基づいてデバイスを製造する製造担当者に与えられ得る。得られる製品は半導体ウェハを含み、このウェハは次いで、半導体ダイに切断され、半導体チップにパッケージングされる。そして、半導体チップは電子デバイスにおいて利用される。図23は、電子デバイス製造プロセス2300の、ある特定の例示的な実施形態を示す。物理的なデバイス情報2302は、製造プロセス2300において、たとえば研究用コンピュータ2306などで受け取られる。物理的なデバイス情報2302は、図1~図18のいずれかで示されるようなトレンチ領域の中に配置される垂直MTJ構造を有する、または、図19~図21のいずれかに従って形成される、MTJデバイスのような半導体デバイスの、少なくとも1つの物理的な特性を表す設計情報を、含み得る。たとえば、物理的なデバイス情報2302は、研究用コンピュータ2306に結合されるユーザインターフェース2304を介して入力される、物理的なパラメータ、材料の特性、および構造情報を含み得る。研究用コンピュータ2306は、メモリ2310のようなコンピュータ可読媒体に結合される、1つまたは複数のプロセシングコアのようなプロセッサ2308を含む。メモリ2310は、プロセッサ2308に、ファイルフォーマットに適合するように物理的なデバイス情報2302を変換させ、ライブラリファイル2312を生成させるように実行可能な、コンピュータ可読命令を記憶することができる。ある特定の実施形態では、ライブラリファイル2312は、変換された設計情報を含む少なくとも1つのデータファイルを含む。たとえば、ライブラリファイル2312は、図1~図18のいずれかに示されるようなトレンチ領域の中に配置される垂直MTJ構造を有する、または、図19~図21のいずれかに従って形成される、垂直MTJデバイスを含む、半導体デバイスのライブラリを含んでもよく、このライブラリは、電子設計自動化EDAツール2320とともに用いるために提供される。ライブラリファイル2312は、メモリ2318に結合される1つまたは複数のプロセシングコアのようなプロセッサ2316を含む、設計用コンピュータ2314において、EDAツール2320とともに用いられ得る。EDAツール2320は、メモリ2318にプロセッサ実行可能命令として記憶され、設計用コンピュータ2314のユーザが、ライブラリファイル2312の、図1~図18のいずれかで示されたような垂直MTJデバイスを用いた、または図19~図21のいずれかに従って形成された回路を、設計できるようにし得る。たとえば、設計用コンピュータ2314のユーザは、設計用コンピュータ2314と結合されるユーザインターフェース2324を介して、回路設計情報2322を入力することができる。回路設計情報2322は、図1~図18のいずれかで示されるようなトレンチ領域の中に配置される垂直MTJ構造を有する、または、図19~図21のいずれかに従って形成される、垂直MTJデバイスのような半導体デバイスの、少なくとも1つの物理的な特性を表す設計情報を、含み得る。例示すると、回路設計の特性は、回路設計における特定の回路の識別および他の要素との関係、位置情報、形状サイズ情報、相互接続情報、または、半導体デバイスの物理的な特性を表す他の情報を含み得る。設計用コンピュータ2314は、ファイルフォーマットと適合するように、回路設計情報2322を含む設計情報を変換するように構成され得る。例示すると、ファイル形式は、平面的な幾何形状、文字列の標識、および、GraphicDataSystemGDSIIファイルフォーマットのような階層的なフォーマットでの回路レイアウトについての他の情報を表す、データベースのバイナリファイルのフォーマットを含み得る。設計用コンピュータ2314は、図1~図18のいずれかで示される、または、図19~図21のいずれかに従って形成される、垂直MTJデバイスを記述する情報を、他の回路または情報に加えて含む、GDSIIファイル2326のような変換された設計情報を含むデータファイルを生成するように構成され得る。例示すると、図1~図18のいずれかで示されるようなトレンチ領域の中に配置される垂直MTJ構造を有する、または、図19~図21のいずれかに従って形成される、垂直MTJデバイスを含み、かつ、中に追加の電子回路およびコンポーネントも含む、システムオンチップSOCに対応する情報を、データファイルは含み得る。GDSIIファイル2326は、図1~図18のいずれかで示されるようなトレンチ領域の中に配置される垂直MTJ構造を有する、または、図19~図21のいずれかに従って形成される、垂直MTJデバイスを、GDSIIファイル2326の中の変換された情報に従って製造するために、製造プロセス2328において受け取られ得る。たとえば、デバイス製造プロセスは、代表的なマスク2332として図示される、たとえばフォトリソグラフィ処理に使用されるマスクなど1つまたは複数のマスクを作るために、GDSIIファイル2326をマスク製造業者2330に提供するステップを含むことができる。マスク2332は、製造プロセスの間に用いられ、1つまたは複数のウェハ2334を生成することができ、ウェハ2334は検査されて、代表的なダイ2336のようなダイに分割され得る。ダイ2336は、図1~図18のいずれかで示されるようなトレンチ領域の中に配置される垂直MTJ構造を有する、または、図19~図21のいずれかに従って形成される、垂直MTJデバイスを含む回路を、含む。ダイ2336を、パッケージングプロセス2338に提供することができ、パッケージングプロセス2338において、ダイ2336は代表的なパッケージ2340に組み込まれる。たとえば、パッケージ2340は、システムインパッケージSiP構成のような、単一のダイ2336または複数のダイを含み得る。パッケージ2340は、電子機器技術評議会JEDEC規格のような、1つまたは複数の規格または仕様を遵守するように構成され得る。パッケージ2340に関する情報は、たとえばコンピュータ2346に記憶されるコンポーネントライブラリを介して、様々な製品設計者に配布され得る。コンピュータ2346は、メモリ2350に結合される、1つまたは複数のプロセシングコアのようなプロセッサ2348を含み得る。ユーザインターフェース2344を介してコンピュータ2346のユーザから受け取られたPCB設計情報2342を処理するために、プリント回路基板PCBツールが、メモリ2350にプロセッサ実行可能命令として保存され得る。PCB設計情報2342は、図1~図18のいずれかで示されるようなトレンチ領域の中に配置される垂直MTJ構造を有する、または、図19~図21のいずれかに従って形成される、垂直MTJデバイスを含む、パッケージ2340に対応するパッケージングされた半導体デバイスの、回路基板上での物理的な位置情報を含み得る。コンピュータ2346は、PCB設計情報2342を変換して、パッケージングされた半導体デバイスの回路基板上での物理的な位置情報とともに、配線およびビアのような電気的な接続のレイアウトを含むデータを有する、GERBERファイル2352のようなデータファイルを生成するように構成されてもよく、パッケージングされた半導体デバイスは、図1~図18のいずれかで示されるようなトレンチ領域の中に配置される垂直MTJ構造を有する、または、図19~図21のいずれかに従って形成される、垂直MTJデバイスを含む、パッケージ2340に相当する。他の実施形態では、変換されたPCB設計情報により生成されたデータファイルは、GERBERフォーマット以外のフォーマットを有してもよい。GERBERファイル2352は、基板組立プロセス2354において受け取られ、GERBERファイル2352内に保存される設計情報に従って製造される、代表的なPCB2356のようなPCBを作成するために、用いられ得る。たとえば、GERBERファイル2352は、PCB製造プロセスの様々なステップを実行するための1つまたは複数の機械にアップロードすることができる。PCB2356は、パッケージ2340を含む電子コンポーネントを装着されて、代表的なプリント回路アセンブリPCA2358を形成することができる。PCA2358は、製品製造プロセス2360において受け取られ、第1の代表的な電子デバイス2362および第2の代表的な電子デバイス2364のような、1つまたは複数の電子デバイスとなるように統合され得る。例示的、非限定的な例として、第1の代表的な電子デバイス2362、第2の代表的な電子デバイス2364、またはその両方は、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末PDA、固定式の位置データユニット、およびコンピュータという群から選択され得る。別の例示的かつ非限定的な例として、電子デバイス2362および2364の1つまたは複数は、携帯電話、携帯用パーソナル通信システムPCSユニット、携帯情報端末のような持ち運び可能なデータユニット、全地球測位システムGPS対応デバイス、ナビゲーションデバイス、計測装置のような固定式の位置データユニット、または、データもしくはコンピュータ命令を保存もしくは取り出す任意の他のデバイス、またはこれらの任意の組合せのような、遠隔ユニットであってよい。図23は、本開示の教示に従った遠隔ユニットを示すが、本開示は、これらの例示的な示されたユニットには限定されない。本開示の実施形態は、メモリおよびオンチップ回路を含む能動的な統合された回路を含む、任意のデバイスにおいて適切に利用され得る。したがって、図1~図18のいずれかで示されるようなトレンチ領域の中に配置される垂直MTJ構造を有する、または、図19~図21のいずれかに従って形成される、垂直MTJデバイスが、例示的なプロセス2300で説明されるように、製造され、プロセスされ、電子デバイスに組み込まれ得る。図1~図22に関して開示される実施形態の1つまたは複数の態様は、ライブラリファイル2312、GDSIIファイル2326、GERBERファイル2352内などに、様々なプロセスの段階で含まれてもよく、また、研究用コンピュータ2306のメモリ2310、設計用コンピュータ2314のメモリ2318、コンピュータ2346のメモリ2350、基板組立プロセス2354のような様々な段階で用いられる1つまたは複数の他のコンピュータまたはプロセッサのメモリ図示せずに保存されてもよく、また、マスク2332、ダイ2336、パッケージ2340、PCA2358、プロトタイプ回路もしくはデバイスのような他の製品図示せず、またはこれらの任意の組合せのような1つまたは複数の他の物理的な実施形態に組み込まれてもよい。たとえば、GDSIIファイル2326または製造プロセス2328は、コンピュータにより実行可能な命令を記憶するコンピュータ可読有形媒体、材料堆積システムのコントローラ、または他の電子デバイスを含んでもよく、命令は、図1~図18のいずれかで示されるようなトレンチ領域の中に配置される垂直MTJ構造を有する、または、図19~図21のいずれかに従って形成される、垂直MTJデバイスの形成を開始するように、コンピュータまたはコントローラのプロセッサにより実行可能な、命令を含む。たとえば、命令は、製造段階2328などにおいて、デバイス基板を覆って金属層を形成するステップ、金属層と接触するビアを形成するステップ、ビアの上に誘電層を追加するステップ、誘電層の一部をエッチングしてトレンチ領域を形成するステップ、および、垂直磁気トンネル接合MTJ構造をトレンチ領域の中に堆積するステップを開始するように、コンピュータにより実行可能な命令を含んでもよい。物理的なデバイス設計から最終製品までの製造の様々な代表的な段階が示されるが、他の実施形態では、より少数の段階が用いられてもよく、または追加の段階が含まれてもよい。同様に、プロセス2300は、単一のエンティティによって、あるいは、プロセス2300の様々な段階を実行する1つまたは複数のエンティティによって実行されてもよい。本明細書で開示される実施形態とともに説明される様々な例示的な論理ブロック、構成、モジュール、回路、および方法のステップは、電子的なハードウェア、処理ユニットにより実行されるコンピュータソフトウェア、またはこれら両方の組合せとして実装され得ることが、当業者にはさらに理解されよう。様々な例示的なコンポーネント、ブロック、構成、モジュール、回路、およびステップが、全般にそれらの機能に関して、上で説明されてきた。そのような機能がハードウェアとして実装されるか、実行可能な処理命令として実装されるかは、具体的な用途およびシステム全体に課された設計制約により決まる。当業者は、説明した機能を特定の適用例ごとに様々な方法で実装し得るが、そのような実装の決定は、本開示の範囲からの逸脱を生じるものと解釈すべきではない。本明細書で開示する実施形態に関して説明する方法またはアルゴリズムのステップは、直接ハードウェアで実施されるか、プロセッサによって実行されるソフトウェアモジュールで実施されるか、またはその2つの組合せで実施され得る。ソフトウェアモジュールは、ランダムアクセスメモリRAM、磁気抵抗ランダムアクセスメモリMRAM、スピントルク注入磁気抵抗ランダムアクセスメモリSTT-MRAM、フラッシュメモリ、読み取り専用メモリROM、プログラム可能読み取り専用メモリPROM、消去可能なプログラム可能読み取り専用メモリEPROM、電気的に消去可能なプログラム可能読み取り専用メモリEEPROM、レジスタ、ハードディスク、取り外し可能ディスク、コンパクトディスク読み取り専用メモリCD-ROM、または当技術分野で知られる任意の他の形態の記憶媒体に、存在し得る。例示的な記憶媒体は、プロセッサが記憶媒体から情報を読み取り、記憶媒体に情報を書き込むことができるように、プロセッサに結合される。代替として、記憶媒体はプロセッサと一体であり得る。プロセッサおよび記憶媒体は、特定用途向け集積回路ASICに存在し得る。ASICは、コンピューティングデバイスまたはユーザ端末に存在し得る。代替的には、プロセッサおよび記憶媒体は、コンピューティングデバイスまたはユーザ端末の中に、個別のコンポーネントとして存在し得る。開示される実施形態の上記の説明は、当業者が、開示された実施形態を実現または利用できるようにするために、提供される。これらの実施形態への様々な修正が、当業者には容易に明らかであり、本明細書で定義される原理は、本開示の範囲から逸脱することなく、他の実施形態に適用され得る。したがって、本開示は、本明細書で示される実施形態に限定されることは意図されず、以下の特許請求の範囲で定義されるような原理および新規の特徴と矛盾しない、可能な最大の範囲を認められるべきである。