"基板と、前記基板の表面に、一方向に並べられた複数の光電変換素子群とを備え、前記複数の光電変換素子群の配置方向を行方向と規定すると、前記複数の光電変換素子群の各々は、前記行方向に対して略直交する列方向に並べられた所定数の光電変換素子を含み、前記所定数の光電変換素子の各々は、入力された光の強度に応じた量の電荷を発生させる光電変換部と、前記光電変換部に発生した前記電荷を受光信号として出力するための出力電極とを含み、前記行方向には前記複数の光電変換素子群の数と同数並べられ、前記列方向には前記所定数並べられた複数の転送トランジスタをさらに備え、前記複数の転送トランジスタの各々は、対応する光電変換素子の前記出力電極に接続された第1の電極と、前記受光信号を出力するための第2の電極と、前記第1および第2の電極が形成された層と絶縁層を介在して配置され、前記第1の電極から前記第2の電極への前記受光信号の伝達を制御する制御電極とを含み、前記制御電極は、前記複数の転送トランジスタのうちの同一行に属する転送トランジスタの間で一体的に形成され、前記複数の転送トランジスタを平面視した場合には、前記第1の電極と前記制御電極との重なり部分の面積が、前記第2の電極と前記制御電極との重なり部分の面積よりも小さい、フォトセンサ。前記第1の電極は、前記制御電極に関して前記第2の電極と非対称な形状である、請求項1に記載のフォトセンサ。前記第2の電極は、前記第1の電極の両側に形成される、請求項1に記載のフォトセンサ。同一の列に属する前記所定数の前記転送トランジスタの前記第2の電極が統合されて形成される、請求項1に記載のフォトセンサ。前記複数の転送トランジスタに対応してそれぞれ設けられた複数の容量をさらに備え、前記複数の容量の各々は、前記制御電極とともに同一の層に形成された第3の電極を含み、前記複数の容量を平面視した場合には、前記第3の電極の一部が対応する転送トランジスタの前記第2の電極の一部と重なりあう、請求項1に記載のフォトセンサ。前記第3の電極は、浮遊電極である、請求項5に記載のフォトセンサ。前記複数の容量の間で前記第3の電極が一体的に形成され、固定電位が前記第3の電極に与えられる、請求項5に記載のフォトセンサ。前記複数の転送トランジスタが行単位で順次選択されるように、前記制御電極に信号を与える選択回路をさらに備える、請求項1に記載のフォトセンサ。前記転送トランジスタは、半導体層を有する薄膜トランジスタを含み、前記半導体層は、多結晶シリコンまたは微結晶シリコンを含む、請求項1から8のいずれかに記載のフォトセンサ。光電変換装置の低コスト化と光電変換装置の処理能力の向上単位時間当たりの処理能力の増大との両立が、かねてより要求されている。しかしながら従来の光電変換装置では、転送トランジスタを駆動するためにシフトレジスタが用いられている。すなわちシフトレジスタからのオンオフ信号が転送トランジスタのゲート電極に入力されて転送トランジスタがオンオフされる。さらに、従来の構成によれば、一般的に、光電変換部に電荷蓄積用のコンデンサが形成される。シフトレジスタの動作速度には制限がある。さらに、コンデンサに電荷を蓄積するためには、ある程度の時間が必要である。したがって従来の構成によれば、光電変換装置の読み出し時間の短縮を図り、それによって動作の高速化を達成することは困難であった。光電変換装置の動作の高速化のため、たとえば特許文献4に開示された技術では、複数の転送トランジスタを複数のシフトレジスタで分担して駆動することが試みられている。また、転送トランジスタおよびシフトレジスタの素材を、移動度が相対的にa-Si:Hから、移動度が相対的に高い多結晶Siあるいは微結晶Siに変えることも試みられていた。これらの方法では、光電変換装置の処理速度をある程度向上させることは可能であるものの、光電変換装置の処理速度を向上させるための根本的な解決手段にはなっていなかった。さらに、従来の構成によれば、回路の数が多いために寄生容量が増大する。寄生容量は光電変換装置の動作の高速化を妨げる。特許文献5に開示された構成は、光電変換部にキャパシタを使用しないことによって、光電変換装置の動作の高速化を図ろうとするものである。しかしながら特許文献5に開示された構成では、複数の信号線の各々が多数のゲート回線と交差する。このため多数の交差部が形成される。多数の交差部の寄生容量のために光電変換装置の動作の高速化が妨げられる。さらに従来の光電変換装置はシフトレジスタ等の回路を有するために、基板上に多くのトランジスタを搭載しなければならない。これらトランジスタが占有する面積が増大するために基板面積を縮小できず、結果的に低コスト化が妨げられる。この発明は上記のような問題点を解決するためになされたものであって、その目的は、低コスト化を図ることができるとともに、動作速度の向上を図ることができるフォトセンサを実現することである。本発明は要約すれば、フォトセンサであって、基板と、基板の表面に、一方向に並べられた複数の光電変換素子群とを備える。複数の光電変換素子群の配置方向を行方向と規定すると、複数の光電変換素子群の各々は、行方向に対して略直交する列方向に並べられた所定数の光電変換素子を含む。所定数の光電変換素子の各々は、入力された光の強度に応じた量の電荷を発生させる光電変換部と、光電変換部に発生した電荷を受光信号として出力するための出力電極とを含む。フォトセンサは、行方向には複数の光電変換素子群の数と同数並べられ、列方向には所定数並べられた複数の転送トランジスタをさらに備える。複数の転送トランジスタの各々は、対応する光電変換素子の出力電極に接続された第1の電極と、受光信号を出力するための第2の電極と、第1および第2の電極が形成された層と絶縁層を介在して配置され、第1の電極から第2の電極への受光信号の伝達を制御する制御電極とを含む。制御電極は、複数の転送トランジスタのうちの同一行に属する転送トランジスタの間で一体的に形成される。複数の転送トランジスタを平面視した場合には、第1の電極と制御電極との重なり部分の面積が、第2の電極と制御電極との重なり部分の面積よりも小さい。本発明によれば、高速での動作が可能なフォトセンサを低コストで実現できる。以下、この発明の実施の形態について図面を参照して詳しく説明する。なお、同一または相当する部分には同一の参照符号を付して、その説明を繰返さない。本発明の各実施の形態に係るフォトセンサは、たとえばラインイメージセンサに用いられる。このラインイメージセンサは、たとえば、ファクシミリ、イメージリーダ、デジタル複写機、バーコードリーダ等の装置に搭載された光情報入力装置に用いられる。ただし本発明が適用される装置は、上記の装置に限定されるものではない。まず図1および図2を参照して、本発明の実施の形態にかかるフォトセンサについて説明する。図1は、フォトセンサの全体的な構成を示す平面図である。図2は図1のII-II断面を概略的に示した断面構造図である。図1および図2を参照して、フォトセンサ100は、プリント基板1と、TFTセンサ基板2と、読み出し用ICIntegratedCircuit3と、信号端子4と、信号処理LSI5とを備える。プリント基板1は、プラスチック等の絶縁材料からなるプリント基板PWB:PrintedWiringBoardである。TFTセンサ基板2は、プリント基板1の一方の表面上に設けられる。IC3は、TFTセンサ基板2に形成されたフォトダイオード後述から光情報を読み出すためのICである。図1に示されるように、複数のIC3がTFTセンサ基板2の上に、互いに間隔をともなって配置される。同じく、複数の信号端子4がTFTセンサ基板2の端部に、互いに間隔をともなって配置される。複数の信号端子4の各々は、たとえばFPCFlexiblePrintedCircuitである。一例において、TFTセンサ基板2の長尺方向の長さLは、310mmである。信号処理LSI5は、たとえばASICApplicationSpecificICであり、プリント基板1の他方の表面上に設けられる。信号処理LSI5は、各種の信号処理を実行する。さらに、信号処理LSI5は、フォトダイオードからの信号をIC3に転送するための転送トランジスタ後述を制御する。図3は、破線によって図1に示された、プリント基板1の一方の表面の一部の領域10を拡大して示した平面模式図である。なお、図2にも、図1の領域10に対応する範囲を示す。図1および図3を参照して、電極21,31がTFTセンサ基板2上に設けられる。後に詳細に説明するように、電極21は、フォトダイオードの受光量に応じた信号を、当該フォトダイオードから読み出し用IC3に転送するための電極である。電極31は、IC3と信号端子4とに接続される。次に、フォトダイオードおよび転送トランジスタの構成を、実施の形態ごとに詳細に説明する。[実施の形態1]図4は、実施の形態1に係るフォトダイオードおよび転送トランジスタの構成を示した平面図である。図4では、図3に破線によって示された領域20に含まれる光電変換素子が拡大して示される。図4を参照して、フォトセンサは、ガラス基板225と、複数の光電変換素子群201とを備える。図4に示したX方向は複数の光電変換素子群201の配置の方向であり、以後は行方向と呼ぶ。図4に示したY方向はX方向に直交する方向であり、以後は列方向と呼ぶ。1つの光電変換素子群201は、列方向に並べられた3つのフォトダイオード光電変換素子PD1~PD3を含む。フォトセンサは、薄膜トランジスタによって構成された複数の転送トランジスタをさらに備える。複数の転送トランジスタは、行方向には光電変換素子群201の数と同数並べられ、列方向には所定の数この場合には3つ並べられる。要するに、転送トランジスタは、フォトダイオードの数と同数設けられる。詳細には、1つの光電変換素子群201に対して、列方向に並べられた3つの転送トランジスタTr1,Tr2,Tr3が設けられる。転送トランジスタTr1,Tr2,Tr3は、その光電変換素子群201に含まれるフォトダイオードPD1,PD2,PD3とそれぞれ接続される。転送トランジスタTr1~Tr3の各々は、微結晶シリコン膜221と、ドレイン電極222と、ソース電極223と、ゲート電極とを有する。ソース電極223は、対応するフォトダイオードに接続される。一方、ドレイン電極222は、電極21に接続される。なお、微結晶シリコン膜221に代えて多結晶シリコン膜をTFTの半導体膜として使用することも可能である。転送トランジスタを平面視した場合に、ゲート電極と重なり合うソース電極223の部分の面積は、ゲート電極と重なり合うドレイン電極222の部分の面積よりも小さい。本明細書では、これをソース電極がドレイン電極よりも小さいと説明する。なお、ソース電極がドレイン電極よりも小さければ、ソース電極、ドレイン電極の形状は特に限定されるものではない。同一行に配置された複数の転送トランジスタのゲート電極は一体的に形成される。図4に示されるように、複数の転送トランジスタTr1のゲート電極がゲート電極2241として一体的に形成される。同じく、複数の転送トランジスタTr2のゲート電極がゲート電極2242として一体的に形成され、複数の転送トランジスタTr3のゲート電極がゲート電極2243として一体的に形成される。図5は、図4のV-V線に沿った断面を示した図である。図4および図5を参照して、転送トランジスタTr3は、ドレイン電極222と、ソース電極223と、微結晶シリコン膜221と、ゲート絶縁膜226と、ゲート電極2243とによって構成される。微結晶シリコン膜221は、微結晶シリコン膜、イントリンシックの非晶質シリコンia-Si:H膜、およびn型の非晶質シリコンna-Si:H膜がこの順に積層されることによって形成される。なお、n型の非晶質シリコン膜は、ドレイン電極222の直下およびソース電極223の直下にしか存在しない。ソース電極223、ドレイン電極222および電極21は、同一の配線層に形成される。ソース電極223の一部およびドレイン電極222の一部は、ゲート絶縁膜226および微結晶シリコン膜221を介在してゲート電極2243と対向する。なお、転送トランジスタTr1,Tr2の断面構造は図5に示した転送トランジスタTr3の断面構造と同じであるので以後の詳細な説明は繰り返さない。図5には、ゲート電極2241,2242の断面が示されている。フォトダイオードPD1~PD3の各々は、下部電極232と、非晶質シリコン膜233と、上部電極234と、透明電極236と、カラーフィルタ238とを有する。なお、PD1,PD2,PD3には、それぞれ、赤R、緑G、青Bのカラーフィルタが設けられる。非晶質シリコン膜233は、n型の非晶質シリコンna-Si:H膜、イントリンシックの非晶質シリコンia-Si:H膜、p型の非晶質シリコンpa-Si:H膜がこの順に積層された3層の膜からなる。転送トランジスタTr3のソース電極223は、コンタクト孔231を通じてフォトダイオードPD3の下部電極232に接続される。一方、透明電極236は、コンタクト孔235を通じてフォトダイオードPD1,PD2,PD3の上部電極234に接続される。フォトダイオードの受光のため、透明電極236およびフォトダイオードPD1~PD3の上部電極234は、たとえばITOIndiumTinOxideなどの透明電極によって形成される。層間絶縁膜227,228は、ソース電極223、ドレイン電極222および電極21が形成された配線層の上に積層される。層間絶縁膜228の上には転送トランジスタTr3を覆うように遮光膜229が形成される。さらに、遮光膜229を覆う層間絶縁膜237が形成される。カラーフィルタ238は層間絶縁膜227の上に形成される。なお、微結晶シリコン膜による転送トランジスタの具体的な製造方法については、たとえば特開2010-192660号公報に述べられた方法を適用できるので、ここでは詳細な説明を繰り返さない。特開2010-192660号公報では、微結晶シリコン膜221に相当する3つの層に関して次のように説明されている。すなわち、微結晶シリコン層の膜厚が30~100nmであり、非晶質シリコン層の膜厚が50~100nmであり、n型非晶質シリコンは、不純物としてリンPがドープされ、膜厚が10~50nmの非晶質シリコン膜である。なお、特開2010-192660号公報では、微結晶シリコンとは、概ね平均粒径が100nm以下の結晶性シリコンをさすと説明されている。本実施形態でも、微結晶シリコンを上記のように定義することができる。同様に、非晶質シリコン膜によるフォトダイオードの具体的な製造方法については、たとえば特開2009-295908号公報に述べられた方法を適用できるので、ここでは詳細な説明を繰り返さない。特開2009-295908号公報によれば、フォトダイオードのイントリンシックの非晶質シリコンの膜厚が0.5~2μmであると説明されている。この膜厚は、非晶質シリコンを用いたTFTの当該非晶質シリコンの膜厚典型的には50~200nm=0.05~0.2μmよりも厚い。仮に、図4,図5に示したTFTを非晶質シリコンで作製したとしても、フォトダイオードの非晶質シリコンを形成する工程とは別工程でTFTの非晶質シリコンを作製しなければならない。その理由はフォトダイオードとTFTとでは非晶質シリコンの膜厚が異なるためである。言い換えると、TFTの半導体膜を形成する工程は、フォトダイオードの半導体膜を形成する工程とは別工程である。したがって、実施の形態1のように微結晶シリコン膜で転送トランジスタを作製しても、その工程数は非晶質シリコンでTFTを作製する場合の工程数から実質的に増加しない。このため実施の形態1によれば、従来の製造方法に比較して製造コストの増加を抑制できる。図6は、実施の形態1に係るフォトセンサの主要部の回路図である。なお図6では、2つの光電変換素子群のフォトダイオードおよびそれらフォトダイオードに対応して設けられた転送トランジスタを代表的に示す。図4および図6を参照して、フォトダイオードPD1~PD3の各々の透明電極236が共通の電源0Vに接続されている。透明電極236は、フォトダイオードPD1~PD3のアノード電極図4および図5に示す上部電極234に対応に接続される。各フォトダイオードのカソード電極図4および図5に示す下部電極232に対応は、対応する転送トランジスタのソース電極図4および図5に示すソース電極223に接続される。なお、フォトダイオードPD1~PD3には、それぞれ、赤、緑、青のカラーフィルタ図5のカラーフィルタ238が形成されている。同一行に属する複数の転送トランジスタに対して共通に1本のゲート電極が設けられる。したがって、ゲート電極2241,2242,2243の3つのゲート電極が設けられる。ゲート電極2241,2242,2243は信号処理LSI5に接続される。なお、ゲート電極2241,2242,2243と信号処理LSI5との間にレベルシフト回路が設けられていてもよい。このレベルシフト回路は、転送トランジスタTr1~Tr3と同様の構造を有するTFTによって構成してもよい。また、レベルシフト回路が信号処理LSI5に含まれていてもよい。信号処理LSI5は、複数の転送トランジスタを1行単位で順次選択する選択回路として機能する。すなわち信号処理LSI5は、複数の転送トランジスタTr1を一括して制御するための信号、複数の転送トランジスタTr2を一括して制御するための信号、複数の転送トランジスタTr3を一括して制御するための信号を順次出力する。転送トランジスタTr1~Tr3のドレイン電極は電極21に共通に接続される。これにより電極21の数を少なくすることができる。電極21は読み出し用のIC3に接続される。これら転送トランジスタTr1~Tr3は、いわゆるマルチプレクサ回路MUXを構成する。図7は、図6に示したフォトセンサの動作を説明するための波形図である。図6および図7を参照して、R、G、Bは、転送トランジスタTr1,Tr2,Tr3にそれぞれ入力される信号、すなわちゲート電極2241~2243にそれぞれ入力される信号を表す。フォトダイオードPD1~PD3の透明電極236は0Vに固定され、電極21には例えば2Vの電圧が印加される。転送トランジスタのゲート電極2241~2243のいずれにも電圧が印加していないとき、フォトダイオードPD1~PD3の各々に照射された光の量に応じた電荷が各フォトダイオードに蓄積される図7中のCharge。Chargeの時間は、たとえば90μ秒である。赤のフォトダイオードPD1に対応する転送トランジスタTr1のゲート電極2241にたとえば20Vの電圧が印加される。ゲート電極2241に電圧が印加される時間は、たとえば10μ秒である。ゲート電極2241に電圧が印加されると転送トランジスタTr1がオン状態になり、赤のフォトダイオードPD1の下部電極232に正の電圧が印加される図7中、Readで示す。このときに、赤のフォトダイオードPD1に蓄積された電荷が、転送トランジスタTr1および電極21に流れて、赤のフォトダイオードPD1に照射された光の量に対応した電圧信号受光信号に変換されて読み出し用IC3に送られる。また、Chargeの間に赤のフォトダイオードPD1に蓄積された電荷は、転送トランジスタTr1、電極21を通って赤のフォトダイオードPD1から抜けるため、赤のフォトダイオードPD1は光照射前の状態に戻る図7においてPrechargeで示す。この後、転送トランジスタTr1のゲート電極2241の電圧を0Vにする。赤のフォトダイオードPD1に照射された光の量に対応した電荷によりキャパシタの電荷が減少する。転送トランジスタTr1がオン状態のとき、この減少した電荷の量に比例した電流が転送トランジスタTr1に流れる。この電流が、赤のフォトダイオードPD1に照射された光の量として検出される図7中、Readと示す。また、この電流により赤のフォトダイオードPD1は光照射前の状態に戻る図7中、Prechargeと示す。このようにして、赤のフォトダイオードPD1に照射された光の強度に対応する量の電荷が電気信号として出力される。赤のフォトダイオードPD1では、ReadおよびPrechargeが終了すると、ゲート電極2241の電圧が0Vにされて次のサイクルのChargeが始まる。赤のフォトダイオードPD1のReadおよびPrechargeが終了すると、緑のフォトダイオードPD2に対応する転送トランジスタTr2のゲート電極2242に20Vが印加される。赤のフォトダイオードPD1に蓄積された電荷の読み出しと同様に、緑のフォトダイオードPD2に蓄積された電荷が転送トランジスタTr2および電極21に流れて緑のフォトダイオードPD2から抜ける。緑のフォトダイオードPD2から抜けた電荷は、緑のフォトダイオードPD2に照射された光の量に対応した電圧信号受光信号に変換されて読み出し用IC3に送られる。緑のフォトダイオードPD2に照射された光の量に対応した電荷が緑のフォトダイオードPD2から抜けて、緑のフォトダイオードPD2は光が照射される前の状態に戻る。この後、転送トランジスタTr2のゲート電極2242の電圧が0Vにされる。次に青のフォトダイオードPD3に対応する転送トランジスタTr3のゲート電極2243に20Vが印加される。青のフォトダイオードPD3に蓄積された電荷が転送トランジスタTr3および電極21に流れて青のフォトダイオードPD3から抜ける。青のフォトダイオードPD3から抜けた電荷は、青のフォトダイオードPD3に照射された光の量に対応した電圧受光信号に変換されて読み出し用IC3に送られる。青のフォトダイオードPD3に照射された光の量に対応した電荷が青のフォトダイオードPD3から抜けて、青のフォトダイオードPD3は光が照射される前の状態に戻る。この後、転送トランジスタTr3のゲート電極2243の電圧が0Vにされる。なお、この実施の形態では、転送トランジスタのゲート電極2241~2243に印加する電圧を20Vトランジスタのオン時と0Vトランジスタのオフ時とにしているが、ゲート電極に印加される電圧はこれに限ったものではない。転送トランジスタのオン電流を大きくする場合には、ゲート電極に印加する電圧を20V以上、たとえば25Vにしても良い。また転送トランジスタのオフ時に電極21にリーク電流が流れるのを抑制するため、トランジスタのオフ時には、0V以下の電圧、たとえば-5Vをゲート電極に印加しても良い。このようにして各光電変換素子群201に照射された光は赤、緑、青の成分に分離された後に電気信号に変換され、その後、マルチプレクサ回路MUXを構成する転送トランジスタTr1~Tr3によって時系列の電気信号となって読み出し用IC3に送られる。さらに、信号処理LSI5がその電気信号に所定の処理デジタル化などを実行する。これにより一次元の画像情報が得られる。続いて図1に示されたフォトセンサ100が列方向に一画素分移動する。図7に示された動作が再度実行されることによって次の一次元の画像情報が得られる。なお、フォトセンサ100を移動させる方向は図1において紙面の上下のいずれかの方向である。実施の形態1では、フォトダイオードにマルチプレクサ転送トランジスタが直接接続される。赤、緑、青の3つのフォトダイオードの各々で光電変換された電気信号は、マルチプレクサによって、読み出し用IC3に時系列で送られる。実施の形態1では、マルチプレクサの制御電極の数は3つのみ必要であるゲート電極2241~2243。これら3つの制御電極に、図7に示される信号を信号処理LSI5から与えることによって、フォトダイオードから信号の読み出しが可能となる。したがって実施の形態1によればシフトレジスタを不要とすることができる。ここで信号処理LSI5は、種々の処理を実行する。したがってゲート電極2241~2243を駆動するための信号を発生させる機能回路が信号処理LSI5に追加されても、信号処理LSI5のチップ面積が著しく増加する可能性は小さい。たとえば特許文献4に開示された構成では、転送トランジスタ用の薄膜トランジスタに非晶質シリコン膜が用いられる。しかし、この構成によれば転送トランジスタの動作性能が低いために、m×n個m,nは2以上の整数の転送トランジスタを個別に駆動することができない。このため特許文献4に開示された構成ではn個のシフトレジスタが必要となる。同じく特許文献5に開示された構成においても複数個のシフトレジスタが必要となる。しかしながら実施の形態1によれば、MUXに設けられた3本の制御電極ゲート電極2241~2243を信号処理LSI5によって駆動できるためシフトレジスタが不要となる。このため特許文献4、5に示された構成と比較して基板の面積を縮小できる。なお、実施の形態1では転送トランジスタのオン時間すなわちゲート電極に正電圧が印加されている時間が長いために、非晶質シリコンTFTを転送用の薄膜トランジスタに使用することは望ましくない。その理由は、非晶質シリコンを薄膜トランジスタに使用するとゲート電極のオン時間の間に閾値電圧が変化して薄膜トランジスタの特性が劣化するためである。このため実施の形態1では転送用の薄膜トランジスタに微結晶シリコンが使用される。微結晶シリコンを使用した薄膜トランジスタの場合には、ゲート電極に高い正の電圧が印加されても、非晶質シリコンに比べて特性の劣化を抑えることができる。さらに、微結晶シリコンを薄膜トランジスタに使用することによって、非晶質シリコンを用いた薄膜トランジスタに比べて動作を高速化できる。なお、薄膜トランジスタの半導体膜を非晶質シリコンから微結晶シリコンに置き換えても製造コストの増加が抑えられる。したがって、実施の形態1によれば、製造コストの増加を抑えつつ薄膜トランジスタの動作速度を向上させることができる。さらにこの実施の形態1では、転送トランジスタのソース電極が、そのドレイン電極よりも小さく形成される。これによってソース電極の容量がドレイン電極の容量よりも小さくなる。実施の形態1に係るフォトセンサでは、フォトダイオードに転送トランジスタのソース電極が電極223を介して接続されている。転送トランジスタは、照射した光の量に対応した電荷をフォトダイオードだけでなく、ソース電極223によって生じる寄生容量にも充電する必要がある。従って高速化のためにはフォトダイオードから転送トランジスタのソース電極223までの寄生容量を低減させる必要がある。実施の形態1によれば、ソース電極の容量を小さくすることによって、その容量の充電に要する時間を短くすることができる。したがってフォトセンサの動作の高速化が可能になる。以下に具体的な例を示しながら、実施の形態1によって実現される動作の高速化を詳細に説明する。なお、以下の数値は、本発明の1つの実施形態を示すものであるが、本発明を限定するものではない。まず、1つのフォトダイオードのサイズは30μm×30μm=900平方μmである。ピッチフォトダイオードの中心から隣のフォトダイオードの中心までの距離は40μmである。フォトダイオードの非晶質シリコン膜に含まれるイントリンシックの非晶質シリコンの膜厚を1μmにした場合、1つのフォトダイオードの容量は0.093pFと見積もられる。図8は、実施の形態1に係る転送トランジスタの比較例のレイアウト図である。図8を参照して、比較例に係る転送トランジスタのゲート長/幅は、4.0/20μmである。ここでゲート長とは、ドレイン電極とソース電極との間の間隔となり、ゲート幅とは、ドレイン電極に対向するソース電極の長さとなる。比較例では、ソース電極223がドレイン電極222と同じ大きさに形成される。具体的には、ソース電極223とゲート電極2241との重なり部分のサイズは5μm×20μmである。ソース電極223とゲート電極2241との重なり部分の容量以下ソース電極容量と称するは0.011pFである。なお、図4は、転送トランジスタが模式的に示されているため、ソース電極223とゲート電極2241との重なり部分が実際よりも小さく記載されている。しかし、上記の値から明らかなように、ソース電極容量はフォトダイオード容量の1割以上を占める。図9は、実施の形態1に係る転送トランジスタのレイアウト図である。図9を参照して、実施の形態1では、ソース電極223がドレイン電極222よりも小さく形成される。実施の形態1では、ゲート長/幅は、4.0/10μmとなる。ソース電極223とゲート電極2241との重なり部分のサイズは5×10μmであり、ソース電極容量は0.0055pFとなる。すなわちソース電極容量は、図8に示した構成によって生じるソース電極容量から半減する。これにより全容量フォトダイオード容量ソース電極容量は0.104pFから0.0987pFに減少する。配線抵抗および転送用薄膜トランジスタのオン抵抗ゲート電圧が20V時のTFTの抵抗が同じ場合、読み出し時間図7中のPrechargeとReadの時間は全容量に反比例する。従って実施の形態1では、フォトダイオードに含まれるイントリンシックの非晶質シリコンの膜厚を1μmにすることで、約5の読み出し時間の短縮が図れる。さらなる高速化のためには、図7に示したChargeの時間を短くする必要がある。短い時間の光照射で充分な量の電荷をフォトダイオードに発生させるためには、フォトダイオードのイントリンシックの非晶質シリコンの膜厚を厚くする必要がある。この非晶質シリコンの膜厚を厚くするとフォトダイオードの容量は小さくなる。この結果から、全容量に対するソース電極容量の割合が増すことは自明である。たとえば図7に示したChargeの時間を45μ秒にするためにフォトダイオードのイントリンシックの非晶質シリコンの膜厚を1μmから2μmへと厚くした場合、フォトダイオード容量は0.0466pFとなる。ソース電極を小さくした場合図9のソース電極容量が0.0055pFであるので、この場合の全容量は0.0521pFとなる。一方、ソース電極容量を小さくしない場合図8の全容量は0.0576pFであるので、全容量が約10低減改善される。実施の形態1によれば、フォトセンサの全体の読み出し時間図7のCharge時間PrechargeとReadの時間は、次の式に従って、図8の構成による読み出し時間の54に低減される。全体の読み出し時間に対するCharge時間の占める割合=90×Charge時間の短縮率=0.5全体の読み出し時間に対するPrechargeおよびRead時間の占める割合=10×PrechargeおよびRead時間の短縮率=0.9=54上記の式の意味について詳細に説明する。高速化のためにフォトダイオードの非晶質シリコンの膜厚を厚くすると光照射時の電荷発生量が増えるため、Charge時間を短く設定することが可能になる。これによりCharge時間の短縮率として0.5が導かれる。次に、PrechargeおよびRead時間を短くするためには、フォトダイオードの容量とソース電極の容量とを小さくする必要がある。回路の遅延時間は一般的にR×CRは抵抗値、Cは容量値で決定される。抵抗値はフォトダイオードと転送トランジスタとの配置、あるいは配線ソース電極などの膜厚や幅を変えない限り変わらない。従ってPrechargeおよびRead時間を短く設定するためには容量フォトダイオードの容量ソース電極の容量を小さくする必要がある。ソース電極の容量はソース電極とゲート電極との重なり部分の面積に比例する。低減後の容量/低減前の容量が0.9であるので、PrechargeおよびRead時間の短縮率が0.9となる。以上の説明から理解されるように、Chargeの時間を短くするためにフォトダイオードの非晶質シリコンの膜厚を厚くすると、ソース電極容量の全容量に対する割合が大きくなる。しかしソース電極容量が大きいとPrechargeとReadの時間を短くすることができないので、読み出し時間の短縮を図ることが難しい。実施の形態1によればソース電極容量を小さくする。これにより、フォトセンサ面積を増大させることなくすなわち低コストで、全体の読み出し時間を約半分に短縮できる。したがってフォトセンサの動作の高速化を図ることができる。なお、2つの電極が交差する部分には容量が存在する。図4に示されるように、ゲート電極2241,2242の各々とソース電極223との交差部に寄生容量が存在する。なお、この寄生容量の絶縁膜はゲート絶縁膜226図5参照である。1つの実施形態では、ゲート電極2241,2242の幅が4μm、ソース電極223の幅が4.6μm、ゲート絶縁膜226がシリコン酸化膜SiO2とシリコン窒化膜SiNとからなる2層膜であり、SiN膜、SiO2膜ともに膜厚が100nmである。この場合における1つの交差部の容量は0.0041pFと小さいため無視できる。またソース電極223はフォトダイオードPD2、PD3の下部電極232とも交差しているが、これらの交差部により容量が形成される。交差部における絶縁膜は層間絶縁膜227である図5参照。1つの実施形態では、フォトダイオードPD2の1辺が32μm、ソース電極223の幅が4.6μm、層間絶縁膜227がシリコン酸化膜SiO2であり、その膜厚が400nmである。この場合の交差部の容量は0.0013pFと小さいため無視できる。たとえば特許文献5の構成では、5列のフォトダイオードあたり51個の交差部が存在する。すなわち1列のフォトダイオードあたり10.2個の交差部が存在する。これに対し、図4に示されるように実施の形態1では、1列のフォトダイオード1つの光電変換素子群201あたりに、ソース電極とゲート電極との交差によって、2個の交差部しか生じない。したがって、実施の形態1によれば2つの配線の交差によって生じる容量を大幅に低減できるので、信号の読み出しのより一層の高速化を図ることができる。なお、実施の形態1では、ソース電極容量を小さくするためにソース電極がドレイン電極より小さく形成される。図4に示した構成では、ソース電極とドレイン電極とがゲート電極に対して非対称な形状となっている。このため転送トランジスタのオン電流が低下することが懸念される。大きいオン電流を確保しつつソース電極容量を下げるために、たとえば以下に説明する構造を適用できる。図10は、実施の形態1に係るフォトセンサに適用可能な転送トランジスタの他の構成を示した図である。図11は、図10に示した転送トランジスタの一例を示したレイアウト図である。図10および図11を参照して、各転送トランジスタのドレイン電極222aはソース電極223aを取り囲むようにU字状に形成される。転送トランジスタがオンすると、オン電流はソース電極の223aの両側からドレイン電極222aへと流れる。したがって図4に示された電極形状の場合と比較してより多くのオン電流を確保することが可能となる。図11に示された例では、転送トランジスタのゲート幅は、ドレイン電極222aに対向しているソース電極223aの長さであるので、885=21μmとなる。したがって図8に示した構成によるゲート幅20μmと同程度のゲート幅が得られる。一方、図11に示された例によるソース電極容量は、8μm×5μm=40平方μmとなり、図9に示された例によるソース電極容量50平方μmよりもさらに小さくなっている。なお、図11に示された例によるソース電極容量は、図8に示した構成によるソース電極容量100平方μmに比べて大幅に低減されていることは言うまでもない。以上のように、実施の形態1によれば、転送トランジスタのソース電極を、その転送トランジスタのドレイン電極よりも小さくする。これにより、ソース電極容量を小さくすることができるので、フォトセンサの動作速度の向上を図ることができる。さらに実施の形態1によれば、同一行に属する複数の転送トランジスタのゲート電極が一体的に形成されるため、ゲート電極の数は3つのみで足りる。これによりソース配線あるいはドレイン電極とゲート電極との交差によって生じる交差部の数を低減できる。このような構成によって、フォトセンサの動作速度の向上を図ることができる。加えて、シフトレジスタが不要であるのでTFTセンサ基板の面積を縮小できる。これにより光電変換装置のコストを低減できる。さらに実施の形態1によれば、転送トランジスタの半導体層は、微結晶シリコンまたは多結晶シリコンを含む。これにより低コストで高速化が可能なフォトセンサを実現できる。[実施の形態2]図12は、実施の形態2に係るフォトセンサのフォトダイオードおよび転送トランジスタを示す平面図である。図4および図12を参照して、実施の形態2に係るフォトセンサは、複数の転送トランジスタTr1~Tr3のドレイン電極222側にキャパシタC1,C2,C3がそれぞれ設けられている点において実施の形態1に係るフォトセンサと異なる。キャパシタC1,C2,C3は、対応するドレイン電極222と、電極2244,2245,2246によって形成されている。電極2244,2245,2246はゲート電極2241~2243と同じ材料が用いられ、かつゲート電極2241~2243と同じ製造工程で形成される。キャパシタC1,C2,C3の絶縁膜はゲート絶縁膜226図5と同じ材料が用いられ、かつゲート絶縁膜226と同じ製造工程で形成されている。すなわち実施の形態2に係るフォトセンサは、実施の形態1に係るフォトセンサにキャパシタC1~C3が追加されているものの、その製造コストは実施の形態1での製造コストと全く同じである。なお、図12に示した他の部分の構成は、図4に示した対応する部分の構成と同様であるので、以後の説明は繰り返さない。フォトセンサの読み出し時間を高速化するためには、転送トランジスタのゲート電極2241~2243に立ち上がり、立ち下がり時間の短いパルスを与えなければならない。しかしながら立ち上がり、立ち下がり時間の短いパルスをゲート電極に印加すると、ノイズが発生する。例えば緑のフォトダイオードPD2の信号を読み出すために、転送トランジスタTr2をオンする場合を考える。ゲート電極2242にパルスを与えると、ゲート電極2242とドレイン電極222との交差部の寄生容量によってノイズが発生して、そのノイズが転送トランジスタTr2のオン電流に加わる。このため実施の形態1に係るフォトセンサの場合には、動作速度がある程度高くするすなわちフォトダイオードの容量やソース電極容量などを低減すると、発生するノイズの相対量が増大することによって、正確な画像信号が得られなくなることが起こりうる。図13は、実施の形態2に係るフォトセンサの主要部の回路図である。図6と同様に、図13では、2つの光電変換素子群およびそのフォトダイオードに対応して設けられた転送トランジスタを代表的に示す。図13を参照して、キャパシタC1,C2,C3の各々の一方の電極は、対応する転送トランジスタのドレイン電極と共通である。キャパシタC1,C2,C3の他方の電極2244,2245,2246は、どこにも接続されておらず、いわゆる浮遊状態になっている。実施の形態2に係るフォトダイオードでは、キャパシタC1,C2,C3が設けられているために、ゲート電極とドレイン電極の交差部の寄生容量で発生したノイズをキャパシタC1,C2,C3である程度吸収することができる。またキャパシタC1,C2,C3は、そのサイズがゲート電極とドレイン電極の交差部と同じである。従って実施の形態2では、フォトセンサ全体の面積が増大することを回避できる。また前述したように、製造コストは、実施の形態1に係るフォトダイオードの製造コストと同じである。したがって実施の形態2によれば、低コストを維持しつつ、正確な画像信号を高速で読み出すことができる。なお、キャパシタC1,C2,C3は他に薄膜トランジスタ等の回路が存在しないドレイン電極222側に設けられているので、動作の高速化に悪影響は与えない。また、キャパシタの面積がドレイン電極とゲート電極とによる交差部の面積の2倍程度に大きくなってもよい。その理由は、キャパシタの面積が交差部の面積の2倍程度であってもフォトセンサ全体の面積がそれほど増大しないことが明らかであるためである。以上のように、実施の形態2によれば、フォトセンサは、実施の形態1に係る構成に加えて、転送トランジスタのドレイン電極および当該ドレイン電極に交差するように配置された浮遊電極と、ドレイン電極および浮遊電極の間に配置された絶縁膜とによって形成されたキャパシタをさらに備える。浮遊電極は、ゲート電極と同一材料かつ同一の製造工程によって形成される。ドレイン電極と浮遊電極との間の絶縁膜は、ゲート絶縁膜と同一材料かつ同一の製造工程によって形成される。これにより実施の形態1と同じ製造コストで、実施の形態1よりも動作速度を高めることができる。[実施の形態3]図14は、実施の形態3に係るフォトセンサのフォトダイオードおよび転送トランジスタを示す平面図である。図12および図14を参照して、実施の形態3に係るフォトセンサは、複数の転送トランジスタの各々のドレイン電極222側にキャパシタC1,C2,C3が設けられている点において実施の形態2に係るフォトセンサと同様である。ただし、キャパシタC1,C2,C3の下部電極が共通の電極2247により形成されている点において実施の形態3に係るフォトセンサは実施の形態2に係るフォトセンサと異なる。電極2247はゲート電極2241~2243と同じ材料が用いられ、かつゲート電極2241~2243と同じ製造工程で形成される。したがって、実施の形態3に係るフォトセンサの製造コストは、実施の形態1に係るフォトセンサの製造コストと全く同じである。電極2247には固定された電位が与えられる。具体的には、電極2247が0Vに固定される。なお、図14に示した他の部分の構成は、図4あるいは図12に示した対応する部分の構成と同様であるので、以後の説明は繰り返さない。図15は、実施の形態3に係るフォトセンサの主要部の回路図である。図6、図13と同様に、図15では、2つの光電変換素子群およびそのフォトダイオードに対応して設けられた転送トランジスタを代表的に示す。図15を参照して、キャパシタC1,C2,C3の電極ドレイン電極222図14参照に対向する電極は全て共通であり、電極2247に接続される。したがってドレイン電極222図14に対向する、キャパシタC1,C2,C3の電極の全てを、等電位0Vに固定することができる。このように実施の形態3ではキャパシタC1,C2,C3の電極2247が等電位に固定されているため、ゲート電極とドレイン電極の交差部の寄生容量で発生したノイズが電極2247に抜ける。したがって電極21を伝達する画像信号にノイズが重畳することを防止できる。ノイズは高周波成分からなり、周波数が高い成分ほどキャパシタのインピーダンスが小さくなるためである。従って実施の形態3によれば、実施の形態2よりもノイズ除去効果を高めることができる。実施の形態2と同様に、実施の形態3の構成は、実施の形態1の構成と比べてフォトセンサ全体の面積は増大しない。また、前述したように実施の形態3と実施の形態1では製造コストは変わらない。このため実施の形態3によれば、低コストを保ったまま、実施の形態2よりも高速かつ正確に画像信号を読み出すことができる。なお、実施の形態2と同じく、キャパシタC1,C2,C3は、他に薄膜トランジスタ等の回路が存在しないドレイン電極222側に付いているため、動作の高速化に悪影響は与えない。電極2247を0Vに固定してもフォトセンサ全体の面積は大きく増大しない。また、実施の形態2と同じく、キャパシタの面積がドレイン電極とゲート電極とによる交差部の面積の2倍程度に大きくなってもよい。キャパシタの面積が交差部の面積の2倍程度であってもフォトセンサ全体の面積がそれほど増大しないことが明らかである。図16は、実施の形態3の変形例を示した平面図である。図14および図16を参照して、図16に示した構成は、転送トランジスタのソース電極223bがドレイン電極222と対称である点において図14に示した構成と異なる。すなわち、この変形例では、ソース電極223bとゲート電極2241~2243の重なり部の面積がドレイン電極222とゲート電極2241~2243の重なり部の面積と等しくなるよう構成される。なお図16に示した他の部分の構成は、図14に示した対応する部分の構成と同様であるので以後の説明は繰り返さない。図16に示された構成によれば、実施の形態1,2に比べてソース電極容量が低減されていないため、読み出し時間の高速化が相対的に難しくなる。しかしながらドレイン電極222側に容量が設けられている。この容量によって、ゲート電極とドレイン電極との交差部での寄生容量で発生したノイズを除去する効果を生じさせることができる。このため図14に示された構成と同じく、正確な画像信号を得ることができる。なお、上記の各実施の形態においては、転送トランジスタのソース電極がフォトダイオードに接続され、転送トランジスタのドレイン電極が電極21に接続される。ただし、本発明は、転送トランジスタのドレイン電極がフォトダイオードに接続され、転送トランジスタのソース電極が電極21に接続されることを排除するものではない。たとえば転送トランジスタにPMOS構造を適用すれば、転送トランジスタのドレイン電極がフォトダイオードに接続され、転送トランジスタのソース電極が電極21に接続されることが可能である。今回開示された実施の形態はすべての点で例示であって制限的なものでないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。"