半導体基板上にスルー部を形成する工程と、前記半導体基板中へ前記スルー部を介して第1のイオン注入を行う工程と、前記スルー部の平面視における少なくとも一部の領域において、厚さ方向において前記スルー部を少なくとも部分的に除去する工程と、前記少なくとも一部の領域において前記半導体基板中へ第2のイオン注入を行う工程とを備え、前記第1のイオン注入の注入エネルギーと前記第2のイオン注入の注入エネルギーとが互いに等しい、半導体装置の製造方法。前記スルー部を少なくとも部分的に除去する工程は、前記厚さ方向において前記スルー部を部分的に除去する工程である、請求項1に記載の半導体装置の製造方法。前記スルー部を形成する工程は、第1の膜と、前記第1の膜上に設けられ前記第1の膜と異なる材料から作られた第2の膜とを有する積層体を形成する工程を含み、前記スルー部を少なくとも部分的に除去する工程は、前記第2の膜を除去しかつ前記第1の膜を残存させる工程を含む、請求項1または2に記載の半導体装置の製造方法。前記半導体基板は炭化珪素基板である、請求項1~3のいずれか1項に記載の半導体装置の製造方法。前記スルー部上に、イオン注入マスクを形成する工程をさらに備える、請求項1~4のいずれか1項に記載の半導体装置の製造方法。上記公報の技術においては、複数のイオン注入工程が異なる注入エネルギーで行われる。注入エネルギーごとに1台のイオン注入装置を準備することは設備コストを考慮すれば困難であり、よって上記公報の技術においては、注入エネルギーの設定値の調整が必要である。しかしながら、注入エネルギーが変更されると装置の安定化に長い時間を要し、このため半導体装置の製造効率が低くなってしまう。本発明はこのような課題に対応するためになされたものであって、その目的は、イオン注入装置の使用効率を高めることによって製造効率を高くすることができる半導体装置の製造方法を提供することである。本発明の半導体装置の製造方法は、次の工程を有する。半導体基板上にスルー部が形成される。半導体基板中へスルー部を介して第1のイオン注入が行われる。スルー部の平面視における少なくとも一部の領域において、厚さ方向においてスルー部が少なくとも部分的に除去される。少なくとも一部の領域において半導体基板中へ第2のイオン注入が行われる。第1のイオン注入の注入エネルギーと第2のイオン注入の注入エネルギーとは互いに等しい。本発明の半導体装置の製造方法によれば、スルー部の少なくとも部分的な除去によって、スルー部のイオンに対する阻止能が調整される。このような阻止能の調整によって、イオンが注入される位置を調整することができる。よって注入エネルギーを変更する必要がなくなるので、イオン注入装置の使用効率を高めることができる。これにより、半導体装置の製造効率を高くすることができる。好ましくは、スルー部を少なくとも部分的に除去する工程は、厚さ方向においてスルー部を部分的に除去する工程である。これにより、第1のイオン注入だけでなく第2のイオン注入もスルー部を介して行うことができる。好ましくは、スルー部を形成する工程において、第1の膜と、前記第1の膜上に設けられ前記第1の膜と異なる材料から作られた第2の膜とを有する積層体が形成される。スルー部を少なくとも部分的に除去する工程において、第1の膜が除去され、かつ第2の膜が残存させられる。これにより、スルー部を部分的に除去する際に、第1の膜の材料と第2の膜の材料との間でのエッチング選択比を利用することができる。好ましくは、半導体基板は炭化珪素基板である。これにより、不純物が拡散しにくいために不純物の所望の分布を形成しにくい材料である炭化珪素が用いられつつも、半導体装置の製造効率を高くすることができる。好ましくは、スルー部上にイオン注入マスクが形成される。これにより、平面視における特定の位置に選択的にイオン注入を行うことができる。以上の説明から明らかなように、本発明によれば半導体装置の製造効率を高くすることができる。以下、本発明の実施の形態について図に基づいて説明する。なお、以下の図面において、同一または相当する部分には同一の参照番号を付し、その説明は繰り返さない。また、本明細書中の結晶学的記載において、個別面を、集合面を{}でそれぞれ示している。また、負の指数については、結晶学上、-バーを数字の上に付けることになっているが、本明細書中では、数字の前に負の符号を付けている。図1に示すように、本実施の形態の半導体装置は、特に電力用半導体装置として適したMOSFET100MetalOxideSemiconductorFieldEffectTransistorである。MOSFET100は、より具体的には縦型DiMOSFETDoubleImplantedMOSFETである。MOSFET100は、炭化珪素基板としてのエピタキシャル基板10半導体基板と、ゲート酸化膜91ゲート絶縁膜と、ソースコンタクト電極92と、ゲート電極93と、層間絶縁膜94と、ソース配線95と、ドレイン電極96とを有する。エピタキシャル基板10は、本実施の形態においては炭化珪素基板であり、単結晶基板1と、バッファ層2と、ドリフト層3と、1対のボディ領域4と、n領域5と、p領域6とを有する。単結晶基板1は、炭化珪素単結晶から作られている。好ましくは炭化珪素単結晶の結晶構造は六方晶系を有する。より好ましくは単結晶基板1の面方位は{03-38}である。さらに好ましくは、単結晶基板1のドリフト層3に面する面上面とも称するが0-33-8面である。ドリフト層3は、バッファ層2を介して単結晶基板1の上面上に設けられており、電流が貫通する厚さ方向図1における縦方向を有する。またドリフト層3は、n型第1導電型を有し、その不純物濃度は、たとえば1×1014cm3以上1×1017cm3以下である。バッファ層2はドリフト層3と同じ導電型、すなわちn型を有する。単結晶基板1はドリフト層3と同じ導電型、すなわちn型を有する。バッファ層2の不純物としては、たとえばN窒素を用い得る。ドリフト層3のn型の不純物濃度はバッファ層2のn型の不純物濃度よりも小さい。1対のボディ領域4は、ドリフト層3の一部の上において、互いに分離して設けられている。各ボディ領域4は、ゲート電極93によってスイッチングされるチャネルを有する。チャネルの長さ、すなわちチャネル長は、たとえば0.1μm以上1μm以下である。各ボディ領域4は、ドリフト層の導電型と異なる導電型第2導電型であるp型を有し、その不純物濃度は、たとえば5×1016cm3以上2×1018cm3以下である。不純物としては、たとえばアルミニウムAlまたはホウ素Bを用い得る。ボディ領域4の厚さは、たとえば0.5μm以上1μ以下である。n領域5は、ドリフト層3と同じ導電型第1導電型、すなわちn型を有する。またn領域5はボディ領域4上においてボディ領域4に取り囲まれている。n領域5の不純物としては、たとえばリンPを用い得る。p領域6は、ボディ領域4の導電型と同じ導電型第2導電型、すなわちp型を有する。p領域6はボディ領域4上においてボディ領域4に取り囲まれるとともに、n領域5に隣接している。p領域6のp型の不純物濃度は、ボディ領域4のp型の不純物濃度よりも大きい。ゲート酸化膜91は、一方のn領域5の上部表面から他方のn領域5の上部表面にまで延在するように形成されている。ゲート酸化膜は、たとえば二酸化珪素SiO2から作られている。ゲート電極93は、電流をスイッチングするためのものであり、ゲート酸化膜91上に配置されている。ゲート電極93は導電体から作られており、たとえば、不純物が添加されたポリシリコン、Alなどの金属、または合金から作られている。ソースコンタクト電極92は、一対のn領域5の各々から、ゲート酸化膜91から離れる向きに延在してp領域6まで達している。ソースコンタクト電極92は、n領域5とオーミックコンタクト可能な材料から作られており、好ましくはシリサイドから作られており、たとえばニッケルシリサイドNixSiyから作られている。層間絶縁膜94は、ゲート電極93を覆っている。層間絶縁膜94は、たとえば二酸化珪素SiO2から作られている。ソース配線95は、層間絶縁膜94上に配置された部分と、ソースコンタクト電極92上に配置された部分とを有する。ソース配線95は、好ましくは金属または合金から作られている。ドレイン電極96は、単結晶基板1の裏面上に配置されている。ドレイン電極96は、単結晶基板1とオーミックコンタクト可能な材料から作られており、好ましくはシリサイドから作られており、たとえばニッケルシリサイドNixSiyから作られている。次にMOSFET100の製造方法について、以下に説明する。図2に示すように、単結晶基板1上にバッファ層2およびドリフト層3がこの順にエピタキシャル成長される。これにより、ドリフト層3からなる表面3Aを有するエピタキシャル基板10が形成される。次にドリフト層3上にボディ領域4図1が形成される。具体的には、以下の工程図3~図13が行われる。図3に示すように、エピタキシャル基板10の表面3A上に、スルー部20が形成される。具体的には、表面3A上に、膜21~23を有する積層体が形成される。膜21~膜23は表面3A上にこの順に設けられる。膜23は第1の材料から作られ、膜22は第1の材料と異なる第2の材料から作られる。膜21の材料は膜23と同様に第1の材料から作られてもよい。第1および第2の材料は、たとえば、一方が金属またはポリシリコンであり、他方が誘電体である。図4に示すように、スルー部20上にイオン注入マスク30が形成される。イオン注入マスク30は、イオン注入がされるべきでない領域を被覆するようにパターニングされている。イオン注入マスク30は、後述するイオン注入におけるイオンビームを遮蔽するのに十分な厚さを有する。イオン注入マスク30の材料は、たとえば酸化珪素である。図5に示すように、イオン注入IJ1第1のイオン注入が行われる。注入されるイオン種は、ドリフト層3にp型第2導電型を付与するための不純物に対応するものである。イオン注入IJ1は、イオン注入マスク30を用い、エピタキシャル基板10中へスルー部20を介して行われる。イオンビームは、膜23、22および21を順に通過して、エピタキシャル基板10中へ進入する。よってイオンビームは、膜21~23の各々の阻止能の和に相当するエネルギーを失ってからエピタキシャル基板10に到達する。このため、膜21~23がない場合に比して、より浅い位置に不純物が注入される。図6に示すように、上述したイオン注入IJ1の結果、ドリフト層3上に不純物領域4aが形成される。図7に示すように、平面視図7における上方からの視野における、イオン注入マスク30により覆われていない領域において、厚さ方向図中、縦方向において、スルー部20の一部が除去される。より具体的にいうと、平面視における、イオン注入マスク30により覆われていない領域において、膜23がエッチングにより除去され、かつ膜21および22が残存させられる。この工程は、膜23の材料と、膜22の材料とのエッチング選択比を利用することで、精度よく行うことができる。図8に示すように、イオン注入マスク30によって覆われていない領域、すなわち、図7の工程で平面視においてスルー部20の一部が除去された領域において、エピタキシャル基板10中へイオン注入IJ2が行われる。イオン注入IJ2の注入エネルギーは、イオン注入IJ1図5の注入エネルギーと互いに等しい。また注入されるイオン種は、イオン注入IJ1のイオン種と互いに等しい。図9に示すように、上述したイオン注入IJ2の結果、不純物領域4a図6がドリフト層3の深さ方向に拡張されることで、不純物領域4bが形成される。図10に示すように、平面視図10における上方からの視野における、イオン注入マスク30により覆われていない領域において、厚さ方向図中、縦方向において、スルー部20の一部が除去される。より具体的にいうと、平面視における、イオン注入マスク30により覆われていない領域において、膜22がエッチングにより除去され、かつ膜21が残存させられる。この工程は、膜22の材料と、膜21の材料とのエッチング選択比を利用することで、精度よく行うことができる。図11に示すように、イオン注入マスク30によって覆われていない領域、すなわち、図10の工程で平面視においてスルー部20の一部が除去された領域において、エピタキシャル基板10中へイオン注入IJ3が行われる。イオン注入IJ2の注入エネルギーは、イオン注入IJ2図8の注入エネルギーと互いに等しい。また注入されるイオン種は、イオン注入IJ2のイオン種と互いに等しい。図12に示すように、上述したイオン注入IJ3の結果、不純物領域4b図9がドリフト層3の深さ方向に拡張されることで、ボディ領域4が形成される。次にイオン注入マスク30およびスルー部20が除去される。図13に示すように、上述した工程図3~図12を経てドリフト層3上にボディ領域4が形成される。図14に示すように、n領域5およびp領域6、すなわちコンタクト領域が形成される。次に、注入された不純物を活性化させるための活性化アニールが行われる。たとえば、活性化アニールの雰囲気はアルゴンAr雰囲気であり、アニール温度は1700°Cであり、アニール時間は30分間である。次に図15に示すように、ゲート酸化膜91が形成される。ゲート酸化膜91は、たとえば、酸素雰囲気中での炭化珪素の熱酸化によって形成することができる。たとえば、アニール温度は1300°Cであり、アニール時間は60分間である。次に図1に示すように、ゲート電極93、ソースコンタクト電極92、およびドレイン電極96が形成される。具体的には、以下の工程が行われる。まずゲート電極93が、成膜およびパターニングによって形成される。成膜方法としては、たとえばCVD法を用いる。次に、たとえばCVD法を用いて、ゲート電極93を覆う層間絶縁膜94が堆積される。次に、ソースコンタクト電極92を形成するための領域が確保されるように、層間絶縁膜94およびゲート酸化膜91の一部が除去される。次にソースコンタクト電極92およびドレイン電極96が形成される。このために、たとえば、蒸着法を用いたニッケルNi膜の形成と、そのシリサイド化とが行われる。次に、たとえば蒸着法を用いて、ソース配線95が形成される。以上の手順により、MOSFET100が完成する。本実施の形態において形成されるボディ領域4の不純物濃度プロファイル、すなわち、表面3A図1からの深さDPと、ボディ領域4の体積当たりの不純物濃度IDとの関係について説明する。本実施の形態によれば、ボディ領域4は、同一の注入エネルギーを用いたイオン注入IJ1~IJ3図16によって形成される。イオン注入IJ1は、膜21~膜23の阻止能の和に相当するエネルギーを失ってからエピタキシャル基板10の表面3Aに到達する。イオン注入IJ2は、膜21および22の阻止能の和に相当するエネルギーを失ってからエピタキシャル基板10の表面3Aに到達する。イオン注入IJ3は、膜21の阻止能に相当するエネルギーを失ってからエピタキシャル基板10の表面3Aに到達する。よってイオン注入IJ1~IJ3の間において、表面3Aに到達した時点でのイオンの運動エネルギーに差異が生じ、その結果、各イオン注入によって形成される不純物濃度プロファイルのピーク位置にも差異が生じる。イオン注入IJ1~IJ3の間における不純物濃度プロファイルのピーク位置の差異によって、イオン注入IJ1~IJ3によって最終的に形成されるボディ領域4の不純物濃度プロファイル図17は、イオン注入IJ1~IJ3の各々による不純物濃度プロファイルに比して、より平坦なピークを有する。上記の作用効果について、より一般的に議論すると、次のとおりである。スルー部20の部分的な除去によって、スルー部20のイオンに対する阻止能が調整される。このような阻止能の調整によって、イオンが注入される位置を調整することができる。よって注入エネルギーを変更する必要がなくなるので、イオン注入装置の使用効率を高めることができる。これにより、MOSFET100の製造効率を高くすることができる。上記の実施の形態に関する説明においては、ボディ領域4の形成が3回のイオン注入IJ1~IJ3によって行われるが、一の不純物領域を形成するためのイオン注入の回数は3回に限定されるものではなく、複数回であればよい。スルー部20の積層体の積層数は、イオン注入の回数に応じて定められ得る。また上記の実施の形態に関する説明においてはボディ領域4を形成するための最後のイオン注入IJ3図11がスルー部20の膜21を介して行われるが、複数回のイオン注入によって一の領域を形成する場合の最後のイオン注入はスルー部20を介さずに行われてもよい。また上記においては、複数のイオン注入IJ1~IJ3が組み合わされることで、最終的に形成されるボディ領域4の不純物濃度プロファイルがより平坦なピークを有するものとされるが、不純物濃度プロファイルはそのようなものに限定されるものではなく、形成される不純物領域の目的によって定められ得る。またスルー部20の厚さ方向における部分的な除去においてエッチング選択比を用いる必要がない場合、スルー部20が一の材料から構成されてもよい。またスルー部20の厚さ方向における除去が複数回行われる場合に、各除去の対象となる平面視における領域が、互いに異なるものとされてもよい。これにより、不純物濃度プロファイルを、深さ方向だけでなく、面内方向においても制御することができる。また半導体基板としての炭化珪素基板は、エピタキシャル基板に限定されるものではなく、たとえば、エピタキシャル層を有しない単結晶基板であってもよい。また半導体基板は炭化珪素基板に限定されるものではなく、たとえば、シリコン基板または窒化ガリウム基板であってもよい。また第1導電型がn型でありかつ第2導電型がp型であるが、第1および第2導電型は互いに異なる導電型であればよく、よって第1導電型がp型でありかつ第2導電型がn型であってもよい。ただし第1導電型がn型でありかつ第2導電型がp型である場合の方が、逆の場合に比して、チャネル抵抗をより小さくすることができる。またゲート絶縁膜は酸化膜に限定されるものではなく、よって半導体装置はMOSFET以外のMISFETMetalInsulatorSemiconductorFieldEffectTransistorであってもよい。また半導体装置はMISFETに限定されるものではなく、たとえばIGBTInsulatedGateBipolarTransistorであってもよい。今回開示された実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。