"入力信号の直流成分を除去する直流成分除去部と、複数の増幅回路部が互いに縦列で接続され、前記直流成分除去部により直流成分が除去された入力信号を前記複数の増幅回路部により増幅する入力信号増幅部と、前記入力信号増幅部により増幅された信号を出力信号として出力する際に、前記出力信号のデューティー比が目標デューティー比になるように、前記直流成分除去部により直流成分が除去された入力信号に、前記入力信号増幅部により増幅された信号の交流成分に応じた直流成分の直流成分信号を帰還させる負帰還回路部とを備えたことを特徴とするバッファ回路。前記負帰還回路部は、前記出力信号のデューティー比に応じた直流成分のデューティー比信号を検出するデューティー比検出部と、前記デューティー比検出部により検出されたデューティー比が目標デューティー比になるように、前記直流成分除去部により直流成分が除去された信号に帰還させる前記直流成分信号を生成する直流成分信号生成部とを備えたことを特徴とする請求項1に記載のバッファ回路。前記直流成分除去部は、前記入力信号を入力する入力信号入力端子と、前記入力信号増幅部の入力側との間に接続された直流成分除去用容量素子を備えたことを特徴とする請求項2に記載のバッファ回路。前記デューティー比検出部は、自検出部の入力側と、自検出部の出力側との間に接続された抵抗素子と、自検出部の出力側と、グラウンドとの間に接続された容量素子とを備え、自検出部の前記抵抗素子と自検出部の前記容量素子とで、ローパスフィルタとして機能することを特徴とする請求項2又は3に記載のバッファ回路。前記直流成分信号生成部は、2つの入力信号の差分電圧を増幅する差動増幅回路部を備えたことを特徴とする請求項2~4のいずれか1項に記載のバッファ回路。前記直流成分信号生成部は、前記差動増幅回路部の出力端子と、自信号生成部の出力側との間に接続された抵抗素子を備えたことを特徴とする請求項5に記載のバッファ回路。前記直流成分信号生成部は、前記差動増幅回路部の出力端子と、グラウンドとの間に接続された容量素子を備えたことを特徴とする請求項6に記載のバッファ回路。前記直流成分信号生成部は、前記デューティー比検出部により検出されたデューティー比が、前記差動増幅回路部に入力された基準信号の基準電圧に基づいて決定された目標デューティー比になるように、前記直流成分除去部により直流成分が除去された信号に帰還させる前記直流成分信号を生成することを特徴とする請求項5~7のいずれか1項に記載のバッファ回路。前記直流成分信号生成部は、前記デューティー比検出部により検出されたデューティー比が、前記差動増幅回路部の差動対の相互コンダクタンスに基づいて決定された目標デューティー比になるように、前記直流成分除去部により直流成分が除去された信号に帰還させる前記直流成分信号を生成することを特徴とする請求項5~7のいずれか1項に記載のバッファ回路。前記差動増幅回路部は、前記出力信号の差動信号のいずれか一方の極側の信号又は前記出力信号のシングルエンド信号と、前記基準信号とを入力し、前記出力信号と前記基準信号との差分電圧を増幅することを特徴とする請求項8に記載のバッファ回路。前記差動増幅回路部は、前記出力信号の差動信号を入力し、前記出力信号の差動信号の差分電圧を増幅することを特徴とする請求項9に記載のバッファ回路。しかしながら、上記のバッファ回路100,200に入力された入力信号SI,SI-の交流成分が、何らかの影響を受けて歪んでいる場合には、入力信号SIの交流成分と入力信号SI-の交流成分とが異なることがある。すると、バッファ回路100,200から出力された出力信号SO,SO-のデューティー比が、本来のデューティー比と異なることがあった。そこで、本発明は、上記の課題に鑑み、入力信号の交流成分の歪み等の影響をなるべく受けることなく、本来のデューティー比目標デューティー比で出力信号を出力することのできるバッファ回路を提供することを目的とする。本発明によるバッファ回路は、上記の目的を達成するために、下記のように構成される。まず、本発明による第1のバッファ回路は、入力信号の直流成分を除去する直流成分除去部と、複数の増幅回路部が互いに縦列で接続され、前記直流成分除去部により直流成分が除去された入力信号を前記複数の増幅回路部により増幅する入力信号増幅部と、前記入力信号増幅部により増幅された信号を出力信号として出力する際に、前記出力信号のデューティー比が目標デューティー比になるように、前記直流成分除去部により直流成分が除去された入力信号に、前記入力信号増幅部により増幅された信号の交流成分に応じた直流成分の直流成分信号を帰還させる負帰還回路部とを備えたことを特徴とする。上記の第1のバッファ回路によれば、直流成分除去部が、入力信号の直流成分を除去し、入力信号増幅部が、直流成分が除去された入力信号を増幅する。そして、負帰還回路部が、入力信号増幅部により増幅された信号を出力信号として出力する際に、入力信号の交流成分が、何らかの影響を受けて歪んでいる場合には、出力信号のデューティー比が、本来のデューティー比と異なることがある。そこで、負帰還回路部が、出力信号のデューティー比が予め決定された所望の値となるように、直流成分除去部により直流成分が除去された入力信号に、入力信号増幅部により増幅された信号の交流成分に応じた直流成分の直流成分信号を帰還させる。これにより、バッファ回路は、出力信号のデューティー比を目標デューティー比に、徐々に近づけていく。そして、バッファ回路は、入力信号の交流成分の歪み等の影響をなるべく受けることなく、出力信号のデューティー比を目標デューティー比に変更した上で、その出力信号を出力することが可能になる。次に、本発明による第2のバッファ回路は、前記負帰還回路部は、前記出力信号のデューティー比に応じた直流成分のデューティー比信号を検出するデューティー比検出部と、前記デューティー比検出部により検出されたデューティー比が目標デューティー比になるように、前記直流成分除去部により直流成分が除去された信号に帰還させる前記直流成分信号を生成する直流成分信号生成部とを備えたことを特徴とする。上記の第2のバッファ回路によれば、負帰還回路部では、まず、デューティー比検出部が、出力信号のデューティー比に応じた直流成分のデューティー比信号を検出する。次に、直流成分信号生成部が、デューティー比検出部により検出されたデューティー比を目標デューティー比に近づくように、直流成分除去部により直流成分が除去された信号に、出力信号の交流成分に応じた直流成分の直流成分信号を生成する。つまり、負帰還回路部は、出力信号のデューティー比を検出し、出力信号のデューティー比が目標デューティー比になるように、直流成分が除去された信号に、出力信号の交流成分に応じた直流成分の直流成分信号を加えるような負帰還をかけるようになっている。これにより、バッファ回路は、入力信号増幅部を構成する複数の増幅回路部のトランジスタ等の増幅素子の動作点を決めて、出力信号のデューティー比を目標デューティー比に変更した上で、その出力信号を出力することが可能になる。次に、本発明による第3のバッファ回路は、前記直流成分除去部は、前記入力信号を入力する入力信号入力端子と、前記入力信号増幅部の入力側との間に接続された直流成分除去用容量素子を備えたことを特徴とする。上記の第3のバッファ回路によれば、コンデンサ等の直流成分除去用容量素子が、入力信号の直流成分を除去する。これにより、直流成分除去部は、入力信号増幅部の入力側に、直流成分を除去した交流信号成分のみの入力信号を出力することが可能になる。次に、本発明による第4のバッファ回路は、前記デューティー比検出部は、自検出部の入力側と、自検出部の出力側との間に接続された抵抗素子と、自検出部の出力側と、グラウンドとの間に接続された容量素子とを備え、自検出部の前記抵抗素子と自検出部の前記容量素子とで、ローパスフィルタとして機能することを特徴とする。上記の第4のバッファ回路によれば、デューティー比検出部が、自検出部の抵抗素子と自検出部の容量素子とを備えているため、ローパスフィルタとして機能する。これにより、デューティー比検出部は、出力信号の交流成分を除去し、出力信号のデューティー比に応じた直流成分電圧のデューティー比信号を出力することが可能になる。次に、本発明による第5のバッファ回路は、前記直流成分信号生成部は、2つの入力信号の差分電圧を増幅する差動増幅回路部を備えたことを特徴とする。上記の第5のバッファ回路によれば、直流成分信号生成部では、差動増幅回路部が、2つの入力信号の差分電圧を増幅する。上述したように、入力信号増幅部は、直流成分が除去された入力信号に、出力信号の交流成分に応じた直流成分の直流成分信号が加えられた入力信号を増幅し、それを出力信号として出力する。このような負帰還がかかることによって、差動増幅回路部に入力された2つの入力信号の電圧は等しくなっていく。このようにして、直流成分信号生成部は、デューティー比が目標デューティー比に徐々に近づくように、直流成分が除去された信号に加える直流成分の直流成分信号を生成することが可能になる。本発明による第6のバッファ回路は、前記直流成分信号生成部は、前記差動増幅回路部の出力端子と、自信号生成部の出力側との間に接続された抵抗素子を備えたことを特徴とする。上記の第6のバッファ回路によれば、差動増幅回路部の出力端子側に抵抗素子を接続することによって、差動増幅回路部の出力端子から出力された差動増幅信号に含まれる直流成分以外の成分を除去して、その差動増幅信号の直流成分だけを入力信号増幅部の入力側に入力させることが可能となる。本発明による第7のバッファ回路は、前記直流成分信号生成部は、前記差動増幅回路部の出力端子と、グラウンドとの間に接続された容量素子を備えたことを特徴とする。上記の第7のバッファ回路によれば、差動増幅回路部の出力端子側に抵抗素子を接続することによって、入力信号増幅部の入力インピーダンスを高く保ったままの状態で、差動増幅回路部の出力端子から出力された差動増幅信号の直流成分を入力信号増幅部の入力側に入力させることが可能となる。次に、本発明による第8のバッファ回路は、前記直流成分信号生成部は、前記差動増幅回路部の出力端子と、グラウンドとの間に接続された容量素子を備えたことを特徴とする。上記の第8のバッファ回路によれば、直流成分信号生成部は、差動増幅回路部に入力される基準信号の基準電圧を調整することによって、出力信号のデューティー比を目標デューティー比に変更することが可能になる。例えば、出力信号のデューティー比を50にするためには、差動増幅回路部の正転入力端子に入力される基準信号の電圧が、出力信号の中心電圧になるようにすれば良い。次に、本発明による第9のバッファ回路は、前記直流成分信号生成部は、前記デューティー比検出部により検出されたデューティー比が、前記差動増幅回路部の差動対の相互コンダクタンスに基づいて決定された目標デューティー比になるように、前記直流成分除去部により直流成分が除去された信号に帰還させる前記直流成分信号を生成することを特徴とする。上記の第9のバッファ回路によれば、直流成分信号生成部は、例えば差動増幅回路部の差動対のトランジスタ等の増幅素子のサイズを調整することによって、差動増幅回路部の差動対の相互コンダクタンスが変わり、出力信号のデューティー比を目標デューティー比にすることが可能になる。例えば、出力信号のデューティー比を50にするためには、一例として、直流成分生成部の一対の抵抗素子の抵抗値を同じにした上で、直流成分生成部の差動対のトランジスタ等の増幅素子のサイズを同じにすれば良い。次に、本発明による第10のバッファ回路は、前記差動増幅回路部は、前記出力信号の差動信号のいずれか一方の極側の信号又は前記出力信号のシングルエンド信号と、前記基準信号とを入力し、前記出力信号と前記基準信号との差分電圧を増幅することを特徴とする。上記の第10のバッファ回路によれば、差動増幅回路部が、出力信号のシングルエンド信号又は出力信号の差動信号のいずれか一方の信号の電圧と、基準信号の電圧との2つの入力信号の大きさに応じて、直流成分の差動増幅信号オフセット信号を出力する。なお、入力信号に歪みがある場合には、入力信号増幅部から出力された出力信号のHighHレベルである期間の長さと、LowLレベルである期間の長さとデューティー比が本来のデューティー比と異なる。そこで、バッファ回路は、入力信号に差動増幅信号を加えていくことにより、入力信号増幅部から出力される出力信号のデューティー比を目標デューティー比に変更することが可能になる。本発明による第11のバッファ回路は、前記差動増幅回路部は、前記出力信号の差動信号を入力し、前記出力信号の差動信号の差分電圧を増幅することを特徴とする。上記の第11のバッファ回路によれば、差動増幅回路部が、出力信号の差動信号の正極側の信号と、負極側の信号との大きさに応じて、直流成分の差動増幅信号を出力する。なお、入力信号に歪みがある場合には、入力信号増幅部から出力された出力信号のデューティー比が本来のデューティー比と異なる。そこで、バッファ回路は、入力信号に差動増幅信号を加えていくことにより、入力信号増幅部から出力される出力信号のデューティー比を目標デューティー比に変更することが可能になる。本発明によるバッファ回路において、負帰還回路部は、出力信号のデューティー比が目標デューティー比になるように、直流成分除去部により直流成分が除去された入力信号に、入力信号増幅部により増幅された信号の交流成分に応じた直流成分の直流成分信号を帰還させる。これにより、バッファ回路は、入力信号の交流成分の歪み等の影響をなるべく受けることなく、目標デューティー比で出力信号を出力することができる。以下、添付図面を参照しながら、本発明によるバッファ回路の実施形態を詳細に説明する。なお、図面の説明において、同一の構成要部、素子等には同一の符号を付し、重複する説明を省略する。第1実施形態バッファ回路10の構成まず、図1を参照して、第1実施形態に係るバッファ回路10の回路構成を説明する。図1に示すバッファ回路10は、入力信号入力端子11と、出力信号出力端子12と、基準信号入力端子13と、直流成分除去部直流成分除去用容量素子14と、入力信号増幅部15と、デューティー比検出部16と、直流成分生成部17とを備えて構成される。なお、バッファ回路10は、差動信号ではなく、シングルエンド信号単相交流信号を入出力するものである。なお、各実施形態の説明においては、出力信号SOの目標デューティー比が50であるものとして説明する。また、この目標デューティー比については、50に限定されない。入力信号入力端子11は、バッファ回路10に入力される入力信号SIを入力する端子である。出力信号出力端子12は、バッファ回路10から出力される出力信号SOを出力する端子である。基準信号入力端子13は、基準電圧を得るための基準信号SRを入力する端子である。この基準信号SRは直流成分の信号である。なお、出力信号SOのデューティー比を例えば50にするためには、差動増幅回路部差動増幅器17Aの正転入力端子に入力される基準信号SRの電圧が、出力信号SOの中心電圧になるようにすれば良い。直流成分除去用容量素子14は、直流成分除去用容量素子201A,201Bに対応するものであり、入力信号SIの直流成分を除去して、入力信号SIの交流成分を入力信号増幅部15に出力する。直流成分除去用容量素子14は、入力側の端子が入力信号入力端子11に接続され、出力側の端子が入力信号増幅部15の入力側に接続される。入力信号増幅部15は、増幅回路部として段数nのインバータ15-1~15-nを備えて構成される。インバータ15-1~15-nは、縦列に接続された増幅段を構成しており、直流成分除去用容量素子14によって直流成分が除去された信号と、直流成分生成部17によって生成された直流成分の信号とを合わせた信号である入力信号SI ́を入力する。そして、インバータ15-1~15-nは、入力信号SI ́を増幅した信号である出力信号SOを出力する。インバータ15-1~15-nは初段のインバータ15-nに入力信号SI ́が入力され、最終段のインバータ15-nから入力信号SI ́の直流成分に応じた電圧の信号が出力される。その信号が、バッファ回路10から出力される出力信号SOになる。なお、ここでは、入力信号増幅部15のインバータ15-1~15-nの段数nが偶数であり、バッファ回路10の入力信号SIを正転させた出力信号SOを出力するものとして説明する。デューティー比検出部16は、抵抗素子16Aと、容量素子16Bとを備えて構成される。抵抗素子16Aは、入力側の端子がデューティー比検出部16の出力側に接続され、出力側の端子が増幅演算器17Aの反転入力端子に接続される。容量素子16Bは、入力側の端子が抵抗素子16Aの出力側の端子に接続され、出力側の端子がグラウンドに接続される。デューティー比検出部16は、例えば、抵抗素子16Aと容量素子16Bとで回路が構成されており、ローパスフィルタとして機能する。そして、デューティー比検出部16は、入力信号増幅部15によって増幅された信号、つまりバッファ回路10の出力信号SOを入力する。そして、デューティー比検出部16は、入力された出力信号SOのデューティー比を検出し、その検出されたデューティー比に応じた電圧のデューティー比信号SDを出力する。このデューティー比信号SDは、直流成分の信号である。直流成分生成部17は、増幅演算器17Aと、抵抗素子17Bとを備えて構成される。増幅演算器17Aは、2つある入力端子のうちの反転入力端子にデューティー比検出部16から出力されたデューティー比信号SDが入力され、正転入力端子に基準信号入力端子13から入力された基準信号SRが入力される。そして、増幅演算器17Aは、デューティー比信号SDと基準信号SRとの差分電圧を増幅し、増幅された電圧の信号である差動増幅信号SAOを出力する。抵抗素子17Bは、入力側の端子が増幅演算器17Aの出力端子に接続され、出力側の端子が入力信号増幅部15の入力側に接続される。この抵抗素子17Bは、入力信号増幅部15の入力インピーダンスを高く保ったままの状態で、差動増幅回路部17Aの出力端子から出力された差動増幅信号SAOの直流成分を入力信号増幅部15の入力側に入力させるために接続されている。この直流成分生成部17は、デューティー比検出部16によって検出されたデューティー比信号SDの電圧に応じた直流成分の信号を生成するようになっている。そして、直流成分生成部17によって生成された直流成分の信号が、入力信号増幅部15の入力側に入力される。このように、上記のデューティー比検出部16と直流成分生成部17とで、入力信号増幅部15によって増幅された出力信号SOのデューティー比を検出し、そのデューティー比に応じた直流成分を生成する。そして、入力信号増幅部15に入力される入力信号SI ́の直流成分が、インバータ15-1~15-nを構成するトランジスタ等の動作点を決めるようになっている。つまり、デューティー比検出部16と直流成分生成部17とは、入力信号増幅部15の入出力間で負帰還をかける負帰還回路部を構成している。このような負帰還をかけることによって、定常状態ではデューティー比信号SDの電圧と、基準信号SRの電圧とがほぼ等しくなる。従って、バッファ回路10は、基準信号SRの電圧を調整することによって、入力信号SIの交流成分の歪み等の影響に関係なく、出力信号SOのデューティー比を目標デューティー比に変更した上で、その出力信号SOを出力することができる。バッファ回路10の動作続いて、図2及び図3を参照して、上記の第1実施形態に係るバッファ回路10の回路動作を説明する。まず、直流成分除去用容量素子14は、入力信号入力端子11から入力された入力信号SIの直流成分を除去する。このため、入力信号増幅部15には、入力信号SI ́の直流成分をなくした交流成分の入力信号SI ́が入力される。そして、入力信号増幅部15で増幅された信号が、出力信号SOとして出力される。ところが、入力信号SI ́は、図2に示すように、その電圧が正である時に大きく歪んでいる。入力信号増幅部15に入力された入力信号SI ́の電圧がインバータ15-1の閾値電圧より大きい場合には、インバータ15-1に入力された信号の電圧がLレベルである期間が本来の期間より短くなり、出力信号出力端子12から出力された出力信号SOの電圧がLレベルである期間も本来の期間より短くなる。しかしながら、バッファ回路10は、上記で説明したようにデューティー比検出部16と直流成分生成部17とで構成された負帰還回路部によって、入力信号増幅部15の入出力間で出力信号SOのデューティー比に応じた直流成分の信号を帰還させるような負帰還がかかるようになっている。なお、出力信号SOの周期をTA、出力信号SOのHレベルである時間をTHとすると、出力信号SOのデューティー比をTH/TA×100のように表すことができる。差動増幅回路部17Aの反転入力端子に入力されたデューティー比信号SDの電圧が、差動増幅回路部17Aの正転入力端子に入力された基準信号SRの電圧より大きくなるにつれて、差動増幅回路部17Aの出力端子から出力された差動増幅信号オフセット信号SAOの電圧は小さくなる。そして、入力信号増幅部15に入力された入力信号SI ́を、インバータ15-1の閾値電圧より小さくするような負帰還がかかる。これにより、出力信号出力端子12から、図3に示すようなLレベルである期間とHレベルである期間とが目標デューティー比になった出力信号SOが出力される。また、これとは逆に、入力信号増幅部15に入力された入力信号SI ́の電圧が、インバータ15-1の閾値電圧より小さい場合には、インバータ15-1に入力された入力信号SI ́の電圧がHレベルである期間が本来の期間より短くなり、また出力信号出力端子12から出力された出力信号SOの電圧がHレベルである期間も本来の期間より短くなる。しかしながら、負帰還回路部によって、入力信号増幅部15の入出力間で出力信号SOのデューティー比に応じた直流成分の信号を帰還させるような負帰還がかかるようになっている。差動増幅回路部17Aの反転入力端子に入力されたデューティー比信号SDの電圧が、差動増幅回路部17Aの正転入力端子に入力された基準信号SRの電圧より小さくなるにつれて、差動増幅回路部17Aの出力端子から出力された差動増幅信号SAOの電圧は大きくなる。そして、入力信号増幅部15に入力された入力信号SI ́を、インバータ15-1の閾値電圧より大きくなるような負帰還がかかる。これにより、出力信号出力端子12から、出力信号SOの電圧がHレベルである期間が目標デューティー比になった出力信号SOが出力される。このように、差動増幅回路部17Aの反転入力端子に入力されたデューティー比信号SDの電圧に応じて、上記で説明した2通りの負帰還の動作がかかるため、最後には出力信号SOのデューティー比を50程度に収束させることができる。このようにして、バッファ回路10は、差動増幅回路部17Aに入力されたデューティー比信号SDと基準信号SRとの差分電圧に応じて、入力信号SI ́の直流成分をさらに小さくするような負帰還、又は入力信号SI ́の直流成分をさらに大きくするような2通りの負帰還がかかるようになっている。これにより、出力信号SOのデューティー比を徐々に50に近づけていく。そして、最後には出力信号SOのデューティー比を50程度に収束させることができる。なお、バッファ回路10は、差動増幅回路部17Aに入力された基準信号SRの電圧を調整することで、入力信号SIの交流成分の歪み等の影響に関係なく、デューティー比が目標ューティー比に変更された出力信号SOを出力することができる。また、以上説明したバッファ回路10は、インバータ15-1~15-nの段数nが偶数であり、バッファ回路10の入力信号SIを正転させた信号を出力するものであった。しかしながら、インバータ15-1~15-nの段数nが奇数であり、入力された信号を反転させた信号を出力するようなバッファ回路であっても良い。この場合には、差動増幅回路部17Aの正転入力端子に入力される信号と反転入力端子に入力される信号とを互いに入れ替えさえすれば、同様に上記で説明したような負帰還がかかり、出力信号SOのデューティー比を50程度に収束させることができる。第2実施形態バッファ回路20の構成続いて、図4を参照して、第2実施形態に係るバッファ回路20の回路構成を説明する。図4に示すバッファ回路20は、図9に示した従来技術における一般的な回路構成のバッファ回路100の全体を、入力信号増幅部21として備えている。さらに、バッファ回路20は、バッファ回路200の直流成分除去用容量素子201A,201Bを備える。また、バッファ回路20は、デューティー比検出部26と、直流成分生成部27とを備える。なお、このバッファ回路20は、差動信号を入出力するものである。直流成分除去用容量素子201Aは、入力側の端子が入力信号入力端子101Aに接続され、出力側の端子が初段の差動増幅回路部103-1のNチャネルトランジスタTAのゲート端子に接続される。また、直流成分除去用容量素子201Bは、入力側の端子が入力信号入力端子101Bに接続され、出力側の端子が初段の差動増幅回路部103-1のNチャネルトランジスタTBのゲート端子に接続される。デューティー比検出部26は、機能的にバッファ回路10のデューティー比検出部16に対応するものである。このデューティー比検出部26は、抵抗素子26A,26Bと、容量素子26C,26Dとを備えて構成される。抵抗素子26A,26Bは、機能的に抵抗素子16Aに対応するものである。抵抗素子26Aは、入力側の端子がデューティー比検出部26の入力側に接続され、出力側の端子が差動増幅回路部27Aの増幅素子NチャネルトランジスタTAのゲート端子に接続される。また、抵抗素子26Bは、入力側の端子がデューティー比検出部26の入力側に接続され、出力側の端子が差動増幅回路部27Aの増幅素子NチャネルトランジスタTBのゲート端子に接続される。容量素子26C,26Dは、機能的にバッファ回路10の容量素子16Bに対応するものである。容量素子26Cは、入力側の端子が抵抗素子RAの出力側の端子に接続され、出力側の端子がグラウンドに接続される。また、容量素子26Dは、入力側の端子が抵抗素子RBの出力側の端子に接続され、出力側の端子がグラウンドに接続される。つまり、バッファ回路200におけるデューティー比検出部26も、バッファ回路100におけるデューティー比検出部16と同様にローパスフィルタとして機能する。そして、デューティー比検出部16は、抵抗素子RA側に出力信号SOを入力し、抵抗素子RB側に出力信号SO-を入力する。そして、デューティー比検出部26は、入力された出力信号SO,SO-のデューティー比を検出し、検出されたデューティー比に応じた電圧のデューティー比信号SD,SD-を出力する。直流成分生成部27は、機能的に直流成分生成部17に対応するものである。この直流成分生成部27は、差動増幅回路部27Aと、容量素子27B,27Cと、抵抗素子27D,27Eとを備えて構成される。差動増幅回路部27Aは、機能的にバッファ回路10の増幅演算器17Aに対応するものである。段数nの差動増幅回路部103-1~103-nと同じ素子を備え、各素子同士が同じ接続方法で接続されて構成される。差動増幅回路部27AのトランジスタTAのゲート端子は、抵抗素子26Bの出力側の端子に接続される。差動増幅回路部27AのトランジスタTAのドレイン端子は、容量素子27Bの入力側の端子に接続される。差動増幅回路部27BのトランジスタTBのゲート端子は、抵抗素子26Aの出力側の端子に接続される。差動増幅回路部27AのトランジスタTBのドレイン端子は、容量素子27Cの入力側の端子に接続される。つまり、増幅演算器27Aの反転入力端子に対応するトランジスタTBのゲート端子に、デューティー比検出部26から出力されたデューティー比信号SDが入力される。また、増幅演算器27Aの正転入力端子に対応するトランジスタTAのゲート端子に、デューティー比検出部26から出力されたデューティー比信号SD-が入力される。そして、増幅演算器27Aは、デューティー比信号SDとデューティー比信号SD-との差分電圧を増幅し、増幅された電圧の信号である差動増幅信号SAO,SAO-を出力する。つまり、増幅演算器27Aには、基準信号SRは入力されていない。容量素子27Bは、入力側の端子が差動増幅回路部27AのトランジスタTAのドレイン端子に接続され、出力側の端子がグラウンドに接続される。容量素子27Cは、入力側の端子が差動増幅回路部27AのトランジスタTBのドレイン端子に接続され、出力側の端子がグラウンドに接続される。この容量素子27B,27Cは、必ず接続しなくてはならないものではないが、ローパスフィルタとして機能するデューティー比検出部26を構成している容量素子26C,26Dと同様に、差動増幅回路部27Aの出力端子から出力された差動増幅信号SAO,SAO-に含まれている直流成分以外の成分を除去する。差動増幅回路部27Aの前後で、差動増幅信号SAO,SAO-の直流成分以外の成分を除去することにより、差動増幅信号SAO,SAO-の直流成分だけを入力信号増幅部21の入力側に入力させることができる。抵抗素子27D,27Eは、機能的にバッファ回路10の抵抗素子17Bに対応するものである。抵抗素子27Dは、入力側の端子は容量素子27Bの入力側の端子に接続され、出力側の端子は差動増幅回路部103-1のトランジスタTBのゲート端子に接続される。抵抗素子27Eは、入力側の端子は容量素子27Cの入力側の端子に接続され、出力側の端子は差動増幅回路部103-1のトランジスタTAのゲート端子に接続される。なお、バッファ回路20においても、デューティー比検出部26と直流成分生成部27とで、負帰還をかける負帰還回路部を構成している。また、出力信号SOのデューティー比を50に収束させる場合には、直流成分生成部27の一対の抵抗素子RAの抵抗値と抵抗素子RBの抵抗値とを同じにし、直流成分生成部27の差動対のNチャネルトランジスタTAのサイズとNチャネルトランジスタTBのサイズとを同じにすれば良い。バッファ回路20の動作続いて、図5及び図6を参照して、上記の第2実施形態に係るバッファ回路20の回路動作を説明する。ここでは、最初に入力信号SI,SI-が直流成分のみの信号である場合のバッファ回路20の回路動作について説明する。差動増幅回路部103-1に入力された入力信号SI ́は、差動増幅回路部103-2~103-nで増幅され、出力信号出力端子102A,102Bから増幅された信号が出力信号SO,SO-として出力される。このため、差動増幅回路部103-1に入力された入力信号SI ́の電圧が入力信号SI- ́の電圧より大きい場合には、出力信号SO ́の電圧は出力信号SO- ́の電圧より大きくなる。なお、直流動作では、出力信号SOの電圧はデューティー比信号SDの電圧と同じであり、また出力信号SO-の電圧はデューティー比信号SD-の電圧と同じである。このため、差動増幅回路部27Aから出力された差動増幅信号SAOの電圧は、差動増幅回路部27Aから出力された差動増幅信号SAO-の電圧より大きくなる。しかしながら、直流動作では、差動増幅信号SAOの電圧は、入力信号増幅部21の初段の差動増幅回路部103-1に入力された入力信号SI- ́の電圧と同じである。また、差動増幅信号SAO-の電圧は入力信号増幅部21の初段の差動増幅回路部103-1に入力された入力信号SI ́の電圧と同じである。つまり、バッファ回路20は、入力信号SI ́の電圧が入力信号SI- ́の電圧より大きい場合には、入力信号SI ́の電圧を入力信号SI- ́の電圧より小さくするような負帰還がかかるようになっている。これとは逆に、入力信号SIの電圧が入力信号SI-の電圧より大きい場合には、入力信号SIの電圧を入力信号SI-の電圧より大きくするような負帰還がかかるようになっている。このように、バッファ回路20においては、負帰還回路部によって負帰還がかかるため、差動増幅回路部103-1~103-nを構成するNチャネルトランジスタTA,TBの動作点では信号SIの電圧と信号SI-の電圧とが同じになる。続いて、上記の動作点が決まった状態から、互いに逆相であり、交流成分のみの入力信号SI,SI-が入力された場合のバッファ回路20の回路動作について説明していく。入力信号SIと入力信号SI-とが、互いに逆相であり、交流成分のみの信号である場合には、出力信号SO,SO-のデューティー比は共に同じになり、出力信号SOと出力信号SO-とが互いに逆相になる。従って、出力信号SO,SO-の交流成分のみの信号をローパスフィルタの機能をもつデューティー比検出部26を通して、デューティー比検出部26から出力されたデューティー比信号SD,SD-は、共に直流成分のみの信号になる。また、デューティー比信号SDの電圧と、デューティー比信号SD-の電圧とは同じになる。つまり、差動増幅回路部27Aの正転入力端子と反転入力端子とに、同じ電圧の信号が入力されることになる。よって、差動増幅回路部27Aの出力端子から出力された差動増幅信号SAOの電圧と差動増幅信号SAO-の電圧とが同じになり、入力信号SI ́の直流成分と入力信号SI- ́の直流成分とは同じになる。このたるめ、動作点は、上記で説明した直流動作の状態の動作点と変わらない。よって、デューティー比信号SDとデューティー比信号SD-とは逆相であり、共にデューティー比が50の交流成分のみの信号になるはずである。ところが、図5に示すように、入力信号SIはその電圧が正である時に大きく歪んでおり、また入力信号SI-はその電圧が負である時に大きく歪んでいる。従って、入力信号SIの電圧と入力信号SI-の電圧との差分信号SIDは、入力信号SIの電圧が正である時に大きく歪む。このような時に、出力信号SOは、その電圧がLレベルである時よりもHレベルである時の方が、デューティー比が大きくなる。一方で、出力信号SO-は、その電圧がHレベルである期間よりもLレベルである期間の方が長くなる。そして、デューティー比検出部26から出力されたデューティー比信号SDとSD-とでは、デューティー比信号SDの電圧の方がデューティー比信号SD-の電圧より大きくなる。このため、差動増幅回路部27Aから出力された差動増幅信号SAOと差動増幅信号SAO-とでは、差動増幅信号SAOの電圧の方が差動増幅信号SAO-の電圧より大きくなる。この結果、入力信号SIの直流成分をさらに小さくし、一方で入力信号SI-の直流成分をさらに大きくするように負帰還がかかる。すると、入力信号SI,SI-及びその差分信号SIDの各電圧は、図6に示すようになる。従って、最後には出力信号SO,SO-の各デューティー比を、図6に示すように50程度に収束させることができる。これとは逆に、入力信号SIは、その電圧が負である時に大きく歪み、入力信号SI-は、その電圧が正である時に大きく歪むため、入力信号SIの電圧と入力信号SI-の電圧との差分信号SIDは、入力信号SIの電圧が正である時に大きく歪むような場合には、バッファ回路20は次のように動作する。まず、デューティー比検出部26から出力されたデューティー比信号SDとデューティー比信号SD-とでは、デューティー比信号SD-の電圧の方がデューティー比信号SDの電圧より大きくなる。よって、差動増幅回路部27Aから出力された差動増幅信号SAO-の電圧は、差動増幅信号SAOの電圧より大きくなる。このため、入力信号SIの直流成分をさらに大きくし、一方で入力信号SI-の直流成分をさらに小さくするように負帰還がかかる。これにより、出力信号SO,SO-のデューティー比を50に徐々に近づけていく。すると、最後には出力電圧SO,SO-のデューティー比を50程度に収束させることができる。このようにして、バッファ回路20は、差動増幅回路部27Aに入力されたデューティー比信号SDとデューティー比信号SD-との差分電圧に応じて、上記の2通りの負帰還の動作がかかるようになっている。なお、バッファ回路20には、バッファ回路10のように、基準信号SRが入力されていない。しかしながら、例えば、差動増幅回路部27AのNチャネルトランジスタTAのサイズとNチャネルトランジスタTBのサイズとのバランスを調整して、すなわち、差動増幅回路部27Aの差動対の相互コンダクタンスを調整して、差動増幅回路部27Aの入力側に差動増幅信号SAO,SAO-を付加するようにする。すると、バッファ回路20は、入力信号SIの交流成分の歪み等の影響に関係なく、出力信号SO,SO-のデューティー比を目標デューティー比に変更した上で、その出力信号SO,SO-を出力することができる。第3実施形態バッファ回路30の構成続いて、図7を参照して、第3実施形態に係るバッファ回路30の回路構成を説明する。図7に示すバッファ回路30は、図4に示したバッファ回路20と同じ各部を備えて構成される。しかしながら、このバッファ回路30は、デューティー比検出部26の代わりに、図1に示したバッファ回路10のデューティー比検出部16を備えて構成される。なお、バッファ回路30においても、デューティー比検出部16と直流成分生成部27とで、負帰還をかける負帰還回路部を構成している。また、直流成分生成部27の差動増幅回路部27AのNチャネルトランジスタTAのゲート端子には、バッファ回路10と同様に、基準信号入力端子13から基準信号SRが入力されている。上記で説明したバッファ回路20では、出力信号SO,SO-の両方を入力信号増幅部21の入力側に帰還させていた。しかしながら、このバッファ回路30では、出力信号SO,SO-のうちの出力信号SOだけを入力信号増幅部21の入力側に帰還させ、出力信号SO-を入力信号増幅部21の入力側に帰還させていない。つまり、バッファ回路30では、出力信号SO-のデューティー比に応じて、入力信号増幅部15に入力される入力信号SI- ́の直流電圧によって動作点を決めるような負帰還がかからないようになっている。バッファ回路30の動作続いて、上記の第3実施形態に係るバッファ回路30の回路動作を説明する。このバッファ回路30は、図1に示したバッファ回路10と同様に、負帰還回路部によって、増幅回路部21の入出力間で出力信号SO,SO-のデューティー比に応じた直流成分の信号を帰還させるような2通りの負帰還がかかるようになっている。このため、このバッファ回路30の基本的な回路動作においては、上記で説明したバッファ回路10の回路動作と全く変わらない。上記で説明したように、バッファ回路30は、差動増幅回路部27Aに入力されたデューティー比信号SDと基準信号SRとの差分電圧に応じて、入力信号SI ́の直流成分をさらに小さくし、一方で入力信号SI- ́の直流成分をさらに大きくするような負帰還、又は入力信号SI ́の直流成分をさらに大きくし、一方で入力信号SI- ́の直流成分をさらに小さくするような2通りの負帰還がかかる。これにより、出力信号SO,SO-のデューティー比を50に徐々に近づけていく。そして、最後には出力信号SO,SO-のデューティー比を目標デューティー比である50程度に収束させることができる。なお、バッファ回路30は、バッファ回路10と同様に、基準信号SRの電圧を調整することで、入力信号SI ́,SI- ́の交流成分の歪み等の影響をなるべく受けることなく、出力信号SO,SO-のデューティー比を目標デューティー比に変更した上で、その出力信号SO,SO-を出力することができる。また、このバッファ回路30においては、正極側の出力信号SOを入力信号増幅部21の入力側に帰還させているが、負極側の出力信号SO-を入力信号増幅部21の入力側に帰還させても良い。この場合には、直流成分生成部17の差動増幅回路部27AのNチャネルトランジスタTAに出力信号SO-を入力させ、直流成分生成部17の差動増幅回路部27AのNチャネルトランジスタTBに基準信号SRを入力させれば、同様に2通りの負帰還がかかり、出力信号SO,SO-のデューティー比を50程度にすることができる。第4実施形態バッファ回路40の構成続いて、図8を参照して、第4実施形態に係るバッファ回路40の回路構成を説明する。図8に示すバッファ回路40は、図4に示したバッファ回路20と同じ各部を備えて構成される。しかしながら、入力信号入力端子101A,101Bと、出力信号出力端子102A,102Bと、直流成分除去用容量素子201A,201Bとを備えていない。その代わりに、バッファ回路40は、入力信号入力端子11と、出力信号出力端子12と、直流成分除去用容量素子14とを備えて構成される。つまり、このバッファ回路40は、差動信号を入出力するバッファ回路20と基本的な構成は同じであるが、シングルエンド信号を入出力するバッファ回路として構成されている。バッファ回路40に入力される信号は入力信号SIのみであり、バッファ回路40から出力される信号は入力信号SOのみである。バッファ回路40の動作続いて、上記の第4実施形態に係るバッファ回路40の回路動作を説明する。このバッファ回路40は、図4に示したバッファ回路20と同様に、負帰還回路部によって、入力信号増幅部21の入出力間で出力信号のデューティー比に応じた直流成分の信号を帰還させるような2通りの負帰還がかかる。このため、バッファ回路40の基本的な回路動作においては、上記で説明したバッファ回路20の回路動作と変わらない。上記で説明したように、バッファ回路40は、入力信号SI ́の直流成分をさらに小さくし、一方で入力信号SI- ́の直流成分をさらに大きくするような負帰還、又は入力信号SIの直流成分をさらに大きくし、一方で入力信号SI-の直流成分をさらに小さくするような負帰還がかかる。これにより、出力信号SOのデューティー比は、徐々に50に近づけていく。そして、最後には出力信号SOのデューティー比を50程度に収束させることができる。なお、バッファ回路40は、バッファ回路20と同様に、例えば、差動増幅回路部27AのNチャネルトランジスタTAのサイズとNチャネルトランジスタTBのサイズとのバランスを調整して、すなわち、差動増幅回路部27Aの差動対の相互コンダクタンスを調整して、差動増幅回路部27Aの入力側に差動増幅信号SAO,SAO-を付加すれば、入力信号SIの交流成分の歪み等の影響になるべく受けることなく、出力信号SO,SO-のデューティー比を目標デューティー比に変更した上で、その出力信号SO,SO-を出力することができる。また、バッファ回路40は、シングルエンド信号を入出力するものであったが、例えばシングルエンド信号を入力して差動信号を出力するような構成のバッファ回路であったとしても、同様に2通りの負帰還がかかり、出力信号のデューティー比を50程度にすることができる。各実施形態に係る各バッファ回路のまとめ上記の各実施形態に係る各バッファ回路を第1実施形態に係るバッファ回路10を例にして説明すると、バッファ回路10は、デューティー比検出部16と直流成分生成部17とから構成される負帰還回路部によって、入力信号増幅部15の入出力間で出力信号SOのデューティー比に応じた直流成分の信号を帰還させている。つまり、バッファ回路10は、出力信号SOのデューティー比に応じて、入力信号SI ́の直流成分をさらに小さくしたり、大きくしたりする。これにより、バッファ回路10は、入力信号SI ́の交流成分の歪み等の影響をなるべく受けることなく、出力信号SOのデューティー比を目標デューティー比に変更した上で、その出力信号SOを出力することができる。"