一導電型の複数のトランジスタを用いて構成された発光装置であって、前記発光装置の有する画素はそれぞれ、ソース信号線と、ゲート信号線と、電流供給線と、スイッチング用トランジスタと、駆動用トランジスタと、発光素子と、電圧補償回路とを有することを特徴とする発光装置。ところで、絶縁体上にTFTを形成して作製される表示装置においては、その工程が複雑な点が、歩留まり低下とコスト上昇を招いている。従って、可能な限り工程を簡略化することが、コスト低減への主たる課題である。そこで、画素部および周辺の駆動回路を、単極性のTFTのみによって構成することを考える。ここで、画素および駆動回路の動作電圧について再び考える。ここで図5を参照する。図5はEL素子の画素部の構成を示しており、スイッチング用TFT501、駆動用TFT502、EL素子504の接続を模式的に表したものを図5に示している。まず、EL素子504において、505が陽極、506が陰極である場合を考える。今、電極505の電位をV505、電極506の電位をV506とすると、EL素子504が発光するためには、両電極間に電位差を与えてやる必要がある。従ってV505>V506となる。駆動用TFT502がNチャネル型である場合に確実にONし、EL素子504の電極間に正常に電圧を印加するには、駆動用TFT502のゲート電極に印加する電位は、V505よりもさらに高くする必要がある。つまり、ソース信号線から書き込まれる信号の振幅を広げる必要がある。一方、駆動用TFT502がPチャネル型である場合に確実にONし、EL素子504の電極間に正常に電圧を印加するには、駆動用TFT502のゲート電極に印加する電位は、V505よりも、少なくともTFT502のしきい値分だけ低くなっていれば良い。よって、ソース信号線から書き込まれる信号振幅をそれほど広くする必要がない。よって、EL素子504の電極505が陽極、506が陰極である場合には、駆動用TFT502にはPチャネル型を用いるのが望ましい。続いて、EL素子504において、505が陰極、506が陽極である場合、EL素子504が発光するためには、両電極間に電位差を与えてやる必要がある。従ってこの場合はV505<V506となる。駆動用TFT502がNチャネル型である場合に確実にONし、EL素子504の電極間に正常に電圧を印加するには、駆動用TFT502のゲート電極に印加する電位は、V505よりも、少なくともTFT502のしきい値分だけ高くなっていれば良い。よって、ソース信号線から書き込まれる信号の振幅はそれほど広くする必要がない。一方、駆動用TFT502がPチャネル型である場合に確実にONし、EL素子504の電極間に正常に電圧を印加するには、駆動用TFT502のゲート電極に印加する電位は、V505よりもさらに低くする必要がある。つまり、ソース信号線から書き込まれる信号の振幅を広げる必要がある。よって、EL素子504の電極505が陰極、506が陽極である場合には、駆動用TFT502にはNチャネル型を用いるのが望ましい。次に、駆動用TFT502の極性およびEL素子504の構成と、出射方向との関係について述べる。図8は、駆動用TFT502がNチャネル型である場合のEL素子504の構成を、図8は、駆動用TFT502がPチャネル型である場合のEL素子504の構成を断面図で模式的に示したものである。EL素子504の陰極においては、発光層に電子を注入する能力が求められることから、金属材料を用いることが望ましいため、通常、透明電極を用いる電極は陽極である。従って、図8において、駆動用TFTはNチャネル型であり、駆動用TFT502のソース領域には電流供給線が接続され、ドレイン領域にはEL素子504の陰極が接続されている。よって、発光層にて発生した光は、透明電極である陽極側へと出射されるため、出射方向は図のように、TFTが形成されている基板とは反対側となる。一方、図8において、駆動用TFT502はPチャネル型であり、駆動用TFT502のソース領域には電流供給線が接続され、ドレイン領域にはEL素子504の陽極が接続されている。よって、発光層にて発生した光は、透明電極である陽極側へと出射されるため、出射方向は図のように、TFT基板側となる。本明細書においては、図8に示した出射方向を上面出射、図8に示した出射方向を下面出射と表記する。下面出射の場合、画素部を構成する素子の占める領域が発光面積に影響するのに対し、上面出射の場合は、画素部を構成する素子の占める領域に関係なく光を取り出すことが出来るため、高開口率化に有利である。しかし、図8に示したような上面出射の構成で発光装置を作製する場合、工程上、EL層の形成後、透明電極を用いて陽極を形成する必要があるが、この工程でEL層にダメージを与えやすく、このような工程が現在では困難であるため、一般的には図8に示したような下面出射の構成が採用されている。ここで、駆動用TFT502の極性に対するスイッチング用TFT501の極性について考える。まず、駆動用TFT502がPチャネル型である場合、駆動用TFT502がONする条件は、駆動用TFT502のゲートソース間電圧VGS2の絶対値が、駆動用TFT502のしきい値電圧の絶対値を上回ることである。すなわち、ソース信号線より入力されるデジタル映像信号のLレベルの電位が、駆動用TFT502のソース領域の電位に対して、しきい値分以上低いことである。このとき、スイッチング用TFT501が駆動用TFT502と同極性、すなわちPチャネル型である場合、スイッチング用TFT501がONする条件は、スイッチング用TFT501のゲートソース間電圧VGS1の絶対値が、スイッチング用TFT501のしきい値電圧の絶対値を上回ることである。すなわち、ゲート信号線を選択状態とするパルスのLレベルの電位が、スイッチング用TFT501のソース領域の電位に対して、しきい値分以上低いことである。よって、ソース信号線の電圧振幅に対し、ゲート信号線側の電圧振幅をより広くする必要がある。これは、ゲート信号線駆動回路の動作電圧を高くすることを意味する。これはスイッチング用TFT501と駆動用TFT502がNチャネル型である場合にも同様のことが言える。従って、消費電力を考えた場合、画素部のTFTはNチャネル型とPチャネル型の両方を用いて構成するのが望ましいことになる。以上のことから、従来の方法で、単極性のTFTによって画素部と駆動回路を構成しようとすると、工程削減が実現する反面、消費電力の増加を招く。本発明は前述の課題を鑑見てなされたものであり、単一極性のTFTによって画素部と駆動回路を構成することによって工程を削減し、かつ新規の回路構成をもって消費電力を低く抑えることを実現した発光装置を提供することを目的とする。従来の構成の画素においては、スイッチング用TFTを確実にONさせるために、スイッチング用TFTの入力電極に入力される信号、すなわちソース信号線に出力されてくる信号の電圧振幅よりも、スイッチング用TFTのゲート電極に入力される信号、すなわちゲート信号線を選択する信号の電圧振幅を大きくする必要があった。ここで、ソース信号線に出力されてくる信号の電圧振幅と、ゲート信号線を選択する信号の電圧振幅とが等しい場合について考える。再び図5を参照する。なお、画素を構成するTFTは全てNチャネル型であるとする。ゲート信号線が選択状態となり、スイッチング用TFTがONする。このときのスイッチング用TFTのゲート電極の電位をV1とする。スイッチング用TFTがONし、ソース信号線に出力されている映像信号は、駆動用TFTのゲート電極へと入力される。このとき、映像信号はHレベルで、スイッチング用TFTの入力電極とゲート電極の電位は等しく、V1であるとすると、スイッチング用TFTの出力電極側に現れる信号の電位は、V1からスイッチング用TFTのしきい値を引いた電位となる。映像信号がLレベルのときは、スイッチング用TFTのしきい値は影響せず、駆動用TFTのゲート電極には等しくLレベルが入力されることになる。すなわち、スイッチング用TFTによって、そのしきい値分だけ、映像信号の電圧振幅が減衰する。これにより、駆動用TFTのゲート電極の電位が十分に上がらず、所望のドレイン電流を得られない場合がある。結果として、EL素子を流れる電流が不足する。そこで本発明においては、スイッチング用TFTの出力電極と、駆動用TFTのゲート電極との間に、電圧補償回路を設ける。電圧補償回路は、ブートストラップ回路を応用したものであり、スイッチング用TFTのしきい値によって減衰した信号の電圧振幅を、本来の振幅に戻す役割を有している。これにより、ソース信号線に出力されてくる映像信号の電圧振幅と、ゲート信号線を選択する信号の電圧振幅とが等しい場合にも、駆動用TFTのゲート電極には、正常な電位を与えることが出来る。従って、ゲート信号線駆動回路の駆動電圧を低くすることが可能となり、発光装置の低消費電力化に貢献する。また、本発明の電圧補償回路を有する画素は、単一極性のTFTによって構成されており、この画素を用いて発光装置の画素部を構成し、かつ周辺の駆動回路を、画素部を構成するTFTと同一極性のTFTによって構成することによって、製造工程の簡略化に貢献する。本発明の構成を以下に記す。本発明の発光装置は、一導電型の複数のトランジスタを用いて構成された発光装置であって、前記発光装置の有する画素はそれぞれ、ソース信号線と、ゲート信号線と、電流供給線と、スイッチング用トランジスタと、駆動用トランジスタと、発光素子と、電圧補償回路とを有することを特徴としている。本発明の発光装置は、一導電型の複数のトランジスタを用いて構成された発光装置であって、前記発光装置の有する画素はそれぞれ、ソース信号線と、ゲート信号線と、電流供給線と、スイッチング用トランジスタと、駆動用トランジスタと、発光素子と、電圧補償回路とを有し、前記スイッチング用トランジスタのゲート電極は、前記ゲート信号線と電気的に接続され、入力電極は、前記ソース信号線と電気的に接続され、出力電極は、前記駆動用トランジスタのゲート電極と電気的に接続され、前記駆動用トランジスタの入力電極は、前記電流供給線と電気的に接続され、出力電極は、前記発光素子の一方の電極と電気的に接続され、前記電圧補償回路は、前記スイッチング用トランジスタの出力電極と、前記駆動用トランジスタのゲート電極との間に配置されていることを特徴としている。本発明の発光装置は、一導電型の複数のトランジスタを用いて構成された発光装置であって、前記発光装置の有する画素のうち、m行目に走査される画素はそれぞれ、ソース信号線と、m行目に選択されるゲート信号線と、電流供給線と、スイッチング用トランジスタと、駆動用トランジスタと、発光素子と、電圧補償回路とを有し、前記スイッチング用トランジスタのゲート電極は、前記m行目に選択されるゲート信号線と電気的に接続され、入力電極は、前記ソース信号線と電気的に接続され、出力電極は、前記駆動用トランジスタのゲート電極と電気的に接続され、前記駆動用トランジスタの入力電極は、前記電流供給線と電気的に接続され、出力電極は、前記発光素子の一方の電極と電気的に接続され、前記電圧補償回路は、リフレッシュ用トランジスタと、補償用トランジスタと、第1の容量手段と、第2の容量手段とを有し、前記第1の容量手段の第1の電極は、前記スイッチング用トランジスタの出力電極と電気的に接続され、第2の電極は、前記第2の容量手段の第1の電極と電気的に接続され、第2の電極は、前記電流供給線と電気的に接続され、前記リフレッシュ用トランジスタのゲート電極は、行目に選択されるゲート信号線と電気的に接続され、入力電極は、第1の電源電位を供給する信号線もしくは電源線と電気的に接続され、出力電極は、前記スイッチング用トランジスタの出力電極および、前記駆動用トランジスタのゲート電極と電気的に接続され、前記補償用トランジスタのゲート電極は、前記第1の容量手段の第1の電極、前記スイッチング用トランジスタの出力電極、および前記駆動用トランジスタのゲート電極と電気的に接続され、入力電極は、第2の電源電位を供給する信号線もしくは電源線と電気的に接続され、出力電極は、前記第1の容量手段の第2の電極および、前記第2の容量手段の第1の電極と電気的に接続されていることを特徴としている。本発明の発光装置は、一導電型の複数のトランジスタを用いて構成された発光装置であって、前記発光装置の有する画素はそれぞれ、前記画素に映像信号を入力するソース信号線と、前記画素のうち、いずれか1行を選択するゲート信号線と、前記映像信号の入力に従って発光する発光素子と、前記発光素子への電流を供給する電流供給線と、前記発光素子に供給される電流を制御する駆動用トランジスタと、前記映像信号の、ソース信号線から前記駆動用トランジスタのゲート電極への入力を制御するスイッチング用トランジスタと、前記映像信号に従って前記駆動用トランジスタのゲート電極に入力される信号の電圧振幅の補償もしくは変換を行う電圧補償回路とを有することを特徴としている。本発明の発光装置は、一導電型の複数のトランジスタを用いて構成された発光装置であって、前記発光装置の有する画素はそれぞれ、前記画素に映像信号を入力するソース信号線と、前記画素のうち、いずれか1行を選択するゲート信号線と、前記映像信号の入力に従って発光する発光素子と、前記発光素子への電流を供給する電流供給線と、前記発光素子に供給される電流を制御する駆動用トランジスタと、前記映像信号の、ソース信号線から前記駆動用トランジスタのゲート電極への入力を制御するスイッチング用トランジスタと、前記映像信号に従って前記駆動用トランジスタのゲート電極に入力される信号の電圧振幅の補償もしくは変換を行う電圧補償回路とを有し、前記スイッチング用トランジスタのゲート電極は、前記ゲート信号線と電気的に接続され、入力電極は、前記ソース信号線と電気的に接続され、出力電極は、前記駆動用トランジスタのゲート電極と電気的に接続され、前記駆動用トランジスタの入力電極は、前記電流供給線と電気的に接続され、出力電極は、前記発光素子の一方の電極と電気的に接続され、前記電圧補償回路は、前記スイッチング用トランジスタの出力電極と、前記駆動用トランジスタのゲート電極との間に配置されていることを特徴としている。本発明の発光装置は、一導電型の複数のトランジスタを用いて構成された発光装置であって、前記発光装置の有する画素のうち、m行目に走査される画素はそれぞれ、前記画素に映像信号を入力するソース信号線と、前記画素のうち、m行目を選択するゲート信号線と、前記映像信号の入力に従って発光する発光素子と、前記発光素子への電流を供給する電流供給線と、前記発光素子に供給される電流を制御する駆動用トランジスタと、前記映像信号の、ソース信号線から前記駆動用トランジスタのゲート電極への入力を制御するスイッチング用トランジスタと、前記映像信号に従って前記駆動用トランジスタのゲート電極に入力される信号の電圧振幅の補償もしくは変換を行う電圧補償回路とを有し、前記スイッチング用トランジスタのゲート電極は、前記m行目を選択するゲート信号線と電気的に接続され、入力電極は、前記ソース信号線と電気的に接続され、出力電極は、前記駆動用トランジスタのゲート電極と電気的に接続され、前記駆動用トランジスタの入力電極は、前記電流供給線と電気的に接続され、出力電極は、前記発光素子の一方の電極と電気的に接続され、前記電圧補償回路は、前記駆動用トランジスタのゲート電極にある一定電位を与えるリフレッシュ用トランジスタと、前記駆動用トランジスタのゲート電極に入力される映像信号の電圧振幅の補償を行う補償用トランジスタと、前記補償用トランジスタのゲート電極と出力電極間に容量結合を形成する第1の容量手段と、前記補償用トランジスタの出力電極と前記電流供給線間に容量結合を形成する第2の容量手段とを有し、前記第1の容量手段の第1の電極は、前記スイッチング用トランジスタの出力電極と電気的に接続され、第2の電極は、前記第2の容量手段の第1の電極と電気的に接続され、第2の電極は、前記電流供給線と電気的に接続され、前記リフレッシュ用トランジスタのゲート電極は、行目に選択されるゲート信号線と電気的に接続され、入力電極は、第1の電源電位を供給する信号線もしくは電源線と電気的に接続され、出力電極は、前記スイッチング用トランジスタの出力電極および、前記駆動用トランジスタのゲート電極と電気的に接続され、前記補償用トランジスタのゲート電極は、前記第1の容量手段の第1の電極、前記スイッチング用トランジスタの出力電極、および前記駆動用トランジスタのゲート電極と電気的に接続され、入力電極は、第2の電源電位を供給する信号線もしくは電源線と電気的に接続され、出力電極は、前記第1の容量手段の第2の電極および、前記第2の容量手段の第1の電極と電気的に接続されていることを特徴としている。本発明の発光装置において、第1の電源電位を供給する信号線もしくは電源線とは、前記m行目に選択されるゲート信号線もしくは前記電流供給線であることを特徴としている。本発明の発光装置において、第2の電源電位を供給する信号線もしくは電源線とは、前記m行目に選択されるゲート信号線もしくは前記電流供給線であることを特徴としている。本発明の発光装置において、前記第1の容量手段は、前記補償用トランジスタのゲート電極と、前記補償用トランジスタの入力電極もしくは出力電極との間の容量でなる容量手段であることを特徴としている。本発明の発光装置において、前記第1および第2の容量手段は、活性層材料、ゲート電極材料、あるいは配線材料のうちいずれか2つの材料と、前記2つの材料間の絶縁層とでなる容量手段であることを特徴としている。本発明の発光装置において、前記一導電型とは、Nチャネル型であることを特徴としている。本発明の発光装置において、前記一導電型とは、Pチャネル型であることを特徴としている。本発明の発光装置は、図19に示すOLEDディスプレイ、ビデオカメラ、ノート型のパーソナルコンピュータ、携帯情報端末、音響再生装置、デジタルカメラ、携帯電話等の電子機器に適用出来る。本発明の発光装置は、単一極性のTFTを用いて画素部および周辺駆動回路を一体形成する。これによって、ドーピング工程の一部を削減し、さらにはマスク枚数も減少することで、歩留まり向上やコスト削減に貢献する。さらに、本発明の発光装置は、ブートストラップ法を応用した構造の画素をもって、画素を駆動するための信号の電圧振幅を小さくすることが出来る。これによって、発光装置の低消費電力化に貢献する。図1に、本発明の電圧補償回路を有する画素の構成について示す。図1に示すとおり、スイッチング用TFT101、駆動用TFT102、EL素子104、ソース信号線、ゲート信号線、電流供給線については従来と同様に有している。本発明の特徴は、スイッチング用TFT101の出力電極と、駆動用TFT102のゲート電極との間に、電圧補償回路110を有している点を特徴としている。図1は、電圧補償回路110の構成を含む回路図である。電圧補償回路110は、第1のTFT151、第2のTFT152、第1の容量手段153、第2の容量手段154を有する。また、図1において、Gはm行目に走査されるゲート信号線であり、Gは、m-1行目に走査されるゲート信号線である。第1の容量手段153と、第2の容量手段154とは、直列に配置されている。第1の容量手段153の第1の電極は、スイッチング用TFT101の出力電極と接続され、第1の容量手段153の第2の電極は、第2の容量手段154の第1の電極と接続され、第2の容量手段154の第2の電極は、電流供給線と接続されている。第1のTFT151のゲート電極は、ゲート信号線Gと接続され、入力電極は、第1の電源電位を供給する信号線もしくは電源線と接続され、出力電極は、スイッチング用TFT101の出力電極と接続されている第2のTFT152のゲート電極は、スイッチング用TFT101の出力電極、および第1の容量手段の第1の電極と接続され、入力電極は、第2の電源電位を供給する信号線もしくは電源線と接続され、出力電極は、第1の容量手段の第2の電極、および第2の容量手段の第1の電極と接続されている。今後、電圧補償回路が有する2つのTFTについて、第1のTFT151をリフレッシュ用TFT、第2のTFT152を、補償用TFTと表記する。なお、画素を構成するTFT101、102、151、152は全て同一極性のTFTを用いており、その極性はNチャネル型でもPチャネル型でも良い。ただし、第1の電源電位および第2の電源電位はそれぞれ、画素を構成するTFTの極性によって異なる。画素を構成するTFTがNチャネル型である場合、V1<V2とし、画素を構成するTFTがPチャネル型である場合、V1>V2とする。V1<V2のとき、V1の電位は、Nチャネル型TFTのしきい値を十分に下回る電位、V2の電位は、Nチャネル型TFTのしきい値を十分に上回る電位とする。例えば、V1の電位は信号線のLレベル程度、V2の電位は信号線のHレベル程度の電位とする。V1>V2の場合は、その電位を逆転してやれば良い。回路の動作について説明する。ここでは、画素を構成するTFTは全てNチャネル型である場合を例とする。入力される信号は、ソース信号線に出力されてくるデジタル映像信号、ゲート信号線を選択する信号とも、HレベルのときVDD、LレベルのときVSSとする。またここでは、V1=VSS、V2=VDDとする。さらに、電流供給線の電位はVCとする。図11は、本発明の回路の動作を説明するためのタイミングチャートを示している。はm-1行目のゲート信号線の電位、はm行目のゲート信号線の電位、はソース信号線の電位、は駆動用TFT102のゲート電極の電位を示している。また、m行目のゲート信号線が選択されてから、再びm行目のゲート信号線が選択されるまでの期間1101が、図9に示したサブフレーム期間にあたり、1102で示される期間が1水平期間である。動作の説明には図1および図11を用い、m行目に選択されるゲート信号線によってスイッチング用TFT101が制御される画素について説明する。まず、m-1行目のゲート信号線が選択されている期間、つまりm-1行目において映像信号の書き込みが行われている期間において、m-1行目のゲート信号線はHレベル、m行目のゲート信号線はLレベルとなっている。よって、スイッチング用TFT101はOFFし、リフレッシュ用TFT151はONする。このとき、駆動用TFT102のゲート電極にはV1=VSSが入力され、OFFする。図11においては、1103で示される期間に行われる動作である。続いて、m-1行目の水平期間が終了し、ゲート信号線がLレベルとなる。これに伴い、リフレッシュ用TFT151がOFFする。m行目の水平期間に入り、ゲート信号線がHレベルとなる。これに伴い、スイッチング用TFT101がONする。このとき、ソース信号線に出力されてきているデジタル映像信号が画素に書き込まれる。デジタル映像信号がHレベルのとき、スイッチング用TFTがONしていることから、駆動用TFT102のゲート電極の電位が上昇する。ただし今、ゲート信号線はHレベルであり、その電位はVDD、デジタル映像信号はHレベルであり、その電位は同じくVDDであるので、スイッチング用TFTの出力電極に現れる電位は、そのしきい値の影響を受けるため、となったところでスイッチング用TFTがOFFし、スイッチング用TFTの出力電極、すなわち駆動用TFT102のゲート電極は浮遊状態となる。一方、スイッチング用TFT101の出力電極の電位がまで上昇するため、補償用TFT152がONし、出力電極の電位が上昇してVDDに近づく。このとき、補償用TFT152の出力電極とゲート電極との間には、第1の容量手段153による容量結合が存在する。今、補償用TFT152のゲート電極は、の電位のまま浮遊状態となっているので、補償用TFT152の出力電極の電位上昇に伴ってさらに上昇し、VDDよりも高い電位となる。この結果、スイッチング用TFT10を通じて、一旦VthNだけ減衰したデジタル映像信号は、電圧補償回路110によってその振幅補償を受け、駆動用TFT102のゲート電極へと入力される。よって、駆動用TFT102は正常にONすることが出来、所望のドレイン電流を流すことが出来る。以後、第1、第2の容量手段153、154によって、ゲート信号線の選択が終了した後、さらにアドレス期間が終了した後も、駆動用TFT102のゲート電極に印加される電位が保持され、これによってドレイン電流が流れ、EL素子104が発光する。次のサブフレーム期間において、m-1行目のゲート信号線が選択されてHレベルになると、リフレッシュ用TFT151がONして、駆動用TFT102のゲート電極の電位はLレベルになり、OFFする。以後、上記の動作を繰り返し、画面の描画を行う。ここで、第1、第2の容量手段153、154について付記する。第1の容量手段153は、補償用TFT152のゲート電極と出力電極との間に配置され、出力電極の電位上昇を利用して、容量結合によりゲート電極の電位を持ち上げるための容量手段である。第2の容量手段154は、第1の容量手段153と直列配置され、一定電位である電流供給線と、駆動用TFT102のゲート電極との間を容量結合して、駆動用TFT102のゲート電極の電位を保持するための容量手段である。ここで、第2の容量手段154のもう1つの役割として、電圧保障回路110のブートストラップ動作を確実に行うための負荷として用いている点を付記しておく。この負荷がない場合、補償用TFT152のゲート電極の電位が、ソース信号線からのデジタル映像信号の入力によって上昇を始め、そのしきい値を上回ると直ちに補償用TFT152の出力電極の電位が上昇する。出力電極の電位上昇が早すぎる場合、ブートストラップが正常に働きにくくなる場合がある。よって、第2の容量手段154を負荷とすることによって、補償用TFT152の出力電極の電位上昇を敢えて遅らせ、出力電極の電位の上昇が停止する前に、ゲート電極を浮遊状態とする。これにより、ブートストラップ動作をより確実に行うことが出来る。以上の方法により、通常ソース信号線に入力されるデジタル映像信号の電圧振幅よりも大きい電圧振幅を必要としたゲート信号線選択パルスの電圧振幅を、デジタル映像信号の電圧振幅と同等にすることが可能となる。よって、ゲート信号線駆動回路の消費電力を低減することが可能となる。また、本発明によると、ブートストラップ動作によって、駆動用TFT102のゲート電極の電位は、ソース信号線より入力されるデジタル映像信号のHレベルよりも高くすることが出来る。駆動用TFT102のゲート電極の電位は、通常はHレベルでVDDまで上昇すればよいので、容量結合に伴う電位上昇分の見積もりを詳細に行うことによって、さらにゲート信号線選択パルスの電圧振幅を小さくすることが出来る。以下に、本発明の実施例について記載する。本発明において、第1の電源電位および第2の電源電位に関しては、画素を構成するTFTの極性がNチャネル型の場合はV1=VSS、V2=VDDとし、画素を構成するTFTの極性がPチャネル型の場合はV1=VDD、V2=VSSとして、それぞれ画素部に電源線を引き回しても良いが、出射方向によっては、配線の引き回しによって開口率が低下することになる。本実施例では、ソース信号線、ゲート信号線、電流供給線等、既存の信号線を用いて、V1、V2に所望の電源電位を供給するための素子間の接続について示す。図2~に、接続の例を示す。図2の場合、リフレッシュ用TFT151の入力電極を電流供給線に、補償用TFT152の入力電極をm行目のゲート信号線に接続している。図2の場合、リフレッシュ用TFT151の入力電極と、補償用TFT152の入力電極とは、いずれもm行目のゲート信号線に接続している。図2の場合、リフレッシュ用TFT151の入力電極をm行目のゲート信号線に、補償用TFT152の入力電極を電流供給線に接続している。このとき、それぞれの場合のEL素子の極性と出射方向について説明する。まず、m行目に走査される画素において、リフレッシュ用TFT151は、m-1行目の選択期間にのみONし、駆動用TFT102のゲート電極の電位をLレベルに落とす。図2の場合、電流供給線はほぼ固定電位であるので、その電位をLレベル相当にしておけば良い。図2の場合、m行目のゲート信号線は、m行目の選択期間以外の期間ではLレベルとなっている。一方、同じくm行目に走査される画素において、補償用TFT152は、m行目の選択期間にONし、出力電極の電位が上昇することによって、容量結合を利用して駆動用TFT102のゲート電極の電位を上昇させる。よって、補償用TFT152の入力電極が接続されている信号線は、m行目の選択期間にはHレベルとなっている必要がある。図2の場合、補償用TFT152の入力電極はm行目のゲート信号線に接続されており、m行目の選択期間は、ゲート信号線選択パルスが入力されて、m行目のゲート信号線はHレベルとなっている。図2の場合、補償用TFT152の入力電極は電流供給線に接続されている。電流供給線はほぼ固定電位であるので、その電位をHレベル相当としておけば良い。以上は、画素を構成するTFTがNチャネル型である場合の例である。ただし、画素を構成するTFTがPチャネル型である場合にも、各ノードのHレベルとLレベル、および各電源電位を逆転すれば良いので、図2~に示した接続がそのまま適用出来る。以上のことから、画素を構成するTFTがNチャネル型である場合、図2においては、電流供給線の電位はLレベル付近であれば良い。よって、回路の中では低電位とすることが出来るので、EL素子において駆動用TFT102と接続されている側の電極を陰極、共通電極を陽極とすれば良い。この場合、出射方向は陽極側、つまり上方出射となる。一方、図2においては、電流供給線の電位はHレベル付近であれば良い。よって、回路の中では高電位とすることが出来るので、EL素子において駆動用TFT102と接続されている側の電極を陽極、共通電極を陰極とすれば良い。この場合、出射方向は陽極側、つまり下方出射となる。一方、画素を構成するTFTがPチャネル型である場合は、上述とは電位が逆となる。つまり図2の場合は、EL素子において駆動用TFT102と接続されている側の電極を陽極、共通電極を陰極とすれば良く、下方出射となる。図2の場合は、EL素子において駆動用TFT102と接続されている側の電極を陰極、共通電極を陽極とすれば良く、下方出射となる。本実施例においては、同一基板上に、画素部および、画素部周辺に設ける駆動回路のTFTを同時に作製する方法について説明する。まず、図6に示すように、コーニング社の7059ガラスや1737ガラス等に代表されるバリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラス等からなる基盤5001上に酸化シリコン膜、窒化シリコン膜、または酸化窒化シリコン膜等の絶縁膜からなる下地膜5002を形成する。特に図示していないが、下地膜5002の形成については、例えば、プラズマCVD法でSiH4、NH3、N2Oから作製される酸化窒化シリコン膜を10~200nmの厚さに形成し、同様にSiH4、N2Oから作製される酸化窒化水素化シリコン膜を50~200nmの厚さに積層形成する。続いて、島状の半導体層5003~5005は、非晶質構造を有する半導体膜を。レーザー結晶化法や公知の熱結晶化法を用いて作製した結晶質半導体膜で形成する。この島状の半導体層5003~5005の厚さは25~80nmとして形成する。結晶質半導体層の材料には特に限定は無いが、好ましくはシリコンまたはシリコンゲルマニウム合金等で形成すると良い。レーザー結晶化法で結晶質半導体膜を作製するには、パルス発振型または連続発光型のエキシマレーザーやYAGレーザー、YVO4レーザーを用いる。これらのレーザーを用いる場合には、レーザー発振器から放射されたレーザー光を光学系で線状に集光して半導体膜に照射する方法を用いると良い。結晶化の条件は実施者が適宜選択するものであるが、エキシマレーザーを用いる場合にはパルス発振周波数を30Hzとし、レーザーエネルギー密度を100~400mJcm2とする。また、YAGレーザーを用いる場合にはその第2高調波を用い、パルス発振周波数1~10kHzとし、レーザーエネルギー密度を300~600mJcm2とすると良い。そして幅100~1000μm、例えば400μmで線状に集光したレーザー光を基板全面に渡って照射し、このときの線状レーザーの重ねあわせ率を80~98として行う。続いて、島状の半導体層5003~5005を覆うゲート絶縁膜5006を形成する。ゲート絶縁膜5006は、プラズマCVD法またはスパッタ法を用い、厚さを40~150nmとしてシリコンを含む絶縁膜で形成する。本実施例では、120nmの厚さで酸化窒化シリコン膜で形成する。勿論、ゲート絶縁膜はこのような酸化窒化シリコン膜に限定されるものではなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。例えば、酸化シリコンを用いる場合には、プラズマCVD法でTEOSとO2とを混合し、反応圧力40Pa、基板温度300~400°Cとし、高周波電力密度0.5~0.8Wcm2で放電させて形成することが出来る。このようにして作製される酸化シリコン膜は、その後400~500°Cの熱アニールにより、ゲート絶縁膜として良好な特性を得ることが出来る。そして、ゲート絶縁膜5006上にゲート電極を形成するための第1の導電膜5007と第2の導電膜5008とを積層形成する。本実施例では、第1の導電層5007をタンタルで50~100nmの厚さに形成し、第2の導電層5009をタングステンで100~300nmの厚さに形成する。Ta膜はスパッタ法で、TaのターゲットをArでスパッタすることにより形成する。この場合、Arに適量のXeやKrを加えると、Ta膜の内部応力を緩和して膜の剥離を防止することが出来る。また、α相のTa膜の抵抗率は20μΩcm程度でありゲート電極として使用することが出来るが、β相のTa膜の抵抗率は180μΩcm程度でありゲート電極には不向きである。α相のTa膜を形成するために、Taのα相に近い結晶構造を有する窒化タンタルを10~50nm程度の厚さでTaの下地に形成しておくとα相のTa膜を容易に得ることが出来る。W膜を形成する場合には、Wをターゲットとしたスパッタ法で形成する。その他にも6フッ化タングステンを用いる熱CVD法で形成することも出来る。いずれにしてもゲート電極として使用するためには低抵抗化を図る必要があり、W膜の抵抗率は20μΩcm以下にすることが望ましい。W膜は結晶粒を大きくすることで低抵抗率化を図ることが出来るが、W中に酸素などの不純物元素が多い場合には結晶化が阻害されて高抵抗化する。このことより、スパッタ法による場合、純度99.9999のWターゲットを用い、さらに製膜時に気相中からの不純物の混入がないように十分配慮してW膜を形成することにより、抵抗率9~20μΩcmを実現することが出来る。なお、本実施例においては、第1の導電膜5007をTa、第2の導電膜5008をWとしたが、特に限定されず、いずれもTa、W、Mo、Al、Cuから選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料で形成しても良い。また、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜を用いても良い。本実施例以外の他の組み合わせの一例としては、第1の導電膜をTaN、第2の導電膜をWとする組み合わせ、第1の導電膜をTaN、第2の導電膜をAlとする組み合わせ、第1の導電膜をTaN、第2の導電膜をCuとする組み合わせ等が望ましい。次に、レジストによるマスク5009を形成し、電極および配線を形成するための第1のエッチング処理を行う。本実施例ではICPエッチング法を用い、エッチング用ガスにCF4とCl2とを混合し、1Paの圧力でコイル型の電極に500WのRF電力を投入してプラズマを生成して行う。基板側にも100WのRF電力を投入し、実質的に負の自己バイアス電圧を印加する。CF4とCl2とを混合した場合にはW膜およびTa膜とも同程度にエッチングされる。上記エッチング条件では、レジストによるマスクの形状を適したものとすることと、基板側に印加するバイアス電圧の効果とにより第1の導電膜および第2の導電膜の端部がテーパー形状となる。テーパー部の角度は15~45°となる。ゲート絶縁膜上に残渣を残すことなくエッチングを行うためには、10~20の割合でエッチング時間を増加させると良い。W膜に対する酸化窒化シリコン膜の選択比は2~4であるので、オーバーエッチング処理により、酸化窒化シリコン膜が露出した面は20~50nm程度エッチングされることになる。こうして、第1のエッチング処理により第1の導電層5010a~5013aと第2の導電層5010b~5013bからなる第1の形状の導電層5010~5013を形成する。このとき、ゲート絶縁膜5006においては、第1の形状の導電層5010~5013で覆われない領域は20~50nm程度エッチングされて薄くなった領域が形成される。そして、第1のドーピング処理を行い、N型を付与する不純物元素を添加する。ドーピング処理は、イオンドーピング法もしくはイオン注入法で行えば良い。イオンドープ法にあたっての条件は、ドーズ量を1×1013~5×1014atomscm2とし、加速電圧を60~100keVとする。N型を付与する不純物元素としては、15族に属する元素、典型的にはリンまたは砒素を用いるが、ここではPを用いる。この場合、導電層5010~5013がN型を付与する不純物元素に対するマスクとなり、自己整合的に第1の不純物領域5014~5016が形成される。この第1の不純物領域5014~5016には、1×1020~1×1021atomscm3の濃度範囲でN型を付与する不純物元素を添加する。次に、第2のエッチング処理を行う。同様にICPエッチング法を用い、エッチング用ガスにCF4とCl2とO2とを混合して、1Paの圧力でコイル型の電極に500WのRF電力を供給し、プラズマを生成して行う。基板側にも50WのRF電力を投入し、第1のエッチング処理に比べ低い自己バイアス電圧を印加する。このような条件により第2の導電層であるWを異方性エッチングし、かつ、それより遅いエッチング速度で第1の導電層であるTaを異方性エッチングして第2の形状の導電層5017~5020を形成する。このとき、ゲート絶縁膜5006においては、第2の形状の導電層5017~5020で覆われない領域はさらに20~50nm程度エッチングされて薄くなった領域が形成される。W膜やTa膜のCF4とCl2の混合ガスによるエッチング反応は、生成されるラジカルまたはイオン種と反応生成物の蒸気圧から推測することが出来る。WとTaのフッ化物と塩化物の蒸気圧を比較すると、Wのフッ化物であるWF6の蒸気圧が極端に高く、その他のWCl5、TaF5、TaCl5については同程度である。従って、CF4とCl2の混合ガスでは、W膜およびTa膜共にエッチングされる。しかし、この混合ガスに適量のO2を添加するとCF4とO2が反応してCOとFになり、FラジカルまたはFイオンが多量に発生する。その結果、フッ化物の蒸気圧が高いW膜のエッチング速度が増大する。一方、TaはFが増大しても、相対的にエッチング速度の増加は少ない。また、TaはWに比較して酸化されやすいので、O2を添加することでTaの表面が酸化される。Taの酸化物はフッ素や塩素と反応しないため、さらにTa膜のエッチング速度は低下することとなる。従って、W膜とTa膜とのエッチング速度に差を作ることが可能となる。そして、第2のドーピング処理を行う。この場合、第1のドーピング処理よりもドーズ量を下げて高い加速電圧の条件としてN型を付与する不純物元素ドーピングする。例えば、加速電圧を70~120keVとし、1×1013atomscm2のドーズ量で行い、図6で島状の半導体層に形成された第1の不純物領域の内側に新たな不純物領域を形成する。ドーピングは、第2の導電層5017b~5020bを不純物元素に対するマスクとして用い、第1の導電層5017a~5020aの下側の領域にも不純物元素が添加されるようにしてドーピングする。こうして、第1の導電層と重なる第2の不純物領域5021~5023が形成される。続いて、第3のエッチング処理を行う。ここでは、エッチング用ガスにCl2を用い、ICPエッチング装置を用いて行う。本実施例では、Cl2のガス流量比を60sccmとし、1Paの圧力でコイル型の電極に350WのRF電力を投入してプラズマを生成してエッチングを70秒行った。基板側にもRF電力を投入し、実質的に負の自己バイアス電圧を印加する。第3のエッチングにより、第1の導電層が後退して第3の形状の導電層5024~5027が形成され、第2の不純物領域5021~5023は、第1の導電層と重なる第2の不純物領域5028a~5030aと、第1の導電層と重ならない第3の不純物領域5028b~5030bとなる。以上までの工程でそれぞれの島状の半導体層に不純物領域が形成される。島状の半導体層と重なる第3の形状の導電層5024~5026が、TFTのゲート電極として機能する。また、第3の形状の導電層5027は、ソース信号線として機能する。続いて、導電型の制御を目的として、それぞれの島状の半導体層に添加された不純物元素を活性化する工程を行う。この工程はファーネスアニール炉を用いる熱アニール法で行う。その他に、レーザーアニール法、ラピッドサーマルアニール法を適用することが出来る。熱アニール法では酸素濃度が1ppm以下、好ましくは0.1ppm以下の窒素雰囲気中で400~700°C、代表的には500~600°Cで行うものであり、本実施例では500°Cで4時間の熱処理を行う。ただし、5024~5027に用いた配線材料が熱に弱い場合には、配線等を保護するため層間絶縁膜を形成した後で熱活性化を行うことが望ましい。さらに、3~100の水素を含む雰囲気中で、300~450°Cで1~12時間の熱処理を行い、島状の半導体層を水素化する工程を行う。この工程は熱的に励起された水素により半導体層のダングリングボンドを終端する工程である。水素化するための、熱水素化の他の方法として、プラズマ水素化によって行っても良い。次いで、図7に示すように、第1の層間絶縁膜5031を、酸化窒化シリコン膜で100~200nmの厚さで形成する。その上に有機絶縁物材料からなる第2の層間絶縁膜5032を形成した後、第1の層間絶縁膜5031、第2の層間絶縁膜5032、およびゲート絶縁膜5006に対してコンタクトホールを開口し、配線材料による膜を形成して各配線5033~5037および接続電極5038をパターニングした後、接続電極5038に接するように画素電極5039をパターニング形成する。本明細書においては、配線5033~5037および接続電極5038までが形成された状態での基板を、アクティブマトリクス基板よ表記する。第2の層間絶縁膜5032としては、ポリイミド、ポリアミド、アクリル、BCB等の有機樹脂を材料とする膜を用いる。特に、第2の層間絶縁膜5032は平坦化の意味合いが強いので、平坦性に優れたアクリルが望ましい。本実施例ではTFTによって形成される段差を十分に平坦化しうる膜厚でアクリル膜を形成する。好ましくは1~5μmとすれば良い。コンタクトホールの形成は、ドライエッチングまたはウェットエッチング法を用い、N型の不純物領域5014~5016、およびソース信号線5027、ゲート信号線、電流供給線およびゲート電極5024~5026に達するコンタクトホールをそれぞれ形成する。また、配線5033~5038として、Ti膜を100nm、Tiを含むAl膜を300nm、Ti膜を150nm、スパッタ法で連続形成した3層積層の膜を所望の形状にパターニングして形成する。勿論、他の導電性材料を用いても良い。また、本実施例では、画素電極5039として、MgAg等を用いて200nmの厚さで形成、パターニングを行う。画素電極5039を接続電極5038と重なるように配置することでコンタクトを取っている。次に、図7に示すように、アクリル等の有機材料を用いて、絶縁膜を1~3μm程度の厚さに形成し、画素電極5039に対応する位置に開口部を形成して第3の層間絶縁膜5040を形成する。開口部を形成する際、側壁の形状がテーパー状となるようにエッチングを行うのが望ましい。側壁が十分になだらかな形状でないと、段差に起因するEL層の劣化や段切れ等が顕著な問題となる。続いて、EL層5041を、真空蒸着法を用いて形成した後、対向電極5042を形成する。EL層の膜厚は80~200um、画素電極5042の膜厚は110nmとすれば良い。この工程では、赤色に対応する画素、緑色に対応する画素、青色に対応する画素に対して、順次EL層および画素電極を形成する。ただし、EL層は溶液に対する耐性に乏しいため、フォトリソグラフィ技術を用いることなく各色個別に形成しなくてはならない。そこでメタルマスク等で所望の画素以外を隠し、必要箇所だけ選択的にEL層および画素電極を形成するのが望ましい。ここでは、RGBに対応した3種類のEL素子を形成する方式を用いているが、白色発光のEL素子とカラーフィルタを組み合わせた方式、青色または青緑発光のEL素子と蛍光体とを組み合わせた方式等を用いても良い。なお、EL層5041としては公知の材料を用いることが出来る。公知の材料としては、駆動電圧を考慮すると有機材料を用いるのが望ましい。ここまでの工程で、MgAgでなる陰極、EL層、透明導電膜でなる陽極とが形成される。次いで、窒化珪素膜でなるパッシベーション膜を保護膜5043として50~300nmの厚さに形成する。この保護膜5043によって、EL層を水分等から保護する。なお、実際には図7の状態まで完成したら、さらに外気に曝されないように、気密性が高く、脱ガスの少ない保護フィルムや透光性のシーリング材でパッケージングすることが好ましい。その際、シーリング材の内部を不活性雰囲気にしたり、内部に吸湿性材料を配置したりするとEL素子の信頼性が向上する。また、パッケージング等の処理により気密性を高めたら、基板上に形成された素子又は回路から引き回された端子と外部信号端子とを接続するためのコネクタを取り付けて製品として完成する。このような出荷出来る状態にまでした状態を本明細書中では発光装置という。また、本実施例で示す工程に従えば、アクティブマトリクス基板の作製に必要なフォトマスクの数を4枚、コンタクトホールパターン、第2配線パターンとすることができる。その結果、工程を短縮し、製造コストの低減及び歩留まりの向上に寄与することができる。実施例2に示した工程において、駆動回路および画素を構成するTFTは、通常のシングルゲート構造を有するTFTであるが、本発明は、図10に示すように、活性層を挟んで複数のゲート電極を有する構造のTFTを用いて実施しても良い。以下に、作製工程について説明する。コーニング社の7059ガラスや1737ガラス等に代表されるバリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラス等からなる基盤7001上に、導電性材料でなる導電膜を形成し、パターニングによって、図10に示すように下部ゲート電極7002を形成する。下部ゲート電極を構成する材質として、導電性材料であれば特に限定はしないが、代表的にはTa、W等を用いると良い。次いで、第1の絶縁膜7003を形成する。第1の絶縁膜7003としては、酸化窒化シリコンを用いて10~50nmの厚さで形成する。第1の絶縁膜7003を形成した時点での表面は、図10に示すように、下部ゲート電極7002に起因した凹凸を有している。以後の作製工程を考えると、この凹凸を平坦化することが望ましい。ここで、平坦化の手法としては、CMPを用いる。CMPとは、研磨対象物の表面に化学的な処理を施すことによって研磨しやすい状態とし、その後機械的な研磨を施すことで、精密な平滑面を得るための研磨方法の1つである。第1の絶縁膜7003の上に、平坦化膜7004として酸化シリコン膜もしくは酸化窒化シリコン膜を0.5~1μmの厚さに成膜する。平坦化膜7004に対するCMPの研磨剤には、例えば塩化シリコンガスを熱分解して得られるフュームドシリカ粒子をKOH添加水溶液に分散したものを用いると良い。CMPにより、平坦化膜7004を0.5~1μm程度研磨除去して、表面を平坦化する。こうして、図10に示すように、表面が平坦化された状態が得られる。以後、実施例4に従ってTFTを形成し、周辺回路および画素を形成すれば良い。ここで作製されたTFTは、活性層を挟むようにして重なり合う、ゲート電極と下部ゲート電極とを有する。ここで、スイッチング回路等のように、応答の迅速性が要求される場合には、下部ゲート電極7002と、ゲート電極7006との両方に信号を入力するようにして用いる。両ゲート電極に同じ信号が入力されることによって、活性層におけるチャネル領域の空乏化が早く進み、電界効果移動度が上昇して電流能力を高くすることが出来るため、迅速な応答性が期待出来る。一方、画素部における駆動用TFTのように、特性の均一化、またオフリーク電流の低減が要求される場合には、ゲート電極には信号を入力し、下部ゲート電極は、ある一定電位に固定するようにして用いる。このときのある一定電位とは、その電位をTFTのゲート電極に印加したとき、確実にOFFするような電位とする。代表的には、TFTがNチャネル型である場合はVSS等の低電位側電源に、TFTがPチャネル型である場合は、VDD等の高電位電源に接続すると良い。このようにした場合、下部ゲート電極を持たない構造のTFTに比べ、しきい値電圧のばらつきを低減することが出来る。さらにオフリーク電流の低減も期待出来るため、有効である。本実施例においては、実施形態にて示した画素を有する発光装置を作製した例について述べる。図4に、発光装置の概略図を示す。基板400の中央部に、画素部401が配置されている。図4には特に図示していないが、1画素の構成は図1に示した通りである。画素部401の周辺には、ソース信号線を制御するための、ソース信号線駆動回路402および、ゲート信号線を制御するための、ゲート信号線駆動回路407が配置されている。ゲート信号線駆動回路407は、図4においては画素部401の両側に対称配置しているが、片側のみの配置であっても良い。ただし、回路動作の効率や信頼性等の面から、両側に対称配置とするのが望ましい。ソース信号線駆動回路402、ゲート信号線駆動回路407を駆動するために外部より入力される信号は、FPC410を介して入力される。本実施例においては、FPC410より入力される信号は、一般的に用いられているICの駆動電圧に沿ったものであり、その電圧振幅が小さいため、レベルシフタ406によって電圧振幅の変換を受けた上で、ソース信号線駆動回路402、およびゲート信号線駆動回路407へと入力される。図13は、ソース信号線駆動回路の構成を示したものである。シフトレジスタ1303、バッファ1304、第1のラッチ回路1305、第2のラッチ回路1306を有する。図20においては、バッファは図示していないが、シフトレジスタ以下の負荷が大きい場合などには、図13に示すようにバッファを設けてもよい。ソース信号線駆動回路には、ソース側クロック信号、ソース側クロック反転信号、ソース側スタートパルス、走査方向切替信号、走査方向切替反転信号、デジタル映像信号が入力される。このうち、クロック信号、スタートパルスは、レベルシフタ1301、1302によって振幅変換を受けた後に入力される。図14に、シフトレジスタの構成を示す。図14に示したブロック図において、1400で示したブロックが1段分のサンプリングパルスを出力するパルス出力回路であり、図14のシフトレジスタは、n段のパルス出力回路によって構成されている。図14は、パルス出力回路の構成を詳細に示したものである。ここで、TFT1407、1408、1409、1410は、走査方向切替のために設けられたスイッチ用TFTであり、走査方向切替信号、走査方向切替反転信号によって、左右走査方向の切替を行う。順方向走査の場合、サンプリングパルスの出力は、1段目、2段目、、n-1段目、n段目の順であり、逆方向走査の場合、サンプリングパルスの出力は、n段目、n-1段目、、2段目、1段目の順である。パルス出力回路本体は、TFT1401~1406および、容量1411からなる。あるk段目のパルス出力回路において、TFT1401、1404のゲート電極と、TFT1402、1403のゲート電極にはそれぞれ、k-1段目のパルス出力回路からの出力パルスもしくは、k1段目のパルス出力回路からの出力パルスのいずれかが入力される。なお、k=1、すなわち初段のパルス出力回路におけるTFT1401、1404のゲート電極および、k=n、すなわち最終段のパルス出力回路におけるTFT1402、1403のゲート電極には、スタートパルスが入力される。順走査方向のときは、走査方向切替信号はHi電位、走査方向切替反転信号はLo電位が入力される。よってTFT1407、1410がONし、TFT1401、1404のゲート電極には、k-1段目のパルス出力回路からの出力パルスが入力される。一方、TFT1402、1403のゲート電極には、k1段目のパルス出力回路からの出力パルスが入力される。ここで、順方向走査の場合を例として、詳細な回路動作について説明する。図15に示したタイミングチャートを参照する。あるk段目のパルス出力回路において、TFT1401、1404のゲート電極にk-1段目のパルス出力回路からの出力パルスが入力されてHi電位となり、TFT1401、1404がONする。これにより、TFT1405のゲート電極の電位はVDD側に引き上げられ、その電位がVDD-VthNとなったところでTFT1401がOFFし、浮遊状態となる。この時点で、TFT1405のゲートソース間電圧は、そのしきい値を上回っており、TFT1405がONする。一方、TFT1402、1403のゲート電極には、まだパルス入力はなく、Lo電位のままであるので、OFFしている。よってTFT1406のゲート電極の電位はLo電位であり、OFFしているので、出力端子は、TFT1405の入力電極に入力されるクロック信号がHi電位になるのに伴い、パルス出力回路の出力端子の電位がVDD側に引き上げられる。ただし、ここまでの状態では、パルス出力回路の出力端子の電位は、TFT1405のゲート電極の電位VDD-VthNに対し、さらにしきい値分だけ降下した、VDD-2までしか上昇し得ない。ここで、TFT1405のゲート電極と出力電極との間には、容量1411が設けられており、さらに今、TFT1405のゲート電極は浮遊状態にあるため、パルス出力回路の出力端子の電位が上昇、すなわちTFT1405の出力電極の電位が上昇するのに伴い、TFT1405のゲート電極の電位は、容量1411の働きによって、VDD-VthNからさらに引き上げられる。この動作によって、TFT1405のゲート電極の電位は、最終的にはVDDVthNよりも高い電位となる。パルス出力回路の出力端子の電位は、TFT1405のしきい値に影響されることなく、VDDまで正常に上昇する。同様にして、k1段目のパルス出力回路より、パルスが出力される。k1段目の出力パルスは、k段目に帰還してTFT1402、1403のゲート電極に入力される。TFT1402、1403のゲート電極の電位がHiとなってONし、TFT1405のゲート電極の電位はVSS側に引き下げられてTFT1405がOFFする。同時にTFT1406のゲート電極の電位がHi電位となってONし、k段目のパルス出力回路の出力端子の電位はLo電位となる。以後、最終段まで同様の動作により、順次VDD-VSS間の振幅を有するパルスが出力される。逆方向走査においても、回路の動作は同様である。最終段においては、次段より帰還入力されるパルスがないため、クロック信号がそのままTFT1405を通過して出力され続ける。よって、最終段のパルス出力回路の出力パルスは、サンプリングパルスとして用いることが出来ない。同様に、逆方向走査の場合、初段の出力パルスがすなわち最終出力となるため、同様にサンプリングパルスとして用いることが出来ない。よって本実施例にて示した回路においては、必要な段数2段のパルス出力回路を用いてシフトレジスタを構成し、両端をダミー段として扱っている。それでも、最終出力は、次の水平期間が開始される前に何らかの方法で停止させる必要があるため、スタートパルスを初段の入力および最終段の期間入力として用い、次の水平期間でスタートパルスが入力された時点で最終段の出力が停止するようにしている。図16は、本実施例の発光装置に用いているバッファ1304の構成を示している。図16に示すように、1601~1604の4段構成となっており、初段のみ1入力1出力型、2段目以降は2入力2出力型としている。初段のユニット1601の回路構成を図16示す。信号は、TFT1652、1654のゲート電極とに入力される。TFT1651のゲート電極は、入力電極と接続されている。TFT1652、1654のゲート電極にHi電位が入力されてONすると、TFT1653のゲート電極の電位はLo電位となり、その結果、出力端子はLo電位となる。TFT1652、1654のゲート電極にLo電位が入力されてOFFしているとき、TFT1651はゲート電極と入力電極が接続されて常にONしているので、TFT1653のゲート電極の電位が上昇し、前述のシフトレジスタの場合と同様、容量1655による結合によって、出力はHi電位となる。なお、TFT1651、TFT1652の関係として、TFT1651は、ゲート電極と入力電極とが接続されているため、TFT1652がONしたとき、TFT1651、TFT1652がともにONしていることになる。この状態でTFT1653のゲート電極の電位がLo電位となる必要があるため、TFT1651のチャネル幅を、TFT1652に対して小さく設計する必要がある。TFT1653のゲート電極1つを充電できるだけの能力があれば十分なので、TFT1651のチャネル幅は最小限で良い。また、TFT1651を小さくすることで、TFT1652がONしている期間のVDD-TFT1651-TFT1652-VSS間の貫通パスによる消費電流の増加を最小限とすることが出来る。図16は、2段目以降に用いているユニットの回路構成を示している。TFT1652のゲート電極への入力は初段のものと同様であり、加えてTFT1651のゲート電極に、前段の入力を反転入力として用いている。このようにすることで、TFT1651、1652は排他的にON、OFFし、図16の構成における、VDD-TFT1651-TFT1652-VSS間の貫通パスをなくすことが出来る。図17は、本実施例の発光装置に用いているクロック信号用レベルシフタ、スタートパルス用レベルシフタの構成を示している。基本構成は、初段をレベルシフタ、2段目以降をバッファとした4段構成としており、前述のバッファ回路と同様である。VDDLO-VSS間の振幅を有する信号を入力し、VDD-VSS間の振幅を有する出力信号を得る。クロック信号用レベルシフタの場合、初段は1入力1出力型であり、2段目以降は2入力1出力型としている。それぞれの入力に対し、互いの入力を反転入力として用いている。スタートパルス用レベルシフタの場合は、前述のバッファと同様の構成である。レベルシフタの初段に用いているユニットの回路構成を図17に、2段目以降に用いているユニットの回路構成を図17に示す。それぞれの回路構成および動作は、図16に示したものと同様であり、初段に入力される信号の振幅がVDDLO-VSS間である点のみが異なる。TFT1752のゲート電極に入力される信号がHi電位のとき、TFT1752がONし、TFT1753のゲート電極の電位はVSS側に引き下げられる。よって出力端子にはLo電位が現れる。一方、TFT1752のゲート電極に入力される信号がLo電位のととき、TFT1752がOFFし、TFT1751を通じて、TFT1753のゲート電極の電位はVDD側に引き上げられる。以後の動作は前述のバッファと同様である。この構成のレベルシフタの特徴として、高電位側に接続されたTFT1751の制御に、入力信号を直接ゲート電極に入力しない点がある。故に、入力信号の振幅が小さい場合においても、TFT1751のしきい値に関係なく、TFT1753のゲート電極の電位を引き上げることが出来るため、高い振幅変換利得を得られる。図18は、本実施例の発光装置に用いている第1および第2のラッチ回路の構成を示している。従来CMOS構成のラッチ回路の構成例としては、図21に示すように、2個のインバータをループ状に接続した保持部と、保持タイミングを制御するスイッチとから構成されるものが一般的であり、さらにD-FF回路を用いた図21の構成も挙げられる。図21は、最も簡単なDRAM構成によるものであり、保持部はインバータと容量によって構成され、第1のラッチ回路、第2のラッチ回路のインバータに入力する信号の電位を容量が保持する構成である。本実施例においては、最も構成の簡単な図21の構成のものを用いた。図18に示すラッチ回路は、図21のアナログスイッチを1個のNチャネル型TFTに置き換え、CMOSインバータを、4つのNチャネル型TFTと容量からなるNMOSインバータに置き換えた構成となっている。TFT1850の入力電極より、デジタル映像信号が入力され、ゲート電極にサンプリングパルスが入力されてTFT1850がONすると、デジタル映像信号がTFT1851~1854および容量1855でなるインバータに入力され、その極性が反転して出力される。また、デジタル映像信号は、容量1856を用いて保持される。第2のラッチ回路においても同様の動作によって、ラッチパルスの入力タイミングに従ってデジタル映像信号の書き込み、保持がなされる。図12は、ゲート信号線駆動回路の回路構成を示したものである。シフトレジスタ1203、バッファ1204を有する。ゲート信号線駆動回路には、ゲート側クロック信号、ゲート側クロック反転信号、ゲート側スタートパルスが入力される。これらの入力信号は、レベルシフタ1201、1202によって振幅変換を受けた後に入力される。なお、シフトレジスタ1203、バッファ1204、スタートパルス用レベルシフタ1201、クロック信号用レベルシフタ1202の構成および動作に関しては、ソース信号線駆動回路に用いたものと同様であるので、ここでは説明を省略する。図19中、αで示される行のゲート信号線は、1行目の画素においては、前の行のゲート信号線選択パルス入力を得られないため、ダミー段として設けたものである。ここで紹介した駆動回路と、発明の実施形態にて示した画素とを用いて作製された表示装置は、単一極性のTFTのみを用いて構成することで工程中のドーピング工程の一部を削減し、さらにフォトマスクの枚数を減らすことが可能となった。さらに、前述の課題の項で述べた、信号振幅を広げることによる消費電流の増加といった課題も、ブートストラップ法を応用した回路を用いることによって解決することが可能となった。本発明の発光装置は、様々な電子機器に用いられている表示装置の作製に適用が可能である。このような電子機器には、携帯情報端末、ビデオカメラ、デジタルカメラ、パーソナルコンピュータ、テレビ、携帯電話等が挙げられる。それらの一例を図19に示す。図19はOLEDディスプレイであり、筐体3001、支持台3002、表示部3003等により構成されている。本発明は、表示部3003に適用が可能である。図19はビデオカメラであり、本体3011、表示部3012、音声入力部3013、操作スイッチ3014、バッテリー3015、受像部3016等により構成されている。本発明は、表示部3012に適用が可能である。図19はノート型のパーソナルコンピュータであり、本体3021、筐体3022、表示部3023、キーボード3024等により構成されている。本発明は、表示部3023に適用が可能である。図19は携帯情報端末であり、本体3031、スタイラス3032、表示部3033、操作ボタン3034、外部インターフェイス3035等により構成されている。本発明は、表示部3033に適用が可能である。図19は音響再生装置、具体的には車載用のオーディオ装置であり、本体3041、表示部3042、操作スイッチ3043、3044等により構成されている。本発明は表示部3042に適用が可能である。また、本実施例では車載用オーディオ装置を例に挙げたが、携帯型もしくは家庭用のオーディオ装置に用いても良い。図19はデジタルカメラであり、本体3051、表示部3052、接眼部3053、操作スイッチ3054、表示部3055、バッテリー3056等により構成されている。本発明は、表示部3052および表示部3055に適用が可能である。図19は携帯電話であり、本体3061、音声出力部3062、音声入力部3063、表示部3064、操作スイッチ3065、アンテナ3066等により構成されている。本発明は、表示部3064に適用が可能である。なお、本実施例に示した例はごく一例であり、これらの用途に限定するものではないことを付記する。