ブース乗算処理を容易にするための電力効率の良い符号拡張方法であって:複数の部分積行を備えるブース乗算ツリーに符号ビットを適用すること、ここで、それぞれの前記部分積行はブース乗算処理の部分積を備え、前記ブース乗算処理の事象eventにおける使用のための前記符号ビットは符号拡張ステップを必要とする;事前に決められた部分積行の正しい符号を保存するために符号ビットを使用して前記ブース乗算ツリーの前記事前に決められた部分積行を1要素拡張すること;前記ブース乗算ツリーにおいて符号拡張ビットを生成することによって前記符号ビットの信号値を分解するresolveこと、ここで、前記符号拡張ビットは前記ブース乗算処理の前記積を拡張する場所に置かれる;及び前記符号を有する最終積のサムsum成分を効果的に拡張しそして前記最終積のキャリーcarry成分をゼロ-拡張するために前記ブース乗算ツリーの少なくとも事前に決められた列への前記符号ビットにキャリー-アウト値を加えることによって前記ブース乗算ツリーから前記最終積を形成すること、のステップを具備する方法。第1の複数の加算器回路を使用して9部分積行を6部分積行に削減すること;第2の複数の加算器回路を使用して前記6部分積行を4部分積行に削減すること;圧縮器回路を使用して前記4部分積行をサム行とキャリー行に削減すること;及び符号なし乗算のための符号拡張を実行するために16×16前記ブース乗算ツリーの32番目の列への符号ビットを変更すること、によって前記複数の部分積を削減するステップをさらに具備する、請求項1の方法。前記ブース乗算ツリーの最終部分積行中にビット、s8、として前記符号ビットを含めるステップをさらに具備する、請求項1の方法。前記ブース乗算ツリーは、16×16基数-4ブース乗算ツリーを備え、そして前記複数の部分積の削減の最終ステージにおいてのみ又はその後でのみ32番目の列よりも大きい列を変更するステップをさらに具備する、請求項1の方法。前記ブース乗算ツリーは、16×16基数-4ブース乗算ツリーを備え、そして前記16×16基数-4ブース乗算ツリーの32番目以上の列からの1要素拡張にキャリー-アウト値を加えることによって前記ブース乗算ツリーから最終積を形成するステップをさらに具備する、請求項1の方法。MAC演算のあいだに64-ビット値累算の一部として前記ブース乗算処理を実行するステップをさらに具備する、請求項1の方法。ブース乗算処理を実行するためのディジタル信号処理に関係する電力効率の良い符号拡張回路であって:複数の部分積行を備えるブース乗算ツリーに符号ビットを適用するための符号適用回路系、ここで、それぞれの前記部分積行はブース乗算処理の部分積を備え、前記ブース乗算処理の事象における使用のための前記符号ビットは符号拡張ステップを必要とする;事前に決められた部分積行の正しい符号を保存するために符号ビットを使用して前記ブース乗算ツリーの前記事前に決められた部分積行を1要素拡張するための乗算回路系;前記ブース乗算ツリーに符号拡張ビットを生成することによって前記符号ビットの信号値を分解するための符号値解析回路系、ここで、前記符号拡張ビットはキャリー-アウト列中に置かれて前記ブース乗算処理の前記積を拡張する;及び前記乗算回路系は、さらに前記符号を有する最終積のサム成分を効果的に拡張しそして前記最終積のキャリー成分をゼロ-拡張するために、前記ブース乗算ツリーの少なくとも事前に決められた列への前記符号ビットに前記キャリー-アウト値を加えることによって前記ブース乗算ツリーから前記最終積を形成するためである、を具備する、符号拡張回路。9部分積行を6部分積行に削減するための第1の複数の加算器回路;前記6部分積行を4部分積行に削減するための第2の複数の加算器回路行;前記4部分積行を、使用するサム行とキャリー行に削減するための圧縮器回路;及び符号なし乗算のための符号拡張を実行するために16×16前記ブース乗算ツリーの32番目の列に符号ビットを加えるためのエンコーディング回路系、をさらに具備する、請求項7のシステム。前記ブース乗算ツリーの最終部分積行中にビット、s8、として前記符号ビットを加えるためのエンコーディング回路系をさらに具備する、請求項7のシステム。前記ブース乗算ツリーは、16×16基数-4ブース乗算ツリーを備え、そして前記複数の部分積の削減の最終ステージにおいてのみ又はその後でのみ前記32番目の列よりも大きい列を変更するためのエンコーディング回路系をさらに具備する、請求項7のシステム。前記ブース乗算ツリーは、16×16基数-4ブース乗算ツリーを備え、そして前記16×16基数-4ブース乗算ツリーの前記32番目とそれより大きい列からの1要素拡張にキャリー-アウト値を加えることによって前記ブース乗算ツリーから最終積を形成するための削減回路系をさらに具備する、請求項7のシステム。MAC演算のあいだに64-ビット値累算の一部として前記ブース乗算処理を実行するための乗算回路系をさらに具備する、請求項7のシステム。個人向け電子デバイスをサポートする演算のためのディジタル信号プロセッサであって、ディジタル信号処理はブース乗算処理のために電力効率の良い符号拡張を実行するための手段を具備し、前記処理は:複数の部分積行を備えるブース乗算ツリーに符号ビットを適用するための手段、ここで、前記部分積行のそれぞれはブース乗算処理の部分積を備え、前記ブース乗算処理の事象における使用のための前記符号ビットは符号拡張ステップを必要とする;事前に決められた部分積行の正しい符号を保存するために符号ビットを使用して前記ブース乗算ツリーの前記事前に決められた部分積行を1要素拡張するための手段;前記ブース乗算ツリーにおいて符号拡張ビットを生成することによって前記符号ビットの信号値を分解するための手段、ここで、前記符号拡張ビットはキャリー-アウト列中に置かれて前記ブース乗算処理の前記積を拡張する;及び前記符号を有する最終積のサム成分を効果的に拡張しそして前記最終積のキャリー成分をゼロ-拡張するために、前記ブース乗算ツリーの少なくとも事前に決められた列への前記符号ビットにキャリー-アウト値を加えることによって前記ブース乗算ツリーから前記最終積を形成するための手段、を具備する処理である、ディジタル信号プロセッサ。前記複数の部分積を削減するための手段をさらに具備し、前記部分積を削減する手段は:第1の複数の加算器回路を使用して9部分積行を6部分積行に削減するための手段;第2の複数の加算器行を使用して前記6部分積行を4部分積行に削減するための手段;圧縮器回路を使用して前記4部分積行をサム行とキャリー行に削減するための手段;そしてさらに符号なし乗算のための符号拡張を実行するために16×16前記ブース乗算ツリーの32番目の列に符号ビットを加えるための手段、を具備する前記手段である、請求項13のディジタル信号プロセッサ。前記ブース乗算ツリーの最終部分積行中にビット、s8、として前記符号ビットを加えるステップをさらに具備する、請求項13のディジタル信号プロセッサ。前記ブース乗算ツリーは、16×16基数-4ブース乗算ツリーを備え、そして前記複数の部分積の削減の最終ステージにおいてのみ又はその後でのみ32番目の列よりも大きい列を変更するステップをさらに具備する、請求項13のディジタル信号プロセッサ。前記ブース乗算ツリーは、16×16基数-4ブース乗算ツリーを備え、そして前記16×16基数-4ブース乗算ツリーの32番目及びそれより大きい列から1要素拡張にキャリー-アウト値を加えることによって前記ブース乗算ツリーから最終積を形成するステップをさらに具備する、請求項13のディジタル信号プロセッサ。MAC演算のあいだに64-ビット値累算の一部として前記ブース乗算処理を実行するためのステップをさらに具備する、請求項13のディジタル信号プロセッサ。ブース乗算処理のための電力効率の良い符号拡張方法を実行するためにその中に組み込まれたコンピュータ読取り可能なプログラムコード手段を有するコンピュータ使用可能な媒体であって:複数の部分積行を備えるブース乗算ツリーに符号ビットを適用するためのコンピュータ読取り可能なプログラムコード手段、ここで、前記部分積行のそれぞれはブース乗算処理の部分積を備え、前記ブース乗算処理の事象における使用のために前記符号ビットは符号拡張ステップを必要とする;事前に決められた部分積行の正しい符号を保存するために符号ビットを使用して前記ブース乗算ツリーの前記事前に決められた部分積行を1要素拡張するためのコンピュータ読取り可能なプログラムコード手段;前記ブース乗算ツリーに符号拡張ビットを生成することによって前記符号ビットの信号値を分解するためのコンピュータ読取り可能なプログラムコード手段、ここで、前記符号拡張ビットはキャリー-アウト列中に置かれて前記ブース乗算処理の前記積を拡張する;及び前記符号を有する最終積のサム成分を効果的に拡張しそして前記最終積のキャリー成分をゼロ-拡張するために前記ブース乗算ツリーの少なくとも事前に決められた列への前記符号ビットにキャリー-アウト値を加えることによって前記ブース乗算ツリーから前記最終積を形成するためのコンピュータ読取り可能なプログラムコード手段、を具備するコンピュータ使用可能な媒体。第1の複数の加算器回路を使用して9部分積行を6部分積行に削減するためのコンピュータ読取り可能なプログラムコード手段;第2の複数の加算器行を使用して前記6部分積行を4部分積行に削減するためのコンピュータ読取り可能なプログラムコード手段;圧縮器回路を使用して前記4部分積行をサム行とキャリー行に削減するためのコンピュータ読取り可能なプログラムコード手段;及び符号なし乗算のための符号拡張を実行するために16×16前記ブース乗算ツリーの32番目の列へ符号ビットを加えるためのコンピュータ読取り可能なプログラムコード手段、をさらに具備する、請求項19のコンピュータ使用可能な媒体。前記ブース乗算ツリーの最終部分積行中にビット、s8、として前記符号ビットを加えるためのコンピュータ読取り可能なプログラムコード手段をさらに具備する、請求項19のコンピュータ使用可能な媒体。前記ブース乗算ツリーは、16×16基数-4ブース乗算ツリーを備え、そして前記複数の部分積の削減の最終ステージにおいてのみ又はその後でのみ32番目の列よりも大きい列を変更するためのコンピュータ読取り可能なプログラムコード手段をさらに具備する、請求項19のコンピュータ使用可能な媒体。前記ブース乗算ツリーは、16×16基数-4ブース乗算ツリーを備え、そして前記16×16基数-4ブース乗算ツリーの32番目及びそれより大きい列からの1要素拡張にキャリー-アウト値を加えることによって前記ブース乗算ツリーから最終積を形成するためのコンピュータ読取り可能なプログラムコード手段をさらに具備する、請求項19のコンピュータ使用可能な媒体。MAC演算のあいだに64-ビット値累算の一部として前記ブース乗算処理を実行するためのコンピュータ読取り可能なプログラムコード手段をさらに具備する、請求項19のコンピュータ使用可能な媒体。