"基板上に、低欠陥密度領域と高欠陥密度領域とが交互に周期的に配列してなる化合物半導体層を成長させる成長工程と、前記成長工程よりも前または前記成長工程よりも後に、前記化合物半導体層の前記低欠陥密度領域および前記高欠陥密度領域の一方に位置的関係を有する識別マークを、前記基板の少なくとも一方の面側に形成する識別マーク形成工程と、前記識別マークを基準にして前記低欠陥密度領域上に半導体素子形成領域を位置決めする位置決め工程とを含む半導体素子の作製方法。前記識別マークは溝である請求項1に記載の半導体素子の作製方法。前記識別マークはオリエンテーションフラットである請求項1に記載の半導体素子の作製方法。前記基板が透明基板であり、前記成長工程の前に、前記基板の少なくとも一方の面側に前記識別マークを形成する請求項1に記載の半導体素子の作製方法。前記成長工程では、III族窒化物系化合物半導体を横方向成長させる請求項1に記載の半導体素子の作製方法。前記成長工程は、基板上に下地層を成膜する工程と、前記基板および前記下地層のうちの少なくとも一部を、可視光領域において透明なマスクを用いてエッチングすることにより、前記基板上に複数の凸部および凹部を交互に周期的に有する凹凸構造を形成する工程と、化合物半導体を前記凹凸構造上に横方向成長法により成長させる工程とを含む請求項5に記載の半導体素子の作製方法。前記位置決め工程では、半導体レーザ素子のレーザストライプの形成領域、半導体発光ダイオードの発光構造の形成領域、及び半導体フォトディテクタの受光構造の形成領域のいずれかを前記低欠陥密度領域上に位置決めする請求項1に記載の半導体素子の作製方法。前記位置決め工程では、電界効果トランジスタのソース/ゲート/ドレインの形成領域、またはバイポーラトランジスタのエミッタ/ベース/コレクタの形成領域を前記低欠陥密度領域上に位置決めする請求項1に記載の半導体素子の作製方法。結晶面の観察には、フォトルミネッセンスPL、AFM、X線観察、表面TEM等の非破壊評価法、及び断面TEMなどの破壊的評価法を適用できるものの、しかし、半導体素子の作製過程で、低欠陥密度領域を確認するために破壊的評価法を適用することはできないし、また非破壊評価法を適用して低欠陥密度領域を特定することも現実には難しい。例えば、ウエハプロセスでレーザストライプを形成するためにリソグラフィー工程を実施する際、レーザストライプを位置決めするためには、低欠陥密度領域を特定することが必要であるが、ウエハの光学顕微鏡像に基づいて、高欠陥密度領域と低欠陥密度領域とをウエハ表面から識別することは、極めて難しく、従って、従来、全ての半導体素子を低欠陥密度領域に形成することは難しかった。更に説明すると、第1及び第2の構造例では、基板及びGaN結晶成長層が透明であるから、基板内部を透かして見ると、SiO2などの絶縁層マスク12Aを識別して、低欠陥密度領域を特定できることが多いものの、第1及び第2の構造例でも、絶縁層マスク12Aが見え難いことも多く、また第3の構造例のように絶縁層マスクの無い構造などでは、低欠陥密度領域を識別する手掛かりがない。これでは、良好な結晶品質のGaN層の積層構造を備えた半導体素子、従って高信頼性の半導体素子を形成することが難しい。以上の説明では、GaN層を例にして問題を説明しているが、これは透明な基板上にIII族窒化物系化合物半導体層の積層構造を形成する場合に普遍的な問題である。更には、III族窒化物系化合物半導体の積層構造に限らず、GaAs系半導体レーザ素子の作製に際しても、該当する問題である。本開示は、かかる問題点に鑑みてなされたもので、その目的は、結晶性の良好な化合物半導体層、特にIII族窒化物系化合物半導体層を有する半導体素子を作製する方法を提供することである。本開示の半導体素子の作製方法は、基板上に、低欠陥密度領域と高欠陥密度領域とが交互に周期的に配列してなる化合物半導体層を成長させる成長工程と、成長工程よりも前または成長工程よりも後に、化合物半導体層の低欠陥密度領域および高欠陥密度領域の一方に位置的関係を有する識別マークを、基板の少なくとも一方の面側に形成する識別マーク形成工程と、識別マークを基準にして低欠陥密度領域上に半導体素子形成領域を位置決めする位置決め工程とを含むものである。本開示において、III族窒化物系化合物半導体層とは、V族元素として窒素を有するIIIV族化合物半導体層を言う。透明な基板とは、基板が透明である限り、種類、成分組成に制約はなく、例えばサファイア基板、GaN基板を使用することができる。本開示の半導体素子の作製方法では、低欠陥密度領域と高欠陥密度領域との配列的周期性を利用することにより、識別マークに基づいて、全ての低欠陥密度領域及び高欠陥密度領域の位置及び寸法を特定することができる。識別マークの構成、マーク形状には制約はなく、例えば、刻印状の識別マーク、溝状の識別マークでも、更には、基板端の精度良く形成したオリエンテーションフラットOFでもよい。また、基板が透明な基板であり、化合物半導体層がIII族窒化物系化合物半導体層であるときには、前記成長工程の前に識別マークを形成する工程を備え、前記成長工程では、低欠陥密度領域と高欠陥密度領域とが識別マークに対して周期的な位置的関係で交互に形成されるように、III族窒化物系化合物半導体層を基板上に成長させる。尚、低欠陥密度領域と高欠陥密度領域とが周期的に配置されている限り、低欠陥密度領域と高欠陥密度領域の形状は限定されないが、実用的には帯状である。つまり、横方向成長工程では、例えば、透明な基板上に、帯状の低欠陥密度領域と、帯状の高欠陥密度領域とを交互に周期的に有するIII族窒化物系化合物半導体層を成膜する。また、半導体素子の種類及び構成に制約はなく、例えば、位置決め工程では、半導体レーザ素子のレーザストライプの形成領域、半導体発光ダイオードの発光構造の形成領域、及び半導体フォトディテクタの受光構造の形成領域のいずれかを低欠陥密度領域上に位置決めする。また、位置決め工程では、電界効果トランジスタのソース/ゲート/ドレインの形成領域を、バイポーラトランジスタのエミッタ/ベース/コレクタの形成領域を低欠陥密度領域上に位置決めする。本開示の半導体素子の作製方法によれば、結晶欠陥密度が高い高欠陥密度領域と結晶欠陥密度が低い低欠陥密度領域とが基板内に周期的に存在しており、かつそれらの位置の識別が困難であるにもかかわらず、低結晶欠陥領域を特定し、選択的に低欠陥密度領域に半導体素子の形成領域を位置決めすることができる。本開示方法は、III族窒化物半導体などを横方向選択成長法ELO法により基板上に成長させて半導体素子を作製する際に極めて有効である。低欠陥密度領域に半導体素子の形成領域を位置決めすることにより、任意の領域に半導体素子を設ける場合に比べて、例えば半導体レーザの寿命を伸ばし、高い信頼性を得ることができる。またトランジスタでは、その動作特性を向上することが出来る。本開示方法の識別マークは、結晶成長、ウエハプロセスなどに影響を与えないので、識別マークの存在が素子特性に影響を与えるようなことがない。また、識別マークの形成は、半導体素子の形成と同じ工程で同時に、または簡易な工程で作製できるので、工程数の増加などによる歩留まり低下を伴わない。更には、識別マークによるウエハ面の面積損失は、半導体素子を形成しない領域に識別マークを形成する限り、或いはオリエンテーションフラットOFを使う限り、損失はなく、半導体素子を形成する領域に識別マークを形成するときでも、所要面積は極めて小さく、ウエハ全体で取れる素子数に全く、または殆ど影響を及ぼさない。以下、本開示における実施の形態について図面を参照して説明する。<第1の実施の形態>図1a~cおよび図2d~fは、本開示の第1の実施の形態に係る半導体素子の作製方法を説明するための断面図である。尚、図2eは図2dの線I-Iの断面図である。また、図1及び図2に示す部位のうち、図8から図13に示す部位と同じものには、同じ符号を付している。本実施形態例の方法では、先ず、図1aに示すように、透明な基板、例えばサファイア基板10上にIII族窒化物系化合物半導体の下地層、例えば膜厚2μmのGaN下地層11を成膜する。次いで、GaN下地層上に絶縁膜、例えば膜厚1μmのSiO2膜を成膜し、図1bに示すように、フォトリソグラフィ処理とCF4ガスによるエッチング加工によって、SiO2膜からなる帯状パターンマスク12を形成する。次いで、帯状パターンマスク12を使ってGaN下地層11及びサファイア基板10の上部をエッチングして、図1cに示すように、GaN下地層11及びサファイア基板10の上部からなる帯状の凸部13と、サファイア基板10のエッチング面を底とする溝状の凹部14とを交互に周期的に備えた凹凸構造を形成する。尚、これに代えて、膜厚の厚いGaN下地層11を成膜し、次いでGaN下地層11をエッチングして、GaN下地層11からなる帯状の凸部と、サファイア基板10を露出させた溝状の凹部とを交互に周期的に備えた凹凸構造を形成しても良い。次いで、ウエハ全面に例えば10μm~20μmピッチで周期的に設けられている凸部13図2dでは簡単に3個のみ図示上の帯状パターンマスク12を加工して、図2d及び図2eに示すように、凸部13図2dでは便宜的に1個のみ図示上に、2個の離隔した識別マーク12Aを形成する。尚、帯状パターンマスク12をそのまま識別マーク12Aとして残しても良い。また、識別マークは凸部13上でなくてもよく、例えば2個の凸部13を跨いでいても、また、1/2周期ずれていても、識別マークの位置を規定できる限り良い。更には、図2dでは、1ヵ所のマスク12を例として示しているが、2ヵ所以上でしかも連続していても良い。次いで、図2fに示すように、識別マーク12Aを含めて凹凸構造上に横方向成長法により例えば膜厚2μmのGaN層15を成長させる。以上の工程を経て、GaN層15を結晶成長させ、結晶層で凹凸構造を平坦に埋めた後、図3に示す半導体素子形成用のウエハ基板16を作製することができる。ウエハ基板16上のGaN層15は、図2fに示すように、識別マーク12Aを有する凸部13周りの領域を除いて、低欠陥密度領域の領域21と、高欠陥密度領域となる領域22とから構成され、領域21には会合部32が存在する。識別マーク12A上の領域23は低欠陥密度領域であるものの、高欠陥密度領域の発生原因である会合部32が存在し、マスク12Aの縁部付近から結晶欠陥33が発生している。また、表面から見ると、半導体素子用の基板16は、図3に示すように、基板面の大部分を占めるA領域と、基板面の例えば5ヵ所に配置された小さなB領域とから構成されている。A領域は、識別マーク12Aを有しない領域であって、識別マークが無いために光学顕微鏡などでは高欠陥密度領域と低欠陥密度領域とを識別することができない領域である。更に言えば、A領域では、例えば、リソグラフィー工程でレーザストライプをパターニングする際、高欠陥密度領域となる種結晶層の位置と低欠陥密度領域となる横方向成長領域とを識別できないので、レーザストライプを低欠陥密度領域21上に位置合わせすることができない。一方、B領域は、SiO2膜からなる識別マーク12Aを凸部13上に有する領域である。GaN層とSiO2膜とは、可視光領域で透明であり、かつ屈折率が異なるので、識別マーク12Aを顕微鏡などで識別することができる。これにより、基板面上から、B領域の識別マーク12Aを識別して、識別マーク12Aとの位置関係からB領域内の低欠陥密度領域を認識することができる。本実施形態例では、B領域内で識別マーク12Aを基準にして低欠陥密度領域21に半導体素子の形成領域を位置決めすると、周期性に基づいて、A領域内でも低欠陥密度領域21上に半導体素子の形成領域の位置決めをすることができる。次に、低欠陥密度領域21上に半導体素子の形成領域を特定し、形成領域に半導体素子を形成する。ここで、図4を参照して、GaN系半導体レーザ素子を例にして半導体レーザの作製方法を説明する。GaN層15上に、MOCVD法等によって、n側GaNコンタクト層41、更に、GaN系の化合物半導体層からなるn型クラッド層42、活性層43、p型クラッド層44、及びp側コンタクト層45を、順次、積層して積層構造を形成する。次いで、p側クラッド層44の上層部及びp側コンタクト層45をエッチングして、一方向にリッジストライプ状に延びるレーザストライプ部50を形成する。レーザストライプ部50は、注入電流が流れ、発光する素子主要部であるから、図5に示すように、高欠陥密度領域22を避けて低欠陥密度領域21上に位置するようにレーザストライプ部50を位置決めする。n側コンタクト層41の上層部、n側クラッド層42、活性層43、及びp側クラッド層44の下層部をエッチングして、レーザストライプ部50の延在する方向と同じ方向に延在するメサ部を形成する。次に、SiN膜からなる保護膜49を全面に成膜し、保護膜49に窓を開けて、p側コンタクト層45上にp側電極46及びp側引き出し電極46Aを、n側コンタクト層41上にn側電極47及びn側引き出し電極47Aを形成する。以上の工程を経て作製した半導体レーザ素子は、図4に示すように、レーザストライプ部50が、低欠陥密度領域21上に形成され、高欠陥密度領域となる会合部32上及びGaN種結晶層11上及びその近傍領域の高欠陥密度領域22を避けて形成されている。本実施形態例の方法を適用することにより、結晶欠陥が少なく信頼性の高い半導体レーザ素子を作製することができる。尚、例えば結晶品質の点からA領域に素子主要部を配置するならば、絶縁膜が無い第3の構造例及びその変形例の方が、絶縁膜上を良質な結晶層で全面的に埋める必要が無いなどから、ELO結晶成長条件に自由度がある。このケースは実際の半導体素子の設計でも想定できる。更には、半導体素子に要求される性能から判断して、電気特性や光特性に直接寄与する各素子主要部の全体を必ずしも低欠陥領域21に配置しなくても良いこともある。この場合でも、半導体素子の占める面積のうち低欠陥密度領域の比率が、基板の低欠陥密度領域の平均的な比率より高くすれば、相対的に信頼性が高い半導体素子を作製することができる場合が多い。本実施形態例の方法によれば、低欠陥密度領域と高欠陥密度領域とが基板内に周期的に存在する基板にあって、全ての低欠陥密度領域の位置を例えばリソグラフィー工程で光学的に識別できないにも関わらず、識別マークによって半導体素子の素子主要部を低欠陥密度領域に位置決めすることができる。結晶欠陥密度と半導体素子の信頼性との間には強い相関があるので、本実施形態例の方法によれば、信頼性が高い半導体素子を作製することができる。また、半導体素子の形成領域に、欠陥密度の高低を識別する構造を設ける必要がないので、結晶成長条件の自由度が高い。<実施例>寸法的には、例えば図2fで、リッジ構造の凸部13の周期紙面左右方向が、10~20μm程度、GaN種結晶層11の幅が2~3μm程度であれば、例えば1~3μm程度のストライプ幅の発光領域を低欠陥密度領域21に全て配置することができる。なお、半導体レーザ素子に設けるレーザストライプの周期は、この凸部13の周期の整数倍に設計することによりウエハ全面に周期的な構造を作製できる。また、図2fの構造で、紙面に直交する方向の長さは、半導体レーザ素子の共振器長の例えば200~1000μmに比べて十分に長く、同一断面形状で延在できるので、紙面に直交する方向の構造形成には問題はない。結晶欠陥がC軸方向の周りに広がらないという現実的な仮定の上で、種結晶凸部13の周期が15μm、凸部幅が3μmに設定すると、凸部13と会合部32に挟まれた低欠陥密度領域21の幅は、15-3÷2=6μmである。レーザストライプ50の幅は、通常、例えば1~3μmであるから、リソグラフィー工程でアライメント精度が±1μmであっても、レーザストライプ50の全てを、低欠陥密度領域21上に位置決めすることができる。<第2の実施の形態>上記第1の実施の形態において説明した半導体素子の作製方法は、半導体レーザ素子を作製する場合に限らず、他の半導体素子、例えば、発光ダイオードLEDや、フォトディテクタPDなどの半導体光素子、電界効果トランジスタFETやバイポーラトランジスタなどの半導体電子素子にも適用可能であり、上記第1の実施の形態の半導体レーザ素子と同様に、信頼性の高い素子を作製することができる。例えば、MOSFETの場合には、図6に示すように、ゲート領域70、ソース領域71、及びドレイン領域72を、それぞれ、低欠陥密度領域21上に、特にゲート領域70及びチャネル領域73を低欠陥密度領域21上に形成することができる。<第3の実施の形態>図7a,bは、本開示の第2の実施の形態に係る半導体素子の作製方法において使用する識別マークを説明するための模式図であり、aは基板表面図、bは基板裏面図である。本実施の形態例では、凹凸構造を形成し、次いで横方向成長させる横方向成長工程の前後で、図7aに示すように、基板の表面、すなわち素子形成面にマーカー81を、又は図7bに示すように、基板の裏面にマーカー82を識別マークとして形成する。尚、基板の表面及び裏面の双方にマーカー81、82を形成しても良い。マーカー81及び82はマーカーまたは溝などで形成する。マーカー81、82は、図7a及びbに示すように、直線状でも、図3に示すように、B領域のような四角形のものでも、あるいは、基板端のオリエンテーションフラットOFを精度良く形成したものなどでもよい。OFは、例えばリソグラフィーで±1μmの精度でアライメントできるように、直線性、端部の垂直性、角度精度などに注意し、かつ、フォトレジストの端部除去などを行う。この表面及び裏面の双方のマーカー81、82から、両面アライナ等を用いて、相対的位置を検出し、アライメントすることにより、上記第1の実施の形態と同様に、低欠陥密度領域に半導体素子を位置決めすることができる。更に、マーカーは、基板内または表面にパターン形成したものでも、結晶成長後に溝等を設けてマーカーにしても良く、半導体素子のプロセス作製に支障なく、かつ低欠陥密度領域の位置特定の基準となるものなら、いずれの形状でも良い。本実施の形態では、基板及び結晶成長膜の透明性を利用していないので、GaAs膜のような結晶成長膜が不透明な膜や、透明でも基板内構造が判別し難い構造にも適用でき、実施形態例1及び2と同様な効果をあげることができる。上記第1~第3の実施の形態のいずれにおいても、電流特性などに直接関係する素子主要部以外のウエハ内の領域、例えば、レーザストライプ部以外の領域、FETのソース~ドレイン間以外の領域に、識別マークを設けることにより、及びオリエンテーションフラットOFの使用などにより、ウエハから取れる素子数は全く減少しないか、減少したとしても、素子数減少数は極めて小さい数で済む。また、識別マークの形成は、素子形成と同時に、または簡易的な工程で形成できるので、工程数の増加や歩留まり低下を伴わない、または有っても極めて小さい影響で済む。"