"複数の走査線と複数の信号線との交差に対応して設けられた画素電極を有する複数の画素と、前記画素電極を介して複数の期間における第1電圧の印加が累積して第1時間行われることにより第2光学状態から第1光学状態となり、複数の期間における第2電圧の印加が累積して第2時間行われることにより第1光学状態から第2光学状態となる電気光学素子と、前記複数の画素の各々に設けられ、前記複数の走査線のうち一の走査線に接続された第1入力端子、前記複数の信号線のうち一の信号線に接続された第2入力端子、および第1出力端子を有し、前記一の走査線が選択されているときに前記信号線に印加された電圧を保持するメモリー回路と、前記複数の画素の各々に設けられ、前記第1出力端子に接続された制御入力端子、電源電圧線に接続された第3入力端子、および前記画素電極に接続された第2出力端子を有し、前記制御入力端子に供給される信号に応じて前記第3入力端子と前記第2出力端子との導通状態を制御するスイッチング回路と、前記複数の走査線のうち一の走査線を選択するための選択信号を前記複数の走査線に供給する走査線駆動回路とを有する電気光学装置の制御方法であって、前記複数の画素の光学状態を示すデータを記憶するメモリーに記憶されているデータに基づいて、前記複数の画素が、前記光学状態を前記第2光学状態から前記第1光学状態に変更する第1種画素および前記光学状態を変更しない第3種画素のみから構成されるという第1条件、前記光学状態を前記第1光学状態から前記第2光学状態に変更する第2種画素および前記第3種画素のみから構成されるという第2条件、並びに前記第1種画素および前記第2種画素が混在する第3条件を含むという複数の条件のうちどの条件を満たすか判断するステップと、一の期間において前記複数の画素が前記第1条件を満たすと判断された場合、前記複数の信号線のうち前記第1種画素に対応する第1信号線に前記スイッチング回路をオン状態にさせる電圧を印加し、前記第3種画素に対応する第3信号線に前記スイッチング回路をオフ状態にさせる電圧を印加し、前記電源電圧線に前記第1電圧を印加するステップと、前記一の期間において前記複数の画素が前記第2条件を満たすと判断された場合、前記複数の信号線のうち前記第2種画素に対応する第2信号線に前記スイッチング回路をオン状態にさせる電圧を印加し、前記第3種画素に対応する第3信号線に前記スイッチング回路をオフ状態にさせる電圧を印加し、前記電源電圧線に前記第2電圧を印加するステップと、前記一の期間において前記複数の画素が前記第3条件を満たすと判断された場合、前記複数の信号線のうち前記第1種画素に対応する第1信号線に前記スイッチング回路をオン状態にさせる電圧を印加し、前記第3種画素に対応する第3信号線に前記スイッチング回路をオフ状態にさせる電圧を印加し、前記電源電圧線に前記第1電圧を印加する第1期間と、前記複数の信号線のうち前記第2種画素に対応する第2信号線に前記スイッチング回路をオン状態にさせる電圧を印加し、前記第3種画素に対応する第3信号線に前記スイッチング回路をオフ状態にさせる電圧を印加し、前記電源電圧線に前記第2電圧を印加する第2期間とを所定の頻度で交互に繰り返すステップとを有する電気光学装置の駆動方法。前記複数の条件は、前記一の期間において前記複数の画素が前記第1種画素および前記第3種画素のみから構成され、かつ、前記複数の走査線が、前記第1電圧の印加を新たに開始する画素および前記第1電圧の印加を終了する画素以外の画素のみに対応する第1走査線を含むという第4条件を含み、前記複数の画素が前記第4条件を満たすと判断された場合、前記一の期間において、前記第1走査線を選択せず、前記第1電圧を前記電源電圧線に印加するステップを有することを特徴とする請求項1に記載の駆動方法。前記複数の条件は、前記一の期間において前記複数の画素が前記第2種画素および前記第3種画素のみから構成され、かつ、前記複数の走査線が、前記第2電圧の印加を新たに開始する画素および前記第2電圧の印加を終了する画素以外の画素のみに対応する第2走査線を含むという第5条件を含み、前記複数の画素が前記第5条件を満たすと判断された場合、前記一の期間において、前記第2走査線を選択せず、前記第2電圧を前記電源電圧線に印加するステップを有することを特徴とする請求項1または2に記載の駆動方法。前記複数の条件は、前記一の期間において前記複数の画素が前記第3種画素のみから構成され、かつ、前記複数の走査線が、前記一の期間において前記第1電圧または前記第2電圧の印加の累積時間が前記第1時間または前記第2時間になる画素以外の画素のみに対応する第3走査線を含むという第6条件を含み、前記複数の画素が前記第6条件を満たすと判断された場合、前記一の期間において、前記第3走査線を選択せず、前記第1電圧または前記第2電圧を前記電源電圧線に印加するステップを有することを特徴とする請求項1ないし3のいずれか一項に記載の駆動方法。前記複数の条件は、前記一の期間において前記第1電圧または前記第2電圧の印加の累積時間が前記第1時間または前記第2時間になる第4種画素のみに対応する第4走査線を含むという第7条件を含み、前記複数の画素が前記第7条件を満たすと判断された場合、前記一の期間において前記第4走査線が選択されたときに、前記複数の信号線のうち前記第4種画素に対応する第4信号線に前記スイッチング回路をオン状態にさせる電圧を印加し、前記一の期間の少なくとも一部において前記電気光学素子の光学状態の変化を停止する電圧を前記電源電圧線に印加するステップを有することを特徴とする請求項1ないし3のいずれか一項に記載の駆動方法。前記複数の画素が前記第7条件を満たすと判断された場合、前記一の期間において前記第4走査線が選択されたときに、前記第4信号線および前記第3信号線に前記スイッチング回路をオン状態にさせる電圧を印加することを特徴とする請求項5に記載の駆動方法。前記複数の画素が前記第7条件を満たすと判断された場合、前記一の期間において前記第4走査線が選択されたときに、前記複数の信号線の全てに前記スイッチング回路をオン状態にさせる電圧を印加することを特徴とする請求項6に記載の駆動方法。前記複数の条件は、前記複数の画素の全てが前記第3種画素であるという第8条件を含み、前記複数の画素が前記第8条件を満たすと判断された場合、1前記複数の走査線の中から一ないし全ての走査線を順次選択し、前記複数の信号線の全てに前記スイッチング回路をオン状態にさせる電圧を印加し、前記電源電圧線に前記電気光学素子の光学状態の変化を停止させる電圧を印加するステップ、2前記複数の走査線の中から前記一ないし全ての走査線を順次選択し、前記複数の信号線の全てに前記スイッチング回路をオン状態にさせる電圧を印加し、前記電源電圧線への電圧の印加を停止するステップ、3前記複数の走査線の中から前記一ないし全ての走査線を順次選択し、前記複数の信号線の全てに前記スイッチング回路をオフ状態にさせる電圧を印加し、前記電源電圧線に前記電気光学素子の光学状態の変化を停止させる電圧を印加するステップ、4前記複数の走査線の中から前記一ないし全ての走査線を順次選択し、前記複数の信号線の全てに前記スイッチング回路をオフ状態にさせる電圧を印加し、前記電源電圧線への電圧の印加を停止するステップ、または5前記一ないし全ての走査線の選択を停止するステップのいずれかを有することを特徴とする請求項1ないし7のいずれか一項に記載の駆動方法。前記複数の画素のうち前記スイッチング回路がオン状態になっている画素について、前記スイッチング回路がオン状態である累積時間を計測するステップを有し、前記計測された累積時間を用いて、前記複数の画素が前記複数の条件のうちどの条件を満たしているかが判断されることを特徴とする請求項1ないし8のいずれか一項に記載の駆動方法。前記複数の画素の各々について、電圧印加の目標時間を示すデータを第1記憶領域に書き込むステップと、前記複数の画素の各々について、前記計測された累積時間を示すデータを第2記憶領域に書き込むステップと、前記メモリーに記憶されているデータと前記第1記憶領域に記憶されているデータとが対応しているか、前記複数の画素の各々について判断するステップと、前記メモリーに記憶されているデータと前記第1記憶領域に記憶されているデータとが対応していないと判断された画素について、前記メモリーに記憶されているデータと対応するデータを前記目標時間として前記第1記憶領域に書き込むステップとを有し、前記第2記憶領域に記憶されているデータと前記第1記憶領域に記憶されているデータとの比較結果を用いて、前記複数の画素が前記複数の条件のうちどの条件を満たしているが判断されることを特徴とする請求項9に記載の駆動方法。前記複数の画素の各々について、前記第2記憶領域に記憶されているデータと前記第1記憶領域に記憶されているデータとの比較結果を用いて、電圧印加するか否かを示すフラグを第3記憶領域に書き込むステップと、前記複数の画素の各々について、前記比較結果を用いて、前記第1電圧および前記第2電圧のどちらを印加するかを示すフラグを第4記憶領域に書き込むステップとを有し、前記第3記憶領域および前記第4記憶領域に記憶されているフラグを用いて、前記複数の画素が前記複数の条件のうちどの条件を満たしているが判断されることを特徴とする請求項10に記載の駆動方法。前記メモリーに記憶されているデータと前記第1記憶領域に記憶されているデータとが対応していないと判断された画素について、前記第2記憶領域に記憶されているデータと前記第1記憶領域に記憶されているデータとが対応してない場合、前記第2記憶領域に記憶されているデータと前記第1記憶領域に記憶されているデータとが対応するまで待機してから、前記メモリーに記憶されているデータと対応するデータが前記目標時間として前記第1記憶領域に書き込まれることを特徴とする請求項10に記載の駆動方法。前記複数の走査線は、複数のブロックに区分され、前記電源電圧線は、前記複数のブロックと一対一に対応して複数設けられ、前記複数の電源電圧線に印加される電圧は、前記ブロック毎に切り替えられることを特徴とする請求項1ないし12のいずれか一項に記載の駆動方法。前記電気光学装置は、前記電源電圧線に印加する電圧を前記ブロック毎に切り替える電源線駆動回路を有し、前記電源線駆動回路を制御することにより、前記複数の電源電圧線に印加される電圧が前記ブロック毎に切り替えられることを特徴とする請求項13に記載の駆動方法。前記複数の画素は、前記走査線に沿った第1方向および前記信号線に沿った第2方向に沿ってマトリクス状に配置され、前記電源電圧線は、第1電源電圧線および第2電源電圧線を含み、前記第1電源電圧線は、前記第1方向に並んだ2つの画素群に交互に接続され、前記第2電源電圧線は、前記第1電源電圧線に接続されている画素とは異なる、前記第1方向に並んだ2つの画素群に交互に接続され、前記第1電源電圧線および前記第2電源電圧線には、それぞれ異なる電圧が印加されることを特徴とする請求項1ないし12のいずれか一項に記載の駆動方法。前記複数の画素は、前記走査線に沿った第1方向および前記信号線に沿った第2方向に沿ってマトリクス状に配置され、前記複数の画素のうち、前記第1方向において隣接する2つの画素は、それぞれ異なる2つの走査線に接続され、前記電源電圧線は、第1電源電圧線および第2電源電圧線を含み、前記第1電源電圧線は、前記第1方向に並んだ画素群に接続され、前記第2電源電圧線は、前記第1電源電圧線に接続されている画素とは異なる、前記第1方向に並んだ画素群に接続され、前記第1電源電圧線および前記第2電源電圧線には、それぞれ異なる電圧が印加されることを特徴とする請求項1ないし12のいずれか一項に記載の駆動方法。複数の走査線と複数の信号線との交差に対応して設けられた画素電極を有する複数の画素と、前記画素電極を介して複数の期間における第1電圧の印加が累積して第1時間行われることにより第2光学状態から第1光学状態となり、複数の期間における第2電圧の印加が累積して第2時間行われることにより第1光学状態から第2光学状態となる電気光学素子と、前記複数の画素の各々に設けられ、前記複数の走査線のうち一の走査線に接続された第1入力端子、前記複数の信号線のうち一の信号線に接続された第2入力端子、および第1出力端子を有し、前記一の走査線が選択されているときに前記信号線に印加された電圧を保持するメモリー回路と、前記複数の画素の各々に設けられ、前記第1出力端子に接続された制御入力端子、電源電圧線に接続された第3入力端子、および前記画素電極に接続された第2出力端子を有し、前記制御入力端子に供給される信号に応じて前記第3入力端子と前記第2出力端子との導通状態を制御するスイッチング回路と、前記複数の走査線のうち一の走査線を選択するための選択信号を前記複数の走査線に供給する走査線駆動回路とを有する電気光学装置に信号を出力する出力手段と、前記複数の画素の光学状態を示すデータを記憶するメモリーに記憶されているデータに基づいて、前記複数の画素が、前記光学状態を前記第2光学状態から前記第1光学状態に変更する第1種画素および前記光学状態を変更しない第3種画素のみから構成されるという第1条件、前記光学状態を前記第1光学状態から前記第2光学状態に変更する第2種画素および前記第3種画素のみから構成されるという第2条件、並びに前記第1種画素および前記第2種画素が混在する第3条件を含むという複数の条件のうちどの条件を満たすか判断する判断手段と、前記判断手段による判断結果に応じて、前記電気光学装置を制御する信号を出力するように前記出力手段を制御する制御手段とを有し、一の期間において前記複数の画素が前記第1条件を満たすと判断された場合、前記制御手段は、前記複数の信号線のうち前記第1種画素に対応する第1信号線に前記スイッチング回路をオン状態にさせる電圧を印加し、前記第3種画素に対応する第3信号線に前記スイッチング回路をオフ状態にさせる電圧を印加し、前記電源電圧線に前記第1電圧を印加するための信号を出力するように前記出力手段を制御し、前記一の期間において前記複数の画素が前記第2条件を満たすと判断された場合、前記制御手段は、前記複数の信号線のうち前記第2種画素に対応する第2信号線に前記スイッチング回路をオン状態にさせる電圧を印加し、前記第3種画素に対応する第3信号線に前記スイッチング回路をオフ状態にさせる電圧を印加し、前記電源電圧線に前記第2電圧を印加するための信号を出力するように前記出力手段を制御し、前記一の期間において前記複数の画素が前記第3条件を満たすと判断された場合、前記制御手段は、前記複数の信号線のうち前記第1種画素に対応する第1信号線に前記スイッチング回路をオン状態にさせる電圧を印加し、前記第3種画素に対応する第3信号線に前記スイッチング回路をオフ状態にさせる電圧を印加し、前記電源電圧線に前記第1電圧を印加する第1期間と、前記複数の信号線のうち前記第2種画素に対応する第2信号線に前記スイッチング回路をオン状態にさせる電圧を印加し、前記第3種画素に対応する第3信号線に前記スイッチング回路をオフ状態にさせる電圧を印加し、前記電源電圧線に前記第2電圧を印加する第2期間とを所定の頻度で交互に繰り返すための信号を出力するように前記出力手段を制御することを特徴とする制御装置。前記複数の条件は、前記一の期間において前記複数の画素が前記第1種画素および前記第3種画素のみから構成され、かつ、前記複数の走査線が、前記第1電圧の印加を新たに開始する画素および前記第1電圧の印加を終了する画素以外の画素のみに対応する第1走査線を含むという第4条件を含み、前記複数の画素が前記第4条件を満たすと判断された場合、前記制御手段は、前記一の期間において、前記第1走査線を選択せず、前記第1電圧を前記電源電圧線に印加するための信号を出力するように前記出力手段を制御することを特徴とする請求項17に記載の制御装置。前記複数の条件は、前記一の期間において前記複数の画素が前記第2種画素および前記第3種画素のみから構成され、かつ、前記複数の走査線が、前記第2電圧の印加を新たに開始する画素および前記第2電圧の印加を終了する画素以外の画素のみに対応する第2走査線を含むという第5条件を含み、前記複数の画素が前記第5条件を満たすと判断された場合、前記制御手段は、前記一の期間において、前記第2走査線を選択せず、前記第2電圧を前記電源電圧線に印加するための信号を出力するように前記出力手段を制御することを特徴とする請求項17または18に記載の制御装置。前記複数の条件は、前記一の期間において前記複数の画素が前記第3種画素のみから構成され、かつ、前記複数の走査線が、前記一の期間において前記第1電圧または前記第2電圧の印加の累積時間が前記第1時間または前記第2時間になる画素以外の画素のみに対応する第3走査線を含むという第6条件を含み、前記複数の画素が前記第6条件を満たすと判断された場合、前記制御手段は、前記一の期間において、前記第3走査線を選択せず、前記第1電圧または前記第2電圧を前記電源電圧線に印加するための信号を出力するように前記出力手段を制御することを特徴とする請求項17ないし19のいずれか一項に記載の制御装置。前記複数の条件は、前記一の期間において前記第1電圧または前記第2電圧の印加の累積時間が前記第1時間または前記第2時間になる第4種画素のみに対応する第4走査線を含むという第7条件を含み、前記複数の画素が前記第7条件を満たすと判断された場合、前記制御手段は、前記一の期間において前記第4走査線が選択されたときに、前記複数の信号線のうち前記第4種画素に対応する第4信号線に前記スイッチング回路をオン状態にさせる電圧を印加し、前記一の期間の少なくとも一部において前記電気光学素子の光学状態の変化を停止する電圧を前記電源電圧線に印加するための信号を出力するように前記出力手段を制御することを特徴とする請求項17ないし19のいずれか一項に記載の制御装置。前記複数の画素が前記第7条件を満たすと判断された場合、前記制御手段は、前記一の期間において前記第4走査線が選択されたときに、前記第4信号線および前記第3信号線に前記スイッチング回路をオン状態にさせる電圧を印加するための信号を出力するように前記出力手段を制御することを特徴とする請求項21に記載の制御装置。前記複数の画素が前記第7条件を満たすと判断された場合、前記制御手段は、前記一の期間において前記第4走査線が選択されたときに、前記複数の信号線の全てに前記スイッチング回路をオン状態にさせる電圧を印加するための信号を出力するように前記出力手段を制御することを特徴とする請求項22に記載の制御装置。前記複数の条件は、前記複数の画素の全てが前記第3種画素であるという第8条件を含み、前記複数の画素が前記第8条件を満たすと判断された場合、前記制御手段は、1前記複数の走査線の中から一ないし全ての走査線を順次選択し、前記複数の信号線の全てに前記スイッチング回路をオン状態にさせる電圧を印加し、前記電源電圧線に前記電気光学素子の光学状態の変化を停止させる電圧を印加するための信号、2前記複数の走査線の中から前記一ないし全ての走査線を順次選択し、前記複数の信号線の全てに前記スイッチング回路をオン状態にさせる電圧を印加し、前記電源電圧線への電圧の印加を停止するための信号、3前記複数の走査線の中から前記一ないし全ての走査線を順次選択し、前記複数の信号線の全てに前記スイッチング回路をオフ状態にさせる電圧を印加し、前記電源電圧線に前記電気光学素子の光学状態の変化を停止させる電圧を印加するための信号、4前記複数の走査線の中から前記一ないし全ての走査線を順次選択し、前記複数の信号線の全てに前記スイッチング回路をオフ状態にさせる電圧を印加し、前記電源電圧線への電圧の印加を停止するための信号、または5前記一ないし全ての走査線の選択を停止するための信号のいずれかを出力するように前記出力手段を制御することを特徴とする請求項17ないし23のいずれか一項に記載の制御装置。前記制御手段は、前記複数の画素のうち前記スイッチング回路がオン状態になっている画素について、前記スイッチング回路がオン状態である累積時間を計測し、前記判断手段は、前記計測された累積時間を用いて、前記複数の画素が前記複数の条件のうちどの条件を満たしているか判断することを特徴とする請求項17ないし24のいずれか一項に記載の制御装置。前記複数の画素の各々について、電圧印加の目標時間を示すデータを記憶する第1記憶領域と、前記複数の画素の各々について、前記計測された累積時間を示すデータを記憶する第2記憶領域とを有し、前記制御手段は、前記メモリーに記憶されているデータと前記第1記憶領域に記憶されているデータとが対応しているか、前記複数の画素の各々について判断し、前記制御手段は、前記メモリーに記憶されているデータと前記第1記憶領域に記憶されているデータとが対応していないと判断された画素について、前記メモリーに記憶されているデータと対応するデータを前記目標時間として前記第1記憶領域に書き込み、前記判断手段は、前記第2記憶領域に記憶されているデータと前記第1記憶領域に記憶されているデータとの比較結果を用いて、前記複数の画素が前記複数の条件のうちどの条件を満たしている判断することを特徴とする請求項25に記載の制御装置。前記複数の画素の各々について、電圧印加するか否かを示すフラグを記憶する第3記憶領域と、前記複数の画素の各々について、前記第1電圧および前記第2電圧のどちらを印加するかを示すフラグを記憶する第4記憶領域とを有し、前記制御手段は、前記複数の画素の各々について、前記第2記憶領域に記憶されているデータと前記第1記憶領域に記憶されているデータとの比較結果を用いて、電圧印加するか否かを示すフラグを第3記憶領域に書き込み、前記制御手段は、前記複数の画素の各々について、前記比較結果を用いて、前記第1電圧および前記第2電圧のどちらを印加するかを示すフラグを第4記憶領域に書き込み、前記判断手段は、前記第3記憶領域および前記第4記憶領域に記憶されているフラグを用いて、前記複数の画素が前記複数の条件のうちどの条件を満たしているか判断することを特徴とする請求項26に記載の制御装置。前記制御手段は、前記メモリーに記憶されているデータと前記第1記憶領域に記憶されているデータとが対応していないと判断された画素について、前記第2記憶領域に記憶されているデータと前記第1記憶領域に記憶されているデータとが対応してない場合、前記第2記憶領域に記憶されているデータと前記第1記憶領域に記憶されているデータとが対応するまで待機してから、前記メモリーに記憶されているデータと対応するデータが前記目標時間として前記第1記憶領域に書き込むことを特徴とする請求項26に記載の制御装置。前記複数の走査線は、複数のブロックに区分され、前記電源電圧線は、前記複数のブロックと一対一に対応して複数設けられ、前記制御手段は、前記複数の電源電圧線に印加される電圧を前記ブロック毎に切り替えるための信号を出力するように前記出力手段を制御することを特徴とする請求項17ないし28のいずれか一項に記載の制御装置。前記電気光学装置は、前記電源電圧線に印加する電圧を前記ブロック毎に切り替える電源線駆動回路を有し、前記制御手段は、前記電源線駆動回路を制御するための信号を出力するように前記出力手段を制御することを特徴とする請求項29に記載の制御装置。請求項17ないし30のいずれか一項に記載の制御装置と、前記制御装置から出力される前記信号により駆動される前記電気光学装置とを有する表示装置。請求項31に記載の表示装置を有する電子機器。一般的に、2T1C型画素は、1T1C型画素より書き込みの回数が多くなり、高速の書き替えが難しいと考えられている。特許文献3の技術によっても、他の画素の状態に応じて画素の書き替えを制御することはできなかった。本発明は、2T1C型画素において、他の画素の状態に応じて高速な書き替えを行う技術を提供する。本発明は、複数の走査線と複数の信号線との交差に対応して設けられた画素電極を有する複数の画素と、前記画素電極を介して複数の期間における第1電圧の印加が累積して第1時間行われることにより第2光学状態から第1光学状態となり、複数の期間における第2電圧の印加が累積して第2時間行われることにより第1光学状態から第2光学状態となる電気光学素子と、前記複数の画素の各々に設けられ、前記複数の走査線のうち一の走査線に接続された第1入力端子、前記複数の信号線のうち一の信号線に接続された第2入力端子、および第1出力端子を有し、前記一の走査線が選択されているときに前記信号線に印加された電圧を保持するメモリー回路と、前記複数の画素の各々に設けられ、前記第1出力端子に接続された制御入力端子、電源電圧線に接続された第3入力端子、および前記画素電極に接続された第2出力端子を有し、前記制御入力端子に供給される信号に応じて前記第3入力端子と前記第2出力端子との導通状態を制御するスイッチング回路と、前記複数の走査線のうち一の走査線を選択するための選択信号を前記複数の走査線に供給する走査線駆動回路とを有する電気光学装置の制御方法であって、前記複数の画素の光学状態を示すデータを記憶するメモリーに記憶されているデータに基づいて、前記複数の画素が、前記光学状態を前記第2光学状態から前記第1光学状態に変更する第1種画素および前記光学状態を変更しない第3種画素のみから構成されるという第1条件、前記光学状態を前記第1光学状態から前記第2光学状態に変更する第2種画素および前記第3種画素のみから構成されるという第2条件、並びに前記第1種画素および前記第2種画素が混在する第3条件を含むという複数の条件のうちどの条件を満たすか判断するステップと、一の期間において前記複数の画素が前記第1条件を満たすと判断された場合、前記複数の信号線のうち前記第1種画素に対応する第1信号線に前記スイッチング回路をオン状態にさせる電圧を印加し、前記第3種画素に対応する第3信号線に前記スイッチング回路をオフ状態にさせる電圧を印加し、前記電源電圧線に前記第1電圧を印加するステップと、前記一の期間において前記複数の画素が前記第2条件を満たすと判断された場合、前記複数の信号線のうち前記第2種画素に対応する第2信号線に前記スイッチング回路をオン状態にさせる電圧を印加し、前記第3種画素に対応する第3信号線に前記スイッチング回路をオフ状態にさせる電圧を印加し、前記電源電圧線に前記第2電圧を印加するステップと、前記一の期間において前記複数の画素が前記第3条件を満たすと判断された場合、前記複数の信号線のうち前記第1種画素に対応する第1信号線に前記スイッチング回路をオン状態にさせる電圧を印加し、前記第3種画素に対応する第3信号線に前記スイッチング回路をオフ状態にさせる電圧を印加し、前記電源電圧線に前記第1電圧を印加する第1期間と、前記複数の信号線のうち前記第2種画素に対応する第2信号線に前記スイッチング回路をオン状態にさせる電圧を印加し、前記第3種画素に対応する第3信号線に前記スイッチング回路をオフ状態にさせる電圧を印加し、前記電源電圧線に前記第2電圧を印加する第2期間とを所定の頻度で交互に繰り返すステップとを有する電気光学装置の駆動方法を提供する。この駆動方法によれば、他の画素の状態に応じた駆動を行わない場合と比較して、より高速に電気光学装置を駆動することができる。好ましい態様において、前記複数の条件は、前記一の期間において前記複数の画素が前記第1種画素および前記第3種画素のみから構成され、かつ、前記複数の走査線が、前記第1電圧の印加を新たに開始する画素および前記第1電圧の印加を終了する画素以外の画素のみに対応する第1走査線を含むという第4条件を含み、前記複数の画素が前記第4条件を満たすと判断された場合、前記一の期間において、前記第1走査線を選択せず、前記第1電圧を前記電源電圧線に印加するステップを有してもよい。この駆動方法によれば、すべての期間で第1走査線を選択する場合と比較して、消費電力を低減することができる。別の好ましい態様において、前記複数の条件は、前記一の期間において前記複数の画素が前記第2種画素および前記第3種画素のみから構成され、かつ、前記複数の走査線が、前記第2電圧の印加を新たに開始する画素および前記第2電圧の印加を終了する画素以外の画素のみに対応する第2走査線を含むという第5条件を含み、前記複数の画素が前記第5条件を満たすと判断された場合、前記一の期間において、前記第2走査線を選択せず、前記第2電圧を前記電源電圧線に印加するステップを有してもよい。この駆動方法によれば、すべての期間で第2走査線を選択する場合と比較して、消費電力を低減することができる。さらに別の好ましい態様において、前記複数の条件は、前記一の期間において前記複数の画素が前記第3種画素のみから構成され、かつ、前記複数の走査線が、前記一の期間において前記第1電圧または前記第2電圧の印加の累積時間が前記第1時間または前記第2時間になる画素以外の画素のみに対応する第3走査線を含むという第6条件を含み、前記複数の画素が前記第6条件を満たすと判断された場合、前記一の期間において、前記第3走査線を選択せず、前記第1電圧または前記第2電圧を前記電源電圧線に印加するステップを有してもよい。この駆動方法によれば、すべての期間で第3走査線を選択する場合と比較して、消費電力を低減することができる。さらに別の好ましい態様において、前記複数の条件は、前記一の期間において前記第1電圧または前記第2電圧の印加の累積時間が前記第1時間または前記第2時間になる第4種画素のみに対応する第4走査線を含むという第7条件を含み、前記複数の画素が前記第7条件を満たすと判断された場合、前記一の期間において前記第4走査線が選択されたときに、前記複数の信号線のうち前記第4種画素に対応する第4信号線に前記スイッチング回路をオン状態にさせる電圧を印加し、前記一の期間の少なくとも一部において前記電気光学素子の光学状態の変化を停止する電圧を前記電源電圧線に印加するステップを有してもよい。この駆動方法によれば、第4種画素については、より確実に光学状態の変更を停止させることができる。さらに別の好ましい態様において、前記複数の画素が前記第7条件を満たすと判断された場合、前記一の期間において前記第4走査線が選択されたときに、前記第4信号線および前記第3信号線に前記スイッチング回路をオン状態にさせる電圧を印加してもよい。この駆動方法によれば、第4種画素に加え、第3種画素についても、より確実に光学状態の変更を停止させることができる。さらに別の好ましい態様において、前記複数の画素が前記第7条件を満たすと判断された場合、前記一の期間において前記第4走査線が選択されたときに、前記複数の信号線の全てに前記スイッチング回路をオン状態にさせる電圧を印加してもよい。この駆動方法によれば、すべての画素について、より確実に光学状態の変更を停止させることができる。さらに別の好ましい態様において、前記複数の条件は、前記複数の画素の全てが前記第3種画素であるという第8条件を含み、前記複数の画素が前記第8条件を満たすと判断された場合、1前記複数の走査線の中から一ないし全ての走査線を順次選択し、前記複数の信号線の全てに前記スイッチング回路をオン状態にさせる電圧を印加し、前記電源電圧線に前記電気光学素子の光学状態の変化を停止させる電圧を印加するステップ、2前記複数の走査線の中から前記一ないし全ての走査線を順次選択し、前記複数の信号線の全てに前記スイッチング回路をオン状態にさせる電圧を印加し、前記電源電圧線への電圧の印加を停止するステップ、3前記複数の走査線の中から前記一ないし全ての走査線を順次選択し、前記複数の信号線の全てに前記スイッチング回路をオフ状態にさせる電圧を印加し、前記電源電圧線に前記電気光学素子の光学状態の変化を停止させる電圧を印加するステップ、4前記複数の走査線の中から前記一ないし全ての走査線を順次選択し、前記複数の信号線の全てに前記スイッチング回路をオフ状態にさせる電圧を印加し、前記電源電圧線への電圧の印加を停止するステップ、または5前記一ないし全ての走査線の選択を停止するステップのいずれかを有してもよい。この駆動方法によれば、この構成を有しない場合と比較して消費電力を低減することができる。さらに別の好ましい態様において、この駆動方法は、前記複数の画素のうち前記スイッチング回路がオン状態になっている画素について、前記スイッチング回路がオン状態である累積時間を計測するステップを有し、前記計測された累積時間を用いて、前記複数の画素が前記複数の条件のうちどの条件を満たしているかが判断されてもよい。この駆動方法によれば、画素の状態によって駆動方法が変更されても、この構成を有しない場合と比較してより正確に画素の光学状態を変更することができる。さらに別の好ましい態様において、この駆動方法は、前記複数の画素の各々について、電圧印加の目標時間を示すデータを第1記憶領域に書き込むステップと、前記複数の画素の各々について、前記計測された累積時間を示すデータを第2記憶領域に書き込むステップと、前記メモリーに記憶されているデータと前記第1記憶領域に記憶されているデータとが対応しているか、前記複数の画素の各々について判断するステップと、前記メモリーに記憶されているデータと前記第1記憶領域に記憶されているデータとが対応していないと判断された画素について、前記メモリーに記憶されているデータと対応するデータを前記目標時間として前記第1記憶領域に書き込むステップとを有し、前記第2記憶領域に記憶されているデータと前記第1記憶領域に記憶されているデータとの比較結果を用いて、前記複数の画素が前記複数の条件のうちどの条件を満たしているが判断されてもよい。この駆動方法によれば、この構成を有しない場合と比較してより容易に条件の判断をすることができる。さらに別の好ましい態様において、この駆動方法は、前記複数の画素の各々について、前記第2記憶領域に記憶されているデータと前記第1記憶領域に記憶されているデータとの比較結果を用いて、電圧印加するか否かを示すフラグを第3記憶領域に書き込むステップと、前記複数の画素の各々について、前記比較結果を用いて、前記第1電圧および前記第2電圧のどちらを印加するかを示すフラグを第4記憶領域に書き込むステップとを有し、前記第3記憶領域および前記第4記憶領域に記憶されているフラグを用いて、前記複数の画素が前記複数の条件のうちどの条件を満たしているが判断されてもよい。この駆動方法によれば、この構成を有しない場合と比較してより容易に条件の判断をすることができる。さらに別の好ましい態様において、前記メモリーに記憶されているデータと前記第1記憶領域に記憶されているデータとが対応していないと判断された画素について、前記第2記憶領域に記憶されているデータと前記第1記憶領域に記憶されているデータとが対応してない場合、前記第2記憶領域に記憶されているデータと前記第1記憶領域に記憶されているデータとが対応するまで待機してから、前記メモリーに記憶されているデータと対応するデータが前記目標時間として前記第1記憶領域に書き込まれてもよい。この駆動方法によれば、前記第2記憶領域に記憶されているデータと前記第1記憶領域に記憶されているデータとが対応するまで待機しない構成と比較して、表示むらを抑制することができる。さらに別の好ましい態様において、前記複数の走査線は、複数のブロックに区分され、前記電源電圧線は、前記複数のブロックと一対一に対応して複数設けられ、前記複数の電源電圧線に印加される電圧は、前記ブロック毎に切り替えられてもよい。この駆動方法によれば、単一の電源電圧線が用いられる場合と比較して、駆動をより最適化することができる。さらに別の好ましい態様において、前記電気光学装置は、前記電源電圧線に印加する電圧を前記ブロック毎に切り替える電源線駆動回路を有し、前記電源線駆動回路を制御することにより、前記複数の電源電圧線に印加される電圧が前記ブロック毎に切り替えられてもよい。この駆動方法によれば、電源線駆動回路を有しない場合と比較して、より容易に駆動することができる。さらに別の好ましい態様において、前記複数の画素は、前記走査線に沿った第1方向および前記信号線に沿った第2方向に沿ってマトリクス状に配置され、前記電源電圧線は、第1電源電圧線および第2電源電圧線を含み、前記第1電源電圧線は、前記第1方向に並んだ2つの画素群に交互に接続され、前記第2電源電圧線は、前記第1電源電圧線に接続されている画素とは異なる、前記第1方向に並んだ2つの画素群に交互に接続され、前記第1電源電圧線および前記第2電源電圧線には、それぞれ異なる電圧が印加されてもよい。この駆動方法によれば、電源電圧線が2つの画素群に交互に接続されない構成と比較して、画像のちらつきを抑制することができる。さらに別の好ましい態様において、前記複数の画素は、前記走査線に沿った第1方向および前記信号線に沿った第2方向に沿ってマトリクス状に配置され、前記複数の画素のうち、前記第1方向において隣接する2つの画素は、それぞれ異なる2つの走査線に接続され、前記電源電圧線は、第1電源電圧線および第2電源電圧線を含み、前記第1電源電圧線は、前記第1方向に並んだ画素群に接続され、前記第2電源電圧線は、前記第1電源電圧線に接続されている画素とは異なる、前記第1方向に並んだ画素群に接続され、前記第1電源電圧線および前記第2電源電圧線には、それぞれ異なる電圧が印加されてもよい。この駆動方法によれば、走査線が2つの画素群に交互に接続されない構成と比較して、画像のちらつきを抑制することができる。また、本発明は、複数の走査線と複数の信号線との交差に対応して設けられた画素電極を有する複数の画素と、前記画素電極を介して複数の期間における第1電圧の印加が累積して第1時間行われることにより第2光学状態から第1光学状態となり、複数の期間における第2電圧の印加が累積して第2時間行われることにより第1光学状態から第2光学状態となる電気光学素子と、前記複数の画素の各々に設けられ、前記複数の走査線のうち一の走査線に接続された第1入力端子、前記複数の信号線のうち一の信号線に接続された第2入力端子、および第1出力端子を有し、前記一の走査線が選択されているときに前記信号線に印加された電圧を保持するメモリー回路と、前記複数の画素の各々に設けられ、前記第1出力端子に接続された制御入力端子、電源電圧線に接続された第3入力端子、および前記画素電極に接続された第2出力端子を有し、前記制御入力端子に供給される信号に応じて前記第3入力端子と前記第2出力端子との導通状態を制御するスイッチング回路と、前記複数の走査線のうち一の走査線を選択するための選択信号を前記複数の走査線に供給する走査線駆動回路とを有する電気光学装置に信号を出力する出力手段と、前記複数の画素の光学状態を示すデータを記憶するメモリーに記憶されているデータに基づいて、前記複数の画素が、前記光学状態を前記第2光学状態から前記第1光学状態に変更する第1種画素および前記光学状態を変更しない第3種画素のみから構成されるという第1条件、前記光学状態を前記第1光学状態から前記第2光学状態に変更する第2種画素および前記第3種画素のみから構成されるという第2条件、並びに前記第1種画素および前記第2種画素が混在する第3条件を含むという複数の条件のうちどの条件を満たすか判断する判断手段と、前記判断手段による判断結果に応じて、前記電気光学装置を制御する信号を出力するように前記出力手段を制御する制御手段とを有し、一の期間において前記複数の画素が前記第1条件を満たすと判断された場合、前記制御手段は、前記複数の信号線のうち前記第1種画素に対応する第1信号線に前記スイッチング回路をオン状態にさせる電圧を印加し、前記第3種画素に対応する第3信号線に前記スイッチング回路をオフ状態にさせる電圧を印加し、前記電源電圧線に前記第1電圧を印加するための信号を出力するように前記出力手段を制御し、前記一の期間において前記複数の画素が前記第2条件を満たすと判断された場合、前記制御手段は、前記複数の信号線のうち前記第2種画素に対応する第2信号線に前記スイッチング回路をオン状態にさせる電圧を印加し、前記第3種画素に対応する第3信号線に前記スイッチング回路をオフ状態にさせる電圧を印加し、前記電源電圧線に前記第2電圧を印加するための信号を出力するように前記出力手段を制御し、前記一の期間において前記複数の画素が前記第3条件を満たすと判断された場合、前記制御手段は、前記複数の信号線のうち前記第1種画素に対応する第1信号線に前記スイッチング回路をオン状態にさせる電圧を印加し、前記第3種画素に対応する第3信号線に前記スイッチング回路をオフ状態にさせる電圧を印加し、前記電源電圧線に前記第1電圧を印加する第1期間と、前記複数の信号線のうち前記第2種画素に対応する第2信号線に前記スイッチング回路をオン状態にさせる電圧を印加し、前記第3種画素に対応する第3信号線に前記スイッチング回路をオフ状態にさせる電圧を印加し、前記電源電圧線に前記第2電圧を印加する第2期間とを所定の頻度で交互に繰り返すための信号を出力するように前記出力手段を制御することを特徴とする制御装置を提供する。この制御装置によれば、他の画素の状態に応じた駆動を行わない場合と比較して、より高速に電気光学装置を駆動することができる。好ましい態様において、前記複数の条件は、前記一の期間において前記複数の画素が前記第1種画素および前記第3種画素のみから構成され、かつ、前記複数の走査線が、前記第1電圧の印加を新たに開始する画素および前記第1電圧の印加を終了する画素以外の画素のみに対応する第1走査線を含むという第4条件を含み、前記複数の画素が前記第4条件を満たすと判断された場合、前記制御手段は、前記一の期間において、前記第1走査線を選択せず、前記第1電圧を前記電源電圧線に印加するための信号を出力するように前記出力手段を制御してもよい。この制御装置によれば、すべての期間で第1走査線を選択する場合と比較して、消費電力を低減することができる。別の好ましい態様において、前記複数の条件は、前記一の期間において前記複数の画素が前記第2種画素および前記第3種画素のみから構成され、かつ、前記複数の走査線が、前記第2電圧の印加を新たに開始する画素および前記第2電圧の印加を終了する画素以外の画素のみに対応する第2走査線を含むという第5条件を含み、前記複数の画素が前記第5条件を満たすと判断された場合、前記制御手段は、前記一の期間において、前記第2走査線を選択せず、前記第2電圧を前記電源電圧線に印加するための信号を出力するように前記出力手段を制御してもよい。この制御装置によれば、すべての期間で第2走査線を選択する場合と比較して、消費電力を低減することができる。さらに別の好ましい態様において、前記複数の条件は、前記一の期間において前記複数の画素が前記第3種画素のみから構成され、かつ、前記複数の走査線が、前記一の期間において前記第1電圧または前記第2電圧の印加の累積時間が前記第1時間または前記第2時間になる画素以外の画素のみに対応する第3走査線を含むという第6条件を含み、前記複数の画素が前記第6条件を満たすと判断された場合、前記制御手段は、前記一の期間において、前記第3走査線を選択せず、前記第1電圧または前記第2電圧を前記電源電圧線に印加するための信号を出力するように前記出力手段を制御してもよい。この制御装置によれば、すべての期間で第3走査線を選択する場合と比較して、消費電力を低減することができる。さらに別の好ましい態様において、前記複数の条件は、前記一の期間において前記第1電圧または前記第2電圧の印加の累積時間が前記第1時間または前記第2時間になる第4種画素のみに対応する第4走査線を含むという第7条件を含み、前記複数の画素が前記第7条件を満たすと判断された場合、前記制御手段は、前記一の期間において前記第4走査線が選択されたときに、前記複数の信号線のうち前記第4種画素に対応する第4信号線に前記スイッチング回路をオン状態にさせる電圧を印加し、前記一の期間の少なくとも一部において前記電気光学素子の光学状態の変化を停止する電圧を前記電源電圧線に印加するための信号を出力するように前記出力手段を制御してもよい。この制御装置によれば、第4種画素については、より確実に光学状態の変更を停止させることができる。さらに別の好ましい態様において、前記複数の画素が前記第7条件を満たすと判断された場合、前記制御手段は、前記一の期間において前記第4走査線が選択されたときに、前記第4信号線および前記第3信号線に前記スイッチング回路をオン状態にさせる電圧を印加するための信号を出力するように前記出力手段を制御してもよい。この制御装置によれば、第4種画素に加え、第3種画素についても、より確実に光学状態の変更を停止させることができる。さらに別の好ましい態様において、前記複数の画素が前記第7条件を満たすと判断された場合、前記制御手段は、前記一の期間において前記第4走査線が選択されたときに、前記複数の信号線の全てに前記スイッチング回路をオン状態にさせる電圧を印加するための信号を出力するように前記出力手段を制御してもよい。この制御装置によれば、すべての画素について、より確実に光学状態の変更を停止させることができる。さらに別の好ましい態様において、前記複数の条件は、前記複数の画素の全てが前記第3種画素であるという第8条件を含み、前記複数の画素が前記第8条件を満たすと判断された場合、前記制御手段は、1前記複数の走査線の中から一ないし全ての走査線を順次選択し、前記複数の信号線の全てに前記スイッチング回路をオン状態にさせる電圧を印加し、前記電源電圧線に前記電気光学素子の光学状態の変化を停止させる電圧を印加するための信号、2前記複数の走査線の中から前記一ないし全ての走査線を順次選択し、前記複数の信号線の全てに前記スイッチング回路をオン状態にさせる電圧を印加し、前記電源電圧線への電圧の印加を停止するための信号、3前記複数の走査線の中から前記一ないし全ての走査線を順次選択し、前記複数の信号線の全てに前記スイッチング回路をオフ状態にさせる電圧を印加し、前記電源電圧線に前記電気光学素子の光学状態の変化を停止させる電圧を印加するための信号、4前記複数の走査線の中から前記一ないし全ての走査線を順次選択し、前記複数の信号線の全てに前記スイッチング回路をオフ状態にさせる電圧を印加し、前記電源電圧線への電圧の印加を停止するための信号、または5前記一ないし全ての走査線の選択を停止するための信号のいずれかを出力するように前記出力手段を制御してもよい。この制御装置によれば、この構成を有しない場合と比較して消費電力を低減することができる。さらに別の好ましい態様において、前記制御手段は、前記複数の画素のうち前記スイッチング回路がオン状態になっている画素について、前記スイッチング回路がオン状態である累積時間を計測し、前記判断手段は、前記計測された累積時間を用いて、前記複数の画素が前記複数の条件のうちどの条件を満たしているか判断してもよい。この制御装置によれば、画素の状態によって駆動方法が変更されても、この構成を有しない場合と比較してより正確に画素の光学状態を変更することができる。さらに別の好ましい態様において、この制御装置は、前記複数の画素の各々について、電圧印加の目標時間を示すデータを記憶する第1記憶領域と、前記複数の画素の各々について、前記計測された累積時間を示すデータを記憶する第2記憶領域とを有し、前記制御手段は、前記メモリーに記憶されているデータと前記第1記憶領域に記憶されているデータとが対応しているか、前記複数の画素の各々について判断し、前記制御手段は、前記メモリーに記憶されているデータと前記第1記憶領域に記憶されているデータとが対応していないと判断された画素について、前記メモリーに記憶されているデータと対応するデータを前記目標時間として前記第1記憶領域に書き込み、前記判断手段は、前記第2記憶領域に記憶されているデータと前記第1記憶領域に記憶されているデータとの比較結果を用いて、前記複数の画素が前記複数の条件のうちどの条件を満たしている判断してもよい。この制御装置によれば、この構成を有しない場合と比較してより容易に条件の判断をすることができる。さらに別の好ましい態様において、この制御装置は、前記複数の画素の各々について、電圧印加するか否かを示すフラグを記憶する第3記憶領域と、前記複数の画素の各々について、前記第1電圧および前記第2電圧のどちらを印加するかを示すフラグを記憶する第4記憶領域とを有し、前記制御手段は、前記複数の画素の各々について、前記第2記憶領域に記憶されているデータと前記第1記憶領域に記憶されているデータとの比較結果を用いて、電圧印加するか否かを示すフラグを第3記憶領域に書き込み、前記制御手段は、前記複数の画素の各々について、前記比較結果を用いて、前記第1電圧および前記第2電圧のどちらを印加するかを示すフラグを第4記憶領域に書き込み、前記判断手段は、前記第3記憶領域および前記第4記憶領域に記憶されているフラグを用いて、前記複数の画素が前記複数の条件のうちどの条件を満たしているか判断してもよい。この制御装置によれば、この構成を有しない場合と比較してより容易に条件の判断をすることができる。さらに別の好ましい態様において、前記制御手段は、前記メモリーに記憶されているデータと前記第1記憶領域に記憶されているデータとが対応していないと判断された画素について、前記第2記憶領域に記憶されているデータと前記第1記憶領域に記憶されているデータとが対応してない場合、前記第2記憶領域に記憶されているデータと前記第1記憶領域に記憶されているデータとが対応するまで待機してから、前記メモリーに記憶されているデータと対応するデータが前記目標時間として前記第1記憶領域に書き込んでもよい。この制御装置によれば、前記第2記憶領域に記憶されているデータと前記第1記憶領域に記憶されているデータとが対応するまで待機しない構成と比較して、表示むらを抑制することができる。さらに別の好ましい態様において、前記複数の走査線は、複数のブロックに区分され、前記電源電圧線は、前記複数のブロックと一対一に対応して複数設けられ、前記制御手段は、前記複数の電源電圧線に印加される電圧を前記ブロック毎に切り替えるための信号を出力するように前記出力手段を制御してもよい。この制御装置によれば、単一の電源電圧線が用いられる場合と比較して、駆動をより最適化することができる。さらに別の好ましい態様において、前記電気光学装置は、前記電源電圧線に印加する電圧を前記ブロック毎に切り替える電源線駆動回路を有し、前記制御手段は、前記電源線駆動回路を制御するための信号を出力するように前記出力手段を制御してもよい。この制御装置によれば、電源線駆動回路を有しない場合と比較して、より容易に駆動することができる。さらに、本発明は、上記いずれかの制御装置と、前記制御装置から出力される前記信号により駆動される前記電気光学装置とを有する表示装置を提供する。この表示装置によれば、他の画素の状態に応じた駆動を行わない場合と比較して、より高速に電気光学装置を駆動することができる。さらに、本発明は、上記の表示装置を有する電子機器を提供する。この電子機器によれば、他の画素の状態に応じた駆動を行わない場合と比較して、より高速に電気光学装置を駆動することができる。1.構成図1は、一実施形態に係る電子機器1000の外観を示す図である。電子機器1000は、画像を表示する表示装置である。この例で、電子機器1000は、電子書籍文書の一例を閲覧するための装置、いわゆる電子ブックリーダーである。電子書籍は複数ページの画像を含むデータである。電子機器1000は、電子書籍をある単位例えば1ページずつで表示部1に表示する。電子書籍に含まれる複数ページのうち、表示の対象となる一のページを、選択ページという。選択ページは、ユーザーによるボタン9A~9Fの操作に応じて変更される。すなわち、ユーザーは、ボタン9A~9Fの操作により、電子書籍のページをめくることページ送りまたはページ戻しができる。図2は、電子機器1000のハードウェア構成を示すブロック図である。電子機器1000は、表示部1と、コントローラー2制御装置の一例と、CPUCentralProcessingUnit3と、VRAMVideoRandomAccessMemory4と、RAMRandomAccessMemory5と、ROMReadOnlyMemory6と、記憶部8と、操作部9と、バスBUSとを有する。表示部1は、画像を表示する表示素子を含むディスプレイパネルを有する。この例で、表示素子は、電圧の印加等によりエネルギーを与えなくても表示を保持するメモリー性の表示素子として、電気泳動粒子を用いた表示素子を有する。この表示素子により、表示部1は、モノクロ複数階調この例では白黒2階調の像を表示する。コントローラー2は、表示部1を制御する。CPU3は、電子機器1000の各部を制御する処理装置プロセッサーである。CPU3は、RAM5をワークエリアとして、ROM6または記憶部8に記憶されたプログラムを実行する。VRAM4は、表示部1に表示させる画像を示す画像データを記憶するメモリーである。RAM5は、データを記憶するメモリーである。記憶部8は、電子書籍のデータ書籍データを記憶する不揮発性のメモリーである。記憶部8は、複数の電子書籍のデータを記憶することができる。操作部9は、ユーザーの指示を入力するための入力装置であり、例えば、タッチスクリーン、キーパッド、またはボタンを含む。図1に示したボタン9A~9Fは、操作部9の具体例の一つである。バスBUSは、構成要素間でデータまたは信号を伝送する伝送路である。図3は、表示部1の断面構造を示す模式図である。表示部1は、第1基板100と、電気泳動層110と、第2基板120とを有する。第1基板100および第2基板120は、電気泳動層110を挟持するための基板である。第1基板100は、基板101と、接着層102と、回路層103とを有する。基板101は、絶縁性及び可撓性を有する材料、例えばポリカーボネートで形成されている。基板101は、軽量性、可撓性、弾性及び絶縁性を有するものであれば、ポリカーボネート以外の樹脂材料により形成されてもよい。別の例で、基板101は、可撓性を有しないガラスにより形成されていてもよい。接着層102は、基板101と回路層103とを接着する層である。回路層103は、電気泳動層110を駆動するための回路を有する層である。回路層103は、画素電極104を有する。電気泳動層110は、マイクロカプセル111と、バインダー112とを有する。マイクロカプセル111は、バインダー112によって固定されている。バインダー112としては、マイクロカプセル111との親和性が良好で電極との密着性が優れ、かつ絶縁性を有する材料が用いられる。マイクロカプセル111は、内部に分散媒および電気泳動粒子が格納されたカプセルである。マイクロカプセル111は、柔軟性を有する材料、例えばアラビアゴムゼラチン系の化合物またはウレタン系の化合物等が用いられる。なお、マイクロカプセル111と画素電極104との間には、接着剤により形成された接着層が設けられてもよい。分散媒は、水、アルコール系溶媒メタノール、エタノール、イソプロパノール、ブタノール、オクタノール、メチルセルソルブなど、エステル類酢酸エチル、酢酸ブチルなど、ケトン類アセトン、メチルエチルケトン、メチルイソブチルケトンなど、脂肪族炭化水素ぺンタン、ヘキサン、オクタンなど、脂環式炭化水素シクロへキサン、メチルシクロへキサンなど、芳香族炭化水素ベンゼン、トルエン、長鎖アルキル基を有するベンゼン類キシレン、ヘキシルベンゼン、ヘブチルベンゼン、オクチルベンゼン、ノニルベンゼン、デシルベンゼン、ウンデシルベンゼン、ドデシルベンゼン、トリデシルベンゼン、テトラデシルベンゼンなど、ハロゲン化炭化水素塩化メチレン、クロロホルム、四塩化炭素、1,2-ジクロロエタンなど、またはカルボン酸塩である。別の例で、分散媒は、その他の油類であってもよい。また、分散媒は、これらの物質が混合されたものでもよい。さらに別の例で、分散媒には、界面活性剤などが配合されてもよい。電気泳動粒子は、分散媒中で電界によって移動する性質を有する粒子高分子またはコロイドである。本実施形態においては白の電気泳動粒子と黒の電気泳動粒子がマイクロカプセル111内に格納されている。黒の電気泳動粒子は、例えば、アニリンブラックやカーボンブラック等の黒色顔料を含む粒子であり、本実施形態では正に帯電されている。白の電気泳動粒子は、例えば、二酸化チタンや酸化アルミニウム等の白色顔料を含む粒子であり、本実施形態では負に帯電されている。第2基板120は、フィルム121と、共通電極122とを有する。フィルム121は、電気泳動層110の封止および保護をするものである。フィルム121は、透明で絶縁性を有する材料、例えばポリエチレンテレフタレートにより形成される。共通電極122は、透明で導電性を有する材料、例えば酸化インジウムスズIndiumTinOxide、ITOにより形成される。図4は、表示部1の回路構成を示す図である。表示部1は、m本の走査線11と、n本のデータ線サンプリング信号線12と、m×n個の画素13と、走査線駆動回路15と、データ線駆動回路16と、電源線駆動回路17と、電源線18とを有する。表示領域14は、m×n個の画素13を含む。以下、第i行第j列の画素を特に、画素13i,jという。画素13内の要素についても同様である。走査線駆動回路15、データ線駆動回路16、および電源線駆動回路17は、コントローラー2により制御される。走査線11は、行方向x方向に沿って配置されており、走査信号を伝達する。走査信号は、m本の走査線11の中から一の走査線11を順次排他的に選択する信号である。データ線12信号線の一例は、列方向y方向に沿って配置されており、データ信号を伝達する。データ信号は、各画素の階調に応じた信号である。電源線18は、画素電極104に印加される電圧を供給するための配線である。走査線11、データ線12、および電源線18は、互いに絶縁されている。画素13は、走査線11およびデータ線12の交差に対応して設けられており、データ信号に応じた階調を示す。なお、複数の走査線11のうち第i行の走査線11を特に、第i行の走査線11という。データ線12についても同様である。この例では、電源線18は、すべての画素13に共通である。図5は、画素13i,jの等価回路画素回路を示す図である。この例で、画素13は、2つのトランジスターと1つの容量素子からなる、いわゆる2T1C構成を有する。画素13は、トランジスター131と、トランジスター132と、容量素子133と、画素電極104とを有する。トランジスター131およびトランジスター132はスイッチング素子の一例であり、この例ではnチャネル型のTFTThinFilmTransistorである。トランジスター131のゲートおよびソースは、第i行の走査線11および第j列のデータ線12に接続されている。トランジスター131のドレインは、トランジスター132のゲートに接続されている。また、トランジスター131のドレインは、容量素子133の一端に接続されている。容量素子133の他端は接地されている。トランジスター132のソースおよびドレインは、電源線18および画素電極104に接続されている。電気泳動層110は、画素電極104および共通電極122に挟まれている。共通電極122は接地されている。トランジスター131および容量素子133は、メモリー回路136を構成している。メモリー回路136は、走査線11に接続された第1入力端子トランジスター131のゲート、データ線12に接続された第2入力端子トランジスター131のソース、および第1出力端子トランジスター131のドレインを有する。メモリー回路136は、対応する走査線11が選択されているときにデータ線12に印加された電圧を、容量素子133により保持する。2T1C型画素の動作を説明する前に、1つのトランジスターと1つの容量素子からなる、いわゆる1T1C型画素の動作を説明する。図6は、1T1C型画素の等価回路を示す図である。この例で、画素13は、トランジスター134と、容量素子135と、画素電極104とを有する。トランジスター134のゲート、ソース、およびドレインは、第i行の走査線11、第j列のデータ線12、および画素電極104に接続されている。また、トランジスター134のドレインすなわち、画素電極104には、容量素子135の一端が接続されている。容量素子135の他端は接地されている。電気泳動層110は、画素電極104および共通電極122に挟まれている。共通電極122は接地されている。1T1C型画素は、以下のように駆動される。走査線駆動回路15は、複数の走査線11の中から一の走査線11を順次排他的に選択する走査信号を、走査線11に供給する。データ線駆動回路16は、選択されている走査線11に対応する画素の階調値に対応するデータ電圧Vdを、データ線12に印加する。走査信号は、選択する走査線11に対してはHHighレベルの電圧VHを、選択されていない走査線11に対してはLLowレベルの電圧VLを印加するための信号である。電圧VHは、トランジスター131をオン状態にするしきい値電圧よりも高い電圧である。電圧VLは、トランジスター131をオン状態にするしきい値電圧よりも低い電圧である。以下、第i行の走査線11に電圧VHを印加することを第i行の走査線11を選択するという。また、第i行の走査線11に電圧VLを印加することを第i行の走査線11を選択しないという。さらに、第i行の走査線11に電圧VHを印加した後で電圧VLを印加することを、第i行の走査線11の選択を終了するという。また、電圧VHを示す信号を選択信号といい、電圧VLを示す信号を非選択信号という。選択信号がゲートに入力されると、トランジスター134はオン状態になる。複数の走査線11が継続的に走査されている場合において、ある走査線11が選択されてから、次にその走査線11が再び選択されるまでの期間をフレームという。トランジスター134がオン状態になると、データ線12に印加されているデータ電圧Vdが、画素電極104に印加される。さらに、容量素子135は、データ線12に印加されている電圧により充電される。選択信号は一定時間経過後に非選択信号に変化し、トランジスター134はオフ状態になる。トランジスター134がオフ状態になると、データ線12と画素電極104とは絶縁されるが、容量素子135に蓄積されているエネルギー電荷により、荷電粒子が移動し、電気泳動層110の光学状態が変化する。光学状態の変化に伴い容量素子135はエネルギーを放出する。すなわち、容量素子135に蓄積されたエネルギーは徐々に減少する。ここで、画素13の光学状態とは、画素13の明度明るさ、彩度、または色相をいう。以下、電気泳動素子において荷電粒子の移動により変化する反射率を、画素13の光学状態の例として説明する。表示部1は、反射率の変化により、黒または白の2階調表示をする。電気泳動層110には、データ電圧Vdが印加される。例えばVd=Vb>0の場合、電気泳動層110には、共通電極122を基準として正極性の電圧が印加される。あるいは、Vd=Vw<0場合、電気泳動層110には、共通電極122を基準として負極性の電圧が印加される。すなわち、あるフレームにおいて、正極性の電圧が印加される画素と負極性の電圧が印加される画素とを混在させることが可能である。図7Aは、1T1C型の画素13に印加される電圧の波形を示す模式図である。単一の画素13には、1フレームの期間tfの1/m程度の時間、選択信号が入力される。このときのデータ電圧VdがVd=Vbの場合、トランジスター134がオン状態になったときに電圧Vbが印加され、トランジスター134がオフ状態になった後、容量素子135の放電に伴って電圧が徐々に低下、すなわち減衰する。電圧低下の時定数は、容量素子135の容量値に依存している。すなわち、電気泳動層110により大きなエネルギーを供給するためには、容量素子135のサイズを大きくする必要がある。多くの場合、電気泳動層110の光学状態を所望の状態に変化させるのに十分なエネルギーを、単一フレームのデータ電圧の印加で容量素子135に蓄積することは難しい。したがって、連続した複数フレームのデータ電圧の印加により容量素子135へ繰り返し充電を行わなければならないという問題がある。また、このときデータ電圧は、各画素13の階調値に応じて変化する。したがって、選択される走査線11が切り替わるたびにデータ線12に印加される電圧が変化する可能性がある。データ線12は寄生容量を有しているので、電圧が変化すると電力を消費してしまうという問題もある。再び図5を参照して、2T1C型画素の動作を説明する。2T1C型画素の駆動においては、階調を白第2光学状態の一例から黒第1光学状態の一例に変化させるフレーム以下、黒フレームというと、階調を黒から白に変化させるフレーム以下、白フレームというとは区別されている。走査線駆動回路15は、複数の走査線11の中から一の走査線11を順次排他的に選択する走査信号を、走査線11に供給する。データ線駆動回路16は、選択されている走査線11に対応する画素13の階調値に対応するサンプリング信号Sを、データ線12に印加する。サンプリング信号Sは、黒フレームにおいては、階調を白から黒に変化させる画素13第1種画素の一例。以下黒書き込み画素というに対しては電圧VHとなり、階調を黒から白に変化させる画素13第2種画素の一例。以下白書き込み画素および階調を変化させない画素13第3種画素の一例に対しては電圧VLとなる信号である。白フレームにおいては、サンプリング信号Sは、白書き込み画素に対しては電圧VHとなり、黒書き込み画素および階調を変化させない画素13に対しては電圧VLとなる信号である。例えば、黒フレームの、黒書き込み画素においては、トランジスター131がオン状態になり、電圧VHがトランジスター132のゲートに入力される。このとき、容量素子133には、電圧VHに応じた電荷が蓄積される。選択信号は一定時間経過後に非選択信号に変化し、トランジスター131はオフ状態になる。トランジスター131がオフ状態になると、データ線12とトランジスター132のゲートとは絶縁されるが、容量素子133に蓄積されている電荷により、電圧VHがトランジスター132のゲートに印加され続ける。電圧VHの信号が入力されると、トランジスター132はオン状態になる。すなわち、白書き込み画素のトランジスター132は、黒フレームの間、オン状態であり続ける。このとき、電源線18に電圧Vbを印加すると、画素電極104に電圧Vbが印加される。図7Bは、2T1C型の画素13に印加される電圧の波形を示す模式図である。単一の画素13には、1フレームの期間tfの1/m程度の時間、選択信号が印加される。電圧VHは、容量素子133により保持されるので、走査信号が非選択信号になった後も、トランジスター132はオン状態であり続ける。このとき電源線18の電圧VepがVep=Vbである場合、黒フレームの間は、電圧Vbが画素13に印加され続ける。図7Bは黒フレームと白フレームとを1フレームずつ交互に繰り返す例を示している。白フレームにおいて、黒書き込み画素のトランジスター131がオン状態になったとき、トランジスター132のゲートには電圧VLが入力され、トランジスター132はオフ状態となる。白フレームにおいては、電源線18の電圧VepがVep=Vwとなっても、黒書き込み画素の光学状態は変化しない。1T1C型画素と異なり、2T1C型画素においては、画素13に印加される電圧は減衰しない。電源線18から供給される電気エネルギーで電気泳動層110の光学状態が変化するので、所望の状態になるのに十分な時間が経過したところでトランジスター132をオフ状態に切り替えればよい。原理的には、黒フレームおよび白フレームを1回ずつ、計2回の書き替えで画素13を所望の光学状態にすることができる。したがって、1T1C型画素と比較して、データ線12における電圧の切り替わり回数を減らすことができる。すなわち、消費電力を低減することができる。また、2T1C型画素においては電源線18から電気エネルギーが供給され続けるので、1T1C型画素と比較すると、電気泳動層110の光学応答が速くなる。容量素子133は、トランジスター132をオン状態にする程度の電圧を保持できれば十分であり、1T1C型画素の容量素子135よりもサイズを小さくすることができる。トランジスター132のゲートの寄生容量を容量素子133として用いることができる場合もある。2T1C型画素は上記の特長を有しているにもかかわらず、単一フレームにおいて黒書き込み画素と白書き込み画素とを混在させることができないことから、一般には、1T1C型画素の方が高速な書き替えが可能であると考えられている。これに対して本願の発明者らの研究によれば、電気泳動層110の反射率の変化は、概ね印加電圧の時間積分に依存することがわかった。この考えに立つと、図7AおよびBの波形を比較してわかるように、2T1C型画素の方が書き替え速度が遅いと一概に言うことはできない。いま、説明を簡単にするため、1T1C型画素における印加電圧の2フレーム分の時間積分と、2T1C型画素における印加電圧の1フレーム分の時間積分とが同じであり、かつ、2T1C型画素における7フレーム7回の電圧印加により、画素の階調が白から黒、または黒から白に変更される場合を例として説明する。この例によれば、1T1C型画素における2フレームの電圧印加による光学応答と、2T1C型画素における1フレームの電圧印加による光学応答とが同じである。例えば、白から黒に書き替える画素と黒から白に書き替える画素とが混在している場合、画素の書き替えに要する時間は、1T1C型画素と2T1C型画素とで同じ、14フレームである。本実施形態においては、以上の背景の下、2T1C型画素において、複数の駆動パターンの中から画素の状態に応じて選択された一の駆動パターンを用いて、表示部1が駆動される。具体的には、以下のa~cのパターンが用いられる。am×n個の画素13が、黒書き込み画素および階調を変更しない画素のみから構成される場合、黒フレームが7回続けられる。bm×n個の画素13が、白書き込み画素および階調を変更しない画素のみから構成される場合、白フレームが7回続けられる。cm×n個の画素13が、黒書き込み画素および白書き込み画素の両方を含む場合、黒フレームと白フレームが交互に、合計14回繰り返される。この駆動方法によれば、パターンcの場合は1T1C型画素と同じ書き替え速度であるが、パターンaおよびbの場合は1T1C型画素の2倍の書き替え速度である。したがって、全体としてみれば、この駆動方法によれば、1T1C型画素よりも高速で書き替えをすることができる。図8は、コントローラー2の機能構成を示すブロック図である。コントローラー2は、出力部21と、判断部23と、制御部22と、レジスターR1と、レジスターR2と、レジスターPBと、レジスターDと、レジスターC11と、レジスターC01とを有する。出力部21は、表示部1に、走査線駆動回路15、データ線駆動回路16、および電源線駆動回路17を制御する信号を出力する。制御部22は、VRAM4に記憶されているデータに基づいて、レジスターR1、レジスターR2、レジスターPB、レジスターD、レジスターC11、またはレジスターC01の値を書き替える。判断部23は、レジスターR1、レジスターR2、レジスターPB、レジスターD、レジスターC11、またはレジスターC01に記憶されているデータを用いて、VRAM4に記憶されている画像が、複数の駆動条件のうちどの駆動条件を満たすか判断する。また、制御部22は、判断部23の判断結果に応じたパターンの信号を出力するように出力部21を制御する。レジスターR1は、VRAM4に記憶されている画像に相当する階調にするための電圧の印加時間の目標値目標時間R1を記憶する記憶領域である。レジスターR2は、電圧の印加時間の累積値累積時間R2を記憶する記憶領域である。この例では、1フレームあたりの電圧印加の時間は一定である。したがって、電圧が印加されたフレームの数が目標時間R1および累積時間R2として用いられる。レジスターPBは、フラグBおよびフラグPを記憶する記憶領域である。レジスターR1、レジスターR2、およびレジスターPBは、m×n個の画素13に対応するm×n個の記憶領域を有する。すなわち、レジスターR1、レジスターR2、およびレジスターPBは、それぞれ、すべての画素13と一対一に対応している。フラグBBusyは、電圧印加の有無を示すフラグである。この例で、B=0のときはその画素に電圧印加しないことが、B=1のときはその画素に電圧が印加されることが示される。フラグBは、R1≠R2のときはB=1に、R1=R2のときはB=0に設定される。フラグPpolarityは、画素に印加される電圧の極性を示すフラグである。この例で、P=0のときは負電圧が、P=1のときは正電圧が印加されることが示される。フラグPは、R1>R2のときはP=1に、R1<R2のときはP=0に設定される。R1=R2のとき、フラグPは定義されない。レジスターC11は、PB=11である画素13の数を示すカウンターC11を記憶する。レジスターC01は、PB=01である画素13の数を示すカウンターC01を記憶する。複数の駆動条件は、レジスターPBとの関係で定義される以下の3つの条件を含む。1第1駆動条件B=1である画素が少なくとも1つ存在し、かつ、B=1であるすべての画素について、P=1である前述のパターンaに相当。2第2駆動条件B=1である画素が少なくとも1つ存在し、かつ、B=1であるすべての画素について、P=0であるパターンbに相当。3第3駆動条件B=1である画素が少なくとも1つ存在し、かつ、B=1である画素は、P=0の画素とP=1の画素の両方を含むパターンcに相当。レジスターDは、フラグDを記憶する記憶領域である。フラグDは、適用される駆動パターンを示す2ビットのフラグである。フラグDは、すべての画素に共通して1つ設けられる。この例で、第1駆動条件が満たされたときは第1駆動パターンが、第2駆動条件が満たされたときは第2駆動パターンが、第3駆動条件が満たされたときは第3駆動パターンが、それぞれ適用される。第1駆動パターンが適用されるときはD=01であり、第2駆動パターンが適用されるときはD=00であり、第3駆動パターンが適用されるときはD=1Xである。黒フレームにおいてはX=1、白フレームにおいてはX=0である。すなわち、フラグDの下位ビットは印加電圧の極性を示す。まとめると、コントローラー2は、画素13の各々について、電圧印加の目標時間R1を示すデータを記憶するレジスターR1第1記憶領域の一例と、画素13の各々について、累積時間R2を示すデータを記憶するレジスターR2第2記憶領域の一例と、画素13の各々について、電圧印加するか否かを示すフラグB、並びに電圧Vb第1電圧の一例および電圧Vw第2電圧の一例のどちらを印加するかを示すフラグPを記憶するレジスターPB第3記憶領域および第4記憶領域の一例を有する。制御部22は、VRAM4に記憶されているデータとレジスターR1に記憶されているデータとが対応しているか、画素13の各々について判断する。制御部22は、VRAM4に記憶されているデータとレジスターR1に記憶されているデータとが対応していないと判断された画素13について、VRAM4に記憶されているデータと対応するデータを目標時間R1としてレジスターR1に書き込む。制御部22は、m行n列の画素13のうち、トランジスター132がオン状態になっている画素について、トランジスター132がオン状態である累積時間R2を計測する。制御部22は、画素13の各々について、レジスターR2に記憶されているデータとレジスターR1に記憶されているデータとの比較結果を用いて、フラグBをレジスターPBに書き込む。制御部22は、画素13の各々について、その比較結果を用いて、電圧Vbおよび電圧Vwのどちらを印加するかを示すフラグPをレジスターPBに書き込む。判断部23は、レジスターPBに記憶されているフラグBおよびPを用いて、m行n列の画素13が複数の駆動条件のうちどの駆動条件を満たしているか判断する。2.動作図9は、コントローラー2におけるデータVRと目標時間R1の対比処理を示すフローチャートである。CPU3は、OSOperatingSystemまたはアプリケーションプログラムに従って、コントローラー2の動作とは独立したタイミングで、VRAM4のデータを書き替える。CPU3がVRAM4に記憶されているデータを書き替えると、CPU3は、VRAM4の書き替えを行った旨を示す書き替え通知をコントローラー2に出力する。図9のフローは、例えば、コントローラー2がこの書き替え通知を受け取ったことを契機として開始される。図9のフローが開始される以前、例えば電子機器1000の電源投入時に、制御部22は、レジスターR1、レジスターR2、レジスターPB、およびレジスターDに記憶されている値を例えばゼロに初期化する。また、制御部22は、変数iおよびjをi=j=1に初期化する。変数iおよびjは、画素13の行および列を指定する変数である。ステップS110において、制御部22は、データVRi,jと目標時間R1i,jとが対応しているか判断する。データVRi,jは、VRAM4に記憶されているデータのうち、第i行第j列の画素13の階調値を示す。この例で、データVRi,jは2値のデータである。VRi,j=0は白を、VRi,j=1は黒を表す。目標時間R1i,jは、レジスターR1に記憶されているデータのうち、画素13i,jの目標時間を示す。この例で、目標時間R1i,jは2値のデータである。階調が黒の画素13についてはR1i,j=7であり、階調が白の画素13についてはR1i,j=0である。すなわち、VRi,j=0の場合、R1i,j=0であるときは両者は対応しており、R1i,j=7であるときは両者は対応していない。同様に、VRi,j=1の場合、R1i,j=7であるときは両者は対応しており、R1i,j=0であるときは両者は対応していない。両者が対応していると判断された場合ステップS110:YES、制御部22は、処理をステップS130に移行する。両者が対応していないと判断された場合ステップS110:NO、制御部22は、処理をステップS120に移行する。ステップS120において、制御部22は、レジスターR1にアクセスし、目標時間R1i,jの値をデータVRi,jに対応した値に書き替える。例えば、VRi,j=0の場合、R1i,j=0に書き替えられ、VRi,j=1の場合、R1i,j=7に書き替えられる。ステップS140において、制御部22は、j=j1として変数jの値を更新する。ステップS150において、制御部22は、j>nであるか、すなわち、第i行のすべての画素13について処理が完了したか判断する。第i行のすべての画素13について処理がまだ完了していないと判断された場合ステップS150:NO、制御部22は、処理をステップS110に移行する。第i行のすべての画素13について処理が完了したと判断された場合ステップS150:YES、制御部22は、処理をステップS160に移行する。ステップS160において、制御部22は、i=i1として変数iの値を更新する。さらに、制御部22は、変数jの値をj=1に設定する。ステップS170において、制御部22は、i>mであるか、すなわち、m行n列の画素13のすべてについて処理が完了したか判断する。すべての画素13について処理がまだ完了していないと判断された場合ステップS170:NO、制御部22は、処理をステップS110に移行する。すべての画素13について処理が完了したと判断された場合ステップS170:YES、制御部22は、図9のフローを終了する。図10は、コントローラー2による、画素13の書き替え処理を示すフローチャートである。図10のフローは、例えば、CPU3から、画面の書き替え指示が入力されたことを契機として開始される。ステップS201において、制御部22は、変数sおよびtをs=t=1に初期化する。変数sおよびtは、画素13の行および列を指定する変数である。さらに、制御部22は、カウンターC11およびカウンターC01の値をゼロに初期化する。ステップS202において、制御部22は、目標時間R1s,tと累積時間R2s,tとを比較する。R1s,t>R2s,tの場合ステップS202:A、制御部22は、処理をステップS203に移行する。R1s,t=R2s,tの場合ステップS202:B、制御部22は、処理をステップS204に移行する。R1s,t<R2s,tの場合ステップS202:C、制御部22は、処理をステップS205に移行する。ステップS203において、制御部22は、フラグPBの値として、PBs,t=11をレジスターPBに書き込む。ステップS206において、制御部22は、C11=C111としてカウンターC11の値に1を加算する。ステップS204において、制御部22は、フラグPBの値として、PBs,t=1をレジスターPBに書き込む。記号は、そのビットの値が書き替えられないこと、すなわち定義されていないことを示す。ステップS205において、制御部22は、フラグPBの値として、PBs,t=01をレジスターPBに書き込む。ステップS207において、制御部22は、C01=C011としてカウンターC01の値に1を加算する。ステップS208において、制御部22は、t=t1として変数tの値を更新する。ステップS209において、制御部22は、t>nであるか、すなわち、第s行のすべての画素13について処理が完了したか判断する。第s行のすべての画素13についてまだ処理が完了していないと判断された場合ステップS209:NO、制御部22は、処理をステップS201に移行する。第s行のすべての画素13について処理が完了したと判断された場合ステップS209:YES、制御部22は、処理をステップS210に移行する。ステップS210において、制御部22は、s=s1として変数sの値を更新する。さらに、制御部22は、t=1として変数tの値を設定する。ステップS211において、制御部22は、s>mであるか、すなわち、m×n個の画素13のすべてについて処理が完了したか判断する。すべての画素13についてまだ処理が完了していないと判断された場合ステップS211:NO、制御部22は、処理をステップS201に移行する。すべての画素13について処理が完了したと判断された場合ステップS211:YES、制御部22は、処理をステップS212に移行する。ステップS212において、制御部22は、複数の駆動条件のうち、どの駆動条件が満たされているか判断する。この例で、制御部22は、カウンターC11およびC01の値を用いて判断を行う。カウンターC11およびC01が、C11>0かつC01=0である場合、すなわち、m×n個の画素13が、黒書き込み画素および階調値を変更しない画素13のみから構成される場合ステップS212:A、制御部22は、処理をステップS213に移行する。カウンターC11およびC01が、C11=0かつC01>0である場合、すなわち、m×n個の画素13が、白書き込み画素および階調値を変更しない画素13のみから構成される場合ステップS212:B、制御部22は、処理をステップS214に移行する。カウンターC11およびC01が、C11>0かつC01>0である場合、すなわち、m×n個の画素13が、黒書き込み画素および白書き込み画素の両方を含む場合ステップS212:C、制御部22は、処理をステップS215に移行する。カウンターC11およびC01が、C11=0かつC01=0である場合、すなわち、m×n個の画素13が、階調値を変更しない画素13のみで構成される場合ステップS212:D、制御部22は、図10のフローを終了する。ステップS213において、制御部22は、レジスターDの値を、D=01に書き替える。すなわち、制御部22は、第1駆動パターンを適用することを決定する。ステップS214において、制御部22は、レジスターDの値を、D=00に書き替える。すなわち、制御部22は、第2駆動パターンを適用することを決定する。ステップS215において、制御部22は、レジスターDの値を、D=1Xに書き替える。すなわち、制御部22は、第3駆パターンを適用することを決定する。この例で、奇数フレームにおいてX=1であり、偶数フレームにおいてX=0である。ステップS216において、制御部22は、レジスターDに記憶されているフラグDの値に応じて、表示部1を制御する信号を出力部21を介して出力する。D=01の場合、出力部21は、電圧Vb>0を電源線18に印加するための信号を、電源線駆動回路17に出力する。また、出力部21は、黒書き込み画素のトランジスター132をオン状態にさせ、階調を変更しない画素13のトランジスター132をオフ状態にさせる信号を、データ線駆動回路16に出力する。制御部22は、黒書き込み画素に対応する累積時間R2の値に1を加算して、レジスターR2を書き替える。D=00の場合、出力部21は、電圧Vw<0を電源線18に印加するための信号を、電源線駆動回路17に出力する。また、出力部21は、白書き込み画素のトランジスター132をオン状態にさせ、階調を変更しない画素13のトランジスター132をオフ状態にさせる信号を、データ線駆動回路16に出力する。制御部22は、白書き込み画素に対応する累積時間R2の値から1を減算して、レジスターR2を書き替える。D=11の場合第1期間の一例、出力部21は、電圧Vb>0を電源線18に印加するための信号を、電源線駆動回路17に出力する。また、出力部21は、黒書き込み画素のトランジスター132をオン状態にさせ、白書き込み画素および階調を変更しない画素13のトランジスター132をオフ状態にさせるための信号を、データ線駆動回路16に出力する。制御部22は、黒書き込み画素に対応する累積時間R2の値に1を加算して、レジスターR2を書き替える。D=10の場合第2期間の一例、出力部21は、電圧Vw<0を電源線18に印加するための信号を、電源線駆動回路17に出力する。また、出力部21は、白書き込み画素のトランジスター132をオン状態にさせ、黒書き込み画素および階調を変更しない画素13のトランジスター132をオフ状態にさせるための信号を、データ線駆動回路16に出力する。制御部22は、白書き込み画素に対応する累積時間R2の値から1を減算して、レジスターR2を書き替える。ステップS216の処理を終えると、制御部22は、処理をステップS201に移行する。図11は、第1駆動パターンが適用される場合の動作例を説明する図である。図11では、期間0から期間10までの期間において、レジスターR1、レジスターR2、レジスターPB、およびレジスターDの値が示されている。また、図11には、画素13の光学状態Pが併せて示されている。この例で、光学状態Pは0から7までの8段階で表される。P=0およびP=7はそれぞれ白および黒に相当する。P=1~6は白と黒の中間状態に相当する。ここでは図面を簡単にするため、単一の画素13についてのみ、レジスターR1、レジスターR2、レジスターPB、および光学状態Pの値を示している。期間0は、図10のフローが実行される前の状態に相当する。ここでは、初期状態として、すべての画素13の階調が白であり、VRAM4に記憶されているデータも、すべての画素の階調が白であることを示している例を用いる。この状態では、目標時間R1とデータVRとが対応しているので、図9のフローを実行したとしても目標時間R1の書き替えは行われない。また、B=1である画素もないので、図10のフローを実行したとしても表示部1の駆動は行われない。期間1の上段は、期間0の状態においてステップS202~S215の処理が実行された場合のフラグPBの状態を示している。R1=R2であるのでステップS202:B、PB=0がレジスターPBに書き込まれる。期間1の下段は、CPU3によりVRAM4が書き替えられた後、ステップS216の処理が実行された状態を示している。ここでは、図示されている画素13の階調が白から黒に書き替えられた例VR=0からVR=1に書き替えられた例が示されている。図示されていない画素13のデータは、書き替えられていない。図9のフローが実行されると、目標時間R1の値が、データVRに応じた値に書き替えられる。この例では、R1=7に書き替えられる。以下の説明において、期間tの上段は、期間t-1の状態においてステップS202~S215の処理が実行された場合のフラグPBおよびフラグDの状態を示す。期間tの下段は、上段に引き続き、ステップS216の処理が実行された状態を示す。期間2の上段において、R1>R2であるのでステップS202:A、PB=11がレジスターPBに書き込まれる。すべての画素13について処理を終えた段階で、C11=1かつC01=0である。したがって、第1駆動パターンが適用されるステップS212:A。D=01がレジスターDに書き込まれるステップS213。期間2の下段において、第1駆動条件に従って表示部1が駆動される。まず、コントローラー2は、電源線18に0Vの電圧を印加させるための信号を、電源線駆動回路17に出力する。なお、電源線18の電圧は、共通電極122の電位この例では接地電位を基準としている。次に、コントローラー2は、m本の走査線11から1本の走査線11を順次選択する走査信号を出力させるための信号を、走査線駆動回路15に出力する。走査線駆動回路15は、走査線11を1本ずつ順次選択する走査信号を、m本の走査線11に出力する。コントローラー2は、選択されている走査線11に対応する画素13のうち、B=1である画素13に対応するデータ線12には電圧VHの信号を出力し、B=0である画素13に対応するデータ線12には電圧VLの信号を出力するように、データ線駆動回路16を制御する。また、このとき、コントローラー2は、B=1である画素13に対応する累積時間R2の値に1を加算する。加算されると、R2=1である。B=1である画素13の容量素子133は、対応する走査線11が次のフレームで再度選択されるまで、電圧VHを保持する。この間、B=1である画素13のトランジスター132はオン状態であり続ける。一方、B=0である画素13のトランジスター132はオフ状態であり続ける。すべての画素13についてこの信号の印加が終わった後で、コントローラー2は、電源線18に電圧Vb>0を印加させるための信号を、電源線駆動回路17に出力する。B=1である画素13の電気泳動層110には、電圧Vbが所定期間印加される。所定期間電圧Vbが印加されると、P=1となる。期間3から7において、期間2と同様の処理が繰り返される。B=1である画素13について、累積時間R2が1ずつ加算され、光学状態Pも1段階ずつ増加する。図12は、図11の例における、走査信号Yi、サンプリング信号Sj、電源電圧Vepを例示する図である。各フレームの開始時刻から走査線11が1本ずつ順次選択され、それと同期して、サンプリング信号Sjが供給される。すべての画素13について走査が完了した後で、電源電圧Vepは、Vep=0からVep=Vbに変化される。電気泳動層110には、期間tepの間、電圧Vbが印加され続ける。すなわち、電気泳動層110に印加される電圧の波形は、電圧Vbの値および期間tepを調整することにより、制御可能である。再び図11を参照する。期間8の下段において、R2=7となる。これは、7フレーム分の期間7回、所定の電圧が印加されたことを示している。R1=R2になったのでステップS202:B、期間9の上段において、B=0としてレジスターPBが書き替えられるステップS204。期間9の下段以降、B=1である画素13が存在しないので、表示部1の駆動は行われない。図13は、第2駆動パターンが適用される場合の動作例を説明する図である。図示されている項目は、図11と同様である。期間0は、図10のフローが実行される前の状態に相当する。ここでは、初期状態として、すべての画素13の階調が黒であり、VRAM4に記憶されているデータも、すべての画素の階調が黒であることを示している例を用いる。この状態では、目標時間R1とデータVRとが対応しているので、図9のフローを実行したとしても目標時間R1の書き替えは行われない。また、B=1である画素もないので、図10のフローを実行したとしても表示部1の駆動は行われない。期間1の上段において、R1=R2であるのでステップS202:B、PB=0がレジスターPBに書き込まれる。期間1の下段は、CPU3によりVRAM4が書き替えられた後、ステップS216の処理が実行された状態を示している。ここでは、図示されている画素13の階調が黒から白に書き替えられた例VR=1からVR=0に書き替えられた例が示されている。図示されていない画素13のデータは、書き替えられていない。図9のフローが実行されると、目標時間R1の値が、データVRに応じた値に書き替えられる。この例では、R1=0に書き替えられる。期間2の上段において、R1<R2であるのでステップS202:C、PB=01がレジスターPBに書き込まれる。すべての画素13について処理を終えた段階で、C11=0かつC01=1である。したがって、第2駆動パターンが適用されるステップS212:B。D=01がレジスターDに書き込まれるステップS214。期間2の下段において、第2駆動パターンに従って表示部1が駆動される。まず、コントローラー2は、電源線18に0Vの電圧を印加させるための信号を、電源線駆動回路17に出力する。次に、コントローラー2は、走査信号を出力させるための信号を、走査線駆動回路15に出力する。走査線駆動回路15は、走査線11を1本ずつ順次選択する走査信号を、m本の走査線11に出力する。コントローラー2は、選択されている走査線11に対応する画素13のうち、B=1である画素13に対応するデータ線12には電圧VHの信号を出力し、B=0である画素13に対応するデータ線12には電圧VLの信号を出力するように、データ線駆動回路16を制御する。また、このとき、コントローラー2は、B=1である画素13に対応する累積時間R2の値から1を減算する。減算されると、R2=6である。B=1である画素13の容量素子133は、対応する走査線11が次のフレームで再度選択されるまで、電圧VHを保持する。この間、B=1である画素13のトランジスター132はオン状態であり続ける。一方、B=0である画素13のトランジスター132はオフ状態であり続ける。すべての画素13についてこの信号の印加が終わった後で、コントローラー2は、電源線18に電圧Vw<0を印加させるための信号を、電源線駆動回路17に出力する。B=1である画素13の電気泳動層110には、電圧Vwが所定期間印加される。所定期間電圧が印加されると、P=6となる。期間3から7において、期間2と同様の処理が繰り返される。B=1である画素13について、累積時間R2から1ずつ減算され、光学状態Pも1段階ずつ減少する。図14は、図13の例における、走査信号Yi、サンプリング信号Sj、電源電圧Vepを例示する図である。各フレームの開始時刻から走査線11が1本ずつ順次選択され、それと同期して、サンプリング信号Sjが供給される。すべての画素13について走査が完了した後で、電源電圧Vepは、Vep=0からVep=Vwに変化される。電気泳動層110には、期間tepの間、電圧Vwが印加され続ける。すなわち、電気泳動層110に印加される電圧の波形は、電圧Vwの値および期間tepを調整することにより、制御可能である。再び図13を参照する。期間8の下段において、R2=0となる。これは、期間0から、7フレーム分の期間7回、電圧Vwが印加されたことを示している。R1=R2になったので、期間9の上段において、B=0としてレジスターPBが書き替えられる。期間9の下段以降、B=1である画素13が存在しないので、表示部1の駆動は行われない。図15は、第3駆動パターンが適用される場合の動作例を説明する図である。図示されている項目は、図11および図13と同様である。期間0は、図10のフローが実行される前の状態に相当する。ここでは、初期状態として、階調が黒である画素13と階調が白である画素13とが混在しており、VRAM4に記憶されているデータもこれに対応している例が用いられる。図15には階調が黒である画素13のみが示されているが、図示されていない画素13は、階調が白であるものを含む。この状態では、目標時間R1とデータVRとが対応しているので、図9のフローを実行したとしても目標時間R1の書き替えは行われない。また、B=1である画素もないので、図10のフローを実行したとしても表示部1の駆動は行われない。期間1の上段において、R1=R2であるのでステップS202:B、PB=0がレジスターPBに書き込まれるステップS204。期間1の下段は、CPU3によりVRAM4が書き替えられた後、ステップS216の処理が実行された状態を示している。ここでは、図示されている画素13の階調が黒から白に書き替えられた例VR=1からVR=0に書き替えられた例が示されている。図示されていない画素13には、VRAM4のデータが白から黒に書き替えられたものがある。図9のフローが実行されると、目標時間R1の値が、データVRに応じた値に書き替えられる。この例では、R1=0に書き替えられる。期間2の上段において、R1<R2であるのでステップS202:C、PB=01がレジスターPBに書き込まれるステップS205。すべての画素13について処理を終えた段階で、C11>0かつC01>0である。したがって、第3駆動パターンが適用されるステップS212:C。いま奇数フレーム第1フレームなので、D=11がレジスターDに書き込まれるステップS215。期間2の下段において、第3駆動パターンに従って表示部1が駆動される。このフレームにおいて、フラグDの下位ビットの値は1である。これは、このフレームにおいて電源線18に電圧Vbが印加されることを示している。まず、コントローラー2は、電源線18に0Vの電圧を印加させる信号を、電源線駆動回路17に出力する。次に、コントローラー2は、走査信号を出力させる信号を、走査線駆動回路15に出力する。走査線駆動回路15は、走査線11を1本ずつ順次選択する走査信号を、m本の走査線11に出力する。コントローラー2は、選択されている走査線11に対応する画素13のうち、PB=11である画素13に対応するデータ線12には電圧VHの信号を出力し、PB=01および0である画素13に対応するデータ線12には電圧VLの信号を出力するように、データ線駆動回路16を制御する。また、このとき、コントローラー2は、PB=11である画素13に対応する累積時間R2の値に1を加算する。PB=11である画素13の容量素子133は、対応する走査線11が次のフレームで再度選択されるまで、電圧VHを保持する。この間、PB=11である画素13のトランジスター132はオン状態であり続ける。一方、PB=01および0である画素13のトランジスター132はオフ状態であり続ける。すべての画素13についてこの信号の印加が終わった後で、コントローラー2は、電源線18に電圧Vb>0を印加させるための信号を、電源線駆動回路17に出力する。PB=11である画素13の電気泳動層110には、電圧Vbが所定期間印加される。図示されている画素13はPB=01であり、電圧の印加は行われない。このフレームが終わったとき、期間0から変わらずP=7かつR2=7のままである。期間3の上段において、R1<R2であるのでステップS202:C、PB=01がレジスターPBに書き込まれるステップS205。すべての画素13について処理を終えた段階で、C11>0かつC01>0である。したがって、第3駆動パターンが適用されるステップS212:C。いま偶数フレーム第2フレームなので、D=10がレジスターDに書き込まれるステップS215。期間3の下段において、第3駆動パターンに従って表示部1が駆動される。このフレームにおいて、フラグDの下位ビットの値は0である。これは、このフレームにおいて、電源線18に電圧Vwが印加されることを示している。まず、コントローラー2は、電源線18に0Vの電圧を印加させるための信号を、電源線駆動回路17に出力する。次に、コントローラー2は、走査信号を出力させるための信号を、走査線駆動回路15に出力する。走査線駆動回路15は、走査線11を1本ずつ順次選択する走査信号を、m本の走査線11に出力する。コントローラー2は、選択されている走査線11に対応する画素13のうち、PB=01である画素13に対応するデータ線12には電圧VHの信号を出力し、PB=11および0である画素13に対応するデータ線12には電圧VLの信号を出力するように、データ線駆動回路16を制御する。また、このとき、コントローラー2は、PB=01である画素13に対応する累積時間R2の値から1を減算する。減算されると、R2=6となる。PB=01である画素13の容量素子133は、対応する走査線11が次のフレームで再度選択されるまで、電圧VHを保持する。この間、PB=01である画素13のトランジスター132はオン状態であり続ける。一方、PB=11および0である画素13のトランジスター132はオフ状態であり続ける。すべての画素13についてこの信号の印加が終わった後で、コントローラー2は、電源線18に電圧Vw<0を印加させる信号を、電源線駆動回路17に出力する。PB=01である画素13の電気泳動層110には、電圧Vwが所定期間印加される。図示されている画素13はPB=01である。このフレームが終わったとき、P=6となる。期間4から15において、期間2および期間3と同様の処理が繰り返される。すなわち、Vep=VbであるフレームとVep=Vwであるフレームとが交互に繰り返される。PB=01である画素13については、1フレームおきに、R2から1ずつ減算され、光学状態Pも1段階ずつ減少する。図16は、図15の例における、走査信号Yi、サンプリング信号Sj、電源電圧Vepを例示する図である。各フレームの開始時刻から走査線11が1本ずつ順次選択され、それと同期して、サンプリング信号Sjが供給される。すべての画素13について走査が完了した後で、電源電圧Vepは、Vep=0からVep=Vbに変化される。黒書き込み画素の電気泳動層110には、期間tepの間、電圧Vbが印加され続ける。次のフレームでは、電源電圧VepはVep=0からVep=Vwに変化される。白書き込み画素の電気泳動層110には、期間tepの間、電圧Vwが印加され続ける再び図15を参照する。期間15の下段において、R2=0となる。これは、期間0から、7フレーム分の期間7回、電圧wが印加されたことを示している。R1=R2になったので、期間16の上段において、B=0としてレジスターPBが書き替えられる。期間16の下段以降、B=1である画素13が存在しないので、表示部1の駆動は行われない。図17は、所定回数の電圧印加の途中でVRAM4のデータが書き替えられた場合の動作例を説明する図である。ここでは、図11と同じ初期状態を例として説明する。期間0から期間4までの処理は、図11と同様である。この例では、期間5の下段においてより詳細には、ステップS212~S215の判定が終わった後、CPU3がVRAM4のデータを、VR=1からVR=0に書き替えている。図示されていない画素13のデータは書き替えられていない。VRAM4のデータが書き替えられた後、図9の処理により、目標時間R1の値が、R1=7からR1=0に書き替えられる。期間5の下段は、期間2~4と同様に正極性電圧の印加が行われ、かつ、目標時間R1の値がVRAM4に合わせて書き替えられた状態を示している。期間6の上段において、R1<R2であるのでステップS202:C、フラグPBは、PB=01に書き替えられるステップS205。すべての画素13についてステップS202~S207の処理が終わった段階で、C11=0かつC01>0であるステップS212:B。したがって、第2駆動パターンが適用され、レジスターDの値は、D=00に書き替えられる。期間6の下段において、第2駆動パターンに従って表示部1が駆動される。すなわち、電気泳動層110には電圧Vwが印加され、画素13の光学状態Pは1段階低下する。累積時間R2の値から1が減算される。期間7~9において、同様に第2駆動パターンに従って表示部1が駆動される。画素13の光学状態Pは1段階ずつ低下し、累積時間R2の値から1ずつが減算される。期間9の下段において、R2=0となる。これは、期間0を基準として、電圧Vbが印加された時間と電圧Vwが印加された時間とが相殺されたことを示している。このとき、画素の光学状態PはP=0である。以上で説明したように、本実施形態によれば、複数の画素13の状態に応じて、駆動パターンが使い分けられる。複数の画素13の状態によらず一定の駆動方法が適用される場合と比較して、コントローラー2は、全体としてはより高速に表示部1を駆動することができる。3.他の実施形態本発明は上述の実施形態に限定されるものではなく、種々の変形実施が可能である。以下、変形例をいくつか説明する。以下の変形例のうち2つ以上のものが組み合わせて用いられてもよい。3-1.変形例1図9のフローを実行する条件に制限が加えられてもよい。例えば、制御部22は、VRAM4に記憶されているデータとレジスターR1に記憶されているデータとが対応していないと判断された画素13について、レジスターR2に記憶されているデータとレジスターR1に記憶されているデータとが対応してない場合、レジスターR2に記憶されているデータとレジスターR1に記憶されているデータとが対応するまで待機してから、VRAM4に記憶されているデータと対応するデータを目標時間R1としてレジスターR1に書き込んでもよい。実施形態においては、所定回数の電圧印加が継続中である場合、すなわち、フラグBの値がB=1である場合でも、レジスターR1が書き替えられる例を説明した。図17においては、電圧Vbを7回印加する処理のうち4回の印加が終わったところでVRAM4のデータが書き替えられ、その後、電圧Vwが4回印加される例を説明した。電気泳動層110における印加電圧の時間積分と光学状態との関係がほぼ線形であれば実施形態で説明した動作で問題はない。しかし、ある種の電気光学素子においては、印加電圧の時間積分と光学状態との関係が線形でない場合がある。このような電気光学素子に対して図17で説明したように駆動すると、期間9における画素13の光学状態P9が期間0における光学状態P0と同じではなく、例えばP0=0に対してP9=0.5となってしまう場合がある。すなわち、電圧印加後の白が、電圧印加前期間0の白とは異なったものになってしまう。これは、表示ムラを引き起こす可能性がある。このような表示ムラを低減するため、変形例1においては、所定回数の電圧印加が継続中である場合、レジスターR1の書き替えは行われない。すなわち、コントローラー2は、VRAM4の書き替えが行われた場合であっても、フラグBの値がB=1である画素が存在するときには、レジスターR1の書き替えを行わない。この機能は、例えば以下のように実現される。コントローラー2は、フラグHの値を記憶するレジスターHを有している。フラグHは、目標時間R1とデータVRとを対比する処理図9が保留されているか否かを示すフラグである。H=1の場合、目標時間R1とデータVRとを対比する処理が保留されており、H=0の場合、目標時間R1とデータVRとを対比する処理が保留されていないことが示される。CPU3からVRAM4の書き替え通知を受け取ると、コントローラー2の制御部22は、レジスターC11およびC01の値を読み出す。C11=0かつC01=0の場合、制御部22は、図9のフローを実行する。C11>0またはC01>0の場合、制御部22は、H=1としてフラグHを書き替え、図9のフローは実行しない。制御部22は、図10のフローにおいてC11=0かつC01=0となった場合ステップS212:D、レジスターHからフラグHを読み出す。H=1の場合、制御部22は、図9のフローを実行する。H=0の場合、制御部22は、処理を終了する。変形例1によれば、印加電圧の時間積分-光学状態の特性が線形でない電気光学素子においても、より表示ムラの少ない画像を表示することができる。また、進行中の書き替え処理が終了した後、次の書き替え処理を行うかは、最初の書き替え処理が終了したときにVRAM4に記憶されているデータに基づいて判断される。例えば、白から黒への書き替え処理が進行中の場合において、VRAM4のデータが黒から、白、黒と2回書き替えが行われたときは、画素13の最初の書き替えが終了した段階で画素13の光学状態とVRAM4のデータとは対応しているので、画素13の次の書き替え処理は行われない。すなわち、画面のちらつきを低減することができる。なお、これは、印加電圧の時間積分-光学状態の特性がほぼ線形である電気光学素子に対しても有効である。3-2.変形例2電気泳動層110は、2階調表示を行うものに限定されない。電気泳動層110は、3階調以上の多階調表示を行うものであってもよい。この場合、VRAM4のデータは、3階調以上の階調値を示す。目標値R1は、各階調値に応じて設定される。また、表示部1に用いられる電気光学素子は、電気泳動素子に限定されない。エレクトロクロミック素子または液晶素子など、電気泳動素子以外の電気光学素子が用いられてもよい。3-3.変形例3累積時間R2の値を変更する処理は、実施形態で説明したものに限定されない。実施形態において、累積時間R2に加算減算される値は一定であった。しかし、この加算値減算値は、電子機器1000の状態の関数であってもよい。電気泳動素子の場合、溶媒の中で荷電粒子が電界を受けて移動する。静止していた荷電粒子は、電圧が印加されると加速を開始し、ある時間が経つと一定の速度終速度で運動する。すなわち、荷電粒子の速度は、電圧の印加時間に対して一定ではない。したがって、電気光学装置1000の状態を示す変数としては、例えば、画素13毎の累積時間R2および目標値R1が用いられる。この場合、加算値は、目標値R1および累積時間R2を変数とする関数または参照表により定義される。また、こうして定義された加算値に、前後のフレームにおける印加電圧を考慮した修正を加えてもよい。例えば、同極性の電圧が連続して印加される場合と、ある極性の電圧が断続して印加される場合とで異なる修正が加えられてもよい。また、荷電粒子の速度すなわち電気泳動素子の光学状態の変化は、荷電粒子の移動による溶媒の流れ、または荷電粒子の分布状態の影響も受ける。例えば、溶媒の粘性抵抗は、一般的に環境温度によって変化する。したがって、表示部1の温度に応じて加算値taが修正されてもよい。例えば、表示部1の温度が20°Cである場合を基準として、温度が10°Cの場合は電圧の印加時間を約1.3倍にするのが好ましいことがわかっている場合、累積時間R2に加算される時間は1ではなく、3/4が用いられる。この場合、レジスターR2は、小数点以下2ビットの記憶領域を有する。累積時間R2には、2進数で0.11が加算される。別の例で、表示の書き替えがm行n列の画素13のすべてについて行われるのではなく、一部の行の画素13について行われる場合がある。この場合は、m本の走査線11のうち、一部の走査線11が繰り返し走査される。この場合の走査周期は、m本の走査線11のすべてを走査する場合と比較して短くなる。この場合、加算値を走査周期の関数としてもよい。この例によれば、全行を走査する駆動と一部の行を走査する駆動とが混在しても、加算値を走査周期の関数としない場合と比較して、より正確な光学状態を実現することができる。3-4.変形例4第3駆動パターンにおける黒フレームと白フレームの周期は、実施形態で説明したものに限定されない。実施形態においては、黒フレームと白フレームとは、1フレームずつ交互に繰り返された。例えば、黒フレームと白フレームとは、2フレームずつ交互に繰り返されてもよい。別の例で、黒フレームと白フレームの頻度は、第3駆動パターンが適用されている期間において均一でなくてもよい。例えば、黒フレーム1回に対し白フレームが2回繰り返されてもよい。この例では、黒から白への書き替えの方が白から黒への書き替えよりも早く進行する。例えば、人間の視覚特性上、黒の感度が高いという事情があれば、このような駆動により体感上の表示速度を向上させることができる。さらに別の例で、黒フレームと白フレームとは、同じ長さでなくてもよい。例えば、白フレームが黒フレームよりも長い負極性の電圧が印加される時間が正極性の電圧が印加される時間よりも長いように駆動されてもよい。この場合、加算値は印加される電圧の極性に応じてその絶対値が異なる。3-5.変形例5第1駆動パターンまたは第2駆動パターンが複数フレームに渡って連続する場合において、ある行においてオン状態にする画素13とオフ状態にする画素13とが変化しないときは、その行の走査線11の選択は行われなくてもよい。この場合、複数の駆動条件は、m行n列の画素13が第1種画素および第3種画素のみから構成され、かつ、複数の走査線11が、電圧Vbの印加を新たに開始する画素および電圧Vbの印加を終了する画素以外の画素のみに対応する走査線11以下第1走査線というを含むという第4駆動条件を含む。m行n列の画素13が第4駆動条件を満たすと判断された場合、制御手段22は、そのフレームにおいて、第1走査線を選択せず、電圧Vbを電源線18に印加するための信号を出力するように出力部21を制御する。同様に、複数の駆動条件は、m行n列の画素13が第2種画素および第3種画素のみから構成され、かつ、複数の走査線11が、電圧Vwの印加を新たに開始する画素13および電圧Vwの印加を終了する画素13以外の画素13のみに対応する走査線11以下第2走査線というを含むという第5駆動条件を含む。m行n列の画素13が第5駆動条件を満たすと判断された場合、制御部22は、そのフレームにおいて、第2走査線を選択せず、電圧Vwを電源線18に印加するための信号を出力するように出力部21を制御する。また、ある行の画素13が、光学状態を変更しない画素13のみから構成される場合、その行に対応する走査線11は選択されてなくてもよい。この場合、複数の駆動条件は、m行n列の画素13が第3種画素のみから構成され、かつ、複数の走査線11が、そのフレームにおいて電圧Vbまたは電圧Vwの印加の累積時間が所定の時間になる画素13以外の画素13のみに対応する走査線11以下第3走査線というを含むという第6条件を含む。m行n列の画素13が前記第6条件を満たすと判断された場合、制御部22は、そのフレームにおいて、第3走査線を選択せず、電圧Vbまたは電圧Vwを電源線18に印加するための信号を出力するように出力部21を制御する。より具体的には、コントローラー2は、前フレームと現フレームの2フレーム分のレジスターPBを有している。制御部22は、ある行について、フラグBの値が前フレームと現フレームとで同一であり、かつフラグPの値が前フレームと現フレームとで同一である場合、その行の走査線11には、選択信号を供給しないように、走査線駆動回路15を制御する。例えば第1駆動パターンが連続する場合、最初のフレームでトランジスター132をオン状態にすれば、その後は走査線11を選択しなくても、容量素子133が保持する電圧により、トランジスター132はオン状態であり続ける。この駆動により、毎回走査線11を選択する場合と比較して、走査線11およびデータ線12の電圧変化を抑制すること、すなわち、消費電力を低減することができる。3-6.変形例6複数の駆動条件は、電圧Vbまたは電圧Vwの印加の累積時間が所定の時間に達した画素13以下第4種画素というのみに対応する走査線11以下第4走査線というを含むという第7条件を含んでもよい。m行n列の画素13が第7駆動条件を満たすと判断された場合、制御部22は、そのフレームにおいて第4走査線が選択されたときに、第4種画素に対応するデータ線12に電圧VHを印加し、そのフレームの少なくとも一部において電気泳動層110の光学状態の変化を停止する電圧例えば0Vを電源線18に印加するための信号を出力するように出力部21を制御する。より具体的には、所定回数の電圧印加を終了した画素13、すなわち、光学状態の変更を停止する画素13については、トランジスター132をオフ状態にする前に、画素電極104に0Vの電圧が書き込まれる。光学状態の変更を停止する画素13とは、前フレームにおいてB=1であり、現フレームにおいてB=0である画素13をいう。実施形態において、光学状態の変更を停止する画素13は、対応する走査線11が選択されたときにトランジスター132をオフ状態にすることにより、画素電極104と電源線18とを切断していた。この駆動では、電気光学素子の寄生容量等の影響により、光学状態が意図せずに変化してしまう場合がある。変形例6においては、画素電極104と電源線18とを切断する前に、電源線18に0Vの電圧が印加される。この駆動によれば、トランジスター132をオフ状態にした後も電気泳動層110に印加される電圧は0Vとなり、光学状態は変更されない。3-7.変形例7変形例6の場合において、さらに、光学状態を変更しない画素13の電気泳動層110にも、0Vの電圧が印加されてもよい。すなわち、m行n列の画素13が第7駆動条件を満たすと判断された場合、制御部22は、そのフレームにおいて第4走査線が選択されたときに、第3種画素および第4種画素に対応するデータ線12に電圧VHを印加するための信号を出力するように出力部21を制御する。より具体的には、光学状態を変更しない画素13について、その画素13に対応する走査線11が選択されたときに、画素電極104に0Vの電圧が書き込まれる。光学状態を変更しない画素13とは、B=0である画素13をいう。光学状態を変更しない画素13において、画素電極104と電源線18とは切断されているが、トランジスター132のリーク電流等により、電気泳動層110の寄生容量が充電され、このエネルギーで電気泳動層110の光学状態が意図しない状態に変化してしまう場合がある。変形例7においては、光学状態を変更しない画素13についても、対応する走査線11が選択されたときに、データ線12に電圧VHの信号が供給される。このとき、電源線18には、0Vの電圧が印加される。画素電極104に0Vの電圧が書き込まれた後で、データ線12に電圧VLの信号が供給され、画素電極104と電源線18とが切断される。この駆動によれば、寄生容量に蓄積されたエネルギー電荷は、周期的に放出される。したがって、寄生容量に蓄積されたエネルギーを周期的に放出しない構成と比較して、意図しない光学状態の変化が抑制される。3-8.変形例8変形例7の場合において、すべての画素13の電気泳動層110に、0Vの電圧が印加されてもよい。すなわち、m行n列の画素13が第7駆動条件を満たすと判断された場合、制御部22は、そのフレームにおいて第4走査線が選択されたときに、データ線12の全てに電圧VHを印加するための信号を出力するように出力部21を制御する。図18は、変形例8に係る駆動波形を例示する図である。変形例6または変形例7で説明したように、特定の画素13についてのみ、画素電極104を0Vの電源線18と接続した後で、電源線18と切断する駆動は、制御が難しい場合がある。変形例8においては、すべての画素13について、画素電極104を0Vの電源線18と接続した後で、画素電極104が電源線18と切断される。図18は、第i行の走査線11、第1~第3列のデータ線12、および電源線18に供給される信号を示している。この例で、第1~第3列の画素は、それぞれ、最初のフレームにおいて、光学状態の変更有り、変更無し、および変更有りの画素であり、次のフレームにおいて、変更停止、変更無し、および変更有りの画素である。最初のフレームにおいて、走査信号Yiは、時刻t10からt12の間、電圧VHとなっている。すべての画素13について、時刻t10からt11の間t10<t11<t12、電圧がVHとなるサンプリング信号Sjが供給される。このとき、Vep=0Vである。電気泳動層110の寄生容量等に蓄積されていた電荷は、放電される。時刻t11からt12の間、変更無しの画素13には、電圧VLのサンプリング信号Sjが供給される。すなわち、変更無しの画素13において、画素電極104と電源線18とは切断される。このとき、変更有りの画素13には、電圧VHのサンプリング信号Sjが供給される。すなわち、変更有りの画素13において、画素電極104と電源線18とは接続される。時刻t12から時刻t20までの間、変更無しの画素13において、画素電極104と電源線18とは切断された状態が維持され、変更有りの画素13において、画素電極104と電源線18とは接続された状態が維持される。時刻t13から時刻t20までの間、電源線18には、Vep=Vw<0である電圧が印加される。変更有りの画素13において、電気泳動層110には、電圧Vwが印加される。次のフレームにおける駆動も、最初のフレームと同様である。なお、変形例6および7において、光学状態が変更される画素13図18の例では第3列の画素13について、時刻t10からt11の間および時刻t20からt21の間、サンプリング信号Sjは電圧VLである図18に破線で示されている。3-9.変形例9光学状態を変更する画素13が1つも無い場合ステップS211:Dの駆動は、実施形態で説明したものに限定されない。この場合において、m×n個の画素13のすべてにおいて、画素電極104は、0Vの電源線18に接続されてもよい。具体的に、コントローラー2は、走査線11を1本ずつ選択する走査信号を出力するように走査線駆動回路15を制御する。このとき、コントローラー2は、全ての画素13に電圧VHのサンプリング信号Sjを供給するように、データ線駆動回路16を制御する。さらに、コントローラー2は、電源線18に0Vの電圧を印加するように、電源線駆動回路17を制御する。この例によれば、電気泳動層110の寄生容量等へのエネルギー供給が抑制される。したがって、意図しない光学状態への変化を抑制することができる。画素電極104に一端0Vの電圧を書き込んでしまえば、次に駆動されるときまで電圧の印加は必要ないので、コントローラー2は電力を消費しない。まとめると、複数の駆動条件は、m行n列の画素13の全てが第3種画素であるという第8駆動条件ステップS212:Dに相当を含んでもよい。m行n列の画素13が第8駆動条件を満たすと判断された場合、制御部22は、以下の1~5のいずれかの信号を出力するように出力部21を制御する。1複数の走査線11の中から一の走査線11を順次選択し、複数のデータ線12の全てに電圧VHを印加し、電源線18に電気泳動層110の光学状態の変化を停止させる電圧例えば、0Vを印加するための信号。2複数の走査線11の中から一の走査線を順次選択し、複数のデータ線12の全てに電圧VHを印加し、電源線18への電圧の印加を停止するための信号。3複数の走査線11の中から一の走査線11を順次選択し、複数のデータ線12の全てに電圧VLを印加し、電源線18に電気泳動層110の光学状態の変化を停止させる電圧例えば、0Vを印加するための信号。4複数の走査線11の中から一の走査線11を順次選択し、複数のデータ線12の全てに電圧VLを印加し、電源線18への電圧の印加を停止するための信号。5走査線11の選択を停止するための信号。なお走査線は必ずしも1本ずつ順次選択する必要はなく、例えば、複数本2本ないし全ての走査線を同時に選択してもよい。3-10.変形例10図19は、変形例10に係る表示部1の回路構成を示す図である。実施形態において、すべての画素13について共通の電源線18が用いられる例を説明した。変形例10において、表示部1は、電源線18に代わり、電源線181および電源線182の2本の電源線を有する。電源線181は、奇数行の画素13に接続されている。電源線182は、偶数行の画素13に接続されている。電源駆動回路17は、電源線181および電源線182に、それぞれ異なった電圧を印加することができる。この回路構成において、表示部1は以下のように駆動される。奇数フレームにおいて、奇数行の画素13には電圧Vw<0が印加され、偶数行の画素13には電圧Vb>0が印加される。すなわち、奇数フレームにおいて、電源線181には電圧Vwが印加され、電源線182には電圧Vbが印加される。偶数フレームにおいて、奇数行の画素13には電圧Vbが印加され、偶数行の画素13には電圧Vwが印加される。すなわち、偶数フレームにおいて、電源線181には電圧Vbが印加され、電源線182には電圧Vwが印加される。実施形態の構成では、1フレームおきに画面全体が黒の書き替えと白の書き替えとを交互に繰り返すことになり、これがちらつきとして視認される場合がある。変形例10によれば、単一のフレームにおいて黒書き込みの画素13と白書き込みの画素13とが混在する。したがって、変形例10によれば、単一フレームにおいて黒書き込みの画素13と白書き込みの画素13とが混在しない構成と比較して、ちらつきを低減することができる。3-11.変形例11図20は、変形例11に係る表示部1の回路構成を示す図である。変形例11は、変形例10のさらなる変形である。変形例11において、m行n列に配置された画素13は1列おきに異なる電源線に接続されている。具体的には、奇数行の画素13において、奇数列の画素13は電源線182に、偶数列の画素13は電源線181に、それぞれ接続されている。同様に、偶数行の画素13において、奇数列の画素13は電源線181に、偶数列の画素13は電源線182に、それぞれ接続されている。この例において、m行n列の画素13は、走査線11に沿った方向第1方向およびデータ線12に沿った方向第2方向に沿ってマトリクス状に配置されている。電源線は、電源線181および電源線182を含む。電源線181は、第1方向に並んだ2つの画素群隣接する2行の画素に交互に接続されている。電源線182は、電源線181に接続されている画素13とは異なる、第1方向に並んだ2つの画素群に交互に接続されている。電源線181および電源線182には、それぞれ異なる電圧が印加される。この回路構成において、変形例10と同じ信号により表示部1を駆動すると、行方向および列方向の双方において、白書き込みの画素13または黒書き込みの画素13が隣接しなくなる。すなわち、黒書き込みの画素13および白書き込みの画素13は、それぞれ市松状に配置される。これに対し、変形例10の構成では、白書き込みの画素13または黒書き込みの画素13が同一行内では隣接する。したがって、変形例11によれば、変形例10の構成と比較して、ちらつきを低減することができる。3-12.変形例12図21は、変形例12に係る表示部1の回路構成を示す図である。変形例12は、変形例10のさらなる変形である。変形例12において、表示部1は、m行n列に配置された画素13に対し、m1本の走査線11を有している。第i行の画素13のうち、奇数列の画素13は、第i行の走査線11に接続されており、偶数列の画素13は、第i1行の走査線11に接続されている。この例において、m行n列の画素のうち、第1方向において隣接する2つの画素奇数列の画素と偶数列の画素は、それぞれ異なる2つの走査線に接続されている。電源線181は、第1方向に並んだ画素群に接続されている。第2電源線は、電源線181に接続されている画素13とは異なる、第1方向に並んだ画素群に接続されている。電源線181および電源線182には、それぞれ異なる電圧が印加される。この回路構成において、変形例10と同じ信号により表示部1を駆動すると、行方向および列方向の双方において、白書き込みの画素13または黒書き込みの画素13が隣接しなくなる。すなわち、黒書き込みの画素13および白書き込みの画素13は、それぞれ市松状に配置される。したがって、変形例12によれば、変形例10の構成と比較して、ちらつきを低減することができる。3-13.変形例13図22は、変形例13に係る表示部1の回路構成を示す図である。なお、図22においては、走査線11およびデータ線12を省略している。変形例13において、表示部1は、電源線18に代わり、電源線183、電源線184、電源線185、および電源線186の4本の電源線を有する。すなわち、m行の走査線11は、複数のブロックに区分される。電源線は、複数のブロックと一対一に対応して複数設けられる。制御部22は、複数の電源線に印加される電圧をブロック毎に切り替えるための信号を電源線駆動回路17に出力するように出力部21を制御する。変形例13において、m×n個の画素13は、4つのブロックに区分されている。第1ブロックは、1≦i≦m/4の範囲の画素13i,jにより構成される。第2ブロックは、m/4<i≦m/2の範囲の画素13i,jにより構成される。第3ブロックは、m/2<i≦3m/4の範囲の画素13i,jにより構成される。第4ブロックは、3m/4<i≦mの範囲の画素13i,jにより構成される。第1ブロック、第2ブロック、第3ブロック、および第4ブロックに属する画素13は、それぞれ、電源線183、電源線184、電源線185、および電源線186に接続されている。この回路構成において、駆動パターンの判断は、ブロック毎に行われる。この場合、コントローラー2は、4つのブロックのそれぞれについて、レジスターDを有している。コントローラー2は、図10の処理を、ブロック毎に実行する。実施形態で説明したように、すべての画素13について共通の電源線18を用いる構成によれば、単一行内に白書き替えの画素13と黒書き替えの画素13が同時に発生した場合、すべての行すべての画素13について、第3駆動パターンが適用される。しかし、変形例13によれば、あるブロック内に書き替えの画素13と黒書き替えの画素13が混在していなければ、そのブロックには第1駆動パターンまたは第2駆動パターンが適用される。したがって、全体としてみれば、単一の電源線18が用いられる場合と比較して、より高速に表示部1を駆動することができる。なお、ブロックの数は4つに限定されない。また、ブロックは、隣接しない行の画素13により構成されていてもよい。例えば、奇数行の画素13を第1ブロックとし、偶数行の画素13を第2ブロックとしてもよい。別の例で、表示部1は、m本の電源線を有していてもよい。すなわち、1行毎に独立した電源線が設けられてもよい。電源線の数が増えるにつれ駆動パターンはより最適化される3-14.変形例14図23は、変形例14に係る電源線駆動回路17の回路構成を示す図である。変形例13において、電源線の数を増やせば駆動パターンは最適化されるが、電源制御はより複雑になる。図23は、1行毎に独立した電源線が設けられた場合の、1行分の電源線駆動回路17の構成を示している。電源線駆動回路17は、トランジスター171と、トランジスター172と、容量素子173と、容量素子174と、トランジスター175と、トランジスター176とを有する。さらに、電源線駆動回路17は、選択線Se1およびSe2、並びに電源線Vep1およびVep2を有する。トランジスター171およびトランジスター172のゲートは、第i行の走査線11に接続されている。トランジスター171およびトランジスター172のソースは、選択線Se1および選択線Se2に接続されている。トランジスター171およびトランジスター172のドレインは、トランジスター175およびトランジスター176のゲートに接続されている。トランジスター171のドレインには、容量素子173の一端が接続されている。容量素子173の他端は設置されている。トランジスター172のドレインには、容量素子174の員端が接続されている。容量素子174の他端は設置されている。トランジスター175およびトランジスター176のソースは、電源線Vep1およびVep2に接続されている。トランジスター175およびトランジスター176のドレインは、第i行の電源線18に接続されている。第i行の走査線11が選択されると、トランジスター171およびトランジスター172はオン状態になる。このとき、例えば、選択線Se1にHレベルの信号を、選択線Se2に電圧VLを供給すると、容量素子173には電圧VHが、容量素子174にはLレベルの電圧が保持される。これらの電圧は、走査線11の選択が終了した後も維持される。すなわち、次のフレームまでトランジスター175はオン状態を維持し続け、トランジスター176はオフ状態を維持し続ける。電源線Vep1およびVep2に、電圧VbおよびVwが印加されると、第i行の電圧線18には電圧Vbが印加される。この状態は次のフレームまで維持される。同様に、トランジスター171およびトランジスター172がオン状態のとき、選択線Se1に電圧VLを、選択線Se2にHレベルの信号を供給すると、容量素子173にはLレベルの電圧が、容量素子174には電圧VHが保持される。電源線Vep1およびVep2に、電圧VbおよびVwが印加されると、第i行の電圧線18には電圧Vwが印加される。この回路構成によれば、選択線Se1およびSe2、並びに電源線Ve1およびVe2の4つの信号線を用いて、m本の電源線18を制御することができる。3-15.変形例15図24は、変形例15に係る電源線駆動回路17の回路構成を示す図である。変形例15は、変形例14のさらなる変形である。変形例15において、電源線駆動回路17は、図23の構成に加え、トランジスター177、容量素子178、トランジスター179、および選択線Se3を有する。トランジスター177のゲートおよびソースは、走査線11および選択線Se3に接続されている。トランジスター177のドレインは、トランジスター179のゲートに接続されている。また、トランジスター177のドレインには、容量素子178の一端が接続されている。容量素子178の他端は接地されている。トランジスター179のソースは接地されており、ドレインは電源線18に接続されている。第i行の走査線11が選択されたとき、選択線Se1およびSe2に電圧VLを、選択線Se3にHレベルの信号が供給されると、トランジスター175および176はオフ状態になり、トランジスター179はオン状態になる。トランジスター179がオン状態になると、電源線18の電圧は0Vになる。3-16.変形例16図25は、変形例16に係るメモリー回路を示す図である。メモリー回路136の構成は、実施形態で説明したものに限定されない。この例で、メモリー回路136は、トランジスター1361、トランジスター1362、および容量素子1363を有する。トランジスター1361のゲートおよびソースは、それぞれ、走査線11およびデータ線12に接続されている。トランジスター1361のドレインとトランジスター1362のソースは接続されている。容量素子1363の一端はトランジスター1362のドレインに接続されており、他端は接地されている。トランジスター1362のドレインは、トランジスター132のゲートに接続されている。この構成によれば、図5の構成と比較してトランジスターの端子間電圧が低減されるので、端子間電圧が耐圧を超えてしまう可能性が少なくなる。3-17.変形例17図26は、変形例17に係るメモリー回路を示す図である。この例で、メモリー回路136は、トランジスター1364、トランジスター1365、トランジスター1366、トランジスター1367、容量素子1366、および容量素子1367を有する。トランジスター1364のゲートおよびソースは、それぞれ、走査線11およびデータ線12に接続されている。トランジスター1364のドレインとトランジスター1365のソースは接続されている。トランジスター1365のゲートは、次列第j1列の走査線11に接続されている。トランジスター1365のドレインは、トランジスター132のゲートに接続されている。この例で、メモリー回路136は、第1入力端子および第2入力端子に加え、第3入力端子トランジスター1365のゲートを有する。第j列および第j1列の走査線11に供給される操作信号は、重複して選択信号となる期間がある。この構成によれば、図5の構成と比較して、容量素子を充電する時間を長くとることができる。3-18.他の変形例コントローラー2は、レジスターR1、R2、PB、D、C11、およびC01の一部または全部を有していなくてもよい。この場合、コントローラー2は、実施形態においてこれらのレジスターに記憶されるものとして説明されたパラメーターを、RAM5等のメモリーに記憶する。駆動条件の判定は、カウンターC11およびC01を用いずに行われてもよい。例えば、駆動条件の判定処理ステップS212において、レジスターPBを1画素ずつ走査して条件判定を行ってもよい。、図10のフローにおいて、表示部1の駆動処理ステップS216は、他の処理ステップS201~S215とは独立して実行されてもよい。例えば、ステップS216~S215の処理とは別に、CPU3からの指示に応じて、または、所定の周期で、制御部22が表示部1の駆動処理を実行してもよい。電子機器1000の具体例は、電子ブックリーダーに限定されない。電子機器1000は、パーソナルコンピューター、PDAPersonalDigitalAssistant、携帯電話、スマートフォン、タブレット端末、または携帯ゲーム機であってもよい。これらの電子機器において、図8に示される機能は、CPU3がプログラムを実行することにより実現されてもよい。このプログラムは、磁気記録媒体磁気テープ、磁気ディスクHDDHardDiskDrive、FDFlexibleDiskなど、光記録媒体光ディスクCDCompactDisc、DVDDigitalVersatileDiskなど、光磁気記録媒体、半導体メモリーなどのコンピューター読取り可能な記録媒体に記憶した状態で提供されてもよい。別の例で、このプログラムは、通信回線を介して電子機器1000にダウンロードされてもよい。こうして取得されたプログラムは、電子機器1000にインストールされて使用される。また、表示部1およびコントローラー2を組み合わせて表示装置として提供してもよい。表示部1の構成は、実施形態で説明したものに限定されない。例えば、表示部1は、電気泳動層110が画素電極104と共通電極122との間に挟まれた構造を有していなくてもよい。表示部1は、並置された2つの電極の上に荷電粒子層が形成されたものであってもよい。この場合、電圧の印加により、荷電粒子を左右に移動させたり、凝集または拡散させたり、局所的に移動させたりして、荷電粒子層の光学状態が変更される。また、表示部1は、電源線駆動回路17を有していなくてもよい。この場合、コントローラー2が、電源線18に電圧を直接印加する。実施形態では単一のトランジスター132がスイッチング回路を構成する例を説明した。スイッチング回路は、画素13の各々に設けられ、メモリー回路136の第1出力端子に接続された制御入力端子、電源線18に接続された入力端子、および画素電極104に接続された出力端子を有し、制御入力端子に供給される信号に応じて入力端子と出力端子との導通状態を制御する回路である。制御入力端子に供給される信号に応じて入力端子と出力端子との導通状態を制御する回路であれば、図5で示したトランジスター132以外に、どのような回路が用いられてもよい。"