以下の工程を含むことを特徴とする半導体装置の製造方法:a表面、前記表面に形成された複数のチップ領域、前記複数のチップ領域のうちの互いに隣り合うチップ領域間に形成されたスクライブ領域、および前記表面とは反対側の裏面を有する半導体ウエハを準備する工程;b前記a工程の後、前記複数のチップ領域のそれぞれを覆い、かつ、前記スクライブ領域が露出するように、前記半導体ウエハの前記表面上にレジスト膜を形成する工程;c前記b工程の後、前記スクライブ領域を、前記レジスト膜をマスクとした化学反応処理によって除去する工程;d前記c工程の後、前記レジスト膜を除去し、接着剤を介してウエハ支持部材を前記半導体ウエハの前記表面に貼り付ける工程;e前記d工程の後、前記半導体ウエハの前記裏面を研削することで、前記複数のチップ領域を互いに分離する工程、ここで、前記スクライブ領域の前記表面には金属パターンが形成され、前記b工程では前記金属パターンを覆うように前記レジスト膜を形成する。請求項1において、前記b工程までは、空気中における浮遊微粒子の数が第1の数以下で管理された第1の処理室で行い、前記b工程の後は、空気中における浮遊微粒子の数が前記第1の数よりも大きい第2の数以下で管理された第2の処理室で行い、前記e工程が施された後の前記半導体ウエハは、前記第1の処理室には搬送されないことを特徴とする半導体装置の製造方法。請求項1において、前記eの後、前記半導体ウエハの前記裏面側に形成された破砕層を化学反応処理により除去する工程を行うことを特徴とする半導体装置の製造方法。請求項1において、前記化学反応処理は、プラズマエッチング処理であることを特徴とする半導体装置の製造方法。請求項1において、前記化学反応処理は、ウェットエッチング処理であることを特徴とする半導体装置の製造方法。半導体チップに対する薄型化の要求に伴い、半導体チップの抗折強度の低下が問題になる。特に、半導体ウエハを分割する工程において、ダイシングブレードなどを用いて半導体ウエハに物理的に切削加工を施して分割する場合、切断面に破砕層μmオーダ以下の微細なクラック層が形成される。この破砕層は、半導体チップの強度の低下、すなわち、半導体チップの信頼性低下を引き起こす主要因の一つとなっている。そこで本願発明者は、半導体チップの抗折強度を向上させる技術として、例えばエッチングなど、化学反応を利用して半導体ウエハを分割する技術について検討を行った。プラズマエッチングドライエッチングやウェットエッチングなど、化学反応を利用して半導体ウエハのスクライブ領域ダイシング領域を切断する場合、スクライブ領域を物理的に切削加工する場合よりも、半導体ウエハに与えるストレスを大幅に低減できる。このため、半導体チップの強度低下の原因となる破砕層の発生を抑制できる。ところが、単にエッチングによりスクライブ領域を切断した場合、以下の課題が生じることが判った。すなわち、スクライブ領域に形成された金属パターンはエッチングによって除去され難いため、異物になる。本発明は、上記課題に鑑みてなされたものであり、その目的は、半導体装置の信頼性を向上させる技術を提供することにある。本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。すなわち、本願発明の一態様である半導体装置の製造方法は、半導体ウエハのスクライブ領域に、化学反応処理により表面側から溝を形成する。また、前記溝を形成した後、前記表面の反対側に位置する裏面を研削することで、スクライブ領域の間に配置される複数のチップ領域をそれぞれ分離する。ここで、前記スクライブ領域の前記表面には金属パターンが形成され、前記溝を形成する工程では、前記金属パターンは除去されずに残すものである。本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下の通りである。すなわち、本願発明の一態様によれば、半導体装置の信頼性を向上させることができる。本願における記載形式基本的用語用法の説明本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクション等に分けて記載するが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、記載の前後を問わず、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しの説明を省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。同様に実施の態様等の記載において、材料、組成等について、AからなるX等といっても、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、A以外の要素を含むものを排除するものではない。たとえば、成分についていえば、Aを主要な成分として含むX等の意味である。たとえば、シリコン部材等といっても、純粋なシリコンに限定されるものではなく、SiGeシリコンゲルマニウム合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。また、金めっき、Cu層、ニッケルめっき等といっても、そうでない旨、特に明示した場合を除き、純粋なものだけでなく、それぞれ金、Cu、ニッケル等を主要な成分とする部材を含むものとする。さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。また、実施の形態の各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するため、あるいは領域の境界を明示するために、ハッチングやドットパターンを付すことがある。本実施の形態では、半導体装置の一例として、実装面となる下面にマトリクス状に外部端子が形成された配線基板上に半導体チップを搭載する、所謂エリアアレイ型の半導体装置に適用した実施態様について説明する。図1は本実施の形態の半導体装置の上面図、図2は、図1に示す半導体装置の下面図、図3は図1に示す半導体装置の内部構造を示す平面図、図4は、図3のA-A線に沿った断面図である。<半導体装置>まず、本実施の形態の半導体装置1の構成の概要について、図1~図4を用いて説明する。図4に示すように、本実施の形態の半導体装置1は、配線基板基板2と、配線基板2上に搭載される半導体チップ3と、半導体チップ3と配線基板2を電気的に接続する複数のワイヤ導電性部材4と、を備えている。また、半導体チップ3および複数のワイヤ4は、配線基板2の上面2a上に形成された封止体硬化した樹脂体5により封止されている。図1に示す封止体5および図2、図3に示す配線基板2は、平面視において、四辺形四角形を成す。図4に示すように、配線基板2は、上面チップ搭載面、表面2a、および上面2aの反対側に位置する下面実装面、裏面2bを有している。配線基板2の上面2aには、複数のボンディングリード半導体チップ3と電気的に接続するための端子2cが形成され、下面2bには複数のランド外部機器と電気的に接続するための端子2dが形成されている。この複数のボンディングリード2cと複数のランド2dは、配線基板2が備える複数の配線2eを介してそれぞれ電気的に接続されている。また、配線基板2は、例えば、ガラス繊維または炭素繊維に樹脂を含浸させた成型材料プリプレグからなる絶縁層であるコア層2f、およびコア層2fの上面および下面をそれぞれ覆う絶縁膜ソルダレジスト膜、保護膜2gを備えている。配線基板2の上面2aは、絶縁膜2gで覆われ、少なくともボンディングリード2cの一部分が絶縁膜2gに形成された開口部において絶縁膜2gから露出している。また、配線基板2の下面2bは、絶縁膜2gで覆われ、少なくともランド2dの一部分が絶縁膜2gに形成された開口部において絶縁膜2gから露出している。また、複数のランド2dには、半導体装置1と外部機器を電気的に接続するための接合材となる複数の半田ボール突起電極6がそれぞれ接合されている。複数の半田ボール6は、図2に示すように、配線基板2の裏面において、マトリクス状に配置されている。このように、配線基板2の下面2b側に外部電極となる半田ボール6をマトリクス状に配置した半導体装置1は、BGABallGridAllayと呼ばれ、配線基板2の下面2bを外部電極の配置スペースとして有効活用することにより、実装面積を小型化することができる。配線基板2の上面2a上には、半導体チップ3が搭載されている。図4に示すように半導体チップ3は、表面主面、上面3a、表面3aの反対側に位置する裏面主面、下面3b、およびこの表面3aと裏面3bとの間に位置する側面3cを有している。また、図3に示すように半導体チップ3は平面視において、四辺形四角形を成す。また半導体チップ3の厚さは、例えば50μm以下である。半導体チップ3の表面3a上には、複数のパッド電極、チップ電極3dが形成されている。複数のパッド3dは、半導体チップ3の各辺に沿って表面3a上の周縁部側にそれぞれ配置されている。また、半導体チップ3の表面3aには、ダイオードやトランジスタなどの複数の半導体素子回路素子が形成され、半導体素子上に形成された図示しない配線配線層を介して、複数のパッド3dとそれぞれ電気的に接続されている。このように半導体チップ3は、表面3aに形成された複数の半導体素子とこれら複数の半導体素子を電気的に接続する配線により集積回路を構成している。なお、半導体チップ3の半導体素子形成面である表面3aを持つ基材半導体基板は、例えば、シリコンSiからなる。また、表面3a上の最表面には絶縁膜であるパッシベーション膜図示は省略が形成されており、複数のパッド3dのそれぞれの表面は、このパッシベーション膜に形成された開口部において、絶縁膜から露出している。また、このパッド3dは金属からなり、本実施の形態では、例えばアルミニウムAlからなる。さらに、このパッド3dの表面には、めっき膜が形成されており、本実施の形態では、例えばニッケルNi膜を介して、金Au膜が形成された多層構造の積層めっき膜である。また、本実施の形態では、半導体チップ3は、裏面3bを配線基板2の上面2aと対向させた状態で、配線基板2上に搭載する、所謂フェイスアップ実装方式により搭載する。半導体チップ3は、接着材ダイボンド材7を介して配線基板2の上面2a上に固定される。接着材7は、配線基板2の上面2aに半導体チップ3を固定できるものであれば、特に限定されないが、本実施の形態では、例えば、エポキシ系の熱硬化性樹脂を用いている。また、図3および図4に示すように、半導体チップ3は複数のワイヤ4を介してそれぞれ配線基板2と電気的に接続されている。詳しくは、ワイヤ4の一方の端部は、半導体チップ3の表面3a上のパッド3dに接続され、他方の端部は、配線基板2のボンディングリード2cに接続されている。本実施の形態では、ワイヤ4は金Auからなり、半導体チップ3のパッド3dおよび配線基板2のボンディングリード2cの上面表面に形成された金めっき膜と、Au-Au接合により接合されている。また、図4に示すように半導体装置1は半導体チップ3、複数のワイヤ4、および複数のボンディングリード2cを封止する封止体5を備えている。封止体5は、例えば、熱硬化性樹脂とシリカなどのフィラ材を混合した樹脂体であって、配線基板2の上面2a全体を覆うように形成されている。ところで、半導体装置1を図示しない実装基板に実装し、使用する際には、半導体チップ3に対して様々な外力が印加される場合がある。例えば、半導体装置1に温度サイクルが発生すると、半導体チップ3と配線基板2の線膨張係数の違いに起因して、配線基板2に反り変形が生じる場合がある。この場合、半導体チップ3に対して反り変形による応力が印加される。また例えば、半導体装置1を実装した電子機器に衝撃が加わると、その衝撃が半導体チップ3に伝達される場合がある。そして、半導体チップ3の裏面3bや側面3cに、1μm程度以下の微細なクラックである破砕層が残っていると、半導体チップ3に外力が印加された時に、この破砕層を起点としてクラックが進展し、半導体チップ3が破損する原因となることが判った。特に、半導体チップ3が50μm以下と非常に薄い場合、破砕層に起因する半導体チップ3の破壊が生じ易いことが判った。そこで、本実施の形態では、半導体装置1の製造工程において、半導体チップ3の裏面3bや側面3cに破砕層が残留しないように製造している。このため、半導体チップ3を50μm以下の厚さで形成しても、半導体チップ3の強度低下を防止ないしは抑制することができる。このため、半導体チップ3の破壊を防止ないしは抑制し、半導体装置1の信頼性を向上させることができる。半導体チップ3の裏面3bや側面3cに破砕層が残留しないように製造する詳しい製造方法は、半導体装置の製造方法として後で詳細に説明する。なお、本実施の形態では、厚さの薄い半導体チップ3を搭載した半導体装置の一例として、半導体装置1について説明したが、半導体チップ3の実装態様は、図1~図4に示す態様に限定されず、種々の変形例に適用することができる。例えば、半導体チップ3の実装例としては、配線基板2上に複数の半導体チップ3を積み重ねて搭載することができる。この場合、半導体チップ3の厚さを薄くすることにより、配線基板2上に複数の半導体チップ3を積み重ねても半導体装置の厚さの増大を抑制することができる。また例えば、配線基板の上面2aと下面2bの間に、半導体チップ3を配置する埋め込む態様の半導体装置に適用することができる。この場合、半導体チップ3の厚さを薄くすることにより、配線基板2の厚さの増大を抑制することができる。また、半導体チップ3を搭載する基板は、配線基板2には限定されず、例えばリードフレームのチップ搭載部ダイパッド上に搭載する態様に適用することもできる。また、半導体チップ3と基板例えば配線基板2を電気的に接続する導電性部材は、ワイヤ4には限定されず、例えば、パッド3d上に例えば金などからなるバンプ電極突起電極を接合し、バンプ電極を介してボンディングリード2cと電気的に接続することができる。この場合、配線基板2の上面2aと半導体チップ3の表面3aを対向させた状態で半導体チップ3を配線基板2上に搭載する、所謂、フェイスダウン実装方式により搭載する。また、この場合、半導体チップ3の裏面3b側に封止体5を形成しなければ、図4に示す半導体装置1よりもさらに薄型化することができる。また例えば、複数の半導体チップ3を積み重ねる実装方式において、半導体チップ3の表面3aおよび裏面3bのそれぞれに複数の電極例えば半田からなる突起電極を形成し、複数の半導体チップ3の各電極を直接電気的に接続することができる。上記した変形例の場合にも、半導体チップ3の裏面3bや側面3cに破砕層が残っていれば、破砕層に起因する破損が発生する懸念があるが、半導体装置の製造工程において、破砕層が形成されないように加工する、あるいは半導体チップ3を搭載する前に破砕層を取り除くことにより半導体チップ3の破損を防止ないしは抑制することができる。また、半導体チップ3の厚さが50μmよりも厚くなれば、半導体チップ3は破損し難くなるが、半導体チップ3を搭載する半導体装置の用途によっては、半導体チップ3に高い強度が要求されるため、破砕層を取り除いて強度低下を抑制することが有効である。例えば、ICIntegratedCircuitカードに組み込まれる半導体装置に適用する場合、半導体装置内の半導体チップ3には、高い抗折強度や耐衝撃強度が要求されるため、例えば100μm程度の厚さの半導体チップ3であっても、破砕層を取り除くことが好ましい。また例えば、LCDLiquidCrystalDisplayなどの表示装置において用いるドライバ回路が組み込まれた半導体装置に適用する場合にも、高い抗折強度や耐衝撃強度が要求されるため、例えば100μm程度の厚さの半導体チップ3であっても、破砕層を取り除くことが好ましい。<半導体装置の製造方法>次に、本実施の形態の半導体装置の製造方法について説明する。本実施の形態における半導体装置1は、図5に示すフローに沿って製造される。図5は、本実施の形態の半導体装置の製造工程の概要を示す説明図である。各工程の詳細については、図6~図22を用いて、以下に説明する。<半導体チップ準備工程>まず、図5に示す半導体チップ準備工程について説明する。図5に示すように、半導体チップ準備工程は、ウエハ準備工程、レジスト膜形成工程、エッチング工程、支持部材接着工程、裏面研削工程、および支持部材剥離工程を有している。<ウエハ準備工程>ウエハ準備工程では、図6および図7に示すウエハ10を準備する。図6は、図5に示すウエハ準備工程で準備する半導体ウエハの主面側の平面を示す平面図である。また図7は図6に示す半導体ウエハのチップ領域の断面図、図8は図6に示す半導体ウエハのスクライブ領域の断面図である。ウエハ10は、略円形の平面形状を成し、表面主面、上面3aおよび表面3aの反対側に位置する裏面主面、下面10b図7参照を有している。例えば本実施の形態では、図6および図7に示すウエハ10の直径は、300mmあるいは200mm、厚さは725μmである。なお、ウエハ10の表面3aは図4に示す半導体チップ3の表面3aに対応している。また、ウエハ10は、表面3aに形成された複数のチップ領域10c、複数のチップ領域10cのうちの互いに隣り合うチップ領域10c間に形成されたスクライブ領域10dを有している。複数のチップ領域10cのそれぞれは、図3および図4を用いて説明した半導体チップ3に対応し、表面側の主面に複数の半導体素子および半導体素子と電気的に接続される複数のパッド3dが形成されている。また、図6および図7に示すように、ウエハ10のスクライブ領域10dには、金属パターン3fが配置されている。この金属パターン3fは、例えば、TEGTestElementGroupと呼ばれる評価用の素子であって、前記したウエハ準備工程で、ウエハ10に複数の半導体素子や配線層からなる集積回路を形成した時に、正しく形成されているかどうかを検査するために形成される。ただし、スクライブ領域10dに形成される金属パターン3fは、TEGに限定されず、例えば、アライメントマークとして金属パターン3fを形成する場合がある。また、図6では複数の金属パターン3fを形成する例を示しているが、金属パターン3fの数は限定されず、例えばスクライブ領域10dに1つの金属パターン3fが配置される場合、あるいは、複数列のスクライブ領域10dに1つの金属パターン3fを配置する場合が含まれる。例えば、図6に示すように隣り合うチップ領域10cの間の一部において、金属パターン3fを配置しない構成とすることができる。言い換えれば、図6に示す例では、隣り合うチップ領域10cの間に、金属パターン3fが形成されていないスクライブ領域10dが存在する。また、金属パターン3fが形成されるのは、最表面の配線層12の上面12a上に限定されず、例えば図8に示すように最表面よりも下層の配線層12に形成される場合がある。図7および図8に示すウエハ10は、例えば、以下のように形成する。まず、半導体素子形成面である11a主面および主面11aの反対側に位置する裏面10bを有する半導体基板例えばシリコンウエハ11を準備して、主面11aのチップ領域10cに、複数の半導体素子図示は省略を形成する。次に、主面11aのチップ領域10c上に配線12cと絶縁層層間絶縁膜12dからなる配線層12を形成し、配線層12に形成された複数の配線12cと主面11aに形成された複数の半導体素子を電気的に接続する。次に、配線層12の上面12aに表面配線配線12cおよびパッド3dを形成する。この時、表面配線とパッド3dは一体に形成される。また、図8に示すように、チップ領域10cの周縁部には、ガードリング3gが形成される。ガードリング3gは、チップ領域10cに形成された回路を保護する保護部材であって、チップ領域10cの周囲を連続的に取り囲むように形成される。また、ガードリング3gは、例えば図7に示す配線12cやパッド3dと同じ金属材料で形成される。また、半導体素子、配線層12、あるいはパッド3dを形成する際に、図8に示すスクライブ領域10dに評価用素子であるTEGを形成する。そして、表面配線図7に示す配線12cおよびパッド3d図7参照と同層のスクライブ領域10d上には、金属パターン3fが形成される。次に、配線層12上に絶縁層パッシベーション膜と呼ばれ、例えば酸化シリコン膜、窒化シリコン膜やこれらの積層膜13を形成し、配線層12を覆った後、エッチング法により、絶縁層13に開口部13aを形成し、パッド3dの一部を絶縁層13から露出させる。この絶縁層13の上面が図6~図8に示すウエハ10の表面3aとなる。次に、ウエハを分割する前に、各チップ領域に形成された集積回路の電気的試験などの検査を行ってウエハ10が得られる。<レジスト膜形成工程>次に、レジスト形成工程では、図9および図10に示すようにウエハ10の複数のチップ領域10cのそれぞれを覆うように、ウエハ10の表面3a上にレジスト膜を形成する。図9は、図8に示す半導体ウエハの表面側にレジスト膜を形成した状態を模式的に示す断面図、図10は図9に示す半導体ウエハのスクライブ領域周辺を拡大して示す拡大断面図である。本工程でウエハ10の表面3a上に形成するレジスト膜14は、図5に示すエッチング工程で、エッチングマスクとして機能する。したがって、本工程では、エッチング工程で除去する領域、すなわち図10に示すスクライブ領域10dが露出するようにレジスト膜14には開口部14aが形成される。開口部14aの形成方法は特に限定されないが、例えば、レジスト膜14を表面3a全体に塗布した後、露光およびエッチングを行うことでスクライブ領域10d上に選択的に開口部14aを形成することができる。ここで、本実施の形態では図10に示すように、スクライブ領域10dのうち、金属パターン3fを覆うようにレジスト膜14を形成する。言い換えれば、レジスト膜14の開口部14aは、金属パターン3fと重ならない位置に形成される。これにより、金属パターン3fと重なる領域は除去されず、個片化された半導体チップ3図3参照の外縁に残留する。<エッチング工程>次に、エッチング工程では、図11および図12に示すようにスクライブ領域10dの一部を、レジスト膜14をマスクとしたエッチング処理化学反応処理によって除去する。図11は、図10に示す半導体ウエハにエッチング処理を施した状態を模式的に示す断面図、図12は図11に示す半導体ウエハのスクライブ領域周辺を拡大して示す拡大断面図である。本工程では、図11に示すように、スクライブ領域10dにウエハ10をチップ領域10c毎に分離するための溝分離溝10eを形成する。一般に、半導体ウエハのスクライブ領域を除去してチップ領域毎に分離するダイシング技術としては、ダイシングブレード回転刃をスクライブ領域に当接させて切削加工をする、ブレードダイシング技術がある。しかし、ブレードダイシング技術の場合、半導体ウエハの切断面に破砕層μmオーダ以下の微細なクラック層が形成される。そしてこの破砕層が半導体チップの抗折強度を低下させる原因となる。そこで、本実施の形態では、図11に示すように、レジスト膜14上からエッチング材22を供給し、開口部14aにおいて、エッチング材22とウエハ10の構成材料を化学反応させることにより、スクライブ領域10dの構成部材絶縁層12d、13、および半導体基板11を除去して溝10eを形成する。エッチング材22は、所謂、プラズマエッチングに用いるエッチングガス、またはウェットエッチングに用いるエッチング液である。このように、エッチング処理により溝10eを形成することで、溝10eの側面図4に示す半導体チップ3の側面3cに相当する面に与える負荷をブレードダイシングの場合と比較して大幅に低減することができる。つまり、エッチング処理により溝10eを形成すれば、半導体チップ3図4参照の抗折強度低下の主要因となる側面3c図4参照における破砕層の発生を防止ないしは抑制することができる。また、エッチング処理により溝10eを形成する場合、レジスト膜14の開口部14aの幅により溝位置および溝幅が規定されるので、ブレードダイシングの場合と比較して加工精度が向上する。このため、図12に示すようにスクライブ領域10d内において、金属パターン3fを避けるように溝10eを形成した場合であっても、溝10eの溝幅を細くできる。この結果、金属パターン3fを除去しないことによるスクライブ領域10dの面積増大を抑制し、半導体チップ3の取得枚数低下を抑制できる。次に図11および図12を用いて、溝10eを形成する方法についてプラズマエッチングによる形成方法を例に取り上げて説明する。本工程では、図11に示すように、ウエハ10をステージ20上に固定する。ドライエッチング方式では、ステージ20は、真空チャンバなどの減圧室21内に配置され、この減圧室21内でエッチング処理を行う。固定方法は特に限定されないが、例えば、ステージ20上に誘電層を設け、ステージ20とウエハ10の間に電圧を印加し、両者間に発生した力によってウエハ10を吸着する、静電チャック方式で固定する。この時、ウエハ10の被処理面である表面3aがプラズマ照射空間に臨むように、裏面10bがステージ20と対向するように固定する。この状態で、レジスト膜14の上方からエッチング材エッチングガス22を供給し、ウエハ10の開口部14aから露出した領域と接触させる。図11に示す例では、例えば六フッ化硫黄SF6ガスに酸素ガス、フッ素ガスなどの添加ガスを加えた混合ガスであるエッチングガスを電離させてプラズマとし、プラズマ中のイオン種やラジカル種が被処理物であるウエハ10に衝突する、所謂反応性イオンエッチング方式によりエッチング処理を行う。エッチング材22が被処理物であるウエハ10と接触すると、図12に示すウエハ10の構成材料である絶縁層13、絶縁層12、半導体基板11が化学反応により順次除去され、レジスト膜14の開口部14aの直下に溝10eが形成される。ここで、化学反応によりウエハ10の構成材料を除去する場合、エッチングされやすい材料とエッチングされ難い材料がある。詳しくは、絶縁層12d、13を構成する例えば酸化珪素や窒化珪素、あるいは、半導体基板11を構成する珪素は、エッチングガスにより除去され易い。一方、金属パターン3fを構成する金属材料例えばアルミニウムや銅は、除去され難い。このため、金属パターン3fが形成された領域をエッチング処理すると、金属パターン3f周囲の絶縁層12d、13が選択的に除去され、残った金属パターン3fが異物になってしまう。そこで、本実施の形態では、前記したレジスト膜形成工程において、金属パターン3fを覆うようにレジスト膜14を形成することで、金属パターン3f周辺の絶縁層12d、13が除去させることを防止している。これにより、金属パターン3fが異物となることを防止ないしは抑制できる。また、本実施の形態では、本工程において、ウエハ10を完全には切断せず、ウエハ10の構成材料を表面3a側から裏面10bに向かって途中まで除去して溝10eを形成する。そして、図5に示す裏面研削工程において、ウエハ10の裏面10bを研削することで、複数のチップ領域10cを互いに分離する。言い換えれば、本実施の形態では、裏面研削工程の前に溝10eを予め形成し、表面3a側に溝10eが形成された状態で裏面10bを研削することで、複数のチップ領域10cを互いに分離する。このように、裏面研削工程の前に溝10eを形成すれば、溝10eを形成するエッチング工程は、ウエハ10の厚さが大きい状態で実施される。このため、前記した静電チャック方式により、容易にウエハ10を固定することができる。また、裏面研削工程の前に、エッチング工程を行う本実施の形態の製造方法は以下の点で好ましい。ウエハ10に対して加工を施す作業は、空気中における浮遊微粒子が限定された清浄度レベル以下に管理された、所謂、クリーンルームで行われるが、工程によって、許容される清浄度レベルが異なる。例えば、ウエハ10に半導体素子や、配線層を形成する工程を行うためのクリーンルームに対しては、高い清浄度レベルが要求される。図5に示す本実施の形態での製造工程では、少なくともレジスト膜形成工程までは、空気中における浮遊微粒子の数が第1の数以下で管理された第1の処理室前処理室で行う。一方、図5に示す裏面研削工程など、ウエハ10を物理的に削る、切削加工を施す工程では、高い清浄度レベルを維持することが困難であるため、空気中における浮遊微粒子の数が前記第1の数よりも大きい第2の数以下で管理された第2の処理室後処理室で行う。ここで、裏面研削工程の後で、ウエハ10を切断する場合には、前記第2の処理室から第1の処理室にウエハ10を戻す必要があり、研削屑のコンタミネーションの問題が生じる場合がある。一方、本実施の形態によれば、裏面研削工程後に前記第1の処理室にウエハ10を戻す必要がないので、研削屑のコンタミネーションを防止できる。例えば、本実施の形態では、エッチング工程以降は、第2の処理室後処理室で行う。ところで、図11および図12では、溝10eの溝幅を狭くすることができる点で有利な方法である、プラズマエッチングによる方法を説明したが、溝10eの形成方法はこれに限定されず、例えば、ウェットエッチング方式で形成することができる。図13は図12に対する変形例としてウェットエッチング方式で溝を形成した状態を示す拡大断面図である。ウェットエッチング法では、液相のエッチング材と被処理物を接触させてエッチング処理を行う。エッチング材エッチング液としては例えば、フッ硝酸フッ酸と硝酸の混合液を用いることができる。ウェットエッチング法の場合、前記したプラズマエッチングの場合よりも溝10eの深さを容易に深くすることができる。ウェットエッチング法の場合、レジスト膜14の直下にも一部、エッチング材が廻り込むため、図13に示すように、溝10eの入口部10fが円弧形状を成す。この溝10eの入口部10fは、図3に示す半導体チップ3の表面3a側の周縁部外縁部になる。つまり、半導体チップ3の表面3a側において、損傷が発生しやすい外縁部に面取り加工エッジトリミング加工を施すこととなる。このため、半導体チップ3の損傷をさらに抑制することができる。<支持部材接着工程>前記エッチング工程で溝10eを形成し、レジスト膜14を除去した後、支持部材接着工程として、図14に示すように接着材16を介してウエハ10を支持部材15に貼り付ける。図14は図11に示す半導体ウエハが支持部材に固定された状態を示す断面図である。図5に示す裏面研削工程では、加工ステージ上にウエハ10を固定した状態でウエハ10の厚さを薄くする。このため、裏面研削工程の前に、ウエハ10の表面3aを支持部材15の接着面図8では下面15aと対向させた状態で、接着材接着剤16を介してウエハ10を支持部材15に接着固定する。裏面研削加工時にウエハ10の表面3aを保護する観点からは、樹脂フィルム基材の一方の面に糊材粘着材が配置された接着テープバックグラインドテープをウエハ10の表面3aに貼り付けた状態で加工する方法を用いることができる。言い換えれば、上記接着テープを支持部材として用いる方法を適用することができる。しかし、本実施の形態では、後述する裏面研削工程で、ウエハ10の厚さが例えば50μm以下となるまでウエハ10の裏面10bを研削する。このように、ウエハ10の厚さを50μm以下まで薄くする場合には、加工中、あるいは裏面研削加工後の工程間のハンドリング時にウエハ10が変形あるいは破損してしまうことを抑制する必要がある。支持部材15は、薄くなったウエハ10の変形を防止ないしは抑制するため、薄くなったウエハ10よりも剛性支持強度が高い部材が好ましい。樹脂フィルムのようにウエハ10よりも剛性が低い部材の場合、ウエハ10の変形や破損を十分に抑制できないからである。そこで、ウエハ10よりも厚く、ウエハ10と同程度の硬さを有するガラス板を支持部材15として用いる。これにより後述する裏面研削工程におけるストレスによりウエハ10が破損することを防止ないしは抑制することができる。また、図示は省略するが、本実施の形態では、接着材16として紫外線硬化性樹脂層および光熱変換LighttoHeatConversion:LTHC層の積層体を用いており、紫外線およびレーザ光の透過効率を向上させる観点から、紫外線および可視光の透過率がウエハ10を構成する半導体基板例えばシリコンよりも高いガラス板を用いることが好ましい。ただし、ウエハ10を支持部材15に固定してから取り外すまでの各工程で、接着材16やウエハ10の表面3a側に紫外線やレーザ光を照射するプロセスを含まない場合例えば、紫外線硬化性樹脂層に代えて熱硬化性樹脂を用いる場合には、ガラス板よりも透過率の低い部材例えば、シリコン基板を用いることもできる。<裏面研削工程>次に、裏面研削工程では、図15および図16に示すように、ウエハ10が支持部材15に固定された状態でウエハ10の裏面10b図15参照を研削し、裏面10bよりも表面3a側に位置する裏面3b図16参照を露出させる。これにより、図16に示すようにウエハ10の複数のチップ領域10cが互いに分離される。図15は、図5に示す裏面研削工程を示す断面図、図16は、図15に示す裏面研削後のウエハの状態を示す断面図である。本工程では、ウエハ10の表面3a側に形成された溝10eの少なくとも底面に到達するまでは、裏面10b側を研削する。これにより、ウエハ10の複数のチップ領域10cは互いに分離され、支持部材15を介して連結された状態となる。また、ウエハ10の厚さが、図4に示す半導体チップ3の厚さ例えば、50μm以下となるまで図16に示す裏面3bの位置まで、裏面側を研削する。厚さの薄い半導体チップ3を得る方法として、基材となるウエハ本実施の形態ではシリコンウエハの厚さを予め薄くしておく方法も考えられる。しかしこの場合、極端に薄くすると基材となるウエハに半導体素子などを形成する各工程において、ハンドリング性が低下し、ウエハが破損する原因となる。また、ウエハを薄くすると反り変形が生じる場合があり、加工精度が低下する。そこで、本実施の形態では、ウエハ準備工程およびウエハ固定工程では、ハンドリング性低下抑制や反り変形抑制の観点から十分な第1の厚さ例えば700μm~800μmを有するウエハに対して加工を施し、その後、裏面10b側を研削して第1の厚さよりも薄い第2の厚さ例えば50μm以下とする。これにより、製造工程半導体素子などを形成する各工程中のウエハの破損を防止しつつ、得られる半導体チップ3図4参照の厚さを薄くすることができる。また、ウエハ10の厚さを50μm以下とした後は、接着材16を介してウエハ10よりも剛性が高い支持部材15を固定した状態で搬送するので、ウエハ10のハンドリング性低下や反り変形を抑制できる。本工程における研削方法は、特に限定されるものではないが、本実施の形態では、例えば図15に示すように砥石などの研削部材25により、ウエハ10の裏面10bを研削する。また、研削後のウエハ10の裏面3bに研削時の破砕層が残留することを防止するため、例えば研磨粒子図示は省略などを用いて、裏面3bにポリシング研磨加工を行うことが好ましい。また、研磨加工方法として化学的機械的研磨CMPChemicalMechanicalPolishingを行うことで、研削加工時にウエハ10の裏面3b側に破砕層が形成された場合でも、これを除去することができる。あるいは、化学反応を利用したCMPを行わない場合には、機械的に研磨した後、ウエハ10の裏面3b側からプラズマエッチングを行うことが好ましい。これにより、研削加工時にウエハ10の裏面3b側に破砕層が形成された場合でも、これを除去することができる。また、本工程では、ウエハ10の裏面10b側に図示しない研削液例えば水などを供給しながら研削処理を行う。この研削液は、研削屑とともにウエハ10の周囲に広がるが、ウエハ10の表面3a側は、接着材16に被覆されているので、研削液および研削屑がウエハ10の表面3a側に侵入し、汚染されることを抑制できる。このように本実施の形態によれば、プラズマエッチングやウェットエッチングなどのエッチング処理化学反応を利用した処理により溝10eを形成する。このため、溝10eを形成する工程に溝10eの側面に破砕層が発生することを防止できる。また、裏面研削工程においては、ウエハ10の裏面3bに破砕層が形成される場合があるが、裏面3bに対してCMP処理またはエッチング処理化学反応を利用した処理を施すことにより、破砕層を除去することができる。なお、前記したように、本工程では、ウエハ10の裏面10bを機械的に研削するので、ウエハ10に研削屑が付着する。この研削屑が高い清浄度レベルが要求される前処理室に運び込まれ、コンタミネーションの問題が発生することを防止する観点から、少なくとも本工程以降は、ウエハ10を前処理室に搬入しないことが好ましい。<支持部材剥離工程>次に、支持部材剥離工程では、複数のチップ領域10cに分離されたウエハ10から図16に示す支持部材15を剥離させ、複数の半導体チップ3を取得する。図17は図16に示す支持部材を取り除いた状態を示す断面図である。本工程では、まず支持部材15に接着固定されたウエハ10の裏面3bにフレーム例えばリングフレーム31に支持された固定テープ接着テープ32を貼り付けて固定する。なお、固定テープ32は、樹脂フィルム基材のウエハ10と対向する側の面に糊材粘着材が配置された接着テープであって、一般に半導体ウエハをダイシングする際に用いる接着テープダイシングテープを用いることができる。この時、ウエハ10は、既に図5に示す裏面研削工程が施されており、チップ領域10c毎に個片化され、接着材16図16参照および支持部材15図16参照を介して連結された状態となっている。次に、図16に示す接着材16の光熱変換層に対してレーザ光を照射することにより、光熱変換層内の光熱変換物質に光を吸収させて、光熱変換層と紫外線硬化性樹脂層との接着界面に気泡を発生させる。これにより支持部材15を接着材16から剥離させることができる。支持部材15を取り除いた後、接着材16の紫外線硬化性樹脂層上に剥離テープ接着テープを貼り付けて、剥離テープとともに紫外線硬化性樹脂層をウエハ10の表面3a上から剥離させる。硬化後の紫外線硬化性樹脂層は糊材や粘着材よりも硬いので、パッド3d図7参照の表面に接着材16の残渣が残留することを抑制できる。次に、図17に示す固定テープ接着テープ32から各チップ領域10cを個別に取り出して、図3および図4に示す半導体チップ3を複数個取得する。固定テープ接着テープ32から各チップ領域10cを個別に取り出す工程は、ダイシングテープから個片化された半導体チップを取り出す一般的な技術を応用して適用することができる。例えば、固定テープ32の糊材中に硬化前の紫外線硬化性樹脂成分を予め含ませておく。そして、チップ領域10cの表面3a側から接着材16図16参照を剥離させた後で、固定テープ32に紫外線を照射し、糊材を硬化させると、固定テープ32の接着強度が低下する。固定テープ32の接着強度が低下させれば、例えばコレット図示は省略と呼ばれる保持治具ピックアップ治具を用いて、個々のチップ領域10c図3および図4に示す半導体チップ3を容易に取り出すことができる。以上の工程により、図3および図4に示す半導体チップ3が得られる。つまり、図5に示す半導体チップ準備工程が終了する。本工程により得られた半導体チップ3は、表面3aの外縁部に、エッチング工程において除去されずに残った金属パターン3fが存在する。このように、スクライブ領域10dの金属パターン3fを除去せず、チップ領域10cの周縁部の外側に残すことで、金属パターン3fが異物となることを防止ないしは抑制できる。<半導体装置の組み立て工程>次に、図1~図4に示す半導体装置1の組み立て工程を、図5に沿って簡単に説明する。まず、図5に示す基板準備工程として、図18に示すような配線基板40を準備する。図18は、図5に示す基板準備工程で準備する配線基板の全体構造を示す平面図、図19は図18のB-B線に沿った拡大断面図である。図18に示すように、本工程で準備する配線基板基板40は、枠部枠体40bの内側に複数のデバイス領域40aを備えている。配線基板40は、複数のデバイス領域40aを有する、所謂、多数個取り基板であって、各デバイス領域40aが図1~図4を用いて説明した配線基板2に相当する。また、隣り合うデバイス領域40aの間にはダイシング領域40cが配置されている。配線基板40は、上面チップ搭載面、表面2a、および上面2aの反対側に位置する下面実装面、裏面2bを有し、前述した配線基板2を構成する部材が予め形成されている。なお、本実施の形態では、配線基板40を備えた半導体装置の製造方法を説明するが、基板はこれに限定されず、例えば変形例として、図18に示す配線基板40をリードフレーム基板にすることもできる。次に、ダイボンディング工程として、図20に示すように配線基板40上に、前記半導体チップ準備工程で準備した半導体チップ3を搭載する。図20は、図19に示す配線基板上に半導体チップを搭載した状態を示す拡大断面図である。本工程では、図20に示すようにチップ搭載治具41により半導体チップ3を配線基板40に向かって押し付けて、配線基板40上に接着材7を介して搭載する。この時、半導体チップ3に破砕層が残っていると、搭載時の外力により傷クラックが進展する場合があるが、本実施の形態によれば、破砕層の形成を防止する、あるいは形成された破砕層が取り除かれているので、これを防止ないしは抑制することができる。次に、電気接続工程として、図21に示すように半導体チップ3のパッド3dと、配線基板40のボンディングリード2cを導電性部材である複数のワイヤ4を介して電気的に接続する。図21は、図20に示す半導体チップと配線基板を、複数のワイヤを介して電気的に接続した状態を示す拡大断面図である。本工程では、半導体チップ3の表面3a側をヒータ42により加熱した状態で、キャピラリ43によりワイヤ4をパッド3dに押し付けて接合する。ワイヤ4とパッド3dの接合方式は、熱圧着方式、超音波方式、あるいはこれらを併用する併用方式などを適用することができるが、本実施の形態では併用方式を採用している。ワイヤ4の端部をパッド3dに押し当てる際にも半導体チップ3に外力が印加されることとなるが、本実施の形態によれば、破砕層の形成を防止する、あるいは形成された破砕層が取り除かれているので、ワイヤボンディング時の傷クラックの進展を防止ないしは抑制することができる。なお、本実施の形態では、図14に示すように、本実施の形態では、半導体チップ3の裏面3bが、配線基板40の上面2aと対向するように搭載する、フェイスアップ実装方式で搭載する態様について示している。変形例として、半導体チップ3の表面3aが、配線基板40の上面2aと対向するように搭載する、フェイスダウン実装方式で搭載する場合には、前記したダイボンディング工程において、複数のパッド3d上のそれぞれに形成されたバンプ電極導電性部材を介して、配線基板40のボンディングリード2cと電気的に接続する。次に、封止工程として、図22に示すように封止体5を形成し、半導体チップ3およびこれに接続される複数のワイヤ4を封止する。図22は、図21に示す半導体チップおよび複数のワイヤを封止した状態を示す拡大断面図である。図22では、配線基板40の上面2aを覆うように、樹脂から成る封止体5を形成する態様を示している。なお、図5では省略したが、封止工程の後、次に説明する個片化工程の前に、ボールマウント工程として、複数のランド2dのそれぞれに、図4に示す半導体装置1と外部機器を電気的に接続するための接合材となる複数の半田ボール突起電極6図4参照を接合する。次に、個片化工程として、図18に示すデバイス領域40a毎に配線基板40を分割し、個片化する。図示は省略するが、分割方法としては、例えばダイシングブレードを用いて配線基板40、および封止体5を切断する方法を適用することができる。次に、検査、選別工程として、外観検査などの検査を行って製品の良否を選別し、図1~図4に示す半導体装置1を得る。<変形例>以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。以下、前記実施の形態中で説明した態様以外の変形例について説明する。例えば、薄型の半導体チップの変形例として、貫通電極構造の半導体チップに適用することができる。貫通電極構造とは、半導体チップの表面および裏面にそれぞれバンプ電極を形成し、表面側のバンプ電極と裏面側のバンプ電極を、半導体チップを厚さ方向に貫通するように埋め込まれた導電性部材を介して電気的に接続した構造を言う。図23は、貫通電極構造の半導体チップを模式的に示す断面図、図24は図23に示す半導体チップを2枚積層した状態を模式的に示す断面図である。図23に示す半導体チップ50は、表面3aに複数のバンプ電極表面側突起電極51が、裏面3bに複数のバンプ電極裏面側突起電極52が、それぞれ形成されている。そして、バンプ電極51、52のそれぞれは、半導体チップ3を厚さ方向に貫通する貫通孔53aに埋め込まれた配線導電性部材、表裏導通配線53を介して電気的接続されている。バンプ電極51、52は、例えば半田から成り、配線53は、例えば銅から成る。このような貫通電極構造の半導体チップ50は、図24に示すように、バンプ電極51、52を接続することで、複数の半導体チップ50を電気的に接続することができる。言い換えれば、貫通電極構造の半導体チップ50は、配線基板を介さずに、複数の半導体チップ50を電気的に接続することができる。このため、図24に示す複数の半導体チップ50の積層構造体を、例えば図4に示す配線基板2に搭載する場合、配線基板2における配線パターンのレイアウトを単純化することができるので、配線基板の小型化や薄型化の観点で有利である。なお、図24では表面3aの平面寸法が同じ2枚の半導体チップ50を積み重ねた例を示しているが、例えば、裏面3b側に配線パターンを形成すれば、表面3aの平面寸法が異なる半導体チップを積み重ね、かつ、電気的に接続することも可能である。図23に示す貫通電極構造の半導体チップ50は、半導体チップ3と略同様のフローで製造することができる。半導体チップ50のように貫通電極構造とする場合、特に、半導体チップの厚さが薄くなるが、前記実施の形態で説明した半導体装置の製造方法を適用することで、抗折強度を向上させることができる。また、スクライブ領域の金属パターンを除去せず、チップ領域の周縁部の外側に残すことで、金属パターンが異物となることを防止ないしは抑制できる。