"c軸方向に結晶成長された窒化物半導体から構成されて主表面が極性面とされた第1領域,前記第1領域より厚く形成された第2領域,および、前記第1領域と前記第2領域との間に形成されて主表面が半極性面とされた第3領域を備える半導体層と、前記第1領域における前記半導体層の上に形成された第1オーミック電極と、前記第2領域における前記半導体層の上に形成された第2オーミック電極と、前記第3領域における前記半導体層の上に形成されたゲート電極とを備えることを特徴とする窒化物半導体装置。請求項1記載の窒化物半導体装置において、前記ゲート電極は、前記第3領域における前記半導体層の上にショットキー接続して形成されていることを特徴とする窒化物半導体装置。請求項1記載の窒化物半導体装置において、前記ゲート電極は、前記第3領域における前記半導体層の上にゲート絶縁層を介して形成されていることを特徴とする窒化物半導体装置。請求項1~3のいずれか1項に記載の窒化物半導体装置において、前記第2オーミック電極は、前記半導体層よりバンドギャップエネルギーの大きい窒化物半導体からなる障壁層を介して前記第2領域における前記半導体層の上に形成されていることを特徴とする窒化物半導体装置。請求項1~4のいずれか1項に記載の窒化物半導体装置において、前記第1オーミック電極は、n型の窒化物半導体からなるn型層を介して前記第1領域における前記半導体層の上に形成されていることを特徴とする窒化物半導体装置。請求項5記載の窒化物半導体装置において、前記第1オーミック電極は、前記n型層より高い不純物濃度とされたn型層を介して前記n型層の上に形成されていることを特徴とする窒化物半導体装置。窒化物半導体をc軸方向に結晶成長して半導体層を形成する第1工程と、前記半導体層の第1領域を覆う選択成長マスクを前記半導体層の上に形成する第2工程と、前記選択成長マスクで覆われていない前記半導体層の露出領域を再選択成長することで、c軸方向に結晶成長された前記窒化物半導体から構成されて前記第1領域より厚く形成された第2領域、および、前記第1領域と前記第2領域との間に形成されて主表面が半極性面とされた第3領域を前記半導体層に形成する第3工程と、前記第1領域における前記半導体層の上に第1オーミック電極を形成し、前記第2領域における前記半導体層の上に第2オーミック電極を形成し、前記第3領域における前記半導体層の上にゲート電極を形成する第4工程とを備えることを特徴とする窒化物半導体装置の製造方法。請求項7記載の窒化物半導体装置の製造方法において、前記ゲート電極は、前記第3領域における前記半導体層の上にショットキー接続して形成する特徴とする窒化物半導体装置の製造方法。請求項7記載の窒化物半導体装置の製造方法において、前記ゲート電極は、前記第3領域における前記半導体層の上にゲート絶縁層を介して形成することを特徴とする窒化物半導体装置の製造方法。請求項7~9のいずれか1項に記載の窒化物半導体装置の製造方法において、前記第2オーミック電極は、前記半導体層よりバンドギャップエネルギーの大きい窒化物半導体からなる障壁層を介して前記第2領域における前記半導体層の上に形成することを特徴とする窒化物半導体装置の製造方法。請求項7~10のいずれか1項に記載の窒化物半導体装置の製造方法において、前記第1オーミック電極は、n型の窒化物半導体からなるn型層を介して前記第1領域における前記半導体層の上に形成することを特徴とする窒化物半導体装置の製造方法。請求項11記載の窒化物半導体装置の製造方法において、前記第1オーミック電極は、前記n型層より高い不純物濃度とされたn型層を介して前記n型層の上に形成することを特徴とする窒化物半導体装置の製造方法。以上に説明したように、窒化物半導体を用いた電界効果型トランジスタでは、ノーマリーオフ動作とする構成では、製造上の問題などにより閾値電圧制御が困難であり、また、作製工程あるいは結晶成長による結晶品質の劣化および界面準位の発生などにより所望とする素子特性が十分得られないという問題があった。本発明は、以上のような問題点を解消するためになされたものであり、窒化物半導体を用いたノーマリーオフ動作の電界効果型トランジスタにおいて、閾値電圧が制御でき、十分な素子特性が得られるようにすることを目的とする。本発明に係る窒化物半導体装置は、c軸方向に結晶成長された窒化物半導体から構成されて主表面が極性面とされた第1領域,第1領域より厚く形成された第2領域,および、第1領域と第2領域との間に形成されて主表面が半極性面とされた第3領域を備える半導体層と、第1領域における半導体層の上に形成された第1オーミック電極と、第2領域における半導体層の上に形成された第2オーミック電極と、第3領域における半導体層の上に形成されたゲート電極とを備える。上記窒化物半導体装置において、ゲート電極は、第3領域における半導体層の上にショットキー接続して形成されていればよい。また、ゲート電極は、第3領域における半導体層の上にゲート絶縁層を介して形成されていてもよい。上記窒化物半導体装置において、第2オーミック電極は、半導体層よりバンドギャップエネルギーの大きい窒化物半導体からなる障壁層を介して第2領域における半導体層の上に形成されていればよい。また、第1オーミック電極は、n型の窒化物半導体からなるn型層を介して第1領域における半導体層の上に形成されていればよい。また、第1オーミック電極は、n型層より高い不純物濃度とされたn型層を介してn型層の上に形成されていてもよい。本発明に係る窒化物半導体装置の製造方法は、窒化物半導体をc軸方向に結晶成長して半導体層を形成する第1工程と、半導体層の第1領域を覆う選択成長マスクを半導体層の上に形成する第2工程と、選択成長マスクで覆われていない半導体層の露出領域を再選択成長することで、c軸方向に結晶成長された窒化物半導体から構成されて第1領域より厚く形成された第2領域、および、第1領域と第2領域との間に形成されて主表面が半極性面とされた第3領域を半導体層に形成する第3工程と、第1領域における半導体層の上に第1オーミック電極を形成し、第2領域における半導体層の上に第2オーミック電極を形成し、第3領域における半導体層の上にゲート電極を形成する第4工程とを備える。上記窒化物半導体装置の製造方法において、ゲート電極は、第3領域における半導体層の上にショットキー接続して形成すればよい。また、ゲート電極は、第3領域における半導体層の上にゲート絶縁層を介して形成してもよい。上記窒化物半導体装置の製造方法において、第2オーミック電極は、半導体層よりバンドギャップエネルギーの大きい窒化物半導体からなる障壁層を介して第2領域における半導体層の上に形成すればよい。上記窒化物半導体装置の製造方法において、第1オーミック電極は、n型の窒化物半導体からなるn型層を介して第1領域における半導体層の上に形成すればよい。また、第1オーミック電極は、n型層より高い不純物濃度とされたn型層を介してn型層の上に形成してもよい。以上説明したように、本発明によれば、第1領域と第2領域と間の半極性面とされた第3領域における半導体層の上にゲート電極を形成するようにしたので、窒化物半導体を用いたノーマリーオフ動作の電界効果型トランジスタにおいて、閾値電圧が制御でき、十分な素子特性が得られるようになるという優れた効果が得られる。以下、本発明の実施の形態について図を参照して説明する。実施の形態1はじめに、本発明の実施の形態1について説明する。図1Aは、本発明の実施の形態1における窒化物半導体装置の構成を示す構成図である。図1Aでは、断面を模式的に示している。この窒化物半導体装置は、c軸方向に結晶成長された窒化物半導体から構成されて主表面が極性面とされた第1領域121,第1領域121より厚く形成された第2領域122,および、第1領域121と第2領域122との間に形成されて主表面が半極性面とされた第3領域123を備える半導体層101を備える。第2領域122は、第1領域121と同様に、主表面が極性面とされている。また、窒化物半導体装置は、第1領域121における半導体層101の上に形成されたドレイン電極第1オーミック電極102と、第2領域122における半導体層101の上に形成されたソース電極第2オーミック電極103と、第3領域123における半導体層101の上に形成されたゲート電極104とを備える。ゲート電極104は、例えば、第2領域122においてショットキー接続している。上述した本実施の形態1の窒化物半導体装置によれば、ソースおよびドレインに挟まれ、ゲート電極104が形成されるチャネル形成領域となる第3領域123を、窒化物半導体の半極性面としている。ここで、図1Bに示すように、半極性面においても、非極性面と同様に分極電荷がほぼ発生しない。なお、図1Bは、AlGaN/GaNのc軸からの角度とピエゾ分極電荷の関係を示している非特許文献4参照。従って、例えば、ソース電極103をオーミックに接続するために、半導体層101の上に障壁層を形成し、ソース電極103下の半導体層101に2次元電子ガスが形成されるようにしても、第3領域123においては、2次元電子ガスが形成されない。このため、本実施の形態によれば、いわゆるリセスゲート構造にする必要がなく、また、界面状態に不明確な点が多い高誘電率絶縁層を用いる必要もなく、容易にノーマリーオフ動作の電界効果型トランジスタが実現できる。また、後述するように、第1領域121および第2領域122など、半導体層101の主たる結晶成長方向はc軸方向とし、この結晶成長を選択再成長することで、第3領域123を形成しているので、非極性面とするファセットの制御は、容易に実現できる。従って、閾値電圧が制御でき、十分な素子特性が得られた状態で、窒化物半導体を用いたノーマリーオフ動作の電界効果型トランジスタが得られる。実施の形態2次に、本発明の実施の形態2について説明する。図2Aは、本発明の実施の形態2における窒化物半導体装置の構成を示す構成図である。図2Aでは、断面を模式的に示している。この窒化物半導体装置は、c軸方向に結晶成長された窒化物半導体から構成されて主表面が極性面とされた第1領域221,第1領域221より厚く形成された第2領域222,および、第1領域221と第2領域222との間に形成されて主表面が半極性面とされた第3領域223を備える半導体層201と、第1領域221における半導体層201に形成されたn型層205と、第3領域223および第2領域222における半導体層201の上に形成された障壁層206とを備える。半導体層201は、GaNから構成され、障壁層206は、半導体層201よりバンドギャップエネルギーの大きい窒化物半導体であるAlGaNから構成されている。また、n型層205は、不純物としてSiを1×1018cm3導入したGaNから構成している。また、窒化物半導体装置は、第1領域221における半導体層201の上に形成されたドレイン電極第1オーミック電極202と、半導体層201の第2領域222に形成されたソース電極第2オーミック電極203と、第3領域223に形成されたゲート電極204とを備える。本実施の形態では、ドレイン電極202は、n型層205の上に形成されてオーミック接合とされている。また、ソース電極203は、障壁層206の上に形成されてオーミック接合とされている。障壁層206を形成することで、第2領域222では、半導体層201と障壁層206との界面に発生する分極電界により、二次元電子ガス208が誘起される。これにより、第2領域222の障壁層206の上に形成するソース電極203は、半導体層201と低抵抗で接続される。また、ゲート電極204は、例えば、第2領域222において、障壁層206にショットキー接続している。また、ゲート電極204とn型層205とを絶縁分離するために、絶縁層207を形成している。絶縁層207は、例えば、酸化シリコンや窒化シリコンなど、アモルファス状態の絶縁材料から構成すればよい。本実施の形態においても、ソースおよびドレインに挟まれ、ゲート電極204が形成されるチャネル形成領域となる第3領域223を、分極電荷がほぼ発生しない窒化物半導体の半極性面としている。従って、本実施の形態によれば、閾値電圧が制御でき、十分な素子特性が得られた状態で、窒化物半導体を用いたノーマリーオフ動作の電界効果型トランジスタが得られる。ところで、図2Bに示すように、ゲート電極204は、ゲート絶縁層209を介して形成してもよい。この構成では、ゲート絶縁層209を、ドレイン電極202とソース電極203との間に形成しており、ドレイン電極202のとなりの絶縁層207を覆って形成している。また、絶縁層207を用いずに、図2Cに示すように、ドレイン電極202とソース電極203との間にゲート絶縁層210を形成し、ゲート絶縁層210の上にゲート電極204を形成してもよい。実施の形態3次に、本発明の実施の形態3について説明する。図3Aは、本発明の実施の形態3における窒化物半導体装置の構成を示す構成図である。図3Aでは、断面を模式的に示している。この窒化物半導体装置は、c軸方向に結晶成長された窒化物半導体から構成されて主表面が極性面とされた第1領域321,第1領域321より厚く形成された第2領域322,および、第1領域321と第2領域322との間に形成されて主表面が半極性面とされた第3領域323を備える半導体層301と、第1領域321における半導体層301に形成されたn型層305と、n型層305の上に形成されたn型層306と、第3領域323および第2領域322における半導体層301の上に形成された障壁層307とを備える。半導体層301は、GaNから構成され、障壁層307は、AlGaNから構成されている。また、n型層305は、不純物としてSiを5×1017cm3導入したGaNから構成し、n型層306は、Siを5×1019cm3導入したGaNから構成している。また、この窒化物半導体装置は、第1領域321における半導体層301の上に形成されたドレイン電極第1オーミック電極302と、半導体層301の第2領域322に形成されたソース電極第2オーミック電極303と、第3領域323に形成されたゲート電極304とを備える。本実施の形態では、ドレイン電極302は、n型層306の上に形成されてオーミック接合とされている。このようにすることで、ドレイン電極302を、より高濃度な半導体層に接触して形成することができ、より低抵抗なオーミック接合が得られるようになる。また、ソース電極303は、障壁層307の上に形成されてオーミック接合とされている。障壁層307を形成することで、第2領域322では、半導体層301と障壁層307との界面に発生する分極電界により、二次元電子ガス309が誘起される。これにより、第2領域322の障壁層307の上に形成するソース電極303は、半導体層301と低抵抗で接続される。また、ゲート電極304は、例えば、第2領域322において、障壁層307にショットキー接続している。また、ゲート電極304とn型層305とを絶縁分離するために、絶縁層308を形成している。絶縁層308は、例えば、酸化シリコンや窒化シリコンなど、アモルファス状態の絶縁材料から構成すればよい。本実施の形態においても、ソースおよびドレインに挟まれ、ゲート電極304が形成されるチャネル形成領域となる第3領域323を、分極電荷がほぼ発生しない窒化物半導体の半極性面としている。従って、本実施の形態によれば、閾値電圧が制御でき、十分な素子特性が得られた状態で、窒化物半導体を用いたノーマリーオフ動作の電界効果型トランジスタが得られる。ところで、図3Bに示すように、ゲート電極304は、ゲート絶縁層310を介して形成してもよい。この構成では、ゲート絶縁層310を、ドレイン電極302とソース電極303との間に形成しており、ドレイン電極302のとなりの絶縁層308を覆って形成している。また、絶縁層308を用いずに、図3Cに示すように、ドレイン電極302とソース電極303との間にゲート絶縁層311を形成し、ゲート絶縁層311の上にゲート電極304を形成してもよい。製造方法例1次に、本発明の実施の形態における窒化物半導体装置の製造方法例について説明する。はじめに、前述した実施の形態2における窒化物半導体装置を作製する製造方法例1について説明する。まず、図4Aに示すように、サファイアコランダムからなる基板401の上のc軸方向に、GaNからなる半導体層402およびSiを1×1018cm3導入したGaNからなるn型層403を、順次にエピタキシャル成長する。次に、図4Bに示すように、n型層403の上に、酸化シリコンを堆積して絶縁層404を形成する。次に、図4Cに示すように、所定の領域を被覆するように絶縁層404の上にレジストパターン405を形成する。レジストパターン405は、絶縁層404の上にフォトレジストを塗布してレジスト層を形成し、レジスト層をフォトリソグラフィー技術によりパターニングすることで形成すればよい。ここで、所定の領域は、ドレイン電極第1オーミック電極を形成する第1領域に相当する。次に、図4Dに示すように、レジストパターン405をマスクとした選択的なドライエッチングにより、絶縁層404およびn型層403を選択的に除去し、また、層厚方向に一部の半導体層402を選択的に除去する。選択的に除去されてパターニングされた絶縁層404が、後述する選択再成長における選択成長マスクとなる。次に、レジストパターン405を除去した後、絶縁層404が形成されていない半導体層402が露出している領域より、GaNを再度エピタキシャル成長し、加えてAlGaNをエピタキシャル成長する。この選択再成長では、絶縁層404の形成領域以外の半導体層402の露出している領域に、選択的にGaNがエピタキシャル成長する。この成長においては、基板401の平面に対して平行にエピタキシャル成長する極性面と、絶縁層404および露出領域の境界面との間に、基板401の平面に対して斜めのファセットが形成される。この結果、図4Eに示すように、半導体層402n型層403に、主表面が極性面とされた第1領域421,第1領域421より厚く形成された第2領域422,および、第1領域421と第2領域422との間に形成されて主表面が半極性面とされた第3領域423が形成される。また、第3領域423および第2領域422の上に、AlGaNからなる障壁層406が形成される。次に、絶縁層404の一部を除去し、図4Fに示すように、第1領域421においてn型層403の上にドレイン電極第1オーミック電極407を形成し、また、第2領域422において障壁層406の上にソース電極第2オーミック電極408を形成する。例えば、よく知られたリフトオフ法により選択的に金属を堆積することで、ドレイン電極407およびソース電極408を形成すればよい。なお、一部を除去した後の絶縁層404は、第3領域423との境界側とドレイン電極407との間の第1領域421の上に形成された状態とする。次に、図4Gに示すように、第3領域423における障壁層406上に、ショットキー接続するゲート電極409を形成する。例えば、よく知られたリフトオフ法により選択的に金属を堆積することで、ゲート電極409を形成すればよい。なお、図4Hに示すように、ゲート絶縁層410を介してゲート電極409を形成してもよい。この場合、図4Eを用いて説明した状態より、絶縁層404および障壁層406の上にゲート絶縁層410となる絶縁層を形成し、この絶縁層の上にゲート電極409を形成する。この後、第1領域421におけるドレイン電極形成領域、および第2領域422におけるソース電極形成領域のゲート絶縁層410を除去し、n型層403に接続するドレイン電極407、および障壁層406に接続するソース電極408を形成する。また、次に示すように、ゲート絶縁層を備えるように製造してもよい。まず、図4Eを用いて説明した状態より絶縁層404を除去し、図4Iに示すように、ドレイン電極407およびソース電極408の間のn型層403および障壁層406が露出した状態とする。次に、絶縁層を全域に形成し、第3領域423において絶縁層の上にゲート電極409を形成する。この後、ドレイン電極407およびソース電極408の上の上記絶縁層を除去することで、図4Jに示すように、ドレイン電極407とソース電極408との間にゲート絶縁層411が形成され、ゲート絶縁層411の上にゲート電極409が形成された状態が得られる。製造方法例2次に、前述した実施の形態3における窒化物半導体装置を作製する製造方法例2について説明する。まず、図5Aに示すように、サファイアコランダムからなる基板501の上のc軸方向に、GaNからなる半導体層502,Siを5×1017cm3導入したGaNからなるn型層503,およびSiを5×1019cm3導入したGaNからなるn型層504を、順次にエピタキシャル成長する。次に、図5Bに示すように、所定の領域を被覆するようにn型層504の上にレジストパターン505を形成する。レジストパターン505は、n型層504の上にフォトレジストを塗布してレジスト層を形成し、レジスト層をフォトリソグラフィー技術によりパターニングすることで形成すればよい。ここで、所定の領域は、ドレイン電極第1オーミック電極を形成する第1領域に相当する。次に、図5Cに示すように、レジストパターン505をマスクとした選択的なドライエッチングにより、n型層504を選択的に除去する。次に、レジストパターン505を除去した後、図5Dに示すように、n型層504および上述したパターニングにより露出したn型層503の上に、酸化シリコンを堆積して絶縁層506を形成する。次に、図5Eに示すように、所定の領域を被覆するように絶縁層506の上にレジストパターン507を形成する。レジストパターン507は、絶縁層506の上にフォトレジストを塗布してレジスト層を形成し、レジスト層をフォトリソグラフィー技術によりパターニングすることで形成すればよい。ここで、所定の領域は、第1領域に相当する。次に、図5Fに示すように、レジストパターン507をマスクとした選択的なドライエッチングにより、絶縁層506およびn型層503を選択的に除去し、また、層厚方向に一部の半導体層502を選択的に除去する。選択的に除去されてパターニングされた絶縁層506が、後述する選択再成長における選択成長マスクとなる。次に、レジストパターン505を除去した後、絶縁層506が形成されていない半導体層502が露出している領域より、GaNを再度エピタキシャル成長し、加えてAlGaNをエピタキシャル成長する。この選択再成長では、絶縁層506の形成領域以外の半導体層502の露出している領域に、選択的にGaNがエピタキシャル成長する。この成長においては、基板501の平面に対して平行にエピタキシャル成長する極性面と、絶縁層506および露出領域の境界面との間に、基板501の平面に対して斜めのファセットが形成される。この結果、図5Gに示すように、半導体層502に、主表面が極性面とされた第1領域521,第1領域521より厚く形成された第2領域522,および、第1領域521と第2領域522との間に形成されて主表面が半極性面とされた第3領域523が形成される。また、第3領域523および第2領域522の上に、AlGaNからなる障壁層508が形成される。次に、絶縁層506の一部を除去し、図5Hに示すように、第1領域521においてn型層503の上にドレイン電極第1オーミック電極509を形成し、また、第2領域522において障壁層508の上にソース電極第2オーミック電極510を形成する。例えば、よく知られたリフトオフ法により選択的に金属を堆積することで、ドレイン電極509およびソース電極510を形成すればよい。なお、一部を除去した後の絶縁層506は、第3領域523との境界側とドレイン電極509との間の第1領域521の上に形成された状態とする。次に、図5Iに示すように、第3領域523における障壁層508上に、ショットキー接続するゲート電極511を形成する。例えば、よく知られたリフトオフ法により選択的に金属を堆積することで、ゲート電極511を形成すればよい。なお、図5Jに示すように、ゲート絶縁層512を介してゲート電極511を形成してもよい。この場合、図5Hを用いて説明した状態より、絶縁層506および障壁層508の上にゲート絶縁層512となる絶縁層を形成し、この絶縁層の上にゲート電極511を形成する。この後、第1領域521におけるドレイン電極形成領域、および第2領域522におけるソース電極形成領域のゲート絶縁層512を除去し、n型層503に接続するドレイン電極509、および障壁層508に接続するソース電極510を形成する。また、次に示すように、ゲート絶縁層を備えるように製造してもよい。まず、図5Gを用いて説明した状態より絶縁層506を除去し,図5Kに示すように、ドレイン電極509およびソース電極510の間のn型層504、n型層503、および障壁層508が露出した状態とする。次に、絶縁層を全域に形成し、第3領域523において絶縁層の上にゲート電極511を形成する。この後、ドレイン電極509およびソース電極510の上の上記絶縁層を除去することで、図5Lに示すように、ドレイン電極509とソース電極510との間にゲート絶縁層513が形成され、ゲート絶縁層513の上にゲート電極511が形成された状態が得られる。次に、上述した窒化物半導体の選択再成長において、斜めファセットの半極性面の面方位について説明する。例えば、図6のaに示すように、基板601の上に半導体層602をエピタキシャル成長し、半導体層602の上に、絶縁層603を形成して再選択成長させた再選択成長層604の斜めファセットを、11-22面とすることができる。これは、選択成長用の絶縁層603の延在方向の半導体層602の断面が、10-10面となっていればよい。この状態として再成長させれば、成長条件を制御することで、斜めファセットである11-22面を再選択成長層604に形成することができる。また、図6のbに示すように、基板601の上に半導体層602をエピタキシャル成長し、半導体層602の上に、絶縁層603を形成して再選択成長させた再選択成長層604の斜めファセットを、10-11面とすることができる。これは、選択成長用の絶縁層603の延在方向の半導体層602の断面が、11-20面となっていればよい。この状態として再成長させれば、成長条件を制御することで、斜めファセットである10-11面を再選択成長層604に形成することができる。次に、ゲート絶縁層の層厚による閾値電圧の制御性について説明する。図7に示す実施の形態2の窒化物半導体装置において、ゲート絶縁層209の層厚tを変化させることで、閾値電圧を変化させることができる。図7は、図2Bを用いて説明した窒化物半導体装置の構成を示している。なお、層厚tを0とした状態は、図2Aを用いて説明した窒化物半導体装置となる。上述した層厚tと閾値電圧との関係は、図8に示すようになる。図8に示すように、層厚tを0とした状態、言い換えると、ゲート絶縁層を用いない場合、閾値電圧は2Vとなった。また、層厚tの増加とともに閾値電圧は小さくなる。このように、ゲート絶縁層の層厚を可変させることで、ノーマリーオフ動作が可能になり、加えて、閾値電圧の制御が可能になる。以上に説明したように、本発明では、まず、窒化物半導体の半極性面をチャネルとして用いることで、分極電荷量を抑制し、ノーマリーオフ動作を実現している。また、選択再成長により半極性面を作製している。この選択成長による再成長層の層厚により、半極性面第3領域の長さを変化させることができ、実効的なゲート長を制御することが可能である。再成長層の層厚は、原子層レベルで制御可能であるので、ゲート長が原子層レベルで制御可能になる。加えて、ゲート絶縁層の厚さで、閾値電圧の制御を可能としている。従って、目的に合わせた増幅特性,周波数特性などを容易に得ることができる。なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。例えば、上述した実施の形態では、例えば、ソース電極の接続においては、AlGaN/GaNなどのヘテロ接合構造で二次元電子ガスを誘起し、低抵抗な接続を構成し、また、ドレイン電極の接続においては、n型層を用いることで、低抵抗な接続を構成しているが、これに限るものではない。例えば、ソース電極の接続においても、n型層を用いて低抵抗な接続を得るようにしてもよい。また、上述した実施の形態では、第1領域の上にドレイン電極を形成し、第2領域の上にソース電極を形成する例を示したが、これに限るものではなく、第1領域の上にソース電極を形成し、第2領域の上にドレイン電極を形成してもよいことは、いうまでもない。また、上述した実施の形態では、AlGaN/GaNのヘテロ接合構造を用いたが、これに限るものではなく、他の材料の組み合わせによるヘテロ構造を用いるようにしてもよいことはいうまでもない。また、基板は、サファイアに限るものではなく、他の結晶材料を用いるようにしてもよい。"