"半導体素子と、前記半導体素子に形成されている接続電極と、前記半導体素子に形成されているアライメントマークとを備え、前記アライメントマークの少なくとも1つ以上が磁性体からなる半導体装置。前記接続電極を覆うように形成されているアンダーフィル樹脂を備える請求項1に記載の半導体装置。前記磁性体が、Fe、Co及びNiから選ばれる少なくとも1つ以上を含む請求項1に記載の半導体装置。前記半導体素子の、2箇所以上に磁性体からなるアライメントマークが形成されている請求項1に記載の半導体装置。前記アライメントマークの前記半導体素子の面からの高さが、前記接続電極の高さ以下であり、且つ、前記接続電極が形成されている面の高さ以上である請求項1に記載の半導体装置。半導体基体と、前記半導体基体上に形成された配線層と、前記配線層の表面に形成された接続電極と、前記接続電極と同じ層に形成されているアライメントマークと、を備え、前記アライメントマークの少なくとも1つ以上が磁性体からなる半導体装置。半導体素子が形成された基体を準備する工程と、前記基体上にアライメントマークを形成する工程と、前記基体上に接続電極を形成する工程と、を有し、前記アライメントマークを形成する工程において、前記半導体素子に形成される1つ以上のアライメントマークを磁性体により形成する半導体装置の製造方法。前記磁性体をキュリー温度以上に加熱し、前記アライメントマークを消磁する工程を有する請求項7に記載の半導体装置の製造方法。半導体装置の接続においては、電極間の接続信頼性の向上が求められている。特に、半導体素子の微細化により、半導体素子と回路基板との間隔、及び、電極間ピッチが小さくなるにつれ、接続の際の位置合わせ精度の向上が求められている。光学式カメラを用いた位置合わせでは、光学式カメラを備える装置により、半導体素子に形成されたアライメントマークを認識し位置合わせを行うため、位置合わせ精度が光学式カメラの精度に大きく依存する。特許文献1及び特許文献2に記載された半導体素子の実装方法では、バンプ電極等による半導体素子と回路基板との具体的な接続方法や、バンプ電極の磁化方法が記載されていない。このため、この技術による半導体素子と回路基板との位置合わせ精度の向上による電極の接続信頼性の向上は得られない。また、特許文献3に記載された技術では、バンプ電極又はダミーバンプに磁性体が使用されている。そして、半導体素子を配置した後、磁性体を磁化して正確な位置合わせが行われる。このような方法では、最初に半導体素子を配置する際に、バンプ電極同士の正確な位置合わせがされていない。このため、最初に半導体素子を配置する際に、大きな位置ずれが生じていると、磁力によるセルフアライメントによる補正ができず、バンプ電極の位置合わせの高精度化の要求には対応できない。上述のように、特許文献1~3に記載された技術では、半導体素子の電極接続における高精度な位置合わせが困難であり、接続信頼性の向上が困難である。本技術においては、位置合わせ精度の向上による接続信頼性の向上が可能な半導体装置及び半導体装置の製造方法を提供するものである。本技術の半導体装置は、半導体素子と、半導体素子に形成されている接続電極と、半導体素子に形成されているアライメントマークとを備え、アライメントマークの少なくとも1つ以上が磁性体からなる。また、本技術の半導体装置は、半導体基体と、半導体基体上に形成された配線層と、配線層の表面に形成された接続電極と、接続電極と同じ層に形成されているアライメントマークと、を備え、アライメントマークの少なくとも1つ以上が磁性体からなる。また、本技術の半導体装置の製造方法は、半導体素子が形成された基体を準備する工程と、基体上にアライメントマークを形成する工程と、基体上に接続電極を形成する工程とを有する。そして、アライメントマークを形成する工程において、半導体素子に形成される1つ以上のアライメントマークを磁性体により形成する。上述の半導体装置及び半導体装置の製造方法によれば、半導体素子のアライメントマークの少なくとも1つが磁性体により形成されている。半導体素子の接続電極を接続する際の位置合わせにおいて、磁性体からなるアライメントマークに磁性を持たせることにより、光学的な位置合わせを行うこと無く、アライメントマーク同士の正確な位置合わせが磁性体の磁力により行われる。このため、半導体装置を配置する位置の精度が向上し、半導体装置の電極の接続信頼性が向上する。本技術によれば、位置合わせ精度の向上により、接続信頼性の向上が可能な半導体装置及び半導体装置の製造方法を提供することができる。以下、本技術を実施するための最良の形態の例を説明するが、本技術は以下の例に限定されるものではない。なお、説明は以下の順序で行う。1.半導体装置の第1実施形態2.第1実施形態の半導体装置の製造方法3.半導体装置の第2実施形態4.第2実施形態の半導体装置の製造方法5.電子機器の実施形態1.半導体装置の第1実施形態以下、半導体装置の第1実施形態について説明する。図1に第1実施形態の半導体装置の構成を表す断面図を示す。図1に示す半導体装置10は、半導体素子11上に形成されたパッド電極12上のバンプ電極19、及び、アライメントマーク15を示す断面図である。また、図2に、第1実施形態の半導体装置のバンプ電極19の形成面の構成を表す平面図を示す。図1に示すように、半導体装置10は、半導体素子11上にパッド電極12を有する。また、半導体素子11上には、パッド電極12の開口を除く全面にパッシベーション層13が形成されている。パッド電極12上には、外部機器との接続電極としてバンプ電極19が形成されている。バンプ電極19は、パッド電極12上に形成されているバリア層14、バリア層14上に形成されているアンダーバンプメタルUBM16、及び、UBM16上に形成されているバンプ17から構成されている。バンプ電極19は、図2に示すように、半導体素子11の一主面上に、アレイ状に形成されている。パッド電極12は、例えばアルミニウムからなり、半導体素子11において、図示しない基体の電子回路に接続されている。また、パッド電極12の表面周囲にパッシベーション層13が形成され、中央部分に、バリア層14とUBM16とが形成されている。また、半導体装置10は、パッシベーション層13上に、アライメントマーク15が形成されている。バンプ電極19、アライメントマーク15及びパッシベーション層13を覆って半導体素子11の全面にアンダーフィル樹脂18が形成されている。図2に示すように、半導体装置10において、半導体素子11の中央側にバンプ電極19が形成されている。バンプ電極19の外周側に、アライメントマーク15が形成されている。アライメントマーク15は、半導体素子11の四隅にそれぞれ設けられている。バリア層14は、パッド電極12の中央部分を被覆するように形成されている。また、バリア層14は、パッド電極12の表面周囲に形成されたパッシベーション層13上において、UBM16が形成されている部分の下層に形成されている。さらに、バリア層14は、アライメントマーク15に下部とパッシベーション層13との間にパッド電極12上と同様に形成されている。バリア層14は、例えば、Ti、Cu等により形成されている。UBM16は、上述のバリア層14を介して、パッド電極12の中央部分に形成されている。また、UBM16上にバンプ17が形成されている。このように、バリア層14、UBM16及びバンプ17により、パッド電極12上にバンプ電極19が形成されている。UBM16は、バンプ17を形成するはんだによる侵食を受けるため、一定以上の厚さを有して形成される。UBM16は、例えば、Ni、Ti、TiW、W及びCu等により形成されている。通常、UBM16は、UBM16上に形成されるSnAg等のはんだ合金による、AlCuやCu等からなるパッド電極12への拡散を防ぐため、バリア層14やパッド電極12よりも厚く形成される。バンプ17は、UBM16上において、パッド電極12上において突出した球状に形成されている。バンプ17は、例えば、SnAg等のはんだ合金により形成されている。また、バンプ17としてUBM16上にはんだ合金等を形成せず、UBM16上にNi/Au等による酸化防止処理を行ってもよい。アライメントマーク15は、半導体素子11上の所定の位置に様式化して形成される。例えば、図2に示すように、バンプ電極19が形成されている領域の周囲であり、半導体素子11の端部に近い位置に複数のアライメントマーク15が形成される。アライメントマーク15は、半導体装置10を他の半導体装置又は実装基板等にセットする際の位置合わせのために、通常1個の半導体素子11に対して2箇所以上にアライメントマークが形成される。また、図1に示すように、アライメントマーク15は柱状に形成されている。そして、柱状のアライメントマーク15の半導体素子11の面からの高さが、パッド電極12上に形成されているバンプ電極19の高さ以下で形成されている。アライメントマーク15の高さは、アンダーフィル樹脂18を形成した後も、アライメントマーク15が容易に認識でき、半導体装置10の実装時に不具合が発生しない高さであればよい。例えば、アライメントマーク15の高さは、アンダーフィル樹脂18の高さと同じでもよい。また、アライメントマーク15の高さはアンダーフィル樹脂18以下の高さで形成することが好ましい。また、半導体素子11上に形成される複数のアライメントマーク15のうち、少なくとも1つ以上が磁性体から構成されている。半導体素子11上に形成されるアライメントマーク15は、常磁性体であり、磁化することにより強磁性体となる磁性体材料を用いる。アライメントマーク15を構成する磁性体としては、例えば、鉄Fe、コバルトCo、ニッケルNiから選ばれる少なくとも1種以上を含む材料を用いる。また、上記から選ばれる2種以上を含む合金を用いることもできる。アライメントマーク15は、半導体装置10の実装時に行われる位置合わせのときに磁化されていればよく、位置合わせ以外のときは磁化されていなくてもよい。また、実装後には、アライメントマーク15を構成する磁性体が消磁されていてもよい。磁性体の磁化は、例えば、永久磁石又は電磁石を用いて行うことができる。また、PLDパルスレーザーアブレーション法を用いて行うことができる。磁性体の消磁は、例えば、磁性体をキュリー温度以上に加熱することにより行うことができる。なお、アライメントマーク15は、図2に示す4個に限られず、少なくとも2個以上形成されていればよい。このとき、アライメントマーク15は、少なくとも1個以上が磁性体により形成されていればよい。特に、2個以上のアライメントマーク15が磁性体により形成されていることが好ましく、さらに、全てのアライメントマーク15が磁性体により形成されていることが好ましい。また、磁性体からなるアライメントマークと、磁性体以外からなるアライメントマークとを混載してもよい。この場合には、磁性体以外から形成されているアライメントマーク15は、アンダーバンプメタルUBM16と同じ材料、例えば、Ti、TiW、W及びCu等で形成することが好ましい。また、UBM16と異なる材料により形成してもよい。磁性体以外からアライメントマークを形成する場合にも、磁性体からなる柱状のアライメントマークと同じ高さで、アライメントマークを形成する。アライメントマーク15の形成位置は、図2に示す半導体素子11の角部近くの四隅に限られず、半導体素子の形状等を考慮して任意の箇所に形成することができる。光学カメラを用いて位置合わせを行う場合には、バンプ電極の形成位置よりも、半導体素子の端部側に形成する必要がある。これは、位置合わせの際に、半導体素子11と実装面との間に光学カメラを挿入し、それぞれのアライメントマークの位置を確認する必要があるためである。アライメントマーク15を磁性体により形成し、磁性体の磁力により位置合わせをする場合には、光学カメラの挿入が不要となる。このため、磁性体によるアライメントマーク15は、上述の磁性体以外によるアライメントマークよりも形成位置の自由度が大きい。例えば、半導体装置10と実装面との間に光学カメラを挿入できない位置においても、アライメントマーク15を形成することができる。磁性体からなるアライメントマーク15を磁化した後、半導体装置10を他の半導体装置又は実装基板等に実装すると、リフロー炉内でアンダーフィル樹脂18が溶融した状態で、半導体装置10がアライメントマーク15の磁力により位置合わせされる。このように、アライメントマーク15の磁力により、リフロー時にセルフアライメントが行われる。アンダーフィル樹脂18は、半導体装置10を実装する際に、バンプ17の接続部分、半導体装置10の実装面がアンダーフィル樹脂18によって被覆される厚さに形成する。例えば、半導体素子11表面からアンダーフィル樹脂の厚さが、実装後の半導体装置10の実装面と、半導体装置10が実装される半導体装置又は実装基板等の実装面との距離以上の厚さで形成されていることが好ましい。半導体装置10と実装基板等との間にアンダーフィル樹脂18が充填される構成とすることにより、実装信頼性を確保することができる。アンダーフィル樹脂18としては、例えば、フェノール系、アミン系、及び、酸無水物硬化剤を用いた熱硬化性樹脂を用いることが好ましい。また、リフロー時のセルフアライメント性を考慮し、アンダーフィル樹脂18の最低溶融粘度は、0.01Pas~10Pasであることが好ましい。樹脂溶融粘度が低すぎると、アンダーフィル樹脂18の流動性が著しく上昇し、半導体装置10の実装面の外部に流出する恐れがある。また、樹脂溶融粘度が高いと、樹脂流動性が低く、リフロー時のアライメントマーク15の磁力によるセルフアライメントの抵抗となる可能性がある。また、アンダーフィル樹脂18は、上記樹脂にフラックス活性力を有する材料を含むことが好ましい。アンダーフィル樹脂18にフラックス活性力が付与されていると、リフロー時に先にアンダーフィル樹脂18が溶融することにより、バンプ17の表面の酸化膜が還元される。そして、磁性体からなるアライメントマーク15の引き合う力により、上下のバンプ同士が接触して金属接続が形成される。なお、半導体装置10においてアライメントマーク15は、パッシベーション層13上に形成されているが、パッド電極12と同一面に形成することも可能である。この場合には、アライメントマーク15をパッド電極12と同じ材料で形成することも可能である。次に、上述の半導体装置10同士をバンプ電極19で接続した状態を図3に示す。図3に示す構成では、同じ構成の半導体装置10が互いにバンプ電極19の形成面を対向させて配置されている。そして、上部半導体装置10Aと下部半導体装置10Bとが、互いのバンプ電極19により接続されている。バンプ電極19は、表面のバンプ17が互いに拡散して一体化することにより、上部半導体装置10Aと下部半導体装置10Bとが電気的に接続されている。そして、アンダーフィル樹脂18により、上部半導体装置10Aと下部半導体装置10Bとが機械的に接続され、バンプ電極19による接続部がアンダーフィル樹脂18内に形成されている。このように、上部半導体装置10Aと下部半導体装置10Bとの間をアンダーフィル樹脂18が満たすことによりフィレットが形成される。また、上部半導体装置10Aと下部半導体装置10Bとは、互いに半導体素子11上に形成されている相互のアライメントマーク15の位置を合わせて配置されている。接続面に磁性体からなるアライメントマーク15を備え、この磁性体を磁化することにより、磁性体同士が磁力で引き合い、アライメントマーク同士の正確な位置合わせが可能となる。このため、光学カメラ等を用いることなく上部半導体装置10Aと下部半導体装置10Bとの正確な位置合わせが可能となる。特に、2個以上のアライメントマーク15が磁性体から形成されている場合には、磁力による位置合わせのみで、精度の高い位置合わせが可能となる。上述のように、バンプ電極を利用したフリップチップ接続等を行う上部半導体装置10Aと下部半導体装置10Bとにおいて、互いの半導体素子11に磁性体からなるアライメントマークが形成される。このため、上下半導体素子の磁力による位置合わせ後、リフロー工程においてバンプが溶融すると、磁性体同士が引き合う力により半導体素子11が正確な位置に移動する。この作用により、セルフアライメントによる高精度な位置合わせが可能となる。さらに、図3に示す構成では、各上下半導体素子に形成された磁性体にそれぞれ反対の磁界を印加し、且つ上下半導体素子11上の少なくともいずれか一方にあらかじめフラックス活性成分を有するアンダーフィル樹脂18が形成されている。予め半導体装置10の表面にフラックス活性力を有するアンダーフィル樹脂18が形成されているため、リフロー工程において、バンプ接続と、磁性体同士が引き合うことによる位置合わせとを同時に行うセルフアライメントが可能となる。特に、光学式カメラの精度の限界により、光学的な位置合わせ精度の向上が望めない20μm以下の微細バンプを用いた接続において、位置低タクト化と位置合わせ精度向上が可能となる。また、フラックス活性力を有し、リフロー時の温度での最低溶融粘度が0.01Pas~10Pasのアンダーフィル樹脂を用いることで、リフロー時に樹脂の抵抗が低くなり、磁化された磁性体同士の引き合う力による位置合わせが容易となる。さらに、半導体装置10同士を接続した後、磁性体からなるアライメントマークを消磁して磁力を有さない状態としてもよい。これにより、接続後に、磁力による半導体装置10の誤作動等を防ぐことができる。次に、半導体装置10におけるアライメントマーク15の高さについて説明する。図3に示すように、磁性体又は永久磁石が接触した際に発生する上下半導体素子間の距離Aが、バンプ17同士が接触して電気的な接続が確保できる高さとなるように、上下の半導体素子11上に形成されているアライメントマーク15の高さBを調整する。アライメントマークの高さBとしては、例えば、柱状のアライメントマーク15の半導体素子11の面からの高さが、パッド電極12上に形成されているバンプ電極19の高さ以下であり、且つ、バンプ17が形成されている面の高さ以上とすることができる。図3に示す構成では、バンプ17が形成されている面はUBM16であるため、アライメントマーク15の高さは、UBM16の高さ以上であり、且つ、バンプ17の高さ以下とすることができる。また、例えば、バンプ17としてUBM16上にはんだ合金等を形成しない構成とした場合には、アライメントマーク15の高さは、パッド電極12の高さ以上であり、且つ、UBM16の高さ以下とすることができる。特に、アライメントマーク15の高さをUBM16と同じ高さにすることが好ましい。なお、アライメントマーク15の高さは、半導体装置10の実装時に不具合が発生しない高さであればよい。例えば、アライメントマーク15の高さはアンダーフィル樹脂18以下の高さで形成することが好ましい。なお、上下半導体素子のアライメントマーク15は、それぞれ同じ高さで形成されていなくてもよく、例えば、いずれか一方の高さが小さくてもよい。半導体素子を接続した際に、上部半導体装置10Aのアライメントマーク15の高さと、下部半導体装置10Bのアライメントマーク15の高さの合計が、上述の距離Aを確保できればそれぞれのアライメントマーク15の高さは特に限定されない。なお、上述の実施形態では、同じ構成の半導体装置10同士を接続する場合について説明したが、半導体装置10を接続する対象は、上述の実施形態に限られない。半導体装置10と同様に磁性体からなるアライメントマークを備えていれば、他の構成からなる半導体装置や回路基板等に接続することができる。また、磁性体からなるアライメントマークは、対応する位置の一方が磁力を有していれば、他方のアライメントマークが磁化されていなくてもよい。2.第1実施形態の半導体装置の製造方法次に、第1実施形態の半導体装置の製造方法について説明する。なお、以下の製造方法の説明では、上述の第1実施形態の半導体装置と同様の構成には、図1~3と同じ符号を付して、各構成の詳細な説明は省略する。また、以下の説明では、半導体基体上に形成される複数の半導体素子のうち、1つの半導体素子の断面図のみを示して説明する。まず、図4Aに示すように、パッド電極12及びパッシベーション層13を備える半導体素子11が形成された半導体基体を準備する。そして、基体上の半導体素子11の表面に逆スパッタを行い、パッド電極12表面の酸化膜等を除去する。次に、図4Bに示すように、スパッタリング法を用いて、パッド電極12及びパッシベーション層13を被覆して、半導体素子11の全面にバリア層14を形成する。バリア層14の形成は、例えば、パッド電極12及びパッシベーション層13上に、スパッタリング法を用いてTi層を形成する。そして、Ti層を被覆するように、同様にスパッタリング法を用いてCu層を形成する。次に、図4Cに示すように、バリア層14上にフォトレジスト層21を形成する。フォトレジスト層21は、基体全面を覆うように、例えばスピンコート法により感光性のレジスト材料を塗布した後、この塗膜を乾燥させることにより形成する。また、フォトレジスト層21は、半導体素子11上に形成するアライメントマーク15の高さ以上の厚さに形成する。次に、図4Dに示すように、フォトマスク22を用いてフォトレジスト層21に露光処理を行う。フォトマスク22には、アライメントマークを形成する領域に露光光を照射するパターンを用いる。そして、図4Eに示すように、フォトレジスト層21に現像処理を行い、フォトレジスト層21の露光部を除去し、フォトレジスト層21に開口部23を形成する。開口部23は、アライメントマークの形成位置と対応する位置に形成する。次に、図5Fに示すように、フォトレジスト層21の開口部23に電解めっき法を用いてアライメントマーク15を形成する。半導体素子11上に形成するアライメントマーク15のうち、少なくとも1箇所以上に磁性体を用いてアライメントマーク15を形成する。これにより、半導体素子11及びバリア層14上にアライメントマーク15が形成される。アライメントマーク15を磁性体で形成する場合には、Ni、Fe及びCoから選ばれる少なくとも1種類以上を用いためっき層により形成する。また、磁性体からなるアライメントマーク15と、上記磁性体以外からなるアライメントマーク15を混載する場合には、磁性体以外からなるアライメントマーク15は、例えば、Ti、TiW、W及びCu等のめっき層により形成する。アライメントマーク15の高さは、パッド電極12上に形成されているバンプ電極19の高さ以下であり、且つ、バンプ17が形成されている面の高さ以上に形成する。また、バンプ17としてUBM16上にはんだ合金等を形成しない構成場合には、アライメントマーク15の高さをUBM16と同じ高さに形成する。次に、図5Gに示すように、半導体素子11上からフォトレジスト層21を除去する。そして、図5Hに示すように、バリア層14上にフォトレジスト層24を形成する。フォトレジスト層24は、基体の面及びアライメントマーク15を覆うように、例えばスピンコート法を用いて塗布した後、この塗膜を乾燥させることにより形成する。次に、図5Iに示すように、フォトマスク25を用いてフォトレジスト層24に露光処理を行う。フォトマスク25には、パッド電極12の中央部分に露光光を照射するパターンを用いる。そして、露光後にフォトレジスト層24に現像処理を行い、露光部を除去してフォトレジスト層24に開口部26を形成する。そして、図6Jに示すように、電解めっき法を用いて開口部26内にアンダーバンプメタルUBM16を形成する。さらに、図6Kに示すように、開口部26内においてUBM16上に、電解めっき法を用いてはんだ層17Aを形成する。UBM16は、例えば、Ni、Ti、TiW、W及びCu等の電解めっきにより形成する。また、はんだ層17Aは、SnAg等のはんだ合金を用いた電解めっきにより形成する。次に、フォトレジスト層24を除去した後、スパッタエッチングにより半導体素子11の表面に露出するバリア層14を除去する。そして、図6Lに示すように、リフローによりはんだ層17Aを溶融してバンプ17を形成する。バリア層14の除去では、基体全面に対して、UBM16及びはんだ層17Aをマスクにして行うことにより、UBM16の下層にのみバリア層14を残存させることができる。また、アライメントマーク15もエッチングマスクとなるため、アライメントマーク15の下部にも、バリア層14が残存する。また、リフローによりはんだ層17Aを球状のバンプ17に形成することで、パッド電極12上にUBM16とバンプ17とからなるバンプ電極19を形成する。この状態で、形成した磁性体が常磁性の場合には、アライメントマークを磁化する。アライメントマークの磁化方法は、例えば、永久磁石又は電磁石を用いて行う。また、PLDパルスレーザーアブレーション法を用いて行う。この工程により、磁性体に磁界を加える。磁界は、半導体素子11面に対して磁束が垂直方向となるように加える。そして、半導体装置10のアライメントマーク15と、この半導体装置10を実装する機器のアライメントマークとが逆の磁極となるように、アライメントマーク15に磁極を生じる。次に、図6Mに示すように、半導体素子11側の基体の面にアンダーフィル樹脂18を形成する。アンダーフィル樹脂18は、例えば、アンダーフィル樹脂を含む塗布液を用いたスピンコート法、又は、アンダーフィル樹脂のドライフィルムのラミネートにより形成する。そして、基体から半導体素子11を切削及び個片化し、半導体装置10を製造する。以上のように、基体の半導体素子11形成面に、フォトリソグラフィと電解めっきとを用いて、アライメントマーク15と、UBM16及びはんだバンプ17とを形成する。アライメントマーク15は、上面が位置が半導体素子11の形成面からバンプ電極19の高さ以下となるように形成する。また、アンダーフィル樹脂18により半導体素子11のバンプ電極19形成面を被覆する際に、アライメントマーク15も同時に被覆する。このときのアンダーフィル樹脂18は、アライメントマーク15の高さ以上の厚さで形成する。なお、上述の製造方法では、アライメントマーク15を構成する磁性体の磁化工程を、基体から半導体素子11を切削及び個片化する前に行っているが、アライメントマーク15が形成された後であれば、磁性体の磁化工程はいつ行ってもよい。例えば、磁性体を磁化する工程は、半導体素子11を個片化した後に行ってもよい。また、上述の実施形態の製造方法では、アライメントマーク15は、UBM16及びはんだ層17Aの形成工程前に作製しているが、UBM16及びはんだ層17Aの形成工程とアライメントマーク15の形成工程との順序は特に限定されない。アライメントマーク15と、UBM16及びはんだ層17Aの形成工程は、バリア層14の形成工程後であり、バリア層14のエッチング工程前であれば、順序を問わずに行うことができる。次に、上述の製造方法により形成された半導体装置10を接続する方法について説明する。以下の説明では、半導体装置10の接続の一例として、同じ構成の半導体装置10を2つ用いて、それぞれのバンプ電極19形成面同士を対向させて接続する方法について示す。まず、図7Nに示すように、上部半導体装置10Aと下部半導体装置10Bとの位置合わせを行う。このときの位置合わせでは、光学的な位置合わせを行わなくても、アライメントマーク15による磁極が異なる磁性体同士を用いて位置合わせを行う。このため、上部半導体装置10Aと下部半導体装置10Bとの位置を、ある程度粗い位置合わせ精度で接触させた場合にも、磁力の引き合いによる位置合わせが可能となる。次に、図7Oに示すように、上部半導体装置10Aと下部半導体装置10Bとを位置合わせした状態で、リフロー炉内で加熱する。リフローにより、バンプ17の融点以上、例えば、バンプ17がSn-3.5Agの場合には、融点221°C以上に加熱し、バンプ17を溶融させて接続する。このとき、フラックス活性成分を有するアンダーフィル樹脂18がバンプ17よりも先に溶融することで、リフロー時にバンプ17の表面の酸化膜が還元される。そして、磁性体からなるアライメントマーク15が磁力による引き合う力で、上下のバンプ同士を接触させて金属接続を形成することができる。さらに、アンダーフィル樹脂18を加熱して硬化する。アンダーフィル樹脂18は、上部半導体装置10Aと下部半導体装置10Bとを接着することにより、半導体素子同士の接着面の機械的な接続信頼性を向上させる。なお、アンダーフィル樹脂18を硬化するための加熱は、上述のバンプ17を接続させるためのリフローと同時に行うこともできる。上述のように、リフローによりバンプ17が溶融され、さらに、アンダーフィル樹脂18が流動することにより、上部半導体装置10Aと下部半導体装置10Bとが遊動状態となる。このため、上部半導体装置10Aと下部半導体装置10Bとは、互いのアライメントマーク15が磁力で引き合う力により、位置合わせの微調整や修正が行われる。このように、アライメントマーク15が磁化された磁性体からなることにより、リフロー前の上部半導体装置10Aと下部半導体装置10Bとを接触させる最初の位置合わせの他に、リフロー時に磁力によるセルフアライメントが行われる。以上の工程により、アライメントマーク15を構成する磁性体の磁力による位置合わせを用いて、半導体装置10同士を接続することができる。また、上部半導体装置10Aと下部半導体装置10Bとを接続した後、磁性体からなるアライメントマーク15を消磁することもできる。アライメントマーク15の消磁は、磁性体として使用する材料のキュリー温度以上に加熱して行う。アライメントマーク15の磁力を消すことにより、半導体装置の磁力による誤作動をなくすことができる。3.半導体装置の第2実施形態次に、半導体装置の第2実施形態について説明する。本技術の磁性体を用いたアライメントマークによる位置合わせは、上述の第1実施形態で示したバンプを利用した半導体素子のフリップチップ接続以外にも、金属電極の三次元接続を利用した半導体基体同士の接続にも適用することができる。図8に、金属電極により接続された半導体装置の一例として、第1半導体装置31と第2半導体装置32とが金属電極45により接続された構成の半導体装置30を示す。図8に示す半導体装置30は、複数の画素が配列された画素領域を備える第1半導体装置31と、信号処理を行うロジック回路を備える第2半導体装置32とを備える。そして、第1半導体装置31と第2半導体装置32とが、金属電極45により相互に電気的に接続され、1つのデバイスとして構成された固体撮像装置である。第1半導体装置31は、第1半導体基体50を備える。第1半導体基体50には、画素領域に、各画素の光電変換部となるフォトダイオードPD、各画素トランジスタのソース/ドレイン領域、及び、第1半導体基体50上に形成されたゲート電極からなる光電変換部41を備える。そして、第1半導体装置31の第2半導体装置32と接続された面とは逆の第1半導体基体50の面に平坦化膜44が形成され、光電変換部41上にカラーフィルタ42及びオンチップマイクロレンズ43がこの順で積層されている。また、第1半導体装置31の第2半導体装置32と接続される側の第1半導体基体50の面には、配線層33が形成されている。配線層33は、複数の層からなる絶縁層35と、各絶縁層35内に形成された導体層37からなる配線と、各層の導体層37同士を電気的に接続する接続導体36とからなる。そして、配線層33の表面40第1半導体基体50と逆の面に、接続用の金属電極45が形成されている。また、金属電極45の周囲に、アライメントマーク46が形成されている。第2半導体装置32は、第2半導体基体55を備える。第2半導体基体55には、信号処理のための信号処理回路を含むロジック回路が形成されている。第2半導体装置32の第1半導体装置31と接続される側の第2半導体基体55の面に、ロジック回路を構成する複数のMOSトランジスタを備える。MOSトランジスタは、素子分離領域で分離された1対のソース/ドレイン領域39と、ゲート絶縁膜を介して形成したゲート電極38を有する。また、第2半導体基体55上には、配線層34が形成されている。配線層34は、複数の層からなる絶縁層35と、各絶縁層35内にされた導体層37からなる配線と、各層の導体層37同士を電気的に接続する接続導体36とからなる。そして、配線層34の最表面40第2半導体基体55と逆の面に、接続用の金属電極45が形成されている。また、金属電極45の周囲に、アライメントマーク46が形成されている。第2半導体装置32に形成される金属電極45及びアライメントマーク46は、上述の第1半導体装置31の接続用の金属電極45及びアライメントマーク46と対応する位置に形成されている。アライメントマーク46は、図9に示すように、第1半導体装置31及び第2半導体装置32以下、半導体装置31,32の周辺部に近い位置に複数形成される。通常1個の半導体基体に対して少なくとも2箇所以上のアライメントマーク46が形成される。また、図8に示すように、アライメントマーク46は、配線層33の表面の絶縁層35において、接続用の金属電極45と表面が同じ高さとなるように、絶縁層35内に埋めこまれて形成されている。なお、アライメントマーク46は、磁力により位置合わせが可能であり、半導体装置31,32の接続に不具合が発生しない高さであればよい。好ましくは、図8に示すように絶縁層35内に埋めこまれている構成とすることができる。また、アライメントマーク46は、絶縁層35の表面から突出した構成としてもよい。また、この場合に、貼り合わせ後に発生する隙間には液状樹脂を埋めこむこともできる。但し、アライメントマーク46が接続用の金属電極45よりも突出している場合には接続が困難となるため好ましくない。また、半導体装置31,32上に形成される複数のアライメントマーク46のうち、少なくとも1つ以上が磁性体から構成されている。特に、2個以上のアライメントマーク46が磁性体により形成されていることが好ましく、さらに、複数のアライメントマーク46が形成される場合には、全てが磁性体により形成されていることが好ましい。半導体装置31,32上に形成されるアライメントマーク46は、常磁性体であり、実装時に行われる位置合わせのときに磁化されていればよく、位置合わせ以外のときは磁化されていなくてもよい。また、実装後には、アライメントマーク46を構成する磁性体が消磁されていてもよい。アライメントマーク46を構成する磁性体としては、例えば、鉄Fe、コバルトCo、ニッケルNiから選ばれる少なくとも1種以上含む材料を用いる。また、上記から選ばれる2種以上を含む合金を用いることもできる。アライメントマーク46を磁性体で形成することにより、半導体装置31,32の位置合わせをセルフアライメントで行うことができる。このため、光学的な位置合わせを行うことなく精度の高い位置合わせが可能となる。なお、上述のアライメントマークを用いて位置合わせを行う基体同士の接続であれば、接続の種類は問わず、上述の金属電極による接続以外にも適用することができる。例えば、プラズマ接続による基体同士の接続にも適用することができる。4.第2実施形態の半導体装置の製造方法次に、第2実施形態の半導体装置の製造方法について説明する。なお、以下の製造方法の説明では、上述の第2実施形態の半導体装置と同様の構成には、図8,9と同じ符号を付して、各構成の詳細な説明は省略する。また、以下の製造方法では、半導体装置の製造方法の一例として、上述の第1半導体装置31の製造方法において、半導体基体上の配線層に形成するアライメントマークの形成方法のみ説明する。なお、半導体基体、配線層及びこれらに形成される各種素子の形成方法については説明を省略する。半導体基体、配線層及び金属電極等は、従来公知の方法により製造することができる。また、第2半導体装置32についても、第1半導体装置31と同様にアライメントマークを形成することができ、半導体基体、配線層及び金属電極等は、従来公知の方法により製造することができる。まず、第1半導体基体50上に従来公知の方法により図示しない配線層33を形成する。そして、最表面の絶縁層35を形成した後、図10Aに示すように、絶縁層35上にフォトレジスト層47を形成する。フォトレジスト層47は、第1半導体基体50全面を覆うように、例えばスピンコート法により感光性のレジスト材料を塗布した後、この塗膜を乾燥させることにより形成する。次に、図10Bに示すように、フォトマスク48を用いてフォトレジスト層47に露光処理を行う。フォトマスク48には、アライメントマークを形成する領域に露光光を照射するパターンを用いる。そして、図10Cに示すように、フォトレジスト層47に現像処理を行い、フォトレジスト層47の露光部を除去し、フォトレジスト層47に開口部49を形成する。次に、図10Cに示すように、フォトレジスト層47の開口部49から露出する絶縁層35をドライエッチングにより除去する。開口部49内の絶縁層35を除去することにより、絶縁層35のアライメントマークを形成する位置に凹部51を形成する。そして、図11Eに示すように、絶縁層35上からフォトレジスト層47を剥離する。フォトレジスト層47の剥離後、図11Fに示すように、スパッタリング法を用いて、絶縁層35の表面、及び、絶縁層35の凹部51内を被覆して、バリア層52を形成する。バリア層52の形成は、例えば、絶縁層35上に、スパッタリング法を用いてTi層を形成する。そして、Ti層を被覆するように、同様にスパッタリング法を用いてCu層を形成する。次に、図11Gに示すように、絶縁層35の表面、及び、絶縁層35の凹部51に電解めっき法を用いてアライメントマークとなるめっき層53を形成する。このとき、少なくとも1箇所以上の凹部51内に磁性体によるめっき層53を形成する。アライメントマーク46を磁性体で形成する場合には、Ni、Fe及びCoから選ばれる少なくとも1種類以上を用いためっき層53を形成する。また、磁性体からなるアライメントマーク46と、上記磁性体以外からなるアライメントマーク46を混載する場合には、複数回の電解めっきによりめっき層53を形成することもできる。この場合には、任意の箇所の凹部51をレジスト等で覆うことにより、めっき層53により埋めこむ凹部51を選択する。上記磁性体以外からなるアライメントマーク46を形成する場合には、例えば、Ti、TiW、W及びCu等のめっき層53を形成する。次に、図11Hに示すように、化学機械研磨CMP法を用いて、絶縁層35上に形成されためっき層を除去し、凹部51内にのみめっき層を残存させてアライメントマーク46を形成する。以上の工程により、第1半導体装置31にアライメントマーク46を形成することができる。また、図11Iに示すように、アライメントマーク46を形成した後、表面を保護するために、第1半導体装置31の表面に絶縁層54を形成してもよい。次に、上述の工程により作製した半導体装置の接続方法について説明する。まず、上述の方法によりアライメントマーク46が形成された第1半導体装置31と、第1半導体装置31に対応した電極45及びアライメントマーク46を備える第2半導体装置32とを準備する。そして、第1半導体装置31と第2半導体装置32との位置合わせを行う。このときの位置合わせでは、形成した磁性体からなるアライメントマーク46が常磁性の場合には、磁性体を磁化することにより、磁性体の磁力による位置合わせを用いる。磁極が異なる磁性体同士を用いて位置合わせを行うことにより、第1半導体装置31と第2半導体装置32とをある程度粗い位置合わせ精度で接触させた場合にも、磁力の引き合いにより位置が補正され、精度の高い位置合わせが可能となる。次に、第1半導体装置31と第2半導体装置32とを位置合わせした後、互いの金属電極45を接触させた状態で、300°C~600°Cの温度で熱処理を実施する。これにより、金属電極45同士が接合され、第1半導体装置31と第2半導体装置32とが電気的及び機械的に接続される。以上の工程により、図8に示す第1半導体装置31と第2半導体装置32とからなる半導体装置30を製造することができる。また、半導体装置30を形成した後、磁性体からなるアライメントマーク46を消磁することもできる。この消磁は、上述の金属電極45を接合する際の加熱工程において同時に行ってもよい。例えば、磁性体がNiからなり、金属電極45がCuからなる場合には、Niのキュリー温度627°CとCu電極の接合温度とが近いため、消磁と接合とを同じ工程で行うことができる。5.電子機器の実施形態次に、上述の固体撮像装置を備える電子機器の実施形態について説明する。上述の固体撮像装置は、例えば、デジタルカメラやビデオカメラ等のカメラシステム、撮像機能を有する携帯電話、又は、撮像機能を備えた他の機器などの電子機器に適用することができる。図12に、電子機器の一例として、固体撮像装置を静止画像又は動画を撮影が可能なカメラに適用した場合の概略構成を示す。この例のカメラ60は、固体撮像装置61と、固体撮像装置61の受光センサ部に入射光を導く光学系62と、固体撮像装置61及び光学系62間に設けられたシャッタ装置63と、固体撮像装置61を駆動する駆動回路64とを備える。さらに、カメラ60は、固体撮像装置61の出力信号を処理する信号処理回路65を備える。固体撮像装置61には、上述の第2実施形態の半導体装置を適用することができる。光学系光学レンズ62は、被写体からの像光入射光を固体撮像装置61の撮像面不図示上に結像させる。これにより、固体撮像装置61内に、一定期間、信号電荷が蓄積される。なお、光学系62は、複数の光学レンズを含む光学レンズ群で構成してもよい。また、シャッタ装置63は、入射光の固体撮像装置61への光照射期間及び遮光期間を制御する。駆動回路64は、固体撮像装置61及びシャッタ装置63に駆動信号を供給する。そして、駆動回路64は、供給した駆動信号により、固体撮像装置61の信号処理回路65への信号出力動作、及び、シャッタ装置63のシャッタ動作を制御する。すなわち、この例では、駆動回路64から供給される駆動信号タイミング信号により、固体撮像装置61から信号処理回路65への信号転送動作を行う。信号処理回路65は、固体撮像装置61から転送された信号に対して、各種の信号処理を施す。そして、各種信号処理が施された信号映像信号は、メモリなどの記憶媒体不図示に記憶される、又は、モニタ不図示に出力される。なお、本開示は以下のような構成も取ることができる。1半導体素子と、前記半導体素子に形成されている接続電極と、前記半導体素子に形成されているアライメントマークとを備え、前記アライメントマークの少なくとも1つ以上が磁性体からなる半導体装置。2前記接続電極を覆うように形成されているアンダーフィル樹脂を備える1に記載の半導体装置。3前記磁性体が、Fe、Co及びNiから選ばれる少なくとも1つ以上を含む1又は2に記載の半導体装置。4前記半導体素子の、2箇所以上に磁性体からなるアライメントマークが形成されている1から3のいずれかに記載の半導体装置。5前記アライメントマークの前記半導体素子の面からの高さが、前記接続電極の高さ以下であり、且つ、前記接続電極が形成されている面の高さ以上である1から4のいずれかに記載の半導体装置。6半導体基体と、前記半導体基体上に形成された配線層と、前記配線層の表面に形成された接続電極と、前記接続電極と同じ層に形成されているアライメントマークと、を備え、前記アライメントマークの少なくとも1つ以上が磁性体からなる半導体装置。7半導体素子が形成された基体を準備する工程と、前記基体上にアライメントマークを形成する工程と、前記基体上に接続電極を形成する工程と、を有し、前記アライメントマークを形成する工程において、前記半導体素子に形成される1つ以上のアライメントマークを磁性体により形成する半導体装置の製造方法。8前記磁性体をキュリー温度以上に加熱し、前記アライメントマークを消磁する工程を有する7に記載の半導体装置の製造方法。"