"命令パイプラインのフェイズi目にソースレジスタファイルにおけるデータを読み取るステップと、アイドル命令パイプラインを利用して、読み取られたデータをターゲットレジスタファイルに伝送するステップとを含むことを特徴とするレジスタファイル間におけるデータ伝送の実現方法。命令パイプラインのフェイズi目にソースレジスタファイルにおけるデータを読み取る前記ステップは、前記読み取られたデータを一時レジスタxに書き込み、予め設定されたマスクを一時レジスタyに書き込むことを含むことを特徴とする請求項1に記載のデータ伝送の実現方法。アイドル命令パイプラインを利用して、読み取られたデータをターゲットレジスタファイルに伝送する前記ステップは、フェイズi1目に、前記一時レジスタy及び前記一時レジスタxのデータを{y,x}に結合し、{y,x}をアイドル命令パイプラインのフェイズi1に書き込み、データをアイドル命令パイプラインに沿って徐々に流動させて次のフェイズに伝送し、j個のクロック周期が経過した後、フェイズij目に、アイドル命令パイプラインからデータをターゲットレジスタファイルに取り込むことを含むことを特徴とする請求項2に記載のデータ伝送の実現方法。フェイズij目にアイドル命令パイプラインからデータをターゲットレジスタファイルに取り込む前記ステップは、前記{y,x}のx部分をデータユニットとし、n個のデータユニットのコピーを結合して、長さがデータユニットの長さのn倍である拡張データを取得し、拡張データを一時レジスタjに書き込み、前記{y,x}のy部分をマスクとし、一時レジスタjにおける、マスクの有効ビットに対応するセクションにおけるデータユニットを、前記ターゲットレジスタファイルの対応セクションに書き込むことを含むことを特徴とする請求項3に記載のデータ伝送の実現方法。前記ソースレジスタファイルは32ビットであり、前記ターゲットレジスタファイルは1024ビットであり、前記nは32であり、前記アイドル命令パイプラインは64ビットの命令パイプラインであることを特徴とする請求項1~4のいずれか1項に記載のデータ伝送の実現方法。命令パイプラインのフェイズi目にその中のデータを読み取り、アイドル命令パイプラインを利用して、読み取られたデータをターゲット記憶ユニットに伝送することに用いられるソース記憶ユニットと、j個のクロック周期が経過した後、フェイズij目にアイドル命令パイプラインからデータを読み取ることに用いられるターゲット記憶ユニットとを備えるレジスタファイル間におけるデータ伝送の実現装置。前記ソース記憶ユニットはソースレジスタファイルであり、前記ターゲット記憶ユニットはターゲットレジスタファイルであることを特徴とする請求項6に記載のデータ伝送の実現装置。前記ソース記憶ユニットは、フェイズi1目に、一時レジスタy及び一時レジスタxのデータを{y,x}に結合し、{y,x}をアイドル命令パイプラインのフェイズi1に書き込み、データをアイドル命令パイプラインに沿って徐々に流動させて次のフェイズに伝送し、j個のクロック周期が経過した後、フェイズij目に、アイドル命令パイプラインからデータをターゲットレジスタファイルに取り込むことに用いられることを特徴とする請求項7に記載のデータ伝送の実現装置。前記ターゲット記憶ユニットは、j個のクロック周期が経過した後、前記{y,x}のx部分をデータユニットとし、n個のデータユニットのコピーを結合して、長さがデータユニットの長さのn倍である拡張データを取得し、拡張データを一時レジスタjに書き込み、前記{y,x}のy部分をマスクとし、一時レジスタjにおける、マスクの有効ビットに対応するセクションにおけるデータユニットを、前記ターゲットレジスタファイルの対応セクションに書き込むことに用いられることを特徴とする請求項8に記載のデータ伝送の実現装置。前記ソースレジストファイルは32ビットであり、前記ターゲットレジスタファイルは1024ビットであり、前記nは32であり、前記アイドル命令パイプラインは64ビットの命令パイプラインであることを特徴とする請求項7~9のいずれか1項に記載のデータ伝送の実現装置。これに鑑みて、本発明の主要な目的は、ロジックの消費量を減少しつつ、リソースの利用率を向上させることができる、レジスタファイル間におけるデータ伝送の実現方法及び実現装置を提供することにある。前記目的を達成するために、本発明の技術的スキームは、以下のように実現される。レジスタファイル間におけるデータ伝送の実現方法は、命令パイプラインのフェイズi目にソースレジスタファイルにおけるデータを読み取るステップと、アイドル命令パイプラインを利用して、読み取られたデータをターゲットレジスタファイルに伝送するステップとを含む。命令パイプラインのフェイズi目にソースレジスタファイルにおけるデータを読み取る前記ステップは、前記読み取られたデータを一時レジスタxに書き込み、予め設定されたマスクを一時レジスタyに書き込むことを含む。アイドル命令パイプラインを利用して、読み取られたデータをターゲットレジスタファイルに伝送する前記ステップは、フェイズi1目に、前記一時レジスタy及び前記一時レジスタxのデータを{y,x}に結合し、{y,x}をアイドル命令パイプラインのフェイズi1に書き込み、データをアイドル命令パイプラインに沿って徐々に流動させて次のステージに伝送し、j個のクロック周期が経過した後、フェイズij目に、アイドル命令パイプラインからデータをターゲットレジスタファイルに取り込むことを含む。フェイズij目に、アイドル命令パイプラインからデータをターゲットレジスタファイルに取り込む前記ステップは、前記{y,x}のx部分をデータユニットとし、n個のデータユニットのコピーを結合して、長さがデータユニットの長さのn倍である拡張データを取得し、拡張データを一時レジスタjに書き込み、前記{y,x}のy部分をマスクとし、一時レジスタjにおける、マスクの有効ビットに対応するセクションにおけるデータユニットを、前記ターゲットレジスタファイルの対応セクションに書き込むことを含む。前記ソースレジスタファイルは32ビットであり、前記ターゲットレジスタファイルは1024ビットであり、前記nは32である。前記アイドル命令パイプラインは64ビットの命令パイプラインである。レジスタファイル間におけるデータ伝送の実現装置は、命令パイプラインのフェイズi目にその中のデータを読み取り、アイドル命令パイプラインを利用して、読み取られたデータをターゲット記憶ユニットに伝送することに用いられるソース記憶ユニットと、j個のクロック周期が経過した後、フェイズij目に、アイドル命令パイプラインからデータを読み取ることに用いられるターゲット記憶ユニットとを備える。前記ソース記憶ユニットはソースレジスタファイルであり、前記ターゲット記憶ユニットはターゲットレジスタファイルである。前記ソース記憶ユニットは、フェイズi1目に、前記一時レジスタy及び前記一時レジスタxのデータを{y,x}に結合し、{y,x}をアイドル命令パイプラインのフェイズi1に書き込み、データをアイドル命令パイプラインに沿って徐々に流動させて次のフェイズに伝送し、j個のクロック周期が経過した後、フェイズij目に、アイドル命令パイプラインからデータをターゲットレジスタファイルに取り込むことに用いられる。前記ターゲット記憶ユニットは、j個のクロック周期が経過した後、前記{y,x}のx部分をデータユニットとし、n個のデータユニットのコピーを結合して、長さがデータユニットの長さのn倍である拡張データを取得し、拡張データを一時レジスタjに書き込み、前記{y,x}のy部分をマスクとし、一時レジスタjにおける、マスクの有効ビットに対応するセクションにおけるデータユニットを、前記ターゲットレジスタファイルの対応セクションに書き込むことに用いられる。前記ソースレジストファイルは32ビットであり、前記ターゲットレジスタファイルは1024ビットであり、前記nは32である。前記アイドル命令パイプラインは64ビットの命令パイプラインである。上記の本発明に係る技術的スキームから理解されるように、本発明は、パイプラインのフェイズi目にソースレジスタファイルにおけるデータを読み取り、アイドル命令パイプラインを利用して、読み取られたデータをターゲットレジスタファイルに伝送することを含む。本発明のスキームは、データ及び制御情報を一時的に記憶するための余計なレジスタを増加させずに、アイドル命令パイプラインを利用してデータ及びマスク情報を伝送する。これにより、ロジックの消費量を減少しつつ、既存の機能ユニットの利用率を向上させることができる。本発明のスキームは、プロセッサに複数本の命令パイプラインがあり、データが命令パイプラインのフェイズi目にソースレジスタファイルから読み出され、フェイズjのクロック遅延を経て、最終的にデータがターゲットレジスタファイルに書き込まれる場合のプロセッサ設計に応用される。図1は、本発明に係るレジスタファイル間におけるデータ伝送の実現方法のフローチャートである。図1に示すように、この方法は、以下のステップを含む。ステップ100:命令パイプラインのフェイズi目にソースレジスタファイルにおけるデータを読み取る。本ステップは、具体的に、読み出されたデータを一時レジスタxに書き込み、予め設定されたマスクを一時レジスタyに書き込むことを含む。マスクの利用については、当業者の慣用技術手段に属する。例えば、16ビットbitのデータを64ビットのレジスタに書き込む場合、データの4つのコピーを使用して64ビットのデータを構成し、その後、1つの4ビットのマスクを利用する。即ち値が1高いであるマスクビット対応する、64ビットデータのセクションにおけるコピーをレジスタに書き込むことができる。これについては、ここでは詳細な説明は省略する。ステップ101:アイドル命令パイプラインを利用して、読み取られたデータをターゲットレジスタファイルに伝送する。本ステップにおいて、フェイズi1目に、一時レジスタy及び一時レジスタxのデータを{y,x}に結合し、{y,x}をアイドル命令パイプラインのフェイズi1に書き込み、その後、データをアイドル命令パイプラインに沿って徐々に流動させて次のフェイズに伝送する。本発明の方法において、アイドル命令パイプラインがデータバスとして機能する。j個のクロック周期が経過した後、フェイズij目にアイドル命令パイプラインからデータを取り込む。一時的に記憶されたx部分をデータユニットとし、n個のデータユニットのコピーを結合して、長さがデータユニットの長さのn倍である拡張データを取得し、拡張データを一時レジスタjに書き込む。y部分をマスクとして、一時レジスタjにおける、マスクの有効ビット値が1であるビットに対応するセクションにおけるデータユニットを、指向性ターゲットレジスタファイルの対応セクションに書き込む。対応して、ターゲットレジスタファイルにおける、マスクの無効ビットに対応するセクションにおけるデータを変更せずに維持する。ここで、nは、ターゲットレジスタファイルのサイズとソースレジスタファイルのサイズの比、即ち倍数である。例えばソースレジスタファイルが32ビットであり、ターゲットレジスタファイルが1024ビットである場合、n=32となる。本発明の方法は、データ及び制御情報を一時的に記憶するための余計なレジスタを増加させずに、アイドル命令パイプラインを利用してデータとマスク情報を伝送する。これにより、ロジックの消費量を減少しつつ、既存の機能ユニットの利用率を向上させることができる。以下、実施形態を参照しながら本発明の方法を詳細に説明する。本実施形態において、レジスタファイルA、レジスタファイルBという2つのレジスタファイルがあると仮定し、ここで、レジスタファイルAでのレジスタペアは1つのユニットのデータを記憶することができ、レジスタファイルBでのレジスタペアはn個のユニットのデータを記憶することができる。本実施形態において、レジスタファイルAが32ビットであり、レジスタファイルBが1024ビットであり、n=32であると仮定する。システムにおいては、32ビットの命令パイプラインと64ビットの命令パイプラインという2本の命令パイプラインが存在する。本実施形態において、レジスタファイルAにおけるデータをレジスタファイルBに伝送することが要求される。即ち、レジスタファイルAにおけるデータをパイプラインのフェイズi目に読み出し、jフェイズのクロック遅延が経過した後、フェイズij目にレジスタファイルBに書き込むことが要求される。図2は、本発明に係るレジスタファイル間におけるデータ伝送の実現方法に係る実施形態における伝送を示す図である。図2に示すように、この方法は、具体的に以下のように実現される。データ伝送命令が有効である場合、フェイズi目に、レジスタファイルAから読み出されたソースデータを一時レジスタxに書き込み、読み出されたマスクを一時レジスタyに書き込む。フェイズi1目に、一時レジスタy及び一時レジスタxのデータを{y,x}に結合してアイドルの64ビットの命令パイプラインに書き込む。この場合、64ビットの命令パイプラインがデータバスとして機能する。j個のクロック遅延が経過した後、フェイズijに、64ビットの命令パイプラインからデータ{y,x}を取り込み、その中のxドメイン部分をデータユニットとし、n個のデータユニットのコピーを結合して、長さがデータユニットの長さのn倍32倍である拡張データを取得し、拡張データを一時レジスタjに書き込む。64ビットの命令パイプラインからデータ{y,x}内のyドメイン部分をマスク信号として取り込む。本実施形態において、一時レジスタjにおける、値が1高いであるマスクビットに対応するセクションにおけるデータユニットが、指向性レジスタファイルBのレジスタペアの対応セクションに書き込まれると仮定する。図2に示すように、このようにして、データのマスク書き込みを実現する。図3は、本発明に係るレジスタファイル間におけるデータ伝送の実現装置の構成を示す図である。図3に示すように、この装置は、ソース記憶ユニット、ターゲット記憶ユニットを備える。ソース記憶ユニットは、命令パイプラインのフェイズi目にその中ソース記憶ユニットの中のデータを読み取り、アイドル命令パイプラインを利用して、読み取られたデータをターゲット記憶ユニットに伝送することに用いられる。ソース記憶ユニットは、ソースレジスタファイルである。ターゲット記憶ユニットは、j個のクロック周期が経過した後、フェイズij目にアイドル命令パイプラインからデータを読み取ることに用いられる。ターゲット記憶ユニットは、ターゲットレジスタファイルである。ソース記憶ユニットは、具体的に、フェイズi1目に、前記一時レジスタy及び一時レジスタxのデータを{y,x}に結合し、{y,x}をアイドル命令パイプラインのフェイズi1目に書き込む。そして、データをアイドル命令パイプラインに沿って徐々に流動させて次のフェイズに伝送し、j個のクロック周期が経過した後、フェイズij目にアイドル命令パイプラインからデータをターゲットレジスタファイルに取り込む。ターゲット記憶ユニットは、具体的に、j個のクロック周期が経過した後、前記{y,x}のx部分をデータユニットとし、n個のデータユニットのコピーを結合して、長さがデータユニットの長さのn倍である拡張データを取得し、拡張データを一時レジスタjに書き込む。そして、前記{y,x}のy部分をマスクとし、一時レジスタjにおける、マスクの有効ビットに対応するセクションにおけるデータユニットを前記ターゲットレジスタファイルの対応セクションに書き込む。ソースレジスタファイルが32ビットで、ターゲットレジスタファイルが1024ビットである場合、nの値は32である。また、アイドル命令パイプラインは64ビットの命令パイプラインである。以上の説明は、本発明の好適な実施例に過ぎず、本発明を制限するものでではない。本分野の当業者であれば、本発明に基づく種々の変更と変化が可能である。本発明の主旨及び原則を逸脱することなく実施されたあらゆる改修、均等的置換、改良等は、すべて本発明の保護範囲以内に含まれるべきである。"