メモリーと、画像の各属性に応じたLUTのうち、色変換対象の属性のLUTに切り替えて前記メモリーに保存する制御部と、ブロック単位で画像データの属性データを入力し、ブロックを分割したサブブロック単位で色変換対象の属性データを持つ画素を検出する検出部と、画像データを入力し、前記検出部により、色変換対象の属性データを持つ画素が検出されたサブブロックの画像データを色変換部に出力し、色変換対象の属性データを持つ画素が検出されなかったサブブロックの画像データを出力バッファーに出力する入力バッファーと、前記メモリーに保存されたLUTを用いて、前記入力バッファーから出力されたサブブロックの画像データのうち、前記検出部により検出された色変換対象の属性データを持つ画素を色変換し、出力バッファーに出力する色変換部と、前記色変換部から出力されたサブブロックの画像データ又は前記入力バッファーから出力されたサブブロックの画像データを出力する出力バッファーと、を備える画像処理装置。画像の各属性に応じたLUTのうち、色変換対象の属性のLUTに切り替えて前記メモリーに保存する制御部と、ブロック単位で画像データの属性データを入力し、ブロック内で色変換対象の属性データを持つ画素が検出されると、ブロックを分割し、分割されたサブブロック内で当該画素の検出と検出によるサブブロックの分割を繰り返す検出部と、画像データを入力し、前記検出部により、色変換対象の属性を持つ画素が検出されたサブブロックの画像データを色変換部に出力し、色変換対象の属性を持つ画素が検出されなかったブロック又はサブブロックの画像データを出力バッファーに出力する入力バッファーと、前記メモリーに保存されたLUTを用いて、前記入力バッファーから出力されたサブブロックの画像データのうち、前記検出部により検出された画素を色変換し、出力バッファーに出力する色変換部と、前記色変換部から出力されたサブブロックの画像データ又は前記入力バッファーから出力されたブロック或いはサブブロックの画像データを出力する出力バッファーと、を備える画像処理装置。一方、写真の画像領域は、隣接画素の画素値が同一であるとは限らず、予測できない。全画素について1画素ずつ色変換処理する以外に方法が無く、処理速度が低下する。また、ソフトウェアによる色変換処理の処理速度は、CPUの負荷状況によっても低下する。全体として、ソフトウェアによる色変換処理は、ハードウェアによって処理する場合に比べて、やはり処理速度が遅く、高速化が望まれている。本発明の課題は、ハードウェアの規模の拡大を抑えて、ハードウェアによる色変換処理の高速化を図ることである。請求項1に記載の発明によれば、メモリーと、画像の各属性に応じたLUTのうち、色変換対象の属性のLUTに切り替えて前記メモリーに保存する制御部と、ブロック単位で画像データの属性データを入力し、ブロックを分割したサブブロック単位で色変換対象の属性データを持つ画素を検出する検出部と、画像データを入力し、前記検出部により、色変換対象の属性データを持つ画素が検出されたサブブロックの画像データを色変換部に出力し、色変換対象の属性データを持つ画素が検出されなかったサブブロックの画像データを出力バッファーに出力する入力バッファーと、前記メモリーに保存されたLUTを用いて、前記入力バッファーから出力されたサブブロックの画像データのうち、前記検出部により検出された色変換対象の属性データを持つ画素を色変換し、出力バッファーに出力する色変換部と、前記色変換部から出力されたサブブロックの画像データ又は前記入力バッファーから出力されたサブブロックの画像データを出力する出力バッファーと、を備える画像処理装置が提供される。請求項2に記載の発明によれば、画像の各属性に応じたLUTのうち、色変換対象の属性のLUTに切り替えて前記メモリーに保存する制御部と、ブロック単位で画像データの属性データを入力し、ブロック内で色変換対象の属性データを持つ画素が検出されると、ブロックを分割し、分割されたサブブロック内で当該画素の検出と検出によるサブブロックの分割を繰り返す検出部と、画像データを入力し、前記検出部により、色変換対象の属性を持つ画素が検出されたサブブロックの画像データを色変換部に出力し、色変換対象の属性を持つ画素が検出されなかったブロック又はサブブロックの画像データを出力バッファーに出力する入力バッファーと、前記メモリーに保存されたLUTを用いて、前記入力バッファーから出力されたサブブロックの画像データのうち、前記検出部により検出された画素を色変換し、出力バッファーに出力する色変換部と、前記色変換部から出力されたサブブロックの画像データ又は前記入力バッファーから出力されたブロック或いはサブブロックの画像データを出力する出力バッファーと、を備える画像処理装置が提供される。本発明によれば、各属性の色変換処理においてメモリー、色変換部を共用するので、ハードウェア構成を簡素化することができる。また、色変換対象の属性データを持つ画素が含まれるサブブロックのみ色変換されるので、属性毎に色変換処理を繰り返す場合でも、処理時間を短縮して色変換処理を高速化することができる。従って、ハードウェアの規模の拡大を抑えて、ハードウェアによる色変換処理の高速化を図ることができる。以下、図面を参照して本発明の画像処理装置の実施の形態について説明する。図1は、画像形成装置Tの機能ブロック図を示す。画像形成装置Tには、本実施の形態に係る画像処理装置Gが搭載されている。画像形成装置Tは、コピーの他、ユーザー端末から送信されたPDLPageDescriptionLanguageデータを印刷することができる。画像形成装置Tは、図1に示すように、コントローラー1、画像読取部2、画像処理装置G、画像メモリー3、画像形成部4、制御部5、記憶部6、操作部7、表示部8を備えている。コントローラー1は、ユーザー端末から送信されたPDLデータをラスタライズ処理し、ビットマップ形式の画像データを生成する。この画像データの色空間は、Cシアン、Mマジェンタ、Yイエロー、K黒の色空間である。コントローラー1は、PDLデータから印刷コマンドを抽出し、画像データとともに出力する。印刷コマンドは、ユーザー端末において設定された、印刷部数、印刷サイズ、給紙トレイ等の基本的な印刷コマンドの他、ページ割付、スタンプの付加、ページ番号の付加等のオプションの印刷コマンドを含む。コントローラー1は、ラスタライズ処理時、各画素について画像の属性を示す属性データを生成する。画像の属性は、Text文字、Graphics図形、Image写真がある。属性データは、画像データとともに出力される。画像読取部2は、スキャナーを備え、原稿をスキャンして画像データを生成する。画像読取部2により生成された画像データの色空間は、R赤、G緑、B青の色空間である。画像読取部2により得られた画像データについては、通常属性データが作成されないが、画像処理装置Gにおいて当該画像データを解析し、各画素について画像の属性を判断して、属性データを作成してもよい。画像処理装置Gは、画像データを色変換処理し、画像データの色空間を、画像形成部4により表現可能なC、M、Y、Kの色空間に変換する。画像読取部2により生成された画像データはRGBの色空間に属するので、画像処理装置Gは、RGBの色空間をCMYKの色空間に変換する。コントローラー1により生成された画像データはCMYKの色空間に属するが、この色空間には、元のデータを作成したユーザー端末や、画像データを生成したコントローラー1に固有の色特性が反映されているので、画像処理装置Gは、CMYKの色空間を、ユーザー端末、コントローラー1の色特性が補正されたCMYKの色空間に変換する。その他、画像処理装置Gは、画像データに各種画像処理を施す。例えば、画像処理装置Gは、色変換処理された画像データを圧縮処理し、画像メモリー3に出力する。また、画像処理装置Gは、画像メモリー3から圧縮処理された画像データを読み出し、伸張処理する。画像処理装置Gは、印刷コマンドに従って、画像データに拡大縮小、回転、スタンプやページ番号の付加等の画像処理を施すこともできる。また、画像処理装置Gは、画像データにスクリーン処理を施す。画像メモリー3は、画像処理装置Gによって圧縮処理された画像データを記憶する。画像メモリー3としては、DRAMDynamicRandomAccessMemoryを用いることができる。メモリーコントローラー3aは、画像メモリー3に対し、画像データの書込み又は読出しを行う。画像形成部4は、給紙部、露光部、現像部、感光ドラム、定着装置等を備え、電子写真方式の印刷処理を行う。印刷処理において、露光部はPWMPulseWidthModulation変換された画像データに基づき、帯電した感光ドラム上にレーザ光を照射する。感光ドラム上には静電潜像が形成される。現像部が感光ドラムを現像すると、感光ドラム上にトナーの画像が形成され、当該トナー画像は中間転写ベルトに1次転写される。CMYKの4色のトナーについて同様の画像形成が繰り返し行われ、中間転写ベルト上に4色分のトナー画像が重ねられ、カラー画像が形成される。カラー画像は、給紙部から給紙された用紙上に2次転写され、用紙は定着装置に搬送されて定着処理される。制御部5は、CPUCentralProcessingUnit、RAM等を備えて構成されている。制御部5は、記憶部6に記憶されているプログラムを読み出し、当該プログラムとの協働によって各種処理を実行し、画像形成装置Tの各部を制御する。記憶部6は、制御部5により用いられるプログラムやデータ等を記憶している。また、記憶部6は、色変換処理時に画像処理装置Gによって用いられるLUTを記憶している。LUTとしては、画像読取部2によって得られた画像データ用に、RGBの色空間の画素値に対しCMYKの色空間の画素値が定められたLUT、コントローラー1によって得られた画像データ用に、CMYKの色空間の画素値に対しCMYKの色空間の画素値が定められたLUTがある。それぞれのLUTは、Text、Image、Graphicsの属性毎に作成されている。なお、LUTのデータ量を減じるため、色空間の全ての画素値ではなく、代表値のみLUT化し、代表値以外は画像処理装置Gが補間演算することが好ましい。様々な色空間に対応するため、入力される画像データの色空間毎にLUTを備え、色変換処理する画素値が属する色空間によって、LUTを切り替えることが好ましい。色空間毎のLUTとしては、例えばLabの色空間をCMYKの色空間に変換するLUT、Luvの色空間をCMYKの色空間に変換するLUTが挙げられる。また、RGBの中でも、sRGB、Adobe登録商標RGBがあるので、これらをCMYKの色空間に変換するLUTをそれぞれ備えてもよい。操作部7は、タッチパネルやキー等を備え、これらの操作に応じた操作信号を制御部5に出力する。表示部8は、制御部5の指示に従い、タッチパネルやディスプレイ上に、操作画面等を表示する。次に、画像処理装置Gについて詳細に説明する。図2は、上記画像処理装置Gの構成図であるが、色変換処理に関する構成部のみ示している。図2に示すように、画像処理装置Gは、入力バッファー11、検出部12、制御部13、色変換部14、メモリー15、制御部16、出力バッファー17を備えて構成されている。色変換部14は、アドレス制御部14a、色変換回路14bを備えて構成されている。メモリーコントローラー3aは、画像メモリー3からブロック単位で画像データ及び属性データを読み出し、入力バッファー11に出力する。ブロックの形状は特に限定されないが、処理が容易となることから矩形が好ましい。なお、画像メモリー3に保存されている画像データは圧縮されているので、画像処理装置Gの図示しない伸張手段によって伸張処理した後、入力バッファー11に伸張された画像データが出力される。入力バッファー11は、メモリーコントローラー3aから出力されたブロック単位の画像データを保持するメモリーである。入力バッファー11は、画像データから属性データを分離して検出部12に出力する。入力バッファー11は、メモリーコントローラー3aから入力された1ブロックの各画素にアドレスを割り当てる。例えば、図3に示すように1ブロックとして8×8画素が入力された場合、入力バッファー11は左上の画素から順に64個の各画素にアドレス0~63を割り当てる。入力バッファー11は、制御部13から、ブロックが分割されたサブブロック内の各画素のアドレスとともに、画像データの出力先として色変換部14を指定する制御信号が、入力されると、入力されたアドレスの画像データを、アドレス順に画素単位でアドレス制御部14aに出力する。また、入力バッファー11は、色変換部14に出力された画像データの属性データを出力バッファー17に出力する。入力バッファー11は、制御部13から、サブブロック内の各画素のアドレスとともに、画像データの出力先として出力バッファー17を指定する制御信号が入力されると、入力されたアドレスの画像データ及び属性データを出力バッファー17に出力する。検出部12は、制御部16により入力された色変換対象の属性データと、入力バッファー11から入力された1ブロック分の属性データとを比較し、ブロック内で色変換対象の属性データを持つ画素を検出する。検出部12は、1ブロックを分割し、分割されたサブブロック単位で色変換対象の属性データを持つ画素を検出する。サブブロックの形状は特に限定されないが、処理が容易となることから矩形が好ましい。また、サブブロックのサイズ画素数も特に限定されない。サイズが大きければ、サブブロック内で色変換対象の属性データを持つ画素が検出されなかった場合、色変換処理を省略できる画素数が増え、処理時間を短縮できる。サイズが小さければ、サブブロック内で色変換対象の属性データを持つ画素が検出された場合、色変換する画素数を減じることができ、処理時間を短縮できる。例えば、図3に示すように、検出部12は8×8画素の1ブロックを副走査方向に2画素単位で等分割し、分割された8×2画素の各サブブロックにおいて色変換対象の属性データを持つ画素を検出する。色変換対象の属性データがTextである場合、図3における8×8画素のうち、Textの属性データを持つ画素はアドレス45、53の2画素である。よって、検出部12は、アドレス32~47の画素からなるサブブロック、アドレス48~63の画素からなるサブブロックにおいて、Textの属性データを持つアドレス45、53の画素をそれぞれ検出する。検出部12は、サブブロック単位で検出結果を制御部13に出力する。色変換対象の属性データを持つ画素が検出されたサブブロックについては、検出部12は、検出結果として、当該サブブロック内の各画素のアドレスに続けて、検出された画素のアドレスを制御部13に出力する。色変換対象の属性データを持つ画素が検出されなかったサブブロックについては、検出部12は、当該サブブロック内の各画素のアドレスのみ制御部13に出力する。制御部13は、検出部12から、サブブロック内の各画素のアドレスに続き、色変換対象の属性データを持つ画素のアドレスが入力された場合、当該サブブロックの各画素のアドレスとともに、画像データの出力先として色変換部14を指定する制御信号を入力バッファー11に出力する。また、制御部13は、色変換対象の属性データを持つ画素のアドレスをアドレス制御部14aに出力する。制御部13は、検出部12から、サブブロック内の各画素のアドレスのみ入力された場合、当該サブブロックの各画素のアドレスとともに、画像データの出力先として出力バッファー17を指定する制御信号を入力バッファー11に出力する。アドレス制御部14aは、入力バッファー11から画素単位で出力されたサブブロックの画像データから各画素の画素値を取得し、制御部13から入力されたアドレスの画素については、その画素値をメモリー15に出力する。アドレス制御部14aは、制御部13から入力されたアドレスの画素以外の画素の画素値を、色変換回路14bに出力する。色変換回路14bは、アドレス制御部14a又はメモリー15から出力された画素値を、出力された順に画素単位で出力バッファー17に出力する。なお、画素値が代表色ではない場合、色変換回路14bは、メモリー15から出力された画素値を補間処理し、得られた画素値を色変換後の画素値として出力バッファー17に出力する。これにより、サブブロックの各画素のうち、色変換対象の属性データを持つ画素のみ色変換され、色変換後の画像データが画素単位でアドレス順に色変換回路14bから出力される。メモリー15は、色変換に用いられるLUTを記憶している。メモリー15は、全ての属性のLUTを記憶しているのではなく、色変換対象の属性に応じたLUTのみ記憶している。色変換対象の属性が切り替えられると、LUTも切り替え後の属性に応じたLUTに切り替えられる。メモリー15としては、RAMRandomAccessMemory等を用いることができる。制御部16は、画像データの全画素に対し、1つの属性を対象とする色変換処理が終了する毎に、メモリー15に記憶されているLUTを書き換え、次の色変換対象の属性に対応するLUTに切り替える。各属性のLUTは、記憶部6に保存されているので、制御部16は記憶部6から色変換対象の属性に対応するLUTを読み出して、メモリー15に既に書き込まれているLUTを、読み出したLUTに書き換える。また、制御部16は、色変換対象の属性データを検出部12に出力する。出力バッファー17は、入力バッファー11又は色変換回路14bから入力されたサブブロック単位の画像データ及び属性データを保持するメモリーである。色変換対象の属性データを持つ画素が検出されなかったサブブロックについては、入力バッファー11からその画像データ及び属性データがサブブロック単位で入力されるので、出力バッファー17はこれを保持する。色変換対象の属性データを持つ画素が検出されたサブブロックについては、入力バッファー11からその属性データが、色変換部14からその画像データが画素単位で入力されるので、出力バッファー17はアドレス毎に入力された画像データと属性データを保持する。出力バッファー17は、画像データ及び属性データが1ブロック分蓄積されると、当該1ブロックの画像データ及び属性データをメモリーコントローラー3aに出力する。メモリーコントローラー3aは、出力バッファー17から入力されたブロック単位の画像データ及び属性データを、画像メモリー3に書き込み、保存する。図4に示すフローチャートにより、上記画像処理装置Gによる色変換処理の流れを説明する。図4に示すように、色変換処理時、入力バッファー11がメモリーコントローラー3aから1ブロックの画像データ及び属性データを入力するステップS1。以下、1ブロックが8×8画素である例を説明する。入力バッファー11は、1ブロックの属性データを検出部12に出力する。検出部12は、1ブロックを分割し、8×2画素のサブブロック単位で属性データを比較するステップS2。検出部12は、比較した8×2画素のサブブロック内に色変換対象の属性データを持つ画素の有無を判断し、当該画素を検出するステップS3。サブブロック内に色変換対象の属性データを持つ画素が検出された場合ステップS3;Y、制御部13から入力された当該サブブロックの各画素のアドレス、制御信号に応じて、入力バッファー11は当該サブブロックの画像データを、画素単位でアドレス順に色変換部14に出力する。色変換部14は、入力バッファー11から入力された画素が、制御部13から入力されたアドレスの画素、つまり色変換対象の属性データを持つ画素であれば色変換し、色変換後の画素値を出力バッファー17に出力する。色変換部14は、それ以外の画素であればその画素値を色変換せずにそのまま出力バッファー17に出力するステップS4。一方、サブブロック内で色変換対象の属性データを持つ画素が検出されなかった場合ステップS3;N、制御部13から入力された当該サブブロックの各画素のアドレス、制御信号に応じて、入力バッファー11は当該サブブロックの8×2画素の画像データを、出力バッファー17に出力するステップS5。出力バッファー17は、色変換部14又は入力バッファー11からサブブロック単位で入力された8×2画素の画像データを保持し、1ブロック分の画像データが蓄積されると、メモリーコントローラー3aに出力する。例えば、色変換対象の属性データがTextであり、図3に示すような属性データを持つ8×8画素のブロックが入力された場合、アドレス0~15の8×2画素のサブブロックは色変換されず、入力バッファー11から出力バッファー17にそのまま出力される。アドレス16~31の8×2画素についても同様である。アドレス32~47の8×2画素は、アドレス45の画素がTextの属性データを持つので、アドレス32~47の8×2画素のうち、色変換部14によってアドレス45の画素のみ色変換された画像データが、出力バッファー17に出力される。アドレス48~63の8×2画素のサブブロックについても、Textの属性データを持つアドレス53の画素が有るので、同様にアドレス53の画素のみ色変換されたアドレス48~63の8×2画素の画像データが、出力バッファー17に出力される。1ブロックの8×8画素全てについて色変換処理が終了していない場合ステップS6;N、ステップS2の処理に戻り、未処理の8×2画素のサブブロックについて、ステップS2~S6の処理が繰り返される。1ブロックの8×8画素全てについて色変換処理が終了したがステップS6;Y、画像データの全ブロックについて色変換処理が終了していない場合ステップS7;N、ステップS1の処理に戻って、未処理の8×8画素の1ブロックを新たに入力し、このブロックに対してステップS1~S7の処理が繰り返される。画像データの全ブロックについて色変換対象の属性の色変換処理が終了したがステップS7;Y、全ての属性について色変換処理が終了していない場合ステップS8;N、制御部16が色変換対象の属性を切り替えるステップS9。具体的には、制御部16がメモリー15に保存されているLUTを、切り替え後の属性に対応するLUTに書き換え、検出部12に切り替え後の色変換対象の属性を示す属性データを出力する。その後、ステップS1の処理に戻り、ある属性についての色変換処理が終了した画像データとその属性データが、再度画像メモリー3からブロック単位で読み出される。ブロック単位で入力された画像データに対し、ステップS1~S9の処理が繰り返され、切り替え後の属性の色変換処理が開始する。このようにして、色変換対象の属性が、Text、Image、Graphicsと切り替えられ、同じ画像データが属性の数だけ繰り返し色変換処理される。つまり、1回目の色変換処理により、画像データ中のTextの属性データを持つ画素のみ色変換される。2回目の色変換処理によりImageの属性データを持つ画素のみ色変換され、3回目の色変換処理によりGraphicsの属性データを持つ画素のみ色変換される。全ての属性について色変換処理が終了するとステップS8;Y、図4に示す処理が終了する。以上のように、本実施の形態によれば、画像処理装置Gは、メモリー15と、画像の各属性に応じたLUTのうち、色変換対象の属性のLUTに切り替えてメモリー15に保存する制御部16と、ブロック単位で画像データの属性データを入力し、ブロックを分割したサブブロック単位で色変換対象の属性データを持つ画素を検出する検出部12と、画像データを入力し、検出部12により、色変換対象の属性データを持つ画素が検出されたサブブロックの画像データを色変換部14に出力し、色変換対象の属性データを持つ画素が検出されなかったサブブロックの画像データを出力バッファー17に出力する入力バッファー11と、メモリー15に保存されたLUTを用いて、入力バッファー11から出力されたサブブロックの画像データのうち、検出部12により検出された色変換対象の属性データを持つ画素を色変換し、出力バッファー17に出力する色変換部14と、色変換部14から出力されたサブブロックの画像データ又は入力バッファー11から出力されたサブブロックの画像データを出力する出力バッファー17と、を備える。1つのメモリー15、1つの色変換部14を用いて、メモリーに保存するLUTを属性毎に切り替えながら、各属性のLUTを用いて属性毎に色変換処理することにより、ハードウェア構成を簡素化することができる。色変換処理を属性の回数だけ行うが、色変換対象の属性データを持つ画素が含まれるサブブロックのみ色変換されるので、属性毎に色変換処理を繰り返す場合でも、処理時間を短縮して色変換処理の高速化が可能である。従って、ハードウェアの規模の拡大を抑えて、ハードウェアにより色変換処理の高速化を図ることができる。画像データの全画素ではなく、色変換対象の属性データを持つ画素のみを対象に色変換処理することにより、色変換処理の処理時間を大幅に短縮することができる。図5は、図3に示した8×8画素を色変換処理する際、色変換の対象を、全画素とした場合を比較例、色変換対象の属性データを持つ画素のみとした場合を実施例1として、色変換処理の処理時間を比較した図である。ここで、色変換部14が、属性の切り替え等の初期動作に要する処理時間は3クロック、その後入力された1画素の色変換に要する処理時間が1クロックであると仮定する。また、色変換せずに、入力バッファー11から出力バッファー17に画像データが出力されるまでに要する処理時間が1クロックであると仮定する。図5の比較例に示すように、全画素を色変換の対象とすると、1つの属性について1ブロックの8×8画素を色変換処理するのに、67クロック初期動作の3クロック64画素の色変換に要する64クロック要する。3つの属性全ての色変換処理を終えるには、合計20167×3クロックの処理時間が必要である。一方、本実施の形態のように、色変換対象の属性データを持つ画素のみ色変換する場合、Textの属性の色変換処理では、Textの属性データが無いアドレス0~15、アドレス16~31の8×2画素のサブブロックは色変換されない。よって、この2つのサブブロックの処理時間はそれぞれ1クロックである。アドレス32~47の8×2画素は、Textの属性データを持つアドレス45の画素が有り、色変換されるので、そのサブブロックの処理時間は19クロック初期動作の3クロック16画素の色変換に要する16クロックである。アドレス48~63のサブブロックも同様にTextの属性データを持つアドレス53の画素が有るので、色変換されるが、初期動作が無いため、その処理時間は16画素の色変換に要する16クロックのみである。よって、Textの属性を色変換対象とする8×8画素の全画素の処理時間は、合計37111916クロックである。他のImage、Graphicsの属性についても、Textと同様に、4つ中2つのサブブロックにその属性データを持つ画素が有る。よって、Image、Graphicsの属性を対象とする色変換処理の処理時間は、Textの属性と同様に、それぞれ37クロックである。以上より、3つの属性全ての色変換処理に要する処理時間は、図5の実施例1に示すように、111373737クロックである。この処理時間は、比較例の半分程度であり、処理速度が大幅に高速化されている。比較例で示したように全画素を色変換の対象とする場合でも、属性の数だけそのLUTを保存するメモリーと色変換部を備え、属性毎の色変換処理を並列で実行することにより、色変換処理の高速化を図ることもできるが、このような並列処理を実現するにはハードウェアの規模が拡大し、コストも増大する。図6は、並列に色変換処理する画像処理装置Cの構成例を示している。図6に示すように、画像処理装置Cは、Text、Image、Graphicsの属性毎に、色変換部24、メモリー25を備え、各メモリー25はそれぞれの属性に応じたLUTを記憶している。画像処理装置Cによれば、入力バッファー21が、メモリーコントローラー3aにより画像メモリー3からブロック単位で読み出された画像データを、アドレス順に画素単位で各属性の色変換部24に出力する。また、入力バッファー21は、画像データの属性データをアドレス順に画素単位で遅延調整部22に出力する。遅延調整部22は、属性データをアドレス順に画素単位でセレクター23、出力バッファー27に出力する。遅延調整部22は、セレクター23、出力バッファー27が処理する画素のアドレスと、属性データのアドレスが一致するように、属性データを出力するタイミングを調整する。色変換部24は、入力バッファー21から入力された画素の画素値を、アドレス制御部24aがメモリー25に出力し、色変換回路24bがメモリー25から出力された色変換後の画素値をセレクター23に出力する。セレクター23は、画素毎に、各属性の色変換部24のうち、遅延調整部22から入力された属性データが示す属性の色変換部24から入力された画素値を選択し、出力バッファー27に出力する。出力バッファー27は、セレクター23から1ブロック分の色変換処理後の画像データが得られると、当該画像データをメモリーコントローラー3aに出力する。画像処理装置Cによれば、属性に応じたLUTの切り替えが必要無く、また全ての属性の色変換処理を並列に行うので、64クロックの処理時間で足りる。しかしながら、全てのLUTを保存するため、画像処理装置C全体として使用する記憶容量が増大する。また、色変換部24とメモリー25のセットを3つ備える必要があり、コストが上昇するとともに、色変換処理のみで大規模な回路構成となり、このような画像処理装置Cの搭載は困難である。このように、従来の色変換処理は、高速化を重視すればハードウェアの規模が拡大し、ハードウェアの規模の拡大を避けようとすれば高速化が犠牲になる。しかし、本実施の形態によれば、色変換処理の高速化と、ハードウェアの規模の拡大の回避とを両立することができる。変形例上述の実施の形態において、1ブロックを副走査方向に等分割し、サブブロックのサイズを同じにしていたが、色変換対象の属性データを持つ画素の有無によって分割するサブブロックのサイズを変更することもできる。図7は、サブブロックのサイズを変更する場合の色変換処理のフローチャートである。図7に示すように、入力バッファー11がメモリーコントローラー3aから1ブロックの画像データ及び属性データを入力するステップS21。以下、1ブロックが8×8画素である例を説明する。入力された属性データは、検出部12に出力される。検出部12は、8×8画素の1ブロック内で色変換対象の属性データを持つ画素を検出するステップS22。色変換対象の属性データを持つ画素が検出されなかった場合ステップS22;N、制御部13から入力バッファー11に8×8画素のアドレスと、当該アドレスの画像データの出力先を出力バッファー17とする制御信号が出力される。入力バッファー11は、8×8画素のブロックの画像データ及び属性データを出力バッファー17に出力するステップS23。色変換対象の属性データを持つ画素が検出された場合ステップS22;Y、検出部12は1ブロックを副走査方向に2分割し、分割された8×4画素のサブブロックのうちの1つについて、色変換対象の属性データを持つ画素を検出するステップS24。8×4画素のサブブロック内にも該当する画素が検出されなかった場合ステップS24;N、制御部13から入力されるその8×4画素のアドレスと制御信号に従って、入力バッファー11は、8×4画素の画像データ及び属性データを出力バッファー17に出力するステップS25。8×4画素のサブブロック内に色変換対象の属性データを持つ画素が検出された場合ステップS24;Y、検出部12はさらに8×4画素のサブブロックを副走査方向に2分割し、8×2画素のサブブロック内で色変換対象の属性データを持つ画素を検出するステップS26。該当する画素が検出されなかった場合ステップS26;N、制御部13から入力されるその8×2画素のアドレスと制御信号に従って、入力バッファー11が8×2画素の画像データ及び属性データを出力バッファー17に出力するステップS27。8×2画素のサブブロック内に色変換対象の属性データを持つ画素が検出された場合ステップS26;Y、検出部12はさらに8×2画素のサブブロックを副走査方向に2分割し、8×1画素のサブブロック内で色変換対象の属性データを持つ画素を検出するステップS28。色変換対象の属性データを持つ画素が検出されなかった場合ステップS28;N、制御部13から入力されるその8×1画素のアドレスと制御信号に従って、入力バッファー11が8×1画素の画像データ及び属性データを出力バッファー17に出力するステップS29。8×1画素のサブブロック内で色変換対象の属性データを持つ画素が検出された場合ステップS28;Y、制御部13から、その8×1画素のアドレスと、当該アドレスの画像データの出力先として色変換部14を指定する制御信号が出力される。入力バッファー11は当該サブブロックの画像データを、画素単位でアドレス順に色変換部14に出力し、その属性データを出力バッファー17に出力する。色変換部14は、入力バッファー11から入力された画素が、制御部13から入力されたアドレスの画素、つまり色変換対象の属性データを持つ画素であれば色変換し、色変換後の画素値を出力バッファー17に出力する。色変換部14は、それ以外の画素であればその画素値を色変換せずにそのまま出力バッファー17に出力するステップS30。出力バッファー17は、色変換部14からサブブロック単位で入力された画像データ又は入力バッファー11からブロック単位或いはサブブロック単位で入力された画像データを、その属性データとともに保持する。出力バッファー17は、1ブロック分の画像データ及び属性データが蓄積されると、これをメモリーコントローラー3aに出力する。1ブロックの8×8画素全てについて色変換処理が終了していない場合ステップS31;N、未処理の画素が32画素以上であればステップS35;Y、ステップS24の処理に戻り、未処理の8×4画素のサブブロックについてステップS24~S31の処理が繰り返される。未処理の画素が16画素以上であればステップS35;N、S36;Y、ステップS26の処理に戻り、未処理の8×2画素のサブブロックについてステップS26~S31の処理が繰り返される。未処理の画素が16画素未満であればステップS36;N、ステップS28の処理に戻り、未処理の8×1画素のサブブロックについてステップS28~S31の処理が繰り返される。このように、色変換対象の属性データを持つ画素の有無によってブロックの分割が繰り返され、当該画素を含むことによって色変換部14に出力されるサブブロックのサイズが最小化される。言い換えれば、色変換を省略できるサブブロックのサイズができるだけ最大化される。例えば、色変換対象の属性がTextであり、図8に示すような属性データを持つ8×8画素のブロックが入力された場合、1ブロックの8×8画素中に、色変換対象のTextの属性データを持つアドレス45、53の画素が有るため、1ブロックが分割される。分割された8×4画素のサブブロックのうち、アドレス45、53の画素が無いアドレス0~31の8×4画素のサブブロックは、色変換されずに入力バッファー11から出力バッファー17に出力される。アドレス32~63の8×4画素のサブブロックは、アドレス45、53の画素を含むことによって分割され、分割後の8×2画素の2つのサブブロックはそれぞれアドレス45、53の画素を含むため、さらに分割される。最終的に、アドレス45、53の画素が無いアドレス32~39、アドレス56~63の8×1画素のサブブロックは、色変換されずに、入力バッファー11から出力バッファー17に出力される。一方、アドレス45、53の画素が有るアドレス40~47、アドレス48~55の8×1画素のサブブロックは、色変換部14に出力され、色変換される。1ブロックの8×8画素全てについて色変換処理が終了したがステップS31;Y、画像データの全ブロックについて色変換処理が終了していない場合ステップS32;N、ステップS21の処理に戻り、未処理の8×8画素の1ブロックを新たに入力し、このブロックに対してステップS21~S32の処理が繰り返される。画像データの全ブロックについて色変換対象の属性の色変換処理が終了したがステップS32;Y、全ての属性について色変換処理が終了していない場合ステップS33;N、制御部16が色変換対象の属性を切り替えるステップS34。具体的には、制御部16がメモリー15に保存されているLUTを、切り替え後の属性に対応するLUTに書き換え、検出部12に切り替え後の色変換対象の属性を示す属性データを出力する。その後、ステップS21の処理に戻り、ある属性についての色変換処理が終了した画像データとその属性データが、再度画像メモリー3からブロック単位で読み出される。ブロック単位で入力された画像データに対し、ステップS21~S33の処理が繰り返され、切り替え後の属性の色変換処理が開始する。全ての属性について色変換処理が終了するとステップS33;Y、図7に示す処理が終了する。以上のように、他の実施の形態によれば、画像処理装置Gは、メモリー15と、画像の各属性に応じたLUTのうち、色変換対象の属性のLUTに切り替えてメモリー15に保存する制御部16と、ブロック単位で画像データの属性データを入力し、ブロック内で色変換対象の属性データを持つ画素が検出されると、ブロックを分割し、分割されたサブブロック内で当該画素の検出と検出によるサブブロックの分割を繰り返す検出部12と、画像データを入力し、検出部12により、色変換対象の属性を持つ画素が検出されたサブブロックの画像データを色変換部14に出力し、色変換対象の属性を持つ画素が検出されなかったブロック又はサブブロックの画像データを出力バッファー17に出力する入力バッファー11と、メモリー15に保存されたLUTを用いて、入力バッファー11から出力されたサブブロックの画像データのうち、検出部12により検出された画素を色変換し、出力バッファー17に出力する色変換部14と、色変換部14から出力されたサブブロックの画像データ又は入力バッファー11から出力されたブロック或いはサブブロックの画像データを出力する出力バッファー17と、を備える。これにより、各属性の色変換処理においてメモリー15、色変換部14を共用するので、ハードウェア構成を簡素化することができる。また、色変換対象の属性データを持つ画素が含まれるサブブロックのみ色変換されるので、属性毎に色変換処理を繰り返す場合でも、処理時間を短縮して色変換処理の高速化が可能である。従って、ハードウェアの規模の拡大を抑えて、ハードウェアによる色変換処理の高速化を図ることができる。さらに、サブブロックのサイズを段階的に変更することにより、色変換対象の属性データを持つ画素を含むサブブロックのサイズを最小化することができる。これにより、色変換処理するサブブロックの画素数を減じて処理時間をより短縮化し、色変換処理のさらなる高速化を図ることができる。図9は、図8に示す8×8画素を色変換処理する際、サブブロックのサイズを同一サイズに固定した場合を実施例1、サブブロックのサイズを変更した場合を実施例2として、色変換処理の処理時間を比較した図である。なお、図9に示す比較例は、図5における比較例と同じであり、色変換の対象を全画素とした場合の処理時間を表している。また、実施例1は図5における実施例1と同じである。また、色変換部14が、属性の切り替え等の初期動作に要する処理時間は3クロック、その後入力された1画素の色変換に要する処理時間が1クロックであると仮定する。また、色変換せずに、入力バッファー11から出力バッファー17に画像データが出力されるまでに要する処理時間が1クロックであると仮定する。色変換の対象がTextの属性である場合、8×8画素のブロック内にTextの属性データを持つ画素はアドレス45、53の画素である。上述のように、アドレス0~31の8×4画素、アドレス32~39の8×1画素、アドレス56×63の8×1画素のサブブロックは、何れも色変換されず、出力バッファー17に出力され、その処理時間はそれぞれ1クロックである。アドレス40~47、アドレス48~55の8×1画素は色変換され、その処理時間はアドレス40~47の8×1画素が11クロック初期動作の3クロック8画素の出力に要する8クロック、アドレス48~55の8×1画素が8クロック8画素の出力に要する8クロックのみである。Textの属性を対象とする色変換処理の処理時間は、合計22111181クロックである。色変換の対象がImageの属性である場合、Imageの属性データを持つ画素は、Textの属性データを持つ画素と同じ主走査ライン上にあるため、色変換処理の処理時間は、Textの属性の場合と同じ22クロックである。色変換の対象がGraphicsの属性である場合、その属性データを持つ画素はアドレス16~19、24~27、32~35の画素である。よって、これらの画素を含まないアドレス0~15の8×2画素、アドレス40~47の8×1画素、アドレス48~63の8×2画素は、色変換されずに出力バッファー17に出力され、その処理時間はそれぞれ1クロックである。アドレス16~31の8×2画素、アドレス32~39の8×1画素は色変換され、アドレス16~31の8×2画素の処理時間は19クロック初期動作に要する3クロック16画素の出力に要する16クロック、アドレス32~39の8×1画素の処理時間は8クロック8画素の出力に要する8クロックのみである。よって、Graphicsを対象とする色変換処理の処理時間は、合計30119811クロックである。全ての属性の色変換処理の処理時間は74222230クロックであり、比較例の半分以下の処理速度である。また、サブブロックのサイズを固定した実施例1の場合と比べても、より高速な色変換処理が可能である。なお、上記実施の形態は本発明の好適な一例であり、これに限定されない。本発明の主旨を逸脱しない範囲で適宜変更可能である。