第1入力信号および第2入力信号の各々をレベルシフトし、それぞれ第1シフト済み信号および第2シフト済み信号として出力する、レベルシフト回路を備えた信号伝達回路であって、前記レベルシフト回路は、第1入力信号に応じて開閉する第1スイッチング素子と抵抗を直列接続させた第1直列回路、および、第2入力信号に応じて開閉する第2スイッチング素子と抵抗を直列接続させた第2直列回路が、電源と接地端との間において互いに並列に設けられており、第1直列回路上の電圧を第1シフト済み信号として、第2直列回路上の電圧を第2シフト済み信号として、それぞれ出力するようになっており、前記接地端から第1直列回路および第2直列回路に向かって逆電流が流れることを防止する、逆流防止部を備えたことを特徴とする信号伝達回路。前記逆流防止部は、第1直列回路および第2直列回路と、前記接地端と、の間に設けられたダイオードであることを特徴とする請求項1に記載の信号伝達回路。第1シフト済み信号および第2シフト済み信号が、それぞれセット信号およびリセット信号として入力される、RSフリップフロップ回路を備えたことを特徴とする請求項2に記載の信号伝達回路。第1入力信号および第2入力信号の各パルス信号をレベルシフトし、それぞれ第1シフト済み信号および第2シフト済み信号とするレベルシフト回路と、第1シフト済み信号および第2シフト済み信号に対して、フィルタ処理を施すフィルタ回路と、を備え、前記レベルシフト回路は、第1入力信号に応じて開閉する第1スイッチング素子と抵抗を直列接続させた第1直列回路、および、第2入力信号に応じて開閉する第2スイッチング素子と抵抗を直列接続させた第2直列回路が、電源と接地端との間において互いに並列に設けられており、第1直列回路上の電圧を第1シフト済み信号とし、第2直列回路上の電圧を第2シフト済み信号とするものであり、前記フィルタ回路は、第1シフト済み信号にパルス終了遅延処理を施して第2シフト済み信号に対応するマスク信号を生成するとともに、第2シフト済み信号にパルス終了遅延処理を施して第1シフト済み信号に対応するマスク信号を生成し、前記フィルタ処理として、前記マスク信号のパルス期間において、第1シフト済み信号および第2シフト済み信号のパルスをキャンセルする処理を行うことを特徴とする信号伝達回路。第1入力信号および第2入力信号の各パルス信号をレベルシフトし、それぞれ第1シフト済み信号および第2シフト済み信号とするレベルシフト回路と、第1シフト済み信号および第2シフト済み信号に対して、フィルタ処理を施すフィルタ回路と、を備え、前記レベルシフト回路は、第1入力信号に応じて開閉する第1スイッチング素子と抵抗を直列接続させた第1直列回路、および、第2入力信号に応じて開閉する第2スイッチング素子と抵抗を直列接続させた第2直列回路が、電源と接地端との間において互いに並列に設けられており、第1直列回路上の電圧を第1シフト済み信号として、第2直列回路上の電圧を第2シフト済み信号とするものであり、前記フィルタ回路は、第1シフト済み信号に基づいて第2シフト済み信号に対応するマスク信号を生成するとともに、第2シフト済み信号に基づいて第1シフト済み信号に対応するマスク信号を生成し、第1シフト済み信号および第2シフト済み信号にパルス開始遅延処理を施した後、前記フィルタ処理として、前記マスク信号のパルス期間において、第1シフト済み信号および第2シフト済み信号のパルスをキャンセルする処理を行うことを特徴とする信号伝達回路。前記フィルタ回路は、第1シフト済み信号にパルス終了遅延処理を施すことにより、第2シフト済み信号に対応するマスク信号を生成し、第2シフト済み信号にパルス終了遅延処理を施すことにより、第1シフト済み信号に対応するマスク信号を生成することを特徴とする請求項5に記載の信号伝達回路。前記フィルタ処理の施された第1シフト済み信号および第2シフト済み信号が、それぞれセット信号およびリセット信号として入力される、RSフリップフロップ回路を備えたことを特徴とする請求項4から請求項6の何れかに記載の信号伝達回路。請求項3または請求項7に記載の信号伝達回路と、前記RSフリップフロップ回路の出力に応じた出力信号を生成してスイッチに供給するドライバと、を有することを特徴とするスイッチ駆動装置。前記スイッチを駆動してモータ電流を制御することを特徴とする請求項8に記載のスイッチ駆動装置。前記スイッチを駆動して入力電圧から所望の出力電圧を生成することを特徴とする請求項8に記載のスイッチ駆動装置。上述した信号伝達回路によれば、オン信号SONおよびオフ信号SOFFをレベルシフトさせて、セット信号SSETおよびリセット信号SRESETとすることが可能である。しかし電源の電圧VBの変動等によって、セット信号SSETやリセット信号SRESETの誤信号が生じると、装置の誤動作の原因となる。例えば、電圧VBが負に振れて正に戻る場合、各トランジスタ181、182の寄生ダイオードによるリカバリ電流が各抵抗183、184に流れ、電圧降下が発生して誤信号が生じるおそれがある。また過渡的なdVB/dtの高い電圧変化があった場合、各トランジスタ181、182の寄生容量に電流が流れ、電圧降下が発生して誤信号が生じるおそれがある。本発明は上述した問題に鑑み、入力信号をレベルシフトして出力するレベルシフト回路を有しながらも、電源の電圧変動等による誤信号の出力を抑えることが可能となる信号伝達回路、およびこれを用いたスイッチ駆動装置の提供を目的とする。上記目的を達成するため、本発明に係る信号伝達回路は、第1入力信号および第2入力信号の各々をレベルシフトし、それぞれ第1シフト済み信号および第2シフト済み信号として出力する、レベルシフト回路を備えた信号伝達回路であって、前記レベルシフト回路は、第1入力信号に応じて開閉する第1スイッチング素子と抵抗を直列接続させた第1直列回路、および、第2入力信号に応じて開閉する第2スイッチング素子と抵抗を直列接続させた第2直列回路が、電源と接地端との間において互いに並列に設けられており、第1直列回路上の電圧を第1シフト済み信号として、第2直列回路上の電圧を第2シフト済み信号として、それぞれ出力するようになっており、前記接地端から第1直列回路および第2直列回路に向かって逆電流が流れることを防止する、逆流防止部を備えた構成第1の構成とする。本構成によれば、接地端から第1直列回路および第2直列回路に向かって逆電流が流れることによる誤信号の出力を、抑えることが可能となる。また上記第1の構成としてより具体的には、前記逆流防止部は、第1直列回路および第2直列回路と、前記接地端と、の間に設けられたダイオードである構成第2の構成としてもよい。また上記第2の構成としてより具体的には、第1シフト済み信号および第2シフト済み信号が、それぞれセット信号およびリセット信号として入力される、RSフリップフロップ回路を備えた構成第3の構成としてもよい。また本発明に係る他の形態の信号伝達回路は、第1入力信号および第2入力信号の各パルス信号をレベルシフトし、それぞれ第1シフト済み信号および第2シフト済み信号とするレベルシフト回路と、第1シフト済み信号および第2シフト済み信号に対して、フィルタ処理を施すフィルタ回路と、を備え、前記レベルシフト回路は、第1入力信号に応じて開閉する第1スイッチング素子と抵抗を直列接続させた第1直列回路、および、第2入力信号に応じて開閉する第2スイッチング素子と抵抗を直列接続させた第2直列回路が、電源と接地端との間において互いに並列に設けられており、第1直列回路上の電圧を第1シフト済み信号とし、第2直列回路上の電圧を第2シフト済み信号とするものであり、前記フィルタ回路は、第1シフト済み信号にパルス終了遅延処理を施して第2シフト済み信号に対応するマスク信号を生成するとともに、第2シフト済み信号にパルス終了遅延処理を施して第1シフト済み信号に対応するマスク信号を生成し、前記フィルタ処理として、前記マスク信号のパルス期間において、第1シフト済み信号および第2シフト済み信号のパルスをキャンセルする処理を行う構成第4の構成とする。本構成によれば、フィルタ処理によって誤パルスがキャンセルされるようにし、誤信号の出力を抑えることが可能となる。またパルス終了遅延処理の実行により、フィルタ処理をより適切に行うことが可能となる。また本発明に係る他の形態の信号伝達回路は、第1入力信号および第2入力信号の各パルス信号をレベルシフトし、それぞれ第1シフト済み信号および第2シフト済み信号とするレベルシフト回路と、第1シフト済み信号および第2シフト済み信号に対して、フィルタ処理を施すフィルタ回路と、を備え、前記レベルシフト回路は、第1入力信号に応じて開閉する第1スイッチング素子と抵抗を直列接続させた第1直列回路、および、第2入力信号に応じて開閉する第2スイッチング素子と抵抗を直列接続させた第2直列回路が、電源と接地端との間において互いに並列に設けられており、第1直列回路上の電圧を第1シフト済み信号として、第2直列回路上の電圧を第2シフト済み信号とするものであり、前記フィルタ回路は、第1シフト済み信号に基づいて第2シフト済み信号に対応するマスク信号を生成するとともに、第2シフト済み信号に基づいて第1シフト済み信号に対応するマスク信号を生成し、第1シフト済み信号および第2シフト済み信号にパルス開始遅延処理を施した後、前記フィルタ処理として、前記マスク信号のパルス期間において、第1シフト済み信号および第2シフト済み信号のパルスをキャンセルする処理を行う構成第5の構成とする。本構成によれば、フィルタ処理によって誤パルスがキャンセルされるようにし、誤信号の出力を抑えることが可能となる。またパルス開始遅延処理の実行により、フィルタ処理をより適切に行うことが可能となる。また上記第1の構成としてより具体的には、前記フィルタ回路は、第1シフト済み信号にパルス終了遅延処理を施すことにより、第2シフト済み信号に対応するマスク信号を生成し、第2シフト済み信号にパルス終了遅延処理を施すことにより、第1シフト済み信号に対応するマスク信号を生成する構成第6の構成としてもよい。また第4から第6の何れかの構成としてより具体的には、前記フィルタ処理の施された第1シフト済み信号および第2シフト済み信号が、それぞれセット信号およびリセット信号として入力される、RSフリップフロップ回路を備えた構成第7の構成としてもよい。また本発明に係るスイッチ駆動装置は、上記第3または第7の構成に係る信号伝達回路と、前記RSフリップフロップ回路の出力に応じた出力信号を生成してスイッチに供給するドライバと、を有する構成第8の構成とする。また上記第8の構成としてより具体的には、前記スイッチを駆動してモータ電流を制御する構成第9の構成としてもよい。また前記スイッチを駆動して入力電圧から所望の出力電圧を生成する構成第10の構成としてもよい。本発明に係る信号伝達回路によれば、入力信号をレベルシフトして出力するレベルシフト回路を有しながらも、電源の電圧変動等による誤信号の出力を抑えることが可能となる。また本発明に係るスイッチ駆動装置によれば、本発明に係る信号伝達回路の利点を享受すること可能となる。本発明の実施形態について、第1実施形態と第2実施形態を例に挙げて、以下に説明する。1.第1実施形態<全体構成>図1は、第1実施形態に係るスイッチ駆動装置の全体構成を示すブロック図である。本構成のスイッチ駆動装置1は、上側スイッチ駆動部10と、下側スイッチ駆動部20と、異常保護部30と、を有するモノリシック半導体集積回路装置である。スイッチ駆動装置1は、外部に接続されるNチャネル型MOS[MetalOxideSemiconductor]電界効果トランジスタN1及びN2のオン/オフ制御を行うことにより、負荷不図示の駆動電流Iを制御する。スイッチ駆動装置1は、装置外部との電気的な接続を確立するために外部端子T0~T8を有する。スイッチ駆動装置1の外部には、オン/オフ制御対象であるトランジスタN1及びN2のほかに、抵抗R1及びR2、キャパシタC1及びC2、並びに、ダイオードD1が接続されている。スイッチ駆動装置1の外部において、トランジスタN1のドレインは、高電圧HV数百ボルトの印加端に接続されている。トランジスタN1のソース及びバックゲートは、外部端子T3スイッチ端子に接続されている。トランジスタN1のゲートは、外部端子T2上側ゲート端子に接続されている。トランジスタN2のドレインは、外部端子T3に接続されている。トランジスタN2のソース及びバックゲートは、抵抗R1を介して接地端に接続される一方、抵抗R2の第1端にも接続されている。抵抗R2の第2端は外部端子T8天絡検出端子に接続される一方、キャパシタC2を介して接地端にも接続されている。トランジスタN2のゲートは、外部端子T4下側ゲート端子に接続されている。キャパシタC1の第1端は外部端子T1ブースト端子に接続されている。キャパシタC1の第2端は、外部端子T3に接続されている。ダイオードD1のアノードは、電源電圧VCCの印加端に接続される一方、外部端子T0電源端子にも接続されている。ダイオードD1のカソードは、外部端子T1に接続されている。上側スイッチ駆動部10は、ドライバ11と、RSフリップフロップ回路12と、レベルシフト回路14と、パルスジェネレータ15と、コントローラ16と、レベルシフタ17と、シュミットトリガ18と、抵抗19と、を有する。ドライバ11は、RSフリップフロップ回路12の出力信号に基づいて、外部端子T2に上側出力信号HOを出力する。なお、上側出力信号HOのハイレベルはブースト電圧VBとなり、ローレベルはスイッチ電圧VSとなる。RSフリップフロップ回路12は、セット信号SSETが入力されるセット端子S端子、リセット信号SRESETが入力されるリセット端子R端子、および出力信号SQを出力する出力端子Q端子を有している。RSフリップフロップ回路12は、セット信号SSETの立下りエッジをトリガとして出力信号SQをハイレベルにセットし、リセット信号SRESETの立下りエッジをトリガとして出力信号SQをローレベルにリセットする。なおセット信号SSETおよびリセット信号SRESETは、何れもレベルシフト回路14から入力されるようになっている。またRSフリップフロップ回路12の形態については、図2の上段に示すようにリセット優先型のものであっても良く、図2の下段に示すようにセット優先型のものであっても良い。なお、ドライバ11、およびRSフリップフロップ回路12は、外部端子T1に印加されるブースト電圧VBと、外部端子T3に印加されるスイッチ電圧VSとの間で動作する高電位ブロック図1中の角丸四角枠を参照に属しており、その余の回路ブロックはいずれも低電位ブロックに属している。レベルシフト回路14は、上記の低電位ブロックから高電位ブロックに、信号をレベルシフトさせて伝達する回路である。より具体的には、レベルシフト回路14は、低電位ブロックに属するパルスジェネレータ15から、オン信号SONおよびオフ信号SOFFの各パルス信号が入力されるようになっている。そしてレベルシフト回路14は、これらの信号をそれぞれレベルシフトさせ、RSフリップフロップ回路12に出力する。レベルシフト回路14の詳細な構成については、改めて説明する。パルスジェネレータ15は、コントローラ16の出力信号に基づいて、オン信号SON後述するトランジスタ141のゲート信号、及び、オフ信号SOFF後述するトランジスタ142のゲート信号の各パルス信号を生成する。より具体的に述べると、パルスジェネレータ15は、コントローラ16の出力信号の立上りエッジをトリガとして、オン信号SONを所定のオン期間TON1だけハイレベルとし、コントローラ16の出力信号の立下りエッジをトリガとして、オフ信号SOFFを所定のオン期間TON2だけハイレベルとする。なお、コントローラ16の出力信号上側入力信号HINに応じた信号、オン期間TON1、およびオン期間TON2は、オン信号SONとオフ信号SOFFの双方が同時にはハイレベルとはならないように設定される。すなわちスイッチ駆動装置1が正常に動作しているとき、少なくともオン信号SONとオフ信号SOFFの一方がハイレベルのときは、他方はローレベルとなる。コントローラ16は、異常信号生成回路34から入力される異常信号に基づいて、レベルシフタ17の出力信号をパルスジェネレータ15に伝達するか否か延いてはトランジスタN1の駆動可否を制御する。レベルシフタ17は、シュミットトリガ18の出力信号をコントローラ16への入力に適した電圧レベルVCC-GNDにレベルシフトして出力する。シュミットトリガ18は、外部端子T6に入力される上側入力信号HINをレベルシフタ17に伝達する。なお、シュミットトリガ18の閾値電圧には、所定のヒステリシスが与えられている。このような構成とすることにより、ノイズに対する耐性を高めることが可能となる。抵抗19は、外部端子T6を接地端にプルダウンする。従って、外部端子T6がオープン状態である場合には、上側入力信号HINがローレベルトランジスタN1をオフするための論理レベルとなるので、トランジスタN1が意図せずにオンされることはない。下側スイッチ駆動部20は、ドライバ21と、コントローラ22と、遅延部23と、レベルシフタ24と、シュミットトリガ25と、抵抗26と、を有する。ドライバ21は、コントローラ22の出力信号に基づいて、外部端子T4に下側出力信号LOを出力する。なお、下側出力信号LOのハイレベルは電源電圧VCCとなり、ローレベルは接地電圧GNDとなる。コントローラ22は、異常信号生成回路34から入力される異常信号に基づいて、遅延部23の出力信号をドライバ21に伝達するか否か延いてはトランジスタN2の駆動可否を制御する。遅延部23は、レベルシフタ24の出力信号に所定の遅延上側スイッチ駆動部10のパルスジェネレータ15、レベルシフト回路14、及び、RSフリップフロップ回路12で生じる回路遅延に相当を与えてコントローラ22に伝達する。レベルシフタ24は、シュミットトリガ25の出力信号をコントローラ22への入力に適した電圧レベルVCC-GNDにレベルシフトして出力する。シュミットトリガ25は、外部端子T7に入力される下側入力信号LINをレベルシフタ24に伝達する。なお、シュミットトリガ25の閾値電圧には、所定のヒステリシスが与えられている。このような構成とすることにより、ノイズに対する耐性を高めることが可能となる。抵抗26は、外部端子T7を接地端にプルダウンする。従って、外部端子T7がオープン状態である場合には、下側入力信号LINがローレベルトランジスタN2をオフするための論理レベルとなるので、トランジスタN2が意図せずにオンされることはない。異常保護部30は、温度保護回路TSD[ThermalShutDown]回路31と、減電圧保護回路VCC監視用UVLO回路32と、天絡保護回路33と、異常信号生成回路34と、Nチャネル型MOS電界効果トランジスタ35と、を有する。温度保護回路31は、スイッチ駆動装置1のジャンクション温度が所定の閾値温度を上回ったときに、温度保護信号を正常時の論理レベル例えばローレベルから異常時の論理レベル例えばハイレベルに切り替える。減電圧保護回路32は、電源電圧VCCが所定の閾値電圧を下回ったときに、減電圧保護信号を正常時の論理レベル例えばローレベルから異常時の論理レベル例えばハイレベルに切り替える。天絡保護回路33は、外部端子T8に入力される天絡検出電圧CIN抵抗R2とキャパシタC2によって平滑化されたスイッチ電圧VSに相当が所定の閾値電圧を上回ったときに、天絡保護信号を正常時の論理レベル例えばローレベルから異常時の論理レベル例えばハイレベルに切り替える。なお、天絡とは、外部端子T3が高電圧HVの印加端またはこれに準ずる高電位端にショートした状態を言う。異常信号生成回路34は、温度保護回路31から入力される温度保護信号、減電圧保護回路32から入力される減電圧保護信号、及び、天絡保護回路33から入力される天絡保護信号をそれぞれ監視し、いずれか一つでも異常が生じていた場合には、異常信号を正常時の論理レベル例えばローレベルから異常時の論理レベル例えばハイレベルに切り替える。トランジスタ35は、外部端子T5から外部異常信号を出力するためのオープンドレイン出力段を形成する。スイッチ駆動装置1に異常が生じていない場合には、トランジスタ35が異常信号生成回路34によってオフとされ、外部異常信号がハイレベルとされる。一方、スイッチ駆動装置1に何らかの異常が生じている場合には、トランジスタ35が異常信号生成回路34によってオンとされ、外部異常信号がローレベルとされる。<ブートストラップ回路>上記構成から成るスイッチ駆動装置1は、ブースト電圧VBドライバ11などを含む高電位ブロックの駆動電圧を生成する手段としてブートストラップ回路を有する。このブートストラップ回路は、アノードが電源電圧VCCの印加端に接続されたダイオードD1と、ダイオードD1のカソードとトランジスタN1のソースとの間に接続されたキャパシタC1と、を有し、ダイオードD1とキャパシタC1との接続ノード外部端子T1からブースト電圧VBを出力する。トランジスタN1がオフとされてトランジスタN2がオンとされることにより、外部端子T3に現れるスイッチ電圧VSがローレベルGNDとされているときには、電源電圧VCCの印加端からダイオードD1、キャパシタC1、及び、トランジスタN2を介する経路で電流IBが流れるので、外部端子T1と外部端子T2との間に接続されたキャパシタC1が充電される。このとき、外部端子T1に現れるブースト電圧VBすなわち、キャパシタC1の充電電圧は、電源電圧VCCからダイオードD1の順方向降下電圧Vfを差し引いた電圧値=VCC-Vfとなる。一方、キャパシタC1が充電されている状態で、トランジスタN1がオンとされてトランジスタN2がオフとされることにより、スイッチ電圧VSがローレベルGNDからハイレベルHVに立ち上げられると、ブースト電圧VBは、スイッチ電圧VSのハイレベルHVよりもさらにキャパシタC1の充電電圧分VCC-Vfだけ高い電圧値=HVVCC-Vfまで引き上げられる。従って、このようなブースト電圧VBを高電位ブロックドライバ11、および、RSフリップフロップ回路12やレベルシフト回路14の駆動電圧として供給することにより、Nチャネル型MOS電界効果トランジスタN1のオン/オフ制御特にオン制御を行うことが可能となる。<上側スイッチ駆動動作>図3は、上側スイッチ駆動動作を説明するためのタイミングチャートであり、上から順に、上側入力信号HIN、セット信号SSET、リセット信号SRESET、及び、上側出力信号HOが描写されている。なお、図3では、説明を簡単とすべく、ブートストラップ動作に伴ってセット信号SSETやリセット信号SRESETのハイレベル電位が変動する様子の描写を省略している。上側入力信号HINがローレベルからハイレベルに立ち上げられると、その立上りエッジをトリガとしてオン信号SONトランジスタ141のゲート信号がオン期間TON1だけハイレベルとされる。トランジスタ141がオンとされてセット信号SSETがハイレベルからローレベルに立ち下げられると、その立下りエッジをトリガとして上側出力信号HOがハイレベルにセットされる。一方、上側入力信号HINがハイレベルからローレベルに立ち下げられると、その立下りエッジをトリガとしてオフ信号SOFFトランジスタ142のゲート信号がオン期間TON2だけハイレベルとされる。トランジスタ142がオンとされてリセット信号SRESETがハイレベルからローレベルに立ち下げられると、その立下りエッジをトリガとして上側出力信号HOがローレベルにリセットされる。上記の動作により、上側スイッチ駆動部10では、上側入力信号HINと同一論理レベルの上側出力信号HOが生成されて、トランジスタN1のオン/オフ制御が行われる。なお、トランジスタ141及び142のオン期間を短縮することにより、レベルシフト回路14の消費電力を抑えることが可能となる。<レベルシフト回路の詳細構成>次に、レベルシフト回路14の詳細構成について、当該回路の構成図である図4を参照しながら説明する。図4に示すようにレベルシフト回路14は、Nチャネル型DMOS[DoubleDiffusedMOS]電界効果トランジスタ141、142、抵抗143、144、および逆流防止用ダイオード145を有する。各トランジスタ141、142のソース及びバックゲートは、いずれも逆流防止用ダイオード145を介して、接地端GNDに接続されている。トランジスタ141のドレインは、RSフリップフロップ回路12のセット端子に接続される一方、抵抗143を介して外部端子T1にも接続されている。トランジスタ142のドレインは、RSフリップフロップ回路12のリセット端子に接続される一方、抵抗144を介して外部端子T1にも接続されている。なお、トランジスタ141及び142は、いずれも、低電位ブロックを形成するトランジスタよりも高耐圧例えば600V耐圧に設計されている。またトランジスタ141のゲートは、パルスジェネレータ15からオン信号SONが入力されるようになっている。またトランジスタ142のゲートは、パルスジェネレータ15からオフ信号SOFFが入力されるようになっている。また逆流防止用ダイオード145は、アノード側が各トランジスタ141、142のソース及びバックゲートに接続され、カソード側が接地端GNDに接続されている。このようにレベルシフト回路14は、オン信号SONに応じて開閉するトランジスタ141と抵抗143を直列接続させた第1直列回路、およびオフ信号SOFFに応じて開閉するトランジスタ142と抵抗144を直列接続させた第2直列回路が、外部端子T1電圧VBの電源と見ることができると接地端GNDとの間において互いに並列に設けられている。そしてレベルシフト回路14は、第1直列回路上における抵抗143より接地端GNDに近い側の電圧を、オン信号SONをレベルシフトさせて生成したセット信号SSETシフト済み信号として、RSフリップフロップ回路12のセット端子に出力するようになっている。またレベルシフト回路14は、第2直列回路上における抵抗144より接地端GNDに近い側の電圧を、オフ信号SOFFをレベルシフトさせて生成したリセット信号SRESETシフト済み信号として、RSフリップフロップ回路12のリセット端子に出力するようになっている。また逆流防止用ダイオード145は、接地端GNDから第1直列回路および第2直列回路に向かって逆電流が流れることを、防止する役割を果す。これにより、当該逆電流に起因するセット信号SSETやリセット信号SRESETの誤信号の発生が回避され、ひいては、当該逆電流に起因する上側出力信号HOの誤信号の発生が回避される。例えば電圧VBが負に振れて正に戻る場合に、各トランジスタ141、142の寄生ダイオードによるリカバリ電流が各抵抗143、144に流れてしまい、電圧降下が発生してセット信号SSETやリセット信号SRESETの誤信号が生じることが回避される。2.第2実施形態次に第2実施形態について説明する。なお第2実施形態は、レベルシフト回路14の構成、および、レベルシフト回路14とRSフリップフロップ回路12との間にフィルタ回路13を設けた点を除いて、基本的に第1実施形態と共通である。以下の説明では、第1実施形態と異なる点に重点を置き、共通する点については説明を省略することがある。図5は、第2実施形態に係るスイッチ駆動装置の全体構成を示すブロック図である。本図に示すように、レベルシフト回路14とRSフリップフロップ回路12との間には、フィルタ回路13が設けられている。フィルタ回路13は、端子T1側から駆動電力が供給され、レベルシフト回路14から入力される信号に所定のフィルタ処理を施して、RSフリップフロップ回路12に出力する回路である。レベルシフト回路14およびフィルタ回路13の詳細構成について、これらの構成図である図6を参照しながら説明する。まずレベルシフト回路14について説明する。図6に示すようにレベルシフト回路14は、Nチャネル型DMOS[DoubleDiffusedMOS]電界効果トランジスタ141、142、および、抵抗143、144を有する。各トランジスタ141、142のソース及びバックゲートは、いずれも接地端GNDに接続されている。トランジスタ141のドレインは、フィルタ回路13の二つの入力端NOT回路131aとNOT回路131cに接続される一方、抵抗143を介して外部端子T1にも接続されている。トランジスタ142のドレインは、フィルタ回路13の二つの入力端NOT回路131bとNOT回路131dに接続される一方、抵抗144を介して外部端子T1にも接続されている。なお、トランジスタ141及び142は、いずれも、低電位ブロックを形成するトランジスタよりも高耐圧例えば600V耐圧に設計されている。またトランジスタ141のゲートは、パルスジェネレータ15からオン信号SONが入力されるようになっている。またトランジスタ142のゲートは、パルスジェネレータ15からオフ信号SOFFが入力されるようになっている。なお本実施形態では、第1実施形態では設けられていた逆流防止用ダイオード145は省略されている。但し本実施形態においても、逆流防止用ダイオード145が設けられるようにしても構わない。このようにレベルシフト回路14は、オン信号SONに応じて開閉するトランジスタ141と抵抗143を直列接続させた第1直列回路、およびオフ信号SOFFに応じて開閉するトランジスタ142と抵抗144を直列接続させた第2直列回路が、外部端子T1電圧VBの電源と見ることが出来ると接地端GNDとの間において互いに並列に設けられている。そしてレベルシフト回路14は、第1直列回路上における抵抗143より接地端GNDに近い側図6に示す点A1と点A2の電圧を、オン信号SONをレベルシフトさせた信号SAシフト済み信号として、フィルタ回路13NOT回路131aおよびNOT回路131cに出力するようになっている。またレベルシフト回路14は、第2直列回路上における抵抗144より近い側図6に示す点B1と点B2の電圧を、オフ信号SOFFをレベルシフトさせた信号SBシフト済み信号として、フィルタ回路13NOT回路131bおよびNOT回路131dに出力するようになっている。なお点A1と点A2は同一であっても良く、点B1と点B2は同一であっても良い。次にフィルタ回路13について説明する。図6に示すようにフィルタ回路13は、NOT回路131a~131d、133a、133b、立上り遅延回路132a、132d、立下り遅延回路132b、132c、およびNAND回路134a、134bを有する。NOT回路131a、131b、131c、および131dの各々には、レベルシフト回路14から、信号SA、信号SB、信号SA、および信号SBの各々が入力されるようになっている。またNOT回路131aの出力端は、立上り遅延回路132aを介してNAND回路134aの一方の入力端に接続されており、NOT回路131bの出力端は、立下り遅延回路132bとNOT回路133aを順に介して、NAND回路134aの他方の入力端に接続されている。またNOT回路131cの出力端は、立下り遅延回路132cとNOT回路133bを順に介して、NAND回路134bの一方の入力端に接続されており、NOT回路131dの出力端は、立上り遅延回路132dを介してNAND回路134bの他方の入力端に接続されている。NAND回路134aの出力信号は、RSフリップフロップ回路12のセット信号SSETとして、RSフリップフロップ回路12のセット端子に出力されるようになっている。またNAND回路134bの出力信号は、RSフリップフロップ回路12のリセット信号SRESETとして、RSフリップフロップ回路12のリセット端子に出力されるようになっている。また立上り遅延回路132aは、前段側から入力されるパルス信号に、立上りのタイミングを予め設定されている時間だけ遅延させる立上り遅延処理を施し、信号SAAとして後段側に出力する。立下り遅延回路132bは、前段側から入力されるパルス信号に、立下りのタイミングを予め設定されている時間だけ遅延させる立下り遅延処理を施し、信号SBBとして後段側に出力する。なお信号SAAは、RSフリップフロップ回路12のセット側の主信号として用いられ、信号SBBは、セット側のマスク信号誤パルスをマスキングする信号として用いられる。ここで立上り遅延処理は、処理対象であるパルス信号に対して、各パルスの開始のタイミングを遅延させる処理パルス開始遅延処理の一例である。開始のタイミングが遅延させられることにより、当該パルスの幅はその分だけ減少することになる。また立下り遅延処理は、処理対象であるパルス信号に対して、各パルスの終了のタイミングを遅延させる処理パルス終了遅延処理の一例である。終了のタイミングが遅延させられることにより、当該パルスの幅はその分だけ増大することになる。また立下り遅延回路132cは、前段側から入力されるパルス信号に、立下りのタイミングを予め設定されている時間だけ遅延させる立下り遅延処理を施し、信号SABとして後段側に出力する。立上り遅延回路132dは、前段側から入力されるパルス信号に、立上りのタイミングを予め設定されている時間だけ遅延させる立上り遅延処理を施し、信号SBAとして後段側に出力する。なお信号SBAは、RSフリップフロップ回路12のリセット側の主信号として用いられ、信号SABは、リセット側のマスク信号として用いられる。上述した構成のフィルタ回路13によれば、フィルタ処理として、レベルシフト回路14から入力される信号SAおよび信号SBのパルスのうち時期的に互いにほぼ重複するものを、誤パルスとみなしてキャンセルする処理が行われるようになっている。図7は、当該フィルタ処理が行われる場合における、各信号のタイミングチャートの一例を表している。図7では、信号SAおよび信号SBにおいて、オン信号SONおよびオフ信号SOFFに応じて正パルス正規のパルスP1およびP2が生じているが、これに加えて、上述したような誤パルスP3~P6が生じている状況となっている。図7に示すように、セット側の主信号SAA信号SAに立上り遅延処理が施された信号については、セット側のマスク信号SBB信号SBに立下り遅延処理が施された信号のパルス期間図7に着色で示す期間において、パルスがキャンセルされる。その結果、セット信号SSETには、誤パルスP3およびP4に基づくパルスは発生していない。またリセット側の主信号SBA信号SBに立上り遅延処理が施された信号については、リセット側のマスク信号SAB信号SAに立下り遅延処理が施された信号のパルス期間図7に着色で示す期間において、パルスがキャンセルされる。その結果、リセット信号SRESETには、誤パルスP5およびP6に基づくパルスは発生していない。フィルタ回路13によればこのようなフィルタ処理がなされ、上述したような誤パルスによる上側出力信号HOの誤信号の発生を、回避させることが可能となっている。また主信号信号SAAと信号SBAには立上り遅延処理が施されており、マスク信号信号SBBと信号SABには立下り遅延処理が施されている。そのため、主信号における誤パルスの期間が、マスク信号のパルスの期間から逸脱していても、この逸脱の度合が各遅延処理により得られた余裕分遅延時間に応じて定まるに収まっていれば、この誤パルスをキャンセルことが可能となっている。これにより、フィルタ処理をより適切により確実に行うことが可能となっている。なお、立上り遅延処理および立下り遅延処理については、一方或いは両方が省略されるようにしても構わない。また立上り遅延処理や立下り遅延処理における遅延時間は、信号SAや信号SBの正パルスが誤ってキャンセルされることのないように、予め適切に設定されている。3.その他<誤信号の発生形態について>これまでに説明した通り、第1実施形態のスイッチ駆動装置1によれば、逆流防止用ダイオード145が設けられており、レベルシフト回路14での逆電流に起因する上側出力信号HOの誤信号の発生を、回避することが可能となっている。また第2実施形態のスイッチ駆動装置1によれば、フィルタ回路13が設けられており、シフト済み信号の誤パルスに起因する上側出力信号HOの誤信号の発生を、回避することが可能となっている。ここで、逆流防止用ダイオード145やフィルタ回路13が設けられていないと仮定したときの、上側出力信号HOの誤信号の発生形態の幾つかの例について、図8~図11の各タイミングチャートを例示しながら言及する。なおこれらのタイミングチャートは何れも、下側入力信号LIN、上側入力信号HIN、ブースト電圧VB、スイッチ電圧VS、セット信号SSET、リセット信号SRESET、RSフリップフロップ回路12の出力信号SQ、および上側出力信号HOについてのタイミングチャートである。図8は、上側スイッチ駆動部10のON時に、高いdVS/dt>0の電圧変化が生じたときのタイミングチャートを例示している。本図に示すように、電圧VSの変化に伴って電圧VBが急峻に変化すると、トランジスタ141および142の寄生容量への充電に起因し、セット信号SSETおよびリセット信号SRESETの立上りが遅れる。この遅延の度合は、寄生容量の差によって異なる。また抵抗143および144のバラツキによっても、立上りの遅延の度合が異なることがある。このような遅延度合の差により、セット信号SSETがFF閾値RSフリップフロップ回路12が信号変化を認識する電圧の閾値に達するタイミングと、リセット信号SRESETがFF閾値に達するタイミングにずれが生じる。図8に示すようにセット信号SSETがFF閾値に達すると、図8に太線で示すように上側出力信号HOはハイレベルに保たれるのが正規であるところ、ローレベルに落ちてしまう。このようにして、上側出力信号HOの誤信号が発生することになる。図9は、上側スイッチ駆動部10の回生時に、高いdVS/dt>0の電圧変化が生じたときのタイミングチャートを例示している。本図に示すように、電圧VSの変化に伴って電圧VBが急峻に変化すると、図8の場合と同様に、セット信号SSETがFF閾値に達するタイミングと、リセット信号SRESETがFF閾値に達するタイミングにずれが生じる。図9に示すようにリセット信号SRESETがFF閾値に達すると、図9に太線で示すように上側出力信号HOはローレベルに保たれるのが正規であるところ、ハイレベルに変化してしまう。このようにして、上側出力信号HOの誤信号が発生することになる。なお、上側出力信号HOがハイレベルに変化した後、下側入力信号LINがハイレベルになると、上下アームの短絡により装置が破損するおそれがある。図10は、dVS/dt<0の電圧変化が生じたとき特に寄生容量の差に着目する場合のタイミングチャートを例示している。本図に示すように、電圧VSの変化に伴って電圧VBが急峻に変化し負電位へアンダーシュートすると、トランジスタ141および142のボディダイオードに順バイアスがかかり、接地端GNDからのリカバリ電流逆電流が発生する。このとき、セット信号SSETおよびリセット信号SRESETの立上りは、トランジスタ141および142の寄生容量への充電に起因して遅れる。この遅延の度合は、寄生容量の差によって異なる。また抵抗143および144のバラツキによっても、立上りの遅延の度合が異なることがある。このような遅延度合の差により、セット信号SSETがFF閾値に達するタイミングと、リセット信号SRESETがFF閾値に達するタイミングにずれが生じる。図10に示すようにリセット信号SRESETがFF閾値に達すると、図10に太線で示すように上側出力信号HOはローレベルに保たれるのが正規であるところ、ハイレベルに変化してしまう。このようにして、上側出力信号HOの誤信号が発生することになる。図11は、dVS/dt<0の電圧変化が生じたとき特に寄生ダイオードの影響に着目する場合のタイミングチャートを例示している。本図に示すように、電圧VSの変化に伴って電圧VBが急峻に変化し負電位へアンダーシュートすると、トランジスタ141および142のボディダイオードに順バイアスがかかり、接地端GNDからのリカバリ電流逆電流が発生する。このとき、セット信号SSETおよびリセット信号SRESETの立上りは、トランジスタ141および142の寄生容量への充電に起因して遅れる。ここで双方の寄生容量が同等であるとしても、トランジスタ141側にリカバリ電流が流れるため、寄生ダイオードの影響により立上りの遅延の度合は異なる。そのため、図11の場合と同様の形態により、上側出力信号HOの誤信号が発生することになる。フィルタ回路13が設けられている第2実施形態のスイッチ駆動装置1によれば、上述した何れの形態による上側出力信号HOの誤信号の発生についても、回避することが可能である。また第1実施形態のスイッチ駆動装置1によれば、フィルタ回路13が省略されていながらも、逆電流リカバリ電流に起因した形態による上側出力信号HOの誤信号の発生を、回避することが可能となっている。なお電圧VSの急峻な変化は、スイッチ駆動装置のアーム出力を高速にスイッチングするほど発生し易くなる。そのため従来は、上述したような誤信号の発生を抑えるように、このスイッチングの速度を落とすようにしていた。しかしこの場合には、スイッチング損失が増大し、インバータの効率が低下するという欠点がある。この点、本実施形態に係るスイッチ駆動装置1によれば、誤信号の発生を回避する手段を有しているため、アーム出力の高速なスイッチングが可能であり、インバータの効率向上を図ることが可能である。<スイッチ駆動装置の適用例>次に、スイッチ駆動装置1の適用例について説明する。図12は、スイッチ駆動装置1の第1適用例を示す図である。図12に示すように、スイッチ駆動装置1は、トランジスタN1及びN2を駆動してモータ2例えば、白物家電用のコンプレッサモータやファンモータの駆動電流Imを制御するモータ駆動装置として適用することが可能である。なお、図12では、モータ2として三相交流モータが例示されているが、スイッチ駆動装置1の駆動対象はこれに限定されるものではなく、二相交流モータや直流モータなども駆動対象とすることが可能である。図13は、スイッチ駆動装置1の第2適用例を示す図である。図13に示すように、スイッチ駆動装置1は、トランジスタN1及びN2を相補的排他的に駆動して入力電圧Vinから所望の出力電圧Voutを生成する同期整流型のスイッチング電源装置として適用することも可能である。なお、上記の相補的排他的という文言は、トランジスタN1及びN2のオン/オフが完全に逆転している場合のほか、貫通電流防止の観点からトランジスタN1及びN2の同時オフ期間が設けられている場合も含む。図14は、スイッチ駆動装置1の第3適用例を示す図である。図14に示すように、スイッチ駆動装置1は、トランジスタN1を駆動して入力電圧Vinから所望の出力電圧Voutを生成する非同期整流型のスイッチング電源装置として適用することも可能である。以上の通り、本発明の実施形態等について説明したが、本発明の構成は上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。