"半導体チップを有しており、前記半導体チップは、基板と、前記基板上に形成された多層配線層と、平面視で前記基板の縁に沿って配置され、少なくとも一つの第1I/Oセルを有する外周セル列と、前記外周セル列の内周側に形成され、少なくとも一つの第2I/Oセルを有する内周セル列と、前記外周セル列及び前記内周セル列の少なくとも一方に設けられ、電源供給セル及び接地電位供給セルの一方である電位供給セルと、前記多層配線層の最上層配線層に形成され、前記第1I/Oセル、前記電位供給セル、及び前記第2I/Oセルそれぞれに少なくとも一つずつ設けられた電極パッドと、前記最上層配線層より下層の配線層に設けられ、前記外周セル列と同一方向に延伸しており、前記第1I/Oセルに接続される第1電位供給配線と、前記最上層配線層より下層の配線層に設けられ、前記内周セル列と同一方向に延伸しており、平面視で前記第1電位供給配線の内周側に位置し、前記第2I/Oセルに接続される第2電位供給配線と、前記第1電位供給配線と前記第2電位供給配線とを互いに接続する電位供給用接続配線と、を備え、前記電位供給セルは、前記第1電位供給配線及び前記第2電位供給配線の一方に直接接続するとともに、前記一方及び前記電位供給用接続配線を介することにより、前記第1電位供給配線及び前記第2電位供給配線の他方に接続する半導体装置。請求項1に記載の半導体装置において、前記電位供給用接続配線は、前記最上層配線層よりも下層の配線層に形成されている半導体装置。請求項1又は2に記載の半導体装置において、前記電位供給用接続配線は、平面視でいずれかの前記第1I/Oセル及びいずれかの前記第2I/Oセルと重なるように設けられている半導体装置。請求項1~3のいずれか一項に記載の半導体装置において、前記外周セル列及び前記内周セル列のうち、前記電位供給セルが設けられてないセル列は、前記電位供給セルと同一の電位が前記半導体チップの外部から直接供給されるセルを有していない半導体装置。請求項1~4のいずれか一項に記載の半導体装置において、前記外周セル列及び前記内周セル列のうち前記電位供給セルを有するセル列は、前記電位供給セルとして、電源供給セル及び接地電位供給セルの双方を有しており、前記第1電位供給配線として、第1電源配線と、第1接地配線とを有しており、前記第2電位供給配線として、第2電源配線及び第2接地配線を有しており、前記電位供給用接続配線として、前記第1電源配線を前記第2電源配線に接続する電源用接続配線と、前記第1接地配線を前記第2接地配線に接続する接地用接続配線とを有しており、前記第1電源配線及び前記第2電源配線のいずれか一方は、前記電源供給セルに接続しており、前記第1接地配線及び前記第2接地配線のいずれか一方は、前記接地供給セルに接続している半導体装置。請求項1~5のいずれか一項に記載の半導体装置において、前記外周セル列に含まれる前記第1I/Oセルと、前記外周セル列の一つ内側の前記内周セル列に含まれる前記第2I/Oセルは、前記基板の縁に沿う方向において同一の位置に配置されている半導体装置。請求項6に記載の半導体装置において、前記電位供給用接続配線は、前記複数の第1I/Oセルの前記電極パッドそれぞれの下方から、互いに異なる前記第2I/Oセルの前記電極パッドの下方に延伸しており、いずれの前記複数の第1I/Oセル及び前記複数の第2I/Oセルにおいても、前記電位供給用接続配線は、前記基板の縁と直交する方向に延伸しており、かつ前記電極パッドの中心を基準としたときの位置が互いに等しい半導体装置。請求項1~5のいずれか一項に記載の半導体装置において、前記外周セル列に含まれる前記第1I/Oセルと、前記外周セル列の一つ内側の前記内周セル列に含まれる前記第2I/Oセルは、前記基板の縁に沿う方向において互い違いに配置されている半導体装置。請求項8に記載の半導体装置において、前記外周セル列において、複数の第1の前記電位供給用接続配線が、前記基板の縁と直交する方向に延伸しており、前記内周セル列において、複数の第2の前記電位供給用接続配線が、前記基板の縁と直交する方向に延伸しており、複数の前記第1の前記電位供給用接続配線は、互いに異なる前記第2の電位供給用接続配線に接続している半導体装置。請求項1~9のいずれか一項に記載の半導体装置において、前記半導体チップを搭載する配線基板と、前記半導体チップと前記配線基板とを接続するボンディングワイヤと、を備える半導体装置。請求項1~9のいずれか一項に記載の半導体装置において、前記半導体チップがフリップチップ実装された配線基板をさらに備える半導体装置。コンピュータを用いて半導体装置の設計を行う半導体装置の設計方法であって、コンピュータが、少なくとも一つの第1I/Oセルを含む外周セル列を、半導体装置の基板の縁に沿って配置し、前記外周セル列の内周側に、すくなくとも一つの第2I/Oセルを含む、少なくとも一つの内周セル列とを配置し、かつ、前記外周セル列及び前記内周セル列の一方に、電源供給セル及び接地電位供給セルの一方である電位供給セルを配置し、前記コンピュータが、最上層配線層より下層の配線層に、前記外周セル列と同一方向に延伸していて前記第1I/Oセルに接続される第1電位供給配線を配置し、前記最上層配線層より下層の配線層に、前記内周セル列と同一方向に延伸していて平面視で前記第1電位供給配線の内周側に位置し、前記第2I/Oセルに接続される第2電位供給配線を配置し、かつ前記第1電位供給配線及び前記第2電位供給配線のうち前記電位供給セルと重なる配線を、前記電位供給セルに接続し、前記コンピュータが、前記第1電位供給配線と前記第2電位供給配線を接続する電位供給用接続配線を配置する、半導体装置の設計方法。半導体装置の設計を支援する半導体装置設計装置であって、少なくとも一つの第1I/Oセルを含む外周セル列を、半導体装置の基板の縁に沿って配置し、前記外周セル列の内周側に、少なくとも一つの第2I/Oセルを含む、少なくとも一つの内周セル列とを配置し、かつ、前記外周セル列及び前記内周セル列の一方に、電源供給セル及び接地電位供給セルの一方である電位供給セルを配置するセル配置部と、最上層配線層より下層の配線層に、前記外周セル列と同一方向に延伸していて前記電位供給セルを前記第1I/Oセルに接続される第1電位供給配線を配置し、前記最上層配線層より下層の配線層に、前記内周セル列と同一方向に延伸していて平面視で前記第1電位供給配線の内周側に位置し、前記第2I/Oセルに接続される第2電位供給配線を配置し、かつ前記第1電位供給配線及び前記第2電位供給配線のうち前記電位供給セルと重なる配線を、前記電位供給セルに接続する電位供給配線配置部と、前記第1電位供給配線を前記第2電位供給配線に接続する電位供給用接続配線を配置する接続配線配置部と、を備える半導体装置設計装置。コンピュータを、半導体装置の設計を支援する半導体装置設計装置として機能させるためのプログラムであって、前記コンピュータに、少なくとも一つの第1I/Oセルを含む外周セル列を、半導体装置の基板の縁に沿って配置し、前記外周セル列の内周側に、少なくとも一つの2I/Oセルを含む、少なくとも一つの内周セル列とを配置し、かつ前記外周セル列及び前記内周セル列の一方に、電源供給セル及び接地電位供給セルの一方である電位供給セルを配置する機能と、最上層配線層より下層の配線層に、前記外周セル列と同一方向に延伸していて前記電位供給セルを前記第1I/Oセルに接続される第1電位供給配線を配置し、前記最上層配線層より下層の配線層に、前記内周セル列と同一方向に延伸していて平面視で前記第1電位供給配線の内周側に位置し、前記第2I/Oセルに接続される第2電位供給配線を配置し、かつ前記第1電位供給配線及び前記第2電位供給配線のうち前記電位供給セルと重なる配線を、前記電位供給配線に接続する機能と、前記第1電位供給配線を前記第2電位供給配線に接続する電位供給用接続配線を配置する機能と、を持たせるプログラム。近年は、半導体装置の微細化が進んでいることにより、半導体チップの一辺が短くなってきている。その一方で、半導体チップに集積化される半導体素子の数が増加することにより、半導体チップで実現可能な機能の高機能化が進んでいる。これにより、入出力される信号数が増加するため、半導体装置の多ピン化も進んでいる。このため、半導体装置の一辺になるべく多くのI/Oセルを配置できるようにする必要がある。これに対応するためにセルを多段に配置する場合、各段に電源及び接地電位を供給する必要がある。このためには、各段に電源電位供給セル及び接地電位供給セルを設けることが一般的である。この場合、電源電位供給セル及び接地電位供給セルの数が増えた分、I/Oセルの数が少なくなってしまう。本発明によれば、半導体チップを有しており、前記半導体チップは、基板と、前記基板上に形成された多層配線層と、平面視で前記基板の縁に沿って配置され、少なくとも一つの第1I/Oセルを有する外周セル列と、前記外周セル列の内周側に形成され、少なくとも一つの第2I/Oセルを有する内周セル列と、前記外周セル列及び前記内周セル列の少なくとも一方に設けられ、電源供給セル及び接地電位供給セルの一方である電位供給セルと、前記多層配線層の最上層配線層に形成され、前記第1I/Oセル、前記電位供給セル、及び前記第2I/Oセルそれぞれに少なくとも一つずつ設けられた電極パッドと、前記最上層配線層より下層の配線層に設けられ、前記外周セル列と同一方向に延伸しており、前記第1I/Oセルに接続される第1電位供給配線と、前記最上層配線層より下層の配線層に設けられ、前記内周セル列と同一方向に延伸しており、平面視で前記第1電位供給配線の内周側に位置し、前記第2I/Oセルに接続される第2電位供給配線と、前記第1電位供給配線と前記第2電位供給配線とを互いに接続する電位供給用接続配線と、を備え、前記電位供給セルは、前記第1電位供給配線及び前記第2電位供給配線の一方に直接接続するとともに、前記一方及び前記電位供給用接続配線を介することにより、前記第1電位供給配線及び前記第2電位供給配線の他方に接続する半導体装置が提供される。この半導体装置によれば、内周セル列及び外周セル列の一方に、電位供給セルが設けられている。そして、電位供給用接続配線を用いて、内周セル列の下方に位置する第2電位供給配線と、外周セル列の下方に位置する第1電位供給配線とを接続している。そして第1電位供給配線と第2電位供給配線の一方は、電位供給セルに接続している。このため、内周セル列及び外周セル列の一方に電位供給セルを設けなくても、内周セル列及び外周セル列の双方に所定の電位を供給することができる。従って、より多くのI/Oセルを配置することができる。本発明によれば、コンピュータを用いて半導体装置の設計を行う半導体装置の設計方法であって、コンピュータが、少なくとも一つの第1I/Oセルを含む外周セル列を、半導体装置の基板の縁に沿って配置し、前記外周セル列の内周側に、すくなくとも一つの第2I/Oセルを含む、少なくとも一つの内周セル列とを配置し、かつ、前記外周セル列及び前記内周セル列の一方に、電源供給セル及び接地電位供給セルの一方である電位供給セルを配置し、前記コンピュータが、最上層配線層より下層の配線層に、前記外周セル列と同一方向に延伸していて前記第1I/Oセルに接続される第1電位供給配線を配置し、前記最上層配線層より下層の配線層に、前記内周セル列と同一方向に延伸していて平面視で前記第1電位供給配線の内周側に位置し、前記第2I/Oセルに接続される第2電位供給配線を配置し、かつ前記第1電位供給配線及び前記第2電位供給配線のうち前記電位供給セルと重なる配線を、前記電位供給セルに接続し、前記コンピュータが、前記第1電位供給配線と前記第2電位供給配線を接続する電位供給用接続配線を配置する、半導体装置の設計方法が提供される。本発明によれば、半導体装置の設計を支援する半導体装置設計装置であって、少なくとも一つの第1I/Oセルを含む外周セル列を、半導体装置の基板の縁に沿って配置し、前記外周セル列の内周側に、少なくとも一つの第2I/Oセルを含む、少なくとも一つの内周セル列とを配置し、かつ、前記外周セル列及び前記内周セル列の一方に、電源供給セル及び接地電位供給セルの一方である電位供給セルを配置するセル配置部と、最上層配線層より下層の配線層に、前記外周セル列と同一方向に延伸していて前記電位供給セルを前記第1I/Oセルに接続される第1電位供給配線を配置し、前記最上層配線層より下層の配線層に、前記内周セル列と同一方向に延伸していて平面視で前記第1電位供給配線の内周側に位置し、前記第2I/Oセルに接続される第2電位供給配線を配置し、かつ前記第1電位供給配線及び前記第2電位供給配線のうち前記電位供給セルと重なる配線を、前記電位供給セルに接続する電位供給配線配置部と、前記第1電位供給配線を前記第2電位供給配線に接続する電位供給用接続配線を配置する接続配線配置部と、を備える半導体装置設計装置が提供される。本発明によれば、コンピュータを、半導体装置の設計を支援する半導体装置設計装置として機能させるためのプログラムであって、前記コンピュータに、少なくとも一つの第1I/Oセルを含む外周セル列を、半導体装置の基板の縁に沿って配置し、前記外周セル列の内周側に、少なくとも一つの2I/Oセルを含む、少なくとも一つの内周セル列とを配置し、かつ前記外周セル列及び前記内周セル列の一方に、電源供給セル及び接地電位供給セルの一方である電位供給セルを配置する機能と、最上層配線層より下層の配線層に、前記外周セル列と同一方向に延伸していて前記電位供給セルを前記第1I/Oセルに接続される第1電位供給配線を配置し、前記最上層配線層より下層の配線層に、前記内周セル列と同一方向に延伸していて平面視で前記第1電位供給配線の内周側に位置し、前記第2I/Oセルに接続される第2電位供給配線を配置し、かつ前記第1電位供給配線及び前記第2電位供給配線のうち前記電位供給セルと重なる配線を、前記電位供給配線に接続する機能と、前記第1電位供給配線を前記第2電位供給配線に接続する電位供給用接続配線を配置する機能と、を持たせるプログラムが提供される。本発明によれば、より多くのI/Oセルを配置することができる。以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。第1の実施形態図1は、第1の実施形態に係る半導体装置の構成を示す平面図である。この半導体装置は、半導体チップ10を有している。半導体チップ10は、基板例えばシリコン基板と、基板上に形成された多層配線層を有している。半導体チップ10には、平面視で、外周セル列20及び内周セル列30が配置されている。外周セル列20は、平面視で半導体チップ10の基板の縁12に沿って配置された複数のセルからなっている。これらのセルには、複数のI/Oセル200第1I/Oセル、並びに電源電位供給セル202及び接地電位供給セル204の少なくとも一方が含まれている。内周セル列30は、平面視で外周セル列20の内周側に形成されており、複数のI/Oセル200第2I/Oセルを含んでいる。そしてI/Oセル200、電源電位供給セル202、及び接地電位供給セル204には、それぞれ電極パッド226が設けられている。電極パッド226は、多層配線層の最上層配線層に形成されている。最上層配線層より下層の配線層には、平面視で外周セル列20と重なる領域に、電源電位供給配線222及び接地電位供給配線224第1電位供給配線が設けられている。電源電位供給配線222及び接地電位供給配線224は、外周セル列20に沿う方向に延伸している。電源電位供給配線222は電源電位供給セル202に接続しており、接地電位供給配線224は接地電位供給セル204に接続している。そして電源電位供給配線222及び接地電位供給配線224は、外周セル列20を構成するI/Oセル200に電源電位及び接地電位を供給している。また最上層配線層より下層の配線層には、平面視で内周セル列30と重なる領域にも、電源電位供給配線222及び接地電位供給配線224第2電位供給配線が設けられている。この電源電位供給配線222及び接地電位供給配線224は内周セル列30に沿う方向に延伸しており、平面視で、外周セル列20の下方に位置する電源電位供給配線222及び接地電位供給配線224よりも内周側に位置している。そしてこれらの電源電位供給配線222及び接地電位供給配線224は、内周セル列30を構成するI/Oセル200に接続しており、これらのI/Oセル200に電源電位及び接地電位を供給している。そして多層配線層には、電位供給用接続配線230が設けられている。電位供給用接続配線230は、平面視で外周セル列20を構成するI/Oセル200のいずれか、および内周セル列30を構成するI/Oセル200のいずれかと重なっている。そして電位供給用接続配線230は、外周セル列20の下方に位置する電源電位供給配線222を、内周セル列30の下方に位置する電源電位供給配線222に接続するとともに、外周セル列20の下方に位置する接地電位供給配線224を、内周セル列30の下方に位置する接地電位供給配線224に接続している。本図に示す一つの電位供給用接続配線230は、複数の配線の束によって形成されている。そして、これらの配線の一部電源用接続配線が電源電位供給配線222を互いに接続しており、他の一部接地用接続配線が接地電位供給配線224を互いに接続している。本図に示す例では、内周セル列30には、電源電位供給セル202及び接地電位供給セル204の少なくとも一方、具体的にはこれらの双方が設けられていない。このため、内周セル列30に、より多くのI/Oセル200を配置することができる。また電位供給用接続配線230は、電極パッド226よりも下層の配線層に形成されている。詳細には、本図に示す例では、電源電位供給配線222及び接地電位供給配線224は、互いに同一の配線層ただし電極パッド226よりも下層の配線層に形成されている。電源電位供給配線222及び接地電位供給配線224は、例えば電極パッド226の一つ下の配線層に形成されている。そして電位供給用接続配線230は、電源電位供給配線222及び接地電位供給配線224よりも下層の配線層、例えば電源電位供給配線222及び接地電位供給配線224の一つ下の配線層に形成されている。ただし、電源電位供給配線222及び224がさらに下の配線層に形成されている場合、電位供給用接続配線230は、電源電位供給配線222及び接地電位供給配線224よりも上層の配線層に形成されていても良い。なお、電位供給用接続配線230は、電極パッド226の上に設けられても良い。ただしこの場合、電位供給用接続配線230と重なる部分では、電極パッド226が電位供給用接続配線230によって隠れてしまうため、電極パッド226にボンディングワイヤを接続して信号の入出力を行うことはできない。このため、この場合は、I/Oセル200を設けることはできない。また本図に示す例では、外周セル列20を構成する各セルと、内周セル列30を構成する各セルは、縁12に沿う方向で見た場合、互い違いに配置されている。詳細には、縁12に沿う方向において、外周セル列20を構成する各セルの中心と、内周セル列30を構成する各セルの境界部分が重なっている。また、縁12に沿う方向において、外周セル列20の電極パッド226の中心は、内周セル列30の電極パッド226の相互間の中央と重なっている。そして、外周セル列20において、I/Oセル200の電位供給用接続配線230が、縁12と直交する方向に延伸している。また内周セル列30において、I/Oセル200の電位供給用接続配線230が、縁12と直交する方向に延伸している。そして外周セル列20に含まれる電位供給用接続配線230は、内周セル列30に含まれる電位供給用接続配線230のうち、互いに異なる配線に接続している。すなわち、複数の電位供給用接続配線230が、縁12と直行する方向に、外周セル列20から内周セル列30にわたって延伸していることになる。本図に示す例では、一つのI/Oセル200について2つの電位供給用接続配線230が設けられている。これら2つの電位供給用接続配線230は、I/Oセル200の中心を通っていて縁12に直角な線を基準として、線対称となる位置に配置されている。具体的には、電位供給用接続配線230の中心線は、I/Oセル200の中心を通る線から、I/Oセル200の幅の1/4離れている。また、外周セル列20及び内周セル列30のうちいずれか一方本図に示す例では内周セル列30において、端部に位置するI/Oセル200は、端部側の半分が、他方本図に示す例では外周セル列20を構成するセルからはみ出す形になる。このため、この端部に位置するI/Oセル200は、他のI/Oセル200と異なり、端部側の半分に位置すべき電位供給用接続配線230が設けられていない。なお、内周セル列30の内側には、内部用周回電源配線300が設けられている。内部用周回電源配線300は、半導体チップ10を周回しており、半導体チップ10の内部回路に電源電位及び接地電位を供給する。図2は、図1に示したI/Oセル200の構成を示す平面図である。I/Oセル200は、電極パッド226及び素子配置領域228を有している。素子配置領域228は、I/Oセル200を構成する各素子例えばトランジスタが配置される領域である。なお、電極パッド226の中心は、素子配置領域228の中心と重なっていてもよい。さらにI/Oセル200は、電源電位供給配線222、接地電位供給配線224、及び電位供給用接続配線230を有している。電源電位供給配線222及び接地電位供給配線224は、幅方向図1では縁12に沿う方向において、I/Oセル200の端から端まで延伸している。また電位供給用接続配線230は、高さ方向図1では縁12に直交する方向において、I/Oセル200の端から端まで延伸している。そしてI/Oセル200を横に並べた場合、互いに隣り合うI/Oセル200の間で、電源電位供給配線222及び接地電位供給配線224が互いに接続する。I/Oセル200の中における電位供給用接続配線230の位置は、I/Oセル200を上下に互い違いに並べた場合、互いに上下に位置するI/Oセル200の間で、電位供給用接続配線230が互いに接続するように決められている。そして、I/Oセル200の中心を通る線Aを基準として、電位供給用接続配線230は、左半分と右半分とで同じ形状が繰り返される関係にある。特に本図に示す例では、2本の電位供給用接続配線230は、I/Oセル200の中心を通る線Aを基準として線対称になっており、かつ、中心間の距離が、互いに隣り合うI/Oセル200の中心間距離の半分となっている。そして2本の電位供給用接続配線230それぞれの中では、電源電位供給配線222を互いに接続する配線と、接地電位供給配線224を互いに接続する配線とが、同じ位置に配置されている。なお、I/Oセル200、電源電位供給セル202、及び接地電位供給セル204は、いずれも、平面形状が同一であり、また、電源電位供給配線222、接地電位供給配線224、及び電位供給用接続配線230の配置も同じである。このため、これらのセルは、レイアウトを決める上で、互いに互換性がある。図3は、図1に示した半導体チップ10を配線基板50に搭載した状態を示す平面図である。配線基板50は、第1の電極列を構成する複数の電極52と、第2の電極列を構成する複数の電極54とを有している。電極52は、電極54よりも半導体チップ10の近くに位置している。そして外周セル列20を構成する各セルは、ボンディングワイヤ56を介して電極52に接続されており、内周セル列30を構成する各セルは、ボンディングワイヤ56を介して電極54に接続されている。すなわち内周セル列30と電極54とを接続するボンディングワイヤ56は、外周セル列20と電極52とを接続するボンディングワイヤ56よりも、長くなっている。次に、本実施形態の作用及び効果について説明する。本実施形態によれば、電位供給用接続配線230を用いて、内周セル列30の下方に位置する電源電位供給配線222及び接地電位供給配線224を、外周セル列20の下方に位置する電源電位供給配線222及び接地電位供給配線224に接続している。このため、内周セル列30に電源電位供給セル202及び接地電位供給セル204を設けなくても、内周セル列30の下方に位置する電源電位供給配線222及び接地電位供給配線224に電源電位及び接地電位を供給することができる。従って、内周セル列30に、より多くのI/Oセル200を配置することができる。また、電源電位供給セル202及び接地電位供給セル204に接続するボンディングワイヤ56は、短いほうが好ましい。本実施形態では、電源電位供給セル202及び接地電位供給セル204は、内周セル列30に設けられていない。このため、電源電位供給セル202及び接地電位供給セル204に接続するボンディングワイヤ56が長くなることを抑制できる。上記した効果を、図4及び図5を用いてさらに説明する。図4は、比較例に係る半導体装置の構成を示す平面図であり、第1の実施形態における図3に対応している。この比較例では、電位供給用接続配線230が設けられておらず、その代わりに内周セル列30に電源電位供給セル202及び接地電位供給セル204が設けられている。図5は、第1の実施形態図3に示した例と、比較例1図4に示した例におけるI/Oセル200、電位供給セル電源電位供給セル202及び接地電位供給セル204の数、及び電位供給セルに接続する長いボンディングワイヤの数を示している。図3に示した例では、I/Oセル200は11個設けられているのに対して、図4に示した例では、I/Oセル200は9個のみしか設けられていない。これは、電位供給セルの数が、図4に示した例のほうが2つ多いためである。また、電位供給セルに接続する長いボンディングワイヤは、図3に示した例では0であるのに対し、図4に示した例では2つある。このように、第1の実施形態に係る半導体装置は、比較例1に係る半導体装置よりも様々な点で優位である。なお、このような半導体チップ10は、例えば図6に示した半導体装置設計装置500を用いて形成することができる。半導体装置設計装置500は、セル配置部510、接続配線配置部520、及び電位供給配線配置部530を有している。セル配置部510は、設計者からの入力に従って、外周セル列20及び内周セル列30のレイアウトを定める。例えば設計者が、電極パッド226の配置を、外周セル列20及び内周セル列30のレイアウトとして入力すると、セル配置部510は、この入力に従って各セルを配置する。セル配置部510は、セルデータ記憶部512及び配置ルール記憶部514が記憶している各種のデータを利用する。セルデータ記憶部512は、I/Oセル200、電源電位供給セル202、及び接地電位供給セル204の設計データを記憶している。ここで記憶されている設計データにおいて、電源電位供給配線222および接地電位供給配線224は含まれていない。配置ルール記憶部514は、I/Oセル200、電源電位供給セル202、及び接地電位供給セル204の配置ルールが記憶している。またセル配置部510は、必要に応じて、隙間を埋めるためのセルを配置する。このセルのデータも、セルデータ記憶部512の中に記憶されている。さらにセル配置部510は、必要に応じて、セルのレイアウトが、配置ルール記憶部514が記憶している配置ルールを満たしているかを検証する。接続配線配置部520は、電位供給用接続配線230を配置する処理を行う。具体的には、I/Oセル200、電源電位供給セル202、及び接地電位供給セル204には、それぞれ電位供給用接続配線230が含まれている。接続配線配置部520は、これらのセルに含まれる接続配線配置部520が、互いに上下に位置するセル同士で互いに繋がっているかを確認し、かつこれらを一つの配線として扱うための処理を行う。電位供給配線配置部530は、セル配置部510が定めた外周セル列20及び内周セル列30のレイアウトに従って、電源電位供給配線222及び接地電位供給配線224を配置する。そして電位供給配線配置部530で処理された設計データは、設計データ記憶部532に記憶される。なお、図6に示した半導体装置設計装置500の各構成要素は、ハードウエア単位の構成ではなく、機能単位のブロックを示している。半導体装置設計装置500の各構成要素は、任意のコンピュータのCPU、メモリ、メモリにロードされた本図の構成要素を実現するプログラム、そのプログラムを格納するハードディスクなどの記憶ユニット、ネットワーク接続用インタフェースを中心にハードウエアとソフトウエアの任意の組合せによって実現される。そして、その実現方法、装置には様々な変形例がある。なお、本実施形態では、電源電位供給セル202及び接地電位供給セル204の双方を外周セル列20に配置している。しかし、電源電位供給セル202及び接地電位供給セル204の一方、又は双方は、外周セル列20の代わりに内周セル列30のみに設けられていても良い。この場合においても、外周セル列20及び内周セル列30の和で数えた場合、より多くのI/Oセル200を配置することができる。図32は、第1の実施形態の変形例に係る半導体チップ10の構成を示す平面図であり、第1の実施形態における図1に対応している。本実施形態に係る半導体チップ10は、以下の点を除いて、第1の実施形態に係る半導体チップと同様である。まず、電位供給用接続配線230のうち接地電位を供給する配線の一つ図32における電位供給用接続配線230aが、内部用周回電源配線300のうち接地電位を供給する配線に接続している。すなわち本実施形態では、接地電位供給セル204は、内部回路とI/Oセルの双方に共通の接地電位供給用のセルである。また、外周セル列20及び内周セル列30それぞれは、内部回路用の電源供給配線301を有している。内部回路用の電源供給配線301は、電源電位供給配線222と同一層に位置しており、電源電位供給配線222と平行に延伸している。さらに外周セル列20及び内周セル列30のいずれか一方本図に示す例では、外周セル列20は、内部回路用の電源供給セル206を、I/Oセル200用の電位供給セル容量素子202とは別に有している。電源供給セル206は、電位供給用接続配線230と同一層の配線233を介して、内部用周回電源配線300に内部回路用の電源電位を供給している。また、電源供給セル206は、電源供給セル301にも内部回路用の電源電位を供給している。このため、外周セル列20及び内周セル列30それぞれ任意の位置で、配線233と同様な配線を、内部用周回電源配線300に対して伸ばすことで、内部用周回電源配線300の電源電位をより安定させることが可能となる。なお、電源供給配線301も、I/Oセル200の設計データに含まれている。I/Oセル200の電源電位の電源電位の変動電源ノイズは大きいため、この電源ノイズが内部回路に伝わると、内部回路が誤動作してしまう可能性が出てくる。これに対し、本実施形態では、内部回路とI/Oセル200の電源電位を分離しできるため、内部回路が誤動作する可能性を低くすることができる。第2の実施形態図7は、第2の実施形態に係る半導体装置の構成を示す平面図であり、第1の実施形態における図3に対応している。本実施形態に係る半導体装置は、半導体チップ10の内周セル列30に、I/Oセル200が設けられていない領域32が存在している点を除いて、第1の実施形態に係る半導体装置と同様の構成である。詳細には、内周セル列30には、複数のI/Oセル200が設けられている。そして、I/Oセル200の一部が間引かれることにより、領域32が形成されている。領域32では、電源電位供給配線222、接地電位供給配線224、及び電位供給用接続配線230が形成されている各配線層に、他の配線例えば半導体チップ10の内部回路を形成するための配線が引き回されている。本実施形態によっても、第1の実施形態と同様の効果を得ることができる。また、内周セル列30にI/Oセル200を設けない領域32を形成している。このため、領域32のうち電源電位供給配線222、接地電位供給配線224、及び電位供給用接続配線230が形成されるべき配線層に、他の配線を引き回すことができる。従って、他の配線の引き回しの自由度が向上する。上記した効果を、図8、図9、及び図10を用いてさらに説明する。図8は、比較例2に係る半導体装置の構成を示す平面図であり、第2の実施形態における図7に対応している。この比較例では、電位供給用接続配線230が設けられておらず、その代わりに内周セル列30に電源電位供給セル202及び接地電位供給セル204が設けられている。そして領域32が設けられることにより、内周セル列30において電源電位供給配線222及び接地電位供給配線224は、2つに分断されている。このため、分断された電源電位供給配線222及び接地電位供給配線224の組それぞれに対して、電源電位供給セル202及び接地電位供給セル204を設ける必要がある。図9は、比較例3に係る半導体装置の構成を示す平面図であり、第2の実施形態における図7に対応している。この比較例は、領域32にも電源電位供給配線222及び接地電位供給配線224が形成されている点を除いて、図8に示した比較例と同様である。このため、第2の実施形態と異なり、領域32のうち電源電位供給配線222及び接地電位供給配線224が形成されている領域には、他の配線を形成することができない。図10は、第2の実施形態図7に示した例、比較例2図8に示した例、及び比較例3図9に示した例それぞれにおける、メリット及びデメリットを示す表である。図7に示した例では、I/Oセル200は9個設けられているのに対して、図8に示した例では、I/Oセル200は5個のみしか設けられておらず、また図9に示した例では、I/Oセル200は7個しか設けられていない。電位供給セルの数が、図8,9に示した例のほうが多いためである。また、電位供給セルに接続する長いボンディングワイヤは、図7に示した例では0であるのに対し、図8,9に示した例では、それぞれ複数設けられている。さらに、図7,8に示した例では、領域32に他の配線をレイアウトできるのに対し、図9に示した例では他の配線をレイアウトできない。このように、第2の実施形態に係る半導体装置は、比較例に係る半導体装置よりも様々な点で優位である。第3の実施形態図11は、第3の実施形態に係る半導体チップ10の構成を示す平面図であり、第1の実施形態における図1に対応している。図12は、図11に用いられたI/Oセル200の構成を示す平面図である。本実施形態における半導体装置は、各セル内における電位供給用接続配線230のレイアウトを除いて、第1の実施形態に係る半導体チップ10と同様の構成である。本実施形態の各セルにおいて、2本の電位供給用接続配線230の中心間距離は、図1に示した例と同様に互いに隣り合うI/Oセル200の中心間距離の半分となっている。また、I/Oセル200の中心を通る線を基準として、電位供給用接続配線230は、左半分と右半分とで同じ形状が繰り返される関係にある。例えば、第1の実施形態の図2に示されたように、2本の電位供給用接続配線230を基準線Aに対し左右で線対称に置くことが、下層の素子配置領域228に位置する素子のレイアウトの都合上、困難である場合もある。このような場合でも、本実施の形態に示すように、左半面と右半面とで同じ形状が繰り返される関係にあれば、必ずしも線対称とする必要はない。その結果、第1の実施形態に比べ、さらに、電位供給用接続配線230のレイアウトの自由度を高めることができる。第4の実施形態図13は、第4の実施形態に係る半導体チップ10の構成を示す平面図であり、第1の実施形態における図1に対応している。本実施形態に係る半導体装置は、外周セル列20を構成する各セルと、内周セル列30を構成する各セルが、縁12に沿う方向において、同一の位置に配置されている点を除いて、第1の実施形態に係る半導体チップ10と同様の構成である。すなわち本実施形態では、外周セル列20を構成する各セルと、内周セル列30を構成する各セルにより格子例えば正方格子が形成されている。そして各セルは、いずれも格子点となる位置に配置されている。なお、第2の実施形態において、本実施形態のようなレイアウトをとっても良い。詳細には、外周セル列20に含まれる電極パッド226と、内周セル列30に含まれる電極パッド226は、縁12に沿う方向において中心が互いに同一の位置に位置している。そして電位供給用接続配線230は、外周セル列20を構成する各セルの電極パッド226の下方から、内周セル列30を構成する各セルの電極パッド226の下方に延伸している。そしていずれの電位供給用接続配線230も、半導体チップ10の縁12と直交する方向に延伸している。そして電位供給用接続配線230は、電極パッド226の中心を基準としたときの位置が、いずれのセルにおいても互いに同一である。本実施形態によれば、第1の実施形態と同様の効果を得ることができる上、さらに外周セル列20を構成する各セルと、内周セル列30を構成する各セルを、互い違いに配置する必要がない。従って、デッドスペースが少ない効率的なレイアウトが可能になり、より多くのI/Oセル200を配置することができる。第5の実施形態図14は、第5の実施形態に係る半導体チップ10の構成を示す平面図であり、第4の実施形態における図13に対応している。図15は、図14に用いられたI/Oセル200の構成を示す平面図である。本実施形態における半導体装置は、各セル内における電位供給用接続配線230のレイアウトを除いて、第4の実施形態に係る半導体チップ10と同様の構成である。本実施形態において、電位供給用接続配線230からなる配線の束は、中心線Bが、I/Oセル200の中心を通っている。なお、図16に示すように、本実施形態において、電位供給用接続配線230の中心線は、I/Oセル200の中心を通っていなくても良い。本実施形態によれば、第3の実施形態で得られる効果と第4の実施形態で得られる効果の双方を得ることができる。第6の実施形態図17は、第6の実施形態に係る半導体チップ10の構成を示す平面図であり、第1の実施形態における図1に対応している。本実施形態に係る半導体チップ10は、以下の点を除いて、第1の実施形態に係る半導体チップ10と同様の構成である。まず、外周セル列20及び内周セル列30は、いずれも第1のセル群11と第2のセル群13に分けられている。第1のセル群11に属するI/Oセル200と、第2のセル群13に属するI/Oセル210は、互いに異なる電源電位によって駆動する。そして第1のセル群11に属する外周セル列20には電源電位供給セル202及び接地電位供給セル204が設けられており、第2のセル群13に属する外周セル列20には、電源供給セル212及び接地電位供給セル214が設けられている。電源供給セル212及び接地電位供給セル214の構成は、電源電位供給セル202及び接地電位供給セル204の構成と同様である。外周セル列20及び内周セル列30それぞれにおいて、第1のセル群11と第2のセル群13の間には、電源分離領域14が設けられている。電源分離領域14は、第1のセル群11と第2のセル群13の間にスペースを設けるために設定された領域であり、電源電位供給配線222及び接地電位供給配線224が設けられていない。このため、第1のセル群11と第2のセル群13の間の絶縁が確保される。なお、電源分離領域14の設計データは、図6に示した半導体装置設計装置500のセルデータ記憶部512に記憶されている。本実施形態によれば、第1の実施形態と同様の効果を得ることができる上、さらに、一組のセル列の中に、互いに異なる電源電位を有する第1のセル群11及び第2のセル群13を容易に配置することができる。なお、第2~第5の実施形態において、本実施形態と同様に、第1のセル群11、第2のセル群13、及び電源分離領域14を設けてもよい。第7の実施形態図18は、第7の実施形態に係る半導体チップ10の構成を示す平面図であり、第1の実施形態における図1に対応している。本実施形態に係る半導体チップ10は、内周セル列30に含まれる電位供給用接続配線230の一部が、内部用周回電源配線300に接続している点を除いて、第1の実施形態に係る半導体チップ10と同様の構成である。本実施形態によれば、第1の実施形態と同様の効果を得ることができる上、さらに、内周セル列20,30に供給される電源電位及び接地電位が、それぞれ、半導体チップ10の内部回路の電源電位及び接地電位としても供給される場合に、外周セル列20の電源電位供給セル202及び接地電位供給セル204を介して、内部用周回電源配線300に電源電位及び接地電位を供給することができる。なお、第2~第6の実施形態において、本実施形態と同様に、電位供給用接続配線230を内部用周回電源配線300に接続してもよい。第8の実施形態図19は、第8の実施形態に係る半導体チップ10が有するI/Oセル200、電源電位供給セル202、及び接地電位供給セル204のレイアウトを示す図である。本実施形態においては、内周セル列30の内側に、さらに内周セル列40が設けられている。内周セル列40には、電源電位供給セル202及び接地電位供給セル204が設けられていない。そして、内周セル列30と内周セル列40の間における電位供給用接続配線230のレイアウトは、外周セル列20と内周セル列30の間における電位供給用接続配線230のレイアウトと同様である。このため、内周セル列40を構成するI/Oセル200には、電位供給用接続配線230本図では図示せずを介して、電源電位供給セル202に供給された電源電位、及び接地電位供給セル204に供給された接地電位が供給される。本実施の形態により、最外周のセル列20から、電源電位及び接地電位の双方を供給することができるため、内周セル30,40には、電源電位供給セル202,接地電位供給セル204は配置する必要がなくなる。従って、内周セル30,40に、より多くのI/Oセル200を配置することが可能となる。このように、内周セル列の数、すなわちセルの段数は、任意に設定される。なお、図20に示すように、本実施形態において、図17に示した第6の実施形態と同様に、第1のセル群11及び第2のセル群13を設けても良い。この場合、図17と同様に、第1のセル群11を構成する外周セル列20には電源電位供給セル202及び接地電位供給セル204が設けられ、第2のセル群13を構成する外周セル列20には電源供給セル212及び接地電位供給セル214が設けられる。また、外周セル列20及び内周セル列30と同様に、内周セル列40にも、第1のセル群11と第2のセル群13の間に電源分離領域14が設けられる。本実施の形態により、第6の実施形態で得られる効果、及び第8の実施形態で得られる効果の双方を同時に得ることができる。第9の実施形態図21は、第9の実施形態に係る半導体チップ10が有するセルのレイアウトを示す図である。本実施形態に係るレイアウトは、外周セル列20及び内周セル列30の横に、I/Oセル240が設けられている点を除いて、第1の実施形態に係る半導体装置と同様の構成である。なお、本図に示す例では、図32に示した電源供給配線301を有している。I/Oセル240は、I/Oセル200とは異なる平面形状を有している。本図に示す例では、I/Oセル240は、縁12に直角な方向で見た場合、I/Oセル200よりも長く、外周セル列20及び内周セル列30の双方に跨って位置している。そしてI/Oセル240は、単列で配置されている。I/Oセル240と外周セル列20の間、及びI/Oセル240と内周セル列30の間には、それぞれ高さ合わせセル242が設けられている。I/Oセル240の設計データ及び高さ合わせセル242の設計データは、図6に示した半導体装置設計装置500のセルデータ記憶部512に記憶されている。なお、本実施の形態に示されるように、内周セル列20に含まれるI/Oセル200あるいは電源供給202、接地電位供給セル204は、図2に示すように電源電位供給配線222及び接地電位供給配線224を有しているが、これら配線の基板の縁12からの距離を、I/Oセル240が有している電源電位供給配線222及び接地電位供給配線224における基板の縁12からの距離と等しくしておくのが好ましい。これによって、高さ合わせセル242を用いて、一つの半導体チップのなかに、互いに異なる形状のI/Oセル200及びI/Oセル240を混在して設けることが可能となる。これにより、より設計の自由度が高い半導体チップを実現することが可能となる。なお、本図に示す例では、各セルは、図31に示した電源供給配線301も有している。また、図22に示すように、高さ合わせセル242の中に、内周セル列30が有する電源電位供給配線222及び接地電位供給配線224、及び内周セル列40が有する電源電位供給配線222及び接地電位供給配線224を、I/Oセル240が有している電源電位供給配線222及び接地電位供給配線224に接続するための配線を用意しておくのが好ましい。これにより、内周セル列30、あるいは、内周セル列40の電源を強化しつつ、互いに異なる形状のI/Oセル200及びI/Oセル240を自由に混在して配置することができる。これにより、さらに設計の自由度の高い。半導体チップを実現することが可能となる。なお、本実施形態では、2列目の内周セル列30と、高さ合わせセル242の間にスペースがある。このため、このスペースに、電源配線接地配線を含むを配置するためのセル244を配置している。これにより、2列目の内部セル列30が有する電源電位供給配線222、接地電位供給配線、及び電源供給配線301も、高さ合わせセル242が有する配線を介して、外周セル列20が有する電源電位供給配線222、接地電位供給配線、及び電源供給配線301に接続できる。なお、第2~第8の実施形態において、本実施形態と同様にI/Oセル240及び高さ合わせセル242を設けても良い。第10の実施形態図23は、第10の実施形態に係る半導体チップ10が有するセルのレイアウトを示す図である。本実施形態に係るレイアウトは、外周セル列20に電源電位供給セル202及び接地電位供給セル204の一方が設けられており、内周セル列30に電源電位供給セル202及び接地電位供給セル204の他方が設けられている点を除いて、第1の実施形態と同様である。本図に示す例では、外周セル列20には複数の電源電位供給セル202が設けられており、内周セル列30には複数の接地電位供給セル204が設けられている。このように電源電位供給セル202及び接地電位供給セル204がそれぞれ複数設けられているのは、電源電位及び接地電位を安定にするためである。なお、図24及び図25に示すように、互いに異なるセル列それぞれに、電源電位供給セル202を設けても良いし、互いに異なるセル列それぞれに、接地電位供給セル204を設けても良い。この場合においても、電源電位及び接地電位を安定にすることができる。詳細には、図24に示す例では、あるセル列例えば外周セル列20に電源電位供給セル202を設け、残りのセル列例えば内周セル列30,40に接地電位供給セル204を設けている。また図25に示す例では、外周セル列20に第1の電源電位供給セル202を設け、内周セル列30に、第2の電源電位供給セル202及び第1の接地電位供給セル204を設け、内周セル列40に第2の接地電位供給セル204を設けている。そして第1の電源電位供給セル202及び第1の接地電位供給セル204は、縁12に沿う方向で見た場合、一部が重なり合うように配置されている。また第2の電源電位供給セル202及び第2の接地電位供給セル204も、縁12に沿う方向で見た場合、一部が重なり合うように配置されている。ただし、いずれの場合においても、あるセル列に位置する電源電位供給セル202または接地電位供給セル204と、その一つ内側に位置するセル列に位置する電源電位供給セル202または接地電位供給セル204は、縁12に沿う方向で見た場合、一部が重なり合うように配置されるのが好ましい。このようにすると、あるセル列に位置する電源電位供給セル202または接地電位供給セル204と、その一つ内側に位置するセル列に位置する電源電位供給セル202または接地電位供給セル204とを、電位供給用接続配線230を介して直接接続することができる。第11の実施形態図26は、第11の実施形態に係る半導体チップ10が有するセルのレイアウトを示す図である。本実施形態に係るレイアウトでは、外周セル列20の一部と重なる位置に内周セル列30及び内周セル列40が設けられている。そして外周セル列20のうち内周セル列30及び内周セル列40のいずれとも重なっていない領域に、電源電位供給セル202が配置されている。この部分では、外周セル列20の直ぐ内側に、内部用周回電源配線300が引き回されている。そして電源電位供給セル202が電位供給用接続配線230を介して直接内部用周回電源配線300に接続されている。このようにすると、電源電位供給セル202から直接内部用周回電源配線300に電源電位を供給することができ、配線等の寄生抵抗による電位低下の影響を受けにくいため、内部用周回電源配線300の電源電位を安定にすることができる。また、図27に示すように、内周セル列40に電源電位供給セル202が設けられている場合、内周セル列40に設けられた電源電位供給セル202を、電位供給用接続配線230を介して内部用周回電源配線300に接続しても良い。なお、図27に示す例では、外周セル列20、内周セル列30、及び内周セル列40それぞれに、電源電位供給セル202または接地電位供給セル204:不図示が設けられている。そして、縁12に沿う方向で見た場合、外周セル列20に設けられた電源電位供給セル202は、内周セル列30に設けられた電源電位供給セル202と、一部が重なり合うように配置されている。このため、外周セル列20の電源電位供給セル202と、内周セル列30の電源電位供給セル202とを、電位供給用接続配線230を介して直接接続することができる。また、内周セル列30に設けられた電源電位供給セル202は、内周セル列40に設けられた電源電位供給セル202と、一部が重なり合うように配置されている。このため、内周セル列30の電源電位供給セル202と、内周セル列40の電源電位供給セル202とを、電位供給用接続配線230を介して直接接続することができる。これにより、内部用周回電源配線300は、配線等の寄生抵抗による電位低下の影響を受けにくくなり、内部用周回電源配線300の電源電位を安定にすることができる。図28は、互いに上下に位置する2つの電源電位供給セル202または接地電位供給セル204のレイアウト図28bを、I/Oセル200のレイアウト図28aと比較して示す図である。図28aに示すように、I/Oセル200が有する複数の電位供給用接続配線230は、その太さが互いに等しい。これに対して図28bに示すように、2つの電源電位供給セル202が互いに上下に位置する場合、これら2つの電源電位供給セル202を接続する電位供給用接続配線231は、他の電位供給用接続配線230と比較して幅が太い。このようにすると、複数の電源電位供給セル202の間で電源電位に差が生じることを抑制できる。なお、図28bに示した多段用の電位供給セルの設計データは、図6に示した半導体装置設計装置500のセルデータ記憶部512に記憶されている。第12の実施形態図29は、第12の実施形態に係る半導体チップ10が有するセルのレイアウトを示す図である。本図に示すレイアウトは、半導体チップ10の角部用のレイアウト400を示している。角部を構成する縁12,16には、それぞれ外周セル列20及び内周セル列30が設けられている。そして角部近傍には、セル非配置領域402が設定されている。セル非配置領域402は、セルの配置が禁止されている領域であり、縁12に沿って配置されているセルと、縁16に沿って配置されているセルとが干渉しないように設けられている。図30は、図29に示したレイアウトを説明するための図である。図30に示すように、図29に示された形状において、本来最低限必要なセル非配置領域は、符号403で示された領域であるが、図29の符号402で示されたようにセル非配置領域を余裕を持って確保しておくことにより、図30に示すように、必要において、半導体チップ10の各辺に分かれて配置された各々のセル列の電源間を接続する配線404を、セル非配置領域402の一部領域に配置することにより、各辺に置かれたセル列に共通に電源を供給することが可能となる。この結果、半導体チップ10内に、より多くのI/Oセル200を配置することが可能となる。なお、レイアウト400の設計データは、図6に示した半導体装置設計装置500のセルデータ記憶部512に記憶されている。第13の実施形態図30は、第13の実施形態に係る半導体装置の構成を示す断面図である。本実施形態に係る半導体装置は、半導体チップ10が配線基板50にフリップチップ実装されている点を除いて、上記した核実施形態にかかる半導体装置と同様の構成である。本実施形態によっても、I/Oセル200の数を増やすことができる。以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。例えば上記した各実施形態では、電位供給用接続配線230は、半導体チップ10の縁12に対して直角な方向に直線状に延伸していたが、階段状に延伸していてもよい。また上記した各実施形態では、電位供給用接続配線230は、各セルに配置されていたが、電位供給用接続配線230が設けられていないセルが存在していても良い。"