"第1の電圧である電源を供給されて定電流を発生する定電流部と、前記定電流部で発生された定電流を供給されて前記第1の電圧より低い第2の電圧を発生し、前記第1の電圧の電源を前記第2の電圧にクランプするクランプ部と、前記クランプ部でクランプされた電源を供給されて基準電圧を発生する基準電圧発生部と、を有し、前記クランプ部は、ゲートとドレインに接続され縦型接続された複数段のMOSトランジスタである、ことを特徴とする半導体集積回路。請求項1記載の半導体集積回路において、前記定電流部は、電流を安定化して前記定電流を出力する電流安定化部と、前記第1の電圧である電源の投入からの一定期間に前記第1の電圧である電源を前記電流安定化部に供給する第1の起動部と、前記基準電圧発生部に流れる電流に応じた電流を前記電流安定化部に供給する電流供給部と、を有することを特徴とする半導体集積回路。請求項1記載の半導体集積回路において、前記定電流部は、電流を安定化して前記定電流を出力する電流安定化部と、前記基準電圧発生部で発生した基準電圧が所定の参照電圧未満であるとき前記第1の電圧である電源を前記電流安定化部に供給する第2の起動部と、前記基準電圧発生部に流れる電流に応じた電流を前記電流安定化部に供給する電流供給部と、を有することを特徴とする半導体集積回路。請求項1乃至3のいずれか1項記載の半導体集積回路において、前記基準電圧発生部は、前記クランプ部でクランプされた電源をソースに供給され、ゲート及びドレインを前記基準電圧の出力端子に接続されたディプレッション型の第1のMOSトランジスタと、前記基準電圧の出力端子にゲート及びドレインを接続されたエンハンスメント型の第2のMOSトランジスタと、を有することを特徴とする半導体集積回路。図6に示す従来の半導体集積回路は、MOSトランジスタを形成するプロセスで作成されている。npn型バイポーラトランジスタ21は、MOSトランジスタを作成するプロセスで形成されたnpn接合をバイポーラトランジスタとして用いている。MOSトランジスタを形成するプロセスで形成したバイポーラトランジスタ21では、バイポーラトランジスタ21の逆電圧のバラツキが大きく、クランプ電圧を正確な値6Vに設定することができず、結果として半導体集積回路の歩留りが悪くなるという問題があった。本発明は上記の点に鑑みてなされたもので、クランプ電圧を正確な値に設定できる半導体集積回路を提供することを目的とする。本発明の一実施態様による半導体集積回路は、第1の電圧である電源を供給されて定電流を発生する定電流部60と、前記定電流部60で発生された定電流を供給されて前記第1の電圧より低い第2の電圧を発生し、前記第1の電圧の電源を前記第2の電圧にクランプするクランプ部71と、前記クランプ部71でクランプされた電源を供給されて基準電圧を発生する基準電圧発生部72と、を有し、前記クランプ部71は、ゲートとドレインに接続され縦型接続された複数段のMOSトランジスタM11-1~M11-nである。好ましくは、前記定電流部60は、電流を安定化して前記定電流を出力する電流安定化部63と、前記第1の電圧である電源の投入からの一定期間に前記第1の電圧である電源を前記電流安定化部63に供給する第1の起動部61と、前記基準電圧発生部72に流れる電流に応じた電流を前記電流安定化部63に供給する電流供給部62と、を有する。好ましくは、前記定電流部60は、電流を安定化して前記定電流を出力する電流安定化部63と、前記基準電圧発生部72で発生した基準電圧が所定の参照電圧未満であるとき前記第1の電圧である電源を前記電流安定化部63に供給する第2の起動部64と、前記基準電圧発生部72に流れる電流に応じた電流を前記電流安定化部63に供給する電流供給部62と、を有する。好ましくは、前記基準電圧発生部72は、前記クランプ部71でクランプされた電源をソースに供給され、ゲート及びドレインを前記基準電圧の出力端子73に接続されたディプレッション型の第1のMOSトランジスタM13と、前記基準電圧の出力端子73にゲート及びドレインを接続されたエンハンスメント型の第2のMOSトランジスタM14と、を有する。なお、上記括弧内の参照符号は、理解を容易にするために付したものであり、一例にすぎず、図示の態様に限定されるものではない。本発明によれば、クランプ電圧を正確な値に設定することができる。以下、図面に基づいて本発明の実施形態について説明する。<警報システムの構成>図1は監視警報システムの一実施形態の構成図を示す。監視警報システムは、親機30と、電源信号線31と、複数の子機32-1~32-nを有している。親機30は電源信号線31に接続されている複数の子機32-1~32-nそれぞれに電源VDD1を供給する。電源VDD1は通常電圧24V最大電圧30Vである。また、親機30は電源信号線31を通じて複数の子機32-1~32-nそれぞれに制御データをシリアル通信で送信する。各子機32-1~32-nそれぞれは親機30から電源を供給されて動作し、内蔵する監視センサを用いて設置環境のデータ収集つまり監視を行う。そして、各子機は監視センサの出力データを閾値と比較して判定を行い、判定結果によっては警報アラームを発生する。各子機32-1~32-nは警報発生時に電源信号線31を通じて親機30に警報データをシリアル通信で送信する。<子機の構成>図2は子機の一実施形態の構成図を示す。子機は、高耐圧チップ41と、マイクロコンピュータ42と、監視センサ44を有する。高耐圧チップ41とマイクロコンピュータ42はベースチップ43上に設けられている。端子45には電源信号線31が接続される。端子45には高耐圧チップ41内の基準電圧回路46,レギュレータ回路47,受信回路48,送信回路49それぞれが接続されている。基準電圧回路46は端子45を介して電源信号線31から電源VDD1通常電圧24V、最大電圧30Vを供給されて基準電圧VREF例えば2.0Vを発生してレギュレータ回路47に供給する。レギュレータ回路47は端子45を介して電源信号線31から電源VDD1を供給され、基準電圧VREFを基準として例えば5Vで安定化した直流電圧を生成して出力する。レギュレータ回路47の出力する直流電圧は受信回路48,送信回路49,レギュレータ回路50それぞれに電源として供給される。レギュレータ回路50はレギュレータ回路47から供給される5Vの直流電圧からマイクロコンピュータ用の例えば2.5Vの直流電圧を生成してマイクロコンピュータ42に供給する。受信回路48は端子45を介して供給される電源信号線31の電圧変化を検出し、親機30からシリアル伝送された制御データ又は他の子機からシリアル伝送された警報データを判別し、判別した親機からの制御データ又は他の子機からの警報データをマイクロコンピュータ42に供給する。送信回路49はマイクロコンピュータ42から警報データを供給されると、この警報データのローレベルのタイミングで端子45の電圧を例えば9Vにプルダウンすることで、当該警報データを電源信号線31にシリアルに送出する。マイクロコンピュータ42は受信回路48を通して親機30から制御データを供給され、この制御データに基づいて動作を行う。マイクロコンピュータ42は監視センサ44を用いて例えば温度、湿度、煙などの設置環境のデータ収集つまり監視を行う。マイクロコンピュータ42は収集したデータを予め設定されている閾値と比較して判定を行い、判定結果によっては警報アラームを発生する。そして、警報発生時には、自己の識別情報、警報の種類などを含む警報データを生成し、送信回路49を通して親機30にシリアルに送信する。<基準電圧回路の構成>図3は本発明の半導体集積回路である基準電圧回路46の一実施形態の回路構成図を示す。基準電圧回路46は、定電流源部60と、基準電圧発生部70とを有する。定電流源部60において、抵抗R1の一端には電源VDD1通常電圧24V、最大30Vに接続されている。抵抗R1の他端はキャパシタC1を介して接地されると共に、pチャネルMOSトランジスタM1のゲートに接続されている。MOSトランジスタM1のソースは電源VDD1に接続され、ドレインは抵抗R2を介して接続点Aに接続されている。接続点AにはpチャネルMOSトランジスタM4のドレインと、nチャネルMOSトランジスタM5のドレインと、nチャネルMOSトランジスタM7のゲートが接続されている。上記の抵抗R1,R2,キャパシタC1,MOSトランジスタM1は起動部61を構成している。起動部61は電流安定化部63を通してクランプ部71に安定的に電流を供給するために設けている。pチャネルMOSトランジスタM2はソースを電源VDD1に接続され、ゲートとドレインをMOSトランジスタM4のゲートに接続されると共に、nチャネルMOSトランジスタM3のドレインに接続されている。MOSトランジスタM3のゲートは基準電圧発生部70のnチャネルM15のゲート及びドレインに接続され、MOSトランジスタM3のソースは接地されている。MOSトランジスタM4はMOSトランジスタM2のゲートとドレインに接続されており、MOSトランジスタM2,M4はカレントミラー回路を構成している。MOSトランジスタM4のドレインはMOSトランジスタM5のドレインと接続され、MOSトランジスタM5のゲートはMOSトランジスタ7のソースに接続され、MOSトランジスタM5のソースは接地されている。MOSトランジスタM7のドレインはpチャネルMOSトランジスタM6のドレインの接続されている。MOSトランジスタM6のドレインはMOSトランジスタM6のゲート及び基準電圧発生部70のpチャネルMOSトランジスタM10のゲートに接続され、MOSトランジスタM6のソースは電源VDD1に接続されており、MOSトランジスタM6,M10はカレントミラー回路を構成している。MOSトランジスタM7のソースである接続点BはMOSトランジスタM5のゲートに接続されると共に、抵抗R3を介して接地されている。上記のMOSトランジスタM2,M3は電流供給部62を構成し、MOSトランジスタM4に電流を供給する。MOSトランジスタM4~M7及び抵抗R3は電流安定化部63を構成し、MOSトランジスタM10のドレイン電流を安定化している。基準電圧発生部70において、MOSトランジスタM10のソースは電源VDD1に接続されており、MOSトランジスタM10のドレインである接続点CはnチャネルMOSトランジスタM12のゲートに接続されると共に、縦型に多段接続されたnチャネルMOSトランジスタM11-1~M11-nのうちのMOSトランジスタM11-1のゲートとドレインに接続されている。MOSトランジスタM11-1~M11-nそれぞれはゲートとドレインを接続されており、上段のMOSトランジスタのソースを下段のMOSトランジスタのゲートとドレインに接続されている。最下段のMOSトランジスタM11-nのソースは接地されている。なお、上段のMOSトランジスタのソースを下段のMOSトランジスタのドレインに接続することを縦型接続という。MOSトランジスタM11-1~M11-nの段数は数段から10段程度である。上記の電流源としてのMOSトランジスタM10と、それぞれがゲートとドレインに接続され縦型に多段接続されたMOSトランジスタM11-1~M11-nはクランプ部71を構成している。ここで、MOSトランジスタM11-1~M11-nはゲートとドレインを接続され、全て飽和領域で動作するものとすると、MOSトランジスタM11-1~M11-nの電流源であるMOSトランジスタM10のドレイン電流IREFは1式で表される。なお、μnは電子の移動度[cm2/V/s]、Coxは単位面積あたりのゲート容量[F/m2]、WはMOSトランジスタのゲート幅、LはMOSトランジスタのゲート長、VGSはMOSトランジスタのゲートソース間電圧、VthはMOSトランジスタのスレショールド電圧である。IREF=μnCox/2×[WVGS-Vth2/L]...11式をVGSについて解くと、VGS=[2×IREF/μnCox]1/2×L/W1/2Vth...2MOSトランジスタM11-1の段数が1段であれば、接続点Cの電圧Vcすなわちクランプ電圧Vcは2式で表されるVGSとなるが、縦型接続されたMOSトランジスタM11-1~M11-nの段数がn個であるため、接続点Cの電圧Vcすなわちクランプ電圧Vcは3式で表される。Vc=n×[2×IREF/μnCox]1/2×L/W1/2n×Vth...3上記のMOSトランジスタM11-1~M11-nで構成されるクランプ部71は接続点CつまりMOSトランジスタM12のゲートを電圧VcVcは例えば6V~7V程度の値にクランプする。MOSトランジスタM12は、ゲート電圧Vcをレベルシフトしてソースから出力する。このように、ゲートとドレインを接続したMOSトランジスタに定電流を流した場合のドレインソース間電圧は2式で表されるとおり正確に決定され、上記のゲートとドレインを接続したMOSトランジスタを縦型に多段接続して構成したクランプ部71によるクランプ電圧Vcは3式で表され、大きなバラツキを生じることはなく、正確な値となる。MOSトランジスタM12のドレインは電源VDD1に接続されており、MOSトランジスタM12のソースはディプレッション型nチャネルMOSトランジスタM13のドレインに接続されている。MOSトランジスタM13のゲート及びソースはnチャネルMOSトランジスタM14のゲート及びドレインと接続されて出力端子73に接続されており、MOSトランジスタM13はMOSトランジスタM14と共に基準電圧発生部72を構成している。ディプレッション型のMOSトランジスタM13は電流源として動作し、MOSトランジスタM13のソース電流がMOSトランジスタM14のドレイン電流として流れることで生じるMOSトランジスタM14の閾値電圧例えば2.0Vを基準電圧VREFとして端子73から出力する。ここで、図3に示すMOSトランジスタM1~M15は、MOSトランジスタM13,M14を除き、全てエンハンスメント型の高耐圧MOSトランジスタである。これに対し、ディプレッション型nチャネルMOSトランジスタM13は、p型基板の表面に例えば拡散法によってn型のチャネルを形成するため低耐圧となっており、また、MOSトランジスタM14は、エンハンスメント型の低耐圧のnチャネルMOSトランジスタである。基準電圧発生部72はMOSトランジスタM13とM14とで構成される低耐圧回路である。なお、高耐圧MOSトランジスタでディプレッションMOSトランジスタを製造する場合、安定的に負のピンチオフ電圧Vt-0.4V付近を設定することが困難であり、製造コストもアップする。MOSトランジスタM14のソースはnチャネルMOSトランジスタM15のゲート及びドレインとMOSトランジスタM3のゲートに接続され、MOSトランジスタM15のソースは接地されている。これにより、MOSトランジスタM15,M3はカレントミラー回路を構成している。<基準電圧回路の動作>電源が投入されて電源VDD1が0Vから立ち上がると、キャパシタC1の充電電流が抵抗R1を流れ、抵抗R1によってMOSトランジスタM1がオンする。これにより、MOSトランジスタM1のドレイン電流が抵抗R2を流れ、接続点Aの電圧が上昇してMOSトランジスタM7がオンし、MOSトランジスタM7のソース電流が抵抗R2を流れ接続点Bの電圧が上昇する。MOSトランジスタM7のソース電流はMOSトランジスタM6のドレイン電流であるので、MOSトランジスタM6とカレントミラー構成のMOSトランジスタM10のドレイン電流はMOSトランジスタM6のドレイン電流に比例した値となる。MOSトランジスタM10のドレイン電流がMOSトランジスタM11-1~M11-nを流れることで、接続点Cの電圧Vcは3式で表される電圧にクランプされる。MOSトランジスタM12のドレイン電流は接続点Cの電圧Vcに基づく一定値となり、このドレイン電流がMOSトランジスタM13,M14を流れることで基準電圧発生部72は端子73から基準電圧VREFが出力される。また、MOSトランジスタM14のドレイン電流はほぼ一定であり、MOSトランジスタM14のドレイン電流はMOSトランジスタM15のドレイン電流となり、MOSトランジスタM15,M3がカレントミラー構成のため、MOSトランジスタM3のドレインにはMOSトランジスタM15のドレイン電流に応じた電流が流れる。更に、MOSトランジスタM2,M4がカレントミラー構成のため、MOSトランジスタM4のドレインにはMOSトランジスタM3のドレイン電流に応じたほぼ一定の電流が流れる。こののち、キャパシタC1の充電が終了してMOSトランジスタM1がオフしても、電流供給部62のMOSトランジスタM2,M3の動作によりMOSトランジスタM4のドレイン電流はほぼ一定で定常的に流れるため接続点Aの電圧が低下することはない。また、接続点Bの電圧がMOSトランジスタM5にフィードバックされることで接続点Aの電圧はほぼ一定電圧に固定され、MOSトランジスタM6,M10のドレイン電流はほぼ一定となる。<基準電圧回路の変形例>図4は本発明の半導体集積回路である基準電圧回路46の一実施形態の変形例の回路構成図を示す。図4においては、起動部61の代りに起動部64を設けている。起動部64はコンパレータ65、直流電源66、MOSトランジスタM2,抵抗R2を有している。コンパレータ65の非反転入力端子には直流電源66から参照電圧Vrが供給され、コンパレータ65の反転入力端子には出力端子73の電圧が供給されており、コンパレータ65の出力をMOSトランジスタM1のゲートに供給する。なお、参照電圧Vrは基準電圧VREF例えば2.0V未満の値例えば1.5V~1.9V程度に設定されている。図4においては、電源が投入され電源VDD1が0Vから立ち上がると、基準電圧VREFが参照電圧Vr未満である期間は、コンパレータ65のハイレベル出力によりオンしたMOSトランジスタM1のドレイン電流が抵抗R2を流れ、接続点Aの電圧が上昇してMOSトランジスタM7がオンし、MOSトランジスタM7のソース電流が抵抗R2を流れ接続点Bの電圧が上昇する。MOSトランジスタM7のソース電流はMOSトランジスタM6のドレイン電流であるので、MOSトランジスタM6とカレントミラー構成のMOSトランジスタM10のドレイン電流はMOSトランジスタM6のドレイン電流に比例した値となる。MOSトランジスタM10のドレイン電流が流れることで、接続点Cの電圧Vcは3式で表される。MOSトランジスタM12のドレイン電流は接続点Cの電圧Vcに基づく値となり、このドレイン電流がMOSトランジスタM13,M14を流れることで基準電圧発生部72は端子73から基準電圧VREFを出力する。MOSトランジスタM14のドレイン電流はMOSトランジスタM15のドレイン電流となり、MOSトランジスタM15,M3がカレントミラー構成のため、MOSトランジスタM3のドレインにはMOSトランジスタM15のドレイン電流に応じた電流が流れる。更に、MOSトランジスタM2,M4がカレントミラー構成のため、MOSトランジスタM4のドレインにはMOSトランジスタM3のドレイン電流に応じた電流が流れる。こののち、基準電圧VREFが参照電圧Vr以上となりMOSトランジスタM1がオフしても、MOSトランジスタM4のドレイン電流により接続点Aの電圧が低下することはなく、接続点Bの電圧がMOSトランジスタM5にフィードバックされることで接続点Aの電圧は所定電圧にほぼ固定され、MOSトランジスタM6,M10のドレイン電流はほぼ一定となる。更に、電源VDD1の瞬断などにより基準電圧VREFが参照電圧Vr未満となった場合には、コンパレータ65の出力によりMOSトランジスタM1がオンするため、基準電圧VREFを所定の電圧例えば2.0Vに復帰することができる。図5に、図2の端子45における電源VDD1の電圧とレギュレータ回路47の出力電圧の関係を示す。ここでは、基準電圧回路46においてMOSトランジスタM11-1~M11-nを用いてクランプを行った場合に、電源VDD1を最大定格30Vまで上げても基準電圧回路46が保護され、レギュレータ回路47の出力電圧が5Vで安定していることを示している。なお、電圧をクランプするMOSトランジスタM11-1~M11-nが占めるチップ面積は、従来のnpn型バイポーラトランジスタ21が占めるチップ面積よりわずかに大きい程度であり、MOSトランジスタM11-1~M11-nを使用することで、高耐圧チップ41の面積が大型化することはほとんどない。"