"半導体基板と、前記半導体基板内における第1の主面側に、当該第1の主面に沿う状態で、且つ、互いの間に間隔をあけた状態で二次元形成された複数の光電変換部と、前記半導体基板内における前記第1の主面とは反対側の第2の主面側に、前記複数の光電変換部の各々に対応して設けられ、且つ、対応する前記光電変換部に接続された接続ダイオードと、前記半導体基板内における前記第2の主面側に、前記接続ダイオードの各々に対応し、且つ、対応する前記接続ダイオードと第1ゲートを介して設けられた蓄積ダイオードと、前記半導体基板内における前記第2の主面側に、前記接続ダイオードの各々に対応し、且つ、対応する前記接続ダイオードと第2ゲートを介して設けられたオーバーフロードレインと、を有することを特徴とする固体撮像装置。半導体基板と、前記半導体基板内における第1の主面側に、当該第1の主面に沿う状態で、且つ、互いの間に間隔をあけた状態で二次元形成された複数の光電変換部と、前記半導体基板内における前記第1の主面とは反対側の第2の主面側に、前記複数の光電変換部の各々に対応して設けられ、且つ、対応する前記光電変換部に接続された接続ダイオードと、前記半導体基板内における前記第2の主面側に、前記接続ダイオードの各々に対応し、且つ、対応する前記接続ダイオードと第1ゲートを介して設けられた蓄積ダイオードと、前記半導体基板内における前記第1の主面側に、隣接する前記光電変換部同士の間に設けられたオーバーフロードレインと、を有することを特徴とする固体撮像装置。さらに、前記半導体基板内における前記第2の主面側に、前記蓄積ダイオードの各々に対応し、且つ、対応する前記蓄積ダイオードと第3ゲートを介して設けられたフローティングディフュージョンを有することを特徴とする請求項1または請求項2に記載の固体撮像装置。前記半導体基板の前記第2の主面の上方において、前記隣接する光電変換部同士の間に相当する箇所には、遮光性を有する金属膜が形成されており、前記フローティングディフュージョンは、前記半導体基板における前記第1の主面側上方の少なくとも一部が、前記金属膜で覆われていることを特徴とする請求項3に記載の固体撮像装置。前記半導体基板の前記第2の主面の上方において、前記隣接する光電変換部同士の間に相当する箇所には、遮光性を有する金属膜が形成されており、前記蓄積ダイオードは、前記半導体基板における前記第1の主面側上方の少なくとも一部が、前記金属膜で覆われていることを特徴とする請求項1から請求項3の何れかに記載の固体撮像装置。前記半導体基板の前記第2の主面の上方において、前記隣接する光電変換部同士の間に相当する箇所には、遮光性を有する金属膜が形成されており、前記オーバーフロードレインは、前記金属膜に接続されており、当該金属膜を介して前記バイアス電圧印加部からのバイアス電圧の印加を受けることを特徴とする請求項2に記載の固体撮像装置。しかしながら、上記非特許文献1で提案されている固体撮像装置では、単位画素において、半導体基板901内にフォトダイオード903とストレージダイオード904とが形成されており、フォトダイオード903の占有面積とストレージダイオード904の占有面積とは、トレードオフの関係となっている図18aおよび図18bを参照。そして、フォトダイオード903とストレージダイオード904の面積は、互いに同等とする必要があるため、フォトダイオード903の占有面積を相対的に大きくすることが困難であり、感度低下を招いてしまう。本発明は、上記問題の解決を図るべくなされたものであって、グローバル電子シャッター機能を備えながら、高い感度を有するMOS型の固体撮像装置を提供することを目的とする。そこで、本発明では、次の構成を採用することとした。[I]本発明に係る固体撮像装置は、半導体基板と、光電変換部と、接続ダイオードと、蓄積ダイオードと、オーバーフロードレインとを有することを特徴とする。1光電変換部;半導体基板内における第1の主面側に、当該第1の主面に沿う状態で、且つ、互いの間に間隔をあけた状態で二次元形成されている。2接続ダイオード;半導体基板内における第1の主面とは反対側の第2の主面側に、複数の光電変換部の各々に対応して設けられ、且つ、対応する光電変換部に接続されている。3蓄積ダイオード;半導体基板内における前記第2の主面側に、接続ダイオードの各々に対応し、且つ、対応する接続ダイオードと第1ゲートを介して設けられている。4オーバーフロードレイン;半導体基板内における第2の主面側に、接続ダイオードの各々に対応し、且つ、対応する接続ダイオードと第2ゲートを介して設けられている。[II]本発明に係る固体撮像装置は、半導体基板と、光電変換部と、接続ダイオードと、蓄積ダイオードと、オーバーフロードレインとを有することを特徴とする。1光電変換部;半導体基板内における第1の主面側に、当該第1の主面に沿う状態で、且つ、互いの間に間隔をあけた状態で二次元形成されている。2接続ダイオード;半導体基板内における第1の主面とは反対側の第2の主面側に、複数の光電変換部の各々に対応して設けられ、且つ、対応する光電変換部に接続されている。3蓄積ダイオード;半導体基板内における第2の主面側に、接続ダイオードの各々に対応し、且つ、対応する接続ダイオードと第1ゲートを介して設けられている。4オーバーフロードレイン;半導体基板内における第1の主面側に、隣接する光電変換部同士の間に設けられている。先ず、IおよびIIの双方の固体撮像装置では、半導体基板内の第1の主面側に光電変換膜が形成され、半導体基板内の第2の主面側に形成されたに蓄積ダイオードと占有面積という点においてトレードオフの関係にはない。このため、十分な受光部容量と十分な蓄積ダイオード容量との両立が可能である。よって、本発明に係る固体撮像装置では、グローバル電子シャッター機能を備える固体撮像装置において、画素サイズの微細化によっても、十分な光電変換部の面積を確保することができ、高い感度を実現することができる。なお、Iに係る本発明の固体撮像装置では、各画素において、接続ダイオードに対して第2ゲートを介してオーバーフロードレインが形成されている。このため、Iに係る本発明の固体撮像装置では、全画素において、光電変換膜の電荷を下部電極、接続プラグ、および接続ダイオードを介して、オーバーフロードレインへと一括リセットし、その後に、光電変換膜で所定時間シャッター時間の間で生成された信号電荷を全画素一斉に読み出して蓄積ダイオードへと転送し、一時蓄積できる。そして、その後は、上記非特許文献1で提案されている固体撮像装置と同様に、蓄積ダイオードからフローティングディフュージョンに信号電荷が転送され、当該信号電荷に応じ、ポテンシャル変化が増幅器を介して逐次読み出される。このようにして、本発明に係る固体撮像装置においても、グローバル電子シャッター機能を備える。一方、IIに係る本発明の固体撮像装置では、オーバーフロードレインを半導体基板内の第2の主面側に形成するのではなく、半導体基板内の第1の主面側における隣接する光電変換部同士の間に形成している。このため、半導体基板内の第2の主面側にオーバーフロードレインを形成しない分、さらに蓄積ダイオードの占有面積を大きくとることができる。以上のように、IおよびIIの双方の本発明に係る固体撮像装置では、グローバル電子シャッター機能を備え、動きのある撮影においても、高い画質での撮像が可能である。従って、本発明に係る固体撮像装置では、グローバル電子シャッター機能を備えながら、高い感度を有する。本発明に係る固体撮像装置では、例えば、次のようなバリエーション構成を採用することが可能である。上記本発明に係る固体撮像装置では、さらに、半導体基板内における第2の主面側に、蓄積ダイオードの各々に対応し、且つ、対応する蓄積ダイオードと第3ゲートを介して設けられたフローティングディフュージョンを有するという構成を採用することができる。このような構成を採用する場合には、各画素内において、蓄積ダイオードとフローティングディフュージョンを効率よく配置することができ、画素の微細化に際して有効である。上記本発明に係る固体撮像装置では、半導体基板の第2の主面の上方において、隣接する光電変換部同士の間に相当する箇所には、遮光性を有する金属膜が形成されており、フローティングディフュージョンは、半導体基板における第1の主面側上方の少なくとも一部が、金属膜で覆われているという構成を採用することができる。このような構成を採用する場合には、隣接する光電変換部同士の間を通しての漏れ光を遮蔽することにより、漏れ光に起因するフローティングディフュージョンでの偽信号発生を抑制することができる。よって、高い画質性能を得られる。上記本発明に係る固体撮像装置では、半導体基板の前記第2の主面の上方において、隣接する光電変換部同士の間に相当する箇所には、遮光性を有する金属膜が形成されており、蓄積ダイオードは、半導体基板における第1の主面側上方の少なくとも一部が、金属膜で覆われているという構成を採用することができる。このような構成を採用する場合には、隣接する光電変換部同士の間を通しての漏れ光を遮蔽することにより、漏れ光に起因する蓄積ダイオードでの偽信号発生を抑制することができる。よって、高い画質性能を得られる。上記[II]に係る本発明の固体撮像装置では、半導体基板の第2の主面の上方において、隣接する光電変換部同士の間に相当する箇所には、遮光性を有する金属膜が形成されており、オーバーフロードレインは、金属膜に接続されており、当該金属膜を介してバイアス電圧印加部からのバイアス電圧の印加を受けるという構成を採用することができる。このような構成を採用する場合には、金属膜にバイアス電圧を印加することにより、オーバーフロードレインの電荷状をリセットすることができ、グローバル電子シャッターを実現するのに有効である。以下では、本発明を実施するための形態について、図面を参酌しながら説明する。なお、以下の各実施の形態は、本発明の構成およびそこから奏される作用効果を分かり易く説明するために用いる例であって、本発明は、本質的な特徴部分以外に何ら以下の形態に限定を受けるものではない。[実施の形態1]1.固体撮像装置1の全体構成実施の形態1に係る固体撮像装置1の全体構成について、図1を用い説明する。図1に示すように、実施の形態1に係る固体撮像装置1では、複数の画素部100がX-Y面方向にマトリクス状行列状に配列され、これより画素アレイ10が構成されている。画素アレイ10に対しては、パルス発生回路21、水平シフトレジスタ22、および垂直シフトレジスタ23が接続されている。水平シフトレジスタ22および垂直シフトレジスタ23は、パルス発生回路21からのタイミングパルスの印加に呼応して、各画素部100に対して、順次、駆動パルスを出力する。2.画素アレイ10の構成固体撮像装置1の構成の内、画素アレイ10の構成について、図2および図3を用い説明する。図2は、画素アレイ10における一部領域を抜き出して示す模式平面図であり、図3は、そのA-A‘断面、およびA-A’’断面を示す模式断面図であり、半導体基板表面側の読出し回路部の構造を示すA-A’断面と裏面フォトダイオード以降の上部光入射側の構造を示すA-A’’断面を組み合わせた模式図でり、構成部位の配置関係については、実際の配置とは異なっている。図2に示すように、固体撮像装置1においては、フォトダイオード105が形成された領域画素部同士の間に画素分離部300が設けられている。そして、各画素部100には、接続ダイオード175、蓄積ダイオード106、フローティングディフュージョン107、増幅トランジスタ116、リセットドレイン108が設けられている。また、接続ダイオード175に対して、Y軸方向の上側には、オーバーフロードレイン109が設けられ、増幅トランジスタ116のX軸方向の右側には、増幅トランジスタTrドレイン115が設けられている。接続ダイオード175と蓄積ダイオード106との間には、転送ゲート110が設けられ、接続ダイオード175とオーバーフロードレイン109との間には、転送ゲート114が設けられている。同様に、蓄積ダイオード106とフローティングディフュージョン107との間には、転送ゲート111が設けられ、フローティングディフュージョン107とリセットドレイン108との間には、転送ゲート113が設けられている。なお、増幅トランジスタ116の増幅Trゲート112は、ゲート酸化膜の開口117を介して、フローティングディフュージョン107に接続されている。オーバーフロードレイン109およびリセットドレイン108には、それぞれコンタクトプラグ119,118が接続されており、また、増幅トランジスタ116には、コンタクトプラグ135が接続されている。また、転送ゲート114,110などには、それぞれコンタクトプラグ136が接続されている。ここで、蓄積ダイオード106およびフローティングディフュージョン107などは、隣接するフォトダイオード105同士の間の領域画素分離部300に配されている。次に、固体撮像装置1の画素アレイ10の構成について、断面図にて説明する。図3に示すように、固体撮像装置1は、p型の半導体基板101を備え、図のZ軸方向下側の主面にゲート酸化膜104が積層形成されている。半導体基板101内における下側主面側の部分には、画素部100単位で、STIShallowTrenchIsolation102およびp型のチャネルストッパ103が形成されている。ゲート酸化膜104に対しては、Z軸方向下側に、層間絶縁膜120,121,122が順に積層形成されている。層間絶縁膜120,121,123は、例えば、CVDChemicalVaporDeposition法を用い形成された酸化膜である。層間絶縁膜120における層間絶縁膜121との境界部分、および層間絶縁膜121における層間絶縁膜122との境界部分には、配線126,127がそれぞれ形成されている。配線126,127には、コンタクトプラグ123,124,125がそれぞれ接続されている。また、層間絶縁膜122に対しては、Z軸方向下側に、保護膜129が積層され、さらに、保護膜129のZ軸方向下側には、支持基板160が貼り合わされている。保護膜129における層間絶縁膜122との境界部分には、コンタクトプラグ125に接続された配線128が設けられている。配線126,127,128は、例えば、アルミニウムAlや銅Cuを用い形成されている。また、コンタクトプラグ123,124,125は、層間絶縁膜120,121,122に開けられたコンタクト孔に対して、タングステンWプラグを埋め込むことにより形成されているが、コンタクトプラグ123については、不純物層リセットドレイン108、オーバーフロードレイン109との接触抵抗低減のため、チタンTiを、またタングステンWとの密着を強化するためにTiNが、境界部分に介挿された構成を有する図示を省略。半導体基板101におけるゲート絶縁膜104側の主面から内方に向けての表層領域には、画素部100毎に、オーバーフロードレイン109、接続ダイオード175、蓄積ダイオード106、フローティングディフュージョン107、およびリセットドレイン108が、互いに間隔をあけた状態で設けられている。オーバーフロードレイン109およびリセットドレイン108には、それぞれゲート酸化膜104を挿通するコンタクトプラグ123が接続されている。また、ゲート酸化膜104のZ軸方向下側には、接続ダイオード175とオーバーフロードレイン109との間の領域に転送ゲート114のゲート電極が設けられ、接続ダイオード175と蓄積ダイオード106との間の領域に転送ゲート110のゲート電極が設けられている。同様に、ゲート酸化膜104のZ軸方向下側には、蓄積ダイオード106とフローティングディフュージョン107との間の領域に転送ゲート111のゲート電極が設けられ、フローティングディフュージョン107とリセットドレイン108との間の領域に転送ゲート113のゲート電極が設けられている。さらに、フローティングディフュージョン107には、ゲート酸化膜104を挿通する増幅Trゲート112のゲート電極が接続されている。なお、図3では、転送ゲート110,111,113,114および増幅Trゲート112の各ゲート電極を黒色で示し、不純物拡散層間の対応する各箇所がゲートである。そして、転送ゲート110,111,113,114および増幅Trゲート112の各ゲート電極は、例えば、Poly-Siにより形成されている。なお、接続ダイオード175、蓄積ダイオード106、フローティングディフュージョン107、リセットドレイン108、およびオーバーフロードレイン109は、n型の不純物拡散層である。そして、図3に示すように、接続ダイオード175に対しては、ゲート酸化膜104との間の領域に、p型の不純物層であるピニング層130が形成されている。これにより、接続ダイオード175は、埋め込みダイオードになっている。同様に、蓄積ダイオード106に対しては、ゲート酸化膜104との間の領域に、p型の不純物層であるピニング層131が形成されている。これにより、蓄積ダイオード106についても、埋め込みダイオードになっている。また、図示を省略しているが、リセットドレイン108には、ドレイン電圧VDDが接続されている。一方、半導体基板101内のZ軸方向上側の表層部分には、画素部100毎にフォトダイオード105が形成されている。フォトダイオード105は、n型の不純物拡散層により構成されており、半導体基板101のZ軸方向上側の主面に沿ってマトリクス状に配されている。そして、フォトダイオード105は、各々が対応する接続ダイオード175に接続されている。フォトダイオード105および半導体基板101のZ軸方向上側の面は、ピニング層140により全体が覆われており、その上に反射防止膜141および保護膜143が順に積層形成されている。そして、反射防止膜141の上の保護膜143との境界部分であって、各画素分離部300に対応する領域には、金属配線142が形成されている。金属配線142は、画素アレイ10を平面視する場合に、隣接する画素部100間を通るようにメッシュ状になっている。保護膜143のZ軸方向上側には、平坦化膜150、カラーフィルタ層151、平坦化膜152、およびマイクロレンズ153が順に積層形成されている。この中で、カラーフィルタ層151は、画素部100毎に透過波長域が設定されている。Z軸方向上方より入射した光は、画素部100毎にマイクロレンズ153で集光され、光電変換部としてのフォトダイオード105で光電変換される。そして、金属配線142が遮光性を有することから、入射した光が、半導体基板101に形成された各不純物拡散層蓄積ダイオード106、フローティングディフュージョン107に入射するのが防止される。なお、図3においては、固体撮像装置1の画素アレイ10の構成を説明するために、便宜上、蓄積ダイオード106やフローティングディフュージョン107のZ軸方向上方にフォトダイオード105が存在するように図示をしているが、実際には、図2に記載の配置関係を有する。3.固体撮像装置1の駆動上記構成を有する固体撮像装置1は、グローバル電子シャッター機能を有するのであるが、その駆動について、図4から図6を用い説明する。図4aは、本発明の実施の形態1に係る固体撮像装置1の内、一つの画素部100の等価回路であり、図4bは、各ノードのポテンシャルを示すポテンシャル図である。図5は、固体撮像装置1のグローバル電子シャッター動作のタイミングチャートの概略図であり、図6は、固体撮像装置1のグローバル電子シャッター動作時の画素部100の動作ポテンシャルの概略図である。図4aに示すように、フォトダイオードPD105には、転送ゲートGR114を介してオーバーフロードレインOFD109が設けられ、また、転送ゲートGS110を介して蓄積ダイオードSD106が設けられている。なお、図4aなどでは、接続ダイオード175を省略している。蓄積ダイオードSD106に対しては、転送ゲートTX111を介して、フローティングディフュージョンFD107が設けられている。そして、フローティングディフュージョンFD107は、増幅トランジスタSF116のゲート増幅Trゲート112に接続され、また、転送ゲートRS113を介して、リセットドレインRD108が設けられている。増幅トランジスタSFのドレインSFD115には、ドレイン電圧VDDが接続されている。次に、図4bのポテンシャル図に示すように、各転送ゲート114,110,111,113において、ポテンシャルが低くなっており、他の各領域で高くなっている。図5に示すように、転送パルスGSの印加開始タイミングから、次の転送パルスGSの印加開始までが1frameであり、転送パルスGRの印加が終了した直後から、次の転送パルスGSが印加開始されるまでの間が蓄積時間となる。具体的に、図5に示すように、1frameの最初に、転送ゲートGS110のゲート電極に対して、全ての画素部100一括で転送パルスGSを印加する。これにより、フォトダイオードPD105に存在する電荷が、一斉に蓄積ダイオードSD106に転送される。次に、転送ゲートGR114のゲート電極に対して、全ての画素部100一括でリセットパルスGRを印加する。これにより、フォトダイオードPD105の信号電荷が、一斉にオーバーフロードレイン109に掃き出されるタイミングt1。オーバーフロードレインOFD109への電荷の掃き出しが行われた後、蓄積時間が開始される。次に、n行目に位置する画素部100の転送ゲートRS113のゲート電極に対しては、リセットパルスRSnが印加され、これにより、n行目のフローティングディフュージョンFD107の電荷状態がリセットされるタイミングt3。次に、上記のように、転送ゲートRS113のゲート電極に対してリセットパルスRSnが印加されたn行目の画素部100に対しては、転送ゲートTX111のゲート電極に対して、転送パルスTXnが印加される。これにより、蓄積ダイオードSD106からフローティングディフュージョンFD107へと信号電荷が転送されるタイミングt4。同様にして、n1行目の画素部100における各転送ゲートRS,TX113,111のゲート電極に対して、リセットパルスRSn1および転送パルスTXn1がそれぞれ印加される。これにより、n1行目の画素部100のフローティングディフュージョンFD107の電荷状態がリセットされ、蓄積ダイオードSD106からフローティングディフュージョンFD107へと信号電荷が転送される。なお、上記において、パルスGR,GSは、全画素部100に対して一斉に印加されるパルスであり、その他のパルスRSn,TXn,RSn1,TXn1,は、逐次読み出し動作に従う各行単位に印加されるパルスである。次に、図6a~eの動作ポテンシャルの概略図を用いて、固体撮像装置1のグローバル電子シャッター動作を説明する。ここで、図6aは、全画素部100のフォトダイオードPD105の電荷状態を一括リセット受光部の信号電荷を一括リセットした時t=t1の画素部100の動作ポテンシャルを示し、図6bは、全画素部100のフォトダイオードPD105の電荷状態を一括リセット後にフォトダイオードPD105に新たに蓄積された信号電荷を全画素部100一斉に蓄積ダイオードSD106に一括転送した時t=t2の画素部100の動作ポテンシャルを示す。また、図6cは、n行目ここでは、パルスTXn,RSnが印加される行の蓄積ダイオードSD106の信号電荷をフローティングディフュージョンFD107に転送する前にフローティングディフュージョンFD107をリセットした時t=t3の画素部100の動作ポテンシャルを示し、図6dは、逐次読み出しのタイミングに従って、n行目の蓄積ダイオードSD106の信号電荷をフローティングディフュージョンFD107に転送した時t=t4の画素部100の動作ポテンシャルを示す。図6eは、n1行目ここでは、パルスTXn1、RSn1が印加される行の蓄積ダイオードSD106の信号電荷をフローティングディフュージョンFD107に転送する前にフローティングディフュージョンFD107をリセットした時t=t5の画素部100の動作ポテンシャルを示す。図6aに示すように、タイミングt1において、パルスGRの印加により図5を参照、転送ゲートGR114がONされる。これにより、全ての画素部100におけるフォトダイオードPD105に存在する電荷が一斉に、オーバーフロードレインOFD109に転送され、掃出される。これにより、グローバル電子シャッターの読み出し蓄積時間の開始が開始される。次に、図6bに示すように、タイミングt2において、パルスGSはONであり、パルスGRはOFFとなっている。そして、パルスTXTXn,TXn1,もOFFとなっている。パルスGSの印加により、転送ゲートGS110がONされ、全画素部100の転送ゲートGS110に一斉にパルスが印加されることにより、全画素部100のフォトダイオードPD105の信号電荷が一斉に、蓄積ダイオードSD106に転送され、一時蓄積される。そして、これによりグローバル電子シャッターの読み出しが終了蓄積時間の終了する。また、パルスGRがOFFになった直後のタイミングt1’から、パルスGSがONになった直後のタイミングt2’までの蓄積時間が電子シャッター時間となり、任意の時間に設定することができる。次に、全画素部100一斉に蓄積ダイオードSD106に転送され、蓄積ダイオードSD106に蓄積されている信号電荷を、逐次読み出しでフローティングディフュージョンFD107を介して外部に読み出す説明に移る。図6cに示すように、タイミングt3において、パルスGSおよびパルスGRはOFFとなっており、パルスRSnがON、パルスTXnがOFFである。この場合において、パルスRSnはON状態で、転送ゲートRS113のゲート電極に印加されることにより、フローティングディフュージョンFD107内の不要な電荷はリセットされ、リセット後の電位はドレイン電圧VDDとなる。次に、蓄積ダイオードSD106の信号電荷をフローティングディフュージョンFD107に転送する。図6dに示すように、タイミングt4において、パルスGS,GRは、OFFであり、パルスTXnはON、パルスRSnはOFFである。この場合において、パルスTXnがONされ、転送ゲートTX111のゲート電極に印加されることにより、パルスTXnが印加される行の蓄積ダイオードSD106の電子シャッター後の信号電荷が、フローティングディフュージョンFD107に転送される。ここで、転送されてきた信号電荷の量に応じて、フローティングディフュージョンFD107の電位がVDDから変化する。この電位変化をソースフォロワーよりなる増幅トランジスタSF116を介して映像信号として外部に読み出す。ここで、上記に示すように、蓄積ダイオードSD106の信号電荷をフローティングディフュージョンFD107に転送するタイミング以外の期間は、パルスRSnはON状態で、転送ゲートRS113のゲート電極に印加されることにより、フローティングディフュージョンFD107内の不要な電荷はリセットされ続けている。次に、n1行目における、蓄積ダイオードSD106に蓄積されている信号電荷の逐次読み出しに移る。図6eに示すように、タイミングt5において、パルスGS,GRはOFFであり、パルスRSn1はONであり、パルスTXn1はOFFである。この場合において、パルスRSn1がONされ、転送ゲートRS113のゲート電極に印加されることにより、フローティングディフュージョンFD107内の不要な電荷はリセットされ、リセット後の電位はドレイン電圧VDDとなる。これ以降は、図6c~図6eの逐次読み出しの駆動のサイクルを全ての行を読み出すまで繰り返し、電子シャッター動作で任意の蓄積時間で撮像した画像の読み出しを終了する。4.効果本実施の形態に係る固体撮像装置1では、半導体基板101内の一方の主面側図3のZ軸方向上側の主面側にフォトダイオード105を有し、半導体基板101内の他方の主面側図3のZ軸方向下側の主面側に蓄積ダイオード106が形成されているため、フォトダイオード105と蓄積ダイオード106とが、占有面積という点において互いにトレードオフの関係にはない。このため、十分な受光部容量と十分な蓄積ダイオード106の容量との両立が可能である。よって、固体撮像装置1では、グローバル電子シャッター機能を備える固体撮像装置において、画素部100のサイズの微細化によっても、十分な光電変換部の面積を確保することができ、高感度で、大きなダイナミックレンジを実現することができる。また、固体撮像装置1では、各画素部100において、接続ダイオード175に対して転送ゲート114を介してオーバーフロードレイン109が形成されている。このため、固体撮像装置1では、全画素部100において、フォトダイオード105および接続ダイオード105の蓄積電荷をオーバーフロードレイン109を介して一括リセットし、その後に、フォトダイオード105で所定時間シャッター時間の間で生成された信号電荷を全画素部100一斉に読み出して蓄積ダイオード106へと転送し、一時蓄積できる。そして、その後は、上記のように、蓄積ダイオード106からフローティングディフュージョン107に信号電荷が転送され、当該信号電荷に応じてポテンシャル変化が増幅トランジスタ116を介して逐次読み出される。このようにして、本実施の形態に係る固体撮像装置1においても、グローバル電子シャッター機能を備える。以上のように、本実施の形態に係る固体撮像装置1では、グローバル電子シャッター機能を備え、動きのある撮影においても、高い画質での撮像が可能であり、グローバル電子シャッター機能を備えながら、高い感度を有する。また、本実施の形態に係る固体撮像装置1では、画素分離部300に遮光性を有する金属配線142が形成されており、接続ダイオード175、蓄積ダイオード106およびフローティングディフュージョン107が、金属配線142の下方に形成されており、蓄積ダイオード106およびフローティングディフュージョン107が、金属配線142の下方に形成されている。このため、固体撮像装置1では、隣接するフォトダイオード105同士の間画素分離部300を通しての光の入射が防止され、接続ダイオード175、蓄積ダイオード106およびフローティングディフュージョン107での偽信号電荷の発生を防止することができ、これに起因する画質の劣化を防止することができる。よって、本実施の形態に係る固体撮像装置1では、偽信号電荷の混入が生じることがなく、高い画質を得ることができる。5.固体撮像装置1の製造方法本実施の形態に係る固体撮像装置1の製造方法について、図7から図9を用い説明する。図7aに示すように、半導体基板1010に対して、リソグラフィー用のアライメントマークを形成し図示を省略、その後にn型の不純物拡散層であるフォトダイオード105を画素部100毎に形成する。フォトダイオード105は、例えば、リンPや砒素Asを、300[keV]~500[keV]、1×1012[cm-2]~1×1013[cm-2]で、イオン注入することにより形成される。次に、トランジスタや拡散層の素子を分離するSTIShallowTrenchIsolatio102を形成する。具体的には、半導体基板1010の該当箇所をドライエッチングすることで、例えば、分離領域となる深さ200[nm]~400[nm]の溝を形成する。次に、形成した溝と半導体基板1010の界面の欠陥領域を低減するため、熱酸化等により、例えば、酸化膜厚10[nm]~20[nm]の犠牲酸化を行い、さらに、例えば10[keV]~20[keV]、1×1013[cm-2]~3×1013[cm-2]で、ホウ素Bのイオン注入を行い、P層のチャネルストッパ103を形成する。次に、熱酸化、またはプラズマ酸化等により、例えば、膜厚5[nm]~10[nm]のゲート酸化膜1040を形成する。ゲート酸化膜1040は、この後に説明する、各転送ゲート110,111,113,114を構成するトランジスタのゲート酸化膜となる。次に、図7bに示すように、熱CVDまたはプラズマ酸化等により、例えば、100[nm]~200[nm]の膜厚のPoly-Si膜を堆積させ、その後、フォトリソグラフィ技術によって、所定のレジストパターンを形成する。そして、Poly-Si膜を選択的にエッチングすることにより、Poly-Si膜からなる転送ゲート110,111,113,114および増幅Trゲート112の各ゲート電極を形成する。次に、半導体基板1010内のフォトダイオード105形成領域に対応した箇所に、所定のレジストマスクの開口を通して、p型の半導体基板1010にn型の不純物層であるリンPや砒素Asを、例えば、100[keV]~200[keV]、1×1012[cm-2]~1×1013[cm-2]でイオン注入する。これにより、後で説明する接続ダイオード175とフォトダイオード105との接続経路が形成される。次に、p型の半導体基板1010にリンPや砒素Asを、例えば、50[keV]~80[keV]、1×1014[cm-2]~2×1015[cm-2]で、イオン注入し、n型の不純物領域を形成する。形成された不純物領域は、各々がオーバーフロードレイン109、接続ダイオード175、蓄積ダイオード106、フローティングディフュージョン107、およびリセットドレイン108に相当する。次に、接続ダイオード175および蓄積ダイオード106の対応する表層部分に、レジストマスクの開口を通してホウ素Bを、例えば、5[keV]~10[keV]、1×1011[cm-2]~2×1012[cm-2]で、イオン注入し、これによりピニング層130,131を形成する。ここで、ゲート酸化膜104の形成の後に、フローティングディフュージョン107上の一部を開口し、Poly-Si膜で構成される増幅Trゲート112のゲート電極を形成して、フローティングディフュージョン107と増幅Trゲート112のゲート電極との電気的接続をとっている。次に、図7cに示すように、CVD酸化膜よりなる層間絶縁膜120を、例えば、500[nm]~1000[nm]の膜厚で形成する。そして、フォトリソグラフィ技術とエッチング技術とによって、所定の位置にコンタクト孔を形成する。コンタクト孔の形成箇所は、図2に示す、コンタクトプラグ118,119,135の各構成箇所に対応する。開孔されたコンタクト孔にタングステンWのプラグを埋め込み、コンタクトプラグ123を形成する。各コンタクトプラグ123は、オーバーフロードレイン109およびリセットドレイン108との電気的接続を形成する。次に、例えば、ダマシン法で150[nm]~200[nm]の膜厚の、銅Cuよりなる配線126を形成する。なお、配線126の形成においては、アルミニウムAlを用いることも可能であり、その場合には、配線膜厚が200[nm]~300[nm]となる。同様の繰り返しで、層間絶縁膜121,122、コンタクトプラグ124,125、および配線127,128を形成し、多層配線の形成を終了する。そして、配線128が形成された層間絶縁膜122の上面を覆うように、例えば、500[nm]~1000[nm]の膜厚のCVD酸化膜である、保護膜129を形成する。次に、図8aに示すように、CMPにより保護膜129を平坦化した後、その表面をプラズマ処理し、酸化膜が形成されてなる表面に、支持基板160を貼り合わせる。支持基板160は、例えば、Si基板やガラス基板よりなり、支持基板160を200[°C]~300[°C]の窒素雰囲気中で圧力を加えながら貼り合せを行う。これにより、保護膜129と支持基板160とは、ファンディアワールス力の原理で低温接着される。そして、支持基板160ごと、半導体基板1010を上下反転させる。次に、図8bに示すように、支持基板160を貼り付けた状態で半導体基板1010の裏面側図8bのZ軸方向上側をバックグラインドで、フォトダイオード105の形成されている領域の深さ近くまで研磨する。次に、仕上げとしてCMPやウェットエッチングKOHエッチングでフォトダイオード105の深さまで、研磨する。次に、図9aに示すように、上記のような研磨工程の後に、半導体基板101の最表面101f図8bを参照に露出したフォトダイオード105の基板界面の欠陥層や、界面準位に起因する暗電流を防止するため、フォトダイオード105上に、ホウ素Bを、例えば、5[keV]~10[keV]、1×1011[cm-2]~2×1012[cm-2]でイオン注入し、p型の不純物拡散層であるピニング層140を形成する。次に、上記のようなホウ素Bのイオン注入による欠陥の回復や、キャリアの活性化を目的に、レーザーアニール等で、アニーリングを行う。これにより、ピニング層140の形成、および欠陥回復のアニーリングにより、フォトダイオード105の暗電流低減、および短波長の量子効率の向上が実現できる。次に、ピニング層140上に、数10[nm]~数100[nm]の膜厚で低温のCVD膜である、反射防止膜141を形成する。次に、スパッタリングやCVDで、例えば、膜厚100[nm]~300[nm]のアルミニウムAlやタングステンW、モリブデンMo等の金属膜を堆積し、その後に、フォトリソグラフィ技術とエッチング技術とにより、金属膜をエッチングすることによって、画素分離部300における反射防止膜141上に、メッシュ状の金属配線142を形成する。次に、CVD酸化膜やプラズマ酸化膜よりなる保護膜143を形成する。ここで、画素分離部300においては、下方に蓄積ダイオード106が位置しているが、金属配線142の形成により、蓄積ダイオード106への光の入射を防止することが可能である。次に、保護膜143上に、透明の有機膜よりなる平坦化膜150、顔料を含んだ有機膜よりなるカラーフィルタ層151、および透明の有機膜よりなる平坦化膜152を積層形成し、その上に、マイクロレンズ153を順に形成して図3を参照、固体撮像装置1は完成する。[実施の形態2]1.固体撮像装置2における画素アレイの構成固体撮像装置2の構成の内、画素アレイの構成について、図10および図11を用い説明する。図10は、画素アレイにおける一部領域を抜き出して示す模式平面図であり、図11は、そのB-B’断面、およびB-B’’断面を示す模式断面図であり、半導体基板表面側の読出し回路部の構造を示すB-B’断面と裏面フォトダイオード以降の上部光入射側の構造を示すB-B’’断面を組み合わせた模式図であり、構成部位の配置関係については、実際の配置とは異なっている。図10に示すように、固体撮像装置2においても、フォトダイオード405が形成された領域画素部同士の間に画素分離部500が設けられている。そして、各画素部には、接続ダイオード475、蓄積ダイオード406、フローティングディフュージョン407、増幅トランジスタ416、リセットドレイン408が設けられている。また、増幅トランジスタ416のX軸方向の右側には、増幅トランジスタTrドレイン415が設けられている。ただし、本実施の形態では、接続ダイオード475に隣接した領域にはオーバーフロードレインは設けられていない。オーバーフロードレイン445は、半導体基板内におけるフォトダイオード405が形成された側に設けられている。本実施の形態においても、転送ゲート410,411,413,414が設けられ、増幅トランジスタ416の増幅Trゲート412は、ゲート酸化膜の開口417を介して、フローティングディフュージョン407に接続されている。また、リセットドレイン408には、コンタクトプラグ418が接続されており、また、増幅トランジスタ416には、コンタクトプラグ435が接続されている。また、上記同様に、転送ゲート410などには、それぞれコンタクトプラグが接続されている。ここで、上記実施の形態1と同様に、蓄積ダイオード406およびフローティングディフュージョン407などは、隣接するフォトダイオード405同士の間の領域画素分離部500に配されている。次に、図11に示すように、固体撮像装置2においても、p型の半導体基板401を備え、図のZ軸方向下側の主面にゲート酸化膜404が積層形成され、半導体基板401内における下側主面側の部分には、画素部単位で、STIShallowTrenchIsolation402およびp型のチャネルストッパ403が形成されている。また、ゲート酸化膜404に対しては、Z軸方向下側に、層間絶縁膜420,421,422が順に積層形成され、さらにその下側には、保護膜429が積層され、その下に支持基板460が貼り付けられている。層間絶縁膜420,421,423には、コンタクトプラグ423,424,425が形成され、互いの境界部分には、配線426,427,428が設けられている。これらについては、材料や形成方法が上記同様である。また、コンタクトプラグ423については、不純物層リセットドレイン408との接触抵抗低減のため、チタンTiを、またタングステンWとの密着を強化するためにTiNが、境界部分に介挿された構成を有する図示を省略。半導体基板401におけるゲート絶縁膜404側の主面から内方に向けての表層領域には、画素部毎に、接続ダイオード475、蓄積ダイオード406、フローティングディフュージョン407、およびリセットドレイン408が、互いに間隔をあけた状態で設けられている。また、ゲート酸化膜404のZ軸方向下側には、接続ダイオード475と蓄積ダイオード406との間の領域に転送ゲート410のゲート電極が設けられ、蓄積ダイオード406とフローティングディフュージョン407との間の領域に転送ゲート411のゲート電極が設けられ、フローティングディフュージョン407とリセットドレイン408との間の領域に転送ゲート413のゲート電極が設けられている。さらに、フローティングディフュージョン407には、ゲート酸化膜404を挿通する増幅Trゲート412のゲート電極が接続されている。なお、図11では、転送ゲート410,411,413および増幅Trゲート412の各ゲート電極を黒色で示し、不純物拡散層間の対応する各箇所がゲートである。そして、転送ゲート410,411,413および増幅Trゲート412の各ゲート電極は、例えば、Poly-Siにより形成されている。なお、接続ダイオード475、蓄積ダイオード406、フローティングディフュージョン407、リセットドレイン408は、n型の不純物拡散層である。そして、図11に示すように、接続ダイオード475に対しては、ゲート酸化膜404との間の領域に、p型の不純物層であるピニング層430が形成されている。これにより、接続ダイオード475は、埋め込みダイオードになっている。同様に、蓄積ダイオード406に対しては、ゲート酸化膜404との間の領域に、p型の不純物層であるピニング層431が形成されている。これにより、蓄積ダイオード406についても、埋め込みダイオードになっている。また、本実施の形態においても図示を省略しているが、リセットドレイン408には、ドレイン電圧VDDが接続されている。一方、半導体基板401内のZ軸方向上側の表層部分には、上記実施の形態1と同様に、画素部毎にフォトダイオード405が形成されている。フォトダイオード405は、半導体基板401のZ軸方向上側の主面に沿ってマトリクス状に配されており、各々が対応する接続ダイオード475に接続されている。フォトダイオード405および半導体基板401のZ軸方向上側の面は、ピニング層440により全体が覆われており、その上に反射防止膜441および保護膜443が順に積層形成されている。そして、反射防止膜441の上の保護膜443との境界部分であって、各画素分離部500に対応する領域には、金属配線442が形成されている。金属配線442は、上記実施の形態1と同様に、画素アレイを平面視する場合に、隣接する画素部間を通るようにメッシュ状になっている。ここで、画素分離部500においては、隣接するフォトダイオード405同士の間に相当する箇所に、オーバーフロードレイン445が挿設されている。オーバーフロードレイン445は、n型の不純物拡散層からなり、コンタクトプラグ444により金属配線442に接続されている。金属配線442には、正のバイアス電圧が印加可能となっている。金属配線442を介してオーバーフロードレイン445に対して、正のバイアス電圧を印加することにより、フォトダイオード405の信号電荷をリセットすることが可能となる。保護膜443のZ軸方向上側には、平坦化膜450、カラーフィルタ層451、平坦化膜452、およびマイクロレンズ453が順に積層形成されている。Z軸方向上方より入射した光は、画素部毎にマイクロレンズ453で集光され、光電変換部としてのフォトダイオード405で光電変換される。そして、金属配線442が遮光性を有することから、入射した光が、半導体基板401に形成された各不純物拡散層蓄積ダイオード406、フローティングディフュージョン407に入射するのが防止される。なお、図11においては、固体撮像装置2の画素アレイの構成を説明するために、便宜上、蓄積ダイオード406やフローティングディフュージョン407のZ軸方向上方にフォトダイオード405が存在するように図示をしているが、実際には、図10に記載の配置関係を有する。2.固体撮像装置2の駆動上記構成を有する固体撮像装置2は、グローバル電子シャッター機能を有するのであるが、その駆動について、図12から図14を用い説明する。図12aは、本発明の実施の形態1に係る固体撮像装置1の内、一つの画素部の等価回路であり、図12bは、各ノードのポテンシャルを示すポテンシャル図である。図13は、固体撮像装置1のグローバル電子シャッター動作のタイミングチャートの概略図であり、図14は、固体撮像装置2のグローバル電子シャッター動作時の画素部の動作ポテンシャルの概略図である。図12aに示すように、フォトダイオードPD405には、オーバーフロードレインOFD445が隣接形成され、また、転送ゲートGS410を介して蓄積ダイオードSD406が設けられている。なお、図12aなどにおいても、接続ダイオード475を省略している。蓄積ダイオードSD406に対しては、転送ゲートTX411を介して、フローティングディフュージョンFD407が設けられ、フローティングディフュージョンFD407は、増幅トランジスタSF416のゲート増幅Trゲート412に接続され、また、転送ゲートRS413を介して、リセットドレインRD408が設けられている。増幅トランジスタSF416のドレインSFD415には、ドレイン電圧VDDが接続されている。次に、図12bのポテンシャル図に示すように、上記実施の形態1と同様に、各転送ゲート410,411,413において、ポテンシャルが低くなっており、他の各領域で高くなっている。図13に示すように、転送パルスGSの印加開始タイミングから、次の転送パルスGSの印加開始までが1frameであり、オーバーフロードレインOFD445へのリセットパルスVOFDの印加が終了した直後から、次の転送パルスGSが印加開始されるまでの間が蓄積時間となる。具体的に、図13に示すように、1frameの最初に、転送ゲートGS410のゲート電極に対して、全ての画素部一括で転送パルスGSを印加する。これにより、フォトダイオードPD405に存在する電荷が、一斉に蓄積ダイオードSD406に転送される。次に、金属電極442を介してオーバーフロードレインOFD445に対して、リセットパルスVOFDを全画素部一斉に印加する。これにより、フォトダイオードPD405の信号電荷が、一斉にオーバーフロードレイン445に掃き出されるタイミングt11。オーバーフロードレインOFD445への電荷の掃き出しが行われた後、蓄積時間が開始される。次に、n行目に位置する画素部の転送ゲートRS413のゲート電極に対しては、リセットパルスRSnが印加され、これにより、n行目のフローティングディフュージョンFD407の電荷状態がリセットされるタイミングt13。次に、上記のように、転送ゲートRS413のゲート電極に対してリセットパルスRSnが印加されたn行目の画素部に対しては、転送ゲートTX411のゲート電極に対して、転送パルスTXnが印加される。これにより、蓄積ダイオードSD406からフローティングディフュージョンFD407へと信号電荷が転送されるタイミングt14。同様にして、n1行目の画素部における各転送ゲートRS,TX413,411のゲート電極に対して、リセットパルスRSn1および転送パルスTXn1がそれぞれ印加される。これにより、n1行目の画素部のフローティングディフュージョンFD407の電荷状態がリセットされ、蓄積ダイオードSD406からフローティングディフュージョンFD407へと信号電荷が転送される。なお、上記において、パルスVOFD,GSは、全画素部に対して一斉に印加されるパルスであり、その他のパルスRSn,TXn,RSn1,TXn1,は、逐次読み出し動作に従う各行単位に印加されるパルスである。次に、図14aから図14eの動作ポテンシャルの概念図を用いて、固体撮像装置2のグローバル電子シャッター動作を説明する。図14aに示すように、タイミングt=t11においては、パルスVOFDがONされ、全画素部のフォトダイオードPD405の信号電荷が、一斉にオーバーフロードレインOFD445に排出される。これにより、グローバル電子シャッターの読み出し蓄積時間の開始が開始される。次に、図14bに示すようにタイミングt=t12においては、パルスGSはONであり、パルスVOFDはOFFであり、パルスTXTXn,TXn1,もOFFである。そして、パルスGSがONされ、全画素部における転送ゲートGS410のゲート電極に一斉に印加されることにより、全画素部におけるフォトダイオードPD405の信号電荷が、一斉に蓄積ダイオードSD406に転送され、一時蓄積される。そして、これによりグローバル電子シャッターの読み出しが終了蓄積時間の終了する。また、上述のように、パルスVOFDがOFFになった直後のタイミングt=t11’から、パルスGSがONになった直後のタイミングt=t12’までの蓄積時間が電子シャッター時間となり、任意の時間に設定することができる図13を参照。次に、全画素部一斉に信号電荷を蓄積ダイオード406に転送し、蓄積ダイオード406に蓄積されている信号電荷を、逐次読み出しでフローティングディフュージョン407を介して外部に読み出す説明に移る。図14cに示すように、タイミングt=t13においては、パルスGSおよびパルスVOFDはOFFであり、パルスRSnはONであり、パルスTXnはOFFである。そして、パルスRSnはON状態で、リセットゲートRS413のゲート電極に印加されることにより、フローティングディフュージョンFD407内の不要電荷はリセットされ、リセット後の電位はドレイン電圧VDDとなる。次に、蓄積ダイオードSD406の信号電荷をフローティングディフュージョンFD407に転送する。図14dに示すように、タイミングt=t14においては、パルスGSおよびパルスVOFDはOFFであり、パルスTXnはONであり、パルスRSnはOFFである。そして、パルスTXnがONされ、転送ゲートTX411のゲート電極に印加されることにより、パルスTXnが印加される行の蓄積ダイオードSD406の電子シャッター後の信号電荷が、フローティングディフュージョンFD407に転送される。ここで、転送されてきた信号電荷の量に応じて、フローティングディフュージョンFD407の電位がVDDから変化する。この電位変化をソースフォロワーよりなる増幅トランジスタSF416を介して増幅して映像信号として外部に読み出す。ここで、上記に示すように、蓄積ダイオードSD406の信号電荷をフローティングディフュージョンFD407に転送するタイミング以外の期間は、パルスRSnはON状態で、転送ゲートRS413のゲート電極に印加されることにより、フローティングディフュージョンFD407内の不要な電荷はリセットされ続けている。次に、n1行目における、蓄積ダイオードSD406に蓄積されている信号電荷の逐次読み出しに移る。図14eに示すように、タイミングt=t15においては、パルスGSおよびパルスVOFDはOFFであり、パルスRSn1はONであり、パルスTXn1はOFFである。そして、パルスRSn1がONされ、n1行目の画素部におけるリセットゲートRS413のゲート電極に印加されることにより、n1行目の画素部におけるフローティングディフュージョンFD内の不要電荷はリセットされ、リセット後の電位はドレイン電圧VDDとなる。これ以降は、図14c~図14eの逐次読み出しの駆動のサイクルを全ての行を読み出すまで繰り返し、電子シャッター動作で任意の蓄積時間で撮像した画像の読み出しを終了する。3.効果本実施の形態に係る固体撮像装置2においても、半導体基板401内の一方の主面側図11のZ軸方向上側の主面側にフォトダイオード405を有し、半導体基板401内の他方の主面側図11のZ軸方向下側の主面側に蓄積ダイオード406が形成されているため、フォトダイオード405と蓄積ダイオード406とが、占有面積という点において互いにトレードオフの関係にはない。このため、十分な受光部容量と十分な蓄積ダイオード406の容量との両立が可能である。よって、固体撮像装置2においても、グローバル電子シャッター機能を備える固体撮像装置において、画素部のサイズの微細化によっても、十分な光電変換部の面積を確保することができ、高い感度と大きなダイナミックレンジとを実現することができる。また、固体撮像装置2では、各画素部におけるオーバーフロードレイン445が、隣接するフォトダイオード405同士の間に設けられている。このため、本実施の形態に係る固体撮像装置2でも、全画素部において、フォトダイオード405の蓄積電荷をオーバーフロードレイン445を介して一括リセットし、その後に、フォトダイオード405で所定時間シャッター時間の間で生成された信号電荷を全画素部一斉に読み出して蓄積ダイオード406へと転送し、一時蓄積できる。そして、その後は、上記のように、蓄積ダイオード406からフローティングディフュージョン407に信号電荷が転送され、当該信号電荷に応じてポテンシャル変化が増幅トランジスタ416を介して逐次読み出される。このようにして、本実施の形態に係る固体撮像装置2においても、グローバル電子シャッター機能を備える。さらに、本実施の形態に係る固体撮像装置2では、オーバーフロードレイン445を、半導体基板401におけるフォトダイオード405が形成されている側の表層部分に設けているので、上記実施の形態1に比べて、オーバーフロードレイン445の形成領域の分だけ蓄積ダイオード406の占有面積を大きくすることができる。以上のように、本実施の形態に係る固体撮像装置2では、グローバル電子シャッター機能を備え、動きのある撮影においても、高い画質での撮像が可能であり、グローバル電子シャッター機能を備えながら、高い感度を有する。また、本実施の形態に係る固体撮像装置2においても、画素分離部500に遮光性を有する金属配線442が形成されており、蓄積ダイオード406およびフローティングディフュージョン407が、金属配線442の下方に形成されている図10および図11を参照。このため、固体撮像装置2においても、隣接するフォトダイオード405同士の間画素分離部500を通しての光の入射が防止され、蓄積ダイオード406およびフローティングディフュージョン407での偽信号電荷の発生を防止することができ、これに起因する画質の劣化を防止することができる。よって、本実施の形態に係る固体撮像装置2でも、偽信号電荷の混入が生じることがなく、高い画質を得ることができる。4.固体撮像装置2の製造方法本実施の形態に係る固体撮像装置2の製造方法について、上記実施の形態1との差異を主に、図15および図16を用い説明する。図15aに示すように、上記実施の形態1と同様の方法により、半導体基板401内におけるZ軸方向上側の部分にフォトダイオード405を形成し、上記同様に、研磨などによりフォトダイオード405を上面に露出させる。また、上記同様に、半導体基板401内の他方の主面側Z軸方向下側には、STI402、チャネルストッパ403、接続ダイオード475、蓄積ダイオード406、フローティングディフュージョン407、およびリセットドレイン408が形成され、接続ダイオード475および蓄積ダイオード406は、ピニング層430,431の形成により埋め込みダイオードとなっている。また、半導体基板401の下側主面には、ゲート酸化膜404が形成され、転送ゲート410,411,413および増幅Trゲート412の各ゲート電極が形成されている。さらに、ゲート酸化膜404には、層間絶縁膜420,421,422および保護膜429が積層形成され、コンタクトプラグ423,424,425および配線426,427,428が設けられている。さらに、保護膜429の下側主面には、支持基板460が貼り付けられている。これらの製造方法については、上記の通りである。次に、図15bに示すように、半導体基板401におけるZ軸方向上側の主面401fを、バックグラインドやCMP、および化学エッチングで、フォトダイオード405の深さまで研磨した後、フォトダイオード405上に、p型の不純物となるホウ素Bをイオン注入する。注入条件は、例えば、5[keV]~10[keV]、1×1011[cm-2]~2×1012[cm-2]である。この注入により、p型の不純物拡散層であるピニング層4400が形成される。次に、図16aに示すように、画素分離部500に相当する領域の半導体基板401ピニング層4400に対して、レジスト開口マスクを介して、n型の不純物であるリンPや砒素Asを、例えば、50[keV]~80[keV]、1×1014[cm-2]~2×1015[cm-2]でイオン注入する。これにより、半導体基板401内の隣接するフォトダイオード405同士の間に、オーバーフロードレイン445を形成することができる。ここで、オーバーフロードレイン445は、ピニング層440も挿通した状態で形成される。次に、図16bに示すように、ピニング層440およびオーバーフロードレイン445上に、低温のCVD膜である反射防止膜441を、例えば、数10[nm]~数100[nm]の膜厚で形成する。次に、反射防止膜441上のオーバーフロードレイン445に相当する箇所に対して、所定のパターンのレジスト開口マスクを形成し、ドライエッチング技術で該当箇所を開口し、n型のオーバーフロードレイン445上にコンタクト孔を形成する。そして、スパッタリングやCVDで、例えば、膜厚が100[nm]~300[nm]のアルミニウムAlやタングステンW、モリブデンMo、TiN等からなる金属膜を堆積し、その後に、フォトリソグラフィ技術とエッチング技術とにより、当該金属膜をエッチングし、反射防止膜441の画素分離部500に相当する領域に、オーバーフロードレイン445と接続されたコンタクトプラグ444およびメッシュ状の金属配線442を形成する。次に、CVD酸化膜やプラズマ酸化膜よりなる保護膜443を形成する。この後の工程については、図示を省略しているが、上記実施の形態1と同様に、保護膜443上に、透明の有機膜よりなる平坦化膜450、顔料を含んだ有機膜よりなるカラーフィルタ層451、透明の有機膜よりなる平坦化膜452、および透明の有機膜よりなるマイクロレンズ453を順に形成して、固体撮像装置2は完成する図11を参照。[実施の形態3]1.固体撮像装置3における画素アレイの構成固体撮像装置3の構成の内、画素アレイの構成について、図17を用い説明する。図17では、画素アレイにおける一部の画素部600を抜き出して模式的に図示している。図17に示すように、固体撮像装置3の構成は、基本的な部分において、上記実施の形態2と同様である。即ち、図17に示すように、p型の半導体基板601に対し、Z軸方向下側の主面にゲート酸化膜604が積層形成され、半導体基板601内における下側主面側の部分には、画素部単位で、STIShallowTrenchIsolation602およびp型のチャネルストッパ603が形成されている。また、ゲート酸化膜604に対しては、Z軸方向下側に、層間絶縁膜620,621,622が順に積層形成され、さらにその下側には、保護膜629が積層され、その下に支持基板660が貼り付けられている。層間絶縁膜620,621,623には、コンタクトプラグ623,624,625が形成され、互いの境界部分には、配線626,627,628が設けられている。これらについては、材料や形成方法が上記同様である。また、コンタクトプラグ623については、不純物層リセットドレイン608との接触抵抗低減のため、チタンTiを、またタングステンWとの密着を強化するためにTiNが、境界部分に介挿された構成を有する図示を省略。半導体基板601におけるゲート絶縁膜604側の主面から内方に向けての表層領域には、画素部毎に、接続ダイオード675、蓄積ダイオード606、フローティングディフュージョン607、およびリセットドレイン608が設けられ、また、転送ゲート610,611,613および増幅Trゲート612の各ゲート電極が設けられている。各ゲート電極は、例えば、Poly-Siにより形成されている。また、接続ダイオード675および蓄積ダイオード606は、ピニング層630,631の形成により埋め込みダイオードになっている。また、本実施の形態においても図示を省略しているが、リセットドレイン608には、ドレイン電圧VDDが接続されている。一方、半導体基板601内のZ軸方向上側の表層部分には、上記実施の形態1と同様に、画素部毎にフォトダイオード605が形成され、各々が対応する接続ダイオード675に接続されている。フォトダイオード605および半導体基板601のZ軸方向上側には、ピニング層640、反射防止膜641および保護膜643が順に積層形成されており、さらに、その上に、平坦化膜650、カラーフィルタ層651、平坦化膜452、およびマイクロレンズ653が順に積層形成されている。本実施の形態では、上記実施の形態2と同様に、反射防止膜641の上の保護膜643との境界部分であって、各画素分離部700に対応する領域には、金属配線642が形成されている。金属配線642は、上記実施の形態1と同様に、画素アレイを平面視する場合に、隣接する画素部間を通るようにメッシュ状になっている。ここで、画素分離部700においては、隣接するフォトダイオード605同士の間に相当する箇所に、オーバーフロードレイン645が挿設されており、コンタクトプラグ644により金属配線642に接続されている。金属配線642には、正のバイアス電圧が印加可能となっている点も上記実施の形態2と同様である。本実施の形態に係る固体撮像装置3が上記実施の形態2に係る固体撮像装置2と異なるのは、各オーバーフロードレイン645に対応して、n-型の不純物拡散層であるオーバーフロードレインOFDバリア層646が形成されている点にある。本実施の形態に係る固体撮像装置3では、外部から金属配線642を介してオーバーフロードレイン645に対して、正のバイアス電圧を印加することにより、オーバーフロードレイン645の電位をコントロールし、OFDバリア層646を介して、フォトダイオード605の電荷をリセットすることが可能である。2.効果本実施の形態に係る固体撮像装置3も、上記実施の形態2に係る固体撮像装置2と同じ効果を奏する。これに加えて、本実施の形態に係る固体撮像装置3では、OFDバリア層646の形成により、より確実なフォトダイオード605の電荷のリセットが可能となり、グローバル電子シャッター機能を有し、且つ、さらに高い画質性能を有する。3.固体撮像装置3の製造方法本実施の形態に係る固体撮像装置3の製造方法は、概略、上記実施の形態2と同様であるが、その差異のみを説明する。具体的に、本実施の形態に係る固体撮像装置3の製造方法が上記実施の形態2に係る固体撮像装置2の製造方法と異なるところ、OFDバリア層646を形成するところである。具体的には、画素分離部700に相当する領域の半導体基板601に、レジスト開口マスクを介して、n型の不純物であるリンPや砒素Asを、例えば、50[keV]~80[keV]、1×1014[cm-2]~2×1015[cm-2]で、イオン注入して、オーバーフロードレイン645を形成する。そして、オーバーフロードレイン645の注入条件より、不純物濃度が小さくし、注入深さが深い注入条件により、例えば、リンPや砒素Asを、60[keV]~90[keV]、1×1013[cm-2]~2×1014[cm-2]で、イオン注入して、OFDバリア層646を形成することができる。なお、OFDバリア層646は、特段の処理を施すことなく形成される場合もあるが、それでも同様の機能をえることができる。上記工程以外は、実施の形態2と同じなので、説明を省略する。[その他の事項]上記実施の形態1,2,3に係る固体撮像装置1,2,3では、画素部100,600,毎にオーバーフロードレイン109,445,645を設ける構成としたが、二つの画素部、あるいはそれ以上の数の画素部で、一つのオーバーフロードレインを共有する構成とすることもできる。同様に、リセットドレイン108,408,608についても、一つの画素部あるいはそれ以上の数の画素部で、一つのリセットドレインを共有する構成とすることもできる。また、上記実施の形態1,2,3に係る固体撮像装置では、画素アレイ10,において、複数の画素部100,600,が行列マトリクス状に配されている構成としたが、画素部の配列構成はこれに限定されるものではなく、例えば、ハニカム状に配列されていてもよい。また、上記実施の形態1,2,3に係る固体撮像装置1,2,3では、マイクロレンズ153,453,653が最もトップ側に各一つ設けられている構成としたが、凸レンズと凹レンズとの組み合わせ、あるいは、凸レンズと凸レンズの組み合わせ、さらには、凹レンズと凹レンズの組み合わせとすることも可能である。"