基板と、前記基板の第1の辺に配置された低圧側ゲート端子電極と、前記第1の辺に配置され、かつ前記低圧側ゲート端子電極に隣接して配置された低圧側ソース端子電極と、前記第1の辺に配置され、かつ前記低圧側ゲート端子電極および前記低圧側ソース端子電極と離隔して配置された高圧側ゲート端子電極と、前記第1の辺に配置され、かつ前記高圧側ゲート端子電極に隣接して配置された高圧側ソース端子電極と、前記基板の第1の辺と別の第2の辺に配置された出力端子電極と、前記第1の辺および前記第2の辺と異なる前記基板の第3の辺に配置された電源電圧供給端子電極と、前記第3の辺に配置され、かつ前記電源電圧供給端子電極と離隔して配置された接地電位電極とを備えることを特徴とするパワーモジュール半導体装置。前記基板は、セラミック基板と、前記セラミック基板の表面に配置された第1銅プレート層と、前記セラミック基板の裏面に配置された第2銅プレート層とを備えることを特徴とする請求項1に記載のパワーモジュール半導体装置。前記端子電極は、前記パワーモジュール半導体装置が実装基板に実装された際、前記基板の高さ方向に曲げ加工を施されていることを特徴とする請求項1に記載のパワーモジュール半導体装置。前記第1銅プレート層は、低圧側ゲート端子電極パターンと、低圧側ソース端子電極パターンと、高圧側ゲート端子電極パターンと、高圧側ソース端子電極パターンと、低圧側トランジスタを搭載する低圧側ドレイン電極パターンと、高圧側トランジスタを搭載する高圧側ドレイン電極パターンと、接地電極パターンとを備えることを特徴とする請求項2に記載のパワーモジュール半導体装置。前記低圧側ドレイン電極パターンには、前記低圧側トランジスタに逆並列接続される低圧側ダイオードが搭載され、前記高圧側ドレイン電極パターンには、前記高圧側トランジスタに逆並列接続される高圧側ダイオードが搭載されることを特徴とする請求項4に記載のパワーモジュール半導体装置。前記低圧側ゲート端子電極パターンには、前記低圧側ゲート端子電極が搭載され、前記低圧側ソース端子電極パターンには、前記低圧側ソース端子電極が搭載され、前記高圧側ゲート端子電極パターンには、前記高圧側ゲート端子電極が搭載され、前記高圧側ソース端子電極パターンには、前記高圧側ソース端子電極が搭載され、前記接地電極パターンには、前記接地電位電極が搭載され、前記高圧側ドレイン電極パターンには、前記電源電圧供給端子電極が搭載され、前記低圧側ドレイン電極パターンには、前記出力端子電極が搭載されることを特徴とする請求項4に記載のパワーモジュール半導体装置。前記低圧側ソース端子電極パターンと前記低圧側トランジスタのソースパッド電極とを接続する第1ボンディングワイヤと、前記低圧側ゲート端子電極パターンと前記低圧側トランジスタのゲートパッド電極とを接続する第2ボンディングワイヤと、前記高圧側ソース端子電極パターンと前記高圧側トランジスタのソースパッド電極とを接続する第3ボンディングワイヤと、前記高圧側ゲート端子電極パターンと前記高圧側トランジスタのゲートパッド電極とを接続する第4ボンディングワイヤと、接地電極パターンと前記低圧側トランジスタのソースパッド電極および前記低圧側ダイオードのアノード電極とを接続する第5ボンディングワイヤと、前記高圧側トランジスタのソースパッド電極と前記高圧側ダイオードのアノード電極とを接続する第6ボンディングワイヤと、前記高圧側ダイオードのアノード電極と前記低圧側ドレイン電極パターンとを接続する第7ボンディングワイヤとを備えることを特徴とする請求項5に記載のパワーモジュール半導体装置。前記出力端子電極は、強度を上昇するための出力端子拡張部を備えることを特徴とする請求項1に記載のパワーモジュール半導体装置。前記電源電圧供給端子電極および前記接地電位電極は、強度を上昇するための電源電圧供給端子電極拡張部および接地電位電極拡張部を備えることを特徴とする請求項1に記載のパワーモジュール半導体装置。前記セラミック基板の前記表面および前記裏面には、前記第2銅プレート層上を除き、トランスファモールド樹脂を備えることを特徴とする請求項7に記載のパワーモジュール半導体装置。前記電源電圧供給端子電極および前記接地電位電極は、電解コンデンサのピンを接続するためのピンホールを備えることを特徴とする請求項1に記載のパワーモジュール半導体装置。前記電源電圧供給端子電極および前記接地電位電極は、前記ピンホールの周囲に丸みを持たせた拡張部を備えることを特徴とする請求項11に記載のパワーモジュール半導体装置。前記セラミック基板は、窒化アルミニウムAlN、酸化アルミニウムAl2O3、、窒化シリコンSiNのいずれかで形成されたことを特徴とする請求項1~12のいずれか1項に記載のパワーモジュール半導体装置。前記トランジスタは、Si、SiCもしくはGaN系のいずれかであることを特徴とする請求項1~13のいずれか1項に記載のパワーモジュール半導体装置。セラミック基板上の第1銅プレート層をパターニングして、前記セラミック基板の第1の辺において低圧側ゲート端子電極パターンと、低圧側ソース端子電極パターンと、高圧側ゲート端子電極パターンと、高圧側ソース端子電極パターンとを形成し、かつ前記第1の辺に離隔して低圧側ドレイン電極パターンと、高圧側ドレイン電極パターンと、接地電極パターンとを形成する工程と、前記低圧側ドレイン電極パターン上に低圧側トランジスタおよび前記低圧側トランジスタに逆並列接続される低圧側ダイオードを搭載し、前記高圧側ドレイン電極パターン上に高圧側トランジスタおよび前記高圧側トランジスタに逆並列接続される高圧側ダイオードを搭載する工程と、前記セラミック基板の前記第1の辺において低圧側ゲート端子電極と前記低圧側ゲート端子電極パターンとを接続し、低圧側ソース端子電極と前記低圧側ソース端子電極パターンとを接続し、前記高圧側ゲート端子電極パターンに高圧側ゲート端子電極を接続し、前記高圧側ソース端子電極パターンに高圧側ソース端子電極を接続し、前記セラミック基板の前記第1の辺と別の第2の辺において前記低圧側ドレイン電極パターンに出力端子電極を接続し、前記第1の辺および前記第2の辺と異なる前記セラミック基板の第3の辺において前記接地電極パターンに接地電極を接続し、前記高圧側ドレイン電極パターンに電源電圧供給端子電極を接続する工程と、前記低圧側ソース端子電極パターンと前記低圧側トランジスタのソースパッド電極とをボンディングワイヤ接続し、前記低圧側ゲート端子電極パターンと前記低圧側トランジスタのゲートパッド電極とをボンディングワイヤ接続し、前記高圧側ソース端子電極パターンと前記高圧側トランジスタのソースパッド電極とをボンディングワイヤ接続し、前記高圧側ゲート端子電極パターンと前記高圧側トランジスタのゲートパッド電極とをボンディングワイヤ接続し、前記接地電極パターンと前記低圧側トランジスタのソースパッド電極および前記低圧側ダイオードのアノード電極とをボンディングワイヤ接続し、前記高圧側トランジスタのソースパッド電極と前記高圧側ダイオードのアノード電極とをボンディングワイヤ接続し、前記高圧側ダイオードのアノード電極と前記低圧側ドレイン電極パターンとをボンディングワイヤ接続する工程とを有することを特徴とするパワーモジュール半導体装置の製造方法。前記セラミック基板の前記低圧側ドレイン電極パターンが形成された側からトランスファモールド樹脂を注入する工程を有することを特徴とする請求項15に記載のパワーモジュール半導体装置の製造方法。前記セラミック基板の前記低圧側ゲート端子電極パターンと前記低圧側トランジスタのゲートパッド電極とを接続するボンディングワイヤと対面の方向からトランスファモールド樹脂を注入する工程を有することを特徴とする請求項15に記載のパワーモジュール半導体装置の製造方法。しかしながら、パワーモジュールのサイズを単純に小型化すると、端子間距離が狭くなり、端子間で放電現象が生じる可能性が高くなる。例えば、図28aは、従来のデュアルインラインパッケージ300aの模式的鳥瞰構成を示す。また、図28bは、単純に小型化された従来のデュアルインラインパッケージ300bの模式的鳥瞰構成を示す。小型化することにより、図28aにおける端子間距離t1は、図28bに示すように、t2<t1となり、端子間距離が縮小化される。本発明の目的は、トランスファモールドの小型化を実現するパワーモジュール半導体装置およびその製造方法を提供することにある。上記目的を達成するための本発明の一態様によれば、基板と、前記基板の第1の辺に配置された低圧側ゲート端子電極と、前記第1の辺に配置され、かつ前記低圧側ゲート端子電極に隣接して配置された低圧側ソース端子電極と、前記第1の辺に配置され、かつ前記低圧側ゲート端子電極および前記低圧側ソース端子電極と離隔して配置された高圧側ゲート端子電極と、前記第1の辺に配置され、かつ前記高圧側ゲート端子電極に隣接して配置された高圧側ソース端子電極と、前記基板の第1の辺と別の第2の辺に配置された出力端子電極と、前記第1の辺および前記第2の辺と異なる前記基板の第3の辺に配置された電源電圧供給端子電極と、前記第3の辺に配置され、かつ前記電源電圧供給端子電極と離隔して配置された接地電位電極とを備えるパワーモジュール半導体装置が提供される。本発明の他の態様によれば、セラミック基板上の第1銅プレート層をパターニングして、前記セラミック基板の第1の辺に低圧側ゲート端子電極パターンと、低圧側ソース端子電極パターンと、高圧側ゲート端子電極パターンと、高圧側ソース端子電極パターンとを形成し、かつ前記第1の辺に離隔して低圧側ドレイン電極パターンと、高圧側ドレイン電極パターンと、接地電極パターンとを形成する工程と、前記低圧側ドレイン電極パターン上に低圧側トランジスタおよび前記低圧側トランジスタに逆並列接続される低圧側ダイオードを搭載し、前記高圧側ドレイン電極パターン上に高圧側トランジスタおよび前記高圧側トランジスタに逆並列接続される高圧側ダイオードを搭載する工程と、前記セラミック基板の前記第1の辺において低圧側ゲート端子電極と前記低圧側ゲート端子電極パターンとを接続し、低圧側ソース端子電極と前記低圧側ソース端子電極パターンとを接続し、前記高圧側ゲート端子電極パターンに高圧側ゲート端子電極を接続し、前記高圧側ソース端子電極パターンに高圧側ソース端子電極を接続し、前記セラミック基板の前記第1の辺と別の第2の辺において前記低圧側ドレイン電極パターンに出力端子電極を接続し、前記第1の辺および前記第2の辺と異なる前記セラミック基板の第3の辺において前記接地電極パターンに接地電極を接続し、前記高圧側ドレイン電極パターンに電源電圧供給端子電極を接続する工程と、前記低圧側ソース端子電極パターンと前記低圧側トランジスタのソースパッド電極とをボンディングワイヤ接続し、前記低圧側ゲート端子電極パターンと前記低圧側トランジスタのゲートパッド電極とをボンディングワイヤ接続し、前記高圧側ソース端子電極パターンと前記高圧側トランジスタのソースパッド電極とをボンディングワイヤ接続し、前記高圧側ゲート端子電極パターンと前記高圧側トランジスタのゲートパッド電極とをボンディングワイヤ接続し、前記接地電極パターンと前記低圧側トランジスタのソースパッド電極および前記低圧側ダイオードのアノード電極とをボンディングワイヤ接続し、前記高圧側トランジスタのソースパッド電極と前記高圧側ダイオードのアノード電極とをボンディングワイヤ接続し、前記高圧側ダイオードのアノード電極と前記低圧側ドレイン電極パターンとをボンディングワイヤ接続する工程とを有するパワーモジュール半導体装置の製造方法が提供される。本発明によれば、トランスファモールドの小型化を実現するパワーモジュール半導体装置およびその製造方法を提供することができる。次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。又、以下に示す実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の実施の形態は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この発明の実施の形態は、特許請求の範囲において、種々の変更を加えることができる。第1の実施の形態実施の形態に係るパワーモジュール半導体装置1の模式的外観平面構成は、図1aに示すように表され、図1aの裏面構成は、図1bに示すように表される。また、実施の形態に係るパワーモジュール半導体装置1のXYZ軸方向に沿う模式的鳥瞰構成は、図2に示すように表される。実施の形態に係るパワーモジュール半導体装置1は、図1~図2に示すように、基板と、低圧側ゲート端子電極GL4GL5GL6と、低圧側ソース端子電極SL4SL5SL6と、高圧側ゲート端子電極GL1GL2GL3と、高圧側ソース端子電極SL1SL2SL3と、出力端子電極ULVLWLと、電源電圧供給端子電極PLと、接地電位端子電極NLとを備える。ここで、低圧側ゲート端子電極GL4GL5GL6は、基板の第1の辺に配置される。低圧側ソース端子電極SL4SL5SL6は、第1の辺に配置され、かつ低圧側ゲート端子電極GL4GL5GL6にそれぞれ隣接して配置される。高圧側ゲート端子電極GL1GL2GL3は、第1の辺に配置され、かつ低圧側ゲート端子電極GL4GL5GL6および低圧側ソース端子電極SL4SL5SL6と離隔して配置される。高圧側ソース端子電極SL1SL2SL3は、第1の辺に配置され、かつ高圧側ゲート端子電極GL1GL2GL3にそれぞれ隣接して配置される。出力端子電極ULVLWLは、基板の第1の辺と対向する第2の辺に配置される。電源電圧供給端子電極PLは、第1の辺および第2の辺と異なる基板の第3の辺に配置される。接地電位端子電極NLは、第3の辺に配置され、かつ電源電圧供給端子電極PLと離隔して配置される。ここで、基板は、後述する図9に示すように、セラミック基板10と、セラミック基板10の表面に配置された第1銅プレート層10aと、セラミック基板10の裏面に配置された第2銅プレート層10bとを備える。図1において、低圧側ソース端子電極SL6と高圧側ゲート端子電極GL1との間の端子間距離L4は、例えば、約6mmであり、高圧側ソース端子電極SL1と高圧側ゲート端子電極GL2との間の端子間距離L5は、例えば、約6mmであり、高圧側ソース端子電極SL2と高圧側ゲート端子電極GL3との間の端子間距離L6は、例えば、約6mmである。また、出力端子電極ULと出力端子電極VLとの間の端子間距離L1は、例えば、約6mmであり、出力端子電極VLと出力端子電極WLとの間の端子間距離L2は、例えば、約6mmである。また、電源電圧供給端子電極PLと接地電位端子電極NLとの間の端子間距離L3は、例えば、約6mmである。さらに図示は省略されているが、高圧側ソース端子電極SL3と接地電位端子電極NLとの間のセラミック基板の縁に沿う端子間距離は、例えば、約6mmである。また、図示は省略されているが、出力端子電極WLと電源電圧供給端子電極PLとの間のセラミック基板の縁に沿う端子間距離は、例えば、約6mmである。さらに、端子電極GL4SL4GL5SL5GL6SL6間の距離は、例えば、約1mmである。同様に、端子電極GL1SL1間の距離、端子電極GL2SL2間の距離、および端子電極GL3SL3間の距離は、例えば、約1mmである。なお、端子間距離L1L2は、端子間距離L4L5よりも長いことが望ましい。また、図1bに示すように、セラミック基板10の裏面には、第2銅プレート層10bが配置されており、放熱板としての機能を有する。図1bにおいて、トランスファモールド樹脂12の幅W1は、例えば、約6mm以上である。さらに、図2に示すように、トランスファモールド樹脂12のX軸方向の長さLは、約48mm、Y軸方向の幅Wは、約32mm、Z軸方向の厚さは、約3.5mmである。一方、セラミック基板10の厚さは、約0.35~0.68mm程度である。Z軸方向の厚さ約3.5mmは、セラミック基板10の表面、裏面にモールドされるトランスファモールド樹脂12の厚さ全体の寸法である図17参照。ここで、比較例として、ケース型モジュール構造では、裏面に銅板を貼り付けるため、厚さが厚くなり、厚さは約29mm程度となる。実施の形態に係るパワーモジュール半導体装置1においては、小型化するためにトランスファモールドのモジュールを形成している。この時に、端子電極をモールドパッケージの3方向から出して絶縁距離をとることができる。実施の形態に係るパワーモジュール半導体装置1においては、インバータ動作の時に高圧側の信号端子は、低圧側の信号端子から離して配置し、低圧側の信号端子は、一部に並べて配置する。このため、低圧側の信号端子を一部に並べて配置し、高圧側の信号端子を互いに離隔して配置し、出力端子を低圧側および高圧側の信号端子から離隔して配置し、かつ電源電圧端子および接地電位端子を出力端子および信号端子から離隔して配置している。実施の形態に係るパワーモジュール半導体装置1においては、電源電圧端子および接地電位端子低圧側および高圧側の信号端子出力端子をトランスファモールドのモジュールパッケージの3方向から出して絶縁距離をとることもできる。また、実施の形態に係るパワーモジュール半導体装置1においては、電源電圧供給端子電極PLおよび接地電位端子電極NLは、電源VおよびキャパシタCの接続を容易にするため、隣接して配置する。また、実施の形態に係るパワーモジュール半導体装置1においては、トランスファモールド樹脂の樹脂注入時に歪応力が加わる部分において、出力端子電極ULVLWLの幅を広く設定しても良い。すなわち、実施の形態に係るパワーモジュール半導体装置1においては、高耐熱モールドモジュールの電力端子側に樹脂注入ゲートを作製すると共に、高耐熱モールドモジュールの電力端子にはずれ防止用の凸部を作製しても良い。従来は175°C以上の高温で動作可能なモジュールはなかったが、SiCの高温動作の特徴により、小型化が可能となった。しかし、高耐熱樹脂はやや硬く、樹脂注入成型の際に、細い信号線用ボンディングワイヤが外れることが生じる。電力端子側の電力用ボンディングワイヤは、信号線用ボンディングワイヤに比べて太いので、高耐熱樹脂の樹脂注入は、電力端子側から実施することが望ましい。ここで、例えば、信号線用ボンディングワイヤの直径は、例えば、約150μmであり、電力用ボンディングワイヤの直径は、例えば、約350μmである。また、電力端子の強度を上昇するために、電力端子内部に凸部を形成している。電力端子内部に凸部を形成することによって、電力端子の強度を増大することができ、電力用ボンディングワイヤの外れを防止することができる。すなわち、硬度が相対的に高い高耐熱樹脂が、樹脂注入成型の際に応力に強い側から注入するので、組み立て時の不良を低減することができる。曲げ加工実施の形態に係るパワーモジュール半導体装置1において、端子電極は、パワーモジュール半導体装置1が実装基板200に実装された際、基板の高さ方向に曲げ加工を施されていても良い。図3は、実施の形態に係るパワーモジュール半導体装置1において、ゲート端子電極GLの曲げ加工のバリエーションを説明するための図である。図3aは、曲げ加工を施していない場合、図3bは、ゲート端子電極GLの略中央部分でへの字状の曲げ加工GLsを施している場合を例示している。このようなへの字状の曲げ加工GLsを施しておけば、ゲート端子電極GLが何らかの荷重を受けたときでも、その応力を吸収することができる。図3cは、曲げ加工を施すことなく図面上で左側へなだらかに傾斜させている場合、図3dは、図面上で左側へ急激に傾斜する曲げ加工GLkを施している場合を例示している。図3c及び図3dのいずれによってもゲート端子電極GLの先端GLtの高さ位置を調整することは可能であるが、図3cよりも図3dの方がゲート端子電極GLの先端GLtをパワーモジュール半導体装置1側に寄せることができる。尚、図3a~図3dにおいては、実施の形態に係るパワーモジュール半導体装置1は、トランスファモールド樹脂12で覆われているため、参照番号12を用いて表している。また、図3cおよび図3dにおいては、実施の形態に係るパワーモジュール半導体装置1は、実装基板200上に接着剤13を介して搭載されている。尚、この接着剤13は、導電性の接着剤あるいは半田層であっても良い。また、図3a~図3dにおいては、ゲート端子電極GLの曲げ加工のバリエーションを説明したが、このゲート端子電極GLは、図1におけるゲート端子電極GL1GL2GL3GL4GL5GL6に相当している。また、図3a~図3dにおいては、ゲート端子電極GLの曲げ加工のバリエーションを説明したが、他のソース端子電極SL1SL2SL3SL4SL5SL6、出力端子電極ULVLWL、接地電位端子電極NL、電源電圧供給端子電極PLなどにおいても同様に適用可能である。実施の形態に係るパワーモジュール半導体装置1において、端子電極のすべてを折り曲げた場合の模式的鳥瞰構成は、図4に示すように表される。また、実施の形態に係るパワーモジュール半導体装置1において、端子電極、トランジスタ、およびダイオードを実装した構造を示す模式的鳥瞰構成は、図5に示すように表され、図5のA部分の拡大図は、図6に示すように表される。また、図6に示すように、低圧側ドレイン電極パターンDK4上には、低圧側トランジスタQ4が配置されており、低圧側トランジスタQ4のゲートパッド電極GP4は、ソースパッド電極SP4により取り囲まれて配置されている。また、実施の形態に係るパワーモジュール半導体装置1の端子電極、トランジスタ、およびダイオードを実装した構造を示す模式的平面パターン構成は、図7に示すように表され、実施の形態に係るパワーモジュール半導体装置1の回路構成は、図8に示すように表される。実施の形態に係るパワーモジュール半導体装置1において、第1銅プレート層10aは、図5~図8に示すように、低圧側ゲート端子電極パターンGLP4GLP5GLP6と、低圧側ソース端子電極パターンSLP4SLP5SLP6と、高圧側ゲート端子電極パターンGLP1GLP2GLP3と、高圧側ソース端子電極パターンSLP1SLP2SLP3と、低圧側トランジスタQ4Q5Q6を搭載する低圧側ドレイン電極パターンDK4DK5DK6と、高圧側トランジスタQ1Q2Q3を搭載する高圧側ドレイン電極パターンDKと、接地電極パターンEPとを備える。また、実施の形態に係るパワーモジュール半導体装置1において、図5~図8に示すように、低圧側ドレイン電極パターンDK4DK5DK6には、低圧側トランジスタQ4Q5Q6に逆並列接続される低圧側ダイオードD4D5D6が搭載され、高圧側ドレイン電極パターンDKには、高圧側トランジスタQ1Q2Q3に逆並列接続される高圧側ダイオードD1D2D3が搭載される。ここで、トランジスタQ1Q2Q3Q4Q5Q6のチップサイズは、例えば、約4.8mm×4.8mmであり、厚さは、例えば、約0.25mmである。また、ダイオードD1D2D3D4D5D6のチップサイズは、例えば、約5.14mm×5.14mmであり、厚さは、例えば、約0.25mmである。また、接地電極パターンEPの厚さは、例えば、約0.3~0.4mmである。また、各端子電極の厚さは、例えば、約0.2mmである。さらに、半田層1415の厚さは、例えば、約0.1mmである。また、実施の形態に係るパワーモジュール半導体装置1は、後述する図14および図16に示すように、第1ボンディングワイヤSW4SW5SW6と、第2ボンディングワイヤGW4GW5GW6と、第3ボンディングワイヤSW1SW2SW3と、第4ボンディングワイヤGW1GW2GW3と、第5ボンディングワイヤAW4AW5AW6と、第6ボンディングワイヤAW1AW2AW3と、第7ボンディングワイヤBW1BW2BW3とを備える。ここで、第1ボンディングワイヤSW4SW5SW6は、低圧側ソース端子電極パターンSLP4SLP5SLP6と低圧側トランジスタQ4Q5Q6のソースパッド電極SP4SP5SP6とを接続する。第2ボンディングワイヤGW4GW5GW6は、低圧側ゲート端子電極パターンGLP4GLP5GLP6と低圧側トランジスタQ4Q5Q6のゲートパッド電極GP4GP5GP6とを接続する。第3ボンディングワイヤSW1SW2SW3は、高圧側ソース端子電極パターンSLP1SLP2SLP3と高圧側トランジスタQ1Q2Q3のソースパッド電極SP1SP2SP3とを接続する。第4ボンディングワイヤGW1GW2GW3は、高圧側ゲート端子電極パターンGLP1GLP2GLP3と高圧側トランジスタQ1Q2Q3のゲートパッド電極GP1GP2GP3とを接続する。第5ボンディングワイヤAW4AW5AW6は、接地電極パターンEPと低圧側トランジスタQ4Q5Q6のソースパッド電極SP4SP5SP6および低圧側ダイオードD4D5D6のアノード電極A4A5A6とをステッチボンディング接続する。第6ボンディングワイヤAW1AW2AW3は、高圧側トランジスタQ1Q2Q3のソースパッド電極SP1SP2SP3と高圧側ダイオードD1D2D3のアノード電極A1A2A3とを接続する。第7ボンディングワイヤBW1BW2BW3は、高圧側ダイオードD1D2D3のアノード電極A1A2A3と低圧側ドレイン電極パターンDK4DK5DK6とを接続する。ここで、第6ボンディングワイヤAW1AW2AW3と第7ボンディングワイヤBW1BW2BW3は、ステッチボンディング接続されていても良い。また、図5~図8に示すように、低圧側ゲート端子電極パターンGLP4GLP5GLP6には、低圧側ゲート端子電極GL4GL5GL6が搭載され、低圧側ソース端子電極パターンSLP4SLP5SLP6には、低圧側ソース端子電極SL4SL5SL6が搭載され、高圧側ゲート端子電極パターンGLP1GLP2GLP3には、高圧側ゲート端子電極GL1GL2GL3が搭載され、高圧側ソース端子電極パターンSLP1SLP2SLP3には、高圧側ソース端子電極SL1SL2SL3が搭載され、接地電極パターンEPには、接地電位端子電極NLが搭載され、高圧側ドレイン電極パターンDKには、電源電圧供給端子電極PLが搭載され、低圧側ドレイン電極パターンDK4DK5DK6には、出力端子電極ULVLWLが搭載される。実施の形態に係るパワーモジュール半導体装置1において、出力端子電極ULVLWLは、図7に示すように、強度を上昇するための出力端子電極拡張部UEVEWEを備えていても良い。同様に、実施の形態に係るパワーモジュール半導体装置1において、電源電圧供給端子電極PLおよび接地電位端子電極NLは、図7に示すように、強度を上昇するための電源電圧供給端子電極拡張部PLEおよび接地電位端子電極拡張部NLEを備えていても良い。また、図示は省略するが、このような強度を上昇するための電極拡張部は、高圧側ゲート端子電極GL1GL2GL3、高圧側ソース端子電極SL1SL2SL3、低圧側ゲート端子電極GL4GL5GL6、低圧側ソース端子電極SL4SL5SL6のそれぞれの接続部に形成されていても良い。また、実施の形態に係るパワーモジュール半導体装置1において、図1および後述する図17に示すように、セラミック基板10の表面および裏面には、第2銅プレート層10b上を除き、トランスファモールド樹脂12を備える。ここで、セラミック基板10は、窒化アルミニウムAlN、酸化アルミニウムAl2O3、、窒化シリコンSiNのいずれかで形成可能である。製造方法実施の形態に係るパワーモジュール半導体装置1の製造方法の一工程を説明する模式的断面構造は、図9~図13、図15および図17に示すように表される。また、図13の工程に対応する実施の形態に係るパワーモジュール半導体装置1の模式的平面パターン構成は、図14に示すように表され、図15の工程に対応する実施の形態に係るパワーモジュール半導体装置1の模式的平面パターン構成は、図16に示すように表される。実施の形態に係るパワーモジュール半導体装置1の製造方法は、図9~図17に示すように、セラミック基板10上の第1銅プレート層10aをパターニングして、セラミック基板10の第1の辺において低圧側ゲート端子電極パターンGLP4GLP5GLP6と、低圧側ソース端子電極パターンSLP4SLP5SLP6と、高圧側ゲート端子電極パターンGLP1GLP2GLP3と、高圧側ソース端子電極パターンSLP1SLP2SLP3とを形成し、かつ第1の辺に離隔して低圧側ドレイン電極パターンDK4DK5DK6と、高圧側ドレイン電極パターンDKと、接地電極パターンEPとを形成する工程を有する。また、実施の形態に係るパワーモジュール半導体装置1の製造方法は、図11に示すように、低圧側ドレイン電極パターンDK4DK5DK6上に低圧側トランジスタQ4Q5Q6および低圧側トランジスタQ4Q5Q6に逆並列接続される低圧側ダイオードD4D5D6を搭載し、高圧側ドレイン電極パターンDK上に高圧側トランジスタQ1Q2Q3および高圧側トランジスタQ1Q2Q3に逆並列接続される高圧側ダイオードD1D2D3を搭載する工程を有する。また、実施の形態に係るパワーモジュール半導体装置1の製造方法は、図12に示すように、セラミック基板10の第1の辺において低圧側ゲート端子電極パターンGLP4GLP5GLP6に低圧側ゲート端子電極GL4GL5GL6を接続し、低圧側ソース端子電極パターンSLP4SLP5SLP6に低圧側ソース端子電極SL4SL5SL6を接続し、高圧側ゲート端子電極パターンGLP1GLP2GLP3に高圧側ゲート端子電極GL1GL2GL3を接続し、高圧側ソース端子電極パターンSLP1SLP2SLP3に高圧側ソース端子電極SL1SL2SL3を接続し、セラミック基板10の第1の辺と別の第2の辺において低圧側ドレイン電極パターンDK4DK5DK6に出力端子電極ULVLWLを接続し、第1の辺および第2の辺と異なるセラミック基板10の第3の辺において接地電極パターンEPに接地電位端子電極NLを接続し、高圧側ドレイン電極パターンDKに電源電圧供給端子電極PLを接続する工程を有する。また、実施の形態に係るパワーモジュール半導体装置1の製造方法は、図13および図14に示すように、低圧側ソース端子電極パターンSLP4SLP5SLP6と低圧側トランジスタQ4Q5Q6のソースパッド電極SP4SP5SP6とをボンディングワイヤSW4SW5SW6を用いて接続し、低圧側ゲート端子電極パターンGLP4GLP5GLP6と低圧側トランジスタQ4Q5Q6のゲートパッド電極GP4GP5GP6とをボンディングワイヤGW4GW5GW6を用いて接続し、高圧側ソース端子電極パターンSLP1SLP2SLP3と高圧側トランジスタQ1Q2Q3のソースパッド電極SP1SP2SP3とをボンディングワイヤSW1SW2SW3を用いて接続し、高圧側ゲート端子電極パターンGLP1GLP2GLP3と高圧側トランジスタQ1Q2Q3のゲートパッド電極GP1GP2GP3とをボンディングワイヤGW1GW2GW3を用いて接続し、接地パターン電極EPと低圧側トランジスタQ4Q5Q6のソースパッド電極SP4SP5SP6および低圧側ダイオードD4D5D6のアノード電極A4A5A6とをボンディングワイヤAW4AW5AW6を用いてステッチボンディング接続し、高圧側トランジスタQ1Q2Q3のソースパッド電極SP1SP2SP3と高圧側ダイオードD1D2D3のアノード電極A1A2A3とをボンディングワイヤAW1AW2AW3を用いて接続し、高圧側ダイオードD1D2D3のアノード電極A1A2A3と低圧側ドレイン電極パターンDK4DK5DK6とをボンディングワイヤBW1BW2BW3を用いて接続する工程を有する。なお、上記のボンディング接続する工程では、ボンディングワイヤSW1SW2SW3SW4SW5SW6およびボンディングワイヤGW1GW2GW3GW4GW5GW6は、相対的に細いボンディングワイヤを使用する。また、ボンディングワイヤAW1AW2AW3AW4AW5AW6およびボンディングワイヤBW1BW2BW3は、相対的に太いボンディングワイヤを使用する。尚、図示では1本で示されているが、相対的に太いボンディングワイヤは、例えば、4本程度並列に接続されていても良い。また、相対的に太いボンディングワイヤ接続を、相対的に細いボンディングワイヤ接続よりも先に実行することが望ましい。また、トランジスタQ1Q2Q3Q4Q5Q6およびダイオードD1D2D3D4D5D6間のボンディングワイヤ接続を、端子電極パターンのボンディングワイヤ接続よりも先に実行することが望ましい。相対的に太いボンディングワイヤの接続時に加わる力によって、相対的に細いボンディングワイヤがダメージを被るのを回避するためである。また、実施の形態に係るパワーモジュール半導体装置1の製造方法は、図15および図16の矢印Bに示すように、セラミック基板10の低圧側ドレイン電極パターンDK4DK5DK6が形成された側からトランスファモールド樹脂12を注入する工程を有する。以下、図9~図17を参照して、各工程を詳述する。図9~図13、図15および図17は、図5において、I-I線に沿う模式的断面構造を表す。aまず、図9に示すように、セラミック基板10の表面に第1銅プレート層10aを備え、セラミック基板10の裏面に第2銅プレート層10bを備える基板を準備する。b次に、図10に示すように、第1銅プレート層10aをパターニングして、高圧側ソース端子電極パターンSLP3、接地電極パターンEP、高圧側ドレイン電極パターンDKおよび低圧側ドレイン電極パターンDK6を形成する。c次に、図11に示すように、高圧側ドレイン電極パターンDK上に半田層15を介して、高圧側トランジスタQ1および高圧側ダイオードD3を搭載する。高圧側トランジスタQ1と高圧側ダイオードD3は互いに逆並列接続され、高圧側ドレイン電極パターンDKには、高圧側トランジスタQ1のドレイン電極および高圧側ダイオードD3のカソード電極が接続される。d次に、図12に示すように、高圧側ソース端子電極パターンSLP3上に半田層14を介して、高圧側ソース端子電極SL3を接続し、低圧側ドレイン電極パターンDK6上に半田層16を介して、出力端子電極WLを接続する。e次に、図13に示すように、高圧側ソース端子電極パターンSLP3と高圧側トランジスタQ3のソースパッド電極SP3とをボンディングワイヤSW3を用いて接続し、高圧側トランジスタQ3のソースパッド電極SP3と高圧側ダイオードD3のアノード電極A3とをボンディングワイヤAW3を用いて接続し、高圧側ダイオードD3のアノード電極A3と低圧側ドレイン電極パターンDK6とをボンディングワイヤBW3を用いて接続する。ここで、詳細には、図14に示すように、低圧側ソース端子電極パターンSLP4SLP5SLP6と低圧側トランジスタQ4Q5Q6のソースパッド電極SP4SP5SP6とをボンディングワイヤSW4SW5SW6を用いて接続する。また、低圧側ゲート端子電極パターンGLP4GLP5GLP6と低圧側トランジスタQ4Q5Q6のゲートパッド電極GP4GP5GP6とをボンディングワイヤGW4GW5GW6を用いて接続する。また、高圧側ソース端子電極パターンSLP1SLP2SLP3と高圧側トランジスタQ1Q2Q3のソースパッド電極SP1SP2SP3とをボンディングワイヤSW1SW2SW3を用いて接続する。また、高圧側ゲート端子電極パターンGLP1GLP2GLP3と高圧側トランジスタQ1Q2Q3のゲートパッド電極GP1GP2GP3とをボンディングワイヤGW1GW2GW3を用いて接続する。また、接地電極パターンEPと低圧側トランジスタQ4Q5Q6のソースパッド電極SP4SP5SP6および低圧側ダイオードD4D5D6のアノード電極A4A5A6とをボンディングワイヤAW4AW5AW6を用いてステッチボンディング接続する。また、高圧側トランジスタQ1Q2Q3のソースパッド電極SP1SP2SP3と高圧側ダイオードD1D2D3のアノード電極A1A2A3とをボンディングワイヤAW1AW2AW3を用い、また、高圧側ダイオードD1D2D3のアノード電極A1A2A3と低圧側ドレイン電極パターンDK4DK5DK6とをボンディングワイヤBW1BW2BW3を用いてステッチボンディング接続する。また、1本のボンディングワイヤで、ボンディングワイヤAW1とボンディングワイヤBW1で示す部分を連続してステッチボンディングしても良い。ボンディングワイヤAW2とボンディングワイヤBW2、ボンディングワイヤAW3とボンディングワイヤBW3についても同様である。また、ボンディングワイヤAW4で示す部分を接地電極パターンEPと低圧側トランジスタQ4のソースパッド電極SP4間、低圧側トランジスタQ4のソースパッド電極SP4と低圧側ダイオードD4のアノード電極A4間とで、それぞれ別のボンディングワイヤでワイヤボンディング接続しても良い。ボンディングワイヤAW5、ボンディングワイヤAW6についても同様である。f次に、図15の矢印Bに示すように、セラミック基板10の低圧側ドレイン電極パターンDK6が配置される側から、トランスファモールド樹脂12を注入する。ここで、詳細には、図16の矢印Bに示すように、セラミック基板10の低圧側ドレイン電極パターンDK4DK5DK6が形成された側からトランスファモールド樹脂12を注入する。ここで、トランスファモールド樹脂12の材料としては、例えば、熱硬化性のエポキシ系樹脂などを適用可能である。また、セラミック基板10の低圧側ゲート端子電極パターンGLP4GLP5GLP6と低圧側トランジスタQ4Q5Q6のゲートパッド電極GP4GP5GP6とを接続するゲートボンディングワイヤ細線ワイヤGW4GW5GW6と対面の方向からトランスファモールド樹脂12を注入しても良い。g次に、図17に示すように、トランスファモールド樹脂12をセラミック基板10の表面および裏面に形成する。ここで、トランスファモールド樹脂12は、第2銅プレート層10b上を除き、セラミック基板10の表面および裏面を覆うように形成される。以上の工程により、結果として、図1および図2に示された実施の形態に係るパワーモジュール半導体装置1が完成する。実施の形態に係るパワーモジュール半導体装置1において、出力端子電極WL近傍の模式的平面パターン構成は、図18aに示すように表され、図18aのII-II線に沿う模式的断面構造は、図18bに示すように表される。実施の形態に係るパワーモジュール半導体装置1において、出力端子電極WLは、図18に示すように、出力端子電極拡張部WEを備えることによって、低圧側ドレイン電極パターンDK6と出力端子電極WLとの接続強度を上昇することができる。このため、出力端子電極WLと低圧側ドレイン電極パターンDK6との接続外れを防止し、接続の信頼性を向上することができる。実施の形態に係るパワーモジュール半導体装置1において、電源電圧供給端子電極PLと接地電位端子電極NL間に電解コンデンサ20を接続する様子を説明する模式的鳥瞰構成は、図19に示すように表される。電源電圧供給端子電極PL接地電位端子電極NLは、図19に示すように、電解コンデンサ20のピン22P22Nを接続するためのピンホール18P18Nを備えていても良い。SiCMOSFETでは、小型化してかつ大電流を導通可能である。SiMOSFETおよびSi系IGBTでは、許容電力量は、10W/ccが限界とされてきたが、SiC系MOSFETを搭載した実施の形態に係るパワーモジュール半導体装置1では、50W/ccを達成可能である。Si系デバイスでは、相対的に電流をあまり流すことができない。このため、Si系デバイスを用いたパワーモジュールでは、プリント基板上にパワーモジュールを配置し、かつプリント基板上に回路を作り、パワーモジュールに対して電解コンデンサなどのキャパシタを接続配置していた。SiC系デバイスを用いたパワーモジュールでは、大電流を導通可能であるため、プリント基板ではなく、セラミック基板上のバスバーを使用することができる。このため、電源電圧供給端子電極PLおよび接地電位端子電極NLに対して、電解コンデンサ20のピン22P22Nを接続するためのピンホール18P18Nを形成しておき、電解コンデンサ20と電源電圧供給端子電極PLおよび接地電位端子電極NLとの接続は、電解コンデンサ20のピン22P22Nをピンホール18P18Nに挿入することによって、実現可能である。ここで、電源電圧供給端子電極PLと接地電位端子電極NL間に接続される電解コンデンサ20のサイズは、例えば、長さ約6mm、直径約1mmであり、キャパシタの値は、約100μF~約3mF程度である。実施の形態に係るパワーモジュール半導体装置1において、電源電圧供給端子電極PLと接地電位端子電極NL間にキャパシタCを接続した回路構成は、図20に示すように表される。実施の形態に係るパワーモジュール半導体装置1を電源Vと接続する際、接続ラインの有するインダクタンスLによって、SiC系デバイスのスイッチング速度が速いため、大きなサージ電圧Ldi/dtを生ずる。例えば、電流変化di=300A、スイッチングに伴う時間変化dt=100nsecとすると、di/dt=3×109となる。インダクタンスLの値により、サージ電圧Ldi/dtの値は変化するが、電源Vにこのサージ電圧Ldi/dtが重畳される。電源電圧供給端子電極PLと接地電位端子電極NL間に接続されるキャパシタCによって、このサージ電圧Ldi/dtを吸収することができる。また、実施の形態に係るパワーモジュール半導体装置1において、電源電圧供給端子電極PLと接地電位端子電極NLは、電解コンデンサ20のピン22P22Nを接続するためのピンホール18P18Nの周囲に丸みを持たせた拡張部を備えていてもよい。このようなピンホール18P18Nの周囲に丸みを持たせた拡張構造を備えることによって、電解コンデンサ20のピン22P22Nを接続時の接続強度を増大させることができる。半導体装置を適用した応用例次に、図21を参照して、実施の形態に係るパワーモジュール半導体装置1を用いて構成した3相交流インバータについて説明する。図21に示すように、3相交流インバータは、ゲートドライブ部50と、ゲートドライブ部50に接続されたパワーモジュール部52と、3相交流モータ部54とを備える。パワーモジュール部52は、3相交流モータ部54のU相、V相、W相に対応して、U、V、W相のインバータが接続されている。パワーモジュール部52は、キャパシタCが接続されたプラス端子とマイナス端子-間に、インバータ構成のSiCMOSFETQ1Q4、Q2Q5、およびQ3Q6が接続されている。さらに、SiCMOSFETQ1~Q6のソースドレイン間には、ダイオードD1~D6がそれぞれ逆並列に接続されている。半導体デバイスの構成例実施の形態に係るパワーモジュール半導体装置1に適用する半導体デバイス100の例として、SiCMOSFETの模式的断面構造は、図22に示すように、n高抵抗層からなる半導体基板26と、半導体基板26の表面側に形成されたpベース領域28と、pベース領域28の表面に形成されたソース領域30と、pベース領域28間の半導体基板26の表面上に配置されたゲート絶縁膜32と、ゲート絶縁膜32上に配置されたゲート電極38と、ソース領域30およびpベース領域28に接続されたソース電極34と、半導体基板26の表面と反対側の裏面に配置されたnドレイン領域24と、nドレイン領域24に接続されたドレインパッド電極36とを備える。図22では、半導体デバイス100は、プレーナゲート型nチャネル縦型SiCMOSFETで構成されているが、トレンチゲート型nチャネル縦型SiCMOSFETなどで構成されていても良い。また、実施の形態に係るパワーモジュール半導体装置1に適用する半導体デバイス100には、SiCMOSFETの代わりに、Si系MOSFET、GaN系FETなどを適用することもできる。実施の形態に係るパワーモジュール半導体装置1に適用する半導体デバイス100には、Si系、SiC系、GaN系、若しくはAlN系のいずれかのパワーデバイスを適用可能である。更には、実施の形態に係るパワーモジュール半導体装置1に適用する半導体デバイス100には、バンドギャップエネルギーが、例えば、1.1eV~8eVの半導体を用いることができる。実施の形態に係るパワーモジュール半導体装置1に適用する半導体デバイス100の例であって、ソースパッド電極SP、ゲートパッド電極GPを含むSiCMOSFETの模式的断面構造は、図23に示すように表される。ゲートパッド電極GPは、ゲート絶縁膜32上に配置されたゲート電極38に接続され、ソースパッド電極SPは、ソース領域30およびpベース領域28に接続されたソース電極34に接続される。また、ゲートパッド電極GPおよびソースパッド電極SPは、図23に示すように、半導体デバイス100の表面を覆うパッシベーション用の層間絶縁膜44上に配置される。尚、ゲートパッド電極GPおよびソースパッド電極SPの下方の半導体基板26内には、図23の構成例では、図示を省略しているが、図22或いは、図23の中央部と同様に、微細構造のトランジスタ構造が形成されていても良い。さらに、図23に示すように、中央部のトランジスタ構造においても、パッシベーション用の層間絶縁膜44上にソースパッド電極SPが延在して配置されていても良い。或いは、図8の中央部のトランジスタ構造において、パッシベーション用の層間絶縁膜44上にゲートパッド電極GPが延在して配置されていても良い。変形例1実施の形態の変形例1に係るパワーモジュール半導体装置1aの模式的外観平面構成は、図24aに示すように表され、図24aの裏面構成は、図24bに示すように表される。実施の形態の変形例1に係るパワーモジュール半導体装置1aは、実施の形態と比べ、出力端子電極ULVLWLを配置する基板の辺を変えた構成を有する。実施の形態の変形例1に係るパワーモジュール半導体装置1aは、図24a~図24bに示すように、基板と、低圧側ゲート端子電極GL4GL5GL6と、低圧側ソース端子電極SL4SL5SL6と、高圧側ゲート端子電極GL1GL2GL3と、高圧側ソース端子電極SL1SL2SL3と、出力端子電極ULVLWLと、電源電圧供給端子電極PLと、接地電位端子電極NLとを備える。ここで、低圧側ゲート端子電極GL4GL5GL6は、基板の第1の辺に配置される。低圧側ソース端子電極SL4SL5SL6は、第1の辺に配置され、かつ低圧側ゲート端子電極GL4GL5GL6にそれぞれ隣接して配置される。高圧側ゲート端子電極GL1GL2GL3は、第1の辺に配置され、かつ低圧側ゲート端子電極GL4GL5GL6および低圧側ソース端子電極SL4SL5SL6と離隔して配置される。高圧側ソース端子電極SL1SL2SL3は、第1の辺に配置され、かつ高圧側ゲート端子電極GL1GL2GL3にそれぞれ隣接して配置される。出力端子電極ULVLWLは、基板の第1の辺と別の第2の辺に配置される。電源電圧供給端子電極PLは、第2の辺に対向する基板の第3の辺に配置される。接地電位端子電極NLは、第3の辺に配置され、かつ電源電圧供給端子電極PLと離隔して配置される。その他の構成は、実施の形態に係るパワーモジュール半導体装置1と同様であるため、重複説明は省略する。変形例2実施の形態の変形例2に係るパワーモジュール半導体装置1aの模式的外観平面構成は、図25aに示すように表され、図25aの裏面構成は、図25bに示すように表される。実施の形態の変形例2に係るパワーモジュール半導体装置1aは、実施の形態の変形例1と比べ、さらに、電源電圧供給端子電極PLと接地電位端子電極NLを配置する辺を変えた構成を有する。実施の形態の変形例2に係るパワーモジュール半導体装置1は、図25a~図25bに示すように、基板と、低圧側ゲート端子電極GL4GL5GL6と、低圧側ソース端子電極SL4SL5SL6と、高圧側ゲート端子電極GL1GL2GL3と、高圧側ソース端子電極SL1SL2SL3と、出力端子電極ULVLWLと、電源電圧供給端子電極PLと、接地電位端子電極NLとを備える。ここで、低圧側ゲート端子電極GL4GL5GL6は、基板の第1の辺に配置される。低圧側ソース端子電極SL4SL5SL6は、第1の辺に配置され、かつ低圧側ゲート端子電極GL4GL5GL6にそれぞれ隣接して配置される。高圧側ゲート端子電極GL1GL2GL3は、第1の辺に配置され、かつ低圧側ゲート端子電極GL4GL5GL6および低圧側ソース端子電極SL4SL5SL6と離隔して配置される。高圧側ソース端子電極SL1SL2SL3は、第1の辺に配置され、かつ高圧側ゲート端子電極GL1GL2GL3にそれぞれ隣接して配置される。出力端子電極ULVLWLは、基板の第1の辺と別の第2の辺に配置される。電源電圧供給端子電極PLは、第1の辺に対向する基板の第3の辺に配置される。接地電位端子電極NLは、第3の辺に配置され、かつ電源電圧供給端子電極PLと離隔して配置される。その他の構成は、実施の形態に係るパワーモジュール半導体装置1と同様であるため、重複説明は省略する。変形例3実施の形態の変形例3に係るパワーモジュール半導体装置1aの模式的外観平面構成は、図26aに示すように表され、図26aの裏面構成は、図26bに示すように表される。実施の形態の変形例3に係るパワーモジュール半導体装置1aは、回路構成上、単相インバータに対応した構成を備える。実施の形態の変形例3に係るパワーモジュール半導体装置1aは、図26a~図26bに示すように、基板と、低圧側ゲート端子電極GL4と、低圧側ソース端子電極SL4と、高圧側ゲート端子電極GL1と、高圧側ソース端子電極SL1と、出力端子電極ULと、電源電圧供給端子電極PLと、接地電位端子電極NLとを備える。ここで、低圧側ゲート端子電極GL4は、基板の第1の辺に配置される。低圧側ソース端子電極SL4は、第1の辺に配置され、かつ低圧側ゲート端子電極GL4に隣接して配置される。高圧側ゲート端子電極GL1は、第1の辺に配置され、かつ低圧側ゲート端子電極GL4および低圧側ソース端子電極SL4と離隔して配置される。高圧側ソース端子電極SL1は、第1の辺に配置され、かつ高圧側ゲート端子電極GL1に隣接して配置される。出力端子電極ULは、基板の第1の辺に対向する第2の辺に配置される。電源電圧供給端子電極PLは、第1の辺および第2の辺と別の基板の第3の辺に配置される。接地電位端子電極NLは、第3の辺に配置され、かつ電源電圧供給端子電極PLと離隔して配置される。その他の構成は、実施の形態に係るパワーモジュール半導体装置1と同様であるため、重複説明は省略する。変形例4また、実施の形態の変形例4に係るパワーモジュール半導体装置1aの模式的外観平面構成は、図27aに示すように表され、図27aの裏面構成は、図27bに示すように表される。実施の形態の変形例4に係るパワーモジュール半導体装置1aは、実施の形態の変形例3と比べ、出力端子電極ULを配置する基板の辺を変えた構成を有する。実施の形態の変形例4に係るパワーモジュール半導体装置1aも、回路構成上、単相インバータに対応した構成を備える。実施の形態の変形例4に係るパワーモジュール半導体装置1aは、図27a~図27bに示すように、基板と、低圧側ゲート端子電極GL4と、低圧側ソース端子電極SL4と、高圧側ゲート端子電極GL1と、高圧側ソース端子電極SL1と、出力端子電極ULと、電源電圧供給端子電極PLと、接地電位端子電極NLとを備える。ここで、低圧側ゲート端子電極GL4は、基板の第1の辺に配置される。低圧側ソース端子電極SL4は、第1の辺に配置され、かつ低圧側ゲート端子電極GL4に隣接して配置される。高圧側ゲート端子電極GL1は、第1の辺に配置され、かつ低圧側ゲート端子電極GL4および低圧側ソース端子電極SL4と離隔して配置される。高圧側ソース端子電極SL1は、第1の辺に配置され、かつ高圧側ゲート端子電極GL1に隣接して配置される。出力端子電極ULは、基板の第1の辺と別の第2の辺に配置される。電源電圧供給端子電極PLは、第2の辺と対向する基板の第3の辺に配置される。接地電位端子電極NLは、第3の辺に配置され、かつ電源電圧供給端子電極PLと離隔して配置される。その他の構成は、実施の形態に係るパワーモジュール半導体装置1と同様であるため、重複説明は省略する。以上に述べたように、本発明によれば、トランスファモールドの小型化を実現する端子配置を有するパワーモジュール半導体装置およびその製造方法を提供することができる。その他の実施の形態上記のように、本発明は実施の形態および変形例によって記載したが、この開示の一部をなす論述および図面は例示的なものであり、この発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。このように、本発明はここでは記載していない様々な実施の形態などを含む。