"導体パターンが形成された複数の絶縁体層からなる積層体を具備する電子部品であって、前記積層体の上面側の絶縁体層と底面側の絶縁体層にそれぞれグランド電極が形成されており、上面側グランド電極と底面側グランド電極とを電気的に接続するように積層方向に形成された縦列のビアホール群により構成された第一のシールドにより、前記積層体は前記上面側グランド電極と前記底面側グランド電極との間で面方向に第一及び第二の領域に区画されており、前記第一の領域に第一の周波数帯用の第一のフィルタを構成する導体パターンが配置されており、前記第二の領域に第一の周波数帯用の第一のバランを構成する導体パターンが配置されており、前記積層体の底面又は側面に複数の端子電極が形成されており、前記第一のフィルタの不平衡ポートとなる端子電極の一つは、前記第一のバランの不平衡ポートとなる端子電極と、グランド電極を除く他の端子電極を介さずに隣り合って配置されており、前記第一のフィルタと前記第一のバランとは前記積層体内で電気的に非接続状態にあることを特徴とする電子部品。請求項1に記載の電子部品において、さらに前記上面側グランド電極と前記底面側グランド電極とを電気的に接続するように積層方向に形成された縦列のビアホール群により構成され、前記第一のシールドと交差する第二のシールドを有し、前記第一及び第二のシールドにより前記積層体は前記上面側グランド電極と前記底面側グランド電極との間で面方向に第一~第四の領域に区画されており、前記第一の領域に第一の周波数帯用の第一のフィルタを構成する導体パターンが配置されており、前記第二の領域に第一の周波数帯用の第一のバランを構成する導体パターンが配置されており、前記第三の領域に第二の周波数帯用の第二のフィルタを構成する導体パターンが配置されており、前記第四の領域に第二の周波数帯用の第二のバランを構成する導体パターンが配置されており、前記第二のフィルタの不平衡ポートとなる端子電極の一つは、前記第二のバランの不平衡ポートとなる端子電極と、グランド電極を除く他の端子電極を介さずに隣り合って配置されており、前記第一のフィルタと、前記第一のバランと、前記第二のフィルタと、前記第二のバランとは前記積層体内で電気的に非接続状態にあることを特徴とする電子部品。請求項2に記載の電子部品において、さらに前記上面側グランド電極と前記底面側グランド電極とを電気的に接続するように積層方向に形成された縦列のビアホール群により構成され、前記第二のシールドと交差する第三のシールドを有し、前記第一~第三のシールドにより前記積層体は前記上面側グランド電極と前記底面側グランド電極との間で面方向に第一~第六の領域に区画されており、前記第一の領域に第一の周波数帯用の第一のフィルタを構成する導体パターンが配置されており、前記第二の領域に第一の周波数帯用の第一のバランを構成する導体パターンが配置されており、前記第三の領域に第二の周波数帯用の第二のフィルタを構成する導体パターンが配置されており、前記第四の領域に第二の周波数帯用の第二のバランを構成する導体パターンが配置されており、前記第五の領域に第一の周波数帯用の第三のフィルタを構成する導体パターンが配置されており、前記第六の領域に第二の周波数帯用の第四のフィルタを構成する導体パターンが配置されており、前記第一のフィルタと、前記第一のバランと、前記第二のフィルタと、前記第二のバランと、前記第三のフィルタと、前記第四のフィルタとは前記積層体内で電気的に非接続状態にあることを特徴とする電子部品。請求項1に記載の電子部品において、前記積層体の上面及び底面に複数の端子電極が形成されており、前記第一のフィルタのもう一つの不平衡ポートは上面又は底面の端子電極と接続していることを特徴とする電子部品。請求項2に記載の電子部品において、前記積層体の上面及び底面に複数の端子電極が形成されており、前記第一及び第二のフィルタの各々のもう一つの不平衡ポートは上面又は底面の端子電極と接続していることを特徴とする電子部品。請求項3に記載の電子部品において、前記積層体の上面及び底面に複数の端子電極が形成されており、前記第一のフィルタのもう一つの不平衡ポートと、前記第二のフィルタのもう一つの不平衡ポートと、前記第三のフィルタの2つの不平衡ポートと、前記第四のフィルタの2つの不平衡ポートとは、上面又は底面の端子電極に接続していることを特徴とする電子部品。請求項1~6のいずれかに記載の電子部品において、前記積層体の上面に高周波増幅器が配置されていることを特徴とする電子部品。導体パターンが形成された複数の絶縁体層からなる積層体を具備する電子部品であって、前記積層体の上面側の絶縁体層と底面側の絶縁体層にそれぞれグランド電極が形成されており、上面側グランド電極と底面側グランド電極との間の絶縁体層に形成されたグランド電極により構成された第一のシールドにより、前記積層体は前記上面側グランド電極と前記底面側グランド電極との間で積層方向に第一及び第二の領域に区画されており、前記第一の領域に第一の周波数帯用の第一のフィルタを構成する導体パターンが配置されており、前記第二の領域に第一の周波数帯用の第一のバランを構成する導体パターンが配置されており、前記積層体の底面又は側面に複数の端子電極が形成されており、前記第一のフィルタの不平衡ポートとなる端子電極の一つは、前記第一のバランの不平衡ポートとなる端子電極と、グランド電極を除く他の端子電極を介さずに隣り合って配置されており、前記第一のフィルタと前記第一のバランとは前記積層体内で電気的に非接続状態にあることを特徴とする電子部品。請求項8に記載の電子部品において、さらに前記上面側グランド電極と前記底面側グランド電極と前記第一のシールドとを電気的に接続するように積層方向に形成された縦列のビアホール群からなる第二のシールドを有し、前記第一及び第二のシールドにより前記積層体は前記上面側グランド電極と前記底面側グランド電極との間で面方向及び積層方向に第一~第四の領域に区画されており、前記第一の領域に第一の周波数帯用の第一のフィルタを構成する導体パターンが配置されており、前記第二の領域に第一の周波数帯用の第一のバランを構成する導体パターンが配置されており、前記第三の領域に第二の周波数帯用の第二のフィルタを構成する導体パターンが配置されており、前記第四の領域に第二の周波数帯用の第二のバランを構成する導体パターンが配置されており、前記第二のフィルタの不平衡ポートとなる端子電極の一つは、前記第二のバランの不平衡ポートとなる端子電極と、グランド電極を除く他の端子電極を介さずに隣り合って配置されており、前記第一のフィルタと、前記第一のバランと、前記第二のフィルタと、前記第二のバランとは前記積層体内で電気的に非接続状態にあることを特徴とする電子部品。請求項8に記載の電子部品において、前記積層体の上面及び底面に複数の端子電極が形成されており、前記第一のフィルタのもう一つの不平衡ポートは上面又は底面の端子電極と接続していることを特徴とする電子部品。請求項9に記載の電子部品において、前記積層体の上面及び底面に複数の端子電極が形成されており、前記第一及び第二のフィルタの各々のもう一つの不平衡ポートは上面又は底面の端子電極と接続していることを特徴とする電子部品。請求項8~11のいずれかに記載の電子部品において、前記積層体の上面に高周波増幅器が配置されていることを特徴とする電子部品。従って本発明の目的は、種々の高周波回路で共用可能であり、小型化しても干渉がないようにフィルタ及びバランを具備し、かつ優れた電気的特性を有する電子部品を提供することである。本発明の第一の電子部品は、導体パターンが形成された複数の絶縁体層からなる積層体を具備し、前記積層体の上面側の絶縁体層と底面側の絶縁体層にそれぞれグランド電極が形成されており、上面側グランド電極と底面側グランド電極とを電気的に接続するように積層方向に形成された縦列のビアホール群により構成された第一のシールドにより、前記積層体は前記上面側グランド電極と前記底面側グランド電極との間で面方向に第一及び第二の領域に区画されており、前記第一の領域に第一の周波数帯用の第一のフィルタを構成する導体パターンが配置されており、前記第二の領域に第一の周波数帯用の第一のバランを構成する導体パターンが配置されており、前記積層体の底面又は側面に複数の端子電極が形成されており、前記第一のフィルタの不平衡ポートとなる端子電極の一つは、前記第一のバランの不平衡ポートとなる端子電極と、グランド電極を除く他の端子電極を介さずに隣り合って配置されており、前記第一のフィルタと前記第一のバランとは前記積層体内で電気的に非接続状態にあることを特徴とする。本発明の第二の電子部品は、第一の電子部品の構成に加えて、前記上面側グランド電極と前記底面側グランド電極とを電気的に接続するように積層方向に形成された縦列のビアホール群により構成され、前記第一のシールドと交差する第二のシールドを有し、前記第一及び第二のシールドにより前記積層体は前記上面側グランド電極と前記底面側グランド電極との間で面方向に第一~第四の領域に区画されており、前記第一の領域に第一の周波数帯用の第一のフィルタを構成する導体パターンが配置されており、前記第二の領域に第一の周波数帯用の第一のバランを構成する導体パターンが配置されており、前記第三の領域に第二の周波数帯用の第二のフィルタを構成する導体パターンが配置されており、前記第四の領域に第二の周波数帯用の第二のバランを構成する導体パターンが配置されており、前記第二のフィルタの不平衡ポートとなる端子電極の一つは、前記第二のバランの不平衡ポートとなる端子電極と、グランド電極を除く他の端子電極を介さずに隣り合って配置されており、前記第一のフィルタと、前記第一のバランと、前記第二のフィルタと、前記第二のバランとは前記積層体内で電気的に非接続状態にあることを特徴とする。本発明の第三の電子部品は、第二の電子部品の構成に加えて、前記上面側グランド電極と前記底面側グランド電極とを電気的に接続するように積層方向に形成された縦列のビアホール群により構成され、前記第二のシールドと交差する第三のシールドを有し、前記第一~第三のシールドにより前記積層体は前記上面側グランド電極と前記底面側グランド電極との間で面方向に第一~第六の領域に区画されており、前記第一の領域に第一の周波数帯用の第一のフィルタを構成する導体パターンが配置されており、前記第二の領域に第一の周波数帯用の第一のバランを構成する導体パターンが配置されており、前記第三の領域に第二の周波数帯用の第二のフィルタを構成する導体パターンが配置されており、前記第四の領域に第二の周波数帯用の第二のバランを構成する導体パターンが配置されており、前記第五の領域に第一の周波数帯用の第三のフィルタを構成する導体パターンが配置されており、前記第六の領域に第二の周波数帯用の第四のフィルタを構成する導体パターンが配置されており、前記第一のフィルタと、前記第一のバランと、前記第二のフィルタと、前記第二のバランと、前記第三のフィルタと、前記第四のフィルタとは前記積層体内で電気的に非接続状態にあることを特徴とする。第一の電子部品において、前記積層体の上面及び底面に複数の端子電極が形成されており、前記第一のフィルタのもう一つの不平衡ポートは上面又は底面の端子電極と接続しているのが好ましい。また第二の電子部品において、前記第一及び第二のフィルタの各々のもう一つの不平衡ポートは上面又は底面の端子電極と接続しているのが好ましい。第三の電子部品において、前記積層体の上面及び底面に複数の端子電極が形成されており、前記第一のフィルタのもう一つの不平衡ポートと、前記第二のフィルタのもう一つの不平衡ポートと、前記第三のフィルタの2つの不平衡ポートと、前記第四のフィルタの2つの不平衡ポートとは、上面又は底面の端子電極に接続しているのが好ましい。また第三の電子部品では、前記第三のシールドを構成するビアホール群の少なくとも一部を積層体の上面から底面まで延ばし、前記積層体の上面で前記第三のシールドと重なる部分に増幅器を配置することにより、前記第三のシールドを前記増幅器の放熱経路とすることができる。第一~第三の電子部品において、前記積層体の上面に高周波増幅器が配置されているのが好ましい。本発明の第四の電子部品は、導体パターンが形成された複数の絶縁体層からなる積層体を具備し、前記積層体の上面側の絶縁体層と底面側の絶縁体層にそれぞれグランド電極が形成されており、上面側グランド電極と底面側グランド電極との間の絶縁体層に形成されたグランド電極により構成された第一のシールドにより、前記積層体は前記上面側グランド電極と前記底面側グランド電極との間で積層方向に第一及び第二の領域に区画されており、前記第一の領域に第一の周波数帯用の第一のフィルタを構成する導体パターンが配置されており、前記第二の領域に第一の周波数帯用の第一のバランを構成する導体パターンが配置されており、前記積層体の底面又は側面に複数の端子電極が形成されており、前記第一のフィルタの不平衡ポートとなる端子電極の一つは、前記第一のバランの不平衡ポートとなる端子電極と、グランド電極を除く他の端子電極を介さずに隣り合って配置されており、前記第一のフィルタと前記第一のバランとは前記積層体内で電気的に非接続状態にあることを特徴とする。本発明の第五の電子部品は、第四の電子部品の構成に加えて、前記上面側グランド電極と前記底面側グランド電極と前記第一のシールドとを電気的に接続するように積層方向に形成された縦列のビアホール群からなる第二のシールドを有し、前記第一及び第二のシールドにより前記積層体は前記上面側グランド電極と前記底面側グランド電極との間で面方向及び積層方向に第一~第四の領域に区画されており、前記第一の領域に第一の周波数帯用の第一のフィルタを構成する導体パターンが配置されており、前記第二の領域に第一の周波数帯用の第一のバランを構成する導体パターンが配置されており、前記第三の領域に第二の周波数帯用の第二のフィルタを構成する導体パターンが配置されており、前記第四の領域に第二の周波数帯用の第二のバランを構成する導体パターンが配置されており、前記第二のフィルタの不平衡ポートとなる端子電極の一つは、前記第二のバランの不平衡ポートとなる端子電極と、グランド電極を除く他の端子電極を介さずに隣り合って配置されており、前記第一のフィルタと、前記第一のバランと、前記第二のフィルタと、前記第二のバランとは前記積層体内で電気的に非接続状態にあることを特徴とする。第四の電子部品において、前記積層体の上面及び底面に複数の端子電極が形成されており、前記第一のフィルタのもう一つの不平衡ポートは上面又は底面の端子電極と接続しているのが好ましい。また第五の電子部品において、前記第一及び第二のフィルタのもう一つの不平衡ポートは上面又は底面の端子電極と接続しているのが好ましい。第四及び第五の電子部品において、前記積層体の上面に高周波増幅器が配置されているのが好ましい。本発明によれば、種々の高周波回路で共用可能であり、小型化してもフィルタとバランとの干渉がなく、かつ優れた電気的特性を有する電子部品が得られる。本発明の好ましい実施例を図面を参照して以下詳細に説明する。一実施例に関する説明は特に断りがなければ他の実施例にもそのまま当てはまる。図1は本発明の一実施例による電子部品1の外観を示し、図2は電子部品1におけるフィルタ20及びバラン25の配置を示し、図3はその回路構成を示す。電子部品1を構成する積層体10は、異なる積層位置にある複数のグランド電極GND1,GND2と、グランド電極GND1,GND2を電気的に接続するシールドSRにより、電磁気的にシールドされた複数の領域10a,10bに面方向に区画されており、第一のフィルタ20を構成する導体パターンは第一の領域10aに配置されており、第一のバラン25を構成する導体パターンは領域10aと異なる第二の領域10bに配置されている。各領域10a,10bがシールドされた状態にあるので、フィルタ20及びバラン25はそれぞれ他の回路からのノイズを受け難い。フィルタ20の一対の入出力ポートP1,Paは不平衡ポートであり、バラン25の一対の入出力ポートPb,P2,P2のうち入力ポートPbは不平衡ポートであり、出力ポートP2,P2は平衡ポートである。以下の説明では、各回路において一方のポートを入力ポートとし、他方のポートを出力ポートとしているが、限定的ではない。本発明の電子部品1では、フィルタ20とバラン25とは積層体10内では接続されておらず、フィルタ20の入力ポートP1及び出力ポートPaと、バラン25の入力ポートPb及び出力ポートP2/P2とは、それぞれ積層体の外面に形成された端子電極に接続されている。このため、例えば図4に示すように本発明の電子部品1を回路基板図示せずに実装する場合、他の回路素子27この例ではノッチフィルタ及び回路基板上の接続線路120,120を介してフィルタ20とバラン25とを接続しても良い。また図5に示すように、回路基板上の接続線路120又は接続パッド図示せずを介してフィルタ20とバラン25とを接続しても良い。あるいは、フィルタ20及びバラン25を単独で用いても良い。従って、一つの電子部品を四通りの方法で使用できる。端子電極は、図1に示す側面電極構造及び図6に示す底面電極構造のいずれでも良い。底面電極構造の場合、内部の導体パターンは積層体10内のビアホールを介して端子電極と接続されるため、側面に電極が露出しない。このため、電子部品1を実装基板上で他の回路素子と近接して配置することができ、基板上のRF回路部の面積を低減できる。また底面電極構造は、他の回路素子との電磁気的な干渉を受け難い構成である。図1及び図6で端子電極に付与した符号は、図3におけるフィルタ20の入力ポートP1及び出力ポートPa、バラン25の入力ポートPb及び出力平衡ポートP2,P2、グランドポートGND、及び直流電圧が入力されるポートGNDVbaに対応する。図2に示す例ではフィルタ20及びバラン25は積層体10内で積層方向に重ならないように配置されているが、図7及び図7に示すようにフィルタ20及びバラン25を積層方向上下に配置しても良い。その場合、上面側グランド電極GND1と底面側グランド電極GND3との間でシールドSRとして機能する中間のグランド電極GND2により、積層体10は上下2つの領域10a,10bに区画され、フィルタ20は第一の領域10aに配置され、バラン25は第二の領域10bに配置されている。図8は、図3に示す電子部品1を構成する18層の絶縁体層L1~L18からなる積層体10の内部構造を示す。積層体10はシールドSRにより2つの領域10a,10bに区画されており、第一の領域10aにフィルタ20が配置されており、第二の領域10bにバラン25が配置されている。各絶縁体層を構成するセラミックグリーンシートには導体パターン及びビアホールが形成され、複数のグリーンシートが積層され一体化された後、焼結されてセラミック基板積層体10となる。また、樹脂多層化技術により樹脂製の絶縁体層により積層体を構成しても良い。最下層の絶縁体層L18の裏面の外周部には複数の端子電極が形成されており、それぞれがビアホールを介して上層側の導体パターンに接続されている。各端子電極から離隔した中央域に、ビアホールを介して上層のグランド電極に接続されたグランドパッドGND5が設けられている。グランドパッドGND5は安定したグランド電位を与えるとともに、回路基板との接続強度を向上させる。図8に示すように、端子電極は、フィルタ20の入力ポートP1及び出力ポートPa、バラン25の入力ポートPb及び出力平衡ポートP2,P2、グランドポートG1、直流電圧が入力されるポートVba、及び回路基板に設けられたコンデンサを介して接地されるポートG2からなる。入力ポートP1及び出力ポートP2,P2は異なる側面図8に示す例では対向する側面に配置されている。出力ポートPa及び入力ポートPbは出力ポートP2,P2と異なる側面隣接する側面に並んで形成されている。グランドポートG1は、グランドパッドGND5とともに上層のグランド電極に接続されている。絶縁体層L18の上面には、ポートVbaとポートG2を接続する線路DLが形成されている。直流電圧の入力を必要としない場合、ポートVba及びポートG2のどちらか一方を回路基板のグランドと接続し、他方を非接続とする。勿論、いずれもグランドと接続して良い。絶縁体層L17のほぼ全面にグランド電極GND4が形成されており、グランド電極GND4の中央部にグランドパッドGND5と接続するためのビアホールが形成されており、グランド電極GND4の周縁部にグランドポートG1となる端子電極と接続されるビアホールが形成されている。グランドパッドGND5の外周縁はグランド電極GND4の外周縁より内側にある。絶縁体層L16には、領域10a及び領域10bに面方向に区画するためのシールドSRを構成する縦列のビアホール群が形成されている。領域10aにはフィルタ20を構成するコンデンサ用の導体パターンが形成されており、領域10bにはバラン25を構成する上層の導体パターンと出力ポートP2,P2及びポートG2とを接続するビアホールが形成されている。絶縁体層L15には、領域10a及び領域10bに区画するためのシールドSRを構成する縦列のビアホール群と、ほぼ全面を覆うグランド電極GND3とが形成されている。領域10aにはフィルタ20を構成するコンデンサ用の導体パターンが形成されており、領域10bにはバラン25を構成する上層の導体パターンと出力ポートP2,P2及びポートG2とを接続するビアホールが形成されている。絶縁体層L14には、領域10a及び領域10bに区画するためのシールドSRを構成する縦列のビアホール群が形成されている。領域10aにはフィルタ20を構成するコンデンサ用の導体パターンが形成されており、領域10bにはバラン25を構成する上層の導体パターンと出力ポートP2,P2及びポートG2とを接続するビアホールが形成されている。絶縁体層L13には、領域10a及び領域10bに区画するためのシールドSRを構成する縦列のビアホール群と、ほぼ全面を覆うグランド電極GND2とが形成されている。領域10bにはバラン25を構成する上層の導体パターンと出力ポートP2,P2及びポートG2とを接続するビアホールが形成されている。絶縁体層L4~L12には、領域10a及び領域10bに区画するためのシールドSRを構成する縦列のビアホール群が形成されている。領域10aにはフィルタ20を構成する共振器用線路の導体パターンが形成されており、領域10bにはバラン25を構成するインダクタ用線路の導体パターンが形成されている。絶縁体層L3には、シールドSRを構成する縦列のビアホール群と、ほぼ全面を覆うグランド電極GND1とが形成されている。絶縁体層L2には、ポートVbaとバラン25を構成する線路用の導体パターンとを接続する線路DLが形成されている。絶縁体層L1には何も形成されていない。このようにして形成されたフィルタ20及びバラン25自体は図20に示すのと同じ等価回路を有する。グランド電極GND1~GND4を複数のビアホールで接続することにより、積層体10内で安定したグランド電位が得られる。シールドSR及びグランド電極により、フィルタ20の導体パターンを形成する領域10aと、バラン25の導体パターンを形成する領域10bとは電磁気的に干渉しないように区画されている。この例の電子部品では、線路を構成する領域とコンデンサを構成する領域が異なり、シールドSRの位置も線路を構成する領域とコンデンサを構成する領域で異ならせている。このようにそれぞれの絶縁体層で領域10aと領域10bの面積比を異ならせることにより、限られた面積内でフィルタ20用のコンデンサを形成するのに必要な領域を確保している。同一面内におけるコンデンサ用電極パターンの電磁気的な干渉は、線路を構成する導体パターン間の電磁気的な干渉より小さいので、コンデンサを構成する領域ではシールドSRを省略しても良い。例えば、フィルタ20のコンデンサが形成されたのと同じ絶縁体層にバラン25の導体パターンを接続するビアホールだけが形成されている場合、シールドSRを省略しても良い。図9は、第一及び第二の周波数帯に対応可能なように、直交する第一及び第二のシールドSR,SRにより積層体100が4つの領域100a,100b,100c,100dに面方向に区画された電子部品の回路を示す。第一の領域100aに第一の周波数帯用の第一のフィルタ20を構成する導体パターンが形成されており、第二の領域100bに第一の周波数帯用の第一のバラン25を構成する導体パターンが形成されており、第三の領域100cに第二の周波数帯用の第二のフィルタ21を構成する導体パターンが形成されており、第四の領域100dに第二の周波数帯用の第二のバラン26を構成する導体パターンが形成されている。第一のフィルタ20の一方の不平衡ポートPaとなる端子電極は第一のバラン25の不平衡ポートPbとなる端子電極と直接グランド電極を除く他の端子電極を介さずに隣り合っており、第二のフィルタ21の一方の不平衡ポートPcとなる端子電極は第二のバラン26の不平衡ポートPdとなる端子電極と直接グランド電極を除く他の端子電極を介さずに隣り合っている。第一のフィルタ20と、第一のバラン25と、第二のフィルタ21と、第二のバラン26とは積層体100内で電気的に非接続状態にある。第一のフィルタ20のもう一つの不平衡ポートP1と第二のフィルタ21のもう一つの不平衡ポートP3とは、積層体100の同じ側面に並んでいるのが好ましく、第一のバラン25の平衡ポートP2,P2と第二のバラン26の平衡ポートP4,P4とは、不平衡ポートP1,P3と異なる側面図9に示す例では対向する側面に並んでいるのが好ましい。また、不平衡ポートP1を不平衡ポートPa,Pbと同じ側面に形成し、不平衡ポートP3を不平衡ポートPc,Pdと同じ側面に形成しても良い。図10に示す例では、フィルタ20,21及びバラン25、26は、積層体100内においてビアホール群からなる2つのシールドSRにより区画された積層方向に重ならない4つの領域100a~100dに配置されている。しかし、図11に示すように、上面側グランド電極GND1、底面側グランド電極GND3、及び第一のシールドSRとして機能する中間のグランド電極GND2にそれぞれ接続したビアホール群からなる第二のシールドSRを形成し、第一及び第二のシールドSR,SRにより積層体100を面方向及び積層方向に区画して4つの領域100a~100dを形成し、各領域100a~100dにフィルタ20,21及びバラン25、26を配置しても良い。本発明に用いるフィルタ20,21及びバラン25,26の構成に特に限定されず、公知のものを使用しても良い。図12及び図13はフィルタのを示し、構成例図14~図17はバランの構成例を示す。図示するフィルタはいずれもバンドパスフィルタであるが、ローパスフィルタを用いても良い。図14に示すバランは、ポートPbと接続する12波長の第一線路Lb1と、第一線路Lb1と結合する14波長の第二線路Lb21と、同じく第一線路Lb1と結合する14波長の第三線路Lb22とを備えた、所謂マーチャントバランである。第一線路Lb1の他端は開放端である。また、第二線路Lb21及び第三線路Lb22の各々の一端は接地されており、他端は不平衡ポートP2,P2に接続されている。図15に示すバランでは、第二線路Lb21及び第三線路Lb22の接地端がDCカットコンデンサCb1を介して接地されており、ポートVbから電圧を印加することができる。図16に示すバランは、マーチャントバランの第一線路Lb1を第一コイルLb11及び第二コイルLb12により構成し、第二線路Lb21及び第三線路Lb22の各々を第三コイルLb21及び第四コイルLb22により構成したものである。図17に示すバランは、ポートPbと接続する第一コイルLb11と、一端が第一コイルLb11と直列に接続し、他端が接地された第二コイルLb12と、第一コイルLb11と電磁結合する第三コイルLb21と、第二コイルLb12と電磁結合する第四コイルLb22とを有する。第三コイルLb21及び第四コイルLb22の各々の一端は接地されており、他端は不平衡ポートP2,P2に接続されている。図18は本発明の他の実施例による電子部品1の外観を示す。この電子部品1は無線LAN装置の高周波送受信回路部に用いられるものであり、複数のフィルタ及びバランとともに、高周波増幅器、ローノイズアンプ及び高周波スイッチを具備する。高周波増幅器、ローノイズアンプ、高周波スイッチ等に用いられる半導体、及び積層体150に内蔵できないコンデンサ等のチップ部品は、積層体150上に実装され、樹脂160で封止されている。図19は図18に示す電子部品11のフィルタ、バラン等の回路素子の配置を示す。電子部品11を構成する積層体150の内部は、異なる積層位置にある複数のグランド電極GND1,GND2と、グランド電極GND1,GND2に電気的に接続した複数のシールドSR1,SR2,SR3,SR4により、電磁気的にシールドされた複数の領域に面方向に区画されている。フィルタ20、21及びバラン25,26は、第一のシールドSR1及び第二のシールドSR2により区画された4つの領域A,B,C,Dに配置されている。また、ローパスフィルタ32及び整合回路30、バンドパスフィルタ35、及び整合回路29は、第三のシールドSR3及び第四のシールドSR4により区画された3つの領域C,F,Gにそれぞれ配置されている。高周波増幅器等への電源線路250はグランド電極GND1,GND2より外側の絶縁体層200に形成されている。このように各領域がシールドされているので、各回路素子は他の回路素子からのノイズを受け難い。図20は図18及び図19に示す電子部品11の等価回路を示す。アンテナポートAntには、整合回路29を介して単極双投型SPDTの高周波スイッチ60が接続されており、送信信号の経路にはバラン25、フィルタ20、高周波増幅器80、ローパスフィルタ32、及び整合回路30が設けられており、受信信号の経路にはバラン26、フィルタ21、ローノイズアンプ85、及びバンドパスフィルタ35が設けられている。高周波スイッチ60、高周波増幅器80及びローノイズアンプ85は積層体150上に実装されており、その他の回路は積層体150内の導体パターンにより形成されている。DCカットコンデンサ、高周波増幅器85の整合回路等の一部の回路素子は積層体150上に実装されている。図21に示すように、積層体150の底面には複数の端子電極が形成されている。各端子電極に付与した符号は図20に示す電子部品の等価回路のポートに対応する。積層体150の底面の中央領域にビアホールを介して上層のグランド電極に接続されたグランドパッドGNDが設けられており、安定したグランド電位を与えるとともに、回路基板との接続強度を向上させている。グランドパッドGNDの外周に沿って設けられた端子電極は、第一側面図21の右側に形成された複数のグランドポートGND、アンテナポートAnt及び非接続ポートNCと、第一側面に隣接する第二の側面図21の下側に形成された電圧供給端子Vcc1,Vcc2,Vatt,Vb,Vcc、フィルタ20の入力ポートPa、及びバラン25の出力ポートPbと、第二の側面に対向する第三の側面図21の上側に形成された電圧供給端子VcL、VbL,Vr,Vt、フィルタ21の出力ポートPc、及びバラン26の入力ポートPdと、第四側面図21の左側に形成された電圧供給端子Vd、グランドポートGND、バラン25の入力平衡ポートP2,P2、及びバラン26の出力平衡ポートP4、P4とからなる。図22は図18~図21に示す電子部品11の積層体150の内部構造を示す。積層体150は18層からなるが、図面上は一部省略している。積層体150は、異なる絶縁体層L3,L7,L9,L11に形成された複数のグランド電極GND1~GND4と、グランド電極GND1~GND4を電気的に接続する複数のシールドSRにより、7つの領域A~Gに区画されている。領域Aには第一のバラン25の導体パターンが形成されており、領域10bには第一のフィルタ20の導体パターンが形成されており、領域Cにはローパスフィルタ32及び整合回路30の導体パターンが形成されており、領域Dには第二のバラン26の導体パターンが形成されており、領域Eには第二のフィルタ21の導体パターンが形成されており、領域Fにはバンドパスフィルタ35の導体パターンが形成されており、領域Gには整合回路29の導体パターンが形成されている。領域10bに積層体150の上面から底面のグランドパッドGNDまで延在するサーマルビアTBが形成されており、積層体150の上面のうち領域10bに相当する部分に高周波増幅器80の半導体素子が搭載されている。高周波増幅器80の出力側に集中的に配置されたサーマルビアTBは、領域10bと領域Cの間のシールドSRとしても利用されている。このような構成により、複数の回路を含む積層体でも小型化できる。グランド電極GND1,GND4の外側に位置する絶縁体層L2、L12に複数の電源線路250を集中的に配置し、回路を構成する導体パターンと分離している。また電源線路250間の干渉が低減するように、グランド電極と接続するビアホールが設けられている。図23は積層体の主要な上面端子電極の配置を示す。図23で上面端子電極に付した符号は、図20に示す等価回路のポートに付した符号に対応する。積層体内の導体パターンで形成されたフィルタ20のポートP2/Bt1、フィルタ21のポートP3/Br3、整合回路29のポートA1、整合回路30のポートLt1、Lt2、ローパスフィルタ32のポートM1、M2、及びバンドパスフィルタ35のポートBr1,Br2は全て、積層体の上面に形成された上面端子電極に接続している。実装されたチップ部品、増幅器、スイッチ等の半導体素子60、80、85の接続はボンディングワイヤWBで行なわれている。図24は、本発明の積層型電子部品1により構成された25GHz帯のWiMAXWiBroに対応の高周波回路を示す。この積層型電子部品1はフィルタ20及びバラン25を具備する。フィルタ20は23~27GHzを通過帯域とするバンドパスフィルタである。1この高周波回路を23~27GHzの周波数帯域を有する高周波回路として使用する場合、図24に示すようにフィルタ20の端子Paとバラン25の端子Pbとを短絡するか、図24に示すように端子Paと端子Pbとの間に24~25GHzの信号を減衰させるノッチフィルタ27を設ける。2この高周波回路を23~24GHzのWiBro韓国に使用する場合、図24に示すように、端子Paと端子Pbとの間に24GHz超の信号を減衰させるローパスフィルタ28aを設ける。3この高周波回路を25~27GHzのWiMAX日本及び米国に使用する場合、図24に示すように、端子Paと端子Pbとの間に25GHz未満の信号を減衰させるハイパスフィルタ28bを設ける。以上の通り、本発明の電子部品はフィルタ20とバラン25とが積層体内で電気的に非接続状態にあるので、端子Pa及びPbに接続する外部回路積層型電子部品の上面に実装されるを変えることにより、種々の周波数帯の高周波回路にすることができる。そのため、多種の高周波回路に対応する電子部品の種類を低減できるだけでなく、その設計も簡単になる。"