a炭化珪素半導体基体表面にマスクを形成し、JBS構造となる箇所に室温で5×1019cm3以上の濃度の不純物をイオン注入する工程と、b前記イオン注入を行った前記炭化珪素半導体基体表面を活性化アニールする工程と、c前記活性化アニール後の前記炭化珪素半導体基体表面を、ドライエッチングする工程と、d前記ドライエッチング後の前記炭化珪素半導体基体表面を犠牲酸化し、犠牲酸化膜を形成する工程と、e前記犠牲酸化膜を濃度10以下の希フッ酸で5分以内のエッチングにより除去する工程と、f前記炭化珪素半導体基体裏面にオーミック電極を、前記炭化珪素半導体基体表面の所定領域にショットキー電極をそれぞれ形成する工程とを備える、炭化珪素半導体装置の製造方法。前記工程cは、50nm以上の深さをドライエッチングする工程を有する、請求項1に記載の炭化珪素半導体装置の製造方法。前記工程aのマスクは、レジストマスクである、請求項1または2に記載の炭化珪素半導体装置の製造方法。前記工程aは、前記炭化珪素半導体基体表面における、素子形成領域と、前記素子形成領域を囲む終端領域とに、同時に前記マスクを形成し、室温でイオン注入する工程である、請求項1~3のいずれかに記載の炭化珪素半導体装置の製造方法。従来技術特に特許文献4に示されているように、イオン注入した半導体層表面にRIEを行い、さらに犠牲酸化膜を形成し除去することで、p層の消失を低減し、結晶性が良好な面状態とすることができる。しかしながら、特許文献1に記載されている方法では、前述したようにイオン注入を高い温度で行っているため、簡易に作製できるレジストマスクの使用ができず、工程数が増加してしまうという場合があった。また、高温でのイオン注入は、室温でのイオン注入に比べて、コンタクト抵抗を増大させるという問題があるという知見を発明者は得た。コンタクト抵抗は、電力損失を増大させ、スイッチング特性を著しく損なわせる。このため、半導体装置において、コンタクト抵抗の低減は非常に重要な課題である。発明者の知見によれば、コンタクト抵抗を低くするためには、室温でイオン注入を行う必要がある。しかし、室温でイオン注入を行った場合には、高温でイオン注入を行った場合よりもウェハの損傷が大きくなってしまい、犠牲酸化の際に生じる増速酸化の影響が大きくなる。よって、犠牲酸化膜を除去する際に、p層もより多く除去されてしまうという問題があった。本発明は、上記のような問題を解決するためになされたものであり、工程数を増やすことなくコンタクト抵抗を低減しつつ、イオン注入したp層の消失を低減できる炭化珪素半導体装置の製造方法の提供を目的とする。本発明にかかる炭化珪素半導体装置の製造方法は、a炭化珪素半導体基体表面にマスクを形成し、JBS構造となる箇所に室温で5×1019cm3以上の濃度の不純物をイオン注入する工程と、b前記イオン注入を行った前記炭化珪素半導体基体表面を活性化アニールする工程と、c前記活性化アニール後の前記炭化珪素半導体基体表面を、ドライエッチングする工程と、d前記ドライエッチング後の前記炭化珪素半導体基体表面を犠牲酸化し、犠牲酸化膜を形成する工程と、e前記犠牲酸化膜を濃度10以下の希フッ酸で5分以内のエッチングにより除去する工程と、f前記炭化珪素半導体基体裏面にオーミック電極を、前記炭化珪素半導体基体表面の所定領域にショットキー電極をそれぞれ形成する工程とを備える。本発明にかかる炭化珪素半導体装置の製造方法によれば、a炭化珪素半導体基体表面にマスクを形成し、JBS構造となる箇所に室温で5×1019cm3以上の濃度の不純物をイオン注入する工程と、b前記イオン注入を行った前記炭化珪素半導体基体表面を活性化アニールする工程と、c前記活性化アニール後の前記炭化珪素半導体基体表面を、ドライエッチングする工程と、d前記ドライエッチング後の前記炭化珪素半導体基体表面を犠牲酸化し、犠牲酸化膜を形成する工程と、e前記犠牲酸化膜を濃度10以下の希フッ酸で5分以内のエッチングにより除去する工程と、f前記炭化珪素半導体基体裏面にオーミック電極を、前記炭化珪素半導体基体表面の所定領域にショットキー電極をそれぞれ形成する工程とを備えることにより、室温でのイオン注入によりコンタクト抵抗を低減しつつ、増速酸化の影響を抑制してp層の消失を低減できる。<A.実施の形態1><A-1.構成>図1に、本発明における実施の形態1のSiC-JBSの平面図を示す。図1において、図示しないn型基板1の上に不純物濃度が2.0×1015~3.0×1016cm3程度のエピ層2が形成され、さらにエピ層2上に、p型のJBS構造4が形成され、p型のJBS構造4の周囲を囲むように、p型の終端構造3が形成される。ここで、n型基板1、エピ層2を含めて、炭化珪素半導体基体とする。<A-2.製造方法>図2は、実施の形態1のSiC-JBSの製造工程を示すものであり、この図に従ってSiC-JBSの製造方法について説明する。なお、図1の破線aa’で切ったときの断面図が図2cである。まず図2aに示すように、SiCのn型基板1を用意したのち、n型基板1の上にエピタキシャル成長によりn型のエピ層2を形成する。このようにして、n型基板1およびエピ層2よりなる炭化珪素半導体基体を形成する。続いて、エピ層2の所定領域終端構造とする領域を除く領域に酸化膜マスク層21を配置したのち、酸化膜マスク層21をマスクとして、BもしくはAlを室温雰囲気でイオン注入する。このときのイオン注入の段数は、1段のみでも可能であり、段数は特に限定しない。このような工程により、エピ層2の所定領域にp型の終端構造3を形成する図2a参照。酸化膜マスク層21を除去したのち、エピ層2の所定領域JBS構造とする領域を除く領域に酸化膜マスク層22を配置する。続いて、酸化膜マスク層22をマスクとして、BもしくはAlを積極的に加熱せず室温雰囲気でイオン注入する。このときのイオン注入の段数は、1段のみでも可能であり、段数は特に限定しない。また、本実施の形態1ではストライプ形状でイオン注入しているが図1参照、ドット形状でも、三角形状でも注入可能であり、形状は特に限定しない。このような工程により、エピ層2の、平面視において終端構造3に囲まれた領域に、p型のJBS構造4を形成する図2b。このときのJBS構造4のイオン注入濃度は、例えば5.0×1019cm3~5.0×1020cm3とする。酸化膜マスク層22を除去したのち、活性化アニールを行う。例えば、高温アニール炉で1500~1800°Cの雰囲気で、1~30分程度の時間で行う。そして、p型の終端構造3、p型のJBS構造4を含むエピ層2表面全体を、RIEによってドライエッチングする図2c。エッチングガスはSF6、CF4等とする。このときのエッチング深さは、例えば50nm以上、望ましくは100nm以上とする。ここで、エッチング深さが所定深さ以上となると、エッチングされたp型のJBS構造4が薄くなり、消失してしまうという問題がある。図3には、RIEによるエッチング量nm:横軸と、炭化珪素半導体装置の耐圧縦軸との関係を示す。図3から、例えばRIEによるエッチング量が50nm以上になると、エッチングされたp型層が薄くなり、耐圧に影響を与えていることが分かる。また、JBSの場合にはさらに、図4に示すようなオン電圧とRIEエッチング量nm:横軸との関係がある。この図に示すのは、イオン注入の深さがおおよそ200nmのp型のJBS構造4が形成された表面に対し、深さ200nm以上までエッチングを行うことで、p型のJBS構造4が除去され、オン電圧が高くなることを示している。よって、p型のJBS構造4が形成された深さを考慮した上限を設定し、RIEによるエッチングを行う必要がある。次に、1000°C以上の温度で、エピ層2表面の酸化を行う。このときの酸化時間は、例えば2時間程度、2時間以下とする。この工程により、エピ層2表面に犠牲酸化膜5が形成される図2d。その後、希フッ酸により犠牲酸化膜5をエッチング除去する。希フッ酸の濃度は、10以下とする。また、このときのエッチング時間は、例えば5分程度、5分以下とする。この工程により、RIEによるエッチング時に、p型の終端構造3、p型のJBS構造4を含むエピ層2表面に生じたダメージが除去される図2e。さらに、n型基板1裏面に、金属スパッタリングによりオーミック電極6を配置する。続いて、結晶性が良好になったエピ層2表面に、金属スパッタリングによりショットキー電極7を形成する図2f。ショットキー電極7の材料として例えばTi、Ni、Mo等を用いる。その後、図示は省略するが、金属スパッタリングにより金属配線を形成し、続いて、エピ層2表面に保護膜をコーティングする。以上に説明したSiC-JBSの製造方法によれば、エピ層2表面を犠牲酸化のみで除去した場合に、増速酸化の影響で不純物領域p型のJBS構造4が早く除去されてしまい、p層が消失してしまうという問題を解決できる。具体的には、エピ層2表面を犠牲酸化する前に、RIEによるエッチングを行うことで、注入領域、未注入領域をほぼ等しいエッチングレートでドライエッチングでき、増速酸化の影響を低減でき、その後の適当な条件の犠牲酸化および希フッ酸による制御されたエッチングによりp層が消失せずにRIEによるエッチング時にできたダメージを除去する。このとき、RIEによるエッチングでp型のJBS構造4がエッチングされるが、上記記載の所望の深さ、犠牲酸化と希フッ酸でエッチングすることで、p層が薄くなり消失することを防ぐことが可能である。これにより、室温雰囲気でのイオン注入により形成したp型のJBS構造4を、エピ層2表面に残すことができる。室温雰囲気でのイオン注入によりp型のJBS構造4を形成した場合、シートキャリア密度を増加させることができ、欠陥準位の形成ができるので、そのコンタクト抵抗は、高温雰囲気でのイオン注入をした場合に比べ5割以上低くなる。よって、コンタクト抵抗の低いSiC-JBSが作製できる。ここで、図5において、コンタクト抵抗Ωcm2:縦軸とイオン注入濃度cm3:横軸との関係を示す。イオン注入濃度が増すにつれコンタクト抵抗は低下する。注入濃度が5.0×1019cm3で十分にコンタクト抵抗低下の効果がある。さらには1.0×1019cm3以上で、よりコンタクト抵抗の低下が見られ、突入電流高耐量化、低損失化等の特性が向上する。<A-3.効果>本発明にかかる実施の形態1によれば、炭化珪素半導体装置の製造方法において、a炭化珪素半導体基体表面にマスクとしての酸化膜マスク層21、酸化膜マスク層22を形成し、JBS構造となる箇所に室温で5×1019cm3以上の濃度の不純物をイオン注入する工程と、bイオン注入を行った炭化珪素半導体基体表面を活性化アニールする工程と、c活性化アニール後の炭化珪素半導体基体表面を、ドライエッチングする工程と、dドライエッチング後の炭化珪素半導体基体表面を1000度以上の温度で、2時間以内で犠牲酸化し、犠牲酸化膜5を形成する工程と、e犠牲酸化膜を濃度10以下の希フッ酸で5分以内のエッチングにより除去する工程と、f炭化珪素半導体基体裏面にオーミック電極6を、炭化珪素半導体基体表面の所定領域にショットキー電極7をそれぞれ形成する工程とを備えることで、室温でのイオン注入によりコンタクト抵抗を低減しつつ、炭化珪素半導体基体の損傷による増速酸化の影響を抑制してp層の消失を低減できる。<B.実施の形態2><B-1.製造方法>図6に、本発明の実施の形態2におけるSiC-JBSの製造工程を示す。なお、本実施の形態2におけるSiC-JBSの製造工程は、図2に示す実施の形態1のものとほぼ同様であるため、異なる工程である部分についてのみ説明する。n型のエピ層2の所定領域終端構造とする領域を除く領域にレジストマスク層23を配置したのち、レジストマスク層23をマスクとしたイオン注入を室温雰囲気で行う。これにより、エピ層2の所定領域に、p型の終端構造3を形成する図6a。レジストマスク層23を除去したのち、エピ層2の所定領域JBS構造とする領域を除く領域にレジストマスク層24を配置する。続いて、レジストマスク層24をマスクとしたイオン注入を室温雰囲気で行う。これにより、エピ層2の所定領域に、p型のJBS構造4を形成する図6b。なお、この後は、実施の形態1の図2cに示す工程以降を同様に行うことで、SiC-JBSが作製できる。参考に、イオン注入温度とコンタクト抵抗の関係例を図7に示す。ここで、JBS構造4の不純物濃度が5×1019cm3になるようにAlイオンを注入している。図7のJBS構造4のSiCとショットキー電極7との間のコンタクト抵抗率Rcのイオン注入温度の関係から、イオン注入温度を低くすればするほど、コンタクト抵抗率が低くなることがわかる。したがって、室温50°C以下でイオン注入することにより、より低抵抗のコンタクトを得ることができる。このようにイオン注入を室温で行うことでレジストマスクを用いることができるので、p型の終端構造3、p型のJBS構造4を形成する工程を少なくすることができ、簡便かつ低コストなプロセスでSiC-JBSを作製できる。レジストマスクを用いない場合には、酸化膜を形成する工程、酸化膜上にレジストパターンを形成する工程、レジストパターンをマスクとして酸化膜を選択除去し酸化膜マスクを形成する工程がそれぞれ必要となる。よって、レジストマスク層23、レジストマスク層24を用いることで、これらの工程を省略することができる。<B-2.効果>本発明にかかる実施の形態2によれば、炭化珪素半導体装置の製造方法において、工程aは、炭化珪素半導体基体表面にレジストマスク23、レジストマスク24を形成し、室温でイオン注入する工程であることで、p型の終端構造3、p型のJBS構造4を形成する工程を少なくすることができ、簡便かつ低コストなプロセスで炭化珪素半導体装置を作製できる。<C.実施の形態3><C-1.製造方法>図8は、本発明の実施の形態3にかかるSiC-JBSの製造工程を示す。なお、本実施の形態3におけるSiC-JBSの製造工程は、図2に示す実施の形態1のものとほぼ同様であるため、異なる工程である部分についてのみ説明する。n型のエピ層2の所定領域JBS構造とする素子形成領域、および終端構造とする終端領域を含む領域に酸化膜マスク層25を配置したのち、酸化膜マスク層25をマスクとしたイオン注入を室温雰囲気で行う。これにより、エピ層2の所定領域に、p型の終端構造3と、所望の深さをもったp型のJBS構造8とを同時に形成する図8。JBS構造8は、終端構造3と同時に形成されるため、終端構造3と同程度の深さを有する。なお、この後は、実施の形態1の図2cに示す工程以降を同様に行うことで、SiC-JBSが作製できる。また、イオン注入に用いるマスクは、実施の形態2に示されるようにレジストマスクを用いてもよい。以上に説明したSiC-JBSの製造方法によれば、エピ層2の所定領域JBS構造とする領域、および終端構造とする領域を含む領域に酸化膜マスク層25を配置することで、p型の終端構造3と、所望の深さをもったp型のJBS構造8とを同時に形成でき、工程削減が可能である。<C-2.効果>本発明にかかる実施の形態3によれば、炭化珪素半導体装置の製造方法において、工程aは、炭化珪素半導体基体表面における、素子形成領域と、素子形成領域を囲む終端領域とに、同時にマスクとしての酸化膜マスク層25を形成し、室温でイオン注入する工程であることで、p型の終端構造3と、所望の深さをもったp型のJBS構造8とを同時に形成でき、工程削減が可能である。本発明の実施の形態では、各構成要素の材質、材料、実施の条件等についても記載しているが、これらは例示であって記載したものに限られるものではない。なお、本発明は、SiCを用いた半導体装置に対して顕著な効果を発揮するが、一般にバンドギャップ半導体を用いた半導体装置に対しても、十分な効果を発揮する。また、通常の半導体を用いた半導体装置に対しても、適用可能である。