電源端子に入力された電源電圧から定電圧を生成し出力する定電圧回路と、前記定電圧により駆動され、水晶振動子を発振させる発振回路と、を備えた発振装置であって、前記発振回路は、前記水晶振動子を接続する入力端子と出力端子に各々第1の静電保護回路と第2の静電保護回路を備え、前記発振装置は、接地電位と電源端子間に第3の静電保護回路を備え、前記第1の静電保護回路は、ドレインが接地電位に接続され、ゲートとソースと基板が前記入力端子に接続されたNMOSトランジスタで構成され、前記第2の静電保護回路は、ドレインが接地電位に接続され、ゲートとソースと基板が前記出力端子に接続されたNMOSトランジスタで構成され、前記第3の静電保護回路は、ドレインが接地電位に接続され、ゲートとソースと基板が電源端子に接続されたNMOSトランジスタで構成された、ことを特徴とする発振装置。前記水晶発振回路を構成する、前記第1及び第2の静電保護回路を除くNMOSトランジスタの基板を、前記定電圧と同電位にする、ことを特徴とする請求項1に記載の発振装置。しかしながら、図4の発振装置では、電源電圧が変動による発振周波数の変動を完全に抑えたとは言いがたい。さらに、素子数が増えることによって、発振装置全体のチップ面積を増大してしまうという欠点がある。本発明は、上記課題に鑑みてなされ、電源電圧の変動による水晶発振回路の寄生容量値の変化を抑えて、発振周波数の変動を抑えて、安定して発振でき、かつ、チップ面積を増大せずに実現できる発振装置を提供することを目的とする。本発明は、上記課題を解決するため、水晶振動子を接続する入出力端子に有する静電保護回路のNMOSトランジスタのドレインを接地電位に接続し、ゲートとソースと基板を水晶振動子の入出力端子に接続し、さらに接地電位と電源間に静電保護回路を備え、かつ、水晶発振回路に有する静電保護回路を除くNMOSトランジスタの基板を定電圧回路から発生される定電圧出力に接続すること、を特徴とする発振装置を提供する。本発明では、水晶発振回路の静電保護回路のNMOSトランジスタのドレインを接地電位に接続し、ゲートとソースと基板を水晶振動子の入出力端子に接続することにより、静電保護回路の寄生容量値は電源電圧の変動による影響を受けない。さらに、接地電位と電源間に静電保護回路を備えることにより、静電気破壊に対する耐圧を高めることが出来る。また、水晶発振回路の静電保護回路を除くNMOSトランジスタの基板を、定電圧回路から発生される定電圧出力に接続することにより、電源電圧が変動しても、寄生容量値は変化しないので、発振周波数の変動を抑えられ、安定して発振することができる。以下、本発明の実施形態を、図面を参照して説明する。図1は、本実施形態の発振装置を示す回路図である。図1に示す本実施形態の発振装置は、入力電圧から一定の出力電圧VREGを生成する定電圧回路10と、生成された定電圧VREGにより水晶振動子XTALを発振する水晶発振回路20と、水晶振動子XTALを備えている。なお、この発振装置はVDDを接地電位とし、VSSを電源電圧としている。水晶発振回路20は、発振を増幅させる発振インバータINV、発振を持続させる帰還抵抗RF、発振周波数を調整する発振容量CG、CD、スプリアス発振を防止するダンピング抵抗RDで構成されている。また、水晶発振回路20は水晶振動子XTALを接続する端子XIN、XOUTが設けられており、外部からの静電気による破壊を防ぐために静電保護回路OFFTR4、OFFTR5を備えている。静電保護回路OFFTR4は、NMOSトランジスタで構成され、ドレインを接地電位VDDに接続し、ゲートとソースと基板をXIN端子に接続している。静電保護回路OFFTR5は、NMOSトランジスタで構成され、ドレインを接地電位VDDに接続し、ゲートとソースと基板をXOUT端子に接続している。これにより、外部から入ってくる静電気を電源電圧VDDに逃がすことができる。従って、静電保護回路OFFTR4、OFFTR5は接地電位VDDに接地しているので、電源電圧が変動しても寄生容量値は変化せず、発振周波数も変動しない。さらに、接地電位VDDと電源電圧VSS間に静電保護回路OFFTR3を備えている。静電保護回路OFFTR3は、NMOSトランジスタで構成され、ドレインを接地電位VDDに接続し、ゲートとソースと基板を電源電圧VSSに接続している。これにより、外部から入ってくる静電気を接地電位VDDだけでなく電源電圧VSSにも逃がすことができる。ここで、静電保護回路OFFTR4、OFFTR5は、静電保護回路OFFTR1、OFFTR2と同一素子サイズ構造のNMOSトランジスタを使用しているため、チップ面積も変わらずに実現できる。さらに、静電保護回路の接続を変えたことによるXIN、XOUT端子の静電気破壊に対する耐圧の影響もほとんど問題ない。ここで、本実施形態の発振装置の静電保護回路は、接地電位VDDを基準とする場合は、以下のように動作する。負の静電気に対しては、静電保護回路用NMOSトランジスタOFFTR4、OFFTR5の寄生バイポーラ動作により、接地電位VDDに逃がすことになる。また、正の静電気に対しては、静電保護回路用NMOSトランジスタOFFTR4、OFFTR5の基板とドレインにできる寄生ダイオードの順方向特性により、接地電位VDDに逃がすことになる。また、本実施形態の発振装置の静電保護回路は、電源電圧VSSを基準とする場合は、以下のように動作する。負の静電気に対しては、静電保護回路用NMOSトランジスタOFFTR4、OFFTR5の寄生バイポーラ動作により接地電位VDDを通り、静電保護回路用NMOSトランジスタOFFTR3の基板とドレインにできる寄生ダイオードの順方向特性により、電源電圧VSSに逃がすことになる。また、正の静電気に対しては、静電保護回路用NMOSトランジスタOFFTR4、OFFTR5の基板とドレインにできる寄生ダイオードの順方向特性により接地電位VDDを通り、静電保護回路用NMOSトランジスタOFFTR3の寄生バイポーラ動作により、電源電圧VSSに逃がすことになる。従って、本実施形態の発振装置の静電保護回路は、XIN、XOUT端子の静電気破壊に対する耐圧に関しても、従来技術と比べてほとんど変わらずに実現できる。そして、電源電圧の変動に対して、寄生容量値が変化しないので、発振周波数も変動しない。なお、接地電位VDDと電源電圧VSS間の静電保護回路をNMOSトランジスタOFFTR3で構成したが、カソードを接地電位VDDに接続し、アノードを電源電圧VSSに接続したダイオードで構成してもよい。ダイオードで構成した静電保護回路は、接地電位VDDを基準とする場合は、以下のように動作する。負の静電気に対しては、静電保護回路用NMOSトランジスタOFFTR4、OFFTR5の寄生バイポーラ動作により、接地電位VDDに逃がすことになる。正の静電気に対しては、静電保護回路用NMOSトランジスタOFFTR4、OFFTR5の基板とドレインにできる寄生ダイオードの順方向特性により、接地電位VDDに逃がすことになる。また、ダイオードで構成した静電保護回路は、電源電圧VSSを基準とする場合は、以下のように動作する。負の静電気に対しては、静電保護回路用NMOSトランジスタOFFTR4、OFFTR5の寄生バイポーラ動作により接地電位VDDを通り、静電保護回路用ダイオード素子の順方向特性により、電源電圧VSSに逃がすことになる。正の静電気に対しては、静電保護回路用NMOSトランジスタOFFTR4、OFFTR5の基板とドレインにできる寄生ダイオードの順方向特性により接地電位VDDを通り、静電保護回路用ダイオード素子のアバランシェブレークダウン特性により、電源電圧VSSに逃がすことになる。従って、図1に示す本実施形態の発振装置と同様の効果を得ることが出来る。また、本実施形態の発振装置ではXIN、XOUT端子の静電保護回路をNMOSトランジスタOFFTR4、OFFTR5で構成したが、カソードを接地電位VDDに接続し、アノードを各端子に接続したダイオード素子で構成してもよい。そして、接地電位VDDと電源電圧VSS間の静電保護回路は、ダイオード素子またはNMOSトランジスタで構成する。また、発振装置では、水晶発振回路20において、実装基板へのリーク電流による発振インバータINVの増幅率低下を防止するカップリング容量CCUPを備えたものもある。さらに、カップリング容量CCUPの接続を切替えて使用するために、スイッチ素子を備えている。スイッチ素子は、並列に接続されたNMOSトランジスタMN1とPMOSトランジスタMP1で構成され、夫々のゲートに与えられる入力信号SW、SWXは反対の極性の電圧である。さらに、ダンピング抵抗RDは、ゲートと基板を電源電圧VSSに接続されたNMOSトランジスタで構成されていることもある。このような構成の発振装置は、電源電圧の変動により、スイッチ素子のNMOSトランジスタMN1の拡散端子と電源電圧VSS間の寄生容量や、ダンピング抵抗MNRDの拡散端子と電源電圧VSS間の寄生容量の値が変化するので、発振周波数が変動してしまう。図2は、上記のような回路構成をした、本実施形態の発振装置の他の例を示す回路図である。静電保護回路OFFTR4は、NMOSトランジスタで構成され、ドレインを接地電位VDDに接続し、ゲートとソースと基板をXIN端子に接続している。静電保護回路OFFTR5は、NMOSトランジスタで構成され、ドレインを接地電位VDDに接続し、ゲートとソースと基板をXOUT端子に接続している。さらに、静電保護回路を除くNMOSトランジスタの基板を定電圧回路10から発生される定電圧出力VREGに接続している。すなわち、ダンピング抵抗MNRDのゲートと基板を定電圧出力VREGに接続し、スイッチ素子のNMOSトランジスタMN1の基板を定電圧出力VREGに接続している。これにより、電源電圧が変動しても、定電圧出力VREGは変化しないため、XIN、XOUT端子に付加されている寄生容量値は変化せず、発振周波数も変動しない。なお、ダンピング抵抗MNRDは、ゲート下に高濃度の不純物をドーピングしているので、ゲート―ソース間電圧Vgsに関係なくゲート下には既にチャネルが形成されており、常時オンするようになっている。従って、ダンピング抵抗MNRDは、ゲートと基板の接続を電源電圧VSSから定電圧出力VREGに変更したことによる特性の影響はほとんどない。また、スイッチ素子のNMOSトランジスタMN1はゲートの入力信号SWに対してオンかオフができればよいので、基板を電源電圧VSSから定電圧出力VREGに変更しても効果は同じである。以上説明したように、図2に示す本実施形態の発振装置は、電源電圧が変動しても水晶発振回路20の寄生容量値は変化しないので、発振周波数の変動が抑えられ、安定して発振することが可能である。以上、本発明の実施例について説明したが、本発明はこれらの実施例に限定されるものではなく、その要旨を逸脱しない範囲内において種々の態様での実施が可能である。