光電変換素子と、前記光電変換素子から信号電荷が転送される浮遊拡散層とを有する複数の単位画素が行列状に配置された画素アレイ部と、画素列ごとに設けられ、かつ単位画素から信号を読み出すための複数の信号線と、画素列ごとに設けられ、かつ浮遊拡散層と容量結合する複数の容量配線と、前記複数の信号線と前記複数の容量配線との接続を切り替える複数の第1のスイッチ素子と、前記複数の容量配線と電源線との接続を切り替える複数の第2のスイッチ素子と、を具備することを特徴とする固体撮像装置。第1の撮像モード時に、前記複数の第1のスイッチ素子をオフ、前記複数の第2のスイッチ素子をオンにし、第2の撮像モード時に、前記複数の第1のスイッチ素子をオン、前記複数の第2のスイッチ素子をオフにする制御回路をさらに具備することを特徴とする請求項1に記載の固体撮像装置。前記電源線に所定の電圧を印加する電源回路をさらに具備することを特徴とする請求項1又は2に記載の固体撮像装置。前記複数の第1のスイッチ素子の一端は、前記複数の信号線にそれぞれ接続され、前記複数の第1のスイッチ素子の他端は、前記複数の容量配線にそれぞれ接続され、前記複数の第2のスイッチ素子の一端は、前記複数の容量配線にそれぞれ接続され、前記複数の第2のスイッチ素子の他端は、前記電源線に共通接続されることを特徴とする請求項1乃至3のいずれかに記載の固体撮像装置。前記光電変換素子が形成される半導体層と、前記半導体層の第1の面に設けられた配線構造体と、をさらに具備し、前記半導体層は、前記第1の面と反対の第2の面から入射光を受け、前記複数の容量調整配線は、前記配線構造体に含まれることを特徴とする請求項1乃至4のいずれかに記載の固体撮像装置。前記複数の信号線に接続された電流源をさらに具備し、前記単位画素は、前記浮遊拡散層に接続されたゲートと、前記信号線に接続されたソースとを有する増幅トランジスタを含むことを特徴とする請求項1乃至5のいずれかに記載の固体撮像装置。実施形態は、S/Nを向上しつつ、ダイナミックレンジを広くすることが可能な固体撮像装置を提供する。実施形態に係る固体撮像装置は、光電変換素子と、前記光電変換素子から信号電荷が転送される浮遊拡散層とを有する複数の単位画素が行列状に配置された画素アレイ部と、画素列ごとに設けられ、かつ単位画素から信号を読み出すための複数の信号線と、画素列ごとに設けられ、かつ浮遊拡散層と容量結合する複数の容量配線と、前記複数の信号線と前記複数の容量配線との接続を切り替える複数の第1のスイッチ素子と、前記複数の容量配線と電源線との接続を切り替える複数の第2のスイッチ素子とを具備する。以下、実施形態について図面を参照して説明する。ただし、図面は模式的または概念的なものであり、各図面の寸法および比率などは必ずしも現実のものと同一とは限らないことに留意すべきである。以下に示す幾つかの実施形態は、本発明の技術思想を具体化するための装置および方法を例示したものであって、構成部品の形状、構造、配置などによって、本発明の技術思想が特定されるものではない。なお、以下の説明において、同一の機能及び構成を有する要素については、同一符号を付し、重複説明は必要な場合にのみ行う。[1.固体撮像装置10の構成]図1は、本実施形態に係る固体撮像装置10のブロック図である。図1に示すように、固体撮像装置10は、光電変換素子を含む単位画素pixel20が行列状に配置された画素アレイ部11に加えて、その周辺回路として、垂直走査回路12、CDSCorrelatedDoubleSampling:相関二重サンプリング回路13、水平走査回路14、制御回路15、電源回路16等を備える構成となっている。画素アレイ部11には、単位画素以下、単に画素と記述する場合もある20の行列状配列に対して、画素列ごとに垂直信号線30が配設され、画素行ごとに転送線31、リセット線32及び選択線33が配設されている。各垂直信号線30の一端には、定電流源34が接続されている。定電流源34は、例えば負荷トランジスタから構成されている。負荷トランジスタ34は、例えばnチャネルMOSトランジスタから構成され、そのドレインが垂直信号線30に接続され、そのソースが接地端子VSSに接続され、そのゲートには制御回路15から負荷制御信号Vcsが供給されている。定電流源34は、単位画素20から信号電荷を読み出す際に、垂直信号線30に定電流を流す機能を有する。図1では、図面が煩雑になるのを防ぐために、画素アレイ部11に含まれる複数の単位画素のうち2×2画素を抽出して示している。各単位画素20は、光電変換素子21、転送トランジスタ22、増幅トランジスタ23、リセットトランジスタ24、選択トランジスタ25、及び浮遊拡散層検出部26を備えている。これらトランジスタ22~25としては、例えばnチャネルMOSトランジスタが用いられる。光電変換素子21としては、例えば、フォトダイオードが用いられる。フォトダイオード21は、入射光をその光量に応じた電荷量の信号電荷例えば、信号電子に光電変換して蓄積する。フォトダイオード21のアノードは接地されている。フォトダイオード21のカソードと浮遊拡散層26との間には、転送トランジスタ22が接続されている。浮遊拡散層26は、例えば半導体基板に形成されたn型拡散領域から構成される。転送トランジスタ22のゲートは、転送線31に接続されている。転送トランジスタ22は、垂直走査回路12から転送線31に供給される転送信号TRによってオン/オフが制御され、転送信号TRがハイレベルの場合にフォトダイオード21に蓄積された信号電荷を浮遊拡散層26に転送する。リセットトランジスタ24は、そのドレインが電源端子VDDに接続され、そのソースが浮遊拡散層26に接続され、そのゲートがリセット線32に接続されている。リセットトランジスタ24は、垂直走査回路12からリセット線32に供給されるリセット信号RESによってオン/オフが制御され、リセット信号RESがハイレベルの場合に浮遊拡散層26の電圧を電源電圧VDDに設定する。増幅トランジスタ23は、そのドレインが電源端子VDDに接続され、そのソースが垂直信号線30に接続され、そのゲートが浮遊拡散層26に接続されている。増幅トランジスタ23は、ソースフォロワ回路を構成し、垂直信号線30の電圧は、浮遊拡散層26の電圧変動に追従する。これにより、垂直信号線30には、浮遊拡散層26の電荷量に対応しかつ増幅トランジスタ23のゲート電圧で決まる電圧が現れる。増幅トランジスタ23は、リセットトランジスタ24によってリセットされた後の浮遊拡散層26の電圧をリセットレベルとして出力し、さらにフォトダイオード21から転送トランジスタ22を介して信号電荷が転送された後の浮遊拡散層26の電圧を信号レベルとして出力する。選択トランジスタ25は、そのドレインが電源端子VDDに接続され、そのソースが増幅トランジスタ23のドレインに接続され、そのゲートが選択線33に接続されている。選択トランジスタ25は、垂直走査回路12から選択線33に供給される選択信号SELによってオン/オフが制御され、選択信号SELがハイレベルの場合に、ソースフォロワ回路増幅トランジスタ23を活性化する。なお、選択トランジスタ25については、増幅トランジスタ23のソースと垂直信号線30との間に接続した構成を採ることも可能である。また、本実施形態では、単位画素20として、4トランジスタ構造を用いているが、これに限られるものではなく、増幅トランジスタ23が選択トランジスタを兼用した3トランジスタ構造を用いることも可能である。垂直走査回路12は、転送線31、リセット線32、及び選択線33に接続されている。垂直走査回路12は、転送信号TR、リセット信号RES、及び選択信号SELとして駆動パルスを適宜生成することで、画素アレイ部11の画素列を順に走査しつつ、単位画素20の読み出し動作を行う。CDS回路13は、画素アレイ部11の画素列ごとに設けられており、垂直走査回路12によって選択された読み出し行の各単位画素20から垂直信号線30を介して出力される画素信号に対して、CDS相関二重サンプリング処理を行う。すなわち、このCDS回路13では、例えば、リセットレベルと信号レベルとの差分がとられることで、単位画素20の固定パターンノイズを除去する処理などが施される。また、CDS回路13は、CDS処理後の画素信号を一時的に保持する。CDS回路13の出力端子は、nチャネルMOSトランジスタからなる水平選択トランジスタ35を介して水平信号線36に接続されている。水平選択トランジスタ35のゲートは、水平走査回路14に接続されている。水平走査回路14は、画素行ごとに設けられた水平選択トランジスタ35を順に走査する。水平選択トランジスタ35は、水平走査回路14によって選択されることで、CDS回路13に一時的に保持されている画素信号を水平信号線36に転送する。水平信号線36は、出力回路37に接続されている。出力回路37は、画素信号を外部へ出力する。ここで、画素アレイ部11には、画素列ごとに容量調整配線40が配設されている。1本の容量調整配線40は、1画素列に含まれる各単位画素20の浮遊拡散層26と絶縁膜を介して対向配置され、浮遊拡散層26と容量結合している。1本の容量調整配線40は、これと同じ画素列の垂直信号線30に、スイッチ素子例えばnチャネルMOSトランジスタ42を介して接続されている。また、容量調整配線40の一端は、スイッチ素子例えばnチャネルMOSトランジスタ43を介して電源線41に接続されている。電源線41の一端は、電源回路16に接続されている。電源回路16は、固体撮像装置10の動作に必要な各種電圧を生成する。また、電源回路16は、電源線41に電圧Vboostを供給する。制御回路15は、垂直走査回路12、CDS回路13、及び水平走査回路14の動作の基準となるタイミング信号や制御信号を生成し、これら回路に適宜供給する。また、制御回路15は、容量調整配線40の電位を制御するために、MOSトランジスタ42のゲートに制御信号Vshuntを供給し、MOSトランジスタ43のゲートに制御信号Voffを供給する。次に、固体撮像装置10の構造の一例について説明する。図2は、固体撮像装置10の断面図である。半導体基板50は、例えばシリコンSi基板からなる。半導体基板50内には、複数のフォトダイオード21が行列状に設けられている。複数のフォトダイオード21は、格子状網目状の素子分離領域51によって電気的に分離されている。素子分離領域51は、p型半導体領域から構成される。各フォトダイオード21は、電荷蓄積領域21A、及びn型半導体領域21Bを備えている。電荷蓄積領域21Aは、低濃度のn-型半導体領域からなり、入射光を光電変換する受光部として機能する。n型半導体領域21Bは、フォトダイオード21の下部に設けられ、電荷蓄積領域21Aに蓄積された電荷を集める機能を有する。フォトダイオード21の平面形状は、例えば、ほぼ正方形である。フォトダイオード21上には、p型半導体領域52が設けられている。p型半導体領域52は、素子分離領域51と同様に、複数のフォトダイオード21を電気的に分離する素子分離領域として機能する。フォトダイオード21の下には、p型半導体領域53が設けられている。p型半導体領域53は、フォトダイオード21の電子蓄積領域を空乏化させることで電子の取り残しによる残像現象が発生するのを防ぐための正孔蓄積層として機能する。半導体基板50の下表面側には、多層配線層を含む配線構造体54が設けられている。配線構造体54は、例えばシリコン酸化物からなる層間絶縁層55と、この層間絶縁層55内に設けられた多層の金属配線とを含む。配線構造体54は、前述した容量調整配線40を含む。また、配線構造体54は、容量調整配線40以外の各種配線と、MOSトランジスタのゲート電極とを含む。半導体基板50の上裏面側には、例えばシリコン酸化物からなる平坦化膜56が設けられている。平坦化膜56上には、単位画素ごとに、カラーフィルタ57が設けられている。カラーフィルタ57は、主に赤色の波長領域の光を透過させる赤色フィルタ、主に緑色の波長領域の光を透過させ緑色フィルタ、主に青色の光を透過させる青色フィルタを備えている。カラーフィルタ57の上には、画素に対応する数のマイクロレンズ集光レンズ58が設けられている。このような構造により、本実施形態の固体撮像装置10は、図2の上方から光を入射させ、フォトダイオード21によって光電変換を行うことで、入射光を受光検出することができる。そして、フォトダイオード21が形成された半導体基板50から見て、下方にある配線構造体54の側表面側とは反対側裏面側の上方から光を入射させるので、いわゆる裏面照射型構造となっている。[2.動作]次に、固体撮像装置10の動作について説明する。最初に、明るい被写体を撮像する高照度撮像時の動作について説明する。高照度撮像動作は、多くの信号電荷を浮遊拡散層に蓄積できるよう浮遊拡散層の容量を大きくする動作低ゲイン動作というである。明るい被写体を撮像する場合には、入射光量が大きいために、フォトダイオードで発生する信号電荷数が多くなり、従って浮遊拡散層で蓄積しなくてはならない信号電荷数が多くなる。そこで、本実施形態では、高照度撮像動作において、浮遊拡散層の容量を大きくすることで、浮遊拡散層で蓄積できる信号電荷数が多くなるようにする。図3は、低ゲイン動作を示すタイミングチャートである。電源回路16は、電圧Vboostを接地電圧VSSに設定する。なお、電圧Vboostとしては、接地電圧VSSに限らず、電源電圧VDDであってもよいし、接地電圧VSSと電源電圧VDDとの間の中間電圧であってもよい。制御回路15は、制御信号Voffをハイレベル電圧例えば電源電圧VDDに設定する。これにより、MOSトランジスタ43がオンし、電源線41が容量調整配線40に電気的に接続される。また、制御回路15は、制御信号Vshuntをローレベル電圧例えば接地電圧VSSに設定する。これにより、MOSトランジスタ42がオフし、容量調整配線40と垂直信号線30とは電気的に分離される。この結果、各画素20の浮遊拡散層26には、容量調整配線40によって所定の容量40Aが付加される。続いて、垂直走査回路12は、読み出し対象の画素行以下、選択行というに対応する選択信号SELをハイレベル電圧にし、選択行に含まれる選択トランジスタ25がオンする。続いて、浮遊拡散層26がリセットされる。すなわち、垂直走査回路12は、選択行に対して、パルス状のリセット信号RESを出力する。これにより、リセットトランジスタ24がオンし、浮遊拡散層26が電源電圧VDDにリセットされる。浮遊拡散層26の電位は、リセットレベルとして垂直信号線30に出力される。続いて、制御回路15は、パルス状のクランプ信号CLPをCDS回路13に供給する。これにより、CDS回路13は、垂直信号線30を介して、リセット時の浮遊拡散層26の電位リセットレベルをクランプする。続いて、垂直走査回路12は、選択行に対して、パルス状の転送信号TRを出力する。これにより、転送トランジスタ22がオンし、フォトダイオード21に蓄積された信号電荷が浮遊拡散層26に転送される。浮遊拡散層26の電位は、信号レベルとして垂直信号線30に出力される。続いて、制御回路15は、パルス状のサンプル/ホールド信号S/HをCDS回路13に供給する。これにより、CDS回路13は、垂直信号線30を介して、信号電荷が転送された浮遊拡散層26の電位信号レベルをクランプする。そして、CDS回路13は、リセットレベルと信号レベルとの差分をとり、この差分電圧画素信号を保持する。その後、水平走査回路14から順に出力される水平選択パルスによって各画素列の水平選択トランジスタ35が駆動されることで、CDS回路13によるCDS処理後の画素信号が水平信号線36を介して出力回路37から出力される。このように、低ゲイン動作では、新たに設けられた容量調整配線40と浮遊拡散層26との間の容量40Aが浮遊拡散層26の容量として付加されるので、浮遊拡散層26には、容量調整配線40が無い場合に比べて、より多くの信号電荷が蓄積される。従って、光量の大きい被写体を撮像しているときでも十分に大きな信号電荷を浮遊拡散層26に蓄積することができるので、ダイナミックレンジの広い画像を取得することができる。次に、暗い被写体を撮像する低照度撮像動作について説明する。低照度撮像動作は、画素のゲインが高くなるよう浮遊拡散層の容量を小さくする動作高ゲイン動作というである。画素サイズが縮小されると、フォトダイオードで受光できる光量が減少するために感度が低減する。この場合、S/Nを維持するためには、画素で発生するノイズをできるだけ低減する必要がある。そこで、本実施形態では、低照度撮像動作において、浮遊拡散層の容量を小さくすることで、信号電荷あたりの浮遊拡散層の出力電圧を大きくする。図4は、高ゲイン動作を示すタイミングチャートである。電源回路16は、電圧Vboostを接地電圧VSSに設定する。なお、電圧Vboostとしては、低ゲイン動作と同様に、接地電圧VSSに限らず、電源電圧VDDであってもよいし、接地電圧VSSと電源電圧VDDとの間の中間電圧であってもよい。制御回路15は、制御信号Voffをローレベル電圧に設定する。これにより、MOSトランジスタ43がオフし、容量調整配線40と電源線41とが電気的に分離される。また、制御回路15は、制御信号Vshuntをハイレベル電圧に設定する。これにより、MOSトランジスタ42がオンし、容量調整配線40と垂直信号線30とが電気的に接続される。この状態で、単位画素20から画素信号が読み出される。画素信号の読み出し動作は、低ゲイン動作の場合と同じである。このように、高ゲイン動作において、容量調整配線40と垂直信号線30とが短絡されていると、次のような利点がある。増幅トランジスタ23はソースフォロワ回路を構成しているので、浮遊拡散層26の電位変化がほぼそのまま垂直信号線30の電位変化として現れる。このため、垂直信号線30に接続された容量調整配線40と浮遊拡散層26との間の実効的な容量はその物理的な容量よりも小さくなる。図5は、ソースフォロワ回路の入出力特性の一例を示すグラフである。入力電圧とは、ソースフォロワ回路を構成する増幅トランジスタ23のゲートに印加される電圧、すなわち浮遊拡散層26の電位である。出力電圧とは、増幅トランジスタ23のソースに印加される電圧、すなわち垂直信号線30の電位である。図5に示すように、ソースフォロワ回路の入力電圧と出力電圧とは、以下の関係にある。出力電圧=m×入力電圧V0ここで、V0は定数、mは出力電圧変化の入力電圧変化に対する割合を示す係数である。係数mは、例えば0.85程度である。すなわち、入力電圧が1V変化した時には出力電圧が0.85V変化することになる。このような場合には、選択行の浮遊拡散層26と垂直信号線30との間の容量をCとした時に、実効的な容量Ceffは、以下の式で表される。Ceff=C×1-mこれは、ソースフォロワ動作をしている場合には、浮遊拡散層26と垂直信号線30との間の電位差が1-m倍だけ小さくなり、その時に浮遊拡散層26と垂直信号線30との間の容量に蓄積される電荷の変化量が1-m倍小さくなるので、見かけ上容量が小さくなるためである。図5の例では、浮遊拡散層26と垂直信号線30との間の実効的な容量Ceffは、おおよそ0.15倍にまで小さくなる。よって、容量調整配線40と垂直信号線30とを短絡させると、上述したのと同様の理由により、容量調整配線40と浮遊拡散層26との間の実効的な容量を小さくすることができる。すなわち、本実施形態の高ゲイン動作では、浮遊拡散層26に対して容量調整配線40により物理的に容量が追加されていたとしても、その影響は物理的な容量の15程度と小さくなる。このような高ゲイン動作では、前述した低ゲイン動作に比べて、浮遊拡散層26の容量を小さくすることができる。これにより、画素及びその後段回路で発生するノイズに対して信号電圧を大きくすることができるため、信号電子数の少ない低照度撮像時のS/Nを向上させることができる。[3.効果]以上詳述したように本実施形態では、画素アレイ部11の画素列ごとに容量調整配線40を新たに設ける。容量調整配線40は、単位画素20の浮遊拡散層26と容量結合している。そして、第1の撮像モード高照度撮像動作、低ゲイン動作時、容量調整配線40に所定電圧を印加することで、浮遊拡散層26に容量を付加するようにしている。また、第2の撮像モード低照度撮像動作、高ゲイン動作時、スイッチ素子42を用いて容量調整配線40と垂直信号線30とを電気的に接続することで、浮遊拡散層26の容量を高照度撮像時に比べて小さくするようにしている。従って本実施形態によれば、高照度撮像時には、浮遊拡散層26の容量を大きくすることができるため、浮遊拡散層26に蓄積できる信号電荷数が多くなる。これにより、固体撮像装置10のダイナミックレンジを広くすることができる。また、低照度撮像時には、浮遊拡散層26の容量を小さくすることができるため、信号電荷あたりの浮遊拡散層の出力電圧が大きくなる。これにより、ゲインを大きくすることができ、S/NSN比の良好な画像を得ることができる。すなわち、暗い被写体を撮像する際に高いS/Nを得ることができ、さらには十分明るい被写体を撮像する際にダイナミックレンジが広い画像を撮像することが可能な固体撮像装置10を実現できる。また、S/Nが向上することで、画素サイズを縮小してフォトダイオードで受光できる光量が減少した場合でも受光感度が低減するのを抑制することができる。また、本実施形態では、上記効果を得るための構成として、単位画素20に付加要素がない。このため、画素サイズを大きくすることなく、上記効果を得ることができる。これにより、単位画素20の微細化が可能となる。また、固体撮像装置10として裏面照射型構造を用いた場合、入射光は半導体基板50の配線構造体54側表面側からは入射されずに、配線層側と反対の半導体基板50の裏面側から入射されるので、容量調整配線40が新たに配線構造体54に追加されたとしても、感度低下等の特性低下を招くことがない。[4.実施例]なお、本実施形態の固体撮像装置10は、裏面照射型構造に限定されるものではなく、表面照射型構造であってもよい。図6は、表面照射型構造を有する固体撮像装置10の断面図である。半導体基板50内には、p型半導体領域52が設けられている。p型半導体領域52上には、フォトダイオード21が設けられている。フォトダイオード21上には、p型半導体領域53が設けられている。複数のフォトダイオード21は、格子状の素子分離領域51によって電気的に分離されている。半導体基板50上には、多層配線層を含む配線構造体54が設けられている。配線構造体54は、前述した容量調整配線40を含む。また、配線構造体54は、容量調整配線40以外の各種配線と、MOSトランジスタのゲート電極とを含む。配線構造体54上には、カラーフィルタ57及びマイクロレンズ58が設けられている。実施例に係る固体撮像装置10では、フォトダイオード21が形成された半導体基板50から見て、下方にある配線構造体54が設けられた表面側から光を入射させるので、いわゆる表面照射型構造となっている。本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。