"データ処理装置であって、レジスタに設定されるパラメータに従ってデータ処理を実行するデータ処理手段と、前記パラメータを記憶する記憶手段と、前記記憶手段に前記パラメータを格納する制御手段と、前記記憶手段に保持される前記パラメータを読み出す読出し手段と、前記制御手段への電力の供給が制限されていて前記記憶手段へ電力が供給されている状態から前記制御手段及び前記記憶手段へ電力が供給される状態へ移行する場合に、前記制御手段とは別に、前記読出し手段が前記記憶手段から読み出した前記パラメータを前記レジスタに設定する設定手段と、を有することを特徴とするデータ処理装置。前記制御手段及び前記記憶手段への電力の供給が制限されている状態から前記制御手段及び前記記憶手段へ電力が供給される状態へ移行する場合、前記設定手段は、前記要求によって前記記憶手段から読み出した前記パラメータを前記レジスタに設定することなく破棄することを特徴とする請求項1記載のデータ処理装置。前記要求に対する応答時間を計測する計測手段と、を備え、前記判断手段は、前記計測手段が計測する応答時間と所定時間とを比較して、前記第1の復帰要因があったか、前記第2の復帰要因があったかを判断することを特徴とする請求項2記載のデータ処理装置。前記要求によって前記記憶手段から読み出したパラメータにエラーがあるかどうかを判別する判別手段と、前記判別手段がエラーがあると判別した場合、エラーを示す情報を保持する状態レジスタと、を備えることを特徴とする請求項1記載のデータ処理装置。前記実行手段が前記記憶手段から前記パラメータを読み出す場合、前記記憶手段に対するアクセスレートを変更する変更手段を備えることを特徴とする請求項1記載のデータ処理装置。前記制御手段及び前記記憶手段への電力の供給が制限されている状態から前記制御手段及び前記記憶手段へ電力が供給される状態へ移行する場合、前記制御手段とは別に、前記実行手段が前記記憶手段に記憶されたパラメータの一部を読み出す処理を繰り返すことを特徴とする請求項1記載のデータ処理装置。レジスタに設定されるパラメータに従ってデータ処理を実行するデータ処理手段と、前記パラメータを記憶する記憶手段と、前記記憶手段に前記パラメータを格納する制御手段とを有するデータ処理装置における制御方法であって、前記記憶手段に保持される前記パラメータを読み出す読出し工程と、前記制御手段への電力の供給が制限されていて前記記憶手段へ電力が供給されている状態から前記制御手段及び前記記憶手段へ電力が供給される状態へ移行する場合に、前記制御手段とは別に、前記読出し工程で前記記憶手段から読み出した前記パラメータを前記レジスタに設定する設定工程と、を有することを特徴とする制御方法。請求項7に記載の制御方法をコンピュータに実行させることを特徴とするプログラム。一方、特許文献2にあるように、ユーザ設定により頻繁に低消費電力スリープ状態に移行すると、復帰処理を行う回数が増加するため、スリープからの復帰時間がユーザにとっての実行待ち時間に含まれてしまい、ユーザビリティが低下すると言う問題がある。さらに、特許文献2に示すシステムでは、スリープ状態からの復帰処理において、CPUがDRAMのデータ保持機構を用いて、CPUの復帰時間を短縮することが記載されている。一方、スリープ状態に遷移した後、通電されない画像処理ハードウエアに対するレジスタ設定のための初期化処理は、CPUがスリープ復帰時に必ず実行しなければならないため、スリープ状態からの復帰時間を効率よく短縮できない場合ある等の課題があった。本発明は、上記の課題を解決するためになされたもので、本発明の目的は、スリープ状態から復帰する際に、制御手段に負担をかけずに、記憶手段に保持されるパラメータを読み出してレジスタに設定する処理を効率化できる仕組みを提供することである。上記目的を達成する本発明の画像処理装置は以下に示す構成を備える。データ処理装置であって、レジスタに設定されるパラメータに従ってデータ処理を実行するデータ処理手段と、前記パラメータを記憶する記憶手段と、前記記憶手段に前記パラメータを格納する制御手段と、前記記憶手段に保持される前記パラメータを読み出す読出し手段と、前記制御手段への電力の供給が制限されていて前記記憶手段へ電力が供給されている状態から前記制御手段及び前記記憶手段へ電力が供給される状態へ移行する場合に、前記制御手段とは別に、前記読出し手段が前記記憶手段から読み出した前記パラメータを前記レジスタに設定する設定手段と、を備える。本発明によれば、スリープ状態から復帰する際に、制御手段に負担をかけずに、記憶手段に保持されるパラメータを読み出してレジスタに設定する処理を効率化できる。次に本発明を実施するための最良の形態について図面を参照して説明する。<システム構成の説明>第1実施形態図1は、本実施形態を示すデータ処理装置のハードウエア構成を説明するブロック図である。本例は、データ処理装置の一例として、制御手段後述するCPU105と、画像データを処理する画像処理手段が参照するレジスタにパラメータを設定するメモリアクセス制御手段後述するDMAC207等とを有する画像処理装置の構成例を示す。なお、画像処理装置の一例であるデジタル複合機システム以降MFPと称するMFPは、スキャンプリントコピーを行う機能処理を実行可能に構成されている。図1において、コントローラ100は、画像入力デバイスであるスキャナ101や画像出力デバイスであるプリンタ102と所定のインタフェースを介して接続されている。一方、コントローラ100は、LANや公衆回線WAN等ネットワーク103と接続することで、図示しないホストコンピュータ等の外部の装置から受信する画像情報やデバイス情報の送受信、PDLデータのイメージ展開を行う。また、操作部以降UIと称する104は、UI制御部118を介して、UI情報の送受信を行い、タッチパネル上のユーザインタフェース画面UI画面を表示する。CPU105は、UI104が備えるタッチパネルとボタンからユーザからの操作指示を受信した処理結果について、タッチパネルランプスピーカを介して、ユーザへ所定のUI画面を用いて通知する。CPU105はシステム全体を制御するプロセッサであり、共通の内部バス150を介して、各デバイスや記憶装置後述などへアクセスする。RAM106はCPU105が動作するためのシステムワークメモリであり、画像データを一時記憶するための画像メモリでもある。RAMI/F107はRAM106にアクセスするプロトコルを制御しており、CPU105ならびにDMAC後述がRAM106にアクセスするため用いられる。ROM108は、CPU105がブートするためのプログラムが格納されている。ROMI/F109は、ROM108にアクセスするためのプロトコル制御を行う。NVRAM110は、不揮発性のメモリであり、例えば、コントローラ100がスリープ状態の間に、アプリケーションプロトコルポート番号タッチパネルの状態などを保持する。112はハードディスクドライブHDDで、デバイス制御ソフトウエア、画像データを格納する。HDDI/F113はHDD112へアクセスするためのプロトコル制御を担っている。コントローラ100のネットワーク制御部114を介して、外部の装置からPDLデータなどを受信する。ネットワーク制御部114は外部からのジョブ監視を行うため、コントローラ100がスリープ状態であっても、電源遮断は行わない。そのため、ネットワーク制御部114は、状態通知信号115を介して、各デバイスに電源状態を通知することが可能な構成となっている。電源制御ユニット116は、ネットワーク制御部114がプリントジョブを外部の装置から受信することで出力される状態通知信号115に基づいて起動することが可能に構成されている。電源制御ユニット116は、スリープ状態において、外部の装置からジョブ受信すると、電力供給を制御してスリープ状態のデバイスを起動する機能を有している。図1において、電源制御ユニット116をSubCPUと括弧書きしているが、必ずしもプログラムによって動作するCPUである必要はなく、簡易なハードワイヤドロジックで構成されていても構わない。また、図1において、点線で区切られる上部側のハードウエアは、MFPシステム全体がスリープ状態となる場合において、コントローラ100内で電力供給が遮断される領域を示している。そして、図1に示す点線で区切られる下部側のハードウエアはMFPシステム全体がスリープ状態においても、電力供給が遮断されない領域を示している。ここで、本発明におけるMFPシステム全体のスリープ状態としては待機中の電力を最小とするディープスリープ状態を意味するものとする。つまり、必要最低限のコアのみに電力供給通電を行う状態である。スキャナ101が読み取るスキャンデータ画像データは、スキャナ制御部117を介して、コントローラ100に入力され、スキャナ画像処理部118を通じて、RAM106へ格納される。スキャナ101でスキャンされてRAM106へ格納された画像データは、編集画像処理部119において、色変換などの画像処理が行われる。プリンタ102に出力されるプリントデータは、スキャン画像処理や色変換処理が終了したものを、RAM106からプリンタ画像処理部120へ転送される。プリンタ画像処理部120へ転送された画像データは、プリンタ102から受け取る同期信号に合わせてプリンタ制御部121を介してプリンタ102へ出力される。図2は、図1に示したコントローラ100の詳細構成を説明するブロック図である。以下、図2に示すコントローラ100を用いてコピー動作時におけるデータフローについて説明する。初めに、図2のバス構成について述べる。内部バス150は、大別してCPUバス253、254と、レジスタバス252、画像メモリバス251から構成されている。ここで、画像メモリバス251とCPUバス253は、RAMI/F107を介してRAM106と接続されており、それぞれ、DMAC207などやCPU105などからリードアクセスおよびライトアクセスが可能に構成されている。電源制御ユニット116やネットワーク制御部114はCPUバス253に接続され、RAMI/F107を介して、RAM106へアクセスすることも可能である。一方、レジスタバス252は、CPUバス254を介してCPU105がアクセスする構成になっている。レジスタバス252は、DMAC207、展開部208、圧縮部205、各画像処理部のレジスタI/F部へアクセスするためのバスとして機能する。CPU105は、レジスタバス252に割り当てられたメモリ空間へのアクセスをスキャナ画像処理部118、プリンタ画像処理部120、編集画像処理部119に発行する。具体的には、これらの画像処理部が備えるDMAC207、202、203、206は動作設定コマンドを解釈して、パラメータなどの動作設定を各レジスタI/F207a、202a、203a、206aを介して行う。以下、スキャナ101が原稿を読み込む動作におけるデータフローについて説明する。コントローラ100は、スキャナ101からRGBRED、GREEN、BLUE3色の読み取り画像データを受け取る。次に、スキャナ画像処理部118にてシェーディング処理やフィルタ処理等の画像処理を行い、圧縮部201にて画像圧縮処理を行う。前述した圧縮データをDIRECTMEMORYACCESSCONTROLLER以下DMACと称する202が、画像メモリバス251、RAMI/F107を介してRAM106へ格納する。このようにしてスキャナ101によりスキャンされて記憶装置としてのRAM106に格納された画像データを編集する場合は、DMAC203がRAM106に格納されたデータ圧縮画像データを画像メモリバス251を介して読み出す。そして、展開部204は圧縮画像データを画像展開処理して編集画像処理部119へ転送する。編集画像処理部119に転送された展開画像データは、回転色変換変倍などの画像処理が行われ、出力メディアに適合するように処理される。編集画像処理部119による処理後の画像データは、再度圧縮部205に転送され、画像圧縮される。さらに、画像圧縮された画像データはDMAC206によって画像メモリバス251を介してRAM106に転送されて格納される。スキャナ101がスキャンした画像データをプリントする場合は、RAM106に格納されている圧縮された画像データが、画像メモリバス251を介してDMAC207によって展開部208へ転送され、画像展開処理が行われる。そして、展開部208で展開された画像データは、プリント画像処理部120に転送される。展開された画像データは、プリント画像処理部120において、色処理が行われ、CMYKCYAN、MAGENTA、YELLOW、BLACK色空間へ変換される。その後、それらCMYKの値に対して濃度調整、プリンタガンマ補正等の調整の色処理を行った後、ラスタのCMYK画像データをディザ法や誤差拡散法による面積階調処理を行い、プリンタ制御部121を介してプリンタ102へ出力する。上述したようなコピー動作を行う場合、CPU105は、デバイス制御プログラムに従い、CPUバス254、レジスタバス252を介して、DMACや展開圧縮部各画像処理部に設定を行う。本実施形態に示す画像処理装置は、1ページごとの入力データに対して、CPU105は各コアに対して設定を行い、各コアは設定された情報に応じて動作を行うシステムとなっている。通常、コントローラ100が一定量のデータの処理を終えた後、予め設定された一定時間にユーザからのデータ入力が行われないことが多い。この時、CPU105はプリンタ102、スキャナ101をはじめ、コントローラ100の大部分の電力供給を遮断して、低電力スタンバイスリープ状態状態に遷移する。このようなスリープ状態においては、前述したように、ネットワーク制御部114と電源制御ユニット116のみに電源が通電され、その他のMFPデバイスはすべて電力供給が遮断された状態となっている。特に、図2に示す点線部の左側は、コントローラ100がスリープ状態でも、電力供給が遮断されない領域であり、点線部右側は、スリープ状態において電力供給が遮断される領域を示している。その境界となる部分には、電源制御ユニット116から電源制御信号255が出力されている。コントローラ100がスリープ状態から復帰する場合は、電源制御信号255がスリープ状態において電力供給が遮断されるコアに対して、電源を通電するための起動信号として機能する。ネットワーク制御部114は、ユーザからのジョブをネットワーク103を介して受信すると、NVRAM110へNVRAMI/F111を介してアクセスし、スリープ前状態のステータス情報を読み出すことで、スリープ状態からの復帰処理を実行する。具体的には、ネットワーク制御部114は電源制御ユニット116を起動し、電源制御ユニット116は電力供給が遮断されていたコアへ電力供給を開始するための制御を行う。ネットワーク制御部114により電力供給が開始されると、CPU105は一連のスリープ復帰処理を実行する。次に図3を用いて、本実施形態を示す画像処理装置におけるDMACの構成および高速スリープ復帰処理について説明する。図3は、図2に示したプリンタ画像処理部120内の詳細構成を説明するブロック図である。本図は、プリンタ画像処理部120内のDMAC207の周辺デバイスを含む構成を示している。図3において、バスアクセス部301は、画像メモリバス251に対して、メモリアクセストランザクションを発行し、画像メモリバス251とのプロトコル制御を行う。復帰状態判定部302は、リセット信号307、解除時の状態通知信号115から、バスアクセス部301から転送されるデータ種別を判定して、画像データI/F部303かレジスタデータI/F部304へデータを転送する。実際には、復帰状態判定部302はリセット解除後の1回目のメモリアクセストランザクションのリードデータに対して判定処理を行う。リセット解除以降の通常の画像データをリードするDMA動作においては、画像データI/F部303への転送を行う。画像データI/F部303は、後続する画像処理部図3に示す例では展開部208へ画像データを転送する。レジスタデータI/F部304は、復帰状態判定部302がレジスタデータと判定したデータを受信する。レジスタデータI/F部304は受信したデータを後続の画像処理部図3に示す例では展開部208やプリント画像処理部120のレジスタI/F部208aに対してレジスタアクセスを発行する。レジスタI/F部207aは、レジスタバス252を介してCPU105からの設定情報を受信し、DMAC207内部の動作設定を行うI/Fである。次に前述したシステム構成においてブートやスリープ状態からの復帰処理フロー図4を説明する。図4は、本実施形態を示す画像処理装置の制御方法を説明するフローチャートである。本例は、CPU105のブート処理の手順を示している。なお、各ステップは、CPU105が内部に記憶されたプログラムを実行することで実現される。電源がONされると、CPU105は、状態通知信号115などの情報に基づいて、CPU105に対するリセット解除要求が、MFP全体の電源ONを要因とするものか、スリープ復帰を要因とするものかを判定するS401。ここで、CPU105が、リセット解除要求がMFP全体の電源ONを要因とよるものであると判断した場合、CPU105は、ROM108からブートプログラムを読み出すS402。続いて、CPU105は読み出したブートプログラムを実行して、RAMI/F107、NVRAMI/F111の設定を行うS403。そして、RAM106の初期化処理が終了すると、CPU105はデバイス制御プログラムをRAM106に展開するS404。次に、CPU105はRAM106に展開したデータを読み出しS405、さらに、CPU105はRAM106から展開したデータから各画像処理部の初期値パラメータ情報を読み出し、RAM106上に展開するS406。これにより、各画像処理部に対する初期値パラメータが設定される。そして、CPU105は、DMAC例えば、DMAC207に初期値パラメータ情報を読み出して、レジスタ設定を実行するようにDMAC207を制御する。これらの準備が終了すると、CPU105はデバイス制御プログラムを実行しS407、起動処理が完了する。このようにして、CPU105が起動処理を完了すると、CPU105は、コントローラ全体がコピー処理要求プリント処理要求等に関わる制御を行う。一方、S401で、CPU105が、リセット解除要求はスリープ復帰を要因とするものであると判断した場合、RAMI/F107をスリープ状態から復帰させる設定を行うS408。続いて、CPU105は、NVRAM110とRAM106からスリープ前のCPU105の動作状態情報を読み出し、CPU105自身の復帰処理を完了させるS409。なお、詳細なフローは後述するが、DMAC207はスリープ復帰状態の時は、CPU105の復帰処理と並列して、RAM106に保持されたプリンタ画像処理部120の機能処理に必要なパラメータを読み出して、対応するレジスタに設定する処理を実行する。つまり、DMAC207は、記憶手段からパラメータを読み出す読出し手段とそのパラメータをレジスタに設定する設定手段として機能する。具体的には、CPU105によるS408,S409に並行して、DMAC207が図8に示すパラメータ復帰処理を実行している。これにより、CPU105によるパラメータ復帰処理負担を軽減し、DMAC207がパラメータ復帰処理を担うことで、MFPシステム全体としてのスリープ復帰処理を高速化している。図5は、本実施形態を示す画像処理装置の制御方法を説明するフローチャートである。本例は、図4に示したS403で実行されるCPU105が行う初期化処理のうち、RAMI/F部107の初期化処理手順に対応する。まず、RAMI/F部107のリセットが解除されるとS501、RAMI/F部107は、RAM106に付属するデバイス情報格納装置から、接続されるデバイスの種別を読み出して確認を行うS502。続いて、RAMI/F107は、CPU105からのRAMの動作モード設定を受信するS503。次に、RAMI/F107は、上記動作モードの設定に基づき、RAM106に対してデバイスの初期化処理を行い、その完了を示すステータス情報デバイス初期化終了を示す情報を待つS504。初期化が完了すると、RAMI/F107は、CPU105からデバイス制御設定を受信するS505。さらに、RAMI/F107は、CPU105からリフレッシュ制御設定を受信するS506。さらに、RAMI/F107は、CPU105からシステムのアドレス空間設定を受信しS507、RAMI/F107は、アイドル状態へ遷移するS508。このようにして、RAMI/F107がアイドル状態になると、CPU105やDMAC207などからの何らかの要求を受信するのを待つS509。ここで、RAMI/F部107がCPU105やDMAC207などからRAM106に対するメモリアクセスを行うメモリトランザクションを受信した場合、S510へ進む。そして、S510で、RAM106に対してトランザクション処理を実行して、アイドル状態へ遷移するS508。また、S509で、RAMI/F部107がCPU105から、スリープ状態への遷移命令を受信した場合、スリープ処理を実行するS511。さらに、S509で、RAMI/F107がスリープ復帰命令を受信した場合、RAMI/F107は、スリープ復帰処理を実行してS511、アイドル状態へ戻るS508。一方、S509で、CPU105やDMAC207などから受信した要求が電源オン要求である場合は、S501へ戻り、リセット解除を行う。図6は、図2に示したRAM106のデータ格納状態メモリマップを示す図である。図6において、データ格納領域は、主にプログラム領域601、画像領域602、パラメータ領域603に分かれる。また、パラメータ領域603は初期値設定情報を示すパラメータ群であり、各画像処理部の内部の画像処理コアに合わせて、各コアIP1/IP2...に対する画像処理パラメータが格納されている状態を示している。これらのRAM106上のデータはコントローラ100がスリープ状態へ遷移した場合においても、消失されることなく保持されるものである。図7は、図6に示したRAM106のパラメータ領域603に格納されている画像処理パラメータのデータフォーマットを示す図である。図7のAにおいて、データフォーマット700は各コアに対応するレジスタバス252上に割り当てられたアドレス空間のアドレスと動作設定データとの組み合わせで構成されている。前述したデータフォーマット700は、画像処理コアごとにまとめてられ、RAM106上に配置される。DMAC207は、各コアの動作設定を行うための画像処理パラメータをRAM106から読み出すときに、画像処理パラメータを図7のBに示すパケット情報701に変換して転送を行う。ここで、パケット情報701とは、パラメータの先頭に転送データ量などを定義された情報を付加したものである。DMAC207はパケット情報701に基づいて、バスアクセスの制御を行う。以下、電力供給が遮断された状態のCPU105とDMAC207等を電力供給状態に復帰させるための復帰要求を受け付けて実行する画像処理装置の制御方法について図8を用いて説明する。本処理は、DMAC207等が受付けた復帰要求がデバイス全体に電力供給を開始する第1の復帰要因によるものか、電力供給が制限されたスリープ状態のデバイスへ電力供給を開始する第2の復帰要因によるものかを判断する。そして、DMAC207等が第2の復帰要因によるものであると判断した場合、RAM106に保持されるパラメータを読み出す要求を実行する。なお、DMAC207等は、CPU105が実行する初期化処理中S408、S409に、RAM106から読み出したパラメータをDMAC207等が備えるレジスタに設定する。また、以下の説明では、複数の画像処理手段がそれぞれDMACを備えているが、プリンタ画像処理部120に対応するDMAC207を例とする。また、本実施形態において、第1の復帰要因とは、システムの電源がONに遷移することでシステムを構成するデバイス全体に電源が供給されることを要因とするものである。第2の復帰要因とは、システムがスリープ状態から電力供給状態に遷移することでシステムを構成するデバイスの一部のデバイスへの電力供給を再開することを要因とするものである。ここで、デバイスの一部とは、図1によれば、点線より上部のデバイス群に対応し、図2によれは、点線より右側のデバイス群に対応する。図8は、本実施形態を示す画像処理装置の制御方法を示すフローチャートである。本例は、DMAC207の起動フローに対応する。なお、各ステップは、DMAC207が内部メモリに記憶される制御プログラムを実行することで実現される。DMAC207は、システムリセットが解除されるとS801、あらかじめハード的に固定されているアドレス空間に対してリードトランザクションを発行するS802。このアドレス空間はデフォルト値を持つレジスタとして設定され、電源ON後にCPU105により変更可能な構成であってもよい。続いて、DMAC207は、MFPとしての全体の電源ONがなされたのか、スリープ状態からの復帰要求がなされたのかを判定するS803。ここで、DMAC207がスリープからの復帰要求がなされたと判定した場合、DMAC207は、レジスタ設定モードで動作してS804、S806へ進む。なお、レジスタ設定モードとは、DMAC207があらかじめ設定されたアドレスへリードトランザクションを発行して、RAM106上のパラメータ領域603から画像処理パラメータを読み出し、各画像処理モジュールに対してレジスタ設定を実行するモードである。また、レジスタ設定モードにおいて、DMAC207は画像メモリバス251を介して、RAM106上のパラメータ領域603から画像処理パラメータを読み出す。続いて、DMAC207の復帰状態判定部302が、読み出した画像処理パラメータIP1/IP2などを検知して、レジスタデータI/F部304へ転送する。そして、レジスタデータI/F部304が展開部208やプリント画像処理部120のレジスタI/Fバスへレジスタアクセスコマンドを発行する。このレジスタアクセスコマンドを受信した各コアのレジスタI/F部は動作設定情報として、データを受信し、初期化設定を行う。この時、CPU105は並列して初期化処理S408S409を実行しているため、システム全体のスリープ復帰時間を短縮できる。一方、S803において、電源ONがなされたとDMAC207が判断した場合について説明する。具体的には、DMAC207が電源ONがなされたと判断した場合S803で電源ONと判定された場合、DMAC207は、RAM106から読み出した画像処理パラメータを前記レジスタに設定することなく破棄する処理を以下のように実行する。DMAC207は、S802において発行したリードトランザクションが返ってくると、RAM106から読み出したデータ画像処理パラメータを含むを破棄してS805、アイドル状態へ遷移するS806。以下、S805において、データを破棄する理由について以下に述べる。DMAC207は、リセット解除後すぐにリードトランザクションを発行するが、図4において説明したように、CPU105はブート処理を実行している。その後、CPU105がRAMI/F部107に対する設定を完了した後にS403、DMAC207からのリードトランザクションがRAM106に到達する。しかし、CPU105はRAM106のパラメータ領域603に初期画像処理パラメータを設定していない状態であるため、DMAC207は正しいデータを読み出せず、正しくないデータを破棄する。そして、DMAC207がアイドル状態に遷移すると、CPU105からの動作指示を待つS807。そして、図4に示した処理に基づいて、CPU105が初期画像処理パラメータの設定を完了するとS406、CPU105はDMAC207にレジスタ設定モードでの動作指示を行う。すると、DMAC207はレジスタ設定モードでの動作指示をCPU105から受信しS807、DMAC207はレジスタ設定モードreg_modeで動作するS804。一方、S807で、DMAC207が画像リードモードimg_modeでの動作指示を受信したと判断した場合は、S808へ進む。そして、S808で、DMAC207は、RAM106上の画像データを読み出し、復帰状態判定部302は画像データI/F部303へ当該読み出した画像データを転送して後続の画像処理部120などへ画像データを転送して、S806のアイドル状態へ遷移する。これにより、画像処理装置における各コアがスリープ状態に移行した後、CPUに負担をかけずに、スリープ状態から復帰する際のシステム全体のスリープ復帰時間を短縮できる。第2実施形態第1実施形態では、図8のS803において、DMAC207がMFPの全体の電源ONがなされたか、スリープ状態からの復帰要求がなされたかの判断は、状態通知信号115の状態に基づいて判定を行う場合について説明した。ここで、状態通知信号115は電源制御ユニット116が状態に応じて出力することを前提としている。第2実施形態では、DMAC207の復帰状態判定部302にタイマ図示しないを具備して、状態通知信号115を用いずにDMAC207自身がリセット解除の判断を行う。具体的には、DMAC207自身がパラメータを読み出すトランザクションを発行する。そして、発行されたトランザクションがDMAC207に戻る時間応答時間を計測する。そして、DMAC207が計測した応答時間と所定時間とを比較して、復帰要求が第1の復帰要因によるものか、第2の復帰要因によるものかを判断する。この場合、第1実施形態で前述したように、図8において、スリープ復帰処理において、リードトランザクションを発行した後S802、リードトランザクションがDMAC207へ戻る時間をタイマに設定する。そして、タイマに設定された設定時間を超えたとDMAC207が判断した場合に、電源ONになったものと判断するS803。本実施形態は、電源ON時においては、RAMI/F部107の初期化フローに時間がかかる一方で、スリープ復帰時には、初期化時間の必要がないために、DMAC207のリードトランザクションが戻る時間に差があることを利用した構成である。なお、DMAC207の動作フローとしては、第1実施形態と同様である。ここで、初期化フローとは、S403S501以降の処理に対応する。これにより、画像処理装置における各コアがスリープ状態に移行した後、CPUに負担をかけずに、スリープ状態から復帰する際のシステム全体のスリープ復帰時間を短縮できる。第3実施形態図9は、本実施形態を示す画像処理装置の制御方法を説明するフローチャートである。第3実施形態では、スリープ時において、RAM106のデータが保持されずにデータが変更されたなどのエラーなどが発生しても、DMAC207のレジスタ設定モードが動作する構成としたフローを追加した。なお、各ステップは、DMAC207が内部メモリに記憶される制御プログラムを実行することで実現される。図9のS801~S808は、第1、第2実施形態と同様である。S804でのレジスタ設定モードにおいて、アドレス/データのいずれかにエラーが存在する場合がある。そこで、S901において、DMAC207はアドレス/データのいずれかにエラーが存在するかどうかを判断する。ここで、エラーがあるとDMAC207が判断した場合は、内部状態をリセットしS902、アイドル状態へ遷移しS806、レジスタI/F部207aにエラー発生ステータスを残すことができるように構成している。なお、S901で、エラーがないとDMAC207が判断した場合は、S806へ戻る。図10は、DMAC207の動作状態を示すステータスレジスタの構成を説明する図である。本例は、LSB側から1ビットずつ状態を示す構成とした。ここで、ステータスレジスタは、レジスタI/F部207aに設けられる例を示す。ステータスレジスタは、DMAC207の状態を判別するための情報を保持する状態レジスタである。DMAC207が以下の状態になると、所定の値をステータスレジスタに書き込む。第1ビット目は、画像リードモードが正常終了した場合のステータスビットnomalendである。第2ビット目は、リセット解除後の最初のリードトランザクションを実行中であることを示すステータスビットinitial-readduringである。これにより、図4に示すS401以降において、DMAC207がCPU105の起動処理中に第2ビット目を読み取ることで、DMAC207は初期化処理状態を確認することが可能となる。第3ビット目は、リセット解除後の最初のリードトランザクションを受信したことを示すステータスビットinitial-readendである。第4ビット目は、レジスタ設定モードで動作していることを示すステータスビットregmodeduringである。第5ビット目は、レジスタ設定モードが完了regmodeendしたことを示すステータスビットである。残りのビットは未使用reservedとする。CPU105はDMAC207の状態をレジスタバス252経由で検出することが可能である。これにより、画像処理装置における各コアがスリープ状態に移行した後、スリープ状態から復帰する際に、RAM106のデータが保持されずにデータが変更された等のエラーが発生したことをレジスタI/F部207aのステータスから判断することができる。第4実施形態以下、DMAC207がRAM106からパラメータを読み出す場合、RAM106に対するアクセスレートを変更する処理を含む制御方法について説明する。第1~第3実施形態において、CPU105とDMAC207が並列に初期化処理を実行することを示したが、図11のような状態が発生する。図11は、本実施形態を示すCPU105とDMAC207の動作を説明するタイミングチャートである。本例は、第1~第3実施形態におけるCPU105とDMAC207のタイミングチャートを示した例である。図11において、矢印S1101はRAMアクセス時間を示し、矢印S1102は内部処理時間を示し、矢印S1103はストール時間を示している。また、図11のAに示すタイミングチャート1100は、CPU105のストール時間矢印S1103が長いことを示している。一方、図11のBに示すタイミングチャート1110は、CPU105のストール時間矢印S1103が短くなったことを示している。これは、DMAC207のリードトランザクションの量を減らすことによって、CPU105の並列動作の効率を高めたことを示している。図12は、本実施形態を示す画像処理装置の制御方法を説明するフローチャートである。第4実施形態では、DMAC207のRAMアクセス量を変更する処理を含む。なお、各ステップは、DMAC207が内部メモリに記憶される制御プログラムを実行することで実現される。なお、図12のS804~S808は第1実施形態~第3実施形態と同様である。以下、本実施形態において、追加された特徴的処理について説明する。DMAC207はレジスタ設定モードで動作する前に、画像メモリバス251を介したRAMへの単位時間当たりのアクセスデータレートを変更するS1201。そして、DMAC207は、メモリアクセスレートを変更してからレジスタ設定モードへ遷移するS804。また、DMAC207は、レジスタ設定モードが終了すると、DMAC207は、自律的にメモリアクセスレートを戻すようにメモリアクセス量を変更してS1202、アイドル状態へ遷移するS806。これによって、画像リードモードを指定された場合のRAMアクセス効率を低下させないようにしている。ここでは、DMAC300自身がメモリアクセスレートを変更する例として説明したが、その他、画像メモリバス251がパラメータ領域603へのメモリアクセスを検知して、メモリアクセスレートを変更する構成であっても構わない。さらに、RAMI/F107が同様の機能を有しても構わない。これにより、画像処理装置における各コアがスリープ状態に移行した後、CPUに負担をかけずに、スリープ状態から復帰する際のシステム全体のスリープ復帰時間を短縮できる。第5実施形態これまでに説明した第1~第4実施形態は、スリープ復帰時間を短縮させるものであり、電源ON時の起動時間は減っていない。そこで、本発明のDMAC207の特徴を用いて、電源ON時の起動時間も減らす制御について、図13を用いて説明する。具体的には、DMAC207が第1の復帰要因があると判断した場合、CPU05による初期化処理中に、DMAC207がRAM106に設定されたパラメータの一部を読み出す処理を繰り返す処理について説明する。図13は、本実施形態を示す画像処理装置の制御方法を説明するフローチャートである。なお、図13のaに示す処理はRAMI/F部107の処理に対応し、図13のbに示す処理はDMAC207の処理に対応する。以下、RAMI/F部107とDMAC207が連携する処理の一例を説明する。RAMI/F部107のフローに、アイドル状態S508からモード選択状態S509になった場合に、MFP全体電源ONと判断されている場合のフローを追加している。一方、スリープやメモリアクセスの場合は図5に示すフローと同様である。RAMI/F107は、各コアの初期パラメータをRAM106へ展開するためのバストランザクションを検知するS1301。RAMI/F107は、当該バストランザクションを検知すると、DMAC207にRAM106にアクセスが発行したことを通知するS1302。CPU105がRAMI/F107にパラメータ設定を終了するとS1303、RAMI/F107がアクセス終了通知をDMAC207に行うS1304。DMAC207は、第1~第4実施形態と同様のリードデータ受信/廃棄後S805にRAMI/F107からのRAMアクセス通知を受信するS1351。DMAC207はRAMI/F107からのRAMアクセス通知を受信すると、予め設定されたデータ量だけリードトランザクションを発行しS1352、レジスタ設定を行うS1353。DMAC207は、S1304に対応して、RAMI/F207からパラメータ設定終了通知を受けるS1354と、アイドル状態へ遷移するS806。第1~第4実施形態では、CPU105が初期画像処理パラメータをRAM106に展開し、DMAC207を起動し、DMAC207がパラメータ領域603全体のデータについてレジスタ設定を一括して行う。つまり、CPU105処理とDMAC207処理がシリアルに実行されてしまう。これに対して、本実施形態では、CPU105がパラメータの一部をRAM106に展開すると、RAMI/F107がDMAC207を起動し、DMAC207はレジスタ設定を一部実行する。この時、CPU105は続きの初期パラメータをRAM106のパラメータ領域603に展開している。本実施形態では、RAMI/F107がパラメータ領域への設定を検知したが、これに限らず、画像メモリバス内のアービタなどが検知する構成であっても構わない。これにより、CPU105とDMAC207の動作が並列化され、MFP電源ONの場合においても起動時間全体が短縮する。本発明の各工程は、ネットワーク又は各種記憶媒体を介して取得したソフトウエアプログラムをパソコンコンピュータ等の処理装置CPU、プロセッサにて実行することでも実現できる。本発明は上記実施形態に限定されるものではなく、本発明の趣旨に基づき種々の変形各実施形態の有機的な組合せを含むが可能であり、それらを本発明の範囲から除外するものではない。なお、各フローチャートに示したステップの順序は一例であって、課題を解決するために記載したステップの一部の処理順序を変更したり、他の機能処理を組み入れてさらに処理効率を向上させたりする構成とすることも本発明の趣旨に添うものである。"