入力直流電圧を所定の出力直流電圧に変換するDC-DCコンバータであって、前記入力直流電圧が入力される入力ノードと、前記入力ノードの電流が入力される第1ノードと、一端が前記第1ノードに、他端が第2ノードに夫々接続され、第1制御電圧に基づいてオン状態とオフ状態が切り替わる第1スイッチ素子と、接地電圧から前記第2ノードの方向に電流を通流可能に構成され、接地電圧と前記第2ノードの電圧に基づいてオン状態とオフ状態が切り替わる第2スイッチ素子と、一端が前記第2ノードに、他端が出力ノードに接続された誘導素子と、一端が出力ノードに接続され、他端に前記接地電圧が入力される容量素子と、前記第1ノードに流れる電流を検出する電流検出回路と、前記第2ノードの電圧値と所定の基準電圧を比較する比較回路と、前記第1制御電圧の電圧値を制御して前記第1スイッチ素子のオンオフ制御を行う制御回路と、を備え、前記制御回路が、通常動作時において、前記電流検出回路の検出結果に基づいて、前記第1ノードに所定の過電流判定値以上の電流が流れているか否かを判定し、前記過電流判定値以上の電流が流れていると判定した場合は、電流を抑制するための電流抑制動作に移行し、前記電流抑制動作時において、前記比較回路の比較結果に基づいて、前記通常動作に復帰した場合に前記第1ノードに前記過電流判定値以上の電流が流れるか否かを判定し、前記第1ノードに前記過電流判定値以上の電流が流れないと判定した場合は、前記通常動作に復帰することを特徴とするDC-DCコンバータ回路。入力直流電圧を所定の出力直流電圧に変換するDC-DCコンバータであって、前記入力直流電圧が入力される入力ノードと、前記入力ノードの電流が入力される第1ノードと、一端が前記第1ノードに、他端が第2ノードに夫々接続され、第1制御電圧に基づいてオン状態とオフ状態が切り替わる第1スイッチ素子と、接地電圧から前記第2ノードの方向に電流を通流可能に構成され、接地電圧と前記第2ノードの電圧に基づいてオン状態とオフ状態が切り替わる第2スイッチ素子と、一端が前記第2ノードに、他端が第3ノードに接続された誘導素子と、一端が前記第3ノードに接続され、他端に接地電圧が入力され、第2制御電圧に基づいてオン状態とオフ状態が切り替わる第3スイッチ素子と、前記第3ノードから出力ノードの方向に電流を通流可能に構成され、前記第3ノードの電圧と前記出力ノードの電圧に基づいてオン状態とオフ状態が切り替わる第4スイッチ素子と、一端が前記出力ノードに接続され、他端に前記接地電圧が入力される容量素子と、前記第1ノードに流れる電流を検出する電流検出回路と、前記第2ノードの電圧値と所定の基準電圧を比較する比較回路と、前記第1制御電圧の電圧値を制御して前記第1スイッチ素子に対するオンオフ制御、及び、前記第2制御電圧の電圧値を制御して前記第3スイッチ素子に対するオンオフ制御を行う制御回路と、を備え、前記制御回路が、通常動作時において、前記電流検出回路の検出結果に基づいて、前記第1ノードに所定の過電流判定値以上の電流が流れているか否かを判定し、前記過電流判定値以上の電流が流れていると判定した場合は、電流を抑制するための電流抑制動作に移行し、前記電流抑制動作時において、前記比較回路の比較結果に基づいて、前記通常動作に復帰した場合に前記第1ノードに前記過電流判定値以上の電流が流れるか否かを判定し、前記第1ノードに前記過電流判定値以上の電流が流れないと判定した場合は、前記通常動作に復帰することを特徴とするDC-DCコンバータ回路。前記第3スイッチ素子が、MOSトランジスタで構成され、ドレイン端子が前記第3ノードに接続され、前記ゲート端子に前記第2制御電圧が、ソース端子に接地電圧が夫々入力されるように構成されていることを特徴とする請求項2に記載のDC-DCコンバータ。前記第4スイッチ素子が、アノード端子が前記第3ノードに、カソード端子が前記出力ノードに接続されたダイオードで構成されていることを特徴とする請求項2または3に記載のDC-DCコンバータ。前記制御回路が、前記電流抑制動作に移行した場合に、前記第1制御電圧の電圧値を制御して前記第1スイッチ素子を常時オフ状態にすることを特徴とする請求項1~4の何れか1項に記載のDC-DCコンバータ。前記基準電圧が、接地電圧であることを特徴とする請求項1~5の何れか1項に記載のDC-DCコンバータ。前記第1スイッチ素子が、MOSトランジスタで構成され、ソース端子が前記第1ノードに、ドレイン端子が前記第2ノードに夫々接続され、ゲート端子に前記第1制御電圧が入力されるように構成されていることを特徴とする請求項1~6の何れか1項に記載のDC-DCコンバータ。前記制御回路が、前記制御回路の動作電源電圧を前記第1スイッチ素子のオンオフ制御を可能な電圧値に変換するレベルシフタを備えることを特徴とする請求項7に記載のDC-DCコンバータ。前記第2スイッチ素子が、アノード端子に接地電圧が入力され、カソード端子が前記第2ノードに接続されたダイオードで構成されていることを特徴とする請求項1~8の何れか1項に記載のDC-DCコンバータ。前記第2ノードに前記入力直流電圧を入力可能な異常状態検出回路を備え、前記制御回路が、電源投入後、前記通常動作の実行前に、前記異常状態検出回路により前記第2ノードに前記入力直流電圧を印加し、前記比較回路の出力に基づいて、異常状態を検出することを特徴とする請求項1~9の何れか1項に記載のDC-DCコンバータ。ところで、比較回路COMP1により過電流が検出され、電流抑制モードに移行すると、P型MOSトランジスタQ1がオフ状態となるため、抵抗素子RS1には電流が流れなくなり、比較回路COMP1において過電流の検出が行えなくなる。このため、従来のDC-DCコンバータ100では、次の制御サイクルで通常モードに復帰させ、P型MOSトランジスタQ1をオン状態にして抵抗素子RS1に電流を流して過電流が流れているかを判定していた。尚、DC-DCコンバータ100では、P型MOSトランジスタQ1を制御する第1制御電圧VC1は、比較回路COMP1により過電流が発生したことが検出された後、制御回路12の制御電圧生成回路12aにより生成され、レベルシフタ12bを介して提供されるため、過電流が発生してからP型MOSトランジスタQ1がオフ状態となるまでに、比較回路COMP1、制御電圧生成回路12a及びレベルシフタ12bによる遅延時間が発生し、この間、過電流は増加し続けることになる。即ち、P型MOSトランジスタQ1がオフ状態になるときの電圧変換回路10Aに流れる電流値は、比較回路COMP1で過電流が検出された時点での電流値より大きくなる。また、P型MOSトランジスタQ1がオフ状態になると、P型MOSトランジスタQ1には即座に電流が流れなくなるのに対し、コイルL1では、ダイオードD1から出力ノードへの電流が流れ続け、時間経過と共に減っていく。ここで、例えば、動作周波数が大きい場合等、電流抑制モードから通常動作モードに移行するまでの期間が短い場合や、出力電圧が低い場合等、コイルL1の両端の電圧差が低くコイルL1に流れる電流が減少する速度が遅い場合は、P型MOSトランジスタQ1がオン状態からオフ状態になるまでに増加する電流値の方が、P型MOSトランジスタQ1がオフ状態からオン状態になるまでに減少する電流値より大きくなる可能性がある。この場合には、保護機能が十分に機能せず、通常動作モードと電流抑制モードを繰り返す間に過電流の値が大きくなり、結果的に、DC-DCコンバータの構成部品がダメージを受ける可能性がある。近年、回路の小型化等により、動作周波数が早くなる傾向にあるが、動作周波数が早くなれば成るほど、電流抑制モードから通常動作モードへの移行時間が短くなり、保護機能が十分に機能しなくなる可能性が高くなる。また、DC-DCコンバータにおいて、制御可能な昇圧比範囲や降圧比範囲を広くするためには、P型MOSトランジスタQ1がオフ状態となる時間であるデッドタイムを短くする必要があるが、デッドタイムを短くすることにより、電流抑制モードから通常動作モードに移行する時間が短くなる可能性がある。本発明は上記の問題に鑑みてなされたものであり、その目的は、動作周波数が早い場合でも、過電流に対する保護機能を十分に発揮させることができ、構成部品の破損を防ぐことができるDC-DCコンバータを提供する点にある。上記目的を達成するための本発明に係るDC-DCコンバータは、入力直流電圧を所定の出力直流電圧に変換するDC-DCコンバータであって、前記入力直流電圧が入力される入力ノードと、前記入力ノードの電流が入力される第1ノードと、一端が前記第1ノードに、他端が第2ノードに夫々接続され、第1制御電圧に基づいてオン状態とオフ状態が切り替わる第1スイッチ素子と、接地電圧から前記第2ノードの方向に電流を通流可能に構成され、接地電圧と前記第2ノードの電圧に基づいてオン状態とオフ状態が切り替わる第2スイッチ素子と、一端が前記第2ノードに、他端が出力ノードに接続された誘導素子と、一端が出力ノードに接続され、他端に前記接地電圧が入力される容量素子と、前記第1ノードに流れる電流を検出する電流検出回路と、前記第2ノードの電圧値と所定の基準電圧を比較する比較回路と、前記第1制御電圧の電圧値を制御して前記第1スイッチ素子のオンオフ制御を行う制御回路と、を備え、前記制御回路が、通常動作時において、前記電流検出回路の検出結果に基づいて、前記第1ノードに所定の過電流判定値以上の電流が流れているか否かを判定し、前記過電流判定値以上の電流が流れていると判定した場合は、電流を抑制するための電流抑制動作に移行し、前記電流抑制動作時において、前記比較回路の比較結果に基づいて、前記通常動作に復帰した場合に前記第1ノードに前記過電流判定値以上の電流が流れるか否かを判定し、前記第1ノードに前記過電流判定値以上の電流が流れないと判定した場合は、前記通常動作に復帰することを特徴とする。上記目的を達成するための本発明に係るDC-DCコンバータは、入力直流電圧を所定の出力直流電圧に変換するDC-DCコンバータであって、前記入力直流電圧が入力される入力ノードと、前記入力ノードの電流が入力される第1ノードと、一端が前記第1ノードに、他端が第2ノードに夫々接続され、第1制御電圧に基づいてオン状態とオフ状態が切り替わる第1スイッチ素子と、接地電圧から前記第2ノードの方向に電流を通流可能に構成され、接地電圧と前記第2ノードの電圧に基づいてオン状態とオフ状態が切り替わる第2スイッチ素子と、一端が前記第2ノードに、他端が第3ノードに接続された誘導素子と、一端が前記第3ノードに接続され、他端に接地電圧が入力され、第2制御電圧に基づいてオン状態とオフ状態が切り替わる第3スイッチ素子と、前記第3ノードから出力ノードの方向に電流を通流可能に構成され、前記第3ノードの電圧と前記出力ノードの電圧に基づいてオン状態とオフ状態が切り替わる第4スイッチ素子と、一端が前記出力ノードに接続され、他端に前記接地電圧が入力される容量素子と、前記第1ノードに流れる電流を検出する電流検出回路と、前記第2ノードの電圧値と所定の基準電圧を比較する比較回路と、前記第1制御電圧の電圧値を制御して前記第1スイッチ素子に対するオンオフ制御、及び、前記第2制御電圧の電圧値を制御して前記第3スイッチ素子に対するオンオフ制御を行う制御回路と、を備え、前記制御回路が、通常動作時において、前記電流検出回路の検出結果に基づいて、前記第1ノードに所定の過電流判定値以上の電流が流れているか否かを判定し、前記過電流判定値以上の電流が流れていると判定した場合は、電流を抑制するための電流抑制動作に移行し、前記電流抑制動作時において、前記比較回路の比較結果に基づいて、前記通常動作に復帰した場合に前記第1ノードに前記過電流判定値以上の電流が流れるか否かを判定し、前記第1ノードに前記過電流判定値以上の電流が流れないと判定した場合は、前記通常動作に復帰することを特徴とする。更に好ましくは、上記特徴の本発明に係るDC-DCコンバータは、前記第3スイッチ素子が、MOSトランジスタで構成され、ドレイン端子が前記第3ノードに接続され、前記ゲート端子に前記第2制御電圧が、ソース端子に接地電圧が夫々入力されるように構成されている。更に好ましくは、上記特徴の本発明に係るDC-DCコンバータは、前記第4スイッチ素子が、アノード端子が前記第3ノードに、カソード端子が前記出力ノードに接続されたダイオードで構成されている。更に好ましくは、上記何れかの特徴の本発明に係るDC-DCコンバータは、前記制御回路が、前記電流抑制動作に移行した場合に、前記第1制御電圧の電圧値を制御して前記第1スイッチ素子を常時オフ状態にする。更に好ましくは、上記何れかの特徴の本発明に係るDC-DCコンバータは、前記第2基準電圧が、接地電圧である。更に好ましくは、上記何れかの特徴の本発明に係るDC-DCコンバータは、前記第1スイッチ素子が、MOSトランジスタで構成され、ソース端子が前記第1ノードに、ドレイン端子が前記第2ノードに夫々接続され、ゲート端子に前記第1制御電圧が入力されるように構成されている。更に好ましくは、上記特徴の本発明に係るDC-DCコンバータは、前記制御回路が、前記制御回路の動作電源電圧を前記第1スイッチ素子のオンオフ制御を可能な電圧値に変換するレベルシフタを備える。更に好ましくは、上記何れかの特徴の本発明に係るDC-DCコンバータは、前記第2スイッチ素子が、アノード端子に接地電圧が入力され、カソード端子が前記第2ノードに接続されたダイオードで構成されている。更に好ましくは、上記何れかの特徴の本発明に係るDC-DCコンバータは、前記第2ノードに前記入力直流電圧を入力可能な異常状態検出回路を備え、前記制御回路が、電源投入後、前記通常動作の実行前に、前記異常状態検出回路により前記第2ノードに前記入力直流電圧を印加し、前記比較回路の出力に基づいて、異常状態を検出する。従来は、上述したように、過電流が流れるかを判定するために通常動作に移行する必要があったことから、通常動作において過電流が流れる場合であっても、通常動作に移行していた。上記特徴のDC-DCコンバータによれば、第1スイッチ素子と誘導素子例えば、コイルの間の第2ノードの電圧値と基準電圧を比較する比較回路を設けたので、電流抑制動作に移行して第1スイッチ素子がオフ状態となった場合でも、通常動作に移行することなく、比較回路により第2ノードの電圧値と基準電圧を比較して過電流が流れるかを判定可能になるので、通常モードに移行した場合に過電流が流れるかを判定可能になる。即ち、上記特徴のDC-DCコンバータによれば、通常動作に移行することなく、比較回路により、通常モードに移行した場合に過電流が流れるかを判定可能であることから、過電流が流れない状態となってから通常動作に移行することが可能になる。これにより、動作周波数が早い場合でも、過電流によるDC-DCコンバータの構成部品の破損を防止することが可能になる。以下、本発明に係るDC-DCコンバータの実施形態を図面に基づいて説明する。ここで、図1は、本発明に係るDC-DCコンバータ1Aの一構成例を示している。DC-DCコンバータ1Aは、入力直流電圧VINを目標電圧VOUTに変換する電圧変換回路10Aと、通常動作モードにおいて、電圧変換回路10Aに所定の過電流判定値以上の電流が流れているか否かを判定する電流検出回路の一例としての比較回路COMP1と、電流抑制モードにおいて、通常動作に移行した場合に電圧変換回路10Aに過電流判定値以上の電流が流れるか否かを判定する比較回路COMP2と、目標電圧VOUTを設定するためのフィードバック電圧VFBを生成する抵抗分割回路RFBと、入力直流電圧VINが供給されると、入力直流電圧VINから電圧VDDを生成するシリーズレギュレータ11と、第1制御電圧VC1及び第2制御電圧VC2を生成して電圧変換回路10Aの動作制御を行う制御回路12と、一端が出力ノードに接続され、他端に接地電圧が入力される負荷回路13と、を備えて構成されている。尚、過電流判定値は、DC-DCコンバータの構成部品の耐圧等を考慮し、構成部品が破損しない電流値に設定する。尚、電圧変換回路10A、比較回路COMP1、抵抗分割回路RFB、シリーズレギュレータ11及び負荷回路13の構成は、図4に示す従来のDC-DCコンバータ100と同じであり、電圧変換回路10Aは、入力直流電圧VINが入力される入力ノードNINと、一端が入力ノードNINに、他端がノードNRS第1ノードに相当に夫々接続された抵抗素子RS1と、ソース端子がノードNRSに、ドレイン端子がノードNL1第2ノードに相当に夫々接続され、ゲート端子に第1制御電圧VC1が入力されるP型MOSトランジスタQ1第1スイッチ素子に相当と、アノード端子に接地電圧が入力され、カソード端子がノードNL1に接続されたショットキーダイオードD1第2スイッチ素子に相当と、一端がノードNL1に、他端がノードNL2に接続されたコイルL1誘導素子に相当と、ドレイン端子がノードNL2に接続され、ゲート端子に第2制御電圧VC2が、ソース端子に接地電圧が夫々入力されるN型MOSトランジスタQ2第3スイッチ素子に相当と、アノード端子がノードNL2に、カソード端子が出力ノードに夫々接続されたショットキーダイオードD2第4スイッチ素子に相当と、一端が出力ノードに接続され、他端に接地電圧が入力される平滑コンデンサC1容量素子に相当と、を備えて構成されている。尚、従来のDC-DCコンバータ100と同様に、P型MOSトランジスタQ1は、ノードNL1側が高耐圧となるように、N型MOSトランジスタQ2は、ノードNL2側が高耐圧となるように構成されている。比較回路COMP2は、電圧変換回路10AのノードNL1の電圧を所定の基準電圧Vref2と比較する。尚、基準電圧Vref2は、ノードNL1に過電流判定値以上の電流が流れていないと判定できる電圧、例えば、接地電圧に設定する。制御回路12は、通常動作モードにおいて、比較回路COMP1における比較結果に基づいてノードNRSに過電流判定値以上の電流が流れているか否かを判定し、ノードNRSに過電流判定値以上の電流が流れていると判定した場合は、電流を抑制するための電流抑制モードに移行し、電流抑制モードにおいて、比較回路COMP2の比較結果に基づいて、通常動作モードに移行した場合にノードNRSに過電流判定値以上の電流が流れるか否かを判定し、ノードNRSに過電流判定値以上の電流が流れないと判定した場合は、通常動作モードに移行するように構成されている。次に、本実施形態におけるDC-DCコンバータ1Aの処理動作について説明する。尚、図1に示すDC-DCコンバータ1Aは、図4に示す従来のDC-DCコンバータ100と同様に、通常動作モードと電流抑制モードの2つの動作モードで動作し、通常動作モードとしては、降圧動作モードと昇圧動作モードがある。降圧動作モードでは、制御回路12は、抵抗分割回路RFBからのフィードバック電圧VFBに基づいて、レベルシフタ12bを介してP型MOSトランジスタQ1のゲート端子に印加される第1制御電圧VC1のデューティ比を変化させて、P型MOSトランジスタQ1のオンオフ動作の制御を行う。また、制御回路12は、降圧動作モードでは、N型MOSトランジスタQ2をオフ状態に維持するように、第2制御電圧VC2を制御する。昇圧動作モードでは、制御回路12は、抵抗分割回路RFBからのフィードバック電圧VFBに基づいて、N型MOSトランジスタQ2のゲート端子に印加される第2制御電圧VC2のデューティ比を変化させて、N型MOSトランジスタQ2のオンオフ制御を行う。また、制御回路12は、昇圧動作モードでは、P型MOSトランジスタQ1をオン状態に維持するように、第1制御電圧VC1を生成する。制御回路12は、比較回路COMP1でノードNRSの電圧が基準電圧Vref1より低くなったことが検出された場合、過電流判定値以上の電流、即ち、過電流が電圧変換回路10Aに流れたと判定し、電流抑制モードに移行する。そして、過電流が流れるのを回避するために、第1制御電圧VC1をP型MOSトランジスタQ1がオフ状態となるように制御する。ここで、比較回路COMP1において過電流が検出され、P型MOSトランジスタQ1がオフ状態になると、コイルL1では、ダイオードD1から出力ノード側に向けて電流が流れる。これにより、P型MOSトランジスタQ1とコイルL1の間のノードNL1の電圧は、接地電圧レベルよりダイオードD1の順方向電圧分低い電圧となり、コイルL1に電流が流れ続ける限り、当該電圧が維持される。コイルL1に流れる電流が0になった後、仮に、P型MOSトランジスタQ1をオフ状態に維持したとすると、逆向きに電流が流れ始め、ノードNL1の電圧は、順次、入力直流電圧VIN付近まで上昇する。本実施形態では、第2基準電圧Vref2を接地電圧に設定しており、制御回路12は、比較回路COMP2でノードNL1の電圧が第2基準電圧Vref2より大きくなったことが検出されると、ノードNRSに過電流判定値以上の電流が流れなくなったと判定する。尚、上述したように、コイルL1に電流が流れ続ける間、ノードNL1の電圧が、接地電圧レベルよりダイオードD1の順方向電圧分低い電圧に維持されることから、ノードNL1の電圧が接地電圧まで上昇した時点では、コイルL1に流れる電流が逆方向となっている。従って、この状態において、通常動作モードに移行してP型MOSトランジスタQ1をオン状態にしても、ノードNRSに過電流判定値以上の電流が流れることはない。別実施形態1上記実施形態では、昇圧動作モードと降圧動作モードの両方で動作可能なDC-DCコンバータ1について説明したが、降圧動作モードのみの動作を行うDC-DCコンバータ1でも良い。ここで、図2は、降圧動作モードのみ実行可能なDC-DCコンバータ1Bの概略構成例を示している。DC-DCコンバータ1Bは、入力直流電圧VINを目標電圧VOUTに変換する電圧変換回路10Bと、通常動作モードにおいて、電圧変換回路10Bに過電流判定値以上の電流が流れているか否かを判定する電流検出回路の一例としての比較回路COMP1と、電流抑制モードにおいて、通常動作に移行した場合に電圧変換回路10Bに過電流判定値以上の電流が流れるか否かを判定する比較回路COMP2と、目標電圧VOUTを設定するためのフィードバック電圧VFBを生成する抵抗分割回路RFBと、力直流電圧が供給されると、入力直流電圧VINから電圧VDDを生成するシリーズレギュレータ11と、第1制御電圧VC1及び第2制御電圧VC2を生成して電圧変換回路10Bの動作制御を行う制御回路12と、一端が出力ノードに接続され、他端に接地電圧が入力される負荷回路13と、を備えて構成されている。尚、制御回路12、比較回路COMP1、抵抗分割回路RFB、シリーズレギュレータ11及び負荷回路13の構成は、図1に示すDC-DCコンバータ1Aと同じである。電圧変換回路10Bは、入力直流電圧VINが入力される入力ノードNINと、一端が入力ノードNINに、他端がノードNRS第1ノードに相当に夫々接続された抵抗素子RS1と、ソース端子がノードNRSに、ドレイン端子がノードNL1第2ノードに相当に夫々接続され、ゲート端子に第1制御電圧VC1が入力されるP型MOSトランジスタQ1第1スイッチ素子に相当と、アノード端子に接地電圧が入力され、カソード端子がノードNL1に接続されたショットキーダイオードD1第2スイッチ素子に相当と、一端がノードNL1に、他端が出力ノードに接続されたコイルL1インダクタに相当と、一端が出力ノードに接続され、他端に接地電圧が入力される平滑コンデンサC1と、を備えて構成されている。尚、図1に示すDC-DCコンバータ1Aと同様に、P型MOSトランジスタQ1は、ノードNL1側が高耐圧となるように構成されている。2上記第1実施形態において、図3に示すように、ノードNL1に入力直流電圧VINを入力可能な異常状態検出回路を備え、制御回路12が、電源投入後、通常動作の実行前に、異常状態検出回路によりノードNL1に入力直流電圧VINを印加し、比較回路COMP2の出力に基づいて、異常状態を検出するように構成しても良い。具体的には、異常状態検出回路は、一端がノードNINに、他端がノードNL1に夫々接続された比較的高抵抗な抵抗RS2で構成する。制御回路12は、電源投入後、通常動作の実行前に、比較回路COMP2の出力に基づいて、ノードNL1の電圧が基準電圧Vref2以上であるかを確認し、ノードNL1の電圧が基準電圧Vref2より低い場合は、P型MOSトランジスタQ1のドレイン端子とコイルL1が接地電圧GNDに短絡している可能性があると判定し、異常を判定する。ノードNL1の電圧が基準電圧Vref2以上の場合は、ノードNL1が接地電圧GNDに短絡していないと判定する。