第1導電型のウェル領域が形成されるとともに、当該ウェル領域内における上部に第2導電型のソース領域および第2導電型のドレイン領域が形成されてなる半導体基板と、前記半導体基板上における、前記ソース領域と前記ドレイン領域との間に相当する領域に設けられたゲート酸化膜と、前記ドレイン領域と前記ゲート酸化膜との間に設けられた分離酸化膜と、前記ゲート酸化膜と前記分離酸化膜の一部との上を覆うように形成されたゲート電極とを備える半導体装置において、前記ウェル領域内には、前記分離酸化膜の下側を含む領域に第2導電型の第1拡散層が形成されるとともに、前記第1拡散層の下側に前記第1拡散層から離間した状態で第1導電型の第2拡散層が形成され、前記第1拡散層の不純物濃度が、前記ドレイン領域の不純物濃度より低く、前記第2拡散層の不純物濃度が、前記ウェル領域の不純物濃度より高いことを特徴とする半導体装置。前記第1拡散層は、前記ドレイン領域の下側にも延びた状態で形成されてなることを特徴とする請求項1記載の半導体装置。前記第2拡散層は、前記ドレイン領域の下側に対応する領域に形成されていないことを特徴とする請求項1記載の半導体装置。前記第2拡散層の前記ソース領域側の端部は、前記ドレイン領域から前記ソース領域に向かう方向において、前記第1拡散層の前記ソース領域側の端部と同じ位置、またはそれより前記ドレイン領域側に後退した位置にあることを特徴とする請求項1記載の半導体装置。前記ウェル領域内には、前記第1拡散層と前記第2拡散層との間に、前記第1拡散層と接する状態で第2導電型の第3拡散層が形成され、前記第3拡散層の不純物濃度は、前記第1拡散層の不純物濃度よりも低いことを特徴とする請求項1記載の半導体装置。前記分離酸化膜は、LOCOSLocalOxidationofSilicon法により形成されることを特徴とする請求項1乃至5のいずれか1項に記載の半導体装置。前記分離酸化膜は、STIShallowTrenchIsolation法により形成されることを特徴とする請求項1乃至5のいずれか1項に記載の半導体装置。半導体基板に第1導電型のウェル領域を形成する工程と、前記ウェル領域内に第2導電型のソース領域および第2導電型のドレイン領域を形成する工程と、前記ウェル領域に第2導電型の第1拡散層を形成する工程と、前記第1拡散層を形成する工程の後に、半導体基板上における、平面視で前記第1拡散層の一部と重なる部位に分離酸化膜を形成する工程と、前記分離酸化膜を形成する工程の後に、前記第1拡散層の下側に前記第1拡散層に接する形で第2導電型の第2拡散層を形成する工程と、前記半導体基板上における、前記ソース領域と前記ドレイン領域との間のにゲート酸化膜を形成する工程と、前記ゲート酸化膜の上側から前記分離酸化膜の上側に亘ってゲート電極を形成する工程とを含むことを特徴とする半導体装置の製造方法。しかしながら、特許文献1に記載された技術では、第2分離酸化膜103bのソース領域105側の端部では、拡散層109の形成に際し、不純物が隣接する拡散層104の一部に重複してドープされ、不純物濃度が局所的に濃くなってしまうことがある。すると、第2分離酸化膜103bのソース領域105側の端部では、局所的に不純物濃度の変化の割合が大きくなる領域が存在し図14a中の破線で囲んだ部分、それに伴い、電界強度が高く等電位線の間隔が狭くなることで、耐圧が低下してしまう。また、ゲート酸化膜107の下側の一部に拡散層109が形成されていると、その分、チャネル長L1が短くなっているため、ソース領域105とドレイン領域106との間にパンチスルーが生じ易くなってしまう。本発明は上記事由に鑑みてなされたものであり、耐圧の向上およびパンチスルーの発生の抑制を図ることができる半導体装置を提供することを目的とする。本発明に係る半導体装置は、第1導電型のウェル領域が形成されるとともに、当該ウェル領域内における上部に第2導電型のソース領域および第2導電型のドレイン領域が形成されてなる半導体基板と、半導体基板上における、ソース領域とドレイン領域との間に相当する領域に設けられたゲート酸化膜と、ドレイン領域とゲート酸化膜との間に設けられた分離酸化膜と、ゲート酸化膜と分離酸化膜の一部との上を覆うように形成されたゲート電極とを備える半導体装置において、ウェル領域内には、分離酸化膜の下側を含む領域に第2導電型の第1拡散層が形成されるとともに、第1拡散層の下側に第1拡散層から離間した状態で第1導電型の第2拡散層が形成され、第1拡散層の不純物濃度が、ドレイン領域の不純物濃度より低く、第2拡散層の不純物濃度が、ウェル領域の不純物濃度より高いことを特徴とする。本構成によれば、第2導電型の第1拡散層の下側に、第1拡散層から離間した状態で第1導電型の第2拡散層を形成され、且つ、第1拡散層の不純物濃度が、ドレイン領域の不純物濃度より低く、第2拡散層の不純物濃度が、ウェル領域の不純物濃度より高いことにより、第1拡散層内において空乏層が半導体基板の厚み方向に広がるとともに、当該厚み方向に直交する方向にも広がることで、第1拡散層内における等電位線の間隔が広がるので、分離酸化膜の外周部の電界強度が低下するから、耐圧の向上を図ることができる。言い換えると、空乏層端の曲率半径が大きくなり、等電位線の曲線の曲がり具合が緩やかになるため、耐圧の向上を図ることができる。また、ゲート酸化膜下側のチャネル領域の長さを維持することができるので、ドレイン領域とソース領域との間でのパンチスルーの発生を抑制することができる。また、本発明に係る半導体装置は、上記第1拡散層が、上記ドレイン領域の下側にも延びた状態で形成されてなるものであってもよい。また、本発明に係る半導体装置は、上記第2拡散層が、上記ドレイン領域の下側に対応する領域に形成されていないものであってもよい。また、本発明に係る半導体装置は、上記第2拡散層の上記ソース領域側の端部が、上記ドレイン領域からソース領域に向かう方向において、上記第1拡散層のソース領域側の端部と同じ位置、またはそれよりドレイン領域側に後退した位置にあってもよい。また、本発明に係る半導体装置は、ウェル領域内に、上記1拡散層と上記第2拡散層との間に、第1拡散層と接する状態で第2導電型の第3拡散層が形成され、第3拡散層の不純物濃度が、第1拡散層の不純物濃度より低くてもよい。本構成によれば、上記第1拡散層と上記第2拡散層との間に、第1拡散層と接する状態で第2導電型の第3拡散層が形成され、且つ、第3拡散層の不純物濃度が第1拡散層の不純物濃度よりも低いことにより、第1拡散層内における空乏層が広がり、半導体基板の厚み方向および当該厚み方向に直交する方向における互いに隣接する等電位線の間隔が広がるので、分離酸化膜の外周部の電界強度を低減できるから、耐圧の向上を図ることができる。また、本発明に係る半導体装置は、上記分離酸化膜が、LOCOSLocalOxidationofSilicon法により形成されるものであってもよい。また、本発明に係る半導体装置は、上記分離酸化膜が、STIShallowTrenchIsolation法により形成されるものであってもよい。また、本発明は、半導体基板に第1導電型のウェル領域を形成する工程と、ウェル領域内に第2導電型のソース領域および第2導電型のドレイン領域を形成する工程と、ウェル領域に第2導電型の第1拡散層を形成する工程と、第1拡散層を形成する工程の後に、半導体基板上における、平面視で第1拡散層の一部と重なる部位に分離酸化膜を形成する工程と、分離酸化膜を形成する工程の後に、第1拡散層の下側に第1拡散層に接する形で第2導電型の第2拡散層を形成する工程と、半導体基板上における、ソース領域とドレイン領域との間のにゲート酸化膜を形成する工程と、ゲート酸化膜の上側から分離酸化膜の上側に亘ってゲート電極を形成する工程とを含む半導体装置の製造方法であってもよい。<実施の形態1><1>構成本実施の形態に係る半導体装置であるPチャネル型の高耐圧MOSトランジスタの構成について、図1を用いて説明する。図1aに示すように、高耐圧MOSトランジスタは、N型の半導体基板シリコン基板1の主表面上に、素子分離のために、分離酸化膜3が形成されている。このシリコン基板1には、主表面から所定の深さ本実施の形態では、主表面から深さ2μm乃至15μm程度に至るまでの領域に、N型のウェル領域2が形成されている。このウェル領域2の不純物濃度は、シリコン基板1自体の不純物濃度よりも高い。また、ウェル領域2の上部における分離酸化膜3によって囲まれた領域には、P型のドレイン領域6が形成されており、ウェル領域2の上部における、ドレイン領域6から所定の間隔だけ隔てた位置にP型のソース領域5が形成されている。分離酸化膜3の下側には、ドレイン領域6の下側にも延びた状態でP型の第1拡散層4が形成されている。また、シリコン基板1上における、ソース領域5とドレイン領域6との間には、ゲート酸化膜7が形成されており、ゲート酸化膜7と分離酸化膜3の一部を覆うようにゲート電極8が形成されている。そして、第1拡散層4の下側には、第1拡散層4から離間した状態でウェル領域2よりも不純物濃度の高いN型の第2拡散層11が形成されている。図1aのA-A方向における不純物濃度のプロファイルを図1bに示す。このプロファイルには、図1bに示すように、第1拡散層4の不純物濃度の分布中心に対応する深さおよび第2拡散層11の不純物濃度の分布中心に対応する深さそれぞれにピークが存在し、この2つのピークから第1拡散層4の位置と第2拡散層11の位置とを特定することができる。シリコン基板1は、シリコン単結晶により形成され、比抵抗が5乃至70Ωcm程度である。ここで、ウェル領域2は、不純物濃度が平均で2×1014乃至1×1016cm-3程度である。第1拡散層4は、不純物濃度が平均で4×1014乃至1×1017cm-3程度であり、分離酸化膜3の下面から深さ1μm程度のところまで形成されている。この第1拡散層4は、ホウ素をイオン注入することにより形成される。第2拡散層11は、不純物濃度が平均で3×1014乃至9×1016cm-3程度であり、分離酸化膜3の下面から深さ1.0乃至2.5μm程度のところまで形成されている。この第2拡散層11は、リンイオンを注入することにより形成される。また、第2拡散層11におけるソース領域5側の端部は、第1拡散層4のソース領域5側の端部より0乃至1μm程度、ドレイン領域6側に位置する。また、図1cに示すように、高耐圧MOSトランジスタは、第1拡散層4および第2拡散層11がドレイン領域6の周囲を囲むように形成されるとともに、第2拡散層11が、平面視で第1拡散層4と重なるように位置している。なお、図1aは、図1cにおけるX-X線で破断した断面図に相当する。次に、本実施の形態に係る高耐圧MOSトランジスタと、図14に示す構成と同じ構成の比較例に係る高耐圧MOSトランジスタとについて、ドレイン領域6に電圧を印加したときにおける等電位線の分布を図2aおよびbに示す。このとき、ウェル領域2、ソース領域5、ゲート電極8のそれぞれはグラウンド電位0Vとなっている。比較例に係る高耐圧MOSトランジスタでは、拡散層209を形成する際に不純物が重複してドープされる部位である、第2分離酸化膜203bのソース領域205側の端部で、局所的に不純物濃度が濃くなる。そして、ドレイン領域206に電圧を印加したときにおける等電位線の分布は、この第2分離酸化膜203bのソース領域205側の端部での不純物濃度の分布を反映して、図2bに示すように、第2分離酸化膜203bのソース領域205側の端部における等電位線の間隔が局所的に狭くなり、当該部位での電界強度が高くなっている。一方、本実施の形態に係る高耐圧MOSトランジスタでは、図2aに示すように、第1拡散層4内における等電位線の分布が半導体基板1の厚み方向図2a中の矢印A1参照およびソース領域5からドレイン領域6へ向かう方向厚み方向に直交する方向に広がり図2a中の矢印A2参照、各等電位線同士の間隔が広がっている。これは、ウェル領域2に比べて不純物濃度の高い第2拡散層11を第1拡散層4の下側に第1拡散層4から離間した状態で形成することにより、第1拡散層4内における空乏層の深さ方向および水平方向の広がりが変化したことの現われである。これにより、分離酸化膜3近傍の電界強度が低減されている。つまり、本実施の形態に係る高耐圧MOSトランジスタは、分離酸化膜3のソース領域5側の端部を含む分離酸化膜3近傍における電界強度が低減されることにより、耐圧の向上が図られている。また、分離酸化膜3のソース領域5側の端部における等電位線とゲート酸化膜7の下面とのなす角度は、比較例に係る高耐圧MOSトランジスタに比べて、大きくなっている。つまり、分離酸化膜3のソース領域5側の端部に発生する電界のゲート酸化膜7に直交する成分の大きさが減少している。これにより、ゲート酸化膜7へのホットキャリアの注入等が軽減するので、耐圧向上を図ることができる。また、本実施の形態に係る高耐圧MOSトランジスタは、図1aに示すように、第1拡散層4のソース領域5側の端部が、ゲート酸化膜7の下側のチャネル領域にせり出していないことにより、比較例に係る高耐圧MOSトランジスタに比べて、ソース5領域とドレイン領域6との間でのパンチスルー発生を抑制できる。ここにおいて、比較例に係る高耐圧MOSトランジスタの場合、パンチスルーの発生を抑制するために、チャネル長L1を大きくすることが考えられるが、チャネル長L1を大きくすると、その分、トランジスタ全体のサイズが大きくなってしまい、小型化を図る上で障害となる。これに対して、本実施の形態に係る高耐圧MOSトランジスタの場合、チャネル長を維持しつつ耐圧を向上させることができるので、トランジスタ全体のサイズの小型化を図ることができる。また、本実施の形態に係る高耐圧MOSトランジスタは、N型の第2拡散層11が、第1拡散層4の下側における、第1拡散層4から離間した位置に形成されていることにより、第2拡散層11を形成する際に、第1拡散層4の一部に第2拡散層11が干渉することを抑制して、第1拡散層4の不純物濃度に斑が生じることを抑制できるので、第1拡散層4内の等電位線の分布を安定させることができるから、耐圧特性のばらつきを抑制することができる。また、第1拡散層4のうち、分離酸化膜3の下側の電流経路となる領域の拡散抵抗に影響しない。従って、分離酸化膜3の下側の電流パスドリフト領域の抵抗増大を抑制することができる。<製造方法>本実施の形態に係る高耐圧MOSトランジスタの製造方法について説明する。まず、半導体基板シリコン基板1上におけるN型のウェル領域2を形成する予定のウェル領域形成予定領域以外の領域に、フォトリソグラフィ技術を利用してレジストマスクを形成する。その後、レジストマスクを介してリンイオンを注入する。ここで、イオン注入は、加速エネルギーを100乃至150keV、ドーズ量を2.0×1011乃至1.0×1012cm-2として行う。その後、レジストマスクを除去し、温度1000°C乃至1200°Cで熱処理を4時間乃至10時間行い、注入したリンイオンを活性化させることにより、シリコン基板1の表面から深さ2μm乃至15μm程度の深さのウェル領域2が形成される図3a参照。次に、シリコン基板1上に熱酸化処理によりシリコン酸化膜12を形成した後に、CVD法によりシリコン窒化膜13を形成し、LOCOSLocalOxidationofSilicon法により分離酸化膜3を形成する予定の分離酸化膜形成予定領域以外の領域をマスクするレジストマスクを形成する。そして、当該レジストマスクを用いてシリコン窒化膜13だけをドライエッチングで除去することにより分離酸化膜形成予定領域にスリットSを形成し、その後、レジストマスクを除去する。ここで、LOCOS法により分離酸化膜3を形成する際、熱酸化処理を行うが、この熱酸化処理の際、スリットS周部のシリコン窒化膜13が熱応力によってシリコン基板1の上方に捲り上がる。これにより、分離酸化膜3の面積は、シリコン窒化膜13に形成されたスリットSの面積に比べて大きくなる。従って、スリットSの面積は、実際に作ろうとする分離酸化膜3の面積よりも小さくなるように作製する必要がある。その後、第1拡散層4を形成する予定の第1拡散層形成予定領域以外の領域をマスクするレジストマスク14を形成した後に、イオン注入により、ホウ素をイオン注入する。ここで、イオン注入は、加速エネルギー100乃至150keV、ドーズ量を5×1012乃至2×1013cm-2として行う図3b参照。そして、レジストマスク14を除去した後、熱酸化処理により分離酸化膜3を形成する。ここにおいて、その後、シリコン窒化膜13およびシリコン酸化膜12の一部分離酸化膜3以外の領域に形成されたシリコン酸化膜12を除去する図3c参照。この熱酸化処理の際に加わる熱により、ホウ素イオンが熱拡散および活性化して第1拡散層4が形成される。続いて、第2拡散層11を形成する予定の第2拡散層形成予定領域以外の領域をマスクするレジストマスク15を形成し、リンイオンを注入する図3d参照。ここで、イオン注入は、加速エネルギー1000乃至3000keV、ドーズ量を1×1011乃至1×1012cm-2として行う。その後、レジストマスク15を除去し、ゲート酸化膜7を形成した後に、ポリシリコン膜を形成する。次に、フォトリソグラフィ技術を利用してゲート電極8を形成するゲート電極形成予定領域以外の領域をマスクするレジストマスクを形成し、ドライエッチングによりポリシリコン膜をエッチングして、ゲート電極8を形成する図3e参照。次に、フォトリソグラフィ技術を利用して、ソース領域5およびドレイン領域6を形成する予定のソース領域形成予定領域およびドレイン領域形成予定領域以外の領域をマスクするレジストマスクを形成した後に、BF2イオンを注入する。ここで、イオン注入は、加速エネルギー20乃至40keV、ドーズ量を1×1015乃至5×1015cm-2として行う。その後、レジストマスクを除去することにより、ソース領域5およびドレイン領域6が形成される図3f参照。分離酸化膜3の形成前に第2拡散層10を形成すると、分離酸化膜3を形成する時の加熱によって、表面に拡散され、ドリフト領域は薄くなる、またチャネル部分が濃くなることで電流能力を落としてしまうが、本発明では、電流能力の低下を防止できる。また、第1拡散層4の下側に第2拡散層11を形成することにより、第1拡散層4内の不純物が深さ方向に拡散するのを抑えることができるので、第1拡散層4の不純物濃度に斑が発生することを抑制できるから、第1拡散層4内の等電位線の分布を安定させることができ、耐圧の劣化を抑制することができる。<実施の形態2>本実施の形態に係るPチャネル型の高耐圧MOSトランジスタの構成について、図4を用いて説明する。図4aに示すように、この高耐圧MOSトランジスタは、N型のシリコン基板1の主表面上に、素子分離のために、分離酸化膜3が形成されている。このシリコン基板1は、主表面から所定の深さ本実施の形態では、主表面から深さ2μm乃至15μm程度に至るまでの領域にN型のウェル領域2が形成されている。このウェル領域2の不純物濃度は、シリコン基板1自体の不純物濃度よりも高い。また、ウェル領域2内における上部であって且つ分離酸化膜3によって囲まれた領域には、P型のドレイン領域6が形成されており、このドレイン領域6から所定の間隔だけ隔てた位置にP型のソース領域5が形成されている。また、分離酸化膜3の下側には、ドレイン領域6の下側にも延びた状態でP型の第1拡散層4が形成されている。また、シリコン基板1上におけるソース領域5とドレイン領域6との間に相当する領域にはゲート酸化膜7が形成されており、ゲート酸化膜7の上側から分離酸化膜3の上側に亘ってゲート電極8が形成されている。そして、第1拡散層4の下側には、第1拡散層4から離間した状態でN型の第2拡散層11が形成されている。この第2拡散層11の不純物濃度は、ウェル領域2の不純物濃度よりも高い。また、第1拡散層4と第2拡散層11との間には、第1拡散層4と接する状態でP型の第3拡散層10が形成されている。この第3拡散層10の不純物濃度は、第1拡散層4の不純物濃度よりも低い。図4aのA-A方向における不純物濃度のプロファイルを図4bに示す。このプロファイルには、図4bに示すように、第1拡散層4の不純物濃度の分布中心に対応する深さ、第2拡散層11の不純物濃度の分布中心に対応する深さおよび第3拡散層10の不純物濃度の分布中心に対応する深さそれぞれにピークが存在し、この3つのピークから第1拡散層4の位置と、第2拡散層11の位置と、第3拡散層10とを特定することができる。シリコン基板1は、シリコン単結晶により形成され、比抵抗は5乃至70Ωcm程度である。ここで、ウェル領域2は、不純物濃度が2×1014乃至1×1016cm-3程度である。第1拡散層4は、不純物濃度が4×1014乃至1×1017cm-3程度であり、分離酸化膜3の下側から深さ1μm程度のところまで形成されている。第3拡散層10は、不純物濃度が2×1014乃至9×1016cm-3程度であり、分離酸化膜3の下側から深さ0.5乃至2μm程度のところまで形成されている。この第1拡散層4および第3拡散層10は、ホウ素をイオン注入することにより形成される。また、第3拡散層10におけるソース領域5側の端部は、第1拡散層4のソース領域5側の端部より0乃至1μm程度、ドレイン領域6側に位置する。そして、第3拡散層10は、図4cに示すように、平面視で第1拡散層4の内側に位置している。また、第2拡散層11は、不純物濃度が3×1014乃至9×1016cm-3程度であり、分離酸化膜3の下側から深さ1乃至2.5μm程度のところまで形成されている。また、第2拡散層11におけるソース領域5側の端部は、第3拡散層10におけるソース領域5側の端部と略同じ位置にある。そして、第2拡散層11は、図4cに示すように、平面視で第1拡散層4の内側に位置しており、平面視で第3拡散層10と重なるように形成されている。従って、第3拡散層10および第2拡散層11をイオン注入により形成する際、共通のマスクを使用することができるので、マスク形成工程を省略することができるから、製造コストの削減を図ることができる。次に、本実施の形態に係る高耐圧MOSトランジスタについて、ドレイン領域6に電圧を印加したときにおける等電位線の分布を図5に示す。比較例に係る高耐圧MOSトランジスタでは、図2bに示すように、ドレイン領域106に電圧を印加したときにおける、等電位線の分布が、拡散層104と拡散層109とが重なる領域である、第2分離酸化膜103bのソース領域5側の端部で、局所的に不純物濃度が濃くなる。このため、第2分離酸化膜103bのソース領域5側の端部における等電位線の間隔が局所的に狭くなっている。一方、本実施の形態に係る高耐圧MOSトランジスタでは、図5に示すように、図13に示す構成の高耐圧MOSトランジスタに比べて、等電位線の分布が第2拡散層11側にシフトし図5中の矢印参照、等電位線の間隔が広がっている。つまり、本実施の形態に係る高耐圧MOSトランジスタは、第2分離酸化膜3bのソース領域5側における電界強度が低く抑制されるので、耐圧の向上を図ることができる。また、分離酸化膜3のソース領域5側の端部における等電位線とゲート酸化膜7の下面とのなす角度は、前述の比較例に係る高耐圧MOSトランジスタに比べて、大きくなっている。つまり、分離酸化膜3のソース領域5側の端部に発生する電界のゲート酸化膜7に直交する成分の大きさが減少している。これにより、ゲート酸化膜7へのホットキャリアの注入等が軽減するので、耐圧向上を図ることができる。結局、本実施の形態に係る高耐圧MOSトランジスタでは、第1拡散層4と第2拡散層11との間に、第1拡散層4に接する状態で第1拡散層4よりも不純物濃度の低い第3拡散層10が形成されていることにより、第1拡散層4および第3拡散層10内の空乏層の広がり形状が変わり、それに伴って、分離酸化膜3の外周部における等電位線の間隔が広がる、即ち、分離酸化膜3の外周部における電界強度が低下するので、耐圧の向上が図れる。また、第3拡散層10のソース領域5側の端部が、第1拡散層4のソース領域5側の端部よりもドレイン領域6側に位置することにより、前述の比較例に係る高耐圧MOSトランジスタに比べて、ソース5領域とドレイン領域6との間でのパンチスルーの発生を抑制することができる。この高耐圧MOSトランジスタは、電流能力に大きな影響を与える分離酸化膜3の下側の領域に、第1拡散層4および第2拡散層11が半導体基板1の厚み方向で重なる形で形成されていることにより、図14に示す構成の高耐圧MOSトランジスタに比べて、分離酸化膜3の下側の電流パスドリフト領域の抵抗を下げることができる。<変形例>1前述の実施の形態1では、図1cに示すように、平面視で第2拡散層11が第1拡散層4と略重なる例について説明したが、これに限定されるものではない。例えば、図6aに示すように、平面視で第2拡散層11が第1拡散層4に比べて小さくなるように形成されてなるものであってもよい。図6aにおけるX-X線で破断した断面図が、図6bである。本変形例では、図6bに示すように、第2拡散層11におけるソース領域5側の端部が、第1拡散層4におけるソース領域5側の端部よりもドレイン領域6側の位置にある。或いは、図7aに示すように、平面視で第2拡散層11が第1拡散層4に比べて大きくなるように形成されてなるものであってもよい。図7aにおけるX-X線で破断した断面図が、図7bである。本変形例では、図7bに示すように、第2拡散層11におけるソース領域5側の端部が、第1拡散層4におけるソース領域5側の端部よりもソース領域5側の位置にある。2前述の実施の形態1では、図1cに示すように、第2拡散層11が、平面視で矩形状に形成されてなる例について説明したが、これに限定されるものではない。例えば、図8aに示すように、第2拡散層11が、平面視でコーナー部分が円弧状に形成されてなるものであってもよい。また、図8bに示すように、第2拡散層11が、平面視で矩形のコーナー部分を直線状に切欠してなる八角形状に形成されてなるものであってもよい。本変形例によれば、第2拡散層11におけるコーナー部での電界集中を緩和することができるので、耐圧の向上を図ることができる。言い換えると、空乏層端の曲率半径が大きくなり、曲線の曲がり具合が緩やかになるため、耐圧の向上を図ることができる。3前述の実施の形態1では、第1拡散層4が、平面視でドレイン領域6と重なる部位に形成され、且つ、第2拡散層11が、平面視でドレイン領域6と重なる部位に形成されてなる例について説明したが、これに限定されるものではない。例えば、第2拡散層11が、平面視でドレイン領域6と重なる部位に存在しない構成であってもよい図9a参照。図9aにおけるX-X線で破断した断面図が、図9bである。本変形例では、図9bに示すように、第2拡散層11が、ドレイン領域6の下側に対応する領域に形成されていない。4前述の実施の形態2では、図4cに示すように、第2拡散層11および第3拡散層10が、平面視で第1拡散層4の内側に形成されてなる例について説明したが、これに限定されるものではない。例えば、図10aに示すように、平面視で第1拡散層4、第2拡散層11および第3拡散層10が略重なるように形成されてなるものであってもよい。図9aにおけるX-X線で破断した断面図が、図9bである。本変形例では、図10bに示すように、第2拡散層11および第3拡散層10におけるソース領域5側の端部が、第1拡散層4におけるソース領域5側の端部と略等しい位置にある。5前述の実施の形態2では、図4cに示すように、第2拡散層11および第3拡散層10が、平面視で矩形状に形成されてなる例について説明したが、これに限定されるものではない。例えば、図11aに示すように、第2拡散層11および第3拡散層10が、平面視でコーナー部分が円弧状に形成されてなるものであってもよい。或いは、第2拡散層11および第3拡散層10が、平面視で矩形のコーナー部分を直線状に切欠してなる八角形状に形成されてなるものであってもよい。本変形例によれば、第2拡散層11および第3拡散層10におけるコーナー部での電界の集中を緩和することができるので、耐圧の向上を図ることができる。例えば、図11bに示すように、ゲート電極8およびソース領域5が、ドレイン領域6の周囲を囲むように形成されている場合、第2拡散層11および第3拡散層10における各コーナー部では、図11b中の矢印で示すように、電気力線電界の集中が緩和されることに伴い、電界強度が低減されることになる。6前述の実施の形態1および2では、分離酸化膜3をLOCOS法により形成する例について説明したが、分離酸化膜3の形成方法はLOCOS法に限定されるものではなく、例えば、STIShallowTrenchIsolation法により形成されるものであってもよい。以下、STI法により分離酸化膜3を形成する場合の製造方法を図12に基づいて説明する。まず、半導体基板シリコン基板1に、リンイオンの注入および熱処理を行うことで、シリコン基板1にウェル領域2を形成する図12a参照。なお、具体的な方法は、実施の形態1と同様なので説明を省略する。次に、シリコン基板1上に熱酸化処理によりシリコン酸化膜12を形成した後に、CVD法によりシリコン窒化膜13を形成し、STI法により分離酸化膜3を形成する予定の分離酸化膜形成予定領域以外の領域をマスクするレジストマスクを形成し、当該レジストマスクを用いてシリコン窒化膜13だけをドライエッチングで除去する。その後、第1拡散層4を形成する予定の第1拡散層形成予定領域以外の領域をマスクするレジストマスク14を形成した後に、イオン注入および熱処理を行うことにより、第1拡散層4を形成すし図12b、その後、レジスト14を除去する。次に、フォトリソグラフィ技術を利用して、分離酸化膜3を形成する予定の分離酸化膜形成予定領域以外の領域をマスクするレジストマスクを再び形成し、当該レジストマスクを用いてシリコン酸化膜12をドライエッチングで除去し、更に、シリコン基板1をエッチングした後に、レジストマスクを除去することで、トレンチ構造を形成する図12c参照。その後、熱酸化法およびCVD法により、トレンチを埋めるようにシリコン酸化膜を形成し、その後、CMP法による平坦化、シリコン窒化膜13およびシリコン酸化膜の一部の除去を行うことにより、図12dに示す構造を得る。図12dの構造を形成した後の工程は、図3d乃至fと同様なので、説明を省略する。7前述の実施の形態1および2では、ウェル領域2および第2拡散層11がN型、第1拡散層4および第3拡散層10がP型である例について説明したが、これに限定されるものではなく、例えば、ウェル領域2および第2拡散層11がP型、第1拡散層4および第3拡散層10がN型であってもよい。8前述の実施の形態1では、第1拡散層4の不純物濃度が平均で4×1014乃至1×1017cm-3程度であり、分離酸化膜3の下側から深さ1μm程度のところまで形成され、また、第2拡散層11の不純物濃度が平均で3×1014乃至9×1016cm-3程度であり、分離酸化膜3の下側から深さ0.5乃至2μm程度のところまで形成されてなる例について説明したが、第1拡散層4の不純物濃度および形成される領域の深さはこれに限定されるものでなく、第1拡散層4と第2拡散層11とが離間して配置され、且つ、第2拡散層11の不純物濃度がウェル領域2の不純物濃度より高ければよい。