絶縁基板の上にゲート電極を含むゲート線を形成する段階と、前記ゲート線の上にゲート絶縁膜を形成する段階と、前記ゲート絶縁膜の上に第1非晶質シリコン層、第2非晶質シリコン層、下部データ金属層、及び上部データ金属層を順次に形成する段階と、前記上部データ金属層の上に第1部分と第1部分より厚い第2部分とを有する第1感光膜パターンを形成する段階と、前記第1感光膜パターンをマスクとして前記上部データ金属層及び前記下部データ金属層をエッチングして、第1下部データ金属パターン及び側壁が突出した突出部を含む第1上部データ金属パターンを形成する第1エッチング段階と、前記第1感光膜パターンをマスクとして前記第1非晶質シリコン層及び前記第2非晶質シリコン層をエッチングして、それぞれ第1非晶質シリコン層パターン及び第2非晶質シリコン層パターンを形成する第2エッチング段階と、前記第1感光膜パターンをアッシングして第2感光膜パターンを形成する段階と、前記第2感光膜パターンをマスクとして第1上部データ金属パターンをエッチングして、第2上部データ金属パターンを形成する第3エッチング段階と、前記第2感光膜パターンをマスクとして前記第1下部データ金属パターン、前記第1非晶質シリコン層パターン、及び前記第2非晶質シリコン層パターンをエッチングして、半導体、オーミックコンタクト層、ソース電極を含むデータ線、及びドレイン電極を形成する第4エッチング段階と、前記データ線、前記ドレイン電極、及び前記ゲート絶縁膜の上に保護膜を形成する段階と、前記保護膜の上に前記ドレイン電極と接続する画素電極を形成する段階とを含む薄膜トランジスタ表示板の製造方法。前記第1上部データ金属パターン及び前記第1下部データ金属パターンは、前記第1感光膜パターンに対してアンダーカットが形成される、請求項1に記載の薄膜トランジスタ表示板の製造方法。前記第1上部データ金属パターン及び前記第1下部データ金属パターンの側壁は、前記第1感光膜パターンの側壁の内側に位置する、請求項2に記載の薄膜トランジスタ表示板の製造方法。前記第1上部データ金属パターンの突出部は、テーパ状になっている上部と、逆テーパ状になっている下部とを含む、請求項3に記載の薄膜トランジスタ表示板の製造方法。前記第1上部データ金属パターンの突出部の下部の終端と前記第1下部データ金属パターンの側壁とが一致する、請求項4に記載の薄膜トランジスタ表示板の製造方法。前記上部データ金属層は銅または銅合金で形成され、前記下部データ金属層はチタニウムまたはチタニウム合金で形成される、請求項5に記載の薄膜トランジスタ表示板の製造方法。前記第1エッチング段階及び前記第3エッチング段階はウェットエッチング工程を実施し、前記第2エッチング段階及び前記第4エッチング段階はドライエッチング工程を実施する、請求項6に記載の薄膜トランジスタ表示板の製造方法。前記第1上部データ金属パターンの突出部の下部の終端と前記第2感光膜パターンの側壁の位置が同一である、請求項7に記載の薄膜トランジスタ表示板の製造方法。前記上部データ金属層は銅または銅合金で形成され、前記下部データ金属層はチタニウムまたはチタニウム合金で形成される、請求項1に記載の薄膜トランジスタ表示板の製造方法。前記第1エッチング段階及び前記第3エッチング段階はウェットエッチング工程を実施し、前記第2エッチング段階及び前記第4エッチング段階はドライエッチング工程を実施する、請求項9に記載の薄膜トランジスタ表示板の製造方法。前記第1上部データ金属パターンの突出部の下部の終端と前記第2感光膜パターンの側壁の位置が同一である、請求項10に記載の薄膜トランジスタ表示板の製造方法。前記第1エッチング段階及び前記第3エッチング段階はウェットエッチング工程を実施し、前記第2エッチング段階及び前記第4エッチング段階はドライエッチング工程を実施する、請求項1に記載の薄膜トランジスタ表示板の製造方法。前記第1上部データ金属パターンの側壁の突出部の終端と前記第2感光膜パターンの側壁の位置が同一である、請求項12に記載の薄膜トランジスタ表示板の製造方法。前記第1上部データ金属パターンの突出部は、テーパ状になっている上部と、逆テーパ状になっている下部とを含む、請求項1に記載の薄膜トランジスタ表示板の製造方法。前記第1上部データ金属パターンの突出部の下部の終端と前記第1下部データ金属パターンの側壁とが一致する、請求項14に記載の薄膜トランジスタ表示板の製造方法。前記第1下部データ金属パターンの側壁はテーパ状になっており、前記第1上部データ金属パターンの突出部の終端の内側に位置する、請求項1に記載の薄膜トランジスタ表示板の製造方法。基板の上に第1半導体層、第2半導体層、下部導電層、及び上部導電層を順次に形成する段階と、前記上部導電層の上に第1部分と第1部分より厚い第2部分とを有する第1感光膜パターンを形成する段階と、前記第1感光膜パターンをマスクとして前記下部導電層及び前記上部導電層をエッチングして、第1下部導電パターン及び側壁が突出した突出部を含む第1上部導電パターンを形成する第1エッチング段階と、前記第1感光膜パターンをマスクとして前記第1半導体層及び前記第2半導体層をエッチングして、第1半導体層パターン及び第2半導体層パターンを形成する第2エッチング段階と、前記第1感光膜パターンから第2感光膜パターンを形成する段階と、前記第2感光膜パターンをマスクとして前記第1上部導電パターンをエッチングして、第2上部導電パターンを形成する第3エッチング段階と、前記第2感光膜パターンをマスクとして前記第1下部導電パターン、前記第1半導体層パターン、及び前記第2半導体層パターンをエッチングする第4エッチング段階とを含む薄膜トランジスタ表示板の製造方法。前記第4エッチング段階は、データ線、前記データ線から延びたソース電極、データ線、半導体、前記ソース電極、及び前記ドレイン電極と前記半導体との間に位置したオーミックコンタクト層を形成する、請求項17に記載の薄膜トランジスタ表示板の製造方法。前記データ線及び前記ドレイン電極の上に保護膜を形成する段階と、前記保護膜の上に前記ドレイン電極と接続する画素電極を形成する段階とをさらに含む、請求項18に記載の薄膜トランジスタ表示板の製造方法。前記第1半導体層及び前記第2半導体層は非晶質シリコンを含む、請求項19に記載の薄膜トランジスタ表示板の製造方法。前記第2感光膜パターンを形成する段階は、前記第1感光膜をアッシングする段階を含む、請求項20に記載の薄膜トランジスタ表示板の製造方法。本発明の目的は、薄膜トランジスタ表示板の製造工程時、半導体層の側壁がデータ線の側壁に対して突出することを最小化することにある。本発明の一実施形態に係る薄膜トランジスタ表示板の製造方法は、絶縁基板の上にゲート電極を含むゲート線を形成する段階と、ゲート線の上にゲート絶縁膜を形成する段階と、ゲート絶縁膜の上に第1非晶質シリコン層、第2非晶質シリコン層、下部データ金属層、及び上部データ金属層を順次に形成する段階と、上部データ金属層の上に第1部分と第1部分より厚い第2部分とを有する第1感光膜パターンを形成する段階と、第1感光膜パターンをマスクとして上部データ金属層及び下部データ金属層をエッチングして、第1下部データ金属パターン及び側壁が突出した突出部を含む第1上部データ金属パターンを形成する第1エッチング段階と、第1感光膜パターンをマスクとして第1非晶質シリコン層及び第2非晶質シリコン層をエッチングして、それぞれ第1非晶質シリコン層パターン及び第2非晶質シリコン層パターンを形成する第2エッチング段階と、第1感光膜パターンをアッシングして第2感光膜パターンを形成する段階と、第2感光膜パターンをマスクとして第1上部データ金属パターンをエッチングして、第2上部データ金属パターンを形成する第3エッチング段階と、第2感光膜パターンをマスクとして第1下部データ金属パターン、第1非晶質シリコン層パターン、及び第2非晶質シリコン層パターンをエッチングして、半導体、オーミックコンタクト層、ソース電極を含むデータ線、及びドレイン電極を形成する第4エッチング段階と、データ線、ドレイン電極、及びゲート絶縁膜の上に保護膜を形成する段階と、保護膜の上にドレイン電極と接続する画素電極を形成する段階とを含む。第1上部データ金属パターン及び第1下部データ金属パターンは、第1感光膜パターンに対してアンダーカットを形成することができる。第1上部データ金属パターン及び第1下部データ金属パターンの側壁は、第1感光膜パターンの側壁の内側に位置することができる。第1上部データ金属パターンの突出部は、テーパ状になっている上部と、逆テーパ状になっている下部とを含むことができる。第1上部データ金属パターンの突出部の下部の終端と前記第1下部データ金属パターンの側壁とが一致できる。上部データ金属層は銅または銅合金で形成され、下部データ金属層はチタニウムまたはチタニウム合金で形成することができる。第1エッチング段階及び第3エッチング段階はウェットエッチング工程を実施し、第2エッチング段階及び第4エッチング段階はドライエッチング工程を実施することができる。第1上部データ金属パターンの突出部の下部の終端と第2感光膜パターンの側壁の位置を同一にすることができる。第1下部データ金属パターンの側壁はテーパ状になっており、第1上部データ金属パターンの突出部の終端の内側に位置することができる。本発明の他の実施形態に係る薄膜トランジスタ表示板の製造方法は、基板上に第1半導体層、第2半導体層、下部導電層、及び上部導電層を順次に形成する段階と、上部導電層上に第1部分と第1部分より厚い第2部分とを有する第1感光膜パターンを形成する段階と、第1感光膜パターンをマスクとして下部導電層及び上部導電層をエッチングして、第1下部導電パターン及び側壁が突出した突出部を含む第1上部導電パターンを形成する第1エッチング段階と、第1感光膜パターンをマスクとして第1半導体層及び第2半導体層をエッチングして、第1半導体層パターン及び第2半導体層パターンを形成する第2エッチング段階と、第1感光膜パターンから第2感光膜パターンを形成する段階と、第2感光膜パターンをマスクとして第1上部導電パターンをエッチングして、第2上部導電パターンを形成する第3エッチング段階と、第2感光膜パターンをマスクとして第1下部導電パターン、第1半導体層パターン、及び第2半導体層パターンをエッチングする第4エッチング段階とを含む。第4エッチング段階は、データ線、前記データ線から延びたソース電極、データ線、半導体、ソース電極、及びドレイン電極と半導体との間に位置したオーミックコンタクト層を形成することができる。データ線及びドレイン電極の上に保護膜を形成する段階と、保護膜の上にドレイン電極と接続する画素電極を形成する段階とをさらに含むことができる。第1半導体層及び第2半導体層は非晶質シリコンを含むことができる。第2感光膜パターンを形成する段階は、第1感光膜をアッシングする段階を含むことができる。本発明の実施形態によれば、半導体層の側壁がデータ線の側壁に対して突出することを最小化することができる。添付した図面を参照して、本発明の実施形態について本発明が属する技術分野における通常の知識を有する者が容易に実施できるように詳細に説明する。しかし、本発明は種々の異なる形態に実現でき、ここで説明する実施形態に限られない。図面において、種々の層及び領域を明確に表現するために厚さを拡大して示した。明細書の全体にわたって類似する部分に対しては同一の図面符号を付けた。層、膜、領域、板などの部分が他の部分の上にあるという時、これは他の部分のすぐ上にある場合だけでなく、その中間に他の部分がある場合も含む。一方、ある部分が他の部分のすぐ上にあるという時には、中間に他の部分がないことを意味する。図1は、本発明の一実施形態に係る薄膜トランジスタ表示板の配置図であり、図2は、図1のII-II線に沿った断面図である。ガラスまたはプラスチックなどの絶縁物質で形成された基板110の上に、ゲート電極124を含む複数のゲート線121、その上にはゲート絶縁膜140、複数の半導体層154、複数のオーミックコンタクト部材163、165、複数のデータ線171、及び複数のドレイン電極175が順次に形成されている。ゲート線121はゲート信号を伝達し、図1中において主に横方向に延びており、データ線171はデータ信号を伝達し、図1中において主に縦方向に延びてゲート線121と交差する。各データ線171はゲート電極124に向かって延びた複数のソース電極173を含む。ドレイン電極175はデータ線171と分離しており、ゲート電極124を中心にソース電極173と対向する。データ線171、ソース電極173、及びドレイン電極175は、下部膜171p、173p、175pと上部膜171r、173r、175rからなる二重膜に形成されている。下部膜171p、173p、175pはチタニウムTiまたはチタニウム合金からなり、その厚さは100乃至500Åであり、上部膜171r、173r、175rは銅Cuまたは銅合金からなり、その厚さは1000乃至5000Åである。半導体層154はゲート電極124の上に位置し、その上のオーミックコンタクト部材163、165は半導体層154とデータ線171及びドレイン電極175との間にだけ配置されて、この二つの間の接触抵抗を低くする。ここで、半導体層154の側壁は、データ線171及びドレイン電極175の側壁に対して突出しており、このような半導体層154の側壁の突出部は約0.8μm程度であり、これは従来の1.0乃至1.2μm比べて減少した数値である。一つのゲート電極124、一つのソース電極173、及び一つのドレイン電極175は、半導体層154と共に一つの薄膜トランジスタを構成し、薄膜トランジスタのチャネルchannelは、ソース電極173とドレイン電極175との間の半導体層154に形成される。データ線171及びドレイン電極175の上には窒化ケイ素及び酸化ケイ素などからなる保護膜180が形成されている。保護膜180にはドレイン電極175を露出するコンタクトホール185が形成されており、保護膜180の上には画素電極191が形成されており、コンタクトホール185を通じてドレイン電極175と接続されている。以下、本発明の一実施形態に係る薄膜トランジスタ表示板の製造方法について、図3乃至図11を図1及び図2と共に参照して説明する。図3乃至図11は、本発明の一実施形態に係る薄膜トランジスタ表示板の製造方法を順次に示した断面図である。最初に、図3に示したように、透明な絶縁基板110の上にゲート電極124を含むゲート線121を形成した後に、ゲート線121を含む絶縁基板110の全面にゲート絶縁膜140を形成する。次に、図4に示したように、ゲート絶縁膜140の上に非晶質シリコン層150、不純物がドーピングされた非晶質シリコン層160、及びデータ金属層170を順次に積層する。ここで、データ金属層170は、チタニウムTiまたはチタニウム合金からなる下部金属層170pと、銅Cuまたは銅合金からなる上部金属層170rとを含む。データ金属層170の上に、厚さが互いに異なる第1部分50a及び第2部分50bを含む第1感光膜パターン50を形成する。図4において、第2部分50bは薄膜トランジスタのチャネルに対応しており、第1部分50aはソース電極173、ドレイン電極175に対応しています。第1部分50aの厚みは第2部分50bの厚みよりも厚い。第1感光膜パターン50は、感光膜図示せずを塗布し、光透過領域、半透過領域、及び光遮断領域を有するハーフトーンhalf-toneマスクを使用して露光し、現像して形成する。ハーフトーンマスクの半透過領域は半透明膜またはスリットパターンを利用して形成することができる。次に、図5に示したように、第1感光膜パターン50をマスクとしてデータ金属層170をエッチングする第1ウェットエッチング工程を実施する。エッチングされたデータ金属層170は第1感光膜パターン50に対してアンダーカットが形成される。この時、上部金属層170rの側壁は突出した形状であり、下部金属層170pの周縁は上部金属層170rの側壁に比べて内側に位置する。このような形状を形成するために、第1ウェットエッチング工程には硫酸アンモニウムNH42S2O812wt、硝酸のような無機酸2wt、アセテート塩のような有機酸1wt、フッ化水素HF1wt、フッ化ホウ素酸HBF40.7wt、及び水を含むエッチング液を使用する。以下、上部金属層170rの側壁の突出形状について、図6を参照して詳細に説明する。図6に示したように、上部金属層170rの突出形状の上部はテーパ状になっており、この時の角Aは30度乃至50度である。上部金属層170rの突出形状の下部は逆テーパ状になっており、この時の角Bは30度乃至50度である。また、上部金属層170rの突出形状の上部の内側と、上部金属層170rの突出形状の下部の内側とを連結する角Cはほぼ垂直に近い。このような形状によって、後述する半導体層154の側壁の突出部が減少する効果がある。次に、図7に示したように、第1感光膜パターン50をマスクとして、非晶質シリコン層150及び不純物がドーピングされた非晶質シリコン層160をエッチングする第1ドライエッチング工程を実施する。次に、図8に示したように、第1感光膜パターン50をアッシングして第1部分50aの一部と第2部分50bを除去して、第2感光膜パターン51を形成する。第2感光膜パターン51は、この後に形成される薄膜トランジスタのチャネルに対応する部分を露出する。この時、第2感光膜パターンの側壁と上部金属層170rの突出した側壁の下部とが一致するようにする。例えば、上部金属層170rの下面の端部と、第2感光膜パターン51の側壁と、が一致する。また、角Cが概ね垂直であることから、下部金属層170pの側壁と、第2感光膜パターンの側壁と、が一致しても良い。次に、図9に示したように、第2感光膜パターン51をマスクとして上部金属層170rをエッチングする第2ウェットエッチング工程を実施する。この時、この後に形成される薄膜トランジスタのチャネルに対応する部分を露出する。また、この第2ウェットエッチング工程により、図9に示すように、上部金属層170rの側壁は、突出部がエッチングされてテーパ形状となる。次に、図10に示したように、第2感光膜パターン51をマスクとして、下部金属層170p、不純物がドーピングされた非晶質シリコン層160、及び非晶質シリコン層150をエッチングする第2ドライエッチング工程を実施して、ソース電極173を含むデータ線171、ドレイン電極175、オーミックコンタクト層163、165、及び半導体層154を形成する。ここで、半導体層154の側壁突出部は約0.8μm程度で、従来の1.0乃至1.2μmに比べて減少するようになる。次に、図11に示したように、第2感光膜パターン51を除去した後に、データ線171、ドレイン電極175、及びゲート絶縁膜140を含む全面に保護膜180を形成する。以下、図12及び表1を参照して、従来技術と本発明による実施形態の半導体の側壁の突出部を比較する。図12aは、従来技術による半導体層の側壁の突出部の電子顕微鏡写真であり、図12bは、本発明の実施形態による半導体層の側壁の突出部の電子顕微鏡写真である。表1は従来技術による半導体層の側壁の突出部及び本発明の実施形態による半導体層の側壁の突出部と、それによるエッチング時間を比較したものである。図12及び表1に表れているように、本発明の実施形態による半導体層の側壁の突出部は0.83μmで、従来の1.01μmに比べて18が減少したことが分かり、これに伴うエッチング時間も17が減少したことが分かる。次に、図2に示したように、ドレイン電極175を露出するコンタクトホール185を形成した後に、保護膜180の上に画素電極191を形成する。以下、本発明の他の実施形態に係る薄膜トランジスタ表示板の製造方法について説明する。図13乃至図18は、本発明の他の実施形態に係る薄膜トランジスタ表示板の製造方法を順次に示した図面である。図13に示したように、透明な絶縁基板110の上にゲート電極124を含むゲート線121を形成した後、ゲート線121を含む絶縁基板110の全面にゲート絶縁膜140を形成する。ゲート絶縁膜140の上に非晶質シリコン層150、不純物がドーピングされた非晶質シリコン層160、及びデータ金属層170を順次に積層する。ここで、データ金属層170は、チタニウムTiまたはチタニウム合金からなる下部金属層170pと、銅Cuまたは銅合金からなる上部金属層170rとを含む。データ金属層170の上に、厚さが互いに異なる第1部分50a及び第2部分50bを含む第1感光膜パターン50を形成する。図13において、第2部分50bは薄膜トランジスタのチャネルに対応しており、第1部分50aはソース電極173、ドレイン電極175に対応しています。第1部分50aの厚みは第2部分50bの厚みよりも厚い。第1感光膜パターン50は、感光膜図示せずを塗布し、光透過領域、半透過領域、及び光遮断領域を有するハーフトーンhalf-toneマスクを使用して露光し、現像して形成する。ハーフトーンマスクの半透過領域は半透明膜またはスリットパターンを利用して形成することができる。第1感光膜パターン50をマスクとしてデータ金属層170をエッチングする第1ウェットエッチング工程を実施する。エッチングされたデータ金属層170は、第1感光膜パターン50に対してアンダーカットが形成される。この時、下部金属層170p及び上部金属層170rの周縁はテーパ状であり、下部金属層170pが上部金属層170rよりもさらにエッチングされて、下部金属層170pは上部金属層170rに対してアンダーカットが形成される。第1ウェットエッチング工程には、下部金属層170pと上部金属層170rのエッチング比が異なるエッチング液を使用する。つまり、下部金属層170pのエッチング速度が上部金属層170rのエッチング速度よりもさらに速い。よって、第1ウェットエッチング工程により所定時間エッチングを行うことで、上部金属層170rよりも下部金属層170pがより多くエッチングされ、図13のような形状となる。次に、図14に示したように、第1感光膜パターン50をマスクとして非晶質シリコン層150及び不純物がドーピングされた非晶質シリコン層160をエッチングする第1ドライエッチング工程を実施する。次に、図15に示したように、第1感光膜パターン50をアッシングして第1部分50aの一部と第2部分50bを除去して、第2感光膜パターン51を形成する。第2感光膜パターン51は、この後に形成される薄膜トランジスタのチャネルに対応する部分を露出する。この時、第2感光膜パターン51の周縁位置と下部金属層170pの周縁位置とが同一である。例えば、上部金属層170rの上面の端部と、第2感光膜パターン51の側壁と、が一致する。次に、図16に示したように、第2感光膜パターン51をマスクとして上部金属層170rをエッチングする第2ウェットエッチング工程を実施する。この第2ウェットエッチング工程により、図16に示すように、上部金属層170rの側壁及び下部金属層170pの側的は、概ね連続的なテーパ形状となる。なお、このような連続的なテーパ形状となるように、第2ウェットエッチング工程の時間、温度等の諸条件が設定されている。次に、図17及び図18に示したように、第2感光膜パターン51をマスクとして、下部金属層170p、不純物がドーピングされた非晶質シリコン層160、及び非晶質シリコン層150をエッチングする第2ドライエッチング工程を実施する。第2ドライエッチング工程は、まず、第2感光膜パターン51をマスクとして下部金属層170pをエッチングする。この時、不純物がドーピングされた非晶質シリコン層160及び非晶質シリコン層150の一部も共にエッチングされる。その後、第2感光膜パターン51をマスクとして不純物がドーピングされた非晶質シリコン層160をエッチングして、非晶質シリコン層150の一部を露出する。この時、非晶質シリコン層150の一部も共にエッチングされて、ソース電極173を含むデータ線171、ドレイン電極175、オーミックコンタクト層163、165、及び半導体層154を形成する。次に、図2に示したように、第2感光膜パターン51を除去した後に、データ線171、ドレイン電極175、及びゲート絶縁膜140を含む全面に保護膜180を形成する。そして、ドレイン電極175を露出するコンタクトホール185を形成した後に、保護膜180の上に画素電極191を形成する。以上、本発明の好ましい実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、次の請求範囲で定義している本発明の基本概念を利用した当業者の種々の変形及び改良形態も本発明の権利範囲に属するものである。例えば、本実施形態は液晶表示装置を扱っているが、本発明は薄膜トランジスタを含む他の種々の表示装置に適用可能である。