"電気光学素子を駆動する駆動トランジスタ、信号線からの信号をサンプリングする書込みトランジスタ、及び、前記信号線からの信号に応じた電圧を保持して該電圧に基づく電位を駆動トランジスタのゲートに印加する容量素子を含む画素回路が配置されて成る画素アレイ部と、前記駆動トランジスタのゲート電極に所定の電位を与えた状態で前記駆動トランジスタの一方のソース/ドレイン電極の電位を当該駆動トランジスタに流れる電流によって変化させる動作に際して、前記駆動トランジスタのゲート電極をフローティング状態とする駆動部とを備える表示装置。前記駆動部は、前記駆動トランジスタの一方のソース/ドレイン電極の電位を当該駆動トランジスタに流れる電流によって変化させる動作の途中で前記駆動トランジスタのゲート電極をフローティング状態とする請求項1に記載の表示装置。前記駆動部は、前記駆動トランジスタの一方のソース/ドレイン電極の電位を当該駆動トランジスタに流れる電流によって変化させる動作に入った後に前記書込みトランジスタを非導通状態にする請求項2に記載の表示装置。前記駆動部は、前記駆動トランジスタが導通状態にあるときに前記書込みトランジスタを非導通状態にする請求項3に記載の表示装置。前記駆動部は、前記駆動トランジスタの一方のソース/ドレイン電極の電位を当該駆動トランジスタに流れる電流によって変化させる動作に入る前に前記駆動トランジスタのゲート電極をフローティング状態とする請求項1に記載の表示装置。前記駆動トランジスタの一方のソース/ドレイン電極の電位を当該駆動トランジスタに流れる電流によって変化させるタイミングから前記書込みトランジスタによる信号書込みのタイミングまでの時間が、1水平走査期間以上である請求項1に記載の表示装置。前記駆動トランジスタのゲート電極に前記所定の電位を与える時間よりも、前記駆動トランジスタのゲート電極をフローティング状態とする時間の方が長い請求項1に記載の表示装置。前記書込みトランジスタによる信号書込み直前において、フローティング状態となっている前記駆動トランジスタのゲート電極の電位は、当該駆動トランジスタの閾値電圧を反映した値になっている請求項1に記載の表示装置。前記駆動トランジスタ及び前記書込みトランジスタは、半導体上に形成されている請求項1に記載の表示装置。前記駆動トランジスタ及び前記書込みトランジスタは、導電体上に形成された絶縁体上に形成されている請求項1に記載の表示装置。電気光学素子を駆動する駆動トランジスタ、信号線からの信号をサンプリングする書込みトランジスタ、及び、前記信号線からの信号に応じた電圧を保持して該電圧に基づく電位を駆動トランジスタのゲートに印加する容量素子を含む画素回路が配置されて成る表示装置の駆動に当たって、前記駆動トランジスタのゲート電極に所定の電位を与えた状態で前記駆動トランジスタの一方のソース/ドレイン電極の電位を当該駆動トランジスタに流れる電流によって変化させる動作に際して、前記駆動トランジスタのゲート電極をフローティング状態とする表示装置の駆動方法。電気光学素子を駆動する駆動トランジスタ、信号線からの信号をサンプリングする書込みトランジスタ、及び、前記信号線からの信号に応じた電圧を保持して該電圧に基づく電位を駆動トランジスタのゲートに印加する容量素子を含む画素回路が配置されて成る画素アレイ部と、前記駆動トランジスタのゲート電極に所定の電位を与えた状態で前記駆動トランジスタの一方のソース/ドレイン電極の電位を当該駆動トランジスタに流れる電流によって変化させる動作に際して、前記駆動トランジスタのゲート電極をフローティング状態とする駆動部とを備える表示装置を有する電子機器。ここで、駆動トランジスタや書込みトランジスタなどをガラス基板のような絶縁体上でなく、シリコンのような半導体上に形成する場合を考える。駆動トランジスタを半導体上に形成する場合、絶縁体上に形成する場合に比べて、ブートストラップゲインが小さくなる傾向にある。そして、ブートストラップゲインが小さくなることによって、画素回路の動作を正常に行うことが難しくなる。ブートストラップゲインが小さくなる現象は、駆動トランジスタなどを半導体上に形成する場合に限らず、金属などの導電体上に形成された絶縁体上に駆動トランジスタ等を形成する場合についても同様に発生する。そこで、本開示は、ブートストラップゲインが相対的に小さい状況下にあっても、画素回路の動作を正常に行うことが可能な表示装置、表示装置の駆動方法、及び、当該表示装置を有する電子機器を提供することを目的とする。上記目的を達成するために、本開示は、電気光学素子を駆動する駆動トランジスタ、信号線からの信号をサンプリングする書込みトランジスタ、及び、前記信号線からの信号に応じた電圧を保持して該電圧に基づく電位を駆動トランジスタのゲートに印加する容量素子を含む画素回路が配置されて成る表示装置において、前記駆動トランジスタのゲート電極に所定の電位を与えた状態で前記駆動トランジスタの一方のソース/ドレイン電極の電位を当該駆動トランジスタに流れる電流によって変化させる動作に際して、前記駆動トランジスタのゲート電極をフローティング状態とする構成を採っている。本開示の表示装置は、表示部を備える各種の電子機器において、その表示部として用いることができる。ここでは、駆動トランジスタの一方のソース/ドレイン電極の電位をソース電位と記述し、ゲート電極の電位をゲート電位と記述する。駆動トランジスタのゲート電位を所定の電位にした状態で駆動トランジスタのソース電位を当該駆動トランジスタに流れる電流によって変化させる動作に際して、駆動トランジスタのゲート電極をフローティング状態とと、そのときのブートストラップ動作で駆動トランジスタに流れる電流がブートストラップゲインによって減少する。このとき、駆動トランジスタのゲート電極がフローティング状態にあるため、駆動トランジスタのゲート電位がソース電位の変動に応じて変動する。このときの変動量は駆動トランジスタの閾値電圧に依存する。このため、書込みトランジスタによる信号書込み時において、駆動トランジスタの閾値電圧が小さい画素では書き込んだ信号の振幅は小さく、閾値電圧が大きい画素では書き込んだ信号の振幅は大きくなる。つまり、駆動トランジスタの閾値電圧に差があった場合の閾値電圧の差分が、上記の動作後のブートストラップ期間中における駆動トランジスタのゲート電位及びソース電位に反映される。これにより、最終的に、信号書込み終了後の発光時における駆動トランジスタのゲート-ソース間電圧が閾値電圧の差分の影響を受けない。本開示によれば、ブートストラップゲインが相対的に小さい状況下にあっても、信号書込み終了後の発光時における駆動トランジスタのゲート-ソース間電圧が閾値電圧の差分の影響を受けないため、画素回路の動作を正常に行うことができる。以下、本開示の技術を実施するための形態以下、実施形態と記述するについて図面を用いて詳細に説明する。本開示は実施形態に限定されるものではない。以下の説明において、同一要素又は同一機能を有する要素には同一符号を用いることとし、重複する説明は省略する。尚、説明は以下の順序で行う。1.本開示の表示装置、表示装置の駆動方法、及び、電子機器、全般に関する説明2.本開示の前提となるアクティブマトリクス型表示装置2-1.システム構成2-2.画素回路2-3.基本的な回路動作2-4.TFTを半導体上に形成する場合について3.実施形態に関する説明3-1.実施例13-2.実施例23-3.実施例34.電子機器5.本開示の構成<1.本開示の表示装置、表示装置の駆動方法、及び、電子機器、全般に関する説明>本開示の表示装置は、駆動トランジスタ、書込みトランジスタ、及び、容量素子を少なくとも含む画素回路が配置されて成る平面型フラットパネル型の表示装置である。駆動トランジスタは電気光学素子を駆動する。書込みトランジスタは、信号線からの信号をサンプリングして画素内に書き込む。容量素子は、信号線からの信号に応じた電圧を保持して該電圧に基づく電位を駆動トランジスタのゲートに印加する。平面型の表示装置としては、有機EL表示装置、液晶表示装置、プラズマ表示装置などを例示することができる。これらの表示装置のうち、有機EL表示装置は、有機材料のエレクトロルミネッセンスElectroLuminescence:ELを利用し、有機薄膜に電界をかけると発光する現象を用いた有機EL素子を画素の発光素子電気光学素子として用いている。有機EL表示装置は次のような特長を持っている。すなわち、有機EL素子は、10V以下の印加電圧で駆動できるために低消費電力である。有機EL素子は自発光素子であるために、液晶表示装置に比べて、画像の視認性が高く、しかも、バックライト等の照明部材を必要としないために軽量化及び薄型化が容易である。更に、有機EL素子は、応答速度が数μsec程度と非常に高速であるために動画表示時の残像が発生しない。有機EL素子は、電流駆動型の電気光学素子である。電流駆動型の電気光学素子としては、有機EL素子の他に、無機EL素子、LED素子、半導体レーザー素子などを例示することができる。上記構成の画素回路を有する表示装置では、駆動トランジスタのゲート電極に所定の電位を与えた状態で駆動トランジスタの一方のソース/ドレイン電極の電位以下、ソース電位と記述するを当該駆動トランジスタに流れる電流によって変化させる動作が行われる。この動作は、後述する有機EL表示装置における閾値補正動作処理に相当する。そして、本開示は、閾値補正動作に際して、当該閾値補正動作に先立って所定の電位が与えられた駆動トランジスタのゲート電極をフローティング状態とすることを特徴としている。駆動トランジスタのゲート電極をフローティング状態とする動作は、画素回路を駆動する駆動部による駆動の下に実行される。駆動部は、駆動トランジスタのソース電位を当該駆動トランジスタに流れる電流によって変化させる動作の途中で駆動トランジスタのゲート電極をフローティング状態とすることができる。その際、駆動部は、閾値補正動作に入った後で、駆動トランジスタが導通状態にあるときに書込みトランジスタを非導通状態にするのが好ましい。駆動部は、閾値補正動作に入る前に駆動トランジスタのゲート電極をフローティング状態とすることもできる。いずれの場合にも、閾値補正動作に入るタイミングから書込みトランジスタによる信号書込みのタイミングまでの時間閾値補正期間を、1H1水平走査期間以内とすることもできるし、1H以上とすることもできる。1H以上とすることで、駆動トランジスタのゲート電位、ソース電位が飽和した後に、書込みトランジスタによる信号書込みを行うことが可能となる。駆動トランジスタのゲート電極をフローティング状態にするに当たっては、駆動トランジスタのゲート電極に所定の電位を与える時間よりも、駆動トランジスタのゲート電極をフローティング状態とする時間の方を長くするのがよい。そして、書込みトランジスタによる信号書込み直前において、フローティング状態となっている駆動トランジスタのゲート電極の電位は、当該駆動トランジスタの閾値電圧を反映した値になっているのが好ましい。駆動トランジスタ及び書込みトランジスタについて、シリコンなどの半導体上に形成した構成とすることができる。半導体上にトランジスタを形成した場合、当該トランジスタは、ゲート/ソース/ドレイン/バックゲートベースの4端子となる。そして、駆動トランジスタを半導体上に形成した場合、絶縁体上に形成する場合に比べて、ブートストラップゲインが小さくなる傾向にある。また、駆動トランジスタ及び書込みトランジスタについて、金属などの導電体上に形成された絶縁体上に形成した構成とすることができる。導電体上に形成された絶縁体上にトランジスタを形成した場合、当該トランジスタは4端子ではなく、ゲート/ソース/ドレインの3端子となる。そして、駆動トランジスタを導電体上に形成された絶縁体上に形成した場合にも、半導体上に形成した場合と同様に、絶縁体上に形成する場合に比べて、ブートストラップゲインが小さくなる傾向にある。何故なら、例えばボトムゲート構造のトランジスタを導電体基板上に絶縁体を介して形成した場合、導電体基板とゲート電極との間が全体に亘って寄生容量となってしまうからである。<2.本開示の前提となるアクティブマトリクス型表示装置>[2-1.システム構成]図1は、本開示の前提となるアクティブマトリクス型表示装置の基本的な構成の概略を示すシステム構成図である。アクティブマトリクス型表示装置は、電気光学素子に流れる電流を、当該電気光学素子と同じ画素内に設けた能動素子、例えば絶縁ゲート型電界効果トランジスタによって制御する表示装置である。絶縁ゲート型電界効果トランジスタとしては、典型的には、TFTThinFilmTransistor;薄膜トランジスタが用いられる。ここでは、一例として、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子である、例えば有機EL素子を、画素画素回路の発光素子として用いるアクティブマトリクス型有機EL表示装置の場合を例に挙げて説明するものとする。図1に示すように、本開示の前提となる有機EL表示装置10は、有機EL素子を含む複数の画素20が行列状に2次元配置されてなる画素アレイ部30と、当該画素アレイ部30の周辺に配置される駆動回路部駆動部とを有する構成となっている。駆動回路部は、書込み走査回路40、電源供給走査回路50及び信号出力回路60等からなり、画素アレイ部30の各画素20を駆動する。ここで、有機EL表示装置10がカラー表示対応の場合は、カラー画像を形成する単位となる1つの画素単位画素は複数の副画素サブピクセルから構成され、この副画素の各々が図1の画素20に相当することになる。より具体的には、カラー表示対応の表示装置では、1つの画素は、例えば、赤色Red;R光を発光する副画素、緑色Green;G光を発光する副画素、青色Blue;B光を発光する副画素の3つの副画素から構成される。但し、1つの画素としては、RGBの3原色の副画素の組み合わせに限られるものではなく、3原色の副画素に更に1色あるいは複数色の副画素を加えて1つの画素を構成することも可能である。より具体的には、例えば、輝度向上のために白色White;W光を発光する副画素を加えて1つの画素を構成したり、色再現範囲を拡大するために補色光を発光する少なくとも1つの副画素を加えて1つの画素を構成したりすることも可能である。画素アレイ部30には、m行n列の画素20の配列に対して、行方向画素行の画素の配列方向に沿って走査線311~31mと電源供給線321~32mとが画素行毎に配線されている。更に、m行n列の画素20の配列に対して、列方向画素列の画素の配列方向に沿って信号線331~33nが画素列毎に配線されている。走査線311~31mは、書込み走査回路40の対応する行の出力端にそれぞれ接続されている。電源供給線321~32mは、電源供給走査回路50の対応する行の出力端にそれぞれ接続されている。信号線331~33nは、信号出力回路60の対応する列の出力端にそれぞれ接続されている。書込み走査回路40は、クロックパルスckに同期してスタートパルスspを順にシフト転送するシフトレジスタ回路等によって構成されている。この書込み走査回路40は、画素アレイ部30の各画素20への映像信号の信号電圧の書込みに際して、走査線31311~31mに対して書込み走査信号WSWS1~WSmを順次供給することによって画素アレイ部30の各画素20を行単位で順番に走査線順次走査する。電源供給走査回路50は、クロックパルスckに同期してスタートパルスspを順にシフトするシフトレジスタ回路等によって構成されている。この電源供給走査回路50は、書込み走査回路40による線順次走査に同期して、第1電源電位Vccpと当該第1電源電位Vccpよりも低い第2電源電位Viniとで切り替わることが可能な電源電位DSDS1~DSmを電源供給線32321~32mに供給する。後述するように、電源電位DSのVccp/Viniの切替えにより、画素20の発光/非発光消光の制御が行なわれる。信号出力回路60は、信号供給源図示せずから供給される輝度情報に応じた映像信号の信号電圧以下、単に信号電圧と記述する場合もあるVsigと基準電圧Vofsとを選択的に出力する。ここで、基準電圧Vofsは、映像信号の信号電圧Vsigの基準となる電位例えば、映像信号の黒レベルに相当する電位であり、後述する閾値補正処理の際に用いられる。信号出力回路60から出力される信号電圧Vsig/基準電圧Vofsは、信号線33331~33nを介して画素アレイ部30の各画素20に対して、書込み走査回路40による走査によって選択された画素行の単位で書き込まれる。すなわち、信号出力回路60は、信号電圧Vsigを行ライン単位で書き込む線順次書込みの駆動形態を採っている。[2-2.画素回路]図2は、画素画素回路20の具体的な回路構成の一例を示す回路図である。画素20の発光部は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子である有機EL素子21から成る。図2に示すように、画素20は、有機EL素子21と、有機EL素子21に電流を流すことによって当該有機EL素子21を駆動する駆動回路とによって構成されている。有機EL素子21は、全ての画素20に対して共通に配線所謂、ベタ配線された共通電源供給線34にカソード電極が接続されている。有機EL素子21を駆動する駆動回路は、駆動トランジスタ22、書込みトランジスタ23、及び、保持容量24を有する構成となっている。駆動トランジスタ22及び書込みトランジスタ23としてNチャネル型のTFTを用いることができる。但し、ここで示した、駆動トランジスタ22及び書込みトランジスタ23の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。駆動トランジスタ22は、一方の電極ソース/ドレイン電極が有機EL素子21のアノード電極に接続され、他方の電極ソース/ドレイン電極が電源供給線32321~32mに接続されている。書込みトランジスタ23は、一方の電極ソース/ドレイン電極が信号線33331~33nに接続され、他方の電極ソース/ドレイン電極が駆動トランジスタ22のゲート電極に接続されている。また、書込みトランジスタ23のゲート電極は、走査線31311~31mに接続されている。駆動トランジスタ22及び書込みトランジスタ23において、一方の電極とは、一方のソース/ドレイン領域に電気的に接続された金属配線を言い、他方の電極とは、他方のソース/ドレイン領域に電気的に接続された金属配線を言う。また、一方の電極と他方の電極との電位関係によって一方の電極がソース電極ともなればドレイン電極ともなり、他方の電極がドレイン電極ともなればソース電極ともなる。保持容量24は、一方の電極が駆動トランジスタ22のゲート電極に接続され、他方の電極が駆動トランジスタ22の他方の電極、及び、有機EL素子21のアノード電極に接続されている。尚、有機EL素子21の駆動回路としては、駆動トランジスタ22及び書込みトランジスタ23の2つのトランジスタと保持容量24の1つの容量素子とからなる回路構成のものに限られるものではない。例えば、一方の電極が有機EL素子21のアノード電極に、他方の電極が固定電位にそれぞれ接続されることで、有機EL素子21の容量不足分を補う補助容量を必要に応じて設けた回路構成を採ることも可能である。上記構成の画素20において、書込みトランジスタ23は、書込み走査回路40から走査線31を通してゲート電極に印加されるHighアクティブの書込み走査信号WSに応答して導通状態となる。これにより、書込みトランジスタ23は、信号線33を通して信号出力回路60から供給される、輝度情報に応じた映像信号の信号電圧Vsigまたは基準電圧Vofsをサンプリングして画素20内に書き込む。書込みトランジスタ23によって書き込まれた信号電圧Vsigまたは基準電圧Vofsは、駆動トランジスタ22のゲート電極に印加されるとともに保持容量24に保持される。駆動トランジスタ22は、電源供給線32321~32mの電源電位DSが第1電源電位Vccpにあるときには、一方の電極がドレイン電極、他方の電極がソース電極となって飽和領域で動作する。これにより、駆動トランジスタ22は、電源供給線32から電流の供給を受けて有機EL素子21を電流駆動にて発光駆動する。より具体的には、駆動トランジスタ22は、飽和領域で動作することにより、保持容量24に保持された信号電圧Vsigの電圧値に応じた電流値の駆動電流を有機EL素子21に供給し、当該有機EL素子21を電流駆動することによって発光させる。駆動トランジスタ22は更に、電源電位DSが第1電源電位Vccpから第2電源電位Viniに切り替わったときには、一方の電極がソース電極、他方の電極がドレイン電極となってスイッチングトランジスタとして動作する。これにより、駆動トランジスタ22は、有機EL素子21への駆動電流の供給を停止し、有機EL素子21を非発光状態にする。すなわち、駆動トランジスタ22は、有機EL素子21の発光/非発光を制御するトランジスタとしての機能をも併せ持っている。この駆動トランジスタ22のスイッチング動作により、有機EL素子21が非発光状態となる期間非発光期間を設け、有機EL素子21の発光期間と非発光期間の割合デューティを制御することができる。このデューティ制御により、1表示フレーム期間に亘って画素が発光することに伴う残像ボケを低減できるために、特に、動画の画品位をより優れたものとすることができる。電源供給走査回路50から電源供給線32を通して選択的に供給される第1,第2電源電位Vccp,Viniのうち、第1電源電位Vccpは有機EL素子21を発光駆動する駆動電流を駆動トランジスタ22に供給するための電源電位である。また、第2電源電位Viniは、有機EL素子21に対して逆バイアスを掛けるための電源電位である。この第2電源電位Viniは、基準電圧Vofsよりも低い電位、例えば、駆動トランジスタ22の閾値電圧をVthとするときVofs-Vthよりも低い電位、好ましくは、Vofs-Vthよりも十分に低い電位に設定される。[2-3.基本的な回路動作]続いて、上記構成の有機EL表示装置10の基本的な回路動作について、図3のタイミング波形図を用いて、図4及び図5の動作説明図を参照しつつ説明する。尚、図4及び図5の動作説明図では、図面の簡略化のために、書込みトランジスタ23をスイッチのシンボルで図示している。図3のタイミング波形図には、走査線31の電位書込み走査信号WS、電源供給線32の電位電源電位DS、信号線33の電位Vsig/Vofs、駆動トランジスタ22のゲート電位Vg及びソース電位Vsのそれぞれの変化を示している。前表示フレームの発光期間図3のタイミング波形図において、時刻t11以前は、前の表示フレームにおける有機EL素子21の発光期間となる。この前表示フレームの発光期間では、電源供給線32の電位DSが第1電源電位以下、高電位と記述するVccpにあり、また、書込みトランジスタ23が非導通状態にある。このとき、駆動トランジスタ22は飽和領域で動作するように設定されている。これにより、図4Aに示すように、駆動トランジスタ22のゲート-ソース間電圧Vgsに応じた駆動電流ドレイン-ソース間電流Idsが、電源供給線32から駆動トランジスタ22を通して有機EL素子21に供給される。従って、有機EL素子21が駆動電流Idsの電流値に応じた輝度で発光する。閾値補正準備期間時刻t11になると、線順次走査の新しい表示フレーム現表示フレームに入る。そして、図4Bに示すように、電源供給線32の電位DSが高電位Vccpから、信号線33の基準電圧Vofsに対してVofs-Vthよりも十分に低い第2電源電位以下、低電位と記述するViniに切り替わる。ここで、有機EL素子21の閾値電圧をVthel、共通電源供給線34の電位カソード電位をVcathとする。このとき、低電位ViniをVini<VthelVcathとすると、駆動トランジスタ22のソース電位Vsが低電位Viniにほぼ等しくなるために、有機EL素子21は逆バイアス状態となって消光する。次に、時刻t12で走査線31の電位WSが低電位側から高電位側に遷移することで、図4Cに示すように、書込みトランジスタ23が導通状態となる。このとき、信号出力回路60から信号線33に対して基準電圧Vofsが供給された状態にあるために、駆動トランジスタ22のゲート電位Vgが基準電圧Vofsになる。また、駆動トランジスタ22のソース電位Vsは、基準電圧Vofsよりも十分に低い電位、即ち、低電位Viniにある。このとき、駆動トランジスタ22のゲート-ソース間電圧VgsはVofs-Viniとなる。ここで、Vofs-Viniが駆動トランジスタ22の閾値電圧Vthよりも大きくないと、後述する閾値補正処理を行うことができないために、Vofs-Vini>Vthなる電位関係に設定する必要がある。このように、駆動トランジスタ22のゲート電位Vgを基準電圧Vofsに固定し、かつ、ソース電位Vsを低電位Viniに固定して確定させて初期化する処理が、後述する閾値補正処理閾値補正動作を行う前の準備閾値補正準備の処理である。従って、基準電圧Vofs及び低電位Viniが、駆動トランジスタ22のゲート電位Vg及びソース電位Vsの各初期化電位となる。閾値補正期間次に、時刻t13で、図4Dに示すように、電源供給線32の電位DSが低電位Viniから高電位Vccpに切り替わると、駆動トランジスタ22のゲート電位Vgが基準電圧Vofsに保たれた状態で閾値補正処理が開始される。すなわち、ゲート電位Vgから駆動トランジスタ22の閾値電圧Vthを減じた電位に向けて駆動トランジスタ22のソース電位Vsが上昇を開始する。ここでは、便宜上、駆動トランジスタ22のゲート電位Vgの初期化電位Vofsを基準とし、当該初期化電位Vofsから駆動トランジスタ22の閾値電圧Vthを減じた電位に向けてソース電位Vsを変化させる処理を閾値補正処理と呼んでいる。この閾値補正処理が進むと、やがて、駆動トランジスタ22のゲート-ソース間電圧Vgsが駆動トランジスタ22の閾値電圧Vthに収束する。この閾値電圧Vthに相当する電圧は保持容量24に保持される。尚、閾値補正処理を行う期間閾値補正期間において、電流が専ら保持容量24側に流れ、有機EL素子21側には流れないようにするために、有機EL素子21がカットオフ状態となるように共通電源供給線34の電位Vcathを設定しておくこととする。次に、時刻t14で、走査線31の電位WSが低電位側に遷移することで、図5Aに示すように、書込みトランジスタ23が非導通状態となる。このとき、駆動トランジスタ22のゲート電極が信号線33から電気的に切り離されることによってフローティング状態になる。しかし、ゲート-ソース間電圧Vgsが駆動トランジスタ22の閾値電圧Vthに等しいために、当該駆動トランジスタ22はカットオフ状態にある。従って、駆動トランジスタ22にドレイン-ソース間電流Idsは流れない。信号書込み移動度補正期間次に、時刻t15で、図5Bに示すように、信号線33の電位が基準電圧Vofsから映像信号の信号電圧Vsigに切り替わる。続いて、時刻t16で、走査線31の電位WSが高電位側に遷移することで、図5Cに示すように、書込みトランジスタ23が導通状態になって映像信号の信号電圧Vsigをサンプリングし、画素20内に書き込む。この書込みトランジスタ23による信号電圧Vsigの書込みにより、駆動トランジスタ22のゲート電位Vgが信号電圧Vsigになる。そして、映像信号の信号電圧Vsigによる駆動トランジスタ22の駆動の際に、当該駆動トランジスタ22の閾値電圧Vthが保持容量24に保持された閾値電圧Vthに相当する電圧と相殺される。この閾値キャンセルの原理の詳細については後述する。このとき、有機EL素子21は、カットオフ状態ハイインピーダンス状態にある。従って、映像信号の信号電圧Vsigに応じて電源供給線32から駆動トランジスタ22に流れる電流ドレイン-ソース間電流Idsは、有機EL素子21の等価容量に流れ込む。これにより、有機EL素子21の等価容量の充電が開始される。有機EL素子21の等価容量が充電されることにより、駆動トランジスタ22のソース電位Vsが時間の経過とともに上昇していく。このとき既に、駆動トランジスタ22の閾値電圧Vthの画素毎のばらつきがキャンセルされており、駆動トランジスタ22のドレイン-ソース間電流Idsは当該駆動トランジスタ22の移動度μに依存したものとなる。尚、駆動トランジスタ22の移動度μは、当該駆動トランジスタ22のチャネルを構成する半導体薄膜の移動度である。ここで、映像信号の信号電圧Vsigに対する保持容量24の保持電圧Vgsの比率、即ち、書込みゲインGが1理想値であると仮定する。すると、駆動トランジスタ22のソース電位VsがVofs-VthΔVの電位まで上昇することで、駆動トランジスタ22のゲート‐ソース間電圧VgsはVsig-VofsVth-ΔVとなる。すなわち、駆動トランジスタ22のソース電位Vsの上昇分ΔVは、保持容量24に保持された電圧Vsig-VofsVthから差し引かれるように、換言すれば、保持容量24の充電電荷を放電するように作用する。換言すれば、ソース電位Vsの上昇分ΔVは、保持容量24に対して負帰還がかけられたことになる。従って、ソース電位Vsの上昇分ΔVは負帰還の帰還量となる。このように、駆動トランジスタ22に流れるドレイン-ソース間電流Idsに応じた帰還量ΔVでゲート‐ソース間電圧Vgsに負帰還をかけることで、駆動トランジスタ22のドレイン-ソース間電流Idsの移動度μに対する依存性を打ち消すことができる。この打ち消す処理が、駆動トランジスタ22の移動度μの画素毎のばらつきを補正する移動度補正処理である。より具体的には、駆動トランジスタ22のゲート電極に書き込まれる映像信号の信号振幅Vin=Vsig-Vofsが高い程ドレイン-ソース間電流Idsが大きくなるため、負帰還の帰還量ΔVの絶対値も大きくなる。従って、発光輝度レベルに応じた移動度補正処理が行われる。また、映像信号の信号振幅Vinを一定とした場合、駆動トランジスタ22の移動度μが大きいほど負帰還の帰還量ΔVの絶対値も大きくなるため、画素毎の移動度μのばらつきを取り除くことができる。従って、負帰還の帰還量ΔVは、移動度補正処理の補正量とも言える。移動度補正の原理の詳細については後述する。発光期間次に、時刻t17で、走査線31の電位WSが低電位側に遷移することで、図5Dに示すように、書込みトランジスタ23が非導通状態となる。これにより、駆動トランジスタ22のゲート電極は、信号線33から電気的に切り離されるためにフローティング状態になる。ここで、駆動トランジスタ22のゲート電極がフローティング状態にあるときは、駆動トランジスタ22のゲート-ソース間に保持容量24が接続されていることにより、駆動トランジスタ22のソース電位Vsの変動に連動してゲート電位Vgも変動する。すなわち、駆動トランジスタ22のソース電位Vs、ゲート電位Vgは、保持容量24に保持されているゲート-ソース間電圧Vgsを保持したまま上昇する。そして、駆動トランジスタ22のソース電位Vsは、トランジスタの飽和電流Idsに応じた有機EL素子21の発光電圧Voledまで上昇する。このように、駆動トランジスタ22のゲート電位Vgがソース電位Vsの変動に連動して変動する動作がブートストラップ動作である。換言すれば、ブートストラップ動作は、保持容量24に保持されたゲート-ソース間電圧Vgs、即ち、保持容量24の両端間電圧を保持したまま、ゲート電位Vg及びソース電位Vsが変動する動作である。駆動トランジスタ22のゲート電極がフローティング状態になり、それと同時に、駆動トランジスタ22のドレイン-ソース間電流Idsが有機EL素子21に流れ始めることにより、当該電流Idsに応じて有機EL素子21のアノード電位が上昇する。そして、有機EL素子21のアノード電位がVthelVcathを越えると、有機EL素子21に駆動電流が流れ始めるため有機EL素子21が発光を開始する。有機EL素子21の発光電流は、このときのゲート-ソース間電圧Vgsによって駆動トランジスタ22の飽和電流Idsにより規定される。このため、駆動トランジスタ22は、各信号電圧Vsigにおける定電流源となる。また、有機EL素子21のアノード電位の上昇は、即ち、駆動トランジスタ22のソース電位Vsの上昇に他ならない。そして、駆動トランジスタ22のソース電位Vsが上昇すると、保持容量24のブートストラップ動作により、駆動トランジスタ22のゲート電位Vgも連動して上昇する。このとき、ブートストラップゲインが1理想値であると仮定した場合、ゲート電位Vgの上昇量はソース電位Vsの上昇量に等しくなる。故に、発光期間中、駆動トランジスタ22のゲート‐ソース間電圧Vgsは、Vsig-VofsVth-ΔVで一定に保持される。そして、時刻t18で信号線33の電位が映像信号の信号電圧Vsigから基準電圧Vofsに切り替わる。以上説明した一連の回路動作において、閾値補正準備、閾値補正、信号電圧Vsigの書込み信号書込み、及び、移動度補正の各処理動作は、1水平走査期間1Hにおいて実行される。また、信号書込み及び移動度補正の各処理動作は、時刻t16-t17の期間において並行して実行される。分割閾値補正尚、ここでは、閾値補正処理を1回だけ実行する駆動法を採る場合を例に挙げて説明したが、この駆動法は一例に過ぎず、この駆動法に限られるものではない。例えば、閾値補正処理を移動度補正及び信号書込み処理と共に行う1H期間に加えて、当該1H期間に先行する複数の水平走査期間に亘って分割して閾値補正処理を複数回実行する、所謂、分割閾値補正を行う駆動法を採ることも可能である。この分割閾値補正の駆動法によれば、高精細化に伴う多画素化によって1水平走査期間として割り当てられる時間が短くなったとしても、閾値補正期間として複数の水平走査期間に亘って十分な時間を確保することができる。従って、1水平走査期間として割り当てられる時間が短くなっても、閾値補正期間として十分な時間を確保できるため、閾値補正処理を確実に実行できることになる。閾値キャンセルの原理ここで、駆動トランジスタ22の閾値キャンセル即ち、閾値補正の原理について説明する。駆動トランジスタ22は、飽和領域で動作するように設計されているために定電流源として動作する。これにより、有機EL素子21には駆動トランジスタ22から、次式1で与えられる一定のドレイン-ソース間電流駆動電流Idsが供給される。Ids=1/2μW/LCoxVgs-Vth2......1ここで、Wは駆動トランジスタ22のチャネル幅、Lはチャネル長、Coxは単位面積当たりのゲート容量である。図6Aに、駆動トランジスタ22のドレイン-ソース間電流Ids対ゲート-ソース間電圧Vgsの特性を示す。図6Aの特性図に示すように、駆動トランジスタ22の閾値電圧Vthの画素毎のばらつきに対するキャンセル処理補正処理を行わないと、閾値電圧VthがVth1のときに、ゲート-ソース間電圧Vgsに対応するドレイン-ソース間電流IdsがIds1になる。これに対して、閾値電圧VthがVth2Vth2>Vth1のとき、同じゲート-ソース間電圧Vgsに対応するドレイン-ソース間電流IdsがIds2Ids2<Ids1になる。すなわち、駆動トランジスタ22の閾値電圧Vthが変動すると、ゲート-ソース間電圧Vgsが一定であってもドレイン-ソース間電流Idsが変動する。一方、上記構成の画素画素回路20では、先述したように、発光時の駆動トランジスタ22のゲート-ソース間電圧VgsはVsig-VofsVth-ΔVである。従って、これを式1に代入すると、ドレイン-ソース間電流Idsは、次式2で表される。Ids=1/2μW/LCoxVsig-Vofs-ΔV2......2すなわち、駆動トランジスタ22の閾値電圧Vthの項がキャンセルされており、駆動トランジスタ22から有機EL素子21に供給されるドレイン-ソース間電流Idsは、駆動トランジスタ22の閾値電圧Vthに依存しない。その結果、駆動トランジスタ22の製造プロセスのばらつきや経時変化等により、駆動トランジスタ22の閾値電圧Vthが画素毎に変動したとしても、ドレイン-ソース間電流Idsが変動しないために、有機EL素子21の発光輝度を一定に保つことができる。移動度補正の原理次に、駆動トランジスタ22の移動度補正の原理について説明する。図6Bに、駆動トランジスタ22の移動度μが相対的に大きい画素Aと、駆動トランジスタ22の移動度μが相対的に小さい画素Bとを比較した状態で特性カーブを示す。駆動トランジスタ22をポリシリコン薄膜トランジスタなどで構成した場合、画素Aや画素Bのように、画素間で移動度μがばらつくことは避けられない。画素Aと画素Bで移動度μにばらつきがある状態で、駆動トランジスタ22のゲート電極に対して、例えば両画素A,Bに同レベルの信号振幅Vin=Vsig-Vofsを書き込んだ場合を考える。この場合、何ら移動度μの補正を行わないと、移動度μの大きい画素Aに流れるドレイン-ソース間電流Ids1′と移動度μの小さい画素Bに流れるドレイン-ソース間電流Ids2′との間には大きな差が生じてしまう。このように、移動度μの画素毎のばらつきに起因してドレイン-ソース間電流Idsに画素間で大きな差が生じると、画面のユニフォーミティ一様性が損なわれる。ここで、先述した式1のトランジスタ特性式から明らかなように、移動度μが大きいとドレイン-ソース間電流Idsが大きくなる。従って、負帰還における帰還量ΔVは移動度μが大きくなるほど大きくなる。図6Bに示すように、移動度μの大きな画素Aの帰還量ΔV1は、移動度の小さな画素Bの帰還量ΔV2に比べて大きい。そこで、移動度補正処理によって駆動トランジスタ22のドレイン-ソース間電流Idsに応じた帰還量ΔVでゲート-ソース間電圧Vgsに負帰還をかけることにより、移動度μが大きいほど負帰還が大きくかかることになる。その結果、移動度μの画素毎のばらつきを抑制することができる。具体的には、移動度μの大きな画素Aで帰還量ΔV1の補正をかけると、ドレイン-ソース間電流IdsはIds1′からIds1まで大きく下降する。一方、移動度μの小さな画素Bの帰還量ΔV2は小さいために、ドレイン-ソース間電流IdsはIds2′からIds2までの下降となり、それ程大きく下降しない。結果的に、画素Aのドレイン-ソース間電流Ids1と画素Bのドレイン-ソース間電流Ids2とはほぼ等しくなるために、移動度μの画素毎のばらつきが補正される。以上をまとめると、移動度μの異なる画素Aと画素Bがあった場合、移動度μの大きい画素Aの帰還量ΔV1は移動度μの小さい画素Bの帰還量ΔV2に比べて大きくなる。つまり、移動度μが大きい画素ほど帰還量ΔVが大きく、ドレイン-ソース間電流Idsの減少量が大きくなる。従って、駆動トランジスタ22のドレイン-ソース間電流Idsに応じた帰還量ΔVで、ゲート-ソース間電圧Vgsに負帰還をかけることで、移動度μの異なる画素のドレイン-ソース間電流Idsの電流値が均一化される。その結果、移動度μの画素毎のばらつきを補正することができる。すなわち、駆動トランジスタ22に流れる電流ドレイン-ソース間電流Idsに応じた帰還量補正量ΔVで、駆動トランジスタ22のゲート-ソース間電圧Vgsに対して、即ち、保持容量24に対して負帰還をかける処理が移動度補正処理となる。[2-4.TFTを半導体上に形成する場合について]ここで、駆動トランジスタ22や書込みトランジスタ23として用いるTFTをガラス基板のような絶縁体上ではなく、シリコンのような半導体上に形成する場合について考える。半導体上に形成する場合TFTは、ソース/ゲート/ドレインの3端子ではなく、図7Aに示すように、ソース/ゲート/ドレイン/バックゲートベースの4端子となる。また、ソース、ゲート、ドレイン端子電極と基板との間には、図7Bに示すように、寄生容量が存在する。半導体上に形成する場合TFTの特性は、図7Cに示すように、基板電位によっても変化する。具体的には、基板電位とソース電位との差が正基板電位>ソース電位であれば、TFTの閾値電圧はエンハンスメント側にシフトし、逆に、基板電位とソース電位との差が負基板電位<ソース電位であれば、TFTの閾値電圧はデプレッション側にシフトする。ここで、トランジスタの端子と基板との間に存在する寄生容量の効果、ソース電位と基板電位との電位差による特性変化の効果についてそれぞれ考える。図7Bに示す4端子のトランジスタを図2の画素回路に用いる場合、駆動トランジスタ22のゲート電極端子には、図8に示すように寄生容量が発生する。このとき、駆動トランジスタ22のゲート電極に接続されている全容量の容量値をCall、駆動トランジスタ22のゲート-ソース間の容量値をCsとすると、先述したブートストラップ動作におけるブートストラップゲインGは、G=Cs/Callとなる。ここで、容量値Callは、駆動トランジスタ22のゲート-ソース間容量Cgs22、ゲート-ドレイン間容量Cgd22、ゲート-バックゲート間容量Cgb22、書込みトランジスタゲート-ドレイン間容量Cgd23、ゲート-バックゲート間容量Cgb23、及び、保持容量24の総容量値である。容量値Csは、駆動トランジスタ22のゲート-ソース間容量Cgs22及び保持容量24の総容量値である。ブートストラップゲインGは、駆動トランジスタ22のソース電位の変化変動量に対するゲート電位の変化変動量の割合比率を示す。つまり、ブートストラップゲインGがG=1理想値であれば、駆動トランジスタ22のソース電位の変化に対してゲート電位の変化が一致することとなる。また、駆動トランジスタ22のゲート-ソース間容量以外の容量がゲート-ソース間容量よりもかなり小さければ、有機EL素子21の発光時に駆動トランジスタ22のゲート-ソース間電圧Vgsはほぼ一定に保たれることとなる。しかし、図7Bに示すように、トランジスタの各端子と基板との間に寄生容量が存在する場合、駆動トランジスタ22のゲート-ソース間容量以外の容量が、ゲート-ソース間容量よりも大きくなってしまうためブートストラップゲインGが小さくなる。これにより、図9に示すように、駆動トランジスタ22の閾値電圧Vthに差差分=ΔVthがあった場合、発光時の駆動トランジスタ22のゲート-ソース間電圧Vgsの差分G×ΔVthがΔVthよりも小さくなってしまい、ΔVthを完全に反映できなくなってしまう。また、半導体上に駆動トランジスタ22を形成した場合の閾値補正動作について、図10のタイミング波形図を用いて説明する。前述したように、基板電位が存在する場合、TFT特性は基板電位とソース電位Vsとの間の電位差に対しても変化することになる。図10に示す閾値補正動作では、時間と共にソース電位Vsが上昇するため、閾値電圧Vthが小さいものほどソース電位Vsの上昇量は大きい。このため、閾値補正動作の終了時でのソース電位Vsの差は本来の閾値電圧Vthの差分ΔVthに対して小さくなってしまい、閾値電圧Vthの差分ΔVthを完全に反映しなくなってしまう。このような観点から、駆動トランジスタ22や書込みトランジスタ23をガラス基板のような絶縁体上ではなく、シリコンのような半導体上に形成する場合、画素回路の動作、具体的には、閾値補正動作を正常に行うことが難しくなる。上述したブートストラップゲインGが小さくなる現象は、駆動トランジスタ22などを半導体上に形成する場合に限らず、金属などの導電体上に形成された絶縁体上に駆動トランジスタ22などを形成する場合についても同様に発生する。それは、前にも述べたように、例えばボトムゲート構造のTFTを導電体基板上に絶縁体を介して形成した場合、4端子にはならないものの、導電体基板とゲート電極との間が全体に亘って寄生容量となるからである。<3.実施形態に関する説明>本開示の実施形態に係る有機EL表示装置及びその駆動方法は、駆動トランジスタ22などを、例えば、シリコンのような半導体上、あるいは、導電体基板上に形成された絶縁体上に形成した場合に生ずる問題を解決すべく為されたものである。その問題とは、上述したように、半導体上に駆動トランジスタ22などを形成した場合の基板電位の効果及びブートストラップゲインGによる問題や、導電体基板上に形成された絶縁体上に駆動トランジスタ22などを形成した場合のブートストラップゲインGによる問題である。これらの問題を解決するために、本実施形態では、駆動トランジスタ22のゲート電極に基準電圧Vofsを与えた状態で駆動トランジスタ22のソース電位を駆動トランジスタ22に流れる電流によって変化させる動作、即ち、閾値補正動作に際して、駆動トランジスタ22のゲート電極をフローティング状態とする。閾値補正動作に際して、駆動トランジスタ22のゲート電極をフローティング状態とすると、そのときのブートストラップ動作で駆動トランジスタ22に流れる電流がブートストラップゲインGによって減少する。このとき、駆動トランジスタ22のゲート電極がフローティング状態にあるため、駆動トランジスタ22のゲート電位Vgがソース電位Vsの変動に応じて上昇変動する。このときの上昇量変動量は、駆動トランジスタ22の閾値電圧Vthに依存する。具体的には、閾値電圧Vthが小さい画素ではゲート電位Vgの上昇量が大きく、逆に、閾値電圧Vthが大きい画素ではゲート電位Vgの上昇量が小さくなる。これは、閾値補正動作が完了していないためである。このため、書込みトランジスタ23による信号書込み時において、駆動トランジスタ22の閾値電圧Vthが小さい画素では書き込んだ信号の振幅は小さく、閾値電圧Vthが大きい画素では書き込んだ信号の振幅は大きくなる。つまり、駆動トランジスタ22の閾値電圧Vthに差があった場合の閾値電圧Vthの差分ΔVthが、閾値補正動作後のブートストラップ期間中における駆動トランジスタ22のゲート電位Vg及びソース電位Vsに反映される。これにより、最終的に、信号書込み終了後の発光時における駆動トランジスタ22のゲート-ソース間電圧Vgsが閾値電圧Vthの差分ΔVthの影響を受けない。すなわち、基板電位の効果があったり、ブートストラップゲインGが相対的に小さかったりしても、信号書込み終了後の発光時における駆動トランジスタ22のゲート-ソース間電圧Vgsが閾値電圧Vthの差分ΔVthの影響を受けないため、閾値補正動作を正常に行うことができる。従って、輝度ムラのない均一な画質を得ることができる。以下に、閾値補正動作に際して、駆動トランジスタ22のゲート電極をフローティング状態とする具体的な実施例の駆動法について説明する。[3-1.実施例1]図11は、実施例1の駆動法に係る閾値補正動作の動作説明に供するタイミング波形図である。ここで、理解を容易にするために、実施例1の駆動法について、基本的な回路動作の説明で用いた図3の駆動法と対比して説明する。図11のタイミング波形図から明らかなように、実施例1の駆動法では、前半の閾値補正用の書込み走査信号WSのパルス幅、即ち、書込みトランジスタ23の導通状態となる時間を、図3の駆動法の場合よりも短く設定している。これにより、書込みトランジスタ23は非導通状態となって、閾値補正動作に際して、駆動トランジスタ22のゲート電極をフローティング状態とする。ここで、実施例1の駆動法では、閾値補正動作に際してとは、閾値補正動作の途中を意味している。具体的には、書込みトランジスタ23は、閾値補正動作に入った後で、駆動トランジスタ22が導通状態にあるとき非導通状態になる前に非導通状態となることで、駆動トランジスタ22のゲート電極をフローティング状態とする。駆動トランジスタ22のゲート電極がフローティング状態となることで、駆動トランジスタ22のゲート電位Vgがソース電位Vsに追従して変動するブートストラップ動作が行われる。そして、そのブートストラップ動作で駆動トランジスタ22に流れる電流が、ソース-基板間の電位及びブートストラップゲインGによって減少する。このとき、駆動トランジスタ22のゲート電位Vgは増加する。このときの上昇量は、駆動トランジスタ22の閾値電圧Vthに依存する。具体的には、閾値電圧Vthが小さい画素ではゲート電位Vgの上昇量が大きく、逆に、閾値電圧Vthが大きい画素ではゲート電位Vgの上昇量が小さくなる。このため、書込みトランジスタ23による信号書込み時において、駆動トランジスタ22の閾値電圧Vthが小さい画素では書き込んだ信号の振幅は小さく、閾値電圧Vthが大きい画素では書き込んだ信号の振幅は大きくなる。つまり、駆動トランジスタ22の閾値電圧Vthに差があった場合の閾値電圧Vthの差分ΔVthが、閾値補正動作後のブートストラップ期間中における駆動トランジスタ22のゲート電位Vg及びソース電位Vsに反映される。これにより、最終的に、信号書込み終了後の発光時における駆動トランジスタ22のゲート-ソース間電圧Vgsが、閾値電圧Vthの差分ΔVthの影響を受けない。すなわち、基板電位の効果があったり、ブートストラップゲインGが相対的に小さかったりしたとしても、信号書込み終了後の発光時における駆動トランジスタ22のゲート-ソース間電圧Vgsが閾値電圧Vthの差分ΔVthの影響を受けない。従って、閾値補正動作を正常に行うことができるため、輝度ムラのない均一な画質を得ることができる。[3-2.実施例2]図12は、実施例2の駆動法に係る閾値補正動作の動作説明に供するタイミング波形図である。実施例1の駆動法では、閾値補正動作に入った後に駆動トランジスタ22のゲート電極をフローティング状態とする構成を採っていた。これに対し、実施例2の駆動法では、閾値補正動作に入る前に、即ち、電源供給線32の電位DSが低電位Viniから高電位Vccpに遷移する前に、書込みトランジスタ23を非導通状態にし、駆動トランジスタ22のゲート電極をフローティング状態とする構成を採っている。従って、実施例2の駆動法では、閾値補正動作に際してとは、閾値補正動作に入る前を意味している。実施例2の場合には、図12のタイミング波形図から明らかなように、閾値補正動作に入るタイミングから、駆動トランジスタ22のゲート電位Vgがソース電位Vsに追従して変動するブートストラップ動作が行われる。そして、そのブートストラップ動作で駆動トランジスタ22に流れる電流が、ソース-基板間の電位及びブートストラップゲインGによって減少する。従って、実施例2の駆動法でも、実施例1の駆動法と同様に、書込みトランジスタ23による信号書込み前において、駆動トランジスタ22のゲート電位Vgは、駆動トランジスタ22に流れる電流によって増加する。そして、そのゲート電位Vgの上昇量は、駆動トランジスタ22の特性を反映したものとなっている。従って、書込みトランジスタ23による信号書込み時において、駆動トランジスタ22の閾値電圧Vthが小さい画素では書き込んだ信号の振幅は小さく、閾値電圧Vthが大きい画素では書き込んだ信号の振幅は大きくなる。つまり、駆動トランジスタ22の閾値電圧Vthの差分ΔVthが、閾値補正動作後のブートストラップ期間中における駆動トランジスタ22のゲート電位Vg及びソース電位Vsに反映される。これにより、基板電位の効果があったり、ブートストラップゲインGが相対的に小さかったりしたとしても、最終的に、信号書込み終了後の発光時における駆動トランジスタ22のゲート-ソース間電圧Vgsが閾値電圧Vthの差分ΔVthの影響を受けないため、閾値補正動作を正常に行うことができる。従って、輝度ムラのない均一な画質を得ることができる。また、実施例2の駆動法では、書込みトランジスタ23の制御パルス即ち、書込み走査信号WSが、電源電位DSの高電位Vccpの期間とオーバーラップしていないため、オーバーラップしている実施例1の駆動法図11と比較して、制御パルスの波形の鈍り等の影響を小さくすることができる。従って、制御パルスの波形の鈍り等に起因するシェーディングといった画質不良を抑えることができる。但し、基準電圧Vofsと低電位Viniとの電位設定によって閾値補正動作を制御するため、実施例1の駆動法と比較して電圧マージンは小さい。[3-3.実施例3]図13は、実施例3の駆動法に係る閾値補正動作の動作説明に供するタイミング波形図である。実施例3の駆動法では、閾値補正動作に関しては、実施例1の駆動法と同様に、駆動トランジスタ22のソース電位Vsを当該駆動トランジスタ22に流れる電流によって変化させる動作の途中で駆動トランジスタ22のゲート電極をフローティング状態とする構成を採っている。実施例1の駆動法では、閾値補正動作に入るタイミングから書込みトランジスタによる信号書込みのタイミングまでの時間閾値補正期間を1H以内としている。これに対して、実施例3の駆動法では、図13のタイミング波形図から明らかなように、閾値補正動作に入るタイミングから書込みトランジスタによる信号書込みのタイミングまでの時間を1H以上としている。このように、閾値補正期間を1H以上とすることで、駆動トランジスタのゲート電位、ソース電位が飽和した後に、書込みトランジスタ23による信号書込みを行うことが可能となる。これにより、閾値補正期間に対して書込みトランジスタ23の制御パルス書込み走査信号WSのパルス幅が非常に短くなるため、当該制御パルスの位相バラツキ等に対してマージンを確保することができる。すなわち、表示パネルの高精細化多画素化によって制御パルスを伝送する制御線走査線31の負荷が増し、制御パルスの波形がなまったとしても、その影響を最小限に抑えることができる。換言すれば、閾値補正期間を1H以上とすることで、表示パネルの高精細化を容易に行うことが可能になる。ここでは、閾値補正期間を1H以内とする実施例1の駆動法に係る閾値補正動作を行う場合において、閾値補正期間を1H以上とするとしたが、実施例2の駆動法に係る閾値補正動作を行う場合においても1H以上とする構成を採ることができる。<4.電子機器>以上説明した本開示の表示装置は、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示する表示部を有するあらゆる分野の電子機器において、その表示部表示装置として用いることが可能である。上述した実施形態の説明から明らかなように、本開示の表示装置は、ブートストラップゲインが相対的に小さい状況下にあっても、画素回路の動作を正常に行うことができるため、輝度ムラのない均一な画質の表示を実現できる、という特徴を持っている。従って、特に、画素トランジスタをシリコンのような半導体上、あるいは、導電体上に形成された絶縁体上に形成する構成を採る電子機器において、その表示部として本開示の表示装置を用いることで、より優れた画像表示を実現できる。本開示の表示装置を表示部として用いる電子機器としては、例えば、デジタルカメラ、ビデオカメラ、PDAPersonalDigitalAssistant、ゲーム機、ノート型パーソナルコンピュータ、電子書籍等の携帯情報機器、携帯電話機等の携帯通信機器などを例示することができる。<5.本開示の構成>尚、本開示は以下のような構成を採ることができる。1電気光学素子を駆動する駆動トランジスタ、信号線からの信号をサンプリングする書込みトランジスタ、及び、前記信号線からの信号に応じた電圧を保持して該電圧に基づく電位を駆動トランジスタのゲートに印加する容量素子を含む画素回路が配置されて成る画素アレイ部と、前記駆動トランジスタのゲート電極に所定の電位を与えた状態で前記駆動トランジスタの一方のソース/ドレイン電極の電位を当該駆動トランジスタに流れる電流によって変化させる動作に際して、前記駆動トランジスタのゲート電極をフローティング状態とする駆動部とを備える表示装置。2前記駆動部は、前記駆動トランジスタの一方のソース/ドレイン電極の電位を当該駆動トランジスタに流れる電流によって変化させる動作の途中で前記駆動トランジスタのゲート電極をフローティング状態とする前記1に記載の表示装置。3前記駆動部は、前記駆動トランジスタの一方のソース/ドレイン電極の電位を当該駆動トランジスタに流れる電流によって変化させる動作に入った後に前記書込みトランジスタを非導通状態にする前記2に記載の表示装置。4前記駆動部は、前記駆動トランジスタが導通状態にあるときに前記書込みトランジスタを非導通状態にする前記3に記載の表示装置。5前記駆動部は、前記駆動トランジスタの一方のソース/ドレイン電極の電位を当該駆動トランジスタに流れる電流によって変化させる動作に入る前に前記駆動トランジスタのゲート電極をフローティング状態とする前記1に記載の表示装置。6前記駆動トランジスタの一方のソース/ドレイン電極の電位を当該駆動トランジスタに流れる電流によって変化させるタイミングから前記書込みトランジスタによる信号書込みのタイミングまでの時間が、1水平走査期間以上である前記1から前記5のいずれかに記載の表示装置。7前記駆動トランジスタのゲート電極に前記所定の電位を与える時間よりも、前記駆動トランジスタのゲート電極をフローティング状態とする時間の方が長い前記1から前記6のいずれかに記載の表示装置。8前記書込みトランジスタによる信号書込み直前において、フローティング状態となっている前記駆動トランジスタのゲート電極の電位は、当該駆動トランジスタの閾値電圧を反映した値になっている前記1から前記7のいずれかに記載の表示装置。9前記駆動トランジスタ及び前記書込みトランジスタは、半導体上に形成されている前記1から前記8のいずれかに記載の表示装置。10前記駆動トランジスタ及び前記書込みトランジスタは、導電体上に形成された絶縁体上に形成されている前記1から前記8のいずれかに記載の表示装置。11電気光学素子を駆動する駆動トランジスタ、信号線からの信号をサンプリングする書込みトランジスタ、及び、前記信号線からの信号に応じた電圧を保持して該電圧に基づく電位を駆動トランジスタのゲートに印加する容量素子を含む画素回路が配置されて成る表示装置の駆動に当たって、前記駆動トランジスタのゲート電極に所定の電位を与えた状態で前記駆動トランジスタの一方のソース/ドレイン電極の電位を当該駆動トランジスタに流れる電流によって変化させる動作に際して、前記駆動トランジスタのゲート電極をフローティング状態とする表示装置の駆動方法。12電気光学素子を駆動する駆動トランジスタ、信号線からの信号をサンプリングする書込みトランジスタ、及び、前記信号線からの信号に応じた電圧を保持して該電圧に基づく電位を駆動トランジスタのゲートに印加する容量素子を含む画素回路が配置されて成る画素アレイ部と、前記駆動トランジスタのゲート電極に所定の電位を与えた状態で前記駆動トランジスタの一方のソース/ドレイン電極の電位を当該駆動トランジスタに流れる電流によって変化させる動作に際して、前記駆動トランジスタのゲート電極をフローティング状態とする駆動部とを備える表示装置を有する電子機器。"