入力電圧をスイッチング制御して出力電圧を得る電源制御方法であって、前記入力電圧における所定の時間幅を2以上の区画に分割し、前記分割された区画に応じてスイッチング素子のパルス数を制御することにより、前記スイッチング制御を行うことを特徴とする、電源制御方法。前記分割された区画ごとに所定の波形を有する制御信号を生成し、前記出力電圧を検出した信号と前記制御信号との比較結果に基づき、前記スイッチング素子のパルス数を制御することを特徴とする、請求項1に記載の電源制御方法。前記分割された区画ごとに所定の周波数を設定し、前記所定の周波数のクロック信号を生成して、パルス数をカウントし、所定の波形を有する制御信号を生成し、前記出力電圧を検出した信号と前記制御信号とを比較し、前記比較した結果および前記カウントした値に基づいて、前記スイッチング素子のパルス数を制御することを特徴とする、請求項1に記載の電源制御方法。前記スイッチング素子のパルス数を制御することは、前記スイッチング素子のパルス周波数を可変とすることを含む、請求項1から3のいずれか一項に記載の電源制御方法。所定の周波数のクロック信号を生成してパルス数をカウントし、前記出力電圧を検出した信号と前記制御信号との比較結果に基づいて基準値を設定し、前記基準値と前記カウント値とを比較して、前記パルス周波数を求めることを特徴とする、請求項4に記載の電源制御方法。前記スイッチング素子のパルス数を制御することは、所定の時間あたりの前記スイッチング素子のパルス回数を可変とすることを含む、請求項1から3のいずれか一項に記載の電源制御方法。所定の周波数のクロック信号を生成してパルス数をカウントし、前記出力電圧を検出した信号と前記制御信号との比較結果に基づいて、所定の初期値に対してアップカウントまたはダウンカウント指示を行い、前記クロック信号のカウント値と、前記アップカウントまたはダウンカウントされたカウント値とを比較して、前記所定時間あたりのパルス回数を求めることを特徴とする、請求項6に記載の電源制御方法。前記入力電圧は交流電圧であり、前記所定の時間幅は、前記交流電圧を整流した脈流の一波ごとのパルス幅を計測し、記憶することによって求められることを特徴とする、請求項1から7のいずれか一項に記載の電源制御方法。前記スイッチング制御は、前半の区画で電流値が急増しないようにパルス数を漸増させ、後半の区画でパルス数を漸減させ、この制御を一波ごとに繰り返して正弦波に近い入力電流を得るように行われることを特徴とする、請求項1から8のいずれか一項に記載の電源制御方法。入力電圧をスイッチング制御して出力電圧を得るスイッチング電源を備える電源制御装置であって、前記スイッチング電源は、前記入力電圧における所定の時間幅を2以上の区画に分割し、前記分割された区画に応じてスイッチング素子のパルス数を制御することにより、前記スイッチング制御を行う、スイッチング制御部を備えることを特徴とする、電源制御装置。前記スイッチング制御部は、さらに、前記分割された区画ごとに所定の波形を有する制御信号を生成し、前記出力電圧を検出した信号と前記制御信号との比較結果に基づき、前記スイッチング素子のパルス数を制御することを特徴とする、請求項10に記載の電源制御装置。前記スイッチング制御部は、さらに、所定の波形を有する制御信号を生成し、前記分割された区画ごとに所定の周波数を設定し、前記所定の周波数のクロック信号を生成してパルス数をカウントし、前記出力電圧を検出した信号と前記制御信号とを比較し、前記比較した結果および前記カウントした値に基づき、前記スイッチング素子のパルス数を制御することを特徴とする、請求項10に記載の電源制御装置。前記スイッチング制御部は、前記スイッチング素子のパルス周波数を可変とすることにより、前記スイッチング素子のパルス数を制御することを特徴とする、請求項10から12のいずれか一項に記載の電源制御装置。前記スイッチング制御部は、さらに、所定の周波数のクロック信号を生成してパルス数をカウントし、前記出力電圧を検出した信号と前記制御信号との比較結果に基づいて基準値を設定し、前記基準値と前記カウント値とを比較して、前記パルス周波数を求めることを特徴とする、請求項13に記載の電源制御装置。前記スイッチング制御部は、所定の時間あたりの前記スイッチング素子のパルス回数を可変とすることにより、前記スイッチング素子のパルス数を制御することを特徴とする、請求項10から12のいずれか一項に記載の電源制御装置。前記スイッチング制御部は、さらに、所定の周波数のクロック信号を生成してパルス数をカウントし、前記出力電圧を検出した信号と前記制御信号との比較結果に基づいて、所定の初期値に対してアップカウントまたはダウンカウント指示を行い、前記クロック信号のカウント値と、前記アップカウントまたはダウンカウントされたカウント値とを比較して、前記所定時間あたりのパルス回数を求めることを特徴とする、請求項15に記載の電源制御装置。前記入力電圧は交流電圧であり、前記所定の時間幅は、前記交流電圧を整流した脈流の一波ごとのパルス幅を計測し、記憶することによって求められることを特徴とする、請求項10から16のいずれか一項に記載の電源制御装置。前記スイッチング制御装置は、前半の区画で電流値が急増しないようにパルス数を漸増させ、後半の区画でパルス数を漸減させ、この制御を一波ごとに繰り返して正弦波に近い入力電流を得ることを特徴とする、請求項10から17のいずれか一項に記載の電源制御装置。入力電圧をスイッチング制御して出力電圧を得る電源制御方法であって、所定の波形を有する制御信号を生成し、所定の周波数のクロック信号を生成してパルス数をカウントし、前記出力電圧を検出した信号と前記制御信号とを比較し、前記比較した結果および前記カウントした値に基づき、スイッチング素子のパルス周波数を可変とすること、を特徴とする電源制御方法。入力電圧をスイッチング制御して出力電圧を得る電源制御方法であって、所定の波形を有する制御信号を生成し、所定の周波数のクロック信号を生成してパルス数をカウントし、前記出力電圧を検出した信号と前記制御信号との比較結果に基づいて、所定の初期値に対してアップカウントまたはダウンカウント指示を行い、前記クロック信号のカウント値と、前記アップカウントまたはダウンカウントされたカウント値とを比較して、所定の時間あたりのスイッチング素子のパルス回数を可変とすること、を特徴とする電源制御方法。ここで、力率改善回路は昇圧型の定電圧電源であるため、高調波を含むパルス波の問題を解決するために力率改善回路を採用するということは、すなわちもう一つ余計な電源の設置が必要ということになり、電源制御装置のコストの増加と効率の低下ならびに大型化を招くことになってしまう。また、ラッシュ電流を抑止するために、特許文献1に記載されるように平滑コンデンサバンク回路を別途備えた場合も、部品点数が増加することにより、製品コストの増加および大型化を招いてしまうといった問題がある。また、平滑コンデンサの容量を小さくしたり、平滑回路105自体をなくす場合、整流回路102で整流された脈流に応じてSW電源103での処理を行うと、入力電流波形は、図11eに示されるように二つのピークを備えた波形となる。この場合も、図11cに示される電流波形の場合と同様に、高調波によるノイズや、ピーク保証の問題がある。また、平滑回路105をなくした場合にも、SW電源103における平滑コンデンサ9を充電するために、ラッシュ電流が発生する可能性がある。さらに、SW電源103を用いる場合には、シリーズ電源を用いる場合に比べ一般的に損失が少ないが、SW素子6がONからOFFへまたはその逆へ移行する過渡期には、比較的大きな損失が生じることがある。この損失は、SW素子6がONまたはOFFのときにトランス7を共振させることにより低減することが可能であるが、パルス幅変調方式を用いる場合には、トランス7の共振制御を行う処理が煩雑になるといった問題がある。本発明は上記の課題を鑑みてなされたものであり、スイッチング電源の低損失を容易に実現可能とするとともにパルス電流による高調波ノイズの発生およびラッシュ電流の発生を抑止することが可能な電源制御方法および電源制御装置を提供することを目的とする。上記の課題を解決するため、本発明により、入力電圧をスイッチング制御して出力電圧を得る電源制御方法であって、入力電圧における所定の時間幅を2以上の区画に分割し、分割された区画に応じてスイッチング素子のパルス数を制御することにより、スイッチング制御を行うことを特徴とする、電源制御方法が提供される。また、上記電源制御方法は、分割された区画ごとに所定の波形を有する制御信号を生成し、出力電圧を検出した信号と制御信号との比較結果に基づき、スイッチング素子のパルス数を制御するものであってもよい。また、上記電源制御方法は、分割された区画ごとに所定の周波数を設定し、所定の周波数のクロック信号を生成して、パルス数をカウントし、所定の波形を有する制御信号を生成し、出力電圧を検出した信号と制御信号とを比較し、比較した結果およびカウントした値に基づいて、スイッチング素子のパルス数を制御するものであってもよい。また、スイッチング素子のパルス数を制御することは、スイッチング素子のパルス周波数を可変とすることであってもよく、所定の周波数のクロック信号を生成してパルス数をカウントし、出力電圧を検出した信号と制御信号との比較結果に基づいて基準値を設定し、基準値とカウント値とを比較して、パルス周波数を求めてもよい。また、スイッチング素子のパルス数を制御することは、所定の時間あたりのスイッチング素子のパルス回数を可変とすることであってもよく、所定の周波数のクロック信号を生成してパルス数をカウントし、出力電圧を検出した信号と制御信号との比較結果に基づいて、所定の初期値に対してアップカウントまたはダウンカウント指示を行い、クロック信号のカウント値と、アップカウントまたはダウンカウントされたカウント値とを比較して、所定時間あたりのパルス回数を求めてもよい。また、入力電圧は交流電圧であり、所定の時間幅は、交流電圧を整流した脈流の一波ごとのパルス幅を計測し、記憶することによって求められてもよい。さらに、上記電源制御方法におけるスイッチング制御は、前半の区画で電流値が急増しないようにパルス数を漸増させ、後半の区画でパルス数を漸減させ、この制御を一波ごとに繰り返して正弦波に近い入力電流を得るように行われてもよい。また、本発明により、入力電圧をスイッチング制御して出力電圧を得るスイッチング電源を備える電源制御装置であって、スイッチング電源は、入力電圧における所定の時間幅を2以上の区画に分割し、分割された区画に応じてスイッチング素子のパルス数を制御することにより、スイッチング制御を行う、スイッチング制御部を備えることを特徴とする、電源制御装置が提供される。また、本発明により、入力電圧をスイッチング制御して出力電圧を得る電源制御方法であって、所定の波形を有する制御信号を生成し、所定の周波数のクロック信号を生成してパルス数をカウントし、出力電圧を検出した信号と制御信号とを比較し、比較した結果およびカウントした値に基づき、スイッチング素子のパルス周波数を可変とすること、を特徴とする電源制御方法が提供される。さらに、本発明により、入力電圧をスイッチング制御して出力電圧を得る電源制御方法であって、所定の波形を有する制御信号を生成し、所定の周波数のクロック信号を生成してパルス数をカウントし、出力電圧を検出した信号と制御信号との比較結果に基づいて、所定の初期値に対してアップカウントまたはダウンカウント指示を行い、クロック信号のカウント値と、アップカウントまたはダウンカウントされたカウント値とを比較して、所定の時間あたりのスイッチング素子のパルス回数を可変とすること、を特徴とする電源制御方法が提供される。本発明の電源制御方法および電源制御装置には、次のような効果がある。1.パルス状の電流の発生を防ぎ、ピーク電流値を少なくすることにより、発電給電配電設備に必要な電流容量が少なくてすむ。また、発電所の発電容量や送電設備などは、ピーク電流値に合わせて設備を用意する必要があるため、ピーク電流値が少なければ少ないほど実際に必要とする電流容量などが少なくてすみ、結果としてこれら社会インフラに要する費用が少なくてすむ。2.電流波形を正弦波に近くすることができるため、不要輻射の少ない低放射雑音動作が可能となる。3.力率改善回路を使用しなくとも高調波の発生を低減できるため、小型化と低コスト化が同時に可能となる。4.電源投入時のSW素子のON時間を制御することにより、ラッシュ電流の発生を防ぐことができる。5.SW素子のON時間を計測し、この情報を元に、整流回路から出力される脈流を複数の区画に分割し、区画ごとにON時間制御を行う場合に比べ、論理規模を小規模に抑えることができる。6.パルス数変調方式を採用することにより、トランスの共振を制御しやすくなり、結果としてSW素子による損失の低減を容易に実現可能とする。以下、図面を参照しながら本発明の実施形態に係る電源制御装置について説明する。図1は、本発明の第一実施形態に係る電源制御装置10の概略構成を示すブロック図である。電源制御装置10は、ノイズフィルタ1、整流回路2、およびスイッチング電源3以下、SW電源3というを備える。本実施形態のSW電源3は、力率改善回路も平滑回路も通さずに、整流回路2から直に入力される脈流電圧に基づいて出力電圧を得るものである。また、電源制御装置10は、商用交流電源に接続してあるが、本発明の電源制御装置10は、商用交流電源以外にも使用することができる。ノイズフィルタ1は、SW電源3から発生するノイズが外部に放射或いは伝搬しないようにするとともに、外部からのノイズの影響を受けないようにするためのものである。整流回路2は、整流ダイオードを備え、ノイズフィルタ1からの出力に対し、全波整流を行うものである。続いて、図2を参照して、本実施形態のSW電源3の構成について説明する。本実施形態のSW電源3は、パルス数変調方式以下、PNMPulseNumberModulation方式というを用いたスイッチング電源である。PNM方式では、パルス幅変調方式と異なり、スイッチング素子を駆動する駆動信号のパルス幅を一定とし、所定の時間あたりのパルス数を可変とすることによって、スイッチング素子の出力電流を制御する。SW電源3は、パワーMOFETなどのスイッチング素子6以下、SW素子6という、トランス7、整流ダイオード8、平滑コンデンサ9、およびスイッチング制御部30以下、SW制御部30というからなる。SW電源3では、整流回路2にて整流された脈流電圧が、スイッチング素子6による高速スイッチングで高周波のパルスにしてトランス7に送られる。そして、整流ダイオード8にて整流が行われ、平滑コンデンサ9で平滑化されて直流の出力電圧が得られる。SW制御部30は、出力電圧をフィードバックしてSW素子6のON/OFF回数制御を行う制御部であり、制御信号生成部31、出力電圧検出回路32、パルス数制御部33、異常検出器34およびSW素子駆動部35からなる。尚、本実施形態におけるSW制御部30の各部の処理は、論理規模の小さなFPGAFieldProgrammableGateArrayやゲートアレイを用いて容易に実現することができる。制御信号生成部31は、出力電圧検出回路32にて検出される出力電圧と比較される制御信号を生成するものであり、時間計測部311、クロック制御部312、およびD/Aコンバータ313からなる。時間計測部311は、タイマーおよび記憶部図示せずを有し、整流回路2によって整流された脈流一波ごとに、所定の検出レベルを超える時間幅をパルス幅WLとして計測し、記憶/更新する。また、時間計測部311では、記憶されたパルス幅WLをn分割し、分割された時間Tnごとに、ステージカウンタCNT0~n-1を設定する。クロック制御部312は、D/Aコンバータ313におけるクロック周波数を制御する制御部である。クロック制御部312では、一波の脈流に対して、時間計測部311において設定されるステージカウンタCNTごとに異なるクロック周波数fを設定する。D/Aコンバータ313は、例えば4ビットの抵抗ラダーを備えるデジタル-アナログコンバータであり、クロック制御部312により設定されるクロック周波数に応じて制御信号を出力する。具体的には、D/Aコンバータ313は、カウンタと抵抗ラダーとによって構成することができる。この場合、カウンタをクロック制御部312からのクロック周波数fでカウントアップ/ダウンさせ、抵抗ラダーによってカウンタ出力値に対応する電圧レベルを生成する。この構成によれば、クロック制御部312のクロック周波数fを調整することによって、所望の立ち下りまたは立ち上がり波形を有する制御信号を生成することができる。本実施形態におけるSW電源3は、SW制御部30により、整流回路2によって整流された脈流の一波ごとに所定の電圧レベルを超えたパルス幅WLを測定し、夫々の一波を幅方向にn個に分割して、夫々の区画の電圧の立ち上がり部分で急峻な電流増加が発生しないように電流値を次第に立ち上げ漸増させ、その区画の電圧の立ち下り部分で電圧の低下に伴い電流が急激に増加しないように電流値を次第に落とし漸減させ、この漸増と漸減の制御を一波ごとに繰り返して、急峻な電流増加を抑止し、高調波の少ない電流波形を得るようにするものである。特に、本実施形態では、制御信号生成部31にて出力電圧と比較される制御信号を区画ごとに生成し、パルス数制御部33において区画ごとにパルス数の制御を行うことにより、上記のような電流波形を得る構成となっている。制御信号生成部31における具体的な処理について、図3のフローチャートおよび図4の動作波形を参照して説明する。尚、図3および図4では、一波の脈流を幅方向に4分割した場合を例にとって説明する。本処理では、まず、整流回路2にて整流された脈流の電圧レベルが検出され、所定の検出レベルとの比較が行われるS1。ここで、所定の検出レベルとは、SW電源3の動作下限電圧値である。そして、図4aに示すように、時間計測部311において、脈流電圧が検出レベルより大きくなった時S1:YESから小さくなった時S8、S9:NOまですなわち脈流電圧が、SW電源3の動作下限値を超えて動作可能となってから、動作下限値以下となって不動作になるまでの時間幅をパルス幅WLとして測定し図4b、記憶するS10。また、記憶されたパルス幅WLを4分割し、各区画のTnを求めるS11。また、電源投入時は、波形が安定していない場合があるので、2以上の脈流の経過後にパルス幅を測定してWLとする。また、パルス幅WLの計測と平行して、分割された区画ごとに制御信号が生成され、パルス数制御部33に出力される。詳しくは、整流された脈流電圧の電圧値が検出レベルよりも大きい場合S1:YES、時間計測部311のタイマーがスタートされるS2。そして、クロック制御部312において、ステージカウンタCNTの値が0に設定され、変数TがTnに設定されるS3。ここで、時間Tnは、時間計測部311で、前の処理において測定されたパルス幅WLすなわちひとつ前の脈流のパルス幅を4分割して求められたものである。続いて、D/Aコンバータ313のクロック周波数fがステージカウンタCNTこの場合は0に対応する値f0に設定されるS4。ここで、本実施形態では、立ち上がり部分での急峻な電流増加が発生しないよう、ステージカウンタCNT0に対応する周波数f0が設定される。具体的には、SW素子6を駆動するパルスの数は、D/Aコンバータ313から出力される三角波の幅、すなわち傾斜によって制御される図4e~h。より詳しくは、パルス数制御部33では、三角波の傾斜が急になるほどSW素子6を駆動するパルスの数が減るように、また、傾斜が緩やかになるほどパルスの数が増えるように、駆動信号の周波数が設定される。また、D/Aコンバータ313から出力される三角波の傾斜は、クロック周波数fを高くすることに伴い急になる。そのため、立ち上がり時のステージカウンタCNT0に対応する周波数f0を高く設定することにより、SW素子6を駆動するパルスの数を減らすことができ、電流値を抑えることが可能となる。尚、パルス数制御部33の具体的な処理については、後ほど詳述する。続いて、時間Tが経過したか否かが判断されるS5。時間Tが経過していない場合はS5:NO、経過するまで待機する。この間、D/Aコンバータ313はクロック周波数f0にて動作される。一方、時間Tが経過した場合はS5:YES、ステージカウンタCNTに1が加算され、時間TにTnが加算されるS6。そして、ステージカウンタCNTが4より小さいか否かが判断されるS7。ここで、ステージカウンタCNTが4より小さい場合S7:YES、S9にて、脈流電圧が検出レベルより大きいか否かが判断される。そして、脈流電圧が検出レベルより大きい場合S9:YES、S4の処理へ戻る。そして、S4では、D/Aコンバータ313のクロック周波数が、ステージカウンタCNTこの場合1に対応する値f1に設定される。このように、ステージカウンタCNTが分割数4以上となるかS7:NO、脈流電圧が検出レベル以下になるS9:NOまで、S4からS6の処理が繰り返され、各区画における周波数が設定される。また、ステージカウンタCNTが4以上となった場合S7:NO、S8にて、S9と同様に脈流電圧が検出レベルより大きいか否かが判断される。そして、脈流電圧が検出レベルより大きい場合S8:YESは、検出レベル以下になるまで待機する。そして、S8にて脈流電圧が検出レベル以下であると判断された場合S8:NO、およびS9にて同様の判断がされた場合S9:NOは、その時のタイマーの値を脈流のパルス幅WLとして記憶するS10。その後、新たに記憶したパルス幅WLを4分割して、時間Tnを更新するS11。そして、タイマーをリセットしS12、S1の処理に戻り、次の脈流に対して同様の処理を行う。図4cおよびe~hに、脈流を4分割したときの各ステージカウンタCNT0~3におけるD/Aコンバータ313の出力波形を示す。ここで、図4e~hは、図4cに示される波形の拡大図である。図4cに示されるように、D/Aコンバータ313からは、区画ごとに傾斜の異なる三角波が出力される。また、各区画における三角波の繰り返し周波数は、例えば低い場合には100kHz程度、高い場合には1MHz程度に設定される。図4に示されるように、ステージカウンタCNT=0の場合図4eとステージカウンタCNT=3図4hの場合には、クロック制御部312にて比較的高いクロック周波数を設定することで、傾斜の急な三角波形が出力される。一方、中間のステージカウンタCNT=1の場合図4fとステージカウンタCNT=2図4gの場合には、クロック制御部312にて比較的低いクロック周波数を設定することで、傾斜のゆるやかな三角波形が出力される。このようにして生成されたD/Aコンバータ313の出力波形図4cは、制御信号としてパルス数制御部33に入力される。パルス数制御部33では、この制御信号および出力電圧検出回路32で検出された出力電圧に基づいて、SW素子6を駆動する所定の時間あたりのパルス数を制御する。図2に示すように、パルス数制御部33は、基準値設定部331、基準発振器332、カウンタ333および比較器334からなる。尚、PNM方式には、駆動信号におけるパルス間の時間幅すなわち繰り返し周波数を可変とする周波数可変方式と、パルス間の時間幅は固定とし、所定の時間あたりの繰り返し回数を可変とする回数可変方式とがあるが、本実施形態では、周波数可変方式を用いた場合について説明する。基準値設定部331は、駆動信号のパルス数を得る際の基準となる基準値を設定し、比較器334の一端に入力する。また、基準発振器332は、所定の周波数のクロック信号を発振し、カウンタ333は基準発振器332から出力されるクロック信号のパルス数をカウントする。カウンタ333によるカウント値は、比較器334の一端に入力される。そして、比較器334では、入力される基準値とカウント値とを比較して、両者が同じ値となった時点で、SW素子駆動部35に対して目的の周波数となったことを通知し、カウント値をリセットする。SW素子駆動部35では、比較器334からの通知があった時点でONとなるような周波数の駆動信号を生成し、SW素子6を駆動する。また、異常検出器34によって過電流、過電圧、低電圧、温度異常などの異常が検出された場合は、異常検出器34からSW素子駆動部35に停止信号が送られ、SW素子6の動作が停止される。このように、基準値を任意に設定することで、駆動信号の周波数を所望の周波数に設定することができ、結果としてSW素子6の出力電流を目的の値となるよう制御することができる。例として、基準発振器332より25MHzのクロック信号が発振される場合、基準値を25に設定すると、駆動信号の周波数は1MHzとなる。また、基準値を250に設定すると、駆動信号の周波数は100kHzとなる。このように、基準値を高く設定するほど駆動信号の周波数は低くなり、SW素子6を駆動するパルス数の数が少なくなる。続いて、基準値設定部331における基準値の設定処理の流れについて、図5のフローチャートおよび図6の動作波形に基づいて説明する。本処理ではまず、D/Aコンバータ313から出力される制御信号の開始点SPであるか否かが判断されるS101。本実施形態では、SW素子6の制御の起点となる開始点SPの位置は、変動することなく一義的に定められる。詳しくは、図4e~hおよび図6aに示されるように、D/Aコンバータ313から出力される三角波の立ち下がり位置が開始点SPとされる。このように開始点SPを一義的に定めることで、デジタル処理を行う場合にも、容易に開始位置を特定することが可能となり、処理の煩雑化を防ぐことができる。また、駆動信号を生成するために必要なのは、開始点SPから三角波の降りきった終了点までの波形であるため、終了点から次の開始点までの波形はどのようなものであってもよい。このような構成とすることで、脈流間のOFF期間を容易に設定することができる。そして、開始点SPでない場合はS101:NO、開始点SPとなるまで待機する。一方、開始点SPとなった場合はS101:YES、クロック信号のパルス数のカウントをスタートするS102。ここで、基準値設定部331は、図6bに示される所定の周波数のクロック信号を発振する発振器を備えており図示せず、S102では、この発振器から出力されるクロック信号のパルス数のカウントをスタートする。尚、基準値設定部331にて発振器を備えずに、基準発振器332のクロック信号をカウンタ333共用してカウントする構成としてもよい。続いて、S103にて、出力電圧と制御信号とが比較される図6a。そして、出力電圧が制御信号以下の場合はS103:NO、パルス数のカウントを継続する。一方、出力電圧が制御信号よりも高くなった場合はS103:YES、パルス数のカウントをストップし、カウントしたパルス数を記憶するS104。ここでは、制御信号が出力電圧より高い間、すなわち図6cに示されるカウント信号がONの間T0、クロック信号のパルス数がカウントされる。尚、本実施形態においては、SW素子6の1回のON/OFF動作に対して出力電圧と制御信号とを比較する必要はなく、複数回のON/OFF動作が行われる所定の区間における出力電圧と制御信号との比較を行えばよい。続いて、今回カウントしたパルス数と前回カウントしたパルス数との比較を行うS105。そして、今回カウントしたパルス数が前回カウントしたパルス数より多い場合はS105:YES、出力電圧が低下したと判断し、パルス数を増やすよう基準値が設定される。具体的には、駆動信号の周波数を高くするために、基準値が低減されるS106。一方、今回カウントしたパルス数が前回カウントしたパルス数より少ない場合はS105:NO、出力電圧が上がったと判断し、パルス数を減らすよう基準値が設定される。具体的には、駆動信号の周波数を低くするために、基準値が増加されるS107。また、このときカウントしたパルス数の増減が大きい場合には、基準値の増減も大きくなるよう制御することも可能である。図4に戻って、本実施形態におけるSW素子6の駆動信号について説明する。図4dは、SW素子6を駆動するための信号波形であり、図4iは、図4dの波形の拡大図である。上述したように、ステージカウンタCNT=0の場合とステージカウンタCNT=3の場合は、D/Aコンバータ313から出力される三角波制御信号の傾斜が急であるため、基準値設定部331にて基準値が高く設定される。これにより、図4iに示されるようにステージカウンタCNT=0の場合とステージカウンタCNT=3の場合は、低い周波数でSW素子6が駆動され、出力電流値も低くなる。一方、中間のステージカウンタCNT=1の場合とステージカウンタCNT=2の場合には、D/Aコンバータ313から出力される三角波制御信号の傾斜が緩やかであるため、基準値設定部331にて基準値が低く設定される。これにより、図4iに示されるようにステージカウンタCNT=1の場合とステージカウンタCNT=2の場合には、高い周波数でSW素子6が駆動され、出力電流値も高くなる。このようにSW素子6を駆動制御することにより、出力電流波形を図4jに示すように正弦波に近い波形とすることができる。このように、上記実施形態では、区画ごとに所定の波形を有する制御信号を生成して、出力電圧との比較を行ってパルス数の制御を行うことにより、パルス状の電流の発生を防ぎ、ピーク電流値を少なくすることが可能となる。また、電流波形を正弦波に近くすることができるため、不要輻射の少ない低放射雑音動作が可能となる。さらに、力率改善回路を使用しなくとも高調波の発生を低減できるため、小型化と低コスト化が同時に可能となる。さらに、電源の投入時にはSW素子6のON時間が最初は短く徐々に長くなるよう制御することにより、ラッシュ電流の発生も防ぐことができる。また、脈流を分割して区画ごとにSW素子6を制御する方法としては、SW電源103の動作に制限を設けない状態の時のSW素子のON時間を計測し、この情報を元にステージカウンタ値ごとにパルス数制御を行うことも可能である。しかしながら、この場合、ON時間を計測するために、高速なクロックが必要となる。また、計測したクロック数を割り算する際には論理規模が大幅に増加してしまう。これに対し、上記実施形態のようにSW電源3を構成することで、高速なクロック数を必要とせず、論理規模を小さく抑えることができる。また、本実施形態のSW電源3は、力率改善回路の代わりとして用いることも可能である。ここで、力率改善回路は一般に昇圧しかできないのに対し、本実施形態のSW電源3は、降圧も可能である点においてより有用である。さらに、本実施形態のSW電源3をLED照明器具の電源制御装置に用いた場合には、位相制御方式の既存の白熱電球対応の調光装置に接続することで、LED照明具の発光輝度を制御調光することも可能となる。さらに、パルス幅変調方式を用いる場合に比べ、トランスの共振を制御しやすくなり、結果としてSW素子の過渡期における損失の低減が容易に実現可能となる。また、上記のようにカウンタを用いてパルス数を制御することで、内部のデジタル処理を容易に行うことが可能となる。続いて、本発明の第二実施形態における電源制御装置について説明する。本実施形態における電源制御装置は、第一実施形態における電源制御装置10と略同じ構成を有しており、パルス数制御部33Aにおいて、パルス間の時間幅は固定とし、所定の時間あたりの繰り返し回数を可変とする回数可変方式を用いる点においてのみ、第一実施形態と異なる。そのため、第一実施形態と同様の構成についての説明は省略し、異なる点についてのみ説明する。図7は、本実施形態の電源制御装置におけるSW電源3Aを示す図である。図7に示されるように、SW電源3Aは、パルス数制御部33Aにおいて、基準値設定部331に替えてアップダウンカウンタ335を備える以外は、第一実施形態におけるSW電源3と同じ構成を有している。アップダウンカウンタ335は、駆動信号におけるパルスの繰り返し回数を設定するものであり、予め初期値が設定されている。そして、SW電源3Aの動作が開始されると、初期値に対してアップカウントまたはダウンカウントを行い、得られたカウント値以下、UDカウント値というを比較器334の一端に入力する。また、第一実施形態と同様に、基準発振器332は、所定の周波数のクロック信号を発振し、カウンタ333は、基準発振器332から出力されるクロック信号のパルス数をカウントして、比較器334の一端にカウント値以下、Pカウント値というを入力する。比較器334では、UDカウント値とPカウント値を比較し、両者が同じ値となった時点で、SW素子駆動部35に対して目的の繰り返し回数となったことを通知して、カウント値をリセットする。SW素子駆動部35は、通知に基づいて目的の回数だけON/OFFを繰り返すSW素子6の駆動信号を生成し、SW素子6を駆動する。これにより、アップダウンカウンタ335に対してアップカウントまたはダウンカウントを指示することで、駆動信号におけるパルスの回数を所望の値に設定することができ、結果としてSW素子6の出力電流を制御できる。また、アップダウンカウンタ335に対するアップカウントまたはダウンカウント指示は、第一実施形態における基準値の設定と同様に、D/Aコンバータ313からの制御信号および出力電圧検出回路32にて検出された出力電圧に基づいて行われる。具体的には、まず、制御信号と出力電圧とを比較し、カウント信号がONの間図6cクロック信号のパルス数をカウントする。そして、カウントしたパルス数が前回カウントしたパルス数より多い場合は、出力電圧が低下したと判断し、パルス数を増やすようアップダウンカウンタ335に対してアップカウントが指示される。一方、パルス数が前回カウントしたパルス数より少ない場合は、出力電圧が上がったと判断し、パルス数を減らすようアップダウンカウンタ335に対してダウンカウントが指示される。また、このときカウントしたパルス数の増減が大きい場合には、複数回アップカウント/ダウンカウントするように制御することも可能である。この場合も、ステージカウンタCNT=0の場合とステージカウンタCNT=3の場合は、D/Aコンバータ313から出力される三角波の傾斜が急であるため、UDカウント値が低くなるようダウンカウントが指示される。これにより、SW素子6を駆動する駆動信号のパルス数が少なくなり、出力電流の値も低くなる。一方、中間のステージカウンタCNT=1の場合とステージカウンタCNT=2の場合には、D/Aコンバータ313から出力される三角波の傾斜が緩やかであるため、UDカウント値が高くなるようアップカウントが指示される。これにより、SW素子6を駆動する駆動信号のパルス数が多くなり、出力電流の値が高くなる。このように、回数可変方式によってSW素子6を駆動するパルス数を制御した場合も、出力電流波形を図4jに示すように正弦波に近い波形とすることができ、第一実施形態と同様の効果と得ることができる。続いて、本発明の第三実施形態における電源制御装置について説明する。本実施形態の電源制御装置は、第一および第二実施形態における電源制御装置に対し、SW電源3BにおけるSW制御部30Bの構成が異なる。具体的には、第一および第二実施形態においては、制御信号生成部31において、脈流を複数に分割した区画ごとに傾斜の異なる三角波からなる制御信号を生成する構成となっていたが、本実施形態では、制御信号生成部を備えず、パルス数制御部33Bにおける基準発振器332の周波数を区画ごとに制御する構成となっている。尚、その他の構成については、第一実施形態と同様であるため、異なる構成についてのみ説明する。以下、図8を参照して、本実施形態のSW制御部30Bについて説明する。図8は、本実施形態の電源制御装置におけるSW電源3Bを示す図である。図8に示されるように、SW電源3BのSW制御部30Bは、発振器360、三角波生成部361、出力電圧検出回路32、時間計測部311B、クロック制御部312B、パルス数制御部33B、SW素子駆動部35、および異常検出器34からなる。発振器360は、所定の周波数の方形波を発振し、三角波生成部361は発振器360から出力される方形波を同じ傾斜を有する対称の三角波にしてパルス数制御部33Bの基準値設定部331に入力する。また、出力電圧検出回路321は、出力電圧を検出して基準値設定部331に入力する。そして、基準値設定部331では、第一実施形態と同様に、図5のフローチャートで示される処理が行われ、出力電圧に応じた基準値が設定され、比較器334に入力される。この場合の基準値は、出力電圧にのみ対応するものであり、第一実施形態のように、区画ごとに制御されるものではない。また、時間計測部311Bは、第一実施形態における時間計測部311と同様に、タイマーおよび記憶部図示せずを有し、整流回路2によって整流された脈流一波ごとに、所定の検出レベルを超える時間幅をパルス幅WLとして計測し、記憶/更新する。また、記憶されたパルス幅WLをn分割し、分割された時間Tnごとに、ステージカウンタCNT0~n-1を設定する。クロック制御部312Bは、基準発振器332におけるクロック信号の周波数を制御する制御部であり、一波の脈流に対して、時間計測部311Bにおいて設定されるステージカウンタCNTごとに異なる周波数fを設定する。詳しくは、まず、立ち上がり部分での急峻な電流増加が発生しないよう、最初のステージカウンタCNTに対応する周波数を低く設定する。そして、中間のステージカウンタCNTに対応する周波数は高く設定して、最後のステージカウンタCNTに対応する周波数は低く設定する。基準発振器332は、クロック制御部312Bにより設定される周波数でクロック信号を発振する。そして、カウンタ333は、基準発振器332から出力されるクロック信号のパルス数をカウントし、比較器334の一端にカウント値を入力する。比較器334では、基準値とカウント値を比較して、カウント値が基準値と同じになった時点を検知して、SW素子駆動部35に対して目的の周波数となったことを通知し、カウント値をリセットする。SW素子駆動部35では、比較器334からの通知があった時にSW素子6がONとなるような駆動信号を生成し、SW素子6を駆動する。この場合も、最初と最後のステージカウンタCNTでは、基準発振器332から出力されるクロック信号の周波数は低く設定されるため、基準値との比較により、図4iに示されるように周波数の低い駆動信号となる。一方、中間のステージカウンタCNTの場合は、基準発振器332から出力されるクロック信号の周波数が高く設定されるため、基準値との比較により、図4iに示されるように周波数の高い駆動信号となる。この場合も、出力電流波形を図4jに示すように正弦波に近い波形とすることができる。このように、基準値と比較されるクロック信号の周波数を区画ごとに可変とすることでも、第一実施形態のように制御信号における三角波の傾斜を区画ごとに可変とする場合と同様に、出力電流波形を制御することが可能となり、第一実施形態と同様の効果を得ることができる。尚、上記は周波数可変方式を用いた場合について説明したが、第三実施形態において回数可変方式を用いる構成とすることも可能である。以上が本発明の例示的な実施形態の説明である。本発明の実施形態の具体的態様は、上記に説明したものに限定されず、特許請求の範囲の記載により表現された技術的思想の範囲内で任意に変更することができる。例えば、上記実施形態においては、脈流を4分割した場合について説明したが、これに限定されるものではなく、任意の数に分割することが可能である。ただし、デジタル処理を行う場合には2nに分割することが実用的である。また、各区画における周波数の設定は、上記実施形態に限定されるものでもなく、任意の値に設定することで、種々の電流波形を得ることが可能となる。また、上記実施形態では、脈流を複数に分割して区画分けを行った場合におけるパルス数制御について説明したが、本発明のパルス数の制御方法は、区画分けを行わない場合においても適用可能である。さらに、上記実施形態は、電源制御装置に商用交流電源が接続された場合について説明されているが、本発明はこれに限定されるものではなく、直流電源が接続された場合でも同様の処理を行うことが可能である。この場合、予め所定の時間幅WL’を定め、このWL’を複数に分割して区画分けを行う。そして、第一、第二実施形態のように区画ごとに傾斜の異なる三角波を有する制御信号を生成する、または第三実施形態のように区画ごとに基準発振器332の周波数の設定を行うことで、SW素子6を駆動するパルス数を制御することができる。この場合は、立ち上がり部分での急峻な電流増加が発生しないよう、最初の動作開始区画に対してのみパルス数を減らし、それ以降については、通常の処理を行えばよい。このようにSW素子6を制御することにより、直流動作の場合においてもラッシュ電流の発生を抑止することが可能となる。尚、直流動作の場合には、ステージカウンタCNTを用いた手法以外の処理を行う構成とすることも可能である。