"複数の抵抗素子を直列に接続した通電経路単位が複数設けられており、該通電経路単位のそれぞれに関して、一方の端部は電源端子に電気的に接続され、他方の端部は接地端子に電気的に接続され、抵抗素子同士の接続部は出力端子に電気的に接続されており、前記通電経路単位のそれぞれを構成する複数の抵抗素子のうちの少なくとも1つは、磁気抵抗効果膜からなる磁気抵抗効果素子であり、前記電源端子は全ての前記通電経路単位につき共通化されており、前記接地端子は全ての前記通電経路単位につき共通化されており、全ての前記通電経路単位は絶縁膜の一方の面に接して形成されており、前記絶縁膜の他方の面に接して配置された導電膜を用いて、前記電源端子の共通化のための電源接続配線及び前記接地端子の共通化のための接地接続配線が形成されていることを特徴とする磁気センサ。前記抵抗素子は、特定方向に互いに平行に延びた細長い2つの延在部と該延在部の一端部同士を連結する連結部とからなるU字形状単位部分を少なくとも1つ有することを特徴とする、請求項1に記載の磁気センサ。全ての前記抵抗素子は、前記延在部が互いに平行に配列され且つ前記特定方向と直交する方向に配列されていることを特徴とする、請求項2に記載の磁気センサ。前記通電経路単位は4個設けられており、そのうちの2個が第1群を形成し且つ他の2個が第2群を形成しており、前記第1群の通電経路単位及び前記第2群の通電経路単位は、前記第1群に属する抵抗素子の延在部と前記第2群に属する抵抗素子の延在部とが前記特定方向と直交する方向に関して交互に位置するように、互いに逆向きに入り組んで配置されていることを特徴とする、請求項3に記載の磁気センサ。前記第1群では前記通電経路単位のそれぞれの出力端子は前記特定方向に関し前記抵抗素子の第1の側に配置されており、前記第2群では前記通電経路単位のそれぞれの出力端子は前記特定方向に関し前記抵抗素子の前記第1の側と反対の第2の側に配置されており、前記電源端子は前記抵抗素子の第1の側に配置されており、前記接地端子は前記抵抗素子の第2の側に配置されていることを特徴とする、請求項4に記載の磁気センサ。前記通電経路単位のそれぞれを構成する複数の抵抗素子の全てが前記磁気抵抗効果素子であることを特徴とする、請求項1乃至5のいずれか一項に記載の磁気センサ。前記通電経路単位は、前記磁気抵抗効果素子以外の部分が磁気抵抗効果膜と導電体層との積層構造を有することを特徴とする、請求項6に記載の磁気センサ。前記通電経路単位は、前記磁気抵抗効果素子と、該磁気抵抗効果素子同士を接続する中間導電接続部と、前記磁気抵抗効果素子に接続され前記通電経路単位の一方の端部まで延びた一方端導電接続部と、前記磁気抵抗効果素子に接続され前記通電経路単位の他方の端部まで延びた他方端導電接続部とを含んでなることを特徴とする、請求項6または7に記載の磁気センサ。前記絶縁膜は、前記他方の面が前記電源接続配線及び前記接地接続配線を覆うようにして基板の絶縁性表層部に接して設けられていることを特徴とする、請求項1乃至8のいずれか一項に記載の磁気センサ。前記基板はリードフレームのパッド部に接合されており、前記リードフレームのリード部には、前記電源端子にワイヤーボンディングされた外部接続電源端子部、前記接地端子にワイヤーボンディングされた外部接続接地端子部及び前記出力端子のそれぞれにワイヤーボンディングされた複数の外部接続出力端子部が設けられていることを特徴とする、請求項9に記載の磁気センサ。前記絶縁膜の一方の面には前記通電経路単位を覆うようにして絶縁保護膜が形成されていることを特徴とする、請求項1乃至10のいずれか一項に記載の磁気センサ。前記絶縁保護膜には、前記電源端子、前記接地端子及び前記出力端子を露出させるように開口が形成されていることを特徴とする、請求項11に記載の磁気センサ。前記接地接続配線は、全ての前記磁気抵抗効果素子を包含する広がりを持つ面状領域を含んで形成されていることを特徴とする、請求項1乃至12のいずれか一項に記載の磁気センサ。請求項1乃至13のいずれか一項に記載の磁気センサを製造する方法であって、基板の絶縁性表層部上に導電膜を形成し、該導電膜をパターニングすることで、前記電源接続配線及び前記接地接続配線を形成し、前記基板の絶縁性表層部上に前記電源接続配線及び前記接地接続配線を覆うようにして絶縁膜を形成し、前記絶縁膜の所要位置にスルーホールを形成し、前記絶縁膜上に前記通電経路単位を形成し、その際に、前記抵抗素子に接続され前記通電経路単位の一方の端部まで延びた一方端導電接続部のうちのいくつかを所要の前記スルーホールを介して前記電源接続配線と接続させ、前記抵抗素子に接続され前記通電経路単位の他方の端部まで延びた他方端導電接続部のうちのいくつかを所要の前記スルーホールを介して前記接地接続配線と接続させ、前記一方端導電接続部のうちの他のいくつかに接続するように前記電源端子を形成し、前記他方端導電接続部のうちの他のいくつかに接続するように前記接地端子を形成し、前記通電経路単位の抵抗素子同士を接続する中間導電接続部に接続するように前記出力端子を形成することを特徴とする、磁気センサの製造方法。前記通電経路単位を形成するに際して、前記絶縁膜上に磁気抵抗効果膜および導電体層をこの順に形成し、これら磁気抵抗効果膜および導電体層を前記通電経路単位に対応する形状にパターニングした後に、残留する導電体層のうち前記抵抗素子に対応する部分のみ除去し、これにより前記磁気抵抗効果膜からなる前記抵抗素子、および前記磁気抵抗効果膜と前記導電体層との積層構造を有する前記一方端導電接続部、前記他方端導電接続部及び前記中間導電接続部を形成することを特徴とする、請求項14に記載の磁気センサの製造方法。前記磁気抵抗効果膜および導電体層をパターニングするに際して、前記電源端子、前記接地端子及び前記出力端子に対応する部分をも残留させておき、これらの残留する磁気抵抗効果膜および導電体層を覆うようにして前記絶縁膜上に絶縁保護膜を形成し、該絶縁保護膜の所要位置に開口を形成して、該開口から露出する前記磁気抵抗効果膜と前記導電体層との積層構造の部分により、前記電源端子、前記接地端子及び前記出力端子を形成することを特徴とする、請求項15に記載の磁気センサの製造方法。上記特許文献1に記載の磁気センサでは、検知精度を高めるために、複数のMR素子を絶縁膜を介して積層することで配列している。このため、MR素子の数が多くなると、多数の磁気抵抗効果膜と絶縁膜とを積層させることが必要となり、各絶縁膜に形成されたスルーホールを介してMR素子を接続することが必要になり、作製工程が複雑化するという不利がある。更に、複数のMR素子が互いに異なる層の磁気抵抗効果膜を用いて形成されるので、高いセンサ特性を安定して得ることが困難であるという不利もある。また、上記特許文献2には、磁気センサ磁気検出装置において、MR素子の端部に設けられる電極層と電源パッドとを基板上の電源配線層を介して接続すること、及び固定抵抗素子の端部に設けられる電極層と接地パッドとを基板上の接地配線層を介して接続することが開示されている。更に、特許文献2には、MR素子及び固定抵抗素子等の抵抗素子を複数個用意して、ブリッジ回路を形成することが開示されている。しかし、特許文献2には、抵抗素子の数が多くなる場合のセンサ寸法の抑制についての示唆はない。更に、特許文献2に記載の磁気センサでは、基板上に絶縁保護層と平坦化層とに挟持されたシールド層が配置されており、層構成が複雑で、作製工程が複雑化するという不利がある。また、特許文献3には、MR素子を複数個用意して、ブリッジ回路を形成することが開示されている。しかし、特許文献3には、MR素子の数が多くなる場合のセンサ寸法の抑制についての示唆はない。本発明の1つの目的は、MR素子等の抵抗素子の数が増加しても、センサ寸法の拡大が抑制され小型化に有利で、高いセンサ特性を安定して得ることができ、しかもその作製のための工程が複雑化することのない、磁気センサを提供することにある。また、本発明の他の目的は、以上のような磁気センサを簡易な工程で得ることのできる磁気センサの製造方法を提供することにある。本発明によれば、上記何れかの目的を達成するものとして、複数の抵抗素子を直列に接続した通電経路単位が複数設けられており、該通電経路単位のそれぞれに関して、一方の端部は電源端子に電気的に接続され、他方の端部は接地端子に電気的に接続され、抵抗素子同士の接続部は出力端子に電気的に接続されており、前記通電経路単位のそれぞれを構成する複数の抵抗素子のうちの少なくとも1つは、磁気抵抗効果膜からなる磁気抵抗効果素子であり、前記電源端子は全ての前記通電経路単位につき共通化されており、前記接地端子は全ての前記通電経路単位につき共通化されており、全ての前記通電経路単位は絶縁膜の一方の面に接して形成されており、前記絶縁膜の他方の面に接して配置された導電膜を用いて、前記電源端子の共通化のための電源接続配線及び前記接地端子の共通化のための接地接続配線が形成されていることを特徴とする磁気センサ、が提供される。本発明の一態様においては、前記抵抗素子は、特定方向に互いに平行に延びた細長い2つの延在部と該延在部の一端部同士を連結する連結部とからなるU字形状単位部分を少なくとも1つ有する。本発明の一態様においては、全ての前記抵抗素子は、前記延在部が互いに平行に配列され且つ前記特定方向と直交する方向に配列されている。本発明の一態様においては、前記通電経路単位は4個設けられており、そのうちの2個が第1群を形成し且つ他の2個が第2群を形成しており、前記第1群の通電経路単位及び前記第2群の通電経路単位は、前記第1群に属する抵抗素子の延在部と前記第2群に属する抵抗素子の延在部とが前記特定方向と直交する方向に関して交互に位置するように、互いに逆向きに入り組んで配置されている。本発明の一態様においては、前記第1群では前記通電経路単位のそれぞれの出力端子は前記特定方向に関し前記抵抗素子の第1の側に配置されており、前記第2群では前記通電経路単位のそれぞれの出力端子は前記特定方向に関し前記抵抗素子の前記第1の側と反対の第2の側に配置されており、前記電源端子は前記抵抗素子の第1の側に配置されており、前記接地端子は前記抵抗素子の第2の側に配置されている。本発明の一態様においては、前記通電経路単位のそれぞれを構成する複数の抵抗素子の全てが前記磁気抵抗効果素子である。本発明の一態様においては、前記通電経路単位は、前記磁気抵抗効果素子以外の部分が磁気抵抗効果膜と導電体層との積層構造を有する。本発明の一態様においては、前記通電経路単位は、前記磁気抵抗効果素子と、該磁気抵抗効果素子同士を接続する中間導電接続部と、前記磁気抵抗効果素子に接続され前記通電経路単位の一方の端部まで延びた一方端導電接続部と、前記磁気抵抗効果素子に接続され前記通電経路単位の他方の端部まで延びた他方端導電接続部とを含んでなる。本発明の一態様においては、前記絶縁膜は、前記他方の面が前記電源接続配線及び前記接地接続配線を覆うようにして基板の絶縁性表層部に接して設けられている。本発明の一態様においては、前記基板はリードフレームのパッド部に接合されており、前記リードフレームのリード部には、前記電源端子にワイヤーボンディングされた外部接続電源端子部、前記接地端子にワイヤーボンディングされた外部接続接地端子部及び前記出力端子のそれぞれにワイヤーボンディングされた複数の外部接続出力端子部が設けられている。本発明の一態様においては、前記絶縁膜の一方の面には前記通電経路単位を覆うようにして絶縁保護膜が形成されている。本発明の一態様においては、前記絶縁保護膜には、前記電源端子、前記接地端子及び前記出力端子を露出させるように開口が形成されている。本発明の一態様においては、前記接地接続配線は、全ての前記磁気抵抗効果素子を包含する広がりを持つ面状領域を含んで形成されている。また、本発明によれば、上記何れかの目的を達成するものとして、上記磁気センサを製造する方法であって、基板の絶縁性表層部上に導電膜を形成し、該導電膜をパターニングすることで、前記電源接続配線及び前記接地接続配線を形成し、前記基板の絶縁性表層部上に前記電源接続配線及び前記接地接続配線を覆うようにして絶縁膜を形成し、前記絶縁膜の所要位置にスルーホールを形成し、前記絶縁膜上に前記通電経路単位を形成し、その際に、前記抵抗素子に接続され前記通電経路単位の一方の端部まで延びた一方端導電接続部のうちのいくつかを所要の前記スルーホールを介して前記電源接続配線と接続させ、前記抵抗素子に接続され前記通電経路単位の他方の端部まで延びた他方端導電接続部のうちのいくつかを所要の前記スルーホールを介して前記接地接続配線と接続させ、前記一方端導電接続部のうちの他のいくつかに接続するように前記電源端子を形成し、前記他方端導電接続部のうちの他のいくつかに接続するように前記接地端子を形成し、前記通電経路単位の抵抗素子同士を接続する中間導電接続部に接続するように前記出力端子を形成することを特徴とする、磁気センサの製造方法、が提供される。本発明の一態様においては、前記通電経路単位を形成するに際して、前記絶縁膜上に磁気抵抗効果膜および導電体層をこの順に形成し、これら磁気抵抗効果膜および導電体層を前記通電経路単位に対応する形状にパターニングした後に、残留する導電体層のうち前記抵抗素子に対応する部分のみ除去し、これにより前記磁気抵抗効果膜からなる前記抵抗素子、および前記磁気抵抗効果膜と前記導電体層との積層構造を有する前記一方端導電接続部、前記他方端導電接続部及び前記中間導電接続部を形成する。本発明の一態様においては、前記磁気抵抗効果膜および導電体層をパターニングするに際して、前記電源端子、前記接地端子及び前記出力端子に対応する部分をも残留させておき、これらの残留する磁気抵抗効果膜および導電体層を覆うようにして前記絶縁膜上に絶縁保護膜を形成し、該絶縁保護膜の所要位置に開口を形成して、該開口から露出する前記磁気抵抗効果膜と前記導電体層との積層構造の部分により、前記電源端子、前記接地端子及び前記出力端子を形成する。本発明によれば、磁気抵抗効果素子等の抵抗素子の数が増加しても、センサ寸法の拡大が抑制され小型化に有利で、高いセンサ特性を安定して得ることができ、しかもその作製のための工程が複雑化することのない、磁気センサが提供される。また、本発明によれば、以上のような磁気センサを簡易な工程で得ることのできる磁気センサの製造方法が提供される。次に、図面を参照して本発明の実施の形態を詳細に説明する。図1は本発明による磁気センサの一実施形態を示す模式的平面図であり、図2、図3および図4はそれぞれそのA線第一部分断面図、A線第二部分断面図およびB線断面図である。また、図5は本実施形態の磁気センサの等価回路図であり、図6は本実施形態の磁気センサを用いて構成されるリニアエンコーダまたはロータリーエンコーダにおける多極磁石と磁気センサの抵抗素子との位置関係を説明するための模式図である。本実施形態の磁気センサは、少なくとも表層部が絶縁性を有する基板1を用いて構成されている。基板1としては、たとえば、図2~図4に示されるように、半導体たとえばシリコン、絶縁体たとえばガラスおよびアルミナまたは導体からなる板状基材1aの一主面図2~図4では上面上に絶縁層1bを形成してなるものを用いることができる。或いは、基板1としては、たとえば、ガラスおよびアルミナなどの絶縁体からなる板状部材それ自体を用いてもよい。基板1の絶縁性表層部図2~図4では絶縁層1bに接して、基板1の上面上には、パターニングされた導電膜2mからなる電源接続配線21及び接地接続配線22が形成されている。電源接続配線21及び接地接続配線22を形成する導電膜2mとしては、たとえば、アルミニウムAl膜、アルミニウム-銅Al-Cu膜、アルミニウム-シリコンAl-Si膜、アルミニウム-シリコン-銅Al-Si-Cu膜および金Au膜を用いることができる。これらの導電膜は、ドライエッチングによるパターニングが容易である。電源接続配線21は電源端子の共通化のために設けられており、接地接続配線22は接地端子の共通化のために設けられている。これらの端子共通化については、後述する。基板1の上面上、即ち基板1の絶縁性表層部図2~図4では絶縁層1b上には、電源接続配線21及び接地接続配線22を覆うようにして絶縁膜3が形成されている。絶縁膜3としては、たとえば、シリコン酸化物膜、シリコン窒化物膜、シリコン酸化窒化物膜、リン珪酸ガラスPSG膜およびホウリン珪酸ガラスBPSG膜を用いることができる。絶縁膜3上には、4つの通電経路単位41,42,43,44が設けられている。通電経路単位41は、直列に接続された2つの磁気抵抗効果素子以下MR素子R1,R2を有する。通電経路単位42は、直列に接続された2つのMR素子R3,R4を有する。通電経路単位43は、直列に接続された2つのMR素子R5,R6を有する。通電経路単位44は、直列に接続された2つのMR素子R7,R8を有する。各MR素子は磁気抵抗効果膜からなる。磁気抵抗効果膜としては、磁気異方性に基づき、ある方向に関する磁界成分の大きさに応じた抵抗値変化を示すものであり、たとえば、特許文献3に記載されているような、異方性磁気抵抗効果AMRを発揮し、単層構成が可能な、ニッケル-鉄Ni-Fe合金膜およびニッケル-鉄-コバルトNi-Fe-Co合金膜等の膜を使用することができる。MR素子R1は、特定方向図1における左右方向[A線に平行な方向]に互いに平行に延びた細長い2つの延在部4a,4a’と該延在部の一端部同士を連結する連結部4bとからなるU字形状単位部分Uを有する。2つ以上のU字形状単位部分Uを互いに平行になるように同一の向きに配列し直列に接続したものをMR素子R1とすることも可能である。他のMR素子R2~R8も、MR素子R1と同様の構成を有する。全てのMR素子R1~R8は、延在部4a,4a’が互いに平行に配列され且つ前記特定方向と直交する方向図1における上下方向[B線に平行な方向]に配列されている。尚、本実施形態では、通電経路単位41,42,43,44のそれぞれを構成する2つの抵抗素子の全てがMR素子であるものとしているが、本発明は、これに限定されるものではない。本発明においては、通電経路単位のそれぞれを構成する複数の抵抗素子は、少なくとも1つがMR素子であればよく、他のいくつかはMR素子以外の抵抗素子磁気異方性を有しない抵抗素子であってもよい。さて、本実施形態において、通電経路単位41は、更に、MR素子R1とMR素子R2とを接続する中間導電接続部51と、MR素子R1に接続され通電経路単位の一方の端部まで延びた一方端導電接続部52と、MR素子R2に接続され通電経路単位の他方の端部まで延びた他方端導電接続部53とを有する。これらの導電接続部51~53と上記MR素子R1,R2とにより、通電経路単位41が構成されている。このような構成は、他の通電経路単位42,43,44についても同様に当てはまる。即ち、通電経路単位42,43,44のそれぞれも、通電経路単位41と同様に、MR素子同士を接続する中間導電接続部51と、一方のMR素子に接続され通電経路単位の一方の端部まで延びた一方端導電接続部52と、他方のMR素子に接続され通電経路単位の他方の端部まで延びた他方端導電接続部53とを有する。中間導電接続部51、一方端導電接続部52および他方端導電接続部53は、図2~図4に示されるように、磁気抵抗効果膜4mと導電体層5mとの積層構造を有する。この積層構造は、磁気抵抗効果膜4mが非常に薄くたとえば0.03μm且つ導電体層5mが比較的厚いたとえば0.6μmので、総合的には導電体層5mに基づく十分な導電性を示すものとなる。導電体層5mとしては、たとえば、上記の電源接続配線21及び接地接続配線22を形成する導電膜と同様な、アルミニウムAl膜、アルミニウム-銅Al-Cu膜、アルミニウム-シリコンAl-Si膜、アルミニウム-シリコン-銅Al-Si-Cu膜および金Au膜を用いることができる。以上のように、絶縁膜3の一方の面である上面に接して通電経路単位41,42,43,44が形成されており、絶縁膜3の他方の面である下面が導電膜2mからなる電源接続配線21及び接地接続配線22を覆っている。一方、各通電経路単位の中間導電接続部51に接続するように、出力端子Vo1,Vo2,Vo3,Vo4が形成されている。また、MR素子R3,R7に接続された一方端導電接続部52に接続するようにして電源端子Vccが形成されており、MR素子R6,R8に接続された他方端導電接続部53に接続するようにして接地端子GNDが形成されている。これらの出力端子Vo1,Vo2,Vo3,Vo4、電源端子Vccおよび接地端子GNDは、上記中間導電接続部51、一方端導電接続部52および他方端導電接続部53に連続してそれぞれ同様な構成にて形成されており、磁気抵抗効果膜4mと導電体層5mとの積層構造を有する。絶縁膜3の所要位置にはスルーホールTH1,TH2,TH3,TH4,TH5が形成されている。一方端導電接続部52のうちのいくつかは、所要のスルーホールTH1を介して即ち磁気抵抗効果膜4mと導電体層5mとの積層構造を有するスルーホール内導体を介して電源接続配線21と接続されている。他方端導電接続部53のうちのいくつかは、所要のスルーホールTH2を介して即ち磁気抵抗効果膜4mと導電体層5mとの積層構造を有するスルーホール内導体を介して接地接続配線22と接続されている。一方端導電接続部52のうちの他のいくつかが、所要のスルーホールTH3内の磁気抵抗効果膜4mと導電体層5mとの積層構造を有する導体からなる上記電源端子Vccと接続されている。他方端導電接続部53のうちの他のいくつかが、所要のスルーホールTH4内の磁気抵抗効果膜4mと導電体層5mとの積層構造を有する導体からなる上記接地端子GNDと接続されている。また、中間導電接続部51は、所要のスルーホールTH5内の磁気抵抗効果膜4mと導電体層5mとの積層構造を有する導体からなる出力端子Vo1,Vo2,Vo3,Vo4と接続されている。スルーホールTH3,TH4,TH5は、後述のようにワイヤーボンディングパッドとして機能する端子が設けられるので、そのような端子ではないスルーホールTH1,TH2より大きめに形成される。たとえば、スルーホールTH1,TH2を30μm□とし、スルーホールTH3,TH4,TH5を70μm□とすることができる。絶縁膜3の一方の面である上面には、通電経路単位41,42,43,44を覆うようにして絶縁保護膜6が形成されている。絶縁保護膜6には、いくつかの開口OHが形成されており、これらの開口OHを介して、出力端子Vo1,Vo2,Vo3,Vo4、電源端子Vccおよび接地端子GNDが絶縁保護膜6から露出している。絶縁保護膜6としては、たとえば、上記の絶縁膜3と同様な、シリコン酸化物膜、シリコン窒化物膜、シリコン酸化窒化物膜、リン珪酸ガラスPSG膜およびホウリン珪酸ガラスBPSG膜を用いることができる。以上のように、通電経路単位41,42,43,44のそれぞれに関して、一方の端部は直接または電源接続配線21を介して電源端子Vccに電気的に接続され、他方の端部は直接または接地接続配線22を介して接地端子GNDに電気的に接続され、MR素子同士の接続部は直接的に出力端子Vo1,Vo2,Vo3,Vo4に電気的に接続されている。即ち、電源端子Vccは全ての通電経路単位41,42,43,44につき共通化されており、接地端子GNDは全ての通電経路単位41,42,43,44につき共通化されている。かくして、4つの通電経路単位41,42,43,44は、共通の1つの電源端子Vccおよび共通の1つの接地端子GNDに、それぞれ接続されている。4個の通電経路単位は、そのうちの2個41,42が第1群を形成し且つ他の2個43,44が第2群を形成している。第1群の通電経路単位及び第2群の通電経路単位は、第1群に属するMR素子R1~R4の延在部4a,4a’と第2群に属するMR素子R5~R8の延在部4a,4a’とが前記特定方向と直交するB線方向に関して交互に位置するように、互いに逆向きに入り組んで配置され、全体としてB線方向に配列されている。ここで、第1群では、通電経路単位41,42の出力端子Vo1,Vo2は前記特定方向であるA線方向に関しMR素子R1~R4の第1の側図1では左側に配置されている。これに対して、第2群では、通電経路単位43,44の出力端子Vo3,Vo4は前記特定方向であるA線方向に関しMR素子R5~R8の前記第1の側と反対の第2の側図1では右側に配置されている。電源端子Vccは上記第1の側図1では左側に配置されており、接地端子GNDは上記第2の側図1では右側に配置されている。MR素子R1~R8は等ピッチで配列されており、この配列ピッチは、図6に示されるように、多極磁石MMの磁極間距離N極とS極との最短距離の1/4とされている。この場合、図5に示されるブリッジ回路の出力端子Vo1~Vo4から互いに位相の異なる複数の電圧信号出力を得ることができ、これに基づき多極磁石MMと磁気センサとの関係を示す情報を得ることができる。このようなエンコーダ機能自体については、公知であるので、ここでは説明を省略する。本実施形態においては、電源端子Vccおよび接地端子GNDは、それぞれ全ての通電経路単位41,42,43,44につき共通化されているので、端子数の削減に基づく磁気センサの小型化が可能である。また、本実施形態においては、MR素子R1~R8が同一層の磁気抵抗効果膜4mを用いて形成されるので、高いセンサ特性を安定して得ることができ、また作製工程が複雑化することはない。また、U字形状単位部分Uを持つ2つのMR素子を直列に接続した構成をそれぞれ有する4つの通電経路単位41,42,43,44を2つの群に分け、これらを互いに逆向きに入り組むように配置したことで、MR素子の所要の特定方向長さを確保して所要のセンサ特性を確保しつつ磁気センサの小型化が可能である。図7は本実施形態の磁気センサをパッケージ内に収容した形態を示す模式的平面図であり、図8はその模式的断面図である。図7および図8に示されるように、基板1の下面図1における下面に相当はリードフレーム7のパッド部7aに接合されている。リードフレーム7のリード部7bには、ボンディングワイヤーBW1により電源端子Vccにワイヤーボンディングされた外部接続電源端子部71、ボンディングワイヤーBW2により接地端子GNDにワイヤーボンディングされた外部接続接地端子部72、及びボンディングワイヤーBW3により出力端子Vo1,Vo2,Vo3,Vo4のそれぞれにワイヤーボンディングされた複数の外部接続出力端子部73が設けられている。基板1、ボンディングワイヤーBW1~BW3およびリードフレーム7は、樹脂パッケージ8内に封止されている。尚、図示はされていないが、ボンディングワイヤーBW1~BW3は、それぞれ部分的にパッケージ8の外表面から露出している。図9は、以上のような本発明の実施形態との比較のための参考例の磁気センサをパッケージ内に収容した形態を示す模式的平面図である。図9において、図7におけると同様の部材または部分には同一の符号が付されている。この参考例は、電気回路的には、上記本発明実施形態のものと同等であり、図5および図6に関し説明したことが当てはまる。但し、この参考例では、上記本発明実施形態における、基板1の上面上のパターニングされた導電膜からなる電源接続配線21及び接地接続配線22は形成されていない。更に、この参考例では、上記本発明実施形態における絶縁層3は形成されていない。即ち、電源端子は全ての通電経路単位につき共通化されてはおらず、接地端子は全ての通電経路単位につき共通化されてはいない。このため、電源端子Vccは、第1群の出力端子Vo1,Vo2と同様に第1の側図9では左側に配置されたものに加えて、第2群の出力端子Vo3,Vo4と同様に第2の側図9では右側に配置されたものも必要であり、合計2つ設けられている。また、接地端子GNDは、第2群の出力端子Vo3,Vo4と同様に第2の側図9では右側に配置されたものに加えて、第1群の出力端子Vo1,Vo2と同様に第1の側図9では左側に配置されたものも必要であり、合計2つ設けられている。これに対応して、図9に示されるように、ボンディングワイヤーBW1により電源端子Vccにワイヤーボンディングされた外部接続電源端子部71の他に、ボンディングワイヤーBW1’により電源端子Vccにワイヤーボンディングされた外部接続電源端子部71’が必要になり、更に、ボンディングワイヤーBW2により接地端子GNDにワイヤーボンディングされた外部接続接地端子部72の他に、ボンディングワイヤーBW2’により接地端子GNDにワイヤーボンディングされた外部接続接地端子部72’が必要になる。従って、図7と図9とを比較すれば明らかなように、参考例では、第1の側図9では左側および第2の側図9では右側のいずれにおいても、端子部が4つ必要であるのに対して、本発明実施形態では、第1の側図1では左側および第2の側図1では右側のいずれにおいても、端子部が3つのみでよく、パッケージの十分な小型化が可能である。図10は、以上のような本発明の実施形態の磁気センサの変形例を示す模式的平面図であり、パターニングされた導電膜2mからなる電源接続配線21及び接地接続配線22と、これらに接続される電源端子Vcc、接地端子GNDおよびスルーホールTH1,TH2との位置関係が示されている。この変形例は、上記実施形態とは、接地接続配線22の形状のみ異なる。即ち、接地接続配線22は、全ての上記MR素子R1~R8を包含する広がりを持つ面状領域を含んで形成されている。ここで、面状領域がMR素子R1~R8を包含する広がりを持つとは、基板1の面法線方向に見て、全てのMR素子R1~R8および隣接MR素子間の部分の全てが面状領域内に包含されることを意味する。この面状領域は、たとえば、実質的に矩形状に形成されている。この変形例によれば、MR素子R1~R8の全体が接地接続配線22を形成する導電膜2mによりシールドされることで、外部電磁波によるセンサの誤動作が防止されるという効果が得られる。また、この変形例によれば、MR素子R1~R8の形成に際して、下地が平坦で段差のないものとなるので、磁気抵抗効果膜のパターニングの際のフォトリソグラフィー露光が全体として均一化され、形成されるフォトレジストパターンの形状が安定化すると共に、磁気抵抗効果膜のパターニングの際のエッチングの精度が高められ、かくして形成されるMR素子R1~R8の抵抗値の精度が向上するという効果も得られる。次に、本発明による磁気センサの製造方法の一実施形態を、説明する。図11~図20は、上記実施形態の磁気センサの製造工程を説明するための模式的断面図である。先ず、図11に示されるように、シリコン、ガラスまたはアルミナ等からなる板状基材1aを用意する。次に、図12に示されるように、板状基材1aの上面上に絶縁層1bを形成することで、絶縁性表層部を持つ基板1を形成する。絶縁層1bは、CVD法またはスパッタ法による酸化シリコンSiO2膜または窒化シリコンSi3N4膜の形成により行うことができる。板状基材1aがシリコンからなる場合には、絶縁層1bは加圧酸化プロセスによる熱酸化膜の形成により行うこともできる。絶縁層1bの厚さは、たとえば0.5μmである。次に、図13に示されるように、基板1の上面即ち絶縁層1bの表面上に導電膜2mを形成する。導電膜2mの形成は、スパッタ法または蒸着法によるアルミニウムAl膜の形成により行うことができる。導電膜2mの厚さは、たとえば0.5μmである。次に、図14に示されるように、導電膜2mをパターニングすることで、所要の形状の電源接続配線21及び接地接続配線22を形成する。このパターニングは、フォトリソグラフィーおよびドライエッチングにより行うことができる。次に、図15に示されるように、基板1の絶縁層1b上に電源接続配線21及び接地接続配線22を覆うようにして絶縁膜3を形成する。絶縁膜3の形成は、CVD法またはスパッタ法による酸化シリコンSiO2膜または窒化シリコンSi3N4膜の形成により行うことができる。絶縁膜3の厚さは、たとえば0.8μmである。次に、図16に示されるように、絶縁膜3の所要位置にスルーホールTH1~TH5を形成する。スルーホールの形成は、フォトリソグラフィーおよびドライエッチングにより行うことができる。尚、図16には、一部のスルーホールのみ示されているが、他のスルーホールも同様にして所要位置に形成される。次に、図17に示されるように、絶縁膜3上に磁気抵抗効果膜4mおよび導電体層5mをこの順に形成する。磁気抵抗効果膜4mの形成は、スパッタ法または蒸着法によるニッケル-鉄Ni-Fe合金膜またはニッケル-鉄-コバルトNi-Fe-Co合金膜の形成により行うことができる。磁気抵抗効果膜4mの厚さは、たとえば0.03μmである。また、導電体層5mの形成は、スパッタ法または蒸着法によるアルミニウムAl膜の形成により行うことができる。導電体層5mの厚さは、たとえば0.6μmである。次に、図18に示されるように、磁気抵抗効果膜4mおよび導電体層5mを、所要の通電経路単位に対応する形状にパターニングする。尚、その際、電源端子に対応する部分、接地端子に対応する部分及び出力端子に対応する部分、更には電源接続配線21との接続に用いられるスルーホールTH1に対応する部分および接地接続配線22との接続に用いられるスルーホールTH2に対応する部分をも残留させておく。このパターニングは、フォトリソグラフィーおよびドライエッチングにより行うことができる。次に、図19に示されるように、残留する導電体層5mのうちMR素子R1~R8に対応する部分のみ除去し、これにより磁気抵抗効果膜4mからなるMR素子R1~R8、並びに、磁気抵抗効果膜4mと導電体層5mとの積層構造を有する一方端導電接続部52、他方端導電接続部53及び中間導電接続部51を形成する。MR素子R1~R8に対応する部分の導電体層5mの除去は、フォトリソグラフィーおよびウェットエッチングにより行うことができる。ウェットエッチング液としては、磁気抵抗効果膜4mと反応しないものを選択する。かくして、絶縁膜3上に通電経路単位41,42,43,44が形成され、その際に、MR素子R1~R8に接続され通電経路単位41,42,43,44の一方の端部まで延びた一方端導電接続部52のうちのいくつかが所要のスルーホールTH1を介して電源接続配線21と接続され、MR素子R1~R8に接続され通電経路単位41,42,43,44の他方の端部まで延びた他方端導電接続部53のうちのいくつかが所要のスルーホールTH2を介して接地接続配線22と接続される。尚、図19には、一部のMR素子、一部の導電接続部および一部の通電経路単位のみ示されているが、他のMR素子、導電接続部および通電経路単位も同様にして所要位置に形成される。更に、残留する磁気抵抗効果膜4mおよび導電体層5mを覆うようにして絶縁膜3上に絶縁保護膜6を形成する。絶縁保護膜6の形成は、CVD法またはスパッタ法による酸化シリコンSiO2膜または窒化シリコンSi3N4膜の形成により行うことができる。絶縁保護膜6の厚さは、たとえば0.8μmである。次に、図20に示されるように、絶縁保護膜6の所要位置に開口OHを形成して、開口OHから露出する磁気抵抗効果膜4mと導電体層5mとの積層構造の部分により、電源端子Vcc、接地端子GND及び出力端子Vo1,Vo2,Vo3,Vo4を形成する。開口OHの形成は、フォトリソグラフィーおよびドライエッチングにより行うことができる。尚、図20には、一部の開口および一部の端子のみ示されているが、他の開口および端子も同様にして所要位置に形成される。"