順次供給される画像データに応じて画像表示パネルに対して輝度電位を順次供給する画像表示パネルドライバであって、複数の階調電位を生成する階調電位生成部と、前記画像データに基づいて前記複数の階調電位を順次選択するデコーダと、当該選択された階調電位に基づいて前記輝度電位を生成してこれを前記画像表示パネルに順次供給する駆動部と、前記画像データを構成する複数桁のビットのうちの少なくとも1つの桁のビットを制御ビットとして抽出する抽出部と、を含み、前記駆動部は、前記輝度電位の高さを前記制御ビットに応じて調整することを特徴とする画像表示パネルドライバ。前記駆動部は、定電流源に各々の動作電流端子が共通接続され且つ一方のトランジスタの制御端子に前記階調電位が入力される差動入力トランジスタ対と、各々の動作電流端子が前記差動入力トランジスタ対の残りの動作電流端子に接続されたカレントミラートランジスタ対と、前記カレントミラートランジスタ対の残りの動作電流端子と電源電位との間に接続された可変抵抗対と、前記差動入力トランジスタ対の他方のトランジスタの制御端子の電流値に基づいて前記輝度電位を生成して出力する出力ドライバと、前記制御ビットのビット値に応じて前記可変抵抗対の抵抗値を変更する制御部と、を含むことを特徴とする請求項1に記載の画像表示パネルドライバ。前記可変抵抗対を構成する2つの可変抵抗のうちの少なくとも一方は、互いに並列接続された少なくとも2つの抵抗からなり、前記制御部は、前記制御ビットのビット値に応じて前記少なくとも2つの抵抗のうちの少なくとも1つを非接続とすることを特徴とする請求項1又は2に記載の画像表示パネルドライバ。前記デコーダは、前記画像データが示す階調が偶数階調である場合には当該階調を示す階調電位を選択し、且つ前記画像データが示す階調が奇数階調である場合には当該階調よりも単位階調分だけ小さい階調を示す階調電位を選択することを特徴とする請求項1乃至3のいずれか1つに記載の画像表示パネルドライバ。前記階調電位の総数は、前記画像データによって示される総階調数の半数であることを特徴とする請求項4に記載の画像表示パネルドライバ。しかしながら、差動分割方式のアンプを用いた従来の画像表示パネルドライバには以下の問題があった。いわゆるガンマカーブの特性により、差動分割すべき電位差が大きくなる場合には差動段に流れる電流のバランスがくずれて、画像表示パネルに供給すべき輝度電位の精度が悪化してしまうという問題である。また、表示装置の小型化に伴い、画像表示パネルドライバのサイズを更に小さくしたいという要望もあった。本発明は上記した如き問題点に鑑みてなされたものであって、画像表示パネルに供給されるべき輝度電位の精度悪化を軽減でき且つサイズを小さくすることができる画像表示パネルドライバを提供することを目的とする。本発明による画像表示パネルドライバは、順次供給される画像データに応じて画像表示パネルに対して輝度電位を順次供給する画像表示パネルドライバであって、複数の階調電位を生成する階調電位生成部と、前記画像データに基づいて前記複数の階調電位を順次選択するデコーダと、当該選択された階調電位に基づいて前記輝度電位を生成してこれを前記画像表示パネルに順次供給する駆動部と、前記画像データを構成する複数桁のビットのうちの少なくとも1つの桁のビットを制御ビットとして抽出する抽出部と、を含み、前記駆動部は、前記輝度電位の高さを前記制御ビットに応じて調整することを特徴とする。本発明による画像表示パネルドライバによれば、画像表示パネルに供給されるべき輝度電位の精度悪化を軽減でき且つサイズを小さくすることができる。以下、本発明に係る実施例について添付の図面を参照しつつ詳細に説明する。<第1の実施例>図1には、本発明の実施例である画像表示パネルドライバ100の構成が示されている。階調電位生成部1は、分圧により複数の階調電位を生成する。図2には、階調電位生成部1の構成の一例が示されている。階調電位生成部1は、一番高いGMA電位GMA_Uと一番低いGMA電位GMA_Lとの間に直列接続された抵抗R1~Rn-1nは2以上の整数からなる。例えば256階調の場合には、n=128とすることができる。この場合、抵抗R1~Rn-1の分圧により得られた128個の階調電位が生成される。かかる構成により、階調電位生成部1は、階調0、1、、255からなる256階調のうちの例えば偶数番目の階調0、2、、254に対応する128個の階調電位を生成する。データラッチ2は、画像データ供給部図示せずから順次供給される画像データを一時的に保持する。当該画像データ供給部からは、例えば256階調のうちの1つの階調を示す画像データが供給される。256階調の場合には、画像データは8ビットの2進数からなる。抽出部3は、データラッチ2に保持されている画像データを構成する複数桁のビットのうちの少なくとも1つの桁のビットを制御ビットとして抽出する。例えば、制御ビットは、画像データを構成するビットのうちの最下位のビットである。デコーダ4は、階調電位生成部1によって生成された複数の階調電位のうちから、データラッチ2に保持されている画像データに基づいて1つの階調電位を選択して駆動部5に供給する。詳細には、デコーダ4は、画像データが偶数番目の階調を示すものである場合には、その偶数番目の階調に対応する階調電位を選択する。例えば、画像データが0番目の階調を示すものである場合には、0番目の階調に対応する階調電位を選択する。また、デコーダ4は、画像データが奇数番目の階調を示すものである場合には、その奇数番目の階調よりも単位階調分だけ小さい偶数番目の階調に対応する階調電位を選択する。例えば、1つ画像データが1番目の階調を示すものである場合には、1階調分だけ小さい0番目の階調に対応する階調電位を選択する。なお、データラッチ2とデコーダ4との間にレベルシフタ図示せずを設けても良い。当該レベルシフタは、データラッチ2に保持されている画像データを示す電圧を増幅してデコーダ4に供給する。駆動部5は、デコーダ4から供給される階調電位に基づいて輝度電位を生成し、これを画像表示パネル16に供給する。差動段バイアストランジスタ6は、差動段バイアス用のNMOSNegativechannelMetalOxideSemiconductorトランジスタである。差動段バイアストランジスタ6のソースは接地電位Gndに接続され、ドレインは差動段トランジスタ7及び8各々のソースに接続されている。差動段バイアストランジスタ6は、そのゲートにバイアス電圧VB1が印加された場合にオン状態となる。差動段バイアストランジスタ6は、バイアス電位VB1に応じた定電流を生成する定電流源として動作する。差動段トランジスタ7は、差動段トランジスタ8と共に差動入力トランジスタ対を構成するNMOSトランジスタである。差動段トランジスタ7のソースは差動段バイアストランジスタ6のドレインに接続され、ドレインはカレントミラートランジスタ9のドレインに接続されている。差動段トランジスタ7のゲートにはデコーダ4から1つの階調電位が供給される。差動段トランジスタ8もNMOSトランジスタであり、そのソースは差動段バイアストランジスタ6のドレインに共通接続され、ドレインはカレントミラートランジスタ10のドレインに接続され、ゲートは出力段トランジスタ11のドレイン及び出力段トランジスタ12のドレインに接続されている。カレントミラートランジスタ9は、カレントミラートランジスタ10と対になってカレントミラーを構成するPMOSPositivechannelMetalOxideSemiconductorトランジスタである。カレントミラートランジスタ9のドレインは差動段トランジスタ7のドレインに接続され、ソースは第1可変抵抗14に接続され、ゲートはカレントミラートランジスタ10のゲートに接続されている。カレントミラートランジスタ10もPMOSトランジスタであり、そのドレインは差動段トランジスタ8のドレインに接続され、ソースは第2可変抵抗15に接続され、ゲートは自身のドレイン及びカレントミラートランジスタ9のゲートに接続されている。出力段トランジスタ11は、出力段トランジスタ12と共に出力段を構成するNMOSトランジスタである。出力段トランジスタ11のソースは接地電位Gndに接続され、ドレインは差動段トランジスタ8のゲート及び出力段トランジスタ12のドレインに接続されている。出力段トランジスタ11は、そのゲートにバイアス電圧VB2が印加された場合にオン状態となる。出力段トランジスタ12はPMOSトランジスタであり、そのドレインは出力段トランジスタ11のドレインに接続され、ソースは電源電位VDDに接続され、ゲートは差動段トランジスタ7のドレイン及びカレントミラートランジスタ9のドレインに接続されている。出力段トランジスタ12のドレインの電位が輝度電位として画像表示パネル16に供給される。なお、以下、各トランジスタのソース端子及びドレイン端子を動作電流端子とも称し、ゲート端子を制御端子とも称する。オフセットキャンセルブロック13は、カレントミラートランジスタ9及び10と電源電位VDDとの間に設けられている。オフセットキャンセルブロック13は、第1可変抵抗14と、これと対になる第2可変抵抗15とからなる。第1可変抵抗14は、電源電位VDDとカレントミラートランジスタ9のソースとの間に設けられている。第2可変抵抗15は、電源電位VDDとカレントミラートランジスタ10のソースとの間に設けられている。このように、駆動部5には、差動段トランジスタ7及び8、カレントミラートランジスタ9及び10、オフセットキャンセルブロック13からなる差動構成が含まれている。制御部30は、抽出部3によって抽出された制御ビットに応じて、オフセットキャンセルブロック13の第1可変抵抗14及び/又は第2可変抵抗15の抵抗値を変更する。制御部30の詳細については後述する図3。画像表示パネル16は、複数の表示ラインを有する例えば液晶などのパネルである。図1には1つの駆動部5のみ記載されているが、実際には当該表示ライン毎に同様の駆動部が設けられている。図3には制御部30及びオフセットキャンセルブロック13の構成の一例が示されている。第1可変抵抗14は、互いに並列接続されたPMOSのトランジスタ21及び22からなる。トランジスタ21及び22の各々のドレインはカレントミラートランジスタ9図1のソースに接続され、各々のソースは電源電位に接続されている。トランジスタ21のゲートはスイッチS1に接続され、トランジスタ22のゲートはスイッチS2に接続されている。第2可変抵抗15は、PMOSのトランジスタからなり、そのゲートには接地電位Gndが常に供給されておりオン状態となっている。例えば、トランジスタ22のソース-ドレイン間抵抗値と第2可変抵抗15の抵抗値とを同一とし、トランジスタ21のソース-ドレイン間抵抗値を第2可変抵抗15の抵抗値に比較して大きい値又は小さい値とし得る。制御部30は、抽出部3によって抽出された制御ビットに基づいてオフセットキャンセルブロック14の抵抗値を制御する。詳細には、制御部30は、スイッチS1及びS2をオン又はオフすることによりトランジスタ21及び22の少なくとも一方の抵抗値を制御して、オフセットキャンセルブロック14の抵抗値を制御する。かかる制御により、差動段トランジスタ7及び8を流れる電流値を調整することができる。例えば、制御部30は、制御ビットの値が0の場合には、スイッチS1を接地電位Gndに接続してトランジスタ21をオン状態とし且つスイッチS2を電源電位VDDに接続してトランジスタ22をオフ状態とする。また、例えば、制御部30は、制御ビットの値が1の場合にはスイッチS1を電源電位VDDに接続してトランジスタ21をオフ状態とし且つスイッチS2を接地電位Gndに接続してトランジスタ22をオフ状態とする。以下、図4を参照しつつ、画像表示パネルドライバ100による輝度電位制御処理について説明する。前提として、階調電位生成部1は、階調0、1、、255からなる256階調のうちの偶数番目の階調0、2、、254に対応する128個の階調電位を生成している。また、図示せぬ画像データ供給部は、階調0、1、、255からなる256階調のうちの偶数番目の階調0、2、、254のうちの1つをデータラッチ2に供給する。先ず、データラッチ2は、画像データ供給部図示せずから供給された1つの画像データを保持するステップS11。画像データは、例えば階調0を示す2進数のビット列00000000である。次に、抽出部3は、データラッチ2に保持されている画像データを構成する複数桁のビットのうちの最下位のビットを制御ビットとして抽出するステップS12。画像データが階調0を示すビット列00000000である場合には、制御ビットは0となる。次に、デコーダ4は、階調電位生成部1によって生成された複数の階調電位のうちから、データラッチ2に保持されている画像データに基づいて1つの階調電位を選択して駆動部5に供給するステップS13。例えば、画像データが階調0を示すものである場合には、デコーダ4は、階調0を示す階調電位を選択して駆動部5に供給するステップS13。階調0が偶数なので、デコーダ4は、階調0を示す階調電位を選択したのである。次に、制御部30は、抽出部3によって抽出された制御ビットに基づいてオフセットキャンセルブロック13の抵抗値を制御するステップS14。例えば、制御ビットが0である場合には、制御部30は第1可変抵抗14の抵抗値と第2可変抵抗15の抵抗値とを同一とする。これにより、デコーダ4から駆動部5に供給されている階調電位が示す階調と同一の階調を示す高さの輝度電位が生成されるステップS15。例えば、駆動部5に階調0に対応する階調電位が供給されている場合には、画像表示パネル16にも階調0を示す高さの輝度電位が供給されるステップS15。以下、ステップS11においてデータラッチ2が、階調3を示す画像データの供給を画像データ供給部図示せずから受けた場合について説明する。先ず、データラッチ2は、画像データ供給部図示せずから供給された画像データを保持するステップS11。当該画像データは、階調3を示す2進数のビット列00000011からなる。次に、抽出部3は、データラッチ2に保持されている画像データを構成する複数桁のビットのうちの最下位のビット1を制御ビットとして抽出し、これを制御部30に供給するステップS12。次に、デコーダ4は、階調電位生成部1によって生成された複数の階調電位のうちから、データラッチ2に保持されている階調3を示す画像データに基づいて、階調2を示す階調電位を選択して駆動部5に供給するステップS13。階調3が奇数なので、デコーダ4は、階調3よりも1つだけ階調の小さい階調2を選択したのである。次に、制御部30は、抽出部3によって抽出された制御ビット1に基づいてオフセットキャンセルブロック13の抵抗値を制御するステップS14。制御ビットが1なので、第1可変抵抗14の抵抗値を第2可変抵抗15の抵抗値よりも所定値分だけ大きくする。かかる処理により、差動段トランジスタ7及び8に流れる電流値が調整され、デコーダ4から駆動部5に供給されている階調電位が示す階調2よりも1階調だけ大きい階調3を示す高さの輝度電位が生成されるステップS15。これにより、データラッチ2に供給された画像データが示す階調3と同一の階調3を示す高さの輝度電位が画像表示パネル16に供給されるステップS15。なお、第1可変抵抗14の抵抗値を第2可変抵抗15の抵抗値よりもどれだけ大きくするかについては、例えばこれらの抵抗値と輝度電位の高さと関係についての事前のシミュレーション評価や試作装置における輝度電位の測定等に基づいて予め決定する。上記の例は、画像データ供給部図示せずから供給される画像データが0又は3の場合の例であるが、画像データが他の階調を示すデータの場合にも、画像表示パネルドライバ100は同様の処理を行なう。このように、オフセットキャンセルブロック13は、抽出部3によって抽出された制御ビットが0であるか1であるかに応じて自身の抵抗値を制御し、差動段に流れる電流を制御することにより、256階調の輝度電位を画像表示パネル16に供給することができる。上記したように、本実施例による画像表示パネルドライバ100においては、例えば、画像データによって示される総階調数が256階調である場合に階調電位生成部1は256階調の半数の128個の階調電位を生成する。かかる構成により、階調電位生成部1のサイズを縮小できる。また、デコーダ4は、データラッチ2に保持されている画像データに基づいて128の階調電位のうちの1つを選択する。かかる構成により、全256の階調電位のうちの1つを選択する場合に比較してデコーダのサイズも縮小できる。また、オフセットキャンセルブロック13は、画像データ供給部図示せずから供給される画像データを構成するビットのうちの最下位のビットに基づいて自身の抵抗値を制御する。かかる構成により、階調電位生成部1によって生成される階調電位の総数が、画像データによって示される総階調数256の半数の128階調であるにもかかわらず、256階調の輝度電位を画像表示パネル16に供給することができる。また、オフセットキャンセルブロック13を構成する第1可変抵抗14及び第2可変抵抗15の抵抗値を予め適当な値に設定しておくことにより、いわゆるガンマカーブ特性に起因して生じるオフセットをキャンセルする効果も奏することができる。このように本実施例の画像表示パネルドライバ100によれば、そのサイズを小さくすることができ且つ256階調の輝度電位を画像表示パネル16に供給することができる。また、本実施例の画像表示パネルドライバ100によれば、オフセットキャンセルにより、画像表示パネル16に供給すべき輝度電位の精度悪化を軽減することができる。<第2の実施例>図5には、本実施例における制御部30及びオフセットキャンセルブロック13の構成の一例が示されている。以下、第1の実施例と異なる点について主に説明する。第1可変抵抗14は、互いに並列接続されたPMOSのトランジスタ21~24からなる。トランジスタ21~24の各々のドレインはカレントミラートランジスタ9図1のソースに接続され、各々のソースは電源電位に接続されている。トランジスタ21のゲートはスイッチS1に接続され、トランジスタ22のゲートはスイッチS2に接続されている。また、トランジスタ23のゲートはスイッチS3に接続され、トランジスタ24のゲートはスイッチS4に接続されている。第2可変抵抗15は、トランジスタからなり、そのゲートには接地電位Gndが常に供給されておりオン状態となっている。抽出部3は、データラッチ2に保持されている画像データを構成する複数桁のビットのうちの少なくとも2つの桁のビットを制御ビットとして抽出する。例えば、制御ビットは、画像データを構成するビットのうちの最下位ビット及び最上位ビットからなる。以下、制御ビットのうちの当該最下位ビットに対応するビットを最下位制御ビットと称し、当該最上位ビットに対応するビットを最上位制御ビットと称する。制御部30は、抽出部3から供給された制御ビットの値に基づいてスイッチS1~S4の接続を制御する。制御ビットは2ビットからなるので、4通りの制御が可能である。つまり、トランジスタ21~24図5の各々のソース-ドレイン間の抵抗値を互いに異なる値とすれば、4通りの抵抗値を選択することができる。図6には、制御ビットとスイッチのオン/オフとの対応が示されている。制御部30は、かかる対応に従って、0~127階調のうちの偶数階調についてはスイッチS1のみオン状態とし、0~127階調のうちの奇数階調についてはスイッチS2のみオン状態とし、128~255階調のうちの偶数階調についてはスイッチS3のみオン状態とし、128~255階調のうちの奇数階調についてはスイッチS4のみオン状態とする。かかる動作によって、トランジスタ21~24の少なくとも1つを選択して非接続とすることができる。このように、本実施例の画像表示パネルドライバ100においては、画像データが示す階調が偶数であるか奇数であるかに応じて1階調変更のためにオフセットキャンセルブロック13の抵抗値を変更するだけでなく、画像データが示す階調が属する階調範囲に応じてオフセットキャンセルブロック13の抵抗値を変更することができる。故に、階調範囲毎に大きさの異なるオフセットを効果的にキャンセルできるという効果を奏する。なお、トランジスタ21~24の各々のソース-ドレイン間の抵抗値については、例えばこれらの抵抗値と輝度電位の高さと関係についての事前のシミュレーション評価や試作装置における輝度電位の測定等に基づいて予め決定する。第1及び第2の実施例は、第1可変抵抗14の抵抗値を変更させ、第2可変抵抗15の抵抗値を固定とした場合の例であるが、本発明の構成はこれに限られない。例えば、第1可変抵抗14の抵抗値を固定とし、第2可変抵抗15の抵抗値を変更させても良いし、第1可変抵抗14及び第2可変抵抗15の各々の抵抗値を変更させても良い。第2の実施例は、第1可変抵抗14が並列接続された4つのトランジスタ21~24から成り、制御部30が4つのスイッチS1~S4を含む構成であるが、本発明の構成はこれに限られない。例えば、第1可変抵抗14を構成する並列トランジスタの数、及び制御部30に含まれるスイッチの数を更に増やすことができる。更に、抽出部3が抽出する制御ビットの数をこれらのトランジスタ及びスイッチの数に応じて増やすことができる。かかる構成により、オフセットキャンセルブロック13の抵抗値を微調整できるようになり、オフセットをより効果的にキャンセルすることができる。また、2つ以上の並列トランジスタを同時に選択して抵抗値の微調整を行なうことも考えられる。また、制御部30は、階調とオフセット値との対応を示すルックアップテーブルを有し、当該対応に基づいて階調毎にオフセットキャンセルブロック13の抵抗値を変更することも考えられる。また、上記実施例においては、差動入力トランジスタ対7及び8がNMOSトランジスタからなるN差動アンプである場合について説明したが、当該トランジスタ対がPMOSトランジスタからなるP差動アンプとした場合でも同様の制御が可能である。