"半導体素子を一対の電極板で加圧保持してなる圧接型半導体装置であって、前記半導体素子は、半導体基板と、前記半導体基板の表面側に積層された第1表面側電極層と、前記第1表面側電極層に積層された第2表面側電極層と、前記半導体基板の裏面側に積層された第1裏面側電極層と、前記第1裏面側電極層に積層された第2裏面側電極層と、を有し、前記第1表面側電極層及び前記第2表面側電極層は、所定のパターン形状にそれぞれ形成され、前記第1裏面側電極層は、前記半導体基板の裏面全体を被覆し、前記第2裏面側電極層の外周端部は、前記一対の電極板による加圧方向に投影視して前記第2表面側電極層の外周端部と略一致していることを特徴とする圧接型半導体装置。前記第2表面側電極層及び前記第2裏面側電極層は、前記第1表面側電極層及び前記第1裏面側電極層よりも硬度が大きいことを特徴とする請求項1に記載の圧接型半導体装置。図3に示すような圧接型半導体装置100では、半導体素子110を一対の電極板120,120で挟んで加圧すると、コレクタ電極113側の加圧領域がエミッタ電極112側の加圧領域よりも大きいので、半導体素子110にコレクタ電極113側が凸となるような曲げモーメントMが作用して半導体素子110が反ってしまうおそれがある。半導体素子110に反りが生じると、半導体基板111や電極の割れや剥離を招くおそれがある。なお、半導体素子110のエミッタ電極112の周囲には保護層114が設けられているが、保護層114は、エミッタ電極112よりも硬度が小さいので、加圧力を十分に負担することができない。一方、図4に示す半導体装置200では、エミッタ電極212とコレクタ電極213とを同一形状に構成することにより、両者に生じる応力を等しくして半導体装置200の反りを押さえることができるが、第2エミッタ電極層212b及び第2コレクタ電極層213bが、はんだ接合層215a,215bを介してリードフレーム216a,216bにそれぞれ接合されているので、圧接に適した構造とはなっていない。また、エミッタ電極212が所定のパターンに形成されて半導体基板211の一部が被覆されていない場合、コレクタ電極213をエミッタ電極212と同一形状に構成すると、半導体基板211のコレクタ電極213側の面の一部が露出した状態となり、半導体基板211が不純物イオンなどによって汚染されて機能低下を招くおそれがある。本発明は、これらの問題に鑑みて成されたものであり、半導体素子の汚染と反りを抑制可能な圧接型半導体装置を提供することを課題とする。本発明に係る圧接型半導体装置は、半導体素子を一対の電極板で加圧保持してなる圧接型半導体装置であって、前記半導体素子は、半導体基板と、前記半導体基板の表面側に積層された第1表面側電極層と、前記第1表面側電極層に積層された第2表面側電極層と、前記半導体基板の裏面側に積層された第1裏面側電極層と、前記第1裏面側電極層に積層された第2裏面側電極層と、を有し、前記第1表面側電極層及び前記第2表面側電極層は、所定のパターン形状にそれぞれ形成され、前記第1裏面側電極層は、前記半導体基板の裏面全体を被覆し、前記第2裏面側電極層の外周端部は、前記一対の電極板による加圧方向に投影視して前記第2表面側電極層の外周端部と略一致していることを特徴とする。かかる構成によれば、前記第2裏面側電極層の外周端部が、前記一対の電極板による加圧方向に投影視して前記第2表面側電極層の外周端部と略一致しているので、半導体素子を一対の電極板で加圧保持すると、半導体素子の表面側と裏面側の加圧領域が等しく対称になる。そのため、半導体素子に作用する曲げ応力が抑制され、半導体素子の反りが抑制される。また、第1裏面側電極層が半導体基板の裏面全体を被覆しているので、半導体基板の裏面の汚染が抑制される。また、前記第2表面側電極層及び前記第2裏面側電極層は、前記第1表面側電極層及び前記第1裏面側電極層よりも硬度が大きい構成とするのが好ましい。かかる構成によれば、第2表面側電極層及び第2裏面側電極層は、前記第1表面側電極層及び前記第1裏面側電極層よりも硬度が大きいので、第2表面側電極層自体及び第2裏面側電極層自体の変形が抑制される。そのため、半導体素子の表面側と裏面側に作用する加圧領域が、第2表面側電極層自体及び第2裏面側電極層自体の変形によって非対称になることが抑制され、半導体素子の反りが一層抑制される。本発明によれば、半導体素子の汚染と反りを抑制可能な圧接型半導体装置を提供することができる。本発明の実施形態について、図1を参照して詳細に説明する。説明において、同一の要素には同一の番号を付し、重複する説明は省略する。本実施形態では、半導体基板の一方の面を表面とし、他方の面を裏面として説明する。図1に示すように、本実施形態に係る圧接型半導体装置1は、半導体素子2を一対の電極板3,3で挟んで加圧保持する構造を呈している。半導体素子2は、例えば、パワー半導体素子であり、電気自動車やハイブリッド車等の電動機の電力変換装置などに用いられる。半導体素子2は、半導体基板4と、半導体基板4の表面側に設けられたエミッタ電極5と、半導体基板4の裏面側に設けられたコレクタ電極6と、保護層7と、を有している。なお、半導体素子2は、所定の位置にゲート電極図示省略を備えている。半導体基板4は、例えばSi、SiC等の半導体材料からなる薄板状の基板である。エミッタ電極5は、半導体基板4の表面に積層形成された電極であり、第1エミッタ電極層51と、第2エミッタ電極層52と、を有している。第1エミッタ電極層51は、半導体基板4の表面に所定のパターン形状で積層形成された層である。本実施形態では、第1エミッタ電極層51は、半導体基板4の表面の中央部4aを被覆しており、半導体基板4の表面の外周縁部4bを被覆していない。第1エミッタ電極層51は、例えば、Al,AlSi又はAlSiCuなどのアルミニウム系合金による単層構造、あるいは、Ti/Al,Ti/AlSi又はTi/AlSiCuなどの2層構造で構成されている。第1エミッタ電極層51は、膜厚が1~6μm程度となるように、例えばスパッタリング又は蒸着等によって形成されている。第2エミッタ電極層52は、第1エミッタ電極層51の上に所定のパターン形状で積層形成された層である。本実施形態では、第2エミッタ電極層52は、第1エミッタ電極層51よりも若干狭い範囲に形成されている。第2エミッタ電極層52は、例えば、Ni単層構造、Ni/Auの2層構造又はTi/Ni/Auの3層構造などで構成されている。第2エミッタ電極層52は、Ni単層構造及びNi/Auの2層構造の場合は、例えば、電解めっき又は無電解めっきによって形成されており、Ti/Ni/Auの3層構造の場合は、例えばスパッタリング又は蒸着等によって形成されている。第2エミッタ電極層52は、めっき膜の場合は1~6μmの膜厚に形成され、スパッタリング又は蒸着の場合は0.1~2μmの膜厚に形成されている。コレクタ電極6は、半導体基板4の裏面に積層形成された電極であり、第1コレクタ電極層61と、第2コレクタ電極層62と、を有している。第1コレクタ電極層61は、半導体基板4の裏面に所定のパターン形状で積層形成された層である。本実施形態では、第1コレクタ電極層61は、半導体基板4の裏面4c全体を被覆している。第1コレクタ電極層61は、例えば、Al,AlSi又はAlSiCuなどのアルミニウム系合金による単層構造、あるいは、Ti/Al,Ti/AlSi又はTi/AlSiCuなどの2層構造で構成されている。第1コレクタ電極層61は、膜厚が1~6μm程度となるように、例えばスパッタリング又は蒸着等によって形成されている。第2コレクタ電極層62は、第1コレクタ電極層61の上図1では下側に所定のパターン形状で積層形成された層である。本実施形態では、第2コレクタ電極層62は、第1コレクタ電極層61よりも狭い範囲に、第1コレクタ電極層61と同一の形状に形成されている。第2コレクタ電極層62は、例えば、Ni単層構造、Ni/Auの2層構造又はTi/Ni/Auの3層構造などで構成されている。第2コレクタ電極層62は、Ni単層構造及びNi/Auの2層構造の場合は、例えば、電解めっき又は無電解めっきによって形成されており、Ti/Ni/Auの3層構造の場合は、例えばスパッタリング又は蒸着等によって形成されている。第2コレクタ電極層62は、めっき膜の場合は1~6μmの膜厚に形成され、スパッタリング又は蒸着の場合は0.1~2μmの膜厚に形成されている。保護層7は、例えばポリイミドなどの絶縁性材料からなる層である。保護層7は、半導体基板4の表面の外周縁部4bとエミッタ電極5の周囲とを被覆している。保護層7の上面は、第2エミッタ電極層52の上面に対して面一若しくは若干低い状態に形成されている。一対の電極板3、3は、半導体素子2を加圧する加圧板として機能するとともに、圧接型半導体装置1の外部電極として機能する部材である。各電極板3は、例えば硬度が大きく形状保持性に優れたMoや、熱伝導特性に優れたCuなどの金属性材料で構成されている。一方の電極板3は、第2エミッタ電極層52の表面及び保護層7の表面に当接し、他方の電極板3は、第2コレクタ電極層62の表面に当接している。第2コレクタ電極層62の外周端部62aは、後記する一対の電極板3,3による加圧方向T図1参照に投影視して、第2エミッタ電極層52の外周端部52aと略一致するように配置されている。これにより、半導体素子2の表面側と裏面側の加圧領域が等しく上下対称になり、半導体素子2の反りが抑制される。なお、第2エミッタ電極層52及び第2コレクタ電極層62は、第1エミッタ電極層51及び第1コレクタ電極層61よりも硬度例えばビッカース硬度の大きい素材で形成するのが好ましい。このようにすれば、第2エミッタ電極層52及び第2コレクタ電極層62が変形し難くなるので、半導体素子2の反りを一層抑制することができる。例えば、第1エミッタ電極層51及び第1コレクタ電極層61をAl,AlSi,AlSiCu,Ti/Al,Ti/AlSi,Ti/AlSiCu等のAlを含有する素材又は層構成で構成し、第2エミッタ電極層52及び第2コレクタ電極層62をNi,Ni/Au,Ti/Ni/Au等のNiを含有する素材又は層構成で構成すれば、前者よりも後者の硬度を大きくすることができる。ちなみに、エミッタ電極5の周囲には保護層7が形成されているが、保護層7はエミッタ電極5より詳しくは第2エミッタ電極層52よりも硬度が小さく、電極板3によって印加される加圧力をほとんど伝達しないので、半導体素子2の表面側と裏面側の加圧領域を等しくすることができる。本実施形態に係る圧接型半導体装置1は、基本的に以上のように構成されるものであり、続いて、圧接型半導体装置1の製造方法について説明する。はじめに、図示は省略するが、公知のスパッタリング法又は蒸着法等によって、半導体基板4の表面の中央部4aに所定のパターン形状の第1エミッタ電極層51を形成するとともに、半導体基板4の裏面4c全体に第1コレクタ電極層61を形成する。次に、図2aに示すように、第1エミッタ電極層51の表面のうち、第2エミッタ電極層52を形成しない部分と半導体基板4の表面の外周縁部4bにレジストR1めっき防止膜を形成するとともに、第1コレクタ電極層61の表面のうち、第2コレクタ電極層62を形成しない部分にレジストR2めっき防止膜を形成する。このとき、レジストR2の内周面が、電極板3による加圧方向T図1参照に投影視して、レジストR1の内周面と一致するように、レジストR2を形成する。そして、図2bに示すように、レジストR1,R2が形成された半導体基板4をめっき槽に漬浸させて電解めっき又は無電解めっきを施すことにより、第1エミッタ電極層51及び第1コレクタ電極層61の上に、所定のパターン形状の第2エミッタ電極層52及び第2コレクタ電極層62をそれぞれ同時に形成する。なお、半導体基板4の表面側に形成したレジストR1は、図1に示す保護層7として機能する。また、半導体基板4の裏面側に形成したレジストR2は除去してもよい。そして、図1に示すように、半導体素子2を一対の電極板3,3で挟んで加圧保持することにより、圧接型半導体装置1が完成する。以上、本実施形態に係る圧接型半導体装置1によれば、第2コレクタ電極層62の外周端部62aが、一対の電極板3,3による加圧方向T図1参照に投影視して、第2エミッタ電極層52の外周端部52aと略一致するように配置されているので、半導体素子2のエミッタ電極5側とコレクタ電極6側の加圧領域が等しく上下対称になる。そのため、半導体素子2に作用する曲げ応力が抑制され、半導体素子2の反りが抑制される。また、第1コレクタ電極層61が半導体基板4の裏面4c全体を被覆しているので、半導体素子2の後工程や実装工程において半導体基板4に不純物イオンが付着することがなく、その後の熱処理工程で半導体基板4に不純物イオンが拡散して機能低下を生じることもない。そのため、半導体基板4の裏面4cの汚染を抑制することができる。また、第2エミッタ電極層52と第2コレクタ電極層62とが同一形状に形成されているので、第2コレクタ電極層62を第1コレクタ電極層61の全面に形成する場合に比較して、エミッタ側とコレクタ側の膜応力の応力差を小さくすることができる。これにより、半導体素子2の変形を一層抑制することができる。以上、本発明の実施形態について図面を参照して詳細に説明したが、本発明はこれに限定されるものではなく、発明の主旨を逸脱しない範囲で適宜変更可能である。本実施形態では、第1エミッタ電極層51及び第1コレクタ電極層61の上面にレジストR1,R2を施して、レジストR1,R2が存在しない部分に第2エミッタ電極層52及び第2コレクタ電極層62を形成したが、本発明の製造方法はこれに限定されるものではなく、例えば、第1コレクタ電極層61の表面全体に第2コレクタ電極層62を形成し、この第2コレクタ電極層62の上面に第2エミッタ電極層52と同一形状のレジストを、加圧方向に投影視して互いの外周部が一致するように形成し、レジストで保護した部分以外の第2コレクタ電極層62をエッチングで除去し、その後レジストを除去することにより、第2エミッタ電極層52と同一形状の第2コレクタ電極層62を形成してもよい。また、本実施形態では、第2コレクタ電極層62が、第2エミッタ電極層52と同一のパターン形状に形成されている構成を例にとって説明したが、本発明はこれに限定されるものではなく、第2コレクタ電極層62の外周端部62aが、一対の電極板3,3による加圧方向Tに投影視して第2エミッタ電極層52の外周端部52aと略一致している構成であれば、両者のパターン形状が同一でなくてもよい。"