半導体基板の素子領域の上にゲート絶縁膜を介在させて形成されたゲート電極と、前記素子領域における前記ゲート電極の両側方に形成され、n型不純物及び炭素を含むソースドレイン領域とを備え、前記ソースドレイン領域を構成するシリコン及び前記ソースドレイン領域に含まれる炭素の少なくとも一方は、主同位体よりも質量数が大きい安定同位体の存在比が、天然存在比よりも高いことを特徴とする半導体装置。前記ソースドレイン領域は、前記ゲート電極の両側方に形成された凹部に埋め込まれたシリコンを含む結晶成長層であり、前記ソースドレイン領域を構成するシリコンは、質量数が29の同位体及び質量数が30の同位体の存在比の和が8原子以上であることを特徴とする請求項1に記載の半導体装置。前記ソースドレイン領域に含まれる炭素は、質量数が13の同位体の存在比が2原子以上であることを特徴とする請求項1又は2に記載の半導体装置。前記ソースドレイン領域に含まれる炭素は、質量数が13の同位体の存在比が90原子以上であることを特徴とする請求項1又は2に記載の半導体装置。前記ソースドレイン領域を構成するシリコンは、質量数が29の同位体及び質量数が30の同位体の存在比の和が90原子以上であることを特徴とする請求項1~4のいずれか1項に記載の半導体装置。前記n型不純物は、ヒ素及びリンの少なくとも一方であることを特徴とする請求項1~5のいずれか1項に記載の半導体装置。半導体基板の素子領域の上に、ゲート絶縁膜及びゲート電極を形成する工程と、前記素子領域における前記ゲート電極の両側方に、炭素を注入する工程と、前記素子領域における前記ゲート電極の両側方に、n型不純物を注入する工程と、前記n型不純物及び炭素を活性化する工程とを備え、前記炭素は、質量数が13の同位体の存在比が天然存在比よりも高いことを特徴とする半導体装置の製造方法。前記炭素を注入する工程では、質量数が13の同位体の存在比が天然存在比よりも高い炭素モノマーイオン、炭素クラスターイオン又は炭素を含んだ分子状のイオンを注入することを特徴とする請求項7に記載の半導体装置の製造方法。半導体基板の素子領域の上に、ゲート絶縁膜及びゲート電極を形成する工程と、前記素子領域における前記ゲート電極の両側方に凹部を形成する工程と、前記凹部にシリコン及び炭素を含む層を結晶成長する工程と、前記シリコン及び炭素を含む層にn型不純物を導入する工程と、前記n型不純物を活性化する工程とを備え、前記シリコンは、質量数が29の同位体及び質量数が30の同位体の存在比の和が天然存在比よりも高いことを特徴とする半導体装置の製造方法。前記シリコン及び炭素を含む層を結晶成長する工程では、質量数が29の同位体及び質量数が30の同位体の存在比の和が天然存在比よりも高いシリコンを含むシリコンソースガスと、炭素ソースガスとを用いることを特徴とする請求項9に記載の半導体装置の製造方法。前記炭素ソースガスは、質量数が13の同位体の存在比が天然存在比よりも高い炭素を含むことを特徴とする請求項10に記載の半導体装置の製造方法。前記n型不純物は、ヒ素又はリンの少なくとも一方であることを特徴とする請求項7~11のいずれか1項に記載の半導体装置の製造方法。しかし、従来のソースドレン領域に炭素を導入することによりnMOSトランジスタの動作を高速化する方法には、以下のような問題がある。炭素は、原子半径がシリコンの70程度しかなく、炭素はシリコンの格子間に存在することができる。このため、ソースドレイン領域に炭素を導入しても、炭素とシリコンとが結合した結晶格子が形成されにくく、十分な引っ張り歪みを発生させることが困難である。また、トランジスタを形成する際には、イオン注入された不純物の活性化処理、フォトレジストを除去するアッシング処理及びシリサイド化処理等の熱処理が行われる。熱処理の際に、ソースドレイン領域に形成されたエピタキシャル層において歪みの状態が不完全となり、格子間の緩和が生じる。このため、十分な引っ張り歪みを発生させることができず、電子の移動度を向上できない。本発明は、前記の問題を解決し、電子の移動度を向上したnMOSトランジスタを備えた半導体装置を実現できるようにすることを目的とする。前記の目的を達成するため、本発明は半導体装置を、nMOSトランジスタのソースドレイン領域において、シリコン及び炭素の少なくとも一方について主同位体よりも質量が大きい同位体の存在比を天然存在比よりも高くした構成とする。具体的に、本発明に係る半導体装置は、半導体基板の素子領域の上にゲート絶縁膜を介在させて形成されたゲート電極と、素子領域におけるゲート電極の両側方に形成され、n型不純物及び炭素を含むソースドレイン領域とを備え、ソースドレイン領域を構成するシリコン及びソースドレイン領域に含まれる炭素の少なくとも一方は、主同位体よりも質量数が大きい安定同位体の存在比が、天然存在比よりも高い。本発明に係る半導体装置は、ソースドレイン領域を構成するシリコン及びソースドレイン領域に含まれる炭素の少なくとも一方は、主同位体よりも質量数が大きい安定同位体の存在比が、天然存在比よりも高い。このため、ソースドレイン領域においてシリコンと炭素との原子間距離が縮小し、ソースドレイン領域が通常よりも収縮する。従って、チャネルに十分な引っ張り歪みが加わり、電子の移動度を向上させることができる。その結果、駆動電流が向上しトランジスタを高速化できる。本発明の半導体装置において、ソースドレイン領域は、ゲート電極の両側方に形成された凹部に埋め込まれたシリコンを含む結晶成長層であり、ソースドレイン領域を構成するシリコンは、質量数が29の同位体及び質量数が30の同位体の存在比の和が8原子以上であればよい。本発明の半導体装置において、ソースドレイン領域に含まれる炭素は、質量数が13の同位体の存在比が2原子以上であればよく、90原子以上であってもよい。本発明の半導体装置において、ソースドレイン領域を構成するシリコンは、質量数が29の同位体及び質量数が30の同位体の存在比の和が90原子以上であってもよい。本発明の半導体装置において、n型不純物は、ヒ素及びリンの少なくとも一方であることが好ましい。本発明に係る半導体装置の製造方法は、半導体基板の素子領域の上に、ゲート絶縁膜及びゲート電極を形成する工程と、素子領域におけるゲート電極の両側方に、炭素を注入する工程と、素子領域におけるゲート電極の両側方に、n型不純物を注入する工程と、n型不純物及び炭素を活性化する工程とを備え、炭素は、質量数が13の同位体の存在比が天然存在比よりも高い。本発明の半導体装置の製造方法において、炭素を注入する工程では、質量数が13の同位体の存在比が天然存在比よりも高い炭素モノマーイオン、炭素クラスターイオン又は炭素を含んだ分子状のイオンを注入することが好ましい。本発明に係る半導体装置の製造方法は、半導体基板の素子領域の上に、ゲート絶縁膜及びゲート電極を形成する工程と、素子領域におけるゲート電極の両側方に凹部を形成する工程と、凹部にシリコン及び炭素を含む層を結晶成長する工程と、シリコン及び炭素を含む層にn型不純物を導入する工程と、n型不純物を活性化する工程とを備え、シリコンは、質量数が29の同位体及び質量数が30の同位体の存在比の和が天然存在比よりも高い。本発明の半導体装置の製造方法において、シリコン及び炭素を含む層を結晶成長する工程では、質量数が29の同位体及び質量数が30の同位体の存在比の和が天然存在比よりも高いシリコンを含むシリコンソースガスと、炭素ソースガスとを用いることが好ましい。本発明の半導体装置の製造方法において、炭素ソースガスは、質量数が13の同位体の存在比が天然存在比よりも高い炭素を含むことが好ましい。本発明の半導体装置の製造方法において、n型不純物は、ヒ素又はリンの少なくとも一方であることが好ましい。本発明に係る半導体装置によれば、ソースドレイン領域に十分な引っ張り歪みを発生させ、電子の移動度を向上したnMOSトランジスタを備えた半導体装置を実現できる。第1の実施形態第1の実施形態に係る半導体装置は、図1に示すようにnMOSトランジスタを有している。nMOSトランジスタは、シリコン基板の素子領域101の上にゲート絶縁膜111を介在させて形成されたゲート電極112を有している。素子領域101にはp型不純物が注入されたpウェル図示せずが形成されている。図示していないがシリコン基板には複数の素子領域が形成されており、素子領域同士はシリコン酸化膜等からなる素子分離領域により互いに分離されている。ゲート絶縁膜111は、水蒸気酸化又は酸素を酸化種とする加湿酸化等により形成したシリコン酸化膜SiO2とすればよい。また、ハフニウム酸化HfO2膜、ハフニウムシリコン酸窒化HfSiON膜、ジルコニウム酸化ZrO2膜又はランタン酸化La2O3膜等の、高誘電率high-k膜を用いてもよい。ゲート電極112は、窒化タンタルTaN膜又は窒化チタンTiN膜等の金属膜113とポリシリコン膜114とを積層した積層ゲート電極とすればよい。但し、積層ゲート電極に限らず、ポリシリコン電極又はメタルゲート電極等としてもよい。ポリシリコン膜114の上部には、シリサイド層115が形成されている。シリサイド層115は、コバルトシリサイド又はニッケルシリサイド等とすればよい。ゲート電極112の側面上にはシリコン窒化膜SiN膜からなるオフセットスペーサ117を介在させて、SiO2膜からなるサイドウォール118が形成されている。素子領域101のゲート電極112の両側方には、リン又はヒ素等のn型不純物を含むn型のエクステンション領域121が形成されている。エクステンション領域121の外側方には、エクステンション領域121よりも高濃度のn型不純物を含むn型のソースドレイン領域122が形成されている。ソースドレイン領域は、一方がトランジスタのソースとなり、他方がドレインとなる。ソースドレイン領域122の上部には、シリサイド層123が形成されている。シリサイド層123はコバルトシリサイド又はニッケルシリサイド等とすればよい。ゲート電極112及びサイドウォール118を覆うように、SiN膜からなるコンタクトエッチストッパー132が形成され、コンタクトエッチストッパー132の上には、層間膜133が形成されている。層間膜133の上には配線図示せずが形成されており、配線とシリサイド層123とを接続するコンタクトプラグ134が形成されている。また、図示していないが、配線とシリサイド層115とを接続するコンタクトプラグも形成されている。本実施形態の半導体装置は、ソースドレイン領域122がn型不純物だけでなく、炭素を含んでいる。ソースドレイン領域122に含まれる炭素は、主同位体である質量数が12の同位体12Cよりも質量数が大きい安定同位体である質量数が13の同位体13Cの存在比が天然存在比よりも高い。ソースドレイン領域122が13Cの存在比が天然存在比よりも高い炭素を含んでいることにより、通常の炭素を含んでいる場合よりも、チャネルに加わる引っ張り歪みを大きくし、nMOSトランジスタの駆動電流を向上できる。自然界に通常存在している炭素における同位体の存在比である天然存在比は、主同位体である12Cが98.9原子であり、主同位体よりも質量数が大きい安定同位体である13Cが1.1原子である。ソースドレイン領域122に含まれる炭素は、13Cの存在比が天然存在比よりも大きければよく、少なくとも2原子以上であることが好ましい。引っ張り歪みを発生させる効果を大きくするためには13Cの存在比を50原子以上とすることが好ましく、13Cの存在比を90原子以上とすることにより、引っ張り歪みをさらに効果的に発生させることが可能となる。本実施形態の半導体装置は以下のようにして形成すればよい。まず、図2aに示すように、素子領域101の上にゲート絶縁膜111、ゲート電極112となる金属膜113及びポリシリコン膜114並びに炭素注入の際のマスクとなるSiN膜131を順次形成する。素子領域101は、シリコンを主成分とする半導体基板に素子分離領域図示せずを設けて他の領域と分離して形成すればよい。また、素子領域101には、p型の不純物をイオン注入してpウェル図示せずを形成する。ゲート絶縁膜111は、SiO2膜とすればよく水蒸気酸化又は酸素雰囲気での酸化により形成すればよい。ゲート絶縁膜111は、SiO2膜に代えてhigh-k材料である、HfO2膜、HfSiON膜、ZrO2膜又はLa2O3膜等としてもよい。金属膜113はTaN膜又はTiN膜等とすればい。ポリシリコン膜114中には、ホウ素等のp型不純物をイオン注入すればよい。SiN膜131は膜厚を50nm程度とし、ジクロロシランをシリコンソースとした減圧CVD法等により形成すればよい。次に、図2bに示すように、SiN膜131、ポリシリコン膜114、金属膜113及びゲート絶縁膜111をリソグラフィー及びドライエッチングにより選択的に除去して、ゲートスタックを形成する。ゲートスタックは、例えばゲート幅の最小寸法を32nmとし、ゲート高さの最小寸法を150nmとすればよい。次に、図2cに示すように、ゲートスタックを覆うように、膜厚が2nm~10nm程度のSiN膜を形成した後、異方性ドライエッチングを行い、ゲートスタックの側面上にオフセットスペーサ117を形成する。オフセットスペーサ117となるSiN膜は、シラン又はジクロロシランをシリコンソースとした減圧CVD法により形成すればよい。この後、ゲートスタック及びオフセットスペーサ117をマスクとして、素子領域101にリン又はヒ素等の不純物をイオン注入してn型のエクステンション領域121を形成する。次に、ゲートスタック及びオフセットスペーサ117を覆うように、厚さが2nm~10nm程度のSiO2膜及び厚さが10nm~30nm程度のSiN膜を順次堆積する。この後、図3aに示すようにSiO2膜をエッチング阻止層としてSiN膜を異方性エッチングした後、SiO2膜をエッチングすることにより、断面L字状のサイドウォール118と、サイドウォール118を覆う外側サイドウォール119とを形成する。外側サイドウォール119となるSiN膜は、低温成膜が可能な原子層堆積ALD法又は減圧化学気相堆積CVD法等により形成すればよい。ALD法の場合は、シリコンソースガスとしてジクロロシランを用い、窒素ソースとしてリモートプラズマ処理されたアンモニアNH3を用いればよい。減圧CVD法の場合には、シリコンソースにビスターシャルブチルアミノシランBTBASを用い、窒素ソースにアンモニアを用いればよい。なお、サイドウォール118は断面L字状に限らず、断面I字状であってもよい。次に、図3bに示すようにゲートスタック及びその側面上に形成されたサイドウォールをマスクとして、素子領域101に同位体分離等により13Cの存在比を天然存在比よりも高くした炭素イオンを注入する。炭素イオンの注入は、炭素クラスターイオン、炭素モノマーイオン又は分子状の炭素イオン等により行えばよい。炭素イオンの基板中におけるピーク濃度が1原子~3原子程度となるような条件でイオン注入を行うことが好ましい。続いて、リン又はヒ素等のn型不純物をイオン注入して、n型のソースドレイン領域122を形成する。炭素イオンを5×1015atoms/cm2~5×1016atoms/cm2程度注入することにより素子領域101の上部はアモルファス化されるため、ソースドレイン領域122を浅いイオン注入層とすることができる。この後、熱処理を行い注入した炭素及び不純物の活性化を行う。注入種を活性化するための熱処理は、注入種の拡散を小さくし、活性化率を上げるために瞬間的に1000°C以上の高温熱処理を加えるスパイクランプアニール又はさらに熱処理時間を短くしたレーザーアニール若しくはフラッシュアニール等のミリセックアニールを用いることが好ましい。次に、図3cに示すように燐酸洗浄にて、ゲートスタック上のSiN膜131及び外側サイドウォール119を除去する。なお、外側サイドウォール119は除去しなくてもよい。次に、図4aに示すように、ポリシリコン膜114及びソースドレイン領域122の上に形成された自然酸化膜を洗浄又はケミカルドライエッチング処理にて除去した後、ポリシリコン膜114及びソースドレイン領域122の上部にそれぞれ、シリサイド層115及びシリサイド層123を形成する。シリサイド層115及びシリサイド層123は、ニッケル又はコバルトを堆積した後、熱処理を行うことにより形成する。熱処理の温度は550°C以下とすることが好ましく、例えば350°Cにて1回目の熱処理をした後、未反応のニッケル等を除去し、550°Cにて2回目の熱処理を行えばよい。ニッケルを堆積する際には、スパッタターゲットとしてのニッケル金属中に5程度の白金を含んだニッケル白金の合金を用いてもよい。次に、図4bに示すように、少なくとも素子領域101の上に厚さが50nm程度のSiN膜からなるコンタクトエッチストッパー132を形成する。コンタクトエッチストッパー132は、高い内部応力を持つSiN膜を用いるのが好ましく、例えば1500MPa以上の引っ張り応力を持つSiN膜を形成すればよい。このようにすれば、チャネル領域により効果的に引っ張り応力を加えることができる。次に、図4cに示すように、コンタクトエッチストッパー132の上に厚さが500nm程度のSiO2膜からなる層間膜133を、純常圧CVD法等を用いて形成する。層間膜133は、成膜後に化学機械的研磨CMP法等により平坦化し、リソグラフィー及びドライエッチングによりコンタクトホール133aを形成する。ドライエッチングは、層間膜133をエッチングする第1ステップと、コンタクトエッチストッパー132をエッチングする第2ステップとを有する。第2ステップにおいて、ソースドレイン領域のシリサイド層123が露出する。このため、第2ステップのエッチングガスに酸素が含まれていると、シリサイド層123が酸化されて抵抗が上昇する。また、ソースドレイン領域122に酸素が拡散して、結晶格子の緩和が生じ易くなる。このため、第2ステップにおいては酸素を含まないエッチングガスを用いることが好ましい。この後、コンタクトホール133aを埋めるようにコンタクトプラグを形成する。さらに必要に応じて配線層を形成する。以下に、炭素イオンの注入についてさらに詳細に説明する。炭素イオンの注入には、例えば図5に示すようなイオン注入装置を用いればよい。二酸化炭素CO2等を用いてイオン源において発生させた炭素モノマーイオンは、引き出し電極により加速されて電磁レンズを通過した後、同位体分離器に導入される。同位体分離器は分析電磁石を有し、炭素モノマーイオンを質量に応じて異なる軌道に導くことができる。12Cにより構成された炭素モノマーイオンと13Cにより構成された炭素モノマーイオンとは質量が異なるため、異なる軌道を進む。従って、12Cにより構成された炭素モノマーイオンと13Cにより構成された炭素モノマーイオンとを分離し、13Cからなる炭素モノマーイオンのみをソースドレイン領域に注入することができる。炭素モノマーイオンに限らず、炭素を含んだ分子状のイオンについても、同様に13Cと12Cとを分離することができる。C5H5又はC7H7等の炭素クラスターイオンを用いる場合は、13Cのみを含んだクラスターイオンをイオン源から引き出すことは効率が悪いため、あらかじめ13Cのみにより構成されたC5H5又はC7H7等を作成し、これをソースドレイン領域にイオン注入すればよい。図6は、13Cからなる炭素モノマーイオンをシリコン基板にイオン注入した後、700°Cで30秒間ランプアニールして固相成長させたサンプルを、昇温脱離ガス法TDSにより分析した例を示している。昇温速度は5°C/sとした。脱離したガス中の12Cはバックグラウンドレベルであり、13Cのみがイオン注入されていることが明らかである。但し、注入する炭素イオンの全てが13Cとなっている必要はない、最終的にソースドレイン領域に含まれる炭素において13Cの存在比を、天然存在比よりも大きくすることができればよく、2原子以上とすることが好ましく、50原子以上とすることがより好ましく、90原子以上とすることがさらに好ましい。次に、ソースドレイン領域に含まれる炭素において13Cの存在比を天然存在比よりも高くすることにより、nMOSトランジスタの駆動力が向上する理由を説明する。一般に、化合物中の原子を同位体に置換すると元の原子との質量の違いにより結合エネルギーが変化し、質量数が大きい同位体ほど結合エネルギーは強くなる。このため、主同位体を質量数が大きい同位体に置換した場合には、反応速度が遅くなる一次の同位体効果が生じる。シリコンと炭素との結合の場合、シリコンの最外殻の電子雲sp3混成軌道と、炭素の最外殻の電子雲sp3混成軌道との重なりにより共有結合が形成される。図7に示すようにポテンシャルエネルギーは、原子間距離により変化し、ポテンシャルエネルギーが最も低い原子間距離において安定する。このポテンシャルエネルギーを結合エネルギーと呼び、シリコンと炭素の単結合の場合、結合エネルギーは次の式1により表される。Si-C=SiC-451kJ/mol1自然界に通常存在する炭素とシリコンとの結合の場合には、ポテンシャルエネルギーと原子間距離とは、図7において破線で示すようになる。一方、炭素を質量数が大きい13Cに置換すると、図7において実線で示すように結合エネルギーが増大する。これは、電子雲の重なり密度が増加するためであり、2重結合や3重結合に見られるように、原子―原子間距離が縮小する。シリコンと炭素との原子間距離が縮小することによりソースドレイン領域全体が圧縮されるため、チャネル部分の引っ張り歪が増加する。その結果、チャネルにおける電子の移動度が向上し、nNMOSトランジスタの駆動能力が向上する。図8においてAのラインに示すように、ソースドレイン領域が13Cの存在比が1.1原子である通常の炭素を含む場合には、オフ電流Ioffを200pA/μmとした際のオン電流Ionは約560μA/μmであった。一方、ソースドレイン領域に含まれる炭素における13Cの存在比を約90原子とした場合には、Bのラインに示すようにオフ電流を200pA/μmとした際のオン電流が約595μA/μmとなり、6.3増加した。このように、ソースドレイン領域に含まれる炭素において、12Cと比べて質量が8.3大きい13Cの存在比を天然存在比よりも高くすることにより、nMOSトランジスタの駆動電流を増大させることが可能となる。第2の実施形態第1の実施形態においては、ソースドレイン領域に含まれる炭素を主同位体よりも質量数が大きい安定同位体に置換することにより、炭素とシリコンとの原子間距離を小さくする例を示したが、ソースドレイン領域を構成するシリコンを主同位体よりも質量数が大きい安定同位体に置換してもよい。シリコンを質量数が大きい同位体に置換した場合にもシリコンと炭素との原子間距離を小さくし、チャネルに加わる引っ張り歪を増大させることができる。また、炭素とシリコンとの両方を質量数が大きい同位体に置換してもよい。自然界に通常存在しているシリコンの同位体の存在比である天然存在比は、主同位体である質量数が28の同位体28Siが92.2原子、質量数が29の同位体29Siが4.6原子、質量数が30の同位体30Siが3.1原子である。ソースドレイン領域におけるシリコンは、主同位体よりも質量数が大きい安定同位体の存在比が天然存在比よりも大きければよく、29Si及び30Siの存在比の和が8原子以上であることが好ましい。引っ張り歪みを発生させる効果を大きくするためには29Si及び30Siの存在比の和を50原子以上とすることが好ましく、90原子以上とすることにより、引っ張り歪みをさらに効果的に発生させることが可能となる。29Siの存在比だけを天然存在比より高くしても、30Siの存在比だけを天然存在比より高くしても、29Si及び30Siの両方の存在比を天然存在比より高くしてもよい。ソースドレイン領域においてシリコンを質量数が大きい同位体に置換する場合には、以下のようにすればよい。図3aまでの工程と同様にして、ゲートスタックの側面上にサイドウォールを形成した後、図9aに示すように四フッ化炭素CF4とオゾンO3とを用いて、素子領域101の露出した部分を等方的にエッチングしてリセス141を形成する。なお、異方性エッチングにより、上端部と下端部とのサイズがほぼ等しいリセスを形成してもよい。次に、図9bに示すようにリセス141において、結晶性シリコンをエピタキシャル成長させる。エピタキシャル成長の際に、シリコンソースと共に炭素ソースを供給することにより炭素含有シリコン層151とする。シリコンソースにはトリシランSi3H8、ジクロロシランSiH2Cl2又はモノシランSiH4等のシラン系のガスを用い、炭素ソースにはモノメチルシランCH3SiH3又はジメチルシランCH32SiH2等を用いればよい。炭素ソースの供給量は、炭素含有シリコン層151における炭素の含有量が1原子~3原子程度となるように調整すればよい。シリコンソースには、シリコン原子が29Si又は30Siに置換された化合物を用いる。シリコンソースにおける29Si及び30Siの存在比は高い方が好ましいが、29Si及び30Siの存在比の和が天然存在比よりも大きければよい。29Siの天然存在比は4.6原子であり、30Siの天然存在比は3.1原子であるため、29Si及び30Siの存在比の和を8原子程度以上とすればよい。より効率的に引っ張り歪みを発生させるためには、29Si及び30Siの存在比の和を50原子以上とすることが好ましく、90原子以上とすることがさらに好ましい。また、炭素ソースに、炭素原子が13Cに置換された化合物を用いれば、シリコンと炭素との両方を質量数が大きい同位体とすることができ、シリコンと炭素との原子間距離をより小さくでき、引っ張り歪みをさらに効果的に発生させることが可能となる。炭素ソースにおける13Cの存在比は高い方が好ましいが、13Cの存在比が天然存在比よりも高ければよい。13Cの天然存在比は1.1原子であるから、2原子程度以上とすればよい。より効果的に引っ張り歪みを発生させるためには13Cの存在比を50以上とすることが好ましく、90原子以上とすることがさらに好ましい。炭素含有シリコン膜151をエピタキシャル成長する際には、サイドウォール等の上にアモルファスシリコン膜が副成されるが、エピタキシャル成長の際に、塩酸ガス又は塩素ガスを加えることにより、アモルファスシリコン膜を除去することができる。この場合、エピタキシャル成長を行うチャンバー内は、アモルファスシリコン膜と塩素原子とが反応し気化する圧力及び温度に設定する。例えば、温度を700°C、圧力を10Torr約1300Paとすればよい。このようにすれば、エピタキシャル膜とアモルファス膜とのエッチング選択比を1対10以上とすることができる。炭素含有シリコン膜151を形成した後、リン又はヒ素等のn型不純物を注入してソースドレイン領域を形成し、熱処理を行いソースドレイン領域の活性化を行う。この後、図3c~図4cに示した工程と同様にして、層間絶縁膜の形成及びコンタクトの形成等を行えばよい。炭素含有シリコン膜を30Siの存在比が50原子28Siの存在比は約48原子、28Siの存在比は約2原子のモノシランからなるシリコンソースと、13Cの存在比が90原子のモノメチルシランからなる炭素ソースとを用いて、エピタキシャル成長させたnMOSトランジスタについて駆動電流を測定した。図8においてAのラインに示すように、ソースドレイン領域を構成するシリコンが通常のシリコンであり、ソースドレイン領域に含まれる炭素が通常の炭素であるnMOSトランジスタの場合には、オフ電流が200pA/μmの際のオン電流が560μA/μmであった。一方、Cのラインに示すようにソースドレイン領域において30Siの存在比及び13Cの存在比を天然存在比よりも高くした場合には、オン電流が625μA/μmとなり、11.6増大した。第2の実施形態において、ソースドレイン領域を形成する際に供給する炭素ソースは、必ずしも13Cの存在比が天然存在比よりも高い必要はない。28Siを30Siとすることにより質量が約7.1増大するため、引っ張り歪みの増大が期待される。エピタキシャル成長の際に炭素を供給することにより、ソースドレイン領域に炭素を導入する例を示したが、結晶性シリコンからなるエピタキシャル成長層を形成した後、第1の実施形態と同様にして炭素イオンをエピタキシャル成長層に注入してもよい。この場合には、13Cに置換された炭素イオンを注入することが好ましいが、通常の炭素原子からなる炭素イオンであってもよい。エピタキシャル成長の際に、リン等の不純物をドープしてもよい。リンをドープする場合にはシリコンソース及び炭素ソースと共にフォスヒンPH3を供給すればよい。また、原料ガスにゲルマンGeH4を添加することにより、炭素含有シリコンゲルマニウム層を形成してもよい。第1の実施形態及び第2の実施形態において、nMOSトランジスタについてのみ説明したが、基板上にはpMOSトランジスタ等の他の半導体素子が形成されていてもよい。また、基板上に存在する全てのnMOSトランジスタのソースドレイン領域に炭素を導入する必要はない。第1の実施形態及び第2の実施形態の半導体装置は、同位体の存在比を制御できるため、熱処理の際に生じるシリコン―炭素格子振動のウェハ面内におけるばらつきを低減できる。このため、ウェハ面内におけるトランジスタの駆動能力のばらつきを低減することができるという利点も得られる。