"第一のインタフェースを介して受信されたデータパケットを第二のインタフェースを介して出力するために処理する方法であって、前記第二のインタフェースを介してデータを出力するために伝送フレームの特定のタイムスロットパターンが観察され、当該方法は、1タイムスロット内にあるデータパケットのうちの1つを受信した直後に、データの再フォーマット化を行うステップを含み、特定の数の受信されたデータパケットは、前記データを出力するための前記タイムスロットパターン内にあり、前記第二のインタフェースを介したデータの出力は、TDMA方式に従う予約されたタイムスロットで行われ、前記TDMAは、時間分割多元接続を示し、前記伝送フレームにおける予約されたタイムスロットが失われた場合、前記伝送フレームのなお利用可能な予約されたタイムスロットは、既に利用可能な再フォーマット化されたデータで満たされる、ことを特徴とする方法。出力のタイムスロットパターンの代わりに、受信されたデータパケットの内部処理のために、所与の時間だけ進められたタイムスロットパターンが使用される、請求項1記載の方法。前記タイムスロットパターンは、最初のタイムスロットパターンにおいて1データパケットを受信するために要求される時間から、前記出力のタイムスロットパターンの前記伝送フレームの開始でプロトコルデータの送信のために予約される時間を差し引いた時間だけ進められる、請求項2記載の方法。前記受信されたデータを再フォーマット化するステップは、前記受信されたデータを再セグメント化する、請求項1記載の方法。前記第一のインタフェースは、IEEE1394インタフェースに対応し、前記第二のインタフェースは、データの無線伝送のためのHIPERLANインタフェースに対応する、請求項1記載の方法。データパケットを受信する第一のインタフェースと、前記データパケットを出力する第二のインタフェースとを有する、データパケットを処理する装置であって、前記第二のインタフェースを介してデータを出力するために伝送フレームの特定のタイムスロットパターンが観察され、特定の数の受信されたデータパケットは、前記データを出力するための前記タイムスロットパターン内にあり、当該装置は、1タイムスロット内にあるデータパケットのうちの1つを受信した直後に、データの再フォーマット化を行う再フォーマット化手段を備え、予約されたタイムスロットでデータを出力する前記第二のインタフェースは、TDMA方式に従うで行われ、前記TDMAは、時間分割多元接続を示し、当該装置は、前記伝送フレームにおける予約されたタイムスロットが失われた場合、前記伝送フレームのなお利用可能な予約されたタイムスロットを、既に利用可能な前記再フォーマット化されたデータで満たす充填手段を備える、ことを特徴とする装置。データパケットを受信する第一のインタフェースと、前記データパケットを出力する第二のインタフェースとを有する、データパケットを処理する装置であって、前記第二のインタフェースを介してデータを出力するためにタイムスロットパターンが観察され、特定の数の受信されたデータパケットは、前記データを出力するための伝送フレームの前記タイムスロットパターン内にあり、当該装置は、1タイムスロット内にあるデータパケットのうちの1つを受信した直後に、データの再フォーマット化を行う再フォーマット化手段と、内部の、セクション毎のデータの再フォーマット化のため、所与の時間量だけ前記出力のタイムスロットパターンを進めるタイムスロットパターンの調節手段と、を備えることを特徴とする装置。前記再フォーマット化手段は、前記受信されたデータを再セグメント化する、請求項6記載の装置。前記第一のインタフェースは、IEEE1394インタフェースに対応し、該第二のインタフェースは、データの無線伝送のためのHIPERLANインタフェースに対応する、請求項6記載の装置。前記再フォーマット化手段は、前記受信されたデータを再セグメント化する、請求項7記載の装置。前記第一のインタフェースは、IEEE1394インタフェースに対応し、前記第二のインタフェースは、データの無線伝送のためのHIPERLANインタフェースに対応する、請求項7記載の装置。HIPERLANシステムは、ETSIBRAN規格で既に規定されている。システムの概要は、文献ETSITR101683V111BroadbandRadioAccessNetworkHIPERLANType2SystemOverviewに見られる場合がある。発明のキーコンポーネントは、文献ETSITS1014931V111BroadbandRadioAccessNetworksHIPERLANType2PacketBasedConvergenceLayerPart1andPart2に記載されている。特に、物理レイヤ及びデータリンク制御レイヤDLCのようなシステムの更なるコンポーネントは、他の文献に公表されている。これらは、EuropeanTelecommunicationStandardsInstituteinF06921SophiaAntipolisCedexFranceから取得される場合がある。家庭におけるネットワーク装置について、両方のネットワークシステムの組み合わせ、すなわち第一に有線及び第二に無線を使用する1つのシナリオは、都合がよいことが分かっている。2つの異なるシステム間のデータはシステム間でやり取りされることになる場合、この目的のためにブリッジ回路が結果的に必要とされ、一方では、かかる回路が有線システムに接続され、他方では、無線伝送システムへのインタフェースを有している。したがって、かかるブリッジ回路には、2つのインタフェースが設けられており、第一のインタフェースは有線伝送システム用であり、第二のインタフェースは無線伝送システム用である。本発明は、かかるブリッジ回路に関するものである。特に、本発明は、IEEE1394バスシステムが有線システムとして使用されるとき、及び上記のHIPERLAN/2システムが無線伝送システムとして使用されるときに生じる問題を解決する。このアプリケーションのために個別の仕様がつくられる。これは、ETSITS1014933V111BroadbandRadioAccessNetworksHIPERLANType2PacketBasedConvergenceLayerPart3IEEE1394SpecificConvergenceSublayerと呼ばれている。上述された文献のAnnexC3には、IEEE1394バスシステムからHIPERLAN/2システムへの同期データ伝送による最大の伝送遅延は6.1ミリ秒である。したがって、このうちの2.1ミリ秒は、最悪のケースでは、MACMediaAccessControl伝送フレームのデータが収集される前に、17のIEEE1394バスパケットが到達するのをはじめに待つことが必要であるという事実から生じている。更なる2ミリ秒の時間遅延は、ステーションのために予約されているタイムスロットは、受信されたデータが送信のためにDLCレイヤにより利用可能にされる必要があるときにまさに利用可能であるという事実から生じる。極端なケースでは、次のMAC伝送フレームについて待つことが必要である。2ミリ秒の遅延時間もまた、データが利用可能であるときに伝送フレームが新たに分割され、その後、ステーションに割り当てられたタイムスロットがMAC伝送フレームの別のポイントに位置される場合に生じる。この時間遅延をブリッジするため、したがって、対応して大容量のバッファメモリをブリッジ回路に実現することが必要である。8ミリ秒という遅延時間であってもなおバッファリングすることができるように、バッファメモリを大容量にすることがさらに薦められる。本発明の目的は、データの到達とデータの送信との間の最大の遅延時間を低減することにある。この問題は、第二のインタフェースを介してのデータの送信のために必要な再フォーマット化がセクション毎に実行されるものであって、規格で提案されているようにHIPERLAN伝送フレームのタイムスロットパターンで到達する最後のデータが受信された後に実行されるのではない。送信されるべき最後のデータが到達したとき、このデータの処理の大部分が既に終了されており、その後、より小さなデータのセクションを処理することのみが必要である。このことは、多くの処理時間をもはや必要とせず、最大の可能な遅延時間が4.1ミリ秒に低減される。バッファリングされるべき最大の遅延時間が低減されるので、この手段は、非常に小さなバッファメモリが実現される必要がある点で有利である。他の有利な手段及び本発明に係る方法の更なる発展は、従属の請求項に記載されている。1つの特に有利な手段は、伝送フレームにおいて予約されたタイムスロットが失われている場合、かかる伝送フレームのなお利用可能な残りの予約されたタイムスロットを既に利用可能な再フォーマットされたデータで補充することである。したがって、未だ失われていない伝送フレームのタイムスロットは、次の伝送フレームで再び送信される必要がない既に処理されたペイロードデータで埋められるよりはむしろ、いわゆるダミーデータがそれらに挿入される点で、無駄に無視することが単に許可されない。別の有利な手段は、タイムスロットパターンを使用することからなり、このタイムスロットパターンは、受信されたデータパケットの内部処理のために伝送フレームのタイムスロットパターンに代わる所与の量だけ進められる。この手段のために、第一のインタフェースを介して更なるデータパケットを受信する結果として、2つの異なるインタフェースのためのクロック信号における僅かな変動のために生じる、次の伝送フレームにおける第一の予約されたタイムスロットがデータの伝送の間に失われるような長い更なる遅延時間を回避することが可能である。予約されているタイムスロットが伝送フレームの後ろの部分に位置される場合、かかるタイムスロットが失われるという危険はない。予約されているタイムスロットがフレームの前の部分に位置される時に、すなわち予約されているタイムスロットが最初に許可された予約可能なタイムスロットであるときはいつも主に問題が生じる。内部処理時間を進めることで、進めた時間もバッファリングされるように、僅かに再びバッファメモリのサイズを増加することが必要である。本方法を実行するための装置について有利な手段は、請求項7乃至11において記載されている。本発明の例示的な実施の形態は、以下の説明において更に詳細に説明されており、添付図面に説明される。図1は、ある部屋に位置されるデジタルテレビジョンのセットトップボックスから別の部屋にあるテレビジョンへのデータ伝送に関する適用を示す図である。デジタルテレビジョン信号は、衛星受信アンテナ20を介してセットトップボックス21に供給される。かかるセットトップボックスは、受信されたデータストリームを部屋に位置される送信ユニット22に送出し、この送信ユニットは、ワイヤレスボックスWBと呼ばれることがある、ワイヤレス送信システムへのブリッジを表している。送信ユニット22は、送信アンテナに接続されており、この送信アンテナを介して、送信ユニットは、ビデオ及びオーディオデータを含むことができるデータストリームを電磁波により無線で放出する。無線信号は、いわゆる受信ステーション23により、たとえば別の部屋に位置される第二のワイヤレスボックスにより受信される。受信ステーションには、この目的のために受信アンテナが設けられている。受信ユニット23は、テレビジョンセット24への有線のコネクションを有しており、このテレビジョンセットには、受信されたビデオ及び/又はオーディオ信号をデコードして、それぞれ表示又はラウドスピーカを通して出力するためにそれらを送出するデジタルテレビジョン信号のためのデコードユニットが内部に設けられている。例示されるアプリケーションでは、データの無線伝送は、いわゆるHIPERLAN/2伝送システムに準拠して行われることが想定されている。送信及び受信ユニットは、かかる伝送システムに準拠して設定されている。HIPERLAN/2伝送システムは、5GHzのレンジで54メガビット/秒までのレートでデータを伝送するように設計されている。導入節で説明されたように、HIPERLAN/2伝送システムは、標準化され、規格の関連される記載のセクションに詳細に説明されている。本発明の開示は、したがって、規格に対して引用が明示的に行われる。以下のセクションを読むことが特に推薦される。ETSITR101683V111BroadbandRadioAccessNetworkHIPERLAN2SystemOverviewETSITS1014931V111BroadbandRadioAccessNetworksHIPERLAN2PacketBasedConvergenceLayerPart1CommonPart及びETSITS1014933V111BroadbandRadioAccessNetworksHIPERLAN2PacketBasedConvergenceLayerPart3IEEE1394ServiceSpecificConvergenceSublayer図2は、送信ユニット22の概要的なブロック図を示している。このブロック図は、一方で、デジタルIC25を示しており、他方で、アナログIC26を示している。デジタルIC25は、無線通信のためにデータを前処理するためのコンポーネントを含んでいる。かかるICは、以下に更に詳細に説明される。アナログICは、エアインタフェースに関連するフロントエンドICを表している。この部分に位置されるのは、送信増幅器、及び送信アンテナに送出されるHF信号を発生する手段である。図3は、デジタルIC25の概要的なブロック図である。参照符号30は、IEEE1394インタフェースの一部を示している。この部分は、IEEE1394バスシステムのデータリンク制御レイヤに対応している。IEEE1394データリンク制御レイヤを実現するために幾つかの異なるICを商業的に入手することができ、このICは、ICコアとしても販売されており、大型のデジタル回路に集積することもできる。デジタルIC25には、3つのコンポーネントが更に設けられており、この3つのコンポーネントは、HIPERLAN/2規格に従う、いわゆるパケットベースコンバージェンスレイヤを互いに形成している。これらのコンポーネントは、SSCS31サービススペシフィックコンバージェンスサブレイヤ、CPCS32コモンパートコンバージェンスサブレイヤ及びSAR33セグメンテーションアンドリアセンブリである。全ての3つのコンポーネントは、以下に更に詳細に説明される。かかる3つのコンポーネントは、内部データバス35を介して更なるユニットに全て接続されている。これらは、一方で、メモリユニット34RAM、マイクロプロセッサユニットμP38、及びDLCブロック36を含んでおり、DLCブロック36は、HIPERLAN/2インタフェースの規格で提供されるデータリンク制御レイヤを実現するために設けられる。最後に、DLCブロック36のダウンストリームに接続されているのは、ビット伝送レイヤ、すなわちHIPERLAN/2伝送システムの物理レイヤを実現するためのブロックPHYHL237である。たとえば、誤り訂正コードを計算するためのユニットのような更なるユニットは、デジタルIC25に集積される場合もあるが、以下には詳細に説明されない。内部データバス35として、たとえば、AMBAバスを使用することも可能である。デジタルIC25のためのブロック分割は、HIPERLAN/2規格で提供され、図4において示される、いわゆるコンバージェンスレイヤをもつレイヤモデルの表現である。参照符号37は、HIPERLAN/2システムの物理レイヤを示している。これに対応して、参照符号36は、データリンク制御レイヤDLCを示している。上述されたレイヤPBCLPacketbasedconvergencelayerは、参照符号39により示されている。HIPERLAN/2システムは、たとえば、ATM規格に従う伝送である、セルと呼ばれるいわゆる小さなユニットでのデータの伝送についてオープンである。このケースでは、いわゆるセルベースのコンバージェンスレイヤ40が実現される場合がある。参照符号41は、上位レイヤを示している。図5は、再びかかるレイヤモデルの一部を示しているが、PBCLの3つの異なるサブレイヤへの分割が更に表されており、それぞれのレイヤで行われる処理ステップが例示されている。図3に従ってIEEE1394インタフェース30を介して受信されたデータは、RAM34に収集される。データパケットがRAM34において到達した後、かかるデータは、SSCSブロック31ではじめに処理される。このブロックでは、サービスデータユニットSDUとして組み立てられた受信されたIEEE1394データパケットは、いわゆるプロトコルデータユニットPDUに変換される。この変換は、組み立てられたデータブロックのサイズを変えない図5参照。しかし、所定のパラメータの更新又は再計算が実行される。かかるパラメータは、たとえば、IEEE1394クロック信号とHIPERLAN/2システムの関連するクロック信号との間の同期のための時間情報である。この点に関して、規格における説明に対して詳細に引用が行われ、引用文献ETSITS1014933V111を参照されたい。このように変換されたデータは、CPCSブロック32で続いて処理される。図5に示されるように、到達したデータは、ここでCPCS-SDUで示されており、このサブレイヤで編成される。これは、データユニットの終わりにいわゆるパディングデータを付け加え、及び規格ではトレイラーと呼ばれる終了の情報アイテムを最後に付け加えることで行われる。これは、図5においても見ることができる。結果的に得られるデータユニットCPCS-PDUが48バイトの整数倍の長さを有するまで同じパディングビットが付け加えられる。終了の情報トレイラーでは、プロトコルデータユニットにどの位多くのペイロードデータが含まれているかが入力される。結果的に得られるデータユニットは、SARブロック33において続いて処理される。HIPERLAN/2規格によれば、かかるサブレイヤを入力したとき、データユニットは、SAR-SDUデータユニットと呼ばれる図5参照。データユニットは、このレイヤにおいてセグメント化される。SARレイヤは、可変長を有し、48バイトのデータブロックの整数倍でなければならない制約をもつSAR-SDUを処理するために設計される。セグメント化の結果として、データユニットSAR-SDUは、48バイトのセグメントに分割される。12バイトの制御情報アイテムは、データセグメントの開始で設定される。SAR終了ビットとは別に、かかる追加された制御情報は、将来の適用のために予約されるか、さもなければ制御機能をもたない。図6は、セグメント化処理を詳細に示している。ペイロードデータを含む最後のセグメントを除く全ての位置で、SAR終了ビットがゼロに設定されていることがわかる。このように、SAR終了ビットは、処理されたデータユニットにおいてどのセグメントが最後のデータセグメントであるかを示している。図5の下部は、DLCレイヤ36における処理ステップを更に例示している。データセグメントは、DLCレイヤに個々に供給される。DLCレイヤにおける開始からDLC-SDUが示されるデータセグメントの処理は、複雑であって、本実施の形態では詳細に説明されない。図5で示されるように、それぞれのデータセグメントの開始及び終了のそれぞれでヘッダ及びトレイラー情報が追加される。トレイラー情報は、たとえば、このレイヤにおいて再計算される誤り訂正コードFECから構成される場合がある。代替的に、誤り検出コードCRCを計算することもできる。ヘッダ情報は、たとえば、データのタイプダミー/ペイロードデータを示す情報を含んでいる。DLCレイヤにおけるデータパケットの処理に関する更なる情報については、文献ETSITS1017611V1121BroadbandradioAccessNetworksHIPERLANType2DataLinkControlLayerPart1BasicDataTransportFunctionsを参照されたい。図7は、HIPERLAN/2インタフェースを介して送出するためにIEEE1394インタフェースを介して受信されたデータパケットを処理する通常のケースを示している。HIPERLAN/2伝送システムに従う伝送フレームは、2ミリ秒の長さを有している。この時間期間は、垂直のバーにより示されている。理想的には、正確には16のIEEE1394バスパケットがこの期間において受信される。これは、データの伝送が規格として125マイクロ秒の長さのバスサイクルにセグメント化されているためである。このことは、図7の上部において示されている。ここでは、正確に16のバスパケットが伝送フレームNに入ることが示されている。このことは、IEEE1394規格において提供されているアイソクロナスデータ転送にも当てはまる。したがって、IEEE1394バスパケットは、125マイクロ秒の時間間隔で転送される。HIPERLAN/2規格に従うMAC伝送フレームの開始は、それぞれのケースにおいてBCHブロードキャストチャネルとして図7にマークされている。また、図10は、HIPERLAN/2MAC伝送フレームのフォーマットを示している。この図によれば、伝送フレームは、ランダムアクセスチャネルRCH1~RCHNだけでなく、多数のブロードキャストチャネルBCH1~BCHN、フレーム制御チャネルFCH1~FCHN、ダウンリンクチャネルDL1~DLN、アップリンクチャネルUL1~ULNを有することができる。送信ステーションのために予約されている伝送フレームの関連するタイムスロットは、図7の第四の部分においてAS割り当てられたスロットとして示されている。図7の第二の部分では、伝送フレームN1において、予め収集された1394バスパケットが一塊に処理されることが示されており、すなわち、図5に関連して先に説明されたように処理が行われる。予約されたタイムスロットASが伝送フレームN1の開始から十分な距離を有している場合、収集及び処理されたデータは、次の伝送フレームN1におけるエアインタフェースを介して既に送信することができる。図7の第三の部分は、データ送信の準備をするために、図5に従う処理の終了とエアインタフェースを介したデータの送信との間で所定の時間が経過することを更に示している。伝送フレームN2において、送信ステーションのための予約されたタイムスロットは、いわゆるスケジューラにより異なる位置にシフトされていることが示されている。HIPERLAN/2規格によれば、このことは動作の間に可能であり、フレーム制御チャネルFCHにおいて通知される。図8は、17番目のIEEE1394バスパケットの開始が伝送フレームNにおいて受信される特別のケースを示している。これは、一方でIEEE1394バスシステム、及び他方でHIPERLAN/2伝送システムの2つのクロックシステム間の僅かな変動のために生じる。16番目のデータパケットが到達した後に、SSCS-SDUデータ処理を実行することは可能ではない。17番目のバスパケットが到達するのをはじめに待つことが必要である。図8の第二の部分では、データ処理が前のケースと比較して遅延されていることが示されている。結果として、送信ステーションのために予約されているタイムスロットASが送信の準備があるとき、データはもはや十分に処理することができない。このケースでは、データ転送における遅延は、データ処理が規格に準拠して実行された場合に生じる。その後、受信されたデータは、次の1つのデータ伝送フレームN2まで送信することができない。さらに、17番目のバスパケットが受信されてから、1つの伝送フレームにおいて割り当てられたタイムスロットにおけるスペースは十分ではなく、伝送フレームN3における受信されたデータの残りを送信することが更に必要であり、このことは、図8においてグレイのハッチングにより例示されている。本発明に係る処理方法は、規格において思い描かれた処理から離れている。このことは、図9に概念的に例示されている。IEEE1394規格によれば、1394バスパケットは、188バイトをもつ完全なMPEG転送パケットを含むことができる。バスパケットの全ての追加の情報によれば、後者はこのとき224バイトの長さを有する。本発明によれば、データパケットが受信された直後に、かかるデータパケットはパケットベースのコンバージェンスレイヤ39における処理に進められる。サブレイヤSSCS、CPCS及びSARにおける処理ステップは、それぞれのバスパケットが受信された後に、ダイレクトに実行される。受信されたバスパケットの処理は、更なるバスパケットの受信と同時に行われる。このため、個々の処理ステップには、それら自身のクロック信号が供給され、中央のマイクロプロセッサユニット38により制御される。簡単さのため、図9の第二の部分では、それぞれの受信されたバスパケットのセクション毎の処理は、2つの連続するバスパケットの受信の間に該セクション毎の処理が行われるようなやり方で表されている。しかし、このことは、必要であれば、この処理は次のバスパケットの受信の間でも終了することができないという間違った印象を与えることが意図されてはいない。終了されたセグメント化されたデータセクションは、データリンク制御レイヤDLC36にそれぞれ直ぐに送出することができる。これは、これらデータセクションは、それぞれのケースにおいて、データリンク制御レイヤで個別に処理されるためである。16番目のデータパケットが伝送フレームNにおいて一度到達すると、データの再フォーマット化のために長い処理時間は生じない。このとき、送信ユニットのために予約されているタイムスロットは、次の伝送フレームN1において前の伝送フレームからの受信されたデータで既に満たすことができることが保証される。これにより、HIPERLAN/2規格により思い描かれている最大の遅延時間が2ミリ秒だけ低減され、4.1ミリ秒となる。必要であれば、17番目のバスパケットが最初の伝送フレームに既に含まれる場合、次の伝送フレームにおけるタイムスロットが失われることもある。更なる手段として、本実施の形態と同様に次の伝送フレームでのデータの即座の送信を保証するため、受信されたバスパケットの処理のために、タイムスロットのパターンを僅かに進めることが可能である。かかるタイムスロットパターンは、伝送フレームの2ミリ秒のタイムスロットパターンにはもはや整合しない。2ミリ秒の時間期間が観察されるが、2つのタイムスロットパターンがお互いから僅かにずれている。このことは、図8に示されている。ここでの破線は、それぞれのケースにおける処理のタイムスロットパターンの進み時間を示している。17番目のバスパケットが進められた処理のタイムスロットパターンに関連して開始される場合、これは、かかるパケットが確かに到達したが、実際の伝送フレームの終わりの前であることを意味し、結果的に、最初に予約されたタイムスロットが有効になる前に、確かに処理を終了することができる。処理のタイムスロットパターンは、かなり進められる必要があるので、完全なIEEE1394バスパケットをなお受信することができ、さらに、このバスパケットを処理するために十分な時間がなお残されている。BCH、FCH、ACHのタイムスロット、及び伝送フレームの開始で設けられるプリアンブルは、2036128=76マイクロ秒という最小時間を利用可能にする。いずれかの開始のデータパケットをこの時間でなお受信及び処理可能にするため、したがって進められる時間は、約49マイクロ秒となる。最初に予約されているタイムスロットが失われた場合に、HIPERLAN/2規格によれば、いわゆるダミーデータが該タイムスロットで送信される必要があるという問題がなお存在する。HIPERLAN/2規格では、かかるデータは、ダミーLCHと呼ばれる。本発明によるソリューションは、なお利用可能なフリーの残りの予約されているタイムスロットがダミーデータの代わりにペイロードデータを送信するために利用されることを可能にする。受信されたバスパケットのデータが既に即座に処理され、エアインタフェースを介した送信のために準備されるので、かかるデータは、利用可能な残りの予約されているタイムスロットに挿入することができる。このことは、図9の第四の部分に示されている。かかる図では、現在の伝送フレームの既に処理されたデータが挿入される予約されているタイムスロットASの領域にグレイでハッチングされた領域が存在している。実現されるソリューションは、現在の伝送フレームからのデータが完全に処理されたかが4つのLCHチャネルの後のたびにチェックされ、その後、該データが残りのLCHタイムスロットに挿入されるようにすることができる。このソリューションは、利用可能な帯域幅を良好に利用することを可能にし、更なるリソースが情報を制御するために、たとえば同期の差を補償するために使用することができる。バスパケットのセクション毎の処理に関する最初に説明された方法が実現されただけとしても、MPEG2伝送ストリームのケースでは、バッファメモリは、およそ70よりも少ないLCHタイムスロットについて設計され、これは、4480バイトのサイズに等価である。DVC伝送ストリームのケースでは、この利点は、さらに163LCHパケットであり、これは10,432バイトに等価である。本発明は、IEEE1394バスを介して受信されたデータ、及びHIPERLAN/2インタフェースを介して送出されたデータの伝送の例を参照して説明された。しかし、本発明は、この適用に単に限定されるものではない。本発明は、データパケットが第一のインタフェースを介して受信され、異なるタイムスロットパターンで第二のインタフェースを介して再び送信される任意の場面で展開することができる。"