基板の上または上方に形成された複数の第1のビアと、前記複数の第1のビア上に形成された第1の配線と、前記第1の配線上に形成された複数の第2のビアと、前記複数の第2のビア上に形成された第2の配線とを含むスタックドビア構造を備え、前記複数の第1のビアのうち、前記第1の配線の一方の端部に最も近い第1のビアと、前記複数の第2のビアのうち、前記第1の配線の一方の端部に最も近い第2のビアとは平面的に見て少なくとも一部が重なっており、前記第1の配線は、前記第1の配線の一方の端部に最も近い前記第1のビアの端の位置から前記一方の端部に向かって、前記第1のビアのビア幅の6倍以上拡張された第1の拡張部を有している半導体装置。請求項1に記載の半導体装置において、前記基板上方であって、前記第1の配線の下に形成された第3の配線をさらに備えている半導体装置。請求項1に記載の半導体装置において、前記基板は前記複数の第1のビアによって前記第1の配線に接続されている半導体装置。請求項2に記載の半導体装置において、前記第1の配線は、前記第1の配線の一方の端部に最も近い前記第1のビアの端の位置から前記第1の拡張部の拡張方向と交差する方向に向かって拡張する第2の拡張部を有している半導体装置。請求項4に記載の半導体装置において、前記第2の拡張部の長さは前記第1のビアの前記第2の方向におけるビア幅の6倍以上である半導体装置。請求項5に記載の半導体装置において、前記第2の配線の上方に、1層以上形成された上層配線と、前記第2の配線と前記上層配線との間を電気的に接続し、前記複数の第1のビアおよび前記複数の第2のビアと平面的に見て少なくとも一部が重なる上層ビアとをさらに備えている半導体装置。請求項6に記載の半導体装置において、前記第2の配線及び前記上層配線のうち、最上層配線を除く中間層の配線の少なくとも一つには、前記第2のビアまたは前記上層ビアの端の位置から前記中間層の配線のそれぞれの端部に向かって拡張された第3の拡張部が形成されている半導体装置。請求項7に記載の半導体装置において、前記複数の第1のビアは最下層配線に接続されたビアであり、前記上層配線のうち、最上層配線に接続された前記上層ビアのビア幅は、前記第1のビアのビア幅の2倍以上である半導体装置。請求項7に記載の半導体装置において、前記複数の第1のビアは最下層配線に接続されたビアであり、前記上層配線のうち、最上層配線に接続された前記上層ビアの数は前記複数の第1のビアの数よりも少ない半導体装置。請求項5に記載の半導体装置において、前記第2の配線が最上層配線であり、前記複数の第1のビアは最下層配線に接続されたビアであり、前記第2のビアのビア幅は、前記第1のビアのビア幅の2倍以上である半導体装置。請求項10に記載の半導体装置において、前記第1の拡張部の上に形成された第1のダミービアと、前記第1のダミービア上であって、前記第2の配線と同じ配線層内に形成され、前記第2の配線と電気的に接続されない第1のダミー配線とが形成されている半導体装置。請求項11に記載の半導体装置において、前記第1のダミー配線の上方に1層以上形成された上層ダミー配線と、前記第1のダミー配線と前記上層配線との間に形成された上層ダミービアとをさらに備えている半導体装置。請求項2に記載の半導体装置において、前記第1の拡張部の下に形成された第2のダミービアと、前記第2のダミービアの下であって、前記第3の配線と同じ配線層内に形成され、前記第3の配線と電気的に接続されない第2のダミー配線とをさらに備えている半導体装置。請求項3に記載の半導体装置において、前記基板は、不純物を含み、前記複数の第1のビアに接続された拡散層と、不純物を含み、前記拡散層と電気的に分離されたダミー拡散層とを有しており、前記第1の拡張部と前記ダミー拡散層とを直接接続する第3のダミービアをさらに備えている半導体装置。請求項14に記載の半導体装置において、前記第1の配線の幅は、前記第2の配線の幅とほぼ等しい半導体装置。請求項15に記載の半導体装置において、前記第1の拡張部は、前記第1の配線の一方の端部に最も近い前記第1のビアの端の位置から前記一方の端部に向かって、前記第1のビアのビア幅の8倍以上延伸されたものである半導体装置。請求項16に記載の半導体装置において、前記第1の拡張部は、前記第1の配線の一方の端部に最も近い前記第1のビアの端の位置から前記一方の端部に向かって、前記第1のビアのビア幅の10倍以上延伸されたものである半導体装置。請求項17に記載の半導体装置において、前記第1の拡張部は屈曲部または曲線部を有している半導体装置。請求項18に記載の半導体装置において、前記第1の配線の一方の端部に最も近い前記第1のビアは、前記複数の第1のビアのうちで前記第1の配線に流れる電流の進行方向の先端に位置するビアである半導体装置。請求項19に記載の半導体装置において、前記第1の拡張部には前記第2の配線に接続されたビアが形成されておらず、前記第1の拡張部には動作時に電流経路が形成されない半導体装置。基板の上または上方に形成された複数の第1のビアと、前記複数の第1のビア上に形成された第1の配線と、前記第1の配線上に形成された第2のビアと、前記第2のビア上に形成された第2の配線とを含むスタックドビア構造を備え、前記第1の配線は、前記複数の第1のビアのうち、前記第1の配線の一方の端部に最も近い第1のビアの端の位置から前記一方の端部に向かって、前記第1のビアのビア幅の6倍以上拡張された拡張部を有している半導体装置。半導体集積回路装置においては、大電流が流れる電源配線などが設けられている。例えば、電源配線は、上層配線から下層配線へ複数の中間配線層及びビアを経由して電流を流す場合が多く、このような構造はスタックドビア構造と呼ばれる。スタックドビアには大電流が流れるため、スタックドビア構造は、1つの配線に対して複数のビアが並列に配置されるとともに、2層以上のビアを有する構造になっている。このような構造では複数の並列配置されたビアを有するため、上層に配置されるビアよりも下層に配置される特定のビアで電流集中が発生しやすい。特許文献1に記載されたビア辺の拡大は電流集中緩和で効果があるものの、スタックドビア構造のような電流密度が高い、すなわち電流量が大きい場合は、ビア部でジュール発熱が発生し、局所的に温度が上昇する。又、複数列のビアを有するスタックドビア構造においては、下層に配置される特定のビアで電流集中が発生するため、更に動作時の温度が上昇することになる。温度が上昇すると電子と金属原子の衝突がより活性化されるため、EMが顕著となる。そのため、上記のようなスタックドビア構造では、ジュール発熱に起因するEM耐性の低下という不具合が新たに発生しうる。本発明は、上記の点に鑑み、ジュール発熱を抑制可能で、EM耐性を有するスタックドビア構造を提供することを目的とする。本発明の一例である半導体装置は、基板の上または上方に形成された複数の第1のビアと、前記複数の第1のビア上に形成された第1の配線と、前記第1の配線上に形成された複数の第2のビアと、前記複数の第2のビア上に形成された第2の配線とを含むスタックドビア構造を備えている。また、前記複数の第1のビアのうち、前記第1の配線の一方の端部に最も近い第1のビアと、前記複数の第2のビアのうち、前記第1の配線の一方の端部に最も近い第2のビアとは平面的に見て少なくとも一部が重なっており、前記第1の配線は、前記第1の配線の一方の端部に最も近い前記第1のビアの端の位置から前記一方の端部に向かって、前記第1のビアのビア幅の6倍以上拡張された第1の拡張部を有している。この構成によれば、第1の配線の一方の端部に近い第1のビアから第1の配線の当該一方の端部に向かって第1の拡張部が拡張、延伸されているので、電流集中が起きやすい第1のビアで生じるジュール熱を効果的に放熱することができる。そのため、第1のビアの温度上昇を抑えることができ、EM耐性を大きく上昇させることができる。このため、第1のビアのビア幅を拡げなくても許容できる電流量を大きくすることができる。特に、第1の拡張部の長さは第1のビア幅の6倍以上となっているので、従来のスタックドビア構造と比べて放熱効果が大きくなっている。また、本発明の別の一例である半導体装置は、基板の上または上方に形成された複数の第1のビアと、前記複数の第1のビア上に形成された第1の配線と、前記第1の配線上に形成された第2のビアと、前記第2のビア上に形成された第2の配線とを含むスタックドビア構造を備え、前記第1の配線は、前記複数の第1のビアのうち、前記第1の配線の一方の端部に最も近い第1のビアの端の位置から前記一方の端部に向かって、前記第1のビアのビア幅の6倍以上拡張された拡張部を有している。このように、第1のビアより上層に設けられた第2のビアは必ずしも複数でなくてもよい。この場合でも、第1のビアに電流が集中しうるので、第1の拡張部から第1のビアで生じたジュール熱を効果的に放熱することができる。本発明の一例に係る半導体装置によれば、第1のビアで生じるジュール熱を第1の配線の第1の拡張部を介して効果的に放熱することができる。そのため、第1のビアの温度上昇を抑えることができ、EM耐性を大きく上昇させることができる。-スタックドビア構造におけるジュール発熱について-実施形態を説明する前に、スタックドビア構造の課題である電流集中及びジュール発熱について図面を参照して説明する。なお、本明細書中において、スタックドビアとは、複数層の配線が形成されている場合に、上層配線と下層配線との間を電気的に接続する、複数段積み重ねられたビアの集合体をいい、上層のビアと下層のビアとが基板上方から見て少なくとも一部オーバーラップしていれば、スタックドビアと呼ぶものとする。また、スタックドビア構造とは、所定の領域で複数のビア同士がスタックドビアを形成する場合、これらのスタックドビアを含む配線接続構造を指すものとする。図1aは、第1の参考例に係る半導体装置において、スタックドビア構造を概略的に示す断面図であり、b、cは、aに示すスタックドビア構造における電流集中およびジュール発熱を説明するための図である。この例では、半導体で構成された基板図示せずの上方に第1配線層内に形成された配線11と、第2配線層内に形成された配線12と、第3配線層内に形成された配線13とが下から順に積層されている。ここで、配線11と配線12とを並列に接続する複数のビア21と、配線12と配線13とを並列に接続する複数のビア22とで構成されるスタックドビア構造について考える。なお、図1に示す例では、スタックドビア45aはビア21aとビア22aとで構成され、スタックドビア45bはビア21bとビア22bとで構成される。また、図1b、cに示すR11、R12、およびR13はそれぞれ配線11、12、13の配線抵抗であり、R21、R22、はそれぞれビア21の各々、及びビア22の各々のビア抵抗である。このスタックドビア構造では、図1bに示すような配線抵抗R11、R12、およびR13とビア抵抗R21、R22とが存在する。配線11、12、13の太さ及び構成材料が互いに同じであり、複数のビア21、22を構成するビアの構成材料および形状が互いに同じである場合は、以下のように各配線抵抗が互いに同じで各ビアの抵抗も互いに同じと仮定することができ、このような場合、配線13の抵抗R13、ビア22bの抵抗R22、ビア21aの抵抗R21、及び配線11の抵抗R11に流れる電流は互いに等しく、ビア22bの抵抗R22及びビア21bの抵抗R21に流れる電流は等しくなる。ここで、Rwは1本分の配線抵抗を表し、Rvはビア21、22を構成するビア1個分の抵抗を表すとし、配線13、ビア22bに流れる電流をI1、ビア22aに流れる電流をI2とするとI1とI2の関係は以下のようになる。I2=I13/2RvRw-Rv2/2RwRv/1/2RvRwここで、ビア部の電流集中及びジュール発熱について考えてみる。上記の式から、例えばRwとRvの値が互いに等しいとすると、ビア21bにはビア21aと比較して1.5倍の電流が流れることが分かる。これと同様に、ビア22aにはビア22bと比較して1.5倍の電流が流れることも分かる。このとき、ジュール熱Qは、抵抗Rと電流Iの2乗との積に比例するQ∝RI2ので、ビア21bには、ビア21aと比較して2.25倍のジュール熱が発生し、ビア22aにはビア22bと比較して2.25倍のジュール熱が発生する。また、同様に計算すれば、配線とビアの抵抗が異なる場合においても同様にビア21b及びビア22aにはそれぞれビア21a及びビア22bと比較して大きな電流が流れていることがわかる。特許文献1に示すようなビア辺拡大、または特定ビアの寸法拡大を適用すれば、電流集中の緩和でジュール発熱低減の効果が期待できるものの、下層配線に位置する微細配線ではビア辺、ビア寸法拡大によるチップ面積増加の懸念、及びビア形状の不安定性などの加工上の懸念があり、適用できない状況にある。次に、図2は、第2の参考例に係る半導体装置において、上層に位置する配線13と複数のビア22の断面積を拡げた場合のスタックドビア構造を概略的に示す断面図である。図2に示すように、第3配線層の配線13の電流進行方向の断面積が第1配線層の配線11および第2配線層の配線12の断面積より大きく、ビア22の断面積がビア21の断面積より大きくなっている、ラフ配線層から微細配線層へと電流を流すスタックドビア構造を考える。この場合も同様に計算すると、ラフ配線層から微細配線層へと繋がるスタックドビア構造は、ビア22a上層配線側のビアの電流集中を緩和するものの、ビア21b下層配線側のビアに流れる電流はビア21aと比較して電流集中しやすい構造になっている。また、電流値について計算すると、図1の場合よりも図2の場合のほうが更に電流集中しやすくなっていることもわかる。このように、スタックドビア構造では、最下層の配線と接続された電流進行方向の先端側のビアで最も電流集中が発生しやすくなる。ジュール発熱は電流量の2乗で影響を受けるので、この電流側の先端側のビアではジュール発熱が大きくなる。そこで、本願発明者らは電流集中が生じやすいビアで生じた熱を効果的に放熱させるための配線構造を種々検討し、スタックドビア構造を構成する配線を、ビア構造外側に延伸拡張させて放熱させる構成に想到した。以下、本発明の実施形態を詳細に説明する。なお、以下の各実施形態において、他の実施形態と同様の機能を有する構成要素については同一の符号を付して説明を簡略にする。第1の実施形態本発明の第1の実施形態に係る半導体装置について、図を参照して説明する。図3aは、第1の実施形態に係る半導体装置を示す断面図である。なお、図3aは概略図であるためL2が実際より短く表されているが、後述するように、L2は好ましくはL1の6倍以上となっている。なお、図3aは、複数のビア21、22の中心を通る縦方向断面である。図3aに示すように、本実施形態の半導体装置は、半導体からなる基板図示せずの上方に形成された複数の層間絶縁膜の第1配線層内に形成された配線11と、配線11上の第2配線層内に形成された配線12と、配線12上の第3配線層内に形成された配線13と、配線11と配線12とをそれぞれ接続する複数のビア21と、配線12と配線13とをそれぞれ接続する複数のビア22とを備えている。複数のビア21は配線11と配線12との間で互いに並列に形成されたビア21aとビア21bを含み、複数のビア22は配線12と配線13との間で互いに並列に形成されたビア22aとビア22bを含んでいる。ビア21aとビア22aとは平面的に見て少なくとも一部が重なっており、スタックドビア45aを構成し、ビア21bとビア22bとは平面的に見て少なくとも一部が重なっており、スタックドビア45bを構成する。すなわち、配線13と配線11とは複数のビア21、22で構成されたスタックドビア構造により電気的に接続されている。配線11、12、13の構成材料は導電体であればよく、例えばCu銅やCu合金、Alアルミニウム、タングステン、ポリシリコン、シリサイド、チタンTi又はタンタルTaなどであってもよい。配線材料はタングステン、シリコンポリ、シリサイド、Ti又はTaを含んだ金属化合物ビア21、22の構成材料も金属であればよく、例えばCuやタングステンWなどであってもよい。ビア21a、21bおよびビア22a、22bは、それぞれある程度の狭いピッチで並べられている。このようなスタックドビア構造は、信号配線等で用いられる多層配線と比較して電流経路における抵抗が低く電圧降下IRドロップが最小となるため、電源供給部など大電流を供給する部分で好ましく使用される。図3aに示す半導体装置の場合、動作時の電流は上層の配線13から下層の配線11に向かって流れる。本実施形態の半導体装置では、配線12が、複数のビア21のうち、配線12の一方の端部配線端に最も近いビア21b、すなわち配線11、12における電流進行方向の先端側のビア21bの形成位置から上述した配線12の一方の端部に向かって、ビア21bのビア幅L1の6倍以上の長さL2だけ拡張された拡張部12xを有している点が図1に示す半導体装置と異なっている。なお、本実施形態の半導体装置では、スタックドビア45bの端の位置はビア21bの端の位置とほぼ一致している。ここで、ビア21bのビア幅とは、複数のビア21が形成された領域における配線12の拡張方向において、配線12と接触する部分でのビア21bの長さを指すものとする。すなわち、拡張部が形成された配線に接続するビアのビア幅とは、当該拡張部の拡張方向において、当該配線と接触する部分でのビアの長さを指す。この構成においては、拡張部12xにはビアが直接接続されていないので、拡張部12xには動作時に実質的に電流経路が形成されない。なお、実質的に電流経路が形成されないとは、ビア22bの端の位置がビア21bの端の位置に比べて拡張部12xの延伸方向に多少ずれた場合も許容することを意味する。このような構成によれば、拡張部12xでジュール熱がほぼ生じないので、拡張部12xを放熱体として機能させることができる。すなわち、熱伝導率の高い配線12に拡張部12xを形成することにより、配線12はL2の長さ分の表面積周囲長を稼ぐことができる。熱は、配線と配線間の層間絶縁膜との接触部分で放散されるので、拡張部12xを介して電流が集中するビア21bで発生するジュール熱を効果的に放熱することができ、EM耐性を大きく向上させることができる。そのため、下層配線に接続されたビア21bのビア幅を拡げられない場合であっても大きな電流を流すことができる。なお、本実施形態の半導体装置において、配線12の配線幅と配線13の配線幅とは異なっていてもよいが、ほぼ同じであってもよい。ここで、ほぼ同じとは、加工ばらつき等による配線幅のばらつきを含んでいてもよいことを意味する。また、ここでいう配線幅とは、基板上方から見たときの拡張長さ方向に対して垂直な方向の幅のことである。配線13の上層にさらに1層以上の上層配線が形成されていてもよいが、このような場合、中間層の配線となる配線12、13の配線幅を同じとし、電源供給配線などに用いられる最上層配線の配線幅よりも小さくすることで、空き領域に効果的に拡張部12xを配置することができる。特に、配線12と配線13の配線幅が同じ最小幅の場合、回路面積を最小にしつつ、EM耐性を向上させることができるので、中間層の配線配線12、13のいずれかの配線幅を大きくする場合に比べて面積を縮小することができる。なお、中間層の配線とは、複数の配線層内に設けられた配線のうち最下層配線及び最上層配線以外の配線層内に形成された配線のことをいうものとする。また、図3aでは拡張部12xは直線上に延びているが、渦巻き状など曲線部を有する形状や、屈曲部を有する形状などであってもよい。この場合でも、拡張部12xの伸長方向に沿った長さL2がビア幅L1の6倍以上あればよい。また、配線11や配線12などの配線は、線状のものに限られない。例えば、配線12のうち拡張部12xとそれ以外の部分とで配線幅を変えてもよいし、複数のビア21、22が設けられた領域における配線11、12の配線幅が配線長よりも長い形状であってもよい。ただし、拡張部を線状とする場合の方がより小さい面積で同等の効果を得ることができるので、好ましい。次に、拡張部12xの長さL2とビア21bのビア幅L1との関係について説明する。図3cは、スタックドビア構造を有する半導体装置において、配線の拡張部の長さ比率と放熱効果ΔTとの関係のシミュレーション結果を示す図である。ここでは、図3bに示すような複数のビア21、拡張部12xを有する配線12、複数のビア22、及び配線13を備えた半導体装置において、拡張部の長さL2を変化させた場合の、ビア21bの直上位置での配線12の温度を計算した。図3cの縦軸ΔTは、現実的なレイアウト上の限界まで拡張部12xを延ばした場合の放熱による温度変化を1とした場合に対する、温度変化の割合を示しており、横軸は拡張部12xの長さL2/電流集中するビア21bのビア幅L1を示している。本実施形態のスタックドビア構造では、拡張部12xには電流が流れないのでジュール熱が発生しない。そのため、拡張部12xは、電流集中しやすいビア21bで生じるジュール熱を効果的に放熱できる放熱体として機能する。図3cに示す結果から、拡張部12xの放熱体としての放熱効果ΔTは、拡張部長さとビア幅の長さ比率であるL2/L1が1~6までの範囲で急激に、6以上では緩やかに上昇することが分かる。よって、十分な放熱効果を得るためには、少なくとも拡張部長さとビア幅の長さ比率を6以上に設定するのが好ましいことと言える。これにより、ビアで発生する熱を効果的に放熱できる構成を実現できる。しかしながら、実際のレイアウト等では拡張部12xの長さを十分に取ることができない場合も想定でき、その場合は拡張部長さとビア幅との比率を5程度としてもある程度の放熱効果が得られるので、拡張部12xを設けない場合に比べて大電流を流してもEMの発生をある程度低減することができる。なお、拡張部12xの放熱効果は拡張部12xの長さL2が少なくともビア幅L1より大きければある程度得ることができる。また、レイアウト上十分な領域が存在する場合は、L2/L1比率を8以上とすれば更なる放熱効果が期待できるためより好ましく、L2/L1比率が10以上の区間では放熱効果の上昇率が小さくなっていることから、L2/L1比率を10以上とすればさらに好ましい。なお、図3cはビア幅L1を固定して拡張部12xの長さL2を変化させた場合のシミュレーション結果であるが、実用的な範囲でビア幅L1を変更した場合でもこれと同様の結果が得られる。次に、スタックドビア構造を有する本実施形態の半導体装置を、参考例に係る半導体装置と比較して説明する。図4は、第3の参考例に係る半導体装置を示す断面図である。図4に示す本参考例に係る半導体装置では、配線12の拡張部12xと配線13とを接続するビア22cがさらに設けられ、それ以外の構成は本実施形態の半導体装置と同様である。ビア22cは複数のビア21のいずれともスタックドビアを構成していない。なお、ビア22cの抵抗はビア22a、22bの抵抗と等しいとする。本参考例の半導体装置では、上層配線から下層配線に電流が流れる場合、ビア22cにも電流が回り込む。そのため、ビア21bには本実施形態の半導体装置におけるよりも多くの電流が流れ、ジュール発熱によりEM耐性が低下してしまう。また、配線12の拡張部12xには電流が流れるため放熱体として十分に機能しない。このように、拡張部12xを放熱体として十分に機能させるためには、動作時に電流経路となるビア22cを接続しないようにすることが必要である。-第1の変形例に係る半導体装置-図5aは、第1の実施形態の第1の変形例に係る半導体装置におけるスタックドビア構造を示す斜視図左図、及び配線12の平面図右図であり、bは、第2の参考例に係る半導体装置におけるスタックドビア構造を示す斜視図左図、及び配線12の平面図右図である。本変形例に係る半導体装置では、複数のビア21のうち配線11、12の電流進行方向の先端部に位置するビア21bを中心として、第2配線層内の配線12がX方向と、X方向に交差するY方向配線幅方向に延びている。なお、図5aではX方向と拡張部12yの延伸方向とが直交する例を示している。このように、配線12が、延伸方向に沿って延びる拡張部12xに加えて当該延伸方向と交差する方向に沿って延びる拡張部12yを有していることで、更に高い放熱効果を得ることができ、EM耐性を向上させることができる。なお、拡張部12xと同様に、拡張部12yの長さは、ビア幅の6倍以上であれば効果的に放熱効果を向上させるので好ましく、ビア幅の8倍以上であればさらに放熱効果を向上させることができるので、さらに好ましい。ただし、この場合のビア幅は拡張部12yの延伸方向におけるビア21と配線12との接触部分の長さをいうものとする。ここで、図5bに示すように、第2の参考例に係る半導体装置として、配線12をX方向ビア形成領域における配線12の延伸方向;配線長方向およびY方向に拡張しつつ、配線12の体積を図5aに示す半導体装置と同等にした例について考えてみる。このように、単純に配線幅を幅広化したスタックドビア構造の場合は、熱が放散される面、すなわち拡張部12x、12yの配線表面積が図5aに示す本変形例に係る配線の拡張部分の配線表面積と比べて小さくなっていることが分かる。具体的に、拡張部12x、12yの配線周囲長配線表面積に相当は、本変形例の半導体装置図5aで3L16L2となり、第2の参照例の半導体装置図5bでの配線12の拡張部分の配線周囲長は3L12L2となる。このため、十分な放熱効果が得られるL2=6L1の条件下では、図5aに示す本変形例での配線周囲長は、図5bに示す本参考例と比較して2.6倍大きくなっている。第2の参考例に係るように、配線12をビア21bの外方へ板状に拡げた場合であってもビア21から一方の端部までの長さL2をビア幅L1の6倍以上とすることで放熱効果は改善するが、本変形例に係る半導体装置はさらに放熱効果が高い構造であることが分かる。なお、図5aに示す例では、拡張部12yがビア21bから見て両側に突き出ているが、配線レイアウトの要請に応じていずれか一方にのみ設けられていてもよい。また、図5aに示すX方向に十分な空きスペースがない場合などには、拡張部12xを設けずに拡張部12yのみを設けてもよい。また、拡張部12xの長さがビア21bのビア幅の6倍以上ある場合には、既に高い放熱効果を有しているので、拡張部12yの長さはビア幅の6倍以下であっても一定の放熱効果を確保することができる。また、図5aでは複数のビア22はビア22aとビア22bを含んでいるが、ビア21aのみ設けられていてもよい。また、拡張部12yは直線状であってもよいがこれに限られず、例えば屈曲部または曲線部を有する形状であってもよい。この場合でも、拡張部12yの延伸方向に沿った長さL2がビア幅L1の6倍以上であればより好ましい。-第2の変形例に係る半導体装置-図6は、第1の実施形態の第2の変形例に係る半導体装置を示す断面図である。図6に示すように、本変形例に係る半導体装置は、4層配線で構成したスタックドビア構造を有している。すなわち、本変形例に係る半導体装置は、半導体からなる基板図示せずの上方に形成された複数の層間絶縁膜中に下から順に積層された第1配線層内の配線11、第2配線層内の配線12、第3配線層内の配線13、及び第4配線層内の配線14と、配線11と配線12とをそれぞれ接続する複数のビア21と、配線12と配線13とをそれぞれ接続する複数のビア22と、配線13と配線14とをそれぞれ接続する複数のビア23とを備えている。配線11は最下層配線、配線14は最上層配線であり、配線12、13は中間層の配線となっている。複数のビア21は互いに並列に配置されたビア21a、21bを含んでおり、複数のビア22は互いに並列に配置されたビア22a、22bを含んでおり、複数のビア23は互いに並列に配置されたビア23a、23bを含んでいる。ビア21a、22a、23aはスタックドビア45aを構成し、ビア21b、22b、23bはスタックドビア45bを構成する。これら複数のビア21、22、23はそれぞれある程度の狭いピッチで並べられている。このようなスタックドビア構造は、通常の多層配線と比較して電流経路における抵抗が低く電圧効果IRドロップが最小となるため、電源供給部など大電流を供給する部分で好ましく使用される。図6に示す半導体装置の場合、動作時の電流は上層の配線14から下層の配線11に向かって流れる。本変形例の半導体装置では、配線12が、複数のビア21のうち、配線12の一方の端部に最も近いビア21bの形成位置から上述した配線12の一方の端部に向かって、ビア21bのビア幅L1の6倍以上の長さL2だけ延伸された拡張部12xを有している。ビア21bは、配線11、12における電流進行方向の先端側のビアである。なお、本変形例の半導体装置では、スタックドビア45bの端の位置とビア21bの端の位置とは一致している。拡張部12xには配線11または配線12に接続されるビアが形成されていないので、動作時に電流経路が形成されない。この構成によれば、拡張部12xでジュール熱が生じないので、拡張部12xを放熱体として機能させることができる。すなわち、熱伝導率の高い配線12に拡張部12xを形成することにより、配線12はL2の長さ分の表面積周囲長を稼ぐことができる。熱は、配線と配線間の層間絶縁膜との接触部分で放散されるので、拡張部12xを介して電流が集中するビア21bで発生するジュール熱を効果的に放熱することができ、EM耐性を大きく向上させることができる。また、拡張部12xの放熱効果は拡張部12xの長さL2がビア幅L1の6倍未満1倍以上であっても存在するが、L2がL1の6倍以上であれば電流が集中しやすいビア21bで発生する熱を効果的に放熱できるので好ましい。拡張部12xの長さL2がビア幅L1の8倍以上であればさらに放熱効果が大きくなるので好ましく、拡張部12xの長さL2がビア幅L1の10倍以上であれば一層好ましい。ここで、このように配線層数が多いスタックドビア構造の場合におけるビア21bに流れる電流は、配線12に流れる電流分だけ図1の場合においてビア21bに流れる電流よりも大きくなる。そのため、配線層数が多いスタックドビア構造の場合、ビア21bで発生するジュール熱をより効果的に放熱できる本変形例のような構成は非常に有効である。なお、本変形例に係る半導体装置においても、第1の変形例に係る半導体装置と同様に、ビア21bが形成された位置から配線12の配線幅方向に向かって延伸された拡張部12yが配線12に形成されていれば、さらに放熱効果が向上するので好ましい。また、配線12だけでなく、中間層の配線である配線13にもビア22bが形成された位置スタックドビア45bの端からビア形成領域における配線13の端部へと拡張する拡張部が形成されていれば、さらに放熱効果を向上させることができるので好ましい。また、図6では4層配線で構成されたスタックドビア構造を示しているが、5層配線、6層配線など、5層以上の配線で構成されたスタックドビア構造あっても本変形例に係る半導体装置と同様の放熱効果が期待できる。この場合に、中間層の配線の少なくとも1つ以上に拡張部が形成されていればよく、中間層の配線すべてに拡張部が形成されていてもよい。また、中間層の配線である配線12、13の配線幅はほぼ同じであってもよい。ここでいう配線幅とは、基板の上方から見たときの拡張長さ方向に対して垂直な方向の幅のことである。第2の実施形態図7は、本発明の第2の実施形態に係る半導体装置を示す断面図である。本実施形態の半導体装置は、スタックドビア構造が2層配線で構成されており、複数のビア21によって基板10に接続された配線11に拡張部11xが形成されている点が図3aに示す第1の実施形態に係る半導体装置と異なっている。すなわち、本実施形態の半導体装置は、半導体からなる基板10の上方に下から順に積層された第1配線層内の配線11及び第2配線層内の配線12と、基板10と配線11とをそれぞれ接続する複数のビア21と、配線11と配線12とをそれぞれ接続する複数のビア22とを備えている。複数のビア21は、例えば基板10のうちの不純物拡散層などに接続される。複数のビア21は互いに並列に配置されたビア21a、21bを含んでおり、複数のビア22は互いに並列に配置されたビア22a、22bを含んでいる。ビア21a、22aはスタックドビア45aを構成し、ビア21b、22bはスタックドビア45bを構成する。これら複数のビア21、22はそれぞれある程度の狭いピッチで並べられている。このようなスタックドビア構造は、通常の多層配線と比較して電流経路における抵抗が低く電圧効果IRドロップが最小となるため、電源供給部など大電流を供給する部分で好ましく使用される。図7に示す半導体装置の場合、動作時の電流は配線12から基板10に向かって流れる。本実施形態の半導体装置では、配線11が、複数のビア21のうち、配線11の一方の端部に最も近いビア21bの形成位置から上述した配線11の一方の端部に向かって拡張する拡張部11xを有している。ビア21bは、基板10、配線11における電流進行方向の先端側のビアである。なお、本実施形態の半導体装置では、スタックドビア45bの端の位置とビア21bの端の位置とは一致している。拡張部11xには基板10または配線12に接続されるビアが形成されていないので、動作時に電流経路が形成されない。この構成によれば、拡張部11xでジュール熱が生じないので、拡張部11xを放熱体として機能させることができる。すなわち、熱伝導率の高い配線11に拡張部11xを形成することにより、配線11はL2の長さ分の表面積周囲長を稼ぐことができる。熱は、配線と層間絶縁膜との接触部分で放散されるので、拡張部11xを介して電流が集中するビア21bで発生するジュール熱を効果的に放熱することができ、EM耐性を大きく向上させることができる。拡張部11xの長さL2が少なくともビア21bのビア幅L1より大きければ放熱効果を得ることができるが、拡張部11xの長さL2がビア幅L1の6倍以上であれば、ビア21bで生じる熱を効果的に放熱できるので、好ましい。なお、拡張部11xの長さL2がビア21bのビア幅L1の8倍以上とすると、拡張部11xによる放熱効果がさらに向上する。拡張長さL2がビア幅L1の10倍以上とすると、拡張部11xによる放熱効果がより一層向上するので、さらに好ましい。なお、ビア21bが基板10に接続されている場合は、ビア21bが下層配線に接続された場合よりもEM耐性がある程度大きくなるので、本実施形態の半導体装置では、第1の実施形態に係る半導体装置に比べてより大きな電流を流すことが可能となる。なお、配線11だけでなく配線12にも、ビア22bから外方へ向かって拡張する拡張部を形成すれば、放熱効果をさらに向上させることができるので好ましい。また、図7では基板10と2層配線とで構成されたスタックドビア構造について説明したが、3層以上の配線と基板10とで構成されたスタックドビア構造であっても本実施形態と同様の放熱効果を得ることができ、EMの発生を抑えつつ、上層配線から基板へと大電流を流すことができる。-第2の実施形態の具体例-図8aは、アナログドライバ回路などを構成する並列トランジスタにスタックドビア構造を使用した第4の参考例に係る半導体装置のセルのレイアウトを示す図であり、bは、アナログドライバ回路などを構成する並列トランジスタに第2の実施形態に係るスタックドビア構造を適用した具体例のレイアウトを示す図である。図8a、bの例では、基板上にゲート電極30a、30bが設けられ、基板のうちゲート電極30a、30bの両側方に位置する領域にソース/ドレイン領域となる不純物拡散層35が形成されている。基板の上方には、ゲート電極30a、30bの延伸方向と直交する方向に延びる配線12a、12bが形成され、トランジスタのソース領域と配線12aとはソース側の複数のビア21、22及び配線11を介して電気的に接続されている。トランジスタのドレイン領域と配線12bとはドレイン側の複数のビア21、22を介して電気的に接続されている。トランジスタに電流が流れる際に、配線またはビア部の許容電流が律速した場合、図8aに示す第4の参考例では、スタックドビアを構成するビア21、22をゲート電極30a、30bの延伸方向に2列配置し、配線11の配線幅ゲート電極30a、30bと直交する方向の幅を大きくする必要がある。これによって配線11または複数のビア21、22での許容電流を増やすことができる。この際に、セル幅は図8aに示す長さaが必要になる。一方、本具体例に係る半導体装置では、3本の配線11はそれぞれビア21bが形成された位置からゲート電極30a、30bに平行な方向に向かって拡張部11xが延びている。拡張部11xがビア21bで生じるジュール熱を効果的に放熱するので、本具体例に係る半導体装置では、複数のビア21でEMが発生するのを抑えることができ、複数のビア21、22により大きな電流を流すことが可能になる。その結果、複数のビア21、22をそれぞれ1列配置とし、配線11の配線幅を小さくすることが可能となる。よって、例えば配線11の拡張部11xの向きを交互に入れ替えるように配置することで、セル幅は図8bに示す長さbb<aとすることができる。そのため、本具体例に係る半導体装置によれば、第3の参考例に係るレイアウトと同等の電流を流す場合に、セル面積を縮小することができる。第3の実施形態図9aは、本発明の第3の実施形態に係る半導体装置を示す断面図である。本実施形態に係る半導体装置は、半導体からなる基板図示せずの上方に下から順に積層された第1配線層内の配線11、第2配線層内の配線12、及び第3配線層内の配線13と、配線11と配線12とをそれぞれ接続する複数のビア21と、配線12と配線13とを接続するビア22とを備えている。配線12は、配線11に流れる電流の進行方向の先端部のビア21bの端から拡張された拡張部12xを有している。ビア21a、21bは平面的に見てビア22とそれぞれ一部が重なっており、ビア22とスタックドビア45を構成する。本実施形態に係る半導体装置では、上層の配線13に接続されるビア22の個数が下層の配線11に接続されたビア21の個数よりも少なくなっている。また、配線13の配線幅、配線高さ厚さはそれぞれ配線11、12の例えば2倍となっており、この場合、配線13の断面積は配線11、12の断面積の例えば4倍となっている。配線11と配線12との間で並列に配置された複数のビア21はそれぞれある程度の狭いピッチで並べられている。さらに、ビア22のビア幅は、ビア21の各々のビア幅の約2倍となっている。このようなスタックドビア構造は、通常の多層配線と比較して電流経路における抵抗が低く電圧効果IRドロップが最小となるため、電源供給部など大電流を供給する部分で好ましく使用される。特に、本実施形態に係る半導体装置では、上層配線の断面積をそれより下層の配線の断面積よりも大きくし、上層配線に接続されたビアの幅も大きくしているので、第1の実施形態、第2の実施形態及びこれらの変形例に係る半導体装置と比較して大電流を供給することができる。本実施形態に係る半導体装置では、配線13から配線11へと電流が流れ、配線11、12における電流進行方向の先端側のビア21bが設けられた位置から配線12の一方の端部に向かって長さL2の拡張部12xが拡張されている。熱伝導率の高い配線12に拡張部12xを形成することにより、配線12はL2の長さ分の表面積周囲長を稼ぐことができる。熱は、配線と配線間の層間絶縁膜との接触部分で放散されるので、拡張部12xを介して電流が集中するビア21bで発生するジュール熱を効果的に放熱することができ、EM耐性を大きく向上させることができる。拡張部12xの長さL2は、ビア21bのビア幅L1以上であれば放熱効果を有するが、L1の6倍以上とすることで、電流が集中しやすいビア21bで発生する熱を効果的に放熱できるので好ましい。拡張部12xの長さL2がビア幅L1の8倍以上、10倍以上であればそれぞれ一層好ましい。このようなスタックドビア構造は、例えばスタンダードセルに電流を供給する電源部、I/O入出力セルの電源部、あるいはアナログ回路のドライバ部などに好ましく適用される。また、配線12は、電流進行方向の先端部に位置するビア21bから配線長方向X方向に拡張された拡張部と、X方向と交差するY方向に拡張した拡張部とを有していてもよい。また、拡張部12xは、配線11及び配線12と接続するビアを持たないことが好ましい。また、拡張部を設ける配線は、配線12だけに限られず、複数層の配線に拡張部を形成すればより好ましい。なお、本実施形態では3層配線で構成されたスタックドビア構造を示しているが、4層配線、5層配線等、さらに多層の配線で構成されたスタックドビア構造であってもよい。また、配線11の配線幅とその上の配線12の配線幅とがほぼ等しくてもよい。図9aでは、ビア22が1個のみ形成された例を示しているが、2個以上形成されていてもよい。また、図9bは、2層配線と基板10とでスタックドビア構造が構成されている本実施形態の半導体装置の変形例を示す断面図である。2層配線の場合、上層の配線12の断面積を配線11の断面積の2倍程度に大きくし、ビア22のビア幅をビア21のビア幅の例えば2倍程度にした上で、配線11にビア21bの形成位置からビア21bの外方へと拡張する拡張部11xが形成される。このようなスタッドビア構造であっても第1の具体例に係る半導体装置と同様の効果を得ることができる。第4の実施形態図10aは、本発明の第4の実施形態に係る半導体装置を示す断面図である。同図に示すように、本実施形態に係る半導体装置では、半導体からなる基板図示せずの上方に下から順に積層された第1配線層内の配線11、第2配線層内の配線12、及び第3配線層内の配線13と、配線11と配線12とをそれぞれ接続する複数のビア21と、配線12と配線13とを接続する複数のビア22とを備えている。配線12は、複数のビア21のうち、配線12の一方の端部に最も近いビア21b、すなわち配線12に流れる電流の進行方向の先端部のビア21bの端から拡張された拡張部12xを有している。複数のビア21は互いに並列に配置されたビア21a、21bを含み、複数のビア22は互いに並列に配置されたビア22a、22bを含んでいる。これら複数のビア21、22はそれぞれある程度の狭いピッチで並べられている。このようなスタックドビア構造は、通常の多層配線と比較して電流経路における抵抗が低く電圧効果IRドロップが最小となるため、電源供給部など大電流を供給する部分で好ましく使用される。本実施形態の半導体装置は、上述のスタックドビア構造において、配線12の拡張部12x上に形成されたダミービア22xと、ダミービア22x上に位置し、配線13と同一配線層内に形成され、配線13とは電気的に分離されたダミー配線13xとをさらに備えている点が、図3aに示す第1の実施形態の半導体装置と異なっている。図10aに示す例では、電流は配線13から配線11に向かって流れる。拡張部12x、ダミービア22x、ダミー配線13xには実質的に電流は流れない。本実施形態の半導体装置は、配線12が、少なくともビア21bのビア幅L1より大きい長さL2の拡張部12xを備えていることで、拡張部12xを放熱体として機能させることができる。さらに、配線13とは電気的に分離されたダミー配線13xと、拡張部12xとダミー配線13xとを接続するダミービア22xが形成されているので、ダミービア22x及びダミー配線13xも放熱体として機能させることができる。このため、本実施形態に係る半導体装置によれば、第1の実施形態に係る半導体装置に比べてより放熱効果を向上させることができる。なお、他の実施形態と同様に、拡張部12xの放熱効果を十分に大きくするために、拡張部12xの長さL2はビア21bのビア幅の6倍以上であることが好ましく、8倍以上、10倍以上であればより一層好ましい。また、ダミービア22xは1個でもよいが、2個以上設けられていればより好ましい。ダミー配線13xはできる限り配線長さを長く拡張する方が好ましい。また、配線12は、電流進行方向の先端部に位置するビア21bから配線長方向X方向に拡張された拡張部と、X方向と交差するY方向に拡張した拡張部とを有していてもよい。また、拡張部を設ける配線は、配線12だけに限られず、複数層の配線に拡張部を形成すればより好ましい。なお、本実施形態では3層配線で構成されたスタックドビア構造を示しているが、4層配線、5層配線等、さらに多層の配線で構成されたスタックドビア構造であってもよい。また、配線11の配線幅とその上の配線12の配線幅とがほぼ等しくてもよく、配線12の配線幅と配線13の配線幅とがほぼ等しくてもよい。また、図10bは、本実施形態の第1の変形例に係る半導体装置を示す断面図である。図10aでは3層配線で構成されたスタックドビア構造を示しているが、図10bに示すように、基板10と2層配線で構成されたスタックドビア構造であってもよい。本変形例では、配線11が放熱体となる拡張部11xを有し、拡張部11x上にダミービア22xが形成され、ダミービア22x上に配線13と同一配線層内のダミー配線13xが形成されている。このような構成であっても、拡張部11x、ダミービア22x、ダミー配線13xを放熱体として機能させることができ、EM耐性を向上させ、大電流を流すことが可能となる。また、この構成において配線層数をさらに増やし、3層以上の配線層と基板とでスタックドビア構造を構成してもよい。図10cは、本実施形態の第2の変形例に係る半導体装置を示す断面図である。本実施形態の半導体装置において、スタックドビア構造を4層以上の配線とこれらを接続するビアとで構成した場合、ダミー配線も多層とし、ダミー配線間を接続するダミービアをさらに形成してもよい。図10cに示す第2の変形例に係る半導体装置では、配線13の上方に最上層配線として配線14を設け、配線13と配線14とを接続し、互いに並列に配置された複数のビア23を有している。配線12は拡張部12xを有しており、拡張部12xの上方に、配線13と同じ配線層内に配置され、配線13と電気的に分離されたダミー配線13xと、配線14と同じ配線層内に配置され、配線14と電気的に分離されたダミー配線14xとが下から順に積層されている。拡張部12xとダミー配線13xとはダミービア22xによって接続され、ダミー配線13xとダミー配線14xとはダミービア23xによって接続されている。このような構成をとることにより、上層配線と同じ層内に形成されたダミー配線と、これらダミー配線間を接続するダミービアを放熱体として機能させることができるので、さらに効果的にビアで発生する熱を放熱することができ、EM耐性を向上させることができる。そのため、下層配線が微細化された場合などであってもスタックドビア構造を用いて大きな電流を流すことが可能となる。特に、上層の配線層は下層の配線層に比べてスペースの余裕が大きいので、ダミー配線14xを長く延ばして放熱効果を容易に高めることができる。また、図10bに示すような、基板に接続されるスタックドビア構造の場合も同様に、ダミー配線13xの上方に更に1又は2以上のダミー配線を形成してもよい。図11aは、本実施形態の第3の変形例に係る半導体装置を示す断面図である。同図に示すように、配線12の拡張部12xの上にダミービアとダミー配線を形成する代わりに、拡張部12xの下にダミービアとダミー配線を形成してもよい。すなわち、本変形例の半導体装置には、図3に示す第1の実施形態の半導体装置の構成に加え、配線12の拡張部12xの下方に、配線11と同じ配線層内に配置され、配線11と電気的に分離されたダミー配線11yと、ダミー配線11yとが形成されている。ダミー配線11y、ダミービア21xには動作時に実質的に電流は流れない。このような構成では、拡張部12xと同様に、ダミービア21x及びダミー配線11yを放熱体として機能させることができる。従って、拡張部12x、ダミービア21x、ダミー配線11yを介して電流が集中するビア21bで発生するジュール熱を効果的に放熱することができ、EM耐性を大きく向上させることができる。また、図11bは、本実施形態の第4の変形例に係る半導体装置を示す断面図である。同図に示ように、複数のビア21、複数のビア22、配線11、12、基板10とで構成されるスタックドビア構造において、拡張部11xと基板10内に形成されたダミー拡散層37とを接続するダミービア21xを形成してもよい。この場合、ビア21a、21bは例えば基板10内に形成された不純物拡散層60に接続されるが、ダミービア21xが接続されるダミー拡散層37は素子分離領域40などによって不純物拡散層60と電気的に分離され、電気的に浮遊状態となっている。この例では、ビア21bで生じたジュール熱は配線11の拡張部11xを介してダミービア21x、ダミー拡散層37に伝達されるので、拡張部11x、ダミービア21x、ダミー拡散層37を放熱体として機能させることができる。そのため、スタックドビア構造内のビアで発生したジュール熱を効果的に放熱でき、EM耐性が向上している。なお、以上で説明した実施形態やその変形例、具体例に係る半導体装置において、各配線やビアの形状、構造、構成材料等は本発明の趣旨を逸脱しない範囲で適宜変更可能である。