"回路レイアウトを分割した各領域における配線の占有率を算出し、基準占有率よりも占有率が高い領域の占有率を減らす、各処理をコンピュータに実行させることを特徴とするレイアウトプログラム。前記各領域の占有率と基準占有率との差分を算出する処理を前記コンピュータに実行させ、前記各領域の占有率と前記基準占有率との差分に基づいて前記占有率を減らす処理を前記コンピュータに実行させることを特徴とする、請求項1に記載のレイアウトプログラム。前記配線の占有率を算出する処理として、前記各領域における実配線及びダミー配線の占有率を算出する処理を前記コンピュータに実行させ、前記占有率を減らす処理として、前記基準占有率よりも占有率が高い領域の実配線及びダミー配線を減らす処理を前記コンピュータに実行させることを特徴とする、請求項1又は2に記載のレイアウトプログラム。前記配線の占有率を算出する処理として、前記各領域における実配線の占有率を算出する処理を前記コンピュータに実行させ、前記占有率を減らす処理として、前記基準占有率よりも占有率が高い領域の実配線を減らす処理を前記コンピュータに実行させることを特徴とする、請求項1又は2に記載のレイアウトプログラム。前記占有率を減らす処理を行なった後に、デザインルールを満たしているかをチェックする処理を前記コンピュータに実行させることを特徴とする、請求項1~4のいずれか1項に記載のレイアウトプログラム。前記デザインルールを満たしているかをチェックする処理を行なった後に、前記デザインルールを満たしていない領域に対して、条件を緩和して配線の占有率を減らす処理を前記コンピュータに実行させることを特徴とする、請求項5に記載のレイアウトプログラム。前記デザインルールを満たさなかった領域をアラーム表示する処理を前記コンピュータに実行させることを特徴とする、請求項5又は6に記載のレイアウトプログラム。回路レイアウトを分割した各領域における配線の占有率を算出する手段と、基準占有率よりも占有率が高い領域の占有率を減らす手段とを備えることを特徴とするレイアウト装置。コンピュータが、回路レイアウトを分割した各領域における配線の占有率を算出し、コンピュータが、基準占有率よりも占有率が高い領域の占有率を減らすことを特徴とするレイアウト方法。ところで、例えばLCOSLiquidCrystalOnSiliconデバイスなどのさらなる微細化が要求される半導体装置では、ダミー配線を挿入する前の回路レイアウトが、ダミー配線を挿入しにくい領域のほかに、この領域よりも配線の占有率が高い領域を含むものとなる。例えば、LCOSデバイスなどの半導体装置では、ダミー配線を挿入しにくい領域例えばセルを含む領域のほかに、配線の占有率が約80~約100になる領域を含む回路レイアウトとなる。この場合、従来の半導体装置のレイアウト設計のように、単に空き領域にダミー配線を挿入しただけでは、レイアウト全体で配線密度を均一にすることができない。つまり、ダミー配線を挿入しにくい領域よりも配線の占有率が高い領域にダミー配線を挿入しても、ダミー配線を挿入しにくい領域に配線の占有率を近づけることができない。このため、レイアウト全体で、即ち、回路レイアウトを分割した各領域の相互間で、配線の占有率を均一にすることができない。したがって、例えばCMPなどによる研磨後の表面の平坦性を向上させるのが難しい。そこで、回路レイアウトがダミー配線を挿入しにくい領域よりも配線の占有率が高い領域を含む場合であっても、レイアウト全体で配線の占有率ができるだけ均一になるようにし、研磨後の表面の平坦性を向上させたい。レイアウトプログラムは、回路レイアウトを分割した各領域における配線の占有率を算出し、基準占有率よりも占有率が高い領域の占有率を減らす、各処理をコンピュータに実行させる。レイアウト装置は、回路レイアウトを分割した各領域における配線の占有率を算出する手段と、基準占有率よりも占有率が高い領域の占有率を減らす手段とを備える。レイアウト方法は、コンピュータが、回路レイアウトを分割した各領域における配線の占有率を算出し、コンピュータが、基準占有率よりも占有率が高い領域の占有率を減らす。したがって、レイアウトプログラム、レイアウト装置、レイアウト方法によれば、回路レイアウトがダミー配線を挿入しにくい領域よりも配線の占有率が高い領域を含む場合であっても、レイアウト全体で配線の占有率ができるだけ均一になるようにし、研磨後の表面の平坦性を向上させることができるという利点がある。以下、図面により、本発明の実施の形態にかかるレイアウトプログラム、レイアウト装置、レイアウト方法について、図1~図26を参照しながら説明する。本実施形態にかかるレイアウト装置及びレイアウト方法は、半導体装置半導体集積回路のレイアウト設計において、レイアウト全体で配線の占有率ができるだけ均一になるように、配線の占有率を調整する処理を行なうものである。特に、回路レイアウトがダミー配線を挿入しにくい領域例えばセルを含む領域よりも配線の占有率が高い領域を含む場合に、レイアウト全体で配線の占有率ができるだけ均一になるように、配線の占有率を調整する処理を行なうものである。例えば、配線の占有率が約80~約100になる領域を含む回路レイアウトとなるLCOSデバイスなどの半導体装置のレイアウト設計に用いるのが好ましい。なお、配線を配線パターンともいう。また、ダミー配線をダミーパターンともいう。本実施形態では、半導体装置のレイアウト設計において、回路レイアウトを分割した各領域における配線の占有率を算出し、基準占有率よりも占有率が高い領域の占有率を減らす処理を行なうようにしている。これにより、レイアウト全体で、即ち、回路レイアウトを分割した各領域の相互間で、配線の占有率ができるだけ均一になるようにすることができ、例えばCMPなどによる研磨後の表面の平坦性を向上させることができる。以下、より具体的に説明する。まず、本レイアウト装置のハードウェア構成について、図12を参照しながら説明する。本レイアウト装置は、コンピュータを用いて実現することができ、そのハードウェア構成は、例えば図12に示すように、CPU1、メモリ2、外部記憶装置3、ドライブ装置4、入力装置5、表示装置6、及び、通信装置7を備え、これらがバス8によって相互に接続された構成になっている。なお、図12中、符号9は可搬型記録媒体を示している。また、本装置のハードウェア構成はこれに限られるものではない。ここで、CPU1は、コンピュータ全体を制御するものであり、プログラムをメモリ2に読み出して実行し、レイアウト設計レイアウト評価やレイアウト修正を含むに必要な処理を行なうものである。メモリ2は、例えばRAMであり、プログラムの実行、データの書き換え等を行なう際に、プログラム又はデータを一時的に格納するものである。外部記憶装置3は、例えばハードディスクドライブであり、後述するレイアウトプログラム及び各種のデータが格納されている。ドライブ装置4は、例えば光ディスクや光磁気ディスク等の可搬型記録媒体の記憶内容にアクセスするためのものである。入力装置5は、例えばキーボードやマウス等であり、オペレータからの指示やパラメータを入力するのに用いられるものである。表示装置6は、例えばCRT,LCD,PDP等であり、レイアウト表示及びパラメータ入力画面等を表示するのに用いられるものである。通信装置7は、例えばLANやインターネットなどの通信ネットワークを介して、他の装置と通信するために用いられるものである。このようなハードウェア構成を備えるコンピュータにおいて、CPU1が、例えば外部記憶装置3に格納されているレイアウトプログラムをメモリ2に読み出して実行することで、本レイアウト装置10は実現される。次に、本レイアウト装置10においてCPU1がメモリに読み込まれたレイアウトプログラムに従って実行する処理レイアウト方法について、図1~図11を参照しながら説明する。なお、ここでは、ダミー配線が挿入された回路レイアウトに対して本発明を適用する場合を例に挙げて説明する。まず、図1に示すように、CPU1は、実配線及びダミー配線を含む回路レイアウトを読み込み、これをメッシュ状に分割するステップS10。つまり、読み込んだ回路レイアウトをメッシュ状に区切って複数の領域に分割する。例えば図10に示すように、回路レイアウト11を、縦に4分割し、横に4分割して、16個の領域12に分割する。例えば、各領域は、縦横の長さを、それぞれ、約100μm以上にするのが好ましい。なお、回路レイアウト11をレイアウト情報又はレイヤ情報ともいう。また、分割された各領域12をメッシュ領域ともいう。次に、CPU1は、回路レイアウト11を分割した各領域12における配線の占有率を算出するステップS20。ここでは、ダミー配線を含む領域12では、その領域12における実配線及びダミー配線の占有率を算出する。また、ダミー配線を含まず、実配線のみを含む領域12では、その領域12における実配線の占有率を算出する。そして、算出された各領域12における配線の占有率を、領域毎に、領域の位置情報に対応づけて、外部記憶装置3に格納する。ここで、一の領域12における配線の占有率は、一の領域12を構成する全ドット数に対する配線が存在する領域配線領域を構成するドット数の割合として算出することができる。例えば図11に示すように、一の領域12の一辺のドット数をD01とし、これに直交する他辺のドット数をD11とし、この一の領域12に含まれる配線によって占められる領域配線領域の一辺のドット数をD02とし、これに直交する他辺のドット数をD12とする。この場合、次式によって、一の領域12における配線の占有率Anを算出することができる。An=[D02×D12/D01×D11]×100このため、本レイアウト装置は、回路レイアウト11を分割した各領域12における配線の占有率を算出する機能占有率算出手段を有することになる。ここでは、本レイアウト装置は、回路レイアウト11を分割した各領域12における実配線及びダミー配線の占有率を算出する機能占有率算出手段を有することになる。次に、CPU1は、外部記憶装置3に格納されている全ての領域12における配線の占有率を読み出し、これらの平均値、即ち、平均占有率Bを算出するステップS30。そして、算出された平均占有率Bを、基準占有率として、外部記憶装置3に格納する。つまり、平均占有率Bを基準占有率として設定する。このため、本レイアウト装置は、回路レイアウト11を分割した各領域12における配線の占有率の平均値平均占有率を算出する機能平均占有率算出手段を有することになる。つまり、本レイアウト装置は、回路レイアウト11を分割した各領域12における配線の占有率の平均値平均占有率を基準占有率として設定する機能基準占有率設定手段を有することになる。なお、ここでは、平均占有率を基準占有率として設定しているが、これに限られるものではなく、基準占有率は、例えばCMPなどによる研磨後の表面の平坦性を向上させるべく、レイアウト全体で配線の占有率ができるだけ均一になるように設定すれば良い。例えば、確率分布累積確率分布や標準偏差などを用いて基準占有率を設定しても良い。また、基準占有率は予め設定しておいても良い。この場合、この平均占有率を算出する処理、即ち、基準占有率を設定する処理は行なわなくても良い。次に、CPU1は、外部記憶装置3に格納されている各領域12における配線の占有率An、及び、平均占有率Bを読み出し、各領域12における配線の占有率Anと平均占有率Bとの差分CnCn=An-Bを算出するステップS40。つまり、領域毎に、占有率Anと平均占有率Bとの差分Cnを算出する。そして、算出された各領域12における配線の占有率Anと平均占有率Bとの差分Cnを、領域毎に、領域の位置情報に対応づけて、外部記憶装置3に格納する。なお、差分Cnは、各領域12における配線の占有率Anが平均占有率B基準占有率に対してどの程度偏在しているかを示すものであるため、偏在率ともいう。このため、本レイアウト装置は、回路レイアウト11を分割した各領域12における配線の占有率と平均占有率基準占有率との差分を算出する機能差分算出手段を有することになる。次に、CPU1は、外部記憶装置3に領域毎に格納されている差分Cnを順に読み出し、その絶対値|Cn|が所定値αよりも大きいか否かを判定する|Cn|>α。そして、差分の絶対値|Cn|が所定値αよりも大きい場合に、該当する領域12の情報データにフラグ1を付ける。ここでは、所定値αを例えば30としている。なお、所定値αは、例えばCMPなどによる研磨後の表面の平坦性を向上させるのに、レイアウト全体で配線の占有率をどの程度均一にすれば良いかという観点から設定すれば良く、オペレータが任意に設定できるようになっている。つまり、まず、一の領域12の情報として外部記憶装置3に格納されている差分Cnを読み出し、その絶対値|Cn|が所定値αよりも大きいか否かを判定するステップS50。この判定の結果、差分の絶対値|Cn|が所定値αよりも大きいと判定した場合は、YESルートへ進み、外部記憶装置3に格納されている該当する領域12の情報にフラグ1を付けるステップS60。つまり、一の領域12の配線の占有率Anが、平均占有率Bよりも所定値α以上高い場合にはフラグ1を付ける。一方、差分の絶対値|Cn|が所定値αよりも大きくないと判定した場合は、NOルートへ進み、全領域について処理が終了したかを判定するステップS70。この段階ではまだ終了していないため、NOルートへ進み、ステップS50へ戻って、次の領域12の情報として外部記憶装置3に格納されている差分Cnを読み出し、その絶対値|Cn|が所定値αよりも大きいか否かを判定する。以降、全ての領域12について同様の処理を繰り返す。そして、ステップS70で全領域についての処理が終了したと判定したら、YESルートへ進む。このような処理を経ると、各領域12のうち、配線の占有率Anと平均占有率Bとの差分が所定値αよりも大きい領域の情報にはフラグ1が付けられ、配線の占有率Anと平均占有率Bとの差分が所定値α以下の領域の情報にはフラグ1が付けられていない状態となる。このようにして、これ以降の配線の占有率を減らす処理を行なう領域とこのような処理を行なわない領域とが選別される。このため、本レイアウト装置は、回路レイアウト11を分割した各領域12における配線の占有率と平均占有率基準占有率との差分に基づいて、占有率を減らす処理を行なうか否かを判定する機能判定手段を有することになる。なお、ここでは、ダミー配線が挿入された回路レイアウトに対して上述の処理を行なっており、ダミー配線を挿入しにくい領域よりも配線の占有率が低い領域にはダミー配線が挿入されている。このため、上述の処理を行なう際に、配線の占有率Anが平均占有率Bよりも所定値α以上低い領域は存在しないため、この領域の情報にフラグ1が付けられることはない。つまり、配線の占有率Anが平均占有率Bよりも所定値α以上高い領域の情報にのみ、フラグ1が付けられ、これ以降の配線の占有率を減らす処理が行なわれることになる。また、ここでは、各領域12における配線の占有率Anと平均占有率B基準占有率との差分Cnを算出し、この差分Cnに基づいて配線の占有率を減らす処理を行なうか否か、即ち、フラグ1を付けるか否かを判定するようにしているが、これに限られるものではない。例えば、各領域12における配線の占有率Anが平均占有率B基準占有率よりも高いか否かを判定し、配線の占有率Anが平均占有率Bよりも高い場合に、フラグ1を付けて、後述の配線の占有率を減らす処理を行なうようにしても良い。つまり、各領域における配線の占有率を算出し、基準占有率よりも占有率が高い領域の占有率を減らす処理を行なうようにしても良い。この場合、各領域における配線の占有率を、基準占有率に一致させるように配線の占有率を減らす処理を行なうことになる。このため、本レイアウト装置は、回路レイアウトを分割した各領域における配線の占有率と平均占有率基準占有率とに基づいて、占有率を減らす処理を行なうか否かを判定する機能判定手段を有することになる。次に、フラグ1が付けられた領域、即ち、配線の占有率Anと平均占有率Bとの差分が所定値αよりも大きい領域に対して、配線の占有率を減らす処理を行なう。ここで、配線の占有率Anと平均占有率Bとの差分が所定値αよりも大きい領域は、ダミー配線を挿入しにくい領域よりも配線の占有率が高い領域である。例えば、配線の占有率が約80~約100になる領域である。このような領域では、ダミー配線を挿入する前の回路レイアウトにおいて、ダミー配線を挿入しにくい領域よりも実配線の占有率が高くなっている。このため、配線の占有率を減らす処理としては、実配線を減らす処理を行なうことになる。但し、このような領域でも、ダミー配線が挿入されている場合もある。このため、本実施形態では、ダミー配線が挿入されている場合には、最初にダミー配線を減らす処理を行ない、その後、実配線を減らす処理を行なうようにしている。このため、本レイアウト装置は、回路レイアウトを分割した各領域における配線の占有率と平均占有率基準占有率との差分に基づいて占有率を減らす機能占有率を減らす手段を有することになる。ここでは、本レイアウト装置は、平均占有率基準占有率よりも占有率が高い領域の実配線を減らす機能実配線を減らす手段を有することになる。また、本レイアウト装置は、平均占有率基準占有率よりも占有率が高い領域の実配線及びダミー配線を減らす機能実配線及びダミー配線を減らす手段を有することになる。最初に、ダミー配線を減らす処理について、図2、図3を参照しながら説明する。まず、図2に示すように、CPU1は、フラグ1が付けられている一の領域12のレイアウト情報を読み出しステップS80、その領域12の配線の占有率Anに占めるダミー配線の割合Dn、即ち、その領域のダミー配線の占有率を算出するステップS90。そして、算出されたダミー配線の割合Dnを、その領域の位置情報に対応づけて、外部記憶装置3に格納する。次に、CPU1は、一の領域12の情報として外部記憶装置3に格納されているダミー配線の割合Dnを読み出し、ダミー配線の割合Dnの絶対値|Dn|が、平均占有率Bに所定値αを加えた値を配線の占有率Anから引いた値の絶対値|An-Bα|よりも大きいか否か|Dn|>|An-Bα|を判定するステップS100。この判定の結果、ダミー配線の割合Dnの絶対値|Dn|が絶対値|An-Bα|よりも大きいと判定した場合は、YESルートへ進み、外部記憶装置3に格納されている該当する領域の情報にフラグ2を付けるステップS110。そして、フラグ1が付けられている全領域12について処理が終了したかを判定するステップS120。一方、ダミー配線の割合Dnの絶対値|Dn|が絶対値|An-Bα|よりも大きくないと判定した場合は、NOルートへ進み、フラグ1が付けられている全領域12について処理が終了したかを判定するステップS120。この段階では全領域12について処理が終了していないため、ステップS120でNOルートへ進み、ステップS80へ戻る。そして、フラグ1が付けられている次の領域12のレイアウト情報を読み出し、以降、フラグ1が付けられている全ての領域12について同様の処理を繰り返す。そして、ステップS120でフラグ1が付けられている全領域12についての処理が終了したと判定したら、YESルートへ進む。このような処理を経ると、フラグ1が付けられている各領域12のうち、ダミー配線の割合Dnが、配線の占有率Anと平均占有率Bに所定値αを加えた値との差分[An-Bα]よりも大きい領域の情報にはフラグ2が付けられ、ダミー配線の割合Dnがその差分以下の領域の情報にはフラグ1が付けられたままの状態となる。なお、ダミー配線が挿入されていない領域では、ダミー配線の割合Dnはゼロとなるため、フラグ1が付けられたままの状態となる。このようにして、これ以降のダミー配線を減らす処理を行なう領域と、このような処理を行なわずに、実配線を減らす処理を行なう領域とが選別される。このため、本レイアウト装置は、フラグ1が付けられている領域におけるダミー配線の割合、即ち、ダミー配線の占有率を算出する機能ダミー配線占有率算出手段を有することになる。また、本レイアウト装置は、フラグ1が付けられている領域におけるダミー配線の割合Dn及び差分[An-Bα]に基づいて、占有率を減らす処理として、ダミー配線を減らす処理を行なうか否かを判定する機能判定手段を有することになる。次に、図3に示すように、CPU1は、フラグ2が付けられている一の領域12のダミー配線の割合Dnを、これが格納されている外部記憶装置3から読み出しステップS130、このダミー配線の割合Dnから所定値xを引いて、ダミー配線の割合Dnxを算出するステップS140。ここで、ダミー配線の割合Dnから所定値xを引いてダミー配線の割合Dnxを算出する処理、即ち、ダミー配線を減らす処理としては、例えばダミー配線の長さや幅などの寸法を小さくしたり、ダミー配線の本数を減らしたりする処理を行なう。ここでは、ダミー配線を構成しているドットの数を減らす処理を行なう。そして、算出したダミー配線の割合Dnxに基づいて一の領域12における配線の占有率Anxを算出し、この配線の占有率Anxと平均占有率Bとの差分Cnxを算出するステップS140。次いで、CPU1は、差分Cnxの絶対値|Cnx|が所定値αよりも小さいか否かを判定するステップS150。この判定の結果、差分の絶対値|Cnx|が所定値αよりも小さくないと判定した場合は、NOルートへ進み、ステップS140へ戻って、再度、ダミー配線の割合Dnxから所定値xを引いて、ダミー配線の割合Dnxを算出し、これに基づいて配線の占有率Anx及び差分Cnxを算出する。以降、差分の絶対値|Cnx|が所定値αよりも小さくなるまで同様の処理を繰り返す。一方、差分の絶対値|Cnx|が所定値αよりも小さいと判定した場合は、YESルートへ進み、外部記憶装置3に格納されている該当する領域の情報にフラグ3を付け、算出値Dnx、Anx、Cnxを外部記憶装置3に格納するステップS160。つまり、ダミー配線を減らすことで、一の領域12の配線の占有率Anxと平均占有率Bとの差分Cnxが所定値αよりも小さくなった場合に、フラグ3を付け、そのときの算出値Dnx、Anx、Cnxを外部記憶装置3に格納する。そして、ステップS170へ進み、フラグ2が付けられている全領域12について処理が終了したかを判定する。この段階では全領域12について処理が終了していないため、NOルートへ進み、ステップS130へ戻って、次の領域12のダミー配線の割合Dnを、これが格納されている外部記憶装置3から読み出し、以降、フラグ2が付けられている全領域12について同様の処理を繰り返す。そして、ステップS170でフラグ2が付けられている全領域12についての処理が終了したと判定したら、YESルートへ進む。このような処理を経ると、フラグ2が付けられている各領域12は、ダミー配線を減らすことで、配線の占有率Anxと平均占有率Bとの差分Cnxが所定値αよりも小さくなり、フラグ3が付けられた領域となる。この場合、フラグ3が付けられた領域では、フラグ3が付けられたときの算出値Dnx、Anxによって、レイアウト情報が修正される。このため、本レイアウト装置は、ダミー配線を減らす機能ダミー配線を減らす手段を有することになる。また、本レイアウト装置は、差分Cnxに基づいて、占有率を減らす処理として、ダミー配線を減らす処理を続行するか否かを判定する機能判定手段を有することになる。なお、ここでは、フラグ1が付けられた領域12における配線の占有率Anと平均占有率Bに所定値αを加えた値との差分[An-Bα]よりも、ダミー配線の割合Dnが大きい場合にダミー配線を減らす処理を行なうようにしている。これは、このような場合であれば、ダミー配線を減らすだけで、その領域の配線の占有率Anを、平均占有率Bに所定値αを加えた値Bα以下にすることができるためである。しかしながら、これに限られるものではない。例えば、フラグ1が付けられた領域にダミー配線が含まれているか否かを判定し、ダミー配線が含まれている場合には、ダミー配線がなくなるまでダミー配線を減らす処理を行なうようにしても良い。この場合、ダミー配線を減らす処理を行なうことで、差分Cnxが所定値αよりも小さくなった領域には、フラグ3を付け、そのときの算出値Dnx、Anx、Cnxを外部記憶装置3に格納するようにすれば良い。一方、ダミー配線を減らす処理を行なっても、差分Cnxが所定値αよりも小さくならず、ダミー配線がなくなってしまったら、フラグ1のままとすれば良い。なお、この場合、ダミー配線が含まれていない領域も、フラグ1のままとなる。例えば、ステップS80とステップS90との間に、ダミー配線が含まれているか否かの判定処理を追加し、この判定のNOルートをステップS120に接続し、YESルートをステップS90に接続する。また、ステップS100、ステップS110を削除し、ここに、ステップS130、S140、S150、S160を挿入する。また、ステップS150のNOルートに、ダミー配線がなくなったか否かの判定処理を追加し、この判定のNOルートをステップS140へ戻し、YESルートをステップS120に接続する。そして、ステップS160をステップS120へ接続する。次に、実配線を減らす処理について、図4を参照しながら説明する。まず、図4に示すように、CPU1は、フラグ1が付けられている一の領域12のレイアウト情報を読み出しステップS180、その領域12の配線の占有率Anに占める実配線の割合En、即ち、その領域の実配線の占有率を算出するステップS190。そして、算出された実配線の割合Enを、その領域の位置情報に対応づけて、外部記憶装置3に格納する。次に、CPU1は、フラグ1が付けられている一の領域12の実配線の割合Enを、これが格納されている外部記憶装置3から読み出し、この実配線の割合Enから所定値xを引いて、実配線の割合Enxを算出するステップS200。ここで、実配線の割合Enから所定値xを引いて実配線の割合Enxを算出する処理、即ち、実配線を減らす処理としては、例えば実配線の長さや幅などの寸法を小さくしたり、実配線の本数を減らしたりする処理を行なう。ここでは、実配線を構成しているドットの数を減らす処理を行なう。そして、算出した実配線の割合Enxに基づいて一の領域12における配線の占有率Anxを算出し、この配線の占有率Anxと平均占有率Bとの差分Cnxを算出するステップS200。次いで、CPU1は、差分Cnxの絶対値|Cnx|が所定値αよりも小さいか否かを判定するステップS210。この判定の結果、差分の絶対値|Cnx|が所定値αよりも小さくないと判定した場合は、NOルートへ進み、ステップS200へ戻って、再度、実配線の割合Enxから所定値xを引いて、実配線の割合Enxを算出し、これに基づいて配線の占有率Anx及び差分Cnxを算出する。以降、差分の絶対値|Cnx|が所定値αよりも小さくなるまで同様の処理を繰り返す。一方、差分の絶対値|Cnx|が所定値αよりも小さいと判定した場合は、YESルートへ進み、外部記憶装置3に格納されている該当する領域の情報にフラグ4を付け、算出値Enx、Anx、Cnxを外部記憶装置3に格納するステップS220。つまり、実配線を減らすことで、一の領域12の配線の占有率Anxと平均占有率Bとの差分Cnxが所定値αよりも小さくなった場合に、フラグ4を付け、そのときの算出値Enx、Anx、Cnxを外部記憶装置3に格納する。そして、ステップS230へ進み、フラグ1が付けられている全領域12について処理が終了したかを判定する。この段階では全領域12について処理が終了していないため、NOルートへ進み、ステップS180へ戻って、次の領域12の実配線の割合Enを、これが格納されている外部記憶装置3から読み出し、以降、フラグ1が付けられている全領域12について同様の処理を繰り返す。そして、ステップS230でフラグ1が付けられている全領域12についての処理が終了したと判定したら、YESルートへ進む。このような処理を経ると、フラグ1が付けられている各領域12は、実配線を減らすことで、配線の占有率Anxと平均占有率Bとの差分Cnxが所定値αよりも小さくなり、フラグ4が付けられた領域となる。この場合、フラグ4が付けられた領域では、フラグ4が付けられたときの算出値Enx、Anxによって、レイアウト情報が修正される。例えば、図11に示す領域において、配線が実配線のみとし、D02=0.9D01、D12=0.9D11とすると、実配線の占有率Enは81となるAn=81。ここで、平均占有率Bを40とするとB=40、差分Cnは41となるCn=81-40=41。そして、所定値αが30の場合、実配線を減らしていき、差分Cnxが所定値αよりも小さくなった場合に、フラグ4が付けられ、そのときの算出値Enx=69、Anx=69、Cnx=29が格納され、D02=0.83D01、D12=0.83D11のように配線領域が決定され、レイアウト情報が修正される。このため、本レイアウト装置は、実配線を減らす機能実配線を減らす手段を有することになる。また、本レイアウト装置は、差分Cnxに基づいて、占有率を減らす処理として、実配線を減らす処理を続行するか否かを判定する機能判定手段を有することになる。次に、ダミー配線、実配線を減らした領域12に対してデザインチェックを行なう。まず、CPU1は、フラグ3又は4が付けられている一の領域12の修正後の配線の占有率Anx、ダミー配線の占有率Dnx、実配線の占有率Enxを、これらが格納されている外部記憶装置3から読み出すステップS240。そして、デザインルールを満たしているか否かのチェックを行なうステップS250。ここでは、フラグ3が付けられている一の領域12の修正後の配線の占有率Anx及びダミー配線の占有率Dnxを、外部記憶装置3から読み出し、デザインルールを満たしているか否かのチェックを行なう。また、フラグ4が付けられている一の領域12の修正後の配線の占有率Anx及び実配線の占有率Enxあるいは修正後の配線の占有率Anx、実配線の占有率Enx及びダミー配線の占有率Dnxを、外部記憶装置3から読み出し、デザインルールを満たしているか否かのチェックを行なう。この判定の結果、デザインルールを満たしていないと判定した場合は、NGルートへ進み、外部記憶装置3に格納されている該当する領域の情報にフラグ5を付けステップS260、フラグ3又は4が付けられている全領域12について処理が終了したかを判定するステップS270。一方、デザインルールを満たしていると判定した場合は、OKルートへ進み、フラグ3又は4が付けられている全領域12について処理が終了したかを判定する。この段階では全領域12について処理が終了していないため、NOルートへ進み、ステップS240へ戻って、フラグ3又は4が付けられている次の領域12の修正後の配線の占有率Anx、ダミー配線の占有率Dnx、実配線の占有率Enxを、これらが格納されている外部記憶装置3から読み出し、以降、フラグ3又は4が付けられている全領域12について同様の処理を繰り返す。そして、ステップS270でフラグ3又は4が付けられている全領域12についての処理が終了したと判定したら、YESルートへ進む。このような処理を経ると、フラグ3又は4が付けられている各領域のうち、デザインルールを満たしていない領域の情報にはフラグ5が付けられ、デザインルールを満たしている領域の情報にはフラグ3又は4が付けられたままの状態となる。このようにして、これ以降の再修正処理を行なう領域とこのような処理を行なわない領域とが選別される。このため、本レイアウト装置は、デザインルールを満たしているかをチェックする機能デザインルールチェック手段を有することになる。なお、ここでは、デザインルールを満たしていない領域に対して、後述の再修正処理を行なうようにしているが、これに限られるものではない。例えば、後述の再修正処理を行なうことなく、フラグ5が付けられている領域のリストを作成し、表示画面上にアラーム表示を行なって、処理を終了するようにしても良い。つまり、デザインルールを満たさなかった領域をアラーム表示する処理を行なうようにしても良い。この場合も、フラグ5が付けられている領域以外の領域、即ち、フラグ3又は4が付けられている領域は、配線の占有率が平均占有率基準占有率に近づけられるため、配線の占有率の均一化が図られ、研磨後の表面の平坦性が向上することになる。なお、フラグ3又は4が付けられている各領域の配線の占有率が平均占有率に近づけられるため、修正後の各領域の配線の占有率に基づいて算出される平均占有率は、修正前の平均占有率よりも下がることになる。この修正後の平均占有率は例えば約60以下になるようにするのが好ましい。つまり、修正後の平均占有率が例えば約60以下になるように、基準占有率や所定値αを設定するのが好ましい。次に、上述のようにしてデザインルールを満たしているかをチェックする処理を行なった後に、デザインルールを満たしていない領域に対して、条件を緩和して配線の占有率を減らす処理を行なう。つまり、デザインルールを満たしていない領域に対して、所定値αを変更することで条件を緩和して、再度、ダミー配線又は実配線の占有率を減らす処理、即ち、再修正処理を行なった後、再度、デザインルールを満たしているか否かのチェック、即ち、再評価を行なう。具体的には、まず、図6に示すように、CPU1は、所定値αの値を変更するステップS280。ここでは、所定値αに一定値yを加えて所定値αを変更する。例えば、所定値αとして設定されていた30を40に変更する。このようにして判定条件を緩める。なお、所定値αの変更は、予め決められた処理として行なうようにしても良いし、オペレータからの指示に基づいて行なうようにしても良い。次に、CPU1は、外部記憶装置3に格納されている、フラグ5が付けられている一の領域12におけるダミー配線の割合Dnを読み出すステップS290。そして、上述の図2の処理と同様に、ダミー配線の割合Dnの絶対値|Dn|が、平均占有率Bに所定値αを加えた値を配線の占有率Anから引いた値の絶対値|An-Bα|よりも大きいか否か|Dn|>|An-Bα|を判定するステップS300。この判定の結果、ダミー配線の割合Dnの絶対値|Dn|が絶対値|An-Bα|よりも大きいと判定した場合は、YESルートへ進み、外部記憶装置3に格納されている該当する領域の情報にフラグ6を付けるステップS310。そして、フラグ5が付けられている全領域12について処理が終了したかを判定するステップS320。一方、ダミー配線の割合Dnの絶対値|Dn|が絶対値|An-Bα|よりも大きくないと判定した場合は、NOルートへ進み、フラグ5が付けられている全領域12について処理が終了したかを判定するステップS320。この段階では全領域12について処理が終了していないため、ステップS320でNOルートへ進み、ステップS290へ戻る。そして、フラグ5が付けられている次の領域12のダミー配線の割合Dnを読み出し、以降、フラグ5が付けられている全領域12について同様の処理を繰り返す。そして、ステップS320でフラグ5が付けられている全領域12についての処理が終了したと判定したら、YESルートへ進む。このような処理を経ると、フラグ5が付けられている各領域12のうち、ダミー配線の割合Dnが、配線の占有率Anと平均占有率Bに所定値αを加えた値との差分[An-Bα]よりも大きい領域の情報にはフラグ6が付けられ、ダミー配線の割合Dnがその差分以下の領域の情報にはフラグ5が付けられたままの状態となる。なお、ダミー配線が挿入されていない領域では、ダミー配線の割合Dnはゼロとなるため、フラグ5が付けられたままの状態となる。このようにして、これ以降のダミー配線を減らす処理を行なう領域と、このような処理を行なわずに、実配線を減らす処理を行なう領域とが選別される。次に、図7に示すように、上述の図3の処理と同様に、CPU1は、フラグ6が付けられている一の領域12のダミー配線の割合Dnを、これが格納されている外部記憶装置3から読み出すステップS330。そして、このダミー配線の割合Dnから所定値xを引いて、ダミー配線の割合Dnxを算出し、算出したダミー配線の割合Dnxに基づいて一の領域12における配線の占有率Anxを算出し、この配線の占有率Anxと平均占有率Bとの差分Cnxを算出するステップS340。次いで、CPU1は、差分Cnxの絶対値|Cnx|が所定値αよりも小さいか否かを判定するステップS350。この判定の結果、差分の絶対値|Cnx|が所定値αよりも小さくないと判定した場合は、NOルートへ進み、ステップS340へ戻って、再度、ダミー配線の割合Dnxから所定値xを引いて、ダミー配線の割合Dnxを算出し、これに基づいて配線の占有率Anx及び差分Cnxを算出する。以降、差分の絶対値|Cnx|が所定値αよりも小さくなるまで同様の処理を繰り返す。一方、差分の絶対値|Cnx|が所定値αよりも小さいと判定した場合は、YESルートへ進み、外部記憶装置3に格納されている該当する領域の情報にフラグ7を付け、算出値Dnx、Anx、Cnxを外部記憶装置3に格納するステップS360。つまり、ダミー配線を減らすことで、一の領域12の配線の占有率Anxと平均占有率Bとの差分Cnxが所定値αよりも小さくなった場合に、フラグ7を付け、そのときの算出値Dnx、Anx、Cnxを外部記憶装置3に格納する。そして、ステップS370へ進み、フラグ6が付けられている全領域12について処理が終了したかを判定する。この段階では全領域12について処理が終了していないため、NOルートへ進み、ステップS330へ戻って、次の領域12のダミー配線の割合Dnを、これが格納されている外部記憶装置3から読み出し、以降、フラグ6が付けられている全領域12について同様の処理を繰り返す。そして、ステップS370でフラグ6が付けられている全領域12についての処理が終了したと判定したら、YESルートへ進む。このような処理を経ると、フラグ6が付けられている各領域12は、ダミー配線を減らすことで、配線の占有率Anxと平均占有率Bとの差分Cnxが所定値αよりも小さくなり、フラグ7が付けられた領域となる。この場合、フラグ7が付けられた領域では、フラグ7が付けられたときの算出値Dnx、Anxによって、レイアウト情報が修正される。次に、図8に示すように、CPU1は、フラグ5が付けられている一の領域12の実配線の割合Enを、これが格納されている外部記憶装置3から読み出すステップS380。そして、上述の図4の処理と同様に、この実配線の割合Enから所定値xを引いて、実配線の割合Enxを算出し、算出した実配線の割合Enxに基づいて一の領域12における配線の占有率Anxを算出し、この配線の占有率Anxと平均占有率Bとの差分Cnxを算出するステップS390。次いで、CPU1は、差分Cnxの絶対値|Cnx|が所定値αよりも小さいか否かを判定するステップS400。この判定の結果、差分の絶対値|Cnx|が所定値αよりも小さくないと判定した場合は、NOルートへ進み、ステップS390へ戻って、再度、実配線の割合Enxから所定値xを引いて、実配線の割合Enxを算出し、これに基づいて配線の占有率Anx及び差分Cnxを算出する。以降、差分の絶対値|Cnx|が所定値αよりも小さくなるまで同様の処理を繰り返す。一方、差分の絶対値|Cnx|が所定値αよりも小さいと判定した場合は、YESルートへ進み、外部記憶装置3に格納されている該当する領域の情報にフラグ8を付け、算出値Enx、Anx、Cnxを外部記憶装置3に格納するステップS410。つまり、実配線を減らすことで、一の領域12の配線の占有率Anxと平均占有率Bとの差分Cnxが所定値αよりも小さくなった場合に、フラグ8を付け、そのときの算出値Enx、Anx、Cnxを外部記憶装置3に格納する。そして、ステップS420へ進み、フラグ5が付けられている全領域12について処理が終了したかを判定する。この段階では全領域12について処理が終了していないため、NOルートへ進み、ステップS380へ戻って、次の領域12の実配線の割合Enを、これが格納されている外部記憶装置3から読み出し、以降、フラグ5が付けられている全領域12について同様の処理を繰り返す。そして、ステップS420でフラグ5が付けられている全領域12についての処理が終了したと判定したら、YESルートへ進む。このような処理を経ると、フラグ5が付けられている各領域12は、実配線を減らすことで、配線の占有率Anxと平均占有率Bとの差分Cnxが所定値αよりも小さくなり、フラグ8が付けられた領域となる。この場合、フラグ8が付けられた領域では、フラグ8が付けられたときの算出値Enx、Anxによって、レイアウト情報が修正される。次に、図9に示すように、上述の図5の処理と同様に、CPU1は、フラグ7又は8が付けられている一の領域12の修正後の配線の占有率Anx、ダミー配線の占有率Dnx、実配線の占有率Enxを、これらが格納されている外部記憶装置3から読み出すステップS430。そして、デザインルールを満たしているか否かのチェックを行なうステップS440。この判定の結果、デザインルールを満たしていないと判定した場合は、NGルートへ進み、所定値αの値を変更できるか否かを判定するステップS450。この段階ではまだ所定値αの値を変更できるため、NOルートへ進み、外部記憶装置3に格納されている該当する領域の情報にフラグ5を付けるステップS460。そして、図6のステップS280へ戻って、さらに所定値αの値を変更し例えば40を45に変更し、以降、同様の処理を繰り返す。そして、ステップS450で所定値αの値を変更できないと判定したら、YESルートへ進み、該当する領域の情報にフラグ9を付けるステップS480。そして、フラグ9が付けられている領域のリストを作成し、表示画面上にアラーム表示を行なってステップS490、処理を終了する。このように、デザインルールを満たさなかった領域をアラーム表示する処理を行なう。ところで、ステップS440でデザインルールを満たしていると判定した場合は、OKルートへ進み、フラグ7又は8が付けられている全領域12について処理が終了したかを判定するステップS470。この段階では全領域12について処理が終了していないため、NOルートへ進み、ステップS430へ戻る。そして、フラグ7又は8が付けられている次の領域12の修正後の配線の占有率Anx、ダミー配線の占有率Dnx、実配線の占有率Enxを、これらが格納されている外部記憶装置3から読み出し、以降、フラグ7又は8が付けられている全領域12について同様の処理を繰り返す。そして、ステップS470でフラグ7又は8が付けられている全領域12についての処理が終了したと判定したら、YESルートへ進み、処理を終了する。このような処理を経ると、最初のデザインチェックでNGとなってフラグ5が付けられた各領域12のうち、再修正処理を行なってデザインチェックでOKとなった領域にはフラグ7又は8が付けられる。一方、再修正処理を行なってもデザインチェックでOKにならず、所定値αの値を変更できなくなった場合には、フラグ9が付けられ、アラーム表示がなされることになる。この場合、フラグ9が付けられた領域では、レイアウト情報の修正は行なわない。なお、ここでは、フラグ9が付けられた領域はレイアウト情報の修正を行なわないようにしているが、これに限られるものではない。例えば、フラグ9が付けられた領域の数、即ち、アラーム表示がなされた領域の数が所定数以上であるか否かを判定し、所定数以上であると判定した場合に、メッシュサイズ、即ち、メッシュ状に区切って複数の領域に分割する際の各領域のサイズを変更する処理を行なった上で、再度、同様の処理を繰り返すようにしても良い。また、例えば、フラグ9が付けられた領域は表示装置の画面上においてアラーム表示されるため、オペレータは、アラーム表示された領域の数やアラーム表示された領域の分布イメージを認識することができる。このため、オペレータが、これらに基づいて、メッシュサイズを変更する指示を入力することで、再度、同様の処理が繰り返されるようにしても良い。このため、本レイアウト装置は、再修正処理及び再評価を行なう機能再修正再評価手段を有することになる。つまり、本レイアウト装置は、デザインルールを満たしているかをチェックする処理を行なった後に、デザインルールを満たしていない領域に対して、条件を緩和して配線の占有率を減らす機能再修正処理手段を有することになる。このようにして再修正処理を行なうことで、デザインルールを満たしながら、各領域12における配線の占有率をできるだけ平均占有率に近づけることが可能となる。この場合、デザインルールを満たしながら、配線の占有率ができるだけ平均占有率基準占有率に近づけられるため、配線の占有率のさらなる均一化が図られ、研磨後の表面の平坦性をさらに向上させることができる。なお、この場合も、修正後の各領域の配線の占有率に基づいて算出される平均占有率は、修正前の平均占有率よりも下がることになる。この修正後の平均占有率は例えば約60以下になるようにするのが好ましい。つまり、修正後の平均占有率が例えば約60以下になるように、基準占有率や所定値αを設定するのが好ましい。また、本レイアウト装置は、再修正処理及び再評価を行なった後、デザインルールを満たさなかった領域をアラーム表示する機能アラーム表示手段を有することになる。なお、ここでは、各処理結果を外部記憶装置3に格納しておき、その後の処理において、外部記憶装置3から読み出すようにしているが、これに限られるものではなく、例えばメモリ容量が十分確保されている場合等には、各処理において、メモリ2に記憶されている各処理結果を読み出して用いるようにしても良い。したがって、本実施形態にかかるレイアウトプログラム、レイアウト装置、レイアウト方法によれば、回路レイアウトがダミー配線を挿入しにくい領域よりも配線の占有率が高い領域を含む場合であっても、レイアウト全体で配線の占有率ができるだけ均一になるようにし、研磨後の表面の平坦性を向上させることができるという利点がある。例えば、図13に示すように、配線の占有率が高くなっている領域を有するデバイスを作製する場合、金属配線13上に絶縁膜14層間絶縁膜;層間膜を成膜し、CMPを行なった後のチップ表面の平坦性を示す値はΔ1である。これに対し、例えば図14に示すように、本レイアウトプログラム等を用い、配線の占有率が高くなっている領域の配線の占有率を減らし、できるだけ配線の占有率が均一になるようにして、デバイスを作製する場合、金属配線13上に絶縁膜14を成膜し、CMPを行なった後のチップ表面の平坦性を示す値はΔ2となり、従来のΔ1よりも小さくすることができる。なお、金属配線13は、絶縁膜14上に、例えばAl又はCuを含む金属膜で形成された配線パターンである。この金属配線13、即ち、配線パターンは、例えば、絶縁膜14の溝を形成し、溝内に金属膜を埋め込むことによって形成される。例えばLCOSデバイスのように局所的に配線の占有率が高くなってしまうような場合であっても、金属配線13を形成した後、金属配線13上に層間絶縁膜14を成膜して、CMPでチップ表面の絶縁膜14を平坦化する段階において、その表面の平坦性を向上させることができる。これにより、大チップ化及び高密度化の要求があり、金属配線が過密化しているLCOSデバイスなどのデバイスを作製する場合に、露光装置のフォーカスマージンを得ることができ、微細パターンの高精度な形成が可能となる。例えば、超小型のピコプロジェクターとして注目されているLCOSデバイス反射型液晶素子は、シリコン基板と対向する透明基板との間に液晶を挟みこむ構造となっている。そして、シリコン基板側に液晶駆動回路及び画素電極が設けられており、透明基板及び液晶層を通過した光は、画素電極によって反射されるようになっている。このような反射型液晶素子の透過型液晶素子に対する利点としては、反射型液晶素子では、画素電極の下側に回路が作られているため、高い開口率を実現することができ、明るい表示が可能であるという点を挙げることができる。近年、LCOSデバイスは、画像品質の高精細化、高輝度化が指向され、数百万画素のピクセルを搭載した大規模LCOSデバイスの要求が高まってきている。LCOSデバイスにおいて高精細化、高輝度化を実現するためには、LCOSデバイスの画素サイズをできるかぎり小さくし、チップ上に沢山の画素を敷き詰める必要がある。このため、チップサイズは製造限界のぎりぎりまで拡大する方向となり、かつ、チップ内の金属配線はこれまでに無い過密な方向となってくる。したがって、半導体製造プロセスのばらつきも大きくなり、プロセスマージンを有した安定的な製造が難しくなってくる。特に、半導体露光装置による微細パターンの形成が非常に難しくなってくる。露光装置による微細パターンの形成は、大チップになる程一般的に難しくなる。その理由の一つは、露光装置のレンズ性能の制約を受けるからである。レンズ性能は、一般的に画角の隅程レンズ収差の影響を大きく受ける。このため、大面積のチップを露光する場合、チップ隅のパターン形成マージンが著しく減少し、チップ中心付近のパターンとチップ隅のパターンとの間に大きな寸法差を生じさせる。また、チップ隅のパターンが形成されないといった製造不良が発生し得る。他の理由は、チップサイズが大きくなることで、チップ内の平坦性も劣化してくるからである。チップ内の平坦性が劣化すると、露光装置のフォーカスマージンが減少してしまう。フォーカスマージンが減少すると、一つ目の理由と同様に、パターン形成マージンが著しく減少する。特に、LCOSデバイスでは、大チップ化及び高密度化の要求によって、金属配線が極端に過密化し、チップの平坦性が著しく劣化している。このような課題を有するLCOSデバイスを作製する場合に、本レイアウトプログラム等を用いることで、レイアウト全体で配線の占有率ができるだけ均一になるようにし、研磨後の表面の平坦性を向上させることができる。これにより、大チップ化及び高密度化の要求があり、金属配線が過密化しているLCOSデバイスを作製する場合に、露光装置のフォーカスマージンを得ることができ、微細パターンの高精度な形成が可能となる。ここで、図15は、LCOSデバイスの一の回路レイアウトここでは一のレイヤの各領域における配線の占有率を示している。図15に示すように、LCOSデバイスは、回路レイアウトがダミー配線を挿入しにくい領域例えばセルを含む領域よりも配線の占有率が高い領域を含むものとなる。ここで、図15中、符号Aで示す領域は、ダミー配線を挿入しにくい領域例えばセルを含む領域であって、ここでは、配線の占有率が20以上40以下の領域である。また、符号Bで示す領域は、ダミー配線を挿入しにくい領域よりも配線の占有率が高い領域であって、ここでは、配線の占有率が80以上100以下の領域である。このような回路レイアウトになっている場合に、本レイアウトプログラム等を用いることで、図16に示すように、符号Bで示す領域に含まれる各領域の配線の占有率を下げて、符号Aで示す領域に含まれる各領域の配線の占有率に近づけることができる。ここでは、図16中、符号Bで示す領域は、配線の占有率が60以上80以下の領域となり、符号Aで示す領域、即ち、配線の占有率が20以上40以下の領域に配線の占有率が近づけられている。つまり、各領域の配線の占有率と平均占有率との差分が30以下になっており、さらに、平均占有率が60以下になっている。ここで、図17は、上述の図15に示す一の回路レイアウトに基づいて、露光装置のフォーカスを変えてレジストに微細パターンここでは円形状の穴を形成した場合のパターン形状の変化を示す走査型電子顕微鏡SEM;ScanningElectronmicroscope写真である。ここでは、ステージを0.1μmずつ動かして、露光装置のフォーカスを変化させている。図17中、上段は、チップ中央部に形成した微細パターンの形状を示しており、下段は、チップ周辺部に形成した微細パターンの形状を示している。なお、チップ中央部は、上述の図15において符号Aで示す領域に含まれる。また、チップ周辺部は、上述の図15において符号Bで示す領域に含まれる。また、図19は、この場合のパターン寸法[ここでは直径nm]の変化を示す図である。なお、図19中、縦軸は、微細パターンとしての円形状の穴の直径nmを示しており、横軸は、ステージのずらし量を示している。また、図19中、実線Aはチップ中央部に形成した微細パターンの寸法を示しており、実線Bはチップ周辺部に形成した微細パターンの寸法を示している。この結果、チップ中央部に形成した微細パターンでは、ステージの基準位置図17及び図19中、0で示す位置から0.5μmずらした位置でベストフォーカスが得られた。これに対し、チップ周辺部に形成した微細パターンでは、ステージの基準位置から0.15μmずらした位置でベストフォーカスが得られた。このように、チップ中央部とチップ周辺部で、ベストフォーカスが得られる位置が0.35μmずれていた。つまり、上述の図15において符号Aで示す領域と、上述の図15において符号Bで示す領域とで、ベストフォーカスが得られる位置が0.35μmずれていた。これは、図13におけるΔ1が0.35μmであり、平坦性が著しく劣化していることを意味する。つまり、上述の図15において符号Aで示す領域と、上述の図15において符号Bで示す領域とを含む回路レイアウトに基づいてデバイスを作製した場合、平坦性が著しく劣化してしまうことを意味する。これに対し、図18は、上述の図15に示す一の回路レイアウトを本レイアウトプログラム等を用いて修正した回路レイアウト図16参照に基づいて、露光装置のフォーカスを変えてレジストに微細パターンここでは円形状の穴を形成した場合のパターン形状の変化を示すSEM写真である。ここでは、ステージを0.1μmずつ動かして、露光装置のフォーカスを変化させている。図18中、上段は、チップ中央部に形成した微細パターンの形状を示しており、下段は、チップ周辺部に形成した微細パターンの形状を示している。なお、チップ中央部は、上述の図16において符号Aで示す領域に含まれる。また、チップ周辺部は、上述の図16において符号Bで示す領域に含まれる。また、図20は、この場合のパターン寸法[ここでは直径μm]の変化を示す図である。なお、図20中、縦軸は、微細パターンとしての円形状の穴の直径μmを示しており、横軸は、ステージのずらし量を示している。また、図20中、実線Aはチップ中央部に形成した微細パターンの寸法を示しており、実線Bはチップ周辺部に形成した微細パターンの寸法を示している。この結果、チップ中央部に形成した微細パターンでは、ステージの基準位置図18及び図20中、0で示す位置から0.15μmずらした位置でベストフォーカスが得られた。これに対し、チップ周辺部に形成した微細パターンでは、ステージの基準位置から0.25μmずらした位置でベストフォーカスが得られた。このように、チップ中央部とチップ周辺部で、ベストフォーカスが得られる位置が0.10μmずれているだけであった。つまり、上述の図16において符号Aで示す領域と、上述の図16において符号Bで示す領域とで、ベストフォーカスが得られる位置が0.15μmずれているだけであった。これは、図14におけるΔ2が0.15μmであり、平坦性が向上していることを意味する。つまり、上述の図16において符号Aで示す領域と、上述の図16において符号Bで示す領域とを含む回路レイアウトに基づいてデバイスを作製した場合、平坦性が向上することを意味する。次に、図21は、LCOSデバイスの他の回路レイアウトここでは他のレイヤの各領域における配線の占有率を示している。図21に示すように、LCOSデバイスは、回路レイアウトがダミー配線を挿入しにくい領域例えばセルを含む領域よりも配線の占有率が高い領域を含むものとなる。ここで、図21中、符号Aで示す領域は、ダミー配線を挿入しにくい領域例えばセルを含む領域であって、ここでは、配線の占有率が40以上60以下の領域である。また、符号Bで示す領域は、ダミー配線を挿入しにくい領域よりも配線の占有率が高い領域であって、ここでは、配線の占有率が80以上100以下の領域である。このような回路レイアウトになっている場合に、本レイアウトプログラム等を用いることで、図22に示すように、符号Bで示す領域に含まれる各領域の配線の占有率を下げて、符号Aで示す領域に含まれる各領域の配線の占有率に近づけることができる。ここでは、図22中、符号Bで示す領域は、配線の占有率が60以上80以下の領域となり、符号Aで示す領域、即ち、配線の占有率が40以上60以下の領域に配線の占有率が近づけられている。つまり、各領域の配線の占有率と平均占有率との差分が30以下になっており、さらに、平均占有率が60以下になっている。ここで、図23は、上述の図21に示す他の回路レイアウトに基づいて、露光装置のフォーカスを変えてレジストに微細パターンここでは円形状の穴を形成した場合のパターン形状の変化を示すSEM写真である。ここでは、ステージを0.1μmずつ動かして、露光装置のフォーカスを変化させている。図23中、上段は、チップ中央部に形成した微細パターンの形状を示しており、下段は、チップ周辺部に形成した微細パターンの形状を示している。なお、チップ中央部は、上述の図21において符号Aで示す領域に含まれる。また、チップ周辺部は、上述の図21において符号Bで示す領域に含まれる。また、図25は、この場合のパターン寸法[ここでは直径nm]の変化を示す図である。なお、図25中、縦軸は、微細パターンとしての円形状の穴の直径nmを示しており、横軸は、ステージのずらし量を示している。また、図25中、実線Aはチップ中央部に形成した微細パターンの寸法を示しており、実線Bはチップ周辺部に形成した微細パターンの寸法を示している。この結果、チップ中央部に形成した微細パターンでは、ステージの基準位置図23及び図25中、0で示す位置から0.15μmずらした位置でベストフォーカスが得られた。これに対し、チップ周辺部に形成した微細パターンでは、ステージの基準位置から0.60μmずらした位置でベストフォーカスが得られた。このように、チップ中央部とチップ周辺部で、ベストフォーカスが得られる位置が0.45μmずれていた。つまり、上述の図21において符号Aで示す領域と、上述の図21において符号Bで示す領域とで、ベストフォーカスが得られる位置が0.45μmずれていた。これは、図13におけるΔ1が0.45μmであり、平坦性が著しく劣化していることを意味する。つまり、上述の図21において符号Aで示す領域と、上述の図21において符号Bで示す領域とを含む回路レイアウトに基づいてデバイスを作製した場合、平坦性が著しく劣化してしまうことを意味する。これに対し、図24は、上述の図21に示す一の回路レイアウトを本レイアウトプログラム等を用いて修正した回路レイアウト図22参照に基づいて、露光装置のフォーカスを変えてレジストに微細パターンここでは円形状の穴を形成した場合のパターン形状の変化を示すSEM写真である。ここでは、ステージを0.1μmずつ動かして、露光装置のフォーカスを変化させている。図24中、上段は、チップ中央部に形成した微細パターンの形状を示しており、下段は、チップ周辺部に形成した微細パターンの形状を示している。なお、チップ中央部は、上述の図22において符号Aで示す領域に含まれる。また、チップ周辺部は、上述の図22において符号Bで示す領域に含まれる。また、図26は、この場合のパターン寸法[ここでは直径nm]の変化を示す図である。なお、図26中、縦軸は、微細パターンとしての円形状の穴の直径nmを示しており、横軸は、ステージのずらし量を示している。また、図26中、実線Aはチップ中央部に形成した微細パターンの寸法を示しており、実線Bはチップ周辺部に形成した微細パターンの寸法を示している。この結果、チップ中央部に形成した微細パターンでは、ステージの基準位置図24及び図26中、0で示す位置から0.15μmずらした位置でベストフォーカスが得られた。これに対し、チップ周辺部に形成した微細パターンでは、ステージの基準位置から0.30μmずらした位置でベストフォーカスが得られた。このように、チップ中央部とチップ周辺部で、ベストフォーカスが得られる位置が0.15μmずれているだけであった。つまり、上述の図22において符号Aで示す領域と、上述の図22において符号Bで示す領域とで、ベストフォーカスが得られる位置が0.15μmずれているだけであった。これは、図14におけるΔ2が0.15μmであり、平坦性が向上していることを意味する。つまり、上述の図22において符号Aで示す領域と、上述の図22において符号Bで示す領域とを含む回路レイアウトに基づいてデバイスを作製した場合、平坦性が向上することを意味する。さらに、例えばLCOSデバイスなどのデバイスでは、数百万画素に及ぶ画素を駆動する回路において応答速度を必要としており、金属配線の電気抵抗は可能な限り抑えることが好ましい。本レイアウトプログラム等を用いると、配線の占有率が高くなっている領域において配線の占有率を減らす処理を行なうため、金属配線の幅、長さ、本数が減り、金属配線の密度が低くなるため、金属配線の電気抵抗を抑えることも可能である。このように、金属配線の幅、長さ、本数が減ること、特に、金属配線の密度が局所的に大きくならないようにすることは、今後ますます大チップ化が予想されるLCOSデバイスなどのデバイスにとって重要なことである。なお、本発明は、上述した実施形態に記載した構成に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形することが可能である。例えば、上述の実施形態では、ダミー配線が挿入された回路レイアウトに対して本発明を適用する場合を例に挙げて説明しているが、これに限られるものではない。例えば、ダミー配線が挿入されていない回路レイアウト、あるいは、ダミー配線を挿入する前の回路レイアウトに対して本発明を適用することもできる。つまり、本発明は、回路レイアウトの修正に用いることができるだけでなく、回路レイアウトの設計に用いることもできる。この場合、全領域においてダミー配線の割合Dnはゼロであるため、上述の実施形態における処理において、ダミー配線を減らす処理は行なわれない。また、例えば、上述の実施形態では、レイアウト装置を、コンピュータにレイアウトプログラムをインストールしたものとして構成しているが、上述の実施形態における処理をコンピュータに実行させるレイアウトプログラム上述のような機能をコンピュータに実現させるためのレイアウトプログラムは、コンピュータ読取可能な記録媒体に格納した状態で提供される場合もある。ここで、記録媒体には、例えば半導体メモリなどのメモリ,磁気ディスク,光ディスク例えばCD-ROM,DVD等,光磁気ディスクMO、サーバの記憶装置等のプログラムを記録することができるものが含まれる。なお、磁気ディスク,光ディスク,光磁気ディスク等を可搬型記録媒体ともいう。この場合、ドライブ装置を介して、可搬型記録媒体からレイアウトプログラムを読み出し、読み出されたレイアウトプログラムを外部記憶装置にインストールすることになる。これにより、上述の実施形態で説明したレイアウト装置及びレイアウト方法が実現され、上述の実施形態の場合と同様に、外部記憶装置にインストールされたレイアウトプログラムを、CPUがメモリ上に読み出して実行することで、レイアウトのための各処理が行なわれることになる。また、上述の実施形態における処理をコンピュータに実行させるレイアウトプログラムは、例えば伝送媒体としてのネットワーク例えばインターネット,公衆回線や専用回線等の通信回線等を介して提供される場合もある。この場合、通信装置を介して、例えばウェブサーバ等にアップロードされているレイアウトプログラムを、例えばインターネット等のネットワークを介してダウンロードし、外部記憶装置にインストールすることになる。これにより、上述の実施形態で説明したレイアウト装置及びレイアウト方法が実現され、上述の実施形態の場合と同様に、外部記憶装置にインストールされたレイアウトプログラムを、CPUがメモリ上に読み出して実行することで、レイアウトのための各処理が行なわれることになる。"