"同一チャンバ内で、前記チャンバから搬出されることなく複数の膜を基板上に形成する工程と、前記複数の膜上に研磨対象となる被研磨膜を形成する工程と、前記複数の膜のうち、表面側の膜を研磨ストッパとして、化学機械研磨CMP法により前記被研磨膜を研磨する工程と、前記被研磨膜を研磨した後、前記複数の膜を一緒に除去する工程と、を備え、前記複数の膜のうち、表面側の膜が、圧縮応力が働く膜であることを特徴とする半導体装置の製造方法。同一チャンバ内で、前記チャンバから搬出されることなく複数の膜を基板上に形成する工程と、前記複数の膜上に研磨対象となる被研磨膜を形成する工程と、前記複数の膜のうち、表面側の膜を研磨ストッパとして、化学機械研磨CMP法により前記被研磨膜を研磨する工程と、を備えたことを特徴とする半導体装置の製造方法。前記複数の膜のうち、表面側の膜が、圧縮応力が働く膜であることを特徴とする請求項2記載の半導体装置の製造方法。前記複数の膜を形成する前に、前記基板上に開口部を形成する工程をさらに備え、前記複数の膜を形成する際、前記開口部内壁を含む前記基板全面に前記複数の膜を形成し、前記被研磨膜を形成する際、前記開口部全体を埋め込むように、前記基板全面に前記被研磨膜を形成し、前記研磨を行う際、前記開口部以外に形成された前記複数の膜のうちの表面側の膜を研磨ストッパとして、前記被研磨膜を研磨して除去することを特徴とする請求項1~3いずれか記載の半導体装置の製造方法。前記複数の膜を形成した後であって前記被研磨膜を形成する前に、レジストパターンを形成する工程と、前記複数の膜を形成した後であって前記被研磨膜を形成する前に、前記レジストパターンをマスクとして、前記基板上に前記複数の膜を貫通する開口部を形成する工程と、をさらに備え、前記被研磨膜を形成する際、前記開口部の形成に使用したレジストパターンを残したまま、前記開口部全体を埋め込むように、前記基板全面に前記被研磨膜を形成し、前記研磨を行う際、前記開口部以外に形成された前記複数の膜のうちの表面側の膜を研磨ストッパとして、前記被研磨膜と前記レジストパターンを研磨して除去することを特徴とする請求項1~3いずれか記載の半導体装置の製造方法。本発明の実施形態は、上述した問題点を克服し、CMP法により研磨した際に、ストッパ膜よりも下の膜まで傷が伝播することを抑制することが可能な半導体装置の製造方法を提供することを目的とする。実施形態の半導体装置の製造方法は、同一チャンバ内で、前記チャンバから搬出されることなく複数の膜を基板上に形成する工程と、前記複数の膜上に研磨対象となる被研磨膜を形成する工程と、前記複数の膜のうち、表面側の膜を研磨ストッパとして、化学機械研磨CMP法により前記被研磨膜を研磨する工程と、を備えた。第1の実施形態第1の実施形態では、開口部を形成した後に複数の研磨ストッパ膜を形成する場合について、以下、図面を用いて説明する。図1において、本実施形態では、絶縁膜形成工程S102と、ポリシリコンSi膜形成工程S104と、開口部形成工程S106と、複数の研磨ストッパ膜形成工程S110と、絶縁膜形成工程S132と、研磨工程S136と、絶縁膜エッチング工程S138と、研磨ストッパ膜エッチング工程S140と、ニッケルNi膜形成工程S142と、シリサイド化処理工程S144と、Ni除去工程S146という一連の工程を実施する。複数の研磨ストッパ膜形成工程S110内では、その内部工程として、第1のストッパ膜形成工程S112と第2のストッパ膜形成工程S114とを実施する。図2では、図1の絶縁膜形成工程S102から第1のストッパ膜形成工程S112までを示している。それ以降の工程は後述する。図2aにおいて、絶縁膜形成工程S102として、半導体基板200上に、絶縁膜210を例えば2~20nmの膜厚で形成する。絶縁膜210は、ゲート絶縁膜、或いはトンネル絶縁膜として機能する。形成方法は、例えば、酸素雰囲気中での加熱処理熱酸化処理により形成すると好適である。絶縁膜210として、例えば、酸化シリコンSiO2膜が用いられる。また、半導体基板200として、例えば、直径300ミリのシリコンウェハを用いる。図2bにおいて、ポリシリコンSi膜形成工程S104として、絶縁膜210上に、例えば、化学気相成長CVD法を用いて、ポリシリコン膜220を例えば50nmの膜厚で形成する。なお、ここでは半導体基板200上に形成されるポリシリコン膜220を単層構造として図示したが、ポリシリコン膜220は例えば電極間絶縁膜を介して下層及び上層のシリコン膜が積層されてなる積層構造を有していてもよい。図2cにおいて、開口部形成工程S106として、リソグラフィ工程とドライエッチング工程でポリシリコン膜220を複数のゲートに分離するための溝構造である開口部150をポリシリコン膜220に形成する。図示していないレジスト塗布工程、露光工程等のリソグラフィ工程を経てポリシリコン膜220の上にレジスト膜が形成された半導体基板200に対し、露出したポリシリコン膜220を異方性エッチング法により除去することで、半導体基板200の表面に対し、略垂直に開口部150を形成することができる。例えば、一例として、反応性イオンエッチング法により開口部150を形成すればよい。開口部形成後に、レジスト膜はアッシングにより除去されればよい。なお、ポリシリコン膜220をゲートに加工した後、図1に示した絶縁膜形成工程S132の前までに、複数のゲート間における半導体基板200内に不純物イオンを注入して不純物拡散層を形成するようにしてもよい。次に、複数の研磨ストッパ膜形成工程S110として、半導体基板200上に、同一チャンバ内でチャンバから搬出されることなく、連続して複数の研磨ストッパ膜複数の膜の一例を形成する。第1の実施形態では、一例として、2つの研磨ストッパ膜230,232を形成する場合について説明する。但し、2層に限るものではない。3層以上の研磨ストッパ膜を形成しても構わない。図2dにおいて、第1のストッパ膜形成工程S112として、例えばCVD法を用いて、半導体基板200上の露出したポリシリコン膜220上と開口部150の内壁側面および底面上に例えば30nmの膜厚で第1の研磨ストッパ膜230を形成する。第1の研磨ストッパ膜230の材料として、例えば、窒化シリコンSiNを用いる。図3では、図1の第2のストッパ膜形成工程S114から研磨工程S136までを示している。それ以降の工程は後述する。図3aにおいて、第2のストッパ膜形成工程S114として、例えばCVD法を用いて、第1の研磨ストッパ膜230上に連続して、例えば30nmの膜厚で第2の研磨ストッパ膜232を形成する。第2の研磨ストッパ膜232の材料として、例えば、炭窒化シリコンSiCNを用いる。これにより、半導体基板200上の露出したポリシリコン膜220上と開口部150の内壁側面および底面上に、2層の研磨ストッパ膜230,232が積層される。図4に第1の実施形態における成膜装置の構成を示す。図4において、チャンバ302の内部にて、基板ホルダを兼ねた所望の温度に制御された下部電極304の上に図2cで示した状態の半導体基板300を設置する。そして、チャンバ302の内部に上部電極306の内部から第1の研磨ストッパ膜230形成用のガスを供給する。また、真空ポンプ308により所望のガス圧力になるように真空引きされたチャンバ302の内部の上部電極306と下部電極304との間に高周波電源を用いて第1の研磨ストッパ膜230形成用の高周波パワーでプラズマを生成させる。以上のようにして、所望の膜厚の研磨ストッパ膜230を成膜する。そして、研磨ストッパ膜230の成膜が終了後、例えば、窒素N2、アルゴンAr、或いはヘリウムHeといった不活性ガスを供給パージし、チャンバ302内部に残ったプロセスガスを置換する。続いて、第2の研磨ストッパ膜232形成用のガスを供給すると共に第2の研磨ストッパ膜232形成用の高周波パワーでプラズマを生成させる。以上のようにして、研磨ストッパ膜230に引き続き連続して所望の膜厚の研磨ストッパ膜232を成膜する。なお、第1の研磨ストッパ膜230と第2の研磨ストッパ膜232は、上述した膜種の例に限定されることなく、被研磨膜に対して選択比の高い材料であればよい。第1と第2の研磨ストッパ膜として、例えば、SiN膜、SiCN膜、酸窒化シリコンSiON膜、酸炭化シリコンSiOC膜、或いは、BSGBoro-SilicataGlass膜のいずれかを用いると好適である。また、第1と第2の研磨ストッパ膜は、成膜条件の変更により膜密度や膜応力等の膜質が異なれば、同じ膜種でも構わない。SiN膜を形成する場合には、プロセスガスとして、例えば、シランSiH4ガスとアンモニアNH3ガスを供給すればよい。SiON膜を形成する場合には、プロセスガスとして、例えば、SiH4ガスとN2Oガスを供給すればよい。SiCN膜を形成する場合には、プロセスガスとして、例えば、CH33SiHガスとNH3ガスを供給すればよい。SiOC膜を形成する場合には、プロセスガスとして、例えば、SiH4ガスとCO2ガスを供給すればよい。BSG膜を形成する場合には、プロセスガスとして、例えば、SiH4ガスとB2H6ガスを供給すればよい。1つのチャンバ302に様々なガスラインを接続することで、様々な種類の膜を連続して形成できる。同一チャンバ302で複数の研磨ストッパ膜230,232を連続して成膜することで製造コストを低減できる。図3bにおいて、絶縁膜形成工程S132として、研磨ストッパ膜230,232が形成された開口部150全体を埋め込むように、開口部150内および開口部150外の研磨ストッパ膜232上に、後述する研磨対象となる絶縁膜260被研磨膜を形成する。開口部150全体が確実に埋め込まれるように、例えば、開口部150の深さの2倍の膜厚で絶縁膜260を形成する。形成方法は、例えば、CVD法で形成すればよい。絶縁膜260として、例えば、SiO2膜が用いられる。図3cにおいて、研磨工程S136として、CMP法により、複数の研磨ストッパ膜のうち表面側の研磨ストッパ膜232を研磨ストッパとして、絶縁膜260を研磨して除去する。かかる工程により、開口部150内から外れた余分な絶縁膜260を除去できる。研磨工程S136が終了した段階で開口部であった箇所には絶縁膜260が埋め込まれ、絶縁膜260が表面に露出する。一方、開口部以外の箇所には、研磨ストッパ膜232が露出することになる。図5に第1の実施形態における研磨終了段階での半導体装置の断面の一例を示す。研磨ストッパ膜232が露出している箇所では、研磨ストッパ膜232とその下層の研磨ストッパ膜230との間に界面が生じている。界面があるところでは原子や分子のつながりが不連続であるため、クラックなどは伝播しにくい。また界面が存在するために、応力が加わったときの力も分散されやすい。そのため、図5に示すように、研磨工程S136において、仮に、研磨砥粒やその他異物の混入などにより露出した研磨ストッパ膜232表面に傷10が入ったとしても、研磨ストッパ膜232と下層の研磨ストッパ膜230との間の界面でクラックの伝播が抑えられ、下層の研磨ストッパ膜230を突き抜けるようなクラックの発生を防止できる。よって、研磨ストッパ膜230の下層のポリシリコン膜220が傷付くことを防止できる。さらに、研磨後の薬液洗浄を行なった場合でも、薬液が下層のポリシリコン膜220まで染み込むことを防止できる。よって、半導体装置が不良となるのを回避できる。第1の実施形態では、2層の研磨ストッパ膜230,232を形成したが、上述したように、3層以上の研磨ストッパ膜を形成してもよい。その際には、少なくとも最下層の1層の手前でクラックの伝播が阻止できればよい。3層以上とすることで界面数が増加するのでより安全性を高めることができる。図6では、図1の絶縁膜エッチング工程S138からシリサイド化処理工程S144までを示している。それ以降の工程は後述する。図6aにおいて、絶縁膜エッチング工程S138として、露出した絶縁膜260の上部をエッチングより除去し、開口部152を形成する。例えば、ドライエッチング法により除去する。開口部152の深さエッチング深さは、エッチング後の絶縁膜260表面の高さ位置がポリシリコン膜220表面の高さ位置よりも低くなるように設定すると好適である。よって、研磨ストッパ膜230,232の膜厚の合計よりも深く除去すると好適である。図6bにおいて、研磨ストッパ膜エッチング工程S138として、露出した研磨ストッパ膜232とその下層の研磨ストッパ膜230をウェットエッチング法により一緒に除去する。かかる処理により、ポリシリコン膜220表面を露出させると共に、ポリシリコン膜220が凸となる断面構成にできる。図6cにおいて、ニッケルNi膜形成工程S142として、基板上の全面にNi膜250を形成する。よって、露出したポリシリコン膜220表面と、絶縁膜260上にNi膜250が形成される。図6dにおいて、シリサイド化処理工程S144として、Ni膜250が形成された基板を加熱アニール処理して、ポリシリコン膜220表面をシリサイド化させる。かかる処理によりポリシリコン膜220の上部にニッケルシリサイドNiSi膜222を形成できる。図7では、図1のNi除去工程S146を示している。図7において、Ni除去工程S146として、シリサイド化に寄与しなかったNi膜250をウェットエッチング法により除去する。例えば、エッチャントとして、硫酸と過酸化水素水の混合液を用いることができる。かかる工程により、図7に示すように、ポリシリコン膜220の上部に形成されたNiSi膜222が露出した半導体装置を形成できる。以上のように、第1の実施形態では、仮に上層の研磨ストッパ膜232にクラックが生じたとしても下層の研磨ストッパ膜230との間の界面でクラックの進行を食い止めることができる。そのため、導電膜となるポリシリコン膜220、ひいてはNiSi膜222にクラックが生じることを防止できる。ここで、複数の研磨ストッパ膜230,232のうち、表面側の研磨ストッパ膜232が、圧縮応力が働く膜であると好適である。図8を用いて、第1の実施形態における表面側の研磨ストッパ膜にクラックが生じた場合の様子を引っ張り応力が働く膜と圧縮応力が働く膜とで比較する。図8aでは、2層の研磨ストッパ膜のうち、表面側の研磨ストッパ膜231が、引っ張り応力が働く膜である場合を示している。表面側の研磨ストッパ膜231に引っ張り応力が働いていると、研磨ストッパ膜231の表面に何らかの傷が入ると、引っ張られることで傷を受けた箇所に応力が集中し、傷10が入った箇所からクラックが下層に向かって伝播してしまう。これに対して、図8bでは、2層の研磨ストッパ膜のうち、表面側の研磨ストッパ膜232が、圧縮応力が働く膜である場合を示している。表面側の研磨ストッパ膜232に圧縮応力が働いていると、仮に研磨ストッパ膜232の表面に何らかの傷10が入ったとしても、傷を受けた箇所を塞ぐ方向に力が働くため、傷10が入った箇所からクラックが伝播しにくい。よって、下層に向かってクラックが伝播してしまうことが抑制され、その後の薬液染み込み等の不良を防ぐことができる。ここで言う圧縮応力が働く膜圧縮系の膜とは、膜応力の値が正のものである。第2の実施形態第2の実施形態では、開口部を形成する前に複数の研磨ストッパ膜を形成する場合について、以下、図面を用いて説明する。図9において、本実施形態では、絶縁膜形成工程S102と、ポリシリコンSi膜形成工程S104と、複数の研磨ストッパ膜形成工程S120と、レジスト膜形成工程S126と、パターニング工程S128と、開口部形成工程S130と、絶縁膜形成工程S134と、研磨工程S136と、絶縁膜エッチング工程S139と、研磨ストッパ膜エッチング工程S141という一連の工程を実施する。複数の研磨ストッパ膜形成工程S120内では、その内部工程として、第1のストッパ膜形成工程S122と第2のストッパ膜形成工程S124とを実施する。以下、特に説明しない内容は、第1の実施形態と同様である。絶縁膜形成工程S102と、ポリシリコン膜形成工程S104の内容は第1の実施形態と同様である。よって、図2bの状態から以降の工程を説明する。図10では、図9の複数の研磨ストッパ膜形成工程S120から開口部形成工程S130までを示している。それ以降の工程は後述する。図10aにおいて、複数の研磨ストッパ膜形成工程S120として、基板上の全面に同一チャンバ内でチャンバから搬出されることなく、連続して複数の研磨ストッパ膜複数の膜の一例を形成する。第2の実施形態では、第1の実施形態と同様、一例として、2つの研磨ストッパ膜230,232を形成する場合について説明する。但し、2層に限るものではない。3層以上の研磨ストッパ膜を形成しても構わない。また、図9に示される絶縁膜形成工程S102とポリシリコン膜形成工程S104を省略して、半導体基板200上に直接複数の研磨ストッパ230,232を形成してもよい。まず、第1のストッパ膜形成工程S122として、例えばCVD法を用いて、半導体基板200上の露出したポリシリコン膜220上に例えば30nmの膜厚で第1の研磨ストッパ膜230を形成する。そして、第2のストッパ膜形成工程S124として、例えばCVD法を用いて、第1の研磨ストッパ膜230上に連続して、例えば30nmの膜厚で第2の研磨ストッパ膜232を形成する。これにより、半導体基板200上の全面に理想的には平坦なポリシリコン膜220が形成された状態で、2層の研磨ストッパ膜230,232が積層される。研磨ストッパ膜230,232の形成方法は第1の実施形態と同様である。第1と第2の研磨ストッパ膜として、例えば、SiN膜、SiCN膜、酸窒化シリコンSiON膜、酸炭化シリコンSiOC膜、或いは、BSGBoro-SilicataGlass膜のいずれかを用いると好適である点は第1の実施形態と同様である。また、第1と第2の研磨ストッパ膜は、成膜条件の変更により膜密度や膜応力等の膜質が異なれば、同じ膜種でも構わない点も第1の実施形態と同様である。図10bにおいて、レジスト膜形成工程S126として、基板全面に形成された研磨ストッパ膜232上にレジスト膜270を形成する。図10cにおいて、パターニング工程S128として、リソグラフィ技術を用いて、所定のパターンを露光し、現像処理を行うことで、レジストパターン272が形成される。図10dにおいて、開口部形成工程S130として、ドライエッチング工程で素子分離領域を作製するための溝構造である開口部154を、レジストパターン272をマスクとして、研磨ストッパ膜230,232とポリシリコン膜220と絶縁膜210と半導体基板200内に形成する。半導体基板200内の深さは素子分離ができる深さであればよい。ポリシリコン膜220の上にレジストパターン272となったレジスト膜が形成された半導体基板200に対し、露出した研磨ストッパ膜230,232とその下層に位置するポリシリコン膜220と絶縁膜210と半導体基板200を、異方性エッチング法により研磨ストッパ膜230,232とポリシリコン膜220と絶縁膜210とを貫通し半導体基板200内の途中まで除去することで、半導体基板200の表面に対し、略垂直に開口部154を形成することができる。例えば、一例として、反応性イオンエッチング法により開口部154を形成すればよい。開口部形成後に、レジスト膜はアッシングせずに残したままでよい。図11では、図9の絶縁膜形成工程S134から研磨ストッパ膜エッチング工程S141までを示している。図11aにおいて、絶縁膜形成工程S134として、研磨ストッパ膜230,232が内壁側面および底面に形成されていない開口部154全体を埋め込むように、開口部154内および開口部154外のレジストパターン272上に、研磨対象となる絶縁膜260被研磨膜を形成する。開口部154全体が確実に埋め込まれるように、例えば、開口部154の深さの2倍の膜厚で絶縁膜260を形成する。絶縁膜260として、例えば、SiO2膜が用いられる点は第1の実施形態と同様である。図11bにおいて、研磨工程S136として、CMP法により、複数の研磨ストッパ膜のうち表面側の研磨ストッパ膜232を研磨ストッパとして、絶縁膜260とその下層のレジストパターン272とを研磨して一緒に除去する。かかる工程により、開口部154内から外れた余分な絶縁膜260とレジストパターン272を除去できる。余分な絶縁膜260とレジストパターン272を一緒に除去することで、レジストパターン272を除去する工程を省略できる。研磨工程S136が終了した段階で開口部であった箇所には絶縁膜260が埋め込まれ、絶縁膜260が表面に露出する。一方、開口部以外の箇所には、研磨ストッパ膜232が露出することになる。図12に第2の実施形態における研磨終了段階での半導体装置の断面の一例を示す。研磨ストッパ膜232が露出している箇所では、研磨ストッパ膜232とその下層の研磨ストッパ膜230との間に界面が生じている。よって、上述したように界面があるところではクラックなどは伝播しにくい。また、応力が加わったときの力も分散されやすい。そのため、図5と同様、図12に示すように研磨工程S136において、仮に、研磨砥粒やその他異物の混入などにより露出した研磨ストッパ膜232表面に傷10が入ったとしても、研磨ストッパ膜232と下層の研磨ストッパ膜230との間の界面でクラックの伝播が抑えられ、下層の研磨ストッパ膜230を突き抜けるようなクラックの発生を防止できる。よって、研磨ストッパ膜230の下層のポリシリコン膜220が傷付くことをける防止できる。さらに、研磨後の薬液洗浄を行なった場合でも、薬液が下層のポリシリコン膜220まで染み込むことを防止できる。よって、半導体装置が不良となるのを回避できる。そして、絶縁膜エッチング工程S139において露出した絶縁膜260の上部をエッチングより除去し、研磨ストッパ膜エッチング工程S141において、露出した研磨ストッパ膜232とその下層の研磨ストッパ膜230をウェットエッチング法により一緒に除去する。かかる処理により、図11cに示すように、ポリシリコン膜220表面を露出させると共に、ポリシリコン膜220と絶縁膜260とが平坦な断面構成にできる。或いは、絶縁膜エッチング工程S139において研磨ストッパ膜230,232の膜厚の合計よりも深く絶縁膜260を除去し、研磨ストッパ膜エッチング工程S141後にポリシリコン膜220が凸となるように形成してもよい。以上のように、第2の実施形態でも、第1の実施形態と同様、研磨ストッパ膜230,232間の界面でクラックの進行を食い止めるため、導電膜となるポリシリコン膜220にクラックが生じることを防止できる。また、第2の実施形態でも、複数の研磨ストッパ膜230,232のうち、表面側の研磨ストッパ膜232が、圧縮応力が働く膜であると好適である点は、第1の実施形態と同様である。さらに、特に第2の実施形態においては、表面側の研磨ストッパ膜232に圧縮系の膜を用いることで、素子分離のための開口部154を形成した後下層の研磨ストッパ膜230に対して表面側の研磨ストッパ膜232の幅が同等以下となる傾向が大きくなる。よって、開口部154を埋め込むように絶縁膜260を形成する際の埋め込み性を良好にすることもできる。以上、具体例を参照しつつ実施形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。上述した実施形態では、例えば、ゲート間や半導体素子領域間を溝により分離した上で、絶縁膜を埋め込む際に複数の研磨ストッパ膜を適用する場合について説明した。しかし、複数の研磨ストッパ膜を形成した後に、複数の研磨ストッパ上の被研磨膜を上層側の研磨ストッパ膜をストッパとして研磨する手法の適用範囲は、これに限るものではない。その他にも、例えば、溝加工が施された絶縁膜上に銅Cu膜を堆積し、溝からはみ出たCu膜をCMP法により除去して埋め込み配線を形成する、いわゆるダマシンdamascene法に適用しても好適である。また、配線形成後に配線間に絶縁膜を堆積させた後、配線間よりはみ出た余分な絶縁膜をCMP法により除去して平坦化する場合に適用しても好適である。また、層間絶縁膜の膜厚や、開口部のサイズ、形状、数などについても、半導体集積回路や各種の半導体素子において必要とされるものを適宜選択して用いることができる。その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての半導体装置の製造方法に代表される電子部品の製造方法は、本発明の範囲に包含される。また、説明の簡便化のために、半導体産業で通常用いられる手法、例えば、フォトリソグラフィプロセス、処理前後のクリーニング等は省略しているが、それらの手法が含まれ得ることは言うまでもない。"