"第1の絶縁膜上に導電膜を形成し、前記導電膜上に第1のマスクを形成し、前記第1のマスクにプラズマ処理によるスリミングを行って第2のマスクを形成し、前記第2のマスクを用いて前記第1の絶縁膜及び前記導電膜をエッチング処理することで、凸部を有する第2の絶縁膜、及び前記第2の絶縁膜の凸部上面にゲート電極を形成し、前記第2の絶縁膜及び前記ゲート電極上に、前記ゲート電極を覆うようにゲート絶縁膜を形成し、前記第2の絶縁膜の凸部上面と重なる前記ゲート絶縁膜の表面に平坦化処理を行った後、前記ゲート絶縁膜上に酸化物半導体膜を形成し、前記第2の絶縁膜の凸部上面と重ならないように、前記酸化物半導体膜上にソース電極及びドレイン電極を形成する、半導体装置の作製方法。第1の絶縁膜上に導電膜を形成し、前記導電膜上に第1のマスクを形成し、前記第1のマスクにプラズマ処理によるスリミングを行って第2のマスクを形成し、前記第2のマスクを用いて前記第1の絶縁膜及び前記導電膜をエッチング処理することで、凸部を有する第2の絶縁膜、及び前記第2の絶縁膜の凸部上面にゲート電極を形成し、前記第2の絶縁膜及び前記ゲート電極上に、前記ゲート電極を覆うようにゲート絶縁膜を形成し、前記第2の絶縁膜の凸部上面と重ならないように、前記ゲート絶縁膜上にソース電極及びドレイン電極を形成し、前記第2の絶縁膜の凸部上面と重なる前記ゲート絶縁膜の表面に平坦化処理を行い、前記ソース電極またはドレイン電極及び前記ソース電極またはドレイン電極を覆うように、前記ゲート絶縁膜上に酸化物半導体膜を形成する、半導体装置の作製方法。前記プラズマ処理は、アッシング処理を用いる、請求項1または請求項2に記載の半導体装置の作製方法。前記平坦化処理は、化学的機械研磨処理とプラズマ処理の少なくとも一方を用いる、請求項1乃至請求項3のいずれか一に記載の半導体装置の作製方法。前記ソース電極またはドレイン電極及び前記ソース電極またはドレイン電極の形成方法は、エッチング処理と前記化学的機械研磨処理の少なくとも一方を用いる、請求項1乃至4のいずれか一に記載の半導体装置の作製方法。本発明の一態様では、酸化物半導体を用いたトランジスタを用いて、高速動作が可能で、信頼性も高い半導体装置を提供することを目的の一とする。また、該半導体装置を歩留まりよく作製する方法を提供することを目的の一とする。開示する発明の一態様は、絶縁膜上にマスクを形成し、該マスクを微細化する。微細化されたマスクを用いて凸部を有する絶縁膜を形成し、これを用いて、微細なチャネル長を有するトランジスタを形成する。また、開示する発明の一態様は、酸化物半導体膜と接する少なくとも凸部上面に設けられたゲート絶縁膜に平坦化処理を行う。また、開示する発明の一態様は、絶縁膜を凸部を有する形状とし、凸部を覆うように形成した導電層に対して平坦化処理を行うことで、凸部の左右に自己整合的にソース電極及びドレイン電極を形成する。開示する発明の一態様は、第1の絶縁膜上に導電膜を形成し、導電膜上に第1のマスクを形成し、第1のマスクにプラズマ処理によるスリミングを行って第2のマスクを形成し、第2のマスクを用いて第1の絶縁膜及び導電膜をエッチング処理することで、凸部を有する第2の絶縁膜、及び第2の絶縁膜の凸部上面に設けられたゲート電極を形成し、第2の絶縁膜及びゲート電極上に、ゲート電極を覆うようにゲート絶縁膜を形成し、第2の絶縁膜の凸部上面と重なるゲート絶縁膜の表面に平坦化処理を行った後、ゲート絶縁膜上に酸化物半導体膜を形成し、第2の絶縁膜の凸部上面と重ならないように、酸化物半導体膜上にソース電極及びドレイン電極を形成する、半導体装置の作製方法である。また、開示する発明の一態様は、第1の絶縁膜上に導電膜を形成し、導電膜上に第1のマスクを形成し、第1のマスクにプラズマ処理によるスリミングを行って第2のマスクを形成し、第2のマスクを用いて第1の絶縁膜及び導電膜をエッチング処理することで、凸部を有する第2の絶縁膜、及び第2の絶縁膜の凸部上面に設けられたゲート電極を形成し、第2の絶縁膜及びゲート電極上に、ゲート電極を覆うようにゲート絶縁膜を形成し、第2の絶縁膜の凸部上面と重ならないように、ゲート絶縁膜上にソース電極及びドレイン電極を形成し、第2の絶縁膜の凸部上面と重なるゲート絶縁膜の表面に平坦化処理を行い、ソース電極及びドレイン電極を覆うように、ゲート絶縁膜上に酸化物半導体膜を形成する、半導体装置の作製方法である。また、上述したプラズマ処理は、アッシング処理を用いることができる。また、上述した平坦化処理は、化学的機械研磨処理とプラズマ処理の少なくとも一方を用いることができる。また、上述したソース電極及びドレイン電極の形成方法は、エッチング処理と化学的機械研磨処理の少なくとも一方を用いることができる。開示する発明の一態様では、酸化物半導体膜を用いたトランジスタのチャネル長を微細化することが可能である。これにより、トランジスタの動作の高速化が可能となる。また、開示する発明の一態様では、平坦化されたゲート絶縁膜上に酸化物半導体膜のチャネル領域を形成する。これにより、トランジスタの高速化を達成することが可能となる。また、開示する発明の一態様では、凸状の絶縁膜を用いることで自己整合的にソース電極及びドレイン電極を形成する。そのため、ソース電極及びドレイン電極を形成する際にアライメントのずれがなく、チャネル長を微細化することができる。これにより、信頼性の高い半導体装置を作製することができ、歩留まり及び生産性を向上させることが可能となる。本発明の実施の形態の一例について、図面を用いて以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、図面等において示す各構成の、位置、大きさ、範囲などは、理解の簡単のため、実際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、必ずしも、図面等に開示された位置、大きさ、範囲などに限定されない。なお、本明細書における第1、第2、第3などの序数詞は、構成要素の混同を避けるために付すものであり、数的に限定するものではないことを付記する。本明細書において、二乗平均平方根RMS:RootMeanSquare粗さとは、断面曲線に対するRMS粗さを、測定面に対して適用できるよう、三次元に拡張したものである。基準面から指定面までの偏差の2乗を平均した値の平方根で表現され、次式で与えられる。ここで、測定面とは、全測定データの示す面であり、下記の式で表す。また、指定面とは、粗さ計測の対象となる面であり、座標X1,Y1X1,Y2X2,Y1X2,Y2で表される4点により囲まれる長方形の領域とし、指定面が理想的にフラットであるとしたときの面積をS0とする。なお、S0は下記の式で求められる。また、基準面とは、指定面の平均の高さにおける、XY平面と平行な面のことである。つまり、指定面の高さの平均値をZ0とするとき、基準面の高さもZ0で表される。なお、Z0は下記の式で求められる。なお、本明細書において、二乗平均平方根RMS粗さは、原子間力顕微鏡AFM;AtomicForceMicroscopeを用いて得られるAFM像から、10nm×10nmの領域、好ましくは100nm×100nmの領域、より好ましくは1μm×1μmの領域において算出されるものである。実施の形態1本実施の形態では、半導体装置の作製方法の一例について、図1乃至図4を参照して説明する。図1A、B及びCに半導体装置の構成の一例であるトランジスタ400を示す。図1Aはトランジスタ400の上面図である。図1AのA-B線に対応する断面図を図1Bに示す。図1AのC-D線に対応する断面図を図1Cに示す。図1Bに示すトランジスタ400は、基板500上に凸部を有する絶縁膜101と、絶縁膜101の凸部上面に形成されたゲート電極111と、ゲート電極111を覆うように形成されたゲート絶縁膜120と、ゲート絶縁膜120上に形成された酸化物半導体膜140と、ソース電極またはドレイン電極130aと、ソース電極またはドレイン電極130bと、を有する。図1に示すトランジスタ400において、酸化物半導体膜140は水素などの不純物が十分に除去されることにより、かつ、十分な酸素が供給されることにより、高純度化されたものであることが望ましい。具体的には、例えば、酸化物半導体膜140の水素濃度は5×1019atoms/cm3以下、望ましくは5×1018atoms/cm3以下、より望ましくは5×1017atoms/cm3以下とする。なお、上述の酸化物半導体膜140中の水素濃度は、二次イオン質量分析法SIMS:SecondaryIonMassSpectroscopyで測定されるものである。このように、水素濃度が十分に低減されて高純度化され、十分な酸素の供給により酸素欠乏に起因するエネルギーギャップ中の欠陥準位が低減された酸化物半導体膜140では、キャリア濃度が1×1012/cm3未満、望ましくは、1×1011/cm3未満、より望ましくは1.45×1010/cm3未満となる。例えば、室温25°Cでのオフ電流ここでは、単位チャネル幅1μmあたりの値は100zA1zAゼプトアンペアは1×10-21A以下、望ましくは10zA以下となる。このように、i型化真性化または実質的にi型化された酸化物半導体を用いることで、極めて優れたオフ電流特性のトランジスタ400を得ることができる。また、酸化物半導体膜140は、アルカリ金属及びアルカリ土類金属等の不純物が十分に除去されたものであるのが好ましい。例えば、酸化物半導体膜140のナトリウム濃度は、5×1016atoms/cm3以下、好ましくは1×1016atoms/cm3以下、さらに好ましくは1×1015atoms/cm3以下であり、リチウム濃度は、5×1015atoms/cm3以下、好ましくは1×1015atoms/cm3以下であり、カリウム濃度は、5×1015atoms/cm3以下、好ましくは1×1015atoms/cm3以下とする。なお、上述の酸化物半導体膜140中のナトリウム濃度、リチウム濃度、及びカリウム濃度は、それぞれ二次イオン質量分析法SIMSで測定されるものである。酸化物半導体は不純物に対して鈍感であり、膜中にはかなりの金属不純物が含まれていても問題がなく、ナトリウムのようなアルカリ金属が多量に含まれる廉価なソーダ石灰ガラスも使えるとされている神谷、野村、細野、アモルファス酸化物半導体の物性とデバイス開発の現状、固体物理、2009年9月号、Vol.44、pp.621-633しかしこれは適切でない。アルカリ金属は酸化物半導体を構成する元素ではないため、不純物である。アルカリ土類金属も、酸化物半導体を構成する元素ではない場合において、不純物となる。特に、アルカリ金属のうちナトリウムNaは、酸化物半導体膜に接する絶縁膜が酸化物である場合、当該絶縁膜中に拡散してNaとなる。また、Naは、酸化物半導体膜内において、酸化物半導体を構成する金属と酸素の結合を分断する、或いは、その結合中に割り込む。その結果、例えば、しきい値電圧がマイナス方向にシフトすることによるノーマリオン化、移動度の低下等の、トランジスタの特性の劣化が起こり、加えて、特性のばらつきも生じる。この不純物によりもたらされるトランジスタの特性の劣化と、特性のばらつきは、酸化物半導体膜中の水素の濃度が十分に低い場合において顕著に現れる。したがって、酸化物半導体膜中の水素の濃度が5×1019atoms/cm3以下、特に5×1018atoms/cm3以下である場合には、アルカリ金属の濃度を低減することが望ましい。なお、図1のトランジスタ400では、酸化物半導体膜140を島状に加工せずに用いている。酸化物半導体膜140を島状に加工せずに用いることで、加工の際のエッチング処理による酸化物半導体膜140の汚染を防止できる。ただし、微細化に起因して素子間に生じるリークを抑制するために、島状に加工された酸化物半導体膜140を用いても良い。以下に、トランジスタ400の作製方法を示す。まず、基板500上に絶縁膜100を形成し、絶縁膜100上に導電膜110を形成する図2A参照。基板500として使用することができるものに大きな制限はないが、少なくとも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板などの基板を用いることができる。また、絶縁表面を有していれば、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、SOI基板などを適用することが可能であり、さらに、これらの基板上に半導体素子が設けられているものを用いてもよい。また、基板500上には下地膜が形成されていても良い。絶縁膜100は、PVD法やCVD法などを用いて形成することができる。また、酸化シリコン、酸窒化シリコン、窒化シリコン、酸化ハフニウム、酸化アルミニウム、酸化ガリウム等の無機絶縁材料を用いて形成することができる。本実施の形態では、PVD法で、酸化シリコンを用いて、100nm以上500nm以下の絶縁膜100を形成する。導電膜110は、スパッタ法をはじめとするPVD法や、プラズマCVD法などのCVD法を用いて形成することができる。また、導電膜110の材料としては、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた元素や、上述した元素を成分とする合金等を用いることができる。マンガン、マグネシウム、ジルコニウム、ベリリウム、ネオジム、スカンジウムのいずれか、またはこれらを複数組み合わせた材料を用いてもよい。導電膜110は、単層構造であっても良いし、2層以上の積層構造としてもよい。例えば、チタン膜や窒化チタン膜の単層構造、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜が積層された2層構造、窒化チタン膜上にチタン膜が積層された2層構造、チタン膜とアルミニウム膜とチタン膜とが積層された3層構造などが挙げられる。本実施の形態では、導電膜110は、PVD法で、タングステンを用いて、50nm以上200nm以下の単層構造とする。絶縁膜100は無機絶縁材料を用いて形成されており、このような材料の上にマスクを形成すると、マスクが倒れて微細な凸部の形成が難しくなるおそれがある。しかし、絶縁膜100上に導電膜110を設けると、マスクを安定して形成することができるため、微細な凸部を有する絶縁膜101を形成することが可能となる。そのため微細な凸部を有する絶縁膜101により、微細なチャネル長Lを有するトランジスタを形成することができる。すなわち、絶縁膜100上に導電膜110を設けることで、後に行う絶縁膜100及び導電膜110の微細な加工が可能となる。次に、導電膜110上にマスク200を形成する図2B参照。マスク200は、フォトレジストなどの感光性を有する材料を用い、フォトリソグラフィ法などによって形成することができる。マスク200形成時の露光には、波長が数nm以上数十nm以下と短い超紫外線ExtremeUltravioletを用いるのが望ましい。超紫外線による露光は、解像度が高く焦点深度も大きい。したがって、微細なパターンを有するマスク200を形成することができる。なお、十分に微細なパターンのマスク200を形成できるのであれば、インクジェット法などの他の方法を用いてマスク200を形成しても良い。この場合には、マスク200の材料として、フォトレジストなどの感光性を有する材料を用いる必要はない。本実施の形態では、マスク200をステッパ方式を用いて形成する。次に、マスク200にプラズマ処理によるスリミングを行って、より線幅が細いマスク210を形成する図2C参照。なお、スリミングとは、マスクの寸法を縮小させることである。プラズマ処理によるスリミングには、例えば、ラジカル状態の酸素酸素ラジカルなどを用いるアッシング処理を適用することができる。ただし、スリミングは、マスク200をより微細なパターンに加工できる処理であれば、上述のアッシング処理に限定する必要はない。トランジスタ400のチャネル長Lは、マスク210を用いて形成されるゲート電極の幅によって決定される。すなわち、スリミングによって形成されるマスク210のチャネル長方向キャリアの流れる方向の幅によって決定される。そのため、当該スリミングとしては、制御性の良い処理を適用することが望ましい。上述のスリミングは、例えば、圧力3.0Pa、酸素酸素流量比率100雰囲気下で行うことができる。この条件により、マスク200を、露光装置の最小加工寸法解像限界より微細に形成することができ、例えば、解像限界の1/2以下、好ましくは1/3以下の線幅に微細化することが可能である。例えば、線幅は、20nm以上2000nm2μm以下、好ましくは20nm以上350nm以下とすることができる。これにより、トランジスタのチャネル長Lのさらなる微細化を達成することが可能である。次に、マスク210を用いて、絶縁膜100及び導電膜110を加工し、凸部を有した絶縁膜101及び絶縁膜101の凸部上面に設けられたゲート電極111を形成する図2D参照。絶縁膜101は、凸部のみの形状に加工してもよいし、図2Dに示すように凸部以外にも基板500上に広がる形状に加工してもよい。しかし、絶縁膜101を凸部のみの形状とすると、凸部が倒れてしまい、微細な凸部を保つことが難しくなるおそれがある。そのため、凸部を保つために、絶縁膜101は凸部以外にも基板500上に広がる形状に加工することが好ましい。絶縁膜100及び導電膜110から絶縁膜101及びゲート電極111を加工する方法としては、例えば、エッチング処理を用いることができる。エッチング処理としては、ドライエッチング処理、ウェットエッチング処理のいずれを適用しても良いが、微細化のためには、制御性の良いドライエッチング処理を用いるのが好適である。本実施の形態では、絶縁膜100及び導電膜110から絶縁膜101及びゲート電極111を加工するために、導電膜110にエッチング処理を行った後に、絶縁膜100にエッチング処理を行う。導電膜110のエッチング処理は、例えば、圧力1.5Pa、四フッ化炭素CF4と塩素Cl2と酸素O2との混合ガス流量比5:5:2雰囲気下でドライエッチング処理を行えばよい。また、絶縁膜100のエッチング処理としては、例えば、圧力5.5Pa、三フッ化メタンCHF3とヘリウムHeとの混合ガス流量比1:20雰囲気下でドライエッチング処理を行えばよい。また、形成される絶縁膜101の凸部及びゲート電極111の端部がテーパー形状となるように行っても良い。テーパー角は、例えば、60°以上80°以下とすることができる。上述のように形成されたゲート電極111によって、トランジスタのチャネル長Lが決定される。ゲート電極111の上面から見た大きさはマスク210と同程度であるから、トランジスタのチャネル長Lは20nm以上2000nm2μm未満、好ましくは20nm以上350nm以下となる。次に、絶縁膜101及びゲート電極111上に、ゲート電極111を覆うようにゲート絶縁膜120を形成する図2E参照。ゲート絶縁膜120は、CVD法やスパッタ法等を用いて形成することができる。また、ゲート絶縁膜120は、酸化シリコン、窒化シリコン、酸窒化シリコン、酸化アルミニウム、酸化ガリウム、酸化タンタル、酸化ハフニウム、酸化イットリウム、ハフニウムシリケートHfSixOyx>0、y>0、窒素が添加されたハフニウムシリケートHfSixOyNzx>0、y>0、z>0、窒素が添加されたハフニウムアルミネートHfAlxOyNzx>0、y>0、z>0、などを含むように形成するのが好適である。ゲート絶縁膜120は、単層構造としても良いし、積層構造としても良い。また、その厚さは特に限定されないが、半導体装置を微細化する場合には、トランジスタの動作を確保するために薄くすることが望ましい。例えば、酸化シリコンを用いる場合には、1nm以上100nm以下、好ましくは10nm以上50nm以下とすることができる。上述のように、ゲート絶縁膜120を薄くすると、トンネル効果などに起因するゲートリークが問題となる。ゲートリークの問題を解消するには、ゲート絶縁膜120に、酸化ハフニウム、酸化タンタル、酸化イットリウム、ハフニウムシリケートHfSixOyx>0、y>0、窒素が添加されたハフニウムシリケートHfSixOyNzx>0、y>0、z>0、窒素が添加されたハフニウムアルミネートHfAlxOyNzx>0、y>0、z>0、などの高誘電率high-k材料を用いると良い。high-k材料をゲート絶縁膜120に用いることで、電気的特性を確保しつつ、ゲートリークを抑制するために膜厚を大きくすることが可能になるからである。例えば、酸化ハフニウムは比誘電率が15程度であり、酸化シリコンの3~4と比較して非常に大きな値を有しているため、ゲート絶縁膜の材料として好ましい。なお、high-k材料を含む膜と、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウムなどのいずれかを含む膜との積層構造としてもよい。次に、絶縁膜101の凸部上面と重なるゲート絶縁膜120の領域領域300の表面に平坦化処理を行う図3A参照。平坦化処理としては、プラズマ処理等を用いることができる。ただし、プラズマ処理を行うときは、ゲート絶縁膜120が無くならない条件で行うことが好ましい。例えば、ゲート絶縁膜120の膜厚を100nm程度とし、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス雰囲気下で行えばよい。なお、平坦化処理の方法及び条件等は適宜選択すればよい。なお、平坦化処理としてプラズマ処理を行う場合、プラズマ処理は、絶縁膜101の凸部上面と重なるゲート絶縁膜120の領域300だけでなく、それ以外のゲート絶縁膜120を含んで行ってもよい。次に、ゲート絶縁膜120上に酸化物半導体膜140を形成し、酸化物半導体膜140上に導電膜129を形成する。図3B参照。酸化物半導体膜140は、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化物であるIn-Zn系酸化物、Sn-Zn系酸化物、Al-Zn系酸化物、Zn-Mg系酸化物、Sn-Mg系酸化物、In-Mg系酸化物、In-Ga系酸化物、三元系金属の酸化物であるIn-Ga-Zn系酸化物IGZOとも表記する、In-Al-Zn系酸化物、In-Sn-Zn系酸化物、Sn-Ga-Zn系酸化物、Al-Ga-Zn系酸化物、Sn-Al-Zn系酸化物、In-Hf-Zn系酸化物、In-La-Zn系酸化物、In-Ce-Zn系酸化物、In-Pr-Zn系酸化物、In-Nd-Zn系酸化物、In-Sm-Zn系酸化物、In-Eu-Zn系酸化物、In-Gd-Zn系酸化物、In-Tb-Zn系酸化物、In-Dy-Zn系酸化物、In-Ho-Zn系酸化物、In-Er-Zn系酸化物、In-Tm-Zn系酸化物、In-Yb-Zn系酸化物、In-Lu-Zn系酸化物、四元系金属の酸化物であるIn-Sn-Ga-Zn系酸化物、In-Hf-Ga-Zn系酸化物、In-Al-Ga-Zn系酸化物、In-Sn-Al-Zn系酸化物、In-Sn-Hf-Zn系酸化物、In-Hf-Al-Zn系酸化物を用いることができる。なお、ここで、例えば、In-Ga-Zn系酸化物とは、InとGaとZnを有する酸化物という意味であり、InとGaとZnの比率は問わない。また、InとGaとZn以外の金属元素が入っていてもよい。中でも、In-Ga-Zn系の酸化物半導体材料は、無電界時の抵抗が十分に高くオフ電流を十分に小さくすることが可能であり、また、電界効果移動度も高いため、半導体装置に用いる半導体材料としては好適である。In-Ga-Zn系の酸化物半導体材料の代表例としては、InGaO3ZnOmm>0で表記されるものがある。また、Gaに代えてMの表記を用い、InMO3ZnOmm>0のように表記される酸化物半導体材料がある。ここで、Mは、ガリウムGa、アルミニウムAl、鉄Fe、ニッケルNi、マンガンMn、コバルトCoなどから選ばれた一の金属元素または複数の金属元素を示す。例えば、Mとしては、Ga、Ga及びAl、Ga及びFe、Ga及びNi、Ga及びMn、Ga及びCoなどを適用することができる。なお、上述の組成は結晶構造から導き出されるものであり、あくまでも一例に過ぎないことを付記する。酸化物半導体膜140をスパッタ法で作製するためのターゲットとしては、酸素を除く元素が、In:Ga:Zn=1:x:yxは0以上、yは0.5以上5以下の原子比で表されるものを用いるのが好適である。例えば、In2O3:Ga2O3:ZnO=1:1:2[mol数比]の組成比を有するターゲットなどを用いることができる。また、In2O3:Ga2O3:ZnO=1:1:1[mol数比]の組成比を有するターゲットや、In2O3:Ga2O3:ZnO=1:1:4[mol数比]の組成比を有するターゲットや、In2O3:ZnO=1:2[mol数比]の組成比を有するターゲットを用いることもできる。本実施の形態では、非晶質構造の酸化物半導体膜140を、In-Ga-Zn-O系の酸化物半導体膜成膜用ターゲットを用いたスパッタ法により形成することとする。また、その膜厚は、1nm以上100nm以下、好ましくは2nm以上50nm以下、より好ましくは3nm以上30nm以下とする。開示する発明に係る構成を採用することで、このような厚さの酸化物半導体膜140を用いる場合であっても、微細化に伴う短チャネル効果を抑制することが可能である。ただし、適用する酸化物半導体材料や、半導体装置の用途などにより適切な厚さは異なるから、その厚さは、用いる材料や用途などに応じて選択することもできる。酸化物半導体膜成膜用ターゲット中の金属酸化物の相対密度は80以上、好ましくは95以上、さらに好ましくは99.9以上である。相対密度の高い酸化物半導体膜成膜用ターゲットを用いることにより、緻密な構造の酸化物半導体膜140を形成することが可能である。酸化物半導体膜140の形成雰囲気は、希ガス代表的にはアルゴン雰囲気、酸素雰囲気、または、希ガス代表的にはアルゴンと酸素との混合雰囲気とするのが好適である。具体的には、例えば、水素、水、水酸基、水素化物などの不純物が、1ppm以下望ましくは10ppb以下にまで除去された高純度ガス雰囲気を用いるのが好適である。酸化物半導体膜140の形成の際には、例えば、減圧状態に保持された処理室内に基板を保持し、基板温度が100°C以上550°C未満、好ましくは200°C以上400°C以下となるように基板を熱する。または、酸化物半導体膜140の形成の際の基板の温度は、室温15°C以上35°C以下としてもよい。そして、処理室内の水分を除去しつつ、水素や水などが除去されたスパッタガスを導入し、上記ターゲットを用いて酸化物半導体膜140を形成する。基板を熱しながら酸化物半導体膜140を形成することにより、酸化物半導体膜140に含まれる不純物を低減することができる。また、スパッタによる損傷を低減することができる。処理室内の水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプなどを用いることができる。また、ターボポンプにコールドトラップを加えたものを用いてもよい。クライオポンプなどを用いて排気することで、成膜室から水素原子、水H2Oなど水素原子を含む化合物より好ましくは炭素原子を含む化合物も等を排気することができるため、酸化物半導体膜中の不純物濃度を低減できる。酸化物半導体膜140の成膜条件としては、例えば、基板とターゲットとの間の距離が170mm、圧力が0.4Pa、直流DC電力が0.5kW、雰囲気が酸素酸素100雰囲気、またはアルゴンアルゴン100雰囲気、または酸素とアルゴンの混合雰囲気、といった条件を適用することができる。なお、パルス直流DC電源を用いると、成膜時に発生する粉状物質パーティクル、ゴミともいうが軽減でき、膜厚分布も均一となるため好ましい。なお、酸化物半導体膜140をスパッタ法により形成する前には、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、形成表面例えば、ゲート絶縁膜120の表面の付着物を除去しても良い。ここで、逆スパッタとは、通常のスパッタにおいては、スパッタターゲットにイオンを衝突させるところを、逆に、処理表面にイオンを衝突させることによってその表面を改質する方法のことをいう。処理表面にイオンを衝突させる方法としては、アルゴン雰囲気下で処理表面側に高周波電圧を印加して、基板付近にプラズマを生成する方法などがある。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などによる雰囲気を適用してもよい。酸化物半導体膜140の形成後には熱処理第1の熱処理を行うことが望ましい。この第1の熱処理によって酸化物半導体膜140中の、過剰な水素水や水酸基を含むを除去することができる。第1の熱処理の温度は、250°C以上700°C以下、好ましくは450°C以上600°C以下、または基板の歪み点未満とする。熱処理は、例えば、抵抗発熱体などを用いた電気炉に基板を導入し、窒素雰囲気下、450°C、1時間の条件で行うことができる。この間、酸化物半導体膜140は大気に触れさせず、水や水素の混入が生じないようにする。熱処理装置は電気炉に限られず、加熱されたガスなどの媒体からの熱伝導、または熱輻射によって、基板を加熱する装置を用いても良い。例えば、LRTALampRapidThermalAnneal装置、GRTAGasRapidThermalAnneal装置等のRTARapidThermalAnneal装置を用いることができる。LRTA装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光電磁波の輻射により、基板を加熱する装置である。GRTA装置は、高温のガスを用いて熱処理を行う装置である。ガスとしては、アルゴンなどの希ガス、または窒素のような、熱処理によって被処理物と反応しない不活性気体が用いられる。例えば、第1の熱処理として、熱せられた不活性ガス雰囲気中に基板を投入し、数分間熱した後、当該不活性ガス雰囲気から基板を取り出すGRTA処理を行ってもよい。GRTA処理を用いると短時間での高温熱処理が可能となる。また、基板の耐熱温度を超える温度条件であっても適用が可能となる。なお、処理中に、不活性ガスを、酸素を含むガスに切り替えても良い。酸素を含む雰囲気において第1の熱処理を行うことで、酸素欠損に起因するエネルギーギャップ中の欠陥準位を低減することができるためである。なお、不活性ガス雰囲気としては、窒素、または希ガスヘリウム、ネオン、アルゴン等を主成分とする雰囲気であって、水、水素などが含まれない雰囲気を適用するのが望ましい。例えば、熱処理装置に導入する窒素や、ヘリウム、ネオン、アルゴン等の希ガスの純度を、6N99.9999以上、好ましくは7N99.99999以上すなわち、不純物濃度が1ppm以下、好ましくは0.1ppm以下とする。いずれにしても、第1の熱処理によって不純物を低減し、i型真性半導体またはi型に限りなく近い酸化物半導体膜140を形成することで、極めて優れた特性のトランジスタを実現することができる。ところで、上述の熱処理第1の熱処理には水素や水などを除去する効果があるから、当該熱処理を、脱水化処理や、脱水素化処理などと呼ぶこともできる。当該脱水化処理や、脱水素化処理は、酸化物半導体膜140の形成後であれば、例えば、後のソース電極またはドレイン電極130aまたはソース電極またはドレイン電極130bの形成後において行うことも可能である。また、このような脱水化処理、脱水素化処理は、一回に限らず複数回行っても良い。酸化物半導体膜140の形成後には、当該酸化物半導体膜140を島状の酸化物半導体膜に加工しても良い。島状の酸化物半導体膜への加工は、例えば、エッチング処理によって行うことができる。エッチング処理は、上記熱処理の前、または上記熱処理の後のいずれにおいて行っても良い。また、素子の微細化という観点からはドライエッチング処理を用いるのが好適であるが、ウェットエッチング処理を用いても良い。エッチングガスやエッチング液については被エッチング材料に応じて適宜選択することができる。導電膜129は、スパッタ法をはじめとするPVD法や、プラズマCVD法などのCVD法を用いて形成することができる。また、導電膜129の材料としては、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた元素や、上述した元素を成分とする合金等を用いることができる。マンガン、マグネシウム、ジルコニウム、ベリリウム、ネオジム、スカンジウムのいずれか、またはこれらを複数組み合わせた材料を用いてもよい。導電膜129は、単層構造であっても良いし、2層以上の積層構造としてもよい。例えば、チタン膜や窒化チタン膜の単層構造、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜が積層された2層構造、窒化チタン膜上にチタン膜が積層された2層構造、チタン膜とアルミニウム膜とチタン膜とが積層された3層構造などが挙げられる。また、導電膜129は、導電性の金属酸化物を用いて形成しても良い。導電性の金属酸化物としては酸化インジウムIn2O3、酸化スズSnO2、酸化亜鉛ZnO、酸化インジウムスズIn2O3-SnO2、ITOと略記する場合がある、酸化インジウム亜鉛In2O3-ZnO、または、これらの金属酸化物材料にシリコン若しくは酸化シリコンを含有させたものを用いることができる。本実施の形態では、導電膜129は、PVD法で、タングステンを用いて、150nm以上500nm以下の単層構造とする。なお、後のエッチング処理との関係から、導電膜129は、絶縁膜101の凸部の高さ図3C中に示すhとゲート電極111の膜厚との合計より厚く形成することが求められる点に留意すべきである。絶縁膜101の凸部の高さhは、例えば、150nm以上300nm以下とすることができる。次に、導電膜129をエッチング処理により加工して導電膜130を形成する図3C参照。導電膜129のエッチング処理は、ドライエッチング処理、ウェットエッチング処理のいずれを用いて行っても良いが、微細化のためには、制御性の良いドライエッチング処理を用いるのが好適である。後の工程で、導電膜130はソース電極またはドレイン電極130a及びソース電極またはドレイン電極130bに加工される。そのため導電膜130は、ソース電極またはドレイン電極130a及びソース電極またはドレイン電極130bとして望ましい形状に適宜加工すればよい。次に、絶縁膜101の凸部上面と重なる酸化物半導体膜140の表面が露出するように、導電膜130に平坦化処理やエッチング処理等を行い、ソース電極またはドレイン電極130a及びソース電極またはドレイン電極130bを形成する図3D参照。図3Dに示す構造は、絶縁膜101の凸部と重なる酸化物半導体膜140の表面とソース電極またはドレイン電極130aの最上部の表面、または絶縁膜101の凸部と重なる酸化物半導体膜140の表面とソース電極またはドレイン電極130bの最上部の表面とに、高低差を設ける構造としている。高低差を設ける構造は、例えば、導電膜130にエッチング処理、研磨処理、またはエッチング処理と研磨処理の組み合わせ等を行うことで形成することができる。高低差を設ける構造とするために、たとえばCMP処理化学的機械的研磨処理による研磨処理の後に、エッチング処理を行うことができる。具体的には、まず導電膜130にCMP処理を絶縁膜101の凸部上面と重なる酸化物半導体膜140の表面と同じ高さになるまで行う。その後酸化物半導体膜140がエッチングされにくい条件で導電膜130にエッチング処理を行う。ここでCMP処理とは、被加工物の表面を化学的機械的な複合作用により平坦化する手法である。より具体的には、研磨ステージの上に研磨布を貼り付け、被加工物と研磨布との間にスラリー研磨剤を供給しながら研磨ステージと被加工物とを各々回転または揺動させて、スラリーと被加工物表面との間での化学反応と、研磨布と被加工物との機械的研磨の作用により、被加工物の表面を研磨する方法である。なお、研磨処理としてのCMP処理は、1回のみ行ってもよいし、複数回行ってもよい。エッチング処理としては、ドライエッチング処理、ウェットエッチング処理のいずれか一方または双方を適用することができる。ただし、酸化物半導体膜140に対する導電膜130の選択比が高いエッチング条件例えば、導電膜130と酸化物半導体膜140の選択比が14:1を採用することに注意が必要である。例えば、圧力1.6Pa、四フッ化炭素CF4と塩素Cl2と酸素O2との混合ガス流量比5:5:2雰囲気下でドライエッチング処理を行えばよい。また、高低差を設ける構造とする別の一例として、膜を形成した後にエッチング処理を行うことができる。具体的には、まず導電膜130上に膜を形成する。この導電膜130上に形成する膜は、液状のガラスや液状のフォトレジストなどを用い、スピンコート法やインクジェット法などにより形成することができる。この膜は作製中のトランジスタの最表面を平坦化する目的で形成するため、本明細書中では平坦化膜と呼称する。この平坦化膜にさらに光や熱による処理を行って、硬化または固化させてもよい。次に、平坦化膜及び導電膜130を、絶縁膜101の凸部上面と重なる酸化物半導体膜140の表面と同じ高さになるまでエッチング処理第1のエッチング処理を行う。その後さらに酸化物半導体膜140がエッチングされにくい条件でエッチング処理第2のエッチング処理を行う。第2のエッチング処理としては、上述した酸化物半導体膜140に対する導電膜130の選択比が高いエッチング条件を採用すればよい。絶縁膜101の凸部上面と重なる酸化物半導体膜140の表面とソース電極またはドレイン電極130aの最上部の表面、または絶縁膜101の凸部上面と重なる酸化物半導体膜140の表面とソース電極またはドレイン電極130bの最上部の表面とに、設けた高低差は5nm以上20nm以下とすることが望ましい。高低差を設けることで、酸化物半導体膜140における電流のパスが延長される。これにより、トランジスタ400における電界の集中を緩和して、短チャネル効果を抑制することが可能となるのである。このように、絶縁膜101の凸部上面と重なる酸化物半導体膜140の表面が露出するようにエッチング処理や平坦化処理を行うことで、自己整合的にソース電極またはドレイン電極130a及びソース電極またはドレイン電極130bを形成することができる。そのため、ソース電極及びドレイン電極を形成する際にアライメントのずれがなく、チャネル長を微細化することができる。これにより、信頼性の高い半導体装置を作製することができる。ソース電極またはドレイン電極130a及びソース電極またはドレイン電極130bの形成後には、不活性ガス雰囲気下、または酸素雰囲気下で第2の熱処理を行うのが望ましい。熱処理の温度は、200°C以上450°C以下、望ましくは250°C以上350°C以下である。例えば、窒素雰囲気下で250°C、1時間の熱処理を行えばよい。第2の熱処理を行うことによって、トランジスタの電気的特性のばらつきを低減することができる。なお、本実施の形態では、ソース電極またはドレイン電極130a及びソース電極またはドレイン電極130bの形成後に第2の熱処理を行っているが、第2の熱処理のタイミングはこれに限定されない。例えば、導電膜130の形成後に第2の熱処理を行っても良い。また、第1の熱処理に続けて第2の熱処理を行っても良いし、第1の熱処理に第2の熱処理を兼ねさせても良いし、第2の熱処理に第1の熱処理を兼ねさせても良い。また、ソース電極またはドレイン電極130a、ソース電極またはドレイン電極130b及び酸化物半導体膜140上に、さらに絶縁膜を設けてもよく、当該絶縁膜を成膜後に第2の熱処理を行ってもよい。酸化物半導体膜140上に接して設けられた絶縁膜が酸素を含む場合、酸化物半導体膜140に酸素を供給し、該酸化物半導体膜140の酸素欠損を補填することもできる。酸化物半導体膜140の酸素欠損を補填することにより、トランジスタ400のしきい値電圧がマイナス方向にシフトすることによるノーマリオン化を防ぎ、またトランジスタ400の信頼性を向上することができる。なお、ここで絶縁膜が酸素を含む、とは加熱処理により絶縁膜が酸素を放出できることを言う。加熱処理により酸素を放出できる絶縁膜は、たとえばスパッタ法により形成することができる。上述のように、第1の熱処理と第2の熱処理の少なくとも一方を適用することで、酸化物半導体膜140を、その水素原子を含む物質が極力含まれないように高純度化することができる。以上によって、i型真性半導体またはi型に限りなく近い酸化物半導体膜を形成することもできる。このように、トランジスタ400を形成することができる。なお、上記エッチング処理の後にさらにエッチング処理を行って、ソース電極またはドレイン電極130a及びソース電極またはドレイン電極130bを所望のパターンに加工しても良い。パターン加工に係るエッチング処理の詳細は、上述のエッチング処理などと同様に行うことができる。本実施の形態では、絶縁膜101の凸部上面と重なる酸化物半導体膜140の表面とソース電極またはドレイン電極130aの最上部の表面、または絶縁膜101の凸部上面と重なる酸化物半導体膜140の表面とソース電極またはドレイン電極130bの最上部の表面とに、高低差を設けた構造を示したが、図3Eに示すトランジスタ401のように、高低差を設けない構造としてもよい。つまり、図3Dで説明した、CMP処理または第1のエッチング処理のみを行い、絶縁膜101の凸部上面と重なる酸化物半導体膜140の表面とソース電極またはドレイン電極130aの最上部の表面、または絶縁膜101の凸部上面と重なる酸化物半導体膜140の表面とソース電極またはドレイン電極130bの最上部の表面とに、高低差を設けない構造とすることもできる。また、本実施の形態では、絶縁膜101の凸部上面に、ソース電極またはドレイン電極130a及びソース電極またはドレイン電極130bが重ならないゲート電極111を形成する構造を示したが、図4Aに示すトランジスタ402のように、ゲート電極111がソース電極またはドレイン電極130a及びソース電極またはドレイン電極130bと重なる構造としてもよい。トランジスタ402は、トランジスタ400と同様に、微細化されたチャネル長Lを有する。また、図4Bに示すトランジスタ403のように、トランジスタ402のようなゲート電極111の構造をもち、かつ絶縁膜101の凸部上面と重なる酸化物半導体膜140の表面とソース電極またはドレイン電極130aの最上部の表面、または絶縁膜101の凸部と重なる酸化物半導体膜140の表面とソース電極またはドレイン電極130bの最上部の表面とに、高低差を設けない構造としてもよい。図4Aのトランジスタ402および図4Bのトランジスタ403の作製方法と、図1のトランジスタ400の作製方法は、絶縁膜101およびゲート電極111に関する部分が異なる。トランジスタ402およびトランジスタ403を作製する際は、絶縁膜100上にマスクを形成し、マスクをスリミングして微細化し、微細化したマスクを用いて絶縁膜101を形成する。その後、導電膜を形成し、導電膜を加工してゲート電極111を形成する。また、図4Cに示すトランジスタ404のように、トランジスタ400のようなゲート電極111の構造をもち、かつゲート電極111上にソース電極またはドレイン電極130a及びソース電極またはドレイン電極130bと重なる導電膜112例えば、ゲート電極と同じ材料を用いた膜を設けた構造としてもよい。トランジスタ404を作製する際は、絶縁膜100および導電膜110上にマスクを形成し、マスクをスリミングして微細化し、微細化したマスクを用いて絶縁膜101およびゲート電極111を形成する。その後、導電膜を形成し、導電膜を加工して導電膜112を形成する。以上のように、酸化物半導体膜を有するチャネル長Lが微細化されたトランジスタを形成することができる。本発明の一態様では、スリミングによりマスクを微細化することで、酸化物半導体膜を用いたトランジスタのチャネル長を微細化することができる。これにより、トランジスタの動作の高速化が可能となる。また、本発明の一態様では、絶縁膜101の凸部上面と重なるゲート絶縁膜120の表面酸化物半導体膜のチャネル領域と接する領域を平坦化することで、トランジスタの高速化を達成することが可能となる。また、本発明の一態様では、凸部を有する絶縁膜101を用いることで、自己整合的にソース電極及びドレイン電極を形成する。そのため、ソース電極及びドレイン電極を形成する際にアライメントのずれがなく、チャネル長を微細化することができる。これにより、信頼性の高い半導体装置を作製することができ、歩留まり及び生産性を向上させることが可能となる。以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。実施の形態2本実施の形態では、実施の形態1と異なる半導体装置の作製方法の一例について、図5乃至図7を参照して説明する。本実施の形態と実施の形態1の主な相違点は、酸化物半導体膜140、ソース電極またはドレイン電極130a及びソース電極またはドレイン電極130bの積層順及び構造にあるので、本実施の形態では主にこの点について説明する。図5A、B及びCに半導体装置の構成の一例であるトランジスタ410を示す。図5Aはトランジスタ410の上面図である。図5AのE-F線に対応する断面図を図5Bに示す。図5AのG-H線に対応する断面図を図5Cに示す。図5Bに示すトランジスタ410は、基板500上に凸部を有する絶縁膜101と、絶縁膜101の凸部上面に形成されたゲート電極111と、ゲート電極111を覆うように形成されたゲート絶縁膜120と、ゲート絶縁膜120上に形成されたソース電極またはドレイン電極130aと、ソース電極またはドレイン電極130bと、酸化物半導体膜140と、を有する。以下に、トランジスタ410の作製方法を示す。まず、基板500上に凸部を有する絶縁膜101及び絶縁膜101の凸部上面に設けられたゲート電極111を形成し、絶縁膜101及びゲート電極上にゲート電極111を覆うようにゲート絶縁膜120を形成する。これらの形成方法は、図2A乃至図2Eと同様に行うことができるため、詳細な説明は省略する。次に、ゲート絶縁膜120上に、ソース電極及びドレイン電極これと同じ層で形成される配線を含むを形成するための導電膜129を形成する図6A参照。導電膜129の材料及び形成方法については実施の形態1の図3Bを参酌できるため詳細な説明は省略する。次に、導電膜129をエッチング処理により加工して導電膜130を形成する図6B参照。導電膜130の形成方法については実施の形態1の図3Cを参酌できるため、詳細な説明は省略する。次に、絶縁膜101の凸部上面と重なるゲート絶縁膜120の表面が露出するように、導電膜130に平坦化処理やエッチング処理等を行って、ソース電極またはドレイン電極130a及びソース電極またはドレイン電極130bを形成する図6C参照。図6Cに示す構造は、絶縁膜101の凸部上面と重なるゲート絶縁膜120の表面とソース電極またはドレイン電極130aの最上部の表面、または絶縁膜101の凸部上面と重なるゲート絶縁膜120の表面とソース電極またはドレイン電極130bの最上部の表面とに、高低差を設ける構造としている。高低差を設ける構造は、例えば、導電膜130をエッチング処理、平坦化処理、またはエッチング処理と平坦化処理の組み合わせ等で形成することができる。高低差を設ける構造とするための一例として、CMP処理化学的機械的研磨処理による平坦化処理を行い、その後にエッチング処理を行うことができる。具体的には、まず導電膜130に、CMP処理を、絶縁膜101の凸部上面と重なるゲート絶縁膜120の表面と同じ高さになるまで行う。これにより、ソース電極またはドレイン電極130a及びソース電極またはドレイン電極130bが形成されるとともに、絶縁膜101に形成された凸部上面と重なるゲート絶縁膜120の表面に、平坦化された領域300が形成される。その後ゲート絶縁膜120がエッチングされにくい条件で導電膜130にエッチング処理を行う。なお、CMP処理の研磨処理は、実施の形態1の図3Dを参酌できるため詳細な説明は省略する。上記CMP処理によって、領域300の表面の二乗平均平方根RMS粗さを1nm以下好ましくは0.5nm以下とすることができる。なお、研磨処理としてのCMP処理は、1回のみ行ってもよいし、複数回行ってもよい。複数回に分けてCMP処理を行う場合は、高い研磨レートで一次研磨を行った後、低い研磨レートで仕上げ研磨を行うのが好ましい。このように研磨レートの異なる研磨を組み合わせることによって、領域300の表面の平坦性をさらに向上させることができる。このような平坦化処理を行うことにより、後に酸化物半導体膜140が形成されるゲート絶縁膜120の領域300の表面の平坦性を向上し、トランジスタの特性を向上させることができる。エッチング処理としては、ドライエッチング処理、ウェットエッチング処理のいずれか一方または双方を適用することができる。ただし、ゲート絶縁膜120に対する導電膜130の選択比が高いエッチング条件例えば、導電膜130とゲート絶縁膜120の選択比が3.2:1を採用することに注意が必要である。例えば、圧力1.6Pa、四フッ化炭素CF4と塩素Cl2と酸素O2との混合ガス流量比5:5:2雰囲気下でドライエッチング処理を行えばよい。また、高低差を設ける構造とするための別の一例として、平坦化膜を用いたエッチング処理が挙げられる。具体的な例としては、まず、平坦化膜を導電膜130上に形成する。平坦化膜の材料及び形成方法については、実施の形態1を参酌できるため、詳細な説明を省略する。そして、平坦化膜及び導電膜130を、絶縁膜101の凸部上面と重なるゲート絶縁膜120の表面と同じ高さになるまでエッチング処理第1のエッチング処理を行う。その後さらにゲート絶縁膜120がエッチングされにくい条件で導電膜130にエッチング処理第2のエッチング処理を行う。第2のエッチング処理としては、上述したゲート絶縁膜120に対する導電膜130の選択比が高いエッチング条件を採用すればよい。上述のような処理によって、絶縁膜101の凸部上面と重なるゲート絶縁膜120の表面とソース電極またはドレイン電極130aの最上部の表面、または絶縁膜101の凸部と重なる酸化物半導体膜140の表面とソース電極またはドレイン電極130bの最上部の表面とに設けた高低差は、5nm以上20nm以下とすることが望ましい。高低差を設けることで、酸化物半導体膜140における電流のパスが延長される。これにより、トランジスタ410における電界の集中を緩和して、短チャネル効果を抑制することが可能となるのである。上述のような平坦化処理やエッチング処理等を行うことで、ゲート絶縁膜120が露出し、それにより導電膜130からソース電極またはドレイン電極130a及びソース電極またはドレイン電極130bを自己整合的に形成することができる。これにより工程に必要なマスク数を削減し、且つ歩留まりを向上させることが可能となる。また平坦化処理を行うことで、後に酸化物半導体膜140が形成されるゲート絶縁膜120の領域300の表面の平坦性を向上させ、トランジスタ410の特性を向上させることができる。次に、ソース電極またはドレイン電極130a、ソース電極またはドレイン電極の130b及びゲート絶縁膜120の上に、酸化物半導体膜140を形成する図6D参照。酸化物半導体膜140の材料及び形成方法については実施の形態1の図3Bを参酌できるため詳細な説明は省略する。このように、トランジスタ410を形成することができる。なお、上記エッチング処理の後にさらにエッチング処理を行って、ソース電極またはドレイン電極130a及びソース電極またはドレイン電極130bを所望のパターンに加工しても良い。パターン加工に係るエッチング処理の詳細は、上述のエッチング処理などと同様に行うことができる。本実施の形態では、絶縁膜101の凸部上面と重なるゲート絶縁膜120の表面とソース電極またはドレイン電極130aの最上部の表面、または絶縁膜101の凸部上面と重なるゲート絶縁膜120の表面とソース電極またはドレイン電極130bの最上部の表面とに、高低差を設けた構造としたが、図6Eに示すトランジスタ411のように、高低差を設けない構造としてもよい。つまり、図6Cで説明した、CMP処理または第1のエッチング処理のみを行い、絶縁膜101の凸部上面と重なるゲート絶縁膜120の表面とソース電極またはドレイン電極130aの最上部の表面、または絶縁膜101の凸部上面と重なるゲート絶縁膜120の表面とソース電極またはドレイン電極130bの最上部の表面とに、高低差を設けない構造とすることもできる。また、本実施の形態では、絶縁膜101の凸部上面にソース電極またはドレイン電極130a及びソース電極またはドレイン電極130bと重ならないゲート電極111を形成する構造を示したが、図7Aに示すトランジスタ412のように、ゲート電極111がソース電極またはドレイン電極130a及びソース電極またはドレイン電極130bと重なる構造としてもよい。トランジスタ412は、トランジスタ400と同様に、微細化されたチャネル長Lを有する。また、図7Bに示すトランジスタ413のように、トランジスタ412のようなゲート電極111の構造をもち、かつ絶縁膜101の凸部上面と重なるゲート絶縁膜120の表面とソース電極またはドレイン電極130aの最上部の表面、または絶縁膜101の凸部上面と重なるゲート絶縁膜120の表面とソース電極またはドレイン電極130bの最上部の表面とに、高低差を設けない構造としてもよい。図7Aのトランジスタ412および図7Bのトランジスタ413の作製方法と、図1のトランジスタ400の作製方法は、絶縁膜101およびゲート電極111に関する部分が異なる。トランジスタ412およびトランジスタ413を作製する際は、絶縁膜100上にマスクを形成し、マスクをスリミングして微細化し、微細化したマスクを用いて絶縁膜101を形成する。その後、導電膜を形成し、導電膜を加工してゲート電極111を形成する。また、図7Cに示すトランジスタ414のように、トランジスタ410のようなゲート電極111の構造をもち、かつゲート電極111上にソース電極またはドレイン電極130a及びソース電極またはドレイン電極130bと重なる導電膜112例えば、ゲート電極と同じ材料を用いた膜を設けた構造としてもよい。トランジスタ414を作製する際は、絶縁膜100および導電膜110上にマスクを形成し、マスクをスリミングして微細化し、微細化したマスクを用いて絶縁膜101およびゲート電極111を形成する。その後、導電膜を形成し、導電膜を加工して導電膜112を形成する。以上のように、酸化物半導体膜を有するチャネル長Lが微細化されたトランジスタ410を形成することができる。本発明の一態様では、スリミングによりマスクを微細化することで、トランジスタ410のチャネル長Lを微細化することができ、また、トランジスタ410に酸化物半導体膜を用いることで、トランジスタの動作の高速化が可能となる。また、本発明の一態様では、酸化物半導体膜140のチャネル領域と接するゲート絶縁膜120の一部を平坦化することで、トランジスタの高速化を達成することが可能となる。また、本発明の一態様では、凸部を有する絶縁膜101を用いることで、自己整合的にソース電極及びドレイン電極を形成する。そのため、ソース電極及びドレイン電極を形成する際にアライメントのずれがなく、チャネル長を微細化することができる。これにより、信頼性の高い半導体装置を作製することができ、歩留まり及び生産性を向上させることが可能となる。以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。実施の形態3本実施の形態では、半導体装置の一形態に相当する液晶表示パネルの外観及び断面について、図8を用いて説明する。図8に示す液晶表示パネルは、実施の形態1または実施の形態2で示したトランジスタを含む。図8A及び図8Cは、トランジスタ4010、4011、及び液晶素子4013を、第1の基板4001と第2の基板4006との間にシール材4005によって封止した、パネルの平面図であり、図8Bは、図8Aまたは図8CのM-Nにおける断面図に相当する。第1の基板4001上に設けられた画素部4002と、走査線駆動回路4004とを囲むようにして、シール材4005が設けられている。また画素部4002と、走査線駆動回路4004の上に第2の基板4006が設けられている。よって画素部4002と、走査線駆動回路4004とは、第1の基板4001とシール材4005と第2の基板4006とによって、液晶層4008と共に封止されている。また第1の基板4001上のシール材4005によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜または多結晶半導体膜で形成された信号線駆動回路4003が実装されている。なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、COG方法、ワイヤボンディング方法、或いはTAB方法などを用いることができる。図8Aは、COG方法により信号線駆動回路4003を実装する例であり、図8Cは、TAB方法により信号線駆動回路4003を実装する例である。また第1の基板4001上に設けられた画素部4002と、走査線駆動回路4004は、トランジスタを複数有しており、図8Bでは、画素部4002に含まれるトランジスタ4010と、走査線駆動回路4004に含まれるトランジスタ4011とを例示している。図8Bにおいて、トランジスタ4011、4010上には絶縁層4041、4042、4021が設けられている。トランジスタ4010、4011には、実施の形態1または実施の形態2で示したトランジスタを用いることができる。本実施の形態において、トランジスタ4010、4011はnチャネル型トランジスタである。絶縁層4021上において、駆動回路用のトランジスタ4011の酸化物半導体膜のチャネル形成領域と重なる位置に導電層4040が設けられている。導電層4040を酸化物半導体膜のチャネル形成領域と重なる位置に設けることによって、トランジスタの信頼性が向上し、例えばバイアス-熱ストレス試験BT試験において、BT試験前後におけるトランジスタ4011のしきい値電圧の変化量を低減することができる。また、導電層4040の電位はトランジスタ4011のゲート電極の電位と同じでもよいし、異なっていても良く、第2のゲート電極として機能させることもできる。また、導電層4040の電位がGND、0V、またはフローティング状態であってもよい。また、液晶素子4013が有する画素電極層4030は、トランジスタ4010と電気的に接続されている。そして液晶素子4013の対向電極層4031は第2の基板4006上に形成されている。画素電極層4030と対向電極層4031と液晶層4008とが重なっている部分が、液晶素子4013に相当する。なお、画素電極層4030、対向電極層4031はそれぞれ配向膜として機能する絶縁層4032、4033が設けられ、絶縁層4032、4033を介して液晶層4008を挟持している。なお、第1の基板4001、第2の基板4006としては、透光性基板を用いることができ、ポリエステルフィルム、またはアクリル樹脂フィルムなどのプラスチックや、ガラスや、セラミックスなどを用いることができる。また4035は絶縁膜を選択的にエッチング処理することで得られる柱状のスペーサ4035であり、画素電極層4030と対向電極層4031との間の距離セルギャップを制御するために設けられている。なお球状のスペーサを用いていても良い。また、対向電極層4031は、トランジスタ4010と同一基板上に設けられる共通電位線と電気的に接続される。共通接続部を用いて、一対の基板間に配置される導電性粒子を介して対向電極層4031と共通電位線とを電気的に接続することができる。なお、導電性粒子はシール材4005に含有させる。また、配向膜が不要であるブルー相を示す液晶を用いてもよく、その場合には横電界方式とするため、図8に示す電極配置と異なる配置とする。例えば、同一絶縁層上に画素電極層と共通電極層とを並べて配置し、液晶層に横電界を印加する。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために数重量以上のカイラル剤を混合させた液晶組成物を用いて液晶層4008に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が1msec以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。なお透過型液晶表示装置の他に、半透過型液晶表示装置でも適用できる。また、液晶表示装置に偏光板および着色層を設けてもよい。偏光板と着色層を設ける場所および積層構造は偏光板及び着色層の材料や作製工程条件によって適宜設定すればよい。また、表示部以外にブラックマトリクスとして機能する遮光膜を設けてもよい。トランジスタ4011、4010上には、酸化物半導体膜に接して絶縁層4041が形成されている。また、絶縁層4041上に接して保護絶縁層4042を形成する。なお、トランジスタの表面凹凸を低減するために、保護絶縁層4042を平坦化絶縁膜として機能する絶縁層4021で覆う構成としてもよい。また、平坦化絶縁膜として絶縁層4021を形成する。絶縁層4021としては、ポリイミド、アクリル樹脂、ベンゾシクロブテン樹脂、ポリアミド、エポキシ樹脂等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料low-k材料、シロキサン系樹脂、PSGリンガラス、BPSGリンボロンガラス等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁層4021を形成してもよい。絶縁層4021の形成法は、特に限定されず、その材料に応じて、スパッタ法、SOG法、スピンコート、ディップ、スプレー塗布、液滴吐出法インクジェット法、スクリーン印刷、オフセット印刷等、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いることができる。絶縁層4021の焼成工程と半導体層のアニールを兼ねることで効率よく半導体装置を作製することが可能となる。画素電極層4030、対向電極層4031は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、酸化インジウムスズ、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物、グラフェンなどの透光性を有する透光性の導電性材料を用いることができる。また別途形成された信号線駆動回路4003と、走査線駆動回路4004または画素部4002に与えられる各種信号及び電位は、FPC4018から供給されている。接続端子電極4015が、液晶素子4013が有する画素電極層4030と同じ導電膜から形成され、端子電極4016は、トランジスタ4010、4011のソース電極及びドレイン電極と同じ導電膜で形成されている。接続端子電極4015は、FPC4018が有する端子と、異方性導電膜4019を介して電気的に接続されている。また図8においては、信号線駆動回路4003を別途形成し、第1の基板4001に実装している例を示しているがこの構成に限定されない。走査線駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して実装しても良い。本実施の形態で示す液晶表示パネルは、実施の形態1または実施の形態2で示した電気的特性が良好で、信頼性の高いトランジスタを用いて構成されているため、良好な品質を有する液晶表示パネルとすることが可能である。以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。実施の形態4本実施の形態では、半導体装置の一形態として電子ペーパーの例を示す。実施の形態1または実施の形態2に示すトランジスタは、スイッチング素子と電気的に接続する素子を利用して電子インクを駆動させる電子ペーパーに用いてもよい。電子ペーパーは、電気泳動表示装置電気泳動ディスプレイとも呼ばれており、紙と同じ読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能という利点を有している。電気泳動ディスプレイは、様々な形態が考えられ得るが、プラスの電荷を有する第1の粒子と、マイナスの電荷を有する第2の粒子とを含むマイクロカプセルが溶媒または溶質に複数分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロカプセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示するものである。なお、第1の粒子または第2の粒子は染料を含み、電界がない場合において移動しないものである。また、第1の粒子の色と第2の粒子の色は異なるもの無色を含むとする。このように、電気泳動ディスプレイは、誘電定数の高い物質が高い電界領域に移動する、いわゆる誘電泳動的効果を利用したディスプレイである。上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、この電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。また、アクティブマトリクス基板上に適宜、二つの電極の間に挟まれるように上記マイクロカプセルを複数配置すればアクティブマトリクス型の表示装置が完成し、マイクロカプセルに電界を印加すれば表示を行うことができる。例えば、実施の形態1または実施の形態2のトランジスタによって得られるアクティブマトリクス基板を用いることができる。なお、マイクロカプセル中の第1の粒子及び第2の粒子は、導電体材料、絶縁体材料、半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレクトロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料を用いればよい。図9は、半導体装置の例としてアクティブマトリクス型の電子ペーパーを示す。半導体装置に用いられるトランジスタ581は、実施の形態1または実施の形態2で示すトランジスタと同様に作製でき、電気的特性が良好で、信頼性の高いトランジスタである。図9の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層である第1の電極層及び第2の電極層の間に配置し、第1の電極層及び第2の電極層に電位差を生じさせての球形粒子の向きを制御することにより、表示を行う方法である。図9において、トランジスタ581はボトムゲート構造のトランジスタであり、実施の形態1または実施の形態2で示したトランジスタを用いることができる。トランジスタ581のソース電極またはドレイン電極は、絶縁層583、585に形成される開口において、第1の電極層587と接しており電気的に接続している。第1の電極層587と第2の電極層588との間には黒色領域590a及び白色領域590bを有し、周りに液体で満たされている球形粒子589が一対の基板580、596の間に設けられており、球形粒子589の周囲は樹脂等の充填材595で充填されている。また、第1の電極層587が画素電極に相当し、第2の電極層588が共通電極に相当する。第2の電極層588は、トランジスタ581と同一基板上に設けられる共通電位線と電気的に接続される。共通接続部を用いて、一対の基板580、596間に配置される導電性粒子を介して第2の電極層588と共通電位線とを電気的に接続することができる。また、ツイストボールの代わりに、電気泳動素子を用いることも可能である。透明な液体と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径10μm~200μm程度のマイクロカプセルを用いる。第1の電極層と第2の電極層との間に設けられるマイクロカプセルは、第1の電極層と第2の電極層によって、電場が与えられると、白い微粒子と、黒い微粒子が逆の方向に移動し、白または黒を表示することができる。この原理を応用した表示素子が電気泳動表示素子であり、一般的に電子ペーパーとよばれている。電気泳動表示素子は、液晶表示素子に比べて反射率が高いため、補助ライトは不要であり、また消費電力が小さく、薄暗い場所でも表示部を認識することが可能である。また、表示部に電源が供給されない場合であっても、一度表示した像を保持することが可能であるため、電波発信源から表示機能付き半導体装置単に表示装置、または表示装置を具備する半導体装置ともいうを遠ざけた場合であっても、表示された像を保存しておくことが可能となる。以上の工程により、実施の形態1または実施の形態2で示すトランジスタを有する電子ペーパーを作製することができる。本実施の形態で示す電子ペーパーは、実施の形態1または実施の形態2で示した電気的特性が良好で、信頼性の高いトランジスタを用いて構成されているため、良好な品質を有する電子ペーパーとすることが可能である。本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。実施の形態5本実施の形態では、半導体装置の一例として、記憶媒体メモリ素子を示す。本実施の形態では、実施の形態1で示す酸化物半導体を用いたトランジスタと、酸化物半導体以外の材料を用いたトランジスタとを同一基板上に形成する。図10は、半導体装置の構成の一例である。図10Aには、半導体装置の断面を、図10Bには、半導体装置の平面を、それぞれ示す。ここで、図10Aは、図10BのA1-A2及びB1-B2における断面に相当する。また、図10Cには、上記半導体装置をメモリ素子として用いる場合の回路図の一例を示す。図10A及び図10Bに示される半導体装置は、下部に第1の半導体材料を用いたトランジスタ160を有し、上部に第2の半導体材料を用いたトランジスタを有する。本実施の形態では、第1のトランジスタ160を酸化物半導体以外の半導体材料を用いたトランジスタとし、第2のトランジスタを、実施の形態1で示した酸化物半導体を用いたトランジスタ400とする。酸化物半導体以外の半導体材料としては、例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、またはガリウムヒ素等を用いることができ、単結晶半導体を用いるのが好ましい。このような半導体材料を用いたトランジスタは、高速動作が容易である。一方で、酸化物半導体を用いたトランジスタ400は、その特性により長時間の電荷保持を可能とする。なお、第2のトランジスタとしては、実施の形態1または2で示したトランジスタを適宜用いることが可能である。図10におけるトランジスタ160は、半導体材料例えば、シリコンなどを含む基板301に設けられたチャネル形成領域116と、チャネル形成領域116を挟むように設けられた不純物領域118と、不純物領域118に接する金属化合物領域124と、チャネル形成領域116上に設けられたゲート絶縁層108と、ゲート絶縁層108上に設けられたゲート電極109と、を有する。半導体材料を含む基板301は、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、SOI基板などを適用することができる。なお、一般にSOI基板は、絶縁表面上にシリコン半導体層が設けられた構成の基板をいうが、本明細書等においては、絶縁表面上にシリコン以外の材料からなる半導体層が設けられた構成の基板も含む。つまり、SOI基板が有する半導体層は、シリコン半導体層に限定されない。また、SOI基板には、ガラス基板などの絶縁基板上に絶縁層を介して半導体層が設けられた構成のものが含まれるものとする。トランジスタ160の金属化合物領域124の一部には、電極126が接続されている。ここで、電極126は、トランジスタ160のソース電極またはドレイン電極として機能する。また、トランジスタ160を囲むように素子分離絶縁層106が設けられており、トランジスタ160を覆うように絶縁層128が設けられている。なお、高集積化を実現するためには、図10Aに示すようにトランジスタ160がサイドウォール絶縁層を有しない構成とすることが望ましい。一方で、トランジスタ160の特性を重視する場合には、ゲート電極109の側面にサイドウォール絶縁層を設け、不純物濃度が異なる領域を含む不純物領域118を設けても良い。トランジスタ160は公知の技術を用いて作製することができる。半導体材料として、例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、またはガリウムヒ素等を用いたトランジスタ160は、高速動作が可能であるという特徴を有する。このため、当該トランジスタを読み出し用のトランジスタとして用いることで、情報の読み出しを高速に行うことができる。トランジスタ160を形成した後、トランジスタ400及び容量素子164の形成前の処理として、絶縁層128にCMP処理を施して、ゲート電極109の上面を露出させる。ゲート電極109の上面を露出させる処理としては、CMP処理の他にエッチング処理などを適用することも可能であるが、トランジスタ400の特性を向上させるために、絶縁層128の表面は可能な限り平坦にしておくことが望ましい。次に、ゲート電極109、絶縁層128などの上に、絶縁膜及び導電膜を積層する。導電膜上に形成したマスクをプラズマ処理等によって縮小スリミング化し、当該縮小したマスクを用いて、絶縁膜及び導電膜を加工することで、凸部を有した絶縁膜101及び絶縁膜101の凸部上面にゲート電極111を形成する。ゲート電極111を形成後、実施の形態1で示した方法と同様に、ゲート絶縁膜120及び酸化物半導体膜140を形成する。その後、絶縁膜101、ゲート絶縁膜120及び酸化物半導体膜140を選択的にエッチング処理することで、トランジスタ160のゲート電極109及び電極126を露出させる。なお、図10Aに示すように、絶縁層128の一部を露出するように絶縁膜101、ゲート絶縁膜120及び酸化物半導体膜140を加工する場合、絶縁層128が除去されないように材料及びエッチング条件を適宜調節する。なお、材料及びエッチング条件によっては、絶縁層128の露出した部分が一部エッチング処理されることもある。また、本実施の形態は図10Aの構成に限られず、絶縁膜101の端部がゲート電極109及び/または電極126と重畳するように、絶縁膜101、ゲート絶縁膜120及び酸化物半導体膜140を加工してもよい。または、絶縁膜101、ゲート絶縁膜120及び酸化物半導体膜140に開口部コンタクトホールを形成することで、ゲート電極109及び電極126の一部を露出させてもよい。その後、露出したゲート電極109、電極126、絶縁層128、及び酸化物半導体膜140等を覆う導電膜を形成し、実施の形態1で示した方法と同様に、当該導電膜を加工することでソース電極またはドレイン電極130a及びソース電極またはドレイン電極130bを形成する。形成されたソース電極またはドレイン電極130aは、トランジスタ160のゲート電極109と電気的に接続される。また、ソース電極またはドレイン電極130bは、トランジスタ160の電極126と電気的に接続される。また、図10Aに示す半導体装置においては、トランジスタ400上に絶縁層157が設けられ、絶縁層157上にソース電極またはドレイン電極130aと少なくとも一部が重畳するように導電層158が設けられる。つまり、導電層158は容量素子164の一方の電極として機能する。ここで、絶縁層157はゲート絶縁膜120と同様の材料で形成することができ、導電層158はゲート電極111と同様の材料で形成することができる。また、絶縁層157及び導電層158の上には絶縁層150が設けられている。そして、絶縁層150上には配線154が設けられ、当該配線154は絶縁層157、絶縁層150などに形成された開口を介してソース電極またはドレイン電極130bと接続されている。ここで、配線154は、少なくともトランジスタ400の酸化物半導体膜140の一部と重畳するように設けられる。また、配線154を覆うように絶縁層156が設けられている。なお絶縁層157または絶縁層150の少なくとも一方には、加熱処理により酸素を放出することのできる絶縁膜を用いることが好ましい。該絶縁膜を用いることで、酸化物半導体膜140に酸素を供給し、酸化物半導体膜140の酸素欠損を補填することができる。また、図10Aに示す半導体装置において、トランジスタ160と、トランジスタ400とは、少なくとも一部が重畳するように設けられている。特に、トランジスタ160のソース領域またはドレイン領域と酸化物半導体膜140の一部が重畳するように設けられている。また、配線154は、少なくとも酸化物半導体膜140の一部と重畳するように設けられている。また、トランジスタ400や容量素子164が、トランジスタ160と重畳するように設けられている。例えば、容量素子164の導電層158は、トランジスタ160のゲート電極109と少なくとも一部が重畳して設けられている。このような平面レイアウトを採用することにより、半導体装置の高集積化を図ることができる。例えば、当該半導体装置を用いてメモリセルを構成する場合、最小加工寸法をFとして、メモリセルの占める面積を15F2~25F2とすることが可能である。図10Cには、上記半導体装置をメモリ素子として用いる場合の回路図の一例を示す。図10Cにおいて、トランジスタ400のソース電極またはドレイン電極の一方と、容量素子164の電極の一方と、トランジスタ160のゲート電極と、は電気的に接続されている。また、第1の配線1stLine:ソース線とも呼ぶとトランジスタ160のソース電極とは、電気的に接続され、第2の配線2ndLine:ビット線とも呼ぶとトランジスタ160のドレイン電極とは、電気的に接続されている。また、第3の配線3rdLine:第1の信号線とも呼ぶとトランジスタ400のソース電極またはドレイン電極の他方とは、電気的に接続され、第4の配線4thLine:第2の信号線とも呼ぶと、トランジスタ400のゲート電極とは、電気的に接続されている。そして、第5の配線5thLine:ワード線とも呼ぶと、容量素子164の電極の他方は電気的に接続されている。酸化物半導体を用いたトランジスタ400は、オフ電流が極めて小さいという特徴を有しているため、トランジスタ400をオフ状態とすることで、トランジスタ400のソース電極またはドレイン電極の一方と、容量素子164の電極の一方と、トランジスタ160のゲート電極とが電気的に接続されたノード以下、ノードFGの電位を極めて長時間にわたって保持することが可能である。そして、容量素子164を有することにより、ノードFGに与えられた電荷の保持が容易になり、また、保持された情報の読み出しが容易になる。半導体装置に情報を記憶させる場合書き込みは、まず、第4の配線の電位を、トランジスタ400がオン状態となる電位にして、トランジスタ400をオン状態とする。これにより、第3の配線の電位が、ノードFGに供給され、ノードFGに所定量の電荷が蓄積される。ここでは、異なる二つの電位レベルを与える電荷以下、ローLowレベル電荷、ハイHighレベル電荷というのいずれかが与えられるものとする。その後、第4の配線の電位を、トランジスタ400がオフ状態となる電位にして、トランジスタ400をオフ状態とすることにより、ノードFGが浮遊状態となるため、ノードFGには所定の電荷が保持されたままの状態となる。以上のように、ノードFGに所定量の電荷を蓄積及び保持させることで、メモリセルに情報を記憶させることができる。トランジスタ400のオフ電流は極めて小さいため、ノードFGに供給された電荷は長時間にわたって保持される。したがって、リフレッシュ動作が不要となるか、または、リフレッシュ動作の頻度を極めて低くすることが可能となり、消費電力を十分に低減することができる。また、電力の供給がない場合であっても、長期にわたって記憶内容を保持することが可能である。記憶された情報を読み出す場合読み出しは、第1の配線に所定の電位定電位を与えた状態で、第5の配線に適切な電位読み出し電位を与えると、ノードFGに保持された電荷量に応じて、トランジスタ160は異なる状態をとる。一般に、トランジスタ160をnチャネル型とすると、ノードFGにHighレベル電荷が保持されている場合のトランジスタ160の見かけのしきい値電圧Vth_Hは、ノードFGにLowレベル電荷が保持されている場合のトランジスタ160の見かけのしきい値電圧Vth_Lより低くなるためである。ここで、見かけのしきい値電圧とは、トランジスタ160をオン状態とするために必要な第5の配線の電位をいうものとする。したがって、第5の配線の電位をVth_HとVth_Lの中間の電位V0とすることにより、ノードFGに保持された電荷を判別できる。例えば、書き込みにおいて、Highレベル電荷が与えられていた場合には、第5の配線の電位がV0>Vth_Hとなれば、トランジスタ160はオン状態となる。Lowレベル電荷が与えられていた場合には、第5の配線の電位がV0<Vth_Lとなっても、トランジスタ160はオフ状態のままである。このため、第5の配線の電位を制御して、トランジスタ160のオン状態またはオフ状態を読み出す第2の配線の電位を読み出すことで、記憶された情報を読み出すことができる。また、記憶させた情報を書き換える場合においては、上記の書き込みによって所定量の電荷を保持したノードFGに、新たな電位を供給することで、ノードFGに新たな情報に係る電荷を保持させる。具体的には、第4の配線の電位を、トランジスタ400がオン状態となる電位にして、トランジスタ400をオン状態とする。これにより、第3の配線の電位新たな情報に係る電位が、ノードFGに供給され、ノードFGに所定量の電荷が蓄積される。その後、第4の配線の電位をトランジスタ400がオフ状態となる電位にして、トランジスタ400をオフ状態とすることにより、ノードFGには、新たな情報に係る電荷が保持された状態となる。すなわち、ノードFGに第1の書き込みによって所定量の電荷が保持された状態で、第1の書き込みと同様の動作第2の書き込みを行うことで、記憶させた情報を上書きすることが可能である。本実施の形態では、高純度化され、真性化された酸化物半導体膜140を用いることで、トランジスタ400のオフ電流を十分に低減することができる。そして、このようなトランジスタを用いることで、極めて長期にわたり記憶内容を保持することが可能な半導体装置が得られる。また、チャネル長Lの微細化されたトランジスタ400を用いることで、半導体装置の集積度を向上させることができる。また、本実施の形態において示す半導体装置では、トランジスタ160とトランジスタ400を重畳させることで、集積度が十分に高められた半導体装置が実現される。以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。実施の形態6本明細書に開示する半導体装置は、さまざまな電子機器遊技機も含むに適用することができる。電子機器としては、例えば、テレビジョン装置テレビ、またはテレビジョン受信機ともいう、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機携帯電話、携帯電話装置ともいう、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。本実施の形態では、上記実施の形態のいずれか一で得られる電気的特性が良好で、信頼性の高いトランジスタを搭載した電子機器の例について図11を用いて説明する。図11Aは、ノート型のパーソナルコンピュータであり、本体3001、筐体3002、表示部3003、キーボード3004などによって構成されている。ノート型のパーソナルコンピュータは内部に半導体装置を有し、半導体装置は上記実施の形態で示すトランジスタを含んでいる。そのため、良好な品質を有し、信頼性の高いノート型のパーソナルコンピュータが実現される。図11Bは、携帯情報端末PDAであり、本体3021には表示部3023と、外部インターフェイス3025と、操作ボタン3024等が設けられている。また操作用の付属品としてスタイラス3022がある。なお、携帯情報端末PDAは内部に半導体装置を有し、半導体装置は上記実施の形態で示すトランジスタを含んでいる。そのため、良好な品質を有し、信頼性の高い携帯情報端末PDAが実現される。図11Cは、上記実施の形態で示す電子ペーパーを一部品として実装して作製した電子書籍である。図11Cは、電子書籍の一例を示している。例えば、電子書籍2700は、筐体2701及び筐体2703の2つの筐体で構成されている。筐体2701及び筐体2703は、軸部2711により一体とされており、該軸部2711を軸として開閉動作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能となる。筐体2701には表示部2705が組み込まれ、筐体2703には表示部2707が組み込まれている。表示部2705及び表示部2707は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部図11Cでは表示部2705に文章を表示し、左側の表示部図11Cでは表示部2707に画像を表示することができる。筐体2701と筐体2703の少なくとも一つの内部には半導体装置が設けられており、半導体装置は上記の実施の形態で示すトランジスタを含んでいる。そのため、良好な品質を有し、信頼性の高い電子書籍が実現される。また、図11Cでは、筐体2701に操作部などを備えた例を示している。例えば、筐体2701において、電源2721、操作キー2723、スピーカー2725などを備えている。操作キー2723により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子イヤホン端子、USB端子、またはACアダプタ及びUSBケーブルなどの各種ケーブルと接続可能な端子など、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍2700は、電子辞書としての機能を持たせた構成としてもよい。また、電子書籍2700は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。図11Dは、携帯電話であり、筐体2800及び筐体2801の二つの筐体で構成されている。筐体2801には、表示パネル2802、スピーカー2803、マイクロフォン2804、ポインティングデバイス2806、カメラ用レンズ2807、外部接続端子2808などを備えている。また、筐体2800には、携帯型情報端末の充電を行う太陽電池セル2810、外部メモリスロット2811などを備えている。また、アンテナは筐体2801内部に内蔵されている。なお、携帯電話は、上記実施の形態で示すトランジスタを少なくとも一部品として含んでいる。また、表示パネル2802はタッチパネルを備えており、図11Dには映像表示されている複数の操作キー2805を点線で示している。なお、太陽電池セル2810で出力される電圧を各回路に必要な電圧に昇圧するための昇圧回路も実装している。表示パネル2802は、使用形態に応じて表示の方向が適宜変化する。また、表示パネル2802と同一面上にカメラ用レンズ2807を備えているため、テレビ電話が可能である。スピーカー2803及びマイクロフォン2804は音声通話に限らず、テレビ電話、録音、再生などが可能である。さらに、筐体2800と筐体2801は、スライドし、図11Dのように展開している状態から重なり合った状態とすることができ、携帯に適した小型化が可能である。外部接続端子2808はACアダプタ及びUSBケーブルなどの各種ケーブルと接続可能であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外部メモリスロット2811に記録媒体を挿入し、より大量のデータ保存及び移動に対応できる。記録媒体として、実施の形態5に示す半導体装置を用いることができる。実施の形態5によれば、オフ電流を十分に低減することができるトランジスタを用いることで、極めて長期にわたり記憶内容を保持することが可能な半導体装置が得られる。また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであってもよい。図11Eは、デジタルカメラであり、本体3051、表示部A3057、接眼部3053、操作スイッチ3054、表示部B3055、バッテリー3056などによって構成されている。なお、デジタルカメラは内部に半導体装置を有し、半導体装置は上記実施の形態で示すトランジスタを含んでいる。そのため、良好な品質を有し、信頼性の高いデジタルカメラが実現される。以上のように、本実施の形態に示す電子機器には、先の実施の形態に係る半導体装置が搭載されている。このため、良好な品質を有する電子機器が実現される。実施の形態7上記実施の形態1乃至6において、トランジスタの半導体層に用いることのできる酸化物半導体膜の一形態を、図12を用いて説明する。本実施の形態の酸化物半導体膜は、第1の結晶性酸化物半導体膜上に第1の結晶性酸化物半導体膜よりも厚い第2の結晶性酸化物半導体膜を有する積層構造である。絶縁層420上に絶縁層437を形成する。本実施の形態では、絶縁層437として、PCVD法またはスパッタ法を用いて、50nm以上600nm以下の膜厚の酸化物絶縁層を形成する。例えば、酸化シリコン膜、酸化ガリウム膜、酸化アルミニウム膜、酸化窒化シリコン膜、酸化窒化アルミニウム膜、または窒化酸化シリコン膜から選ばれた一層またはこれらの積層を用いることができる。次に、絶縁層437上に膜厚1nm以上10nm以下の第1の酸化物半導体膜を形成する。第1の酸化物半導体膜の形成は、スパッタ法を用い、そのスパッタ法による成膜時における基板温度は200°C以上400°C以下とする。本実施の形態では、酸化物半導体成膜用ターゲットIn-Ga-Zn系酸化物半導体用ターゲットIn2O3:Ga2O3:ZnO=1:1:2[mol数比]を用いて、基板とターゲットの間との距離を170mm、基板温度250°C、圧力0.4Pa、直流DC電源0.5kW、酸素のみ、アルゴンのみ、またはアルゴン及び酸素雰囲気下で膜厚5nmの第1の酸化物半導体膜を成膜する。次いで、雰囲気を窒素、または乾燥空気とし、第1の加熱処理を行う。第1の加熱処理の温度は、400°C以上750°C以下とする。第1の加熱処理によって第1の結晶性酸化物半導体膜450aを形成する図12A参照。成膜時の基板温度や第1の加熱処理の温度にもよるが、成膜や第1の加熱処理によって、膜表面から結晶化が起こり、膜の表面から内部に向かって結晶成長し、c軸配向した結晶が得られる。第1の加熱処理によって、亜鉛と酸素が膜表面に多く集まり、上平面が六角形をなす亜鉛と酸素からなるグラフェンタイプの二次元結晶が最表面に1層または複数層形成され、これが膜厚方向に成長して重なり積層となる。加熱処理の温度を上げると表面から内部、そして内部から底部と結晶成長が進行する。第1の加熱処理によって、酸化物絶縁層である絶縁層437中の酸素を第1の結晶性酸化物半導体膜450aとの界面またはその近傍界面からプラスマイナス5nmに拡散させて、第1の結晶性酸化物半導体膜の酸素欠損を低減する。従って、下地絶縁層として用いられる絶縁層437は、膜中バルク中、第1の結晶性酸化物半導体膜450aと絶縁層437の界面、のいずれかには少なくとも化学量論比を超える量の酸素が存在することが好ましい。次いで、第1の結晶性酸化物半導体膜450a上に10nmよりも厚い第2の酸化物半導体膜を形成する。第2の酸化物半導体膜の形成は、スパッタ法を用い、その成膜時における基板温度は200°C以上400°C以下とする。成膜時における基板温度を200°C以上400°C以下とすることにより、第1の結晶性酸化物半導体膜の表面上に接して成膜する酸化物半導体膜にプリカーサの整列が起き、所謂、秩序性を持たせることができる。本実施の形態では、酸化物半導体用ターゲットIn-Ga-Zn系酸化物半導体用ターゲットIn2O3:Ga2O3:ZnO=1:1:2[mol数比]を用いて、基板とターゲットの間との距離を170mm、基板温度400°C、圧力0.4Pa、直流DC電源0.5kW、酸素のみ、アルゴンのみ、またはアルゴン及び酸素雰囲気下で膜厚25nmの第2の酸化物半導体膜を成膜する。次いで、雰囲気を窒素、または酸素雰囲気、或いは窒素と酸素の混合雰囲気とし、第2の加熱処理を行う。第2の加熱処理の温度は、400°C以上750°C以下とする。第2の加熱処理によって第2の結晶性酸化物半導体膜450bを形成する図12B参照。第2の加熱処理は、窒素雰囲気下、酸素雰囲気下、或いは窒素と酸素の混合雰囲気下で行うことにより、第2の結晶性酸化物半導体膜の高密度化を図る。酸素を含む雰囲気下で第2の熱処理を行うと、第2の結晶性酸化物半導体膜450bの欠陥が減少するため、より好ましい。第2の加熱処理によって、第1の結晶性酸化物半導体膜450aを核として膜厚方向、即ち底部から内部に結晶成長が進行して第2の結晶性酸化物半導体膜450bが形成される。また、絶縁層437の形成から第2の加熱処理までの工程を大気に触れることなく連続的に行うことが好ましい。絶縁層437の形成から第2の加熱処理までの工程は、水素及び水分をほとんど含まない雰囲気不活性雰囲気、減圧雰囲気、乾燥空気雰囲気など下に制御することが好ましく、例えば、水分については露点-40°C以下、好ましくは露点-50°C以下の乾燥窒素雰囲気とする。次いで、第1の結晶性酸化物半導体膜450aと第2の結晶性酸化物半導体膜450bからなる酸化物半導体積層を加工して島状の酸化物半導体積層からなる酸化物半導体膜453を形成する図12C参照。図では、第1の結晶性酸化物半導体膜450aと第2の結晶性酸化物半導体膜450bの界面を点線で示し、酸化物半導体積層と説明しているが、明確な界面が存在しているのではなく、あくまで分かりやすく説明するために図示している。酸化物半導体積層の加工は、所望の形状のマスクを酸化物半導体積層上に形成した後、当該酸化物半導体積層をエッチング処理することによって行うことができる。上述のマスクは、フォトリソグラフィなどの方法を用いて形成することができる。または、インクジェット法などの方法を用いてマスクを形成しても良い。なお、酸化物半導体積層のエッチング処理は、ドライエッチング処理でもウェットエッチング処理でもよい。もちろん、これらを組み合わせて用いてもよい。また、上記作製方法により、得られる第1の結晶性酸化物半導体膜及び第2の結晶性酸化物半導体膜は、c軸配向を有していることを特徴の一つとしている。ただし、第1の結晶性酸化物半導体膜及び第2の結晶性酸化物半導体膜は、単結晶構造ではなく、非晶質構造でもない構造であり、c軸配向を有した結晶CAxisAlignedCrystal;CAACとも呼ぶを含む酸化物を有する。なお、第1の結晶性酸化物半導体膜及び第2の結晶性酸化物半導体膜は、一部に結晶粒界を有している。なお、第1及び第2の結晶性酸化物半導体膜は、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化物であるIn-Zn系酸化物、Sn-Zn系酸化物、Al-Zn系酸化物、Zn-Mg系酸化物、Sn-Mg系酸化物、In-Mg系酸化物、In-Ga系酸化物、三元系金属の酸化物であるIn-Ga-Zn系酸化物IGZOとも表記する、In-Al-Zn系酸化物、In-Sn-Zn系酸化物、Sn-Ga-Zn系酸化物、Al-Ga-Zn系酸化物、Sn-Al-Zn系酸化物、In-Hf-Zn系酸化物、In-La-Zn系酸化物、In-Ce-Zn系酸化物、In-Pr-Zn系酸化物、In-Nd-Zn系酸化物、In-Sm-Zn系酸化物、In-Eu-Zn系酸化物、In-Gd-Zn系酸化物、In-Tb-Zn系酸化物、In-Dy-Zn系酸化物、In-Ho-Zn系酸化物、In-Er-Zn系酸化物、In-Tm-Zn系酸化物、In-Yb-Zn系酸化物、In-Lu-Zn系酸化物、四元系金属の酸化物であるIn-Sn-Ga-Zn系酸化物、In-Hf-Ga-Zn系酸化物、In-Al-Ga-Zn系酸化物、In-Sn-Al-Zn系酸化物、In-Sn-Hf-Zn系酸化物、In-Hf-Al-Zn系酸化物を用いることができる。なお、ここで、例えば、In-Ga-Zn系酸化物とは、InとGaとZnを有する酸化物という意味であり、InとGaとZnの比率は問わない。また、InとGaとZn以外の金属元素が入っていてもよい。また、第1の結晶性酸化物半導体膜上に第2の結晶性酸化物半導体膜を形成する2層構造に限定されず、第2の結晶性酸化物半導体膜の形成後に第3の結晶性酸化物半導体膜を形成するための成膜と加熱処理のプロセスを繰り返し行って、3層以上の積層構造としてもよい。上記作製方法で形成された酸化物半導体積層からなる酸化物半導体膜453を、本明細書に開示する半導体装置に適用できるトランジスタ例えば、実施の形態1及び実施の形態2におけるトランジスタに、適宜用いることができる。また、酸化物半導体膜453として本実施の形態の酸化物半導体積層を用いた実施の形態3におけるトランジスタ4011においては、酸化物半導体膜の一方の面から他方の面に電界が印加されることはなく、また、電流が酸化物半導体積層の厚さ方向一方の面から他方の面に流れる方向、具体的に図8B中のトランジスタ4011では上下方向に流れる構造ではない。電流は、主として、酸化物半導体積層の界面を流れるトランジスタ構造であるため、トランジスタに光照射が行われ、またはBTストレスが与えられても、トランジスタ特性の劣化は抑制される、または低減される。酸化物半導体膜453のような第1の結晶性酸化物半導体膜と第2の結晶性酸化物半導体膜の積層をトランジスタに用いることで、安定した電気的特性を有し、且つ、信頼性の高いトランジスタを実現できる。本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。"