"ノイズキャンセレーション装置であって、周囲のノイズを検出する第1のデジタルマイクロホンと、前記第1のデジタルマイクロホンの出力に結合した第1のシグマデルタモジュレータと、イヤピーススピーカの近くに配置され、前記イヤピーススピーカの出力を検出する第2のデジタルマイクロホンと、前記第2のデジタルマイクロホンの出力に結合した第2のシグマデルタモジュレータと、前記第2のシグマデルタモジュレータに結合したデシメータと、前記デシメータと前記第1のシグマデルタモジュレータとに応じて、前記イヤピーススピーカの出力が所望のオーディオと、前記周囲のノイズの一部又は全部をキャンセルする音響信号とを含むように、前記イヤピーススピーカの出力を適応的に調節する適応的デジタルフィルタとを有し、前記適応的デジタルフィルタの少なくとも一係数を用いて、現在のエラーサンプルと遅延させた入力サンプルとに基づき、前記イヤピーススピーカの出力を適応的に調節する、前記適応デジタルフィルタは、データレジスタ、符号ビットレジスタ、及びオフセットアドレスレジスタを含み、現在のエラーサンプルと遅延された入力サンプルとに基づいて、前記イヤピーススピーカの出力を適応的に調節する、請求項1に記載のノイズキャンセレーション装置。前記遅延された入力サンプルは遅延されたノイズサンプルである、請求項1に記載のノイズキャンセレーション装置。前記適応デジタルフィルタに供給される前記周囲ノイズのサンプリングレートと、前記デシメータの出力のサンプリングレートとは、ベースレートの2倍である、請求項1に記載のノイズキャンセレーション装置。前記第1のシグマデルタモジュレータはシグマデルタアナログデジタルモジュレータであり、前記第2のシグマデルタモジュレータはシグマデルタアナログデジタルモジュレータである、請求項1に記載のノイズキャンセレーション装置。前記第1のシグマデルタモジュレータと前記適応デジタルフィルタとの間に結合された一又は複数のデシメータをさらに有する、請求項1に記載のノイズキャンセレーション装置。前記適応デジタルフィルタの出力と前記所望のオーディオとを結合する加算器をさらに有する、請求項1に記載のノイズキャンセレーション装置。前記適応デジタルフィルタは前記デシメータの遅延を緩和する、請求項1に記載のノイズキャンセレーション装置。前記適応デジタルフィルタの出力と前記イヤピーススピーカの入力との間に結合されたシグマデルタモジュレータをさらに有する、請求項1に記載のノイズキャンセレーション装置。デシメータ、補間器、パラレル/シリアル/パラレル変換及び/又はデータ同期のためのデータのレジスタにおける保持のうち一又は複数による固有の遅延をさらに有する、請求項1に記載のノイズキャンセレーション装置。前記適応デジタルフィルタに供給される前記周囲ノイズのサンプリングレートと、前記デシメータの出力のサンプリングレートとは、ベースレートよりも高い、請求項1に記載のノイズキャンセレーション装置。ノイズキャンセレーション方法であって、第1のデジタルマイクロホンで周囲ノイズを検出するステップと、前記第1のデジタルマイクロホンの出力をシグマデルタモジュレーションするステップと、第2のデジタルマイクロホンでイヤピーススピーカの出力を検出するステップと、前記第2のデジタルマイクロホンの出力をシグマデルタモジュレーションするステップと、前記第2のデジタルマイクロホンの、シグマデルタモジュレーションされた出力をデシメーションするステップと、前記第1のデジタルマイクロホンの出力の前記デシメーションと前記シグマデルタモジュレーションとに応じて、前記イヤピーススピーカの出力が所望のオーディオと、前記周囲のノイズの一部又は全部をキャンセルする音響信号とを含むように、前記イヤピーススピーカの出力を適応的に調節するステップとを有し、前記イヤピーススピーカの出力の適応的調節は、現在のエラーサンプルと遅延された入力サンプルとに基づく、方法。前記現在のエラーサンプルと前記遅延された入力サンプルとに基づいて前記イヤピーススピーカの出力を適応的に調節するステップは、データ、符号ビット、及びオフセットアドレスに応じて実行される、請求項12に記載の方法。前記遅延された入力サンプルは遅延されたノイズサンプルである、請求項12に記載の方法。ベースレートのサンプリングレートの2倍のサンプリングレートで前記周囲ノイズをサンプリングするステップと、前記ベースレートのサンプリングレートの2倍のサンプリングレートで、前記第2のデジタルマイクロホンのシグマデルタ変調された出力をデシメーションするステップとをさらに有する、請求項12に記載の方法。前記所望のオーディオに応じて前記イヤピーススピーカの出力を適応的に調節するステップをさらに有する、請求項15に記載の方法。前記デシメーションするステップにおける遅延を緩和するステップをさらに有する、請求項15に記載の方法。ベースレートのサンプリングレートより高いサンプリングレートで前記周囲ノイズをサンプリングするステップと、前記ベースレートのサンプリングレートより高いサンプリングレートで、前記第2のデジタルマイクロホンのシグマデルタ変調された出力をデシメーションするステップとをさらに有する、請求項15に記載の方法。一実施形態によるノイズキャンセレーション装置は、周囲のノイズを検出する第1のデジタルマイクロホンと、前記第1のデジタルマイクロホンの出力に結合した第1のシグマデルタモジュレータと、イヤピーススピーカの近くに配置され、前記イヤピーススピーカの出力を検出する第2のデジタルマイクロホンと、前記第2のデジタルマイクロホンの出力に結合した第2のシグマデルタモジュレータと、前記第2のシグマデルタモジュレータに結合したデシメータと、前記デシメータと前記第1のシグマデルタモジュレータとに応じて、前記イヤピーススピーカの出力が所望のオーディオと、前記周囲のノイズの一部又は全部をキャンセルする音響信号とを含むように、前記イヤピーススピーカの出力を適応的に調節する適応的デジタルフィルタとを有し、前記適応的デジタルフィルタの少なくとも一係数を用いて、現在のエラーサンプルと遅延させた入力サンプルとに基づき、前記イヤピーススピーカの出力を適応的に調節する。他の一実施形態によるノイズキャンセレーション方法は、第1のデジタルマイクロホンで周囲ノイズを検出するステップと、前記第1のデジタルマイクロホンの出力をシグマデルタモジュレーションするステップと、第2のデジタルマイクロホンでイヤピーススピーカの出力を検出するステップと、前記第2のデジタルマイクロホンの出力をシグマデルタモジュレーションするステップと、前記第2のデジタルマイクロホンの、シグマデルタモジュレーションされた出力をデシメーションするステップと、前記第1のデジタルマイクロホンの出力の前記デシメーションと前記シグマデルタモジュレーションとに応じて、前記イヤピーススピーカの出力が所望のオーディオと、前記周囲のノイズの一部又は全部をキャンセルする音響信号とを含むように、前記イヤピーススピーカの出力を適応的に調節するステップとを有し、前記イヤピーススピーカの出力の適応的調節は、現在のエラーサンプルと遅延された入力サンプルとに基づく。本発明のある実施形態は、適応的ノイズキャンセレーションに関する。ある実施形態では、ノイズキャンセレーションシステムは、周囲のノイズを検出する第1のデジタルマイクロホンと、前記第1のデジタルマイクロホンの出力に結合した第1のシグマデルタモジュレータと、イヤピーススピーカの近くに配置され、前記イヤピーススピーカの出力を検出する第2のデジタルマイクロホンと、前記第2のデジタルマイクロホンの出力に結合した第2のシグマデルタモジュレータと、前記第2のシグマデルタモジュレータに結合したデシメータと、前記デシメータと前記第1のシグマデルタモジュレータとに応じて、前記イヤピーススピーカの出力が所望のオーディオと、前記周囲のノイズの一部又は全部をキャンセルする音響信号とを含むように、前記イヤピーススピーカの出力を適応的に調節する適応的デジタルフィルタとを有する。ある実施形態では、前記適応的デジタルフィルタの少なくとも一係数を用いて、現在のエラーサンプルと遅延させた入力サンプルとに基づき、前記イヤピーススピーカの出力を適応的に調節する。ある実施形態による発明は、携帯装置例えば、ある実施形態では、携帯電話、モバイルインターネット装置すなわちMID、パーソナルデジタルアシスタントすなわちPDAなどのイヤピースにおける音響ノイズキャンセレーションANCに関する。ここに説明するように、ある実施形態では、ノイズキャンセレーションを、一イヤピースのみを参照して説明する。しかし、ある実施形態では、ノイズキャンセレーションは、例えばステレオヘッドセットの左イヤピースと右イヤピースなどの、二又はそれ以上のイヤピースに適用される。図1は、本発明の実施形態によるシステム100を示す図である。ある実施形態では、システム100は適応的ノイズキャンセレーションANCソリューションを実施する。ある実施形態では、イヤピース、マイクロホンなどを含むシステム100のようなシステムの多くの実装では、例えば、8kサンプル/秒、16kサンプル/秒、44.1kサンプル/秒、48kサンプル/秒、及び/又は96kサンプル/秒などの一又は複数の標準的サンプリングレートでサンプリングしたパルスコード変調すなわちPCMサンプルとしてシステムに入力される所望のオーディオ信号を聴く人の周囲に、周囲ノイズが存在する。ノイズキャンセレーションが無ければ、ユーザは、所望のオーディオと、音響経路を通りスピーカ出力に加わるノイズとを両方とも聞くことになる。ある実施形態では、図1に示したシステム100などのノイズキャンセレーションは、例えばデジタル信号処理を用いる。ある実施形態では、システム100は、音響ノイズ源102と、ノイズマイクロホン106及びアナログデジタル変換器A/Dコンバータ108を含むデジタルマイクロホンモジュールDMICモジュール104と、フィルタ110例えば、適応的デジタルフィルタと、加算器112と、デジタルアナログ変換器D/Aコンバータ114と、オーディオ帯域ローパスフィルタLPF116と、スピーカ118例えば、イヤピーススピーカと、エラーマイクロホン122及びアナログデジタル変換器A/Dコンバータ124を含むデジタルマイクロホンモジュールDMICモジュール120と、ディレイ及び/又はディレイ126と、係数適応モジュール128とを含む。ある実施形態では、適応デジタルフィルタ110、加算器112、D/Aコンバータ114、オーディオ帯域LPF116、イヤピーススピーカ118、DMICモジュール120、エラーマイクロホン122、A/Dコンバータ124、ディレイモジュール126及び/又は係数適応モジュール128は、時間遅延を設ける適応ループを構成する。ある実施形態では、図1に示したシステム100は、例えば、一又は複数の携帯電話、モバイルインターネット装置MID、パーソナルデジタルアシスタントPDA及び/又はその他の携帯装置のイヤピースにおいて音響ノイズキャンセリングをする。図1を参照して説明するノイズキャンセレーションは一イヤピースで行われるものとしたが、ある実施形態では、二又はそれ以上のイヤピースにおいて同じ及び/又は同様の原理を適用する例えば、ある実施形態では、ステレオヘッドセットの左右のイヤピースの両方に適用する。ある実施形態では、イヤピース、マイクロホンなどを含むシステム100のようなシステムの多くの実装では、例えば、8kサンプル/秒、16kサンプル/秒、44.1kサンプル/秒、48kサンプル/秒、及び/又は96kサンプル/秒などの一又は複数の標準的サンプリングレートでサンプリングしたパルスコード変調すなわちPCMサンプルとしてシステムに入力される所望のオーディオ信号を聴く人の周囲に、周囲ノイズが存在する。ノイズキャンセレーションが無ければ、ユーザは、所望のオーディオと、音響経路を通りスピーカ出力に加わるノイズとを両方とも聞くことになる。ノイズは、図1の左側において、音響ノイズ源102から発するものとして図示した。ノイズは、音響経路130を通って、リスナの外耳道に届く。音響経路は、空気とハンドセット筐体とを通り、スピーカ118がある点まで届く。スピーカ118は、遠端から来る信号のサウンドを、ノイズ源102の近くにあるマイクロホン106によりピックアップされた音響ノイズを修正したものmodifiedversionとともに再生する。ある実施形態では、信号のサウンドは遠端からの音声又はオーディオ信号であっても、又は例えばローカルマルチメディアカードに記憶されているオーディオ信号であってもよい。図1に示したように、ある実施形態では、ハンドセットのイヤピースは、例えば2つのマイクロホン106と122を用いる及び/又は含む。ノイズマイクロホン106は、スピーカ118から離して配置され、周囲ノイズをピックアップする。ある実施形態では、エラーマイクロホン122は、イヤピース内部のスピーカ118に近いところに、及び/又は、例えばハンドセットがリスナの耳に装着された時にリスナの外耳道に近いところに物理的に配置される。ある実施形態では、システム100はヘッドセットにあるイヤピースの実装に用いられる。よって、ある実施形態では、ノイズマイクロホン106は、所望のオーディオを検知せず、周囲ノイズのみを検知する。ある実施形態では、両方のマイクロホン106と122からの信号は、選択された及び/又は都合のよいサンプリングレートで同時にサンプリングされる。ある実施形態では、ノイズマイクロホン106の出力はフィルタ110を通る。フィルタ110は、音響経路130と同じ振幅と位相の両方で周波数応答を有する。ノイズは、外部からイヤピースの筐体を通り、音響経路130を通って、スピーカ118がある点まで進む。しかし、音響経路130の特性は未知であり、周囲温度やハンドセットの方位などの様々な要因により時間的に変化する可能性がある。デジタルフィルタ110の係数が調整され、ANCシステム100が安定すると、フィルタ110の出力は、スピーカ118を通して可聴信号に変換されると、好ましくないノイズと大きさが等しく、極性が反対であることが期待される。この出力は反対ノイズと呼ばれ、リスナの外耳道中のノイズを最小値までキャンセルする。しかし実際には、キャンセレーション後の残差信号エラー信号はゼロではない。得られるオーディオノイズ残差エラー信号はサンプリングされ、エラーADC124を用いてデジタル化される。すなわち、イヤピースの出力に含まれるノイズは、エラーマイクロホン122で検知される。エラー信号が最低レベルに低下するまで、対応するA/Dコンバータ124の出力を用いて、サイクルごとにフィルタ係数を修正する。係数が安定し、エラーレベルが必ずしもゼロではない最低値に至るまで、エラーADCサンプルを用いてフィルタの係数を繰り返し修正する。これは、フィルタ110、加算器112、LPF116、スピーカ118、DMICモジュール120、エラーマイクロホン122、A/Dコンバータ124、ディレイ126、及び/又は係数適応128により構成される適応ループにおける時間遅延により実現される。留意点として、時間遅延126は実際には機能的ブロックや物理的ブロックではない。ある実施形態では、時間遅延は固有inherentのものであり例えば、デシメータにおいて固有、DMIC、デシメータ、及び係数適応ブロックの間のデータ転送プロセスに固有inherentのものである。これらの遅延を一括して扱い、図1のブロックとして、信号経路に有限の時間遅延があることを示す。ある実施形態では、この適応的フィルタリングは、例えば有限インパルス応答FIRデジタルフィルタを用いて最小二乗平均LMSを用いて実施される。これは次の式で記述するように実現できる。ある実施形態による、係数を更新するためにLMS符号を用いる他の実装は次の通りである。ここでΔは係数を更新するのに用いるステップサイズである。ある実施形態では、上記の式A,B,C及び/又はDにおいて、エラーマイクロホン122の出力を、サンプリングしデジタル化し、これを遅延無しに用いて、係数を更新しFIRフィルタの次の出力サンプルを推定して式Aを評価する。適応フィルタは、μ及び/又はΔの値を正しく選択することにより、素早く収束する。しかし、エラー信号が、係数の更新に用いられる前に、FIRフィルタの2サンプリング期間より大きく遅延すると、ノイズがランダム性を有する場合例えば、不要な可聴スピーチやサウンドなどの場合、フィルタは収束しない。音響ノイズ信号と音響エラー信号を検知するために、及びスピーカを駆動するために、オーバーサンプリングされたシグマデルタモジュレータΣΔモジュレータを利用するデジタルマイクロホンモジュールを用いる適応フィルタの実装を用いてもよい。スピーカを駆動するD/Aコンバータのみでなく、音響ノイズとエラー信号のために、A/Dコンバータにシグマデルタモジュレータを用いても良い。しかし、対応するデシメータと補間器とともにシグマデルタモジュレータを使用することにより、信号経路に追加的遅延が生じ、収束問題につながる可能性がある。図2は、本発明の実施形態によるシステム200を示す図である。ある実施形態では、システム200は適応的ノイズキャンセレーションANCソリューションを実施する。ある実施形態では、システム200は、シグマデルタモジュレータを用いる、アナログデジタルコンバータA/DとデジタルアナログコンバータD/Aを用いる適応的ノイズキャンセレーションを含む。ある実施形態では、システム200は、音響ノイズ源202と、ノイズマイクロホン206及び4次シグマデルタアナログデジタルモジュレータ208を含むデジタルマイクロホンモジュールDMICモジュール204と、4次デシメータ210と、遅延212と、フィルタ214例えば、適応デジタルフィルタ及び/又は有限インパルス応答すなわちFIRと、加算器216と、補間器218と、遅延220と、4次シグマデルタデジタルアナログモジュレータ222と、インダクタ224と、キャパシタ226と、抵抗228と、スピーカ230例えば、イヤピーススピーカと、エラーマイクロホン234及び4次シグマデルタアナログデジタルモジュレータ236を含むデジタルマイクロホンモジュールDMICモジュール232と、遅延238と、4次デシメータ240と、遅延242と、係数適応モジュール244とを含む。ある実施形態では、適応デジタルフィルタ214と、加算器216と、補間器218と、遅延220と、4次シグマデルタモジュレータ222と、インダクタ224と、キャパシタ226と、抵抗228と、イヤピーススピーカ230と、DMICモジュール232と、エラーマイクロホン234と、4次シグマデルタモジュレータ236と、遅延238と、4次デシメータ240と、遅延242と、及び/又は係数適応モジュール244とは、時間遅延を生じる適応ループを構成する。ノイズは、図2の左側において、音響ノイズ源202から発するものとして図示した。ノイズは、音響経路244を通って、リスナの外耳道に届く。音響経路は、空気とハンドセット筐体とを通り、スピーカ230がある点まで届く。スピーカ230は、遠端から来る音楽のボイス信号を、ノイズ源202の近くにあるマイクロホン206によりピックアップされた音響ノイズを修正したものmodifiedversionとともに再生する。多くのハンドセットデザインにおいて、デジタルマイクロホンモジュールは、サイズが小さいことと、集積レベルを高くできることにより、アナログマイクロホンに置き換わりつつある。市場にあるほとんどのデジタルマイクロホン及び/又はDMICは、音響信号を電気信号に変換するためにマイクロエレクトロメカニカルMEMセンサ又は電気的マイクロホンと、それに続く、例えば、出力に1ビットストリームを生成する4次オーバーサンプルシグマデルタモジュレータΣΔモジュレータを利用する。ある実施形態では、シグマデルタモジュレータΣΔモジュレータ222は、PCMレートが48kサンプル/秒であるとき、64×PCMレートすなわち、3.072mサンプル/秒のサンプリングレートを有する。ΣΔモジュレータの出力は、高周波量子化ノイズを抑制するために、一般的にはsincorder1フィルタを用いて、ローパスフィルタリングされる。ここでorderはΣΔモジュレータの次数である。ここではorderを4とする。sincフィルタは次式で与えられる。ほとんどのDMICはダイナミックレンジが90dBより小さく、信号対ノイズ比が65dBより低いので、sincデシメータの次数はΣΔモジュレータの次数と同じであってもDMICの性能に悪い影響はない。ある実施形態では、システム200は、すべてのブロックが同じ集積回路IC内に集積された適応的ノイズキャンセレーションANCインプリメンテーションである。ある実施形態では、ノイズΣΔモジュレータ210のデシメーションされた出力は、その出力をイヤピーススピーカ230における音響ノイズに似せるために、適応的有限パルス応答FIRフィルタ又はFIRカスケードと無限インパルス応答MRフィルタとを通る。ある実施形態では、システム200は128タップのFIRを含む。これは非常に幅広いレンジのインプリメンテーションができる。所望のオーディオ信号は入力サンプリングレートからアップサンプリングされ、ノイズデシメータのレートと同じレートまで引き上げられ、アダプティブFIRフィルタの出力に加算される。オーディオと適応的フィルタリングされたノイズとの和は、信号をΣΔモジュレータベースのデジタルアナログコンバータ222にかける前にオーバーサンプリング比OSRを十分高い値に上げるため、線形補間器で補間される。ある実施形態では、4次ΣΔモジュレータデジタルアナログコンバータ222は、OSRが128であり、1ビット出力ストリームを生成する。この1ビット出力が、インダクタ224とキャパシタ226とを含むLCネットワークにより構成された2次ローパスフィルタを通じてイヤピーススピーカ230を駆動する。適応的フィルタが十分収束すれば、スピーカ出力は、スピーカ230の前に固定されたエラーマイクロホン234ピックアップする可聴エラー信号が最低になるように、ノイズをキャンセルする音響信号を生成する。ある実施形態では、少なくとも10dBのノイズリジェクションが実現できる。留意点として、図2に示した遅延ブロック212,220,238及び/又は242は、ある段階から次の段階へのデータ転送において避けられない遅延を表す。ある実施形態では、インプリメンテーションが同じ集積回路IC内にある場合、これらの遅延はゼロ無遅延に設定される。しかし、ある実施形態では、一定の遅延がシステミックsystemicであり避けられない。ある実施形態では、4次sinc関数は4つのsinc段階のカスケードであり、次の式で表される群遅延を有する。ある実施形態では、補間器出力はその入力サンプリングレートの一サンプリング期間だけ遅延している。例えば図2において、PCMレートを48ks/秒とすると、この遅延は1/2×PCMレート=10.417マイクロ秒である。ある実施形態では、適応デジタルフィルタ214と、加算器216と、補間器218と、遅延220と、4次シグマデルタモジュレータ222と、インダクタ224と、キャパシタ226と、抵抗228と、イヤピーススピーカ230と、DMICモジュール232と、エラーマイクロホン234と、4次シグマデルタモジュレータ236と、遅延238と、4次デシメータ240と、遅延242と、及び/又は係数適応モジュール244とにより構成される信号ループ適応ループにおけるループ遅延は、例えば約20マイクロ秒又は適応フィルタの2サンプル期間しか許容できない。補間器が約10マイクロ秒とってしまうので、クリティカルパスとしては、信号経路の他の要素における遅延を収容するため約10マイクロ秒しか残らない。これには、インダクタ224及びキャパシタ226を含むLCベースのLPFと、スピーカ230と、エラーマイクロホン234と、エラーマイクロホン234のアナログ出力を1ビットデジタルストリームに変換するΣΔモジュレータ236のsincデシメータと、適応フィルタをインプリメントするのに必要な処理遅延とが含まれる。ある実施形態では、DMIC232は、上記の式6の遅延を有する4次sincフィルタも含む。この遅延は、例えば、PCMレートが48ks/秒48kサンプル/秒の場合、20.8マイクロ秒であり、ANCインプリメンテーションにおいて4次ΣΔモジュレータを利用するデジタルマイクロホンの使用は非常に限定される。このANCループの遅延制約は、主にノイズ信号がランダム性を有する場合に、重要である。ノイズが予測可能な繰り返しパターンを有する場合、ループ遅延の重要性は低くなる。エラーデシメータによる遅延に加え、上記のその他の遅延は、適応フィルタのタップ数、LCLPFの帯域幅、機能ブロック間のデータ転送における遅延に応じて、例えば2マイクロ秒から5マイクロ秒の追加的遅延となる。ある実施形態では、適応的ノイズキャンセレーションANCは、例えば、システムオンチップすなわちSoCやミクストシグナルICすなわちMSICを含む複数のチップよりなる携帯装置の一部であるオーディオコーデックにおいてインプリメントされる。ある実施形態では、デジタルマイクロホンモジュールDMICモジュール204、ノイズマイクロホン206、4次シグマデルタアナログデジタルモジュレータ208、4次デシメータ210、遅延212、フィルタ214例えば、アダプティブデジタルフィルタ、加算器216、遅延242及び/又は係数適応モジュール244がSoCに含まれる。ある実施形態では、補間器218、遅延220、4次シグマデルタデジタルアナログモジュレータ222、インダクタ224、キャパシタ226、抵抗228、スピーカ230、デジタルマイクロホンモジュールDMICモジュール232、エラーマイクロホン234、4次シグマデルタデジタルアナログモジュレータ236、遅延238、及び/又は4次デシメータ240がMSICに含まれる。トータルソリューションの総コストとシリコン面積を小さくするため、デジタルチップ中にデジタル機能ブロックをできるだけ多く配置する必要がある。ある実施形態では、所望のオーディオ信号を処理するデジタルフィルタ図2には図示せずと、適応的128FIRフィルタ例えば、フィルタ214とは、先進的な相補的金属酸化物半導体CMOSプロセスを用いて構成されるSoCに実施されねばならない。しかし、SoCにはピンの制約があり、MSICからSoCへのデシメータ出力例えば、16乃至24ビットサンプル、SoCからMSICへの補間器入力は、パラレルシリアル変換とシリアルパラレル変換をして2チップ間で転送しなければならない。このデータ転送により、ANCインプリメンテーションのクリティカルループに追加的遅延が生じ、かかるインプリメンテーションにおけるデジタルマイクロホンDMICの利用が一層困難になる。ある実施形態では、上記の遅延により生じる問題を解消する満足できるソリューションをインプリメントする。図3は、本発明の実施形態によるシステム300を示す図である。ある実施形態では、システム300は適応的ノイズキャンセレーションANCソリューションを実施する。ある実施形態では、システム300は、シグマデルタモジュレータを用いる、アナログデジタルコンバータA/DとデジタルアナログコンバータD/Aを用いる適応的ノイズキャンセレーションを含む。ある実施形態では、システム300は、音響ノイズ源302と、ノイズマイクロホン306及び4次シグマデルタアナログデジタルモジュレータ308とを含むデジあるマイクロホンモジュールDMICモジュール304と、4次デシメータ310と、遅延312と、フィルタ314例えば、適応デジタルフィルタと、加算器316と、補間器318と、遅延320と、4次シグマデルタデジタルアナログモジュレータ322と、インダクタ324と、キャパシタ326と、抵抗328と、スピーカ330例えば、イヤピーススピーカと、エラーマイクロホン334及び4次シグマデルタアナログデジタルモジュレータ336を含むデジタルマイクロホンモジュールDMICモジュール332と、遅延338と、1次、2次、及び/又は3次デシメータ340と、遅延342と、係数適応モジュール344とを含む。ある実施形態では、適応デジタルフィルタ314と、加算器316と、補間器318と、遅延320と、4次シグマデルタモジュレータ322と、インダクタ324と、キャパシタ326と、抵抗328と、イヤピーススピーカ330と、DMICモジュール332と、エラーマイクロホン334と、4次シグマデルタモジュレータ336と、遅延338と、4次デシメータ340と、遅延342と、及び/又は係数適応モジュール344とは、時間遅延を生じる適応ループを構成する。ノイズは、図3の左側において、音響ノイズ源302から発するものとして図示した。ノイズは、音響経路346を通って、リスナの外耳道に届く。音響経路は、空気とハンドセット筐体とを通り、スピーカ330がある点まで届く。スピーカ330は、遠端から来るボイス信号又は音楽信号のサウンドを、ノイズ源302の近くにあるマイクロホン306によりピックアップされた音響ノイズを修正したものmodifiedversionとともに再生する。上記の遅延問題は、エラー信号に対して、従来のアナログマイクロホンと好ましくない遅延を生じないすなわち、エラー信号経路におけるデシメータが無くなる高速ADコンバータとを用いることにより大幅に軽減できる。しかし、これは望ましい選択ではない。それゆえ、ある実施形態では、エラーデシメータをインプリメントする他の一方法は、従来のレートの2倍のサンプリングレートでのすなわち、例えば、2×PCMレートではなく4×PCMレートを用いるエラーデシメータの利用を含む。これにより、4次sincフィルタを用いる場合、デシメータによる遅延が例えば20.8マイクロ秒から10.4マイクロ秒に減少する。しかし、10.4マイクロ秒あっても、LCフィルタ、SoCとMSICとの間のデータ転送、及び/又はFIRフィルタをインプリメントする処理時間にとって十分な時間は残らない。それゆえ、エラーデシメータをさらに修正して、例えば、その次数を4から2に下げ、例えば遅延を5.208マイクロ秒にする。4次ΣΔモジュレータを伴う従来のデシメータに対して2次SINCフィルタを使用することはできないが、適応プロセスが進行中に所望のオーディオがあったすなわち、適応的エコーキャンセレーションにおけるダブルトークdoubletalkとしても、適応制御において使用しても、十分なレベルのノイズキャンセレーションが得られる。ある実施形態では、ノイズリジェクションは2次又は3次のsincフィルタと同じには行かないが、1次sincデシメータにより適応フィルタは動作する。ある実施形態では、デシメータ340は1次デシメータである。ある実施形態では、デシメータ340は2次デシメータである。ある実施形態では、デシメータ340は3次デシメータである。ある実施形態では、デシメータ340は、エラー信号のためにΣΔモジュレータと直列で用いられる、1次デシメータ、2次デシメータ、又は3次デシメータである。ある実施形態では、デシメータの固有の遅延の効果は、ANCインプリメンテーションの適切な動作において緩和される。ある実施形態では、ノイズ経路とエラー経路に対して異なるサンプリングレートを用いる。ある実施形態では、インプリメンテーションで用いられるΣΔモジュレータの次数より低い次数のsincデシメータを用いる。ある実施形態では、サンプリングレートが他のインプリメンテーションのサンプリングレートの2倍である適応ノイズキャンセレーションANCインプリメンテーションにおいて、シグマデルタモジュレータとデシメータを用いる。ある実施形態では、エラーデシメータブロックにおいて、4次又は5次のsincフィルタではなく、1次、2次又は3次のsincフィルタを用いる適応ノイズキャンセレーションANCでは、シグマデルタモジュレータとデシメータを用いる。ある実施形態では、ミクストシグナルチップと、最先端のシリコンプロセスを用いてより複雑なオーディオデジタルシグナル処理DSP動作をインプリメントするSoCとの間でデータを送る十分な時間がある。ある実施形態では、適応的有限インパルス応答FIRフィルタは、複数のタップ例えば、128タップを含み、及び/又は例えば、200MHzより高い高クロック周波数を有するSoCにある。ある実施形態では、SoCは、すべての関連算術演算に2マイクロ秒より短い時間しか取らず、チップ間のデータ転送と、LCベースのローパスフィルタLPFの群遅延とに3マイクロ秒が残る。LCフィルタは一般的には、130kHzの3dBコーナーと約1.3マイクロ秒の群遅延とを有する。ある実施形態では、適応的ノイズキャンセレーションANCインプリメンテーションは、音響ノイズとエラー信号とを検知するために、シグマデルタモジュレータΣΔモジュレータとデシメータとを用いるデジタルマイクロホンDMICを含む。ある実施形態では、一意的なサンプリングレートが用いられ、及び/又はエラー信号経路のためのsincフィルタの次数がインプリメントされる。ある実施形態では、適応的ノイズキャンセレーションANCは、例えば、システムオンチップすなわちSoCやミクストシグナルICすなわちMSICを含む複数のチップよりなる携帯装置の一部であるオーディオコーデックにおいてインプリメントされる。ある実施形態では、デジタルマイクロホンモジュールDMICモジュール304、ノイズマイクロホン306、4次シグマデルタアナログデジタルモジュレータ308、4次デシメータ310、遅延312、フィルタ314例えば、アダプティブデジタルフィルタ、加算器316、遅延342及び/又は係数適応モジュール344がSoCに含まれる。ある実施形態では、補間器318、遅延320、4次シグマデルタデジタルアナログモジュレータ322、インダクタ324、キャパシタ326、抵抗328、スピーカ330、デジタルマイクロホンモジュールDMICモジュール332、エラーマイクロホン334、4次シグマデルタデジタルアナログモジュレータ336、遅延338、及び/又は1次、2次又は3次デシメータ340がMSICに含まれる。図4は、本発明の実施形態によるシステム400を示す図である。ある実施形態では、システム400は適応的ノイズキャンセレーションANCソリューションを実施する。ある実施形態では、システム400は、シグマデルタモジュレータΣΔモジュレータを用いる、アナログデジタルコンバータA/DとデジタルアナログコンバータD/Aを用いる適応的ノイズキャンセレーションを含む。ある実施形態では、システム400は、音響ノイズ源402と、ノイズマイクロホン406及び4次シグマデルタアナログデジタルモジュレータ408を含むデジタルマイクロホンモジュールDMICモジュール404と、4次デシメータ410と、遅延412と、フィルタ414例えば、適応デジタルフィルタ、有限インパルス応答すなわちFIR、及び/又は128タップFIRと、加算器416と、補間器418と、遅延420と、マルチビット出力を有する3次シグマデルタモジュレータ422と、デジタルアナログモジュレータDAC424と、ローパスフィルタLPFとスピーカドライバ426と、スピーカ430例えば、イヤピーススピーカと、エラーマイクロホン434及び4次シグマデルタアナログデジタルモジュレータ436を含むデジタルマイクロホンモジュールDMICモジュール432と、遅延438と、2次、3次又は4次デシメータ440と、遅延442と、係数適応モジュール444とを含む。ある実施形態では、フィルタ414と、加算器416と、補間器418と、遅延420と、3次シグマデルタモジュレータ422と、DCA424、LPF及びスピーカドライバ426、イヤピーススピーカ430と、DMICモジュール432と、エラーマイクロホン434と、4次シグマデルタモジュレータ436と、遅延438と、2次、3次又は4次デシメータ440と、遅延442と、及び/又は係数適応モジュール444とは、時間遅延を生じる適応ループを構成する。ノイズは、図4の左側において、音響ノイズ源402から発するものとして図示した。ノイズは、音響経路446を通って、リスナの外耳道に届く。音響経路は、空気とハンドセット筐体とを通り、スピーカ430がある点まで届く。スピーカ430は、遠端から来る音楽のボイス信号を、ノイズ源402の近くにあるマイクロホン406によりピックアップされた音響ノイズを修正したものmodifiedversionとともに再生する。上記の通り、多くのハンドセットデザインにおいて、デジタルマイクロホンモジュールは、サイズが小さいことと、集積レベルを高くできることにより、アナログマイクロホンに置き換わりつつある。市場にあるほとんどのデジタルマイクロホンDMICは、音響信号を電気信号に変換するためにマイクロエレクトロメカニカルMEMセンサ又は電気的マイクロホンと、それに続く、例えば、出力に1ビットストリームを生成する4次オーバーサンプルシグマデルタモジュレータΣΔモジュレータを利用する。ある実施形態では、シグマデルタモジュレータΣΔモジュレータ422は、PCMレートが48kサンプル/秒であるとき、例えば50×PCMレートすなわち、2.4Mサンプル/秒のサンプリングレートを有する。ΣΔモジュレータの出力は、高周波量子化ノイズを抑制するために、一般的にはsincorder1フィルタを用いて、ローパスフィルタリングされる。ここでorderはΣΔモジュレータの次数である。入手できるほとんどのDMICはダイナミックレンジが90dBより小さく、信号対ノイズ比が65dBより低いので、sincデシメータの次数はΣΔモジュレータの次数と同じであってもDMICの性能に悪い影響はない。前述の通り、sincフィルタは、例えば式Eによりインプリメントされる。図4のインプリメンテーションにおいて、例えば、Nd=25であり、出力レートは96kサンプル/秒である。ノイズΣΔモジュレータのデシメーションされた出力は、イヤピーススピーカ430に現れる音響ノイズに似るようにその出力を修正するため、適応的FIRフィルタ414又はFIRフィルタとMRフィルタとの組合せを通して送られる。図4は128タップのFIRを示すが、タップの数の範囲は幅広く、ノイズ、ハンドセット筐体、経路遅延などの特性に応じて決まる。遠端ボイス信号などの所望のオーディオ信号は入力サンプリングレートからアップサンプリングされ、ノイズデシメータのレートと同じレートまで引き上げられ、アダプティブFIRフィルタの出力に加算される。オーディオと適応的フィルタリングされたノイズとの和は、補間された信号をΣΔモジュレータベースのデジタルアナログコンバータDACにかける前に、オーバーサンプリングレートOSRを十分高い値に上げるため、線形補間器418などの線形補間器で補間される。図4のシステム400は、OSRが100である3次ΣΔモジュレータDACを用い、例えば17レベルを有する5ビット出力ストリームを生成する。5ビット出力は、DAC424とローパスフィルタLPF426とを用いるアナログユニットに変換される。LPF426の出力は、パワーアンプを通して送られ、スピーカ例えば、32オームスピーカを駆動する。スピーカは所望のオーディオ又はボイス信号とともに音響反対ノイズを生成する。留意点として、補間器418の出力をDAC424を通じてスピーカドライバ426の出力に変換する機能は、複数の方法で構成できる。4次又は5次のΣΔモジュレータ、セミデジタルFIR又はMRLPF、LCフィルタを用いるLPFを有するパルス波変調PWMジェネレータなどの利用を含む。適応的フィルタが十分収束すれば、スピーカ出力は、スピーカ430の前に固定されたエラーマイクロホン434ピックアップする可聴エラー信号が最低になるように、ノイズをキャンセルする音響信号を生成する。ある実施形態では、システム400の設計の目標は、少なくとも10dBのノイズリジェクションを実現することである。留意点として、図4に示した遅延ブロック412,420、438及び/又は442は、ある段階から次の段階へのデータ転送において避けられない遅延を表す。ある実施形態では、これらの遅延は、システム400中の機能ブロック間のデータ転送に伴う遅延のみならず、算術演算における実際のインプリメンテーション又は処理の遅延を表す。留意点として、ある遅延はシステミックであり避けることができない。ある実施形態では、4次sinc関数は4つの弁別器と直列の4つの積分器の組合せによりインプリメントされる。群sincデシメータ遅延は、上記の式Fにより計算できる。ある実施形態では、システム400の入力のサンプリングレートfdsmは2.4Ms/秒であり、Ndデシメーションファクタは25である。ある実施形態では、補間器出力はその入力サンプリングレートの一サンプリング期間だけ遅延している。例えば図4において、PCMレートを48ks/秒とすると、この遅延は1/2×PCMレート=10.417マイクロ秒である。ある実施形態では、適応デジタルフィルタ414と、加算器416と、補間器418と、遅延420と、3次シグマデルタモジュレータ422と、DCA424、LPF及びスピーカドライバ426、イヤピーススピーカ430と、DMICモジュール432と、エラーマイクロホン434と、4次シグマデルタモジュレータ436と、遅延438と、2次、3次又は4次デシメータ440と、遅延442と、及び/又は係数適応モジュール444とにより構成される信号ループ適応ループにおける遅延は、例えば、ANCシステム400の閉ループが安定であるには、適応フィルタの2サンプル期間約21マイクロ秒より短くなければならない。これには、エラーマイクロホン434における遅延と、エラーマイクロホン436のアナログ出力を1ビットデジタルストリームに変換するΣΔモジュレータ436のsincデシメータにおける遅延と、適応フィルタをインプリメントするのに必要な処理遅延とが含まれる。ある実施形態では、DMIC432は、上記の式6の遅延を有する4次又は5次のsincフィルタも含む。この遅延は、例えば、PCMレートが48ks/秒48kサンプル/秒の場合、20.8マイクロ秒であり、ANCインプリメンテーションにおいて4次ΣΔモジュレータを利用するデジタルマイクロホンの使用は非常に限定される。このANCループの遅延制約は、主にノイズ信号がランダム性を有する場合に、重要である。ノイズが予測可能な繰り返しパターンを有する場合、ループ遅延の重要性は低くなる。エラーデシメータによる遅延に加え、上記のその他の遅延は、適応フィルタのタップ数、機能ブロック間のデータ転送における遅延に応じて、例えば2マイクロ秒から5マイクロ秒の追加的遅延となる。ある実施形態では、適応的ノイズキャンセレーションANCは、例えば、システムオンチップすなわちSoCやミクストシグナルICすなわちMSICを含む複数のチップよりなる携帯装置の一部であるオーディオコーデックにおいてインプリメントされる。ある実施形態では、デジタルマイクロホンモジュールDMICモジュール404、ノイズマイクロホン406、4次シグマデルタアナログデジタルモジュレータ408、4次デシメータ410、遅延412、フィルタ414、加算器416、遅延442及び/又は係数適応モジュール444がSoCに含まれる。ある実施形態では、補間器418、遅延420、3次シグマデルタデジタルアナログモジュレータ422、DAC224、LPF及びスピーカドライバ426、スピーカ430、デジタルマイクロホンモジュールDMICモジュール432、エラーマイクロホン434、4次シグマデルタアナログデジタルモジュレータ436、遅延438、及び/又は2次、3次又は4次デシメータ440がMSICに含まれる。トータルソリューションの総コストとシリコン面積を小さくするため、デジタルチップ中にデジタル機能ブロックをできるだけ多く配置する必要がある。ある実施形態では、所望のオーディオ信号を処理するデジタルフィルタ図4には図示せずと、適応的128FIRフィルタ例えば、フィルタ414とは、先進的な相補的金属酸化物半導体CMOSプロセスを用いて構成されるSoCに実施されねばならない。しかし、SoCにはピンの制約があり、MSICからSoCへのデシメータ出力例えば、16乃至24ビットサンプル、SoCからMSICへの入力は、パラレルシリアル変換とシリアルパラレル変換をして2チップ間で転送しなければならない。このデータ転送により、ANCインプリメンテーションのクリティカルループに追加的遅延が生じ、かかるインプリメンテーションにおけるデジタルマイクロホンDMICの利用が一層困難になる。図4のA/DコンバータとD/Aコンバータが、ΣΔモジュレータの替わりに、データ変換遅延が無視できる典型的なものである場合、LMSが十分機能するだろう。しかし、DMICのΣΔモジュレータに関連する遅延とともに、複数のICに分散した機能ブロック間のデータ転送における遅延により、携帯電話、MIDプラットフォーム、PDAなどの携帯装置に音響ノイズキャンセレーションの機能を加えることが非常に困難になる。ある実施形態では、これらの遅延は解決する。例えば、図3を参照して上記の通り、エラーデシメータにおける遅延による悪い影響は、エラーデシメータの次数を下げ例えば、4から2又は3に、デシメータの出力レートを上げる例えば、96ks/秒から192ks/秒にことにより、大幅に低減できる。これにより、例えば遅延が2サンプル期間から1/2又は3/4サンプル期間に減少するが、例えばSoCとMSICとの間で高速データ転送が必要となる。また、エラー信号経路に沿った他のコンポーネントによる遅延が1.25サンプル期間より短いことを要する。ある実施形態では、これは係数適応を例えば、適応FIRフィルタ414などの適応フィルタ内にインプリメントすることにより改善できる。図5は、本発明の実施形態によるシステム500を示す図である。ある実施形態では、システム500はフィルタ例えば、128タップFIRフィルタである。ある実施形態では、システム500は上記の式Aに基づいてインプリメントされたフィルタである。システム500は、複数のレジスタ502例えば、ある実施形態では、1サンプル遅延に対し12824ビット幅レジスタ、乗算器504例えば、12824×18乗算器、及び加算器506を含む。図6は、本発明の実施形態によるシステム600を示す図である。ある実施形態では、システム600は上記の式Dに基づく係数更新インプリメンテーションを示す。システム600は、アドレスカウンタ602、係数レジスタ604、加算器606、データレジスタ608、乗算器610、及びマルチプレクサ612を含む。ある実施形態では、式D及び/又は図6のエラー信号は、係数を更新するのに使われる前に大きく遅延されすぎる。第1の係数h0は、データ入力遅延ラインの最初のサンプルとエラー信号とに基づき更新される。しかし、図6において、エラーサンプルがある時に、入力サンプルが消えるか次の遅延レジスタに動かされると、h0の修正はエラーとなる。それゆえ、ある実施形態では、エラーの現在のサンプルと、Xn-1又はXn-2などの遅延した入力サンプルとに基づきh0を修正する方が適切である。ある実施形態では、入力サンプルの実際のオフセット遅延は、非常に広い範囲でエラー信号が被る遅延の関数として求められる。それゆえ、ある実施形態では、式Dは次のように修正できる。図7は、本発明の実施形態によるシステム700を示す図である。ある実施形態では、システム700はフィルタ例えば、128タップFIRフィルタである。ある実施形態では、システム700は上記の式Gに基づいてインプリメントされたフィルタである。システム700は、複数のレジスタ702例えば、ある実施形態では、1サンプル遅延に対し13624ビット幅レジスタ、1288レジスタ、乗算器704例えば、12824×18乗算器、及び加算器706を含む。システム700は、式Gを参照して説明したインプリメンテーションに基づいて128タップFIRフィルタを示す。FIRフィルタは、データレジスタ長がサンプルが追加された分図7に示したように8サンプル追加大きくなっていることを除き、図5に示したフィルタと同じである。符号インプリメンテーションが採用されていれば、遅延された追加サンプルに符号ビットが格納されるが、例えば、式Cに示したように、LMSインプリメンテーションにより同様の演算がインプリメントされる。図7に示したように、係数適応は式Gに基づいてインプリメントできる。ある実施形態では、式Gの変数jはエラー信号経路における遅延に基づきプログラム可能な値である。ある実施形態では、FIRフィルタサンプリングレートは88.2ks/sであり、4次デシメータを含むエラー信号経路における遅延は約36マイクロ秒である。jの値を5,6又は7に設定すると、ループの安定性とノイズリジェクションの点で満足できる動作をする。ある実施形態による、式G及び/又は図7を参照して説明したインプリメンテーションにより、ノイズサンプルの符号ビットに対して十分なレジスタ数を割り当てられる限り、エラー信号経路における遅延の範囲を広げられる。また、かかるインプリメンテーションにより、エラーデシメータのサンプリングレートをノイズデシメータのサンプリングレートより低くすることもできる。通常のLMSアルゴリズムをNタップのFIRフィルタを用いてインプリメントする場合、N-1個のデータレジスタが必要である。しかし、ある実施形態では、余分なj遅延が加わってしまう。これは、符号ビットだけでなくフルワードのレジスタを追加することを意味する。しかし、LMS符号ビットアルゴリズムをインプリメントする場合、127j個のデジタルサンプルの符号ビットのみを格納すればよい。ある実施形態では、単一ビットレジスタ又はフルワードレジスタすなわち、16ビット乃至24ビットワードサンプルのいずれかを用いる。ある実施形態では、フルレングスレジスタと単一ビットレジスタをミックスしたものはない。かかるミックスは、異なる観点から見ると、レジスタがフルワードを有したとしても、符号アルゴリズムがそのレジスタ中のデータの符号ビットのみを見るように、符号アルゴリズムで用いることができる。CPUベースのインプリメンテーションでは、単一ビットレジスタを用いるよりも標準的レジスタを用いる方が実際的である。カスタムハードウェアデザインに基づくインプリメンテーションでは、LMS符号アルゴリズムにおいて単一ビットレジスタを用いると多くのゲートを節約できる。ある実施形態では、エラー信号ループにおける遅延を最小化しつつ、ΣΔモジュレータを集積したDMICを用いる。ある実施形態では、より高いサンプラーレートで動作する低次sinc関数を用いる。ある実施形態では、FIRフィルタのデータレジスタの一部として、もう少しレジスタビットが追加される。留意点として、ある実施形態では、LMS符号インプリメンテーションを用い、変数jにより示される追加的遅延は、16ビット乃至24ビットサンプル中にあるデジタルワード全体ではなく符号ビットのみを格納してシフトすればよい。ある実施形態では、デジタルマイクロホンDMICは、音響ノイズ信号とエラー信号を検知するためΣΔモジュレータとデシメータを用いる。かかるDMICを用いると、アナログマイクロホンを用いるシステムでは明らかでない問題が生じる。ある実施形態では、余分な遅延要素を含む適応FIRフィルタを用いる。FIRフィルタがNタップフィルタであれば、そのフィルタは一般的にはN-1個のデータレジスタを有する。ある実施形態では、オフセットアドレスレジスタのみでなく、N-1個のデータレジスタとj個の符号ビットレジスタとを用いるFIRフィルタをインプリメントする。ある実施形態では、FIR係数は新しくユニークな方法で例えば、余分な遅延要素を加えることにより更新される。ここではある実施形態を、例えば、128タップフィルタを用いるある方法でインプリメントされるものと説明したが、ある実施形態では、こうした具体的なインプリメンテーションは必要ない。例えば、ある実施形態では、タイプ又はサイズが異なるフィルタを用いても良い。留意点として、この出願書類に例示した時間遅延は実際には機能ブロックや物理的ブロックではない。ある実施形態では、時間遅延は固有inherentのものであり例えば、デシメータにおいて固有、DMIC、デシメータ、及び係数適応ブロックの間のデータ転送プロセスに固有inherentのものである。これらの遅延は、信号経路に有限の時間遅延があることを示すために、図面に図示した。ここに示したシステムモデル図中の遅延は、デシメータと補間器の具体的なインプリメンテーションによるシステムにおける固有の遅延、パラレル/シリアル/パラレル変換に関連する遅延、データ動機のためにレジスタにデータを保持するのに必要な遅延などを表す。事実、ある実施形態では、これらの遅延の、適応フィルタシステムの性能に対する悪い影響は解消される。具体的なインプリメンテーションを参照して実施形態を説明したが、ある実施形態では他のインプリメンテーションが可能である。また、図面に示し及び/又はここに説明した、回路要素の構成及び/又は順序、又はその他の特徴は、図示して説明した具体的な方法で構成する必要はない。ある実施形態では、他の多くの構成が可能である。図に示した各システムでは、ある場合の要素は、それぞれ同じ参照番号又は異なる参照番号を有し、表示された要素が異なる及び/又は同じことを示唆している。しかし、要素は、フレキシブルであり、異なるインプリメンテーションを有し、ここに示し説明したシステムの一部又は全部と機能する。図面に示した様々な要素は同じもの又は違うものである。どれを第1の要素と呼び、どれを第2の要素と呼ぶかは任意的である。また、詳細な説明及び請求項において、coupledとconnectedとの用語及びその変化形を用いることがある。言うまでもなく、これらの用語は互いに同意語として使用したものではない。例えば、一部の実施形態では、接続されたという用語を用いて、2以上の要素が互いに物理的または電気的に直接的に接触していることを示している。結合されたという用語は、2つ以上の要素が物理的または電気的に直接的に接触していることを示している。しかし、結合されたという用語は、複数の要素が互いに直接的には接触してないが、互いに協働または相互作用することを示している。ここで、また一般的に、アルゴリズムとは、所望の結果に導く自己矛盾のない動作又はオペレーションのシーケンスである。これらは物理量の物理的な操作を含む。通常、必ずしも必要ではないが、この物理量には、記憶し、伝達し、結合し、比較し、操作できる電気的または磁気的信号の形をとる。主に一般的な使用のために、これらの信号をビット、値、要素、記号、文字、式、数字等で表すと便利な時がある。しかし、言うまでもなく、これらの用語や類似の用語は適当な物理量と関連しているべきであり、これらの物理量に付された便利なラベルに過ぎない。ある実施形態は、ハードウェア、ファームウェア、及びソフトウェアの1つまたはその組合せで実施することができる。ある実施形態は、機械読み取り可能媒体に格納された命令として実施することもできる。コンピューティングプラットフォームがこの命令を読み出し、実行して、ここに説明した動作を実行する。機械読み取り可能媒体には、機械による読み取りが可能な形式で情報を格納または伝送する任意のメカニズムが含まれる。例えば、機械読み取り可能媒体には、読出専用メモリROM、ランダムアクセスメモリRAM;磁気ディスク記憶媒体;光記憶媒体;フラッシュメモリデバイス;電子的、光学的、音響的その他の形式の伝送信号例えば搬送波、赤外線信号、デジタル信号、信号を送受信するインタフェース等などが含まれる。一実施形態は本発明の一インプリメンテーション又は例である。本明細書において一実施形態、ある実施形態、他の実施形態とは、その実施形態に関して説明する機能、構造、特徴が少なくとも本発明の少なくともある実施形態に含まれるが、必ずしもすべての実施形態には含まれないことを意味している。一実施形態やある実施形態と言っても、必ずしも同じ実施形態を指しているとは限らない。ここに説明し図示したコンポーネント、フィーチャ、構造、特徴などのすべてが、ある具体的な実施形態に含まれる必要はない。例えば、明細書において、コンポーネント、フィーチャ、構造又は特徴が、含まれ得る、含まれることができると言った場合、その具体的なコンポーネント、フィーチャ、構造又は特徴が含まれることは要しない。明細書又は特許請求の範囲で一要素と言う場合、これはその要素が1つだけあることを意味するのではない。明細書又は特許請求の範囲で一追加要素と言う場合、これはその追加要素が1つより多くあることを排除するものではない。ここで実施形態を説明するためにフロー図及び/又は状態図を使ったが、本発明はこれらの図や対応するここでの説明に限定されない。例えば、フローは、例示された各ボックスや状態を通って、図示し説明したのと同じ順序で動く必要はない。本発明は、ここに列記した具体的な詳細事項に限定されない。実際、本開示の利益を享受する当業者には、上記の説明と図面から、本発明の範囲内で、多数の変形を行うことができるだろう。したがって、本発明の範囲を画定するのは、補正も含めた以下の請求項である。"