Ge、Sn、C、及びNのいずれかの不純物を半導体基板の表面に導入し、前記不純物が導入された前記半導体基板の表面にトンネル絶縁膜が形成されるように、前記半導体基板を熱酸化し、前記トンネル絶縁膜上に電荷蓄積層を有するゲートを形成し、前記ゲートと自己整合的に前記半導体基板内に不純物拡散領域を形成することを特徴とする半導体記憶装置の製造方法。半導体基板の表面に配されたチャネルとなる領域と、前記チャネルとなる領域を覆うトンネル絶縁膜と、前記トンネル絶縁膜を覆う電荷蓄積層と、前記電荷蓄積層を覆う電極間絶縁膜と、前記電極間絶縁膜を覆う制御電極と、を備え、前記チャネルとなる領域は、Ge、Sn、及びCのいずれかを不純物として含むことを特徴とする半導体記憶装置。前記チャネルとなる領域は、3×1021atoms/cm3以上の濃度でCを含むことを特徴とする請求項2に記載の半導体記憶装置。半導体基板の表面に配されたチャネルとなる領域と、前記チャネルとなる領域を覆うトンネル絶縁膜と、前記トンネル絶縁膜を覆う電荷蓄積層と、前記電荷蓄積層を覆う電極間絶縁膜と、前記電極間絶縁膜を覆う制御電極と、を備え、前記トンネル絶縁膜は、前記チャネルとなる領域側から前記電荷蓄積層側まで連続的にNを不純物として含む不純物プロファイルを有し、前記不純物プロファイルは、前記チャネルとなる領域側にピークを有することを特徴とする半導体記憶装置。前記不純物プロファイルは、前記トンネル絶縁膜内における前記ピークの位置から前記浮遊電極へ近づくに従って徐々に濃度が小さくなっていることを特徴とする請求項4に記載の半導体記憶装置。1つの実施形態は、例えば、トンネル電流を容易に増加できる半導体記憶装置の製造方法、及び半導体記憶装置を提供することを目的とする。1つの実施形態によれば、半導体記憶装置の製造方法が提供される。半導体記憶装置の製造方法では、Ge、Sn、C、及びNのいずれかの不純物を半導体基板の表面に導入する。半導体記憶装置の製造方法では、前記不純物が導入された前記半導体基板の表面にトンネル絶縁膜が形成されるように、前記半導体基板を熱酸化する。半導体記憶装置の製造方法では、前記トンネル絶縁膜上に電荷蓄積層を有するゲートを形成する。半導体記憶装置の製造方法では、前記ゲートと自己整合的に前記半導体基板内に不純物拡散領域を形成する。以下に添付図面を参照して、実施形態にかかる半導体記憶装置を詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。第1の実施形態第1の実施形態にかかる半導体記憶装置100について図1を用いて説明する。図1a、bは、半導体記憶装置100の断面構成を、半導体記憶装置100がフローティングゲート型不揮発性メモリである場合について例示的に示す図である。図1aは、ワードライン107の長手方向に沿って切った場合の断面を示し、図1bは、図1aのA-A’断面、すなわち活性領域AAの長手方向に沿って切った場合の断面を示す。半導体記憶装置100は、例えば活性領域AAの長手方向に沿って配置された複数のメモリセルが直列接続されたNAND型フラッシュメモリである。半導体記憶装置100では、例えば、複数のワードライン107と複数の活性領域AAとの交差する位置にメモリセルとしての複数のセルトランジスタCT1、CT2等が配されている。すなわち、半導体記憶装置100は、例えば2次元的に配列された複数のセルトランジスタCT1、CT2等を備える。各活性領域AAは、半導体基板SB内で素子分離部105により画定されている。各ワードライン107は、対応するセルトランジスタCT1、CT2等の制御電極として機能する。そこで、以下の説明では、ワードライン107を制御電極107として説明する。また、以下では、セルトランジスタCT1について例示的に説明するが、他のセルトランジスタCT2等についても同様である。セルトランジスタCT1は、チャネルとなる領域CH、不純物拡散領域110、111、トンネル絶縁膜103、浮遊電極104、電極間絶縁膜106、制御電極107、側壁絶縁膜108を備える。チャネルとなる領域CHは、活性領域AA内で不純物拡散領域110、111により画定されている図1b参照。チャネルとなる領域CHは、セルトランジスタCT1が動作する際にチャネルが形成される領域である。活性領域AAは、半導体基板SB内で素子分離部105により画定されている。素子分離部105は、1つの活性領域AAを他の活性領域AAから電気的に分離している。素子分離部105は、例えばSTI型の構造を有しており、絶縁物例えば、シリコン酸化物で形成されている。チャネルとなる領域CHは、例えば第1導電型例えば、P型の不純物例えば、Bを含む半導体例えば、シリコンで形成されている。また、チャネルとなる領域CHは、Ge、Sn、Cのいずれかを不純物102として含む。不純物102は、チャネルとなる領域CHの仕事関数を変調トンネル電流を増大させるための不純物である。Ge、Sn、Cの元素は、チャネルとなる領域CHの仕事関数を効果的に低減でき、半導体例えば、シリコンから析出しにくい。Geは、仕事関数の変調トンネル電流の増大と同時にチャネル抵抗が低減できるというメリットがある。Cは、仕事関数変調トンネル電流増大効果が、他すなわち、Ge、Snよりも大きい。不純物拡散領域110、111は、活性領域AA内でチャネルとなる領域CHに隣接して配されている図1b参照。不純物拡散領域110、111は、セルトランジスタCT1が動作する際にセルトランジスタCT1のソース又はドレインとして機能する領域である。不純物拡散領域110、111は、例えば第2導電型例えば、N型の不純物例えば、P、As、Sbを含む半導体例えば、シリコンで形成されている。不純物拡散領域110、111は、第2導電型の不純物を、チャネルとなる領域CHにおける第1導電型の不純物の濃度よりも高い濃度で含む。トンネル絶縁膜103は、チャネルとなる領域CHを覆っている。トンネル絶縁膜103は、絶縁物例えば、シリコン酸化物で形成されている。トンネル絶縁膜103は、セルトランジスタCT1が動作する際にチャネルとなる領域CHと浮遊電極104との間で電荷例えば電子をトンネルさせる膜である。トンネル絶縁膜103の厚さは、例えば、5nm~10nmである。浮遊電極104は、トンネル絶縁膜103を覆っている。浮遊電極104は、トンネル絶縁膜103を介してチャネルとなる領域CHからトンネルした電荷を蓄積する。浮遊電極104は、例えば第2導電型例えば、N型の不純物を含む半導体例えば、アモルファスシリコン、ポリシリコン、シリコンゲルマンで形成されている。あるいは、浮遊電極104は、例えば金属系の材料で形成されていてもよい。浮遊電極104の厚さは、例えば、30nm~80nmである。電極間絶縁膜106は、浮遊電極104を覆っている。電極間絶縁膜106は、浮遊電極104により蓄積された電荷が制御電極107へリークしないようにブロック抑制する機能を有する。電極間絶縁膜106は、例えば、シリコン酸化膜又はシリコン窒化膜の単層で形成されていてもよいし、シリコン酸化膜及び/又はシリコン窒化膜の積層された膜で形成されていてもよい。例えば、電極間絶縁膜106は、ONO膜シリコン酸化膜/シリコン窒化膜/シリコン酸化膜で形成されていても良い。あるいは、電極間絶縁膜106は、金属化合物系の絶縁膜や高誘電率絶縁膜で形成されていても良い。電極間絶縁膜106の厚さは、例えば、5nm~20nmである。制御電極107は、電極間絶縁膜106を覆っている。制御電極107は、セルトランジスタCT1の動作を制御するためのゲート電極として機能する。制御電極107は、例えば第2導電型例えば、N型の不純物を含む半導体例えば、ポリシリコンで形成されている。あるいは、制御電極107は、例えば金属系の材料例えば、タングステンで形成されていてもよい。側壁絶縁膜108は、活性領域AAの長手方向において図1b参照、制御電極107の上面及び側面、電極間絶縁膜106の側面、浮遊電極104の側面、及びトンネル絶縁膜103の側面を覆っている。これにより、側壁絶縁膜108は、制御電極107や浮遊電極104の側壁を保護する。側壁絶縁膜108は、絶縁物例えば、シリコン酸化物で形成されている。側壁絶縁膜108は、層間絶縁膜109により覆われている。層間絶縁膜109は、セルトランジスタCT1と活性領域AAの長手方向に隣接する他のセルトランジスタ図示せずとを互いに絶縁するとともに、セルトランジスタCT1と上方の配線図示せず等とを互いに絶縁している。層間絶縁膜109は、絶縁物例えば、シリコン酸化物で形成されている。このように、チャネルとなる領域CHは、チャネルとなる領域CHの仕事関数を変調トンネル電流を増大させるための不純物102を有している。これにより、セルトランジスタCT1が動作特に、プログラム動作する際に、トンネル絶縁膜103を通したトンネル電流を容易に増加させることができる。例えば、チャネルとなる領域CHにCを不純物102として導入した場合に関して、本発明者らが実験を行ったところ、図7に示す結果が得られた。すなわち、チャネルとなる領域CHにおける不純物102の濃度を変えたセルトランジスタをそれぞれ含む複数のサンプルを用意し、各サンプルにおけるセルトランジスタの制御電極に一定の電圧を印加した場合について、トンネル絶縁膜を通したトンネル電流を測定した。その結果、図7に示されるように、チャネルとなる領域が、3×1021atoms/cm3以上の濃度でCを含む場合に、トンネル絶縁膜103を通したトンネル電流を容易に増加させることができることが確認された。このように、トンネル絶縁膜103を通したトンネル電流を容易に増加させることができるので、プログラム速度を高速化でき、プログラムウインドウを増加でき、プログラム電圧を低電圧化できるため、信頼性に優れたメモリセルを実現できる。なお、上記では、電荷を蓄積する電荷蓄積層として浮遊電極104を形成したフローティングゲート型不揮発性メモリである半導体記憶装置100の例を説明したが、MONOS型の不揮発性メモリに適用しても、同様の効果が得られる。MONOS型の不揮発性メモリにおいては、平面型でも3Dゲートオールアラウンド型でも同様の効果が得られる。次に、半導体記憶装置100の製造方法について図2から図6を用いて説明する。図2a~図6bは、半導体記憶装置100の製造方法を示す工程断面図である。図2aに示す工程では、半導体基板SBiを準備する。半導体基板SBiは、例えば、P型シリコン基板、もしくはN型シリコン基板上にP型ウエルを形成したものとする。そして、半導体基板SBi上に、後の工程でイオン注入を行うための犠牲絶縁膜113を形成する。犠牲絶縁膜113は、例えば、シリコン酸化膜で形成する。形成すべきセルトランジスタCT1、CT2等のチャネルとなる領域CHを含む半導体基板SBi内の表面SBi1近傍に、仕事関数を変調させる元素例えばGe、Sn、Cなどの不純物102を導入する。具体的には、イオン注入法により、Ge、Sn、及びCのいずれかのイオンを、犠牲絶縁膜113越しに半導体基板SBi内の表面SBi1へ注入する。そして、イオン注入による半導体基板SBi内のダメージ結晶欠陥等を回復するためのアニールを例えば1050°Cで行う。なお、イオン注入法により不純物102を半導体基板SBiの表面SBi1に導入する代わりに、気相拡散法により、不純物102となるべきガスを半導体基板SBiの表面SBi1に供給して、不純物102を半導体基板SBiの表面SBi1に導入してもよい。あるいは、CVD化学気相成長法により、不純物102を含有するシリコン薄膜を半導体基板SBiの表面SBi1上に成膜して、不純物102を半導体基板SBiの表面SBi1に導入してもよい。平面型セルの場合は、どの方法を用いてもよいが、3D型のセルでは、気相拡散法やCVD法を用いたほうがよい。図2bに示す工程では、犠牲絶縁膜113を希フッ酸にて剥離する。犠牲絶縁膜113の剥離後に、半導体基板SBiを例えば1000°C程度で熱酸化する。すなわち、不純物102が導入された半導体基板SBiの表面SBi2に、熱酸化法により、トンネル絶縁膜103iを形成する。トンネル絶縁膜103iは、例えば、3nm~10nm程度の厚さで形成する。図3aに示す工程では、例えばCVD法により、トンネル絶縁膜103iの上にトンネル絶縁膜103iを覆うように、浮遊電極104の下部導電膜1041となるべき導電膜1041iを形成する。導電膜1041iは、例えば第2導電型例えば、N型の不純物を含む半導体例えば、アモルファスシリコン、ポリシリコン、シリコンゲルマンで形成する。導電膜1041iは、例えば、10nm~100nm程度の厚さで形成する。次いで、例えばCVD法により、導電膜1041iの上に、シリコン窒化膜115iを例えば50nm~200nm程度の厚さで形成する。そして、例えばCVD法により、シリコン窒化膜115iの上に、シリコン酸化膜116iを例えば50nm~400nm程度の厚さで形成する。シリコン酸化膜116iの上にフォトレジストを塗布し、露光現象によりフォトレジストをパターニングする。これにより、形成すべき活性領域AAの長手方向にそれぞれ延びた複数のラインパターンLP1、LP2等を含むレジストパターンであって、形成すべきセルトランジスタCT1、CT2等に対応したレジストパターンを形成する。図3bに示す工程では、レジストパターンをエッチングマスクにしてシリコン酸化膜116i図3a参照をエッチングする。すなわち、ラインパターンをシリコン酸化膜116iに転写する。エッチング後にレジストパターン複数のラインパターンLP1、LP2等を除去する。そして、シリコン酸化膜116をマスクすなわち、ハードマスクにして、シリコン窒化膜115i、導電膜1041i、トンネル絶縁膜103i、及び半導体基板SBiをエッチングする。これにより、ラインパターンが転写されたシリコン窒化膜115、導電膜1041j、トンネル絶縁膜103jを形成するとともに、半導体基板SBjの表面SBj1に溝TR1~TR3を形成する。図4aに示す工程では、例えばCVD法により、溝TR1~TR3に絶縁物例えば、シリコン酸化物を例えば200nm~1500nmの厚さで埋め込む。これにより、活性領域AAを画定する素子分離部105iを半導体基板SBjの表面SBj1及びその上に形成する。素子分離部105iにより画定された活性領域AAは、セルトランジスタCT1、CT2等に対応したチャネルとなる領域CHを含むものとなっている。そして、CMP法化学的機械的研磨法により、シリコン酸化膜116を除去するとともに、埋め込まれた絶縁物の上面を平坦化する。このとき、シリコン窒化膜115をストッパーにして平坦化を行う。次いで、シリコン窒化膜115を選択的にエッチングすることが可能な方法例えば、CF4とO2との混合ガスのラジカル並びにH2Oを用いたドライエッチング法を用いて、シリコン窒化膜115を選択的に除去する。図4bに示す工程では、シリコン窒化膜115の除去後に得られた溝TR11、TR12図4a参照に、例えばCVD法により、導電物質例えば、ポリシリコンを埋め込む。これにより、浮遊電極104の上部導電膜1042となるべき導電膜1042iを形成する。図5aに示す工程では、例えばCMP法により、素子分離部105iをストッパーにして導電膜1042iの平坦化を行う。そして、素子分離部105iをエッチバックし、素子分離部105の上面を導電膜1042jの上面よりも低くする。図5bに示す工程では、例えばCVD法により、導電膜1042j及び素子分離部105を覆うように、電極間絶縁膜106iを形成する。電極間絶縁膜106iは、例えば、ONO膜シリコン酸化膜1061i/シリコン窒化膜1062i/シリコン酸化膜1063iで形成する。すなわち、導電膜1042j及び素子分離部105を覆うように、シリコン酸化膜1061i、シリコン窒化膜1062i、シリコン酸化膜1063iを順に堆積する。このとき、電極間絶縁膜106iのトータルの厚さは、例えば、5nm~20nmになるようにする。図6aに示す工程では、電極間絶縁膜106iの上に電極間絶縁膜106iを覆うように、例えばCVD法により、制御電極107となるべき導電膜107iを導電物質例えば、ポリシリコンで形成する。そして、加工用のハードマスクとなるシリコン酸化膜等の絶縁膜図示せずを形成し、次いでフォトレジストを塗布し、露光現象によりレジストをパターニングする。これにより、活性領域AAの長手方向と交差する方向すなわち、形成すべき制御電極107に沿った方向にそれぞれ延びた複数のラインパターンを含むレジストパターン図示せずを形成する。図6bに示す工程では、ラインパターンを絶縁膜に転写して、パターニングされた絶縁膜を形成する。そして、パターニングされた絶縁膜をマスクすなわち、ハードマスクとして、導電膜107i、電極間絶縁膜106iシリコン酸化膜1063i、シリコン窒化膜1062i、シリコン酸化膜1061i、導電膜1042j、導電膜1041j、及びトンネル絶縁膜103jをエッチング加工する。これにより、浮遊電極104、電極間絶縁膜106、及び制御電極107が順に積層されたゲート電極Gと、ゲート電極Gに対応したトンネル絶縁膜103とが形成される。電極間絶縁膜106では、シリコン酸化膜1061、シリコン窒化膜1062、シリコン酸化膜1063が順に積層されている。浮遊電極104では、導電膜1041、導電膜1042が順に積層されている。次に、ゲート電極Gをマスクとしてイオン注入を行う。これにより、ゲート電極Gと自己整合的に半導体基板SBにおける活性領域AA内にソース又はドレインとなる不純物拡散領域110、111を形成する。ここで、活性領域AA内において不純物拡散領域110、111に挟まれた領域が、チャネルとなる領域CHとして画定される。そして、活性領域AAの長手方向において図1b参照、制御電極107の上面及び側面、電極間絶縁膜106の側面、浮遊電極104の側面、及びトンネル絶縁膜103の側面を覆うように、側壁絶縁膜108を例えばシリコン酸化物で形成する。そして、側壁絶縁膜108を覆うように、層間絶縁膜109を例えばシリコン酸化物で形成する。さらに、通常の配線工程等を経て、図1に示すような半導体記憶装置100を得る。すなわち、半導体記憶装置100の各セルトランジスタCT1、CT2において、チャネルとなる領域CHは、Ge、Sn、及びCのいずれかを不純物102として含んでいる。ここで、仮に、図2aに示す工程で、半導体基板SBi内の表面SBi1近傍に、SやFを、仕事関数を変調トンネル電流を増大させるための不純物として導入した場合を考える。この場合、図2bに示す工程で、半導体基板SBiを熱酸化した際にSやFが半導体基板SBiから抜けてしまう傾向にある。これにより、仕事関数を変調トンネル電流を増大させるための不純物をチャネルとなる領域CHに含んだ半導体記憶装置100を得ることが困難になるので、トンネル絶縁膜を通したトンネル電流を増加させることも困難になる。それに対して、第1の実施形態では、図2aに示す工程で、半導体基板SBi内の表面SBi1近傍に、Ge、Sn、Cのいずれかを、仕事関数を変調トンネル電流を増大させるための不純物102として導入する。これにより、図2bに示す工程で、半導体基板SBiを熱酸化した際に、不純物102が半導体基板SBi内にとどまりやすいので、仕事関数を変調トンネル電流を増大させるための不純物102をチャネルとなる領域CHに含んだ半導体記憶装置100を得ることができる。この結果、チャネルとなる領域CHの仕事関数を低減できるので、電荷に対するトンネル絶縁膜103のバリアハイトを実効的に下げることができる。したがって、少ない導入量であっても、セルトランジスタCT1が動作特に、プログラム動作する際に、トンネル絶縁膜103を通したトンネル電流を容易に増加させることができる。また、チャネルとなる領域CHを含む半導体基板SBi内の表面SBi1全体において、不純物102として導入された仕事関数を変調させる元素例えばGe、Sn、Cなどをとどめることができるので、各セル各セルトランジスタの間において均等な濃度で不純物102をチャネルとなる領域CHに含んだ半導体記憶装置100を得ることができる。この結果、セル間におけるトンネル電流のばらつきを抑制しながら、トンネル絶縁膜103を通したトンネル電流を容易に増加させることができる。さらに、トンネル絶縁膜103を通したトンネル電流を容易に増加させることができるので、プログラム速度を高速化でき、プログラムウインドウを増加でき、プログラム電圧を低電圧化できるため、信頼性に優れたメモリセルを実現できる。あるいは、仮に、図2aに示す工程で準備する半導体基板SBiがSiCで形成されている場合を考える。この場合、大口径の半導体基板SBiを安価に作る準備することができないため、半導体記憶装置100の製造コストが増大する可能性がある。それに対して、第1の実施形態では、図2aに示す工程で準備する半導体基板SBiがシリコンSiで形成されている。これにより、大口径の半導体基板SBiを安価に作る準備することができるため、半導体記憶装置100の製造コストを低減できる。また、図2aに示す工程で準備する半導体基板SBiがSiCやSiGeで形成されている場合、高温工程を用いても図2bに示す工程で絶縁耐圧が10MV/cm以上の良質なトンネル絶縁膜トンネル酸化膜を得にくい。このため、高電圧の印加により書き込み消去を行う不揮発性メモリをSiC基板上に形成することは極めて困難である。それに対して、第1の実施形態では、図2aに示す工程で準備する半導体基板SBiがシリコンSiで形成されており、図2bに示す工程で熱酸化法により良質なトンネル絶縁膜トンネル酸化膜103iを形成するために、1000°C程度で半導体基板SBiを熱酸化すれば十分である。さらに、半導体基板SBiがシリコンSiで形成されているため、イオン注入による半導体基板SBi内のダメージ結晶欠陥等を回復するためのアニールについても、1050°C程度で行えば十分である。これにより、熱酸化やアニールによる不純物102の拡散を抑制できるので、各セルトランジスタのサイズを微細にすることが容易である。また、実用的に十分な耐圧を有したトンネル絶縁膜103を形成することができる。第2の実施形態次に、第2の実施形態にかかる半導体記憶装置200について図8を用いて説明する。図8a、bは、半導体記憶装置200の断面構成を、半導体記憶装置200がフローティングゲート型不揮発性メモリである場合について例示的に示す図である。図8aは、制御電極ワードライン107の長手方向に沿って切った場合の断面を示し、図8bは、図8aのC-C’断面、すなわち活性領域AAの長手方向に沿って切った場合の断面を示す。以下では、第1の実施形態と異なる部分を中心に説明する。第1の実施形態では、チャネルとなる領域CHに仕事関数を変調させる不純物102を導入する例を示したが、第2の実施形態では、トンネル絶縁膜203中で正の固定電荷となる不純物212をトンネル絶縁膜203中に含有させるために、不純物202をあらかじめチャネルとなる領域CH200に導入する。トンネル絶縁膜203中で正の固定電荷となる不純物212は、たとえば、N窒素があげられる。すなわち、半導体記憶装置200における各セルトランジスタCT201、CT202は、チャネルとなる領域CH200及びトンネル絶縁膜203を備える。チャネルとなる領域CH200は、N窒素を不純物202として含む。不純物202は、不純物212をトンネル絶縁膜203中に含有させるために予めチャネルとなる領域CH200に導入された不純物である。具体的には、図9dに示すように、チャネルとなる領域CH200は、トンネル絶縁膜203側から半導体基板SB内部側まで連続的にNを不純物202として含む不純物プロファイルPF202を有する。不純物プロファイルPF202では、トンネル絶縁膜203側から半導体基板SB内部側まで徐々に不純物濃度が小さくなっている。また、この不純物プロファイルPF202は、チャネルとなる領域CH200とトンネル絶縁膜203との界面で不純物212の不純物プロファイルPF212に連続している。トンネル絶縁膜203は、N窒素を不純物212として含む。不純物212は、トンネル絶縁膜203中で正の固定電荷となる不純物である。具体的には、図9dに示すように、トンネル絶縁膜203は、チャネルとなる領域CH200側から浮遊電極104側まで連続的にNを不純物212として含む不純物プロファイルPF212を有する。この不純物プロファイルPF212は、チャネルとなる領域CH200側にブロードなピークPK212を有する。また、この不純物プロファイルPF212では、トンネル絶縁膜203内におけるピークPK212の位置から浮遊電極104へ近づくに従って徐々に不純物濃度が小さくなっている。また、第2の実施形態にかかる半導体記憶装置200の製造方法では、図2aに示す工程で半導体基板SBi内の表面SBi1近傍にN窒素を導入する。そして、図2bに示す工程と同様に、熱酸化法によりトンネル絶縁膜203を形成する際、チャネルとなる領域CH200中の不純物202をトンネル絶縁膜203中へ熱拡散させる。ここで、仮に、図2aに示す工程でチャネルとなる領域CHにN窒素を導入せずに、図2bに示す工程でトンネル絶縁膜を形成した後に、NOガス又はN2Oガスで、トンネル絶縁膜/半導体基板の界面にN窒素を導入する場合比較例1について考える。この場合、図9aに示されるように、トンネル絶縁膜/半導体基板の界面近傍以外にNが入りにくく、トンネル絶縁膜中の大部分の領域においてNを導入することができないため、トンネル電流を増大させるだけの、所望のN濃度を得にくい。あるいは、仮に、図2aに示す工程でチャネルとなる領域CHにN窒素を導入せずに、図2bに示す工程でトンネル絶縁膜を形成した後に、ラジカル窒化を行ってトンネル絶縁膜にN窒素を導入する場合比較例2について考える。この場合、図9bに示すように、トンネル絶縁膜中における浮遊電極側の表面近傍以外にNが入りにくく、トンネル絶縁膜中の大部分の領域においてNを導入することができないため、トンネル電流を増大させるだけの、所望のN濃度を得にくい。あるいは、仮に、図2aに示す工程でチャネルとなる領域CHにN窒素を導入せずに、図2bに示す工程でトンネル絶縁膜を形成した後に、NH3ガスによる窒化を行ってトンネル絶縁膜にN窒素を導入する場合比較例3について考える。この場合、図9cに示すように、トンネル絶縁膜/半導体基板の界面近傍及びトンネル絶縁膜中における浮遊電極側の表面近傍以外にNが入りにくく、トンネル絶縁膜中の大部分の領域において実質的にNを導入することができないため、トンネル電流を増大させるだけの、所望のN濃度を得にくい。それに対して、第2の実施形態では、図2aに示す工程で半導体基板SBi内の表面SBi1近傍にN窒素を導入し、熱酸化法によりトンネル絶縁膜203を形成する際、チャネルとなる領域CH200中の不純物202をトンネル絶縁膜203中へ熱拡散させる。これにより、トンネル絶縁膜203が、チャネルとなる領域CH200側から浮遊電極104側まで連続的にNを不純物212として含む不純物プロファイルPF212を有するようになる。すなわち、トンネル絶縁膜203中の全体にわたって正の固定電荷となる不純物212がトンネル絶縁膜203中に含有されているので、電荷に対するトンネル絶縁膜203のバリアハイトを効果的に下げることができる。これにより、トンネル絶縁膜203を通したトンネル電流を容易に増大できる。特に、不純物プロファイルPF212は、チャネルとなる領域CH200側にブロードなピークPK212を有する。すなわち、比較例1~3に比べて、より多くのN窒素を、トンネル絶縁膜/半導体基板の界面近傍だけでなく、トンネル絶縁膜中に含有させることができる。これにより、浮遊電極104に蓄積された電荷のリークを抑制しながら、プログラム動作時におけるトンネル絶縁膜を通したトンネル電流を容易に増加させることができる。本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。