1個のメモリセルに記憶する、読み出し単位であるページが異なるNNは2以上の自然数ビットのデータを、2N個の閾値電圧分布に基づく確率を用いた反復計算により復号を行いときに、ハードビット読み出しのための2N-1個の基準電圧のそれぞれと、ソフトビット読み出しのための、それぞれの前記基準電圧よりも低い電圧および高い電圧からなる複数の中間電圧と、からなる2N-1組の電圧セットのうち、読み出すページに属する1ビットデータの読み出しに必要な前記電圧セットを選択し、選択した前記電圧セットの電圧を読み出し電圧として前記メモリセルに印加する制御を行うワード線制御部と、それぞれの前記読み出し電圧に基づく対数尤度比を記憶する対数尤度比テーブル記憶部と、前記ワード線制御部が印加した前記読み出し電圧により読み出したデータを、前記対数尤度比テーブル記憶部に記憶された前記読み出し電圧に対応した前記対数尤度比を用いて、復号をする復号器と、を有することを特徴とする半導体メモリ装置。第1のビットおよび第2のビットを含むNは2以上の自然数ビットのデータを記憶するメモリセルと、前記メモリセルに読み出し電圧を印加するワード線と、前記メモリセルからデータを読み出すために、前記ワード線に読み出し電圧を印加する制御を行うワード線制御部と、それぞれの読み出し電圧に基づく対数尤度比を記憶する対数尤度比テーブル記憶部と、それぞれの前記読み出し電圧に基づく対数尤度比を記憶する対数尤度比テーブル記憶部と、前記ワード線に印加された読み出し電圧により読み出されたデータが入力される復号器と、を具備し、前記ワード線制御部は、前記第1のビットを読み出す場合には、第1のハードビットを読み出すために第1の基準電位をワード線に印加し、前記第2のビットを読み出す場合には、第2のハードビットを読み出すために、前記第1の基準電位よりも低い第2の基準電位と前記第1の基準電位よりも高い第3の基準電位とをワード線に印加し、前記ワード線制御部は、前記第2のビットを読み出す場合に、ソフトビットを読み出すために、前記第2の基準電位よりも低い第1の中間電位と、前記第2の基準電位よりも高い第2の中間電位と、前記第2の中間電位よりも高く前記第3の基準電位よりも低い第3の中間電位と、前記第3の基準電位よりも高い第4の中間電位とをワード線に印加し、前記復号器は、前記ソフトビットに対応する対数尤度比を用いて前記第2のビットの復号を行い、前記第2の中間電位と前記第1の基準電位との差は、前記第2の中間電位と前記第2の基準電位との差よりも大きく、前記第3の中間電位と前記第1の基準電位との差は、前記第3の中間電位と前記第3の基準電位との差よりも大きく、前記復号器は、前記メモリセルの閾値電圧が、前記第2の中間電位と前記第3の中間電位との間の場合には、同一の対数尤度比を用いて前記第2のビットの復号を行うことを特徴とする半導体メモリ装置。前記1個のメモリセルに記憶するN個の1ビットデータの誤り発生率を平均化するように、前記読み出し電圧が設定されていることを特徴とする請求項1または請求項2に記載の半導体メモリ装置。半導体メモリ装置の1個のメモリセルに記憶する、読み出し単位であるページが異なるNNは2以上の自然数ビットのデータを、2N個の閾値電圧分布に基づく確率を用いた反復計算により、前記ページ毎に復号するときに、ハードビット読み出しのための2N-1個の基準電圧のそれぞれと、ソフトビット読み出しのための、それぞれの前記基準電圧よりも低い電圧および高い電圧からなる複数の中間電圧と、からなる2N-1組の電圧セットのうち、前記Nビットのうちの読み出し対象の前記ページに属する1ビットデータの読み出しに必要な前記電圧セットの電圧を選択し、選択した前記電圧セットの電圧を読み出し電圧として前記メモリセルに印加する電圧印加工程と、前記メモリセルに印加した前記読み出し電圧により読み出したデータを、それぞれの前記読み出し電圧に基づく対数尤度比を記憶する対数尤度比テーブル記憶部に記憶された対数尤度比を用いて、復号をする復号工程と、を具備することを特徴とする復号方法。前記1個のメモリセルに記憶するN個の前記1ビットデータの誤り発生率を平均化するように、前記読み出し電圧が設定されていることを特徴とする請求項4に記載の復号方法。本発明は、復号の処理速度が速い半導体メモリ装置および処理速度が速い復号方法を提供することを目的とする。本発明の一態様の半導体メモリ装置は、1個のメモリセルに記憶する、読み出し単位であるページが異なるNNは2以上の自然数ビットのデータを、2N個の閾値電圧分布に基づく確率を用いた反復計算により復号を行うときに、ハードビット読み出しのための2N-1個の基準電圧のそれぞれと、ソフトビット読み出しのための、それぞれの基準電圧よりも低い電圧および高い電圧からなる複数の中間電圧と、からなる2N-1組の電圧セットのうち、読み出すページに属する1ビットデータの読み出しに必要な電圧セットを選択し、選択した前記電圧セットの電圧を読み出し電圧としてメモリセルに印加する制御を行うワード線制御部と、それぞれの読み出し電圧に基づく対数尤度比を記憶する対数尤度比テーブル記憶部と、ワード線制御部が印加した読み出し電圧により読み出したデータを、対数尤度比テーブル記憶部に記憶された読み出し電圧に対応した対数尤度比を用いて、復号をする復号器と、を有する。また本発明の別の一態様の復号方法は、半導体メモリ装置の1個のメモリセルに記憶する、読み出し単位であるページが異なるNNは2以上の自然数ビットのデータを、2N個の閾値電圧分布に基づく確率を用いた反復計算により復号するときに、ハードビット読み出しのための2N-1個の基準電圧のそれぞれと、ソフトビット読み出しのための、それぞれの基準電圧よりも低い電圧および高い電圧からなる複数の中間電圧と、からなる2N-1組の電圧セットのうち、読み出すページに属する1ビットデータの読み出しに必要な電圧セットを選択し、選択した前記電圧セットの電圧を読み出し電圧としてメモリセルに印加する電圧印加工程と、ワード線制御部が印加した読み出し電圧により読み出したデータを、それぞれの読み出し電圧に基づく対数尤度比を記憶する対数尤度比テーブル記憶部に記憶された対数尤度比を用いて、復号をする復号工程と、を具備する。<第1実施形態>以下、図面を参照して本発明の第1実施形態の半導体メモリ装置および復号方法を説明する。図1に示すように、本実施の形態の半導体メモリ装置であるメモリカード3はパソコンまたはデジタルカメラ等のホスト4から受信したデータを記憶し、記憶したデータをホスト4に送信する記憶媒体である。メモリカード3はホスト4とともに、例えば携帯音楽プレーヤであるMP3プレーヤ等のメモリシステム5を構成していてもよい。メモリカード3は、半導体メモリ部以下、単にメモリ部ともいう。13と、復号器1を具備したメモリコントローラ2とを有する。メモリ部13は、NAND型フラッシュメモリから構成されており、単位セルである多数のメモリセル13Dが、書き込みに用いるビット線不図示および読み出しに用いるワード線13E等で接続された構造を有する。書き込みおよび読み出しは複数のビットデータからなるページ単位で行われる。ワード線13Eはワード線制御部21と接続されている。本実施の形態のメモリカード3のメモリセル13Dは、1個のメモリセルにNビットNは2以上の自然数のデータを記憶可能な多値メモリセルである。そして、メモリコントローラ2は、バス17を介して接続された、ROM10と、CPUコア11と、RAM18と、ホストI/Fインターフェイス14と、誤り検出訂正部以下ECC部という15と、NANDI/Fインターフェイス16とを有する。メモリコントローラ2は、CPUコア11を用いて、ホストI/F14を介してホスト4とのデータ送受信を、NANDI/F16を介してメモリ部13とのデータ送受信を行う。またメモリコントローラ2は、メモリ部13のアドレス管理をCPUコア11で実行されるFWFirmwareで実現している。また、ホスト4からのコマンド入力に応じたメモリカード3全体の制御もFWで実行される。ROM10には、メモリカード3の制御プログラム等が格納されており、RAM18には、アドレス管理で必要となるアドレス変換デーブル等が記憶される。ECC部15は、データ記憶時に誤り訂正符号を生成し付与する符号化器12と、データ読み出し時に、読み出された符号化データを復号する復号器1とを有する。符号化および復号は複数のビットデータからなるECCフレーム単位で行われる。なお、書き込みおよび読み出し単位であるページは複数のECCフレームからなる。本実施の形態の復号器1のECC部15は、確率に基づく反復計算により軟判定復号する誤り訂正符号であるLDPC符号を用いる。また図2に示すように、メモリカード3は、メモリセル13Dにワード線13Eを介して、後述する所定電圧セットの電圧を印加する制御を行うワード線制御部21と、読み出し電圧閾値電圧に基づいた対数尤度比テーブルを記憶する対数尤度比テーブル記憶部22と、対数尤度比を用いて軟判定復号する復号器1とを有する。硬判定復号においては、ECCフレームに付与されているパリティを用いて演算が行われる。これに対して、LDPC符号により符号化されたデータの復号においては、所定の読み出し電圧により読み出された閾値電圧に基づくデータから、0か1かを示すハードビットHBと、HBの確からしさを示す対数尤度比LLRが対数尤度比テーブルをもとに算出される。そして、LLRをもとに、ECCフレーム単位で、確率に基づく反復計算により軟判定復号による誤り訂正処理が行われる。比較例の復号ここで、図3を用いて、実施形態と比較のために、1個のメモリセルに3ビットのデータを記憶する半導体メモリ装置N=3における比較例の復号について説明する。なお、図3等において上段は閾値電圧分布の模式図であり横軸は電圧Vを示し、縦軸は発生頻度、すなわちメモリセル数nを示しており、下段は上段の閾値電圧分布に対応した36レベルのハードビットHBおよびソフトビットSB/対数尤度比LLRテーブルを示している。1個のメモリセルに3ビットのデータを記憶する半導体メモリ装置の、それぞれのメモリセルには、最初に記憶される第1のビットであるLowerビットLビットと、次に記憶される第2のビットであるMiddleビットMビットと、最後に記憶される第3のビットであるUpperビットUビットとが記憶されている。データ読み出しのときには、HB/SBの読み出しが行われる。HB読み出し電圧基準電圧は、2N個の閾値電圧分布の、それぞれの中間電圧であり、2N-1個印加される。すなわち、図3に示すように、N=3の場合には閾値電圧分布が、8個Er、A~Gあり、HB読み出し電圧は、7個である。そして、7個のHB読み出し電圧、V17、V27、V07、V32、V22、V12、V02、が順にメモリセルに印加される。すなわち、LビットのHB読み出し電圧がV17であり、MビットのHB読み出し電圧がV27、V07であり、UビットのHB読み出し電圧がV32、V22、V12、V02である。さらに、軟判定復号のために、ソフトビットSB読み出し電圧が印加され、より詳細な閾値電圧の位置がSBとして読み出される。SBは、HBの確からしさを示す。すなわち、すでに説明したように、閾値電圧分布Er、A~Gの、それぞれのピークの中央付近の電圧で読み出されたHBの信頼性は高く、それぞれの閾値電圧分布Er、A~Gの上限付近または下限付近の電圧、すなわち閾値電圧分布Er、A~Gの境界付近の電圧、で読み出されたHBの信頼性は低い。SB読み出し電圧はHB読み出し電圧に対して所定量シフトした電圧である。SBは、閾値電圧分布の形状に基づき、HBの信頼性を示す対数尤度比LLRと対応付けられている。図3に示すように、ソフトビット読み出し電圧はHB読み出し電圧の間を補間する28個の電圧、V34、V33、V31、、V01、V00、である。ハードビットHB読み出し電圧7種類と、ソフトビットSB読み出し電圧28種類との合計35種類の読み出し電圧を印加することにより、Lビット、Mビット、およびUビットの、それぞれのHBL、M、UおよびSBSB1、SB2、SB3からなる6ビットデータが読み出される。この6ビットデータをもとに、LLRテーブルの対応するLLR値を用い、ECCフレーム単位で、確率を用いた反復計算により、復号が行われる。ここで、比較例の復号では、1個のメモリセルに記憶された、Lビット、MビットまたはUビットのいずれか1つのデータのみが復号に必要な場合、硬判定復号では、HBを用いてそれぞれのHB読み出し電圧を印加するだけでよい。例えば、LビットのHB読み出しには、読み出し電圧V17を印加するだけでよい。しかし、軟判定復号する場合には、Lビット、MビットまたはUビットのいずれか1つのデータのみが復号に必要であっても、SB、すなわち閾値電圧の基準電圧HB読み出し電圧からのシフト量、を取得するためには、V00~V34の35種類の読み出し電圧を印加し36レベル読み出しを行う必要がある。なお、比較例の半導体装置においては、例えば図3に示すように、HB読み出し電圧、V17、V27、V07、V32、V22、V12、V02の電圧差は同じであり、SB読み出し電圧、V34、V33、V31、、V01、V00、の電圧差も同じである。第1実施形態のメモリカードによる復号本実施の形態のメモリカード3は、比較例の軟判定復号と同じように、N=3であるが、1個のメモリセルに、読み出し単位であるページが異なる1ビットデータを3個、記憶する。図4に示すように、メモリカード3の7個の閾値電圧分布Er、A~Gは図3に示した比較例の場合と同じである。なお、図4においてSBは、Lビットに関するSB-L1~SB-L4だけを示し、MビットおよびUビットに関するSBは示していない。メモリカード3では、メモリセルに記憶された3ビットのデータは、読み出し単位であるページが異なるため同時に読み出す必要はなく、復号するページに属する、言い換えれば復号に必要な1ビットデータのHBおよびSBだけを読み出す。すなわち、メモリカード3では、1個のメモリセルに記憶した、Uビット、Mビット、およびLビットからなる3ビットデータを、ページ毎に、すなわち3ビットデータのうちの1ビットデータのHBおよびSBだけを読み出す。すなわち、あるページのデータを復号するために、読み出すページに属する、Uビット、Mビット、またはLビットのいずれかのデータHB/SBのみを読み出す。以下、図4のフローチャートに従い、実施形態のメモリカード3における復号方法について説明する。<ステップS10>読み出しコマンド受信ホスト4からの読み出しコマンドを受信することで、復号が開始される。<ステップS11>HB読み出し電圧印加ワード線制御部21は、読み出すページに属する1ビットデータのHBを読み出すためのHB読み出し電圧基準電圧をメモリセルに印加する。例えば、Uビットを読み出す場合には、HB読み出し電圧V17がメモリセルに印加される。<ステップS12>硬判定復号複数のメモリセルから読み出した同じECCフレームに属するUビットのHBを用いて、リードソロモン等の代数系の硬判定復号符号によるパリティチェックが行われる。<ステップS13>パリティチェックパリティチェックがOKの場合、S18において、復号データがHOSTI/Fを介してホスト4に送信される。パリティチェックがNGの場合、S14からの対数尤度比を用いた復号工程が開始する。<ステップS14>電圧セット選択復号器1は、読み出すページに属する1ビットデータが、Uビット、Mビット、またはLビットのいずれであるかに応じて、SB読み出しに用いる電圧セットを選択する。図4に示すように、Lビットを読み出しするときには、HB読み出しのための基準電圧V17と、SB読み出しのための基準電圧V17よりも低い2つの中間電圧V15、V16および高い2つの中間電圧V18、V19からなる4種類の中間電圧と、からなる1組の電圧セットが選択される。そして、Mビットを読み出しするときには、基準電圧がV27の1組の電圧セットV29、V28、V27、V26、V25と、基準電圧がV07の1組の電圧セットV09、V08、V07、V06、V05とからなる2組の電圧セットが選択される。さらに、Uビットを読み出しするときには、基準電圧がV32の1組の電圧セットV34、V33、V32、V31、V30と、基準電圧がV22の1組の電圧セットV24、V23、V22、V21、V20と、基準電圧がV12の1組の電圧セットV14、V13、V12、V11、V10と、基準電圧がV02の1組の電圧セットV04、V03、V02、V01、V00と、からなる4組の電圧セットが選択される。なお、中間電圧の差および中間電圧と基準電圧の差は、基準電圧の差の1/20~1/4が好ましく、例えば、基準電圧の差の1/10となるように設定される。すなわちV32-V27が2Vの場合、V32―V31=V31―V30=V29―V28=V28-V27=0.2Vである。前記範囲内であれば精度の高い復号が可能である。なお、1組の電圧セットの中間電圧は2種類でもよいが、精度の高い読み出しのためには上記説明のように、4種類が好ましい。すなわち、1組の電圧セットは、基準電圧と、基準電圧よりも低い2つの中間電圧と、基準電圧よりも高い2つの中間電圧と、からなる5種類の電圧からなることが好ましい。<ステップS15>SB読み出し電圧印加ワード線制御部21は、選択された電圧セットの電圧をメモリセルに印加する。例えば、Lビットを読み出す場合には、V19、V18、V17、V16、V15からなる1組の電圧セットの電圧がメモリセルに印加される。以上の説明のように、実施形態のメモリカード3および復号方法では、すでに説明した比較例と異なり、それぞれのHBの確からしさを示すSBを読み出すために必要な読み出し電圧中間電圧は、それぞれのHB読み出しのための基準電圧の近傍の4種類だけでよい。<ステップS16>軟判定復号読み出したSBをもとに、対数尤度比テーブル記憶部22に記憶されたLLRを用いて軟判定復号が行われる。例えば、図3に示したLビットの例では、HB-L、SB-L1、SB-L2、SB-L3、SB-L4からなる5ビットのデータと対応したLLR-Lを初期LLRとして、軟判定復号が行われる。軟判定復号では、ECCフレーム単位、すなわち、複数のメモリセルから読み出した複数の1ビットデータからなるデータ列単位で、LDPC符号によりに確率に基づく反復計算が行われる。LDPC符号は、非常に疎な検査行列、すなわち、行列内の非零要素の数が非常に少ない検査行列により定義される線形符号であると同時に、タナーグラフで定義される符号である。そして、局所的に推論した結果をタナーグラフ上でやりとりして更新していく。例えば、SPAサムプロダクトアルゴリズムによれば、初期LLRをもとに、チェックノードとビットノード間で情報を受け渡し、各ノードの情報を更新し、更新後のLLRを用いて硬判定とパリティチェックとを行い、パリティチェックがNGの場合は、所定の回数となるまで、ノード間の情報交換/硬判定/パリティチェックが繰り返し行われる。<ステップS17>パリティチェックパリティチェックがOKの場合、S18において、復号データがHOSTI/Fを介してホスト4に送信される。パリティチェックがNGの場合、S19において、エラーメッセージがHOSTI/Fを介してホスト4に送信される。なお上記説明では、S13の硬判定復号によるパリティチェック後にS14/S15のSB読み出し処理を行っているが、HB読み出し処理とSB読み出し処理とを同時に並行して行ってもよい。その場合にも、硬判定復号によるパリティチェックがNGの場合に、S16からの軟判定復号を行う、また、S15におけるSB読み出し電圧印加のときに、HB読み出しのための基準電圧をメモリセルに再度印加してもよいし、S11において読み出した結果を使用してもよい。また、複数の読み出し電圧の印加の順序は、低電圧から高電圧の順に印加してもよいし、ランダムに印加してもよい。以上の説明のように、第1実施形態のメモリカード3は、第1のビットLビットおよび第2のビットMビットを含むNは2以上の自然数ビットのデータを記憶するメモリセル13Dと、メモリセル13Dに読み出し電圧を印加するワード線13Eと、メモリセル13Dからデータを読み出すために、ワード線13Eに読み出し電圧を印加する制御を行うワード線制御部21と、それぞれの読み出し電圧に基づく対数尤度比を記憶する対数尤度比テーブル記憶部22と、ワード線13Eに印加された読み出し電圧により読み出されたデータが入力される復号器1と、を具備し、ワード線制御部21は、第1のビットLビットを読み出す場合には、第1のハードビットを読み出すために第1の基準電位V17をワード線13Eに印加し、第2のビットMビットを読み出す場合には、第2のハードビットを読み出すために、第1の基準電位よりも低い第2の基準電位V07と第1の基準電位よりも高い第3の基準電位V27とをワード線13Eに印加し、ワード線制御部21は、第2のビットMビットを読み出す場合に、ソフトビットを読み出すために、第2の基準電位よりも低い第1の中間電位V05と、第2の基準電位よりも高い第2の中間電位V09と、第2の中間電位よりも高く第3の基準電位よりも低い第3の中間電位V25と、第3の基準電位よりも高い第4の中間電位V29とをワード線13Eに印加し、復号器1は、ソフトビットに対応する対数尤度比を用いて第2のビットMビットの復号を行い、第2の中間電位V09と第1の基準電位V17との差は、第2の中間電位V09と第2の基準電位V07との差よりも大きく、第3の中間電位V25と第1の基準電位V17との差は、第3の中間電位V25と第3の基準電位V27との差よりも大きく、復号器1は、メモリセルの閾値電圧Vthが、第2の中間電位と第3の中間電位との間の場合には、同一の対数尤度比を用いて第2のビットの復号を行うことを特徴とする半導体メモリ装置である。すなわち、第1のビットLビットを読み出すときに、第2のビットMビットを読み出すための読み出し電圧を印加する必要はなく、第2のビットMビットを読み出すときに、第1のビットLビットを読み出すための読み出し電圧を印加する必要はない。さらに、上記記載のメモリカード3において、ワード線制御部21は、ソフトビットを読み出すために、第1乃至第4の中間電位に加えて、第1の中間電位よりも高く第2の基準電位よりも低い第5の中間電位V06と、第2の基準電位よりも高く第2の中間電位よりも低い第6の中間電位V08と、第3の中間電位よりも高く第3の基準電位よりも低い第7の中間電位V26と、第3の基準電位よりも高く第4の中間電位よりも低い第8の中間電位V28とをワード線13Eに印加することが好ましい。さらに、上記記載のメモリカード3において、復号器1は読み出された第2のビットに対して、対数尤度比を用いた復号軟判定復号と異なる方式で復号を行うことが好ましい。さらに、上記記載のメモリカード3において、復号器は、対数尤度比を用いた復号と異なる方式で復号硬判定復号を行った結果、第2のビットのエラーを訂正できなかった場合に、対数尤度比を用いた復号軟判定復号を行うことが好ましい。なお、メモリカード3においても、L、M、Uの全てのビットデータ3ビットデータを読み出すためには、35種類の電圧印加による36レベル読み出しが必要である。しかし、読み出し回数の多いデータをLビットとして記憶しておくことにより、同じ3ビットのデータを読み出すために、5種類の電圧印加による6レベル読み出しを3回行うだけ、すなわち、15種類の電圧印加による18レベル読み出しでよい。このため、メモリカード3は、復号の処理速度が速い。すなわち実施形態の復号方法は処理速度が速い。<第2実施形態>以下、図面を参照して本発明の第2実施形態のメモリカード3Aおよび復号方法を説明する。本実施形態のメモリカード3Aおよび復号方法は、第1実施形態のメモリカード3および復号方法と類似しているため同じ構成要素の説明は省略する。図8に示すように、メモリカード3Aは、1個のメモリセルに記憶する読み出し単位であるページが異なる3個の1ビットデータの、それぞれの読み出しに必要な電圧セットの組数が平均化されている。メモリカード3Aでは、ワード線制御部が、Lビットの読み出しでは2組の電圧セットV24~V20、V04~V00の電圧を、Mビットの読み出しでは3組の電圧セットV29~V25、V19~V15、V09~V05の電圧を、Uビットの読み出しでは2組の電圧セットV34~V30、V14~10の電圧を、読み出し電圧としてモリセルに印加する制御を行う。すでに説明したメモリカード3の読み出し方法を、1―2―4コードといい、メモリカード3Aの読み出し方法を2-3-2コードという。1―2―4コードでは、一つのメモリセルに記憶された3ビットデータから、Lビットを読み出すために必要な電圧セット数は1組、Mビットを読み出すために必要な電圧セット数は2組、Uビットを読み出すために必要な電圧セット数は4組であった。すなわち最も多いUビット読み出しに必要な電圧セット数4組と、最も少ないLビット読み出しに必要な電圧セット数1組との差は3組であった。これに対して2-3-2コードでは、Lビットを読み出すために必要な電圧セット数は2組、Mビットを読み出すために必要な電圧セット数は3組、Uビットを読み出すために必要な電圧セット数は2組であった。すなわち最も多いMビット読み出しに必要な電圧セット数3組と、最も少ないLビットUビット読み出しに必要な電圧セット数2組との差は1組である。すなわち、メモリカード3Aは、メモリカード3よりも、それぞれのページの読み出しに必要な電圧セットの組数が平均化されている。NAND型のフラッシュメモリカードでは、1個の多値メモリセルに記憶するNNは2以上の自然数ビットのデータを、2N個の閾値電圧分布となるように記憶する場合、後に記憶するビットデータは、それよりも前に記憶したビットデータよりも誤り発生率が高い。これに対して、メモリカード3Aの2-3-2コードでは、それぞれのページの読み出しに必要な読み出し電圧セットの数を平均化することにより、ページの誤り発生率が平均化されている。すなわち、2-3-2コードでは、1-2-4コードに比べると、Uビットの誤り発生率が大幅に低下する一方、LビットおよびMビットの誤り発生率は増加する。このため、最も誤り発生率が高いページUビットと最も誤り発生率が低いページLビットの誤り発生率の差が小さくなっている。このため、メモリカード全体としての信頼性が改善している。以上の説明のように、メモリカード3Aは、1個のメモリセルに最初に記憶する第1のビットデータと次に記憶する第2のビットデータと最後に記憶する第3のビットデータとからなる3ビットのデータを、1ビットデータ単位で読み出しを行い、電圧印加工程において、第1のビットデータの読み出しでは2組の電圧セットの電圧を、第2のビットデータの読み出しでは3組の電圧セットの電圧を、第3のビットデータの読み出しでは2組の電圧セットの電圧を、読み出し電圧としてメモリセルに印加する。メモリカード3Aおよび本実施形態の復号方法は、メモリカード3等が有する効果に加えて、ページの誤り発生率が平均化されている。<第3実施形態>以下、図面を参照して本発明の第3実施形態のメモリカード3Bおよび復号方法を説明する。メモリカード3Bおよび復号方法は、第2実施形態のメモリカード3A等と類似しているため同じ構成要素の説明は省略する。図9に示すように、メモリカード3Bの読み出し方法は、ワード線制御部が、Lビットの読み出しでは2組の電圧セットV34~V30、V14~V10の電圧を、Mビットの読み出しでは2組の電圧セットV24~V20、V04~01の電圧を、Uビットの読み出しでは3組の電圧セットV29~V25、V19~V15、V09~V05の電圧を、読み出し電圧としてモリセルに印加する制御を行う、2-2-3コードである。すなわち、メモリカード3Bでは、1個のメモリセルに最初に記憶する第1のビットデータと次に記憶する第2のビットデータと最後に記憶する第3のビットデータとからなる3ビットのデータを、1ビットデータ単位で、読み出しを行い、電圧印加工程において、第1のビットデータの読み出しでは2組の電圧セットの電圧を、第2のビットデータの読み出しでは2組の電圧セットの電圧を、第3のビットデータの読み出しでは3組の電圧セットの電圧を、印加する。メモリカード3Aの、2-3-2コードと同様に、2-2-3コードでも電圧セットの組数が平均化されている。なお、3-2-2コードによっても電圧セットの組数の平均化が可能である。さらに、メモリカード3Bでは、V00、V01の設定がメモリカード3Aとは異なる。最も電圧が低いErレベルに記憶されているデータはAレベルと誤って読み出される可能性が高い。このため、中間電圧V00~V04は、V02-V01=V01-V00>V03-02=V04-V03と設定されている。すなわち、メモリカード3Bでは、閾値電圧が最も低い電圧セットの読み出しにおける誤り発生率を低下するために、誤り発生率が高い領域の中間電圧の差を、それ以外の領域に比べて大きく設定、言い換えれば、中間電圧が不均等に設定されている。メモリカード3Bおよび本実施形態の復号方法は、メモリカード3A等が有する効果に加えて、閾値電圧が最も低い電圧セットの読み出しにおける誤り発生率が低い。なお、メモリカード3、3Aまたは実施形態1、2の復号方法においても、メモリカード3Bまたは実施形態3の復号方法と同様に中間電圧が不均等に設定されていてもよい。<第4実施形態>以下、図面を参照して本発明の第4実施形態のメモリカード3Cおよび復号方法を説明する。メモリカード3Cおよび復号方法は、第1実施形態のメモリカード3等と類似しているため同じ構成要素の説明は省略する。図10に示すように、メモリカード3Cの復号方法は、メモリカード3と同じ、1-2-4コードである。すでに説明したように、1―2―4コードのメモリカード3では、最初に記憶された、Lビットの誤り発生率が最も低く、最後に記憶されたUビットの誤り発生率が最も高くなる。しかし、メモリカード3Cでは、1個のメモリセルに記憶する、読み出し単位であるページが異なる3個の1ビットデータの誤り発生率、すなわち、それぞれのページの誤り発生率を平均化するように、基準電圧および中間電圧が設定されている。すなわち、Lビットの読み出し電圧セットV19~V15の中間電圧差は、Mビットの読み出し電圧セットV29~V25、V09~V05の中間電圧差よりも小さく、Uビットの読み出し電圧セットV34~V30、V24~V20、V14~V10、V04~V00の中間電圧差は、Mビットの読み出し電圧セットV29~V25、V09~V05の中間電圧差よりも大きい。例えば、V19-V18=0.9×V29-V28、V34-V33=1.1×V29-V28である。電圧差は適宜、設定される。そして、LビットのHB読み出し電圧の基準となる、C分布のピーク電圧CpとD分布のピーク電圧Dpとの間の電圧差Dp-Cpは、MビットのHB読み出し電圧の基準となる、E分布のピーク電圧EpとF分布のピーク電圧Fpとの間の電圧差Ep-FpおよびB分布のピーク電圧BpとA分布のピーク電圧Apとの間の電圧差Bp-Apよりも小さい。また、UビットのHB読み出し電圧の基準となる、G分布のピーク電圧GpとF分布のピーク電圧Fpとの間の電圧差Gp-Fp等は、電圧差Bp-Apよりも大きい。このため、基準電圧の電圧差は不均等である。例えば、Dp-Cp=0.9×Ep-Fp=0.9×Bp-Apである。また、Gp-Fp=Ep-Dp=Cp-Bp=Ap-Erp=1.1×Ep-Fpである。すなわち、メモリカード3Cでは、1個のメモリセルに記憶する読み出し単位であるページが異なる3個の1ビットデータの誤り発生率、すなわち、それぞれのページの誤り発生率を平均化するように、誤り発生率が高い領域ほど、読み出し電圧セットの読み出し電圧の差を大きく設定、すなわち、基準電圧および中間電圧が不均等に設定している。このため、メモリカード3Cおよび本実施形態の復号方法は、メモリカード3が有する効果に加えて、誤り発生率が平均化されている。なお、メモリカード3Cおよび本実施形態の復号方法においても、メモリカード3B等と同様に、閾値電圧が最も低い電圧セットの読み出しにおける誤り発生率を低下するために、中間電圧を不均等に設定してもよい。また、メモリカード3A、3Bおよび実施形態の復号方法においても、メモリカード3C等と同様に、1個のメモリセルに記憶する、ページが異なる3個の1ビットデータの誤り発生率を平均化するように基準電圧および中間電圧を不均等に設定してもよい。なお、以上の実施形態では、N=3の3ビットデータ記憶メモリセルのメモリカード3等を例に説明したが、N=4の4ビットデータ記憶メモリセルのメモリカードにおいても同様である。すなわち、Nは2以上であるが、3以上または4以上の場合にも本発明の効果は同様である。Nの上限は工業的実施の見地から7以下である。また、確率に基づく反復計算により復号する符号であれば、LDPC符号に限られるものではなく、また復号アルゴリズムの種類は、Sumproduct復号、minisum復号、または正規化minisum復号等のいずれの復号アルゴリズムを用いるものでもよい。また、以上の説明では半導体メモリ装置としてホスト4と接続されるメモリカード3等を例に説明したが、ホスト4の内部に収納され、ホスト4の起動データ等を記録する、いわゆるエンベデッドタイプのNAND型フラッシュメモリ装置、または、半導体ディスク:SSD等でもメモリカード3等と同じ効果を得ることができる。なお、本発明の実施形態を説明したが、この実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。実施形態は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。