第1および第2の端部を有するビット線を有し、前記ビット線の前記第1および第2の端部の間で前記ビット線に結合された相変化メモリPCMセルにアクセスするメモリアレイと、前記ビット線の前記第1および第2の端部にそれぞれ結合され、前記PCMセルへの書き込み中に該PCMセルに電流を同時に供給する、第1および第2の書込みドライバと、を備える装置。前記ビット線の前記第1または第2の端部に結合され、前記PCMセルから読み取り中に該PCMセルの抵抗を検出するためのセンス増幅器をさらに備える、請求項1に記載の装置。前記第1および第2の書込みドライバをそれぞれ前記ビット線の前記第1および第2の端部に結合するための第1の列セレクタおよび第2の列セレクタをさらに備える、請求項1に記載の装置。前記PCMセルを選択するための、前記PCMセルに結合されたワード線をさらに備える、請求項1に記載の装置。前記ワード線を前記PCMセルに結合するための絶縁ゲート型電界効果トランジスタIGFETをさらに備える、請求項4に記載の装置。前記ワード線を前記PCMセルに結合するためのダイオードをさらに備える、請求項4に記載の装置。前記PCMセルがマルチレベルセルMLCである、請求項1に記載の装置。前記第1の書込みドライバが前記メモリアレイと隣接するメモリアレイとの間で共有される、請求項1に記載の装置。相変化メモリPCMセルにデータを書き込む方法であって、前記PCMセルを選択することと、ビット線の第1および第2の端部にそれぞれ結合された第1および第2の書込みドライバから選択された前記PCMセルに電流を同時に供給することと、を含む方法。前記PCMセルを選択することが、ワード線を使用して前記PCMセルを選択することを含む、請求項9に記載の方法。前記第1および第2の書込みドライバから前記PCMセルに電流を同時に供給することが、前記第1の書込みドライバから第1の列セレクタを経由して前記PCMセルに、かつ前記第2の書込みドライバから第2の列セレクタを経由して前記PCMセルに、電流を同時に供給すること、を含む、請求項9に記載の方法。第1および第2の端部を有するビット線を含むメモリアレイであって、前記ビット線の前記第1および第2の端部の間で前記ビット線に結合されたPCMセルにアクセスするためのメモリアレイを有する相変化メモリPCM装置と、前記PCMセルに書き込む間に前記PCMセルに電流を同時に供給するための、前記ビット線の前記第1および第2の端部にそれぞれ結合された第1および第2の書込みドライバと、を備えるシステム。前記PCMセルから読み取る間に前記PCMセルの抵抗を検出するための、前記ビット線の前記第1または第2の端部に結合されたセンス増幅器をさらに備える、請求項12に記載のシステム。前記第1および第2の書込みドライバをそれぞれ前記ビット線の前記第1の端部および第2の端部に結合するための第1および第2の列セレクタをさらに備える、請求項12に記載のシステム。前記PCMセルを選択するための、前記PCMセルに結合されたワード線をさらに備える、請求項12に記載のシステム。前記ワード線を前記PCMセルに結合するための絶縁ゲート型電界効果トランジスタIGFETをさらに備える、請求項15に記載のシステム。前記ワード線を前記PCMセルに結合するためのダイオードをさらに備える、請求項15に記載のシステム。前記PCMセルがマルチレベルセルMLCである、請求項12に記載のシステム。前記第1の書込みドライバが前記メモリアレイと隣接するメモリアレイとの間で共有される、請求項12に記載のシステム。本発明の目的は、大きい書込み電流の影響を低減した相変化メモリPCMを使用する装置、方法およびシステムを提供することである。本発明の一態様によれば、第1の端部および第2の端部を有するビット線を備えるメモリアレイであって、ビット線の第1の端部と第2の端部の間でビット線に結合されたPCMセルにアクセスするためのメモリアレイと、PCMセルに書き込むときにPCMセルに電流を同時に供給するための、ビット線の第1の端部およびビット線の第2の端部にそれぞれ結合された第1の書込みドライバおよび第2の書込みドライバと、PCMセルから読み取るときにPCMセルの抵抗を検出するための、ビット線の第2の端部に結合されたセンス増幅器と、を含む装置が提供される。好ましくは、第1の書込みドライバおよび第2の書込みドライバはそれぞれ、第1の列セレクタおよび第2の列セレクタを介してビット線の第1の端部およびビット線の第2の端部に結合される。好ましくは、メモリアレイは、PCMセルを選択するための、PCMセルに結合されたワード線を備える。別法として、ワード線は、絶縁ゲート型電界効果トランジスタIGFETまたはダイオードによってPCMセルに結合される。PCMセルはマルチレベルセルMLCであることが有利である。本発明の別の態様によれば、ビット線の第1の端部および前記ビット線の第2の端部にそれぞれ結合された第1の書込みドライバおよび第2の書込みドライバからPCMセルに電流を同時に供給することを含む、PCMセルにデータを書き込む方法が提供される。好ましくは、この方法はワード線を使用してPCMセルを選択することを含む。好ましくは、第1の書込みドライバおよび第2の書込みドライバからPCMセルに電流を同時に供給することは、第1の書込みドライバから第1の列セレクタを経由してPCMセルにかつ第2の書込みドライバから第2の列セレクタを経由してPCMセルに電流を同時に供給すること、を含む。本発明の別の態様によれば、第1の端部および第2の端部を有するビット線を含むメモリアレイであって、ビット線の第1の端部と第2の端部の間でビット線に結合されたPCMセルにアクセスするためのメモリアレイを有する相変化メモリPCM装置と、PCMセルに書き込むときにPCMセルに電流を同時に供給するための、ビット線の第1の端部およびビット線の第2の端部にそれぞれ結合された第1の書込みドライバおよび第2の書込みドライバと、PCMセルから読み取るときにPCMセルの抵抗を検出するための、ビット線の第2の端部に結合されたセンス増幅器と、を含むシステムが提供される。好ましくは、第1の書込みドライバおよび第2の書込みドライバはそれぞれ、第1の列セレクタおよび第2の列セレクタを介してビット線の第1の端部およびビット線の第2の端部に結合される。好ましくは、メモリアレイは、PCMセルを選択するための、PCMセルに結合されたワード線を備える。場合によっては、ワード線は、絶縁ゲート型電界効果トランジスタIGFETまたはダイオードによってPCMセルに結合される。PCMセルはマルチレベルセルMLCであることが好ましい。したがって、改良された装置、方法およびシステムが提供されている。本発明のさらなる特徴および利点は、添付図面と組み合わせてなされる以下の詳細な説明から明らかになるであろう。添付図面にわたって同様の事項が同様の参照番号によって識別されることに留意されたい。本明細書で上述したように、書込みドライバから目的セルまでの距離によって引き起こされる書込み電流のばらつきは、相変化メモリPCMセル、特にMLCマルチレベルセルPCMセルのセル抵抗分布に影響を及ぼす。図3は、従来のPCMデバイスのセルアレイ302内の回路の概略図である。セルアレイ302は、ワード線306によって選択可能な行とビット線308および列セレクタ310によって選択可能な列の形で配置された複数のPCMセル304を含む。矢印314は、書込みドライバ312から選択済みセル316を通って接地まで取られる書込み電流の経路を示す。図4を参照すると、書込みドライバ312からメモリセルの接地412までの4つの代表的な抵抗因子が概略的に示されており、下記のとおりである。RselRセレクタ:列セレクタのトランジスタのチャネル抵抗402RblRビット線:ビット線の寄生抵抗404RdiodeRダイオード:ダイオードの順方向バイアス抵抗408RgndR接地:ワード線の抵抗接合抵抗関連するMOSトランジスタのチャネル抵抗410支配的な消費電力因子および性能劣化として寄生容量を有するDRAMビット線とは異なり、相変化メモリは、VDDとVSSの間の直流路を流れる非常に大きい書込み電流を必要とする。したがって、ビット線上の抵抗因子は容量因子より重要である。寄生抵抗を低減するためには、ビット線の幅および高さを大きくすることができる。しかし、それにより、位相幾何学的困難性によって、ビット線の幅が広くセルの歩留まりが低いセルサイズになる。図5Aを参照すると、2ビット/セルのマルチレベルセルMLCPCMデバイスのデータ分布図500が示されている。MLCの実装には、ビット定義間に読取り動作マージン504、506、508を確保するために、各論理値502に対するセルの抵抗分布501のより正確な制御を必要とする。図5Bは、より多くのビットが単一セル内に割り当てられた場合を示し、各論理値512に対する3ビット/セルのMLCPCMデバイスのデータ分布図510を示す。読取り動作マージン514、516、518、520、522、524、526は小さくなる。図6を参照すると、PCMメモリセルアレイ610の上部602および下部604に2つの物理的に分離された書込みドライバ602、604本明細書では、二重書込みドライバとも称されるを設けた、本発明による第1の実施形態を含むPCMメモリ600のブロック図が示されている。好ましくは、上側にある書込みドライバ602と下側にある書込みドライバ604の両方が選択された同じセルに書込み電流を同時に供給する。上部書込みドライバ602および下部書込みドライバ604本明細書では、それぞれ第1の書込みドライバおよび第2の書込みドライバとも称されるは、列セレクタ606を介して同じビット線608に接続されるかまたは電気的に結合される。上部および下部という用語は、本明細書では、各図を参照するときに便宜かつ明瞭にするために使用される。メモリ600は任意の位置に向きを決めることができ、これらも本発明の範囲内である。従来の行デコーダ614および行プリデコーダ616がワード線306の選択を制御する。読取り/書込み制御論理612が、行デコーダ614、行プリデコーダ616、列セレクタ606、センス増幅器604、および書込みドライバ602を制御する。本発明の一実施形態による二重書込みドライバ602、604を配置することにより、ビット線の寄生抵抗が最大でRblの50低減される、すなわち、相変化メモリセルの中間が二重書込みドライバから離れた位置にあり、列セレクタのチャネル抵抗効果が、上側面の書込みドライバ602および下側面の書込みドライバ604からの同等の書込み駆動電流によって抑制されうる、という利点が提供される。読取りセンス増幅器604は、二重書込みドライバ602、604とは異なり、ビット線608の一端に置かれることが好ましい。というのは、読取り検出が両側面で同時に行われずに、読取り動作に個別の制御が不要であるからである。他の好ましい実施形態は、本明細書において、以下に読取りセンス増幅器の位置を示して開示される。本発明の諸実施形態は、ビット線の寄生抵抗およびセレクタトランジスタのチャネル抵抗を効果的に低減する。図7Aは、ビット線608上の2つの抵抗因子の低減効果を示す。図7Bは、最悪の場合のセル、すなわち二重書込みドライバ602、604の間の真ん中にあるセルに対する、図7Aに示されているビット線608の等価回路710の概略図である。ビット線の抵抗および列セレクタのチャネル抵抗712が半減することに留意されたい。図8Aおよび8Bを参照すると、電流検出法800はRparasiticR寄生802ビット線の寄生抵抗の影響を受けるが、電圧検出法810はRparasiticR寄生802の影響を受けない。これらの検出法の関係は検出値の基本式から導出される。電流検出800は次のとおりである。Ione=Vforce/RGSTresetRparasiticIzero=Vforce/RGSTsetRparasiticIzero-Ione電流検出マージン=VRGSTreset-RGSTset/RGSTresetRGSTsetR2parasiticRparasiticRGSTresetRGSTset電圧検出810は次のとおりである。Vone=IforceRGSTresetRparasiticVzero=IforceRGSTsetRparasiticVone-Vzero電圧検出マージン=IforceRGSTreset-RGSTset、Rparasiticは含まれない。本発明の他の実施形態は、複数のメモリアレイの場合にさらに小さいチップサイズを提供することができる。共有されるセンス増幅器および書込みドライバはメモリアレイの中心の中に置くことができる。例えば、図9を参照すると、本発明の第2の実施形態のブロック図900が示されている。センス増幅器および書込みドライバ902は、上部メモリアレイと下部メモリアレイの間で共有され、あるいはより一般的には隣接するメモリアレイ間で共有される。図10に示されている第3の実施形態では、センス増幅器1002だけが上部メモリアレイと下部メモリアレイの間で共有される。本発明の諸実施形態は、同じビット線に対して両側配置したメモリアレイの上部および下部の有利な二重書込みドライバ構成を提供する。書込みドライバの片側だけが読取りセンス増幅器をもっている上部または下部。本発明の諸実施形態は、各論理状態に対して狭いセル抵抗分布と併せてより良好な読取り動作検出マージンをも提供する。メモリアレイの中心に読取りセンス増幅器があり、メモリアレイの上側面および下側面に書込みドライバがある。両側面の書込みドライバは同じビット線に対して同時に起動される。本発明の諸実施形態を実施するために任意のタイプの相変化メモリNMOSセレクタ、バイポーラ、およびダイオードを使用することができる。本明細書で上述したように、図6、図9および図10に示されているメモリシステムは、それぞれ図11A、図11Bおよび図11Cに示されているように、電気デバイス1100に組み込むこともできる。電気デバイス1100は、例えば、メモリスティック、固体ディスクSSD、ラップトップコンピュータ、デスクトップコンピュータ、携帯情報端末PDA、オーディオプレーヤなどであってもよく、その場合、本発明の諸実施形態の利点が特に有益となる。本発明の上記の実施形態は例示のためのものにすぎない。したがって、本発明の範囲は添付の特許請求の範囲によってのみ限定されることが意図されている。