"一対二組のスイッチング素子が組毎に交互にオンオフするスイッチング動作を行い、入力される直流電力を高周波交流電力に変換するインバータ回路と、前記インバータ回路前段の電源線上に設けられ、前記インバータ回路のスイッチング動作と連動動作するスイッチング素子と該素子後段の電源線間に接続される補助コンデンサとを有する補助スイッチング回路とを備え、前記インバータ回路のスイッチング動作を制御して負荷への出力電力の調整を行う出力制御を行うとともに、前記補助スイッチング回路のスイッチング素子を先にオフさせて後にオフする前記インバータ回路のスイッチング素子のスイッチングロスを低減する動作を含むソフトスイッチング制御を行うように構成される電源装置であって、前記インバータ回路のスイッチング素子に出力する制御パルス信号のオンパルス幅を調整するとともに、これに応じて前記補助スイッチング回路のスイッチング素子に出力する制御パルス信号のオンパルス幅を調整するパルス幅変調制御手段と、前記インバータ回路の同組内のスイッチング素子に出力する対をなす制御パルス信号の相互の位相差を調整、若しくは前記インバータ回路のスイッチング素子と前記補助スイッチング回路のスイッチング素子とで対をなす制御パルス信号の相互の位相差を調整する位相シフト制御手段と、出力要求が大の時には前記パルス幅変調制御手段とし、出力要求が小の時には前記位相シフト制御手段に切り替える制御切替手段とを備えたことを特徴とする電源装置。一対二組のスイッチング素子が組毎に交互にオンオフするスイッチング動作を行い、入力される直流電力を高周波交流電力に変換するインバータ回路と、前記インバータ回路前段の電源線上に設けられ、前記インバータ回路のスイッチング動作と連動動作するスイッチング素子と該素子後段の電源線間に接続される補助コンデンサとを有する補助スイッチング回路とを備え、前記インバータ回路のスイッチング動作を制御して負荷への出力電力の調整を行う出力制御を行うとともに、前記補助スイッチング回路のスイッチング素子を先にオフさせて後にオフする前記インバータ回路のスイッチング素子のスイッチングロスを低減する動作を含むソフトスイッチング制御を行うように構成される電源装置であって、前記インバータ回路のスイッチング素子に出力する制御パルス信号のオンパルス幅を調整するとともに、これに応じて前記補助スイッチング回路のスイッチング素子に出力する制御パルス信号のオンパルス幅を調整するパルス幅変調制御手段と、前記インバータ回路の同組内のスイッチング素子に出力する対をなす制御パルス信号の相互の位相差を調整、若しくは前記インバータ回路のスイッチング素子と前記補助スイッチング回路のスイッチング素子とで対をなす制御パルス信号の相互の位相差を調整する位相シフト制御手段と、前記インバータ回路及び前記補助スイッチング回路の各スイッチング素子が十分にオン可能な所定狭パルス幅より大となる前記オンパルス幅に設定されるような出力要求時には前記パルス幅変調制御手段とし、前記オンパルス幅がその所定狭パルス幅より小となり得る出力要求時には前記オンパルス幅をその所定狭パルス幅に固定した状態での前記制御パルス信号の位相調整を行う前記位相シフト制御手段に切り替える制御切替手段とを備えたことを特徴とする電源装置。請求項2に記載の電源装置において、前記位相シフト制御手段は、前記インバータ回路の同組内のスイッチング素子に出力する対をなす制御パルス信号の相互の位相差を調整するものであり、前記位相シフト制御手段は、前記インバータ回路に出力する対をなす制御パルス信号の一方を基準相、他方を制御相とし、その基準相の制御パルス信号の位相を前記補助スイッチング回路に出力する制御パルス信号と同様に固定とし、前記制御相の制御パルス信号の位相調整のみを行うようにしたことを特徴とする電源装置。請求項3に記載の電源装置において、前記インバータ回路に出力する基準相の制御パルス信号は、デッドタイム期間直後に立ち上がるオンパルスが生じ、制御相の制御パルス信号は、先の基準相に対して遅れ側に位相シフトされるものであり、前記補助スイッチング回路に出力する制御パルス信号は、前記基準相の制御パルス信号の立ち上がりと同時に立ち上がるオンパルスが生じるように設定されたことを特徴とする電源装置。請求項2~4のいずれか1項に記載の電源装置において、前記所定狭パルス幅は、前記インバータ回路及び前記補助スイッチング回路の各スイッチング素子が十分にオン可能な最小パルス幅に設定されたことを特徴とする電源装置。請求項1~5のいずれか1項に記載の電源装置において、前記パルス幅変調制御手段は、前記インバータ回路の同組内のスイッチング素子に出力する対をなす制御パルス信号のオンパルス幅を同様に変更することを特徴とする電源装置。請求項1~5のいずれか1項に記載の電源装置において、前記パルス幅変調制御手段は、前記インバータ回路の同組内のスイッチング素子に出力する対をなす制御パルス信号の一方を基準相、他方を制御相とし、その基準相の制御パルス信号のオンパルス幅を最大幅で固定し、制御相の制御パルス信号のオンパルス幅を変更することを特徴とする電源装置。請求項1又は2、若しくは請求項1又は2に従属の請求項5~7のいずれか1項に記載の電源装置において、前記位相シフト制御手段は、前記インバータ回路のスイッチング素子と前記補助スイッチング回路のスイッチング素子とで対をなす制御パルス信号の相互の位相差を調整するものであり、前記位相シフト制御手段は、前記インバータ回路のスイッチング素子に出力する制御パルス信号の位相を固定し、前記補助スイッチング回路のスイッチング素子に出力する制御パルス信号の位相調整のみを行うようにしたことを特徴とする電源装置。請求項1~8のいずれか1項に記載の電源装置において、前記インバータ回路にて生成された高周波交流電力を電圧調整して二次側に出力するトランスと、前記トランスを介して電圧調整された高周波交流電力から負荷に応じた出力電力に変換する出力変換回路とを備えるものであることを特徴とする電源装置。請求項1~9のいずれか1項に記載の電源装置を用いてアーク加工用出力電力を生成するように構成されたことを特徴とするアーク加工用電源装置。ところで、一般的なパルス幅変調制御PWM制御を用いた場合、電源装置の出力を極めて小さく調整する際には、インバータ回路のスイッチング素子に出力される制御パルス信号のオンパルス幅が極めて幅狭に設定される。そのため、スイッチング素子がオンできない事象が生じ、出力不安定、偏磁等の問題が生じる虞がある。これに対し、PSM制御では、出力を極めて小さく調整する場合であっても、対をなす制御パルス信号の位相差は大きいがオンパルス幅は十分幅広、この場合、最大出力が可能なパルス幅で固定となっているため、スイッチング素子がオンできないという事象は生ず、上記の出力不安定、偏磁等の問題は生じない。しかしながら、最大出力が可能な十分幅広のオンパルス幅に設定されているが故に、対をなす制御パルス信号の相互の位相差が大きくなると、対をなす一方側のスイッチング素子がオフした後にも他方側のスイッチング素子のオン時間が長くなる。特に、極小出力要求時には、他方側のスイッチング素子のみのオン時間が長くなる。これにより、インバータ回路内に還流電流が生じる時間が長くなるため、還流電流の導通損が増大する分、省電力化を図る際の妨げとなることが懸念されるものである。本発明は、上記課題を解決するためになされたものであって、その目的は、低出力時の出力安定化、省電力化に寄与することができる電源装置及びアーク加工用電源装置を提供することにある。上記課題を解決するために、請求項1に記載の発明は、一対二組のスイッチング素子が組毎に交互にオンオフするスイッチング動作を行い、入力される直流電力を高周波交流電力に変換するインバータ回路と、前記インバータ回路前段の電源線上に設けられ、前記インバータ回路のスイッチング動作と連動動作するスイッチング素子と該素子後段の電源線間に接続される補助コンデンサとを有する補助スイッチング回路とを備え、前記インバータ回路のスイッチング動作を制御して負荷への出力電力の調整を行う出力制御を行うとともに、前記補助スイッチング回路のスイッチング素子を先にオフさせて後にオフする前記インバータ回路のスイッチング素子のスイッチングロスを低減する動作を含むソフトスイッチング制御を行うように構成される電源装置であって、前記インバータ回路のスイッチング素子に出力する制御パルス信号のオンパルス幅を調整するとともに、これに応じて前記補助スイッチング回路のスイッチング素子に出力する制御パルス信号のオンパルス幅を調整するパルス幅変調制御手段と、前記インバータ回路の同組内のスイッチング素子に出力する対をなす制御パルス信号の相互の位相差を調整、若しくは前記インバータ回路のスイッチング素子と前記補助スイッチング回路のスイッチング素子とで対をなす制御パルス信号の相互の位相差を調整する位相シフト制御手段と、出力要求が大の時には前記パルス幅変調制御手段とし、出力要求が小の時には前記位相シフト制御手段に切り替える制御切替手段とを備えたことをその要旨とする。この発明では、インバータ回路のスイッチング素子に出力する制御パルス信号のオンパルス幅の調整と、これに応じて補助スイッチング回路のスイッチング素子に出力する制御パルス信号のオンパルス幅の調整とを行うパルス幅変調制御手段が備えられる。また、インバータ回路の同組内のスイッチング素子に出力する対をなす制御パルス信号の相互の位相差を調整、若しくはインバータ回路のスイッチング素子と補助スイッチング回路のスイッチング素子とで対をなす制御パルス信号の相互の位相差を調整する位相シフト制御手段が備えられる。制御切替手段は、出力要求が大の時にはパルス幅変調制御手段、出力要求が小の時には位相シフト制御手段に切り替える。つまり、低出力要求時にそのままパルス幅変調制御PWM制御を実施すると、インバータ回路及び補助スイッチング回路の各スイッチング素子がオンできない事象が生じ得るため、このような低出力要求時には制御パルス信号のオンパルス幅を確保した状態で位相調整にて導通期間電力伝達期間を変更する位相シフト制御PSM制御に切り替わる。そのため、各スイッチング素子を確実にオンさせることが可能となるため、低出力要求時にも安定した出力が得られるようになる。また、PSM制御を実施すると、インバータ回路の同組内の対をなすスイッチング素子において、一方側のスイッチング素子がオフした後に他方側のスイッチング素子のみがオンする時間が生じ、このときにインバータ回路内に還流電流が生じるような場合、還流電流の導通損が省電力化を図る際の妨げとなるが、このPSM制御では先のPWM制御で幅狭に調整したオンパルス幅を引き継ぐことで、還流電流が生じる時間を十分短くできる。そのため、還流電流の導通損を十分に低減でき、省電力化に寄与できる。また、インバータ回路のスイッチング素子と補助スイッチング回路のスイッチング素子との間でPSM制御を実施した場合でも還流電流が生じるが、この場合も還流電流の生じる時間を十分短くでき、その導通損の低減、省電力化に寄与できる。請求項2に記載の発明は、一対二組のスイッチング素子が組毎に交互にオンオフするスイッチング動作を行い、入力される直流電力を高周波交流電力に変換するインバータ回路と、前記インバータ回路前段の電源線上に設けられ、前記インバータ回路のスイッチング動作と連動動作するスイッチング素子と該素子後段の電源線間に接続される補助コンデンサとを有する補助スイッチング回路とを備え、前記インバータ回路のスイッチング動作を制御して負荷への出力電力の調整を行う出力制御を行うとともに、前記補助スイッチング回路のスイッチング素子を先にオフさせて後にオフする前記インバータ回路のスイッチング素子のスイッチングロスを低減する動作を含むソフトスイッチング制御を行うように構成される電源装置であって、前記インバータ回路のスイッチング素子に出力する制御パルス信号のオンパルス幅を調整するとともに、これに応じて前記補助スイッチング回路のスイッチング素子に出力する制御パルス信号のオンパルス幅を調整するパルス幅変調制御手段と、前記インバータ回路の同組内のスイッチング素子に出力する対をなす制御パルス信号の相互の位相差を調整、若しくは前記インバータ回路のスイッチング素子と前記補助スイッチング回路のスイッチング素子とで対をなす制御パルス信号の相互の位相差を調整する位相シフト制御手段と、前記インバータ回路及び前記補助スイッチング回路の各スイッチング素子が十分にオン可能な所定狭パルス幅より大となる前記オンパルス幅に設定されるような出力要求時には前記パルス幅変調制御手段とし、前記オンパルス幅がその所定狭パルス幅より小となり得る出力要求時には前記オンパルス幅をその所定狭パルス幅に固定した状態での前記制御パルス信号の位相調整を行う前記位相シフト制御手段に切り替える制御切替手段とを備えたことをその要旨とする。この発明では、インバータ回路のスイッチング素子に出力する制御パルス信号のオンパルス幅の調整と、これに応じて補助スイッチング回路のスイッチング素子に出力する制御パルス信号のオンパルス幅の調整とを行うパルス幅変調制御手段が備えられる。また、インバータ回路の同組内のスイッチング素子に出力する対をなす制御パルス信号の相互の位相差を調整、若しくはインバータ回路のスイッチング素子と補助スイッチング回路のスイッチング素子とで対をなす制御パルス信号の相互の位相差を調整する位相シフト制御手段が備えられる。制御切替手段は、インバータ回路及び補助スイッチング回路の各スイッチング素子が十分にオン可能な所定狭パルス幅より大となるオンパルス幅に設定されるような出力要求時にはパルス幅変調制御手段とし、オンパルス幅がその所定狭パルス幅より小となり得る低出力要求時にはオンパルス幅をその所定狭パルス幅に固定した状態での制御パルス信号の位相調整を行う位相シフト制御手段に切り替える。つまり、パルス幅変調制御PWM制御においてオンパルス幅が所定狭パルス幅より小となり得るような低出力要求時にそのままPWM制御を実施すると、インバータ回路及び補助スイッチング回路の各スイッチング素子がオンできない事象が生じ得るため、このような低出力要求時には制御パルス信号のオンパルス幅を所定狭パルス幅に固定した位相シフト制御PSM制御に切り替わる。そのため、オンパルス幅が所定狭パルス幅に維持されて各スイッチング素子が確実にオンできるため、低出力要求時にも安定した出力が得られるようになる。また、PSM制御を実施すると、インバータ回路の同組内の対をなすスイッチング素子において、一方側のスイッチング素子がオフした後に他方側のスイッチング素子のみがオンする時間が生じ、このときにインバータ回路内に還流電流が生じるような場合、還流電流の導通損が省電力化を図る際の妨げとなるが、このPSM制御ではオンパルス幅が所定狭パルス幅に設定されることから、還流電流が生じる時間を十分短くできる。そのため、還流電流の導通損を十分に低減でき、省電力化に寄与できる。また、インバータ回路のスイッチング素子と補助スイッチング回路のスイッチング素子との間でPSM制御を実施した場合でも還流電流が生じるが、この場合もオンパルス幅が所定狭パルス幅に設定されることから、還流電流が生じる時間を十分短くでき、その導通損の低減、省電力化に寄与できる。請求項3に記載の発明は、請求項2に記載の電源装置において、前記位相シフト制御手段は、前記インバータ回路の同組内のスイッチング素子に出力する対をなす制御パルス信号の相互の位相差を調整するものであり、前記位相シフト制御手段は、前記インバータ回路に出力する対をなす制御パルス信号の一方を基準相、他方を制御相とし、その基準相の制御パルス信号の位相を前記補助スイッチング回路に出力する制御パルス信号と同様に固定とし、前記制御相の制御パルス信号の位相調整のみを行うようにしたことをその要旨とする。この発明では、位相シフト制御手段は、インバータ回路に出力する基準相の制御パルス信号の位相を補助スイッチング回路に出力する制御パルス信号と同様に固定とし、制御相の制御パルス信号の位相調整のみを行う。つまり、1つの制御パルス信号のみの位相調整で済むため、容易に位相調整を行うことが可能となる。請求項4に記載の発明は、請求項3に記載の電源装置において、前記インバータ回路に出力する基準相の制御パルス信号は、デッドタイム期間直後に立ち上がるオンパルスが生じ、制御相の制御パルス信号は、先の基準相に対して遅れ側に位相シフトされるものであり、前記補助スイッチング回路に出力する制御パルス信号は、前記基準相の制御パルス信号の立ち上がりと同時に立ち上がるオンパルスが生じるように設定されたことをその要旨とする。この発明では、インバータ回路に出力する基準相の制御パルス信号は、デッドタイム期間直後に立ち上がるオンパルスが生じ、制御相の制御パルス信号は、先の基準相に対して遅れ側に位相シフトされる。補助スイッチング回路に出力する制御パルス信号は、その基準相の制御パルス信号の立ち上がりと同時に立ち上がるオンパルスが生じるように設定される。これにより、補助スイッチング回路に出力する制御パルス信号はインバータ回路側よりも幅狭に設定されるが、その中でもより幅広に設定することが可能となる。結果、より低出力化、高周波数化等が期待できる。請求項5に記載の発明は、請求項2~4のいずれか1項に記載の電源装置において、前記所定狭パルス幅は、前記インバータ回路及び前記補助スイッチング回路の各スイッチング素子が十分にオン可能な最小パルス幅に設定されたことをその要旨とする。この発明では、PWM制御からPSM制御への切り替え判定に用いる所定狭パルス幅は、インバータ回路及び補助スイッチング回路の各スイッチング素子が十分にオン可能な最小パルス幅に設定される。これにより、PSM制御に極力移行しなくなるため、PSM制御時に生じるインバータ回路内の還流電流を極力低減でき、より省電力化に寄与できる。請求項6に記載の発明は、請求項1~5のいずれか1項に記載の電源装置において、前記パルス幅変調制御手段は、前記インバータ回路の同組内のスイッチング素子に出力する対をなす制御パルス信号のオンパルス幅を同様に変更することをその要旨とする。この発明では、パルス幅変調制御手段は、インバータ回路に出力する対の制御パルス信号のオンパルス幅を同様に変更する。これにより、制御パルス信号を共通化することができ、制御パルス信号の生成が容易となる。請求項7に記載の発明は、請求項1~5のいずれか1項に記載の電源装置において、前記パルス幅変調制御手段は、前記インバータ回路の同組内のスイッチング素子に出力する対をなす制御パルス信号の一方を基準相、他方を制御相とし、その基準相の制御パルス信号のオンパルス幅を最大幅で固定し、制御相の制御パルス信号のオンパルス幅を変更することをその要旨とする。この発明では、パルス幅変調制御手段は、インバータ回路に出力する基準相の制御パルス信号を最大幅で固定し、これと対をなす制御相の制御パルス信号のオンパルス幅を変更する。これにより、基準相の制御パルス信号のオンパルス幅を都度設定する必要がなくなり、制御パルス信号の生成が容易となる。請求項8に記載の発明は、請求項1又は2、若しくは請求項1又は2に従属の請求項5~7のいずれか1項に記載の電源装置において、前記位相シフト制御手段は、前記インバータ回路のスイッチング素子と前記補助スイッチング回路のスイッチング素子とで対をなす制御パルス信号の相互の位相差を調整するものであり、前記位相シフト制御手段は、前記インバータ回路のスイッチング素子に出力する制御パルス信号の位相を固定し、前記補助スイッチング回路のスイッチング素子に出力する制御パルス信号の位相調整のみを行うようにしたことをその要旨とする。この発明では、位相シフト制御手段は、インバータ回路に出力する制御パルス信号の位相を固定し、これと対をなす補助スイッチング回路に出力する制御パルス信号の位相調整のみを行う。つまり、1つの制御パルス信号のみの位相調整で済むため、容易に位相調整を行うことが可能となる。請求項9に記載の発明は、請求項1~8のいずれか1項に記載の電源装置において、前記インバータ回路にて生成された高周波交流電力を電圧調整して二次側に出力するトランスと、前記トランスを介して電圧調整された高周波交流電力から負荷に応じた出力電力に変換する出力変換回路とを備えるものであることをその要旨とする。この発明では、インバータ回路にて生成された高周波交流電力を電圧調整するトランスと、該トランスにて電圧調整された高周波交流電力から負荷に応じた出力電力に変換する出力変換回路とが備えられる。これらを備える電源装置の低出力時の出力安定化、省電力化に寄与できる。請求項10に記載の発明は、請求項1~9のいずれか1項に記載の電源装置を用いてアーク加工用出力電力を生成するように構成されたアーク加工用電源装置である。この発明では、上記請求項に記載の電源装置の構成が用いられて、アーク加工用電源装置が構成される。即ち、アーク加工用電源装置では、低出力時に大きな出力電流が生じ得る装置であるため、特にPSM制御時にインバータ回路内に還流電流が生じる時間が長くなりがちである。そのため、上記請求項に記載の電源装置では、その還流電流を効果的に低減可能なため、このようなアーク加工用電源装置に適用する意義は大きい。本発明によれば、低出力時の出力安定化、省電力化に寄与することができる電源装置及びアーク加工用電源装置を提供することができる。第1実施形態以下、本発明を具体化した第1実施形態を図面に従って説明する。図1に示すように、アーク加工機は、アーク加工用電源装置11にて生成した出力電力をトーチTHに供給し、トーチTHから加工対象物Mに向けてアークを発生させて、加工対象物Mに対してアーク溶接、アーク切断等のアーク加工を行う装置である。電源装置11は、直流変換回路12、インバータ回路13、補助スイッチング回路14、トランスINT、及び出力変換回路15を備えて構成されている。直流変換回路12は、ダイオードブリッジよりなる整流回路DR1と平滑コンデンサC1とを備え、商用電源から供給される三相の交流入力電力を直流電力に変換する。直流変換回路12は、変換した直流電力を一対の電源線L1,L2を介してインバータ回路13に出力する。インバータ回路13は、IGBT等の4個のスイッチング素子TR1~TR4を用い、スイッチング素子TR1,TR2を電源線L1側に、スイッチング素子TR3,TR4を電源線L2にそれぞれ配置したブリッジ回路にて構成されている。各スイッチング素子TR1~TR4には、それぞれ還流ダイオードD1~D4が逆接続されている。各スイッチング素子TR1~TR4のゲートには制御回路21から制御パルス信号が入力され、スイッチング素子TR1,TR4とスイッチング素子TR2,TR3とがそれぞれ組をなして交互にオンオフ駆動される。各スイッチング素子TR1~TR4は、入力された直流電力をそのオンオフ駆動に基づいて高周波交流電力に変換し、変換した高周波交流電力をトランスINTの一次側コイルに供給する。インバータ回路13と直流変換回路12との間には、IGBT等のスイッチング素子TR5と補助コンデンサC2とを有する補助スイッチング回路14が備えられている。スイッチング素子TR5は、自身に還流ダイオードD5が逆接続され、直流変換回路12の後段における電源線L2上に配置されている。スイッチング素子TR5の後段でインバータ回路13との間の電源線L1,L2間には補助コンデンサC2が接続されている。スイッチング素子TR5のゲートには制御回路21から制御パルス信号が入力され、該スイッチング素子TR5はインバータ回路13のスイッチング素子TR1~TR4と連動してオンオフ駆動される。これにより、スイッチング素子TR5自身も含め、インバータ回路13のスイッチング素子TR1~TR4のスイッチングロスを低減するソフトスイッチングが行われる。トランスINTは、前記インバータ回路13で生成された高周波交流電力の電圧調整を行い、二次側コイルから所定電圧に調整された高周波交流電力を出力変換回路15に出力する。出力変換回路15は、2個のダイオードよりなる整流回路DR2と、直流リアクトルDCLとを備えている。整流回路DR2は、トランスINTの二次側コイルの両端にそれぞれアノードが接続される2個のダイオードを備え、各ダイオードのカソードが直流リアクトルDCLに接続されて構成されている。直流リアクトルDCLは出力線L3上に配置され、出力線L4はトランスINTの二次側コイルの中間点に接続されている。出力変換回路15は、整流回路DR2と直流リアクトルDCLにて、トランスINTから出力された高周波交流電力をアーク加工に適した直流出力電力に変換する。そして、出力線L3にはトーチTHが、出力線L4には加工対象物Mがそれぞれ接続され、出力線L3を介してトーチTHに供給される出力電力に基づいて加工対象物Mとの間にアークを生じさせ、加工対象物Mのアーク溶接、アーク切断等のアーク加工が行われるようになっている。出力電力の調整は、制御回路21にてインバータ回路13のスイッチングを制御することで行われる。制御回路21は、インバータ回路13と補助スイッチング回路14とを連動させたスイッチング制御を行っている。即ち、電源装置11には、その時々の出力電圧や出力電流の実値の検出を行う図示略の検出センサが備えられ、制御回路21は、その検出値実値に基づいてその時々で好適な出力電力となるスイッチング制御を行う。制御回路21は、偏差算出部22、制御切替部23、パルス幅算出部24、及び位相差算出部25を備えている。図1~図3に示すように、制御回路21の偏差算出部22は、その時々の目標値と実値との偏差Xの算出を行っている。制御回路21の制御切替部23は、その実値との偏差Xの大きさに基づいて、所定値Xa後に詳述を境にその偏差Xが大きい領域、即ち小~大出力要求時においては、インバータ回路13のスイッチング制御をパルス幅変調制御PWM制御とする。この場合、制御回路21のパルス幅算出部24は、偏差算出部22にて算出された実値との偏差Xに基づいて、インバータ回路13のスイッチング素子TR1~TR4のオンパルス幅Wmを算出し、これに基づいて補助スイッチング回路14のスイッチング素子TR5のオンパルス幅Wsを算出する。実値との偏差Xが大きくなると、オンパルス幅Wm,Wsは幅広に設定され、実値との偏差Xが小さくなると、オンパルス幅Wm,Wsは幅狭に設定される。そして、実値との偏差XがPWM制御時の下限値である所定値Xaになると、オンパルス幅Wm,Wsは最小パルス幅Wm0,Ws0に設定される。ここで、このPWM制御時には、インバータ回路13のスイッチング素子TR1,TR4の組とスイッチング素子TR2,TR3の組とは、同組同士で同時にオンオフされる。即ち、制御回路21は、PWM制御時においては、同組同士でオンパルス幅Wmを同幅で位相差ゼロの同一の制御パルス信号をスイッチング素子TR1,TR4の組とスイッチング素子TR2,TR3との組のそれぞれに出力する。またこれに対して、補助スイッチング回路14のスイッチング素子TR5は、スイッチング素子TR1,TR4とスイッチング素子TR2,TR3とのそれぞれと同時にオンされるが、オフ時は各スイッチング素子TR1~TR4のオフに先立ってオフする。即ち、制御回路21は、インバータ回路13のスイッチング素子TR1~TR4のオンパルスと立ち上がりが一致するが、立ち下がりが所定時間早くなるように補助コンデンサC2の放電が十分又は完全に行われるように、補助スイッチング回路14のスイッチング素子TR5のオンパルス幅Wsを先のオンパルス幅Wmよりも幅狭に設定している。そのため、実値との偏差Xが小さくなりオンパルス幅Wm,Wsが次第に幅狭になってくると、特にオンパルスが幅狭に設定される補助スイッチング回路14のスイッチング素子TR5が十分にオンできるかが懸念されるところである。本実施形態ではこれを考慮し、スイッチング素子TR5が十分にオンできる下限の最小パルス幅Ws0となる、またこれに対応するスイッチング素子TR1~TR4のオンパルス幅Wmが最小パルス幅Wm0となるPWM制御の下限値として所定値Xaが設定されている。従って、実値との偏差Xが所定値Xaよりも小さくなる領域、即ち極小出力要求時においては、制御回路21の制御切替部23は、インバータ回路13のスイッチング制御をPWM制御から位相シフト制御PSM制御に切り替える。この場合、インバータ回路13のスイッチング素子TR1~TR4の内、同組一方のスイッチング素子TR1とスイッチング素子TR3とが基準相、同組他方のスイッチング素子TR4とスイッチング素子TR2とが制御相とする。制御回路21の位相差算出部25は、制御相側のスイッチング素子TR4,TR2のオンオフを遅延させるべく、制御相側の制御パルス信号を基準相側の制御パルス信号に対して遅れ側にシフトさせるその位相差αを偏差Xに基づいて算出する。そして、実値との偏差Xが所定値Xaから小さくなるに連れて、基準相側に対する制御相側の制御パルス信号の位相差αがゼロPWM制御時から次第に大きくなるように設定され、最大位相差αxまで設定される。尚、制御回路21のパルス幅算出部24は、インバータ回路13のスイッチング素子TR1~TR4及び補助スイッチング回路14のスイッチング素子TR5のオンパルス幅Wm,Wsを最小パルス幅Wm0,Ws0に固定としている。これにより、各スイッチング素子TR1~TR5のオンパルスは十分にオン可能な最小パルス幅Wm0,Ws0に保たれたまま、制御相側のスイッチング素子TR4,TR2を位相差α分遅れ側にシフトさせて基準相側のスイッチング素子TR1,TR3との同時オン時間が調整されることで、極小出力の調整が行われる。また、制御回路21は、インバータ回路13のスイッチング素子TR1~TR4のPWM制御及びPSM制御による出力制御に加え、それと連動させた補助スイッチング回路14のスイッチング素子TR5の動作にて、自身及びスイッチング素子TR1~TR4のスイッチングロスの低減を図るソフトスイッチング制御を行っている。ソフトスイッチングについての詳細は後述する。次に、本実施形態の制御回路21の各種制御を電源装置11の各所の電圧、電流波形を示す図2を参照しつつ説明する。尚、図2a~cはそれぞれ1制御周期分を示し、スイッチング素子TR1,TR4の組側が動作する半周期について期間t1~t10と細分化して説明する。期間t1~t10については、図2の下部において数字のみを示す。また、図2中のTR1~TR5VGEはスイッチング素子TR1~TR5に出力する制御パルス信号ゲート電圧である。図2中のC2Vは補助コンデンサC2の端子間電圧、TR1VCE及びTR4VCEはスイッチング素子TR1,TR4の端子間電圧、TR1Ic及びTR4Icはスイッチング素子TR1,TR4を流れる電流である。INTV及びINTIはトランスINTの一次側コイルの端子間電圧と該コイルを流れる電流である。[PWM制御]図2aは出力大の要求がなされた場合であり、スイッチング素子TR1,TR4のオンパルス幅Wmが期間t2~t9まで継続するように設定された場合である。スイッチング素子TR5のオンパルス幅Wsは期間t2~t8まで継続するように設定される。期間t1:デッドタイム期間である。即ち、スイッチング素子TR1,TR4,TR5が常時オフする期間である。またこのとき、補助コンデンサC2は充電状態となっており、その端子間電圧が直流変換回路12の端子間電圧と同電圧となっている。期間t2:インバータ回路13のスイッチング素子TR1,TR4と補助スイッチング回路14のスイッチング素子TR5とが同時にオンする。このとき、トランスINTの一次側コイルの漏れインダクタンスによりスイッチング素子TR1,TR4,TR5にかかる電流のゼロからの立ち上がりが緩やかであるため、該スイッチング素子TR1,TR4,TR5はゼロ又は極小電流以降、ゼロ電流とするでのオンとなり、これらのスイッチングロスは低減されている。また、スイッチング素子TR5においては、直流変換回路12と補助コンデンサC2の端子間電圧が同電圧であることからゼロ又は極小電圧以降、ゼロ電圧とするでのオンとなり、このことからもスイッチングロスが低減されている。そして、これらスイッチング素子TR1,TR4,TR5のオンに基づいて、直流変換回路12からの直流電力がそのスイッチング素子TR5及びスイッチング素子TR1,TR4を介してトランスINTの一次側コイルに供給される。期間t3~t8:インバータ回路13のスイッチング素子TR1,TR4と補助スイッチング回路14のスイッチング素子TR5との期間t2から継続したオン期間である。直流変換回路12からの直流電力がトランスINTの一次側コイルに継続して供給される。つまり、トランスINTの二次側以降を経て生成される電源装置11の出力電力は大となる。期間t9:補助スイッチング回路14のスイッチング素子TR5がインバータ回路13のスイッチング素子TR1,TR4に先立ってオフする。このとき、直流変換回路12と補助コンデンサC2の端子間電圧が同電圧であることからスイッチング素子TR5はゼロ電圧でのオフとなり、スイッチングロスは低減されている。スイッチング素子TR5のオフに基づいて、直流変換回路12からの直流電力の後段への供給が遮断されるものの、充電状態にある補助コンデンサC2から引き続き直流電力のトランスINTへの供給が継続される。尚、期間t9では、補助コンデンサC2の放電に伴ってその端子間電圧が次第に低下し、次の期間t10までにゼロ又は極小の端子間電圧となる。またこれに伴い、トランスINTの一次側コイルの端子間電圧も低下する。トランスINTの一次側コイルを流れる電流は維持される。期間t10:インバータ回路13のスイッチング素子TR1,TR4がオフする。このとき、補助コンデンサC2が先の期間t9で放電することからスイッチング素子TR1,TR4はゼロ電圧でのオフとなり、これらのスイッチングロスは低減されている。スイッチング素子TR1,TR4のオフに基づいて、トランスINTの一次側コイル漏れインダクタンスに蓄積された電磁エネルギーに基づいて還流ダイオードD3,D2を経由する還流電流が生じ、補助コンデンサC2の充電が行われる。期間t10の終了時までには補助コンデンサC2の端子間電圧が直流変換回路12の端子間電圧と同電圧まで充電される。そして、還流電流は次第に減少する。尚、トランスINTの一次側コイル漏れインダクタンスに蓄積される電磁エネルギーが不足する場合、トランスINTの一次側コイルに直列にリアクトルを挿入して対応する。このようにしてスイッチング素子TR1,TR4の組側が動作する半周期が終了し、次の半周期はスイッチング素子TR2,TR3の組側が動作して、スイッチング素子TR1,TR4の組とスイッチング素子TR2,TR3の組との交互のオンオフが切り替えされる。図2bは出力小の要求がなされた場合であり、PWM制御とPSM制御との臨界でのPWM制御を行う場合である。即ち、スイッチング素子TR1,TR4のオンパルス幅Wmが期間t2~t4まで継続する最小パルス幅Wm0に設定されている。スイッチング素子TR5のオンパルス幅Wsは期間t2~t3まで継続する最小パルス幅Ws0に設定される。期間t1:デッドタイム期間であり、スイッチング素子TR1,TR4,TR5はオフ状態である。またこのとき、補助コンデンサC2は充電状態となっている。期間t2:インバータ回路13のスイッチング素子TR1,TR4と補助スイッチング回路14のスイッチング素子TR5とが同時にオンする。スイッチング素子TR1,TR4はゼロ電流でのオン、スイッチング素子TR5はゼロ電流、ゼロ電圧でのオンであり、これらのスイッチングロスは低減されている。スイッチング素子TR1,TR4,TR5のオンに基づいて、直流変換回路12からの直流電力がトランスINTの一次側コイルに供給される。期間t3:インバータ回路13のスイッチング素子TR1,TR4と補助スイッチング回路14のスイッチング素子TR5との期間t2から継続したオン期間であり、上記した図2aの場合より短い期間である。つまり、トランスINTの二次側以降を経て生成される電源装置11の出力電力は小となる。期間t4:補助スイッチング回路14のスイッチング素子TR5がインバータ回路13のスイッチング素子TR1,TR4に先立ってオフする。スイッチング素子TR5はゼロ電圧でのオフであり、スイッチングロスは低減されている。スイッチング素子TR5のオフに基づいて、充電状態にある補助コンデンサC2から引き続き直流電力のトランスINTへの供給が継続される。補助コンデンサC2は放電される。期間t5:インバータ回路13のスイッチング素子TR1,TR4がオフする。このとき、補助コンデンサC2の放電でスイッチング素子TR1,TR4はゼロ電圧でのオフであり、これらのスイッチングロスは低減されている。また、還流ダイオードD3,D2を経由する還流電流が生じて、補助コンデンサC2の充電が行われる。期間t6~t10:スイッチング素子TR1,TR4,TR5のオフ状態が継続する。これにより、期間t6~t10では出力電力の生成は行われない。このようにしてスイッチング素子TR1,TR4の組側が動作する半周期が終了し、次の半周期はスイッチング素子TR2,TR3の組側が動作する。そして、このPWM制御時では、実値との偏差Xに基づいて算出されるスイッチング素子TR1~TR4のオンパルス幅Wmが期間t2~t4からと期間t2~t9との間で変更され、出力電力の大小が調整される。またこれと連動して、スイッチング素子TR5のオンパルス幅Wsは期間t2~t3からと期間t2~t8との間で変更される。オンパルス幅Wm,Wsが最小パルス幅Wm0,Ws0に設定されても、スイッチング素子TR1~TR4、特にスイッチング素子TR5は十分にオン可能である。これ以下の極小出力の要求に対しては、PSM制御に切り替わって行われる。[PSM制御]図2cは出力極小の要求がなされた場合であり、PSM制御を行う場合である。基準相のスイッチング素子TR1のオンパルス幅Wmは期間t2~t4、制御相のスイッチング素子TR4のオンパルス幅Wmは期間t3~t5に設定され、ともに最小パルス幅Wm0は維持される。つまり、制御相のスイッチング素子TR4のオンパルスが期間t2から期間t3に位相シフトされ、位相差αを生じさせている。スイッチング素子TR5のオンパルス幅Wsは期間t2~t3まで継続する最小パルス幅Ws0に設定され、最小パルス幅Ws0は維持される。期間t1:デッドタイム期間であり、スイッチング素子TR1,TR4,TR5はオフ状態である。補助コンデンサC2は充電状態となっている。期間t2:インバータ回路13の基準相のスイッチング素子TR1と補助スイッチング回路14のスイッチング素子TR5とが同時にオンする。このとき、制御相のスイッチング素子TR4はオフしたままであるため、スイッチング素子TR1はゼロ電流でのオン、スイッチング素子TR5はゼロ電流、ゼロ電圧でのオンであり、これらのスイッチングロスは低減されている。スイッチング素子TR1,TR5はオンしたもののスイッチング素子TR4がオフであるため、直流変換回路12からの直流電力のトランスINTへの供給は開始されない。期間t3:制御相のスイッチング素子TR4がオンする。このとき、トランスINTの一次側コイルの漏れインダクタンスによりスイッチング素子TR4はゼロ電流でのオンであり、スイッチングロスは低減されている。先の期間t2でオンしているスイッチング素子TR1,TR5とこのスイッチング素子TR4とのオンに基づいて、直流変換回路12からの直流電力がトランスINTの一次側コイルに供給される。つまり、トランスINTに供給される電力が上記した図2bの場合より一層短い期間となるため、電源装置11の出力電力は極小となる。期間t4:補助スイッチング回路14のスイッチング素子TR5がインバータ回路13のスイッチング素子TR1,TR4に先立ってオフする。スイッチング素子TR5はゼロ電圧でのオフであり、スイッチングロスは低減されている。スイッチング素子TR5のオフに基づいて、充電状態にある補助コンデンサC2から引き続き直流電力のトランスINTへの供給が継続され、補助コンデンサC2は放電される。期間t5:インバータ回路13の基準相のスイッチング素子TR1が制御相のスイッチング素子TR4より先にオフする。このとき、補助コンデンサC2の放電でスイッチング素子TR1はゼロ電圧でのオフであり、スイッチングロスは低減されている。またこのとき、スイッチング素子TR4と還流ダイオードD3とを経由する還流電流が生じるが、補助コンデンサC2の充電は行われず、依然として放電状態である。期間t6:制御相のスイッチング素子TR4がオフする。このとき、補助コンデンサC2は依然として放電状態となっているためスイッチング素子TR4はゼロ電圧でのオフとなり、スイッチングロスは低減されている。またこのスイッチング素子TR4のオフに伴って、還流電流が還流ダイオードD3,D2を経由する経路に切り替わり、補助コンデンサC2の充電が行われる。期間t7~t10:スイッチング素子TR1,TR4,TR5のオフ状態が継続する。これにより、期間t7~t10では出力電力の生成は行われない。このようにしてスイッチング素子TR1,TR4の組側が動作する半周期が終了し、次の半周期はスイッチング素子TR2,TR3の組側が動作する。そして、このPSM制御時では、スイッチング素子TR1~TR4のオンパルス幅Wm、及びスイッチング素子TR5のオンパルス幅Wsは最小パルス幅Wm0,Ws0が固定とされ、実値との偏差Xに基づいて算出される基準相、制御相の各制御パルス信号の位相差αが変更されることで、極小出力要求時での出力電力の大小が調整される。従って、スイッチング素子TR1~TR4、特にスイッチング素子TR5は依然として十分にオン可能となっている。尚、スイッチング素子TR1TR3がオフし、スイッチング素子TR4TR2のみがオンする期間t5では、該スイッチング素子TR4TR2と還流ダイオードD3D1とを経由する還流電流にてトランスINTの一次側コイルに上記の図2bの場合と同様な電流が流れる。しかしながら、この図2cの場合ではトランスINTの一次側コイルの端子間電圧が上記の図2bの場合よりも先に減少することから、電源装置11の出力電力としては減少することとなり、要求に応じた極小出力となる。またこのPSM制御を行う際、スイッチング素子TR5が十分にオン可能な最小パルス幅Ws0が設定され、これと対応するスイッチング素子TR1~TR4の最小パルス幅Wm0に設定された制御パルス信号の位相シフトが行われる。そのため、スイッチング素子TR1TR3がオフ、スイッチング素子TR4TR2がオンすることで生じるそのスイッチング素子TR4TR2と還流ダイオードD3D1とを経由する還流電流は、期間t5のみの極めて短い時間に制限でき、この還流電流の導通損を低減可能で、省電力化が可能となっている。このように本実施形態の電源装置11では、実値との偏差Xが所定値Xaよりも大となる出力小から出力大までの要求がなされた時は、インバータ回路13に対してオンパルス幅Wmを調整するPWM制御が行われる。一方、所定値Xaよりも小となる出力極小の要求がなされた時は、インバータ回路13に対してPWM制御時の最小パルス幅Wm0のオンパルスを用いたPSM制御が行われるようになっている。これにより、出力が極小要求であっても、インバータ回路13のスイッチング素子TR1~TR4、特にオンパルスを幅狭となる補助スイッチング回路14のスイッチング素子TR5が確実にオンでき、出力の安定、偏磁等の問題は抑制されている。また、最小パルス幅Wm0のオンパルスでの位相シフトであることから、インバータ回路13内に還流電流が生じる時間が短くでき、還流電流の導通損の低減、これによる省電力化が可能となっている。また、本実施形態のようなアーク加工用電源装置11では、その性質上、PSM制御が行われるような低出力要求時に大きな出力電流が生じることが多い。そのため、上記したようにインバータ回路13内に還流電流が生じる時間が長くなりがちだが、本実施形態のようにオンパルス幅Wmを最小パルス幅Wm0に設定していることでその還流電流を効果的に低減できるため、本実施形態のようなアーク加工用電源装置11に対して特に有効である。次に、本実施形態の特徴的な作用効果を記載する。1本実施形態の制御回路21は、パルス幅算出部24を備えてPWM制御が実施可能であり、また位相差算出部25を備えてPSM制御が実施可能に構成されている。そして、制御回路21の制御切替部23は、インバータ回路13及び補助スイッチング回路14の各スイッチング素子TR1~TR5が十分にオン可能な所定狭パルス幅、本実施形態では最小パルス幅Wm0,Ws0より大となるオンパルス幅Wm,Wsに設定されるような出力要求時にはPWM制御を実施する。一方、オンパルス幅Wm,Wsがその最小パルス幅Wm0,Ws0より小となり得る低出力要求時には、制御切替部23は、オンパルス幅Wm,Wsをその最小パルス幅Wm0,Ws0に固定した状態での制御パルス信号の位相調整を行うPSM制御に切り替える。つまり、PWM制御においてオンパルス幅Wm,Wsが最小パルス幅Wm0,Ws0より小となり得るような低出力要求時にそのままPWM制御を実施すると、インバータ回路13のスイッチング素子TR1~TR4、特に補助スイッチング回路14のスイッチング素子TR5がオンできない事象が生じ得るため、このような低出力要求時には制御パルス信号のオンパルス幅Wm,Wsを最小パルス幅Wm0,Ws0に固定したPSM制御に制御態様が切り替わる。そのため、オンパルス幅Wm,Wsが最小パルス幅Wm0,Ws0に維持されて各スイッチング素子TR1~TR5が確実にオンできるため、低出力要求時にも安定した出力を得ることができる。また、PSM制御を実施すると、インバータ回路13の同組内の対をなすスイッチング素子TR1,TR4TR2,TR3において、一方側のスイッチング素子TR1TR3がオフした後に他方側のスイッチング素子TR4TR2のみがオンする時間が生じ、インバータ回路13内に還流電流が生じるため、還流電流の導通損が省電力化を図る際の妨げとなるが、本実施形態のPSM制御ではオンパルス幅Wmが最小パルス幅Wm0に設定されることから、還流電流が生じる時間を十分短くできる。そのため、還流電流の導通損を十分に低減でき、省電力化に寄与することができる。2本実施形態のPSM制御は、インバータ回路13に出力する基準相スイッチング素子TR1,TR3の制御パルス信号の位相を補助スイッチング回路14に出力する制御パルス信号と同様に固定とし、制御相スイッチング素子TR4,TR2の制御パルス信号の位相調整のみを行う。つまり、1つの制御パルス信号のみの位相調整で済むため、容易に位相調整を行うことができる。3インバータ回路13に出力する基準相スイッチング素子TR1,TR3の制御パルス信号は、デッドタイム期間期間t1直後に立ち上がるオンパルスが生じ、制御相スイッチング素子TR4,TR2の制御パルス信号は、先の基準相に対して遅れ側に位相シフトされる。補助スイッチング回路14に出力する制御パルス信号は、その基準相の制御パルス信号の立ち上がりと同時に立ち上がるオンパルスが生じるように設定される。これにより、補助スイッチング回路14に出力する制御パルス信号はインバータ回路13側よりも幅狭に設定されるが、その中でもより幅広に設定することができ、より低出力化、高周波数化等に寄与することができる。4PWM制御からPSM制御への切り替え判定に用いる所定狭パルス幅は、本実施形態では、インバータ回路13及び補助スイッチング回路14の各スイッチング素子TR1~TR5が十分にオン可能な最小パルス幅Wm0,Ws0に設定される。これにより、PSM制御に極力移行しなくなるため、PSM制御時に生じるインバータ回路13内の還流電流を極力低減でき、より省電力化に寄与することができる。5本実施形態のPWM制御時は、インバータ回路13に出力する基準相及び制御相で対をなす制御パルス信号のオンパルス幅Wmを同様に変更する。これにより、基準相及び制御相の制御パルス信号を共通化することができ、制御回路21を簡易な構成とすることに貢献することができる。6本実施形態の電源装置11は、アーク加工用電源装置である。即ち、アーク加工用電源装置11では、低出力時に大きな出力電流が生じ得る装置であるため、特にPSM制御時にインバータ回路13内に還流電流が生じる時間が長くなりがちであるが、本実施形態ではその還流電流を効果的に低減可能なため、本実施形態のようなアーク加工用電源装置11に適用する意義は大きい。尚、本発明の第1実施形態は、以下のように変更してもよい。上記実施形態のPSM制御では、インバータ回路13に出力する基準相TR1,TR3側の制御パルス信号に対し、制御相TR4,TR2側の制御パルス信号を遅れ側に位相シフトしたが、デッドタイム期間との兼ね合いではあるが、進み側に位相シフトを行うようにしてもよい。上記実施形態のPSM制御では、インバータ回路13に出力する基準相TR1,TR3側の制御パルス信号の位相を固定、制御相TR4,TR2側の制御パルス信号のみの位相シフトを行ったが、シフト対象を入れ替えてもよい。また、制御中にシフト対象を適宜入れ替えるようにしてもよい。また、両者TR1~TR4全ての制御パルス信号を位相シフトさせてもよい。上記実施形態のPSM制御では、補助スイッチング回路14に出力する制御パルス信号の位相は固定であったが、位相シフトさせてもよい。またその際、十分にオン可能なオンパルス幅Wsを確保できれば、そのオンパルス幅Wsを変更してもよい。上記実施形態では、PWM制御からPSM制御への切り替え判定に用いる所定狭パルス幅として最小パルス幅Wm0,Ws0を用いたが、最小でなくてもある程度幅狭の狭パルス幅を用いてもよい。上記実施形態の電源装置11の構成を適宜変更してもよい。例えば、補助スイッチング回路14のスイッチング素子TR5を電源線L2上に設けたが、電源線L1側に設けてもよく、また電源線L1,L2の両方に設けてもよい。また、出力変換回路15を整流回路DR2、直流リアクトルDCLで構成したが、負荷に応じて適宜変更してもよい。また、商用電源からの交流入力電力を直流電力に変換する直流変換回路12を用いたが、入力が直流電力であれば省略、若しくは電圧変換回路等であってもよい。上記実施形態の電源装置11はアーク加工用電源装置であったが、その他の電源装置であってもよい。第2実施形態以下、本発明を具体化した第2実施形態を図面に従って説明する。本実施形態では、図1に示す電源装置11において、制御回路21での制御が図4に示すように別態様となっている。図4abに示すように、出力大~出力小の要求によりPWM制御が実施される期間では、上記第1実施形態と同様に、インバータ回路13の同組で動作するスイッチング素子TR1,TR4の制御パルス信号のオンパルス幅Wmが同様に変更され、またスイッチング素子TR2,TR3の制御パルス信号のオンパルス幅Wmが同様に変更されて、インバータ回路13のPWM制御が行われる。補助スイッチング回路14のスイッチング素子TR5の制御パルス信号は、インバータ回路13に出力される制御パルス信号と同時に立ち上がり、立ち下がりはインバータ回路13に出力される制御パルス信号よりも早い。一方、図4cに示すように、出力極小の要求によりPSM制御が実施される期間では、インバータ回路13に出力される制御パルス信号がPWM制御からPSM制御に切り替わる最小パルス幅Wm0に固定され、また位相も固定される。つまり、同組内のスイッチング素子TR1,TR4の制御パルス信号、及びスイッチング素子TR2,TR3の制御パルス信号は、このPSM制御時でもそれぞれ位相差のない同様のオンパルスに設定される。これに対して、補助スイッチング回路14のスイッチング素子TR5に出力される制御パルス信号は、PWM制御からPSM制御に切り替わる最小パルス幅Ws0で固定され、位相がインバータ回路13に出力される制御パルス信号よりも進み側にシフトされる。尚、その進み側へのシフト量位相差αの設定は、上記第1実施形態と同様、その時々の目標値と実値との偏差Xに基づいて算出される。このように構成したことで、出力極小が要求されるPSM制御時において、インバータ回路13及び補助スイッチング回路14の各スイッチング素子TR1~TR5は、それぞれ個々で確実にオンされながらも、両回路13,14での位相調整による導通期間電力伝達時間の減少により、要求に応じた極小出力が可能となる。また、補助スイッチング回路14のスイッチング素子TR5のオン及びオフが早まるが、スイッチング素子TR5によるソフトスイッチング動作は維持されるため、インバータ回路13及び補助スイッチング回路14の各スイッチング素子TR1~TR5でのスイッチングロスは低減されている。次に、本実施形態の特徴的な作用効果を記載する。1本実施形態のPSM制御は、インバータ回路13の各スイッチング素子TR1~TR4に出力する制御パルス信号の位相を固定し、補助スイッチング回路14のスイッチング素子TR5に出力する制御パルス信号を進み側にシフトさせて行われている。このようにしても上記第1実施形態と同様に、インバータ回路13及び補助スイッチング回路14の各スイッチング素子TR1~TR5が確実にオン可能な最小パルス幅Wm0,Ws0に維持されるため、PSM制御を行う低出力要求時にも安定した出力を得ることができる。また、このようなPSM制御を実施した場合でも還流電流が生じるが、この場合もオンパルス幅Wm,Wsが最小パルス幅Wm0,Ws0に設定されることから、還流電流が生じる時間を十分短くでき、その導通損の低減、省電力化に寄与することができる。2本実施形態のPSM制御は、補助スイッチング回路14に出力する制御パルス信号の位相調整のみを行う。つまり、1つの制御パルス信号のみの位相調整で済むため、容易に位相調整を行うことができる。第3実施形態以下、本発明を具体化した第3実施形態を図面に従って説明する。本実施形態では、上記第2実施形態の制御が図5に示すように若干異なる態様となっている。図5に示すように、PWM制御時及びPSM制御時のいずれにおいても、インバータ回路13に出力される基準相スイッチング素子TR1,TR3の制御パルス信号のオンパルス幅Wmが常に最大幅Wmxで固定されている。PWM制御時では、制御相スイッチング素子TR4,TR2の制御パルス信号のオンパルス幅Wmが変更され、PSM制御時では、補助スイッチング回路14に出力される制御パルス信号の位相調整が行われる。次に、本実施形態の特徴的な作用効果を記載する。1本実施形態についても、低出力要求時の出力安定化と省電力化に寄与することができる。2本実施形態のPWM制御は、インバータ回路13に出力する基準相スイッチング素子TR1,TR3の制御パルス信号を最大幅Wmxで固定し、これと対をなす制御相スイッチング素子TR4,TR2の制御パルス信号のオンパルス幅Wmを変更する。これにより、基準相の制御パルス信号のオンパルス幅Wmを都度設定する必要がなくなるため、制御パルス信号の生成を容易に行うことができる。第4実施形態以下、本発明を具体化した第4実施形態を図面に従って説明する。本実施形態では、上記第2実施形態の制御が図6に示すように若干異なる態様となっている。図6に示すように、本実施形態のPSM制御は、インバータ回路13の各スイッチング素子TR1~TR4に出力する制御パルス信号の位相を同様に固定としつつ、補助スイッチング回路14のスイッチング素子TR5に出力する制御パルス信号の位相が遅れ側にシフトされる。尚、その遅れ側へのシフト量位相差αの設定は、上記実施形態と同様、その時々の目標値と実値との偏差Xに基づいて算出される。次に、本実施形態の特徴的な作用効果を記載する。1本実施形態についても、低出力要求時の出力安定化を図ることができる。尚、本実施形態のPSM制御では、補助スイッチング回路14のスイッチング素子TR5のオン及びオフが、これと対で動作するインバータ回路13の各スイッチング素子TR1~TR4のオン及びオフよりともに遅くなるため、ソフトスイッチング動作が行われず、スイッチングロスが低減できないとの懸念がある。しかしながら、このPSM制御は、もともと低出力時に行われる制御であるために扱う電力が小さく、ソフトスイッチング動作によるスイッチングロスの低減効果が非常に小さいため、全体的な省電力化には寄与できる。尚、本発明の第2~第4実施形態は、以下のように変更してもよい。上記第2実施形態では、補助スイッチング回路14に出力する制御パルス信号の位相をシフトしてPSM制御を実施したが、上記第1実施形態のように、インバータ回路13の制御相スイッチング素子TR4,TR2の制御パルス信号の位相をシフトさせてもよい。上記第2~第4実施形態において、上記第1実施形態で記載した別態様を適宜用いて構成を変更してもよい。上記第2~第4実施形態において、PWM制御とPSM制御の切り替えを制御パルス信号のオンパルス幅Wm,Ws最小パルス幅Wm0,Ws0に基づいて行ったが、制御の切替態様は、これに限定されるものではない。例えば、アーク加工機の使用者が出力を設定するその出力設定値目標値に基づいて制御を切り替えるようにしてもよい。具体的に、出力大~出力小に設定された時には制御をPWM制御とし、出力極小に設定された時には制御をPSM制御に切り替える。尚、このような制御の切替態様は、上記第1実施形態に適用してもよい。"