積算電流センサであって、バンドギャップの大きさがE1の第1p型半導体層とバンドギャップの大きさがE2の第2p型半導体層とバンドギャップの大きさがE3の第3p型半導体層とがこの順番で積層され、各バンドギャップの大きさはE1>E2>E3の条件を満足し、前記第1p型半導体層は内部に初期的に存在している水素を含有し、自身に流れた電流量に応じて前記水素が前記第1p型半導体層から前記第2p型半導体層を経て前記第3p型半導体層へと拡散していくことにより積層方向抵抗値が変化していく半導体素子と、前記半導体素子に流れた電流量に応じて変化していく前記半導体素子の前記積層方向抵抗値を測定することにより、前記半導体素子に流れた積算電流を検出する抵抗測定器とを備えることを特徴とする積算電流センサ。請求項1に記載の積算電流センサであって、前記第1p型半導体層1はp型AlGaInPで構成され、前記第2p型半導体層2はp型GaInPで構成され、前記第3p型半導体層3はp型GaAsで構成されることを特徴とする積算電流センサ。請求項1または2に記載の積算電流センサであって、前記第1p型半導体層と前記第2p型半導体層と前記第の3p型半導体層に添加されるp型のドーパントがZnまたはMgの少なくと一方であることを特徴とする積算電流センサ。半導体素子の製造方法であって、p型半導体基板の表面に、バンドギャップの大きさがE1の第1p型半導体層を積層する工程と、前記第1p型半導体層の表面に、バンドギャップの大きさがE2かつE1>E2の第2p型半導体層を積層する工程と、前記第2p型半導体層の表面に、バンドギャップの大きさがE3かつE2>E3の第3p型半導体層を積層する工程と、積層終了後の降温過程において、所定の温度になるまでアルシンAsH3の供給を行い、前記第1p型半導体層の中に水素を拡散させる工程とを備えることを特徴とする製造方法。しかしながら上述のような寿命管理の方法では、非効率でコストパフォーマンスが悪いといった問題があった。具体的には、定期的に電気部品を交換する方法では、電気部品の稼動状況が変化するような場合、次回交換までの稼働時間が少ないと、まだ使用可能な電気部品を廃棄することになり、非効率である。また、負荷である電気部品に流れる積算電流を測定する方法では、積算電流を測定するために、それぞれの電気部品に対応して追加的な電気回路部品を組み込む必要がある。それだけではなく、測定した積算電流を人間が認知するためには、測定した積算電流を人間が分かる数値に変換する表示デバイスや、電圧など何らかの手段で人間が計測可能な物理量に変換するための更なる付加的な装置などが必要となる。このため、積算電流を測定する方法は、よほど精密な寿命判断を必要とする電気部品でない限り、オーバースペックであり大幅なコスト増を招いてしまう。しかしながら、現実問題として、電気部品の寿命は、その時期が来たら急に使用できなくなってしまうということは少なく、徐々に性能が劣化していく場合が多い。この場合、厳密な寿命管理を必要とするものではなく、故障を迎えない範囲で納得できる時間以上使い切れれば、ほとんどのユーザは満足するものと考えられる。仮に、こうした性能を満足する簡易的な積算電流センサが非常に安価に実現できれば、寿命管理のために高価な積算電流あるいは積算使用時間測定用の付加部品を必要としていた電気部品の価格を大幅に下げることが可能になる。あるいは、これまで価格的に折り合わないために寿命管理用の付加部品を搭載できず、修理期間の停止はやむを得ないとしてきた電気部品の寿命予測を可能にすることができる。そこで本発明は、大幅なコスト増を招かずに電気部品の寿命管理がおこなえて交換時期を判断可能にする、積算電流センサを提供することを目的とする。上記目的を達成するため、本発明の第一の技術的側面に係る積算電流センサは、バンドギャップの大きさがE1の第1p型半導体層1とバンドギャップの大きさがE2の第2p型半導体層2とバンドギャップの大きさがE3の第3p型半導体層3とがこの順番で積層され、各バンドギャップの大きさはE1>E2>E3の条件を満足し、第1p型半導体層1は内部に初期的に存在している水素を含有し、自身に流れた電流量に応じて水素が第1p型半導体層1から第2p型半導体層2を経て第3p型半導体層3へと拡散していくことにより積層方向抵抗値が変化していく半導体素子S1と、半導体素子S1に流れた電流量に応じて変化していく半導体素子S1の積層方向抵抗値を測定することにより半導体素子S1に流れた積算電流を検出する抵抗測定器16とを備える。また、本発明の第二の技術的側面に係る半導体素子の製造方法は、p型半導体基板の表面にバンドギャップの大きさがE1の第1p型半導体層1を積層する工程と、第1p型半導体層1の表面にバンドギャップの大きさがE2かつE1>E2の第2p型半導体層2を積層する工程と、第2p型半導体層の表面にバンドギャップの大きさがE3かつE2>E3の第3p型半導体層3を積層する工程と、積層終了後の降温過程において所定の温度になるまでアルシンAsH3の供給を行い第1p型半導体層の中に水素を拡散させる工程とを備える。本発明の第一の技術的側面に係る積算電流センサによれば、大幅なコスト増を招かずに電気部品の交換時期を判断することが可能になる。また、本発明の第二の技術的側面に係る半導体素子の製造方法によれば、本発明の第一の技術的側面に係る積算電流センサである半導体素子を安価かつ大量に製造することが可能である。以下、本発明の実施の形態について、図面を参照して詳細に説明する。図1は実施例1に係る積算電流センサS1の模式的な斜視図である。以下では、図1中の一点鎖線で示した境界線で切取られる断面図である図2を用いて、有機金属気相成長MOCVD装置を用いた気相成長法による実施例1に係る積算電流センサS1の製造方法を説明する。最初に、図2aに示すように、MOCVD装置を用いた気相成長法によって、p型GaAsからなる基板6上に、1×1018cm-3のZnをドーピングしたp型GaAsからなるバッファ層5と、8×1017cm-3のZnをドーピングしたp型Ga0.5In0.5Pからなる障壁緩和層4と、8×1017cm-3のZnをドーピングしたp型Al0.7Ga0.30.5In0.5Pからなりバンドギャップの大きさがE1の第1p型半導体層1と、8×1017cm-3のZnをドーピングしたp型Ga0.5In0.5Pからなりバンドギャップの大きさがE2の第2p型半導体層2と、1×1018cm-3のZnをドーピングしたp型GaAsからなりバンドギャップの大きさがE3の第3p型半導体層3とを順次成長させ積層する。ここで、最後に積層される第3p型半導体層3は、後に形成される上側電極8とのオーミック特性を良好にするため、最上部のみ5×1018cm-3のZnをドーピングしている。各バンドギャップの大きさはE1>E2>E3の条件を満足する。また、成長終了後の降温過程では、水素H2とアルシンAsH3を同時に供給するが、400°C以下になるまでアルシンAsH3の供給を続ける。こうすることにより、第1p型半導体層1の中には、ドーパントであるZnを不活性化させる水素が残存することとなる。このようなドーパントの不活性化にまつわる研究は種々行われており、例えば、AIshibashietalJournalofCrystalGrowthVol145No1441419のFig4には、降温過程において何°CでアルシンAsH3の供給を停止するとキャリアが不活性になるかといった実験結果が示されている。また、ここでは、ドーパントとしてZnを用いる構成を例に説明しているが、Znの代わりにMgを用いる構成としても良い。次に、図2bに示すように、レジストマスク7をパターニングした後、AuBeまたはAuを蒸着することで上側電極8を形成する。その後、レジストマスク7を有機溶剤を使ってリフトオフすると、図2cに示すように、パターニングされた上側電極8が完成する。その後、上側電極8全体をカバーするようにレジストマスク9をパターニングした後、ドライエッチングとウェットエッチングを併用して、図2dに示すように、第1p型半導体層1の途中までレジストマスク9の開口部の結晶膜を除去する。この時残った円柱部分の直径は概略50μmの程度である。最後に、基板6を下側から途中まで研磨した後、AuBeまたはAuを蒸着することで下側電極10を形成し、窒素雰囲気中において約400°Cでアニールすれば、図2eに示す構造を有するウェファーが完成する。そして、このウェファーを、例えば、200μm×200μmの大きさに劈開して、個々の素子に分離したものが、図1に示す実施例1に係る積算電流センサS1である。このような方法により、実施例1に係る積算電流センサS1は非常に安価に製造することが可能である。次に、実施例1に係る積算電流センサS1の動作について説明する。図3は、積算電流センサS1の上側電極8をプラス、下側電極10をマイナスとして、室温で20mAの電流を流し続けた場合の素子抵抗の変化を示すものである。このように、室温で20mAの電流を流し続けると、積算電流センサS1の素子抵抗は、一旦増加した後に最大抵抗値図3中のAの位置を経て徐々に減少する。このような特殊な素子抵抗の振る舞いについては、例えば、次のようなモデルにより説明される。図4は、積算電流センサS1において、各層が非接触であると仮定した場合のバンド構造を示すものであり、左を基板側としている。そして図5aが連続成膜して各層が接触した場合のバンド構造を示すものであり、図5bは図2eを右回りに90°回転させた状態のもので、図5bのバンド構造の位置に対応させた図になっている。p型GaAsは同じ成膜方法でもそれだけなら活性化率がほぼ100に近いことがわかっており、基板やバッファ層および第3p型半導体層3の中には水素はほとんど残存しておらず、主に第1p型半導体層1と第2p型半導体層2の中に存在してこれらの層の活性化率を落としているものと考えられる図5b。このとき、第1p型半導体層1と第2p型半導体層2と第3p型半導体層3との積層構造において、第2p型半導体層2は障壁緩和層の役割を果たしている。このため、図5aの破線Aで囲まれた部分に示すように、第2p型半導体層2が無い場合に比べて、ショットキー障壁の高さが分散されて素子抵抗が小さくできる。また、図5aの破線Bで囲まれた部分に示す基板側についても同じことが言える。このようなショットキー障壁の分散のおかげで、最初、積算電流センサS1はある程度電流が流れやすい状態となっている。次に、積算電流センサS1に電流を流すと水素が徐々に拡散していく。そして、拡散した水素が第3p型半導体層3に達すると、第3p型半導体層3には水素を捕獲しておくものが存在しないため、水素の移動速度が速くなり、水素は外部に放出されていく。ここで、単に水素が拡散によって外部に放出されるだけなら、図3のように素子抵抗が一旦増加するような現象にはならないはずである。そしてこの一旦素子抵抗が増加する現象は、第2p型半導体層2における水素の拡散速度が第1p型半導体層1における水素の拡散速度よりも小さく、水素が第3p型半導体層3を介して外部に放出される前に、一旦第2p型半導体層2中に蓄積されると考えると説明できる。図6aは、このように水素が拡散する過程で、一旦第2p型半導体層2に蓄積されている状態でのバンド構造を示す図であり、図6bはこれに対応する断面模式図である。このように、第2p型半導体層2の中に一旦水素が蓄積されると、第2p型半導体層2の活性化率が大きく低下して、両側のヘテロ接合界面におけるショットキー障壁が厚くなる。このため、素子抵抗が増加するのである。そして、ある程度素子抵抗が増加しきったあとは、水素が第3p型半導体層3を介して外部に徐々に放出されていくため、素子抵抗も徐々に減少していく。このとき図6aの破線Bで囲まれた部分のショットキー障壁は、図6bに示すように、広いスペースに水素が拡散していくために、水素密度が大きく変化せず、全体としての素子抵抗の変化にはほとんど寄与しない。以上のように、ここで示したモデルは実際の図3に示す積算電流センサS1の素子抵抗の変化の現象をよく説明し、第2p型半導体層2が素子抵抗の増減に深く関わっていることがわかる。次に、図7は、積算電流センサS1において、電流を変えて素子抵抗の変化を測定した結果を示すものである。ここでは、素子抵抗が単調に減少しており、図3のような初期の増加傾向がみられない。これは、実験を始める前に、ある程度通電して図3の最大抵抗を示すA点を経てB点に示す30Ω程度の素子抵抗になるよう調整しているためである。具体的には、通常使用される環境温度よりも十分高い200°Cの条件で、1分前後の間40mAの電流を実験前に流している。このように十分高い温度で電流を流すことによって、早い時間で素子抵抗を変化させることができる。ここで図7に戻ると、初期の素子抵抗値に対する変化率は5mA→10mA→20mAと大きくするに従って大きくなり、概ね電流量に比例していることがわかる。つまり、初期値に対してどの程度素子抵抗が変化したかを測定すれば、積算電流センサS1にどの程度の積算電流が流れたかを確認できる。そして、積算電流センサS1を、図8に示すように電源Eに接続された電気部品負荷Rに直列に配置すれば、電気部品に流れた電流の総量に応じて積算電流センサS1の素子抵抗値が減少する。このため、積算電流センサS1の素子抵抗値をテスタ16などの抵抗測定器で定期的にチェックすることで、電気部品が寿命にどれだけ近づいたかどうかが把握できる。以上説明してきたように、実施例1に係る積算電流センサS1によれば、大幅なコスト増を招かずに電気部品の交換時期を判断することが可能になる。図9は、実施例2に係る積算電流センサS2の模式的な斜視図を示すものである。実施例2に係る積算電流センサS2と実施例1に係る積算電流センサS1との主な違いは、第1p型半導体層1の中間にエッチングストップ層11を設けた点である。これにより、実施例2に係る積算電流センサS2では、構造再現性がより安定して素子抵抗のバラツキを小さくすることができ、積算電流センサとしての精度をより向上させることが可能である。以下、図9の中の1点鎖線で示した境界線で切取られる断面図である図10を用いて、MOCVD装置を用いた気相成長法による積算電流センサS2の製造方法を説明する。最初に、図10aに示すように、MOCVD装置を用いた気相成長法によって、p型GaAsからなる基板6上に、1×1018cm-3のZnをドーピングしたp型GaAsからなるバッファ層5と、8×1017cm-3のZnをドーピングしたp型Ga0.5In0.5Pからなる障壁緩和層4と、8×1017cm-3のZnをドーピングしたp型Al0.7Ga0.30.5In0.5Pからなりバンドギャップの大きさがE1の下側第1p型半導体層12と、8×1017cm-3のZnをドーピングしたp型Al0.2Ga0.80.5In0.5Pからなるエッチングストップ層11と、8×1017cm-3のZnをドーピングしたp型Al0.7Ga0.30.5In0.5Pからなりバンドギャップの大きさがE1の上側第1p型半導体層13と、8×1017cm-3のZnをドーピングしたp型Ga0.5In0.5Pからなりバンドギャップの大きさがE2の第2p型半導体層2と、1×1018cm-3のZnをドーピングしたp型GaAsからなりバンドギャップの大きさがE3の第3p型半導体層3とを順次成長させ積層する。ここで最後の第3p型半導体層3は、後に形成される上側電極8とのオーミック特性を良好にするため、最上部のみ5×1018cm-3のZnをドーピングしている。各バンドギャップの大きさはE1>E2>E3の条件を満足する。また、成長終了後の降温過程では、水素H2とアルシンAsH3を同時に供給するが、400°C以下になるまでアルシンAsH3の供給を続ける。こうすることにより、第1p型半導体層1中には、ドーパントであるZnを不活性化させる水素が残存することとなる。こうしたドーパントの不活性化にまつわる研究は種々行われており、例えば、AIshibashietalJournalofCrystalGrowthVol145No1441419のFig4には、降温過程において何°CでアルシンAsH3の供給を停止するとキャリアが不活性になるかといった実験結果が示されている。また、ここでは、ドーパントとしてZnを用いる構成を例に説明しているが、Znの代わりにMgを用いる構成としても良い。次に図10bに示すように、レジストマスク7をパターニングした後、AuBeまたはAuを蒸着することで上側電極8を形成する。その後、レジストマスク7を有機溶剤を使ってリフトオフすると、図10cに示すように、パターニングされた上側電極8が完成する。その後、上側電極8全体をカバーするようにレジストマスク9をパターニングした後、ドライエッチングとウェットエッチングを併用して、図10dに示すように、エッチングストップ層11までレジスト開口部の結晶膜を除去する。この時残った円柱部分の直径は概略50μmの程度である。最後に基板6を下側から途中まで研磨した後、AuBeまたはAuを蒸着することで下側電極10を形成し、窒素雰囲気中において約400°Cでアニールすれば図10eに示す構造を有するウェファーが完成する。そして、このウェファーを、例えば、200μm×200μmの大きさに劈開して、個々の素子に分離したものが図9に示す積算電流センサS2である。このような方法により、実施例2に係る積算電流センサS2は非常に安価に製造することが可能である。そして、実施例2に係る積算電流センサS2も、実施例1係る積算電流センサS1と同様に機能し、かつエッチングストップ層11を設けたことによって、部品毎の素子抵抗のバラツキを軽減することができる。このように、実施例2に係る積算電流センサS2においても、実施例1に係る積算電流センサS1と同様に大幅なコスト増を招かずに電気部品の交換時期を判断することが可能にできる。