絶縁基板の上に形成される第1の支柱と、前記第1の支柱から間隔をおいて前記絶縁基板の上に形成される第2の支柱と、前記第1の支柱に固定される固定端と前記第2の支柱の上に移動自在に配置される自由端とを有する第1の電極と、前記絶縁基板の上における前記第1の支柱と前記第2の支柱の間の領域で、前記第1の支柱及び前記第2の支柱より低い位置に形成される第2の電極と、を有することを特徴とするMEMS素子。前記絶縁基板の上における前記第1の支柱と前記第2の支柱の間の領域で、前記第2の電極から離れ、前記第2の電極より低い位置に形成される駆動電極を有することを特徴とする請求項1に記載のMEMS素子。前記第2の電極の上面には誘電体膜が形成されていることを特徴とする請求項1又は請求項2に記載のMEMS素子。前記第2の支柱の上に形成され、前記第1の電極の上方の動きを規制するストッパと、前記ストッパと前記第2の支柱の間に形成され、前記第1の電極の前記自由端が挿入される隙間と、を有することを特徴とする請求項1乃至請求項3のいずれか1項に記載のMEMS素子。前記駆動電極は、前記第1の支柱と前記第2の電極の間と、前記第2の支柱と前記第2の電極の間との双方の領域に形成されることを特徴とする請求項2乃至請求項4のいずれか1項に記載のMEMS素子。前記第1の支柱と前記第2の支柱の少なくとも一方は導電性支柱であり、前記絶縁基板の下には下側導電膜が形成され、前記絶縁基板の中には前記導電性支柱と前記下側導電膜を電気的に接続するビアが形成されていることを特徴とする請求項1乃至請求項5のいずれか1項に記載のMEMS素子。上記のように上部電極を片持ち梁のように支持する構造のRF-MEMSスイッチでは、スイッチのONからOFFに戻す毎に上部電極の形状を元の形状に戻す必要があるため、上部電極を厚くするなどして自身の弾性をある程度強くする必要がある。しかし、上部電極が厚くなるなどして弾性が強くなると、上部電極の自由端を吸引するための制御電極への印加電圧を高くする必要がある。特に、固定電極上の誘電体膜と上部電極との密着性を向上させて容量を高くしたい場合には、さらに印加電圧を高くして吸引力を高める必要がある。また、上部電極の両端を固定する構造のMEMS素子では、周囲の温度が高くなると上部電極が熱膨張するため、OFF状態の上部電極が上側に湾曲することがある。そのような上側に湾曲した上部電極をその下方の固定電極側に接近させるためには、制御電極の印加電圧を高くして吸引力を高める必要がある。本発明の目的は、低い電圧で上部電極を可動させてON、OFFし、かつ環境温度が変化して高くなっても動作電圧に影響を与えるようなデバイスの形状変化が起こらないMEMS素子を提供することにある。1つの観点によれば、絶縁基板の上に形成される第1の支柱と、前記第1の支柱から間隔をおいて前記絶縁基板の上に形成される第2の支柱と、前記第1の支柱に固定される固定端と前記第2の支柱の上に移動自在に配置される自由端とを有する第1の電極と、前記絶縁基板の上における前記第1の支柱と前記第2の支柱の間の領域で、前記第1の支柱及び前記第2の支柱より低い位置に形成される第2の電極と、を有するMEMS素子が提供される。発明の目的および利点は、請求の範囲に具体的に記載された構成要素および組み合わせによって実現され達成される。前述の一般的な説明および以下の詳細な説明は、典型例および説明のためのものであって、本発明を限定するためのものではない、と理解すべきである。第1の電極の一端を第1の導電性支柱上に固定し、第1の電極の他端を第2の支柱の上に移動自在に配置したので、第1の電極は熱膨張により湾曲することを回避できる。また、駆動電極にオン電圧を印可するなどすることにより第1の電極との間に電界を生じさせると、第1の電極は第2の電極に向けて吸引され、湾曲する。この場合、第1の電極の自由端が移動しても第1の電極は第1及び第2の支柱により支持されているので、その後に駆動電極などにオフ電圧を印加すると、第1の電極は自身の復元力により最初の形状に戻り易くなる。これにより、第1の電極は厚く形成される必要がなく、オン状態での駆動電圧が低くなる。以下に、図面を参照して本発明の好ましい実施形態を説明する。図面において、同様の構成要素には同じ参照番号が付されている。図1aは、実施形態に係るMEMS素子の正面から見た断面図、同図bは側面図である。図1a、bにおいて、絶縁基板、例えばセラミック基板1の下面には接地電極2が形成され、その上面には例えば厚さ約3μmの配線高周波線路3が形成されている。セラミック基板1、接地電極2及び配線3により高周波マイクロストリップラインが形成されている。また、配線3の上面のうち後述する上部電極8の下方には、誘電体膜4として、例えば200nm~300nmの厚さを有するアルミナ膜が形成されている。セラミック基板1の上には、配線3及び誘電体膜4の両側に間隔をおいて第1、第2の導電性支柱5、6が形成されている。第1、第2の導電性支柱5、6は、横方向に例えば200μm~300μmの間隔で配置される。第1の導電性支柱5は、セラミック基板1内に形成される導電性のビア11を介して接地電極2に接続されている。第1、第2の導電性支柱5、6は、例えば約6μmの高さを有し、第1の導電性支柱5の上端には下地導電膜7を介して薄板状、例えば1μm~2μmの厚さの上部電極8の固定端8aが固定されている。即ち、第1の導電性支柱5は、上部電極8を片持ち梁状に支持している。第2の導電性支柱6は、第1の導電性支柱5と同じかそれよりも低い高さに形成され、その上には、上部電極8の自由端8bが移動自在に配置されている。第2の導電性支柱6の上面には、側面が略L字形状のストッパ6bの一端が接続され、ストッパ6bと第2の導電性支柱6の間には隙間6aが形成されている。上部電極8が最も伸びた状態では、上部電極8の自由端8b及びその周囲が第2の導電性支柱6及びストッパ6bに接触せずに隙間6a内に挿入される一方、上部電極8が下側に最も湾曲した状態では、上部電極8の自由端8b又はその周囲が隙間6aの上のストッパ6に接触するような形状と弾性を有している。セラミック基板1の上面のうち第1の導電性支柱5と配線3の間には第1の駆動電極9が形成され、また、第2の導電性支柱6と配線3の間には第2の駆動電極10が形成されている。第1、第2の駆動電極9、10には、例えば直流電圧源不図示から正の電圧と接地電圧のいずれか印加される。なお、この例では上部電極8を可動させるために駆動電極9、10に電圧を印加しているが、高周波を伝播している配線3に高い抵抗を介して直接直流電圧を印加して上部電極8を可動することもできる。この場合、駆動電極9、10は必ずしも必要とはならない。上部電極8は、第1、第2の駆動電極9、10との間の電位差により電界が発生し又は増加することによって第1、第2の駆動電極9、10に吸引され、自由端8bが移動して湾曲し、その電位差がゼロの場合には元の形状に復元できる弾性を有している。上部電極8は、例えば約3μmの厚さに形成されている。また、上部電極8は、最も下方に湾曲した状態で、第2の導電性支柱6から落ちずに支持される長さを有している。上記した実施形態のMEMS素子において、まず、接地電極2を接地電圧に設定し、さらに、第1、第2の駆動電極9、10を閾値電圧以下、例えば接地電位に設定してオフ状態にする。これにより、図1aに示すように、第1の導電性支柱5により最も伸びた状態で支持される上部電極8の自由端8bの領域は、第2の導電性支柱6とストッパ6bの隙間6a内に位置し、第2の導電性支柱6の上面とほぼ平行な状態になる。この状態では、上部電極8はその下の誘電体膜4から離れているので、上部電極8と配線3の間の静電容量は極めて低くなるので、配線3上にはキャパシタが実質的に接続ロードされない状態になる。また、図2に示すように、接地電極2を接地電圧に設定し、さらに、直流電圧源から第1、第2の駆動電極9、10にプラス電位Vを印加してオン状態にする。これにより、ビア11を介して接地電位となる上部電極8と第1、第2の駆動電極9、10の間には電位差が生じるので、上部電極8は、第1、第2の駆動電極9、10により吸引される。このため、上部電極8は下側に湾曲し、そのほぼ中央領域は配線3上の誘電体膜4に接触する。この場合、上部電極8の固定端8aは第1の導電性支柱5に支持され、自由端8b及びその周辺は第2の導電性支柱6上の隙間6a内をスライドするとともに、隙間6aを仕切るストッパ6b又は第2の導電性支柱6の上面に支持される。従って、配線3には誘電体膜4を介して上部電極8が接続されるので、マイクロストリップラインの配線3と接地電位GNDの間にキャパシタが接続された状態となる。上部電極8の自由端8b及びその周辺は、隙間6の上下の第2の導電性支柱6とストッパ6bの少なくとも一方に接触して支持された状態になるので、抜け落ちることはない。なお、誘電体膜4を形成しない場合も、第1、第2の駆動電極9、10への印加電圧を制御して上部電極8との間の電界の強さを変え、上部電極8と配線3の距離を調節し、配線3に接続ロードする静電容量を調節することが可能である。この場合、誘電体膜4は必ずしも必要は無い。第1、第2の駆動電極9、10への印加電圧を接地電位に戻すと、第1、第2の駆動電極9、10による上部電極8の吸引が解け、上部電極8の復元力によりオフ状態に戻る。即ち、上部電極8の自由端8b及びその周辺は、第2の導電性支柱6上面とその上のストッパ6bの下面に平行で非接触状態となる。特に、上部電極8の自由端8b側がストッパ6bの下面に接触している状態では、ストッパ6bの下面により上向きの作用力が上部電極8に加わるために、オフ状態に戻り易くなる。また、MEMS素子の周囲の環境温度が高くなる場合に、キャパシタ上部電極6が熱膨張により伸びても、その伸びは第2の導電性支柱6の上の隙間6aを通して逃げる。従って、熱膨張による上部電極6の湾曲は発生せず、隙間6aの周囲の第2導電性支柱6とストッパ6bの壁面に接触することはなく、例え接触しても問題はない。次に、上記のMEMS素子の形成方法を図3~図9に基づいて説明する。図3~図9のaは、実施形態に係るMEMS素子の製造工程を示す正面から見た断面図であり、図3~図9のbは、その側面図であり、図3~図9のcは、その平面図である。次に、図3に示す構造を形成するまでの工程を説明する。まず、下面に接地電極2が形成され、内部にビア11、配線不図示等が形成された低温同時焼成セラミックスLTCCをセラミック基板1として用意する。さらに、セラミック基板1の上にメッキ電極兼シード用の金Au薄膜21をスパッタリングにより約200nmの厚さに形成する。続いて、金薄膜21の上にフォトレジストを塗布し、これを露光、現像することによりレジストパターン22を形成する。レジストパターン22は、RFマイクロストリップラインの配線を形成する領域に第1の開口部22aを有し、さらに、第1の開口部22aの両側に間隔をおいて第2、第3の開口部22b、22cを有する。第1、第2の開口部22b、22cは上部電極8を支持する支柱領域に形成される。この場合、第1の開口部22bは、ビア11を含む領域に形成される。その後に、レジストパターン22の第1~第3の開口部22a~22cの中のそれぞれに第1、第2、第3の金Au膜23a、23b、23cを電解メッキにより例えば約3μmの厚さに形成する。次に、図4に示す構造を形成するまでの工程について説明する。まず、レジストパターン22を溶剤により除去した後に、第1、第2、第3の金膜23a、23b、23c及びセラミック基板1の上にフォトレジストを塗布し、これを露光、現像してレジストパターン24を形成する。レジストパターン24は、第1、第2の金膜23a、23bの間と、第1、第3の金膜23a、23cの間のそれぞれの駆動電極形成領域を覆うとともに、第1、第2、第3の金膜23a、23b、23c及びそれらの周囲を露出する形状を有する。続いて、レジストパターン24をマスクにしてセラミック基板1の上面が露出するまで金薄膜21をイオンミリングする。これにより、レジストパターン24の下に残された金薄膜21を第1、第2の駆動電極9、10として使用する。また、第1の金膜23aとその下に残された金薄膜21のパターンは、上記の配線3として使用される。さらに、第2の金膜23bとその下に残された金薄膜21は、上記の第1の導電性支柱5の一部として使用され、また、第3の金膜23cとその下に残された金薄膜21は、上記の第2の導電性支柱6の一部として使用される。この場合、第1、第2、第3の金膜23a、23b、23cはイオンミリングにより僅かに薄くなるので、第1、第2、第3の金膜23a、23b、23cとその下に残された金薄膜21のそれぞれの厚さの合計は約3μmとなる。次に、図5に示す構造を形成するまでの工程について説明する。まず、第1、第2の駆動電極9、10、配線3、第2、第3の金膜23b、23c及びセラミック基板1の上にフォトレジストを塗布し、これを露光、現像することによりレジストパターン不図示を形成する。このレジストパターンは、配線3の上に重なる領域に開口部を有する。続いて、レジストパターン上と開口部内にアルミナ膜をスパッタリングにより200nm~300nmの厚さに形成した後に、レジストパターンを溶剤により除去する。これにより配線3の上に残されたアルミナ膜を誘電体膜4として使用する。その後に、第1、第2の駆動電極9、10、第2、第3の金膜23b、23c、セラミック基板1及び誘電体膜4の上に第1の銅膜25をスパッタリングにより例えば約200nmの厚さに形成する。さらに、第1の銅膜25の上にフォトレジストを塗布し、これを露光、現像することによりレジストパターン26を形成する。レジストパターン26は、第2、第3の金膜23b、23cの上方にそれぞれ開口部26b、26cを有する形状を有している。さらに、レジストパターン26の開口部26b、26cを通して第2、第3の金膜23b、23cの上の第1の銅膜25をイオンミリングにより除去することにより、第2、第3の金膜23b、23cの上面を露出する。この場合、イオンミリングの代わりに、例えば、エッチャントとして塩化第二鉄水溶液を使用するウエットエッチングを適用してもよい。その後に、第1の銅膜25及第2、第3の金膜23b、23cを電極に使用して、第2、第3の金膜23b、23cの上の開口部26b、26c内にそれぞれ第4、第5の金膜27b、27cを電解メッキにより例えば約3μmの厚さに形成する。これにより、第2の金膜23bとその上下の第4の金膜27b、金薄膜21により第1の導電性支柱5が形成される。また、第3の金膜23cとその上下の第5の金膜27c、金薄膜21により第2の支柱6が形成される。次に、図6に示す構造を形成するまでの工程を説明する。溶剤を用いてレジストパターン26を除去した後に、セラミック基板1の上にフォトレジストを塗布し、これを露光、現像することにより、誘電体膜4と第1の導電性支柱5と第2の導電性支柱6のそれぞれの上面を覆うとともに他の領域を露出するレジストパターン不図示を形成する。この後に、第1の銅膜25を電極に使用し、誘電体膜4、第1、第2の導電性支柱5、6の上を除く領域に第2の銅膜28を電解メッキにより例えば約6μmの厚さに形成する。さらに、レジストパターンを除去した後に、新たにフォトレジストをセラミック基板1の上に塗布し、これを露光、現像することにより、第1、第2の導電性支柱5、6の上を覆うレジストパターンを形成する。その後に、セラミック基板1の上の全体に第3の銅膜29をスパッタリングにより例えば約3μmの厚さに形成し、その後にレジストパターンを除去する。さらに、第3の銅膜29と第1、第2の導電性支柱5、6の上に第4の銅膜30を電解メッキにより例えば50nm~200nmの厚さに形成する。なお、第4の銅膜30表面を化学機械研磨法等により平坦化してもよい。その後に、第4の銅膜30の上にフォトレジストを塗布し、これを露光、現像することにより、第1の導電性支柱5の上の一部に開口部を有するレジストパターンを形成する。その後に、レジストパターンの開口部を通して第4の銅膜30をイオンミリングすることにより、第1の導電性支柱5の上の一部を露出する開口部30aを形成する。開口部30のうち第1の導電性支柱5から第2の導電性支柱6への方向に直交する方向の幅は、次の工程で形成される上部電極8の幅と同じである。その後に、レジストパターンを除去する。なお、イオンミリングの代わりに、例えば、塩化第二鉄水溶液を用いたウエットエッチング法を用いても良い。次に、図7に示す構造を形成するまでの工程を説明する。まず、第4の銅膜30上と開口部30a内にフォトレジストを塗布し、これを露光、現像することによりレジストパターンを形成する。レジストパターンは、上記の上部電極8の形状を有する開口部を有し、その開口部は、第4の銅膜30の開口部30aから第2の導電性支柱6の上を通って第2の導電性支柱6からはみ出す形状を有している。その後に、レジストパターンの上と開口部内にスパッタリング法により第6の金膜を例えば1μm~2μmの厚さに形成した後に、溶剤によりレジストパターンを除去する。これにより、第4の銅膜30の上と第1の導電性支柱5の上に残された第6の金膜を上部電極8として使用する。第6の上部電極8のうち、第4の銅膜30の開口部30a内の部分は、例えば50nm~200nmの厚さを有し、図1に示す下地金属膜7となる。次に、図8に示す構造を形成するまでの工程を説明する。まず、上部電極8と第4の銅膜30の上に、第5の銅膜31をスパッタリング法により例えば50nm~200nmの厚さに形成する。その後に、第5の銅膜31の上にフォトレジストを塗布し、これを露光することによりレジストパターンを形成する。このレジストパターンは、第2の導電性支柱6のうち上部電極8に重ならない部分に開口部を有する。続いて、レジストパターンの開口部を通してイオンミリングにより第5の銅膜31を除去することにより、第2の導電性支柱6のうち上部電極8に重ならない領域の一部を露出させる開口部31aを形成する。なお、イオンミリングの代わりに、例えば、塩化第二鉄水溶液を用いたウエットエッチング法を用いても良い。その後に、レジストパターンを溶剤により除去する。続いて、図9に示す構造を形成するまでの工程を説明する。まず、第5の銅膜31と第2の導電性支柱6上にフォトレジストを塗布し、これを露光、現像することによりレジストパターンを形成する。このレジストパターンは、第5の銅膜31の開口部31aを露出するとともに第2の導電性支柱6に重なる開口部を有する。次に、レジストパターン上その開口部内と第5の銅膜31の開口部31a内にストッパ6bとなる第7の金膜をスパッタ法により2μm~3μmの厚さに形成する。なお、スパッタリング法の代わりに、銅膜25、28~31を電極とする電解メッキ法によりストッパ6bを形成してもよい、これにより、第2の導電性支柱6とその上のストッパ6bは、第5の銅膜31の開口部31aを通して接続される。また、第2の導電性支柱6と上部電極8の間には厚さ50nm~200nmの第4の銅膜30が介在し、上部電極8とストッパ6bの間には厚さ50nm~200nmの第5の銅膜31が介在することになる。その後に、銅エッチャント、例えば塩化第二銅水溶液を使用してセラミック基板1の上の犠牲膜である第1~第5の銅膜25、28~31を全てエッチングすることにより、図1に示した構造のMEMS素子が完成する。この場合、上部電極8の上下の第2の導電性支柱6とストッパ6bの間には隙間6aが形成される。なお、上記した実施形態のMEMS素子は、駆動電極の電圧制御により上部電極8と配線3の間の距離を調整してキャパシタの容量を可変にしてもよい。また、下部電極3の上の誘電体膜4を省いた構造のMEMSスイッチであってもよい。ここで挙げた全ての例および条件的表現は、発明者が技術促進に貢献した発明および概念を読者が理解するのを助けるためのものであり、ここで具体的に挙げたそのような例および条件に限定することなく解釈され、また、明細書におけるそのような例の編成は本発明の優劣を示すこととは関係ない。本発明の実施形態を詳細に説明したが、本発明の精神および範囲から逸脱することなく、それに対して種々の変更、置換および変形を施すことができると理解される。