"エンジンで駆動される発電部に巻回される第1、第2、第3巻線にそれぞれ接続されると共に、前記第1、第2、第3巻線から出力される交流をスイッチング素子を用いて直流/交流変換して交流電力を出力する第1、第2、第3インバータと、前記第1、第2、第3インバータのスイッチング素子のオンオフを制御すると共に、相互に通信自在に接続される第1、第2、第3制御部と、前記第1、第2、第3インバータにそれぞれ接続されて前記交流の出力をU相、V相、W相のいずれかとして出力する端子群と前記端子群の中性端子とにそれぞれ接続される出力端子とを備えると共に、同一構成の少なくとも1基のインバータ発電機Bと三相交流出力で並列運転可能なインバータ発電機Aであって、前記第1、第2、第3制御部は、前記出力端子のU相、V相、W相端子が前記発電機BのU相、V相、W端子にそれぞれ接続ケーブルを介して接続されるとき、前記発電機Bから前記第1、第2、第3インバータに入力される相間電圧と相間電流をそれぞれ検出する相間電圧相間電流検出手段を備え、前記検出された相間電圧と相間電流に同期するように前記第1、第2、第3インバータのスイッチング素子のオンオフを制御することを特徴とするインバータ発電機の並列運転制御装置。前記発電機Bの第1、第2、第3制御部は、マスタを構成する第1インバータからの出力を基準として前記第2、第3インバータの出力の位相が目標値となるように前記スイッチング素子のオンオフを制御することを特徴とする請求項1記載のインバータ発電機の並列運転制御装置。前記発電機Bの第1制御部は基準信号を生成すると共に、前記基準信号に対して所定の位相を有する同期信号を生成して前記第2、第3制御部に送信し、よって前記第1、第2、第3制御部は前記基準信号と同期信号に基づいて前記マスタを構成する第1インバータからの出力を基準として前記第2、第3インバータの出力の位相が目標値となるように前記スイッチング素子のオンオフを制御することを特徴とする請求項2記載のインバータ発電機の並列運転制御装置。前記第1、第2、第3インバータの端子群は前記U相、V相、W相のいずれかと前記中性端子とからなる単相2線式であると共に、前記出力端子は前記端子群と中性端子とにそれぞれ接続される3相4線式であることを特徴とする請求項1から3のいずれか記載のインバータ発電機の並列運転制御装置。前記第1、第2、第3制御部は、前記第1、第2、第3インバータの出力が、前記発電機Bの対応する第1、第2、第3インバータの出力と相違する場合、前記交流出力の電圧振幅量と電圧位相量の少なくともいずれかを補正するように前記第1、第2、第3インバータのスイッチング素子のオンオフを制御することを特徴とする請求項1から4のいずれかに記載のインバータ発電機の並列運転制御装置。上記したように特許文献1記載にあっては、単相2線式のインバータ発電機において並列運転する相手機と位相と電圧振幅を合わせることで並列運転を可能としているが、三相交流を出力するインバータ発電機の場合、三相交流の位相と電圧振幅とをそれぞれ合わせる必要があるため、特許文献1記載の技術をもってしては並列運転が困難であった。従って、この発明の目的は上記した課題を解決し、三相交流を出力するインバータ発電機の複数基の並列運転を可能としたインバータ発電機の並列運転制御装置を提供することにある。上記した課題を解決するため、請求項1に係るインバータ発電機の並列運転制御装置にあっては、エンジンで駆動される発電部に巻回される第1、第2、第3巻線にそれぞれ接続されると共に、前記第1、第2、第3巻線から出力される交流をスイッチング素子を用いて直流/交流変換して交流電力を出力する第1、第2、第3インバータと、前記第1、第2、第3インバータのスイッチング素子のオンオフを制御すると共に、相互に通信自在に接続される第1、第2、第3制御部と、前記第1、第2、第3インバータにそれぞれ接続されて前記交流の出力をU相、V相、W相のいずれかとして出力する端子群と前記端子群の中性端子とにそれぞれ接続される出力端子とを備えると共に、同一構成の少なくとも1基のインバータ発電機Bと三相交流出力で並列運転可能なインバータ発電機Aであって、前記第1、第2、第3制御部は、前記出力端子のU相、V相、W相端子が前記発電機BのU相、V相、W端子にそれぞれ接続ケーブルを介して接続されるとき、前記発電機Bから前記第1、第2、第3インバータに入力される相間電圧と相間電流をそれぞれ検出する相間電圧相間電流検出手段を備え、前記検出された相間電圧と相間電流に同期するように前記第1、第2、第3インバータのスイッチング素子のオンオフを制御する如く構成した。請求項2に係るインバータ発電機の並列運転制御装置にあっては、前記発電機Bの第1、第2、第3制御部は、マスタを構成する第1インバータからの出力を基準として前記第2、第3インバータの出力の位相が目標値となるように前記スイッチング素子のオンオフを制御する如く構成した。請求項3に係るインバータ発電機の並列運転制御装置にあっては、前記発電機Bの第1制御部は基準信号を生成すると共に、前記基準信号に対して所定の位相を有する同期信号を生成して前記第2、第3制御部に送信し、よって前記第1、第2、第3制御部は前記基準信号と同期信号に基づいて前記マスタを構成する第1インバータからの出力を基準として前記第2、第3インバータの出力の位相が目標値となるように前記スイッチング素子のオンオフを制御する如く構成した。請求項4に係るインバータ発電機の並列運転制御装置にあっては、前記第1、第2、第3インバータの端子群は前記U相、V相、W相のいずれかと前記中性端子とからなる単相2線式であると共に、前記出力端子は前記端子群と中性端子とにそれぞれ接続される3相4線式である如く構成した。請求項5に係るインバータ発電機の並列運転制御装置にあっては、前記第1、第2、第3制御部は、前記第1、第2、第3インバータの出力が、前記発電機Bの対応する第1、第2、第3インバータの出力と相違する場合、前記交流出力の電圧振幅量と電圧位相量の少なくともいずれかを補正するように前記第1、第2、第3インバータのスイッチング素子のオンオフを制御する如く構成した。請求項1に係るインバータ発電機の並列運転制御装置にあっては、エンジンで駆動される発電部に巻回される第1、第2、第3巻線にそれぞれ接続されると共に、それらから出力される交流をスイッチング素子を用いて直流/交流変換して交流電力を出力する第1、第2、第3インバータと、第1、第2、第3インバータのスイッチング素子のオンオフを制御すると共に、相互に通信自在に接続される第1、第2、第3制御部と、第1、第2、第3インバータにそれぞれ接続されて交流の出力をU相、V相、W相のいずれかとして出力する端子群とそれらの中性端子とにそれぞれ接続される出力端子とを備えると共に、同一構成の少なくとも1基のインバータ発電機Bと三相交流出力で並列運転可能なインバータ発電機Aであって、第1、第2、第3制御部は、出力端子のU相、V相、W相端子が発電機BのU相、V相、W端子にそれぞれ接続ケーブルを介して接続されるとき、発電機Bから第1、第2、第3インバータに入力される相間電圧と相間電流をそれぞれ検出すると共に、検出された相間電圧と相間電流に同期するように第1、第2、第3インバータのスイッチング素子のオンオフを制御する如く構成したので、第1、第2、第3インバータのそれぞれにおいて三相の出力を各相で独立に制御することとなって出力される三相交流の電圧と位相を容易に合わせることができ、よって三相交流を出力するインバータ発電機を複数基、例えば2基、並列運転させることができる。また、発電機Bから第1、第2、第3インバータに入力される相間電圧と相間電流をそれぞれ検出すると共に、検出された相間電圧と相間電流に同期するように第1、第2、第3インバータのスイッチング素子のオンオフを制御する如く構成したので、換言すれば第1、第2、第3インバータのそれぞれにおいて三相交流の出力を独立に制御するように構成したため、三相負荷以外の不平衡の負荷状態、例えば単相負荷に電力を供給する場合のように相間出力が不平衡となる負荷状態においても他の相の出力に影響なく独立して並列運転を実現することができると共に、並列運転時のアンバランス電流の増加や相手機との横流を確実に回避することができる。請求項2に係るインバータ発電機の並列運転制御装置にあっては、発電機Bの第1、第2、第3制御部は、マスタを構成する第1インバータからの出力を基準として第2、第3インバータの出力の位相が目標値となるようにスイッチング素子のオンオフを制御する如く構成したので、上記した効果に加え、第1、第2、第3インバータのそれぞれにおいて出力される三相交流の電圧と位相を的確に合わせることができる。請求項3に係るインバータ発電機の並列運転制御装置にあっては、発電機Bの第1制御部は基準信号を生成すると共に、基準信号に対して所定の位相を有する同期信号を生成して第2、第3制御部に送信し、よって第1、第2、第3制御部は基準信号と同期信号に基づいてマスタを構成する第1インバータからの出力を基準として第2、第3インバータの出力の位相が目標値となるようにスイッチング素子のオンオフを制御する如く構成したので、上記した効果に加え、第1、第2、第3インバータのそれぞれにおいて出力される三相交流の電圧と位相を一層的確に合わせることができる。請求項4に係るインバータ発電機の並列運転制御装置にあっては、第1、第2、第3インバータの端子群はU相、V相、W相のいずれかと中性端子とからなる単相2線式であると共に、出力端子は端子群と中性端子とにそれぞれ接続される3相4線式である如く構成したので、上記した効果に加え、簡易な構成で三相4線式のインバータ発電機を複数基並列運転させることができる。請求項5に係るインバータ発電機の並列運転制御装置にあっては、第1、第2、第3制御部は、第1、第2、第3インバータの出力が、発電機Bの対応する第1、第2、第3インバータの出力と相違する場合、交流出力の電圧振幅量と電圧位相量の少なくともいずれかを補正するように第1、第2、第3インバータのスイッチング素子のオンオフを制御する如く構成したので、上記した効果に加え、インバータ発電機を複数基、確実に並列運転させることができる。以下、添付図面に即してこの発明に係るインバータ発電機の並列運転制御装置の動作を実施するための形態について説明する。図1は、この発明の実施例に係るインバータ発電機を全体的に示すブロック図である。図1において符号10はインバータ発電機を示す。インバータ発電機10はエンジン内燃機関12を備え、5kW交流100Vで50A程度の定格出力を有する。エンジン12はガソリンを燃料とする、火花点火式の空冷エンジンである。エンジン12の吸気管12aにはスロットルバルブ12bとチョークバルブ12cが配置される。スロットルバルブ12bはステップスロットルモータ12dに接続される。またチョークバルブ12cもチョークモータ同様にステップモータからなる12eに接続される。エンジン12は12V程度の容量を有するバッテリ14を備え、ステップモータ12dとチョークモータ12eはバッテリ14から通電されるとき、スロットルバルブ12bとチョークバルブ12cを駆動して開閉する。エンジン12は発電部ALTと示す16を備える。図2は図1に示すエンジン12のクランクケース12fの平面図である。図示の如く、発電部16はクランクケース12fに固定されたステータ16aと、その回りに回転自在に配置される、フライホイールを兼用するロータ16bからなる。ステータ16aは30個の突起を備え、そのうちの27個には3組のU,V,W相からなる三相の出力巻線メイン巻線18が巻回されると共に、3個には1組の同様にU,V,Wからなる三相の出力巻線サブ巻線20が巻回される。3組の出力巻線18は18a,18b,18cからなる。ステータ16aの外側に配置されるロータ16bの内部には、出力巻線18,20と対向するように複数対の永久磁石16b1が径方向に着磁された磁極を交互させて取着される。発電部16においては、ステータ16aの回りをロータ16bの永久磁石が回転することにより、27個の三相の出力巻線18より具体的には18a,18b,18cからU相、V相、W相からなる交流電力が出力発電されると共に、3個のサブ巻線20からも同様に各相の交流電力が出力される。図1に戻って説明を続けると、この実施例に係るインバータ発電機10は、大別すると、発電部16に巻回された出力巻線18と、インバータ部INVと示す22と、フィルタ部Filterと示す24と、出力部OUTと示す26と、エンジン制御部ECUと示す28と、制御パネル部ControlPanelと示す30を備える。ECUElectronicControlUnitは電子制御ユニットを意味し、後述するようにCPUを備える。図示の如く、この実施例に係るインバータ発電機10において特徴的なことは、3組3個の単相インバータ発電機インバータを並列に接続すると共に、その出力から所望の電圧と位相の三相交流と単相交流を選択的かつ確実に出力可能としたことにある。即ち、インバータ発電機10は、並列接続された、第1、第2、第3の出力巻線18a,18b,18cからなる3組の巻線と、第1、第2、第3インバータインバータ部あるいはインバータ発電機22a,22b,22cからなる3組のインバータを備えたインバータ部22と、第1、第2、第3フィルタ24a,24b,24cからなる3組のフィルタを備えたフィルタ部24と、三相出力端子26eと単相出力端子26fとを備えた出力部26と、エンジン12の動作を制御するエンジン制御部28と、1個の制御パネル部30とを備える。インバータ部22などは具体的にはエンジン12の適宜位置に設けられたケース内に収容されたプリントボード上に搭載された半導体チップなどから構成されると共に、制御パネル部30はエンジン12の適宜位置に設けられる半導体チップとそれに接続されるパネルから構成される。それぞれ3組からなる、出力巻線18とインバータ部22とフィルタ部24と出力部26は、図示の如く、共通する添え字a,b,cを付された組同士が対応して接続されるように構成される。インバータ部22を構成する第1、第2、第3のインバータ22a,22b,22cはそれぞれ単相2線式のインバータからなると共に、FET電界効果トランジスタとSCRサイリスタ一体型のパワーモジュール22a1,22b1,22c1と、32ビットのCPU22a2第1制御部、22b2第2制御部、22c2第3制御部と、発電出力の相間電圧と相間電流を検出する相間電圧相間電流センサ22a3,22b3,22c3を備える。CPU22a2,22b2,22c2は通信線28dで相互に通信自在に接続される。図3はインバータ部22の構成を詳細に示す回路図である。以下、組aを例にとって説明するが、各組の構成は基本的には同じであるので、組aについての説明は組b,cについても妥当する。図3に示す如く、パワーモジュール22a1は、3個のSCRサイリスタ直流変換用のスイッチング素子とDIダイオードがブリッジ接続された混合ブリッジ回路22a11と、4個のFET電界効果トランジスタ交流変換用のスイッチング素子がHブリッジ接続されたHブリッジ回路22a12から構成される。発電部16に巻回された出力巻線18のU相巻線18a、V相巻線18b、W相巻線18cから出力発電された三相の交流電力は対応する第1インバータ22aに入力され、そのパワーモジュール22a1の混合ブリッジ回路22a11においてSCRとDIの中点に入力される。混合ブリッジ回路22a11においてSCRのゲートはドライバ回路図示せずを介してバッテリ14に接続される。バッテリ14からのドライバ回路を介しての通電オン。導通点弧と通電停止オフ非導通はCPU22a2によって制御される。即ち、CPU22a2は、相間電圧相間電流センサ22a3の出力に基づき、SCRのゲートを目標とする出力電圧に応じた導通角点弧角で導通点弧し、出力巻線18aから入力される交流を目標とする出力電圧の直流に変換する。混合ブリッジ回路22a11からの直流出力はFETのHブリッジ回路22a12に入力される。Hブリッジ回路22a12にあっては、FETがバッテリ14に接続されると共に、CPU22a2によってその通電オン導通と通電停止オフ非導通が制御されることで、入力された直流出力を所定周波数例えば50Hzあるいは60Hzの商用周波数の交流に変換する。図4は、Hブリッジ回路22a12の動作を説明する説明図である。即ち、CPU22a2は、同図に示す如く、目標とする出力電圧波形の所定周波数即ち、商用周波数50Hzあるいは60Hzの基準正弦波信号波。上部に実線で示すを生成し、生成された基準正弦波を入力してコンパレータ図示せずでキャリア例えば20kHzの搬送波と比較してPWMPulseWidthModulation。パルス幅変調信号を生成し、生成されたPWM信号に基づいてHブリッジ回路22a12のFETをオンオフする。図4において下部の破線が目標とする出力電圧波形を示す。尚、PWM信号PWM波形の周期Tステップは実際には遥かに短いが、理解の便宜のため、同図では誇張して示す。インバータ部22はフィルタ部24に接続される。フィルタ部24は、高調波除去用のLCフィルタローパスフィルタ24a1,24b1,24c1とノイズ除去用のノイズフィルタ24a2,24b2,24c2を備え、インバータ部22で変換された交流出力は、LCフィルタ24a1,24b1,24c1とノイズフィルタ24a2,24b2,24c2に入力されて高調波やノイズが除去される。図5にLCフィルタ24a1の回路構成を、図6にノイズフィルタ24a2の回路構成を示す。図示は省略するが、LCフィルタ24b1,24c1とノイズフィルタ24b2,24c2の回路構成も同様である。インバータ部22は、フィルタ部24を介して出力部26に接続される。図1に示す如く、出力部26は、第1、第2、第3インバータ22a,22b,22cにそれぞれ接続されて交流の出力をU相、V相、W相のいずれかとして出力する端子群26a,26b,26cと前記端子群の中性端子26dとにそれぞれ直列接続される三相出力端子出力端子26eと、前記端子群に並列接続されると共に、前記中性端子に直列接続される単相出力端子出力端子26fとを備える。より具体的には、出力部26は、第1インバータ22aに接続されて交流の出力をU相として出力するU相端子26a1と、第2インバータ22bに接続されて交流の出力をV相として出力するV相端子26b1と、第3インバータ22cに接続されて交流の出力をW相として出力するW相端子26c1と、第1、第2、第3インバータの中性点26a2,26b2,26c2を連結してなる中性のO相端子26dとにそれぞれ直列接続される4線の三相出力端子26eを備える。さらに、出力部26は、U相端子26a1とV相端子26b1とW相端子26c1に並列接続されると共に、前記O相端子26dに直列接続される2線の単相出力端子26fと、三相出力端子26eと単相出力端子26fとを切り替える切替機構26gとを備える。三相出力端子26eと単相出力端子26fはコネクタ図示せずなどを介して電気負荷32に接続される。エンジン制御部28は同様に32ビットのCPU28cを備えてエンジン12の動作を制御すると共に、インバータ22a,22b,22cのCPU22a2,22b2,22c2とCANControlAreaNetworkBUSバス28aとCANI/FInterface28bを通じてCPU22a2,22b2,22c2第1、第2、第3制御部に通信自在に接続される。前記した出力巻線サブ巻線20の出力は、これらCPU22a2,22b2,22c2,28cに動作電源として供給される。エンジン制御部28は、出力巻線18cを発電機ジェネレータとしての動作に加えてエンジン12の始動装置スタータとして動作させる、スタータジェネレータドライバSTGDRV28dを備える。即ち、この実施例においては出力巻線18a,18b,18cのいずれか例えば出力巻線18cに通電して発電部16を電動機としても動作させるように構成される。スタータジェネレータドライバ28dは、DC/DCコンバータ28d1を備える。DC/DCコンバータ28d1は、後述するようにCPU28cの指示に従い、バッテリ14の出力を200V程度に昇圧して出力巻線18cに通電し、発電部16のロータ16bをステータ16aに対して回転させることでエンジン12を始動する。エンジン制御部28はさらに、ステータ16aとロータ16bの間に配置された磁気ピックアップからなるパルサ図示せずの出力からTDCを検出するTDC回路図示せずと、出力巻線18cのU端子に接続されてその出力からエンジン12の回転数を検出する回転数検出回路28eを備える。エンジン制御部28はさらに、通信COMI/F28fと、センサSensorI/F28gと、ディスプレイDISPI/F28hと、SWスイッチI/F28iと、ステップモータ12dを駆動するためのドライバ回路28jと、チョークモータ12eを駆動するためのドライバ回路28kと、点火装置図示せずを駆動する点火ドライバ回路28lを備える。CPU28cは、電気負荷32に供給すべき交流出力に応じて算出される目標回転数となるようにスロットルバルブ12bの開度を決定し、ドライバ回路28jを介してステップモータ12dに供給し、その動作を制御する。制御パネル部30は、エンジン12と別体に設けられてユーザが持ち歩き可能なリモートコントロールボックス図示せずに無線あるいは有線を介して接続されるリモートRemoteI/F30aと、LED30bと、LCD30cと、ユーザによって操作自在な、インバータ発電機10の運転始動停止を指示するKEYスイッチメインスイッチ30dと、インバータ発電機10の出力の三相交流と単相交流の間の切替を指示する三相/単相の切替スイッチ30eを備える。制御パネル部30とエンジン制御部28は無線あるいは有線を介して通信自在に接続され、エンジン制御部28は制御パネル部30のKEYスイッチ30dと切替スイッチ30eの出力をスイッチI/F28iを介して入力し、ディスプレイI/F28hを介して制御パネル部30のLED30bとLCD30cの点滅を制御する。図7はエンジン制御部28の動作を説明する説明図である。前記したようにこの発明は所望の電圧の三相交流と単相交流を選択的かつ確実に出力可能とすることから、この実施例にあってはインバータ部22を3組の単相インバータ第1、第2、第3インバータ22a,22b,22cから構成すると共に、エンジン制御部28のCPU28cは、切替スイッチ30eの出力に応じて出力部26の切替機構26gを動作させて三相出力端子と単相出力端子を切り替えるようにした。また、インバータ部22においては、3組の単相インバータ22a,22b,22cの一つ、例えば22aをマスタ、残りをスレーブとし、エンジン制御部28のCPU28cからの通信に応じ、3組の単相インバータのCPU22a2,22b2,22c2は、三相交流を出力するとき、同図に示す如く、マスタ側のU相の出力部26aからの出力を基本としてスレーブ側の26b,26cからのV相、W相出力の位相をそれぞれ120度ずらすようにインバータ部22の動作を制御する。他方、単相交流への切り替えが指示されていると判断されるとき、CPU28cからの通信に応じ、CPU22a2,22b2,22c2は、マスタ側のU相端子26aからの出力を基本としてスレーブ側の26b,26cからのV相、W相出力がU相に同期するようにインバータ部22の動作を制御して単相出力端子26fから単相交流を出力する。図8はそれら3組のCPU22a2,22b2,22c2の動作、より具体的には発電機の自立運転制御の動作を示すブロック図、図9は図8の動作で使用される基準信号と同期信号を説明するタイムチャートである。図示の如く、マスタ側の第1インバータ22aのCPU22a2は、所定周波数の基準信号図9に示すを生成する基準信号生成部22a21と、図4のPWM信号に従ってPWM制御するPWM制御部22a22と、スレーブ側の出力の位相をマスタ側のそれに同期させるための基準信号に対して所定の位相を有する同期信号1,2図9に示すを生成してCPU22b2,22c2に送信する同期信号制御部22a23と、通信線22dを介して生成された同期信号の送受信通信を制御する通信制御部22a24とを備える。スレーブ側の第2、第3インバータ22b,22cも、基準信号生成部を除くと、同様のPWM制御部22b22,22c22と、同期信号制御部22b23,22c23と、通信制御部22b24,22c24とを備える。同期信号制御部22a23は、切替スイッチ30eを介して三相交流が指示される切り替えられるとき、周波数が所定の場合図9aでも、周波数が例えば低下された場合同図bでも、基準信号に対して常に位相が120度ずつずらされた換言すれば基準信号に対して所定の位相を有する同期信号1,2を生成して送信する。また、単相交流への切替が指示されていると判断されるとき、CPU22a2は、CPU22b2,22c2に通信してU相端子26aからの出力を基本として26b,26cからのV相、W相出力が位相において一致するようにインバータ部22の動作を制御して単相出力端子26fから単相交流を出力させる。即ち、CPU22a2は、所定周波数の基準信号を生成すると共に、基準信号に対して所定の位相より正確には同一の位相を有する同期信号を生成してCPU22b2,22c2に送信し、よってU相端子26aからの出力を基本として26b,26cからのV相、W相出力が位相において一致するようにインバータ部22の動作を制御して単相出力端子26fから単相交流を出力させる。図10はこの実施例における三相から単相出力への切り替えを示す波形図、図11はその逆の場合の切り替えを示す波形図である。ユーザが制御パネル部30の切替スイッチ30eを操作することにより、図示の如く、所望の電圧の三相交流と単相交流が選択的に出力される。この発明の特徴は上記したインバータ発電機10を複数基並列運転することにあるので、以下、それについて説明する。図12は図1のインバータ発電機10を複数基、より具体的には発電機10A,10Bの2基を並列運転する場合を示す、インバータ発電機10の斜視図、図13は図12に示す2基のインバータ発電機10A,10Bを並列運転するときの、インバータ部22の制御部の動作を示すブロック図である。この実施例において発電機10Aをスレーブ機、発電機10Bをマスタ機とする。発電機10Aと発電機10Bは専用の接続ケーブル34で接続されると共に、外部通信線CANBUS36で接続される。尚、スレーブ側の発電機10Aの第1、第2、第3インバータ22a,22b,22cのCPU22a2,22b2,22c2が、この実施例における発電機の並列運転制御装置として機能する。図13に示す如く、発電機10AのU,V,W相の端子26a1,26b1,26c1とそれぞれの中性点26a2,26b2,26c2は、接続ケーブル34を介して発電機10Bの対応するU,V,W相の端子26a1,26b1,26c1とそれぞれの中性点26a2,26b2,26c2に接続されると共に、発電機10A,10Bの各出力端子からの単相交流出力がまとめられてU,V,W相からなる出力端子三相交流出力端子26eを構成する。出力端子26eは接続ケーブル34を介して電気負荷32に供給される。具体的には、図示の如く並列接続された発電機10A,10Bにあって、ユーザによって一方の発電機、例えばマスタ側の発電機10Bのエンジン12が始動されて発電を開始した後、スレーブ側の発電機10Aのエンジン12が始動されて発電機10Aが発電を開始する場合、発電機10Bのインバータ22a,22b,22cからそれぞれ出力されるU,V,W相交流が発電機10Aの対応する相間電圧相間電流センサ22a3,22b3,22c3で検出されると共に、発電機10AのCPU22a2,22b2,22c2第1、第2、第3制御部は、それぞれ検出された相間電圧相間電流に基づいて自己の対応するインバータのスイッチング素子混合ブリッジ回路22a11,22b11,22c11のSCRとHブリッジ回路22a12,22b12,22c12のFETのオンオフをそれぞれ独立に制御し、各インバータ22a,22b,22cからそれぞれ出力される単相交流が、検出された発電機10Bのインバータ22a,22b,22cから出力される単相交流と電圧と位相において同期するように並列運転を行う。即ち、発電機10AのCPU22a2,22b2,22c2は、発電機10Aの相間電圧相間電流センサ22a3,22b3,22c3の出力に基づき、発電機10Bのインバータ22a,22b,22cからそれぞれ出力されるU,V,W相交流のゼロクロスタイミングを検出し、検出されたゼロクロスタイミングに基づいて対応する自己発電機10Aの第1、第2、第3インバータ22a,22b,22cから出力されるU,V,W相交流と同期するように第1、第2、第3インバータ22a,22b,22cのブリッジ回路22a12,22b12,22c12などのスイッチング素子のオンオフを独立に制御する。また、マスタ側の発電機10Bは、上記した自立運転制御を行っており、発電機10Bから出力される三相交流は、発電機10BのCPU22a2第1制御部によって制御されているため、スレーブ側の発電機10Aの第1、第2、第3制御部22a2,22b2,22c2は、自己の第1、第2、第3インバータ22a,22b,22cが対応する発電機10Bの各インバータの出力と位相などで同期するように制御するだけで、確実に発電機10A,10Bの三相交流出力での並列運転が可能となる。発電機10A,10Bの間で対応するインバータ22毎に同期させられたU,V,Wの各相の単相交流出力は、接続ケーブル34を介して三相交流出力端子26eから電気負荷32に供給される。図示の如く、発電機10Aの中性点26a2,26b2,26c2と、発電機10Bの対応する中性点26a2,26b2,26c2とは接続ケーブル34によって接続されて電気負荷32に供給される。即ち、並列運転される発電機10A,10Bは三相4線式のインバータ発電機として電気負荷32に電力を供給する。また、図示の如く、発電機10Aと発電機10B、より詳しくは発電機10Aと発電機10BのCPU22a2,22b2,22c2はCANBUS36で接続され、並列運転時にはマスタ側と発電機10Bとスレーブ側の発電機10Aの間で発電電圧、発電電流などの情報が送受信される。これにより、マスタ側の発電機10Bとスレーブ側の発電機10Aは自己の出力が相手機よりも小さいとき、Hブリッジ回路22a12,22b12,22c12などのFETをオンオフ制御して電圧振幅量と電圧位相量を補正してアンバランス電流や横流などを抑制する。図14は発電機10Aの第1、第2、第3制御部CPU22a2,22b2,22c2の動作を説明するフローチャートである。図示のプログラムは、並列運転される発電機10Aのエンジン12が始動された後、所定周期で繰り返し実行される。以下、発電機10AのCPU22a2第1制御部を例にとって説明するが、各制御部の構成は基本的には同じであるので、CPU22a2についての説明はCPU22b2,22c2第2、第3制御部についても妥当する。図14に示す如く、CPU22a2は、Sステップ10において発電機10Bと並列運転中であるか否か判断する。これは具体的には、例えば、接続ケーブル34を介して発電機10Bの第1インバータ22aの出力が相間電圧相間電流センサ22a3によって検出されているか否か判定することで行う。S10で否定されるときは以降の処理をスキップする一方、肯定されて発電機10Bと並列運転中であると判断されるときはS12に進み、自己発電機10Aの第1インバータ22aの出力電流値INVAと発電機10Bの第1インバータ22aの出力電流値INVBが同一かあるいは実質的に同一か否か判断する。S12で肯定されるときは以降の処理をスキップする一方、否定されるときはS14に進み、自己の出力電流値INVAが発電機10Bの出力電流値INVBより小さいか否か判断する。S14で肯定される場合はS16に進み、自己のHブリッジ回路22a12,22b12,22c12のFETのオンオフを制御して自己の出力電流値INVAを増加補正する一方、S14で否定されるときはS18に進み、発電機10Bに送信して同様の制御を実行させて発電機10Bの出力電流値INVBを増加補正する。図15、図16は、この実施例に係る2基の発電機10A,10Bを並列運転したときの出力波形を示す図である。この実施例において、図15、図16に実線で描かれる波形は並列運転中の発電機10A,10Bの出力を合算した電圧波形を、破線で描かれる波形は合算した電流波形をそれぞれ表す。図15は発電機10A,10Bが電気負荷32に接続されていない場合無負荷運転時を、図16は発電機10A,10Bが電気負荷32、この例にあっては4kWの抵抗を有する電気負荷32に接接されている場合負荷運転時を示す。尚、図15からは、無負荷運転時においても負荷32に電流が流れているように見えるが、同図に破線で示される電流は発電機10A,10B間を流れる横流電流を示す。また、図16に示す如く、発電機10A,10Bが負荷32に接続された状態にあっては、発電機10A,10Bからの合算された出力電流が負荷32に供給されるが、同図に示す如く、各相における出力電圧が等しく、また出力電流が各相間で等分配される、即ち、同程度の負荷電流を分担するように各インバータ22a,22b,22cが制御される。上記の如く、この実施例におけるインバータ発電機10の並列運転制御装置にあっては、エンジン12で駆動される発電部16に巻回される第1、第2、第3巻線出力巻線18a,18b,18cにそれぞれ接続されると共に、前記第1、第2、第3巻線から出力される交流をスイッチング素子混合ブリッジ回路22a11,22b11,22c11のSCRとHブリッジ回路22a12,22b12,22c12のFETを用いて直流/交流変換して交流電力を出力する第1、第2、第3インバータ22a,22b,22cと、前記第1、第2、第3インバータ22a,22b,22cのスイッチング素子のオンオフを制御すると共に、相互に通信自在に接続される第1、第2、第3制御部CPU22a2,22b2,22c2と、前記第1、第2、第3インバータ22a,22b,22cにそれぞれ接続されて前記交流の出力をU相、V相、W相のいずれかとして出力する端子群26dと前記端子群の中性端子とにそれぞれ接続される出力端子三相出力端子26e、単相出力端子26fとを備えると共に、同一構成の少なくとも1基のインバータ発電機B10Bと三相交流出力で並列運転可能なインバータ発電機Aで10Aあって、前記第1、第2、第3制御部は、前記出力端子のU相、V相、W相端子が前記発電機BのU相、V相、W端子にそれぞれ接続ケーブル34を介して接続されるとき、前記発電機Bから前記第1、第2、第3インバータに入力される相間電圧と相間電流をそれぞれ検出する相間電圧相間電流検出手段相間電圧相間電流センサ22a3,22b3,22c3を備え、前記検出された相間電圧と相間電流に同期するように前記第1、第2、第3インバータのスイッチング素子のオンオフを制御する如く構成したので、第1、第2、第3インバータ22a,22b,22cのそれぞれにおいて三相の出力を各相で独立に制御することとなって出力される三相交流の電圧と位相を容易に合わせることができ、よって三相交流を出力するインバータ発電機10を複数基、例えば2基、並列運転させることができる。また、発電機B10Bから第1、第2、第3インバータ22a,22b,22cに入力される相間電圧と相間電流をそれぞれ検出すると共に、検出された相間電圧と相間電流に同期するように第1、第2、第3インバータ22a,22b,22cのスイッチング素子のオンオフを制御する如く構成したので、換言すれば第1、第2、第3インバータ22a,22b,22cのそれぞれにおいて三相交流の出力を独立に制御するように構成したため、三相負荷以外の不平衡の負荷状態、例えば単相負荷に電力を供給する場合のように相間出力が不平衡となる負荷状態においても他の相の出力に影響なく独立して並列運転を実現することができると共に、並列運転時のアンバランス電流の増加や相手機との横流を確実に回避することができる。また、前記発電機Bの第1、第2、第3制御部CPU22b2,22c2は、マスタを構成する第1インバータ22aからの出力を基準として前記第2、第3インバータ22b,22cの出力の位相が目標値となるように前記スイッチング素子のオンオフを制御する如く構成したので、上記した効果に加え、第1、第2、第3インバータ22a,22b,22cのそれぞれにおいて出力される三相交流の電圧と位相を的確に合わせることができる。また、前記発電機B第1制御部CPU22a2は基準信号を生成すると共に、前記基準信号に対して所定の位相を有する同期信号を生成して前記第2、第3制御部CPU22b2,22c2に送信し、よって前記第1、第2、第3制御部は前記基準信号と同期信号に基づいて前記マスタを構成する第1インバータ22aからの出力を基準として前記第2、第3インバータ22b,22cの出力の位相が目標値となるように前記スイッチング素子のオンオフを制御する如く構成したので、上記した効果に加え、第1、第2、第3インバータ22a,22b,22cのそれぞれにおいて出力される三相交流の電圧と位相を一層的確に合わせることができる。また、前記第1、第2、第3インバータ22a,22b,22cの端子群26a,26b,26cは前記U相、V相、W相のいずれかと前記中性端子26dとからなる単相2線式であると共に、前記出力端子三相出力端子26e、単相出力端子26fは前記端子群と中性端子とにそれぞれ接続される3相4線式である如く構成したので、上記した効果に加え、簡易な構成で三相4線式のインバータ発電機10を複数基並列運転させることができる。また、前記第1、第2、第3制御部CPU22a2,22b2,22c2は、前記第1、第2、第3インバータ22a,22b,22cの出力出力電流値INVA,INVBが、前記発電機B10Bの対応する第1、第2、第3インバータ22a,22b,22cの出力と相違する場合、前記交流出力の電圧振幅量と電圧位相量の少なくともいずれか、より具体的にはその両方を補正するように前記第1、第2、第3インバータ22a,22b,22cのスイッチング素子のオンオフを制御するS10からS18如く構成したので、上記した効果に加え、インバータ発電機10を複数基、確実に並列運転させることができる。尚、上記においてインバータ部22のスイッチング素子としてFETを用いたが、それに限られるものではなく、IGBTinsulatedgatebipolartransistorなどであっても良い。また、発電機10Aを主として説明したが、並列運転される発電機10Bは発電機10Aと同一構成を備えるため、発電機10Aと10Bを入れ替えて構成しても同一の効果を得ることができるのは言うまでもない。また、上記実施例では2基の発電機10A,10Bを並列接続運転制御する場合を例にして説明したが、並列運転される発電機は2基に限られず、何基であってもよい。その意味から、請求項1にあっては、少なくとも1基の発電機と表現した。"