"pn接合ダイオード素子と、前記pn接合ダイオード素子の周囲にコイル状に巻かれた導線部材と、を有し、前記pn接合ダイオード素子への印加電圧を調整することを特徴とする可変インダクタ。前記pn接合ダイオード素子は、半導体基板上に形成され、前記導線部材は、前記半導体基板を貫通して形成される複数個の上下連結部材と、前記上下連結部材の下部に形成されて対応する2つの上下連結部材を互いに連結する下部連結層と、前記上下連結部材の上部に形成されて前記下部連結層により連結された2つの上下連結部材の何れか1つの上下連結部材と該上下連結部材に隣り合う1つの上下連結部材とを互いに連結する上部連結層と、を有することを特徴とする請求項1に記載の可変インダクタ。前記導線部材による磁束は、前記pn接合ダイオード素子の空乏層の層面と略直交する、或いは略並行となることを特徴とする請求項1または請求項2に記載の可変インダクタ。前記pn接合ダイオード素子と前記導線部材とは、アイソレートされていることを特徴とする請求項1~請求項3の何れか1項に記載の可変インダクタ。しかしながら、特許文献1に開示された技術においては、スイッチのオン抵抗により可変インダクタの性能が劣化してしまうというという事情があった。また、特許文献2の技術では、インダクタの製造後に物理的に調整する必要があるため、製造コストが高くなり、回路が動作している状況でインダクタンスを変化させることが困難であるという事情があった。また、特許文献3の技術では、相互結合係数を変化させるためにインダクタの形状を物理的に変化させていることから、可変インダクタを構成する回路部品の小型化並びに低コスト化が難しいという事情があった。本発明は、上記従来の事情に鑑みてなされたものであって、電気的特性が良好で、小型化、低コスト化が容易で、且つ半導体集積回路化に適した可変インダクタを提供することを目的としている。上記課題を解決するために、本発明に係る可変インダクタは、pn接合ダイオード素子と、前記pn接合ダイオード素子の周囲にコイル状に巻かれた導線部材と、を有し、前記pn接合ダイオード素子への印加電圧を調整することを特徴とする。また、本発明に係る可変インダクタにおいて、前記pn接合ダイオード素子は、半導体基板上に形成され、前記導線部材は、前記半導体基板を貫通して形成される複数個の上下連結部材と、前記上下連結部材の下部に形成されて対応する2つの上下連結部材を互いに連結する下部連結層と、前記上下連結部材の上部に形成されて前記下部連結層により連結された2つの上下連結部材の何れか1つの上下連結部材と該上下連結部材に隣り合う1つの上下連結部材とを互いに連結する上部連結層と、を備えたことを特徴とする。また、上記発明において、前記導線部材による磁束は、前記pn接合ダイオード素子の空乏層の層面と略直交する、或いは略並行となることを特徴とする。また、上記発明において、前記pn接合ダイオード素子と前記導線部材とは、アイソレートされていることを特徴とする。本発明に係る可変インダクタによれば、pn接合ダイオード素子への印加電圧を調整して該pn接合ダイオード素子の空乏層の大きさを変化させ、インダクタンスを可変とすることができ、電気的特性が良好で、小型化、低コスト化が容易で、且つ半導体集積回路化に適した可変インダクタを提供することができる。以下、本発明の可変インダクタの実施形態について、第1実施形態、第2実施形態、第3実施形態の順に図面を参照して詳細に説明する。第1実施形態図1は本発明の第1実施形態に係る可変インダクタの構成図である。同図において、本実施形態の可変インダクタは、pn接合ダイオード素子10と、pn接合ダイオード素子10の周囲にコイル状に巻かれた導線部材21と、pn接合ダイオード素子10に逆バイアス電圧を供給する電源15と、を備えた構成である。ここで、pn接合ダイオード素子10は、拡散接合、合金拡散、イオン注入法、またはエピタキシャル成長法等の製造法により作製される半導体素子であり、p型不純物領域12とn型不純物領域11とが接するpn接合を持ち、その結果、該接合の境界付近に空乏層13を持つ構造となる。本実施形態の可変インダクタでは、電源15により、pn接合ダイオード素子10に供給する印加電圧逆バイアス電圧を調整して、pn接合ダイオード素子10の空乏層13の大きさ幅を変化させ、導線部材の端子22,23間のインダクタンスを可変にしている。図1において、導線部材の端子22,23間に電流が流れるとき、pn接合ダイオード素子10の空乏層13の層面に対して垂直方向に磁束が発生する。ここで、巻線型コイルのインダクタンスLは、実効透磁率をμe、巻数をNとするとき、L=kμeN2[H]k:形状等で決まる定数で表されるが、コイルから発生した磁力線の通り道にギャップがあると、実効透磁率μeが低下することが知られている。pn接合ダイオード素子10の空乏層13はこのギャップに相当し、pn接合ダイオード素子10への逆バイアス電圧を大きくしていくことで、pn接合ダイオード素子10の空乏層13の幅が拡がり、実効透磁率μeの低下に伴って導線部材の端子22,23間のインダクタンスが低下していくと考えられる。このことを検証するための実験を行った。市販のダイオードに導線を10回巻いて可変インダクタを形成し、この可変インダクタを用いたコルピッツ型発振回路を構成し、ダイオードのアノード及びカソード端子間に印加する逆バイアス電圧を変化させて0~18[V]、発振周波数の変化から可変インダクタの端子22,23間のインダクタンスの変化量ΔL[ppm]を求めた。その結果を図2に示す。なお、図2のインダクタンスの変化量ΔL[ppm]は絶対値表記であり、逆バイアス電圧の上昇に伴って、同図に示される変化量分のインダクタンスの低下が確認できた。以上説明したように、本実施形態の可変インダクタでは、pn接合ダイオード素子10と、pn接合ダイオード素子10の周囲にコイル状に巻かれた導線部材21と、pn接合ダイオード素子10に逆バイアス電圧を供給する電源15と、を備え、pn接合ダイオード素子10に供給する逆バイアス電圧を調整して、pn接合ダイオード素子10の空乏層13の幅を変化させ、導線部材の端子22,23間のインダクタンスを可変にしている。これにより、簡単な構造で可変インダクタを実現することができ、小型化、低コスト化が容易な可変インダクタを実現することができる。つまり、pn接合ダイオード素子10及び導線部材21の組み合わせにより、簡単な構造で作製できるので、部品の小型化及び低コスト化が可能である。また、導線部材21の巻き方や構成等を工夫することにより、更なる小型化も可能である。さらに、逆バイアス電圧が印加されるpn接合ダイオード素子10と導線部材21との間に回路接続がなく、アイソレートされているため、電気的特性も良好である。第2実施形態次に、図3は本発明の第2実施形態に係る可変インダクタの構成図である。同図において、本実施形態の可変インダクタは、pn接合ダイオード素子30と、pn接合ダイオード素子30の周囲にコイル状に巻かれた導線部材41と、pn接合ダイオード素子30に逆バイアス電圧を供給する電源35と、を備えた構成である。ここで、pn接合ダイオード素子30は、p型不純物領域32とn型不純物領域31とが接するpn接合を持ち、該接合の境界付近に空乏層33を持つ構造である。本実施形態の可変インダクタでは、電源35により、pn接合ダイオード素子30に供給する印加電圧逆バイアス電圧を調整して、pn接合ダイオード素子30の空乏層33の大きさ幅を変化させ、導線部材の端子42,43間のインダクタンスを可変にしている。なお、本実施形態では、導線部材の端子42,43間に電流が流れるとき、pn接合ダイオード素子10の空乏層13の層面に対して並行方向に磁束が発生するが、第1実施形態と同様に、pn接合ダイオード素子30への逆バイアス電圧を大きくしていくことで、pn接合ダイオード素子30の空乏層33の幅が拡がり、実効透磁率μeの低下に伴って導線部材の端子42,43間のインダクタンスが低下していくと考えられる。したがって、本実施形態の可変インダクタによれば、第1実施形態と同様に、簡単な構造で可変インダクタを実現することができ、小型化、低コスト化が容易な可変インダクタを実現することができる。第3実施形態次に、図4は本発明の第3実施形態に係る可変インダクタの構造を説明する説明図である。本実施形態の可変インダクタは、半導体基板51上にpn接合ダイオード素子並びにコイル状に巻かれた導線部材を一体化して形成したものである。同図において、pn接合ダイオード素子は、p型不純物領域56とn型不純物領域57とが接するpn接合を持ち、その結果、該接合の境界付近に空乏層57を持つ構造である。なお、p型不純物領域56は電極端子72に、n型不純物領域57は電極端子71に、それぞれ酸化膜等の絶縁膜52を貫通するコンタクトホール図示せずを介して接続されており、電極端子72を正極、電極端子71を負極とする逆バイアス電圧が印加される。また、コイル状に巻かれた導線部材は、半導体基板51を貫通して形成される複数個の上下連結部材64と、上下連結部材64の下部に形成されて対応する2つの上下連結部材を互いに連結する下部連結層63と、上下連結部材64の上部に形成されて下部連結層63により連結された2つの上下連結部材64の何れか1つの上下連結部材64と該上下連結部材64に隣り合う1つの上下連結部材64とを互いに連結する上部連結層61と、を持つ構造である。なお、こうして連結される導線部材の一端は電極端子75に、他端は電極端子71に、それぞれ接続されている。ここで、上部連結層61及び下部連結層63は金属膜配線パターンであり、上下連結部材64はスルーホールである。本実施形態の可変インダクタでは、電源図示せずにより、pn接合ダイオード素子に供給する印加電圧逆バイアス電圧を調整して、pn接合ダイオード素子の空乏層55の大きさを変化させ、導線部材の端子電極75,76間のインダクタンスを可変にすることができる。このように、本発明の可変インダクタは、半導体集積回路化に適しており、可変インダクタが適用される回路装置の小型化、低コスト化に貢献できる。以上、本発明の実施形態について図面を参照して詳述したが、本発明はこれら実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲の設計変更等があっても本発明に含まれる。例えば、第3実施形態では、コイル状に巻かれた導線部材を、金属膜配線パターン及びスルーホールを連結して形成したが、他のパターン形成によって形成するようにしても良い。また、n型不純物領域57と上下連結部材64とのアイソレーションを強化するために酸化膜等の絶縁膜を介在させた構成としても良い。"