"1又は複数の処理手段と、前記1又は複数の処理手段の電源ON,電源OFFを制御する電源制御手段と、前記1又は複数の処理手段の電源状態に関わらず前記1又は複数の処理手段へアクセスするコントローラ手段と、を有し、前記電源制御手段は、使用されていない処理手段を電源OFFにし、また、前記コントローラ手段からアクセスされた処理手段を電源ONにするとともに所定の制御信号を前記コントローラ手段に対して出力するものであり、前記コントローラ手段は、前記処理手段へのアクセス後に、タイムアウト時間を経過しても前記アクセスした処理手段からの応答がない場合にエラーと認識するものであって、前記制御信号が入力されている時には前記エラーの認識を遅延する、ことを特徴とする情報処理装置。前記コントローラ手段は、中央処理手段と、前記中央処理手段にクロックを供給するクロック供給手段とを有し、前記中央処理手段は、前記タイムアウト時間に対応する数だけ前記クロック供給手段から供給されるクロックに基づいて前記タイムアウト時間の経過を判断するものであり、前記クロック供給手段は、前記制御信号が入力されている時には、第1の周波数のクロックを前記中央処理手段に供給し、一方、前記制御信号が入力されている時には、前記第1の周波数よりも周波数の小さい第2の周波数のクロックを前記中央処理手段に供給する、又は、前記中央処理手段へのクロックの供給を停止する、ことを特徴とする請求項1に記載の情報処理装置。前記コントローラ手段は、中央処理手段と、前記中央処理手段にクロックを供給するクロック供給手段とを有し、前記中央処理手段は、前記制御信号が入力されていない時には、前記クロック供給手段から供給されるクロックに基づいて前記タイムアウト時間の経過を判断し、一方、前記制御信号が入力されている時には、前記クロック供給手段から供給されるクロックを分周したクロックに基づいて前記タイムアウト時間の経過を判断する、ことを特徴とする請求項1に記載の情報処理装置。前記電源制御手段は、前記処理手段を電源ONにした時から所定時間、前記制御信号を出力する、ことを特徴とする請求項2又は3に記載の情報処理装置。前記コントローラ手段は、前記制御信号をハードウェア割り込みとして認識するものであり、前記制御信号が入力された場合、割り込み処理を行う、ことを特徴とする請求項1に記載の情報処理装置。前記割り込み処理は、実行に所定時間かかる処理であることを特徴とする請求項5に記載の情報処理装置。前記割り込み処理は、前記所定時間を計時する処理である、ことを特徴とする請求項6に記載の情報処理装置。前記所定時間は、少なくとも、電源ONされた処理手段が立ち上げ完了までに要する時間と、前記タイムアウト時間との差分時間とする、ことを特徴とする請求項4乃至7のいずれか1項に記載の情報処理装置。前記コントローラ手段及び前記電源制御手段は、ソフトウェアによる電力制御に従って電源ON,電源OFFされ、前記1又は複数の処理手段は、前記ソフトウェアによる電力制御には従わず、前記電源制御手段によるハードウェア制御により電源ON,電源OFFされる、ことを特徴とする請求項1乃至8のいずれか1項に記載の情報処理装置。前記ソフトウェアによる電力制御は、ACPIに基づく電力制御である、ことを特徴とする請求項9に記載の情報処理装置。1又は複数の処理手段と、前記1又は複数の処理手段の電源ON,電源OFFを制御する電源制御手段と、前記1又は複数の処理手段の電源状態に関わらず前記1又は複数の処理手段へアクセスするコントローラ手段とを有する情報処理装置の制御方法であって、前記電源制御手段が、使用されていない処理手段を電源OFFにするステップと、前記電源制御手段が、前記コントローラ手段からアクセスされた処理手段を電源ONにするとともに所定の制御信号を前記コントローラ手段に対して出力するステップと、前記コントローラ手段が、前記処理手段へのアクセス後に、タイムアウト時間を経過しても前記アクセスした処理手段からの応答がない場合にエラーと認識する認識ステップと、を有し、前記認識ステップでは、前記制御信号が入力されている時には、前記コントローラ手段が、前記エラーの認識を遅延する、ことを特徴とする情報処理装置の制御方法。しかし、上述のように、ソフトウェアとしてはACPIに基づいた2つのステートでの制御、MFP制御部301としては省電力の為の3つのステートの制御を両立する場合のシステム動作を行わせる場合に、以下のような問題が起こる。ネットワーク応答時から、データ処理実行時に移行する時、データ処理部309内のデータ処理モジュールの電源が落ちた状態である。CPU305からデータ処理部309内のデータ処理モジュールにアクセスがあると、データ処理部309内で、CPU305からのアクセスの検知を行い、アクセスに対応するデータ処理モジュールの電源のスイッチをONにする。なお、データ処理モジュールの電源立ち上げ途中の状態で、CPU305からのレジスタアクセスを行っても、該データ処理モジュールの電源が完全に立ち上がるまでの間、データ処理部309からCPU305へは何の応答もなされない。例えば、90nmプロセスの100万ゲートの回路規模のASICに関して、電源が立ち上がるまでの時間は、約28μsec掛ってしまう。このため、CPU305はタイムアウトエラーとの認識してしまう。以下、このタイムアウトエラーに関して図23を用いて説明する。図23は、CPU305のタイムアウトエラーを説明するための図である。ネットワーク応答時の状態は、図22の三段目のような状態で、CPU305の電源はON、データ処理部309の電源はOFFとなっている。そして、ネットワーク応答時から、データ処理実行時に移行を開始した直後の状態は、図23のようになる。つまり、CPU305の電源はON、データ処理部309の電源はOFFもしくはONの指示は出ているが、電源が立ち上がっている途中の状態となっている。この時、上述したように、ソフトウェアに関してはACPIに基づいた制御を行っているため、この状態がS0ステートつまり、全てのハードウェアの電源がONとなっているという認識で処理を行っていることとなる。よって、ネットワーク応答時からデータ処理実行時に移行する際、CPU305は、実際のデータ処理部309の電源状態電源ON、電源OFFに関わらず、電源ONと認識して、データ処理部309内の設定用のレジスタやSRAMのアクセスを実行することとなる。しかし、実際には、データ処理部309側は電源が完全に立ち上がっていないため、CPU305は、予め設定されるタイムアウトエラーの時間内に、データ処理部309へのアクセスに対する応答を受けることができず、タイムアウトエラーと認識してしまうといった問題点があった。よって、このタイムアウトエラーを防止するため、データ処理部309では、レジスタSRAMアクセスがあったデータ処理モジュールの電源制御及び電源立ち上げ時のタイムアウトエラー抑止が必要となる。本発明は、上記の問題点を解決するためになされたものである。本発明の目的は、ソフトウェアによる制御としてACPIに基づいた簡単な電源制御を行いつつ、ハードウェアによる制御により必要なモジュールのみ電源ONにしつつ各モジュールの電源OFF時及び電源立ち上げ時のアクセスエラーを防ぐことを可能とする仕組みを提供することである。本発明は、1又は複数の処理手段と、前記1又は複数の処理手段の電源ON,電源OFFを制御する電源制御手段と、前記1又は複数の処理手段の電源状態に関わらず前記1又は複数の処理手段へアクセスするコントローラ手段と、を有し、前記電源制御手段は、使用されていない処理手段を電源OFFにし、また、前記コントローラ手段からアクセスされた処理手段を電源ONにするとともに所定の制御信号を前記コントローラ手段に対して出力するものであり、前記コントローラ手段は、前記処理手段へのアクセス後に、タイムアウト時間を経過しても前記アクセスした処理手段からの応答がない場合にエラーと認識するものであって、前記制御信号が入力されている時には前記エラーの認識を遅延する、ことを特徴とする。本発明によれば、各処理手段の電源ON,電源OFF状態や電源ON時の立ち上げ状況などを意識しないソフトウェアによる簡単な電源制御を行いつつ、ハードウェアによる制御により必要な処理手段のみ電源ONにしつつ各処理手段の電源OFF時及び電源立ち上げ時のアクセスエラーを防ぐことを可能とする。以下、本発明を実施するための形態について図面を用いて説明する。図1は、本発明の情報処理装置の実施例1を示す複合機MFPの制御部MFP制御部の構成の一例を示す図である。なお、ここでは、本発明に関連のある部分のみを図示している。また、MFP制御部以外のMFPの構成は、図15に示したものと同様とする。図1において、1200は、本発明の情報処理装置としてのMFP制御部であり、図15に示したような複合機MFPを制御する。1201はコントローラ部であり、CPU中央処理装置1207を有し、図示は行わないが、外部インタフェースとのデータの受け渡しや、データ処理部1202の処理内容の設定や、処理を行うデータの入力等の制御を行う。また、コントローラ部1201内には、CPU1207を駆動するクロックの供給を行うクロック供給部1208が備えられている。クロック供給部1208は、後述するコントローラ部制御信号1209の入力によって、CPU1207に供給するクロックの周波数を切り替える機能を有する。データ処理部1202は、内部に複数のデータ処理モジュールModuleA1203、ModuleB1204、ModuleC1205及び、電源制御部1206を備えるものとする。なお、データ処理部1202のデータ処理モジュールは、ModuleA1203、ModuleB1204、ModuleC1205の3つに限定されるものではなく、3つ未満でも4つ以上でもよい。これら各データ処理モジュールは、組み合わせ回路やテーブル変換を行う為のSRAMなどから構成されている。また、各データ処理モジュール内には、電源のON/OFFを切り替える電源スイッチが設けられており、後述する電源制御部1206の制御により、各データ処理モジュールの電源のON/OFFが制御される。さらに、各データ処理モジュールは、レジスタバスによりコントローラ部1201と接続されており、コントローラ部1201からのレジスタアクセスや、SRAMへのデータの設定等により、所定のデータ処理を行う。また、各データ処理モジュールは、詳細な図示は行わないが、データ入出力端子を持っており、それぞれの入出力端子を接続することにより、システムとして所定の処理を行う。本実施例では、各データ処理モジュールが直列に接続され、Module-A1203がコントローラ部1201からのデータ入力、Module-C1205が処理データ出力となっている例をあげている。しかし、各データ処理モジュールの出力が分岐して複数のデータ処理モジュールの入力端子に接続されていて、選択的に処理を行わせたり、並列で処理を行わせるような構成を取っていてもよい。各データ処理モジュールは、コントローラ部1201からのレジスタバスを介したレジスタやSRAM設定を完了した後に、入力データバスから、処理を行うべき入力データの入力が行われると、所定の処理を実行し、出力データバスから処理データ出力を行う。電源制御部1206は、データ処理部1202内の各データ処理モジュールの電源制御電源ON,電源OFFを行う。なお、コントローラ部1201、及び、データ処理部1202内の電源制御部1206は、ACPIに基づくソフトウェアによる電力制御に従って電源ON,電源OFFされる。なお、データ処理部1202内の各データ処理モジュールは、ACPIに基づくソフトウェアによる電力制御には従わず、電源制御部1206によるハードウェア制御により電源ON,電源OFFされる。また、コントローラ部1201のCPU1207は、ACPIによる電力制御に従って動作するため、各データ処理モジュールの電源状態電源ON、電源OFFに関わらず各データ処理モジュールへアクセスを行う。そして、CPU1207は、データ処理モジュールへのアクセス後に、タイムアウト時間を経過してもアクセスしたデータ処理モジュールからの応答がない場合にエラーと認識する。図2は、電源制御部1206の構成の一例を示すブロック図である。電源制御部1206には、制御信号生成部1301、タイマ11302、アドレスデコーダ1303、タイマ21304が含まれている。制御信号生成部1301からは、電源制御信号が出力されており、電源制御部1206から各データ処理モジュール1203、1204、1205内の電源スイッチのON/OFF制御を行う。また、電源制御部1206にはレジスタバスも接続されており、電源制御部1206自体の設定が可能となっているとともに、内部のアドレスデコーダ1303によって、どのデータ処理モジュールに対するアクセスが発生しているか、認識できる。タイマ11302には、不図示のクロック一定の周波数のクロックが供給されており、クロックのカウントにより、時間の測定計時が可能となっている。データ処理部1202の処理が完了し、タイマ11302に予め設定してある時間を経過しても、その後のレジスタアクセスや、データ入力が起こらない時、制御信号生成部1301は、電源制御信号の切り替えにより、データ処理部1202内の全ての処理モジュールの電源をOFFとする。タイマ21304にも、不図示のクロック一定の周波数のクロックが供給されており、クロックのカウントにより、時間の測定計時が可能となっている。なお、タイマ21304の使用については後述する。以下、図3を参照して、電源制御部1206における電源のOFFの制御について説明する。図3は、電源制御部1206における電源のOFF制御の一例を示すフローチャートである。電源制御部1206の制御信号生成部1301は、データ処理部1202で処理を行っている状態S1501から、データ処理が完了したかどうかの判定を行うS1502。ここで、制御信号生成部1301は、以下のような方法によりデータ処理の完了を判定する。例えば、各データ処理モジュールが、データ処理の終了時に自身のレジスタ領域に所定の値をセットする構成の場合、制御信号生成部1301は、各データ処理モジュールのレジスタ領域の値をチェックすることにより、データ処理部1202で処理が完了したかどうかを判定する。また、各データ処理モジュールが、データ処理の実行中に所定の信号を制御信号生成部1301に対して出力する構成の場合、制御信号生成部1301は、その信号をチェックすることにより、データ処理部1202で処理が完了したかどうかを判定する等の構成でもよい。そして、未だデータ処理が完了していないと判定した場合S1502でNoの場合、制御信号生成部1301は、S1502において、再度、データ処理完了の判定を行う。一方、データ処理が完了していると判定した場合S1502でYesの場合、制御信号生成部1301は、タイマ11302のカウントアップを開始させるS1503。そして、予めタイマ11302に設定されている時間設定時間が経過したか否かを判定しS1504、未だ経過していないと判定した場合S1504でNoの場合、制御信号生成部1301は、再度、設定時間経過の判定を行う。一方、設定時間が経過したと判定した場合S1504でYesの場合、制御信号生成部1301は、S1505に処理を進める。S1505では、制御信号生成部1301は、タイマ11302のカウント値をリセットした後、S1506において、データ処理部1202内の全てのデータ処理モジュールの電源をOFFにするように電源御信号の出力を行う。以上のように、電源制御部1206は、使用されていないデータ処理モジュールを電源OFFにするように制御する。次に、電源制御部1206における電源のONの制御について説明する。上述したように、全てのデータ処理モジュールの電源がOFFの状態の時に、次のデータ処理を行う為に、コントローラ部1201からのレジスタ設定があった場合、電源制御部1206はそれを認識して、処理に必要な処理モジュールの電源をONにする。その制御は、以下のように行われる。まず、コントローラ部1201からのレジスタバスを介したアクセスが電源制御部1206内のアドレスデコーダ1303に入力されると、アドレスデコーダ1303は、アクセスされたアドレスを認識して制御信号生成部1301に出力する。制御信号生成部1301は、アドレスデコーダ1303から入力されるアドレス情報により、どのデータ処理モジュールへのアクセスなのか認識し、アクセス対象となっている処理モジュールの電源をONにする電源制御信号を出力する。図4は、データ処理部1202内の各モジュールのアドレスマップを示す図である。なお、本実施例では、アドレスバスのビット幅は、0~13の14ビットとする。Module-A1203のレジスタに使用しているアドレスの領域は、アドレス0x0000~0x0FFFとする。Module-B1204のレジスタに使用しているアドレスの領域は、アドレス0x1000~0x1FFFとする。Module-C1205のレジスタに使用しているアドレスの領域は、アドレス0x2000~0x2FFFとする。また、電源制御部1206自身のレジスタに使用しているアドレスの領域は、アドレス0x3000~0x3FFFとする。図4に示すようなアドレスマップの場合、電源制御部1206内のアドレスデコーダ1303は、入力されたアドレスのデコードを行い、デコードされたアドレス情報を制御信号生成部1301に渡す。制御信号生成部1301は、アドレスデコーダ1303から受け取ったアドレス情報の12ビット及び13ビットの情報から、どのデータ処理モジュールに対するアクセスであるかを認識する。例えば、12ビットが0且つ13ビットが0の場合、Module-A1203に対するアクセスがあると認識する。また、12ビットが0且つ13ビットが1の場合、Module-B1204に対するアクセスがあると認識する。また、12ビットが1且つ13ビットが0の場合、Module-C1204に対するアクセスがあると認識する。また、12ビットが1且つ13ビットが1の場合、電源制御部1206自身に対するアクセスがあると認識する。このようなアドレスデコーダ1303からのアドレス情報により、制御信号生成部1301は、コントローラ部1201からのアクセスがどのデータ処理モジュールであるかを認識する。そして、制御信号生成部1301は、その認識を基に、アクセスが発生した処理モジュールの電源をONとする電源制御信号を、各データ処理モジュールに出力する。以上のように、電源制御部1206は、コントローラ部1201からのレジスタアクセスの検知を行い、アクセス対象のデータ処理モジュールの認識を行う。そして、電源制御部1206は、認識したアクセス対象のデータ処理モジュールの電源を電源制御信号によりONとして、データ処理モジュールに対するコントローラ部1201からのアクセスが可能な状態とする。なお、レジスタアクセスが検知され、アクセス対象となっているデータ処理モジュールの電源が完全に立ち上がるまでは、そのデータ処理モジュールからの応答はない。通常、コントローラ部1201では、データ処理部1202にアクセスを行った後、一定時間を経過しても、そのアクセスに対する応答がない場合には、アクセスが成立しなかったとの判断を行い、タイムアウトエラーとして処理を停止してしまう。そこで、本実施例では、上記のタイムアウトエラーが発生することを抑止するために、電源制御部1206内の制御信号生成部1301から、コントローラ部1201に対して、コントローラ部制御信号1209を発生する。このコントローラ部制御信号1209は、通常0である状態から予め設定された期間では1に変化する。コントローラ部制御信号1209は、コントローラ部1201内のCPU1207にクロックの供給を行っているクロック供給部1208の制御を行う信号である。コントローラ部制御信号1209が0の場合には、クロック供給部1208からは、通常処理を行う周波数でCPU1207にクロックが供給される。一方、コントローラ部制御信号が1になっている間、クロック供給部1208からは、周波数を落とした状態のクロックがCPU1207に供給される。これにより、CPU1207の動作は、前記予め設定された一定時間においては遅くなる。これにより、CPU1207によるタイムアウトエラーの判断が、通常の設定より遅くなるため、アクセスしたモジュールの電源が完全に立ち上がり、応答が返るまで、タイムアウトエラーが発生する可能性を抑えることができる。なお、タイマ21304は、コントローラ部制御信号1209が1となっている時間を計測する。制御信号生成部1301は、コントローラ部制御信号1209が1となった時点から、予めタイマ21304に設定されている時間が経過したか否かを判断する。そして、予め設定されている時間が経過した場合、制御信号生成部1301は、コントローラ部制御信号1209を0に戻す。以下、図5を参照して、電源制御部1206における電源のONの制御について説明する。図5は、電源制御部1206における電源のON制御の一例を示すフローチャートである。全てのデータ処理モジュールの電源がOFF状態の時S1601に、コントローラ部1201内のCPU1207からのレジスタアクセスがあるとS1602でYesの場合、電源制御部1206のアドレスデコーダ1303は、入力されたアドレスのデコードを行いS1603、アドレス情報を制御信号生成部1301に渡す。アドレスデコーダ1303からアドレス情報を受けとった制御信号生成部1301は、該アドレス情報に基づいて、どのデータ処理モジュールへのアクセスであるかを認識するS1604。次に、制御信号生成部1301は、上記S1604の認識処理により、アクセス対象となっているデータ処理モジュールの電源が立ち上がっている電源ON状態か否かを判定するS1605。そして、アクセス対象となっているデータ処理モジュールが電源ON状態と判定した場合S1605でYesの場合、制御信号生成部1301は、コントローラ部制御信号1209の出力値を0のままとしS1610、S1611に処理を進める。一方、アクセス対象となっているデータ処理モジュールが電源OFF状態と判定した場合S1605でNoの場合、制御信号生成部1301は、S1606に処理を進める。S1606では、制御信号生成部1301は、アクセス対象となっている処理モジュールの電源をONにする電源所制御信号を出力するS1606。この時、タイムアウトエラーが発生することを抑止する為に、制御信号生成部1301は、コントローラ部1201に対して、コントローラ部制御信号1209の出力値を0から1にするS1607。なお、制御信号生成部1301は、コントローラ部制御信号1209が1になっている間、コントローラ部1201内のクロック供給部1208からCPU1207に供給されるクロックは、周波数を落とした状態となる。これにより、CPU1207の動作が、前記予め設定された一定時間遅くなる。よって、CPU1207を動作させるソフトウェア等に特別の変更を加えることなく、CPUのタイムアウトまでの時間を実質的に延長することができ、タイムアウトエラーの発生を抑えることができる。さらに、上記S1607でコントローラ部制御信号を0から1とした後、制御信号生成部1301は、タイマ21304のカウントアップをスタートさせるS1608。次に、制御信号生成部1301は、タイマ21304のカウントが、予め設定されている時間に到達したか否かを判定するS1609。そして、タイマ21304のカウントが、まだ予め設定されている時間に到達していないと判定した場合S1609でNoの場合、制御信号生成部1301は、再度、時間到達の判定を行う。一方、タイマ21304のカウントが、予め設定されている時間に到達したと判定した場合S1609でYesの場合、制御信号生成部1301は、コントローラ部制御信号1209の出力値を0としS1610、S1611に処理を進める。S1611では、制御信号生成部1301は、タイマ21304のカウント値のリセットを行う。その後、コントローラ部1201内のCPU1207からのレジスタアクセスがあるとS1612でYesの場合、電源制御部1206のアドレスデコーダ1303は、入力されたアドレスのデコードを行いS1603、アドレス情報を制御信号生成部1301に渡す。そして、アドレスデコーダ1303からアドレス情報を受けとった制御信号生成部1301は、上述のS1604~S1611の処理を実行する。なお、上記S1611の処理の後、コントローラ部1201内のCPU1207からのレジスタアクセスが無ければS1612でNoの場合、レジスタアクセスによる各データ処理モジュールの設定が完了したこととなる。そして、入力データバスを介してCPU1207から処理用データの入力が行われることとなり、データ処理モジュールによりデータ処理が実行されることとなるS1613。以上のように、電源制御部1206は、コントローラ部1201からアクセスされたデータ処理モジュールを電源ONにするとともに、コントローラ部制御信号1209の値を1としてコントローラ部1201に対して出力する。なお、電源制御部1206は、データ処理モジュールを電源ONにした時から所定時間だけコントローラ部制御信号1209の値を1として出力する。なお、後述するが、コントローラ部制御信号1209の値を1とする上記所定時間は、少なくとも、電源ONされたデータ処理モジュールが立ち上げ完了までに要する時間と、CPU1207のタイムアウト時間との差分時間とする。次に、図6を参照して、コントローラ部制御信号1209の切り替えによる、コントローラ部1201の動作を説明する。図6は、コントローラ部制御信号1209の切り替えによる、コントローラ部1201の動作の一例を示すフローチャートである。コントローラ部制御信号1209は、通常のデフォルト状態は0であり、その時はクロック供給部1208からは、通常の周波数第1の周波数でクロックの供給が行われるS1701。そして、クロック供給部1208は、コントローラ部制御信号が0の間S1702でNoの場合、そのまま通常の周波数でクロックの供給を行う1701。そして、コントローラ部制御信号が1になるとS1702でYesの場合、クロック供給部1208は、出力を行うクロックを切り替え、通常より遅い周波数前記第1の周波数よりも周波数の小さい第2の周波数でクロックの供給を行う1703。そして、クロック供給部1208は、コントローラ部制御信号が1の間S1704でNoの場合、そのまま通常より遅い周波数でクロックの供給を行う1703。そして、クロック供給部1208は、コントローラ部制御信号が0に戻るとS1704でYesの場合、再び出力を行うクロックを切り替え、通常の周波数でクロックの供給を行う1701。なお、CPU1207は、タイムアウト時間に対応する数だけクロック供給部1208から供給されるクロックをカウントすることによりタイムアウト時間を計時する。このため、コントローラ部1201に入力されるコントローラ部制御信号1209の値が1の時には、CPU1207の前記計時の動作が遅延し、タイムアウトエラーの認識が遅延することとなる。以上のような構成にて、実際に電源制御を行う場合のタイマ21304にセットする値の具体例を以下に示す。コントローラ部1201内のクロック供給部1208からCPU1207に対して、通常動作時は200MHzのクロック、遅い動作をさせる場合には50MHzのクロックを出力することとする。また、データ処理部1202内の電源制御部1206内には、200MHzのクロック不図示が入力され、該クロックが各タイマタイマ11302、タイマ21304へ入力されていることとする。Modue-A1203の回路規模は、約100万ゲートで、電源の立ち上げ時間は28μsecかかるものとする。また、Modue-B1204の回路規模は、約150万ゲートで、電源の立ち上げ時間は42μsecかかるものとする。また、Modue-C1205の回路規模は、約200万ゲートで、電源の立ち上げ時間は56μsecかかるものとする。通常のCPU1207からのアクセスに対するタイムアウトエラーは、アクセスを行ってから15μsec経過しても応答がない場合に認識するものとする。つまり、通常CPU1207を動作させている200MHzのクロックで、3000サイクルのカウントを行っても、応答がない場合に、タイムアウトエラーとの認識を行っていることとなる。前記の条件にて、本実施例における各データ処理モジュールの電源立ち上げ時間を考慮した電源制御を行うことによって、タイムアウトエラーの抑止を行う為には、以下のように行うこととなる。Modue-A1204に関しては、電源の立ち上げ時間が28μsecとなっているので、タイムアウトエラーと認識するまでの時間を、30μsecとなるようにすることとする。つまり、CPU1207内の3000サイクルのカウントのうち、2000サイクルを、通常の200MHzつまり、1サイクルが5nsecのクロックで、残りの1000サイクルを、遅い50MHzつまり1サイクルが20nsecのクロックにて、カウントを行うことにより、タイムアウトエラー認識まで、30μsecの時間を作ることとなる。よって、電源制御部1206からのコントローラ部制御信号を1とする時間は、1000サイクルを遅い50MHzつまり1サイクルが20nsecのクロックにてカウントを行う20μsecとなる。よって、電源制御部1206内のタイマ21304のカウンタ値を、200MHzつまり、1サイクルが5nsecのクロックに対して4000サイクルと設定し、20μsecの時間だけコントローラ部制御信号1209に1を出力するようにする。同様にして、Modue-B1204に関しては、電源の立ち上げ時間が42μsecとなっているので、タイムアウトエラーと認識するまでの時間を、45μsecとなるようにする。つまり、CPU1207内の3000サイクルのカウントのうち、1000サイクルを、通常の200MHzつまり、1サイクルが5nsecのクロックで、残りの2000サイクルを、遅い50MHzつまり1サイクルが20nsecのクロックにて、カウントを行うことにより、タイムアウトエラー認識まで、45μsecの時間を作ることとなる。よって、電源制御部1206からのコントローラ部制御信号を1とする時間は、2000サイクルを、遅い50MHzつまり1サイクルが20nsecのクロックにて、カウントを行う40μsecとなる。よって、電源制御部1206内のタイマ21304のカウンタ値を、200MHzつまり、1サイクルが5nsecのクロックに対して8000サイクルと設定し、40μsecの時間だけコントローラ部制御信号1209に1を出力するようにする。同様にして、Modue-C1205に関しては、電源の立ち上げ時間が56μsecとなっているので、タイムアウトエラーと認識するまでの時間を、60μsecとするものとする。つまり、CPU1207内の3000サイクルのカウントのうち、全てを遅い50MHzつまり1サイクルが20nsecのクロックにて、カウントを行うことにより、タイムアウトエラー認識まで、60μsecの時間を作ることとなる。よって、電源制御部1206からのコントローラ部制御信号を1とする時間は、3000サイクルを、遅い50MHzつまり1サイクルが20nsecのクロックにて、カウントを行う60μsecとなる。よって、電源制御部1206内のタイマ21304のカウンタ値を、200MHzつまり、1サイクルが5nsecのクロックに対して12000サイクルと設定し、60μsecの時間だけコントローラ部制御信号1209に1を出力するようにする。電源制御部1206では、アクセスされたアドレスバスの情報から、どのデータ処理モジュールの電源を入れるべきかの判断を行い、電源制御信号の制御を行うとともに、電源をONとするデータ処理モジュールの電源立ち上げ時間に応じたコントローラ部制御信号1209の生成を行う。コントローラ部制御信号1209により、CPU1207のクロックが切り替えられるため、タイムアウトエラーの認識が電源立ち上げ時間よりも遅く制御されることとなる。なお、上記の説明では、アクセス対象のデータ処理モジュールごとに、タイマ21304のカウンタ値を変更する構成を示した。しかし、アクセス対象がどのデータ処理モジュールであっても、電源の立ち上げ時間が一番長いデータ処理モジュール上記の例ではModue-C1205に合わせてタイマ21304のカウンタ値を一定に設定する構成としてもよい。このように、コントローラ部制御信号1209の値を1とするタイマ21304への設定時間は、少なくとも、電源ONされたデータ処理モジュールが立ち上げ完了までに要する時間と、CPU1207のタイムアウト時間との差分時間とする。また、上記の説明では、コントローラ部制御信号が1になったことを、クロック供給部1208が認識した場合、クロック供給部1208から供給するクロックの供給が、通常より遅い周波数でクロックの供給が行われるとしているが、通常より遅い周波数でクロックの供給が行われるというのは、クロック供給を停止するという動作も含むこととする。即ち、クロック供給部1208は、コントローラ部制御信号が1の間、クロック供給を停止する構成も本実施例に含むものとする。以上のように、本実施例では、コントローラ部1201内のCPU1207へ供給されているクロックの制御を行うことにより、CPU1207のタイムアウトエラーの認識を遅らせることとした。これにより、データ処理部1202内の電源制御部1206で行う電源制御や、電源の立ち上げ時に対するレジスタアクセスの遅延によるタイムアウトエラーの発生を防ぐことが可能となる。このため、ソフトウェアでは、データ処理部の電源状態を意識することなく、アクセスが可能となる。上述した実施例1では、コントローラ部内のクロック供給部からCPUに供給されるクロックの周波数をコンロトール部制御信号によって制御することによって、CPUのタイムアウトエラーの認識を遅らせる構成について示した。実施例2では、クロック供給部からCPUに供給されるクロックを遅くすることなく、CPU内でタイムアウトエラーの認識を行うためのカウンタへ供給されているクロックの制御を行うことにより、CPUのタイムアウトエラーの認識を遅らせることとする。図7は、本発明の情報処理装置の実施例2を示す複合機MFPの制御部MFP制御部の構成の一例を示す図である。なお、ここでは、本発明に関連のある部分のみを図示している。また、MFP制御部以外のMFPの構成は、図15に示したものと同様とする。また、実施例1で説明を行った部分に関しては、図1と同様の番号を付けることにより、本実施例2での詳細な説明は省略する。さらに、本実施例2では、コントローラ部1201内の構成が特徴となるため、データ処理部1202内についての詳細な説明は省略する。クロック供給部21802は、CPU21801に対して、駆動用のクロックの供給を行う部分で、本実施例2では、周波数の切り替え機能は持たず、一定の周波数のクロックをCPU21801に対して供給する。以下、CPU21801の構成について説明する。図8は、実施例2におけるCPU21801の構成の一例を示すブロック図である。図8に示すように、CPU21801は、カウンタ11901、タイムアウトエラー認識部1902と、データ処理制御部1903、システム制御部1904を有する。カウンタ11901は、クロック供給部21802からのクロックの入力を行い、カウントを行う。タイムアウトエラー認識部1902は、カウンタ11901のからのカウント値を基に、タイムアウトエラーの認識を行う。データ処理制御部1903は、データ処理部1202とのデータの受け渡し等を行う。システム制御部1904は、CPU21801内を含む、その他のシステム全体の制御を行う。本実施例2では、データ処理部1202内の電源制御部1206から出力されるコントローラ部制御信号1209は、コントローラ部1201のCPU21801内のカウンタ11901に入力されることとなる。カウンタ11901では、クロックの分周回路不図示を有する。カウンタ11901は、コントローラ部制御信号1209が0の場合、クロック供給部21802から入力されるクロックを基にカウントアップを行う通常動作モードで動作する。また、カウンタ11901は、コントローラ部制御信号1209が1の場合、クロック供給部21802から入力されるクロックを分周することにより、通常動作より遅い周波数によってカウンタを動作させる分周動作モードで動作する。即ち、コントローラ部制御信号が0の時には、カウンタ11901は、クロック供給部21802から供給されるクロックを基に、通常動作モードでのカウントアップ計時を行う。一方、コントローラ部制御信号が1の時には、カウンタ11901は、クロック供給部21802から入力されるクロックに分周を行った、遅い周波数のクロックによる、分周動作でのカウントアップ計時を行う。タイムアウトエラー認識部1902は、カウンタ11901のカウント値を基に、予め設定されている値までカウントされた時に、タイムアウト時間を経過したと判断し、タイムアウトエラーとの認識を行う。本実施例2では、前記カウンタ11901に、予め設定しておく値は、データ処理部内の各処理モジュール中で、最も電源の立ち上げ時間が長く掛る処理モジュールの電源立ち上げ時間を分周動作でカウントすることを考慮して、設定を行っておくこととする。以下、図9を参照して、本実施例2におけるコントローラ部1201の動作について説明する。図9は、実施例2におけるコントローラ部1201の動作の一例を示すフローチャートである。システム制御部1904がデータ処理制御部1903によるレジスタバスからのデータ処理部1202へのアクセスを実行するとS2001、タイムアウトエラー認識部1902が、カウンタ11901の値のリセットを行う2002。その後、タイムアウトエラー認識部1902は、カウンタ11901のカウントアップをスタートさせるS2004又はS2008。カウンタ11901では、コントローラ部制御信号1209の値が0の時はS2003でNoの場合、通常の周波数でカウントアップを行う2004。一方、コントローラ部制御信号1209の値が1の時はS2003でYesの場合、データ処理部1202では、レジスタバスによるアクセスに対応して、電源の立ち上げ制御を行っているため、CPU21801内では、カウンタ11901のカウントアップを遅らせることによって、タイムアウトエラーの認識を遅らせる。この場合、カウンタ11901では、不図示の分周回路によって分周された遅い周波数でカウントアップを行う2008。そして、タイムアウトエラー認識部1902は、カウンタ11901のカウント値が、予め設定を行っている値になったか否か判定するS2005又はS2009。そして、カウンタ11901のカウントアップ値が、予め設定を行っている値になったと判定した場合S2005又はS2009でYesの場合、タイムアウトエラー認識部1902は、タイムアウトエラー発生との認識を行うS2006又はS2010。一方、カウンタ11901のカウント値が、まだ予め設定を行っている値になっていないと判定した場合S2005又はS2009でNoの場合、タイムアウトエラー認識部1902は、レジスタバスからのアクセスに対する応答の有無を確認するS2007又はS2011。そして、まだレジスタバスからのアクセスに対する応答がない場合S2007又はS2011でNoの場合、タイムアウトエラー認識部1902は、再度、カウント値の判定を行うS2005又はS2009。一方、レジスタバスからのアクセスに対する応答があった場合S2007又はS2011でYesの場合、タイムアウトエラー認識部1902は、タイムアウトエラーがなかったと認識する。そして、システム制御部1904は、次のレジスタに対するアクセスの有無を確認しS2012、次のレジスタに対するアクセスがある場合S2012でYesの場合、データ処理制御部1903からレジスタバスのアクセスを行うS2001。一方、次のレジスタに対するアクセスがない場合S2012でNoの場合、システム制御部1904は、レジスタ設定が全て完了したと判断し、データ処理制御部1903を用いて入力データバスから処理用データの出力を行うS2013。以上のような構成にて、実際に電源制御を行う場合のタイマ21304にセットする値の具体例を以下に示す。CPU21801内のカウンタ11901では、通常動作時は200MHzのクロック、遅い動作をさせる場合には、1/4に分周を行った50MHzのクロックを使用することとする。Modue-A1203の回路規模は約100万ゲートで、電源の立ち上げ時間は28μsecの時間がかかる。また、Modue-B1204の回路規模は約150万ゲートで、電源の立ち上げ時間は42μsecの時間がかかる。また、Modue-C1205の回路規模は約50万ゲートで、電源の立ち上げ時間は14μsecの時間がかかる。よって、本実施例では、電源立ち上げに最も時間のかかるModue-B1204の立ち上げ時間を満たせるように、45μsecまで、タイムアウトエラーの認識を遅らせる。通常のCPU21801からのアクセスに対するタイムアウトエラーは、アクセスを行ってから、15μsec経過しても応答がない場合、でエラーと認識することとする。つまり、カウンタ11901において、通常CPU21801を動作させている200MHzのクロックで、3000サイクルのカウントを行っても、応答がない場合に、タイムアウトエラーとの認識を行っている。前記の条件にて、本実施例における各データ処理モジュールの電源立ち上げ時間を考慮した電源制御を行うことによって、タイムアウトエラーの抑止を行う為には、以下のように行うこととなる。コントローラ部制御信号1209から1を入力してから、タイムアウトエラーと認識するまでの時間を、45μsecにする場合、次のように行う。カウンタ11901での3000サイクルのカウントのうち、1000サイクルを、通常の200MHzつまり、1サイクルが5nsecのクロックで行う。さらに、残りの2000サイクルを、遅い50MHzつまり1サイクルが20nsecのクロックにてカウントを行う。このようにカウントを行うことにより、タイムアウトエラー認識まで、45μsecの時間を作ることができる。よって、電源制御部1206からのコントローラ部制御信号1209を1とする時間は、2000サイクルを、遅い50MHzつまり1サイクルが20nsecのクロックにて、カウントを行う40μsecとなる。よって、電源制御部1206内のタイマ21304のカウンタ値を、200MHzつまり、1サイクルが5nsecのクロックに対して8000サイクルと設定し、40μsecの時間だけコントローラ部制御信号1209に1を出力するようにする。以上のように、電源制御部1206では、コントローラ部1201でアクセスされたアドレスバスの情報から、どのデータ処理モジュールの電源を入れるべきかの判断を行い、電源制御信号の制御を行うとともに、コントローラ部制御信号1209の生成を行う。コントローラ部制御信号1209により、CPU21801のカウンタ11901内で使用するクロックが切り替えられるため、タイムアウトエラーの認識が電源立ち上げ時間よりも遅く制御されることとなる。なお、上記の説明では、コントローラ部制御信号が1になった時、分周された遅い周波数のクロックを使用してカウンタ11901のカウントアップを行うとしているが、遅いクロックの生成は必ずしも分周に限るものではない。また、遅い周波数のクロックを使用するということは、カウンタ11901へのクロック供給を停止するという動作も含むものとする。以上のように、本実施例2では、CPU21801内でタイムアウトエラーの認識を行うためのカウンタへ供給されているクロックの制御を行うことにより、CPU21801のタイムアウトエラーの認識を遅らせることができる。この構成では、クロック供給部21802のクロック周波数は変更することなく、カウンタ11901でカウントアップするクロックのみが周波数の遅いクロックとするだけである。このため、クロック供給部21802から供給されるクロックで動作する他の動作への影響を排除することができる。即ち、CPU21801が行っている他のシステムの制御のパフォーマンスへの影響を防ぐことができる。また、クロック供給部21802も、制御用のハードウェアの付加やソフト制御の必要がない。上述した実施例2では、コントロール部内のCPU内でクロックの周波数をコンロトール部制御信号によって制御して遅くさせてカウントすることによって、CPUのタイムアウトエラーの認識を遅らせる構成を示した。なお、実施例2のように、CPU内で特別な処理を行わせるには、CPUのハードウェアに対して、通常のCPUからの修正が必要となってくる。そこで、本実施例3では、通常、CPUの処理として行われている割り込み処理を使用することにより、CPU内でタイムアウトエラーの認識を遅らせるように構成する。図10は、本発明の情報処理装置の実施例3を示す複合機MFPの制御部MFP制御部の構成の一例を示す図である。なお、ここでは、本発明に関連のある部分のみを図示している。また、MFP制御部以外のMFPの構成は、図15に示したものと同様とする。また、実施例1で説明を行った部分に関しては、図1と同様の番号を付けることにより、本実施例2での詳細な説明は省略する。さらに、本実施例3では、コントローラ部1201内の構成が特徴となるため、データ処理部1202内についての詳細な説明は省略する。クロック供給部32102は、CPU32101に対して、駆動用のクロックの供給を行う部分で、本実施例3では、周波数の切り替え機能は持たず、一定の周波数のクロックをCPU32101に対して供給する。以下、CPU32101の構成について説明する。図11は、実施例3におけるCPU32101の構成の一例を示すブロック図である。図11に示すように、CPU3は、カウンタ22201、タイムアウトエラー認識部2202、データ処理制御部2203、カウンタ32204、システム制御部2205を備えている。カウンタ22201は、クロック供給部32102からのクロックの入力を行い、該クロックを基にカウントアップを行う。タイムアウトエラー認識部2202は、カウンタ22201のからのカウント値を基に、予め設定されている値までカウントされた時に、タイムアウト時間が経過したと判断し、タイムアウトエラーと認識する。データ処理制御部2203は、データ処理部1202の各処理モジュールに対するレジスタアクセス等の設定や、データ処理部1202にて処理すべき入力データの出力等を行う。カウンタ32204は、タイムアウト認識遅延用の割り込み処理時に使用可能である。なお、カウンタ32204では、クロック供給部32102からのクロックの入力を行い、タイムアウト認識遅延用の割り込み処理が発生した場合には、予め設定された値までカウントアップを行う処理所定時間の計時処理を実行する。システム制御部2205は、CPU32101内を含む、その他のシステム全体の制御を行う。なお、タイムアウト認識遅延用の割り込みは、システム制御部2205における、予めいくつか設定されている割り込み処理の1つとして取り扱うこととする。本実施例3では、データ処理部1202の電源制御部1206から出力されるコントローラ部制御信号1209は、コントローラ部1201のCPU32101のシステム制御部2205に割り込み信号ハードウェア割り込みとして入力される。コントローラ部制御信号1209が0の時は、割り込み処理が入らない状態を表しており、システム制御部2205は、通常のシステム制御やデータ処理部1202へのアクセス、データ処理用データの出力等を行っている。一方、コントローラ部制御信号が1の時は、タイムアウト認識遅延用の割り込み処理が発生した状態を表しており、システム制御部2205は、通常の処理を中断してタイムアウト認識遅延用の割り込みカウンタである、カウンタ32204のカウントアップ処理を行う。本実施例では、カウンタ32204に、予め設定しておく値は、データ処理部内の各処理モジュール中で、最も電源の立ち上げ時間が長く掛る処理モジュールの電源立ち上げ時間をクロック供給部32102から供給されるクロックでカウントすることを考慮して、設定を行っておくこととする。以下、図12を参照して、本実施例3におけるコントローラ部1201の動作について説明する。図12は、実施例3におけるコントローラ部1201の動作の一例を示すフローチャートである。システム制御部2205がデータ処理制御部2203によるレジスタバスからのデータ処理部1202へのアクセスを実行するとS2301、タイムアウトエラー認識部2202が、カウンタ22201の値のリセットを行うS2302。そして、タイムアウトエラー認識部2202では、コントローラ部制御信号1209の値が0の時はS2303でNoの場合、クロック供給部32102からのクロックでカウンタ22201のカウントアップをスタートさせるS2304。なお、システム制御部2205では、コントローラ部制御信号1209の値が0の時はS2303でNoの場合、通常の処理S2304~S2309を実行するように制御する。以下、通常の処理S2304~S2309について説明する。通常の処理では、まず、タイムアウトエラー認識部2202が、クロック供給部32102からのクロックでカウンタ22201のカウントアップをスタートさせるS2304。次に、タイムアウトエラー認識部2202が、カウンタ22201のカウント値が、予め設定を行っている値になったか否か判定するS2305。そして、カウンタ22201のカウントアップ値が、予め設定を行っている値になったと判定した場合S2305でYesの場合、タイムアウトエラー認識部2202は、タイムアウトエラー発生との認識を行うS2306。一方、カウンタ22201のカウント値が、まだ予め設定を行っている値になっていないと判定した場合S2305でNoの場合、タイムアウトエラー認識部2202は、レジスタバスからのアクセスに対する応答の有無を確認するS2307。そして、まだレジスタバスからのアクセスに対する応答がない場合S2307でNoの場合、タイムアウトエラー認識部2202は、再度、カウント値の判定を行うS2305。一方、レジスタバスからのアクセスに対する応答があった場合S2307でYesの場合、タイムアウトエラー認識部2202は、タイムアウトエラーがなかったと認識する。そして、システム制御部1904は、次のレジスタに対するアクセスの有無を確認しS2308、次のレジスタに対するアクセスがある場合S2308でYesの場合、データ処理制御部2203からレジスタバスのアクセスを行うS2301。一方、次のレジスタに対するアクセスがない場合S2308でNoの場合、システム制御部2205は、レジスタ設定が全て完了したと判断し、データ処理制御部2203を用いて入力データバスから処理用データの出力を行うS2309。なお、システム制御部2205では、コントローラ部制御信号1209の値が1の時はS2303でYesの場合、割り込みが発生したと認識しS2310、通常の処理を中断し、タイムアウト認識遅延用の割り込み処理S2311~S2313を実行するように制御する。なお、コントローラ部制御信号1209の値が1の時は、データ処理部1202では、レジスタバスによるアクセスに対応して電源の立ち上げ制御を行っている。よって、CPU32101内では、タイムアウト認識遅延用の割り込み処理S2311~S2313により、通常の処理S2304~S2309の実行を中断させることによってタイムアウトエラーの認識を遅らせる。以下、上述のタイムアウト認識遅延用の割り込み処理S2311~S2313について詳細に示す。タイムアウト認識遅延用の割り込み処理では、まず、システム制御部2205は、カウンタ32204の値のリセットを行うS2311。次に、システム制御部2205は、クロック供給部32102からのクロックでカウンタ32204のカウントアップをスタートさせるS2312。そして、システム制御部2205は、カウンタ32204のカウント値が、予め設定を行っている値になったか否か判定するS2313。そして、カウンタ32204のカウント値が、まだ予め設定を行っている値になっていないと判定した場合S2313でNoの場合、システム制御部2205は、再度、カウント値の判定を行うS2313。一方、カウンタ32204のカウントアップ値が、予め設定を行っている値になったと判定した場合S2313でYesの場合、システム制御部2205は、タイムアウト認識遅延用の割り込み処理が完了して、通常の処理S2304~S2309を行うように制御する。この時点で、タイムアウト認識遅延用の割り込み処理によって、データ処理部1202内の処理モジュールの電源が立ち上がり、コントローラ部1201からのレジスタアクセスに対する応答が返って来るまでの時間が経過していることとなる。よって、レジスタバスからの応答が到達している状態となっているため、電源立ち上げに関するタイムアウトエラーは、起こらないようになるS2307でYesとなる。そして、システム制御部1904は、次のレジスタに対するアクセスの有無を確認しS2308、次のレジスタに対するアクセスがある場合S2308でYesの場合、データ処理制御部2203からレジスタバスのアクセスを行うS2301。一方、次のレジスタに対するアクセスがない場合S2308でNoの場合、システム制御部2205は、レジスタ設定が全て完了したと判断し、データ処理制御部2203を用いて入力データバスから処理用データの出力を行うS2309。なお、本実施例では、タイムアウト認識遅延用の割り込み処理が発生した場合の割り込み処理として、予め設定された値までカウントアップを行う処理所定時間を計時する処理を実行する構成を示した。しかし、タイムアウト認識遅延用の割り込み処理が発生した場合の割り込み処理は、上述のような所定時間を計時するためのカウントアップ処理に限定されるものではなく、実行に所定時間かかる処理であればよい。以上のような構成にて、実際に電源制御を行う場合のカウンタ32204でカウントする値の具体例を以下に示す。CPU32101内のカウンタ22201及びカウンタ32204には、通常動作時は200MHzのクロックが供給されている。例えば、Modue-A1203の回路規模は約100万ゲートで、電源の立ち上げ時間は、28μsecの時間がかかる。また、Modue-B1204の回路規模は約150万ゲートで、電源の立ち上げ時間は42μsecの時間がかかる。また、Modue-C1205の回路規模は約50万ゲートで、電源の立ち上げ時間は14μsecの時間がかかる。よって、本実施例では、電源立ち上げに最も時間のかかるModue-B1204の立ち上げ時間を満たせるように、45μsecまで、タイムアウトエラーの認識を遅らせることとする。通常のCPU32101からのアクセスに対するタイムアウトエラーは、アクセスを行ってから、15μsec経過しても応答がない場合、でエラーと認識することとする。つまり、カウンタ22201において、通常CPU32101を動作させている200MHzのクロックで、3000サイクルのカウントを行っても、応答がない場合に、タイムアウトエラーとの認識を行っている。上記の条件にて、本実施例における各データ処理モジュールの電源立ち上げ時間を考慮した電源制御を行うことによって、タイムアウトエラーの抑止を行う為には、以下のように行うこととなる。コントローラ部制御信号1209から1を入力してから、タイムアウトエラーと認識するまでの時間を、45μsecと遅らせる場合、カウンタ22201のカウントに掛る15μsecの残りの30μsecを、カウンタ32204にて、カウントを行うことにより作る。よって、カウンタ32204のカウンタ値を、200MHzつまり、1サイクルが5nsecのクロックに対して6000サイクルと設定し、30μsecの時間、割り込み処理を行う時間として設定すればよいこととなる。このように、カウンタ32204に設定するカウンタ値は、少なくとも、電源ONされたデータ処理モジュールが立ち上げ完了までに要する時間と、CPU1207のタイムアウト時間との差分時間に対応するカウント値とする。本実施例3では、タイムアウトエラーを判断する為の時間の遅延量は、CPU32101内のカウンタ32204によって設定する為、コントローラ部制御信号1209を1とする時間は、特に制御する必要はない。以上のように、電源制御部1206では、アクセスされたアドレスバスの情報から、どのデータ処理モジュールの電源を入れるべきかの判断を行い、電源制御信号の制御を行うとともに、コントローラ部制御信号1209の生成を行う。コントローラ部制御信号1209により、CPU31201内では、通常の処理タイムアウトのカウントを行う処理を中断して、データ処理モジュールの電源立ち上げに対応した時間にあわせた割り込み処理が実行される。このため、タイムアウトエラーの認識が電源立ち上げ時間よりも遅く制御されることとなる。以上のように、本実施例3では、CPU内でタイムアウトエラーの認識を遅らせる為に、割り込み処理を使用することにより、CPUのタイムアウトエラーの認識を遅らせるように構成する。このような構成により、通常のCPUからの修正を必要とせずに、データ処理部1202の電源制御や電源立ち上げに対する、CPUのタイムアウトエラーの認識を遅らせることができる。以上示したように、CPUでは、データ処理部1202内の各データ処理モジュールの電源ON/OFF状態や、電源ON時の立ち上げ状況などを意識しない、ACPIの規格に基づいたソフトウェアによる簡単な電源制御を可能にするとともに、各データ処理モジュールの電源OFF時及び電源立ち上げ時のアクセスエラーの発生を抑えることを可能にすることができる。なお、上記各実施例では、本発明をMFPの制御部に適用する構成について説明したが、本発明の適用はMFPに限定されるものではなく、各種電子機器等の情報処理装置に適用可能である。なお、上述した各種データの構成及びその内容はこれに限定されるものではなく、用途や目的に応じて、様々な構成や内容で構成されることは言うまでもない。以上、一実施形態について示したが、本発明は、例えば、システム、装置、方法、プログラムもしくは記憶媒体等としての実施態様をとることが可能である。具体的には、複数の機器から構成されるシステムに適用しても良いし、また、一つの機器からなる装置に適用しても良い。また、上記各実施例を組み合わせた構成も全て本発明に含まれるものである。他の実施例また、本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェアプログラムを、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータまたはCPUやMPU等がプログラムを読み出して実行する処理である。また、本発明は、複数の機器から構成されるシステムに適用しても、1つの機器からなる装置に適用してもよい。本発明は上記実施例に限定されるものではなく、本発明の趣旨に基づき種々の変形各実施例の有機的な組合せを含むが可能であり、それらを本発明の範囲から除外するものではない。即ち、上述した各実施例及びその変形例を組み合わせた構成も全て本発明に含まれるものである。"