対向する第1の面及び第2の面と、該両面間に延びている第1の開口部及び第2の開口部とを有する誘電体要素であって、その上に複数の導電性要素を更に有する誘電体要素と、裏面と、前記誘電体要素と向かい合っている表面と、該表面において露出した複数のコンタクトとを有する第1のマイクロ電子素子と、裏面と、前記第1のマイクロ電子素子の裏面と向かい合っている表面と、該表面において露出し、かつ前記第1のマイクロ電子素子の縁を越えたところで突出している複数のコンタクトとを有する第2のマイクロ電子素子と、1つ以上の前記マイクロ電子素子に接続され、前記第1の開口部を通じて前記誘電体要素上の前記導電性要素のうちの幾つかへと延びている信号リード線と、前記誘電体要素に取り付けられ、前記第1の開口部と前記第2の開口部との間に少なくとも部分的に配置され、前記第1のマイクロ電子素子と前記第2のマイクロ電子素子との少なくとも一方にある1つ以上のコンタクトと電気的に接続される導電性プレーンとを備えたマイクロ電子アセンブリ。前記導電性プレーン全体が、前記第1の開口部と前記第2の開口部との間に配置されている、請求項1に記載のマイクロ電子アセンブリ。前記導電性プレーンが電源プレーンである、請求項1に記載のマイクロ電子アセンブリ。前記導電性プレーンがグラウンドプレーンである、請求項1に記載のマイクロ電子アセンブリ。前記導電性プレーンの一部が、前記第1の開口部及び前記第2の開口部の外縁を越えた位置にまで延びている、請求項1に記載のマイクロ電子アセンブリ。前記導電性プレーンが、互いに間隔を置いて位置する少なくとも2つのプレーン部分を有している、請求項1に記載のマイクロ電子アセンブリ。前記少なくとも2つのプレーン部分が、前記第1のマイクロ電子素子と前記第2のマイクロ電子素子との少なくとも一方にある少なくとも幾つかの電源コンタクトに電気的に接続される電源プレーン部分と、前記第1のマイクロ電子素子又は前記第2のマイクロ電子素子にある1つ以上のコンタクトに電気的に接続されるグラウンドプレーン部分とを有している、請求項6に記載のマイクロ電子アセンブリ。前記導電性プレーンが、前記第1のマイクロ電子素子の1つ以上のコンタクトに電気的に接続されている、請求項1に記載のマイクロ電子アセンブリ。前記導電性プレーンが、前記第2のマイクロ電子素子の1つ以上のコンタクトに電気的に接続されている、請求項1に記載のマイクロ電子アセンブリ。前記導電性プレーンと、前記第1のマイクロ電子素子と前記第2のマイクロ電子素子との少なくとも一方にあるコンタクトとの間に接続された二重ワイヤボンドを更に備えている請求項1に記載のマイクロ電子アセンブリ。前記誘電体アセンブリの前記第2の面において、かつ前記第1の開口部と前記第2の開口部との間において露出した少なくとも1つの受動構成要素を更に備えている請求項1に記載のマイクロ電子アセンブリ。少なくとも1つの前記受動構成要素が、前記第1のマイクロ電子素子に電気的に接続されている、請求項11に記載のマイクロ電子アセンブリ。少なくとも1つの前記受動構成要素が、前記第1のマイクロ電子素子及び前記第2のマイクロ電子素子に電気的に接続されている、請求項12に記載のマイクロ電子アセンブリ。少なくとも1つの前記受動構成要素が、前記導電性プレーンに取り付けられ、かつ電気的に接続された電極を有している、請求項11に記載のマイクロ電子アセンブリ。少なくとも1つの前記受動構成要素が、前記導電性プレーンから離れた第2の電極を有するコンデンサである、請求項14に記載のマイクロ電子アセンブリ。少なくとも1つの前記受動構成要素が少なくとも1つのコンデンサを含み、該コンデンサは、電源又はグラウンドに接続するための導電性端子に接続される電極を有する、請求項11に記載のマイクロ電子アセンブリ。前記導電性プレーンが第1の導電性プレーンであり、電源及びグラウンドにそれぞれ接続するための、前記誘電体要素の前記第2の面の上にある第2の導電性プレーンと、前記第1の導電性プレーン及び前記第2の導電性プレーンにそれぞれ電気的に接続される第1の電極及び第2の電極を有する少なくとも1つの前記受動構成要素とを更に備えている請求項11に記載のマイクロ電子アセンブリ。少なくとも1つの前記受動構成要素がコンデンサである、請求項17に記載のマイクロ電子アセンブリ。前記信号リード線がワイヤボンドである、請求項1に記載のマイクロ電子アセンブリ。前記信号リード線がリード線ボンドである、請求項11に記載のマイクロ電子アセンブリ。請求項1に記載のアセンブリと、該アセンブリに電気的に接続される1つ以上の他の電子構成要素とを備えたシステム。請求項11に記載のアセンブリと、該アセンブリに電気的に接続される1つ以上の他の電子構成要素とを備えたシステム。ハウジングを更に備え、前記アセンブリ及び前記他の電子構成要素が前記ハウジングに取り付けられている、請求項21に記載のシステム。ハウジングを更に備え、前記アセンブリ及び前記他の電子構成要素が前記ハウジングに取り付けられている、請求項22に記載のシステム。対向する第1の面及び第2の面と、該両面間に延びている第1の開口部及び第2の開口部とを有する誘電体要素であって、その上に複数の導電性要素を更に有する誘電体要素と、裏面と、前記誘電体要素と向かい合っている表面と、該表面において露出した複数のコンタクトとを有する第1のマイクロ電子素子と、裏面と、前記第1のマイクロ電子素子の裏面と向かい合っている表面と、該表面において露出し、かつ前記第1のマイクロ電子素子の縁を越えたところで突出している複数のコンタクトとを有する第2のマイクロ電子素子と、1つ以上の前記マイクロ電子素子に接続され、前記第1の開口部と前記第2の開口部とのうちの1つ以上を通じて前記誘電体要素上の前記導電性要素のうちの幾つかへと延びている信号リード線と、前記第1の開口部を通じて延びており、前記第1のマイクロ電子素子のコンタクトに接続され、前記第2の開口部の上に架かり、前記誘電体要素上の導電性要素へと接続されている1つ以上のジャンパリード線とを備えたマイクロ電子アセンブリ。前記信号リード線がワイヤボンドである、請求項25に記載のマイクロ電子アセンブリ。前記ジャンパリード線がワイヤボンドである、請求項25に記載のマイクロ電子アセンブリ。請求項25に記載のアセンブリを備え、該アセンブリに電気的に接続される1つ以上の他の電子構成要素を更に備えたシステム。ハウジングを更に備え、前記アセンブリ及び前記他の電子構成要素が前記ハウジングに取り付けられている、請求項28に記載のシステム。前記第1の開口部の一方の側にある導電性要素から、前記第1の開口部を越え、前記第1の開口部と前記第2の開口部との間にある前記第2の面の部分を越え、前記第2の開口部を通じて前記マイクロ電子素子のうちの1つにまで延びている第2のジャンパリード線を更に備えた請求項25に記載のマイクロ電子アセンブリ。対向する第1の面及び第2の面と、該両面間に延びている第1の開口部及び第2の開口部とを有する誘電体要素であって、その上に複数の導電性要素を更に有する誘電体要素と、裏面と、前記誘電体要素と向かい合っている表面と、該表面において露出した複数のコンタクトとを有する第1のマイクロ電子素子と、裏面と、前記第1のマイクロ電子素子の裏面と向かい合っている表面と、該表面において露出し、かつ前記第1のマイクロ電子素子の縁を越えたところで突出している複数のコンタクトとを有する第2のマイクロ電子素子と、前記マイクロ電子素子のうちの1つ以上に接続され、前記第1の開口部と前記第2の開口部とのうちの1つ以上を通じて前記誘電体要素上の前記導電性要素のうちの幾つかへと延びている信号リード線と、前記第1の開口部及び前記第2の開口部の上に架かり、前記誘電体要素上の導電性要素に接続されている1つ以上のジャンパリード線とを備えたマイクロ電子アセンブリ。前記第1の開口部内に設けられ、前記信号リード線及び1つ以上の前記ジャンパリード線を覆う封止材を更に有する請求項31に記載のマイクロ電子アセンブリ。前記第1の開口部の一方の側にある導電性要素から、前記第1の開口部を越え、前記第1の開口部と前記第2の開口部との間にある前記第2の面の部分を越え、前記第2の開口部を通じて前記マイクロ電子素子のうちの1つへと延びる第2のジャンパリード線を更に備えた請求項31に記載のマイクロ電子アセンブリ。前記第1の開口部及び前記第2の開口部が細長い形状であり、互いに実質的に平行に延びている、請求項33に記載のマイクロ電子アセンブリ。前記誘電体要素上の前記導電性要素が、前記誘電体要素の前記第2の面において露出した端子を有している、請求項31に記載のマイクロ電子アセンブリ。前記信号リード線がワイヤボンドである、請求項31に記載のマイクロ電子アセンブリ。前記ジャンパリード線がワイヤボンドである、請求項31に記載のマイクロ電子アセンブリ。請求項31に記載のアセンブリを備え、該アセンブリに電気的に接続される1つ以上の他の電子構成要素を更に備えているシステム。ハウジングを更に備え、前記アセンブリ及び前記他の電子構成要素が前記ハウジングに取り付けられている、請求項38に記載のシステム。対向する第1の面及び第2の面と、該両面間に延びている1つ以上の開口部とを有する誘電体要素であって、その上に導電性要素を更に有する誘電体要素と、裏面と、前記誘電体要素の前記第1の面と向かい合っている表面と、第1の縁と、前記表面において露出した複数のコンタクトとを有する第1のマイクロ電子素子と、裏面と、前記第1のマイクロ電子素子の裏面と向かい合っている表面とを有する第2のマイクロ電子素子であって、該第2のマイクロ電子素子の表面において突出した部分が前記第1のマイクロ電子素子の前記第1の縁を越えたところで延びており、該突出した部分が前記誘電体要素の前記第1の面とは間隔を置いて位置し、前記表面の前記突出した部分において露出している複数のコンタクトを有する第2のマイクロ電子素子と、前記マイクロ電子素子のコンタクトから少なくとも1つの前記開口部を通じて前記導電性要素のうちの少なくとも幾つかへと延びているリード線と、前記第2のマイクロ電子素子の表面の前記突出した部分と、前記誘電体要素の前記第1の面との間に設けられた第1の受動構成要素とを備えたマイクロ電子アセンブリ。前記1つ以上の開口部が2つの開口部であり、前記誘電体アセンブリの前記第2の面において、かつ前記2つの開口部間において露出した第2の受動構成要素を更に備えている請求項40に記載のマイクロ電子アセンブリ。第1の受動構成要素から前記マイクロ電子アセンブリのうちの1つにあるコンタクトへと延びるリード線を更に備えている請求項40に記載のマイクロ電子アセンブリ。回路パネルを更に備え、前記誘電体要素が、前記第2の面において露出し、かつ前記回路パネルに電気的に接続される複数の端子を有している、請求項40に記載のマイクロ電子アセンブリ。はんだボールにより各端子が前記回路基板に接続される、請求項43に記載のマイクロ電子アセンブリ。銅ピラーにより各端子が前記回路基板に接続される、請求項43に記載のマイクロ電子アセンブリ。前記リード線がワイヤボンドである、請求項40に記載のマイクロ電子アセンブリ。請求項40に記載のアセンブリを備え、該アセンブリに電気的に接続される1つ以上の他の電子構成要素を更に備えたシステム。ハウジングを更に備え、前記アセンブリ及び前記他の電子構成要素が前記ハウジングに取り付けられている、請求項47に記載のシステム。対向する第1の面及び第2の面と、該両面間に延び、かつ互いに間隔を置いた第1の開口部及び第2の開口部とを有する誘電体要素であって、その上に導電性要素を更に有する誘電体要素と、裏面と、前記誘電体要素の前記第1の面と向かい合っている表面と、第1の縁と、前記表面において露出した複数のコンタクトとを有する第1のマイクロ電子素子と、裏面と、前記第1のマイクロ電子素子の裏面と向かい合っている表面とを有する第2のマイクロ電子素子であって、該第2のマイクロ電子素子の表面において突出した部分が前記第1のマイクロ電子素子の前記第1の縁を越えたところで延びており、該突出した部分が前記誘電体要素の前記第1の面から間隔を置いて位置し、前記表面の前記突出した部分において露出している複数のコンタクトを有する第2のマイクロ電子素子と、前記マイクロ電子素子のコンタクトから前記第1の開口部及び前記第2の開口部を通じて前記導電性要素のうちの少なくとも幾つかへと延びているリード線と、前記誘電体アセンブリの前記第2の面において露出し、かつ前記第1の開口部と前記第2の開口部との間にある少なくとも1つの受動構成要素とを備えたマイクロ電子アセンブリ。少なくとも1つの前記受動構成要素が、前記第1のマイクロ電子素子に電気的に接続されている、請求項49に記載のマイクロ電子アセンブリ。少なくとも1つの前記受動構成要素が、前記第1のマイクロ電子素子及び第2のマイクロ電子素子に電気的に接続されている、請求項50に記載のマイクロ電子アセンブリ。前記誘電体要素の前記第2の面を覆う導電性プレーンを更に備え、少なくとも1つの受動構成要素が、前記導電性プレーンに取り付けられ、かつ電気的に接続された電極を有する、請求項49に記載のマイクロ電子アセンブリ。少なくとも1つの前記受動構成要素が、前記導電性プレーンから離れた第2の電極を有するコンデンサである、請求項52に記載のマイクロ電子アセンブリ。少なくとも1つの前記受動構成要素が少なくとも1つのコンデンサを含み、該コンデンサは、電源又はグラウンドに接続するための導電性端子に接続される電極を有している、請求項49に記載のマイクロ電子アセンブリ。電源及びグラウンドのそれぞれに接続するための、前記誘電体要素の前記第2の面を覆う第1の導電性プレーン及び第2の導電性プレーンを更に備え、少なくとも1つの前記受動構成要素が、前記第1の導電性プレーン及び前記第2の導電性プレーンにそれぞれ電気的に接続された第1の電極及び第2の電極を有している、請求項49に記載のマイクロ電子アセンブリ。少なくとも1つの前記受動構成要素がコンデンサである、請求項55に記載のマイクロ電子アセンブリ。前記リード線がワイヤボンドである、請求項49に記載のマイクロ電子アセンブリ。請求項49に記載のアセンブリと、該アセンブリに電気的に接続された1つ以上の他の電子構成要素とを備えているシステム。ハウジングを更に備え、前記アセンブリ及び前記他の電子構成要素が前記ハウジングに取り付けられている、請求項58に記載のシステム。対向する第1の面及び第2の面と、該両面間に延びている1つ以上の開口部とを有する誘電体要素であって、その上に導電性要素を更に有する誘電体要素と、裏面と、前記誘電体要素の前記第1の面と向かい合っている表面と、第1の縁と、前記表面において露出した複数のコンタクトとを有する第1のマイクロ電子素子と、裏面と、前記第1のマイクロ電子素子の裏面と向かい合っている表面とを有する第2のマイクロ電子素子であって、該第2のマイクロ電子素子の表面において突出した部分が前記第1のマイクロ電子素子の前記第1の縁を越えたところで延びており、該突出した部分が前記誘電体要素の前記第1の面から間隔を置いて位置し、前記表面の前記突出した部分において露出している複数のコンタクトを有する第2のマイクロ電子素子と、前記マイクロ電子素子のコンタクトから少なくとも1つの前記開口部を通じて前記導電性要素のうちの少なくとも幾つかへと延びているリード線と、前記誘電体要素に取り付けられ、かつ前記第1の開口部と前記第2の開口部との間に少なくとも部分的に配置され、前記第1のマイクロ電子素子と前記第2のマイクロ電子素子との少なくとも一方にある1つ以上のコンタクトと電気的に接続されている導電性プレーンと、前記第2のマイクロ電子素子の表面の前記突出した部分と、前記誘電体要素の前記第1の面との間に設けられた第1の受動構成要素と前記誘電体アセンブリの前記第2の面において前記2つの開口部間に露出した第2の受動構成要素と、前記第1の受動構成要素から前記マイクロ電子素子のうちの1つにあるコンタクトへと延びているリード線と、回路パネルであって、前記誘電体要素が、前記第2の面において露出し、かつ該回路パネルに電気的に接続されている複数の端子を有している、回路パネルとを備えたマイクロ電子アセンブリ。本技術分野におけるこれらの試みにも関らず、コンタクトが実質的にチップの中心領域に位置するチップ用のマルチチップパッケージの場合には、更なる改良が望まれている。幾つかのメモリチップ等の或る特定の半導体チップは、一般に、1列又は2列のコンタクトがチップの中心軸に実質的に沿って位置するように作られる。本開示内容はマイクロ電子アセンブリに関する。一実施形態では、マイクロ電子アセンブリは、少なくとも1つの開口部と、その上にある導電性要素であって、誘電体要素の第2の面において露出した端子を有する導電性要素とを有する誘電体要素と、裏面と、前記誘電体要素と向かい合っている表面と、該表面において露出した複数のコンタクトとを有する第1のマイクロ電子素子と、裏面と、前記第1のマイクロ電子素子の裏面と向かい合っている表面と、該表面において露出し、かつ前記第1のマイクロ電子素子の縁edgeを越えたところで突出している複数のコンタクトとを有する第2のマイクロ電子素子と、誘電体要素に取り付けられ、かつ第1の開口部と第2の開口部との間に少なくとも部分的に配置され、第1のマイクロ電子素子と第2のマイクロ電子素子との少なくとも一方にある1つ以上のコンタクトと電気的に接続されている導電性プレーンconductiveplane、平面的導体とを備えている。導電性プレーン全体を第1の開口部と第2の開口部との間に配置することができる。導電性プレーンは電源プレーン又はグラウンドプレーンとすることができる。導電性電位プレーンの一部は、第1の開口部及び第2の開口部の外縁を越えた場所にまで延びていてもよい。この導電性プレーンは、互いに間隔を置いた少なくとも2つのプレーン部分を含むことができる。2つのプレーン部分は、第1のマイクロ電子素子と第2のマイクロ電子素子との少なくとも一方にある少なくとも幾つかの電源コンタクトに電気的に接続された電源プレーン部分と、第1のマイクロ電子素子又は第2のマイクロ電子素子のうちの1つ以上のコンタクトに電気的に接続されたグラウンドプレーン部分とを含むことができる。導電性プレーンは、第1のマイクロ電子素子の1つ以上のコンタクトに電気的に接続することができる。導電性プレーンは、第2のマイクロ電子素子の1つ以上のコンタクトに電気的に接続することができる。別の実施の形態では、マイクロ電子アセンブリが、対向する第1の面及び第2の面と、該両面間に延びている第1の開口部及び第2の開口部とを有する誘電体要素であって、その上に複数の導電性要素を更に有する誘電体要素と、裏面と、前記誘電体要素と向かい合っている表面と、該表面において露出した複数のコンタクトとを有する第1のマイクロ電子素子と、裏面と、前記第1のマイクロ電子素子の裏面と向かい合っている表面と、該表面において露出し、かつ前記第1のマイクロ電子素子の縁を越えたところで突出している複数のコンタクトとを有する第2のマイクロ電子素子と、前記マイクロ電子素子のうちの1つ以上に接続され、前記第1の開口部又は前記第2の開口部のうちの1つ以上を通じて前記誘電体要素上の前記導電性要素のうちの幾つかへと延びている信号リード線と、前記第1の開口部を通じて延びており、前記第1のマイクロ電子素子のコンタクトに接続される1つ以上のジャンパリード線であって、1つ以上の該ジャンパリード線が前記第2の開口部の上に架かり、かつ前記誘電体要素上の導電性要素に接続されている、1つ以上のジャンパリード線とを備えている。更に別の実施の形態では、前記マイクロ電子アセンブリは、対向する第1の面及び第2の面と、該両面間に延びている第1の開口部及び第2の開口部とを有する誘電体要素であって、その上に複数の導電性要素を更に有する誘電体要素と、裏面と、前記誘電体要素と向かい合っている表面と、該表面において露出した複数のコンタクトとを有する第1のマイクロ電子素子と、裏面と、前記第1のマイクロ電子素子の裏面と向かい合っている表面と、該表面において露出し、前記第1のマイクロ電子素子の縁を越えたところで突出している複数のコンタクトとを有する第2のマイクロ電子素子と、前記マイクロ電子素子のうちの1つ以上に接続され、前記第1の開口部又は前記第2の開口部のうちの1つ以上を通じて前記誘電体要素上の前記導電性要素のうちの幾つかへと延びている信号リード線と、前記第1の開口部又は前記第2の開口部のうちの少なくとも一方の上に架かり、前記誘電体要素上の導電素子に接続される1つ以上のジャンパリード線とを備えている。前記マイクロ電子アセンブリは、前記第1の開口部内に配置され、前記信号リード線及び前記1つ以上のジャンパリード線を覆う封止材encapsulantを更に備えていてもよい。前記ジャンパリード線は、前記第1の開口部の一方の側にある導電性要素から、前記第1の開口部を越え、前記第1の開口部と前記第2の開口部との間にある前記第2の面の部分を越え、前記第2の開口部を通じて、前記マイクロ電子素子のうちの1つへと延びている延長されたジャンパリード線を更に備えていてもよい。前記第1の開口部及び前記第2の開口部は細長い形状であり、互いに実質的に平行に延びているものとすることができる。前記誘電体要素上の前記導電性要素は、前記誘電体要素の前記第2の面において露出させることのできる端子を有している。更なる実施の形態では、前記マイクロ電子アセンブリは、対向する第1の面及び第2の面と、該両面間に延びている1つ以上の開口部とを有する誘電体要素であって、その上に導電性要素を更に有する誘電体要素と、裏面と、前記誘電体要素の前記第1の面と向かい合っている表面と、第1の縁と、前記表面において露出した複数のコンタクトとを有する第1のマイクロ電子素子と、裏面と、前記第1のマイクロ電子素子の裏面と向かい合っている表面とを有する第2のマイクロ電子素子であって、該第2のマイクロ電子素子の該表面の突出した部分が前記第1のマイクロ電子素子の前記第1の縁を越えたところで延び、該突出した部分が前記誘電体要素の前記第1の面から間隔を置いて位置し、前記表面の前記突出した部分において露出している複数のコンタクトを有する第2のマイクロ電子素子と、前記マイクロ電子素子のコンタクトから少なくとも1つの前記開口部を通じて前記導電性要素のうちの少なくとも幾つかへと延びているリード線と、前記第2のマイクロ電子素子の表面の前記突出した部分と、前記誘電体要素の前記第1の面との間に配置された第1の受動構成要素とを備えている。前記マイクロ電子アセンブリは、前記誘電体アセンブリの前記第2の面において、かつ前記2つの開口部間において露出した第2の受動構成要素を更に備えていてもよい。前記マイクロ電子アセンブリは、第1の受動構成要素から前記マイクロ電子アセンブリのうちの1つのコンタクトまで延びているリード線を更に備えていてもよい。前記誘電体要素は前記第2の面上に露出した複数の端子を含むことができ、各端子は回路基板に電気的に接続される。はんだボールが各端子を前記回路基板に接続することができる。銅ピラーが各端子を前記回路基板に接続することができる。各端子は前記第1のマイクロ電子素子に接続することができる。各端子は前記第1のマイクロ電子素子及び前記第2のマイクロ電子素子に接続することができる。図1を参照すると、本発明の一実施形態による積層型マイクロ電子アセンブリ10は、第1のマイクロ電子素子12と第2のマイクロ電子素子14とを備えている。幾つかの実施形態では、第1のマイクロ電子素子12及び第2のマイクロ電子素子14を、半導体チップ、ウェハ等とすることができる。第1のマイクロ電子素子12は、表面16と、表面から離れて位置する裏面18と、表面と裏面との間に延びている第1の縁edge27及び第2の縁edge29とを有している。第1のマイクロ電子素子12の表面16は、第1の端部領域15及び第2の端部領域17と、第1の端部領域15と第2の端部領域17との間に位置する中心領域13とを備えている。第1の端部領域15は、中心領域13と第1の縁27との間に広がっており、第2の端部領域17は、中心領域13と第2の縁29との間に広がっている。第1のマイクロ電子素子12の表面16において、電気的コンタクト20が露出している。本開示においては、導電性要素が構造体の表面において露出しているという表現は、その導電性要素が、該表面に垂直な方向において、該構造体の外側から表面に向かって移動する仮想的な点と接触できることを意味する。したがって、構造体の表面において露出している端子又は他の導電性要素は、このような表面から突出することができるか、このような表面と同一平面とすることができるか、又はこのような表面に対して凹状であり、構造体の孔若しくは窪みを通して露出することができる。第1のマイクロ電子素子12のコンタクト20は、中心領域13内の表面16において露出している。例えば、コンタクト20を、第1の面16の中心に隣接した1つ又は2つの平行な列として配置することができる。第2のマイクロ電子素子14は、表面22と、表面から離れて位置する裏面24と、表面と裏面との間に延びている第1の縁edge35及び第2の縁edge37とを有している。第2のマイクロ電子素子14の表面22は、第1の端部領域21及び第2の端部領域23と、第1の端部領域21と第2の端部領域23との間に位置する中心領域19とを備えている。第1の端部領域21は、中心領域19と第1の縁35との間に広がっており、第2の端部領域23は、中心領域19と第2の縁37との間に広がっている。第2のマイクロ電子素子14の表面22において電気的コンタクト26が露出している。第2のマイクロ電子素子14のコンタクト26は、中心領域19内の表面22において露出している。例えば、コンタクト26を、第1の面22の中心に隣接した1つ又は2つの平行な列として配置することができる。図1に示しているように、第1のマイクロ電子素子12及び第2のマイクロ電子素子14は、互いに関連して積み重ねられている。幾つかの実施形態では、第2のマイクロ電子素子14の表面22と、第1のマイクロ電子素子12の裏面18とが、互いに向かい合っている。第2のマイクロ電子素子14の第2の端部領域23の少なくとも一部が、第1のマイクロ電子素子12の第2の端部領域17の少なくとも一部と重なっている。第2のマイクロ電子素子14の中心領域19の少なくとも一部が、第1のマイクロ電子素子12の第2の縁29を越えたところbeyondで突出している。したがって、第2のマイクロ電子素子14のコンタクト26は、第1のマイクロ電子素子12の第2の縁29を越えた位置に、つまり第2の縁29の外側に置かれている。マイクロ電子アセンブリ10は、対向しているoppositelyfacing第1の面32及び第2の面34を有する誘電体要素30を更に備えている。図1には、1つの誘電体要素30しか示していないが、マイクロ電子アセンブリ10は、2つ以上の誘電体要素を備えていてもよい。誘電体要素30の第1の面32において、1つ以上の導電性要素又は端子36が露出している。少なくとも幾つかの端子36を、第1のマイクロ電子素子12及び/又は第2のマイクロ電子素子14に対して移動可能とすることができる。誘電体要素30は、1つ以上の開口部を更に備えることができる。図1に示す実施形態では、誘電体要素30は、第1のマイクロ電子素子12の中心領域13と実質的に位置合せされた第1の開口部33と、第2のマイクロ電子素子14の中心領域19と実質的に位置合せされた第2の開口部39とを備えており、それにより、コンタクト20及び26に対するアクセスが可能である。図1に示すように、誘電体要素30は、第1のマイクロ電子素子12の第1の縁27及び第2のマイクロ電子素子14の第1の縁35を越えて広がっているものとすることができる。誘電体要素30の第2の面34を、第1のマイクロ電子素子12の表面16と並べて置くことができる。誘電体要素30は、任意の適切な誘電体材料から部分的に又は全体的に作ることができる。例えば、誘電体要素30は、ポリイミド、BT樹脂、又はテープ自動結合tapeautomatedbondingTABテープを作るために一般に使用される他の誘電体材料の層等の可撓性材料の層を含むことができる。あるいは、誘電体要素30は、Fr-4基板又はFr-5基板等、繊維補強エポキシの厚い層等の比較的剛性の板状材料を含むことができる。用いる材料に関らず、誘電体要素30は、誘電体材料の単層又は複数の層を含むことができる。誘電体要素30はまた、第1の面32において露出している導電性要素40と導電性トレース42とを備えることができる。導電性トレース42は、導電性要素40を端子36に電気的に接続する。接着剤層等のスペーサ層31を、第2のマイクロ電子素子14の第1の端部領域21と誘電体要素30の一部との間に配置することができる。スペーサ層31が接着剤を含む場合には、接着剤は、第2のマイクロ電子素子14を誘電体要素30に取り付けるすることができる。第2のマイクロ電子素子14の第2の端部領域23と第1のマイクロ電子素子12の第2の端部領域17との間に、別のスペーサ層60を配置することができる。このスペーサ層60は、第1のマイクロ電子素子12及び第2のマイクロ電子素子14を合わせて結合する接着剤を含むことができる。この場合、スペーサ層60を、ダイアタッチdieattach接着剤から部分的に又は全体的に作ることができ、シリコーンエラストマ等の低弾性率材料から構成することができる。しかし、2つのマイクロ電子素子12及び14が同じ材料から形成された従来の半導体チップである場合には、マイクロ電子素子が、温度変化に応じて一斉に膨張し収縮する傾向があるため、スペーサ層60を、高弾性率接着剤又ははんだの薄層から全体的に又は部分的に作ることができる。用いる材料に関らず、スペーサ層31及び60のそれぞれは、単層又は複数の層を含むことができる。図1及び図2に示しているように、電気的接続部又はリード線70が、第1のマイクロ電子素子12のコンタクト20を幾つかの導電性要素40に電気的に接続する。電気的接続70は、複数のワイヤボンドwirebond72、74を含むことができる。ワイヤボンド72、74は、第1の開口部33を通じて延びており、互いに対して実質的に平行となるように方向づけされている。ワイヤボンド72及び74のそれぞれは、コンタクト20を、誘電体要素の対応する導電性要素40に電気的に接続する。本実施形態による多重ワイヤボンド構造は、接続されたコンタクト間を電流が流れるための追加の経路を提供することにより、ワイヤボンド接続のインダクタンスを実質的に低下させることができる。別の電気的接続部又はリード線50が、第2のマイクロ電子素子14のコンタクト26を幾つかの導電性要素40に電気的に接続する。電気的接続部50は複数のワイヤボンド52、54を含むことができる。ワイヤボンド52、54は、第2の開口部39を通じて延びており、互いに対して実質的に平行となるように方向づけされている。ワイヤボンド52及び54のそれぞれが、コンタクト26を誘電体要素30の対応する素子40に電気的に接続する。本実施形態による多重ボンドワイヤ構造は、接続されたコンタクト間を電流が流れるための追加の経路を提供することにより、ワイヤボンド接続のインダクタンスを実質的に低下させることができる。図2Aに示すように、電気的接続部70において、第1のボンドワイヤ52はチップコンタクト20と冶金学的に接合される端部52Aと、導電性要素40と冶金学的に接合される別の端部図示せずとを有することができる。例えば、ボンドワイヤは、超音波エネルギー、熱又はその両方を用いてコンタクトに溶接し、コンタクトとの冶金学的接合又は結合を形成することのできる金等の金属を含むことができる。対照的に、第2のボンドワイヤ54は、第1のボンドワイヤ52の端部52Aに冶金学的に結合される一方の端部54Aと、第1のボンドワイヤ52の端部に冶金学的に結合される他方の端部図示せずとを有することができる。第2のボンドワイヤ54は、第1のボンドワイヤ52が冶金学的に結合される導電性要素140に接触する必要はない。代わりに、特定の実施形態では、第2のボンドワイヤ54の端部54Aは、第2のボンドワイヤが第2のボンドワイヤの少なくとも1つの端部においてコンタクトと接触しないようにして、第1のボンドワイヤ52の端部52Aに冶金学的に結合することができ、いずれの端部においてもコンタクトと接触させないこともできる。各ボンドワイヤ52、54の端部52A、54Aはワイヤボンディングプロセスにおいて形成されるボールを含むことができる。ワイヤボンディングツールは通常、ツールのスプールから先端まで、金ワイヤの先端を進めることによって動作する。処理の一例において、ツールが第1のコンタクト、例えば、チップコンタクト20において第1のワイヤボンドを形成するための所定の位置にあるとき、そのツールは、ワイヤの先端が溶融してボールを形成するまで、ワイヤに超音波エネルギー、熱又はその両方を加えることができる。その後、加熱されたボールはコンタクトの表面と冶金学的に結合する。その後、ワイヤボンディングツールの先端が第1のコンタクトから離れるように動くとき、ボールはコンタクトに結合されたままとなり、その間、そのコンタクトと第2のコンタクトとの間のボンドワイヤの長さが繰り出される。その後、ワイヤボンディングツールは、ワイヤの第2の端部を第2のコンタクトに取り付けることができ、その端部において第2のコンタクトとの冶金学的な接合を形成する。その後、上記のプロセスを、幾分異なるように繰り返して、第2のボンドワイヤを形成することができる。この場合、ワイヤボンディングツールを所定の位置に動かすことができ、その後、ワイヤボンディングツールを用いてワイヤの先端を加熱してボールを形成することができ、そして、ボールは、第2のボンドワイヤの端部54Aを第1のボンドワイヤの端部52Aに冶金学的に接合する。その後、ワイヤボンディングツールは、ボンドワイヤの他端を第1のボンドワイヤの第2の端部に取り付けることができ、その端部において少なくとも第1のボンドワイヤとの冶金学的接合部を形成する。導電性要素52、54のうちの幾つかは信号、すなわち経時的に変化し、通常は情報を伝達する電圧又は電流を搬送することができる。例えば、限定はしないが、経時的に変化し、状態、変化、測定値、クロック若しくはタイミング入力、又は制御若しくはフィードバック入力を表す電圧又は電流が、信号の幾つかの例である。導電性要素52、54のうちの他の導電性要素は、グラウンド又は電源電圧への接続を与えることができる。グラウンド又は電源電圧への接続は通常、回路の動作対象の周波数にわたって経時的に少なくとも極めて安定している電圧を与える。それぞれのコンタクトペア間の二重ワイヤボンド接続又は多重ワイヤボンド接続は、それらの接続がグラウンド又は電源電圧への接続であるときに特に有益な場合がある。一例では、二重ワイヤ接続72、74及び52、54は、それぞれのマイクロ電子素子12、14を誘電体要素30上のグラウンド端子に接続することができる。同様に、二重ワイヤ接続72A、74A及び52A、54Aは、それぞれのマイクロ電子素子を誘電体要素上の電源端子に接続することができる図示していない回路パネルを通して電源に更に相互接続される。グラウンド端子又は電源端子へのこれらの接続においてワイヤボンドの数を増やすと、グラウンド及び電源回路内のインダクタンスを低減することができ、それにより、システム内のノイズを低減するのを助けることができる。この実施形態による、多重ボンドワイヤ構造及び方法の別の考えられる利点は、ボンドワイヤを、チップ又は基板上のボンドパッドのようなコンタクトに取り付けるための面積が制限される場合に、インダクタンスを下げることである。チップの中には、特に高いコンタクト密度及びファインピッチを有するものもある。そのようなチップ上のボンドパッドの面積は、極めて限られている。第2のボンドワイヤが、第1のボンドワイヤの端部に取り付けられるものの、それ自体がコンタクトと接触しない端部を有する構造は、ボンドパッドのサイズの拡大が必要なく、二重ボンドワイヤ構造又は多重ボンドワイヤ構造を達成することができる。したがって、図2Aに関して説明したような多重ボンドワイヤ構造は、ファインピッチで配列されるコンタクト、又は面積の小さいコンタクトへのワイヤボンド接続を形成する場合であっても達成することができる。さらに、高密度の幾つかのマイクロ電子素子は、大きな入力速度及び出力速度、すなわち信号がチップ上に、又はチップから送られる高い周波数も有する。十分に高い周波数では、接続のインダクタンスが著しく増加する可能性がある。この実施形態による多重ボンドワイヤ構造は、接続されたコンタクト間に電流が流れるための付加的な経路を与えることによって、グラウンド、電源又は信号送信に用いられるワイヤボンド接続のインダクタンスを著しく小さくすることができる。図2Bは、第1のボンドワイヤ51と第2のボンドワイヤ53との間の、その端部における接続を示している。図4に示すように、ボンドワイヤの第1の端部において、ボール51A及び53Aを互いに冶金学的に接合することができるが、第2のワイヤ53のボールはコンタクト20と接触しないことになる。第2のコンタクト40におけるボンドワイヤの第2の端部51B、53Bでは、第2の端部51B、53Bにおいて形成されるボールを有することなくワイヤ間に電気的接続を形成することができる。この場合、コンタクト20、40のうちの一方は、チップの表面において露出するチップコンタクトとすることができ、コンタクト20、40のうちの他方は基板の表面において露出する基板コンタクトとすることができる。図2Bにおいて更に示されるように、第2のワイヤボンドの第2の端部53Bは、51Bにおいて第1のボンドワイヤと接合され、第2のボンドワイヤはコンタクト40と接触していない。図2Cは、そのような実施形態図2Bの変形形態を示している。この実施形態において、第1のボンドワイヤ55が、第1のコンタクト20に接合されるボール端部55Aを有する。第2のボンドワイヤ57のワイヤ端部57Bは、第1のコンタクト20の上方で第1のボンドワイヤのボール端部55Aに冶金学的に接合される。さらに、第2のコンタクト40では、第2のボンドワイヤ57のボール端部57Aが、第1のボンドワイヤ55のワイヤ端部55Bに冶金学的に接合される。必要に応じて、コンタクトのペア間に電流が流れるための並列の電気経路を与えるようにするために、このようにして他のボンドワイヤに冶金学的に接合される更に多くの数のボンドワイヤを用いることができる。図2Dは、ボンドワイヤに代えてボンドリボン41が用いられる電気的接続を示しており、ボンドリボン41は、コンタクトのうちの1つ例えば、コンタクト20に冶金学的に接合される第1の端部43を有する。ボンドワイヤ41は、別のコンタクト40に冶金学的に接合される中央部分45を有し、ボンドリボンの第1の端部43に接合される第2の端部47を有する。ボンドリボンの第1の端部43と第2の端部47との間の接合部は、第1の端部が接合されるコンタクト20に第2の端部47が接触しないようにすることができる。あるいは、1つの変形形態図示せずでは、第2の端部47は、第1の端部43が接合される同じコンタクト20と接触するか、又は直接接合することができる。コンタクトのうちの1つ、例えば、コンタクト20、40のうちの1つは基板コンタクトとすることができ、コンタクト20、40のうちの他方のコンタクトはチップコンタクトとすることができる。代替的には、コンタクト20、40の両方を、基板の表面上に露出する基板コンタクトとすることができるか、又は両方のコンタクト20、40をチップの表面上に露出するチップコンタクトとすることができる。図1に更に示すように、マイクロ電子アセンブリ10は、第1の封止材encapsulant80及び第2の封止材82も含むことができる。第1の封止材80は、電気的接続部70と、誘電体要素30の第1の開口部33とを覆う。第2の封止材82は、電気的接続部70と、誘電体要素30の第2の開口部39とを覆う。マイクロ電子アセンブリ10は、はんだボール81のような複数の接合ユニットを更に含むことができる。はんだボール81は端子36に取り付けられ、それゆえ、素子40、リード線50及び70、並びにコンタクト20及び26のうちの少なくとも幾つかに電気的に相互接続される。図3に示しているように、第1の開口部533と第2の開口部539との間の誘電体要素530の第1の面532に、複数の受動回路素子、すなわち受動素子passive590Aを配置するか又は取り付けることができる。受動素子590Aはコンデンサ、抵抗器、インダクタ等とすることができる。1つ又は複数の受動素子は、誘電体要素上の1つ又は複数の導電性要素と、又は一方若しくは両方のマイクロ電子素子の1つ以上のコンタクト520、526と電気的に相互接続することができる。1つ以上の受動素子は、マイクロ電子素子コンタクト520又は526と、かつ誘電体要素のコンタクト540と電気的に相互接続することができる。それとは別に、又はそれに加えて、誘電体要素530の第2の面534と、第2のマイクロ電子素子514の表面522との間に複数の受動素子590Bを配置することができる。これらの受動素子590Bは、受動素子590Aの場合と同様に、マイクロ電子素子512、514のうちのいずれか1つ若しくは全てに、又は誘電体要素530に電気的に相互接続することができる。特定の実施形態では、受動素子590A又は590Bのうちの少なくとも幾つかはデカップリングコンデンサdecouplingcapacitorであり、一例では、マイクロ電子素子512若しくは514、誘電体要素530又は両方の電源コンタクトに接続することができ、そのコンタクトを通して電源からの電力がマイクロ電子素子に入力される。図4~図6は、図1に示した実施形態の変形形態を示している。この変形形態では、誘電体要素630は複数の開口部を含む。図5は4つの開口部を有する誘電体要素630を示しているが、誘電体要素630は、それよりも多くの又は少ない開口部を含んでいてもよい。図5に示した具体的な実施形態では、誘電体要素630は2つの開口部633a及び633bを含み、それらの開口部は積層型マイクロ電子アセンブリ600の第1の方向662において互いに実質的に位置合わせすることができる。開口部633a及び633bは類似の形状及び寸法を有することができるか、又は異なる寸法若しくは形状を有することができる。例えば、図13に示す開口部633a及び633bはそれぞれ、実質的に長方形の断面と、実質的に類似の寸法とを有する。開口部の形状に関係なく、開口部633a及び633b内で、第1のマイクロ電子素子612のコンタクト620が露出している。誘電体要素630は、開口部639a及び639bを更に有することができ、第2のマイクロ電子素子614のコンタクト626がそれらの開口部内で露出することができる。開口部639a及び639bも互いに実質的に位置合わせすることができる。図5に示した実施形態では、開口部639aは開口部639bよりも大きく、いずれの開口部も実質的に長方形の形状を有する。積層型マイクロ電子アセンブリ600は、複数のトレースを有している。1つの具体的な実施形態では、導電性トレース642aが開口部633aと633bとの間の誘電体要素の面632に沿った方向に延びているものとすることができる。一実施形態では、トレース642aは誘電体要素630の場所636まで延びた長さを有することができ、それらの場所は、トレースの長さの方向において開口部633aの縁664a、664bを越えている。図5に示しているように、誘電体要素630の端子636等の導電性構造をトレース642aによって相互に接続することができる。別のトレース642bを開口部639aと639bとの間に配置することができ、開口部639a及び639bの縁668a、668bを越えた場所まで延びた長さを有することができる。誘電体要素630の端子636等の他の導電性構造をトレース642bによって相互に接続することができる。積層型マイクロ電子アセンブリ600は、信号を送信する複数の導電性要素、例えば、信号リード線を有し、信号リード線はワイヤボンド又は他の適切な構造とすることができる。図4に示す実施形態では、信号リード線652は開口部633aを通って延びており、第1のマイクロ電子素子614のコンタクト620と、開口部633aに隣接する基板コンタクト652とを電気的に接続する。別の信号リード線654が開口部633aを通って延びており、第1のマイクロ電子素子612のコンタクト620と、開口部633aに隣接する基板コンタクト640とを相互接続する。図5に示されるように、別の信号リード線656が、第1のマイクロ電子素子のコンタクト620と、開口部639aに隣接する基板コンタクト640とを電気的に接続する。信号リード線656は開口部639aの幅を越えて延びている。第2のマイクロ電子素子614のコンタクト626に接続される信号リード線672は、開口部633bの幅を越えて延びており、開口部633bの遠方の縁を越えて基板コンタクト640に電気的に接続されている。別の信号リード線674が開口部639aを通って延びており、第2のマイクロ電子素子614のコンタクト626と、開口部639bに隣接する誘電体要素の中央部分内の基板コンタクト640とを相互接続する。同様に、信号リード線676は開口部639aを通って延びており、第2のマイクロ電子素子614のコンタクト626と、開口部639bに隣接する基板コンタクト640とを電気的に接続する。図5及び図6に示すように、積層型マイクロ電子アセンブリ600は、開口部639aの幅を越えて延び、開口部639の両側に配置された2つの基板コンタクト640を相互接続する信号リード線678を更に含むことができる。別の信号リード線679が開口部633a又は633bの幅を越えて延び、そのような開口部633a又は633bの両側に位置する2つの基板コンタクト640を相互接続する。封止材により、全ての信号リード線及び開口部633a、633b、639a及び639bを覆うことができる。図7及び図8は、図1に示した実施形態の変形形態を示している。この変形形態では、積層型マイクロ電子アセンブリ700は、誘電体要素730の第1の面732上に配置された導電性グラウンド及び/又は電源プレーン790すなわち、基準電位に接続するための金属プレーンを有している。あるいは、導電性プレーンconductiveplane790は、誘電体要素730の第2の面734上に配置することもできる。開口部733を通じて延びている1つ以上のワイヤボンド752は、第1のマイクロ電子素子712のコンタクト720をグラウンド及び/又は電源プレーン390と電気的に接続することができる。封止材780が開口部733を覆うことができる。同様に、開口部739を通じて延びている1つ以上のワイヤボンド762は、第2のマイクロ電子素子714のコンタクト726をグラウンド及び/又は電源プレーン790と電気的に接続することができる。封止材782が開口部739を覆うことができる。グラウンド及び/又は電源プレーン790は、誘電体要素730の2つの開口部733と739との間に配置することができる。プレーン790の少なくとも一部は、封止材780及び782にまで延びていてもよい。一実施形態では、導電性グラウンド及び/又は電源プレーン790は、図8に示すようなモノリシック構造とすることができる。マイクロ電子アセンブリ700は、導電性プレーン790に電気的に接続された受動素子792を更に有していてもよい。詳細には、受動素子792は、導電性プレーン790に取り付けられる電極を有することができる。受動素子792は、1つ以上のコンデンサ、抵抗器、インダクタ等とすることができる。例えば、受動素子792は、一定の出力電圧を実効的に保持するための1つ以上のデカップリングコンデンサとすることができる。1つの具体的な実施形態では、デカップリングコンデンサは、導電性プレーン790に取り付けられる電極と、導電性プレーンから離れて露出した電極とを有することができる。デカップリングコンデンサは、電気エネルギーを蓄積することができ、突然電圧が降下した場合には、一定の出力電圧を保持するために必要な電流にエネルギーを与えることができる。マイクロ電子アセンブリ700は、それに加えて、又はその代わりに、一方の電極が導電性プレーン790に接続され、別の電極が基板上の導電性パッド795に接続された受動素子793を有していてもよい。トレース797が、パッド795から延びて、端子740に接続されることができる。例えば、端子740は、導電性プレーンがグラウンドに接続されるグラウンドプレーンとして用いられる際に、電源に接続するために用いることができる。あるいは、パッド795又はトレース797は、別の金属層へのビアに、又は導電性プレーンが配置された面732から離れた誘電体要素の面上の導電性機構に接続されることができる。図9に示すように、グラウンド及び/又は電源プレーン790は、誘電体材料830の面に沿って間隔を置いた2つ以上の別々のプレーン部分とすることができる。電源プレーン部分又はグラウンドプレーン部分のうちの1つ以上が、図9において上述したように、第1のマイクロ電子素子又は第2のマイクロ電子素子の1つ以上のコンタクトと、誘電体材料上の1つ以上のコンタクトとを相互接続するために露出することができる。図9に示した実施形態では、グラウンド及び/又は電源プレーン790は、2つの別々の部分790A及び790Bを有している。部分790A及び790Bのうちの一方を電源プレーン部分とすることができ、他方をグラウンドプレーン部分とすることができる。別の例では、両方の部分790A、790Bが、例えば、同じ又は異なる電圧にある2つ以上の電源入力と接続するための電源プレーン部分とすることができる。別の例では、両方の部分790A及び790Bをグラウンドプレーン部分とすることができる。図9に更に示しているように、二重ワイヤボンド752A及び752Bが、第1のマイクロ電子素子712又は第2のマイクロ電子素子714のコンタクト720と、グラウンド及び/又は電源プレーン790との間を接続することができる。二重ワイヤボンドは、図2A~図2Dを参照して説明したように構成することができる。ワイヤボンド752A及び752Bは、グラウンド及び/又は電源プレーン790の異なった場所において接続することができる。あるいは、ワイヤボンド751A及び751Bは、グラウンド及び/又は電源プレーン790の単一の場所において接続することができる。図10及び図11は、図7及び図8に示した実施形態の変形形態を示している。この変形形態では、積層型マイクロ電子アセンブリ800は、誘電体要素830上の中央に位置する導電性グラウンド及び/又は電源プレーン890すなわち、電位プレーンを有している。グラウンド及び/又は電源プレーン890は、具体的には、誘電体要素830の第1の面832に取り付けられている。グラウンド及び/又は電源プレーン890の中央部分892が、誘電体要素830の開口部833と839との間に配置されている。グラウンド及び/又は電源プレーン890は、中央部分892に隣接する第1の端部894及び第2の端部896をも有している。グラウンド及び/又は電源プレーンの第1の端部894及び第2の端部896は、開口部833及び839の境界を越えて延びている。したがって、グラウンド及び/又は電源プレーン890は、開口部833及び839を取り囲むことができる。1つ以上のワイヤボンド852が、グラウンド又は電源プレーン890を、第1のマイクロ電子素子812の1つ以上のコンタクト820へと電気的に接続することができる。同様に、1つ以上のワイヤボンド872が、グラウンド又は電源プレーン890を、第2のマイクロ電子素子814の1つ以上のコンタクト826へと電気的に接続することができる。図11に示しているように、グラウンド又は電源プレーン890をモノリシック構造とすることができる。マイクロ電子アセンブリ800は、1つ以上の受動素子871及び873を有していてもよい。受動素子871は、一方の電極が導電性プレーン890に取り付けられ、別の電極がパッド873に接続されたコンデンサとすることができる。パッドは、図7を参照して既に説明したように更に電気的に接続することができる。受動素子873は、第1のパッド883に電気的に接続された1つの電極と、第2のパッド885に電気的に接続された別の電極とを有することができる。第1のトレース889が、第1のパッド883を導電性プレーン890と導通可能に接続することができる。第2のトレース891が、第2のパッド885を、誘電体要素上の端子と、ワイヤボンド図示せずなどを通してマイクロ電子素子に更に接続されるコンタクトとのいずれか又は両方に接続することができる。グラウンド又は電源プレーンは、図12に示しているように、誘電体要素830の面に沿って互いに間隔を置いて位置する別個のプレーン部分とすることができる。図12に示した実施形態では、グラウンド又は電源プレーン890は、互いに間隔を置いて位置する2つの別個のプレーン部分890A及び890Bを有しており、1つのプレーン部分は電源に接続するための電源プレーンであり、別のプレーン部分は、例えば、それらのプレーン部分とアセンブリに接続されることになる回路パネル図示せずとの間の電気的接続を通してグラウンドに接続するためのグラウンドプレーンである。本実施形態では、受動素子895はコンデンサとすることができる。そのような場合、受動素子895は、コンデンサ電極が電源プレーンとグラウンドプレーンとの間に電気的に接続されるように、プレーン部分890A例えば、電源に取り付けられる電極と、プレーン部分890B例えば、グラウンドに取り付けられる別の電極とを有することができる。上述したマイクロ電子アセンブリを、図13に示しているように、さまざまな電子システムの構築に利用することができる。例えば、本発明の更なる実施形態によるシステム1100は、他の電子コンポーネント1108及び1110とともに、上述したようなマイクロ電子アセンブリ1106を備えている。図示した例では、コンポーネント1108は半導体チップであり、コンポーネント1110はディスプレイスクリーンであるが、他の任意のコンポーネントを使用することもできる。当然ながら、例示を明確にするために図13には2つの追加のコンポーネントしか示していないが、本システムは、任意の数のこうしたコンポーネントを備えることができる。マイクロ電子アセンブリ1106を、上述したアセンブリのうちの任意のものとすることができる。更なる変形例では、任意の数のこのようなマイクロ電子アセンブリを使用することができる。マイクロ電子アセンブリ1106並びにコンポーネント1108及び1110は、破線で概略的に示した共通ハウジング901に設けられ、所望の回路を形成するために必要に応じて互いに電気的に相互接続される。図示した例示的なシステムでは、システムは、フレキシブルプリント回路基板等の回路パネル1102を備えており、この回路パネルは、コンポーネントを互いに相互接続する複数の導体1104を備えており、それらのうちの1つのみを図13に示している。しかし、これは単に例示的なものであり、電気的接続を行うために任意の適切な構造を使用することができる。ハウジング901は、例えば携帯電話又は携帯情報端末において使用可能なタイプの携帯型ハウジングとして示されており、スクリーン1110は、ハウジングの表面において露出している。構造体1106が、撮像チップ等の感光素子を備えている場合には、構造体に光を向けるためにレンズ1111又は他の光学素子をも設けることができる。この場合もまた、図13に示す簡略化したシステムは単に例示的なものであり、デスクトップコンピュータ、ルータ等、固定構造体として一般にみなされるシステムを含む他のシステムを、上述した構造体を用いて製造することができる。図14に示しているように、上記のマイクロ電子アセンブリのいずれかを回路パネル又は回路基板1200に電気的に接続することができる。例えば、マイクロ電子アセンブリ10は、はんだボール81又は銅ピラー等の複数の接合部を含むことができる。はんだボール81は、マイクロ電子アセンブリ10を回路パネル1200に電気的に接続する。図14には、マイクロ電子アセンブリ10を回路パネル1200に接続するはんだボール81のみを示しているが、任意の導電性要素が回路パネル1200とマイクロ電子アセンブリ10とを相互接続できると考えられる。1つ以上の導電性要素又は端子1202が、回路パネル1200の第1の面1204において露出している。回路パネル1200の第1の面1204は、はんだボール81に面している。はんだボール81が端子1202に取り付けられ、それゆえ、回路パネル1200内の回路のうちの少なくとも幾つかに電気的に相互接続される。本発明について、特定の実施形態を参照しながら本明細書にて説明してきたが、これらの実施形態は本発明の原理及び応用形態を例示しているにすぎないことを理解されたい。それゆえ、添付の特許請求の範囲によって定められるような本発明の趣旨及び範囲から逸脱することなく、例示的な実施形態に数多くの変更を加えることができることと、他の構成を考案することができることとを理解されたい。種々の従属請求項及びそれら従属請求項に記載の特徴は、独立請求項において提示されたものとは異なる方法において組み合わせることができることを理解されたい。また、個々の実施形態との関連で説明された特徴は、記述される実施形態のうちの他の実施形態と共用できることも理解されよう。