複数のモジュールを有する論理回路に対する論理シミュレーションを行うとともに、該複数のモジュールのそれぞれに対するコードカバレッジコードの網羅率を取得する論理シミュレータと、前記複数のモジュールのそれぞれに対するコードカバレッジを参照し、コードカバレッジが所定の割合よりも低いモジュールに対して第1のHDLHardwareDescriptionLanguageコードを用いるとともに、それ以外のモジュールに対して該第1のHDLコードに対するモデルよりも抽象度の高いモデルに基づく第2のHDLコードを用いて論理シミュレーションを行うように、前記論理シミュレータに指示するカバレッジアクセラレータと、を備えていることを特徴とする論理回路検証装置。前記カバレッジアクセラレータは、前記複数のモジュールのうちのRTLRegisterTransferLevel回路が更新されたモジュールについては、コードカバレッジに依らず、前記第1のHDLコードを用いて論理シミュレーションを行うように前記論理シミュレータに指示することを特徴とする、請求項1に記載の論理回路検証装置。前記所定の割合は100であることを特徴とする、請求項1または2に記載の論理回路検証装置。複数のモジュールを有する論理回路に対する論理シミュレーションを行う工程と、前記論理シミュレーションの結果から、前記複数のモジュールのそれぞれに対するコードカバレッジコードの網羅率を取得する工程と、コードカバレッジが所定の割合よりも低いモジュールに対して第1のHDLHardwareDescriptionLanguageコードを用いるとともに、それ以外のモジュールに対して該第1のHDLコードに対するモデルよりも抽象度の高いモデルに基づく第2のHDLコードを用いて論理シミュレーションを行う工程と、を含むことを特徴とする論理回路検証方法。前記複数のモジュールのうちRTLRegisterTransferLevel回路が更新されたモジュールが存在するか否かを判定する工程と、RTL回路が更新されたモジュールについては、コードカバレッジに依らず、前記第1のHDLコードを用いて論理シミュレーションを行う工程と、を含むことを特徴とする、請求項4に記載の論理回路検証方法。複数のモジュールを有する論理回路に対する論理シミュレーションを行う処理と、前記論理シミュレーションの結果から、前記複数のモジュールのそれぞれに対するコードカバレッジコード網羅率を取得する処理と、コードカバレッジが所定の割合よりも低いモジュールに対して第1のHDLHardwareDescriptionLanguageコードを用いるとともに、それ以外のモジュールに対して該第1のHDLコードに対するモデルよりも抽象度の高いモデルに基づく第2のHDLコードを用いて論理シミュレーションを行う処理と、をコンピュータに実行させることを特徴とするプログラム。前記複数のモジュールのうちRTLRegisterTransferLevel回路が更新されたモジュールが存在するか否かを判定する処理と、RTL回路が更新されたモジュールについては、コードカバレッジに依らず、前記第1のHDLコードを用いて論理シミュレーションを行う処理と、をコンピュータに実行させることを特徴とする、請求項6に記載のプログラム。以下の分析は、本発明者によってなされたものである。カバレッジリスト、すなわち、論理シミュレーションにおいていずれのモジュールのコードカバレッジを採取するかを設定するリストに含まれる検証項目の数が多くなるに従って、論理シミュレーションの実行に要する時間が長くなる。特許文献1に記載された技術のように、論理シミュレーションにおいて抽象度の高いモデル以下、擬似モデルという。を用いることで、実論理に基づくモデル以下、実モデルという。を用いた場合と比較してシミュレーションの速度を向上させることができる。しかしながら、カバレッジリストに含まれる検証項目を検証する際には、実モデルを使用する必要がある。そこで、論理シミュレーションに基づく論理回路の検証に要する時間を削減することが課題となる。本発明の目的は、かかる課題を解決する論理回路検証装置、論理回路検証方法およびプログラムを提供することにある。本発明の第1の視点に係る論理回路検証装置は、複数のモジュールを有する論理回路に対する論理シミュレーションを行うとともに、該複数のモジュールのそれぞれに対するコードカバレッジコードの網羅率を取得する論理シミュレータと、前記複数のモジュールのそれぞれに対するコードカバレッジを参照し、コードカバレッジが所定の割合よりも低いモジュールに対して第1のHDLコードを用いるとともに、それ以外のモジュールに対して該第1のHDLコードに対するモデルよりも抽象度の高いモデルに基づく第2のHDLコードを用いて論理シミュレーションを行うように、前記論理シミュレータに指示するカバレッジアクセラレータと、を備えている。本発明の第2の視点に係る論理回路検証方法は、複数のモジュールを有する論理回路に対する論理シミュレーションを行う工程と、前記論理シミュレーションの結果から、前記複数のモジュールのそれぞれに対するコードカバレッジコードの網羅率を取得する工程と、コードカバレッジが所定の割合よりも低いモジュールに対して第1のHDLコードを用いるとともに、それ以外のモジュールに対して該第1のHDLコードに対するモデルよりも抽象度の高いモデルに基づく第2のHDLコードを用いて論理シミュレーションを行う工程と、を含む。本発明の第3の視点に係るプログラムは、複数のモジュールを有する論理回路に対する論理シミュレーションを行う処理と、前記論理シミュレーションの結果から、前記複数のモジュールのそれぞれに対するコードカバレッジコードの網羅率を取得する処理と、コードカバレッジが所定の割合よりも低いモジュールに対して第1のHDLコードを用いるとともに、それ以外のモジュールに対して該第1のHDLコードに対するモデルよりも抽象度の高いモデルに基づく第2のHDLコードを用いて論理シミュレーションを行う処理と、をコンピュータに実行させる。本発明に係る論理回路検証装置、論理回路検証方法およびプログラムによると、論理シミュレーションに基づく論理回路の検証に要する時間を削減することができる。はじめに、本発明の概要について説明する。なお、この概要に付記する図面参照符号は、専ら理解を助けるための例示であり、本発明を図示の態様に限定することを意図するものではない。図1を参照すると、本発明に係る論理回路検証装置は、複数のモジュールを有する論理回路に対する論理シミュレーションを行うとともに、該複数のモジュールのそれぞれに対するコードカバレッジコードの網羅率を取得する論理シミュレータ15と、前記複数のモジュールのそれぞれに対するコードカバレッジを参照し、コードカバレッジが所定の割合よりも低いモジュールに対して第1のHDLコードを用いるとともに、それ以外のモジュールに対して第1のHDLコードに対するモデルよりも抽象度の高いモデルに基づく第2のHDLコードを用いて論理シミュレーションを行うように、論理シミュレータ15に指示するカバレッジアクセラレータ17と、を備えている。ここで、所定の割合は、一例として100としてもよい。また、カバレッジアクセラレータ17は、複数のモジュールのうちのRTL回路が更新されたモジュールについては、コードカバレッジに依らず、抽象度が相対的に高い第1のHDLコードを用いて論理シミュレーションを行うように論理シミュレータ15に指示することが好ましい。本発明に係る論理回路検証装置によると、論理シミュレーションに基づく論理回路の検証に要する時間を削減することができる。また、論理回路検証装置は、カバレッジを取得すべき項目の一覧を含むカバレッジリスト14をさらに備え、論理検証に要するTATTurnAroundTimeの短縮を図るようにしてもよい。論理回路検証装置は、具体的には、以下の手順にしたがって論理回路の検証を行なうようにしてもよい。工程1.カバレッジアクセラレータ17は、カバレッジ集計結果16を参照し、網羅率のカバーされたカバレッジ項目をカバレッジリスト14において検証対象から外し、検証速度を向上させる。工程2.また、カバレッジアクセラレータ17は、カバレッジ集計結果16を参照し、網羅率が100となったモジュールすなわち、サブ論理回路に対するHDLコードを、より抽象度の高いモデルに基づくHDLコードと差し替えてモデルを生成するように、モデル構築用設定ファイル11に設定し、論理シミュレーションの速度を向上させる。ここでは、擬似モデルに基づくHDLコードを擬似モデルHDLコードといい、実モデルに基づくHDLコードを実モデルHDLコードという。工程3.モデルの元となるRTL回路に変更が加わった場合には、そのRTL回路に関連するモジュールに対するカバレッジ項目は、工程1の結果として検証対象から外されていても、再度、カバレッジリスト14に追加される。また、この場合には、工程2の結果として擬似モデルHDLコードとされていても、再度、実モデルHDLコードに組み替えられる。工程4.カバレッジアクセラレータ17は、以上の工程1~工程3の処理を自動で行う。なお、検証対象から外された項目も、母数においては存在するものとして計上する。工程5.以上の工程1ないし工程4までの手順を実装したカバレッジアクセラレータ17を、シミュレーションのフローの中に組み込む。これによって、論理シミュレーションの速度を向上させることが可能となる。実施形態実施形態に係る論理回路検証装置について、図面を参照して説明する。図1は、本実施形態の論理回路検証装置の構成を示すブロック図である。図1を参照すると、論理回路検証装置は、モデル構築用設定ファイル11、テストベクトル12、シミュレーションコード13、カバレッジリスト14、論理シミュレータ15、カバレッジ集計結果16、および、カバレッジアクセラレータ17を備えている。モデル構築用設定ファイル11には、シミュレーションコード13を構築する際に、どのモジュールに対して簡易的な抽象度の高いモデル擬似モデルを使用するかが記載されている。一例として、モジュールAに対して擬似モデルHDLコードを使用し、モジュールBに対して実モデルHDLコードを使用するように、モデル構築用設定ファイル11に設定されている場合を考える。この場合には、図2を参照すると、モジュールAに対して擬似モデルHDLコードを使用し、モジュールBに対して実モデルHDLコードを使用したシミュレーションコード13が生成される。テストベクトル12は、このようにして生成されたシミュレーションコード13を検証するためのデータである。カバレッジリスト14は、シミュレーション中に、各モジュールのどのカバレッジ項目に対するカバレッジを採取すべきかが記載されている。論理シミュレータ15は、テストベクトル12、シミュレーションコード13およびカバレッジリスト14を使用して、論理シミュレーションを行い、シミュレーションの結果として、カバレッジ集計結果16を出力する。カバレッジアクセラレータ17は、カバレッジ集計結果16を使用して、モデル構築用設定ファイル11およびカバレッジリスト14を生成する。以下では、カバレッジアクセラレータ17の動作について、図面を参照して説明する。図3は、カバレッジアクセラレータ17がモデル構築用設定ファイル11およびカバレッジリスト14を生成する動作を示すフローチャートである。論理回路がモジュールAおよびモジュールBを含み、モジュールAに対するRTL回路およびモジュールBに対するRTL回路が存在する場合には、カバレッジアクセラレータ17は、これらのRTL回路に更新があったか否かを調べ、更新があったモジュールに対してステップS1のYES、シミュレーションコード13を生成する際、実モデルHDLコードすなわち、相対的に抽象度の低いモデルに基づくHDLコードを使用するように、モデル構築用設定ファイル11に設定するステップS2。さらに、更新された部分をカバレッジ監視対象とするために、更新部分をカバレッジ項目としてカバレッジリスト14に追加するステップS3。次に、カバレッジアクセラレータ17は、各モジュールのカバレッジ集計結果16を参照して、カバレッジが100であるモジュールに対してステップS4のYES、擬似モデルHDLコードすなわち、相対的に抽象度の高いモデルに基づくHDLコードを使用するようにモデル構築用設定ファイル11に設定しステップS5、当該モジュールに対するカバレッジ項目をカバレッジリスト14から削除するステップS6。一方、カバレッジアクセラレータ17は、対象モジュールのカバレッジが100でないモジュールに対してステップS4のNO、モジュール内のカバレッジ項目のうちのカバーされた項目をカバレッジリスト14から削除するステップS7。本実施形態に係る論理検証装置によると、以下の効果がもたらされる。論理シミュレーションに使用するモデルの抽象度を上げることで、論理シミュレーションの速度を向上させ、TATを短縮することができる。また、論理シミュレーション時に監視すべきカバレッジ対象を必要最小限とすることで、論理シミュレーション速度を向上させ、TATを短縮することができる。また、本実施形態の論理検証装置は、一例として、コンピュータを用いて実現することができる。図4は、論理回路検証装置を、コンピュータによって実現する場合におけるコンピュータのハードウェア構成を示すブロック図である。図4を参照すると、コンピュータ70は、CPUCentralProcessingUnit71、メモリ72、ハードディスク73、入力装置74、及び出力装置75を備えている。これらの各部は、バスラインに接続されていてもよい。入力装置74は、マウス及びキーボードを含んでいてもよい。出力装置75は、ディスプレイを有していてもよい。ハードディスク73は、モデル構築用設定ファイル11、テストベクトル12、シミュレーションコード13、カバレッジリスト14およびカバレッジ集計結果16を記憶するようにしてもよい。CPU71は、論理回路検証装置の論理シミュレータ15およびカバレッジアクセラレータ17における処理を実行する。なお、上記の特許文献等の先行技術文献の各開示を、本書に引用をもって繰り込むものとする。本発明の全開示請求の範囲を含むの枠内において、さらにその基本的技術思想に基づいて、実施形態の変更調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。