被試験デバイスを試験する試験装置であって、前記被試験デバイスの電源端子に供給すべき電力信号を生成するメイン電源と、前記メイン電源の出力端子と前記被試験デバイスの前記電源端子の間に設けられ、その電気的特性が可変に構成された可変電源経路部と、前記可変電源経路部の前記電気的特性を制御する制御部と、を備えることを特徴とする試験装置。それぞれが、前記被試験デバイスの複数の入出力端子の対応するひとつに割り当てられる、複数のドライバと、それぞれが前記複数のドライバの対応するひとつに割り当てられた複数のインタフェース回路であって、それぞれが入力されたパターン信号を整形して対応するドライバへと出力する、複数のインタフェース回路と、1前記被試験デバイスの入出力端子に割り当てられた前記ドライバが出力すべき試験信号を記述するテストパターンを、そのドライバに対応する前記インタフェース回路に対して出力するパターン発生器と、をさらに備えることを特徴とする請求項1に記載の試験装置。前記制御部は、前記被試験デバイスの電源端子の電圧波形が、目標とする電源電圧波形に近づくように、前記可変電源経路部の電気的特性を設定することを特徴とする請求項1または2に記載の試験装置。前記制御部は、前記目標とする電源電圧波形と、前記被試験デバイスの回路情報と、前記メイン電源の情報にもとづき、前記可変電源経路部に設定すべき電気的特性を演算により導出する特性算出部を含むことを特徴とする請求項3に記載の試験装置。前記制御部は、前記被試験デバイスの回路情報と、エミュレートの目標となる電源環境の情報にもとづき、前記目標とする電源電圧波形を導出する目標波形演算部を含むことを特徴とする請求項3または4に記載の試験装置。前記制御部は、前記電源端子に発生する電源電圧を測定する電圧測定部と、測定された前記電源電圧の波形が、前記目標とする電源電圧波形に近づくように、前記可変電源経路部の前記電気的特性を設定するフィードバック制御部と、を含むことを特徴とする請求項3に記載の試験装置。前記フィードバック制御部は、前記電圧測定部が測定した電源電圧の波形から、現在の可変電源経路部の電気的特性を算出し、前記可変電源経路部の電気的特性の設定値と、算出された実際の可変電源経路部の電気的特性の差分に応じて、前記可変電源経路部の電気的特性をフィードバックにより調整することを特徴とする請求項6に記載の試験装置。前記フィードバック制御部は、前記可変電源経路部の制御可能なパラメータをスイープし、測定された前記電源電圧の波形が目標とする電源電圧波形に最も近くなる値を検出することを特徴とする請求項6に記載の試験装置。制御信号に応じて制御されるスイッチ素子を含み、前記スイッチ素子がオンした状態において補償パルス電流を生成し、前記補償パルス電流を前記メイン電源とは別経路から前記電源端子に注入し、または前記メイン電源から前記被試験デバイスへと流れる電源電流から、前記補償パルス電流を前記被試験デバイスとは別経路に引きこむ電源補償回路をさらに備え、前記複数のドライバの少なくともひとつは、前記スイッチ素子に割り当てられ、前記パターン発生器は、2前記スイッチ素子に割り当てられた前記ドライバが出力すべき前記スイッチ素子に対する前記制御信号を記述する制御パターンであって、前記テストパターンに応じてあらかじめ定められた制御パターンを、そのドライバに対応する前記インタフェース回路に対して出力するように構成されることを特徴とする請求項2に記載の試験装置。前記可変電源経路部は、可変抵抗、可変インダクタンス、可変キャパシタンス、可変伝送ラインの少なくともひとつを含むことを特徴とする請求項1から8のいずれかに記載の試験装置。前記可変電源経路部は、可変抵抗、可変インダクタンス、可変キャパシタンス、可変伝送ラインの少なくともふたつが、直列および/または並列に接続されて構成されるネットワーク回路を含むことを特徴とする請求項1から8のいずれかに記載の試験装置。特許文献1に開示される技術では、DUTに印加するテストパターンを読み取ってから電源電圧を補償するため、急峻な電源電圧に追従できず、試験パターンに対して電源電圧補償の遅れが生ずる可能性がある。また電源補償回路が電源回路の一部として構成されるため、電源回路とDUTの間のインピーダンスにより制限された周波数帯域でしか補償することができない。また、補償する電源変動の可変量、分解能に応じた多ビットのD/Aコンバータが必要となる。本発明はこうした課題に鑑みてなされたものであり、その目的のひとつは、電源電圧変動を制御可能な試験装置の提供にある。本発明のある態様は、被試験デバイスを試験する試験装置に関する。試験装置は、被試験デバイスの電源端子に供給すべき電力信号を生成するメイン電源と、メイン電源の出力端子と被試験デバイスの電源端子の間に設けられ、その電気的特性が可変に構成された可変電源経路部と、可変電源経路部の電気的特性を制御する制御部と、を備える。この態様によると、メイン電源から被試験デバイスの電源端子に至る電力信号の電源経路の電気的特性を変化させることにより、メイン電源の特性を変化させることなく、電源環境を変化させることができ、電源電圧変動を制御できる。本明細書において、電源環境とは、電源信号を生成し、それを被試験デバイスに供給する環境を意味し、具体的には、電源および電源ライン、バイパスコンデンサ、後述する電源補償回路等を含んだ回路を意味する。また電源環境の特性あるいは電源環境特性とは、電源環境全体としての特性を意味し、電源および電源補償回路の特性を意味する電源特性とは区別される。ある態様の試験装置は、複数のドライバ、複数のインタフェース回路、パターン発生器をさらに備えてもよい。複数のドライバはそれぞれ、被試験デバイスの複数の入出力端子の対応するひとつに割り当てられる。複数のインタフェース回路はそれぞれ、複数のドライバの対応するひとつに割り当てられ、それぞれが入力されたパターン信号を整形して対応するドライバへと出力する。パターン発生器は、1被試験デバイスの入出力端子に割り当てられたドライバが出力すべき試験信号を記述するテストパターンを、そのドライバに対応するインタフェース回路に対して出力する。制御部は、被試験デバイスの電源端子の電圧波形が、目標とする電源電圧波形に近づくように、可変電源経路部の電気的特性を設定してもよい。制御部は、目標とする電源電圧波形と、被試験デバイスの回路情報と、メイン電源の情報にもとづき、可変電源経路部の電気的特性を演算により導出する特性算出部を含んでもよい。制御部は、被試験デバイスの回路情報と、エミュレートの目標となる電源環境の情報にもとづき、目標とする電源電圧波形を導出する目標波形演算部を含んでもよい。被試験デバイスの回路情報から、テストパターンに対する被試験デバイスの動作電流の応答特性が計算することができる。したがって、実使用状態における電源環境実電源環境の特性目標電源環境特性が既知であれば、実電源環境における電源電圧の波形目標電圧波形は演算処理により推定できる。制御部は、電源端子に発生する電源電圧を測定する電圧測定部と、測定された電源電圧の波形が、目標とする電源電圧波形に近づくように、可変電源経路部の電気的特性を設定するフィードバック制御部と、を含んでもよい。フィードバック制御部は、電圧測定部が測定した電源電圧の波形から、現在の可変電源経路部の電気的特性を算出し、可変電源経路部の電気的特性の設定値と、算出された実際の可変電源経路部の電気的特性の差分に応じて、可変電源経路部の電気的特性をフィードバックにより調整してもよい。フィードバック制御部は、可変電源経路部の制御可能なパラメータをスイープし、測定された電源電圧の波形が目標とする電源電圧波形に最も近くなる値を検出してもよい。ある態様の試験装置は、電源補償回路をさらに備える。電源補償回路は、制御信号に応じて制御されるスイッチ素子を含み、スイッチ素子がオンした状態において補償パルス電流を生成し、補償パルス電流をメイン電源とは別経路から電源端子に注入し、またはメイン電源から被試験デバイスへと流れる電源電流から、補償パルス電流を被試験デバイスとは別経路に引きこむ。複数のドライバの少なくともひとつは、スイッチ素子に割り当てられ、パターン発生器は、2スイッチ素子に割り当てられたドライバが出力すべきスイッチ素子に対する制御信号を記述する制御パターンであって、テストパターンに応じてあらかじめ定められた制御パターンを、そのドライバに対応するインタフェース回路に対して出力するように構成されてもよい。テストパターンが既知であるとき、そのテストパターンが供給された被試験デバイスの内部回路の動作率は推定可能であるため、被試験デバイスの動作電流の時間波形は予測することができる。そして、予測される動作電流に応じて制御パターンを規定することにより、メイン電源では追従しきれない成分を補償パルス電流によって補うことができ、あるいはメイン電源で追従できない成分を意図的に補償パルス電流により注入することができる。その結果、電源端子の電源電圧を一定に保つことができ、あるいは故意に電源電圧変動を引き起こすことにより、任意の電源環境をエミュレートすることができる。可変電源経路部は、可変抵抗、可変インダクタンス、可変キャパシタンス、可変伝送ラインの少なくともひとつを含んでもよい。可変電源経路部は、可変抵抗、可変インダクタンス、可変キャパシタンス、可変伝送ラインの少なくともふたつが、直列および/または並列に接続されて構成されるネットワーク回路を含んでもよい。なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置などの間で相互に置換したものもまた、本発明の態様として有効である。本発明のある態様によれば、電源電圧変動を制御できる。以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。本明細書において、部材Aが、部材Bと接続された状態とは、部材Aと部材Bが物理的に直接的に接続される場合や、部材Aと部材Bが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。同様に、部材Cが、部材Aと部材Bの間に設けられた状態とは、部材Aと部材C、あるいは部材Bと部材Cが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。図1は、実施の形態に係る試験装置2の構成を示す回路図である。図1には試験装置2に加えて、試験対象の半導体デバイス以下、DUTと称す1が示される。DUT1は、複数のピンを備え、その中の少なくともひとつが電源電圧VDDを受けるための電源端子P1であり、別の少なくともひとつが接地端子P2である。複数の入出力I/O端子P3は、外部からのデータを受け、あるいは外部にデータを出力するために設けられており、試験時においては、試験装置2から出力される試験信号テストパターンSTESTを受け、あるいは試験信号STESTに応じたデータを試験装置2に対して出力する。図1には、試験装置2の構成のうち、DUT1に対して試験信号を与える構成が示されており、DUT1からの信号を評価するための構成は省略されている。試験装置2は、メイン電源10、パターン発生器PG、複数のタイミング発生器TGおよび波形整形器FC、複数のドライバDR、電源補償回路12、可変電源経路部30、制御部32を備える。試験装置2は複数n個のチャンネルCH1~CHnを備えており、その中のいくつかCH1~CH4がDUT1の複数のI/O端子P3に割り当てられる。図1では、n=6の場合が示されるが、実際の試験装置2のチャンネル数は、数百~数千のオーダーである。メイン電源10は、DUT1の電源端子P1に供給すべき電源信号を生成する。電源信号は、直流電圧もしくは直流電流であり、メイン電源10は、直流電圧源もしくは直流電流源で構成されうる。図1のメイン電源10は直流電圧源であり、電源信号として直流の電源電圧VDDを生成する。電源端子P1には、DUT1の直近に大容量の平滑化用キャパシタバイパスコンデンサCsが接続される。たとえばメイン電源10は、リニアレギュレータやスイッチングレギュレータなどで構成され、電源端子P1に供給される電源電圧VDDが目標値と一致するように、メイン電源10の出力端子P4の電圧VOUTをフィードバック制御する。あるいは、メイン電源10は、電源電圧VDDが目標値と一致するように値が調節されるデジタル制御値を生成するデジタル信号処理回路と、デジタル制御値をデジタル/アナログ変換することにより電圧VOUTを生成するD/Aコンバータを含んでもよい。メイン電源10は、DUT1に対する電源電圧の他、試験装置2内部のその他のブロックに対する電源電圧も生成する。メイン電源10からDUT1の電源端子P1への出力電流を、電源電流IDDと称する。メイン電源10は、有限の応答速度を有する電圧電流源であるため、その負荷電流、つまりDUT1の動作電流IOPの急峻な変化に追従できない場合がある。たとえば動作電流IOPがステップ状に変化するとき、電源電圧VDDはオーバーシュート、あるいはアンダーシュートしたり、その後のリンギングをともなったりする。電源電圧VDDの変動は、DUT1の正確な試験を妨げる。なぜならDUT1にエラーが検出されたとき、それがDUT1の製造不良によるものなのか、電源電圧VDDの変動によるものなのかを区別することができないからである。電源補償回路12は、メイン電源10の応答速度を補うために設けられる。DUT1の設計者は、ある既知の試験信号STESTテストパターンSPTNが供給された状態において、DUT1の内部回路の動作率などの時間推移を推定可能であるから、DUT1の動作電流IOPの時間波形を正確に予測することができる。ここでの予測とは、コンピュータシミュレーションを用いた計算や、同じ構成を有するデバイスを対象とした実測などが含まれ、特にその手法は限定されない。一方、メイン電源10の応答速度利得、フィードバック帯域が既知であれば、予測される動作電流IOPに応答してメイン電源10が生成する電源電流IDDもまた予測することができる。そうすると、予測される動作電流IOPと電源電流IDDの差分を、電源補償回路12によって補うことにより、電源電圧VDDを安定化することができる。電源補償回路12は、補助電源12a、ソーススイッチ12b、シンクスイッチ12cを備える。ソーススイッチ12b、シンクスイッチ12cはそれぞれ、たとえばMOSFETMetalOxideSemiconductorFieldEffectTransistorを利用したスイッチであり、それぞれが制御信号SCNT1、SCNT2に応じて制御される。補助電源12aは、電源電圧VDDより高い電圧を生成する電圧源であってもよいし、あるいは電源端子P1に流れ込む電流を生成する電流源であってもよい。ソーススイッチ12bは、補助電源12aの出力端子とDUT1の電源端子P1の間に設けられる。ソーススイッチ12bが制御信号SCNT1に応じてオンすると、補償パルス電流ソースパルス電流ともいうIsが生成される。電源補償回路12は、ソースパルス電流ISRCをメイン電源10とは別経路から電源端子P1に注入する。シンクスイッチ12cは、別の固定電圧端子たとえば接地端子とDUT1の電源端子P1の間に設けられる。シンクスイッチ12cが制御信号SCNT2に応じてオンすると、補償パルス電流ISINKシンクパルス電流ともいうが生成される。電源補償回路12は、電源端子P1に流れ込む電源電流IDDから、シンクパルス電流ISINKを、DUT1とは別経路に引きこむ。DUT1の電源端子P1に流れ込む電流を、動作電流をIOPとすると、電流保存則から、式1が成り立つ。IOP=IDDISRC-ISINK...1ドライバDR1~DR6のうち、ドライバDR6は、ソーススイッチ12bに割り当てられ、ドライバDR5はシンクスイッチ12cに割り当てられる。別の少なくともひとつのドライバDR1~DR4は、それぞれ、DUT1の少なくともひとつのI/O端子P3に割り当てられる。波形整形器FCおよびタイミング発生器TGをインタフェース回路4と総称する。複数の41~46は、チャンネルCH1~CH6ごと、言い換えればドライバDR1~DR6ごとに設けられる。i番目1≦i≦6のインタフェース回路4iは、入力されたパターン信号SPTNiをドライバDRに適した信号形式に整形し、対応するドライバDRiへと出力する。パターン発生器PGは、テストプログラムにもとづき、インタフェース回路41~46に対するパターン信号SPTN1~SPTN6を生成する。具体的にパターン発生器PGは、DUT1のI/O端子P3に割り当てられたドライバDR1~DR4に対しては、各ドライバDRiが生成すべき試験信号STESTiを記述するテストパターンSPTN1~SPTN4を、そのドライバDRiに対応するインタフェース回路4iに対して出力する。テストパターンSPTNiは、試験信号STESTiの各サイクルユニットインターバルにおけるレベルを示すデータと、信号レベルが遷移するタイミングを記述するデータを含む。またパターン発生器PGは、ソーススイッチ12b、シンクスイッチ12cに割り当てられたドライバDR6、DR5が出力すべき制御信号SCNT1、SCNT2を記述する制御パターンSPTN6、SPTN5を生成し、対応するインタフェース回路46、45に出力する。制御パターンSPTN6、SPTN5はそれぞれ、各サイクルにおけるソーススイッチ12b、シンクスイッチ12cのオン、オフ状態を指定するデータと、オンオフを切りかえるタイミングを記述するデータを含む。制御パターンSPTN5、SPTN6は、試験信号STESTが供給された状態において電源端子P1の電源電圧VDDが一定となるようにテストパターンSPTN1~SPTN4に応じて定められている。上述のように、テストパターンSPTN1~SPTN4が既知であれば、DUT1の動作電流IOPの時間波形が予測でき、電源電圧VDDを一定に保つために発生すべき補償電流ICMP1、ICMP2の時間波形を計算することができる。予測される動作電流IOPが電源電流IDDより大きい場合、電源補償回路12はソース補償電流ICMP1を発生して不足する電流を補う。ソース補償電流ICMP1に必要な電流波形は予測可能であるから、それが適切に得られるようにソーススイッチ12bを制御する。たとえばソーススイッチ12bを、パルス幅変調によって制御してもよい。あるいはパルス振幅変調、ΔΣ変調、パルス密度変調、パルス周波数変調などを利用してもよい。図2は、動作電流IOP、電源電流IDD、ソース補償電流ICMP1およびパルス幅変調されたソースパルス電流ISRCの一例を示す波形図である。ある試験信号STESTが供給されたDUT1の動作電流IOPがステップ状に増加したとする。これに応答して、メイン電源10から電源電流IDDが供給されるが、それは応答速度の制限から、理想的なステップ波形とはならず、DUT1に供給すべき電流が不足する。その結果、補償電流ICMP1を供給しなければ、電源電圧VDDは破線iで示すように低下する。電源補償回路12は、動作電流IOPと電源電流IDDの差分に対応するソース補償電流ICMP1を生成する。ソース補償電流ICMP1は、制御信号SCNT1に応じて生成されるソースパルス電流ISRCの畳み込みで与えられる。ソース補償電流ICMP1は、動作電流IOPの変化直後に最大量必要であり、その後、徐々に低下させる必要がある。そこで、ソーススイッチ12bのオン時間デューティ比を、時間とともに低下させることにより、必要なソース補償電流ICMP1を生成できる。試験装置2のすべてのチャンネルがテストレートに応じて同期動作する場合、制御信号SCNT1の周期は、DUT1に供給されるデータの周期ユニットインターバル、もしくはその整数倍、あるいは整数分の1に相当する。たとえばユニットインターバルが4nsのシステムにおいて、制御信号SCNT1の周期が4nsであれば、制御信号SCNT1に含まれる各パルスのオン期間TONが、0~4nsの間で調節されうる。メイン電源10の応答速度は数百ns~数μsのオーダーであるため、補償電流ICMP1の波形は、制御信号SCNT1に含まれる数百個のパルスによって制御できる。当業者であれば、ソース補償電流ICMP1の波形から、それを生成するために必要な制御信号SCNT1を導出する方法については理解できるため、説明を省略する。反対に動作電流IOPが電源電流IDDより小さい場合、電源補償回路12はシンク補償電流ICMP2が得られるように、シンクパルス電流ISINKを発生して、過剰な電流を引き抜く。電源補償回路12を設けることにより、メイン電源10の応答速度の不足を補い、図2に実線で示すように、電源電圧VDDを一定に保つことができる。可変電源経路部30は、メイン電源10の出力端子P4からDUT1の電源端子P1に至る電力信号VDDの経路上に設けられる。可変電源経路部30の電気的特性は、可変に構成される。調節可能な電気的特性とは、1抵抗2インダクタンス3キャパシタンス4電気長遅延量などが例示される。抵抗、インダクタンス、キャパシタンスは、電力信号の主経路上の直列な成分、主経路に対して並列な成分、あるいは、主経路から接地端子に分岐するシャント成分として存在しうる。メイン電源10には、DUT1の電源端子P1に生ずる電源電圧VDDに応じたフィードバック信号VFBがフィードバックされる。すなわち可変電源経路部30は、メイン電源10のフィードバックループの中に配置されることに着目すべきである。可変電源経路部30は、可変抵抗、可変インダクタンス、可変キャパシタンス、可変伝送ラインを用いて構成しうる。図3a~cは、可変電源経路部30の構成例を示す回路図である。可変電源経路部30は、可変抵抗、可変インダクタンス、可変キャパシタンス、可変伝送ラインをはじめとする可変素子の少なくとも二つを含むネットワーク回路として構成される。可変素子は、直列および/または並列に接続される。図3aの可変電源経路部30において、直列可変抵抗RSRS、直列可変インダクタンスLSRS、可変遅延回路TSRSは、メイン電源10側の入力端子INと、DUT1の電源端子P1側の出力端子OUTを結ぶ主経路を形成するように直列に接続される。シャント可変キャパシタCSHUNTは、主経路から分岐するように設けられる。図3bの可変電源経路部30は、図3aのネットワークに加えて、シャント可変抵抗RSHUNT、並列可変キャパシタCPRLを含む。シャント可変抵抗RSHUNTは、主経路から接地に分岐するように設けられる。並列可変キャパシタCPRLは、主経路の一部あるいは全部に対して並列に設けられる。図3cの可変電源経路部30は、図3aの可変電源経路部30が複数個、直列に接続される。図3bの可変電源経路部30を複数個、直列に設けてもよいし、図3aと図3bの可変電源経路部30を組み合わせて直列に接続してもよい。図4a~gは、可変抵抗、可変インダクタ、可変キャパシタ、可変伝送路の構成例を示す回路図である。図4aの可変抵抗は、抵抗R1、R2、スイッチSW1~SW4を含む。スイッチSW1、SW2は制御信号S20に応じて連動して第1状態φ1、第2状態φ2が切りかえ可能となっており、第1状態φ1において、抵抗R1が、可変抵抗の両端間に挿入され、第2状態φ2において、抵抗R1がバイパスされる。スイッチSW3、SW4は連動しており、制御信号S12に応じて制御される。図4bの可変抵抗では、その両端間にスイッチSW7が設けられ、それと並列な経路に、抵抗R3とスイッチSW5が直列に設けられる。抵抗R4とスイッチSW6も、スイッチSW7と並列な経路に設けられる。図4c、dの可変インダクタは、図4a、bの抵抗R1、R2をインダクタL1、L2に置換したものである。図4e、fの可変キャパシタは、図4a、bの抵抗R1、R2をキャパシタC1、C2に置換したものである。図4gの可変伝送路は、図4aの抵抗R1、R2を伝送路T1、T2に置換したものである。なお、各可変素子において並列、もしくは直列に設けられているスイッチ、抵抗、インダクタ、キャパシタ、伝送路の個数および回路定数は、要求される特性に応じて設計すればよい。図4a~hの可変素子を組み合わせることにより、可変電源経路部30を構成することができる。可変素子の回路定数はデジタル制御可能であり、試験装置にとって好都合である。なお可変素子の構成は限定されず、公知の、あるいは将来利用可能な任意の構成を取りうる。たとえば可変素子は、アナログ制御により回路定数が変更可能であってもよい。図2に戻る。制御部32は、所望の電源環境が得られるように可変電源経路部30の電気的特性を制御する。制御部32は、試験装置2のユーザの設定、あるいはオフラインのコンピュータにより計算された結果にもとづいて、可変電源経路部30の電気的特性を設定するための制御データS10を生成し、可変電源経路部30へと出力する。以上が試験装置2の構成である。可変電源経路部30の電気的特性を変化させることにより、大きく2つの効果を得ることができる。第1の効果は、可変電源経路部30によって、電源ラインの特性を制御できることである。実電源環境におけるDUT1と電源を接続する電源ラインのインピーダンスは、DUT1の用途に応じてさまざまである。図2の試験装置2によれば、可変電源経路部30によって、電源ラインの特性を変化させることができる。たとえばあるDUT1について、低損失の電源ラインを有する電源環境での利用が想定される場合、制御部32は、可変電源経路部30の直列抵抗RSRSの抵抗値を小さく設定する。反対に損失が大きな電源ラインを有する電源環境での利用が想定されるDUT1に対しては、可変電源経路部30の直列抵抗RSRSの抵抗値を大きく設定すればよい。あるいは、DUT1が使用される電源環境において、DUT1が実装されるプリント基板の厚みはさまざまである。電源ラインがプリント基板の表層に形成される場合、電源ラインと、それと隣接するグランド層との距離は、基板の厚みに応じて変化する。これは、電源環境ごとに、電源ラインのシャントキャパシタの容量値が異なることを意味する。そこで可変電源経路部30は、DUT1が使用される電源環境に応じて、シャントキャパシタCSHUNTの容量値を設定してもよい。第2の効果は、可変電源経路部30によって、メイン電源10の応答特性ループゲインを制御できる点である。上述のように可変電源経路部30は、メイン電源10のフィードバックループの中に配置されため、可変電源経路部30の電気的特性は、メイン電源10の応答特性ループゲインに影響する。いま、可変電源経路部30を含む経路のインピーダンスは、メイン電源10の出力電圧VOUTから電源電圧VDDへの伝達関数Hsと把握することができる。したがって、可変電源経路部30の電気的特性、すなわち伝達関数を制御することにより、電源電圧VDDのリンギングの量、あるいは周波数を制御したり、電源電圧VDDのオーバーシュート量、アンダーシュート量を制御したり、電源電圧VDDのセトリング時間を制御することができる。このように試験装置2によれば、第1、第2の効果によって、可変電源経路部30の電気的特性に応じて、メイン電源10および可変電源経路部30が形成する電源環境試験電源環境を変化させることができる。続いて、電源環境のエミュレートについて説明する。一般に、DUT1とともにセットに搭載される電源の性能は、試験装置2のメイン電源10よりも性能が低い。つまりDUT1は、実使用時において、試験環境よりも大きな電源電圧変動にさらされることになる。したがって、試験装置2によるテストをパスしたからといって、実使用環境において正常に動作するとは限らないという問題が生ずる。かかる事情から、DUT1の試験を、その実使用時と同じ電源環境で行いたいという要請がある。上述のように、試験装置2によれば試験電源環境を変化させることができ、それにより、あるテストパターンをDUT1に与えたときの、電源電圧VDDの波形を制御することができる。したがって、試験装置2によれば、電源電圧VDDの波形を、実使用環境における電源電圧の波形に近づけることが可能となる。図5は、制御部32の構成例を示すブロック図である。制御部32は、オフラインのコンピュータであってもよいし、専用に設計されたDSPDigitalSignalProcessorであってもよい。制御部32には、以下のデータが与えられる。S11:DUT1の回路情報を示す回路データSPTN:DUT1に与えられるテストパターンS13:エミュレートの目標となる実使用時の電源環境の特性目標電源環境特性を示すデータ目標環境特性データS15:メイン電源10および電源補償回路12の特性を示すデータ試験電源特性データ制御部32は、これらのデータにもとづき、制御データS10を生成する。制御部32は、目標電圧波形算出部34および特性算出部36を備える。実使用状態における電源環境実電源環境の特性目標電源環境特性が既知であれば、実電源環境における電源電圧VDDの波形目標電圧波形VTGTtは、演算処理により推定できる。目標電圧波形算出部34は、テストパターンSPTN、回路データS11、目標電源環境特性データS13にもとづき、目標電源環境において発生するであろう電源電圧VDDの波形目標電圧波形VTGTtを算出し、目標電圧波形VTGTtを記述する目標電圧波形データS14を生成する。目標電圧波形算出部34は、動作電流算出部38を含んでもよい。ネットリスト、マスクデータをはじめとするDUT1の回路情報を示す回路データS11が与えられると、テストパターンSPTNを与えたときのDUT1の動作電流IOPの時間波形IOPtを計算することができる。動作電流算出部38は、動作電流の時間波形IOPtを算出し、それを記述する動作電流波形データS12を生成する。目標電圧波形算出部34は、動作電流波形データS12が示す動作電流IOPの波形と、目標電源環境特性データS13にもとづき、目標電源環境において発生するであろう電源電圧VDDの時間波形、すなわち目標電圧波形VTGTtを計算する。なお目標電源波形VTGTtは、実使用環境において実測してもよいし、ユーザが作成してもよい。この場合、目標電圧波形算出部34は省略される。試験装置2においてメイン電源10および可変電源経路部30双方の電気的特性が既知であるとき、試験装置2の電源環境試験電源環境における電源電圧VDDの波形試験電源電圧波形VDDtも計算することができる。反対に、電源電圧波形VDDt、すなわち目標電圧波形VTGTtが与えられれば、試験電源環境に必要とされる特性が算出できる。そして試験電源環境に必要な特性と、メイン電源10および電源補償回路12の電気的特性から、目標電圧波形VTGTtを得るために必要な可変電源経路部30の電気的特性を演算により算出できる。特性算出部36は、回路データS11、テストパターンSPTN、目標電圧波形データS14および試験電源特性データS15にもとづき、可変電源経路部30の電気的特性を指示する制御データS10を生成する。特性算出部36は、動作電流算出部38を含んでもよい。この場合、特性算出部36は、動作電流波形データS12と、目標電圧波形データS14、および試験電源特性データS15にもとづき、制御データS10を算出する。図5の制御部32によれば、試験環境における電源電圧波形を、目標電圧波形に近づけることができる。以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセス、それらの組み合わせには、さまざまな変形例が存在しうる。以下、こうした変形例について説明する。図6は、変形例に係る試験装置2aの構成を示す回路図である。図5の制御部32は、フィードバック制御により、静的に、あるいは動的に、可変電源経路部30の電気的特性を制御する。試験装置2aの制御部32aは、電圧測定部40と、フィードバック制御部42を含む。可変電源経路部30の電気的特性を決定するために、キャリブレーション工程が実行される。キャリブレーション工程において、パターン発生器PGは、所定のテストパターンを発生する。このときDUT1の電源端子P1には、所定の初期状態に設定された可変電源経路部30を介して、電源信号VDDが供給される。DUT1には、テストパターンに応じた動作電流IOPが流れる。その結果、電源電圧VDDは変動する。電圧測定部40は、このときの電源電圧VDDの波形を観測する。フィードバック制御部42は、測定された電源電圧VDDの波形VDDtと目標電圧波形VTGTtの差分を算出し、差分がゼロとなるように、すなわちVDDtとVTGTtが一致するように、可変電源経路部30に与えるべき電気的特性を決定する。目標電圧波形VTGTtは、図5の目標電圧波形算出部34により計算してもよい。図5の制御部32と、図6の制御部32aを組み合わせてもよい。たとえば、図5の制御部32によって、可変電源経路部30の初期パラメータを算出し、設定する。続いて、電圧測定部40により、実際の電源電圧波形VDDtを測定する。DUT1、メイン電源10や電源補償回路12、可変電源経路部30が設計通りに動作する場合、電源電圧波形VDDtは、目標電圧波形VTGTtと一致する。しかしながら、現実的には、DUT1、メイン電源10や電源補償回路12、可変電源経路部30のばらつき、温度変動の影響、あるいは波形を演算する際の誤差によって、両者を一致させることが難しい場合がある。この場合、目標電圧波形算出部34は、電源電圧波形VDDtと目標電圧波形VTGTtの差がゼロとなるように、可変電源経路部30の特性をフィードバックにより微調整してもよい。あるいは、図5のフィードバック制御部42は、電圧測定部40が測定した電源電圧VDDtから、実際の可変電源経路部30の電気的特性を算出し、可変電源経路部30の電気的特性の設定値と、実際の可変電源経路部30の電気的特性の差分に応じて、あるいは差分がゼロとなるように、可変電源経路部30の電気的特性をフィードバックにより微調整してもよい。あるいはフィードバック制御部42は、可変電源経路部30に制御可能なパラメータをスイープし、測定された電源電圧波形VDDtが目標電圧波形VTGTtに最も近くなる値を検出してもよい。電源補償回路12によるパルス電流ISRC、ISINKの生成方法には、以下の変形例が存在する。第1の変形例実施の形態では、パルス電流ISRC、ISINKがパルス幅変調される場合を説明したが、本発明はそれに限定されない。たとえばパルス電流ISRC、ISINKはパルス密度変調されてもよい。この場合、パターン発生器PGは、必要な補償電流ICMP1、ICMP2が得られるようにパルス密度変調された制御パターンSPTN5、SPTN6を生成してもよい。第2の変形例あるいはパルス電流ISRC、ISINKは、多値信号に応じてパルス振幅変調されてもよい。たとえばドライバDRが多値ドライバである場合には、制御信号SCNT1、SCNT2のレベルに応じて、パルス電流ISRC、ISINKの振幅が変化する。パターン発生器PGは、必要な補償電流ICMP1、ICMP2が得られるような制御パターンSPTN5、SPTN6を生成する。第3の変形例パルス電流ISRC、ISINKを、パルス振幅変調するために、ソーススイッチ12b、シンクスイッチ12cをそれぞれ、並列に接続された複数のスイッチで構成し、各スイッチごとにドライバDRを割り当て、制御信号SCNTを生成してもよい。この場合、制御信号SCNTに応じて、オンするスイッチの個数を変化させることにより、パルス電流ISRC、ISINKの振幅を制御できる。第4の変形例パルス電流ISRC、ISINKは、ΔΣ変調されてもよい。この場合、パターン発生器PGは、必要な補償電流ICMP1、ICMP2が得られるようにΔΣ変調された制御パターンSPTN5、SPTN6を生成する。第5の変形例パルス電流ISRC、ISINKは、パルス周波数変調されてもよい。この場合、パターン発生器PGは、必要な補償電流ICMP1、ICMP2が得られるようにパルス周波数変調された制御パターンSPTN5、SPTN6を生成する。第6の変形例実施の形態では、ソーススイッチ12bとシンクスイッチ12cを設け、ソース補償電流ICMP1、シンク補償電流ICMP2を生成する構成を説明したが、一方のみを設けてもよい。以上の実施の形態および変形例をまとめると、以下の通りである。すなわち、試験工程において、必要な補償電流ICMPを生成するためには、パルス電流ISRC、ISINKに対して以下の変調のいずれか、あるいはいくつかの組み合わせが施される。iパルス幅変調iiパルス振幅変調iiiパルス密度変調ivΔΣ変調vパルス周波数変調viこれらに類する変調なお実施の形態では、補償電流ICMPによって電源電圧の変動がゼロであるような、つまり出力インピーダンスがゼロの理想電源の環境を実現する場合を説明したが、本発明はそれに限定されない。つまり、意図的な電源電圧変動を引き起こすような補償電流ICMPの波形を計算し、その補償電流波形が得られるように制御パターンを規定しておいてもよい。この場合、制御パターンに応じて任意の電源環境をエミュレートすることが可能となる。実施の形態では、可変電源経路部30を、電源補償回路12と組み合わせることにより、理想的な、あるいは任意の電源環境を実現する構成を説明したが、電源補償回路12を省略してもよい。実施の形態では、メイン電源10に対して、DUT1の電源端子P1の直近の電源電圧VDDがフィードバックされる場合を説明したが、可変電源経路部30よりもメイン電源10側のノードの電圧がフィードバックされてもよい。実施の形態にもとづき本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。