複数の通信方式により通信可能な通信装置であって、各通信方式における通信を制御するために使用される制御データを通信方式毎に格納する第1の格納手段と、前記第1の格納手段よりも高速に前記制御データの読み書きが可能な第2の格納手段と、使用する通信方式の前記制御データを前記第1の格納手段より読み出して前記第2の格納手段に格納するとともに、使用する通信方式を切り替える際に、前記第2の格納手段に格納されている切り替え前の通信方式の前記制御データを、前記第1の格納手段に格納されている切り替え後の通信方式の前記制御データに入れ替える制御手段と、前記第2の格納手段に格納した前記制御データにより制御可能な通信方式で通信を行う通信手段と、を具備する通信装置。前記第1の格納手段は、前記制御データに加えて、複数の通信方式において共用する共通機能データを格納し、前記制御手段は、使用する通信方式の前記共通機能データを前記第1の格納手段より読み出して前記第2の格納手段に格納するとともに、使用する通信方式を切り替える際に、切り替え前後の通信方式で共用する前記共通機能データの入れ替えを行わない請求項1記載の通信装置。前記制御手段は、使用する通信方式を切り替える際に、前記第1の格納手段に格納されている切り替え前の通信方式の前記制御データを、前記第2の格納手段に格納されている切り替え前の通信方式の前記制御データに更新する請求項1記載の通信装置。前記制御手段は、前記切り替え前の通信方式の前記制御データを格納する前記第2の格納手段の格納領域と異なる格納領域に、前記切り替え後の通信方式の前記制御データを格納する請求項1記載の通信装置。複数の通信方式により通信可能な通信装置におけるデータ交換方法であって、各通信方式における通信を制御するために使用される制御データを通信方式毎に格納する第1の格納手段より、使用する通信方式の前記制御データを読み出すステップと、前記第1の格納手段よりも高速に前記制御データの読み書きが可能な第2の格納手段に、前記第1の格納手段から読み出した前記制御データを格納するステップと、使用する通信方式を切り替える際に、前記第2の格納手段に記憶する切り替え前の通信方式の前記制御データを、前記第1の格納手段に記憶する切り替え後の通信方式の前記制御データに入れ替えるステップと、を具備するデータ交換方法。しかしながら、従来の機器においては、内蔵メモリはCPUと同じLSIに搭載されるため、内蔵メモリに格納するプログラムやデータの増加に伴って、LSIの製造コストが増大するという問題がある。また、従来の機器においては、内蔵メモリに格納するプログラムやデータの増加に伴って内蔵メモリの容量が増加し、システム全体の通信速度の低下を招くという問題がある。本発明の目的は、高機能化に伴う製造コストの増大及びシステム全体の通信速度の低下を抑制することができる通信装置及びデータ交換方法を提供することである。本発明の通信装置は、複数の通信方式により通信可能な通信装置であって、各通信方式における通信を制御するために使用される制御データを通信方式毎に格納する第1の格納手段と、前記第1の格納手段よりも高速に前記制御データの読み書きが可能な第2の格納手段と、使用する通信方式の前記制御データを前記第1の格納手段より読み出して前記第2の格納手段に格納するとともに、使用する通信方式を切り替える際に、前記第2の格納手段に格納されている切り替え前の通信方式の前記制御データを、前記第1の格納手段に格納されている切り替え後の通信方式の前記制御データに入れ替える制御手段と、前記第2の格納手段に格納した前記制御データにより制御可能な通信方式で通信を行う通信手段と、を具備する構成を採る。本発明のデータ交換方法は、複数の通信方式により通信可能な通信装置におけるデータ交換方法であって、各通信方式における通信を制御するために使用される制御データを通信方式毎に格納する第1の格納手段より、使用する通信方式の前記制御データを読み出すステップと、前記第1の格納手段よりも高速に前記制御データの読み書きが可能な第2の格納手段に、前記第1の格納手段から読み出した前記制御データを格納するステップと、使用する通信方式を切り替える際に、前記第2の格納手段に記憶する切り替え前の通信方式の前記制御データを、前記第1の格納手段に記憶する切り替え後の通信方式の前記制御データに入れ替えるステップと、を具備するようにした。本発明によれば、高機能化に伴う製造コストの増大及びシステム全体の通信速度の低下を抑制することができる。以下、本発明の実施の形態について、図面を参照して詳細に説明する。実施の形態図1は、本発明の実施の形態に係る通信装置100の構成を示すブロック図である。通信装置100は、例えば携帯電話等の通信端末装置である。なお、図1では、2種類の通信方式通信A及び通信Bに対応する通信装置100について説明する。図1では、LSI150は、通信A制御部103と、通信B制御部104と、CPU105と、内蔵メモリ106と、外部メモリ制御部107とを含む。通信A接続部101は、通信A制御部103の制御に従って、通信Aの通信方式により通信相手と接続して通信を行う。通信B接続部102は、通信B制御部104の制御に従って、通信Bの通信方式により通信相手と接続して通信を行う。通信A制御部103は、CPU105の指示に従って、通信A接続部101の制御を行う。具体的には、通信A制御部103は、内蔵メモリ106に格納されている通信Aのデータまたはプログラムを使用して、通信Aにおける通信を制御する。ここで、通信Aのデータ及びプログラムには、通信Aの制御データ及び通信Aの制御プログラムに加えて、通信Aと通信Bとで共用する共通機能データ及び共通機能プログラムを含む。また、通信Aの制御データは、通信Aによる通信を制御するために使用される。通信B制御部104は、CPU105の指示に従って、通信B接続部102の制御を行う。具体的には、通信B制御部104は、内蔵メモリ106に格納されている通信Bのデータまたはプログラムを使用して、通信Bにおける通信を制御する。ここで、通信Bのデータ及びプログラムには、通信Bの制御データ及び通信Bの制御プログラムに加えて、通信Aと通信Bとで共用する共通機能データ及び共通機能プログラムを含む。また、通信Bの制御データは、通信Bによる通信を制御するために使用される。CPU105は、通信A制御部103に対して、通信A接続部101を制御することを指示する。また、CPU105は、通信B制御部104に対して、通信B接続部102を制御することを指示する。また、CPU105は、外部メモリ制御部107に対して、外部メモリ108へのデータ若しくはプログラムの格納、または外部メモリ108からのデータ若しくはプログラムの読み出しを指示する。具体的には、CPU105は、使用する通信方式のデータまたはプログラムを外部メモリ108から読み出すことを外部メモリ制御部107に指示する。また、CPU105は、使用する通信方式を切り替える際に、切り替え前の通信方式のデータを内蔵メモリ106から読み出して外部メモリ108に格納することを、外部メモリ制御部107に指示する。また、CPU105は、使用する通信方式を切り替える際に、切り替え後の通信方式のデータを外部メモリ108から読み出して内蔵メモリ106へ格納することを、外部メモリ制御部107に指示する。即ち、CPU105は、使用する通信方式を切り替える際に、内蔵メモリ106に格納するデータを入れ替えるとともに、内蔵メモリ106と外部メモリ108との間でデータ交換する制御を行う。内蔵メモリ106は、CPU105に近接するメモリであり、外部メモリ制御部107により外部メモリ108から読み出されたデータまたはプログラムを格納する。また、内蔵メモリ106は、外部メモリ108よりも高速にデータまたはプログラムを読み書きすることができる。外部メモリ制御部107は、CPU105の指示に従って、外部メモリ108に格納されているデータまたはプログラムを外部メモリ108から読み出して内蔵メモリ106に格納する。また、外部メモリ制御部107は、CPU105の指示に従って、内蔵メモリ106に格納されているデータを外部メモリ108に格納する。これにより、外部メモリ108に格納されているデータが更新される。外部メモリ108は、LSI150の外部に接続されたメモリであり、通信A及び通信Bで使用するデータ及びプログラムを通信方式毎に格納する。次に、通信装置100の動作について、図2を用いて説明する。図2は、通信装置100の動作を示すシーケンス図である。CPU105は、ソフトウェア機能として、通信選択制御機能160と、通信アプリケーション170と、内蔵メモリ制御機能180とを有する。従って、図2では、CPU105については、上記の機能毎に動作を説明する。なお、図2において、図1と同一構成である部分には同一の符号を付している。また、図2では、図3に示すような移動通信を想定する。図3は、通信装置100の動作環境を示す図である。図3において、Y1からY2に至る破線、及びY2からY3に至る波線は、通信装置100の移動方向を示している。以下においては、通信装置100が、通信Aの無線領域301から、通信Bの無線領域302に移動しながら、何らかの通信アプリケーションを実施している状況を想定して説明する。図2より、まず、通信装置100が図3に示す通信Aの無線領域301に居る期間は、CPU105の通信アプリケーション170は、通信A接続部101図2において図示省略及び通信A制御部103を介して通信データを受信して動作するステップST201。次に、CPU105は、通信アプリケーション170における通信アプリケーション実行の際にステップST202、内蔵メモリ106を用いて通信制御動作を実行するステップST203。また、CPU105は、通信アプリケーション170における通信アプリケーション実行の際にステップST202、外部メモリ108を用いて、通信制御に関係しないアプリケーション動作を実施するステップST204。なお、通信アプリケーション実行の際における、内蔵メモリ106と外部メモリ108との使い分けについては後述する。また、通信A制御部103は、通信状態通知をCPU105に通知するステップST205。また、通信B制御部104は、通信状態通知をCPU105に通知するステップST206。CPU105は、これらの通知を受けた後、通信選択制御機能160を用いて通信A及び通信Bの電波状態等を把握する。CPU105は、通信装置100が移動を継続して図3に示すY2の位置に到達した際に、通信選択制御機能160を用いて、収集した各種情報から通信路を切り替えるべきとの判断を行うステップST207。次に、CPU105は、これまで使用していた通信A制御部103に対して、通信選択制御機能160を用いて通信停止制御を行うステップST208。これにより、通信A制御部103は、通信データを遮断する。また、CPU105は、通信選択制御機能160を用いて、内蔵メモリ制御機能180に対して、内蔵メモリ106の切り替え要求を通知するステップST209。次に、CPU105は、内蔵メモリ制御機能180を用いて、内蔵メモリ106に格納されている制御データを外部メモリ108に書き戻す処理を行うステップST210。次に、CPU105は、内蔵メモリ制御機能180を用いてデータ転送を行うことにより、内蔵メモリ106の書き換え処理を行うステップST211。なお、この書き換え処理については後述する。また、内蔵メモリ制御機能180は、ステップST211におけるデータ転送が完了した後、内蔵メモリ切り替え完了通知をCPU105に通知するステップST212。また、CPU105は、通信選択制御機能160を用いて、内蔵メモリ切り替え完了通知を受け取る。次に、CPU105は、通信選択制御機能160を用いて、通信B制御部104に対して通信開始制御を行うステップST213。次に、通信B制御部104は、通信B接続部102図2において図示省略を介して通信Bの通信データを受信するステップST214。この動作は、通信装置100が図3の通信Bの無線領域302を移動中に行う。また、CPU105は、通信アプリケーション170を用いて、通信データを受信しながら通信アプリケーションの実行を行うステップST215。この際に、CPU105は、内蔵メモリ106を用いて通信制御動作を実行するステップST216。また、CPU105は、外部メモリ108を用いて、通信制御に関係しないアプリケーション動作を実施するステップST217。次に、通信Aを使用する場合における内蔵メモリ106及び外部メモリ108の使い分けについて、図4を用いて説明する。図4は、通信Aを使用する場合における内蔵メモリ106及び外部メモリ108を使い分ける方法を説明する図である。なお、図4は、図2のステップST202~ステップST204の処理を説明するものである。図4は、CPU105と、内蔵メモリ106と、外部メモリ108とを横並びに記載し、CPU105が定義するアドレスマップを概念的に示したものである。また、図4において、X1からX2に至る波線は、アドレスマップのアドレス進行方向を示す。外部メモリ108には、通信A制御プログラム401と、通信A制御データ402と、共通機能プログラム及びデータ403と、通信B制御プログラム404と、通信B制御データ405と、通信アプリケーションプログラム及びデータ406とが図4に示す順序で格納されている。また、外部メモリ108のプログラム領域は、CPU105が読み出しのみを行う領域である。また、外部メモリ108のデータ領域は、CPU105が読み出し及び書き換えを行う領域である。また、外部メモリ108の共通機能領域は、通信A制御時と通信B制御時とで、共用するプログラム及び共用するデータを格納する領域である。図2のステップST202の通信アプリケーション実行では、外部メモリ108に格納されている通信A制御プログラム401と、通信A制御データ402と、共通機能プログラムデータ403とは使用しない。その代わりに、外部メモリ108から読み出されて内蔵メモリ106に格納された通信A制御プログラム411と、通信A制御データ412と、共通機能プログラムデータ413とが使用される。これは、通信Aでの通信時に内蔵メモリ106を使用することにより、通信Aの高速化を図るためである。また、図2のステップST210の外部メモリ108へのデータ転送では、内蔵メモリ106から外部メモリ108にデータを書き戻す。この際、データを書き戻す方向は、図4において、通信A制御データ412から通信A制御データ402に向かう方向、及び共通機能プログラムデータ413から共通機能プログラムデータ403に向かう方向である。また、この際、プログラムの書き戻しは行わない。次に、通信Bを使用する場合における内蔵メモリ106及び外部メモリ108の使い分けについて、図5を用いて説明する。図5は、通信Bを使用する場合における内蔵メモリ106及び外部メモリ108を使い分ける方法を説明する図である。なお、外部メモリ108に格納されている各種プログラム及びデータは、図4と同一であるので、その説明を省略する。図5は図4と同様に、CPU105が定義するアドレスマップを概念的に示したものである。また、X1からX2に至る波線は、アドレスマップのアドレス進行方向を示す。図5が図4と異なる点は、内蔵メモリ106のアドレスマップ上の配置である。即ち、図5では、内蔵メモリ106は、通信Bに対応するために、共通機能プログラムデータ413と、通信B制御データ424と、通信B制御プログラム425とを格納する。これらは、外部メモリ108に格納される共通機能プログラムデータ403と、通信B制御プログラム404と、通信B制御データ405とを読み出して、それぞれ内蔵メモリ106に格納したものである。この内蔵メモリ106への格納は、図2のステップST211の内蔵メモリ106へのデータ転送により実施される。ただし、共通機能プログラムデータ413は、通信Aと通信Bとで共用可能であるため、使用する通信方式を通信Aから通信Bに切り替える際には、内蔵メモリ106に格納したままの状態であり、入れ替えられない。また、図2のステップST215の通信アプリケーション実行では、外部メモリ108に格納される共通機能プログラムデータ403と、通信B制御プログラム404と、通信B制御データ405とは使用しない。その代わりに、内蔵メモリ106に格納された共通機能プログラムデータ413と、通信B制御データ424と、通信B制御プログラム425とを使用する。これは、通信Aでの通信時と同様に、通信Bでの通信時においても、内蔵メモリ106を使用することにより、通信Bの高速化を図るためである。また、図4と図5とを比較することにより明らかなように、通信Aの制御データ及び制御プログラムを格納する内蔵メモリ106の領域と、通信Bの制御データ及び制御プログラムを格納する内蔵メモリ106の領域とは異なる。このように、本実施の形態では、通信方式の切り替えに応じて、内蔵メモリに格納するプログラム及びデータを入れ替える。これにより、本実施の形態によれば、高機能化に伴う製造コストの増大及びシステム全体の速度低下を抑制することができるとともに、CPUの負荷の低減を図ることができる。なお、本実施の形態において、通信Aと通信Bの2種類の通信方式の間で切り替えを行ったが、本発明はこれに限らず、3種類以上の任意の種類の通信方式の間で切り替えを行うことができる。また、本実施の形態において、CPU、内蔵メモリ及び外部メモリを1つずつ設けたが、本発明はこれに限らず、CPU、内蔵メモリ及び外部メモリの各々を任意の数だけ設けることができる。また、内蔵メモリ及び外部メモリのアドレスについては、本実施の形態以外の割り付け方法も可能である。