第1のレグ及び第2のレグを含む電流ミラー回路であって、前記第1のレグを通ってチャージポンプ出力ノードからグラウンドノードに流れる第1の電流は、前記第2のレグを通って前記グラウンドノードに流れる第2の電流にミラーされ、前記第1の電流はチャージポンプ入力信号によってコントロールされ、前記第2のレグのミラートランジスタのゲートはバイアスノード及び前記第1のレグのミラートランジスタのゲートに結合されている電流ミラー回路と、実質的に構成的に前記第1のレグと同一であるレプリカ回路であって、前記レプリカ回路は前記チャージポンプ入力信号の反転バージョンを受け、前記レプリカ回路のトランジスタのゲートは前記バイアスノードに結合されているレプリカ回路と、を備えた装置。前記レプリカ回路は、レプリカ電流を電源ノードからグラウンドノードに伝導させ、前記レプリカ電流は、前記チャージポンプ入力信号の反転バージョンによってコントロールされる請求項1の装置。前記レプリカ電流は、前記電源ノードから前記レプリカ回路の前記トランジスタ及び前記レプリカ回路の第2のトランジスタを通って前記グラウンドノードに流れ、前記チャージポンプ入力信号の反転バージョンは、前記レプリカ回路の前記第2のトランジスタのゲートに与えられる請求項2の装置。前記レプリカ回路の前記トランジスタのドレインは、グラウンドノード、電源電圧ノード、及び直流DC電圧をキャリーするノードからなるグループから選択されるノードに結合される請求項1の装置。前記第1の電流は、前記チャージポンプ入力信号が第1のロジックレベルを有しているときに流れ、前記第1の電流は、前記チャージポンプ入力信号が第2のロジックレベルを有しているときに流れない請求項1の装置。前記第1のレグは、前記第1のレグの前記ミラートランジスタとスイッチトランジスタとを含み、前記第1の電流は、前記チャージポンプ出力ノードから前記第1のレグの前記ミラートランジスタ及び前記スイッチトランジスタを通って前記グラウンドノードに流れ、前記チャージポンプ入力信号は、前記スイッチトランジスタのゲートに与えられる請求項1の装置。前記第1のレグは、前記第1のレグの前記ミラートランジスタとスイッチトランジスタとを含み、前記第1の電流は、前記チャージポンプ出力ノードから前記第1のレグの前記ミラートランジスタ及び前記スイッチトランジスタを通って前記グラウンドノードに流れ、前記レプリカ回路は、ゲートが前記バイアスノードに結合された前記トランジスタとスイッチトランジスタとを含み、前記チャージポンプ入力信号の反転バージョンは、前記レプリカ回路の前記スイッチトランジスタのゲートに与えられ、前記第1のレグの前記ミラートランジスタとゲートが前記バイアスノードに結合された前記レプリカ回路の前記トランジスタとは、同一の幅寸法を有し且つ同一の長さ寸法を有するNチャネルトランジスタであり、前記第1のレグの前記スイッチトランジスタと前記レプリカ回路の前記スイッチトランジスタとは、同一の幅寸法を有し且つ同一の長さ寸法を有するNチャネルトランジスタである請求項1の装置。第1のレグ及び第2のレグを含む第2の電流ミラー回路であって、前記第1のレグを通って前記電源ノードから前記チャージポンプ出力ノードに流れる第3の電流は、前記電源ノードから前記第2のレグを通って流れる第4の電流にミラーされ、前記第3の電流は第2のチャージポンプ入力信号によってコントロールされ、前記第2の電流ミラー回路の前記第2のレグのミラートランジスタのゲートは、第2のバイアスノード及び前記第2の電流ミラー回路の前記第1のレグのミラートランジスタのゲートに結合されている第2の電流ミラー回路と、実質的に構成的に前記第2の電流ミラー回路の前記第1のレグと同一であり、第2のレプリカ電流を前記電源ノードから前記グラウンドノードに伝導させる第2のレプリカ回路であって、前記第2のレプリカ電流は前記第2のチャージポンプ入力信号の反転バージョンによってコントロールされ、前記第2のレプリカ回路のトランジスタのゲートは前記第2のバイアスノードに結合されている第2のレプリカ回路と、をさらに備えた請求項1の装置。前記チャージポンプ入力信号及び前記チャージポンプ入力信号の反転バージョンは、位相検出器から受け取られる請求項1の装置。チャージポンプ入力信号を電流ミラー回路上に受けることであって、前記電流ミラー回路は第1のレグ及び第2のレグを含み、前記第1のレグを通ってチャージポンプ出力ノードからグラウンドノードに流れる第1の電流は、前記第2のレグを通って前記グラウンドノードに流れる第2の電流にミラーされ、前記第1の電流は前記チャージポンプ入力信号によってコントロールされ、前記第2のレグのミラートランジスタのゲートはバイアスノード及び前記第1のレグのミラートランジスタのゲートに結合されていることと、前記チャージポンプ入力信号の反転バージョンをレプリカ回路上に受けることであって、前記レプリカ回路は、実質的に構成的に前記第1のレグと同一であり、レプリカ電流を電源ノードから前記グラウンドノードに伝導させ、前記レプリカ電流は、前記チャージポンプ入力信号の反転バージョンによってコントロールされ、前記レプリカ回路のトランジスタのゲートは前記バイアスノードに結合されていることと、を備えた方法。前記チャージポンプ入力信号は、前記チャージポンプ入力信号が第1のロジックレベルを有しているときに前記第1の電流の流れをイネーブルにすることによって前記第1の電流をコントロールし、前記チャージポンプ入力信号は、前記チャージポンプ入力信号が第2のロジックレベルを有しているときに前記第1の電流の流れをディセーブルにすることによって前記第1の電流をコントロールする請求項10の方法。前記第1のレグは、前記第1のレグの前記ミラートランジスタとスイッチトランジスタとを含み、前記第1の電流は、前記チャージポンプ出力ノードから前記第1のレグの前記ミラートランジスタ及び前記スイッチトランジスタを通って前記グラウンドノードに流れ、前記チャージポンプ入力信号は、前記スイッチトランジスタのゲート上に受け取られる請求項10の方法。前記レプリカ電流は、前記電源ノードから前記レプリカ回路の前記トランジスタ及び前記レプリカ回路の第2のトランジスタを通って前記グラウンドノードに流れ、前記チャージポンプ入力信号の反転バージョンは、前記レプリカ回路の前記第2のトランジスタのゲート上に受け取られる請求項10の方法。チャージポンプ出力ノードと、第1のチャージポンプ入力信号が第1のロジックレベルを有しているときに、前記チャージポンプ出力ノードから第1の電流ミラー電流を伝導させる第1の電流ミラー回路と、第2のチャージポンプ入力信号が第2のロジックレベルを有しているときに、前記チャージポンプ出力ノードに第2の電流ミラー電流を伝導させる第2の電流ミラー回路と、前記第1の電流ミラー回路の一部分のレプリカである第1のレプリカ回路であって、前記第1のレプリカ回路は、前記第1のチャージポンプ入力信号の反転バージョンが前記第1のロジックレベルを有しているときに第1のレプリカ電流を伝導させ、前記第1のレプリカ回路のトランジスタのゲートは、前記第1の電流ミラー回路の電流ミラーのバイアスノードに結合されている、第1のレプリカ回路と、前記第2の電流ミラー回路の一部分のレプリカである第2のレプリカ回路であって、前記第2のレプリカ回路は、前記第2のチャージポンプ入力信号の反転バージョンが前記第2のロジックレベルを有しているときに第2のレプリカ電流を伝導させ、前記第2のレプリカ回路のトランジスタのゲートは、前記第2の電流ミラー回路の電流ミラーのバイアスノードに結合されている、第2のレプリカ回路と、を備えたチャージポンプ。前記第1のチャージポンプ入力信号は、前記第1のチャージポンプ入力信号が前記第1のロジックレベルを有しているときに前記第1の電流ミラー電流の流れをイネーブルにすることによって前記第1の電流ミラー電流をコントロールし、前記第1のチャージポンプ入力信号は、前記第1のチャージポンプ入力信号が前記第2のロジックレベルを有しているときに前記第1の電流ミラー電流の流れをディセーブルにすることによって前記第1の電流ミラー電流をコントロールする請求項14のチャージポンプ。前記第1のチャージポンプ入力信号、前記第1のチャージポンプ入力信号の反転バージョン、前記第2のチャージポンプ入力信号、及び前記第2のチャージポンプ入力信号の反転バージョンは、位相検出器から受け取られる請求項14のチャージポンプ。チャージポンプ出力ノードと、チャージポンプ入力信号を受ける第1のチャージポンプ入力ノードと、前記チャージポンプ入力信号の反転バージョンを受ける第2のチャージポンプ入力ノードと、バイアスノードを有する電流ミラーであって、前記チャージポンプ入力信号の遷移に応答して前記チャージポンプ出力ノードからグラウンドノードへの電流の流れを始めるように適合され、前記チャージポンプ入力信号の前記遷移と前記バイアスノード上の電圧との間に第1のカップリング効果がある電流ミラーと、前記チャージポンプ入力信号の反転バージョンの遷移と前記バイアスノード上の電圧との間の第2のカップリング効果を誘起することによって、前記電流ミラーの前記バイアスノード上の電圧ディスターバンスを減少させる手段であって、前記第1及び第2のカップリング効果は反対の大きさである手段と、を備えた装置。前記手段は、前記第1及び第2のカップリング効果が実質的に互いにキャンセルされるように前記第2のカップリング効果を誘起する請求項17の装置。前記第1のカップリング効果は、前記第1のチャージポンプ入力ノードと前記バイアスノードとの間のキャパシティブカップリングを含み、前記第2のカップリング効果は、前記第2のチャージポンプ入力ノードと前記バイアスノードとの間のキャパシティブカップリングを含む請求項17の装置。前記装置は、位相検出器から前記チャージポンプ入力信号及び前記チャージポンプ入力信号の反転バージョンを受けるチャージポンプである請求項17の装置。図2は、一視点にしたがったモバイル通信デバイス100の非常に単純化されたハイレベルブロック図である。この例において、モバイル通信デバイス100は、セルラー電話である。セルラー電話は、アンテナ102と、2つの集積回路103及び104とを含んでいるいくつかの他のコンポーネントは図示されていない。集積回路104は、デジタルベースバンド集積回路と呼ばれる。集積回路103は、無線周波数RFトランシーバ集積回路である。RFトランシーバ集積回路103は、送信機と受信機を含むために、トランシーバと呼ばれる。図3は、図2のRFトランシーバ集積回路103のより詳細なブロック図である。受信機は、いわゆる受信チェイン105と、ローカルオシレータLO106とを含んでいる。セルラー電話が受信をしているとき、高周波RF信号107がアンテナ102上に受信される。信号107からのインフォメーションは、デュプレクサ108、マッチングネットワーク109、及び受信チェイン105を通って通過する。信号107は、ロウノイズ増幅器LNA110によって増幅され、ミキサ11によって周波数がダウンコンバートされる。結果としてのダウンコンバートされた信号は、ベースバンドフィルタ112によってフィルタされ、デジタルベースバンド集積回路104へと通過する。デジタルベースバンド集積回路104内のアナログ-デジタルコンバータ113は、信号をデジタル形式に変換し、結果としてのデジタル情報は、デジタルベースバンド集積回路104内のデジタル回路によって処理される。デジタルベースバンド集積回路104は、ローカルオシレータ出力114からミキサ111に供給されるローカルオシレータLO信号の周波数をコントロールすることによって、受信機をチューニングする。セルラー電話が送信をしているとすると、送信されるインフォメーションは、デジタルベースバンド集積回路104内のデジタル-アナログコンバータDAC115によってアナログ形式に変換され、RFトランシーバ集積回路103内の送信チェイン116に供給される。ベースバンドフィルタ117は、デジタル-アナログ変換プロセスに起因するノイズをフィルタする。ローカルオシレータ119のコントロール下のミキサブロック118は、信号を高周波信号にアップコンバートする。ドライバ増幅器120及び外部電力増幅器121は、アンテナ102をドライブするために高周波信号を増幅し、高周波RF信号122がアンテナ102から送信されるようにする。デジタルベースバンド集積回路104は、ローカルオシレータ出力123からミキサ118に供給されるローカルオシレータ信号の周波数をコントロールすることによって、送信機をコントロールする。デジタルベースバンド集積回路104は、デジタルバス124、バスインターフェース125、及びコントロールライン126及び127を通る適切なコントロールインフォメーションを送ることにより、ローカルオシレータ106及び119をコントロールする。図4は、図3のさらに詳細なローカルオシレータ106を示した回路図である。ローカルオシレータ106は、リファレンスクロック信号XOのソース128と、フェイズロックループPLL129とを含んでいる。ソース128は、クリスタルオシレータであるかもしれず、或いはオシレータの一部であるかもしれず、或いはリファレンスクロック信号XOが通信されるコンダクタのようなリファレンスクロック信号XOの他のソースであるかもしれない。ソース128は、位相-周波数検出器PFD138の第1の入力リード144上へリファレンスクロック信号XOを供給する。コンダクタ126を介して受け取られるコントロールインフォメーションは、ループディバイダ136をコントロールするために用いられる。ループディバイダ136は、コンダクタ141上のマルチビットデジタル除数divisor値によって、シングルビットのローカルオシレータ出力信号LOを周波数分割し、結果としての分周されたシングルビットのフィードバック信号DIVOUTを、コンダクタ142及びPFD138の第2の入力リード143に出力する。PLL129は、位相-周波数検出器PFD138、チャージポンプ139、ループフィルタ134、電圧制御発振器VCO135、及びループディバイダ136を含んでいる。PFD138は、リファレンスクロック信号XOを第1の入力リード144に受け、フィードバックDIVOUT信号を第2の入力リード143に受ける。これらの信号から、PFD138は、アップチャージポンプコントロール信号UP及びダウンチャージポンプコントロール信号DNを発生させる。UP及びDN信号は、それぞれ、コンダクタ145及び146を介して、チャージポンプ139に供給される。図5は、PFD138、チャージポンプ139、及びループフィルタ134のさらに詳細を示した回路図である。PFD138は、第1のフリップフロップ147、第2のフリップフロップ148、及びANDゲート149を含んでいる。図5の回路は、用いることのできるPFD回路の一例である。この特定の回路は、ここではインストラクショナルな目的に対して示される。正位相の状態において、PFD138は以下のように働く。もし信号XO及びDIVOUTが最初にハイデジタルロジックレベルであり、もしフリップフロップ147及び148がリセットされ、ロウデジタルロジックレベルを出力しているとすると、ANDゲート149は、ロウデジタルロジックレベルを出力し、フリップフロップ147及び148は、リセットされている状態ではない。もし信号XOがハイデジタルロジックレベルに遷移すると、フリップフロップ147はセットされ、UP信号はハイデジタルロジックレベルにアサートされる。コンディションは、信号DIVOUTがハイに遷移するまで持続する。信号DIVOUTがハイに遷移するとき、フリップフロップ148はセットされ、信号DNはハイにアサートされる。信号DNがハイに遷移するとき、ANDゲート149の入力に供給されるUP及びDN信号はハイである。ANDゲート149は、デジタルロジックハイの値を出力し、それはフリップフロップ147及び148を非同時的にリセットする。信号UP及びDNは、ロウデジタルロジックレベルを有するように素早くディアサートされる。信号DNのロウからハイへの遷移のすぐ後のポイントにおいて、PFD138はリセットコンディションであり、他の立ち上がりエッジコンディションの位相を測定する用意をしている。信号DNがハイにアサートされる時間の量は、ANDゲート149を通してフリップフロップ147及び148が非同時的にリセットされるのに必要とされる時間の量である。信号UPがハイにアサートされる時間の量は、しかしながら、XOの立ち上がりエッジ及びDIVOUTの立ち上がりエッジ間の位相差に依存して変化する。位相差が大きいほど、信号UPがハイにアサートされるのが長い。負位相の状態において、PFD138は以下のように働く。もし信号XO及びDIVOUTが最初にロウデジタルロジックレベルであり、もしフリップフロップ147及び148がリセットされ、ロウデジタルロジックレベルを出力し、もし信号DIVOUTが信号XOよりも前にハイデジタルロジックレベルに遷移すると、フリップフロップ148はセットされる。DN信号は、ハイにアサートされる。コンディションは、信号XOがハイに遷移するまで持続する。信号XOがハイに遷移するとき、フリップフロップ147はセットされ、信号UPはハイにアサートされる。このポイントにおいて、信号UP及びDNはハイである。ANDゲート149は、ハイデジタルロジックレベルを出力し、それはフリップフロップ147及び148を非同時的にリセットする。信号UP及びDNは、ロウデジタルロジックレベルを有するようにディアサートされる。PFD136は、他の立ち上がりエッジコンディションを測定するように用意される。信号UPがハイにアサートされる時間の量は、ANDゲート149を通してフリップフロップ147及び148を非同時的にリセットするのに必要とされる時間の量である。信号DNがハイにアサートされる時間の量は、しかしながら、XOの立ち上がりエッジ及びDIVOUTの立ち上がりエッジ間の位相差に依存して変化する。位相差が大きいほど、DNがハイにアサートされるのが長い。図5のチャージポンプ139の例証は、単純化されたものである。単純化において、チャージポンプ139は、第1のスイッチ152及び第2のスイッチ153を含み、それらは、それぞれ、PFDによって発生したUPB及びDN信号によってコントロールされるすなわち、オン及びオフにスイッチするようにコントロールされる。チャージポンプ139は、第1の電流源158及び第2の電流源159をさらに含んでいる。第1のスイッチ152は、IUP電流の流れをコントロールし、第2のスイッチ153は、IDN電流の流れをコントロールする。PFD138によって発生したUPB信号は、コンダクタ151及びコントロールスイッチ152を介して供給される。PFD138によって発生したDN信号は、コンダクタ146及びコントロールスイッチ153を介して供給される。PFD139はさらに、コンダクタ151を介して信号UPBを、コンダクタ150を介して信号DNBを、チャージポンプ130に供給する。信号UP及びDNBは、レプリカ回路図5では図示されないをコントロールする。コンダクタ151を介して受け取られたコントロール信号UPBがロウデジタルロジック値を有しているとき、電流IUPは、電源ノード167から、第1のスイッチ152、第1の電流源158を通して、コンダクタ156に流れる。コンダクタ146を介して受け取られたコントロール信号DNがハイデジタルロジックレベルを有しているとき、チャージは、コンダクタ156から、第2の電流源159、第2のスイッチ153を通して、グラウンドノード168に流れる。もし、立ち上がりXO/DIVOUTエッジコンディションの位相測定の最中に、信号DNがハイであるよりも長く信号UPがハイであるUPBがロウであるとすると、IDN電流を介してコンダクタ156から移動するよりも多くのチャージが、IUP電流を介してコンダクタ156に供給される。その結果は、正電流ICPのパルスである。もし、一方、立ち上がりXO/DIVOUTエッジコンディションの位相測定の最中に、信号UPがハイであるよりも長く信号DNがハイであるとすると、IDN電流によってコンダクタ156から移動するよりも少ないチャージが、IUP電流を介してコンダクタ156に供給される。その結果は、負電流ICPのパルスである。正及び負のICPパルスはともに、チャージポンプ電流パルストレインtrain信号ICPを構成する。パルストレイン信号ICPは、コンダクタ156を介してループフィルタ134に供給される。この例において、ループフィルタ134はロウパスフィルタである。ロウパスフィルタリングパルストレイン信号ICPの後に、ループフィルタ134は、図5に示されるように、コンダクタ157を介して信号VCOINを供給する。図5に示されたループフィルタ134は、ここではイラストレーション目的に対して与えられる単純化されたものである。図6は、図5の回路の動作を示した理想化された波形の図である。図6の左側の波形は、正位相コンディションを示している。信号UPのパルス161は、電流ICPの正パルス163に起因する信号DNのパルス162よりも長い。図6の右側の波形は、負位相コンディションを示している。信号UPのパルス164は、電流ICPの負パルス166に起因する信号DNのパルス165よりも短い。図7は、図5のチャージポンプ139をさらに詳細に示した回路図である。チャージポンプ139は、DN電流ミラー回路181、UP電流ミラー回路182、DN第1レグlegレプリカ回路183、UP第1レグレプリカ回路184、DN電流源185、及びUP電流源186を含んでいる。チャージポンプ139は、チャージポンプ電流パルストレイン信号ICPを、チャージポンプ出力ノード193上に出力する。コンダクタ156は、チャージポンプ出力ノード193の一部分であるDN電流ミラー回路181は、第1のレグ195、第2のレグ196、及びキャパシタ197を含んでいる。第1のレグ195は、Nチャネルミラートランジスタ201及びNチャネルスイッチトランジスタ202を含んでいる。ミラートランジスタ201のゲートは、DNバイアスノード198に結合されている。スイッチトランジスタ202のゲートは、コンダクタ146に結合され、信号DNによってコントロールされている。ミラートランジスタ201及びミラートランジスタ203は、電流ミラーを形成している。スイッチトランジスタ202がターンオンすると、電源ノード167から、電流源185、及び第2のレグ196を通って流れる電流は、第1のレグ195上にミラーされ、電流IDNが、チャージポンプ出力ノード193から、第1のレグ195を通ってグラウンドノード168に流れる。DN第1レグレプリカ回路183は、第1のNチャネルトランジスタ204及び第2のNチャネルトランジスタ205を含んでいる。第1のトランジスタ204及び第2のトランジスタ205は、幾何学及びレイアウトが、DN電流ミラー回路181の第1のレグ195のトランジスタと実質的に同一であるために、レプリカ回路を形成していると言える。それ故、第1のトランジスタ204は、ミラートランジスタ201と同一の幅及び長さ寸法を有しており、第2のトランジスタ或いは、スイッチトランジスタ205は、スイッチトランジスタ202と同一の幅及び長さ寸法を有している。第1のトランジスタ204のゲートは、電流ミラー回路181のバイアスノード198に結合されている。第2のトランジスタ205のゲートは、コンダクタ150に結合され、信号DNBによってコントロールされる。信号DNBがハイにアサートされ、バイアスノード198の電圧が第1のトランジスタ204をターンオンさせるのに十分であるとすると、レプリカ電流206は、電源ノード167から、第1のトランジスタ204、第2のトランジスタ205を通って、グラウンドノード168に流れる。UP電流ミラー回路182は、第1のレグ211、第2のレグ212、及びキャパシタ213を含んでいる。第1のレグ211は、Pチャネルミラートランジスタ215及びPチャネルスイッチトランジスタ216を含んでいる。ミラートランジスタ215のゲートは、UPバイアスノード214に結合されている。スイッチトランジスタ216のゲートは、コンダクタ151に結合され、信号UPの反転バージョンinvertedversionである信号UPBによってコントロールされている。第2のレグ212は、Pチャネルミラートランジスタ217を含んでいる。ミラートランジスタ217のゲートは、バイアスノード214に結合されている。ミラートランジスタ215及びミラートランジスタ217は、電流ミラーを形成している。スイッチトランジスタ216がターンオンすると、電源ノード167から第2のレグ212を通って流れる電流は、第1のレグ211上にミラーされ、電流IUPが、電源ノード167から、第1のレグ211を通って、チャージポンプ出力ノード193に流れる。UP第1レグレプリカ回路184は、第1のPチャネルトランジスタ218及び第2のPチャネルトランジスタ219を含んでいる。第1のトランジスタ218及び第2のトランジスタ219は、幾何学及びレイアウトが、UP電流ミラー回路182の第1のレグ211のトランジスタと実質的に同一であるために、レプリカ回路を形成していると言える。それ故、第1のトランジスタ218は、ミラートランジスタ215と同一の幅及び長さ寸法を有しており、第2のトランジスタ或いは、スイッチトランジスタ219は、スイッチトランジスタ216と同一の幅及び長さ寸法を有している。第1のトランジスタ218のソースは、第2のトランジスタ219のドレインに結合され、第1のトランジスタ218のドレインは、グラウンドノード168に結合されている。第1のトランジスタ218のゲートは、電流ミラー回路182のバイアスノード214に結合されている。第2のトランジスタ219のソースは、電源ノード167に結合されている。第2のトランジスタ219のゲートは、コンダクタ145に結合され、信号UPによってコントロールされる。信号UPが、ハイデジタルロジックレベルからロウデジタルロジックレベルに遷移し、バイアスノード214の電圧が第1のトランジスタ218をターンオンさせるのに十分低いとすると、レプリカ電流220は、電源ノード167から、第2のトランジスタ219、第1のトランジスタ218を通って、グラウンドノード168に流れる。動作において、信号DNがハイに向かうとき、電流IDNは、第1のレグ195を通って流される。電流IDNの大きさは、電流源185を流れる電流によって設定される。電流がDN電流ミラー回路181を通って流されるとき、DNバイアスノード198上に摂動perturbationがあり、電流がDN電流ミラー回路181を流れるのをストップさせられるとき、他の摂動がある。DNバイアスノード198上の摂動の一例は、電圧ディスターバンスdisturbanceである。DN電流ミラー回路181と反対のやり方でスイッチするDN第1レグレプリカ回路183を設けることによりDN第1レグレプリカ回路183のトランジスタは、DN第1レグ回路195の対応するトランジスタのレプリカである、DN電流ミラー回路181上でチューニングすることによって生じる電圧ディスターバンスは、第1レグレプリカ回路183がターンオフするときに、反対の電圧ディスターバンスによって妨害される。同様に、UP第1レグレプリカ回路184は、UP電流ミラー回路182をスイッチすることによって生じるUPバイアスノード214上の電圧ディスターバンスを妨害するcounteract傾向にある。図8は、チャージポンプ139の動作に影響する傾向にある寄生カップリングの一タイプを示すチャージポンプ139の回路図である。いくつかのケースにおいて、寄生キャパシタンスはチャージポンプ139内に存在し、DNバイアスノード198及びUPバイアスノード214上の電圧ディスターバンスを引き起こす傾向にある。寄生カップリングは、DNコンダクタ146及びDNバイアスノード198間に寄生キャパシタンス221及び222を通して存在する。それ故、コンダクタ146上のDN信号が遷移するとき、DNバイアスノード198上の電圧はディスターブされる。同様に、寄生カップリングは、UPBコンダクタ151及びUPバイアスノード214間に寄生キャパシタンス223及び224を通して存在する。それ故、コンダクタ151上のUPB信号が遷移するとき、UPバイアスノード214上の電圧はディスターブされる。しかしながら、これは、そのような電圧ディスターバンスを引き起こす傾向にある現象の一タイプの単純化された説明にすぎない。実際には、動作において多くのカップリングメカニズムが存在する。レプリカ回路183及び184は、バイアスノード198及び214上のこれらの電圧ディスターバンスの影響を減少させるために設けられている。DNレプリカ回路183は、DNBコンダクタ150及びDNバイアスノード198間に寄生キャパシタンス226及び225を通して、寄生カップリングを展開させている。第1レグ回路195及びレプリカ回路183が同一であり、反対の極性の信号によってクロックされるため、信号DNの遷移によって生じるDNバイアスノード198上のディスターバンスは、信号DNBの遷移の最中にレプリカ回路183によって生成される等しく且つ反対の電圧ディスターバンスによって妨害される傾向にある。ノード146上のチャージポンプ入力信号DN及びバイアスノード198上の電圧の対応する遷移間のカップリング効果を妨害する、ノード150上のチャージポンプ入力信号DNB及びバイアスノード198上の電圧の遷移間にカップリング効果が存在する。同様に、UPレプリカ回路184は、UPコンダクタ145及びUPバイアスノード214間に寄生キャパシタンス227及び228を通して、寄生カップリングを展開させている。第1レグ回路211及びレプリカ回路184が同一であり、反対の極性の信号によってクロックされるため、信号UPBの遷移によって生じるUPバイアスノード214上のディスターバンスは、信号UPの遷移の最中にレプリカ回路184によって生成される等しく且つ反対の電圧ディスターバンスによって妨害される傾向にある。図9は、チャージポンプ入力信号DN及びUPBの遷移の最中に生じるバイアスノード198及び214上の電圧ディスターバンスを示した波形図である。図7のチャージポンプ139の一動作例において、ロウデジタルロジックレベルからハイデジタルロジックレベルへの信号DNの立ち上がり遷移波形230は、DNバイアスノード198図7参照上の電圧ディスターバンスを生じさせる。DNBIASNODEとラベルされた波形は、チャージポンプ139がレプリカ回路183とともに動作するとき、及びレプリカ回路183が含まれていないような他のケースのときに、信号DNの遷移の最中に、時間ナノ秒に対してプロットされた図7のDNバイアスノード198上の電圧ミリボルトを示している。波形231は、チャージポンプ139がレプリカ回路183なしに動作しているとしたときの、DNバイアスノード198の電圧を表している。波形232は、チャージポンプ139が図7のようなレプリカ回路183とともに動作しているとしたときの、DNバイアスノード198の電圧を表している。波形231は、レプリカ回路が取り除かれて用いられないとした場合に、DNバイアス電圧が約625mVに下がることを示している。波形232は、レプリカ回路183が用いられているときに、DNバイアス電圧が約690mVに下がることを示している。それ故、DNバイアスノード上の電圧ディスターバンスは、レプリカ回路183を用いることによって減少する。同様に、ハイデジタルロジックレベルからロウデジタルロジックレベルへの信号UPBの立ち下がり遷移波形233は、UPバイアスノード214上の電圧ディスターバンスを生じさせる。UPBIASNODEとラベルされた波形は、チャージポンプ139がレプリカ回路184とともに動作するとき、及びレプリカ回路184が含まれていないような他のケースのときに、信号UPBの遷移の最中に、時間ナノ秒に対してプロットされた図7のUPバイアスノード214上の電圧ミリボルトを示している。波形234は、チャージポンプ139がレプリカ回路184なしに動作しているとしたときの、UPバイアスノード214の電圧を表している。波形235は、チャージポンプ139が図7のようなレプリカ回路184とともに動作しているときの、UPバイアスノード214の電圧を表している。波形234は、レプリカ回路184が取り除かれて用いられないときに、信号UPBの遷移上でUPバイアス電圧が約700mVに上がることを示している。波形235は、レプリカ回路184が用いられているときに、UPバイアス電圧が約525mVに上がることを示している。それ故、UPバイアスノード上の電圧ディスターバンスは、レプリカ回路184を用いることによって減少する。図10は、電力消費が少ない図5のチャージポンプ139の第2の実施形態の回路図である。チャージポンプ241は、レプリカ回路183及び184が電源及びグラウンドノードに結合されていないことを除いて、図7に示されたチャージポンプ139とほぼ同一である。レプリカ回路183及び184を流れる電流がないことは、電力消費が少ないことに帰結する。DNレプリカ回路183は、トランジスタ201及び202に対して、同一のサイズ及びレイアウトの第1のトランジスタ204及び第2のトランジスタ205を含んでいる。しかしながら、第1のトランジスタ204のドレインがグラウンドノードに結合され、第2のトランジスタ205のソースがグラウンドノードに結合されているため、トランジスタ205がオン及びコンダクティブにコントロールされるときに、最小の電流がDNレプリカ回路183を通って流れる。同様に、UPレプリカ回路184は、トランジスタ215及び216に対して、同一のサイズ及びレイアウトの第1のトランジスタ218及び第2のトランジスタ219を含んでいる。しかしながら、第1のトランジスタ218のドレインが電源ノードに結合され、第2のトランジスタ219のソースが電源ノードに結合されているため、最小の電流がUPレプリカ回路184を通って流れる。その結果、レプリカ回路183及び184を流れる最小化された電流に起因して、チャージポンプ241による電力消費が少なくなる。図11は、一視点にしたがった方法300のフローチャートである。第1のステップステップ301において、チャージポンプ入力信号は、電流ミラー回路上に受けられる。電流ミラー回路は、第1のレグ及び第2のレグを含む。例えば、図7において、入力信号DNは、チャージポンプ入力ノード及びコンダクタ146上に、及び電流ミラー回路181のトランジスタ202のゲート上に受けられる。電流ミラー回路181は、第1のレグ195及び第2のレグ196を含んでいる。第1のステップステップ301はさらに、第2のレグを流れる電流を第1のレグを流れる電流にミラーすることを含んでいる。第1のステップステップ301において、第1の電流はチャージポンプ入力信号DNによってコントロールされすなわち、スイッチオン及びオフするようにコントロールされ、第2のレグ196のミラートランジスタ203のゲートは、バイアスノード198及び第1のレグ195のミラートランジスタ201のゲートに結合される。図7に示されるように、入力信号DNは、スイッチトランジスタ202をコントロールし、それは第1のレグ195を通る電流IDNの流れをコントロールする。第2のステップステップ302において、チャージポンプ入力信号の反転バージョンinvertedversionは、実質的に構成的にsubstantiallystructurally第1のレグと同一であるレプリカ回路に受けられる。図7に示されるように、入力信号DNB信号DNの反転バージョンは、入力ノード及びコンダクタ150上に、及びDN第1レグレプリカ回路183のトランジスタ205のゲート上に受けられる。DNレプリカ回路183のトランジスタ204のゲートは、バイアスノード198に結合される。特定の実施形態が説明目的のために上述されたが、この特許書類の教示は、一般的な適応性を有し、上述された特定の実施形態に限定されない。したがって、説明された特定の実施形態の種々の特徴の種々の変更、適応及び組み合わせは、以下に明らかにされるクレームの範囲から逸脱することなく実施することができる。