リンまたはボロンを分子状イオンの形態で含有する第1の不純物と、前記リンまたはボロンよりも注入量が少ない炭素、フッ素または窒素を分子状イオンの形態で含有する、もしくは、前記リンまたはボロンよりも注入量が少ない炭素を原子イオンの形態で含有する第2の不純物と、を半導体層に注入して不純物注入層を形成する工程を含む半導体装置の製造方法。前記第1の不純物は、Paaは2以上の整数。を含む請求項1に記載の半導体装置の製造方法。前記第1の不純物は、BbHcbは2以上の整数。cは6以上の整数。を含む請求項1に記載の半導体装置の製造方法。前記第2の不純物は、CdHedは2以上の整数。eは6以上の整数。を含む請求項1乃至3のいずれか1項に記載の半導体装置の製造方法。前記第2の不純物は、F2又はPF3を含む請求項1乃至3のいずれか1項に記載の半導体装置の製造方法。前記第2の不純物は、N2又はNH3を含む請求項1乃至3のいずれか1項に記載の半導体装置の製造方法。前記第1の不純物と前記第2の不純物との注入は、0°C以下に前記半導体層を冷却しつつ、行われる、請求項1乃至6のいずれか1項に記載の半導体装置の製造方法。前記第1の不純物の注入の前に、前記第2の不純物を注入する、請求項1乃至7のいずれか1項に記載の半導体装置の製造方法。前記第1の不純物と前記第2の不純物との注入は、プラズマドーピングを用いて行われる、請求項1乃至8のいずれか1項に記載の半導体装置の製造方法。不活性ガス雰囲気、または酸素を10以下で含む雰囲気中において、電磁波による熱処理を行って前記第1の不純物を活性化させる、請求項1乃至9のいずれか1項に記載の半導体装置の製造方法。前記第1の不純物と前記第2の不純物の注入の後、マイクロ波を照射して、前記第1の不純物を活性化させる、請求項1乃至9のいずれか1項に記載の半導体装置の製造方法。前記マイクロ波の照射は、前記半導体層の温度が500°C以下となるように行われる、請求項11に記載の半導体装置の製造方法。本発明の目的は、注入した不純物の拡散を抑制しつつ結晶欠陥を低減する半導体装置の製造方法を提供することにある。実施の形態の半導体装置の製造方法は、リンまたはボロンを分子状イオンの形態で含有する第1の不純物と、前記リンまたはボロンよりも注入量が少ない炭素、フッ素または窒素を分子状イオンの形態で含有する、もしくは、前記リンまたはボロンよりも注入量が少ない炭素を原子イオンの形態で含有する第2の不純物と、を半導体層に注入して不純物注入層を形成する工程を含む。実施の形態の概要実施の形態に係る半導体装置の製造方法は、リンまたはボロンを分子状イオンの形態で含有する第1の不純物と、リンまたはボロンよりも注入量が少ない炭素、フッ素または窒素を分子状イオンの形態で含有する、もしくは、前記リンまたはボロンよりも注入量が少ない炭素を原子イオンの形態で含有する第2の不純物と、を半導体層に注入して不純物注入層を形成する工程を含む。第1の実施の形態図1a~dは、第1の実施の形態に係る半導体装置の製造工程を示す要部断面図である。以下では、例えば、2層電極型トランジスタを形成する工程について説明する。この2層電極型トランジスタは、半導体装置としてのメモリを構成するセルトランジスタである。半導体装置の製造方法まず、図1aに示すように、半導体層1上にゲート絶縁膜2、フローティングゲート電極3、電極間絶縁膜4および制御ゲート電極5を順次形成する。半導体層1は、例えば、シリコンを主成分として用いて形成され、形成するトランジスタの導電型に合わせてp型またはn型の導電性を備えている。また、この半導体層1には、半導体層1がp型であればn型の不純物が注入され、半導体層1がn型であればp型の不純物が注入されることによって形成されたソースドレイン領域6が表面近傍に形成されている。ゲート絶縁膜2は、例えば、シリコン酸化膜、ハフニウム系酸化膜例えばHfO2またはシリコン酸窒化膜例えばHfSiON等を用いて形成される。本実施の形態におけるゲート絶縁膜2は、例えば、シリコン酸化膜であり、熱酸化法等により形成される。フローティングゲート電極3および制御ゲート電極5は、例えば、ポリシリコンを用いて形成され、CVDChemicalVaporDeposition法等により形成される。電極間絶縁膜4は、例えば、ONOOxideNitrideOxide膜である。電極間絶縁膜4は、例えば、シリコン酸化膜と、このシリコン酸化膜上に形成されたシリコン窒化膜と、このシリコン窒化膜上に形成されたシリコン酸化膜とを含んで構成される。シリコン酸化膜は、例えば、熱酸化法等により形成される。シリコン窒化膜は、例えば、CVD法等により形成される。次に、図1bに示すように、CVD法等により、半導体層1上に層間絶縁膜7を形成する。この層間絶縁膜7は、例えば、シリコン酸化膜を用いて形成される。この層間絶縁膜7は、例えば、RIEReactiveIonEtching法等を用いて形成された複数のコンタクトホール70を有する。このコンタクトホール70の底部71には、後述する不純物拡散層が形成される。次に、図1cに示すように、イオン注入法等により、コンタクトホール70に露出する半導体層1のソースドレイン領域6に、第1および第2の不純物80、81を注入して不純物注入層9を形成する。形成されるトランジスタの導電型がn型であるとき、ソースドレイン領域6の導電性はn型である。トランジスタの導電型がn型であるとき、第1の不純物80は、分子状イオンの形態のリンを含有する。つまり、第1の不純物80は、例えば、Paaは2以上の整数。を満たす分子状イオンを少なくとも1種類含む。一方、トランジスタの導電型がp型であるとき、ソースドレイン領域6の導電性はp型である。トランジスタの導電型がp型であるとき、第1の不純物80は、分子状イオンの形態のボロンを含有する。つまり、第1の不純物80は、例えば、BbHcbは2以上の整数。cは6以上の整数。を満たす分子状イオンを少なくとも1種類含む。第2の不純物81は、例えば、第1の不純物80よりも注入量の少ない炭素、フッ素または窒素を分子状イオンとして含有する。本実施の形態に係る第2の不純物81は、例えば、CdHedは2以上の整数。eは6以上の整数。を満たす分子状イオンを少なくとも1種類含む。なお、第2の不純物81がフッ素を含有する場合は、例えば、分子状イオンとしてF2またはPF3等が用いられ、窒素を含有する場合は、N2およびNH3等が用いられる。第2の不純物81としては、第2の不純物81の不純物濃度を高くしても、コンタクト抵抗率及びリーク電流が上昇し難いものが好ましく、従って、炭素を含有するものが最も好ましく、フッ素を含有するものが次に好ましい。しかしながら、フッ素濃度が1E20cm-3を超えた際には、リーク電流が大きくなるため、リーク電流に関する条件が厳しい半導体装置においては、第2の不純物81としてはフッ素を含有するものを使用することは好ましくはない。n層としての不純物注入層9の形成は、例えば、ヘリウムまたは水素の希釈ガス雰囲気中において、第1の不純物80としてP2またはP4、第2の不純物81としてC7H7、C12H12またはC14H14を用いて行われる。またイオン注入は、第1の不純物80をイオン注入するよりも前に第2の不純物81をイオン注入する順序であることが好ましい。この順序でイオン注入が行われることにより、同時または逆の順序でイオン注入する場合と比べて、p型またはn型不純物をイオン注入する際のチャネリングを抑制することができ、より急峻なp型またはn型不純物原子分布を実現できる。詳細には、第2の不純物81を第1の不純物80よりもより深く注入するような条件でイオン注入を行った場合には、第1の不純物80と第2の不純物81との注入の順序は限定されない。第1の不純物80と第2の不純物81とが同じ程度の深さに注入する場合には、先に述べたように、第1の不純物80をイオン注入するよりも前に第2の不純物81をイオン注入することが好ましい。この場合には、第2の不純物81を注入することにより、ソースドレイン領域6にダメージ層結晶欠陥層が形成され、そのダメージ層が存在することにより、第1の不純物80が注入された際の第1の不純物80のソースドレイン領域6中の軌道は乱され、すなわちチャネリングが抑制され、第1の不純物80の拡散が抑制されることになる。従って、第1の不純物80のより急峻な分布を実現できる。なお、第2の不純物81は、例えば、原子イオンの炭素を用いることができる。この際、0°C以下望ましくは-50°C以下に半導体層1を冷却して不純物の注入が行われる。低温でイオン注入することによって、イオン注入中のシリコンの再結晶化が抑制させるためにイオン注入層とSi単結晶基板との界面が平坦になる。一方、p層としての不純物注入層9の形成は、例えば、ヘリウムまたは水素の希釈ガス雰囲気中において、第1の不純物80としてB10H14、B18H22、B20H28またはB36H44、第2の不純物81としてC7H7、C12H12またはC14H14を用いて行われる。なお、第2の不純物81がフッ素を含有する場合は、例えば、分子状イオンとしてF2またはPF3等が用いられ、窒素を含有する場合は、N2およびNH3等が用いられる。ここで、リンは、同じ導電性を対象物に付与する砒素と比べて、注入による結晶欠陥密度が低いが、熱処理により広範囲に拡散する問題を有している。また、ボロンは、同じ導電性を対象物に付与するフッ化ボロンと比べて、注入による結晶欠陥密度が低いが、熱処理により広範囲に拡散する問題を有している。炭素、フッ素及び窒素は、半導体層1のシリコンと結びついてリンおよびボロンの拡散を阻害するので、熱処理による、リンおよびボロンの不要な拡散を抑える目的で注入される。不純物注入層9の形成における不純物の注入条件は、例えば、加速エネルギーが10~30KeVであり、ドーズ量が2~5×1015cm-2である。次に、図1dに示すように、1000°C以下の熱処理により、注入した第1の不純物80を活性化させて不純物拡散層90を形成する。具体的には、この熱処理は、950~980°C、30秒以下で行われる。この不純物拡散層90は、コンタクトホール70に形成されるコンタクトプラグとのコンタクト抵抗を低減させる。セルトランジスタは、1000°Cを超える高温度での熱処理により、不具合が発生する可能性が高い。しかし、本実施の形態に係る半導体装置の製造方法では、結晶欠陥が少ないことから、低温で活性化することができるので、歩留まりが向上する。上記の熱処理は、不活性ガス雰囲気、または酸素を10以下で含む雰囲気中で電磁波を用いた加熱法により行うこともできる。この際、半導体層1を300°C以上に保ち、10分以下で熱処理を行うことが好ましい。次に、周知の工程を経て、所望の半導体装置を得る。第1の実施の形態の効果第1の実施の形態によれば、分子状イオンの形態となるリンまたはボロン、および分子状イオンの形態となる炭素、フッ素または窒素を注入しない場合と比べて、イオン注入されたリンまたはボロンの拡散を抑制し、結晶欠陥を低減することができる。詳細には、第1の実施の形態によれば、第2の不純物81を注入することにより、第1の不純物80の拡散を抑制することができる。加えて、これらの不純物を分子状イオンの形態で注入することにより、ソースドレイン領域6中により均一にアモルファス状の不純物注入層9を形成することができることから、不純物注入層9とシリコン単結晶であるソースドレイン領域6との界面を平坦にすることが可能である。そして、その後に行われる熱処理の際に、界面が平坦であることから、この界面近傍における結晶欠陥、結晶転位の生成を抑えることができる。一方、第1の不純物80を原子イオンの形態で注入した場合には、注入後すぐに不純物注入層9の再結晶化が起きるため、不純物注入層9は、アモルファス状の形態を維持することは難しく、すなわち、不純物注入層9とソースドレイン領域6との界面が平坦性を維持することは難しい。従って、熱処理の際に、この界面近傍における結晶欠陥、結晶転位の生成することがある。なお、第2の不純物81として分子状イオンを用いた場合であっても、第2の不純物81として原子イオンの炭素を用いた場合のイオン注入と同様に、0°C以下望ましくは-50°C以下に半導体層1を冷却して、イオン注入を行っても良い。上記のような冷却を行わずに半導体層1にイオン注入すると、結晶欠陥を生成とともにイオンビームアニールが起き、さらにこのイオンビームアニールにより再結晶化が起こり、不純物注入層9とソースドレイン領域6との界面に凹凸を形成することがある。このような状態で高温加熱を行うと、格子間原子が界面の周りに集まって、転位が形成されやすくなる。一方、上記のように冷却を行いながらイオン注入を行うと、イオンビームアニールが起こりにくくなるため再結晶化しにくくなり、不純物注入層9とソースドレイン領域6との界面の平坦性を良くすることができる。そして、その後に行われる処理の際に、この界面近傍における結晶欠陥、結晶転位の生成をより抑えることができる。[第2の実施の形態]第2の実施の形態は、素子分離領域で囲まれた狭い領域に不純物を注入する点で第1の実施の形態と異なっている。なお、以下の各実施の形態において、第1の実施の形態と同じ構成および機能を有する部分は、第1の実施の形態と同じ符号を付し、その説明は省略するものとする。半導体装置の製造方法図2a~bは、第2の実施の形態に係る半導体装置の製造工程を示す要部断面図である。まず、周知の工程により、素子分離領域11を半導体層1に形成する。この素子分離領域11は、例えば、シリコン酸化膜を用いて形成される。素子分離領域11の間隔は、例えば、50nmである。次に、図2aに示すように、イオン注入法等により、第1および第2の不純物80、81を半導体層1に注入して不純物注入層13を形成する。不純物注入層13の形成における不純物の注入条件は、例えば、加速エネルギーが10~30KeVであり、ドーズ量が2~5×1015cm-2である。次に、図2bに示すように、1000°C以下の熱処理により、注入した第1の不純物80を活性化させて不純物拡散層14を形成する。続いて、周知の工程を経て、所望の半導体装置を得る。具体的には、この熱処理は、950~980°C、30秒以下で行われる。第2の実施の形態の効果第2の実施の形態によれば、素子分離領域11に囲まれていても、第1および第2の不純物80、81を注入し、熱処理を行うことで、イオン注入された不純物の拡散を抑え、結晶欠陥が少ない不純物拡散層14を形成することができる。またイオン注入後の加熱処理を行う際に熱によるダメージを受けやすい金属層や金属酸化物層がある場合に、それらの材料の受けるダメージをなくすことが可能となり、所望のデバイス性能を得ることができる。[第3の実施の形態]第3の実施の形態は、熱処理の代わりにマイクロ波処理を用いる点で上記の各実施の形態と異なっている。半導体装置の製造方法図3aおよびbは、第3の実施の形態に係る半導体装置の製造工程を示す要部断面図である。以下に、本実施の形態における半導体装置の製造方法について説明するが、主に、他の実施の形態と異なる部分の説明を行う。まず、第1の実施の形態における図1aおよびbまでの工程を行い、半導体層1上に層間絶縁膜7を形成する。次に、図3aに示すように、イオン注入法等により、コンタクトホール70に露出する半導体層1のソースドレイン領域6に、第1および第2の不純物80、81を注入して不純物注入層9を形成する。次に、図3bに示すように、不活性ガス雰囲気、または酸素を10以下で含む雰囲気中でマイクロ波による処理によって第1の不純物80を活性化させて不純物拡散層90を形成する。続いて、周知の工程を経て、所望の半導体装置を得る。具体的には、マイクロ波処理により、注入した第1の不純物80を拡散させて不純物拡散層90を形成する。このマイクロ波加熱法は、2.45GHzよりも高く50GHzより低い周波数のマイクロ波であることが好ましく、5.8GHz以上30GHzまでの周波数のマイクロ波であることがより好ましい。なお、5.80GHzを中心とする周波数帯は、ISMバンドに指定されているため、容易にマグネトロンが入手しやすい。また、使用するマイクロ波のパワー密度は、1cm2当たり2.1Wから3.6Wになるように設定し、マイクロ波を1分から10分程度照射することが望ましい。さらに、半導体層1を500°C以下、望ましくは300°C以下に保つようにマイクロ波処理を行うことが望ましく、必要に応じて冷却を行う。冷却することにより、半導体層1の温度の上昇を抑え、マイクロ波の照射パワーをより高くしてマイクロ波処理による効果をより引き出すことが可能となり、第1の不純物80の活性化を容易に行うことができる。従って、本実施形態においては、これまで説明した実施形態と比べてより低温で行われることとなる。なお、冷却方法の一例としては、半導体層の1の裏面に不活性ガスを流すという方法が挙げられる。半導体層1の温度は、半導体層1の裏面側からグラスファイバーを介してパイロメーターを用いて計測する。詳細には、半導体層1の裏面の中心部、または、中心から例えば30mm以内の領域の温度を計測する。また、プロセス制御のために、正確な温度測定が必要な場合には、半導体層1の裏面の中心部、外周部、及び、それらの中間部というように、複数の領域の測定を行う。さらに、プロセスチャンバー内での異常放電を防ぐために、プロセスチャンバー内の圧力を1気圧に近づけることが好ましい。第3の実施の形態の効果第3の実施の形態によれば、マイクロ波処理を用いない場合と比べて、低い温度で第1の不純物80を活性化させて不純物拡散層90を形成することが可能となり、第1の不純物80の不要な拡散を抑えることができる。すなわち、マイクロ波は赤外線と比べて波長が長く、結晶内部への浸透性が高いことから、マイクロ波は必要な箇所に効率よく到達することができる。従って、半導体層1の温度を上昇させることを避けつつ、第1の不純物80を活性化させて不純物拡散層90を形成することができる。よって、低温で不純物拡散層90を形成することができることから、第1の不純物80の不要な拡散を抑えることができる。すなわち、本実施形態はマイクロ波の特性を利用したものである。以下にそのマイクロ波の特性について説明する。マイクロ波は、一般には、300MHzから300GHzの周波数を持つ電磁波のことを指し、従って、マイクロ波においては、波の進行方向に対して互いに垂直になるように電場と磁場とが存在する。そして、この電場と磁場とは、波が最大振幅になるところでは最大になり、波の振幅がゼロとなる瞬間にゼロとなる。ところで、シリコン結晶中に不純物があったり、結晶欠陥原子空孔、格子間原子、未結合原子があったりすると、シリコン結晶中に電荷分布が生じることとなる。特に不純物があると不純物原子とシリコン原子とでは電気陰性度が異なるので、電子を引き付けやすい原子の方に電子が偏り負に帯電、反対に他方の原子は電子が不足した状態正に帯電になる。このようにして、シリコン結晶中に電気双極子が形成される。そして、マイクロ波が照射されると、この電気双極子が、マイクロ波の電場に応じて振動することとなる。よって、マイクロ波のパワーが大きくなると、この振動が大きくなる。さらに、RTARapidThermalAnnealingや炉アニール等の加熱処理で用いられる赤外線と比較しつつ、マイクロ波の特性をさらに説明する。赤外線は、その波長が10μmと短く、周波数に換算すると30THzと高い周波数のため、シリコン結晶に対して赤外線を照射すると、シリコンの結晶中では、隣り合うシリコン原子間の結合の伸縮振動が生じ、シリコン原子間の結合のねじれ振動回転振動は生じにくい。このような伸縮振動では、シリコン原子の位置が大きく動かないために、シリコン原子間の結合の組み換えが起こりにくい。一方、マイクロ波をシリコン結晶に対して照射した場合には、シリコン原子間の4本あるSp3混成軌道の結合がねじれるように振動するために、効率よくシリコン原子間の結合の組み換えが起こることとなる。また、マイクロ波は、赤外線と比べて波長が長く、シリコン結晶内部への浸透性が高い。したがって、マイクロ波は、必要な箇所に効率よく到達することとなる。しかしながら、マイクロ波であっても、家庭用の電子レンジの周波数である2.45GHzでは周波数が低すぎて、シリコン原子間の結合のねじれ振動を効率よく起こすことは難しい。一方、周波数が30GHzを超えるとシリコン原子間の結合のねじれ振動が追随できなくなり始める。従って、これらの周波数の中間領域、例えば、周波数を5.8GHzとすると、シリコン原子間の結合のねじれ振動が効率よく生じ、効率よくシリコン原子の組み換えが起こりやすくなる。このように、マイクロ波処理は熱処理とは異なる処理であり、高温にすることなくシリコン原子間の結合のねじれ振動を起こすことができるため、原子の位置の変化、すなわち結合の組み換えも起こりやすいため、不要な拡散を抑えつつ、高い効率で第1の不純物80を活性化できる。特に、第1の不純物80として分子状イオンを用いた場合、不純物注入層9中は、結晶欠陥密度が高く、第1の不純物80等の導入により電子分布の非対称性が大きいため、分極が大きくなる。従って、マイクロ波照射を行なうと、ねじれ振動が起こりやすくなり、第1の不純物80の活性化や結晶欠陥回復効果が大きい。なお、第1の実施形態と同様に、第2の不純物81として原子イオンの炭素を用いた場合であっても、本実施形態のマイクロ波処理を適用することができる。[第4の実施の形態]素子分離領域で囲まれた狭い領域に不純物を注入し、マイクロ波処理を行う点で各実施の形態と異なっている。半導体装置の製造方法図4aおよびbは、第4の実施の形態に係る半導体装置の製造工程を示す要部断面図である。まず、周知の工程により、素子分離領域11を半導体層1に形成する。次に、図4aに示すように、イオン注入法等により、第1および第2の不純物80、81を半導体層1に注入して不純物注入層13を形成する。次に、図4bに示すように、不活性ガス雰囲気、または酸素を10以下で含む雰囲気中でマイクロ波による処理によって第1の不純物80を活性化させて不純物拡散層14を形成する。続いて、周知の工程を経て、所望の半導体装置を得る。具体的には、マイクロ波処理により、注入した第1の不純物80を拡散させて不純物拡散層14を形成する。このマイクロ波加熱法は、2.45GHzよりも高く50GHzより低い周波数のマイクロ波であることが好ましく、5.8GHz以上30GHzまでの周波数のマイクロ波であることがより好ましい。また、使用するマイクロ波のパワー密度は、1cm2当たり2.1Wから3.6Wになるように設定し、マイクロ波を1分から10分程度照射することが望ましい。さらに、半導体層1を500°C以下、望ましくは300°C以下に保つようにマイクロ波処理を行うことが望ましく、必要に応じて冷却を行う。さらに、プロセスチャンバー内での異常放電を防ぐために、プロセスチャンバー内の圧力を1気圧に近づけることが好ましい。第4の実施の形態の効果第4の実施の形態によれば、素子分離領域11に囲まれていても、マイクロ波加熱法による低い温度で第1の不純物80を活性化させて不純物拡散層14を形成することが可能となり、結晶欠陥が少ない不純物拡散層14を形成することができる。[第5の実施の形態]図5a~gは、第5の実施の形態に係る半導体装置の製造工程を示す要部断面図である。本実施の形態では、半導体装置としてのCMOSComplementaryMetalOxideSemiconductorトランジスタの製造方法について説明する。以下では、図5aに示すnMOS領域9aにn型トランジスタ、pMOS領域9bにp型トランジスタを形成する場合について説明する。半導体装置の製造方法まず、図5aに示すように、加速エネルギーが10~30KeVであり、ドーズ量が2×1015cm-2程度のボロンをドープしたシリコンを主成分とするp型基板91上に半導体層としてのp型ウエル92とn型ウエル93、および素子分離絶縁膜94を形成した後、ゲート絶縁膜95を形成する。p型ウエル92は、nMOS領域9aに形成され、n型ウエル93は、pMOS領域9bに形成される。素子分離絶縁膜94は、例えば、CVD法等により、p型ウエル92とn型ウエル93の境界に形成される。素子分離絶縁膜94は、例えば、シリコン酸化膜を用いて形成される。ゲート絶縁膜95は、例えば、熱酸化法等により、p型ウエル92およびn型ウエル93上に形成される。ゲート絶縁膜95は、例えば、シリコン酸化膜を用いて形成される。次に、図5bに示すように、CVD法等により、ゲート電極96を形成する。ゲート電極96は、例えば、ポリシリコンまたはアモルファスシリコンを用いて形成される。次に、図5cに示すように、イオン注入法等により、nMOS領域9aに第1の不純物としての分子状イオンを注入した浅い不純物導入層97と、pMOS領域9bに第1の不純物としての分子状イオンを注入した浅い不純物導入層98と、を形成する。具体的には、CVD法等により、10nm以下のシリコン酸化膜またはシリコン窒化膜或いはこれらの積層を含む側壁絶縁膜を形成し、続いて、イオン注入法等により、第2の不純物としての分子状イオンであるC7H7、C12H12またはC14H14を、10nm程度の深さに、5×1019cm-3以上の濃度となるように注入する。続いて、pMOS領域9bをレジストパターンでマスクした後、イオン注入法等により、nMOS領域9aに分子状イオンであるP2またはP4を注入して不純物導入層97を形成する。続いて、レジストパターンを除去した後、nMOS領域9aをレジストパターンでマスクした後、イオン注入法等により、pMOS領域9bに分子状イオンであるB10H14、B18H22、B20H28またはB36H44を注入して不純物導入層98を形成する。なお、上記の分子状イオンのイオン注入は、例えば、深さが20nm以下の不純物導入層が必要な場合は、プラズマドーピング法を用いて行われる。このプラズマドーピング法は、短時間で、高濃度、且つ、高範囲にイオン注入ができ、さらに、結晶欠陥の生成をより低減することができる方法である。次に、図5dに示すように、マイクロ波加熱法による熱処理により、注入した第1の不純物の電気的活性化を行う。次に、図5eに示すように、ゲート電極96の側面にシリコン酸化膜99およびシリコン窒化膜100を形成する。具体的には、CVD法等により、nMOS領域9aおよびpMOS領域9b上にシリコン酸化膜を形成し、RIE法等により、素子分離絶縁膜94、不純物導入層97および不純物導入層98を露出させる。続いて、CVD法等により、nMOS領域9aおよびpMOS領域9b上にシリコン窒化膜を形成し、RIE法等により、素子分離絶縁膜94、不純物導入層97および不純物導入層98を露出させることにより、ゲート電極96の側面に、シリコン酸化膜99およびシリコン窒化膜100の積層構造を有する側壁が形成される。次に、図5fに示すように、イオン注入法等により、nMOS領域9aに第1の不純物としての分子状イオンを注入した深い不純物導入層101と、pMOS領域9bに第1の不純物としての分子状イオンを注入した深い不純物導入層102と、を形成する。具体的には、イオン注入法等により、nMOS領域9aおよびpMOS領域9bに第2の不純物としての分子状イオンであるC7H7、C12H12またはC14H14を、20nm程度の深さに、1×1020cm-3以上の濃度となるように注入する。続いて、pMOS領域9bをレジストパターンでマスクした後、イオン注入法等により、nMOS領域9aに分子状イオンであるP2またはP4を注入して不純物導入層101を形成する。続いて、レジストパターンを除去した後、nMOS領域9aをレジストパターンでマスクした後、イオン注入法等により、pMOS領域9bに分子状イオンであるB10H14、B18H22、B20H28またはB36H44を注入して不純物導入層102を形成する。なお、上記の分子状イオンの導入は、例えば、深さが20nm以下の不純物導入層が必要な場合は、プラズマドーピング法を用いて行われる。次に、図5gに示すように、マイクロ波加熱法による熱処理により、注入した第1の不純物の電気的活性化を行い、周知の工程を経て所望のトランジスタを得る。第5の実施の形態の効果第5の実施の形態によれば、不純物拡散を抑制し、また、短チャネル効果が小さく、さらに、寄生抵抗の低いオフ電流値に対するオン電流値の比Ion/Ioff比の大きい高性能トランジスタが形成できる。[第6の実施の形態]図6a~fは、第6の実施の形態に係る半導体装置の製造工程を示す要部断面図である。本実施の形態に係る半導体装置としてのトランジスタは、第5の実施の形態と異なる製造方法により製造される。以下では、その半導体装置の製造方法について説明する。半導体装置の製造方法まず、図6aに示すように、CVD法等により、半導体層としての基板110上に素子分離絶縁膜111を形成し、続いて、基板110上にシリコン酸化膜112およびダミーゲート113を形成する。この基板110は、例えば、シリコンを主成分とする基板である。具体的には、熱酸化法等により、基板110上にシリコン酸化膜112の前駆体膜を形成する。続いて、CVD法等により、シリコン酸化膜112上にダミーゲート113の前駆体膜を形成し、フォトリソグラフィ法およびRIE法等により、シリコン酸化膜112およびダミーゲート113を形成する。このダミーゲート113は、例えば、ポリシリコンまたはアモルファスシリコンを含んで形成される。次に、イオン注入法等により、ダミーゲート113をマスクとして、半導体装置の導電性に応じた第1の不純物としての分子状イオンであるP2またはP4、或いは分子状イオンであるB10H14、B18H22、B20H28またはB36H44と、第2の不純物としての分子状イオンである炭素、フッ素または窒素を少なくとも1つ含む不純物と、をソースドレイン領域となる領域に注入し、20nm以下の浅い不純物層114を形成する。この不純物の注入は、例えば、プラズマドーピング法によって行われても良い。次に、マイクロ波加熱法による熱処理により、注入した第1の不純物の電気的活性化を行う。次に、イオン注入法等により、導電性に応じた第1の不純物と、第2の不純物としての分子状イオンである炭素、フッ素または窒素を少なくとも1つ含む不純物と、をソースドレイン領域となる領域に注入して深い不純物導入層115を形成する。具体的には、例えば、p型のトランジスタを製造する場合は、第1の不純物としての分子状イオンであるB10H14、B18H22、B20H28またはB36H44を注入し、n型のトランジスタを製造する場合は、第1の不純物としての分子状イオンであるP2またはP4を注入して深い不純物導入層115を形成する。次に、マイクロ波加熱法による熱処理により、注入した第1の不純物の電気的活性化を行う。次に、ダミーゲート113の側面に側壁116を形成する。この側壁116は、例えば、シリコン酸化膜、シリコン窒化膜またはシリコン酸化膜とシリコン窒化膜の積層構造を含んで形成される。具体的には、CVD法等により、基板110上に絶縁膜を形成し、続いて、RIE法等により、基板110および素子分離絶縁膜111が露出するように絶縁膜を除去して側壁116を形成する。次に、CVD法等により、基板110上に層間絶縁膜117を形成し、CMPChemicalMechanicalPolishing法等により、平坦化してダミーゲート113を露出させる。層間絶縁膜117は、例えば、シリコン酸化膜またはシリコン酸化膜よりも低誘電率となるフッ素添加シリコン酸化膜SiOF等を含んで形成される。次に、図6cに示すように、RIE法等により、露出するダミーゲート113と共にダミーゲート113下のシリコン酸化膜112を除去し、層間絶縁膜117に開口118を形成する。次に、図6dに示すように、イオン注入法等により、層間絶縁膜117をマスクとして不純物を開口118に露出する基板110に注入して局所チャネル119を形成する。具体的には、p型のトランジスタを形成する領域には、アンチモンSbまたはヒ素を1×1018cm-3から5×1018cm-3の濃度で注入して局所チャネル119を形成する。また、n型のトランジスタを形成する領域には、インジウムを1×1018cm-3から5×1018cm-3の濃度で注入して局所チャネル119を形成する。次に、図6eに示すように、CVD法等により、開口118の底部にゲート絶縁膜120を形成し、続いて、CVD法等により、開口118を埋めるようにゲート電極材膜121を形成する。ゲート絶縁膜120は、例えば、シリコン酸窒化膜SiONまたはシリコン酸窒化膜よりも低誘電率となるHigh-k材料を含んで形成される。このHigh-k材料は、例えば、ハフニウムシリコン酸化窒化膜HfSiON、ハフニウム酸化膜HfO2等のハフニウム系の酸化膜またはシリコン酸窒化膜等を含んで形成される。次に、図6fに示すように、CMP法等により、層間絶縁膜117上のゲート電極材膜121を除去してゲート電極122を形成し、所望のトランジスタを得る。第6の実施の形態の効果第6の実施の形態によれば、不純物拡散を抑制し、また、短チャネル効果が小さく、さらに、寄生抵抗の低いオフ電流値に対するオン電流値の比Ion/Ioff比の大きい高性能トランジスタが形成できる。変形例また、上記の実施の形態の変形例として、リンと炭素またはフッ素、ボロンと炭素またはフッ素のイオン注入を、プラズマドーピング法を用いて同時に行っても良い。具体的には、ヘリウムまたは水素の希釈ガスの雰囲気において、PH3を用いてプラズマを形成すると共に、炭素の場合はCH4、フッ素の場合はF2またはPF3のいずれかを用いてプラズマを形成し、リンと炭素またはフッ素の同時ドーピングまたは連続ドーピングを行う。ボロンを用いる場合は、B2H6をヘリウムで希釈したガスか、水素で希釈したガスを用いて行われる。プラズマドーピング法を行う際には、半導体層1の温度を-60°Cから50°Cの間で行うことが好ましく、さらに、不純物注入層9とシリコン単結晶であるソースドレイン領域6との界面の平坦性を良くするために、30°C以下で行うことが好ましい。不純物濃度の上限値と下限値の検討図7は、炭素濃度とコンタクト抵抗率およびリーク電流のグラフである。図8は、フッ素濃度とコンタクト抵抗率およびリーク電流のグラフである。図9は、窒素濃度とコンタクト抵抗率およびリーク電流のグラフである。図7は、横軸がC濃度cm-3、図7の紙面左側の縦軸がコンタクト抵抗率Ωcm2、図7の紙面右側の縦軸がリーク電流A/cm2である。また、図7に示す白丸の記号は、C濃度に対応するリーク電流を示し、黒丸の記号は、C濃度に対するコンタクト抵抗率を示している。図8は、横軸がF濃度cm-3、図8の紙面左側の縦軸がコンタクト抵抗率Ωcm2、図8の紙面右側の縦軸がリーク電流A/cm2である。また、図8に示す白丸の記号は、F濃度に対応するリーク電流を示し、黒丸の記号は、F濃度に対するコンタクト抵抗率を示している。図9は、横軸がN濃度cm-3、図9の紙面左側の縦軸がコンタクト抵抗率Ωcm2、図9の紙面右側の縦軸がリーク電流A/cm2である。また、図9に示す白丸の記号は、N濃度に対応するリーク電流を示し、黒丸の記号は、N濃度に対するコンタクト抵抗率を示している。図7から図9に図示したコンタクト抵抗率は、Si基板に表面濃度が2E15cm-2以上になるように導電型不純物をドーピングして活性化の熱処理を行い、Si基板上にSi酸化膜を形成し、20~100nmのコンタクト径のコンタクトを開口したKelvinパターンをSi酸化膜に形成し、このKelvinパターンを用いてW/TiN/Ti電極および配線パターンを形成し、Si基板との界面部分にTiSi2を形成した後に、50~500μAの定電流を流しながら、電圧を測定してコンタクト抵抗値を求め、その値にコンタクト面積を乗じてコンタクト抵抗率を算出したものである。以下に、C濃度、F濃度、N濃度の上限値と下限値について検討する。イオン注入する不純物が炭素の場合、図7に示すように、シリコン中のC濃度が、およそ1E21cm-31×1021cm-3を超えると、格子間原子となる炭素が多くなり、結晶欠陥を形成しやすくなるため、コンタクト抵抗を抑えるためには、C濃度をおよそ1E21cm-31×1021cm-3未満に設定する必要がある。また、シリコン中のC濃度が、およそ5E19cm-35×1019cm-3になるとリンやボロンの拡散抑制効果が小さくなるため、例えば、ゲート長が30nm以下のMOSFETMetalOxideSemiconductorFieldEffectTransistorでは、ソース領域とドレイン領域が短絡しやすくなり、その結果としてリーク電流が大きくなり所望の性能が得られない。従って、C濃度は、5E19cm-35×1019cm-3以上、1E21cm-31×1021cm-3未満が望ましい。イオン注入する不純物がフッ素の場合、図8に示すように、シリコン中のF濃度が、およそ1E21cm-31×1021cm-3を超えると、余剰のフッ素がシリコンのダングリングボンドを終端して結晶欠陥を形成する。一度結晶欠陥が形成されると、そこにボロンやリンが集まりやすくなり、不純物分布の再現性が得られなくなると共にpn接合リーク電流の増大を招く。よってコンタクト抵抗は、図8に示すように、およそ1E21cm-31×1021cm-3以上のF濃度で急激に増大するために、F濃度は、およそ1E21cm-31×1021cm-3未満に抑える必要がある。また炭素と同様に、F濃度が、およそ5E19cm-35×1019cm-3になるとリンやボロンの拡散抑制効果が小さくなるため、例えば、ゲート長が30nm以下のMOSFETでは、ソース領域とドレイン領域が短絡しやすくなり、その結果としてリーク電流が大きくなって所望の性能が得られない。従って、F濃度は、5E19cm-35×1019cm-3以上、1E21cm-31×1021cm-3未満が望ましい。イオン注入する不純物が窒素の場合、図9に示すように、シリコン中のN濃度が、およそ1E20cm-31×1020cm-3を超えるとp型またはn型不純物の活性化効率が低下してコンタクト抵抗が上昇するため、N濃度は、およそ1E20cm-31×1020cm-3未満が望ましい。またp型またはn型不純物の拡散を抑制するという観点から、上記の濃度範囲を考慮すると、N濃度は、およそ5E19cm-35×1019cm-3以上が必要である。従って、N濃度は、5E19cm-35×1019cm-3以上、1E20cm-31×1020cm-3未満が望ましい。なお、上記の変形例によれば、p型およびn型トランジスタを製造する工程を短縮することができ、半導体装置の製造コストを抑制することができる。またp型またはn型不純物の拡散を抑制して、かつ高濃度に活性化できるために電極を形成した時のコンタクト抵抗の上昇を抑えて、歩留まりの高いLSI製造プロセスが実現可能となる。実施の形態の効果以上説明した実施の形態によれば、注入した不純物の拡散を抑制しつつ結晶欠陥を低減することができる。また、以上説明した実施の形態によれば、低温で不純物拡散層の形成を行うことができるので、高い温度での熱処理が好ましくない半導体装置の製造に有効である。さらに、以上説明した実施の形態によれば、結晶欠陥が低減するので、リーク電流を減少させることができる。本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。