"基板上に配置されるゲート電極と、前記基板上に配置され、前記ゲート電極の上部に位置するリセス構造を含むゲート絶縁層と、前記ゲート絶縁層の一側上に配置されるソース電極と、前記ゲート絶縁層の他側上に配置されるドレーン電極と、前記リセス構造を埋め立て、前記ソース電極及び前記ドレーン電極上に配置されるアクティブパターンと、を含む酸化物半導体素子。前記ソース電極及び前記ドレーン電極は、それぞれ金属、合金、金属窒化物、導電性金属酸化物、及び透明導電性物質からなるグループから選択された少なくとも一つを含むことを特徴とする請求項1に記載の酸化物半導体素子。前記アクティブパターンは二成分系化合物ABx、三成分系化合物ABxCy、または四成分系化合物ABxCyDzを含む半導体酸化物を含むことを特徴とする請求項1に記載の酸化物半導体素子。前記アクティブパターンはインジウムIn、亜鉛Zn、ガリウムGa、錫Sn、チタンTi、アルミニウムAl、ハフニウムHf、ジルコニウムZr、及びマグネシウムMgからなるグループから選択された一つ以上を含む半導体酸化物を含むことを特徴とする請求項3に記載の酸化物半導体素子。前記アクティブパターンは前記半導体酸化物にリチウムLi、ナトリウムNa、マンガンMn、ニッケルNi、パラジウムPd、銅Cu、炭素C、窒素N、リンP、チタンTi、ジルコニウムZr、バナジウムV、ルテニウムRu、ゲルマニウムGe、錫Sn、及びフッ素Fからなるグループから選択された一つ以上が添加された組成を有することを特徴とする請求項3に記載の半導体酸化物素子。前記リセス構造は前記ゲート絶縁層にプラズマ処理及び洗浄処理のうち、少なくとも一つを遂行して得ることを特徴とする請求項1に記載の酸化物半導体素子。前記リセス構造は前記基板に対して第1傾斜角度を有する側壁を含み、前記ソース電極及び前記ドレーン電極は、それぞれ前記基板に対して第2傾斜角度を有する側壁を含むことを特徴とする請求項1に記載の酸化物半導体素子。前記第2傾斜角度は、前記第1傾斜角度より大きいことを特徴とする請求項7に記載の酸化物半導体素子。前記第1傾斜角度と前記第2傾斜角度との間の比は、10:05~10:90であることを特徴とする請求項8に記載の酸化物半導体素子。前記アクティブパターンの下部は、前記リセス構造を埋め立て、前記アクティブパターンの中央部は前記ソース及びドレーン電極に接触することを特徴とする請求項1に記載の酸化物半導体素子。前記アクティブパターンの中央部の側壁の傾斜角度が、前記アクティブパターンの下部の側壁傾斜角度より大きいことを特徴とする請求項10に記載の酸化物半導体素子。前記下部の側壁の傾斜角度と前記中央部の側壁の傾斜角度の間の比は、10:05~10:90であることを特徴とする請求項11に記載の酸化物半導体素子。前記ゲート絶縁層は平坦な上面を有することを特徴とする請求項1に記載の酸化物半導体素子。前記リセス構造の深さと前記ゲート絶縁層の厚さの間の比は、10:17~10:300であることを特徴とする請求項13に記載の酸化物半導体素子。前記ゲート絶縁層は前記ゲート電極に隣接する段差部を含むことを特徴とする請求項1に記載の酸化物半導体素子。前記リセス構造の深さと前記ゲート絶縁層の厚さの間の比は、10:17~10:100であることを特徴とする請求項15に記載の酸化物半導体素子。前記ソース電極及び前記ドレーン電極は、それぞれ前記ゲート絶縁層の段差部に隣接する段差部を含むことを特徴とする請求項15に記載の酸化物半導体素子。前記ソース電極は第1電極パターン及び第2電極パターンを含み、前記ドレーン電極は第3電極パターン及び第4電極パターンを含むことを特徴とする請求項1に記載の酸化物半導体素子。前記第1電極パターン及び前記第3電極パターンは、それぞれ金属、合金、及び透明導電性物質からなるグループから選択された少なくとも一つを含み、前記第2電極パターン及び前記第4電極パターンは、それぞれ金属窒化物または透明導電性物質の窒化物を含むことを特徴とする請求項18に記載の酸化物半導体素子。基板上にゲート電極を形成する段階と、前記基板上に前記ゲート電極を覆うゲート絶縁層を形成する段階と、前記ゲート絶縁層上に電極層を形成する段階と、前記電極層上にマスクパターンを形成する段階と、前記マスクパターンを利用して前記電極層をエッチングして、前記ゲート絶縁層上にソース電極及びドレーン電極を形成する段階と、前記ソース電極と前記ドレーン電極との間の前記ゲート絶縁層にリセス構造を形成する段階と、前記ゲート絶縁層、前記ソース電極、及び前記ドレーン電極上にアクティブパターンを形成する段階と、を含む酸化物半導体素子の製造方法。前記リセス構造はプラズマ処理及び洗浄処理のうち、少なくとも一つを遂行して形成することを特徴とする請求項20に記載の酸化物半導体素子の製造方法。前記プラズマ処理はフッ化硫黄を含むガス、フッ化塩素を含むガス、塩化水素を含むガス、ホウ素塩化物を含むガス、炭化水素を含むガス、酸素を含むガス、及びオゾンを含むガスからなるグループから選択された一つ以上のガスから生成されるプラズマを使って遂行することを特徴とする請求項21に記載の酸化物半導体素子の製造方法。前記洗浄処理は、金属化合物を除去することのできる溶液を使って遂行することを特徴とする請求項21に記載の酸化物半導体素子の製造方法。前記金属化合物を除去することのできる溶液は、フッ化水素を含む溶液、塩化水素を含む溶液、リン酸を含む溶液、水酸化カリウムを含む溶液、臭化水素を含む溶液、及び臭化ヨウ素を含む溶液から選択された一つ以上を含むことを特徴とする請求項23に記載の酸化物半導体素子の製造方法。前記リセス構造の形成後、前記ソース及びドレーン電極から前記マスクパターンを除去する段階をさらに含むことを特徴とする請求項21に記載の酸化物半導体素子の製造方法。前記リセス構造を形成する段階は、前記ソース電極とドレーン電極との間の前記ゲート絶縁層に対してプラズマ処理を遂行して前記ゲート絶縁層に予備リセス構造を形成する段階と、前記ソース及びドレーン電極から前記マスクパターンを除去する段階と、前記予備リセス構造を有するゲート絶縁層に対して洗浄処理を遂行する段階と、をさらに含むことを特徴とする請求項20に記載の酸化物半導体素子の製造方法。前記リセス構造を形成する段階は、前記ソース電極とドレーン電極との間の前記ゲート絶縁層に対してプラズマ処理を遂行して前記ゲート絶縁層に予備リセス構造を形成する段階と、前記予備リセス構造を有するゲート絶縁層に対して洗浄処理を遂行して前記ゲート絶縁層に前記リセス構造を形成する段階と、前記ソース及びドレーン電極から前記マスクパターンを除去する段階と、をさらに含むことを特徴とする請求項20に記載の酸化物半導体素子の製造方法。前記電極層を形成する段階は、前記ゲート絶縁層上に第1電極膜を形成する段階と、前記第1電極膜上に第2電極膜を形成する段階と、をさらに含むことを特徴とする請求項20に記載の酸化物半導体素子の製造方法。前記第2電極膜を形成する段階は、前記第1電極膜を窒化処理する段階を含むことを特徴とする請求項28に記載の酸化物半導体素子の製造方法。前記第2電極膜を形成する段階は、前記第1電極膜を窒素を含む雰囲気下で熱処理する段階または前記第1電極膜を窒素を含むガスから生成されたプラズマで処理する段階を含むことを特徴とする請求項29に記載の酸化物半導体素子の製造方法。前記ソース電極及びドレーン電極を形成する段階は、前記第2電極膜及び前記第1電極膜を部分的にエッチングして、前記ゲート電極の一側上に第1電極パターン及び第2電極パターンを形成し、前記ゲート電極の他側上に第3電極パターン及び第4電極パターンを形成する段階をさらに含むことを特徴とする請求項28に記載の酸化物半導体素子の製造方法。前記リセス構造を形成する段階は、前記ソース及び前記ドレーン電極から前記マスクパターンを除去する段階と、前記ソースと前記ドレーン電極との間の前記ゲート絶縁層に対してプラズマ処理及び洗浄処理のうち、少なくとも一つを遂行する段階と、をさらに含むことを特徴とする請求項28に記載の酸化物半導体素子の製造方法。基板と、前記基板上に配置されるゲート電極と、前記基板上に配置され、前記ゲート電極上部に位置するリセス構造を有するゲート絶縁層と、前記ゲート絶縁層の一側上に配置されるソース電極と、前記ゲート絶縁層の他側上に配置されるドレーン電極と、前記リセス構造を埋め立て、前記ソース電極及び前記ドレーン電極上に配置されるアクティブパターンと、前記ドレーン電極に電気的に接続される第1電極と、前記第1電極上に配置される発光層と、前記発光層上に配置される第2電極と、を含む表示装置。前記リセス構造は、前記基板に対して第1傾斜角度を有する側壁を含み、前記ソース電極及び前記ドレーン電極は、それぞれ前記基板に対して前記第1傾斜角度より大きな第2傾斜角度を有する側壁を含むことを特徴とする請求項33に記載の表示装置。前記アクティブパターンの下部は前記リセス構造を埋め立て、前記アクティブパターンの中央部は、前記ソース及びドレーン電極に接触し、前記アクティブパターンの中央部の側壁の傾斜角度が前記アクティブパターンの下部の側壁傾斜角度より大きいことを特徴とする請求項33に記載の表示装置。前記ゲート絶縁層は平坦な上面を有し、前記リセス構造の深さと前記ゲート絶縁層の厚さの間の比は、10:17~10:300であることを特徴とする請求項33に記載の表示装置。前記ゲート絶縁層は前記ゲート電極に隣接する段差部を含み、前記リセス構造の深さと前記ゲート絶縁層の厚さの間の比は、10:17~10:100であることを特徴とする請求項33に記載の表示装置。基板上にゲート電極を形成する段階と、前記基板上に前記ゲート電極を覆うゲート絶縁層を形成する段階と、前記ゲート絶縁層上に電極層を形成する段階と、前記電極層上にマスクパターンを形成する段階と、前記マスクパターンを利用して前記電極層をエッチングし前記ゲート絶縁層上にソース電極及びドレーン電極を形成する段階と、前記ソース電極と前記ドレーン電極との間の前記ゲート絶縁層にリセス構造を形成する段階と、前記ゲート絶縁層、前記ソース電極、及び前記ドレーン電極上にアクティブパターンを形成する段階と、前記ドレーン電極に電気的に接続される第1電極を形成する段階と、前記第1電極上に発光層を形成する段階と、前記発光層上に第2電極を形成する段階と、を含む表示装置の製造方法。前記リセス構造はプラズマ処理及び洗浄処理のうち、少なくとも一つを遂行して形成されることを特徴とする請求項38に記載の表示装置の製造方法。前記リセス構造を形成する段階は、前記ソース電極とドレーン電極との間の前記ゲート絶縁層にプラズマ処理を遂行して前記ゲート絶縁層に予備リセス構造を形成する段階と、前記ソース及びドレーン電極から前記マスクパターンを除去する段階と、前記予備リセス構造を有するゲート絶縁層に洗浄処理を遂行する段階と、をさらに含むことを特徴とする請求項38に記載の表示装置の製造方法。前記リセス構造を形成する段階は、前記ソース電極とドレーン電極との間の前記ゲート絶縁層に対してプラズマ処理を遂行して前記ゲート絶縁層に予備リセス構造を形成する段階と、前記予備リセス構造を有するゲート絶縁層に対して洗浄処理を遂行して前記ゲート絶縁層に前記リセス構造を形成する段階と、前記ソース電極及びドレーン電極から前記マスクパターンを除去する段階と、をさらに含むことを特徴とする請求項38に記載の表示装置の製造方法。第38項において、前記電極層を形成する段階は、前記ゲート絶縁層上に第1電極膜を形成する段階と、前記第1電極膜を窒化処理して前記第1電極膜上に第2電極膜を形成する段階と、をさらに含み、前記ソース電極及び前記ドレーン電極を形成する段階は、前記第2電極膜及び前記第1電極膜を部分的にエッチングして、前記ゲート電極の一側上に第1電極パターン及び第2電極パターンを形成し、前記ゲート電極の他側上に第3電極パターン及び第4電極パターンを形成する段階をさらに含み、前記リセス構造を形成する段階は、前記ソース及び前記ドレーン電極から前記マスクパターンを除去する段階と、前記ソースと前記ドレーン電極との間の前記ゲート絶縁層に対してプラズマ処理及び洗浄処理のうち、少なくとも一つを遂行する段階と、をさらに含むことを特徴とする請求項38に記載の表示装置の製造方法。本発明の一目的は、リセス構造を有するゲート絶縁層を具備して向上した電気的特性を確保することのできる酸化物半導体素子を提供することにある。本発明の他の目的は、リセス構造を有するゲート絶縁層を具備して向上した電気的特性を確保することのできる酸化物半導体素子の製造方法を提供することにある。本発明のまた他の目的は、リセス構造を含み、電気的特性が改善した酸化物半導体素子を含む表示装置を提供することにある。本発明のさらに他の目的は、リセス構造を含み、電気的特性が改善した酸化物半導体素子を含む表示装置の製造方法を提供することにある。しかし、本発明が解決しようとする課題は上述の目的に限定されるのではなく、本発明の思想及び領域から逸脱しない範囲内で多様に拡張されるようにすることができる。上述した本発明の一目的を達成するために、本発明の例示的な実施形態に係る酸化物半導体素子にはゲート電極、リセス構造を有するゲート絶縁層、ソース電極、ドレーン電極、及びアクティブパターンを含むようにすることができる。前記ゲート電極は基板上に配置されるようにすることができ、前記ゲート絶縁層は前記ゲート電極を覆って前記基板上に配置されるようにすることができる。前記リセス構造は前記ゲート電極の上部に位置することができる。前記ソース電極及び前記ドレーン電極は、それぞれ前記ゲート絶縁層の一側及び他側上に配置されるようにすることができる。前記アクティブパターンは前記リセス構造を満たすことができ、前記ソース電極及び前記ドレーン電極上に配置されるようにすることができる。前記リセス構造は前記ゲート絶縁層にプラズマ処理及び/または洗浄処理を遂行して形成することができる。例示的な実施形態において、前記ソース電極及び前記ドレーン電極には、それぞれ金属、合金、金属窒化物、導電性金属酸化物、透明導電性物質などを含むようにすることができる。これらは単独または互いに組合わせて使うことができる。例示的な実施形態によると、前記アクティブパターンには二成分系化合物、三成分系化合物、または、四成分系化合物を含む半導体酸化物を含むようにすることができる。例えば、前記アクティブパターンは、インジウム、亜鉛、ガリウム、錫、チタン、アルミニウム、ハフニウム、ジルコニウム、マグネシウムなどを含む半導体酸化物を含むようにすることができる。これらは単独または互いに組合わせて含まれるようにすることができる。他の例示的な実施形態において、前記アクティブパターンは前記半導体酸化物にリチウム、ナトリウム、マンガン、ニッケル、パラジウム、銅、炭素、窒素、リン、チタン、ジルコニウム、バナジウム、ルテニウム、ゲルマニウム、錫、フッ素などが添加された組成を有するようにすることができる。これらは単独または互いに組合わせて添加することができる。例示的な実施形態において、前記リセス構造は前記基板に対して第1傾斜角度を有する側壁を含むようにすることができ、前記ソース電極及び前記ドレーン電極はそれぞれ前記基板に対して第2傾斜角度を有する側壁を含むようにすることができる。この場合、前記第2傾斜角度は前記第1傾斜角度より実質的に大きいこともある。例えば、前記第1傾斜角度と前記第2傾斜角度との間の比は、約10:05~約10:90程度になるようにすることができる。例示的な実施形態において、前記アクティブパターンの下部は前記リセス構造を満たすようにすることができ、前記アクティブパターンの中央部は前記ソース及びドレーン電極に接触するようにすることができる。ここで、前記アクティブパターンの中央部の側壁の傾斜角度が前記アクティブパターンの下部の側壁傾斜角度より実質的に大きいこともある。例えば、前記アクティブパターンの下部の側壁の傾斜角度と前記アクティブパターンの中央部の側壁の傾斜角度との間の比は、約10:05~約10:90程度になるようにすることができる。例示的な実施形態において、前記ゲート絶縁層は実質的に平坦な上面を有するようにすることができる。この場合、前記リセス構造の深さと前記ゲート絶縁層の厚さとの間の比は、約10:17~約10:300程度になるようにすることができる。他の例示的な実施形態において、前記ゲート絶縁層は前記ゲート電極に隣接する段差部を含むようにすることができる。そこで、前記リセス構造の深さと前記ゲート絶縁層の厚さとの間の比は約10:17~約10:100程度になるようにすることができる。また、前記ソース電極及び前記ドレーン電極はそれぞれ前記ゲート絶縁層の段差部に隣接する段差部を含むようにすることができる。例示的な実施形態において、前記ソース電極は第1電極パターン及び第2電極パターンを含むようにすることができ、前記ドレーン電極は第3電極パターン及び第4電極パターンを含むようにすることができる。例えば、前記第1電極パターン及び前記第3電極パターンは、それぞれ金属、合金、透明導電性物質などを含むようにすることができる。また、前記第2電極パターン及び前記第4電極パターンはそれぞれ金属窒化物を含むようにすることができる。上述した本発明の他の目的を達成するために、本発明の例示的な実施形態に係る酸化物半導体素子の製造方法において、基板上にゲート電極を形成した後、前記基板上に前記ゲート電極を覆うゲート絶縁層を形成することができる。前記ゲート絶縁層上に電極層を形成した後、前記電極層上にマスクパターンを形成することができる。前記マスクパターンをエッチングマスクとして利用して前記電極層をエッチングすることによって前記ゲート絶縁層上にソース電極及びドレーン電極を形成した後、前記ソース電極と前記ドレーン電極との間の前記ゲート絶縁層にリセス構造を形成することができる。前記ゲート絶縁層、前記ソース電極、及び前記ドレーン電極上にはアクティブパターンが形成されるようにすることができる。例示的な実施形態において、前記リセス構造はプラズマ処理及び/または洗浄処理を遂行して得られるようにすることができる。例えば、前記プラズマ処理はフッ化硫黄sulfurfluorideを含むガス、フッ化塩素を含むガス、塩化水素を含むガス、ホウ素塩化物を含むガス、炭化水素を含むガス、酸素を含むガス、オゾンを含むガスなどから生成されるプラズマを使って遂行することができる。これらのガスは、単独または互いに組合わせて使うことができる。また、前記洗浄処理は金属化合物を除去できる溶液を使って遂行することができる。例えば、前記金属化合物を除去できる溶液は、フッ化水素を含む溶液、塩化水素を含む溶液、リン酸を含む溶液、水酸化カリウムを含む溶液、臭化水素を含む溶液、臭化ヨウ素を含む溶液を含むようにすることができる。これらの溶液は単独または互いに組合わせて使うことができる。例示的な実施形態において、前記リセス構造の形成後に前記ソース及びドレーン電極から前記マスクパターンを除去することができる。例示的な実施形態に係る前記リセス構造を形成する過程において、前記ソース電極とドレーン電極との間の前記ゲート絶縁層にプラズマ処理を遂行して前記ゲート絶縁層に予備リセス構造を形成することができる。前記ソース及びドレーン電極から前記マスクパターンを除去した後、前記予備リセス構造を有するゲート絶縁層に洗浄処理を遂行することができる。例示的な実施形態に係る前記リセス構造を形成する過程において、前記ソース電極とドレーン電極との間の前記ゲート絶縁層に対してプラズマ処理を遂行して前記ゲート絶縁層に予備リセス構造を形成した後、前記予備リセス構造を有するゲート絶縁層に対して洗浄処理を遂行して前記ゲート絶縁層に前記リセス構造を形成することができる。前記リセス構造の形成後に前記ソース電極及びドレーン電極から前記マスクパターンを除去することができる。例示的な実施形態に係る前記電極層を形成する過程において、前記ゲート絶縁層上に第1電極膜を形成した後、前記第1電極膜上に第2電極膜を形成することができる。ここで、前記第2電極膜は前記第1電極膜の上部を窒化処理して得ることができる。例えば、前記第2電極膜は、前記第1電極膜を窒素を含む雰囲気下で熱処理するか、または、前記第1電極膜を窒素を含むガスから生成されたプラズマで処理して形成することができる。また、前記第2電極膜及び前記第1電極膜を部分的にエッチングして、前記ゲート電極の一側上に第1電極パターン及び第2電極パターンを含む前記ソース電極を形成することができ、前記ゲート電極の他側上に第3電極パターン及び第4電極パターンを含む前記ドレーン電極を形成することができる。前記リセス構造物を形成する過程において、前記ソース電極及び前記ドレーン電極から前記マスクパターンを除去した後、前記ソース電極と前記ドレーン電極との間の前記ゲート絶縁層に対してプラズマ処理及び/または洗浄処理を遂行することができる。上述の本発明のまた他の目的を達成するために、本発明の例示的な実施形態に係る表示装置は、基板、前記基板上に配置されるゲート電極、前記ゲート電極を覆って前記基板上に配置されるゲート絶縁層、前記ゲート絶縁層の一側上に配置されるソース電極、前記ゲート絶縁層の他側上に配置されるドレーン電極、前記ゲート絶縁層、前記ソース電極、及び前記ドレーン電極上に配置されるアクティブパターン、前記ドレーン電極に電気的に接続される第1電極、前記第1電極上に配置される発光層、そして前記発光層上に配置される第2電極を含むようにすることができる。前記ゲート絶縁層は前記ゲート電極の上部に位置するリセス構造を含むようにすることができる。前記アクティブパターンは前記リセス構造を満たして前記ソース電極及び前記ドレーン電極上に配置されるようにすることができる。上述の本発明のさらに他の目的を達成するために、本発明の例示的な実施形態に係る表示装置の製造方法において、基板上にゲート電極を形成した後、前記基板上に前記ゲート電極を覆うゲート絶縁層を形成することができる。前記ゲート絶縁層上に電極層を形成した後、前記電極層上にマスクパターンを形成することができる。前記マスクパターンを利用して前記電極層をエッチングして前記ゲート絶縁層上にソース電極及びドレーン電極を形成することができる。前記ソース電極と前記ドレーン電極との間の前記ゲート絶縁層にリセス構造を形成することができる。前記ゲート絶縁層、前記ソース電極、及び前記ドレーン電極上にアクティブパターンを形成することができる。前記ドレーン電極に電気的に接続される第1電極を形成した後、前記第1電極上に発光層及び第2電極を形成することができる。前記リセス構造はプラズマ処理及び/または洗浄処理を遂行して形成することができる。本発明の例示的な実施形態によると、プラズマ処理及び/または洗浄処理を通じてソース電極とドレーン電極との間のゲート絶縁層にリセス構造を形成するので、前記ソース電極及びドレーン電極を形成する間に前記ゲート絶縁層に生成される内部応力を除去することができ、前記ゲート絶縁層に発生するエッチング損傷とそれに起因する残留応力も効果的に除去することができる。また、前記ゲート絶縁層とアクティブパターンとの間に残留する金属原子、金属化合物などのエッチング副産物を前記ゲート絶縁層から完全に除去することができる。前記リセス構造を埋め立てながら前記アクティブパターンに形成される前記酸化物半導体素子のチャネル領域が均一且つ平坦になり、前記酸化物半導体素子の動作電流の低下、閾値電圧分布の増加、前記チャネル領域においての電荷移動度の減少などの電気的特性の劣化を防止して向上した電気的特性を確保することができる。また、前記リセス構造によって前記ゲート絶縁層が相対的に薄い厚さを有するので、前記酸化物半導体素子の電荷移動度、駆動電流などの電気的特性をより向上させることができる。前記酸化物半導体素子を有機発光表示装置、フレキシブルディスプレイ装置などのような表示装置に適用する場合、前記表示装置の厚さを減少させることができ、前記表示装置によってディスプレイされる画像の解像度を増加させることができ、画面の駆動速度も向上させることができる。以下、本発明の例示的な実施形態に係る酸化物半導体素子、酸化物半導体素子の製造方法、酸化物半導体素子を含む表示装置、及び酸化物半導体素子を含む表示装置の製造方法について添付する図面を参照して詳細に説明するが、本発明が下記実施形態によって制限されるのではなくて、該当分野で通常の知識を有する者であれば本発明の技術的思想を逸脱しない範囲内で本発明を多様な他の形態で実現することができる。本明細書において、特定の構造的乃至機能的説明は単に本発明の実施形態を説明するための目的として例示したことであり、本発明の実施形態は多様な形態で実施されるようにすることができ、本明細書に説明した実施形態に限定するとは解釈されず、本発明の思想及び技術範囲に含まれるすべての変更、均等物乃至代替物を含むことと理解するべきである。ある構成要素が他の構成要素に連結されている、または接続されていると言及された場合には、その他の構成要素に直接的に連結されていたり、接続されていたりすることも意味するが、中間に他の構成要素が存在する場合も含むと理解するべきである。一方、ある構成要素が他の構成要素に直接連結されている、または直接接続されていると言及された場合には、中間に他の構成要素が存在しないと理解すべきである。構成要素の間の関係を説明する他の表現、すなわち~間にと直接~間にまたは~に隣接すると~に直接隣接する等も同く解釈すべきである。本明細書で使用した用語は単に特定の実施形態を説明するために使用したもので、本発明を限定するものではない。単数の表現は文脈上明白に異なるように意味しない限り、複数の表現を含む。本明細書で、含むまたは有する等の用語は明細書上に記載された特徴、数字、段階、動作、構成要素、部品または、これを組み合わせたのが存在するということを示すものであって、一つまたはそれ以上の他の特徴や数字、段階、動作、構成要素、部品または、これを組み合わせたものなどの存在または、付加の可能性を、予め排除するわけではない。別に定義しない限り、技術的或いは科学的用語を含み、本明細書中において使用される全ての用語は本発明が属する技術分野で通常の知識を有する者であれば、一般的に理解するのと同一の意味を有する。一般的に使用される辞書において定義する用語と同じ用語は関連技術の文脈上に有する意味と一致する意味を有するものと理解するべきで、本明細書において明白に定義しない限り、理想的或いは形式的な意味として解釈してはならない。第1、第2、第3、第4等の用語は多様な構成要素を説明するのに使用することができるが、これらの構成要素がこのような用語によって限定されてはならない。前記用語は一つの構成要素を他の構成要素から区別する目的で使われる。例えば、本発明の権利範囲から逸脱せずに第1構成要素が第2、第3または第4構成要素と命名することができ、類似に第2乃至第4構成要素も交互に命名することができる。酸化物半導体素子及び酸化物半導体素子の製造方法図1は本発明の例示的な実施形態に係る酸化物半導体素子を説明するための断面図である。図2は本発明の例示的な実施形態に係る酸化物半導体素子の製造方法を説明するための工程フローチャートである。図1を参照すると、前記酸化物半導体素子は基板5上に提供されるようにすることができ、ゲート電極10、ゲート絶縁層15、ソース電極20、ドレーン電極25及びアクティブパターン30を含むようにすることができる。基板5は透明絶縁基板を含むようにすることができる。例えば、基板5はガラス基板、透明プラスチック基板、透明金属酸化物基板などから構成されるようにすることができる。例示的な実施形態において、基板5上にはバッファ層図示せずが形成されるようにすることができる。前記バッファ層は基板5に不純物が拡散する現象を防止することができ、基板5全体の平坦度を向上させる役割を遂行することができる。即ち、基板5の上面が相対的に不均一な場合でも、前記バッファ層が平坦な上面を有しながら基板5上に配置されるようにすることができる。また、基板5上に前記バッファ層が存在する場合、ゲート電極10を形成する間に発生する応力stressを減少させてゲート電極10をより容易に形成することができる。前記バッファ層はシリコン化合物を含むようにすることができる。例えば、前記バッファ層はシリコン酸化物SiOx、シリコン酸窒化物SiOxNy等からなるようにすることができる。前記バッファ層はシリコン化合物からなる単層構造または多層構造を有するようにすることができる。図1及び図2を参照すると、ゲート電極10は基板5上に形成するステップS10。ゲート電極10には前記酸化物半導体素子が適用される表示装置のゲートライン図示せずが接続されるようにすることができる。ゲート電極10は金属、合金、金属窒化物、導電性金属酸化物、透明導電性物質などを含むようにすることができる。例えば、ゲート電極10はアルミニウムAl、アルミニウムを含む合金、アルミニウム窒化物AlNx、銀Ag、銀を含む合金、タングステンW、タングステン窒化物WNx、銅Cu、銅を含む合金、ニッケルNi、クロムCr、モリブデンMo、モリブデンを含む合金、チタンTi、チタン窒化物TiNx、白金Pt、タンタルTa、ネオジムNd、スカンジウムSc、タンタル窒化物TaNx、ストロンチウムルテニウム酸化物SrRuxOy、亜鉛酸化物ZnOx、インジウム錫酸化物ITO、錫酸化物SnOx、インジウム酸化物InOx、ガリウム酸化物GaOx、インジウム亜鉛酸化物IZO等を含むようにすることができる。これらは単独または互いに組合わせて使うことができる。例示的な実施形態において、ゲート電極10は上述の金属、合金、金属窒化物、導電性金属酸化物、または透明導電性物質からなる単層構造を有するようにすることができる。また、ゲート電極10は上述した金属、合金、金属窒化物、導電性金属酸化物、及び/または、透明導電性物質で構成された多層構造から形成することもできる。ゲート電極10が前記透明導電性物質を含む場合、後述のように前記酸化物半導体素子の構成要素が全体的に透明な物質からなるようにすることができるので前記酸化物半導体素子を透明なフレキシブルディスプレイ装置などに容易に適用することができる。従来の表示装置に適用されるトランジスタのゲート電極はアルミニウム、銀、銅などのような抵抗の低い金属からなる。しかし、このように抵抗の低い金属は耐熱性が相対的に低かったりまたは相対的に腐食されやすいという問題がある。このような問題点を考慮して例示的な実施形態によると、電気伝導性が相対的に高い第1金属と耐熱性が優れた第2金属を組み合わせてゲート電極10を具現することができる。即ち、ゲート電極10は、アルミニウム、銀、銅などの抵抗の低い第1金属膜とモリブデン、チタン、クロム、タンタル、ルテニウム、タングステン、ネオジム、スカンジウムなどの耐熱性が相対的に優れた第2金属膜または金属化合物膜が組合わせられた多層構造を有するようにすることができる。例えば、ゲート電極10は、アルミニウム膜とモリブデン膜、銀膜とモリブデン膜、銅膜とモリブデン膜、銅膜とチタン窒化物膜、銅膜とタンタル窒化物膜、チタン窒化物膜とモリブデン膜などのような多様な膜の組合せを含む多層構造を有するようにすることができる。また、ゲート電極10は相対的に優れた電気伝導性を有する第1金属のうちいずれか一つ以上を含む第1金属膜、相対的に優れた耐熱性を有する第2金属のうちいずれかの一つ以上を含む第2金属膜及び/または耐熱性が相対的に優れた金属化合物のうちいずれか一つ以上を含む金属化合物膜のうち少なくとも一つを含む多層構造を有するようにすることもできる。図1及び図2に図示したように、ゲート絶縁層15はゲート電極10を覆って基板5上に形成するステップS20。例示的な実施形態において、ゲート絶縁層15はゲート電極10を十分に覆いながら、ゲート電極10の周辺で段差部が生成されずに実質的に平坦な上面を有するようにすることができる。この場合、ゲート絶縁層15は相対的に厚い厚さで形成することができる。例えば、ゲート絶縁層15は基板5の上面から約500Å~約3,000Å程度の厚さを有するようにすることができる。ゲート絶縁層15はシリコン化合物、金属酸化物などを含むようにすることができる。例えば、ゲート絶縁層15はシリコン酸化物、シリコン窒化物SiNx、シリコン酸窒化物、アルミニウム酸化物AlOx、タンタル酸化物TaOx、ハフニウム酸化物HfOx、ジルコニウム酸化物ZrOx、チタン酸化物TiOx等からなるようにすることができる。これらは単独または互いに組合わせて使うことができる。また、ゲート絶縁層15は上述のシリコン化合物及び/または金属酸化物を含む単層構造または多層構造を有するようにすることができる。ソース電極20とドレーン電極25は、それぞれ下に位置するゲート電極10を中心にゲート絶縁層15の一側及び他側上に位置するようにすることができる。ゲート絶縁層15が平坦な上面を有する場合、ソース電極20及びドレーン電極25も段差部を有せず、実質的に平坦な上面を有するようにすることができる。ソース電極20には前記表示装置のデータライン図示せずが接続されるようにすることができ、ドレーン電極25には前記表示装置の画素電極図示せずが電気的に接触されるようにすることができる。例示的な実施形態に係るソース電極20及びドレーン電極25を形成する過程において、図2に図示したように、ゲート絶縁層15上に電極層を形成した後ステップS30、前記電極層上にマスクパターンを形成するステップS40。このようなマスクパターンをエッチングマスクとして利用して前記電極層をパターニングすることによって、ゲート絶縁層15上にソース電極20及びドレーン電極25を形成するステップS50。ソース電極20及びドレーン電極25は、それぞれ金属、合金、金属窒化物、導電性金属酸化物、透明導電性物質などを含むようにすることができる。例えば、ソース電極20とドレーン電極25はアルミニウムAl、銅Cu、モリブデンMo、チタンTi、クロムCr、タンタルTa、タングステンW、ネオジムNd、スカンジウムSc、これらの合金、これらの窒化物、ストロンチウムルテニウム酸化物SrRuxOy、インジウム錫酸化物、インジウム亜鉛酸化物、亜鉛酸化物、錫酸化物、カーボンナノチューブなどを含むようにすることができる。また、ソース電極20及びドレーン電極25はそれぞれ金属、合金、金属窒化物、導電性金属酸化物、及び/または、透明導電性物質からなる単層構造または多層構造を有するようにすることができる。例示的な実施形態において、アルミニウム、銅などのような相対的に低い電気抵抗を有する導電性物質でソース電極20とドレーン電極25を構成する場合には前記酸化物半導体素子の電気的特性の側面で相対的に有利なこともある。しかし、相対的に低い電気抵抗を有する導電性物質は耐熱性が相対的に低いか、または、簡単に腐食されることがある。従って、ソース電極20とドレーン電極25は前記導電性物質に耐熱性物質が追加的に含まれた組成を有するようにすることができる。ソース電極20とドレーン電極55に含まれる前記耐熱性物質の例としては、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、ルテニウム、スカンジウムなどを挙げることができる。例えば、ソース電極20及びドレーン電極25は前記耐熱性物質を含む第1導電膜、前記低抵抗物質を含む第2導電膜、前記耐熱性物質を含む第3導電膜からなる多層構造を有するようにすることができる。ソース電極20とドレーン電極25が多層構造を有する場合、前記導電性物質によってソース電極20及びドレーン電極25が低い抵抗を有しながらも、前記耐熱性物質の存在によりソース電極20及びドレーン電極25のヒロックHillock現象を防止することができる。再び図1及び図2を参照すると、ゲート絶縁層15にリセス構造recessstructure18を形成するステップS60。このように、ゲート絶縁層15の上部にリセス構造18を形成した後、ソース電極20及びドレーン電極25から前記マスクパターンを除去するステップS70。例えば、前記マスクパターンがフォトレジストを含む場合、前記マスクパターンはストリッピングstripping工程及び/またはアッシングashing工程を利用して除去することができる。例示的な実施形態において、リセス構造18はゲート絶縁層15の上面から所定の深さdで形成されるようにすることができる。例えば、リセス構造18は、ゲート絶縁層15の上面から約100Å~約300Å程度の深さdで形成することができる。これによって、リセス構造18の深さとゲート絶縁層15の厚さとの間の比率は約10:17~約10:300程度になるようにすることができる。また、リセス構造18はゲート電極10に比べて相対的に小面積を有するようにすることができる。ところが、このようなリセス構造18のサイズは前記酸化物半導体素子のサイズ、電気的特性などにより変化するようにすることができる。図1に例示的に図示した酸化物半導体素子において、リセス構造18がソース電極20とドレーン電極25との間で露出される部分のゲート絶縁層15に全体的に形成されるが、このようなリセス構造18は露出される部分のゲート絶縁層18の一部にのみ形成されるようにすることもできる。ゲート絶縁層15のリセス構造18は実質的に円形の形状、実質的に楕円形の形状、実質的に多角形の形状などの多様な平面構造を有するようにすることができる。また、リセス構造18は基板5に実質的に直交する軸線axisに対して相対的に小さな第1角度で傾斜した側壁を有するようにすることができる。例えば、リセス構造18はゲート電極10に実質的に直交する方向に対して約10°~約60°程度の第1角度で傾斜した側壁を有するようにすることができる。このようなゲート絶縁層15のリセス構造18にはアクティブパターン30の下部が位置するようにすることができる。即ち、アクティブパターン30はリセス構造18を埋め立てながらゲート絶縁層15上に配置されるようにすることができる。従って、アクティブパターン30はリセス構造18に部分的に埋め立てられる形状を有するようにすることができる。例示的な実施形態によると、ゲート絶縁層15のリセス構造18はソース電極20とドレーン電極25との間で露出されるゲート絶縁層15に対してプラズマ処理plasmatreatmentを遂行して得られるようにすることができる。即ち、リセス構造18は残留応力が生成されたりまたはエッチング損傷を受けたり、或いはエッチング副産物etchedbyproductなどが残留するゲート絶縁層15の一部を前記プラズマ処理で除去することによって形成することができる。例えば、前記プラズマ処理はフッ化硫黄SFxを含むガス、フッ化塩素CFxを含むガス、塩化水素HClを含むガス、ホウ素塩化物BClxを含むガス、炭化水素CxHyを含むガス、酸素O2を含むガス、オゾンO3を含むガスなどを含むガスから生成されるプラズマを使って遂行することができる。これらのガスは単独または互いに混合して使うことができる。他の例示的な実施形態において、リセス構造18はソース電極20とドレーン電極25との間で露出されたゲート絶縁層15を洗浄処理cleaningtreatmentを通じて部分的に除去して得ることができる。前記洗浄処理は金属化合物を除去できる溶液と純水waterまたは脱イオン水deionizedwaterの混合溶液を使って遂行することができる。即ち、前記洗浄処理は薄められた金属化合物を除去できる溶液を使って遂行することができる。例えば、前記洗浄処理はフッ化水素HFを含む溶液、塩化水素HClを含む溶液、リン酸H3PO4を含む溶液、水酸化カリウムKOHを含む溶液、臭化水素HBrを含む溶液、臭化ヨウ素HIを含む溶液などの金属化合物を除去できる溶液を使って遂行することができる。これら溶液は単独または互いに組合わせて使うことができる。また他の例示的な実施形態によると、ゲート絶縁層15のリセス構造18は上述したプラズマ処理と洗浄処理を全部遂行して得ることができる。例えば、ゲート絶縁層15の一部に対して上述のプラズマ処理と洗浄処理を順次に遂行してリセス構造18を形成することができる。また、ゲート絶縁層15の一部に対して上述したプラズマ処理を遂行し、前記ソース電極20及びドレーン電極25から前記マスクパターンを除去した後、ゲート絶縁層15の一部に対して上述の洗浄処理を遂行してリセス構造18を得ることもできる。図1及び図2に図示したように、アクティブパターン30はリセス構造18を有するゲート絶縁層15、ソース電極20、及びドレーン電極25上に形成されるステップS80。アクティブパターン30はリセス構造18を埋め立てながらゲート絶縁層15上に配置されるので、アクティブパターン30の下部側壁はリセス構造18の側壁と実質的に同じ傾斜角度を有するようにすることができる。即ち、アクティブパターン30の下部は基板5に実質的に直交する軸線に対して相対的に小さい第1傾斜角度を有するようにすることができる。上述のように、ゲート絶縁層15がリセス構造18を含む場合、ソース電極20とドレーン電極25との間に位置する部分のゲート絶縁層15の厚さがソース電極20及びドレーン電極25の下に位置する部分のゲート絶縁層15の厚さに比べて相対的に薄くなるようにすることができる。即ち、ゲート電極10上に位置するゲート絶縁層15の厚さがリセス構造18の深さdほど減少するようにすることができる。リセス構造18を埋め立てるアクティブパターン30には前記酸化物半導体素子のチャネル領域が形成されるので、前記チャネル領域の下のゲート絶縁層15が相対的に薄い厚さを有する場合には前記酸化物半導体素子の電荷移動度、駆動電流などの電気的は特性をより向上させることができる。例示的な実施形態において、ソース電極20とドレーン電極25はそれぞれゲート絶縁膜15に対して相対的に大きな第2角度で傾斜した側壁を有するようにすることができる。例えば、ソース電極20とドレーン電極25の側壁はそれぞれ基板5に実質的に直交する方向に対して約30°~約90°程度の傾斜角度を有するようにすることができる。従って、リセス構造18の第1傾斜角度と、ソース電極20及びドレーン電極25の第2傾斜角度との間の比は約10:05~約10:9.0程度になるようにすることができる。上述通り、リセス構造18、ソース電極20及びドレーン電極25がそれぞれ傾斜した側壁を有するようにすることができるので、このようなリセス構造18、ソース電極20及びドレーン電極25のプロファイルに沿ってアクティブパターン30をより容易に形成することができる。例示的な実施形態によると、アクティブパターン30はゲート絶縁層15のリセス構造18を埋め立てながらソース電極20とドレーン電極25上に配置されるようにすることができる。これによって、アクティブパターン30の全体的な側壁は相違する傾斜角度を有する部分を含むようにすることができる。この場合、ゲート絶縁層15に接触するアクティブパターン30の下部側壁は基板5に対して実質的に直交する軸線から相対的に小さい第1角度に傾斜するようにすることができる。また、ソース電極20及びドレーン電極25にそれぞれ接触するアクティブパターン30の中央部側壁は基板5に対して実質的に直交する方向から相対的に大きい第2角度に傾斜するようにすることができる。即ち、アクティブパターン30の中央部側壁はリセス構造18、ソース電極20及びドレーン電極25の傾斜構造と実質的に同一であるか、または、実質的に類似の傾斜構造を有するようにすることができる。これによって、アクティブパターン30の下部側壁と中央部側壁との間の傾斜角度の比は、約10:05~約10:90程度になるようにすることができる。アクティブパターン30の一側と他側は、それぞれソース電極20とドレーン電極25上に延びるようにすることができる。これによって、アクティブパターン30の中央部はゲート電極10の上部でゲート電極10と実質的に重畳されるようにすることができ、アクティブパターン30の両側部はそれぞれゲート電極10の両側上部で部分的に重畳されるようにすることができる。アクティブパターン30がソース電極20、ドレーン電極25及びゲート絶縁層15上に位置するので、アクティブパターン30の両側には段差部が生成されるようにすることができる。例えば、アクティブパターン30は両側に段差部が形成されて実質的にU字に近い形状の断面形状を有するようにすることができる。例示的な実施形態において、アクティブパターン30はインジウムIn、亜鉛Zn、ガリウムGa、錫Sn、チタンTi、アルミニウムAl、ハフニウムHf、ジルコニウムZr、マグネシウムMg等を含む二成分系化合物ABx、三成分系化合物ABxCy、四成分系化合物ABxCyDz等を含む半導体酸化物で構成されるようにすることができる。この時、アクティブパターン30の電子キャリア濃度は約1×1012個/cm3~約1×1018個/cm3程度になるようにすることができる。例えば、アクティブパターン30はインジウム-ガリウム-亜鉛酸化物IGZO、ガリウム亜鉛酸化物GaZnxOy、インジウム錫酸化物ITO、インジウム亜鉛酸化物IZO、亜鉛マグネシウム酸化物ZnMgxOy、亜鉛錫酸化物ZnSnxOy、亜鉛ジルコニウム酸化物ZnZrxOy、亜鉛酸化物ZnOx、ガリウム酸化物GaOx、チタン酸化物TiOx、錫酸化物SnOx、インジウム酸化物InOx、インジウム-ガリウム-ハフニウム酸化物IGHO、錫-アルミニウム-亜鉛酸化物TAZO、インジウム-ガリウム-錫酸化物IGSO等を含むようにすることができる。これらは単独または互いに組合わせて使うことができる。他の例示的な実施形態によると、アクティブパターン30は上述の半導体酸化物にリチウムLi、ナトリウムNa、マンガンMn、ニッケルNi、パラジウムPd、銅Cu、炭素C、窒素N、リンP、チタンTi、ジルコニウムZr、バナジウムV、ルテニウムRu、ゲルマニウムGe、錫Sn、フッ素F等がドーピングされた組成を有するようにすることができる。これらは単独または互いに組合わせて添加することができる。また、アクティブパターン30は上述の半導体酸化物を含む単層構造または多層構造を有するようにすることができる。他の例示的な実施形態によると、ソース電極20及びドレーン電極25とゲート絶縁層15との間にはエッチング阻止層図示せず、保護層図示せず等のようなゲート絶縁層15を保護できる追加的な層が配置されるようにすることができる。この時、前記エッチング阻止層または前記保護層はソース電極20及びドレーン電極25とゲート絶縁層15とに対してエッチング選択比を有する物質からなるようにすることができる。例えば、前記エッチング阻止層または前記保護層はシリコン酸化物、シリコン窒化物、シリコン酸窒化物、半導体酸化物などを含むようにすることができる。上述においては、酸化物半導体素子に対して説明したが、例示的な実施形態に係るリセス構造を有するゲート絶縁層はアモルファスシリコン、ポリシリコン、部分結晶化シリコン、微細結晶を含むシリコンなどからなるアクティブパターン領域を含むトランジスタにも適用することができる。ここで、前記トランジスタは前記アクティブパターン領域の構成物質を除けば図1を参照して説明した酸化物半導体素子と実質的に同一または実質的に類似する構成を有するようにすることができる。本発明の例示的な実施形態によると、プラズマ処理及び/または洗浄処理を通じてソース電極20とドレーン電極25との間のゲート絶縁層15にリセス構造18を形成するので、ソース電極20及びドレーン電極25を形成する間にゲート絶縁層15に発生する内部応力を除去することができ、ゲート絶縁層15に発生するエッチング損傷とそれに起因する残留応力も効果的に除去することができる。また、ゲート絶縁層15とアクティブパターン30との間に残留する金属原子、金属化合物などのエッチング副産物をゲート絶縁層15から完全に除去することができる。これによって、リセス構造18を埋め立てながらアクティブパターン30に形成する前記酸化物半導体素子のチャネル領域が均一且つ平坦になり、前記酸化物半導体素子の動作電流の低下、閾値電圧Vth分布の増加、前記チャネル領域においての電荷移動度の減少などの電気的特性の劣化を防止して向上した電気的特性を確保することができる。また、リセス構造18によってゲート電極10上にゲート絶縁層15が相対的に薄い厚さを有するので前記酸化物半導体素子の電荷移動度、駆動電流などの電気的特性をより向上させることができる。図3は本発明の他の例示的な実施形態に係る酸化物半導体素子の製造方法を説明するための工程フローチャートである。図4~図8は本発明の他の例示的な実施形態に係る酸化物半導体素子の製造方法を説明するための断面図である。図3~図8において、図1を参照して説明した酸化物半導体素子と実質的に同一または実質的に類似する構成を有する酸化物半導体素子の製造方法を例示的に説明するが、図3~図8を参照して説明する図示した酸化物半導体素子の製造方法はゲート電極、ゲート絶縁層、ソース電極、ドレーン電極、アクティブパターンなどが多様な構造で配置された構成を有する他の酸化物半導体素子にも適用可能であることが理解できるはずである。図3及び図4を参照すると、ガラス、透明プラスチック、透明セラミックなどのような透明絶縁物質で構成された基板50上にゲート電極55を形成するステップS100。ゲート電極55は基板50上にスパッタリングsputtering工程、スプレーspray工程、化学気相蒸着法CVD工程、原子層積層ALD工程、真空蒸着evaporation工程、プリンティングprinting工程等を通じて形成することができる。例示的な実施形態によると、基板50上に第1導電層図示せずを形成した後、前記第1導電層をパターニングして基板50上にゲート電極55を形成することができる。この時、ゲート電極55と同時に基板50上にゲートライン図示せずが形成されるようにすることができる。例えば、前記ゲートラインは基板50上で第1方向に沿って延長するようにすることができ、ゲート電極55は前記ゲートラインから分岐される構造を有するようにすることができる。ゲート電極55はアルミニウム、アルミニウム合金、タングステン、銅、ニッケル、クロム、モリブデン、チタン、白金、タンタル、ルテニウムなどのような金属、このような金属を含む合金、このような金属の窒化物、導電性金属酸化物などを使って形成することができる。また、ゲート電極55は単層構造または多層構造で形成することができる。例えば、ゲート電極55は導電性を有する物質、及び/または、耐熱性を有する物質を含む単層構造または多層構造を有するようにすることができる。他の例示的な実施形態によると、ゲート電極55は透明導電性物質を基板50上に蒸着した後、蒸着された透明導電性物質をパターニングして基板50上に形成することができる。例えば、前記透明導電性物質はインジウム錫酸化物ITO、インジウム亜鉛酸化物IZO、亜鉛酸化物、錫酸化物、ガリウム酸化物、インジウム酸化物などを使って形成することができる。他の例示的な実施形態によると、基板50上にバッファ層図示せずを形成した後、このようなバッファ層上にゲート電極55を形成することができる。この時、前記バッファ層はシリコン酸化物、シリコン酸窒化物、及び/または、シリコン窒化物を含む単層構造または多層構造で基板50上に形成することができる。前記バッファ層は基板50の平坦度を向上させることができ、ゲート電極55等を形成する間に金属原子が基板50に拡散する現象を防止することができる。また、前記バッファ層は基板50とゲート電極55との間に発生するストレスを緩和させることができる。図3及び図4に図示したように、基板50上にゲート電極55をカバーするゲート絶縁層60を形成するステップS110。ゲート絶縁層60は化学気相蒸着工程、熱酸化工程、プラズマ増大化学気相蒸着PECVD工程、高密度プラズマ-化学気相蒸着HDP-CVD工程などを利用して形成することができる。また、ゲート絶縁層60はシリコン化合物、金属酸化物などを使って形成することができる。例えば、ゲート絶縁層60はシリコン酸化物、シリコン酸窒化物、ハフニウム酸化物、ジルコニウム酸化物、アルミニウム酸化物、タンタル酸化物などを使って形成することができる。これらは単独または互いに組合わせて使うことができる。例示的な実施形態において、ゲート絶縁層60は前記酸化物半導体素子に入射される光の透過程度を考慮して相対的に厚い厚さで形成することができる。また、ゲート絶縁層60はゲート電極55を十分にカバーしながら平坦な上面を有するようにすることができる。この場合、化学機械的研磨CMP工程及び/またはエッチバックetch-back工程などの平坦化工程を適用してゲート絶縁層60の上面を平坦化させることができる。図3及び図5を参照すると、ゲート絶縁層60上に電極層65を形成するステップS120。電極層65は金属、合金、金属窒化物、導電性金属酸化物、透明導電性物質などをスパッタ法sputtering、プリンティング工程、真空蒸着工程、化学気相蒸着工程、原子層積層工程などでゲート絶縁層60上に蒸着して形成することができる。例えば、電極層65はアルミニウム、銅、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカンジウム、これらの合金、これらの窒化物、それぞれインジウム錫酸化物、インジウム亜鉛酸化物、亜鉛酸化物、錫酸化物、カーボンナノチューブなどを使って形成することができる。これらは単独または互いに組合わせて使うことができる。このような電極層65は金属、合金、金属窒化物、導電性金属酸化物、透明導電性物質などを含む単層構造または多層構造で形成することができる。他の例示的な実施形態において、ゲート絶縁層60と電極層65との間には、エッチング阻止層及び/または保護層が形成されるようにすることができる。例えば、前記エッチング阻止層及び/または前記保護層は、酸化物、窒化物、酸窒化物、半導体酸化物などを使って形成することができる。これらは単独または互いに組合わせて使うことができる。前記エッチング阻止層及び/または前記保護層は、後続して電極層65をエッチングする間、ゲート絶縁層60を含む下部構造物を保護する機能を遂行することができる。電極層65上には、マスク層70が形成されるステップS130。例示的な実施形態において、マスク層70はフォトレジストをスピンコーティングspincoating工程で電極層65上に塗布して形成することができる。他の例示的な実施形態によると、マスク層70は酸化物、窒化物、酸窒化物などの電極層65に対して相対的に高いエッチング選択比etchingselectivityを有する物質を使って形成することができる。例えば、マスク層70はシリコン酸化物、シリコン窒化物、シリコン酸窒化物などを使って形成することができる。これらは単独または互いに組合わせて使うことができる。この場合、マスク層70は、化学気相蒸着工程、原子層積層工程、プラズマ増大化学気相蒸着工程、高密度プラズマ-化学気相蒸着工程などを利用して形成することができる。また、マスク層70は上述した酸化物、窒化物、及び/または酸窒化物を含む単層構造または多層構造で形成することができる。図3及び図6を参照すると、マスク層70を部分的にエッチングして電極層65上にマスクパターン75を形成するステップS140。マスクパターン75は電極層65中、下にゲート電極55が位置する部分を露出させる。マスク層70がフォトレジストを含む場合、マスクパターン75は露光exposure過程及び現像developing過程を通じて形成することができる。マスク層70が上述の酸化物、窒化物、及び/または、酸窒化物を含む場合、マスクパターン75は写真エッチング工程を利用して電極層65上に形成することができる。例示的な実施形態において、マスクパターン75によって露出される部分の電極層65の面積は、ゲート電極55の面積に比べて実質的に小さいこともある。マスクパターン75をエッチングマスクとして利用して電極層65を部分的にエッチングすることによって、ゲート絶縁層60上にソース電極80及びドレーン電極85を形成するステップS150。例示的な実施形態において、ソース電極80とドレーン電極85は、それぞれ基板50に実質的に直交する軸線に対して相対的に大きな傾斜角度で傾いた側壁を有するようにすることができる。例えば、ソース電極80及びドレーン電極85は、それぞれ約30°~約90°程度の相対的に大きな傾斜角度を有する側壁を含むようにすることができる。ソース電極80及びドレーン電極85が形成されると、下にゲート電極65が位置する部分のゲート絶縁層60が露出する。ソース電極80及びドレーン電極85によって露出する部分のゲート絶縁層60はゲート電極55に比べて実質的に小さな面積を有するようにすることができる。ソース電極80及びドレーン電極85は、ゲート絶縁層60上で所定の間隔で離隔されるようにすることができる。この場合、ソース電極80及びドレーン電極85の端部は、それぞれゲート電極55の両側部と部分的に重畳されるようにすることができる。図3及び図7を参照すると、電極層65をパターニングしてソース電極80及びドレーン電極85を形成する間、ソース電極80及びドレーン電極85の間で露出するゲート絶縁層60がエッチング損傷を受けることがあり、ゲート絶縁層60の表面には残留応力が発生することがある。また、ゲート絶縁層60の表面上にはエッチング副産物88が残留することになる。このようなエッチング副産物88は電極層65を構成する金属原子がエッチング溶液またはエッチングガスと反応して生成された金属化合物を含むことがある。ソース電極80とドレーン電極85との間で露出するゲート絶縁層60に対して矢印で示したようにプラズマ処理を遂行するステップS160。このようなプラズマ処理によってゲート絶縁層60が部分的に除去されることによって、図8に図示したようにゲート絶縁層60にリセス構造68が形成される。即ち、エッチング損傷を受けたり或いは、内部応力または残留応力などが存在するゲート絶縁層60の一部とゲート絶縁層60の表面に残留するエッチング副産物88が前記プラズマ処理によって除去されるようにすることができる。例えば、リセス構造68はゲート絶縁層65の上面から約100Å~約300Å程度の深さで形成することができる。また、リセス構造68は基板50に実質的に直交する方向から約10°~約60°程度の相対的に小さな傾斜角度に傾いた側壁を有するようにすることができる。例示的な実施形態によると、前記プラズマ処理はフッ化硫黄を含むガス、フッ化塩素を含むガス、塩化水素を含むガス、ホウ素塩化物を含むガス、炭化水素を含むガス、酸素を含むガス、オゾンを含むガスなどから生成されるプラズマを使って遂行することができる。これらのガスは単独または互いに混合して使うことができる。例えば、前記プラズマ処理はフッ化硫黄を含む第1ガスと酸素を含む第2ガスの混合ガスから生成されるプラズマを使って遂行することができる。ゲート絶縁層60に対して上述したプラズマ処理を遂行した後、ソース電極80及びドレーン電極85からマスクパターン75を除去するステップS170。マスクパターン75がフォトレジストを含む場合、ストリッピング工程及び/またはアッシングashing工程を利用してマスクパターン75を除去することができる。一方、マスクパターン75が酸化物、窒化物、及び/または、酸窒化物を含む場合にはリン酸を含むエッチング溶液やエッチングガス、フッ化水素酸を含むエッチング溶液やエッチングガスなどを使ってマスクパターン75を除去することができる。図3及び図8を参照すると、リセス構造68を埋め立てながらゲート絶縁層60、ソース電極80、及びドレーン電極85上にアクティブ層図示せずを形成する。例示的な実施形態において、前記アクティブ層はインジウム、亜鉛、ガリウム、錫、チタンなどを含む二成分系binary化合物、三成分系ternary化合物、四成分系quaternary化合物などを含む半導体酸化物を使って形成することができる。他の例示的な実施形態によると、前記アクティブ層の前記半導体酸化物にリチウム、ナトリウム、マンガン、ニッケル、パラジウム、銅、炭素、窒素、リン、チタン、ジルコニウム、バナジウム、ルテニウム、ゲルマニウム、錫、フッ素などがドーピングされた組成物を使って形成することができる。これらは単独または互いに組合わせて添加することができる。また、他の例示的な実施形態によると、前記アクティブ層はアモルファスシリコン、ポリシリコン、部分結晶化シリコン、微細結晶を含むシリコンなどを使って形成することもできる。また、前記アクティブ層はスパッタ法sputtering、化学気相蒸着工程、プリンティング工程、スプレー工程、真空蒸着工程、原子層積層工程、ゾルゲル工程、プラズマ増大化学気相蒸着工程などを利用して形成することができる。例えば、前記アクティブ層は、約1×1012個/cm3~約1×1018個/cm3程度の電子キャリア濃度を有するようにすることができる。前記アクティブ層を部分的にエッチングしてゲート絶縁層60、ソース電極80及びドレーン電極85上にアクティブパターン90を形成するステップS180。これによって、基板50上には、ゲート電極55、リセス構造68を有するゲート絶縁層60、ソース電極80、ドレーン電極85、及びアクティブパターン90を含む酸化物半導体素子が提供される。例えば、アクティブパターン90は、写真エッチング工程または追加的なエッチングマスクを使うエッチング工程を利用して得られるようにすることができる。例示的な実施形態において、アクティブパターン90はリセス構造68を埋め立て、ソース電極80及びドレーン電極85上に形成されるので、アクティブパターン90の下部側壁は相対的に小さな傾斜角度を有するようにすることができるが、アクティブパターン90の中央部側壁は相対的に大きな傾斜角度で形成されるようにすることができる。即ち、アクティブパターン90は全体的に2種類以上の傾斜角度を有する側壁を含むようにすることができる。また、アクティブパターン90は、リセス構造68を有するゲート絶縁層60、ソース電極80、及びドレーン電極85のプロファイルprofileに沿って形成されるので、アクティブパターン90には、ソース電極80とドレーン電極85に隣接する段差部が生成されるようにすることができる。ここで、アクティブパターン90の両側部は、それぞれソース電極80及びドレーン電極85上に延長することができる。これによって、アクティブパターン90の下部はゲート電極55より実質的に小さな面積を有するようにすることができる反面、アクティブパターン90の上部はゲート電極55に比べて実質的に広い面積を有するようにすることができる。図9は本発明のまた他の例示的な実施形態に係る酸化物半導体素子の製造方法を説明するための工程フローチャートである。図10~図12は、本発明のまた他の例示的な実施形態に係る酸化物半導体素子の製造方法を説明するための断面図である。図9~図12において、図1を参照して説明した酸化物半導体素子と実質的に同一または実質的に類似する構成を有する酸化物半導体素子の製造方法を例示的に説明するが、図9~図12を参照して説明する酸化物半導体素子の製造方法は、ゲート電極、ゲート絶縁層、ソース電極、ドレーン電極、アクティブパターンなどが多様な構造で配置された構成を有する他の酸化物半導体素子の製造方法にも適用可能であることが理解できるはずである。図9及び図10を参照すると、透明絶縁基板を含む基板100上にゲート電極105を形成した後ステップS200、基板100上にゲート電極105を覆うゲート絶縁層110を形成するステップS210。ゲート電極105は金属、合金、金属窒化物、導電性金属酸化物、透明導電性物質などを使って形成することができ、ゲート絶縁層110はシリコン化合物、金属酸化物などを使って形成することができる。ゲート絶縁層110はゲート電極105を十分にカバーするように相対的に厚い厚さで形成することができる。そこで、ゲート絶縁層110は実質的に平坦な上面を有するようにすることができ、このようなゲート絶縁層110の平坦な上面を具現するためにゲート絶縁層110に対して平坦化工程を追加的に遂行することができる。ゲート絶縁層110上には電極層115が形成されるステップS220。電極層115は金属、合金、金属窒化物、導電性金属酸化物、透明導電性物質などを含むようにすることができる。電極層115は、単層構造または多層構造で形成することができる。例示的な実施形態において、ゲート絶縁層110が実質的に平坦な上面を有する場合、電極層115も実質的にゲート絶縁層110から由来する実質的に平坦な上面を有するようにすることができる。図9及び図11を参照すると、電極層115上にマスクパターン120を形成するステップS230。例えば、マスクパターン120はフォトレジスト、シリコン酸化物、シリコン窒化物、シリコン酸窒化物などを使って形成することができる。マスクパターン120はゲート電極105の上部に位置する部分の電極層115を露出させることができる。この場合、マスクパターン120により露出される電極層115の面積はゲート電極105の面積より実質的に小さいこともある。マスクパターン120をエッチングマスクとして利用するエッチング工程を通じて電極層115をパターニングしてゲート絶縁層110上にソース電極125とドレーン電極130を形成するステップS240。ソース電極125とドレーン電極130は所定間隔を介在してそれぞれゲート絶縁層110の一側及び他側上に形成することができる。ソース電極125及びドレーン電極130の形成によりゲート絶縁層110の一部がソース電極125とドレーン電極130との間で露出される。電極層115をエッチングする間に露出するゲート絶縁層110にはエッチング損傷、残留応力、内部応力などが発生することがあり、金属化合物を含むエッチング副産物128が、ゲート絶縁層110の表面に残留することがある。このような欠陥が生成されたゲート絶縁層110にアクティブパターン図示せずを形成する場合、前記酸化物半導体素子のチャネル領域が形成されるゲート絶縁層110と前記アクティブパターンとの間の界面が劣化して前記酸化物半導体素子の多様な特性が低下する問題が発生する。ソース電極125とドレーン電極130との間のゲート絶縁層110に対して矢印で図示したように洗浄処理を遂行するステップS250。このような洗浄処理によって露出したゲート絶縁層110が部分的に図12に図示したように除去されてゲート絶縁層110にリセス構造118が形成される。即ち、ゲート絶縁層110の欠陥が前記洗浄処理によって除去されながら、ゲート絶縁層110に所定の深さを有するリセス構造118が設けられる。例示的な実施形態において、前記洗浄処理は金属化合物を除去できる溶液と純粋または脱イオン水deionizedwaterの混合溶液を使って遂行することができる。例えば、前記金属化合物を除去することのできる溶液は、フッ化水素を含む溶液、塩化水素を含む溶液、リン酸を含む溶液、水酸化カリウムを含む溶液、臭化水素を含む溶液、臭化ヨウ素を含む溶液などを含むようにすることができる。これらの溶液は単独または互いに組合わせて使うことができる。図9及び図12を参照すると、ゲート絶縁層110にリセス構造118を形成した後、ソース電極125及びドレーン電極130からマスクパターン120を除去するステップS260。マスクパターン120は、乾式エッチング工程または湿式エッチング工程を利用して除去することができる。マスクパターン120が除去されると、ソース電極125及びドレーン電極130が露出される。リセス構造118を有するゲート絶縁層110、ソース電極125、及びドレーン電極130上にアクティブ層図示せずを形成した後、写真エッチング工程または追加的なマスクを利用するエッチング工程を通じて前記アクティブ層をパターニングすることによって、ゲート絶縁層110並びにソース電極125及びドレーン電極130上に前記アクティブパターンを形成する。これによって、図1を参照して説明した酸化物半導体素子と実質的に同一または実質的に類似する構成を有する酸化物半導体素子が基板100上に提供されるようにすることができる。図13は本発明のまた他の例示的な実施形態に係る酸化物半導体素子の製造方法を説明するための工程フローチャートである。図13に例示的に図示した酸化物半導体素子の製造方法は、ゲート絶縁層に対してプラズマ処理と洗浄処理が遂行されるという点を除けば、図2を参照して説明した酸化物半導体素子の製造方法と実質的に同一または実質的に類似する段階を含むようにすることができる。図13を参照すると、基板上にゲート電極を形成した後ステップS300、前記基板上に前記ゲート電極を覆うゲート絶縁層を形成するステップS310。この時、前記ゲート絶縁層は前記ゲート電極が露出しないように相対的に厚い厚さを有するようにすることができ、実質的に平坦な上面を含むようにすることができる。前記ゲート絶縁層上に電極層を形成した後ステップS320、前記電極層上にマスクパターンを形成するステップS330。前記電極層は、前記ゲート絶縁層の構造により実質的に平坦な上面を有するようにすることができる。前記マスクパターンによって前記電極層中、下に前記ゲート電極の位置する部分が露出される。前記マスクパターンをエッチングマスクとして利用して前記電極層をパターニングすることによって、前記ゲート絶縁層上にソース電極とドレーン電極を形成するステップS340。前記ソース及びドレーン電極は前記ゲート電極を中心に前記ゲート絶縁層上に所定の間隔で離隔される。従って、前記ゲート絶縁層の一部が前記ソース電極とドレーン電極との間で露出する。前記電極層をエッチングしてソース電極及びドレーン電極を形成する間、前記ゲート絶縁層にはエッチング損傷、残留応力、内部応力などが生成されることがある一方、前記電極層とエッチング溶液またはエッチングガスの反応により金属化合物を含むエッチング副産物が前記ゲート絶縁層上に残留することがある。図13に図示したように、前記ゲート絶縁層に対してプラズマ処理を遂行するステップS350。これによって、前記ソース電極とドレーン電極との間の前記ゲート絶縁層が、一次的にエッチングされて前記ゲート絶縁層に予備リセス構造が形成される。例示的な実施形態において、プラズマ処理時間、プラズマ生成ガスの流量などのような前記プラズマ処理の工程条件を調節することによって、前記予備リセス構造が図1を参照して説明したリセス構造18に比べて実質的に小さかったり或いは実質的に類似する深さを有するようにすることができる。前記プラズマ処理の間、前記ゲート絶縁層に発生した欠陥と前記ゲート絶縁層上に残留するエッチング副産物が一次的に除去される。例えば、前記ゲート絶縁層の欠陥と前記エッチング副産物が前記ゲート絶縁層から部分的に除去されたり或いは完全に除去されるようにすることができる。前記プラズマ処理が遂行された前記ゲート絶縁層に対して二次的に洗浄処理を遂行するステップS360。このような洗浄処理は金属化合物を除去できる溶液と純粋や脱イオン水を使用して遂行することができる。例示的な実施形態によると、上述のプラズマ処理と後続する洗浄処理を通じて前記ゲート絶縁層の欠陥と前記ゲート絶縁層上に残留するエッチング副産物を前記ゲート絶縁層から効果的でありながら完全に除去することができる。また、前記プラズマ処理により前記ゲート絶縁層に形成された前記予備リセスを拡張させて前記ソース電極とドレーン電極との間の前記ゲート絶縁層にリセス構造を形成することができる。そこで、前記リセス構造は図1を参照して説明したリセス構造18と実質的に同一または実質的に類似する深さを有するようにすることができる。再び図13を参照すると、前記ソース及びドレーン電極から前記マスクパターンを除去した後ステップS370、前記リセス構造を埋め立てながら前記ゲート絶縁層、前記ソース電極、及び前記ドレーン電極上にアクティブ層を形成するステップS380。前記アクティブ層は二成分系化合物、三成分系化合物、四成分系化合物などを含む半導体酸化物を使って形成することができる。前記アクティブ層にはリチウム、ナトリウム、マンガン、ニッケル、パラジウム、銅、カドミウム、炭素、リン、チタン、ジルコニウム、バナジウム、ルテニウム、ゲルマニウム、錫などが追加的にドーピングできる。写真エッチング工程、追加的なエッチングマスクを利用するエッチング工程等を通じて前記アクティブ層をパターニングすることによって、前記ソース電極、前記ドレーン電極、及び前記ゲート絶縁層上にアクティブパターンを形成するステップS380。従って、図1または図8を参照して説明した酸化物半導体素子と実質的に同一または実質的に類似する構成を有する酸化物半導体素子が前記基板上に提供されるようにすることができる。この場合、前記アクティブパターンには前記ソース及びドレーン電極に隣接する段差部が形成されるようにすることができる。本発明の例示的な実施形態によると、上述したプラズマ処理及び洗浄処理を順次に遂行することによって、前記ゲート絶縁層に存在する欠陥と前記ゲート絶縁層上に残留するエッチング副産物を完全に除去することができる。従って、前記ゲート絶縁層と前記アクティブパターンとの間の界面が不均一になるのは現象を防止することができ、前記酸化物半導体素子のチャネル領域が形成される部分のゲート絶縁層の厚さを減少させることによって、電荷移動度、閾値電圧分布、駆動電流などの酸化物半導体素子の多様な電気的特性を向上させることができる。図14は本発明のまた他の例示的な実施形態に係る酸化物半導体素子の製造方法を説明するための工程フローチャートである。図14に例示的に図示した酸化物半導体素子の製造方法はゲート絶縁層に対して、プラズマ処理と洗浄処理が遂行するという点を除けば、図2を参照して説明した酸化物半導体素子の製造方法と実質的に同一または実質的に類似する段階を含むようにすることができる。図14を参照すると、基板上にゲート電極を形成した後ステップS400、前記ゲート電極を覆いながら前記基板上にゲート絶縁層を形成するステップS410。例えば、前記ゲート絶縁層は前記ゲート電極を十分にカバーするように相対的に厚い厚さを有するようにすることができる。前記ゲート絶縁層上に電極層を形成した後ステップS420、前記電極層上にマスクパターンを形成するステップS430。前記ゲート絶縁層が実質的に平坦な上面を有する場合、前記電極層も前記ゲート絶縁層の形状によって実質的に平坦な上面を具備するようにすることができる。前記マスクパターンは写真工程、追加的なマスクを利用する工程等を通じて前記電極層上に提供されるようにすることができる。前記マスクパターンを利用して前記電極層を部分的にエッチングすることによって前記ゲート絶縁層の一側と他側上にソース電極とドレーン電極を形成するステップS440。前記ソース及びドレーン電極は、前記酸化物半導体素子のチャネル領域の長さと実質的に同一または実質的に類似の間隔を介在して前記ゲート絶縁層上で互いに離隔されるようにすることができる。前記ソース及びドレーン電極の形成によって露出される部分の前記ゲート絶縁層に対してプラズマ処理を遂行するステップS450。この場合、前記プラズマ処理は、図3を参照して説明したプラズマ処理と実質的に同一または実質的に類似するようにすることができる。前記プラズマ処理により、前記ゲート絶縁層に生成された欠陥とエッチング副産物が一次的に除去されながら前記ソース電極とドレーン電極との間の前記ゲート絶縁層には、予備リセス構造が形成される。この時、前記予備リセス構造は、図1を参照して説明したリセス構造18の深さより実質的に小さかったり、または、実質的に類似の深さを有するようにすることができる。前記ゲート絶縁層に前記予備リセス構造を形成した後、前記ソース及びドレーン電極から前記マスクパターンを除去するステップS460。前記マスクパターンは、乾式エッチング工程、または、湿式エッチング工程を利用して除去することができる。前記予備リセス構造を有するゲート絶縁層に対して洗浄処理を遂行するステップS470。そこで、前記洗浄処理は、図9を参照して説明した洗浄処理と実質的に同一または実質的に類似しているようにすることができる。このような洗浄処理により前記ゲート絶縁層の欠陥及びエッチング副産物が完全に除去される一方、前記予備リセス構造のサイズが実質的に拡張されながら、前記ソース電極とドレーン電極との間の前記ゲート絶縁層には、リセス構造が形成される。例示的な実施形態によると、前記マスクパターンを除去した後に前記洗浄処理を遂行するので前記マスクパターンを除去する間、追加的に発生する前記ゲート絶縁層の損傷や前記マスクパターンから由来するエッチング副産物を効率的に除去することができる。前記リセス構造を含む前記ゲート絶縁層、前記ソース電極、及び前記ドレーン電極上にアクティブパターンを形成するステップS480。例示的な実施形態において、前記リセス構造を埋め立てながら前記ソース及びドレーン電極上にアクティブ層を形成した後、写真エッチング工程または追加的なエッチングマスクを利用するエッチング工程を適用して前記アクティブ層を部分的にエッチングすることによって、前記ゲート絶縁層、前記ソース電極、及び前記ドレーン電極上に前記アクティブパターンを形成することができる。これによって、図1または図8を参照して説明した酸化物半導体素子と実質的に同一または実質的に類似する構成を有する酸化物半導体素子が前記基板上に提供されるようにすることができる。本発明の例示的な実施形態によると、前記マスクパターンを除去した後に前記洗浄処理をプラズマ処理されたゲート絶縁層に対して遂行するので、前記ゲート電極の欠陥やエッチング副産物を完全に除去できるだけでなく、前記マスクパターンを除去する間に追加的に発生する前記ゲート絶縁層の損傷や前記マスクパターンから由来するエッチング副産物を効果的に除去することができる。これによって、前記酸化物半導体素子のチャネル領域の均一性をより向上させて前記酸化物半導体素子の多様な電気的特性をより一層改善するようにすることができる。図15は本発明のまた他の例示的な実施形態に係る酸化物半導体素子を説明するための断面図である。図15に図示した酸化物半導体素子は、ソース電極175及びドレーン電極190の構造を除けば、図1を参照して説明した半導体素子と実質的に同一または実質的に類似する構成を有するようにすることができる。図15を参照すると、前記酸化物半導体素子は、ゲート電極155、リセス構造168を有するゲート絶縁層160、ソース電極175、ドレーン電極190、及びアクティブパターン195を含む。ゲート電極155は基板150上に配置されるようにすることができ、ゲート絶縁層160は基板150上に位置してゲート電極155をカバーするようにすることができる。ゲート絶縁層160は、実質的に平坦な上面を有するようにすることもできるが、後述するようにゲート電極155に隣接する段差部を有するようにすることもできる。ゲート絶縁層160にはリセス構造168が設けられ、アクティブパターン195はリセス構造168を埋め立てながらソース電極175及びドレーン電極190上に配置されるようにすることができる。そこで、リセス構造168は、図1を参照して説明したリセス構造18と実質的に同一または実質的に類似するサイズと形状を有するようにすることができる。例示的な実施形態において、ソース電極175は第1電極パターン165と第2電極パターン170を具備するようにすることができ、ドレーン電極190は第3電極パターン180と第4電極パターン185を含むようにすることができる。第1電極パターン165及び第3電極パターン180は、それぞれ金属、合金、透明導電性物質などを含むようにすることができ、第2電極パターン170及び第4電極パターン185は、それぞれ金属窒化物、金属酸化物などを含むようにすることができる。例えば、第1電極パターン165及び第3電極パターン180は、クロム、アルミニウム、銅、モリブデン、チタン、タンタル、タングステン、ネオジム、スカンジウム、これらの合金、ストロンチウムルテニウム酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、亜鉛酸化物、錫酸化物、カーボンナノチューブなどを含むようにすることができる。これらは単独または互いに組合わせて使うことができる。また、第2電極パターン170及び第4電極パターン185は、それぞれ第1電極パターン165及び第3電極パターンから由来する金属窒化物、透明導電性物質の窒化物などを含むようにすることができる。例えば、第2電極パターン170及び第4電極パターン185は、クロム窒化物CrNx、アルミニウム窒化物AlNx、チタン窒化物TiNx、タンタル窒化物TaNx、タングステン窒化物WNx、モリブデン窒化物MoNx、ネオジム窒化物NdNx、スカンジウム窒化物ScNx、ルテニウム窒化物RuNx、これらの合金の窒化物、ストロンチウムルテニウム酸窒化物、インジウム錫酸窒化物、インジウム亜鉛酸窒化物、亜鉛酸窒化物、錫酸窒化物、カーボンナノチューブの窒化物などを含むようにすることができる。これらは単独または互いに組合わせて使うことができる。第2電極パターン170及び第4電極パターン185が、金属窒化物または透明導電性物質の窒化物を含む場合、後続するプラズマ処理、及び/または、洗浄処理の間、第1電極パターン165及び第3電極パターン180を効果的に保護することがあるので、ソース電極175及びドレーン電極190の追加的な損傷や劣化を防止して、前記酸化物半導体素子の電気的特性をより向上させることができる。図16は本発明のまた他の例示的な実施形態に係る酸化物半導体素子の製造方法を説明するための工程フローチャートである。図17~図20は、本発明のまた他の例示的な実施形態に係る酸化物半導体素子の製造方法を説明するための断面図である。図16~図20において、図15を参照して説明した酸化物半導体素子と実質的に同一または実質的に類似する構成を有する酸化物半導体素子の製造方法を例示的に説明するが、図16~図20を参照して説明する図示した酸化物半導体素子の製造方法はゲート電極、ゲート絶縁層、ソース電極、ドレーン電極、アクティブパターンなどが多様な構造で配置された構成を有する他の酸化物半導体素子にも適用可能であることが理解できるはずである。図16及び図17を参照すると、基板200上にゲート電極205を形成した後ステップS500、ゲート電極205と基板200上にゲート絶縁層210を形成するステップS510。ゲート絶縁層210は実質的に平坦な表面を有するようにすることができる。ゲート絶縁層210上に第1電極膜215を形成した後ステップS520、第1電極膜215上に第2電極膜220を形成するステップS530。従って、ゲート絶縁層210上には第1電極膜215及び第2電極膜220を含む電極層225が形成される。第1電極膜215は金属、合金、透明導電性物質などを使って形成することができる。例えば、第1電極膜215は、クロム、アルミニウム、チタン、タンタル、タングステン、モリブデン、ネオジム、スカンジウム、ルテニウム、これらの合金、ストロンチウムルテニウム酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、亜鉛酸化物、錫酸化物、カーボンナノチューブなどを使って形成することができる。これらは、単独または互いに組合わせて使うことができる。第1電極膜215スパッタ法、化学気相蒸着工程、原子層積層工程、真空蒸着工程、プリンティング工程、スプレー工程などを利用してゲート絶縁層210上に形成することができる。第2電極膜220は、金属窒化物、透明導電性物質の窒化物などを使って形成することができる。例えば、第2電極膜220はクロム窒化物CrNx、アルミニウム窒化物、チタン窒化物、タンタル窒化物、タングステン窒化物、モリブデン窒化物、ネオジム窒化物、スカンジウム窒化物、ルテニウム窒化物、これらの合金の窒化物、ストロンチウムルテニウム酸窒化物、インジウム錫酸窒化物、インジウム亜鉛酸窒化物、亜鉛酸窒化物、錫酸窒化物、カーボンナノチューブの窒化物などを含むようにすることができる。これらは単独または互いに組合わせて使うことができる。第2電極膜220は第1電極膜215に対して窒化処理nitrationtreatmentを遂行して形成することができる。即ち、第1電極膜215に対して窒化処理を遂行して第1電極膜220の一部が、第2電極膜220に変化するようにすることができる。例えば、前記窒化処理は、第1電極膜215を窒素を含む雰囲気下で熱処理する工程を含むようにすることができる。例えば、前記窒素を含む雰囲気は窒素N2ガス、一酸化窒素NOガス、亜酸化窒素N2Oガス、二酸化窒素NO2ガス、アンモニアNH3ガスなどを含むようにすることができる。これらのガスは単独または互いに組合わせて使うことができる。他の例示的な実施形態によると、前記窒化処理は窒素を含むガスから生成されるプラズマを利用して第1電極膜215を処理する工程を含むようにすることができる。例えば、前記プラズマを生成するためのガスは窒素ガス、一酸化窒素ガス、亜酸化窒素ガス、二酸化窒素ガス、アンモニアガスなどを含むようにすることができる。これらは単独または互いに組合わせて使うことができる。図16及び図18を参照すると、第2電極膜220上にマスクパターン230を形成した後ステップS540、マスクパターン230をエッチングマスクとして利用して、電極層225を部分的にエッチングすることによって、ゲート絶縁層210上にソース電極245とドレーン電極260を形成するステップS550。ソース電極245はゲート絶縁層210の一側上に形成される第1電極パターン235と第2電極パターン240を含み、ドレーン電極260はゲート絶縁層210の他側上に形成する第3電極パターン250と第4電極パターン255を具備する。即ち、第1電極膜215は、第1電極パターン235及び第3電極パターン250でパターニングされ、第2電極膜220は、第2電極パターン240及び第4電極パターン255でパターニングされる。図18に図示したように、電極層225をエッチングしてソース電極245及びドレーン電極260を形成する間、エッチング副産物248がゲート絶縁層210上に生成されることがあり、ゲート絶縁層210にはエッチング損傷、残留応力などが発生することがある。図16及び図19を参照すると、ソース電極245及びドレーン電極260からマスクパターン230を除去した後ステップS560、ソース電極245とドレーン電極260との間のゲート絶縁層210に対してプラズマ処理、及び/または、洗浄処理を遂行するステップS570。これによって、ソース電極245とドレーン電極260との間のゲート絶縁層210には、リセス構造218図20を参照が形成される。そこで、前記プラズマ処理は図3及び図7を参照して説明したプラズマ処理と実質的に同一または実質的に類似するようにすることができる。また、前記洗浄処理は、図9及び図11を参照して説明した洗浄処理と実質的に同一または実質的に類似するようにすることができる。例示的な実施形態によると、マスクパターン230を除去した後にゲート絶縁層210に対して前記プラズマ処理、及び/または、洗浄処理を遂行しても第2電極パターン240及び第4電極パターン255により第1電極パターン235及び第3電極パターン250が保護されるので、第1電極パターン235及び第3電極パターン250がエッチング損傷を受けることを効果的に防止することができる。図16及び図20を参照すると、リセス構造218を具備するゲート絶縁層210、ソース電極245及びドレーン電極260上にアクティブ層265を形成する。即ち、前記アクティブ層は、リセス構造218を埋め立てながらゲート絶縁層210、第2電極パターン240及び第4電極パターン255上に形成される。写真エッチング工程、追加的なエッチングマスクを利用するエッチング工程などを適用してゲート絶縁層210、ソース電極245及びドレーン電極260上にリセス構造218を満たすアクティブパターン図示せずを形成するステップS580。従って、基板200上には、図15を参照して説明した酸化物半導体素子と実質的に同一または実質的に類似する構成を有する酸化物半導体素子が提供されるようにすることができる。図21は本発明のまた他の例示的な実施形態に係る酸化物半導体素子を説明するための断面図である。図21を参照すると、前記酸化物半導体素子は、ゲート電極285、リセス構造298を有するゲート絶縁層290、ソース電極300、ドレーン電極305及びアクティブパターン310を含む。例示的な実施形態において、ゲート絶縁層290はゲート電極285のプロファイルに沿って基板280上に、均一に形成されるようにすることができる。この場合、ゲート絶縁層290はゲート電極285の両側部に隣接する段差部を含むようにすることができる。また、ゲート絶縁層290は相対的に薄い厚さを有するようにすることができる。例えば、ゲート絶縁層290はゲート電極285の上面から約500Å~約1,000Å程度の厚さを有するようにすることができる。ゲート絶縁層290が前記段差部を有する場合、前記酸化物半導体素子の全体的な構成要素がそれぞれ段差部を含む構造を有するようにすることができる。ゲート電極285上に位置するゲート絶縁層290にはリセス構造298が提供される。リセス構造298の形状は、図1を参照して説明したリセス構造18と実質的に同一または実質的に類似するようにすることができる。例示的な実施形態において、リセス構造298は約100Å~約300Å程度の深さを有するようにすることができる。従って、リセス構造298の深さとゲート絶縁層290の厚さの間の比は、約10:07~約10:100程度になるようにすることができる。即ち、ゲート絶縁層290が段差部を含む場合には、リセス構造298の深さとゲート絶縁層290の厚さとの間の比率が減少するようにすることができる。リセス構造298は基板280に実質的に直交する方向に対して相対的に小さな第1角度で傾斜した側壁を有するようにすることができる。ソース電極300とドレーン電極305は、それぞれリセス構造298を介在してゲート絶縁層290上に位置するようにすることができる。例えば、ソース電極300とドレーン電極305は、リセス構造298の幅に実質的に対応する距離ほど互いに離隔するようにすることができる。例示的な実施形態において、ソース電極300及びドレーン電極305は、ゲート絶縁層290の段差部に起因する段差部を含むようにすることができる。例えば、ソース電極300及びドレーン電極305は、それぞれゲート絶縁層290の段差部に隣接する段差部を含むようにすることができる。また、ソース電極300及びドレーン電極305は、それぞれゲート電極285に実質的に直交する軸線に対して相対的に大きな第2角度に傾斜した側壁を具備するようにすることができる。他の例示的な実施形態によると、ソース電極300及びドレーン電極305は、それぞれ図15を参照して説明したソース電極175及びドレーン電極190と実質的に同一または実質的に類似する構成を有するようにすることができる。アクティブパターン310は、リセス構造298を埋め立てしながらソース電極300及びドレーン電極305上に配置される。この場合、アクティブパターン310は、リセス構造298の側壁とソース電極300及びドレーン電極305の側壁に接触しながらゲート絶縁層290上に位置するようにすることができる。従って、アクティブパターン310の下部は、相対的に小さな第1角度で傾斜した側壁を有するようにすることができ、アクティブパターン310の中央部は相対的に大きな第2角度で傾斜した側壁を有するようにすることができる。また、アクティブパターン310は、ゲート絶縁層290に接触しながらソース電極300及びドレーン電極305上に配置されるので、ゲート絶縁層290の段差部に隣接する段差部を含むようにすることができる。他の例示的な実施形態によると、アクティブパターン310の両側部は、それぞれソース電極300とドレーン電極305上に延びるようにすることができる。この場合、アクティブパターン310は、ソース電極300及びドレーン電極305の段差部にそれぞれ隣接する追加的な段差部を具備するようにすることができる。例えば、リセス構造298を埋め立てるアクティブパターン310は実質的に二重段差構造を有するようにすることができる。図22及び図23は、本発明のまた他の実施形態に係る酸化物半導体素子の製造方法を説明するための断面図である。図22及び図23において、図21を参照して説明した酸化物半導体素子と実質的に同一または実質的に類似する構成を有する酸化物半導体素子の製造方法を例示的に説明するが、図22及び図23を参照して説明する図示した酸化物半導体素子の製造方法は、ゲート電極、ゲート絶縁層、ソース電極、ドレーン電極、アクティブパターンなどが多様な構造で配置された構成を有する他の酸化物半導体素子にも適用可能であると理解するはずである。図22を参照すると、透明絶縁物質を含む基板330上にゲート電極335を形成する。例示的な実施形態において、ゲート電極335は基板180の全面上に導電層図示せずを形成した後、このような導電層をパターニングして得ることができる。例えば、ゲート電極335は、金属、合金、金属窒化物、透明導電性物質などを使うスパッタ法sputtering、化学気相蒸着工程、原子層積層工程、真空蒸着工程、プリンティング工程等を通じて基板330上に形成されるようにすることができる。他の例示的な実施形態によると、ゲート電極335を形成する前に基板330上にバッファ層図示せずを追加的に形成することができる。ゲート電極335と基板330上にはゲート絶縁層340が形成される。ゲート絶縁層340はゲート電極335のプロファイルに沿って基板330上に均一な厚さで形成されるようにすることができる。ゲート絶縁層190が基板330上で均一な厚さを有する場合、ゲート絶縁層340にはゲート電極335に隣接する段差部が形成されるようにすることができる。例えば、ゲート絶縁層340のうち、ゲート電極335の両側部に隣接する部分に段差部が生成されるようにすることができる。ゲート絶縁層340はシリコン化合物、及び/または、金属酸化物を使って相対的に薄い厚さで形成されるようにすることができる。ゲート絶縁層340上に電極層345を形成する。電極層345はゲート絶縁層340のプロファイルに沿って均一に形成されるようにすることができる。従って、電極層345にもゲート絶縁層340の段差部と隣接する段差部が生成されるようにすることができる。他の例示的な実施形態において、電極層345は図17を参照して説明した電極層225と実質的に同一または実質的に類似の構造で形成されるようにすることができる。電極層345上にマスクパターン350を形成する。マスクパターン350はフォトレジスト、酸化物、窒化物、酸窒化物などを使って形成することができる。また、マスクパターン350は、単層構造または多層構造を有するようにすることができる。図23を参照すると、マスクパターン350を利用して電極層345を部分的にエッチングする。これによって、ゲート絶縁層340の一側及び他側上には、ソース電極360とドレーン電極365が形成される。例示的な実施形態において、ソース電極360及びドレーン電極365は、それぞれゲート絶縁層340の段差部と隣接する段差部を具備するようにすることができる。ソース電極360及びドレーン電極365の形成により、ソース電極360とドレーン電極365との間のゲート絶縁層340の一部が露出する。ソース電極360及びドレーン電極365を形成するためのエッチング工程の間、露出された部分のゲート絶縁層340にはエッチング損傷、残留応力などが発生することがあり、エッチング副産物が形成されることがある。露出された部分のゲート絶縁層340に対しプラズマ処理、及び/または、洗浄処理を遂行してリセス構造348を形成する。即ち、露出した部分のゲート絶縁層340を部分的にエッチングしてソース電極360とドレーン電極365との間にリセス構造348を形成する。この場合、前記プラズマ処理は、図3及び図7を参照して説明したプラズマ処理と実質的に同一または実質的に類似するようにすることができる。また、前記洗浄処理は、図9及び図11を参照して説明した洗浄処理と実質的に同一または実質的に類似するようにすることができる。図示はしていないが、ゲート絶縁層340、ソース電極360及びドレーン電極365上にアクティブパターンを形成して、基板330上に酸化物半導体素子を形成する。この場合、前記酸化物半導体素子は、図21を参照して説明した酸化物半導体素子と実質的に同一または実質的に類似する構成を有するようにすることができる。酸化物半導体素子の特性評価以下、本発明の実験例及び比較例による酸化物半導体素子の電気的特性に対して説明する。実験例1基板上にゲート電極を形成した後、前記ゲート電極を覆うゲート絶縁層を前記基板上に形成した。前記ゲート絶縁層上に電極層を形成した後、前記電極層をパターニングして前記ゲート絶縁層上にソース電極とドレーン電極を形成した。六フッ化硫黄SF6ガスと酸素O2ガスとの混合ガスから生成されたプラズマを利用して前記ソース電極とドレーン電極との間のゲート絶縁層に対してプラズマ処理を遂行した。前記プラズマ処理により、リセス構造が形成されたゲート絶縁層と、前記ソース及びドレーン電極上にアクティブパターンを形成して酸化物半導体素子とを製造した。実験例2基板上にゲート電極を形成した後、前記ゲート電極をカバーするゲート絶縁層を前記基板上に形成した。前記ゲート絶縁層上に電極層を形成した後、前記電極層をパターニングして前記ゲート絶縁層上にソース電極とドレーン電極を形成した。フッ化水素酸を含む溶液を使って前記ソース電極とドレーン電極との間のゲート絶縁層に対して洗浄処理を遂行した。前記洗浄処理により、リセス構造が形成されたゲート絶縁層と、前記ソース及びドレーン電極上にアクティブパターンを形成して酸化物半導体素子とを得た。実験例3基板上にゲート電極を形成し、前記ゲート電極を覆うゲート絶縁層を前記基板上に形成した。前記ゲート絶縁層上に電極層を形成した後、前記電極層をパターニングして前記ゲート絶縁層上にソース電極とドレーン電極を形成した。六フッ化硫黄ガスと酸素ガスとの混合ガスから生成されたプラズマを利用して前記ソース電極とドレーン電極との間のゲート絶縁層に対して一次的にプラズマ処理を遂行した。前記プラズマ処理されたゲート絶縁層に対してフッ化水素酸を含む溶液を使って洗浄処理を遂行した。前記プラズマ処理及び洗浄処理によりリセス構造が形成されたゲート絶縁層と、前記ソース及びドレーン電極上にアクティブパターンを形成して酸化物半導体素子とを得た。比較例基板上にゲート電極を形成した後、前記ゲート電極を覆うゲート絶縁層を前記基板上に形成した。前記ゲート絶縁層上に電極層を形成した後、前記電極層をパターニングして前記ゲート絶縁層上にソース電極とドレーン電極を形成した。前記ソース及びドレーン電極の形成後、前記ゲート絶縁層に対してプラズマ処理や洗浄処理を遂行せずに、前記ゲート絶縁層と前記ソース及びドレーン電極上にアクティブパターンを形成して酸化物半導体素子を製造した。下記の表1は、比較例と実験例1~実験例3による酸化物半導体素子の電荷移動度及び閾値電圧分布程度を測定した結果である。前記表1に示したように、実験例1~実験例3に従ってゲート絶縁層に対してプラズマ処理、及び/または、洗浄処理を遂行した場合には、プラズマ処理または洗浄処理を遂行しなかった比較例に比べて電荷移動度の値が平均的に約173倍程度増加する反面、閾値電圧分布は平均的に約187程度減少した。特に、実験例3に従ってプラズマ処理と洗浄処理を全部遂行した場合、酸化物半導体素子の電荷移動度の増加と閾値電圧分布の減少が最も著しかった。従って、ゲート絶縁層に対してプラズマ処理、及び/または、洗浄処理を遂行してリセス構造を形成した後、ゲート絶縁層上にアクティブパターンを形成する場合には酸化物半導体素子の電気的特性が大きく向上するということを確認することができた。表示装置及び表示装置の製造方法図24は本発明の例示的な実施形態に係る酸化物半導体素子を含む表示装置の断面図である。図24において、発光層450を含む表示装置を例示的に図示するが、本発明の例示的な実施形態に係る酸化物半導体素子は液晶表示装置、フレキシブルディスプレイ装置などにも作用可能であると理解できるはずである。また、図24に図示した表示装置に含まれる酸化物半導体素子は図1を参照して説明した酸化物半導体素子と実質的に同一または類似する構成を有するが、図15または図21を参照して説明した酸化物半導体素子も図24に図示した表示装置に適用可能であると理解できるはずである。図24を参照すると、酸化物半導体素子は第1基板400上に配置される。例示的な実施形態において、前記酸化物半導体素子は、ゲート電極405、リセス構造418を有するゲート絶縁層415、ソース電極420、ドレーン電極425、及びアクティブパターン430を含む。第1基板400上には前記酸化物半導体素子のゲート電極405に接続されるゲートライン410が配置される。この場合、ゲートライン410は、ゲート電極405と実質的に同一または実質的に類似する物質を含むようにすることができる。ゲートライン410は第1基板400上で第1方向に沿って延びるようにすることができる。ゲート絶縁層415は、ゲート電極405とゲートライン410を覆って第1基板400上に配置される。ゲート絶縁層415は実質的に平坦な上面を有するようにすることもできるが、図21を参照して説明したゲート絶縁層290のように、ゲート電極405及びゲートライン410で隣接する段差部を含むようにすることができる。他の例示的な実施形態において、ゲート電極405及びゲートライン410と第1基板400の間にはバッファ層図示せずが配置されるようにすることができる。このようなバッファ層によって水分または不純物の拡散が防止されるようにすることができ、ゲート電極405及びゲートライン410が第1基板400上に相対的に容易に形成されるようにすることができる。ソース電極420とドレーン電極425は、ゲート電極405を中心にゲート絶縁層415の一側と他側上に位置する。即ち、ソース電極420及びドレーン電極425は、リセス構造418を中心に互いに対応する位置に配置されるようにすることができる。ソース電極420にはデータライン図示せずが接続されるようにすることができ、ドレーン電極425はゲート絶縁層415上からゲートライン410上部まで延びるようにすることができる。この時、前記データラインは、ゲートライン410が延びる前記第1方向に対して実質的に直交する第2方向に沿って延びるようにすることができる。アクティブパターン430は、リセス構造418を埋め立て、ゲート絶縁層415、ソース電極420、及びドレーン電極425上に配置される。例示的な実施形態において、アクティブパターン430の下部は、基板400に実質的に垂直する方向に対して相対的に小さな第1角度で傾斜した側壁を有するようにすることができる。また、アクティブパターン430の中央部は、ゲート電極405に実質的に垂直する方向に対して相対的に大きな第2角度で傾斜した側壁を具備するようにすることができる。上述の構成を有する酸化物半導体素子をカバーする絶縁層435が第1基板400上に配置される。絶縁層435はその上部に配置される発光構造物の光効率を向上させるために実質的に平坦な上面を有するようにすることができる。絶縁層435は、ドレーン電極425が延びる部分を露出させるホールを含む。絶縁層435は、透明絶縁物質を含むようにすることができる。例えば、絶縁層435は、アクリル系樹脂、エポキシ樹脂、フェノール樹脂、ポリアミド系樹脂、ポリイミド系樹脂、不飽和ポリエステル系樹脂、ポリフェニレン系樹脂、ポリフェニレンサルファイド系樹脂、ベンゾシクロブテンBCB等を含むようにすることができる。これらは単独または互いに組合わせて使うことができる。絶縁層435上には前記発光構造物が配置される。例示的な実施形態において、前記発光構造物は、第1電極440、発光層450、及び第2電極455を含む。第1電極440と第2電極455は、前記表示装置の発光形態によって、それぞれ透明導電性物質、反透過型導電性物質、反射型導電性物質などを含むようにすることができる。即ち、第1電極440と第2電極455を構成する物質の種類によって、前記表示装置が前面発光構造、背面発光構造、両面発光構造などの発光形態を有するようにすることができる。例示的な実施形態によると、第1電極440は画素電極に該当するようにすることができ、前記酸化物半導体素子に電気的に接続されるようにすることができる。即ち、第1電極440は絶縁層435のホールを通じて露出されるドレーン電極425に接触するようにすることができる。ここで、第1電極440は露出したドレーン電極425、前記ホールの側壁及び絶縁層435上に位置するようにすることができる。他の例示的な実施形態において、前記ホール内には第1電極440とドレーン電極425を互いに電気的に連結するためのコンタクト構造物contactstructure、パッド構造物padstructure等が配置されるようにすることができる。この時、前記コンタクト構造物または前記パッド構造物は、単層構造または多層構造を有するようにすることができる。絶縁層435上には下に位置する前記酸化物半導体素子をカバーする画素定義層445が配置される。即ち、画素定義層445は、絶縁層435について、その下に前記酸化物半導体素子が位置する部分の上に配置されるようにすることができる。そこで、画素定義層445は、第1電極440とドレーン電極425が接触する領域まで延びるようにすることができる。画素定義層445は前記表示装置の隣接する画素を分離させる役割を遂行することができ、透明絶縁物質を含むようにすることができる。例えば、画素定義層445はポリアクリル系樹脂、ポリイミド系樹脂、シリカ系列の無機物などを含むようにすることができる。画素定義層445は第1電極440を露出させる開口を含む。この場合、前記発光構造物の発光層450と第2電極455は、画素定義層445の開口のプロファイルに沿って露出された第1電極440、前記開口の側壁及び画素定義層445上に均一に形成されるようにすることができる。例示的な実施形態において、第1電極440を部分的に露出させる画素定義層445の開口は、前記表示装置の各画素ごとに配置されるようにすることができる。この時、第1電極440は画素定義層445の開口内にのみ配置されるようにすることもでき、第1電極440の一部が画素定義層445と実質的に重畳されるように画素定義層445の下に位置するようにすることもできる。画素定義層445が配置される領域は実質的に前記表示装置の非発光領域に該当するようにすることができ、画素定義層445の開口が位置する部分は、実質的に前記表示装置の発光領域に該当するようにすることができる。また、図24を参照すると、発光層450は、低分子有機物、高分子有機物などを含むようにすることができる。例示的な実施形態において、発光層450は、発光層、正孔注入層HIL、正孔輸送層HTL、電子輸送層ETL、電子注入層EIL等を含む多層構造を有するようにすることができる。図24に例示的に図示したように、発光層450は第1電極440と画素定義層445上に配置されるが、発光層450の位置がそれに限定されるのではない。例えば、発光層450は画素定義層445の開口内にのみ位置するようにすることもできる。前記発光構造物の第2電極455上には保護層460が配置される。保護層460は下部構造物を保護すると同時に前記表示装置の密封部材の役割も遂行できる。例えば、保護層460は、ガラス、透明プラスチック、透明セラミックなどのような透明絶縁物質を含むようにすることができる。保護層460上には第1基板400に対応する第2基板465が配置される。第2基板465は、透明絶縁物質を含むようにすることができる。他の例示的な実施形態において、保護層460の構成物質、構造などによって保護層460上に第2基板465が提供されないこともある。本発明の例示的な実施形態によると、前記表示装置が動作電流の増加、閾値電圧分布の減少、チャネル領域においての電荷移動度の増加などの、向上した電気的特性を有する酸化物半導体素子を具備するようにすることができるので、前記表示装置の厚さのようなサイズを減少させることができ、前記表示装置を通じて現れる画像の解像度を増加させることができる一方、前記表示装置がディスプレイする画像のディスプレイ速度を改善することができる。図25~図28は本発明の例示的な実施形態に係る酸化物半導体素子を含む表示装置の製造方法を説明するための断面図である。図25~図28において、図24を参照して説明した表示装置と実質的に同一または実質的に類似する構成を有する表示装置の製造方法に対して説明するが、発光層、画素定義層、第1電極など、構成要素の適切な変更または代替を通じて図25~図28に図示した表示装置の製造方法を液晶表示装置、電気泳動表示装置などと異なる表示装置の製造にも適用可能であることが理解できるはずである。図25を参照すると、第1基板500上にゲート電極505とゲートライン510を形成する。例示的な実施形態において、第1基板500上に導電層図示せずを形成した後、写真エッチング工程を利用して前記導電層を部分的にエッチングすることによって、第1基板500上にゲート電極505とゲートライン510を形成することができる。第1基板500上に、ゲート電極505とゲートライン510を覆うゲート絶縁層515を形成する。ゲート絶縁層515は、ゲート電極505及びゲートライン510を十分にカバーするように第1基板500上に相対的に厚い厚さで形成することができる。他の例示的な実施形態によると、ゲート絶縁層515は、ゲート電極505及びゲートライン510のプロファイルに沿って第1基板500上に相対的に薄い厚さで形成されるようにすることができる。ゲート絶縁層515上には電極層517が形成される。電極層517はゲート絶縁層515上に均一に形成されるようにすることができる。他の例示的な実施形態において、電極層517は、図17を参照して説明した電極層225と実質的に同一または実質的に類似するように2つ以上の電極膜を含む構造を有するようにすることもできる。図26を参照すると、電極層517をパターニングしてゲート絶縁層515上にソース電極520とドレーン電極525を形成する。ソース電極520及びドレーン電極525は、ゲート電極505を中心に互いに離隔されてゲート絶縁層515上に形成される。ドレーン電極525は、下にゲートライン510が位置する部分のゲート絶縁層515上で延びるようにすることができる。ソース電極520及びドレーン電極525を形成する間、発生するゲート絶縁層515の欠陥とゲート絶縁層515上に存在するエッチング副産物を除去するために、ゲート絶縁層515に対してプラズマ処理、及び/または、洗浄処理を遂行する。従って、ゲート絶縁層515の欠陥と前記エッチング副産物を除去しながらゲート絶縁層515にはリセス構造518が形成される。リセス構造518を有するゲート絶縁層515、ソース電極520、及びドレーン電極525上にアクティブパターン530を形成する。アクティブパターン530は、半導体酸化物、アモルファスシリコン、ポリシリコン、マイクロ結晶を含むシリコンなどを使って形成することができる。アクティブパターン530の形成により、第1基板500上にはゲート電極505、ゲート絶縁層515、ソース電極520、ドレーン電極525、及びアクティブパターン530を含む酸化物半導体素子が提供される。前記酸化物半導体素子を覆う絶縁層535を第1基板500上に形成する。絶縁層535は透明絶縁物質を使って形成することができる。絶縁層535は実質的に平坦な表面を有するようにすることができる。この場合、絶縁層535に対して平坦化工程を遂行して絶縁層535の上面を平坦化させることができる。図27を参照すると、絶縁層535を部分的にエッチングしてドレーン電極525の一部を露出させるホールを形成する。例えば、絶縁層535のホールは写真エッチング工程を通じて得ることができる。露出されたドレーン電極525、前記ホールの側壁及び絶縁層535上に第1電極層図示せずを形成する。前記第1電極層は前記ホールのプロファイルに沿ってドレーン電極525と絶縁層535上に均一な厚さで形成することができる。前記第1電極層は透明導電性物質、反透過型導電性物質、反射型導電性物質などを使って形成することができる。前記第1電極層をパターニングしてドレーン電極525に接続される第1電極540を形成する。第1電極540は前記表示装置の画素電極に該当するようにすることができる。第1電極540は露出したドレーン電極525、前記ホールの側壁及び絶縁層535上に形成することができる。この場合、第1電極540は、下に前記酸化物半導体素子が位置する部分の絶縁層535上には形成されないことがある。他の例示的な実施形態によると、前記ホールの側壁と露出したドレーン電極525上にコンタクト構造物または、パッド構造物などを形成した後、絶縁層535上に前記コンタクト構造物または前記パッド構造物に接続される第1電極540を形成することができる。絶縁層535と第1電極540上に画素定義層545を形成する。画素定義層545は、透明絶縁物質を使って形成することができる。例えば、画素定義層545はポリアクリル系樹脂、ポリイミド系樹脂などの有機物、シリカ系列の無機物などを使って形成することができる。画素定義層545を部分的にエッチングして第1電極540を露出させる開口を形成する。例えば、前記開口は写真エッチング工程を利用して形成することができる。画素定義層545の開口は、第1基板500に対して所定の角度で傾斜した側壁を有するようにすることができる。このような開口の側壁傾斜に従って、後続して発光層550及び/または第2電極555図28を参照を容易に形成することができる。図28を参照すると、第1電極540、前記開口の側壁及び画素定義層545上に発光層550を形成する。発光層550は、前記開口のプロファイルに沿って露出された第1電極540、前記開口の側壁及び画素定義層545上に均一に形成されるようにすることができる。発光層550は、低分子有機物、高分子有機物などを使って形成することができる。また、発光層550は発光層、正孔注入層、正孔輸送層、電子輸送層、電子注入層などを含む多層構造で形成することができる。発光層550上には第2電極555が形成される。第2電極555は透明導電性物質、反透過型導電性物質、反射型導電性物質などを使って形成することができる。第2電極555は発光層550上に均一に形成することができる。他の例示的な実施形態において、発光層550が第1電極540上にのみ形成される場合、第2電極555も画素定義層545の開口内にのみ形成されるようにすることができる。例えば、発光層550は第1電極540と前記開口の側壁上にのみ形成されるようにすることができ、第2電極555はこのような発光層550上に形成することができる。この場合、発光層550と画素定義層545上に第2電極層図示せずを形成した後、前記第2電極層をパターニングして第2電極555を得ることができる。第2電極550上に保護層560を形成する。保護層560はガラス、透明プラスチック、透明セラミックなどのような透明絶縁物質を使って形成することができる。他の例示的な実施形態において、保護層560上には第1基板500に実質的に対応する第2基板図示せずが形成されるようにすることができる。この時、前記第2基板は透明絶縁物質からなるようにすることができる。以上、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明はかかる例に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特徴請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと了解される。"