"EM保護された半導体ダイを形成する方法において、半導体基板を有し、かつ前記半導体基板上に形成され、シンギュレーションラインが形成されることになる前記半導体基板の一部によって互いに分離される複数の半導体ダイを有する半導体ウエハを提供する段階と、シンギュレーションラインの開口を前記半導体基板の第1表面から前記半導体基板の一部を通してエッチングし、それによって前記複数の半導体ダイ間にスペースを作成する段階であって、前記シンギュレーションラインは、前記複数の半導体ダイの1つの半導体ダイ上に傾斜したサイドウォールを形成し、前記半導体ダイの上部表面は、前記半導体ダイの底部表面より大きな幅を有する、段階と、前記半導体ダイの傾斜サイドウォール上に導体を形成する段階と、を含むことを特徴とする方法。前記傾斜サイドウォール上に導体を形成する段階は、前記半導体ダイを第1共通キャリヤに取り付ける段階と、前記第1コモンキャリヤが前記半導体ダイを支持するために前記半導体ダイを反転する段階と、前記傾斜サイドウォールおよび前記半導体ダイの底部表面上に前記導体を形成する段階と、を含むことを特徴とする請求項1記載の方法。半導体ダイを形成する方法において、半導体基板を有し、前記半導体基板上に形成され、かつシンギュレーションラインが形成されることになる前記半導体基板の一部によって互いに分離された複数の半導体ダイを有する半導体ウエハを提供する段階と、前記複数の半導体ダイの内の第1半導体ダイを前記複数の半導体ダイの他の半導体ダイから分離する段階であって、前記分離する段階は、少なくとも前記第1半導体ダイ上にサイドウォールを形成し、前記サイドウォールの少なくとも1つは、傾斜サイドウォールであり、かつ前記第1半導体ダイの上部表面は、前記第1半導体ダイの底部表面より大きな幅を有する、段階と、前記第1半導体ダイの傾斜サイドウォール上に導体を形成する段階と、を含むことを特徴とする方法。前記傾斜サイドウォール上に導体を形成する段階は、前記第1半導体ダイの前記底部表面から前記傾斜サイドウォール上へ前記導体を形成する段階を含むことを特徴とする請求項3記載の方法。半導体ダイにおいて、第1表面、第2表面、および、前記第1表面から前記第2表面へ延びる外面サイドウォールを有する半導体ダイであって、前記外面サイドウォールの少なくとも1つは、第1表面の幅が前記第2表面の幅より大きくなるような、傾斜したサイドウォールである、半導体ダイと、前記半導体ダイの傾斜サイドウォール上の導体と、を含むことを特徴とする半導体ダイ。さらに後述にみられるように、本記述は、半導体ダイのサイドウォール上のEMシールドとして導体を形成する段階を含む半導体ダイを形成する方法を含む。EMに対し保護された半導体ダイを形成する方法の一実施例は、半導体基板を有し、かつその半導体基板上に形成され、シンギュレーションラインsingulationline:個片化ラインが形成されることになる半導体基板の一部によって互いに分離された複数の半導体ダイを有する半導体ウエハを提供する段階、そのシンギュレーションラインの開口を半導体基板の第1表面から半導体基板の一部を通してエッチングし、それによって複数の半導体ダイ間にスペースを作成する段階であって、そのシンギュレーションラインは、複数の半導体ダイの1つの半導体ダイ上に傾斜したサイドウォールを形成し、半導体ダイの上部表面は、半導体ダイの底部表面より大きな幅を有する、段階、および、半導体ダイの傾斜サイドウォール上に導体を形成する段階、を含む。本方法は、上記傾斜サイドウォール上に導体を形成する段階は、半導体ダイを第1共通キャリヤに取り付ける段階、第1コモンキャリヤが半導体ダイを支持するために半導体ダイを反転する段階、および、傾斜サイドウォールおよび半導体ダイの底部表面上に導体を形成する段階、をさらに含んでもよい。本方法は、上記半導体ダイの底部表面が第2コモンキャリヤに隣接している第2コモンキャリヤに半導体ダイを取り付ける段階、半導体ダイを反転する前に第1コモンキャリヤを半導体ダイの上部側に当て、その結果、第1コモンキャリヤが半導体ダイにサポートを提供する、段階、をさらに含んでもよい。さらに後述にみられるように、半導体ダイを形成する方法の別の実施例は、半導体基板を有し、その半導体基板上に形成され、かつシンギュレーションラインが形成されることになる半導体基板の一部によって互いに分離された複数の半導体ダイを有する半導体ウエハを提供する段階、複数の半導体ダイの内の第1半導体ダイを複数の半導体ダイの他の半導体ダイから分離する段階であって、その分離する段階は、少なくとも第1半導体ダイ上にサイドウォールを形成し、前記サイドウォールの少なくとも1つは、傾斜サイドウォールであり、その結果第1半導体ダイの上部表面は、第1半導体ダイの底部表面より大きな幅を有する、段階、および、第1半導体ダイの傾斜サイドウォール上に導体を形成する段階と、を含んでもよい。本方法は、上記傾斜サイドウォール上に導体を形成する段階は、第1半導体ダイの底部表面から傾斜サイドウォール上へ導体を形成する段階をさらに含んでもよい。加えて、本方法は、一連の等方性エッチングを使用することを含み、各等方性エッチングは、半導体基板内へのシンギュレーションラインの開口に及ぶ一方、またシンギュレーションラインの開口の幅を連続的に増加させる。さらに、半導体ダイの実施例は、上部表面、底部表面、および、上部表面から底部表面へ延びる外面サイドウォールを有する半導体ダイであって、外面サイドウォールの少なくとも1つは、上部表面の幅が底部表面の幅より大きくなるような、傾斜したサイドウォールである、半導体ダイ、および、半導体ダイの傾斜サイドウォール上の導体、を含んでもよい。EMに保護された半導体ダイの実施例は、また半導体ダイの底部表面上に導体を含んでもよい。図1は、複数の半導体ダイ12,13,14の実施例の部分拡大断面図を示し、それらは反転あるいはひっくり返された位置で示され、基板18の上部表面11上にダイ12-14が下方を向いて形成される。さらに後述にみられるように、ダイ12,13,14は、それぞれのダイ12,13,14の底部、およびサイドウォール35-37上に形成される導体40を含む。好適な実施例では、導体40は、Auを含む金属、またはTi/NiV/AuあるいはTi/Ni/AuあるいはTiW/Auのような多層金属あるいは他の周知な多層金属である。図2は、ダイ12-14を含む複数の半導体ダイが形成された半導体ウエハ例10の縮小平面図を示す。ダイ12-14は、ウエハ10のスペースか部分によってウエハ10上で互いに別個の間隔をもって配置され、シンギュレーションライン15,16のようなシンギュレーション領域あるいはシンギュレーションラインが形成される。当技術において周知であるように、ウエハ10上の複数の半導体ダイはすべて、一般に、シンギュレーション領域あるいはライン15,16のようなシンギュレーションラインが形成された領域によって全ての側辺で互いに分離される。図3は、半導体ダイ12-14を形成する方法の実施例中のステージを示す。さらに後述にみられるように、ダイ12-14をシンギュレーティングするために用いられるシンギュレーション方法は、ダイ12-14のために角度をもったサイドウォールを形成し、ダイ13のようなあるダイの横幅は、上部表面11のようなそのダイの上部表面で基板18の底部表面17のようなそのダイの底部表面より大きい。図3に示される図は、図2の切断線3-3に沿って取られたウエハ10の拡大断面図である。図面および記述の明確化のために、この切断線3-3は、ダイ13およびダイ12,14のみの断面図を示す。ダイ12-14は、ダイオード、縦型トランジスタ、横型トランジスタあるいは様々なタイプの半導体装置を含む集積回路を含む任意のタイプの半導体ダイである。ダイ12-14は、一般に半導体ダイの能動的アクティブおよび受動的パッシブな部分を形成するために、基板18内に形成されたドープ領域を有する半導体基板18を含む。図3に示される部分断面図は、各々のダイ12-14の各々のコンタクトパッド24に沿って取られる。コンタクトパッド24は、一般に半導体ダイとその半導体ダイの外部の要素との間の電気的な接触を提供するために、半導体ダイ上に形成される金属である。例えば、コンタクトパッド24は、パッド24に次々と取り付けられるボンディングワイヤを受け取るために形成され、あるいはパッド24に次々と取り付けられるはんだボールあるいは他のタイプの相互接続構造を受け取るために形成される。基板18は、バルク基板19の表面上に形成されるエピタキシャル層20を有するバルク基板19を含む。エピタキシャル層20の一部は、ドープ領域21を形成するためにドープされ、その領域は、半導体ダイ12,13あるいは14のアクティブおよびパッシブな部分を形成するために使用される。層20および/または領域21は、いくつかの実施例で省略されてもよく、あるいはダイ12-14の他の領域にあってもよい。典型的には、誘電体23は、パッド24を個々の半導体ダイの他の部分から分離し、かつ各パッド24を隣接した半導体ダイから分離するために、基板18の上部表面11上に形成される。誘電体23は、通常基板18の表面上に形成される二酸化シリコンの薄い層であるが、他の実施例では他の誘電体であってもよい。コンタクトパッド24は、一般にパッド24の一部が基板18と電気的に接触し、その他の部分が誘電体23の一部上に形成された金属である。ダイ12-14がトランジスタあるいは他の回路の内部のあらゆるアクティブまたはパッシブ領域を含めて形成された後、かつ金属接触およびあらゆる関連する中間層誘電体図示せずが形成された後、誘電体26は、複数の半導体ダイのすべてに亘って形成される。誘電体26は、典型的にはウエハ10のための、および各個別の半導体ダイ12-14のためのパッシベーション層として機能する。誘電体26は、通常、全面的な誘電体堆積によってウエハ10の全表面上に形成される。誘電体26の厚さは、誘電体23の厚さより一般に厚い。ダイ12-14をシンギュレーティング個片化する方法の一実施例では、シンギュレーションマスクは、誘電体26の部分のような下位層をエッチングせずに、基板18を通す開口の形成を促進させるために形成される。好適な実施例では、シンギュレーションマスクは、アルミニウム窒化物AlNで形成される。この好適な実施例では、AlN層91は、少なくとも誘電体26上に形成される。層91は、一般にウエハ10をすべてカバーするために加えられる。図4は、ウエハ10からダイ12-14をシンギュレーティングする方法の実施例の図3の後続ステージにおけるウエハ10の部分断面図を示す。ダイ12-14をシンギュレーティングする方法の実施例では、シンギュレーションマスクは、誘電体26の部分のような下位層をエッチングせずに、基板18を通る開口の形成を促進させるために形成される。好適な実施例では、シンギュレーションマスクは、アルミニウム窒化物AlNで形成される。この好適な実施例では、AlN層91は、少なくとも誘電体26上に形成される。この好適な実施例では、AlN層91は、少なくとも誘電体26上に形成される。層91は、一般にウエハ10をすべてカバーするために加えられる。AlN層91が形成された後、マスク32は、基板18の表面に施され、各パッド24を覆い、またウエハ10の一部を覆う誘電体26の一部を暴露する開口を形成するためにパターン化され、シンギュレーションライン15,16のようなシンギュレーションラインが形成される。マスク32を形成するために、写真マスク材料がウエハ10に加えられ、次に、マスク材料の露出部分の合成物を化学的に変化させるために紫外光のような光を暴露して、シンギュレーションラインを形成し、またパッド24を形成すべき位置上に開口を有するマスク32を形成する。その後、現像溶液がマスク材料の暴露されていない部分を除去するために使用され、それによってそれぞれのシンギュレーションライン15,16を形成すべき位置上に開口28,29を具備するマスク32を取り除く。水酸化アンモニウムをベースとする現像溶液の使用により、現像溶液は、マスク材料の暴露されていない部分の下に横たわるAlN層91の部分を除去することが分かった。層91の除去された部分は、破線92によって示され、また、その層91の残りの部分は、AlN93として認識される。さらに後述にみられるように、AlN93は、シンギュレーションマスクとして機能する。続いて、誘電体26,23は、マスク32およびAlN93中の開口を通してエッチングされ、下に横たわるパッド24および基板18の表面を露出させる。シンギュレーションライン15,16のようなシンギュレーションラインが形成されるべき領域中のAlN93および誘電体26,23を通して形成された開口は、シンギュレーション開口28,29として機能する。パッド24の上に横たわる誘電体26によって形成される開口は、接触開口として機能する。エッチング工程は、好ましくは、金属をエッチングするより速く誘電体を選択的にエッチングする異方性プロセスで実行される。そのエッチング工程は、一般に金属をエッチングするより少なくとも10倍速く誘電体をエッチングする。基板18に好適に使用される材料は、シリコンであり、また、誘電体26に好適に使用される材料は、二酸化シリコンまたは窒化ケイ素である。誘電体26の材料は、さらにポリイミドのようなパッド24の材料をエッチングせずにエッチングすることができる他の誘電材料であってもよい。パッド24の金属は、エッチストップとして機能し、パッド24の露出した部分をエッチングするのを防ぐ。好適な実施例では、フッ素ベースの異方性反応イオンエッチング工程が使用される。マスク32は、このエッチング動作中AlN93を保護する。誘電体26,23を通る開口を形成した後、マスク32は、破線によって示されるように、通常削除される。いくつかの実施例では、マスク32は、マスク32の代わりに、あるいはそのマスクと共に使用されてもよい。基板18は、一般に基板18の底部表面17から材料を取り除き、かつ破線86によって示されるように基板18の厚さを削減するために薄くされる。一般に、基板18は、約25から200ミクロン25-200microns未満、好ましくは約50から200ミクロン50-200micronsの間の厚さに薄くされる。このような薄化プロセスは、当業者には周知である。その後、ウエハ10は、通常、輸送テープあるいはキャリヤテープ30のような共通キャリヤ基体か共通キャリヤにあてがわれ、シンギュレーション方法における次のステップのために積極的にウエハ10をサポートする。図5は、ウエハ10から半導体ダイ12-14をシンギュレーティングする別の方法の実施例における後続ステージでのウエハ10を示す。AlN93は、シンギュレーション開口28,29を通して基板18をエッチングするためのマスクとして使用される。基板18の表面の露出に続いて、基板18および全ての露出パッド24は、等方性エッチング工程でエッチングされ、それは誘電体または金属よりはるかに速い速度で選択的にシリコンをエッチングし、一般に少なくとも50倍、好ましくは少なくとも100倍速い。典型的には、フッ素の化学的性質を備えた下流エッチング剤がこのエッチングのために使用される。例えば、ウエハ10は、十分な等方性エッチングを使用するアルカテル社の深堀り反応性イオンエッチングシステムでエッチングされる。このエッチング工程は、開口の幅を横方向へ拡張する深さに開口28,29を基板18中へ拡張する一方、その深さを開口100を形成するためにさらに基板18へ拡張するために実行される。このプロセスがダイ12-14のために角度のあるサイドウォールを形成するために使用されるので、多数の等方性エッチングが、開口の深さを基板18へ伸ばすとともに、開口28,29の幅を連続的に増加させるために使用されるであろう。開口100の幅が誘電体23,26中の開口28,29の幅より大きくなると、等方性エッチングは終了する。その後、炭素ベースのポリマー101が開口100内に露出された基板18の部分に加えられる。図6は、図5の記載について説明したステージに続く後続のステージを示す。異方性エッチングは、開口100のサイドウォール上のポリマー101の一部を残す一方で、開口100の底部にあるポリマー101の部分を削除するために使用される。図7は、図6の記載について説明したステージに続く後続のステージを示す。基板18の開口100内に露出した表面、および全ての露出したパッド24は、図5に関して説明したものに類似する等方性エッチング工程でエッチングされる。この等方性エッチングは、シンギュレーション開口28,29の幅を再び横方向に拡張する一方で、基板18中の開口104を生成するためにさらに深さを拡大する。その深さが増加するにつれ開口の幅をより広くすることにより、開口104の幅が開口100の幅より大きくなった後、この等方性エッチングは通常終了する。開口100のサイドウォールに残されたポリマー101の部分は、開口104のエッチングが開口100の幅に影響を与えるのを防ぐために、開口100のサイドウォールを保護する。その後、ポリマー101に類似する炭素ベースのポリマー105が開口104内に露出した基板18の部分に加えられる。ポリマー105の形成中、その工程は、通常開口100のサイドウォール上にポリマー101を再び形成する。図8は、図7の記載について説明したステージに続く後続のステージを示す。異方性エッチングは、開口104のサイドウォール上のポリマー105の部分を残す一方で、開口104の底部にあるポリマー105の部分を削除するために使用される。このプロセスの段階は、図6の記載に関して説明したステップに類似する。図9は、シンギュレーションライン15,16の開口が完全に基板18を通って伸びるように形成されるまで、そのシーケンスが繰り返されることを示す。開口開口108,112のようなを形成するための異方性エッチング、すなわち開口のサイドウォール上のポリマーポリマー109のようなを形成すること、および、開口の底部からポリマーを取り除く一方、サイドウォール上のポリマーの一部ポリマー109のようなを残すことのシーケンスが、開口28,29を基板18を通って拡張して基板18を通るシンギュレーションライン15,16を完全に形成するまで、繰り返される。開口112を形成するためのエッチングのような最後の等方性エッチングの後は、後続の工程中に基板18を保護することがほぼ必要とされないので、ポリマーは通常堆積されない。ポリマー101,105,109は、それぞれの開口100,104,108のサイドウォール上に示されているが、すべての工程の完了の後、当業者は、対応する開口のサイドウォールからこれらのポリマーを実質的に取り除くために、開口112を形成するためのエッチングのような最後の等方性エッチングのステップが使用されてもよいことを認識するであろう。このように、これらのポリマーは、説明の明確化のためにのみ示されている。図9から分かるように、ダイ13のサイドウォール36およびそれぞれのダイ12,14のサイドウォール35,37が上部表面11から底部まで内側へ傾斜し、その結果各ダイの底部でのダイ幅がそのダイの上部のダイ幅より小さくなる。このように、基板18の上部のダイの外側エッジは、基板18の底部のダイの外側エッジを距離116だけ行き過ぎ、ダイ13の上部表面は、底部表面17を距離116だけ突き出る。一実施例では、距離116はダイ12,14,16の厚さのおよそ5から10パーセント5-10であると考えられる。一実施例では、距離116は、およそ1から201-20ミクロンであり、このように基板18の底部でのダイ12の底部の幅は、表面11でのダイ12の上部の幅よりもおよそ2から402-40ミクロン狭い。別の実施例では、サイドウォールと基板18の上部表面に対し直角のラインのような垂直ラインとの間で、およそ15から40度15°-40°の角度を形成すると考えられる。したがって、各エッチングが開口29の幅を拡張する量が角度34を形成するために十分であろう。一般に、シンギュレーションライン15,16の上部は、約5から205-20ミクロンで、シンギュレーションラインの底部より狭い。当業者は、複数の異方性エッチング工程が各ダイ12-14の荒いサイドウォールを形成するために使用され、その結果そのサイドウォールは、サイドウォールに沿ってぎざぎざのあるエッジを有することを認識するであろう。しかしながら、そのぎざぎざのあるエッジの範囲は、説明を明確化するために図5-図9では強調されている。これらのサイドウォールは、ほぼ平滑なサイドウォールとして示され、かつみなされる。AlN93は、図5-図9の記載に関して説明されたステップの間に実行されるエッチングによって、誘電体26が影響を受けるのを保護する。AlN93は、約50から30050-300オングストロームの厚さを有し、それでも誘電体26を保護する。好ましくは、AlN93は、約200200オングストロームの厚さである。AlN93が誘電体であるので、シンギュレーションが完了した後に、ダイ12-14に残されてもよい。他の実施例では、AlN93は、例えば現像液の使用によって基板18を通るエッチング後に削除されてもよく、しかしながら、これは追加の処理ステップを要求する。層91の露出した部分を削除するためのフォトマスク現像液を使用することにより、処理ステップを省き、製造コストを削減することができる。マスクとしてAlN93を使用することにより、エッチング工程によって影響を受けることから誘電体26を保護する。他の実施例では、シンギュレーションマスクは、AlNの代わりに他の材料から形成される。シンギュレーションマスクのための他の材料は、基板18のシリコンをエッチングするために使用されるプロセスによってはほとんどエッチングされない材料である。基板18をエッチングするために使用されるエッチング工程は、金属より速くシリコンをエッチングするエッチングであるので、金属化合物はシンギュレーションマスクを形成するための材料として使用されてもよい。このような金属化合物の例には、AlN、チタン窒化物、酸化チタン、チタンオキシナイトライドtitaniumoxynitride、および他の金属化合物を含む。AlN以外の金属化合物を使用する例では、金属化合物の層が層91に同様に加えられてもよい。その後、マスク32は、金属化合物中に開口を形成するために金属化合物層をパターン化するために使用される。その後、マスク32は、削除され、また、金属化合物の残りの部分は、基板18のエッチング中に、誘電体26のような下層を保護することができるであろう。これらの金属化合物は、シンギュレーション後のダイに残されてもよく、あるいは完全なシンギュレーションに先立って、例えばテープ30からダイを分離するに先立って、除去されてもよい。また、金属-シリコン化合物中の金属は、エッチングが金属-シリコン材料へ進むのを防ぐので、シンギュレーションマスクを形成するために金属-シリコン化合物を使用してもよい。金属-シリコン化合物のいくつかの例は、チタンシリサイドやアルミニウムシリサイドのような金属化合物を含む。金属-シリコン化合物の実施例については、金属-シリコン化合物の層は、金属化合物の例に類似して形成されかつパターン化される。しかしながら、金属-シリコン化合物は一般に導体であるので、典型的には、ダイから取り除かれる、すなわちテープ30からダイの完全なシンギュレーションに先立って、金属-シリコン化合物を除去する。また、ポリマーがシンギュレーションマスクに使用されてもよい。適切なポリマーの1つの例は、ポリイミドである。他の周知なポリマーも使用されてもよい。ポリマーは、金属化合物と同様にパターン化され、次に、削除されるか、あるいはダイに残される。当業者は、ダイ12-14をシンギュレーティングする別の方法の実施例では、シンギュレーションマスク層が省略されてもよいことを認識するであろう。このような場合では、等方性および異方性エッチング工程は、シリコンを誘電体または金属より速くエッチングするエッチング剤を使用し、誘電体26は、ダイ12-14の各々の下層部分に対する保護を提供する。2009年2月12日に公開された発明者がGordonM.Grivnaである米国特許公開番号2009/0042366を参照のこと。図10は、ウエハ10からダイ12-14をシンギュレーティングする方法の実施例における後続ステージで、図9のウエハ10の部分断面図を示す。シンギュレーションライン15,16が基板18を通して形成された後、ダイ12-14は、導体40が形成されるのを可能にするために反転される。ダイ12-14を反転する1つの方法は、輸送テープあるいはキャリヤテープ38のような第2の共通キャリヤ基体か共通キャリヤをテープ30の反対にあるダイ12-14側へあてがうことである。ダイ、ダイの底部上のテープ30、およびダイの上部上のテープ38からなる構造は、ダイ12-14の上部表面11が下方に面するように、反転される。その後、キャリヤテープ30は、テープ30がダイ12-14に取り付けられた破線によって示される場所から除去される。テープ30が除去された後、テープ38は、ダイを反転するステップの間、ダイ12-14のサポートを促進する。好適な実施例では、テープ30は、紫外線UVリリースタイプのテープであり、UV光をテープ30に照射すると、テープ30はダイ12-14をリリースする。他の実施例では、テープ30は、UV光リリースメカニズムの代わりに他のリリースメカニズムを有していてもよい。図1に戻って、テープ30が除去された後、導体40は、ダイ12-14の底部表面、およびそれぞれのダイ12-14のサイドウォール35-37上に形成される。ダイ12-14がテープ38に取り付けられているので、一般に低温プロセスが導体40を形成するために使用される。例えば、金属は、化学的気相堆積法CVD:ChemicalVaporDepositionあるいは低温スパッタリングまたは蒸着方法を使用して加えられる。導体40のために使用される材料は、一般に摂氏約300度300°C未満の低温を適用することができる材料であり、ドーピングプロフィールに影響することを防ぐかあるいは半導体ダイの濃度をチャージするために使用される。好ましくは、導体40は、摂氏ほぼ75から130度75-130°C未満である温度が加えられる。例えば、Au,CUあるいはAlCU,またはTi/NiV/Au,Ti/Ni/Au,TiW/Auのような多重層金属構造、または他の周知な多重層金属構造のような金属が使用される。好適な実施例では、Ti/Ni/Auの3層金属構造が摂氏約125から150度125°-150°Cを超えない温度で低温プラズマ気相堆積PVD:PlasmaVaporDepositionプロセスを使用して適用される。シンギュレーションライン15,16は、ダイ12-14に対して角度のあるサイドウォールを形成するので、シンギュレーションライン15,16は、ライン15-16の底部でより広い開口を有する。図10に示された反転状態で、より広い開口は上部にあり、導体40の材料がシンギュレーションラインによって形成された開口に入り込むことを促進する。傾斜サイドウォールのために、ダイ12-14の角度のある、あるいは傾斜サイドウォールは、導体材料がシンギュレーションライン15,16の開口へ移動するとともに、その導体材料に露出される。このように、導体40の材料は、サイドウォール35-37およびダイ12-14の底部に付着することができる。一般に、シンギュレーションライン15-16の上部は、シンギュレーションラインの底部より約5から205-20ミクロン狭い。角度34は、サイドウォール36のようなサイドウォール上に導体40を形成するためにサイドウォールに十分な露出を提供するために形成される。このように、角度34は、導体を形成するために使用される機器のタイプに依存する。上述されているように、15から40度15°-40°の角度で通常十分であると考えられる。好適な実施例では、角度34は、約30度30°である。いくつかの実施例では、ポリマー101,105は、導体40をドープ領域21およびエピタキシャル層20から電気的に絶縁し、ポリマー105,108は、基板18のサイドウォールを導体40から電気的に分離する。他の実施例では、全てのあるいはいくつかのポリマーは、導体40を形成する前に削除され、導体40をドープ領域21およびエピタキシャル層20から絶縁するために他の方法が使用されてもよい。例えば、領域21および層20は、誘電体23を形成するに先立って、開口28,29に隣接する領域から削除され、あるいは、開口28,29が形成されている所に近い領域21および層20を通って、分離トレンチが形成され、その結果そのトレンチによって、導体40に接する領域21の部分および層20が領域21および層20の他の部分から分離される。他の実施例では、領域21および層20は省略されてもよく、また、その絶縁は必要とされない。所望されるならば、導体40は、ダイ13のようなダイの上部の接続に電気的に結合される。例えば、導体40は、サイドウォールの少なくとも1つに沿って伸び、ダイ13の上部表面上で、パッド24のようなコンタクトパッドに結合される。例えば、導体40は、サイドウォール35に沿って基板18の表面上に、そしてダイ13の上部表面を横切って、典型的には誘電体26の下を通り、コンタクトパッド24へ延びる。コンタクトパッドは、接地基準としての共通基準電圧または他の電位に、あるいは信号接続に接続されるように意図される。それに代わり、導体40は、ドレイン用の裏面接触を形成するためにダイ13上に形成されるMOSトランジスタのドレイン用コンタクトパッドに取り付けられてもよい。ダイをシンギュレーティングする先の方法では、シンギュレーションラインは、ほぼ垂直なサイドウォールを有していた。当業者は、そのようなほぼ垂直なサイドウォール上に導体を形成することは非常に困難であることを理解しているであろう。そこで、ダイ12-14用の角度のあるサイドウォールを形成する方法によって、サイドウォール上およびダイ12-14の底部に導体40を形成することを容易にする。導体40が導電材料であるので、導体40は、ダイ12-14に対しEMIからの保護を提供する。シンギュレーションプロセスの間に傾斜サイドウォールを形成することにより、ダイを互いに分離するためにダイの1つを他のダイから横方向にあるいは縦方向に移動させることなしに、ダイ12-14上に導体40を形成することを容易にし、それによりアセンブリステップを最小限にし、かつEMに対して保護された半導体ダイのコストを削減する。導体40は、ダイ12-14を封止するカプセルに特別の導体を形成することなしにEM保護を提供し、それによりパッケージングコストを削減する。ダイ12-14への外部接続を形成するために、および/または、ダイ12-14を半導体パッケージに組み立てるために、テープ30に類似する別のキャリヤテープがダイ12-14の裏面に再び当てがわれる。その後、テープ38は、通常、UV光をテープ38に照射することによって削除される。その後、ダイ12-14は、標準的なピックアンドプレイス機器によってキャリヤテープから取り除かれる。図11は、図1-図10の記載に関して説明された、半導体ダイ12-14をシンギュレーティングする段階、および角度のある傾斜サイドウォールを形成する段階の方法の別の代替実施例におけるステージを示す。図11の説明は、図4で説明されたように、ウエハ10およびダイ12-14から始まる。その後、基板18の上部表面から基板18への第1距離120を有する開口28,29を形成するために異方性エッチングが使用される。異方性エッチングが使用されるので、サイドウォールのこの第1距離は、ほぼ直線状のサイドウォールを有する。続いて、図5-図10の記載に関して説明されたシンギュレーション方法は、このシンギュレーションを完成するために使用される。第1距離の深さは、ダイの厚さに依存するが、典型的にはダイの厚さの少なくとも50パーセント50になるであろう。その後、開口開口108,112のようなを形成するための複数の異方性エッチングのシーケンス、すなわち開口のサイドウォール上にポリマーを形成する段階、および開口の底部からポリマーを取り除く一方、サイドウォール上のポリマーの一部ポリマー109,113のようなを残す段階が、基板18を通してシンギュレーションライン15,16を完全に形成するために開口28,29が基板18に拡張されるまで、繰り返すことができる。図12-図13は、半導体ダイ12-14をシンギュレーティングする段階、および角度のある傾斜サイドウォールを形成する段階による方法の別の代替実施例におけるステージを示す。この代替実施例の記述では、図12は、開口15,16が基板18中にある距離だけ形成されるが、基板18を通して底部表面17まで拡張されないことを示す。例えば、開口100,105,108は、開口28,29を基板18中へある距離形成するために形成される。その距離は、ウエハ18の厚さを縮小して開口15,16を露出させる距離に通常選択される。例えば、その距離は、基板18を通る距離のおよそ3分の2から3分の1である。基板10の上部表面がキャリヤ95に接するように、テープキャリヤ95は、ウエハ10の上部に取り付けられる。図13を参照して、ウエハ10が反転され、開口15,16が横断するまで、基板18およびウエハ10の厚さが縮小され、それによって基板18を通る開口15,16を形成する。基板18の除去された部分は、破線によって示される。基板18の厚さは、裏面研磨、化学的機械的研摩CMPなどの技術に関連する方法を含む様々な周知の方法によって縮小される。図14は、ピックアンドプレイス動作中の内部に傾斜したサイドウォールを備えるダイ12-16を示す。傾斜サイドウォールは、さらに、ピックアンドプレイス部分のアセンブル動作中、ダイ12-14に対する損傷を最小限にするのを支援する。図示されるように、ダイ12-14の傾斜サイドウォールによって、ピックアンドプレイスのプランジ44は、ダイがダイ12または14のような他のダイへ衝突することなしに、ダイ13のようなダイのうちの1つを上方へ移動させることを可能にする。これは、ピックアンドプレイス動作中にダイ12-14を削ったり他の損害を与えたりするのを低減する。図15は、半導体ダイ130の一実施例の一部の拡大平面図を示す。いくつかの実施例では、ダイ130はウエハ10上に形成され、かつダイ13に類似する。ダイ130は、ダイ130の上部側の導体133を含み、それはダイ130の底部表面への電気的な接続を形成する。導体133は、また、トランジスタ、あるいは抵抗器のようなパッシブな電気的要素などに電気的に接続されるように、基板18の表面上に形成された電気的要素の一部に電気的に接続される。導体133は、また、経路導体134に接続され、導体133をダイ130の他の電気的要素へ経路付けることができる。導体134は、選択的オプションであるので、破線で示される。ダイ130は、また、ビア137も含んでいてもよく、それは、ダイ130の上部側からダイ130の裏面側へ電気的な接続を形成する。ビア137は、一般に導体を含み、導体材料による開口136を有する。ビア137の材料は、一般に金属である。また、開口136は、ビア137の外側エッジに沿う位置、あるいはビア137のコーナーに位置するように、ビア137の本体とは異なる関係に位置していてもよい。ビア137は、また、トランジスタ、あるいは抵抗器のようなパッシブな電気的要素などに電気的に接続されるように、ダイ130上あるいは基板18の上部表面上に形成された電気的要素の一部に電気的に接続される。ビア137は、また、オプショナルな導体138のような経路導体に接続され、ビア137をダイ130の他の電気的要素へ経路付けることができる。いくつかの実施例では、導体133およびビア137のいずれかあるいは両方が省略されてもよい。図16は、ダイ130の拡大断面図を示す。ビア137の材料は、ダイ130の上部表面からダイ130の底部表面に電気的な接続を形成するために、導体40のような開口136のサイドウォールに沿う導体に電気的に接続するために形成される。ビア137は、基板18の上部表面に重なるが、一般に誘電体26の上部のようなダイ130の上部表面上にはない。図17は、ダイ130が形成されるウエハ10の拡大断面図を示す。ウエハ10は、また、通常ダイ145のような他のダイを含み、それはシンギュレーションラインが形成されることになる領域によってダイ130で分離される。誘電体23を形成した後に、導体材料が導体133およびダイ130の上部部分にある少なくともビア137の本体部分を形成するために加えられ、かつパターン化される。典型的には、金属が加えられ、その後導体133およびビア137を形成するためにパターン化される。導体133は、シンギュレーションライン15のようなシンギュレーションラインが形成されることになっている領域に隣接するかあるいは伸びる1つのエッジを有するようにパターン化され、それにより、開口28は、開口28の少なくとも1つのサイドに沿った導体133で形成される。そのパターン化は、また、ビア137の材料を通る開口136を形成し、誘電体23の下層部分を露出させる。導体133は、ライン15が形成されることになっている領域内にある誘電体23を露出させるためにパターン化される。いくつかの実施例では、異なる材料が露出されるように、誘電体23がこの領域内に形成されていなくてもよい。典型的には、導体133およびビア137の材料が加えられ、次に、マスク図示せずが導体133およびビア137を形成するためにその材料をパターン化するために使用される。続いて、誘電体26は、開口136および開口28のようなライン15が形成されることになっている領域に重なる開口を有するパターンで形成される。誘電体26中のパターンは、遠位端135を含む導体133の一部を露出し、遠位端135は、ライン15が開口28に隣接するように形成されることになっている場所に隣接する。誘電体26のパターンは、また、開口136に隣接するビア137の材料の一部を露出する。典型的には、誘電体26の材料が加えられ、その後、マスク32は、誘電体26のパターンを形成するためのマスクとして加えられ、かつ使用される。マスク32は、誘電体26のパターンの形成を促進させる開口を有するように形成される。マスク32、導体133、およびビア137は、前述されるように誘電体23をエッチングし、かつ誘電体23を通る開口28,136を拡張するためのマスクとして使用される。好適な実施例では、そのエッチングは、異方性のプロセスであり、前述されたように、金属あるいはシリコンをエッチングするより速く誘電体を選択的にエッチングする。そのエッチング工程は、前述されたように、一般に金属およびシリコンをエッチングするより少なくとも10倍速く誘電体をエッチングする。そのエッチングは、開口28,136内の基板18の表面の一部を露出させる。図18は、ダイ130を形成する方法の一実施例の後続の状態におけるウエハ10を示す。基板18および導体133やビア137のあらゆる露出部分は、前述のように、誘電体または金属よりはるかに速い速度でシリコンを選択的にエッチングする等方性エッチング工程でエッチングされる。そのエッチング工程は、開口の幅を横方向に拡張する深さへ開口28,136を基板18へ拡張する一方、基板18の開口100を形成するための深さを拡張するために行われる。そのエッチングは、導体133のエッジ135および開口136に隣接するビア137のエッジの下に横たわる基板18の一部を削除する。上述のように、このプロセスは、開口100を形成する。図19は、ダイ130を形成する方法の一実施例の後続のステージのウエハ10を示す。開口28,136は、基板18中へさらに拡張され、前述のように、好ましくは開口104,108,112を形成することにより、基板18へ拡張される。開口136を延伸するために、開口104,108,112を形成することにより、開口136のサイドウォール139が形成される。図15,16に戻って、導体40が基板18およびダイ130のサイドウォール36上に形成され、前述のように、さらに開口136のサイドウォール139上にも形成される。開口28を延伸するための開口104,108,112を形成することにより、導体133のサイドウォールが露出し、好ましくは開口28内に導体133の下側部分を露出させる。導体133の一部が開口28内に露出されるので、導体40の形成によって、導体40は少なくともサイドウォール、好ましくは導体133の下側に接触し、それによって導体40,133間に電気的な接続を形成させる。このように、基板18の底部表面と基板18の上部表面上の要素との間に電気的な接続が形成される。また、開口136を延伸するための開口104,108,112を形成することにより、開口136に隣接するビア137の本体のサイドウォールを露出させ、好ましくは開口100内のビア137の下側部分を露出させる。ビア137の一部が開口100により露出されるので、導体40を形成することにより、導体40は、少なくともサイドウォール、好ましくはビア137の材料の下側に接触し、それによってビア137と導体40との間に電気的な接続を形成させる。ビア137と基板18の底部表面との間に電気的な接続を形成することにより、基板18の上部表面上の要素と基板18の底部上の要素との間に低抵抗の電気的な関係を形成する。このような関係は、基板18の上部および底部間の電気的な関係を形成するために、基板18のドープ領域を使用する接続よりはるかに低い抵抗を有し、また、その低い抵抗接続は、より低いキャパシタンスおよびインダクタンスをもたらすことができる。加えて、当業者であれば、基板18内の層20の領域や基板18内に埋め込まれた破線によって示されたオプショナルなドープ領域141のような他のドープ領域あるいは基板18内の埋込層への電気的な接続を形成するために、導体40が使用されてもよいことを認識するであろう。さらに、当業者であれば、ビア137、開口136およびサイドウォール139上の導体136は、基板18の底部表面あるいはサイドウォール36の上のいずれかに導体40を形成せずに形成されることを認識するであろう。加えて、開口136が底部表面から基板18を通して形成され、その結果導体137での開口136の終端が基板18の底部での終端より広くなるであろう。当業者であれば、半導体ダイを形成する方法の実施例は、ウエハ10のような半導体ウエハを提供する段階であって、そのウエハは、基板18のような半導体基板を有し、その半導体基板上に形成されかつその半導体基板の一部によって互いに分離されたダイ12-14のような複数の半導体ダイを有し、シンギュレーションライン、例えばシンギュレーションライン13,15が形成されることになっているその半導体基板は、第1表面および第2表面を有する、段階と、複数の半導体ダイの内の、例えばダイ130である第1半導体ダイを通して開口136を形成する段階であって、その開口は、傾斜したサイドウォールを有し、その結果その開口の幅は、その開口の一方端でその開口の他方端での幅より広い、段階と、その開口の傾斜サイドウォール上に導体40のような第1導体を形成する段階と、を含むことを理解するであろう。これに代えて、その方法は、導体137をアンダーカットするように、導体137のような第2導体の第1部分の下から半導体基板の一部をアンダーカットする段階と、傾斜サイドウォール上に第1導体を形成し、導体137の突出オーバーハング部分のような第1導体の第2部分に接する段階と、を含んでもよい。当業者であれば、本明細書が記述する半導体ダイの実施例は、第1表面および第2表面を有する半導体基板、基板18のような半導体基板を通して延伸する例えば開口136のような開口であって、その開口は、サイドウォールを有し、サイドウォール139のような少なくとも1つのサイドウォールは、傾斜サイドウォールであり、その結果その開口の第1端の幅がその開口の反対端の幅より広い、開口、および、導体40のような傾斜サイドウォール上の第1導体を含むことを理解するであろう。上記のすべてを考慮して、新規な装置および方法が記述されていることは明白である。他の特徴とともに、複数の半導体ダイを含む半導体ウエハを完全に通すシンギュレーション開口が形成されている。典型的には、ドライエッチング工程は、シンギュレーション開口を形成するために使用される。このようなドライエッチング工程は、プラズマエッチングあるいは反応性イオンエッチングRIEと一般に呼ばれる。半導体ダイ上に傾斜サイドウォールを形成することにより、サイドウォール上に導体を形成することが促進される。サイドウォール上の導体は、EMプロテクションを提供し、半導体ダイを使用する装置のコストを削減する。ダイ130の実施例のように、ダイの上部側から底部表面への電気的な接続は、さらにダイの上部側の要素から底部側への低い抵抗接続を提供する。シンギュレーションラインのすべては、一般に同時に形成され、その傾斜サイドウォールは、通常すべてのダイ上で同時に形成される。しかしながら、いくつかの実施例では、サイドウォールのうちのいくつかは、傾斜がなくてもよい。本発明の主題が特定の好適な実施例で記述される一方で、多くの代替および変更は、半導体技術分野における当業者に明白である。例えば、層20および/または21は、基板18から省略されてもよい。代わりに、シンギュレーション開口は、パッド24上の接触開口の形成の前あるいは続いて、形成されてもよい。また、そのシンギュレーション開口は、ウエハ10を薄化させる前に形成されてもよく、例えば、シンギュレーション開口は、基板18を通して部分的に形成されてもよく、さらに、その薄化プロセスは、シンギュレーション開口の底部を露出させるために使用されてもよい。その代りに、導体が半導体ダイの底部ではなくサイドウォール上に形成されてもよい。"