第1乃至第12のトランジスタと、第1乃至第5の配線と、第1乃至第4の出力線と、電源線と、を有するゲートドライバであって、前記第1のトランジスタは、ゲートが前記第1の配線と電気的に接続され、ソースまたはドレインの一方が前記第5の配線に電気的に接続され、ソースまたはドレインの他方が前記第2のトランジスタのゲートに電気的に接続され、前記第2のトランジスタは、ソースまたはドレインの一方が前記第3の配線に電気的に接続され、ソースまたはドレインの他方が前記第3のトランジスタのソースまたはドレインの一方と電気的に接続され、前記第3のトランジスタは、ゲートが前記第1の配線と電気的に接続され、ソースまたはドレインの他方が前記電源線に電気的に接続され、前記第2のトランジスタのソースまたはドレインの他方が前記第1の出力線に電気的に接続され、前記第4のトランジスタは、ゲートが前記第2の配線と電気的に接続され、ソースまたはドレインの一方が前記第1の出力線に電気的に接続され、ソースまたはドレインの他方が前記第2のトランジスタのゲートに電気的に接続され、前記第5のトランジスタは、ソースまたはドレインの一方が前記第4の配線に電気的に接続され、ソースまたはドレインの他方が前記第6のトランジスタのソースまたはドレインの一方と電気的に接続され、前記第6のトランジスタは、ゲートが前記第2の配線と電気的に接続され、ソースまたはドレインの他方が前記電源線に電気的に接続され、前記第5のトランジスタのソースまたはドレインの他方が前記第2の出力線に電気的に接続され、前記第7のトランジスタは、ゲートが前記第3の配線と電気的に接続され、ソースまたはドレインの一方が前記第2の出力線に電気的に接続され、ソースまたはドレインの他方が前記第8のトランジスタのゲートに電気的に接続され、前記第8のトランジスタは、ソースまたはドレインの一方が前記第1の配線に電気的に接続され、ソースまたはドレインの他方が前記第9のトランジスタのソースまたはドレインの一方と電気的に接続され、前記第9のトランジスタは、ゲートが前記第3の配線と電気的に接続され、ソースまたはドレインの他方が前記電源線に電気的に接続され、前記第8のトランジスタのソースまたはドレインの他方が前記第3の出力線に電気的に接続され、前記第10のトランジスタは、ゲートが前記第4の配線と電気的に接続され、ソースまたはドレインの一方が前記第3の出力線に電気的に接続され、ソースまたはドレインの他方が前記第11のトランジスタのゲートに電気的に接続され、前記第11のトランジスタは、ソースまたはドレインの一方が前記第2の配線に電気的に接続され、ソースまたはドレインの他方が前記第12のトランジスタのソースまたはドレインの一方と電気的に接続され、前記第12のトランジスタは、ゲートが前記第4の配線と電気的に接続され、ソースまたはドレインの他方が前記電源線に電気的に接続され、前記第11のトランジスタのソースまたはドレインの他方が前記第4の出力線に電気的に接続されることを特徴とするゲートドライバ。第1乃至第12のトランジスタと、電源と、を有するゲートドライバであって、前記第1のトランジスタは、ゲートに第1の信号が入力され、ソースまたはドレインの一方が第5の信号が入力され、ソースまたはドレインの他方が前記第2のトランジスタのゲートに電気的に接続され、前記第2のトランジスタは、ソースまたはドレインの一方に第3の信号が入力され、ソースまたはドレインの他方が前記第3のトランジスタのソースまたはドレインの一方と電気的に接続され、前記第3のトランジスタは、ゲートに前記第1の信号が入力され、ソースまたはドレインの他方が前記電源と電気的に接続され、前記第2のトランジスタのソースまたはドレインの他方から第1の出力がされ、前記第4のトランジスタは、ゲートが第2の信号が入力され、ソースまたはドレインの一方に前記第1の出力が入力され、ソースまたはドレインの他方が前記第5のトランジスタのゲートに電気的に接続され、前記第5のトランジスタは、ソースまたはドレインの一方に第4の信号が入力され、ソースまたはドレインの他方が前記第6のトランジスタのソースまたはドレインの一方と電気的に接続され、前記第6のトランジスタは、ゲートが前記第2の信号が入力され、ソースまたはドレインの他方が電源に電気的に接続され、前記第5のトランジスタのソースまたはドレインの他方から第2の出力がされ、前記第7のトランジスタは、ゲートが前記第3の信号が入力され、ソースまたはドレインの一方に前記第2の出力が入力され、ソースまたはドレインの他方が前記第8のトランジスタのゲートに電気的に接続され、前記第8のトランジスタは、ソースまたはドレインの一方に前記第1の信号が入力され、ソースまたはドレインの他方が前記第9のトランジスタのソースまたはドレインの一方と電気的に接続され、前記第9のトランジスタは、ゲートが前記第3の信号が入力され、ソースまたはドレインの他方が前記電源に電気的に接続され、前記第8のトランジスタのソースまたはドレインの他方から第3の出力がされ、前記第10のトランジスタは、ゲートが前記第4の信号が入力され、ソースまたはドレインの一方が前記第3の出力が入力され、ソースまたはドレインの他方が前記第11のトランジスタのゲートに電気的に接続され、前記第11のトランジスタは、ソースまたはドレインの一方が前記第2の信号が入力され、ソースまたはドレインの他方が前記第12のトランジスタのソースまたはドレインの一方と電気的に接続され、前記第12のトランジスタは、ゲートが前記第4の信号が入力され、ソースまたはドレインの他方が前記電源に電気的に接続され、前記第11のトランジスタのソースまたはドレインの他方から第4の出力がされることを特徴とするゲートドライバ。請求項1または請求項2において、前記第1乃至第12のトランジスタはNチャネル型であることを特徴とするゲートドライバ。請求項1乃至請求項3のいずれか一項において、前記ゲートドライバを有することを特徴とするEL素子。ところで、液晶や自発光素子を用いた表示装置の需要は、モバイル電子機器の小型化、軽量化に伴って急速にその需要が増加しているが、歩留まり等の面から、その製造コストを十分に低く抑えることが難しい。今後の需要はさらに急速に増加することは容易に予測され、そのため表示装置をより安価に供給できるようにすることが望まれている。絶縁体上に駆動回路を作製する方法としては、複数のフォトマスクを用いて、活性層、配線等のパターンを露光、エッチングを行って作りこんでいく方法が一般的であるが、このときの工程数の多さが製造コストに直接影響しているため、可能な限り少ない工程数で製造出来ることが理想的である。そこで、従来CMOS回路によって構成されていた駆動回路を、Nチャネル型もしくはPチャネル型のいずれか一方の導電型のみのTFTを用いて構成することが出来れば、イオンドーピング工程の一部を省略することが出来、さらにフォトマスクの枚数も削減することが出来る。図9は、一般的に用いられているCMOSインバータと、一極性のみのTFTを用いて構成したインバータの例を示している。はTFTを負荷に用いたインバータ、は抵抗を負荷に用いたインバータである。以下に、それぞれの動作について述べる。図9は、インバータに入力する信号の波形を示している。ここで、入力信号振幅は、Lレベル/Hレベル=VSS/VDDとする。ここではVSS=0Vとして考える。回路動作について説明する。なお、説明を明確かつ簡単にするため、回路を構成するNチャネル型TFTのしきい値電圧は、そのばらつきがないものとして一律とする。また、Pチャネル型TFTについても同様に、一律とする。CMOSインバータに図9のような信号が入力されると、入力信号の電位がHレベルのとき、Pチャネル型TFT901はOFFし、Nチャネル型TFT902がONすることにより、出力ノードの電位はLレベルとなる。逆に、入力信号の電位がLレベルのとき、Pチャネル型TFT901がONし、Nチャネル型TFT902がOFFすることにより、出力ノードの電位はHレベルとなる。続いて、TFTを負荷に用いたインバータの動作について説明する。同じく図9に示すような信号が入力される場合を考える。まず、入力信号がLレベルのとき、Nチャネル型TFT904はOFFする。一方、負荷TFT903は常に飽和動作していることから、出力ノードの電位はHレベル方向に引き上げられる。一方、入力信号がHレベルのとき、Nチャネル型TFT904はONする。ここで、負荷TFT903の電流能力よりも、Nチャネル型TFT904の電流能力を十分に高くしておくことにより、出力ノードの電位はLレベル方向に引き下げられる。抵抗を負荷に用いたインバータについても同様に、Nチャネル型TFT906のON抵抗値を、負荷抵抗905の抵抗値よりも十分に低くしておくことにより、入力信号がHレベルのときは、Nチャネル型TFT906がONすることにより、出力ノードはLレベル方向に引き下げられる。入力信号がLレベルのときは、Nチャネル型TFT906はOFFし、出力ノードはHレベル方向に引き上げられる。ただし、TFTを負荷に用いたインバータや抵抗を負荷に用いたインバータを用いる際、以下のような問題点がある。図9は、TFTを負荷に用いたインバータの出力波形を示したものであるが、出力がHレベルのときに、907で示す分だけVDDよりも電位が低くなる。負荷TFT903において、出力ノード側の端子をソース、電源VDD側の端子をドレインとすると、ゲート電極とドレイン領域が接続されているので、このときのゲート電極の電位はVDDである。また、この負荷TFTがONしているための条件は、であるから、出力ノードの電位は、最大でもまでしか上昇しない。つまり、907はVthNに等しい。さらに、負荷TFT903とNチャネル型TFT904の電流能力の比によっては、出力電位がLレベルのとき、908で示す分だけVSSよりも電位が高くなる。これを十分にVSSに近づけるためには、負荷TFT903に対し、Nチャネル型TFT904の電流能力を十分に大きくする必要がある。同様に、図9は抵抗を負荷に用いたインバータの出力波形を示したものであるが、負荷抵抗905の抵抗値とNチャネル型TFT906のON抵抗の比によっては、909で示す分だけ電位が高くなる。つまり、ここに示した一極性のみのTFTを用いて構成したインバータを用いると、入力信号の振幅に対し、出力信号の振幅減衰が生ずることになる。本発明は、以上のような課題を鑑みてなされたものであり、一極性のみのTFTを用いて回路を構成することにより、製造工程を削減して低コストで作製が可能であり、かつ振幅減衰のない出力を得ることが出来るパルス出力回路およびシフトレジスタを提供することを目的とする。先程の図9のに示したTFTを負荷に用いたインバータにおいて、出力信号の振幅が正常にLレベル/Hレベル=VSS/VDDを取るための条件を考える。第1に、図10のような回路において、出力信号の電位がLレベルとなるとき、その電位を十分にVSSに近づけるためには、電源VDD出力ノード間の抵抗値に対し、電源VSS出力ノード間の抵抗値が十分に低くなっていればよい。すなわち、Nチャネル型TFT1002がONしている期間、Nチャネル型TFT1001がOFFしていればよい。第2に、出力信号の電位がHレベルとなるとき、その電位がVDDに等しくなるには、Nチャネル型TFT1001のゲートソース間電圧の絶対値がVthNを常に上回り、かつTFT1002が確実にOFFしていればよい。つまり、出力ノードのHレベルがVDDとなる条件を満たすには、Nチャネル型TFT1001のゲート電極の電位はよりも高くなる必要がある。そこで、本発明では以下のような手段を講じた。図10に示すように、Nチャネル型TFT1001のゲートソース間に容量1003を設ける。Nチャネル型TFT1001のゲート電極がある電位をもって浮遊状態となったとき、出力ノードの電位を上昇させると、この容量1003による容量結合によって、出力ノードの電位上昇分に伴って、Nチャネル型TFT1001のゲート電極の電位も持ち上げられる。この効果を利用すれば、Nチャネル型TFT1001のゲート電極の電位をVDDよりも高くよりも高くすることが可能となる。よって出力ノードの電位を十分にVDDまで引き上げることが可能となる。なお、図10において示した容量1003は、TFT1001のゲートソース間に寄生する容量を利用するようにしても良いし、実際に容量部分を作製しても良い。容量部分を独立して作製する場合は、活性層材料、ゲート材料、および配線材料のうちいずれか2つを用いて、間に絶縁層を挟んだ構成として作製するのが簡単であり、望ましいが、他の材料を用いて作製しても構わない。このとき、活性層を用いる場合は、活性層中に不純物添加等を行って抵抗を下げておくのが望ましい。本発明の構成を以下に示す。本発明のパルス出力回路は、第1のトランジスタ乃至第3のトランジスタと、第1の信号入力部乃至第3の信号入力部と、信号出力部と、電源とを有するパルス出力回路であって、前記第1乃至第3のトランジスタはいずれも同一導電型であり、前記第1のトランジスタのゲート電極は、前記第1の信号入力部と電気的に接続され、前記第1のトランジスタの第1の電極は、前記第2の信号入力部と電気的に接続され、前記第1のトランジスタの第2の電極は、前記第2のトランジスタのゲート電極と電気的に接続され、前記第2のトランジスタの第1の電極は、前記第3の信号入力部と電気的に接続され、前記第2のトランジスタの第2の電極は、前記信号出力部と電気的に接続され、前記第3のトランジスタのゲート電極は、前記第1の信号入力部と電気的に接続され、前記第3のトランジスタの第1の電極は、前記電源と電気的に接続され、前記第3のトランジスタの第2の電極は、前記信号出力部と電気的に接続され、前記第2のトランジスタのゲート電極と第1の電極との間、あるいは前記第2のトランジスタのゲート電極と第2の電極との間に容量手段を有することを特徴としている。本発明のパルス出力回路は、第1のトランジスタ乃至第3のトランジスタと、第1の信号入力部乃至第4の信号入力部と、信号出力部と、電源と、入力切替回路とを有するパルス出力回路であって、前記第1乃至第3のトランジスタはいずれも同一導電型であり、前記第1のトランジスタのゲート電極は、前記第1の信号入力部と電気的に接続され、前記第1のトランジスタの第1の電極は、前記入力切替回路と電気的に接続され、前記入力切替回路は、第2の信号入力部および第3の信号入力部と電気的に接続され、前記第1のトランジスタの第2の電極は、前記第2のトランジスタのゲート電極と電気的に接続され、前記第2のトランジスタの第1の電極は、前記第4の信号入力部と電気的に接続され、前記第2のトランジスタの第2の電極は、前記信号出力部と電気的に接続され、前記第3のトランジスタのゲート電極は、前記第1の信号入力部と電気的に接続され、前記第3のトランジスタの第1の電極は、前記電源と電気的に接続され、前記第3のトランジスタの第2の電極は、前記信号出力部と電気的に接続され、前記第2のトランジスタのゲート電極と第1の電極との間、あるいは前記第2のトランジスタのゲート電極と第2の電極との間に容量手段を有することを特徴としている。本発明のパルス出力回路は、第1のトランジスタ乃至第3のトランジスタと、第1の信号入力部乃至第4の信号入力部と、信号出力部と、電源と、入力切替回路とを有するパルス出力回路であって、前記第1乃至第3のトランジスタはいずれも同一導電型であり、前記第1のトランジスタのゲート電極は、前記第1の信号入力部と電気的に接続され、前記第1のトランジスタの第1の電極は、前記入力切替回路と電気的に接続され、前記入力切替回路は、第2の信号入力部および第3の信号入力部と電気的に接続され、前記第1のトランジスタの第2の電極は、前記第2のトランジスタのゲート電極と電気的に接続され、前記第2のトランジスタの第1の電極は、前記第4の信号入力部と電気的に接続され、前記第2のトランジスタの第2の電極は、前記信号出力部と電気的に接続され、前記第3のトランジスタのゲート電極は、前記第1の信号入力部と電気的に接続され、前記第3のトランジスタの第1の電極は、前記電源と電気的に接続され、前記第3のトランジスタの第2の電極は、前記信号出力部と電気的に接続され、前記第2のトランジスタのゲート電極と第1の電極との間、あるいは前記第2のトランジスタのゲート電極と第2の電極との間に容量手段を有し、前記入力切替回路が第1の状態のとき、前記第1のトランジスタの第1の電極は、前記第2の信号入力部と導通し、かつ前記第3の信号入力部と非導通となり、前記入力切替回路が第2の状態のとき、前記第1のトランジスタの第1の電極は、前記第3の信号入力部と導通し、かつ前記第2の信号入力部と非導通となることを特徴としている。本発明のパルス出力回路において、前記入力切替回路は、第4のトランジスタと、第5のトランジスタと、第5の信号入力部と、第6の信号入力部とを有し、前記第4のトランジスタと、前記第5のトランジスタとは、いずれも前記第1のトランジスタ乃至前記第3のトランジスタと同一導電型であり、前記第4のトランジスタのゲート電極は、前記第5の信号入力部と電気的に接続され、前記第4のトランジスタの第1の電極は、前記第2の信号入力部と電気的に接続され、前記第4のトランジスタの第2の電極は、前記第1のトランジスタの第1の電極と電気的に接続され、前記第5のトランジスタのゲート電極は、前記第6の信号入力部と電気的に接続され、前記第5のトランジスタの第1の電極は、前記第3の信号入力部と電気的に接続され、前記第5のトランジスタの第2の電極は、前記第1のトランジスタの第1の電極と電気的に接続され、前記第5の信号入力部に、入力切替信号が入力され、かつ前記第6の信号入力部に、入力切替反転信号が入力されるとき、前記第4のトランジスタが導通し、かつ前記第5のトランジスタが非導通となり、前記入力切替信号の極性が反転し、かつ前記入力切替反転信号の極性が反転するとき、前記第4のトランジスタが非導通となり、かつ前記第5のトランジスタが導通することを特徴としている。本発明のパルス出力回路においては、前記容量手段は、前記第2のトランジスタのゲート電極と、前記第2のトランジスタの活性層との間で形成されていても良いし、活性層材料、ゲート電極を形成する材料、あるいは配線材料のうちいずれか2つの材料の間で形成されていても良い。本発明のパルス出力回路を用いて、第1のクロック信号乃至第4のクロック信号と、スタートパルスとにしたがって順次サンプリングパルスを出力することを特徴とするシフトレジスタが提供される。本発明のシフトレジスタは、第1のクロック信号線乃至第4のクロック信号線と、スタートパルス入力線とを有し、4n-3段目の前記パルス出力回路において、前記第1の信号入力部は、前記第1のクロック信号線と電気的に接続され、前記第2の信号入力部は、n=1のとき、前記スタートパルス入力線と電気的に接続され、n≠1のとき、4段目の前記パルス出力回路の前記信号出力部と電気的に接続され、前記第3の信号入力部は、前記第3のクロック信号線と電気的に接続され、4n-2段目の前記パルス出力回路において、前記第1の信号入力部は、前記第2のクロック信号線と電気的に接続され、前記第2の信号入力部は、前記4n-3段目の前期パルス出力回路の前期信号出力部と電気的に接続され、前記第3の信号入力部は、前記第4のクロック信号線と電気的に接続され、4n-1段目の前記パルス出力回路において、前記第1の信号入力部は、前記第3のクロック信号線と電気的に接続され、前記第2の信号入力部は、前記4n-2段目の前期パルス出力回路の前期信号出力部と電気的に接続され、前記第3の信号入力部は、前記第1のクロック信号線と電気的に接続され、4n段目の前記パルス出力回路において、前記第1の信号入力部は、前記第4のクロック信号線と電気的に接続され、前記第2の信号入力部は、前記4n-1段目の前期パルス出力回路の前期信号出力部と電気的に接続され、前記第3の信号入力部は、前記第2のクロック信号線と電気的に接続され、第1のクロック信号乃至第4のクロック信号と、スタートパルスとにしたがって順次サンプリングパルスを出力することを特徴としている。本発明のシフトレジスタは、第1のクロック信号線乃至第4のクロック信号線と、スタートパルス入力線とを有し、4n-3段目の前記パルス出力回路において、前記第1の信号入力部は、前記第1のクロック信号線と電気的に接続され、前記第2の信号入力部は、n=1のとき、前記スタートパルス入力線と電気的に接続され、n≠1のとき、4段目の前記パルス出力回路の前記信号出力部と電気的に接続され、前記第3の信号入力部は、前記スタートパルス入力線、もしくは4n-2段目の前記パルス出力回路の前記信号出力部のいずれか一方と電気的に接続され、前記第4の信号入力部は、前記第3のクロック信号線と電気的に接続され、4n-2段目の前記パルス出力回路において、前記第1の信号入力部は、前記第2のクロック信号線と電気的に接続され、前記第2の信号入力部は、前記4n-3段目の前期パルス出力回路の前期信号出力部と電気的に接続され、前記第3の信号入力部は、前記スタートパルス入力線、もしくは4n-1段目の前記パルス出力回路の前記信号出力部のいずれか一方と電気的に接続され、前記第4の信号入力部は、前記第4のクロック信号線と電気的に接続され、4n-1段目の前記パルス出力回路において、前記第1の信号入力部は、前記第3のクロック信号線と電気的に接続され、前記第2の信号入力部は、前記4n-2段目の前期パルス出力回路の前期信号出力部と電気的に接続され、前記第3の信号入力部は、前記スタートパルス入力線、もしくは4n段目の前記パルス出力回路の前記信号出力部のいずれか一方と電気的に接続され、前記第4の信号入力部は、前記第1のクロック信号線と電気的に接続され、4n段目の前記パルス出力回路において、前記第1の信号入力部は、前記第4のクロック信号線と電気的に接続され、前記第2の信号入力部は、前記4n-1段目の前期パルス出力回路の前期信号出力部と電気的に接続され、前記第3の信号入力部は、前記スタートパルス入力線、もしくは4n1段目の前記パルス出力回路の前記信号出力部のいずれか一方と電気的に接続され、前記第4の信号入力部は、前記第2のクロック信号線と電気的に接続され、第1のクロック信号乃至第4のクロック信号と、スタートパルスとにしたがって順次サンプリングパルスを出力することを特徴としている。本発明のパルス出力回路は、Nチャネル型のトランジスタのみを用いて構成されていても良いし、Pチャネル型のトランジスタのみを用いて構成されていても良い。本発明のシフトレジスタは、Nチャネル型のトランジスタのみを用いて構成されていても良いし、Pチャネル型のトランジスタのみを用いて構成されていても良い。本発明によって、表示装置の駆動回路および画素部を、一導電型のTFTのみによって構成した場合にも、TFTのしきい値に起因した出力パルスの振幅減衰を生ずることなく、正常な振幅の出力パルスを得ることが可能となり、表示装置の作製工程を削減することによって、低コスト化、歩留まりの向上に寄与し、より安価に表示装置の供給が可能となる。図1は、本発明のシフトレジスタの概略図である。図1のブロック図中、100で示されるブロックが1段分のサンプリングパルスを出力するパルス出力回路であり、このパルス出力回路を複数段連続に接続して、図1に示すシフトレジスタが構成される。図1に示したシフトレジスタは、第1のクロック信号線~第4のクロック信号線、およびスタートパルス入力線を有している。第1のクロック信号線~第4のクロック信号線より、それぞれ第1のクロック信号~第4のクロック信号が入力され、スタートパルス入力線より、スタートパルスが入力される。図1に、ブロック100の詳細な回路構成を示す。TFT101のゲート電極およびTFT103のゲート電極は、第1の信号入力部と接続されている。TFT101の入力電極は、第2の信号入力部と接続され、出力電極はTFT102のゲート電極および、容量104の電極の一端と接続されている。TFT102の入力電極は、第3の信号入力部と接続されている。TFT102の出力電極と、TFT103の出力電極、および容量104の他の一端は、信号出力部と接続されている。TFT103の入力電極は、低電位側電源と接続されている。なお、本実施形態で示す回路は。Nチャネル型TFTのみを用いて構成したものであるが、Pチャネル型TFTのみを用いて同様の回路を構成することも可能である。第1の信号入力部に入力されるクロック信号と、第3の信号入力部に入力されるクロック信号とは、互いの極性が反転した信号である。また、第1のクロック信号に対し、第2のクロック信号はその位相が1/4周期遅れたものであり、第3のクロック信号は、第2のクロック信号に対してさらに位相が1/4周期遅れている。第4のクロック信号は、第3のクロック信号に対してさらに位相が1/4周期遅れている。つまり、第3のクロック信号は第1のクロック信号に対して、1/2周期の遅れをもっており、ちょうど極性が反転したものに等しい。同様に、第4のクロック信号は第2のクロック信号に対して、1/2周期の遅れをもっており、ちょうど極性が反転したものに等しい。図1に示したパルス出力回路を複数段連続に用いてなるシフトレジスタにおいて、第2の信号入力部には、前段からの出力パルスが入力される。ここで、第1段目においては、第2の信号入力部には、スタートパルスが入力される。また、表1に示すように、4n-3段目において、第1の信号入力部には、第1のクロック信号が入力され、第3の信号入力部には、第3のクロック信号が入力される。4n-2段目において、第1の信号入力部には、第2のクロック信号が入力され、第3の信号入力部には、第4のクロック信号が入力される。4n-1段目において、第1の信号入力部には、第3のクロック信号が入力され、第3の信号入力部には、第1のクロック信号が入力される。4n段目において、第1の信号入力部には、第4のクロック信号が入力され、第3の信号入力部には、第1のクロック信号が入力される。つまり、本実施形態のシフトレジスタは、連続した4段のパルス出力回路を含む部分を構成単位とし、この構成単位が繰り返されてなる。また、仮にパルス出力回路の接続段数が4段以下の場合であっても、クロック信号の入力順序は、表1にしたがう。図1に示す回路図および、図2に示すタイミングチャートを用いて、回路の動作について説明する。ここで、クロック信号およびスタートパルスの電圧振幅は、Lレベル/Hレベル=VSS/VDDとし、このとき、VSS<VDDであるものとして説明する。<1>1段目のパルス出力回路において、TFT101、103のゲート電極には第1のクロック信号が入力されてHレベルとなり、TFT101、103がONする。このとき、スタートパルスはまだ入力されていないので、TFT102のゲート電極の電位はLレベルである。よって、信号出力部の電位がLレベルに確定される。<2>次に、信号入力部より入力されるスタートパルスがHレベルになると、TFT102のゲート電極の電位は、まで上昇した後、浮遊状態となる。これにより、TFT102がONするが、信号入力部に入力される第3のクロック信号はこの時点ではLレベルであり、信号出力部の電位変化はない。<3>次に、第1のクロック信号がLレベルとなり、TFT101、103がOFFする。同時に第3のクロック信号がHレベルとなる。TFT102はすでにONしているので、信号出力部の電位は上昇する。ここで、TFT101はすでにOFFしていることから、TFT102のゲート電極は、その電位がのまま浮遊状態となっているが、信号出力部の電位が上昇するのに伴い、容量104の働きによって、TFT102のゲート電極の電位は、からさらに上昇し、よりも高い電位を取る。よって、信号出力部がHレベルとなったとき、その電位はVDDに等しくなる。<4>やがて、スタートパルスがLレベルとなる。続いて第1のクロック信号が再びHレベルとなると、TFT101、103がONして、TFT102のゲート電極の電位はLレベルとなってOFFする。一方、TFT103がONしているので、信号出力部の電位はLレベルとなる。以上の動作が最終段まで行われ、順次サンプリングパルスが出力される。本発明のパルス出力回路を用いて構成したシフトレジスタは、一導電型のTFTのみによって構成されているが、TFTのしきい値に起因した出力パルスの振幅減衰を生ずることなく、正常な振幅の出力パルスを得ることが出来る。また、サンプリングパルスを出力しない期間においても、信号入力部より入力されるクロック信号がHレベルとなるたびにTFT103がONし、信号出力部の電位をLレベルに確定する。よって信号出力部が長い期間浮遊状態とならないため、比較的動作周波数の低い回路、例えばゲート信号線駆動回路等においても用いることが出来る。以下に、本発明の実施例について記載する。図3は、本発明の実施形態にて示したシフトレジスタに、走査方向反転機能を付加したものの例である。図1に示した回路と比較して、入力切替信号および入力切替反転信号を追加している。図3は、図3において、ブロック300で示される1段分のパルス出力回路の構成を詳細に示したものである。TFT301~303および容量304で構成されるパルス出力回路は、図1に示したものと同様であるが、TFT305、306でなるスイッチ、第5の信号入力部、および第6の信号入力部とを用いて構成される入力切替回路310を有する。TFT305、306の出力電極は、いずれもTFT301の入力電極と接続されている。TFT305の入力電極は、第2の信号入力部と接続され、ゲート電極は第5の信号入力部と電気的に接続されている。TFT306の入力電極は、第3の信号入力部と接続され、ゲート電極は第6の信号入力部と電気的に接続されている。第5の信号入力部には入力切替信号が入力され、第6の信号入力部には入力切替反転信号が入力されている。LRおよびRLは、互いに排他的にHレベルもしくはLレベルをとり、したがって本実施例の入力切替回路310は、次の2つの状態をとる。第1に、LRがHレベル、RLがLレベルのとき、TFT305がONし、かつTFT306がOFFする。したがってTFT301の入力電極には、第2の信号入力部から、前段のサンプリングパルスが入力される。第2に、LRがLレベル、RLがHレベルのとき、TFT305がOFFし、TFT306がONする。したがってTFT301の入力電極には、第3の信号入力部から、前段のサンプリングパルスが入力される。図3のシフトレジスタにおいては、LRがHレベル、RLがLレベルのとき、サンプリングパルスの出力は1段目、2段目、、最終段の順となり、LRがLレベル、RLがHレベルのとき、サンプリングパルスの出力は最終段、、2段目、1段目の順となる。また走査方向を切り替える際は、クロック信号の入力タイミングを変更する必要がある。図2に示したタイミングチャートは、順方向走査のときのものである。図4に、逆方向走査のときのタイミングチャートを示す。それぞれのクロック信号は、図2の時とは逆に、第4のクロック信号から1/4周期遅れて第3のクロック信号が入力され、さらに1/4周期遅れて第2のクロック信号が入力され、さらに1/4周期遅れて第1のクロック信号が入力される。このとき、スタートパルスの入力タイミングは、シフトレジスタに用いているパルス出力回路の段数、つまり、最初にサンプリングパルスを出力すべきパルス出力回路が、どのクロック信号によって駆動されるかによって決定する。図4は、端部のパルス出力回路において、信号入力部には第4のクロック信号が、信号入力部には第2のクロック信号が入力される場合を例としている。本実施例においては、一極性のみのTFTを用いて表示装置を作製した例について説明する。図12は、表示装置の全体概略図である。基板1200上に、ソース信号線駆動回路1201、ゲート信号線駆動回路1202、および画素部1203を一体形成している。画素部1203において、点線枠1210で囲まれた部分が1画素である。図12の例では、液晶表示装置の画素を示しており、1個のTFTによって液晶素子の一方の電極に電荷を印加する際のON、OFF制御を行っている。ソース信号線駆動回路1201およびゲート信号線駆動回路1202を駆動する信号は、フレキシブルプリント基板1204を介して、外部より入力される。図5は、図12に示した表示装置における、ソース信号線駆動回路1201の全体構成を示した図である。このソース信号線駆動回路は、クロック信号用レベルシフタ501、スタートパルス用レベルシフタ502、シフトレジスタを構成するパルス出力回路503、NAND回路504、バッファ505、サンプリングスイッチ506を有しており、外部より入力される信号は、第1~第4のクロック信号、スタートパルス、入力切替信号および入力切替反転信号、アナログ映像信号である。この中で、第1~第4のクロック信号およびスタートパルスに関しては、外部から低電圧振幅の信号として入力された直後、レベルシフタによって振幅変換を受け、高電圧振幅の信号として駆動回路に入力される。また、本実施例の表示装置におけるソース信号線駆動回路は、シフトレジスタ中の1段のパルス出力回路より出力されるサンプリングパルスが、サンプリングスイッチ506を駆動することによって、ソース信号線12列分のアナログ映像信号を同時にサンプリングしている。図6は、クロック信号用レベルシフタ501の構成を示している。これは、互いに逆の極性を有するクロック信号を1組とし、1入力型レベルシフタ回路を並列に配置してそれぞれ振幅変換を行い、以後のバッファ段では、互いの出力をそれぞれの反転入力として用いる構成をとっている。図6に示した回路の動作について説明する。なお、ここで用いている電源の電位は、VSS、VDD1、VDD2の3電位であり、VSS<VDD1<VDD2である。本実施例では、VSS=0V、VDD1=5V、VDD2=16Vとした。また、図6において、TFT601、603、606、608はダブルゲート構造をとっているが、これらはシングルゲートでも良いし、3つ以上のゲート電極を有するマルチゲート構造であっても良い。その他のTFTに関しても、ゲート電極の数による制限は特に設けない。信号入力部より、Lレベル/Hレベル=VSS/VDD1の振幅を有する第1のクロック信号が入力される。CK1がHレベルのとき、TFT602、604がONし、TFT603のゲート電極の電位がLレベルとなってOFFする。ここで、TFT602のON抵抗は、TFT601のそれよりも十分に低く設計しておく。よってノードαには、Lレベルが現れる。CK1がLレベルのとき、TFT602、604はOFFする。よって、飽和動作しているTFT601を通じて、TFT603のゲート電極の電位はVDD2側に引き上げられ、その電位がとなったところでTFT601はOFFし、TFT603のゲート電極が浮遊状態となる。これによりTFT603がONし、ノードαの電位はVDD2側に引き上げられる。ここで、容量605の働きにより、ノードαの電位上昇に伴って、浮遊状態となっているTFT603のゲート電極の電位が引き上げられ、その電位はVDD2よりも高い電位をとり、を上回ることによって、ノードαに現れるHレベルはVDD2に等しくなる。よって、出力信号のLレベルはVSS、HレベルはVDD2となり、振幅変換が完了する。一方、信号入力部より、同じくVSS-VDD1の振幅を有する第3のクロック信号が入力される。前述と同様の動作によって、TFT606~609および容量610で構成された1入力型レベルシフタ回路によって振幅変換が行われ、ノードβにはVSS-VDD2の振幅を有する信号が出力される。なお、ノードαに現れた信号は、入力されたCK1に対して極性が反転しており、ノードβに現れた信号は、入力されたCK3に対して極性が反転している。本実施例の表示装置に用いたレベルシフタは、振幅変換後のパルスに対する負荷を考慮して、レベルシフタ回路の後に、バッファ段を設けている。このバッファ段を構成するインバータ回路は2入力型であり、入力信号およびその反転信号を要する。2入力型を用いる理由は、低消費電力化である。前述のレベルシフタ回路において、TFT602がONしているとき、TFT601~TFT602を通じて、VSS-VDD2間に貫通電流が流れる。これを2入力型を用いることによって、動作中に貫通電流が流れないようにしている。図6では、Stage2のインバータ回路において、TFT611のゲート電極に入力される信号と、TFT612のゲート電極に入力される信号は、互いに逆の極性を有する信号である。そこで、CK1およびCK3が、互いに極性の反転した信号であることを利用し、ノードαに現れた出力信号と、ノードβに現れた出力信号とを、互いの信号の反転入力として用いている。インバータ回路の動作について説明する。ここでは、Stage2の一方である、TFT611~614および容量615でなるインバータ回路における動作について述べる。他のインバータ回路に関しても動作は同様である。TFT611のゲート電極に入力される信号がHレベルのとき、TFT611がONし、TFT613のゲート電極の電位はVDD2側に引き上げられ、その電位がとなったところでTFT611がOFFし、TFT613のゲート電極は浮遊状態となる。一方、TFT612、614のゲート電極に入力される信号はLレベルであるから、TFT612、614はOFFする。TFT613のゲート電極の電位は、まで上昇しているから、TFT613はONし、ノードγの電位がVDD2側に引き上げられる。ここで、前述のレベルシフタ回路の動作と同様、容量615の働きにより、ノードγの電位上昇に伴って、浮遊状態となっているTFT613のゲート電極の電位が引き上げられ、その電位はVDD2よりも高い電位をとり、を上回ることによって、ノードγに現れるHレベルはVDD2に等しくなる。一方、TFT611のゲート電極に入力される信号がLレベルのとき、TFT611がOFFし、TFT612、614のゲート電極にはHレベルが入力されてONする。したがって、TFT613のゲート電極の電位はLレベルとなり、ノードγにはLレベルが現れる。同様の動作により、ノードδにもパルスが出力される。このとき、ノードδには、ノードγに現れるパルスと極性が反転したパルスが出力される。以後、Stage3、Stage4においても同様の動作によって、最終的に信号出力部および信号出力部にパルスが出力される。図6は、クロック信号の振幅変換の様子を示したものである。入力信号の振幅は、Lレベル/Hレベル=VSS/VDD1であり、出力信号の振幅は、Lレベル/Hレベル=VSS/VDD2となっている。図6は、スタートパルス用のレベルシフタを示している。スタートパルスの場合、その反転信号を持たないことから、1入力型のレベルシフタ回路の出力が、1入力型のインバータ回路に入力され、さらにStage1の出力とStage2の出力とを用いて、2入力型のインバータ回路へと続く。回路動作に関しては、1入力型レベルシフタ回路はクロック信号の場合と同様である。1入力型インバータ回路に関しても、1入力型レベルシフタ回路と比較して、入力される信号の振幅がLレベル/Hレベル=VSS/VDD2であって、入出力パルス間の振幅変換がないことを除いて、回路内の動作は同様であるので、ここでは説明を省略する。図6は、スタートパルスの振幅変換の様子を示したものである。入力信号の振幅は、クロック信号と同様、Lレベル/Hレベル=VSS/VDD1、出力信号の振幅は、Lレベル/Hレベル=VSS/VDD2となっている。図7は、2入力型NAND回路を示している。構成としては、1入力型インバータ回路と類似であり、1入力インバータ回路における信号入力部が2入力となり、TFT702、703およびTFT705、706が直列配置されている点のみが異なる。信号入力部および信号入力部に、ともにHレベルが入力されると、TFT702、703、705、706がONし、TFT704のゲート電極の電位がLレベルとなってOFFし、信号出力部にはLレベルが現れる。信号入力部および信号入力部のいずれか一方あるいは両方にLレベルが入力されると、TFT704のゲート電極と電源VSSとは導通しないため、TFT704のゲート電極の電位はVDD2側に引き上げられてONし、さらに容量707の働きによって、よりも高い電位をとり、信号出力部には電位VDD2のHレベルが現れる。図7はバッファの構成を示しており、1入力型インバータ回路および2入力型インバータ回路によって構成されている。1入力型インバータ回路、2入力型インバータ回路とも、動作に関してはレベルシフタの項で説明したので、ここでは説明を省略する。図7は、サンプリングスイッチの構成を示している。信号入力部より、サンプリングパルスが入力され、並列配置された12個のTFT731が同時に制御される。12個のTFT731の入力電極~に、アナログ映像信号が入力され、サンプリングパルスが入力されたときの映像信号の電位を、ソース信号線に書き込む働きをする。本実施例にて示した表示装置の駆動回路を構成する回路のうち、インバータ回路、レベルシフタ回路に関しては、同発明者らにより、特願2001-133431号にて出願された発明に記載されているものと同様のものを用いている。本実施例にて示した表示装置は、画素部を含む表示装置全体を構成する駆動回路を、画素TFTと同一の極性を有する一極性のTFTのみを用いて作製している。これにより、半導体層にP型を付与するイオンドーピング工程を省略することが可能となり、製造コストの削減や歩留まり向上に寄与することが出来る。また、本実施例の表示装置を構成しているTFTの極性はNチャネル型であるが、Pチャネル型TFTのみを用いて駆動回路および画素TFTを構成することも、本発明によって可能となる。この場合、省略されるイオンドーピング工程は、半導体層にN型を付与する工程であることを付記する。また、本発明は液晶表示装置のみならず、絶縁体上に駆動回路を一体形成して作製する半導体装置ならばいずれのものにも適用が可能である。実施形態およびこれまでの実施例においては、Nチャネル型のTFTのみを用いて回路を構成した例を示したが、電源電位の高低を置き換えることにより、Pチャネル型TFTのみを用いても同様の回路が構成出来る。図13は、Pチャネル型のTFTのみを用いて構成したシフトレジスタの例である。図13に示したブロック図に関しては、図1に示したNチャネル型のTFTのみを用いて構成したシフトレジスタと同様の構成であり、ブロック1300が、1段分のサンプリングパルスを出力するパルス出力回路である。Nチャネル型TFTによって構成されたシフトレジスタと異なる点として、図13に示すように、電源電位の高低が逆となっている。図14に、タイミングチャートおよび出力パルスを示す。各部の動作は、実施形態にて図1、図2を用いて説明したので、ここでは詳細な説明は省略する。図2に示したものとは、ちょうどHレベルとLレベルが逆転した形となる。今回、図15に示すようなしふとレジスタのテストピースを作製した。パルス出力回路9段をもってなる構成であり、各TFTのチャネル長/チャネル幅および、容量値は図15に付した通りである。このシフトレジスタの回路シミュレーション結果を図16に示す。動作条件として、入力信号の振幅は、Lレベル/Hレベル=0V/10Vとし、回路の電源電位も同様とした。図16の出力は、グラフ上より、第1のクロック信号CK1、スタートパルスSP、シフトレジスタ第1段出力SROut1、シフトレジスタ第2段出力SROut2、シフトレジスタ第3段出力SROut3、シフトレジスタ第4段出力SROut4である。図17に、実際に作製したシフトレジスタのテストピースの動作検証結果を示す。図17Aは、グラフ上より、第1のクロック信号CK1、スタートパルスSP、シフトレジスタ第1段出力SROut1、シフトレジスタ第2段出力SROut2、シフトレジスタ第3段出力SROut3、シフトレジスタ第4段出力SROut4を示しており、図17Bは、グラフ上より、第1のクロック信号CK1、スタートパルスSP、シフトレジスタ第6段出力SROut6、シフトレジスタ第7段出力SROut7、シフトレジスタ第8段出力SROut8、シフトレジスタ最終段出力SROut9を示している。図17ABによると、電源電圧10V、駆動周波数5MHz程度で、正常動作を確認した。本発明は、様々な電子機器に用いられている表示装置の作製に適用が可能である。このような電子機器には、携帯情報端末、ビデオカメラ、デジタルカメラ、パーソナルコンピュータ、テレビ、携帯電話等が挙げられる。それらの一例を図8に示す。図8は液晶ディスプレイであり、筐体3001、支持台3002、表示部3003等により構成されている。本発明は、表示部3003に適用が可能である。図8はビデオカメラであり、本体3011、表示部3012、音声入力部3013、操作スイッチ3014、バッテリー3015、受像部3016等により構成されている。本発明は、表示部3012に適用が可能である。図8はノート型のパーソナルコンピュータであり、本体3021、筐体3022、表示部3023、キーボード3024等により構成されている。本発明は、表示部3023に適用が可能である。図8は携帯情報端末であり、本体3031、スタイラス3032、表示部3033、操作ボタン3034、外部インターフェイス3035等により構成されている。本発明は、表示部3033に適用が可能である。図8は音響再生装置、具体的には車載用のオーディオ装置であり、本体3041、表示部3042、操作スイッチ3043、3044等により構成されている。本発明は表示部3042に適用が可能である。また、本実施例では車載用オーディオ装置を例に挙げたが、携帯型もしくは家庭用のオーディオ装置に用いても良い。図8はデジタルカメラであり、本体3051、表示部3052、接眼部3053、操作スイッチ3054、表示部3055、バッテリー3056等により構成されている。本発明は、表示部3052および表示部3055に適用が可能である。図8は携帯電話であり、本体3061、音声出力部3062、音声入力部3063、表示部3064、操作スイッチ3065、アンテナ3066等により構成されている。本発明は、表示部3064に適用が可能である。なお、本実施例に示した例はごく一例であり、これらの用途に限定するものではないことを付記する。