"少なくとも、画像形成ピクセル信号S1を出力する複数の画像形成ピクセル5を含むピクセルアレイ2と、該ピクセルアレイを読み出し、前記画像形成ピクセル信号を受け取って処理する読み出し処理手段10,12,14,16とを有する、画像変換器1において、前記ピクセルアレイ2は、基準ピクセル信号S3を出力する複数の基準ピクセル7と、照明強度のシミュレーションのために基準電流Irefを前記基準ピクセルへ出力する少なくとも1つの基準電流回路8a,8bとを有しており、前記読み出し処理手段は前記基準ピクセル信号および前記画像形成ピクセル信号を共通に読み出し、受け取り、処理するために設けられていることを特徴とする画像変換器。前記読み出し処理手段は、前記画像形成ピクセル信号および前記基準ピクセル信号をアナログ処理およびアナログディジタル変換してディジタル信号S4を出力するアナログ処理アナログディジタル変換回路10と、該ディジタル信号を受け取って処理するディジタル処理回路12と、外部の制御装置40への接続のための制御インタフェース14とを有している、請求項1記載の画像変換器。前記少なくとも1つの基準電流回路は、前記複数の基準ピクセルに種々の値の基準電流Irefを供給する複数の基準電流源8a-j,8b-jを有しており、各基準電流源は各基準ピクセルの寄生容量22およびフォトダイオード20に対して並列に接続されており、前記寄生容量は読み出し過程のあいだ前記基準電流値で充電される、請求項1または2記載の画像変換器。前記複数の基準ピクセルに供給される前記基準電流は暗電流をシミュレートする最小値と最大照明強度をシミュレートする最大値とのあいだで変化する、請求項1から3までのいずれか1項記載の画像変換器。前記複数の基準ピクセルは外部からの光の入射に対して遮蔽されている、請求項1から4までのいずれか1項記載の画像変換器。前記遮蔽のために前記ピクセルアレイに金属マスク9が設けられている、請求項5記載の画像変換器。前記ピクセルアレイは、さらに、暗ピクセル信号S2を出力する複数の暗ピクセル6を有しており、該暗ピクセルは、外部からの光の入射に対して遮蔽されかつ前記基準電流が印加されないように構成されており、前記読み出し処理手段は前記暗ピクセル信号と前記基準ピクセル信号および前記画像形成ピクセル信号とを共通に読み出し、受け取り、処理するために設けられている、請求項5または6記載の画像変換器。前記複数の基準ピクセルは基準ピクセル行2-3として配置されており、前記ピクセルアレイは複数の画像形成ピクセル行と少なくとも1つの基準ピクセル行2-3とを有しており、これらの行が読み出し回路26によって連続的に及び/又は行ごとに読み出される、請求項1から7までのいずれか1項記載の画像変換器。前記基準電流回路は、基準電流を変化させるために、制御信号S9,S10によって制御または調整される、請求項1から8までのいずれか1項記載の画像変換器。2つの基準ピクセル行2-3と2つの暗ピクセル行2-2とが設けられており、前記ピクセルアレイの前記画像形成ピクセルのサブマトリクス2-1の上方および下方に1つずつ基準ピクセル行および暗ピクセル行が配置されている、請求項1から9までのいずれか1項記載の画像変換器。前記2つの基準ピクセル行のうち同じ列の2つの基準ピクセルに異なる値の基準電流が供給され、該同じ列の2つの基準ピクセルのアナログの基準ピクセル信号の和または差は一定である、請求項10記載の画像変換器。請求項1から11までのいずれか1項記載の画像変換器1と、該画像変換器の制御インタフェース14に接続された制御装置40とを備えた装置であって、前記制御装置は、前記画像変換器の画像信号S5を受け取り、制御信号S6,S9,S10を前記制御インタフェースへ出力し、前記画像信号および既知の基準電流値から前記画像変換器の読み出し処理手段10,12,14,16の伝送処理特性を評価することを特徴とする装置。前記制御装置は個々の基準ピクセルに対する基準電流Irefを調整するための制御信号を出力する、請求項12記載の装置。しかし、これらの制御および信号監視のメカニズムでは、ピクセル信号がアナログ領域およびアナログディジタル変換領域およびディジタル領域で処理される場合、画像変換器のタイミングあるいは同期に生じる誤りを検査することができない。この課題は、ピクセルアレイが、基準ピクセル信号を出力する複数の基準ピクセルと、照明強度のシミュレーションのために基準電流を基準ピクセルへ出力する少なくとも1つの基準電流回路とを有しており、読み出し処理手段が基準ピクセル信号および画像形成ピクセル信号を共通に読み出し、受け取り、処理するために設けられている構成の画像変換器により解決される。本発明によれば、画像形成ピクセルに加えて基準電流の印加される基準ピクセルがピクセルアレイに設けられる。基準電流は特に基準電流源から送出され、各ピクセルに形成されたフォトダイオードに対して並列に寄生容量に接続される。このため基準電流はフォトダイオードから出力されて寄生容量を充電する光電流をシミュレートすることになり、ピクセルアーキテクチャおよび読み出し回路によって読み出される。既知の暗ピクセルダークピクセルは付加的に設けられ、熱雑音およびその他の作用に曝され、これらのみをシミュレートするものである。当該の暗ピクセルとは異なり、基準ピクセルには、限定された状態で基準電流が印加され、相応の照明またはグレー値がシミュレートされる。本発明によれば、主として、設定された基準電流に基づいて予測される目標グレー値と基準ピクセルの画像信号で求められたグレー値との補償から検査を行うことができ、コストの点できわめて簡単で有利である。本発明によれば、各基準ピクセルに対して、特に、それぞれ異なる基準電流を印加することができる。この場合、予測されるグレー値の範囲強度領域は、暗電流に相当する最小値から最大輝度に相当する最大値のあいだで変化する。このグレー値範囲は、種々の基準電流値によって線形または対数的にカバーされる。本発明によれば幾つかの利点が得られる。第1に、ピクセルアレイの複数のピクセルとその後方の画像変換器の信号処理部とのあいだの信号経路全体を検査することができ、特に、一貫性ないし完全性が達成されるということが挙げられる。設定された既知の基準電流値と画像変換器内で形成された画像信号の予測グレー値とが比較され、これにより、信号伝送が正常に行われているか、エラーが生じていないかどうかを直接に検査することができるからである。基準電流源は固定に設定されるかまたは例えば外部の制御装置によって構成される。基準電流が調整可能である場合、それぞれのテストパターンまたは基準パターンが、例えばそのつどの適用状況、特に予測される輝度値または色値に基づいて、適切に変更される。調整された変換曲線を考慮して、基準ピクセルから出力された画像信号と目標値とが比較される。2つの値が一致する場合、アナログ領域においてもディジタル領域においても読み出し経路にエラーがないことを意味し、2つの値が異なる場合、制御インタフェースまたは画像変換器の読み出しのタイミング制御部にエラーが生じていることを意味する。このように、画像変換器の読み出し経路全体を外部の制御装置によって監視することができ、特に、冗長センサの設けられていない安全性要求の高い分野への適用に有利である。テストパターンの供給される位置すなわち供給アドレスに応じたバリエーションと、信号の妥当領域または許容領域の全体にわたるバリエーションとにより、信号経路の偽信号が除去される。この偽信号は熱的または機械的な応力または電気的に制御される信号線路の障害に基づいて画像誤りを生じさせるが、このことはこれまで気づかれていなかった。本発明によって得られる第2の利点は、当該の検査がハードウェア的に僅かなコストで可能となり、ピクセルアレイを数ピクセルぶん、すなわち、基準電流源の構成に必要な基準ピクセル行を、1行ずつ上下に拡張すれば足りるということである。基準ピクセルのピクセル信号は画像形成ピクセルのピクセル信号および場合により暗ピクセルのピクセル信号とともに読み出されて処理されるので、さらなるコストはかからない。今日達成可能なピクセルアレイの集積密度において、基準ピクセルを1行または2行程度拡張し、画像形成ピクセルのマトリクス領域を相応に1行または2行程度縮小することは問題なく可能である。特に、基準ピクセルは画像形成領域の縁部または画像形成領域の外に設けられるので、画像記録および画像信号の品質に影響しない。基準電流回路は僅かなコストで構成可能であり、回路技術的に簡単に、ピクセルから成るフォトダイオードと寄生容量とを並列接続することができる。また、基準ピクセルの遮蔽は暗ピクセルの遮蔽とともに既存の金属層によって達成することができる。種々の電流値は、例えば、ディジタル側で、ディジタルアナログ変換器の後置接続された充電可能なレジスタによって達成され、これにより、画像において予測されるグレー値範囲がシステム的にカバーされる。本発明によれば、テストパターンの供給構造を複数の構造へ拡張することができ、アレイの上方セルおよび下方セルのストラクチャを行列のストラクチャに対して個別に利用できる。これによりデータの一貫性を高度に検査することができる。本発明によれば、画像変換器およびこれに接続された制御装置から成る装置が実現され、制御装置によって基準電流値をプログラミング可能ないし調整可能となる。例えば、種々の要求に従って予測される輝度値またはスペクトル値を良好に検査することができるか、または、誤りが検出された場合にはさらなる検査、例えばグレー値範囲の検査を行うことができる。図1には複数のピクセルから成るマトリクス5~7を備えたピクセルアレイ2が示されており、図2にはこのピクセルアレイ2を含む画像変換器1が示されている。ここでは、ピクセルは、例えば、行数i=1~8の8行、列数j=1~6の6列のマトリクスとして配置されている。図1の破線の囲みは個々のピクセルタイプ5~7を表している。行数i=3~6の中央の4行は、1つの画像を検出するための画像形成ピクセル5であり、4×6個のサブマトリクス2-1を形成している。画像形成ピクセル5のサブマトリクス2-1の上方および下方には1×6個の暗ピクセル6のサブマトリクス2-2が配置されている。暗ピクセル6は画像形成ピクセル5に対応するように基板内に形成されているが、遮蔽されてすなわち被覆されている。画像形成ピクセル5は画像形成ピクセル信号S1を出力し、当該の画像形成ピクセル信号S1が例えば行ごとに読み出される。図1にはこうした画像形成ピクセル信号S1の例が示されている。暗ピクセル6も画像形成ピクセル5と同様に行ごとに読み出され、暗電流を導出するための暗ピクセル信号S2を出力し、この暗ピクセル信号S2が画像処理の際に画像形成ピクセル信号S1の評価に利用される。本発明によれば、ピクセルアレイ2ではさらに、1×6個の基準ピクセルモニタピクセル7のサブマトリクス2-3が暗ピクセル6のサブマトリクス2-2の上方および下方に配置されている。基準ピクセル7には電流源から電流が印加される。ここでは、図1の上方および下方の基準電流回路8a,8bから電流が印加されるが、このことについては後に図4,図5に即して詳述する。基準電流回路8a,8bは有利には直流電流源であり、個々の基準ピクセル7にそれぞれ異なる値の基準電流Irefを供給する。基準電流の値は有利には読み出し過程のあいだ一定である。なお、サブマトリクス2-2,2-3は位置を交換して配置することもできる。ピクセルアレイ2の各ピクセルは、最初は均等に、同じ製造条件のもとで形成され、後に、暗ピクセル6および基準ピクセル7が被覆されて形成される。有利には、暗ピクセル6および基準ピクセル7は、画像形成ピクセル5のあいだに残ったスタブをアルミニウムマスクで被覆することによって形成される。画像形成ピクセル5,暗ピクセル6および基準ピクセル7は同様に駆動され、読み出される。画像変換器1は、ピクセルアレイ2に加えて、アナログ処理アナログディジタル変換回路10を有している。当該のアナログ処理アナログディジタル変換回路10は、アナログ信号S1~S3を受け取り、まずフィルタリングなどのアナログ処理を行い、ついでアナログディジタル変換を行い、ディジタル信号S4をディジタル処理回路12へ出力する。画像変換器1はさらに、制御インタフェースコントロールインタフェース14とクロック信号S7を受け取る同期時間調整回路タイミングアンドコントロール回路16とを有している。ディジタル処理回路12は制御インタフェース14を介してピクセル信号S1~S3に関する情報を含むディジタル画像信号S5を出力する。また、制御インタフェース14は制御信号S6,S9,S10を外部の制御装置40、例えばFPGAまたはμCから受け取る。制御信号S6は制御インタフェース14を介して回路10,12,16へ供給される。回路10~16は全体で読み出し処理手段を形成しており、その動作が正常であるかどうかが本発明にしたがって検査される。基準電流回路8a,8bは基準ピクセル7のサブマトリクス2-3の個々の基準ピクセルにそれぞれ異なる値の電流Irefを供給する。ここで、電流Irefの値は列数jに依存して定められる。つまり、2つの基準電流回路8a,8bは、個々の基準ピクセルの列数jに応じてそれぞれ異なる値の電流を供給する基準電流源群8a-j,8b-jである。図4の下方の回路領域は、ピクセル5~7のそれぞれに対して同様に設けられた基本的に公知のピクセルアーキテクチャあるいは読み出し回路26である。各ピクセル5~7は可視領域または赤外領域の入射光21を受容するためのそれぞれ1つのフォトダイオード20と半導体材料または半導体材料の境界層によって形成された寄生容量22とを有している。駆動はトランジスタ、例えばMOSFET23~25を介して行われる。トランジスタ23はリセット駆動信号Vrstによって駆動される。ここでは、正の電位を有するリセット駆動信号Vrstによってトランジスタ23がオフにされ、読み出し過程のあいだ寄生容量22が複数回放電され、アースV0と印加電位VRTとのあいだの切り換えが行われる。読み出し過程のあいだの複数回のリセットは高い照明強度を正確に求めるために用いられる。なぜなら、ピクセルは高い照明強度に対して不感であり、高い照度または長い照明時間に対して出力される光電圧は同じ輝度では僅かしか増大しないからである。トランジスタ24はトランジスタ23のソースフォロワとして用いられ、そのドレインは基準電圧Vddに接続されている。トランジスタ25はセンスアンプとして用いられ、読み出し電圧としての制御電圧VReadによって駆動される。こうして出力電圧Voutが読み出され、基準ピクセル信号S3が形成される。基準ピクセル7ごとに、各電流源8a-j,8b-jがフォトダイオード20および寄生容量22に対して並列に接続される。したがって、各基準ピクセルに対して調整可能な各基準電流源8a-j,8b-jは出力される基準電流Irefjに相応に寄生容量22を充電する。基準ピクセルは被覆されているので、光21はフォトダイオード20へはほとんど入射せず、したがって左上方の基準ピクセルj=1には値0の電流Irefが供給される。このため、当該のフォトダイオード20からは暗ピクセル6と同様に暗電流が出力される。基準電流回路8a,8bの基準電流Irefは。入射光21の置換値あるいは基準光を表すために定義された基準グレー値として、図3の回路10~16の伝送特性の検査、特に伝送エラーの有無の検査に用いられる。左上方の電流値0の基準ピクセルの信号として出力されたグレー値は暗ピクセルのグレー値に相当する。図3によれば、電流源8a,8bは外部の制御装置14から制御インタフェース14を介して供給される制御信号S9,S10を通じて形成され、個々の基準ピクセルに対する電流値がそれぞれ設定される。ただし、基準電流回路8a,8bを製造の際に固定に設定し、各基準ピクセルに対して固定の電流値Irefjが出力されるようにすることもできる。図5の上方には、上方の基準ピクセル行のピクセルについての電流グラフが示されている。右方のピクセルへ向かって、つまり、列数jが大きくなるにつれて、基準電流Irefの値は、線形にまたは対数的に上昇し、右端の基準ピクセルj=6で入射光の最大強度に相当する値へいたる。同じ列の上下の基準ピクセルはそれぞれ同じ基準電流値でピクセルごとに駆動される。また、図5の下方には、下方の基準ピクセル行が上方の基準ピクセル行に対してちょうど反対に制御されることが示されている。つまり、こちらでは、基準電流値あるいはこれと等価のグレー値が、右方のピクセルへ向かって、つまり、列数jが大きくなるにつれて、線形にまたは対数的に下降する。同じ列つまり列数jの等しいの2つの基準ピクセルのアナログ出力信号を単純に加算することにより、列数jに関する和が一定であるかどうかが検査され、偏差を容易に検出することができる。評価は例えばオンチップの加算器および比較器で行われてもよいし、また、外部の制御装置40によって行ってもよい。相応に、他の目的に合わせて電流値を調整することも考えられる。列に関して均等な駆動を行う場合、つまり、列ごとに同じ値の基準電流を印加する場合、例えば、出力されたアナログの基準ピクセル信号を同じ列のつまり列数jの等しい基準ピクセルの基準ピクセル信号から減算し、列に関する差を計算することもできる。本発明によれば、個々の基準ピクセルの基準電流Irefに対してローディング可能または設定可能な可変のテストパターンを用いることができる。このテストパターンは、センサ機能を効果的に監視するためにそのつどの状況に適合化させることができる。例えば、この状況とは、検出された入射光の強度全体に依存して識別された昼夜の区別などである。基準電流Irefの設定値が既知であれば、画像変換器1の読み出し駆動経路の設定またはアドレシングに基づいて、基準ピクセルの結果を予測可能計算可能である。出力信号S1~S3はアナログ処理アナログディジタル変換回路10からディジタル処理回路12へ供給される。制御インタフェース14を介して設定された変換特性曲線を考慮して、基準ピクセル7の結果が計算され、真の結果が目標値と比較される。2つの値が一致するということは、読み出し経路にもアナログ領域およびディジタル領域にもエラーがないことを意味する。また、画像変換器の駆動および読み出しのための制御インタフェース14や同期時間調整回路16にもエラーがないことが結論される。図3,図4に示されている基準電流回路8a,8bは例えばディジタルアナログ変換器DACを備えたレジスタによって形成されるので、基準値の動的な変化はレジスタの対応する蓄積によって可能となる。図3には、ピクセルアーキテクチャに加えて読み出し回路の詳細が示されている。すなわち、読み出しトランジスタ25として出力される電圧値Voutは相関ダブルサンプリング読み出し回路CDS読み出し回路30によって読み出されてアナログディジタル変換器32へ供給される。アナログディジタル変換器32は、この実施例では、増幅器32-1,比較器32-2,バッファ32-3を有しており、さらに、比較器32-2にはカウンタ33からディジタルアナログ変換器34を介して比較電圧も供給される。こうした付加的な回路は基本的には従来技術から公知である。図6のaには、アナログの基準電流Irefが、基準ピクセル行に沿って、特に暗電流に近い最小電流値から予測最大強度に相当する光電流にいたるまで線形に上昇するように設定されることが示されている。ただし、図6のaの理想的な曲線とは異なり、実際には、ピクセル数が離散的であるため、曲線は階段状の経過を呈する。本発明によれば、当該の曲線経過は、例えば複数の線形経過が連続する鋸歯波状などの反復形状を有していてもよい。予測強度領域の全体が複数の基準電流値によってシミュレートされることにより、接続されているアナログディジタル変換器がアナログ処理アナログディジタル変換回路10内で正確に動作しているか否かがテストされる。基準ピクセル行が完全に読み出されれば、変換すべき輝度値をすべてシミュレートすることができる。図6のbにはディジタル出力値dの出現頻度Hのヒストグラムが簡単化のためにd=0,1,2,3,4,...で示されている。読み出し処理手段10~16が正確に動作していればH=1の一定の特性が予測される。図6のcには、正確に変換を行っていないアナログディジタル変換器ADCのヒストグラムが示されており、ここでは、ディジタル出力値d1,d2が欠落しており、それぞれ次のディジタル出力値が2倍の頻度を有している。つまり、アナログディジタル変換器でのエラーのために、ディジタル出力値d1,d2が超過した状態で出力されたことがわかる。"