キャパシタと、前記キャパシタと第1のノードを介して接続され、前記キャパシタを充電または放電する定電流源と、入力電圧が第1のレベルに変化したときに、当該変化に応答して前記キャパシタを放電または充電し、前記入力電圧が第2のレベルに変化したときに、当該変化に応答して前記定電流源による前記キャパシタの充電または放電を開始する充放電回路と、前記キャパシタの充電または放電の開始から、前記第1のノードの電圧が所定の検知電圧を超えるまでの時間遅延して、出力電圧のレベルを第1のレベルから第2のレベルに変化させる電圧検知回路と、前記入力電圧が第2のレベルであって、かつ前記出力電圧が第2のレベルに変化したときに、前記第1のノードの電圧を前記検知電圧を超えるレベルに保持し、前記入力電圧が第1のレベルのときに、前記保持を解除する電圧保持回路とを有する遅延回路。キャパシタと、前記キャパシタと第1のノードを介して接続され、入力電圧が第1のレベルに変化したときに、当該変化に応答して前記キャパシタの放電を開始し、前記入力電圧が第2のレベルに変化したときに、当該変化に応答して前記キャパシタの充電を開始する充放電回路と、前記キャパシタの充電開始から、前記第1のノードの電圧が第1のレベルから所定の第1の検知電圧を超えるまでの時間遅延して、出力電圧のレベルを第1のレベルから第2のレベルに変化させ、前記キャパシタの放電開始から、前記第1のノードの電圧が第2のレベルから所定の第2の検知電圧を超えるまでの時間遅延して、出力電圧のレベルを第2のレベルから第1のレベルに変化させる電圧検知回路と、前記入力電圧が第2のレベルであって、かつ前記出力電圧が第2のレベルに変化したときに、前記第1のノードの電圧を前記第1の検知電圧を超えるレベルに保持し、前記入力電圧が第1のレベルのときに、前記保持を解除する第1の電圧保持回路と、前記入力電圧が第1のレベルであって、かつ前記出力電圧が第1のレベルに変化したときに、前記第1のノードの電圧を前記第2の検知電圧を超えるレベルに保持し、前記入力電圧が第2のレベルのときに、前記保持を解除する第2の電圧保持回路とを有する遅延回路。請求項2において、前記第1の電圧保持回路は、前記入力電圧が第1のレベルに変化してから所定時間遅延して前記保持を解除する第1の遅延手段を有し、前記第2の電圧保持回路は、前記入力電圧が第2のレベルに変化してから所定時間遅延して前記保持を解除する第2の遅延手段を有することを特徴とする遅延回路。キャパシタと、前記キャパシタと第1のノードを介して接続され、前記キャパシタを充電または放電する定電流源と、入力電圧が第1のレベルに変化したときに、当該変化に応答して前記キャパシタを放電または充電し、前記入力電圧が第2のレベルに変化したときに、当該変化に応答して前記定電流源による前記キャパシタの充電または放電を開始する充放電回路と、前記キャパシタの充電または放電の開始から、前記第1のノードの電圧が所定の検知電圧を超えるまでの時間遅延して、出力電圧のレベルを第1のレベルから第2のレベルに変化させる電圧検知回路と、前記入力電圧が第2のレベルであって、かつ前記出力電圧が第2のレベルに変化したときに、前記出力電圧を第2のレベルに保持し、前記入力電圧が第1のレベルのときに、前記保持を解除する電圧保持回路とを有する遅延回路。キャパシタと、前記キャパシタと第1のノードを介して接続され、入力電圧が第1のレベルに変化したときに、当該変化に応答して前記キャパシタの放電を開始し、前記入力電圧が第2のレベルに変化したときに、当該変化に応答して前記キャパシタの充電を開始する充放電回路と、前記キャパシタの充電開始から、前記第1のノードの電圧が第1のレベルから所定の第1の検知電圧を超えるまでの時間遅延して、出力電圧のレベルを第1のレベルから第2のレベルに変化させ、前記キャパシタの放電開始から、前記第1のノードの電圧が第2のレベルから所定の第2の検知電圧を超えるまでの時間遅延して、出力電圧のレベルを第2のレベルから第1のレベルに変化させる電圧検知回路と、前記入力電圧が第2のレベルであって、かつ前記出力電圧が第2のレベルに変化したときに、前記出力電圧を第2のレベルに保持し、前記入力電圧が第1のレベルのときに、前記保持を解除する第1の電圧保持回路と、前記入力電圧が第1のレベルであって、かつ前記出力電圧が第1のレベルに変化したときに、前記出力電圧を第1のレベルに保持し、前記入力電圧が第2のレベルのときに、前記保持を解除する第2の電圧保持回路とを有する遅延回路。キャパシタと、前記キャパシタと第1のノードを介して接続され、入力電圧が第1のレベルに変化したときに、当該変化に応答して前記キャパシタの放電または充電を開始し、前記入力電圧が第2のレベルに変化したときに、当該変化に応答して前記キャパシタの充電または放電を開始する充放電回路と、前記キャパシタの充電または放電の開始から、前記第1のノードの電圧が所定の検知電圧を超えるまでの時間遅延して、出力電圧のレベルを第1のレベルから第2のレベルに変化させる電圧検知回路と、前記入力電圧が第2のレベルであって、かつ前記出力電圧が第2のレベルに変化したときに、前記第1のノードの電圧を前記検知電圧を超えるレベルに保持し、前記入力電圧が第1のレベルのときに、前記保持を解除する電圧保持回路とを有する遅延回路。キャパシタと、前記キャパシタと第1のノードを介して接続され、入力電圧が第1のレベルに変化したときに、当該変化に応答して前記キャパシタの放電または充電を開始し、前記入力電圧が第2のレベルに変化したときに、当該変化に応答して前記キャパシタの充電または放電を開始する充放電回路と、前記キャパシタの充電または放電の開始から、前記第1のノードの電圧が所定の検知電圧を超えるまでの時間遅延して、出力電圧のレベルを第1のレベルから第2のレベルに変化させる電圧検知回路と、前記入力電圧が第2のレベルであって、かつ前記出力電圧が第2のレベルに変化したときに、前記出力電圧を第2のレベルに保持し、前記入力電圧が第1のレベルのときに、前記保持を解除する電圧保持回路とを有する遅延回路。キャパシタと、前記キャパシタと第1のノードを介して接続され、入力電圧が第1のレベルに変化したときに、当該変化に応答して前記キャパシタの放電または充電を開始し、前記入力電圧が第2のレベルに変化したときに、当該変化に応答して前記キャパシタの充電または放電を開始する充放電回路と、前記キャパシタの充電または放電の開始から、前記第1のノードの電圧が第1のレベルから所定の第1の検知電圧を超えるまでの時間遅延して、出力電圧のレベルを第1のレベルから第2のレベルに変化させ、前記キャパシタの放電または充電の開始から、前記第1のノードの電圧が第2のレベルから所定の第2の検知電圧を超えるまでの時間遅延して、出力電圧のレベルを第2のレベルから第1のレベルに変化させる電圧検知回路と、前記入力電圧が第1のレベルであって、かつ前記出力電圧が第1のレベルに変化したときに、前記第1のノードの電圧を前記第2の検知電圧を超えるレベルに保持し、前記入力電圧が第2のレベルのときに、前記保持を解除する電圧保持回路とを有する遅延回路。請求項8において、前記電圧保持回路は、前記入力電圧が第2のレベルに変化してから所定時間遅延して前記保持を解除する遅延手段を有することを特徴とする遅延回路。請求項1乃至9のいずれかの遅延回路を有することを特徴とする電子機器。上記遅延回路において、式1で求められる遅延時間を大きくするためには、コンデンサC1の容量を大きくするか、または定電流I1を小さくする必要がある。しかし、近年、回路規模の小型化、低コスト化の要請が強く、コンデンサC1を小容量に抑えることが求められる。よって、コンデンサC1の容量Cdを例えばCd=1μFとした場合に、VR1=3VとしてTd=1秒の遅延時間を得るためには、定電流I1を、I1=Cd×VR1/Td=1μ×3/1=3μAにする必要がある。しかしながら、定電流I1を極端に小さく、例えば上記のように数μA以下とした場合、次のような問題が生じる。すなわち、入力電圧VinがHレベルに変化してスイッチSW1がオフされた状態でコンデンサC1が充電されると、コンデンサC1の接続ノードN1は高インピーダンス状態となり、スイッチングノイズなどの電磁波ノイズの影響を受けやすくなる。ここで、コンデンサC1の容量がある程度大きければ、かかるノイズの影響を吸収できるが、上述のようにコンデンサC1は小容量に抑えられているので、コンデンサ接続ノード電圧Vcがノイズの影響を受けて変動してしまう。そして、図2Bにおいて矢印2bが示すように、電磁波ノイズ等の影響を受けた両端電圧Vcが検知電圧VR1より低下すると、コンパレータCp1の出力電圧Voutが反転してしまい誤動作するおそれがある。そこで、本発明の目的は、キャパシタの充放電電流が小さい場合であっても、キャパシタの容量を増大させることなく、外来ノイズの影響による出力電圧の誤動作を防止する遅延回路及びこれを有する電子機器を提供することにある。上記の目的を達成するために、本発明の第1の側面の遅延回路は、キャパシタC1と、前記キャパシタと第1のノードN1を介して接続され、前記キャパシタを充電または放電する定電流源とA1、A2、入力電圧が第1のレベルに変化したときに、当該変化に応答して前記キャパシタを放電または充電し、前記入力電圧が第2のレベルに変化したときに、当該変化に応答して前記定電流源による前記キャパシタの充電または放電を開始する充放電回路20、SW1と、前記キャパシタの充電または放電の開始から、前記第1のノードの電圧が所定の検知電圧を超えるまでの時間遅延して、出力電圧のレベルを第1のレベルから第2のレベルに変化させる電圧検知回路とCp1、Cp2、30、前記入力電圧が第2のレベルであって、かつ前記出力電圧が第2のレベルに変化したときに、前記第1のノードの電圧を前記検知電圧を超えるレベルに保持し、前記入力電圧が第1のレベルのときに、前記保持を解除する電圧保持回路VH1、VH2とを有することを特徴とする。上記の目的を達成するために、本発明の第2の側面の遅延回路は、キャパシタC1と、前記キャパシタと第1のノードN1を介して接続され、入力電圧が第1のレベルに変化したときに、当該変化に応答して前記キャパシタの放電を開始し、前記入力電圧が第2のレベルに変化したときに、当該変化に応答して前記キャパシタの充電を開始する充放電回路22、R2と、前記キャパシタの充電開始から、前記第1のノードの電圧が第1のレベルから所定の第1の検知電圧を超えるまでの時間遅延して、出力電圧のレベルを第1のレベルから第2のレベルに変化させ、前記キャパシタの放電開始から、前記第1のノードの電圧が第2のレベルから所定の第2の検知電圧を超えるまでの時間遅延して、出力電圧のレベルを第2のレベルから第1のレベルに変化させる電圧検知回路Cp1、Cp2、30と、前記入力電圧が第2のレベルであって、かつ前記出力電圧が第2のレベルに変化したときに、前記第1のノードの電圧を前記第1の検知電圧を超えるレベルに保持し、前記入力電圧が第1のレベルのときに、前記保持を解除する第1の電圧保持回路VH51と、前記入力電圧が第1のレベルであって、かつ前記出力電圧が第1のレベルに変化したときに、前記第1のノードの電圧を前記第2の検知電圧を超えるレベルに保持し、前記入力電圧が第2のレベルのときに、前記保持を解除する第2の電圧保持回路VH52とを有することを特徴とする。上記の目的を達成するために、本発明の第3の側面の遅延回路は、キャパシタC1と、前記キャパシタと第1のノードN1を介して接続され、前記キャパシタを充電または放電する定電流源A1、A2と、入力電圧が第1のレベルに変化したときに、当該変化に応答して前記キャパシタを放電または充電し、前記入力電圧が第2のレベルに変化したときに、当該変化に応答して前記定電流源による前記キャパシタの充電または放電を開始する充放電回路20、SW1と、前記キャパシタの充電または放電の開始から、前記第1のノードの電圧が所定の検知電圧を超えるまでの時間遅延して、出力電圧のレベルを第1のレベルから第2のレベルに変化させる電圧検知回路Cp1、Cp2、30と、前記入力電圧が第2のレベルであって、かつ前記出力電圧が第2のレベルに変化したときに、前記出力電圧を第2のレベルに保持し、前記入力電圧が第1のレベルのときに、前記保持を解除する電圧保持回路VH3、VH4とを有することを特徴とする。上記の目的を達成するために、本発明の第4の側面の遅延回路は、キャパシタC1と、前記キャパシタと第1のノードN1を介して接続され、入力電圧が第1のレベルに変化したときに、当該変化に応答して前記キャパシタの放電を開始し、前記入力電圧が第2のレベルに変化したときに、当該変化に応答して前記キャパシタの充電を開始する充放電回路22、R2と、前記キャパシタの充電開始から、前記第1のノードの電圧が第1のレベルから所定の第1の検知電圧を超えるまでの時間遅延して、出力電圧のレベルを第1のレベルから第2のレベルに変化させ、前記キャパシタの放電開始から、前記第1のノードの電圧が第2のレベルから所定の第2の検知電圧を超えるまでの時間遅延して、出力電圧のレベルを第2のレベルから第1のレベルに変化させる電圧検知回路Cp1、Cp2、30と、前記入力電圧が第2のレベルであって、かつ前記出力電圧が第2のレベルに変化したときに、前記出力電圧を第2のレベルに保持し、前記入力電圧が第1のレベルのときに、前記保持を解除する第1の電圧保持回路VH61と、前記入力電圧が第1のレベルであって、かつ前記出力電圧が第1のレベルに変化したときに、前記出力電圧を第1のレベルに保持し、前記入力電圧が第2のレベルのときに、前記保持を解除する第2の電圧保持回路VH62とを有することを特徴とする。上記第1の側面によれば、前記入力電圧が第2のレベルであって、かつ前記出力電圧が第2のレベルのときは、前記第1のノードの電圧を前記検知電圧を超えるレベルに保持するので、キャパシタの充放電電流が小さい場合であっても、キャパシタの容量を増大させることなく、外来ノイズの影響による出力電圧の誤動作を防止することができる。また、上記第2の側面によれば、前記入力電圧が第2のレベルであって、かつ前記出力電圧が第2のレベルのときは、前記第1のノードの電圧を前記第1の検知電圧を超えるレベルに保持し、前記入力電圧が第1のレベルであって、かつ前記出力電圧が第1のレベルのときは、前記第1のノードの電圧を前記第2の検知電圧を超えるレベルに保持するので、キャパシタの充放電電流が小さい場合であっても、キャパシタの容量を増大させることなく、外来ノイズの影響による出力電圧の誤動作を防止することができる。また、上記第3の側面によれば、前記入力電圧が第2のレベルであって、かつ前記出力電圧が第2のレベルのときは、前記出力電圧を第2のレベルに保持するので、キャパシタの充放電電流が小さい場合であっても、キャパシタの容量を増大させることなく、外来ノイズの影響による出力電圧の誤動作を防止することができる。そして、上記第4の側面によれば、前記入力電圧が第2のレベルであって、かつ前記出力電圧が第2のレベルのときは、前記出力電圧を前記第2のレベルに保持し、前記入力電圧が第1のレベルであって、かつ前記出力電圧が第1のレベルのときは、前記出力電圧を第1のレベルに保持するので、キャパシタの充放電電流が小さい場合であっても、キャパシタの容量を増大させることなく、外来ノイズの影響による出力電圧の誤動作を防止することができる。以下、図面にしたがって本発明の実施の形態について説明する。但し、本発明の技術的範囲はこれらの実施の形態に限定されず、特許請求の範囲に記載された事項とその均等物まで及ぶものである。第1の実施形態図3は、第1の実施形態における遅延回路の構成例を説明する図である。図3Aは、遅延回路の論理的な構成を説明する図であり、図3Bはその具体的な回路構成を説明する図である図3Aに示すように、コンデンサC1は、定電流I1の充電電流を供給する定電流源A1にコンデンサ接続ノードN1を介して接続される。また、コンデンサ接続ノードN1は、入力電圧Vinにより接断されるスイッチSW1を介してグランドに接地される。かかるスイッチSW1は、一例としてN型MOSで構成され、Lレベルの電圧でオフ、Hレベルの電圧でオンされる。よって、入力電圧VinがLレベルのときは、インバータ20で反転されたHレベルの電圧によりスイッチSW1がオンされてコンデンサ接続ノードN1は接地され、コンデンサC1は放電される。反対に、入力電圧VinがHレベルのときは、インバータ20で反転されたLレベルの電圧によりスイッチSW1がオフされて、コンデンサC1は充電される。このように、第1の実施形態では、インバータ20とスイッチSW1が充放電回路に対応する。コンデンサ接続ノードN1には、コンパレータCp1が接続される。そして、コンデンサ接続ノード電圧Vc、すなわちコンデンサC1の両端電圧は、コンパレータCp1に入力される。そして、コンパレータCp1は、コンデンサ接続ノード電圧Vcが上昇して所定の検知電圧VR1を超えると、反転出力をHレベルからLレベルへ変化させる。そして、コンパレータCp1の出力はインバータ30でさらに反転され、出力電圧Voutとして出力される。このように、第1の実施形態では、コンパレータCp1と、インバータ30が電圧検知回路に対応する。また、入力電圧VinはノードN2から、出力電圧VoutはノードN3からNANDゲート10に入力される。そしてNANDゲート10は、入力電圧Vin、出力電圧VoutともにHレベルのとき、Lレベルの電圧によりスイッチSW2をオンする。そして、スイッチSW2がオンされると、コンデンサ接続ノードN1は定電圧源VDDと接続される。これにより、コンデンサC1が充電され、コンデンサ接続ノード電圧Vcが一定以上に保持される。このように、第1の実施形態では、NANDゲート10、スイッチSW2、定電圧源VDDが電圧保持回路VH1を構成する。図3Bでは、電圧保持回路VH1の具体的な構成が示される。なお、図3Aと重複する箇所については説明を省略する。図3Aに示したNANDゲート10とスイッチSW2は、図3Bに示すように例えばP型MOSで構成されるスイッチSW2bと、スイッチSW2aで構成される。そして、インバータ20とスイッチSW1との間に設けられるノードN21の電圧がスイッチSW2aに入力され、コンパレータCp1とインバータ30との間に設けられるノードN31の電圧がスイッチSW2bに入力される。よって、入力電圧VinがLレベルのときはノードN21の電圧はHレベルとなり、スイッチSW2aはオフされ、入力電圧VinがHレベに変化するとノードN21の電圧はLレベルとなり、スイッチSW2aはオンされる。また、出力電圧VoutがLレベルのときはノードN31の電圧はHレベルであるのでスイッチSW2bはオフされ、出力電圧VoutがHレベルに変化するときは、ノードN31の電圧Vn31はLレベルに変化し、スイッチSW2bはオンされる。このように、入力電圧VinがHレベルに変化し、コンデンサ接続ノード電圧VcがコンパレータCp1の検知電圧VR1を超えて、コンパレータCp1の反転出力がHレベルからLレベルへ変化した後、つまり、出力電圧VoutがHレベルに変化した後は、スイッチSW2a、SW2bともにオンされて、コンデンサ接続ノードN1と定電圧源VDDが接続される。図4は、図3Bに示した構成におけるタイミングチャート図である。図4には、入力電圧Vin、ノードN21の電圧Vn21、コンデンサ接続ノード電圧Vc、ノードN31の電圧Vn31、及び出力電圧Voutが示される。まず、入力電圧VinがLレベルのときは、ノードN21の電圧はHレベルとなってスイッチSW1がオンされ、スイッチSW2aはオフされる。スイッチSW1がオンされることでコンデンサC1は放電され、コンデンサ接続ノード電圧VcはLレベルとなる。このとき、コンパレータCp1の反転出力はHレベルであるので、ノードN31の電圧Vn31はHレベルとなる。よって、スイッチSW2bはオフされており、出力電圧VoutはLレベルとなる。入力電圧VinがHレベルに変化すると、ノードN21の電圧はLレベルとなってスイッチSW1はオフされ、スイッチSW2aはオンされる。スイッチSW1がオフされることで、コンデンサC1は充電を開始し、コンデンサ接続ノード電圧Vcは上昇する。そして、コンデンサ接続ノード電圧VcがコンパレータCp1の検知電圧VR1を超えると、ノードN31の電圧Vn31はLレベルとなってスイッチSW2bがオンされる。また、出力電圧VoutはHレベルに変化する。このようにして、入力電圧VinがLレベルからHレベルに変化した時点からコンデンサ接続ノード電圧が検知電圧VR1を超えるまでの時間、つまり遅延時間Td遅延して、出力電圧VoutがLレベルからHレベルに変化する。また、このとき、スイッチSW2a、スイッチSW2bともにオンされることで、コンデンサ接続ノードN1が定電圧源VDDと接続され、コンデンサ接続ノード電圧VcはΔV上昇する。これにより、スイッチSW1がオフのときであっても、コンデンサ接続ノードN1のインピーダンスを低く保持することができる。よって、コンデンサ接続ノード電圧Vcが外来ノイズの影響を受けにくくなり、出力電圧VoutをHレベルに保つことができる。よって、容量の小さいコンデンサを用いつつ、小さい定電流でコンデンサを充電する場合であっても、外来ノイズに起因する出力電圧Voutの誤動作を防止することができる。第2の実施形態図5は、第2の実施形態における遅延回路の構成例を説明する図である。図5Aは、遅延回路の論理的な構成を説明する図であり、図5Bはその具体的な回路構成を説明する図である。図5Aに示すように、コンデンサC1は、定電流I1で放電を行う定電流源A2にコンデンサ接続ノードN1を介して接続される。また、コンデンサ接続ノードN1は、入力電圧Vinにより接断されるスイッチSW1を介して定電圧源VDDに接続される。かかるスイッチSW1は、一例としてP型MOSで構成され、Hレベルの電圧でオフ、Lレベルの電圧でオンされる。よって、入力電圧VinがHレベルのときは、インバータ20で反転されたLレベルの電圧によりスイッチSW1がオンされる。これにより、コンデンサ接続ノードN1は定電圧源VDDと接続され、コンデンサC1は充電される。反対に、入力電圧VinがLレベルのときは、インバータ20で反転されたHレベルの電圧によりスイッチSW1がオフされて、コンデンサC1は定電流源A2により放電される。このように、第2の実施形態では、インバータ20とスイッチSW1が充放電回路に対応する。コンデンサ接続ノードN1には、コンパレータCp1が接続される。そして、コンデンサ接続ノード電圧Vc、すなわちコンデンサC1の両端電圧は、コンパレータCp1に入力される。そして、コンパレータCp1は、コンデンサ接続ノード電圧Vcが低下して所定の検知電圧VR2を超えると、反転出力をLレベルからHレベルへ変化させる。そして、コンパレータCp1の出力はインバータ30でさらに反転され、出力電圧Voutとして出力される。このように、第2の実施形態では、コンパレータCp1と、インバータ30が電圧検知回路に対応する。また、入力電圧VinはノードN2から、出力電圧VoutはノードN3からNORゲート40に入力される。そしてNORゲート40は、入力電圧Vin、出力電圧VoutともにLレベルのとき、Hレベルの電圧によりスイッチSW3をオンする。そして、スイッチSW3がオンされると、コンデンサ接続ノードN1はグランドに接地される。これにより、コンデンサC1が放電され、コンデンサ接続ノード電圧Vcが一定以下に保持される。このように、第2の実施形態では、NORゲート40、スイッチSW3が電圧保持回路VH2を構成する。図5Bでは、電圧保持回路VH2の具体的な構成が示される。なお、図5Aと重複する箇所については説明を省略する。図5Aに示したNORゲート40とスイッチSW3は、図5Bに示すように例えばN型MOSで構成されるスイッチSW3bと、スイッチSW3aで構成される。そして、インバータ20とスイッチSW1との間に設けられるノードN21の電圧がスイッチSW3aに入力され、コンパレータCp1とインバータ30との間に設けられるノードN31の電圧がスイッチSW3bに入力される。よって、入力電圧VinがHレベルのときはノードN21の電圧はLレベルとなり、スイッチSW3aはオフされ、入力電圧VinがLレベに変化するとノードN21の電圧はHレベルとなり、スイッチSW3aはオンされる。また、出力電圧VoutがHレベルのときはノードN31の電圧はLレベルであるのでスイッチSW3bはオフされ、出力電圧VoutがLレベルに変化するときは、ノードN31の電圧Vn31はHレベルに変化し、スイッチSW3bはオンされる。このように、入力電圧VinがLレベルに変化し、コンデンサ接続ノード電圧VcがコンパレータCp1の検知電圧VR2を超えて、コンパレータCp1の反転出力がLレベルからHレベルへ変化した後、つまり、出力電圧VoutがLレベルに変化した後は、スイッチSW3a、SW3bともにオンされて、コンデンサ接続ノードN1が接地される。図6は、図5Bに示した構成におけるタイミングチャート図である。図6には、入力電圧Vin、ノードN21の電圧Vn21、コンデンサ接続ノード電圧Vc、ノードN31の電圧Vn31、及び出力電圧Voutが示される。まず、入力電圧VinがHレベルのときは、ノードN21の電圧はLレベルとなってスイッチSW1がオンされ、スイッチSW3aはオフされる。スイッチSW1がオンされることでコンデンサC1は充電され、コンデンサ接続ノード電圧VcはHレベルとなる。このとき、コンパレータCp1の反転出力はLレベルであるので、ノードN31の電圧Vn31はLレベルとなる。よって、スイッチSW3bはオフされており、出力電圧VoutはHレベルとなる。入力電圧VinがLレベルに変化すると、ノードN21の電圧はHレベルとなってスイッチSW1はオフされ、スイッチSW3aはオンされる。スイッチSW1がオフされることで、コンデンサC1は放電を開始し、コンデンサ接続ノード電圧Vcは低下する。そして、コンデンサ接続ノード電圧VcがコンパレータCp1の検知電圧VR2を超えると、ノードN31の電圧Vn31はHレベルとなってスイッチSW3bがオンされる。また、出力電圧VoutはLレベルに変化する。このようにして、入力電圧VinがHレベルからLレベルに変化した時点からコンデンサ接続ノード電圧が検知電圧VR2を超えるまでの時間、つまり遅延時間Td遅延して、出力電圧VoutがHレベルからLレベルに変化する。また、このとき、スイッチSW3a、スイッチSW3bともにオンされることで、コンデンサ接続ノードN1が接地され、コンデンサ接続ノード電圧VcはΔVn低下する。これにより、スイッチSW1がオフのときであっても、コンデンサ接続ノードN1のインピーダンスを低く保持することができる。よって、コンデンサ接続ノード電圧Vcが外来ノイズの影響を受けにくくなり、出力電圧VoutをLレベルに保つことができる。よって、容量の小さいコンデンサを用いつつ、小さい定電流でコンデンサを放電する場合であっても、外来ノイズに起因する出力電圧Voutの誤動作を防止することができる。第3の実施形態図7は、第3の実施形態における遅延回路の構成例を説明する図である。図7Aは、遅延回路の論理的な構成を説明する図であり、図7Bはその具体的な回路構成を説明する図である。図7Aに示す、コンデンサC1、定電流源A1、コンデンサ接続ノードN1、インバータ20、スイッチSW1は図3Aと同じであるので、説明を省略する。第3の実施形態では、コンパレータCp2は、コンデンサ接続ノード電圧Vcが上昇して所定の検知電圧VR1を超えると、その出力をLレベルからHレベルへ変化させる。そして、コンパレータCp2の出力は抵抗R1、増幅器31を経て出力電圧Voutとして出力される。よって、第3の実施形態では、コンパレータCp2が電圧検知回路に対応する。また、入力電圧VinはノードN2から、出力電圧VoutはノードN3からNANDゲート12に入力され、NANDゲート12は、入力電圧Vin、出力電圧VoutともにHレベルのとき、Lレベルの電圧によりスイッチSW21をオンする。そして、スイッチSW21がオンされると、ノードN4は定電圧源VDDと接続され、コンパレータCp2の電圧が上昇する。よって、第3の実施形態では、NANDゲート12、スイッチSW21、定電圧源VDDが電圧保持回路VH3を構成する。図7Bでは、図7Aに示した電圧保持回路VH3の具体的な構成が示される。例えばNANDゲート12とスイッチSW21は、P型MOSで構成されるスイッチSW21bと、スイッチSW21aにより構成される。そして、インバータ20とスイッチSW1との間に設けられるノードN21の電圧Vn21がスイッチSW21aに入力される。また、抵抗R1より後段にはインバータ32、30が設けられ、インバータ32と増幅器30の間にノードN32が設けられる。そして、ノードN32の電圧Vn32がスイッチSW21bに入力される。よって、入力電圧VinがLレベルのときはノードN21の電圧はHレベルとなり、スイッチSW21aはオフされ、入力電圧VinがHレベに変化するとノードN21の電圧はLレベルとなり、スイッチSW21aはオンされる。また、出力電圧VoutがLレベルのときはノードN32の電圧はHレベルであるのでスイッチSW21bはオフされ、出力電圧VoutがHレベルに変化するときは、ノードN32の電圧Vn32はLレベルに変化し、スイッチSW21bはオンされる。このように、入力電圧VinがHレベルに変化し、コンデンサ接続ノード電圧VcがコンパレータCp2の検知電圧VR1を超えて、その出力がHレベルからLレベルへ変化した後、つまり、出力電圧VoutがHレベルに変化した後は、スイッチSW21a、SW21bともにオンされて、抵抗R1とインバータ31との間の接続ノードN4と定電圧源VDDが接続される。図8は、図7Bに示した構成におけるタイミングチャート図である。図8には、入力電圧Vin、ノードN21の電圧Vn21、コンデンサ接続ノード電圧Vc、コンパレータCp2の出力電圧Vd、ノードN32の電圧Vn32、及びノードN4の電圧Vsつまり出力電圧Voutが示される。まず、入力電圧VinがLレベルのときは、ノードN21の電圧はHレベルとなってスイッチSW1がオンされ、スイッチSW21aはオフされる。スイッチSW1がオンされることでコンデンサC1は放電され、コンデンサ接続ノード電圧VcはLレベルとなる。このとき、コンパレータCp2の出力はLレベルであるので、ノードN4の電圧VsはLレベル、ノードN32の電圧Vn32はHレベルとなる。よって、スイッチSW21bはオフされており、出力電圧VoutはLレベルとなる。入力電圧VinがHレベルに変化すると、ノードN21の電圧はLレベルとなってスイッチSW1はオフされ、スイッチSW21aはオンされる。スイッチSW1がオフされることで、コンデンサC1は充電を開始し、コンデンサ接続ノード電圧Vcは上昇する。そして、コンデンサ接続ノード電圧VcがコンパレータCp2の検知電圧VR1を超えると、ノードN4の電圧VsはHレベル、ノードN32の電圧Vn32はLレベルとなってスイッチSW21bがオンされる。そして、出力電圧VoutはHレベルに変化する。このようにして、入力電圧VinがLレベルからHレベルに変化した時点からコンデンサ接続ノード電圧が検知電圧VR1を超えるまでの時間、つまり遅延時間Td遅延して、出力電圧VoutがLレベルからHレベルに変化する。また、このとき、スイッチSW21a、スイッチSW21bともにオンされることで、ノードN4が定電圧源VDDと接続され、電圧VsはΔV上昇する。これにより、ノードN4の電圧VsはHレベルに固定される。このようにして、スイッチSW1がオフのとき、コンデンサ接続ノードN1が高インピーダンス状態で外来ノイズの影響を受け、コンデンサ接続ノード電圧VcやコンパレータCp2の出力電圧Vdが変動しても矢印8a、8b、ノードN4の電圧VsはHレベルに固定されているので、出力電圧VoutをHレベルに保つことができる。よって、容量の少ないコンデンサを用いつつ、小さい定電流でコンデンサを充電する場合であっても、外来ノイズに起因する出力電圧Voutの誤動作を防止することができる。第4の実施形態図9は、第4の実施形態における遅延回路の構成例を説明する図である。図9Aは、遅延回路の論理的な構成を説明する図であり、図9Bはその具体的な回路構成を説明する図である。図9Aに示す、コンデンサC1、定電流源A2、コンデンサ接続ノードN1、スイッチSW1の相互の接続は図5Aと同じであるので、説明を省略する。第3の実施形態では、コンパレータCp2は、コンデンサ接続ノード電圧Vcが低下して所定の検知電圧VR2を超えると、その出力をHレベルからLレベルへ変化させる。そして、コンパレータCp2の出力は抵抗R1、増幅器31を経て出力電圧Voutとして出力される。よって、第3の実施形態では、コンパレータCp2が電圧検知回路に対応する。また、入力電圧VinはノードN2から、出力電圧VoutはノードN3からNORゲート41に入力され、NORゲート41は、入力電圧Vin、出力電圧VoutともにLレベルのとき、Hレベルの電圧によりスイッチSW31をオンする。そして、スイッチSW31がオンされると、ノードN4は接地され、コンパレータCp2の電圧が低下する。よって、第4の実施形態では、NORゲート41、スイッチSW31が電圧保持回路VH4を構成する。図9Bでは、図9Aに示した電圧保持回路VH4の具体的な構成が示される。例えばNORゲート41とスイッチSW31は、N型MOSで構成されるスイッチSW31bと、スイッチSW31aにより構成される。そして、インバータ20とスイッチSW1との間に設けられるノードN21の電圧Vn21がスイッチSW31aに入力される。また、抵抗R1より後段にはインバータ32、30が設けられ、インバータ32と30の間にノードN32が設けられる。そして、ノードN32の電圧Vn32がスイッチSW31bに入力される。よって、入力電圧VinがHレベルのときはノードN21の電圧はLレベルとなり、スイッチSW31aはオフされ、入力電圧VinがLレベに変化するとノードN21の電圧はHレベルとなり、スイッチSW31aはオンされる。また、出力電圧VoutがHレベルのときはノードN32の電圧はLレベルであるのでスイッチSW31bはオフされ、出力電圧VoutがLレベルに変化するときは、ノードN32の電圧Vn32はHレベルに変化し、スイッチSW31bはオンされる。図10は、図9Bに示した構成におけるタイミングチャート図である。図10には、入力電圧Vin、ノードN21の電圧Vn21、コンデンサ接続ノード電圧Vc、コンパレータCp2の出力電圧Vd、ノードN32の電圧Vn32、及びノードN4の電圧Vsつまり出力電圧Voutが示される。まず、入力電圧VinがHレベルのときは、ノードN21の電圧はLレベルとなってスイッチSW1がオンされ、スイッチSW31aはオフされる。スイッチSW1がオンされることでコンデンサC1は充電され、コンデンサ接続ノード電圧VcはHレベルとなる。このとき、コンパレータCp2の出力はHレベルであるので、ノードN4の電圧VsはHレベル、ノードN32の電圧Vn32はLレベルとなる。よって、スイッチSW31bはオフされており、出力電圧VoutはHレベルとなる。入力電圧VinがLレベルに変化すると、ノードN21の電圧はHレベルとなってスイッチSW1はオフされ、スイッチSW31aはオンされる。スイッチSW1がオフされることで、コンデンサC1は放電を開始し、コンデンサ接続ノード電圧Vcは低下する。そして、コンデンサ接続ノード電圧VcがコンパレータCp2の検知電圧VR1を超えると、ノードN4の電圧VsはLレベル、ノードN32の電圧Vn32はHレベルとなってスイッチSW31bがオンされる。そして、出力電圧VoutはLレベルに変化する。このようにして、入力電圧VinがHレベルからLレベルに変化した時点からコンデンサ接続ノード電圧が検知電圧VR1を超えるまでの時間、つまり遅延時間Td遅延して、出力電圧VoutがHレベルからLレベルに変化する。また、このとき、スイッチSW31a、スイッチSW31bともにオンされることで、ノードN4が接地され、電圧VsはΔVn低下する。これにより、ノードN4の電圧VsはLレベルに固定される。このようにして、スイッチSW1がオフのとき、コンデンサ接続ノードN1が高インピーダンス状態で外来ノイズの影響を受け、コンデンサ接続ノード電圧VcやコンパレータCp2の出力電圧Vdが変動しても矢印10a、10b、ノードN4の電圧VsはLレベルに固定されているので、出力電圧VoutをLレベルに保つことができる。よって、容量の少ないコンデンサを用いつつ、小さい定電流でコンデンサを放電する場合であっても、外来ノイズに起因する出力電圧Voutの誤動作を防止することができる。第5の実施形態図11は、第5の実施形態における遅延回路の構成例を説明する図である。図11に示す構成は、図7Aに示した構成の電圧保持回路VH3がラッチ回路を用いた電圧保持回路LC1に置換されたものであるので、図7Aと同じ部分の説明は省略する。電圧保持回路LC1は、一例としてNORゲート42、43を用いたRS-フリップフロップ回路とインバータ30とを有し、コンパレータCp2の出力Vdをセット信号、ノードN21の電圧Vn21をリセット信号として、出力電圧Voutのレベルを固定する。すなわち、入力電圧VinがLレベルのときは、ノードN21の電圧Vn21はHレベル、コンパレータCp2の出力VdはLレベルとなる。よって、NORゲート42、43によるRS-フリップフロップ回路の出力はHレベルとなり、出力電圧VoutはLレベルに固定される。そして、入力電圧VinがHレベルに変化すると、ノードN21の電圧Vn21はLレベル、コンパレータCp2の出力VdはHレベルとなる。よって、NORゲート42、43によるRS-フリップフロップ回路の出力はLレベルとなり、出力電圧VoutはHレベルに固定される。図12は、図11に示す構成におけるタイミングチャート図である。図12には、入力電圧Vin、ノードN21の電圧Vn21、コンデンサ接続ノード電圧Vc、コンパレータCp2の出力電圧Vd、及び出力電圧Voutが示される。まず、入力電圧VinがLレベルのときは、ノードN21の電圧はHレベルとなってスイッチSW1がオンされ、NORゲート43にはHレベルのリセット信号が入力される。スイッチSW1がオンされることでコンデンサC1は放電され、コンデンサ接続ノード電圧VcはLレベルとなる。このとき、コンパレータCp2の出力VdはLレベルであるので、NORゲート42にはLレベルのセット信号が入力される。このとき、セット信号はHレベル、リセット信号はLレベルであるので、電圧保持回路LC1の出力電圧VoutはLレベルに固定される。入力電圧VinがHレベルに変化すると、ノードN21の電圧はLレベルとなってスイッチSW1はオフされ、NORゲート43にはLレベルのリセット信号が入力される。スイッチSW1がオフされることで、コンデンサC1は充電を開始し、コンデンサ接続ノード電圧Vcは上昇する。そして、コンデンサ接続ノード電圧VcがコンパレータCp2の検知電圧VR1を超えると、コンパレータCp2の出力電圧VdはHレベルとなってNORゲート42にはHレベルのセット信号が入力される。このとき、セット信号はHレベル、リセット信号はLレベルであるので、電圧保持回路LC1の出力電圧VoutはHレベルに固定される。このようにして、入力電圧VinがLレベルからHレベルに変化した時点からコンデンサ接続ノード電圧が検知電圧VR1を超えるまでの時間、つまり遅延時間Td遅延して、出力電圧VoutがLレベルからHレベルに変化する。また、このとき、出力電圧Voutのレベルは電圧保持回路LC1により固定されるので、コンデンサ接続ノードN1が高インピーダンス状態で外来ノイズの影響を受け、コンデンサ接続ノード電圧VcやコンパレータCp2の出力電圧Vdが変動しても矢印12a、12b、出力電圧VoutをHレベルに保つことができる。よって、容量の少ないコンデンサを用いつつ、小さい定電流でコンデンサを充電する場合であっても、外来ノイズに起因する出力電圧Voutの誤動作を防止することができる。第6の実施形態図13は、第6の実施形態における遅延回路の構成例を説明する図である。図13に示す構成は、図9Aに示した構成の電圧保持回路VH4がラッチ回路を用いた電圧保持回路LC2に置換されたものであるので、図9Aと同じ部分の説明は省略する。電圧保持回路LC2は、一例としてNANDゲート13、14を用いたRS-フリップフロップ回路とインバータ30とを有し、コンパレータCp2の出力Vdをセット信号、ノードN21の電圧Vn21をリセット信号として、出力電圧Voutのレベルを固定する。すなわち、入力電圧VinがHレベルのときは、ノードN21の電圧Vn21はLレベル、コンパレータCp2の出力VdはHレベルとなる。よって、NORゲート42、43によるRS-フリップフロップ回路の出力はLレベルとなり、出力電圧VoutはHレベルに固定される。そして、入力電圧VinがLレベルに変化すると、ノードN21の電圧Vn21はHレベル、コンパレータCp2の出力VdはLレベルとなる。よって、NORゲート42、43によるRS-フリップフロップ回路の出力はHレベルとなり、出力電圧VoutはLレベルに固定される。図14は、図13に示す構成におけるタイミングチャート図である。図14には、入力電圧Vin、ノードN21の電圧Vn21、コンデンサ接続ノード電圧Vc、コンパレータCp2の出力電圧Vd、及び出力電圧Voutが示される。まず、入力電圧VinがHレベルのときは、ノードN21の電圧はLレベルとなってスイッチSW1がオンされ、NANDゲート14にはLレベルのリセット信号が入力される。スイッチSW1がオンされることでコンデンサC1は充電され、コンデンサ接続ノード電圧VcはHレベルとなる。このとき、コンパレータCp2の出力VdはHレベルであるので、NANDゲート13にはHレベルのセット信号が入力される。このとき、セット信号はHレベル、リセット信号はLレベルであるので、電圧保持回路LC2の出力電圧VoutはHレベルに固定される。入力電圧VinがLレベルに変化すると、ノードN21の電圧はHレベルとなってスイッチSW1はオフされ、NANDゲート14にはHレベルのリセット信号が入力される。スイッチSW1がオフされることで、コンデンサC1は放電を開始し、コンデンサ接続ノード電圧Vcは低下する。そして、コンデンサ接続ノード電圧VcがコンパレータCp2の検知電圧VR2を超えると、コンパレータCp2の出力電圧VdはLレベルとなってNANDゲート13にはLレベルのセット信号が入力される。このとき、セット信号はLレベル、リセット信号はHレベルであるので、電圧保持回路LC1の出力電圧VoutはLレベルに固定される。このようにして、入力電圧VinがHレベルからLレベルに変化した時点からコンデンサ接続ノード電圧が検知電圧VR2を超えるまでの時間、つまり遅延時間Td遅延して、出力電圧VoutがHレベルからLレベルに変化する。また、このとき、出力電圧Voutのレベルは電圧保持回路LC2により固定されるので、コンデンサ接続ノードN1が高インピーダンス状態で外来ノイズの影響を受け、コンデンサ接続ノード電圧VcやコンパレータCp2の出力電圧Vdが変動しても矢印14a、14b、出力電圧VoutをLレベルに保つことができる。よって、容量の少ないコンデンサを用いつつ、小さい定電流でコンデンサを充電する場合であっても、外来ノイズに起因する出力電圧Voutの誤動作を防止することができる。第7の実施形態図15は、第7の実施形態における遅延回路の構成例を説明する図である。図15Aに示す構成は、図3Aに示した構成と図5Aに示した構成とを組み合わせた構成に対応する。この構成においては、定電流源の代わりにインバータ22と抵抗R2が用いられる。そして、入力電圧VinがHレベルのときは、抵抗R2により定電流でコンデンサC1が充電され、入力電圧VinがLレベルのときは、定電流で放電される。よって、第7の実施形態では、インバータ22と抵抗R2が充放電回路に対応する。電圧保持回路VH51は、入力電圧VinがHレベル、出力電圧VoutがHレベルのときはNANDゲート10によりスイッチSW2をオンにする。これにより、コンデンサ接続ノードN1が定電圧源VDDと接続され、コンデンサC1が充電されてコンデンサ接続ノード電圧Vcが上昇する。また、電圧保持回路VH52は、入力電圧VinがLレベル、出力電圧VoutがLレベルのときはNORゲート40によりスイッチSW3をオンにする。これにより、コンデンサ接続ノードN1はグランドに接地され、コンデンサ接続ノード電圧Vcはグランド付近に保持される。図15Bでは、図15Aに示した電圧保持回路VH51、VH52の具体的な構成が示される。15Bにおいて、電圧保持回路VH51は、図3Bで示した電圧保持回路VH1の構成に対応し、電圧保持回路VH52は、図5Bで示した電圧保持回路VH2の構成に対応するので、説明を省略する。図16は、図15Bに示した構成におけるタイミングチャート図である。図16には、入力電圧Vin、ノードN21の電圧Vn21、コンデンサ接続ノード電圧Vc、ノードN31の電圧Vn31、及び出力電圧Voutが示される。まず、入力電圧VinがLレベルのときは、ノードN21の電圧はHレベルとなるので、スイッチSW2aはオフされ、スイッチSW3aはオンされる。そして、コンデンサC1は放電されるので、コンデンサ接続ノード電圧VcはLレベルとなり、コンパレータCp1の反転出力はHレベルとなる。よって、ノードN31の電圧Vn31はHレベルとなり、スイッチSW2bはオフされ、スイッチSW3bはオンされる。そして、出力電圧VoutはLレベルとなる。また、スイッチSW3a、スイッチSW3bともにオンされることで、コンデンサ接続ノードN1が接地され、コンデンサ接続ノード電圧Vcはグランド付近まで低下する。入力電圧VinがHレベルに変化すると、ノードN21の電圧はLレベルとなって、スイッチSW2aはオンされる。そして、コンデンサC1は充電を開始し、コンデンサ接続ノード電圧Vcは上昇する。そして、コンデンサ接続ノード電圧VcがコンパレータCp1の検知電圧VR1を超えると、ノードN31の電圧Vn31はLレベルとなってスイッチSW2bがオンされ、スイッチSW3bはオフされる。また、出力電圧VoutはHレベルに変化する。このようにして、入力電圧VinがLレベルからHレベルに変化した時点からコンデンサ接続ノード電圧が検知電圧VR1を超えるまでの時間、つまり遅延時間Td1遅延して、出力電圧VoutがLレベルからHレベルに変化する。また、このとき、スイッチSW2a、スイッチSW2bともにオンされることで、コンデンサ接続ノードN1が定電圧源VDDと接続され、コンデンサ接続ノード電圧VcはΔV上昇する。これにより、コンデンサ接続ノードN1のインピーダンスを低く保持することができるので、コンデンサ接続ノード電圧Vcが外来ノイズの影響を受けにくくなり、出力電圧VoutをHレベルに保つことができる。再び、入力電圧VinがLレベルに変化すると、ノードN21の電圧はHレベルとなってスイッチSW2aはオフされ、スイッチSW3aはオンされる。そして、コンデンサC1は放電を開始し、コンデンサ接続ノード電圧Vcは低下する。そして、コンデンサ接続ノード電圧VcがコンパレータCp1の検知電圧VR2を超えると、ノードN31の電圧Vn31はHレベルとなってスイッチSW2bがオフされ、スイッチSW3bがオンされる。また、出力電圧VoutはLレベルに変化する。このようにして、入力電圧VinがHレベルからLレベルに変化した時点からコンデンサ接続ノード電圧が検知電圧VR2を超えるまでの時間、つまり遅延時間Td2遅延して、出力電圧VoutがHレベルからLレベルに変化する。また、このとき、スイッチSW3a、スイッチSW3bともにオンされることで、コンデンサ接続ノードN1が接地され、コンデンサ接続ノード電圧VcはΔVn低下する。これにより、コンデンサ接続ノードN1のインピーダンスを低く保持することができる。よって、コンデンサ接続ノード電圧Vcが外来ノイズの影響を受けにくくなり、出力電圧VoutをLレベルに保つことができる。このように、第9の実施形態では、入力電圧VinがLレベルからHレベルへ、HレベルからLレベルへ変化するときにおいて、それぞれ遅延時間Td1、Td2遅延して出力電圧VoutがLレベルからHレベルへ、HレベルからLレベルへと変化する。そして、コンデンサ接続ノード電圧VcをHレベル、Lレベルそれぞれで保持するので、容量の小さいコンデンサを用いつつ、小さい定電流でコンデンサを充放電する場合であっても、外来ノイズに起因する出力電圧Voutの誤動作を防止することができる。第8の実施形態図17は、第8の実施形態における遅延回路の構成例を説明する図である。図17Aに示す構成は、図7Aに示した構成と図9Aに示した構成とを組み合わせた構成に対応する。この構成においては、定電流源の代わりにインバータ22と抵抗R2が用いられる。そして、入力電圧VinがHレベルのときは、抵抗R2により定電流でコンデンサC1が充電され、入力電圧VinがLレベルのときは、定電流で放電される。よって、第7の実施形態では、インバータ22と抵抗R2が充放電回路に対応する。また、コンパレータCp2の代わりに、出力を反転させるコンパレータCp1が用いられる。電圧保持回路VH61は、入力電圧VinがLレベル、出力電圧VoutがLレベルのときはNANDゲート12によりスイッチSW21をオンにする。これにより、ノードN4が定電圧源VDDと接続され、ノードN4の電圧Vsが保持される。また、電圧保持回路VH62は、入力電圧VinがHレベル、出力電圧VoutがHレベルのときはNORゲート41によりスイッチSW31をオンにする。これにより、ノードN4はグランドに接地される。図17Bでは、図17Aに示した電圧保持回路VH61、VH62の具体的な構成が示される。17Bにおいて、電圧保持回路VH61は、図7Bで示した電圧保持回路VH3の構成に対応し、電圧保持回路VH62は、図9Bで示した電圧保持回路VH4の構成に対応するので、説明を省略する。図18は、図17Bに示した構成におけるタイミングチャート図である。図18には、入力電圧Vin、ノードN21の電圧Vn21、コンデンサ接続ノード電圧Vc、コンパレータCp1の出力電圧Vd、ノードN4の電圧Vs、ノードN32の電圧Vn32、及び出力電圧Voutが示される。まず、入力電圧VinがLレベルのときは、ノードN21の電圧Vn21はLレベルとなるので、スイッチSW21aはオンされ、スイッチSW31aはオフされる。また、コンデンサC1は放電され、コンデンサ接続ノード電圧VcはLレベルとなる。このとき、コンパレータCp1の出力電圧VdはHレベルであるので、ノードN4の電圧VsはHレベル、ノードN32の電圧Vn32はLレベル、出力電圧VoutはLレベルとなる。また、ノードN32の電圧Vn32がLレベルとなることで、スイッチSW21bはオンされ、スイッチSW31bはオフされる。このとき、ノードN4が定電圧源VDDと接続されることにより、ノードN4の電圧VsはHレベルに保たれる。入力電圧VinがHレベルに変化すると、ノードN21の電圧Vn21はHレベルとなり、スイッチSW21aはオフされ、スイッチSW31aがオンされる。そして、コンデンサC1は充電を開始し、コンデンサ接続ノード電圧Vcは上昇する。そして、コンデンサ接続ノード電圧VcがコンパレータCp1の検知電圧VR1を超えると、コンパレータCp1の出力電圧VdはLレベルとなる。すると、ノードN4の電圧VsはLレベル、ノードN32の電圧Vn32はHレベルとなってスイッチSW21bがオフされ、スイッチSW31bがオンされる。そして、出力電圧VoutはHレベルに変化する。このようにして、入力電圧VinがLレベルからHレベルに変化した時点からコンデンサ接続ノード電圧が検知電圧VR1を超えるまでの時間、つまり遅延時間Td1遅延して、出力電圧VoutがLレベルからHレベルに変化する。また、このとき、スイッチSW21a、SW21bがオフされ、スイッチSW31a、SW31bがオンされることで、ノードN4が接地され、ノードN4の電圧VsはLレベルに固定される。これにより、コンデンサ接続ノードN1が高インピーダンス状態で外来ノイズの影響を受けて、コンデンサ接続ノード電圧VcやコンパレータCp1の出力電圧Vdが変動しても矢印18a、18b、ノードN4の電圧VsはHレベルに固定されているので、出力電圧VoutをHレベルに保つことができる。よって、容量の少ないコンデンサを用いつつ、小さい定電流でコンデンサを充電する場合であっても、外来ノイズに起因する出力電圧Voutの誤動作を防止することができる。再び、入力電圧VinがLレベルに変化すると、ノードN21の電圧Vn21はLレベルとなるのでスイッチSW21aがオンされ、スイッチSW31aはオフされる。そして、コンデンサC1は放電を開始し、コンデンサ接続ノード電圧Vcは低下する。そして、コンデンサ接続ノード電圧VcがコンパレータCp1の検知電圧VR2を超えると、コンパレータCp1の出力電圧VdはHレベルに変化する。すると、ノードN4の電圧VsはHレベル、ノードN32の電圧Vn32はLレベルとなるので、スイッチSW21bがオンされ、スイッチSW31bがオフされる。そして、出力電圧VoutはLレベルに変化する。このようにして、入力電圧VinがHレベルからLレベルに変化した時点からコンデンサ接続ノード電圧が検知電圧VR2を超えるまでの時間、つまり遅延時間Td2遅延して、出力電圧VoutがHレベルからLレベルに変化する。また、スイッチSW21a、SW21bがオンされ、スイッチSW31a、SW31bがオフされることで、ノードN4は定電圧源VDDに接続されるので、ノードN4電圧VsはHレベルに保たれる。このように、本実施形態では、入力電圧VinがLレベルからHレベルへ、HレベルからLレベルへ変化するときにおいて、それぞれ遅延時間Td1、Td2遅延して出力電圧VoutがLレベルからHレベルへ、HレベルからLレベルへと変化する。そして、容量の少ないコンデンサを用いつつ、小さい定電流でコンデンサを充放電する場合であっても、外来ノイズに起因する出力電圧Voutの誤動作を防止することができる。第9の実施形態図19は、第9の実施形態における遅延回路の構成例を説明する図である。図19には、レギュレータ50から供給される電圧を監視してマイコン60にリセット信号を出力する集積回路に遅延回路D1点線で囲んだ部分が適用される例が示される。遅延回路D1の構成は、図3で示した構成とほぼ同じである。この集積回路は、レギュレータ50から供給される電圧が所定レベル未満のときは、Lレベルの出力電圧Voutをマイコン60に入力する。そして、レギュレータ50からの入力電圧VDDは、抵抗R3を介してコンパレータCp20のマイナス端子に入力され、コンパレータCp22のプラス端子には、基準電圧VR10が入力される。そして、入力電圧VDDが基準電圧VR10を超えると、コンパレータCp20の出力電圧はHレベルからLレベルに変化する。そして、この出力電圧は遅延回路D1に入力され、コンデンサC1の充電時間に応じた遅延時間遅延して、コンパレータ2からLレベルの出力信号がN型MOSのスイッチSW4に入力される。すると、スイッチSW4がオフされ、マイコン60に入力される出力電圧VoutがLレベルからHレベルに変化する。すると、マイコン60はHレベルの入力電圧に応答して、リセットが解除される。上記のような集積回路は、例えば自動車等の車両に搭載される。車両などでは、電源が不安定となるので、レギュレータからの電圧が安定しないうちにマイコンのリセットを解除すると、リセット解除後の電圧変動によってマイコンが誤動作するおそれがある。そこで、上記の構成により、電源電圧が一定レベルに達してから、電圧が安定するまでに必要とされる一定時間遅延させてからマイコンのリセットを解除する。そうすることにより、マイコンを安定して起動させることができる。その場合において、第9の実施形態の遅延回路によれば、回路規模を増大させることなく、車両に搭載される各種電子機器からの電磁波ノイズや、ユーザインターフェースからの静電放電などの外来ノイズの影響を受けずにリセット解除信号を遅延させることができる。第10の実施形態図20は、第10の実施形態における遅延回路の構成例を説明する図である。図20には、各種スイッチのオン/オフ検知回路に遅延回路D2点線で囲んだ部分が適用される例が示される。遅延回路D2の構成は、図15で示した構成とほぼ同じである。スイッチSW10がオンされると、バッテリ52からの入力電圧Vinは、抵抗R4を介してコンパレータCp22のマイナス端子に入力される。また、コンパレータCp22のプラス端子には、基準電圧VR10が入力される。そして、入力電圧Vinが基準電圧VR10を超えると、コンパレータCp22の出力電圧はHレベルからLレベルに変化する。そして、この出力電圧は遅延回路D2に入力され、コンデンサC1の充電時間に応じた遅延時間遅延して、マイコン等に出力される出力電圧VoutがLレベルからHレベルに変化する。また、スイッチSW10がオフされると、コンデンサC1の放電時間に応じた遅延時間遅延して、マイコン等に出力される出力電圧VoutがHレベルからLレベルに変化する。そして、マイコン等は、この出力電圧Voutのレベル変化に応答して、スタートやリセットを行う。上記のような検知回路は、一例として自動車等の車両に搭載される。車両などのイグニションスイッチでは、スイッチのオンまたはオフによってチャタリングが生じ、マイコン等に供給される電圧が不安定となる場合がある。よって、スイッチのオンまたはオフからチャタリングが消滅するまでに必要とされる一定時間遅延させてからマイコン等のスタートやリセットを行う。そうすることにより、マイコンを安定して起動させることができる。また、その場合において、第10の実施形態の遅延回路によれば、回路規模を増大させることなく、外来ノイズの影響を受けずに出力電圧のレベル変化を遅延させることができる。なお、上述の第1~10の実施形態における電圧検知回路には、コンパレータ、ヒステリシス付コンパレータ、インバータ、シュミットトリガ回路などを用いることができる。また、電圧保持回路に用いられるスイッチは、P型あるいはN型のMOSを例として説明したが、PNPトランジスタや、NPNトランジスタを用いてもよい。以上説明したように、本発明によれば、キャパシタの充放電電流が小さい場合であっても、キャパシタの容量を増大させることなく、外来ノイズの影響による出力電圧の誤動作を防止することができる。上述した各実施形態によれば、外来ノイズの影響による出力電圧の誤動作を防止することができるが、次に述べる実施例によれば、さらに入力電圧Vinの周期が変動する場合にも出力電圧の誤動作を防止することができる。まず、図21、図22を用いて従来の遅延回路において入力電圧Vinの周期が変動する場合について説明し、図23以降を用いて出力電圧の誤動作を防止する遅延回路の実施例について説明する。図21は、従来の遅延回路の構成例を説明する図である。図21の遅延回路では、入力電圧Vinの入力端子は、出力バッファ25、抵抗R10を介してコンデンサC1の接続ノードN1に接続される。コンデンサC1は、入力電圧VinがHレベルのときに充電され、Lレベルのときに放電される。また、コンパレータCp1は、コンデンサ接続ノードN1の電圧以下、コンデンサ接続ノード電圧というVcが上昇して検知電圧を超えるとその出力電圧をHレベルからLレベルに反転させ、コンデンサ接続ノード電圧Vcが下降して検知電圧を超えるとその出力電圧をLレベルからHレベルに反転させる。ここで、コンパレータCp1はヒステリシス付コンパレータであり、コンデンサ接続ノード電圧Vcの上昇時と下降時とで、異なる検知電圧が用いられる。そして、コンパレータCp1の出力は、インバータ30によりさらに反転されて、出力電圧Voutとして出力される。図22は図21の遅延回路のタイミングチャート図である。横軸を時間として、入力電圧Vin、コンデンサ接続ノード電圧Vc、出力電圧Voutがそれぞれ示される。図示するように、入力電圧VinがLレベルのときは、コンデンサ接続ノード電圧VcはグランドレベルGND付近にあり、コンパレータCp1の出力はHレベルとなるので、出力電圧VoutはLレベルとなる。入力電圧VinがHレベルに変化すると、抵抗R10の抵抗値とコンデンサC1の容量とで定まる時定数に従ってコンデンサC1が充電され、コンデンサ接続ノード電圧Vcは図示されるような曲線を描いて電源電圧VD付近まで上昇する。このとき、コンデンサ接続ノード電圧VcがコンパレータCp1の検知電圧VTHを超えると、コンパレータCp1の出力はHレベルからLレベルに変化するので、出力電圧VoutはLレベルからHレベルに変化する。よって、入力電圧VinがLレベルからHレベルに変化したときから遅延時間Td1遅延して、出力電圧VoutがLレベルからHレベルに変化する。次に、入力電圧VinがHレベルからLレベルに変化すると、コンデンサC1が放電され、コンデンサ接続ノード電圧Vcは上記の時定数に従って、図示されるような曲線を描いてグランドレベルGND付近まで下降する。このとき、コンデンサ接続ノード電圧VcがコンパレータCp1の検知電圧VTLを超えると、コンパレータCp1の出力はHレベルに変化するので、出力電圧VoutがLレベルに変化する。よって、入力電圧VinがHレベルからLレベルに変化したときから遅延時間Td2遅延して、出力電圧VoutがHレベルからLレベルに変化する。上記動作が繰返されることにより、入力電圧VinがLレベルからHレベルに変化したときから時間Td1遅延して出力電圧VoutがLレベルからHレベルに変化し、入力電圧VinがHレベルからLレベルに変化したときから時間Td2遅延して出力電圧VoutのレベルがHレベルからLレベルに変化する。しかし、上記の遅延回路が、例えば車載機器の電圧検知回路として用いられた場合、車載バッテリを電源とする入力電圧Vinが瞬停してLレベルとなり、直後に復帰してHレベルとなる場合がある矢印A22。その場合、入力電圧VinがLレベルである時間Ts内にコンデンサ接続ノード電圧VcがグランドレベルGND付近まで下降せず、グランドレベルGNDより高いレベルVLのときに入力電圧Vinが再びHレベルに変化する。そしてコンデンサ接続ノード電圧Vcが再び上昇を開始するので、コンデンサ接続ノード電圧Vcが検知電圧VTHに所期の遅延時間Td1より早く達してしまう。すると、出力電圧Voutが遅延時間Td1より短い遅延時間TdsでLレベルからHレベルに変化するという誤動作が生じる。そこで、次に述べる実施例では、コンデンサ接続ノード電圧Vcが検知電圧VTLを超えたときにコンデンサ接続ノード電圧Vcを急速にグランドレベルGND付近まで低下させ、かかる誤動作を防止する。第1の実施例図23は、第1の実施例を説明する図である。この第1の実施例は、図5で示した第2の実施形態に基づくものである。図23Aは、遅延回路の論理的な構成を説明する図であり、図23Bはその具体的な回路構成を説明する図である。図23Aに示す構成例は、図21の構成に加え、入力電圧Vinと出力電圧Voutが入力されるNORゲート40と、その出力がHレベルのときにコンデンサ接続ノードN1を接地し、Lレベルのときに開放するスイッチSW3とから構成される電圧保持回路VH25を有する。かかる電圧保持回路VH25によれば、入力電圧VinがHレベルのときは、NORゲート40の出力はLレベルなのでスイッチSW3はオフされ、コンデンサC1が充電される。そして、入力電圧VinがLレベル、出力電圧VoutがLレベルのときは、NORゲート40の出力はHレベルなのでスイッチSW3はオンされ、コンデンサ接続ノードN1は接地される。よって、コンデンサ接続ノード電圧Vcは急速にグランドレベルGND付近まで下降して保持される。なお、この実施例では抵抗R10が、コンデンサC1を入力電圧Vinにより充電または放電する充放電回路に対応する。図23Bでは、電圧保持回路VH25の具体的な構成が示される。図23Aに示したNORゲート40とスイッチSW3は、図23Bに示すように、例えばN型MOSで構成されるスイッチSW3b、SW3a、抵抗R12、及びインバータ35で構成される。スイッチSW3bのゲートは出力バッファ25の出力端子と、ドレインは接続ノードN35と接続され、ソースは接地される。また、スイッチSW3aのゲートは接続ノードN35、ドレインはコンデンサ接続ノードN1と接続され、ソースは接地される。そして、出力電圧Voutの出力端子はインバータ35、抵抗R12を介して接続ノードN35と接続される。このような構成により、入力電圧VinがHレベルのときには、スイッチSW3bのゲート電圧がHレベルなのでスイッチSW3bはオンされ、その結果インバータ35の出力はグラウンドに導かれる。よって、スイッチSW3aはゲート電圧がLレベルとなってオフされる。そして、入力電圧VinがLレベルのときには、スイッチSW3bのゲート電圧がLレベルなのでスイッチSW3bはオフされる。そして、出力電圧VoutがHレベルからLレベルに変化すると、インバータ35のHレベルの出力電圧がスイッチSW3aのゲートに印加され、スイッチSW3aはオンされる。よって、コンデンサ接続ノードN1は接地され、コンデンサC1の急速な放電が促される。図24は、図23Bに示した構成におけるタイミングチャート図である。図24には、入力電圧Vin、コンデンサ接続ノード電圧Vc、出力電圧Vout、及びスイッチSW3a、SW3bのタイミングが示される。まず、入力電圧VinがLレベルからHレベルに変化すると、コンデンサC1の充電が開始される。このときスイッチSW3bがオン、スイッチSW3aがオフされることでコンデンサ接続ノード電圧Vcは上昇して検知電圧VTHを超えるので、コンパレータCp1の出力電圧はLレベルとなり、これが反転された出力電圧VoutはLレベルからHレベルに変化する。このとき、入力電圧VinがLレベルからHレベルに変化したときから遅延時間Td1遅れて、出力電圧VoutはLレベルからHレベルに変化する。次に、入力電圧VinがLレベルに変化すると、コンデンサC1の放電が開始され、これにともないスイッチSW3bがオフされる。そして、コンデンサ接続ノード電圧Vcは下降して検知電圧VTLを超えるので、コンパレータCp1の出力電圧はHレベルとなり、これが反転された出力電圧VoutはLとなる。すると、スイッチSW3aがオンされることで、コンデンサ接続ノード電圧Vcは急速にグランドレベルGND付近まで下降する矢印A24。このような動作が繰返されるので、入力電圧Vinの周期が変動して、HレベルからLレベルに変化し、短時間Tsで再びHレベルに変化するような場合であっても、コンデンサ接続ノード電圧VcはグランドレベルGND付近から上昇を開始できる矢印A25。よって、所期の遅延時間Td1遅延して出力電圧VoutがHレベルに変化するので、出力電圧Voutの誤動作が防止される。第2の実施例図25は、第2の実施例を説明する図である。この第2の実施例は、図3で示した第1の実施形態に基づくものである。図25Aは、遅延回路の論理的な構成を説明する図であり、図25Bはその具体的な回路構成を説明する図である。図25Aに示す構成例は、図23の構成例における電圧保持回路VH25の代わりに、入力電圧Vinと出力電圧Voutが入力されるNANDゲート10と、その出力がLレベルのときにコンデンサ接続ノードN1を定電圧源VDDに接続し、Hレベルのときに開放するスイッチSW31とから構成される電圧保持回路VH25aを有する。かかる電圧保持回路VH25aによれば、入力電圧VinがLレベルでありコンデンサC1が放電されるときには、NANDゲート10の出力はHレベルなのでスイッチSW31はオフされ、コンデンサ接続ノードN1は定電圧源VDDと開放される。そして、入力電圧VinがHレベルでありコンデンサC1が充電されるときには、出力電圧VoutがHレベルになるとNANDゲート10の出力はLレベルになってスイッチSW31がオンされる。するとコンデンサ接続ノードN1が定電圧源VDDと接続され、コンデンサ接続ノード電圧Vcは急速に電源電圧レベル付近まで上昇して保持される。図25Bでは、電圧保持回路VH25aの具体的な構成が示される。なお、図25Aと重複する箇所については説明を省略する。図25Aに示したNANDゲート10とスイッチSW31は、図25Bに示すように、例えばP型MOSで構成されるスイッチSW31b、SW31aで構成される。スイッチSW31bのゲートは入力電圧Vinの入力端子と、ドレインは接続ノードN35と接続され、ソースは定電圧源VDDと接続される。また、スイッチSW31aのゲートは接続ノードN35と、ソースは定電圧源VDDと、ドレインはコンデンサ接続ノードN1と接続される。そして、出力電圧Voutの出力端子はインバータ35、抵抗R12を介して接続ノードN35と接続される。このような構成により、入力電圧VinがLレベルのときにはスイッチSW31bのゲート電圧がLレベルなのでスイッチSW31bはオンされ、その結果インバータ35の出力は電源電圧付近まで上昇する。よって、スイッチSW31aはゲート電圧がHレベルとなってオフされる。そして、入力電圧VinがHレベルのときにはスイッチSW31bのゲート電圧がHレベルなのでスイッチSW31bはオフされる。そして、出力電圧VoutがLレベルからHレベルに変化するとインバータ35の出力電圧がLレベルに変化し、Lレベルの電圧がスイッチSW31aのゲートに印加されるので、スイッチSW31aはオンされる。よって、コンデンサ接続ノードN1は定電圧源VDDと接続され、コンデンサC1が急速に充電される。図26は、図25Bに示した構成におけるタイミングチャート図である。図26には、入力電圧Vin、コンデンサ接続ノード電圧Vc、出力電圧Vout、及びスイッチSW31a、SW31bのタイミングが示される。図26では、コンデンサ接続ノード電圧Vcが下降して検知電圧VTLを超えるまでの時間が遅延時間Td1に対応し、コンデンサ接続ノード電圧Vcが上昇して検知電圧VTHを超えるまでの時間が遅延時間Td2に対応する。そして、入力電圧VinがLレベルのときに、スイッチSW31bがオン、スイッチSW31aがオフされるので、コンデンサ接続ノード電圧VcはグランドレベルGND付近まで下降する。そして、入力電圧VinがHレベルに変化するとスイッチSW31bがオフされ、出力電圧VoutがLとなるとSW31aがオンされることで、コンデンサ接続ノード電圧Vcは急速に電源電圧VD付近まで上昇して保持される矢印B24。このような動作が繰返されるので、入力電圧Vinの周期が変動して、LレベルからHレベルに変化し、短時間Tsで再びLレベルに変化するような場合であっても、コンデンサ接続ノード電圧Vcは急速に電源電圧VD付近まで上昇してから下降を開始できる矢印B25。よって、所期の遅延時間Td1遅延して出力電圧VoutがHレベルに変化するので、出力電圧Voutの誤動作が防止される。ところで、上記の第1、第2の実施例によってコンデンサ接続ノード電圧Vcを急速に下降または上昇させる場合であっても、コンデンサ接続ノード電圧VcがグランドレベルGND付近まで下降または電源電圧VDD付近まで上昇するまでにある程度時間を要する。すると、入力電圧VinのLレベルからHレベルへの復帰がさらに早い場合には、コンデンサ接続ノード電圧VcがグランドレベルGND付近まで下降または電源電圧VDD付近まで上昇する前にコンデンサC1の充電または放電が開始されるおそれがある。そこで、次に述べる変形例では、かかる場合に、コンデンサC1の充電または放電の開始を遅延させることにより、所期の遅延時間を確保し、出力電圧の誤動作を防止する。図27は、第1の実施例の変形例にかかる遅延回路の構成について説明する図である。図27Aは、遅延回路の論理的な構成を説明する図であり、図27Bはその具体的な回路構成を説明する図である。図27Aに示す変形例は、電圧保持回路VH25に入力電圧Vinを所定時間遅延させてのNORゲート40に入力する遅延手段D1を設ける点が、図23で示した第1の実施例と異なる。図27Bでは、この変形例における電圧保持回路VH25の具体的な構成が示される。図23Bの構成と異なる点について説明すると、入力電圧Vinの入力端子は、抵抗R13を介してコンデンサC2の接続ノードN40に接続され、コンデンサC12の他端は接地される。そして、コンデンサC2の接続ノードN40は、スイッチSW3bのゲートに接続される。ここで、抵抗R13、コンデンサC2とで、遅延手段D1を構成する。このような構成により、入力電圧VinがHレベルに変化したときに、抵抗R13の抵抗値とコンデンサC2の容量とで定まる時定数に従ってコンデンサC2が充電され、その充電時間だけ遅れてHレベルの電圧がスイッチSW3bのゲートに印加される。これにより、スイッチSW3bがオンされるタイミングが遅延するので、これに伴ってスイッチSW3aがオフされてコンデンサC1が充電を開始するタイミングが遅延する。反対に、入力電圧VinがLレベルに変化したときに、コンデンサC2が放電され、その放電時間だけ遅れてLレベルの電圧がスイッチSW3bのゲートに印加される。これにより、スイッチSW3bがオフされるタイミングが遅延するので、これに伴ってスイッチSW3aがオンされてコンデンサC1が放電を開始するタイミングが遅延する。図28は、図27Bに示した構成におけるタイミングチャート図である。図28には、入力電圧Vin、コンデンサ接続ノードN40の電圧Vc2、コンデンサ接続ノードN1の電圧Vc、出力電圧Vout、及びスイッチSw3a、SW3bのタイミングが示される。まず、入力電圧VinがLレベルからHレベルに変化すると、コンデンサC2の充電が開始され、入力電圧Vinから遅延時間Td3遅延してコンデンサ接続ノードN40の電圧Vc2がHレベルに変化する。するとスイッチSW3bがオン、スイッチSW3aがオフされることで、コンデンサC1の充電が開始される。そして、コンデンサ接続ノードN1の電圧Vcが上昇して検知電圧VTHを超えると、コンパレータCp1の出力電圧はLレベルとなり、これが反転された出力電圧VoutはHとなる。ここで、コンデンサC2の充電による遅延時間Td3と、コンデンサ接続ノードN1の電圧Vcが検知電圧VTHを超えるまでの時間の和が、遅延時間Td1に対応する。次に、入力電圧VinがLレベルに変化すると、入力電圧Vinから遅延時間Td3遅延してコンデンサ接続ノードN40の電圧Vc2がLレベルに変化すると、これにともないスイッチSW3bがオフされる。そして、コンデンサC1の放電が開始され、コンデンサ接続ノードN1の電圧Vcは下降して検知電圧VTLを超えるので、コンパレータCp1の出力電圧はHレベルとなり、これが反転された出力電圧VoutはLとなる。そして、スイッチSW3aがオンされることで、コンデンサ接続ノード電圧Vcは急速にグランドレベルGND付近まで下降する矢印A27。ここで、コンデンサC2の放電による遅延時間Td3と、コンデンサ接続ノードN1の電圧Vcが検知電圧VTLを超えるまでの時間の和が、遅延時間Td2に対応する。このような動作が繰返されるので、入力電圧Vinの周期が変動して、HレベルからLレベルに変化し、短時間Tsで再びHレベルに変化するような場合であっても、コンデンサC1の充電開始が遅延時間Td3遅れる間にコンデンサ接続ノードN1の電圧VcはグランドレベルGND付近まで下降し、そこから上昇を開始できる矢印A28。よって、所期の遅延時間Td1遅延して出力電圧VoutがHレベルに変化するので、出力電圧Voutの誤動作が防止される。図29は、第2の実施例の変形例にかかる遅延回路の構成について説明する図である。図29Aは、遅延回路の論理的な構成を説明する図であり、図29Bはその具体的な回路構成を説明する図である。図29Aに示す変形例は、電圧保持回路VH25aに入力電圧Vinを所定時間遅延させてのNANDゲート10に入力する遅延手段D1を設ける点が、図25で示した第2の実施例と異なる。図29Bでは、この変形例における電圧保持回路VH25aの具体的な構成が示される。この構成例は、図25Bに示した構成例に、図27Bで示した抵抗R13、コンデンサC2とで構成される遅延手段D1が追加されたものである。このような構成により、入力電圧VinがLレベルに変化したときに、コンデンサC2の充電時間だけ遅延してLレベルの電圧がスイッチSW31bのゲートに印加される。これにより、スイッチSW31bがオン、スイッチSW31aがオフされてコンデンサ接続ノードN1が定電圧源VDDから開放されるタイミングが遅延するので、コンデンサC1の放電が開始されるタイミングが遅延する。また、入力電圧VinがHレベルに変化したときには、コンデンサC2の放電時間だけ遅延してHレベルの電圧がスイッチSW31bのゲートに印加される。これにより、スイッチSW31bがオフ、スイッチSW31aがオンされてコンデンサ接続ノードN1が定電圧源VDDと接続されるタイミングが遅延するので、コンデンサC1の充電が開始されるタイミングが遅延する。図30は、図29Bに示した構成におけるタイミングチャート図である。図30には、入力電圧Vin、コンデンサ接続ノードN40の電圧Vc2、コンデンサ接続ノードN1の電圧Vc、出力電圧Vout、及びスイッチSW31a、SW31bのタイミングが示される。図30では、入力電圧VinがLレベルに変化したときから遅延時間Td3遅延してコンデンサC1の放電が開始されるので、この遅延時間Td3とコンデンサ接続ノード電圧Vcが下降して検知電圧VTLを超えるまでの時間の和が遅延時間Td1に対応する。また、入力電圧VinがHレベルに変化したときから遅延時間Td3遅延してコンデンサC1の充電が開始されるので、この遅延時間Td3とコンデンサ接続ノード電圧Vcが上昇して検知電圧VTHを超えるまでの時間の和が遅延時間Td2に対応する。そして、入力電圧VinがLレベルに変化したときから遅延時間Td3遅延してスイッチSW31bがオフされ、出力電圧VoutがLとなるとスイッチSW31aがオンされることで、コンデンサ接続ノード電圧Vcは急速に電源電圧VD付近まで上昇する矢印B30。このような動作が繰返されるので、入力電圧Vinの周期が変動して、LレベルからHレベルに変化し、短時間Tsで再びLレベルに変化するような場合であっても、コンデンサC1の充電開始が遅延時間Td3遅れる間にコンデンサ接続ノードN1の電圧Vcは電源電圧VD付近まで上昇し、そこから下降を開始できる矢印B31。よって、所期の遅延時間Td1遅延して出力電圧VoutがHレベルに変化するので、出力電圧Voutの誤動作が防止される。なお、上記第1、第2の実施例及びそれぞれの変形例において、第1または第2の実施態様に示したような定電流源A2を適用し、入力電圧Vinのレベルに応じてコンデンサ接続ノードN1を定電流源A2と接続/開放する回路構成とすることも可能である。そして、入力電圧VinがHレベルに変化してからコンデンサC1の放電または充電時間を遅延時間Td1に、入力電圧VinがLレベルに変化してからコンデンサC1の充電または放電時間を遅延時間Td2に対応させてもよい。第3の実施例図31は、第3の実施例における遅延回路の構成例を説明する図である。この第3の実施例は、図15で示した第7の実施形態に基づくものである。図31Aは、遅延回路の論理的な構成を説明する図であり、図31Bはその具体的な回路構成を説明する図である。図31Aに示す第3の実施例は、図21で示した回路構成に、図15で示した電圧保持回路VH51、VH52と、図27、図29で示した遅延手段D1とを適用した例である。ここで、遅延手段D1は、電圧保持回路VH51、VH52に共通であるが、別々に設けてもよい。かかる電圧保持回路VH51、52によれば、入力電圧VinがHレベルに変化すると、遅延手段D1により遅延されたHレベルの電圧がNANDゲート10、NORゲート40に入力され、出力電圧VoutがHレベルに変化したときに、NANDゲート10の出力はLレベル、NORゲート40の出力はLレベルとなる。よって、スイッチSW2がオンされてコンデンサ接続ノードN1は定電圧源VDDに接続され、スイッチSW3がオフされてコンデンサ接続ノードN1は接地から開放されるので、コンデンサ接続ノード電圧Vcが急速に所定レベル上昇して保持される。次に、入力電圧VinがLレベルに変化すると、遅延手段D1により遅延されたLレベルの電圧がNANDゲート10、NORゲート40に入力され、出力電圧VoutがLレベルに変化したときに、NANDゲート10の出力はHレベル、NORゲートの出力はHレベルとなる。よって、スイッチSW2がオフされてコンデンサ接続ノードN1は定電圧源VDDから切り離され、スイッチSW3がオンされてコンデンサ接続ノードN1は接地されるので、コンデンサ接続ノード電圧Vcは急速にグランドレベルGND付近まで下降して保持される。図31Bでは、電圧保持回路VH51、52の具体的な構成が示される。ここで、電圧保持回路VH51は、図15Bで示した電圧保持回路VH51の構成に、遅延手段D1と、出力電圧Voutを反転させてスイッチSW2bのゲートに印加するインバータ37とが追加されたものである。一方、電圧保持回路VH52は、図15Bで示した電圧保持回路VH52の構成に、遅延手段D1と、出力電圧Voutを反転させてスイッチSW3bのゲートに印加するインバータ35とが追加されたものである。このような構成により、入力電圧VinがHレベルに変化すると、インバータ36の出力が遅延手段D1により遅延してLレベルに変化し、スイッチSW2aのゲート電圧がLレベルになるのでスイッチSW2aはオンされる。また、スイッチSW3aのゲート電圧がLレベルになることでスイッチSW3aはオフされる。そして、出力電圧VoutがHレベルに変化したときに、インバータ37の出力電圧がLレベルに変化し、スイッチSW2bのゲート電圧がLレベルになるのでスイッチSW2bはオンされる。よって、コンデンサ接続ノードN1は定電圧源VDDと接続されて接地が開放されるので、コンデンサ接続ノード電圧Vcは所定レベル急速に上昇して保持される。反対に、入力電圧VinがLレベルに変化すると、インバータ36の出力が遅延手段D1により遅延してHレベルに変化する。すると、上記の反対の動作により、スイッチSW2a、SW2bはオフされる。また、スイッチSW3a、スイッチSW3bはオンされる。これにより、コンデンサ接続ノードN1は定電圧源VDDから開放されて接地されるので、コンデンサ接続ノード電圧VcはグランドレベルGND付近まで急速に下降して保持される。図32は、図31Bに示した構成におけるタイミングチャート図である。図32には、入力電圧Vin、インバータ36の出力電圧V36、コンデンサ接続ノードN1の電圧Vc、出力電圧Vout、及びスイッチSW2a、SW2b、SW3a、SW3bのタイミングが示される。まず、入力電圧VinがLレベルからHレベルに変化すると、遅延手段D1によって遅延時間Td3遅延してインバータ36の出力電圧V36がLレベルに変化する。するとスイッチSW3aがオフされることで、コンデンサC1の充電が開始される。また、スイッチSW2aはオンされる。そして、コンデンサ接続ノードN1の電圧Vcが上昇して検知電圧VTHを超えると、出力電圧VoutはHレベルとなるので、インバータ37により反転されたLレベルの電圧によりスイッチSW2bがオンされることでコンデンサ接続ノードN1が定電圧源VDDと接続され、また、スイッチSW3bがオフされることで接地から開放される。よって、コンデンサ接続ノードN1の電圧VcがΔV急上昇して保持される矢印A32。次に、入力電圧VinがHレベルからLレベルに変化すると、遅延手段D1によって遅延時間Td3遅延してインバータ36の出力電圧V36がHレベルに変化する。するとスイッチSW2aがオフ、スイッチSW3aがオンされることで、コンデンサC1の放電が開始される。そして、コンデンサ接続ノードN1の電圧Vcが下降して検知電圧VTLを超えると、出力電圧VoutはLレベルとなるので、インバータ37により反転されたHレベルの電圧によりスイッチSW2bがオフされることでコンデンサ接続ノードN1は定電圧源VDDから切り離され、スイッチSW3bがオンされることでコンデンサ接続ノードN1が接地される。よって、コンデンサ接続ノードN1の電圧Vcが急速にグランドレベルGND付近まで低下して保持される矢印A33。このような動作が繰返されるので、入力電圧Vinの周期が変動して、HレベルからLレベルに変化し、短時間Tsで再びHレベルに変化するような場合であっても、コンデンサC1の充電開始が遅延時間Td3遅れる間にコンデンサ接続ノードN1の電圧VcはグランドレベルGND付近まで下降し、そこから上昇を開始できる矢印A34。よって、所期の遅延時間Td1遅延して出力電圧VoutがHレベルに変化するので、出力電圧Voutの誤動作が防止される。また、コンデンサ接続ノード電圧Vcが検知電圧VTHをこえたときはコンデンサ接続ノード電圧VcをHレベルに保持するので、入力信号の電流が小さい場合であっても、外来ノイズに起因する出力電圧Voutの誤動作を防止することができる。なお、上述の各実施例は、図19、図20において示したような構成の電子機器における遅延回路として好適に用いられる。また、コンデンサC1の充電電流が大きい場合や、コンデンサC1の容量が大きい場合の回路構成にも上記実施例を適用することで、入力電圧Vinの周期が変動したときに出力電圧Voutの誤動作を防止するという効果を奏することができる。また、各スイッチはP型MOSまたはN型MOSで構成される例を示したが、それぞれPNP型トランジスタ、NPN型トランジスタで代用することも可能である。以上説明した実施例によれば、入力電圧Vinの周期が変動して、HレベルからLレベルに変化し、短時間Tsで再びHレベルに変化するような場合であっても、所期の遅延時間Td1遅延して出力電圧Voutが変化するので、出力電圧Voutの誤動作が防止される。