"絶縁性基板上に形成されたゲート電極と、前記ゲート電極上にゲート絶縁膜を介して順次に形成された第1アモルファスシリコン膜と、所定の導電型を有する第2アモルファスシリコン膜とを含む半導体層と、前記半導体層と直接接合された、少なくともアルミニウムAlを含むソースドレイン電極とを備え、前記半導体層は、平面視において前記ゲート電極の外周よりも内側に形成され、前記第1アモルファスシリコン膜の側面と前記ソースドレイン電極との界面近傍である第1領域には、少なくとも窒素Nが含まれる、半導体装置。請求項1に記載の半導体装置であって、前記第2アモルファスシリコン膜と前記ソースドレイン電極との界面近傍である第2領域には、少なくともニッケルNi、酸素O及び窒素Nが含まれる、半導体装置。請求項2に記載の半導体装置であって、前記第2領域において、Si-O結合の面密度は15乃至45の範囲内にあり、Si-N結合/Si-O結合の比が1以下である、半導体装置。請求項2または請求項3に記載の半導体装置であって、前記第2領域において、Si-N結合の面密度が10以上である、半導体装置。請求項2乃至請求項4のいずれかに記載の半導体装置であって、前記第1領域の窒素Nの含有率は、前記第2領域の窒素Nの含有率よりも大きい、半導体装置。請求項1乃至請求項5のいずれかに記載の半導体装置であって、前記第1領域において、Si-N結合の面密度が45以上である、半導体装置。請求項1乃至請求項6のいずれかに記載の半導体装置であって、前記第1領域において、前記第1アモルファスシリコン膜がテーパー形状のエッチング端面を有する、半導体装置。絶縁性基板上に形成されたゲート電極と、前記ゲート電極上にゲート絶縁膜を介して形成された第1アモルファスシリコン膜と、当該第1アモルファスシリコンを覆う所定の導電型を有する第2アモルファスシリコン膜とを含む半導体層と、前記半導体層のうち前記第2アモルファスシリコン膜とのみ直接接合された、少なくともアルミニウムAlを含むソースドレイン電極とを備え、前記半導体層は、平面視において前記ゲート電極の外周よりも内側に形成され、前記第2アモルファスシリコン膜と前記ソースドレイン電極との界面近傍である領域には少なくとも窒素Nが含まれる、半導体装置。請求項8に記載の半導体装置であって、前記領域には、少なくともニッケルNi及び酸素Oがさらに含まれる、半導体装置。請求項9に記載の半導体装置であって、前記領域において、Si-O結合の面密度は15乃至45の範囲内にあり、Si-N結合/Si-O結合の比が1以下である、半導体装置。請求項9または請求項10に記載の半導体装置であって、前記領域において、Si-N結合の面密度が10以上である、半導体装置。請求項1乃至請求項11のいずれかに記載の半導体装置を備える、表示装置。しかし、特許文献1~3のように、Al合金膜等とSi半導体膜等との界面における拡散反応を防止するための高融点メタルバリア層を形成すると、成膜工程及びエッチング加工の工程が増えて製造プロセスが複雑化する。その結果、生産能力が低下するという問題を招いていた。しかも、エッチング加工時のAl合金膜と高融点金属材料とのエッチング速度の違うこと、及び、横方向に進行するサイドエッチング量の違うこと等に起因して、エッチング加工断面の形状に凹凸が発生してしまうことから、微細加工が困難となっていた。さらに、エッチング加工断面の形状に凹凸が生じることは、上層として形成される膜のカバレッジ特性を劣化させるという問題があった。このように、Al合金膜等とSi半導体膜等との間に高融点メタルバリア層を介在させる構造方法においては、高品質で高い信頼性を有する半導体装置を製造することが困難であった。また、特許文献4,5の技術を用いた場合には、本願発明者らは、スイッチングのオン時に流れる電流であるオン電流Ion、及び、オフ時に流れるリーク電流であるオフ電流Ioffに不具合があるという評価結果を得た。具体的には、リンがドープされた上述のオーミック低抵抗Si膜と、ゲート電圧に応じてチャネルが形成されるSi半導体膜以下Si半導体能動膜と呼ぶとを有するSi半導体層に、バックライトからの光が照射されないように、平面視においてSi半導体層の全てまたはその一部をゲート電極の内側に配置した。そして、特許文献4の技術のように、当該Si半導体層を有するTFTのソースドレイン電極としてAlNi合金膜を、Si半導体層に直接接合させた。この構造の形成直後では、AlNi合金膜とオーミック低抵抗Si膜との接合界面、及び、AlNi合金膜とSi半導体能動膜との接合界面のそれぞれにおいて相互拡散反応は認められなかった。しかし、この構造に熱処理大気中、若しくは窒素ガス雰囲気中での約30分間の保持を施すと、Al及びSiの相互拡散反応が徐々に進行し、250°Cを超える温度の大気下、若しくは窒素ガス雰囲気下の熱処理を施した場合には、光学顕微鏡観察レベルでも相互拡散反応が認められた。一方、それよりも少し温度を低くした熱処理ただし200°Cを超えるを施した場合には、光学顕微鏡観察レベルでは顕著な相互拡散反応は認められなかったが、TFTの電気特性TFT特性を測定したところ、TFT特性に明らかな劣化が認められた。具体的には、TFTの一般的なIdドレイン電流-Vgゲート電圧特性において、上述のIoffに1ケタ以上の上昇が認められた。これは、AlとSiとの間の接合界面に、局所的、かつ、光学顕微鏡観察レベルでは観察できない程度の微小な相互拡散が発生したことが起因であると考えられる。次に、特許文献5のように、AlNi合金膜とオーミック低抵抗Si膜との間にN含有層が形成された構成に、少なくとも300°Cの熱処理を加えた場合には、その間における相互拡散反応は認められなかったが、AlNi合金膜とSi半導体能動膜との間の界面においては、相互拡散反応TFTにおける電気特性の顕著な劣化が認められた。具体的な現象としては、Ioffが3ケタ以上上昇し、Ionが高融点メタルバリア層を形成した場合の約50にまで減少した。加えて、熱処理によるオン特性の著しい劣化も認められた。具体的には、形成直後のIonに比べて、300°C熱処理後のIonは最大で50にまで低下した。しかしながら、一般的なディスプレイ装置用のアクティブマトリックスTFT基板の製造プロセスでは、通常、最低でも200°C以上、一般的には300°C程度のプロセス温度下での処理が含まれる。したがって、以上のような半導体装置をディスプレイ装置に適用することは、耐熱性の面から実質的に困難であった。そこで、本発明は、上記のような問題点を鑑みてなされたものであり、高融点メタルバリア層を有していなくても、高温熱処理後の電気特性を良好にする技術を提供することを目的とする。本発明に係る半導体装置は、絶縁性基板上に形成されたゲート電極と、前記ゲート電極上にゲート絶縁膜を介して順次に形成された第1アモルファスシリコン膜と、所定の導電型を有する第2アモルファスシリコン膜とを含む半導体層と、前記半導体層と直接接合された、少なくともアルミニウムAlを含むソースドレイン電極とを備える。前記半導体層は、平面視において前記ゲート電極の外周よりも内側に形成され、前記第1アモルファスシリコン膜の側面と前記ソースドレイン電極との界面近傍である第1領域には、少なくとも窒素Nが含まれる。本発明によれば、第1アモルファスシリコン膜の側面とソースドレイン電極との界面近傍である第1領域に、窒素Nが含まれる。このような構成によれば、高融点メタルバリア層を有していなくても、高温熱処理後のオフ特性を良好にすることができる。<各実施に共通な表示装置の構成>図1は、本発明に係る半導体装置が設けられる電気光学表示装置の一例を模式的に示す図である。本発明に係る半導体装置について詳細に説明する前に、この図1を用いて当該半導体装置が設けられる電気光学表示装置について説明する。なお、以下においては、電気光学表示装置は液晶表示装置であるものとして説明するが、これに限ったものではなく、例えば、有機EL表示装置等の平面型表示装置フラットパネルディスプレイであってもよい。図1に示される液晶表示装置は、本発明に係る半導体装置であるTFT50が設けられた基板40と、それと対向して液晶表示装置の視認側に配置される対向基板図示せずと、基板40に対して対向基板と反対側に配設されたバックライトユニット等図示せずとを備えている。基板40としては、例えばアクティブマトリックス型TFT基板TFTアレイ基板等の基板が該当し、対向基板としては、例えばカラーフィルタ基板が該当する。基板40上には、表示領域41と、表示領域41を囲むように基板40外周部に設けられた額縁領域42とが設けられている。表示領域41には、複数のゲート配線走査信号線43と、複数のソース配線表示信号線44とが形成されている。複数のゲート配線43は互いに平行に設けられており、複数のソース配線44は互いに平行に設けられている。断面視においては、ゲート配線43とソース配線44とは、それらの間に絶縁膜を介して、立体交差するように形成されている。なお、平面視においては、ゲート配線43とソース配線44とは互いに直交するように設けられている。互いに隣接するゲート配線43と、互いに隣接するソース配線44とで囲まれた領域には、画素47が形成される。したがって、基板40上には、複数の画素47がマトリックス状に配列されている。基板40の額縁領域42には、走査信号駆動回路45と表示信号駆動回路46とが設けられている。表示領域41の各ゲート配線43は、額縁領域42まで延設されており、基板40の端部において走査信号駆動回路45に接続されている。同様に、表示領域41の各ソース配線44は、額縁領域42まで延設されており、基板40の端部において表示信号駆動回路46に接続されている。また、走査信号駆動回路45の基板40端よりの近傍には外部配線48が配設されており、外部配線48の各配線が走査信号駆動回路45の対応部分に接続されている。同様に、表示信号駆動回路46の基板40端よりの近傍には外部配線49が配設されており、外部配線49の各配線が表示信号駆動回路46の対応部分に接続されている。なお、外部配線48,49としては、例えば、FPCFlexiblePrintedCircuit等の配線基板が用いられる。走査信号駆動回路45及び表示信号駆動回路46は、それぞれ、外部配線48,49を介して、外部から供給される各種信号を受信する。例えば、走査信号駆動回路45は、外部配線48で受信した外部からの制御信号に基づいて、ゲート信号走査信号をゲート配線43に供給する。このようにゲート信号が供給されるゲート配線43は、順次に選択されていく。一方、表示信号駆動回路46は、外部配線49で受信した外部からの表示データに基づいて、表示信号をソース配線44に供給する。これにより、表示データに応じた表示電圧が、各画素47に供給される。各画素47内には、少なくとも1つのTFT50が配設されている。本例では、各TFT50は、ソース配線44とゲート配線43との各立体交差点の近傍に配置されているものとする。スイッチング素子であるTFT50は、ゲート配線43からのゲート信号に応じてオンされると、対応するドレイン電極に、ソース配線44からの表示電圧を供給するものとなっている。これにより、表示電圧が、TFT50のドレイン電極に接続された画素電極に印加される。画素電極に表示電圧が印加されると、当該画素電極と、それと対向する上述の対向基板に設けられた対向電極との間には、当該表示電圧に応じた電界が生じる。なお、基板40の表面上には、配向膜図示せずが配設されている。上述の対向基板上には、カラーフィルタ、ブラックマトリックスBM、上述の対向電極、及び、配線膜等いずれも図示せずが配設されている。この対向電極は基板40側に配置される場合もある。基板40と対向基板との間には、液晶層図示せずが挟持されている。すなわち、基板40と対向基板との間には、液晶が導入されている。基板40及び対向基板の外側の面には、偏光板、及び、位相差板等いずれも図示せずが設けられている。以上のようにして、基板40と対向基板と液晶層とから、液晶表示パネルが構成されている。画素電極と対向電極との間に挟持された液晶は、それらの間に生じる表示電圧に応じた電界によって駆動されて、その配向方向が変化する。そして、基板40から液晶層を介して対向基板に向かう光の偏光状態が、液晶層の液晶の配向方向に応じて変化する。例えば、バックライトユニットから液晶表示パネルに向かった光は、基板40側の偏光板によって直線偏光となり、当該直線偏光が液晶層を通過することによって、その偏光状態が変化する。そして、液晶層を通過し、偏光状態が変化した光が、対向基板側の偏光板に進む。ここで、対向基板側の偏光板に到達し、当該偏光板を通過する光の光量は、その光の偏光状態に応じて変化する。すなわち、バックライトユニットから放射されて液晶表示パネルを透過する透過光の光量は、液晶層の液晶の配向方向によって変化する。上述したように、当該液晶の配向方向は表示電圧に応じて変化することから、表示電圧を制御することによって、視認側の偏光板を通過する光の光量を変化させることができる。よって、画像のドットに対応する画素47ごとに表示電圧を変えることによって、所望の画像を液晶表示パネルの視認側において表示することができる。以上、本発明に係る半導体装置が設けられる表示装置の構成及び動作について説明した。次に、本発明に係る半導体装置及び製造方法の各態様について説明する。<実施の形態1>本実施の形態1として、上述のTFT50が設けられた、液晶表示装置用のアクティブマトリックス型TFT基板を例に説明する。図2は、当該TFT基板の平面構造の一例を示す平面図であり、図3は、当該TFT基板の断面構造を示す縦断面図である。なお、図3においては、TFT基板の説明を容易にするために、図2に示されるA-A断面、B-B断面及びC-C断面が並べて示されている。具体的には、TFT50と画素部分とを示すA-A断面右側に加えて、ゲート端子部4を示すB-B断面左側、及び、ソース端子部13を示すC-C断面中間が並べて示されている。なお、以降の説明の縦断面図においても、同様にA-A~C-C断面構造が示される。図2及び図3に示される本実施の形態に係るTFT50は、透明絶縁性基板1と、ゲート電極2と、ゲート絶縁膜6と、半導体層51と、ソース電極9と、ドレイン電極10と、層間絶縁膜14とを備える。透明絶縁性基板1は、ガラスまたはプラスチック等からなる透明性の絶縁性基板である。透明絶縁性基板1上には、Alを主成分とするメタル膜からなるゲート電極2、当該ゲート電極2に繋がるゲート配線3上述のゲート配線43に相当、ゲート配線3と繋がっており、かつ映像の走査信号を入力するためのゲート端子部4、及び、ドレイン電極10と繋がっている補助容量電極5が、少なくとも形成されている。また、これら構成部分2,3,4,5の上層として、ゲート絶縁膜6が配設されている。ゲート電極2上には、ゲート絶縁膜6を介して順次に形成されたSi半導体能動膜7第1アモルファスシリコン膜と、不純物が添加されてn型の導電型を有するオーミック低抵抗Si膜8第2アモルファスシリコン膜とを含む半導体層51が設けられている。Si半導体能動膜7は、TFT50の構成要素である。なお、半導体層51は、平面視においてゲート電極2の外周よりも内側に形成されている。ソース電極9及びドレイン電極10のそれぞれは、少なくともアルミニウムAlを含むAl合金膜本実施の形態ではAlNiN膜からなり、半導体層51と直接接合されている。ソース電極9及びドレイン電極10の間には、これらを互いに分離する分離領域11が形成されている。本実施の形態では、この分離領域11は、オーミック低抵抗Si膜8にも形成されている。本実施の形態に係るTFT50では、ゲート電極2に電圧が印加されると、Si半導体能動膜7における分離領域11近傍の部分にチャネル部が形成され、当該チャネル部を介してソース電極9とドレイン電極10との間に電流を流すことが可能となる。ソース配線12上述のソース配線44に相当は、TFT50のソース電極9と繋がっている。なお、図3においては、ソース電極9とソース配線12との境界は明示されていない。ソース端子部13は、ソース配線12と繋がっており、かつ、外部からの映像信号を受信して当該映像信号を、ソース配線12を介して、ソース電極9に入力する。層間絶縁膜14は、上述の構成要素を覆うように配設されている。本実施の形態では、層間絶縁膜14は、ゲート絶縁膜6、分離領域11下のSi半導体能動膜7、ソース電極9、ドレイン電極10、ソース配線12及びソース端子部13等の上に配設されている。この層間絶縁膜14には、図3に示されるように、複数の開口部図3の例では3つの開口部が形成されている。このうちの開口部として、画素ドレインコンタクトホール15、ゲート端子部コンタクトホール16及びソース端子部コンタクトホール17が形成されている。これら画素ドレインコンタクトホール15、ゲート端子部コンタクトホール16及びソース端子部コンタクトホール17は、下層のドレイン電極10、ゲート端子部4及びソース端子部13にそれぞれ達している。透過画素電極18は、画素ドレインコンタクトホール15を介してドレイン電極10と接続された透明導電膜である。ゲート端子パッド19は、ゲート端子部コンタクトホール16を介してゲート端子部4と接続されたパッドである。ソース端子パッド20は、ソース端子部コンタクトホール17を介してソース端子部13と接続されたパッドである。以上のように構成されたTFT基板と、カラー表示用のカラーフィルタ及び対向電極等を具備した対向基板とを、一定の間隔セルギャップを介して貼り合わせ、この中に液晶を注入封止することによって、ディスプレイ用途の表示装置が製造される。本実施の形態に係るTFT50においては、後述するようにSi半導体能動膜7の側面に窒化処理などが行われることにより、Si半導体能動膜7の側面とソースドレイン電極9,10との界面近傍である第1領域には、少なくとも窒素Nが含まれている。そして、後述するようにオーミック低抵抗Si膜8に酸化処理などが行われることにより、オーミック低抵抗Si膜8とソースドレイン電極9,10との界面近傍である第2領域には、少なくともニッケルNi、酸素O及び窒素Nが含まれている。ここで、界面近傍或いは接続界面近傍とは、界面に隣接する膜の厚さ等の個々の条件にもよるが、当該膜における少なくとも膜厚の半分より境界面よりの領域をいうものとする。また、第2領域は、少なくともオーミック低抵抗Si膜8の上面とソースドレイン電極9,10との界面近傍に設けられていればよく、オーミック低抵抗Si膜8の側面とソースドレイン電極9,10との界面近傍には設けられていても設けられていなくてもいずれであってもよい。なお、Siを主成分とする膜Si膜、または、Siの含有割合が他の原子よりも多い膜をいい、ここではSi半導体能動膜7と、Al合金膜ソースドレイン電極9,10との接続は、Siを主成分とする膜と、Al合金膜とが少なくとも一部分において互いに接続されている状態であればよい。以上のような本実施の形態に係るTFT50においては、Siを主成分とする膜Si半導体能動膜7と、Al合金膜ソースドレイン電極9,10とが、高融点メタルバリア層を介さずに直接接続されている。そうであるにもかかわらず、TFT50は、高温下にさらされても、高融点メタルバリア層を備えるTFTと同様のオン特性とオフ特性を示した。このような効果が得られたのは、Si半導体能動膜7とソースドレイン電極9,10との接合界面近傍第1領域に窒素含有層が存在することにより、Si半導体能動膜7のSi原子と、ソースドレイン電極9,10のAl原子との相互拡散反応が抑制されたためであると考えられる。そして、オーミック低抵抗Si膜8とソースドレイン電極9,10との接合界面近傍第2領域に酸素含有層が存在することにより、オーミック低抵抗Si膜8のSi原子と、ソースドレイン電極9,10のNi原子との相互拡散反応が抑制されたためであると考えられる。さらに、本実施の形態においては、ソースドレイン電極9,10がAlNiN膜から構成され、当該第2領域には窒素含有層も存在することから、オーミック低抵抗Si膜8のSi原子と、ソースドレイン電極9,10のAl原子との相互拡散反応が抑制されたためであると考えられる。後述するが、実際に、本実施の形態に係るTFT50が設けられたTFT基板に対する熱処理温度を300°Cまで上昇させた場合においてもAlNiN膜とSi膜との接続界面での拡散反応は認められず、TFT特性も劣化することはなく、高融点メタルバリア層を備えるTFTと同等以上のオン特性とオフ特性を有するものとなった。<実施の形態1に係るTFT基板の製造方法>次に、以上のような効果を有する、実施の形態1に係るTFT50を備えるTFT基板の製造方法の手順を、各手順におけるTFT基板の断面を示す図4~図7を用いて説明する。図4において、まず、ガラス基板等の透明絶縁性基板1を洗浄液または純水を用いて洗浄し、透明絶縁性基板1上にゲート電極2等となるメタル膜を成膜する。当該メタル膜の材質としては、電気的比抵抗の低い金属または合金を用いることが望ましく、ここでは、その一例としてAlNi合金を用いる。好適な製造方法例として、ここでは、アルゴンArガスまたはクリプトンKrガスを用いたスパッタ法により、2molatのNiを含むAlNi合金膜を約200nmの厚さで成膜した。スパッタリング条件に関しては、例えば、DC直流マグネトロンスパッタリング法方式であって、Alに2molのNiを含むAlNi合金ターゲットを用い、成膜の際のパワー密度を3W/cm2、Arガス流量を2.4×103m3/h40sccmとした。このとき、以上の処理により実際に形成されたAlNi合金膜のNi組成は、ターゲット組成とほぼ同じ、つまり、約2molNiであった。また、AlNi合金膜の比抵抗値は、成膜直後においては約12μΩcmであったが、後工程で行われる約300°Cの熱処理を経た後には、一般的な高融点金属材料よりも低い約5μΩcmにまで低減されていた。このように、熱処理を行えば、ゲート配線3等となるAlNi合金膜の比抵抗値を下げることができる。次に、第1回目のフォトリソグラフィープロセスにより、上記メタル膜をパターニングして、ゲート電極2、ゲート配線3、ゲート端子部4及び補助容量電極5を形成する図4。本実施の形態では、フォトリソグラフィープロセスによってフォトレジストパターンを形成した後に、公知のリン酸硝酸酢酸系からなる薬液を用いて、上述のAlNi合金膜をエッチングし、ゲート電極2等を形成する。その後、フォトレジストパターンを除去する。続いて、図5において、上述の工程により得られた構造上に、窒化シリコンSiN膜からなるゲート絶縁膜6と、後でSi半導体能動膜7となるアモルファスシリコンa-Si膜と、後でオーミック低抵抗Si膜8となる不純物を添加したn型アモルファスシリコンna-Si膜とを順次に成膜する。好適な製造方法例として、ここでは化学的気相成長CVD法を用い、約300°Cの基板加熱条件化で、SiN膜の厚さを400nm、a-Si膜の厚さを150nm、リンPを不純物として添加したna-Si膜の厚さを50nmとして、これら膜を順次に成膜した。その後、第2回目のフォトリソグラフィープロセスにより、a-Si膜及びna-Si膜をパターニングして半導体層51Si半導体能動膜7及びオーミック低抵抗Si膜8を形成する。これにより図5に示される構造が得られる。本実施の形態では、フォトリソグラフィープロセスによってフォトレジストパターンを形成した後に、公知のフッ素系ガスを用いたドライエッチング法を用いて、上述のa-Si膜及びna-Si膜をエッチングし、TFT50の構成要素となる半導体層51Si半導体能動膜7及びオーミック低抵抗Si膜8を形成する。引き続いて、オーミック低抵抗Si膜8上にフォトレジストパターンを残したまま、Si半導体能動膜7の側面、及び、オーミック低抵抗Si膜8の側面を窒化させる。好適な製造方法例として、ここでは、平行平板型のプラズマ発生装置で、基板温度を室温、圧力を50Pa、周波数を13.56MHz、パワー密度を0.5W/cm2、N2ガス流量を100sccmで5分間処理した。以上の処理により実際に形成されたSi半導体能動膜7の側面の元素分布状態を、エネルギー分散型X線分光法TEM-EDXを用いて分析した結果、Si-N結合Si原子とN原子との結合の面密度が46.2であった。ここでの面密度は、換言すれば、TEM-EDXで分析されたSi半導体能動膜7側面の領域におけるシリコンSi、窒素N、酸素Oのピーク強度から算出したSi-N結合の存在比率である。つまり、上述の分析のようにSi-N結合の面密度が46.2であることは、残りの53.8の面密度でSi-O結合Si原子とO原子との結合とSi-Si結合Si原子とSi原子との結合とが存在している窒素含有状態であることを表している。なお、この分析とは別に、上述のSi半導体能動膜7の側面をSIMSSecondaryIonMassSpectrometer:二次イオン質量分析法で測定すると、Si半導体能動膜7の窒素含有層は、Si半導体能動膜7の側面から5nmの厚さで形成されていることが確認できた。以上の好適な製造方法例では、N2プラズマ処理によって窒素含有層を形成したが、この代わりに、N原子を含む雰囲気中での加熱処理、または、N原子のイオン注入を採用しても、所望の窒素含有層が得られることが実験で確認された。このように、これらの処理はいずれも、Si半導体能動膜7の側面、及び、オーミック低抵抗Si膜8の側面を窒化処理することができることから、各処理を組み合わせた工程によっても、各処理と同様に窒化処理することができると考えられる。引き続いて、オーミック低抵抗Si膜8上のフォトレジストパターンを除去した後図5、Si半導体能動膜7、及び、オーミック低抵抗Si膜8を酸化させる。好適な製造方法例として、ここでは、オゾン酸化法を用いて、オゾン雰囲気下でSi半導体能動膜7及びオーミック低抵抗Si膜8を同時に3分間さらした。実際にこの処理が行われたオーミック低抵抗Si膜8の表面をXPSX線光電子分光法で分析した結果、Si-O結合の面密度が27.8、Si-N結合の面密度が0であった。ここでの面密度は、換言すれば、XPS法で分析されたオーミック低抵抗Si膜8の表面におけるSi-O結合、Si-N結合、及び、Si-Si結合の存在比率である。つまり、上述の分析のようにSi-O結合の面密度が27.8、Si-N結合の面密度が0であることは、残りの72.2の面密度でSi-Si結合が存在している酸素含有状態であることを表している。また、この分析とは別に、上述のオーミック低抵抗Si膜8の表面を分光エリプソメーターで測定すると、オーミック低抵抗Si膜8の酸素含有層は、オーミック低抵抗Si膜8の表面から10nmの厚さで形成されていることが確認できた。以上の好適な製造方法例では、オゾン酸化法によって酸素含有層を形成したが、この製造方法に限定されるものではなく、O原子を含む雰囲気中での加熱処理、または、O原子を含むガスを用いたプラズマ処理、または、O原子のイオン注入を採用しても、所望の酸素含有層が得られることが実験で確認された。このように、これらの処理はいずれも、オーミック低抵抗Si膜8を酸化処理することができることから、各処理を組み合わせた工程によっても、各処理と同様に酸化処理することができると考えられる。引き続いて、図6において、上述の工程により得られた構造上に、ソースドレイン電極9,10等となるAl合金膜を成膜する。このAl合金膜としては、1電気的比抵抗が低いこと、2オーミック低抵抗Si膜8との良好なコンタクト特性を示すこと、3後工程で透過画素電極18となる導電膜との良好なコンタクト特性を示すこと特に電気的コンタクト抵抗が低いこと等の条件を満足するもの、例えばAlNi合金膜を用いることが好ましい。好適な製造方法例として、ここでは、N2ガスを通しつつ、Alに2molのNiを添加してなるAlNi合金ターゲットを用いたDCマグネトロンスパッタリング法によって、AlNiN膜を成膜した。その際のスパッタリング条件については、Arガス流量を2.4×103m3/h40sccm、N2ガス流量を3×104m3/h5sccmとして、ArガスにN2ガスを添加した混合ガスを用いた。そして、成膜の際のパワー密度を3W/cm2とした。この条件の下で、厚みが約200nmのAlNiN膜を、ソースドレイン電極9,10等となるAl合金膜として形成した。なお、実際に形成したAlNiN膜の組成を調べたところ、Niが2mol、Nが5mol含まれたAl合金膜となっていた。そして、Al合金膜の比抵抗値は、成膜直後においては約15μΩcmであったが、後工程で行われる約300°Cの熱処理を経た後には、一般的な高融点金属材料よりも低い約10μΩcmにまで低減されていた。このように、熱処理を行うことにより、当該Al合金膜からなるソースドレイン電極9,10等の比抵抗値を下げることができた。以上の好適な製造方法例では、上記スパッタリングにおいてArガスにN2ガスを添加した混合ガスを用いたが、これに限ったものではなく、この混合ガスの代わりに、クリプトンKrガスにN2ガスを添加した混合ガスを用いても、上記Al合金にNを添加することができる。Krガスの混合ガスを用いた場合には、Arガスの混合ガスを用いた場合よりも、膜の欠陥及び応力を減らすことができるため、熱処理を加えなくても、熱処理を加えたのと同じ約10μΩcmにまで比抵抗を低減することができる。また、以上の好適な製造方法例においては、ArガスやKrガスなどのスパッタリングガスにN2ガスを添加したが、これに限ったものではなく、N2ガスの代わりに、例えばNH3などのNを含むガスを添加しても、上記Al合金にNを添加することができる。或いは、AlNiNなどのNを含むAl合金からなるスパッタリングターゲットを用いても、ソースドレイン電極9,10等となるAl合金にNを添加することができる。この場合には、上記スパッタリングガスに、N2ガスまたはNを含むガスを添加した混合ガスを必ずしも用いる必要性はなく、Arガスのみ、或いはKrガスのみをスパッタリングガスとして用いたとしてもAl合金にNを添加することができる。次に、第3回目のフォトリソグラフィープロセスにより、上述のスパッタリングで生成したAl合金膜をパターニングして、ソース電極9、ドレイン電極10、ソース配線12、ソース端子部13を形成する。その後、オーミック低抵抗Si膜8の一部を除去して分離領域11を形成する図6。本実施の形態では、フォトリソグラフィープロセスによってフォトレジストパターンを形成した上で、公知のリン酸硝酸酢酸系からなる薬液を用いて上述のAlNiN膜などをエッチングし、ソースドレイン電極9,10等を形成する。それから、ソース電極9とドレイン電極10との間のオーミック低抵抗Si膜8の露出部分を、フッ素系ガスを含む公知のドライエッチング法を用いてエッチングして分離領域11を形成する。その後、フォトレジストパターンを除去する。以上により図6に係る工程は終了する。ここで、以上の図5及び図6に係る工程についてまとめると、図5に係る工程では、Si半導体能動膜7の側面が窒化処理され、図6に係る工程では、当該Si半導体能動膜7の側面と接触するソースドレイン電極9,10が形成されることから、Si半導体能動膜7の側面と、ソースドレイン電極9,10との接合界面近傍第1領域には、窒素Nが含まれることになる。また、図5に係る工程では、オーミック低抵抗Si膜8が酸化処理され、図6に係る工程では、オーミック低抵抗Si膜8と接触するAlNiN膜からなるソースドレイン電極9,10が形成されることから、オーミック低抵抗Si膜8と、ソースドレイン電極9,10との接合界面近傍第2領域には、ニッケルNi、酸素O及び窒素Nが含まれることになる。ここで、本実施の形態では、上述の第1領域の窒素Nの含有率は、この第2領域の窒素Nの含有率よりも大きくしているものとする。このように、以上説明した製造方法では、ソースドレイン電極9,10をAlNiN膜で形成して、上述の第2領域に、ニッケルNi及び窒素Nが含まれるようにしたが、これに限ったものではない。例えば、Nを含有しないAlNi合金膜でソースドレイン電極9,10を形成する場合には、図5に係る工程のフォトレジストパターンを除去した後、Si半導体能動膜7、及び、オーミック低抵抗Si膜8を酸化する上述の酸化処理に前後して、これらを窒化する窒化処理を追加して行ってもよい。この場合であっても、上述の第2領域には、ソースドレイン電極9,10からニッケルNiが含まれ、酸化処理及び窒化処理により酸素O及び窒素Nがそれぞれ含まれることになる。なお、後述するTFT50の評価においては、酸化処理に前後して窒化処理を追加して形成したTFTを評価したものとなっている。続いて、図7において、上述の工程により得られた構造上に、層間絶縁膜14をパッシベーション膜として成膜する。好適な製造方法例として、ここでは、CVD法を用い、約250°Cの基板加熱条件化で、層間絶縁膜14として、SiN膜を300nmの厚さで成膜した。その後、第4回目のフォトリソグラフィープロセスを行って層間絶縁膜14等をパターニングして、少なくともドレイン電極10の表面まで貫通する画素ドレインコンタクトホール15と、ゲート端子部4の表面まで貫通するゲート端子部コンタクトホール16と、ソース端子部13の表面まで貫通するソース端子部コンタクトホール17とをほぼ同時に形成する図7。本実施の形態では、フォトリソグラフィープロセスによりフォトレジストパターンを形成し、公知のフッ素系ガスを用いたドライエッチング法により上述の層間絶縁膜14をエッチングし、上述の画素ドレインコンタクトホール15等を形成する。その後、フォトレジストパターンを除去する。最後に、図3において、上述の工程により得られた構造上に、画素ドレインコンタクトホール15、ゲート端子部コンタクトホール16及びソース端子部コンタクトホール17を介して、ドレイン電極10、ゲート端子部4及びソース端子部13とそれぞれ接続する透明導電性膜を成膜する。好適な製造方法例として、ここでは、透明導電成膜として、酸化インジウムIn2O3と酸化スズSnO2とを混合したITO膜を公知のArガスを用いたスパッタリング法により100nmの厚さで成膜した。その後、第5回目のフォトリソグラフィープロセスを行うことで、上述の透明導電性膜をパターニングして、ドレイン電極10、ゲート端子部4及びソース端子部13とそれぞれ電気的に接続する透過画素電極18、ゲート端子パッド19及びソース端子パッド20を形成する図3。本実施の形態では、透明導電性膜ITO膜の成膜後に、フォトリソグラフィープロセスを用いてフォトレジストパターンを形成して公知の塩酸硝酸を含む溶液を用いてITO膜をエッチングしてパターニングし、その後にフォトレジストパターンを除去して、透過画素電極18等を形成する。以上により完成したTFT基板に対して、約200°C~300°Cの範囲内の温度で熱処理を加える。このような熱処理によって、TFT基板全体に蓄積された静電荷及び応力等が除去或いは緩和され、さらにメタル膜の電気的比抵抗を下げることができ、結果として、TFT特性を向上して安定化させることができる。好適な製造方法例として、ここでは、TFT基板を大気中で約300°Cの温度の下で30分間保持して、TFT基板の熱処理を行った。<TFTの評価>次に、以上の製造方法からなるTFT50におけるN濃度の高いバリア層の適正化を行った。具体的には、オーミック低抵抗Si膜8とソースドレイン電極9,10との界面近傍第2領域におけるO原子量とN原子量の適正量についての評価と、Si半導体能動膜7側面とソースドレイン電極9,10との界面近傍第1領域におけるN原子量の適正量についての評価とを行った。なお、高融点メタルバリア層を有しない評価対象のTFT50以下評価対象TFTと呼ぶこともあるとしては、Si半導体能動膜7側面を窒化処理し、その後、オーミック低抵抗Si膜8を酸化処理及び窒化処理する工程を行った後に、窒素を含まないAlNi合金膜ソースドレイン電極9,10を形成した。それから、大気中で300°Cの温度下においてTFT基板を30分間保持する熱処理を行った後、オン特性及びオフ特性を調べた。また、オーミック低抵抗Si膜8とAl合金膜との界面が電気特性に及ぼす影響と、Si半導体能動膜7とAl合金膜との界面が電気特性に及ぼす影響とを分離して評価した。具体的には、前者に対してはゲート電極2によってバックライトの光が遮られない構造、すなわちSi半導体能動膜7とソースドレイン電極9,10との界面直下にゲート電極2が無い構造の電気特性を評価した。そして、後者に対してはゲート電極2によってバックライトの光が遮られる構造、すなわちSi半導体能動膜7とソースドレイン電極9,10の界面直下にゲート電極2がある構造の電気特性を評価した。図8は、遮光されていない評価対象TFTでの、オーミック低抵抗Si膜8のSi-O結合O原子の存在比上述の第2領域におけるSi-O結合の面密度に対するオン特性の変化を示している。なお、評価対象TFTのソースドレイン電極9,10には、共に窒素を含まないAlNi膜例えばNi組成が2molが用いられている。図8には、高融点メタルバリア層としてCrメタルを有するTFT以下CrメタルTFTと呼ぶのオン電流値で評価対象TFTのオン電流値を除算した値オン電流比が、オン特性として示されている。すなわち、図8において、オン電流比が1以上であれば、評価対象TFTのオン特性が、CrメタルTFTよりも良好であることを意味する。図8において、Si-O結合の存在比が約30まで増加すると、オン電流比が増加する。これは、Si-O結合が、ソースドレイン電極9,10のAl原子及びNi原子と、オーミック低抵抗Si膜8のSi原子との間における化合物反応及び相互拡散反応を抑制するためである。しかし、Si-O結合の存在比が約30を超えて増加すると、Al原子とO原子が結合して高抵抗の酸化アルミニウム層が形成されることから、逆にオン電流比が低下する。Si-O結合とオン特性との間にはこのような関係があることから、基準となるCrメタルTFTと同等以上のオン電流値オン電流比が1以上を得るためには、上述の第2領域において、Si-O結合の面密度が約15、乃至、約45の範囲内にあること、より好ましくは30であることが好ましい。図9は、評価対象TFTのオーミック低抵抗Si膜8とソースドレイン電極9,10との界面近傍第2領域において、Si-O結合の存在比が15以上かつ45以下にされた条件下で、N原子Si-N結合が含まれた場合での、Si-N結合/Si-O結合の比に対するオン電流比の関係を示している。ここで、Si-N結合/Si-O結合の比とは、Si-N結合の面密度/Si-O結合の面密度の比を意味する。図9に示されるように、Si-N結合/Si-O結合の比が1を超えると、オン電流比が1以下となり、評価対象TFTのオン電流値が、基準のCrメタルTFTよりも低下してしまう。したがって、上述の第2領域において、Si-N結合/Si-O結合の比を1以下すること、より好ましくは0.4~0.5程度にすることが好ましい。図10は、遮光されていない評価対象TFTでの、オーミック低抵抗Si膜8のSi-N結合の存在比上述の第2領域におけるSi-N結合の面密度に対するオフ特性の変化を示している。図10には、CrメタルTFTのオフ電流値で評価対象TFTのオフ電流値を除算した値オフ電流比が、オン特性として示されている。すなわち、図10において、オフ電流比が1以下であれば、評価対象TFTのオフ特性が、CrメタルTFTよりも良好であることを意味する。図10において、Si-N結合の存在比が10より小さい場合には、ソースドレイン電極9,10のAl原子と、オーミック低抵抗Si膜8のSi原子との間において相互拡散反応が進行するため、オフ電流比が大きくなってしまう。したがって、上述の第2領域において、Si-N結合の面密度は約10以上とすることが好ましい。図11は、遮光されている評価対象TFTでの、Si半導体能動膜7側面のSi-N結合の存在比上述の第1領域におけるSi-N結合の面密度に対するオフ特性の変化を示している。この図11に示されるように、第1領域において、Si-N結合の面密度は45以上であることが好ましい。以上のような本実施の形態に係るTFT50によれば、Si半導体能動膜7の側面とソースドレイン電極9,10との界面近傍第1領域には、窒素Nが含まれる。このような構成によれば、高融点メタルバリア層を有していなくても、高温熱処理後のオフ特性オフ電流比を良好にすることができる。特に、第1領域において、Si-N結合の面密度を45以上にすれば、本実施の形態に係るTFT50は、高融点メタルバリア層を有していないにもかかわらず、高融点メタルバリア層を有するTFTと同等のオフ特性を得ることができる。また、本実施の形態に係るTFT50によれば、オーミック低抵抗Si膜8とソースドレイン電極9,10の界面近傍第2領域には、ニッケルNi、酸素O及び窒素Nが含まれる。このような構成によれば、高融点メタルバリア層を有していなくても、高温熱処理後のオン特性オン電流比を良好にすることができる。特に、第2領域において、Si-O結合の面密度を15乃至45の範囲内にし、Si-N結合/Si-O結合の比を1以下にすれば、高融点メタルバリア層を有する半導体装置よりも良好なオン特性を得ることができる。また、第2領域において、Si-N結合の面密度を10以上にすれば、本実施の形態に係るTFT50は、高融点メタルバリア層を有していないにもかかわらず、高融点メタルバリア層を有するTFTと同等のオフ特性を得ることができる。さて、上述の図11においては、比較のため、遮光されていないTFT構造における同オフ特性の変化も示している。図に示されるように、遮光されているTFT構造においてオフ特性をよくするためには、遮光されていないTFT構造を用いた場合よりもSi-Nを多く含有させる必要がある。このことについて、発明者は以下のように考察した。Si半導体能動膜7の側面と、ソースドレイン電極9,10とのショットキー接合界面、つまり、第1領域においては、相互拡散反応によりSi半導体能動膜7が結晶化する。この結晶化によってバンドギャップが狭くなるため、逆バイアスに対する第1領域の耐圧降伏電圧の絶対値は低くなる。そのことに加えて、遮光されているTFT構造では、このショットキー接合界面第1領域がゲート電極2の近傍にあるため、逆バイアスの寄与が強く、ホールの注入が発生しやすいものとなっている。このことからも、逆バイアスに対する第1領域の耐圧は低いと考えられる。よって、遮光されているTFT構造において、オフ特性をよくするためには、遮光されていないTFT構造を用いた場合よりも、第1領域にSi-Nを多く含有させる必要があると考えられる。一方、Si半導体能動膜7の上面は、オーミック低抵抗Si膜8を介してソースドレイン電極9,10と接続されているため、第1領域よりも逆バイアスに対する耐圧が高いと考えられる。<実施の形態2>本実施の形態2として、これまで説明した実施の形態1と同様に、本発明に係る半導体装置はTFT50であるものとして説明する。本実施の形態に係るTFT基板では、実施の形態1と比べて、N2プラズマなどの窒化処理の回数を減らすことができ、工程の負荷を軽減できるものとなっている。以下、このような本実施の形態に係るTFT基板ついて説明するが、実施の形態1と同様の構成要素については同じ符号を付すものとし、実施の形態1と異なる部分を中心に説明する。本実施の形態に係るTFT基板の平面構造の一例は、図2に示されるTFT基板の平面構造と同じである。図12は、本実施の形態に係るTFT基板の構造を示す断面図であり、図3と同様に、図2に示されるA-A断面、B-B断面及びC-C断面を並べて示している。図2及び図12に示される本実施の形態に係るTFT50は、透明絶縁性基板1と、ゲート電極2と、ゲート絶縁膜6と、半導体層51と、ソース電極9と、ドレイン電極10と、層間絶縁膜14とを備える。本実施の形態に係る半導体層51は、ゲート電極2上にゲート絶縁膜6を介して形成されたSi半導体能動膜7第1アモルファスシリコン膜と、分離領域11を除いて当該Si半導体能動膜7を覆うn型の導電型を有するオーミック低抵抗Si膜8第2アモルファスシリコン膜とを含んでいる。また、本実施の形態に係るソースドレイン電極9,10のそれぞれは、少なくともアルミニウムAlを含むAl合金膜からなり、半導体層51のうちオーミック低抵抗Si膜8とのみ直接接合されている。そして、本実施の形態に係るTFT50においては、後述するようにオーミック低抵抗Si膜8に窒化処理などが行われることにより、オーミック低抵抗Si膜8とソースドレイン電極9,10との界面近傍である領域以下第3領域と呼ぶには、少なくともニッケルNi、酸素O、窒素Nが含まれている。ここで、界面近傍或いは接続界面近傍とは、界面に隣接する膜の厚さ等の個々の条件にもよるが、当該膜における少なくとも膜厚の半分より境界面よりの領域をいうものとする。また、第3領域は、少なくともオーミック低抵抗Si膜8の上面とソースドレイン電極9,10との界面近傍に設けられていればよく、オーミック低抵抗Si膜8の側面とソースドレイン電極9,10との界面近傍には設けられていても設けられていなくてもいずれであってもよい。以上のような本実施の形態に係るTFT50においては、Siを主成分とする膜ここではオーミック低抵抗Si膜8と、Al合金膜ソースドレイン電極9,10とが、高融点メタルバリア層を介さずに直接接続されている。そうであるにもかかわらず、本実施の形態に係るTFT50は、高温下にさらされても、高融点メタルバリア層を備えるTFTと同様のオン特性とオフ特性を示した。このような効果が得られたのは、オーミック低抵抗Si膜8とソースドレイン電極9,10との接合界面近傍第3領域に窒素含有層が存在することにより、オーミック低抵抗Si膜8のSi原子と、ソースドレイン電極9,10のAl原子との相互拡散反応が抑制されたためであると考えられる。そして、オーミック低抵抗Si膜8とソースドレイン電極9,10との接合界面近傍第3領域に酸素含有層が存在することにより、オーミック低抵抗Si膜8のSi原子と、ソースドレイン電極9,10のNi原子との相互拡散反応が抑制されたためであると考えられる。後述するが、実際に、本実施の形態に係るTFT50が設けられたTFT基板に対する熱処理温度を300°Cまで上昇させた場合においてもAlNiN膜とSi膜との接続界面での拡散反応は認められず、TFT特性も劣化することはなく、高融点メタルバリア層を備えるTFTと同等以上のオン特性とオフ特性を有するものとなった。<実施の形態2に係るTFT基板の製造方法>次に、以上のような効果を有する、実施の形態2に係るTFT50を備えるTFT基板の製造方法の手順を、実施の形態1と異なる点を中心に説明する。まず、図4を用いて説明した実施の形態1に係る製造方法第1回目のフォトリソグラフィープロセスを含むと同様の工程を行い、ゲート電極2、ゲート配線3、ゲート端子部4及び補助容量電極5を透明絶縁性基板1上に形成する。それから、図13において、SiN膜からなるゲート絶縁膜6と、後でSi半導体能動膜7及びオーミック低抵抗Si膜8となるa-Si膜とを順次に成膜する。好適な製造方法例として、ここではCVD法を用い、約300°Cの基板加熱条件化で、SiN膜の厚さを400nm、a-Si膜の厚さを200nmとして、これら膜を順次に成膜した。その後、第2回目のフォトリソグラフィープロセスにより、a-Si膜をパターニングする。それから、フォトレジストパターンを除去した後、パターニングしたa-Si膜の上面及び側面にリンPを不純物として注入することにより、na-Si膜たるオーミック低抵抗Si膜8を形成し、当該オーミック低抵抗Si膜8により覆われる残りのa-Si膜をSi半導体能動膜7とする。なお、オーミック低抵抗Si膜8の形成における不純物の注入は、イオン注入装置を用いて行われ、na-Si膜の厚さが50nmとなるように調整される。実施の形態1では、半導体層51を形成した後に、半導体層51の側面Si半導体能動膜7の側面、及び、オーミック低抵抗Si膜8の側面を窒化させる窒化処理を行った。それに対して、本実施の形態では、当該窒化処理を行わずに、オーミック低抵抗Si膜8を酸化する酸化処理を行う。好適な製造方法例として、ここでは、オゾン酸化法を用いて、オゾン雰囲気下でオーミック低抵抗Si膜8を3分間さらした。実際にこの処理が行われたオーミック低抵抗Si膜8表面をXPSX線光電子分光法で分析した結果、Si-O結合の面密度が26.7、Si-N結合の面密度が0であった。ここでの面密度は、換言すれば、XPS法で分析されたオーミック低抵抗Si膜8の表面におけるSi-O結合、Si-N結合、及び、Si-Si結合の存在比率である。つまり、上述の分析のようにSi-O結合の面密度が26.7、Si-N結合の面密度が0であることは、残りの73.3の面密度でSi-Si結合が存在している酸素含有状態であることを表している。また、この分析とは別に、上述のオーミック低抵抗Si膜8の表面を分光エリプソメーターで測定すると、オーミック低抵抗Si膜8の酸素含有層は、オーミック低抵抗Si膜8の表面から10nmの厚さで形成されていることが確認できた。なお、以上の好適な製造方法例では、オゾン酸化法によって酸素含有層を形成したが、これに限ったものではなく、実施の形態1で説明した様々な酸化処理のいずれかによって当該酸素含有層を形成してもよい。その後、図6を用いて説明した実施の形態1に係る製造方法第3回目のフォトリソグラフィープロセスを含むと同様の工程を行ことにより、図14に示されるように、AlNiN膜からなるソース電極9、ドレイン電極10、ソース配線12、ソース端子部13を形成した後、オーミック低抵抗Si膜8の一部を除去して分離領域11を形成する。ここで、以上の図13及び図14に係る工程についてまとめると、図13に係る工程では、オーミック低抵抗Si膜8が酸化処理され、図14に係る工程では、オーミック低抵抗Si膜8と接触するAlNiN膜からなるソースドレイン電極9,10が形成されることから、オーミック低抵抗Si膜8と、ソースドレイン電極9,10との接合界面近傍第3領域には、ニッケルNi、酸素O及び窒素Nが含まれることになる。このように、以上説明した製造方法では、ソースドレイン電極9,10をAlNiN膜で形成して、上述の第3領域に、ニッケルNi及び窒素Nが含まれるようにしたが、これに限ったものではない。例えば、Nを含有しないAlNi合金膜でソースドレイン電極9,10を形成する場合には、図13に係る工程のフォトレジストパターンを除去した後、オーミック低抵抗Si膜8を酸化する上述の酸化処理に前後して、これを窒化する窒化処理を追加して行ってもよい。この場合であっても、上述の第3領域には、ソースドレイン電極9,10からニッケルNiが含まれ、酸化処理及び窒化処理により酸素O及び窒素Nがそれぞれ含まれることになる。なお、後述するTFT50の評価においては、酸化処理に前後して窒化処理を追加して形成したTFTを評価したものとなっている。それから、図7用いて説明した実施の形態1に係る製造方法第4回目のフォトリソグラフィープロセスを含むと同様の工程を行ことにより、図15に示されるように、少なくともドレイン電極10の表面まで貫通する画素ドレインコンタクトホール15と、ゲート端子部4の表面まで貫通するゲート端子部コンタクトホール16と、ソース端子部13の表面まで貫通するソース端子部コンタクトホール17とが形成された層間絶縁膜14を形成する。最後に、図3を用いて説明した実施の形態1に係る製造方法第5回目のフォトリソグラフィープロセスを含むと同様の工程を行うことにより、図12に示されるように、ドレイン電極10、ゲート端子部4及びソース端子部13とそれぞれ電気的に接続する透過画素電極18、ゲート端子パッド19及びソース端子パッド20を形成する。以上により完成したTFT基板に対して、約200°C~300°Cの範囲内の温度で熱処理を加える。このような熱処理によって、TFT基板全体に蓄積された静電荷及び応力等が除去或いは緩和され、さらにメタル膜の電気的比抵抗を下げることができ、結果として、TFT特性を向上して安定化させることができる。好適な製造方法例として、ここでは、TFT基板を大気中で約300°Cの温度の下で30分間保持して、TFT基板の熱処理を行った。<TFTの評価>次に、以上の製造方法からなるTFT50におけるN濃度の高いバリア層の適正化を行った。具体的には、オーミック低抵抗Si膜8とソースドレイン電極9,10との界面近傍第3領域におけるO原子量とN原子量の適正量についての評価を行った。なお、評価対象TFTとしては、オーミック低抵抗Si膜8を酸化処理及び窒化処理する工程を行った後に、窒素を含まないAlNi合金膜ソースドレイン電極9,10を形成した。それから、大気中で300°Cの温度下においてTFT基板を30分間保持する熱処理を行った後、オン特性及びオフ特性を調べた。また、オーミック低抵抗Si膜8上面とAl合金膜との界面が電気特性に及ぼす影響と、オーミック低抵抗Si膜8側面とAl合金膜との界面が電気特性に及ぼす影響とを分離して評価した。具体的には、前者に対してはゲート電極2によってバックライトの光が遮られない構造、すなわちオーミック低抵抗Si膜8側面とソースドレイン電極9,10との界面直下にゲート電極2が無い構造の電気特性を評価した。そして、後者に対してはゲート電極2によってバックライトの光が遮られる構造、すなわちオーミック低抵抗Si膜8とソースドレイン電極9,10の界面直下にゲート電極2がある構造の電気特性を評価した。図16は、遮光されていない評価対象TFTでの、オーミック低抵抗Si膜8のSi-O結合O原子の存在比上述の第3領域におけるSi-O結合の面密度に対するオン特性の変化を示している。なお、評価対象TFTのソースドレイン電極9,10には、共に窒素を含まないAlNi膜例えばNi組成が2molが用いられている。図16には、CrメタルTFTのオン電流値で評価対象TFTのオン電流値を除算した値たるオン電流比が、オン特性として示されている。すなわち、図16において、オン電流比が1以上であれば、評価対象TFTのオン特性が、CrメタルTFTよりも良好であることを意味する。図16において、Si-O結合の存在比が約30まで増加すると、オン電流比が増加する。これは、Si-O結合が、ソースドレイン電極9,10のAl原子及びNi原子と、オーミック低抵抗Si膜8のSi原子との間での化合物反応及び相互拡散反応を抑制するためである。しかし、Si-O結合の存在比が約30を超えて増加すると、Al原子とO原子が結合して高抵抗の酸化アルミニウム層が形成されることから、逆にオン電流比が低下する。Si-O結合とオン特性との間にはこのような関係があることから、基準となるCrメタルTFTと同等以上のオン電流値オン電流比が1以上を得るためには、上述の第3領域において、Si-O結合の面密度が約15、乃至、約45の範囲内にあること、より好ましくは30であることが好ましい。図17は、評価対象TFTのオーミック低抵抗Si膜8とソースドレイン電極9,10との界面近傍第3領域において、Si-O結合の存在比が15以上かつ45以下にされた条件下で、N原子Si-N結合が含まれた場合での、Si-N結合/Si-O結合の比に対するオン電流比の関係を示している。ここで、Si-N結合/Si-O結合の比とは、Si-N結合の面密度/Si-O結合の面密度の比を意味する。図17に示されるように、Si-N結合/Si-O結合の比が1を超えると、オン電流比が1以下となり、評価対象TFTのオン電流値が、基準のCrメタルTFTよりも低下してしまう。したがって、上述の第3領域において、Si-N結合/Si-O結合の比を1以下すること、より好ましくは0.2~0.4程度にすることが好ましい。図18は、遮光されていない評価対象TFTでの、オーミック低抵抗Si膜8上面のSi-N結合の存在比上述の第3領域におけるSi-N結合の面密度に対するオフ特性の変化を示している。図18には、CrメタルTFTのオフ電流値で評価対象TFTのオフ電流値を除算した値たるオフ電流比が、オン特性として示されている。すなわち、図18において、オフ電流比が1以下であれば、評価対象TFTのオフ特性が、CrメタルTFTよりも良好であることを意味する。図18において、Si-N結合の存在比が10より小さい場合には、ソースドレイン電極9,10のAl原子と、オーミック低抵抗Si膜8のSi原子との間において相互拡散反応が進行するため、オフ電流比が大きくなってしまう。したがって、上述の第3領域において、Si-N結合の面密度は約10以上とすることが好ましい。図19は、遮光されている評価対象TFTでの、オーミック低抵抗Si膜8側面のSi-N結合の存在比上述の第3領域におけるSi-N結合の面密度に対するオフ特性の変化を示している。この図19に示されるように、第3領域において、Si-N結合の面密度は、図18と同様10以上であることが好ましい。以上のような本実施の形態に係るTFT50によれば、オーミック低抵抗Si膜8とソースドレイン電極9,10との界面近傍第3領域には、窒素Nが含まれる。このような構成によれば、高融点メタルバリア層を有していなくても、高熱処理後のオフ特性オフ電流比を良好にすることができる。特に、第3領域において、Si-N結合の面密度を10以上にすれば、本実施の形態に係るTFT50は、高融点メタルバリア層を有していないにもかかわらず、高融点メタルバリア層を有するTFTと同等のオフ特性を得ることができる。また、本実施の形態では、実施の形態1において行った半導体層51の側面の窒化処理を省くことができるので、製造方法を簡素化することができる。また、本実施の形態に係るTFT50によれば、当該第3領域には、ニッケルNi及び酸素Oがさらに含まれる。このような構成によれば、高融点メタルバリア層を有していなくても、高温熱処理後のオン特性オン電流比を良好にすることができる。特に、第3領域において、Si-O結合の面密度を15乃至45の範囲内にし、Si-N結合/Si-O結合の比を1以下にすれば、高融点メタルバリア層を有する半導体装置よりも良好なオン特性を得ることができる。<実施の形態3>本実施の形態3として、これまで説明した実施の形態1と同様に、本発明に係る半導体装置はTFT50であるものとして説明する。本実施の形態に係るTFT基板では、実施の形態1と比べて、N2プラズマの窒化処理の時間を減らすことができ、工程の負荷を軽減できるものとなっている。以下、このような本実施の形態に係るTFT基板について説明するが、実施の形態1と同様の構成要素については同じ符号を付すものとし、実施の形態1と異なる部分を中心に説明する。本実施の形態に係るTFT基板の平面構造の一例は、図2に示されるTFT基板の平面構造と同じである。図20は、本実施の形態に係るTFT基板の構造を示す断面図であり、図3と同様に、図2に示されるA-A断面、B-B断面及びC-C断面を並べて示している。図2及び図20に示される本実施の形態に係るTFT50は、透明絶縁性基板1と、ゲート電極2と、ゲート絶縁膜6と、半導体層51と、ソース電極9と、ドレイン電極10と、層間絶縁膜14とを備える。本実施の形態に係る半導体層51は、ゲート電極2上にゲート絶縁膜6を介して形成されたSi半導体能動膜7第1アモルファスシリコン膜と、分離領域11を除いて当該Si半導体能動膜7を覆うn型の導電型を有するオーミック低抵抗Si膜8とを含んでおり、半導体層51全体のエッチング端面がテーパー形状となっている。つまり、Si半導体能動膜7の側面とソースドレイン電極9,10との界面近傍第1領域において、Si半導体能動膜7がテーパー形状のエッチング端面を有するものとなっているとともに、オーミック低抵抗Si膜8の側面とソースドレイン電極9,10との界面近傍において、オーミック低抵抗Si膜8がテーパー形状のエッチング端面を有するものとなっている。また、本実施の形態に係るソースドレイン電極9,10のそれぞれは、少なくともアルミニウムAlを含むAl合金膜からなり、半導体層51のうちオーミック低抵抗Si膜8とのみ直接接合されている。そして、本実施の形態に係るTFT50においては、後述するようにオーミック低抵抗Si膜8に窒化処理などが行われることにより、オーミック低抵抗Si膜8とソースドレイン電極9,10との界面近傍には、少なくともニッケルNi、酸素O、窒素Nが含まれている。ここで、界面近傍或いは接続界面近傍とは、界面に隣接する膜の厚さ等の個々の条件にもよるが、当該膜における少なくとも膜厚の半分より境界面よりの領域をいうものとする。また、第2領域は、少なくともオーミック低抵抗Si膜8の上面とソースドレイン電極9,10との界面近傍に設けられていればよく、オーミック低抵抗Si膜8の側面とソースドレイン電極9,10との界面近傍には設けられていても設けられていなくてもいずれであってもよい。なお、Siを主成分とする膜Si膜、または、Siの含有割合が他の原子よりも多い膜をいい、ここではSi半導体能動膜7と、Al合金膜ソースドレイン電極9,10との接続は、Siを主成分とする膜と、Al合金膜とが少なくとも一部分において互いに接続されている状態であればよい。以上のような本実施の形態に係るTFT50においては、実施の形態1のTFTと同等のオン特性とオフ特性とを有することができ、また、オーミック低抵抗Si膜8ここでは半導体層51側面の窒化処理時間を実施の形態1よりも短縮することができた。このような効果が得られたのは、オーミック低抵抗Si膜8半導体層51側面をテーパー形状としたことにより、窒素プラズマ等の窒化処理の際に効率的に窒素を含有させることができたためであると考えられる。<実施の形態3に係るTFT基板の製造方法>次に、以上のような効果を有する、実施の形態3に係るTFT50を備えるTFT基板の製造方法の手順を、実施の形態1と異なる点を中心に説明する。まず、図4を用いて説明した実施の形態1に係る製造方法第1回目のフォトリソグラフィープロセスを含むと同様の工程を行い、ゲート電極2、ゲート配線3、ゲート端子部4及び補助容量電極5を透明絶縁性基板1上に形成する。それから、図21において、SiN膜からなるゲート絶縁膜6と、後でSi半導体能動膜7及びオーミック低抵抗Si膜8となるa-Si膜とを順次に成膜する。好適な製造方法例として、ここではCVD法を用い、約300°Cの基板加熱条件化で、SiN膜の厚さを400nm、a-Si膜の厚さを200nmとして、これら膜を順次に成膜した。その後、第2回目のフォトリソグラフィープロセスにより、a-Si膜及びna-Si膜をエッチング端面がテーパー形状になるようにパターニングして半導体層51Si半導体能動膜7及びオーミック低抵抗Si膜8を形成する。これにより図21に示される構造が得られる。本実施の形態では、フォトリソグラフィープロセスによってフォトレジストパターンを形成した後に、公知のフッ素系ガスと酸素ガスとの混合ガスを用いたドライエッチング法を用いて、上述のa-Si膜及びna-Si膜をエッチング端面がテーパー形状になるようにエッチングし、TFT50の構成要素となる半導体層51Si半導体能動膜7及びオーミック低抵抗Si膜8を形成する。引き続いて、オーミック低抵抗Si膜8にフォトレジストパターンを残したまま、Si半導体能動膜7の側面、及び、オーミック低抵抗Si膜8の側面を窒化させる。実施の形態1では、好適な製造方法例として、平行平板型のプラズマ発生装置で、基板温度を室温、圧力を50Pa、周波数を13.56MHz、パワー密度を0.5W/cm2、N2ガス流量を100sccmという条件の窒化処理を5分間処理したが、本実施の形態3では2分間に短縮した。以上の処理により実際に形成されたSi半導体能動膜7の側面の元素分布状態を、エネルギー分散型X線分光法TEM-EDXを用いて分析した結果、Si-N結合Si原子とN原子との結合の面密度が、処理時間を短縮したにも関わらず、46.8と実施の形態1とほぼ同等であった。なお、この分析とは別に、上述のSi半導体能動膜7の側面をSIMSSecondaryIonMassSpectrometer:二次イオン質量分析法で測定すると、Si半導体能動膜7の窒素含有層は、Si半導体能動膜7の側面から5nmの厚さで形成されていることが確認できた。以上の好適な製造方法例では、N2プラズマ処理によって窒素含有層を形成したが、この代わりに、N原子を含む雰囲気中での加熱処理、または、N原子のイオン注入を採用しても、所望の窒素含有層が得られることが実験で確認された。このように、これらの処理はいずれも、Si半導体能動膜7の側面、及び、オーミック低抵抗Si膜8の側面を窒化処理することができることから、各処理を組み合わせた工程によっても、各処理と同様に窒化処理することができると考えられる。その後、図6を用いて説明した実施の形態1に係る製造方法第3回目のフォトリソグラフィープロセスを含むと同様の工程を行ことにより、図22に示されるように、AlNiN膜からなるソース電極9、ドレイン電極10、ソース配線12、ソース端子部13を形成した後、オーミック低抵抗Si膜8の一部を除去して分離領域11を形成する。ここで、以上の図21及び図22に係る工程についてまとめると、図21に係る工程では、テーパー形状にエッチングされたSi半導体能動膜7の側面が窒化処理され、図22に係る工程では、当該Si半導体能動膜7の側面と接触するソースドレイン電極9,10が形成されることから、Si半導体能動膜7の側面と、ソースドレイン電極9,10との接合界面近傍第1領域には、窒素Nが含まれることになる。また、図21に係る工程では、オーミック低抵抗Si膜8が酸化処理され、図22係る工程では、オーミック低抵抗Si膜8と接触するAlNiN膜からなるソースドレイン電極9,10が形成されることから、オーミック低抵抗Si膜8と、ソースドレイン電極9,10との接合界面近傍第2領域には、ニッケルNi、酸素O及び窒素Nが含まれることになる。ここで、本実施の形態では、上述の第1領域の窒素Nの含有率は、この第2領域の窒素Nの含有率よりも大きくしているものとする。このように、以上説明した製造方法では、ソースドレイン電極9,10をAlNiN膜で形成して、上述の第2領域に、ニッケルNi及び窒素Nが含まれるようにしたが、これに限ったものではない。例えば、Nを含有しないAlNi合金膜でソースドレイン電極9,10を形成する場合には、図21に係る工程のフォトレジストパターンを除去した後、Si半導体能動膜7、及び、オーミック低抵抗Si膜8を酸化する上述の酸化処理に前後して、これを窒化する窒化処理を追加して行ってもよい。この場合であっても、上述の第2領域には、ソースドレイン電極9,10からニッケルNiが含まれ、酸化処理及び窒化処理により酸素O及び窒素Nがそれぞれ含まれることになる。それから、図7用いて説明した実施の形態1に係る製造方法第4回目のフォトリソグラフィープロセスを含むと同様の工程を行ことにより、図23に示されるように、少なくともドレイン電極10の表面まで貫通する画素ドレインコンタクトホール15と、ゲート端子部4の表面まで貫通するゲート端子部コンタクトホール16と、ソース端子部13の表面まで貫通するソース端子部コンタクトホール17とが形成された層間絶縁膜14を形成する。最後に、図3を用いて説明した実施の形態1に係る製造方法第5回目のフォトリソグラフィープロセスを含むと同様の工程を行うことにより、図20に示されるように、ドレイン電極10、ゲート端子部4及びソース端子部13とそれぞれ電気的に接続する透過画素電極18、ゲート端子パッド19及びソース端子パッド20を形成する。以上により完成したTFT基板に対して、約200°C~300°Cの範囲内の温度で熱処理を加える。このような熱処理によって、TFT基板全体に蓄積された静電荷及び応力等が除去或いは緩和され、さらにメタル膜の電気的比抵抗を下げることができ、結果として、TFT特性を向上して安定化させることができる。好適な製造方法例として、ここでは、TFT基板を大気中で約300°Cの温度の下で30分間保持して、TFT基板の熱処理を行った。以上の製造方法からなるTFT50において、オーミック低抵抗Si膜8とソースドレイン電極9,10との界面近傍第2領域におけるO原子量及びN原子量の適正量についての評価と、Si半導体能動膜7側面とソースドレイン電極9,10との界面近傍第1領域におけるN原子量の適正量についての評価とを行ったところ、実施の形態1と同様の結果が得られた。以上のような本実施の形態に係るTFT50によれば、テーパー形状にエッチングされたSi半導体能動膜7の側面とソースドレイン電極9,10との界面近傍第1領域には、窒素Nが含まれる。このような構成によれば、実施の形態1よりも第1領域の窒化処理時間を短縮したにも関わらず、実施の形態1と同等のオフ特性オフ電流比を得ることができる。<実施の形態1~3のまとめ>以上のような半導体装置によれば、Si膜或いはSiを主成分とする膜と直接に接続して良好なコンタクト特性を実現するAl合金膜と、その製造方法とを提供することができる。これにより、Al合金膜と、Si膜或いはSiを主成分とする膜とが直接に接続された構造を有する半導体装置であっても、これらの間に高融点バリア層を有する半導体装置と同等以上のコンタクト特性を有することができる。より具体的には、ITO膜のような酸化物透明導電膜及びSi膜或いはSiを主成分とする膜との各々の間における良好なコンタクト特性、及び、耐熱性が良好な半導体装置のソース電極及びドレイン電極Al合金膜を提供することを可能にする。そして、高融点メタルバリア層を形成する工程を省いて、半導体装置の製造方法を簡素化することも可能となる。そして、高融点メタルバリア層を省いた場合には、ソース配線12及びドレイン電極10等の金属配線の幅を縮小化することが可能となるので、半導体装置の小型化を実現することができる。一方、ソース配線12及びドレイン電極10等の金属配線の幅をそのままにした場合には、その低抵抗化を実現することができる結果、半導体装置の消費電力化省エネルギー化も実現することができる。また、高融点メタルバリア層を省いた場合には、半導体装置の分解容易化を実現することができる。また、例えば、Crなどの有害性のある金属を使用せずに済むことから、安全に半導体装置を製造することができる。また、ディスプレイ用のアクティブマトリックス型TFT基板のソース電極9、ドレイン電極10及びソース配線12等の配線に、Al合金膜を適用することができるから、配線抵抗を低減することができるとともに、良好なオン特性、オフ特性及び耐熱特性を有するTFTを実現することができる。したがって、大型ディスプレイまたは小型の高詳細ディスプレイにおいても、信号遅延等による表示ムラ及び表示不良の無い高表示品質のディスプレイを効率よく、かつ低コストで生産することが可能となる。このように、以上の実施の形態によれば、低抵抗配線が必要とされるディスプレイ装置の生産能力を高くすることができる。また、以上のようなAl合金膜を、バックライトを遮光したTFT構造のソース電極9及びドレイン電極10に適用しても、良好なオフ特性を有するTFTを形成することができる。したがって、バックライトを高輝度化した液晶ディスプレイにおいて、表示不良の無い高表示品質のディスプレイを生産することができる。以上、本発明の実施の形態を詳細に開示し記述したが、以上の記述は本発明の適用可能な局面を例示したものであって、本発明は各実施の形態の内容に限定されるものではない。即ち、記述した局面に対する様々な修正または変形例を、この発明の範囲から逸脱することの無い範囲内で考えることが可能である。"