半導体基板の上に絶縁膜を形成する工程と、前記絶縁膜の上に導電膜を形成する工程と、前記導電膜の上に第1の強誘電体膜を形成する工程と、前記第1の強誘電体膜の上に非晶質の第2の強誘電体膜を形成する工程と、前記第2の強誘電体膜の上に、ルテニウムを含む遷移金属酸化物材料膜を形成する工程と、前記強誘電体材料膜を大気に曝すことなしに、前記強誘電体材料膜の上に第1の導電性酸化金属膜を形成する工程と、前記第1の導電性酸化金属膜を形成した後、前記第2の強誘電体膜をアニールして結晶化する工程と、前記第1の導電性酸化金属膜をパターニングしてキャパシタの上部電極にする工程と、前記第1の強誘電体膜と前記第2の強誘電体膜とをパターニングして前記キャパシタのキャパシタ誘電体膜にする工程と、前記導電膜をパターニングして前記キャパシタの下部電極にする工程と、を有することを特徴とする半導体装置の製造方法。前記遷移金属酸化物材料膜の材料は、結晶化したときにABO3型のペロプスカイト構造の遷移金属酸化物となる材料であることを特徴とする請求項1に記載の半導体装置の製造方法。前記遷移金属酸化物材料膜の前記材料は、SrRuO3、CaRuO3、BaRuO3、La4Ru2O10、LaSrCoRuO3、LaSrRuO3、及びLaSrMnRuO3のいずれかであることを特徴とする請求項2に記載の半導体装置の製造方法。前記遷移金属酸化物材料膜を形成する工程において、スパッタ法により該遷移金属酸化物材料膜を形成することにより、前記遷移金属酸化物材料膜を成膜の時点で非晶質の状態とすることを特徴とする請求項1乃至請求項3のいずれか1項に記載の半導体装置の製造方法。前記遷移金属酸化物材料膜を形成する工程において、酸化ビスマスが添加されたスパッタターゲットを使用することを特徴とする請求項4に記載の半導体装置の製造方法。前記遷移金属酸化物材料膜を形成する工程において、酸素を排除したスパッタガスを使用して前記スパッタ法を行うことを特徴とする請求項4又は請求項5に記載の半導体装置の製造方法。前記遷移金属酸化物材料膜を形成する工程において、前記遷移金属酸化物材料膜を0.5nm以上3.0nm以下の膜厚に形成することを特徴とする請求項1乃至請求項6のいずれか1項に記載の半導体装置の製造方法。前記第1の導電性酸化金属膜の上に、該第1の導電性酸化金属膜におけるよりも酸素の組成比が大きい第2の導電性酸化金属膜を形成する工程を更に有することを特徴とする請求項1乃至請求項7のいずれか1項に記載の半導体装置の製造方法。半導体基板の上に絶縁膜を形成する工程と、前記絶縁膜の上に導電膜を形成する工程と、前記導電膜の上に第1の強誘電体膜を形成する工程と、前記第1の強誘電体膜の上に、イリジウム及びルテニウムを含む非晶質の第2の強誘電体膜を形成する工程と、前記第2の強誘電体膜の上に第1の導電性酸化金属膜を形成する工程と、前記第1の導電性酸化金属膜を形成した後、前記第2の強誘電体膜をアニールして結晶化する工程と、前記第1の導電性酸化金属膜をパターニングしてキャパシタの上部電極にする工程と、前記第1の強誘電体膜と前記第2の強誘電体膜とをパターニングして前記キャパシタのキャパシタ誘電体膜にする工程と、前記導電膜をパターニングして前記キャパシタの下部電極にする工程と、を有することを特徴とする半導体装置の製造方法。前記第2の強誘電体膜を形成する工程において、イリジウムとルテニウムが添加されたスパッタターゲットを使用するスパッタ法により前記第2の強誘電体膜を形成することを特徴とする請求項9に記載の半導体装置の製造方法。半導体装置の製造方法において、強誘電体キャパシタが備える強誘電体膜の強誘電体特性が劣化するのを防止することを目的とする。以下の開示の一観点によれば、半導体基板の上に絶縁膜を形成する工程と、前記絶縁膜の上に導電膜を形成する工程と、前記導電膜の上に第1の強誘電体膜を形成する工程と、前記第1の強誘電体膜の上に非晶質の第2の強誘電体膜を形成する工程と、前記第2の強誘電体膜の上に、ルテニウムを含む遷移金属酸化物材料膜を形成する工程と、前記強誘電体材料膜を大気に曝すことなしに、前記強誘電体材料膜の上に第1の導電性酸化金属膜を形成する工程と、前記第1の導電性酸化金属膜を形成した後、前記第2の強誘電体膜をアニールして結晶化する工程と、前記第1の導電性酸化金属膜をパターニングして強誘電体キャパシタの上部電極にする工程と、前記第1の強誘電体膜と前記第2の強誘電体膜とをパターニングして前記強誘電体キャパシタのキャパシタ誘電体膜にする工程と、前記導電膜をパターニングして前記強誘電体キャパシタの下部電極にする工程とを有する半導体装置の製造方法が提供される。また、その開示の他の観点によれば、半導体基板の上に絶縁膜を形成する工程と、前記絶縁膜の上に導電膜を形成する工程と、前記導電膜の上に第1の強誘電体膜を形成する工程と、前記第1の強誘電体膜の上に、イリジウム及びルテニウムを含む非晶質の第2の強誘電体膜を形成する工程と、前記第2の強誘電体膜の上に第1の導電性酸化金属膜を形成する工程と、前記第1の導電性酸化金属膜を形成した後、前記第2の強誘電体膜をアニールして結晶化する工程と、前記第1の導電性酸化金属膜をパターニングして強誘電体キャパシタの上部電極にする工程と、前記第1の強誘電体膜と前記第2の強誘電体膜とをパターニングして前記強誘電体キャパシタのキャパシタ誘電体膜にする工程と、前記導電膜をパターニングして前記強誘電体キャパシタの下部電極にする工程とを有する半導体装置の製造方法が提供される。以下の開示によれば、遷移金属酸化物材料膜を大気に曝すことなしに、その遷移金属酸化物材料膜の上に第1の導電性酸化金属膜を形成する。そのため、遷移金属酸化物材料膜が吸湿する機会が減り、遷移金属酸化物材料膜の中の水分によってキャパシタ誘電体膜が還元されてその強誘電体特性が劣化するのを防止できる。本実施形態の説明に先立ち、基礎となる予備的事項について説明する。強誘電体キャパシタのキャパシタ誘電体膜に上部電極の材料が拡散すると、キャパシタ誘電体膜の強誘電体特性に寄与しない常誘電体層が形成される。以下に、そのような常誘電体が形成された強誘電体キャパシタについて説明する。図1は強誘電体キャパシタの拡大断面図である。この強誘電体キャパシタQ0は、下部電極1と、キャパシタ誘電体膜4と、上部電極7とを備える。このうち、下部電極1としては、例えば111方向に配向したプラチナ膜を形成し得る。また、キャパシタ誘電体膜4は、いずれもPZTを材料とする第1の強誘電体膜2と第2の強誘電体膜3とをこの順に形成してなる。そして、上部電極7は、酸化イリジウムを材料とする第1の導電性酸化金属膜5と、第1の導電性酸化金属膜5よりも酸素の組成比が大きい酸化イリジウムを材料とする第2の導電性酸化金属膜6とをこの順に形成してなる。なお、図1における点線は膜中の結晶粒を模式的に表すものである。この強誘電体キャパシタQ0を作製にあたっては、第2の強誘電体膜3を非晶質の状態に形成し、その上に第1の導電性酸化金属膜5を形成した後、酸素含有雰囲気中で第1の導電性酸化金属膜5を通じて第2の強誘電体膜3をアニールする。これによれば、アニール時の熱によって第2の強誘電体膜3が結晶化すると共に、第1の導電性酸化金属膜5を通じて第2の強誘電体膜3に酸素が供給され、第2の強誘電体膜3の酸素欠損が補われる。更に、非晶質で均質な第2の強誘電体膜3の上に第1の導電性酸化金属膜5を形成するため、第1の導電性酸化金属膜5から拡散したイリジウムの大部分は第2の強誘電体膜3に吸収される。よって、第1の強誘電体膜2の結晶粒界にイリジウムが拡散するのを抑制し、そのイリジウムが原因でキャパシタ誘電体膜4にリークパスが形成されるのを防止することができる。このように二層構造のキャパシタ誘電体膜4は強誘電体キャパシタQ0のリーク電流を抑制するのに有効である。しかし、第2の強誘電体膜3において上部電極7のイリジウムが大量に拡散した部分は、強誘電体から常誘電体に変質して常誘電体層3aとなる。その常誘電体層3aは、デッドレイヤーdeadlayerとも呼ばれ、キャパシタ誘電体膜4の強誘電体特性に何ら寄与しない。むしろ、常誘電体層3aが存在することで、キャパシタ誘電体膜4において強誘電体特性を示す部分の厚みがその常誘電体層3aの厚さの分だけ薄くなり、強誘電体キャパシタQ0の反転電荷量等の強誘電体特性が低下してしまう。FeRAMは動作電圧の低電圧化が進みつつある。低電圧化が進んでも下部電極1と上部電極7からキャパシタ誘電体膜4に印加される電界強度が低下しないようにするにはキャパシタ誘電体膜4を薄膜化するのが有効である。しかし、これではキャパシタ誘電体膜4において常誘電体層3aが占める部分の割合が増え、強誘電体キャパシタQ0の強誘電体特性の劣化が一層顕著となる。以下に、このような常誘電体層の形成を抑制し得る半導体装置の製造方法について説明する。第1実施形態図2~図13は、本実施形態に係る半導体装置の製造途中の断面図である。この半導体装置は、プレーナ型のFeRAMであって、以下のようにして製造される。最初に、図2aに示す断面構造を得るまでの工程について説明する。まず、n型又はp型のシリコン基板10の表面に、トランジスタの活性領域を画定するSTI用の溝を形成し、その溝に酸化シリコン等の絶縁膜を埋め込んで素子分離絶縁膜11とする。なお、シリコン基板10は半導体基板の一例である。また、素子分離構造はSTIに限られず、LOCOS法で素子分離絶縁膜11を形成してもよい。次いで、シリコン基板10の活性領域にp型不純物を導入してpウェル12を形成した後、その活性領域の表面を熱酸化することにより、ゲート絶縁膜14となる熱酸化膜を形成する。続いて、シリコン基板10の上側全面に多結晶シリコン膜を約200nmの厚さに形成し、その多結晶シリコン膜をフォトリソグラフィによりパターニングしてゲート電極15を形成する。pウェル12上には2つのゲート電極15が間隔をおいてほぼ平行に配置され、それらのゲート電極15はワード線の一部となる。ゲート電極15は多結晶シリコン膜に限定されない。多結晶シリコン膜に代えて、厚さが約50nmの非晶質シリコン膜と厚さが約150nmのタングステンシリサイド膜をこの順に形成してもよい。次いで、ゲート電極15をマスクにするイオン注入により、各ゲート電極15の横のシリコン基板10にリン等のn型不純物を導入し、第1~第3のソースドレインエクステンション16a~16cを形成する。その後に、シリコン基板10の上側全面に絶縁膜を形成し、その絶縁膜をエッチバックしてゲート電極15の横に絶縁性サイドウォール17として残す。その絶縁膜として、例えばCVD法により酸化シリコン膜を形成する。続いて、絶縁性サイドウォール17とゲート電極15をマスクにしながら、シリコン基板10に砒素等のn型不純物を再度イオン注入することにより、ゲート電極15の側方のシリコン基板10に第1~第3のソースドレイン領域18a~18cを形成する。ここまでの工程により、シリコン基板10の活性領域に、ゲート絶縁膜14、ゲート電極15、及び第1~第3のソースドレイン領域18a~18c等を備えたMOSトランジスタTRが形成されたことになる。次に、シリコン基板10の上側全面に、スパッタ法によりコバルト層等の高融点金属層を形成した後、この高融点金属層を加熱してシリコンと反応させ、シリコン基板10上に高融点金属シリサイド層19を形成する。その高融点金属シリサイド層19はゲート電極15の表層部分にも形成され、それによりゲート電極15が低抵抗化される。その後、素子分離絶縁膜11の上等で未反応となっている高融点金属層をウエットエッチングして除去する。続いて、シリコン基板10の上側全面に、カバー絶縁膜21として酸窒化シリコン膜を約200nmの厚さに形成する。次いで、このカバー絶縁膜21の上にTEOSガスを使用するプラズマCVD法により第1の層間絶縁膜22として酸化シリコン膜を約1000nmに形成した後、第1の層間絶縁膜22の上面をCMP法により研磨して平坦化して平坦化する。このように研磨した後の第1の層間絶縁膜22の厚さは、シリコン基板10の平坦面上で約785nmとなる。次に、フォトリソグラフィにより第1の層間絶縁膜22をパターニングして第1~第3のソースドレイン領域18a~18cのそれぞれの上にコンタクトホールを形成し、そのコンタクトホール内に第1~第3のコンタクトプラグ23a~23cを形成する。第1~第3のコンタクトプラグ23a~23cの形成方法は特に限定されない。本実施形態では、コンタクトホール内にグルー膜とタングステン膜とをこの順に形成し、第1の層間絶縁膜22の上面上の余分なこれらの膜をCMP法で研磨して除去することにより第1~第3のコンタクトプラグ23a~23cを形成する。そのグルー膜は、例えば、厚さ約30nmのチタン膜と厚さ約20nmの窒化チタン膜とをこの順にスパッタ法で形成してなる。このようにして形成された第1~第3コンタクトプラグ23a~23cは、その下の第1~第3のソースドレイン領域18a~18cと電気的に接続されることになる。ところで、第1~第3のコンタクトプラグ23a~23cの材料には前述のようにタングステンが含まれるが、タングステンは非常に酸化され易く、プロセス中で酸化されるとコンタクト不良を引き起こす。そこで、次の工程では、図2bに示すように、上記の第1~第3のコンタクトプラグ23a~23cを酸化雰囲気から保護するための酸化防止絶縁膜25として、プラズマCVD法により酸窒化シリコン膜を形成する。その酸窒化シリコン膜は第1の層間絶縁膜22と第1~第3のコンタクトプラグ23a~23cの上に形成され、その厚さは約100nmである。更に、この酸化防止絶縁膜25の上に、TEOSガスを使用するプラズマCVD法により酸化シリコン膜を厚さ約130nmに形成し、その酸化シリコン膜を第1の絶縁性密着膜26とする。なお、酸化シリコン膜に代えて窒化シリコン膜を第1の絶縁性密着膜26として形成してもよい。その後、第1の絶縁性密着膜26に対して脱ガスを行うため、基板温度を650°C、処理時間を10分とする条件で、窒素雰囲気中において第1の絶縁性密着膜26をアニールする。そして、このアニールを終了した後、第1の絶縁性密着膜26の上に第2の絶縁性密着膜27としてスパッタ法によりアルミナ膜を約20nmの厚さに形成する。次に、図3aに示す断面構造を得るまでの工程について説明する。まず、スパッタ法によりプラチナ膜等の貴金属膜を導電膜31として50nm~150nmの厚さに形成する。導電膜31の成膜条件は特に限定されない。本実施形態では、基板温度を350°Cに保持しながら成膜雰囲気中にスパッタガスとしてアルゴンガスを導入し、約1Paの圧力下で投入電力を0.3kWとすることにより、111方向に配向した導電膜31を形成する。なお、プラチナ膜に代えて、イリジウム膜、ルテニウム膜、酸化イリジウムIrO2膜、酸化ルテニウムRuO2膜、酸化パラジウムPdOx膜、酸化プラチナ膜PtOx膜、SrRuO3膜、及びLaSrCoO3膜のいずれかの単層膜、或いはこれらの積層膜を形成してもよい。次いで、基板温度を30°C~100°Cとする条件で、RFスパッタ法により導電膜31の上に第1の強誘電体膜32を形成する。第1の強誘電体膜32の材料は特に限定されない。本実施形態では、カルシウム、ストロンチウム、及びランタンが添加されたPZT膜を第1の強誘電体膜32として約30nm~150nm、例えば70nmの厚さに形成する。このようなPZT膜は、アルゴンガス等の不活性ガスの雰囲気内において、PZTにカルシウム、ストロンチウム、及びランタンを添加してなるCPSLZTターゲットをスパッタすることによって形成し得る。また、第1の強誘電体膜32の膜厚の下限を30nmとしたのは、これよりも薄いと第1の強誘電体膜32が強誘電体特性を十分に発揮できないからである。また、その膜厚の上限を150nmとしたのは、これにより厚いと後述の下部電極と上部電極との間隔が広がり、第1の強誘電体膜32に印加される電界が弱くなって駆動電圧の低電圧化が図れなくなるからである。ここで、スパッタ法で形成した第1の強誘電体膜32は、膜中のPZTが結晶化しておらず、強誘電体特性に乏しい。そこで、第1の強誘電体膜32に対して酸素含有雰囲気中でアニールを行ってPZTを結晶化させる。そのようなアニールは結晶化アニールとも呼ばれ、本実施形態では基板温度を約610°C、処理時間を約90秒としてこの結晶化アニールを行う。点線円内に示すように、この結晶化アニールによって結晶化した第1の強誘電体膜32にはPZTの結晶粒界32xが現れる。このように非晶質の第1の強誘電体膜32を結晶化アニールで結晶化させると、導電膜31と第1の強誘電体膜32との界面を綺麗な平坦面にすることができる。なお、第1の強誘電体膜32の成膜方法としては、スパッタ法の他に、MOCVD法、ゾルゲル法、MOD法、CSD、CVD法、エピタキシャル成長法もある。更に、第1の強誘電体膜32の材料は前述のPZTに限定されず、ABO3型のペロプスカイト構造の任意の酸化物強誘電体を第1の強誘電体膜32の材料として採用することができる。そのような材料としては、前述のPZTの他に、PZTにランタンをドープしたPLZTもある。また、Ti3O12Rは希土類元素で0xとするのが好ましく、更に好ましくはyを化学量論的組成である2にするのがよい。このように組成比yを高めると、第2の導電性酸化金属膜36の水素拡散防止能力が増大し、第1の強誘電体膜32と第2の強誘電体膜33が水素によって還元されるのを防止できる。組成比yを組成比xよりも大きくするには、スパッタガスにおける酸素ガスの流量比を第1の導電性酸化金属膜35を形成したときよりも多くすればよく、本実施形態ではアルゴンガスの流量を約100sccmとし、酸素ガスの流量を約100sccmとする。このように組成比yを高める場合は、第2の導電性酸化金属膜36の成膜時の基板温度を10°C~100°C、より好ましくは50°C~75°Cとすることより、第2の導電性酸化金属膜36中の酸化イリジウムの結晶粒子の粒径が均一になる。その結果、第2の導電性酸化金属膜36の結晶粒界の隙間が狭まるので、外部の水素がその隙間を通って第2の強誘電体膜33に到達し難くなり、水素が原因で第2の強誘電体膜33が還元して劣化するのを防止できる。また、第2の導電性酸化金属膜36の水素拡散防止能力を高めるため、第2の導電性酸化金属膜36を第1の導電性酸化金属膜35よりも厚く形成するのが好ましい。なお、第2の導電性酸化金属膜36の材料としては、前述の酸化イリジウムの他に、ルテニウム、ロジウム、レニウム、オスミウム、及びパラジウムのいずれかの酸化物もある。この後に、第1の強誘電体膜32や第2の強誘電体膜33を形成したときに半導体基板10の裏面に付着したPZTを洗浄して除去する。続いて、図6aに示すように、第2の導電性酸化金属膜36の上にハードマスク37としてスパッタ法で窒化チタン膜を約30nmの厚さに形成する。ハードマスク37は、レジストよりもエッチレートが低い膜であれば特に限定されない。例えば、窒化チタン膜に代えて、TiON膜、TiOx膜、TaOx膜、TaON膜、TiAlOx膜、TaAlOx膜、TiAlON膜、TaAlON膜、TiSiON膜、TaSiON膜、TiSiOx膜、TaSiOx膜、AlOx膜、ZrOx膜等をハードマスク37として形成してもよい。更に、このハードマスク37の上にフォトレジストを塗布し、それを露光、現像してキャパシタ上部電極形状の第1のレジストパターン38を形成する。そして、図6bに示すように、第1のレジストパターン38をマスクにしてハードマスク37をドライエッチングすることにより、ハードマスク37をキャパシタ上部電極形状にパターニングする。そのドライエッチングは、不図示のICPエッチングチャンバ内で行われ、そのチャンバ内にはエッチングガスとして塩素ガスとアルゴンガスの混合ガスが供給される。次に、図7aに示すように、前述のICPエッチングチャンバを用いて、ハードマスク37と第1のレジストパターン38とをマスクにしながら第1の導電性酸化金属膜35と第2の導電性酸化金属膜36とをドライエッチングし、上部電極33aを形成する。そのドライエッチングのエッチングガスとしては、ハードマスク37をエッチングしたときと同様に、塩素ガスとアルゴンガスとの混合ガスが使用される。そして、第1のレジストパターン38をアッシングして除去した後、ハードマスク37をドライエッチングにより除去する。なお、ハードマスク37を除去した後、第1の強誘電体膜32と第2の強誘電体膜33が受けたダメージを回復させるために、これらの強誘電体膜に対して酸素含有雰囲気中でアニールを行ってもよい。そのようなアニールは、回復アニールとも呼ばれる。本実施形態では、基板温度を600°C~700°Cとする条件でこの回復アニールを約40分間行う。続いて、図7bに示すように、シリコン基板10の上側全面にフォトレジストを塗布し、それを露光、現像して、キャパシタ誘電体膜形状の第2のレジストパターン41を形成する。更に、その第2のレジストパターン41をマスクにして第1の強誘電体膜32と第2の強誘電体膜33とをドライエッチングすることにより、残された第1の強誘電体膜32と第2の強誘電体膜33とをキャパシタ誘電体膜32aとする。その後に、第2のレジストパターン41をアッシングにより除去する。そして、酸素含有雰囲気中で基板温度を300°C~650°Cとする条件で、キャパシタ誘電体膜32aに対して30分~120分の処理時間だけ回復アニールを行う。次に、図8aに示すように、水素等の還元性雰囲気からキャパシタ誘電体膜32aを保護するための第1の保護絶縁膜42として、RFマグネトロンスパッタ法でアルミナ膜20nm~50nmの厚さに形成する。次いで、図8bに示すように、キャパシタ誘電体膜32aに対して酸素含有雰囲気中で回復アニールを行い、前述の第1の保護絶縁膜42の形成時にキャパシタ誘電体膜32aが受けたダメージを回復させる。その回復アニールは、例えば、基板温度を400°C~600°C、処理時間を30分~120分とする条件で行われる。次に、図9aに示すように、第1の保護絶縁膜42の上にフォトレジストを塗布し、それを露光、現像することにより、キャパシタ下部電極形状の第3のレジストパターン44を形成する。そして、この第3のレジストパターン44をマスクにして第1の保護絶縁膜42と導電膜31をドライエッチングし、残された導電膜31を下部電極31aとする。また、第1の保護絶縁膜42は、キャパシタ誘電体膜32aと上部電極33aとを覆うように残される。この後に、第3のレジストパターン44をアッシングして除去する。ここまでの工程により、シリコン基板10の上方に下部電極31a、キャパシタ誘電体膜32a、及び上部電極36aをこの順に積層してなる強誘電体キャパシタQが形成されたことになる。続いて、図9bに示すように、酸素含有雰囲気中において第1の保護絶縁膜42に対してアニールを行い、第1の保護絶縁膜42に付着している水分や第3のレジストパターン44の残渣等の不純物を蒸散させる。このアニールの条件は特に限定されないが、本実施形態では基板温度を300°C~400°C、処理時間を30分~120分とする条件でこのアニールを行う。次に、図10aに示すように、シリコン基板10の上側全面に第2の保護絶縁膜45としてアルミナ膜を再び形成し、キャパシタ誘電体膜32aを還元性物質から保護する。第2の保護絶縁膜45の成膜方法は特に限定されない。本実施形態では、RFマグネトロンスパッタ法により、第2の保護絶縁膜45を10nm~30nm程度、例えば20nmの厚さに形成する。ここで、スパッタ法で第2の保護絶縁膜45を成膜すると、第2の保護絶縁膜45の成膜時にキャパシタ誘電体膜32aがダメージを受ける可能性がある。そこで、次の工程では、図10bに示すように、酸素含有雰囲気中でキャパシタ誘電体膜32aに対して回復アニールを行うことで、キャパシタ誘電体膜32aのダメージを回復させる。その回復アニールは、例えば、基板温度を500°C~700°C、処理時間を30分~120分とする条件で行われる。次に、図11aに示す断面構造を得るまでの工程について説明する。まず、TEOSガスを反応ガスとするプラズマCVD法により、第2の保護絶縁膜45の上に第2の層間絶縁膜49として酸化シリコン膜を厚さ約1400nmに形成する。その第2の層間絶縁膜49の上面には、キャパシタQの形状を反映した凹凸が形成される。そこで、この凹凸を無くすために、第2の層間絶縁膜49の上面をCMP法により研磨して平坦化する。なお、CMPの後、N2Oプラズマ雰囲気におけるアニールで第2の層間絶縁膜49を脱水してもよい。そして、これ以降の工程で発生する水素や水分からキャパシタQを保護するための第3の保護絶縁膜50として、第2の層間絶縁膜49の上にスパッタ法又はCVD法でアルミナ膜を20nm~50nmの厚さに形成する。更に、この第3の保護絶縁膜50の上に、TEOSガスを使用するプラズマCVD法で酸化シリコン膜を厚さ約300nmに形成し、その酸化シリコン膜をキャップ絶縁膜51とする。続いて、図11bに示すように、キャップ絶縁膜51の上にフォトレジストを塗布し、それを露光、現像することにより、ホール形状の第1及び第2の窓53a、53bを備えた第4のレジストパターン53を形成する。そして、C4F8、Ar、O2、及びCOの混合ガスをエッチングガスとして用いながら、窓53a、53bを通じてキャップ絶縁膜51から第1の保護絶縁膜42までをドライエッチングする。これにより、上部電極36aの上に第1のホール49aが形成されると共に、下部電極31aのコンタクト領域上に第2のホール49bが形成される。このエッチングを終了後、第4のレジストパターン53は除去される。次に、図12aに示すように、キャップ絶縁膜51の上にフォトレジストを塗布し、それを露光、現像して、第1~第3のコンタクトプラグ23a~23cのそれぞれの上方にホール形状の第3の窓54aを備えた第5のレジストパターン54を形成する。なお、第1及び第2のホール49a、49bは、この第5のレジストパターン54により覆われる。そして、第3の窓54aを通じてキャップ絶縁膜51から酸化防止絶縁膜25をドライエッチングすることにより、第1~第3のコンタクトプラグ23a~23cの上に第3~第5のホール47c~47eを形成する。このようなエッチングは、C4F8、Ar、O2、及びCOの混合ガスをエッチングガスとするプラズマエッチング装置で行われ、酸化防止絶縁膜25がこのエッチングにおけるストッパ膜となり、酸化防止絶縁膜25上でエッチングは停止する。そして、酸化防止絶縁膜25に対するエッチングガスとしては、CHF3、Ar、及びO2の混合ガスを使用する。この後に、第5のレジストパターン54は除去される。次に、図12bに示す断面構造を得るまでの工程について説明する。まず、第1~第5のホール49a~49eの内面を清浄化するために、高周波電力でプラズマ化されたアルゴン雰囲気に第1~第5のホール49a~49eの内面を曝し、その内面をスパッタエッチングする。次いで、第1~第5のホール49a~49eの内面とキャップ絶縁膜51の上面とに、スパッタ法によりグルー膜として窒化チタン膜を50nm~150nmの厚さに形成する。そして、CVD法によりグルー膜の上にタングステン膜を形成し、そのタングステン膜で第1~第5のホール49a~49eを完全に埋め込む。その後に、キャップ絶縁膜51の上面上の余分なグルー膜とタングステン膜とをCMP法により研磨して除去し、これらの膜を第1~第5のホールホール49a~49eの中にのみ残す。第1及び第2のホール49a、49b内に残されたこれらの膜は、それぞれ上部電極36aと下部電極31aに電気的に接続される第1及び第2の導電性プラグ55a、55bとされる。また、第3~第5のホール49c~49e内に残されたこれらの膜は、第1~第3コンタクトプラグ23a~23cと電気的に接続される第3~第5の導電性プラグ55c~55eとされる。次に、図13に示すように、第1~第5の導電性プラグ55a~55eとキャップ絶縁膜51の各々の上面にスパッタ法で金属積層膜を形成した後、その金属積層膜をパターニングして金属配線56を形成する。その金属積層膜は、下から順に、厚さ50nmのTiN膜、厚さ550nmの銅含有アルミニウム膜、厚さ5nmのTi膜、厚さ50nmのTi膜である。以上により、本実施形態に係る半導体装置の基本構造が完成したことになる。図14は、上記した半導体装置の製造方法の基本ステップを示すフローチャートである。図14に示すように、本実施形態では、ステップS1において後で下部電極31aとなる導電膜31を形成し図3a、ステップS2で第1の導電膜31の上に非晶質の第1の強誘電体膜32を形成する図3a。その後、ステップS3に移り、結晶化アニールにより第1の強誘電体膜32を結晶化する図3a。なお、MOCVD法等により成膜時点で既に結晶化している第1の強誘電体膜32を形成する場合は、ステップS3は不要である。そして、ステップS4において、第1の強誘電体膜32の上に非晶質の第2の強誘電体膜33を形成し図3b、ステップS5において遷移金属酸化物材料膜34を形成する図4a。次に、ステップS6に移り、遷移金属酸化物材料膜34の上に第1の導電性酸化金属膜35を形成する図4b。ステップS5とステップS6は、同一の半導体製造装置を用いることにより連続的に処理され、これらのステップの間において遷移金属酸化物材料膜34が大気に曝されることはない。そして、ステップS7に移り、結晶化アニールにより第2の強誘電体膜33を結晶化させるのと同時に、遷移金属酸化物材料膜34中のルテニウムと第1の導電性酸化金属膜35中のイリジウムとを第2の強誘電体膜33に取り込ませる。その後に、第1の導電性酸化金属膜35の上に、この1の導電性酸化金属膜35と共に上部電極36aを形成する第2の導電性酸化金属膜36を形成する。このように、本実施形態においては、ステップS5とステップS6とを同一の半導体装置を用いて連続的に行うので、これらのステップの間において吸湿性の高いSROを含む遷移金属酸化物材料膜34が大気に曝されることがない。そのため、遷移金属酸化物材料膜34が大気中の水分を吸湿する機会が減り、その水分が原因でキャパシタ誘電体膜32aが還元されるのを抑制でき、ひいては強誘電体キャパシタQの反転電荷量等の強誘電体特性を維持することができる。しかも、ステップS7において結晶化アニールにより第2の強誘電体膜33のPZTを結晶化させる際、ABO3型ペロプスカイト構造のPZTのBサイトがルテニウム又はイリジウムに置換される。このようにルテニウムとイリジウムとを取り込んだ状態で第2の強誘電体膜33が結晶化するので、上部電極36aからキャパシタ誘電体膜32aにイリジウムが拡散する余地がなく、イリジウムが原因の常誘電体層がキャパシタ誘電体膜32aに形成されない。これにより、以下に説明するように、強誘電体キャパシタQの反転電荷量の増加とインプリント特性の向上とを図ることができる。次に、本実施形態の効果を確認するために行った調査結果について説明する。図15~図18は、本実施形態に従って作製された強誘電体キャパシタQに含まれる元素の深さ方向の分布を二次イオン質量分析法SIMSSecondaryIonMassSpectrometryにより測定して得られたグラフである。これらのグラフの横軸はイオンの飛行時間であり、強誘電体キャパシタQの表面からの深さに相当する。この例では、1500秒付近にキャパシタ誘電体膜32aと上部電極36aと界面が位置し、2300秒付近に下部電極31aとキャパシタ誘電体膜32aとの界面が位置する。なお、遷移金属酸化物材料膜34については、その膜厚が薄いため、図15~図18においてはその符号を付すのを省略している。また、これらのグラフの縦軸は、検出された各元素のイオンの単位時間あたりのカウント数である。図15は、遷移金属酸化物材料膜34を形成しない比較例に係るグラフであり、図16は、図15と同一の調査を本実施形態で行って得られたグラフである。図16の本実施形態においては、遷移金属酸化物材料膜34に起因したストロンチウムSrのピークが現れ、そのピークの裾野がキャパシタ誘電体膜32aまで延びているのに対し、図15の比較例ではそのようなピークはない。このことから、遷移金属酸化物材料膜34を形成することにより、その強誘電体材料膜32に含まれるストロンチウムがキャパシタ誘電体膜32aに拡散することが確認された。図17は、図15と同一の比較例において、図15とは別の元素の分布を調査して得られたグラフである。そして、図18は、図17と同一の調査を本実施形態で行って得られたグラフである。図18の本実施形態においては、点線Bで示すように、遷移金属酸化物材料膜34に起因したルテニウムRuのピークが現れ、そのピークの裾野がキャパシタ誘電体膜32aまで延びているのに対し、図17の比較例ではそのようなピークはない。このことから、遷移金属酸化物材料膜34を形成することにより、その強誘電体材料膜32に含まれるルテニウムがキャパシタ誘電体膜32aに拡散することが確認された。図19は、二次イオン質量分析法により強誘電体キャパシタQにおけるルテニウムのみの分布を調査して得られたグラフである。なお、このグラフの横軸の意味は図15~図18におけるのと同一である。また、グラフの縦軸は、ルテニウムイオンの強度を任意単位で表したものである。また、図19では、遷移金属酸化物材料膜34を形成しない比較例の調査結果も併記してある。図19の点線Cで示すように、遷移金属酸化物材料膜34を形成する本実施形態では、その遷移金属酸化物材料膜34に含まれるルテニウムに起因した明瞭なピークが現れ、そのピークの裾野がキャパシタ誘電体膜32aにまで延びている。そのようなピークは比較例では確認できないことから、遷移金属酸化物材料膜34を形成することによりキャパシタ誘電体膜32aにルテニウムが拡散することがこの調査からも確認できた。図20は、本実施形態に係る強誘電体キャパシタQのキャパシタ誘電体膜32aと第1の導電性酸化金属膜35との界面付近を走査型透過電子顕微鏡STEMScanningTransmissionElectronMicroscopeで観察して得られた像を元にして描いた図である。図20によれば、キャパシタ誘電体膜32aと第1の導電性酸化金属膜35はいずれも柱状に結晶化している。その結晶粒径は、キャパシタ誘電体膜32aが数10nm程度であり、第1の導電性酸化金属膜35が1nm~10nm程度である。なお、図20では、キャパシタ誘電体膜32aと第1の導電性酸化金属膜35の界面に遷移金属酸化物材料膜34が明瞭には確認できない。これは、遷移金属酸化物材料膜34の膜厚が0.5nm~3.0nm程度と薄いため、結晶化アニール図5aによって第2の強誘電体膜33や第1の導電性酸化金属膜35に遷移金属酸化物材料膜34の大部分が取り込まれたためと考えられる。更に、図20によれば、キャパシタ誘電体膜32aの全体が結晶化しており、キャパシタ誘電体膜32aに常誘電体層が形成されていないことが確認できた。図21は、図20と同一の部分におけるルテニウム原子の分布をエネルギー分散型X線分析EDXEnergyDispersiveXraySpectroscopyで調査して得られた図である。図21に示すように、キャパシタ誘電体膜32aと第1の導電性酸化金属膜35との界面付近にルテニウム原子の存在を示す輝点が集中しており、当該界面に遷移金属酸化物材料膜34に由来するルテニウムが残存することが確認された。図22は、二次イオン質量分析法により強誘電体キャパシタQにおけるイリジウムのみの分布を調査して得られたグラフである。なお、グラフの縦軸と横軸の意味は図19におけるのと同一である。また、図22では、遷移金属酸化物材料膜34を形成しない比較例の調査結果も併記してある。図22に示されるように、本実施形態では、比較例よりもグラフが僅かに左側にシフトしている。このことから、遷移金属酸化物材料膜34が、第1の導電性酸化金属膜35から第2の強誘電体膜33にイリジウムが拡散するのをある程度抑制する機能があることが確認された。以上のように、図17~図19、図21~図22の調査結果によれば、本実施形態に係るキャパシタ誘電体膜32aにはイリジウムとルテニウムが含まれることが確認できた。図23は、本実施形態に係る強誘電体キャパシタQの反転電荷量を調査して得られたグラフである。このグラフの横軸は遷移金属酸化物材料膜34の膜厚を表し、縦軸は反転電荷量を表す。この調査においては、第1の強誘電体膜32の膜厚を70nmとし、第2の強誘電体膜33の膜厚を10nmとした。そして、0nm~5nmの範囲で遷移金属酸化物材料膜34の膜厚が異なる複数のサンプルを作製した。その遷移金属酸化物材料膜34の成膜時の基板温度は60°Cとした。なお、この調査では、第1の導電性酸化金属膜35の成膜時の基板温度を室温20°Cにして非晶質の第1の導電性酸化金属膜35を形成した場合と、その基板温度を300°Cにした場合も評価した。更に、キャパシタQの下部電極31aと上部電極36aとの間に印加する電圧が1.1Vと1.8Vの各場合について調査した。図23から明らかなように、遷移金属酸化物材料膜34を形成しない場合膜厚0nmは、四本のグラフのいずれにおいても反転電荷量が最小となる。このことから、遷移金属酸化物材料膜34を形成することが、強誘電体キャパシタQの反転電荷量を増加させるのに有効であることが確認できた。更に、遷移金属酸化物材料膜34を形成する場合であっても、第1の導電性酸化金属膜35の成膜時の基板温度を300°Cとすることで、当該基板温度を室温20°Cとする場合と比較して反転電荷量が更に向上することが明らかとなった。これは、前述のように、300°Cの高温の基板温度で第1の導電性酸化金属膜35を形成すると、第1の導電性酸化金属膜35の酸化イリジウムの結晶粒が均一となり、キャパシタ誘電体膜32aに非晶質層が形成されるのが抑制されたためと考えられる。一方、遷移金属酸化物材料膜34の膜厚については、四本のグラフのいずれにおいても1nmのときに最も反転電荷量が大きくなる。また、遷移金属酸化物材料膜34の膜厚が3nmを超えると、遷移金属酸化物材料膜34を形成しない場合と同程度の反転電荷量となってしまう。よって、高い反転電荷量を維持するためにも、遷移金属酸化物材料膜34の膜厚を0.5nm~3.0nm程度とするのが好ましい。図24は、第1の導電性酸化金属膜35の形成時の基板温度と強誘電体キャパシタQの反転電荷量との関係を調査して得られたグラフである。なお、この調査では、第1の強誘電体膜32の膜厚を70nmとし、第2の強誘電体膜33の膜厚を10nmとした。また、遷移金属酸化物材料膜34の膜厚は2nmとした。そして、強誘電体キャパシタQの下部電極31aと上部電極36aとの間に印加する電圧が1.1Vと1.8Vの各場合について調査した。図24に示すように、各電圧のいずれにおいても、基板温度が100°Cのときに反転電荷量が最も小さくなった。これは、100°Cの基板温度で形成した第1の導電性酸化金属膜35が十分に結晶化しておらずその膜質が不安定になるためと考えられる。一方、基板温度が150°C以上となると反転電荷量が向上した。これは、第1の導電性酸化金属膜35が成膜の時点で十分に結晶化したためと考えられる。これより、第1の導電性酸化金属膜35を形成するときの基板温度は150°C以上とするのが好ましいことが明らかとなった。また、その基板温度の上限は、前述のように第1の導電性酸化金属膜35中の酸化イリジウムの異常成長を防止するために350°Cとするのが好ましい。図25は、強誘電体キャパシタQへの印加電圧と、強誘電体キャパシタQの反転電荷量との関係を調査して得られたグラフである。その反転電荷量は、強誘電体キャパシタQの温度を25°Cとして測定された。なお、この調査では、遷移金属酸化物材料膜34を形成しない比較例に係る強誘電体キャパシタQについても調べられた。また、本実施形態に係る強誘電体キャパシタQにおいては、遷移金属酸化物材料膜34の膜厚を1nmとした。図25に示すように、本実施形態では各印加電圧において比較例よりも反転電荷量が高くなる。この結果から、印加電圧の大小に関わらず、遷移金属酸化物材料膜34を形成することが反転電荷量の向上に有効であることが確認できた。図26は、図25の調査で使用した本実施形態と比較例の各々の強誘電体キャパシタQの疲労特性を調査して得られたグラフである。図26の横軸はストレスサイクルを示し、縦軸は強誘電体キャパシタQの反転電荷量を示す。ストレスサイクルとは、キャパシタ誘電体膜32aの分極を反転させるたに強誘電体キャパシタQに印加した加速電圧の印加回数をいう。この調査では、測定温度を90°Cとし、加速電圧を5V、反転電荷量を読み出すときの測定電圧を1.8Vとした。図26に示すように、ストレスサイクルの如何によらず、本実施形態の方が比較例よりも反転電荷量が大きい。特に、5×109サイクルを経過した後では、比較例の反転電荷量が著しく低下するのに対して、本実施形態では反転電荷量の低下が目立たない。このことから、本実施形態のように遷移金属酸化物材料膜34を形成すると強誘電体キャパシタQが疲労し難くなり、強誘電体キャパシタQの高寿命化を実現できることが明らかとなった。図27は、強誘電体キャパシタQのインプリント特性を調査して得られたグラフである。その調査では、比較のために、遷移金属酸化物材料膜34を形成しない比較例に係る強誘電体キャパシタQのインプリント特性も併せて測定した。なお、インプリントとは、強誘電体キャパシタQに書き込まれたデータが固定化して反転しにくくなる現象を言い、この調査ではQ123テストでインプリント特性を測定した。Q123テストにおいては、2T2C型のメモリのセルキャパシタとして強誘電体キャパシタQを形成する。隣接する二つのセルキャパシタを以下ではCapA及びCapBと書く。テストに際しては、CapAとCapBにおいて分極の向きが反対となるようにこれらのキャパシタにデータが書き込まれる。最初に、CapAとCapBにそれぞれ1.8V、-1.8Vで0のデータを書込んだ後、加速のためこれらのキャパシタを150°Cでベークする。ベーク中は、CapAとCapBに電圧を印加しない。そして、ベークしたまま72時間、168時間、334時間、504時間、及び1008時間を経過した各時点でCapAとCapBの各々に1.8Vのパルスを印加して読出しを行う。このときのCapA及びCapBの分極変化量の差をQ2とする。Q2の測定に続いて、CapAとCapBの各々にベーク前とは逆向きのデータ1を書き込む。この例では、その書き込みのためにCapAに-1.8V、CapBに1.8Vのパルスを印加して30秒間放置する。インプリントが進行した状態ではこの間に分極が元の状態に戻ろうとして大きな減極が起こる。30秒放置後に再び1.8Vのパルスを印加してデータ1の読出しを行い、その読み出しにより測定されたCapA及びCapBの分極の変化量の差をQ3とする。Q3は、インプリントが原因で減極した後に分極がどれだけ残るかを表し、CapA及びCapBからデータを読み出すことができるかどうかの指標となる。図27の縦軸はそのQ3の値を示し、横軸は前述のベーク時間を示す。図27に示すように、本実施形態は比較例よりもグラフの傾きが小さい。これは、本実施形態に係る強誘電体キャパシタQではデータの固定化が生じ難く、インプリント特性に優れていることを表す。よって、本実施形態のように遷移金属酸化物材料膜34を形成することがインプリント特性の改善にも資することが明らかとなった。図28は、図27における本実施形態と比較例の各々の強誘電体キャパシタQのQ3レートを計算して得られたグラフである。Q3レートは、図27のグラフの傾きとして定義される。時間の経過と共に強誘電体キャパシタに残存する分極は少なくなるため、Q3レートは負の値を示す。そして、Q3レートの絶対値が小さいほど強誘電体キャパシタに残存する分極が大きいことになり、強誘電体キャパシタのインプリント特性が優れているということになる。図28に示すように、本実施形態では、遷移金属酸化物材料膜34を形成しない比較例よりもQ3レートの絶対値が小さく、インプリント特性が改善していることが確認できた。図29は、図27におけるベーク時間を50×103時間とした場合のQ3の予想値を示すグラフである。図29に示すように、本実施形態では比較例よりもQ3が大幅に上昇しており、強誘電体キャパシタQのインプリント特性が著しく改善されることが確認できた。上記した図23~図29の結果より、遷移金属酸化物材料膜34を形成することで強誘電体キャパシタQの反転電荷量とインプリント特性が大幅に改善し、強誘電体キャパシタQを備えた半導体装置の特性が向上することが確認できた。第2実施形態上記した第1実施形態では遷移金属酸化物材料膜34図4a参照を形成することにより、強誘電体キャパシタQの反転電荷量やインプリント特性等の電気的特性を改善した。本実施形態では、そのような遷移金属酸化物材料膜34を形成せずに強誘電体キャパシタQの電気的特性を改善する方法について説明する。図30~図32は、本実施形態に係る半導体装置の製造途中の断面図である。なお、図30~図32において第1実施形態で説明したのと同じ要素には第1実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。また、本実施形態では、第1実施形態と同様に、半導体装置としてプレーナ型のFeRAMを製造する。最初に、図30aに示す断面構造を得るまでの工程について説明する。まず、第1実施形態の図2a~図3aの工程を行うことにより、シリコン基板10の上側全面に結晶化した第1の強誘電体膜32が形成された状態とする。次いで、CSPLZTターゲットを使用するRFスパッタ法により、カルシウム、ストロンチウム、及びランタンが添加されたPZT膜を形成し、そのPZT膜を第2の強誘電体膜33とする。本実施形態では、前述のCSPLZTターゲットに予めイリジウムとルテニウムとを添加しておくことで、第2の強誘電体膜33に成膜の時点でイリジウムとルテニウムとを更に添加する。第2の強誘電体膜33の膜厚は特に限定されない。但し、第1実施形態で説明したように、第2の強誘電体膜33の結晶性の劣化を防止し、かつ第2の強誘電体膜33に印加される電界強度の低減を防止するため、第2の強誘電体膜33をなるべく薄く形成するのが好ましい。本実施形態では、5nm~20nm程度、例えば10nm~15nmの厚さに第2の強誘電体膜33を形成する。また、スパッタ法で形成された第2の強誘電体膜33は結晶化しておらず非晶質の状態となるため、点線円内に示すように、第2の強誘電体膜33には明確な結晶粒界は存在しない。非晶質の第2の強誘電体膜33は後で結晶化アニールで結晶化するが、その結晶化の際、下地の第1の強誘電体膜32の結晶を引き継げるように、結晶化したときに第1の強誘電体膜32と同一の結晶構造となる材料で第2の強誘電体膜33を形成するのが好ましい。例えば、第1の強誘電体膜32がABO3型の酸化物強誘電体のときは、これと同一の材料のABO3型の酸化物強誘電体を第2の強誘電体膜33の材料として採用するのが好ましい。次に、図30bに示すように、第1実施形態と同じ成膜条件を採用して、第2の強誘電体膜33の上に第1の導電性酸化金属膜35として酸化イリジウム膜を形成する。その酸化イリジウム膜の膜厚は、第1実施形態で説明したように、例えば10nm~70nm程度、より好ましくは20nm~50nm程度、更に好ましくは25nm程度である。次いで、図31aに示すように、非晶質の第2の強誘電体膜33に対する結晶化アニールとして、アルゴンガスと酸素ガスの混合雰囲気中においてRTAを約120秒間行う。これにより、第2の強誘電体膜33は結晶化して、その膜中にPZTの結晶粒界33xが現れる。その結晶化により、第2の強誘電体膜33においては、ABO3型ペロプスカイト構造のPZTのBサイトが、第2の強誘電体膜33に予め添加されたルテニウム又はイリジウムに置換されるため、ルテニウムとイリジウムがPZTの結晶中に取り込まれることになる。よって、第2の強誘電体膜33にはルテニウムやイリジウムが熱拡散する余地がなくなり、この結晶化アニールや後続の各アニールの熱が原因で第1の導電性酸化金属膜35中のイリジウムが第2の強誘電体膜33に熱拡散するのを抑制できる。その結果、熱拡散したイリジウムが原因の常誘電体層が第2の強誘電体膜33に形成される危険性を低減できる。なお、この結晶化アニールの条件は特に限定されない。本実施形態では、第1実施形態と同様に、基板温度を700°C~750°C、アルゴンガスの流量を1500sccm~3000sccm、酸素ガスの流量を10sccm~100sccmとしてこの結晶化アニールを行う。次に、図31bに示すように、第1実施形態と同一の成膜条件を採用して、第1の導電性酸化金属膜35の上に反応性スパッタ法で第2の導電性酸化金属膜36として酸化イリジウム膜を70nm~200nm程度の厚さ、例えば150nmの厚さに形成する。第1実施形態で説明したように、スパッタガスにおける酸素ガスの流量比を第1の導電性酸化金属膜35を形成したときよりも多くすることで、第2の導電性酸化金属膜36の酸素の組成比を第1の導電性酸化金属膜35のそれよりも大きくするのが好ましい。この後は、第1実施形態の図6a~図13の工程を行うことにより、図32に示すような強誘電体キャパシタQを備えた半導体装置の基本構造を完成させる。以上説明した本実施形態によれば、第2の強誘電体膜33に成膜の時点でルテニウムを添加するので、第2の強誘電体膜33にルテニウムを熱拡散させるための遷移金属酸化物材料膜34図4a参照を形成する必要がなく、第1実施形態よりも工程数が減る。更に、成膜の時点で添加されたルテニウムとイリジウムによって第2の強誘電体膜33には第1の導電性酸化金属膜35から新たにイリジウムが熱拡散する余地がなくなり、イリジウムが原因の常誘電体層が第2の強誘電体層33に形成されるのを抑制できる。その結果、第1実施形態と同様に、強誘電体キャパシタQの反転電荷量の増加とインプリント特性の向上とを図ることが可能となる。第3実施形態第1実施形態と第2実施形態では、半導体装置としてプレーナ型のFeRAMを製造した。これに対し、本実施形態では、プレーナ型よりも微細化に有利なスタック型のFeRAMを半導体装置として製造する。図33~図40は、本実施形態に係る半導体装置の製造途中の断面図である。なお、図33~図40において、第1実施形態と第2実施形態で説明したのと同じ要素にはこれらの実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。この半導体装置は以下のようにして製造される。まず、図33aに示すように、第1実施形態の図2aの工程に従い、MOSトランジスタTRと第1~第3のコンタクトプラグ23a~23cを形成する。次に、図33bに示すように、第1~第3のコンタクトプラグ23a~23cと第1の層間絶縁膜22の上に、第1~第3のコンタクトプラグ23a~23cを酸化雰囲気から保護するための酸化防止絶縁膜25を約130nmの厚さに形成する。その酸化防止絶縁膜25は、例えば、プラズマCVD法により形成された酸窒化シリコン膜である。更に、この酸化防止絶縁膜25の上に、TEOSガスを使用するプラズマCVD法により酸化シリコン膜を厚さ約300nmに形成し、その酸化シリコン膜を絶縁性密着膜59とする。その後に、酸化防止絶縁膜25と絶縁性密着膜59のそれぞれをパターニングし、第1のコンタクトプラグ23aと第3のコンタクトプラグ23cの各々の上に第1のホール59aを形成する。次いで、図33cに示すように、第1のホール59a内に第1の導電性プラグ60を形成する。第1の導電性プラグ60の形成方法は特に限定されない。本実施形態では、絶縁性密着膜59の上面と第1のホール59aの内面にグルー膜とタングステン膜とをこの順に形成し、これらをCMP法により研磨して第1のホール59a内にのみ第1の導電性プラグ60として残す。なお、そのグルー膜として、膜厚が約30nmのチタン膜と膜厚が約20nmの窒化チタン膜をこの順にスパッタ法で形成する。また、このCMPでは、絶縁性密着膜59の上に研磨残を残さないため、研磨対象であるグルー膜とタングステン膜の研磨速度が下地の絶縁性密着膜59の研磨速度よりも速くなるようなスラリを使用してオーバー研磨が行われる。その結果、第1の導電性プラグ60の上面の高さが絶縁性密着膜59のそれよりも低くなり、第1の導電性プラグ60の周囲の絶縁性密着膜59に深さが20nm~50nm程度のリセスが形成される。また、第1の導電性プラグ60は、第1のコンタクトプラグ23aと第2のコンタクトプラグ23cのいずれかに接続される。次に、図34aに示すように、絶縁性密着膜59と第1の導電性プラグ60のそれぞれの上に下地導電膜61としてスパッタ法によりチタン膜を100nm~300nmの厚さに形成し、第1の導電性プラグ60の周囲の前述のリセスを下地導電膜61で埋める。そして、窒素雰囲気中で下地導電膜61に対してアニールをし、下地導電膜61のチタンを窒化する。このように窒化により得られた窒化チタンは、後述のPZTを111方向に揃えるのに好適な111配向となる。そのアニールの条件は、例えば、処理時間が60秒で基板温度が650°Cである。続いて、図34bに示すように、CMP法により下地導電膜61の上面を研磨して平坦化する。このように下地導電膜61の上面を平坦化することで、下地導電膜61の上方に後で形成される強誘電体膜の結晶性を向上させることができる。なお、研磨後の下地導電膜61の厚さは、50nm~100nm、例えば50nmとなる。また、研磨を行った後に、下地導電膜61に対してNH3プラズマ処理を行うことにより、研磨時に発生した下地導電膜61の結晶の歪を解消し、その下地導電膜61の上に後で形成される下部電極の結晶性の劣化を防止してもよい。続いて、図34cに示すように、下地導電膜61の上に結晶性導電膜62としてスパッタ法によりチタン膜を厚さ約20nmに形成する。更に、窒素雰囲気中で基板温度を650°C、処理時間を60秒とするRTAを結晶性導電膜62に対して行い、結晶性導電膜62を窒化する。これにより、111方向に配向した窒化チタンを含む結晶性導電膜62が得られる。結晶性導電膜62は、自身の配向の作用によってその上に後で形成される膜の配向を高める機能の他に、密着膜としての機能も有する。更に、この結晶性導電膜62の上に、導電性酸素バリア膜63としてスパッタ法で窒化チタンアルミニウムTiAlN膜を厚さ約100nmに形成する。次に、図35aに示すように、導電性酸素バリア膜63の上に導電膜31、第1の強誘電体膜32、第2の強誘電体膜33、第1の導電性酸化金属膜35、及び第2の導電性酸化金属膜36をこの順に形成する。このような構造は、第1実施形態の図3a~図5bの工程を行うことで作製され得る。この場合は、第1実施形態で説明したように、遷移金属酸化物材料膜34図5a参照から第2の強誘電体膜33にストロンチウムとルテニウムが熱拡散すると共に、第1の導電性酸化金属膜35から第2の強誘電体膜33に適度な量のイリジウムが熱拡散する。或いは、第2実施形態の図30a~図31bの工程を行うことで、図35aに示す断面構造を得てもよい。この場合は、第2の強誘電体膜33の成膜時点においてその第2の強誘電体膜33の膜中にイリジウムとルテニウムが含まれることになる。この後に、第1の強誘電体膜32や第2の強誘電体膜33を形成したときに半導体基板10の裏面に付着したPZTを洗浄して除去する。続いて、図35bに示すように、第2の導電性酸化貴金属膜36の上にスパッタ法でイリジウム膜を約50nmの厚さに形成し、そのイリジウム膜を導電性水素バリア膜70とする。更に、その導電性水素バリア膜70の上に第1のハードマスク膜71としてスパッタ法で窒化チタン膜を形成する。第1のハードマスク71は窒化チタン膜に限定されない。窒化チタンアルミニウム膜、窒化タンタルアルミニウム膜、窒化タンタル膜のいずれかの単層膜或いはこれらの積層膜を第1のハードマスク71として形成してもよい。そして、TEOSガスを使用するプラズマCVD法により、第1のハードマスク71の上に第2のハードマスク72として酸化シリコン膜を形成する。その後、図36aに示すように、第1のハードマスク71と第2のハードマスク72をパターニングし、これらのマスクの平面形状を島状にする。次いで、図36bに示すように、HBr、O2、Ar、及びC4F8の混合ガスをエッチングガスとするプラズマエッチングにより、導電性水素バリア膜70から導電膜31までをドライエッチングする。これにより、導電膜31が下部電極31aとなり、第1の強誘電体膜32と第2の強誘電体膜33がキャパシタ誘電体膜32aとなる。そして、第1の導電性酸化金属膜35、第2の導電性酸化金属膜36、及び導電性水素バリア膜70が上部電極36aとなる。ここまでの工程により、シリコン基板10のセル領域に、下部電極31a、キャパシタ誘電体膜32a、及び上部電極36aを備えた強誘電体キャパシタQが形成されたことになる。次いで、図37aに示す断面構造を得るまでの工程について説明する。まず、ドライエッチング又はウエットエッチングにより第2のハードマスク72を除去する。そして、CF4ガスとO2ガスとの混合ガスをエッチングガスとして使用し、キャパシタQで覆われていない部分の下地導電膜61、結晶性導電膜62、及び導電性酸素バリア膜63をドライエッチングして除去する。なお、このドライエッチングにより、キャパシタQの上に残存していた第1のハードマスク71も除去される。次に、図37bに示すように、キャパシタQと絶縁性密着膜59のそれぞれの上にRFマグネトロンスパッタ法で非晶質のアルミナ膜を10nm~30nmの厚さ、例えば20nmに形成し、そのアルミナ膜を第1の保護絶縁膜75とする。続いて、図38aに示すように、第1の保護絶縁膜75の成膜時にキャパシタ誘電体膜32aが受けたダメージを回復させるため、酸素含有雰囲気中においてキャパシタ誘電体膜32aに対して回復アニールを行う。その回復アニールの条件は、例えば、基板温度が500°C~700°C、アニール時間が30分~120分である。次に、図38bに示すように、第1の保護絶縁膜75の上に第2の保護絶縁膜76としてALD法によりアルミナ膜を10nm~100nmの厚さに形成する。ALD法で形成された第2の保護絶縁膜76はカバレッジが良好となる。そのため、キャパシタQの側方において十分な厚さの第2の保護絶縁膜76を形成することができ、キャパシタQの側面で不足しがちな第1の保護絶縁膜75の膜厚を補うことが可能となる。本実施形態では、成膜ガスとしてTMAトリメチルアルミニウムガスを使用し、基板温度を200°C~350°C、ガス圧力を40Paとして第2の保護絶縁膜76を形成する。このようにして形成された第2の保護絶縁膜76は、その下の第1の保護絶縁膜75と協働して、水素等の還元性物質からキャパシタ誘電体膜32aを保護する役割を担う。続いて、図39aに示すように、酸素含有雰囲気中において第2の保護絶縁膜76に対してアニールを行う。このアニールにより、第2の保護絶縁膜76として形成されたアルミナ膜の酸素欠損が補われる。その結果、アルミナ膜の組成が化学量論的組成であるAl2O3に近づいて第2の保護絶縁膜76が緻密になると共に、酸素欠損に伴うアルミナ膜の不安定さが解消される。アニール条件は特に限定されないが、本実施形態では酸素とオゾンとの混合雰囲気中でこのアニールを行う。そして、酸素とオゾンとを合わせた流量を10slm、オゾン濃度を200gNm3とする。また、昇温速度は10°C/分程度とし、基板温度は400°C~700°Cとする。次に、図39bに示す断面構造を得るまでの工程について説明する。まず、第2の保護絶縁膜76の上にプラズマCVD法により酸化シリコン膜を厚さ約1500nmに形成し、その酸化シリコン膜を第2の層間絶縁膜77とする。そのプラズマCVD法では、例えば、TEOSガスと酸素ガスとヘリウムガスとの混合ガスが成膜ガスとして使用される。その後に、この第2の層間絶縁膜77の上面をCMP法により研磨して平坦化する。次いで、N2Oプラズマ又はN2プラズマの雰囲気において第2の層間絶縁膜77をアニールすることにより、第2の層間絶縁膜77を脱水すると共に、その上面を窒化して水分の再吸着を防止する。次に、水素等の還元性物質からキャパシタ誘電体膜32aを保護するために、第2の層間絶縁膜77の上にスパッタ法又はMOCVD法により第3の保護絶縁膜78としてアルミナ膜を厚さ約20nm~100nmに形成する。更に、TEOSガスを使用するプラズマCVD法により、この第3の保護絶縁膜78の上に酸化シリコン膜を厚さ約800nm~1000nmに形成し、この酸化シリコン膜をキャップ絶縁膜79とする。なお、酸化シリコン膜に代えて、酸窒化シリコン膜又は窒化シリコン膜をキャップ絶縁膜79として形成してもよい。次に、図40aに示す断面構造を得るまでの工程について説明する。まず、キャップ絶縁膜79から第1の保護絶縁膜75までをパターニングすることにより上部電極36aの上に第2のホール77aを形成する。そして、ここまでの工程でキャパシタ誘電体膜32aが受けたダメージを回復させるために、酸素含有雰囲気中で基板温度を約450°Cとして回復アニールを行う。次いで、キャップ絶縁膜79から酸化防止絶縁膜25までをパターニングして第3のホール77bを形成した後、アニールにより第2の層間絶縁膜77等を脱水する。その後に、第2のホール77aと第3のホール77b内に窒化チタン膜とタングステン膜とをこの順に形成し、第2の導電性プラグ81と第3の導電性プラグ82を形成する。なお、第2の導電性プラグ81と第3の導電性プラグ82の形成前に、アルゴンプラズマを用いるRFエッチングで第2のホール77aと第3のホール77bから露出している上部電極66aと第2のコンタクトプラグ23bの上面の自然酸化膜を除去してもよい。これにより、自然酸化膜が原因で第2の導電性プラグ81と第3の導電性プラグ82にコンタクト不良が発生するのを防止することができる。続いて、図40bに示すように、第2の導電性プラグ81と第3の導電性プラグ82とキャップ絶縁膜79のそれぞれの上にスパッタ法で金属積層膜を形成し、その金属積層膜をパターニングして金属配線84を形成する。その金属積層膜として、例えば、厚さ約50nmの窒化チタン膜、厚さ約550nmの銅含有アルミニウム膜、厚さ約5nmのチタン膜、及び厚さ約50nmの窒化チタン膜をこの順に形成する。以上により、本実施形態に係る半導体装置の基本構造が完成した。上記した本実施形態によれば、第1実施形態又は第2実施形態に従って図35aの工程を行う。そのため、第1の導電性酸化金属膜25から拡散するイリジウムが原因の常誘電体層がキャパシタ誘電体膜32aに形成されるのを抑制でき、強誘電体キャパシタQ図40b参照の反転電荷量とインプリント特性とを向上することができる。以上説明した各実施形態に関し、更に以下の付記を開示する。付記1半導体基板の上に絶縁膜を形成する工程と、前記絶縁膜の上に導電膜を形成する工程と、前記導電膜の上に第1の強誘電体膜を形成する工程と、前記第1の強誘電体膜の上に非晶質の第2の強誘電体膜を形成する工程と、前記第2の強誘電体膜の上に、ルテニウムを含む遷移金属酸化物材料膜を形成する工程と、前記遷移金属酸化物材料膜を大気に曝すことなしに、前記遷移金属酸化物材料膜の上に第1の導電性酸化金属膜を形成する工程と、前記第1の導電性酸化金属膜を形成した後、前記第2の強誘電体膜をアニールして結晶化する工程と、前記第1の導電性酸化金属膜をパターニングして強誘電体キャパシタの上部電極にする工程と、前記第1の強誘電体膜と前記第2の強誘電体膜とをパターニングして前記強誘電体キャパシタのキャパシタ誘電体膜にする工程と、前記導電膜をパターニングして前記強誘電体キャパシタの下部電極にする工程と、を有することを特徴とする半導体装置の製造方法。付記2前記遷移金属酸化物材料膜の材料は、結晶化したときにABO3型のペロプスカイト構造の遷移金属酸化物となる材料であることを特徴とする付記1に記載の半導体装置の製造方法。付記3前記遷移金属酸化物材料膜の前記材料は、SrRuO3、CaRuO3、BaRuO3、La4Ru2O10、LaSrCoRuO3、LaSrRuO3、及びLaSrMnRuO3のいずれかであることを特徴とする付記2に記載の半導体装置の製造方法。付記4前記遷移金属酸化物材料膜を形成する工程において、スパッタ法により該遷移金属酸化物材料膜を形成することにより、前記遷移金属酸化物材料膜を成膜の時点で非晶質の状態とすることを特徴とする付記1乃至付記3のいずれかに記載の半導体装置の製造方法。付記5前記遷移金属酸化物材料膜を形成する工程において、基板温度を20°C以上350°C以下とすることを特徴とする付記4に記載の半導体装置の製造方法。付記6前記遷移金属酸化物材料膜を形成する工程において、酸化ビスマスが添加されたスパッタターゲットを使用することを特徴とする付記4又は付記5に記載の半導体装置の製造方法。付記7前記遷移金属酸化物材料膜を形成する工程において、酸素を排除したスパッタガスを使用して前記スパッタ法を行うことを特徴とする付記4乃至付記6のいずれかに記載の半導体装置の製造方法。付記8前記遷移金属酸化物材料膜を形成する工程において、前記強誘電体材料膜を0.5nm以上3.0nm以下の膜厚に形成することを特徴とする付記1乃至付記7のいずれかに記載の半導体装置の製造方法。付記9前記第2の強誘電体膜をアニールして結晶化する工程は、酸素含有雰囲気中で行われることを特徴とする付記1乃至付記8のいずれかに記載の半導体装置の製造方法。付記10前記酸素含有雰囲気における酸素ガスの流量比は1以上10以下であることを特徴とする付記9に記載の半導体装置の製造方法。付記11前記第1の導電性酸化金属膜を形成する工程において、基板温度を150°C以上350°C以下にすることを特徴とする付記1乃至付記10のいずれかに記載の半導体装置の製造方法。付記12前記第1の導電性酸化金属膜の上に、該第1の導電性酸化金属膜におけるよりも酸素の組成比が大きい第2の導電性酸化金属膜を形成する工程を更に有することを特徴とする付記1乃至付記11のいずれかに記載の半導体装置の製造方法。付記13前記第1の導電性酸化金属膜と前記第2の導電性酸化金属膜は、いずれも材料が酸化イリジウムであることを特徴とする付記12に記載の半導体装置の製造方法。付記14前記第1の強誘電体膜と前記第2の強誘電体膜の材料は、いずれも結晶化したときにABO3型の酸化物強誘電体となる材料であることを特徴とする付記1乃至付記13のいずれかに記載の半導体装置の製造方法。付記15半導体基板の上に絶縁膜を形成する工程と、前記絶縁膜の上に導電膜を形成する工程と、前記導電膜の上に第1の強誘電体膜を形成する工程と、前記第1の強誘電体膜の上に、イリジウム及びルテニウムを含む非晶質の第2の強誘電体膜を形成する工程と、前記第2の強誘電体膜の上に第1の導電性酸化金属膜を形成する工程と、前記第1の導電性酸化金属膜を形成した後、前記第2の強誘電体膜をアニールして結晶化する工程と、前記第1の導電性酸化金属膜をパターニングして強誘電体キャパシタの上部電極にする工程と、前記第1の強誘電体膜と前記第2の強誘電体膜とをパターニングして前記強誘電体キャパシタのキャパシタ誘電体膜にする工程と、前記導電膜をパターニングして前記強誘電体キャパシタの下部電極にする工程と、を有することを特徴とする半導体装置の製造方法。付記16前記第2の強誘電体膜を形成する工程において、イリジウムとルテニウムが添加されたスパッタターゲットを使用するスパッタ法により前記第2の強誘電体膜を形成することを特徴とする付記15に記載の半導体装置の製造方法。付記17前記第2の強誘電体膜の材料として、結晶化したときに前記第1の強誘電体膜と同一の結晶構造になる材料を採用することを特徴とする付記15又は付記16に記載の半導体装置の製造方法。付記18前記第1の強誘電体膜と前記第2の強誘電体膜の材料は、いずれも結晶化したときにABO3型の酸化物強誘電体となる材料であることを特徴とする付記17に記載の半導体装置の製造方法。付記19前記第1の導電性酸化金属膜の上に、該第1の導電性酸化金属膜におけるよりも酸素の組成比が大きい第2の導電性酸化金属膜を形成する工程を更に有することを特徴とする付記15乃至付記18のいずれかに記載の半導体装置の製造方法。付記20前記第1の導電性酸化金属膜と前記第2の導電性酸化金属膜は、いずれも材料が酸化イリジウムであることを特徴とする付記19に記載の半導体装置の製造方法。