"電気信号のレベルの持続時間を測定するための装置であって、反転ゲートで構成され、電源が前記電気信号によって変調される第1のリングオシレータと、電源が前記電気信号によって変調されない第2のリングオシレータと、前記第1のリングオシレータの不安定点のゲートからゲートへの遷移の総数をカウントする手段であって、前記不安定点は、前記反転ゲートへの入力における論理レベルと前記反転ゲートからの出力における前記論理レベルとが等しい場合に、反転ゲートに存在することと、前記第2のリングオシレータのゲートからゲートへの不安定点の遷移の総数をカウントする手段と、前記カウントする手段の値に基づいて、前記電気信号の前記レベルの前記持続時間を決定する手段とを備えたことを特徴とする装置。前記電気信号は、周期的な電気信号であり、前記カウントする手段は、前記周期的な電気信号の周期の期間で行われることを特徴とする請求項1に記載の装置。前記第1のリングオシレータの周波数は、前記電気信号が第1のレベルである場合に第1の周波数であり、前記電気信号が第2のレベルである場合に第2の周波数であることを特徴とする請求項1または2に記載の装置。前記第1の周波数および前記第2の周波数は、ゼロではないことを特徴とする請求項3に記載の装置。前記装置は、前記リングオシレータの各ゲートに対して、ラッチコンパレータをさらに備えたことを特徴とする請求項1ないし4のいずれかに記載の装置。各リングオシレータの前記カウントする手段は、2つのカウンタを備え、前記装置は、各リングオシレータに対して、前記リングオシレータにおける前記不安定点の位置に基づいて、前記2つのカウンタのうち1つを選択する選択手段をさらに備えたことを特徴とする請求項1ないし5のいずれかに記載の装置。前記反転ゲートは、差動論理ゲートであることを特徴とする請求項1ないし6のいずれかに記載の装置。前記第1のリングオシレータの前記反転ゲートの伝達遅延は、前記第2のリングオシレータの前記反転ゲートの前記伝達遅延と異なることを特徴とする請求項1ないし6のいずれかに記載の装置。請求項1ないし8のいずれかに記載の電気信号のレベルの持続時間を測定するための装置を備えたことを特徴とするPLL。図1は、本発明が実装されたデジタルPLLの一例を示す。PLLは、出力信号の瞬間的な位相と固定周波数の信号の瞬間的な位相とを結び付けることを可能にする。PLLは、固定周波数の信号Clkに基づくプログラム可能な周波数のクロックを同期させることを可能にする。デジタルPLLは、時間-デジタル変換器timetodigitalconverterTDCと、デジタルループフィルタdigitalloopfilterFilと、デジタル制御発振器digitallycontrolledoscillatorDCOと、分周器dividerDIVとで構成される。付加的に、デジタルPLLは、変調補償モジュールCompと、変調器Modとをさらに含む。基準クロックClkは、分周器DIVによって分周されたデジタル制御発振器DCOからの出力信号と、時間-デジタル変換器TDCによって比較される。基準クロックの各周期において、基準クロックClkと、分周されたデジタル制御発振器DCOからの出力信号との位相差は、Pulで示された対応するパルスに変換される。本発明によれば、時間-デジタル変換器TDCは、2つのリングオシレータを使用してパルスの持続時間を測定するためのモジュールを備える。2つのリングオシレータを使用してHighレベルのパルスの持続時間を測定するためのモジュールは、このパルスの持続時間を測定する。パルスの持続時間を測定するためのモジュールは、図2を参照してさらに記載される。信号PulのHighレベルの持続時間は、変調補償モジュールCompに供給される。変調器Modは、例えば、シグマデルタ変調器であって、デジタル制御発振器DCOの周波数と基準信号の周波数との間の非整数比を取得するため、周期ごとの分周比の値を変調する機能を有する。変調補償モジュールCompは、例えば、シグマデルタ変調補償器である。変調補償モジュールCompは、複数のスペクトル信号を劣化させる、スイッチングによって生成される位相誤差に対して一周ごとに補償する。これらの誤差は、変調補償モジュールCompによって簡単に処理され、変調補償モジュールCompは、デジタルで信号を処理する。変調補償モジュールCompによって出力される信号は、デジタルフィルタFilによってフィルタされる。フィルタFilは、PLLを安定させ、PLLのダイナミックパラメータを、PLLが採用されるアプリケーションに適合させるために使用される。PLLのダイナミックパラメータは、例えば、帯域幅および減衰係数である。これらのパラメータは、PLLの位相雑音の動きにおける重要な要素である。フィルタFilは、端数の変調のエネルギーの一部も除去する。フィルタFilからの出力は、PLLにフェーズロック信号を送信するデジタル制御発振器DCOを制御する。フェーズロック信号は、時間-デジタル変換器TDCに接続された分周器DIVによって分周される。図2に、本発明による、2つのリングオシレータを使用してパルスの持続時間を測定するためのモジュールを示す。リングオシレータは、インバータまたはNOTゲートとしても知られる、偶数の反転ゲートで構成され、リングオシレータの出力は、2つの電圧レベルの間で発振する。ゲートは、鎖状に接続され、鎖状の最後のゲートからの出力は、鎖状の最初のゲートへの入力に接続される。リングオシレータによって供給される周波数は、複数の反転ゲートおよびゲートの伝達遅延に依存する。本発明では、パルスの持続時間を測定するためのモジュールは、パルスPulの持続時間の第1の測定を出力する第1のリングオシレータOsc1を備える。本発明では、信号Pulは、第1のリングオシレータOsc1の公称電源電圧を変調する。例えば、公称電圧は、1.2Vであるがこれに限定されない。信号PulがHighである場合、第1のリングオシレータOsc1の供給電圧は、公称電圧の95と等しく、約1.15Vであり、信号PulがLowである場合、第1のリングオシレータOsc1の供給電圧は、非ゼロであり、例えば、公称電圧の70と等しく、約0.85Vである。リングオシレータは、その供給電圧の変動の影響を非常に受けやすい。従って、第1のリングオシレータOsc1の出力周波数は、信号PulがHighであるかLowであるかに依存して変調される。リングオシレータは、不安定点を有する。リングオシレータの不安定点は、入力の論理レベルが出力の論理レベルと等しい反転ゲートに位置付けられる。不安定点は、リングオシレータにおいてゲートからゲートへ動く。信号PulのHighレベルとLowレベルとの間の、リングオシレータOsc1における不安定点によって完結されたループの数は、カウンタAおよびカウンタBによってカウントされる。カレントループにおける不安定点の位置は、ラッチコンパレータによって格納される。デコーダDec1は、これらの2つの情報を組み合わせて、パルスの持続時間の測定の精度を向上させるため、前回のサンプリング時間からの遷移の総数を提供する。本発明により、パルスの持続時間を測定するためのモジュールは、パルスPulを独立して発振する第2のリングオシレータOsc2を備える。第2のリングオシレータOsc2の供給電圧は、信号Pulによって変調されず、公称電源電圧に対応し、公称電源電圧は、例えば、約1.2Vである。信号PulのHighレベルとLowレベルとの間の、リングオシレータOsc2における不安定点によって伝達されたループの数は、カウンタAおよびカウンタBと同様のカウンタによってカウントされる。カレントループ内の不安定点の位置は、ラッチコンパレータによって格納される。デコーダDec2は、これらの2つの情報を組み合わせて、前回のサンプリング時間からの遷移の総数を提供する。例えば、電子部品等のスイッチングノイズなどに関する変動など、公称電源電圧が変動する場合、これは、リングオシレータOsc1の周波数を変化させ、パルスPulの測定における誤差を引き起こす。公称電源電圧が変動する場合、2つのリングオシレータOsc1、Osc2の反転ゲートの伝達遅延は、供給電圧の変動の二乗に比例して変化する。本発明により、2つのリングオシレータを使用して、公称電源電圧で起こりうる変動に関連した信号PulのHighレベルの測定における誤差を補償することが可能である。リングオシレータOsc2に含まれる反転ゲートの数が、リングオシレータOsc1に含まれる反転ゲートの数と等しい、または異なることに留意すべきである。パルスの持続時間を測定するモジュールの更なる小型化を達成するため、リングオシレータOsc2に含まれる反転ゲートの数は、リングオシレータOsc1に含まれる反転ゲートの数以下である。リングオシレータOsc2に含まれる反転ゲートの伝達遅延が、リングオシレータOsc1に含まれる反転ゲートの伝達遅延と異なる場合、パルスの持続時間を測定するモジュールは、リングオシレータOsc2に含まれる反転ゲートの伝達遅延とリングオシレータOsc1に含まれる反転ゲートの伝達遅延との間の関係により決定される乗算係数によって、デコーダDec2により送られる情報を乗算する乗算器Muを備えてもよい。オシレータOsc1およびオシレータOsc2の反転ゲートの電気的構造が異なる場合、反転ゲートの伝達遅延が電気的構造の関数であるように、オシレータOsc1およびオシレータOsc2の反転ゲートの伝達遅延が異なる。デコーダDec1およびデコーダDec2によって提供された情報は、公称電源電圧における任意の変動を補償するように減算される。減算は、システムに対して設定点を確立する。ループフィルタFilは、基本的に積分器であり、その入力が、減算の結果、平均すると0になる場合に限り、PLLの安定した状態は、達成される。測定された電気信号のレベルの持続時間は、係数Muが乗算され、オシレータOsc1の遷移の数とオシレータOsc2の遷移の数とが等しくなるようにする。図3に、リングオシレータとリングオシレータに関連付けられたデコーダの一例を示す。図3に、リングオシレータOsc1およびデコーダDec1を示す。簡単にするために、リングオシレータOsc1の電源電圧を変調する装置は、図3に表さない。リングオシレータOsc2およびデコーダDec2は、図3に表された構造と同じ構造を有することに留意すべきである。リングオシレータOsc1は、N個の反転ゲートInv0~InvN-1で構成される。簡単にするために、反転ゲートInv0、Inv1、Invm-1、InvN-5/2、InvN-3/2、InvN-1/2、InvN1/2、InvN-3、InvN-2、およびInvN-1だけを示す。反転ゲートInv0~InvN-1は、好ましくは、より正確な測定を得ることを可能にする、差動論理ゲートである。ラッチコンパレータTnL0~TnLN-1は、各反転ゲートInv0~InvN-1への入力に配置される。簡単にするために、ラッチコンパレータTnL0、TnL1、TnL2、TnLm、TnLN-3/2、TnLN1/2、TnLN1/2、TnLN3/2、TnLN-2、およびTnLN-1だけを示す。ラッチコンパレータTnL0~TnLN-1は、ラッチ信号Latの立ち上がりエッジにおける各反転ゲートInv0~InvN-1の入力における論理状態を格納する。これらのコンパレータからの出力は、図3に図示しないデコーダによるループ内の不安定点を決定するようにデコードされる。第1のカウンタCountAは、反転ゲートの第1の出力に配置され、例えば、反転ゲートInvm-1である。例えば、第1のカウンタCountAは、差動論理ゲートInvm-1からの非反転出力に配置される。第2のカウンタCountBは、同じ反転ゲートInvm-1の第2の出力に配置される。例えば、第1のカウンタCountAは、差動論理ゲートInvm-1からの反転出力に配置される。カウンタCountAおよびカウンタCountBは、不安定点によって完結されたループを数える。ラッチ信号LatによってトリガされたレジスタRegAは、カウンタCountAに接続される。ラッチ信号Latは、PLLの基準クロックの周期毎に1回、サンプルを開始する。ラッチ信号LatによってトリガされたレジスタRegBは、カウンタCountBに接続される。本発明により、カウンタCountAまたはカウンタCountBの値は、リングオシレータOsc1における不安定点の位置に基づいて選択される。カウンタの出力のレジスタは、ラッチ信号の立ち上がりエッジにおける内容を格納する。ある場合には、カウンタは、サンプリング信号の立ち上がりエッジの際の状態を変化させる処理の最中であり、破損したデータを生成してもよい。結果的にレジスタデータが利用できない場合、第2のカウンタからのデータは有効である。何故なら、2つのカウンタCountAおよびCountBが立ち上がりエッジにおいて動作しながら、差動論理ゲートの入力信号または出力信号が反対の位相であるため、第2のカウンタからのデータは、リングにおける不安定さの反対にあるからである。従って、不安定な位置をデコードすることは、カウンタCountAおよびカウンタCountBのどちらが、疑いようのない有効なデータを含むかを決定することを可能にする。ラッチ信号Latは、周期的な信号であり、反転ゲートInv0~InvN-1の入力状態を周期的にサンプルする。i番目のサンプルにおけるカウンタCountAまたはカウンタCountBの値は、C[i]で示され、リングにおける不安定点の位置は、p[i]で示される。リングオシレータOsc1、Osc2のそれぞれについて、サンプルiにおける不安定点のステージからステージへの遷移の総数Λ[i]は、Λ[i]=NC[i]p[i]で与えられる。各サンプルの間で、不安定点のゲートからゲートへの遷移の総数は、ΔΛ[i]=Λ[i]-Λ[i-1]に等しい。ΔΛ[i]は、負の値であり、カウンタCountAおよび/またはカウンタCountBが推定できる最大値を超えることに対応する。カウンタCountAおよび/またはカウンタCountBの値の補正は、実行される。信号PulがHighである状態の持続時間Δtは、リングオシレータOsc1を使用して測定される。リングオシレータOsc1によって供給された周波数は、信号PulがHighである場合、Fmaxと等しく、信号PulがLowである場合、Fminと等しい。2つの一連のサンプリングの間で、つまり、時間間隔Teで、リングオシレータOsc1における遷移の数は、ΔΛosc1[i]=ΔtNFmax-FminTeNFminで与えられる。2つの一連のサンプリングの間で、つまり、時間間隔Teで、リングオシレータOsc2における遷移の数は、ΔΛosc2[i]=TeMFosc2で与えられる。Mは、リングオシレータOsc2の反転ゲートの数であり、Fosc2は、オシレータOsc2の周波数である。リングオシレータOsc1における遷移の数とリングオシレータOsc2における遷移の数の差ΔΦ[i]は、ΔΦ[i]=ΔtNFmax-FminTeNFmin-TeMFosc2で与えられる。ΔΦ[i]が0と計算されることに対する持続時間Δt0は、Δt0=TeNFmin-MFosc2/NFmax-Fminで与えられる。この値Δt0は、フィルタFilへの入力における0の値を生成するパルスの持続時間であり、システムのレストポイントrestpointに対応する、すなわち、時間-デジタル変換器TDCへの入力における一定の位相差である。オシレータの周波数Fmax,Fmin,およびFosc2は、供給された電力における変動によって、同程度まで中断され、この量は、その変動とは独立している。図4に、本発明による、2つのリングオシレータに関連付けられたデコーダにおける変動の一例を示す。時間を横軸に表す。図4に表したのは、信号Pulであり、2つのサンプルの間のオシレータOsc1およびオシレータOsc2のカウンタの変動である。信号PulがHighである状態の持続時間Δtについて、オシレータOsc1によって与えられた周波数は、Fmaxと等しい。2つの一連のサンプリングの間で、つまり、時間間隔Teで、リングオシレータOsc1における遷移の数は、ΔΛosc1[i]=ΔtNFmax-FminTeNFminで与えられる。2つの一連のサンプリングの間で、つまり、時間間隔Teで、リングオシレータOsc2における遷移の数は、ΔΛosc2[i]=TeMFosc2で与えられる。リングオシレータOsc1における遷移の数とリングオシレータOsc2における遷移の数の差ΔΦ[i]は、図4に示されたErrであり、ΔΦ[i]=ΔtNFmax-FminTeNFmin-TeMFosc2で与えられる。勿論、本発明は、明細書に記載された実施形態に限定されない。逆に、本発明は、当業者の範囲内のどんな変形例も網羅し、特に本発明の様々な実施形態の組合せを包含する。"