"少なくとも正プラスの電源端子と、負マイナスの電源端子と、入力端子とを有し、前記入力端子は、抵抗を介して内部回路のゲートに接続されている半導体集積回路であって、ゲートとソースと基板が負の電源端子に接続されたNチャネル型以下Nchと記載するトランジスタと、ゲートが負の電源端子に接続され、ドレインが内部回路のゲートに接続され、ソースと基板wellが、前記Nchトランジスタのドレインに接続されている第一のPチャネル型以下Pchと記載するトランジスタを有することを特徴とするESD保護回路。少なくとも正プラスの電源端子と、負マイナスの電源端子と、入力端子とを有し、前記入力端子は、抵抗を介して内部回路のゲートに接続されている半導体集積回路であって、ゲートとソースと基板が負の電源端子に接続されたNチャネル型以下Nchと記載するトランジスタと、ゲートが負の電源端子に接続され、ドレインが内部回路のゲートに接続され、ソースと基板wellが、前記Nchトランジスタのドレインに接続されている第一のPチャネル型以下Pchと記載するトランジスタと、ゲートが正の電源端子に接続され、ドレインが、前記内部回路のゲートに接続された、第二のPchトランジスタと、ゲートが、前記内部回路に接続され、ドレインが正の電源端子に接続され、ソースと基板が、前記第二のPchトランジスタのソースと基板に接続された第三のPchトランジスタを有することを特徴とするESD保護回路。少なくとも正プラスの電源端子と、負マイナスの電源端子と、入力端子とを有し、前記入力端子は、抵抗を介して内部回路のゲートに接続されている半導体集積回路であって、ゲートとソースと基板が負の電源端子に接続されたNチャネル型以下Nchと記載するトランジスタと、ゲートが負の電源端子に接続され、ドレインが内部回路のゲートに接続され、ソースと基板wellが、前記Nchトランジスタのドレインに接続されている第一のPチャネル型以下Pchと記載するトランジスタと、ゲートとソースと基板が正の電源端子に接続された、第二のPchトランジスタと、ゲートとソースと基板が、前記内部回路のゲートに接続され、ドレインが前記第二のPchトランジスタのドレインに接続された第三のPchトランジスタを有することを特徴とするESD保護回路。前記Nchトランジスタ及び、第一のPchトランジスタの幅W長が、50μm以下であることを特徴とする請求項1乃至4記載のESD保護回路。しかしながら、従来の保護回路は、バッテリ101を、プラスと-マイナスを逆に接続した場合、すなわち、VDD端子121に、バッテリの-マイナス端子を接続し、VSS端子122にバッテリのプラス端子を接続した場合、ESD保護素子11、及び13の寄生ダイオード11D、及び13Dが、順方向にバイアスされ電流が流れて、発熱し、最悪の場合、ICが破壊するという課題があった。そこで、本発明の目的は従来のこのような課題を解決して、バッテリが逆に接続されても、電流が流れて破壊することのないESD保護回路を提供することを目的としている。本発明は、CDM用のESD保護回路のOFFトランジスタ11、13に直列に、寄生ダイオードが、前記OFFトランジスタと逆向きになるようにトランジスタ素子を挿入する回路構成とすることで、上記課題を解決したものである。以上のような本発明のESD保護回路によれば、バッテリが逆接続されても、ICに大電流が流れることなく、破壊を防止することが出来る。本発明を実施するための形態について、図面を参照して説明する。図1は、本発明のESD保護回路の第一の実施例を示す回路図である。本発明のESD保護回路110は、Nchトランジスタ11と、Pchトランジスタ12、13、14と、抵抗15とからなる。抵抗15は、従来と同様であり、意図的に挿入しても、配線による寄生抵抗であっても構わない。Nchトランジスタ11は、ゲートとソースと基板がVSSに接続され、ドレインが、Pchトランジスタ12のソースと基板wellに接続されている。Pchトランジスタ12は、ゲートがVSSに接続され、ドレインが内部回路130のゲートと抵抗15とPchトランジスタ13のドレインとPchトランジスタ14のゲートに接続されている。Pchトランジスタ14は、ドレインがVDDに接続され、ソースと基板wellがPchトランジスタ13のソースと基板wellに接続されている。Pchトランジスタ13は、ゲートがVDDに接続され、ドレインが内部回路130のゲートと抵抗15とPchトランジスタ12のドレインとPchトランジスタ14のゲートに接続されている。11D、12D,13D,14Dは、それぞれ、Nchドランジスタ11と、Pchトランジスタ12、13,14の寄生ダイオードを示している。従来のESD保護回路図4と比較すると、Nchトランジスタ11とPchトランジスタ13は、従来と同じOFFトランジスタとして機能し、Pchトランジスタ12と14が追加されている。次に、バッテリを正常に接続した場合と、逆に接続した場合の動作について、説明する。図1は、バッテリを正常に接続した状態を示している。その状態では、Nchトランジスタ11とPchトランジスタ13は、従来と同様にOFFトランジスタとして機能するため、ハイインピーダンスとなり、Pchトランジスタ12と14が追加されても、動作に影響を与えることはない。次に、CDMで、ICが高い電圧に帯電されている状態で、入力端子120から放電する場合、仮に、VSS端子に対して、内部回路130のゲートが高い電位になろうとしても、Pchトランジスタ12がONすることで、Nchトランジスタ11のドレインに内部回路130のゲートの電圧がかかり、Nchトランジスタ11がOFFトランジスタとしてブレークダウンすることで、内部回路130のゲートとVSS間に高い電圧差はかからない。一方、VSS端子に対して、内部回路130のゲートが低い電位になろうとしても、Nchトランジスタの寄生ダイオード11DがONすることで、Pchトランジスタ12のソースにほぼVSSの電圧がかかり、Pchトランジスタ12がOFFトランジスタとしてブレークダウンすることで、内部回路130のゲートとVSS間に高い電圧差はかからない。同様に、VDD端子に対して、内部回路130のゲート電位が高い電位になろうとしても、Pchトランジスタ13がONすることで、Pchトランジスタ14のソースと基板wellにVDDの電圧がかかり、Pchトランジスタ14がOFFトランジスタとしてブレークダウンすることで、内部回路130のゲートとVDD間に高い電圧差はかからない。一方、VDD端子に対して、内部回路130のゲートが低い電位になろうとしても、Pchトランジスタ14がONして、Pchトランジスタ13のドレインにVDDの電圧がかかり、Pchトランジスタ13がOFFトランジスタとしてブレークダウンすることで、内部回路130のゲートとVDD間に高い電圧差はかからない。つまり、CDMのESD保護回路として従来と同様の機能を果たす。一方、バッテリを逆に接続した場合、VDDとVSS間には、ダイオードが順方向で接続される経路がない必ず逆方向のダイオードが直列になるため、従来のように電流が流れることはない。また、入力端子120が、VDDあるいはVSSに接続されていても、入力端子120とVDD間またはVSS間に、ダイオードが順方向で接続される経路がない必ず逆方向のダイオードが直列になるため、電流が流れることはない。図2に、Nchトランジスタ11とPchトランジスタ12、13、14の断面図を示す。INは、抵抗15を介して、IN端子へ接続されるが、ここでは抵抗15は、割愛している。P基板上に、第一のNwellと第二のNwellがあり、第一のNwell中に、Pchトランジスタ13、14が作製され、第二のNwell中に、Pchトランジスタ12が作製される。前述のようにNchトランジスタ11とPchトランジスタ12は、VSSと内部回路130のゲート入力間で、CDMに対する効果があり、Pchトランジスタ13と14は、VDDと内部回路130のゲート入力間で、CDMに対する効果があるため、内部回路とVDDまたはVSS間の、片側だけであっても、CDMに対する効果があることは明白である。図3に、本発明のESD保護回路の第二の実施例を示す。図2との違いは、Pchトランジスタ13と14が、VDDと内部回路の入力ゲート間で、入れ替わっている点である。即ち、Pchトランジスタ13のゲートとソースと基板wellは、VDDに接続され、ドレインは、Pchトランジスタ14のドレインに接続され、Pchトランジスタ14のソースと基板wellとゲートは、Pchトランジスタ12のドレイン、抵抗15及び、内部回路130のゲートに接続されている。実施例1と同様に、バッテリを正常に接続した状態図3の状態では、トランジスタ13、14はOFFしているハイインピーダンス状態ため、動作に影響を与えることはない。次に、CDMで、ICが高い電圧に帯電されている状態で、入力端子120から放電する場合、仮に、VDD端子に対して、内部回路130のゲートが高い電位になろうとしても、Pchトランジスタ13の寄生ダイオード13Dが順方向となるので、Pchトランジスタ14のドレインには、ほぼVDDと同じ電圧がかかり、Pchトランジスタ14が、OFFトランジスタとしてブレークダウンすることで、内部回路130のゲートとVDD間に高い電圧差はかからない。一方、VDD端子に対して、内部回路130のゲートが低い電位になろうとしても、Pchトランジスタ14の寄生ダイオード14Dが順方向となるので、Pchトランジスタ13のドレインには、ほぼ内部回路130のゲートと同じ電圧がかかり、Pchトランジスタ13が、OFFトランジスタとしてブレークダウンすることで、内部回路130のゲートとVDD間に高い電圧差はかからない。バッテリを逆に接続した場合は実施例1と同様に、VDDとVSS間には、ダイオードが順方向で接続される経路がない必ず逆方向のダイオードが直列になるため、電流が流れることはない。また、入力端子120が、VDDあるいはVSSに接続されていても、入力端子120とVDD間またはVSS間に、ダイオードが順方向で接続される経路がない必ず逆方向のダイオードが直列になるため、電流が流れることはない。また、CDM用のESD保護素子のNchトランジスタ11、Pchトランジスタ12、13、14のW長トランジスタ幅は、内部回路130のゲートの電荷を逃がすのが目的であり、メインのESD保護素子100のW長よりも小さくて、十分効果があり、W=50μm以下でも構わない。"