異なる色を呈する複数の光源のそれぞれが点滅を繰り返し、且つm行n列m、nは、4以上の自然数に配設された複数の画素毎にそれぞれの色を呈する光の透過を制御することで画素部に画像を形成する液晶表示装置の駆動方法であって、1行目乃至A行目Aは、m/2以下の自然数に配設された複数の画素に対して第1の色用画像信号を入力し且つA1行目乃至2A行目に配設された複数の画素に対して第2の色用画像信号を入力する期間内において、1行目乃至B行目Bは、A/2以下の自然数に配設された複数の画素に対して前記第1の色用画像信号が入力され且つA1行目乃至AB行目に配設された複数の画素に対して前記第2の色用画像信号が入力された後に、前記1行目乃至B行目に配設された複数の画素のそれぞれにおいて第1の色を呈する光の透過を制御し且つ前記A1行目乃至AB行目に配設された画素のそれぞれにおいて第2の色を呈する光の透過を制御し、前記第1の色を呈する光又は前記第2の色を呈する光は、白色を呈する光であることを特徴とする液晶表示装置の駆動方法。請求項1において、前記白色を呈する光は、前記異なる色を呈する複数の光源の少なくとも2つを同時に点灯させることによって形成される液晶表示装置の駆動方法。請求項1において、前記白色を呈する光は、前記異なる色を呈する複数の光源に含まれる1つの光源のみの点灯によって形成される液晶表示装置の駆動方法。請求項1乃至請求項3のいずれか一項において、C行目Cは、A以下の自然数に配設された複数の画素及びAC行目に配設された複数の画素に対して、異なる期間において画像信号が入力されることを特徴とする液晶表示装置の駆動方法。請求項1乃至請求項3のいずれか一項において、C行目Cは、A以下の自然数に配設された複数の画素及びAC行目に配設された複数の画素に対して、同一期間において画像信号が入力されることを特徴とする液晶表示装置の駆動方法。上述したように、フィールドシーケンシャル方式によって表示を行う液晶表示装置では色情報が時間分割される。そのため、利用者の瞬きなど短時間の表示の遮りに起因して特定の表示情報が欠落することによって、当該利用者に視認される表示が本来の表示情報に基づく表示から変化劣化することカラーブレイク、色割れともいうがある。そこで、本発明の一態様は、フィールドシーケンシャル方式によって表示を行う液晶表示装置の画質の低下を抑制することを課題の一とする。本発明の一態様は、異なる色を呈する複数の光源のそれぞれが点滅を繰り返し、且つm行n列m、nは、4以上の自然数に配設された複数の画素毎にそれぞれの色を呈する光の透過を制御することで画素部に画像を形成する液晶表示装置の駆動方法であって、1行目乃至A行目Aは、m/2以下の自然数に配設された複数の画素に対して第1の色用画像信号を入力し且つA1行目乃至2A行目に配設された複数の画素に対して第2の色用画像信号を入力する期間内において、1行目乃至B行目Bは、A/2以下の自然数に配設された複数の画素に対して第1の色用画像信号が入力され且つA1行目乃至AB行目に配設された複数の画素に対して第2の画像信号が入力された後に、1行目乃至B行目に配設された複数の画素のそれぞれにおいて第1の色を呈する光の透過を制御し且つA1行目乃至AB行目に配設された画素のそれぞれにおいて第2の色を呈する光の透過を制御し、第1の色を呈する光又は第2の色を呈する光は、白色を呈する光であることを特徴とする液晶表示装置の駆動方法である。本発明の一態様の液晶表示装置は、画素部全面において画像信号の書き込み及びバックライトの点灯を順次行うのではなく、画素部の特定の領域毎に画像信号の書き込み及びバックライトの点灯を順次行うことが可能である。これにより、当該液晶表示装置の各画素に対する画像信号の入力頻度を向上させることなどが可能になる。その結果、当該液晶表示装置において生じるカラーブレイクなどの表示劣化を抑制し、画質を向上させることが可能である。以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下において述べる液晶表示装置は、様々な液晶モードの液晶表示装置に対して適用することが可能である。具体的には、以下に述べる液晶表示装置として、TNTwistedNematic型、VAVerticalAlignment型、OCBOpticallyCompensatedBirefringence型、IPSIn-PlaneSwitching型、MVAMulti-domainVerticalAlignment型などを適用することが可能である。また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、カイラル剤や紫外線硬化樹脂を添加して温度範囲を改善する。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が10μsec.以上100μsec.以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さいため好ましい。実施の形態1本実施の形態では、本発明の一態様の液晶表示装置について図1~図6を参照して説明する。<液晶表示装置の構成例>図1Aは、液晶表示装置の構成例を示す図である。図1Aに示す液晶表示装置は、画素部10と、走査線駆動回路11と、信号線駆動回路12と、各々が平行又は略平行に配設され、且つ走査線駆動回路11によって電位が制御されるm本の走査線13と、各々が平行又は略平行に配設され、且つ信号線駆動回路12によって電位が制御される、n本の信号線14と、を有する。さらに、画素部10は、3つの領域領域101~領域103に分割され、領域毎にマトリクス状に配設された複数の画素を有する。なお、各走査線13は、画素部10においてm行n列に配設された複数の画素のうち、いずれかの行に配設されたn個の画素に電気的に接続される。また、各信号線14は、m行n列に配設された複数の画素のうち、いずれかの列に配設されたm個の画素に電気的に接続される。図1Bは、図1Aに示す液晶表示装置が有する画素15の回路図の一例を示す図である。図1Bに示す画素15は、ゲートが走査線13に電気的に接続され、ソース及びドレインの一方が信号線14に電気的に接続されたトランジスタ16と、一方の電極がトランジスタ16のソース及びドレインの他方に電気的に接続され、他方の電極が容量電位を供給する配線容量配線ともいうに電気的に接続された容量素子17と、一方の電極画素電極ともいうがトランジスタ16のソース及びドレインの他方及び容量素子17の一方の電極に電気的に接続され、他方の電極対向電極ともいうが対向電位を供給する配線に電気的に接続された液晶素子18と、を有する。なお、トランジスタ16は、nチャネル型のトランジスタである。また、容量電位と対向電位を同一の電位とすることが可能である。<走査線駆動回路11の構成例>図2Aは、図1Aに示す液晶表示装置が有する走査線駆動回路11の構成例を示す図である。図2Aに示す走査線駆動回路11は、第1の走査線駆動回路用クロック信号GCK1を供給する配線乃至第4の走査線駆動回路用クロック信号GCK4を供給する配線と、第1のパルス幅制御信号PWC1を供給する配線乃至第6のパルス幅制御信号PWC6を供給する配線と、1行目に配設された走査線13に電気的に接続された第1のパルス出力回路20_1、乃至、m行目に配設された走査線13に電気的に接続された第mのパルス出力回路20_mと、を有する。なお、ここでは、第1のパルス出力回路20_1~第kのパルス出力回路20_kkは、m/2未満の4の倍数が、領域101に配設された走査線13に電気的に接続され、第k1のパルス出力回路20_k1~第2kのパルス出力回路20_2kが、領域102に配設された走査線13に電気的に接続され、第2k1のパルス出力回路20_2k1~第mのパルス出力回路20_mが領域103に配設された走査線13に電気的に接続されることとする。また、第1のパルス出力回路20_1乃至第mのパルス出力回路20_mは、第1のパルス出力回路20_1に入力される走査線駆動回路用スタートパルスGSPをきっかけとしてシフト期間毎にシフトパルスを順次シフトする機能を有する。さらに、第1のパルス出力回路20_1乃至第mのパルス出力回路20_mにおいて複数のシフトパルスのシフトを並行して行うことが可能である。すなわち、第1のパルス出力回路20_1乃至第mのパルス出力回路20_mにおいてシフトパルスのシフトが行われている期間内であっても、第1のパルス出力回路20_1に走査線駆動回路用スタートパルスGSPを入力することが可能である。図2Bは、上記信号の具体的な波形の一例を示す図である。図2Bに示す第1の走査線駆動回路用クロック信号GCK1は、周期的にハイレベルの電位高電源電位Vddとロウレベルの電位低電源電位Vssを繰り返す、デューティー比が1/4の信号である。また、第2の走査線駆動回路用クロック信号GCK2は、第1の走査線駆動回路用クロック信号GCK1から1/4周期分位相がずれた信号であり、第3の走査線駆動回路用クロック信号GCK3は、第1の走査線駆動回路用クロック信号GCK1から1/2周期位相がずれた信号であり、第4の走査線駆動回路用クロック信号GCK4は、第1の走査線駆動回路用クロック信号GCK1から3/4周期位相がずれた信号である。第1のパルス幅制御信号PWC1は、周期的にハイレベルの電位高電源電位Vddとロウレベルの電位低電源電位Vssを繰り返す、デューティー比が1/3の信号である。また、第2のパルス幅制御信号PWC2は、第1のパルス幅制御信号PWC1から1/6周期位相がずれた信号であり、第3のパルス幅制御信号PWC3は、第1のパルス幅制御信号PWC1から1/3周期位相がずれた信号であり、第4のパルス幅制御信号PWC4は、第1のパルス幅制御信号PWC1から1/2周期位相がずれた信号であり、第5のパルス幅制御信号PWC5は、第1のパルス幅制御信号PWC1から2/3周期位相がずれた信号であり、第6のパルス幅制御信号PWC6は、第1のパルス幅制御信号PWC1から5/6周期位相がずれた信号である。なお、ここでは、第1の走査線駆動回路用クロック信号GCK1乃至第4の走査線駆動回路用クロック信号GCK4のパルス幅と第1のパルス幅制御信号PWC1乃至第6のパルス幅制御信号PWC6のパルス幅の比は、3:2とする。上述した液晶表示装置においては、第1のパルス出力回路20_1乃至第mのパルス出力回路20_mとして、同一の構成を有する回路を適用することができる。ただし、パルス出力回路が有する複数の端子の電気的な接続関係は、パルス出力回路毎に異なる。具体的な接続関係について図2A、Cを参照して説明する。第1のパルス出力回路20_1乃至第mのパルス出力回路20_mのそれぞれは、端子21~端子27を有する。なお、端子21~端子24及び端子26は入力端子であり、端子25及び端子27は出力端子である。まず、端子21について述べる。第1のパルス出力回路20_1の端子21は、走査線駆動回路用スタートパルスGSPを供給する配線に電気的に接続され、第2のパルス出力回路20_2~第mのパルス出力回路20_mの端子21は、前段のパルス出力回路の端子27に電気的に接続される。次いで、端子22について述べる。第4a-3のパルス出力回路aは、m/4以下の自然数の端子22は、第1の走査線駆動回路用クロック信号GCK1を供給する配線に電気的に接続され、第4a-2のパルス出力回路の端子22は、第2の走査線駆動回路用クロック信号GCK2を供給する配線に電気的に接続され、第4a-1のパルス出力回路の端子22は、第3の走査線駆動回路用クロック信号GCK3を供給する配線に電気的に接続され、第4aのパルス出力回路の端子22は、第4の走査線駆動回路用クロック信号GCK4を供給する配線に電気的に接続される。次いで、端子23について述べる。第4a-3のパルス出力回路の端子23は、第2の走査線駆動回路用クロック信号GCK2を供給する配線に電気的に接続され、第4a-2のパルス出力回路の端子23は、第3の走査線駆動回路用クロック信号GCK3を供給する配線に電気的に接続され、第4a-1のパルス出力回路の端子23は、第4の走査線駆動回路用クロック信号GCK4を供給する配線に電気的に接続され、第4aのパルス出力回路の端子23は、第1の走査線駆動回路用クロック信号GCK1を供給する配線に電気的に接続される。次いで、端子24について述べる。第2b-1のパルス出力回路bは、k/2以下の自然数の端子24は、第1のパルス幅制御信号PWC1を供給する配線に電気的に接続され、第2bのパルス出力回路の端子24は、第4のパルス幅制御信号PWC4を供給する配線に電気的に接続され、第2c-1のパルス出力回路cは、k/21以上k以下の自然数の端子24は、第2のパルス幅制御信号PWC2を供給する配線に電気的に接続され、第2cのパルス出力回路の端子24は、第5のパルス幅制御信号PWC5を供給する配線に電気的に接続され、第2d-1のパルス出力回路dは、k1以上m/2以下の自然数の端子24は、第3のパルス幅制御信号PWC3を供給する配線に電気的に接続され、第2dのパルス出力回路の端子24は、第6のパルス幅制御信号PWC6を供給する配線に電気的に接続される。次いで、端子25について述べる。第xのパルス出力回路xは、m以下の自然数の端子25は、x行目に配設された走査線13_xに電気的に接続される。次いで、端子26について述べる。第yのパルス出力回路yは、m-1以下の自然数の端子26は、第y1のパルス出力回路の端子27に電気的に接続され、第mのパルス出力回路の端子26は、第mのパルス出力回路用ストップ信号STPを供給する配線に電気的に接続される。なお、第mのパルス出力回路用ストップ信号STPは、仮に第m1のパルス出力回路が設けられていれば、当該第m1のパルス出力回路の端子27から出力される信号に相当する信号である。具体的には、これらの信号は、実際にダミー回路として第m1のパルス出力回路を設けること、又は外部から当該信号を直接入力することなどによって第mのパルス出力回路に供給することができる。各パルス出力回路の端子27の接続関係は既出である。そのため、ここでは前述の説明を援用することとする。<パルス出力回路の構成例>図3Aは、図2A、Cに示すパルス出力回路の構成例を示す図である。図3Aに示すパルス出力回路は、トランジスタ31乃至トランジスタ39を有する。トランジスタ31は、ソース及びドレインの一方が高電源電位Vddを供給する配線以下、高電源電位線ともいうに電気的に接続され、ゲートが端子21に電気的に接続される。トランジスタ32は、ソース及びドレインの一方が低電源電位Vssを供給する配線以下、低電源電位線ともいうに電気的に接続され、ソース及びドレインの他方がトランジスタ31のソース及びドレインの他方に電気的に接続される。トランジスタ33は、ソース及びドレインの一方が端子22に電気的に接続され、ソース及びドレインの他方が端子27に電気的に接続され、ゲートがトランジスタ31のソース及びドレインの他方並びにトランジスタ32のソース及びドレインの他方に電気的に接続される。トランジスタ34は、ソース及びドレインの一方が低電源電位線に電気的に接続され、ソース及びドレインの他方が端子27に電気的に接続され、ゲートがトランジスタ32のゲートに電気的に接続される。トランジスタ35は、ソース及びドレインの一方が低電源電位線に電気的に接続され、ソース及びドレインの他方がトランジスタ32のゲート及びトランジスタ34のゲートに電気的に接続され、ゲートが端子21に電気的に接続される。トランジスタ36は、ソース及びドレインの一方が高電源電位線に電気的に接続され、ソース及びドレインの他方がトランジスタ32のゲート、トランジスタ34のゲート、並びにトランジスタ35のソース及びドレインの他方に電気的に接続され、ゲートが端子26に電気的に接続される。なお、トランジスタ36のソース及びドレインの一方が、低電源電位Vssよりも高電位であり且つ高電源電位Vddよりも低電位である電源電位Vccを供給する配線に電気的に接続される構成とすることもできる。トランジスタ37は、ソース及びドレインの一方が高電源電位線に電気的に接続され、ソース及びドレインの他方がトランジスタ32のゲート、トランジスタ34のゲート、トランジスタ35のソース及びドレインの他方、並びにトランジスタ36のソース及びドレインの他方に電気的に接続され、ゲートが端子23に電気的に接続される。なお、トランジスタ37のソース及びドレインの一方が、電源電位Vccを供給する配線に電気的に接続される構成とすることもできる。トランジスタ38は、ソース及びドレインの一方が端子24に電気的に接続され、ソース及びドレインの他方が端子25に電気的に接続され、ゲートがトランジスタ31のソース及びドレインの他方、トランジスタ32のソース及びドレインの他方、並びにトランジスタ33のゲートに電気的に接続される。トランジスタ39は、ソース及びドレインの一方が低電源電位線に電気的に接続され、ソース及びドレインの他方が端子25に電気的に接続され、ゲートがトランジスタ32のゲート、トランジスタ34のゲート、トランジスタ35のソース及びドレインの他方、トランジスタ36のソース及びドレインの他方、並びにトランジスタ37のソース及びドレインの他方に電気的に接続される。なお、以下においては、トランジスタ31のソース及びドレインの他方、トランジスタ32のソース及びドレインの他方、トランジスタ33のゲート、並びにトランジスタ38のゲートが電気的に接続するノードをノードAとし、トランジスタ32のゲート、トランジスタ34のゲート、トランジスタ35のソース及びドレインの他方、トランジスタ36のソース及びドレインの他方、トランジスタ37のソース及びドレインの他方、並びにトランジスタ39のゲートが電気的に接続するノードをノードBとして説明する。<パルス出力回路の動作例>上述したパルス出力回路の動作例について図3B~Dを参照して説明する。なお、ここでは、第1のパルス出力回路20_1の端子21に入力される走査線駆動回路用スタートパルスの入力タイミングを制御することで、第1のパルス出力回路20_1、第k1のパルス出力回路20_k1、及び第2k1のパルス出力回路20_2k1の端子27から同一タイミングでシフトパルスを出力する場合の動作例について説明する。具体的には、図3Bは、走査線駆動回路用スタートパルスGSPが入力される際の第1のパルス出力回路20_1の各端子に入力される信号の電位、並びにノードA及びノードBの電位を示しており、図3Cは、第kのパルス出力回路20_kからハイレベルの電位が入力される際の第k1のパルス出力回路20_k1の各端子に入力される信号の電位、並びにノードA及びノードBの電位を示しており、図3Dは、第2kのパルス出力回路20_2kからハイレベルの電位が入力される際の第2k1のパルス出力回路20_2k1の各端子に入力される信号の電位、並びにノードA及びノードBの電位を示している。なお、図3B~Dでは、各端子に入力される信号を括弧書きで付記している。また、それぞれの後段に配設されるパルス出力回路第2のパルス出力回路20_2、第k2のパルス出力回路20_k2、第2k2のパルス出力回路20_2k2の端子25から出力される信号Gout2、Goutk2、Gout2k2及び端子27の出力信号SRout2=第1のパルス出力回路20_1の端子26の入力信号、SRoutk2=第k1のパルス出力回路20_k1の端子26の入力信号、SRout2k2=第2k1のパルス出力回路20_2k1の端子26の入力信号も付記している。なお、図中において、Goutは、パルス出力回路の走査線に対する出力信号を表し、SRoutは、当該パルス出力回路の、後段のパルス出力回路に対する出力信号を表している。まず、図3Bを参照して、第1のパルス出力回路20_1に走査線駆動回路用スタートパルスが入力される場合について説明する。期間t1において、端子21にハイレベルの電位高電源電位Vddが入力される。これにより、トランジスタ31、35がオン状態となる。そのため、ノードAの電位がハイレベルの電位高電源電位Vddからトランジスタ31のしきい値電圧分下降した電位に上昇し、且つノードBの電位が低電源電位Vssに下降する。これに付随して、トランジスタ33、38がオン状態となり、トランジスタ32、34、39がオフ状態となる。以上により、期間t1において、端子27から出力される信号は、端子22に入力される信号となり、端子25から出力される信号は、端子24に入力される信号となる。ここで、期間t1において、端子22及び端子24に入力される信号は、共にロウレベルの電位低電源電位Vssである。そのため、期間t1において、第1のパルス出力回路20_1は、第2のパルス出力回路20_2の端子21、及び画素部において1行目に配設された走査線にロウレベルの電位低電源電位Vssを出力する。期間t2において、各端子に入力される信号は期間t1から変化しない。そのため、端子25及び端子27から出力される信号も変化せず、共にロウレベルの電位低電源電位Vssを出力する。期間t3において、端子24にハイレベルの電位高電源電位Vddが入力される。なお、ノードAの電位トランジスタ31のソースの電位は、期間t1においてハイレベルの電位高電源電位Vddからトランジスタ31のしきい値電圧分下降した電位まで上昇している。そのため、トランジスタ31はオフ状態となっている。この時、端子24にハイレベルの電位高電源電位Vddが入力されることで、トランジスタ38のソースとゲートの容量結合によって、ノードAの電位トランジスタ38のゲートの電位がさらに上昇するブートストラップ動作。また、当該ブートストラップ動作を行うことによって、端子25から出力される信号が端子24に入力されるハイレベルの電位高電源電位Vddから下降することがない。そのため、期間t3において、第1のパルス出力回路20_1は、画素部において1行目に配設された走査線にハイレベルの電位高電源電位Vdd=選択信号を出力する。期間t4において、端子22にハイレベルの電位高電源電位Vddが入力される。ここで、ノードAの電位は、ブートストラップ動作によって上昇しているため、端子27から出力される信号が端子22に入力されるハイレベルの電位高電源電位Vddから下降することがない。そのため、期間t4において、端子27からは、端子22に入力されるハイレベルの電位高電源電位Vddが出力される。すなわち、第1のパルス出力回路20_1は、第2のパルス出力回路20_2の端子21にハイレベルの電位高電源電位Vdd=シフトパルスを出力する。また、期間t4において、端子24に入力される信号はハイレベルの電位高電源電位Vddを維持するため、第1のパルス出力回路20_1から画素部において1行目に配設された走査線に対して出力される信号は、ハイレベルの電位高電源電位Vdd=選択信号のままである。なお、期間t4における当該パルス出力回路の出力信号には直接関与しないが、端子21にロウレベルの電位低電源電位Vssが入力されるためトランジスタ35はオフ状態となる。期間t5において、端子24にロウレベルの電位低電源電位Vssが入力される。ここで、トランジスタ38はオン状態を維持する。そのため、期間t5において、第1のパルス出力回路20_1から画素部において1行目に配設された走査線に対して出力される信号は、ロウレベルの電位低電源電位Vssとなる。期間t6において、各端子に入力される信号は期間t5から変化しない。そのため、端子25及び端子27から出力される信号も変化せず、端子25からはロウレベルの電位低電源電位Vssが出力され、端子27からはハイレベルの電位高電源電位Vdd=シフトパルスが出力される。期間t7において、端子23にハイレベルの電位高電源電位Vddが入力される。これにより、トランジスタ37がオン状態となる。そのため、ノードBの電位がハイレベルの電位高電源電位Vddからトランジスタ37のしきい値電圧分下降した電位に上昇する。つまり、トランジスタ32、34、39がオン状態となる。また、これに付随して、ノードAの電位がロウレベルの電位低電源電位Vssへと下降する。つまり、トランジスタ33、38がオフ状態となる。以上により、期間t7において、端子25及び端子27から出力される信号は、共に低電源電位Vssとなる。すなわち、期間t7において、第1のパルス出力回路20_1は、第2のパルス出力回路20_2の端子21、及び画素部において1行目に配設された走査線に低電源電位Vssを出力する。次いで、図3Cを参照して、第k1のパルス出力回路20_k1の端子21に第kのパルス出力回路20_kからシフトパルスが入力される場合について説明する。期間t1及び期間t2において、第k1のパルス出力回路20_k1の動作は、上述した第1のパルス出力回路20_1と同様である。そのため、ここでは前述の説明を援用することとする。期間t3において、各端子に入力される信号は期間t2から変化しない。そのため、端子25及び端子27から出力される信号も変化せず、共にロウレベルの電位低電源電位Vssを出力する。期間t4において、端子22及び端子24にハイレベルの電位高電源電位Vddが入力される。なお、ノードAの電位トランジスタ31のソースの電位は、期間t1においてハイレベルの電位高電源電位Vddからトランジスタ31のしきい値電圧分下降した電位まで上昇している。そのため、トランジスタ31は、期間t1においてオフ状態となっている。ここで、端子22及び端子24にハイレベルの電位高電源電位Vddが入力されることで、トランジスタ33のソースとゲート及びトランジスタ38のソースとゲートの容量結合によって、ノードAの電位トランジスタ33、38のゲートの電位がさらに上昇するブートストラップ動作。また、当該ブートストラップ動作を行うことによって、端子25及び端子27から出力される信号が端子22及び端子24に入力されるハイレベルの電位高電源電位Vddから下降することがない。そのため、期間t4において、第k1のパルス出力回路20_k1は、画素部においてk1行目に配設された走査線及び第k2のパルス出力回路20_k2の端子21にハイレベルの電位高電源電位Vdd=選択信号、シフトパルスを出力する。期間t5において、各端子に入力される信号は期間t4から変化しない。そのため、端子25及び端子27から出力される信号も変化せず、ハイレベルの電位高電源電位Vdd=選択信号、シフトパルスを出力する。期間t6において、端子24にロウレベルの電位低電源電位Vssが入力される。ここで、トランジスタ38はオン状態を維持する。そのため、期間t6において、第k1のパルス出力回路20_k1から画素部においてk1行目に配設された走査線に対して出力される信号は、ロウレベルの電位低電源電位Vssとなる。期間t7において、端子23にハイレベルの電位高電源電位Vddが入力される。これにより、トランジスタ37がオン状態となる。そのため、ノードBの電位がハイレベルの電位高電源電位Vddからトランジスタ37のしきい値電圧分下降した電位に上昇する。つまり、トランジスタ32、34、39がオン状態となる。また、これに付随して、ノードAの電位がロウレベルの電位低電源電位Vssへと下降する。つまり、トランジスタ33、38がオフ状態となる。以上により、期間t7において、端子25及び端子27から出力される信号は、共に低電源電位Vssとなる。すなわち、期間t7において、第k1のパルス出力回路20_k1は、第k2のパルス出力回路20_k2の端子21、及び画素部においてk1行目に配設された走査線に低電源電位Vssを出力する。次いで、図3Dを参照して、第2k1のパルス出力回路20_2k1の端子21に第2kのパルス出力回路20_2kからシフトパルスが入力される場合について説明する。期間t1乃至期間t3において、第2k1のパルス出力回路20_2k1の動作は、上述した第k1のパルス出力回路20_k1と同様である。そのため、ここでは前述の説明を援用することとする。期間t4において、端子22にハイレベルの電位高電源電位Vddが入力される。なお、ノードAの電位トランジスタ31のソースの電位は、期間t1においてハイレベルの電位高電源電位Vddからトランジスタ31のしきい値電圧分下降した電位まで上昇している。そのため、トランジスタ31は、期間t1においてオフ状態となっている。ここで、端子22にハイレベルの電位高電源電位Vddが入力されることで、トランジスタ33のソースとゲートの容量結合によって、ノードAの電位トランジスタ33のゲートの電位がさらに上昇するブートストラップ動作。また、当該ブートストラップ動作を行うことによって、端子27から出力される信号が端子22に入力されるハイレベルの電位高電源電位Vddから下降することがない。そのため、期間t4において、第2k1のパルス出力回路20_2k1は、第2k2のパルス出力回路20_2k2の端子21にハイレベルの電位高電源電位Vdd=シフトパルスを出力する。なお、期間t4における当該パルス出力回路の出力信号には直接関与しないが、端子21にロウレベルの電位低電源電位Vssが入力されるためトランジスタ35はオフ状態となる。期間t5において、端子24にハイレベルの電位高電源電位Vddが入力される。ここで、ノードAの電位は、ブートストラップ動作によって上昇しているため、端子25から出力される信号が端子24に入力されるハイレベルの電位高電源電位Vddから下降することがない。そのため、期間t5において、端子25からは、端子22に入力されるハイレベルの電位高電源電位Vddが出力される。すなわち、第2k1のパルス出力回路20_2k1は、画素部において2k1行目に配設された走査線にハイレベルの電位高電源電位Vdd=選択信号を出力する。また、期間t5において、端子22に入力される信号はハイレベルの電位高電源電位Vddを維持するため、第2k1のパルス出力回路20_2k1から第2k2のパルス出力回路20_2k2の端子21に対して出力される信号は、ハイレベルの電位高電源電位Vdd=シフトパルスのままである。期間t6において、各端子に入力される信号は期間t5から変化しない。そのため、端子25及び端子27から出力される信号も変化せず、共にハイレベルの電位高電源電位Vdd=選択信号、シフトパルスを出力する。期間t7において、端子23にハイレベルの電位高電源電位Vddが入力される。これにより、トランジスタ37がオン状態となる。そのため、ノードBの電位がハイレベルの電位高電源電位Vddからトランジスタ37のしきい値電圧分下降した電位に上昇する。つまり、トランジスタ32、34、39がオン状態となる。また、これに付随して、ノードAの電位がロウレベルの電位低電源電位Vssへと下降する。つまり、トランジスタ33、38がオフ状態となる。以上により、期間t7において、端子25及び端子27から出力される信号は、共に低電源電位Vssとなる。すなわち、期間t7において、第2k1のパルス出力回路20_2k1は、第2k2のパルス出力回路20_2k2の端子21、及び画素部において2k1行目に配設された走査線に低電源電位Vssを出力する。図3B~Dに示すように、第1のパルス出力回路20_1乃至第mのパルス出力回路20_mでは、走査線駆動回路用スタートパルスGSPの入力タイミングを制御することで、複数のシフトパルスのシフトを並行して行うことが可能である。具体的には、走査線駆動回路用スタートパルスGSPの入力後、第kのパルス出力回路20_kの端子27からシフトパルスが出力されるタイミングと同じタイミングで再度走査線駆動回路用スタートパルスGSPを入力することによって、第1のパルス出力回路20_1及び第k1のパルス出力回路20_k1から同じタイミングでシフトパルスを出力させることが可能である。また、同様に走査線駆動回路用スタートパルスGSPを入力することによって、第1のパルス出力回路20_1、第k1のパルス出力回路20_k1、及び第2k1のパルス出力回路20_2k1から同じタイミングでシフトパルスを出力させることが可能である。加えて、第1のパルス出力回路20_1、第k1のパルス出力回路20_k1、及び第2k1のパルス出力回路20_2k1は、上記の動作に並行して、それぞれ異なるタイミングで走査線に対する選択信号の供給を行うことが可能である。すなわち、上述した走査線駆動回路は、固有のシフト期間を有するシフトパルスを複数シフトし且つ同一タイミングにおいてシフトパルスが入力された複数のパルス出力回路がそれぞれ異なるタイミングで走査線に対して選択信号を供給することが可能である。<信号線駆動回路12の構成例>図4Aは、図1Aに示す液晶表示装置が有する信号線駆動回路12の構成例を示す図である。図4Aに示す信号線駆動回路12は、第1の出力端子乃至第nの出力端子を有するシフトレジスタ120と、画像信号DATAを供給する配線と、ソース及びドレインの一方が画像信号DATAを供給する配線に電気的に接続され、ソース及びドレインの他方が画素部において1列目に配設された信号線に電気的に接続され、ゲートがシフトレジスタ120の第1の出力端子に電気的に接続されたトランジスタ121_1、乃至、ソース及びドレインの一方が画像信号DATAを供給する配線に電気的に接続され、ソース及びドレインの他方が画素部においてn列目に配設された信号線に電気的に接続され、ゲートがシフトレジスタ120の第nの出力端子に電気的に接続されたトランジスタ121_nと、を有する。なお、シフトレジスタ120は、信号線駆動回路用スタートパルスSSPをきっかけとしてシフト期間毎に順次第1の出力端子乃至第nの出力端子からハイレベルの電位を出力する機能を有する。すなわち、トランジスタ121_1乃至トランジスタ121_nは、シフト期間毎に順次オン状態となる。図4Bは、画像信号DATAを供給する配線が供給する画像信号のタイミングの一例を示す図である。図4Bに示すように、画像信号DATAを供給する配線は、期間t4において、1行目に配設された画素用画像信号data1を供給し、期間t5において、k1行目に配設された画素用画像信号datak1を供給し、期間t6において、2k1行目に配設された画素用画像信号data2k1を供給し、期間t7において、2行目に配設された画素用画像信号data2を供給する。以下、同様に画像信号DATAを供給する配線は、特定の行毎に配設された画素用画像信号を順次供給する。具体的には、s行目sは、k未満の自然数に配設された画素用画像信号→ks行目に配設された画素用画像信号→2ks行目に配設された画素用画像信号→s1行目に配設された画素用画像信号という順序で画像信号を供給する。上述した走査線駆動回路及び信号線駆動回路が当該動作を行うことにより、走査線駆動回路が有するパルス出力回路におけるシフト期間毎に画素部に配設された3行の画素に対する画像信号の書き込みを行うことが可能である。<バックライトの構成例>図5は、図1Aに示す液晶表示装置の画素部10の後方に設けられるバックライトの構成例を示す図である。図5に示すバックライトは、赤R、緑G、青Bのいずれか一を呈する光を発光する3種の光源を備えたバックライトユニット40を複数有する。なお、複数のバックライトユニット40は、マトリクス状に配設されており、且つ特定の領域毎に点灯を制御することが可能である。ここでは、m行n列に配設された複数の画素15に対するバックライトとして、少なくともt行n列毎ここでは、tは、k/4とするにバックライトユニット40が設けられ、該バックライトユニット40の点灯を独立に制御できることとする。すなわち、当該バックライトが、少なくとも1行目乃至t行目用バックライトユニット~2k3t1行目乃至m行目用バックライトユニットを有し、それぞれのバックライトユニット40の点灯を独立に制御できることとする。さらに、当該バックライトユニット40において、赤R、緑G、及び青Bの3色を呈する光源を同時に点灯させる赤R、緑G、及び青Bの3色を呈する光を混色することで、白Wを呈する光を形成することが可能であることとする。<液晶表示装置の動作例>図6は、上述した液晶表示装置における選択信号の走査と、バックライトの点灯タイミングとを示す図である。なお、図6において縦軸は画素部における行を表し、横軸は時間を表している。具体的には、図6において、1乃至mは、行数を表し、実線は、該当する行において画像信号が入力されるタイミングを表している。図6に示すように当該液晶表示装置では、1行目に配設された走査線~m行目に配設された走査線に対して順次選択信号を供給するのではなく、k行分隔離されて配設された走査線に対して順次選択信号を供給する1行目に配設された走査線→k1行目に配設された走査線→2k1行目に配設された走査線→2行目に配設された走査線という順序で選択信号を供給することが可能である。そのため、期間T1において、1行目に配設されたn個の画素からt行目に配設されたn個の画素を順次選択し、且つk1行目に配設されたn個の画素からkt行目に配設されたn個の画素を順次選択し、且つ2k1行目に配設されたn個の画素から2kt行目に配設されたn個の画素を順次選択することで、各画素に画像信号を入力することが可能である。なお、ここでは、1行目に配設されたn個の画素乃至t行目に配設されたn個の画素には、白Wを呈する光の透過を制御する画像信号が入力され、k1行目に配設されたn個の画素乃至kt行目に配設されたn個の画素には、青Bを呈する光の透過を制御する画像信号が入力され、2k1行目に配設されたn個の画素乃至2kt行目に配設されたn個の画素には、緑Gを呈する光の透過を制御する画像信号が入力されることとする。また、図6に示すように当該液晶表示装置では、特定の領域において画像信号の書き込みが行われる合間の期間において、バックライトの点灯を行うことが可能である。具体的には、期間T1及び期間T2の合間の期間において、1行目乃至t行目用バックライトユニットに白Wを呈する光赤Rを呈する光、緑Gを呈する光、及び青Bを呈する光の全てを発光させ、且つk1行目乃至kt行目用バックライトユニットに青Bを呈する光を発光させ、且つ2k1行目乃至2kt行目用バックライトユニットに緑Gを呈する光を発光させることが可能である。なお、当該液晶表示装置においては、図6に示す、赤Rの画像信号の書き込み~白Wのバックライトの点灯までの動作によって画素部に1枚の画像が形成されることとする。<本実施の形態で開示される液晶表示装置について>本実施の形態の液晶表示装置は、画像信号の書き込みと、フィールドシーケンシャル方式による表示とを並行して行うことが可能である。そのため、当該液晶表示装置の各画素に対する画像信号の入力頻度を向上させることなどが可能になる。その結果、フィールドシーケンシャル方式によって表示を行う液晶表示装置において生じるカラーブレイクを抑制し、該液晶表示装置が表示する画質を向上させることが可能である。また、本実施の形態で開示される液晶表示装置は、上記の動作を簡便な画素構成でありながら実現することが可能である。具体的には、特許文献1で開示される液晶表示装置の画素には、本実施の形態で開示される液晶表示装置の画素の構成に加えて、電荷の移動を制御するトランジスタが必要になる。また、該トランジスタのスイッチングを制御するための信号線も別途必要になる。これに対し、本実施の形態の液晶表示装置の画素構成は、簡便である。すなわち、本実施の形態の液晶表示装置は、特許文献1で開示される液晶表示装置と比較して画素の開口率を向上させることが可能である。また、画素部に延在する配線数を低減することで各種配線間に生じる寄生容量を低減することが可能である。すなわち、画素部に延在する各種配線の高速駆動が可能となる。また、本実施の形態で開示される液晶表示装置において図6に示すようにバックライトを点灯する場合、隣接するバックライトユニットが異なる色を呈する光を発光することがない。具体的には、期間T1において画像信号の書き込みが行われる領域に対して当該書き込み後にバックライトを点灯する場合、隣接するバックライトユニットが異なる色を呈する光を発光することがない。例えば、期間T1において、k1行目に配設されたn個の画素からkt行目に配設されたn個の画素に対して青Bの画像信号の入力が終了した後にk1行目乃至kt行目用バックライトユニットにおいて青Bを点灯させる際に、3t1行目乃至k行目用バックライトユニット及びkt1行目乃至k2t行目用バックライトユニットにおいては、青Bが点灯される又は点灯自体が行われない赤R、緑Gが点灯されることがない。そのため、特定の色の画像情報が入力された画素を、当該特定の色と異なる色を呈する光が透過する確率を低減することが可能である。<変形例>本実施の形態の液晶表示装置は、本発明の一態様であり、当該液晶表示装置と異なる点を有する液晶表示装置も本発明には含まれる。例えば、本実施の形態の液晶表示装置においては、画素部10を3つの領域に分割し、該3つの領域に並行して画像信号を供給する構成について示したが、本発明の液晶表示装置は、当該構成に限定されない。すなわち、本発明の液晶表示装置では、画素部10を3つ以外の複数の領域に分割し、該複数の領域に並行して画像信号を供給する構成とすることが可能である。なお、当該領域数を変化させる場合、当該領域数に応じて走査線駆動回路用クロック信号及びパルス幅制御信号を設定する必要があることを付記する。また、本実施の形態の液晶表示装置においては、バックライトが赤R、緑G、青Bのいずれか一を呈する光を発光する3種の光源を有する構成について示したが、本発明の液晶表示装置は、当該構成に限定されない。すなわち、本発明の液晶表示装置では、任意の色を呈する光の光源を組み合わせて用いることが可能である。例えば、赤R、緑G、青B、白W、若しくは赤R、緑G、青B、黄Yの4種の光源を組み合わせて用いること、又はシアンC、マゼンタM、イエローYの3種の光源を組み合わせて用いることなどが可能である。なお、バックライトユニットが白Wを呈する光を発光する光源を有する場合は、白Wを呈する光を混色によって形成するのではなく、当該光源を用いて白Wを呈する光を形成することができる。当該光源は、発光効率が高いため、当該光源を用いてバックライトを構成することで、消費電力を低減することが可能である。また、バックライトユニットが補色の関係にある2色を有する場合例えば、青Bと黄Yの2色を有する場合当該2色を呈する光を混色することで白Wを呈する光を形成することも可能である。さらに、淡色の赤R、緑G、及び青B、並びに濃色の赤R、緑G、及び青Bの6色を組み合わせて用いること、又は赤R、緑G、青B、シアンC、マゼンタM、イエローYの6色を組み合わせて用いることなども可能である。このように、より多種の光源を組み合わせることで、当該液晶表示装置において表現できる色域を拡大し、画質を向上させることが可能である。また、本実施の形態の液晶表示装置においては、液晶素子に印加される電圧を保持するための容量素子が設けられる構成図1B参照について示したが、当該容量素子を設けない構成とすることも可能である。この場合、画素の開口率を向上させることが可能である。また、画素部に延在する容量配線を削除することができるため、画素部に延在する各種配線の高速駆動が可能となる。また、パルス出力回路として、図3Aに示したパルス出力回路に、ソース及びドレインの一方が高電源電位線に電気的に接続され、ソース及びドレインの他方がトランジスタ32のゲート、トランジスタ34のゲート、トランジスタ35のソース及びドレインの他方、トランジスタ36のソース及びドレインの他方、トランジスタ37のソース及びドレインの他方、並びにトランジスタ39のゲートに電気的に接続され、ゲートがリセット端子Resetに電気的に接続されたトランジスタ50を付加した構成図7A参照を適用することが可能である。なお、当該リセット端子には、画素部において赤Rの画像信号の書き込み~白Wのバックライトの点灯が行われた後の期間においてハイレベルの電位が入力され、その他の期間においてはロウレベルの電位が入力される。なお、トランジスタ50は、ハイレベルの電位が入力されることでオン状態となるトランジスタである。これにより、バックライトの点灯が行われた後の期間において、各ノードの電位を初期化することができるので、誤動作を防止することが可能となる。なお、当該初期化を行う場合には、画素部に1枚の画像が形成される期間の間に初期化期間を設ける必要があることを付記する。また、図9を参照して後述するが、画素部に1枚の画像を形成する期間後にバックライトを消灯する期間を設ける場合、当該消灯する期間において当該初期化を行うことが可能である。また、パルス出力回路として、図3Aに示したパルス出力回路に、ソース及びドレインの一方がトランジスタ31のソース及びドレインの他方並びにトランジスタ32のソース及びドレインの他方に電気的に接続され、ソース及びドレインの他方がトランジスタ33のゲート及びトランジスタ38のゲートに電気的に接続され、ゲートが高電源電位線に電気的に接続されたトランジスタ51を付加した構成図7B参照を適用することも可能である。なお、トランジスタ51は、ノードAの電位がハイレベルの電位となる期間図3B~Dに示した期間t1~期間t6においてオフ状態となる。そのため、トランジスタ51を付加した構成とすることで、期間t1~t6において、トランジスタ33のゲート及びトランジスタ38のゲートと、トランジスタ31のソース及びドレインの他方並びにトランジスタ32のソース及びドレインの他方との電気的な接続を遮断することが可能となる。これにより、期間t1~期間t6に含まれる期間において、当該パルス出力回路で行われるブートストラップ動作時の負荷を低減することが可能である。また、パルス出力回路として、図7Bに示したパルス出力回路に、ソース及びドレインの一方がトランジスタ33のゲート並びにトランジスタ51のソース及びドレインの他方に電気的に接続され、ソース及びドレインの他方がトランジスタ38のゲートに電気的に接続され、ゲートが高電源電位線に電気的に接続されたトランジスタ52を付加した構成図8A参照を適用することも可能である。なお、上述したようにトランジスタ52を設けることによって、当該パルス出力回路で行われるブートストラップ動作時の負荷を低減することが可能である。特に、当該パルス出力回路がトランジスタ33のソースとゲートとの容量結合のみによってノードAの電位を上昇させる場合図3D参照における負荷の低減による効果が大きい。また、パルス出力回路として、図8Aに示したパルス出力回路からトランジスタ51を削除し、且つソース及びドレインの一方がトランジスタ31のソース及びドレインの他方、トランジスタ32のソース及びドレインの他方、並びにトランジスタ52のソース及びドレインの一方に電気的に接続され、ソース及びドレインの他方がトランジスタ33のゲートに電気的に接続され、ゲートが高電源電位線に電気的に接続されたトランジスタ53を付加した構成図8B参照を適用することも可能である。なお、上述したようにトランジスタ53を設けることによって、当該パルス出力回路で行われるブートストラップ動作時の負荷を低減することが可能である。また、当該パルス出力回路に生じる不正パルスが、トランジスタ33、38のスイッチングに与える影響を軽減することが可能である。また、本実施の形態の液晶表示装置においては、バックライトユニットとして赤R、緑G、青Bのいずれか一を呈する光の3種の光源を横に直線的に並べる構成図5参照について示したが、バックライトユニットの構成は、当該構成に限定されない。例えば、当該3種の光源を3角配置しても良いし、当該3種の光源を縦に直線的に並べてもよいし、赤Rのバックライトユニット、緑Gのバックライトユニット、及び青Bのバックライトユニットを別途設けても良い。また、上述した液晶表示装置においては、バックライトとして直下型方式のバックライトを適用する構成図5参照について示したが、当該バックライトとしてエッジライト方式のバックライトを適用することも可能である。また、本実施の形態の液晶表示装置においては、画素部の特定の領域毎にバックライトを赤R、緑G、青B、及び白Wの順で点灯することで1枚の画像を形成する構成について示したが、バックライトの点灯順は当該構成に限定されない。例えば、青B、緑G、赤R、及び白Wの順、又は緑G、白W、赤R、及び青Bの順で点灯することで1枚の画像を形成する構成とすることも可能である。また、特定色を複数回点灯させることも可能である。例えば、視感度の低い青Bを呈する光が2回点灯されるように、青B、赤R、緑G、青B、及び白Wの順で点灯することで1枚の画像を形成する構成とすることも可能である。なお、バックライトの点灯順に合わせて、特定色の画像信号の入力順も適宜設計する必要があることは言うまでもない。また、本実施の形態の液晶表示装置においては、選択信号の走査及びバックライトユニットの点灯を連続的に行う構成図6参照について示したが、液晶表示装置の動作は、当該構成に限定されない。例えば、画素部において1枚の画像を形成する期間図6では、赤Rの画像信号の入力が行われる期間~バックライトにおいて白Wが点灯される期間が相当するの前後に、選択信号の走査及びバックライトユニットの点灯が行われない期間を設ける構成とすることが可能である図9参照。これにより、当該液晶表示装置において生じるカラーブレイクを抑制し、該液晶表示装置が表示する画質を向上させることが可能である。なお、図9においては、選択信号の走査及びバックライトユニットの点灯の双方を行わない構成について例示しているが、選択信号の走査を行い各画素に対して光を透過させないための画像信号を入力する構成とすることも可能である。なお、本実施の形態の変形例として述べた構成の複数を、本実施の形態の液晶表示装置に対して適用することも可能である。また、本実施の形態の内容又は該内容の一部を、他の実施の形態の内容又は該内容の一部と組み合わせることが可能である。実施の形態2本実施の形態では、実施の形態1とは異なる構成を有する、本発明の一態様の液晶表示装置について図10~図13を参照して説明する。<液晶表示装置の構成例>図10Aは、液晶表示装置の構成例を示す図である。図10Aに示す液晶表示装置は、画素部60と、走査線駆動回路61と、信号線駆動回路62と、各々が平行又は略平行に配設され、且つ走査線駆動回路61によって電位が制御される3i本iは、2以上の自然数の走査線63と、各々が平行又は略平行に配設され、且つ信号線駆動回路62によって電位が制御される、j本jは、2以上の自然数の信号線641、j本の信号線642、及びj本の信号線643と、を有する。さらに、画素部60は、3つの領域領域601~領域603に分割され、領域毎にマトリクス状i行j列に配設された複数の画素を有する。なお、各走査線63は、画素部60においてマトリクス状3i行j列に配設された複数の画素のうち、いずれかの行に配設されたj個の画素に電気的に接続される。また、各信号線641は、領域601においてマトリクス状i行j列に配設された複数の画素のうち、いずれかの列に配設されたi個の画素に電気的に接続される。また、各信号線642は、領域602においてマトリクス状i行j列に配設された複数の画素のうち、いずれかの列に配設されたi個の画素に電気的に接続される。また、各信号線643は、領域603においてマトリクス状i行j列に配設された複数の画素のうち、いずれかの列に配設されたi個の画素に電気的に接続される。なお、走査線駆動回路61には、外部から走査線駆動回路用スタート信号GSP、走査線駆動回路用クロック信号GCK、及び高電源電位、低電源電位などの駆動用電源が入力される。また、信号線駆動回路62には、外部から信号線駆動回路用スタートパルスSSP、信号線駆動回路用クロック信号SCK、画像信号data1~data3などの信号、及び高電源電位、低電源電位などの駆動用電源が入力される。図10B~Dは、画素の回路構成例を示す図である。具体的には、図10Bは、領域601に配設された画素651の回路構成例を示す図であり、図10Cは、領域602に配設された画素652の回路構成例を示す図であり、図10Dは、領域603に配設された画素653の回路構成例を示す図である。図10Bに示す画素651は、ゲートが走査線63に電気的に接続され、ソース及びドレインの一方が信号線641に電気的に接続されたトランジスタ6511と、一方の電極がトランジスタ6511のソース及びドレインの他方に電気的に接続され、他方の電極が容量電位を供給する配線容量配線ともいうに電気的に接続された容量素子6512と、一方の電極画素電極ともいうがトランジスタ6511のソース及びドレインの他方並びに容量素子6512の一方の電極に電気的に接続され、他方の電極対向電極ともいうが対向電位を供給する配線に電気的に接続された液晶素子6513と、を有する。図10Cに示す画素652及び図10Dに示す画素653も回路構成自体は、図10Bに示す画素651と同一である。ただし、図10Cに示す画素652では、トランジスタ6521のソース及びドレインの一方が信号線641ではなく信号線642に電気的に接続される点が図10Bに示す画素651と異なり、図10Dに示す画素653では、トランジスタ6531のソース及びドレインの一方が信号線641ではなく信号線643に電気的に接続される点が図10Bに示す画素651と異なる。<走査線駆動回路61の構成例>図11Aは、図10Aに示す液晶表示装置が有する走査線駆動回路61の構成例を示す図である。図11Aに示す走査線駆動回路61は、i個の出力端子を有するシフトレジスタ611~613を有する。なお、シフトレジスタ611が有する出力端子のそれぞれは、領域601に配設されたi本の走査線63のいずれかに電気的に接続され、シフトレジスタ612が有する出力端子のそれぞれは、領域602に配設されたi本の走査線63のいずれかに電気的に接続され、シフトレジスタ613が有する出力端子のそれぞれは、領域603に配設されたi本の走査線63のいずれかに電気的に接続される。すなわち、シフトレジスタ611は、領域601において選択信号を走査するシフトレジスタであり、シフトレジスタ612は、領域602において選択信号を走査するシフトレジスタであり、シフトレジスタ613は、領域603において選択信号を走査するシフトレジスタである。具体的には、シフトレジスタ611は、外部から入力される走査線駆動回路用スタートパルスGSPをきっかけとして、1行目に配設された走査線63を起点として順次選択信号をシフト走査線63を走査線駆動回路用クロック信号GCK1/2周期毎に順次選択する機能を有し、シフトレジスタ612は、外部から入力される走査線駆動回路用スタートパルスGSPをきっかけとして、i1行目に配設された走査線63を起点として順次選択信号をシフトする機能を有し、シフトレジスタ613は、外部から入力される走査線駆動回路用スタートパルスGSPをきっかけとして、2i1行目に配設された走査線63を起点として順次選択信号をシフトする機能を有する。上述した走査線駆動回路61の動作例について図11Bを参照して説明する。なお、図11Bには、走査線駆動回路用クロック信号GCK、シフトレジスタ611が有するi個の出力端子から出力される信号SR611out、シフトレジスタ612が有するi個の出力端子から出力される信号SR612out、及びシフトレジスタ613が有するi個の出力端子から出力される信号SR613outを示している。サンプリング期間t1において、シフトレジスタ611によって、1行目に配設された走査線63を起点としてi行目に配設された走査線63までハイレベルの電位が1/2クロック周期水平走査期間毎に順次シフトされ、シフトレジスタ612によって、i1行目に配設された走査線63を起点として2i行目に配設された走査線63までハイレベルの電位が1/2クロック周期水平走査期間毎に順次シフトされ、シフトレジスタ613によって、2i1行目に配設された走査線63を起点として3i行目に配設された走査線63までハイレベルの電位が1/2クロック周期水平走査期間毎に順次シフトされる。そのため、走査線駆動回路61は、走査線63を介して、1行目に配設されたj個の画素651からi行目に配設されたj個の画素651を順次選択するとともに、i1行目に配設されたj個の画素652から2i行目に配設されたj個の画素652を順次選択し、2i1行目に配設されたj個の画素653から3i行目に配設されたj個の画素653を順次選択することになる。すなわち、走査線駆動回路61は、水平走査期間毎に異なる3行に配設された3j個の画素に対して選択信号を供給することが可能である。サンプリング期間t2乃至サンプリング期間t4において、シフトレジスタ611~613の動作は、サンプリング期間t1と同じである。すなわち、走査線駆動回路61は、サンプリング期間t1と同様に、水平走査期間毎に特定の3行に配設された3j個の画素に対して選択信号を供給することが可能である。<信号線駆動回路62の構成例>図12Aは、図10Aに示す液晶表示装置が有する信号線駆動回路62の構成例を示す図である。図12Aに示す信号線駆動回路62は、j個の出力端子を有するシフトレジスタ620と、j個のトランジスタ621と、j個のトランジスタ622と、j個のトランジスタ623と、を有する。なお、トランジスタ621のゲートは、シフトレジスタ620が有するp番目pは、1以上j以下の自然数の出力端子に電気的に接続され、ソース及びドレインの一方は、第1の画像信号DATA1を供給する配線に電気的に接続され、ソース及びドレインの他方は、画素部60においてp列目に配設された信号線641に電気的に接続される。また、トランジスタ622のゲートは、シフトレジスタ620が有するp番目の出力端子に電気的に接続され、ソース及びドレインの一方は、第2の画像信号DATA2を供給する配線に電気的に接続され、ソース及びドレインの他方は、画素部60においてp列目に配設された信号線642に電気的に接続される。また、トランジスタ623のゲートは、シフトレジスタ620が有するp番目の出力端子に電気的に接続され、ソース及びドレインの一方は、第3の画像信号DATA3を供給する配線に電気的に接続され、ソース及びドレインの他方は、画素部60においてp列目に配設された信号線643に電気的に接続される。図12Bは、第1の画像信号DATA1乃至第3の画像信号DATA3を供給する配線が供給する画像信号のタイミングの一例を示す図である。図12Bに示すように、第1の画像信号DATA1を供給する配線は、サンプリング期間t1において、1行目に配設された画素用乃至i行目に配設された画素用の赤Rの画像信号dataR1→iを供給し、サンプリング期間t2において、1行目に配設された画素用乃至i行目に配設された画素用の緑Gの画像信号dataG1→iを供給し、サンプリング期間t3において、1行目に配設された画素用乃至i行目に配設された画素用の青Bの画像信号dataB1→iを供給し、サンプリング期間t4において、1行目に配設された画素用乃至i行目に配設された画素用の白Wの画像信号dataW1→iを供給する。また、第2の画像信号DATA2を供給する配線は、サンプリング期間t1において、i1行目に配設された画素用乃至2i行目に配設された画素用の白Wの画像信号dataWi1→2iを供給し、サンプリング期間t2において、i1行目に配設された画素用乃至2i行目に配設された画素用の赤Rの画像信号dataRi1→2iを供給し、サンプリング期間t3において、i1行目に配設された画素用乃至2i行目に配設された画素用の緑Gの画像信号dataGi1→2iを供給し、サンプリング期間t4において、i1行目に配設された画素用乃至2i行目に配設された画素用の青Bの画像信号dataBi1→2iを供給する。また、第3の画像信号DATA3を供給する配線は、サンプリング期間t1において、2i1行目に配設された画素用乃至3i行目に配設された画素用の青Bの画像信号dataB2i1→3iを供給し、サンプリング期間t2において、2i1行目に配設された画素用乃至3i行目に配設された画素用の白Wの画像信号dataW2i1→3iを供給し、サンプリング期間t3において、2i1行目に配設された画素用乃至3i行目に配設された画素用の赤Rの画像信号dataR2i1→3iを供給し、サンプリング期間t4において、2i1行目に配設された画素用乃至3i行目に配設された画素用の緑Gの画像信号dataG2i1→3iを供給する。<バックライトの構成例>本実施の形態の液晶表示装置のバックライトとして、実施の形態1に示したバックライト図5参照と同様のバックライトを適用することが可能である。ただし、本実施の形態のバックライトは、3i行j列に配設された複数の画素に対するバックライトとして、少なくともh行j列毎ここでは、hは、i/4とするにバックライトユニットが設けられ、該バックライトユニットの点灯を独立に制御できることとする。すなわち、当該バックライトが、少なくとも1行目乃至h行目用バックライトユニット~2i3h1行目乃至3i行目用バックライトユニットを有し、それぞれのバックライトユニットの点灯を独立に制御できることとする。<液晶表示装置の動作例>図13は、上述した液晶表示装置における選択信号の走査と、バックライトの点灯タイミングとを示す図である。なお、図13において縦軸は画素部における行を表し、横軸は時間を表している。具体的には、図13において、1乃至3iは、行数を表し、実線は、該当する行において画像信号が入力されるタイミングを表している。当該液晶表示装置は、サンプリング期間T1において、1行目に配設されたj個の画素651からi行目に配設されたj個の画素651を順次選択し、且つi1行目に配設されたj個の画素652から2i行目に配設されたj個の画素652を順次選択し、且つ2i1行目に配設されたj個の画素653から3i行目に配設されたj個の画素653を順次選択することで、各画素に画像信号を入力することが可能である。具体的に述べると、当該液晶表示装置は、サンプリング期間T1において、走査線63を介して1行目に配設されたj個の画素651が有するトランジスタ6511からi行目に配設されたj個の画素651が有するトランジスタ6511を順次オン状態とすることで、信号線641を介して白Wの画像信号を各画素に順次入力することが可能であり、走査線63を介してi1行目に配設されたj個の画素652が有するトランジスタ6521から2i行目に配設されたj個の画素652が有するトランジスタ6521を順次オン状態とすることで、信号線642を介して青Bの画像信号を各画素に順次入力することが可能であり、走査線63を介して2i1行目に配設されたj個の画素653が有するトランジスタ6531から3i行目に配設されたj個の画素653が有するトランジスタ6531を順次オン状態とすることで、信号線643を介して緑Gの画像信号を各画素に順次入力することが可能である。さらに、当該液晶表示装置では、サンプリング期間T1内において、1行目に配設されたj個の画素651からh行目に配設されたj個の画素651に対して白Wの画像信号の入力が終了した後に1行目乃至h行目用バックライトユニットにおいて白Wを点灯させ、且つi1行目に配設されたj個の画素652からih行目に配設されたj個の画素652に対して青Bの画像信号の入力が終了した後にi1行目乃至ih行目用バックライトユニットにおいて青Bを点灯させ、且つ2i1行目に配設されたj個の画素653から2ih行目に配設されたj個の画素653に対して緑Gの画像信号の入力が終了した後に2i1行目乃至2ih行目用バックライトユニットにおいて緑Gを点灯させることが可能である。すなわち、当該液晶表示装置では、画素部の特定の領域1行目乃至i行目、i1行目乃至2i行目、及び2i1行目乃至3i行目毎に、選択信号の走査と、特定色を呈するバックライトユニットの点灯とを並行して行うことが可能である。なお、当該液晶表示装置においては、1行目乃至i行目に配設された画素を有する領域601において、赤Rの画像信号の書き込み~白Wのバックライトの点灯までの動作が行われ、且つi1行目乃至2i行目に配設された画素を有する領域602において、白Wの画像信号の書き込み~青Bのバックライトの点灯までの動作が行われ、且つ2i1行目乃至3i行目に配設された画素を有する領域603において、青Bの画像信号の書き込み~緑Gのバックライトの点灯までの動作が行われることによって画素部に1枚の画像が形成されることとする。<本実施の形態の液晶表示装置について>本明細書で開示される液晶表示装置は、マトリクス状に配設された画素のうち、複数行に配設された画素に対して同時に画像信号を供給することが可能である。これにより、当該液晶表示装置が有するトランジスタなどの応答速度を変化させることなく、各画素に対する画像信号の入力頻度を向上させることが可能になる。その結果、当該液晶表示装置は、フィールドシーケンシャル方式によって表示を行う液晶表示装置、又は倍速駆動を行う液晶表示装置として好適である。さらに、フィールドシーケンシャル方式によって表示を行う液晶表示装置として本明細書で開示される液晶表示装置を適用することは、以下の点で好ましい。上述したように、フィールドシーケンシャル方式によって表示を行う液晶表示装置では色情報が時間分割される。そのため、利用者の瞬きなど短時間の表示の遮りに起因して特定の表示情報が欠落することによって、当該利用者に視認される表示が本来の表示情報に基づく表示から変化劣化することカラーブレイク、色割れともいうがある。ここで、カラーブレイクの抑制には、フレーム周波数を高くすることが効果的である。一方、フィールドシーケンシャル方式によって表示を行うためには、フレーム周波数よりも高い頻度で各画素に対して画像信号を入力する必要がある。そのため、従来の液晶表示装置においてフィールドシーケンシャル方式且つ高フレーム周波数駆動によって表示を行う場合、当該液晶表示装置を構成する素子の性能高速応答性に対する要求が非常に厳しくなる。これに対し、本明細書で開示される液晶表示装置は、素子の特性に制約されることなく各画素に対する画像信号の入力頻度を向上させることが可能である。そのため、フィールドシーケンシャル方式によって表示を行う液晶表示装置におけるカラーブレイクの抑制を容易に行うことが可能である。さらに、図13に示すようにバックライトユニットを点灯する場合、隣接するバックライトユニットが異なる色を呈することがない。具体的には、サンプリング期間T1内において、i1行目に配設されたj個の画素652からih行目に配設されたj個の画素652に対して青Bの画像信号の入力が終了した後にi1行目乃至ih行目用バックライトユニットにおいて青Bを点灯させる際に、3h1行目乃至i行目用バックライトユニット及びih1行目乃至i2h行目用バックライトユニットにおいては、青Bが点灯される又は点灯自体が行われない赤R、緑Gが点灯されることがない。そのため、特定の色の画像情報が入力された画素を、当該特定の色と異なる色を呈する光が透過する確率を低減することが可能である。<変形例>本実施の形態の液晶表示装置は、本発明の一態様であり、当該液晶表示装置と異なる点を有する液晶表示装置も本発明には含まれる。例えば、本実施の形態の液晶表示装置においては、画素部60を3つの領域に分割する構成について示したが、本発明の液晶表示装置は、当該構成に限定されない。すなわち、本発明の液晶表示装置では、画素部60を任意の複数領域に分割する構成とすることが可能である。なお、自明ではあるが、当該領域数を変化させる場合、当該領域数と同数のシフトレジスタなどを設ける必要があることを付記する。また、本実施の形態の液晶表示装置においては、3つの領域に含まれる画素数が同一である構成全ての領域においてi行j列の画素が含まれる構成について示したが、本発明の液晶表示装置では、領域毎に含まれる画素数を変化させることが可能である。具体的には、第1の領域にはa行j列aは、自然数の画素が含まれ、第2の領域にはb行j列bは、aと異なる自然数の画素が含まれる構成とすることが可能である。また、本実施の形態の液晶表示装置においては、走査線駆動回路がシフトレジスタを用いて構成される液晶表示装置について示したが、当該シフトレジスタを同等の機能を有する回路に置換することが可能である。例えば、当該シフトレジスタをデコーダに置換することが可能である。また、本実施の形態の液晶表示装置においては、バックライトとして赤R、緑G、青Bのいずれか一を呈する光を発光する3種の光源を有する構成について示したが、本発明の液晶表示装置は、当該構成に限定されない。すなわち、本実施の形態の液晶表示装置では、任意の色を呈する光の光源を組み合わせて用いることが可能である。例えば、赤R、緑G、青B、白W、若しくは赤R、緑G、青B、黄Yの4種の光源を組み合わせて用いること、又はシアンC、マゼンタM、イエローYの3種の光源を組み合わせて用いることなどが可能である。なお、バックライトユニットが白Wを呈する光を発光する光源を有する場合は、白Wを呈する光を混色によって形成するのではなく、当該光源を用いて白Wを呈する光を形成することができる。当該光源は、発光効率が高いため、当該光源を用いてバックライトを構成することで、消費電力を低減することが可能である。また、バックライトユニットが補色の関係にある2色を有する場合例えば、青Bと黄Yの2色を有する場合当該2色を呈する光を混色することで白Wを呈する光を形成することも可能である。さらに、淡色の赤R、緑G、及び青B、並びに濃色の赤R、緑G、及び青Bの6種の光源を組み合わせて用いること、又は赤R、緑G、青B、シアンC、マゼンタM、イエローYの6種の光源を組み合わせて用いることなども可能である。このように、より多種の光源を組み合わせることで、当該液晶表示装置において表現できる色域を拡大し、画質を向上させることが可能である。また、本実施の形態の液晶表示装置においては、液晶素子に印加される電圧を保持するための容量素子が設けられる構成図10B~D参照について示したが、当該容量素子を設けない構成とすることも可能である。この場合、画素の開口率を向上させることが可能である。また、画素部に延在する容量配線を削除することができるため、画素部に延在する各種配線の高速駆動が可能となる。また、本実施の形態の液晶表示装置においては、画素部の特定の領域毎にバックライトが有する複数種の光源を特定の順で点灯することで1枚の画像を形成する構成について示したが、当該点灯順は当該構成に限定されない。また、特定種の光源を複数回点灯させることも可能である。例えば、画素部の特定の領域毎に、視感度の低い青Bを呈する光の光源を2回点灯することで1枚の画像を形成する構成とすることも可能である。なお、バックライトの点灯順に合わせて、特定色の画像信号の入力順も適宜設計する必要があることは言うまでもない。また、本実施の形態の液晶表示装置においては、選択信号の走査及びバックライトユニットの点灯を連続的に行う構成図13参照について示したが、液晶表示装置の動作は、当該構成に限定されない。例えば、画素部において1枚の画像を形成する期間の前後に、選択信号の走査及びバックライトユニットの点灯が行われない期間消灯期間を設ける構成とすることが可能である図14参照。これにより、当該液晶表示装置において生じるカラーブレイクを抑制し、該液晶表示装置が表示する画質を向上させることが可能である。なお、図14においては、選択信号の走査及びバックライトユニットの点灯の双方を行わない構成について例示しているが、選択信号の走査を行い各画素に対して光を透過させないための画像信号を入力する構成とすることも可能である。また、本実施の形態の液晶表示装置においては、画素部全面において1枚の画像を形成する際のバックライトの点灯順が領域毎に異なる具体的には、領域6011行目~i行目においては赤R、緑G、青B、白Wの順でバックライトを点灯させ、領域602i1行目~2i行目においては白W、赤R、緑G、青Bの順でバックライトを点灯させ、領域6032i1行目~3i行目においては青B、白W、赤R、緑Gの順でバックライトを点灯させることによって画素部全面において1枚の画像を形成する構成について示したが、図6、9に示すように画素部全面に対して同じ点灯順でバックライトを点灯させることによって、1枚の画像を形成する構成とすることも可能である。ただし、その場合には、走査線駆動回路が有する複数のシフトレジスタの動作のタイミングをずらすために複数のシフトレジスタ毎に対して別途スタートパルスを設ける必要及び信号線駆動回路から出力される画像信号の順序を適宜設定する必要があることを付記する。なお、本実施の形態の変形例として述べた構成の複数を、本実施の形態の液晶表示装置に対して適用することも可能である。また、本実施の形態の内容又は該内容の一部を、他の実施の形態の内容又は該内容の一部と組み合わせることが可能である。実施の形態3本実施の形態では、上述した液晶表示装置を構成するトランジスタの構造例について図15を参照して説明する。なお、当該液晶表示装置において、画素部、走査線駆動回路、及び信号線駆動回路のそれぞれに設けられるトランジスタは、同一構成を有するトランジスタを適用してもよいし、それぞれ毎に異なる構成を有するトランジスタを適用してもよい。図15に示すトランジスタ1500は、絶縁表面を有する基板1501上に設けられたゲート層1502と、ゲート層1502上に設けられたゲート絶縁層1503と、ゲート絶縁層1503上に設けられた半導体層1504と、半導体層1504上に設けられたソース層1505a及びドレイン層1505bとを有する。また、図15に示すトランジスタ1500上には、酸化物半導体層1504に接する絶縁層1506と、絶縁層1506上に設けられた保護絶縁層1507とが形成されている。なお、基板1501としては、半導体基板例えば単結晶基板又はシリコン基板、SOI基板、ガラス基板、石英基板、表面に絶縁層が設けられた導電性基板、又はプラスチック基板、貼り合わせフィルム、繊維状の材料を含む紙、若しくは基材フィルムなどの可撓性基板などがある。ガラス基板の一例としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、又はソーダライムガラスなどがある。可撓性基板の一例としては、ポリエチレンテレフタレートPET、ポリエチレンナフタレートPEN、ポリエーテルサルフォンPESに代表されるプラスチック、又はアクリル等の可撓性を有する合成樹脂などがある。また、ゲート層1502としては、アルミニウムAl、銅Cu、チタンTi、タンタルTa、タングステンW、モリブデンMo、クロムCr、ネオジムNd、スカンジウムScから選ばれた元素、上述した元素を成分とする合金、または上述した元素を成分とする窒化物を適用することができる。また、これらの材料の積層構造を適用することもできる。また、ゲート絶縁層1503としては、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化タンタル、酸化ガリウムなどの絶縁体を適用することができる。また、これらの材料の積層構造を適用することもできる。なお、酸化窒化シリコンとは、その組成として、窒素よりも酸素の含有量が多いものであり、濃度範囲として酸素が55~65原子、窒素が1~20原子、シリコンが25~35原子、水素が0.1~10原子の範囲において、合計100原子となるように各元素を任意の濃度で含むものをいう。また、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多いものであり、濃度範囲として酸素が15~30原子、窒素が20~35原子、Siが25~35原子、水素が15~25原子の範囲において、合計100原子となるように各元素を任意の濃度で含むものをいう。また、半導体層1504としては、シリコンSi若しくはゲルマニウムGeなどの周期表第14族元素を主構成元素とする材料、シリコンゲルマニウムSiGe若しくはガリウムヒ素GaAsなどの化合物、酸化亜鉛ZnO若しくはインジウムIn及びガリウムGaを含む酸化亜鉛などの酸化物、又は半導体特性を示す有機化合物などの半導体材料を適用することができる。また、これらの半導体材料からなる層の積層構造を適用することもできる。さらに、半導体層1504として酸化物酸化物半導体を適用する場合は、四元系金属酸化物であるIn-Sn-Ga-Zn-O系、三元系金属酸化物であるIn-Ga-Zn-O系、In-Sn-Zn-O系、In-Al-Zn-O系、Sn-Ga-Zn-O系、Al-Ga-Zn-O系、Sn-Al-Zn-O系、二元系金属酸化物であるIn-Ga-O系、In-Zn-O系、Sn-Zn-O系、Al-Zn-O系、Zn-Mg-O系、Sn-Mg-O系、In-Mg-O系、または単元系金属酸化物であるIn-O系、Sn-O系、Zn-O系などを用いることができる。また、上記酸化物半導体にSiO2を含んでもよい。ここで、例えば、In-Ga-Zn-O系酸化物半導体とは、少なくともInとGaとZnを含む酸化物であり、その組成比に特に制限はない。また、InとGaとZn以外の元素を含んでもよい。また、酸化物半導体として、化学式InMO3ZnOmm>0で表記される薄膜を用いることができる。ここで、Mは、Ga、Al、MnおよびCoから選ばれた一または複数の金属元素を示す。例えばMとして、Ga、Ga及びAl、Ga及びMn、またはGa及びCoなどを選択することができる。また、酸化物半導体としてIn-Zn-O系の材料を用いる場合、用いるターゲットの組成比は、原子数比で、In:Zn=50:1~1:2モル数比に換算するとIn2O3:ZnO=25:1~1:4、好ましくはIn:Zn=20:1~1:1モル数比に換算するとIn2O3:ZnO=10:1~1:2、さらに好ましくはIn:Zn=1.5:1~15:1モル数比に換算するとIn2O3:ZnO=3:4~15:2とする。例えば、In-Zn-O系酸化物半導体の形成に用いるターゲットは、原子数比がIn:Zn:O=X:Y:Zのとき、Z>1.5XYとする。また、ソース層1505a、ドレイン層1505bとしては、アルミニウムAl、銅Cu、チタンTi、タンタルTa、タングステンW、モリブデンMo、クロムCr、ネオジムNd、スカンジウムScから選ばれた元素、上述した元素を成分とする合金、または上述した元素を成分とする窒化物を適用することができる。また、これらの材料の積層構造を適用することもできる。また、ソース層1505a、ドレイン層1505bこれらと同じ層で形成される配線層を含むとなる導電膜は導電性の金属酸化物で形成しても良い。導電性の金属酸化物としては酸化インジウムIn2O3、酸化スズSnO2、酸化亜鉛ZnO、酸化インジウム酸化スズ合金In2O3―SnO2、ITOと略記する、酸化インジウム酸化亜鉛合金In2O3―ZnOまたはこれらの金属酸化物材料に酸化シリコンを含ませたものを用いることができる。また、絶縁層1506としては、酸化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウムなどの絶縁体を適用することができる。また、これらの材料の積層構造を適用することもできる。また、保護絶縁層1507としては、窒化シリコン、窒化アルミニウム、窒化酸化シリコン、窒化酸化アルミニウムなどの絶縁体を適用することができる。また、これらの材料の積層構造を適用することもできる。また、保護絶縁層1507上にトランジスタ起因の表面凹凸を低減するために平坦化絶縁膜を形成してもよい。平坦化絶縁膜としては、ポリイミド、アクリル、ベンゾシクロブテン等の有機材料を用いることができる。また上記有機材料の他に、低誘電率材料low-k材料等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、平坦化絶縁膜を形成してもよい。上述した構成を有するトランジスタを用いて本明細書で開示される液晶表示装置を作製することが可能である。例えば、画素部に設けられるトランジスタとして半導体層がアモルファスシリコンによって構成されるトランジスタを適用し、走査線駆動回路に設けられるトランジスタとして半導体層が多結晶シリコン若しくは単結晶シリコンによって構成されるトランジスタを適用する、又は画素部及び走査線駆動回路に設けられるトランジスタとして半導体層が酸化物半導体によって構成されるトランジスタを適用することなどが可能である。なお、同一構成を有するトランジスタを画素部及び走査線駆動回路に設けられるトランジスタとして適用する場合、製造プロセスの低減によるコストの低減及び歩留まりの向上が図れる。<トランジスタの変形例>なお、図15ではチャネルエッチ型と呼ばれるボトムゲート構造のトランジスタ1500について示したが、上述した液晶表示装置に設けられるトランジスタは当該構成に限定されない。例えば、図16A~Cに示すトランジスタを適用することが可能である。図16Aに示すトランジスタ1510は、チャネル保護型チャネルストップ型ともいうと呼ばれるボトムゲート構造の一つである。トランジスタ1510は、絶縁表面を有する基板1501上に、ゲート層1502、ゲート絶縁層1503、半導体層1504、半導体層1504のチャネル形成領域を覆うチャネル保護層として機能する絶縁層1511、ソース層1505a、及びドレイン層1505bを含む。また、ソース層1505a、ドレイン層1505b、及び絶縁層1511を覆い、保護絶縁層1507が形成されている。なお、絶縁層1511としては、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化タンタル、酸化ガリウムなどの絶縁体を適用することができる。また、これらの材料の積層構造を適用することもできる。図16Bに示すトランジスタ1520はボトムゲート型のトランジスタであり、絶縁表面を有する基板1501上に、ゲート層1502、ゲート絶縁層1503、ソース層1505a、ドレイン層1505b、及び半導体層1504を含む。また、ソース層1505a及びドレイン層1505bを覆い、半導体層1504に接する絶縁層1506が設けられている。絶縁層1506上にはさらに保護絶縁層1507が形成されている。トランジスタ1520においては、ゲート絶縁層1503は基板1501及びゲート層1502上に接して設けられ、ゲート絶縁層1503上にソース層1505a、ドレイン層1505bが接して設けられている。そして、ゲート絶縁層1503、及びソース層1505a、ドレイン層1505b上に半導体層1504が設けられている。図16Cに示すトランジスタ1530は、トップゲート構造のトランジスタの一つである。トランジスタ1530は、絶縁表面を有する基板1501上に、絶縁層1531、半導体層1504、ソース層1505a、及びドレイン層1505b、ゲート絶縁層1503、ゲート層1502を含み、ソース層1505a、ドレイン層1505bにそれぞれ配線層1532a、配線層1532bが接して設けられ電気的に接続している。なお、絶縁層1531としては、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化タンタル、酸化ガリウムなどの絶縁体を適用することができる。また、これらの材料の積層構造を適用することもできる。また、配線層1532a、配線層1532bとしては、アルミニウムAl、銅Cu、チタンTi、タンタルTa、タングステンW、モリブデンMo、クロムCr、ネオジムNd、スカンジウムScから選ばれた元素、上述した元素を成分とする合金、または上述した元素を成分とする窒化物を適用することができる。また、これらの材料の積層構造を適用することもできる。実施の形態4本実施の形態では、上述した液晶表示装置を搭載した電子機器の例について図17を参照して説明する。図17Aは、ノート型のパーソナルコンピュータを示す図であり、本体2201、筐体2202、表示部2203、キーボード2204などによって構成されている。図17Bは、携帯情報端末PDAを示す図であり、本体2211には表示部2213と、外部インターフェイス2215と、操作ボタン2214等が設けられている。また、操作用の付属品としてスタイラス2212がある。図17Cは、電子書籍2220を示す図である。電子書籍2220は、筐体2221および筐体2223の2つの筐体で構成されている。筐体2221および筐体2223は、軸部2237により一体とされており、該軸部2237を軸として開閉動作を行うことができる。このような構成により、電子書籍2220は、紙の書籍のように用いることが可能である。筐体2221には表示部2225が組み込まれ、筐体2223には表示部2227が組み込まれている。表示部2225および表示部2227は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部図17Cでは表示部2225に文章を表示し、左側の表示部図17Cでは表示部2227に画像を表示することができる。また、図17Cでは、筐体2221に操作部などを備えた例を示している。例えば、筐体2221は、電源2231、操作キー2233、スピーカー2235などを備えている。操作キー2233により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子イヤホン端子、USB端子、またはACアダプタおよびUSBケーブルなどの各種ケーブルと接続可能な端子など、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍2220は、電子辞書としての機能を持たせた構成としてもよい。また、電子書籍2220は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。図17Dは、携帯電話機を示す図である。当該携帯電話機は、筐体2240および筐体2241の二つの筐体で構成されている。筐体2241は、表示パネル2242、スピーカー2243、マイクロフォン2244、ポインティングデバイス2246、カメラ用レンズ2247、外部接続端子2248などを備えている。また、筐体2240は、当該携帯電話機の充電を行う太陽電池セル2249、外部メモリスロット2250などを備えている。また、アンテナは筐体2241内部に内蔵されている。表示パネル2242はタッチパネル機能を備えており、図17Dには映像表示されている複数の操作キー2245を点線で示している。なお、当該携帯電話は、太陽電池セル2249から出力される電圧を各回路に必要な電圧に昇圧するための昇圧回路を実装している。また、上記構成に加えて、非接触ICチップ、小型記録装置などを内蔵した構成とすることもできる。表示パネル2242は、使用形態に応じて表示の方向が適宜変化する。また、表示パネル2242と同一面上にカメラ用レンズ2247を備えているため、テレビ電話が可能である。スピーカー2243およびマイクロフォン2244は音声通話に限らず、テレビ電話、録音、再生などが可能である。さらに、筐体2240と筐体2241はスライドし、図17Dのように展開している状態から重なり合った状態とすることができ、携帯に適した小型化が可能である。外部接続端子2248はACアダプタやUSBケーブルなどの各種ケーブルと接続可能であり、充電やデータ通信が可能になっている。また、外部メモリスロット2250に記録媒体を挿入し、より大量のデータの保存および移動に対応できる。また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであってもよい。図17Eは、デジタルカメラを示す図である。当該デジタルカメラは、本体2261、第1の表示部2267、接眼部2263、操作スイッチ2264、第2の表示部2265、バッテリー2266などによって構成されている。図17Fは、テレビジョン装置を示す図である。テレビジョン装置2270では、筐体2271に表示部2273が組み込まれている。表示部2273により、映像を表示することが可能である。なお、ここでは、スタンド2275により筐体2271を支持した構成を示している。テレビジョン装置2270の操作は、筐体2271が備える操作スイッチや、別体のリモコン操作機2280により行うことができる。リモコン操作機2280が備える操作キー2279により、チャンネルや音量の操作を行うことができ、表示部2273に表示される映像を操作することができる。また、リモコン操作機2280に、当該リモコン操作機2280から出力する情報を表示する表示部2277を設ける構成としてもよい。なお、テレビジョン装置2270は、受信機やモデムなどを備えた構成とするのが好適である。受信機により、一般のテレビ放送の受信を行うことができる。また、モデムを介して有線または無線による通信ネットワークに接続することにより、一方向送信者から受信者または双方向送信者と受信者間、あるいは受信者間同士などの情報通信を行うことが可能である。