複数の第1共用ビアが形成された第1共用基板と、複数の第2共用ビアが形成された第2共用基板と、前記第1共用基板と第2共用基板の間に配置され、1つ以上のグループビアを含み、複数の第1共用ビア及び複数の第2共用ビアを電気的性質に応じてグループ化し、グループ毎に同じグループビアに連結するグループ化基板と、個別の電子部品に形成された1つ以上の端子に対応するように形成され、前記複数の第1共用ビアと前記複数の第2共用ビアの全部または一部に連結される1つ以上の配線ビアを含むビルドアップ層と、を含むプローブカード用セラミック基板。前記第1共用基板及び前記第2共用基板を1つ以上の区域に分割し、互いに異なる区域に形成された第1共用ビア及び第2共用ビアは、電気的性質が類似していて互いに異なるグループビアに連結される、請求項1に記載のプローブカード用セラミック基板。前記グループビアは、シグナルビア、接地ビア及びパワービアからなる群より選択された何れか1つである、請求項1に記載のプローブカード用セラミック基板。前記複数の第1共用ビア及び前記複数の第2共用ビアは、シグナル、接地の有無及びパワーからなる群より選択された1つ以上の電気的性質に応じてグループ化され、グループ毎に同じシグナルビア、接地ビアまたはパワービアに連結される、請求項1に記載のプローブカード用セラミック基板。前記複数の第1共用ビア及び前記複数の第2共用ビアのうち、接地される第1共用ビア及び第2共用ビアは、接地ビアに連結される、請求項4に記載のプローブカード用セラミック基板。前記複数の第1共用ビア及び前記複数の第2共用ビアは、パワーの大きさに応じてグループ化され、互いに同じパワーを伝達する第1共用ビア及び第2共用ビアは互いに同じパワービアに連結される、請求項4に記載のプローブカード用セラミック基板。前記ビルドアップ層は、セラミックまたはポリイミドからなる、請求項1に記載のプローブカード用セラミック基板。前記ビルドアップ層は、前記第1共用基板の上部、前記第2共用基板の下部、または、前記上部及び前記下部の両方に形成される、請求項1に記載のプローブカード用セラミック基板。前記グループ化基板の厚さは1mm~5mmである、請求項1に記載のプローブカード用セラミック基板。前記第1共用基板及び前記第2共用基板の厚さはそれぞれ40μm~500μmである、請求項1に記載のプローブカード用セラミック基板。前記電子部品は、プローブカード用印刷回路基板または半導体素子である、請求項1に記載のプローブカード用セラミック基板。複数の複数のグループビアが形成されたグループ化基板を設ける段階と、前記グループ化基板の上部及び下部に、複数の第1共用ビアが形成された第1共用基板と複数の第2共用ビアが形成された第2共用基板をそれぞれ積層し、前記第1共用ビア及び前記第2共用ビアの電気的性質に応じてグループ化し、グループ毎に同じグループビアに連結する段階と、個別の電子部品に形成された1つ以上の端子に対応し、前記複数の第1共用ビアと前記複数の第2共用ビアの全部または一部に連結される1つ以上の配線ビアを含むビルドアップ層を形成する段階と、を含むプローブカード用セラミック基板の製造方法。前記第1共用基板及び前記第2共用基板を1つ以上の区域に分割し、互いに異なる区域に形成された第1共用ビア及び第2共用ビアは、電気的性質が類似していて互いに異なるグループビアに連結される、請求項12に記載のプローブカード用セラミック基板の製造方法。前記グループビアは、シグナルビア、接地ビア及びパワービアからなる群より選択された何れか1つである、請求項12に記載のプローブカード用セラミック基板の製造方法。前記複数の第1共用ビア及び前記複数の第2共用ビアは、シグナル、接地の有無及びパワーからなる群より選択された1つ以上の電気的性質に応じてグループ化し、グループ毎に同じシグナルビア、接地ビアまたはパワービアに連結する、請求項14に記載のプローブカード用セラミック基板の製造方法。前記複数の第1共用ビア及び前記複数の第2共用ビアのうち、接地される第1共用ビア及び第2共用ビアは、接地ビアに連結される、請求項15に記載のプローブカード用セラミック基板の製造方法。前記複数の第1共用ビア及び前記複数の第2共用ビアは、パワーの大きさに応じてグループ化され、互いに同じパワーを伝達する第1共用ビア及び第2共用ビアは互いに同じパワービアに連結される、請求項15に記載のプローブカード用セラミック基板の製造方法。前記ビルドアップ層は、セラミックまたはポリイミドからなる、請求項13に記載のプローブカード用セラミック基板の製造方法。前記第1共用基板の上部、前記第2共用基板の下部、または、前記上部及び前記下部の両方にビルドアップ層を形成する、請求項12に記載のプローブカード用セラミック基板の製造方法。前記電子部品は、プローブカード用印刷回路基板または半導体素子である、請求項12に記載のプローブカード用セラミック基板の製造方法。本発明の目的は、多様なプローブカードに適用でき、優れた耐久性を有するプローブカード用セラミック基板及びその製造方法を提供することにある。本発明の一実施形態によるプローブカード用セラミック基板は、複数の第1共用ビアが形成された第1共用基板と、複数の第2共用ビアが形成された第2共用基板と、第1共用基板と第2共用基板の間に配置され、1つ以上のグループビアを含み、複数の第1共用ビア及び複数の第2共用ビアを電気的性質に応じてグループ化し、グループ毎に同じグループビアに連結するグループ化基板と、個別の電子部品に形成された1つ以上の端子に対応するように形成され、上記複数の第1共用ビアと第2共用ビアの全部または一部に連結される1つ以上の配線ビアを含むビルドアップ層とを含む。上記第1及び第2共用基板を1つ以上の区域に分割し、互いに異なる区域に形成された第1共用ビア及び第2共用ビアは、電気的性質が類似しても互いに異なるグループビアに連結されることができる。上記グループビアは、シグナルビア、接地ビア及びパワービアからなる群より選択された何れか1つであることができる。上記複数の第1及び第2共用ビアは、シグナルsignal、接地の有無及びパワーpowerからなる群より選択された1つ以上の電気的性質に応じてグループ化され、グループ毎に同じシグナルビア、接地ビアまたはパワービアに連結されることができる。上記複数の第1及び第2共用ビアのうち接地される第1及び第2共用ビアは接地ビアに連結されることができる。上記複数の第1及び第2共用ビアは、パワーの大きさに応じてグループ化され、互いに同じパワーを伝達する第1及び第2共用ビアは互いに同じパワービアに連結されることができる。上記ビルドアップ層は、セラミックまたはポリイミドからなることができる。上記ビルドアップ層は、第1共用基板の上部、第2共用基板の下部、または、上下部の両方に形成されることができる。上記グループ化基板の厚さは1mm~5mmであることができる。上記第1及び第2共用基板の厚さはそれぞれ40μm~500μmであることができる。上記電子部品は、プローブカード用印刷回路基板または半導体素子であることができる。本発明の他の実施形態によるプローブカード用セラミック基板の製造方法は、複数の複数のグループビアが形成されたグループ化基板を設ける段階と、グループ化基板の上部及び下部に、複数の第1共用ビアが形成された第1共用基板と複数の第2共用ビアが形成された第2共用基板をそれぞれ積層し、上記第1及び第2共用ビアの電気的性質に応じてグループ化し、グループ毎に同じグループビアに連結する段階と、個別の電子部品に形成された1つ以上の端子に対応し、上記複数の第1共用ビアと第2共用ビアの全部または一部に連結される1つ以上の配線ビアを含むビルドアップ層を形成する段階とを含む。上記第1及び第2共用基板を1つ以上の区域に分割し、互いに異なる区域に形成された第1共用ビア及び第2共用ビアは、電気的性質が類似しても互いに異なるグループビアに連結されることができる。上記グループビアは、シグナルビア、接地ビア及びパワービアからなる群より選択された何れか1つであることができる。上記複数の第1及び第2共用ビアは、シグナルsignal、接地の有無及びパワーpowerからなる群より選択された1つ以上の電気的性質に応じてグループ化し、グループ毎に同じシグナルビア、接地ビアまたはパワービアに連結することができる。上記複数の第1及び第2共用ビアのうち接地される第1及び第2共用ビアは、接地ビアに連結されることができる。上記複数の第1及び第2共用ビアは、パワーの大きさに応じてグループ化され、互いに同じパワーを伝達する第1及び第2共用ビアは互いに同じパワービアに連結されることができる。上記ビルドアップ層は、セラミックまたはポリイミドからなることができる。上記第1共用基板の上部、第2共用基板の下部、または、上下部の両方にビルドアップ層を形成することができる。上記電子部品は、プローブカード用印刷回路基板または半導体素子であることができる。本発明の一実施形態によると、多様なプローブカードに適用できる共用基板を予め製作することができるため、製造時間が短縮され、優れた融通性を有する共用化基板を製造することができる。これにより、プローブカードの製造コストを下げ、製造効率を向上させることができる。また、本発明の一実施形態によると、プローブカード用セラミック基板の強度を強化することで、プローブカードに適用時に信頼性を高めることができるプローブカード用セラミック基板及びその製造方法を提供することができる。以下では、添付の図面を参照して本発明が属する技術分野で通常の知識を有する者が容易に発明を実施できるように本発明の実施形態を詳しく説明する。しかし、本発明は様々な他の形態に具現されることができ、ここで説明する実施形態に限定されない。また、本発明を明確に説明するために、説明と関係のない部分は図面から省略し、明細書全体において、類似する部分に対しては類似する図面符号を用いる。図1は本発明の一実施形態によるプローブカード用共用化基板の断面を示す図面であり、図2は本発明の一実施形態により、プローブカード用印刷回路基板の複数の端子に連結されたプローブカード用セラミック基板を示す概略図である。以下、図1及び図2を参照し、本発明の一実施形態によるプローブカード用セラミック基板について説明する。本発明の一実施形態によるプローブカード用セラミック基板は、複数の第1共用ビア101、102、103が形成された第1共用基板10と、複数の第2共用ビア201、202、203が形成された第2共用基板20と、第1共用基板と第2共用基板の間に配置され、1つ以上のグループビアを含み、複数の第1共用ビア及び複数の第2共用ビアを電気的性質に応じてグループ化して1つ以上のグループビア300、301、302に連結するグループ化基板30と、個別の電子部品に形成された1つ以上の端子に対応するように形成され、上記複数の第1共用ビアと第2共用ビアの全部または一部に連結される1つ以上の配線ビアを含むビルドアップ層80とを含む。図1を参照すると、本発明の一実施形態による共用化基板は、複数の第1共用ビア101、102、103、105、106が形成された第1共用基板10と、複数の第2共用ビア201、202、203、205、206が形成された第2共用基板20で構成されることができる。上記第1共用基板10と第2共用基板20には、全てのプローブカードに適用できるよう複数の共用ビアが一定の間隔で離隔されて形成されており、個別の電子部品に応じて1つ以上の共用ビアが選択されて使用され得る。上記第1共用基板10と第2共用基板20は、全ての電子部品に適用できるよう予め製作されて設けられることができ、個別の電子部品の種類に関係なく適用できる。本発明の一実施形態によると、これに限定されないが、上記電子部品は、半導体にセラミック基板を連結するためのプローブカード用印刷回路基板であってもよく、またはテストのための半導体素子が使用されてもよい。個別のプローブカードに適用させるためには、個別の印刷回路基板に形成された端子に対応する位置に配線ビアまたはパターンがセラミック基板に形成されていなければならない。本発明の一実施形態によると、上記のような共用化基板は、全てのプローブカードに適用できる複数のビアが形成されているため、1層または2層のビルドアップ層を形成することで半導体素子またはプローブカード用印刷回路基板のような個別の電子部品に形成された端子に対応する位置に配線ビアが形成されることができる。本発明の一実施形態によると、上記第1共用基板10及び第2共用基板20は1層以上のセラミック層が積層されて形成でき、上記第1及び第2共用基板には個別の電子部品に適用させるためのビルドアップbuild-up工程をさらに行うことができ、印刷回路基板のような基板に付着される工程を経て半導体テスト工程に適用できる。従って、第1共用基板10及び第2共用基板20は耐久性に優れた基板からなることが好ましいが、そうでない場合は、追加的なビルドアップ工程または印刷回路基板に付着する工程において共用基板が破壊されたり変形される恐れがある。基板におけるビアの数が多くなるほど基板の強度は低下する。しかし、共用基板の場合は、ビアの数が少ないと多様なプローブカードに適用できなくなるため、ビアの数を増やすことが好ましい。しかし、ビアの数が多くなるほど共用基板の強度は低下するようになる。そのため、本発明の一実施形態によると、上記第1共用基板10と第2共用基板20の間にビアの数を最適化したグループ化基板30が形成されることができる。グループ化基板30とは、ビアの数を最適化したものであり、複数の共用ビアをその電気的性質に応じてグループ化し、同じグループに属する共用ビアを1つのグループビアに連結する方法によりビアの数を減らした基板である。従って、本発明の一実施形態によると、ビアの数をグループ化を通じて最小限に抑えることができ、基板の強度を強化し、かつ、グループ化基板30が第1共用基板10と第2共用基板20の間に配置されるため表面に露出する複数の共用ビアの数を維持することができる。本発明の一実施形態によると、複数の共用ビアをグループ化するために、第1及び第2共用ビアをグループ化し、グループ毎に同じグループに属する第1及び第2共用ビアを同じグループビアに連結することができる。本発明の一実施形態によると、上記グループビアは、基板全体にわたって第1及び第2共用ビアの電気的性質に応じてグループ化されて連結されるものであり、同じ電気的性質を有する共用ビアは1つのグループビアに連結されることができる。図2を参照すると、第1共用基板または第2共用基板の位置によってA、B及びC区域に分割し、A区域に属するA区域グループビア300、301、302、B区域に属するB区域グループビア310、311、312及びC区域に属するC区域グループビア320、321に区別できる。上記A区域に属する第1及び第2共用ビアはA区域グループビア300、301、302に連結され、B区域に属する第1及び第2共用ビアはB区域グループビア310、311、312に連結されることができる。複数の共用ビアは、シグナルが送受信されるビア、接地端子に連結されるビア、及びパワーが転送されるビアに分けられる。また、上記複数の共用ビアは、シグナル、接地、パワーのような電気的性質に応じてグループ化できる。本発明の一実施形態によると、上記グループビアは、シグナルビア、接地ビア及びパワービアからなる群より選択された何れか1つであることができる。また、上記第1及び第2共用ビアは、シグナル、接地及びパワーのような電気的性質を有し、その電気的性質に応じてグループ化されることができる。本発明の一実施形態によると、上記複数の第1及び第2共用ビアは、シグナルsignal、接地の有無、及びパワーpowerからなる群より選択された1つ以上の電気的性質に応じてグループ化され、グループ毎にシグナルビア、接地ビア及びパワービアに連結されることができる。より具体的には、上記複数の第1及び第2共用ビアは、シグナルに応じてグループ化され、互いに同じシグナルを入出力する第1及び第2共用ビアは互いに同じシグナルビアに連結されることができる。本発明の一実施形態によると、第1シグナルを入出力できるA区域の1つ目の第1共用ビア101、2つ目の第1共用ビア102、3つ目の第1共用ビア103及び4つ目の第1共用ビアは、同じ第1シグナルビア300に連結されることができる。また、第1シグナルと異なる第2シグナルを入出力できるA区域の8つ目の第1共用ビア108と9つ目の第1共用ビア109は、同じ第2シグナルビア302に連結されることができる。一方、第2共用ビアは第1共用ビアと対称となるようにグループビアに連結されることができる。即ち、A区域の1つ目の第2共用ビア201、2つ目の第2共用ビア202、3つ目の第2共用ビア203及び4つ目の第2共用ビア204は、同じ第1シグナルビア300に連結されることができる。しかし、必ずこれに限定されるものではなく、非対称的にグループビアに連結されてもよい。また、本発明の一実施形態によると、上記複数の第1及び第2共用ビアのうち接地される第1及び第2共用ビアは、接地ビアに連結されることができる。図1を参照すると、A区域の5つ目の第1共用ビア105、6つ目の第1共用ビア106及び7つ目の第1共用ビアは第1接地ビア301に連結されることができる。本発明の一実施形態によると、第1及び第2共用ビアが第1及び第2共用基板の互いに異なる区域に配置された場合、電気的性質が類似していて互いに異なるグループビアに連結されることができる。即ち、A区域の5つ目の第1共用ビア105とB区域の8つ目の第1共用ビア118はいずれも接地されるが、A区域の5つ目の第1共用ビア105は第1接地ビア301に連結され、B区域の8つ目の第1共用ビア118は第2接地ビア312に連結されることができる。即ち、電気的性質が類似している共用ビアが配置された位置によって互いに異なるグループビアに連結されることができる。本発明のさらに他の実施形態によると、上記複数の第1及び第2共用ビアは、パワーの大きさに応じてグループ化され、互いに同じパワーを伝達する第1及び第2共用ビアは互いに同じパワービアに連結されることができる。図1を参照すると、B区域の1つ目の第1共用ビア111、2つ目の第1共用ビア112及び3つ目の第1共用ビア113は直流電圧が印加されるビアとして、いずれも第1パワービア310に連結されることができる。また、B区域の4つ目の第1共用ビア114、5つ目の第1共用ビア、6つ目の第1共用ビア及び7つ目の第1共用ビアは、直流電圧が印加されても1つ目の第1共用ビア111とは異なる大きさの電圧が印加されるため、第2パワービア311に連結されることができる。例えば、C区域の1つ目の第1共用ビアと2つ目の第1共用ビアは1.5Vの直流電圧が印加されるビアとして、第3パワービア320に連結されることができる。また、C区域の3つ目の第1共用ビア、4つ目の第1共用ビア及び5つ目の第1共用ビアは3.0Vの直流電圧が印加されるビアとして、第4パワービア321に連結されることができる。即ち、互いに異なる大きさのパワーを伝達する場合、互いに異なるパワービアに連結されることができる。本発明の一実施形態により製造された第1共用基板、第2共用基板及びグループ化基板からなる共用化基板は予め製作されることができる。また、第1共用基板及び第2共用基板に複数の第1及び第2共用ビアが形成されているため、全てのプローブカードに適用できる状態に予め製作されて設けられることができる。これにより、プローブカード用セラミック基板における共用化基板の大量生産が可能となり、個別のプローブカードに適用させるための簡単な工程を行うだけで済むことから、製品の適用融通性が増加する。よって、製造コストが削減されたり、製造時間が短縮されたり、製造効率性が増加するようになる。個別のプローブカードに適用させるために、上記共用化基板の上部または下部に第1ビルドアップ層80または第2ビルドアップ層90を形成することができる。図3fは本発明の一実施形態により、共用化基板の上部に第1ビルドアップ層80が形成されたプローブカード用セラミック基板を示す図面であり、図3gは共用化基板の上部及び下部にそれぞれ第1ビルドアップ層80及び第2ビルドアップ層90が形成されたプローブカード用セラミック基板を示す図面である。上記ビルドアップ層は、個別のプローブカードに応じて複数の配線回路を含むことができ、個別のプローブカード用印刷回路基板2000に適用させるために、上記共用化基板に形成された複数の共用ビアの全部または一部と印刷回路基板の端子と連結される配線ビアを含むことができる。プローブカード用印刷回路基板2000の第1シグナルが送信及び受信される第1シグナル端子S1は、パッドPを介してそれぞれ第2配線ビア802に連結できる。ここで、個別のプローブカード用印刷回路基板2000に適用させるために、1つ目の第1共用ビア101、2つ目の第1共用ビア102及び3つ目の第1共用ビア103は使用されなくてもよい。個別のプローブカード用印刷回路基板2000の配置及び構成に応じて複数の第1共用ビアの一部のみを選択できる。本発明の一実施形態によると、個別のプローブカード用印刷回路基板2000の1つ目の第1グラウンド端子G11及び2つ目の第1グラウンド端子G12はそれぞれ第3配線ビア803及び第4配線ビア804に連結されることができる。また、上記第3配線ビア803及び第4配線ビア804はそれぞれA区域の5つ目の第1共用ビアと7つ目の第1共用ビアに電気的に連結され、結果的に第1接地ビア301に連結されることができる。また、上記第1接地ビア301は複数の第2共用ビアに連結され、第2共用ビアのパッドP’に形成されたプローブ図示せずにより上記プローブカードのテストが行われることができる。また、図3gに示すように、第2共用ビア上に第2ビルドアップ層による複数の配線ビアが形成された場合、第2ビルドアップ層の配線ビアに形成されたプローブ図示せずによりプローブカードのテストが行われることができる。同様に、プローブカード用印刷回路基板に形成された1つ目の第2シグナル端子S2は、第5配線ビアと連結され、第2シグナルビア302に電気的に連結されることができる。本発明の一実施形態によると、上記ビルドアップ層は、セラミックまたはポリイミドからなることができる。上記ビルドアップ層は、製作済みの共用化基板上に形成されるため、共用化基板と同じ物質であるセラミックからなるセラミック基板を積層してビルドアップ層を形成することができる。本発明の他の実施形態によると、共用化基板の上部及び/または下部、即ち、第1共用基板10の上部、第2共用基板20の下部、または、上下部の両方にポリイミドでビルドアップ層を形成でき、ポリイミド層を形成する場合、別途の焼成過程を行うことなく、簡単な方法でビルドアップ層を形成できる。本発明の一実施形態によると、上記ビルドアップ層は共用化基板の上部、下部または上下部に形成されることができる。即ち、共用基板10の上部、第2共用基板20の下部、または、上下部の両方にビルドアップ層を形成でき、個別のプローブカードにおいて必要な共用ビアのみを選択して1つ以上の配線ビアで連結できる。本発明の一実施形態によると、上記グループ化基板の厚さは、1mm~5mmであることが好ましい。上記グループ化基板の厚さが1mm未満であると、グループ化基板の厚さが過度に薄くなって基板の強度が低くなり、5mmを超過すると、グループ化プローブカードの厚さが過度に厚くなるという問題があるためである。本発明の他の実施形態によると、上記第1及び第2共用基板の厚さは、それぞれ40μm~500μmであることが好ましい。上記第1及び第2共用基板の厚さが40μm未満であると、第1及び第2共用化基板を成形し難くなり、500μmを超過すると、基板の強度が弱くなるためである。図3を参照し、本発明の一実施形態によるプローブカード用セラミック基板の製造方法について説明する。本発明の一実施形態によるプローブカード用セラミック基板は、複数の第1共用ビアが形成された第1共用基板、複数の第2共用ビアが形成された第2共用基板及び複数のグループビアが形成されたグループ化基板を設ける段階と、第1共用基板、グループ化基板及び第2共用基板の順に、上記第1及び第2共用ビアの電気的性質に応じてグループ化し、グループ毎に同じグループビアに連結するように積層する段階と、個別の電子部品に合わせて上記複数の第1と第2共用ビアの全部または一部と連結され、上記電子部品と電気的に連結される1つ以上の配線ビアを含むビルドアップ層を形成する段階とを含む。図3aを参照すると、複数のグループビア300、310、320が形成されたグループ化基板を設ける。上記グループ化基板はHTCCHighTemperatureCofiredCeamics:高温同時焼成セラミック、またはLTCCLowTemperatureCofiredCeramics:低温同時焼成セラミックで製造されることができる。本発明の一実施形態によると、一定の厚さと幅を有する低温焼結用誘電体の厚膜フィルムがロールに巻かれた形態で供給され、スリットslitting工程により厚膜フィルムを切断し、所望の厚さを有するように積層して積層体を形成することができる。上記積層体にパンチング方式またはレーザー方式により適する大きさのビアホールを形成することができ、層間を電気的に連結するために、導電性ペーストでビアホールを充填して複数のグループビア300、310、320を形成することができる。グループビア300が形成されたグループ化基板30の上部及び下部には、複数の第1配線パターン40、41及び第2配線パターン50、51を形成することができる。第1配線パターン40、41と第2配線パターン50、51は複数のグループビア上に形成され、グループビアと後に積層される第1共用ビア及び第2共用ビアを電気的に連結させることができる。本発明の一実施形態によると、上記グループ化基板の厚さは1mm~5mmであることが好ましい。上記グループ化基板の厚さが1mm未満であると、グループ化基板の厚さが過度に薄くなって基板の強度が低くなり、5mmを超過すると、プローブカードの厚さが過度に厚くなるという問題があるためである。その次、上記グループ化基板の上部及び下部にそれぞれ第1共用ビア101、102、103が形成された第1共用基板10と第2共用ビア201、202、203が形成された第2共用基板20を積層することができる。図1を参照すると、上記第1及び第2共用基板10、20を1つ以上の区域A、B、Cに分割し、互いに異なる区域に形成された第1共用ビア及び第2共用ビアは、電気的性質が類似しても互いに異なるグループビアに連結されることができる。上記グループビアは、シグナルビア、接地ビア及びパワービアからなる群より選択された何れか1つであることができる。上記複数の第1及び第2共用ビアは、シグナルsignal、接地の有無及びパワーpowerからなる群より選択された1つ以上の電気的性質に応じてグループ化され、グループ毎にシグナルビア、接地ビアまたはパワービアに連結されることができる。上記複数の第1及び第2共用ビアは、シグナルに応じてグループ化され、互いに異なるシグナルを入出力する第1及び第2共用ビアは互いに異なるシグナルビアに連結されることができる。上記複数の第1及び第2共用ビアのうち接地される第1及び第2共用ビアは、接地ビアに連結されることができる。上記複数の第1及び第2共用ビアは、パワーの大きさに応じてグループ化され、互いに同じパワーを伝達する第1及び第2共用ビアは互いに同じパワービアに連結されることができる。本発明の他の実施形態によると、上記第1及び第2共用基板の厚さはそれぞれ40μm~500μmであることが好ましい。上記第1及び第2共用基板の厚さが40μm未満であると、第1及び第2共用化基板を成形し難くなり、500μmを超過すると、基板の強度が弱くなるためである。本発明の一実施形態による第1共用基板10、第2共用基板20及びグループ化基板30を含む共用化基板は、上部及び下部に複数の共用ビアが形成され、内部に形成されるグループ化基板をよって複数の共用ビアをグループ化し、ビアの数を減らすことができる。これにより、基板の強度を強化でき、さらに、基板の上下部には全ての電子部品に適用できるよう複数の共用ビアを維持できる。即ち、耐久性に優れる上、融通性も高い共用化基板を製造することができる。図3e及び図3fを参照すると、本発明の上記共用化基板の上部及び/または下部にビルドアップ層を形成することができる。図3eを参照すると、共用化基板の上部に第1ビルドアップ層80を形成することができる。上記第1ビルドアップ層80に複数のビアホールをパンチングしビアホールに導電性ペーストを充填することで、導電性ビアである複数の第1配線ビア802、803を形成できる。また、図3fを参照すると、上記第1配線ビア802、803上に複数のパッドPを形成でき、以後、上記パッドはプローブカード用印刷回路基板に形成された複数の端子と連結されることができる。この場合、第2共用基板に形成された第2共用ビアにプローブを形成でき、プローブが形成された印刷回路基板にテスターを連結することで工程済み半導体電子部品のテストを行うことができる。図3gを参照し、本発明の他の実施形態によると、上記共用化基板の上部及び下部には第1ビルドアップ層80と第2ビルドアップ層90を形成することができる。第2ビルドアップ層90は複数の第2共用ビアのうち必要な共用ビアのみを露出させることができ、第2ビルドアップ層90に形成された配線ビアにプローブを形成することで工程済み半導体素子のテストを行うことができる。