光リンクの製造方法であって、同じ長さである、第1のファイバー、第2のファイバー、および、第3のファイバーを用意するステップと、第1のファイバーの一端から第1の距離にある第1の箇所と、第2のファイバーの一端から第1の距離にある第1の箇所とを、長さを揃えた箇所として、融着するステップと、第2のファイバーのうちの第1の箇所とは異なった箇所であって、第2のファイバーの一端から第2の距離にある第2の箇所と、第3のファイバーの一端から第2の距離にある第2の箇所とを、長さを揃えた箇所として、融着するステップとを有する、前記方法。各々が、両端一端、他端を含み、一端の側から他端の側へと光を一方向に送信することが可能であって、かつ、一端の側において光インターコネクトの2つ以上の分岐第1の分岐、第2の分岐を含み、他端の側において光インターコネクトの2つ以上の分岐第3の分岐、第4の分岐を含む、第1のX型カップラー40および第2のX型カップラー30を有し、第1のカップラー40の他端の第4の分岐42は、ループを形成することができるように第2のカップラー30の一端の第2の分岐34に接続されている、光リンク。多重化構成冗長化構成のある複数台のメモリ等の障害時における復旧時間を短くし、IOコントローラの機能についても、よりシンプルなものにすることが望まれる。ホスト等と複数台のメモリ等の記憶装置とを、2つ以上の光カップラーを経由して光接続するにあたり、光カップラーの分岐とその一方向性を利用して、2つの光カップラーの間にループを設ける構成に利用することができる光リンク及びその製造方法が提供される。ここでは、IOコントローラに複数の動作モードを選択させるという構成が採用されている。多重化構成冗長化構成のある複数台のメモリ等の障害時における復旧時間を短くし、IOコントローラの機能についても、よりシンプルなものにすることができる。図1は、本発明で利用されるメモリユニットの構成を示す図である。メモリユニット以下、Unitという省略形でも表現される100は、IOコントローラ以下、Ctrl.という省略形でも表現される10、メモリデバイス以下、Dev.という省略形でも表現される20、を主たる構成要素に含んでいる。IOコントローラ10は、メモリデバイス20の入力22を通じて、メモリデバイス20内におけるデータやそのデータが記憶されているアドレスを指定するという制御を行なう。また、IOコントローラ10は、メモリデバイス20の出力24を通じて、メモリデバイス20内におけるデータを取り出すという制御を行なう。IOコントローラ10は、メモリデバイス20の制御だけでなく、光インターコネクトの制御も行なう。本発明においては、メモリユニット100に複数の動作モードを設定することができる。メモリユニット100本体のモード切替スイッチ16によって物理的に制御することが可能であるし、また、ネットワークインターフェイス18を通じて行なうようなネットワーク接続や光リンク自体によって制御することも可能である。本発明で重要となる構成は、IOコントローラ10において、少なくとも3種類の動作モードが設定できるというところにある。具体的には、ホストの送信端よりもたらされるところの読み出しコマンドCmdという省略形でも表現されるまたは書き込みコマンドに従って、1読み出しコマンドに応答してメモリからのデータの読み出しを実行し、および、書き込みコマンドに応答してメモリへのデータの書き込みを実行する状態ActiveMode、2読み出しコマンドには応答しないが、書き込みコマンドに応答してメモリへのデータの書き込みだけを実行する状態SnoopMode、並びに、3書き込みコマンドに応答してメモリへのデータの書き込みを実行し、および、読み出しコマンドを書き込みコマンドに変換してメモリへのデータの書き込みを実行する状態RecoveryMode、という少なくとも3種類の状態について、1の状態と2の状態との間、および、2の状態と3の状態との間、において選択的な遷移が可能になっている、という点である。このような少なくとも3種類の動作モードと、それらの間での選択的な遷移は、IOコントローラ10自体の機能として実現することができるが、IOコントローラ10を図1のようにメモリユニット100に内蔵することもできるし、IOコントローラ10としての相当する機能をメモリユニット100の外付けこの場合については、図示せずとして実現することもできる。受信端Rx12において、この受信端12を通して、読み出しコマンドまたは書き込みコマンドを受け取ることができる。また、この受信端Rx12において、データを受け取ることができ、アドレス等の情報を受け取ることができ、メモリデバイス20中のどのアドレスにデータを書き込み、メモリデバイス20中のどのアドレスからデータを読み出すかについて、メモリデバイス20を動作させる。光の一方向性に由来して、受信端Rxは書き込みポートと呼ばれる場合もあるし、入力チャネルInと呼ばれる場合もある。送信端Tx14において、この送信端14を通して、読み出しコマンドに従ってメモリデバイスからデータが出力される。光の一方向性に由来して、出力チャネルTx14は読み出しポートと呼ばれる場合もあるし、出力チャネルOutと呼ばれる場合もある。図2は、本発明に従って、複数台のメモリユニットと、ホストとの接続例を示す図である。メモリユニット200と、メモリユニット400とは、図1におけるメモリユニット100と同じ構成のものである。ホスト50として図示したものは、コマンドを複数台のメモリユニットにもたらすためのCPUに相当する機能が存在する部分を概念的に示しているにすぎないのであって、メモリユニット200と、メモリユニット400との間における複数の光インターコネクトによって、コマンドの送受信が可能なような関係として構築してあればよい。以下、このような概念のものは、Hostという表記でも表現される。ホスト50からの書き込みは、カップラー30を介して、メモリユニット200の受信端Rx212、メモリユニット400の受信端Rx412に対して、同時に分配される。メモリからの読み出しに関しては、ActiveModeの状態1の状態にあるメモリユニットのみが、送信端Txからデータをホスト50に出力する。この図の場合には、メモリユニット200のみがActiveModeの状態であり、メモリユニット400についてはSnoopModeの状態2の状態であるため、メモリユニット200の送信端Tx214のみからデータが出力され、メモリユニット400の送信端Tx414からはデータが出力されないデータが出力されないことを、点線を用いて模式的に現している。この図においては、2つの、カップラー30、カップラー40を経由して複数の光インターコネクトが形成される。何れのカップラーも、X型カップラーであり、両端一端、他端を含み、一端の側から他端の側へと光を一方向に送信することが可能であって、かつ、両端の側において光インターコネクトの2つ以上の分岐を含むものである。このような性質と光インターコネクトの接続関係から、何れのX型カップラーも光の一方向性に由来する光X型カップラーとしての性質を担っており、2つの光カップラーのうちの1つのカップラー30はスプリッターとしての役割を担っており、2つの光カップラーのうちのもう1つのカップラー40はコンバイナーとしての役割を担っている。スプリッターとしての役割を担っているところの、カップラー30は、両端一端、他端を含み、一端において第1の分岐31と第2の分岐34とを含み、他端において第3の分岐32と第4の分岐33とを含む。コンバイナーとしての役割を担っているところの、カップラー40は、両端一端、他端を含み、一端において第1の分岐41と第2の分岐43とを含み、他端において第3の分岐44と第4の分岐42とを含む。ここで注目すべきことは、コンバイナーとしての役割を担っているところの、カップラー40の第4の分岐42から、スプリッターとしての役割を担っているところの、カップラー30の第2の分岐34へと戻っていく繋がっているループが形成されている点である。送信端Tx214から読み出されたデータは、受信端Rx212と、受信端Rx412とにフィードバックされるようにインターコネクトされている。すなわち、このループが存在するおかげで、メモリデバイスから読み出されたデータは、IOコントローラ210、410の各々の入力チャネルRxにフィードバックされるようにインターコネクトされ、新たに追加したメモリユニットに書き込むことで、メモリの複製コピーを行なうことができる。別の言い方をすると、従来であればカップラー40の第4の分岐42において捨てていたところの情報を、ループによって再生利用しているということになる。さらには、このような特徴的なインターコネクトの配線パターン自体が、IOコントローラの機能を肩代りしている、と言うこともできる。図3は、本発明に関わる、3種類の状態動作モードとそれら状態の間での遷移を示す模式図である。具体的には、ホストの送信端よりもたらされるところの読み出しコマンドまたは書き込みコマンドに従って、1読み出しコマンドに応答してメモリからのデータの読み出しを実行し、および、書き込みコマンドに応答してメモリへのデータの書き込みを実行する状態ActiveMode、2読み出しコマンドには応答しないが、書き込みコマンドに応答してメモリへのデータの書き込みだけを実行する状態SnoopMode、並びに、3書き込みコマンドに応答してメモリへのデータの書き込みを実行し、および、読み出しコマンドを書き込みコマンドに変換してメモリへのデータの書き込みを実行する状態RecoveryMode、という少なくとも3種類の状態について、1の状態と2の状態との間、および、2の状態と3の状態との間、において選択的な遷移が可能になる、図3の中では、1の状態は、読み出しコマンドと書き込みコマンドとの両方に応答することから、頭文字をとってR/Wという形で表現している。2の状態は、読み出しコマンドには応答しないので、応答しないことを-という記号を用いて-/Wという形で表現している。3の状態は、読み出しコマンドを書き込みコマンドに変換していることからW/Wという形で表現している。1の状態と2の状態との間、における選択的な遷移は、図1のモード切替スイッチ16やネットワークインターフェイス18等を通じて実現させることができる。2の状態と3の状態との間、における選択的な遷移も、図1のモード切替スイッチ16等を通じて実現させることができる。例えば、3の状態も、2の状態と同じSnoopModeとして、その派生形として捉えることで、図1のモード切替スイッチ16等のオンオフの制御によって3の状態に遷移させて、Recoveryができるオンの状態を実現させることができる。図3では、さらに追加的な状態として、4初期化する状態POR:PowerOnResetという状態と5非活動Inactiveな状態についても書かれている。通常は、ホスト等とメモリユニットとを配線しただけでは足りず、接続関係を前提とした上で、アドレス空間を初期化して決めたり、個々のメモリユニットの初期の状態を設定したりすることが行なわれるためである。もっとも、この追加的な4の状態は、本発明の技術的思想において必須の構成でなく、初期化を経て、少なくとも3種類の状態動作モードが設定されている時点から全体の動作が実現可能となる。次に、1、2、3の各状態で動作中に障害が発生した場合、そのメモリユニットはを経て、3で1の状態で稼動中のメモリユニットと同期したのち状態2に至る。状態1のメモリユニットに障害が発生した場合には、状態2のメモリユニットは即座に状態1に推移する。図4は、従来技術として、ホストと2つのメモリユニットとが電気的に接続された状態でのメモリの復旧動作のタイミングチャートを示す図である。従来技術のようにループが形成されていないと、読み出しコマンドによって読み出されたデータは一旦はホストに戻ることになり、その戻るという過程を経た上で、書き込みコマンドが再びホストから発せられるという過程を経る。これは、RMWReadModifyWriteと呼ばれる。クロックClockは、コマンドと、そのコマンドに応答して読み出されるデータのタイミングを司っているものである。ホスト→IOコントローラ→メモリデバイスと送信していく過程においては、少なくとも1クロックを要しているが、このタイミングチャートでないと機能しない動作させることができないというわけではなく、あくまでも一例にすぎない。図5は、本発明として、ホストと2つのメモリユニットとがホストに戻ることなくループを通じて光学的に接続された状態でのメモリの復旧動作のタイミングチャートを示す図である。本発明のループが形成されていることで、ホストに戻ることなく、読み出しコマンドが2つのIOコントローラに同時に送信でき、読み出されたデータがホストに戻る必要がないのでより速いタイミングでもう一方のIOコントローラに送信することができる。別の言い方をすると、読み出しコマンドによるReadサイクルの中で、新規メモリへの書き込みが可能になってくるので、その結果として、IOコントローラによるWriteサイクル別途、書き込みコマンドを発するための時間が不要になり、大まかに見積もっても、復旧時間を半減することができる。図6は、本発明としての、光リンクの作成方法を示す図である。この例では、図2における光インターコネクトとして採用されている光リンクであり、図2におけるものと同一の符号が付されている。HostOutとあるのはホストの送信端に接続される。Step1からStep2を経て作成された最終形からも容易に想像できるであろうが、HostInとあるのはホストの受信端Rxに接続される。OAM0Inとあるのはメモリユニット200の受信端Rx212に接続される。OAM0Outとあるのはメモリユニット200の送信端Tx214に接続される。OAM1Inとあるのはメモリユニット400の受信端Rx412に接続される。OAM1Outとあるのはメモリユニット400の送信端Tx414に接続される。OAMは、OpticalAttachmenttoMemoryの省略形である。3本のファイバーの長さや、融着箇所までの長さなどを揃えることによって、光リンクの遅延タイミングを均一にすることができる。ステップ1Step1において、3本のファイバーを二箇所ファイバーの一端から第1の距離にある第1の箇所と、第1の箇所とは異なった箇所であって第2の距離にある第2の箇所の融着箇所で融着するだけで、光リンクは完成する。特許文献3は、その融着を実現するにあたっての一般的技術水準を示している。実際に本発明に適用するにあたっては、ステップ2Step2として示すように、カップラー40の第4の分岐42からカップラー30の第2の分岐34へと形成されているループを中心にして上下を反転させればよく、図2における光インターコネクトと対応した接続関係に適用することができる。特許文献3では、3本のファイバーがこのように融着される位置をずらして束とされる点については開示されていないことに注意されたい。図7は、本発明に従って、さらに発展的に構成した接続例を示す図である。まず、図2と比較して、接続関係が層状に構成されている。また、Hostとして、ホスト側のPHY物理レイヤー層、第1層をMasterMまたは0の省略形とSlaveSまたは1の省略形とで二重化しており、冗長性を高めている。ループはメモリ側のカップラーに構成している。ここでは1段のドロップDrop例を示すが、多段に適応することも可能である。この配線例では、ドロップにより、2つのメモリユニットを利用することで2倍のメモリ容量を実現する。図8は、本発明に従う図7の発展的な構成の接続を実現する、光リンクの作成方法を示す図である。図6において説明した光リンクの作成を発展させればよい。