DEVELOPMENT AND INVESTIGATION OF INPUT AMPLIFIER FOR THE OSCILOSCOPE

<jats:p>Digital oscilloscope’s structure has analog signal acquisition circuit, which transforms signal’s amplitude to fit ADC dynamic range. This circuit is commonly called oscilloscope’s vertical or front-end amplifier. Difficulty in designing front-end amplifiers in GHz range largely affects higher frequency range oscilloscope’s price. This work is focused on designing a front-end amplifier using discrete and openly sold components. We propose a design for attenuator, buffer, variable gain circuits. Amplifier’s prototype is designed. Main characteristics of the amplifier were measured. Measured bandwidth is 3 GHz. Amplifier’s gain and attenuation can support vertical scale sensitivity range from 10 mV/div to 1 V/div. Step response distortion is under 10 %. SMD and PTH relay model attenuators were evaluated. In this paper we review oscilloscope’s front-end purpose and structure. We review amplifiers design and provide the results of experimental measurements.</jats:p>

section_content: Šiame straipsnyje aprašomas realiojo laiko oscilografo įėjimo stiprintuvo kūrimas ir tyrimas. Darbo tikslas -sukurti 2,5-3 GHz pralaidumo juostos stiprintuvą, naudojant tik diskrečiuosius, rinkoje pasiekiamus elementus. 

Šiuolaikinėje sparčiausių aukštadažnių oscilografų gamybos rinkoje yra kelios garsios įmonės, tokios kaip "Tektronix", "Keysight", "LeCroy" ir kt., kurios savo įrenginiuose naudoja specialios paskirties integrinius grandynus. Šių grandynų gamybos sąnaudos labai didelės, todėl mažoms ir mažai žinomoms kompanijoms jų gamyba nėra pasiekiama. Dėl palyginti mažos oscilografų paklausos pasaulinėje rinkoje jų kaina siekia dešimtis tūkstančių eurų. 

Vykstant daiktų interneto technologijų ir 5G tinklų plėtrai, platesnės pralaidumo juostos matavimo įrenginių paklausa, tikėtina, augs (Technavio, 2017). Mažesnių sąnaudų reikalaujantis gigahercų eilės oscilografas leistų Lietuvos bei Europos pramonėms likti konkurencingoms ateinančiais dešimtmečiais. 

Darbe aprašomas oscilografo įėjimo stiprintuvas naudojamas analoginiam signalui transformauoti iki reikiamo diapazono. Šio sistemos komponento įgyvendinimo iš dis-krečiųjų elementų sudėtingumas yra vienas pagrindinių veiksnių, lemiančių greitesnių nei 1 GHz oscilografų didelę kainą. Straipsnyje aprašomas stiprintuvo prototipas suprojektuotas naudojant rinkoje laisvai pasiekiamus komponentus. Sukurtas prototipas naudojamas komercinėje kompanijoje. Darbe nėra pateikiama panašių stiprintuvų parametrų analizė. Tai susiję su oscilografus gaminančių įmonių komercine paslaptimi -atskiros stiprintuvų schemos ir jų parametrai nėra viešai pasiekiami.
section_name: Įvadas

section_content: Oscilografo įėjimo stiprintuvo paskirtis -pakeisti oscilografo įėjime esantį signalą taip, kad jį diskretizuojant būtų išnaudojama visa analoginio skaitmeninio keitiklio (ASK) dinamika. Šiam tikslui pasiekti naudojama 1 paveiksle pateikiama struktūra. Tai klasikinė realiojo laiko oscilografo stiprintuvo struktūra, naudojama daugelyje 0,1-5 GHz oscilografų. Ši struktūra išsamiai aprašoma daugelyje publikuotų mokslinių darbų, pvz., Jiang ir Liu (2017), Duyu et al. (2011, 2013 ), Li et al. (2011). 

Iš 1 paveiksle pateiktos struktūros matyti, kad matuojamas signalas patenka į ateniuatorių. Ateniuatoriaus paskirtis -praplėsti oscilografo įėjimo įtampos diapazoną. Priklausomai nuo konkretaus ateniuatoriaus sandaros, jame numatomi vienas arba daugiau signalo slopinimo kelių. Oscilografo sistema parenka ateniuatoriaus padėtį priklausomai nuo nustatytos vertikaliosios skalės jautrumo V/pad vertės. Įėjimo apsaugos blokas naudojamas siekiant apsaugoti oscilografą, esant nustatytam dideliam vertikaliosios skalės jautrumui, bei įėjime esant aukštos amplitudės signalui (Li et al., 2011). Buferinės grandinės paskirtis -užtikrinti stabilų 50 Ω impedansą ir pridėti prie signalo nuolatinę dedamąją. Tuo atveju, kai naudojamas diferencinio įėjimo ASK, buferinė grandinė taip pat turi užtikrinti vienpolio signalo transformavimą į diferencinį. Valdomas stiprintuvas skirtas įėjimo signalui stiprinti iki ASK įėjimo dinamikos. Šios grandies stiprinimo koefi cientas tiesiogiai nulemia oscilografo vertikaliosios skalės jautrumo diapazoną ir dažniausiai pasižymi 0-40 dB stiprinimo koefi ciento diapazonu (Duyu et al., 2013). Toks stiprinimo koefi cientas šiuo metu gali būti pasiektas tik naudojant kelių stiprinimo kaskadų nuoseklųjį jungimą. Sustiprintas signalas patenka į žemųjų dažnių fi ltrą, kuris iš signalo pašalina harmonikas, kurių dažnis viršija naudojamo ASK diskretizavimo dažnį. Šiuo fi ltru taip pat atliekamas stiprintuvo pereinamosios ir dažninės charakteristikų netolygumų kompensavimas (Duyu et al., 2011). 

Ateniuatoriaus, įėjimo apsaugos ir buferinė grandinės kartu vadinamos impedanso pakeitimo grandine (Duyu et al., 2013). Žinoma, kad oscilografo impedanso pakeitimo grandinė turi užtikrinti vienodą perdavimo koefi cientą esant tiek DC (angl. direct current), tiek RF (angl. radio frequency) dažniams (Naboicheck ir Ems, 1993). Šiuo metu rinkoje esantys stiprintuvai neatitinka visų reikalavimų, keliamų įėjimo impedanso pakeitimo grandinei. Pakankamos pralaidumo juostos mikroschemos arba neturi DC stiprinimo, arba turi neizoliuotą stiprinimo valdymą, kuris neleidžia įgyvendinti korektiško DC poslinkio. Vienas iš galimų šios problemos sprendimo būdų -matuojamą signalą suskaidyti į žemojo ir aukštojo dažnio komponentus (Duyu et al., 2013). Atskiros signalo dalys stiprinamos skirtingose grandinės dalyse, o vėliau sujungiamos naudojant pasirinktą sumatoriaus konfi gūraciją. Struktūrinė metodo schema pateikiama 2 paveiksle. Taikant šį metodą reikia ypač preciziškai suderinti grandinės dalių fazines ir dažnines charakteristikas, o tai ganėtinai sudėtinga pasiekti realioje schemoje. 

Valdomo stiprinimo grandinė dažniausiai įgyvendinama naudojant skaitmeninio valdomo ateniuatoriaus ir kelių stiprinimo kaskadų nuoseklųjį jungimą. Kaskadų skaičius pasirenkamas priklausomai nuo tiriamos sistemos ASK įėjimo dinamikos bei reikiamo vertikaliosios skalės jautrumo diapazono. Žemųjų dažnių fi ltras projektuojamas žinant naudojamo ASK techninius parametrus, tokius kaip įėjimo talpa, diskretizavimo dažnis. Šiame straipsnyje aptariama tik analoginė oscilografo dalis, todėl nebus plačiau apžvelgiama žemųjų dažnių fi ltro struktūra.
section_name: Oscilografo įėjimo stiprintuvo paskirtis ir struktūra

section_content: Rengiant stiprintuvo projektą, buvo bandoma pasiekti du pagrindinius parametrus: praleidžiamų dažnių juosta didesnė nei 2,5 GHz ir stiprinimo koefi ciento diapazonas, užtikrinantis vertikaliosios skalės jautrumo diapazoną nuo 10 mV/pad iki 1 V/pad. Šiam tikslui pasiekti 1 paveikslo struktūrinė schema modifi kuota ir pateikiama 3 paveiksle. 

Stiprintuvas buvo projektuojamas planuojant jį naudoti su 1 V įėjimo dinamikos ASK. Tokia dinamika pasirinkta atsižvelgiant į šiuo metu rinkoje pasiekiamų sparčiųjų ASK parametrus. Reikiamas stiprintuvo stiprinimo koefi cientas apskaičiuojamas pradžioje jautriausią vertikaliosios skalės vertę padauginus iš oscilografo ekrano padalų skaičiaus: Projektuojant buferinę grandinę buvo atsižvelgta į kelis įmanomus projektavimo metodus. Taikant 2 paveiksle pateikiamą signalo skirstymo metodą reikia ypač tiksliai suderinti fazinę ir dažninę charakteristikas. Atliekant šio metodo kompiuterinį modeliavimą, nepavyko gauti tinkamų schemos parametrų. Ne vienas iš rinkoje pasiekiamų operacinių stiprintuvų neatitiko buferinei grandinei keliamų reikalavimų. Atsižvelgiant į tai, buvo nuspręsta buferinę grandinę sudaryti iš kelių kaskadų. Supaprastina principinė elektrinė schema pateikiama 5 paveiksle. 

Pirmasis buferinės grandinės kaskadas sudarytas iš dviejų diskrečių tranzistorių diferencinės poros. Tokia tranzistorių konfigūracija užtikrina įėjimo signalo transformavimą į diferencinį ir atskirai prie signalo pridedamą DC komponentę. Antrasis buferinės grandinės kaskadas sudarytas iš vieno diferencinio stiprintuvo. Šis kaskadas naudojamas signalų frontų simetriškumui užtikrinti. Signalų frontų nesimetriškumas tranzistorių kaskade atsiranda dėl baigtinio signalo sklidimo greičio laidininkuose ir sklaidos tranzistorių techniniuose parametruose. Frontų simetriškumas būtinas norint gauti minimalius signalo iškraipymus valdomo stiprinimo grandyje. Buvo pastebėta, kad naudojamo LMH6401 išėjimo frontų trukmė ilgėja, didėjant įėjimo frontų nesimetriškumui. Kartu su ilgėjančia frontų trukme atsiranda papildomi signalo formos iškraipymai. Aptartos schemos dalys įgyvendintos spausdintinėje plokštėje. Plokštės nuotrauka pateikiama 6 paveiksle. 

Pateikiamoje spausdintinėje plokštėje padaryti du stiprinimo kanalai. Kanalai identiški, išskyrus tai, kad viename naudojamos SMD, o kitame -PTH relės. Tuo siekta nustatyti abiejų montavimo būdų įtaką parametrams aukštuosiuose dažniuose. Taip pat plokštėje įgyvendintas LMH6401 stiprinimo valdymas, naudojant USB-SPI valdiklį, ir paliktas RF takelis impedanso tikslumui įvertinti. Prototipo spausdintinėje plokštėje yra 8 laidininkų sluoksniai. Stiprinimas valdomas asmeniniu kompiuteriu per USB-B jungtį.
section_name: Prototipo projektavimas

section_content: SMD ir PTH ateniuatorių grandinės įvertintos tiriant jų atspindžio koeficiento S 11 priklausomybę nuo dažnio. Priklausomybė išmatuota naudojant 6 GHz vektorinį grandynų analizatorių. PTH ir SMD priklausomybės atitinkamai pateikiamos 7 ir 8 paveiksluose. 

Pateiktuose paveiksluose linijomis pažymėta riba, kurioje S 11 viršija -10 dB. Ši riba taip pat atitinka stovinčiųjų bangų koeficiento (VSWR) vertę, lygią 2. Matyti, kad SMD relių ateniuatoriaus atvejų riba pasiekiama esant 2 GHz, o PTH -2,4 GHz. Tai reiškia, kad naudojamų relių modeliai tiek PTH, tiek SMD korpuse nėra tinkami 2,5 GHz stiprinimo traktui. Atliekant tolesnius matavimus pateikiami tik PTH relių rezultatai. 

Prototipo praleidžiamų dažnių juosta buvo matuojama HMC-T2240 signalo generatoriumi ir N1913A galios matuokliu. Ateniuatoriaus atspindžių įtaka buvo sumažinta tarp galios matuoklio ir prototipo įterpus suderintą perviršiais. 11 paveiksle pateikiamai charakteristikai būdingas 3,5 % teigiamas ir 20 % neigiamas perviršiai. 10 % neigiamo perviršio vertės atsiranda dėl naudojamo generatoriaus signalo iškraipymo. Įvertinus tai, galima teigti, kad stiprintuvo pereinamosios charakteristikos iškraipymai neviršija 10 %.
section_name: Testavimo ir tyrimo rezultatai

section_name: Išvados

section_content: Apibendrinant atliktus inžinerinio projektavimo darbus ir sukurto oscilografo įėjimo stiprintuvo prototipo eksperimentinius tyrimus galima daryti tokias išvadas:

1. Gautas praleidžiamų dažnių juostos plotis viršija užduotyje nurodytą (2,5 GHz) vertę. Užtikrinamas dinaminis diapazonas lygus užduotyje nustatytam 10 mV/pad -1 V/pad. Measured bandwidth is 3 GHz. Amplifier's gain and attenuation can support vertical scale sensitivity range from 10 mV/div to 1 V/div. Step response distortion is under 10 %. SMD and PTH relay model attenuators were evaluated. In this paper we review oscilloscope's front-end purpose and structure. We review amplifiers design and provide the results of experimental measurements. 

Keywords: attenuator, amplifier, front-end, GHz, oscilloscope, radio frequency.
section_name: Išvados