# RISC

דיאגרמה של מעבד RISC
**RISC** ‏ (באנגלית: **Reduced Instruction Set Computing**‏; מילולית: מחשוב עם סט פקודות מצומצם) היא גישה בתיכון מעבדים, שמתמקדת בסט הפקודות של המעבד, אך מדברת גם על מאפיינים נוספים של תכנון המעבד, בנוסף לסט הפקודות.

## היסטוריה

באמצע שנות השבעים של המאה ה־20, התנהלו מחקרים במעבדות המחקר של IBM ובמקומות אחרים במטרה למצוא דרכים לשיפור הביצועים של מחשבים. במסגרת המחקרים בדקו החוקרים באיזו מידה פקודות ואופני מיעון (addressing modes) שונים נמצאים בשימוש בתוכניות מחשב.

המחקרים העלו שחלק מאופני המיעון והפקודות המסובכים ביותר, (אשר מימושם צרך חלק גדול יחסית מחומרת המחשב), אינם נמצאים בשימוש כלל, או כמעט בכלל. בנוסף, התברר כי במקרים רבים, אופני המיעון והפקודות המסובכים ביותר וממומשים במיקרוקוד יעילים פחות מקטעי קוד קצרים המבצעים אותן פעולות ומבוססים על פקודות פשוטות יותר. דוגמה בולטת לפקודה ממומשת במיקרוקוד שיעילותה פחותה מקוד שיוצר במהדר היא הפקודה `INDEX` במיני־מחשב VAX של חברת דיגיטל (DEC).

בנוסף, מחקרים אחרים הצביעו על דרכים נוספות לשפר את ביצועי המחשב על ידי פישוט והאחדה של סט הפקודות. מהמחקרים האלו ומסקנותיהם צמחו כמה עקרונות תכנון שקיבלו את השם הקבוצתי RISC, אם כי סך כל העקרונות מדבר על מאפיינים נוספים בתכנון המעבד, ולא רק על סט הפקודות.

החל מאמצע ועד סוף שנות השבעים פורסמו בעיתונות המקצועית של מדעי המחשב מאמרים המתארים את הגישה החדשה לתכנון מעבדים, ומתחילת שנות השמונים של המאה ה־20 הופיעו בשוק מעבדים המיישמים עקרונות אלו.

מעבדים אלו אכן הוכיחו על ידי ביצועים משופרים מצד אחד, ועלויות חומרה מופחתות מצד שני שגישת ה־RISC בתיכון מחשבים היא אכן גישה מוצלחת, וכיום יש מעבדים רבים שמיישמים את עקרונות ה־RISC בחלקם או במלואם.

כדי להבחין בין מעבדים המיישמים את עקרונות ה־RISC לאלו שאינם כאלו, נהוג לכנות את הקבוצה השנייה **CISC** ‏(Complex Instruction Set Computing, מילולית: מחשוב עם סט פקודות מורכב).

ההצלחות של עקרונות ה־RISC הביאו חוקרים שונים להציע גישות מתחרות כמו "VLIW",‏ "MISC"‏, "OISC" ועוד.

במקביל, מתכנני מעבדים שלא מיישמים את גישת ה־RISC במלואה החלו להטמיע חלקים ופרטים מסוימים מעקרונות ה־RISC למעבדים החדשים, עד שבימינו קווי הגבול בין מעבדים שנחשבים ל־RISC ואלו שאינם כאלו מיטשטשים והולכים.

## עקרונות ה־RISC

העיקרון הראשון של RISC הוא זה שעל שמו נקראת כל הגישה: סט פקודות מצומצם. אין הכוונה שסט הפקודות הוא בהכרח קטן או פשוט, אלא שסט הפקודות שהמעבד תומך בו הוא כזה שמהדרים אכן משתמשים בהן בפועל. פקודות שבהן לא משתמשים המהדרים, או כאלו שמשתמשים בהן מעט מאוד לא ימומשו בחומרה, ובמקומן ייעשה שימוש בשגרות תוכנה.

עם זאת, זה אינו העיקרון היחיד. על סט העקרונות המדויק שנחשב ל־RISC אין הסכמה מלאה, ומעבדים מסוימים שמממשים את רוב העקרונות אך לא את כולם עדיין נחשבים מעבדי RISC. חלק מהעקרונות הללו, ובפרט שימוש בצינור עיבוד נתונים ממומשים גם על ידי מעבדי CISC מודרניים.

העקרונות הם:

* סט פקודות מצומצם
* כל הפקודות הן באורך זהה
* לכל הפקודות **מבנה** זהה – מספר סיביות זהה עבור ה־`OPCODE`, מספר זהה עבור הפרמטר הראשון, השני, וכן הלאה
* מספר אוגרים גדול – לפחות 16, ובדרך כלל לא פחות מ־32
* כל האוגרים זהים בתפקודם, כלומר כל פקודה יכולה להתבצע על כל אוגר (או אוגרים)
* כל הפקודות מתבצעות על אוגרים – הפעולות היחידות שמבוצעות על הזיכרון הן קריאה וכתיבה
* כל הפקודות מתבצעות תוך זמן זהה – בדרך כלל מחזור שעון יחיד
* שימוש אגרסיבי ומתוחכם בצינור עיבוד נתונים. כדי לסבר את האוזן אפשר לומר שבזמן שהמעבד מבצע פקודה אחת, הפקודה הבאה מנותחת כהכנה לביצוע, וזו שלאחריה נטענת מן הזיכרון, באופן שהמעבד מבצע בכל מחזור שעון עבודה על מספר פקודות במקביל.
* זיכרון מטמון גדול ככל האפשר

#### מאפיינים נוספים הקשורים ל־RISC

מאפיינים אלו אינם קשורים בהכרח ל־RISC, אך הם מופיעים בהרבה מעבדים הנחשבים ל־RISC או רק במעבדי RISC.

##### חיזוי הסתעפות

אחת הפקודות שכל מעבד תומך בהן היא פקודת קפיצה מותנית: פקודה זו בודקת תנאי מסוים (למשל אם התוכן של אוגר א' גדול מתוכנו של אוגר ב'), ואם התנאי מתקיים המעבד קופץ, כלומר הפקודה הבאה שהמעבד מבצע אינה הפקודה שכתובה בזיכרון בכתובת הבאה, אלא פקודה שנמצאת בכתובת אחרת, שהיא אחד הפרמטרים של הקפיצה המותנית.

פקודה זו יוצרת "שבירה" בצינור עיבוד הנתונים (כי הכתובת הבאה לטעינה עדיין אינה ידועה) וכתוצאה מכך מפסידים זמן ביצוע. חיזוי הקפיצות היא טכניקה שמאפשרת למעבד "להציץ" קדימה בצינור עיבוד הנתונים ולזהות שאחת הפקודות הבאות היא קפיצה מותנית. בשלב זה המעבד עדיין לא יכול לבדוק את התנאי, אבל לפי היוריסטיקה מסוימת המעבד מחליט האם סביר יותר שהקפיצה תתבצע או לא, ולפי החלטה זו עשוי לשנות את ההתנהגות – למשל הפקודה הבאה שמוזנת לצינור עיבוד הנתונים יכולה להיות מהכתובת החדשה. החלטה שגויה לא תגרום לטעות בהרצת התכנה, אלא לכל היותר פגיעה מסוימת בביצועים משום שאם המעבד לא מצליח לשמור את צינור עיבוד הנתונים מלא, משמעות הדבר היא שהוא "עובד על ריק" למשך מספר מחזורי שעון.

##### ביצוע פקודות שנמצאות אחרי פקודת קפיצה

טכניקה זו, הנקראת branch delay, מיועדת כמו קודמתה לצמצום מחיר הקפיצות, שנובע מהצורך לרוקן את תוכן צינור עיבוד הנתונים בעת שמתרחשת קפיצה. העיקרון עליו מבוססת הטכניקה הוא סידור מחדש של הפקודות על ידי המהדר, כך שהפקודה שקודמת לפקודת הקפיצה מועברת, אם הדבר אפשרי, אל אחרי פקודת הקפיצה. אם אי אפשר, הפקודה מיד אחרי פקודת הקפיצה נשארת ריקה (NOP). המעבד מבצע את הפקודה שאחרי הקפיצה המותנית בין אם הקפיצה התבצעה (כלומר התנאי התקיים) ובין אם לאו. באופן כזה מחזור שעון מנוצל שהיה מבוזבז אם הקפיצה הייתה מתבצעת. מחיר השימוש בטכניקה זו הוא שבמקרים שבהם לא ניתן לסדר מחדש את הפקודות, "מתבזבזת" פקודה אחת (הפקודה הריקה), במקרה שלא מתבצעת קפיצה. יש מעבדים בהם שתי הפקודות הבאות מבוצעות אחרי פקודת הקפיצה.

##### חלון אוגרים

שימוש באוסף פיזי גדול יותר של אוגרים, אשר רק חלקם זמין בפועל. כאשר קוראים לשגרה, היא מקבלת לא רק זיכרון מקומי על המחסנית, אלא גם אוסף חדש של אוגרים. לכן היא יכולה להשתמש בהם ביעילות ולחסוך בקריאות לזיכרון. חלון האוגרים מוסט בקריאה לשגרה, כאשר בדרך כלל מספר אוגרים זמינים הן לשגרה הקוראת והן לשגרה הנקראת. למשל במעבד SPARC יש 32 אוגרים כלליים. שמונה מתוכם משותפים לכל השגרות (כולל אוגר 0 שערכו קבוע), ובקריאה לשגרה החלון מוזז ב-16, כך שיש שמונה אוגרים משותפים לשגרה הקוראת והנקראת, ואלו משמשים להעברת פרמטרים לשגרה הנקראת והחזרת תוצאות לשגרה הקוראת. בהזזת החלון האוגרים המשותפים משנים את "כתובתם" - כך למשל אוגר מספר 9 של השגרה הקוראת יופיע כאוגר מספר 25 בשגרה הנקראת.

טכניקה זו בשימוש במספר קטן יחסית של מעבדים: SPARC וכן מעבדי i960 של אינטל ו־AMD 29000. בדיעבד הסתבר שהיא בעייתית במערכת הפעלה הפועלת בשיטת ריבוי משימות, עקב הצורך לשמור על המחסנית מספר גדול של אוגרים בכל החלפת הקשר, בין אם כל האוגרים נמצאים בשימוש בפועל ובין אם לאו.

## המבשר

המחשב CDC 6600, שנחשב למחשב העל הראשון, תוכנן ב־1964 על ידי סימור קריי בחברת CDC, מימש את רוב אם לא כל עקרונות ה־RISC, וזאת כעשור לפני שעקרונות ה־RISC נוסחו ולפני שהמונח RISC הומצא. כיוון שהיה זה מחשב על לא מיד הבינו מתכנני מחשבים אחרים שניתן ליישם עקרונות דומים גם עבור מעבדים קטנים ופשוטים יותר, והשפעתו של ה־6600 על תיכון מעבדים ומחשבים אחרים הייתה מוגבלת, אם כי ברור שהחוקרים שניסחו את עקרונות ה־RISC היו מודעים לעבודתו של קריי. בתעשיית המחשבים נוהגים להתלוצץ ולומר ש־RISC פירושו למעשה "**R**eally **I**nvented by **S**eymour **C**ray" (כלומר "בעצם הומצא על ידי סימור קריי").

## מעבדי RISC

אחד המעבדים הראשונים שמימש עקרונות רבים מתוך רשימת עקרונות ה־RISC הוא המחשב "נובה" (Nova ) של חברת Data General, וזאת עוד לפני המאמרים והמחקרים, ולפני שהביטוי RISC הומצא. מעבדים נוספים מימשו חלק אך לא את כל העקרונות, אולם רק אחרי שנוסחו העקרונות הופיעו מעבדים שמימשו את רובם או כולם. להלן רשימה חלקית של מעבדי RISC:

* מעבדי ARM
* ארכיטקטורת MIPS
* Alpha של DEC
* IBM 801: מעבד שהורכב ממספר רכיבים, תיכון שאחר כך הוסב למעבד על שבב יחיד בשם ROMP שהניע מחשב אישי בשם IBM RT-PC
* RS/6000 של חברת IBM, ובעקבותיו המעבד הפופולרי PowerPC, ולאחר מכן סדרת מעבדי POWER
* אינטל i860 ו־i960
* מוטורולה 88000
* סדרת מעבדי SPARC של סאן מיקרוסיסטמס (היום אורקל)
* AMD 29000
* PA-RISC של חברת HP

## גישות מתחרות

פרק זה לוקה בחסר. אנא תרמו לוויקיפדיה והשלימו אותו. ייתכן שתמצאו פירוט בדף השיחה.
#### VLIW

**VLIW** ‏ (Very Long Instruction Word) היא גישה בתכנון מעבדים שמשתמשת במילת פקודה ארוכה מאוד, כאשר כל פקודה (או לפחות רוב הפקודות) מבצעת מספר פעולות במקביל. ארכיטקטורה זו חושפת ב־ISA את יחידות הביצוע במעבד, כך שבכל פקודה, מקודדים את הפעולה עבור כל אחת מיחידות הביצוע.

#### Writable Control Store

זו גישה במעבדים מבוססי מיקרוקוד, המאפשרת לתוכנה לטעון חלק מהמיקרוקוד באופן דינמי.

## חסרונות

* בגלל אילוצי ה־RISC, ובייחוד העיקרון שכל הפקודות צריכות להיות באותו אורך, תוכנית למעבד RISC תופסת יותר מקום בזיכרון המחשב (אחרי הידור – אין הבדל באורך התוכנית בשפה עילית). תוכנית מהודרת ל־RISC בדרך כלל שוקלת 30%-50% יותר מאותה התוכנית מהודרת ל־CISC.
* מעבדי RISC נחשבים קשים יותר לתכנות בשפת סף, אם כי חיסרון זה מקוזז בחלקו על ידי העובדה שתכונות אחרות של מעבדי RISC מאפשרות למהדרים ליצור קוד יעיל יותר, על ידי שימוש בטכניקות אופטימיזציה שונות, ובאופן זה מייתרים במידה רבה את הצורך לכתוב בשפת סף.

## קישורים חיצוניים

 מדיה וקבצים בנושא **RISC** בוויקישיתוף
* הגדרות RISC ו־CISC ‏ RISC and CISC definitions באתר "CPUShack" (באנגלית)
* RISC, באתר אנציקלופדיה בריטניקה (באנגלית)

## ביאורים

## הערות שוליים