Demostración de reloj digital en VHDL
Channel: Estado Finito
Date: 30/11/2016

En este video se demuestra el comportamiento del reloj digital desarrollado en VHDL, con su prueba e implementación en una tarjeta Digilent Basys2.

Si deseas saber cómo es que funciona, únete al minicurso gratuito de Estado Finito: http://www.estadofinito.com/unete-al-curso-de-reloj-digital/