RISC-V diseño básico 3: Instrucción de carga desde memoria
Channel: Felipe Machado
Date: 19/12/2018

Tercer tutorial para el diseño de un procesador RISC-V simplificado. El procesador es monociclo (single-cycle).
En este tutorial se explica cómo implementar en hardware la instrucción de carga (load word, lw)

Se recomienda ver los tutoriales anteriores.
Serie completa:
https://www.youtube.com/playlist?list=PLSUmB2yTypWGcPlfTymmaQ3HWxvamxfoW

RISC-V diseño básico (1): Operaciones entre registros: https://youtu.be/nLcPNXMj1lI
RISC-V diseño básico (2): Operaciones con constantes: https://youtu.be/0SzpwGoRbuU 

Se recomienda antes ver los tutoriales del conjunto de instrucciones (ISA) del RISC-V.

- Introducción: https://youtu.be/JyvZ0i9s6xg
- Instrucciones entre registros, tipo R (1/2): https://youtu.be/g68KrucGxq0
- Instrucciones entre registros, tipo R (2/2): https://youtu.be/x7b3PgDEAvM
- Instrucciones de tipo I: entre registro y constante (inmediatos): https://youtu.be/22iIFspcYBM
- Instrucciones de carga y almacenamiento: https://youtu.be/4_WlVK3E97g
- Instrucciones de control y programa almacenado en memoria: https://youtu.be/Q6FRCH7PStg


Siguientes tutoriales de la serie:
- RISC-V diseño básico 4: Instrucción de almacenamiento en memoria: https://youtu.be/A7eJFdwGdDk
- RISC-V diseño básico 5: Memoria de programa y contador de programa: https://youtu.be/5Ico3t2405A
- RISC-V diseño básico 6: Instrucciones de control (branches): https://youtu.be/UzCLsPhydBY


Más info sobre el RISC-V: http://riscv.org/

----
Es recomendable también saber sobre diseño digital, tienes estos libros disponibles:
- Diseño de circuitos digitales con VHDL: https://eciencia.urjc.es/handle/10115/4045
- Diseño de sistemas digitales con VHDL: https://eciencia.urjc.es/handle/10115/5700

Y para el diseño en puertas lógicas y bloques, tienes esta serie: https://youtube.com/playlist?list=PLSUmB2yTypWHDpU3QnX1kL3F9v-AWJ4L8
Y el libro:
Problemas resueltos de electrónica digital: https://eciencia.urjc.es/handle/10115/5727

#RISCV