Curso VHDL.V102. Sumador serie. Casteo y acondicionamiento de operandos.
Channel: Susana Canel
Date: 10/07/2020

En este video describo un sumador serie basado en dos registros de desplazamiento, un sumador completo de 1 bit y un flip-flop tipo D, como muestro en un esquema. Explico cómo generar el flip-flop D y porqué es necesario incluirlo. Explico una solución para realizar la suma de 1 bit cuando los operandos contienen 1 solo bit de un std_logic_vector. Te muestro ejemplos de sumas realizadas de esta manera.
Si te parece útil la explicación no te olvides de darle un clic a "me gusta" y a la campanita ¡Gracias! Para contactarme entrá a mi sitio Web: https://susycursos.com. Puedes solicitarme a través de https://susycursos.com/contactame/  los manuales del Quartus II que escribí en español en lenguaje amigable (no son una traducción) y también los archivos de las descripciones y testbenchs en formato texto.

Puedes ver y descargar mis códigos fuente de: https://github.com/susanacanel/proyectos-vhdl.