Diseño VHDL 4: Reglas de diseño combinacional
Channel: Felipe Machado
Date: 08/03/2020

Cuarto tutorial para aprender a diseñar circuitos digitales con VHDL.

En este video se ven algunas reglas y recomendaciones para el diseño de circuitos combinacionales con VHDL y FPGA.
El pdf de la presentación está disponible: https://doi.org/10.5281/zenodo.3700392

0:37 Tabular
1:16 Orden y comentarios
2:56 Nombres
3:23 Uso de constantes
6:39 Reglas lectura/escritura 1: Puertos entrada no se escriben
7:56 Reglas 2: Puertos de salida no se leen
9:21 Reglas 3: No inicializar señales combinacionales
10:00 Reglas 4: No escribir señal en dos sentencias concurrentes/procesos
12:25 Reglas 5: Uso de puertos y señales
14:48 Reglas 6: No realimentar señales combinacionales
17:13 Evitar latches
25:27 Lista de sensiblidad 

 Se recomienda ver los tutoriales anteriores
- Diseño VHDL 1: Puertas lógicas: https://youtu.be/g7Z-sBpmCJU
- Diseño VHDL 2: Multiplexor (1/2): https://youtu.be/CQdw-M1ooTI
- Diseño VHDL 2: Multiplexor (2/2): https://youtu.be/or_vwCTSY8M

Estos tutoriales están en una lista de reproducción para aprender a diseñar con VHDL: https://www.youtube.com/playlist?list=PLSUmB2yTypWH1s9w8hbkd9Ki_DlO_3Yc2

Para profundizar más en el diseño de circuitos digitales con VHDL, puedes descargar estos libros:
- Diseño de circuitos digitales con VHDL: https://eciencia.urjc.es/handle/10115/4045
- Diseño de sistemas digitales con VHDL: https://eciencia.urjc.es/handle/10115/5700

Este video es similar a este otro, pero lo explica en puertas lógicas, no es específico para VHDL:
https://youtu.be/7qJSQClaSyk

Y para repasar el diseño en puertas lógicas y bloques, el libro:
Problemas resueltos de electrónica digital: https://eciencia.urjc.es/handle/10115/5727

Licencia CC-BY
https://creativecommons.org/licenses/by/4.0/deed.es
#VHDL