Curso VHDL.V126.Diseño estructural, sum.serie, div. frec, antirrebote, conversores bin2BCD, BCD-7seg
Channel: Susana Canel
Date: 04/11/2020

En este video completo el diseño estructural de un sumador serie, instanciando los módulos: divisor de frecuencia, antirrebote, sumador serie, conversor de binario natural a dos dígitos BCD empaquetados (en 8 bits) y conversor de BCD a 7 segmentos. Te muestro el correcto funcionamiento en la plaqueta DE1 de Altera. Las entradas las realizo a través de interruptores y las salidas a través de LEDs y de un display de 4 dígitos de 7 segmentos. Muestro también el circuito esquemático generado por Tools, Netlist Viewera, RTL Viewer del Quartus II, comprobando el correcto instanciado de los módulos.

Si te parece útil la explicación no te olvides de darle un clic a "me gusta" y a la campanita ¡Gracias! 
Para contactarme entra a mi sitio Web: https://susycursos.com. Allí puedes ver, además de los códigos, todos los esquemas que usé en mis videos. También puedes solicitarme a través de https://susycursos.com/contactame/  los manuales del Quartus II que escribí en español en lenguaje amigable (no son una traducción).

Puedes ver y descargar mis códigos fuente de: https://github.com/susanacanel/proyectos-vhdl.