Curso VHDL.V55. Descripción de un flip-flop JK.
Channel: Susana Canel
Date: 13/08/2019

En este video te explico cómo describir un flip-flop JK a partir de su ecuación característica. Uso la función "rising_edge" para detectar el flanco creciente de la señal de reloj. En la arquitectura defino una señal auxiliar para poder escribir la ecuación característica del flip flop. Compilo y analizo un "warning". Luego recurro a la herramienta "Tool" y selecciono "RTL Viewer" del Quartus para ver y analizar el circuito esquemático generado. Si te parece útil la explicación no te olvides de darle un clic a "me gusta" ¡Gracias! Para contactarme entrá a mi sitio Web: https://susycursos.com. Puedes solicitarme a través de https://susycursos.com/contactame/  los manuales del Quartus II que escribí en español en lenguaje amigable (no son una traducción) y también los archivos de las descripciones y testbenchs en formato texto para que los puedas probar.