Simulación de un cronómetro VHDL
Channel: Felipe Machado
Date: 25/03/2017

Simulación de un cronómetro diseñado en VHDL con Xilinx ISE y Vivado
Para entender el cronómetro se recomienda ver el video anterior:
https://youtu.be/-k2lwyx0tdQ
El diseño está explicado en el capítulo 6 de este libro: https://eciencia.urjc.es/handle/10115/4045

Más sobre simulación del cronómetro para encontrar posibles errores, en este video: https://youtu.be/u407H3Vef7c

El banco de pruebas (test-bench) está disponible aquí:  https://github.com/felipe-m/dse_vhdl/blob/master/tb_crono/tb_crono.vhd
#VHDL