Напиши текст вакансии для должности "Senior RTL Design Engineer". Название компании: "Ядро Микропроцессоры". Расположение: Москва. График работы: Полный день. Опыт работы: От 3 до 6 лет. Ключевые навыки: 'RTL design', 'Verilog', 'ASIC', 'ACE', 'AXI', 'GDS', 'Xilinx', 'interconnect', 'APB', 'constraints', 'Cadence', 'Synopsys'

YADRO МИКРОПРОЦЕССОРЫ. ПРОФИЛЬ КОМПАНИИ Компания YADRO Микропроцессоры — вендор микропроцессоров собственного дизайна и разработки с fabless моделью. Компания реализует большую дорожную карту по созданию линейки современных микропроцессоров на базе архитектуры RISC-V для использования в составе серверов, сетевых продуктах, системах хранения данных, планшетах и т.д. Планируемые продукты будут массово доступными, с поддержкой разработчиков вычислительной техники и программного обеспечения, всем необходимым набором программных и аппаратных средств разработки и отладки. Технологический процесс 12нм и 7 нм TSMC. Компания создана в рамках группы компаний YADRO на базе технологического партнерства лидера отечественного рынка вычислительной техники компании YADRO и одного из лидеров мирового рынка полупроводникового IP и соучредителя консорциума RISC-V — компании Syntacore. В нашем дизайн-центре работают специалисты по направлениям RTL, верификация, физический дизайн, DFT/QA/validation, разработка низкоуровневого ПО. Что Вас ждёт Придя к нам, Вы будете работать над серверными системами следующего поколения. Вы окажетесь в мире 12нм и 7нм технологий со всеми их сложностями, особенностями дизайна, и нюансами. И будете первым, кто принимает участие в разработке серверных SoC с RISC-V! Чем Вам предстоит заниматься:  Разработка и интеграция модулей собственной разработки Оценка требований к пропускной способности шины данных и памяти (также и latency) со стороны интегрируемых блоков; Подготовка необходимых вспомогательных блоков, таких как AXI Data Width Converter, AXI CDC bridge, APB CDC Bridge; Подготовка перечня необходимых блоков памятей, их генерация и разработка wrappers для них; Взаимодействие с командой верификации при разработке интеграционных или нагрузочных тестов и в процессе прототипирования Отладка возникающих проблем при моделировании сопровождаемой подсистемы на всех этапах имплементации, начиная от RTL до GDSII-netlist Изучение документации и сопровождающих скриптов и передача рекомендации команде Backend и архитектору проекта Анализ результатов синтеза, оптимизация критических путей и устранение найденных ошибок и предупреждений;  Что мы ожидаем от будущего члена команды:  Опыт разработки RTL для ASIC от 3 лет; Отличное знание Verilog/System Verilog; Опыт использования RTL симулятора от 3 лет (любой вендор); Знакомство с архитектурой современных процессоров, знание современных SoC интерфейсов (ACE, AXI); Владение скриптовыми языками (perl/python/tcl/shell scripting) Уверенный пользователь Linux; Знание английского языка на уровне чтения технической документации и умения вести переписку на технические темы; Опыт работы с системами контроля версий.  Дополнительным преимуществом будут:  Знакомство с make и скриптовыми языками (perl/python/tcl/shell); Опыт программирования на C/asm; Опыт работы с ПЛИС от Altera и/или Xilinx и соответствующим программным обеспечением; Опыт с системами Continuous Integration  Условия:  Гибкий рабочий график с часовым обеденным перерывом, Возможность выбрать удаленную работу, работу в офисе, или гибридный режим; Профессиональное развитие: Обучение/сертификация за счет компании (в соответствии с согласованным планом); Участие в конференциях, выставках, и прочих отраслевых мероприятиях в России и за рубежом.  Будем рады предложить Вам:  Медицинскую страховку с первых дней работы, включающую стоматологию, госпитализации, международные путешествия. Льготное страхование членов семьи (покупку полиса по корпоративной цене для членов семьи); Заботу о здоровье: спортивные мероприятия, программу поддержки сотрудников, психологические, юридические и ЗОЖ консультации с внешними специалистами; Программы обучения и развития сотрудников; Внутреннюю программу поддержки инноваций; «Лекторий», в рамках которого приглашенные эксперты и наши специалисты делятся профессиональным опытом из различных областей науки.