Pentium M（ペンティアム・エム）は、インテルが2003年3月に発売した、主にノートパソコン向けのx86アーキテクチャのマイクロプロセッサ(CPU)。

概要 

ノートPCに搭載することを前提とし、バッテリー持続時間（＝省電力）と高速性能（＝処理能力）の両立を目的として設計された。今までのモバイル向けCPUとは異なり、デスクトップパソコン向けの設計を流用するのではなく、モバイル専用に設計されたものであり、これはインテルにとって初の試みである。

またPentium M、対応チップセットのi855/i915シリーズ、IEEE 802.11a/b/g無線LANチップのIntel PRO/Wireless、およびMicrosoft Windows XPまたはLinux Kernel 2.4x 以降のソフトウェアとの組み合わせでインテル Centrino（セントリーノ）モバイルテクノロジと称する。ただし、3種ともに上記などインテル製品での組み合わせでなければCentrinoの呼称を名乗ることができない。

一部のデスクトップパソコンにも搭載され、Pentium M対応のマザーボードも売り出されていた。小型で静粛性の高いデスクトップパソコンを組み立てることができた。

Pentium Mは、IA-32の64ビット拡張命令であるIntel 64には対応していない。

設計 
インテルにより公開されている資料によれば、Pentium MのマイクロアーキテクチャはPentium 4などに採用されたNetBurstマイクロアーキテクチャより一つ前のP6マイクロアーキテクチャをベースに抜本的な改良を加えたものである。コンプレックスデコーダ1つ＋シンプルデコーダ2つというデコーダの構成や、5つの命令発行ポートを備え3μOPs/clkでリタイア可能というアウト・オブ・オーダー実行部の大まかな特徴はP6マイクロアーキテクチャと似ているが、主に以下のような改良が加えられている。
Micro-OPs Fusionのサポート
Pentium Mのマイクロアーキテクチャにおける最大の改良点はMicro-OPs Fusionのサポートである。これは例えばメモリアクセスと演算を同時に行う命令等において、従来はデコーダで2つのμOP (この場合はメモリアクセスμOPと演算μOP) を生成していたものを、デコードの時点では1つのμOPとして処理する技術である。これによって、従来はコンプレックスデコーダのみで処理できた命令がシンプルデコーダでも処理できるようになり命令デコードの帯域が向上する、リネーミングやリタイアの3μOPs/clkの帯域が節約できる、またリオーダバッファのエントリの消費が抑えられるといった様々な利点がある。
これは、AMDがK7マイクロアーキテクチャで実装したMacro-Opの概念と基本的には同等のものである。ただし、Pentium Mのマイクロアーキテクチャにおいては、メモリアクセスと演算を同時に行うx86命令以外でもMicro-OPs Fusionが機能する機会が存在する。例えば、ストア命令はアドレスを計算するμOPとストアデータをレジスタから読み出すμOPに分けて実行ユニットに送られる実装になっているため、Micro-OPs Fusionが有効である。
分岐予測機構の改良
Pentium 4に搭載された分岐予測器をベースに、ループ検出器の実装とレジスタ間接分岐予測のサポートを行なっている。ループ検出器は内部に64バイトのバッファを備え、64バイト以内の命令列でループとなっている分岐を検出し、命令フェッチを停止してバッファから命令を供給することができる。
スタックポインタ操作専用ハードウェアの追加
x86命令セットにはPUSH、POP、CALL、RETといったスタックポインタを操作する命令があるが、これらをフロントエンドで処理するためのハードウェア (スタックエンジン) が追加されている。これらの命令については、Pentium Mではスタックポインタを加減するμOPは生成されず、デコード段の直後に設置されたスタックエンジンに含まれる専用の加算器で処理される。そのため、例えばPUSHやPOP命令については、デコーダで生成されるμOPはメモリアクセス (PUSH-ストア、POP-ロード) のμOPのみであり、バックエンドの実行ユニット資源の節約に貢献している。スタックエンジンはスタックポインタに対する操作の累積の差分を記憶しており、レジスタ (リオーダ・バッファ) 内の実際のスタックポインタの値は更新しないため、スタックポインタにアクセスするμOPに差分情報を追加し、正しい実効アドレスが得られるようにしている。この差分情報が追加できないμOPに遭遇した場合は、レジスタ内のスタックポインタを更新する内部命令が自動的に挿入される。

その他、OOOバッファの増加、L1命令キャッシュの倍増(16KB→32KB)、L1データキャッシュの倍増(16KB→32KB)、L2キャッシュの倍増(512KB→1MB)、TLBの増量なども行われているが、これら多くの改良により、旧世代のP6マイクロアーキテクチャと比較してIPCが向上している。命令セットの面ではPentium 4と共に登場したSSE2命令を新たにサポートしており、当時のデスクトップ向けプロセッサに準じた仕様になっている。

モバイルに向かないNetBurstマイクロアーキテクチャの代替として開発され、絶対的な性能よりもクロックあたりの処理性能を重視している。NetBurstマイクロアーキテクチャのパイプラインを深くし、高クロック化で性能を稼ぐという方向性は抑えられている。その一方でCPUバス周りはNetBurst系の高速なバスを組み合わせており、バス周りがボトルネックとなることを抑えている。

クロックあたりの性能が高く、約1.5倍のクロックの Pentium 4 に匹敵する性能を発揮し、Pentium M の2GHz、Pentium 4 の2.8 GHz 、Athlon 64 2800+（1.8 GHz）がおおよそ同じくらいの性能だと言われている。また、低消費電力であるため、発熱が減少し、大型化・高コスト化する一方であったCPUの冷却装置の小型化に貢献した。

低消費電力と高いパフォーマンスが評価され、モバイルのみならず、モバイル・オン・デスクトップ（MoDT）としての用途に注目が集まった。
デスクトップで Pentium M を使うために、Pentium M 用のSocket 479（Socket 479M）を使用したデスクトップパソコン向けのマザーボードも数社から発売された。さらには台湾のマザーボードメーカーのASUSより、Pentium M(およびCeleron M) を Pentium 4 などに使用されるデスクトップ用のSocket 478を備えるマザーボードで使用できるCPU変換アダプタ（CT-479）も発売された。この製品は、正式には同社製の限られたマザーボードのみで使用できるとされる。Intel SpeedStep テクノロジは公式には機能しないとされる。動作にはマザーボードの BIOS のアップデートが必要。

第一世代“バニアス” (Banias) 
130 nm プロセスで製造された。Pentium 4 同様、SSE2 に対応している。途中からプロセッサー・ナンバーが採用され、700番台が与えられている。
省電力技術として拡張版 Intel SpeedStep テクノロジ（EIST）をサポートする。これはかつてモバイル Pentium III-M に搭載されていたものをさらに拡張させたもので、多段階の動作電圧や周波数で動作することを可能としている。

Banias 標準電圧版
{| border="1" cellpadding="5" class="wikitable"
|- align="center"
! プロセッサ・ナンバ !! 動作周波数 !! FSB !!2次キャッシュ !! EIST !! NX Bit !! ソケット !! TDP(最低周波数) 
|-
| - || 1.30 GHz || rowspan="5" | 400MHz || rowspan="5" | 1MB || rowspan="5" | ○ || rowspan="5" | × || rowspan="5" | Socket479 || rowspan="2" | 22W (-)
|-
| - || 1.40 GHz 
|-
| 705 || 1.50 GHz || rowspan="3" | 24.5W (-)
|-
| - || 1.60 GHz 
|-
| - || 1.70 GHz 
|}

Banias 低電圧版
{| border="1" cellpadding="5" class="wikitable"
|- align="center"
! プロセッサ・ナンバ !! 動作周波数 !! FSB !!2次キャッシュ !! EIST !! NX Bit !! ソケット !! TDP(最低周波数) 
|-
| - || 1.10 GHz || rowspan="3" | 400MHz || rowspan="3" | 1MB || rowspan="3" | ○ || rowspan="3" | × || rowspan="3" | Socket479 || -
|-
| - || 1.20 GHz || -
|-
| 718 || 1.30 GHz || 12W (-)
|}

Banias 超低電圧版
{| border="1" cellpadding="5" class="wikitable"
|- align="center"
! プロセッサ・ナンバ !! 動作周波数 !! FSB !!2次キャッシュ !! EIST !! NX Bit !! ソケット !! TDP(最低周波数) 
|-
| - || 0.90 GHz || rowspan="3" | 400MHz || rowspan="3" | 1MB || rowspan="3" | ○ || rowspan="3" | × || rowspan="3" | Socket479 || -
|-
| - || 1.00 GHz || -
|-
| 713 || 1.10 GHz || 7W (-)
|}

第二世代“ドーサン” (Dothan) 

90nmプロセスで製造された。プロセッサー・ナンバーはBanias同様700番台。

改良版（Dothan-533）が新チップセット Intel 915 シリーズとともに2005年1月19日に発表される。FSBが400MHzから533MHzに向上した以外はDothanと同一。「ソノマ（Sonoma）」というコードネームで呼ばれた第2世代セントリーノ・プラットフォームとともに用いられる。

同時発表されたチップセットIntel 915シリーズ（正式には「モバイルIntel 915 Expressチップセットファミリ」)は、FSB533/400MHzに対応し、PCI Expressが使用可能。DDR2 SDRAMも利用可能になり、消費電力を削減できる。
グラフィックス・メディア・アクセラレータ 900（GMA 900）が統合された 915G チップセット・ファミリはグラフィックス性能を従来製品よりも大幅に向上し、T&L にハードウェアレベルで対応していないことなどを除けば、低価格向けのGPUと同程度の性能を有する。なお、GMA900 では Windows Vista の Windows Aero (DWM)は使用できない。GMA900 の後継グラフィックである GMA950 では Windows Aero に対応している。
組み合わされる ICH は ICH6M で、最大32ビット/192 kHz 対応の HD Audio やシリアルATAが使用できる。

Dothan 標準電圧版、FSBはいずれも400MHz
{| border="1" cellpadding="5" class="wikitable"
|- align="center"
! プロセッサ・ナンバ !! 動作周波数 !! 2次キャッシュ !! EIST !! NX Bit !! ソケット !! TDP(最低周波数) 
|-
| 715 || 1.50 GHz || rowspan="9" | 2MB || rowspan="9" | ○(～600MHz) || rowspan="2" | × || rowspan="9" | Socket479 || rowspan="9" | 21W (7.5W)
|-
| 725 || rowspan="2" | 1.60 GHz 
|-
| 725A || ○ 
|-
| 735 || rowspan="2" | 1.70 GHz || × 
|-
| 735A || ○ 
|-
| 745 || rowspan="2" | 1.80 GHz || × 
|-
| 745A || ○ 
|-
| 755 || 2.00 GHz || rowspan="2" | × 
|-
| 765 || 2.10 GHz 
|} ＊765は、Intel公式サイトではNX(XD)bitが「はい」となっているが、実際には実装されていない。

Dothan-533 標準電圧版、FSBはいずれも533MHz
{| border="1" cellpadding="5" class="wikitable"
|- align="center"
! プロセッサ・ナンバ !! 動作周波数 !! 2次キャッシュ !! EIST !! NX Bit !! ソケット !! TDP(最低周波数) 
|-
| 730 || 1.60 GHz || rowspan="6" | 2MB || rowspan="6" | ○(～800MHz) || rowspan="6" | ○ || rowspan="6" | Socket479 || rowspan="6" | 27W (10.8W)
|-
| 740 || 1.73 GHz 
|-
| 750 || 1.86 GHz 
|-
| 760 || 2.00 GHz 
|-
| 770 || 2.13 GHz 
|-
| 780 || 2.26 GHz 
|}

Dothan 低電圧版、FSBはいずれも400MHz
{| border="1" cellpadding="5" class="wikitable"
|- align="center"
! プロセッサ・ナンバ !! 動作周波数 !! 2次キャッシュ !! EIST !! NX Bit !! ソケット !! TDP(最低周波数) 
|-
| 738 || 1.40 GHz || rowspan="3" | 2MB || rowspan="3" | ○(～600MHz) || rowspan="3" | × || rowspan="3" | - || rowspan="3" | 10W (7.5W)
|-
| 758 || 1.50 GHz 
|-
| 778 || 1.60 GHz 
|}

Dothan 超低電圧版、FSBはいずれも400MHz
{| border="1" cellpadding="5" class="wikitable"
|- align="center"
! プロセッサ・ナンバ !! 動作周波数 !! 2次キャッシュ !! EIST対応 !! NX Bit !! ソケット !! TDP(最低周波数) 
|-
| 723 || 1.00 GHz || rowspan="5" | 2MB || rowspan="5" | ○(～600MHz) || rowspan="2" | × || rowspan="5" | - || rowspan="5" | 5W (3.0W)
|-
| 733 || rowspan="2" | 1.10 GHz 
|-
| 733J || rowspan="3" | ○ 
|-
| 753 || 1.20 GHz 
|-
| 773 || 1.30 GHz 
|}

一連のシリーズで、機能的な相違度はBanias < Dothan << Yonah <<< Meromとなるが、公表されている機能分を差し引いたトランジスタ数の差としてはBanias << Dothan < Yonah <<<Meromとなる。このことからDothanは未公開の実験的要素が多数組み込まれている可能性がある、ただしトランジスタ数の考察に関しては、プロセス毎にキャッシュのセルを構成するトランジスタ個数、(6セルや8セルなどと呼ばれ、一般的に微細化が進むほど増える)が代わる為、トランジスタ数の増加は、必ずしも新たなロジック回路の追加とは言えない可能性もある。

後継マイクロアーキテクチャ“ヨナ”(Yonah) 
2006年1月5日に発表された65nmプロセスのCPUで、モバイル向けとして初めてデュアルコアが採用された。ブランド名がこの製品からIntel Coreに変更された。詳細はIntel Coreを参照のこと。