Fabrication and Characterization of
Low Voltage 0.1 μ m Thin Film SOI MOSFETs

1　はじめに
近年バッテリー駆動の携帯機器の需要の高まりにより性能をなるべく落とさずに低消費電力化を図る方法が模索されている.そこで注目されているのが薄膜SOI MOSFETである．薄膜SOI MOSFETは従来のBulk MOSFETよりも寄生容量が小さく、Subthreshold swing Sが急岐であるため電源電圧を下げてもBulk MOSFETほど性能が低下しないというメリットがある。低電源電圧におけるSOILSIの優位性について、ゲート長0.24 μ mのSOI CMOS LSIにおいて電源電圧が低下するにつれbulk LSIとの速度性能の差が拡大することが実証されている[1].しかしゲート長が0.25 μ m世代から0.1 μ m世代までスケーリングが進むとSOI MOSFETのデバイス設計領域が急激に狭まり微細化が困難になる[2]. 0.1 μ m SOI MOSFETではSOI腹厚と埋め込み酸化膜厚の極薄膜化が必須である[3].しかしSIMOX基板を用いる限り埋め込み酸化膜の薄層化は困難である．またSIMOX、貼り合わせ基板ともSOIの膜厚ばらつきが大きくデバイス特性のばらつきが増大するため現状ではSOI膜厚の極薄膜化は困難である.本研究ではSIMOX悲板を用いSOI膜厚を1000 Åとして、ゲート長0.1 μ mの薄膜SOI MOSFETのプロセス・デバイスシミュレーションによる設計とそれに基づく試作を行った.
2 0.1μm SOI MOSFETの設計
2.1デバイス設計
ゲート長0.1 μ mの薄膜SOI MOSFETをトランジスタとして正常動作させるためには短チャネル効果対策が最も重要である。ゲート長0.1 μ mでも短チャネル効果に耐えるSOI MOSFETを設計するため、SOI膜厚tsoiとチャネルドーピングNAの２つをバラメータとしてMEDICI [4]を用いデパイスシミュレーションを行った。シミュレーション条件はソース・ドレインからのAsの入り込みを0.02 μ mずつと仮定して実効チャネル長0.06 μ m、ゲート酸化膜厚50 Å、埋め込み酸化膜厚1000 Å、均一チャネルドービング、Back界面の影響(固定電荷等)はないとした.電子のみについてポアソン方程式と電流連続の式を解かせた.図1に最大空乏層厚さとチャネルドービング濃度の関係を示す.図2にVthのtso:及びNa依存性を示す.図2aは実効チャネル長1 μ mの場合、図2bは実効チャネル長0.06 μ mの場合である。図Iと図2aよりSOI膜厚が最大空乏層厚さと等しくなる点で部分空乏化(Partially-Depleted : PD)モードと完全空乏化(Fully- Depleted : FD)モードの遷移が起きていることがわかる。またチャネルドーピングNAが高くなる程、空乏層が伸びにくいのでPDモードとFDモードの遷移点がSOI護厚の薄い方に移動し、またFDモードではVthのtsor依存が強まりグラフの傾きが急になっていることがわかる。チャネル長１ μ mのVth（图2a）と0.06 μ mのVth（図2b）の差をVth-rolloffと定義し、これを図3に示す.図３の縦軸Vth-rolloffが大きいほど短チャネル効果が顕著であることを意味する．関３で非常に興味深いのはVth-rolloffのtso:依存にビークが１つできることである[2].しかもビークとなるtsorは図2aで示したPDモードとFDモードの遷移点そのものである．これはtsor設計の際にPDモードとFDモードの遷移点付近を選んでしまうとVth-rolloffが敷悪設計となってしまうことを意味している.つまりPDモードよりもVth- rolloffの小さなFDモードのtso:を設計するためには透移点よりもかなり薄いtsorの値を用いなければならない、例えば、NAが1×18cm 3では310 Å以下、2×18cm 7 ³では170 Å以下である.ここで実際のプロセスでどの程度までSOIを薄層化できるかを調査するためSIMOX基板の評価を行った.図4aはSOI層を取り除き埋め込み酸化酸装面をAFMで観察した結果である．SIMOX基板は1994年に入手したものである. 10 μ m角のスキャンで最大160 Åもの高低差があった．従ってこのSIMOX基板では0.1 μ m SOI MOSFETをFDモードで動作させることは不可能と判断した．そこでSOI酸厚1000 Åでプロセスを行った、なお参考のために、図4bに1996年に入手したSIMOX基板のAFMによる観察結果を示す.
2.2プロセス設計
SOI酸厚1000 Aで短チャネル効果をなるべく防止するため、チャネルドープ用BF2イオン注入の注入エネルギーの設計をプロセス・デバイスシミュレータ(TSUPREM-4 [5]、MEDICI [4]）を用いて行った. 2.1章では均--ドープを仮定してデバイス設計を行った．しかし実際のチャネルイオン注入ではチャネルプロファイルに傾きを持たせることが可能である．フロント界面のチャネル濃度が低く、バック界面のチャネル濃度が高くなるような傾きを持つプロファイルをチャネルドープのためのイオン注入時に形成すれば、パンチスルーストッパとしても働き短チャネル効果が防止できると考えられる.そこでBF2のイオン注入のエネルギーとして、ポロンプロファイルのビークがフロント界面にくる50keV、バック界面にくる110keVの2通りを設定し、比較のため理想的な均--ドープの場合も併せてシミュレーションし3者の比較を行った。またFDモードとPDモードの差を調べるためチャネル濃度が1 × 16cm ³台と1 × 17cm³台の2通りを考え、各エネルギーにおいて授チャネルのVthが同一となるようドーズ・チャネル濃度を調整した．これらのチャネルブロファイルを図５に示す.これらが短チャネル効果の影響をどの程度受けるかを調べるため、図６にシミュレーションにより求めたVth-rolloffを示す. 110keVの場合はバック界面の濃度が最も高いためこれがパンチスルーストッパとして有効に働き、短チャネル効果を防止している．しかし50keVの場合はフロント界面の濃度が高くパック界面の濃度が低いためバック界面でバンチスルーが起こりやすく短チャネル効果が起こりやすい.
− 83 −
110keVの場合と50keVの場合のVth-rolloffの差はPDモードで顕著でありFDモードでは小さい.  PDモードでは空乏層がSOI層全体に伸びないのでフロント界面の電荷でVthが決まり、Vthを同一にしたこの比較では50keVの場合でも110keVの場合でもフロント界面付近のボロン濃度はほほ同じである。しかしバック界面のポロン濃度は110keVの場合が50keVの場合よりも1桁以上も高い．そのためPDモードでは110keVと50keVのVth-rolloffの差が顕著となる．これに対しFDモードではSOI層全体が空乏しSOI層全体の電荷でVthが決まる. Vthを同一にしたこの比較では50keVと110keVの場合でフロント界面のポロン濃度は大きく異なるがパック界面のボロン濃度はPDモードの場合ほど差が大きくない．そのためFDモードでは110keVと50keVのVth-rolloffの差が小さいのである.今回はSOI膜厚1000 Åでシミュレーションを行ったためFDモードの場合のポロンプロファイルのビーク位置によるVth-rolloffの為は小さかった。しかし、SOI膜厚を300 Å程度にまで薄膜化すれば更に急峻なポロンプロファイルの形成が可能となるため、ポロンプロファイルのビークをバック界面に設定するこの手法のメリットが増大すると考えている.
3 0.1μm SOI MOSFETの特性評価
SIMOX差板を用いゲート長0.1 μ mのSOI MOSFETの試作を行った。ゲート酸化腐厚50 Å、SOL腐厚1000 Å、埋め込み酸化酸厚1000 Åである。チャネルドーピングはBF2を110keVでイオン注入し、ドーズが3通りのアパイスを作製した.ドーズが1 × 12cm 2のLow dose版（チャネル濃度１×１６cm ³台）、１×１３cm -2のMiddle dose版（チャネル濃度１×１７cm ³台）、５×１３cm ²のHigh dose版（チャネル濃度１×１８cm -3台）の３通りである。試作したSOI MOSFETの３通りのチャネルドーズのゲート特性を図7に示す. Low doseはゲート以0.25 a m、Middle doseはゲート長0.16 μ m、High dose :キート技0.095 μ mまでSubthreshold swing Sが100mVideo以下であり短チャネル効果を防止していると言える. - 84 -次元Massa done 2, 916 at 1, 1 mでき、するおすするこのです。 High doseでは基板浮道をするとき、ご存在できる。 PD  -ベルデースにおいて、body contactをFloat 、年表:年表:年表:ミンイン料性を関9に示す. body育てるともできる。ドレイン電圧1V以下で拡板浮遊女= . 
4　シミュレーションとの比較
シミュレーションにより予測したVth-rolloffと実測のVth-rolloffの比較を図10に示す。n型Polyゲートの仕事関数は4.05eVとした．全体の傾向としては、ゲート長１ μ m以上の長チャネルではVthは定量的に非常に良く合っている。チャネルイオン注入によりVthの設定が割御良く行えていることが分かる. Middle doseは実測とシミュレーションが定量的に非常に良く合っている. Low doseは英測の方がVth-rolloffが小さく、短チャネル効果に強い、原因としてSOI膜厚が実際には1000 Ảより薄くなっている可能性があげられる.
5まとめ
SOI膜厚1000 ÅでFDモードとPDモードのSOI MOSFETの試作を行った.バンチスルーストッパの形成とチャネルのドープを１回のイオン注入で実現する簡便なプロセスによりゲート長0.095 μ mまで短チャネル効果を抑制し、SOI MOSFETの動作を確認した.実験装置の提供及び有意義な討論をして頂いた藤田博之教授と平川一彦助教授に深く感謝致します.また、 AFMの測定で御協力頂いた荒川泰彦教授に感謝致しまた- 85 - [1]K.Kado, H.Inoue, Y.Okazaki, T.Tsuchiya, Y.Kawai, M.Sato, Y.Sakakibara, S.Nakayama, H.Yamada, M.Kimura, S.Nakashima,  K.Nishimura, S.Date, K.Takeya,and T.Sakai, "Substantial Advantage of Fully-depleted CMOS/SIMOX Devices as Low-Power High-Peformance VLSI Components Compared with its Bulk-CMOS Counterpart,"IEDM Tech Dig.,pp.635,1995. (2)L.T.Su, J.B.Jacobs,J.E.Chung,and D.A.Antoniadis,"Deep¬ Submicron Channel Design in Silicon-on-Insulator(SOI) MOSFET's,"IEEE Trans,Electron Devices,vol.15,pp.366, 1994. [3]Y.Omura,S.Nakashima,K.Izumi,and T.Ishii,"0.1-µm-Gate Ultrathin-Film CMOS Devices Using SIMOX Substarate with 80-nm-Thick Buried Oxide Layer,"IEDM Tech Dig.,pp.675,1991. [4]"TMA MEDICI Ver 2.1 User's Guide",Technology Modeling Associates,Inc., 1995 [5]"TMA TSUPREM-4 Ver 6.3 User's Guide",Technology Modeling Associates,Inc.,1995