A Study on the PLL Frequency Synthesizer with Notch Filter for the Purpose of Suppressing Spurious Radiation懲見　育亮・尾保手　茂樹*・築谷　隆雄** SUMI Yasuaki, OBOTE Shigeki * , TSUKUTANI Takao **和文要旨：あらゆる無線通信機器において必要不可欠な装置であるPLL周波数シンセサイザにおいて、スプリアスを抑圧するためにノッチフィルタを用いる手法が提案され、現在までに多くの適用事例がある。しかしながら、ノッチフィルタを適用した場合に関しては、位相余裕が小さくなる現象が知られているものの、それについての報告は無く、単に報告は適用事例のみである。そしてノッチフィルタを使用したPLL周波数シンセサイザについては、ノッチフィルタによる安定性に対する影響については議論されてこなかった。そこで本論文では、ノッチフィルタを適用したPLL周波数シンセサイザにおいて、位相余裕の観点から検討を行い、LPF(Low Pass Filter)とノッチフィルタの従属接続構成の伝達関数を導き、ノッチフィルタを適用しない場合と適用する場合でのPLL周波数シンセサイザの位相余裕についての解析を行った。その結果、ノッチフィルタを適用して特性改善したPLL周波数シンセサイザを設計する場合、 PLL周波数シンセイザをLSI本体の中に組み込むことは当然として、特にLPFをLSIの中に集積化する場合、安定性確保に必要な位相余裕を確保できないことが分かった。ノッチフィルタを適用したLPFのLSIへの組み込みはできないが、ノッチフィルタによる過渡応答とスプリアス特性と安定性（位相余裕確保）に関して、コンデンサＣの値は制約を受けずに、LPFに使用するコンデンサＣの値とダンピング抵抗Ｒの値を選択する設計指針が得られた。 【キーワード】PLL周波数シンセサイザ、スプリアス、ノッチフィルタ、位相余裕、伝達関数Abstract：In the PLL frequency synthesizer, that is, a necessary, indispensable provision in all radio communication equipments, the technique which uses the notch filter is proposed in order to sup- press spurious. There are a lot of application cases by present, however, only the reports of the ap- plication cases. There is a phenomenon that the phase margin becomes small in case that the notch filter is applied. On the other hard, the influence on the stability to the PLL frequency synthesizer had not been discussed. Then, in this paper we have examined the PLL frequency synthesizer which applies the notch fil- ter from the viewpoint of the phase margin. The transfer function is given for the subordination con- nection structure having both LPF and the notch filter. The phase margin of the PLL frequency Synthesizer is analyzed in both cases whether notch filter is applied or not. As a result, in case to design the PLL frequency synthesizer applied the notch filter in order to im- prove the characteristics, it is natural that PLL synthesizer assumes accumulating in LSI, but to im- plement LPF in it, especially, has been understood not to be able to secure a necessary phase margin for securing stability. As the LPF applied the notch filter cannot be built in LSI, concerning transient response, spurious characteristics, and stability (phase margin securing) caused by the notch filter, the design guideline has been obtained by which the value of capacitor C and dumping resistance R used for LPF were selected without receiving the restriction of the value of capacitor C. 【Keywords】PLL frequency synthesizer, spurious, notch filter, phase margin, transfer function
1.まえがき
PLL（Phase Locked Loop）周波数シンセサイザは無線通信機器において、送受信器の搬送波周波数を生成するために使用される[1]。一般的には複数の必要な周波数チャネルが存在するため、周波数はチャネル問隔で合成できるように構成されている。さらに、PLL周波数シンセサイザの特徴として、水晶振動子のような発振安定度の高い信号源と、PLL周波数シンセサイザの出力信号を比較することにより、水晶振動子の発振安定度で周液数合成が可能である。このようにPLL周波数シンセサイザは、あらゆる無線通信機器において必要不可欠な装置である。そして、PLL周波数シンセサイザはその安定度の高い出力信号を得るため、基準信号とPLL周液数シンセサイザの出力信号とを比較する。そしてこの比較動作のため、比較周期ごとに誤差バルスが出力される。この誤差バルスは出力信号にも影響を及ぼす。この現象をスプリアスもしくはレファレンスリークと呼ぶ。このスプリアスを抑圧する手法の一つとして、ノッチフィルタを用いる手法が提案され、現在までに多くの適用事例がある[2]。しかし、適用事例の報告のみで、PLL周波数シンセサイザの安定性に対する影響は議論されていない。本論文では、ノッチフィルタを適用したPLL周波数シンセサイザの安定性の解析を位相余裕の観点から行い、その結果、ノッチフィルタを適用したPLL周波数シンセサイザにおいて、所望する位相余裕に対しては、コンテンサＣとダンビング抵抗Ｒの組み合わせがおのずと決まり、ノッチフィルタによる安定性に対する悪影響を抑えるために、構成要茶の一つであるLPFの茶子値を決定する設計指針を得て、PLL周波数シンセサイザの安定性に関する理論を明らかにできた。
2． PLL周波数シンセサイザ
2 - 1    PLL周波数シンセサイザの動作原理図1にPLL周波数シンセサイザの基本構成を、またPLL周波数シンセサイザの基本構成Basic configuration of PLL frequency synthesizer. Fig. 1.図2に典型的な各部の動作タイムチャートを示す。一般的にPLL周波数シンセサイザはVCO（Voltage Controlled Oscillator)、プログラマブル分周器(Pro- grammable divider)、位相比較器(Phase compara¬ tor)、チャージポンプ（Charge pump）、そしてLPFにより構成されている。ここでは動作原理の理解を容易にするために位相比較器としてMC4044型[3]を用いるものとする。また、LPFは電圧型のチャージポンプを用いる場合を想定した回路構成を持つものとする。S,、S,及びS。はそれぞれ基準信号、帰還信号及びVCO出力信号である。プログラマブル分周器はVCO出力信号を分周数Dで分周する。位相比較器はこの分周信号のエッジと水晶振動子からの基準クロックのエッジとの間の周波数・位相差（時間差）を検出する。チャージポンプは位相比較器からの誤差信号が出力されている間MOS-FETスイッチをON状態にする。つまり、チャージアップ（up）信号が出力されている場合はpMOSスイッチがON状憲となり電流I …が流れ、LPF (Low Pass Filter) のコンデンサＣに電荷を注ぎ込むことによりLPF出力電圧を増加させる。また逆にチャージダウン（down）信号が出力されている場合はnMOSスイッチがON状態となり電流I s…が流れ、コンデンサＣから電荷を接地電位に近づけるようにくみ出すことによりLPF電圧を減少させる。この動作原理から、図１に示すpMOSとnMOSスイッチにより構成される回路をチャージポンプと呼ぶ。図2において、位相誤差パルスが出力されている間だけVCO制御電圧の更新量が大きくなっているのは位相補償用に挿入されているR,の大きさの抵抗においてI ,,,R ,もしくはI down R ,なる電圧変化が発生するためである。この抵抗はダンピング抵抗と呼ばれている。このようにしてVCOの発振周波数を上げ下げすることによりプログラマブル分周器出力クロックの位相を制御して基準信号と位相同期をさせる。位相同期時にはf 。 = D × f , (1)が成立し、分周数Dを変更することにより基準周波数f,のD倍のVCO発振周波数にを、f,問隔でつくり出す(合成する）ことができる。
2-2 スプリアスの発生要因
PLL周波数シンセサイザは、前節で述べたようにダンピング抵抗が挿入されているが、これは収束特性を安定化させるためである。この抵抗の影響により、LPF出力には周期的な誤差パルスが出力される。図１のように負帰還システムであるPLL周波数シンセサイザでは、原理的に常に目標周波数を中心にVCO発振周波数が振動している。従って、基準信号周期でLPF出力には常に誤差パルスの影響が残留している。ダンピング抵抗は収束安定性の面では効果は大きいが、反面、基準周波数ごとに出力される誤差パルスはスプリアスを発生させる要因となる。図３にVCO発振信号実H : 5kHz/div   V : 10dB/div Resolution bandwidth=1k[Hz] Reference frequency=10k[Hz] Division ratio: 123 Center frequency =1230k[Hz]図３　PLL周波数シンセサイザにおけるスプリアス発生Fig. 3. Spurious occasion in the PLL frequency synthesizer験結果のスペクトル波形の一例を示す。図３では、発信周波数中心の発振スペクトルに対し、基準周波数だけ左右に離れた位置に、スプリアス（不要輻射）が存在することが確認できる。これは先に述べたLPF出力に残留する基準周波数周期の誤差バルスによりVCOが変調されることに起因する現象である。これはレファレンスリークとも呼ばれる現象である。このスプリアスを抑圧する手法の一つとして、ノッチフィルタを用いる手法が提案され、現在までに多くの適用事例がある。しかし、適用事例の報告のみで、ノッチフィルタがPLL周波数シンセサイザの安定性に及ぼす影響については議論されていない。そこで、本論文では、この影響について検討を行い、その結果、ノッチフィルタを適用したPLL周波数シンセサイザにおいて、所望する位相余裕に対しては、コンデンサＣとダンピング抵抗Rの組み合わせがおのずと決まり、ノッチフィルタによる安定性に対する悪影響を抑えるために、橋成要茶の一つであるLPFの茶子債を決定する設計指針を得て、PLL周波数シンセサイザの安定性に関する理論を明らかにした。 3.ノッチフィルタを適用したPLL周波数シンセサイザの特性解析3 – 1   解析モデル図4にノッチフィルタを適用したPLL周波数シンセサイザの位相に関する等価回路を示す。また図5にLPFとノッチフィルタの従属接続構成を示す。ノッチフィルタを使用しない、通常のPLL周波数シンセサイザと比較して、LPFとVCOの間にノッチフィルタを挿入する構成となっている。次に、伝達関数を求める。VCOの前段において、ノッチフィルタによって基準周波数成分のみを減衰させることにより、リファレンス・リークを除去することができる。なお、以降では、LPFとして現在主流となっている電流型のチャージポンプを利用することを想定する。 Subordination connection structure between LPF and図４において、等価回路は負帰還動作をおこなっていることから、式（２）が成り立つ。
φ;(s) ：基準位相[rad] φ。(s)：比較される位相[rad] φε(s)：位相差＝(φέ(s) − φ｡(s)) [rad] ：位相比較器とチャージポンプの位相差–電流K p変換利得[A/rad] I ç(s)  ：チャージポンプの出力誤差電流[A] F ν (s) ：LPFとノッチフィルタの従属接続回路の電流－電圧変換伝達関数[V/A] V (s) ：ノッチフィルタの出力電圧[V] ：電圧－角周波数変換利得［rad/s/V］ K vco ：分周回路の分周比D式(2)を整理するとPLLのクローズドループ利得H(s)が求まり、その値は式(3)となる。なお, A (s)はPLL周波数シンセサイザのオープンループ利得、Kはループ利得である。
(3)
(5)次に、LPFとノッチフィルタの従属接続構成の伝達(6) (7) (8) (9) (10)
式(6)を、式(7)及び(8)に代入すると次式を得る。 (17)式(17)及び(18)を式(9)～(12)に代入すると、次式の行列を得な(18)
式(19)の行列Zの逆行列を計算し、I (s)、I 2 (s)、及びI 3 (s)を算出する。これらを式はに代入してL (s)を求め、 I,(s)を式(20に代入することにより式(21)の伝達関数F,(s)を得る。
この伝達関数より、分子における積を与える２つの項は、それぞれ、LPFとノッチフィルタが単独で存在する場合と従属接続時に変化しない場合についての確認を可能にする。従って、ノッチ周波数は、
となり、LPFとノッチフィルタを従属接続する場合も単独の場合と同様に独立して設計できることがわかる。なお、ノッチフィルタを適用しない場合のLPFの伝達関数F(s)は式的となる。
この場合のクローズドループ利得やオープンループ利得は、式(3)及び(4)においてフィルタの伝達関数をF(s)に置き換えれば、ノッチフィルタを適用しない場合の特性が得られる。
4.ノッチフィルタの有無による位相余裕の比較
4 - 1 位相余裕の解析
ここではPLL周波数シンセサイザの安定性を評価するために、ノッチフィルタの有無による位相余裕の解析を行った。位相余裕とは、オープンループ利得の大きさが１になる周波数における発振余裕（発振しないことに対する余裕）である。PLL周波数シンセサイザは負帰還システムであるため、例えば、オープンループ利得が1になる周波数でのオープンループ利得の位相回転が180度の場合、全体の位相回転は負帰還による位相回転が180度になる場合には、オープンループ利得の位相回転と合わせて360度となって、正帰還となり、この周波数において発振現象が起こりやすい。また、180度に近くなる場合には、PLL周波数シンセサイザの出力周波数が目標値に収束する場合に発生するオーバーシュートやアンダーシュート量が大きくなり、収束安定性が劣化する。位相余裕は、オープンループ利得のｓにｊωを代入し、大きさが|A(ω)| = 1になる位相ㄥA(ω)を用いて、 | x - LA(w) | (24)で定義される。一般的に位相余裕は45度程度が目標値となる[4]解析に使用したLPFのコンデンサ容量Ｃとダンピング抵抗Ｒ以外の解析バラメータは表１の通りである。
23 23図6にノッチフィルタを使用しない場合の位相余裕の解析結果を示す。横軸及び縦軸はそれぞれ、LPFのダンピング抵抗R及びコンデンサ容量Cである。位相余裕については、図中で色を用いて、図中の右にある値で示している。例として図6において、コンデンサ容量Cが700pF、ダンビング抵抗が300Ωの場合、図6から位相余裕は80～ 85 [deg]であることを示す。図6では、コンデンサ容量Cを一定にした状態で、ダンピング抵抗Ｒを増加させると、位相余裕が単調に増加するため、あらゆるコンデンサ容量Ｃに対して目標の位相余裕を確保することが可能である。この場合は系としてかなり安定している。次に、図７にノッチフィルタを適用する場合の位相余裕を示す。例として図7において、コンデンサ容量Cが700pF、ダンピング抵抗が3000Ωの場合、図７から位相余裕は40～45[deg]であることを示す。ノッチフィルタ（図5に示す）を適用する場合に、一定のコンデンサ容量の元、ダンピング抵抗を増加させると、位相余裕はダンピング抵抗の増加に対して下に凸形状に変化する。しかし、本論文の表1で示した解析条件下では、コンテンサ容量が550pF（図7では5.5E-10に相当）付近を境に、それ以下のコンデンサ容量のコンデンサを使用する場合、ダンピング抵抗を増加させても、位相余裕の図が下に凸にならず、かつ、位相余裕の目標値である45度よりも低いことが確認できる。ノッチフィルタを適用しない場合の位相余裕の4 - 2解析図8 ～図12にそれぞれ、ノッチフィルタを適用しないAmplitude characteristics of open loop gain Fig. 10. (of only LPF)場合の、フィルタの振幅特性、フィルタの位相特性、オープンループ利得の振幅特性、オープンループ利得の位相特性、及びクローズドループ利得の振幅特性を示す。赤色でフィルタの位相余裕度を示す。ノッチフィルタを適用しない場合、図６より分かるように、約89度の位相余裕が確保されている。これは、ダンピング抵抗の効果により、LPFの位相が0に戻るように変化するためで、またオープンループ利得が１となる700kHz付近ではLPFの位相遅れはほぼ０である。従って、十分な位相余裕が確保できる。このようにノッチフィルタを適用しない場合は、ダンピング抵抗を大きくすることにより位相余裕を確保できる。これが、ノッチフィルタを適用する場合との大きな遠いになることを次に説明する。 4 - 3 ノッチフィルタを適用した場合の位相余裕の解析ノッチフィルタを適用した場合に位相余裕が減少する原因を説明する。図13〜図17はそれぞれ、ノッチフィルタを適用した場合の、フィルタの振幅特性、フィルタの位相特性、オープンループ利得の振幅特性、オープンループ利得の位相特性、及びクローズドループ利得の振幅特性を示す。LPFの抵抗Rは3kΩ、コンデンサ容量Cは2.8nFである（図6 ：位相余裕85～90、図7 ：位相余裕45〜50)。なお、図16において、位相の変化が不連続な個所があるが、位相の表示を– π 〜 πの範囲に限定したために起こる現象であり、本来は連続的な変化である。図13及び図14では、赤色でフィルタの位相余裕度を示す。ノッチフィルタがない場合は位相遅れが0になるが、図13及び図14より、ノッチフィルタを適用した場合、ノッチ周波数よりも低周波数側では、位相は– 180度に向かって遅れていくような変化をし、図15のオープンループ利得が１となる周波数である200kHz付近では、LPFの位相が遅れた状態にある。このことが、ノッチフィルタを図13 フィルタの振幅特性（ノッチフィルタを適用） Fig. 13. Amplitude characteristics of filter (under applying notch filter)図14 フィルタの位相特性（ノッチフィルタを適用） Fig. 14. Phase characteristics of filter (under applying notch fil- ter)図15 オーブンルーブ利得の振幅特性（ノッチフィルタを適用） Fig. 15. Amplitude characteristics of open loop gain (under ap- plying notch filter)図16 オーブンループ利得の位相特性（ノッチフィルタを適用） Fig. 16. Phase characteristics of open loop gain (under apply- ing notch filter)適用する場合に位相余裕が小さくなる理由である。このフィルタの位相遅れはダンピング抵抗を大きくしてもなお残る。この場合、位相余裕は図７よりほぼ46度である。図17のクローズドループ利得において、200kHz付近に存在するピークは位相余裕が低いことにより発生していな。通常、LPFを個別部品で実装する場合は、nFオーダーのコンデンサを用いることは容易であり、ノッチフィルタを用いても十分な位相余裕は確保できる。しかし、LPFをLSI中に集積化する場合に、コンデンサ容量の許容値は最大でも100pF程度である。そのため、その值のコンデンサを使用した場合、ダンピング抵抗を大きくしても、ダンピング抵抗によるLPFの位相が0度に向かって戻れないことにより、ノッチ周波数において、位相が– 180度に向けて近づくため、位相余裕の確保が非常に困難となる。このことは、ノッチ周波数において、PLL周波数シンセサイザの安定性に不安が残ることになる。
5．PLL周波数シンセサイザの過渡応答
理論解析の妥当性を確認するために、PSpiceによる回路シミュレーションを行った。解析条件を表２に示す。また、図18にシミュレーション回路の構成を示す。図19にVCO制御電圧の過渡応答を示す。図19の過渡応答より、収束後のダンピング抵抗の影響による周期的な誤差バルスがノッチフィルタを適用することにより抑圧されていることが確認できる。また図20のVCO発振信号スペクトルより、スプリアスレベルが– 99dBcから– 122dBcまで約23dB抑圧されており、ノッチフィルタの挿入によるスプリアスの抑圧効果が確認できる。図21にノッチフィルタを適用しない例を示し、図22にはノッチフィルタを適用した例を示すことで、各々の例でダンビング抵抗を増加させた場合の過渡応答の変化を示す。図21のようにノッチフィルタを適用しない場合、ダンピング抵抗を増加させないと、リンギングを抑圧できないことが確認できる。一方、図22のようにノッチフィルタを適用する場合、ダンピング抵抗が少なくても、リンギングを抑圧できる
(b)w/  Notch filter VCO制御電圧の過渡応答（上段：w/o notch filter、下段：国19 w/notch filter) Fig. 19. Transient response of control voltage of VCO (Upper: w/o notch filter, Lower: w/notch filter)ことが確認できる。また、さらにダンピング抵抗を増加させていくと、逆にリンギングが強くなるので、その中間に最適なダンピング抵抗値が存在することが分かる。これらの特性は、３章・４章で述べた位相余裕に関する理論解析・シミュレーションから得られる結論と同一である。 4 ・ 5章から、以下のことが分かった。 1．位相余裕の解析結果から、ノッチフィルタを適応して特性改善したPLL周波数シンセサイザを設計する場合、PLLシンセイザはLSI本体の中に組み込むことは当然として、特にLPFをLSIの中に集積化する場合、安定性確保に必要な位相余裕を確保できない。 2．ノッチフィルタを適用したLPFのLSIへの組み込みはできないので、ノッチフィルタによる過渡応答とスプリアス特性と安定性（位相余裕確保）に関して、コンデンサＣの値は削約を受けずに、LPFに使用するコンテンサＣの値とダンピング抵抗Rの値を選択する設計指針が得られた。
6.むすび
あらゆる無線通信機器において必要不可欠な装置であるPLL周波数シンセサイザにおいて、スプリアスを抑圧するためにノッチフィルタを用いる手法が提案され、現在までに多くの適用事例がある。しかし、これらの報告は、適用事例のみで、ノッチフィルタを適用した場合に位相余裕が小さくなる現象が知られているものの、それについての報告が無く、またPLL周波数シンセサイザの安定性に対する影響は議論されてこなかった。本論文では、PLL周波数シンセサイザにおいてスプリアスを抑圧するために、PLL周波数シンセサイザに、ノッチフィルタを適用する場合と適用しない場合の位相余裕を解析し、収束安定性の評価を行った。得られた結論を以下に列挙する。 (1)　ノッチフィルタ付きPLL周波数シンセサイザにおいて、LPFとノッチフィルタの従属接続構成の伝達関数を導いた。 (2)   LPFとノッチフィルタの従属接続時の場合と、ノッチフィルタ単独の場合のノッチ周波数は、変化しないことを理論的に確認した。 (3)ノッチフィルタを適用する場合、位相余裕がダンビング抵抗の増加に対し下に凸形状に変化することを確認した。 (4)さらに、ノッチフィルタを適用した場合に位相余裕が小さくなる理由を明らかにした。つまり、ノッチフィルタの位相特性により、オープンループ利得の位相遅れが大きくなることに起因するためである。 (5)ノッチフィルタを適用した場合、LPFのコンデンサCの容量が低くなるにつれ位相余裕が減少し、ダンピング抵抗を増加させても、位相余裕の目標値である45°前後に対し、目標である位相余裕の向上がはかれないことが分かった。 (6)位相余裕の解析結果から、ノッチフィルタを適応して特性改善したPLL周波数シンセサイザを設計する場合、PLLシンセイザはLSI本体の中に組み込むことは当然として、特にLPFをLSIの中に集積化する場合、安定性確保に必要な位相余裕を確保できないことが分かった。 (7)さらに、以下のような設計指針が得られた。ノッチフィルタを適用したLPFのLSIへの組み込みはできないので、ノッチフィルタによる過渡応答とスプリアス特性と安定性（位相余裕確保）に関して、コンデンサＣの値は削約を受けずに、LPFに使用するコンテンサＣの値とダンピング抵抗Ｒの値を選択する設計指針が得られた。