0,6+7(&+-2851$/ᲣȠȄǸȦȸȇȄǰǹȤȹȋȬᲤƹŵஈ૽Ƹव‫ئ‬ǜƎƫକƙƔ‫ދ‬ƛƣǕ৩ᘑव‫ئ‬ᛐƱƣŶ
Powered by

2018
SummerVol.

11

http://www.mish.co.jp&217(176-(6'

P.2

嵔嵤崨峘੦ম

P.4

੗崩嵋嵛崵嵓嵊崠嵍嵑嵤崯嵤崧ઽૐ崟崡崮嵈

P.6)3*$崊崗崣嵑嵔嵤崧৷&崛嵛崹崌嵑

P.8-(6' धम&026/9'6 भਖ਻ਡ-(6' ૠત$EDFR ঺ଲ )0&ঞ‫ॲش‬धम
ঔঀঃঝ५ঞ‫ॲش‬ঃঝ५॥থউঞॵ३ঙথ
ঐঝॳ५ॱॸॕॵॡঞ‫ॲش‬ঃॵ३ঈঞ‫ॲش‬়ਛ৫ઠঞ‫قॲش‬6$5 ঞ‫كॲش‬
3HQWHN ঺ଲ‫ؙ‬0RGHO
'7$&46ROXWLRQV/WGଲષ໪ਏজঔ‫ॺش‬਑౪ଲષছॖথॼॵউ)DOFRQ&RPSXWLQJ6ROXWLRQV)3*$ ॔ॡ७ছঞ‫ॱش‬0(5/,1 ॥থঃॖছ
ਈి৲ਙચૻຎ
॔উজॣ‫ش‬३ঙথ

&8'$峼ઞ৷峁峉ਦಀ૪৶

P.10

ৈசॹ‫ॱش‬ਦಀ૪৶भ૑ਏਙ
*38 धम
6&$33
३५ॸ঒ਏ੯
6&$33 ৌૢ $' ঎‫ॻش‬

9,7$ິ୭୆ఏ૆ૠત

P.12

9,7$ धम୭୆ॡছ५৿੿ആ২ॡছ५
శ৿੿ആ২ॡছ५
ആ২१ॖॡঝॡছ५
ஷ৿ॡছ५
้ொॡছ५
जभ౎भ৒ଝ
਍৸ਙႨ঺਄ඞःଲષ

ß‫ٱ‬Ӯཏᨽ-(6'

6(5,$/,17(5)$&(67$1'$5' ৗଲષ崼崫崗崊崫崿$'ȸ'$ǴȴȑȹȀƸ᭘ᡯǥȴȀȖǨȹǺᙺఎ

P.14

6SHFWUXP ঺ଲ‫ؙ‬0S[$EDFR ঺ଲ‫)ؙ‬0&)(,(OFRP ঺ଲ‫ؙ‬6,'&
7HOHG\QH63'HYLFHV ঺ଲ6'57;
0HUFXU\6\VWHPV ঺ଲ‫ؙ‬06'

ԲѳƉയࡍƉ౎۱ÕӝߧѼࠉ˦ˊʾˬʫ˺ˆƟˑʾˮˑ˲
Ǫ×ßÖ⽭ÖÖÖÚÆୱ֣୙๼ঝޭఱ૕Ú⽭ÛÜ⽭×Æʷ˴Ɵ˗˲˚˲úëòƊÖÚØ⽭ÛÙÞ⽭ÝÜÛÖÆìçþƊÖÚØ⽭ÛÙÚ⽭×Ü×ÖÆëĒĆĎđƊĘĆđĊĘæĒĎĘčÔĈĔÔďĕ

MISH Tech Journal 2018 SUMMERSPECIAL F
SPECIALFEATUREEATUREJESD204 により信号線１本あたりのリン

表1

JESD204 規格のレビジョン

クレートは LVDS の約４倍となり、 信号線
JESD204

JESD204A

JESD204B

JESD204C

最⼤データレート

3.125GBPS

3.125GBPS

12.5GBPS

25+GBPSス 接 続 に 対 応 す る た め JESD204A が リ

1 レーンのスループット

3.125GBPS

3.125GBPS

10GBPS

24+GBPS

リースされました。

複数レーン

×

○

○

○

図7

レーン間同期

×○○○

8b/10b8b/10b8b/10b64b/66bが１本となることから基板設計の複雑さがA/D コンバータ及び D/A コンバータのサンプリング速度は年々高速化しており、近年は数 GHz でサンプリングできる製品が各半導体メーカよりリリース
されています。従来、後段へのデータ転送は CMOS 又は LVDS といったパラレ
ルインタフェースを使用していました
が、シ リ ア ル 化 し た 新 し い 規 格
JESD204 により高速転送が可能になりました。ここではその JESD204 の規格について解説します。

タイトル
JESD204

改善しました。 その後、 データ帯域幅を高めるため複数レーンの採用と複数デバイ

JESD204A

エンコーディング
JESD204A

ADC1

1 Lane = 3.125GBPS䞉䞉䞉
1 Lane = 3.125GBPS

 信号線の数が多い為、 基板のレイア

JESD204 とは

図4

FPGA
Signal
Processing

ADCN

フェーズドアレイアンテナの場合

今後、 JESD204C に改訂され 25GBPS

FMC134 は JESD204B に 対 応 し たを超えるリンクレートが実現され、 更なる6.4GHz 12bit 4ch / 3.2GHz 12bit 4ch

高速化が期待されています。

A/D FMC モジュールです。

ウトが難しいVITA57.4 FMC+ に 準 拠 し て お り఩┦䛜䛪䜜䛶䛧䜎䛖図1

 スキュー / タイミングの調整が困難

JESD204

HSPC( ハイシリアルピンカウント ) コネクタ

ADC1

 ノイズの影響を受けやすい

JESD204A の改版により、 複数の A/D

ADC2
ADC3

JESD204

ADC

FPGA
Signal
Processing

FPGA
Signal
Processing

ADC4

JESD204

DAC

図2

配線⻑を等しくする必要がある

Devices Engineering Council) により規すので 2ch 又は 4ch の入力信号を同時サンプリング可能です。 サンプリングデータ

ADC7

な A/D コンバータがリリースされるようには JESD204B の高速シリアルを 16 レーン

なりました。

使用して FPGA に転送することができます。

JESD204 規格は、 元々１対１の接続とし2006 年に最初のバージョンが制定され、現在ではJESD204Bが最新版としてリリー

その後、 各社から高速の A/D コンバー

JESD204 規格格化された高速シリアル通信の規格です。
図 3 スキュー / タイミングの調整が困難

スされています。 また、 更なる高速化に対て 2006 年に制定されました。
図5

応するため JESD204C がドラフト規格として制定中です。

ADC1

この JESD204 により A/D コンバータ又はD/AコンバータとFPGA間で大量のデー

N

N+1

N-1

N

N+1

N-1

N

N+1

ADC2

ブロック図の通り、 FMC+ コネクタ内にバータと FPGA の間のレイテンシを考慮す

JESD204B をサポートしています。 FPGA

る必要がありました。

キャリアボードに搭載すれば高速の信号処
理ボードとして使用することが可能です。

これは A/D コンバータ ( 又は D/A コン
データのタイミングが決定的では無い為で、

JESD204 規格

更に高速化するためにはレイテンシの規定( デターミニスティックレイテンシ ) を追加す

Skew

タを転送することができるようになり、 また、タがリリースされてきましたが、 A/D コン

バータ ) の遅延により、 リンク上のシリアル

Sampling Timing
N-1

社製 ADC12DJ3200 を 2 個搭載していまりました。 また、 帯域幅の向上で更に高速

FPGA
Signal
Processing

ADCを搭載しています。 A/D コンバータは TI

フェーズドアレイなどへ利用できるようにな

ADC8

JESD204 と は JEDEC(Joint Electron

Abaco 社製 FMC134

ADC6

ADC5

ͤ㓄⥺㛗䜢➼䛧䛟䛩䜛ᚲせ䛜䛒䜛

コンバータを接続することが可能になり

N-1

N

N+1

N-1

N

N+1

N-1

N

N+1

FPGA
Signal
Processing

ADC

JESD204
1 Lane = 3.125GBPS

FPGA
Signal
Processing

る必要がありました。
この規定を追加し、 更にリンクレートを12.5GBPS に上げたのが JESD204B です。

信号線が少ないことから基板設計も楽になります。 デバイス自体も小型化が可能

図8

JESD204Bになりますので省電力 ・ 省スペース化がデ ー タ レ ー ト は 最 大 3.125Gbps で、期待できます。

8b/10b エンコーディングを採用していま
例えば、 2GSPS の A/D コンバータの場
合サンプリングの間隔は 0.5ns となりますので僅かな配線長の違いやノイズ等の影

A/D コ ン バ ー タ ・ D/A コ ン バ ー タ と響により全てのサンプリングが正しく揃わFPGA 間のインタフェースは CMOS 又はないという状況が起こります。 これは高速

LVDS などのパラレルインタフェースが使になればなるほど発生しやすくなり、 複数

用されています。 しかしながら、 高速化しの A/D コンバータを同期させて使用する

た場合これらのパラレルインタフェースにフェーズドアレイアンテナなどのアプリケー

は以下の様な問題があります。

ションには重大な問題となります。

ADC1

す。
䞉䞉䞉

CMOS/LVDS の問題点

JESD204B
1 Lane = 12.5GBPS

図 6 CMOS/LVDS とのリンクレート⽐較

DeterminisƟc Latency

1 Lane = 12.5GBPS

ADCN

3.125GBPSJESD204
LVDS
CMOS

800MBPS
250MBPS

このように JESD204 規格は進化してきました。 現在も高速化の為の改定作業は進められています。

2

MISH International Co., Ltd.

FPGA
Signal
Processing

図9

FMC134 ブロック図

http://www.mish.co.jp

3

MISH Tech Journal 2018 SUMMERSPECIAL FEATURE
パルスチャープをタイムドメインの単一ス

図 16パイクに表示することができます。

レーダは、元々は軍事目的に開発されて

図 13

マルチスタティックレーダ

図 18

合成開⼝レーダ（SAR レーダ）

Receiver2 つのターゲットの検出きた技術ですが、気象レーダ・管制レーダ・速度計測用のドップラーレーダ・

Target#1

Target#2

TransmiƩer
Receiver

地形観測用の合成開口レーダなど様々

レーダの基本な分野で利用されています。近年では自動車の衝突防止技術としてミリ波

Receiver

レーダが一般の車に搭載されるように図の様に航空機から電波を発信し、 一なりました。ここでは、レーダの基本を定の範囲で地上のターゲットをスキャンしおさらいしたいと思います。

ます。 ドップラー周波数シフトにより、 ビー
図の様に２つのターゲットが存在する場
ターゲットの検出

図 12

モノパルスレーダ

合にはこの方法を使用して正確に距離をの位置に反射させず別の方向に反射させト (+ Δ f) を持ったパルスを返し、 ビーム軸る機体を検出することができます。

より後のターゲットは負の周波数シフト (Δ f) を持ったパルスを返します。 移動方
向に連続的に検出結果を信号処理するこǻAȈした。 1865 年にスコットランドの物理学ǻE

者ジェームズ ・ クラーク ・ マクスウェルがE1

電磁光の理論を開発したことに由来します。

A2

A1

E2

レーダはその名前の通り、 電波を発射して遠方にある物体を探知し、 そこまでの距離
TRGT1

040㼻

と方位を計測する装置です。

Targetレーダの概念図のように受信アンテナでΣパターンと

図 14
Target #1 Return

Ranging の頭文字から名前が付けられま

図 10

ム軸より前のターゲットは正の周波数シフ

検出することができます。

レ ー ダ と は、 Radio Detection andTarget #2 Return

レーダとは

図 11

これは、 ステルス機などの反射波を元

2 つのターゲットからの受信信号
1

パッシブレーダとにより地上のターゲットを詳細に検出す

パッシブレーダは放送局などの送信電高さから、 災害時の地形観測などにも利ることができます。 SAR レーダは分解能の0.5波を利用してターゲットを検出する技術で0用されています。

す。

-0.5

-1

-1

図 17

0.5

パッシブレーダ

0ReceiverPentek 社製 Model 78132

Receiver

-0.5

-1

Time

T1

Δパターンを同時に作成します。

T2

AUTO

Σ (sum) = A1 + A2 + E1 + E2
Δ A (delta azimuth, 水平極性 ) = A1 – A2
パラボラアンテナがプラットフォーム上でΔ E (delta elevation, 垂直極性 ) = E1 – E2

FM 80.0
TransmiƩer

図 15

FFT 処理後の出⼒

回転するとパルスを放射し、 パラボラアン

電波は光と同じく物体の反射面に反射する性質があります。 この性質を利用して、受信します。アンテナの回転によりモニター

処理し正確な方位角を得、 ΣとΔ E の位

画面上でレーダベクトルが表示され検出さ相シフトを DSP 処理し正確な仰角を得まれたターゲットを確認することができます。

す。 モノパルスレーダは正確にターゲット

モニターはベクトルの角度がターゲットのを検出することができますが DSP 処理が角度を示し、 中心からの距離がターゲット

複雑になります。

の距離を示します。

速度と同じスピードで移動することから受Receiver Receiver

Model 78132 は、 250MHz 16bit

Target #1

700

8ch A/D & マルチバンド DDC を搭載した

600

PCI Express タイプの Kintex UltraScale

500

300

Target #2

200

0
0

2

4

6

8

10

12

14

16

18

20

Time (usec)

T1

パルスコンプレッション

T2

パルスコンプレッションとは DSP のアル

信波の時間差を計算して距離を算出する

モノパルスレーダ

ゴリズムで、 高度なレーダ用に広く使用さ研究所が最初のパルスレーダを開発しま

ターゲットの角度情報を取得するのに最発信したパルス信号 ( リファレンス ) を FFTした。 その後、 イギリス、 ドイツ、 ロシアなも一般的なレーダがモノパルスレーダです。

処理して乗算します。 乗算後の結果は逆

ど各国がレーダの開発を進め現在の様なモノパルスレーダは単一パルスで正確にFFT を使用して時間波形に逆変換されま

マルチスタティックレーダは、 1 つの送信

パラボラアンテナが回転するタイプに進化

角度を検出します。 アンテナはマルチエレ

す。 この演算処理により非常に正確な畳機からターゲットに電波を発信し、 その反を遂げてきました。

メントの受信アンテナを使用します。

み込み関数を実行し、 最終的にレーダー

射波を複数の受信機で受信します。

ことができます。
この技術を利用して、 1934 年に米海軍

4

MISH International Co., Ltd.

図の様に既存の放送波の周波数を送FPGA ボードです。 FPGA 内に 8ch のマル

信波として利用し、 ターゲットからの反射

チバンド DDC と広帯域 DDC IP コアが実波を複数の受信機で受信します。 この場

装 さ れ て い ま す。 オ ン ボ ー ド メ モ リ に、合、 レーダは受信のみの動作となり、 非常

5GB DDR4 SDRAM を搭載しており、 PCIに静かです。 マルチスタティックにすること

Express Gen.3 x8 レーンのインタフェース

で、 よりターゲットの位置を正確に検出すで高速データ転送が可能です。 ソフトウェることができます。 但し、 既存の放送波を

アは Linux、 Windows 用 BSP を用意して使用するため送信電力が小さく検出できいます。 また、 オプションの FPGA デザイ

る範囲も制限されます。

ンキットでユーザロジックを実装することも

400

100

このようにして、 レーダでターゲットの位置を検出することができます。

800

Pulse Compressed Output

受信したΣとΔ A の位相シフトを DSP

レーダからパルス波を発射し、 反射された
リターンパルスを受信します。 電波は光のCompressed Output Signal

テナはターゲットからのリターンパルスをれています。 アンテナで受信した反射波とできます。
気象レーダ、 合成開口レーダ、 パルス

マルチスタティックレーダ
合成開口レーダ（SAR レーダ）

レーダ、 フェーズドアレイレーダ、 デジタル

合成開口レーダは航空機などに搭載し認識等の高速デジタル信号処理向けアプて地上のターゲットを検出するレーダです。

ビームフォーミング、 無線通信、 ターゲット
リケーションに最適です。

http://www.mish.co.jp

5MISH Tech Journal 2018 SUMMERSPECIAL FEATURE
確認することが可能です。 データ転送は
LAN 経由又はオプションで光インタフェー
スをサポートしていますので高速に転送が多チャンネルモジュラーデータ収集システム

核融合などの大規模な施設では、多地点可能です。 但し光インタフェースの場合はでの観測が必要となります。英スコッ

ホスト PC 側に光インタフェースカードを搭

トランドの D-TACQ 社は古くから核融載する必要がありますので PCIe カードを合の施設向けに多チャンネルのデータ搭載できるコンピュータが必要となります。

収集装置を納入しており、研究の初期の段階から実験に携わってきました。こ
こでは D-TACQ 社の製品に関して解説

製品ラインナップ

図 22

します。
I/O モジュールのラインナップは表 2 の

表2

通りです。

製品概要

D-TACQ 社はイギリスの北部スコットラ

D-TACQ 社のモジュラーデータ収集シ

ンドにて、 1999 年に設立されたデータ収

ステムは、 FMC の I/O モジュールをベー

集装置のメーカーです。

スにしています。
図 19

また、 HDMI 同期用ポートを接続すること な っ て い ま す。 FMC は ANSI/VITAとで複数ユニットを同期することが可能で57.1 に準拠した FMC モジュールのサイズ

す。

となります。

図 21

3 ユニット同期例（576ch）

Analog Signal

ADC
FMC4

ADC
FMC5

ADC
FMC6

Control/Data

フロントエンドの I/O はモジュール化しHost PCており、 多チャンネル (4 〜 192ch) の I/Oを搭載することができます。 また、 ユニット
間を同期させることでさらに多チャンネル

１ つ の 筐 体 内 に 最 大 ６ 枚 の FMC モの構成も可能です。 核融合、高エネルギージュールを実装することが可能で、 32ch

関連施設等、 多チャンネルのデータロガーの A/D モジュールを６枚実装すれば１ユを必要とする市場でシェアを広げています。

ニット (1U 筐体 ) で 192ch のアナログ信号

この様に、 D-TACQ 社の製品はマルチ

イギリスの核融合施設 CCFE や国際研究( 全チャンネル同時サンプル ) を取得するこチャンネルのデータ収集に適した拡張性

機関の NFRI 向けに納入実績があり信頼とができます。

の高い製品となっており筐体も小型のタイ性の高い製品です。

ACQ420FMC

2 MHz

4ch

16/18bit

A/D

ACQ424ELF

1 MHz

32ch

16bit

A/D

ACQ425ELF

2 MHz

16ch

16/18bit

A/D

ACQ430FMC

128 k Hz

8ch

24bit

A/D

ACQ435ELF

128 k Hz

32ch

24bit

A/D

ACQ436ELF

128 k Hz

32ch

24bit

A/D

ACQ437ELF

128 k Hz

16ch

24bit

A/D

ACQ480FMC

80 MHz

8ch

14bit

A/D

ACQ482ELF

10 MHz

16ch

14bit

A/D

2 MHz

8ch

16/18bit

A/D

1 MHz

4ch

16bit

D/A

AO420FMC

1 MHz

4ch

16/18/20bit

D/A

AO424ELF

500 kHz

32ch

16bit

D/A

一方、 ELF は拡張サイズとなり下図の様に長さが約２倍となっています。
表3

DIO432FMC

700 kHzBOLO8BLF

1 MHz

DIO
8ch

16bit

I/O

シャーシ ラインナップ
Model

ACQ1001Q

ACQ1002R

ACQ1002S

搭載サイト

1

2

2

サイズ

1U x 70mm

1U x 150mm

1.5U x 70mm

Model

ACQ1014

ACQ2106

KMCU/ACQ400RTM

搭載サイト

6

6

3

サイズ

1U x 19” ラックマウント

1U x 19” ラックマウント

AMC

筐体

プからラックマウントタイプまで用途に合わ
図 20

192ch A/D システム

せて選択することが可能となっています。

192ch Analog Signal
32ch

32ch

32ch

32ch

32ch

32ch

ADC
FMC1

ADC
FMC2

ADC
FMC3

ADC
FMC4

ADC
FMC5

ADC
FMC6

リモート制御筐体

D-TACQ 社のデータ収集システムは外部コンピュータからリモート制御することができます。
OpƟcalport opƟon

FPGA
SoC

MISH International Co., Ltd.

この様に基板の実装面積を大きく取ることで多チャンネルの取得を可能にしています。

OS は Linux に対応しており、 CSS とい
う GUI ソフトウェアで取得データの波形を

6

種別■ DIO モジュール
HDMIྠᮇ䜿䞊䝤䝹

LAN

分解能

■ D/A モジュール

FPGA
SoC

OpƟcalport opƟonCh 数

ACQ427ELF
HDMIྠᮇ䜿䞊䝤䝹

ADC
FMC3

576 chADC
FMC2

Sampling■ A/D モジュール

システム概要ADC
FMC1I/O モジュール ラインナップ
Model

表のモデル名の末尾が FMC 又は ELF

D-TACQ Solutions Ltd

4 ユニットのリモート制御と GUI ソフトウェア

筐体のラインナップは表 3 の通りです。

http://www.mish.co.jp

7

MISH Tech Journal 2018 SUMMER
NEW TECHNOLOGY
図はアクセラレーションのカーネルコー

図 26となり、 どちらの FPGA を使用した場合でBaseline

ものとして敬遠されがちです。ここでここで Intel (Altera) の場合と Xilinx の場合の最適化の性能を比較します。

図 24

MERLIN コンパイラの概要

ワークとして知られている OpenCL は C 言

C/C++ApplicaƟon

語で CPU, GPU, DSP, FPGA など異なる

MERLIN コンパイラは以下の様なアプリ

K CodeFalcon Computing Solutions 社は北使用してハードウェアコードに置き換える

米サンタクララにて、 2014 年に設立され必要があり、 最大の性能を引き出すにはた FPGA アクセラレータ用 C 言語コンパイ

ユーザが手動で最適化する必要がありま

ラ及び高速化ソリューションのサプライヤ

す。

合と、 MERLIN を使用して自動最適化を

Memory ： 96GB行った場合の処理速度を比較します。

FPGA

GCC

表4

 データ解析

標準のコンパイルと MERLIN のコンパイルの処理速度⽐較（Intel）
演算処理

MERLIN Compiler(Convert to OpenCL)MERLIN

暗号化（AES）
⽂字列照合（kmp）

OPTIMIZATOPTIMIZATION
A ION

析の高速化技術の提供や、 中国 Huawei

 マシンラーニング
 自動運転C/C++ApplicaƟon

Baseline

K

近傍領域計算（Stencil2d）

Intel
Tool

FPGA
K

 ファイナンス、 金融取引

： Alpha Data KU3 board (KU060)

図 25 Intel 環境の場合

OPTIMIZATIONOPTIMIZAT
A ION

CPU

 ゲノム解析： Intel E5 2620 2.40GHz

開発環境 ： Xilinx SDAccel 2016.4

KernelSoŌwareCompiler

ACCELERATEです。 Intel 社のパートナーとしてゲノム解テスト環境 ：CPUFPGA Compiler

OpenCL を使用したアプリケーションの設C++ コードを FPGA ベンダのライブラリをケーションにおいて有効です。

使って最適化せずにコンパイルを行った場

プロセッサを使用することができますが、計は非常に労力と時間がかかります。 C/

アプリケーション

Intel (Altera) の場合
OpenCL を使用して、 Intel のツールを介します。

Falcon Computing Solutions

OPTIMIZATOPTIMIZATION
A ION

XilinxTool

は、FPGA の設計を C/C++ 言語レベル
でコンパイルできる新しいツールを紹

また、 並列コンピューティングのフレーム果的であることがわかります。

最適化性能比較

ドウェアの設計の知識が必要で、ソフト
ウェアプログラマにはハードルが高い

も MERLIN による処理性能の最適化は効

MERLIN(Convert to OpenCL)

を使用してプログラムを行います。一
般的に FPGA の設計は論理回路やハーの場合は平均 3100 倍の処理速度アップ

化処理を行い最適化します。

VHDL や Verilog といった専用の言語

FPGAアクセラレータ用
C コンパイラ

平均 3900 倍の処理速度アップで、 Xilinx

C/C++
ApplicaƟon

述されたカーネルコードにより自動で並列
FPGA の ハ ー ド ウ ェ ア 記 述 言 語 は

この結果から、 Intel (Altera) の場合はXilinx 環境の場合

ドの記述例です。 MERLIN コンパイラは記配列アライメント（NW）

䠖Kernel Code to Accelerate

⾏列演算（GEMM-Blocked）

標準 (ms)MERLIN (ms)⾼速化

194,000

0.8

242,500 倍

5,300

189

28 倍

106

3.9

27 倍

63,0003.9

15,750 倍

1.2

0.15

8倍

テスト環境 ：

社と提携してクラウド向けのアクセラレー
シ ョ ン 技 術 を 提 供 し て い ま す。 製 品 は図のように C/C++ で記述されたソース

FPGA アクセラレータ向けの C 言語コンパ

コードにアクセラレートする為のカーネル

Memory ： 96GB

イラ 「MERLIN」、 アクセラレータ管理用ラ

コードを記述します。 このソースコードをFPGA

ン タ イ ム 「KESTREL」、 ゲ ノ ム 解 析 用 の

MERLIN コンパイラでビルドすることによっ

開発環境 ： Intel SDK for OpenCL 16.1

「Genomics Pipeline」などがあります。

て最適化 ( 高速化 ) されたバイナリを出力
し ま す。 ソ フ ト ウ ェ ア 設 計 者 は VHDL や

CPU： Intel E5 2620 2.40GHz： Intel Arria 10 DevKit(10ax115s2)

Xilinx の場合

表5

標準のコンパイルと MERLIN のコンパイルの処理速度⽐較（Xilinx）
演算処理

標準 (ms)MERLIN (ms)⾼速化

暗号化（AES）

131,925

3.4

36,645 倍

⽂字列照合（kmp）

65,289369

176 倍

Verilog の知識は必要なく、 アクセラレー

OpenCL を使用して、 Xilinx のツールを

FPGA アクセラレータ

ションのカーネルコードや並列処理のため使って最適化せずにコンパイルを行った場

近傍領域計算（Stencil2d）

615

3.6

27 倍

の記述を行うだけでコンパイルし最適化す

合と、 MERLIN を使用して自動最適化を

配列アライメント（NW）

9,577

5.45

1,757 倍通常、 アプリケーションの処理をアクセることができます。

行った場合の処理速度を比較します。

⾏列演算（GEMM-Blocked）

1515

0.145

10,471 倍

ラレーションするには FPGA ベンダ (Xilinx
や Intel(Altera)) のライブラリを使用してOpenCL の記述例

FPGA に ア ク セ ス す る 必 要 が あ り、 且 つ（ローカルバッファやタイミングの調整が必要）

FPGA 側の設計について FPGA のハード
ウェア言語の知識が必要になります。
図 23 ⼀般的な FPGA アクセラレーション

MERLIN コンパイラ

ApplicaƟonSRAM

MERLIN コンパイラは、 C/C++ 言語でFPGA
vendor Lib

KernelCode

記述したアプリケーションを、 FPGA を使

CPU

FPGA

用することでアクセラレーション ( 加速 ) す
る為のコンパイラです。

8

MISH International Co., Ltd.

http://www.mish.co.jp

9

MISH Tech Journal 2018 SUMMER
NEW TECHNOLOGYCUDAを使用した信号処理

・ ハール ・ ウェーブレットを用いた 1D DWTSCAPP ドライバパッケージは、 リモート・ CUDA BLAS および FFT ライブラリ使用例

ダイレクトメモリアクセス (RDMA) 用のドラ

SCAPPはNVIDIAドライバの制限により、・ ブラック ‐ ショールズ ・ オプションプライシング

イ バ 拡 張 で 構 成 さ れ、 A/D ボ ー ド か ら

Windows 環境で RDMA を実行することが近年、A/D コンバータのサンプリング・ モンテカルロ ・ オプションプライシング

GPU へのダイレクトデータ転送を可能にしできません。 よって、 SCAPP は Linux OS

レートが飛躍的に向上し、GHz 帯で RF・パラレルメルセンヌ・ツイスター (乱数発生)

ます。 SCAPP パッケージには A/D ボードのみの対応となります。

帯域をダイレクトコンバージョンでき・ パラレルヒストグラムと GPU の一連のサンプルコード及び、 フィるデバイスも各社からリリースされて・ 画像ノイズ除去

ルタリング、 平均化、 FFT などの CUDA 並

います。サンプリングレートの高速化

・ ソーベル ・ エッジ検出フィルタ

列処理のサンプルが含まれています。 ソフ

Windows 環境について ：トウェアは C/C++ をベースにしており、 一に伴い後段の信号処理にも高速に大量のデータを処理する能力が求められてこのように、 GPU はソフトウェア処理がいます。ここでは GPU を使用した信号

可能な高性能プロセッサとして様々な分野

処理のソリューションをご紹介します。

で利用されるようになりました。

般的なプログラミングスキルで容易に実装することができます。

SCAPP 対応 A/D ボード
SCAPP に対応した A/D ボードのライン
ナップを表 6 に示します。

システム要件の事です。 近年はGPGPU(General Perpose

高速データ信号処理の必要性
FPGA
FPGA
High Speed
ADC

デジタイザの高速化により大量の生

SCAPP を使用するためには以下の要件

Graphic Processing Unit) という言い方が必要となります ：をして汎用のプロセッサとしても定着しています。

データを高速に取得することができるようになりましたが、 一方、 同時に後段の信号処理プロセッサにも処理の負荷がかかることになり高性能なプロセッサが必要となる状況が発生します。

SCAPP

しかしながら、 FPGA の設計は一般的にHigh Speed
ADC

S CA P P と は 、 S p e c tr u m ’ s CU D A

搭載されており、 それらを並列に処理する

Access Parallel Processing の略で独事で CPU の 10 倍以上の浮動小数点演

SPECTRUM 社製 A/D ボード用にオプショ算が可能です。 GPU の処理性能の高さンで提供される GPU ダイレクト転送ドライ

1. 回路設計技術から、 最近は GPU を使用したコンピュータ

バです。 これにより、 CPU での処理性能

2. HW 言語 (VHDL, Verilog)

が研究機関などで広く使用されています。

による信号処理のボトルネックを解消する

以下の様なスキルが必要となります。

Process
ProcessorssororGPU には複数のプロセッサコアが多数

M2p.59xx シリーズはサンプリングレー
トが最大 80MSPS で 16bit 分解能の A/D Linux オペレーティングシステム

ボードです。 PCI ExpressはGen 1 x4レー

 SPECTRUM 社 製 A/D ボ ー ド (M4iンに対応していますので 600MB/s 以上の又は M2p シリーズ )デ ー タ レ ー ト で 連 続 転 送 が 可 能 で す。

 NVIDIA 製 GPU ボード (Quadro 又はTesla)

M4i.22xx シリーズは最大 5GSPS で 8bit
分解能の A/D ボードです。 PCI Express

 NVIDIA 製 CUDA 開発環境 (CUDA
5.0 以上 )は Gen 2 x8 レ ー ン に 対 応 し て お り、
3.4GB/s 以上のデータレートで連続転送が可能です。 M4i.44xx シリーズはサンプ

3. デバイスの知識ことができます。 SCAPP を使用することでまた、 最大の性能を得るためにはマザー

リングレートが最大 500MSPS で 16bit 分

ソフトウェアエンジニアが FPGA の設計

CPU を介さずにダイレクトに GPU への転ボードが A/D ボードと GPU ボード間で最解能の A/D ボードです。 PCI Express は送が可能になります。

適なレーン数及び帯域幅を確保しているこ

Gen 2 x8 レーンに対応しており、 3.4GB/

とも重要となります。

s 以上のデータレートで連続転送が可能でを行うことは膨大な学習時間が必要となり現実的ではありません。 そこで、 ここではGPU の信号処理についてご説明します。

SPECTRUM〇
A/D䝪䞊䝗

高速な生データに対して以下の様な信す。 何れのボードも SCAPP を使うことで

NVIDIA〇GPU䝪䞊䝗RDMA により GPU ボードへのダイレクト転号処理を実行しようとした場合、 CPU によ

送に対応していますので、 高速に大量のGPUるソフトウェア処理では処理時間がかかりHigh Speed
ADC

すぎ、 リアルタイムの入力信号を処理することが困難です。

信号処理を CUDA によって実現することIntel Chipset

GPU は CUDA と呼ばれる NVIDIA 社のができます。 従来、 CPU の処理性能によ統合開発環境を使用してプログラムするこ

A/D boardとができます。

GPU とはHigh Speed
ADC

ピューティングプラットフォームおよびプロ
グラミングモデルです。 専用の C/C++ コ
ンパイラ やライブラリなどが提供されておことができます。

MemoryArchitecture の略で、 NVIDIA 社が開発 ・提供している、 GPU 向けの汎用並列コン

SCAPP を使用することで劇的に改善する

Mother board

CUDA とは Compute Unified Device
CPUりボトルネックになっていた処理能力がGPU boardIntel CPU

図 27

表 6 SCAPP 対応 A/D ボードラインナップ

従来のデータの流れ

SPECTRUM〇
A/D䝪䞊䝗NVIDIA〇GPU䝪䞊䝗

Model

Sampling rate

ChannelResolution

PCIe

M2p.592x-x4

20MSPS

2ch/4ch/8ch

16bit

x4 lane

40MSPS

2ch/4ch/8ch

16bit

x4 laneリアルタイム演算処理例 ：り、 NVIDIA 社製 GPU ハードウェアの性能

M2p.593x-x4

 デジタルフィルタリング

を最大限引き出せるように設計されていま

M2p.594x-x480MSPS

2ch/4ch/8ch

16bit

x4 laneす。

M4i.221x-x8

1.25GSPS

1ch/2ch/4ch

8bit

x8 laneM4i.222x-x8

2.5GSPS

1ch/2ch8bit

x8 laneM4i.223x-x8

5GSPS

1ch/2ch/4ch

8bit

x8 lane アベレージング
 FFT 処理 イメージング ( 画像処理 )ここで GPU についておさらいしておきましょう。

 ピーク検出
この場合、 プリプロセッサとして FPGAを使用するのが一般的な方法です。

GPU と は、 Graphic Processing Unit

尚、 CUDA には以下の様なサンプルが含まれています ：・ パラレルバイオニックソートの略で、 コンピュータの画像表示機能を行・ 行列乗算うグラフィック ・ アクセラレータから発展し・ 行列転置た画像処理や演算処理を行うプロセッサ・ 画像コンボリューション

10 MISH International Co., Ltd.

Intel Chipset

M4i.441x-x8

130MSPS

1ch/2ch/4ch

16bit

x8 laneIntel CPU

M4i.442x-x8

250MSPS

1ch/2ch/4ch

16bit

x8 lane

図 28 SCAPP を使⽤したデータの流れ

M4i.445x-x8500MSPS

1ch/2ch/4ch

16bit

x8 laneMemoryhttp://www.mish.co.jp 11

MISH Tech Journal 2018 SUMMERSPECIAL FEATURE
最小滞留時間の規定は、 鉛はんだを使用した場合 15 分、 鉛フリーの場合に 30分と規定されています。 また、 最大ランプ防衛・ミリタリの用途で使用されるハー速度は 20℃ / 分としています。

VITA 47 とは防衛やミリタリで使用され

EAC1
EAC2
EAC3
EAC4
EAC5
EAC6
EFC1
EFC2
EFC3
EFC4
ECC1
ECC2
ECC3
ECC4
ELC1
ELC2
ELC3
ELC4

る COTS ハードウェアの堅牢性や耐久性 ・
安全性の基準を定義する ANSI/VITA の標準規格です。 COTS ベンダは VITA 47で定義されている規格を満足することでその製品の堅牢性や信頼性レベルをユーザに認識させることができます。

動作温度
クラス

強制空冷
（部品冷却）（参照：VITA 48.1, VITA
46, IEEE 1101.1）

強制空冷（ヒートエクスチェンジャ）（参照：VITA 48.5）
コンダクションクール
（参照：VITA 48.2, VITA
46, IEEE 1101.2）
リキッドクール（液体ー液体、液体ー蒸気）（参照：VITA 48.3, 48.4）

AC1
AC2
AC3
AC1
AC2
AC3
AC1
AC2
AC3
AC4
CC1
CC2
CC3
CC4
LC1
LC2
LC3
LC4

いものとして定義しています。

とが証明されます。

振動クラス

し、ユーザが使用用途に適合しているか

振動クラスは、 MIL-STD-810 Method.514●静電気放電抵抗は、 オプションカバー付

VITA 47 規格は、 COTS ボード製品のどうかを判断しやすくしています。こProcedure I に従い表 11 の通り定義されきの COTS ボードの場合、 150 pf のコ

堅牢性と信頼性を評価する上で重要な基

こでは、その VITA 47 について解説しています。

ンデンサから 330 Ωの抵抗を介して放準となり、 防衛プログラムの様に過酷な環

電される0 〜 15 kVの静電気放電(ESD)

境で 10 年以上の耐用年数を要求されるイベントによって損傷を受けないコネク

場合、 VITA 47 のクラスによりどの製品を採用するかの有効な判断材料となります。

表 11

振動クラス

振動クラス

周波数

電⼒スペクトル密度 (PSD)

タを使用することとして定義しています。

V1

5Hz 〜 100Hz

0.04g2/Hz●耐食性は、 周期的な SO2 を含んだ塩

V2100Hz 〜 1000Hz

動作温度クラス

⾮動作温度 温度サイクル
振動クラス 動作衝撃
クラス
クラス

C1
C2
C3
C1
C2
C3
C1
C2
C3
C4
C1
C2
C3
C4
C1
C2
C3
C4

表9

動作温度クラス 最⼩温度 (℃ ) 最⼤温度 (℃ )定義しています。

AC1
AC2
AC3
AC4
CC1
CC2
CC3
CC4
LC1
LC2
LC3
LC4

動作温度クラス
動作温度クラスは冷却方法により表 8の通り定義されています。
AC1 〜 AC4 は空冷の動作温度でユー
ザはこの温度範囲で強制空冷する必要があります。 CC1 〜 CC4 はコンダクション

0
-40
-40
-55
0
-40
-40
-40
0
-40
-40
-40

55
55
70
85
55
55
70
85
50
50
60
70

C1
C2
C3
C1
C2
C3
C1
C2
C3
C4
C1
C2
C3
C4
C1
C2
C3
C4

非動作温度クラスあります。 LC1 〜 LC4 は液体冷却の動

非動作温度クラスは表 9 の通り定義さ作温度でユーザは冷却液の温度をこの範囲にする必要があります。

V3

れています。

12 MISH International Co., Ltd.

100Hz 〜 1000Hz

V1
OS1
V2

この振動クラスは、 軸ごとに１時間の振動に耐える必要があるものとして定義して

OS2

安全性

用途に使用されているものが多く、 各社

また、 VITA 47 では安全性として有害物規定しています。 表はフランスの COTS

VITA 47 規格に対応した耐環境レベルを
ボードメーカ「 ApisSys 社」のラガダイズレ

質の使用を制限しています。

ベルです。

 アスベスト ベリリウム カドミウム オゾン破壊物質

ApisSys 社は防衛向けに EW レシーバ

衝撃クラス

 爆薬、 兵器、 電気爆破装置

COTS ボードを提供しています。 主なユー

衝撃クラスは、 MIL-STD-810 Method.516

 カプトン絶縁電線

ザは、 エアバス、 US Air force、 Raytheon、Procedure I に従い表 12 の通り定義され ヒドラジン

NORTHROP GRUMMAN 等 で あ り、 軍ています。

 塩化メチレン

 六価クロム

事用の航空機やヘリコプタ等

 メチルエチルケトン

-40
-40
-50
-55

85
85
100
105

温度サイクルクラス

衝撃クラス
衝撃

波形

VITA 47 では、 非動作状態で表 10 の

-40
-40
-50
-55

85
85
100
105

 PVC

 放射性物質 テトラクロロエチレン

OS240g, 11ms Half-sine ⼜は Sawtooth トルエン

Half-sine 又 は Sawtooth の 選 択 はCOTS ベンダが選択します。

この様に VITA 47 規格で定義されていApisSys 社の耐環境レベル
Air ﬂow, Standard

Air ﬂow, Rugged

Conduction, Standard Conduction, Rugged

VITA 47 クラス

EAC4

EAC6

ECC3

ECC4

動作温度

0 〜 +55℃-40 〜 +70℃

-40 〜 +70℃

-40 〜 +85℃

⾮動作温度

-40 〜＋ 85℃-50 〜 +100℃-50 〜 +100℃-55 〜 +105℃

5Hz-100Hz +3dB/octave

5Hz-100Hz +3dB/octave

5Hz-100Hz +3dB/octave

5Hz-100Hz +3dB/octave

振動100Hz-1kHz = 0.04g2/Hz

100Hz-1kHz = 0.04g2/Hz

100Hz-1kHz = 0.04g2/Hz

100Hz-1kHz = 0.04g2/Hz

1kHz-2kHz -6dB/octave

1kHz-2kHz -6dB/octave

1kHz-2kHz -6dB/octave

1kHz-2kHz -6dB/octave460m) 〜 60,000 フ ィ ー ト ( 約衝撃

20g, 11ms, half-sine

20g, 11ms, half-sine

40g, 11ms, half-sine

40g, 11ms, half-sine

18,300m) を定義しています。

湿度

0 〜 95%, non-condensing

0 〜 95%, non-condensing

0 〜 95%, non-condensing

0 〜 95%, non-condensing⾼度

0 〜 10,000 ft

0 〜 30,000 ft

0 〜 30,000 ft

0 〜 60,000 ft

オプション

サポート

サポート

（acrylic 1B31）（acrylic 1B31）（acrylic 1B31）●湿度は、 MIL-STD-810 Method.507
に従い相対湿度95%を定義しています。
Procedure II に従い 1,500 フィート ( 約

500
500
500
500

 キシレン類

る要件は厳しい環境で使用される COTS
表 13

●高度は、 MIL-STD-810 Method.500
温度サイクルクラス

 ポリ塩化ビフェニル

20g, 11ms Half-sine ⼜は Sawtooth

過酷な環境での用途に採用されています。

 フェノール

OS1

その他の定義温度サイクルクラスを定義しています。

C1
C2
C3
C4

弊社の取り扱い製品は海外のミリタリや SAR レ ー ダ 等 の 用 途 で 使 用 で き る

⾮動作温度クラス 最⼩温度 (℃ ) 最⼤温度 (℃ )表 10

弊社取扱い製品

 ジイソシアネート

表 12

⾮動作温度クラス
C1
C2
C3
C4

として定義しています。

使用してはいけない材料 ：

います。

V3

水霧にさらされた環境に耐えられる事

0.1g2/Hz

1000Hz 〜 2000Hz 6dB/octave で減少

温度サイクルクラス 最⼩温度（℃）最⼤温度（℃）サイクル数

クールに対する動作温度でユーザは筐体との接触端をこの温度範囲にする必要が0.04g2/Hz

5Hz 〜 100Hz 3dB/octave で増加

衝撃クラス

表8

を満たす COTS ボード製品は、 動作温度、など最も厳しい環境要件を満たしているこ

環境クラス
VITA 47 では表 7 の通り環境クラスをて判断することができ、 最高レベルの定義

要 求 さ れ ま す。ANSI/VITA 47 で は1000Hz 〜 2000Hz 6dB/octave で減少

冷却⽅法

定義しています。

非動作温度、 温度サイクル、 振動、 衝撃

VITA47 の環境クラス

環境クラス●姿勢は、 全ての向きに耐えるものとして度範囲において真菌の増殖を支持しな

5Hz 〜 100Hz 3dB/octave で増加

VITA 47 とはでユーザが使用する際に採用の基準とし●真菌耐性は、 VITA 47 で定義された温たいと思います。

表7

ボード製品のレベルをクラス分けすることものとして定義しています。

ドウェアには堅牢性及び高い信頼性が
堅牢性や信頼性についての基準を定義

VITA 47 耐環境標準規格(18,300m) への急激な減圧に耐える●減圧は、 MIL-STD-810 Method.500
Procedure III に従い、 8,000 フィート
( 約 2,440m) か ら 60,000 フ ィ ー ト

コンフォーマルコーディングなし

http://www.mish.co.jp 132018 年夏の新製品

新 製品

Teledyne SP Devices 社製
SDR14TX

SDR14TX は、 2ch の同期した任意パル
ス波形及び任意波形発生が可能です。 ア
ナログフロントエンドは DC 結合に対応しているため、 パルス信号の出力やゼロ IF

ここでは今年の新製品をピックアップして紹介します。
■ Spectrum 社製 M2p.5943-x4■ Abaco 社製 FMC134■ FEI-Elcom 社製 SIDC-6100■ Teledyne SP Devices 社製 SDR14TX■ Mercury Systems 社製 MSD256-512方式の無線信号出力ができ、 第 1 または第 2 のナイキスト帯域 ( 最大 2GHz) をダイ
レクトに出力することができます。 オンボー
ド メ モ リ は 1GB を 搭 載 し て お り、 最 大
16384 個の波形セグメントを保持することができます。 各セグメントは、 ユーザ定義

Spectrum社製 M2p.5943-x4

M2p.5943-x4 仕様
サンプリングレート
分解能
チャンネル数オンボードメモリ
⼊⼒レンジ
トリガモードボード間同期フォームファクタ
OS サポート

Spectrum社のM2p.5943-x4は80MHz,

80MSPS
16bit
8ch
512 サンプル（1GByte）± 200mV 〜± 10V
Windows, re-arm, OR/AND
最⼤ 16 枚PCI Express x4
Windows 7, 8, 10 / Linux

16bit, 8ch を 搭 載 し た A/D ボ ー ド で す。

による繰り返し回数をループすることがで
Teledyne SP Devices 社の SDR14TX

き、 トリガによりセグメント間の切り替えがは、 2GHz, 14bit, 2ch D/A を 搭 載 し た可能です。 また、 複数ボードを同期して使PXIe タイプの高速波形ジェネレータです。

用することも可能です。

SDR14TX 仕様
出⼒サンプリングレート

2GSPS

分解能

14bit

チャンネル数2ch

アナログ入力信号はシングルエンド又は差ており、 12bit と比較すると１６倍の精度が

バスは PCI Express x4 レーンに対応して

出⼒帯域

DC 〜 1GHz, 1GHz 〜 2GHz

動を選択することができます。 分解能はあります。 メモリは 512 サンプル (1GB) のいますので高速なデータ取得が可能です。

16bit ですので 14bit の４倍の精度を有しオンボードメモリを搭載しています。 ホスト

出⼒レンジ

1.0Vpp（シングルエンド）
2.0Vpp（差動）

コネクタ

SMA

OS サポート

Windows 7, 8, 10Linux

Abaco 社製

FMC134 仕様

FMC134
サンプリングレート
分解能
チャンネル数
カップリング
⼊⼒コネクタクロック

6.4GHz / 3.2GHz
12bit
2ch / 4ch
AC
MMCX ⼜は SSMC
内部クロック、外部クロック

FMC

VITA 57.4 FMC+ 準拠
HSPC (High Serial Pin Count)
JESD204B x16 レーン

Mercury Systems社製
MSD256-512

ブの破損や予定外の停止時間を排除することにより比類なきデータの完全性と耐久

地球温暖化を考える３
温暖化対策と⾔っても仕事や⽇常⽣
活に追われてついつい忘れてしまい
がちですよね。ここで地球温暖化についてもう⼀度おさらいしておきた
いと思います。
2016 年 11 ⽉の「パリ協定」で地球温暖化の原因となる温室効果ガスの排出量を 21 世紀後半には実質ゼロにし、地球の平均気温の上昇を２度未満に抑えることを⽬標としています。
仮にこのまま対策をせずに経済活動を続けた場合、21 世紀末に平均気温は約 4.8℃上昇することが予測されています。
これが何を意味するかというと：
1. 北極・南極の氷河が融けて海⾯が最⼤ 82cm 上昇することで熱帯・亜熱帯の島国が⽔没する
2. ⾃然の⽣態系に影響し絶滅の危機にさらされている⽣物が絶滅する
3. マラリアなどの感染症が拡⼤し飢餓が増加する
4. 気候の変動により台⾵・ハリケー
ン・洪⽔など⾃然災害が増える
5. 気候の変化と病害⾍の増加により穀物⽣産が減少し深刻な⾷糧難を招く
このように地球温暖化が進むことに
より世界は深刻な状況に陥ります。
今、私達がするべきことは何かを⼀⼈⼀⼈が考え、⾃然と共存し持続可
能な社会を作っていきましょう。

性を提供します。 この障害予防方法は、データを壊滅的な状態から保護します。
機密データが間違って取得されないように

Abaco社のFMC134は6.4GHz, 12bit,することも大きな懸念事項であり、 AES-

受託開発

A/D コンバータは TI 社製 ADC12DJ3200

シリアルを 16 レーン使用して FPGA に転256 暗号化、 サニタイズプロトコル、 30 ミ

し た FMC モ ジ ュ ー ル で す。 VITA57.4

を 2 個搭載していますので 2ch 又は 4ch送されます。 サンプリングクロックは内部

リ秒未満でデータを捜索できないようにす

FMC+ に準拠しており HSPC( ハイシリアの入力信号を同時サンプリング可能です。

クロック、 外部クロックのどちらもサポート

る Mercury の TRRUST-Purge® テクノロ

ます。お困りの事がございましたらお気軽にご相談ください。

ルピンカウント ) コネクタを搭載しています。

サンプリングデータは JESD204B の高速

しています。

ジなどの機能を備えています。

✉ sales@mish.co.jp

FEI-Elcom 社製 SIDC-6100

SIDC-6100 仕様

FEI-Elcom 社 の SIDC-6100 は、 最 大

RF ⼊⼒周波数

100MHz 〜 40GHz

チャンネル数1ch

帯域幅1000MHz

制御インタフェース

10 / 100BASE-T, RS-485, RS-232

フォームファクタ

2U 19 インチラックマウント

動作温度

0 〜 50℃

相対湿度

最⼤ 95% ( 結露なし）

40GHz の RF 周波数に対応した 2U ラック
マウントタイプの RF チューナ / ダウンコン

ザ ・ アーキテクチャを採用しています。 こ

イープ周波数制御モードも提供します。

バータです。 SIDC-6100 のアジャイル LOの組み合わせにより、 低位相ノイズ、 低ス

SIDC-6100 は、 ダイナミックレンジ、 低位

は、 VCO ベースの PLL シンセサイザ内に

プ リ ア ス、 高 速 チ ュ ー ニ ン グ 速 度 と相ノイズ、 および高速チューニングの面でダイレクト ・ デジタル ・ シンセサイザ (DDS)

10MHz チューニング周波数ステップサイ

優れた RF 性能を提供するように設計されを組み合わせた先進の周波数シンセサイズを実現します。 また、 スキャンおよびスています。

14 MISH International Co., Ltd.

Mercury Systems 社の MSD256-512

ASURRE-Stor シ リ ー ズ SSD は NSA

は、 暗号化機能に対応したミリタリグレー( アメリカ国家安全保障局 ) の CSfC コン

ドの 2.5 インチタイプ SSD です。 Mercury

ポーネントリストに登録されており、 お客様

Systems 社独自の設計で、 処理をエラーの CSfC 2 レイヤセキュリティソリューション

展示会のご案内

訂正 ・ ウェアレベリングに集中させドライに統合することができます。

2018 年 5 ⽉ 9 ⽇〜 11 ⽇

MSD256-512 仕様
容量200GB/450GB

Flash メモリ

SLC NAND

パフォーマンス

Read / Write 200MB/s Max.

動作温度

-40 〜 +85℃

保存温度

-55 〜 +125℃

湿度

5 〜 95%（結露なし）

振動

30Grms, MIL-STD-810G method 514.5C-8

衝撃3,000G, 0.5ms, ½ sine

第 21 回 組込みシステム開発技術展
会場：東京ビッグサイト
ご来場をお待ちしています。

おわりにテックジャーナルでは、これからも出来る限りお客様に有効となる情報を提供していきたいと思います。今後ともどうぞよろしくお願いいたします。

http://www.mish.co.jp 15『ミッシュ・テックジャーナル』次回発行をお楽しみに！

弊社ではソフトウェア・ハードウェア
及び FPGA の受託開発も承っており

2ch/3.2GHz, 12bit, 4ch の A/D を搭載

SCSI is still PLAYING

5HG5RFN7HFKQRORJLHV ঺म‫ ؚ‬ফप॔ওজढ़‫॔؞‬জ॰ॼपਝয়
औोञ५ॺঞ‫ش‬४ଲષभ௧঵ও‫ش‬ढ़दघ‫؛‬ৈਦ౅ਙभ५ॺঞ‫ش‬४ওॹॕ॔धखथ‫ؚ‬৪ଔभఫ૬ਃृୟଛਃ‫ؚ‬੤૏ऩनप఼৷औोथःऽघ‫؛‬ใपଲୗরૃधऩढञ 6&6, ॻছॖঈभ઼ऌఌइ৷धखथ 6&6, ॖথॱ‫ش‬ইख़‫ش‬५भॻছॖঈ॑੗ர઀୹खथःऽघ‫؛‬ఇࡸ˟ᅈἱἕἉἷỶὅἑὊἜἉἹἜἽ e-mail：sales@mish.co.jp URL：http://www.mish.co.jp〒190-0004 東京都立川市柏町 4-56-1 TEL：042-538-7650 FAX：042-534-1610