Vol. 13, No. 5b（通巻No. 79） 2022年1⽉12⽇

化学⼯学会エレクトロニクス部会ニュース増刊号をお届けします。内容は，2021 年 12 ⽉ 7 ⽇に開催されたエレクトロニクス部会主催先端技術シンポジウムの概要です。

次世代半導体の展望〜原理と⽣産技術〜

2021 年度エレクトロニクス部会シンポジウム（エレクトロニクス先端技術シンポジウム）を，12 ⽉ 7 ⽇にオンライン開催いたしました。今回のシンポジウムでは，ポストコロナ時代における半導体デバイス製造〜実装技術，及び半導体マーケットを概観し，シングルナノメートルに迫る加⼯技術と，ブレイクスルーのすすむ新構造デバイスに焦点を当てた構成といたしました。
ご参加いただいた参加者の皆様⽅と講師の先⽣⽅，ならびに協賛いただいた電⼦ SI 連絡協議会(ESIC)， 表⾯技術協会，エレクトロニクス実装学会(JIEP)，⽇本電⼦回路⼯業会(JPCA)，スマートプロセス学会 エレクトロニクス⽣産科学部会(MSTE)，
よこはま⾼度実装技術コンソーシアム(YJC)，NPO 法⼈サーキットネットワーク(C-NET)，IEEE EPS Japan Chapter，化学⼯学会
関⻄⽀部，同反応⼯学部会 CVD 反応分科会の各機関に，この場を借りて御礼申し上げます。

■シンポジウムプログラム
講演題目

講師

所属

半導体開発の動向と次世代コンピューティング基盤戦略

安⽥ 哲⼆ 様産業技術総合研究所
エレクトロニクス・製造領域

EUV HVM status and the roadmap（EUVの量産状況とロードマップ）

森崎 健史 様ASMLジャパン
テクニカルマーティング

シングルナノ世代のCMP技術

近藤 誠⼀ 様

昭和電⼯マテリアルズ株式会社
情報通信事業本部 研磨材料事業部

ウェハ洗浄における乾燥技術の過去・現在・未来−次世代半導体実現への挑戦ー

⾼橋 弘明 様株式会社SCREENセミコンダクターソリューションズ
洗浄開発統轄部

2次元層状物質のデバイス応⽤の現状と将来展望

⻑汐 晃輔 様東京⼤学⼤学院⼯学系研究科
マテリアル⼯学専攻3D-IC/TSVの最新動向と⾃⼰組織化による三次元実装／
ヘテロ集積

福島 誉史 様東北⼤学 ⼤学院⼯学研究科

開催⽇ 2021 年 12 ⽉ 7 ⽇（⽕）
場所

オンライン (Zoom Webinar)

化学⼯学会エレクトロニクス部会 http://www2.scej.org/elebukai/

■各講演の概要
半導体開発の動向と次世代コンピューティング基盤戦略
産業技術総合研究所 安⽥ 哲⼆様
インターネットトラフィックはこの 10 年で 10 倍以上に増えており，2020 年には全世界で 59ZB（59×1021 B）のデータが⽣成された。これは世界の 1 ⼈ 1 ⼈が 2 ヶ⽉ごとに 1TB のストレージを満杯にしている計算であり，今後もデータ量は指数関数的に増えると予測されている。これに伴い，多量のデータを扱うデータセンターやその運⽤に要する電⼒も増加し続けることになるが，ゼロエミッションの観点からも運⽤に困難が⽣じ，データの利⽤が⼗分に⾏えない可能性もある。また経済安全保障の観点から，世界各国で半導体産業の振興策がすすめられており，⽶国，欧州，中国，韓国，台湾で国家予算による⼤規模な投資が⾏われている。⽇本の半導体産業は，かつての繁栄ぶりは⾒る影も無いと⾔われるが，⼀⽅で製造装置やウェハ，材料などの分野では⽇本のシェアは⾼い。先端ロジック
半導体の設計や製造では確かに⽶国や台湾に遅れを取るものの，それ以外の分野では依然として⾼い存在感を⽰しているのが事実であり，国も半導体･デジタル産業戦略として，「デジタル産業」「デジタルインフラ」「半導体」に⼤規模な予算投⼊を⾏う計画である。
増⼤を続けるデータの処理には半導体の⾼集積化が不可⽋である。⼤きな技術的な潮流として，(i)微細化は減速しつつも継続，(ii)三次元化による⾼集積化，(iii)実装技術による⾼機能化の進展が挙げられる。先端ロジックでは，マルチコア化によりクロック周波数を⼤きく変えずに処理能⼒を⾶躍的に⾼めてきた。2025 年頃には新トランジスタ構造のナノシート FETの実⽤化が進展し，オフ電流の削減やシート縦積みによるフットプリント削減がすすめられる。次世代の DRAM でも縦型構造の導⼊が有⼒である。3 次元が既に進んでいる NAND メモリでは，成膜とエッチング技術により 100 層もの多層化による⾼集積化が適⽤される。不揮発メモリでは，エンベデッド MRAM が普及開始すると⾒られている。この他，ウェハ貼り合わせ技術の進展により，Cu-Cu 直接接続によるチップ間接続や，ウェハ同⼠の貼り合わせの適⽤が拡⼤する。また実装による⾼機能などもすすむ。
このような情勢の中，産総研では⾼い競争⼒を持つ国内装置メーカや材料メーカとともに，ナノシート型 FET へのパラダイムシフトに対応した研究開発を主導する。また 3D-IC の分野ではTSMC ジャパンと，ダイレクト接合 3D 積層技術開発の分野では技術研究組合 RaaS の共同研究先としてプロジェクトを推進する。これらのプロジェクトを通じ，材料，デバイス分野の強みを活かし，また⽇本が現在持っていない技術を獲得し，世界規模で Win-Win 関係を構築しつつコンピューティングや半導体分野での競争⼒強化を⽬指す。

化として，チップ間・チップ内の光伝送や，光による計算処理

化学⼯学会エレクトロニクス部会 http://www2.scej.org/elebukai/

EUV HVM status and the roadmap（EUV の量産状況とロードマップ）
ASML ジャパン 森崎 健史様EUV(Extreme Ultraviolet)光を⽤いた露光技術は，ロジッ

5 万回発射し，CO2 レーザの照射によりプラズマ状にして集光をク半導体を⽪切りに 2018 年後半頃から量産適⽤が始まって⾏う。このような EUV 露光装置は総重量 180 トンを超え，ケーおり，アップルの A14 チップなどがその適⽤例となる。最先端のブル⻑も 2000m に達する。このため，パーツの輸送には，ジャ微細化が進んだデバイスでは，EUV の適⽤により，成膜やエッンボ機を 3 機要する。

チングを併⽤するダブルパターニングと⽐べてシンプルな露光が可露光装置としてスループットを⾼めるためには，光源のパワー能となる。EUV 露光ではダブルパターニング⽤の成膜装置等もを⾼めること（現状 250W），マスク上のゴミ対策，低屈折不要となるため⼯程全体で⾒たフットプリントが⼩さくなり，ま率のマスクにより必要な露光量を下げることが重要であるが，た⼯程もシンプルとなることから，サイクルタイムやマスク数の削中でも効果的なのは，レジストの感度を⾼めることである。最減が期待される。さらにマルチパターニングを⾏う場合と⽐較する新機種の NXE3600D では，30 ｍJ/cm2 の露光量で毎時と，仕上がりのばらつきが⼩さい点も特徴である。このため，コ160 枚の処理が可能であるが，露光量を 20 mJ/cm2 に下げスト⾯や歩留り，特性⾯で⾼価な装置価格を⼗分に回収することができれば，1 時間あたりの処理枚数は 180 枚に増⼤することが可能な技術である。微細化の速度は緩やかになっている。露光量を下げるためには，レンズの⾼ NA 化も有効である。

るとはいえ，少なくともこの先 10 年以上は続くと⾒られている。

⾼ NA レンズでは結像のコントラストを⾼めることになるため，必EUV の適⽤により，露光波⻑は ArF の波⻑ 193 nm から，要な光量を下げることができる。EUV ⽤のレンズは 1 m サイズで⼀気に 13.5 nm へと短波⻑化され，微細化のトレンドを牽引あるが，このサイズで，表⾯の凹凸を±20pm レベルで制御すする。

る必要がある。これは，地球サイズで⽐較すると，髪の⽑ 1 本

EUV 露光では，その波⻑から光の散乱や吸収を避けるためのレベルに相当する。これらレジストやレンズなどの周辺技術のに，光が通る部分はすべて真空とする必要があり，また光学進展を考慮し，毎時 220 枚の処理を⾏うことも視野に⼊れて系はすべてミラーで構成される。発光は，スズの液滴を 1 秒間にいる。

シングルナノ世代の CMP 技術
昭和電⼯マテリアルズ株式会社 近藤 誠⼀様
半導体市場は過去 30 年間で 10 倍に拡⼤している。これ

効率，研磨残り，後洗浄性，メタル腐⾷なども重要な要素

は，市場の拡⼤に伴い処理されるウェハ数も増えていることをである。CMP の⾼速化のためには，対象⾯全体を CMP で削意味しており，CMP ⼯程で処理されるウェハ数も，同様に増るのでは無く，レジストマスクとエッチングにより，予め CMP で⼤している。またウェハの枚数だけでは無く，1 枚あたりのウェハ削る部分を減らしておく場合もある。CMP で研磨する⾯には⼀に施す CMP の回数も増加している。特に 7 nm 世代のロジック般に段差が⽣じているが，事前のエッチバックでこれをある程度半導体や最新の 3D-NAND フラッシュメモリでは CMP の回数除去しておき，凸部となった段差の端部を中⼼に CMP で除去も 30 回を超えるため，1-2 分程度の短時間で，次の露光にする。こうすることにより研磨⾯積は⼩さくなり，⾼速化が可能耐えうるレベルの平坦性を確保することが不可⽋となる。CMPとなる。また特殊な添加剤により，凸部の研磨が終了した段において重要なことは，⾼い研磨速度，スクラッチが無いこと， 階で⾃動的に研磨をストップさせることも可能である。
⾼い平坦性などが挙げられるが，この他にも選択⽐，平坦化
化学⼯学会エレクトロニクス部会 http://www2.scej.org/elebukai/がらノウハウ的に⾏われている。 CMPで⽤いられる研磨パッドも，表⾯層にはスラリを保持するための同⼼円状の溝や，XY 溝がもうけられる。研磨速度を上げるために表⾯層は硬い材料（100um 径の空孔を持つ発泡ポリウレタン）が⽤いられることが多く，発泡部分にスラリが保持される。またパッドの下層にはクッションの役割をする軟質層が⽤いられる。CMP では，このように研磨対象の前処理，砥粒の粒径分布，スラリの化学的性質の調整，研磨パッドの構造により，⾼速，且つ平坦な研磨を実現する。
CMP は，後⼯程においても重要な役割を担う。通常，CMP の研磨材に使⽤されるセリア（セリウムの酸化物）は3 価・4 価両⽅の価数を取るが，CMP では不安定な 3 価が寄与していると考えられている。このときセリアの砥粒サイズを⼩さくすると研磨速度が下がり，逆に⼤きくすると研磨キズが発⽣することからサイズの制御は重要である。セリアには，焼成セリアと，⽔溶液から液相成⻑したナノセリアがあり，3 nm 程度の砥粒サイズを有するナノセリアはスクラッチがほとんど発⽣しないのが特徴である。加えて，添加剤や pH 値により，ゼータ電位をコントロールすることがノウハウとなる。CMP では，ドライエッチングと異なり明瞭な理論があるわけでは無いため，砥粒のサイズや添加剤によるスラリの調整は，シミュレーションを併⽤しなウェハ洗浄における乾燥技術の過去・現在・未来

CMP では研磨⾯を平坦化させることが⽬的であるが，メモリやロジックの TSV 接続では，CMP 時に敢えてメタルプラグを数nm だけディッシングさせ，その後の熱処理によって⾼さを微調整して接続しやすくする。これは CMP 時のメタルと絶縁層の選択⽐を H2O2 濃度により制御することで実現され，次世代の接合技術に⽋かせない⽅法である。またパッケージング向けのCMP では，封⽌樹脂を CMP により平坦化し，その上に再配線層を形成する必要がある。封⽌樹脂の研磨では，従来⾏われていた機械加⼯では表⾯の平坦性に限界が⽣じることから，CMP を適⽤する必要性が⾼まっている。封⽌樹脂の CMP においては，樹脂，シリカ，メタル（Cu）の⾮選択的な⾼速研磨があらたな課題となる。

ー次世代半導体実現への挑戦ー

株式会社 SCREEN セミコンダクターソリューションズ ⾼橋 弘明様
ウェット洗浄の観点から，次世代半導体プロセスの課題につ体の冷却固化時に起きていることがわかった。これは，特に狭いて，歴史を踏まえつつ概観する。洗浄･乾燥技術は，500い領域では，凝固点が変わってしまうため，微細部分では昇年にも及ぶ歴史がある。古くは⽑管現象の発⾒に始まり，表華では無く蒸発乾燥している可能性があることを⽰唆する。そこ

⾯張⼒や接触⾓の概念の発⾒，気液⼆相間の関係の研究， で更に基板表⾯における固化挙動や界⾯⾃由エネルギーを更マランゴニ効果による対流の研究等を経て，1960 年頃にはに詳細に調査し，固体と基板の接触⾓が⼩さいほどパターンのMEMS の⾼アスペクト⽐パターンにおけるパターン倒壊の問題に倒壊率が低下することを突き⽌めた。これを受けて，界⾯⾃由対して表⾯改質と昇華乾燥を組み合わせた昇華乾燥技術をエネルギーのバランスを満たす薬液を選定することにより，パター適⽤し，その後超臨界乾燥技術へと発展してきた。

ン倒壊が抑制される昇華乾燥技術を確⽴した。次世代の微微細パターンの洗浄･乾燥時には，特にアスペクト⽐が 10 を超える場合，パターンの倒壊が顕著となる。これは洗浄液である⽔が蒸発する際に，表⾯張⼒やラプラス圧により，パターン間に応⼒がはたらくことに起因する。昇華乾燥技術は，液相を固化（凍らせる）し，減圧下で昇華させることにより⽔分を除去する技術である。液相が蒸発する際の応⼒を受けにくい点が特徴であったが，微細パターンでは倒壊が避けられなかった。そこで昇華乾燥の過程を詳細に調べたところ，パターン倒壊は液化学⼯学会エレクトロニクス部会 http://www2.scej.org/elebukai/細デバイスでは，⽔では無く，薬液を⽤いた昇華乾燥がキー技術となる。

2 次元層状物質のデバイス応⽤の現状と将来展望
東京⼤学⼤学院⼯学系研究科 ⻑汐 晃輔様
代表的な⼆次元物質であるグラフェンは，バンドギャップを有しないため FET としての応⽤は困難とされてきており，⼆次元デバイスは，⼀時世間の興味を失った時期もあった。しかしながら
MOSFET へのナノシート適⽤が現実となる中，IMEC や TSMCは⼆次元デバイスの実⽤化を諦めておらず，カーボンナノチューブやグラフェンで培った技術と理解を，MoS2 など新たな⼆次元デバイスに適⽤しようとしている。このような中，2021 年には，板上に形成した h-BN/MoS2 のフラッシュメモリで，50 nsec のFudan Univ のグループより MoS2 をチャネルとして使⽤したナノ書き換え速度が報告されている。また All 2 次元のシートトランジスタで最⾼レベルのトランジスタ特性が報告される

n-MoS2/p+-MoS2 で構成した TFET において，サブスレッショルに⾄っている。

ド・スイング値 SS<60mV/dev が報告されており，従来のSi に対する⼆次元材料の優位性は，チャネルの厚さの影響

MOSFET の限界とされている SS 値を越えることが実証されてい（寄⽣容量）の無視できない FINFET と⽐較してゲート容量がる。このことから，低消費電⼒の⾯でも⼆次元デバイスの優位絶縁層の容量と等しくなる点であり，⾼速で⼤きな ON 電流性が⽰されている。将来展望として⼆次元のプラットフォームをが確保出来る点にある。また⼆層の MoS2 では，短チャネル効想定しているが，そこに⾄るまでの課題として，High-k材料と果に強いことが実証されている。絶縁層として h-BN を使⽤できの界⾯制御やドーピングなど無数に⼭積しており，⼀つずつ解ることも特徴の⼀つであり，これにより⼆次元層との界⾯準位決が必要である。

密度を極限まで下げることが可能となる。実際，グラファイト基3D-IC/TSV の最新動向と⾃⼰組織化による三次元実装／ヘテロ集積
東北⼤学 ⼤学院⼯学研究科 福島 誉史様
ムーアの法則のネクストステージとして，TSV を使⽤した 3DIC への注⽬が⾼まっている。中でも個別にパッケージ化された⼩さな機能を相互接続して⼤きな機能を構築するチップレットは経済的であり，注⽬を集めている。また既存開発品の回路を機能ブロック単位で集積化すると，各ブロックの機能は個別に開発せずとも IP 利⽤料を⽀払うなどで利⽤することが出来るた
め，全体機能の開発効率も向上する。チップレットは，フットプリントこそ増⼤するが，全体で⾒ると低コスト化と⾼機能化が両⽴できる概念であり，⽬的に応じた機能を有する SoC ともい
え る 。 TSMC に お い て も ， CoWoS (Chip-on-Wafer-onSubstrates) として Si インターポーザや，再配線を形成したインる技術などである。また Cu-Cu のハイブリッドボンディングなどチターポーザ，実装基板を使⽤したチップレット構造が⽰されていップをウェハ上に搭載する技術も盛んに研究しており，異⽅導る。東北⼤学では，GINTI と呼ばれる 300 mm ウェハを⽤いた

電性無機薄膜 (iACF) を⽤いて Cu 電極の直径 3 µm, ピッTSV ラインで，チップレットに適⽤される技術開発を⾏っている。

チ 6 µm の微細接続も報告されている。

具体的には，3D-IC の試作に加えて，TSV のスケーリングやマこれらの技術を⽤いて，ヘテロ集積と呼ばれる異なる機能をイクロバンプ，⻑くなるグローバル配線を三次元化により短くす有するチップ同⼠の三次元集積も実証している。この他東北⼤化学⼯学会エレクトロニクス部会 http://www2.scej.org/elebukai/

学では，液体の表⾯張⼒を利⽤した⾃⼰組織化実装技術の今後 AI 社会の本格的な到来により，HPC やモバイル⽤途だ開発も進めている。この⼿法は，接続界⾯の疎⽔性，親⽔けではなく，量⼦コンピュータやポスト 5G/6G，アナログ／デジタ性をコントロールすることにより実装するチップを⾃⼰組織化的にル混載の新しい半導体システムへの適⽤が期待され，世界中配置するものであり，リソグラフィの精度レベルで，予めわかってで研究開発競争が激化すると予想される。この中⼼となるのがいる KGD（Known Good Die）を選択的にアセンブルすること3D-IC であり，ヘテロ集積である。今後もこの分野の動向に⽬が可能である。これらの技術は，3D-IC だけでなく，μLED ディが離せない状況である。

スプレイなど広い範囲に拡張可能な⾼い潜在性を有している。

※以上の内容は，シンポジウム後に事務局で作成したものです。
認識間違いや要点のずれなどがある場合があること，予めご承知おきください。

■あとがき
本年度の化学⼯学会エレクトロニクス部会シンポジウム（エレクトロニクス先端シンポジウム）も，盛況のうちに終えることができました。ここ 2 年つづいた 5G 関連のテーマから，今回は半導体へと⼀新しました。80 年代の活況からは信じられないくらい元気のない⽇本の半導体産業ですが，今回のシンポジウムを通じて，装置や材料の分野では依然強みがあり，またパッケージングや次世代デバイスの分野でも，期待の⼤きな技術が春の芽吹きを待っている，という期待のできる状況であることが，良く理解できた有意義な時間となりました。参加いただいた皆さまのご感想はいかがでしたでしょうか。
さて世の中を⾒渡してみると，新型コロナウィルスの流⾏も落ち着いてきたと思った⽮先，新たな変異株の登場など，依然先の⾒通せない状況が続きます。また世界的な半導体不⾜に引きずられる形で，⾃動⾞や電機，医療などあらゆる産業に影響が及んでいます。さらに⽶中の緊張と台湾問題と⾔った国際政治からも⽬が離せません。特に台湾は半導体の⼀⼤供給地であり，ここに何かあれば半導体「不⾜」では済まない状況になることは想像に難くありません。グローバル化で⾊々なものが結果的に海外に強く依存するようになった結果，海外の情勢が私たちの⽣活に直結する傾向はますます強まっていきます。⾃動⾞が便利だからと⾔って⾃動⾞に頼る⽣活を続けると，途端に⼈間は「歩く」という基本機能がダメになってしまいます。産業も同様で，海外に頼りすぎてしまうと，肝⼼の⽇本そのものが⽴ちゆかなくなってしまいます。今回のシンポジウムを機に，あらためてグローバル化と⽇本の⽴ち位置を気にかける必要があることに気づかされました。
あらためまして，参加者の皆様と，ご講演いただいた講師の先⽣⽅に，御礼申し上げます。
新年の皆様のご多幸とご活躍を，祈念いたします。
今後とも，化学⼯学会エレクトロニクス部会をどうぞお引き⽴ての程，お願い申し上げます。
★ご案内
例年ですとシンポジウム後に交流会（懇親会）を催して参加者の⽅と講師の⽅の交流の場としていますが，今回もオンライン開催のため，⾒送りとしています。講師の⽅にご挨拶やご質問・ご提案等のご希望がある場合，お気軽に事務局までメールにてご連絡ください。（連絡先 electro_div@chemeng.osakafu-u.ac.jp）

化学⼯学会エレクトロニクス部会 http://www2.scej.org/elebukai/