MISH TECH JOURNAL（ミッシュ・テックジャーナル）は、最新の情報をいち早くお届けする技術情報誌です。

2021
SummerVol.

Powered by

14

https://www.mish.co.jp

CONTENTS

組込みEWシステムの新しいトレンド

P.2-4
はじめに
電子戦（EW）の範囲
EW の課題と戦略
EW の新技術
EW 用の新しい開発ツール
SOSA︓EW の新しい組込みオープンスタンダード

VPX, VPX-REDIとOpenVPX

P.5-9
VPX (VITA 46) の概要
VPX-REDI (VITA 48) の概要
OpenVPX イニシアチブ
OpenVPX (VITA 65)
3U VPX ボード
6U VPX ボード
OpenVPX パイプ
OpenVPX コネクタのレイアウト
標準的な OpenVPX バックプレーンプロファイル
標準的な OpenVPX モジュールプロファイル
XMC︓PMC のスイッチドシリアルファブリック
PMC / XMC コネクタの定義
VPX 仕様書

ソフトウェアベースの高速ブロック平均化

P.10-12
ブロック平均化とは何か︖
システムセットアップ
ソフトウェアの実装
テスト結果（表 4）
新機能 - 平均化に CUDA ベースの GPU を使用
GPU による周波数領域の平均化
まとめ‘21夏号特集

RFSoCとSOSAオープンスタンダード
組込みEWシステムの新しいトレンド
企画・編集・発行/株式会社ミッシュインターナショナル〒190−0004 東京都立川市柏町4−56−1 グローバルビル
TEL：042−538−7650 Email：sales@mish.co.jp

ミリタリコンピュータの高度な冷却技術

P.13-18

低レイテンシのCOTSソリューション

P.19-21

新製品ピックアップ

P.22-23

最新のミリタリアプリケーション
Abaco 社の耐環境レベル
COTS 耐環境コンピューティングシステムの高度な熱管理
コンダクションクール（伝導冷却）の熱伝達経路
Abaco 社と GE グローバルリサーチセンター（GRC）
による次世代の熱管理ソリューションの開発
Abaco 社の Thermal Management
Technology Bridge
Thermal Ground Plane（TGP）
ヒートパイプシステム
デュアルクールジェット（DCJ）
まとめ
低遅延処理
航空宇宙・防衛組織にとっての課題
VPX と OpenVPX スタンダード
FPGA テクノロジーと主な利点
Abaco 社の COTS ソリューション
まとめ

Spectrum 社製 hybridNETBOX シリーズ
Pentek 社製 Gen3 RFSoC ファミリ
Teledyne SP Devices 社製 ADQ8-4X
Alpha Data 社製 Versal ACAP AI アクセラレータボード
Abaco 社製 SOSA 準拠 FPGA キャリアボード

MISH Tech Journal 2021 SUMMERSPECIAL FEATUREの他の高度な計算集約型アルゴリズムを（RF システムオンチップ） がリリースされま

された、 次の行動方針の正確な情報を含実装する必要があります。

した （図 1 を参照）。

む結果のオーダーは、 戦場ネットワーク全

フェーズドアレイアンテナは、 素子の線

Zynq UltraScale+ FPGA ア ー キ テ ク

体で兵士と装備品に迅速に配備されます。

形または 2 次元平面アレイで構成され、 そチャに基づいて、 RFSoC には 5 GS/s でサを利用して敵を欺くまたはターゲット

これらの例は、 EA、 EP、 ES の EW 機能

れぞれが共通の送信信号または受信信号

ン プ リ ン グ す る 8ch の AD コ ン バ ー タ とを検出するための軍事システムに必要が同じプラットフォーム内で高度に統合さに独立した位相シフトを適用できます。 各

10GS/s でサンプリングする 8ch の DA コ

不可欠な技術です。EW は新しい脅威

れ、 インタラクティブであることが多いこと

位相シフトを正確に制御して建設的な干ン バ ー タ が 含 ま れ て い ま す。 こ れ ら はに対抗するため常に新しいテクノロジを示しています。 これらの操作はすべて、渉を実現することにより、 アンテナは受信

Zynq FPGA ファブリックに直接接続されてを導入する必要があり、それは最先端のフェーズドアレイ設計を含む高度なアンテと送信の両方で高度な指向性を実現するいるため、 ディスクリート A/D コンバータ

技術を使ったものでなければなりませ

ナ、 およびビームフォーミング、 変調 / 復調、ことができます。 従来のディッシュ （パラボへの外部インタフェースの電力、 接続、 複ん。ここではその概要と現状を解説し

人工知能 （AI）、 多次元アルゴリズム、 スラ）アンテナとは異なり、 新しい位相シフト

雑さ、 およびレイテンシが排除されます。

ます。

ペクトラム拡散技術、 暗号化、 適応無線、のセットを適用することにより、 フェーズド

オンボードのマルチコア ARM プロセッサは、

コグニティブ無線などの高度な信号処理

アレイは可動部品なしで即座に新しい方制御 / ステータス I/O を備えたシステムコ

技術にますます依存しています。

向に操縦できます。 さらに追加の信号処

ントローラとして機能し、 2 ポートの 100

理により、 複数のターゲットを同時に追跡

GbE インタフェースが RFSoC を外部デバできます。

イスに接続して双方向の 25 GB/s のデー

EW（電子戦）は常に最新のテクノロジ

組込みEWシステムの新しいトレンドています。 各予算に合わせて慎重に調整

それにもかかわらず、 これらの戦略の単電子戦（EW）の範囲

EW の課題と戦略一の実装は、 新しい対策が導入されるにつれて、 最終的には効果が低下します。 こフェーズドアレイは、 船体表面に設置でEW は進化し支配的な軍事力になり、レーダは EW の主要なセグメントであり、の自立したサイクルは EW の原動力であり、き、 指向性ディッシュアンテナに必要なか

商用 5G ワイヤレス市場向けに導入され伝統的な兵器、 人員、 輸送システムの重攻撃、 保護、 サポートの側面が豊富です。

継続的な軍事資金と新しい開発へのインさばる機械的構造なしに脅威やターゲット

た RFSoC は、 フェーズドアレイアンテナの要性をしばしば覆い隠しています。 EW は、

ほぼ 1 世紀にわたって開発されてきたレー

センティブを事実上保証します。

にすばやく適応できるため、 空中レーダや

8 エレメントの主要なサポート機能をうまく非常に多様な範囲の特定の軍事能力をダ技術は、 事実上すべての軍事プラット

UAV レーダに特に適しています。 しかし、統合し、 フェーズドアレイパネルの背面に網羅しており、 それぞれが敵に対して優位

フォームに重要なサポートを提供します。

フェーズドアレイの敏捷性と信頼性により、収まるほど小さく、 面倒なケーブル配線もに立つために電磁スペクトルを利用すると妨害は、 レーダ受信機を破壊、 無効化ま地上および海上ベースのレーダ、 特に火削減します。 RFSoC のようなこの新しいいう非常に異なる側面に焦点を合わせてたは劣化させ、 敵の資産を盲目にするた器管制システムとカウンターメジャーでま

テクノロジを商用市場から軍事用途に利います。 EW 信号は、 アプリケーションごとめに使用される電子攻撃の一形態です。

すます人気が高まっています。

用することにより、 防衛ベンダーは SWaPにさまざまなプラットフォームを使用して、もともと力ずくの高出力ブロードバンド送

これらの重要な利点はすべて、 ある程とコストを劇的に削減しており、 特に航空周波数レベルと電力レベルの両方で広帯信機を使用していたジャミングは、 高度に度の複雑さとコストがかかります。 フェー

機や小型の EW 対戦システムにとって重要域に広がります。

指向された周波数およびパルス適応信号

ズドアレイの各素子には、 独立した位相シ

です。

はじめに

電子戦 （EW）は、 世界中の防衛能力に

タ転送をサポートします。

おいて支配的な役割を果たすだけでなく、配備された EW システムは、 陸、 空、 海、によって非常に洗練されたものになりましフト （重み）が必要です。 もともとはアナロ

RFSoC は、 チップ上に完全なソフトウェ

新しい脅威に対抗し、 新しいテクノロジを

水中、 宇宙など、 あらゆる場所で見つけるた。 これにより、 妨害源を見つけて無効にグ回路で行われていましたが、 精度と速度

ア無線サブシステムを提供するため、 以前

活用するために急速に進化する必要があことができます。 それらはしばしば、 商業、することが難しくなります。

が向上したため、 DSP を使用してデジタルのテクノロジでは実用的ではなかった新しります。 それぞれの進歩は、 絶えず変化す

娯楽、 政府、 消費者、 地方自治体、 緊急、

電子保護のために、 航空機の巧妙ない軍事用途に応用できます。 これらには、るシステム設計の展望を考慮に入れなけ

輸送の目的を含む非軍事的な無線帯域とレーダートランスポンダは、 複数のターゲッ

EW の新技術化された信号に対して実行されます。 したがって、 トランシーバアレイの各素子には、小型のスタンドアロン監視ステーション、 よ

ればなりません。

同じく、 ますます混雑する無線周波数帯域

トをシミュレートするように厳密に作成されEW の進歩には、 いくつかの重要なテク独自の AD コンバータと DA コンバータにり高性能なロボット、 よりスマートな軍需

EW システムの多くのクリティカルセク

を使用します。 このように利用されている

た人工反射信号、 および誤った位置、 方位、ノロジが必要です。 現在、 多くの EW 信号

加えて、 独自の DSP エンジンが必要です。

品、 および動作周波数を動的に変更してションは、 信号の取得、 処理、 生成機能な無線周波数帯域は厳密に管理され非常に速度、 およびターゲット断面情報を生成ではより高い情報レートに対応するだけでな

こ れ を よ り 導 入 し や す く す る た め に、

混雑した帯域や対抗策を回避できるポー

ど、 RFSoC などの単一コンポーネント内に混雑していることから、 それを高度な技術きます。 これらの欺瞞的な信号を合成する

く、 スペクトラム拡散変調方式をサポート

2017 年 に ザ イ リ ン ク ス に よ っ て RFSoC

統合することができます。 ハードウェア、によって最大限に活用されている有限のリための短い反応時間は、 近接しているた

してチャネルの信頼性と妨害に対する回復

ファームウェア、 およびソフトウェアの複雑ソースです。

め、 空対空戦闘に不可欠です。

力を向上させるために、 より広い帯域幅をさが増すと、 リスクとコストが増加するため、

EW は大きく 3 つのセクターに分けられ

25 年近く経った今、 ネットワーク中心の占有しています。 もう一つは周波数ホッピ

効果的で高レベルの開発ツールがこれまます。 Electronic Attack （EA）には、 混乱、戦いは急速に進化し、 すべての戦闘要素ングであり、 RF キャリア周波数は、 受信デで以上に重要になっています。

拒否、 劣化、 破壊、 または欺くための古典的間の高速で信頼性の高い情報リンクとしバイスだけが知っている所定の疑似ランダ

同時に、 SOSA のような新しい DoD イニ

な攻撃目標が含まれています。 Electronicてネットワークテクノロジーが採用されましムパターンで送信中に急速に変化します。

シアチブは、 コストと納期を削減しながら、

Protection （EP） は、 EA の有効性を阻止た。 レーダ、 通信、 電気光学、 およびそのこの信号帯域幅の増加は、 広帯域 RF アナ

相互運用性とアップグレード性を向上させしようとします。 Electronic Support （ES）

他のセンサーから信号を取得し、 それらのログフロントエンドおよび IF 回路、 A/D コ

るために組み込みシステムアーキテクチャ

は、 意思決定と戦略

デジタル化されたストリームを信号処理要

ンバータのより高いサンプリングレート、 おを標準化しようとしています。 ここでは、を改善するために、素に供給することにより、 アルゴリズムはよびデジタル化された信号インタフェース

EW システムの設計に影響を与える新しいあらゆる種類の信号

戦術的および戦略的決定のために戦場のリンクのデータレートの増加を意味します。

要件と、 システムインテグレータの成功を情報を豊富に収集しリアルタイム表現を生成できます。 このよ

おそらく最大の影響は、 デジタル信号処理支援する新しいテクノロジについて説明します。

うな電子サポート機能は、 人工知能と機エンジンのワークロードへの大きな負荷で械学習テクノロジによって大幅に強化されす。 デジタル信号処理エンジンは、 AI やそます。

2

MISH International Co., Ltd.

タブル適応無線が含まれます。

図１．Xilinx の Zynq UltraScale+ RFSoC デバイスは、8ch の RF ADC と DAC、高速イー
サネットと PCIe、DDR4 SDRAM インタフェース、マルチコア ARM プロセッサなど、EW サブシステムに必要なコンポーネントを組み合わせたものです。

https://www.mish.co.jp

3

MISH Tech Journal 2021 SUMMER
STANDARDS
EW 用の新しい開発ツール
新たな EW の脅威と戦略では、 高度なベクトル処理、 センサーインタフェース用に

VPX は ANSI/VITA 46 として規格化さ

構 成 可 能 な ハ ー ド ウ ェ ア、 人 工 知 能、

れ て か ら VPX-REDI や OpenVPX と しニューラルネットワーク、 機械学習、 分析

VPX, VPX-REDIとOpenVPXと意思決定のためのスカラー処理を活用する必要があります。 これらの各分野には、
現在、 特定の処理ハードウェアとそれらをプログラミングできるスペシャリストが必要です。 各セクションが完全に機能している場合でも、 これらの多様なリソースを緊密て様々な変遷を遂げてきました。相互運用性の問題や膨大なプロファイルなど課
題はありますが、現在の新規設計は VME
から VPX に移行しており、今後の組み込みシステムのバスは VPX に置き換わることは間違いありません。ここでは Pentek
社の VPX ハンドブックで VPX の概要をに結合された機能的なシステムに統合す

おさらいしたいと思います。

ることは困難です。
ザイリンクスは最近、 ハードウェアデバイ
スとサポートする開発ツールのVersal ACAP
（Adaptive Compute Acceleration
Platform） ファミリを発表しました。 ファミ

図２．３米軍サービスによるオープンシステムアーキテクチャを SOSA に統合

リのさまざまなメンバーが、 スカラープロ
セッサ （CPU）、 ベクトルプロセッサ （GPU、ドで定義されたDoDオープンシステムアー

スタンダードです。 現在、 数年間集中的にDSP）、およびアダプティブロジック（FPGA）

キテクチャ （OSA） の原則と実践を組み込開発されているテクニカルスタンダードスの 3 つの主要なリソースのさまざまな機能む必要があることを義務付けるマイルス

ナップショット 3 は、 2021 年初頭に予定さを提供します。

トーンメモを発行しました。

れているバージョン 1.0 での最初の完全リ

RFSoC と同様の RFADC および DAC も

目標は、 マルチベンダーの調達、 迅速

提供しているため、 組み込み EW に非常にな対応のニーズに対応する再利用性、 新

適しています。 オンボードの高帯域幅メモ

しいテクノロジへのアップグレードの容易さ、

現在、 数十のベンダーが 「SOSA に準拠

リと柔軟なメモリ構造により、 外部デバイ

開発リスクの軽減、 運用ライフサイクルのした」製品を提供しており、 リリースされたスが不要になります。 これらのリソースを大幅な延長などです。 これに応えて、 米軍

最終規格に対するサードパーティの認証

相互接続するために、 ACAP には、 システの 3 つの主要なブランチ （陸軍、 海軍、 空

後に 「SOSA 認証」になる準備が整っていム統合を簡素化するための統一されたイ軍）は、 それぞれのサービスに導入された

ます （図 3 を参照）。

ンタフェースとプロトコルを提供する非常システムの将来の調達ニーズを満たすたに広帯域のネットワークオンチップが含ま

めに、 OSA の原則を取り入れたスタンダー

れています。

リースの前に、 レビューと修正のために2020 年 7 月にリリースされました。

VPX (VITA 46) の概要

VME と比較してトラフィック帯域幅を数桁定義します。 また、 配備された軍事用途

増加することができます。

でのフィールドサービスの新しい要件を満● スイッチファブリックリンクにより I/O 速

VITA 46.0 VPX 基本仕様は、 バックプ度を向上

レーントポロジまたは特定のギガビットシリ・ パラレルバスバックプレーンのボトル

アルファブリックまたはプロトコルを定義しネックを排除・ カードスロットごとに 8 ～ 24 ギガビッ
トのシリアル 4X リンク

・ VME と同じ寸法● 新しいバックプレーン I/O オプション
・ 光学および RF バックプレーンが利用可能● XMC モジュールに完全準拠

ドの開発を開始しました。 5 年後、 3 つの・ VITA 42 XMC 仕様

汎用開発ツールは、 フレームワーク、 モ

サービスに多くの共通要素があり、 これら● 最新の電源供給能力

デル、 C 言語、 および RTL コーディングかを統合するための SOSA （Sensor Openらの高レベルの設計エントリを対象としてSystems Architecture）コンソーシアムのいます。 ユーザーは、 プロジェクトのニー形成を促したことが明らかになりました

ズとプログラミングの好みに合わせてカス（図 2 を参照）。

タム開発環境を作成できます。 他のハーSOSA は、 既存のオープンスタンダード

ドウェア / ソフトウェアプラットフォームは進の最も適切なサブセットを採用して、 レー

化して、 EW 開発タスクをスピードアップし、ダ、 EO/IR、 SIGINT、 EW、 および通信用

高度な複雑さと極端なパフォーマンス要件の現在および将来の組み込みシステムのを克服するのに役立ちます。

ビルディングブロックの多目的バックボーンを形成します。

装は、 サブ仕様つまり 「ドット仕様」として定義されています。

・ 高出力で高密度のカードをサポート

・ VPX を新しいシステムアーキテクチャ

VPX-REDI(VITA 48) の概要● REDI (Ruggedized Enhanced Design
Implementation) - 堅牢な拡張設計の実装● VPX の拡張された熱管理のための特定の機械設計の実装を定義
・ 空冷、 コンダクション、 液体冷却構造
的完全性の向上・ 回路と ESD を保護するためのカバー
プレート2レベルのメンテナンス互換性

古くから利用されている VME アーキテ
図３．Pentek 社の SOSA 準拠 3U-VPX ボー
ドと VITA67.3 リアパネルコネクタ

クチャのバックプレーンのボトルネックを解OpenVPX イニシアチブ● 原則

・ 再構成可能なプログラマブルシリア● 3U および 6U フォームファクタ

定義します。

ていません。 各ファブリックプロトコルの実● オプションのスイッチカード
ルリンクコネクタ

たすために、 カードの保護メタルカバーを・ モジュールは、 フィールドメンテナンスのためにフィールド交換可能

消するために、 エンベデッドコミュニティは● ドット仕様で実装の詳細を定義

VITA 46 で正式に定義された VPX イニシ

VITA 48.1 – REDI エアクール

以前のオープンスタンダードとの SOSA

アチブを開始しました。 すべてのカードス

VITA 48.2 – REDIコンダクションクール

アーキテクチャの主な違いは、 IP （知的財

ロットを接続する共有のパラレルVME bus

VITA 48.3 – REDI 液体冷却産）の明確な保護であり、 イノベーションとは、 VPX カードスロット間の多数のポイン

VITA 48.5 – エアフロークール

投資を促進します。

トツーポイントギガビットシリアルリンクにとして採用するために、 米国国防総省は業界全体で VPX テクノロジーのスタンダードの定義と採用を義務付
けました・ ベンダー間の相互運用性を提供する
・ 競合他社のコンポーネント間で市場価格を促進する・ ライフサイクルサポートの長期的な可用性を提供する● OpenVPX インダストリ組織を 2009 年
1 月に設立・ 26 の組み込みシステムベンダー、メーカー、 コントラクタにより構成
・ 目標 ： 定義を加速し標準化のために
VITA に引き渡すこと● VITA スタンダードへの移行
・ 2009年10月にVSO（VITA Standards
Organization）に移管
・ VITA 65 に指定される

SOSA の貢献メンバーは、 米国国防総

これにより、 SOSA は、 組込み型の軍事

完全に置き換えられています。 VPX は、組込み業界が VPX の利用を開始すると、

SOSA：EW の新しい組込み
オープンスタンダード

省、 陸軍、 海軍、 空軍などの米国政府機関、

EW システムの未来に革命を起こすための

3U および 6U カードと同じ形状を継承し、厳しい環境要件に対処するための新しいれるおよび業界や大学の主要な代表者です。

道を歩んでいます。

VITA 42 規格で定義されている XMC メザ

拡張機能が登場しました。 VITA 48 VPX-

● ANSI 標準化

2013 年 5 月、 米国国防総省は、 すべ

主 な SOSA 製 品 は、 OpenVPX お よ び そニンモジュールをサポートします。 VPX は、

REDI （Ruggedized Enhanced Designての調達活動に明確に定義されたモジュの他の関連する VITA スタンダードに加えリファレンスドキュメント ：3U カード用に 3 つの Multi-Gig RT コネク

Implementation）は、 強制空冷、 伝導冷

ラーハードウェアおよびソフトウェアコンて、 新しいテクノロジ、 トポロジ、 および環PENTEK PIPELINE Vol.29 Managing

タを使用し、 6U カード用に 7 つのコネクタ

却、 および液体冷却方式を使用して強化

OpenVPX 組織は、 業界全体のスタン

ポーネントの進化するオープンスタンダー

境要件の新しい拡張機能を利用した技術

New Trends for Embedded EW Systems

を使用します。 その結果、 VPX カードはされた熱管理のための特定の機械設計を

ダードと業界全体の VPX テクノロジーの長

4

MISH International Co., Ltd.

・ 2010 年 2 月に VITA によって承認さ・ 2010 年 6 月に受領

https://www.mish.co.jp

5MISH Tech Journal 2021 SUMMERMISH Tech Journal 2021 SUMMER

期的な可用性を促進するために 2009 年「パイプ」という用語は、 論理データチャネ● 3U VME と同じ 3U ボード形状

1 月に設立されました。 各ベンダーは元のルを形成するためにグループ化される双● P0 ユーティリティコネクタ

VPX 仕様を使用していましたが、 幅広い

方向差動シリアルペアの数を定義するたアーキテクチャが許可されていたため VPX

めに使用されます。

システムはベンダー固有の実装になる傾

UTP

1

X1

Thin Pipe

TP

2

X2

● P1 および P2 信号コネクタ用の Multi-を提供する P0 ユーティリティコネクタがあFat Pipe

FP

4

X4

レーン」として分類しました。 定義されてい・ 差動またはシングルエンド信号の定義

6U ボードには、 6 つの Multi-Gig RT2

互運用性を可能にするために、 明確に定る 5 つのプレーンは、 ユーティリティ、 マネ・ 最大8つの4Xギガビットシリアルポート

信号コネクタ P1 から P6 があります。 各コ

義されたシステムアーキテクチャ、 命名法、ジメント、 コントロール、 データ、 および拡および規則のセットを追加することにより、

張プレーンです。

ります。

● 1 つの XMC メザニンサイト

ネクタは最大 4 つの 4X ギガビットシリアル
ポートを提供し、 このボードは最大 24 の元の VPX 仕様を強化することでした。 組

システムのアーキテクチャ特性を定義す

3U ボードの形状は 3U VME ボードと同

4X ポートを提供します。 VPX 仕様では、

み込みシステムコミュニティの主要ベンるために、 いくつかの 「プロファイル」が定じです。 ボードには、 電源、 システムリセッ

信号コネクタごとに使用可能な信号接続

ダーで構成され、 VPX が現在および将来義されました。 スロットプロファイルは、 各

ト、 基準クロック、 アドレス指定、 バス管理、と接地接続の数も定義されています。

のシステムに適していることを政府およびスロットのバックプレーンコネクタにあるパおよびその他の必要なユーティリティ機能

また、 6U VPX ボードには 2 つの XMC軍の顧客に納得させることを熱望している

イプとプレーンを指定します。 モジュールを提供する P0 ユーティリティコネクタがあ

メザニンサイトがあり、 1 つまたは 2 つのグループは急速に進歩し、 2009 年 10 月

プロファイルは、 各カードに実装されているります。

XMC モジュールを搭載できます。

に完成した仕様を VITA 65 として標準化

パイプ、 プレーン、 ファブリック、 およびプロ

3U ボードには、 P1と P2 の 2 つの Multi-

するために VSO に引き渡しました。 2010

トコルを指定します。 バックプレーンプロ

Gig RT2 コネクタがあります。 各コネクタ

年 2 月、 仕様は VSO によって承認され、ファイルは、 スロットがパイプによって相互は最大 4 つの 4X ギガビットシリアルポート

ANSI の承認は 2010 年 6 月に受領されまに接続される方法を定義します。 そして最を提供し、このボードは最大 8 つの 4X ポーした。

後に、 開発シャーシプロファイルにはバックトを提供します。 VPX 仕様では、 信号コネ

プレーンプロファイルが含まれ、 寸法、 電源、クタごとに使用可能な信号接続と接地接および冷却方法を定義します。

続の数も定義されています。

トがあります。

3U VPX ボード

P0

P1

ピンアライメントブロック

P2・ 既存の VITA 46 VPX ベースラインお
ドを使用

XMC
Module● シリアル通信に使用されるさまざまなサ

6U VPX ボード

P1-P2 信号コネクタ■ ディファレンシャル（各コネクタ）
4つの4Xシリアルポート+ 8シングルエンド+ 40グランドまたは■ シングルエンド（各コネクタ）
80シングルエンド+ 32グランド

よび VITA 48 VPX-REDI スタンダー

イズのパイプを定義

X16

Octal Fat Pipe

OFP

32

X32

表１．OpenVPX パイプの種類とレーン数

3U
ユーティリティ
シグナル
8シングル
エンド
シグナル

6U

P0

ユーティリティ
シグナル

ユーティリティシグナル

P0

ユーティリティ
シグナル

P1

16フル
デュプレックス
差動ペア

8シングル
エンド
シグナル

P1

16フル
デュプレックス
差動ペア

P2

 1x QFP 2x DFP
 4x FP 8x TP 16x UTP

P2 1x QFP 2x DFP
 4x FP 8x TP 16x UTP

● パイプ

P3

・ 相互接続チャネルの差動ペアのグ
ループ化
・ ファブリックプロトコルを指定しません

P4

OpenVPX パイプは、 チャネルを相互接P5

定義● P0 ユーティリティコネクタ

れる 32 レーン （32X）までの範囲がありま

P0

P1

P2

P3

P4

● P1からP6信号コネクタ用のMultiGigRT2「Thin Pipe」 または TP です。 人気のある

クロックなどのユーティリティ用に 1 つのOpenVPX 仕様は、 非常に多くのバック・ 差動またはシングルエンド信号の定義

4X リンクは 「Fat Pipe」 または FP と呼ばユーティリティコネクタがあります。 また、 2

プレーンプロファイルを定義しています。

・ 最大 24 個の 4X ギガビットシリアル

れます。 その次のサイズは、 8X リンクを備

つの信号コネクタ P1 と P2 もあります。 こ

バックプレーンプロファイルは、 バックプ

えた 「Double Fat Pipe」または DFP です。

れらはそれぞれ、 8 つのシングルエンド信レーン実装の物理的な定義です。

次 に サ イ ズ が 大 き い の は 「Quad Fat

号とグランドの接続を提供します。 さらに、

Pipe」 または QFP と呼ばれる 16X で、 最それぞれが次のパイプを備えた 16 の全二も太いのは 「Octal Fat Pipe」、 OFP また

重差動ペアを提供します ： 16 の UTP、 8● 3U や 6U などのスロットサイズ

は 32X となります。

つの TP、 4 つの FP、 2 つの DFP、 および● 1.00、 0.85、 0.80 インチなどのスロッP5・ マネジメントプレーン
XMC
Module・ コントロールプレーン
・ データプレーン

XMC
ModuleP6

ピンアライメントブロック
P1-P6 信号コネクタ■ ディファレンシャル（各コネクタ）
4つの4Xシリアルポート+ 8シングルエンド+ 40グランドまたは■ シングルエンド（各コネクタ）
80シングルエンド+ 32グランド

VITA 46 – 6U VPX

図５．標準的な 6U VPX ボードの形状とバックプレーンコネクタ

MISH International Co., Ltd.

この定義には次のものが含まれます。

ト間隔

ここで使用されているように、 nX の指定

1 つの QFP。 同様に、 6U ボードには同じはXnまたはxnと同じです。 ここで、nはレー

ユーティリティコネクタと 6 つの信号コネク● スロットの数と種類

ン / パイプの数です。 xn は PCI Express

タ P1 ～ P6 があります。

● 次のようなスロットの相互接続に使用で最も一般的に使用されています。

これらはそれぞれ、 8 つのシングルエン

されるトポロジ

ド信号とグランドの接続を提供します。 さ・ メッシュ

らに、 それぞれが次のパイプを備えた 16・ セントラルスイッチ

OpenVPX コネクタのレイアウトの全二重差動ペアを提供します ： 16 の・ ディストリビュート

UTP、 8 つの TP、 4 つの FP、 2 つの DFP、・ ルートリーフ

図６に示されているのは、 3U および 6U

および 1 つの QFP。

・ 拡張プレーン
OpenVPX は、 レーン数とその機能の観

標準的な OpenVPX バックプレーンプロファイル

前に示したように、 3U カードには、 電源、● 1 つまたは 2 つの XMC メザニンサイト

・ ユーティリティプレーン

カードのコネクタレイアウトです。

UTP の次のサイズは、 2 レーン （2X） の

ポート

を定義

す。

図６．OpenVPX 3U と 6U のコネクタレイアウト

バス管理、 アドレス指定など

・ 開発シャーシプロファイル● 仕様内の信号タイプに複数のプレーン

Pipe」またはUTPと呼ばれる1レーン （1X）
から 「Octal Fat Pipe」または OFP と呼ば

VITA 46 – 3U VPX

図４．標準的な 3UVPX ボードの形状とバックプレーンコネクタ

P6

OpenVPX パイプのサイズは、 「Ultra Thin

● 6U VME と同じ 6U ボード形状
・ 電源、 システムリセット、 基準クロック、● 構造と階層のさまざまなプロファイルを

6

X8

16

ループです。 表１に示すように定義された

フサイクルのメンテナンスを促進するシステムの新しい命名法を定義しました。

8

QFP続するために使用される差動ペアのグ・ マルチベンダーの相互運用性とライ点からギガビットシリアルリンクを表現する

DFP

Quad Fat Pipeルを搭載可能な 1 つの XMC メザニンサイのセットを定義・ モジュールプロファイル

Double Fat Pipe

OpenVPX パイプ

また、3U VPX ボードには XMC モジュー● システム実装とシステムアーキテクチャ

・ バックプレーンプロファイル

レーン数

Ultra Thin Pipe

OpenVPX の使命は、 ベンダー間の相・ スロットプロファイル

差動ペア数

およびその他の必要なユーティリティ機能

Gig RT2

OpenVPX (VITA 65)

略語

ト、 基準クロック、 アドレス指定、 バス管理、

れるさまざまな種類のトラフィックを 「プ向がありました。

パイプ名

バス管理、 アドレス指定など

・ 電源、 システムリセット、 基準クロック、

OpenVPX はまた、 パイプを介して運ば

6U ボードの形状は 6U VME ボードと同じです。 ボードには、 電源、 システムリセッ

https://www.mish.co.jp

7

MISH Tech Journal 2021 SUMMERMISH Tech Journal 2021 SUMMER

VPX
5拡張プレーン
(FP)

Expan
Plane

Expan
Plane

Expan
Plane

Expan
Plane

Expan
Plane

データプレーン
(FP)

Data
Plane

Data
Plane

Data
Plane

Data
Plane

Data
Plane

VPX
6

おり、 ギガビットシリアルインタフェースを・ 10 個の双方向差動ペア

サポートするための新しい接続と、 増え続・ JTAG

ける代替 I/O 規格のリストを追加すること・ システム管理により、 PMC カードを拡張します。

・ 予備

表２に示すように、 VITA 42.0 は基本仕
Data
SwitchFP様であり、 一般情報、 参照および継承のドメイン ： 4 ピン、 1 A/ ピン、 13.2 W

キュメント、 寸法仕様、 コネクタ、 ピンアサ

予備 ： 1 ピン、 システム管理用

イン、 およびピン機能のペアリングとグループ化の一次割り当てが含まれています。
コントロール
プレーン (FP)

マネジメントプレーン (IPMB)

Control
Plane

IPMC

Control
Plane

Control
Plane

IPMC

Control
Plane

IPMC

IPMC

Control
Plane

IPMC

Control
Switch

TP
UTP

ChMC

VITA 42.0 およびすべてのサブ仕様はVITA によって承認され、 ANSI によって承図７．OpenVPX のバックプレーンプロファイル

モジュールは 5V または 12V を受け

P1のシステムは、 これらのバックプレーンを使P2用してフィールドに展開できます。

データプレーン：2x FP
PCIe Gen 2.0 at 5GHz

拡張プレーン：2x FP
SRIO 2.0 at 5GHz

P3

標準的な OpenVPX モジュール
プロファイルP4

コントロールプレーン：2x UTP
1000BaseX

バックプレーンプロファイルに加えて、OpenVPX はモジュールプロファイルを定

P5

義します。
モジュールプロファイルは、 モジュール

P6のバックプレーンコネクタへのポートの物
理マッピングを提供します。 モジュールプ
ロファイルには、 各ポートに使用される特定のプロトコルの割り当てが含まれていま

114 ピンのピンソケットコネクタを使用する● P16 ： セカンダリ XMC コネクタ

シングル幅またはダブル幅のモジュールに・ さらに 10 の双方向差動ペア

することができます。 シングル幅 XMC は、・ 高速またはシングルエンドのユー

図８．OpenVPX のモジュールプロファ
イル・ ギガビットシリアルファブリックの拡張
VITA 42.1 は承認され製品化されていルインタフェースをサポートするには、 P15

ますが、 より一般的なシリアルプロトコル

コネクタと P16 コネクタの両方で 10 本のの代わりにこの規格を採用したベンダーは

全二重差動ペアラインが定義されているこ

ほとんどありません。 P15 のほとんどのピとに注意してください。 VITA 42.0 基本仕

ンはシリアルリンク、 電源、 およびその他

様は、 信号タイプ、 データレート、 プロトコの機能用に準備されていますが、 P16 にル、 電圧レベル、 またはこれらの信号のグは、 VITA 42.10 汎用 I/O ドラフト仕様でループ化を規定していません。 代わりに、対応されているユーザー定義のピンが豊それを以下のいくつかのサブ仕様に任せ

富にあります。 イーサネット、 USB ポート、るのが賢明であり、 新しいスタンダードがRS-232、 RS-485、 SATA、 ファイバーチャ

出現するにつれて XMC を進化させること

ネル、 SAS （シリアル接続 SCSI） などの一ができます。 実際、 シリアルインタフェース

般的なシステム I/O のインタフェースを実をサポートするという基本的な使命に反し装する標準化された方法を提供します。 こて、 最初のサブ仕様である VITA 42.1 は、こでの明らかな利点は、 これらの定義に従パラレル RapidIO 用にこれらの同じピンをうことにより、 XMC とキャリアボードの設定義しています。

計者は業界標準の本質的な目標である、
はるかに広い範囲の相互運用性を実現できることです。

互換性チェックも提供します。

VITA 規格

図 8 の一般的なモジュールプロファイル

規格の内容

42.0

基本仕様：コネクタ、メカニカル、他

42.1

パラレル RapidIO プロトコルレイヤ

P0 はユーティリティ機能に使用されます。

42.2

シリアル RapidIO プロトコルレイヤ

コネクタのバランスの割り当ては、 アプリ

42.3

PCI Express プロトコルレイヤ

ケーションに合わせてユーザーが指定でき

42.6

10GbE プロトコルレイヤ

は、 P1、 P2、 および P4 の割り当てを示し
ています。

8

ザー I/O

タを持つことができます。 ギガビットシリア

す。 また、 モジュールとスロット間の一次ます。

場合がありますす。 ダブル幅 XMC は、 最大 4 つのコネク

P0

発環境を対象としています。 ただし、 一部96 W）
入れる必要がありますまたは 2 つのコネクタを持つことができま6U

す。 このようなバックプレーンは、 主に開5V （最大 40 W） または 12 V （最大れました。

図９に示すように、 ピン機能を備えた 1 つ

えた標準的な 6 スロットバックプレーンで8 ピン、 1 A/ ピン

キャリアは 5V または 12V を提供する

ユーティリティプ
レーン (電源含む)

図７に示されているのは、5 つのペイロー

・ 可変電力認されています。 サブ仕様 42.1 は廃止さ

XMC は、 6 x 19 ア レ イ に 配 置 さ れ た

ドカードと 1 つのスイッチ / 管理カードを備

・ 3.3V 電源 ：表２．XMC 規格番号

MISH International Co., Ltd.

P14

VPX
4

各XMCコネクタ：
6 x 19ピンアレイ
計114ピン

P12

VPX
3● P15 プライマリ XMC コネクタ

P13

VPX
2

XMC 仕様は VITA 42.0 で定義されて

P11

VPX
1

PMC / XMC コネクタの定義
P16
セカンダリXMC

ペイロードスロット

P15
プライマリXMC

XMC：PMC のスイッチドシリア
ルファブリックスイッチ/
マネジメント

図９．PMC / XMC コネクタの定義
VITA 46.0
VITA 46.1
VITA 46.3
VITA 46.4
VITA 46.6
VITA 46.7
VITA 46.8
VITA 46.9
VITA 46.10
VITA 46.11
VITA 48.0
VITA 48.1
VITA 48.2
VITA 48.3
VITA 48.4
VITA 48.5
VITA 48.7
VITA 48.8
VITA 49.0
VITA 49.1
VITA 49.2
VITA 60.0
VITA 62.0
VITA 63.0
VITA 65.0
VITA 65.0
VITA 66.0
VITA 66.0
VITA 66.1
VITA 66.2
VITA 66.3
VITA 66.4
VITA 67.0
VITA 67.0
VITA 67.1
VITA 67.2
VITA 67.3
VITA 68.0

VPX Baseline Specification
VMEbus Signal Mapping
4x Serial RapidIO Signal Mapping
PCI Express Signal Mapping
Gbit Ethernet Control Plane Signal Mapping
10Gbit Ethernet Signal Mapping
Infiniband
PMC/XMC Rear I/O Fabric Signal Mapping
Rear Transition Module
System Management
REDI Baseline Specification
REDI Air Cooling
REDI Conduction Cooling
REDI Liquid Cooling
REDI Mech Spec for Liquid Flow ThroughAir Flow Through Cooling
Air Flow-By Cooling
Mechanical Spec Using Air Flow-By Cooling
VITA Radio Transport (VRT)VITA Radio Link (VRL)
VITA Radio Transport Control Packets
VPX: Alternative Connector for VPX
VPX: Power Supply
VPX: KVPX, Alternate Connector for VPX
OpenVPX
Base Specification
Optical Interconnect on VPX
Optical Interconnect on VPX, Base Spec
Optical Interconnect on VPX, MT Variant
Optical Interconnect on VPX, Arinc Variant
Optical Interconnect on VPX, Beam Variant
Optical Interconnect on VPX, Half Width Bm Variant
Coaxial Interconnect on VPX
Coaxial Interconnect on VPX, Base Spec
Coaxial Interconnect on VPX, 3U
Coaxial Interconnect on VPX, 6U 8 Position
Coaxial Interconnect on VPX, 6U 4 Position
VPX: Compliance Channel

表３．VPX の規格書番号リスト

す。 同様に、 VITA 48.0 REDI が承認され今後、 VPX スタンダードは更に進化し

VPX 仕様書ています。 また、 そのすべてのサブ仕様もVMEbus 同様に組み込みシステムのスタ承認されています。 OpenVPX VITA 65.0

ンダードとなることは間違い無いでしょう。

VPX ベ ー ス ラ イ ン 仕 様 は VITA 及 び

基本仕様は、 VITA 及び ANSI によって承ANSI によって承認され、 VITA46.0 として認されています。 さらに 2 つの VITA スタン

リファレンスドキュメント ：リリースされています。 需要がないためにダード （VITA 66.0 光インターコネクトおよ

PENTEK社 VPX Handbook 3rd Edition,

廃止された VITA 46.8 Infiniband を除い

び VPX 上の VITA 67.0 同軸相互接続）がPutting VPX and OpenVPX to Workて、 そのサブ仕様もすべて承認されていま承認されました。

https://www.mish.co.jp

9

MISH Tech Journal 2021 SUMMERAPPLICATION
されます。
● Buffersize ： DMA 転送用のメモリ内の全体的なターゲットバッファサイズ。 こソフトウェアベースの
高速ブロック平均化

ブロックまたはセグメント化されたデータの平均化は、信号からノイズを除去する必要があるさまざまなアプリケーションで使用されます。ブロックア平均化を FPGA に実装するのは、
デジタイザ（A/D ボード）のメー
カーに関係なく、平均化されるセグメントの最大サイズが制限されます。制限は FPGAの 規 模 に よ っ て 異 な り、通 常 は 32k か ら
500k サンプルの範囲となります。ここでは、SPECTRUM 製 M4i シ リ ー ズ A/D ボ ー ドの高速 PCIe ストリーミング機能を使用して、ソフトウェアでブロック平均化を実装しこ
れらの制限を超える方法を示します。

の例では、 バッファは Notifysize の 16倍の固定サイズです。
● Triggerrate ： 外部信号発生器の繰り返しレート。 結果では、 バッファをいっぱいにする （オーバーフローする） ことなく、 達成された最大トリガーレートを示しています。
● Threads ： 合計プロセスを高速化するために、 合計をいくつかの異なるソフト
ウェアスレッドに分割することにより、 このタスクを並列化します。 スレッドがゼロとして表示されている場合、 合計プ
ロセスはスレッドを使用せずループ内

ブロック平均化とは何か？

10 回の平均化は、 実際には５つのピーク

ブロック平均化モードを使用すると、 ラ1000 回のブロック平均を実行すると信号

テストソフトウェアは C++ で実行され、● CPU Load ： 平均的なプロセスはソフ

ンダムノイズ成分を除去することができ反品質がさらに向上し、 2 次の最大ピークとSPECTRUM 社ストリーミングのサンプル

トウェアで実行されるため、 CPU はす

復信号の精度を向上させることができます。

最小ピークを備えた信号の実際の形状がコードに基づいています。 テストカードにべての作業を実行する必要があります。

このモードは、 複数の単一取得を実行し、さらに明らかになります。

を 持 つ 信 号 が あ る こ と を 示 し て い ま す。

ソフトウェアの実装

で直接インラインで実行されます。

は外部トリガーが供給され、 トリガーイベ

幸いなことに、 最新の CPU は複数のコ累積し、 平均化することができます。 この

この例は、 500MS/s （2ns/point）のサ

ントごとに 1 セグメントのデータを取得しまアで構成されているため、 コア間で作プロセスにより、 ランダムノイズが減少し反ンプリングレートと 14bit の分解能のデジす。 データは A/D ボードのオンボードメモ

業タスクを簡単に共有することができま

復信号の視認性が向上します。 平均化さタイザを使用して作成されました。

リに保存され、 スキャッターギャザー DMA

す。

れた信号は、 測定分解能が向上し、 信号によって PC メモリにダイレクト転送し、 そこ● SSE/SSE2 コマンド ： 一見すると、 これ対雑音 （SNR）比が向上しています。

でブロック平均化を実行しました。 どのよらのコマンドは、 スレッドベースのプロ

システムセットアップ

うなパフォーマンスレベルを達成できるか

グラミングを必要とせずに、 合計プロセを確認するために、 さまざまなセットアップ

スを並列化しソフトウェアを高速化する

光ファイバーテスト、 レーザー測距などのテストシステムは、 次のコンポーネントと改善方法がテストされています。

のに完全に適しているように見えます。

さまざまなアプリケーションに於ける測定で構成される標準的なオフィス PC を使用を改善するために使用することができます。

ブロック平均化モードは、 レーダーテス
ト、 質量分析、 医療画像、 超音波テスト、

図 11 に示すソースコードの抜粋は、 メ

ただし、 残念ながら SSE コマンドセット

しています。

インの合計ループのスレッドバージョンをはすべて同じタイプのデータに基づい● マザーボード ： Gigabyte GA-H77-D3H

示しています。 これは、 ソフトウェアの速度ています。 取得したデータは 8bit 幅で、● CPU ： Intel Core i7-3770 3.4GHzを決定する重要な部分です。

平均バッファは 32 ビット幅であるため、● メモリ ： 8GB DDR3

これはここで使用できるソリューション

● SSD ： 120GB Samsung 840EVO

次のリストは、 結果セクションにある実● OS ： Windows 7 Professional 64bit

装のさまざまな側面に関する情報とコメン● コンパイラ ： Visual Studio 2005 Standard

トを示しています。

Edition● Segmentsize ： トリガーイベントの受信後に取得される 1 つのデータセグメ
ントのサンプル数。

図１０．ブロックアベレージングによるノイズの除去

図１０のスクリーンショットは、 ランダムノ
イズとさまざまな平均化係数を使用した場

図１１．テストソフトウェアのソースコード

ではありません。

テスト結果（表 4）

Samplerate Segmentsize Averages Notifysize
Mode
Threads Max Triggerrate CPU Load
5GS/s 32k Samples 1000 1M Byte Hardware －150kHz< 5%
5GS/s 128k Samples 1000 1M Byte Hardware －
38kHz
< 5%
5GS/s 256k Samples 1000 256k Byte Software2
10.3kHz25%
5GS/s 256k Samples 1000 1M Byte Software2
12.6kHz17%
5GS/s 256k Samples 1000 1M Byte Software
4
12.8kHz16%
5GS/s 256k Samples 1000 1M Byte Software－
6.4kHz14%
5GS/s 512k Samples 1000 512k Byte Software2
5.9kHz25%
5GS/s 512k Samples 1000 512k Byte Software
4
6.0kHz29%
5GS/s 512k Samples 1000 1M Byte Software
4
6.4kHz23%
5GS/s 512k Samples 1000 2M Byte Software
4
6.4kHz23%
5GS/s 512k Samples 1000 8M Byte Software
4
6.4kHz14%
5GS/s 512k Samples 1000 8M Byte Software－
3.4kHz
14%
5GS/s
1M Samples
1000 1M Byte Software－
1.5kHz
16%
5GS/s
1M Samples
1000 1M Byte Software2
2.9kHz24%
5GS/s
1M Samples
1000 1M Byte Software
4
2.9kHz23%
5GS/s
1M Samples
100
1M Byte Software
4
2.9kHz30%
5GS/s
1M Samples 10000 1M Byte Software
4
2.9kHz23%
5GS/s
2M Samples
1000 2M Byte Software－
0.7kHz
14%
5GS/s
2M Samples
1000 2M Byte Software
4
1.3kHz40%
5GS/s
4M Samples
1000 4M Byte Software
－
340Hz
15%
5GS/s
4M Samples
1000 4M Byte Software
2
410Hz
24%
5GS/s
4M Samples
1000 4M Byte Software
4
390Hz
50%
5GS/s
8M Samples
1000 8M Byte Software
－
160Hz
14%
5GS/s
8M Samples
1000 8M Byte Software
2
190Hz
35%
表４．ハードウェア又はソフトウェアを使用してアベレージングを実行した場合の CPU への負荷

すべての測定は、 5GS/s、 8bit 分解能● Averages ： セグメントが保存され、 平および外部トリガーで 1 チャネルサンプリ

処理のために SCAPP （Spectrum CUDA

ンの大きな利点は、 並列計算用に設計さ均プロセスが再開されるまでに実行さングを使用するデジタイザ （A/D ボード）でAccess for Parallel Processing) オプショ

れていることです。 これにより、 あらゆる種

れる平均 （合計）の数。

行いました。 この表には、 結果の違いを示

ンを使用したブロック平均化の例をいくつ

類のブロック平均化プロセスに最適です。

● Notifysize ： PC ハードウェアによってすためのさまざまなプログラム設定もリスかリリースしました。 基本的な概念は上記

SCAPP を使用すると、 RDMA （リモートマザーボードには、A/Dボード（M4i.2230

割り込みが生成されるまでのデータ量。

トされています。 各セグメントサイズの最と同じで、 取得はデジタイザ （A/D ボード）

ダイレクトメモリアクセス） 転送を使用して-x8）で使用される PCIe x8 Gen2 スロット

この Notifysize は、 完全な平均化ルー

良の結果は黄色でハイライトされた行です。

によって行われデータは PCIe バスを介しデータを GPU に直接転送できます。 このが 1 つあります。

プのペースを定義します。 Notifysize

こ の ス ロ ッ ト の ペ イ ロ ー ド は 256 で、合に達成できる改善によって完全にオー
バーレイされた低レベル信号 （約２mV）を

SPECTRUM M4i カードが約 3.4GB/s ののセグメントが 1 つの割り込みに要約示しています。 一方、 ソース信号は元のシ

フルストリーミング速度に到達できるようにされます。 これにより、 スレッド通信とングルショット取得では表示されません。

します （データ処理なし）。

割り込み処理のオーバーヘッドが削減

10 MISH International Co., Ltd.

て連続的に転送されます。 ただし、 CPU で平が Segmentsize より大きい場合、 複数

新機能 - 平均化に CUDA ベースの
GPU を使用

均化を計算する代わり

SPECTRUM 社は、 非常に高速なデータ

す。 GPU ソ リ ュ ー シ ョに GPU が 使 用 さ れ ま

https://www.mish.co.jp 11

MISH Tech Journal 2021 SUMMERTECHNOLOGY
場合、 他の平均化製品で通常見られる長さや計算能力の制限なく、 高速の時間領

まとめ

ルの合計とは関係ありません。
複数のチャネルを取得する場合、 完全

以上の結果から、 PC ベースのソフトウェ

なデータ処理と合計プロセスに違いはな

アでのブロック平均化は、 繰り返し率が高

いため、 結果は他のチャネルの組み合わ

ミリタリコンピューティングは、最新世代の

たとえば、 M4i.2220-x8 A/D ボードは、くならない限り全体的なセグメントサイズ

せに対して簡単に再計算できます。 次のプロセッサ、GPU、スイッチファブリック、

2.5GS/s で信号をサンプリングし、 平均化を改善することができます。 GPU を使用す

設定はすべて、 まったく同じ最大トリガー

される信号の長さが数秒であっても、 イベン

ると、 処理が高速化しバス転送速度の限レートになります。

トを見逃すことなく連続的に平均化できます。

界に達することもあります。 PCIe バスの高● 1 チャネル 5GS/s @segmentsize

同様に、 14bit 分解能の M4i.4451-x8

速データ転送速度のおかげで、FPGA ベー● 2 チャネル 2.5GS/s @segmensize/2

A/D ボードは、 450MS/s で 4ch の信号をスの平均化プロセスの主な制限の 1 つを

● 4チャネル1.25GS/s @segmensize/4

同時にサンプリングしながら同じ機能を実克服して、 はるかに長い収集を平均化する

行できます。 A/D ボードには、 柔軟なトリことができます。 転送速度を拡張する高い

1 つのチャネルのサンプリング速度をガー、 取得、 および読み出しモードも含ま

繰り返し率を管理する必要がある状況で2.5GS/s に下げると、 1 つのチャネルを理れているため、 トリガーレートが非常に高は、 ハードウェアブロックの平均化が依然論上の最大のソフトウェア平均速度で実行い場合でも信号を平均化できます。 最高として最良の選択です。

できます。トリガー間の160サンプルのデッ

域および周波数領域の信号平均化を実行できます。

ミリタリコンピュータの高度な冷却技術

メモリ高速化により設計者はより多くの計算能力を利用できるようになりました。しかし、パフォーマンスの向上には設計者が管理する必要がある消費電力の課題が伴います。ここでは、消費電力の増加による発熱の
課題について説明するとともに、アプリケー
ションのパフォーマンスを最大化するために利用できる次世代の放熱ソリューション
について説明します。

性能の FPGA を必要とする FPGA ベース

ここで使用したテストプログラムは、 独

ドタイムを含む 1MSample セグメント化ののソリューションとは対照的に、 GPU ベー

自のテストや他のソフトウェアプログラムへ場合、 理論上の最大トリガーレートは次のスの平均化は、 エントリーレベルの GPUの実装のベースとして自由に使用できます。

ようになります。

カードを使用しても、 フルスピードで実行

GPU のサンプルコードは SCAPP オプショ

（2.5GS/s）/ （1MSample + 160）= 2.38 kHz

ケーションには、 処理能力の向上が常に求

SWaP （サイズ、 重量および電力）がミリすることができます。 表 5 に、 以前と同様

ンの一部であり、 SPECTRUM のお客様は

これは、 測定された最大値 2.9 kHz @められます。 インテリジェンス、 監視およびタリおよび航空宇宙システムの設計においのセットアップを使用した GPU でのテスト

NDA をベースに利用できます。 1MB の

5GS/s をはるかに下回っていることがわか

偵察 （ISR）、 自律運用の拡大、 オンボードて主要な考慮事項になるにつれて、 主要結果の一部を示します。

Notifysize を使用すると最高のパフォーマ

ります。

診断、 ロジスティクスの迅速化により、 構な指標としてのパフォーマンス / 電力が実成および展開できるパフォーマンスの量がパフォーマンスに取って代わりました。 プ

向上しています。 軍隊がネットワーク中心

ロセッサメーカーは、 低電力 / 放熱技術でAbaco 社は、 5 レベルシステムを使用し最新のミリタリアプリケーション

ます。 この傾向は、COTS （市販の既製品）

高耐久性ソリューションは、 同じコンポー

ソリューションプロバイダーに固有の課題

ネントを使用することがよくありますが、 ミ

最新のミリタリおよび航空宇宙アプリをもたらします。

リタリシステムは一般消費者向けのシステ
ムよりもはるかに過酷な環境で動作します。

Abaco 社の耐環境レベル

これらの結果は、 Quadro P2000 GPU

ンスが得られます。 実行されるアベレージを使用して達成されました。 表に示されてングの数は、 テスト結果から影響はありま

リファレンスドキュメント ：いるように、 セグメントサイズまたはブロッ

せん。 結果セグメントのコピーと結果バッ

SPECTRUM 社 White Paper : Usingの運用に向かうにつれて、 データ、 音声、対応してきましたが、 これにはパフォーマン

た耐環境 COTS 製品の認定について規定

クサイズはパフォーマンスを制限していま

ファのクリアに使用される時間は、 サンプ

software based fast block averaging

ビデオをほぼすべての機材と迅速に共有スの点で理解できる妥協点があります。

しています （図１３）。 5 つのレベルは、 ミリ

せん。 ここでの唯一の制限要因は GPU のする機能がますます重要になっています。

家庭用電化製品と高耐久性の軍事シス

タリ / 航空宇宙アプリケーションで発生すメモリです。

これらの操作をサポートするには、 過酷なテムの違いを分析すると、 重要な課題がる可能性のあるさまざまなレベルの振動、環境に組み込まれた高度なコンピューティ

明らかになります。 家庭用電化製品のア

衝撃、 および動作温度を定義します。 最も

ングパフォーマンスが必要になります。

プリケーションがミッションクリティカルで過酷な LEVEL 5 では、 カードの端が 85℃

Samplerate Segmentsize Averages Notifysize
5GS/s 32k Samples 1000 1M Byte
5GS/s 256k Samples 1000 1M Byte
5GS/s
1M Samples
1000 1M Byte
5GS/s
4M Samples
1000 4M Byte
5GS/s 16M Samples 1000 16M Byte
5GS/s 64M Samples 1000 64M Byte
5GS/s 256M Samples 1000 64M Byte
5GS/s
1G Samples
1000 64M Byte

GPU による周波数領域の平均化
周波数領域を平均化する必要がある場
合は、GPUを使用することでFPGAソリュー
ションと比較して非常に大きなブロックサイズを実現することができます。 周波数領域の平均化は、 ブロックの FFT とそれに続く

Threads Max Triggerrate CPU Load－
103kHz< 5%－
12.9kHz < 5%－
3.2kHz
< 5%
－
810Hz
< 5%
－
203Hz
< 5%
－
51Hz
< 5%
－
13Hz
< 5%
－
3Hz
< 5%

表５．GPU を使用してアベレージングを実行した場合の CPU 負荷

FFT 結果の合計で構成されます。 この場

Samplerate Channels Resolution
Blocksize
Notifysize Mode Max Triggerrate CPU Load
500MS/s 1 channel 14 bit 512k Samples 1M Byte GPU
1kHz
< 5%
500MS/s 1 channel 14 bit 1M Samples
2M Byte GPU
500Hz
< 5%
500MS/s 1 channel 14 bit 2M Samples
4M Byte GPU
250Hz
< 5%
500MS/s 1 channel 14 bit 8M Samples
4M Byte GPU
62Hz
< 5%
500MS/s 1 channel 14 bit 32M Samples 4M Byte GPU
16Hz
< 5%
500MS/s 1 channel 14 bit 128M Samples 4M Byte GPU
4Hz< 5%
500MS/s 1 channel 14 bit 256M Samples 4M Byte GPU
2Hz< 5%
500MS/s 2 channels 14 bit 256k Samples 1M Byte GPU
2kHz
< 5%
500MS/s 2 channels 14 bit 512k Samples 2M Byte GPU
1kHz
< 5%
500MS/s 2 channels 14 bit 1M Samples
4M Byte GPU
500Hz
< 5%
400MS/s 4 channels 14 bit 128k Samples 1M Byte GPU
3kHz
< 5%
400MS/s 4 channels 14 bit 256k Samples 2M Byte GPU
1.5kHz< 5%
400MS/s 4 channels 14 bit 512M Samples 4M Byte GPU
750Hz
< 5%

合、 処 理 は 2 つ の ス テ ッ プ で 構 成 さ れ、FFT 計算は処理能力の点で非常に要求が厳しくなります。 PC は高速の FFT 変換に適していないため、 周波数領域の平均化
では、FPGA 以外に GPU が唯一のソリュー
ションです。
表6は、 最大サンプリングレートが 500
MS/s の M4i.4451-x8 4ch, 14bit デジタ
イザ （A/D ボード）を使用したテスト結果を示しています。 収集は事実上ギャップがなく、各ブロックは電圧レベルに変換され、 周波数領域に変換されてから平均化されます。

Mode
GPU
GPU
GPU
GPU
GPU
GPU
GPU
GPU

表６．GPU を使用して周波数領域のアベレージングを実行した場合の結果

12 MISH International Co., Ltd.

これらミリタリコンピューティングのニーはなく、 中程度の環境で動作し、 5 ～ 10に達し 0.1g2/Hz の振動と 40g のピーク

ズは、 コンシューマサプライヤーがより小年の限られた寿命が予想される場合、 ミリショックが持続します。 これらボードを含む

型で薄型のパッケージにより強力な電子

タリコンピューティングシステムは多くの点

堅牢な シス テム は、 71℃ の 周 囲 温 度 と機器を提供する傾向によってさらに複雑にでこれとは正反対です。 Abaco 社が開発

0.1g2/Hz よりはるかに高い振動レベルになっています。 近年、 電子部品は機能をしたような要求の厳しい環境向けの COTS

対応することができます。

維持または向上させることでサイズが大幅に縮小されています。 半導体の微細化、マルチコアアーキテクチャの開発、 および次世代のマルチ対応デバイスの進歩により、 計算およびグラフィックスのパフォーマ
ンス機能が格段に向上し、 旧世代の組み込みコンピュータを大幅に上回っています。
ミリタリ / 航空宇宙の現場は、 窮屈で限られたスペースによって状況が悪化してい図１３．Anaco Systems 社の耐環境レベル

https://www.mish.co.jp 13

MISH Tech Journal 2021 SUMMERMISH Tech Journal 2021 SUMMER

１． Extrac （抽出）
ヒートスプレッダと PCB に取り付けられたチップ間の効率的な熱接続は、 チップの取り付けと平面性の許容誤差を考慮しながら、 効率の高い熱接続を提供します。
熱流束はチップの近くで最も高いため、 熱経路のこの部分の性能はシステムの熱性能に大きな影響を与えます （注 ： 熱の一部は PCB に移動し効率の低い熱経路にな
図１４．Abaco 社の耐環境コンピュータ

ります。）

例えば、 一般のノートブック PC にダクト

２． Move （移動）

図１８．Abaco 社のヒートフレームを搭載したプロセッサボードと耐環境シャーシ

テープで通気孔を密閉し、 71℃の恒温槽

ヒートスプレッダに入ると、 熱はヒートフに入れ 0.1g2/Hz の持続振動で恒温槽をレームに移動しヒートフレームの側面と振動させてから、 恒温槽を 4 フィート （約図１５．CPU の熱流束に関する近年の上昇カーブ

カードの端に伝導されます。 カードの端で1.2m） からコンクリートに落下させます。

は、 熱はヒートフレームとウェッジロックのそしてデバイスが 20 年間動作することを表面からカードエッジまで 30 ～ 50W のインタフェースを介してシャーシの壁に伝期待しています。 これが、 耐環境のミリタ

熱レベルを放散できます。 熱管理ソリュー

導され、 ウェッジロックが機械的なリテーナ

リコンピュータが克服しなければならない

ションによる熱除去の効率は、 特定の電力として機能します。 シャーシの壁は、 外面課題です。

に対するダイの最終温度を決定します。 高の多数のフィンまたはお客様が用意した
コールドプレートに熱を拡散します。

基本的に、 これらのシステムは COTS

度な熱管理により、 接合部温度を下げた

チップと一般電子機器を使用する可能性

り、 耐環境システムにさらに多くのパワーがあることを考えると、 これらのシステムをチップアーキテクチャをインストールしたり実現するための機械的および熱設計の開できます。

発には大きな課題があります。 前述したコ

熱管理は2つの方法で支援します。 チッンピュータの進歩は、 チップ表面積あたりプがより効率的に放熱できるようにするこの熱放散 （または熱流束）が大幅に増加しとで、 同じ電力密度でより強力なチップをたことを意味しています。 図１５は、 近年の実装することができます。 あるいは、 信頼

この傾向を示しています。

性が顧客の主な要件である場合は同じ電

現在の 100W/cm2 の熱流束レベルは、
ホットプレートなどのデバイスの熱流束を

図１９．コンダクションクールの熱伝達方法

３． Reject （除去）
外側では、 冷却剤 （通常は空気）が強制
対流または自然対流によって熱を除去しま
図１６．温度によるリーク電力損失の違い

す。

Abaco社とGEグローバルリサーチセンター（GRC）
による次世代の熱管理ソリューションの開発

力レベルのチップをより低い動作温度で実

国 防 高 等 研 究 計 画 局 （DARPA） プ ロ

行できます。

超えており、 原子炉と同様の熱流束に達し

図１６と図１７にそれぞれ示すように、 低

ジェクトへの参加を通じて、 Abaco 社はていることがわかります。 ホットプレートとい動作温度で動作するチップはリーク電力

GE グローバルリサーチセンター （GRC）と原子炉が高温材料でできている場合、 一損失を減らし信頼性を高めています。 これ

協力して革新的な熱放散の技術開発にお般的な半導体デバイスには、 最大接合部

により、 製品は厳しい Level-5 の 85℃カー

けるリーダーとしての地位を確立しました。

温度とも呼ばれる、 明確に定義された最ドエッジ （または 71℃のシステムレベルの

GE 社は、 ラボから運用環境への熱技

目的は、 最先端のインタフェース材料より

タフェース材料は熱伝導率が低く、 銅、 銀、

大動作温度があります。 これらは通常、周囲温度） を超えても高温環境で動作す術の移行が成功したことにより、 DARPA

も熱抵抗が 10 倍向上した熱インタフェー

はんだなどの高熱伝導率材料はコンプラ

95℃～ 105℃の範囲です。 多くの高度なることができます。

プログラムの戦略的差別化要因として知ス 材 料 （TIM） を 開 発 す る こ と で し た。 3

イアンスが低いため大きな課題となっていられています。 DARPA プログラムの例にフェーズプログラムの最終的な目標はます。

は、 Thermal Ground Plane （TGP）

や

0.01 cm2-C/W 未満の熱抵抗を達成し、NTI は、 ナノスプリングの正確な適合形

コンダクションクール（伝導冷却）の熱伝達経路

Nano Thermal Interface （NTI）が含まれ240℃未満で再加工可能性と組立加工を状に調整された銅などの高熱伝導率材料

ます。 DARPA プログラムの開発に加えて、可 能 に し、 130 ℃ で 1,000 時 間 以 上、を利用することにより、 革新的な新しいイ
ンタフェースを導入します （図２１）。

半導体コンポーネントは、 推奨動作温度を

標準的なミリタリ向け耐環境ソリュー

超えると性能を低下させる可能性がありまションのコンポーネントには、 シャーシ内にすが、 それらが可能な性能レベルよりも低

ヒートフレームが取り付けられたコンピューい性能レベルで動作させることは非効率

タボードが含まれます （図１８）。

図１７．温度と故障率のカーブ

図２０．コンダクションクールの熱伝導技術とその温度の関係

コンピュータボードは、 GPU、 CPU、 ま

高度な熱管理ソリューションが重要であThermal Management Technology

100℃以上で安定した寿命を実現するこたはその他のコンポーネントをホストできることは明らかです。 高度なミリタリコン

Bridge や Dual Cool Jets （DCJ） な ど のとでした。 温度は –40℃から 150℃まで循環します。

的で無駄です。

この適合サーマルインタフェース材料にます。 ヒートフレームとウェッジロックはカーピューティングシステムの熱管理は、 パ

内部 GE プログラムが、 クラス全体で最高

COTS 耐環境コンピューティング
システムの高度な熱管理

ドに機械的なサポートを提供し、 発熱コン

フォーマンス、 信頼性、 および電力消費にのパフォーマンスシステムに導入されまし

NTI は、 シリコンチップと銅ヒートシンクて薄いはんだボンドラインが可能になり、ポーネントからシャーシに熱を伝導するの影響を与えます。

た。 これらの技術は、 Abaco 社に譲渡まなどの膨張係数の不一致材料間のマイク

0.01 cm2C/W 未満の熱抵抗を実現でき

エッジ温度が 85℃の一般的な耐環境に役立ちます。 通常、 複数のカードアセン

コンダクションクール型の高性能コン

たはライセンス供与されています。

ロギャップを埋めることができるインタます。 この構造では、 2 枚の材料プレート

Level-5 ボード、 および 95℃～ 105℃の

ブリは耐環境のシャーシ内に設置され過ピューティングソリューションの一般的な熱フェースを提供し、 2 つの表面間で効率的の間に挟まれた銅ナノスプリングのアレイ

範囲の一般的な半導体接合限界により、酷な環境で高度な機能を提供します。

伝達経路は、 図１９に示すように 3 つの主な低熱抵抗接続を行います。

を使用して、 それぞれの界面材料 （シリコ

10℃～ 20℃のサーマルバジェットでダイ

14 MISH International Co., Ltd.

要な要素で構成されています。

Nano Thermal Interface（NTI）
Nano Thermal Interface プログラムのポリマーやシリコーンなどの従来のインより、 ボンドライン内の適合構造を使用しンと銅など）の熱膨張を一致させます。

https://www.mish.co.jp 15

MISH Tech Journal 2021 SUMMERMISH Tech Journal 2021 SUMMER

これらの合わせ面間の薄いはんだ結合「Engaged」状態になります。

線とナノスプリング層の高い熱伝導率によAbaco 社 の Thermal Management

り、 0.01 cm2C/W 未満の熱抵抗が得らTechnology Bridge は、 面倒な組み立て

れ、 DARPA の要件を超えています。 ナノの問題を 3 つの方法で解決します。 まず、スプリング層のコンプライアンス （図２２）は、

サーマルインタフェースマテリアルスタック

はんだ層よりも 2 桁高いため熱応力はは

全体 （TIM1、 ヒートスプレッダ、 TIM2） がんだ層ではなくナノスプリングによって伝単一のブリッジカートリッジに組み込まれ達されます。 ナノスプリングワイヤーは、 バています。 次に、 ブリッジカートリッジはプ

ルク銅の 3 倍の強度があります。 このアプロセッサの正確な位置にあるヒートシンク

ローチの TRL （技術準備レベル） と MRL

表面に事前に組み立てられています。 こ（製造準備レベル）はレベル 4 です。

れにより、 位置合わせエラーの可能性がンシナティ大学と協力して、 アルミニウムま

排除されます。 最後に、 ブリッジカートリッ

たは銅ベースのヒートフレームに代わるジの 「自己調整」 の性質を考えると、 ダイ

TGP ベースのヒートスプレッダ技術を開発の高さや非平面性の測定は必要ありませ

し、 現在のシステムよりも 2 倍以上の熱放ん。 さらに、 ダイへの接触圧力を正確に制散と性能向上の可能性を提供します。

Abaco社のThermal Management
Technology Bridge

図２１．Nano Thermal Interface のレイヤ構造

図２５．Abaco 社の Thermal Ground Plane の放熱方法

要求の厳しいコンダクションクールアプ

御できます。 その結果、 PCB - ヒートシン

リケーションの場合、 今日の最先端のソ

クの組み立てプロセス中に、 コストと時間

TGP テクノロジーは、 アルミニウムまたリューションは、 デバイス表面のグリースのかかる計測および位置合わせの手順を

は銅のヒートフレームの固体伝導ではなく、（TIM1） や 金 属 ヒ ー ト ス プ レ ッ ダ お よ び

完全に排除できます。

2 相熱伝達を利用することにより効果的なギャップパッド （TIM2）などのサーマルイン

優れた多くの発明と同様に、 Abaco 社

高熱伝導性能を実現します。 図 25 に示

タフェース材料のスタックを使用して、 1 つの Thermal Management Technology

すように、 TGP の内部は飽和状態の作動

以上の高出力プロセッサに取り付けられ

Bridge はそのシンプルさが特徴です。 さ

流体で部分的に満たされています。 熱がた金属ヒートフレームを利用します。 この

まざまなデバイスやプラットフォームに簡単

TGP に入ると、 液体が蒸発し蒸気圧が局ような構成は組み立てが面倒であり、 PCBに導入できる柔軟性を備えていますが、 妥

所的に上昇します。 次に、 蒸気はデバイス

ヒートシンクの組み立て中に位置合わせの協することなく真に 「1 つのサイズですべて内を移動して、 凝縮する低温領域に移動制約が生じます。 従来のギャップパッドをに対応」するソリューションです。 アプリケーします。

使用することによりアセンブリの変動が制

ションが何であれ、 接合する表面の欠陥に排熱領域では、 蒸気が結露によって外または PMC カードは熱負荷を追加するだ

御されていない場合、 ダイにかかる応力に関係なく、 デバイスとヒートシンクの間に最側の冷たい壁に熱を放出します。 凝縮しけでなく、 プロセッサからカードの端に熱をよってはんだボールとダイが割れる可能性

適な熱経路が作成されます。 その結果、た作動流体は、 TGP ケースのマイクロ / ナ

拡散するために必要なヒートフレーム断面があります。

デバイスの冷却がより効率的になり、 シス

ノエンジニアリングされた内面によって引き積を減らします。

テム設計者は他の方法よりも高性能のデ起こされる毛細管力により、 高温セクショ

Abaco 社は、 プロセッサカードのヒート

バイスを利用できるようになります。

ンに逆流します。 この熱伝達サイクルは、

フレーム内で利用できる認定ヒートパイプ

Abaco 社 の Thermal Management

図２２．銅ナノスプリング構造の SEM 画像

Technology Bridge は、 基礎となる電子

図２６．TGP による GPU パワーの向上

ヒートパイプシステム
SBC カードにメザニンカードを搭載することによる発熱の課題は重要です。 XMCデバイス （通常は CPU） からヒートシンクの下側に取り付けられ、 スプリングが圧縮

低融点はんだが広がるとフレキシブルメン

熱源が熱を発生し続け作動流体を気化さ技術を採用しています。 このヒートパイプに、 そしてサブシステムシャーシを介して熱されて、 固体状態の低融点はんだの内部

ブレンの後ろのスペースが埋められ、 2 つ

せ続ける間も続きます。

は、 過酷な軍事環境に対応しています。

を伝達するための 「完璧な」通路を提供すに含まれます。 組み立て後、 システムは短の表面の間に完全な結合が形成され効率ることによりこれらの欠点に対処します。

時間の中程度の温度変化を経て、 低融点

的な熱伝達が可能になります。

図 23 と 24 は、 Thermal Management

はんだが溶けスプリングが内部ヒートスプ

これにより、 図２４に示すように、 Thermal

Abaco 社 の Thermal Ground Plane

Technology Bridge の熱ソリューションを

レッダをダイ表面に広がるようにします。

Management Technology Bridge が（TGP） は、 熱放散能力を大幅に強化し過Thermal Ground Plane（TGP）

固体銅ヒートフレームと比較した場合、 2.5
GRC （GE Global Research Center）

倍の熱改善が実証されています。 これには、 次の機能を備えた TGP ヒートスプレッ

より、 プロセッサを最大の能力で実行した

ダを実証しました ：り、 動作温度を下げて信頼性を高めることができます。

酷な環境でより複雑なコンピューティング● 銅の固体熱伝導率の 50 倍以上

Thermal Management Technology

操作をサポートします。 現在のほとんどの● 熱膨張係数と熱源に使用される半導体

Bridge は、 製造プロセス中にヒートシンク

耐環境コンピューティングシステムでは、材料との理想的なマッチングに数秒で取り付けることができる厚さ

熱の拡散はアルミニウムまたは銅ベース● 10G 以上の連続加速度での動作

2mmの自己完結型カートリッジです。 カーのヒートフレームを使用した固体伝導に

トリッジには、 低融点はんだを囲む柔軟なよって実現されます。 これらのすぐに利用

GRC は、 TGP ベースのヒートスプレッダ

膜が含まれています。 フレキシブルメンブできるヒートフレームは、 既存のシステム

テクノロジーの適用を通じて、 最先端のレンには、 冷却対象のデバイスに直接接の熱放散のニーズに適切に対応できます

CPU テクノロジーと最新の GPU テクノロ

続するための圧力を提供する金属スプリンが、 これらのヒートフレームの熱抵抗は、ジーを組み合わせて前例のないレベルをグを備えた高性能ヒートスプレッダも組み

次世代の堅牢なコンピューティングシステ実現する 3U VPX 耐環境コンピュータであムを制限しています。

る MAGIC1 の大幅な機能強化と耐環境ア

示しています。

込まれています。 Thermal Management
Technology Bridge は、 事前に組み立てられた「Frozen」状態でヒートスプレッダー

図２３．Thermal Management
Technology Bridge の「Frozen」状態

16 MISH International Co., Ltd.

図２４．Thermal Management
Technology Bridge の「Engaged」状態

Abaco 社は、 GRC、 DARPA、 エアフォー
ス研究所 （オハイオ州デイトン）、 およびシ

プリケーションのパフォーマンスの向上を実証しました （図２６）。

図２７．Abaco 社のヒートパイプシステム

https://www.mish.co.jp 17

MISH Tech Journal 2021 SUMMERTECHNOLOGY
ヒートパイプは何十年も前から存在して作を実証した効率的で効果的な冷却テク

おり、 航空宇宙用途で使用されています。

ノロジーを提供します （図２８）。 DCJ は、

これらは信頼性が高く、 正しく設計されてベアリングや潤滑剤システムを必要としな

いるか正しく取付けられている場合、 加速

い圧電マイクロ流体デバイスであるため、負荷時に機能します。 ヒートパイプの原理

砂やほこりが含まれる可能性のある環境

は、 チューブの形をしていることを除けば、に最適です。

前述のサーマルグランドプレーンと似ています。
ヒートパイプは、 熱負荷のある表面から別の冷たい表面に熱を移動させて熱を排図３０．シャーシ加熱、DJC=「オフ」
状態で温度 46℃に上昇除するために使用されます。 熱を移動する能力は、 直径、 長さ、 吸上構造、 経路、

低レイテンシのCOTSソリューション

結 合 な ど の 多 く の 変 数 に 依 存 し ま す。
GRC は、 Abaco 社アプリケーションのヒー

将来の電子戦では、電磁スペクトルの支配が、敵のアクセスを拒否する又は同盟軍間の妨害のないアクセスを確保するために重要な軍事要請となるでしょう。これらの目
的をサポートするための高度な電子戦アプ
リケーションの開発速度は当然のことながら加速しています。このようなアプリケー
ションをサポートするハードウェアには高性能且つ低遅延が不可欠です。COTS（市販の）ソリューション、特に FPGA テクノロ
ジー固有の機能を活用するソリューション
により、この前提条件だけでなく他の主要な要件にも対応できるようになりました。

トパイプのサイズ設定を支援し、 最適なソリューションが使用されるようにしました。
Abaco 社には、 シャーシの壁の内側に

低遅延処理

図２８．DJC マイクロ流体デバイスの形状

ヒートパイプを使用して高温の領域から低中に現場の新しい脅威を検出、 学習、 および適応できる再構成可能なハードウェア

温の領域に熱を移動するオプションがあります。 これにより、 シャーシを低温で実行す。 これらの新しい方法論は、 ミッション

DCJ の前面は、 空気の取り込みと排出とソフトウェアに依存しています。 これを可のために開いています。

能にするために、 脅威ライブラリの「学習とできるようになり、 最終的には内部に取りDCJ は、 ピ エ ゾ 素 子 に 100 ～ 175Hz付けられたカードをより高温で動作できるの AC 電圧を印加することで動作し、 シスようにするか、 シャーシの外部環境を向上

テムの共振モードを励起します。 このデバさせることができます。 システムでヒートパ

イス動作の低周波数範囲は、 動作モード

今日の航空宇宙および防衛組織は、 開イプを使用することは、 より多くの処理をよに応じて 25 ～ 35dBa の低音響 A- 加重ノ

発コストを削減しながら最先端のテクノロ

り少ないボリュームで実行でき、 または電イズ出力をもたらします。 図２９に示すよう

力入力を減らして同じパフォーマンスを実に、 両方のピエゾ素子が同じミラーリング

現できるため、 SWaP の改善となります。

された次の共振形状を経験するため、 流適応」プロセスがフィードバックループになり、 新しい対策をその場で適用できるよう

図３１．シャーシ加熱、DJC=「オン」
状態で温度 17℃に下降

まとめになります。

ジーをより迅速に提供することにより、 競

図３２．航空宇宙および防衛組織にとっての 3 つの課題

低遅延処理は、 電子戦 （EW） システム

争上の優位性を維持するというプレッAbaco 社は、 耐環境 COTS ソリューショの重要な要件です。 システムパフォーマン

シャーにさらされています。 電子システム

体はアウトストローク中に高速で放出されンの開発において広く認められ業界をリース要件を満たし、 現在および将来の脅威

で長期的な戦術上の優位性を維持するにインテークストロークでデバイスに取り込まドしています。 ここで説明しました新しい冷に直面する可能性のある EW システムを提は、 3 つの重要な課題があります。

デュアルクールジェット（DCJ）

れます。 図３０および図３１の IR 測定画像

却テクノロジーにより、Abaco社はそのリー供することは、 システム設計者にとって継ら開発リスクとエンジニアリングコストを削に示されているように、 これらのデバイス

ダーシップを拡張し、 以前よりも大幅に多続的な課題です。

減することができます。 システム設計へのCOTS ベースのシステム設計アプロー
チは、 市場投入までの時間を短縮しなが前述の高度な熱管理技術によって熱がのうち6つを高耐久性のミル/エアロシャー

くの熱を放散する機能をもたらし、 より高レーダと EW の主な違いは、 EW システ

シャーシの壁により効果的に移動するため、シに統合することで 3.4 倍を超える対流の性能なプロセッサを使用したり既存のプロ

ムは脅威にナノ秒単位で応答する必要がシャーシの外面から熱を効果的に除去す強化が実証されました。

セッサをより高いクロック速度で動作したりあるのに対し、 レーダはミリ秒単位の遅延

１． テクノロジーの課題の標準インタフェースを利用して構築されできるようになります。

を許容できることです。 特にユーザーが２． コスト削減の課題

る こ と で す。 シ ス テ ム 設 計 へ の プ ラ ッ ト

３． システムのライフタイムの課題

フォームアプローチには 3 つの主要な利点

ることには大きな課題が残ります。 過酷な航空宇宙・防衛組織にとっての課題

プラットフォームアプローチの概念は、 シス
テム内の要素が FMC ・ PCIe ・ VPX など

環境で信頼性の高いパフォーマンスは軍

近年、 ミリタリ / 航空宇宙システムのパ

EW ドメイン内のどこに脅威があるかを知事用コンピューティングシステムの重要なフォーマンスは、 限られたスペース制限 （おらない場合、 脅威もこれらのシステムに影要件であるため、 対流の選択肢は限られよび重量制限） 環境で冷却を提供する能

響されます。 スペクトルは非常に広いため、システム設計者は、 最先端のテクノロています。 ベアリングなどの寿命の限られ力が限られているために制約されています。

特定の脅威を探すためにその広い無線周ジーを提供することとレガシーシステムの１． 市場には複数のベンダーが存在します。

たコンポーネントが使用されるため、 空気

Abaco 社の高度な放熱技術は、 ミリタリ /波数 （RF） スペクトルのどこでも応答が必

サポートを維持する必要性のトレードオフ

テクノロジーのソースが複数あると、 将の移動にファンを使用することは望ましくあ

航空宇宙向けの新しい高性能組み込みコ要になるため、 非常に低い遅延処理が必に常に取り組んでいます。 また経済的な来のニーズに合わない場合のリスクをりません。 自然空気の対流冷却は、 熱風

ンピューティング （HPEC） パラダイムの構要です。 一方レーダドメインでは、 送信さ観点から、 技術的な優位性を犠牲にするがシャーシ表面を包み込み、 ある意味でエ

築を可能にし、 これまでよりも高性能なプれたものがわかっておりその場所がわかっことなくコストを削減するという要求も高ンベロープを取り巻く冷気とシャーシが熱

ロセッサを組み込むための準備を整えるこています。 そのため、 一定の待ち時間と応まっています。 業界標準のフォームファクタ

的に接続するのを防ぐため困難な熱障壁とを約束します。

答するための一定の時間があります。

とインタフェースに準拠した重要なコン

更に、 コグニティブ RF やコグニティブ

ポーネントを備えた組み込みコンピューを利用できます。

リファレンスドキュメント ：EW をサポートする新しいテクノロジーには、

ティングシステムを構築することで、 エンジ

このアプローチにより、 ハードウェアとIP

ンの冷却のために最初に開発されたデュ

Abaco Systems 社 WHITE PAPER

大幅な処理パフォーマンスの飛躍が必要

ニアはテクノロジー ・ コスト ・ ライフタイム

は、 開発ラボとフィールド運用システム

ア ル ピ エ ゾ 冷 却 ジ ェ ッ ト （DCJ） テ ク ノ ロ

Enhanced cooling technologies forです。 これは、 サイズ ・ 重量 ・ 電力を大の 3 つの課題に対応することができます。

の両方で最小限の変更で利用できます。

superior reliability, performance

幅に増やすことなく達成する必要がありまがあります。
翼型の流体工学とLED照明ソリューショ

ジーは、 過酷な環境での信頼性の高い動図２９．DJC の冷却方法

18 MISH International Co., Ltd.

があります。

軽減できます。
２． システム全体を再構築せずにアップグレードすることができます。
３． 開発から導入まで共通のハードウェア

https://www.mish.co.jp 19

MISH Tech Journal 2021 SUMMERVPX と OpenVPX スタンダード

VITA 46.0-2007 規格は、 VPX の基本的な機械的および電気的仕様を定義しま

MISH Tech Journal 2021 SUMMERFPGA テクノロジーと主な利点

けのテクノロジーを選択する際の重要な機

Zynq UltraScale+、 および FMC+ カードとラピッドプロトタイピング機能は、 組み込能です。 命令を順番に実行するデジタルを搭載した VP889 3U OpenVPX FPGA

みシステム開発者に優れたサポートを提VPX 規格 （VITA 46）は、 高性能組み込す。 これは、 VME および cPCI システムに

FPGA は、 組み込みシステムの開発者

シグナルプロセッサ （DSP）やマイクロプロ

キャリアボード。 および Intel Xeon D プロ

供し、 製品開発サイクルを大幅に短縮して、

みコンピューティングプラットフォームの革定義された3Uおよび6Uの標準的なフォーが製品化後に現場でプログラムおよび再セッサとは異なり、 FPGA は命令を並列にセッサと NVIDIA Pascal クラス GPU に基最終製品を最小限の時間で市場に提供し新的な新しい設計につながるオープン

ムファクタを維持します。

ます。

構成できる集積回路 （LSI） です。 これは、実行できるためクロックサイクルあたりのづく SBC （シングルボードコンピュータ）おアーキテクチャを可能にします。 VPX シス

ボードの相互接続は高速コネクタであり、特定用途のみに限定されない半導体デバ

計算量が増え、 DSP やマイクロプロセッサ

よび GPU （グラフィックスプロセッシングユ

テムは約 40 年間の VME バスの経験に基10Gbps 以上の高速シリアルバスの使用イスであり、 柔軟性が高く設計要件に応じの計算能力を上回ります。 並列処理のこニット）ボード。

づいて構築されており、 厳しい衝撃や振動を可能にします。 実際のバックプレーン接て開発者が再構成することができます。

の機能により、 FPGA はパフォーマンスと

これは、 電子戦アプリケーション向けの続されている COTS ハードウェアの可用性

さまざまなタイプの I/O が、 ユーザープ
ログラム可能な FPGA デバイスにすでに接の制約に対応しながら高い性能を提供す

続 で は、 3U カ ー ド 用 に 3 つ の コ ネ ク タ

FPGA は、 開発者がこのデバイスをどの並列処理が重要なアプリケーションで、

3U OpenVPX システムアーキテクチャのにより、 FPGA ベースのシステム開発に大ることができます。 堅牢なCOTSコンピュー（P0-P2） を使用するか、 6U カード用に 7ように構成するかに応じて、 カスタムハー

DSP ソリューションの何倍もの処理能力を

典型的な例であり、 柔軟性がありモジュー

きな柔軟性が追加されました。 マルチコア

ティングアプリケーションはますます VPX につのコネクタ （P0-P6） を使用します。 P0

ドウェア機能を実装するために構築済みの提供することができます。 FPGA の入力とル式でスケーラブルで、 簡単にアップグ

プロセッサ、 高性能 GPU、 および Ultra

依存しており、 この規格は特に高周波信は、 電源およびシステム制御信号用に予ロジックブロックとプログラム可能なルー

出力はハードウェアレベルで制御できるた

レードできます。

Scale+、 MPSoC、 RFSoC な ど の 最 新 の号を処理するアプリケーション向けに、デー約されています。 P1 にはいくつかのシス

ティングチャネルを使用します。 これらは、め、 これにより応答時間と特定の機能がFPGA テ ク ノ ロ ジ ー に 基 づ く 柔 軟 性、 モ

タ集約型の防衛および軍事プログラムでテム制御信号があり、 残りはモジュール間

特定用途向け集積回路 （ASIC） に使用さ高速化され、 アプリケーション要件に正確

ジュール性、 アップグレード性、 スケーラビ

すでに広く展開されています。

に一致させることができます。

のデータバス接続に使用できます。 残りれるものと同様に、 Verilog や VHDL など

高速 I/O を可能にする高密度コンポーの未使用のピンはすべてユーザー I/O とのハードウェア記述言語を使用してプログ

ネントもより多くの電力を使用するため、見なされ、通常は追加のフラッシュストレー

ラムおよび構成されます。

堅牢な VPX 設計には高度な冷却方法がジまたはバックアップバスラインとしてリア不可欠です。 Ruggedized Enhanced Design

トランジションモジュールにルーティングさ

Implementation （VPX-REDI 規 格 ： VITAれます。 P0 を除くすべてのコネクタは、 通48）は、 VPX モジュールの強制空冷 ・ 伝

常差動ペアで配線されます。

FPGA のユニークな機能は、 ASIC の論理

導冷却 ・ 液体冷却の機械設計要件を規定し、 プラグインモジュールとシャーシ間の

OpenVPX は、 VPX 内で定義されたシインタフェースの詳細な寸法を提供します。

ステム実装の規格であり、 システムアーキ

まとめ

リティなどの利点を備えた高度な COTS ソ

CPU/GPU ソリューションに基づいて、 開非常に要求の厳しいミリタリ市場では、の開発に最適なプラットフォームを提供す

発用と搭載用耐環境ソリューションの両方

EW システムの開発者は最小の遅延を優るだけでなく 、 開発者はハードウェア設計

FPGA の世界市場は急成長しており、に対応する、 モジュール式で柔軟でスケー先する必要があります。 ただし、 最小のよりもアプリケーションの要件に集中するこ

FPGA の 人 気 は 日 々 高 ま っ て い ま す。

ラブルなシステムアーキテクチャを幅広く

SWaP、 最小のコスト、 および導入までのとができます。

提供しています。

最小時間という、 しばしば矛盾する要件も

図 ３5 は、 Abaco 社 の FMC172 FMC

組み合わせていることです。 FPGA の最も（FPGA メザニンカード） モジュールと広帯

COTS 製品は、 これらの課題すべてに

Abaco 社 WHITE PAPER: Electronic

魅力的な利点は次のとおりです。

域低遅延 I/O を活用する COTS EW シス

対応します。 ますます、 FPGA テクノロジー

warfare: an introduction to low

テムの例です。 Virtex UltraScale+ FPGA、が重要な役割を果たしており、 その柔軟性

latency COTS solutions

テクチャのセットを定義しモジュールとバッ
クプレーン間の相互運用性のためのフ● 高いパフォーマンス

み込みシステムです。 VME システムは軍レームワークを提供します。 OpenVPX を● 低い初期費用

事 / 航空宇宙分野を何十年もの間支えて使用するとシステムインテグレーターは、 モ● 低い投資リスク

きましたが、 ユーザー要件はついに VME

ジュール、 バックプレーン、 開発シャーシの● 優れた費用対効果

バスで利用可能な帯域幅の限界に達しま

互換性のある OpenVPX プロファイルに基● 優れた柔軟性した。 VPX は、 パラレルバスを高速シリア

づいて、 アプリケーション固有のシステム● 市場投入までの時間の短さ

ルバスに置き換えることにより、 従来のをより簡単に設計できます。 OpenVPX は、● 優れた信頼性

VME システムと比較して帯域幅を拡張し今後数十年にわたる組み込みシステム開● 長期メンテナンス可能

ま す。 デ ス ク ト ッ プ 市 場 が PCI か ら PCI

発の理想的なモジュラーフォーマットとしてExpress に移行したのと同じように、 VME

機能する態勢を整えています。
OpenVPX （VITA 65）互換製品に基づ

ルバスは、 ルーティングリソースの一部をいた完全なシステム設計は、 パフォーマン

使用しながら、 より高いデータレートを提スと特殊な機能の利点を提供します。 た供します。 これにより、 VPX 規格はより大だし、 規格によって提供される柔軟性の向

きな電力供給やより多くのユーザー I/O の上により検討するオプションの数が増える

サポートなど、 その他設計面の改善によりため、 計画段階で最適なテクノロジーを選

多くの物理バックプレーンリソースにフォー

択し、 モジュールとバックプレーン間の互カスすることができます。

換性を確保するための入念な調査が必要になります。

バランスが取れている必要があります。

リューションは、 将来の EW ソリューション

回路機能とプロセッサベースのシステムを

VPX （VITA 46）は、 次世代の耐環境組は新しい VPX 規格に移行しました。 シリア

Abaco 社は、 COTS 製品と混合 FPGA/

リファレンスドキュメント ：図 ３ 4．Xilinx 製 Virtex UltraScale+の HBM Gen2

Abaco 社は OpenVPX イニシアチブの創設メンバーであり、 製品範囲全体でさま
ざまなベンダーの VPX 製品間の相互運用性を向上させるという目標を引き続きサ
図３３．VPX バックプレーンとハイス
ピードコネクタ

ポートしています。

20 MISH International Co., Ltd.

Abaco 社の COTS ソリューション
低 遅 延 EW ア プ リ ケ ー シ ョ ン 向 け の
3U-VPX COTS FPGA ソ リ ュ ー シ ョ ン パ
フォーマンスは、 低遅延アプリケーション向

図３5．Abaco 社の 3U OpenVPX EW システムの構成例

https://www.mish.co.jp 21

2021 年夏の新製品

新 製品

Alpha Data 社製
Versal ACAP AIアクセラレータボード

コア及び 2 ARM CortexR5 リアルタイム

地球温暖化を考える 6

CPU コアのスカラー処理をサポートします。
PCIe のフォームファクタで、 汎用のデスクトップ、 ラックマウント PC にインストールしここでは今年の新製品をピックアップして紹介します。
■ Spectrum 社製 hybridNETBOX シリーズ
■ Pentek 社製 Gen3 RFSoC ファミリ
■ Teledyne SP Devices 社製 ADQ8-4X■ Alpha Data 社製 Versal ACAP AI アクセラレータボード■ Abaco 社製 SOSA 準拠 FPGA キャリアボード

Spectrum 社製
hybridNETBOX シリーズ

モデル名
DN2.813-04
DN2.803-08
DN2.816-04
DN2.806-08
DN2.827-04
DN2.822-04
DN2.828-04
DN2.825-04

Spectrum社のhybridNETBOX シリーズて利用することができ、 さらにオプションでスタンドアロン動作が可能です。 ボード上の FMC+ インタフェースにより、 非常に幅

hybridNETBOX ラインナップ
A/D サンプル
D/A サンプル
チャンネル数40MHz
40MHz
4+4 ch40MHz40MHz
8+8 ch125MHz125MHz4+4 ch125MHz125MHz8+8 ch180MHz625MHz4+4 ch250MHz625MHz4+4 ch400MHz625MHz4+4 ch500MHz625MHz4+4 ch

分解能
16bit
16bit
16bit
16bit
16bit
16bit
14bit
14bit

は、 A/D とD/A を搭載した LAN 接続ボック
スタイプ多チャンネルデータ収集 / 生成装

D/A 側それぞれに大容量のオンボードメモ

標準で添付されるGUIソフト「SBench 6」に置です。 デスクトップ PC 又はノート PC にリを搭載しています。 LXI (LAN eXtensions

よりデータ解析が容易に行えます。 超音LAN 接続し、 多チャンネルの信号を取得しfor Instrumentation) 規格に対応していま

波、 レーダ、 ソナー、 LiDAR や、 MIMO 通信、生成する事が可能です。 全チャンネル同時すので遠隔(ローカルエリア、 インターネット

回路検証、 メカトロニクス、 ロボット工学な

サンプリング /同時出力が可能で、 A/D側と経由) でのリモート制御が可能です。 また、どのアプリケーションに最適です。

Pentek 社製
Gen3 RFSoC ファミリ

モデル名
Model 5953
Model 5553
Model 7053
Model 6003
Model 6353
Model 6353S

RFSoC Gen3 ファミリラインナップ
タイプ
A/D コンバータ D/A コンバータ
3U VPX
5GHz 8ch
10GHz 8ch
3U VPX
5GHz 8ch
10GHz 8ch
PCIe
5GHz 8ch
10GHz 8ch
小型モジュール
5GHz 8ch
10GHz 8ch
耐環境ボックス
5GHz 8ch
10GHz 8ch
小型ボックス
5GHz 8ch
10GHz 8ch

ADM-PA100は、Xilinx 製 Versal ACAP

広い FMC ボードを介して VersalACAP でデバイスを搭載した PCI Express タイプのサポートできる多くの標準およびカスタム

ア ク セ ラ レ ー タ ボ ー ド で す。 VC1902

インタフェースのオフチップサポートが可能

ACAP AI コアデバイスは、 マシンラーニンになります。 Vivado ツール及び Vitis ツー

グまたは DSP アプリケーション用の 133

ル用のリファレンスデザインを提供します。

INT8TOP が可能な 400AI エンジン VLIW

大量のデータを扱うデータセンターやディー

プロセッサコアを提供し、 オンチップ 2ARM

プラーニング ・ AI の演算処理用として最適

Cortex A72 アプリケーションクラス CPU

です。

プロセッサ
ホストインタフェース
メモリ
高速インタフェース
その他 I/O
ソフトウェアフォームファクタ
動作温度

ADM-PA100 仕様
Versal ACAP：VC1902-2MS
PCI Express Gen3 x16
8GB DDR4-3200
1x Firefly, 4x 28Gbps
Gigabit Ethernet (RJ45), USB-A, 8x GPIO, 8x PMOD
Windows, LinuxPCI Express
0 ～ +55℃

昨年発生した新型コロナウィルスの感染拡大により世界は大きく変わりました。元日の朝日新聞に「コロナ下ベネチアは澄んだ」というタイトルで興味深い記事が掲載されていました。
世界遺産でもある水の都ベネチアは世界中から観光客が訪れる観光地ですが、地球規模の温暖化の影響で高潮の頻度が増え大規模な浸水が年に何度も起きるようになったそうです。
また、年間約 1300 万人の観光客が訪れることにより下水やごみによる運河の汚染も深刻化しています。それが、昨年の新型コロナウィルスの感染拡大で観光客が減ったことにより、かつては濁っていた運河が透き通り水の透明度が増し、魚が泳ぐきれいな河に変化したということなのです。この

OS
Linux
Linux
Linux
Linux
Linux
Linux

ので 8ch の RF 送受信が可能になります。

クスタイプの６種類を用意しています。 5G

UltraScale+ Gen3 RFSoC (5GHz AD &更に、 FPGA 内には ARM プロセッサを内蔵

無線通信、 気象レーダ、 合成開口レーダ、

10GHz DA 内蔵 ) を搭載したマルチチャ

していますので、 1 ボードで送受信機を構

ンネル RF コンバータの最新ラインナップで

Systems Architecture (SOSA) 技術標準に準拠した高性能の信号処理能力を提供します。 VP831 は、 ザイリンクスツールによって実現される、 高度な暗号化ビットスト
リームとセキュアブート機能を備えています。
これにより、 IP セキュリティが重要なアプリ

事が何を意味しているかというと、新型コロナウィルスは少なくとも地球
環境を改善することができることを実証したと言えるのではないでしょうか。人間活動により悪化した地球
環境は、その人間活動を止めれば改善できるのです。とはいえ、世界中の人

ケーションにとって理想的なツールになり間の活動を停止するのは不可能です

VP831 は、 FMC+ モジュールを搭載可ます。 電子戦、 DRFM、 レーダ、 衛星通信、ね。昨年より、SDGs という言葉をテ

パルスレーダ、 フェーズドアレイレーダ、 デ

能な 3U VPX タイプの FPGA ボードです。

デジタルビームフォーミングなどの最も要

レビやネットでよく耳にするように築することが可能となります。 フォームファ

ジタルビームフォーミング、 無線通信、 ター

FPGA は Virtex UltraScale+ および Zynq

求の厳しいミッションクリティカルな軍事 /なりました。これは 2030 年までに持す。 FPGA 内 に 5GHz 14bit 8ch A/D とクタは、 VPX, PCI Express, 小型モジュー

ゲット認識等の高速デジタル信号処理向UltraScale+を搭載しており、Sensor Open

防衛アプリケーション向けに適しています。

10GHz 14bit 8ch D/A を内蔵しています

ルタイプ、 耐環境ボックスタイプ、 小型ボッけアプリケーションに最適です。

Teledyne SP Devices 社製
ADQ8-4X

サンプリングレートチャンネル数分解能
入力コネクタクロック
ドライバ
フォームファクタ
動作温度

ADQ8-4X 仕様
4GSPS/2GSPS
2ch/4ch
10bit
SMA
内部クロック、外部クロック、リファレンスクロック
Windows 10, LinuxPXI Express
0 ～ +45℃

FPGA
プロセッサ
メモリ
拡張サイト
ソフトウェアフォームファクタ
動作温度

VP831 仕様
Xilinx Virtex UltraScale+ XCVU5P, XCVU9P（選択）Xilinx Zynq UltraScale+ XCZU3EG, XCZU5EG（選択）8GB DDR4（オプションで 16GB に対応）
FMC+: HSPC
Windows, Linux3U VPX-40 ～ +70℃（* コンダクションクール版）

展示会出展中止のお知らせ
ADQ8-4X は、 4GHz 10bit 2ch の ADができます。オンボードのFPGAはユーザー

複数ボードを同期させて使用することがでコンバータ を搭載した高速マルチチャンネに公開されており、 カスタマイズすることできますので容易にチャンネル数を拡張する

ル A/D ボードです。 AD サンプリングレー

リアルタイムのデジタル信号処理が可能でことができます。 超音波アプリケーション、トは、 2 チャンネルモードで 4 GSPS、 4 チャ

す。 AD 変換されたデータは、 2.6GByte/

非破壊検査、 無線通信、 素粒子物理学等

ンネルモードで 2GSPS として使用すること

s の速度でホスト PC に転送できます。 また、のアプリケーションに最適です。

22 MISH International Co., Ltd.

新型コロナウイルス感染拡大防止の観点から、展示会への出展
は当面の間中止することにいた
しました。

受託開発
弊社ではソフトウェア・ハードウェア
及び FPGA の受託開発も承っております。お困りの事がございましたらお気軽にご相談ください。
✉ sales@mish.co.jp

続可能でよりよい世界を目指すための国際目標です。ここには 17 の目標が掲げられており、それは温暖化対策に直結するものです。人間が活動を停止するのは無理でも、この目標を達成することでいつまでも自然と共存できる世界にするための努力をする
事が私達大人の責任です。

おわりにテックジャーナルでは、これからも出来る限りお客様に有効となる情報を提供していきたいと思います。今後ともどうぞよろしくお願
いいたします。

https://www.mish.co.jp 23『ミッシュ・テックジャーナル』次回発行をお楽しみに！

Pentek 社 製 RFSoC フ ァ ミ リ は、 Zynq

Abaco 社製
SOSA 準拠 FPGA キャリアボード

RFSoCRUGGED
SOLUTION

Pentek社は、1986年にアメリカのニュージャージー州で設立された
組込みシステムのボードサプライヤです。リアルタイム信号処理の為のFPGAボードや高速A/D・D/Aボード、耐環境データレコーダ等、特にソフトウェア無線やレーダの無線信号処理用途に特化した技術力と設計能力はミリタリ産業で認知されています。

東京都立川市柏町 4-56-1 TEL：042-538-7650
e-mail：sales@mish.co.jp URL：https://www.mish.co.jp
株式会社ミッシュインターナショナル 〒190-0004