Vol. 10, No. 5b（通巻No. 62） 2018年11⽉15⽇

化学⼯学会エレクトロニクス部会ニュース増刊号をお届けします．内容は，11 ⽉ 2 ⽇に開催された 2018 年第⼆回シンポジウムの速報です．

⾼密度基板の微細化技術〜プリント基板はレーザビアからフォトビアへ〜

2018 年度 2 回⽬のエレクトロニクス部会シンポジウムを，11 ⽉ 2 ⽇に⼤阪科学技術センターにて開催いたしました．今回のシンポジウムでは，微細化の進むプリント配線板の技術動向や要素技術，設計技術に関する 6 件の講演が⾏われました．
ご来場いただいた皆様⽅と講師の先⽣⽅，ならびに協賛いただいた電⼦ SI 連絡協議会 ESIC，表⾯技術協会，JIEP，JPCA，MSTE の各機関関係者にこの場を借りて御礼申し上げます。

5 µm 以下の配線技術を使ったパッケージ
RTC（Rising Technologies Co., Ltd.）代表取締役 明島 周三⽒
⾼速メモリチップの多層実装では，10mm□程度のチップ⾯積に 10,000 ピンを超えるバンプが形成される．このためバンプサイズは微細となり，実装基板のデザインルールとの乖離が⼤きくなる．
この問題に対して，基板とチップの間にインターポーザを介した，いわゆる 2.5D 実装が⾏われている．しかしながらこの構造は⾼コストとなるため，インターポーザを使⽤しない 2.1D 実装が検討されている．具体的には WLP の配線ピッチをが微細な配線形成が可能であり，⾼密度な再配線広げた FOWLP の採⽤や，実装基板側に 5µm 以(RDL)が必要な場合に有利である．両者は要求仕下の微細配線形成を要求し，インターポーザを使様・性能とコストとのバランスで選択される．最⽤せずに実装を⾏うものである．本講演では，近注⽬される新 3D-FOWLP は，DAF で基板に搭FOWLP 各⽅式の特徴・課題の解説と，新 3D載したチップに，感光性が有り柔らかい樹脂を被FOWLP と呼ばれる，フォトビアを使⽤し，銅ピせ，フォトビアとめっきによりチップ接続と微細ラーや CMP が不要となる新技術の紹介があった．
配線形成を⾏うものである．近年の材料技術の発Chip-1st タイプの FOWLP は微細化の⾯で限界展に伴い，段差のあるチップを埋め込んでも平坦（10-20µm）があるが，Chip 接続と再配線形成を性を維持できるフィルムが登場し，CMP を⽤いなめっきで化学的に同時に⾏うことが可能であるこ
くても平坦な配線形成が可能となった．とから，コスト⾯で優位性がある．また Chip-last（RDL-1st）の FOWLP は，プロセスコストは⾼い⼤型基板の⾼密度配線形成ソリューション

株式会社アルバック 森川 泰宏⽒

AI や 5G が本格化するにつれて，取り扱うデー スミアでは基板が膨潤するなどの問題や，基板にタ量は⾶躍的に増⼤する．データ量の増⼤に伴い， 含まれるフィラーの露出が問題になるが，この点得られたデータを遅延無く処理することがますま プラズマを⽤いたドライデスミアでは，ガスの混す重要となっている．3 ⽉に発⽣した⽶ Uber の⾃ 合⽐を最適化することにより樹脂とフィラーのエ動運転⾞における事故では，ブレーキをかけた痕 ッチングレートをそろえ，平滑なビア側⾯を得る跡がないまま⼈にぶつかっていたことがわかって ことができる．この他，めっき前のプラズマ処理おり，多数搭載されたセンサで得た情報を処理す により，表⾯のぬれ性を制御すると⾼い密着性がる前に，事故に⾄った可能性が指摘されている． 得られる，などの研究結果が紹介された．
膨⼤なデータを遅延無く処理するためには配線を短縮し⾼密度化することが必須であり，そのためには材料や⼯法に⼯夫が必要となる．インターポーザを使⽤しない 2.1D 実装や FO パッケージを使⽤した⾼密度実装では，LSI の後⼯程（配線⼯程）に匹敵する加⼯精度が基板プロセスに要求されるが，コスト⾯から考えると，部分的な半導体プロセスの導⼊が現実的である．
本講演ではビア形成後のドライデスミアと，シード層形成へのスパッタの導⼊について紹介があった．ビアが微細になると，従来のウェットデ⾼密度基板設計のための CAD ツール 株式会社図研 ⻑⾕川 清久⽒
基板技術の変遷に伴い，CAD ツールに求められる要求も変化してきている．従来は基板そのものの設計を⾏うことが CAD ツールへの要求であったが，近年は基板間や搭載する IC などとの接続性，筐体との関係性や放熱性など，単なる基板適設計が⾏えるようになっている．講演では，各機能の紹介に加え，基板と筐体の配置，フレキシブル基板の折り曲げ⽅を考慮した協調設計を⾏うことにより，組み⽴てやメンテナンスのしやすさを設計に織り込む事例が紹介された．さらに，の設計に留まらず，基板の外部との関係性にも対応できる協調設計機能が求められる．同社主⼒の本来の機能である基板設計について，CAM（エッチング補正機能）により，プロセスマージンやデCR-8000 Design Force では，フォトビアや部品内蔵基板など先端技術への対応に加え，筐体全体のザインルールを加味したティアドロップ付加や形状補正を，ある程度⾃動で⾏うことのできる機設計や，シミュレーションツールとの連携に対応した協調設計への対応が特徴である．たとえば IC

能の紹介があった．の設計情報を読み込むことにより，IC の多層配線情報を参照しながらパッケージ配線や PCB 配線を設計することができるため，IC のチップ内配線から実装基板，メモリに⾄る⼀連の配線を全体最適化することが可能である．また IC のバンプ配置やパッケージの配線，電源配線，周辺部品の配置情報等を ANSYS などのシミュレータで扱える形式で書き出し，放熱設計にフィードバックするなど，影響範囲を考慮しながらシステム全体の最ビア埋め込み⽤低線膨張めっき液
株式会社 微⼩めっき研究所・エレクトロニクス部会⻑ 近藤 和夫⽒
ビアフィルめっきを伴う Cu TSV ⼯程では，アニールの熱によりビア内の銅が盛り上がる「Pumping」という現象が知られている．これは銅とシリコンの線膨張係数の差異に起因するもので，他にもビア底のクラックなどの問題を引き起こす．このような現象を考慮して，ビアの周囲には Keep-Out-Zone と呼ばれるデバイスを配置できない領域を設ける必要があるなど，設計上も影響が⼤きい．同様の問題はガラスイ味している．この理由を調査するために本めっンタポーザや実装基板でも発⽣するため，配線き液を⽤いて形成した配線を分析したところ，の微細化を進める上で障害となる．近藤らの開めっきで析出した配線銅の⾦属格⼦間に，炭素発した低線膨張めっき液を使⽤すると，100℃原⼦が析出していることがわかった．この炭素以上で配線⻑が温度変化しなくなり，その結果原⼦はめっき液の特定の添加剤に由来しており，Pumping などの現象が⾒られない．またこのめ析出した炭素原⼦はその後の熱処理により格⼦っき液を⽤いて形成した配線基板を，通常のめ間から排出されるが，このときに銅の格⼦が縮っき液を⽤いた場合と⽐較すると，低線膨張め⼩して熱膨張の影響を相殺することが低線膨張っき液を使⽤した場合の基板の反り量は通常め銅の起源であることがわかった．現在株式会社っき液を使⽤した場合の半分以下となっており，微⼩めっき研究所を⽴ち上げて，この技術の実
このとき，基板全体の線膨張率は 20 ppm→⽤化をすすめている．
12ppm に低減した．これらの結果は，めっきで析出した銅の線膨張係数が実際に低いことを意

露光装置の⼤型基板への対応

株式会社 オーク製作所 佐藤 仁⽒

WLCSP や FOWLP/PLP に⽤いられる露光装

リアルタイムで局所的な段差を読み取り，露光範

置には 2µm 以下の解像性が求められており，このため露光装置もステッパが使⽤される．ウェハ⽤囲に含まれる段差が焦点深度に相当する 10µm 以下に収まるように制御を⾏っている．同社でリリとパネル⽤ステッパの光学系は基本的に同⼀であり，両者の主な違いは搬送系である．講演では，ースするパネル⽤ステッパ PPS シリーズはこれらの点が考慮されており，52×33mm の広い露光⾯FOWLP/PLP ⽤のステッパが抱える技術課題とその解決について紹介された．ステッパの抱える積と，3s < 1.0µm の⾼い位置合わせ精度を持ち，⾼さ 6µm・幅 1.2µm の配線パターン形成を安定し課題は，⼤きく分けて①パネル，⼤径ウェハなど
⼤型基板に対する露光位置合わせ精度，②⼤型基て⾏うことが可能である．

板の搬送や反り，③焦点深度と露光エリアの段差の相違，の 3 点である．位置合わせ精度の問題（①）
に対しては，露光エリアごとの⾮線形の伸縮を読み取り，ダイごとにアライメントを⾏うことにより 1µm 以下のアライメント精度が実現される．基板反り（②）については，チャック⾃体にシーリング機能を持たせることにより吸着⼒を変えずに⼤きな反りに対応させ，また搬送時や露光時の吸着時間を短縮している．③の焦点深度については，

パッケージ基板市場と⼤型基板の CMP 技術

グローバルネット株式会社 武野泰彦⽒

LSI プロセスの素⼦分離や配線形成プロセスに⽤いられる CMP（化学機械研磨）は，当初は銅やスラリによる汚染に起因するトランジスタ特性への影響を懸念してその導⼊を忌避する声が多かったが，結果的に CMP は LSI 微細化のキー技術となった．基板プロセスの分野でも，パッケージ配線の微細化がすすむにつれて，CMP は必須の技術となってきている．LSI の CMP と違うのは，研磨の対象がシリコンや SiO2 や Low-k 膜などの絶縁膜，Jeong 教授らの⼤型基板 CMP における添加剤（酸配線銅及びバリアメタルだけでなく，有機基板な化剤，錯化剤，腐⾷防⽌剤）の検討結果と，この知どのポリマー層，セラミックなども対象となり，⾒を元に，従来研磨対象の素材ごとに段階を踏んまた⾯積も⼤きいなど難易度が⾼い点である．有で⾏う必要のあった CMP ⼯程を１段階のプロセ機基板の CMP では，基材やソルダレジスト，接スとし，コストダウンを可能とする研究結果が紹着層などポリマーの化学結合を化学的に切断して介された．今後の基板 CMP 量産化課題として，除去するのが困難であることから，機械研磨を担⼤⾯積基板の平坦性及び均⼀性や，フレキシブルう研磨剤の選択が重要となる．この点について，基板の搬送，エンドポイントの検出⽅法，表⾯ト
釜⼭⼤学 Jeong 教授らのチームによる，アルミナポグラフィのインライン測定の必要性，洗浄⽅法研磨剤とくらべてシリカ研磨材を⽤いた場合の表などが⽰された．
⾯粗さが良好である検討結果が⽰された．またあとがき
本年は２回のシンポジウムを開催し，両シンポジウムとも盛況のうちに終えることができました．
今回の第２回シンポジウムは関⻄での開催となりました．当初は⼤阪開催だと参加⼈数が少ないかも，という⼀抹の不安もありましたが，いざふたを開けてみると 40 名に及ぶ⽅々に参加いただき，実装基板微細化への関⼼の⾼さが伺えました．ちなみに参加者の内訳をみると，半数以上の⽅が⾸都圏からの参加でした．遠路，ありがとうございました．しかしながら，懇親会でお話しを伺った印象では，⼤阪開催だから参加したという⽅も少なからずあり，関⻄で開催した意義はかなり⾼かったのでは，と感じています．⼀⽅で，逆に関⻄だから参加出来なかった，という関東の会員や，そもそも参加の難しい遠⽅の会員も多いと思います．地域格差をなるべく⼩さくすることは今後の課題です．
来年度も皆様に興味を持って頂けるシンポジウムをどしどし企画したいと思いますので，会員各位におかれましては，深掘りしたいテーマがありましたら是⾮ご提案ください．