MISH TECH JOURNA

（ミ
L ッシュ
・テックジャーナル）は、最新の情報をいち早くお届けする技術情報誌です。

62012
SummerVol.

Powered by

CONTENTSOpenVPXANSI/VITA 65-2010

P.2

OpenVPXのシステム構成

P.6

FPGAの最新動向

P.8

OpenVPX新製品

P.10

OpenVPX概要
プロファイルの定義
バックプレーン・プロファイルのトポロジ
スロット・プロファイル
モジュール・プロファイル
プレーンの定義

OpenVPX開発プラットフォーム
3U OpenVPX FPGAカードAV103
システム構成例
Xilinx 7シリーズ
PENTEK Onyxシリーズ
FMC (FPGA Mezzanine Card)

Mercury Computer Systems社製
HDS6601
Creative Electronic Systems社製
RIOV-2478
Galleon社製 VPX3-D2SSD
Extreme Engineering Solutions社製
XPand1000

12夏号特集READY TO TAKE OFF!!

OpenVPX

VMEバスからシリアル・ファブリックへ
TEL ：042−538−7650

企画・編集・発行／株式会社ミッシュインターナショナル〒190−0004 東京都立川市柏町4−56−1 園部ビル
FAX：042 −534−1610 Email ：sales@mish.co.jp

OpenVPXANSI/VITA65-2010

防衛・軍事・産業分野で主流となっている VME（Versa Module Euro card）
バスは 1987 年に ANSI と IEEE によって規格化された 25 年の歴史を持つ古い規格ですが今現在も標準的に使われています。この VME バスを革新しようと規格化されたものが VPX ANSI/VITA 46
であり、その規格の相互運用性を考慮したものが OpenVPX ANSI/VITA 65 です。ここではその規格詳細を説明します。

OpenVPX 概要
まず、OpenVPX の概要を簡単に説明
し ま す。OpenVPX は 2010 年 に ANSI/

プレーンはパラレルバスから全てシリOpenVPX 規格の中心となるのがバッ

アルファブリックに変更され高密度のクプレーン・プロファイルです。このプ

マルチギガコネクタを採用しています。

ロファイルは 2 つの要素を含んでいま（図２参照）

す。それはボード間通信の為のバック

VITA 65 に よ っ て 制 定 さ れ た 規 格 で、

ここではその OpenVPX 規格がどのよ

プレーン・トポロジと各スロットタイプ

VITA 46 の VPX 規格の相互運用性を考うなものか詳しく解説したいと思います。

におけるスロット接続です。バックプ慮したシステムレベルの規格です。
図１

OpenVPX の相互運用性

Backplane/Slot
Utility Signals
System Management
Power
HeightMechanical
Pitch

Communication Protocol
Pin assignments
Utility signals
System Management
Power
Connector

INTEROPERABILITY
Moduleレーン・プロファイルはバックプレーン

プロファイルの定義

上のスロット位置のスロット・プロファ

OpenVPX 規格ではバックプレーン／（通信路）の電気的特性がそれぞれどの

スロット／シャーシ／モジュールの 4ように相互接続するかを定義します。

つのプロファイルを定義して相互運用

OpenVPX 規格で定義されたバックプレ性を高めています。ここではそのプロ

ーン・プロファイルは、特にスタンダード・

ファイルの定義について説明します。

ディベロップメント・シャーシ・プロファ
イルで使用されます。但し、そのアプリケーションについては規定していません。

１．Backplane Proﬁles

ChassisSlot Thermal
Slot Mechanical
Pitch
Height図１の様に、バックプレーンとモジュール（ボード）間、モジュール（ボード）とシャーシ間、シャーシとバッ
クプレーン間のインターフェイスがそ

バックプレーン・プロファイルは以下のバックプレーン・プロファイルは、ど規則でプロファイル名を定義しています。

のピン（あるいはピンの組み合わせ）が

図３

バックプレーン・プロファイル名の構成
カテゴリタイプ
フォーム
ファクタ

トポロジ

OpenVPX
セクション番号

スロット数

コンフィグレーション
シーケンス番号

BKPu-XXXyy-z.z.z-m

れぞれ規定されています。これらを厳BKP：バックプレーン・カテゴリ

密に規定する事で OpenVPX 規格は相u：フォームファクタ（3U, 6U）

互運用性を高め、異なる COTS ベンダ
間のシステム構築を可能にしています。
従来、VME バスを使用していたバック
図２

3=3U VPX
6=6U VPXXXX：データプレーンのトポロジ（CEN,
DIS, HYB）

VME から OpenVPX へ

CEN=Centerlized トポロジ

VPX replaces all VME connectors with multi-gig
VME64

DIS=Distributed トポロジ
HYB=Hybrid トポロジ

6U VPX
3U VPX

2

MISH International Co., Ltd.

イルを参照し、各スロット間のパイプ

yy：スロット数（01 ～ 20）
z.z.z：OpenVPX 規格セクション番号
m：シーケンス番号（1 ～ n）

バックプレーンの中でルーティングされ、またどのピンがバックプレーンの背面のRTM（リア・トランジション・モジュール）コネクタで利用されるかを定義します。
バックプレーン・プロファイルは、さらにスロット間ピッチも定義しています。
２．Slot Proﬁles
スロット・プロファイルは以下の規則でプロファイル名を定義しています。
図４

スロット・プロファイル名の構成
カテゴリタイプ
フォーム
ファクタ

スロット
タイプ

OpenVPX
セクション番号ファブリック情報

SLTu-WWW-xYxY-z.z.z
ポート数
ポートサイズ

SLT：スロット・カテゴリ

MISH Tech Journal 2012 SUMMER

u：フォームファクタ（3U, 6U）

CHAS：スタンダード・ディベロップメ

3=3U VPX

ント・シャーシ・カテゴリ

6=6U VPX

6：フォームファクタ =6U

WWW：スロットタイプ（BRG, PAY, PER,UUU：スタンダード・ディベロップメン

STO, SWH）

ト・シャーシ・タイプ（RCK, TOW, OPN）

図６

モジュール・プロファイル名の構成

カテゴリタイプフォーム
ファクタ

OpenVPX
セクション番号

モジュール
タイプ

ファブリック情報

コンフィグレーション
シーケンス番号

MODu-WWW-xYxY-z.z.z-m
ポート数
ポートサイズ

BRG=ブリッジカード

RCK=19” EIA ラックマウント

WWW：モジュール・タイプ（BRG, PAY,

PAY=ペイロードカード

TOW=スタンドアロン・タワー

PER, STO, SWH）

PER=ペリフェラルカード

OPN=オープン・フレーム

BRG=ブリッジカード

STO=ストレージカード

vv：スロット数（06, 10, 16）

PAY=ペイロードカード

SWH=スイッチカード

06=6 スロット

PER=ペリフェラルカード

x：ポート数（1 ～ n）

10=10 スロット

STO=ストレージカード

Y：ポートサイズ（U, T, F, D, Q, O, V）

16=16 スロット

SWH=スイッチカード

WWW：電源（3PA, 3PB, 1PA, 1PB）

U=UTP（Ultra- Thin Pipe）

x：ポート数（1 ～ n）

T=TP（Thin Pipe）

3PA=3 相, 208VAC, 50/60Hz

F=FP（Fat Pipe）

3PB=3 相, 400VAC, 50Hz

U=UTP（Ultra- Thin Pipe）

D=DFP（Double Fat Pipe）

1PA= 単相, 110/220VAC, 50/60Hz

T=TP（Thin Pipe）

1PB= 単相, 230VAC, 50Hz

F=FP（Fat Pipe）

Q=QFP（Quad Fat Pipe）
O=OFP（Octal Fat Pipe）=VME（VMEbus）※xY については定義された数を繰り返す
z.z.z：OpenVPX 規格セクション番号

Y：ポートサイズ（U, T, F, D, Q, O, V）

x：冷却タイプ（A, C）

D=DFP（Double Fat Pipe）

A=VITA 48.1 空冷

Q=QFP（Quad Fat Pipe）

C=VITA 48.2 コンダクションクール

O=OFP（Octal Fat Pipe）

YYY：バックプレーン電源オプション

V=VME（VMEbus）

スロット・プロファイルはコネクタ・（12H, 5VH, VEN）

※xY については定義された数を繰り返す

タイプ、およびピン（あるいはピンの組

12H=12V 電源

z.z.z：OpenVPX 規格セクション番号

み合わせ）がそれぞれどのように割り付

5VH=5V 電源

けられるかを定義します。シングルエン
ド・ピンは、一般的に電源・GND・シス

VEN=サプライヤ定義
z：シャーシ・マネージャ（N, Y）

モジュール・プロファイルは、対応
するスロット・プロファイル、コネクタ・
タ イ プ、 モ ジ ュ ー ル の 高 さ（6U/3U）

テム個別の信号およびシステム管理のた

N=なし

および冷却方法（強制空冷／コンダク

めのユーティリティ・プレーンに割り付

Y=ありション）に定義されているように、各けられます。差動ペアのピンは一般的に

bpn：バックプレーン・プロファイル

パイプでどんな通信プロトコルを使用

コントロール、データおよびエクスパン

名（BKP6-XXXyy-z.z.z-n）することができるかを定義します。

ションと呼ばれる、3 つのコミュニケーシ

OpenVPX の規格書では、スタンダーョン・プレーンに割り付けられ、「パイプ」

ド・ディベロップメント・シャーシはプラを形成するためにひとまとめにされます。

グインモジュールのシステム開発およびまた、スロット・プロファイルはどのピ

テ ス ト を タ ー ゲ ッ ト と し て い ま す。

ンがユーザ定義されたピンかを決めます。

OpenVPX では、スタンダード・ディベロ

バックプレーン・プロファイルのトポロジ

スロット・プロファイルはペイロードかス

ップメント・シャーシを大・中・小の 3 つOpenVPX はペイロードカード、スイ

イッチのいずれかに分類されます。ペイのサイズで定義します。スタンダード・ッチカード、ペリフェラルカードなどのロード・スロットはさらに、周辺装置、ス

ディベロップメント・シャーシはさらに組み合わせでさまざまなトポロジを構

トレージ、ブリッジなどのサブカテゴリ

6U か 3U の高さ、強制空冷あるいはコ成する事ができます。ここではそのトーに分類されます、但し制限はありません。 ンダクションクールのモジュールを考慮

ポロジ（接続形態）について説明します。

これら 4 つのプロファイルは図７の様に、相互に関連しています。

しています。また、全てのシャーシ・プ
３．Standard Development Chassis

ロファイルにおいて、ユーザ定義ピンは

Proﬁles

殆どがリア・トランジション・モジュール

スタンダード・ディベロップメント・を使用することを想定しています。

図５

6U スタンダード・ディベロップメン
ト・シャーシ・プロファイル名の構成

カテゴリタイプ

バックプレーン
電源

シャーシタイプ

フォーム
ファクタ

スロット数

電源

冷却タイプ

バックプレーン
プロファイル名

シャーシ
マネージャ

CHAS6-UUU-vv-WWW-x-YYY-z-bpn

このトポロジはスター接続で、中央に 1
つ又は複数のスイッチを置いた構成です。
・6U 16-slot：BKP6-CEN16-11.2.2-n（2シャーシ・プロファイルは以下の規則
でプロファイル名を定義しています。

CEN-Centralized

４．Module Proﬁles
モジュール・プロファイルは以下の規則でプロファイル名を定義します。

枚のスイッチカード＋ 14 枚のペイロ
ードカード）
・6U 5-slot：BKP6-CEN05-11.2.5-n（1MOD：モジュール・カテゴリ

枚のスイッチカード＋ 4 枚のペイロ

u：フォームファクタ（3U 又は 6U）ードカード）

3= 3U VPX, 6=6U VPX

・6U 12-slot：BKP6-CEN12-11.2.9-n（2http://www.mish.co.jp3

図７

各プロファイル間の相関図

Module Proﬁle

図９

Slot ProﬁleBackplane ProﬁleChassis Proﬁle

S
E

ピン配置
ユーティリティ信号

Diﬀ
P1/
J1

Data Plane-4 Fat Pipes

S
E

Diﬀ
P2/
J2

Expansion Plane-32 pairs

S
E

Diﬀ
P3/
J3

User Deﬁned
Utility Plane

バックプレーン
プロファイルスロットプロファイル
互換性

スロットプロファイル

コネクタタイプ

コネクタタイプ

高さ

高さ

Key

SE
P0/J0

Utility Plane

コミュニケーション
プレーン・トポロジ

通信プロトコル

SLT6-PAY-4F1Q2U2T-10.201 のスロ
ット・プロファイル

Key

高さ

高さ
S
E

User Deﬁned

User Deﬁned

Diﬀ
P4/
J4

Control Plane-2 Ultra-Thin Pipes

冷却

冷却

ピッチ

ピッチ互換性Control Plane-2 Thin Pipes

ピッチ

S
E

Diﬀ
P5/
J5

S
E

Diﬀ
P6/
J6

User Deﬁned

Key

図８

6U 16-slot BKP6-CEN16-11.2.2-n のセントラライズ・トポロジ

Slot numbers
are logical,
physical slot
numbers may
be diﬀerent
Expansion
Plane
(DFP)

Switch/Management

Payload Slots
VPX
1

VPX
2

VPX
3

VPX
4

VPX
5

VPX
6

VPX
7

Expan
Plane

Expan
Plane

Expan
Plane

Expan
Plane

Expan
Plane

Expan
Plane

Expan
Plane

VPX
8

VPX
9

上から、

Payload Slots

P0/J0：ユーティリティ・プレーン

VPX
10

VPX
11

VPX
12

VPX
13

VPX
14

VPX
15

VPX
16

Expan
Plane

Expan
Plane

Expan
Plane

Expan
Plane

Expan
Plane

Expan
Plane

Expan
Plane

P1/J1：デ ー タ・ プ レ ー ン（4x FP） 及
びユーティリティ・プレーンの} FP

Data Plane
(FP)

Data
Plane

Data
Plane

Data
Plane

Data
Plane

Data
Plane

Data
Plane

Data
Plane

Data
SwitchData
Switch

Data
Plane

Data
Plane

Data
Plane

Data
Plane

Data
Plane

Data
Plane

Data
Plane

pairs）、ユーザ定義
} FP

} TP
Control Plane(UTP)

ContrlPlane

ContrlPlane

ContrlPlane

ContrlPlane

ContrlPlane

ContrlPlane

ContrlPlane

ContrlSwitchContrlSwitchContrlPlane

ContrlPlane

ContrlPlane

ContrlPlane

ContrlPlane

Contrl
Plane

IPMC

IPMC

IPMC

IPMC

IPMC

IPMC

IPMC

ChMC

ChMC

IPMC

IPMC

IPMC

IPMC

IPMC

IPMC

ードカード）
・3U 10-slot：BKP3-CEN10-15.2.4-n（2枚のスイッチカード＋ 8 枚のペイロ
ードカード）
・3U 6-slot：BKP3-CEN06-15.2.12-n（階層スイッチ構成）
これ以外にスイッチスロットを使用
せず、ペイロードスロットに SBC など

P4/J4：ユーザ定義、コントロール・プ
P5/J5：ユーザ定義
P6/J6：ユーザ定義

IPMC

２．ペリフェラル・スロット・プロフ

Utility Plane
Includes Power枚のスイッチカード＋ 10 枚のペイロ

P3/J3：ユーザ定義
レーン（2x UTP, 2x TP）

ContrlPlane} UTP
Management
Plane (IPMB)

一部、ユーザ定義
P2/J2：エクスパンション・プレーン（32ァイル・3U 6-slot：BKP3-CEN06-15.2.10-n（1枚のペイロードカード＋ 5 枚のペリ
フェラルカード）

図 10

SLT6-PER-4F-10.3.1

SLT6-PER-4F-10.3.1 のスロット・
プロファイルUtility Plane

・3U 9-slot：BKP3-CEN09-15.2.11-n（1枚のペイロードカード＋ 8 枚のペリ
フェラルカード）

SE
P0/J0
S
E

Diﬀ
P1/
J1

Data Plane-4 Fat Pipes

S
E

Diﬀ
P2/
J2

User Deﬁned

S
E

Diﬀ
P3/
J3

User Deﬁned
Utility Plane

これ以外に、DIS=Distributed トポロ

Keyジ、HYB=Hybrid ト ポ ロ ジ が あ り ま すがここでの説明は省略します。

を使用して複数のペリフェラルカードを接続する構成もあります。
・6U 9-slot：BKP6-CEN09-11.2.13-n（１枚のペイロードカード＋ 8 枚のペリ
フェラルカード）

スロット・プロファイル

フェラルカード）

4

MISH International Co., Ltd.

User Deﬁned

S
E

Diﬀ
P4/
J4

User Deﬁned

ここでは 6U スロット・プロファイ
ルの例をいくつか紹介します。

・3U 3-slot：BKP3-CEN03-15.2.9-n（1枚のペイロードカード＋ 2 枚のペリKey

１．ペイロード・スロット・プロファイル

SLT6-PAY-4F1Q2U2T-10.201

S
E

Diﬀ
P5/
J5

S
E

Diﬀ
P6/
J6

Key

MISH Tech Journal 2012 SUMMER

上から、ファイル ”SLT6-PER-4F-10.3.1” に対応します。 ング、インベントリ管理、イベントログ、
下表は 6U ペリフェラルカードのモ

P0/J0：ユーティリティ・プレーン

Control Plane：トラフィックを制御する為、ジュール・プロファイルです。

P1/J1：デ ー タ・ プ レ ー ン（4x FP） 及
びユーティリティ・プレーンのMOD6-PER-4F-12.3.1-n のモジュール・プロファイル

表２

一部、ユーザ定義
P2/J2：ユーザ定義

Proﬁle Name

P3/J3：ユーザ定義
P4/J4：ユーザ定義、コントロール・プ
レーン（2x UTP, 2x TP）
P5/J5：ユーザ定義
P6/J6：ユーザ定義

モジュール・プロファイル

故障検出などを定義します。
システムレベルでの通信経路を定義します。
Data Plane：システム内の、ピア・ツー・ピア、Data Plane 4FP

高スループットのデータ転送を定義します。

DP01 DP02 DP03 DP04

Expansion Plane：システム内の特定のMOD6-PER-4F-12.3.1-1

SRIO 1.3 at 3.125Gbaud

MOD6-PER-4F-12.3.1-2

PCIe Gen1

MOD6-PER-4F-12.3.1-3

PCIe Gen2

MOD6-PER-4F-12.3.1-4

10GBASE-BX4

これら 5 つのプレーンの定義でモジュー

MOD6-PER-4F-12.3.1-5

10GBASE-KX4

MOD6-PER-4F-12.3.1-6

SRIO 2.0 at 5.0Gbaudル（ボード）間の相互運用を実現しています。

MOD6-PER-4F-12.3.1-7

SRIO 2.0 at 6.25Gbaud

2 つのモジュール間でのデータ共有を意図したデータ転送機構を定義します。

この様にバックプレーン、シャーシ、

MOD6-PER-4F-12.3.1-8

SRIO 2.1 at 5.0Gbaud

モジュールが固有のプロファイルを持MOD6-PER-4F-12.3.1-9

SRIO 2.1 at 6.25Gbaudっており、それらを正しく組み合わせ

ここではモジュール・プロファイル

る事でシステムとしての相互運用を可の例を紹介します。

プレーンの定義

能 に し た の が OpenVPX 規 格 ”ANSI/

１．6U ペイロードカード

OpenVPX で は Utility/Management/

説明する事はできませんので詳細は規MOD6-PAY-4F1Q2U2T-12.2.1-nControl/Data/Expansion の 5 つの Plane

格書をご確認いただきたいと思います。

このモジュール・プロファイル ”MOD6-が定義されています。

PAY-4F1Q2U2T-12.2.1-n” は、前述のスロ

図 11

ッ ト・プ ロ フ ァ イ ル ”SLT6-PAY-4F1Q2U

ュール・プロファイルです。
このプロファイルではデータ・プレ
ーンに 4 本の Fat Pipe を定義しており、また、ANSI/VITA 65 の拡張としてバックプレーン上を光で通信する VITA 66

5 つの Plane
VPX
1

VPX
2

VPX
3

VPX
4

Expansion
Plane
(DFP)

Expan
Plane

Expan
Plane

Expan
Plane

Expan
Plane

Data Plane
(FP)

Data
Plane

Data
Plane

Data
Plane

Data
Plane

Data
SwitchControl Plane(UTP)

ContrlPlane

ContrlPlane

ContrlPlane

ContrlPlane

ContrlSwitchManagement
Plane (IPMB)

IPMC

IPMC

IPMC

IPMC

ChMC

2T-10.2.1” に対応します。
表１は 6U ペイロードカードのモジ

VITA 65 です。ここでは、規格の全てを又は RF 信号を通す VITA 67 で更に高速

VPX
5な通信が期待されます。

} FP

この Fat Pipe でボード間の高速シリア
ル通信を行います。また、エクスパン
ション・プレーンには PCIe Gen1 又はGen2 を定義し、コントロール・プレー
ン で は 1000BASE-BX 又 は 1000BASE-Tを定義してボード間の通信を行います。

} UTP
} TP

} UTP

Utility Plane
Includes Power

２．6U ペリフェラルカード
MOD6-PER-4F-12.3.1-nUtility Plane：システム内の電源、クロこのモジュール・プロファイル ”MOD6-

ック、リセットの接続を定義します。

PER-4F-12.3.1-n” は、前述のスロット・プロ

Management Plane： ヘ ル ス モ ニ タ リ

表１

MOD6-PAY-4F1Q2U2T-12.2.1-n のモジュール・プロファイル
Proﬁle Name

Data Plane 4FP
DP01

DP02

DP03

DP04

Expansion Plane
PCIe Gen1

Control Plane 2UTPs

Control Plane 2TPs

CPutp01

CPtp01CPutp02

1000BASE-BX

CPtp02

MOD6-PAY-4F1Q2U2T-12.2.1-1

SRIO 1.3 at 3.125Gbaud

1000BASE-T

MOD6-PAY-4F1Q2U2T-12.2.1-2

SRIO 1.3 at 3.125Gbaud

PCIe Gen2

1000BASE-BX

1000BASE-T

MOD6-PAY-4F1Q2U2T-12.2.1-3

PCIe Gen1

PCIe Gen1

1000BASE-BX

1000BASE-T

MOD6-PAY-4F1Q2U2T-12.2.1-4

PCIe Gen2

PCIe Gen2

1000BASE-BX

1000BASE-T

MOD6-PAY-4F1Q2U2T-12.2.1-5

10GBASE-BX4

PCIe Gen1

1000BASE-BX

1000BASE-T

MOD6-PAY-4F1Q2U2T-12.2.1-6

10GBASE-BX4

PCIe Gen2

1000BASE-BX

1000BASE-T

MOD6-PAY-4F1Q2U2T-12.2.1-7

10GBASE-KX4

PCIe Gen1

1000BASE-BX

1000BASE-T

MOD6-PAY-4F1Q2U2T-12.2.1-8

10GBASE-KX4

PCIe Gen2

1000BASE-BX

1000BASE-T

MOD6-PAY-4F1Q2U2T-12.2.1-9

SRIO 2.0 at 5.0Gbaud

PCIe Gen2

1000BASE-BX

1000BASE-T

MOD6-PAY-4F1Q2U2T-12.2.1-10

SRIO 2.0 at 6.25Gbaud

PCIe Gen2

1000BASE-BX

1000BASE-T

MOD6-PAY-4F1Q2U2T-12.2.1-11

SRIO 2.1 at 5.0Gbaud

PCIe Gen2

1000BASE-BX

1000BASE-T

MOD6-PAY-4F1Q2U2T-12.2.1-12

SRIO 2.1 at 6.25Gbaud

PCIe Gen2

1000BASE-BX

1000BASE-T

http://www.mish.co.jp

5OpenVPXのシステム構成従来、防衛・産業分野で主流となっていた VME バスが今、大きな変革の時期を迎えています。高速シリアルファ
ブリックと言うとシステムを構成するのが難しいというイメージがあります
が、ここではその具体的な構成例を紹介し、OpenVPX のシステム構成を理解していきたいと思います。

OpenVPX
開発プラットフォーム

AV103 3U OpenVPX FPGA カード

します。
ボード上には FMC スロットを搭載しApisSys 社製 OpenVPX 5 スロット開発シャーシており、オプションの FMC A/D カードを搭載する事でアナログ RF 信号入力用のペリフェラル・カードとして使用することができます。
AF202 A/D FMC カード

FP が実装されています。また、Control
Plane にある 2 本の UTP で GbE 経由での制御を可能にしています。さらに、2本の UTP にユーザ定義のピンが準備さ
写真は ApisSys 社製 3U OpenVPX の 5

れています。これらのシリアル信号は全スロット開発シャーシです。バックプレて 中 央 に 位 置 す る Xilinx Virtex-6 FPGA

ーンはデータ・プレーンに 4 本の FP をに接続されており、フロントエンドからルーティングしており全てのスロット間の高速信号をハンドリングします。P2

で PCIe x4 の通信が可能となっています。

側には制御用の I2C 及び Ethernet、USB

ApisSys 社
3U バックプレーン・トポロジ

図 12Slot 1

Slot 2

P0

P0

P1

P1

Slot 3

Slot 4

Slot 5

P0

P0

P0

P1

P1

P1

Power
Utilities

インターフェイスが実装されていますので RTM 経由で PC からの制御が可能です。

図 14 は 3U OpenVPX システムの構成

下図にボードの内部ブロック図を示例です。ペイロード・スロットに Extreme

図 13

AV103

ボードブロック図AV103 3U VPX with FPGA and FMC slot

AF202 option

SE

SE
P2

SE

P2

P2

SE

Trigger

P2

P2

RTM

RTM

RTM

RTM

Input̲0

ADC

OutputClock

ADC

12 LVDSFPGA カードです。
P1 の Data Plane に は 2 本 の FP が 実装され、更に Expansion Plane に 1 本の6

MISH International Co., Ltd.

Fat Pipe x1

HA[0:23] LVDS

2x Ultra-thin Pipes

HB[0:21]

Gb Ethernet x2

I2C - CTRL

Internal Ref

AV103 は OpenVPX に対応した 3U のFat Pipe x2
LA[0:33] LVDS

Clocks x2

Clock Distribution
Fine Phase control

Ref

GTX x4

12 LVDS

Input
Clock

3U OpenVPX FPGA カード
AV103

P0

TriggermoduleInput̲1

RTM

Power Mngt
DC/DC

Power Mngt DC/
DC

FMC HPC

SE

システム構成例

25 MHzClock
Generation
200 MHz
350 MHz
2M36 350 MHz
QDRII+ SRAM

VIRTEX 6
FPGA

P1

LVDS pairs x26

LX195T/
SX315T

μController-2FFG1156

Monitoring

128 Mb Flash
Slave SelectMap
1 Gb BPI FlashI2C
10/100 Eth
USB

P2MISH Tech Journal 2012 SUMMER

Engineering 社製 XPedite7470 Core i7 CPU

OpenVPX システム構成例

図 14

ボードをインストールし、ペリフェラル・
スロットに ApisSys 社製 AV103 FPGA ボー
ドをインストールした構成です。AV103
は 1 枚のみで使用することができ、RTM
Peripheral Slot: AV103+AF202

Payload Slot: XPedite7470

を経由して PC から制御する事でアナログ

Intel
Corei7

QM67

P2

P1

P0

信号を取得する事ができます。AV103 はAD

大規模の Virtex-6 FPGA を搭載しています

AD

ので FPGA 内にユーザーロジックを実装する事が可能です。この場合、信号処理

Ethernet

した結果を PC 側に転送することもできまFPGAす。また、FPGA 内に PCIe インターフェ
イスを実装することで XPedite7470 への

uCon

データ転送が可能となります。

RTM
P2

P1

各ボードの仕様は表３、表４、表５

P0の通りです。
Utility Plane
Data Plane
Control Plane

弊社ではこの OpenVPX 開発プラットフォームをデモ機として準備しています。是非一度、OpenVPX の素晴らしさを体感してみてはいかがでしょうか。

XPedite7470 仕様

表３

表４

XPedite7470

仕様

CPU

Intel Core i7 クアッドコアプロセッサ
8GB DDR31333 ECC SDRAM

メモリー

AF202 仕様
仕様

アナログ入力部

AC カップリング
50 Ωインピーダンス
MMCX コネクタ

AD コンバータ

2 チャンネル
分解能：12bit
サンプリング周波数：
1.33 ～ 1.5GHz 又は
1.285 ～ 1.415 GHz※アセンブリオプションで選択

32MB NOR Flash
16GB NAND Flashグラフィック

3D グラフィックコントローラ ,Dual DVI-D

P0

I2C ポートP1

x4 PCIe FP to P1.A
x4 PCIe FP to P1.B
Two 1000BASE-BX Gigabit
Ethernet(or one 10/100/1000BASE-T port
to P1 and one port to P2)
X12d XMC P16 I/O

VPX

P2

1 10/100/1000Mbps Gigabit
Ethernet（オプション）
2 SATA ports（オプション）
2 USB 2.0 ports（オプション）
最大 2 RS-232/422/485 シリアル
3.3V GPIO（オプション）
2DVI グラフィックポート（オプション）
1 オーディオポート

PrPMC/XMC
サイト

32bit, 33MHz PCI bus（PMC インターフェイス）x4 PCIe port（XMC インターフェイス）X12d P16 I/O サポート

ソフトウェアサポート

Linux BSP
Wind River VxWorks BSP
QNX Neutrino BSP
Green Hills INTEGRITY BSPWindows drivers

物理的仕様

3U VPX-REDI コンダクション又はエアクール・フォームファクタ
寸法：100mm x 160mm
0.8 インチピッチ（半田面カバー無し）
0.85 及び 1.0 インチピッチ（半田面カバーあり）

耐環境仕様

ラガダイズレベル 1, 3, 5対応

1.5Gsps
Fin=500MHz-1dBFS性能
1.5Gsps
Fin=1GHz-1daBFSク
ロック

AV103 仕様

表５

AF202

SNR：57dBFS
SFDR：65sBc
ENOB：9.1bits

AV103

仕様

FPGA

Xilinx Virtex-6 LX195T/LX240T/
SX315T/SX475T

メモリー

128Mbit SelectMAP Flash

2M36 QDRII+ SRAM
1Gbit BPI FlashVPX

SNR：58dBFS
SFDR：65dBc
ENOB：9.3bits

内部
クロック

1.33 ～ 1.5GHz 又は
1.285 ～ 1.415GHz※アセンブリオプションで選択

外部
クロック

周波数：500MHz ～ 1.5GHz
レベル：10dBm ～ 15dBm
MMCX コネクタ , 50 Ω

外部出力
クロック

周波数：サンプリングクロック
レベル：0dBm
MMCX コネクタ , 50 Ω

外部リファ
レンス

周波数：10MHz ～ 100MHz
レベル：10dBm ～ 15dBm
MMCX コネクタ , 50 Ω

トリガー

レベル：0 ～ 2Vpp
MMCX コネクタ

FMC インターフェイス

HPC サポート

ソフトウェアサポート

Windows XP 及び 7
Linux

ファームウェア
サポート

VHDL サンプルコード
Xilinx ISE 13 対応

耐環境仕様

エアクール：EAC4 及び EAC6
コンダクションクール：ECC3

P0

I2C port

P1

Two FP for Data Plane
One FP for Expansion Plane
Two UTP for Control Plane
Two UTP for User Deﬁned

P2

USB 2.0
10/100 Ethernet
28 LVDS ペア
VITA 57 FMC 規格互換
HPC 対応（最大差動 80 ペア）
4 本の高速シリアルリンク
6.25Gbit/s（full duplex）

FMC

32bit 80MHz マイクロコントローラ
マイクロ
コントローラ USB2.0 及び 10/100Ethernet サポート
ファーム
ウェア

VHDL サンプルコード
Xilinx ISE12 対応

ソフトウェアサポート

Windows XP
Windows 7
Linux

耐環境仕様

エアクール：EAC4 及び EAC6
コンダクションクール：ECC3
コンダクションクール：ECC4（consult factory）

http://www.mish.co.jp

7

FPGAの
最新動向

FPGA は半導体の製造プロセスの微細化に伴って年々進化を遂げています。
Xilinx 社は 28nm の最新プロセスを使って低消費電力を実現した 7 シリーズを順次リリースしていきます。7 シリー ズ は ARTIX, KINTEX, VIRTEX の3 つのグレードでリリースされます。
ここでは FPGA の最新動向について触れてみたいと思います。

Model 78760：PCIe

しても最高性能の VIRTEX を選択した製

Xilinx 7 シリーズ

Model 53760：3U VPX

品が今後順次リリースされてきます。

の 6 種類がリリースされています。全
てのモデルは Model 71760 の設計をベPENTEK Onyx
シリーズ

ースとしており、ユーザの用途に合わ
せてプラットフォームを選択できる様

PENTEK 社は市場に先駆けて Virtex 7

バリエーションを取り揃えています。

を 搭 載 し た 組 み 込 み 用 A/D ボ ー ド ”
Onyx シリーズ ” をリリースいたしましXilinx 社最新の７シリーズは、低消費た。Onyx は既存の Virtex 6 を搭載した

電力低コストの ARTIX、低消費電力でシリーズ ”Cobalt シリーズ ” の上位機種

Virtex-6 と 同 等 の 性 能 を 兼 ね 備 え たの位置付けとなります。現在リリース

KINTEX、大容量・最高性能の VIRTEX のされている Onyx シリーズのモデルは、

3 つのグレードでリリースされます。

Model 71760：XMC

ARTIX は従来の Spartan-6 を更に低消費

Model 72760：6U cPCI（4CH）

電力にして更に低価格を実現したモデ

Model 73760：3U cPCI

ルです。KINTEX は従来の Virtex-6 を更Model 74760：6U cPCI（8CH）

図 16 に Model 71760 の ブ ロ ッ ク 図に低消費電力にして価格と性能のバラ
ン ス の と れ た モ デ ル で す。VIRTEX は
Virtex-6 を更に大容量にして高速シリア

図 16

Model 71760 ブロックダイアグラム

ル通信の速度なども向上した最高性能のハイエンドモデルです。
図 15

Sample Clk /Reference Clk In

Xilinx ７シリーズ

LOW
POWER

HIGH
PERFORMANCEVIRTEX

7

LOW
LOWER

KINTEX

7

LOWESTARTIXHIGHESTHIGHER

7

HIGH

Gate / Trigger /Sync / PPS

TIMING BUS
GENERATORTTL Gate / Trig
TTL Sync / PPS

Clock / Sync /Gate / PPS

Sample Clk
Reset
Gate A
Gate B
Sync / PPS A
Sync / PPS B

A/D Clock/Sync Bus

RF In

RF In

RF In

RF In

RF
XFORMRRFXFORMRRFXFORMRRFXFORMR

200 MHz
16-BIT A/D

200 MHz
16-BIT A/D

200 MHz
16-BIT A/D

200 MHz
16-BIT A/D

16

16

16

16

VIRTEX-7 FPGA
VX330T, VX485T or VX690T

VCXO

Timing BusGTXGTX GTXLVCS

XILINX UNIFIED FPGA SERIES
32

弊社製品は高速で A/D サンプリング

DDR3
SDRAM
1GB

32
DDR3
SDRAM
1GB

32

32

16

DDR3
SDRAM
1GB

DDR3
SDRAM
1GB

Conﬁg
FLASH
128 MB

8X

する事を得意としており、FPGA に関し

PCle
Gen3 x8てもその広帯域の信号を受け取って、高速な信号処理を実装して使用する事が殆どです。よって、7 シリーズに関

8

MISH International Co., Ltd.

P15
XMC

4X

4X

48X

Gigabit
FPGA
Serial I/O
GPIO(option 105) (option 104)
P16
XMC

P14
PMC

MISH Tech Journal 2012 SUMMERを紹介します。

表６

PENTEK Model71760 概略仕様
Model 71760

仕様

アナログ入力部

AC カップリング
フルスケール +8dBm
50 Ωインピーダンス
SSMC コネクタ

AD コンバータ

4 チャンネル ADS5485
分解能：16bit
サンプリング周波数：10MHz ～ 200MHz

入力は 4CH のアナログ信号入力端子が あ り、4CH は そ れ ぞ れ 200MHz、16bit の AD コンバータで同時サンプリングされ Virtex 7 FPGA に入力されます。
Virtex 7 は標準で VX330T が実装されて

内部 VCXO

10 ～ 810MHz（プログラマブル）

外部クロック

0 ～ +10dBm
SSMC コネクタ
AC カップリング

いますが、オプションで VX485T 又は
VX690T を 選 択 す る 事 も 可 能 で す。

クロック

FPGA の外部には A/D 取得データ格納用 と し て 1GB の DDR3 SDRAM が 4 バ

クロックディバイダ

1, 2, 4, 8, 16

外部トリガー

SSMC コネクタ
LVTTL

FPGA

することができます。ホストインター

標準：XC7VX330T-2
オプション：XC7VX485T-2 又は XC7VX690T-2

メモリー

1GB DDR3 SDRAM x 4bank

フ ェ イ ス は 8 レ ー ン の PCI Express

ホストインターフェイス

X8 PCI Express Gen1,2,3

環境仕様

動作温度：0 ～ 50℃
保存温度：-20 ～ 90℃
湿度：0 ～ 95% * 結露なし

ンク実装されていますので高速サンプ
リングデータを取りこぼす事無く保存（Gen3）を実装しており、高速にホス
ト側のシステムメモリに転送することができます。また、XMC の P16 にはギ
ガビットの高速シリアルが出力されて
い ま す の で、FPGA 内 に SRIO, 10GigE

XMC などの I/O カードが VME, cPCI, PCI

力、IP コアコスト、開発期間を削減などの IP コアを実装することでバック等のベースボードに搭載するカードとします。

プレーンのシリアルファブリックを通して標準的に使用されてきました。但してストレージカードなどにデータをし、ベースボードとのインターフェイ

この様に FMC は FPGA の I/O モジュ

転送することも可能です。無線通信・スの汎用性を保つ為に PCI バスが採用ールとして最適な規格ですが、柔軟性がレーダー・デジタルビームフォームなされており、バスのボトルネック（帯ある反面、互換性が保てないという事もどの用途に最適です。

域の制限）があります。また、XMC に事実です。例えば、4DSP 社の FMC カー

ついては高速シリアルバスを採用する

ドを Delphi 社の PCIe キャリアカード

事で、帯域は広がったのですがシリアに搭載しようとした場合は FMC のイン

ルの通信プロトコル（PCIe, SRIO など）

ターフェイスが異なるためキャリアカ

FMC（FPGA Mezzanine Card）

を実装してベースボードとの互換性をードの FPGA ロジックを FMC のインタ維持する必要があります。

ーフェイスに合わせこむ必要がありま2008 年に ANSI/VITA 57.1 として規格

FMC 規格は柔軟性と高速性を兼ね備化された FMC は、近年様々なボードサ

えた FPGA インターフェイスに最適化

プライヤから多種の製品がリリースさされた規格と言えます。

表６が概略の仕様となります。

れています。
4DSP 社製

2Ch ADC&2Ch DAC ボード

す。
Delphi 社製 FMC キャリアカード PCE-315

FMC には以下の様な特徴があります。
FMC 規格の優位性◆データ・スループット：
メザニンカードとキャリアカード間
全体の帯域幅は 40Gb/s の転送能力を持っています。

つ い て、ANSI/VITA 57.2 で FMC の 配 置◆ゼロ・レイテンシ：

およびパフォーマンス・ケイパビリティ

プロトコルのオーバーヘッドを削除の自動認識を提供するためにメタデーすることでレイテンシをなくし、デタ・スタンダードを定義します。また、ータを確実に転送します。

ANSI/VITA 57.3 は、FMC モジュールと通◆標準プロトコル不要：
写真は 4DSP 社の FMC150 というア
ナログ I/O FMC モジュールです。FMC
は名前の通り FPGA 用の I/O として規格 化 さ れ ま し た。 従 来 は PMC 又 は

ANSI/VITA ではこの互換性の問題に信するために使用されるキャリアカー

PCI、PCI Express や Serial RapidIO な

ド FPGA に実装するロジック・インター

どの標準プロトコル規格を実装する

フェースを定義します。ANSI/VITA 57.2

必要はありません。

及び 57.3 によって様々な FMC 製品が、◆開発コスト：
システム設計が最小限になり、消費電

今後自由に搭載できる事を期待しています。

http://www.mish.co.jp

9OpenVPX

新 製品

今回は OpenVPX の新製品をピックアップしてご紹介します。
■ Mercury Computer Systems 社製 HDS6601■ Creative Electronic Systems 社製 RIOV-2478■ Galleon 社製 VPX3-D2SSD■ Extreme Engineering Solutions 社製 XPand1000

E5-2648L プロセッサはコア間のデータ共有の為、20MB のHDS6601

大 容 量 キ ャ ッ シ ュ を 持 っ て い ま す。 ま た、 オ ン ボ ー ド のMercury Computer Systems 社製 HDS6601 は最新の Sandy

Virtex 6 FPGA は デ ー タ プ レ ー ン の デ ー タ 転 送 の 為、SRIO

Bridge マイクロアーキテクチャを採用したオクタルコアの（Gen2）又は 10GbE のプロトコルを実装する事ができます。

64-bit Xeon”E5-2648LE” をデュアルで実装した計 16 コアの高高速信号処理又は画像処理など大量のデータ処理に最適です。

性 能 プ ロ セ ッ サ ボ ー ド で す。2 つ の CPU は 2 本 の QPI

ブロック図と概略仕様をご参照ください。

（QuickPath Interconnect）で接続されており、1 本で 25.6GB/
sec、2 本で 51.2GB/sec の性能を持っています。HDS6601 は

表７

仕

2 つのプロセッサ上で単一カーネルの NUMA-aware を走らせ、信じられないほどの演算処理性能を備えています。

クロック

1.8GHz

演算性能

460GFLOPS（最大）プロセッサ間 I/F

QPI 2 x 25.6GB/sec

メモリー

32GB DDR3-1600 ECC / CPU
帯域：102GB/sec

BIOS SPI flash

Dual 8MB partitions

NAND flash

8GB SATA interface

FPGA

HX250T 又は HX380T

Ethernet

2x 1000BASE-BX to P4（Control Plane）
1x 10/100/1000BASE-T to P4（RTM）
10/100/1000BASE-T to front panel or backplane

IPMI

オンボード IPMI コントローラ
電圧、温度モニタ
電源・リセットコントロール

HDS6601 ブロック図

DDR3
SDRAM

DDR3
SDRAM

DDR3
SDRAM

DDR3
SDRAM

8GB
+
ECC

8GB
+
ECC

8GB
+
ECC

8GB
+
ECC

8GB
+
ECC

8GB
+
ECC

Air-cooled
only

Intel
Xeon
E5-2648L
8-core4x SERDES

POET FPGA

P1

4x SERDES

USB
eSATApDMI PECI

X8 PCle2

To IPMC

SMLink

PCH

LPC
RTC

X18 PCle2

RJ45

Intel
GigE
Controller
TPM

RTC
Subsystem

P3

X8 PCle2

X4 PCleUSB

P2

X8 PCle2

RS-232SATA

MUX

1000BASE-BX
1000BASE-BX
1000BASE-T
P4
1000BASE-T

X8 PCle2
X8 PCle2

To IPMCP5

X16 PCle2

USB to P3

OpenVPX

4x SERDES

X8 PCle2

USB

Management
plane

UtilityPlane

P0

4x SERDES

DDR3
1600

DDR3
1600

QPI x 2

DDR3
1600

DDR3
1600

DDR3
1600

DDR3
1600

DDR3
1600

DDR3
1600

Intel
Xeon
E5-2648L
8-core

IPMC

Data
Plane

DDR3
SDRAM

Expansion
Plane

8GB
+
ECC

DDR3
SDRAM

Mezzanine
I/O Plane

8GB
+
ECC

DDR3
SDRAM

USB
SATA
SATA

P6

Mezzanine
I/O Plane

DDR3
SDRAM

Expansion
Plane

FRONT PANEL

Voltage/
Current/
ThermalSensors

Mezzanine
I/O Plane

図 17様Intel Octal-core Xeon
E5-2648L

プロセッサ

各プロセッサは約 230GFLOPS（最大）、合計 460GFLOPS の

uDB9

HDS6601 概略仕様

IPMB-A 及び IPMB-B

Data plane

Dual 4x SRIO 又は 10GbE

Expansion plane

Dual x16 又は Dual x8 PCIeControl plane

Dual 1000BASE-BX

その他 I/O

RS-232, RS-422
USB 2.0eSATA, SATA
Single-end GPIO

サイズ

6U OpenVPX, 1.0” slot pitch

環境仕様

動作温度：0 ～ 40℃
保存温度：-40 ～ +85℃
湿度：10 ～ 90%, 結露無し

耐環境仕様

Level1, Level3 対応

RIOV-2478
Creative Electronic Systems 社製 RIOV-2478 はオクタルコアのFreescale QorIQ P4080 を搭載したプロセッサボードです。最大
4GB の DDR3 SDRAM をデュアルで実装しており、各チャンネルは10GB/sec（最大）の帯域を持っています。オンボードのクロスポイ
ント・スイッチ（40x40）はプログラム可能で、ペイロード用のモジュール・プロファイルを構成する事ができます。ボード上には
XMC サイトがあり、XMC カードを搭載して使用する事ができます。

10

MISH International Co., Ltd.

表８

RIOV-2478 概略仕様
仕
プロセッサ

様

Freescale octal-core QorIQ P4080

クロック

1.5GHzメモリー

4GB DDR3-SDRAM ECC
帯域：10GB/sec（per ch）

NAND flash

4GB

NOR flash

128/256MB

NVRAM

256KB

Crosspoint Switch

3x PCIe x4 on VPX-P1/P2 and XMC
2x SRIO x4 on VPX-P1/P2 and XMC
2x 10GbE XAUI on VPX-P1/P2 and XMC
8x GbE SCMII on VPX-P1/P2 and XMC
1x UART serial on VPX-P2
3x UART serial on front panel
1x Aurora debug port on VPX-P2

XMC サイト

VITA 42.2/VITA 42.3/VITA 42.6
20x User I/O

サイズ

3U OpenVPX

2012 年夏の新製品

VPX3-D4SSD
Galleon 社製 VPX3-D4SSD は最大 2TBの容量を持つ SSD ストレージモジュー
ルです。インターフェイスは SATA-II を採用しており、最大 1GB/sec のリードライト性能を持っています。写真は容量の小さいモデルで、1 スロット幅（1.0”pitch）にインストールする事ができます
が、最大容量（2TB）を実装した場合は 2
スロット幅が必要となります。SBC と接仕様記録メディア2.5” SATA SSD

容量2TB（最大）ホストインターフェイス

SATA-II 3Gbps

OpenVPX

Storage Module Proﬁles（P2 使用）

動作温度-40 ～ +85℃（*Conduction Cool）

保存温度-55 ～ +95℃（*Conduction Cool）

MIL 仕様MIL-STD-810F 互換

続して外部記録用ドライブとして使用する事ができます。UAV や UGV などの無人機の記録メディアとして最適です。
図 18

VPX3-D4SSD 概略仕様

表９

受託開発

弊社ではこれらＣＰＵボードを組み合わせた受託開発も承っております。
ソフトウェア開発及びハードウェアの設計開発も可能ですのでお気軽にご相談ください。

VPX3-D4SSD の構成例
SBC

VPX3-D4SSD◤ 展示会情報 ◥VPX3-D4SSD

2012 年 5 月

IntelCorei7

QM67

SATA SSD

SATA SSD

SATA SSD

SATA SSD

SATA SSD

SATA SSD

SATA SSD

SATA SSDESEC 組込みシステム開発技術展（東京ビッグサイト）

http://www.esec.jp

2012 年 7 月

WTP ワイヤレス・テクノロジー・
パーク（パシフィコ横浜）

http://www.wt-park.com
SATA

SATA

Control Plane

2012 年 11 月

Embedded Technology（パシフィコ横浜）

XPand1000

http://www.jasa.or.jp/et/ET2012

インターフェイスやシリアルポートが出力されています。2 つのスロット間

クトップ・シャーシです。中央に VPX

は x4 の PCIe で接続されており、データ・

ス ロ ッ ト が 前 後 2 ス ロ ッ ト あ り、

プレーンで PCIe のデータ転送が可能でConduction Cool に対応した 3U モジュ

す。OpenVPX の導入用として最適です。

おわりにールを２枚インストールする事ができ
XPand1000 バックプレーン・トポロジ
Slot 1VPX SBC 1

Slot 2VPX SBC 2

3.3V.5V.
12V. -12V

3.3V.5V.
12V. -12V

J10

J20

XMC
DVI 0

J21

Serial
0&1

USB

J12

J22

eSATA

SATA

USB

SATA

eSATA

GbE 1

HDMI

USB

USB

GbE 1
Serial
0&1

GbE 0
A
B

ETH

J11

x4 PCleETH

Channel B

XMC
DVI 0
XMC
DVI 1

ETH

1000BASE-BX

Channel A

Front
Panel

ETH

GbE 0

A
B

XPand1000
Reset
SwitchATX Connector& Power Switch

Back
Panel

HDMI

ており、バックパネルには HDMI ビデオ

図 19

SerialUSB, eSATA などの外部 I/O が出力されSerial

ま す。 フ ロ ン ト パ ネ ル に は Ethernet,

テックジャーナルでは、これからも出来る限りお客様に有効となる情報を提供していきたいと思います。今後ともどうぞよろしくお願いいたします。

http://www.mish.co.jp

11☟ ﹃ミッシュ・テックジャーナル﹄次回発行をお楽しみに！

Extreme Engineering Solutions 社 製
XPand1000 は 3U OpenVPX 開発用デスFast, Flexible, and Customer-Focused Embedded Solutions!

OpenVPX

エンベデッド・コンピューティング・ソリューション

by Extreme Engineering Solutions

ANSI/VITA 65でOpenVPXが規格化されたことによって、VPXシステムのインテグレーションは劇的に改善されます。今まで、VPXシステムは複数ベンダ間での相互運用性（互換性）を確立するのが困難でしたが、これからはスムーズなインテグレーションが可能になります。
Extreme Engineering Solution（s X-ES）社は2002年にアメリカのWisconsin州Middletonにて設立されたシングルボードコンピュータ・周辺装置
及びソフトウェアのエンジニアリング・カンパニーです。元々はエンベデッド・コンピュータ業界で長年の経験を持った人材が集まって設立したプ
ライベートカンパニーですが、現在はエンベディッド業界のマーケットリーダーとして急成長しています。X-ESはOpenVPXのソリューションを提供するEmbedded Computingのエキスパートとして、航空宇宙や防衛、産業機器や医療などの幅広い分野に最適なソリューションをご提案します。