CMOS ICアプリケーションノート

WLP活用の手引き

Rev.1.0_03© ABLIC Inc., 2014
本資料は半導体実装技術者の方を対象に、超小型WLP (Wafer Level Package) の実装上の取り扱いについて記載した参考資料です。
推奨条件について、使用される材料、条件、環境などによって変更が必要になる場合があります。
製品の保証は、製品単体での保証とさせていただきます。お客様の実装条件などによる製品劣化や特性変化などは保証範囲外とさせていただきます。
CMOS ICの品質保証システム、使用上の注意、各製品の詳細、仕様については、弊社Webサイトおよびデータシートにてご確認ください。
【対象パッケージ】・WLP-4・WLP-6・WLP-81CMOS ICアプリケーションノート
Rev.1.0_03

WLP活用の手引き

目次

1. 概要 ........................................................................................................................................................... 3
2. 弊社のWLP ................................................................................................................................................ 3
2. 1構造 .................................................................................................................................................. 3

2. 2

弊社のWLP ....................................................................................................................................... 3

3. WLP実装プロセス ..................................................................................................................................... 5
3. 1

半田印刷工程 .................................................................................................................................... 53. 2

マウント工程 .................................................................................................................................... 7

3. 3

リフロー工程 .................................................................................................................................... 7

4. PCBの設計................................................................................................................................................. 84. 1

ランドサイズ .................................................................................................................................... 84. 2

ランド構造 ....................................................................................................................................... 95. 評価結果 (参考値) ................................................................................................................................... 10
5. 1

実装性評価結果 .............................................................................................................................. 105. 2

信頼性試験結果 .............................................................................................................................. 126. 注意事項 .................................................................................................................................................. 1226. 1

WLP取り扱い上の注意 ................................................................................................................... 126. 2

アンダーフィルについて ................................................................................................................ 126. 3

リペア ............................................................................................................................................ 126. 4

フロー実装 ..................................................................................................................................... 126. 5

X線検査 .......................................................................................................................................... 12

CMOS ICアプリケーションノート
Rev.1.0_03
1.

WLP活用の手引き

概要
WLPは、ウエハ加工するプロセスを利用して製造され、最後にダイサーなどで個片化されて個々のパッケージを形成します。
一般的な半導体パッケージ (樹脂封止型パッケージ) と比べて、封止材料やリードフレーム、さらにAuやCuなどのワイヤを使用しないため構造的にシンプルで、パッケージボディの小型、軽量化を実現可能です。
WLPは、ベアシリコンチップの表面に回路基板 (PCB) と接続するための端子 (半田バンプ) を形成し、フェイスダウンで回路基板へ接続しますので、高密度実装が可能になり、電子機器やモジュール全体の小型、薄型、軽量化にも貢献します。

2.

弊社のWLP
2. 1構造弊社製WLPの構造を図1に示します。LSI素子のAlパッドからCu再配線 (RDL) パターンを形成し、その上に半田バンプを配置しています。パッケージの表面は封止樹脂層で覆われていますので信頼性上も問題ありません。

半田バンプ (Sn-1.0Ag-0.5Cu)
封止樹脂
再配線 (Cu)

LSI 素子 (Si)Al Pad

絶縁膜
図1

2. 2

断面図

弊社のWLP

弊社製WLPの半田バンプ仕様例を表1に示します。
表1タイプ
WLP-4
WLP-6
WLP-8
注意

バンプ数
468

WLP半田バンプ仕様例
半田バンプ仕様
バンプ径
バンプ高0.20 mm0.25 mm
0.25 mm0.13 mm0.08 mm0.08 mm

バンプピッチ
0.50 mm0.40 mm0.50 mm1. 表1の半田バンプ仕様例は、2014年1月時点のもので、予告なく変更する場合があります。
2. 表1以外のバンプ仕様で新規WLPを設計する場合、バンプ数、バンプ径、バンプ高、バンプピッチなどの設計に制約がある場合があります。

3CMOS ICアプリケーションノート
Rev.1.0_03

WLP活用の手引き

2. 2. 1

備考

4

仕様例の半田バンプ寸法とレイアウト

図2

WLP-4

図4

WLP-8

図3

WLP-6

WLP製品ごとのパッケージ外形寸法図、キャリアテープ図、リール図、推奨ランド図などは弊社営業部までお問い合わせください。

CMOS ICアプリケーションノート
Rev.1.0_03
3.

WLP活用の手引き

WLP実装プロセス
WLPの実装は通常の表面実装 (SMT) と同様に半田印刷工程、パッケージマウント工程、リフロー工程を経て行われま
すが、各々の工程において樹脂封止型パッケージ以上に取り扱いの注意が必要です。
以下に、各工程の注意点を記載しますが、実際にご使用の際はお客様の生産工程に最適な条件設定をしてください。

3. 1

半田印刷工程WLPの実装工程のうち、半田印刷工程は実装後の品質に影響する重要な工程です。半田印刷性はパッケージとPCBの接続強度や信頼性試験結果を左右します。特に半田バンプ径が小さいWLPにおいては、印刷工程の半田抜け性を良好にする必要があります。半田印刷性に優れた半田ペーストや半田印刷マスクを使用してください。また、半田
印刷用メタルマスクの開口サイズや開口形状の工夫を要する場合もあります。

3. 1. 1

半田印刷マスク仕様

一般的にクリーム半田を印刷するときに使用するメタルマスクは、マスク厚が薄く、開口サイズが大きいほど半田抜け性が良くなります。特に半田印刷サイズが小さい場合、メタルマスクの厚みを薄くする必要があります。
また、マスクはレーザ加工によって開口したあとに、電解研磨処理をされたもののほうが開口部側壁の凹凸が少ないため、半田抜け性が優れています。
(1)

弊社評価例 (参考)弊社で評価したマスク開口サイズとマスク厚に関する印刷性評価結果を表2に示します。ただし、ご使用の印刷機、半田ペースト、マスクなどの条件によって結果は異なります。事前に確認いただいた上で条件を設定してください。
表2
マスク開口サイズ (D)半田印刷性評価結果 (参考)
マスク厚0.08 mm

0.16 mm≦D＜0.20 mm
0.20 mm≦D＜0.25 mm
0.25 mm≦D
備考1.  : 印刷性良好
 : 印刷難2. 評価条件
半田ペースト組成 : Sn-3.0Ag-0.5Cu
半田粒径 : 15 m ~ 25 m
マスク開口部 : 電解研磨処理品

0.10 mm0.12 mm






5

CMOS ICアプリケーションノート
Rev.1.0_03

WLP活用の手引き(2)

マスク開口形状
通常は、PCB側のランド径に合わせてマスク開口サイズを設定しますが、マスク開口サイズが小さい場合は半田印刷性が悪くなるため、下記を推奨します。
・開口形状を四角形 () にすること・PCB側のランド径よりも一回り大きくマスク開口サイズを設計すること

表3

マスク開口仕様例
推奨マスク開口形状、開口サイズ

PCB側のランド径

0.22 mm ~ 0.24 mm
0.20 mm ~ 0.22 mm

0.2 mmの場合

マスク開口形状 : 
マスク開口サイズ : 0.22 mm ~ 0.24 mm

マスク開口形状 : 
マスク開口サイズ : 0.20 mm ~ 0.22 mm
マスク

PCBランドサイズ : 0.2 mmの場合

図53. 1. 2

マスク開口仕様例

半田材料

半田ペースト (クリーム半田) は印刷性の良いものを使用してください。
(1)

推奨粒径
良好な印刷性を得るために半田粒径が小さい材料を使用してください。特にマスク開口サイズが小さい場合、25 m以下の粒径を推奨します。

(2)

組成例
Sn-3.0Ag-0.5Cu

3. 1. 3

印刷機

印刷位置精度の良い印刷機を使用し、半田ペーストがPCBに確実に印刷されるようにスキージ材質の選択、スキージ圧力、速度などの条件設定をしてください。印刷精度目安は25 m以内です。

6CMOS ICアプリケーションノート
Rev.1.0_03

3. 2

WLP活用の手引き

マウント工程
弊社製のWLPはすべてキャリアテープのポケットに収納されています。マウント工程は以下の手順で行ってください。
(1)

マウンタのピックアップノズルでキャリアテープポケットからWLPを取り出します。

注意1.
2.
(2)

吸引されたWLPは自動画像認識装置などの処理を行うことで位置補正され、あらかじめ設定されたPCB搭載位置へ運ばれます。

注意1.
2.
3.
3. 2. 1WLPをピックアップする際には過剰な衝撃を与えないように注意してください。
WLPがフィーダなどの振動によってポケット内で姿勢が変わっていると、ピックアップノズルがWLPに衝突し、破損する場合があります。フィーダのテープ送り時のWLPの姿勢を事前に確認してください。

WLPの位置補正をメカ的に行うことは決してしないでください。
パッケージ側面に触れるとWLPを損傷させることがあります。
WLPをPCBに搭載する際も過剰な荷重をかけて破損させないように注意してください。

マウンタ搭載精度

WLPの半田バンプは小さいので搭載精度の高いマウンタを使用してください。搭載精度目安は50 m以内です。

3. 3

リフロー工程
ご使用の半田ペーストに合わせた標準的な温度プロファイル設定で実装可能です。半田印刷量が少ない場合など、リフロー炉内の熱風でパッケージが飛ばされることがあります。搭載するWLPに応じた半田印刷量と風量の適正化をしてください。
パッケージの耐熱性からリフロー炉のピーク温度などに制限があります。耐熱性評価プロファイルは "5. 1. 2 耐熱性" を参照してください。

7

CMOS ICアプリケーションノート
Rev.1.0_03

WLP活用の手引き
4.

PCBの設計
4. 1

ランドサイズ
一般的に、PCBランドサイズの設計は、WLPの半田バンプ径に合わせることを推奨します。たとえば、WLPのバンプ径が0.25 mmの場合、PCBのランド径も0.25 mmにします。
ただし、WLP-4のようにバンプ径とランド径が異なることもあります。WLP-4のランド径は0.18 mm、バンプ径は0.20 mmです。
表4タイプ
WLP-4
WLP-6
WLP-8

4. 1. 1

備考8

WLP推奨ランド仕様
推奨ランド仕様
ランド径
ランドピッチ
0.18 mm0.25 mm0.25 mm0.50 mm0.40 mm0.50 mm

WLPの推奨ランド

図6

WLP-4

図8

WLP-8

図7WLP-6

WLP製品ごとのパッケージ外形寸法図、キャリアテープ図、リール図、推奨ランド図などは弊社営業部までお問い合わせください。

CMOS ICアプリケーションノート
Rev.1.0_03

4. 2

WLP活用の手引き

ランド構造
PCBのランド構造には、SMD (Solder Mask Defined) とNSMD (Non Solder Mask Defined) があります (図9、図10参照)。一般的に、NSMDのほうがランド側面にも半田を接合させることができるので、接合強度が向上すると言われています。しかし、半田ペーストを印刷するときの印刷条件やマスクの仕様 (開口サイズ、厚みなど) によっては、SMDのほうが印刷性が優れていることがあります。SMDとNSMDの選択は慎重に行ってください。
また、ランド間ショートを防ぐためすべてのランド間にソルダーレジストを形成することを推奨します。

ランドパターン

図 9 SMD

図11 SMD基板写真例

ソルダーレジスト

ランドパターン

図 10 NSMD

図12 NSMD基板写真例

9CMOS ICアプリケーションノート
Rev.1.0_03

WLP活用の手引き
5.

評価結果 (参考値)5. 1

実装性評価結果
弊社で実施した実装性評価結果を参考データとして下記に示します。お客様の実装条件や使用される材料 (PCBや半田材料など) によって異なる結果が出る場合がありますので、お客様による事前確認をしてください。

5. 1. 1

実装性表5

タイプ

バンプ数

バンプ径

固着強度

WLP-4
WLP-6

460.20 mm
0.25 mm

6.1 N
17.3 N

表6
試験項目

実装性評価結果
基板繰り返し基板曲げ試験
曲げ試験
合格
合格

合格
合格

実装性評価条件、判定基準
試験条件

落下試験

温度サイクル試験

合格
合格

合格
合格

判定基準

曲げスパン : 90 mm
基板繰り返し曲げ試験 押し込み量 : 1 mm
繰り返し回数 : 2000回
曲げスパン : 90 mm
基板曲げ試験
押し込み量 : 3 mm
抵抗値が初期値の2倍以下。
曲げ回数 : 1回
外観上問題ないこと。
WLPを実装した基板を100 gの治具に固定
落下高さ : 1.7 m
落下試験
落下回数 : 16回 (底面6回  他の5面  2回)
落下面 : コンクリート、鋼板
温度サイクル試験
Ta = 40C ⇔ 125C, 500 cycles
備考 実装性評価用サンプルはパッケージ内でデイジーチェーンを形成し、PCBとの接続抵抗値を測定しています。
表7項目
評価基板
半田ペーストマスク
リフロー雰囲気
アンダーフィル

10実装条件条件

材料 : FR4
厚み : 1 mm
粒径 : 15 m ~ 25 m
厚み : 100 m
開口サイズ : バンプ径と同サイズ
大気未使用

CMOS ICアプリケーションノート
Rev.1.0_03
温度 (C)WLP活用の手引き

300
250

235C ~ 245C200

2 1 7 C以上
30 s ~ 50 s

150
100
1 C/ s2 0 0 C ~ 230C500

図13
5. 1. 2時間 (s )

実装性評価に用いたリフロープロファイル (参考)

耐熱性

弊社で耐熱性を評価した際に用いたリフロープロファイルを図14に示します。
温度 (C)300

10 s max.

250

260C max.

200

2 1 7 C以上
60 s ~ 80 s

150
100
50

1 C/ s ~ 3 C/ s
2 1 7 C ~ 260C0備考

図14時間 (s )リフロー回数は3回まで対応可能。

パッケージ耐熱性評価に用いたリフロープロファイル (参考)11

CMOS ICアプリケーションノート
Rev.1.0_03

WLP活用の手引き

5. 2

信頼性試験結果
弊社で実施した信頼性試験結果を表8に示します。
表8
試験項目
高温バイアス試験
高温高湿バイアス試験
プレッシャークッカーバイアス試験
高温放置試験
低温放置試験
温度サイクル試験 (気相)
熱衝撃試験 (液相)備考 Vabs max. : 絶対最大定格

6.

信頼性試験結果
試験条件

Ta = 125°C, VDD = Vabs max.  0.9, 1000 h
Ta = 85°C, RH = 85%, VDD = VABS max.  0.9, 1000 h5Ta = 125°C, RH = 85%, P = 2  10 Pa,VDD = Vabs max.  0.9, 100 h
Ta = 150°C, 1000 h
Ta = 65°C, 1000 h
Ta = 150°C ⇔ 65°C, 各30分、200 cycles
Ta = 150°C ⇔ 65°C, 各5分、100 cycles

結果
合格
合格
合格
合格
合格
合格
合格

注意事項
6. 1

WLP取り扱い上の注意
WLPはプラスチックパッケージと異なり、パッケージ外周部を保護するものがありません。破損防止のためWLPの手扱いは極力避けてください。どうしても手扱いが必要な場合は、先端が樹脂製のバキュームピンセットなどを用いてWLP上面 (マーキング面) を吸引してください。金属製のピンセットでWLP側面に接触すると、WLPが破損することがありますので使用しないでください。

6. 2

アンダーフィルについて
弊社製のWLPにはアンダーフィルは不要です。アンダーフィル未使用で信頼性試験や実装性試験を実施して合格しています。アンダーフィルを使用した場合、材料の熱膨張差などによって未使用時よりも信頼性を低下させてしまうことがあります。どうしても使用される場合は、お客様で十分な評価を実施の上、材料選定をしてください。

6. 3

リペア
一度実装したWLPを取り外して、再実装することはできません。新たなWLPを搭載する場合は、PCBのランド表面を十分クリーニングし、新たな半田をPCBへ供給後、専用のリペア装置などを用いて実装してください。

6. 4

フロー実装
弊社製のWLPはフロー実装に対応していません。

6. 5

X線検査
WLP単体または、PCBへ実装後にWLPへX線を照射しないでください。製品特性が変わってしまう場合があります。

12免責事項 (取り扱い上の注意)
1.

本資料に記載のすべての情報 (製品データ、仕様、図、表、プログラム、アルゴリズム、応用回路例等) は本資料発行時点のものであり、予告なく変更することがあります。

2.

本資料に記載の回路例および使用方法は参考情報であり、量産設計を保証するものではありません。本資料に記載の情報を使用したことによる、本資料に記載の製品 (以下、本製品といいます) に起因しない損害や第三者の知的財産権等の権利に対する侵害に関し、弊社はその責任を負いません。

3.

本資料の記載に誤りがあり、それに起因する損害が生じた場合において、弊社はその責任を負いません。

4.

本資料に記載の範囲内の条件、特に絶対最大定格、動作電圧範囲、電気的特性等に注意して製品を使用してください。
本資料に記載の範囲外の条件での使用による故障や事故等に関する損害等について、弊社はその責任を負いません。

5.

本製品の使用にあたっては、用途および使用する地域、国に対応する法規制、および用途への適合性、安全性等を確認、試験してください。

6.

本製品を輸出する場合は、外国為替および外国貿易法、その他輸出関連法令を遵守し、関連する必要な手続きを行ってください。

7.

本製品を大量破壊兵器の開発や軍事利用の目的で使用および、提供 (輸出) することは固くお断りします。核兵器、生物兵器、化学兵器およびミサイルの開発、製造、使用もしくは貯蔵、またはその他の軍事用途を目的とする者へ提供 (輸出) した場合、弊社はその責任を負いません。

8.

本製品は、生命・身体に影響を与えるおそれのある機器または装置の部品および財産に損害を及ぼすおそれのある機器または装置の部品 (医療機器、防災機器、防犯機器、燃焼制御機器、インフラ制御機器、車両機器、交通機器、車載機器、航空機器、宇宙機器、および原子力機器等) として設計されたものではありません。上記の機器および装置には使用しないでください。ただし、弊社が車載用等の用途を事前に明示している場合を除きます。上記機器または装置の部品として本製品を使用された場合または弊社が事前明示した用途以外に本製品を使用された場合、これらにより発生した損害等について、弊社はその責任を負いません。

9.

半導体製品はある確率で故障、誤動作する場合があります。本製品の故障や誤動作が生じた場合でも人身事故、火災、社会的損害等発生しないように、お客様の責任において冗長設計、延焼対策、誤動作防止等の安全設計をしてください。また、システム全体で十分に評価し、お客様の責任において適用可否を判断してください。

10. 本製品は、耐放射線設計しておりません。お客様の用途に応じて、お客様の製品設計において放射線対策を行ってください。
11. 本製品は、通常使用における健康への影響はありませんが、化学物質、重金属を含有しているため、口中には入れないようにしてください。また、ウエハ、チップの破断面は鋭利な場合がありますので、素手で接触の際は怪我等に注意してください。
12. 本製品を廃棄する場合には、使用する地域、国に対応する法令を遵守し、適切に処理してください。
13. 本資料は、弊社の著作権、ノウハウに係わる内容も含まれております。本資料中の記載内容について、弊社または第三者の知的財産権、その他の権利の実施、使用を許諾または保証するものではありません。本資料の一部または全部を弊社の許可なく転載、複製し、第三者に開示することは固くお断りします。
14. 本資料の内容の詳細その他ご不明な点については、販売窓口までお問い合わせください。
15. この免責事項は、日本語を正本として示します。英語や中国語で翻訳したものがあっても、日本語の正本が優越します。
2.4-2019.07

www.ablic.com