計測自動制御学会東北支部 第回研究集会

資料番号を用いた状態空間ディジタルフィルタ用高性能プロセッサの実現○鎌田直人 ，野崎剛 ，恒川佳隆○
岩手大学大学院 工学研究科

キーワード

状態空間ディジタルフィルタ

分散演算
高精度

連絡先

〒

盛岡市上田，鎌田直人，まえがき

岩手大学 工学部，構造を決定すること（合成）が必要である．ディジタルフィルタを状態方程式で記述すれば，シス

ディジタルフィルタはディジタル信号処理の最も基本的かつ重要な処理技術であり，計測・制御，情報・通信，音響など様々な分野で中心的な役割を果たしている．特に制御の分野では，ディジタルフィルタや制御装置の設計が状態方程式を用いて行われている．状態方程式で表されるディジタルフィルタを状態空間ディジタルフィルタ（
以下，では）と呼ぶ．ここを，これまでの伝達関数表現による狭義のディジタルフィルタばかりでなく，カルマンフィルタ，オブザーバ，レギュレータなどを含む広義のディジタルフィルタとして扱う．
ディジタルフィルタの設計においては，与えられた仕様を満足するフィルタ係数を求めること（近似）だけではなく，量子化誤差が小さなフィルタ

テム理論的観点から近似と合成を統一的に行うことが可能である．その結果，近似誤差と量子化誤差が最小なの設計が可能となる ．しかし，この方法で設計されたは係数行列が密となるため，出力当たりの計算量が増加する．
そこで我々はの高精度性に着目して，分散演算を適用した高性能してきた ．

アーキテクチャを提案

においては量子化誤差に対して最適合成が可能となるため，実現の際には必要語長を他の構造に対して最小化できる．すなわち，計算時間が語長のみに依存する分散演算を用いた
本実現法は，高次の場合でも非常に高い処理速度が実現可能となる．
一方，は，ユーザにより回路仕様の設定，変更が可能なで，数千～万ゲート程度を収容できるものが市販されており音声処理，画像処理などに利用され始めている．現在

関数は，式を 変換することによって次のように得られる．

は大容量化が進み，によるシステム設計が行，フィルタのファンクションが用意されている．

フィ

われており，ディジタルフィルタではルタでは一般的に 次セクションに基づいた縦続フィ形，並列形の構成が用いられている．またルタでは高いスループットと急峻な遮断特性に加え，さらに高精度性が求められる．

は縦続形や並列形では実現不可能な，リミットサイクルが発生せず，係数量子化誤差，丸め誤差が最小である高精度なディジタルフィルタリングが実現可能の機能をシステムに埋めこめとなるため，をり設計し，要素の出力を表し，行列がシステムの遅延，，がシステムの係数に対応するとき，正則行列に対して，，の各要素の任意のと状態ベクトルの変換を行う．状態空間ディジタルフィルタでは，適当な等価変換行列を選ぶことにより，リミットサイクルが発生せず，係数量子化誤差，丸め誤差が最小になる最適合成が可能となる．その結果，仕様に対して必要語長を最小化できる．
したがって，状態空間ディジタルフィルタを用いれば，量子化効果とフィルタ構造の問題を統一られればシステム実現にとって有益となる．
本稿では，分散演算に基づくでは，状態ベクトルによにおいて性能評価を行う．本提的に取り扱うことができ，非常に高精度なフィルタリングが可能となる．

案法では分散演算を用いたシリアル処理を行うことで，乗算器を用いた構成より高速で，ハードウェ分散演算を用いた状態空間ディア量が削減されることを明らかにし，ジタルフィルタによる分散演算を用いたのアーキテクチャを提案する．それによってキャリー伝搬遅延を短縮し，高速処理が実現できることを明らかにする．

状態空間ディジタルフィルタ
ディジタルフィルタの伝達関数が 次で与えられたとき，これに対応しての状態方程式は次式で示される．

ここで，は 次の状態ベクトル，はの入力ベクトル，る．また，，，，は 次次の出力ベクトルであはそれぞれの実係数行列である．

，，の伝達高並列アーキテクチャ
これまで，処理の高速性，高精度性ばかりでなやハードウェア量も考慮しく，滞在時間た状態空間ディジタルフィルタの高並列システムアーキテクチャが提案されている ．
状態変数および，式のの各要素が同一データを用いた同時処理により実行されることに着目

分散演算の並列化の手法として図 に示すようして，なグローバルバス通信を用いたデータ依存グラフ

章で示したように，を用いることによっ数て，非常に高精度なフィルタリングが可能となりと滞在時間の大きさを極力抑えて，高いスループッ

その結果，仕様に対して必要語長を最小化できる．

を考える．この並列化の手法は，処理要素アーキテクチャを得ることを目的とトを持つ

このようなの高精度性に着目し，に対．分散演算は，定係数のしている．このグローバルバスを用いたデータ依し分散演算を適用する

存グラフに対して，図 のように射影方向を取り，内積演算を図 に示す 次元のシステムアーキテクチャが提案て実現する計算手法である いま，項数されている．このシステムアーキテクチャは，任ベクトル と変数ベクトル との内積のテーブル・ルックアップによっの係数

意の次数および多入力多出力に対して容易に拡張可能なモジュール構造になっている．以下にその構成法の概要を示す．

を考える．但し，で， は ビットの固定小数点形の の補数表示である．つまり，． 次の状 態ベ クト ルの 各要素 に対 して，，を設け， 次の出力ベクトルの各要素に対して，，を設けた次元のプロセッサアレイ実現である．と表される．ここで，または である．
（ ）式を（ ）式に代入すれば，内積演算．各で内積演算を実行する場合，各は の ビット目の値では次式で示される．

間では同一データを必要とするだけなので，グローバルバスを用いたデータ通信により実現できる．バ

但し， は次式で示すの関数である．

スの利用形態はブロードキャスト（ 対多の通信）形である．このバスを用いることによって全では同 一命令 を実行 すれば よく，した がって 次元のきる．

形プロセッサアレイ構成とすることがで（ ）式を実現するには，するをアドレスとに，入力変数の各ビットと係数との内積演算の結果 をテーブルとして書き込んでおき，計算時にはテーブルを参照して得られた値を，順次ビット右シフトしながら加え合わせる操作を行えばよい．図 に基本的な分散演算の構成を示す．

を用いた分散演算によの構成る

本提案法では，のロジックセルに 入力出力のが用いられていることに着目し，我々がこれまでに提案した状態空間を用いたディジタルフィルタ用プロセッサに分散演算を適用することにより，さらに高速化が状態空間ディジタルフィルタ用プロセッサの構成実現できる構成法を提案する．

関数用メモリの分割化
この分散演算の適用によって大幅にハードウェ
分散演算を用いたア量を減少した上で，次数および入出力に依存することなく高速処理可能な高性能サを実現することができる．
用システムアーキテクチャは，

用プロセッのメモリの容量は語長を ，フィルタの次数を とするとビットとなり，高次の場合非常に多くの容量が必要になる．

節で記した形のプロセッ

これに対して関数 の分割化法が有効な手段とながる．すなわち，関数 に対して，分割数を としてサアレイ構造になっているため，状態変数同時に求められる．したがって，このアーキテク以下の処理を施す．

チャに分散演算が容易に適用可能となる．（ ），（ ）式の 入力

出力 次のに対して分散演算を次式のように適用する．

ここでただし，となる．これによって容量の大きな関数用メモリをいくつかの小容量の関数に分割し，その出力を加算することによって実現できる．ここでのロジックセルが 入力 出力のが用いられて乗算器を用いた場合では，入出力あるいは次数にいることに着目し，これを用いることによって分よって処理速度が大きく低下する．これに対し分散演算の関数メモリを実現する．入力 ビットに（ ）式から明らかな散演算を適用した場合（ ），対する出力 ビットの関数 の値を ビットづつ分ように，多入力多出力あるいは高次の場合に対し割し，関数 のても，原理的に処理時間は語長 のみに依存する．

，

このため高次のフィルタにおいても高速な処理がはそれぞれ 入力 出力の関数となるので，可能であるのからの ビットの出力をとする．これにより，，， ，を分散演算に適用することができる．この構成では図 に示すように段で関数メモリを

は入力変数 ， とキャリーの加算を ビットす．

）を用いて実現する．またキャリーはレジスタに送られ， クロック後に つ上位のビットの加算の入力として用いる．図 に示すようはに個で構成でき，このを分散演算に適用することによって，動作速度を基本的な分散演算の回路より高速にすることができる．

処理要素の構成
一般的なには 入力 出力のが用いらの処理要素れていることに着目し，を入力と 入力の分散演算を行う回路を組み合わせて処理要素を構成する．図 に 入力の場合の構成を示す．この分散演算では入力変数トづつに入力され，そのが ビッの出力はに出力される．

ではビット単位で右シフトを行いながら語長分だけ累算していく．そして未処理のキャリー と部分和はを用いてされ，逐次的にで加算を行う．また符号ビットを計算するときはされ， の実現することができ，遅延時間を短縮することががになりビットが反転を入力することにより符号ビットを計算する．この構成では加算器のキャリー遅延をできる．にから ビットづつ出力段分に抑えることができる．それにより回路全体のクリティカルパスは従来型の分散演を用いた分散演算
図 のような基本的な分散演算の回路では加算器の部分にキャリー伝搬遅延が含まれる算より大幅に短縮され，動作周波数を高速にすることができる．
図 に 入力の場合の分散演算を行う回路を示す．
内の未処理のキャリーはこの構成ではまたはで加算されるため，が用いられており，この部分が回路のクリティカルパスになっている．このクリティカルパスからキャのクロックが必要となる．また，図 に分散演算に基づくプロセッサの全体図を示す．

リーの伝搬遅延を取り除き，演算を高速化することができる分散演算の構成を提案する．この構成で性能評価は基本的な分散演算の加算器の部分にを用いている．の構成を図 に示

これまでに提案した構成法の性能を明らかにするため，用プロセッサの性能評価を行った．本次のの評価
モデル

次のの評価
モデル

用プロセッサの記述はすべてで行い，成の約で論理合成を行った．また，社製Ⅱを用いて配置配線を行った．評価に用いたデバイスはとし

用プロセッサは入出力値のデータ

形式を の補数表示による語長点とする．表 ，表 にビットの固定小数を用いた分散演算によるに価結果を示す．表中のモデルを用いたの評は サンプルの処理に必要なクロック数を表す．表 より， 次の場合はモデル用いた構成の約 倍高速化された．表 より， 次の場合は散演算によるを用いた分散演算によるル用いた構成の約演算を用いたを用いた分のサンプリングレートは基本倍，モデ倍高速化された．また分散は 次と 次でモデルを用いた構成と比べサンプリングレートの減少が抑えられている．この特長から分散演算を用いた構成と基本的な分散演算とする と倍，的な分散演算に基づく構成の約た．
本構成のンプリングレートは基本的な分散演算に基づく構のサ

ではより高次の場合でも有効であると言える．

アーキテクチャ，電子情報通信学会論文誌 ，，むすび
本稿では，分散演算を用いたをで記述を行い，た．また用プロセッサに実装し評価を行っを用いた分散演算をに適用するを用ことにより，高速化を図った．その結果いた分散演算によるは高精度性を保ちながらハードウェア量を削減し，処理速度の低下が極力抑えられ，従来の構成法より高速なサンプリングレートを実現することができた．この特長から分散演算を用いた構成はより高次の場合でも有効であると言える．以上のことから，我々が提案した構成法の有効性が明らかとなった．

参考文献
樋口 龍雄 ，川 又政 征状 態空 間ディジタ ルフ

ィル タ の 有 限 語 長 問 題 ，計 測 と 制 御 ，，恒川佳隆，志田純一，川又政征，樋口龍雄 滞
在時間がきわめて小さい状態空間ディジタルフィルタ用高並列自動制御学会論文集，アーキテクチャ，計測，（）

恒川佳隆，三浦 守 分 散演算を用 いた制御向き状態空間ディジタルフィルタ用高性能（）