― 17 ―

電気的特性による Er, Sm 薄膜 /4H-SiC（0001）接触界面に関する研究
保坂直寿＊・浅野清光Interface Properties of Er, Sm Thin Films/4H-SiC（0001）Contacts
by Electrical Measurements
Naotoshi HOSAKA ＊ and Kiyomitsu ASANO（平成27年11月30日受理）
Metal/SiC interfaces play very important roles in many high-performance devices in
optoelectronic, high-temperature, high-frequency, and power applications. The formation ofconventional Ohmic contacts is required to have lower resistance and stable interface at hightemperature, but it is difficult to gain such contacts on the SiC surfaces. Therefore, Er/4HSiC（0001）and Sm/4H-SiC（0001）interfaces annealed up to 600［℃］have been studied bybarrier-height and ideal-factor measurements using forward I-V characteristics. We calculated
ideal barrier heights by extrapolation from these ideal factors and these barrier heights.
These ideal barrier heights varied with annealing temperature, but the behavior for Er/4H-SiC（0001）interfaces was diﬀerent from Sm/4H-SiC（0001）interfaces. These results show that theEr/4H-SiC（0001）interfaces are aﬀected by the annealing compared with the Sm/4H-SiC（0001）
interfaces.
1.

緒言

電気エネルギーの利用においては，発生から利用までの間に，輸送や交流・直流変換など，電圧や周波数の制御用に，また，使用端においても，多数の半導体パワーデバイスが使われている1）。電気自動車，電車，変電所など，あらゆる電気・電子装置にパワーデバイスが搭載されている。しかしながら，電力変換の度に，主にパワーデバイスで発生するジュール熱のために，電力変換の約10～15％に相当する莫大なエネルギーが廃熱となっている。したがって，パワーデバイスの高性能化は，電力利用効率の向上に繋がる重要なエコ技術である2）。
現在のパワーデバイスは，Si で作製され，高性能化が図られてきたが，Si の物性に起因する性能限界に近づいている。今後の飛躍的な発展は望めず，SiC へ大きな期待がかけられている。SiC は，禁制帯幅が 3［eV］以上で，Si の約 3 倍大きな値をもつ。
絶縁破壊電界が約 1 桁大きいので，Si パワーデバイ
スに比べて長さが 1/10に小さくでき，扱える電流密度も大きくなるので，全体に小型化できるといっ＊

秋田高専専攻科学生

秋田高専研究紀要第51号

た優越点を持っている3）。広い禁止帯幅と熱的安定性はこの材料が高温動作デバイスに適しているということを示唆し，高い絶縁破壊電界強度は電力用パワーデバイスとしての優位性を示している2）。
半導体の電極には，電気的特性からショットキー電極，オーミック電極のような種類がある。半導体
電極の電気的特性は，金属 / 半導体接触界面に生ずるショットキー障壁の影響を受ける4）。デバイス動作の保障のため，半導体の電極技術である金属 / 半導体接触の問題は，極めて重要である。
n＋ 領域に対して，低いバリアハイトのコンタクトを形成するために低仕事関数の材料を用いる。17
種類の希土類から，特に反応性の高いもの，今後の産業を考え希少であり非常に高価格なもの，製膜ターゲットの低酸素化が困難なもの，安定同位体がないもの，室温で強磁性を示すものを除いた Er，Ho，Sm，Yb が候補として考えられる5）。本研究はEr，Sm を取り上げた。低接触抵抗率のオーミック
電極開発を目的として，RF マグネトロンスパッタ
法により Er/4H-SiC（0001）試料，Sm/4H-SiC（0001）試料をそれぞれ作製し，I-V 特性を測定することによって障壁高さφB，理想因子 n を算出し，考察を行った。

― 18 ―
保坂直寿・浅野清光

2.

SiC の結晶構造6）4H-SiC の最初の数字は積層方向（c 軸方向）の一周期中に含まれる Si-C 単位層の数を意味し，C，Hは結晶系の頭文字（C：立方晶（cubic），H：六方晶（hexagonal））を表わしている。図 1 に 4H-SiCの積層構造を示す。4H-SiC［0001］方向の第一層は Si面，4H-SiC［0001̅ ］方向の第一層は C 面となっている。

図13.

4H-SiC の結晶構造6）

金属 / 半導体接触

半導体の電極作製の際に必要な概念である金属 /半導体接触について述べる。整流性を示すショット
キー電極や電流－電圧特性が直線となるオーミック電極がある。整流現象を引き起こす要因であるショットキー障壁の形成機構にはショットキーモデルやバーディーンモデルといった解釈がある。
3.1 ショットキーモデル4）
金属と半導体を接合させると，その金属 / 半導体接触界面にポテンシャル障壁φB が生じ，整流現象が現れる。このポテンシャル障壁は，ショットキー障壁高さ（SBH: Schottky barrier height）と呼ばれている。Schottky は障壁高さφB を以下の関係で表わされると提案した。
φB ＝φM －χS（1）

ここで，φM は金属の仕事関数，χS は半導体の電子親和力であり，この（1）式は n 型半導体の場合である。すなわち，同一な半導体なら障壁高さは金属の仕事関数に依存することになる。

3.2 バーディーンモデル
Bardeen は，障壁高さは金属の仕事関数に全く依存せず，半導体の表面準位濃度のみによって決まるとされるモデルを提案した4）。共有結合性の強い半導体の表面はダングリングボンド（未結合手）を持つために表面準位が存在する。これにより，自由表面においてもキャリアが表面準位にトラップされ，ショットキー障壁が発現すると考え，バーディーンモデルと呼ぶ。このように金属の仕事関数に依存せず障壁高さが一定になる現象はピニング現象のためである。金属 / 半導体界面のフェルミ準位が，禁制帯中の特定の位置に固定されるためとの考えを，フェルミ準位のピニングと呼ぶ4）。SiC は12% のイオン性を有する共有結合性半導体6） であるので，ショットキーモデルとバーディーンモデルの中間の働きを示す可能性が考えられる。
3.3 低温界面反応7）
デバイスが目的通り動作するためには，全てのコンタクトが安定な電気的特性を発揮しなければならない。コンタクトの問題が重要視される理由はここにある。
しかし，金属 / 半導体接触界面では，金属，半導体の融点より遙かに低い室温程度で，互いの構成原子の相互移動を伴い界面形成物を生じて電気的特性を変化させる。
Si が Pd，Pt，Ni などのシリサイドを作る金属と接触すると Si と合金相の界面は均一となり安定なシリサイドになる。200～400［℃］の温度範囲で生成されたシリサイドは，金属的性質を持ち，電気的コンタクトとして機能する。熱処理の温度や時間，最初の金属層の厚さなどを適当に選んでやると，望む種類，厚さの均一なシリサイド層を得ることができる。
3.4 PDA 処理8）
Post Deposition Annealing（PDA）法 は， 図 2 に示すようにコンタクト領域上に蒸着法やスパッタリング法等を用いて金属層を蒸着し，熱処理を加えることで，金属元素と基板半導体との化学的反応を促し，界面反応層を形成する技術である。PDA法により形成したコンタクトにおいては，①低いSchottky 障壁層，および②不純物の偏析効果を利用して半導体側に高キャリア濃度層が形成可能，③熱的に安定なコンタクト形成可能，④化学反応によって自然酸化膜等の高抵抗な界面誘電体層を除去できる等の長所がある。
平成28年２月

― 19 ―
電気的特性による Er, Sm 薄膜 /4H-SiC（0001）接触界面に関する研究

その一方で，SiC デバイスに PDA 法を適用する
場合，①化学的に安定な SiC との反応促進に高温の熱処理が必要，②金属に対する Si 及び C の化学反応との差異によって，高抵抗の要因となる C が析出する場合がある，③低抵抗コンタクト形成には材料の選定が重要，④界面反応層の膜厚制御が困難，等の点に注意を払う必要がある。

ハ基板と純度99.9％の Er 及び Sm ターゲットを用いた。まず，半導体洗浄液セミコクリーン23による超音波洗浄を使用した全ての 4H-SiC ウェハ基板に対して行った。次に，4H-SiC ウェハ基板の（0001）Si 面に RF マグネトロンスパッタ法により膜厚30［nm］程度の Er ナノ薄膜を形成し，Er/4H-SiC（0001）試料を作製した。同様の方法で Sm/4H-SiC（0001）試料も作製した。RF マグネトロンスパッタ法はロータリーポンプ，クライオポンプにより，チェンバー内を1.33×10－6［Pa］以下の超高真空まで排気し，高純度 Ar ガスを導入した。その後，
RF パワー 50［W］で，15分間でスパッタした。スパッタ条件を表 1 に示す。

表1

図2

4.

PDA 法よるオーミックコンタクト作製工程8）

RF パワー［W］

50

Ar 圧力［Pa］

0.665

ターゲット距離［cm］

4

Ar 流量［mℓ /min］

15.5

スパッタ時間 [min]15

オーミック電極形成

どんな半導体素子でも電極を付けて外部回路と接続するとき，電極部分が整流性を持つことは好ましくないので，抵抗が一定なオーミック接触が半導体素子の中で果たす役割は極めて大きい9）。
4H-SiC の電子親和力は約3.6［eV］，禁制帯幅は3.26［eV］であるので，高濃度ドーピングを行わなければ，高温処理を加えない限り，ショットキー接触となる。つまり，Si に比べて SiC ではオーミック接触を得るのが困難である。デバイス作製に十分な低い接触抵抗率のオーミック接触を得るためには，高濃度ドーピング後に900～1000［℃］の高温熱処理が施される。しかし，熱処理による界面でのシリサイド形成や，界面ラフネスの増大とオーミック接触となる微視的なメカニズムは必ずしも明らかになっていない10）。
半導体デバイスへの低接触抵抗率オーミックコン
タクトを形成する手法として広く用いられているのが PDA 法である8）。この効果により，PDA 処理を加えることで，金属 / 半導体界面の障壁高さを変化させる事ができる。
5.

本実験におけるスパッタ条件

実験方法

本研究では，厚さ約340［µm］，抵抗率0.1［Ω・cm］以下の 2 inch φの窒素ドープ n 型 4H-SiC ウェ
秋田高専研究紀要第51号

次に，作製した試料を幾つかに分割し，1.4～1.75［cm2］の大きさの試料に，界面反応層形成のため，
PID 制御電気炉で PDA 処理（試料への加熱処理）を行った。PID 制御によって60［min］で目標温度まで温度を上げ，その後さらに同温度で60［min］加熱を行い，室温程度まで炉冷した。加熱温度はそれぞれ75，150，300，500，600［℃］に設定した。
金属 /4H-SiC（0001）接触の電気的特性を得るために，反対側の面である 4H-SiC（0001̅ ）C 面に全ての実験で共通の電極を用意する必要がある。本研究では，共通電極として InGa を 4H-SiC（0001̅ ）C 面に塗布し，I-V 特性を測定した。本実験の測定手順を以下に示す。
① SiC（0001̅ ）C 面に電極として InGa を塗布し，SiC（0001̅ ）C 面 と SiC（0001）Er 面 に 対 し て Cu 電 極 を 接触させ，I-V 特性を測定した。
② SiC 試料に PDA 処理を行い，①と同様にして I-V特性を測定した。
Sm/4H-SiC（0001）試料にも同様の①～②の手順でI-V 特性を測定した。この結果から理想因子 n，障壁高さφB の算出を行った。
次に，理想因子 n，障壁高さφB の算出方法9）を述べる。一般的にショットキー障壁界面を通過する電流が，障壁の上だけを通過するといった熱電子放出

― 20 ―
保坂直寿・浅野清光

理論で説明できる場合は，ショットキー接触の順方
向電流密度 J は，qVkT

J ＝ J（e－1）0（3）と表せる。ここで，V は電圧，q は電荷，T は絶対温度，k はボルツマン定数，J0 は逆方向電流密度である。V ≫ kT/q ならば，指数項が 1 よりもはるかに大きくなるため，以下のように近似できる。
J ＝ J0 eqV
kT（4）また，障壁の上だけではなく，障壁内部を量子力学的なトンネル効果などにより電流が通過する場合には電圧が低くても電流が流れることになる。そこで理想因子 n を用いて，
qV

J ＝ J0 e nkT

A* T 2J0（11）と求められる。
6.

実験結果と考察6.1 Er/4H-SiC（0001）試料
図 3 に順バイアスの定義を示す。順バイアスの向きは，Er/n 型 4H-SiC（0001）Si 面を高電位として定義し，Er/n 型 4H-SiC（0001̅ ）C 面を低電位とした。
図 4 に逆バイアスの定義を示す。以後の実験もこれに準拠する。

（5）と書き直す。n ＝1 であれば障壁内部を通過する電流がなく，熱電子放出電流のみの理論どおりの電流が流れていることを表している。n の値が大きければ，なんらかの電流が流れていることになる。また，
J0 は次式で表せられる。
J0＝ A* T 2eφB ＝ kT lnϕ－ kTB

図3順バイアス

図4逆バイアス（6）

A* はリチャードソン定数，φB はショットキー障壁高さである。ここで，A* は次式で表される。
A* ＝4πqm*e k 2h3（7）m*e は電子の有効質量，h はプランク定数である。
本研究では SiC の m*e を0.3m（m00は電子の静止質量）52 2とし11），A* を3.60×10［A/mK ］とする。両辺の常用対数をとると，log10 J ＝

q log10 eV ＋ log10 J0nkT（8）と表せる。よって，（8）式の傾きをグラフ上から求めると，
q log10 e Δ log10 J＝nkT
ΔV（9）と表せられる。以上の（9）式から n について解くと，
n＝qkT Δ ln JΔV（10）となる。また，ショットキー障壁高さφB は，（6）式より，Er/4H-SiC（0001）試料の各加熱温度での J-V 特性を図 5 に示す。図 5 より全ての試料で，J-V 特性は整流性を示すことが分かる。順方向電流は，非加熱に 比 べ て75［ ℃］，150［ ℃］，500［ ℃］，600［ ℃］加熱の場合は電流が流れやすくなり，300［℃］加熱では流れにくくなった。逆方向電流は，ほとんど流れない結果となった。
順バイアスでは，Er/4H-SiC（0001̅ ）C 面に InGa を塗布しているので，金属 / 半導体間の接触面積が増加し，電子が本来超える事のできないポテンシャルの障壁を粒子の回折によりすり抜けてトンネル現象が多く生じるようになったため，順方向電流は流れたと考えられる。また，逆バイアスでは，Cu 板と4H-SiC（0001）Er 面において金属半導体接触が点接触であるので高抵抗となる可能性があり，逆方向電流は流れないと考えられる。
図 5 の J-V 特性より算出した Er/4H-SiC（0001）試料の n-φB 相関図を図 6 に示す。n ＝1 で外挿した各加熱温度における理想障壁高さを表 2 に示す。表 2
平成28年２月

― 21 ―
電気的特性による Er, Sm 薄膜 /4H-SiC（0001）接触界面に関する研究

図5

図6Er/4H-SiC（0001）の PDA 処理によるJ-V 特性

Er/4H-SiC（0001）の PDA 処理による n-φ B

表 2 各処理温度における Er/4H-SiC（0001）試料の理想障壁高さ
加熱温度［℃］

理想障壁高さφ［eV］
B

非加熱

1.114

751.038

1501.145

300

1.255

5001.089

6000.996から，加熱処理を加えることによって理想障壁高さは変化していることが見て分かる。また，図 6 より
n-φB の関数が変化していることが分かる。
理想障壁高さは非加熱に比べて75［℃］で減少，秋田高専研究紀要第51号

150［℃］で増加，300［℃］で増加，500［℃］で減少，600［℃］で減少している。n-φB 相関図では，300［℃］から500［℃］で大きく関数が変化しているので，この温度域でシリサイド形成があったものと考えられる。形成されたシリサイドは ErSi2 と予想できる12）。
本研究で扱う 4H-SiC ではなく，従来の半導体である p 型 Si 基板を使用した Er/Si の場合では300［℃］付近から Er：Si ＝1：2 の層が形成されるという報告がある12）。また，Er シリサイドは350～600［℃］までは加熱するごとにショットキー障壁高さは減少
する5）。今回の実験では300［℃］よりも高く500［℃］加熱までの間でのシリサイド形成により障壁高さを減少させることができたと考えられる。また図 6 より，500［℃］加熱と600［℃］加熱の関数は非加熱に比べて，ほとんど同様になっているので，600［℃］加熱でもシリサイド形成の影響を受けたと考えられる。
75［℃］で障壁高さが減少した理由は，シリサイド形成の可能性もあるが，スパッタ直後の Er/n 型
4H-SiC 界面は不均一な界面になっているが，75［℃］の加熱により，より均一な Er/n 型 4H-SiC 界面になり障壁高さが低下した可能性が考えられる。150［℃］，
300［℃］加熱では障壁高さが増加した原因は，シリサイド形成の影響よりも Er/n 型 4H-SiC（0001）Si 面の酸化が大きいため，実際よりも障壁高さが高く見えることが原因であると考えられる。これは空気雰
囲気中での PDA 処理が原因と考えられる13）。
6.2 Sm/4H-SiC（0001）試料
Sm/4H-SiC（0001）試料の各加熱温度での J-V 特性を図 7 に示す。図 7 より，全ての試料で，J-V 特性は整流性を示すことが分かる。順方向電流は，非加熱に比べて加熱処理を行った試料の場合に電流が流れやすくなる結果となった。
順 バ イ ア ス で は，Sm/4H-SiC（0001̅ ）C 面 に InGaを塗布しているので，Er/4H-SiC（0001）試料と同様にトンネル現象が多く生じるようになったため，順方向電流は流れたと考えられる。逆バイアスでもEr/4H-SiC（0001）試料と同様に高抵抗となり，逆方向電流は流れないと考えられる。
図 7 の J-V 特性より算出した Sm/4H-SiC（0001）試料の n-φB 相関図を図 8 に示す。n ＝1 で外挿した各加熱温度における理想障壁高さを表 3 に示す。表 3から，加熱処理を加えることによって理想障壁高さは減少傾向にあることが分かる。
図 8 の n-φB 相関図では，300［℃］から500［℃］で大きく関数が変化しているので，この温度域でシリ― 22 ―
保坂直寿・浅野清光

図9

Sm/ 界面酸化膜 /4H-SiC（0001）

図10

図7

図8

Sm/4H-SiC（0001）の PDA 処理による J-V 特性

Sm/4H-SiC（0001）の PDA 処理による n-φ B

表 3 各処理温度における Sm/4H-SiC（0001）試料の理想障壁高さ
加熱温度［℃］

理想障壁高さφ［eV］
B

非加熱1.063

751.0311501.020

3001.0235001.011

6001.008

サイド形成があったものと考えられる。今回の実験
では300［℃］よりも高く500［℃］加熱までの間でのシリサイド形成により障壁高さを減少させることがSm/4H-SiC（0001）できた可能性が考えられる。また，Sm の仕事関数は2.95［eV］である。4H-SiC の電子親和力は3.6［eV］
なので，ショットキーモデルに従うとすれば，理論値の障壁高さは－0.65［eV］となる。よって PDA 処理を行うことにより，図 9 に示したような界面に酸化膜が存在する，Sm/ 酸化膜 /4H-SiC（0001）から図10に示すような理想界面である Sm/4H-SiC（0001）に近づいたため，障壁高さは減少し，ショットキーモデルによる理論値に近づいたと考えられる。
6.3 各加熱温度による理想障壁高さ比較
表2及び表3に示した各処理温度におけるEr/4H-SiC（0001）試 料，Sm/4H-SiC（0001）試 料 の理 想 障 壁 高 さφB 比 較 を 図11に 示 す。 図11よ り，
Er/4H-SiC（0001）試 料 は Sm/4H-SiC（0001）試 料 と比較して温度の影響を受けることが分かる。SiC パ
ワーデバイスは高温動作が念頭にあるので，高温状態での長期的に安定な動作が求められる。よって，加熱温度によって特性を大きく変化させない
Sm/4H-SiC（0001）試料は，Er/4H-SiC（0001）試料と比較してパワーデバイスに向いていると考えられる。
理想障壁高さをショットキーモデルの式から求めた理論値と本研究で得た室温における実験値を表4に示す。表 4 より，理想城壁高さφB はショットキー
モデルによる理論値では，Er/4H-SiC（0001）試料，Sm/4H-SiC（0001）試料の障壁高さの差が0.25［eV］となるが，実験値は0.051［eV］と差が小さく，殆ど変化していない。金属 / 半導体界面のフェルミ準位がピニングされている可能性が考えられる。よって金属の仕事関数の影響を受けにくくなったと考えられる。半導体表面の欠陥や汚れ，異種原子との結合なども表面準位の発生原因となる14）。よって半導体
平成28年２月

― 23 ―
電気的特性による Er, Sm 薄膜 /4H-SiC（0001）接触界面に関する研究形成による影響を受け，障壁高さが減少した可能性がある。また，PDA 処理により理想界面に近づいたため，障壁高さは減少したと考えられる。

図11

加熱温度における Er，Sm/4H-SiC（0001）の比較
理想障壁高さφ［eV］
B

表4Sm, Er/4H-SiC（0001）接触界面に対する室温に7.2 今後の課題本研究で注目した Er，Sm では，ショットキーモデルの式に従わない結果となった。今後は低仕事 関 数 を 持 つ Ho（3.1［eV］）や Yb（2.6［eV］）， そ の他の希土類金属薄膜 /SiC 接触界面のショットキー
障壁高さがどのような系統的な変化を示すか考察
し，4H-SiC に関するショットキー障壁の形成がバーディーンモデルに従う，もしくは中間の働きを示す可能性についての検討していく予定である。
また一般に，オーミック電極の接触抵抗率は障壁高さ依存性があり，界面の障壁高さ減少と共に抵抗率は低下する15） と報告されているので，障壁高さをより減少させることも重要である。
参考文献

おける理想障壁高さの理論値と実験値
電極

理論値［eV］

実験値［eV］

Er（3.2［eV］）

－0.4

1.114

Sm（2.95［eV］）

－0.65

1.063

表面の洗浄は電気的特性を左右する重要な問題である。浄後とスパッタ前の SiC 表面状態も今後，検討する必要がある。
7.

結論

7.1 まとめ本研究では，低接触抵抗率のオーミック電極の開発を目的として，RF マグネトロンスパッタ法を用いて Er/4H-SiC（0001）試料及び Sm/4H-SiC（0001）試料をそれぞれ作製し，I-V 法から，理想因子 n とショットキー障壁高さφB を算出し，金属 / 半導体
接触界面，ショットキー障壁形成について考察した。
Er/4H-SiC（0001）試 料 の シ ョ ッ ト キ ー 障 壁 高 さ
は，非加熱と比べて75［℃］で減少，150［℃］で増加，300［℃］で増加，500［℃］で減少，600［℃］で減少する結果となった。非加熱から150［℃］，300［℃］での障壁高さの増加は表面酸化によると考えられる。500［℃］，600［℃］での障壁高さの低下は，シリサイド形成によるものと考えられる。
Sm/4H-SiC（0001）試料のショットキー障壁高さは，加熱処理を加えることによって減少傾向を示す結果となった。500［℃］，600［℃］ではシリサイド
秋田高専研究紀要第51号

1） 松波弘之，第 3 の半導体 SiC：基礎研究からオールジャパン体制で事業化－起業工学の実践事例－，映像情報メディア学会技術報告，Vol.37，No.52，pp.23-27，（2013）．
2） 木本恒暢，高効率電力変換用 SiC パワーデバイ
ス，応用物理 Vol.80，No.8，pp.673-678，（2011）．
3） 日本学術振興会ワイドギャップ半導体光・電子デバイス第162委員会編，赤崎勇，松波弘之編著，
ワイドギャップ半導体－あけぼのから最前線へ－，吉川明彦監修，培風館，（2013），p.65．
4） 小出康夫，村上正紀，金属 / 半導体および半導体 / 半導体接合界面におけるエネルギー障壁，
まてりあ，Vol.35，No.5，pp.501-505，（1996）．
5） 田中宏明，磯貝達典，黒田理人，中尾幸久，諏
訪智之，後藤哲也，寺本章伸，須川成利，大見忠弘，高性能トランジスタのための低バリアハ
イト低抵抗コンタクト形成技術，第20回マイクロエレクトロニクス研究会プロシーディング，
pp.32-39，（2008）．
6） 松波弘之，半導体 SiC 技術と応用，日刊工業新聞社，（2003），pp.9-10．
7） 平木昭夫，成沢 忠，表面・界面の分析と評価，
オーム社，（1994），pp.1-6．
8） 荒井和雄，吉田貞史，SiC 素子の基礎と応用，オーム社，（2003），p.121．
9） 國岡昭夫，上村喜一，新版基礎半導体工学，朝倉書店，（1996），p.114，pp126-128．

― 24 ―
保坂直寿・浅野清光

10）木本恒暢，SiC プロセス技術，応用物理 Vol.74，
No.3，pp.371-375，（2005）．
11）長谷川文夫・吉川明彦，ワイドギャップ半導体光・電子デバイス，高橋清監修，森北出版，（2006），p.24．
12）大山泰弘，権丈淳，佐道泰造，池田圭司，宮尾正信，ショットキー S/D-MOSFET 用シリサイ
ド電極の形成と評価，応用物理学会学術講演会
講演予稿集，Vol.64，No.2，p.752，（2003）．
13）保坂直寿，浅野清光，Er/n 型 4H-SiC（0001）接触界面のショットキー障壁，日本素材物性学会
平成26年度（第24回）年会講演要旨集，pp.2122，（2014）．
14）斉藤 博，今井和明，大石正和，澤田孝幸，鈴木和彦，入門固体物性－基礎からデバイスまで－，共立出版，p.136，（1997）．
15）財満鎮明，安田幸夫，高融点金属 /Si 界面の電気的特性と結晶学的構造，まてりあ，Vol.33，No.6，pp.691-696，（1994）．

平成28年２月