University of Tsukuba, Tsukuba University of TechnologyA,CERN RD51 groupB
Byungchul Kim for the RD51 collaboration, Tatsuya Chujo, Motoi InabaA,Hans MullerB, George IakovidisB, Eraldo OliveriB

3/19/16

日本物理学会

第71回年次大会

1

・ Introduction

Contents

ALICE FoCAl-E upgrade project at forward region
Current readout electronics system for FoCAl-E Pad
Current problems of FoCAl-E pad and possible solution•New readout system with VMM
VMM2 Architecture - Complete ASIC
Readout system of VMM2 hybrid
Analysis software - NTU Athens•Results
Response check by internal Test Pulse DAC with oscilloscope
Linearity check with internal test pulse by gain variation
VMM test with Micro Megas detector•Summary & Outlook
3/19/16

日本物理学会

第71回年次大会

2

Introduction

3/19/16

日本物理学会

第71回年次大会

3

ALICE FoCAl-E upgrade project at forward region(LHC long shutdown in 2020)
FoCal-E (Electro-magnetic calorimeter )HGL(High Granularity Layer)

LGL(Low Granularity Layer)

Shower position measurement
MAPS technology(pixel 25μm)

Photon shower energy measurement
Silicon PAD technology

Utrecht university(Nederland)

Oak Ridge National Laboratory(U.S)& University of Tsukuba
4 layer LGLs +Summing Board

3/19/16

日本物理学会

第71回年次大会

4

Current readout electronics system for FoCAl-E Pad
FoCal-E        FoCAl-E
Analog signal from each LGL toSumming board→ APV25

HDMI

APV25
Pre-amplifier, shaper, etc..

SRSSRS
ADC(Analog Digital Converter)+FEC(Front End Concentrator )Analog signal Convert to Digital signal
response to computer

PC
Ethernet
mmDAQ

mmDAQ
Data taking and monitoring
3/19/16

日本物理学会

第71回年次大会

5

Current problems of FoCAl-E pad and possible solution
ADC_value [ch]1) Energy measurement is saturated
near at 50GeV beam energy

50000
45000
40000

saturated

35000

To meet our physics goal need moreenergy dynamic range up to 300GeV

30000
25000200002) Data taking rate with APV25 is1kHz.
\need faster data taking ratearound 1MHz at forward region.

15000
10000
5000
0

Electron energy(GeV/c)
1020High Gain
1/1

30

40

50

60

Low Gain
1/16

New readout system with VMM2 hybrid is tested with RD51 group.
3/19/16

日本物理学会

第71回年次大会

6

New readout system with VMM

3/19/16

日本物理学会

第71回年次大会

7

VMM2 hybrid・Standard Panasonic connector(130pin)
・2 x VMM2 ASICs・1 x Spartan FPGA + 1 Flash・128 channel ( 64 x 2)
・readout rate could be 5MHz.
HDMI

FPGA

Panasonic connector (130pin)
VMM2 ASIC

3/19/16

日本物理学会

第71回年次大会

8

VMM2 Architecture - Complete ASIC
neighboror

64 channels

TGC out (ToT, TtP, PtT, PtP, 6bADC)

logic

data/TGC
clock

6-b ADCCA

peakshaper

time
test

bias
pulser
tp clock

10-b ADC
8-b ADC12-b BC

trim
DAC

addr.

ART clockART (flag + serial address)

4X
FIFO

mux

data1
data2
analog1
analog2
analog mon.

flg 1-bit
thr 1-bit
addr 6-bitampl 10-bit
time 8-bit
BC 12-bit

tk clock
temp Gray count registers logicresetBCVMM-SRS Getting started Manual (unpublished)promptHans
Muller, Sorin Martoiu, George Iokavidis, Motoi Inabaclock, Eraldo Oliveri, Byungchul Kim

・VMM can get analog signal through shaper
・VMM has ADC( Analog Digital Converter ) inside the chip=>This function makes digital signal out put=>It could be faster readout system compare to APV25 based SRS systemwith shorted ADC process
・VMM has internal test pulse
9Readout system of VMM2 hybrid

VMM2 hybrid

VMM2
Discriminator, shaper,ADC(Analog Digital Converter),etc..

HDMISRSSRS

D-CARD+FEC(Front End Concentrator )Readout digital signal
Response to computer
PC
Ethernet
NTU Athens
NTU Athens(BNL)
Control VMM2 chips and take data
3/19/16

日本物理学会

第71回年次大会

10

Analysis software
NTU Athens software – connect and control VMM2

3/19/16

日本物理学会

第71回年次大会

11

Gain
It can select lots of gain as
0.5, 1, 3, 4.5. 6, 9, 12, 16 mV/fC
It could take Wider energy
dynamic range

Peak time
It can select rise time Of signal
25, 50, 100, 200 ns

Monitoring channel
You can select channel
From 1 to 64 channel

3/19/16

日本物理学会

第71回年次大会

12Results

3/19/16

日本物理学会

第71回年次大会

13

Response check by internal Test Pulse DAC with oscilloscope
100 DAC200 DAC300 DACPdo(peak detector output )= return value of Amplitude
pdo

Tdo(time detector output)= return value of Rise time

3/19/16tdo

日本物理学会

第71回年次大会

14

Linearity check with internal test pulse by gain variation
Low gain

0.5

1.0

3.0

4.5

High gain

6.0

9.0

1216
Gain 1.0 - 9.0 shows linearity.

Pdo vs Test pulse DAC value
Gain dependence(0.5, 1.0, 3.0, 4.5, 6.0, 9.0, 12 16)
3/19/16

pdo

Test pulse DAC value
日本物理学会

第71回年次大会

15

VMM test with Micro Megas

3/19/16

日本物理学会

第71回年次大会

16

Gas
electric field

VMM2 hybrid

3/19/16

日本物理学会

第71回年次大会

17

VMM2 Response check With Micro Megas detector

Trigger
Analog signal
by VMM
Micromesh signal

3/19/16

日本物理学会

第71回年次大会

18

Summary & out look

3/19/16

日本物理学会

第71回年次大会

19

Summary・Development & Research of new readout for FoCAl - E pad・Built a test bench for VMM2 hybrid at RD51 lab
・Checked VMM2 hybrid response with internal , external pulse
・Tested VMM2 hybrid with Micro Megas detector

Out look・development new software for test higher speed readout.
・VMM3( next version of VMM2 ) will be produced and tested
as a new readout system.
・New LGL summing board toward VMM will be developed.
・Beam test will be conducted for FoCAl-E with VMM hybrid.
3/19/16

日本物理学会

第71回年次大会

20

Back up

3/19/16

日本物理学会

第71回年次大会

21

ALICE Upgrade Project – FoCal detector(toward LHC long shutdown at 2020years)
・location of installation➖ 7m at z direction
from collision point.
・acceptance➖ 3.3 < η < 5.3・structure➖ electro-magnetic calorimeter(FoCal-E)➖ hadron calorimeter(FoCal-H)

FoCal-E・purpose➖ To Detect jet effect anddirect photon at forward.

Z=7 m

η = 5.3
η = 3.3
θ
3/19/16

日本物理学会

第71回年次大会

22

For IPConnection(ping status10.0.0.2)

Gain,
Peak time,
Monitoring
Channel,etc..

Sending internal
analog signal
within VMM2

Startacquisition

Decideroot nameand directory
3/19/16Control internal
test pusler DAC

Start to make root file日本物理学会

第71回年次大会

Close to make root file23

64channels
Can be controlled

SP=adjustable polarity
SC=Sensor Capacitance
SL=Leakage Current disable
ST=1.2pF,Test Capacitor
enableSM=Mask enable

3/19/16

日本物理学会

第71回年次大会

24

Calibration => It can make macros with internal test pulse.
Gain、Pulse range、channels 、Number of Events

Trigger Data => to observe response of VMM2 with external trigger
3/19/16

日本物理学会

第71回年次大会

25

You can check the analog signal
before Analog Digital Conversion
With oscilloscope

3/19/16

日本物理学会

第71回年次大会

26

Without fitting
Default

Channel_10

Peak time=200ns

アナログ信号のピークの大きさ

信号の大きな変換に対して小さく反応する

Low Gain

Gain =0.5mV/fC
Gain =1.0mV/fC
Gain =3.0mV/fC
Gain =4.5mV/fC
Gain =6.0mV/fC
Gain =9.0mV/fC
Gain=12 mV/fC
Gain=16 mv/fC

・Gainの大きさ毎に、DACの大きさとアナログ信号のピークの大きさの依存性が確認できたHigh Gain
信号の小さな変換に対して大きく反応する
3/19/16・High Gainでは弱い信号(Low Energy)の読み出し
・Low Gainでは強い信号(High Energy)の読み出しが期待される

日本物理学会

第71回年次大会

27

RD51 Collaborationの紹介
Development of Micro-Pattern Gas Detectors Technologies
・Micro Pattern Gas Detectors技術的発展とその応用を目指す。
・その技術の基礎と応用された研究に向けて必要とされる
electronic-readout systemの開発も行なっている。
・APV25 , VMM prototypeを開発した。

3/19/16

日本物理学会

第71回年次大会

28

Some bugs of VMM

3/19/16

日本物理学会

第71回年次大会

29しかし、VMM2 prototype チップにはバグがある。

バグはどこからくるのか？
reason1) Cross talk

3/19/16

reason2) bit flipping

日本物理学会

reason3) 原因が分からないバグ  第71回年次大会

30

Reason 1) Cross talk (high gain and high Test Pulse DAC)
21チャンネルのみにアナログ信号を送った結果、違うチャンネルのでも反応をしていることが確認できた。

Channel & Entry number

3/19/16

日本物理学会

第71回年次大会

31

2) Bit flipping
Meanデータの倍数に信号が来るように見える現象があった。

Flipped bit data

3/19/16

日本物理学会

第71回年次大会

32

reason3) chip is bad.
Cross talkとBit flippingの現象以外にも原因が分からない結果が見えた。この結果もprototypeのバグとして考えられる。

3/19/16

日本物理学会

第71回年次大会

33

Check VMM2 Thermal data.
I tested thermal result of VMM2
With agilent u1251b.

3/19/16

日本物理学会

第71回年次大会

34

This Ceramic haslots of small holes.

3/19/16

日本物理学会

第71回年次大会

35

VMM2チップの温度が上がり、チップに損害を与える可能性があったため、温度低下のため、Ceramicを用いたVMM2チップの温度調節
70℃->60℃
時間  Vs 温度

Just connecting VMM2 to FEC

RunningVMM2

Just connecting VMM2 to FEC

3/19/16

日本物理学会

RunningVMM2

第71回年次大会

36

SRS System card
・D-CARD<= VMM2から送られて来たデジタル信号をFEC boardに送る。
<= VMM2に電力を提供する。
(VMM2の消費電力はAPV25の３倍)
・FEC V6<= D-CARDからのデータを処理し、PCへデータを送る。
電源モジュールを搭載した  mini crate などをまとめたシステムのことである
DCARD
FEC V6HDMI

3/19/16

日本物理学会

第71回年次大会

37

Analog response with internal pulser
200

250

Δx =68 ns
Δy =60 mV

Δx =73 ns
Δy =80 mV

300

350

Δx =92 ns
Δy =90 mV

Δx =86 ns
Δy =88 mV
3/19/16

日本物理学会

第71回年次大会

38

25ns

50ns

Δx = 64ns , Δy = 80mV

Δx = 96ns , Δy = 94mV

Gain 3.0 mV/fC , Test pulser DAC 400
100ns200ns

Δx = 160ns , Δy = 97mV

3/19/16Δx = 208ns , Δy = 97mV

日本物理学会

第71回年次大会

39

LGL1_amplitude_average
1200
1000
800
600
400
200
0-200 051015202520252025

LGL2_amplitude_average
1200
1000
800
600
400
200
0-200 051015

LGL3_amplitude_average
1200
1000
800
600
400
200
0-200

051015

LGL4_amplitude_average
1200
1000
800
600
400

3/19/16

日本物理学会200

第71回年次大会

400-2000510152025

GND47Ω

Nim Cable
VMM2 chip

Function
generator

Copperpaper

Panasonic pin
Function Generator
からの信号

All channel test
128 ch pin + 2 GND pin(130pin panasonic connector)

3/19/16

日本物理学会

第71回年次大会

41

9 mv/fC Gain

Data taking Condition

12 mv/fC Gain

F.G電圧 VS Pdo

data trigger length 200ns
delay time 0s
trigger rate 2000Hz
結果
・各チャンネル毎にPdo値が違う
・GNDの方にも一緒に信号を送って結果、データに揺らぎが生じた
3/19/16
日本物理学会 第71回年次大会

12mv/fC Gain
42

Trigger rate vs entry number
Data taking condition
gain ->9mV/fC , peak time ->200nsdata,trigger pulse length ->200ns
delay time -> 0sfrom 100Hz to 3000Hz

結果

トリガーレート VS データ収集量が1kHzまで比例し、それ以降はサチル結果が得た。
3/19/16

日本物理学会

第71回年次大会

43

External Signal test
Function Generator
External trigger & external signal
Nim Cable
VMM2
Discriminator、shaper、Peak & Time detector、
ADC(Analog Digital Converter)

VMM2 chipSRS

HDMIPCNTU Athens

Ethernet

SRS
D-CARD+FEC(Front End Concentrator )3/19/16

NTU Athens
Data taking & monitoring

日本物理学会

第71回年次大会

44

220 K Ω

Functiongenerator

Panasonicconnector
pin51Ω
Nim Cable
VMM2 chipGND

One channel test

3/19/16

日本物理学会

第71回年次大会

Signal from 45
Function Generator

Channel 58
Peak time 200ns

3/19/16

日本物理学会

第71回年次大会

46