８チャンネルロジックアナライザの製作
その２ ４０ＭＨｚ化

目次
１．はじめに
２．設計・製作
３．使用方法及び性能
４．終わりに
５．参考文献添付資料（１）ロジックアナライザ４０ＭＨｚ回路図（２）プリント基板パターン図
ジャンピング配線有りと無し（３）メモリ、ロジック素子規格表抜き刷り（４）アセンブラ・ソースプログラム
４０ＭＨｚ用と１０ＭＨｚ用‑1‑１．はじめに
参考文献１で８チャンネルロジックアナライザの製作について報告をした。製作した装置の最高サンプリング速度は１０ＭＨｚにとどまっていた。やはり１０ＭＨｚではもの足りない。出来上がった回路図から、それほど変更を加えなくてもサンプリング速度の高速化が図れることがわかっていた。最高サンプリング周波数は１０ＭＨｚではあるが、予定通り正常に動作するロジックアナライザを完成させることができたので、この自信のもとで、すぐに改良版ロジックアナライザの製作に取りかかった。最高サンプリング速度が４０ＭＨｚのロジックアナライザを作り上げた。
以下で改良の内容について報告する。
２００１年６月１日

２．設計・製作
今回製作した４０ＭＨｚロジックアナライザの回路その他はほぼ１０ＭＨｚロジックアナライザと同じである。従って、設計・製作の詳細は参考文献１に譲る。ここでは、改良したロジックアナライザの回路図を図１に示しながら相違点についてのみ述べる。以降では参考文献１で紹介している１０ＭＨｚロジックアナライザを１０Ｍと、ここで紹介する
４０ＭＨｚロジックアナライザを４０Ｍと呼称する。
サンプリング速度の高速化のために、次の点の変更を行った。
（１）論理素子の変更
７４ＨＣシリーズを７４ＡＣシリーズに変更。ＨＣとＡＣは完全にピン互換性がある。
ＨＣシリーズの動作周波数は２０ＭＨｚ前後、ＡＣシリーズは１２５ＭＨｚ前後である。
性能を大幅に向上させた高速素子であるＡＣの値段は、それでもＨＣの値段とほぼ変わらない。
ところで７４シリーズの標準論理素子であるＨＣシリーズは各種素子が提供されているが、ＡＣシリーズはＨＣシリーズほど素子の種類は提供されていないことに注意する必要がある。ＨＣシリーズの素子を全てＡＣシリーズで置き換えることはできないのである。
１０Ｍで使用している、７４ＨＣ４０４０に対応する「７４ＡＣ４０４０」は生産されていない。４０Ｍでは他の素子で代用するしかない。
１０Ｍで使用している３個の１２ビットバイナリカウンタ７４ＨＣ４０４０は全てその特性通りバイナリカウンタとして動作させている。４０Ｍではこれを４ビットバイナリカウンタが２つ内蔵されている７４ＡＣ３９３で代用することにした。若干素子が増えることになった。
他のＨＣシリーズは全てＡＣシリーズで交換することができた。
（２）メモリの変更
メ モ リ の 書 き 込 み 速 度 の 目 安 は 書 き 込 み パ ル ス 幅 Ｔ ｗｐの 値 で 推 し 量 れ る 。 １ ０ Ｍ で 使 用
し た メ モ リ Ｈ Ｍ ６ １ １ ６ Ｌ Ｐ − ３ の そ れ は ９ ０ ｎ ｓ 、周 波 数 で 見 る と 約 １ １ Ｍ Ｈ ｚ で あ る 。
４ ０ Ｍ で は Ｔ ｗｐが １ ０ ｎ ｓ の Ｈ Ｍ ６ ２ ８ ３ ２ Ｕ Ｈ Ｌ Ｐ − ２ を 使 用 す る こ と に し た 。 書 き 込‑2‑

み速度は約１００ＭＨｚである。このメモリは３２ｋバイト×８ビットのものである。メモリは２ｋバイト×８ビットで充分である。何故、３２ｋバイトのものにしたか？理由は単純である。２Ｋバイトの高速メモリが手に入らず、３２ｋバイトの高速メモリが簡単に手に入ったからである。低メモリ容量の素子は規格表には記載されているが、メモリの最近のニーズ及び店での在庫は高容量かつ高速化された素子である。低容量・高速素子は入手困難である。
これら２つのメモリのピン端子に互換性がないので、回路図及びプリントパターンに若干の変更が必要となった。
１０Ｍのロジックアナライザ回路に以上の変更を加えることで、サンプリング周波数１００ＭＨｚ以上で動作するロジックアナライザになるように思われる。が、このような変更を加えても図１の回路では決して１００ＭＨｚでは動作してくれない。その原因は、書き込み時にメモリのアドレスをアップさせるのに使用している多段バイナリカウンタの応答遅延にある。２ｋバイトメモリのアドレス指定のために、１１ビットが必要である。回路図からわかるように、バイナリカウンタを１１ビット分連結し、１１ビットアドレスカウンタとして使用している。バイナリカウンタの動作においては、低位ビットから高位ビットにかけて順々に動作タイミングのずれが生ずる。この遅延時間は使用するビット数だけ積算されるのである。例えば、バイナリカウンタ１ビット当たりの遅延時間を１ｎｓとしても、１１ビット使用するならば、１１ｎｓの遅延時間となる。動作周波数１００ＭＨｚのメモリを使用していても、メモリアドレスのアップで取りこぼしが発生することになる。
アドレスカウンタのこの時間遅延問題の解決方法はメモリバンク方式を採用することで解 決 で き る 。メ モ リ バ ン ク 方 式 を 用 い た ロ ジ ッ ク ア ナ ラ イ ザ の 解 説 は 参 考 文 献 ２ が 詳 し い 。
２個のメモリを用い、入力データをラッチ回路で取り込み、メモリに交互に書き込む方法である。両メモリのアドレスはアドレスカウンタで同時にアップさせるが、交互に書き込みをするので許容される時間遅延は２倍となる。メモリを更に多数用いれば、メモリの書き込み動作周波数までサンプリング時間を上げることができる。容易に１００ＭＨｚのロジックアナライザとすることができる。ここではメモリバンク方式を採用すると、回路の大幅な変更をしなければならないこと理由から、この方式は採用しないことにした。

‑3‑

VR1 VR2
201910kコントラスト

図１‑4‑

13128 3- State

Buffer

9ch1+5 V

Gnd
10８チャンネル入力

製作した４０ＭＨｚロジックアナライザの回路図
I C2

Gnd S
8 7

8-1 Data Select or74 AC151

トリガチャンネル選択

16Vcc
Y

4 3 2 1 15 14 13 12 11 10 9D0 D2 D4 D5 D6
A B C
D7
D1 D3111415574 AC541

1646バ ッ フ ァ 1737188I C1ch8ch7ch6ch5ch4ch3ch2

220 1 19
H でHi- Z+5 V

端子
20 MHz決定に設置する端子

割り込み

512
CK1 74 AC74 Q1

10 14 4 2
PR2 Vcc PR1 D1
D2CLR119 10 11C B Aモード選択

35D0up 474 AC151
CK2 D- FF CLR2
1311Q2D1
I C3Gnd
9 do wn 3
I C47YD2 I C55H274 AC00
D3Vcc
L1169Gnd S
108 トリガ形式選択
8 7121311+5 V

リセット＝Ｌ

スタート＝Ｈ27 22 10 9 8 7 6 5 4 3 25 24 21
WE OE A0 A2 A4 A6 A8 A10A1 A3 A5 A7 A9O7I/
19I C1418 I/ O6HM62832 UHLP-15+5 V
O5I/Vdd
1728O4３ ２ ｋバ イ ト~８ ビ ット の うち16 I/
２ｋ バ イト だ け使 用O315 I/CS
O213 I/
20Vss
I/ O1
1214A12O0A11A13 A1411 I/
23 2 26 1300+5 V

14+5 V

614Vcc 1 Qd

1A+5 V

40 MHz78基準
発振器+5 V+5 V

2345678912130. 01+5 V

Ｈレベルとなり、持続するトリガ条件が満たされると

+5 V

CBA

2074 AC393
I C11. 5Gnd
78

トリガ条件未満足＝Ｌ

オーバーフロー＝Ｌ、トリガ条件満足の時Ｈオーバーフロー無し、かつで測定

カウント＝Ｌで測定終了

オーバーフロー＝Ｈ

cl 1
21 Qd
614Vdd

81312

制御パルス

Ｌで遮断

Ｈで通過制御パルス

I C121174 AC00
9 10

0. 01

Q12

クロックパルス

Gnd S
8 7+5 V+5 V

Gnd
4 10

3 4 51 Qa 1 Qb 1 Qc

31 Qb 2 Qa
4 11Vcc

5Y+5 V

Gd Cl 1 Cl 22 1271314 6Vcc 1 Qd 2 Aバイナリカウン
タA
174 AC393 I C71674 AC151
I C8サンプリング周期選択74 AC541 I C10
21+5 V

4 3 2 1 15 14 13 12
D0 D1 D2 D3 D4 D5 D6 D7バ ッ フ ァVcc

18 17 16

91011で
1 H Hi- Z

191 1A

96 10I C1374 AC00

11 54クロック入力

3 4 5 6 13 11 10 9 8
1 Qa 1 Qc
2 Qc
2 A 2 Qa
2 Qd
2 Qb
1 Qd
1 Qb
62 cl 1 Ｈ で ク リ ア 74 AC393
I C11cl 2Vdd
Gnd 1 A12147
14 5

I C12

18 17 16 15 14 13 12 11 20バッファVcc
19 H でHi- Z
C974 AC541I101RG539RG641RG7RD64051314Vcc バ イ ナ リ カウ ン タ2A1 A2 Qd
1Qd
バ イ ナ リカ ウ ン タ 2
185k ~5874 AC393 I C6. 5リ セッ ト（ 基板 上）
74 AC393 I C6
Gd Cl 1 Cl 2 1 Qa 1 Qd 2 A 2 Qc
Gd Cl 1 Cl 2 1 Qc 2 Qb
102 12 36 13 972 127529 20 5k
16AVdd Vdd
Mclr

28 27 26 25 24 23 22 21 451 44 45 46 43 4250
12 13 14
RF1 RF3 RF5 RF7
RE0Osc1RA5Osc2 RA1RE2RA3
RF0 RF2 RF4 RF6 RD7RA2 RA4Test RE1
17VssI C15PI C30AVss
RC136RG3RC5 RC7 RD1RC3RB1 RB3 RB5 RB7RD4RA0 RD3
RB0 RB2 RB4 RB6 RG2 RG4 RE3 RG0 RG1 RC0 RC2 RC4 RC6 RD0 RD2RD57 6
59 58 54 57 56 55 47 48 32 31 38 15 34 33 3 67 66 65 64 63 62 61 11 10 960 8Vss
3Vss
Hsync
Vsync Dck Vss
R1 R2 R3 G1G2 G3 B1 B2 B39 10 11 12 13 14 15 16 17 18
1 2 4 5+5 V

ロジックアナライザ４０Ｍ回路図

選択端子

バックライト用端子群

予備

電源基板上

10k VR+30 V

876VL1 VL2 VL3 VL4Vee
DI SPVdd５ ．５ イ ン チ パッ シ ブ カ ラ ー液 晶 モ ジ ュ ール L M32C041+5 V
予備（３）表示部の改良
先の１０Ｍでは時間軸である横軸で簡単に時間スケールを読みとるようにはなっていなかった。改善として、画面中にサンプリング時間数値とその時間スケールバーを表示させる こ と に し た 。図 ２ が 前 回 で の 解 析 時 の Ｌ Ｃ Ｄ 画 面 、図 ３ が 改 良 版 で あ る 。画 面 右 下 隅 に 、サンプリング周波数と共にサンプリング時間数値を表示させる。データ表示領域の下部にこの時間数値に対応する時間スケールをバーの長さで描写させることにした。

チャンネル番号表示

チャンネル番号表示

データ表示領域

データ表示

時間スケールバー
サンプリング時間数値表示

グラフ処理
記号

図２トリガ

サンプリンググラフ処理
記号

タイプ表示 周波数表示

前回の解析時ＬＣＤ画面

図３トリガ

サンプリングタイプ表示 周波数表示

改良した解析時のＬＣＤ画面

３．使用方法及び性能装置の外見は全く１０Ｍと同じである。使用方法も１０Ｍと同じである。性能もサンプリング周波数以外は同じである。使用方法（１）４０Ｍの性能
入力信号レベル

Ｌレベル≒０Ｖ、Ｈレベル≒＋５Ｖ

入力チャンネル数

８つ

メモリ容量

各チャンネル２０４８点

サンプリング周波数

４０Ｍ、５．０Ｍ、６２５ｋ、７８ｋ、９．８ｋ、１．２ｋ，１５２，１９

グラフ処理機能（８分の１スケールダウン）

左右移動、拡大、縮小、復元（２）サンプリング周波数４０ＭＨｚでの動作における留意事項
サンプリング周波数を４０ＭＨｚとしたとき、メモリアドレスの１０ビット当たりで、アドレスの指定取りこぼし現象が見られる。ＬＣＤ画面には周期的な髭パルスとして見てとれる。ＬＣＤ画面に表示するデータのアドレス値が１０ビット指定アドレス以下ならば何らの問題もなく、正常に観測測定できる。それ以上でもこの現象を頭に入れておけば、‑5‑それほど問題はないと思う。

４．終わりに更 な る サ ン プ リ ン グ 速 度 の 高 速 化 は 、メ モ リ バ ン ク 方 式 を 用 い れ ば 容 易 に 実 現 で き よ う 。
入力データのラッチ回路、複数個のメモリを使用することになる。
今後、それをやるかどうかは今のところ考えてはいない。

参考文献（ １ ）「 ８ チ ャ ン ネ ル ロ ジ ッ ク ア ナ ラ イ ザ の 製 作 」

金野茂男（ ２ ）「 ロ ジ ッ ク ス コ ー プ の 製 作 」 石 川 克 樹 、 ト ラ ン ジ ス タ 技 術 Special 、 Ｎ ０ ． １ ９ 、
ｐ８２〜８８、ＣＱ出版社‑6‑