本記事は , 文部科学省ナノテクノロジープラットフォーム事業 技術スタッフ表彰について紹介するものです .

文部科学省ナノテクノロジープラットフォーム 平成 30 年度技術スタッフ表彰 若手技術奨励賞

シリコンのトータルソリューション

受賞者 広島大学 微細加工プラットフォーム 佐藤 旦氏に聞く（左）技術スタッフ表彰式にて（右）佐藤 旦氏（ナノデバイス・バイオ融合科学研究所電子デバイス物理特性評価装置パネルおよび半導体デバイス一貫試作ラインのパネルの前で）文部科学省が推進するナノテクノロジープラットフォーム事業では，毎年度プラットフォームの拠点において共用設備の利用者を支援する技術スタッフのなかで特に優れた成果を挙げた者を表彰している．平成 30 年度の表彰
式は nano tech 2019 国際ナノテクノジー総合展の初日 2019 年 1 月 30 日に同会場のセミナー会場 B で行われた．
この表彰式で若手技術奨励賞が広島大学 ナノデバイス・バイオ融合科学研究所 研究員佐藤 旦（さとう ただし）

氏に授与された．ナノテクノロジープラットフォーム高度専門技術者（微細加工領域）として「シリコンのトータルソリューション」と題する活動が評価された [1]．
今回，同大学の同研究所を訪問し，佐藤氏にその活動について伺った．なお，上司である同大学教授 黒木 伸一郎（くろきしんいちろう）氏が一時同席された．

ターとして改組設立されている．2008 年 5 月 1 日に学

１．ナノデバイス・バイオ融合科学研究所
における微細加工プラットフォーム [2]１．
１

内の組織改変で同研究所が設立された．エレクトロニク
スとバイオテクノロジーとメディカルサイエンスを融合する新しい研究を推進することを目的としている．
同大学の微細加工プラットフォームは，上記集積化シ

経緯

ステム研究センター以来蓄積継続され，文部科学省ナノ広島大学における微細加工プラットフォームは，ナノテクノロジーネットワーク事業（2007 年度～ 2011 年度）

デバイス・バイオ融合科学研究所の中にある．同研究所でも実績を積んできた技術・装置群を基に，大学の組織の前身は 1986 年に文部科学省の省令センターとして 10を超え，また産業界の研究開発ニーズに応えて，設備の年時限で設立された集積化システム研究センターであり，共用，研究開発支援，共同研究等の活動を行っている．

1996 年に 10 年時限でナノデバイス・システム研究セン

NanotechJapan Bulletin Vol. 12, No. 4, 2019文部科学省ﾅﾉﾃｸﾉﾛｼﾞｰﾌﾟﾗｯﾄﾌｫｰﾑ

平成 30 年度技術ｽﾀｯﾌ表彰（若手技術奨励賞）-1

１．
２

広島大学の微細加工プラットフォームの特徴---2 インチ以下対応
その他：ICP（SiO2 用），RIE（SiO2 用，Al 用），ECR（Si

同大学の微細加工プラットフォームは，集積化システ用），CDE（SiN 用），汎用エッチャー，Asher

ム研究センター時代に設置した 520m2 のクラス 100 の不純物注入・酸化・アニール装置群（10 装置）：

スーパークリーンルームと，ナノデバイス・システム研
2

イオン注入装置，リン拡散炉・PMA 炉，酸化炉（3）・究センター時代に設置した 310m のクラス 10 のスーパー拡散炉（2），汎用熱処理装置，RTA（高速熱処理）装クリーンルームという，大学としてはトップクラスの環置 ---- いずれも対応ウェハは 2 インチ以下

境内に展開する 52 台の装置を共用に提供している．
同研究所は，電子ビーム描画装置を用いた超微細トラ【その他（物性評価等）】
薄膜物性評価装置群（15 装置）：

ンジスタの設計・試作技術，また，マスクレス露光装置

ラザフォード後方散乱（RBS）測定装置

や深掘りエッチング装置を用いた MEMS デバイス試作技

2 次イオン質量分析装置（SIMS）

術など，半導体デバイスの設計からデバイス実現までのX 線光電子分光分析装置（XPS）

一貫試作を可能としており，材料やデバイスの物性評価

電界放出型走査電子顕微鏡装置も揃えている．微細加工プラットフォームとしては，ホール効果測定装置

これら装置・技術を用いて次の二種類の支援を実施してX 線解析装置いる．

その他：AFM，XRF，分光エリプソメーター，デバイ・デバイス作製支援（トランジスタ，バイオセンサ等）

ス測定装置，膜厚計，段差計・要素技術支援（イオン注入，シリコン窒化薄膜形成）
次に共用に提供している装置群を列挙して紹介する．
【半導体デバイス一貫試作のための装置群】

２．微細加工プラットフォームの利用，支援の状況

薄膜形成装置群（9 装置）：
LPCVD（減圧化学気相成長）装置（SiN 及び Si 堆積用）
プラズマ CVD 装置（SiN 及びアモルファス Si 堆積用）スパッタリング装置（金属配線用）

２．１

プラットフォームの利用形態

微細加工プラットフォームの利用形態としては，

その他：汎用スパッタ，APCVD，真空蒸着装置①共同研究

リソグラフィー装置群（4 装置と i 線ステッパ）：
電子ビーム描画装置（ポイントビーム方式，エリオニ②機器利用

クス ELS-G100）---6 インチ以下対応③技術代行

電子ビーム描画装置（可変成型方式，日立 HL700）

④技術補助
⑤技術相談

--- ２インチ以下対応
マスクレス露光装置（ナノシステムソリューションズの 5 種類がある．共同研究における設備共用でも，支援

DL-1000）---4 インチ以下対応の内容によっては共同研究ではなく技術代行で契約することもあり，また，機器利用も必要に応じて技術スタッエッチング装置群（10 装置）：
シリコン用深掘りエッチング装置（住友精密工業
MUC-21）---4 インチ以下対応

フが支援を行っている．
ただし，利用件数を大きく拡大するにも難しい一面がICP（誘導結合プラズマ）エッチング装置：Si 用ある．例えばデバイス試作など一件につき 100 近いプロ---2 インチ以下対応

セスがある支援も多く，工数や時間が掛かるものが多い

ICP（誘導結合プラズマ）エッチング装置：Al 用ためであるとの説明があった．

図1

ナノデバイス・バイオ融合科学研究所

NanotechJapan Bulletin Vol. 12, No. 4, 2019

図2

文部科学省ﾅﾉﾃｸﾉﾛｼﾞｰﾌﾟﾗｯﾄﾌｫｰﾑ

クリーンルーム内部

平成 30 年度技術ｽﾀｯﾌ表彰（若手技術奨励賞）-2

ナノデバイス・バイオ融合科学研究所に属する微細加デバイス構造と試作プロセス技術を創出し提案している

工プラットフォームとして，研究所内の融合研究に利用（詳細は 4 章参照）
．この CMOS 技術を用いた夏季実習もされるが，外部からのバイオ関係の利用者はまだ少ない．

行い，好評であった．

現状は研究所のバイオ関係研究者の紹介による利用者など範囲が限られている．実績を積むことで，異業種からの利用が増加することを期待すると，佐藤氏は語った．

２．３

佐藤氏の経歴こうした活動を行う佐藤氏の技術的経歴は，大学修士課程でのダブルゲートシリコン（Si）薄膜トランジスタ

２．２ 微細加工プラットフォームにおける佐藤氏の役割と活動（TFT: Thin Film Transistor）の研究に遡る [3][4]．図 3 に佐藤氏は利用支援を実行する技術スタッフのトップとうにバックゲート金属（Mo）電極を形成し，ゲート絶縁よりその作製工程を説明する．ガラス基板上に図 a のよして，次の工程を担当している．

膜として Si 酸化膜（SiO2）を被覆した上に図 b の形状の・ナノ構造加工・MEMS 加工およびプロセス設計

アモルファス Si を堆積し，レーザー照射でポリ Si 化して・薄膜形成・不純物導入

チャネル領域を形成する．その上をまた SiO2 ゲート絶縁・ナノ構造パターン設計

膜と金属薄膜とレジスト膜を重ねて被覆したあと，裏面・ナノ構造形成・組成分析支援のガラス面から露光し，バックゲート金属電極をマスク

過去 7 年間の合計支援件数 297 件中で，佐藤氏が担当として図 c に示すような同じパターン形状のトップ Moした件数は 177 件である．利用者の要望に合わせて，各ゲート電極を形成した．図 d ではチャネルに接続するポ種半導体デバイスの作製，作製工程の要素技術の支援をリ Si 部分に不純物を注入してソースとドレインを形成し行っているが，デバイス作製に際して，厳しいクリーンている．試作トランジスタの特性を評価し，ダブルゲー度の管理が必要であり，装置毎に，工程前後にそれぞれトの効果を確認した．

指定のピンセットや専用用具の使用確認を徹底している．

こうした経験を経て，2010 年 4 月に広島大学ナノデバ

プラットフォームの運営にあたっては，装置や設備のイス・バイオ融合科学研究所に就職した．当初は，集積維持管理にも労力を使うことが多い．先日もクリーンルー

回路の低誘電率層間絶縁膜の材料研究に携わり，低誘電ムの気圧を陽圧に保つように室内に差圧を作るエアコン率ポーラスシリカ膜の作製と特性評価を行った．そのプディショニングユニットの補修を行った．クリーンルー

ロジェクト終了後，2012 年に始まった微細加工プラット

ムの稼働を止めて，ラジエーターの目詰まりを除去して，フォームに技術支援員として参加し，これまで身に付け動作を正常化した．またこのプラットフォームには，年てきた半導体デバイスの専門能力を活かして，利用者の季が入った装置が多いので，修理の機会も多い．故障個要望に応えるソリューションを提供できるように支援業

所を見つけ，自分で修理することは，学生や若い人にとっ務を遂行している．て勉強にもなると，佐藤氏は語った．

以下に佐藤氏がプラットフォーム利用者を支援し，ソ佐藤氏は支援業務の傍ら，支援業務にも効果を発揮
す る 簡 素 化 CMOSFET（Complementary metal-oxide-

リューションを提供した例（紙面の都合でほんの数例）など，佐藤氏の活動の具体例を紹介する．

semiconductor field-effect transistor; 相 補 型 MOSFET）

図3

ガラス上のダブルゲート多結晶シリコン TFT の作製工程の説明図

NanotechJapan Bulletin Vol. 12, No. 4, 2019文部科学省ﾅﾉﾃｸﾉﾛｼﾞｰﾌﾟﾗｯﾄﾌｫｰﾑ

平成 30 年度技術ｽﾀｯﾌ表彰（若手技術奨励賞）-3

装置を揃えているが，イオン注入装置がないので，この部分を広島大学の微細加工プラットフォームの装置を用

３．佐藤氏支援事例

い技術代行の支援を行った．n チャネル TFT と p チャネ
ル TFT のソース及びドレインにリン（P）とフッ化ボロン

３．１ ガラス基板上 4 端子低温多結晶 Si 薄膜トランジスタによる CMOS インバータ（BF2）をイオン注入した．図 3 での説明のように，トッ

この支援は，佐藤氏の出身大学である東北学院大学か金属の膜厚を薄くする必要があり，一方このトップゲーらの利用で，佐藤氏が修士課程で携わったダブルゲート

トをマスクとしてイオン注入する際には，加速エネルギー

Si 薄膜トランジスタ（TFT: Thin Film Transistor）（図 310keV の装置仕様限界での慎重なイオン注入が必要で参照）の CMOS インバータ集積回路への応用展開である．

あった．図 6 に試作インバータ回路の入出力電圧特性をダブルゲートの一方を独立させ，インバータの閾値電圧示す [7]．電源電圧 1.0V でインバーター論理回路として（Vth）を精密に制御する電極とする 4 端子構造で，電源電動作することを示している．

プゲートを背面露光でパターニングするために，ゲート圧（Vdd）1.0V の低電圧動作の実現を狙っている．図 4 はn チャネル TFT の断面模式図，図 5 はガラス基板上に形成した CMOS インバータ集積回路の光学顕微鏡写真であ３．２

DNA/Si メモリートランジスタの基板作製支援

る [5][6][7]．写真の右半分の n チャネル TFT と左半分のナノデバイスとバイオが結合したケースで，兵庫県立p チャネル TFT が左端の電源電極 Vdd と右端のグランド電大学との共同研究の事例である [8][9][10]．Si MOS FET極の間に直列に接続され CMOS インバータ論理回路を形構造のチャネル部分の Si を DNA で置き換えた構造を提案成している．上に伸びる二つのトップゲート接続領域はしている．即ち，図 7 に構造を示すように DNA チャネル

入力電極 Vin に，中央の下に伸びる領域は出力電極 Vout に/SiO2/Si（ゲート）の階層構成で，DNA チャネルが自己組接続している．左右下に曲がって伸びているのは Vth 制御織化で作られる特徴がある．

用のバックゲートへの接続部である．

従来 LSI はひたすら微細化により高集積化を追求して同大学はクリーンルーム内にデバイス作製の大部分のきたが，近年，微細化が限界に近づき，製造コストも増加することから，特に高集積化の要求されるメモリーなどの高密度化が困難になりつつあり，代替技術が求められている．兵庫県立大学の研究グループは，その候補として DNA をチャネルに使う代替技術を取り上げた．DNAをチャネルとする MOSFET でもゲート電圧を変化させることでトランジスタ特性を示すことは知られており，本研究では，その高密度化とプロセスコストの低減の特徴を活かした DNA メモリ FET の実現を狙っている．今回の試作はこの構造に於けるキャリアの挙動の調査を目的とするものであった．
共同研究の分担は，Si トランジスタの構造部分は広島大学の微細加工プラットフォームで行い，DNA によるチャ

図4

図54 端子 TFT 断面模式図

CMOS インバータの光学顕微鏡写真

NanotechJapan Bulletin Vol. 12, No. 4, 2019

図6

文部科学省ﾅﾉﾃｸﾉﾛｼﾞｰﾌﾟﾗｯﾄﾌｫｰﾑ

インバータの入出力電圧特性

平成 30 年度技術ｽﾀｯﾌ表彰（若手技術奨励賞）-4

ネル部分の作製・評価は兵庫県立大学が担当した．図 8

ノテクノロジー EXPRESS（第 30 回）に掲載されており [8]，および図 9 は，広島大学が担当したトランジスタ全体の試作デバイスの特性評価を基に DNA チャネルのキャリア構造とチャネルが形成される溝の形状を示している．溝伝導モデルが議論され，また ID-VD 特性における僅かなヒの幅は DNA の分子の長さに合わせて 120nm と指定され，ステリシスが確認されている．

また，後に 60nm の試みも行った．
溝の作製に於いては，電子線描画で開けたレジストの窓からのエッチングに際して横方向へのエッチングの広がりが起こるので，精度よく垂直の壁を作るのに苦労し

３．３ ウイルス濾過膜の濾過機構可視化のための微細流路たと佐藤氏は語った．図 8（b）の断面写真では，穴が Si

微細加工プラットフォームの利用分野の広がりを示す層を通過しているところではほぼその条件を満たしてい利用事例を紹介する．株式会社旭化成メディカルによるる．

技術代行の利用で，中空糸フィルターのウイルス濾過膜

DNA は図 7 に示すように，AGE（Allyl Glycidyl Ether :の濾過機構可視化のための模擬微細流路作製の依頼でアリルグリシジルエーテル）を介して Si 電極と接続してあった．佐藤氏は，依頼主から送られてきた濾過膜断面いる．なお，この共同研究の成果については，Nanotech

パターンの SEM 像をそのまま設計ソフトに入力し，まず，Japan Bulletin, Vol. 7, No. 5, 2014 年 11 月 4 日発行 / ナ

マスクレス露光装置と深掘りエッチング装置を利用して

図7

DNA/Si トランジスタの構造概念図

図 8 トランジスタの構造写真（a）平面写真（拡大と縮小），（b）チャネルを形成する溝断面

NanotechJapan Bulletin Vol. 12, No. 4, 2019

図9

文部科学省ﾅﾉﾃｸﾉﾛｼﾞｰﾌﾟﾗｯﾄﾌｫｰﾑ

トランジスタ平面パターン

平成 30 年度技術ｽﾀｯﾌ表彰（若手技術奨励賞）-5

模擬流路の Si の鋳型を作った．エッチングの深さは約50μm である．図 10 はその表面パターンである．作製した鋳型に PDMS（熱硬化型液状シリコーンゴム）を注入し硬化させ，これを剥がして表面にガラスペレットを貼り付けて，ウイルス濾過膜の濾過機構可視化用微細流路

４．短期試作 CMOS IC の提案と夏季セミナーでの実用一般的な CMOS 製造プロセスは微細化，高性能化，高密度化を追求することで，構造が複雑となりプロセス工を完成させた．

数も多くなっている．製造期間も，トランジスタや簡単な IC を作るだけでも 3 ～ 4 週間はかかる．広島大学では毎夏，半導体実践講座で実習プログラムを実施しており，その他にも社会人教育などで IC 製造の実習がある．佐藤氏らのグループは，そうした実習で試作する IC として，出来るだけ簡素化して短期間で作製できる CMOS IC 構造・プロセスを構築した．図 11 に構造を示す．素子間分離もLOCOS（LOCal Oxidation of Silicon）や shallow trench は行わず，層間絶縁膜を厚くすることで済まし，ゲート酸化膜も熱酸化，ゲートも Al 金属でソースやドレイン電極と同時に形成し，イオン注入したら熱処理は全部一緒に行うなど，工夫をこらし，試行を繰り返した結果，数日間で完成するデバイス・プロセスを確立することができた．なお露光には作業の簡単なマスクレス露光装置（最小寸法 1μm）を用い，最小寸法 3μm で製造している．
図 12 に 試 作 し た CMOS IC の 写 真 を 示 す． リ ン グ オ
図 10

ウイルス濾過膜を模擬した濾過機構可視化ツール

図 11

図 12

試作 CMOS IC の写真

NanotechJapan Bulletin Vol. 12, No. 4, 2019

シレータと CMOS インバータを搭載している．図 13 に短期試作 CMOS IC の構造

図 13

文部科学省ﾅﾉﾃｸﾉﾛｼﾞｰﾌﾟﾗｯﾄﾌｫｰﾑ

pMOS FET と nMOS FET の特性

平成 30 年度技術ｽﾀｯﾌ表彰（若手技術奨励賞）-6

フォームでは，その装置群と蓄積技術を外部ユーザーと共用して，社会貢献を果たすことを目的としている．
今回の佐藤氏の話を伺って感じたことは，こうした恵まれた施設や装置群を活かすのは人であるということ，即ち，その保守，管理，目的に応じて使いこなす技術がないと，せっかくの設備・装置も機能を発揮できない．
技術スタッフの活動がその鍵をにぎっている．もう一つ重要なことは，ユーザーの存在である．ユーザーの創造的発想とプラットフォームの提供するソリューションが，図 14

新しい社会に貢献する成果を生み出すことになる．このCMOS インバータの入出力電圧特性

ことは，佐藤氏の抱負とユーザへの期待に述べられた通CMOS インバータを形成する nMOS FET と pMOS FET のりである．今後の広島大学の微細加工プラットフォーム

ドレイン電圧 - 電流特性を，図 14 に CMOS インバータのの活躍に期待したい．

入出力電圧特性を示す．
短期試作 CMOS IC は，実習用を具体的目標として開発した．しかし微細加工プラットフォームの利用者にも活用してもらいたいと佐藤氏は語っている．これまでに，一件の利用者があり，FET のゲート絶縁膜の誘電体材料

参考文献[1] NanotechJapan, ナノテクノロジープラットフォームの検討が利用目的であった．この CMOS プロセスではゲー

事業，技術スタッフ表彰，平成 30 年度若手技術奨励

ト絶縁膜後の工程は Al ゲート電極工程だけで短いので，賞 佐藤 旦，「シリコンのトータルソリューション」

誘電体材料の評価が素早くでき，後工程の影響を受ける

https://www.nanonet.go.jp/pages/research_support_

ことが少なくて済むメリットがあった．

award/H30_Award_5.pdf[2] 広島大学ナノデバイス・バイオ融合科学研究所 http://
www.rnbs.hiroshima-u.ac.jp/intro.html

５．今後の抱負とユーザへの期待[3] T. Sato, K. Yamamoto, J. Kanbara, K. Kitahara and A.
Hara, “Fabrication of Large Lateral Polycrystalline

佐藤氏は今後の自身の在り方とプラットフォームの利

Silicon Film by Laser Dehydrogenation and Lateral

用者への期待について，次のように語った．

Crystallization of Hydrogenated Nanocrystalline（１）ユーザーの求めるものを理解し，素早く検討・実

Silicon Films”, Jpn. J. Appl. Phys., 48, 121201, 2009.

践できる能力の幅広さを追求したい．特定分野を深く[4] A. Hara, T. Sato, K. Kondo, K. Hirose, K.Kitahara,

追求するのではなく，自分の汎用性を高めたい．

“Self-Aligned Metal Double-Gate Low-Temperature（２）広島大学は，ユーザーニーズに応えられる多くのPolycrystalline-Silicon Thin-Film Transistors on Glass

装置を備えた設備を保有しており，じっくり「作りこSubstrate Using Back-Surface Exposure” Jpn. J. Appl.

み」を希望する人に是非使ってほしい．

Phys. 50, 021401, 2011.

（３）工学だけでなく，多方面に Si デバイス試作サービ[5] A. Hara, S. Kamo, T. Sato, “Self-Aligned Four-Terminal

スの認知度を高め，多方面から，プラットフォーム活Planar Metal Double-Gate Low-Temperature

用に来てほしい．多方面との接触により，自分自身のPolycrystalline-Silicon Thin-Film Transistors

技術力向上も図りたい．多方面としては，農業，医療，for System-on-Glass”, IEICE TRANSACTIONS on

理学関係が挙げられる．

Electronics E97-C, 1048, 2014.
[6] H. Ohsawa, S. Sasaki and A. Hara, “Controllability ofself-aligned four-terminal planar embedded metal

６．おわりにdouble-gate low-temperature polycrystalline-siliconthin-film transistors on a glass substrate”, Jpn. J.

広島大学は，LSI（大規模集積回路）がムーアの法則に従って微細化・高集積化が急速に進んだ時代，微細化がAppl. Phys. 55, 03CC01, 2016.
[7] H. Ohsawa, H. Utsumi and A. Hara, “Performance of

ナノ領域に突入して新しい材料科学が追求されたナノテ

four-terminal low-temperature polycrystalline-silicon

クノロジーの時代，そして今の持続社会を目指してナノ

thin-film transistors and their application in CMOS

テクノロジーの応用展開が活発化する時代を通して，大inverters on glass substrates”, Jpn. J. Appl. Phys. 57,

学としては恵まれたクリーンルーム施設，加工・評価装置群を揃え，研究開発を行ってきた．微細加工プラット

NanotechJapan Bulletin Vol. 12, No. 4, 2019

03DB01, 2018.
[8] 松尾 直人，部家 彰，山名 一成，高田 忠雄 , 佐藤文部科学省ﾅﾉﾃｸﾉﾛｼﾞｰﾌﾟﾗｯﾄﾌｫｰﾑ

平成 30 年度技術ｽﾀｯﾌ表彰（若手技術奨励賞）-7

旦，福山 正隆，横山 新 , “DNA をチャネルとする[10] H. Nakano, N. Matsuo, T. Takada, K. Yamana, A. Heya,

Si 半導体 MOSFET ～ DNA のメモリ機能を発見～ ”,

T. Sato and S. Yokoyama: “Study of the inverter circuit

NanotechJapan Bulletin, Vol. 7, No. 5, ナノテクノ

with DNA/Si-MOSFET”, Proc. Int. Meeting for Future

ロジー EXPRESS（第 30 回）, 2014. https://www.

of Electron Devices, Kansai (IMFEDK2017), 32-33,

nanonet.go.jp/magazine/archive/?page=1308.html

2017.

[9] S. Maeno, N. Matsuo, S. Nakamura, A. Heya, T. Takada,K. Yamana, M. Fukuyama, and S. Yokoyama, “Study of

本文中の図面は全て佐藤 旦氏から提供されたものである．

change retention mechanizm for DNA memory FET”,
IEICE Electronics Express, 11, 1-6, 2014.

NanotechJapan Bulletin Vol. 12, No. 4, 2019

（向井 久和）文部科学省ﾅﾉﾃｸﾉﾛｼﾞｰﾌﾟﾗｯﾄﾌｫｰﾑ

平成 30 年度技術ｽﾀｯﾌ表彰（若手技術奨励賞）-8