本記事は , 文部科学省ナノテクノロジープラットフォーム事業 技術スタッフ表彰について紹介するものです .

文部科学省ナノテクノロジープラットフォーム 平成 29 年度技術スタッフ表彰 技術支援貢献賞

CMOS 集積回路 -MEMS 試作支援受賞者代表 北九州産業学術推進機構 微細加工プラットフォーム 安藤 秀幸 氏に聞く
文部科学省ナノテクノロジープラットフォー
ム事業では，全国 37 の研究機関で最先端ナノテクノロジー設備の利用機会を産学官の研究者に対して提供している．最先端研究設備の有効利用には，設備の特徴を熟知して整備し，利用者に使用ノウハウを提供する技術支援スタッフの存在が大きな支えになっている．平成 29年度の技術支援貢献賞は，公益財団法人 北九州 産 業 学 術 推 進 機 構（Kitakyushu Foundationfor the Advancement of Industry, Science andTechnology，以下，FAIS と略記）産学連携統括センター 微細加工プラットフォームの高度専門技術者 安藤 秀幸（あんどう ひでゆき）氏，と同 竹内 修三（たけうち しゅうぞう）氏に贈られた [1]．受賞テーマは「CMOS（Complementary

FAIS 共同研究開発センターにて安藤 秀幸氏（右奥）と竹内 修三氏（左手前）MOS；相補型 MOS）集積回路 -MEMS（微細電気機械システム）試作支援」である．そこで今回，受賞した優れた業績についてお二人の受賞者を代表して安藤秀幸氏にお話を伺った．なお，FAIS の産学連携統括センター 産学連携担当課長 上野 孝裕氏の同席も頂いた．

共同研究開発センターは，微細加工プラットフォームと１．FAIS 共 同 研 究 開 発 セ ン タ ー で のCMOS 集積回路 -MEMS 試作支援 [2]して CMOS プロセス（1μm プロセス）と MEMS 微細加工の試作ができ，技術支援スタッフの手厚いサポートで１．１ CMOS 集積回路と MEMS 微細加工で，設計・製作・評価の一貫した研究開発環境たもので，廊下を挟んで上側にイエロールーム（紫外線利用者の研究開発に貢献している．
図 2 は，共同研究開発センター 1 階の施設概略を示し
露光，電子線描画など）とケミカルプロセス室（成膜，微細加工プラットフォームが設置されている FAIS の共同研究開発センターは，図 1 に示したように北九州市
若 松 区 に あ る 北 九 州 学 術 研 究 都 市（KSRP：Kitakyushu
Science and Research Park)[3] の中心部にある．FAIS は，KSRP に集積した大学・研究機関・企業群の一体的運営や，大学等の研究シーズと企業のニーズをつなぐ産学連携コーディネート活動に取り組む組織で，2001 年に設立された．第 3 章で紹介する「ニューラル学習回路」試作の利用者である九州工業大学大学院 生命体工学研究科は，
図 1 上の写真で共同研究開発センターの道を挟んで向かい側に位置している（右側の大きな建屋）．共同研究開発センターは，図 1 下にあるように 2 階建ての建物で，1階に IC 設計・プロセス設備室，2 階は研究室になっている．

NanotechJapan Bulletin Vol. 11, No. 3, 2018

図1 北九州学術研究都市の中心に位置するFAIS共同研究開発センター文部科学省ﾅﾉﾃｸﾉﾛｼﾞｰﾌﾟﾗｯﾄﾌｫｰﾑ

平成 29 年度技術ｽﾀｯﾌ表彰（技術支援貢献賞）-1

図2

FAIS 共同研究開発センター内の CMOS-MEMS 試作施設イオン注入など）のクリーンルームが並んでいる．下側は，専門技術者であり，共同研究開発センターの中核スタッレイアウト設計室（フォトマスク設計 CAD ほか），組立フとして技術開発，試作支援と利用者教育に当たってい測定室（プリント基板製作，IC 電気特性評価ほか）など

る．安藤氏は CMOS 作製プロセスの立ち上げ，IC 試作をがある．図 2 の右下に，1 時間当たりの利用料金が記載

主として担当し，竹内氏は MEMS の試作と組立・解析をされているが，公共団体や大学などの営利を主たる目的中心に担当している．としない利用の場合は半額料金で利用できる．なお，利用できる設備の詳細情報は [2][4] を参照されたい．

図 3 は CMOS-IC の試作例で，直径 2 インチ（5cm）のSi ウェーハ上に 6 種類の試作チップが作製されている．
複数の利用者が “ 相乗り ” して，試作費用を抑えている利

１．２ 共同研究開発センターでの技術スタッフの手厚い支援と利用状況

用例である．“ 相乗り ” はチップ単位だけでなく，1 チッ

安藤氏と竹内氏は，微細加工プラットフォームの高度るが，1μm プロセスなのでアナログ IC の試作を得意とし

図3

NanotechJapan Bulletin Vol. 11, No. 3, 2018

プの中で複数のユーザが混在しているケースもある．デジタル回路 IC・アナログ回路 IC の両方の試作が可能であFAIS 共同研究開発センターでの CMOS“ 相乗り IC” 試作例

文部科学省ﾅﾉﾃｸﾉﾛｼﾞｰﾌﾟﾗｯﾄﾌｫｰﾑ

平成 29 年度技術ｽﾀｯﾌ表彰（技術支援貢献賞）-2

ている．CMOS プロセスではマスク数 15 枚，回路シミュ脈波・接触圧センサを紹介する．澤田 廉士教授が率いる

レータ用の SPICE モデルとしてはレベル 49 まで対応してナノマイクロ医工学研究室では，レーザ光を使った超小おり，CMOS プロセスに応じてモデルに必要なパラメー型の変位センサをベースに，血管動態測定センサなどをタ値を抽出し利用者に提供している．

開発して，ヘルスケア分野に貢献することを目標にしてMEMS 微細加工技術支援では，Si 系材料を主体としたいる．NanotechJapan Bulletin（Vol. 10, No. 1, 2017）で，三次元構造体（マイクロブリッジ・カンチレバー・SiN 自超小型変位センサ・剪断力センサ・レーザドップラー血立膜等）や，マイクロ変位センサの製作など，Si プロセ

流センサ・脈波センサなどについて取材報告した [4]．今スの他，水晶・石英・サファイア基板などを使った様々

回はその後の発展として，脈波と，指とセンサ間の接触な MEMS デバイスの研究開発を支援している．

圧を 1 チップのセンサで同時に測定可能にした試作を報共同研究開発センターでは，年間で 40 ～ 50 テーマの告する．

試作や加工を実施している．CMOS の一連の試作プロセ

図 4 は，脈波センサ・接触圧センサを 1 チップ化した

スを通すには約 2 週間かかり，試作の回数としては年 4概略構成図である．指先をセンサに押し当てて測定する．

～ 5 回である．利用者は，基本的には自ら装置を操作しセンサチップの中央に光源の LED（Light Emitting Diode,てプロセスを通す．そのために，装置の使い方を技術ス

波長 850nm），その両脇に脈波測定用の光検出素子（PD：タッフが事前に教育し，試作時には技術スタッフが一緒Photo-Detector）と接触圧測定用の PD を設ける．指先内について操作するようにしている．プロセス条件の情報部の血管を流れる血流は心臓の鼓動に伴って脈を打っては開示して，その条件に沿ってプロセスを通してもらう．

おり，血管の収縮・拡張によって血液の吸光度が変化す「試作プロセスを通すには神経を使うし，失敗も多い．しるので，LED 光が血管にあたって反射して戻ってくる反かし，仕様書だけもらって試作する技術代行はしないで，射光量を PD で検出すれば，脈波がセンシングできる．脈人材育成に重点を置いた運用をしてます」と，安藤氏は波センサで検出する光量は，指先をセンサカバーへ押し語った．

付ける接触圧にも依存するので，接触圧を同時に測定しておくことが重要である．接触圧は，カバー裏面の反射膜で LED 光が反射し，その反射光を接触圧用 PD で検出

２．試作成果事例（1）；1 チップ脈波センサ・接触圧センサ
２．１ 九州大学ナノマイクロ医工学研究室の研究開発目標受賞した「CMOS 集積回路 -MEMS 試作支援」の第 1 の成果事例として，九州大学大学院工学研究科 機械工学部門のナノマイクロ医工学研究室が利用者である 1 チップ

図4

NanotechJapan Bulletin Vol. 11, No. 3, 2018

してセンシングする．カバーとセンサチップ間をゴムシートで支えているので，指先からの圧力でカバーの反射膜位置が上下に変位し，変位量に応じて反射光量が変化するのを検出する．

２．２

FAIS による試作支援と試作結果

図 5 は，FAIS 共同研究開発センターの 1μm CMOS プ
ロセスで試作した脈波・接触圧センサチップである．中脈波センサ・接触圧センサの概略構成コンセプト

文部科学省ﾅﾉﾃｸﾉﾛｼﾞｰﾌﾟﾗｯﾄﾌｫｰﾑ平成 29 年度技術ｽﾀｯﾌ表彰（技術支援貢献賞）-3

図5試作した PD・オペアンプ・温度センサ集積の 1 チップ脈波・接触圧センサ

図6

試作した 1 チップ脈波・接触圧センサ内蔵のオペアンプ性能評価

央の写真が 3mm 角，0.7mm 厚のチップ全体を撮影したもので，Si チップ中心に GaAs 化合物半導体の LED チップを手作業で搭載している．LED の左右両側の黒色に見える部位に，Si の pn 接合ダイオードで PD を 2 つ集積している．さらに，PD からの光検出信号を増幅するためのオペアンプと，センサ特性の温度依存性を補正するための温度センサも，CMOS アナログ回路で作成してチップ内に集積した．
図 6 は，チップ内に集積したオペアンプの性能評価結果である [5]．図 6 左は，PD 出力電圧：Vin に対するオペアンプ出力電圧：Vout の SPICE シミュレーション（橙丸）と実測（青丸）であり，両者はよく一致し，増幅率は 9.6倍であった．図 6 右は，LED 光をオン・オフした時の PD出力生信号（青）と，オペアンプで増幅した信号（橙）である．オペアンプによる増幅率は 8.7 倍と，図 6 左の静特性倍率とほぼ同じであり，設計通りにオペアンプによる信号増幅が実現していることを確認した．

図7

試作した脈波・接触圧センサの評価結果

温度センサは nMOS トランジスタの温度特性を利用したもので，ペルチエ素子を用いてチップ温度を 0 ～ 60℃

図 7 は，試作した 1 チップ脈波・接触圧センサ（図 5）の範囲で変化させて評価した [6]．nMOS トランジスタにを用いて，実際に指先をセンサに押し付けて脈波センサ接続する負荷抵抗値を 500kΩ とすることで，5℃の温度変化に対してセンサ出力変化 4.7mV を得て，センサの温からの信号出力を検出した測定例である．色が違う 4 つ

度依存性を補正する上で十分な感度になっている．

1.3N（黄），2.3N（黄緑），3.2N（青）の場合である．指NanotechJapan Bulletin Vol. 11, No. 3, 2018のデータは，センサへの接触圧が上から下へ 0.5N（赤），文部科学省ﾅﾉﾃｸﾉﾛｼﾞｰﾌﾟﾗｯﾄﾌｫｰﾑ

平成 29 年度技術ｽﾀｯﾌ表彰（技術支援貢献賞）-4

先をセンサに強く押しつけるにしたがって接触圧が増大
し，平均的な脈波センサ出力は減少するが，脈波信号（周期は 1 秒弱）の振幅は逆に増大している．のが，本試作の狙いである [7]．
図 8 は脳神経網のモデルで，積分発火型スパイキングモデルを描いている [8]．橙色の大きな丸がニューロン（神図 7 右上の写真は，脈波・接触圧センサを搭載した評経細胞），黄色の小さな丸はシナプスで，ニューロン間を価ボードである．九州大学では，将来的にはセンサシス電流パルスが伝搬する．ある一つのニューロンには，前段テム全体をウェアラブル化して実用に供するようにしたの複数のニューロンからシナプスを介して電流パルス信い，との目標を掲げて研究開発を推進している．

号：ii，ij が伝搬してくる．ニューロン内で発生したシナプス後電位：Pi，Pj が蓄積し，ある発火閾値（th）を超えると後段のニューロンへ電流パルス信号：in が出力される．

３．試作成果事例（2）；抵抗変化型メモ
リを用いたニューラル学習回路
３．１ 九州工業大学 脳型集積システム研究室の研究
開発目標

ニューロン間を結合するシナプスでは，電流パルス信号を受けて化学物質を分泌することで，ニューロン内にシ ナ プ ス 後 電 位（PSP: Post Synaptic Potential） を 発 生させる．電流パルス信号からシナプス後電位へ変換する
結合荷重 :Δw は，図 9 に示したように入力スパイクと発本試作の利用者は，九州工業大学大学院 生命体工学研

火スパイクとの時間差 :Δt ＝ tpost － tpre に依存していると考えられている [8]．このスパイクタイミング依存シナプ

究科の森江 隆 教授が率いる脳型集積システム研究室であス 可 塑 性（Spike-Timing Dependent synaptic Plasticity：る．AI（人工知能）技術の進展が近年著しいが，ハードウェSTDP）と呼ばれる学習ルールは，神経科学分野で活発にアとしては CMOS デジタル LSI を組込んだ汎用コンピュー研究されている．2 つのスパイクタイミングの時間差がタを使っている．一方，生命体の脳を模倣した脳型 LSI を正で小さいほど結合荷重が大きく，負で小さいほど結合開発しようと，CMOS デジタル技術で神経回路網（ニューラルネットワーク）を実現する試みが行われているが，荷重は小さい．正負両方とも時間差が大きくなるほど Δwは 0 に近くなる，というモデルになっている（図 9 にあ

回路規模は大きくなってしまう．脳型 LSI を簡易的な構

る SET/RESET については，図 10 を説明してから後述す造のアナログ素子で実現できれば，回路規模を抑えて低る）．この STDP 特性をハードウェアで実現するために，消費電力化が期待できる．アナログ素子として抵抗変化

今回 MOS-FET と抵抗変化型アナログメモリを使用して設メモリを使い，ニューラル学習回路を実現しようとする計・試作を行なった．

図8

図9

脳神経網の積分発火型スパイキングモデル

シナプス荷重 :Δw のスパイクタイミング：Δt（tpost － tpre）依存性

NanotechJapan Bulletin Vol. 11, No. 3, 2018

文部科学省ﾅﾉﾃｸﾉﾛｼﾞｰﾌﾟﾗｯﾄﾌｫｰﾑ

平成 29 年度技術ｽﾀｯﾌ表彰（技術支援貢献賞）-5

図 10

抵抗変化型メモリの構成（左）と動作原理（SET：中央，RESET：右）

図 10 は， 抵 抗 変 化 型 メ モ リ（ReRAM：Resistive

試作では ReRAM をアナログメモリとして利用して，シナRandom Access Memory）の構成と動作原理を描いたものである．ReRAM の構成は図 10 左に示したように単純

プス荷重：Δw の STDP 特性（図 9）を実現することを目標にした．なお，ReRAM 素子の開発は，九州工業大学ので，固体電解質であるモリブデンオキサイド（MoOx）の共同研究先である北海道大学の高橋 康夫 教授のグループ

上下を 2 枚の電極で挟んだサンドウィッチ構造になってで行われている [11]．

いる．上部電極（Cu）に正電圧を印加すると，銅イオン（Cu2+）が固体電解質に溶け出し下部電極（Al）方向から銅イオンによるフィラメントが成長し，両電極間がつながると急に抵抗が下がって電流が流れるようになる．こ３．２ FAIS によるニューラル学習回路の試作支援と試作結果

れを SET 動作と呼ぶ．逆に上部電極に負電圧を印加して図 11 は，今回試作した Si MOS-FET 上に Cu-MoOx-Al

いくと，固体電解質中の Cu フィラメントは細っていき，抵抗変化メモリを積層した素子の断面構造（上）と上面ある負電圧を超えるとフィラメントは途切れてしまい高

写真（下），回路図（右下）である [12]．FAIS では MOS-抵抗状態へと戻る．これを RESET 動作としている．

FET 部分のデバイス作製や TEG マスクの試作支援を行

ReRAM はメモリスタとも称される不揮発性メモリであい，モリブデンオキサイドによる ReRAM メモリ形成はり，SET 状態を 1，RESET 状態を 0 に対応させてデジタ

森江 教授の共同研究先である北海道大学に委託して製作

ルメモリやスウィッチとしての利用が主として検討されした．Si 基板上に先ず MOS-FET を作製し（チャネル長ている [9][10]．電流通路である Cu フィラメントの太さ

L ＝ 2μm，チャネル幅 W ＝ 6μm，ゲート酸化膜 tox ＝25nm，ソース・ドレインの Al 電極），層間絶縁膜 SiO2 を等によって抵抗値はアナログ的に変化するので，今回の図 11

NanotechJapan Bulletin Vol. 11, No. 3, 2018

Si MOS-FET 上に作製した Cu-MoOx-Al 抵抗変化メモリ

文部科学省ﾅﾉﾃｸﾉﾛｼﾞｰﾌﾟﾗｯﾄﾌｫｰﾑ

平成 29 年度技術ｽﾀｯﾌ表彰（技術支援貢献賞）-6

1050nm 積層する．層間絶縁膜 SiO2 に，ReRAM メモリと接続するためのコンタクトホールを，開口直径サイズ

重 :Δw を増加させる方向へ対応させる（図 9 参照）．
書き込み電圧パルスを生成する 2 つのスパイクタイミを色々と変えて（φ ＝ 4 ～ 12μm）形成した．コンタク
トホール底の Al 電極表面は，O2 プラズマ処理で AlOx 絶ングの時間差：Δt を取り入れて，SET/RESET 動作を制御する回路は，九州工業大学でブレッドボード上に製作し縁層を形成しておく．その後に北海道大学にて，ReRAMて，FAIS で試作した抵抗変化メモリを接続して評価した．

固体電解質膜（MoOx 20nm）と上部電極（Cu 30nm / Pt

図 13 は，Δt を横軸に，縦軸に結合荷重：Δw ＝ Vre をとって，複数の ReRAM サンプルに対して測定評価した結果で100nm）をスパッタリングで積層した．
図 12 は，試作した抵抗変化メモリの電流 - 電圧ヒステリシスループを測定した結果である．正電圧を印加してある．特性バラツキは大きいが，大凡の傾向（朱色の点線）として図 9 の STDP 時間窓特性を得ることができた．

いくと 3 ～ 4V 付近で急に電流が増加して，SET 動作が行

今回試作した抵抗変化型メモリは未だ素子 1 ヶのレベ

われ抵抗値が下がる．電流が 100μA で飽和してから，逆に電圧を下げて行き，さらに負電圧を印加することによルであり，脳型アナログ LSI に向けた第 1 歩に過ぎない．

り RESET 動作が行われ高抵抗状態へと戻っていく．色がスパイクタイミング差に依存してシナプス荷重が変化す違う 5 つのデータは素子のバラツキではなく，単一の素る STDP 特性が得られたことで，新たな脳型 LSI の実現可子を 5 回測定した際に得られたデータの再現性がバラツ能性を示唆している．

それでも，ReRAM をアナログメモリとして使い，2 つのイている．同一素子なので全て同じ波形になるのが理想

今後の技術支援としては，制御回路の設計支援，現状

だが，Cu フィラメントの生成・成長，もしくは測定環境

ブレッドボード上に製作している制御回路の IC 化などをが安定していないためと考えられる．点線で示した直線進める方針である．さらに，ReRAM 素子自体の改良，そ部分の傾きが SET 時のアナログメモリの抵抗を表わしてして素子数の規模拡大・ネットワーク化が進展して，よおり，バラツキはあるが，どのサンプルも約 10kΩ であった．

り小規模・低消費電力なハードウェアで，Deep Learning

このように試作 ReRAM 自体の抵抗は約 10kΩ と一定であるが，FET のゲートに加える電圧パルスのパルス時ることを期待したい．などの学習機能が可能となる脳型アナログ LSI が完成す

間幅や印加パルス数を変えることで，ReRAM の抵抗値は変化するので，その制御方法を検討した．ReRAM の抵抗値変化は，ReRAM 端の電圧：Vre の変化として測定す

４．おわりにる（図 11 右下の回路図を参照）．STDP 特性を測定する

技 術 支 援 貢 献 賞 を 受 賞 し た FAIS 微 細 加 工 プ ラ ッ ト

時は ReRAM に直列抵抗 R ＝ 10kΩ を接続した回路に高い電圧パルス（3 ～ 5V）を印加して書き込み（SET あるフォームの「CMOS 集積回路 -MEMS 試作支援」の試作成

いは RESET 動作），読み出しは抵抗値が変わらない低い電抗変化型メモリを用いたニューラル学習回路について紹圧（0.5V）で行う（SET/RESET 状態は維持される）．SET

介した．いずれも高度専門技術者である安藤氏，竹内氏

動作においては抵抗値が減少する（Cu フィラメントが形による使用者への丁寧な技術指導，技術支援の賜物とい成される）ので，これを結合荷重：Δw を減少させる方向へ対応させる．また，RESET 動作においては抵抗値を増えよう．試作支援した研究開発テーマの今後の発展が楽加させる（Cu フィラメントが細る）ので，これを結合荷路や MEMS の微細加工技術を修得した学生や若い社会人

図 12 試作した抵抗変化メモリの電流―電圧ヒステリシスループ特性測定結果

NanotechJapan Bulletin Vol. 11, No. 3, 2018果事例として，1 チップ脈波センサ・接触圧センサと，抵しみである．また，FAIS での試作を通して CMOS 集積回

図 13

試作 ReRAM メモリの STDP 特性 測定結果

文部科学省ﾅﾉﾃｸﾉﾛｼﾞｰﾌﾟﾗｯﾄﾌｫｰﾑ

平成 29 年度技術ｽﾀｯﾌ表彰（技術支援貢献賞）-7

のさらなる活躍を期待したい．

[7] 森江隆，"More than Moore でブレークスルーを狙う

本記事の読者が，一貫した CMOS プロセス（1μm プロセス）を通せることや MEMS 微細加工にも対応する FAIS

脳型チップ "，日本神経回路学会誌，Vol.22, No.2,微細加工プラットフォームを利用してみたい，と思ってarticle/jnns/22/2/22_51/_pdf

いただくきっかけになれば幸いである．

pp.51~52 (2015)；https://www.jstage.jst.go.jp/[8] " ニューロンのスパイク発火タイミングによる情報処理モデルとその LSI 化 "，九州工業大学大学院生
命体工学研究科人間知能システム工学専攻

脳型集積システム研究室 HP；http://www.brain.kyutech.

参考文献

ac.jp/~morie/topics/spiking.shtml[1] 技術スタッフ表彰 平成 29 年度 技術支援貢献賞 安藤[9] " 原子間力顕微鏡カンチレバーを活用した微細抵抗変秀幸，竹内修三（微細加工 PF：北九州産業学術推進

化メモリ (ReRAM) 動作機構の解明 "，NanotechJapan機構）「CMOS 集積回路 -MEMS 試作支援」；http://

Bulletin Vol. 9, No. 6 (2016)；http://nanonet.mext.

nanonet.mext.go.jp/research_support_award/H29_go.jp/ntjb_pdf/nanotechPickUp-04.pdf

Award_3.pdf[10] " 社会価値創造への貢献を目指す NEC のナノテクノ[2] 北九州産業学術推進機構 共同研究開発センター；
http://www.ksrp.or.jp/fais2018.pdf

ロジー研究開発～ IoT 時代を意識したセンサシステ

ム，金属ナノ材料による低消費電力 LSI，発電デバイ[3] KSRP 北九州学術研究都市；http://www.ksrp.or.jp/

ス～ "，NanotechJapan Bulletin Vol. 11, No. 2 (2018)；[4] "「CMOS+MEMS」一体化微細加工プロセスによる超小http://nanonet.mext.go.jp/ntjb_pdf/nanoInnov-61.

型変位センサの作製と医工学応用 "，NanotechJapan
Bulletin Vol. 10, No. 1 (2017)；http://nanonet.mext.
go.jp/ntjb_pdf/nanotechPickUp-05.pdf

pdf[11] 高橋庸夫，工藤昌輝，有田正志，"ReRAM の抵抗ス
イッチ動作におけるフィラメント形成・消滅の透過[5] Y. Hayashida, T. Takeshita, H. Nogami, H. Ando, E.

電子顕微鏡内その場観察 "，信学技報 , vol.116, no.3,Higurashi and R. Sawada, "Development of IntegratedICD2016-5, pp.21-26, 2016 年 4 月；http://www.

Micro-displacement sensor by embedding amplifier

ieice.org/ken/paper/20160414ob7l/

circuits in the chip", International Conference on[12] 富崎和正，森江隆，安藤秀幸，福地厚，有田正

BioSensors, BioElectronics, BioMedical Devices,志，高橋庸夫，"Si MOSFET 上に作製した Cu-MoOx-

BioMEMS/NEMS & Applications (Bio4Apps 2016)

Al 抵抗変化型メモリを用いた STDP 制御回路とそ

December 14-16 (2016)の評価 "，信学技報 , vol.115, no.514, NC2015-70,[6] Toshihiro Takeshita, Yuma Hayashida, Hideyuki Ando,
Hirofumi Nogami, and Renshi Sawada, "Temperature

pp.7-12, 2016 年 3 月；http://www.ieice.org/ken/paper/20160322Bb72/

Compensation for a Microoptical Displacement
Sensor Using an Integrated Thermal Sensor",

図は全て FAIS の安藤氏から提供された．

Sensors and Materials, Vol. 28, No. 12, pp.13371347 (2016)；http://myukk.org/SM2017/sm_pdf/（尾島 正啓）SM1295.pdf

NanotechJapan Bulletin Vol. 11, No. 3, 2018

文部科学省ﾅﾉﾃｸﾉﾛｼﾞｰﾌﾟﾗｯﾄﾌｫｰﾑ

平成 29 年度技術ｽﾀｯﾌ表彰（技術支援貢献賞）-8