参 考 資 料
Application Reportwww.tij.co.jp

JAJA085

アンプとビット:
データ･コンバータ用アンプ選択の手引き
Bruce Carter, Patrick Rowland

High Performance Linear Products

Jim Karki, Perry Miller

概要

このアプリケーション･レポートでは、汎用アンプとアナログ-デジタル･コンバータのインターフェイスをとる際に能、アナログADC入力駆動、電源といった検討事項を、アンプとADC両方の観点から論じます。

考慮すべき様々な事柄について説明します。帯域幅、分解目

次

1. はじめに..............................................................................................................................................3
2. バッファリングの重要性.....................................................................................................................3
3. 帯域幅 ..................................................................................................................................................4
3.1
帰還理論....................................................................................................................................4
3.2
閉ループ帯域幅 .........................................................................................................................5
3.2.1 非反転閉ループ帯域幅 ..................................................................................................5
3.2.2 反転閉ループ帯域幅 .....................................................................................................6
3.3
ゲイン帯域幅の安全域 ..............................................................................................................7
3.4
ゲイン帯域幅の、電源電圧への依存性 .....................................................................................8
4. スルー･レート .....................................................................................................................................8
5. ノイズとビット ...................................................................................................................................95.1
グラフから読み取るノイズ .......................................................................................................95.2
nV または 仕様から読み取るノイズ .........................................................................................95.3
全高調波歪み（THD）+ ノイズ ...............................................................................................105.4
信号 - ノイズ比（SNR）...........................................................................................................10
5.5
SINAD .....................................................................................................................................11
5.6
有効ビット数（ENOB）............................................................................................................11
5.7
ADCのビット ..........................................................................................................................12
5.8
ADC入力 .................................................................................................................................135.9
駆動電流..................................................................................................................................14
5.10 再びスルー･レートについて ...................................................................................................14
5.11 セトリング時間 .......................................................................................................................15
5.12 信号バイアス ..........................................................................................................................15
5.13 入力オフセット .......................................................................................................................16
6. 電源 ...................................................................................................................................................16
6.1
電源プレーンとグランド･プレーン ........................................................................................166.2
入力/出力電圧範囲 ..................................................................................................................16
7. 要約 ...................................................................................................................................................17
8. 参照文献 ............................................................................................................................................17
付録A: 設計例 -- 携帯電話の基地局.........................................................................................................18
ADCに関する検討事項.................................................................................................................18
GSM信号処理のADC要件 ............................................................................................................18
この資料は、Texas Instruments Incorporated（TI）が英文で記述した資料を、皆様のご理解の一助として頂くために日本テキサス･インスツルメンツ（日本TI）が英文から和文へ翻訳して作成したものです。
資料によっては正規英語版資料の更新に対応していないものがあります。
日本TIによる和文資料は、あくまでもTI正規英語版をご理解頂くための補助的参考資料としてご使用下さい。
製品のご検討およびご採用にあたりましては必ず正規英語版の最新資料をご確認下さい。
TIおよび日本TIは、正規英語版にて更新の情報を提供しているにもかかわらず、更新以前の情報に基づいて発生した問題や障害等につきましては如
何なる責任も負いません。

SLOA035B 翻訳版
最新の英語版資料

http://www-s.ti.com/sc/techlit/sloa035.pdf

JAJA085

図
図 1.
図 2.
図 3.
図 4.
図 5.
図 6.
図 7.
図 8.
図 9.
図 10.
図 11.
図 12.
図 13.
図 14.
図 15.
図 16.
図 17.
図 18.
図 19.
図 20.
図 21.

アンプとADC.................................................................................................................................3
オペアンプの開ループのボード線図 .............................................................................................4
閉ループのボード線図...................................................................................................................4
非反転ゲイン段 .............................................................................................................................5
ループの切れた非反転段 ...............................................................................................................5
反転ゲイン段 .................................................................................................................................6
反転段の部品がゲインに与える影響 .............................................................................................6
安全域による帯域幅の制限 ...........................................................................................................7
標準的なゲイン帯域幅積のグラフ（TLV2460）..............................................................................8
スルー･レート...............................................................................................................................8
標準的なオペアンプのノイズ特性 ................................................................................................9
SNRとTHDのビジュアル表現 .....................................................................................................11
ADCの誤差原因（Error Sources）................................................................................................12
アンプ - ADC間のインターフェイス ..........................................................................................13
基地局アプリケーションの例 .....................................................................................................13
ADCへの完全差動入力................................................................................................................13
回路の簡素化...............................................................................................................................14
セトリング時間の限界 ................................................................................................................15
入力信号バイアス回路 ................................................................................................................15
入力オフセット電圧（VIO）..........................................................................................................16
バッファ･オペアンプの設計例....................................................................................................20

表
表 1.
表 2.
表 3.

2

安全域 vs ゲイン誤差...............................................................................................................7
SNR vs コンバータのビット..................................................................................................10
オペアンプ要件 ...........................................................................................................................19

JAJA085

1. はじめに

2. バッファリングの重要性

このアプリケーション･レポートでは、オペアンプとアナ

ADCでオペアンプ･インターフェイスを使用する利点のひ

ログ-デジタル･コンバータ（ADC）のインターフェイスをととつでありながら見落とされがちなのが、バッファリングる際に考慮すべき様々な事柄について説明します。説明のです。

大部分は低速のアプリケーションに関するものですが、高大半のADCの入力電圧範囲は、信号源からかかる電圧範

速インターフェイス関係の構成要素も提示されます。付録A

囲と完全には一致しません。電圧源出力がADCに合う場合

では、性能制約が極度に重要となるタイプのアプリケー

はほとんどないのです。このような場合には、オペアンプ･ション -- 携帯電話の基地局中で、オペアンプとADC間のイン

インターフェイスを取り除きたくなるでしょう。ただしそ

ターフェイスを定義するのに必要な基準のいくつかについての場合でも設計者は、入力信号とコンバータの間にバッ説明します。図1に、アンプとADC間のインターフェイスを

ファ･オペアンプを置くことを検討しようと思うかもしれま

示します。

せん。その理由は様々ですが、最もよくあるものは次のと入力をADCへインターフェイスするプロセスには、次に挙げるプロセスのいくつか、またはすべてが含まれる可能性があります。

おりです。
• インピーダンス整合のため: 信号源は必ずしも低インピー
ダンスではありません。ADCの入力は信号源に大きな負• 増幅/減衰 -- 入力信号レベルのスケーリングを行い、ADCの入力回路に必要なレベルに合わせます。

荷をかけ、影響を与える可能性があります。ユニティ･ゲ
インのオペアンプ･バッファでは入力インピーダンスが非• DCオフセット/レベルシフト -- 固定オフセットで入力信号常に高く、したがって信号源に負荷をかけることはありまのDCレベルを上下に動かして、ADCの動作範囲に合わせせん。その上、出力インピーダンスは低いため、ADCのます。

入力を駆動するのに非常に適しています。

• フィルタリング -- 入力信号から不要な信号成分を除去し、関心の対象となる帯域幅のみをADCに提供します。
幸いなことに、オペアンプはこれらの機能すべてに非常に適しています。単体のオペアンプに複数の機能を実行させることはよくあります。アプリケーションというのは、ある意味ではどれもが特殊ケースです。入力源をADCに示すためのオペアンプ･インターフェイスを決定するに先立って、データ･コンバータ、入力信号、電源等のシステム要件の特性を理解しておくことは設計者の責務です。例えば、
温度センサでは直流の電流または電圧を出力するため、信号のDC特性がきわめて重要になります。一方、RFアプリ
ケーションではAC結合が可能であるため、オペアンプのDC特性は無視できます。

• 容量性負荷の影響を減らすため: 大部分のタイプのADCでは、抵抗負荷と同様に容量性負荷が入力にかかります。
このために、通常抵抗1つとキャパシタ1つからなる外部補償回路が必要になります。TIでは、この回路を仕様で指定することがよくあります。この推奨に従うことは大切ですが、そうすると信号源に容量性負荷がかかることになります。信号源は抵抗でキャパシタから切り離されますが、この抵抗はたいてい低い値です。オペアンプ･イン
ターフェイスの低出力インピーダンスでならば、通常はこの回路を問題なく駆動できます。
• シングル･エンド信号から差動信号への変換のため: 上記のような理由でオペアンプが必要になることがないとしても、新しいADCの多くでは差動入力をサポートしています。一方、入力源の大半はシングル･エンドです。したがって、この変換を行うためにどうしてもオペアンプ･イン
ターフェイスが必要になります。この変換はシングル･エンドのオペアンプでも可能ですが、完全差動オペアンプを使用した方が容易に実行できます。

センサ等のアナログ入力

A/D

デジタル
システム

アンプ

図 1. アンプとADC

3

JAJA085

ゲイン (dB)

開ループ･ゲイン：A

周波数 (Hz)図 2. オペアンプの開ループのボード線図
周波数1ディケードあたり20dBのロールオフ（減衰傾度）を

3. 帯域幅伴う領域に変化します。

帯域幅のシステム要件を満たすADCを選ぶことは、最優• 周波数のロールオフが、ボード線図上のユニティ･ゲイン

先事項です。電力（power）やインターフェイスといった他の（0dB）のラインに達するポイント。ここがアンプの帯域幅検討事項も出てきますが、ADCの帯域幅さえ決まればアンとみなされます。

プはそれに合わせて選択できます。各アプリケーションではエイリアシングを回避するためにナイキスト周波数を測定し、関心の対象となる最高周波数の2倍を超える周波数でサンプリングを行います。重要な要因がナイキスト制限値
だけであれば、本論をここで終えることもできるのですが。
残念なことに「帯域幅はどのくらいあれば十分なのか？」という疑問は、もっとずっと複雑です。
オペアンプの帯域幅に関する考察はどれも、開ループ応
答のボード線図（ボード･プロット）から始まります。この特性曲線でトランジスタの動作点を定義するのと同じよ
うに、ボード線図ではオペアンプの正当な動作点を定義します。オペアンプは、開ループ･ゲイン曲線の左側と下側ならばどの領域でも動作可能です。ただし、曲線に近い領域
でオペアンプを動作させると、予期しない結果が生じる可能性があります。この結果は反転ゲイン構成と非反転ゲイン
構成では全く異なるものになるので、以降のセクションで詳しく論じることにします。

線図はどのオペアンプのデータシートにも記載されており、図2のプロットのような形をしています。
ボード線図とは、オペアンプの「周波数 vs. ゲイン」の関

3.1

帰還理論

係を表したプロットです。軸は両方とも対数軸で、ゲイン

オペアンプは、閉ループ構成で帰還をかけることによっがデシベル（dB）単位でプロットされます。次に示す、ボーて動作します。したがって、帰還方式の一般的な公式をオド線図に関するいくつかのポイントを理解するだけで、あペアンプにも適用することができます。

らゆる補償型電圧帰還オペアンプのパフォーマンスを見積VOもることができます。

VI• DC(0Hz)〜低い周波数での開ループ･ゲイン（A）。水平な（= 周波数に対してゲインが一定値である）
線で表されます。
• 内部補償によるブレークポイント。このポイントで、それまで周波数に対して一定値だったオペアンプの応答が、=A
1 + Aβこの式では、次に示す重要な項を定義します。
• 量 A（開ループ･ゲイン）• 量 Aβ（ループ･ゲイン）
図3にこれらの図解を示します。

ゲイン（dB）

開ループ･ゲイン：AA
閉ループ･ゲイン：
1+Aβ

周波数（Hz）

図 3. 閉ループのボード線図

4(1)

JAJA085
閉ループ･ゲインは、開ループ･ゲインAを1+Aβで除算して修正したものです。対数が用いられているため、除算は2つの量の減算によって行えます。したがって図3では、内部補償によるブレークポイントまでの低周波数領域の閉ルー

3.2.1

非反転閉ループ帯域幅

次の式で、非反転オペアンプのゲイン段の正確なゲインを計算できます。

プ･ゲインは110dBマイナス70dB、つまり40dBとなります。

VO

ゲインを犠牲にすると、帯域幅は増加します。ゲイン

VI

1+110dBでの帯域幅は、内部補償周波数のブレークポイント（図2と図3の100Hz付近）で一定値の（水平な）ゲイン･ラインと交差していますが、ゲイン40dBでの帯域幅は50kHz付近

VO

加は一次関数の関係にあり、ゲイン帯域幅積（GBP）としてVI

電圧帰還（VFB）アンプを使用する場合の小信号帯域幅にA • RG
RG + RFA >> 所要の閉ループ･ゲインの場合

で交差しています。このようなゲインの減少と帯域幅の増
知られています。

A

=

= 1+

RF

ここで:

ついて考える際には、GBPの仕様が関わってきます。VFB

RGはゲイン抵抗

アンプは使用されているゲインに依存するため、関心の対

RFは帰還抵抗

象となる信号をゲインで増幅した場合の周波数は、アンプのGBPよりも低い値でなければなりません。

(2)

RG

RG
R G + R F という量は、入力に返される出力電圧の比率です。
（分圧の法則より）
式（2）では非反転閉ループ･ゲインを定義しています。閉3.2

閉ループ帯域幅

ここで、非反転アンプ段と反転アンプ段の両方で、動作ゲイン（actual gain）が閉ループ･ゲインと開ループ･ゲイン
両方の関数になっていることに注意する必要があります。
多くの場合、開ループ･ゲインからの寄与は無視できる程度のものであるため、設計者はこの事実になじみが薄いかも

ループ･ゲインがオペアンプの開ループ･ゲイン曲線と交差する点は、閉ループ帯域幅です。したがって、ゲイン帯域幅積（GBP）は下記に等しくなります。

GBP = （非反転閉ループ･ゲイン）
×（閉ループ帯域幅）
VO

しれません。この事実が意味することについて、以降のセクションで説明します。

設計者にはおそらく、 VI

= 1+

(4)

RF
R G という式の方がずっとなじみがあるでしょう。しかし、これは開ループ･ゲイン
を無限とした場合の概算値であることを覚えておく必要があります。

図 4. 非反転ゲイン段

図 5. ループの切れた非反転段

5

JAJA085

図 6. 反転ゲイン段

3.2.2

これは、反転ゲイン段のゲイン帯域幅積に対し、反転構成

反転閉ループ帯域幅

前のセクションで導き出されたゲイン帯域幅積が真に当てはまるのは、非反転ゲイン段のみです。反転オペアンプ･が使用される場合、開ループ･ゲインは帰還抵抗RFとゲイン
抵抗RGの影響を受けることを意味します。図7に示すのは、帯域幅への影響です。

ゲイン段の正確なゲインを計算するには、次の式を用います。

– A • RFR G + RFVO=VI
A • RG1+
RG + R F

RG = RFとなるユニティ･ゲイン段では、ゲインが2分の1減ります。
この影響は、開ループのボード線図上で視覚的に計算できます。まず減ったゲインに対応する水平な直線を、補償のブレークポイントとなる周波数まで引きます。次に、元からある開ループのプロットに平行な斜めの線を引き、A >>所要の閉ループ･ゲインの場合
VO
R
= – F
VI
RG

0dB軸まで伸ばします。これで、反転ゲイン抵抗付きのオ(5)

ペアンプ段に合わせてゲイン･プロットが調整されました。
これは別の表現をすると、ゲイン1の反転アンプでは、ゲイン2の非反転アンプと同様に出力信号の半分が返されるとおそらく設計者には、二番目の式の方がずっとなじみがいうことです。

あるでしょう。この式と帰還式（1）の一般式を比較すると、反転ゲイン段の開ループ･ゲインは下記に等しくなります。

したがって、インターフェイスの速度が第一に要求される
高速アプリケーションでは、非反転構成を使用する必要があります。第一に要求されるのが同相信号の除去、ノイズ、高–A • R F
RG + R F

ゲイン（dB）(6)

調波歪みである場合は、反転構成を使用してください。

反転帰還
部品による
ゲイン損失
結果として損失
した帯域幅

周波数（Hz）

図 7. 反転段の部品がゲインに与える影響6ゲイン（dB）

JAJA08540dBの安全域

周波数（Hz）

図 8. 安全域による帯域幅の制限

3.3

動作させるよりも効果的です。安全域が増加すると、精度

ゲイン帯域幅の安全域も劇的に上がります。安全域が60dBの場合、 ゲイン誤差はアンプのGBPのマージンにある程度余裕を持たせておくのは、設計実践の上で好ましいことです。

0.0001％程度です。表1に、反転段と非反転段のゲイン精度に対する、安全域の効果を示します。

40dBの余裕があれば十分な安全域として機能し、オペアン
プの開ループ特性に起因する誤差を、確実に最小限にできます。

上の表の数字は、式（2）と式（5）から得られたものです。
どの安全域でも、非反転段のゲイン誤差の方が低くなっています。

図8に示す1MHzのオペアンプのボード線図を見ると、
40dB（×100）のゲインが必要な場合、使用できる周波数は最大1kHzにしかなりません。比較的低速のシステムでも高速
オペアンプが必要となる可能性があるのは、このような理由にもよります。

開ループの依存性に関する問題はもうひとつあります。
図8を見ると、閉ループ･ゲインに関連する周波数依存性がわずかにあるのが分かります。1kHzでの安全係数は40dBですが、100Hzでは安全域が60dBにまで増加しています。つまり、ゲインがわずかに変化しています。

安全域を40dBとしたのは、反転ゲイン構成と非反転ゲイン
構成両方で、閉ループ･ゲインの計算に開ループ･ゲイン（A）
への依存性があるためです（式2と式5を参照）。閉ループ･ゲ
インと開ループ･ゲイン間の差が40dBの場合、反転ゲイン
誤差と非反転ゲイン誤差は0.01％程度です。安全域が20dBに減ると、ゲイン誤差は2％程度になります。2％はゲイン
誤差としては相当大きいため、回避する必要があります。

ほとんどの設計者は、オペアンプのゲイン回路に開ループが与える効果に気付いていません。高ゲイン帯域幅積のオペアンプを利用して、低ゲインで設計することに慣れているためです。オペアンプの開ループ･ゲインによって生成される誤差は、閉ループ･ゲインを定義するのに使用される抵抗の精度よりもずっと少なくなっています。このことは特殊相対性理論の場合に少し似ています。特殊相対性理論

より高い精度が必要な場合は、安全域を増やす必要があります。これは、高いゲイン帯域幅積を持つオペアンプを低いゲインで利用すれば可能です。精度がノイズよりも重要度の高い検討事項である場合は、複数のオペアンプを低の本当に奇妙な効果は、光速に非常に近い速度で動いている場合にしか現れません。閉ループ･ゲインに関する開ルー
プ･ゲインの本当に奇妙な効果も、安全域の値を低くして動作させない限りは現れないのです。

ゲインで動作させる方が、単体のオペアンプを高ゲインで安全域 (dB)

反転段
ゲイン誤差 (%)

非反転段
ゲイン誤差 (%)

0

66.6

50

10

16.7

9.09

20

1.96

0.99

30

0.2

0.0999

40

0.02

0.01

50

0.002

0.001

60

0.00020.0001700.000020.0000180

0.000002

0.000001

表 1. 安全域

vs

ゲイン誤差

7

JAJA085

対電源電圧

ゲイン帯域幅積 – MHz

ゲイン帯域幅積

VDD – 電源電圧 – V

図 9. 標準的なゲイン帯域幅積のグラフ（TLV2460）

3.4ゲイン帯域幅の、電源電圧への依
存性

オペアンプで使用される電源電圧はGBPにも影響します。

SR = 2πfV

(7)

ここで、
f = 信号の周波数

例えば図9では、TLV2460のV DD 範囲全体でのGBPの差分

V = 信号のピーク電圧（delta）が400kHzであることが示されています。

SRは、SR+およびSR–と表されることがあります。SR+は「立ち上がり（positive transition）のスルー･レート（slew rate）」

4. スルー･レート
大信号帯域幅に関連して関心の対象となる仕様が、ス
ルー･レート（SR）です。スルー･レートは、信号レベルが大の略、SR–は「立ち下がり（negative transition）のスルー･レート」の略です。多くのアプリケーションでは、SR+とSR-が同じ大きさになる場合に最高のパフォーマンスが得られます。

きい（オペアンプの電圧範囲の限界に近い）、または信号のほとんどのオペアンプでSRを制御する主な要因となるの性質が正弦波以外（方形波、パルス、三角波、ノコギリ波、は、オペアンプをユニティ･ゲイン安定にするために追加さランプ波など）である場合に重要となります。これらの波形

れる内部補償キャパシタです。ただし、すべてのオペアンには、オペアンプの帯域幅を超える可能性のある高調波成

プが補償キャパシタを備えているわけではないことを覚え分が含まれています。

ておく必要があります。内部補償キャパシタのないオペアン

スルー･レートは、「入力でのステップ変化によって起こプでは、SRは内部オペアンプの寄生容量によって決まりまる出力電圧の変化の割合」と定義され、V/µsまたはV/nsとす。通常、非補償型の（noncompensated）オペアンプでは、いう単位で表されます。オペアンプの仕様として指定され不完全補償型の（decompensated）オペアンプよりも高速のるスルー･レートは、そのオペアンプが通過させる最大のSRを示します。また、不完全補償型のオペアンプでは、完SRであり、通常はゲイン1とともに指定されます。図10は、全補償型の（fully compensated）オペアンプよりも高速のス

SRを視覚的に表したものです。

ルー･レートを示します。非補償型または不完全補償型のオ

SR不足で歪みが生じないように信号をアンプで通過させるには、アンプのSRが信号SRの最大値と同じか、それ以上でなければなりません。サイン波のSRは、サイン波がゼロと交差する時に最大になります。次の式は、このスルー･レートを定義したものです。

図 10. スルー･レート

8

ペアンプを使う場合、設計者は外付け部品で回路の安定性を確実にする必要があります。

JAJA085
るアプリケーションは多いので、ノイズのブレークポイン

5. ノイズとビットトが関心対象の周波数範囲より低い領域にあるオペアンプ

予想がつくことですが、ノイズはバッファ･オペアンプとを選択することは可能です。

ADCを結合したパフォーマンスを劣化させます。このセク
ションでは、その劣化について説明します。
ノイズを表現する方法は、オペアンプのデータシートによって異なります。残念なことに、これらのノイズ仕様は重複することもあります。

5.2

nVまたはµV/√Hz仕様から読み取る
ノイズ

オペアンプのノイズ仕様はデータシートに記載されていま• 1つは、帯域幅の関数としてノイズ仕様を指定します。ホ
ワイト･ノイズ（白色雑音）特性をnV単位またはµV/√Hz単位で表し、どちらも一定の値となります。

す。ノイズ仕様の数値は通常、nV /√Hz単位で表されます。
関心対象の帯域幅より低い1/fノイズ部を持つオペアンプを選択していれば、ノイズ総量をノイズ仕様から計算する• もう1つは、グラフを使ってノイズ仕様を指定します。上ことができます。設計者は、システムの帯域幅を知ってい記の方法では、グラフの中で一定値であるホワイト･ノイ

る必要があります。この帯域幅とは、「オペアンプの通す最ズ部の仕様しか指定できず、低い周波数 -- グラフの中で、高周波数」から「オペアンプの通す最低周波数」を引いた

周波数の逆数（1/f）に比例してノイズが急速に増加するピン値のことです。

ク･ノイズ部では無効になります。図11に、オペアンプの

ここで、低い周波数領域でのノイズのブレークポイントが10Hz、ノイズ仕様が8nV/√Hz、そして使用される周波数範

ノイズのグラフを示します。
• 最後は、これらを結合し、全高調波歪み（THD）+ ノイズの仕様で表します。

囲が20Hz〜20kHzのオペアンプがあると仮定してください。
• まず、ノイズのブレークポイントとなる10Hzは関心対象

ノイズを指定する最適な方法を決定するのは設計者の責の周波数範囲の下限よりも低いため、帯域幅内の周波数全任です。一般的に、帯域幅が広い場合は上記の最初の方法

体が一定値のノイズ仕様8nV/√Hzであると仮定できます。

がベストでしょう。独立したTHDの仕様の記載がないとし• 次に、ルートヘルツ部を計算します。√20000 – 20 = 141.35ても、THD + ノイズで表現すればおそらくノイズの方が優• 上の結果にノイズ仕様をかけます。 8 × 141.35 = 1.131µV

勢になります。帯域幅が狭い場合にはノイズからの寄与が大幅に少なくなるため、THD + Nでの仕様も有効になると思われます。

これが「等価入力ノイズ（EIN）」です。出力ノイズは、
入力ノイズにゲインをかけたものと等価になります。ADCと結合するのは、もちろん出力ノイズです。
システム中のノイズ源は、オペアンプのノイズだけでは5.1

グラフから読み取るノイズ

設計者はなるべく、関心対象の帯域幅と重複する1/fノイズ特性を持たないオペアンプを選択する必要があります。

ない可能性があります。他のノイズ源としては、フィルタリング、オフセット、信号処理等を行う前段から入ってくるノイズがあります。各ノイズ源は、根二乗和の法則に従って次のように加算されます。

図11を見ると、周波数の値が100Hzより高い領域では、ノイズが周波数に対して比較的一定ですが、100Hzより低E rms =

22

2

e 1rms + e 2rms + ... e nrms

(8)

い領域ではノイズが急激に（指数関数的に）増加しています。
ノイズが検討事項である場合は、100Hzより低い周波数で計算の前に、ノイズ源と思われるすべての要素からの寄与を考慮に入れてください。

Vn – 等価入力雑音電圧 – nV/√Hz

このオペアンプを使うことはできません。AC結合されてい図 11. 標準的なオペアンプのノイズ特性

9JAJA085

5.3

全高調波歪み（THD）+ ノイズ

5.4

信号 - ノイズ比（SNR）「全高調波歪み+ノイズ（雑音歪み率）」、略してTHD+Nとこのセクションのタイトルが、そのままこの仕様の説明

いうオペアンプ･パラメータは、「ノイズ電圧のRMS値+基本になっています。この仕様には、ADC側からと同様に、イン信号に対する高調波成分電圧のRMS値の、出力での基本信

ターフェイスのオペアンプ側からも取り組むことが可能で号電圧のRMS値に対する比率」と定義され、dBcまたは％あり、2つのパフォーマンスは一致します。実際には、ADC単位で表されます。

のパフォーマンスを制限しないように、オペアンプの信号-

dBcとは、単独のdB同様によく使われる、可変の基準をもつ相対的な言葉です。つまり、ある搬送波（carrier）レベ

ノイズ比はADCの信号-ノイズ比よりもずっと良好でなければなりません。

ルを基準とするdBという意味です。例えば「–50dBcより小現在のノイズ･レベルが分かっていると仮定すると、ノイさいスプリアス信号」とは、ある特定の搬送波レベルよりズ･レベルで信号レベルを割った値が信号-ノイズ比になりも、少なくとも50dB小さいスプリアス信号ということになます。両方ともdB単位で表せば、信号レベルからノイズ･ります。（また、所要の信号よりも50dB小さいという意味

レベルを引くだけで信号-ノイズ比の値が得られます。

でもあります）

ADCの信号-ノイズ比は次のように、コンバータのビット

THD+Nでは、出力信号の周波数内容を入力の周波数内容と比較します。入力信号が純粋なサイン波である場合は、
出力信号も純粋なサイン波になるのが理想的ですが、オペアンプ内部の非線形性とノイズ源のために、出力が純粋にに関しても決定できます。

SNR dB = 6.02 × n – 1.76
またはなることはありません。
言い換えればTHD+Nとは、「基本周波数に対する、他の[n =SNR dB + 1.76

(12)

6 . 02

すべての周波数成分の比率」です。

THD + N =(11)

∑ 高調波電圧 + ノイズ電圧
基本信号]× 100%(9)

式（12）は、アプリケーションに必要なコンバータのビッ
ト数の概算です。これは正弦波信号のみに有効であり、またコンバータでは積分非直線性誤差（INL）が0、微分非直線

通常、THDを低くするには、オペアンプを推奨動作条件
以下で動作させる必要があります。

性誤差（DNL）が0であることを前提としています。データ･コンバータのビット vs. SNRの数値を得るために、次のよう残念なことに、THDがこのようにノイズと結合した場合にシンプルな表を作ります。

に設計者に残される選択肢は、nVまたはµV/√Hz仕様から
THD+N仕様に換算されたノイズを加算することしかない可能性があります。
幸いこの2つの仕様は無相関であるため、根二乗和法に従って次のように加算されます。

E rms =

22

2

e1rms + e 2rms + ... e nrms

(10)

ビット数 (n)SNR (dB)

4

22.32

8

46.4

10

58.44

12

70.48

14

82.52

16

94.56

18

106.6

20

118.6422130.6824

142.72

表 2. SNR vs コンバータのビット

10

JAJA085

5.5

SINAD

5.6

有効ビット数（ENOB）

全高調波歪み+ノイズ（THD+N）仕様が分かれば、それをどのコンバータも、一定のビット数を持っています。前

利用してSINADを計算できます。以下、順を追って簡単に

出の表2には通常のビット数を示してあります。コンバータ

SINADを紹介します。

のパフォーマンスを低下させる限界はコンバータ自体にもSINADは、信号の質を表すために用いられる性能指数でありますが、これらについては次のセクションで説明します。基本的にはオーディオ信号中の、ノイズと高調波が原す。バッファ･オペアンプのSNRとTHDは、ADCの変換シ因で発生する歪みの基準です。SINADの数式の一般式は次ステムのパフォーマンスを低下させ、システムのデータ処のとおりです。

理要素に提供できる、有効な情報ビット数を減らします。

SINAD =∑（全周波数成分）∑（全周波数成分 – 基本成分）

SINADでは高調波とノイズ･エネルギーを考慮するので、(13)

有効ビット数（effective number of bits, ENOB）を導き出す
真のSNRを作り出します。ENOBの定義は次のとおりです。

変調された信号のSINADを計算するには、まず基本信号

ENOB

=

[(SINAD dB) – 1.76 ]
6.02を除去します。次に、この基本信号を除去した後のパワー･(15)

スペクトルのRMS値に対する、残ったパワー･スペクトルの

データ･コンバータの仕様では、SNR+DかTHD+Nのどち

RMS値をデシベル単位にします。信号の全要素に対する、らかをdB単位で記載しています。これにより、この式が使ノイズ+高調波歪みの比がSINADです。

いやすくなります。これに対してアンプの仕様では通常、

SINADは、次のように定義されることもあります。

SINAD = SNR + D =信号 + THD + N

SNR+DかTHD+NをdBではなくパーセントで指定します。
同じ式を利用するには、数学的な操作をいくらか加える必(14)

THD + N

要があります。
パーセントをdBに変換する方法は簡単です。例えば、次の手順はTHD+N％をTHD+NdBに変換するためのものです

SINAD（Signal to Noise And Distortion（信号 対 ノイズおよび歪み））という名前はこれに由来します。
注：これらの数値はスカラーであり、dB単位ではありません。

が、SNR+DまたはSINADをパーセントからdBに変換する場
合にも同じ手順が使えます。

THD + N%

(16)

= THD + N

100

要約すると ------ SNRとは、基本信号のエネルギーと、ノイズ中のエネルギーの比率です。全高調波歪み（THD）は、
高調波のエネルギーと基本信号のエネルギー間の同様の比率です。

その後、次のようにします。

20 log (THD + N) = (THD + N) dB

SNR(dB) = 20 × log

基本信号

(17)

EF
EN

振幅（dB）

THD(dB) = 20 × log

高調波

E H2 2 + ... + E H9 2
EF
THD+N(dB) = 20 × log
E H2 2 + ... + E H9 2 + E N 2
EFSINAD = SNR + D =Signal + THD + N
THD + N

周波数（Hz）

図 12. SNRとTHDのビジュアル表現

11

JAJA085
12ビット（ENOB）ADCの場合、フルスケール範囲が5Vか

これらをひとつの数式にまとめると、20log10(

THD + N%100)

ら3Vに下がると、1LSBのサイズが1.22mVから732µVに減る(18)= ( THD + N) dB

結果になります。V CC 範囲が2.7〜5.5VであるTLV1572（10ビ ッ ト ）の よ う な A D C の 場 合 は 、 L S B サ イ ズ の 範 囲 が上のようになりますが、途中にスカラ数の手順を入れる

5.37mV〜2.64mVになる結果となります。ここで特に注意すと役に立つことがよくあります。数式（16）もまたスカラ数

べきなのは、システムを低い電圧に移動させる場合に、シで記述されるからです。この式をdB単位で使うには、次のステムの寄生成分の影響を受けやすくなるポイントまでことを覚えておいてください。

LSBが低下しないということです。

logBA = A × logBしたがって、 式（14）をdB単位で表すとADCは完璧な部品ではありません。その精度に影響する
誤差もあります。これらの誤差は最下位ビットに影響を与次のようになります。

え、最終的なシステム精度に対する制限として働くことに–1

SINAD dB = SNR + D dB = (THD + N dB)= – (THD + N) dB

なります。

(19)

これらの誤差は次の3つのタイプに分けられます。
• 微分非直線性誤差。入力電圧のステップ･サイズと出力パーセントとdBの間で変換を行う方法を利用すると、アンプとADC間で適切なSINAD仕様の整合をとる作業が簡単になります。 理想的には、同じSINADを持つアンプとADCを選択するとシグナル･チェーンの全潜在能力を引き出すことが可能になります。実際にはADCよりもわずかに高い
SINADを持つアンプを選べば、そのアンプを使ってもシス
テム性能が低下しなくなることが確実になります。

コードの各変化が一致しない。
（図13（a））• オフセット誤差。入力電圧がすべて理想値より上か下の固定値になっているために、出力コードに変化が生じている。
（図13（b））• ゲイン誤差。デジタル･コードを発生させる電圧変化が、理想のゲイン/出力コード関数より下か上になっている。
累積誤差である。
（図13（c））

例えばTLV1572 ADCのSNR+Dは通常58dBですが、これは9.35ビットのENOBに相当します。TLV2770のようなアンプ
は、このADCを駆動するのに最適の選択です。TLV2770は、入力信号に大きなゲインを与えるために、十分すぎるほどのGBP（通常5.1MH）を持っています。また、TLV2770のデータシートの後ろに記載されたTHD+Nのグラフは、電源電圧が比較的高いことと信号ゲインが高いことを除いては、ほとんどすべての場合にTLV1572のパフォーマンスと整合がADCのデータシートでは通常これらの誤差原因を加算し、総計として表現します。この仕様を「ADCの積分非直線性(INL)」と呼びます。これらの誤差原因とそこから予想される影響を理解することは、設計者の責務です。データ･コン
バータではINLが0ビットであることが理想的ですが、実際にはデータ･コンバータがENOBにまで性能低下する以前に、INLが1/2ビット程度の大きさを持つ可能性があります。
1/2ビットより大きいINLが許容されるのは、誤差の原因が取れます。

AC結合システムにおけるオフセットである場合だけです。
最下位ビットを捨てることでINL誤差が除去できるように、

5.7

ADCのビット

設計者は当初予定していたよりもビット数の多いADCを指V CCレベルによって異なるADC仕様のひとつが、最下位ビット（LSB）のサイズです。このことは、次の式で明らか

1LSB =

定する必要があるかもしれません。
変換周波数が増加するにつれて、ENOBは減少していきます。その理由は明らかです -- 変換は可能な限り短いセト

Vfullscale

(20)

N

2 –1

リング時間で行う必要がありますが、セトリング時間が短くなるほど入力電圧の値は予測しにくくなるためです。

になります。
ここで、n = ADCの分解能です。

DNL誤差

理想の
オフセット
オフセット誤差

理想の
オフセット
実際の
オフセット

デジタル出力コード

デジタル出力コード

デジタル出力コード（a）微分非直線性（b）オフセット（c）ゲイン

図 13. ADCの誤差原因（Error Sources）

12

ゲイン誤差

アナログ入力値

DNL誤差

アナログ入力値

アナログ入力値

実際のオフセット

JAJA085
ADC I/P 等価回路
アンプ

図 14. アンプ − ADC間のインターフェイス

5.8

ADC入力

図14は、ADCの入力を駆動するオペアンプの例です。設
計者にはおそらく、ADCの入力が単極のローパス･フィルタ
であることが分かるでしょう。高速のデータ･コンバータは、
500Ω〜1MΩという広範囲なRADCや、1〜5pFの入力容量を持つ可能性があります。回路の帯域幅は主にこれらの要素によって決まります。図14は必ずしも、この容量が切り離されていることを示しているわけではありません -- RADCとともに与えられるものであり、したがってその場合はバッ
ファ･オペアンプの出力に現れます。不都合なことに、容量はたとえ値が小さくてもバッファ･オペアンプ段に不安定性を生じさせるおそれがあるため、切り離しと補償が必須になります。
高性能ADCの多くは、差動入力を備えています。この場
合、各入力の入力特性はシングル･エンド入力の特性と同様

図15に示すようなトランスと結合させる方法の代わりに、
完全差動オペアンプを使うこともできます。
図16のような完全差動インターフェイスには、次のように重要な特色がいくつかあります。
• この例ではシングル･エンドの入力電圧VINが、完全差動
オペアンプによって差動出力に変換されています。
• 完全差動オペアンプの同相動作点（VOCM）は、ADCのVref
出力によって設定されます。設計者は、データ･コンバー
タのVref出力を過負荷にしないように特に注意する必要があります。Vref出力が大きな負荷を駆動するように設計されていない可能性があるためです。上記の例ではまた、
Vref出力がキャパシタでバイパスされています。データ･コンバータは、Vref+出力とVref–出力を備えることがあり
ますが、これらはオペアンプ･バッファを使用してシング
ル･エンドに変換できます。

になります。

オプション
の帯域通過
フィルタ

図 15. 基地局アプリケーションの例

図 16. ADCへの完全差動入力

13

JAJA085• 各入力に付けたRINとCINから構成される、ローパス･フィ法です。

ルタの回路があります。関心対象の帯域幅の振幅に影響をもうひとつは、自動較正のテクニックを使ってこれらの与えずに高周波干渉を取り除く単極ローパス･フィルタを

許容誤差を補償するというものです。ADC変換範囲の上限作るために、値を選択します。単極フィルタは–3dBポインと下限での変換の数ビットを犠牲にします。これは入力信トの前で振幅を大幅にロールオフ（減衰）させるため、号がAC結合され、DC精度は重要な問題にならないことを–3dBポイントをサンプル周波数の2〜5倍の位置までずら

前提とします。

します。このようにすると、関心の対象となる帯域幅の振幅のロールオフ（減衰）を無視できます。R IN はまた、
オペアンプの出力を容量性負荷から切り離す働きもします。そうしないと、容量性負荷のためにオペアンプの出力が不安定になります。RINは通常、2つの抵抗間で終端値を分割して、ADCの入力を50Ωで終端処理するために選択されます。

5.9

5.10

再びスルー･レートについて

ADCの入力そのもの、および補償ローパス･フィルタとともに使用するADCを扱う場合には、RC時定数に関連する立
ち上がり時間が問題になります。これらの問題は「スルー･レート」のセクションで述べたように、スルー･レートの制限という形で現れます。ただし本論では、スルー･レートに影響するオペアンプ以外の部品 -- 補償ローパス･フィルタ

駆動電流と、ADC入力について述べます。キャパシタは駆動電圧でアンプからの駆動電流も、ADCのアナログ入力を駆動する際の考慮事項のひとつです。ADCの通常の入力抵抗には、
500Ω〜1MΩ超という大変な幅があります。RFの設計者は充電されるため、スルー･レートはキャパシタの影響を受けます。
この充電時間は次の式で計算されます。

dBm単位でRFレベルを扱うのに慣れています。入力抵抗が500 のデータ･コンバータに必要な入力電力（input power）

V(t) = VOe–(t/RC)(21)

は1dBmの範囲内になりますが、それが設計者の意図でない場合には、ADCに前述のRCローパス･フィルタが付加されここで、た上に、ADCでオペアンプ出力をロードすることもできま

Voはキャパシタの電圧Vの定常状態です。

す。簡単にいうと、オペアンプ出力上の直列抵抗とADC入力を使って分圧器を形成するということです。
ここで設計者が直面するのが、直列抵抗の許容誤差、およびADC入力抵抗の絶対値の不確定性によって、精度の損失が発生するという問題です。
フィルタを完全に削除し、潜在的な高周波干渉とADCの入力容量を受け入れるというものです。この2つはオペアンプを電圧不安定にするおそれがあるため、明らかに望ましくない方

時間

14

ると、DC定常状態では、キャパシタは開回路と同じように動作するため、Vsと同じ電圧になります。
解析をさらにシンプルなものにするために、ここでVsがこの問題の対処法は2つあります。ひとつはRCローパス･

図 17. 回路の簡素化

t = – ∞から t = 0までの間、電圧源（Vs）が安定していると仮定すれば、Vo = Vsであると判断できます。 簡単に説明す

既知の電圧からグラウンドに切り替わると仮定します。2つの分圧式を解いて、簡素なRC回路をひとつ作ります。

JAJA085
直感的に分かることですが、電流が最大になるのはt = 0• インターフェイス全体のスルー･レートは、アナログ電圧の場合、つまり電位が切り替わる瞬間です。一方、電圧はをどれだけ短時間でサンプリングできるかに影響します。

時間とともに指数関数的に下がります。そこで、アンプで• キャパシタの動作によりある程度のリンギングが発生し、の処理が必要な電流のおよその最大値は、次の式で計算でエラー･バンド（エラー帯域）が作りだされます。リンギン

きます。

グは減衰定数を持つため、電圧は安定してゆきます。

I=

V(t)

ここで、 t = 0

(22)

R

スルー･レートによる電圧変化が終わり、遷移が安定し、グリッチがおさまるのを待てば、新しくサンプリングを始められるようになります。

例えば、入力RC回路を持たないADC製品であるTLV1544を使用した場合、概略値はR = 1kΩおよびC = 55pFとなります。次に、ADC上の入力抵抗が与えられるので、時定数τを

5.12

信号バイアス

入力波形に対して適切な信号バイアスを用いることも、計算できます。TLV1544への最大入力電圧が3Vであれば、ADCのアナログ入力に関する重要な考慮事項のひとつです。

アンプが処理する必要があるのは約3 mAになります。

アナログ入力の範囲は、ADCの種類によって違ってきます。

5.11

例えば、TLV1572はシングル･エンドのアナログ入力を持

セトリング時間

ち、電源レールより0.3V超える電圧範囲を持ちます。また、

入力抵抗が高い場合は、負荷特性はADCの入力容量が支配的になります。ADCの入力容量からオペアンプの出力を切り離すために前述のローパス･フィルタは必須ですが、容量性負荷がオペアンプの出力上にオーバーシュートを発生させるため、ADC入力でセトリング時間に関わる問題が起こります。

TLV1562では、TLV1572と同様なシングル･エンド入力を持ちますが、異なるモードとして、差動入力（約2Vpp）で動作させることもできます。 さらにTLC320AD50のようなタイプのコンバータでは、完全差動入力の構造が用いられています。アナログ入力電圧範囲がどのようであるかを理解す
れば、設計者は入力信号の増幅やバイアスを正しく行い、

図18は、オペアンプ/ADCインターフェイスの複雑な性質を示しています。次のような、注意すべき点がいくつかあADCのダイナミック･レンジを最大限に利用することができ
ます。

ります。

アナログ入力信号に適切にバイアスをかけるための回路• ADCの出力段の動作が原因で、電圧レベルが急激に上がはたくさんあります。図19には、1998年のTIアナログセミ

る(グリッチする)可能性があります。適切なデカプリン

ナーで検証された、バイアス回路が2つ示されています。どグ技法を用いれば、この影響を減らすことができます。

ちらの回路でも、単一電源アンプの電源レール中間でAC入力信号にバイアスをかけます。

アナログ入力 (V)セトリング時間, ts

エラー･バンド
最終値

電圧の
急激な
上昇

デジタル変化

スルー･レート

遅延時間

図 18. セトリング時間の限界

図 19. 入力信号バイアス回路

15

JAJA085
図19の左側の回路は、明らかに使えません。電源と負荷のスイッチング･ノイズから隔離しやすくなるためです。アの両方がグラウンド以外の電位を基準とするのは、おそら

ナログ電源とグランド･プレーンを別々に用意できない場合

く不可能であるからです。図の右側の回路では、電位Vbはには、電源変動除去比（PSRR）の仕様を見れば、電源ノイズ

カップリング･キャパシタCi,により、VINから切り離されまが原因で発生する可能性のある問題を特定できます。

すが、負荷Rload上に現れます。

TLV2450のように新しいアンプ製品の場合、データシートの後ろにPSRR vs 周波数のグラフが記載されていることが5.13多いのですが、設計者が電源レール上に生じているノイズ

入力オフセット

入力オフセット電圧（VIO）も、アンプ選択の際に考慮すべきパラメータです。単純なバイアシング用やバッファリング
用のアプリケーションでさえ、アンプにはDC誤差が発生します。DC誤差はアンプの入力に伴う電圧差によって発生すの周波数特性を理解している場合にはこのグラフが役に立ちます。

6.2 入力/出力電圧範囲るもので、データシート上ではVIOで示されます。

どのV CC を選択しても影響を受ける可能性のある要素とアンプに関するもうひとつの重要な入力誤差は、入力バ

してはもうひとつ、アンプの入力/出力電圧範囲があります。

イアス電流IIBです。入力バイアス電流は、アンプの入力信

比較的最近まで、大部分のアンプでは正･負の電源電圧の限号が比較的小さい電流で表されている場合には、重大な誤界までスイングできるような入力/出力を持っていませんで差になるおそれがあります。例えばある種のセンサを使っした。たとえば、TLC2272ではレール･ツー･レール出力た場合に、そうなる可能性があります。たいていの場合、（RRO）を提供していますが、レール･ツー･レール入力

入力バイアス電流よりもDC誤差VIOの方が容易に視覚化で（RRI）は提供しておらず、TLC2272では入力の正電源電圧にきますが、入力電流の誤差も、アプリケーションでの分解1.5Vのヘッドルームを持ちます。したがって、電源電圧が能誤差に多大な影響を与える可能性があります。一般的に10Vの場合、TLC2272の入力範囲はGND〜8.5Vとなります。

は、データ･コンバータ上の1LSBのサイズを基準として、同様にV CC が5Vの場合にも、TLC2272には1.5Vのヘッド

この両方の誤差を合わせたサイズを常に0.5LSBより低くしルームがあり、入力範囲はGND 〜3.5Vとなります。

ておくとよいでしょう。

アンプが発展した結果、レール･ツー･レール入力および出力（RRIO）
式のアンプという革新的な製品が出現しました。
TLV2462もそのひとつです。RRIOアンプでは、信号が正･6. 電源

負の電源電圧の限界までスイング可能であり、したがって当然のことながら、設計で使用するデバイスはボード上

入力または出力のヘッドルームがなくなります。このことで使用される電圧に耐えて、その電圧で動作できなければは、低電圧アプリケーションでは特に重要です。低電圧アなりません。その点は明白ですが、それほど明白でないた

プリケーションでは、設計者が使える入力/出力範囲が狭くめに調査が必要な点もあります。電源プレーンとグラウンなるからです。ただし、RRIを使うとコストが高くなります。

ド･プレーン、入力/出力電圧範囲、ADC上の1LSBのサイズ

また現時点では、レール･ツー･レール入力段を構築するとなどです。

クロスオーバ歪みが取り込まれます。歪みの影響を受けやすいアプリケーションで特殊なアンプを使おうとする場合、設計者はオペアンプのベンダに相談したりデータシートを

6.1 電源プレーンとグランド･プレーン
1つのボードには、アナログ用とデジタル用のグランド･

見たりして、適合性を判断する必要があります。

プレーンが1つずつあるのが理想的です。こうすると、アンプのような高感度アナログ回路を、デジタル回路に付き物

アンプ

図 20. 入力オフセット電圧（VIO）

16

JAJA085

7. 要約
本論では、オペアンプでADCのインターフェイスをとる

8. 参照文献
1.

場合に考慮すべき様々な問題について簡潔に述べています。

Johnson, and Hilburn Copyright 1992, Prentice Hall,

これらのことを念頭においておけば、多くの選択肢にも迷うことなく、ADCに対するインターフェイスとして申しEnglewood Cliffs NJ
2.

分なく動作し、かつシステム性能を最適化するような部品を容易に見つけることができるはずです。

• 分解能 – アンプのSINAD vs ADCのENOB

DSP/Analog Technologies 1998 Seminar Series, by
Texas Instruments Incorporated Copyright 1998

3.

Op Amps for Everyone, Ron Mancini, Editor, Texas
Instruments SLOD006, Copyright 2000

(簡略版チェックリスト)• 帯域幅 – アンプのGBP vs ADCの速度

Electric Circuit Analysis Second Edition, by Johnson,

4.

Intuitive

Operational

Amplifier,ThomasM.

Frederickson, McGraw Hill, Copyright 1988

• アナログ入力 – τおよび駆動電流、入力信号 vs ADCのア
ナログ入力範囲• 電源 – アンプのPSRR、アンプのI/O電圧範囲、ADCのLSB

17JAJA085

付録A: 設計例 -- 携帯電話の基地局
ADCに関する検討事項
携帯電話基地局の設計のパフォーマンスについて考察する場合は必ず、中間周波数（IF）の帯域幅をデジタル化するために使用されるデータ･コンバータのパフォーマンスに重点を置く必要があります。
基地局のRF性能がどのようなものになるかは、正しい

GSM信号処理のADC要件
携帯電話基地局のデータ･コンバータ要件は、選択された通信プロトコルにも依存します。最も一般的な通信プロト
コルは、CDMAとGSMの2つです。この例ではGSMに重点を置いて説明します。
GSM仕様を詳細に論じることは本論の範囲を超えていま
すが、主要な点は次のようなものです。
• SNRTHERMAL = GSM-900の場合は9dB

データ･コンバータを選択するかどうかでだいたい決まりま• 必要なプロセス･ゲイン = 24dB（fS/BW）

す。したがってデータ･コンバータの選択は、設計者がオペ• 選択されたADCSNR = サーマル･ノイズ（熱雑音）より37dB

アンプのインターフェイスの設計を始めるずっと前に行わ高いれるのが普通です。設計者は、オペアンプのインターフェ• ベースバンドのコンバータ = 46dB SNR

イスがシステム性能全体の制限要因として機能するような• SNRADC =（46 – 24） = 22 dB

ことが絶対ないようにしなければなりません。

• ENOB（有効ビット数）=（SNR-1.76）/ 6.02 = 3.36ビット

通信ADCでは、DC非直線性のパフォーマンスは計測ADCの信号（4ビットが必要）の場合ほど重要にはなりません。信号に帯域制限があるた• 干渉信号 = 40 dB ≈ 6.3ビット

めです。ADCの動的性能は、通信アプリケーションでは決定的に重要な意味を持ちます。レシーバ･システムの仕様全2量子化電力の二乗平均は

Pqn = qs

12 R です。ここで、体は、ADCの動的性能に大きく依存します。データ･コン

q sは量子化のステップ･サイズ、RはADCの入力抵抗（通常

バータの特性には、次のようなものがあります。

は600Ω〜1000Ω）です。THS1052やTHS1265のような通信用• 有効ビット数（ENOB）-- 通常はシステムの動作周波数にADCでは通常、フルスケール範囲が1Vpp〜2Vpp
（FSR）
です。

対して測定･指定されるため、本当の意味での性能評価と入力/出力終端が50Ωと仮定すると、12ビットで65MSPSのなります。

ADCの量子化ノイズ電力は–74dBmになります。ノイズ制• スプリアス･フリー･ダイナミック･レンジ（SFDR）-- ADC

限のあるレシーバ（受信機）でのレシーバ･ノイズ電力は、の、ノイズ･スパイクから着信信号を分離するための機能「任意のレシーバのBW（帯域幅）+レシーバ･ノイズ指数」では、この特性によって決まります。

のサーマル･ノイズ電力として計算できます• 全高調波歪み（THD）-- ADCが信号に付加する歪みの指標となります。
• 信号-ノイズ比（SNR）-- ADCのノイズと、他のノイズ源か
らのノイズの両方が含まれます。
• サンプリング･レート• フルスケール範囲（FSR）

18

JAJA085
帯域幅200kHzのGSMチャネルで、TA = 25°C、NFが4〜

SNR ADCはSNR THERMALよりも37dB大きな値として選択

6dBの場合、レシーバ･ノイズ電力は–115dBmです。レシーされるので、ベースバンドのコンバータのノイズは9dB +バ･ノイズ電力を量子化ノイズ電力のレベルまで引き上げる

37dB = 45dBとなります。GSM-900規格を満たすために必要には、42dBのゲインが必要です。GSM-900の最小の1％なSNRADCは、（46 – 24）dB = 22dBです。ADCのENOBは、

ビット誤り率（BER: bit error rate）は–104dBmであり、した=（SNR – 1.76）/6.02@4ビットである必要があります。フィがってサーマル･ノイズ成分に起因するベースバンドでのルタによって干渉信号が50dB分減衰すると仮定すると、干SNRは、SNR THERMAL = E b /N o = –104 dBm +115 dBm =渉信号は113dBmから–53dBm、つまりGSM信号より40dB

9dBmという式で計算できます。GSMシステムでの生のBER分高い値にまで下がります。干渉信号を収容するのに必要が1％の場合にテスト曲線と標準曲線を見れば、このパなビット数は40dB/6dB/ビット= 6.3ビットです。干渉信号

フォーマンスには9dBのベースバンドSNRが必要であることを収容するのに6ビット、GSM信号用に4ビット、ヘッドが分かります。

ルーム用に2ビットを要するため、必要なのは12ビット･コン

プロセス･ゲインは、Gp = fs /BW = 52 × 106 / 200 × 103 =バータであることが分かります。

2.6 × 102 = 24dBとなります。この場合、GSMのチャネル帯
域幅（BW）は200kHzであり、fsは52MHz（ADCサンプル周波数）です。ベースバンドでのコンバータのノイズは、電波ノイズ（サーマル･ノイズ+プロセス･ゲイン）よりもずっと良好であるはずです。したがって、ベースバンドでのコンバー
タのノイズ= SNRADC + プロセス･ゲイン（Gp）となります。

パラメータ

値

OPA685単位

ノイズ電圧

2.7 to 8

2.7

nV

Hz

ノイズ電流

1 to 30

11.9

pA

Hz

THD

70 to 95

82

dBc

スルー･レート
小信号帯域幅260 to 3500

1700

200 to 600

900

V/µS
MHz

大信号帯域幅

≥100

135

MHz

同相入力電圧

3

±2.9

V

電源電圧
セトリング時間出力電流±58 to 2040 to 100

±5
15
80

V
nS
mA

出力インピーダンス

≤20

0.02

Ω

PSRR
CMRR

–60
–70

–64
50

dB
dB

入力オフセット電圧

10

±5

mV

表 3. オペアンプ要件

19

JAJA085
SFDRとIMDは、オペアンプの選択に影響を与える非常に図21は、ADCバッファ･オペアンプの設計例です。入力は重要なADC/DACパラメータです。最低限の要件は「オペR1（抵抗49.9Ω）で終端処理されています。OPA685は電流帰アンプ側のSFDRまたはIMDを動作周波数で測定した場合、還アンプであり、（R3とR2に設定された）非反転ゲイン2にそのSFDRまたはIMDはコンバータ側の同じ仕様よりも5dB

よって動作します。C5とR4は補償部品です(電流帰還アン〜10dB分高くなる」というものです。完全な12ビットADC

プの帰還部に直接キャパシタを置くことは絶対にやめてくのSFDRまたはIMDは72dBですが、そのオペアンプのSFDRださい）。アンプの出力と直列になっている49.9Ωの抵抗

またはIMDは77dB〜82dBでなければならないということで（R5）は、接地した47pFのキャパシタ（C3）と結合して、す。ADCではサンプリング時間内に、データをLSBの何分のADCの入力容量の補償となります。R5はまた、アンプの出

1かの範囲内に安定させる必要があるため、高速のセトリン

力を容量性負荷から切り離します。C2はアンプの出力をAC

グ時間が必須となります。

結合し、V OCMにつながるR6は入力電圧にバイアスをかけ

現在では低電圧システムが広く普及しているため、設計者は、AC仕様がテスト電源電圧でのみ有効であることに注て、コンバータの同相範囲と同じにします。その値は、決定的に重要なものとはなりません。

意する必要があります。異なる電源電圧でオペアンプを動作させることは、電源電圧のAC仕様が変わることを意味するからです。

VOCM

R6
OPA685VIN+

C2100 nF

R3
619 Ω

C5
4.7 pFR2619 Ω

図 21. バッファ･オペアンプの設計例

ADS809IN+–R1
49.9 Ω

20

R5
49.9 Ω

C3
47 pF

IN–
VOCM

R4
2 kΩ

C4
.1 µF

IMPORTANT NOTICE