AND9813/D
パワーモジュールをした、
OBCシステムのとシミュレーション
www.onsemi.jp!
なバッテリのの まりにともな
い、オンボードチャージャ(OBC)が に しています。OBCシステムは、(PFC)をえたAC−DCコンバー
タに、バッテリへのをするDC−DCコンバータをカスケード したです。!、3.3 kWチャージャでは
2インタリーブ$PFCをLLC%&のDC−DCコンバータとみ'わせます。オン・セミコンダクターは、-れた.
と.をえ、 /0で 1のチャージャを2
できる3のパワーモジュールをしました。アプ
リケーションノートでは、2のパワーモジュール(PFCのFAM65CR51DZ1とHブリッジのFAM65HR51DS1)を> した
OBCの!"と#$の%&を'(します。%&な?)シミュレ
ーションにより、オンボードチャージャシステムにおけるこれらのパワーモジュールの.を(*します。

APPLICATION NOTE(a) Bottom View

OBCの !
Figure 1にFAM65CR51DZ1およびFAM65HR51DS1Aモジュー
ルにBのパッケージを*し、Figure 2にC+なOBCシステ
ムのブロックEを*します。PFCブロックは、AC,(85〜265 Vac)からのF、Fフィルタ、ブリッジI-J、およびブーストコンバータでされています。DC/DCコンバータ
ブロックには、2Hブリッジ、LLCタンク?)、./トランス、LブリッジI-J、およびLフィルタがMまれています。

(b) Top View (Y−Form)"#$なPFCブロック(c) Top View (L−Form)

PFCブロックは、ACFNとOPのACF-をQき
0み、(PF)を1RSして、,の 234を1T5にUえます。6Vな'、 234なくが1に7Wされます。PFCステージは、38なでは、OBCシステムにX
しては0.97 > PF > 1.0のをYWします。
AC Input
Bridge

FAM65CR51DZ1/2
L_boost_ph1

Figure 1. FAM65CR51DZ1 Module

D_boost_ph1

Q3

L_boost_ph2

Isolation
Lres Transfofrmer

85– 265Vac_rms
Q2

Gate−Q2PFC Control

Load

LLC Tank

D_boost_ph2

Q4_

Gate−Q1

Lo

Q5

Q1

Vac

DC/DC Output
Bridge

FAM65HR51DS1/2

Q6

Circuit
Lmag

CDC_link
Cres

Gate−Q3, Q6

Np Ns

Gate−Q4, Q5
DC/DC (LLC)
Control

Figure 2. Typical OBC System Block Diagram© Semiconductor Components Industries, LLC, 2018

January, 2019 − Rev. 1

1

Publication Order Number:
AND9813JP/D

AND9813/D
PFC?)は、ブーストコンバータ?)のインダク
タ-3Zに[づいて、\モード(CCM)または9\モード(CRM)で]するように!"できます。EV^けOBCなどのRアプリケーションに
おいては、38にCCMトポロジーが> され、リップルを1T5にUえてシステム1を1RSします。CCM PFCでは、ブーストコンバータのスイッチ(MOSFET)は、スイッチングa3bをcdしデューティサイクル(オンタイム)をghにしますが､CRM
PFCでは、スイッチングa3bをghにしオンタイ
ムをcdします。CRMのこの;iにより、PFC<jの!"がより=>になり、-リップルが いため
k のFEMIフィルタがl になります。CRM
PFCには、ゼロ-スイッチングによりスイッチン
グnoをp?できるメリットがありますが、CCM
PFCに@べ\noが いため、このメリットはAされます。CCM PFCではスイッチングa3bがcdのため、はCRM PFCより!0.2〜0.3% くなり、このため、より いPFC1がrられます。
Figure 3に、が98%の'のFNと-のP
I'のBs(tuのE)と、CCM PFCモードで]するブーストコンバータのインダクタ-の3Zv
を*します。3%、Figure 4に、CRM PFCのインダ
クタ-を*します。
Figure 5は2インタリーブ$ブーストコンバータの-を*しており、Figure 6はCCM PFC?)におけるインタリーブの1Cを*しています。2イン
タリーブ$ブーストコンバータでは、2つのインダ
クタ-のPが180°ずれているため、wインダク
タ-のリップルがxDノードで<jにAされます。

Figure 4. Boost Inductor Current in CRM PFC

CCM PFCでは、デューティサイクルがにhSしており、Figure 7に*すように、デューティサイ
クル(D)が0.5のときにリップルが1もp?されます｡
tFのEq. 1は、2インタリーブ$ブーストコンバ
ータにおける-リップルのp?@K(D)を+しています。

iL _Boost Ph B
iin
From
BridgeRectifier

LBoost_Ph-B
LBoost_Ph-A

iL _Boost Ph A

CBus

Ro
iout−PFC

Figure 5. Two−phase Current Interleaving Circuit

K(D) +

I interleaved
1 * 2·D+, D t 0.5
I L_boost
1*D
2·D * 1+
, D w 0.5
D

Where:
IL_boost: Amplitude of the phase current ripple
Iinterleaved: Amplitude of the phase current ripple

Figure 3. Phase Matching between Input
Voltage and Current in a CCM PFC

www.onsemi.jp
2(eq. 1)

AND9813/D
また、インタリーブによりブーストインダクタのyエネルギーGHもp?できます。}ブーストコ
ンバータにおいて、インダクタにIJされるエネル
ギーはK&で~えられます。
E L_boost +

1 2
Li
2

には、PFC?)システムのシミュレーションに>するAC,、FI-Jブリッジ、および?
)がMまれています。このシミュレーションでは、MF-のUにl なプリチャージ?)はNしていません。

(eq. 2)

2インタリーブ$ブーストコンバータでは、インダクタのyエネルギーはK&で~えられます。

ƪ ǒǓƫ

1
E L_interleaved + 2· ·L i
2
2

2

1
+ Li 2
4

Table 1. DESIGN SPECIFICATION OF PFC BLOCKAC Input Voltage

85 – 265 Vrms, 50 − 60 Hz

PFC Output Voltage

390 – 400 VDC

Rated Power

3.3 kW

Inductor Current Ripple<25% @ Rated Power

Output Voltage Ripple

2% of Output at 120 Hz

Switching Frequency

65 kHz(eq. 3)

したがって、インタリーブによりインダクタサイ
ズをT$Sでき、そのLC、Lコンデンサのリップルをp?できます。

AC Power and Bridge
RectifierPower Stage: Boost Converter

V o_sense

LBoost_2
LBoost_1

R1

Pre−Charging Diode

Cout

Rout

VAC

+
Vo

−
R2

Current
sense

Figure 6. Current Ripple Reduction in Two−phase
Interleaved Boost PFC Circuit

Rectified
AC Input
sense

PWM &
Gate Drive

Multiplier

Vo_error−+

Output Voltage
sense

Vref

PFC Controller

Figure 8. PFC Circuit Including Controller

PFCブロックにおけるなPFCブーストインダクタ
ブーストインダクタのインダクタンスは、-リップルOとスイッチングa3bによってK&でPまります。
L boost +

ǒ

Ǔ

Ǹ2 ·v
v 2ac_min
ac_min
1
·
· 1*
· 1
V out
%ripple P out
f sw(eq. 4)!"B(Table 1)をEq. 2にCFすると、t&のように"Dできます。

Figure 7. Ripple Reduction in PFC Boost Inductor
Current by Interleaving(Ripple is Minimized at D = 0.5)

L boost +PFCブロックのTable 1に3.3 kW PFC?)ブロックの!"Bを、
Figure 8にPFC?)のブロックEを*します。このEǒǓ

Ǹ2 ·85v
rms
1 (85v rms) 2
1·
W· 1 *
·
3300
0.25
400 V
65·10 3 Hz

+ 130.3 H

シミュレーション?)には､ESRが20 mの150 Hのインダクタを> しました。

www.onsemi.jp
3

AND9813/D
LコンデンサLコンデンサのは、PFCのLN、PFCのd
QL、およびコンデンサのホールドアップRSに
よってPまります。たとえば、PFCのLNが、
ACラインの１サイクルUS(すなわち、60 Hzの'、16.7 msec)に300 VVWにptすべきではない'、ホールドアップRSはthold = 16.7 msecとなり､
Vout_min = 300 Vとなります。Vout = 400 Vとdすると、LコンデンサのはK&でPまります[1]。
C out w

2·P out_max·t holdV 2out * V 2out_min

B+

P out_max+ Ǹ2 ·

Q1

Q2

AC 1

Q1 GG
(Q1 Gate)

Q1 S
Q2 GG
(Q2 Gate)+ 1.575 mF

Q2 S

Figure 9. FAM65CR51DZ1 PFC Module
Block DiagramFI-ダイオード
ブリッジI-Jは、K&で+されるACF-のピークにXできなければなりません。
·v ac_min·PF

D2

AC 2

シミュレーションでは、ESLが10 nHの2.0 mFのOを> しました。

i in_ac_max + Ǹ2 ·D1

このモジュールには、となるブーストコンバ
ータ スイッチとして、オン・セミコンダクターの]3Cスーパージャンクション(SJ) MOSFETチップ
を> しています。2つの^なるサイズのチップ(51 m チ ッ プ と80 m チ ッ プ) を  で き ま す 。
Table 2にFAM65CR51DZ1モジュールのMOSFETチ
ップの;.を*します。
PFCブーストコンバータではハードスイッチング
が_われるため、MOSFETのパラメータを1`SしてスイッチングnoとインピーダンスをpくUえるl があります。Table 2からわかるように、]3
スイッチ
Cの650 V SJ MOSFETは、1) Qgがpく
ングがg、2) Cossがpくスイッチングnoがない、3)なa'<と@bしてがTさい、という;iをえています。

3300W+ 40.4 A
0.98·85v rms·0.98

  XYPFC1
シミュレーションでは、 のNZをNし､オン・セミコンダクター[の1000 V − 80 A UltraFast
ダイオードRURG80100を> しました。
ブーストコンバータのMOSFETおよびダイオード
FAM65CR51DZ1モジュールは、インタリーブ$ブーストコンバータ]^けに;にされたもので、2のMOSFETチップとそれらに\ されたダイオードでされ、Figure 9に*すように2
インタリーブ$PFC?)をZしています。

www.onsemi.jp
4

AND9813/D"#$なDC/DC (LLC)コンバータ)がDCスイッチングブロックのfにきます。このBタンク?)は、Bインダクタ、Bコンデ
ンサ、および./トランスのgインダクタンスからされているため、LLCとばれます。DC/DC
スイッチングブロック(フルブリッジまたはハーフブリッジ)からの%Z3は、LLCタンク?)によって｢ほぼ3｣のになり、./トランスにjされます。このトランスにより、1Kuのスイッチン
グブロックを2Kuのklから./し、\.EMIノ
イズの をmぎ、kluのnoからYpします。

Figure 10に、^けOBCのDC/DCコンバ
ータブロックを*します。PFCのLNはDC/DC
コンバータのFにされます。このF3ZはcdなDCではなく､PFCブロックからの120 HzのACリップルをMんでいます。DC/DCコンバータによりF3Zがh2され、%Z3パルス3Zがe
します。!、DC/DCコンバータは、LLCBトポ
ロジーによるハーフブリッジまたはフルブリッジ?
)をえ、ゼロNスイッチング(ZVS)によりスイッチングnoを1T5にUします。LLCタンク?

Table 2. ELECTRICAL CHARACTERISTICS OF MOSFET DIE IN FAM65CR51DZ1 MODULE
SymbolParameter

Typical ValueUnits

VDS (Q1–Q2)

Drain to Source Voltage

650

V

VDS (Q1–Q2)Gate to Source Voltage±20V

ID (Q1–Q2)

Drain Current Continuous (Tc = 25°C, VGS = 10 V)

33

A

Drain Current Continuous (Tc = 100°C, VGS = 10 V)

23

A

Drain to Source Breakdown Voltage

650

V

Coss

Output Capacitance (VDS = 400V, VGS = 0 V and fsw = 1 MHz)

100

pF

Qg

Total Gate Charge

126

nC

RDS(ON)ON−Resistance of the MOSFET die

51

m

R_JC

Junction to Case Thermal Resistance

0.66

°C/W

R_JS

Junction to Heatsink Thermal Resistance

1.2

°C/W

BVDSS (Q1–Q2)

TJ

Maximum Junction Temperature−55 to 150°C

TC

Maximum Case Temperature−40 to 125

°C

TSTG

Storage Temperature−40 to 125°C

Table 3. BOOST CONVERTER DIODE (ISL9R1560) CHARACTERISTICS
SymbolTypical Value

Units

VRRM

Peak Repetitive Reverse Voltage

Parameter

600

V

VRWM

Working Peak Reverse Voltage

600

V

VR

DC Blocking Voltage

600

V

IF(AV)

Average Rectified Forward Current Tc = 25°C

15

A

IFSM

Non−Repetitive Peak Surge Current (Half Wave 1 Phase 60 Hz)

45

A

IRR

Reverse Recovery Current (IF = 15 A, dIF/dt = 200 A/sec, VR = 390 V)

5.0

A

TJ

Maximum Junction Temperature−55 to 175°CTC

Maximum Case Temperature−40 to 125

°C

TSTG

Storage Temperature−40 to 125

°C

EAVL

Avalanche Energy (1A, 40 mH)

20

mJ

QRR

Reverse Recovery Charge (IF =15 A, dIF/dt = 800 A/sec, VR = 390 V)

390

nC

TRR

Reverse Recovery Time (IF =15 A, dIF/dt = 800 A/sec, VR = 390 V)

52

nsec

S

Softness Factor tb/ta (IF = 15 A, dIF/dt = 800 A/sec, VR = 390 V)

1.36

−

R_JC

Junction to Case Thermal Resistance

1.98

°C/W

R_JS

Junction to Heatsink Thermal Resistance

2.97

°C/W

www.onsemi.jp
5AND9813/D
ほとんどの'、トランスの¡b@Nsec/Npriは1よ
りRきいため、¢q£のL(バッテリ)Nで]します。2Kuでは、トランスのLはブリッジI-?)でI-され、1にHVバッテリにされるDCになります。
Isolation
Transformer

+
From
PFC

LLC H − Bridge
Converter

OutputBridgeRectifierの からは、ピーク-モードまたは
±²-モードのどちらかの³により、HVバ
ッテリの´µにªって´-を!dできます。ここでは、DC/DCコンバータの³の%&は'(しません。アプリケーションノートでは、±²-モードをえたLLCフルブリッジコン
バータ?)を\Fし、フルブリッジモジュール
FAM65HR51DS1のスイッチング¶、no、1
などの.を·します。

OutputFilter

LLCタンクの
Figure 12に、}cSしたLLCBコンバータ?)と2Ku¸6の·ブロックEを*します。LLC
Bタンク?)は、BインダクタLr、Bコンデ
ンサCr、およびトランスのgインダクタンスLmag
によりされています。Figure 12(a)に*すように、LLCB?)のFNは、フルブリッジコン
バータブロックのDCFNを.XとするとkのNSで¹ºにhSする%Z3です。FNの[a3bjのみ./トランスの1Kuから2Kuへのエネルギーjに> されるとdすると、=>な#$³を> しないで[3»(FHA)を` してLLCB?)の#$を2_できます[4]。
Figure 12(b)では、1KuはAC-によるモデル
でき¼えられています。|iac(t)|の±²は、DCL
-Ioにしいため､iac(t)はEq. 5で~えられます。

Figure 10. OBC DC/DC Converter Block Diagram

Figure 11に、-モードをえたフルブリッ
ジLLCコンバータ?)を*します。FNはPFC
ブロックからされ、390 V～400 Vです。L
NはHVバッテリによってPまり、!220 V～450 Vです。DC/DCコンバータステージにおいて、1もい¤'を¥めるnoはMOSFETスイッチでeするため、MOSFETのスイッチングnoのp?はコンバータの!"¦、s な tです。チップサイズ
がRきくなると、RDS(ON)のがTさくなるのにともない\noは?しますが、ORにスイッチング
noが§xするため、RuJチップを> するメリットはTさくなります。TuJのチップを> すればスイッチングnoは?しますが、\noは§
xし、インピーダンスの§xにより 'v0がくなるg.があります。これらの6wから、LLC
トポロジーにRuJMOSFETチップを` する'は、スイッチングのターンオンxyUSにゼロN
スイッチング(ZVS)を2_するのが'6です。
¨では、LLCコンバータトポロジーは、ZVSの;iをz する¦で2g.が1も い{©|です。
ª}のフルブリッジコンバータでは、X~¦の2つのMOSFETはスイッチングペアをZし、デューティサイクル50%のO3ゲートをBしています。2のスイッチングペアは、Pが180°ずれています。の%として、Pシフトフルブリッジ
トポロジーはLCBタンク?)を> しないで\F
でき、ボディダイオードのフリーホイール]によりなZVSを2でき、LLCトポロジーよりが}になります。しかし、OBCアプリケーション
では、システム1がs であり、ボディダイオー
ドのフリーホイール]によるnoがx­であると、XY1を2する¦での®になります。
したがって、Pシフトフルブリッジトポロジー
は、38にOBCシステムには> されず、に1
が1-¯°ではないHVからLVまでのDC/DCコン
バータに> されます。

i ac(t) +·I 0sin(2f swt)
2(eq. 5)

FHAを> すると、vac(t)は%Z3VP(t)の[jで»でき、Eq. 6で~えられます。
V P(t) + V 0 : if sin(2f swt) w 0
V P(t) + * V 0 : if sin(2f swt) t 0(eq. 6)

したがって、K&がします。
4V 0
v ac(t) + V P_f0(t) +  sin(2f swt)
where
V P_f0(t) + Fundamental frequency conponent of V P(t)AC·racは、iac(t)とvac(t)をられます。
r ac +(eq. 7)

いてK&で~えv ac(t) 8 V 0
8· ·+ 2 R0i ac(t)  2 I 0(eq. 8)

トランスの¡b@n = Npri/Nsec をNすると、1Kuからた2のAC·klはEq. 9で~えられます。
r ac +

8·n 2
R
2 0

(eq. 9)このAC·を> すると、LLCコンバータy½のAC·?)はFigure 13に*すようになります。

www.onsemi.jp
6AND9813/D
Full-Bridge Converter

Lin

Lo

Output Bridge Rectifier

Current
sense

LLC Tank Circuit

VDC_in

Q3

Q1

Cin1

Cin2

Lr

Isolation
Transfofrmer
Np Ns

Co2

Co1

L_mag

Load

Cr

Q2

Q4

Q1 Q2

Slope Compensation

Q3 Q4

Current sense
R_sense1

Error
Amplifier-

PWM

Gate Drive

+ +

+

VRef

-

Vout_sense+

R_sense2

Figure 11. Full−Bridge LLC Converter Circuit with Current Mode Control

Lr
D1

D1

D3

Io

D3

Npri : Nsec

From Full-Bridge
ConverterCoRo

iac(t)Vo-

Vac(t)

Co

Ro

Vo

-

-

V_in

D2

+

+

+
Lmag

D4

D2

D4

Cr

(a)

(b)

Figure 12. (a) Simplified LLC Circuit and (b) Equivalent Model Replacing Primary Side with AC Current Source

Figure 13. AC Equivalent Circuit for
LLC Resonant Converter

Figure 14. Two Port Network Model of FHA
Resonant Circuit

www.onsemi.jp
7

AND9813/D
Figure 13のBタンク?)のQQは、Eq. 10で~えられます。
ǸL rńVrQ+

n 2·R 0+

Table 4にLLCコンバータの!"パラメータvを*します。これらのパラメータを、Àの3.3 kW LLC
コンバータの2 ハードウェアおよびするシ
ミュレーション]に` します。

r ac
n 2·R 0wheren+Table 4. DESIGN PARAMETERS FOR 3.3 kW LLC
FULL−BRIDGE CONVERTER

N pri

N 2pri8
r ac + 2 · 2 ·R 0
 N secV0
R0 +I0(eq. 10)Bタンク?)のゲインは、AC·?)のj
bの¾で、Eq. 11でdされます。
nV P_f0(t)V o_ac(t)sin(2f swt)4+
+  V 0·2 V · sin(2f t)
V in*res_f0(t)V in*res_f0(t)sw in2n·V 0+(eq. 11)
V in

M+

あるいは、LLCBタンク?)は、Figure 14に*す2ポート?),モデルを いて、そのjbH(s)とFインピーダンスZin(s)によりdできます。
H(s) +

V ac(s)where(eq. 12)
V in*res_f0(s)I res(s)+1) sL r ) n 2r ac ø sL mag
sC r

Eq. 12において、n2 · rac のはトランスの1Kuに¿させた1klです。
｢SNh¼@｣つまり｢Nゲイン｣M(fsw)の
は、K&で~えられます。
2Ǹ2v ac(t)⎪rms V0
M(f sw) + n· ø H(j2F sw) ø+ n·+ n·
Ǹ2
V in*res_f0(t)⎪rms
 V in2n·V 0+V in(eq. 13)

Value

Converter DC Input Voltage

Vin_DC390−400 V

Converter DC Output Voltage

Vout_DC250−450 V

Switching Frequency

fsw

100−150kHz

Resonant Frequency

fres

100 kHzResonant Inductor

Lr

25 H

Resonant Capacitor

Cr

100 nF

Magnetizing InductanceLmag

125 H

Transformer Turns Ratio

n = Npri /
Nsec

0.8

V0
1
+
M(f sw)2n
V inǸ(m·f21 * 1) ) f21·(f21 * 1)2·(m * 1)2·Q2

m = Lmag / Lr

5

Normalized Frequency

f1 = fsw / fres1 – 1.55

1
2 ǸL r·Cr

(eq. 16)

ZVSはÃ1とÃ2のA%で2_されます。Ã2
ではスイッチングa3bはBa3bよりもpく、コンバータゲインは1より くなります。そのため、コンバータはÄNモードで]します。Ã1
では、LLCコンバータコンバータはNモードで]しています。スイッチングa3bはBa3bよ
り く、LLCゲインは1よりpくなります。

(eq. 14)

Eq. 10〜14を'に> すると、Nゲインは､QQ、インダクタンス@(m = Lr/Lmag)、および
Sa3bf1のbとして、Eq. 15のようにFすることができます [2] [4]。
f 21·(m * 1)

Inductance Ratio

f res_0 +Eq. 13からFXLのDC/DCNh¼@は、K&のようになります。

M(Q, m, f 1) +Designation

Table 4にªって!"したLLCコンバータ?)では、QはLklにじて2.217〜0.629のSでhSします。Figure 15に、LklのhSにともなうLLCコンバータのゲインhSを*します。Lkl
がsくなるのにªってピークゲインはBにづき、ピークゲインは1にづきます。Figure 16に
3.3 kWklRのLLCのゲイン;.を*します。このEで、j]は2つのÃ、ZVSÃ1とZVSÃ2にj¤されます。j]のUS(I_Lr >I_Lmag)には、gインダクタは´でB]には~しません。このjモードでは、Ba3bfresはK&でdされます。

2

1 n ·r ac ø sL mag+ n·
Z in(s)V in*res_f0(s)Z in(s) +Component

N sec(eq. 15)www.onsemi.jp
8

AND9813/D
ゲートは、Figure 18に*すように、このUSのあるでÇxされます。Èすべきは、
B-のUSTr = 1/fresがÉÊするËにスイッチン
グUSTs = 1/fswがÊするため、MOSFETはハード
スイッチングによりターンオフし、Figure 19に*すように、2KuのI-ダイオードがしい-をÌ
けることです。LLCタンク?)の!"1`Sにより、MOSFETのターンオフxy-を1T5にUえられ、ゼロ-スイッチング(ZCS)にいÀにすることができます。

Figure 15. LLC Converter Gain Variation in
Accordance with the Load Shift

Figure 17. Typical Waveforms in LLC Full−Bridge
Converter (fsw = 125 kHz, fres = 100 kHz)
Figure 16. LLC Converter Gain Variation in
Accordance with the Load Shift

2つのZVS]Ãについて、Åtに%&を'(します。
ZVSÃ1Figure 17に、ZVSÃ1で]しているLLCコンバ
ータの38な3Zを*します。このÃでは、ス
イッチングa3bfsw はBa3bfres より く!d
され、wスイッチングUSのわりまでがトランスの1Kuから2Kuにjされます。gインダ
クタ-I_Lmag は、Bインダクタ-I_Lr の3<で、gインダクタLmagを´するだけです。そのため、LmagはB]には~しません。トランスの1Kuの-I_TXR_Pri = I_Lr・I_Lmagは2Kuにされます。j]の1に､I_Lrは%^をhえ(di/dtがkになる)、もう3%のPレグのMOSFETのボディダイオードへÆり、ZVSがターンオンします。

Figure 18. ZVS Operation: Gate Drive Signal isEngaged during the Body Diode Conduction(VDS  0 V)

www.onsemi.jp
9AND9813/D
LLCコンバータ けMOSFETモジュール
Figure 21に、オン・セミコンダクターのHブリッジモジュールFAM65HR51DS1の?)Eとピン Eを*します。このモジュールは、フルブリッジLLC
DC/DCオンボードチャージャ(OBC)^けに;に!
"されています。wハーフブリッジは、\ された2のMOSFETチップ(トーテムポール)でされます。FAM65HR51DS1モジュールのMOSFETチ
ップは、FAM65CR51DZ1モジュールに> している
ものとO3で、さらに2つの^なるサイズのチップ(51 mと82 m)を できます。モジュールには、ノイズUのためDCリンクに Nスナバコン
デンサをえており、AECQ101とAQG324に¡Ïしています。LLCコンバータアプリケーションにおいては、\noに@べ、MOSFETのターンオフスイ
ッチングnoがÐ です。3.3 kW OBCシステムのシミュレーションLCによると、82 m (Tさい%)のチップは、スイッチングnoがTさいため、
51 mのチップより¢Ñ い1をjしています。しかし、51mチップはがpいため、-れた;.をえているのは£かです。Tables 5と6に、FAM65HR51DS1モジュールに` した51 m
MOSFETチップのBと;.を*します。

ZVSÃ2
Figure 20に、ZVSÃ2におけるLLCコンバータの3Zを*します。このÃでは、スイッチングa3
bfswはBa3bよりpく、wスイッチングUSに
フリーホイールUSTfw がMまれ、このÃでは、
I_Lmag ≈ I_Lrとなります。このUSでは､B]にgインダクタンスのÍがMまれており､MOSFETのチャンネルがまだいているため、B-がコ
ンバータに-します。フリーホイール]、ト
ランス1Kuのは2Kuにjされず、MOSFET
で\noがeします。このUSにおいては、]
2Ba3bfres_1がEq. 17でdされます。
f res_1 +12 Ǹ(L r ) L mag)·Cr(eq. 17)B+
Q1 GG(Q1 Gate)

Q1 SS

Csnub

Q1

Q3

Q1_G*

(Q1 sense)

Q3 GG
Q3 SS
AC 1
AC 2

Figure 19. Secondary side rectifier diode hardcommutation during the MOSFET turn−off transient

Q2

Q4

Q2 GG
Q2 SS
Q4 GG
Q4 SS
B−

(a)

(b)
Figure 20. Secondary Side Rectifier Diode Hard
Commutation During the MOSFET Turn−off Transient

Figure 21. FAM65HR51DS1 H−bridge Module (a)Circuit Diagram and (b) Pin−out Definitionwww.onsemi.jp
10AND9813/D
FAM65CR51DZ1とFAM65HR51DS1のPSPICEモデルを'(した3.3 kWのオンボードチャージャについて、ワーストケース(Pout = 3.52 kW、Vout = 220 V、
Iout = 16 A、Tcase = 110°C)をMむいくつかの]でシミュレーションを2Òし、PFCモジュールFAM65
CR51DZ1とHブリッジモジュールFAM65HR51DS1の.を¿しました。2インタリーブ$ブースト
PFCトポロジーとLLCフルブリッジコンバータトポ
ロジーを、このシステムシミュレーションとベンチテストに` しました。シミュレーションプラット
フォームとしてSIMETRIX v8.1を> しました。
Ansys Q3DベースのpSpiceÕeパッケージモデルと
MOSFETチップモデルをFAM65CR51DZ1とFAM65H
R51DS1モジュールA%のシミュレーションに> しました。
OBCシステムにおける2つのモジュールと <のnoをシミュレーションによってJもり、
これらの<のnoに[づいてシステム1を"Dしました。ACF、ブリッジI-?)、おしたOBCシミュレーション

よびブーストPFC?)をみ'わせてPFCシミュレ
ーションブロックをしました。LLCフルブリッ
ジコンバータ、./トランス、2KuブリッジI?)、およびLフィルタ?)により、¤したDC/DCコンバータシミュレーションブロックをしました。OBCシステムの1は、PFCブロックとDC/DCコンバータブロックの1をÖけ'わせて¥めました。シミュレーションでは、 'v0TJは!
は90°C､ワーストケースでは110°Cとdしました。
1に、FAM65CR51DZ1とFAM65HR51DS1モジュールの.を､ディスクリートMOSFETをモジュールのシミュレーションで> したものとO3の?)に` した'の.と@bしました｡シミュレーシ
ョンLCにより､FAM65CR51DZ1とFAM65HR51DS1
モジュールを> したOBCは、モジュールのスイッ
チングnoがpいため、ディスクリートMOSFETデ
バイスを いたOBCよりもシステム1が いことが(らかになりました。

Table 5. ELECTRICAL SPECIFICATION FOR THE 51 mW SJ MOSFET DIE IN FAM65HR51DS1 MODULE
SymbolParameter

Conditions

Min

Typ

Max

Unit

BVDSS

Drain−to−Source Breakdown Voltage

ID = 1 mA, VGS = 0 V

650

−

−

V

VGS(th)Gate to Source Threshold Voltage

VGS = VDS, ID = 3.3 mA

3.0

−

5.0

V

RDS(ON)

Q1 – Q4 MOSFET On Resistance

VGS = 10V,ID = 20A

−

44

51

m

RDS(ON)

Q1 – Q4 MOSFET On Resistance

VGS = 10 V, ID = 20 A, TJ = 150°C

−

79

−

m

gFS

Forward Transconductance

VDS = 20 V, ID = 20 A

−

30

−

s

IGSS

Gate−to−Source Leakage Current

VGS = ±20 V, VDS = 0 V

−100

−

+100

nA

IDSS

Drain−to−Source Leakage Current

VDS = 650 V, VGS = 0 V

−

−

10

A

Table 6. ELECTRICAL CHARACTERISTICS FOR THE SF3 51mW MOSFET DIE IN FAM65HR51DS1 MODULE
SymbolParameters

Conditions

Min

Typ.

Max

Unit

Ciss

Input Capacitance

−

4864

−

pF

Coss

Output Capacitance

VDS = 400 V
VGS = 0 V
f = 1 MHz

−

109

−

pF

Crss

Reverse Transfer Capacitance

−

16

−

pF

Coss(eff)

Effective Output Capacitance

VDS = 0 to 520 V
VGS = 0 V

−

652

−

pF

Rg

Gate Resistancef = 1 MHz

−

2

−



Qg(tot)Total Gate Charge

−

123

−

nC

Qgs

Gate to Source Gate Charge

VDS = 380 V
ID = 20 A
VGS = 0 to 10 V

−

37.5

−

nC

Qgd

Gate to Drain “Miller” Charge

−

49

−

nC

：このページはにY×しておき、§りのペー
ジのフォーマットがこれとOじになるようにしてください。これら2つの+を- してページのR<jを]しない'、よりくのフォーマット]がl になります。

www.onsemi.jp
11

AND9813/D
し、Figure 23(a)に*すように、パッケージシミュレーションモデルをeします。

シミュレーションソフトウェア

3.3 kW OBC シ ス テ ム の  <  の   n o とそのLCとしてのOBCシステム1のJもりに
Simetrix v.8.1ソフトウェアを> しました。Simetrixは、¨©Zミックスドシグナル?)シミュレータです。このソフトウェアは、UCバークレーのCAD/IC
グループがしたSPiceのプログラミングª«とジョージアÚ¬RÛのCS&IT­®によるXSPiceをベースとしています。
このソフトウェアにはKのような;iがあります。1) Éyに3½Sされた¯Ü°の?)Eエディ
タ、シミュレータ、およびグラフ+* ポストプロ
セッサ、2) DCxy#$^けのÝ±、3) BSIM3
およびBSIM4のサポート、4) ÞßBをMむモンテ
カルロ#$、5) }なSPiceモデルインポート、6) N、-、デバイスなど、w²d プローブ
³。SimetrixにはSimplisシミュレータがMまれており、スイッチング?)シミュレーションにおいてSimetrixよりもはるかになシミュレーションが2
できます。この2のため、Simplisでは、システ
ムy½をリニア?)トポロジのá´シーケンスとみなします。Simplisを> することにより、d!µ©Z#$やAC#$においてでµできるLCがrられます。しかし、スイッチングMOSFETやダイ
オードの¨©Zな¶が#$すべきs な tであることをNえると、Simetrixは、パワーコンバータ?
)のxy#$に1`のツールです。SimetrixをOBC
システムのシミュレーション の ツールとして> しますが、SimetrixにCわるシミュレータとして
PSpiceが¢く> されているため、Cadence PSpice^
けのモデルインポート³¶も｢FAM65CR51DZ1とFA
M65HR51DS1モジュール パッケージシミュレーションモデル｣のセクションで'(します。Cadence
PSpiceはデバイスレベルのシミュレーションによく> され、Simetrixはシステムレベルの?)シミュレ
ーションでãまれます。Ansys Q3DベースのÕeパ
ッケージモデルは、{©するシミュレーションプラ
ットフォームに'せ、PSpiceまたはSimetrixにインポートできます。
FAM65CR51DZ1とFAM65HR51DS1モジュール
ージシミュレーションモデル

Figure 22. An example of Q3D image to extract theparasitic R, L and C components

(b)

(a)

(c)

Figure 23. (a) Q3D−extracted FAM65CR51DZ1 andFAM65HR51DS1 Parasitic Package Model,(b) 3−pin Electrical Spice Simulation Model, and5−pin Electro−thermal Spice Simulation Model

FAM65CR51DZ1とFAM65HR51DS1モジュールのパッケージモデルネットリストは、SPiceのプログラミ
ングª«でºかれています。ソースファイルは、さまざまなシミュレーションソフトウェアツールによってコンパイルされ、それぞれ¤の+によるパッケージモデルがeされます。パッケージシミュ
レーションモデルのソースファイルには、｢.LIB｣または｢.TXT｣というファイルèésがついています。
C
a
d
e
n
c
e
PSpiceでは、!、｢.LIB｣というファイルèésが>われており、Ansys SimplorerとSimetrixでは、A%のファイルèésが>われています。Kに、Cadence
PSpiceとSimetrixについて、Q3Dパッケージモデルのオリジナルソースファイルからシミュレーションモ
デルをeする%を¶を»って'(します。

パッケ

Figure 22に、モジュールのデバイス(ソース)とä
<ピン(シンク)Sの·6 の3Kå¸ævを*します。Ansys Q3Dは、3Kå¹Sにおけるモジュール
°を#$し、あらゆるシンクとソースノードSのÕeR、L、CjをçLします。Table 7に、モジュールにXして"DしたQ3DベースのÕeR、Lののvを*します。Q3Dの#$LCに[づいてソースフ
ァイル(ネットリスト)がeされると、?)シミュ
レーションツールがソースファイルをインポート

www.onsemi.jp
12

AND9813/D
Table 7. FAM65HR51DS1 CAA PARASITIC R, L C VALUES EXTRACTED FROM ANSYS Q3D ANALYSIS(VALUES ARE EMBEDDED IN THE Q3D PACKAGE SIMULATION MODEL)
Sink

SourceDC ResistanceAC Inductance @20 KHz

Capacitance, pF

AC1

SRC_Q1S

1.161612.92280.734

SRC_Q2D

0.62705

14.579SRC_Q3S

1.191213.133

SRC_Q4D

0.62058

14.921

SRC_Cap2

0.56135

10.968SRC_Q2S

1.024614.257AC2

BM80.01367.536

SRC_Q4S

1.0501

15

SRC_Cap1

0.418028.0862

SRC_Q1D

0.410167.2403

SRC_Q3D

0.67266

13.103

Q1_Gate

SRC_Q1G

3.17848.70282.3192

Q1_Sense

SRC_Q1SS

3.61188.792

2.4423

BP

94.311Q2_Gate

SRC_Q2G

13.65123.4664.7489Q2_Sense

SRC_Q2SS

11.72219.8895.4937

Q3_Gate

SRC_Q3G

4.6801

9.40252.5984

Q3_Sense

SRC_Q3SS

4.2057102.5047

Q4_Gate

SRC_Q4G

10.81122.332

6.0436

Q4_Sense

SRC_Q4SS

10.55818.6395.3266www.onsemi.jp
13

AND9813/D
Cadence PSpice
1. [Cadence 17.x/Product Utilities/PSpice Utilities/
Model Editor]のディレクトリでModel Editor(モデルエディタ)をきます。
2. Figure 24に*すModel Editor(モデルエディタ)のユーティリティ¸uで、[File(ファイル)]→[Open(く)]とクリックし、｢.LIB｣のシミュレ
ーションファイルをきます。
3. Model List(モデルリスト)ウィンドウでwサブ?)のファイルëをクリックします。ファイルがメインウィンドウできます。
4. [File(ファイル)]メニューをクリックします。
→[Export to Part Library(<ライブラリへエクスポート)]をクリックします。<]のサブウィンドウがポップアップします。→サブウィンドウの[OK]をクリックします。ファ
イルのコンパイルをìしÉÊします。
5. すべてのサブ?)ファイルがコンパイルできるまで、3)と4)の³¶を¼り½します。
6. Figure 23(a)に*すように、FAM65CR51DZ1とFAM65HR51DS1パッケージ のPSpiceシミュ
レーションモデルがCapture part library(キャプチ ャ <  ラ イ ブ ラ リ)  に ]  さ れ ま す 。
｢.OLB｣というファイルèésをWつシンボル
ファイルが、åの｢.LIB｣ファイルがあるのとOじディレクトリに]されます。
7. Figure 25に*すように、PSpiceのメインシミュレーションウィンドウにある[Add Library(ライブラリの»x)]という³を> して、
Pspice library(PSpiceライブラリ)ウィンドウに]された｢.OLB｣ファイルをインクルードします。
8. åの｢.LIB｣ファイルとともに｢.OLB｣ファイル
がîに> できる'には、åの｢.LIB｣ファ
イルはîにコンパイルにïしています。その'、¦Fの³¶をスキップして、³¶7)に\ ¾んでください。

Figure 25. pSpice Main Simulation Window and
Library Window

SIMETRIX
1. Simetrixソフトウェアでは、｢.LIB｣タイプまたは｢.TXT｣タイプどちらかのモデルファイルを>います。
2. メインのSimetrixをき、モデルファイルを
Figure 26に*すコマンドシェルウィンドウに
ドラッグアンドドロップすると、サブウィン
ドウが+*され、シミュレーションモデルをインストールするよう ¥します。
3. サブウィンドウの[OK]をクリックすると、
Figure 23(a)に*すようにシミュレーションモ
デルのシンボルがeされます。
4. [Place( )] メ ニ ュ ー か ら[All user Models(yユーザモデル)]ウィンドウでパッケージシ
ミュレーションモデルをつけることができます。([Place( )] → [From Model Library(モデルライブラリより)] → [All user Models(yユーザモデル)])Figure 26. Main Screen of Simetrix Simulation
Figure 24. Model Editor Window is Divided into
Model List sub−window and Main Program Window

www.onsemi.jp
14

AND9813/D
Figure 27に､HブリッジモジュールFAM65HR51DS1の?)EとAnsys Q3DからçLしたのPSpiceパッ
ケージシミュレーションモデルを*します。Spiceパッケージモデルには、シンクノード(2のモジュー
ルのピンL)とソースノード(<の?)<)SのÕeR、L、CがすべてMまれています。パッケージ
モデルにはMOSFETチップがMまれていないため、
Figure 30とFigure 31に*すように、々のMOSFETのチップ}¤モデルをä<で するl があります。したがって、シミュレーションの2_には、チップ}¤モデルはパッケージモデルとしているl があります。シミュレーションのXに'せて2のチップ}¤モデルを{©できます。
.の·には3ピンのモデルを> し、シミュレーションには5ピンのモ
デルを> します。2のシミュレーションがgです。1ñのタイプは、Figure 28に*すように、ケースv0をcdしたときの 'v0をJるためのものです。この'、｢Tcase｣ポートはv0のFとなり、｢TJ｣ポートは (1 M)のklにしてLポートとして> し、そのPが 'v0を+します。
シミュレーションの2¿めのタイプは、 'v0を;dのにcdし、noやRDS(on)(TJ)など
MOSFETの.を²dするためのものです。この'、Figure 29に*すように、dv0をTJ ポートに
し、TcaseポートはTJポートにnoします。
B+
Q1 GG

(Q1 Gate)

Q1 SS

Q1_D*

Q1
Q1_G*

Q2 GG
Q2 SS
Q4 GG

(a)

Q3_S*

Q2_D*

Q2

Figure 28. Connection of Electro−thermal Die−onlyModel to Measure (a) MOSFET and (b) DIODE
Loss−dependent Junction Temperature, TJ

Q3_D*

Q3 GG
Q3 SS
AC 1
AC 2

(b)

Q3

Q1_S*

(Q1 sense)

(a)

Q4_D*

Q4
Q4_G*

Q2_G*
Q2_S*

Q4_S*

(b)

Q4 SS
B−

(a)

(b)

Figure 27. FAM65HR51DS1 H−Bridge(a) Schematic and (b) pSpice Package Model Pin−out

Figure 29. Connection of Electro−thermal Die−onlyModel to Measure the Performance of (a) MOSFET
and (b) DIODE at Fixed TJ Conditionwww.onsemi.jp
15

AND9813/D
OBCシステムのシミュレーションのa3bq£では、ゲートループとパワースイッチ
ングループのがÀきます。このため、Õeイン
ダクタンスとÕe OのçLには1 MHzのÀを> します。
?)シミュレーションでは、#$の!dは、シミュレーションのÝ±.、Á0、 0がこの!d
によってPまるため、¨!にs です。Simetrixでは、dすべき3つのs パラメータ、すなわち、
1R/1TのRSステップ、Jj%、およびÝ±オ
プションがあります。

Figure 30に、Q3DからçLしたフルブリッジモジ
ュールFAM65HR51DS1のSpiceパッケージモデルを>したLLCフルブリッジコンバータ のシミュレーション?)を*します。wMOSFETのゲート、ドレイン、ソースの にはパッケージモデルの12
のä<ピンを> し、4の｢チップ}¤｣MOSFETモ
デルをä<で して、FAM65HR51DS1モジュール
y½を+します。ÕeR、L、Cjのは､アプリ
ケーション´òにじ､a3bóQを> してQ3Dの#$からPめることができます。38に､1〜20 MHz

Table 8. SIMULATION CONDITIONS FOR PFC AND DC/DC (LLC) CONVERTER BLOCK
System Block

Vin_rms

Tj

Fsw

Vout

Iout

Pout

PFC

220 V

90°C

65 kHz400 VDC

3.5 A

1.4 kW

110 V

90°C

4.5 A

1.8 kW

220 V

90°C

6A

2.4 kW

220 V

90°C

8.25 A

3.3 kW

220 V

110°C

8.8 A

3.52 kW

400 VDC

90°C

DC/DC Converter

110°C

139 kHz

400 VDC

3.5 A

1.4 kW

154 kHz360 VDC5A

1.8 kW

144 kHz360 VDC

6.7 A

2.4 kW

141 kHz

400 VDC

8.25 A

3.3 kW

151 kHz

220 VDC

16 A

3.52 kWPFC Inductor

L = 150 H, ESR = 20 m

Resonant L, C

L_resonant = 25 H (ESR = 10 m) C_resonant = 100 nF

Transformer

L_Pri = 125 H, ESR_Pri = 20 m, ESR_sec = 30 m

1. 1R/1TのRSステップは、xy#$のRS
j#をdします。マニュアルFにより\ 、または、デフォルト!dを> して}に、RSj#を2Iできます。デフォル
ト!dを>うと`Ý±で¾_されるた
め、!のxy#$ではデフォルト!dを>うのがôです。デバイスの;.·シミュ
レーションの'には、デバイスのデータシートなどのõNÂöに[づいてRSj#を!dするl があります。
2. xy#$では、÷ZJjとGearJjを{©できます。LCコンバータなどのB?)をシミュレーションする'、GearJjではb
の?Ã1CがÀこり、B?)が}ある
べきµより に?Ãします。そのため、パワーコンバータ?)のxy#$には÷ZJ
jを{©するl があります。
3. メニューバーウィンドウの[Simulator (シミュレータ)]メニューtで、[Convergence Options(Ý±オプション)]サブメニューをクリックす
ると、さまざまなÝ±オプションを{©できます。たとえば、｢No convergence in transient
analysis(xy#$ではÝ±しません)｣というメッセージがポップアップしたときには、まず¿øモードをデフォルトの[Normal Mode(ノーマルモード)]から[Extended Precision(èéÁ0)]にhÄし、Kに[Advanced Iteration( 0¿ø)]または[Extended/quad precision(èé/4ùÁ0)]を{©します。これらのオプションでは、シミュレーションのÁ0をnなわずにシミュレーション 0をÅÆにすることによりÝ±.
がúûされます。また、そのüにも[Absolutecurrent tolerance( . X  - Ç ß)] や[Circuitmodifiers(?)モディファイヤ)]など、Ý±.
をúûするためのオプションがあります。
[Convergence Options(Ý±オプション)]メニュ
ーのウィンドウには、これらのオプションの!dにする'(があります。

www.onsemi.jp
16

AND9813/D
OBCシステムのシミュレーション,シ ミ ュ レ ー シ ョ ン は 、PFC ブ ロ ッ ク とDC/DC(LLC)コンバータブロックにXして¤に2_されます。このシミュレーションでは、<のnoは、ÀRのxyUSをMまないd!µÀで²dします｡まずw³ブロックの1を²dし､OBC
システムy½の1は、PFCブロックとDC/DCコン
バータブロックの1をþDすることにより、w
レベルでDLします。PFCとDC/DCコンバータブ

ロックのシミュレーション?)が=>なため、Aス
テージを30にシミュレートすると、Ý±の問ÈがÀこるg.があります。Table 8に、PFCとDC/DC
コンバータ?)のw5の]におけるシミュ
レーションÀを*します。Figure 30と31に、Õeパッケージモデルとチップ}¤MOSFETモデルを>したPFCとDC/DCのシミュレーション ブロック
Eをそれぞれ*します。

Figure 30. PFC Circuit Simulation Block Diagram using FAM65CR51DZ1 PFC Module and 5−pin Electro−thermal
Die−only MOSFET Model: TJ was set to 90°C using External Temperature Source

Figure 31. LLC Converter Circuit Simulation Block Diagram using FAM65HR51DS1 H−bridge Module and 3−pinElectrical Die−only MOSFET Model: Tj was set to 90°C in the Simulation Setup Option

www.onsemi.jp
17

AND9813/D
システムシミュレーションの./Table 9に、OBCシステムのシミュレーションLC
を*します。システム1は、Eq. 18に[づいて"Dしました。
E OBC + E PFC

E DCńDC +P out_PFC

P out_DCńDC

P in_PFC

P in_DCńDC'、MOSFETのターンオンnoは1TにUえられます。LLCコンバータの]がBよりも いところにある'は、ハードスイッチングによるター
ンオフはËけられないため、ターンオフRのスイッ
チングnoをp?するためには、トランスやLLCB?)などコンバータブロックの!"1`Sがl
です。

100%
(eq. 18)

このシミュレーションでは、FAM65CR51DZ1とFAM65HR51DS1 モ ジ ュ ー ル と デ ィ ス ク リ ー ト
MOSFETの.を、々のnoとシステム1
を@べることにより@bしました。Figure 32から34に、w]におけるPFC、DC/DC、およびOBCシ
ステムy½の1をそれぞれ*します。Figure 34により、モジュールソリューションを いたOBCは、
ワーストケースÀÅäでは95%Å¦の1をえていることがわかります。Figure 35に*す2のベンチ·テストのLCと@bすると、シミュレーシ
ョンから¥めた1は、±0.2%のq£のßで、ベンチ·データに¨!にいになっています。これ
により、シミュレーションデータにはI'.とµ.があることが£Éできます。
Figure 36と37に、PFCとDC/DCにおけるnoのÊを*します。シミュレーションLCから､PFC
モジュールFAM65CR51DZ1とHブリッジモジュール
FAM65HR51DS1を> したOBCは、これら2つのモジュールのスイッチングnoがpいため、ディスクリートのSJ MOSFETを> した'に@べ、(らかに い1をえていることがわかります。スイッチングnoがこのようにpいのは､モジュールのÕeインダクタンスとÕeがpいためです｡
Figure 36は、ACFブリッジのnoがPFCブロ
ックのüのどの<よりもÐ であることを*しています。Figure 32から、PFCブロックの1は、220 VacFによるな]q£のどこでも97.5%より いことがわかります。そのため、OBCシステムの1は、にDC/DCステージの1でPまります。
Figure 37は、フルブリッジコンバータにおける4
のMOSFETによるnoがDC/DCの1をPめるstであることを*しています。DC/DCステー
ジでは、4のMOSFETのnoは、yGHの57%を¥めています。また､Figure 36と37から､OBCの1^¦のためには、ACFブリッジのnoとDC/DCコンバータのMOSFETのスイッチングnoのp?にsをくべきであることがわかります。
トーテムポールトポロジーなどのブリッジレスPFCの\Fは、ACFI-Jのnoを1T5にUえるための1も1Cな%です。DC/DCコンバータ
ブロックにおいては、あらゆる]がBよりく、ターンオンによるnoはZVS]により¨!
にpいため、LCにターンオフxyRのMOSFETのスイッチングnoがx半bを¥めます。6Vには、]が£にBのときには、ターンオフ
xyµにXしてはZCSが2できます。このFigure 32. PFC Block Efficiency at each Operating
Points: at 1.8 kW Power, Vac_in = 110 vrms (Worst
Case) and Vac_in = 220 vrms at all other Points

Figure 33. DC/DC (LLC) Converter Block Block
Efficiency: at 3.52 kW, Vout = 220 V Iout = 16 A
(Worst Case)

Figure 34. OBC System Efficiency with WCS at
1.8 kW and 3.52 kW

www.onsemi.jp
18

AND9813/D

Figure 35. OBC Efficiency Measured from Bench Test using FAM65CR51DZ1 PFC Module and FAM65HRDS1
H−bridge Module

Table 9. EFFICIENCY SIMULATION RESULTS FOR 3.3 kW OBC SYSTEMOBC Power

1.4 kW

1.8 kW

2.4 kW

3.3 kW

3.52 kW(Worst Cace in DC/DC)

Switching Device

Efficiency [%]
PFC

DC/DC

OBC Total

FAM65CR51DZ1 andFAM65HR51DS1−51 m Die

98

96.7

94.8

NTHL040N65 (TO247)

97.8

96.2

94.1

NTHL082N65 (TO247)

98

96.5

94.6

FAM65CR51DZ1 andFAM65HR51DS1−51 m Die

96

96.4

92.5

NTHL040N65 (TO247)

95.3

95.1

90.6

NTHL082N65 (TO247)

95.6

95.8

91.6

FAM65CR51DZ1 andFAM65HR51DS1−51 m Die

97.8

97

94.9

NTHL040N65 (TO247)

97.6

96.3

94

NTHL082N65 (TO247)

97.9

96.6

94.6

FAM65CR51DZ1 andFAM65HR51DS1−51 m Die

98

97.3

95.4

NTHL040N65 (TO247)

97.8

96.6

94.5

NTHL082N65 (TO247)

97.9

96.6

94.6

FAM65CR51DZ1 andFAM65HR51DS1−51 m Die

98

93.8

91.9

NTHL040N65 (TO247)

97.8

90.3

88.3

NTHL082N65 (TO247)

98

91.6

89.8

www.onsemi.jp
19

AND9813/D

Figure 36. Power Loss Distribution
in PFC Function Block

Figure 37. Power Loss Distribution in DC/DC
Converter Function Block

5678[4] S. De Simone, C. Adragna, C. Spini, G. Gattavari,“Design−oriented steady−state analysis of LLC
resonant converters based on FHA”, PowerElectronics, Electrical Drives, Automation Motion,
2006[5] SPEEDAM 2006. International Symposium, May,
23rd − 26th, 2006 Page(s): 200 – 207[1] “Power Factor Correction Converter Design with
FAN6982”, ON Semiconductor Application Note,
AN−6982 Rev. 1.0.1, November 26th 2014[2] S. De Simone, C. Adragna, C. Spini, “Design
guideline for magnetic integration in LLC resonant
converters”, Power Electronics, Electrical Drives,
Automation Motion, 2008. SPEEDAM 2008.
International Symposium, May, 11th – 13th, 2008,
pp. 950 – 957[3] Hangseok Choi, “Half−Bridge LLC Resonant
Converter Design Using FSFR−Series Fairchild
Power Switch”. ON Semiconductor Application
Note, AN−4151, Rev. 1.0.2October 10th, 2014

ON SemiconductorびON SemiconductorのロゴはON SemiconductorというをうSemiconductor Components Industries, LLC しくはそののび/または のにおけるです。ON Semiconductorは、、、トレードシークレット()と の に!する"を# します。ON Semiconductorの$%/
の&'!(リストについては、*+のリンクからご-いただけます。www.onsemi.com/site/pdf/Patent−Marking.pdf. ON Semiconductorは./なしで、0123の$%の45を6うことがあります。ON Semiconductorは、いかなる7の8での$%の&9:について#;しておらず、また、お<=の$%において>?の@'や'からAじたBC、
に、DE、FE、GHなIJなどKLのIJに!して、いかなるBCもMうことはできません。お<=は、ON SemiconductorによってNOされたサポートやアプリケー
ションSTのUVにかかわらず、すべてのWX、YZ、[\:の]^あるいは_の`aをbむ、ON Semiconductor$%を'したお<=の$%とアプリケーションについてK
LのBCをMうものとします。ON Semiconductorデータシートやd=1にeされるfg:のある「_」パラメータは、アプリケーションによってはkなることもあり、lmの:gもnFのopにより4qするfg:があります。「_」パラメータをbむすべてのrパラメータは、ご'になるアプリケーションに@じて、お<=のstuvw
においてxyz;されるようお{い|します。ON Semiconductorは、そのやその の"の+、いかなるライセンスも}しません。ON Semiconductor$%は、A~や、いかなるFDA (% %)クラス3の、FDAがしないにおいてKもしくはのものとyされる、あるいは、へのを!(としたにおける]%などへの'をしたはされておらず、また、これらを'!(としておりません。お<=が、このようなされたものではない、fされていないアプリケーション'にON Semiconductor$%をまたは'した9、たとえ、ON Semiconductorがその%のまたは$にしてp があったと¡¢されたとしても、そのようなせぬ'、また£fの'に¤した¥¦§から、DE、¨はFEにAじるすべてのクレーム、ª'、IJ、oª、および«¬­®などを、
お<=のBCにおいて¯°をお{いいたします。また、ON Semiconductorとその±²、³²、、¤、´µ¶に!して、いかなるIJも·えないものとします。
ON Semiconductorは¸' ¹§/º»¼½¸'¡です。この¾®は&'されるあらゆるWの!(となっており、いかなる¿WによってもÀÁすることはできません。

PUBLICATION ORDERING INFORMATION
LITERATURE FULFILLMENT:
Literature Distribution Center for ON Semiconductor
19521 E. 32nd Pkwy, Aurora, Colorado 80011 USA
Phone: 303−675−2175 or 800−344−3860 Toll Free USA/Canada
Fax: 303−675−2176 or 800−344−3867 Toll Free USA/Canada
Email: orderlit@onsemi.com◊

N. American Technical Support: 800−282−9855 Toll Free
USA/Canada
Europe, Middle East and Africa Technical Support:
Phone: 421 33 790 2910

www.onsemi.jp
20

ON Semiconductor Website: www.onsemi.com
Order Literature: http://www.onsemi.com/orderlit
For additional information, please contact your local
Sales Representative

AND9813JP/D