AND8202/D
ローサイド
護 MOSFET
www.onsemi.jp

APPLICATION NOTE
はじめにおよびエレクトロニクスでは
えずと さがしており、 なはのをめ、スペース、コスト、をるがあります。 スイッチへの$ のもなのを%しています。およびエレクトロニクスは、&'などな (で)されることが*く、
きな+!"、# および#$,%&、*'の' (、-./などにより、)0$1*がとなっています。パワーMOSFETのプロセス6+の,により、-.などの$ と/0
なMOSFETパワー・トランジスタ・スイッチを12にできるようになりました。345では、オン・セミコンダクターのHDPlusモノリシック・ロー
サイドEFMOSFETファミリのテクノロジとJについて67します。

が<Nに#くなります。さらに、これらのフローでは=N、O ドライブ>にラテラル・パワー
MOSFETをRしますが、O トランジスタのサイズがきいため、%&のドライブがTに.
されます。U?にVれたW@DMOSO トランジス
タをAできますが、さらに で#Xなプロセス・フローがで、/0なMOSFETフローにBべてC3Yのコストをする があります。
オン・セミコンダクターのHDPlusローサイド
は、/0なW@DMOSトランジスタ・プロセス・フローをRし、DZプロセス・ステップなしで[の$E\をしています。1つのプロセス・ステップをDZするだけで、より な$1*をK8できます。このプロセスFGは、H]グラ
ンドの_を`0とするE\をAしていますが、a(ゲート)+のcIはフィルタされefされたHからgられるが*いため、それらのE\は%&のH+からJできます。

プロセス・テクノロジ

12なモノリシック・プロセスをK8するための9は、*'のLにわたるBi-CMOSプロセス・フロ
ーを1:することです。このようなフローでは、
 で#; の1*をK8できますが、コスト

なトポロジ

Figure 1に、ローサイドHDPlusにKした3つのhLな1*トポロジをMします。

TempFET

ClampFET

Self-protected FET

D

Overvoltage
Protection

D

D

Overvoltage
Protection

G

Overvoltage
Protection

G

ESD
Protection

ESD
Protection

G

ESD
Protection

Temperature

S

Temperature

Current
Limit

S

Current
Sense

S

Figure 1. Block Diagrams of ClampFET, TempFET, and Self-Protected Topologies

ClampFETトポロジは、ゲート/ のESD$とゲート−ドレインNのアクティブ・クランプ(kO)をPし、$,%&のlりQえRにmSちます。
Tに$されているClampFETトポロジは、!Tシ© Semiconductor Components Industries, LLC, 2011

August, 2019 − Rev. 3

ャットダウン$ をDZしますが、この はオ ン ・ セ ミ コ ン ダ ク タ ー のNCV7513 ロ ー サ イ ド
MOSFETプリドライバ・デバイスとUみわせて)するためにVrにWXされたものです。stに$1

Publication Order Number:
AND8202JP/D

AND8202/D
されたローサイド・トポロジは、ClampFETのすべての をYZしているほか、-.1*と!T
シャットダウン1*もDZしています。どのトポロ
ジも、ソレノイド、ヒータ・コイル、フィラメント
[など、あらゆる\]のxy%&や$,%&をドライブします。デバイスのやT によってのみJが.されます。Table 1に、HDPlus
ローサイド・デバイス・ファミリと、^_する1*
トポロジをMします。

Table 1. HDPLUS LOW-SIDE PRODUCT FAMILY AND FEATURES
Package

Topology

Tlim

Ilim

Clamp Voltage(V) Typ.

NCV8401

DPAK

Self-protected

X

X

46

NCV8402

SOT−223

Self-protected

X

X

46

NCV8403

DPAK/SOT−223

Self-protected

X

X

46

NCV8405

SOT−223

Self-protected

X

X

46

NCV8406

SOT−223

Self-protected

X

X

65

NCV8440

SOT−223

ClampFETNIMD6001

SO−8

DiagnosticFET

NID9N05CL

DPAK

ClampFETNIF9N05CL

SOT−223

ClampFET

NID5001N

DPAK

Self-protected

X

X

46

NIF5002N

SOT−223

Self-protected

X

X

46

NID5003N

DPAK

Self-protected

X

X

46

NIF5003N

SOT−223

Self-protected

X

X

46

NIF62514

SOT−223

Self-protected

X

X

46

NID6002N

DPAK

Self-protected

X

X

67

Device55
55
55

れているので、3fでは)0gRのJと、)0$1*によってhをける=NJモードにijしています。

通=NJRは、HDPlusローサイドファミリは/0なパワーMOSFETデバイスとz`にJします。HDPlusローサイドデータシートの*くのパラメータとabは、/0なMOSFETのデータシー
トにcZされているものとzじです。*くのアプリ
ケーション・ノートで、ゲート・ドライブの、
ゲート&、スイッチングV、Tdeなどの/0
なパワーMOSFETのJに^するトピックが~わ

障!の#類

おそらくCもhLかつkな)0はlmです。
この\の)0は、にnOするように'のをる があります。

SupplyGround+VbattON+Vbatt+Vgate+Vgate+Vbatt+VbattOFF

Figure 2. Short Circuit Modes

www.onsemi.jp
2

AND8202/D
ータシートはKのところ、/ ピンをゲート/ピンとしてZしています。ゲート/ ピンの+から、パワーMOSFETO トランジスタのゲートまで@(1*が¡¢しており、その£¤でもこの+のきさでMOSFETスイッチのJモードがまることになります。+がデバイスのの、デバイスはオフr のままで%&へのcI+をブロックします。ゲート+がをえてx
すると、デバイス・チャネルは¥々に¦し、
MOSFETはオンr にします。ゲート/ ピンがf+を1ると、デバイスのゲートがyされ、デバイスが)§ になる があります。このは/0なMOSFETデバイスとzじです。したがって、/0なMOSFETをドライブするのに)しているどのドライブ1*も、HDPlusローサイドMOSFETデバイスのドライブに)できます。ただし、ゲート/ ピンがHDPlusローサイド・
デバイスの1*と@¨ゲートxyもドライブするので、/ ドライブ1*の-ソース/シンクにVrな©をªうがあります。
   し た / 1 * をFigure 3に M し ま す 。
MOSFETのゲートインタフェース'のアク
ティブ・コンポーネントがゲート/ ピンに(されているので、ドレインがソースにlmしたのこ の ピ ン の  れ  -(Igssf ) は = N 、 / 0  な
MOSFETでfされるzじれ-f(< 50 nA)にBべて3きい(50〜100 mA)にします。=N
JR、ゲート/ での+cIは、!T$または-.と!T$ の¬を­えたデバイス
のTlim `0+および1*をドライブできな
ければなりません。もっとなことは、ゲートへの+cIは、-.またはサーマル・シャ
ットダウン)0ので、¯[な-をドライブするがめられることです。

lmはoにgする8pで、<NにlいqN
でも*くの をとる が#いので、このようなlmr はさらにするがあります。
えば、MOSFETがオフのときにグランドへのlmがgした、-はlmsを=じてt1する
ので、=NはFETについてuすることはありません。しかし、lmがoで%&が$,の、
-フローがoされるとFETのドレイン・ノートにフライバック+が8れます。lmのvRNがlいために、またlm [のxyがMOSFETのJxyよりEさいときに、%&インダクタンスをれるピーク-が=NJRのを1る があります。したがって、デバイスはqされるより*くのエネルギーをする があり、*'のoなlm8pがlRNで_してgすると、ピーク( w がxしてデバイスのyにつながるれがあります。
の)0として、デバイス・ピンでのz{(ESD)、ライン!"や$,%&のスイッチングに|する!+、!Tなどがあります。!T)0
は、=Nデバイスの}~ をTにZさせるlmなどのrの)0のgじますが、なやデバイスのヒートシンクと`のNにある
ボイドなどのT1*のNからgじることもあります。ローサイドHDPlusの1*は、etモードでJすることにより、このような)0モードの*くでデバイスのJをOおよびでき、)0がされるとデバイスは=N にできます。
ゲート%&

HDPlusローサイドファミリのゲート/ ピンは、/0なMOSFETのゲート・ピンに<NによくたJをします。その、このファミリのデ

D

Rg1

G

Rg2
Tlim and Ilim
Pulldown NMOSTransistor

Tlim Ref. andControl Circuit

S

Figure 3. Simplified Input Circuit

ド_までプルダウンします。したがって、ゲート/ への cIは、Vin/Rg1にDZバイアス-をZえたにほぼ しい-をcIするがあります。さらに、Rg1(およびRg2)はw ±'が%のデバ
イスなので、ゲート・ドライブのソース-とシンク-のCEをfするうえで、w シャット
ダウン・モードにしたr がCケースになります。!w)0がgしているNも、このCEソース-をcIできるがです。そうでない

デバイスが-.Jモードのとき、-.
プルダウン・トランジスタのゲートへのループ
は、メイン・パワーMOSFETのゲートを、グランドから2〜3 V#い+°までドライブします｡
ゲート/ への cIは、(Vin − gate)/Rg1に しい-に、DZバイアス-をZえた-をcIすることがめられます。ここで、Vgateは+°のです。サーマル・シャットダウンのN、Tlim
プルダウン・トランジスタは、ゲート+をグラン

www.onsemi.jp
3

AND8202/D
Figure 4に 、T lim ) 0 が  g し て い る r で 、
NIF62514デバイスに·\ゲート+を¸Zした
のゲート/ -のr¤をMします。Figure 4のabの<bは、1*になDZバイアスが、ゲート+の^'として<bをうことをMしています。

、プルダウン・トランジスタはパワーFETのオフ
r を¡vできない があり、おそらくパワー
FETの( w がyレベルに³することになります。¢に、Rg1とRg2の´£µw、および=NとデバイスのTによるw xRのTlim )0での¶¢なゲート/ -をMします。
Table 2. TYPICAL GATE INPUT PARAMETERS
Device
NCV8401

Rg1
(kW)

Rg2
(kW)

Ig @ 5.0 V (mA),
Tj = 1255C

Ig @ 5.0 V (mA),
Tj > Tlim

9.9

5.0

38

600

NCV8402

60

40

37

150

NCV8403

13.5

9.0

43

450

NCV8405

30

20

38

220

NCV8406

1.0

0.5

41

5900

NIF62514

30

20

59

242

NIF5002N

60

40

53

146

NID5001N

10

5.0

58

634

NIF5003N

14

5.0

66

507

NID5003N

14

5.0

66

507

NID6002N

1.0

0.5

70

5170

Tlim Fault Input Current vs. Vgs
NIF62514

GATE INPUT CURRENT (mA)

1.4
1.2
1.0
0.8
0.6
0.4
0.2
0
4

5

6

7

8

9

10

11

Vgs (V)

Figure 4. Gate Input Current as a Function of Vin During Tlim Fault for the NIF62514 Device

ゲート/ からパワーMOSFETのゲートまでの1*で@¨に¡¢するxyRg1とRg2は、/ ソース-のCEにhすることにZえ、ゲート・ドラ
イブをWXするのスイッチング¥ とEMI/RFI
にもhします。パワーMOSFETのゲートは3¦
に、ゲート・ドライブO に¹するº§%&なので、ゲート/ に¹して@¨に¡¢するxyは、%&-と%&+のSちがりおよびSちがりのスイッチング¨を»¥させます。*くのMOS
FET1*のWXでは、Vに¼ なEMI/RFI.が©されるアプリケーションにおいて、=Nナノª¾_のSちがり/SちがりRNを»¥するために、
1.0 kWまたはそれの' @¨ゲートxyをDZします。どのHDPlusローサイドMOSFETデバイスにも@¨ゲートxyがあるので、' @¨ゲートxy
をDZするがないがあります。
Ckに、MOSFETデバイスのゲート/ ピンは、
1*`のUみSて、テスト、W«、サービスに
ESDに¬される があります。すべてのHDPlus
ローサイドWXはゲート/ ピンに­FESDダイ
オードをÀ®しています(Figure 3)。これらのダイオードは=N、13Vのツェナ+をWfし、À の@¨ゲートxyとのUみわせにより、-Âモデル
でCE4,000 VのESD¹Ã
、またマシン・モデル
でCE400 VのESD¹Ã
をK8します。

www.onsemi.jp
4

AND8202/D
電'(限Bして-をËµします。サイズのEさいトラン
ジスタのソース(を「ミラー(」とÌびます。
サイズのきいデバイスを-れる-とサイズのE
さいデバイスを-れる-のBを「-ミラーB」とÌび、anで¢します。-ミラーBは=N
n = 200〜n = 1000の¶になりますが、それになることもあります。これは¯-が、-ミラ
ーMOSFETを-れる%&-のわずか1/200〜1/1000
であることを£¤します。この、アンペア¾_の-が%&に-れるでも、センスxyの}~ はmWまたはそれにとどまるため、¯xyを1*にできます。SENSEFETテクノロジのn·は、オン・セミコンダクターのアプリケー
ション・ノートAND8093JP/DにZされています。

Figure 5に、HDPlusローサイド・デバイスで)されているした-.1*をMします。. は、SENSEFET®テクノロジをPした%&-¯Ä°に`づいています。W@DMOSパワー
MOSFETテクノロジは、ゲートFGがトレンチとプ
レーナのどちらをベースにしているか、またストラ
イプとセル・アクティブ±Åのどちらをベースにしているかに^±なく、デバイスのXアクティブ±
Åは、Æ¨(されているE²³トランジスタ'のでモデルできます。SENSEFETテクノロジは、
ソース´Ç [をJし、このJ±ÅにÈrの(をう°でこのÉeをPします。これによって、3¦にÆ¨(された2Èのパワー・トラ
ンジスタがJÊされ、それぞれのアクティブ±Åに

+VB

Load
D
1:n

VIN

Rg1

Rg2

Ilim
Pulldown
XTR

SRS

Figure 5. Simplified Current Limit Circuit

Rsenseの¬に8れる+は、NMOSプルダウン・
トランジスタのゲートにcIされます。NMOSトラ
ンジスタのドレインは、@¨xyRg2 を1¸して、
O パワーMOSFETのゲートに(されます。%&
-がZすると、プルダウン・トランジスタのゲート+がプルダウン・トランジスタのにするまでxします。これが%&-.Wfポイン
トです。Wfポイントで%&-を¡vするためにプルダウン・トランジスタが¯[なゲート+を¡vするで、プルダウン・トランジスタによりパワーMOSFETのゲート+が»しÍめてループが¹Sされます。
このJモードでは、パワーMOSFETはºÎ±ÅでJしています。つまり、デバイスは+°でバイアスされるので、デバイスのチャネルがオンr までstにエンハンスされることはありません。デバイスが,=して-を-すだけでなく、

ドレイン−ソースN+が#いr でこの-をします。%&がほぼlmr になっている、
パワーMOSFETのドレイン−ソースNに、%&へのcI+にい+が8れます。したがって、-.Jモードでは、パワーMOSFETはかなりきな を}~します。このように}~ がきい
、!wシャットダウン がµUにならないr¤
では、すぐにデバイスyに»ることがあります。
¼のセクションでこの½について67します。
ただし､-.JにO パワーMOSFETのwがxした、プルダウンNMOSトランジスタをÐむセクションもz`にw がxします。
NMOSトランジスタのはw xに¹して%にÑするので、プルダウン・トランジスタをアクテ
ィブにするのになセンス+は»くなります。
したがって、パワーMOSFETのw xがくと、-.のWfポイントは»します。

www.onsemi.jp
5DRAIN CURRENT (1 A/div)

AND8202/D

TIME (500 ms/div)

Figure 6. NIF5002N Current Limitのオシロスコープ・キャプチャ¿Óでは、テストのNIF5002Nデバイスはターンオンして@(ショートr になり、-はCÔに.されたR½で
5.5 Aになっています。デバイスのw がxする
につれて、-.は¥々に»し、3.3 AになったR½でデバイスw が!wWfポイントにしてシャットオフされます。
ÕOのとおり、-.はw だけでなく¸Zされたゲート+によってもÑします。Figure 7
は、なる2つの( w (Tlim)におけるNIF62514デバイスの-.とゲート+の^±をプロットしたものです。デバイスに¸Zされるゲート+が#くなると、ゲート・プルダウン・トラ
ンジスタのゲートに¸Zされる+もK¦にxします。その、プルダウン・トランジスタでの-.になドレイン-がきくなり、プル
ダウン・トランジスタのゲート・ドライブもきくするがgじます。これは¯xyによりきい¯-を-すがあることを£¤し、メイン・パワーMOSFETによりきいドレイン-を-す
があります。

Ilim Peak vs. Vgs and Temperature
NIF62514
24@Tj = 21°C

22Ilim PEAK (A)20
18@Tj = 150°C

16
14
12
10
4

5

6

7

8

9

10

11

Vgs (V)

Figure 7. Peak Current Limit as a Function of Temperature and Gate Voltage

www.onsemi.jp
6

AND8202/D[きい-がNMOSFGに-/されるは、ラッチアップがgする があります。ドレインとPタブ・ソースNのÃÙ±ÅによってÊされるzº§から³Äする-/-は、i = CdV/dtの^±で¢8できます。HDPlusプロセスでは、-/-に¹するÚを»するように·NMOSトランジス
タのレイアウトがCKされており、デバイスのラッチアップをÅÆするもう1つの¹ÇとしてRg2がDZされています。

@¨xyRg2は、%&-が-.Wfポイントをえたときに、-.1*がどれほど¥くÖÀ
するかを.します。メイン・パワーMOSFETのzº§をRg21¸でして、プルダウン・トランジ
スタに-れる-を.します。これにより、bJ±Åでドレイン+がオンr のxyから#
xyにするときに、パワーMOSFETのドレイ
ンでÁ×されるdv/dtを.できます。dv/dtのÑ§がきい、Vに#いH+とUみわせるr¤では、1つまたは'のNMOSレジスタのラッチアップがgじる があるので、このような.はです。=NはシャントされるP−N( のØgÊ[がÂバイアスされるような°で、¯過)シャットダウンのFigure 8に、した!wO/シャットダウン
1*をMします。
+VB

Load
D

Rg1

VIN
VREF

Rg2
Tlim
Pulldown
XTR

TSD

S

HYST

Figure 8. Simplified Temperature Limit Shutdown Circuit

ウンNMOSトランジスタはメイン・パワーMOSFETのゲート+をグランド・レベルにプルダウンして、デバイスをターンオフします。ヒステリシス1*により、ダイの( w が15°C»するとデ
バイスはオンr にすることができます。¼のオシロスコープÉ(Figure 6のRNを¦Ý)がMすよ
うに、デバイスはアプリケーションのTde が
fしたÉ'でオン/オフをÊりËします。

DRAIN CURRENT (1 A/div)

ゲート/ cI+によってバイアスされる`0
+は、w Ú¯デバイス(TSD)E\に¹して`0をÈcします。これらのE\(ダイオードFG)は、
メイン・パワーMOSFETのアクティブ±ÅのÛ°にu«されています。アクティブ±Åは、T!"
イベントRにCもÜ¥にw がxする が#い [です。TSDE\が、ダイの( w が!w
WfポイントTlim をえたことをMす、プルダ

TIME (1 ms/div)

Figure 9. NIF5002N Current Limit Expanded, Showing Thermal Cyclingwww.onsemi.jp
7

AND8202/D
でxすると、!wWfポイントは»します。
¸Zされているゲート+が5.0 Vをえてxすると、ゲート+のxにáって、w シャットダウ
ン.がわずかにxします。これをFigure 10にMします。ゲート+が5.0 Vをえるとw シャットダウン.がわずかにxするのは、NMOSドレイン+がxすると、NMOSプルダウン・トランジ
スタがよりきいゲート・ドライブをとするためです。

8¢のHDPlus TempFETとÞ$FMOSFET
は、Tlim )0がvしているNにヒステリシスßでà|をうようにWXされていますが、KÌ2みHDPlusテスト1*は、Tlim)0RにパワーMOSFETをラッチオフして、ゲート/ ピンがトグルされたときにのみà|をÍするようにW
Xされています。
TSDE\の`0+は、Vにゲート+が»い
に、ゲート/ cI+のきさによってわずかにhされます。ゲート/ +がCで5.0 VまTlim Setpoint vs. Gate Voltage

JUNCTION TEMPERATURE (5C)

220
210
200
190
180
170
160
150
3

4

5

6

7
Vgs (V)

8

9

10

11

Figure 10. Typical Temperature Limit Shutdown as a Function of Gate Voltage

フにlりQえるとき、デバイスは%&インダクタに× されているエネルギー1/2 (Li2)をするがあります。/0なMOSFETでは、このJモー
ドをUIS(<クランプ$,スイッチング)とÌびます。UISイベントRに、デバイスのドレイン−ソース
Nシリコン( はアバランシェr にあり、アバランシェ+とピーク-によっては、デバイスがきな をØするがあります。シリコン
FGÂのìµw は=Nは300°Cを1るです
が、MOSFETがするエネルギーがÉで(w がこのìµw を1る、UISイベントに¹Öする=Nの)0モードがµUになります。(w がìµw をえると、デバイスは,ÂのようなをíÆし、ゲート がîわれ、ドレインへの cIがすぐにÙïされない.りデバイスyがÜÚにします。
この)0モードはHDPlusローサイドファミリでもz`ですが、これらのはゲートからドレインのNでアクティブÞクランプÄ°を)して、デバイスのアバランシェ・ブレークダウン+を
1るドレイン+をクランプすることをjとしています。アクティブ・クランプについては¼のセク
ションで67しますが、`3に$,%&をオフにするときにこのÄ°を)することをSCIS(Þク
ランプ$,スイッチング)とÌんでいます。SCISÄ
°により、ゲート−ドレインNにアクティブ・クラ
ンプがないz デバイスにBべて、より*くのエネ
ルギーをできます。ただし、パーツができるエネルギー§には.があり、ここでも( w

HDPlusの!T$1*により、デバイスはlmなどの)0にÎえることができます。HDPlusファ
ミリのÏÐのh として、このデバイスをlm%&を(したr で1,000RNにわたり_で
Jさせました。これにより3,600â1のオン/オ
フ・サイクルがgしましたが、デバイスの)0や{パラメータのãはÁ×されませんでした。
この、( w は15°CのTヒステリシスをMし、160〜175°Cの¶にありました。デルタ(w を100°Cにäげるために、DZテストをKÑしました。·w サイクルkにÒRNにわたってパーツをオフにして、( w を100°C»させ、
そのk、lm%&のr でデバイスをà ターンオ
ンしました。このr¤で、36â1のTサイクルkにテストをÓåしましたが、デバイスの)0や{
パラメータのãはÁ×されませんでした。ただし、デバイスのæçはデルタ( w と¸Zの^'です。したがって、$されたデバイスでもÔにÎえることはできません。#い¸Z+、#い-.、きなデルタ( w をÍºするJのでは、デバイスæçが'è1のlm
サイクルに.される があります。システム
WXの>Õで、)0gRのデルタ( w のC
Eまたは)0サイクル'の.(あるいはその¬)をって、qêデバイスæçを¹$することがÖëされます。
<)0Jモードが¡¢します。このモードでは、!w$ がアクティブではなく、デバイス)0がgする があります。$,%&をオ

www.onsemi.jp
8

AND8202/D
がシリコンのìµw をえると.がKされます。ÛÜすべきポイントは、SCISイベントRにはゲート+がfÝグランド_にあることです。
それにより、デバイスの1*がバイアスされず、!w.1*が しなくなります。$,%&をlりQえるときには、·デバイスのCエネル
ギーfをÂðするがあります。そうしないと、ダイ( w がìµw をえてデバイス)

0がgする があります。さらに、Cエネ
ルギーfがÂðされるでも、SCISパルスNに¯[なRNを¹$するがあります。そうすれば、( w がñòされÔqのÍ( w にóることができます。¯[なRNが¹$されない
、SCISサイクルごとに( w が¥々にxし、CÓには3¦な)0w にします。

Gate Voltage (1 V/div)
Drain Voltage (10 V/div)

Drain Current (100 mA/div)

TIME (50 ms/div)

Figure 11. NID6002 Driving 30 mH Fuel Injector, Vsupply = 12 V, Showing 67 V Active Clamp of Drain Voltage

Rg1でÙÞしたにほぼ しくなります。このゲート
+が°になると、MOSFETはÂに%&
-の,=をÍし、bJモードに/ります。
アバランシェJモードでエネルギーを}~する
とは¹ßに、デバイスがターンオンするため、$,エネルギーはアクティブ±Åにおいてh`の#いで}~されます。また、クランプ+がアバランシェ+より»いので、アクティブ・ク
ランプ・モードではアバランシェ・モードよりも、デバイスが}~するàR はEさくなります。
これらのにより、アクティブ・クランプJモ
ードで$,%&をlりQえるときに、デバイスによりきなエネルギーÃe
をvたせることができます。

誘01負2のアクティブ・クランプ

Figure 12に、HDPlusローサイド・アクティブ・ク
ランプ のモデルをMします。ôコンポーネントは、メイン・パワーMOSFETのゲート\とドレイン\Nにu«された­Fツェナ・ダイ
オード・ストリングです。このスタックのツェナ
+は、メイン・パワーMOSFETのドレイン−ソースN( のアバランシェ+になるようにWXされています。ドレイン+がxして、ゲート−ド
レインNのツェナ・スタック+をえると、ゲートがオフにlりQわるので、-がスタックにれ、Rg11¸でグランドに³します。したがって､
メイン・パワーMOSFETのゲートに+が8れます。ツェナ-は、パワーMOSFETのゲート+を

+VB

Load

D
G−D
Zener Clamp
Rg1

I3

Rg2

VIN
S

Figure 12. Simplified Active Clamp Circuit

www.onsemi.jp
9

AND8202/D
を、' @¨ゲートxyありのとなしので、z の/0なMOSFETとBáしています。
これらのÉで、ゲート+はターンオンして5.0 Vになり、12 VHから cIされるr で3.4 Wの%&をlりQえています。のÉでRNスケー
ルにijすると、@¨ゲートxyがスイッチング¨
にõぼすhは7らかです。

スイッチング

3アプリケーション・ノートでÕOしたように、
HDPlusローサイドMOSFETのxyスイッチング
は、À の@¨ゲートxyが¨RNにhする[だけ、/0なMOSFETとはなります。¼にM
すオシロスコープのキャプチャ¿Óで、stに$されたHDPlusローサイドMOSFETのターンオンÉ

Gate Voltage (1 V/div)

Drain Voltage (5 V/div)
Drain Current (1 A/div)

TIME (20 ms/div)

Figure 13. NIF5002N Rise Time, Zero W External Gate Resistance

Gate Voltage (1 V/div)

Drain Current (1 A/div)
Drain Voltage(5 V/div)

TIME (500 ns/div)

Figure 14. NTD3055L170 Standard MOSFET Rise Time, Zero W Ext. Gate Resistancewww.onsemi.jp
10

AND8202/D

Gate Voltage (1 V/div)

Drain Voltage (5 V/div)
Drain Current (1 A/div)

TIME (20 ms/div)

Figure 15. NTD3055L170 Standard MOSFET Rise Time, 100 kW Ext. Gate Resistance
電9過:/0なMOSFETとz`、HDPlusローサイド・デバイス・ファミリはISO7637Zけ!"ö`に0÷するようにWXされています。©するがあるCケースは、デバイスのターンオフRに、ドレインのH+ラインがクランプ+をえる
ときです。この、(Vpk(transient) − Vclamp) / Rloadに
ほぼ しいピーク-フローがgじます。このr¤ではゲートがオフなので$1*は<アクティブです。したがって、アプリケーション1*のWX
Rに、VにピークのvRNがBáÒいr¤では、qされるピーク!"を©し、デバイスに1つまたは'の!"パルスによってgÊされる
を}~するだけのTÃeがあることを¹Ûする
があります。
Figure 17、Figure 18、およびFigure 19は、Figure 15にMす1*を)してgÊされたÉです。コンデ
ンサはøâのピーク!"までùされ、リレー・ス
イッチを1¸し、Riを=してテスト・デバイスのドレインからされます。Figure 17では、NIF5002N
はRi = 3.4 Wのr で52 Vのピーク+にÎえています。ピーク・ドレイン-は、¿ÓにMすように、(52 V − 47 V) / 3.4 ?W ?= 1.5 Aに しく な り ます 。

ピーク+が53 Vにxすると、Figure 18にMすよ
うに、zじデバイスで)0がgしています。
このr¤で、デバイスが}~した
は､((Vtransient(t) − Vclamp(t)) / Ri) * Vclamp(t)となり、パルスvRNが14msecにしたk､( w を
Tintrinsicまでxさせるのに¯[なでした。-É
が§_になっているR½が)0ポイントである
ことにi£してください。このでは、ロード・ダ
ンプやHラインのの+!"にÎえるが、アプリケーションのTWXの^'であり、デバイスの%&xyや!"なTxyにú¡することをMしています。Figure 19に､NID5001Nデバイスが100 Vのピーク!"パルスにÎえたr¤をMします。このr¤では、%&xyRi が15.1 WにZし、それによってドレイン-がûし、}~ がûしています。さらに、NID5001Nダイのアクティブ±Åは、
NIF5002Nデバイスよりも8Yäいので、!"なTÖÀはTにãüされます。hLに、クランプ
+が#くなるほど、%&xyがきくなるほど、またダイのアクティブ±Åがäくなるほど、デバイ
スがÎえgるピーク!"ドレイン+が#くなりま
す。

RL

D
VS

+
−

500 k

3100 mF
450 V

DUT

G
S

Figure 16. Load Dump Test Circuit

www.onsemi.jp
11

AND8202/D

Drain Voltage (10 V/div)

Drain Current (500 mA/div)

TIME (10 ms/div)

Figure 17. NIF5002N Load Dump Transient, Vpk = 52 V, Pass, Ri = 3.4 W

Drain Voltage (10 V/div)

Drain Current (500 mA/div)

TIME (10 ms/div)

Figure 18. NIF5002N Load Dump Transient, Vpk = 53 V, Fail, Ri = 3.4 W

Drain Voltage (10 V/div)

Drain Current (1 A/div)

TIME (20 ms/div)

Figure 19. NID5001N Load Dump, Vpk = 100 V, Pass, Ri = 15.1 W

www.onsemi.jp
12

AND8202/D
から$できない、というýKをÛÜすることがです。 のあるデバイス)0モードと、それらをäÎするためのåをした¢をにMします。

障!モードの<=い く つ か のHDPlus ロ ー サ イ ド ・ デ バ イ ス は 、「stに$されたMOSFET」に[]されています
が、VfのJでは$1*がデバイスをyTable 3. POTENTIAL DEVICE FAILURE MODES AND MITIGATION STRATEGIES
Potential Failure Mode

Mitigation

Insufficient gate drive during fault condition− Increase current source/sink capability of gate drive circuit− Increase gate drive voltage

Excessive dV/dt at drain− Increase series gate resistance− Filter or snubber circuits to eliminate fast edge transients− Reduce supply voltage

Excessive die temperature during SCIS operation− Reduce load inductance− Reduce circuit parasitic inductance− Use lower clamp voltage device− Use device with proper energy rating− Decrease device duty cycle or frequency or both
− Use parallel devices

Excessive die temperature during load dump or other transient
event− Increase load resistance− Improve transient thermal response via better thermal pathway
or larger silicon active area
− Use parallel devices

まとめ

デバイスのJおよびアプリケーションは、/0
なMOSFETとzじです。さらに、ローサイド・デバ
イスの$ は、あらゆる)0モードに¹して$が なわけではない½にi£することがです。アプリケーション1*と (にu©したi£æいWXにより、この問çをäÎできます。

HDPlusローサイド・デバイス・ファミリは、W@
パワーMOSFET6+により$ をするためのU?なモノリシック・ソリューションをÈcします。3アプリケーション・ノートで67したとおり、ゲート・ドライブ1*が'の)0モードにÎえるようにWXされていると仮fすると、これらの

SENSEFET is a registered trademark of Semiconductor Components Industries, LLC (SCILLC) or its subsidiaries in the United States and/or other countries.
ON SemiconductorびON SemiconductorのロゴはON SemiconductorというをうSemiconductor Components Industries, LLC しくはそののび/または のにおけるです。ON Semiconductorは、、、トレードシークレット()と の に!する"を# します。ON Semiconductorの$%/
の&'!(リストについては、*+のリンクからご-いただけます。www.onsemi.com/site/pdf/Patent−Marking.pdf. ON Semiconductorは./なしで、0123の$%の45を6うことがあります。ON Semiconductorは、いかなる7の8での$%の&9:について#;しておらず、また、お<=の$%において>?の@'や'からAじたBC、
に、DE、FE、GHなIJなどKLのIJに!して、いかなるBCもMうことはできません。お<=は、ON SemiconductorによってNOされたサポートやアプリケー
ションSTのUVにかかわらず、すべてのWX、YZ、[\:の]^あるいは_の`aをbむ、ON Semiconductor$%を'したお<=の$%とアプリケーションについてK
LのBCをMうものとします。ON Semiconductorデータシートやd=1にeされるfg:のある「_」パラメータは、アプリケーションによってはkなることもあり、lmの:gもnFのopにより4qするfg:があります。「_」パラメータをbむすべてのrパラメータは、ご'になるアプリケーションに@じて、お<=のstuvw
においてxyz;されるようお{い|します。ON Semiconductorは、そのやその の"の+、いかなるライセンスも}しません。ON Semiconductor$%は、A~や、いかなるFDA (% %)クラス3の、FDAがしないにおいてKもしくはのものとyされる、あるいは、へのを!(としたにおける]%などへの'をしたはされておらず、また、これらを'!(としておりません。お<=が、このようなされたものではない、fされていないアプリケーション'にON Semiconductor$%をまたは'した9、たとえ、ON Semiconductorがその%のまたは$にしてp があったと¡¢されたとしても、そのようなせぬ'、また£fの'に¤した¥¦§から、DE、¨はFEにAじるすべてのクレーム、ª'、IJ、oª、および«¬­®などを、
お<=のBCにおいて¯°をお{いいたします。また、ON Semiconductorとその±²、³²、、¤、´µ¶に!して、いかなるIJも·えないものとします。
ON Semiconductorは¸' ¹§/º»¼½¸'¡です。この¾®は&'されるあらゆるWの!(となっており、いかなる¿WによってもÀÁすることはできません。

PUBLICATION ORDERING INFORMATION
LITERATURE FULFILLMENT:
Literature Distribution Center for ON Semiconductor
19521 E. 32nd Pkwy, Aurora, Colorado 80011 USA
Phone: 303−675−2175 or 800−344−3860 Toll Free USA/Canada
Fax: 303−675−2176 or 800−344−3867 Toll Free USA/Canada
Email: orderlit@onsemi.com◊

N. American Technical Support: 800−282−9855 Toll Free
USA/Canada
Europe, Middle East and Africa Technical Support:
Phone: 421 33 790 2910
Japan Customer Focus Center
Phone: 81−3−5817−1050

www.onsemi.jp
13

ON Semiconductor Website: www.onsemi.com
Order Literature: http://www.onsemi.com/orderlit
For additional information, please contact your local
Sales Representative

AND8202JP/D