TND6237JP/D
Rev. 3, August − 2023

SiC MOSFET:
ゲートドライブの© Semiconductor Components Industries, LLC, 2017

August, 2023 − Rev. 3

1

Publication Order Number:
TND6237JP/D

よりいブレークダウンに耐え、絶縁破e界強fがシリコンの10bにします。絶縁破e界強fがいので、特/の/格に1してデバイスのgみを薄くできます。この性は、オン抵抗の+減と流能 のhを意cします。SiCとGaNはどちらも移fパラメータがシリコンと8程fであり、いずれの材も波スイッチングアプリケーションに しています。ただし、SiCの最の特徴となるパラメータは、熱aU性がシリコンやGaNの3bj
にしていることです。熱aU性がきいと消
に1する温f昇が@さくなります。kのSiC
MOSFETの最N温f範lは、150°C < TJ <200°Cです。'方、成C能なSiCの接 温fは最
600°Cですが、ほとんどのはボンディングおよびパッケージング技術によってこれjoに4されます。この結果、、、流、温のスイッチング源アプリケーションにとって、SiC
はpれたWBGTUK材料となっています。

SiC MOSFET：
ゲートドライブのスイッチング源アプリケーションの、従来のシリコンMOSFETやIGBTに比べて､SiC
MOSFETはきな点をもたらします。数百kHzの波数でし、1,000 Vをるの源レー
ルでスイッチングを行する能 は強 で、シリコンベースでの最性能を持つスーパージャンクショ
ンMOSFETさえもります。IGBTは'般的に(用されていますが、｢テール流｣や+ターンオフのため、+い波数に/されます。その結果、+・波のはシリコンMOSFETが有であるのに1して、IGBTはより、流、+  波 ア プ リ ケ ー シ ョ ン に し て い ま す 。SiC
MOSFETは、、波、スイッチング性能の点を最良の組みわせで現します。この素3は4御の界5果デバイスであり、IGBTと8等のでスイッチングでき、またがかなり+いシリコンMOSFETよりいスイッチング波数でします。
SiC MOSFETには、ゲートドライブに する>有の要?があります。'般的に、最@のオン抵抗を現するために、オン状態が続く は20 VのVDDゲー
トドライブが必要です。1応するシリコン素3に比べて、トランスコンダクタンスが+く、B ゲート
抵抗がきいほか、ゲートターンオンスレッショル
ドは2 V未満になるC能性があります。その結果、オフ状態Dはゲートをグランドより+いE( Fは-5 V)にプルダウンする必要があります。ゲートドラ
イブを理し最 Hすると、成C能なI性およびJK的なスイッチング性能にきな影があります。
この料では、SiC MOSFET独自のデバイス特性に的を絞って明します。SiCのスイッチング性能を最 Hするために、最 なゲートドライブにLする要な要?についてもします。
スタートアップ、フォルトN、/F状態のスイッ
チングなど、システムレベルのP条?についても明します。

Table 1. SEMICONDUCTOR MATERIALPROPERTIES
Properties

Si

4H−SiCGaN

Bandgap Energy
(eV)

1.12

3.26

3.50

Electron Mobility(cm2/Vs)

1400

900

1250

Hole Mobility(cm2/Vs)

600

100

200

Breakdown Field(MV/cm)

0.3

3.0

3.0

Thermal Conductivity(W/cm°C)

1.5

4.9

1.3

Maximum Junction
Temperature (°C)

150

600

400

SiC MOSFETは'般に、650 V < BVDSS < 1.7 kVの範lの製qがr手C能であり、Tは1. 2 kVjにDしています。650 Vjoの範lでは、従来YシリコンMOSFETとGaNがSiCをります。ただし、よりの+いSiC MOSFETを検 する1つの理由として、pれた熱特性を活用することが考えられます。
SiC MOSFETの的スイッチング挙は、標準的なシリコンMOSFETにきわめて!dしていますが、考慮すべきデバイス特性による、SiC MOSFET>有のゲートドライブ要?がいくつか"されます。

はじめにSiC(シリコンカーバイド)は、ワイドバンドギャッ
プ(WBG)TUK材料ファミリのひとつで、ディスク
リートパワーTUKの製に(用されます。Table 1に示すように、従来Yシリコン(Si) MOSFETのバンドギャップエネルギーは1.12eVであり、それに1してSiC MOSFETの\は3.26eVです。
SiCとGaN(窒Hガリウム)に している、より^いバンドギャップエネルギーは、_3`からaU`に3を移するため約3bのエネルギーを要することを意cするので、材はUKよりも絶縁Kにdた挙を示します。この結果、WBGTUKは、

SiC MOSFETの
トランスコンダクタンス

スイッチング源で(用するシリコンMOSFETは、2つのモードつまり#tのうち'方でC能なりにスイッチングできます。カットオ
フ#tは、ゲート−ソース VGSがゲートスレッ
ショルドVTH 未満で、TUKがブロッキング状態にある#tと/義されています。カットオフ期
は、ドレイン−ソース抵抗RDSがハイインピーダン
スで、ドレイン流ID = 0Aになります。$z#tに

www.onsemi.jp2

{Hするのは、MOSFETがフルエンハンス状態であるVGS >> VTHになり、RDS(on)は最@\またはその|%で、IDが最\にしてTUKがU 状態になっているときです。Figure 1 の&い線で強'しているように、リニア(オーム)#tと$z#t の(移は)Fに急~であり、そのは明確です。したがって、VGS > VTH になるとすぐに、比*的+い\のRDS を経由してドレイン流が流れるようになります。トランスコンダクタンスgmは、ゲート{Hに1するドレイン流{Hの比率で、MOSFETのrに1する のゲインを/義しています。また、
特/のVGSに1応するI−V 特性の+でもありま
す。
gm +

DI d
DV GS

@さいゲインを補し、ID にきな{Hを発生させる'の方法は、)FにいVGS をすることです。これはRDS にきな影をぼします。この点をさらに検 するために、Figure 1で表.されている、AとBの2つのポイントについて考えてみましょう。

(eq. 1)Si MOSFET

8.75

R DS(B) +3.75 V+ 188 mΩ, (V GS + 20 V)
20 A(eq. 4)WBGTUKであるSiC MOSFETには、特/の
に1してE3積あたりのオン抵抗が@さいという特性があります。MOSFETのオン抵抗は、複数のB要であるVGS にする抵抗成 によって構成されます。最も4著なのは、チャネル抵抗(RCH)、
JFET抵抗(RJ)、ドリフト#t抵抗(RDRIFT)です。RCH
は5の温fL数(NTC)を持ち、VGSが+いにRDSに支+的な影をぼします。,に、RJとRDRIFTは正の温fL数(PTC)を持ち、VGSがいレベルのに支+的な影をぼします。VGS > 18 Vの、オン抵抗には明確なPTC特性があります。ただし、VGS が+い、オン抵抗と接 温f特性は、Figure 2 に示すように放物線形状になります。特に、VGS = 14Vの、RCHが支+的であり、RDSは
NTC特性を持つ、つまり温fが昇すると抵抗\が+oするように見えます。このSiC MOSFET>有の特徴は、+いgmが直接のになっています。シリコンMOSFETの、VGS > VTHの状況では、RDSはFにPTC特性を持ちます。

シリコンMOSFETのI−V曲線に見られる+は線形#tでは急~(DIDがきい)であり、$z#tでのではほぼです。そのため、VGS > VTH のときはFに、)Fにいゲイン(gm)になります。特/のV GS に1応するI D がであるということは、
シリコンMOSFETは$z#tでしているときは、理想的でない流源によくdた挙を示します。,に､Figure 1に示す 特性曲線からは、SiC
MOSFETが線形モードと$zモード で急~な(移を示さないことが かります。、/義C能な｢$z#t｣はせず、この-点からSiC
MOSFETは理想的ではない流源ではなく、C{抵抗によくdた挙を示すことが かります。SiC
MOSFETのI−V 特性は、DVGS が@さい、きなDID を示していないことが かります。したがって、SiC MOSFETはゲインの@さい(+gm)デバ
イスと考えられます。
(V GS * V TH)(eq. 3)オン

Figure 1. SiC MOSFET Output Characteristics

ID + gm

8.75 V+ 438 mΩ, (V GS + 12 V)
20 A

ID = 20 Aの>/ドレイン流で、VGS = 12 VのはVDS = 8.75 Vであるのに1し、VGSを20 Vに昇させると、VDS = 3.75 Vに+oする点を1比しています。式(3)と(4)の結果を比*すると、VGS = 12 Vの、抵抗\つまりU 損は2.3bにしています。
結果として、SiC MOSFETが最良のを行す
るのは、18 V < VGS < 20 Vの範lの最ゲート−ソースをするであり、製qによっては、
最VGS = 25 Vというさらにい\が/当するC能性があります。SiC MOSFETを+いVGSでさせると、きいR DS がで熱ストレスが生じたり、0が発生するC能性があります。+いgmに する1減5果は要です。この特性は、 なゲート
ドライブをするとき、K的には、オン抵
抗、ゲート荷(ミラープラトー)、2流(DESAT)Nをするときに考慮する必要があるいくつかの
要な的特性に直接影をぼします。

A

3.75

R DS(A) +(eq. 2)www.onsemi.jp
3

Table 2. SEMICONDUCTOR MATERIALPROPERTIES

Figure 2. SiC MOSFET On−Resistancevs. Junction Temperature

PTCのきなとなるのは、ほとんどの流
アプリケーションで見られるように、2jのMOSFETを接続したの流バランスです。
Dには、'方のMOSFETで接 温fが昇すると、PTCがでRDSがきくなりMOSFETを流れる流が減します。この結果、MOSFET相
で自然にバランスがとれるまで、接続されているMOSFETが な流を流すことになります。V GS が@さい( 5のNTC) 状況で2 jのSiC
MOSFETが接続されている、破滅的な結果になります。したがって、複数のSiC MOSFETのが推されるのは、VGS が にくI性のいNTCを現できるとき( F、VGS > 18 V)
のみです。


III.

SiC_1

SiC_2

Si_1
SJ FET

Si_2
SJ FET

BVDSS (V)

1200

1200

900

650

ID (A)

19

22

36

15

RDS (mW)

160

160

120

130
35

QG (nC)

34

62

270

QGD (nC)

14

20

115

11

CISS (pF)

525

1200

6800

1670

COSS(pF)

47

45

330

26

VGS (V)−5 to 20

−6 to 22±20

±20

VGS(TH) (V)

2.5

2.8

3

3.5

RGI (W)

6.5

13.7

0.9

1

RGIxCISS
(ns)

221

850

243

35

ゲートドライブの-点からは、時/数RGI x CISSの比*が興c深いものとなっています。Si_2デバイスの時/数は最@の35 nsになっていますが、流/格と/格も@さな\のMOSFETであることがかります。 比*を目的 とした 、650 V のSi_2
MOSFETは興c深いデバイスです。1,200 VのSiC_1
サンプルとはパラメータがかなりdていますが、/
格BVDSSの2b|%でCISSが¥に@さくなっています。BVDSS の-点では、Si_1のサンプルは、どちらのSiCサンプルとも比*的%い\になります。SiC_1
はQGが@さいので、SiC_1のB ゲート抵抗が7bになってもSi_1とSiC_1の時/数はかなり%い\となっています。
B ゲート抵抗は、CISS に流rできるゲートドラ
イブ流を4します。性能SiCのゲートドライ
ブは、)Fに+い インピーダンスを現する必要があるため、既にいRGI に7するので
流の4要になることはありません。これにより、者は¦ ゲート抵抗を§減して、V DS や
dV/dtの(移をよりい自由fで4御できます。

ゲート

SiC MOSFETのダイはシリコンMOSFETのダイに比べてはるかに@さく、B ゲート抵抗がきくな
るhがあるため、B ゲート抵抗RGI はダイサイ
ズおよび特/のブレークダウンに1して¢比£します。SiC MOSFET@Yダイの本当の点は、r¤6CISS が@さくなることであり、これによって必要なゲート荷QGが@さくなります。Table 2は、2社の製業者によるSiC MOSFET (SiC_1とSiC_2)および900 Vと650 Vの2つのクラス最のスーパージャ
ンクションSi MOSFET(Si_1とSi_2)の における、いくつかの要なパラメータの比*を示します。

ゲート

V GS をすると、特/6の荷が89され、
ゲ ー ト   はV GS(MIN) (V EE ) とV GS(MAX) (V DD ) ので、C能なりで{Hするようになります。
MOSFETのB ¤6は)線形なので、特/のVGS レ

www.onsemi.jp
4

ベルに1してどれほどの荷を89する必要があるかを把握するうえで、VGS 1ゲート荷(QG)曲線が役立ちます。SiC MOSFETの¨表的なゲート荷曲
線をFigure 3に示します。

は、IGBTのコレクタ−エミッタを監@し、破eを招くC能性のある条?のを検することを目的としています。
SiC MOSFETでも0メカニズムは¯異なるものの8様の結果を招くC能性があり、最のIDが流れている状態でVDS が昇するおそれがあります。
この望ましくない状態は、ターンオン期 Dに最VGS が+すぎるか、ゲートドライブのターンオンエ
ッジがAすぎるか、短絡または25荷状態がす
るに生じます。フルID が流れている状況でRDSがきくなるC能性があり、それによってVDS が«期しない形で緩やかに昇します。
SiC MOSFETは明確に/義された$z#tBで
しないため、/流源とみなされません。これは°BとなるC能性があります。
の2流N
1策は、2流状態が発生している 、MOSFETが)理想的な/流源としてすることを想/しているためです。SiC MOSFETで)$z現Cが発生す
ると、VDS の¢応は)Fに+になり、その も§したオン抵抗を じて最ドレイン流が継続して流ます。その結果、ドレイン−ソースが¢応する±に、ドレイン流が(RDSがきい )最/格
パルス流の10〜20bのレベルにするC能性があります。波 コンバータの、)$z0
がDEされる±に、¯数のスイッチングサイクルが発生するC能性があります。したがって、DESATは要かつ必FのN機能であり、源4御の' になっているC能性がある2流N機能にえて､
ゲートドライブの' として²り当てる必要があります。

Figure 3. SiC MOSFET,
Gate−Source Voltage vs. Gate Charge

SiC MOSFETの、よりいVGSでミラープラトーが発生しており、シリコンMOSFETで期待されるほどでないというのが興c深いです。ミラープラトーがでないということは、1応する
荷QGの範lにわたって、VGSが'/ではないことを示しています。これはSiC MOSFETの+いgmが引き:こしたもう1つの結;です。また、VGS = 0 Vの©
点で、QG = 0 nCが成立していないことも注目に\します。SiC MOSFETのゲートをフル放するには、VGSをグランド未満(この£では−5 V)までプルダウンする必要があります。ターンオフ期 にゲートを5にり替える第2の理由は、ワーストケースのVTHが最@1 Vになるというに由来します。VTH が1 V|%のときに、VGS を0 V < VGS < VDDの範lでスイッチングすると、スプリアスゲートノイズのために«期しないターンオンや、VDSのdV/dtが引き:こすターンオンに1して、マージンを確Nできません。
そ の 結 果 、 ほ ぼ す べ て のSiC MOSFET が−5 V <VGS(MIN) < −2 Vの範lにある最@VGS を必要としま
すが、製業者によっては最@−10 Vしか</していません。

SiC MOSFETのスイッチング
ターンオン

SiC MOSFET の スイ ッチ ングプ ロフ ィー ル はSi
MOSFETに)Fによくdていますが、³なGいはターンオン期 Dの20Vゲートドライブ振¥で､これはターンオフ期 Dにゲートをグランドより+くプル
ダウンする必要があることを意cします。ターンオ
ン(移があるので、スイッチング損を抑えるために、SiCのB ゲート¤6をHに´できるき
いピークソース流が必要になります。1つの推/として、ターンオン現CJKがDt < 10 nsjBに発生するものとします。このとき、VGS スイングJKは
DVGS = 30 Vで、推/したCISS = CGS + CGD = 1,000 pFです。この結果、必要なピーク流は、式(5)に従って、IG(SRC) = 3 Aになります。

DESATDESATNは、IGBTの=に(用するに由来する2流検機能の1つの形態です。ターンオン
期 D、IGBTが$z状態を維持できなくなった()$z)、フルコレクタ流が流れている状態で、コレクタ−エミッタが昇を>­します。明らかに、このは5率に悪影をぼし、最悪のにはIGBTが故0するC能性があります。この理由として、ベータトレランス、温f5果、短絡流、
25荷のいずれかがで、ベース流が®?
することが考えられます。いわゆる“DESAT”機能I G(SRC) +(C GS ) C GD)
Dt

DV GS

(eq. 5)SiC MOSFETのターンオン(移は、Figure 5に示す
4つのタイミング期 によって/義されます。
Figure 5とFigure 7に示すタイミング Iは、理想的なクランプJU性スイッチングアプリケーションで期待される\を表現したもので、スイッチング源のモードを¨表しています。

www.onsemi.jp
5すが、SiC MOSFETのRGIは数WEにすることがあり、Si MOSFETに比べて1桁きくなります。これら3つの抵抗は、SiCのB ゲート¤6と組みわせて時/数RCを形成しているため、ゲート
ドライブIºの立ちがりIºが確にになる
ように、 なピークゲート流をµ給する必要があります。
t1→t2 ：VGS が引き続きVTH から昇してミラープ
ラトーにすると、+いVGSではRDSチャネル抵抗がフルに§することはないので、RJ + RDRIFTを じてID が§し­めます。ID の\が@さくRDS が抵抗状態にあるため、SiC>有のボディダイオードは
まだブロッキング状態になっていないので、VDS は
自Kの最レベルにとどまります。VGS が+いと
RDS がで熱暴Lリスクがするため、VGS <13 Vの状態でSiC MOSFETをさせないようにしてください。したがって、ゲートドライブがVTH からVGS > 13 Vにできるだけに(移できるようにすることが要です。ID2 x RDS的 損
を最@Hするために、VTH < VGS < 13 Vの状態で経2する時 は数nsjBにする必要があります。
t2→t3：VGSはミラープラトー|%にあります。SiC
MOSFETの、ミラープラトーは8 V±後で発生します。この期 D、フル5荷流がRDS を流れ、>有のボディダイオードはもはやブロッキング状態にはないので、ドレインがMoします。チャネ
ル抵抗は減し続けますが、RDSは然としてRCHに支+されています。フル5荷流がMOSFETのドレインを じて流れますが、VGS が+いこの状態で、R DS はかなりきい\にとどまります。したがって、VGS をこの#tからできるだけに(移させることが®C欠です。この(移fはIGによって支+されるので、どのゲートドライバICデータシートにも.Nされているピーク/格よりも、ミラープラ
トー(約1/2 VDD)#tにおけるピークドライブ流能に 心を抱く必要があります。
t3→t4 ：ミラープラトーの終端|%にあるVGS(MP)の©点で、VDS は、0よりきいID x RDS の\まで+oします。VGSは約8 V < VGS < 20 Vから(移するので、チャネル抵抗R CH は減し続け、この時点でRJ + RDRIFTがRCHより支+的になります。その結果､
VDSがそれに比£して+oします。VGS > 16 VのときはのSiC MOSFETがフルエンハンス状態になりますが、RDS の最@\を最終的に決/するのは、
V GS の最\です。残りのゲート流I G は ²され、CGDとCGSをフル´します。

ID

VDD
D
CDD
RHI

CGD
CDS

RGI

RGATE
G

CGS
S
VEE

Figure 4. SiC MOSFET Source Current

VDD(~20 V)
VGS
VGS(MP)(8 V)
VTH( V)t
VEE(3 V)

IG
t

VDS

t
ID

t

t0 t1

t2

t3

t4

Figure 5. SiC MOSFET Turn−On Sequencet0→t1：ゲートドライブは瞬時的にきなピー
クゲート流I G(SRC) をµ給する必要があるので、VGSはVEEからVTHに昇します。この流は³にゲートドライバのバルクコンデンサCVDDに蓄積されている荷からµ給されます。VGS がVTH をoっている ID とVDS は影を¶けないため、この期 を｢ターンオンA延｣と·ぶことがよくあります。ゲート流のはC GS とC GD の´に(用されます。Figure 4に示す¸から、µ給¹流がRHI、
RGATE 、RGI の3つの抵抗を流れることに注意してください。RHI は、ドライバソースの等_B 抵抗、
RGATE はトレースインピーダンスの抵抗成 に|
的なダンピング抵抗をえた\、RGIはSiC MOSFETのB ゲート抵抗です。RHIとRGATEは、数WEでターンオフ

SiC MOSFETのターンオフ手Oは、本的にはこ
こまでに明したターンオンシーケンスの,です。
ゲートドライブの役²は、6のピーク流をシンクし、SiC MOSFETのCGDおよびCGS¤6をできるだけに放することです。さらに、MOSFETのゲートをロー状態にN持するために、ターンオフ
期 Dのゲートドライバのインピーダンスをできるだけ@さくする必要があります。SiC MOSFETにはwww.onsemi.jp
6

+いVTHが |けられているため、この点が特に°BになるC能性があります。これがで、SiCのゲートをグランド未満にプルダウンする必要が生じるだけでなく、ゲートドライバの流シンク能
も、/格ソース流よりも¥にくする必要があります。ゲートドライブ流IG(SINK) の流れを、
Figure 6で強'しています。

トドライバのバルクコンデンサCVDDはVDDによって»´されます。ドレイン流IDはそのままです。
VGS が+oするにつれて、チャネル抵抗がきくな
り、VDSがID x RDSボルトだけわずかに昇します。
VDSのわずかな昇は、t0→t1期 の終¼|%をPいて確Dするのが½Qです。
t1→t2：この期 D、CGS コンデンサのVGSはほぼ'/のため、ゲート流のµ給はCGD によって支+されます。ミラープラトーJKでVDSはID x RDSから
VDSレールまで昇し､このになるとSiC>
有ボディダイオードでクランプされます。ドレイン
流IDは、直±の期 から{Hせずそのままです。
MOSFETJKでVGS < 13 VとVDS x IDが8時に発生するためRDSが§するので、ゲートドライブは
この期 Dに)Fにきい流をシンクできるだけの/格にする必要があります。ターンオフ期 D、
この流はゲートドライブ流の' になります。
ミラープラトー#tをできるだけに 2することが必Fなので、ゲートドライブ流は者にとって最の 心になります。
t2→t3 ：VGS がミラープラトーからVTH にhかって継続的に+oすると、この期 DにIDは0|%まで減します。VDSはこの時点で、SiC>有のボディダイ
オードによってドレインレールまでフルにクランプされており、この状況はCGD コンデンサがフル´されていることを意cします。その結果、シンク流のTはCGSを じて流れています。
t3→t4 ：ID とVDS は{Hしないままです。最後のターンオフ期 D、SiCのB r コンデンサは、VGS
が0 Vjoに+oするまではフル´されません。
VTHはわずか1 V|%の+い\であり、CISSをフル放するには、VGS が5のにしてターンオフシ
ーケンスを¾¼する必要があるためです。できるだ
け+いインピーダンスを現するうえで、ゲートド
ライブが)Fに要です。ハイサイドMOSFETがU しているときに、きいdV/dtによってD 点
がプルアップされるハーフブリッジ源トポ
ロジーの、特にこれが当てはまります。dV/dtが¿発的にターンオンしないように、+インピーダン
スのプルダウンが®C欠です。
要約すると、SiC MOSFETに するターンオンおよびターンオフスイッチング状態には4つの期が Lしています。Figure 5とFigure 7に示す的スイッチング波形は、理想的な条?を表しています。Rには、リード端3やボンドワイヤのインダクタンスのようなパッケージÁ生成 、Á生¤
6、PCBレイアウトが、測/する波形にきな影
をぼすC能性があります。スイッチング源アプ
リケーションでSiC MOSFETの性能を最 Hするためには、 な qのS/、PCBレイアウトのベス
トプラクティス、 にされたゲートドライブ
提µの@が®C欠です。

ID

VDD
D
CDD
RLO

CGD
CDS

RGI

RGATE
G

CGS
S
V

Figure 6. SiC MOSFET Sink Current

VDD(~20 V)
VGS
VGS(MP)(8 V)
VTH( V)t

VEE(3 V)

IG
t

VDS

t
ID

t

t0

t1

t2 t3 t4

Figure 7. SiC MOSFET Turn−Off Sequencet0→t1: VGS は、VDD からミラープラトーVGS(MP) に+oします。シンク流IG(SINK)は³にCGD とCGSに蓄積されている荷からµ給されるのに1し、ゲー

www.onsemi.jp
7

ディスクリートSiCゲートドライブ+いゲインを補すると8時に、5率的でなスイッチングを現すると、SiCゲートドライブ
に1してjoの要な要?が"されます。
1. SiC MOSFETは、+25 V/−10 Vのレンジ|%で)1称の最/最@VGSを</しています。ゲートドライブは35 Vのフルレンジに%い\を現する必要があり、VGSのスイングは
SiCの性能の点を最に活用したものです。
のSiC MOSFETは、−5 V > VGS >20 Vの範lで=するときに最良の性能を成します。r手C能なSiC MOSFETのうち最も^い範lに1応するには、ゲートドライブ
はVDD = 25 VおよびVEE = −10 Vに耐える必要があります。
2. VGSには数nsの立ちがりエッジおよび立ちoがりエッジが必要です。
3. ミラープラトー#tJKで、数アンペアEのきなピークゲート流をµ給できる能が必要です。
4. VGSがミラープラトーjoに+oすると、)
Fに+いインピーダンスの維持すなわち｢クランプ｣により、シンク流を流す能 が求められます。シンク流/格は、にSiC
MOSFETのr ¤6を放するのに要求される\をっている必要があります。性能のハーフブリッジ源トポロジーに1応するには、ピークシンク流/格が10 A程fは必要と考えられます。
5. スイッチングを>­する±に、VGS > が約16Vにしているという要?にわせて、VDDの+ロックアウト(UVLO)レベルを/しておく必要があります。
6. 5のレールがT¤範lBにとどまるように、VEEのUVLOモニタ機能を装する必要があります。
7. SiC MOSFETがU期的にいI性でするように、検、0ÃÄ、NがC能な)$z機能を装する必要があります。
8. スイッチングが現できるようにÁ生イ
ンダクタンスを+減します。
9. できるだけSiC MOSFETの%くに+置できる@Yドライバパッケージを(用します。
SiC MOSFETを5率的かついI性で=するという要?のため、£¦なく)Fにられた種!のゲートドライバが必要になります。ただし､現業
界でÅ>されている
のリファレンスデザイン
は、汎用ローサイドゲートドライバを(用してされています。そのような£の1つをFigure 8に示します。

Figure 8. Standard Low−Side Driver, SiC Discrete Gate Drive Design Example

www.onsemi.jp
8

.Nしたはグランドに1してフロートしているので、ローサイドとハイサイドどちらをÇ準とするゲートドライブでも(用できます。どちらの
でも、 段の0が発生したに、 段で(用しているから4御をNする V機能が求められます。PS1はVDD = 24 V (È/H後は20 V)をµ給し、PS2はVEE = −5 VのÈ/Hを行うように構成して、2つの絶縁YDC−DCコンバータを(用する方法で、VDD およびVEE レールをµ給します。
これらのコンバータは、'SiC5荷の=É用なので、PSiC5荷につき2のコンバータが必要になります。ハーフブリッジ、フルブリッジ、モータド
ライブいずれかのアプリケーションで、¹スイッ
チを(用するようなハイサイドゲートドライブアプ
リケーションで、特にこのことが当てはまります。
メインドライバU1で(用するは数百ボルトフロ
ートしており、SiC MOSFETのスイッチングで生じるきいdV/dtの影を)Fに¶けやすくなっています。dV/dt = 100 V/nsと想/すると、PS1(またはPS2)
トランスの絶縁バリアにわずか1 pFの浮WÁ生¤6がするだけで、100 mAのピーク流が流れます。1 pFにつき100 mAというい²から、Á生¤
6の+減、浮Wインダクタンスの+減、VEE(およびVDD)レールとゲートドライバIC のÊ接なカッ
プリングの必要性が明らかになります。
デジタルアイソレータU2は、ゲートドライブIºを 段から絶縁すると8時に、必要なレベルシフ
トも行します。次に、U2 の2次¹をメインドライ
バU1へのr として(用します。U1は汎用のローサ
イドゲートドライバですが、25 VというフルVGS 振¥(−5 V < VGS < 20 V)に1Ëし、必要なソース/
シンク流レベルを満たす必要があります。
の汎用ローサイドゲートドライバは、VDD = 20 Vが最/格ですが、 なソース/シンク流をµ給できなかったり、+インダクタンスパッケージにÌ納されていないC能性があり、数のS択肢に/されるC能性があります。
これらのタイプのゲートドライバは、シリコン
MOSFETの=を意¸しており、この-点からSiC
MOSFETが必要とするいくつかの要な要?を欠いています。£えば、これらのゲートドライバでは、
2流0ÃÄ機能やDESAT監@機能はありません。また、汎用ゲートドライバのUVLOスレッショ
ルドは F、5 V < VDD < 12 VをÇ準として/義されています。SiC MOSFETの｢ÈJな｣VDD レベル
はスタートアップ時にVDD > 約16 Vなので、この点は°BになるC能性があります。また、｢Figure 8.
Standard Low−Side Driver, SiC Discrete Gate Drive
Design Example｣のリファレンスデザインに示したよ
うに、VEEレールに1するUVLOモニタ機能はありません。ターンオン期 DはSiC MOSFETを+抵抗状態になるように=し、ターンオフ期 DはゲートをグランドjoにN持するのに、T¤レベルを確に現するために、これらのレールをどこかでモニタする必要があります。

Figure 8に示したソリューションは、SiC MOSFET
を=するのに必要な機能を提µしますが、なくとも｢ディスクリートSiCのゲートドライブ｣セクションのÏXに.Nしたゲートドライブの要?によれば、これでは®¾Jです。とはいえ、É用SiC
ドライバがないので、TのSiCゲートドライブ
は現時点では、この方法でされています。
DESAT、レール監@、シーケンシングなどのP
種7機能は、のÉ用でÐり扱うか、すべて無@することになります。
NCP51705 SiCゲートドライバ
NCP51705はSiCゲートドライバで、いレベルの柔Y性と統性をÑえており、kされている
どのSiC MOSFETとも¾Jに換性があります。
NCP51705の最Eレベルのブロック¸をFigure 9に示します。このDには、次のようなP種汎用ゲート
ドライバに«期される¯数のÇ本機能がÒまれています。
1. 最28 VのVDD正源
2. ソース流6 Aシンク流10 Aのピーク
流
3. 5 VB蔵Ç準：5 Vバイアスへのアクセス
がC能、最20 mAの+消 5荷(デジタルアイソレータ、フォトカプラ、mCなど)に
 をµ給C能4. 独立したIºグランド接続と源グランド接続
5. 独立したソース ピンとシンク ピン
6. B サーマルシャットダウンN機能
7. 独立した)¢8および¢8YTTL、PWMr
NCP51705
V5V

23

21 SVDD

5V REGDESAT /CURRENT

25 mA
UVSET 24

20

DESAT
/CS
VDD

19

VDD

22

UVLO
TSD
5V_OK
VDD_OK
VEE_OK

IN+

1

IN−

2

RUN

PROTECTION
LOGIC

18 OUTSRC
INPUT
LOGIC

DRIVER
LOGIC
&
LEVEL
SHIFT

XEN 3

17 OUTSRC
14 OUTSNK
13 OUTSNKCHARGE
PUMP REG CPCLK

16 PGND

CHARGE PUMP
POWER STAGE

6

7

8

11

12

9

10

VCH

C+

C−

VEE

VEE

PGND

PGND

15 PGND

5VEESET

SGND 4

Figure 9. NCP51705 SiC Gate Driver Block Diagram

さらに、NCP51705は最@の¦q点数でI性のいSiC MOSFETゲートドライブをするのに必要ないくつかの独自機能(｢ディスクリートSIC
ゲートドライブ｣セクションのÏXに.N)により、Óの製qとÔHされています。NCP51705のÔH
機能の点について、次のセクションでZ細に明します。

www.onsemi.jp9

と、Ç本的にSiC MOSFETのゲートドライブが無5になります。' のアプリケーションは、流セン
ストランスを(用してドレイン流をセンスし、
DESATピンを¦ から=することをpÏする
があります。この状況で、NCP51705が搭NするIC短絡オプションを(用して20 kW抵抗をÐりPくことによって、DESATピンを従来YのパルスE2流N機能として(用することができます。
DESATピンのVDESATは、次の式(6)で決まります。

 − DESAT

NCP51705の装では、わずか2の¦qを(用するだけでDESAT機能を現できます。Figure 10に示すように、SiC MOSFETであるQ1のドレイン−ソースはR1とD1を経由してDESATピンでモニタします。
NCP51705
DESAT Function

VDD
200 mADESAT 22

R1

D1

V DESAT + (200 mA

100 k
Q S
Q R
1.25 V

20 k
Remove(Option)

5

I
500ns
Timer

R1 +

IN

18

OUTSRCDESAT_FLT
RUN_OKVDD UVLOVEE UVLO
V5V_OKSiC
Drive

OUTSNK17

R 1) ) V D1 ) (I D

R DS) (eq. 6)

IDに最\を²り当て(さらに、7マージン
を|)、ついでVDESAT < 7.5 VになるようにR1 とIDをS択します。式(6)を{形し、R1のを求めると、次の式が得られます。

3.3 V

V DESAT ) V D * (I D1
200 mAR DS)(eq. 7)

R1には、.のようにT¤最VDESATを/することにえ、D1 の接¤6を じて流れる瞬時流を4するというの目的もあります。SiC
MOSFETのドレインでは)FにきいdV/dtが発生するので、R1を な\に/していない、D1 のP−N接¤6を流れる流が)Fにきくなる
C能性があります。したがって、接¤6が最@の
・ダイオードをS択することがpÏされます。R1 の¨表\は、5 kW < R1 < 10 kW|%の範lになりますが、S択したSiC MOSFETのIDとRDSのP
パラメータに応じて異なるC能性があります。R1が5 kWよりはるかに@さい、DESATピンに流れる
瞬時流は数百ミリアンペアにするC能性があります。,に、R1 が10 kWより¥にきい、R1とD1の接¤6の結果として生じるRCA延が°Bになります。このA延は100 ms程にするC能性があり、DESAT0に1する応答に なA延が生じることになります。

VDS
Q1

14
13

Figure 10. NCP51705 DESAT Function

Q1 がオフになっている期 D、ドレイン−ソース
端3 に数百ボルトのが発生するC能性があります。Q1 がターンオンした後、ドレイン−ソース
は急に+oします。このから0 V|%への(移は数百ナノ秒joで発生すると«測されます。
ターンオン(移D、DESATIºのÏ行エッジは、
5 Wの+インピーダンスプルダウン抵抗をÒむ500 ns
タイマによってブランクになります。これにより、
VDSが+oする な時 が確Nしながら、DESAT
が¿発的にアクティブにならないようにすることができます。500 ns経2後、DESATピンが放され、200 mAの流源がR1 、D1 、SiC MOSFETのオン抵抗を じて/流をµ給します。オンタイム期 D、
DESATピンのが7.5 Vを[えて昇した、
DESATコンパレータの はHIGHになり、RSラッ
チのクロックr をトリガします。このような0が発生すると、Q_NOT の後方エッジはサイ
クルEで自的に終¼します。その結果、SiC
MOSFETのゲートドライブは、)$zフォールト時に比£する時 だけ的に減します。
200 mAの流源は、D1Ö端のO方hMoを«測すると8時に、SiC MOSFETのオンタイム期 DにR1 Ö端のMoがVDSから独立した\になるのに なきさです。必要なは、DESATピンを
グランドに接続すれば、DESATN機能を無5にすることができます。,に、DESATピンがフローティ
ング状態のままであったり、R1が0によって>
になったは、200 mAの流源から20 kWの抵抗に流が流れ、DESATコンパレータの)¢8r に
4 Vの/がされます。この条?が発生する

チャージポンプ - VEE (VEESET)

NCP51705は、'の正源でします。
'のVDD源によるということは、5のVEE をゲートドライバICで生成する必要がある
ことを意cします。必要な5のVEE レールを生成するために、スイッチトキャパシタチャージポン
プを(用するのは自然なS択肢です。チャージポン
プを構成するために、¯様なオプションがあります。³な"Bは、(移Dに精fのÈ/Hを維持し、 なスイッチング波数でしてコンデ
ンサのサイズを+減し、¦q点数をなくして、コスト×減とI性hを現することです。
Figure 11に示すチャージポンプの機能ブロック¸から かるように、5のVEEレールの生成には3の¦ コンデンサしか必要ありません。チャージ
ポンプの 段は本的に、ブリッジを構成している2のPMOSおよび2のNMOSスイッチで形成されています。

www.onsemi.jp
10

5

VEESETがSGNDに接続されるは、VEEをPGNDに接続する必要があることに注意してください。
このモードの 、VEEのB UVLO機能もそれに応じて無5になります。
チャージポンプを無5にする'方で、¦ の5
VEE レールの(用をC能にするの構成も(用できます。このオプションを(用すると、−VEE < OUT< VDDのスイッチングがC能になり、チャージポン
プがスイッチングしないため、ICの消 をわず
かに節約できます。VEESETをSGNDに接続した状態
で、¦ の5レールをVEEとPGNDの に直接接続できます。注意点として､VEESETが0VでVEEのBUVLOは無5になっているため、NCP51705はVEEのレベルが«期範lBにあるかどうか把握していません。
この簡なVEESET'整機能により、最@の¦q点数で最の柔Y性を現するとともに､SiC
MOSFETの最¥の要?を満たすことができます。ÙÚのために、VEESETの構成方法をTable 3に要約します。

NCP51705
VEE Charge
Pump

VEESET
VDD

GLDO

LDO
9V
6

CCH

VCH
P

P

N

N

ID

SiC
Drive
(SINK)

VDS
14

Q1

13

OUTSNK
C

C

7

VEE
8

CF

11

12

CVEE

Figure 11. NCP51705 VEE Charge Pump

¦ フライングキャパシタCF は、¸に示すように、ブリッジのPレッグのD点を接続しています。
り替えのタイミングは2の¹PMOSデバイスが8時にU し、C f のÖ端にV DD が発生したときです。8様に、2のo¹NMOSデバイスが8時にUし、CFのÖ端に−VEEが発生したときも/当します。
スイッチング波数はB で390 kHzに/されており、2の¹PMOSデバイスは2のo¹NMOSデバイスと)8期でスイッチングを行います。チャー
ジポンプのスイッチング波数を+減することが望ましいアプリケーションに1しては、290 kHz波数とIC短絡オプションも(用できます。
VEEはVCHで/したにÈ/Hされます。このはVEESETでプログラムされるB +ドロップ
アウトレギュレータ(LDO)で決/されます。
VEESETで発生するは、B LDOで見られる
ゲイン(G LDO )に応じて{します。VEESETをフローティング状態にした(VEESETからSGNDに100 pFバイパスコンデンサの接続を推)、V EE は
−3 VのÈ/Hに/されます。VEE が−5 Vの、VEESETピンをV5V(ピン23)に直接接続する必要があります。VEESETを、9 V〜VDD のØ意のに接続した、VEE はクランプされ、−8 Vのチャ
ージポンプ最@にÈ/Hする/になります。
チャージポンプはVDD > 7.5 Vの時点で­します。
VEE レールが搭NしているB >/UVLOは、プログラムしたVEE\の80%に/されます。VDDとVEEはそれぞれ、独立したUVLOによって監@されているので、NCP51705はÖ方のレールが特/のSiC MOSFET5荷にとってÈJとみなされる4
範lBにÌまっていることを°BなくDEできます。
¨わりに、チャージポンプをJ3的に無5にする
ことで、0 V < OUT < VDD のスイッチングを現できます。VEESETをSGNDに接続すると、チャージポ
ンプが無5になります。チャージポンプが無5の状
態で 、V EE をPGND に 直 接接 続 し た  、  は
0 V < OUT < V DD の範lでスイッチングします。

Table 3. SEMICONDUCTOR MATERIALPROPERTIESVEEVEESET

COMMENTVEE(UVLO)

VDD

9 V < VEESET < VDD−8 V−6.4 V

−5 V

−4 V

OPEN

V5V
Add CVEE (100 pF) fromVEESET to SGND

−3 V

−2.4 V

GND

Remove CVEE andconnect VEE to PGND

0V

NA

GND

Connect VEE toexternal negative
voltage supply

−VEXT

NA

プログラマブル)*ロックアウト − UVSET

ゲートドライバICのUVLO機能は、MOSFETのNにとって要であり、VDDが既知のスレッショル
ドを[えるまで を無5にします。この機能は5荷をNするだけでなく､されているVDDがターンオンスレッショルドをっていることをコントローラに確Dします。SiC MOSFETには@さいgm\が しているので、最 なUVLOターンオン
スレッショルドは、｢1つの\ですべてに ｣というものではありません。VDDが@さい状況でドライバ がスイッチングすることをDめる方\は、ヒートシンク、ÜÝ、VDDスタートアップ時 にÇづ
き、特/のSiC MOSFETにとって有であっても、Óの製qではT¤C能というもあります。最なUVLOターンオンスレッショルドは、VDD レールの生成方法によっても異なるC能性があります。' の源システムはÉ用のハウスキーピン
グバイアス源を採用しているもあり、またFigure 13にdたVDD ブートストラップ手法にしているもあります。

www.onsemi.jp
11

HV

NCP51705は､プログラマブルUVLOターンオンス
レッショルドによってこのニーズを満たします。
このスレッショルドはUVSETとSGND に1本の抵抗を(用して/できます。Figure 12に示すように、
UVSETピンはB で25-mAの流源によって=されており、直ゲインは6です。
UVSET 抵 抗 で あ るR UVSET は 、 式(8) の / 義 に 従い、Þ望のUVLOターンオンであるVON にわ
せてS/します。
R UVSET+

V ON
6

VCC/VDD

HV
PWM
17 VON9 VOFF(eq. 8)25 mA

NCP51705
UVSET Function

VDD
NCP51705
VON<VON(PWM)
VOFF=VON−1 V Q1

C

Figure 13. PWM Bootstrap Start−Up Example
V5V

(HV)スタートアップ機能を搭Nし、VON =17 VおよびVOFF = 9 Vの>/UVLOスレッショルドを採用したPWMコントローラを示します。HVをすると、HV = VON = 17 VのときにB パススイッチ
が>になり、PWMコントローラはCVCC からスタートアップ流を引きします。この期 D、CVCCは放され、トランスのブートストラップá線でを形成するためにQ1がスイッチングを>­しなけ
ればなりません。このにより、RUVSETを じてプログラムできる、T¤VONに4約が"されます。
UVSETは、PWMコントローラのUVLO VON より@
さい\に/する必要があります。スタートアップに するこれらのZ細をFigure 14に¸示します。ここで、PWMのスレッショルドを]、NCP51705のを&で示します。

25 mA

G UVSET
=6

UVLO

VCC

UVSET

RUVSET
24

Figure 12. NCP51705 UVSET Programmable UVLO

V ON の \ は 、 FFigure 1に 示 し た よ う なSiC
MOSFETの 特性曲線からß断されます。VGS がわずかに+oしても、SiC MOSFETのオン抵抗はきく§するので、T¤C能なUVLOヒステリシス
は@さくなければなりません。この理由から、
NCP51705は1 Vの>/ヒステリシスを(用しているので、ターンオフVOFFはFに/したVONより
1 V+くなります。
É用のハウスキーピングバイアス源をB蔵した
源の、源システムがソフトスタートを行する±または0復のため»:する±に、VDD
は目的のVONスレッショルドをることが想/されます。このようなシステムでは、1 VのUVLOヒス
テリシスが望ましく、スタートアップへの+慮がで影をàえることがあってはなりません。ただし、Figure 13に示すように、源システムによってはで:し、ついでブートストラップá線から9られるVDDでするもののあります。

V

V PWM(MAX)27

VSIC(MAX)
VBOOT(REG)2220
V PWM(ON)1716

17 VON/16 VOFF
12 VON /11 VOFF

12
11
9

V BOOT(MIN)0t1

V PWM(OFF)t2

Figure 14. Bootstrap Start−Up Timingwww.onsemi.jp
12t現C能な最のVGSでSiC MOSFETのスイッチン
グを行うために、PWMコントローラのUVLOターン
オンに%い\にVONを/することが望まれます。
この/にâうトレードオフは、Dt (t2−t1)の期 DにEÔDV = 1 Vになることです。CVCCからの放に して、EÔが)Fに@さいので、Q = CVの式
でVが+oした状況でQをきくするには¤6コン
デンサが必要です。£えば、スタートアップ流が1 mAとã/すると、Dt = 3 ms、DV = 1 Vになり、
CVCC として、3 mFのコンデンサが1必要になります。,に、VONを、最@ブートストラップ放
VBOOT(MIN) より1 Vい\に/した、CVCC はよりきいEÔDV(17 V − 11 V)にわたって放できるので、はるかに@さい¤6のコンデンサを(用できます。8じ流\の1 mAを想/すると、Dt = 3 msになり、DV = 6 VをT¤すると、必要なコ
ンデンサ\CVCCは500 nFに減します。つまり比率は1/6です。ただし、VGS = 11 VでSiC MOSFETがス
イッチングすると、かなりきなペナルティが"されるC能性があります。明らかに、スタートアップ±にNCP51705にバイアスをするのが望ましい手法になります。

IN+

19 VDD

20 VDD

21 SVDD

24 UVSETXENIºは、VGSの,数に相当する5 Vのデジタル表現です。ドライバの｢ステータス｣をÃÄする目的
として、このIºはSiCのゲートから派生しa
播A延が¥に減しているので、PWMr よりも
精fと考えられます。このIºの意¸は、ハーフブリッジ源トポロジーでフォールトフラグとして(用したり、またクロスU (オーバラップ)N機
能を装するためのÇ準となる8期Iºとして(用することです。XENがHIGHのときはFに、VGS は
LOWであり、SiC MOSFETオフになります。したがって、XENとPWMr IºのÖ方がHIGHの、フォールト条?が検されäらかの1Ëが望ましい
は、デジタル形式で1Ë方法を²り当てることができます。

23 V5V

デジタル.と01 – XEN

22 DESAT / CSDrMOSのような^歩がC能になったのは、1応する+Hによるものです。
コンバータの `では、沿3および空 _V な ど の 最 @ I 要 ? の た め に 、  性 能SiC
MOSFETがTO−220やTO−247などの+性能パッケー
ジにとどまっていました。これらのパッケージにはaçな績があり、Uèにわたって業界標準となってきました。これらはP種産業 `アプリケーショ
ンに最 で、é牢性とヒートシンクが¤易という点がありますが、リード端3やB ボンドワイヤがUくなるためÁ生インダクタンスがきくなります。SiC MOSFETは現、このようなÁ生インダクタ
ンスがで、シリコントランジスタが想/していなかった熱ストレス、波数、dV/dtレートに直3しています。あえてbうならば、SiCはディスクリートパッケージの»考をêしています。
ディスクリート qのは/当しませんが、SiC
ゲートドライバは、+コンバータhけドライバ
でも8じパッケージングの^歩をフルに活用することができます。NCP5170のダイは、Figure 15に示す
ように熱特性にpれた4 × 4 mmの24ピンMLPパッケージにÌ納されています。

1

18 OUTSRC

2
XEN

3

SGND

4

17 OUTSRC
16 PGND

NCP51705(Top View)

15 PGNDVEESET 5

14 OUTSNKVCH

13 OUTSNKVEE 12

9PGND

VEE 118

PGND 10

7
C+

C−

6

Figure 15. NCP51705 24 pin, 4  4 mm, MLP
Packaging and Pin Out

流を流すパワーピンはすべて、2本装の形でICのëT に+置されています。ピンの2本装に
えて、B でも2本のボンドワイヤを(用して2本のピンをダイに接続する方法で、C能な最@のイン
ダクタンスを成しています。+ のデジタルIºはすべて1本装の形でICのìT に+置され､PWMまたはデジタルコントローラへのÙで直接的なインタフェースを提µしています｡
NCP51705パッケージのî3には、気的に絶縁された熱aUYのdパッドがあります。このパッド
はPGNDやSGNDには接続されておらず、放熱のためにサーマルビアを して絶縁されたe箔PCBランドに接続するためのものです。
放熱が°Bになる、消 に する次の4つの支+的要に特に注意する必要があります。
1. ¦ SiC MOSFETの=には、OUTSRCとOUTSNKの損が します。
これらはゲート荷に する損であり、

パッケージ

WBGTUKの登により、コンバータを、+(100 V未満)スイッチング波数にかなり%い波数でさせることがC能になりました。+コンバータの、å日見られるスイッチング性能を成するうえで、TUKパッケージの^Hが
要な役²を演じました。リードレスパッケージは、
シリコンMOSFETパッケージの^Hにâって、Ö3
放熱、クリップボンディング、熱特性にpれたパワーパッケージ、+インダクタンスなどの特Uを現しています。8様に、ゲートドライバICパッケージのサイズも¥に縮@されました。ドライバ¹でÁ
生インダクタンスを最@Hするには、ダイとリード
端3の_V短縮やボンドワイヤ接続を、モールド
リードレスパッケージ(MLP)で現することが要です。ドライバとMOSFETのæ パッケージH(DrMOS)は、Á生インダクタンスの+減、5率h
、ボード3積の縮@を目指す最新ステップです。

www.onsemi.jp
13

スイッチング波数に比£します。
スイッチング波数をoげると、消 が減します。
2. VDDとV5Vの にあるLDOは、最20 mAの
流をµ給できます。
V5Vにデジタルアイソレータやフォトカプラ
へのバイアスµ給j¦の5荷をàえないでください。
3. VDDとVCH にあるLDOはB チャージポン
プの' です。
4. ｢チャージポンプ・VEE (VEESET)｣セクシ
ョンで明したように、B チャージポンプのパワースイッチを無5にし、¦ 5源バ
イアスに置き換えることができます。

−4 Vのとき、VDD > 12 V (VDD = 15 V)でも は有5になります。また、ほぼ100 msにわたって、OUT(VGS)が20 V未満であることにも注意してください。
VDDスタートアップのdV/dtレートに応じて、この時はよりUくなるC能性があります。したがって、
UVSETをプログラムするときはSiC MOSFETの熱的ストレスを考慮する必要があります。

システム
VDD > 7 Vの、/したUVLOスレッショル
ドを[えるまで､f止流は直線的に§します。
Figure 16に示した]い線は、r がされていな
い(スイッチングなし)、VDD(UVLO) = 12 V、V5Vレギ
ュレータが無5荷のにおけるVDDとIDDの Lを示します。7 V < VDD < 22 Vの、IDDの測/\は0.6 mA < IDD < 2.3 mAの範lBでした。D にある
ほぼな線は、VDD がUVLOスレッショルドを[えるときに、IDD 流が約1 mA§することを示しています。
&い線は、B チャージポンプを無5にした状態
で、100 kHz、50%のパルスr をIN+にした状
況を示しています。¨表的なSiC MOSFETの等_rである、4.99 W + 2.2 nF5荷を(用しました。
¦ のソース抵抗とシンク抵抗は3Wでした。12 V <V DD < 22 Vの、I DD の測/\は3.7 mA < I DD <5.5 mAの範lBでした。

Figure 17. CH1−IN+, CH2−VDD, CH3−OUT, CH4−VEE;
VDD(UVLO) = 12 V, VEE(UVLO) = −4 V

Figure 18に8じスタートアップ波形を示します
が、このときはUVSET = 3 V (¸示せず)であり、VDD(UVLO) = 18 Vと8じことを意cします。この、VDD = 18 Vのとき、VEE < −4 V (VEE = −5 V)です
が、OUT(VGS)は有5になります。どのUVLOが支+的になるかは、VDDとVEEを組みわせたときのdV/
dtレートによって決まります。要なポイントは、
V DD が1応するUVLOスレッショルドをり、
かつVEE が1応するUVLOスレッショルドをoる
までは、NCP51705の が無5になることです。
Figure 17に比べて、よりいUVLO/\がOUT(VGS)に影をぼし、最ðのOUTパルスが20 Vおよび−5 V|%で発生することに注意してください。

NCP51705, VDD vs IDD
I_V5V = 0 mA, OUT_Load = 3 W + 4.99 W + 2.2 nF
25

20

VDD (V)

15

10
Non− Switching
0 V<OUT<VDD, 100 kHz, 50%

5

0
0.0

1.0

2.0

3.0

4.0

5.0

6.0

IDD(mA)

Figure 16. VDD versus IDD,
Non−Switching versus Switching

Figure 17に示すスタートアップ波形は、VDD のより±にIN+が発生していることを表しています 。V DD は0 V か ら20 V に  昇 し ま す 。 こ の と き
UVSET = 2 V(¸示せず)であり、VDD(UVLO) = 12 Vと8じことを意cします。VEE は−5 VでÈ/Hするよ
うに/されており、VEESET = V5V(¸示せず)は、
VEE(UVLO) = −4 Vと8じことを意cします。VEE =Figure 18. CH1−IN+, CH2−VDD, CH3−OUT, CH4−VEE;
VDD(UVLO) = 18 V, VEE(UVLO) = −4 V

www.onsemi.jp
14

NCP51705のB チャージポンプの4御ループは+であり、その影はFigure 19に示すように、VEEのスタートアップDに-測されるわずかなアンダシ
ュートと400 msまでの補正という形で現れます。
400 ms経2後は、VEEは−3 V、−5 V、または−8 VのÈ/H/ポイントに整/します。

の減衰は+ですが、UVLO_OFF後にスプリアスパ
ルスやグリッチなしで、最後の パルスのクリー
ンな終¼も-ñできます。

Figure 21. CH1−IN+, CH2−VDD, CH3−OUT, CH4−VEE;
Shut−Down, VDD_UVLO(OFF) = 17 V

ターンオンa播A延は、IN+の立ちがり90%時点
からOUTの立ちがり10%時点までの Iで測/されます。SiCドライバはよりいVDD でします
が、TのMOSFETのa播A延はV DD = 12 V時の
1 nF 5 荷 の ス イ ッ チ ン グ で < / さ れ て い ま す 。
Figure 22に、これらの標準的なテスト条?oで測/したターンオンa播A延が19 nsであることを示しています。

Figure 19. VEE Start−Up

シャットダウンはグリッチのない滑な挙
です。Figure 20に示すように、OUTのスイッチング
がÌまり、5荷が接続されていないVEE に7従します。VEEが−5 Vから0 Vにする放時 は約300 ms
です。

Figure 20. CH1−IN+, CH2−VDD,
CH3−OUT, CH4−VEE; Shut−Down

Figure 22. CH1−IN+, CH2−VDD, CH4−OUT;
Rising Edge Prop Delay

Figure 20の時 gを拡した表示をFigure 21に示します。UVSETは3 Vに構成されており(VDD(UVLO) =18 V)、VDDのB UVLOヒステリシスはB で1Vに>/されています。 が無5のとき、VEE = −4.5 V(VEESET = V5V)にもかかわらずUVLOが−4 Vに/されているため、このは引き続きアクティブでカーソルE置は、VDD = 17 V (18 Vから1 Vのヒステリシスを減算)という\を明らかにしています。VDD

8様に、ターンオフa播A延はIN+の立ちoがり
10%時点からOUT立ちoがり90%時点までの Iで測/されます。Figure 23は、8じ標準的なテスト条?oで測/したターンオフa播A延が22 nsであることを示しています。Pエッジの 立ちがり時と立ちoがり時 は約5 nsです。

www.onsemi.jp
15

Figure 23. CH1−IN+, CH2−VDD, CH4−OUT;
Falling Edge Prop Delay

Figure 25. CH1−IN+, CH2−OUT, CH3−DESAT,
CH4−XEN; VDESAT = 7.5 V

DESATとXENの波形をそれぞれFigure 24とFigure25に示します。テストはICの検のみ( 段なし)
を目的として施したので､100 pFの>/コンデンサ
がDESATピンに接続されています。Figure 24に.N
した波形は、DESATが7.5 Vのスレッショルドをoっており、 F時に がスイッチングしていることを示しています。IN+波数が+oすると(オンタイムで§)、100 pFのDESATコンデンサはよりいへの´がTCされます。これをFigure 25に示します。ここで、DESATは7.5 Vのスレッシ
ョルドにしています。r がLOWにり替わる±に、 の後方エッジが終¼します。EÔの@さいDESATの立ちがりを(用して、OUTパルスの終¼時にグリッチが発生していないことを強'しています。スイッチング源アプリケーションでは､波ノイズフィルタリングために、DESATピン
で@¤6(100 pF未満)の¦ コンデンサを(用することができます。
XENIºはOUTIºの¢8です。ドライバが F状態とDESATフォールト状態のどちらでしているでも、XENIºが¢8OUTIºを正確に7従していることが¸示されています。

アプリケーション
SiC MOSFETは現IGBTが(用されているあらゆるアプリケーション `で応用できます。より'般的な用hとして、のスイッチング源、ハイ
ブリッドiや気自i用の´ò、気jkl
9、溶接機、レーザー、産業用機ò、温が
要な環óを挙げることができます。SiCにとって特に興c深い2つの `は、インバータとデー
タセンタです。DCのHは、+線のôさ、ジャンクションボックス、相接続のサイズ縮@に役立ち、最終的にU 損の最@Hによって5率hを現します。ほとんどの<模ômõ発システム
は現、1 kVのDCバスでしており、トレンドは
1.5 kVバスにhかっています。8様に、380Vの+
網を(用しているデータセンタは、DCを最
800 Vまで§¥することができます。
NCP5170を採用するいくつかのÇ本的なアプリケーション£をjoに示します。
ローサイドスイッチング

Figure 26に、NCP51705をローサイドスイッチング
アプリケーションで(用した最Eレベルの¸を示します。絶縁は¸示されていないので、コント
ローラとドライバ で直接インタフェースを確立していますが、このような接続がFにT¤されるとはりません。この¸は、いかにない¦q
点数で、I性とé牢性がいフル機能のSiCゲー
トドライブを現できるかを示している点で興c深いものです。また、必要なのは'VDDレールだけですが、｢ディスクリートSiCのゲートドラ
イブ｣セクションで明したディスクリートゲート
ドライブのスプリアス流パルスをn止するために、/格を50 V/nsjにする必要があります。É用の
補öハウスキーピング源からVDDレールをµ給しているは、1次¹と2次¹の の浮W¤6が)Fに@さいトランスをするために特な注意が必要です。

Figure 24. CH1−IN+, CH2−OUT, CH3−DESAT,
CH4−XEN; VDESAT < 7.5 V

www.onsemi.jp
16

ァン4御)、Eレベルのフォールト応答もデジタル
コントローラで行うことができます。Figure 27に示
すように、NCP51705からのV5Vを(用して、Pデジ
タルアイソレータの2次¹に をµ給できます。

SVDD

VDD

VDD

21

20

19
18
17
16

NCP51705(Top View)

SGND 4VEESET

22

V5V
23

IN+ 1
IN−
2
XEN 3

Controller

DESAT

UVSET
24

20 V

15

9

10

11

12

PGND

PGND

VEE

VEE

8

7

C−

C+

OFF
−3.5 V−5 V−8 V

OUTSRCCONTROLLER BIAS (3.3 V or 5 V)

ISOLATOR BIAS

20 V BIAS (isolated)

PGND
PGND

PWM_HS

14 OUTSNKOUTSNK
135VCH 6
VEESET=SGND
VEESET=OPEN
VEESET=V5V
VEESET=SVDD

OUTSRC

Digital Controller
FAULT_HS

XEN_HSENABLEPWM_LS

DigitalIsolators ISOLATOR BIAS

FAULT_LS

Figure 26. Low−Side Switching Example

XEN_LS

ハーフブリッジの

SiC MOSFETのより現的な(用法を、Figure 27に示すようなハーフブリッジ源トポロジーで見いだ
すことができます。 アプリケーションは、ハ
イサイドとローサイドのÖ方で絶縁YドライバをpÏするhがあります。これは暗o的に2のデジタルアイソレータを必要とすることを意cします。
絶縁ó界をまたぐIO6によっては、このようなアプ
リケーションに1して2次¹4御に して熱心なp;がなされるがあります。次の簡潔な£では、
IN+とIN−(イネーブル)の2つのIºだけがデジタルコ
ントローラからµ給され、XENはNCP51705からリードバックされます。XENは、ゲートドライブタイ
ミング、クロスU n止、デッドタイム'整、フォールト検を>発するためのタイミング情ÃのÇ礎として(用できます。えて、温f感知、熱管理(フIsolation
Boundary

Figure 27. Half−Bride Concept
:;(QR)フライバック

NCP1340B1コントローラとNCP51705 SiCドライバ
を(用して、300 V < VIN < 1 kVの^いr 範lでする100 WのQRフライバックコンバータをしました。このクラスのコンバータは'般に、ômõ
発や÷業用アプリケーションで見られますが、IGBT 段をベースとしている、スイッチング
波数は65 kHz程fになります。Figure 28に示す
¸はQRフライバックです。VIN = 300 Vで、波数は100%〜25%の5荷に応じて377 kHz < FS < 430 kHzの範lで{します。

www.onsemi.jp
17

Figure 28. 1000 V to 24 V, 100 W, 400 kHz, QR Flyback
www.onsemi.jp
18

の3¸とî3¸を1枚の画ùに掲Nしたほか、
サイズ比*の目的でTO−247パッケージもべています。

VIN = 300 Vの、ドレイン−ソースの波形
は、r と¢øされた のzになります。Figure 29に示す波形は、フルデューティサイクル (VIN = 300 V)でするコンバータに1応しており、SiC MOSFETのドレイン−ソース に720 Vのが発生します。V DS の立ちがり(移は約30 nsであり、dVDS/dt = 24 V/nsと8じことを意cします。NCP1340B1のQR4御を(用すると、VDSの立
ちoがりエッジで、ソフトなæ振(移とバレースイ
ッチング(最@VDSæ振での｢擬dZVS｣ターンオン)を
現できます。このことは]い波形で明確で確Dできます。QRフライバックはローサイドÉ用アプリケーションであり、dVDS/dtの立ちoがりエッジはæ振Yなので、SiC MOSFETが0 V < VGS < 20 Vの範lにおいていI性でスイッチングできます。ただし、Figure 28に示すデザインは−5 V < VGS < 20 Vの範lでスイッチングするようされており、わずかなゲート荷の§という@さな犠牲を払うこと
で、よりé牢なスイッチングを現します。

Figure 30. NCP5170 Mini EVB Schematic

Figure 29. CH3 = VDS, CH4 = VGS; VIN = 300 V, VOUT
= 24 V, IOUT = 4 A, FS = 377 kHz

NCP5170の<=けEVB

新<または既のにおけるNCP51705の性能q_を目的として、汎用のq_ボード(EVB)がされました。このEVBに 段はÒまれておらず、また特/のトポロジーÉ用ではないことから汎用的なものです。ローサイドまたはハイサイドのどのスイッチングアプリケーションにでも(用できます。ブ
リッジ構成の、トーテムポールタイプのドライブ構成で、これらのEVBをPSiC MOSFETに2枚またはそれj(用することができます。このEVBは、
アイソレータ + ドライバ +TO−247ディスクリート
モジュールと考えることができます。EVBの¸
をFigure 30に示します。
注目点は)Fにコンパクトなとなっており、
TO−247 SiC MOSFETのリード端3をプリントÇ板(PCB)に直接接続できることです。Figure 31に、EVB

Figure 31. NCP5170 Mini EVB –Top View (35 mm x 15 mm)

既の源にマウントし、TO−247の±3に(用C能なPCB#tがする、Figure 32に示す
ようにメイン源ボードにEVBを水にÐり|ける
ことができます。C能な、この方法がrの良いマウント方法になります。

www.onsemi.jp
19

VIN

Option – Cut T0−247 gate lead
T0−247SiC
PWM Input(flying lead)
Kaptontape

L1

Mini EVBSide View

S

VIN

Main
PCB

T0−247SiC

T0−247SiC
Mini EVB
Kapton tapeS D GMini EVB
Main
PCB

L1
VL1

S D G

VL1

D1

DUT

Figure 32. Horizontal EVB Installation

VAFG

メイン源ボードにきな qがあって水に装できない、第úのS択肢は、EVBをメイン
ボードに1してû直にÐり|け、T0−247パッケージと行になるようにするか、しsfを|けるようにします。このÐり|け方法は、ドライバがTO−247のドレインタブから放されるdV/dtの%くになるた
め、最良とはbえません。どちらのも、TO−247
パッケージの背3タブはdしたままであり、必要に応じてヒートシンクをÐり|けることもできます 。 Ð り | け 方 法 と   の Z 細 は 、 『EVB User
Guide』に掲Nされています。

U1

D1

DUT

U1

VAFG

(Turn−Off)(Turn−On)

VDD (20 V)
VGSt

VEE (−5 V)

IL1

t

IDS

t

Option – Cut T0−247 gate lead
Mini EVB T0−247
SiC
PWM Input(flying lead)

S
Side View

Main
PCB

T0−247SiC

T0−247SiC

Mini EVB

Mini EVB
Main
PCB

S D G

VDS

T0−247
SiC

t
tOFF

t ON

Figure 34. Double Pulse Test Circuit
and Waveforms

S D G

Figure 33. Vertical EVB Installation

目的のピークドレイン−ソース流を成できるよ
うに、最ðのパルスのオン時 を'整します。
オフ期 D、つまりフリーホイーリング期 DもIL1
がおおむね'/の\にとどまるように、インダクタを きくしオフ時 を 短くします。その後、8じ振¥のドレイン−ソース流で2番目のより短いパルスをします。このtu方式により、
的スイッチング、パラメトリック性能、デバイスのベンチマーキングを確立するのに必要なIDおよ
びVDSの精Êな4御がC能です。
ダブルパルスtu方式は、ゲートドライバ性能の特性q_にも(用できます。SiC、つまりDUTを>/したまま、さまざまなゲートドライブをU1として特性q_すると、その組みわせが新しい｢DUT｣になります。Figure 30およびFigure 31に示す
NCP5170 EVBと、Figure 35に示す簡潔なフォトカプ
ラゲートドライブの で、dV/dtとdI/dtのPスイッチ
ング性能を比*しました。

EVBは正;理r であるPWMIºを¶けrれるようにð期/されています(IN−はGND1に接続)。ただし、Þ望に応じてIN−をアクティブイネーブルとして簡に(用するか、あるいは¢8;理r として»/することもできます。ドライバの は、
0 V < VOUT < VDD の範lでスイッチングするように
±/された状態で荷されます。VEESETを»
/してVEE を−3 V、−5 V、−8 Vのり替えに、すべての接続と抵抗プレースホルダを(用できます。
最後に、UVSETオプションは17 Vターンオンを行うように±プログラムされていますが、この\はSiC MOSFETにとってÈJなレベルと考えられます。
パラメトリックMOSFETとIGBTはよく知られたダブルパルスtu
プラットフォームを(用して、パラメトリック特性
q_が施されます。ダブルパルスtu方法は、本
的に被tuデバイス(DUT)とみなされるローサイ
ドSiC MOSFETのゲート−ソース に2つのパルスをします。Figure 34に示すような、クランプJU性スイッチングに接続されているソケットに、
DUTを挿rします。

Figure 35. FOD8384 SiC Opto Gate Drive Circuit

www.onsemi.jp20

FOD8384フォトカプラドライバは、最30 VのVDDバイアスに耐えることができ､−5 V < VGS < 20 Vのスイッチングに最 となっています。Figure 8に示した£にdていますが、FOD8384ドライバは¾Jな
SiC MOSFETゲートドライブではありません。
したがって、2つのの で機能は8等ではな
く、tu結果と比*は的スイッチングにのみ/されます。
比*のために、Ö方ので測/したVGSの立ち
がり波形と立ちoがり波形をそれぞれFigure 36とFigure 37に示します。どちらのも1 Wのソースゲート抵抗とシンクゲート抵抗を(用しています。これらのゲートドライブのエッジは、VDSが600 Vで、IDが30 Aのときに、1.2 kVのSiC MOSFETを=する
状態を示しています。NCP51705の、VGSの立ちがりエッジは、−5 V < VGS < 10 Vでは純粋な抵抗性を示し、その後10 V < VGS < 20 Vでは¤6性RCが´されます。これはNCP51705の6 APKの流µ給とFOD8384 の1 A PK の流µ給の比*を示すものです。結果として、NCP51705のVGS 立ちがり時
は37.5 nsであり、8じtu条?oでのFOD8384の57.6 nsというスイッチング特性と比*できます。
8様に、NCP51705のVGS立ちoがり時 は25.2 nsであり、FOD8384の34.5 nsと比*できます。

Figure 37. VGS Falling Edge Comparison

にされたゲートドライバICは、+いソー
スインピーダンスとシンクインピーダンスを現しており、ゲートからSiC MOSFETのドレインを精
fで4御できます。次にSiC MOSFETできわめて自然なdV/dtを現するには、ドライバの インピー
ダ ン ス を 最 @ に す る こ と が ® C 欠 で す 。SiC
MOSFETの自然なdV/dt4は、RLO + RGATE + RGIに¢比£します。RLO が必要jにきい、SiC
MOSFETの自然なdV/dt4が+oします。これにより、このデバイスはdV/dtが引き:こすターンオンの影を¶けやすくなり、RGATE のS/によって成
C能なdVDS/dtの4御6を4することになります。
Figure 38に示すNCP51705のVDS波形は、純にRGAT
E を{更するだけで、dVDS/dtのfな4御を現できることを明らかにしています。RGATE = 1 Wの、dVDS/dt = 72 V/nsです。RGATE を1 Wから15 Wまできくすると、dVDS/dtは72 V/nsから68 V/nsに減します。この{Hは、必要に応じてよりきい
RGATEを(用して、)Fに微細な{H6でdVDS/dtを+減できることを示しています。

Figure 36. VGS Rising Edge Comparison

www.onsemi.jp
21

Figure 38. NCP51705 VDS Rising Edge,
Vary Gate Resistance

Figure 40. VDS Rising Edge Compare,
1 W Gate Resistance

FOD8384フォトカプラゲートドライバを(用して、8じuを施しました。Figure 39に示した波形から かるように、RGATEを1 Wから15 Wに{更すると、dVDS/dtのレート{Hは2:1をる²になっています。dVDS/dtの4御は、FOD8384ドライバの インピーダンスがきいため、RGATE の@さな
{Hによって、よりきい影を¶けます。また、比*するとNCP51705のdVDS/dtの立ちがりの方がより直線的であることが かります。

NCP51705でdVDS/dtの4御を有5にするの方法
は、V EE の5の振¥レベルを{更することです。
この{更は、Table 3に従ってVEESETピンを/す
るか、VEEにされる¦ DC5を(用して行できます。Figure 41の波形は、−6 V < VEE < 0 Vの範lでVEEを{更したときのdVDS/dtの{Hを示しています。0 V < VGS < 20 Vの、VDSが+い#tで強い¢極と¤6性性があることが かります。これはSiC MOSFETの残留ゲート荷が¾Jにターンオフされていないためであり、ターンオフ期 DにVGSを5に=することの要性を示しています。

Figure 39. FOD8384 VDS Rising Edge,
Vary Gate Resistance

Figure 40に示した波形は、RGATE = 1 Wのときに、8じ5荷を(用した−5 V < VGS < 20 Vの範lでのP
ドライバのスイッチングを表すVDS の比*を示しています。dVDS/dtのレートは72 V/nsと64 V/nsで!dしています。NCP51705は、よりpれた減衰と+振¥のリンギングを示しています。

Figure 41. NCP51705 VDS Rising Edge, Vary VEE

Pearson社の流プローブを(用してÐ得したドレイン流の測/\をFigure 42に示します。NCP51705の流はdID/dt = 3.2 A/nsで立ちoがっていますが、FOD8384のドライブに比べるとリンギングが減

www.onsemi.jp
22

自の特性の' に的を絞って明しています。SiC
MOSFETに する@さいgmつまり fのトランスコンダクタンスは、ゲートドライブの-点からすると特に3ýです。¯くのは汎用のローサイドゲ
ートドライバを(用しますが、SiC MOSFETを5率
的かつI性がい方法で=するのに必要な機能が欠けています。SiC MOSFETがkで^く採用されるには、ある程fドライバの(いやすさが Lしてきます。NCP5170は、5率的かつI性のい方法でSiC MOSFETを=するための簡潔な性能、
ソリューションを提µします。

しています。NCP51705のdID/dtは、Figure 37に示したVGS の立ちoがりエッジ波形と強い相 があります。

Steve Mappusは、米þニューハンプシャー州ベッドフ ォ ー ド を 拠 点 と す る オ ン セ ミ(onsemi) のAdvanced Power Conversionグループでチーフアプリ
ケーションエンジニアとして働く技術スタッフメン
バーです。彼は現の役職で、源コントローラと
MOSFETゲートドライブICに する技術>発を担当しています。航空アプリケーションでv用機および民 機Ö方の源を行った10èをÒめ、25èjにわたって源に従してきました。最%の15èは、パワーマネジメントTUKの `で働いており、システムエンジニアリングとアプリケーションエンジニアリングをÉwとしています。 心がある `として、 コンバータトポロジー、ソフトスイッチングコンバータ、8期整流、波
{換、WBGデバイス、 率補正などを挙げています。

Figure 42. ID Falling Edge Comparison

ダブルパルスtu方式は、ディスクリートパワー
TUKデバイスの的スイッチング性能を特性q_するのに従来から(用されてきたtu手Oです。
したVDS とð期のID はターンオンおよびターン
オフ期 Dも精fで4御できるので、この測/手法はクランプされたJU性スイッチングアプリケー
ションでゲートドライバICの性能をq_するためのI性のい方法とみなされてきました。

A
[1] “NCP5170 – SiC MOSFET Driver”, Datasheet,onsemi, August 2017[2] “NCP5170 Mini EVB”, User Guide,
onsemi, August 2017

まとめ
この料では、性能ゲートドライブをするRに考慮する必要がある、SiC MOSFET独

onsemi,, and other names, marks, and brands are registered and/or common law trademarks of Semiconductor Components Industries, LLC dba “onsemi” or its affiliates
and/or subsidiaries in the United States and/or other countries. onsemi owns the rights to a number of patents, trademarks, copyrights, trade secrets, and other intellectual property.
A listing of onsemi’s product/patent coverage may be accessed at www.onsemi.com/site/pdf/Patent−Marking.pdf. onsemi reserves the right to make changes at any time to any
products or information herein, without notice. The information herein is provided “as−is” and onsemi makes no warranty, representation or guarantee regarding the accuracy of theinformation, product features, availability, functionality, or suitability of its products for any particular purpose, nor does onsemi assume any liability arising out of the application or useof any product or circuit, and specifically disclaims any and all liability, including without limitation special, consequential or incidental damages. Buyer is responsible for its products
and applications using onsemi products, including compliance with all laws, regulations and safety requirements or standards, regardless of any support or applications information
provided by onsemi. “Typical” parameters which may be provided in onsemi data sheets and/or specifications can and do vary in different applications and actual performance mayvary over time. All operating parameters, including “Typicals” must be validated for each customer application by customer’s technical experts. onsemi does not convey any licenseunder any of its intellectual property rights nor the rights of others. onsemi products are not designed, intended, or authorized for use as a critical component in life support systems
or any FDA Class 3 medical devices or medical devices with a same or similar classification in a foreign jurisdiction or any devices intended for implantation in the human body. Should
Buyer purchase or use onsemi products for any such unintended or unauthorized application, Buyer shall indemnify and hold onsemi and its officers, employees, subsidiaries, affiliates,and distributors harmless against all claims, costs, damages, and expenses, and reasonable attorney fees arising out of, directly or indirectly, any claim of personal injury or deathassociated with such unintended or unauthorized use, even if such claim alleges that onsemi was negligent regarding the design or manufacture of the part. onsemi is an Equal
Opportunity/Affirmative Action Employer. This literature is subject to all applicable copyright laws and is not for resale in any manner.

ADDITIONAL INFORMATIONTECHNICAL PUBLICATIONS:Technical Library: www.onsemi.com/design/resources/technical−documentation
onsemi Website: www.onsemi.com◊

ONLINE SUPPORT: www.onsemi.com/support
For additional information, please contact your local Sales Representative at
www.onsemi.com/support/sales

www.onsemi.jp
23