製品仕様書

2.4GHz 低遅延通信モジュール
RM-240/241/241s
データシートVer 2.0.1

Ver 2.0.2

Page-1

製品仕様書

改版履歴

Rev.

日付

1.0.0

2009/2/10

小林

新規作成

2.0.0

2020/2/15

工藤

RM-240 と統合

2.0.1

2020/7/10

小林

Ver 2.0.2

作成者

Page

5,6

内

送信出力値と受信感度修正
FlashROM、RAM サイズ変更

Page-2容製品仕様書CONTENTSCONTENTS .......................................................................................................................................... 3
1.Introduction ........................................................................................................................................ 42.製品概要 .............................................................................................................................................. 4
3. H/W 仕様 ............................................................................................................................................ 5
3.1
3.2
3.3

RM-240 基本仕様 ........................................................................................................................... 5
RM-241/241s 基本仕様...................................................................................................................... 6
RM-240/PIN アサイン表.................................................................................................................. 7

3.4 RM-241-241s/PIN アサイン表 ......................................................................................................... 13
3.5

RM-240 外形図............................................................................................................................ 17

3.6 RM-241s 外形図 ........................................................................................................................... 184. メモリマップ ..................................................................................................................................... 194.1 理論メモリマップ .......................................................................................................................... 194.2

実メモリ空間マップ ...................................................................................................................... 20

4.3

スタック別ユーザー利用可能領域 ..................................................................................................... 20

5. RM-240 のアンテナ特性 ..................................................................................................................... 21

Ver 2.0.2

Page-3

1.Introduction

RM-240/RM-241/RM-241s は、IEEE802.15.4 規格に準拠した低遅延 2.4GHz 通信モジュールです。
チップアンテナを搭載した小型の RM-240 と、アンプを搭載して出力をアップした RM-241/241s の2 つのタイプがあります。
どちらのモジュールもデータ入力～送信～受信～出力までのフロントエンドの遅延が 5ms 以下で通信が可能です。(対向通信の場合)
RFLINK 独自開発した低遅延通信ソフトウェア(SimpleMAC24X)の他に、ZigBeePRO 通信ソフトウェアを搭載する事も可能です。

2.製品概要RM-240/RM-241/RM-241S は、2.4GHz 帯無線の双方向通信モジュールです。
RFLINK 独自仕様の IEEE802.15.4 準拠の MAC 通信ソフトウェア(SimpleMAC24X)を標準搭載しています。
低遅延通信機能の特長を生かすため、メッシュネットワークのホッピング数と経路計算を最低限に抑えた設計になっています。
その他ブロードキャストホッピング、経路指定通信などにも対応しており、1 つのネットワークに登録可能なノード数は、1 ノード/最大 65534 ノードです。
さらに 1 つのネットワーク内に、65534 種類の PAN アドレスの割り振りが可能です。
CH 数は、CH11(2405MHz)～CH26(2480MHz)までの 16CH が使用できます。

概念上の全体の登録可能台数
1ch あたり= 65534 台×65534(PAN)× CH 数(16)※実際に無線を行う場合、電波衝突により同時に通信可能な台数は別計算が必要です。

受信感度は、-98dBm。送信出力は、RM-240 は最大 7dBm(5mW)、RM-241/241s は最大 12.7dBm(19mW)で、いずれもソフトウェア設定により出力は-43dBm まで下げる事が出来ます。

Ver 2.0.1

Page-4

3. H/W 仕様
3.1

RM-240 基本仕様

項目

仕様内容

型名

RM-240

準拠法

IEEE802.15.4

周波数

2.4 GHz 帯

変調方式

DSSS/O-QPSK

最大転送速度

250kbps

レイテイシ

約 5ms 以下

チャンネル数16ch (2405MHz～2480MHz)

アンテナ

チップアンテナ

最大送信電力+8dBm (※ソフトにより変更可)

受信感度-100dBm

最大通信距離見通し約 100m～150m 地上 1.5m 間の対向通信時

指向性考慮

GPIO(24PIN) / ADC(12bit×6ch) / SPI(1ch) / I2C(1ch) /外部インターフェース

UART(1ch)※GPIO の PIN 数は内部ペリフェラルの使用状況により変動します

コアプロセッサ

EM357 (ARM Cortex-M3)

内蔵メモリ

FlashROM：192KB

コネクタ

Molex背面30pinコネクタ

環境

RoHS対応電源電圧

2.1～3.6V

消費電力

Ver 2.0.1

SRAM：12KB

送信時：43.5mA（MAX） 受信時：28.5mA
Deep スリープ時：0.8μA

動作温度－25℃～＋75℃

外形寸法

16.0mm(縦) × 10.0mm(横) × 2.5mm(厚み)

重量1ｇ以下電波法

TELEC 工事設計認証取得済

Page-5

3.2

RM-241/241s 基本仕様

項目

仕様

内容

型名

RM-241/RM-241S

準拠法

IEEE802.15.4

周波数

2.4 GHz 帯

変調方式

DSSS/O-QPSK

最大転送速度

250kbps

レイテイシ

約 5ms 以下

チャンネル数16ch (2405MHz～2480MHz)

アンテナ

RM-241/パターンアンテナ
RM-241s/u.FL コネクタによる外部アンテナ

最大送信電力+12.9dBm (※ソフトにより変更可)

受信感度-100dBm

最大通信距離見通し約 500m～700m

地上 1.5m 間の対向通信時

指向性考慮

GPIO(24PIN) / ADC(12bit×6ch) / SPI(1ch) / I2C(1ch) /外部インターフェース

UART(1ch)※GPIO の PIN 数は内部ペリフェラルの使用状況により変動します

コアプロセッサ

EM357 (ARM Cortex-M3)

内蔵メモリ

FlashROM：192KB

SRAM：12KB

コネクタ

13pinピンヘッダ×2列

1.27ピッチ（CH01132V100、CviLux製）

環境

RoHS対応電源電圧

2.1～3.6V

消費電力

Ver 2.0.1

送信時：43.5mA（MAX） 受信時：28.5mA
Deep スリープ時：0.8μA

動作温度－25℃～＋75℃

外形寸法31.1mm(縦) × 23.2mm(横) × 6.3mm(厚み)重量1.7ｇ以下電波法

TELEC 工事設計認証取得済

Page-6

3.3

RM-240/PIN アサイン表

Pin No01

記号I/O

内容PA3I/O

Digital I/O

SC2ｎSSELISPI slave select of Serial Controller 2TRACECLKO

Synchronous CPU trace clockO

Timer 2 channel 2 output

I

Timer 2 channel 2 input.

PA4I/O

Digital I/O

ADC4I

ADC Input 4PTI_ENO

Frame signal of Packet Trace Interface

TRACEDATA2O

Synchronous CPU trace data bit 2

PA5I/O

Digital I/O

ADC5I

ADC Input 5PTI_DATA

O

Data signal of Packet Trace InterfacenBOOTMODE

I

Embedded serial bootloader activation

TRACEDATA3O

Synchronous CPU trace data bit 3PA2I/O

Digital I/OOTimer 2 channel 4 output

I

Timer 2 channel 4 input.

I/O

TWI clock of Serial Controller 2O

SPI master clock of Serial Controller 2I

SPI slave clock of Serial Controller 2I/O

Digital I/OO

Timer 1 channel 3 output

ITimer 1 channel 3 output

TIM2_CH20203

TIM2_CH404
SC2SCLSC2SCLK

PA605
TIM1_CH3

Ver 2.0.1

Page-7

Pin No

記号

I/O

内容06

(NC)

－Not Connected

PB1

I/O

Digital I/O

SC1MISOO

SPI slave data out of Serial Controller 1

SC1MOSIO

SPI master data out of SerialController1

SC1SDA

I/O

TWI data of Serial Controller 1

SC1TXDO

UART transmit data of Serial Controller 1O

Timer 2 channel 1 output

I

Timer 2 channel 1 input

PB2I/O

Digital I/O

SC1MISOI

SPI master data in of Serial Controller 1

SC1MOSII

SPI slave data in of Serial Controller 1

SC1SCL

I/O

TWI clock of Serial Controller 1

SC1RXDI

UART receive data of Serial Controller 1

O

Timer 2 channel 2 output

I

Timer 2 channel 2 input

SWCLK

I/O

Serial Wire clock I/O with debugger

JTCKI

JTAG clock input from debugger

PC2I/O

Digital I/O

JTDO

O

JTAG data out to debugger

SWOO

Serial Wire Output asynchronous trace output to debugger

07

TIM2_CH108

TIM2_CH209

10

Ver 2.0.1

Page-8

Pin No

記号I/O

内容PC3I/O

Digital I/O

JTD1I

JTAG data in from debugger

PC4I/O

Digital I/O

JTMS

I

JTAG mode select from debugger

SWDIO

I/O

Serial Wire bidirectional data

PB0

I/O

Digital I/O

VREF

O

ADC reference output.

VREF

I

ADC reference input.

IRQA

I

External interrupt source A.

TRACECLKO

Synchronous CPU trace clock

TIM1CLKI

Timer 1 external clock input.

TIM1CLKI

Timer 2 external clock mask input.

11121314VDD_PADS

Pads supply (2.1-3.6 V)

15

VDD_PADS

Pads supply (2.1-3.6 V)

Ver 2.0.1

Page-9Pin No

記号I/O

内容PC0I/O

Digital I/O

JRSTI

JTAG reset input from debugger

IRQD

I

Default external interrupt source D

TRACEDATA1O

Synchronous CPU trace data bit 1

PC1I/O

Digital I/O

ADC3I

ADC Input 3SWO

O

Serial Wire Output output to debugger

TRACEDATA0O

Synchronous CPU trace data bit 0

PB7

I/O

Digital I/O

ADC2I

ADC Input 2IRQC

I

Default external interrupt source CO

Timer 1 channel 2 output

I

Timer 1 channel 2 input

PB6I/O

Digital I/O

ADC1I

ADC Input 1IRQBI

External interrupt source BO

Timer 1 channel 1 output

I

Timer 1 channel 1 input

PB5I/O

Digital I/O

ADC0I

ADC Input 0

TIM2CLKI

Timer 2 external clock input

TIM1MSKI

Timer 2 external clock mask input

161718

TIM1_CH2

19

TIM1_CH1

20

Ver 2.0.1

Page-10

Pin No

記号I/O

内容21(NC)－Not Connected

PC5I/O

Digital I/O

TX_ACTIVE

O

Logic-level control for ext Rx/Tx switch.

23nRESETI

Active low chip reset24

GNDGround25

GNDGround22

PA1I/O

Digital I/OOTimer 2 channel 3 output

I

Timer 2 channel 3 input

I/O

TWI data of Serial Controller 2O

SPI slave data out of Serial Controller 2I

SPI master data in of Serial Controller 2I/O

Digital I/OOTimer 1 Channel 4 output

I

Timer 1 Channel 4 input

I

External regulator open drain output

TIM2_CH326
SC2SDASC2MISO

PA727

TIM1_CH4

REG_ENVer 2.0.1

Page-11

Pin No

記号I/O

内容PB3I/O

Digital I/OOTimer 2 channel 3 output

I

Timer 2 channel 3 input

I

UART CTS Serial Controller 1O

SPI master clock of Serial Controller 1I

SPI slave clock of Serial Controller 1I/O

Digital I/OOTimer 2 channel 4 output

I

Timer 2 channel 4 input

UART_RTSO

UART RTS Serial Controller 1

SC1nSSELI

SPI slave select of Serial Controller 1

PA0I/O

Digital I/OOTimer 2 channel 1 output

I

Timer 2 channel 1 inputO

SPI master data out of Serial Controller 2I

SPI slave data in of Serial Controller 2

TIM2_CH328
UART_CTS

SC1SCLKPB4

TIM2_CH429

TIM2_CH130

SC2MOSIVer 2.0.1Page-12

3.4 RM-241-241s/PIN アサイン表Pin No

記号I/O

内容1GND

2nRESETI

Active low chip reset

PA1I/O

Digital I/OOTimer 2 channel 3 output

I

Timer 2 channel 3 input

I/O

TWI data of Serial Controller 2O

SPI slave data out of Serial Controller 2

I

SPI master data in of Serial Controller 2

I/O

Digital I/OOTimer 2 channel 1 output

I

Timer 2 channel 1 inputO

SPI master data out of Serial Controller 2I

SPI slave data in of Serial Controller 2(NC)－Not Connected

PB3

I/O

Digital I/OOTimer 2 channel 3 output

I

Timer 2 channel 3 input

I

UART CTS Serial Controller 1

O

SPI master clock of Serial Controller 1

I

SPI slave clock of Serial Controller 1I/O

Digital I/OOTimer 2 channel 4 output

I

Timer 2 channel 4 input

UART_RTSO

UART RTS Serial Controller 1

SC1nSSELI

SPI slave select of Serial Controller 1

PA2

I/O

Digital I/OOTimer 2 channel 4 output

I

Timer 2 channel 4 input

I/O

TWI clock of Serial Controller 2O

SPI master clock of Serial Controller 2I

SPI slave clock of Serial Controller 2TIM2_CH33

SC2SDASC2MISO
PA04

TIM2_CH1

SC2MOSI5

TIM2_CH36

UART_CTS
SC1SCLKPB47

TIM2_CH4

TIM2_CH48

SC2SCLSC2SCLK

Ver 2.0.1

GNDPage-13Pin No9記号111213I/O

Digital I/O

SC2ｎSSELISPI slave select of Serial Controller 2TRACECLKO

Synchronous CPU trace clockO

Timer 2 channel 2 output

ITimer 2 channel 2 input

PA4I/O

Digital I/O

ADC4I

ADC Input 4PTI_ENO

Frame signal of Packet Trace Interface

TRACEDATA2O

Synchronous CPU trace data bit 2PA5I/O

Digital I/O

ADC5I

ADC Input 5PTI_DATAO

Data signal of Packet Trace InterfacenBOOTMODEI

Embedded serial bootloader activation

TRACEDATA3O

Synchronous CPU trace data bit 3

PA6I/O

Digital I/OOTimer 1 channel 3 output

I

Timer 1 channel 3 output

PB1I/O

Digital I/O

SC1MISOO

SPI slave data out of Serial Controller 1

SC1MOSIO

SPI master data out of SerialController1

SC1SDA

I/O

TWI data of Serial Controller 1

SC1TXDO

UART transmit data of Serial Controller 1OTimer 2 channel 1 output

I

Timer 2 channel 1 input

TIM1_CH3

TIM2_CH1141516VCC18

Ver 2.0.1

VCC

SWCLK

I/O

Serial Wire clock I/O with debugger

JTCKI

JTAG clock input from debugger

PC2I/O

Digital I/O

JTDO

O

JTAG data out to debugger

O

Serial Wire Output asynchronous trace output toSWO

17

内容

PA3

TIM2_CH2

10

I/Odebugger

PC3

I/O

Digital I/O

JTD1

I

JTAG data in from debugger

PC4

I/O

Digital I/O

JTMS

I

JTAG mode select from debugger

SWDIO

I/O

Serial Wire bidirectional dataPage-14

Pin No

19202122

記号I/O

Digital I/O

VREF

O

ADC reference output

VREF

I

ADC reference input

IRQAI

External interrupt source A

TRACECLKO

Synchronous CPU trace clock

TIM1CLKI

Timer 1 external clock input

TIM1CLKI

Timer 2 external clock mask input

PC1I/O

Digital I/O

ADC3I

ADC Input 3SWO

O

Serial Wire Output output to debugger

TRACEDATA0O

Synchronous CPU trace data bit 0

PC0

I/O

Digital I/O

JRSTI

JTAG reset input from debugger

IRQD

I

Default external interrupt source D

TRACEDATA1O

Synchronous CPU trace data bit 1

PB7

I/O

Digital I/O

ADC2I

ADC Input 2

IRQC

IDefault external interrupt source CO

Timer 1 channel 2 output

I

Timer 1 channel 2 input

PB6I/O

Digital I/O

ADC1I

ADC Input 1IRQBI

External interrupt source B

O

Timer 1 channel 1 output

I

Timer 1 channel 1 input

PB5I/O

Digital I/O

ADC0I

ADC Input 0

TIM2CLKI

Timer 2 external clock input

TIM1MSKI

Timer 2 external clock mask input

PB2I/O

Digital I/O

SC1MISOI

SPI slave data in of Serial Controller 1

SC1MOSII

SPI master data in of SerialController1

SC1SCL

I/O

TWI clock of Serial Controller 1

SC1RXDIUART receive data of Serial Controller 1O

Timer 2 channel 2 output

I

Timer 2 channel 2 input

TIM1_CH1

2425

TIM2_CH226

Ver 2.0.1

内容PB0

TIM1_CH223

I/O

GND

GND

Page-15

【未使用の PIN に対する設定について】※RM-241/241s の場合

お客様でボードを製造された時に、未使用 PIN に対する設定で弊社からの推奨案は以下になります。

・H/W 対策

プルダウン設定

・S/W 対策

GPIO コンフィグレーションで出力設定+プルダウン【GPIO への印加電圧範囲】

Ver 2.0.147KΩ抵抗取り付け2.1V～3.6V

Page-16

3.5

RM-240 外形図

10 mm

2 mm

: E2616 mm

表

裏

Ver 2.0.1

Page-17側面

3.6 RM-241s 外形図

31.1mm

側面

表1.27mm

19.1mm3mm

23.2mm6.3mm※RM-241(パターンアンテナタイプ)も外形寸法は同じです。

Ver 2.0.1

Page-18

4. メモリマップ
4.1 理論メモリマップ

Ver 2.0.1

Page-19

4.2

実メモリ空間マップ

本モジュールに搭載可能な、実際の使用領域は、上記の様なメモリ配置になります。

4.3

スタック別ユーザー利用可能領域

ZigBeePRO 使用時

FlashROM

全体領域 128KB
システム 約 100KB
ユーザ

RAM

約 28KB

全体領域 12KBシステム 約 10KB
ユーザー 約 2KB

IEEE802.15.4-MAC 使用時

FlashROM

全体領域 128KB
システム 約 28KB
ユーザ

RAM

約 100KB

全体領域 12KBシステム 約 8KB
ユーザー 約 4KB

Ver 2.0.1

Page-20

5. RM-240 のアンテナ特性

Ver 2.0.1

Page-21

本ページ空欄