Proceedings of the 11th Annual Meeting of Particle Accelerator Society of Japan
August 9-11, 2014, Aomori, Japan

PASJ2014-SUP064

J-PARC 主リングの高繰返し化のための主電磁石プロトタイプ電源の開発
PROTOTYPE DEVELOPMENT OF J-PARC MAIN RING MAIN MAGNETS POWER
SUPPLY FOR HIGH REPETITION RATE OPERATION
Yuichi Morita#, A)

森田裕一#, A), 下川哲司 A), 佐川隆 B), 栗本佳典 A), 中村衆 A), 三浦一喜 A),, Tetsushi ShimogawaA), Ryu SagawaB), Yoshinori Kurimoto A), Shu Nakamura A), Kazuki Miura A)
A)High Energy Accelerator Research Organization (KEK)
B)
Universal EngineeringAbstract
Japan Proton Accelerator Research Complex (J-PARC) aims at achieving a MW-class proton accelerator facility.
One of the promising solutions for increasing the beam power is to fasten the repetition rate of Main Ring (MR) fromcurrent rating of 2.5 sec to 1 sec. However, in this scheme, the increase of output voltage and the power variation on theelectric system are serious concerns for main magnets. At the same time, current ripple reduction is required in order toincrease the beam quality for the hadron experiments. We have been developing power supplies which have potentials
to solve these problems and plan to replace the current power supplies with them. This paper introduces the design ofprototype power supply whose output power is ~1/500 of that of real scale B-magnet power supply, and also reports test
results.

1.

3.1

はじめに[1]J-PARC 主リングでは、ニュートリノビームラインへのビームパワーを増強するために繰返し周期を現状の 2.5 秒から 1 秒へ速める。高繰返し化に伴って、主電磁石電源では次の 2 点が問題となる。
（１） 出力電圧の増加（２） 主電磁石に蓄えられるエネルギーを１次側へ回生することによる系統の電力変動
さらに、ハドロン実験へのビームの性能向上のために、（３）出力電流フラットトップの低リップル化も求められている。これらの問題を解決するために新たに主電磁石電源を開発し、現行電源と入れ替える計画である。
本報告では高繰返し化及びビーム性能向上のための主電磁石プロトタイプ電源の開発を紹介する。

2.

プロトタイプ電源の概観を Figure 1 に示す。仕様
は Table 1 の通りである。回路図を Figure 2 に示す。
偏向電磁石電源実機と比較すると~1/500 の出力電力である。J-PARC MR 第 3 電源棟に設置して試験を行った。各盤の詳細を以下に紹介する。

高繰返し化のための電源開発[1]第 1 章で挙げた 3 つの問題を解決すべく、以下の特長を備えた電源を開発する。
（１） 負荷を 2 分割し、電源の出力電圧を抑える。
（２） フィルムコンデンサによるエネルギー貯蔵方式を採用し、系統の電力変動を抑制する[2][3]。
（３） 高速のチョッパを用いるあるいは複数のチョッパを並列多重することによりフィルタでリップルを小さくする。

3.

全体構成

プロトタイプ電源

第 2 章で述べた電源の開発の重要なステップとしてプロトタイプ電源を設計・製作し通電試験を行った。
___________________________________________# yuichi.morita@kek.jp- 1157 -Figure 1: Front view of prototype PS.
Table 1: Specifications of Prototype PS
Charging Voltage±560 V

Output Voltage~ ±50 V

Output Current

200 A (Flat Top)

Switching Frequency~ 4 kHzLoad

One Reference B-magnet(0.092 H, 46.3 mΩ)Proceedings of the 11th Annual Meeting of Particle Accelerator Society of Japan
August 9-11, 2014, Aomori, Japan

PASJ2014-SUP064

Figure 2: Circuit diagram of prototype PS.
3.23.4整流器盤

400V 系統の回路に加えて 200V 系統に接続された初充電回路から成る。初充電回路ではスライダックにより充電電圧を指定する。400V 系統の回路には400:300, 30kVA のトランスがあり、バンクコンデンサに供給する電圧は 300V ( 420Vpeak)である。
充電抵抗とバンクコンデンサで決まる時定数で初充電され、指定電圧（420V）まで達したらマグネットコンタクターで 400V 系統の回路に切り替わる。
3.3チョッパ盤

2012 年に KEK が開発した NPC チョッパ 3 台をFigure 2 のように直列にしている。NPC チョッパ単体の仕様及び回路図をそれぞれ Table 2, Figure 4 に示す。スイッチング素子には三菱電機社の IGBT(CM1000DUC-34NF) を用いている。青丸で囲まれたダイオードには当該 IGBT のゲート・エミッタ間を短絡してフリーホイールダイオードの機能だけを割り当てている。
Table 2: Specifications of NPC Chopper

バンクコンデンサ盤

コンデンサ単体の静電容量及び耐圧はそれぞれ 2mF, 2.5 kV である。3 台のチョッパそれぞれにつき 8台のコンデンサが並列につながっており、16 mF の静電容量となっている。Figure 2 のように、3 台のチョッパを Chopper 1, 2, 3 と呼ぶことにする。
Chopper 2 のバンクコンデンサは系統につながっているが、Chopper 1 及び Chopper 3 のバンクコンデンサは系統につなげていない。系統につなげていな
いバンクコンデンサをフローティングキャパシタと呼び、整流回路がないため変換器の台数が削減される。フローティングキャパシタは参考文献[4]に紹介されている方法で初充電され、その電圧は 350V である。よって、バンクコンデンサ全体の充電電圧はGND に対して正側、負側それぞれ 350+420/2=560Vである。
各バンクコンデンサの電圧は Figure 3 に示す回路をバンクコンデンサ直近に取りつけて測定している。
抵抗分割で 1/401 の電圧とし、絶縁アンプを通してADC で値を読んでいる。

Rating Voltage2 kV

Rating Current

200 A

Switching Frequency

4 kHz

Figure 4: Circuit diagram of NPC chopper.
3 直列にすることで電源を高耐圧化している。また、Chopper 2 の中性点を GND に落とし、その正側と負側にそれぞれ Chopper 1, Chopper 3 を配することで原理的にコモンモード電流が流れない構成となっている[1][5]。
3.5Figure 3: Voltage measurement of bank capacitor.

フィルタ盤

回路図を Figure 2 に示した。偏向電磁石電源実機のシミュレーションから、5kHz でのボード線図が60dB であれば 5kHz のフラットトップ電流リップル- 1158 -Proceedings of the 11th Annual Meeting of Particle Accelerator Society of Japan
August 9-11, 2014, Aomori, Japan

PASJ2014-SUP064

を 1x10-6 以下に抑えられることがわかったので、この値を満たすように各素子のパラメータを決定した。
ボード線図を Figure 5 に示す。

Figure 7: Reference current and reference voltage.

Figure 5: Bode diagram of output filter.

3.6

制御[4]

制御の概略を Figure 6 に示す。出力電圧 Vout は、負荷の抵抗値を R, インダクタンス値を L, 出力電流を I とすると式(1)で表される。

Vout  LdI
 RI
dt

4.

通電試験

4.1

1Hz 運転Table 1 に示した条件で繰返し周波数 1Hz の運転を行った。

(1)

Chopper 1, 3 は緑の線で示されているように、それぞれ負荷のインダクタンス成分起因の出力電圧の45%を負担する。この制御は電圧フィードフォワードである。Chopper 2 は紫の線で示されているように残りの成分起因の出力電圧を負担する。この制御は電流フィードバックである。
すなわち、出力電圧が大きくなる電流の立上り及び立下り時には Chopper 1, 3 による駆動が主であり、出力電圧が RI のみとなるフラットトップ時にはChopper 2 のみによる駆動となる[1]。
電流指令値及び電圧指令値には Figure 7 に示す波形を用いた。

Figure 8: Measurement of output current, voltage, andfloating capacitor voltage in 1Hz operation.

Figure 6: Control diagram.

Figure 8 の上図に出力電流とフローティングキャパシタの電圧を示す。ここで C1, C3 はそれぞれChopper 1, 3 に接続しているフローティングキャパシタを表す。電流立ち上がり時には静電エネルギーが磁気エネルギーに変わるのでキャパシタ電圧が下がり、電流立下り時には磁気エネルギーが静電エネ- 1159 -Proceedings of the 11th Annual Meeting of Particle Accelerator Society of Japan
August 9-11, 2014, Aomori, Japan

PASJ2014-SUP064

ルギーに変わるのでキャパシタ電圧が回復しているのがわかる。Figure 8 下図は当該試験時の出力電圧値である。
4.2

フラットトップの 1 秒間の電流偏差の FFT をFigure 11 に示す。

入力電力及び出力電力の測定

プロトタイプ電源通電時の入力電力 Pin と出力電力 Pout を測定した。当該試験時の出力電流は Figure9 に示す波形である。Pin は 400V ラインの U, V, W
相の線電圧 VlU, VlV, VlW、相電圧 VpU, VpV, VpW を測定し、線電流 IlU, IlV, IlW を相電流 IpU, IpV, IpW に換算して式(2)に従って求めた。

Pin  VpU I pU  V pV I pV  VpW I pW

(2)

Pout は出力電流と出力電圧の積として求めた。結果を Figure 9 に示す。出力電流の立上り立下り時にPout が 10kVA 以上のピーク値を持っているが、この電力はほぼフローティングキャパシタから供給されるので Pin は変動が小さい。フラットトップ時はChopper 2 のみが動作するので Pout と Pin は一致している。

Figure 11: FFT of output current.
~1.5kHz にピークが見えるが、このピークは測定系起因であり、実電流及び実磁場には現れない。
よって全ての周波数範囲で 1x10-6 以下となった。
4kHz のピークはスイッチング周波数である。
4.4

フラットトップ時の磁場偏差

Figure 12 のように、負荷として用いている基準電磁石の磁場偏差をピックアップコイルにより測定した。ピックアップコイルの寸法及び巻数は Table 3に示す通りである。

Figure 9: Result of input and output power measurement.
4.3

フラットトップ時の電流偏差

フラットトップ（200A）での電流偏差を測定した。
このときの出力電流は Figure 10 に示した波形である。
同図中の赤線は電流偏差の測定値であり、フラットトップ電流 200A で規格化された値である。

Figure 12: Setup of B-field measurement.
Table 3: Specifications of Pickup CoilWidth8 mm

Length7000 mm

Number of turns

10式(3)より、ピックアップコイルの誘導起電力の測定値から磁場が算出される。

V   NA
Figure 10: Current pattern and current deviation.

dBdt(3)

ここで、V はピックアップコイル端子間の誘導起電力、N は巻数、A は断面積、B はピックアップコ- 1160 -Proceedings of the 11th Annual Meeting of Particle Accelerator Society of Japan
August 9-11, 2014, Aomori, Japan

PASJ2014-SUP064

イルを貫く磁束密度である。測定した磁場偏差をFFT したグラフが Figure 13 である。FFT 区間は
Figure 10 と同じ 1 秒間である。

Figure 13: FFT of B-field deviation.
Figure 11 及び 13 より、4kHz のピークが約 1/20 に減り、~1.5kHz のピークが確かに磁場に現れていないことがわかる。磁場偏差に関しても全ての周波数領域で 1x10-6 以下となった。低周波域で 1x10-6 を超えているがこの領域では FFT の結果に精度がないためと考えられる。

上のための主電磁石電源を開発中であり、そのプロトタイプとして出力電力が偏向電磁石電源実機の~1/500 の電源を設計・製作した。J-PARC MR 第 3電源棟において基準電磁石 1 台を負荷として通電試験を行った。繰返し周波数 1Hz での定格運転を行い、バンクコンデンサへのエネルギー回生制御が設計通り行われていることを確認した。出力電流偏差の測定及びピックアップコイルによる負荷の磁場偏差の測定の結果、どちらもすべての周波数領域で 1x10-6以下であった。学習制御によりトラッキングエラーを補正し、電流立ち上がり時のトラッキングエラーをほぼ無くすことに成功した。
今後は実機相当の定格電力を有するチョッパユ
ニット及びコンバータを用いた電源の工場試験を行い、量産に向けて企業と開発を進める。
今後検討すべき試験項目として、出力電流の長時間安定性の評価、負荷を複数の電磁石にした場合の電流・磁場偏差の評価等がある。

参考文献[1] Y.Morita, et al., “Power Supply System of J-PARC Main
Ring Main Magnets for High Repetition Rate Operation”,
Proceedings of the 10th Annual Meeting of Particle
Accelerator Society of Japan, Nagoya, Aug. 3-5, 2013.
[2] C.Fahrni, et al., “A novel 60 MW Pulsed Power System
4.5 学習制御[4]based on Capacitive Energy Storage for Particle
Accelerators”, 12th European Conference on Power
トラッキングエラーを補正するために学習制御をElectronics and Applications, Aalborg, Denmark, Sep. 2-5,導入した。学習制御を導入する前と後の電流偏差を2007.
Figure 14 に示す。アベレージング回数は 20 回、学 [3] T.Isobe, T.Takaku, T.Munakata, H.Tsutsui, S.Tsuji-Iio and
習回数は 2 回である。出力電流立ち上がり時のト
R.Shimada, "Voltage Rating Reduction of Magnet Power
Supplies Using a Magnetic Energy Recovery Switch," IEEE
ラッキングエラーをほぼ無くすことができた。立下Transactions on Applied Superconductivity, vol.16, no.2,
り時は力行制御と回生制御が切り替わる箇所であり、
pp.1646-1649, Jun. 2006.
トラッキングエラーが残る。これはスイッチング素 [4] T.Shimogawa, et al., “Test demonstration of magnet power
子が矩形波を出力可能なゲート幅に下限があるためsupply with the floating capacitor method”, Proceedings ofである。しかし電流立下り時はビームが主リングか
the 2nd International Symposium on Science at J-PARC,
Tsukuba, Jul. 12-16, 2014.
ら取り出された後なので当該トラッキングエラーは[5]
Y.Kurimoto, et al., “Hybrid Control of Low and High
ビームに影響を及ぼさない。なお、Figure 10 の電流
Voltage Power Supplies for High Voltage and Low Ripple
偏差は学習制御後のものである。
Magnet Power Supply”, Proceedings of the 10th Annual
Meeting of Particle Accelerator Society of Japan, Nagoya,Aug. 3-5, 2013.

Figure 14: Tracking error suppression with leaning
control. Purple region indicates the period that beam
exists in MR.

5.

まとめJ-PARC 主リングの高繰返し化及びビーム性能向- 1161 -