2023
Systems Design Lab, School of Engineering,
The University of Tokyo
Annual Report

令和５年度
ISSN 2436-6552

東京大学大学院工学系研究科
附属システムデザイン研究センター
先端設計研究部門・先端デバイス研究部門（旧VDEC）基盤設計研究部門・基盤デバイス研究部門

年 報

Systems Design Lab, School of Engineering
The University of Tokyo 2023

Message from the Director of d.lab
東京大学大学院工学系研究科附属システムデザイン研究センター（d.lab）

黒田 忠広
Chris
Miller 氏が著した『CHIP
WAR』が多くの人に読まれています．副題にThe fight for theスピントロニクスやworld’s most critical
文部科学省が2月に「次世代X-nics半導体創成拠点形成事業」
を公募しました。目標は、technology とあるように，国家間の攻防の歴史が克明に描かれています．
フォトニクスから生まれる様々な機能デバイス、神経生理学や量子力学の知見を用いた新たなコンピューティン
CHIP WAR は一面でしかない，別の未来も描ける．そう考えた私は，『半導体民主主義』という原稿を書きまし
グ、トポトロニクスなどの新材料を用いた集積デバイスなど、異分野同士の掛け算（X）から生まれ、次（neXt）
た．
『半導体超進化論－世界を制する技術の未来－』とタイトルを変更して出版されています．

の時代を拓く全く新しい半導体の創生です。
この本で描いた未来像は以下のとおりです．
◇◇◇◇◇◇◇◇（あとがきより）新しい半導体が何であれ、求められるのはエネルギー効率の改善です。過去10年間にAIの計算量は4桁増
チ ッ プ ウ ォ ー
半導体民主主義と半導体戦争はコインの表裏である．私はこの本で半導体民主主義を描きたかった．
えたのに対して、汎用プロセッサのエネルギー効率は1桁しか改善していません。そこでGAFAMなどのプラッ
19世紀にビスマルクが「鉄は国家なり」と演説した．そして鉄は近代都市をつくり，兵器を生んだ．

トフォーマーは、
エネルギー効率の高い専用チップを開発するようになりました。しかし、専用チップの開発に
現代では半導体の技術覇権が争われる．
「半導体は国家なり」である．半導体が何をつくりだし，何を破壊するのか．私たちの創造力と知恵が試される．
要する時間と費用は増大するばかりです。AI技術は日進月歩ですから、1年かけて専用チップが開発された頃にチップメーカーは，次世代チップの生産をめぐって熾烈な争いを繰り広げている．
はすでに古い技術になってしまいます。プログラムを書くようにLSIを設計し、プログラムをコンパイルするよう
しかし，もはや一つの企業や国家では抱えきれないほどに半導体は巨大な技術集積体となりつつある．
グローバルコモンズにLSIを試作することで、ソフトと同様にチップもアップデートでき、開発・改良のサイクルを素早く（Agileに）
人類共有財産として考えるべきであろう．
あおする。これがDX時代の成長戦略です。
半導体戦争を煽るのではなく，チップネットワークを構築しなければならない．
技術はますます複雑化する．だから，木を見て森を見ずではいけない．森を育てること，つまり豊かな産業エコ
ところで、何が技術革新を加速させるのでしょうか？ それは「集団脳」だと、ハーバード大学の人類進化生物システムをつくることが，これからの世界の課題である．
学者であるジョセフ・ヘンリック教授は唱えます。つまり、集団が大きければ大きいほど技術進化が加速しやすそれを考えるうえでヒントとなったのが，植物だ．

くなるというのです。たとえば、太平洋の島々を調査すると、漁業道具の種類と島の人口の間には相関がありま
鮮やかに瑞々しく地球を覆いつくす植物．今日の地球をつくりあげた大革命は，植物が「花」を持ったことで引き起こされた．
す（論文：”Population size predicts technological complexity in Oceania”）。ネアンデルタール人より

花と昆虫の間に「共生」関係が生まれ，互いが互いを進化させる進化の応酬である「共進化」が起こったのである．
も小さな脳を持ちながらホモ・サピエンスがさまざまな道具を発明・利用してきた理由も大きな集団を形成でき花の誕生をきっかけに生き物たちの進化が一気に加速した．
たからだと考えられています。インターネットは77億人の集団脳を出現させました。そこで多くの人が集まるプ
ダーウィンが唱えた進化論では，生存に有利なものが生き残り子孫を残す．つまるところは，この世は競争．しかしながら，最新の科学で解明されようとしている生き物たちの隠された進化の仕組みは，競争するだけでなく互
ラットフォームこそが技術革新を加速する拠点となり得ます。
いを支え合う協力のルール，つまり「超進化論」である．
私たちは、「Agile-X 革新的半導体技術の民主化拠点」を提案しました。目標は、チップを設計する人口を10「半導体の森」を豊かにするためには，「花」を見つけることが大切であろう．そう考えながら，本書では「半導体倍に増やすこと。そのために、チップの開発・試作に要する期間と費用を1/10に低減できるAgile開発プラットの超進化論」を説いた．
モア

ムーア

モア

ザン

ムーア

フォームを創出します。
X-nicsの審査会で、Xは何でしょうか、と問われました。
世界を変えるイノベーションが“何まずは，高性能な半導体をいかに製造するかを
More Moore とMore than Mooreの観点で説明した．
モア

ピープル

次に，高性能な半導体で何を生み出すかをイノベーションの観点，すなわちMore People の観点で考えた．
か”は分かりませんが、“どこで”そのイノベーションが生まれるかは予想できます。それは、多くの人が集まるプ
半導体を競争の時代から共生・共進化の時代に進めるために，半導体の「花」を見つけることができるだろうか．
ラットフォームです。提案は採択されました。More MooreとMore than Mooreに加えて、More Peopleが半導体がグローバルコモンズになるためには，お金やムーアの法則以上のものが必要になる．
知価を生むと信じています。
それは，多くの人を惹きつけること．
More People だ．
◇◇◇◇◇◇◇◇
1点，アジャイルについて，補足します．
◇◇◇◇◇◇◇◇（1章4節「半導体の森～共生と共進化」より）

やがて，花は新しい能力を身につけた．

1

世代交代のスピードアップである．受粉から受精までに要する時間を1年から数時間に縮めた．これがすべての生物の進化を加速したのだ．
y = a（1+r）
n

これは複利計算の式である．rが利率でnが運用回数．元本のaが小さくても長く運用すれば将来価値が大きくなる．
n を1/t で置き換えれば，デジタル経済の基本式になる．t は開発のサイクルタイムである．この式は，チップの性能向上にも会社の成長にも当てはまる．
いいかえると，高速サイクルで改良を何度も繰り返すことが，デジタル経済の成長戦略である．改善率（r）よりも改善回数（n）を大きくすること，つまり開発のサイクルタイム（t）を短くすることが肝要である．
だからアジャイルなのだ．
◇◇◇◇◇◇◇◇
この本には，d.lab の基本思想が記されています．お手にとってご覧いただけると幸いです．

2

2023
Systems Design Lab, School ofEngineering,(VLSI Design and Education Center),
The University of Tokyo
Annual Report

C

O

N

T

E

N

T

S

巻頭言
ご挨拶 ………1
第1章

d.lab の紹介………………………………………………………………… 4

第2章

d.lab 事業の紹介と2022年度事業報告……………………………… 5

第3章

d.lab 概要…………………………………………………………………… 20

第4章

研究報告 －各研究室－…………………………………………………… 27

2.1 先端設計研究部門………52.2 先端デバイス研究部門………10
2.3 基盤設計研究部門………11
2.4 基盤デバイス研究部門………14
2.5 「アドバンテストD2T 寄附講座」活動報告………17

3.1
3.2
3.3

4.1
4.2
4.3
4.4
4.5

組織概要………20
人事報告………21
決算報告………25

全体概況………27
研究室構成員（2022年度）………28
研究概要………32
研究発表………46
特許，受賞等………79……………………………………………………………………… 82
付録（Appendix）
A. 旧 VDEC 事業関連………82
A.1 CADソフトウェアの整備………82
A.2 基盤設計研究部門におけるチップ試作支援の実施状況………83
A.3 セミナー………86
A.4 VDEC 発ベンチャー ………88
B. チップ試作結果報告………89
B.1 試作ラン別一覧………90
B.2 チップ種別一覧………94
B.3 各チップの詳細………97
C. Publication list………130
D. VDEC の利用規程・申し込みガイド………161
E. IPデータベースの整備………166

第1章

第

1﻿

章

1

d.labの紹介

1996年 に 大 規 模 集 積 シ ス テ ム 設 計 教 育 セ ン タ ー

体メーカーから汎用チップを調達していたのでは競争（VDEC）が設立されました．当時は，日本の半導体がに勝てない，そう考えた GAFA などの巨大 IT 企業が専世界の半導体市場（5兆円）の5割を占めており，即戦用ロジックチップの自社開発に乗り出したのです．

の紹介
d.lab

力となる人材が求められました．VDEC は，世界に類こうした時代のうねりの中で，東京大学は2019年ののない卓越した教育を行い，優れた人材を半導体産業

10月にシステムデザイン研究センター（d.lab）を開設

界に輩出してきました．

し，11月には TSMC と戦略的提携を結びました．d.lab

しかし，彼らはその才能を遺憾なく発揮できたでしには，VDEC と武田クリーンルームを運営する基盤設

ょうか．この四半世紀の間に，世界の半導体産業は年

計研究部門と基盤デバイス研究部門に加えて，先端設

率7% の高成長を遂げたにもかかわらず，日本の半導体計研究部門と先端デバイス研究部門が創設されましは徐々にその地位を低下させ，現在のシェアは市場（50た．2020年の10月から d.lab 協賛事業を開始し，協賛会

兆円）の1割程度に落ち込んでいます．

員は現在40社余りに増えています．

半導体ビジネスは，汎用チップを大量生産する薄利加えて，2020年の8月に先端システム技術研究組合

多売のビジネスです．汎用チップが大量に売れる理由（RaaS）を設立して，産学官連携の体制を整えました．

は，コンピュータがメモリとプロセッサで構成できる

d.lab と RaaS のオープン・クローズ戦略を両輪にして，フォン・ノイマン・アーキテクチャを採用しているか

学術・社会連携と産学協創を推進しています．研究のらです．日本はメモリデバイスのイノベーションで世

目標は，半導体のタイムパフォーマンスを追究するこ界をリードしましたが，ビジネスでは資本競争に敗れと，すなわちエネルギー効率と開発効率を10倍高める

ました．

ことです．

大量生産・大量消費には，しかしながら限界があり

日 本 は， 工 業・ 情 報 社 会 か ら 人 間 中 心 の 社 会

ます．環境負荷が過大となり，世界はエネルギー危機「Society5.0」を目指しています．知価社会において，半に直面しています．ビッグデータを AI で分析するため導体は産業のコメから社会の神経細胞へと進化します．

には，さらに大きな電力が必要になります．
そこでついに，ゲームチェンジが起きました．半導4半導体戦略はどうあるべきでしょうか？その答えを探すのが d.lab のミッションです．

第2章

d.lab事業の紹介と2022年度事業報告

2.1

先端設計研究部門

2.1.1

先端設計研究部門の事業概要紹介

以下2022年度の協賛事業の活動を報告いたします．

任教授1名，上席研究員1名，特任研究員1名（兼務含）

ました．表2.1.2に2022年度に開催したセミナーの一覧で構成されており，エネルギー効率と設計効率の高いを示します．
2022年5月25日に2022年度第1回イベントとして，

術総合開発機構（以下「NEDO」）の「高効率・高速処

MIT テクノロジレビュー受賞若手研究者による特別講

理を可能とする AI チップ・次世代コンピューティング

演 及 び キ ッ ク オ フ 行 い ま し た．2021 年 度 MITの技術開発／研究開発項目④ AI エッジコンピューティ

Technology Review Innovators Under 35を受賞した3名のングの産業応用加速のための技術開発」の中で，「万能

若手研究者による次世代エレクトロニクス技術の講演

高位合成と新型汎用データフロー計算機構」を研究テ会を開催し，引き続いて2022年度の協賛事業の概要説ーマとして，日本電気株式会社と東京大学とキヤノン

明をいたしました．最初の登壇者は，モーションリブ

株式会社が実施予定先として採択されました．本研究株式会社 CEOは2025年3月31日までの期間で行う予定であります．

御するリアルハプティクス技術と，その中核となる半各研究室での研究とは別に，組織として大きく2つの導体チップ ABC-CORE を開発されました．繊細な作業活動を行っています．1つ目は，d.lab 協賛事業です．こが可能なロボットで人手不足の課題解決を支援する事

れは d.lab 内の他部門の方々にもご協力いただいている業についてご講演頂きました．2番目の登壇者は，東京ものです．2つ目は，先端システム技術研究組合への参

大学大学院工学系研究科

画です．本節では，これら2つの2022年度の活動につい屋全体で充電できるワイヤレス充電技術を開発されまて報告いたします．

した．
「ケーブルのない」生活スタイルを実現に向け，溝口貴弘様です．感触や力加減を制

2
0
2
2

年度事業報告2022年8月に国立研究開発法人新エネルギー・産業技2

事業の紹介とd.lab

半導体集積回路の設計を目指しています．

2-1
章

2022年度も5月から3月のほぼ1年間にわたり活動を行い

第先端設計部門は，教授4名，准教授1名，講師1名，特

笹谷拓也特任助教です．部

ワイヤレス充電技術を中核とした応用技術の研究開発
2.1.2

d.lab 協賛事業

システムデザイナーと半導体関連事業者が集い，情についてご講演頂きました．3番目の登壇者は，東京大学大学院附属システムデザイン研究センター

小菅敦

報・意見交換を行い，学術・社会連携をオープンに議丈講師です．超低消費電力の AI チップ技術を開発して論する 国際知価センター を目指して d.lab 協賛事業をおられます．少子高齢化社会における労働力不足解消

2020年度に開設しました．IoT，AI，5G，自動運転・に向け，工場や建設現場における自動化の普及・進化

制御，ヘルスケアなどのシステムデザイナーのアイデを可能にする，AI センシング技術について講演いただ

アと，先端 CMOS や3D 集積などの先進半導体技術と，きました．その後，d.lab センター長 黒田忠広教授よ

それを支える素材や製造装置を結びつけるハブを目指り，22年度 d.lab 協賛事業の概要説明をさせていただきしています．2022年度は，昨年度よりも6社増え，最終ました．

的に49社にご参加いただきました．表2.1.1が2022年度

6月22日には，IBM day と題し，2021年1月に引き続の協賛会員企業一覧です．参加いただいた各社の皆様

き，IBM Albany の御紹介，及び IBM Quantum コンピュにこの場であらためてお礼申し上げます．

ータに関するアップデートを行っていただきました．

2022年度は，コロナ禍の影響が幾分和らいだので，

本イベントは，Web 通常の配信とあわせて IBM 新川崎

協賛事業設立時の構想にあったように d.lab の研究成果

事業所（新川崎・創造のもり）で開催致しました．現の報告にとどまらず，東京大学の著名教授や学生との地では講演の前後で量子コンピュータの実機の見学会

交流，世界の大学や研究機関との交流，国際会議の情を行っていただきました．また，ポスターセッション

報提供，産業界のトップレベルの交流，TSMC などのも 合 せ て 行 い ま し た．Albany に 関 し て は，IBM AI

最先端技術の紹介や視察などを従来の Webinar 形式のHardware Center で研究・開発している先進的 AI Core,

各種セミナーに加えたプログラムを構成できました．

Chip, パッケージング，及びテスト環境の 技術的アッ

5

第

2-1

章

2

事業の紹介とd.lab
年度事業報告2022

プデート，及び参画方法の説明を，同社 山道新太郎様

た．パネル展示を希望いただいた13社によるショートに行っていただきました．IBM Quantum コンピュータ

プレゼンテーションのあと，ホワイエにおいてポスタ

では，技術，ロードマップ，また，ハードウェアを含

ー発表を行っていただきました．会員の皆さんに交流

めたエコシステム構築について，同社 中野大樹様，岩いただける場となり，主催者としてもうれしい限りの崎礼江様にご紹介いただきました．

イベントでした．

7月20日には，2022 IEEE 72nd Electronic Components

11月29日には，TSMC 3DIC センター見学及び現地交

and Technology Conference（ECTC 2022）の報告会を行流会を行いました．TSMC ジャパン3DIC 研究開発センいました．本会議は，IEEE Electronics Packaging Society

タ ー は，Taiwan Semiconductor Manufacturing Companyが主催するパッケージ，部品，マイクロエレクトロニ（TSMC）が，台湾の以外で初めて設立した研究開発拠

クスシステムについての科学・技術について幅広く議

点です．昨年6月24日には政府要人等を含む来賓を招論する，今年で72回目の開催となる伝統のある世界有いたオープニングセレモニーが行われました．3次元数の国際会議です．今回は3年ぶりの現地開催となりま（3D）実装を含め，後工程の重要性が高まる中，日本した．技術プログラムは，パッケージング技術全般にの材料／半導体製造装置メーカーや研究機関，大学とわたる最先端の開発成果と革新技術をカバーし，先端

連携しながら最先端の3D IC 実装の研究開発を行うこパッケージング，モデリングとシミュレーション，フとが目的と言われています．同社のご厚意により，ォトニクス，インターコネクション，材料とプロセス，

TSMC ジャパン3DIC 研究開発センターの見学会が実現

信頼性，製造技術，コンポーネントと RF，および新興しました．当日は，同センターのあるつくば中央駅に技術が主なトピックスとして構成されています．本報

近いつくば国際会議場において，同社の講演を聞いた

告会では，現行事業の主流技術である先端パッケージ

後，3班に分かれて同センターの見学を行いました．真

技術と次世代のコア技術であるハイブリッドボンディ

新しいクリーンルームの中にまで入れていただき最新ング技術にフォーカスし，その技術動向とトピックス

技術の説明を受けました．

について報告しました．

6

先端半導体のさらなる高性能化の実現には，デバイ

8月25日には6/12～6/17に米国ホノルルにて開催されスの微細化技術とチップレットに代表される先端パッ

た VLSI シンポジウム（The 2022 IEEE VLSI Symposium

ケージング技術の両輪の進展が不可欠となっていま

on Technology & Circuits）の報告会を行いました．本会

す．12月13日には，昨年に引き続き imec day と題し，

議 は，1987年 以 来，IEEE Electron Device Society/Solid

imec からこれらの領域を牽引しておられる幹部をお招State Circuits Society と応用物理学会（協賛：電子情報通

きして，世界最先端の3D システムインテグレーション

信学会）が主催する最先端の半導体デバイス・プロセ

技術についてご紹介いただきました．同技術で世界をス技術，半導体回路技術に関するマイクロエレクトロリードする imec のお話を生で聴ける絶好の機会となり

ニクス業界のプレミア国際会議です．毎年，日米（京ました．
「Future CMOS device scaling by 3D architectures」

都 / ホノルル）交互で開催され，今年は米国開催となと題し，imec Logic CMOS device program director でありました．（コロナ禍の影響により今年は3年ぶりのリ

る，Naoto Horiguchi 様にご講演いただくとともに，「3D

アルイベント）今年のテーマである「未来を担う不可Integration Technology: Enabling Heterogeneous System

欠な社会基盤のための VLSI テクノロジーと回路」に基

Scaling」と題して，imec Senior Fellow, VP R&D, Program

づいて，先端ロジック CMOS，メモリー，イメージセ

Director 3D System Integration である Eric Beyne 様にご講

ンサー，フォトニクス，機械学習，AI，デジタル，通演いただきました．

信，アナログなどの最先端技術のプログラムで構成さ年が明けて2023年1月18日には，IEDM2022報告会を行れ，将来技術に対する開発・製造，人材育成の在り方いました．IEDM（International Electron Devices Meeting）なども議論されています．報告会では，回路・通信シ

は IEEE が主催するデバイス技術に関する世界最高峰のステム，AI・機械学習，先端 CMOS，メモリー，3D 集

国際会議で，12月3日 ~7日にIn-personおよびOn-demand

積にフォーカスし，その技術動向とトピックスについのハイブリッド形式で開催されました．IEDM 会議全て報告しました．

体概要の報告と先端 CMOS デバイス技術・材料技術，

10月26日には，昨年に引き続き，企業交流会を開催

不揮発メモリ技術，コンピューティング技術，3D 集積しました．皆様からのご要望に応え，今年度は武田先技術にフォーカスした最新デバイス技術の動向につい端知ビル5F 武田ホールでの現地開催が実現できまして d.lab 教授陣が解説を行いました．

用チップに再びスイングすると考えています．その背発が具体化してきました．半導体パッケージの集積度

景にはデータ社会特有の「エネルギー危機」がありまが高くなるに従い，適用される材料には高性能に加えす．データが急増し，AI 処理が高度化して，エネルギて難度の高いプロセス適合性が要求されています．2月

ー危機に拍車がかかっています．このままいくと，2030

8日には，d.lab 材料セミナーと題し，熱制御技術や最新年には現在の総電力の倍近い電力を IT 関連機器だけでのパッケージング技術とともに，d.lab が描く材料戦略

消費し，2050年にはそれが約200倍になると予想されてについて紹介しました．東京大学生産技術研究所 野村

います．デジタルトランスフォーメーションに莫大な政宏教授には，「半導体の放熱で重要となる熱輸送の物

エネルギーを費やして地球環境を破壊することになる

理と熱流制御技術」を，株式会社レゾナック 阿部秀則のなら，サステイナブルな未来は望めません．

理事には，「新生レゾナックにおける共創型化学会社とこうした状況下では，エネルギー効率を10倍高めた

しての半導体材料開発の取組」をご講演いただきまし者だけが，コンピュータを10倍高性能にでき，スマー

た．加えて，d.lab 山本和徳特任研究員より，「新 d.lab

トフォンを10倍長く使えます．あらゆるタスクをこなの描く半導体パッケージ材料戦略」と題して講演させせる汎用チップに比べて，無駄な回路をそぎ落としたていただきました．

専用チップはエネルギー効率を桁違いに改善できます．専用チップが求められる理由がここにあります．

International Solid-State Circuits Conference（ISSCC2023）

さらに，AI 処理に用いられる神経回路網はデータを並の報告会で結びました．ISSCC は今年で70周年を迎え列処理するので，逐次処理をするフォン・ノイマン・ました．機械学習用プロセッサ技術がますます盛んに

アーキテクチャでは性能を引き出せません．AI アクセ

議論される一方で，アジア地域が強いイメージャ，メラレータのための専用チップが世界中で開発されていモリなども数多く発表されました．2月に開催された集ます．また，ムーアの法則が減速していることも専用

積回路技術に関する最高峰の国際会議 ISSCC から，今チップの時代の追い風になっています．

後の半導体産業を牽引するであろう集積回路技術の最ところが，専用チップの開発は誰にでも簡単にでき

新トレンドを ISSCC の技術プログラム委員長などを歴るものではありません．チップに集積されるトランジ

任されてきた池田誠教授をはじめとする d.lab 教授陣がスタ数は世界人口を超えようとしています．開発費は解説しました．

近年急増して100億円にも達する勢いです．数100人の2022年度の活動は，コロナ禍の状況を見極めつつ，
リモートセミナーとリアルイベントを織り交ぜた開催

2
0
2
2

設計者を配しても開発に数年を要します．技術進歩が早い現代においては全く間に合いません．

としました．IBM や TSMC への見学訪問など従来にはソフトウェアは，バグがあっても後でパッチを当てなかったような企画も組み込みことができました．引て修復できます．しかし，ハードウェアは完璧に仕上

き続き2023年度も，会員と大学人，あるいは会員間のげなければなりません．ハードウェアはソフトウェア

知的交流を活性化できるイベントの企画を行っていきより設計が難しくて開発リスクが高く，”hard” です．

たいと考えています．

2

年度事業報告2022年 度 の セ ミ ナ ー シ リ ー ズ は，3月15日 の2023

2-1

事業の紹介とd.lab

うになり，チップレットや3DIC 半導体パッケージの開章

我々は半導体ビジネスの主役が，汎用チップから専

第近年，ムーアの法則の限界が本格的に議論されるよもし，ソフトウェアの開発に用いられるコンパイラーのような技術がチップの開発にも用いられたならば，

2.1.3

先端システム技術研究組合

すなわちシリコンコンパイラーができたならば，ハー先端システム技術研究組合（RaaS: Research Association

ドウェアの開発費が下がりリスクも下がるでしょう．

for Advanced Systems）は2020年8月17日に開設されましハードウェア設計者の人口も増えます．やがてオープ

た．RaaS は，データ駆動型社会を支えるシステムに必ンソースの文化が根付き，エコシステムのネットワー

要な専用チップのデザインプラットフォームを構築し，クが重層的に拡大発展すれば，マスコラボレーション

オープンアーキテクチャを展開することで，専用チッも可能になるでしょう．そうなれば，まさにソフトウ

プの開発効率を10倍高めることを目標に掲げていま

ェアを書くようにチップを作ることができます．

す．さらに，3次元集積技術を研究開発し，最新の7nm

かつてアラン・ケイが「ソフトウェアを本気で考え

CMOS テクノロジーで製造したチップを同一パッケー

る人たちは，自分でハードウェアを作ることになる」

ジ内に積層実装することで，エネルギー効率を10倍高と言いました．システム開発には，ハードウェアとソめることが目標です．

フトウェアの両方が必要です．

7

私たちの目標は，シリコン技術の民主化（democratize
access to silicon technology）です．シリコンコンパイラーをイノベーションし（design chips as writing software），
短時間でプロトタイプを作れる開発プラットフォームを創出します（agile authentic prototyping）．
技術目標は，開発効率10倍かつエネルギー効率10倍
第

2-1

章

2

事業の紹介とd.lab
年度事業報告20
2
2です．開発効率を高めるために，アジャイル設計プラットフォームを創出し，オープンアーキテクチャを展開します．また，エネルギー効率を高めるために，チップを先端 CMOS 技術で製造し，3次元実装します．
半導体を製品として売るのではなく，サービスとして提供する．そのための技術を RaaS（ラース）は研究開発します．
RaaS は東京大学目白台インターナショナルビレッジ
内に各組合員から研究員が集結し，互いに刺激しあいながら研究開発を遂行する計画でありましたが，コロ
ナ禍においてはリモートワーク中心の活動形態をとっております．
2021年度には，国立研究開発法人新エネルギー・産業技術総合開発機構（以下「NEDO」という．
）の，「ポスト5G 情報通信システム基盤強化研究開発事業／
先端半導体製造技術の開発（b）先端半導体の後工程技術（More than Moore 技術）の開発 」に係る公募に RaaSとして応募し採択されました．開発テーマは，「（b2）
エッジコンピューティング向け実装技術」です．
2022年度は，システム系研究開発においては，7nmプロセスでの試作したチップの評価を進め，RaaS として東京大学と共著で複数の学会発表を行ったことが成果です．テクノロジー系研究開発においては，前述のNEDO プロジェクトを柱に，ダイレクト接合3D 積層技術開発（WoW および CoW 向け装置 ･ プロセス開発）として Cu-Cu の低温ハイブリッド接合による WoW（Wafer on Wafer）接合技術及び CoW（Chip on Wafer）
接合技術の構築とその実装化に取り組んでおります．

8

表2.1.12022年度 d.lab 協賛会員（50音順）

アオハ株式会社
旭化成エレクトロニクス株式会社
株式会社アドバンテスト
アナログ・デバイセズ株式会社
ウシオ電機株式会社
オルガノ株式会社
キオクシア株式会社
ギガフォトン株式会社
株式会社神戸製鋼所
株式会社コベルコ科研株式会社サムスン日本研究所
シーメンス EDA ジャパン株式会社
JSR 株式会社
株式会社 JCU
信越化学工業株式会社
株式会社 SCREEN ホールディングス（RaaS）
住友商事株式会社
株式会社ソシオネクスト
ソニーグループ株式会社
ダイキン工業株式会社（RaaS）
大日本印刷株式会社
株式会社ディスコ
東京エレクトロン株式会社
東京応化工業株式会社
東洋紡株式会社
東レ株式会社
凸版印刷株式会社（RaaS）
長瀬産業株式会社
株式会社ニコン日本アイ・ビー・エム株式会社
日本ケイデンス・デザイン・システムズ社
日本シノプシス合同会社
日本電子株式会社
株式会社ネクスティ エレクトロニクス
パナソニック インダストリー株式会社
パナソニック コネクト株式会社（RaaS）
株式会社半導体エネルギー研究所
株式会社日立製作所（RaaS）
富士通株式会社
富士フイルム株式会社（RaaS）
マイクロンメモリ ジャパン株式会社
三井化学株式会社
三菱ケミカル株式会社
三菱電機株式会社
株式会社ミライズテクノロジーズ（RaaS）
株式会社村田製作所
ルネサス エレクトロニクス株式会社
株式会社レゾナック
ローム株式会社

表2.1.2

2022年度 d.lab 協賛事業セミナー

開催日

タイトル

講師

2022/5/25

MIT テクノロジレビュー受賞若手研究者による特別講演 モーションリブ株式会社 CEO 溝口貴弘様
及びキックオフ
東京大学大学院工学系研究科 笹谷拓也特任助教
d.lab 小菅敦丈 講師
d.lab 黒田 忠広 教授

2022/6/22

IBM dayd.lab 竹内 魁 特任研究員
d.lab 川野 連也 特任研究員
d.lab 丹羽 正昭 上席研究員
d.lab 高木 剛 主幹研究員

2022/8/25

VLSI シンポジウム2022報告会

d.lab 濱田 基嗣 特任教授
d.lab 小菅 敦丈 講師
d.lab 平本 俊郎 教授
d.lab 高木 信一 教授
d.lab 小林 正治 准教授
d.lab 丹羽 正昭 上席研究員
d.lab 若林 一敏 上席研究員
株式会社アドバンテスト
株式会社神戸製鋼所
株式会社コベルコ科研株式会社 JCU
昭和電工マテリアルズ株式会社
大日本印刷株式会社
株式会社ディスコ
東洋紡株式会社
東レ株式会社
株式会社ニコン
日本ケイデンス・デザイン・システムズ社
三菱ケミカル株式会社
ルネサス エレクトロニクス株式会社

2022/11/29 TSMC 3DIC センター見学及び現地交流会

d.lab 黒田 忠広 教授

2022/12/13 imec day

imec Dr. Naoto Horiguchi
imec Dr. Eric Beyne

2023/1/18

IEDM2022報告会

d.lab 平本 俊郎 教授
d.lab 高木 信一 教授
d.lab 小林 正治 准教授
d.lab 竹内 健 教授
d.lab 高木 剛 主幹研究員

2023/2/8

d.lab 材料セミナー

東京大学生産技術研究所 野村 政宏 教授
株式会社レゾナック 阿部 秀則 理事
d.lab 山本 和徳 特任研究員

2023/3/15

ISSCC2023報告会

d.lab 池田 誠 教授
d.lab 小菅 敦丈 講師
d.lab 濱田 基嗣 特任教授
d.lab 飯塚 哲也 准教授
d.lab 竹内 健 教授

2
0
2
2

年度事業報告2022/10/26 d.lab 協賛企業交流会

2

事業の紹介とd.lab

ECTC 2022 報告会章

2022/7/20

2-1
第IBM 中野 大樹 様
IBM 岩崎 礼江 様
IBM 山道 新太郎 様

9

2.2

先端デバイス研究部門

先端デバイス部門では，データ駆動型システムを実

モリとプロセッサとの間の大量で頻繁なデータ移動に現するため半導体システムのエネルギー効率を10倍改伴うエネルギー消費が大きな課題となっている．その善することを目指し，3次元集積技術と先端デバイス技

ような課題を解決する技術として，チップレベルもし術の研究を行っている．

くはウェハレベルで直接接合を形成して，データの移
動距離を短縮しエネルギー効率を高めるダイレクト接

第

2-2

章

2

事業の紹介とd.lab
年度事業報告

2
0
2
2

2.2.1

合3D 積層技術に注目し研究を行っている．

構成

2021年度に採択された NEDO 事業「ポスト5G 情報

教授		

高木

信一

教授		

平本

俊郎（部門長）通信システム基盤強化研究開発事業／先端半導体製造

教授		

染谷

隆夫

技術の開発（助成）」において，d.lab が組合本部となり

教授		

内田

建

運営している3D 集積技術に関する技術研究組合である

准教授		

小林

正治

先 端 シ ス テ ム 技 術 研 究 組 合（Research Association for

上席研究員

丹羽

正昭

Advanced Systems：RaaS）が，『ダイレクト接合3D 積層

主幹研究員

高木

剛

技術開発（WoW および CoW 向け装置 ･ プロセス開発）
』

特任研究員

山本

和徳

というテーマに RaaS 組合員企業とともに取り組んでい

特任研究員

最上

徹

る．Cu-Cu の低温ハイブリッド接合による WoW（Wafer

特任研究員

川野

連也

on Wafer）接合技術及び CoW（Chip on Wafer）接合技

特任研究員

二宮

健生

術に関するチョークポイント技術の開発とその実装化

特任研究員

王

俊沙

を目指したプロジェクトである．
今年度は，プロジェクト2年目にあたり，主要な設備

2.2.2

事業報告

データ駆動型社会の実現を目指して，エネルギー効

プロジェクトは順調な立ち上がりを示し，概ね計画通率10倍を可能とする次世代3D 集積技術のコアとなるプ

り進行している．2023年12月に予定されている中間ゲ

ロジェクトを行っている．AI をはじめ大量のデータ処ートの目標値達成に向け研究開発を加速している．

理を必要とするコンピューティング技術において，メ

10の導入・立ち上げと，要素技術の構築に注力している．

2．3 基盤設計研究部門（旧VDEC部門）
2022年度事業報告および2023年度事業計画
2.3.1

基盤設計研究部門概要

2.3.2

基盤設計研究部門における教育の実施状況（VDEC）は，1996年の発足以来『LSI 教育情報の発信

複数の CAD ツールを連携する実用的設計例の体験教育

拠点形成』，『VLSI 設計支援教育用 CAD ソフトウエアのである．この目的で VDEC では社会人のリフレッシュ整備』，『VLSI チップ試作支援』を3つの柱として，日教育プログラムと兼ねて LSI 設計教育セミナーを開催

本の大学・高専における集積回路設計教育に資する事してきたが , 2022年度は開催を断念している．

る，半導体集積回路関係の強化を目指した組織改編にと学生を中心とした VDEC デザイナー・フォーラムをより，東京大学大規模集積システム設計教育研究セン

開催している．これはワークショップ形式の会合であターは東京大学大学院工学系研究科附属システムデザ

り，企業・大学からの招待講演に交えて，参加者が設

イン研究センター（d.lab）へと改組され，その中で，計事例を持ち寄ってその成功談，失敗談を交換する．

基盤設計研究部門がこれまでの VDEC の担ってきた機これから設計を始めたいと考えている学生・教官もこ

能を引き続き担い，シームレスに活動を継続している．

こでさまざまなノウハウを得ることができる．2022年

ここでは，d.lab 基盤設計研究部門の活動内容に基づ

度は VDEC デザイナー・フォーラムを9月30/10月1に温き，以下に2022年度の概要を報告する．

泉ゆぽぽ秋田芸術村にてハイブリッド開催した．2011

VDECの使命は全国の国公私立大学および高専のLSI年度から，VDEC 活動における表彰として「IEEE SSCS

設計研究・教育を高度化し，産業界に対しても優秀な

Japan Chapter VDEC Design Award」の最終審査・表彰

LSI 設計技術者を数多く送り出すことである．VDEC のを VDEC デザイナー・フォーラムの場で行っており，

発足より27年経過し，各大学における CAD ソフトウエ

2022年は，IEEE SSCS Japan Chapter VDEC Design Award

アの利用技術教育や LSI 設計・設計フローに関する教として，東京大学の島田泰慎さん , 4件の VDEC デザイ

育の充実が図られている．その一方で，先端の LSI 設ンアワード優秀賞，（島田泰慎（東京大学），フーシー

計技術およびそれに対応する CAD ソフトウエアは一層（東京工業大学），李政（東京工業大学），岡田竜馬（奈

複雑化し続けている．そのため，CAD ツールの導入に

良先端科学技術大学院大学），3件の VDEC デザインア

際しては，CAD ベンダーから講師を招いてのセミナー

ワード奨励賞（渡部吉祥（東北大学），長田将（東京大の開催を継続しており，参加者の利便を図るために学），山口駿（京都大学）），1件の VDEC デザインアワ

2009年度より東京での開催と同時に映像配信による拠ードアイデアコンテスト部門嘱望賞（三井健司（大阪

点校での遠隔受講としている．VDEC としては各ユー大学））を授与した．

ザ研究室内で “ 技術伝承 ” され，VDEC 主催のセミナー

このようなセミナー，フォーラムを通じた教育システ

がトリガーとなって最新の CAD 利用技術が全国的に広ムによりLSI 設計の基本的項目を学習できるようになっがることを期待している．なお，2022年度においては，ているが，それでも実際の LSI 設計の場面では，さまざ

すべてのセミナーをオンラインで実施している．一部

まな困難に直面することが多い．初心者にとってはCADの項目に関しては，オンデマンド＋ライブ Q&A という

ソフトウエアのセットアップは最大の問題である．セッ形で実施し，参加への利便性の向上への取り組みを行

トアップの後も CAD ソフトウエアが発する “ 難解なエった．また , 各社のツールチェインが複雑化し導入しラーメッセージ ” でとまどうことも多い．このような場ているツールを十分に使いこなすことが困難となって合に力を発揮するものが VDEC メールグループである．

いるという現状を鑑み , 各ツールベンダーの推奨する

VDEC ユーザは VDEC のホームページから CAD メール

ツールチェインに関する講演会もツールセミナーの開グループや試作技術対応のユーザグループに登録する

催に合わせる形で実施した . なお，2019年度末からのことができ，そこに直面する疑問点を投稿し，助けを

COVID-19感染拡大を受けて，各 EDA ベンダーから求めることができる．メールグループの登録ユーザは

EDA ツールの自宅からの利用に関する許諾を受け，それに回答する義務を負っているわけではないが，ほ2022年度においても，日本国内における集積回路設計

とんどの場合，数時間から数日以内に経験豊かなユー

研究・教育に遅滞の生じないよう取り組んだ．

ザからの支援を得ることができる．ぜひこの仕組みを

2

2
0
2
2

年度事業報告これらセミナーに加えて VDEC では年1回，若手教官

事業の紹介とd.lab

業を展開してきた．2019年10月1日に東京大学におけ2-3
章

LSI 設計フローセミナーは LSI 設計の基本概念教育と第東京大学大規模集積システム設計教育研究センター

活用することで問題解決の一助としていただきたい．

11

2.3.3

基盤設計研究部門における発表文献の推移

べての IP コアのデモの実現を行っている．また，同活

図2.3.1に VDEC に関係する発表文献の VDEC ファシ

動をより強化するために，2019年9月1日に，「産総研・リティー利用状況を示す．論文執筆にあたり CAD ソフ

東大 AI チップデザインオープンイノベーションラボラ

トウエアが幅広く利用されていることが確認できる．

トリ」（AIDL）を東京大学浅野キャンパス武田ビル内

CAD ソフトウエアはチップ設計だけでなくチップ試作に設置し研究を加速させている．

の準備段階で利用される場合が多いため，研究の基本
第

2-3

章

2

事業の紹介とd.lab
年度事業報告2
0
2
2

アイデアを実証するツールとしての貢献度も大きい．

2.3.5

基盤設計研究部門の2023年度の活動計画

2023年度においても，従来通りアカデミック向けの
2.3.4

基 盤設計研究部門における AI チップ設計拠点

活動を継続する．

活動概況
平成30年度（2018年度）から東京大学 VDEC，国立【設計情報発信・セミナー開催】

研究開発法人産業技術総合研究所が共同でNEDOから

本年度は，1997年度より継続している CAD ツール利

受託している「AI チップ開発加速のためのイノベーシ

用法に関する技術セミナー，1998年度から継続していョン推進事業／研究開発項目②：AI チップ開発を加速る社会人向けの「リフレッシュセミナー」，1996年度よする共通基盤技術の開発」により，国内のベンチャー

り継続している若手のための「デザイナーズフォーラ

・中小企業向けの EDA 利用・設計環境を構築し，AI チム」を継続して開催する．教科書，教材の整備充実をップ設計拠点として活動を行っている．本活動では，行なうことを予定している．

ベンチャー・中小企業がエンジニアリングサンプルまで試作可能な EDA ツールライセンスの導入に加え，【CAD ツール提供】

40nm, 28nm, 12nm 向けの IP を導入，また，同プロジェ

上流設計（Cadence, Synopsys），中流設計（Synopsys,

クト開始時に経済産業省からの補助金により導入されCadence），下流設計（Cadence）の各基本ツールを，た，ハードウエアエミュレータによる大規模・高速設

2023年度もサポートしていく．これに加え2002年度か計検証環境の提供を行っている．2020年度に NoC およら 導 入 し た 設 計 検 証（Mentor: Caribre, ModelSim,

び PCIe, DDR4などを備え，複数の機能 IP コアを搭載可

Catapult 等），2004年度から導入したアナログ RF 設計ツ

能な SoC プラットフォームの AI-One 設計を行い，利用

ール（Agilent: ADS/EMPro/GoldenGate）を継続してサ者の設計した AI IP コアを複数搭載した SoC としてテーポートするとともに，2005年度より提供を受けている

プアウトを行ったものが，組み立て等の関係で大幅に遅れて2022年1月に納品され1週間足らずで SoC の基本
機能の検証，2021年度中にほぼすべての IP コアの基本
動作の確認が完了するという大きな成果を上げている．さらに2022年6月には12nm で4種類の AI IP コアを搭載した AI-Two の設計試作を行い2023年3月までにす

図2.3.1 VDEC を利用した発表文献数の推移

12

図2.3.2 VDEC ファシリティー利用状況

Sharp 社 C ベース設計ツール（BachC）を継続してサポ

しては試作申込数が少ない場合に試作キャンセルとなートする．2008年度より提供を開始している TOOL 社

ることがある . また，2020年度に検討を開始した，IHP

レイアウト表示プラットフォーム（Lavis）に関しても

SiGeBiCMOS 0.18um 試作を継続する．

利用状況に基づき継続を行うとともに，2011年度からの SpringSoft 社の検証ツールは，SpringSoft 社が Cadence【そのほか】

社に買収され Cadence 社のツール群としてのサポート

経済産業省・NEDO の「AI チップ開発加速のためのイノベーション推進事業」における「AI チップ開発を了し，この事業を自立して活動するために，「産総研・【チップ試作支援】

東大 AI チップデザインオープンイノベーションラボラ

の0.18umCMOS プロセスおよびオンセミ - 三洋半導体

トリ」（AIDL）第2期を東京大学浅野キャンパス武田ビ

0.8μmCMOS を定常試作として継続する（すでに一部

ル内に設置し，AI チップの設計・評価・検証等の開発の試作は進行中である）．なお , 一部のチップ試作に関環境を中小・ベンチャー企業への提供を継続している．

2
0
2
2

VDEC チップ試作スケジュール（2023年度）

年度事業報告表2．3．1【CMOS 0.8μ m 2P2M】 オン・セミコンダクタ
試作申込締切設計締切

納品・試作完了

2023年度第1回 2023/7/3

2023/9/25

2023/12/18

2023年度第2回 2023/1/9

2023/3/25

2023/6/24

事業の紹介とd.lab

2023年度は，2022年度から引き続きローム株式会社

2章

加速する共通基盤技術の開発」」事業が2023年3月に終2-3
第が継続されることになっている．

【CMOS 0.18μ m 1P5M（+MiM）】 ローム株式会社
試作申込締切設計締切

納品・試作完了

2023年度第1回（2023年7月試作）

2023/4/3

2023/6/26

2023/10/13

2023年度第2回（2023年9月試作）

2023/6/12

2023/9/4

2023/12/16

2023年度第3回（2023年11月試作） 2023/7/31

2023/10/23

2024/2/9

2023年度第4回（2024年3月試作）

2024/2/26

2024/6/7

2023/12/4

13

第

2-4

章

2

事業の紹介とd.lab
年度事業報告

2
0
2
2

2.4

基盤デバイス研究部門

2.4.1

基盤デバイス研究部門のミッション

より大学高専，企業や国研，NPO における個々の研究

d.lab 基盤デバイス研究部門は，自らも現役研究者と室全てが等しく潤沢に巨額の資金と潤沢な人的リソー

してクリーンルームにおいて実験研究を牽引する三田スを「独占所有」することは不可能であるが，1996年

吉郎教授を部門長とし，関連専攻（総合研究機構，電の VDEC 設立時に整備した「集積回路設計研究におけ

気系工学専攻，機械系工学専攻等）と人的・予算的協るシェアードエコノミーモデル（ファウンドリ）」を微力を行いながら，高度微細デバイス研究の必須3要素

細加工・計測研究分野に対して水平展開し，何人に対（後述）を整備・運営・研究する30名規模のチームであしても開かれた「オープンプラットフォーム」を整備

る．特に令和4年度は，武田先端知に集う人的知を研究し運用する「互助」の仕組みを成立させられれば，恵レイヤーで見える化するために新しく二つの組織が成まれた環境を「等価的に所有（共有）」でき，全国津々立 し た． 一 つ 目 は「 ナ ノ シ ス テ ム 集 積 セ ン タ ー

浦々で最先端研究を実施することができる．

（NanoHub）であり，このうち三田教授はデバイス試作

上記目的を達成するために d.lab 基盤部門では，2001

研究部門長を務め，デバイス研究の国際共同研究を含

年に武田郁夫氏（現アドバンテスト創業者）による工む活発化を目指す．二つ目は基盤デバイス研究部門の学系研究科（小宮山宏工学部長）及び大規模集積シス

寄付講座「ナノシステム集積技術の創製」である．こテム設計教育研究センター（浅田邦博センター長）にれは，「武田先端知に集う技術を再利用可能な形で蓄積対して行われた巨額の寄付により，2003年12月に竣工

し，新たな共同研究で展開をする」という主旨に武田した「武田先端知ビル」地下スーパークリーンルーム

先端知がゆかりとなった寄付者の賛同を得て設立した（ISO クラス3，実測クラス1を含む600㎡），及び上層階ものであり，令和4年度より5年間存続する．

スペースの固有面積および借室面積を利用，価値総額

集積回路に代表される半導体エレクトロニクス素子，

43億円を超える一流の微細加工・計測装置を戦略的にセンサ・マイクロシステムなど新規分野の研究には，展開，共用授業を展開している（図1）．管理する公開①加工・計測装置への膨大な設備投資と，②学問に裏装置は，アドバンテスト株式会社大浦会長決断の寄付付けられた微細加工技術の厚い蓄積，そして③最先端による「世界最速」高速電子線描画装置 F5112+VD01の加工技術を開拓する研究開発力が必須である．上記に始まり，平成24年度補正予算（アベノミクス「第一高度微細デバイス研究の必須3要素は，個々の研究室での矢」）によって導入された高精細電子線描画装置開発され，個々の研究室に知見が蓄積されるのが20世

F7000S-VD02，シリコン高速深掘りエッチング装置

紀後半の我が国の大学における基本形態であった．しSPTS MUC-21 ASE-Pegasus，研究室レベルで導入できる

かしながら，加工・計測装置は年々高度化・大型化し，最も高精細なクラスの走査型電子顕微鏡 Hitachi Regulus

21世紀に至り，潤沢に資金を持つ研究室であっても一SU8230等約100台であり，洗浄，製膜，リソグラフィ，

流装置の調達そして維持が困難な時代となった．もと

エッチング，組み立て，評価プロセスの大半をカバー

建物
用地

寄付

超純水

購入

２００３
２００１

大型装置

購入

大型装置

寄付

２００４
２００５
2006 MITA,
Yoshio

図1 武田先端知スーパークリーンルーム沿革

14

1

1.

Cleaning, annealing

2. Material deposition
3. Lithography

Clean Drafts
EVG301!-Miller
CFS-4ES
SIH-450UV1
AQ-50

RTA HP2-9
Inertgas Oven

EB-380Evap.(x2)Oxidation

SCFDElectroplating(Au/Cu/Ni)

F5112 EB
F7000S＋ EB
Beamer＋Tracer
DWL66+ 405nm

4700E autobond
Lambda2 flipchip

Elite300 prober
Electrical measurements
Shield room

図2 d.lab 基盤デバイス部門が管理公開する共同利用装置（抜粋）

負担増が厳しい．法人化以降，中期計画に基づいた弾

置は，ナノテクノロジープラットフォーム16拠点のネ

力的な運用が可能であり，節約できた運営費を原資とットワークによって提供している．

して職員の安定雇用や小・中規模装置の更新，増強に割り当てている．

2.4.2 基 盤デバイス研究部門が運営する「武田先端知クリーンルーム」共有環境

基盤デバイス研究部門では，多数の利用者が抱える微細加工への期待に日夜接することで，技術動向の「空拠点は，文部科学省事業 (2020-2031)「マテリアル先気感」を持っている．需要が高く，分野を超えた普遍

端リサーチインフラ事業東京大学ハブ微細加工拠点」

性が見込まれる基幹技術については自らのチームで技または「武田先端知クリーンルーム」と呼ばれ，「装置術開発を行い，積極的に論文発表して公共財とするよ共用という価値観を共有する者」に対して広く開かれうに努めている．

ている．単なる試作の外注先ではないと，利用者一人

さらに，d.lab の一部門であるという「地の利」を活一人が自覚することが非常に大切であり，「自助・共助かし，集積回路素子（LSI）と新規 MEMS 構造の集積・公助」という価値観を理解し共有することによって化，所謂「集積化 MEMS」の研究開発を10年以上にわ初めて，研究室運営者としての自分が当然支払うべきたって実践している．詳細は原著論文 [2] にまとめていコスト（人的，金銭的，時間的）を最低限に抑えて直るとおり，「LSI ファウンドリ」機能によって，特定用

ちに最先端の研究が展開できる．価値観の共有による

途向け電子デバイスの搭載されたシリコンウエーハを利益は例えば，建物も含め83億円を超える施設整備

協力会社（例：フェニテックセミコンダクター社）で費，年間3.5億円の運転経費，これらを整備し先端プロ

試作し，取得したウエーハに対して武田先端知ビルス

セスの知見を蓄積していた20年という時間の短縮効果

ーパークリーンルームを始めとするオープンプラット

である．このように絶大な効果のため，多数の研究室

フォームにおいて微細後加工を施し，センサ・アクチの賛同を得ている．賛同研究室数は過去12年で550研

ュエータ素子とする仕組みである．この仕組みによれ究室を超え，登録者は年間1062名となった．

ば，信頼性が必要であるトランジスタ回路部分は全く

運用は「自助・公助・共助」を旨とし，利用者負担

苦労することなく入手でき，新規機能であるために外金（内規に基づく），d.lab 運営費交付金，文部科学省ナ

注の引受先が存在しない MEMS 部分は自前で行う．まノテクノロジープラットフォーム事業，関連研究室（武さに「世界初の機能を」「世界最高の性能で」実現する

田先端知ビルおよびクリーンルームの借室研究室）やことが可能な，世界的にもユニークな仕組みといえる．

d.lab と直接共同研究関係のある企業等からの研究資金企業も含む共同研究ベースで年1回の共同試作（固定枠を収入とし，それぞれの予算使途を厳密に区分して各方式）を行っている．

種法規規則や命令を完全に遵守して公正に運用している．運転資金年間3.5億円の内訳は大づかみに整備費，

2
0
2
2

年度事業報告している．現時点でカバーできていない技術分野の装2

事業の紹介とd.lab

6. Characterization

MSA-500
8” prober

7476D wedgebond
7200C diebonder

X2. Package / Jigs
LPKF Protolaser U4/ProtoMat S62
60W CO2 laser cutter Universal VLS4.60
1kW Fiber Laser cutter HGCF0606
NC Roland MDX-40
Metal NC Kitmill NC Micro MC-1
3D Printer Afinia H+ / Projet MJP5500X
Eximer ablator Hamamatsu

2-4
章

DAD3460 diamond
DFL7340 stealthSamco FA-1
Idonus VaporHF
Sand blast

X1. In-line test
RegulusSU8230 SEM
TM3030 SEM+EDX
JSM-6610LV SEM+EDX+Analyzer
Crossection Polisher / PECS /Carbon Coater
Phi680 AES
L-traceII AFM
Dektak, Tohospec,
OLS5000 Confocal
VH-6000 Digital Microscope
Microscopes
VR-120S resistivity

第5. Dicing and wiring

Parylene

ZEP auto developer
Mask auto dev.
Spray coater
Automatic Liftoff
V400ACE FIB
Xvision200TB FIB

MA-6 PEM-800
436/405/365nm
EVG101

MUC-21 Pegasus CF-S ICP
NLD-5700Si
NE-550 ICP
Samco 10NR
CE-300I ICPSamco XeF2

4. Etching

PM5 4”CMP[2] Y. Mita et al., Japanese Journal of Applied Physics, 56,
p. 06GA03, 2017 (2017) DOI: 10.7567/JJAP.56.06GA03

電気代・修理費・人件費からなる．特に昨今電気代の

15

2.4.3

第

2-4

章

2

事業の紹介とd.lab
年度事業報告202
2

基盤デバイス研究部門2022年活動報告

回に至っており，本拠点で取っている感染症対策は有【受賞】文部科学省事業ナノテクノロジープラットフォ効であるという事実が着実に積みあがっている．

ームでは，毎年3000件を超える利用報告書の中から特【ポストナノプラへの参画・採択】クリーンルーム運営に優れた利用成果を有識者による委員会により数件選「公助」は，平成24年度より主にナノテクノロジープラ

定，顕彰している．基盤デバイス研究部門が推薦したットフォーム事業で賄われてきた．令和3年度で10年間

利用成果「静的・動的局所結晶格子制御による酸化物の期限が終了したが文部科学省が中心となって，ナノ材料の機能創発」課題が秀でた利用成果最優秀賞を受

プラのヘリテージを活かした，プロセスを含むマテリ

賞した（図3）[3]．2019年の秀でた利用成果受賞，2020

アル DX（ディジタルトランスフォーメーション）事

年の秀でた利用成果最優秀賞，2021年の秀でた利用成業が令和3年度より開始された．ナノプラは「構造解析果最優秀賞に続く四年連続の受賞，三年連続最優秀賞

・微細加工・分子物質合成」という分野別の横連携方の栄誉．このように，ナノプラ10年の歴史で誰にも超式であったが，マテリアル DX では「研究領域ごとのえられない領域に到達しつつあることが客観的に明らハブ―スポーク」方式となった．

かになっている．受賞者は満を持して推薦した東京大d.lab 基盤部門は，総合研究機構ナノ工学センターと学田畑仁教授（バイオエンジニアリング専攻）の研究連携し，さらに情報基盤センターを加えて，幾原雄一

であり，研究成果の学術的重要性はもちろんのこと，教授代表で計画に参画している．次世代 X-nics 研究拠成果をベンチャー展開するにあたり電子デバイスとし点に d.lab が採択され，その一部のプロジェクト実施のての性能を短期間に検証できる武田先端知スーパーク

ため同じく令和3年度，4年度にわたり措置され，装置

リーンルームの効能が認められた．

整備が加速されている．年間運転経費3．5億円に加[3] https://www.t.u-tokyo.ac.jp/press/pr2023-01-17-001

え，装置で45億円が世界一流のプラットフォームに伍すために必要で，定期的なメンテナンス（例えば14年【感染0＆前年以上の利用成果を得る】2020年度に引き償還とすると年間3億円ずつ）が引き続き必要とされて続き，完全なパンデミック対策を施した．クリーンルいるので，公助，共助，自助が手を携えながら引き続ームに入った後発症したケースがあった（利用者，業

き「装置・技術・人」の集積化に努めてゆく．

者等）が，伝染は0であった．年間アクセス回数は2万

図3 ナノテク展での受賞記念ポスターを前に関係者で記念撮影

16

2.5 「アドバンテストD2T寄附講座」活動報告
2.5.1 「アドバンテスト D2T 寄附講座」の紹介の大学・高専における「テスト研究・教育」の拠点としての活動を行っています．

2.5.1.1

アドバンテスト D2T 寄附研究部門（現寄附講座）設立の趣旨

当部門はこれまで2007年10月～2010年9月（第1期），
2010年10月～2013年9月（第2期），2013年10月～2016年

育活動が行われています．このような状況の中，株式学大学院工学系研究科附属システムデザイン研究セン

会社アドバンテストからの寄附金により，「アドバンテター（d.lab）が2019年10月に発足後，D2T 寄附研究部

スト D2T 寄附研究部門」が2007年10月に VDEC 内に設

門は研究のさらなる発展，D2T 教育により重心を置い立されました．
「アドバンテスト D2T 寄附研究部門」

た「アドバンテスト D2T 寄附講座」としてセンター内

は，全国の学生に VLSI の設計からテストまで一貫したに設置されました．2019年10月から株式会社アドバン

研究・教育環境を提供することで，テスト設計の専門

テストのご厚意により新たに開始した第6期（2022年10

家となりえる人材を育成するとともに，SoC の設計に

月～2025年9月）の1年目が開始いたしました．本報告

関する研究を支援することを目的としております．従は第5期の最終年度，2021年10月～2022年9月の活動報

来，VDEC では VLSI の「設計・試作」という面からの告となります．D2T に関する研究とともに，教育活動

活動を重点的に行ってまいりましたが，「設計」だけでの充実図っていく予定であります．当寄附講座の活動

なく「テスト」の観点からも研究・教育の中心拠点との詳細については，続く各章においてそれぞれ報告いなるべく ”Design to Test（D2T）” の理念のもと，国内

たします．

2

2
0
2
2

年度事業報告年間に渡るプロジェクトを遂行してきました．東京大事業の紹介とd.lab

で VLSI 設計・試作文化が根付き，活発な設計研究・教2-5
章

9月（第3期），2016年10月～2019年9月（第4期）の計12

第

これまでの VDEC の活動を通じ，多くの大学・高専

172.5.1.2 アドバンテスト D2T 寄附講座構成員
特任教授

池田

誠

演者として香港大学の Zhongrui Wang 先生，キオクシ

特任講師

肥後

昭男

アの市原麗華様，アイオーコアの中村隆宏様，岐阜大

博士研究員

Zolboo Byambadorj

学の久武信太郎先生，NICT の原基揚先生，北海道大

共同研究員

浅見

学の冨岡克広先生をお招きし，最新の研究についての

		
第

2-5

章

2

事業の紹介とd.lab
年度事業報告2
02
2

今回のシンポジウムでは，国内外から著名な招待講

共同研究員
		

幸司

（株式会社アドバンテスト研究所）

貴重な講演を頂きました．
「ミリ波測定，シリコンフォ

石田トニクス，メモリ，メモリスタ，III-V 族ナノワイヤデ

雅裕（株式会社アドバンテスト）

学術支援職員 山口

隆弘

事務補佐員

真紀子

岡崎

バイス，原子時計」をキーワードに最新の研究についての貴重な講演を頂きました．
このような COVID-19新型コロナ感染症影響下でしたので，ハイブリッド開催とはなりましたが，大変盛

2.5.2 「第17回 D2T シンポジウム」開催報告

況な会となりましたことを改めて御礼申し上げるとと2022年9月15日（木）に，オンライン（一部ハイブリ

もに，2023年9月8日（金）に開催する第18回シンポジッド）開催による「第17回 D2T シンポジウム」を開催

ウムは対面実施をいたしますのでご参加を心よりお持し，たくさんの皆様にご参加を頂きました．

ち申し上げる次第です．

17th D2T Symposium Program ONLINE

September 15, 2022

10:00 Opening Remarks
Makoto Ikeda (d.lab, School of Engineering, the University of Tokyo)
Yoshiaki Yoshida (President & CEO, ADVANTEST CORPORATION)
10:10 Session 1 (Chairperson: Tetsuya Iizuka, d.lab, the University of Tokyo)
Measurements in millimeter-wave and THz wave band based on photonics
Shintaro Hisatake, Associate Professor (Gifu University)
High-density integrated optical transceiver based on silicon photonics technology”
Takahiro Nakamura, Ph.D. (AIO Core Co., Ltd.)
11:40 Lunch
13:10 Session 2 (Chairperson: Atsutake Kosuge, d.lab, the University of Tokyo)
Reliability study of ferroelectric HfO2 memory using advanced analytical techniques
Reika Ichihara (Institute of Memory Technology R&D, Kioxia Corporation)
Memristor-based echo state networks
Zhongrui Wang, Assistant Professor (Department of Electrical and Electronic Engineering at the University of Hong Kong)
14:40 15min break
14:55 Session 3 (Chairperson: Yoshio Mita, d.lab, the University of Tokyo)
Vertical III-V Nanowire Transistors and Prospects
Katsuhiro Tomioka, Associate Professor (Hokkaido University)
CLIFS: Chip Level Integrated Frequency Standard, How do we approach the cliff of CLIFS?
Motoaki Hara, Senior Researcher (National Institute of Information and Communications Technology (NICT))
16:15 Session 4
Recent D2T research department progress
Akio Higo, Lecturer (d.lab, the University of Tokyo)
16:30 Closing Remarks
Tadahiro Kuroda (Director, d.lab, School of Engineering, the University of Tokyo)

18

2.5.3

研究活動報告■ ATE 向け高速・高精度な多ピンタイミング CAL 技術
石田雅裕，大塚日嵩，飯塚哲也，徐祖楽，肥後昭男，■高精度波形測定技術
山口 隆弘，肥後 昭男，飯塚 哲也，池田 誠

藤田昌宏，池田誠
半導体試験装置（ATE）では数千から数万ピンの信to Digital Converter; ADC）の研究をおこなっている．

へ出力される試験信号のタイミングおよび DUT から出

とくに，耐不規則性をより向上させるための，確率の力される信号の比較タイミングをそれぞれ一致させる

中央値をもちいたレベル交叉時刻検出方式について研タイミングキャリブレーション（CAL）が必要である．

究している．

本研究テーマでは，ATE に適用可能な高速かつ高精度な多ピンタイミング CAL 方式の研究をおこなってい

変動ありのコンパレータ』に対応する理論を，MC（モる．本年度は，昨年度 TSMC 65nm CMOS プロセスでンテカルロ）実験により検証した．

試作した TEG 回路の評価をおこない，コンパレータ
CAL 用の基準タイミング発生器，および，ドライバ CAL
用のタイミング測定器の Ch 間特性差が動作環境（温浅見 幸司，Byambadorj Zolboo，小池 良吾，度，電源電圧）により大きく変化しないことを確認し，Sheng Guo, Mai-Khanh Nguyen Ngoc，肥後 昭男，

CAL 精度の目標1ps を実現できる見込みを得た．タイミ

飯塚 哲也，藤田 昌宏，松本 高士，池田 誠

ング CAL 用回路を多 ch 実装したときのクロストークや

ミリ波信号を over-the-air（OTA）環境で測定するため信号の取り出し，CAL 用回路の CAL などの課題をまとの，要素技術の研究を行っている . ミリ波用アンテナのめ，多ピンタイミング CAL 技術に関する共同研究テー

近傍界測定のため，4-channel のプラナー型アレイアン

マを完了した．

2
0
2
2

年度事業報告■5G 多チャンネル・ミリ波信号測定手法の研究

2

事業の紹介とd.lab

2乗平均誤差の有効性の検証をすすめた．
『プロセス

2-5
章

号入出力チャンネルをもち，被試験デバイス（DUT）

第確率的アナログ - デジタル変換器（Stochastic Analog

テナを開発した . アンテナ間カップリングを低く抑えるため，メタサーフェス技術を採用した．実際にプロ

2.5.4

研究発表

ーブを作製し，特性の確認およびアンテナ測定実験を進めている．また，測定アルゴリズムの確認のため，論文誌

市販のホーンアンテナをプローブとして用い，5G 用ア[1]

Zolboo Byambadorj, Koji Asami, Takahiro J. Ya-

ンテナを測定した．測定した近傍界からプローブの影

maguchi, Akio Higo, Masahiro Fujita and Tetsuya

響を補正し，精度よく遠方界を推定できることを確認

Iizuka, “High-Precision Sub-Nyquist Sampling

した .

System Based on Modulated Wideband Converter
for Communication Device Testing,” IEEE Transactions on Circuits and Systems-I: Regular Papers,
vol. 69, no. 1, pp. 378 - 388, Jan. 2022

19

第3章

d.lab概要

3.1 組織概要

第

3-1

章

3

東京大学大学院工学系研究科附属システムデザイン

専任1名，特任1名），助教2名，研究員18名（内上席研研究センター（d.lab）は，2019年10月に，東京大学に究員2名，主幹研究員1名，特任研究員15名），学術専門

おける半導体関連研究の強化を目指し設置された．

職員11名，副課長1名，係長2名，特任専門職員1名，係

d.lab は，知識集約型社会の到来に備え，システムのア

員1名となっている．

概要
d.lab

イデアを持つ者が誰でも専用チップを即座に入手でき

なお，VDEC の時代には2年を単位として2名の教官

るよう，デザインの手法と製造のエコシステムを再構を派遣する「流動教官制度」を実施していたが，現在築することを目指している．また，データ駆動型シス

では基盤設計研究部門に「協力教員制度」を有しておテムのデザインプラットフォームを作り，データ駆動

り，全国の各大学との教員との連携を図っている．

型社会で活躍する人材の育成を目標とする．

20

d.lab は，研究探求と技術実践の橋渡しの場，また産センター長の下，先端設計研究部門，基盤設計研究

学官連携と人的交流を促進する場として，2020年から部門，先端デバイス研究部門，基盤デバイス研究部門

協賛事業を開始し，40社を越える企業から参加を頂いの4つの部門において，互いに連携しながら活動を行っている．また，2022年には文科省次世代 X-nics 半導体ている．なお，専任教員のほか，東京大学の他部局や創成拠点形成事業に採択され，半導体技術の民主化を

工学系研究科を本務とする教員が，兼務で在籍してい実現する基幹技術（Agile 技術）を整備し，プラットフる．

ォームとして研究に展開し，研究成果・産業への波及

東京大学大規模集積システム設計教育研究センター

効果・高度人材の育成を目指している．さらに，目白（VDEC）は，1996年5月に全国共同利用施設として発台インターナショナル・ビレッジに研究スペースを設足し，国立大学法人化に伴い東京大学の1部局としてのけ，先端システム技術研究組合に参画するなど，活動位置づけを経て，国公私立大学と工業高等専門学校にを日々加速させているところである．

おける VLSI 設計教育の充実と研究活動を継続してきた2018年度 -2022年度には，経済産業省 /NEDO のプロが，d.lab 設置の際にこれに合流することとなった．そジェクト「AI チップ設計拠点」として，国内の中小企

れまで VDEC が担ってきた活動は，d.lab の基盤設計研業ベンチャー向けのチップ設計環境の整備を，産業技究部門における「VDEC 機能」として継続しつつ，先術総合研究所（産総研）とともに実施した．2023年度

端設計研究部門における産学連携をも強化した最先端からは，産総研が東大内に設けるオープンイノベーシ

設計研究の強化を目指した活動が行われている．

ョンラボラトリ（OIL）「AIDL」が主体として拠点を運VDEC の発足当初は，専任教官5名と事務官1名とい営することで，アカデミック向けのチップ設計環境

う小さな組織であったが，2023年4月1日現在，d.lab の「VDEC 機能」
，中小ベンチャー向けのチップ設計環境

人員構成は，教授11名（内専任2名，兼任8名，特任1「AI チップ設計拠点」のチップ設計の拠点機能を拡充名），准教授3名（内専任2名，特任1名），講師2名（内させていく．

3.2 人事報告
d.lab 人事（2023年4月1日付け）
センター長・教授

黒

田

忠

広

先端設計研究部門長・特任教授

濱

田

基

嗣

基盤設計研究部門長・教授

池田

先端デバイス研究部門長・教授

平

本

俊

郎

三

田

吉

郎

中

村

宏

竹

内

健

高

木

信

一

染

谷

隆

夫

内

田

建

竹

中

充

非常勤講師（産業界客員教員）

水

野

正

之

准

教

授

小

林

正

治

准

教

授

飯

塚

哲

也

特任准教授

中

根

了

昌

講

師

小

菅

敦

丈

特任講師

肥

後

昭

男

助

教

NGUYEN NGOC MAI KHANH

助

教

松

本

高

士

上席研究員

若

林

一

敏

上席研究員

丹

羽

正

昭

主幹研究員

高

木

特任研究員

島

本

直

伸

特任研究員

荒

川

文

男

特任研究員

落

合

幸

徳

特任研究員

BYAMBADORJ ZOLBOO

特任研究員

二

宮

健

生

特任研究員

坪

井

伸

二

誠

電気系工学専攻）
教

授

概要
d.lab

（東京大学大学院工学系研究科

3

章

基盤デバイス研究部門長・教授

第（東京大学生産技術研究所）

3-2（東京大学大学院情報理工学系
研究科）
教

授

（東京大学大学院工学系研究科
電気系工学専攻）
教授（東京大学大学院工学系研究科
電気系工学専攻）
教授（東京大学大学院工学系研究科
電気系工学専攻）
教授（東京大学大学院工学系研究科
マテリアル工学専攻）
教授（東京大学大学院工学系研究科
電気系工学専攻）

剛

21

第

3-2

章

3

概要
d.lab
22

特任研究員

川

特任研究員

CHITRA PANDY

野

特任研究員

山

本

特任研究員

最

上

特任研究員

藤

田

特任研究員

DURAN CKRISTIAN

特任研究員

角

特任研究員

鈴

特任研究員

WANG

JUNSHA

学術専門職員

長谷川淳

学術専門職員岡田光

司

学術専門職員

四手井綱章

学術専門職員林泰

弘

学術専門職員太悦子

学術専門職員YIP WAI YEUNG

学術専門職員窪田

学術専門職員有賀

学術専門職員小倉建

学術専門職員井上友里恵

学術専門職員

近

藤

翔

午

副 課 長

中

村

明

彦

係

長

丹

羽

係

長

原

田

正

史

特任専門職員

小田嶋

輝

明

係

員

高

芳

郎

※（

）が記載されている教員は，（）内が本務先である．

木

田

梨

連
和

也
徳
徹

昌

宏

博

文

康

之

通

孝
浩
治

靖

2022年度東京大学大学院工学系研究科附属システムデザイン研究センター基盤設計研究部門（VDEC）
全国運営協議会委員名簿
所

属

・

職

位

先

池田

誠

東京大学大学院工学系研究科附属システ
ムデザイン研究センター 教授

2022.4.1～
TEL 03（5841）6661
2024.3.31

ikeda@silicon.u-tokyo.ac.jp

黒田忠広

東京大学大学院工学系研究科附属システ
ムデザイン研究センター 教授

2022.4.1～
TEL 03（5841）6561
2024.3.31

kuroda@ee.t.u-tokyo.ac.jp

高木信一

東京大学大学院工学系研究科電気系工学
専攻 教授

2022.4.1～
TEL 03（5841）7467
2024.3.31

takagi@ee.t.u-tokyo.ac.jp

3-2

池辺

将之

北海道大学量子集積エレクトロニクス研究 2022.4.1～
TEL/FAX 011-716-6004
センター 教授
2024.3.31

ikebe@ist.hokudai.ac.jp

3

黒田

理人

東北大学大学院工学研究科技術社会シス
テム専攻 教授

rihito.kuroda.e3@tohoku.ac.jp

史

又華

北川

2022.4.1～
TEL/FAX 03（5734）2842 isshiki@ict.e.titech.ac.jp
2024.3.31
2022.4.1～
TEL 03-5734-3764
2024.3.31

okada@ee.e.titech.ac.jp

早稲田大学基幹理工学部電子物理システ
ム学科 教授2022.4.1～
TEL 03-5286-3400
2024.3.31

shi@waseda.jp

章夫

金沢大学理工研究域電子情報通信学系
教授

2022.4.1～ TEL 076（234）4863
2024.3.31 FAX 076（234）4863

kitagawa@is.t.kanazawa-u.ac.jp

石原亨

名古屋大学大学院情報学研究科情報シス
テム学専攻 教授

2022.4.1～
TEL 052（789）4363
2024.3.31

ishihara@i.nagoya-u.ac.jp

佐藤高史

京都大学大学院情報学研究科通信情報シ
ステム専攻 教授

2022.4.1～ TEL 075（753）4801
2024.3.31 FAX 075（753）4802

takashi@i.kyoto-u.ac.jp

廣瀬哲也

大阪大学大学院工学研究科電気電子情報
通信工学専攻 教授

2022.4.1～
TEL 06（6879）7761
2024.3.31

hirose@eei.eng.osaka-u.ac.jp

藤島実

広島大学大学院先進理工系科学研究科
量子物質科学プログラム 教授

2022.4.1～
TEL 082（424）6269
2024.3.31

fuji@hiroshima-u.ac.jp

井上弘士

九州大学大学院システム情報科学研究院
情報知能工学部門 教授

2022.4.1～ TEL 092（802）3793
2024.3.31 FAX 092（802）3786

inoue@ait.kyushu-u.ac.jp

宇野重康

立命館大学理工学部電気電子工学科教授

2022.4.1～
TEL 077（599）4278
2024.3.31

suno@fc.ritsumei.ac.jp

兵庫明

東京理科大学理工学部電気電子情報工学
科 教授

TEL 04（7124）1501
2022.4.1～
内3756
2024.3.31
FAX 04（7122）5171

hyogo@ee.noda.tus.ac.jp

仁揮 慶應義塾大学理工学部電子工学科 教授

2022.4.1 ～2022.7.31 TEL 045（566）1815
2023.4.1 ～ 内42255
2024.3.31

ishikuro@elec.keio.ac.jp

神戸大学大学院科学技術イノベーション
研究科 教授2022.4.1～ TEL 078（803）6569
2024.3.31
or 6221

nagata@cs.kobe-u.ac.jp

2022.4.1～
TEL 092（871）6631
2024.3.31

nakura@fukuoka-u.ac.jp

石黒

永田

真

名倉

徹 福岡大学工学部電子情報工学科 教授

概要
d.lab

健一 東京工業大学工学院電気電子系 教授

2022.4.1～
TEL 022（795）4836
2024.3.31

E-mail章

岡田

TeL/Fax

第剛 東京工業大学 工学院 情報通信系 教授

期

絡

名

一色

任

連

氏

23

2022年度
区

分

氏

名

所

属

委員長

黒田

忠広

システムデザイン研究センター
センター長

－

kuroda@dlab.t.u-tokyo.ac.jp

1号委員

染谷

隆夫

工学系研究科長－

someya@ee.t.u-tokyo.ac.jp

章

3

概要
d.lab
24

任

期

メールアドレス

2号委員

竹内

健

電気系工学専攻長－

takeuchi@co-design.t.u-tokyo.ac.jp

3号委員

柴田

直哉

総合研究機構長－

shibata@sigma.t.u-tokyo.ac.jp

4号委員

池田

誠

システムデザイン研究センター

2021.4.1～
2023.3.31

ikeda@silicon.u-tokyo.ac.jp

4号委員

小林

正治

システムデザイン研究センター

2021.4.1～
2023.3.31

masa-kobayashi@nano.iis.u-tokyo.ac.jp

4号委員

飯塚

哲也

システムデザイン研究センター

2021.4.1～
2023.3.31

iizuka@vdec.u-tokyo.ac.jp

5号委員

高木

信一

電気系工学専攻

2021.4.1～
2023.3.31

takagi@ee.t.u-tokyo.ac.jp

5号委員

霜垣

幸浩

マテリアル工学専攻

2021.4.1～
2023.3.31

shimo@dpe.mm.t.u-tokyo.ac.jp

5号委員

鈴木

雄二

機械系工学専攻

2021.4.1～
2023.3.31

ysuzuki@mesl.t.u-tokyo.ac.jp

6号委員

中村

宏

情報理工学系研究科

2021.4.1～
2023.3.31

nakamura@hal.ipc.i.u-tokyo.ac.jp

6号委員

平本

俊郎

生産技術研究所

2021.4.1～
2023.3.31

hiramoto@nano.iis.u-tokyo.ac.jp

第3-2

システムデザイン研究センター運営委員会委員名簿

3.3 決算報告（円）

1．運営費交付金
事

項

収入（予算配分）額

共通経費

637,644,957

支

出

額

過

不

足

額

454,570,028

183,074,929

8,205,354

10,302,962△ 2,097,608

計

645,850,311

464,872,990

180,977,321

3-3
第

研究経費

章

3

教員名

委  託  者

研   究   課   題

種

類

受入金額（円）1

黒田

忠広 文部科学省

2

黒田

忠広

国立研究開発法人 科学技術 積層型 AI チップの低電力高効率アーキテク
受託研究
振興機構
チャ

5,382,000

3

黒田

忠広

国立研究開発法人理化学研 三次元積層 SRAM の検証と MD シミュレー
共同研究
究所
ション加速機構の設計評価

29,900,000

池田

戦略的イノベーション創造プログラム（SIP）
電子商取引安全技術研究組 第2期／ IoT 社会に対応したサイバー・フィジ
受託研究誠
カ ル・ セ キ ュ リ テ ィ ／（A1）IoT サ プ ラ イ
合（ECSEC）
チェーンの信頼の創出技術基盤の研究開発

11,931,000

5池田「高効率・高速処理を可能とするAIチップ・次世代コンピューティングの技術開発／研究開
電子商取引安全技術研究組
発項目①革新的 AI エッジコンピューティング 受託研究
誠合（ECSEC）
技術の開発」AI エッジデバイスの横断的なセキュリティ評価に必要な基盤技術の研究開発

10,005,000

6

池田

誠

池田

高効率・高速処理を可能とする AI チップ・次国立研究開発法人 新エネル 世代コンピューティングの技術開発／研究開
受託研究
誠
ギー・産業技術総合開発機構 発課題発掘のための先導調査研究／ RISC-V
システム設計プラットフォームの研究開発

6,913,0008池田

高効率・高速処理を可能とする AI チップ・次世代コンピューティングの技術開発 / AI エッ
国立研究開発法人 新エネル
ジコンピューティングの産業応用加速のため 受託研究
誠
ギー・産業技術総合開発機構の技術開発／ RISC-V システム設計プラット
フォームの研究開発

59,995,000

9

池田

誠

国立研究開発法人 科学技術 Smart － X を実現する高信頼のサイバー・フィ
受託研究
振興機構
ジカル・コグニティブ・システムの構築

35,100,000

10 池田

誠

国立研究開発法人産業技術
AI チップ開発を加速する共通基盤技術の開発 共同研究
総合研究所

1,650,000

11 池田

誠

国立研究開発法人産業技術 AI 機能付デジタル・アナログ・センサ（DAS）
共同研究
総合研究所
集積システムに関する研究開発

550,000

12 小林正治

国立研究開発法人 科学技術 ナノスケール強誘電体トランジスタの研究開
受託研究
振興機構
発と機械学習アクセラレータへの応用

1,999,800

13 飯塚

哲也

国立研究開発法人 科学技術 リアルタイム学習推論機能創出に向けた回路
受託研究
振興機構
設計技術基盤構築

16,146,000

14 飯塚

哲也

国立研究開発法人 科学技術 AI による回路トポロジー合成を実現する高度
受託研究
振興機構
なアナログ回路設計プラットフォームの開発

15,366,000

15 飯塚

哲也

国立研究開発法人宇宙航空 深宇宙・表面探査用ワンチップ無線機に向け
共同研究
研究開発機構た研究

550,000

16 小菅敦丈

国立研究開発法人 科学技術 デバイス・システム協調による超低電圧布線
受託研究
振興機構
論理型 AI プロセッサ

14,300,000

17 若林

一敏

国立研究開発法人 科学技術 MEC 用マルチノード向けの総合高位合成シス
受託研究
振興機構
テムの研究開発

13,000,000

47Agile-X ～革新的半導体技術の民主化拠点

受託研究 1,299,999,999

概要
d.lab

2．2022年度公的機関からの研究費

AI チップ開発加速のためのイノベーション推
国立研究開発法人 新エネル
進事業 /AI チップ開発を加速する共通基盤技 受託研究 1,070,598,000
ギー・産業技術総合開発機構
術の開発

25

教員名

類

受入金額（円）18 若林

高効率・高速処理を可能とする AI チップ・次国立研究開発法人 新エネル 世代コンピューティングの技術開発／研究開
受託研究
一敏
ギー・産業技術総合開発機構 発課題発掘のための先導調査研究／データ構
造処理を加速可能な新型計算機構の研究開発

16,744,000

19 若林

高効率・高速処理を可能とする AI チップ・次世代コンピューティングの技術開発 /AI エッ
国立研究開発法人 新エネル
ジコンピューティングの産業応用加速のため 受託研究一敏
ギー・産業技術総合開発機構の技術開発／万能高位合成と新型汎用データ
フロー計算機構」に係る委託業務

96,070,000

第3-3

委  託  者

研   究   課   題合計2,706,199,799※合計金額は，上記1～19の各課題の合計金額を記載している．

概要
d.lab

3．2022年度民間企業等からの研究費

章

3

教員名

種

申   込  者

研   究   課   題

種

類

受入金額（円）1

黒田

Taiwan Semiconductor
忠広 Manufacturing
Company, Ltd.

Read Only Memory-oriented Neuron Cell
受託研究
Array using Non-Linear Neural Network

－

2

黒田

Taiwan Semiconductor
忠広 Manufacturing
Company, Ltd.

Leakage power saving 3D-stacked SRAM
module for AI applications

受託研究

－

3

黒田

忠広 三菱電機株式会社

基地局増幅器のための広帯域化回路技術の研
究開発

共同研究

－

4

黒田

忠広 三菱電機株式会社

チップ間ミリ波信号無線伝送技術の研究（3） 共同研究

－

受託研究

－

5

池田

誠 キオクシア株式会社

ストレージシステム向け高機能暗号回路技術
の研究

6

池田

誠 株式会社アドバンテスト

先端 LSI 開発環境・テスティング技術

共同研究

－

7

池田

誠 株式会社村上開明堂

ドライバー見守りシステム用セキュリティ技
共同研究
術の研究

－

8

三田

吉郎

株式会社ニューフレアテク 集積回路の高密度接合に向けた微細電極形成
受託研究
ノロジー
手法の研究

－

9

三田

吉郎

株式会社ニューフレアテク 先端 MEMS 構造および製造プロセスにおける
受託研究
ノロジー
指導，助言

－

10

三田

吉郎

株式会社ニューフレアテク
三次元 MEMS 構造プロセスの研究
ノロジー

共同研究

－

11

三田

吉郎 株式会社アドバンテスト

集積化微小 MEMS による高機能センサの研究 共同研究

－

12

小林

Taiwan Semiconductor
正治 Manufacturing
Company, Ltd

Channel and Interface Engineering of
Fe r r o e l e c t r i c - H f O 2 Fe F E T f o r 3 D 受託研究
integrated high density memory

－

13

小林

正治

大規模集積回路応用に向けた In-Ga-Zn-Sn-O
共同研究
を用いたデバイスプロセスに関する研究

－

14

小菅

敦丈 株式会社 EX-Fusion

レーザー応用に向けた外観検査技術の開発（3） 共同研究

－

15

肥後

昭男 トーカロ株式会社

シリコン微小ピラーの形成プロセスに関する
共同研究
研究

－

株式会社神戸製鋼所
株式会社コベルコ科研合計84,353,064※合計金額は，上記1～15の各課題の合計金額を記載している．
※受入金額の「－」は非公表を意味している．

4．2022年度寄附金
受入件数： 6件

受入額 計93,200,000円（株式会社アドバンテスト，株式会社エフ・イー・ティー・ジャパン，株式会社ジーダット，一般財団法人電子回路基板技術振興財団，東芝デバイス＆ストレージ株式会社，東京エレクトロン株式会社）

26

第4章

研究報告 －各研究室－

4.1 全体概況
研究室構成
人数（名）

研究発表
研究論文

国際会議

その他

著書（冊）

特許（冊）

受賞（件）

d.lab 教員

80

19

28

88

0

5

15

協力教員

156

42

88

109

2

0

17

第

4-1
章

4

研究報告
各研究室

－

－

27

4.2 研究室構成員（2022年度）

黒田・小菅研究室

第

4-2

章

4

研究報告
各研究室

－

－

構成

清 秦

生

修士2年

范

忠

忠

修士2年

英

皓

修士2年

黒

田 忠

広

教授

孫

濱

田 基

嗣

特任教授

山

田

歩

修士1年

小

菅 敦

丈

講師

市

川 裕

也

修士1年

丹

羽 正

昭

上席研究員

黄

志

遠

修士1年

若

林 一

敏

上席研究員

薛

寒

熙

修士1年

高

木

剛

主幹研究員

王

一帆王

修士1年

川

野 連

也

特任研究員

山

内 堅

心

学部4年

山

本 和

徳

特任研究員

西

村 拓

人

学部4年

最

上

徹

特任研究員

山

口 竜

平

学部4年

二

宮 健

生

特任研究員

山

口 竜

平

学部4年

四手井 綱

章

学術支援専門職員

小

林 知

幾

学部4年

岡

司

学術支援専門職員

小

林 英太郎

学部4年

田 光

学術支援専門職員

Wai-Yeung Yip
林泰

弘

学術支援専門職員

窪

田 通

孝

学術支援専門職員

王俊

沙学術支援専門職員

近

藤 翔

午

学術支援専門職員

中

村

宏

教授

柴

康

太

博士3年

高

瀬 英

希

准教授

Meng Haopeng

博士1年

小

島 拓

也

助教

柴

修士2年

上

野 洋

典

学振研究員

Lixing Yu

修士2年

胡

思

已

博士3年

Yao-Chung Hsu

修士2年

岡

田 怜

士

博士1年

Ximing Wang

修士2年

小

山 大次郎

修士2年

田 彩

登

中村研究室

構成

澄

川 玲

維

修士1年

茆

黄

潤

修士2年

本

堂 楓

馬

修士1年

國

分 海

渡

修士2年

詹

智

杰

学部4年

富

田 祐

永

修士2年

内

間 典

子

特任専門職員

中

島 創

太

修士2年

豊

井 弘

美

特任専門職員

前

田 志

温

修士2年

大

賀 典

子

特任専門職員

山

崎 雄

輔

修士2年

中

島 幹

子

特任専門職員

夏

世

傑

修士1年

竹内健研究室

28

吉

構成

齋

藤

真

修士1年

田

中 晴

亮

修士1年

棚

瀬

健

修士1年

金

森 勇

介

学部4年

竹

内

健

教授

沓

名 海

斗

学部4年

松

井 千

尋

特任助教

佐々木 大

祐

学部4年

三

澤 奈央子

学術支援専門職員

合

田

晃

博士3年

樋

口 和

英

博士3年

越

能 俊

介

修士2年

池田研究室

構成

田

誠

教授

松

本 高

士

助教

吉

川 俊

之

特任研究員

荒

川 文

男

特任研究員

藤

峻

学部4年

竹

中 理太郎

学部4年

和久井 優

平本研究室

斗

学部4年

構成

4-2
第

池

伊

繆 逸杰
（Yijie Miao） 博士2年
本 俊

郎

教授

Zeyu Wang

博士2年

更

屋 拓

哉

助手

Anawin Opasatian

博士1年

竹

内

潔

特任研究員

叶 子楊
（Ziyang Ye） 博士1年

水

谷 朋

子

特任研究員

伊

藤 一

夫

特任研究員

鈴

木 慎

一

特任研究員

Hung Quoc Bui

修士2年（現在 NEC）

赵 寅帆（Yinfan Zhao）修士2年（現在博士1年）
阿

部 浩太郎

修士2年（現在 SONY）

高

倉 俊

彦

特任研究員

島

田 泰

修士2年（現在 SONY）

福

井 宗

利

特任研究員

修士1年

高

瀬 博

行

特任研究員

田 知

義

特任研究員

翔

博士1年

慎

Jiyuan Xin
菊

岡 才

人

修士1年

櫛

正

田

薫

修士1年

周

小

谷 健太郎

学部4年（現在佐藤研修士1年）

刘

子

豪

博士1年

竹

島 優

太

学部4年（現在修士1年）

姫

佩

琳

修士2年

福

田 桃

子

学部4年（現在修士1年）

金

駿

午

修士2年

二

木 大

輝

修士1年

飯塚研究室
飯

塚 哲

4

－

各研究室

平

研究報告

博士2年

章

Bayasgalan Amartuvshin

－

構成
也

准教授

グェン ゴック マイカーン 助教
ビャムバドルジ ゾルボー 特任研究員
陳

翔

宇

特任研究員

楊

尊

松

特任研究員

ドラン クリスティアン 特任研究員
長

田

将

博士2年

李

爍

煒

博士2年

堀

川 貴

道

修士2年

岩

下 僚

我

修士2年

柴

田 凌

弥

修士2年

袁

浩

晨

修士2年

晟

修士2年

郭
張

浩

明

修士2年

加

納 創

太

修士1年

熊

野

陽

修士1年

朱

玉

揚

修士1年

程

鎮

宇

修士1年

29

高

城 和

馬

修士2年（工学系）

中

山 武

壽

修士2年（工学系）

准教授

黄

明

智

修士2年（工学系）

Chitra PANDY

特任研究員

赤

澤 智

熙

修士1年（工学系）

李

卓

博士2年

藤

田 将

大

修士1年（工学系）

晟

修士1年（工学系）

小林研究室
小

第

4-2

章

4

研究報告
各研究室

－

林 正

構成
治

糸

矢 祐

喜

修士2年

傅

金

在

顕

修士2年

作

本 宙

彌

学部4年（工学部）

郝

俊

翔

修士2年

脇

田 耀

介

学部4年（工学部）

宮

綺

雲

修士2年

Deepak Ganesh Sharma 修士1年
日

掛 凱

斗

修士1年

黄

星

宇

修士1年

構成

内

田

建

教授

田

中 貴

久

助教

加

藤 る

み

学術支援職員

加

藤 太

朗

博士2年

教授

梅

田 竜

生

修士2年

トープラサートポン カシディット 講師

濱

中 悠

輔

修士2年

陳

家

驄

博士3年（工学系）

成

田 雄

紀

修士1年

姜

旼

秀

博士3年（工学系）

NAKWARANGKUL Prach 修士1年

圭

博士3年（工学系）

宮

尾 知

寿

修士1年

－
高木研究室
高

隅

木 信

田

構成
一

韓

雪

揚

博士1年（工学系）

谷

口 雄

麻

学部4年

名

幸 瑛

心

博士1年（工学系）

吉

永 啓

人

学部4年

川

野 麻

琴

修士2年（工学系）

吉

津 遼

平

修士2年（工学系）

岩

重 宏一郎

修士1年（工学系）

大

友 将

樹

修士1年（工学系）

劉振泓

修士1年（工学系）

染

谷 隆

夫

教授

陳

育

同

修士1年（工学系）

横

田 知

之

准教授

鈴

木 陸

央

学部4年（工学部）

李

成

薫

講師

多

川 友

作

特任助教

松

葉 頼

重

特任研究員

川

島 伊久衞

学術専門職員立

花 勇太郎

学術専門職員

竹中研究室
竹

中

唐

30

内田研究室

構成

染谷研究室

構成

充

教授

小

泉 真

里

学術専門職員

睿

特任助教

雪

田 和歌子

学術専門職員湯涵智

博士3年（工学系）

池ケ谷 智

子

特任専門職員宮

武 悠人

博士2年（工学系）

松

岡 一

代

特任専門職員

ティパット ピヤパッタラクン 博士2年（工学系）

山

﨑 祥

子

特任専門職員柴立

博士1年（工学系）

原

五

月

技術補佐員

潘

杰

博士1年（工学系）

程

董

凱

博士3年

張

超

修士2年（工学系）

汪

浩

洋

博士3年

成

王

佳

辰

博士3年

杜

宝

才

博士2年

裕

博士2年

加

藤

澤

村 智

紀

技術専門職員 （武田先端知
クリーンルーム管理室）

太

田 悦

子

学術専門職員 （マテリアル先

清

博士1年

術支援担当）

加

藤 由太郎

修士2年

森

一

馬

修士2年

端リサーチインフラ事業

ウィジャヤ テオドルス

修士2年ィレクション担当）

郭

舒

揚

修士2年

奥

田 知

華

修士1年

端リサーチインフラ事業

海老原 祐

輔

修士1年

務局）

徐

嘉

穎

修士1年

江

静

怡

修士1年

端リサーチインフラ事業

三

室 真

帆

学士4年

術支援担当）

佐々木 光

生

学士4年

宮

瀬

環

学士4年

ーチインフラ事業

鷲

見

直

学士4年

担当）

河

渡

井

藤

中

井 哲

子

邊 かをる

上 友里恵

原

誠

山 雄

太

学術専門職員 （マテリアル先

4-2

デ

4

特任専門職員 （マテリアル先事

学術専門職員 （マテリアル先

－

技

各研究室

文

研究報告

王

技

章

端リサーチインフラ事業

第ハリムルティ スクスマンディラ 博士2年－

支援員 （マテリアル先端リサ技術支援

共同研究員 （電気系，コニカ
ミノルタ）

三田研究室

構成

梅

田 賢

一

共同研究員（NanoHub，AGC）

三

角

啓

博士1年

三

田 吉

郎

教授

山

口 貴

史

修士2年

肥

後 昭

男

特任講師 （ADVANTEST

辻

啓

吾

修士2年

D2T）

山

形 昌

弘

修士1年

客員研究員 （LIMMS 研究所

松

岡

瞳

修士1年

/ 仏 CNRS C2N 研究所）

島

村 龍

伍

学部4年

特任研究員 （マテリアル先端

中

島 志

温

学部4年

黄
落

吉
合 幸

卿
徳

専任

リサーチインフラ事業

ほか3名

共同研究員

マネージャ）
島本 直

伸特任研究員 （次世代 X-nics 拠点形成事業）

坪

井 伸

二

特任研究員 （マテリアル先端
リサーチインフラ事業

クリーンルーム支援担当）
安永竣

特任研究員 （JST CREST）

Anne-Claire EILER特任研究員 （JST CREST）

水

技術専門職員 （マテリアル先島 彩子

端リサーチインフラ事業

技術支援担当）
豊

倉敦

技術専門職員 （電気系一般
電子実験室，武田先端知204バックエンド加工室支援担当）

31

4.3 研究概要

黒田・小菅研究室（http://www.kuroda.t.u-tokyo.ac.jp/index.html）

TCI: ThruChip Interface

第

4-3

章

4

現した RFID タグ回路を TSMC 0.18µm CMOS プロセスで開発した．同じく RFID タグ上に実装したコイルとPCB 基板上のコイルとが磁界結合する，ボンディング

黒田 忠広，濱田 基嗣，小菅 敦丈，四手井 綱章，

レス実装技術も新たに開発した．コストの高いフリッ岡田 光司，イップ ウェイイェン，柴康太

プチップ実装やボンディングが不要になる．TSMC

チップの配線を巻いて作ったコイルの誘導結合を用

0,18µm CMOS プロセスでテストチップを開発評価し，いて積層チップ間でデータ転送を行う3次元集積技術の研究を行っている．TSV（シリコン貫通電極）と同等

各研究室

SSC-L にて論文発表を行った．

研究報告－

断熱論理回路自体を工夫することにより低電力化を実

TCI を用いた3次元 SRAM 積層技術に関する発表及びそ黒田 忠広，濱田 基嗣，小菅 敦丈，柴 康太，れに向けたアーキテクチャ，AI 処理アルゴリズムの研Yao-Chung Hsu，澄川 玲維，本堂 楓馬，柴 康太，究と，RaaS と共同で TCI を活用した3次元積層 SRAM の詹 智杰

テストチップの設計を行った．また TCI に向けた3次元

処理量の多い AI が多数社会実装されるにつれて急増

積層の設計検証方法の基礎検討を行った．3次元実装

する電力消費を抑えるため，Wired-logic に着目した非技術については HotChips’22，A-SSCC’22等の国際学会

ノイマン型 AI Processor を研究している．Wired-logic をにて発表を行った．

用いることで DRAM や SRAM アクセスを最小化でき電－以上の性能を低コストで実現可能である．本年度は，超低電力 AI プロセッサ

力効率を大幅に向上できるが，膨大な素子をチップ上
TLC: Transmission Line Couplerに実装する必要があるため面積効率は大幅に劣化す黒田 忠広，濱田 基嗣，小菅 敦丈，林 泰弘，る．そこで（1）人間の脳におけるプルーニングと呼ばXiming Wang

れる不要なニューロンとシナプスを削除しネットワー

ボード上の伝送線路の電磁結合を用いて，ボード間クを最適化する技術，そして（2）従来以上に大幅にプでデータ転送を行う技術の研究を行っている．従来型

ルーニングし素子数を節約するため，人間のニューロのコネクタで問題となる，摩耗，耐震性，インピーダンが持つ多種多様な非線形関数を適材適所使い分けてンス整合などの問題がなく，安価で高性能な無線コネ

演算強度を増す性質を取り入れた，非線形ニューラル

クタを実現可能である．本年度は企業との共同研究をネットワーク技術，そして（3）畳み込みアルゴリズム

通じ，パッケージ基板と PCB とを接続するための小型の処理に合わせて回路を再利用する畳み込み型 Wired-

かつ高密度 TLC 実装技術の研究開発，そして非接触給logic architecture 回路の3つの技術を開発している．本年

電と TLC とを同軸配置し近接させた状態で同時通信を

度は10種の一般物体を見分ける CIFAR-10のデータセッ

行う完全密封型の非接触コネクタ技術の研究を行っトに対して基礎技術検討と学習アルゴリズムの開発をた．特に後者においては無線給電と非接触通信との相行 い，FPGA を 用 い て 原 理 実 証 し， 研 究 成 果 は互干渉を防ぐため，GND シールド技術の基礎検討を実

HotChips’22にて口頭発表を行った．また省面積回路技

施した．研究成果は ICECS’22にて口頭発表を行った．

術も併せて開発し，手書き文字認識を題材に ASIC を開発，SSDM’22および JJAP にて論文発表を行った．同時RFID 無線タグ
黒田 忠広，濱田 基嗣，小菅 敦丈，柴田 彩登

おり，特にスパースな行列に対して計算効率が向上す

1mm 角以下の極小チップにアンテナと無線回路を集るように行列を並び替える Polynomio アーキテクチャを積した無線タグを実現し，インテリジェントなリーダ

開発．NEWCAS’22で発表を行った．本成果は高く評と組み合わせることで通信距離を確保し，極めて安価

価され TCAS-1の特集号に招待されている．

な IoE（Internet of Everything）システムを追究する．今
年度は断熱回路を活用し受信信号に基づいて決定論的に衝突を回避する新た衝突回避機能を実現し，さらに

32に SRAM を用いた Compute in Memory 技術も開発してミリ波イメージングレーダ

エンコーディングはナップサック容量が増えると回路

過酷環境下（悪天候，不十分な夜間照明，カメラへ

ション・イン・メモリを提案した．提案のログ・エンの汚れ付着）では，従来の画像認識による人・物体識

コーディングは従来のエンコーディングに比べ，CiM

別器は精度が低い課題があった．高い耐環境性を持つの回路面積が97.6% 縮小する．ReRAM デバイスの非対ミリ波は有望であるが，画像と異なり深層学習型 AI 適

称なエラー特性を考慮し，二次形式のハミルトニアン

用には学習データ作成に課題があった．本研究では新における QUBO 行列の “0” を HRS に記憶することで，

規半自動学習データ生成技術を軸に，ミリ波イメージ許容できるビット・エラー率（BER）が10倍，許容でを扱う深層学習 AI 技術を新規開発し，高精度な人・物

きるビット精度が5ビットまで減らすことが可能になっ

体識別 AI 技術を開発する．本年度は主にミリ波レーダ

た．

4-3
4

－

ーのデータ特徴とそれに即したネットワーク構造の検討，並びにカメラ - レーダー協調半自動学習データ生

インセンサ・コンピューティングの研究成技術の開発に取り組み，6種類の物体の種類と位置を竹内 健，松井 千尋

画像認識と同等の精度で検知できるミリ波レーダー AI

センシングのための Event-based vision sensor（EVS）

システムを開発した．本成果は IEEE の測定機器分科会と 統 合 し 演 算 す る 低 消 費 エ ネ ル ギ ー の SRAMのフラグシップジャーナルである，IEEE Transactions on

Computation-in-Memory（CiM）を提案した．従来のフInstrumentation and Measurement 誌に論文が採択され掲

レームカメラと比較して，EVS は画素の光の強度変化

載された．

を非同期で検出し出力するため，データは空間的に疎

各研究室

でログ・エンコーディングによる ReRAM コンピュテー

研究報告

イップ ウェイイェン，末廣 知士

章

面積が線形的に大きくなるという問題があった．そこ

第黒田 忠広，濱田 基嗣，小菅 敦丈，－

で時間的に密という特徴がある．提案する SRAM CiM

竹内研究室（https://co-design.t.u-tokyo.ac.jp/）

Computation in memory（CiM）に関する研究

は EVS から出力されるイベントを受け取り，On-event
および Off-event をそれぞれ演算する．イベントデータを演算する spiking neural network（SNN）のマルチビット重みは SRAM CiM に保存されている．提案した EVS

竹内 健，松井 千尋

向けの SRAM CiM は EVS のデータの特徴により，フレComputation in Memory（CiM）はメモリアレイ構造

ームカメラと比較して10 倍のエネルギー効率を達成でを利用して乗算・累積（multiply-and-accumulate: MAC）

-6

きた．

演算を行う事が可能になる．MAC 演算はディープニュ
ーラルネットワーク（DNN）の中で最も計算資源を消費する演算である．DNN の精度を評価するシミュレー
タを開発した．シミュレータでは畳み込み層と全結合層における重みを任意に量子化し，重みに任意の分布

中村研究室（http://www.hal.ipc.i.u-tokyo.ac.jp/）

IoT ネットワークセキュリティに関する研究に従ったばらつきを付加することや，一定の値で加減中村 宏

させることができる．以上により，DNN の重みを操作

Zigbee は近距離無線通信規格の一つで，転送可能距

することで CiM メモリセルにおけるデバイスの非理想離が短く転送速度も低速である代わりに，安価で消費性を再現することが可能になった．

電力が少ないという特徴を持っており，電池で動くような小型のセンサや IoT などで幅広く使用されていSimulated Annealing に関する研究

る．Zigbee はこの低消費電力を実現するために間接通竹内 健，松井 千尋，三澤 奈央子

信を採用しているため，LDoS 攻撃への脆弱性の要因組合せ最適化問題の1つであるナップサック問題を，ともなっている．この問題に対し，処理にさける資源シミュレーティッドアニーリングを用いてコンピュテが少なく許容消費電力も小さいという IoT 機器の制約

ーション・イン・メモリ（CiM）で解く場合，従来のを満たしつつ，LDoS 攻撃を防ぎ攻撃者を特定する手法

33

を提案した．さらに，その手法を実現するハードウェ

池田研究室

ア機構を検討しその有効性を示した．
粗粒度再構成アーキテクチャ Coarse-Grain Reconfigurable Architecture
第

4-3

章

4

研究報告
各研究室

－

－

（http://www.mos.t.u-tokyo.ac.jp）

高機能暗号の設計最適化
池田 誠，Anawin Opasatian，正田 薫，福田 桃子，

小島 拓也，中村 宏

竹島 優太

粗粒度再構成可能アーキテクチャ CGRA（Coarse-

ペアリング暗号（PBC）は最新の様々な暗号方式にGrained Reconfigurable Architecture）は高いエネルギー効

おいて最も重要な基盤の一つとなっている．PBC では

率とプログラミング柔軟性という特徴を有するため，

通常膨大な計算を伴うために高性能なアクセラレータ

組込みシステムから高性能コンピューティングまでのは多くのアプリケーションにとって有用である．我々

広 い 応 用 が 期 待 さ れ て い る．CGRA は 多 く の PE

は暗号演算の最適化を目指し幾つかの曲線（非対称ペ（Processing Element）が2次元アレイ状に配置された構

アリング :BLS12-381, BLS24-315, BLS24-317及び BLS24-成であり，その有効性は，処理をこれらの PE にマッピ

509/ 対称ペアリング :SS1024）上のペアリング演算を実ングするコンパイラの質に依存する．我々は，このマ行可能な高性能アクセラレータを設計し，ID ベース暗ッピングのフレームワークとして，遺伝的アルゴリズ号（IBE），共通鍵ベースの検索可能暗号（SSE），属性

ムを用いた GenMap（A Genetic Algorithmic Approach for

ベース暗号（ABE）等への応用も検討している．設計

Optimizing Spatial Mapping）という手法を提案していしたアーキテクチャは Hash-to-point の高速化にも発展る．この GenMap を空間だけではなく時間的にも再構させている．スケジュールの自動生成による設計時間

成可能な CGRA へ適用できるように拡張し，その有効の短縮と剰余乗算器の最適化の研究も行っている．

性を確認した．また，CGRA に近似計算を取り入れる
ことで，要求精度を満たしつつ省面積かつ省電力に処理を実現できることを示した．

完全同型暗号の実装
池田 誠，島田 泰慎，赵 寅帆
完全準同型暗号（Fully homomorphic encryption, FHE）

組込みデバイス向けの ROS 2ノード軽量実行環境

は，データ処理を委任することができ，それにアクセ

高瀬 英希，中村 宏

スすることなく処理を行う方法です．この技術は秘密

ROS（Robot Operating System）及びその後継である

鍵を使用せずに，暗号文を計算することができます．

ROS2は，分散型のロボットシステムにおけるソフトウ

FHE は，安全な委任計算に使用されることが期待され

ェア開発プラットフォームとして注目されている．

ていますが，現在はその計算速度が非常に遅いため，

ROS2の問題の1つは，動作環境として Linux を必要とす

実用的な応用には至っていません．本研究の目的は，るため，高性能で消費電力の大きい計算リソースを必TFHE や BGV などの FHE をハードウェア実装によって要とすることである．そのため，応答性や消費電力の高速化することです．今年，FPGA 上の実装は CPU に点で，ROS2を組み込みデバイスへ適用する際の障害と比べて4倍の速さを達成しました．今後もさらなる改善なっている．

が必要です．また，FHE アルゴリズムの最適化にも注

そこで組込みデバイス向けの実行環境である mROS2

力しています．トレードオフを数多く検討した結果，の研究を行っている．mROS2の利点は，高効率な通信

同型論理ゲートの入力ポートの数を3から10に増やしまを実現しメモリ軽量であることである．現在，目的のした．また，FHE のパラメータを最適化して，実行時実現に求められる設計要件を整理し，効率的な通信処間，復号失敗率，およびセキュリティレベルを維持し理を実現するためのソフトウェア構成および動作フロました．

ーを設計している．この研究はモバイルロボットシス
テムの低消費電力化とリアルタイム性の向上に貢献することが期待されている．

耐量子計算暗号の実装
池田 誠，Hung Quoc Bui，島田 泰慎，小谷 健太郎
耐量子計算暗号（PQC）は，従来の計算機および量34

位によって，大きな困難を抱えています．そこで我々及びディジタル署名方式となっており，量子計算機には，膜電位の圧縮方法を提案し，推論精度に影響を与より多項式時間で解けるようになるとされている Diffie-

えずに初めて深層 SNN において膜電位を低精度固定小Hellman，RSA，楕円曲線暗号を置き換えるために開発数点で扱うことを可能にし，同じ FPGA ベースの SNNが進んでいる．標準化が進められている PQC は，格子

推論アクセラレータの中で最小のリソース使用と最高

暗 号 ベ ー ス の CRYSTALS-Kyber, CRYSTALS-Dilithium,のエネルギー効率を実現した．
により，クラウドコンピューティングが注目されてい研究では，CRYSTALS-Kyber を65nmASIC で実装したほる．しかし，データプライバシーは，クラウドコンピ

か，SIKE および同種写像の基礎演算を FPGA 上で実装ューティングを広く応用するにおいてまだ問題となっし性能評価を行っている．

ている．完全準同型暗号は，プライバシー保護する方法として期待されているが，速度が遅いという欠点が暗号の安全性評価

4－

ある．われわれは，ソフトウェアとハードウェアの両池田 誠，阿部 浩太郎，菊岡 才人

面から，完全準同型暗号を用いたニューラルネットワ

暗号実装はサイドチャネル攻撃耐性を持つ必要があーク計算速度を改善することに取り組んでいる．まず，り，耐性評価が求められる．256ビット ECDSA ハード

FHE を用いた再帰型ニューラルネットワーク（RNN）

ウェア実装におけるスカラー倍算に対して実測によるの推論における高速アルゴリズムを設計し，時間がか

消費電流波形を利用したテンプレート攻撃を行うによかるブートストラップの回避とスループットの大幅向ってサイドチャネル攻撃耐性を評価したうえで，有効上を実現した．完全剰余数系（RNS）に基づく完全準と思われるいくつかの対策を組み込んだ実装に関して

同型暗号向けのハードウェアにより計算は更に高速化

論理合成後の性能評価と論理シミュレーションに基づされることができる．他のハードウェア設計に比べて，

くテンプレート攻撃の漏洩成功率の推定を行った．こ

完全剰余数系を利用することで，複雑な大きな数値計

れにより対策手法ごとの有効性の評価と設計段階での算を避け，ハードウェアリソースを大幅に削減するこ

定量的な漏洩評価が可能となった．楕円曲線ペアリンとができる．

各研究室に加え，現在第4ラウンドの議論が進められている．本

研究報告

一方，近年，ニューラルネットワークの複雑な計算

章

FALCON，およびハッシュベースの SPHINCS+ の4種類

4-3
第子計算機の両者に対して攻撃態勢を有する公開鍵暗号－

グを用いた暗号回路のハードウェア実装では，十分な安全性と可能な限り小さいコストを両立する最適曲線

論理回路およびプロセッサの安全性の選択が重要となる．本研究では，DLP（離散対数問

池田 誠，叶子楊，Jiyuan Xin，松本 高士，

題）や ECDLP（楕円曲線上の離散対数問題）に対する

荒川 文男，吉川 俊之

暗号としての安全性と，演算器面積や所要サイクル数，

ロジカルロッキングは，不正アクセスやリバースエ

演算器遅延時間といったハードウェア的観点におけるンジニアリングからデジタル回路を保護，回路の改竄コストを，有限体の標数のみを変数として見積もる手や偽造を防止するために用いられる技術である．この法を提案し，BN 曲線，BLS12曲線，BLS24曲線に対し技術は，鍵に依存する要素を回路に追加し，回路の構て適用した結果を示した．

造やレイアウトを鍵に依存する形で変更することで実現される．従来の手法では，オーバーヘッドが大きい

ニューラルネットワークとそのセキュリティ

欠点に加え，セキュリティ上不十分であるといった課

池田 誠，Zeyu Wang，繆 逸杰，

題が存在していた．本研究では，アトラクタによってBayasgalan Amartuvshin

制御される小空間のカオス構造を回路に挿入し，異なスパイクニューラルネットワーク（SNN）は高いエ

る鍵入力によって異なる論理演算を実現している．カ

ネルギー効率を実現する可能性があり，ニューロモー

オス構造の数を調整することで，セキュリティとオー

フィックセンサーとの統合にも期待されるため，注目

バーヘッドのバランスを取ることが可能な手法としてを集めています．しかし，SNN のハードウェア実装期待されている．

は，スパイキングニューロンによって導入された膜電オープンソースの命令セットアーキテクチャ RISC-V

35

にポスト量子暗号化アクセラレータ統合・命令拡張す高調波ミキサ（Harmonic-Mixer: HM）に基づいたフることで，オープンソース ハードウェアでの公開鍵暗ラクショナル N 型 PLL はキャリブレーションに頼らず号化のパフォーマンスを向上の検討も行っている．

に低ノイズの周波数合成を行う上で非常に有効な回路である．多くの場合，HM はサンプルアンドホールド

第

4-3

章

4

研究報告
各研究室

－

－

36

飯塚研究室
（http://www.mos.t.u-tokyo.ac.jp/iizuka）

低雑音位相同期回路技術（S/H）回路における入力周波数の変換を活用して実現され，その出力には多くの不要なトーンがある．そのためこれらを抑えるために S/H の前後に適切なフィル
タを接続する必要がある．しかし多くの先行研究では

飯塚 哲也，楊 尊松，長田 将，岩下 僚我

これらのトーンの生成メカニズムやそれによるフィル

リング電圧制御発振器（VCO）は小さい面積や複数タへの必要要件などが明らかにされておらず，その設位相の出力，さらには磁気的なカップリングがないな

計方針も不明確な場合が多い．そこで本研究では1）トどの利点がある． しかし5 GHz を超える低ジッタ PLLーンがどのように生成されるのかの定性的な説明，2）の場合，ほとんどの先行研究では大面積のインダクタ

結果生じるトーンの位置および大きさ，そして 3）トや磁気的な結合という課題を抱えている LC 型 VCO がーンを十分に抑えるためにフィルタが満たすべき要求用いられている． 本研究では超低ジッタのインダクタ

性能について解析した．またこれらの解析の正しさは

レスカスケード PLL を提案した． 第1ステージではシ

シミュレーション結果により裏付けられた．

ングルステージのサンプルアンドホールドサブサンプ

リング発振器に基づく PLL は LC 型発振器に基づいた

リング位相検出器が提案されている．この検出器ではそれと比べて様々な利点があり，省面積や磁気的外乱

インパルス感度関数がゼロの場合にのみ発振器の制御へのロバストさなどを求められる様々な応用にて有効電圧が更新されるためループ帯域幅が広くなり，ジッな回路である．またそれと同時にキャリブレーション

タおよびスプリアスが低くなる． 65 nm CMOS で試作に頼らないフラクショナル N 型 PLL は動作のロバストした10 GHz で動作するプロトタイプは125MHz の基準

さ，設計の容易さ，そしてロッキング時間の短さを始クロックで -63 dBc の reference spur，175-fs の積分 RMS

めとする利点があるためこちらも非常に有効な回路でジッタ，-240dB の FOM を実現した．

ある．これらのことから分かる通りリング型発振器に低ジッタおよび低スプリアスの PLL は，新たな高速基づきかつキャリブレーションに頼らないフラクショ

通信システムで強く求められる． 近年，高い位相検出

ナル N 型 PLL は非常に有効でかつ注目を浴びている回

ゲインを備えたサンプリング / サブサンプリング PLL路である．しかしリング型発振器とフラクショナル N

は，スプリアス，ジッタ，および消費電力を同時に低型 PLL はそれぞれ LC 型発振器やインテジャー N 型 PLL

減する能力を示しており，その結果，-65dBc 未満の低と比べて大きなノイズを発してしまうため，これらをいスプリアスと -258dB 未満の優れたジッタ電力指数

いかに抑えるかが鍵となる．そこで本研究では HM に

（FoM）を実現している．ただし，100 fs 未満の RMS ジ

基づく PLL の中に位相領域フィルタとして動作する補ッターを達成するには，通常，低 PN で高スルーレー

助 PLL を組み込むことでリング型発振器のノイズを抑

トのクロックを提供するために巨大なリファレンス バ

える高帯域構造およびフラクショナル N 動作によってッファーが必要であり，PLL の電力効率が低下する．

生じる量子化雑音の抑制を同時に達成した．実装した

PLL の入力負荷と水晶発振器の消費電力を増加させる

回路は50MHz の参照信号を用いて3.1GHz 付近の信号ことなく，PD の帯域内位相ノイズ（PN）を 3dB 下げを生成し，-227.6dB というキャリブレーションに頼らるために，低リップルのダブルサンプリング位相検出

ないリング型フラクショナル N 型 PLL の中ではトップ器を備えた基準サンプリング PLL を提案した． 100

クラスの性能指標を達成した．

MHz の入力リファレンスを使用して，65 nm CMOS のノイズシェーピングにより雑音低減を可能にした従プロトタイプは，-80 dBc のスプリアス レベルで 63 fs

来の2次 ΔΣFDC（Frequency-to-Digital Converter）-PLL にの RMS ジッターを達成した． 総消費電力は 3.4GHz

基づき，広帯域化とより低い位相雑音の実現のためにで 3.1mW となっている．

より高次の MASH（Multi-stAge noise SHaping）2-k FDC-

を FIA（Floating Inverter Amplifier）を用いた ΔΣADC と鳴を逐次比較型アナログ - デジタル変換器（SAR ADC）

す る こ と で MASH 2-1 FDC-PLL を 設 計 し た．65nmに適用した際の有効性を検証した．SAR ADC において

CMOSプロセスで設計した提案 FDC-PLLでは26MHzの二分探索でアナログ - デジタル変換を行う際に複数回

参 照 ク ロ ッ ク で 帯 域 内 位 相 雑 音 -102dBc/Hz，FoM-の比較が必要になるが，提案回路では通常の SAR ADC

230dB を実現できることをポストレイアウトシミュレの動作の後に追加で比較を繰り返すことによって高分ーションにより示した．

解能化を図る．また，回路内の雑音を確率共鳴に用い

4-3
4

章

様々な分野で研究・応用がなされている．この確率共第PLLを提案した．初段のADCをSAR ADC，次段のADCることで，雑音抑制に通常用いられる電力を抑え，低消費電力化を図る．性能解析とシミュレーションによ術って追加比較回数と雑音強度の最適条件が得られ，通常の SAR ADC よりも提案回路の電力効率は高くなると

竹中 理太郎いう結果が得られた．

スタンダードセルに基づくアナログ回路は，高い再ダイナミック回路は CMOS 集積回路の一種である．

利用性，高度な統合性，自動化された設計との互換性，

スタティック CMOS 回路よりも高速だが，タイミン

信頼性，安定性などの多くの利点を持つため，現在おグが複雑なため特性評価が難しく，スタンダードセル

よび将来の研究において非常に有望である．我々は，設計フローでは通常使用できない．本研究では，ダイ標準セルに完全に基づく合成可能な逐次近似レジスタ

ナミック回路の特性評価を実測で行うため，まず新た容量型アナログ・デジタル変換器（SAR CADC）の新なダイナミック回路のタイミングモデルを提案し，次しい設計を提案した．これにより，商用のデジタル実にこのタイミングモデルに基づいていくつかのタイミ

装ツールを使用して自動配置とルーティング（P/R）

ングパラメータを定義した．タイミングパラメータのを実行することができる．また，この設計には差動ア値を取得するために，回路のシミュレーションを行い，ーキテクチャを提案し，より広い入力範囲を持つイン

これらの値を使用してセルの liberty ファイルを作成すバ ー タ ベ ー スの容量型デジタル・アナログ 変 換 器ることに成功した．その後，スタティックタイミング（CDAC）を利用した．以前の研究では，MOSFET ベー

分析（STA）を実行してタイミング検証を行った．よスのゲート電圧非依存型キャパシタに関する研究結果

り正確なタイミングモデルを得るために，ダイナミッを発表し，ゲート - チャネル - 基板キャパシタンスのバク回路特性評価に必要なタイミングパラメータを実測

リエーションをチャンネル - ソース / ドレイン - 基板で評価できるテスト回路の設計を行った．

PNP/NPN 接合容量のバリエーションを用いて補償でき

高精度・高電力効率な ADC 設計のために，Floating

ることを発見した．このコンセプトを基に，サンプリ

Inverter Amplifier（FIA）を用いた完全ダイナミック離ングと入力電圧の保持，および DAC 電圧生成の目的

散時間 ΔΣADC に関する研究を行った．昨年度から継で，インバータベースのゲート電圧非依存型キャパシ続している Correlated level shifting（CLS）及びサンプリ

タを提案した．p-MOSFET と n-MOSFET のソースとドングノイズキャンセル技術について実測による評価を

レインをインバータに接続することで，入力電圧に起行ったほか，実測結果を踏まえ，更なる性能向上に向因するキャパシタンスの変動を軽減することができた．

けた取り組みとして新たな技術を検討している．マル

また，CDAC ユニットとしてインバータから抽出されチビット化に必要となるディザの雑音効果を打ち消すたシリーズキャパシタユニットを利用する場合の DAC

回路構成及びより DC ゲインの高い積分器構成が求め電圧の直線性補償の原理を明らかにした．アナログ信られている．

号を切り替えるために，特殊なデジタルセルやプロセ

高速な無線通信や有線通信には，高速かつ高精度なスを必要としないダミースイッチを含んだインバータ

アナログ・デジタル変換回路（ADC）が必要とされてベースのスイッチを提案した．

いる．タイムインターリーブは複数の ADC を並列に動確率共鳴現象は非線形系においてある一定の強度の作させることで変換速度を高速化する技術であり，数雑音がシステムの性能に寄与するという現象であり，

GS/s 以上の ADC には欠かせない．タイムインターリー

－

各研究室

飯塚 哲也，李 爍煒，柴田 凌弥，張 浩明，熊野 陽，

研究報告

高精度アナログ - デジタル変換回路とその自動設計技

－

37

第

4-3

章

4

研究報告
各研究室

－

－

ブ型 ADC は DC オフセットやクロックスキューなどの時間領域ニューロン素子の設計・実装とそれらを用い

各 ADC の特性の差により性能が悪化するため，その対た学習システムの検証策が重要となる．それぞれの誤差の要因に対して，回

飯塚 哲也，陳 翔宇，ビャムバドルジ ゾルボー，

路動作の深い理解に基づく理論解析により最適な実装

ドラン クリスティアン，伊藤 峻，和久井 優斗を提案し，28nm FD-SOI プロセスを用いた8チャンネ

人工ニューラルネットワーク（ANN）の第二世代でル，4GS/s の ADC の設計を行った．レイアウトの寄生あるディープニューラルネットワーク（DNN）は，近成分や雑音を考慮したシミュレーションでは，先行研

年，アプリケーションの増加に伴い，広く研究されて究と比較して高い161.6dB の Schreier FoM を達成した．

いる．しかし，従来の von-Neumann アーキテクチャでは，特にメモリアクセスに膨大なエネルギーを消費す

深宇宙探査機向け低雑音受信回路の設計

るため，より電力効率の高いソリューションを実現す飯塚 哲也，堀川 貴道，加納 創太

るための代替手段を模索する必要に迫られている．ス

近年の小型宇宙探査機の需要に伴い，搭載されるマ

パイクニューラルネットワーク（SNN）は，生物学的イクロ波帯無線通信機についても小型軽量化が強く望なニューロンを模倣することにより，低消費電力で学まれる．現行の無線通信機では民生の電子部品を用い習機能を実現できる第3世代の ANN として，魅力的なて小型化を実現しているが，低信頼性の部品の組み合

ソリューションの1つである．SNN はニューロンとシ

わせは，深宇宙での長期のミッション遂行の信頼性のナプスで構成され，通常ボトムアップアプローチで構確保を困難にする．小型化と高い信頼性を同時に達成築される．つまり，SNN の各コンポーネントを最初にするためには，アナログ高周波フロントエンドおよび設計する必要がある．

デジタル処理回路を含めた送受信回路全体をワンチッ
プに集積することが一つの解決策である．

パルスニューロンやシナプスのハードウェア実装は数多く報告されている．ニューロンのリーキーインテ

深宇宙探査における集積回路設計を考える上で，受グレート機能を実装するために，従来の設計では，通信機の雑音指数（NF）と放射線耐性は重要な性能指標

常，オペアンプ（演算増幅器）でインテグレーターをとなる．遠く離れた地球からの微弱信号が雑音に埋も構築し，生体ニューロンのミリ秒の時定数を模倣するれるのを防ぐため，回路内部で発生する雑音をできる

ために，しばしば大きなオンチップコンデンサと抵抗だけ小さくし受信感度を向上させる必要がある．

を使用する．さらに，ニューロンの「発火」機能を実本研究では，狭帯域ノイズキャンセリング技術を使現するために，通常，連続時間コンパレータまたはク

用した7.2 GHz 帯オンチップ受信機フロントエンドのロックドコンパレータの専用回路構造を用い，ニュー設計を行った．従来の低雑音受信機（LNA）とダウンロンの励起のための閾値を設定する．また，連続時間

コンバージョンミキサから成る受信回路に加え，副次

コンパレータのバイアス電流は間違いなくニューロン

的なノイズキャンセリング経路を並列に追加することの消費電力を増加させ，クロックドコンパレータは追で，LNA 内のオンチップインダクタから発生する熱雑加のクロック信号分配を必要とし，複雑なコンパレー

音を打ち消すことができる．提案回路の設計は宇宙空

タ構造は大きなチップ面積を占有する．より高度なプ間における放射線の影響を受けにくい130-nm SiGe

ロセスでは，電源電圧と静的リーク電流を低減するこ

BiCMOS プロセスを用いて行った．局部発振器と GMとで低消費電力を実現できるが，これは電圧 / 電流領

回路にビヘイビアモデルを用いた回路図レベルでのシ域のアナログ回路のダイナミックレンジの狭小化，利ミュレーションにより，室温において受信機全体で1.03用可能マージンの縮小，ノイズ耐性の劣化をもたらす

dB の NF を達成できることを確認した．これはノイズ

ことにもなる．これは，電圧や電流などのアナログ量

キャンセリングを行わない主経路のみの場合と比べてを用いて通信を行う従来のニューラルネットワークに

1.61 dB 改善した値である．また，LNA に与えるバイア

とって不利になる．一方，トランジスタの微細化によ

ス電圧を適切に校正することにより探査機内の温度変り，信号の遷移が鋭くなり動作速度が向上したため，化に対する性能補償が可能であることを示した．

アナログ情報を時間領域，すなわち2つの信号遷移の時間間隔でより効率的に表現することができるようにな

38

った．このタイムドメイン回路は，インバータやロジ測定が必要となる．従来の OTA 測定は遠方界測定に基ックゲートで構成されることが多く，直流電力を消費づいていたが，ミリ波では，パス損失が大きく，測定しないため，電力効率に優れていることも特徴である．

精度が低いため，遠方界測定はほとんど実行できない．

このように，タイムドメイン回路は，将来の低消費電したがって，ミリ波範囲での OTA 測定の代わりに近傍

力 SNN の実装に理想的な回路である．

界測定が使用できる．遠方界測定データは，近傍界かから取得できる．

解決するため，作成したシナプス回路の発振周波数範近傍界から遠方界への変換方法など，ハードウェアか囲を拡大させるような回路の設計を行った．回路の設らソフトウェアまで多くの課題があるが． 遠方界で最計には TSMC の65nm のプロセスを用いている．このプも簡単な方法の 1 つは，被試験アンテナ（AUT）の前ロトタイプでは発振周波数を15Hz から130kHz まで拡の平面走査領域で S パラメータを測定することであ大させることができた．オシレータの部分を差動インる．近傍界プロービング ハードウェアと測定セットア

バータに変更し，オシレータの NMOS のソースを接地

ップのために，PCB 上の低コストの平面モノポールをす る こ と に よってこれを実現した． しかし な が ら

設計および製造した．次に，プロトタイプを作成して130kHzの発振周波数を出力させるには10MHzで入力を測定し，シミュレーション結果を検証した．提案され行う必要があり，入出力のオーダーが合わないというたアンテナの測定結果は，2.6 GHz の広い帯域幅と 28問題があった．性能を改善した回路では発振周波数を

GHz の中心周波数を示している．ミリ波周波数範囲で400Hz から6MHz まで拡大させることができた．本プロの近傍界測定用の自動電動制御を備えたコンパクトなトタイプでは興奮生の入力に加えて抑制性の入力も可

電波暗室の構築に成功した．

能にし，チャタリングを防ぐためにシュミットトリガ

遠方界パターンは，測定セットアップが正しく校正インバータを追加した．発振周波数の定常値が20kHz

され，測定パラメータが適切な値で選択されている場であり，興奮性の入力をすることで最大6MHz，抑制

合，仰角と方位角の両方の方向で 120° 以内で 0.5 dB性の入力をすることで最小400Hz を出力する．これらの誤差未満で達成された．このような AUT の 120 度の2つの回路によって，シナプス回路の発振周波数範囲の範囲をキャプチャするには，指向性の低いプローブが小さいという問題を解決することができた．

が必要となる．予備測定結果では，近傍界測定のサンぎ合わせてスパイキングニューラルネットワークを用

4

－

各研究室

本研究では，自動近傍界測定装置，ミリ波プローブ，

研究報告

シナプス回路の発振周波数範囲が小さいという問題を

また，実際に設計・試作されたシナプス回路をつな

4-3
章

ス，重み回路を試作し測定した．SNN の実装に用いるら遠方界への方法を使用することにより，近傍界測定

第TSMC65nm プロセス設計したニューロン，シナプ－

プリングポイントを効果的に削減して，測定時間とコストを削減できることが示された．

いた学習を行い，正しく学習できるかを検証することを目的として正弦波を学習させるシミュレーションを

超高感度オンチップネットワークアナライザ回路の設行った．結果としては，特定周波数周辺の正弦波のみ計が学習可能となった．この学習可能な周波数は，電圧

飯塚 哲也，楊 尊松，朱玉揚，程 鎮宇の漏れ量やシナプス回路の出力周波数を変更した架空

VNA とは，高周波回路網におけるフィルタ，アンテの回路でシミュレーションした場合上下に変動したた

ナ，パワーアンプなど，さまざまな受動および能動デ

め，学習させたいものによって用いる回路を使い分け

バイスの通過・反射電力の周波数特性パラメータを測る必要があると考えられる．

定するための必要不可欠な装置である．VNA は，被試
験物（DUT）に刺激信号を与え，周波数ドメインでイ

無線通信用アンテナ計測・試験技術

ンピーダンス，反射係数，透過係数を表わす S パラメ

飯塚 哲也，グェン ゴック マイカーン，

ータ S11，S12，S21，S22など位相と大きさを併せ持つ

ビャムバドルジ ゾルボー，郭 晟

ベクトルを測定することができる．ただし，多くの5G テクノロジーでは，ミリ波周波数と小型端末に依VNA は外付けシステムであり，高価で大きな面積を占存するテクノロジーのため，5G アンテナの無線（OTA）

める．また，DUT から出力される雑音に埋もれた微弱

39

な信号を，広い周波数帯域（1～5GHz）で測定するこーンに着目し，左右のエッジノード間の2点インピーダ

とも課題となっている．

ンスを測定することで，境界で MZM が現れるかどう

本研究では，2ポート入力で S21，S23が極めて低い

第

4-3

章

4

研究報告
各研究室

－

－

かを明らかにする．

（最小値 -95dB）DUT の S パラメータを測定するため，

CMOS の180nm プ ロ セ ス を ベ ー ス に，Su-Schrieffe-

位相補間器（PI），低ノイズアンプ（LNA），ロックイ

Heeger モデルと Kitaev モデルの集積回路をチップ上にンアンプ（LIA）で構成されるオンチップ VNA を提案実現した．EM シミュレーションツールでのシミュレ

した．S23- 入力位相差特性を測定するため，1-5GHz のーションと実チップでの測定により，これらのチェー

PIでDUTに位相調整可能な信号を二つ印加する．LNA

ンのエッジにインピーダンスのピークがあることを確と LIA は，DUT から出力された微弱な信号を測定する

認し，MZM の存在を示した．

ためのものである．

第1版チップでは，Kitaev モデルに対して，コンデン

これまで，TSMC CMOS 65nm プロセスで，回路図

サとインダクタの値を調整することで共振周波数の異設計とレイアウト設計（PI チップ，LNA チップ，LIAなる3つのトポロジカル回路チェーンを構築し，比較のチップ，および全モジュールを含む全体チップ）が完ために3つのトリビアルチェーンも作成した．その結成している．PI については，2.5GHz では最大 DNL が果，トポロジーの段階で EM シミュレーションとオン

0.67LSB， 最 大 INL が2.4LSB，5GHz で は 最 大 DNL が

チップ測定により，2点インピーダンスの急激な増加が0.38LSB，最大 INL が3.24LSB となっている．LNA につ確認され，両エッジに MZM が存在することを確認しいては，1-5GHz で3-5dB の雑音係数がポスト・シミュ

た．

レーションに示されている．システム全体については，

その後，第2版チップでは，CMOS スイッチを追加

プレ・シミュレーションとポスト・シミュレーション

し，SSH チェーン全体と Kitaev チェーンの各ユニット

で DUT の測定結果と整合性のある S21，S23を得たこと

セルのトポロジー特性を制御するように設計した．計で，提案された回路が適切に機能できることが分かっ

測の結果，SSH モデルチェーンの端にインピーダンス

た．実チップテストは，チップの到着後に行う予定でのピークが現れることが確認できた．Kitaev トポロジ

ある．

カル・トリビアル切り替え可能な回路チェーン上で，今後の方針としては，回路全体のノイズ性能を改善

適切な制御信号を生成することにより，2つの異なる共しつつ，PI 用の多相クロック信号を供給するための1-5G

振周波数を持つ Kitaev チェーン上で2つのトポロジカル

PLL を設計していく予定である．

セグメントが移動，分裂，融合する様子をシミュレー
ションし，各トポロジカルトリビア境界でインピーダ

電気回路によるトポロジカル量子状態検証のための回

ンスピークを観測した．これは，トポロジカル量子計

路設計

算の編組動作に必要なゼロエネルギーモードの存在に飯塚 哲也，袁 浩晨

対応している．

トポロジカル量子コンピューティング（TQC）は，
フォールトトレラントな量子コンピューティングの手

平本・小林研究室法の一つで，「エニオン」と呼ばれる特定のトポロジカ（http://nano-lsi.iis.u-tokyo.ac.jp/）

ル量子物体の編組によって単一の量子ゲートを生成す40ることができ，トポロジカル量子コンピューティング

ナノスケール CMOS デバイスの特性ばらつきに関するは，デコヒーレンスに強く，事前に定義したアルゴリ研究

ズムを正確に実行できるという自然な特性を有してい平本 俊郎，小林 正治

る．非アベリアンアニオンの最も単純な実現例として，

MOS トランジスタが微細化されるとともに，ランダ

通常のフェルミ・ディラック統計に従うマヨラナフェ

ムな特性ばらつきの影響が無視できないほど大きくな

ルミオンという準粒子があり，マヨラナゼロモードってきている．その原因は従来のバルクプレーナ型ト（MZM）という特殊な機構を持つ．そこで，マヨラナ

ランジスタでは主にチャネル中の不純物数の揺らぎでゼロエネルギーのエッジ状態を実現する1次元回路チェ

あるが，将来のデバイス構造候補であるナノワイヤト

ランジスタでは不明な点が多い．本研究では，シリコの均一な成膜が重要となる．本研究では，原子層堆積

ンナノワイヤトランジスタ特有のばらつき原因につい法による In2O3の成膜を確立し，HfO2系強誘電体およて詳細を調べ，ナノワイヤ幅のランダムな揺らぎと量

び判強誘電体トランジスタ型メモリを設計・試作し，子閉じ込め効果がしきい値電圧ばらつきの主原因であ

良好なメモリ特性と信頼性を実証することに成功した．

ることを明らかにするとともに，ドレイン電流ばらつ
HfO2系材料における強誘電性発現のメカニズムの解明

4-3
第きへの影響も検討している．

小林 正治，平本 俊郎

4章

本研究では，三次元構造の強誘電体メモリデバイスの実現に欠かせない，三次元構造への強誘電体薄膜のCMOS によるバイナリーディジタル演算に代わるコ形成と，強誘電性発現のメカニズムを解明することをンピューティング手法として量子計算が注目されてい目的としている．今年度は，第一原理計算と強誘電体

る．量子計算では従来の CMOS 回路が量子ビットの制薄膜の電子線回折マッピングの手法により，成膜アニ

御回路に用いられるため．CMOS デバイスの低温特性

ール後には強誘電体が面内配向し，電圧印可によってを明らかにしておくことが必須である．本研究室では，面直配向することが明らかになり，三次元構造にあっ

MOS トランジスタの低温におけるサブスレッショルドても初期の電圧サイクルで強誘電性が実現できること特性に注目し，サブスレッショルド係数が低温で理論を示唆する結果を得た．

－

各研究室

平本 俊郎，小林 正治

研究報告

ナノスケール CMOS デバイスの低温特性に関する研究－

通りに温度に比例しない理由を検討した．また，低温における特性ばらつきの評価も行い，特に低温では不純物揺らぎによるパーコレーションパスが特性に大きな影響を与えることを明らかにした．

高木研究室（https://sites.google.com/g.ecc.u-tokyo.ac.jp/mosfet/）

III-V Metal-Oxide-Semiconductor（MOS）FET とシリコンパワートランジスタに関する研究

その3次元集積化に関する研究

平本 俊郎，小林 正治

高木 信一，隅田 圭，吉津 遼平，

半導体パワートランジスタは，家電製品や電気自動トープラサートポン カシディット，竹中 充

車，鉄道などに広く用いられるパワーエレクトロニク

将来のロジック LSI の本命デバイスして，トランジスの基幹部品である．最近では SiC や GaN などワイド

スタを縦型に積層した3次元集積 CMOS が期待されてバンドギャップ材料を用いたパワーデバイスの研究がいる．このような積層型 MOSFET を実現する上では，進展しているが，従来のシリコンデバイスでもさらな低温で素子が作製できかつ高い移動度や注入速度が期る性能向上が可能である．本研究では，絶縁ゲート型

待できる III-V 化合物半導体や Ge などのチャネルが有バイポーラトランジスタ（IGBT）と呼ばれるパワート

望である．我々は3次元集積 CMOS を目指して，極薄ランジスタを実際に試作し，スケーリングや両面ゲー膜でも高い移動度を有するチャネル材料系を明らかにト化により性能向上を目指している．

すると共に，Si 基板上に極薄の III-V-On-Insulator（IIIV-OI）構造を実現する技術やこの構造をチャネルに用

三次元集積メモリデバイス応用に向けた原子層堆積法にいた III-V-OI nMOSFET の実証と高性能化，その電気よる酸化物半導体の形成とデバイス実証に向けた研究

特性を決定しているデバイス物理の研究を進めてい小林 正治，平本 俊郎

る．今年度は，薄膜チャネル MOSFET の移動度を決め半導体の微細化が鈍化する中，さらなる高集積化とる重要な散乱機構である膜厚揺らぎ（表面ラフネス）

高機能化のためには，配線層へのアクティブデバイス

散乱の下でも高い移動度が実現できるチャネル材料のの形成が必要であり，酸化物半導体は低温でトランジ

定量的アセスメントを進め，L 点の電子が活用できる

スタを形成可能であり注目を集めている．従来酸化物（111）InAs-OI MOSFET や（111）Ge-On-Insulator（GOI）

半導体はスパッタ法による平面への成膜が主流であっ

MOSFET の有用性を明らかにした．更に，InAs MOS 界

たが，半導体の三次元集積化に向けては三次元構造へ

面の界面準位密度を精度良く求める方法として，極低41温での CV 特性を用いた評価方法を提案し，界面準位ることを見出した．

密度を高精度で評価できることを実験的に示した．
強誘電体デバイスを用いたリザバーコンピューティン
Ge/SiGe Metal-Oxide-Semiconductor（MOS）
FET とその3次元集積化に関する研究
第

4-3

章

4

研究報告
各研究室

－

－

グに関する研究高木 信一，トープラサートポン カシディット，

高木 信一，陳 家驄，韓 雪揚，

名幸 瑛心，鈴木 陸央，竹中 充，中根 了昌

トープラサートポン カシディット，竹中充

計算負荷の軽い AI 計算手法として，リザバーコンピ

3次元集積 CMOSへの適用を目指して，Si 基板上の極ューティングが近年注目を集めている．我々は，メモ

薄 Ge-On-Insulator（GOI）構造を実現する技術やこれら

リ・イン・ロジック機能や非線形アナログ計算機能をの構造を用いた高性能 GOI CMOSの実現と性能向上，もつ FeFET や FeRAM が，リザバーコンピューティング

電気特性を決定しているデバイス物理の研究を進めてを物理実装できるハードウェアとして有望であることいる．今年度は，（110）面 SiGe/SOI 基板に酸化濃縮をを提案しており，Si プラットフォーム上で極低消費電施した圧縮ひずみ（110）SiGe-On-Insulator（SGOI）構

力で推論・学習を行うことができる新しい AI ハードウ

造を細線化することにより，一軸性ひずみを導入して，ェアとして，動作方式やデバイスの工夫による AI 性能

極薄膜においても極めて高い正孔移動度が得られるこの向上の研究を進めている．今年度は，出力データととを実証した．また，酸化濃縮法において Si の酸化終して，ドレイン電流だけでなく，ソース電流や基板電了後も追加酸化を行うことにより，熱膨張係数で予想流も活用することで，AI 性能が向上することを実証しされるよりも大きな引張ひずみが導入できることを実た．また，音声認識への応用に向けて，並列動作 FeFET

験的に示した．

リザバーによって，spoken digit の分類タスクを行うシ
ステムの提案を行い，95.9 % の分類精度を実験的に達HfO2- 系強誘電体ゲート絶縁膜トランジスタと強誘電成した．

体メモリに関する研究高木 信一，トープラサートポン カシディット，

量子コンピュータ制御回路に向けた Si CMOS の極低

川野 真琴，岩重 宏一郎，大友 将樹，劉 振泓，

温での動作特性の理解

竹中 充
分 極 反 転 を 伴 う強誘電体をゲート絶縁膜と し た

トープラサートポン カシディット，竹中 充

MOSFET（FeFET）や金属とのサンドイッチ構造（MFM

量子コンピューティングシステムでは，量子ビット構造）をメモリセルとする FeRAM は，将来の極低消費数向上のためには，4 K などの極低温で動作できる Si

電力メモリやロジック用素子として期待されている．

CMOS 回路を量子ビットチップの近くに置くことが必特に近年発見された Hf1-xZrxO2や ZrO2などの強誘電体要である．この目的のために，極低温での MOS トラン

・反強誘電体を用いたデバイスは，現在の Si CMOS テ

ジスタの動作を定量的に明らかにして，その物理機構

クノロジーとの親和性が極めて高く，大きな関心を集を明確化するための実験的・理論的研究を進めていめている．我々は，ALD 法によって堆積したこれら強る．今年度は，基板濃度の異なる Si n-MOSFETs の室温

誘電体薄膜の物性や FeFET の素子動作原理の明確化をから4 K までの SS（sub-threshold swing）値の変化を実験通じて，優れた素子特性を実現する研究を進めてい的に評価し，SS 値に影響を与えるバンド端近傍に存在

る．今年度は，FeFET メモリのメモリウィンドウを決するtail stateと局在界面準位が，基板濃度と共に増加し定する機構を調べてその解析式を提案すると共に各種ていくこと，基板バイアス依存性の実験結果から，tail物理パラメータがメモリウィンドウに与える効果を明

state と局在界面準位の物理的起源が共通である可能性

らかにした．また，FeRAM 応用に向けた4 nm 厚の極薄が高いことを示した

膜 MFM キャパシタにおいて，動作電界を下げると強誘電体膜の疲労による分極量の低下が発生するものの，高電界パルスを印加することでこの疲労が回復す

42

高木 信一，姜 旼秀，陳 育同，

竹中研究室

内田研究室（https://sites.google.com/g.ecc.u-tokyo.ac.jp/takenaka-lab/）（http://www.ssn.t.u-tokyo.ac.jp/）

光配線 LSI に関する研究
竹中 充，唐 睿，湯 涵智，宮武 悠人，ナノスケール電子材料を用いたエレクトロニクス・デ
バイスに関する研究

ティパット ピヤパッタラクン，高城 和馬，
シリコンフォトニクス等を用いて LSI の配線や I/O を

ル分子センサ
ヒトの呼気には，ヒトの代謝物を含めて，様々な揮

ロット導波路上に集積した受光器の動作実証に成功し発性有機化合物（Volatile Organic Compounds: VOC）がた．Si スロット導波路を用いることで，InGaAs 薄膜で含まれている．そのため，呼気に含まれる，ヒトの疾の光吸収が増強され，高い受光感度を低い寄生容量の病と関連する特定の VOC を選択的に検出できれば，疾両立に成功した．

病の超早期診断を実現することが期待される．我々は，金属ナノシートを用いた低電力の水素センサ素子

AI 用シリコン光回路に関する研究

－

各研究室

光化する研究を進めている．III-V 族半導体薄膜を Si ス

4

研究報告

揮発性有機化合物（VOC）などを検知するナノスケー章

中山 武壽，赤澤 智熙，傅 晟，作本 宙彌

第

4-3

－

をこれまで開発してきた．しかし，金属ナノシートに

竹中 充，唐 睿，湯 涵智，宮武 悠人，柴 成立，

よる分子センシングを原子論的にシミュレーションす高城 和馬，黄 明智，赤澤 智熙，藤田 将大，る方法は確立されていない．今回，分子動力学法と非脇田 耀介

平衡グリーン関数法を組み合わせることで，センサ応

ユニバーサル光回路などのプログラマブル光回路を

答を原子論的にシミュレートする手法を新たに開発し用いた AI 用深層学習の研究を進めている．新しい相変た．今後，この手法を様々な系に応用することで，計化材料 GeSbTeS（GSTS）を開発し，波長2.34 µm にお算手法の改善を行うと共に，新たなセンサ向け材料のいて，GSTS の光吸収が減ることを実験的に示し，光損探索にも活用をしていく．

失の小さい光位相シフタの動作実証に成功した．

ナノデバイスの熱配慮設計
LSI は，その構成要素である MOS トランジスタのサ

Ge 中赤外光集積回路に関する研究

イズ縮小によってこれまで飛躍的に性能を向上してき竹中 充，宮武 悠人，張 超

た．近年はナノシートトランジスタなどの新たなデバ

Ge-on-insulator（GeOI）基板上に形成した Ge 導波路

イス構造の導入が予定されており，トランジスタ動作を用いた中赤外光集積回路の研究を進めている．GeOI中のジュール発熱による素子の温度上昇が最も深刻な基板を用いた Ge 導波路に PIN 接合を形成することで，問題のひとつとして指摘されている．我々は，熱配慮

雪崩増幅を用いた結晶欠陥誘起受光器の動作を得るこ設計により CMOS チャネル部の動作時温度を極力抑制とに成功し，1 Gbps 以上の動作を得ることに成功した．

する技術の開発に取り組むとともに，シリコンチャネ
ルにおける電子­－フォノン輸送特性について精緻な評

二次元材料デバイスに関する研究価を展開してきた．今回，分子動力学法と非平衡グリ

竹中 充，ティパット ピヤパッタラクン

ーン関数法を組み合わせることで，Si/SiO2界面に特有

グラフェンや二硫化モリブデンを用いた半導体デバの振動モードが存在し，その振動モードによって界面イスの研究を進めている．III-V 薄膜導波路を用いた近傍の電子－フォノン散乱が増大することを示唆する

MOS 型光変調器において，グラフェンを透明電極とし結果が得られた．

て用いた素子を新たに提唱した．グラフェンを高濃度でドーピングすることで，光吸収を低減しつつ，グラ
フェン電極の抵抗を下げることができることから，低損失，高速な MOS 型光変調器が実現可能であることで数値計算で明らかにした．

43

染谷・横田・李研究室（http://www.ntech.t.u-tokyo.ac.jp/, https://fles.t.u-tokyo.ac.jp/）

有機フォトディテクタの光照射安定性の改善

第

4-3

章

4

研究報告
各研究室

－

－

トン演算子として表現し，演算に用いるトポロジカル
計算機が期待され，幅広い系で研究が行われている．
我々のチームでは，JST-CREST プロジェクトとして，
ハミルトン演算子を電気回路部品の集合体として捉ウィジャヤ テオドルス，李 成薫，横田 知之，え，電気回路のトポロジーによって演算を行う手法の染谷 隆夫

探索を担当しており，三田グループは集積 MEMS の専

光学式のデバイスを用いることで，血圧や脈拍数，門家として計算機に必要な理想の可変素子・MEMS 素

血中酸素濃度などの情報が計測できる．我々は，有機子を「TopoMEMS」と命名し，精力的に研究開発を行フォトディテクタに熱処理した酸化亜鉛（ZnO）からっている．本年度は MEMS の動きそのものを演算に用なる電子輸送層や ZnO とポリエチレンイミン（PEI）

いる新しい構想が原著論文として採択されたとともに，を混合した電子輸送層を用いることで，有機フォトデ

多段双安定 MEMS アクチュエータの開発に成功し，国ィテクタの安定性を向上させることに成功した．ZnO

際会議で採択された．

の成膜方法はいくつかあるが，特にフレキシブル基板と相性の高いゾル・ゲル手法が広く使用されていた．

Programmable Matter プロジェクト - エネルギー自しかしながら，従来のアニール温度は180℃と低く，前立型分散マイクロシステムによる形状可変体

駆体が残っていることにより，電子輸送層内にトラッ

三田 吉郎，三角 啓，宇佐美 尚人（航空宇宙工学専攻），

プが存在してしまうという問題があった．このトラッエリック ルブラスール，黄 吉卿（CNRS LIMMS研究所），

プは，光を照射ることで暗電流値が大きくなってしま

ロマン カトリ（仏 FEMTO-ST 研究所），

う原因の1つとして言われており，長期安定性が必要とユリアック グェン（仏 FEMTO-ST 研究所），

なるウェアラブルセンサ応用を行うためには，改善すジュリアン ブルジョワ（仏 FEMTO-ST 研究所），

る必要があった．そこで，この ZnO 層のアニール温度

ブノワ ピランダ（仏 FEMTO-ST 研究所）

を350℃まで上昇することで，安定性が劇的に向上する

集積化 MEMS（微小電気機械システム）のトップダ

ことが分かった．これは，高いアニール温度のために，

ウンアプリケーションとして，自立マイクロシステム

トラップ密度が減ることが要因であることが考えられの研究を行っている．
「大きさ1cm 以下のマイクロロボ

る．また，ZnO の前駆体と高分子である PEI を混合しットを多数環境に放出し，個々のロボットは近傍のロ

た PEI-Zn を電子輸送層に用いることで，従来のアニー

ボットと通信を行いながら，協調的に環境測定などの

ル温度と同じ180℃においても，電子輸送層内のトラッ

高度な機能を実現するという自律分散システムを目指

プ密度を低減し安定性を向上させることに成功した．

している．2016年度より，集積化マイクロメカトロニ

さらに，これらのデバイスと有機発光素子を集積化す

クス研究室（東京大学生産技術研究所 LIMMS，CNRS-ることで，貼り付け型の脈波センサを実現することに

IIS，UMI 2820）Host Professor の立場でフランス共和国

も成功し，日常生活内で長期的に脈波をセンシングす国立研究エージェンシー（ANR）の助成を得て，仏ることが可能となった．

FEMTO-ST 研究所と PSA-Peugeot との産学共同で「組み合わせにより集合の形状変化が可能な自律マイクロロ

三田研究室（http://www.if.t.u-tokyo.ac.jp）

特に，水中で自立泳動するマイクロシステムの実現と背景物理の理解に研究目標を定めている．2022年度

TopoMEMS：トポロジカル量子計算機に必要な可変は，3D プリンタで微細造形した Matter 外骨格に理想的電子素子および理想 MEMS 素子の開発

な柔軟電極（Flexiboard）薄層化した集積化太陽電池と三田 吉郎，辻 啓吾，Anne-Claire Eiler，安永 竣，
肥後 昭男，飯塚 哲也，江澤 雅彦（物理工学専攻）
量子コンピューティング分野における次世代の計算手法として，物質が持つトポロジカルな状態をハミル

44

ボット Programmable Matter」の研究を開始している．

の高歩留まり接合技術を国際会議発表した．

電子線リソグラフィと MEMS プロセスによる微細電極する知見として，トランジスタが作製された直後（配構造の流体素子への集積化作製手法の研究

線前）のウエーハ引き渡しを受け，熱工程を伴う後加究所），鷲津 信栄（アドバンテスト），高田 晃広（アと，VLSI をあらかじめ Silicon-on-Insulator（SOI）基板のドバンテスト），藤原 誠，澤村 智紀

上に配置した構造を MEMS 後加工できることなどが分電極構造の微細化によるセンサ素子の更なる高感度かっている．共同研究開発する素子の種類は共同研究化，高機能化を目指し，電子線リソグラフィと MEMS

先との相談により様々だが，作製テクノロジは共通の加工プロセスを組み合わせた微細電極のトップダウン

ものを利用できるところが産業的に重要である．数多作製手法の高度化に取り組んでいる．局所的に測定電くの企業の興味を引き，会社との共同研究や国際共同極を集積化した微細孔構造や，マイクロアクチュエー

研究等様々なプロジェクトで電子デバイスの研究が進タと微細構造を組み合わせた電極ギャップの精密制御行している．特に，生きた細胞を柔軟に把持できる自に取り組んでいる．本年度は，完全空乏型の SOI トラ

己変形型マイクロアクチュエータの研究に取り組み，

ンジスタ構造（FDSOI）による VLSI ウエーハを入手

世界最低電圧（1．5V）で高い性能指数を示すことにし，ポストプロセス加工によってデバイスを得るため

成功し，国内会議で発表するとともに原著論文発表しのプロセス開発を引き続き行った．特に，加工後のチ

た．

4-3
4

－

各研究室

てもトランジスタ特性の劣化はそれほど進行しないこ

研究報告太田 悦子，水島 彩子，岡本 有貴（産業技術総合研

章

工プロセス（成膜，インプラ，ドライブイン）を施し

第三田 吉郎，Anne-Claire Eiler，肥後 昭男，－ップを電気的・化学的システムと統合する部分の研究開発を課題としている．

CMOS-MEMS 高密度集積接合の信頼性検証のためのテスト構造研究

電子線リソグラフィによる大面積精細描画手法の研究

三田 吉郎，松岡 瞳，水島 彩子，

三田 吉郎，肥後 昭男，藤原 誠，澤村 智紀

依田 孝（東京工業大学），平川 顕二（東京工業大学），

従来垂直水平方向（矩形）に限られ表現能力に乏し岩瀬 正幸（東京工業大学），小笠原 宗博（東京工業大学），

かった大面積電子線描画技術を高度化する．VDEC に

肥後 昭男，落合 幸徳

平成25年に新規導入された高速大面積電子線描画装置

高機能な CMOS-MEMS システムを簡便に得る方法とF7000S-VD02の持つ高ドース対応性，セル（キャラク

して，チップレベル接合技術に期待が高まるが，数百万タ）プロジェクション方式による鮮明なエッジを利用

個に至る数 μm 角のパッドの接合状況を個々に調べる

して，自由曲面や繰り返し微細構造などの描画を可能ことはこれまでの技術では出来ず，新しい検査方式がとする．本年度は，パターン描画の微細化限界に挑戦必要とされている．本研究では，1つのパッドに対してし，16nm を切るギャップ構造の作製が可能なパターン

2個の電極を接合し，そのうちの一つを検査用の電極とおよびプロセスデザインに成功したものを原著論文発して用い，所謂「ループバックテスト」を行うことを表した．

提案．テスト用 LSI 回路を試作し検証を行っている．

CMOS-VLSI の MEMS 後加工による高機能システムの産学連携研究三田 吉郎，山口 貴史，中島 志温，島村 龍伍，ティモテ レヴィ（仏ボルドー大学 IMS 研究所），
ギレム ラリュー（仏 LAAS-CNRS 研究所），
池内 与志穂（生産技術研究所），齊藤 健（日本大学）
D.lab を通じて試作した VLSI ウエーハを，武田先端知ビルスーパークリーンルームやその他のクリーンル
ームにおいて後加工することによって新規センサデバ
イスを製作，評価する研究を行っている．後加工に関45

4.4 研究発表

黒田・小菅研究室

System for ADAS Applications,” IEEE Transactions
on Instrumentation and Measurement, vol. 71, pp.

研究論文
[1]

1-10, May 2022.
K. Shiba, M. Okada, A. Kosuge, M. Hamada, and T.
Kuroda, “A 12.8-Gb/s 0.5-pJ/b Encoding-Less In-

4-4

第ductive Coupling Interface Achieving 111-GB/s/W

章

4

研究報告
各研究室

－

[2]

[3]

id-State Circuits Letters (SSC-L), vol. 6, pp. 65-68,13.7μJ/prediction 88% Accuracy CIFAR-10 Sin-

2023.

gle-Chip Data-Reusing Wired-Logic Processor Us-

R. Sumikawa, K. Shiba, A. Kosuge, M. Hamada,ing Non-Linear Neural Network,” 28th Asia andand T. Kuroda, “1.2 nJ/classification 2.4 mm² asyn-

South Pacific Design Automation Conference (ASP-

chronous wired-logic DNN processor using synthe-

DAC'23), pp.182-183, Jan. 2023.

no. SC, pp. SC1019, Jan. 2023.

thesized All-Digital Asynchronous Wired-Logic

A. Kosuge, M. Hamada, T. Kuroda, “A 6-Gb/s In-

Processor Using Quantized Non-linear Function

ductively-Powered Non-Contact Connector With

Blocks in 0.18μm CMOS,” 28th Asia and South

Rotatable Transmission Line Coupler and Interface

Pacific Design Automation Conference (ASP-DAC'23),

Bridge IC,” IEEE Journal of Solid-State Circuits

pp.180-181, Jan. 2023.

46

[3]

K. Shiba, M. Okada, A. Kosuge, M. Hamada, and T.

K. Shiba, M. Okada, A. Kosuge, M. Hamada, T.

Kuroda, “A 12.8-Gbps 0.5-pJ/b Encoding-less In-

Kuroda, “Polyomino: A 3D-SRAM-Centric Accel-

ductive Coupling Interface Using Clocked Hystere-erator for Randomly Pruned Matrix Multiplication

sis Comparator for 3D-Stacked SRAM in 7-nmwith Simple Reordering Algorithm and Efficient

FinFET,” IEEE Asian Solid-State Circuits Conference

Compression Format in 180-nm CMOS,” IEEE

(A-SSCC), Nov. 2022.
[4]

H. Meng, K. Wakabayashi, and T. Kuroda, “A Scal-

vol. 69, no. 11, pp. 4317-4330, Nov. 2022.

able Linear Equation Solver FPGA using High-Level

S. Shibata, R. Miura, Y. Sawabe, K. Shiba, A. Ko-

Synthesis,” The 24th Workshop on Synthesis And Sys-suge, M. Hamada, and T. Kuroda, “A 5-GHz 0.15-

tem Integration of Mixed Information technologies

mm² Collision-Avoiding RFID Employing Com-(SASIMI2022), Oct. 2022.
[5]

S. Shibata, Y. Sawabe, K. Shiba, A. Kosuge, M.

Inductively Connected External Antenna in 0.18-

Hamada, and T. Kuroda, “A Low-power RFID withμm CMOS,” IEEE Solid-State Circuits Letters

100kbps Data Rate Employing High-speed Power(SSC-L), vol. 5, pp. 268-271, Nov. 2022.

Clock Generator for Complementary Pass-transistor

A. Kosuge and T. Kuroda, “Proximity Wireless

Adiabatic Logic,” 29th IEEE International Confer-

Communication Technologies: An Overview andence on Electronics Circuits and Systems (ICECSDesign Guidelines,” IEEE Transactions on Circuits2022), Oct. 2022.

and Systems I: Regular Papers (TCAS-I), vol. 69, no.
[7]

R. Sumikawa, K. Shiba, A. Kosuge, M. Hamada,and T. Kuroda, “A 1.2nJ/Classification Fully Syn-plementary Pass-Transistor Adiabatic Logic With an

[6]

[2]

Japanese Journal of Applied Physics (JJAP), vol. 62,

Transactions on Circuits and Systems I: Regular Papers,[5]

Y.-C. Hsu, A. Kosuge,R. Sumikawa, K. Shiba, M.
Hamada, and T. Kuroda, “A Fully Synthesized(JSSC), vol. 57, no. 2, pp. 535-545, Feb. 2022.
[4]

[1]

3D-Stacked SRAM in 7-nm FinFET,” IEEE Sol-sized nonlinear function blocks in 0.18 μm CMOS,”－

国際会議論文[6]

X. Wang, A. Kosuge, Y. Hayashi, M. Hamada, T.

11, pp. 4317-4330, Nov. 2022.

Kuroda, “A 7 Gb/s Micro Rotatable Transmission

A. Kosuge, S. Suehiro, M. Hamada and T. Kuroda,

Line Coupler with Deep Proximity Coupling Mode

“mmWave-YOLO: A mmWave Imaging Ra-

and Ground Shielding Vias,” 29th IEEE Internation-

dar-Based Real-Time Multiclass Object Recognition

al Conference on Electronics Circuits and Systems

[7](ICECS 2022), Oct. 2022.

mission Line Coupler Using Deep-Proximity Cou-

R. Sumikawa, K. Shiba, A. Kosuge, M. Hamada,pling Mode and Ground-Shield Vias,” 2022年電and T. Kuroda, “A 1.2nJ/Classification 2.4mm2

子情報通信学会（IEICE）ソサイエティ大会,

Wired-Logic Neuron Cell Array Using LogicallySep. 2022.

Compressed Non-Linear Function Blocks in
Solid State Devices and Materials (SSDM'22), Ex-

ダを用いたリアルタイム多クラス物体認識 ,”tended Abstracts, pp. 750-751, Sep. 2022.

第25回 画像の認識 ･ 理解シンポジウム , July

K. Shiba, M. Okada, A. Kosuge, M. Hamada, and T.

2022.

“A

7-nm

FinFET

1.2-TB/s/mm2

terface Using Over-SRAM Coils and Manches-

System for Food Industry Applications,” The 25th

ter-Encoded Synchronous Transceivers,” IEEE Hot

Meeting on Image Recognition and Understanding,

Chips 34 Symposium (HCS), Aug. 2022.

July 2022.
[4]

る半導体産業を牽引する人材育成 ,” 応用物理

Accuracy CIFAR-10 Single-Chip Wired-logic Pro-

学会春季学術講演会 , Mar. 2023.
[5]

小菅敦丈 , “[ 招待講演 ] 半導体回路設計製造

Network,” IEEE Hot Chips 34 Symposium (HCS),の民主化拠点 :Agile-X,” 電子情報通信学会総Aug. 2022.

合大会 , Mar. 2022.

L. Yu, A. Kosuge, M. Hamada, and T. Kuroda, “AnUsing Polarized-Image Fusion Technique,” 2022

[6]黒田忠広 ,“ 半導体戦略 ,” 熊本県半導体関連企

業立地セミナー , Feb. 2023.
[7]

A. Kosuge, “Energy-efficient Neuromorphic Proces-

IEEE Sensors Applications Symposium (SAS), Aug.

sor for In-Sensor Computing,” Japan India Joint

2022.

Research Hub Workshop on Trusted Cyber PhysicalK. Shiba, M. Okada, A. Kosuge, M. Hamada, and T.

Cognitive System, Feb. 2023.

Kuroda, “Polyomino: A 3D-SRAM-Centric Archi-[8]with Simple Rearrangement Algorithm and x0.37[9]Compression Format,” IEEE International New Circuits and Systems Conference (NEWCAS), June 2022.

黒田忠広 , “ 日本企業の半導体復権への道を探る ,” 長野県経営戦略セミナー , Jan. 2023.

tecture for Randomly Pruned Matrix Multiplication[12]－
産学連携によHamada, and T. Kuroda, “A 13.7µJ/prediction 88%

Anomaly Detection System for Transparent Objects[11]黒田忠広 ,“ パネルセッション

T. Kuroda, “More Moore, More than Moore, More
People,” ASP-DAC, Keynote Addresses, Jan. 2023.

[10]黒 田 忠 広 , “More Moore, More than Moore,

K. Shiba, T. Omori, K. Ueyoshi, S. Takamaeda-Ya-

More People,” 応用電子物性分科会 研究例会 ,mazaki, M. Motomura, M. Hamada, and T. Kuroda,

Dec. 2022.

“A 96-MB 3D-Stacked SRAM Using Inductive[11]

黒 田 忠 広 , “More Moore, More than Moore,

Coupling with 0.4-V Transmitter, Termination

More People,” シンポジウム 量子技術と半導体

Scheme and 12:1 SerDes in 40-nm CMOS,” IEEEが拓く未来社会 , Dec. 2022.

International Symposium on Circuits and Systems (IS-

－

各研究室

larized-Image Fusion Based Anomaly Detection

Y.-C. Hsu, A. Kosuge, R. Sumikawa, K. Shiba, M.

4

L. Yu, A. Kosuge, M. Hamada, and T. Kuroda, “Po-3D-Stacked SRAM with an Inductive Coupling In-

cessor in 16-nm FPGA Using Non-Linear Neural

[10]

[3]

4-4

研究報告

黒田忠広 , “mmWave-YOLO によるミリ波レー章

0.18um CMOS,” JSAP International Conference on

Kuroda,[9]小林英太郎 , 小菅敦丈 , 末廣知士 , 濱田基嗣 ,
第

[8]

[2]

[12]

黒田忠広 , “ 日本半導体産業の復権と産官学連 携 ,” 電 子 実 装 工 学 研 究 所 第3回 会 員 会 ,CAS), May 2022.

Dec. 2022.
シンポジウム・研究会・大会等発表
[1]

[13]

T. Kuroda, “Industry & Workforce Development

X. Wang, A. Kosuge, Y. Hayashi, M. Hamada, T.

Panel— ,” International Trade Partners Conference

Kuroda, “A 12.5 Gb/s 1.1 pJ/b Rotatable Trans-(ITPC 2022), Nov. 2022.

47

[14]

黒田忠広 , “ 半導体戦略と3D 集積 ,” ネプコン

ジャパン名古屋基調講演 , Oct. 2022.
[15]

第

4-4

[16]

章

4

研究報告
各研究室

－

－

[17]
[18]

[19]

黒 田 忠 広 , “More Moore, More than Moore,

研究論文

More People,” 第9回電子デバイスフォーラム京

[1]

[21]

Koshino and Ken Takeuchi, “Event Data-based

黒田忠広 , “Agile-X ～ 革新的半導体技術の民Computation-in-Memory (CiM) Configuration by

主 化 拠 点 ,” 第14回 TIA シ ン ポ ジ ウ ム , Oct.

Co-designing Integrated In-Sensor & CiM Com-2022.

puting for Extremely Energy Efficient Edge Com-黒田忠広 , “ 半導体戦略と3D 集積 ,” ネプコン

puting,” Japanese Journal of Applied Physics (JJAP),

ジャパン秋基調講演 , Oct. 2022.

vol. 61, pp. SC1085, April 7, 2022.

A. Kosuge, “Computational Sensing Technologies,”

[23]

[24]

[25]

Akira Goda, Chihiro Matsui and Ken Takeuchi, “A
Stochastic Leaky-Integrate-and-Fire Neuron Model

2022.

With Floating Gate-Based Technology for Fast and

T. Kuroda, “Turning 3D Memory on Its Head -Accurate Population Coding,” IEEE Journal of the

How to Build an SRAM Cube to Replace

Electron Devices Society, vol. 10, pp.861-869, Sep-

High-Bandwidth Memory (HBM),” Department

tember 13, 2022.
[3]

Chihiro Matsui and Ken Takeuchi, “Heterogeneous

黒田忠広 , “ 半導体戦略 ～ More Moore, More

Integration of Precise and Approximate Storage forthan Moore, and More People ～ ,” Virtual EXPO

Error-tolerant Workloads,” IEICE Transactions on

2022 秋 , Sep. 2022.

Fundamentals of Electronics Communications and小菅敦丈 , “FPGA による超低電力布線論理型

Computer Sciences, vol. E106-A, no. 3, pp. 491-503,

AI プロセッサ ,” 情報処理学会 DA シンポジウ

September 5, 2022.
[4]

Shinsei Yoshikiyo, Naoko Misawa, Kasidit Toprasert-

黒田忠広 , “Agile-X 半導体民主化拠点 ,” Ag-pong, Shinichi Takagi, Chihiro Matsui and Ken

ile-X 革新的半導体の民主化拠点キックオフシ

Takeuchi, “Write Variation & Reliability Error Com-

ンポジウム , July 2022.

pensation by Layer-wise Tunable Retraining of Edge

黒田忠広 , “ 開所式典スピーチ,” TSMCジャパ

FeFET LM-GA CiM,” IEICE Transactions on Funda-

ン3D-IC 研 究 開 発 セ ン タ ー 開 所 式 典 , June

mentals of Electronics Communications and Computer

2022.

Sciences, vol. E - , no. , pp. -, December 19, 2022.

黒田忠広 , “More Moore, More than Moore and[5]

Chihiro Matsui, Eitaro Kobayashi, Naoko Misawa

More People,” Design & Verification Conference &and Ken Takeuchi, “Comprehensive analysis on er-

Exhibition Japan 2022, June 2022.

ror-robustness of FeFET computation-in-memory

A. Kosuge, “Computational Sensing Technologies

for hyperdimensional computing,” Japanese Journalfor Cyber-Physical Infrastructure (invited),” IEEEof Applied Physics (JJAP), vol. 62, pp. SC1053, Feb-

Symposium on VLSI Circuits, Friday Forum, Juneruary 6, 2023.

2022.
[26]

[2]

Department Seminar at Princeton University, Sep.

ム , Aug. 2022.
[22]

Chihiro Matsui, Kazuhide Higuchi, Shunsuke

都基調講演 , Oct. 2022.

Seminar at Princeton University, Sep. 2022.
[20]

竹内研究室

[6]

Kazuhide Higuchi, Tomoki Kobayashi, Naoko Mis-

柴康太 , 小菅敦丈 , 濱田基嗣 , 黒田忠広 , “[ 招awa, Chihiro Matsui and Ken Takeuchi, “Tiny and

待講演 ] 三次元積層 SRAM と近接場無線接続

error-tolerant ConvLSTM for event-based vision

技術 ,” 電子情報通信学会（IEICE）集積回路

sensor with optimized event representation and Re-

研究会（ICD）メモリ技術と集積回路技術一

RAM computation-in-memory,” Japanese Journal of

般 , Apr. 2022.

Applied Physics (JJAP), vol. 62, pp. SC1068, February 14, 2023.

48

国際会議論文[1]chi, “Computation-in-Memory with Hybrid Inte-

Naoko Misawa, Chihiro Matsui and Ken Takeuchi,

gration of Non-Volatile Memory & SRAM for Res-

“Compact

ervoir Computing,” IEEE Silicon Nanoelectronics

andTunableReRAM

Computa-

Workshop (SNW), pp. 25-26, June 25-26, 2022.

tion-in-Memory for Log-encoding Simulated Annealing,” IEEE Symp. on Low-Power and High-Speed2022.

by Heterogeneous Multi-level ReRAM & Random

Kazuhide Higuchi, Chihiro Matsui, Naoko Misawa

Weight SNN for Event-based Vision Sensor of Edgeand Ken Takeuchi, “Simulation Platform of Com-

AI,” IEEE Silicon Nanoelectronics Workshop (SNW),

putation-in-Memory

pp. 95-96, June 11-12, 2022.

withMemoryDevicechi, “Investigation of Memory Non-Ideality Impacts

Poster, April 20, 2022.

on

Shinsei Yoshikiyo, Naoko Misawa, Kasidit Topras-tion-in-Memory AI Inference by Comprehensive

ertpong, Shinichi Takagi, Chihiro Matsui and Ken

Simulation Platform,” IEEE Silicon Nanoelectronics

Takeuchi, “Edge Retraining of FeFET LM-GA CiMWorkshop (SNW) Poster, pp. 57-58, June 11-12,

for Write Variation & Reliability Error Compensa-

2022.

[6]

Based

Error-robust and Fast Training Methods of FeFET

Ken Takeuchi, “Non-volatile Memory Application

LM-GA CiM for Hyperdimensional Computing,”

to Quantum Error Correction with Non-uniformlyInternational Conference on Solid State Devices andQuantized CiM,” IEEE International Memory Work-

Materials (SSDM), September 27, 2022, pp. 437-

shop Poster, pp. 34-37, May 16, 2022.

438.
[12]

Tomoki Kobayashi, Kazuhide Higuchi, Naoko Mis-

and Ken Takeuchi, “Edge Computation-in-Memoryawa, Chihiro Matsui and Ken Takeuchi, “Tiny andfor In-Situ Class-Incremental Learning with Knowl-

Error Torrent Convolutional LSTM for Event-basededge Distillation,” IEEE International Symposium on

Vision Sensor with ReRAM Computation-in-Mem-

Circuits and Systems (ISCAS), May 31, 2022.

ory,” International Conference on Solid State Devices

Chihiro Matsui, Eitaro Kobayashi, Kasidit Topras-and Materials (SSDM), September 29, 2022, pp.

ertpong, Shinichi Takagi and Ken Takeuchi, “Versa-

435-436.
[13]

Akira Goda, Chihiro Matsui and Ken Takeuchi,

Small-Area Hyperdimensional Computing,” IEEE

“Inter Spike Interval and Stochasticity Engineering

International Symposium on Circuits and Systems (IS-of Floating Gate Technology-based Neurons forCAS), June 1, 2022.

Spiking Neural Network Hardware”, International

Naoko Misawa, Kenta Taoka, Chihiro Matsui and

Symposium on Semiconductor Manufacturing (ISSM)

Ken Takeuchi, “Domain Specific ReRAM Compu-

2022, December 12, 2022.【招待講演】[14]

Ken Takeuchi, “Memory-Centric Computing”,

and Memory Errors for Simulated Annealing,” IEEE

JST-NSTC Workshop 2022: Nanoelectronics and Sys-

International Symposium on Circuits and Systems (IS-tem Integration for AI, December 19, 2022.【招待CAS), June 1, 2022.

講演】

Shunsuke Koshino, Chihiro Matsui and Ken Takeu-

[15]

－

Eitaro Kobayashi, Chihiro Matsui, Naoko Misawa,

Yuya Ichikawa, Akira Goda, Chihiro Matsui andShinsei Yoshikiyo, Naoko Misawa, Chihiro Matsui－

Computa-and Ken Takeuchi, “Read-disturb & Data-retention

tation-in-Memory Design Considering Bit Precision[8]

Memory128-131, May 18, 2022.

tile FeFET Voltage-Sensing Analog CiM for Fast &

[7]

[11]

Non-Volatile

4

各研究室

[5]

Kazuhide Higuchi, Chihiro Matsui and Ken Takeu-

er and High-Speed Chips and Systems (Cool Chips 25)

tion,” IEEE International Memory Workshop, pp.
[4]

[10]

4-4

研究報告

and Ken Takeuchi, “Compact CiM Co-optimized

章

Chips and Systems (Cool Chips 25) Poster, April 20,

Non-idealities for DNN,” IEEE Symp. on Low-Pow-[3]

Shunsuke Koshino, Naoko Misawa, Chihiro Matsui
第

[2]

[9]

Ayumu Yamada, Naoko Misawa, Shunsaku Murao-49

ka, Ken Kawai,, Chihiro Matsui and Ken Takeuchi,

用 物 理 学 会 春 季 学 術 講 演 会 , 22p-E102-6,“TaOX ReRAM Cell-level Unidirectional Neural

2022年3月22日 .

Network Weight Control for Non-linearity & Vari-

第

4-4

章

4

研究報告

健 ,“ メモリデバイスの非理想性を考慮した

eCiM”, 7th IEEE Electron Devices Technology andComputation-inMemory 向けニューラルネット

Manufacturing (EDTM) Conference 2023, March,

ワーク精度評価シミュレータ ”, 第69回応用物

2023, pp. 169-172.

理学会春季学術講演会 , 22p-E102-7, 2022年3

Shinsei Yoshikiyo, Naoko Misawa, Chihiro Matsui

月22日 .

[17]

Write Variation Compensation of Non-volatile

る ReRAM を用いたコンピュテーション・イン

Memories at Edge AI”, 7th IEEE Electron Devices

・メモリ ”, 第69回応用物理学会春季学術講演

Technology and Manufacturing (EDTM) Conference

会 , 23a-E102-2, 2022年3月23日 .
[6]合 田 晃 , 松 井 千 尋 , 竹 内 健 , “Spiking Neural

Akira Goda, Chihiro Matsui and Ken Takeuchi,

Network（SNN）ハードウェア向けフローティ“Stochastic Resonance Effects of Floating Gate

ングゲート型 Stochastic ニューロン ”, 第69回

Technology-based Leaky Integrate-and-Fire (FG応 用 物 理 学 会 春 季 学 術 講 演 会 , 22a-E102-1,

LIF) Neurons in Summing Network”, 7th IEEE

2022年3月22日 .
[7]

松井千尋 , 小林英太郎 , トープラサートポンカシ(EDTM) Conference 2023, March, 2023, pp. 304-

ディット, 高木信一 , 竹内健 , “Hyperdimensional

307.

Computing を高速演算する FeFET を用いた電KenTakeuchi,“Neuromorphic

圧センス CiM”, 第83回応用物理学会秋季学術

Computa-

講演会 , 20a-M206-3, 2022年9月20日 .

tion-in-Memory System,” IEEE International Reliability Physics Symposium (IRPS), March 28, 2023,[19]

三澤奈央子 , 松井千尋 , 竹内健 , “ 組合せ最適化問題に向けたログ・エンコーディングによElectron Devices Technology and Manufacturing

[18]

[5]

Layer Retraining on Computation-in-Memory for

2023, March, 2023, pp. 389-392.

－

樋口和英, 松井千尋, 三澤奈央子, 竹内

ation Robust Transfer Learning of Low Cost Digital

and Ken Takeuchi, “NN Algorithm Aware Alternate

各研究室

－

[16]

[4]

[8]

越能俊介 , 三澤奈央 , 松井千尋 , 竹内健 , “Re-

pp.2B-3.1-2B-3.3.【招待講演】

RAM デバイスと SNN アルゴリズムにより最Ayumu Yamada, Naoko Misawa, Chihiro Matsui

適化されたイベントベースビジョンセンサー

and Ken Takeuchi, “ReRAM CiM Fluctuation Pat-のための小面積 CiM”, 第83回応用物理学会秋

tern Classification by CNN Trained on Artificially季学術講演会 , 20a-M206-4, 2022年9月20日 .

Created Dataset,” IEEE International Reliability[9]

吉清秦生 , 三澤奈央子 , トープラサートポンカ

Physics Symposium (IRPS), March 28, 2023, pp.2B-

シディット , 高木 信一 , 松井千尋 , 竹内健 ,2.1-2B-3.6.

“ デバイスエラーを補償するエッジ FeFET CiMの再学習 ”, 第83回応用物理学会秋季学術講演会 , 20a-M206-6, 2022年9月20日 .

シンポジウム・研究会・大会等発表
[1]
[2]

[3]

50

竹内健, “AI向けComputation-in-Memory (CiM)”,[10]

吉清秦生 , 三澤奈央子 , 松井千尋 , 竹内健 ,集積回路研究会 , 2022年4月12日 .【招待講演】“ エ ッ ジ デ バ イ ス Computation-in-Memory

竹内健 , “ 半導体長期保存メモリ ”, 日本写真

（CiM）での 知識の蒸留を用いたクラス増分

学会 画像保存セミナー , 2022年12月2日 .【招学習 ”, 第83回応用物理学会秋季学術講演会 ,待講演】

20a-M206-7, 2022年9月20日 .

松井千尋, 樋口和英, 越能 俊介竹内健,[11]

市川裕也 , 合田晃 , 松井千尋 , 竹内健 , “ 量子“Event-based Vision Sensor（EVS）向け低消費

誤り訂正に向けた不均一量子化を適用した不エネルギーのイベント駆動型 SRAM Computa-

揮発性メモリによる Computation-in-Memorytion-in-Memory（CiM）”, 22p-E102-6, 第69回応（CiM）”, 第83回応用物理学会秋季学術講演

[12]会 , 20a-M206-8, 2022年9月20日 .

を考慮した層単位の再学習による不揮発性メ

樋 口 和 英 , 松 井 千 尋 , 竹 内 健 , “Computa-

モリの書き込みばらつき補償 ”, 第70回応用物

tion-in-Memory を用いたニューラルネットワー

理学会春季学術講演会 , 15a-B414-6, 2023年3

クの推論における不揮発性メモリアレイ構成

月15日 .

要素の非理想性に関する検討 ”, 第83回応用物
C201-2.

ラー補償 2 Shortcut connectionによる層単位の三澤奈央子 , 松井千尋 , 竹内健 , “ 組合せ最適

エラー耐性の違いと入出力分布の検証 ”, 第70化問題のドメインに応じた ReRAM を用いたコ回応用物理学会春季学術講演会 , 15a-B414-7,

ンピュテーション・イン・メモリのデザイン ”,

2023年3月15日 .

越能俊介 , 松井千尋 , 竹内健 , “ リザバーコン

ling Salesman Problem Targeted ReRAM CiM

ピューティングによるカオス時系列の自律的

based Simulated Annealing Using 2-opt Local

再生におけるサンプリング頻度の影響 ”, 第83

Search”, 第70回応用物理学会春季学術講演会 ,回応用物理学会秋季学術講演会 , 23a-M206-8,

15p-B414-6, 2023年3月15日 .
“FeFET CiM のエラーを許容する Hyperdimen-“Spiking Pointwise Convolution を用いたニュー

sional Computingの学習アルゴリズム”, 第70回

ラルネットワークによるイベントデータおよ

応用物理学会春季学術講演会 , 15p-B414-7,

びフレーム画像の未来予測 ,” 第34回コンピュ

2023年3月15日 .
[23]－

樋口和英 , 小林知幾 , 三澤奈央子 , 松井千尋 ,2022年12月5日 .

竹内健 , “ReRAM Computation-in-Memory を用

Zhongzhong Fan, Naoko Misawa, Chihiro Matsui,

いた イベントベースビジョンセンサ向け畳み

Ken Takeuchi, “2-opt Local Search Optimized

込み LSTM”, 第70回応用物理学会春季学術講

ReRAM CiM based Simulated Annealing for Solv-

演会 , 15p-B414-8, 2023年3月15日 .
[24]－

松井千尋 , 小林英太郎 , 三澤奈央子 , 竹内健 ,越能俊介 , 三澤奈央子 , 松井千尋 , 竹内健 ,ing Travelling Salesman Problem,” 第34回コンピ

[17]

[22]

4

各研究室

and Ken Takeuchi, “2-opt ReRAM CiM: Travel-

ータシステム・シンポジウム（ComSys2022），[16]

Zhongzhong Fan, Naoko Misawa, Chihiro MatsuiC201-10, 2022年9月21日 .

2022年9月23日 .
[15]

[21]

4-4

研究報告

内健 , “Computation-in-Memory のデバイスエ章

理学会秋季学術講演会 , 2022年9月21日 , 21a-

第83回 応 用 物 理 学 会 秋 季 学 術 講 演 会 , 21a[14]吉清秦生 , 山田歩 , 三澤奈央子 , 松井千尋 , 竹
第

[13]

[20]

越能俊介 , 三澤奈央子 , 松井千尋 , 竹内健 ,ュータシステム・シンポジウム（ComSys2022），“ スパイキングニューラルネットワークによ

2022年12月5日 .

るイベントデータおよびフレーム画像の未来

合田晃 , 松井千尋 , 竹内健 , “FG 型ニューロン

予測 ”, 第70回応用物理学会春季学術講演会 ,を用いた加算ネットワークにおける確率共鳴

15p-B414-9, 2023年3月15日 .

効果 ”, 第70回応用物理学会春季学術講演会 ,15a-B414-3, 2023年3月15日 .
[18]

[19]

山田歩 , 三澤奈央子 , 村岡俊作 , 河合賢 , 松井

中村研究室

千尋 , 竹内健 , “ デジタル抵抗変化型メモリの研究論文

線形書き込み手法と書き込みの非理想性を考[1]

Shresthamali Shaswot, Masaaki Kondo, and Hiro-

慮したニューラルネットワークの学習アルゴ

shi Nakamura, “Multi-Objective Resource Sched-

リズム ”, 第70回応用物理学会春季学術講演

uling for IoT Systems Using Reinforcement Learn-

会 , 15a-B414-4, 2023年3月15日 .

ing”, J. Low Power Electron. Appl. 2022, 12 (4),吉清秦生 , 三澤奈央子 , 松井千尋 , 竹内健 ,53; https://doi.org/10.3390/jlpea12040053 (Oct.

“Computation-in-Memory のデバイスエラー補

2022)

償1 ニューラルネットワークのアルゴリズム

51

国際会議論文[1]

Physically Unclonable Functions,”IEICE Trans. on

Takuya Kojima, Boma Adhi, Carlos Cortes, Yiyu
Tan, Kentaro Sano, “An Architecture-Independent

第

4-4

章
研究報告

CGRA Compiler enabling OpenMP Applications”,“High Speed ASIC Architectures for Aggregate Sig-

2022 IEEE International Parallel and Distributed

nature over BLS12-381,”IEICE Trans. on Electron-

Processing Symposium Workshops (IPDPSW), May

ics, Vol.E106-C, No.6, pp.331-334.

シンポジウム・研究会・大会等発表
[1]

[2]

[3]

[3]

Acceleration of Aggregate Signature Generation and

Hideharu Amano, “Body Bias Control on a CGRA

Authentication by BLS Signature over BLS12-381

based on Convex Optimization”, COOLCHIPS25,

curve”, 2022 IEEE Symposium on Low-Power andJapan, April, 2022

High-Speed Chips and Systems (COOL Chips),

前田志温 , 中村宏 , 高瀬英希 , “ 精度保証付

mocratization,” The 11th IEEE Non-Volatile Mem-

富田祐永 , 上野洋典 , 谷本輝夫 , 田中雅光 , 井ory Systems and Applications Symposium August

上弘士 , 中村23-25, 2022, Taipei, Taiwan.

宏 , “ 通信量に着目した QAOA
[5]

T. Shimada and M. Ikeda, “High-speed and ener-

キテクチャ検討 ”, 情報処理学会研究報告シス

gy-efficient crypto-processor for post-quantum

テム・アーキテクチャ（ARC），Vol. 2022-ARC-

cryptography CRYSTALS-Kyber,” 2022 IEEE Asian

250, No. 12, pp. 1-11, 2022年10月

Solid-State Circuits Conference (A-SSCC), pp. 12-

中島創太 , 坂本龍一 , 中村

14, Nov. 2022.

宏 , “ 動的スケジ[6][Invited] M. Ikeda, “Democratize chip design,”

能改善 ”, コンピュータシステム・シンポジウ

2022 IEEE Asian Solid-State Circuits Conference

ム論文集 , Vol. 2022, pp. 63-70, 2022年11月 .

(A-SSCC), IVA4, Nov. 2022.

小島拓也, 齋藤真, 中村宏, “多様な手 法 の 検 討 ”, 電 子 情 報 通 信 学 会 信 学 技 報

国内研究会
[7]

阿部浩太郎 , 池田誠 , “ECDSAスカラ倍算実装

VLD2022-22（2022年11月）におけるサイドチャネル攻撃対策の検討 ,” 電沓名 海斗 , 小島 拓也 , 高瀬 英希 , 中村 宏 ,子情報通信学会 , LSI とシステムのワークショ“ 近似演算器を用いた CGRA と アプリケーシ

ップ2023, D2- 学生45, 2022年5月

ョンマッピングの協調設計 ”, 電子情報通信学[8]

正田薫 , 中山亮平 , 池田誠 , “ 楕円曲線上の集会信学技報 VLD2022-88, HWS2022-59（2023-

約署名向けハードウェアの設計 ”, 情報処理学

03）

会 DA シンポジウム2022, 2022年8月[9]論文

島田泰慎 , “ 耐量子計算機暗号 CRYSTALS-Kyber 用高速暗号プロセッサ ,” d.lab-VDEC デザ

池田研究室

[1]

[Invited] M. Ikeda, “Agile-X: Platform for semicon-

CONF2022-2（2022年5月）

CGRA を実現する Diplomacy を活用した設計

[6]

[4]

ductor integrated circuits design and fabrication de-ューリングによるマイクロサービスの応答性[5]

April 2022, pp.1-3.

けた検討 ”, 電子情報通信学会信学技報 RE-

向け極低温 NISQ コンピューティングのアー[4]

K. Masada, R. Nakayama and M. Ikeda, “Hardware

Takuya Kojima, Hayate Okuhara, Masaaki Kondo,

き高速モデル予測制御の固定小数点実装に向52

K. MASADA, R. NAKAYAMA, and M. IKEDA,

国際会議

各研究室

－

[2]

2022

4

－

Fundamentals, Vol.E106-A, No.5, pp.840-850.

イナーズフォーラム , 2022年10月[10]

正田薫 , 池田誠 , “BLS 署名生成アルゴリズム

H. AWANO, and M. IKEDA, “BayesianPUFNet:

向け高速ハードウェアの設計 ”, d.lab-VDEC デ

Training Sample Efficient Modeling Attack for

ザイナーズフォーラム , 2022年10月

[11]島田泰慎 , 池田誠 , 完全準同型暗号 TFHE の
マルチチップ設計による高速化，ハードウェ[12]器に対するサイドチャネル攻撃のトグルベー

Yinfan Zhao, Ikeda Makoto, “Hardware Accelera-

スシミュレーション ,” 電子情報通信学 , 会信tion of TFHE-based Adder by Controlling Error”,

学 技 報 , vol. 122, no. 402, VLD2022-109, pp.

電子情報通信学会 , 信学技報 , vol. 122, no.

197-202, 2023年3月 .

による高速化 ”, ハードウェアセキュリティフ

学会 , 信学技報 , vol. 122, no. 403, HWS2022-ォーラム , 2022年12月

81, pp. 203-208, 2023年3月 .
[24][invited] 池田誠 , “ 半導体集積回路設計の民主ハ

化と d.lab-VDEC・AIDC・Agile-X の取り組み ,”ードウェアセキュリティフォーラム , 2022年

半導体テクノロジーシンポジウム , 2022年1112月

月

菊岡才人 , 池田誠 ,” ペアリング暗号の安全性

[25]

－

各研究室

Logic Gates by Error Controlling”, 電子情報通信

研究報告

アルゴリズムの Full Word パイプライン乗算器

4

章

tion of TFHE-based 4+ Input Homomorphic

福田桃子 , 池田誠 , “BLS24 ペアリングアル

4-4

Yinfan Zhao, Ikeda Makoto, “Design Optimiza-[23]

正田薫 , 池田誠 , “BLS12-381上集約署名生成

ゴリズム向け高速ハードウェアの設計 “,[15]

菊岡才人 , 池田誠 ,” ペアリング暗号向け乗算

第

[14]

[22]

アセキュリティフォーラム 2022, 2022年12月

228, ICD2022-32, pp. 58-63, 2022年10月 .
[13]

2022年12月－[Invited] 池田誠 , “ 半導体集積回路の民主化とおよびペアリング演算ハードウェアにおけるAgile-X の取り組み ,” NF-FPGA Initiative 第3回

コストの見積もり ,” ハードウェアセキュリテ

公開シンポジウム , 2023年3月 .

ィフォーラム2022,2022年12月
[16]

[17]

Yinfan Zhao, Ikeda Makoto, “Hardware Design

国内大会

Optimization of TFHE-based Adder”, 電子情報[26]

通信学会 ハードウェアセキュリティフォーラ

サイドチャネル攻撃対策効果について ,” 電子

ム2022, Dec.2022

情 報 通 信 学 会 , 2022年 ソ サ イ エ テ ィ 大 会 ,竹島優太 , 池田誠 , “ 検索可能暗号への応用に

A-19-1, 2022年9月向けた超特異楕円曲線上の対称ペアリングの[18]

阿部浩太郎 , 池田誠 , “ スカラー倍算における[27]

菊岡才人 , 池田誠 , “BN,BLS12曲線を用いたペハードウェア実装 “, ハードウェアセキュリテ

アリング暗号のハードウェア的安全性効率 ,”ィフォーラム , 2022年12月

電子情報通信学会 , 2022年ソサイエティ大会 ,H. Bui and M. Ikeda, “VLIW-based Design of

A-19-2, 2022年9月

Post Quantum Cryptosystem SIDH,” 電子情報通信学会 ハードウェアセキュリティフォーラ
ム2022, Dec.2022.
[19]

[20]

H. Bui and M. Ikeda, “High-Performance Hardware

研究論文

Implementation of Supersingular Isogeny-based[1]

Motohiko Ezawa, Shun Yasunaga, Tetsuya Iizuka,

Cryptosystems,” 2023 Symposium on Cryptogra-

Akio Higo and Yoshio Mita, “Universal quantum

phy and Information Security (SCIS 2023), 3B4-3,

computer based on Carbon Nanotube Rotators,”

Jan. 2023.

Japanese Journal of Applied Physics (JJAP), Mar.

竹島優太 , 池田誠 ,“ 超特異楕円曲線上の対称2023.

ペアリングにおけるミラーループのスケジュ
[21]

飯塚研究室

[2]

Xiangyu Chen*, Zolboo Byambadorj*, Takeaki Yaji-ーリング “,ICD/CAS 若手研究会 ,2022年12月

ma, Hisashi Inoue, Isao H. Inoue and Tetsuya Iizu-

福田桃子 ,“ 複数の楕円曲線に対ka, “CMOS-based area-and-power-efficient neuron

応したペアリングアルゴリズム向けハード ウ

and synapse circuits for time-domain analog spiking

ェアの自動設計 , “neural networks,” Applied Physics Letters, 122,

池田誠 ,

ICD/CAS 若手研究会 ,

53

[3]

074102, Feb. 2023. (* Equally contributed authors).

ing,” in Proceedings of IEEE European Solid-State

Masaru Osada, Zule Xu, Ryoya Shibata and Tetsuya

Circuits Conference (ESSCIRC), pp. 245 - 248,

Iizuka, “Analysis of Offset Spurs in Phase-Locked-

Sep. 2022.

Loops Employing Harmonic-Mixer-Based Feedback

第

4-4

章

4

研究報告
－

[5]

Tetsuya Iizuka, [Invited] “140-GHz Energy-Effi-

tions on Circuits and Systems-I: Regular Papers, vol.

cient OOK Receiver using Self-Mixer-Based Power

69, no. 12, pp. 5072 - 5084, Dec. 2022.

Detector in 65nm CMOS,” in Proceedings of IEEE

Tetsuya Iizuka, Meikan Chin, Toru Nakura andInternational Conference on IC Design and Tech-

Kunihiro

nology (ICICDT), Sep. 2022.

Asada,“4-Cycle-Start-Up

Refer[5]Zunsong Yang, Zule Xu, Masaru Osada and Tetsuya

Initial Frequency Error Detection with Frequency

Iizuka, “A 10-GHz Inductorless Cascaded PLL with

Tracking Loop,” IEICE Transactions on Electronics,

Zero-ISF Subsampling Phase Detector Achieving

vol. E105-C, no. 10, pp. 544 - 551, Oct. 2022.

−63-dBc Reference Spur, 175-fs RMS Jitter andShuowei Li, Naoki Ojima, Zule Xu and Tetsuya−240-dB FOMjitter,” in IEEE Symposium on VLSI

Iizuka, “Analysis and Simulation of MOSFET-Based

Technology and Circuits Digest of Technical Papers,

Gate-Voltage-Independent

Jun. 2022.

Capacitor,”

Japanese

Journal of Applied Physics (JJAP), vol. 61, no.
[6]

Nguyen Ngoc Mai-Khanh, Daisuke Yamazaki andwith Sample-and-Hold Operation,” IEEE Transac-

ence-Clock-Less Digital CDR Utilizing TDC-Based

各研究室

－

[4]

[4]

[6]

Ryoya Shibata, Zule Xu, Yasushi Hotta, Hitoshi Ta-

064501, May 2022.

bata and Tetsuya Iizuka, “A Charge-Redistribution

Xiangyu Chen, Takeaki Yajima, Isao H. Inoue andMulti-Bit Stochastic-Resonance ADC Enhancing

Tetsuya Iizuka, “An Ultra-Compact Leaky Inte-

SNDR for Weak Input Signal,” in Proceedings ofgrate-and-Fire Neuron with Long and Tunable TimeIEEE International Symposium on Circuits andConstant Utilizing Pseudo Resistors for Spiking

Systems (ISCAS), pp. 3224 - 3228, May 2022.

Neural Networks,” Japanese Journal of Applied[7]

Physics (JJAP), vol. 61, no. SC1051, May 2022.

Zule Xu, Naoki Ojima, Shuowei Li and Tetsuya
Iizuka, “An All-Standard-Cell-Based Synthesizable
SAR

国際会議論文
[1]

ADC

with

Nonlinearity-Compensated

RDAC,” IEEE International Symposium on Circuits and Systems (ISCAS), May 2022.

Nguyen Ngoc Mai-Khanh, Zolboo Byambadorj,
Akio Higo, Koji Asami, Hiroyuki Mineo, Natsuki
Shiota, Masahiro Fujita and Tetsuya Iizuka, “A LowCost Planar Arrow-Shaped Monopole Antenna for[2]

Sheng Guo, Zolboo Byambadorj, Ryogo Koike,
Koji Asami, Nguyen Ngoc Mai-Khanh, Akio Higo,IEEE Conference on Antenna Measurement andMasahiro Fujita and Tetsuya Iizuka, “ ミリ波アン

Applications (CAMA), Dec. 2022.

テナ遠方界放射再構築ための近傍界シミュレ

Tetsuya Iizuka and Nobukazu Takai, “Does AI makeーションプラットフォーム,” 電気学会 全国大analog automation different?,” IEEE Asian Sol-会 , 1-015, 2023年3月 .
[2]Haochen Yuan, Anne-Claire Eiler, Shun Yasunaga,

cussion, The analog automation: What is the expec-

Motohiko Ezawa, Yoshio Mita and Tetsuya Iizuka,

tation? What is the reality?, Nov. 2022.

“Measurement Investigation of Si Substrate Impact

Masaru Osada, Zule Xu and Tetsuya Iizuka, “Anon On-Chip Resonance Circuits,” 電子情報通信

Inductorless Fractional-N PLL Using Harmon-

学会 総合大会 , C-12-25, 2023年3月 .

ic-Mixer-Based Dual Feedback and High-OSR
Delta-Sigma-Modulator with Phase-Domain Filter-

54

[1]

5G Near-Field Measurement,” in Proceedings of

id-State Circuits Conference (A-SSCC) Panel Dis-

[3]

シンポジウム・研究会・大会等発表[3]

堀川 貴道 , 加納 創太 , 飯塚 哲也 , “SiGe BiCMOS 130nm プロセスを用いた300GHz 帯電力

増幅回路の設計 ,” 電子情報通信学会 総合大
会 , C-12-26, 2023年3月 .
[4]

岩下僚我 , 徐祖楽 , 長田将 , 柴田凌弥 , 熊野

研究論文

陽 , 飯塚哲也 , “ 帯域内位相雑音の低減に向け[1]

新世代 IGBT の開発」
，クリーンテクノロジー，

同期回路の設計 ,” 電子情報通信学会 技術研

vol. 32, No. 6, pp. 41 - 48, 2022年6月．

Masaharu Kobayashi, “A 3D Vertical-Channel Fer-

2022年9月 .

roelectric/Anti-Ferroelectric FET with Indium Ox-

徐 祖楽 , 長田 将 , 飯塚 哲也 , [ 招待講演 ] “Aide”, IEEE Electron Devices Letters, vol. 43, No. 8,

3.3-GHz 4.6-mW Fractional-N Type-II Hybrid

pp. 1227 - 1230, August, 2022. DOI: 10.1109/

Switched-Capacitor Sampling PLL Using

LED.2022.3184316.

[10]－シリコン IGBT のスケーリング－」，光技術

究報告 , 2022年8月 .

コンタクト，Vol. 60，No. 7，pp. 12 - 17, 2022

大塚 日嵩 , 石田 雅裕 , 名倉 徹 , 肥後 昭男 ,

年7月．
[4]

Yoshiki Sawabe, Takuya Saraya, Toshiro Hiramoto,

向けた高精度ピン間スキュー検出回路の設計

Chun-Jung Su, Vita Pi-Ho Hu, and Masaharu Ko-と評価 ,” 電子情報通信学会 LSI とシステムのbayashi, “On the thickness dependence of the polar-

ワークショップ2022, 2022年5月 .

ization switching kinetics in HfO2-based ferroelec-

加納 創太 , 飯塚 哲也 , “ 伝送線路によるステtric”, Applied Physics Letters, Vol. 121, No. 8,ージ間整合を応用した SiGe 130nm プロセスに082903, August, 2022. DOI: 10.1063/5.0098436.
[5]

Masaharu Kobayashi, Jixuan Wu, Yoshiki Sawabe,

会 LSI とシステムのワークショップ2022, 2022

Saraya Takuya and Toshiro Hiramoto, “Mesoscop-

年5月 .

ic-scale grain formation in HfO2-based ferroelectric

飯 塚 哲 也 , Hao Xu, Asad Abidi, [ 招 待 講 演 ]thin flms and its impact on electrical characteristics”,“CMOS A/D 変換回路のシステマティック設

Nano Convergence, Vol. 9, No. 50, November,

計手法 ,” 電子情報通信学会 総合大会 , TK-2-

2022. https://doi.org/10.1186/s40580-022-00342-

3, 2022年3月 .

6.

松岡 英 , 根塚 智裕 , 飯塚 哲也 , “ 閉ループダ

[6]

平本俊郎，
「巻頭言：我が国の半導体復権と応イナミック FIA を用いた低電力デルタシグマ

用物理学会」，応用物理学会応用電子物性分

アナログ - デジタル変換器 ,” 電子情報通信学

科会誌，Vol. 28，No. 5，2022年12月．

会 LSI とシステムのワークショップ2021, 2021[11]－

平本俊郎，更屋拓哉，「パワー半導体の新展開

dBc Reference Spur,” 電子情報通信学会 技術研

よる150GHz 発振器の設計 ,” 電子情報通信学

[9]

[3]

[7]

Kiyoshi Takeuchi, Tomoko Mizutani, Takuya

年5月 .

Saraya, Hiroshi Oka, Takahiro Mori, Masaharu Ko-

陳 翔宇 , 矢嶋 赳彬 , 飯塚 哲也 , “Leaky Inte-bayashi, and Toshiro Hiramoto, “MOSFET series

grate-and-Fire Neuron Circuit with Long andresistance extraction at cryogenic temperatures”,

Tunable Time Constant Utilizing Pseudo Resis-

Japanese Journal of Applied Physics, Vol. 62, No.

tors,” 電子情報通信学会 LSI とシステムのワー

SC,

クショップ2021, 2021年5月 .

org/10.35848/1347-4065/acac3c.
[8]

－

各研究室

hashi, Mutsunori Uenuma, Yukiharu Uraoka, and

情 報 通 信 学 会 ソ サ イ エ テ ィ 大 会 , BI-12-3,

研究報告ための広帯域受信機向け集積回路技術 ,” 電子4章

Takuya Saraya, Toshiro Hiramoto, Takanori Taka-

飯塚 哲也 , “VLSI 自動テスト装置への応用に[8]

Zhuo Li, Jixuan Wu, Xiaoran Mei, Xingyu Huang,

飯塚 哲也 , [ 招待講演 ] “ ソフトウェア無線のCDAC-Embedded Digital Integral Path with −80-

[7]

[2]

4-4
第

[6]

更屋拓哉，平本俊郎，「Si-IGBT の技術動向とた3次 MASH 型 ΔΣFDC に基づくデジタル位相
究報告 , 2022年11月 .
[5]

平本・小林研究室

SC1023,

March,

2023.

https://doi.

Xingyu Huang, Yuki Itoya, Zhuo Li, Takuya Saraya,

55

07, pp. 537 - 538, September 28, 2022.

Toshiro Hiramoto , and Masaharu Kobayashi, “Device modeling of oxide–semiconductor channel an-

第

4-4

章

4

研究報告

Innovation: The Future Perspectives”, International

memory operation”, Japanese Journal of Applied

Microprocesses and Nanotechnology Conference

Physics, Vol. 62, No. SC, SC1024, March, 2023.

(MNC 2022), JR Hotel Clement Tokushima,

https://doi.org/10.35848/1347-4065/acac3b.

Tokushima, November 9, 2022.

国際会議論文[1]－[4]

K. Takeuchi, and T. Hiramoto, “Superior Eoff –Vce-

Kunitake, M. Kobayashi, and S. Yamazaki, “A c-axis

sat Trade-off of 5V-Gate-Driven 3.3kV Back-gate-

crystalline IGZO FET and a 0.06-um2 HfO2-based

Controlled IGBTs (BC-IGBTs)”, IEEE Internation-

Capacitor 1T1C FeRAM with High Voltage andal Symposium on Power Semiconductor Devices

10-ns Write Time”, International Electron Devices

and ICs (ISPSD), Marriott Pinnacle Downtown

Meeting (IEDM), pp. 134-137, San Francisco, De-

Hotel, Vancouver, Canada, pp. 45 - 48, May 23,

cember 5, 2022.
Junxiang Hao, Xiaoran Mei, Takuya Saraya, Toshiro
Hiramoto and Masaharu Kobayashi, “3D NAND

moto, T. Takahashi, M. Uenuma, Y. Uraoka, M.

Memory Operation of Oxide-Semiconductor Chan-

Kobayashi, “A Vertical Channel Ferroelectric/An-

nel FeFETs and the Potential Impact of In-Plane

ti-Ferroelectric FET with ALD InOx and Field-In-

Polarization”, 7th Electron Devices Technology andduced Polar-Axis Alignment for 3D High-Density

Manufacturing Conference (EDTM), COEX,

Memory,” IEEE Silicon Nanoelectronics Workshop,

Seoul, Korea, pp. 325 - 327, March 8, 2023.
[9]

Xiang Zhou, Munetoshi Fukui, Kiyoshi Takeuchi,- 10, June 11, 2022.

Takuya Saraya and Toshiro Hiramoto, “SuppressedToshiro Hiramoto, “Toward Integration of Silicon

Dynamic Avalanche and Enhanced Turn-Off dV/dt

Power Transistors”, TSMC-UTokyo Symposium,

Controllability in 3300V Scaled IGBTs”, 7th Elec-

Online Conference, August 9, 2022.

tron Devices Technology and Manufacturing Con-

Kiyoshi Takeuchi, Tomoko Mizutani, Takuya

ference (EDTM), COEX, Seoul, Korea, pp. 360 -Saraya, Hiroshi Oka, Takahiro Mori, Masaharu Ko-

362, March 8, 2023.
[10]

Hirotaka Yamada, Satoru Furue, Takehiko Yoko-

pendence of MOSFET Series Resistance from 300

mori, Yuki Itoya, Takuya Saraya, Toshiro Hiramoto,

K to 4 K”, 2022 International Conference on Solidand Masaharu Kobayashi, “Energy-efficient Anneal-

State Devices and Materials (SSDM), Makuhari

ing Process of HfO2-based Ferroelectric Capacitor

Messe, Chiba, G-1-05, pp. 483 - 484, September

using UV-LED for Green Manufacturing”, 7th27, 2022.

Electron Devices Technology and Manufacturing

Xingyu Huang, Yuki Itoya, Zhuo Li, Takuya Saraya,

Conference (EDTM), COEX, Seoul, Korea, pp.

Toshiro Hiramoto, and Masaharu Kobayashi,

513 - 515, March 9, 2023.

“Modeling and Simulation of Antiferroelectric FETs

56

[8]

Z. Li, J. Wu, X. Mei, X. Huang, T. Saraya, T. Hira-bayashi and Toshiro Hiramoto, “Temperature De-[5]

T. Ohno, S. Tezuka, T. Hamada, K. Furutani, K.
Tsuda, T. Matsuzaki, T. Onuki, T. Murakawa, H.

Hilton Hawaiian Village, Honolulu, HI, USA, pp. 9[3]

M. Endo, S. Numata, K. Ohshima, Y. Egi, F. Isaka,

T. Saraya, K. Itou, T. Takakura, M. Fukui, S. Suzuki,

2022.
[2]

Toshiro Hiramoto (Plenary), “Everlasting CMOS

tiferroelectric FETs using half-loop hysteresis for

[7]

各研究室

－

[6]

[11]

Kiyoshi Takeuchi, Tomoko Mizutani, Takuyawith Oxide Semiconductor Channel Using Half-

Saraya, Masaharu Kobayashi, and Toshiro Hiramo-

Loop Hysteresis for Memory Applications” 2022

to, “Variability of MOSFET Series Resistance Ex-

International Conference on Solid State Devices andtracted from Individual Devices: Is Direct Variability

Materials (SSDM), Makuhari Messe, Chiba, G-6-

Measurement Possible?”, 35th International Confer-ence on Microelectronic Test Structures (ICMTS),

tric/Anti-Ferroelectric FET with ALD InOx”，第The University of Tokyo, Tokyo, No. 5-2, March 29,

83回応用物理学会秋季学術講演会，東北大学

2023.

川内北キャンパス，宮城，22p-A307-1，2022
年9月22日．

シンポジウム・研究会・大会等発表

Cédric，辛 埴，谷内 敏之，「HfO2系強誘電体

集積メモリデバイスの展望」，電子情報通信学

キャパシタにおける絶縁破壊過程の非破壊観会 集積回路研究会（ICD），ハイブリッド開察 : オペランドレーザー励起光電子顕微鏡」，

催（川崎），2022年4月12日

2022年第83回応用物理学会秋季学術講演会，

平 本 俊 郎，「VLSI シ ン ポ ジ ウ ム 報 告 先 端

22p-A307-15，2022年9月22日，東北大学[10]

催．2022年8月25日．
[3]

[4]

哉，平本俊郎，髙橋崇典，上沼睦典，浦岡行

メモリ治，小林正治，「Field-Induced Polar-Axis Align-

デバイス技術（MT を中心に），d.lab 協賛事

ment for 3D High-Density Memory」，第83回応業，オンライン開催．2022年8月25日．

用物理学会秋季学術講演会，東北大学川内北更屋拓哉，平本俊郎，「新世代 Si-IGBT の開発

キャンパス，宮城，22p-A307-2，2022年9月22～量産可能な両面ゲート IGBT の技術開発と

日．

小林正治，
「VLSI シンポジウム報告

性能向上への取り組み～」，応用物理学会シリコン IGBT を切り拓くプロセス・評価・材料

ウム，東京工業大学大岡山キャンパス，2022の高性能化」，オンライン研究会，2022年8月

年10月19日．

[7]を用いた新規メモリデバイス～酸化物半導体

端で活躍するガラスとガラス状態～2022年国はスパッタから ALD へ」，NEDIA 第9回電子デ際ガラス年 IYOG 記念シンポジウム，第83回

バイスフォーラム，2022年10月25日，京都リ

応用物理学会秋季学術講演会，東北大学川内

サーチパーク[13]

後藤正英，本田悠葵，難波正和，井口義則，

20日．

更屋拓哉，小林正治，日暮栄治，年吉 洋，平川戸勇人，高橋崇典，上沼睦典，小林正治，

本俊郎，「SOI ウェハのハイブリッド接合を用

浦岡行治，「原子層体積法を用いた高移動度

いた画素並列3層積層 CMOS イメージセン

In2O3薄膜トランジスタの作製」，2022年第83サ」，電気学会第39回「センサ・マイクロマシ

回応用物理学会秋季学術講演会，21p-B203-

ンと応用システム」シンポジウムアスティと

18，2022年9月21日，東北大学

くしま（徳島県立産業観光交流センター），

高橋崇典，上沼睦典，小林正治，浦岡行治，

14P2-A-3，2022年11月14日．
[14]

小林正治，「酸化物半導体を用いた三次元集化物半導体材料の開発」，2022年第83回応用

積メモリデバイスの研究動向」，薄膜材料デバ

物理学会秋季学術講演会，21p-B203-19，2022

イス研究会第19回研究集会，2022年11月17

年9月21日，東北大学

日，オンライン開催

Zhuo Li, Jixuan Wu, Xiaoran Mei, Xingyu Huang,

[15]

－

小林正治，
「HfO2系強誘電体と酸化物半導体

平本俊郎，「応用物理学会からの挨拶」，最先「三次元集積デバイス応用に向けた非晶質酸

[8]

[12]

－

，
平 本 俊 郎，「iSyMs コ ン ソ ー シ ア ム 紹 介 」
EISESiV・iSyMs コンソーシアム合同シンポジ

北キャンパス，宮城，20a-B200-1，2022年9月
[6]

[11]

コンテクノロジー分科会第238回研究会「シリ

26日．
[5]

李 卓，武 继璇，梅 潇然，黄 星宇，更屋拓

4

各研究室

CMOS 技術」，d.lab 協賛事業，オンライン開

4-4

研究報告

小林正治，
「HfO2系強誘電体を用いた三次元章[2]

藤原 弘和，糸矢 祐喜，小林 正治，Bareille
第

[1]

[9]

更屋拓哉，伊藤一夫，高倉俊彦，福井宗利，Takuya Saraya, Toshiro Hiramoto, Takanori Taka-

鈴木慎一，竹内 潔，平本俊郎，「低オン電圧hashi, Mutsunori Uenuma, Yukiharu Uraoka, Ma-と低スイッチング損失を両立する3.3kV 両面ゲ

saharu Kobayashi, “A Vertical Channel Ferroelec-

ート IGBT（BC-IGBT）の性能向上への取り組

57

[16]

谷内敏之，小林正治，「レーザー励起光電子顕合同研究会，北海道大学およびオンライン開微鏡を用いたHfO2系強誘電体キャパシタの絶催，EDD-22-062, SPC-22-202，2022年12月2日．

縁破壊に関する評価」，2023年第70回応用物

福井宗利，小林勇介，末代知子，坂野竜則，

理学会春季学術講演会，15p-A404-7，2023年

井口智明，高尾和人，下條亮平，更屋拓哉，

3月15日，上智大学

伊藤一夫，高倉俊彦，鈴木慎一，平本俊郎，

第

4-4

章

4

研究報告
各研究室

－

み」
，電気学会電子デバイス / 半導体電力変換

－

[18]

[19]

ンポジウム「グリーントランスフォーメーシ

ーンオフ損失低減に向けた寄生素子動作のョンに挑む応用物理：持続可能な未来社会にTCAD 検討」，電気学会電子デバイス / 半導体向けて」，第70回応用物理学会春季学術講演

電力変換合同研究会，北海道大学およびオン会，上智大学四谷キャンパス，15p-A402-2，

ライン開催，EDD-22-063, SPC-22-203，2022

2023年3月15日．

[21]

[23]

で切り拓くメモリデバイス技術」，応用電子物

量子ドットの作製と低温特性評価」，第70回応性分科会研究例会，2022年12月20日，オンラ

用物理学会春季学術講演会，上智大学四谷キ

イン開催

ャンパス，16a-A403-5，2023年3月16日．

平本俊郎，「半導体の進歩は止まらない－先端

58

[27]

Junxiang Hao, Xiaoran Mei, Takuya Saraya, Toshi-

CMOS の技術動向」，応用物理学会応用電子

ro Hiramoto, Masaharu Kobayashi,「3D NAND

物性分科会研究例会「半導体産業を支える研

Memory Operation of Oxide-Semiconductor

究・技術および現状と展望」，オンライン開Channel FeFETs」，第70回応用物理学会春季学

催，2022年12月20日．

術講演会，上智大学四谷キャンパス，16p-

平本俊郎，「IEDM 概要および先端 CMOS・デ

A403-6，2023年3月16日．
[28]

山田裕貴，古江 悟，横森岳彦，糸矢祐喜，更開催．2023年1月18日．

屋拓哉，平本俊郎，小林正治，「UV-LED を用

小林正治，「メモリデバイス技術（MT を中心いた HfO2系強誘電体キャパシタのアニールプに）」，d.lab 協賛事業 IEDM 報告会，オンライ

ロセス省電力化に関する研究」，第70回応用物

ン開催，2023年1月18日．

理学会春季学術講演会，上智大学四谷キャン

平本俊郎，「先端ロジックデバイスの技術動

パス，16p-A403-7，2023年3月16日．
[29]

Xingyu Huang, Yuki Itoya, Zhuo Li, Takuya

ン開催，2023年1月27日．

Saraya, Toshiro Hiramoto, Masaharu Kobayashi,

若林 整，廣井聡幸，平本俊郎，澤田和明，寺「A Simulation Study on Memory Characteristics of

本章伸，堀 敦，亘理誠夫，日向寺 朗，吉川Oxide-Semiconductor Channel Antiferroelectric

淳一郎，「集積エレクトロニクス産業向け産学

FETs Using Half-Loop Hysteresis」，第70回応用連携 Keep-Neutral Consortia」，日本 MOT 学会，

物理学会春季学術講演会，上智大学四谷キャオンライン開催，2023年3月11日．

ンパス，16p-A403-8，2023年3月16日．

藤 原 弘 和， 糸 矢 祐 喜， 小 林 正 治，Bareille[30]

金 在顕，更屋拓哉，平本俊郎，小林正治，

Cédric，辛埴，谷内敏之，「強誘電特性評価可「強誘電体トンネル接合の電荷トラップ影響シ

能なオペランドレーザー励起光電子顕微鏡のミュレーション」，第70回応用物理学会春季学開発」，2023年第70回応用物理学会春季学術

術講演会，上智大学四谷キャンパス，16p-

講演会，15p-A404-6，2023年3月15日，上智大

A403-9，2023年3月16日．

学[24]

金 駿午，水谷朋子，更屋拓哉，岡 博史，森貴洋，小林正治，平本俊郎，「シリコンダブル向」，AI チップ設計拠フォーラム，オンライ
[22]

[26]

小林正治，
「次世代強誘電体と酸化物半導体

バイス技術関連」，d.lab 協賛事業，オンライン[20]

平本俊郎，「応用物理学会会長挨拶」，一般シ「Back-Gate-Controlled IGBT（BC-IGBT）のタ

年12月2日．
[17][25]

糸矢祐喜，藤原弘和，Bareille Cédric，辛埴，[31]

Peilin Ji, Munetoshi Fukui, Takuya Saraya, Masaharu Kobayashi, Toshiro Hiramoto,「Analysis of

Lateral Superjunction Silicon Power Device with

SC1093, March, 2023 (DOI: 10.35848/1347-

Multiple Layers by TCAD Simulation」，第70回

4065/acb8)

応用物理学会春季学術講演会，上智大学四谷[32]

face Trap Density at InAs MOS Interfaces by Using「三次元集積デバイス応用に向けた原子層堆

C-V Curves at Low Temperatures”, Jpn. J. Appl.

積法で成膜した三元系非晶質酸化物半導体

Phys. 62, SC1055, Feb, 2023 (DOI: 10.35848/1347-

In-Ga-O」，2023年第70回応用物理学会春季学4065/acb1bd)[4]

平本俊郎，「応用物理学会会長挨拶」，一般シ

substrate impurity concentration on sub-threshold

ンポジウム「これからの半導体産業を牽引す

swing of Si n-Channel MOSFETs at cryogenic tem-る人材育成と産学連携」．第70回応用物理学

peratures down to 4 K,” Jpn. J. Appl. Phys., 62, no.

会春季学術講演会，上智大学四谷キャンパ

SC, p. SC1062, Feb. 2023 (DOI: 10.35848/1347-

ス，17p-A402-1，2023年3月17日．

4065/acb362)－

T. Piyapatarakul, H. Tang, K. Toprasertpong, S.

ンポジウム「多様な視点から進むダイバーシ

Takagi, and M. Takenaka, “Efficient optical phase

ティ＆インクルージョン」，第70回応用物理学

modulator based on III-V metal-oxide-semiconduc-会春季学術講演会，上智大学四谷キャンパ

tor structure with doped graphene transparent elec-

ス，18p-A402-2，2023年3月18日．

trode,” Jpn. J. Appl. Phys., vol. 62, no. SC, p.
SC1008,

著書

－

各研究室

ertpong, M. Takenaka, and S. Takagi, “Influence of[5]

4M.-S. Kang, K. Sumita, H. Oka, T. Mori, K. Topras-

大学

平本俊郎，「応用物理学会会長挨拶」
，一般シ

4-4

研究報告

高橋崇典，上沼睦典，小林正治，浦岡行治，

章

naka, and S. Takagi, “Accurate Evaluation of Inter-

第

[34]

R. Yoshizu, K. Sumita, K. Toprasertpong, M. Take-

キャンパス，16p-PA04-20，2023年3月16日．

術講演会，17p-E302-7，2023年3月17日，上智
[33]

[3]

Dec.

2022

(Spotlight).

(DOI:

10.35848/1347-4065/aca59c)
Masaharu Kobayashi, “Ferroelectric-HfO2 Tarnsis-

[1]

[6]

K. Toprasertpong, M. Takenaka, and S. Takagi,

tor Memory with IGZO Channels”, pp.473-486,“Breakdown-Limited Endurance in HZO FeFETs:“Amorphous Oxide Semiconductors, IGZO andMechanism and Improvement Under Bipolar

Related Materials for Display and Memory”, Wi-

Stress”, Frontiers in Electronics, Hafnia-Based Fer-ley, 2022年5月．

roelectric Electronic Devices and Applications, vol.
3, p. 1091343, Dec. 22, 2022. (DOI: 10.3389/fe-

高木研究室

lec.2022.1091343)
[7]

研究論文
[1]

Ohno, S. Monfray, F. Boeuf, K. Toprasertpong, S.
X. Han, C.-T. Chen, M. Ke, Z. Zhao, K. Toprasert-

Takagi and M. Takenaka, “Ultrahigh-responsivity

pong, M. Takenaka, and S. Takagi, “Effects of Post

waveguide-coupled optical power monitor for Si

Deposition Annealing Temperature and Atmospherephotonic circuits operating at near-infrared wave-

on Interface Properties in ALD Al2O3/Plasma Oxi-

lengths”, Nature Communications, vol. 13, 7443,

dation GeOx/(111) and (100) n-Ge MOS struc-

December 2022 (DOI: 10.1038/s41467-022-

tures”, Jpn. J. Appl. Phys., 62, SC1089, March,35206-4)2023 (DOI: 10.35848/1347-4065/acbb89)[2]

T. Ochiai, T. Akazawa, Y. Miyatake, K. Sumita, S.

[8]

K. Toprasertpong, M. Takenaka and S. Takagi,

K. Iwashige, K. Toprasertpong, M. Takenaka and S.

“Memory Window in Ferroelectric Field-EffectTakagi, “Effect of HfxZr1-xO2/Ge Metal-Ferroelec-

Transistors: Analytical Approach”, IEEE Trans. Elec-trics-Insulator-Semiconductor interfaces on Polar-tron Devices, vol. 69, no. 12, p. 7113-7119, De-

ization Reversal Behavior”, Jpn. J. Appl. Phys., 62,

cember 2022 (DOI: 10.1109/TED.2022.3215667)

59

[9]

4-4

章
研究報告

[10]

Okano, K. Toprasertpong, S. Takagi, and M. Take-

Strained Group IV Semiconductor Devices by

naka, “Low-capacitance Ultrathin InGaAs Mem-

Oil-Immersion Raman Spectroscopy”, ECS Trans-

brane Photodetector on Si Slot Waveguide towards

actions, 109 (4), pp. 351-357, October 2022 (DOI:

Receiver-less System”, IEEE Trans. Electron Devices,10.1149/10904.0351ecst)－[11]

Y. Miyatake, C.-P. Ho, P. Pitchappa, R. Singh, K.

architectures for matrix multiplication”, Optics Ex-

Makino, J. Tominaga, N. Miyata, T. Nakano, K.

press, vol. 30, no. 19, pp. 33940-33954, September

Toprasertpong, S. Takagi, and M. Takenaka,

2022. (DOI: 10.1364/OE.457258)

rials Express, vol. 12, Issue 12, pp. 4582-4593, De-

on a silicon platform with a ferroelectric field-effectcember 2022 (DOI: 10.1364/OME.473987)

transistor”, Communications Engineering, 1, 21,

K. Toprasertpong, M. Takenaka, and S. Takagi, “OnAugust 2022. (DOI: 10.1038/s44172-022-00021-

the strong coupling of polarization and charge trap-

8)

60

[18]

S. Ohno, R. Tang, K. Toprasertpong, S. Takagi, andtransistors: Overview of device operation and reli-

M. Takenaka, “Si microring resonator crossbar arrayability”, invited paper, Applied Physics A, 128, p.

for on-chip inference and training of optical neural1114, 28 November 2022. (DOI: /10.1007/

network”, ACS Photonics, vol. 9, pp. 2614−2622,

s00339-022-06212-6)

22

K. Toprasertpong, K. Tahara, Y. Hikosaka, K. Na-

ics.1c01777)
[19]

July

2022.

(DOI:

10.1021/acsphoton-

N. Sekine, K. Sumita, K. Toprasertpong, S. Takagi“Low Operating Voltage, Improved Breakdown

and M. Takenaka, “Monolithic integration of elec-

Tolerance, and High Endurance in Hf0.5Zr0.5O2

tro-absorption modulators and photodetectors on

Ferroelectric Capacitors Achieved by Thickness Scal-

III-V CMOS photonics platform by quantum welling Down to 4 nm for Embedded Ferroelectricintermixing”, Opt. Express, vol. 30, no. 13, pp.

Memory”, ACS Appl. Mater. Interfaces, vol. 14, no.

23318-23329,

45, pp.51137-51148, November 1, 2022. (DOI:

OE.462626)
[20]

June

2022.

(DOI:

10.1364/

H. Tang, Q. Li, C. Ho, J. Fujikata, M. Noguchi, S.

S. Takagi, C.-T. Chen, X. Han, K. Sumita, K. To-

Takahashi, K. Toprasertpong, S. Takagi and M. Tak-prasertpong and M. Takenaka, “Extremely-thinenaka, “Modulation Bandwidth Improvement ofbody GOI channel technology in nano-sheet FET

III-V/Si Hybrid MOS Optical Modulator by reduc-era”, ECS Transactions, 109 (4), pp. 59-71, Octobering Parasitic Capacitance”, Optics Express, vol. 30,

2022 (DOI: 10.1149/10904.0059ecst)

no. 13, pp. 22848- 22859, June 2022. (DOI:

M. Takenaka, Z. Zhao, C.-P. Ho, T. Fujigaki, T. Pi-

10.1364/OE.457444)

yapatarakul, Y. Miyatake, R. Tang, K. Toprasert-[15]

K. Toprasertpong, E. Nako, Z. Wang, R. Nakane,
M. Takenaka, and S. Takagi, “Reservoir computing

10.1021/acsami.2c15369)

[14]

[17]

on Ge2Sb2Te5 operating at 2.3 mm”, Optical Mate-kamura, H. Saito, M. Takenaka, and S. Takagi,[13]

R. Tang M. Okano, K. Toprasertpong, S. Takagi, D.
Englund, and M. Takenaka, “Integrated photonic

ping in HfO2/Si-based ferroelectric field-effect

[12]

[16]

(DOI: 10.1109/TED.2022.3214797)“Non-volatile Compact Optical Phase Shifter based

各研究室

－

Takenaka, S. Takagi, and A. Ogura, “Evaluation of

vol. 69, no. 12, p. 7184 - 7189, December 2022

第4

T. Akazawa, D. Wu, K. Sumita, N. Sekine, M.

[21]

M. Yokoyama, H. Yokoyama, M. Takenaka, and S.

pong, and S. Takagi, “Ge-on-insulator Platform for

Takagi, “Characterization of interface properties of

Mid-infrared Photonic Integrated Circuits”, ECS

Al2O3/n-GaSb and Al2O3/InAs/ n-GaSb metal-ox-

Transactions, 109 (4), pp. 47-58, October 2022

ide-semiconductor structures”, Jpn. J. Appl. Phys.,(DOI: 10.1149/10904.0047ecst)

vol. 61, Number 6, 061010, June 2022. (DOI:

R. Yokogawa, C. -T. Chen, K. Toprasertpong, M.

10.35848/1347-4065/ac66b0).

[22]M. Takenaka, and S. Takagi, “Introduction of high

M. Takenaka, “Record-low Loss Non-volatile Mid-in-

tensile strain in Ge-on-Insulator structures by oxida-

frared PCM Optical Phase Shifter based ontion and annealing at high temperature”, Jpn. J.

Ge2Sb2Te3S2”, 19.1., pp. 447-450, 68th Annual

Appl. Phys., vol. 61, Number SC, SC1027, May

IEEE International Electron Devices Meeting (IEDM),

2022. (DOI: 10.35848/1347-4065/ac4075)

San Francisco, CA, USA, December 3-7, 2022. (DOI:

T. Piyapatarakul, H. Tang, K. Toprasertpong, S.

10.1109/IEDM45625.2022.10019420)

optical phase modulator operating at 2 mm wave-

K. Sumita, S. Ohno, S. Monfray, F. Boeuf, K. To-

length using graphene/III-V hybrid metal-ox-prasertpong, and S. Takagi, “Si hybrid integration

ide-semiconductor capacitor”, Jpn. J. Appl. Phys.,using ultrathin III-V membrane for photodetec-

vol. 61, Number SC, SC1031, May 2022. (DOI:tion”, invited talk, The 12th International Sympo-

10.35848/1347-4065/ac4443)

sium on Photonics and Electronics Convergence

M.-S. Kang, K. Toprasertpong, M. Takenaka, and S.

-Advanced Nanophotonics and Silicon Device Sys-

Takagi, “Verification of Influence of Tail states andtems- (ISPEC2022), Tokyo Institute of Technology,

Interface states on Sub-threshold Swing of Si

Tokyo, Japan, December 3-7, 2022.

n-channel MOSFETs over a Temperature Range of

[25]

[5]

Takenaka, “Optimization of Compact and Low-loss

SC, SC1032, May 2022. (DOI: 10.35848/1347-

2´2 Si Optical Coupler based on CMA-ES”, The

4065/ac4444)

12th International Symposium on Photonics andK. Sumita, C.-T. Chen, K. Toprasertpong, M. Take-

Electronics Convergence -Advanced Nanophotonics

naka, and S. Takagi, “Optimum Channel Design ofand Silicon Device Systems- (ISPEC2022), Tokyo

Extremely-Thin-Body nMOSFETs by Utilizing

Institute of Technology, Tokyo, Japan, December

Anisotropic Valley -Robust to Surface Roughness

1-2, 2022.
[6]

－

－

Y. Miyatake, K. Toprasertpong, S. Takagi, and M.

4 K to 300 K”, Jpn. J. Appl. Phys., vol. 61, Number

Scattering”, IEEE Trans. Electron Devices, Vol. 69,

4

M. Takenaka, T. Ochiai, T. Akazawa, Y. Miyatake,

各研究室

[24]

[4]

研究報告

Takagi and M. Takenaka, “Numerical analysis of4-4
章

Nakano, M. Okano, K. Toprasertpong, S. Takagi, and

第

[23]

X. Han, C.-T. Chen, C.-M. Lim, K. Toprasertpong,

T. Piyapatarakul, H. Tang, K. Toprasertpong, S.

Issue 4, pp. 2115-2121, April 2022. (DOI: 10.1109/

Takagi, and M. Takenaka, “Design of the III-V

TED.2022.3143484)

MOS optical modulator with doped graphene electrode for efficient, high-speed phase modulation”,

国際会議論文[1]

S. Takagi, K. Toprasertpong, E. Nako, M. Takenaka,and Electronics Convergence -Advanced Nanopho-

and R. Nakane, “Hafnia-based ferroelectric devices

tonics and Silicon Device Systems- (ISPEC2022),

for lower power memory and AI applications, IEEE

Tokyo Institute of Technology, Tokyo, Japan, De-

7th Electron Devices Technology and Manufactur-

cember 1-2, 2022.

ing Conference (EDTM), invited, Seoul, Korea,
[2]

[3]

The 12th International Symposium on Photonics[7]

C. Zhang, Z. Zhao, K. Toprasertpong, S. Takagi,

March 7-10, 2023.

and M. Takenaka, “Sub-bandgap photodetection at

S. Takagi, K. Sumita, C.-T. Chen, X. Han, K. To-

mid-infrared wavelengths using Ge Micro-ring reso-

prasertpong and M. Takenaka, “Superiority of ex-

nator on Ge-on-insulator platform”, The 12th Inter-

tremely-thin body GOI channels in nano-sheet

national Symposium on Photonics and Electronics

MOSFETs”, invited, 13th International WorkShop

Convergence -Advanced Nanophotonics and Silicon

on New Group IV Semiconductor Nanoelectronics,

Device Systems- (ISPEC2022), Tokyo Institute of

Sendai, Japan, Jan. 23- 24, 2023.

Technology, Tokyo, Japan, December 1-2, 2022.

Y. Miyatake, K. Makino, J. Tominaga, N. Miyata, T.

[8]

T. Akazawa, D. Wu, K. Sumita, N. Sekine, M.

61

第

4-4

章

4

研究報告

ertpong, M. Takenaka, and S. Takagi, “Substrate

naka, “Low-capacitance InGaAs/Si Waveguide Pho-

Impurity Concentration Dependence of Sub-thresh-

todetector for Energy-efficient Receiver System”,

old Swing of Si n-Channel MOSFETs at Cryogenic

The 12th International Symposium on Photonics

Temperatures down to 4 K”, G-1-01, 2022 Interna-and Electronics Convergence -Advanced Nanopho-

tional Conference on Solid State Devices and Mate-tonics and Silicon Device Systems- (ISPEC2022),

rials (SSDM), Makuhari, Chiba, September 26-29,

Tokyo Institute of Technology, Tokyo, Japan, De-2022.

cember 1-2, 2022.
[9]

各研究室

－

Okano, K. Toprasertpong, S. Takagi, and M. Take-

－
[10]

[11]

[13]

M. Takenaka and S. Takagi, “FeFET Reservoir with

Nakano, and T. Tanemura, “Numerical Investiga-

Four-Terminal Operation for Efficient and Flexible

tion of High-Speed Surface-Normal Modulator Us-

Reservoir Computing Hardware”, F-7-03, 2022 In-

ing InP High-Contrast Grating”, 28th International

ternational Conference on Solid State Devices andSemiconductor Laser Conference, Shimane, Japan,

Materials (SSDM), Makuhari, Chiba, September

October 16-19, 2022.

26-29, 2022.

S. Takagi, C. T. Chen, X. Han, K. Sumita, K. To-

62

[16]

R. Yoshizu, K. Sumita, K. Toprasertpong, M. Take-prasertpong, and M. Takenaka, “Extremely-Thinnaka, and S. Takagi, “Accurate Evaluation of Inter-

Body Goi Channel Technology in Nano-Sheet FET

face Trap Density at InAs MOS Interfaces by UsingEra”, invited talk, 242nd ECS Meeting, G03 - SiGe,

C-V characteristics at Low Temperatures”, G-1-04,

Ge, and Related Materials: Materials, Processing,2022 International Conference on Solid State De-

and Devices 10, Atlanta, USA, October 9-13, 2022.

vices and Materials (SSDM), Makuhari, Chiba,

M. Takenaka, Z. Zhao, T. Piyapatarakul, Y. Mi-

September 26-29, 2022.
[17]

K. Iwashige, K. Toprasertpong, M. Takenaka and S.

sulator platform for mid-infrared photonic integrat-

Takagi, “Effects of HfxZr1-xO2 ferroelectrics/Ge

ed circuits”, invited talk, 242nd ECS Meeting, G03

MFIS interfaces on polarization reversal behavior”,- SiGe, Ge, and Related Materials: Materials, Pro-

G-8-02, 2022 International Conference on Solidcessing, and Devices 10, Atlanta, USA, OctoberState Devices and Materials (SSDM), Makuhari,

9-13, 2022.

Chiba, September 26-29, 2022.

R. Yokogawa, C. -T. Chen, K. Toprasertpong, M.

[18]

X. Han, C.-T. Chen, M. Ke, Z. Zhao, K. Toprasert-

Takenaka, S. Takagi, and A. Ogura, “Evaluation ofpong, M. Takenaka, and S. Takagi, “Impacts of An-

Strained Group IV Semiconductor Devices by

nealing Temperature and Atmosphere on (111) andOil-Immersion Raman Spectroscopy”, invited talk,(100) n-Ge MOS Interface Properties with Plasma

242nd ECS Meeting, G03 - SiGe, Ge, and Related

Oxidation GeOx and ALD Al2O3”, G-10-04, 2022

Materials: Materials, Processing, and Devices 10,

International Conference on Solid State Devices andAtlanta, USA, October 9-13, 2022.

Materials (SSDM), Makuhari, Chiba, September

K. Sumita, M.-S. Kang, K. Toprasertpong, M. Take-

26-29, 2022.

naka, and S. Takagi, “Electron mobility of Si[14]

K. Toprasertpong, E. Nako, Z. Wang, R. Nakane,

T. Fukui, K. Sumita, M. Takenaka, S. Takagi, Y.

yatake, K. Toprasertpong, and S. Takagi, “Ge-on-in-

[12]

[15]

[19]

Y. Miyatake, K. Toprasertpong, S. Takagi and M.

nMOSFETs in a nonlinear model of surface rough-Takenaka, “Compact, low-loss, fabrication-tolerant,

ness scattering at cryogenic temperature”, G-1-02,

and thermally stable 2x2 Si optical coupler designed

2022 International Conference on Solid State De-

by CMA-ES”, A-10-04, 2022 International Confer-vices and Materials (SSDM), Makuhari, Chiba,ence on Solid State Devices and Materials (SSDM),

September 26-29, 2022.

Makuhari, Chiba, September 26-29, 2022.

M.-S. Kang, K. Sumita, H. Oka, T. Mori, K. Topras-[20]

X. Luo, K. Toprasertpong, M. Takenaka, and S.

Takagi, “ZrO2/Si Gate Stack for Antiferroelectricand Computing 2022 (OECC/PSC2022), Toyama,

MFIS Capacitors and Antiferroelectric Si n-FETs,

Japan, July 3-7, 2022.

G-6-06, 2022 International Conference on Solid
Chiba, September 26-29, 2022.

novel scheme of HZO/Si FeFET reservoir comput-

C.-T. Chen, X. Han, K. Toprasertpong, M. Takena-

ing with parallel data processing for speech recogni-

ka, and S. Takagi, “Mobility Enhancement in Ex-tion”, Symposia on VLSI Technology and Circuits,

tremely-Thin Body (110) SiGe-on-insulator pMOS-

C25-1, pp. 220-221, Honolulu, HI, USA, June 13-

FETs using Starting Substrates with Thin SiGe17, 2022.

hari, Chiba, September 26-29, 2022.

naka, “Low-capacitance Ultrathin InGaAs Mem-

T. Nakayama, K. Toprasertpong, S. Takagi, M. Tak-brane Photodetector on Si Slot Waveguide towards

enaka, “Investigation of Au-InGaAs Alloy for Plas-

Receiver-less System”, Symposia on VLSI Technolo-

monic InGaAs Waveguide Photodetector”, A-9-04,

gy and Circuits, T15-4, pp. 411-412, Honolulu, HI,

2022 International Conference on Solid State De-

USA, June 13-17, 2022.
prasertpong, and M. Takenaka, “Extremely-Thin

T. Piyapatarakul, H. Tang, K. Toprasertpong, S.

Channel FET Technology for Advanced Logic

Takagi and M. Takenaka, “Analysis of III-V MOS

CMOS”, Keynote speech, 28th Silicon Nanoelec-

optical modulator with transparent doped graphene

tronics Workshop (SNW) 2022, Hawaii, USA, Junegate electrode”, A-2-04, 2022 International Confer-11-12, 2022.

[24]

Takeuchi, “Versatile FeFET Voltage-sensing Analog

H. Tang, R. Tang, J. Fujikata, M. Noguchi, S. Taka-CiM for Fast & Small-area Hyperdimensional Com-hashi, K. Toprasertpong, S. Takagi and M. Takena-

puting”, International Symposium on Circuits andka, “Crossbar Wiring for III-V/Si MOS Optical

Systems (ISCAS) 2022, Austin, Texas, USA, May 28

Phase Shifters with Diode Selectors”, European- June 1, 2022.
[31]

S. Yoshikiyo, N. Misawa, K. Toprasertpong, S. Tak-

Basel, Switzerland, September 18−22, 2022.

agi, C. Matsui and K. Takeuchi, “FeFET CiM Edge

S. Takagi, K. Toprasertpong, E. Nako, M. Takenaka,

Retraining for Write Variation & Reliability Error

and R. Nakane, “HfZrO2-based Si FeFETs for low

Compensation”, 14th International Memory Work-power AI applications”, invited talk, International

shop (IMW), Dresden, Germany, May 15-18th

Workshop on Future Intelligent Circuits and Sys-

2022.

tems, on-line, August 3, 2022.
[26]

C. Matsui, K. Toprasertpong, S. Takagi and K.

Makuhari, Chiba, September 26-29, 2022.

Conference on Optical Communication (ECOC),
[25]

[30]

[32]

F. Boeuf, S. Monfray, C. Barrera, A. Fincato, H.

M. Takenaka, H. Tang, K. Watanabe, T. Ochiai, T.

Tang, S. Guerber, S. Ohno, D. Fowler, I. Charlet, L.

Akazawa, Y. Miyatake, S. Ohno, K. Sumita, S. Mon-

Maggi, M. Shaw, K. Toprasertpong, S. Takagi andfray, F. Boeuf, R. Tang, K. Toprasertpong, and S.

M. Takenaka, “Beyond Interconnects Applications

Takagi, “III-V/Si hybrid integration for scalable op-

using a 300mm Silicon Photonics Technology”, in-tical switching and computing”, invited talk, 27th

vited, 23rd European Conference on Integrated

OptoElectronics and Communications Conference/

Optics (ECIO2022), Milan, Italy, 4-6 May 2022.

International Conference on Photonics in Switching

[33]

－

S. Takagi, K. Sumita, C.-T. Chen, X. Han, K. To-

September 26-29, 2022.

ence on Solid State Devices and Materials (SSDM),

－

各研究室

Okano, K. Toprasertpong, S. Takagi, and M. Take-

[29]

4

T. Akazawa, D. Wu, K. Sumita, N. Sekine, M.

Solid State Devices and Materials (SSDM), Maku-

vices and Materials (SSDM), Makuhari, Chiba,
[23]

[28]

4-4

研究報告

ka, and S. Takagi, “Experimental demonstration of章

State Devices and Materials (SSDM), Makuhari,

Layers”, G-7-02, 2022 International Conference on[22]

E. Nako, K. Toprasertpong, R. Nakane, M. Takena-

第

[21]

[27]

S. Takagi, “Impact of MFIS interface properties on

63年3月15-18日 .

HZO FeFET characteristics and AI applications of
FeFETs”, International Symposium on VLSI Tech-[6]

nology, Systems and Applications (VLSI-TSA)

竹 中 充 , 高 木 信 一 , “3.6 nm 厚 極 薄 膜

2022, Short Course A: Ferroelectric Devices andHf0.5Zr0.5O2強誘電体の wakeup 特性の周波数

Memory, Hsinchu, Taiwan, April 18, 2022.

依存性 ”, 16p-B508-6, 第70回応用物理学会春季学術講演会 , 上智大学

第

4-4

章

4

研究報告

シンポジウム・研究会・大会等発表
[1]

各研究室

－

－
[2]

[3]

Shinichi Takagi, Kasidit Toprasertpong, Kento[7]

中野隆志 , 岡野誠 , トープラサートポン カシ

electric devices for lower-power memory applica-

ディット , 高木信一 , 竹中充 , “Ge2Sb2Te3S2にtions”,【第4回サイエンス・サロン】～次世代基づく不揮発性相変化中赤外光位相シフタのグリーンパワー技術における最先端研究～ ,低損失化 ”, 15p-A502-8, 第70回応用物理学会

横浜ベイシェラトンホテル＆タワーズ , 2023

春季学術講演会 , 上智大学 四谷キャンパス ,年3月23日 .

2023年3月15-18日 .

トープラサートポン カシディット，名幸瑛[8]

作本宙彌 , 中山武壽 , 宮武悠人 , トープラサー

心，中根了昌，竹中充，高木信一 , “ 強誘電体

トポン カシディット , 高木信一 , 竹中充 , “ ドの非線形ダイナミクス活用したリザバーコン

ーピング最適化による InP-EO ポリマーハイブ

ピューティング ”, 16a-A404-5, 招待講演 ,「誘リッド光変調器の高速化，低損失化の検証 ”,

電体研究と機械学習」シンポジウム , 第70回

16a-A409-8, 第70回応用物理学会春季学術講

応用物理学会春季学術講演会 , 上智大学

演会 , 上智大学

四四谷キャンパス , 2023年3月

15-18日 .

隅田圭 , 陳家驄 , トープラサートポン カシデ[9]高城和馬 , 関根尚希 , 宮武悠人 , トープラサーィット , 竹中充 , 高木信一 , “[ 第14回シリコン

トポン カシディット, 高木信一 , 竹中充 , “ 強テクノロジー分科会論文賞受賞記念講演 ] 表

誘電体 Hf0.5Zr0.5O2における不揮発的位相変面ラフネス散乱を抑制する為に電子谷の異方化の観測 ”, 15p-A502-9, 第70回応用物理学会

性を利用した極薄膜 nMOSFET のチャネル材

春季学術講演会 , 上智大学 四谷キャンパス ,料と面方位の最適設計 ”, 16p-A403-2, 第70回

2023年3月15-18日 .

四

[10]

脇田耀介 , 唐睿 , 湯涵智 , 大野修平 , 赤澤智

谷キャンパス , 2023年3月15-18日 .

熙 , モンフレ ステファン , ブフ フレデリック ,

隅田圭 , トープラサートポン カシディット ,トープラサートポン カシディット , 高木信一 ,竹中充 , 高木信一 , “ 表面ラフネス散乱の非線

竹中充 , “ ハイブリッド MOS 位相シフタを用形モデルにおける移動度と実効電界の関係といた add-drop 型リング共振器の実証 ”, 15p-

ユニバーサリティを説明する係数 η の解釈 ”,

A502-12, 第70回応用物理学会春季学術講演

17a-A403-5, 第70回応用物理学会春季学術講会 , 上智大学

演会 , 上智大学

15-18日 .

四谷キャンパス , 2023年3月[11]15-18日 .
[5]

宮武悠人 , 牧野孝太郎 , 富永淳二 , 宮田典幸 ,Tahara and Mitsuru Takenaka, “HZO-based ferro-

応用物理学会春季学術講演会 , 上智大学
[4]

四谷キャンパス ,2023年3月15-18日 .

谷キャンパス , 2023年3月15-18日 .

四谷キャンパス , 2023年3月

唐睿 , 湯涵智 , 池田和浩 , 岡野誠 , トープラサ

名幸瑛心 , トープラサートポン カシディット ,ートポン カシディット , 高木信一 , 竹中充 , “4中根了昌 , 竹中充 , 高木信一 , “ 並列処理

×4ユニバーサル光集積回路での最適化の実

FeFET リザバーコンピューティングにおける証 ”, 16a-A409-6, 第70回応用物理学会春季学

入力データの特性を考慮した音声認識率の向術講演会 , 上智大学上 ”, 16a-A410-2, 第70回応用物理学会春季学

年3月15-18日 .

術講演会 , 上智大学

64

川野麻琴 , トープラサートポン カシディット ,四谷キャンパス , 2023

[12]

四谷キャンパス , 2023

萩原拓永 , K. Toprasertpong, 高木信一 , 藤村紀文 , 吉村武 , “ 正圧電応答顕微鏡法を用いた電極下分極ドメイン観察における空間分解能 ”,

ertpong, M. Takenaka, and S. Takagi, “（100）and

15p-A404-3, 第70回応用物理学会春季学術講（111）n-Ge/GeOx/Al2O3 MOS Interface Proper-

演会 , 上智大学

ties with Different Annealing Temperature and四谷キャンパス , 2023年3月

Atmosphere”, 第83回応用物理学会秋季学術講高木信一 , “ 初心者のための半導体デバイス入演会 , 23p-C102-9, 東北大学 川内北キャンパ

門講座 ”, on-line, サイエンス＆テクノロジー

ス + オンライン , 2022年9月20-23日 .

C-V 測定による InAs MOS 界面の界面準位密よる n-Ge ゲートスタックにおける遅い準位の度の評価 ”, 第83回応用物理学会秋季学術講

特性 ”, 第28回 電子デバイス界面テクノロジー

演会 , 21p-C105-9, 東北大学 川内北キャンパ

研究会 , 東レ総合研修センター , 静岡県三島

ス + オンライン , 2022年9月20-23日 .

[16]

[17]

[18]

柯夢南 , 李宗恩 , トープラサートポン カシデ

ィット , 竹中充 , 高木信一 , “ 表面ラフネス散

ィット , 竹中充 , 高木信一 , “ 高電界における乱の非線形モデルにより決定された Si nMOS-

Al2O3/GeOx/Ge nMOS 界面中の異なるトラッ

FET の電子移動度の極低温下での妥当性 ”,

プの分離 ”, 第28回 電子デバイス界面テクノロ

第83回応用物理学会秋季学術講演会 , 21p-

ジー研究会 , 東レ総合研修センター , 静岡県C105-1, 東北大学 川内北キャンパス + オンラ

三島市 , 2023年2月3-4日 .

イン , 2022年9月20-23日 .

隅田圭 , 姜旼秀 , 陳家驄 , トープラサートポン[23]

ertpong, Shinichi Takagi, and Mitsuru Takenaka,] 表面ラフネス散乱の非線形理論に基づく極薄“Numerical analysis of III-V MOS optical modu-

膜 nMOSFET チャネル材料と面方位の最適設

lator with graphene transparent electrode for effi-

計 ”, 招待講演 , 電子情報通信学会シリコン材

cient phase modulation”, 第83回応用物理学会

料・デバイス研究会（SDM），オンライン , 信

秋季学術講演会 , 21p-A205-5, 東北大学 川内

学 技 報 , SDM2022-65, pp.7-12, 2022 年 11 月

北キャンパス + オンライン , 2022年9月20-23

10-11日 .

日.

高木信一 , “CMOS とその微細化技術の基礎 ”,[24]

唐睿 , 岡野誠 , トープラサートポン カシディ

シリコンテクノロジー・チュートリアル2022,

ット , 高木信一 , 竹中充 , “ 光行列 - 行列演算

東京大学武田ホール , 2022年10月22日 .

回路の提案 ”, 第83回応用物理学会秋季学術高木信一 , “ 先端ロジック CMOS の技術動向

講演会 , 21p-A205-8, 東北大学 川内北キャンと3次元集積技術 ”, 名古屋大学・先進半導体

パス + オンライン , 2022年9月20-23日 .
[25]

宮武悠人 , トープラサートポン カシディット ,・サタデーモーニングプラズマ講座 , on-line,

高木信一，竹中充 , “CAM-ES に基づく小型低2022年10月8日 .

損失2×2カプラの設計 ”, 第83回応用物理学会

福井太一郎 , 隅田圭 , 竹中充 , 高木信一 , 中野

秋季学術講演会 , 21a-A205-9, 東北大学 川内

義昭 , 種村拓夫 , “InP 高屈折率差格子と電気

北キャンパス + オンライン , 2022年9月20-23

光学ポリマーを用いた垂直入射型光変調器の日.

提案と数値解析 ”, 第83回応用物理学会秋季

[26]

－

Tipat Piyapatarakul, Hanzhi Tang, Kasidit Topras-

カシディット , 竹中充 , 高木信一 , “[ 招待講演

プラズマプロセスコンソーシアム（CASPP）[19]

隅田圭 , 姜旼秀 , トープラサートポン カシデ

－

各研究室

ィット , 竹中充 , 高木信一 , “ プラズマ酸化に

研究報告

ディット , 竹中充 , 高木信一 , “ 低温下での

[22]

4

吉津遼平 , 隅田圭 , トープラサートポン カシ

柯夢南 , 李宗恩 , トープラサートポン カシデ

市 , 2023年2月3-4日 .
[15]

[21]

4-4
章

15-18日 .

株式会社 , 2023年2月20日 .
[14]

X. Han, C.-T. Chen, M. Ke, Z. Zhao, K. Topras-

第

[13]

[20]

C. -T. Chen, X. Han, K. Toprasertpong, M. Take-

学術講演会 , 22a-C101-4, 川内北キャンパス +naka and S. Takagi, “Highly-asymmetric-strain

オンライン , 2022年9月20-23日 .

（110）SiGe-on-insulator pMOSFETs with ex-65tremely-thin body channels down to 3.2 nm fabri-

83回応用物理学会秋季学術講演会 , 22p-A307-

cated by using Ge condensation technique”, 第83

14, 東北大学 川内北キャンパス + オンライン ,回応用物理学会秋季学術講演会 , 21p-C105-8,

2022年9月20-23日 .

東北大学 川内北キャンパス + オンライン ,

第

4-4

[27]

章

4

研究報告
各研究室

－

－

誠 , トープラサートポン カシディット , 高木

名幸瑛心 , トープラサートポン カシディット ,信一 , 竹中充 , “ 極薄 InGaAs を用いた高感度王澤宇 , 中根了昌 , 竹中充 , 高木信一 , “ 強誘・低容量 Si スロットハイブリッド導波路受光

電体 MFM キャパシタを用いたリザバーコン器の実証 ” , 第83回応用物理学会秋季学術講

ピューティング ”, 講演奨励賞受賞記念講演 ,演会 , 21p-A205-13, 東北大学 川内北キャンパ

第83回応用物理学会秋季学術講演会 , 23p-

ス + オンライン , 2022年9月20-23日 .
中山武壽，トープラサートポン カシディット ,高木信一 , 竹中充 , “ プラズモン導波路受光器

名幸瑛心 , トープラサートポン カシディット ,のための Au-InGaAs 合金の光学特性評価 ”, 第中根了昌 , 竹中充 , 高木信一 , “ 音声認識に向

83回応用物理学会秋季学術講演会 , 21p-A205-

けた並列処理 FeFET リザバーコンピューティ

12, 東北大学 川内北キャンパス + オンライン ,ングの提案と認識性能の検証 ”, 第83回応用物

2022年9月20-23日 .
[35]高木信一 , “ 先端 CMOS デバイスの動向と3次

学 川内北キャンパス + オンライン , 2022年9月

元集積技術 ”,

20-23日 .

学系研究科附属ナノシステム集積センター

名幸瑛心 , トープラサートポン カシディット ,（NanoHub）設立記念シンポジウム 超微細加中根了昌 , 竹中充 , 高木信一 , “ 音声認識に向工技術と半導体の融合による新展開 , 東京大けた並列処理 FeFET リザバーコンピューティ

学武田ホール , 2022年7月5日 .

ングの認識性能向上手法 ”, 第83回応用物理

[30]

[34]

イン , 2022年9月20-23日 .

理学会秋季学術講演会 , 23p-M206-11, 東北大[29]

赤澤智熙 , 呉冬睿 , 隅田圭 , 関根尚希 , 岡野

2022年9月20-23日 .

M206-1, 東北大学 川内北キャンパス + オンラ
[28]

[33]

[36]

基調講演 , 東京大学大学院工高木信一 , “ 強誘電体デバイスを用いた物理リ学会秋季学術講演会 , 23p-M206-12, 東北大学

ザバーコンピューティング ”, IEEE Electron

川内北キャンパス + オンライン , 2022年9月

Devices Society Kansai Chapter（EDSK）Distin-

20-23日 .

guished Lecturer（DL）技術講演会 , 2022年5月

吉清秦生，三澤奈央子 , トープラサートポン

16日 .

カシディット , 高木信一 , 松井千尋 , 竹内健 ,[37]

高木信一 , “AI・IoT 時代における次世代半導“ デバイスエラーを補償するエッジ FeFET CiM体デバイス ”,の再学習 ”, 第83回応用物理学会秋季学術講2022年5月13日 .

パターニング戦略会議 2022,

演会 , 20a-M206-6, 東北大学 川内北キャンパ
ス + オンライン , 2022年9月20-23日 .
[31]

[32]

66

松井千尋，小林英太郎，トープラサートポン

竹中研究室

カシディット，高木信一，竹内健 , “Hyperdi-

研究論文

mensional Computing を高速演算する FeFET を[1]

K. Toprasertpong, M. Takenaka, and S. Takagi,

用いた電圧センス CiM FeFET”, 第83回応用物“Breakdown-limited endurance in HZO FeFETs:

理学会秋季学術講演会 , 20a-M206-3, 東北大

Mechanism and improvement under bipolar stress,”

学 川内北キャンパス + オンライン , 2022年9月

Frontiers in Electronics, vol. 3, 1091343, December

20-23日 .

2022. DOI: 10.3389/felec.2022.1091343

萩原拓永 , Kasidit Toprasertpong, 高木信一 , 藤[2]

T. Ochiai, T. Akazawa, Y. Miyatake, K. Sumita, S.

村紀文 , 吉村武 , “ 正圧電応答顕微鏡法によるOhno, S. Monfray, F. Boeuf, K. Toprasertpong, S.

HfO2薄膜の分極ドメイン構造の観察Ⅱ ”, 第Takagi, and M. Takenaka, “Ultrahigh-responsivity

waveguide-coupled optical power monitor for Si

vol. 69 no. 12, pp. 7184–7189, December 2022.

photonic circuits operating at near-infrared wave-

DOI: 10.1109/TED.2022.3214797

lengths,” Nature Communications, vol. 13, 7443,[3]

the strong coupling of polarization and charge trap-

Mid-infrared Photonic Integrated Circuits,” ECS

ping in HfO2/Si-based ferroelectric field-effect tran-

Trans., vol. 109, no. 4, pp. 47–58, 2022 (invited).

sistors: Overview of device operation and reliability,”

DOI: 10.1149/10904.0047ecst

T. Piyapataraku, H. Tang, K. Toprasertpong, S.

ly-thin body GOI channel technology in nano-sheet

Takagi, and M. Takenaka, “Efficient optical phase

FET era,” ECS Trans., vol. 109, no. 4, pp. 59–71,

modulator based on III–V metal-oxide-semiconduc-2022 (invited). DOI: 10.1149/10904.0059ecst

trode,” Jpn. J. Appl. Phys., vol. 62, SC1008, 2023.

Takenaka, S. Takagi, and A. Ogura, “Evaluation of

DOI: 10.35848/1347-4065/aca59c

Strained Group IV Semiconductor Devices by

Y. Miyatake, C.-P. Ho, P. Pitchappa, R. Singh, K.

Oil-Immersion Raman Spectroscopy,” ECS Trans.,

Makino, J. Tominaga, N. Miyata, T. Nakano, K.

vol. 109, no. 4, pp. 351–357, 2022 (invited). DOI:

Toprasertpong, S. Takagi, and M. Takenaka,

10.1149/10904.0351ecst

Express, vol. 12, no. 12, pp. 4582–4593, 2022.

photonic architectures with multiport photodetectors

DOI: 10.1364/OME.473987

for high-fidelity and energy-efficient matrix multipli-

K. Toprasertpong, K. Tahara, Y. Hikosaka, K. Na-

cations,” Optics Express, vol. 30, no. 19, pp. 33940–

kamura, H. Saito, M. Takenaka, and S. Takagi,

33954, Sep. 2022. DOI: 10.1364/OE.457258[13]

K. Toprasertpong, E. Nako, Z. Wang, R. Nakane,

ance, and high endurance in Hf0.5Zr0.5O2 ferroelec-

M. Takenaka, and S. Takagi, “Reservoir computing

tric capacitors achieved by thickness scaling down toon a silicon platform with a ferroelectric field-effect

4 nm for embedded ferroelectric memory,” ACS

transistor,” Communications Engineering, vol. 1, 21,

Applied Materials & Interface, vol. 14 no. 45, pp.

August 2022. DOI: 10.1038/s44172-022-00021-8[14]

S. Ohno, R. Tang, K. Toprasertpong, S. Takagi, andacsami.2c15369

M. Takenaka, “Si Microring Resonator Crossbar

K. Toprasertpong, M. Takenaka, and S. Takagi,

Array for On-Chip Inference and Training of the“Memory window in ferroelectric field-effect tran-

Optical Neural Network,” ACS Photonics, vol. 9, no.

sistors: Analytical approach,” IEEE Trans. Electron

8, pp. 2614– 2622, July 2022. DOI: 10.1021/acs-

Devices, vol. 69 no. 12, pp. 7113–7119, December

photonics.1c01777

2022. DOI: 10.1109/TED.2022.3215667

[15]

－

R. Tang, M. Okano, K. Toprasertpong, S. Takagi, D.
Englund, and M. Takenaka, “Two-layer integrated

51137–51148, November 2022. DOI: 10.1021/

[8]

[12]

on Ge2Sb2Te5 operating at 2.3 µm,” Opt. Mater.

“Low operating voltage, improved breakdown toler-[7]

R. Yokogawa, C. -T. Chen, K. Toprasertpong, M.

－

各研究室

prasertpong, and Mitsuru Takenaka, “Extreme-

[11]

4

S. Takagi, C.-T. Chen, X. Han, K. Sumita, K. To-

DOI: 10.1007/s00339-022-06212-6“Non-volatile compact optical phase shifter based

[6]

[10]

4-4

研究報告

pong, and S. Takagi, “Ge-on-insulator Platform for章

K. Toprasertpong, M. Takenaka, and S. Takagi, “On第yapatarakul, Y. Miyatake, R. Tanga, K. Toprasert-

tor structure with doped graphene transparent elec-[5]

M. Takenaka, Z. Zhao, C.-P. Ho, T. Fujigaki, T. Pi-

2022. DOI: 10.1038/s41467-022-35206-4

Applied Physics A, vol. 128, no. 12, pp. 1114, 2022.
[4]

[9]

N. Sekine, K. Sumita, K. Toprasertpong, S. Takagi,

T. Akazawa, D. Wu, K. Sumita, N. Sekine, M.

and M. Takenaka, “Monolithic integration of elec-

Okano, K. Toprasertpong, S. Takagi, and M. Take-

tro-absorption modulators and photodetectors on

naka, “Low-Capacitance Ultrathin InGaAs Mem-

III-V CMOS photonics platform by quantum wellbrane Photodetector on Si Slot Waveguide Toward

intermixing,” Optics Express, vol. 30, no. 13, pp.

Receiverless System,” IEEE Trans. Electron Devices,

23318– 23329, June 2022. DOI: 10.1364/

67

OE.462626
[16]

第

4-4

章

4

研究報告

[17]

[18]

Takenaka, “Modulation bandwidth improvement offor lower power memory and AI applications,” Elec-

III-V/Si hybrid MOS optical modulator by reducing

tron Devices Technology and Manufacturing Confer-parasitic capacitance,” Optics Express, vol. 30, no. 13,

ence (EDTM2023), 10C-1, Seoul, Korea, 7–10

pp. 22848– 22859, June 2022. DOI: 10.1364/

March 2023 (invited).

[20]

[21]

[2]

S. Takagi, K. Sumita, C.-T. Chen, X. Han, K. To-

M. Yokoyama, H. Yokoyama, M. Takenaka, and S.

prasertpong, and M. Takenaka, “Superiority of ex-

Takagi, “Characterization of interface properties oftremely-thin body GOI channels in nano-sheet

Al2O3/n-GaSb and Al2O3/InAs/n-GaSb metal-ox-

MOSFETs,” 13th International Workshop on New

ide-semiconductor structures,” Jpn. J. Appl. Phys.,Group IV Semiconductor Nanoelectronics, I-12, Send-

vol. 61, 061010, 2022. DOI: 10.35848/1347-4065/

ai, 23–24 January 2023 (invited).
[3]

Y. Miyatake, K. Makino, J. Tominaga, N. Miyata, T.

K. Sumita, C.-T. Chen, K. Toprasertpong, M. Take-

Nakano, M. Okano, K. Toprasertpong, S. Takagi, M.

naka, S. Takagi, “Optimum channel design of ex-

Takenaka, “Record-low loss non-volatile mid-infrared

tremely-thin-body nMOSFETs utilizing anisotropic

PCM optical phase shifter based on Ge2Sb2Te3S2,”

valley--Robust to surface roughness scattering,” IEEE

International Electron Devices Meeting (IEDM2022),

Trans. Electron Devices, vol. 69 no. 4, pp. 2115–2121,

19.1, San Francisco, 3–7 December 2022.

2022. DOI: 10.1109/TED.2022.3143484[19]

S. Takagi, K. Toprasertpong, E. Nako, M. Takenaka,
and R. Nakane, “Hafnia-based ferroelectric devices

ac66b0－[1]

S. Takahashi, K. Toprasertpong, S. Takagi, and M.

OE.457444

各研究室－

H. Tang, Q. Li, C.-P. Ho, J. Fujikata, M. Noguchi,

国際会議論文[4]

M. Takenaka, T. Ochiai, T. Akazawa, Y. Miyatake,

X. Han, C.-T. Chen, C.-M. Lim, K. Toprasertpong,

K. Sumita, S. Ohno, S. Monfray, F. Boeuf, K. To-

M. Takenaka, and S. Takagi, “Introduction of highprasertpong, and S. Takagi, “Si hybrid integration

tensile strain into Ge-on-Insulator structures by oxi-using ultrathin III-V membrane for photodetec-

dation and annealing at high temperature,” Jpn. J.

tion,” 12th International Symposium on Photonics

Appl. Phys., vol. 61, SC1027, 2022. DOI:

and Electronics Convergence (ISPEC2022), D-2, To-

10.35848/1347-4065/ac4075

kyo, 1–2 December 2022.

T. Piyapataraku, H. Tang, K. Toprasertpong, S.

[5]

T. Piyapatarakul, H. Tang, K. Toprasertpong, S.

Takagi, and M. Takenaka, “Numerical analysis of

Takagi, and M. Takenaka, “Design of the III-V

optical phase modulator operating at 2 μm wave-

MOS optical modulator with doped graphene elec-

length using graphene/III-V hybrid metal-ox-

trode for efficient, high-speed phase modulation,”

ide-semiconductor capacitor,” Jpn. J. Appl. Phys.,

12th International Symposium on Photonics and Elec-vol. 61, SC1031, Feb. 2022. DOI: 10.35848/1347-

tronics Convergence (ISPEC2022), P-1, Tokyo, 1–2

4065/ac4443

December 2022.

M.-S. Kang, K. Toprasertpong, M. Takenaka, H.

[6]

Y. Miyatake, K. Toprasertpong, S. Takagi, and M.

Oka, T. Mori, and S. Takagi, “Verification of influ-

Takenaka, “Optimization of Compact and Low-loss

ence of tail states and interface states on sub-thresh-

2×2 Si Optical Coupler based on CMA-ES,” 12th

old swing of Si n-channel MOSFETs over a tem-International Symposium on Photonics and Electronics

perature range of 4–300 K,” Jpn. J. Appl. Phys., vol.

Convergence (ISPEC2022), P-2, Tokyo, 1–2 Decem-

61, SC1032, Feb. 2022. DOI: 10.35848/1347-

ber 2022.

4065/ac4444[7]

C. Zhang, Z. Zhao, K. Toprasertpong, S. Takagi,
and M. Takenaka, “Sub-bandgap photodetection at
mid-infrared wavelengths using Ge Micro-ring reso-

68

[8]

nator on Ge-on-insulator platform,” 12th Interna-

Takenaka, “Investigation of Au-InGaAs Alloy fortional Symposium on Photonics and Electronics Con-

plasmonic InGaAs waveguide photodetector,” Inter-vergence (ISPEC2022), P-4, Tokyo, 1–2 December

national Conference on Solid State Devices and Mate-2022.

rials (SSDM2022), A-9-04, Makuhari Messe, Japan,

R. Tang, M. Okano, K. Toprasertpong, S. Takagi,

26–29 Sept. 2022.

multiplications,” 12th International Symposium on

and thermally stable 2x2 Si optical coupler designed

Photonics and Electronics Convergence (ISPEC2022),

by CMA-ES,” International Conference on Solid State

P-5, Tokyo, 1–2 December 2022.

Devices and Materials (SSDM2022), A-10-04,

T. Akazawa, D. Wu, K. Sumita, N. Sekine, M.

Makuhari Messe, Japan, 26–29 Sept. 2022.
M. Takenaka, and S. Takagi, “FeFET reservoir withtodetector for Energy-efficient Receiver System,”four-terminal operation for efficient and flexible

12th International Symposium on Photonics and Elec-reservoir computing hardware,” International Con-

tronics Convergence (ISPEC2022), P-26, Tokyo, 1–2

ference on Solid State Devices and Materials

December 2022.

(SSDM2022), F-7-03, Makuhari Messe, Japan, 26–

M. Takenaka, Z. Zhao, T. Piyapatarakul, Y. Mi-

29 Sept. 2022.
ertpong, M. Takenaka, and S. Takagi, “Substrate

ed circuits,” 242th ECS Meeting, Symposium G03,

impurity concentration dependence of sub-thresh-

Hilton Atlanta, Atlanta, USA, 9–13 October 2022

old swing of Si n-channel MOSFETs at cryogenic(invited).

temperatures down to 4 K,” International Conference

T. Fukui, K. Sumita, M. Takenaka, S. Takagi, Y.

on Solid State Devices and Materials (SSDM2022),

Nakano, T. Tanemura, “Numerical investigation of

G-1-01, Makuhari Messe, Japan, 26–29 Sept. 2022.
naka, and S. Takagi, “Accurate evaluation of inter-

Semiconductor Laser Conference (ISLC 2022), TuP-

face trap density at InAs MOS interfaces by using

40, Kunibiki Messe, Japan, 16–19 October 2022.

C-V characteristics at low temperatures,” Interna-

S. Takagi, C. T. Chen, X. Han, K. Sumita, K. To-

tional Conference on Solid State Devices and Materials

prasertpong, and M. Takenaka, “Extremely-thin(SSDM2022), G-1-02, Makuhari Messe, Japan,

body GOI channel technology in nano-sheet FET

26–29 Sept. 2022.
[19]

R. Yoshizu, K. Sumita, K. Toprasertpong, M. Take-

Atlanta, Atlanta, USA, 9–13 October 2022 (invit-

naka, and S. Takagi, “Electron mobility of Si

ed).

nMOSFETs in a nonlinear model of surface rough-T. Piyapataraku, H. Tang, K. Toprasertpong, S.

ness scattering at cryogenic temperature,” Interna-

Takagi, and M. Takenaka, “Analysis of III-V MOS

tional Conference on Solid State Devices and Materials

optical modulator with transparent doped graphene(SSDM2022), G-1-04, Makuhari Messe, Japan,

gate electrode,” International Conference on Solid

26–29 Sept. 2022.

State Devices and Materials (SSDM2022), A-2-03,[14]

K. Sumita, M.-S. Kang, K. Toprasertpong, M. Take-high-contrast grating,” 28th IEEE Internationalera,” 242th ECS Meeting, Symposium G03, Hilton

[13]

[18]

[20]

－

M.-S. Kang, K. Sumita, H. Oka, T. Mori, K. Topras-

sulator platform for mid-infrared photonic integrat-

high-speed surface-normal modulator using InP

[12]

[17]

－

K. Toprasertpong, E. Nako, Z. Wang, R. Nakane,naka, “Low-capacitance InGaAs/Si Waveguide Pho-yatake, K. Toprasertpong, and S. Takagi, “Ge-on-in-

[11]

[16]

4

各研究室

Takenaka, “Compact, low-loss, fabrication-tolerant,

4-4

研究報告

architectures for matrix-vector and matrix-matrix

Okano, K. Toprasertpong, S. Takagi, and M. Take-[10]

Y. Miyatake, K. Toprasertpong, S. Takagi, and M.

章

[9]

[15]

第

and M. Takenaka, “Two-layer integrated photonic

X. Luo, K. Toprasertpong, M. Takenaka, and S.

Makuhari Messe, Japan, 26–29 Sept. 2022.

Takagi, “ZrO2/Si gate stack for antiferroelectric

T. Nakayama, K. Toprasertpong, S. Takagi, and M.

MFIS capacitors and antiferroelectric Si n-FETs,”

69

June 2022.

International Conference on Solid State Devices andMaterials (SSDM2022), G-6-06, Makuhari Messe,
[21]

第

4-4

章
研究報告
各研究室

－

[22]

E. Nako, K. Toprasertpong, R. Nakane, M. Takena-

Japan, 26–29 Sept. 2022.

ka, and S. Takagi, “Experimental demonstration of

C.-T. Chen, X. Han, K. Toprasertpong, M. Takena-

novel scheme of HZO/Si FeFET reservoir comput-

ka, and S. Takagi, “Mobility enhancement in ex-

ing with parallel data processing for speech recogni-

tremely-thin body (110) SiGe-on-insulator pMOS-

tion,” VLSI Symposium, C25-1, 12–17 June 2022.

FETs using starting substrates with thin SiGe layers,”

4

[27]

[28]

F. Boeuf, S. Monfray, C. Barrera, A. Fincato, H.

International Conference on Solid State Devices andTang, S. Guerber, S. Ohno, D. Fowler, I. Charlet, L.

Materials (SSDM2022), G-7-02, Makuhari Messe,

Maggi, M. Shaw, K. Toprasertpong, S. Takagi, andJapan, 26–29 Sept. 2022.

M. Takenaka, “Beyond interconnects applications

K. Iwashige, K. Toprasertpong, M. Takenaka, and S.

using a 300mm silicon photonics technology,” Euro-

Takagi, “Effects of HfxZr1-xO2 Ferroelectrics/Ge

pean Conference on Integrated Optics (ECIO2022),

MFIS interfaces on polarization reversal behavior,”

F.C.1, Milan, Italy, 4–6 May 2022 (invited).

International Conference on Solid State Devices and－Materials (SSDM2022), G-8-02, Makuhari Messe,
Japan, 26–29 Sept. 2022.
[23]

著書
[1]

竹中充 , “ 光と物質の量子相互作用ハンドブ

X. Han, C.-T. Chen, M. Ke, Z. Zhao, K. Toprasert-

ッ ク ,” 第4編 第7章 , エ ヌ・ テ ィ ー・ エ ス ,pong, M. Takenaka, and S. Takagi, “Impacts of an-

March 2023.

nealing temperature and atmosphere on (111) and(100) n-Ge MOS interface properties with plasma
oxidation GeOx and ALD Al2O3,” International[24](SSDM2022), G-10-04, Makuhari Messe, Japan,

波路を用いた1モードスクイーズド真空場の発

26–29 Sept. 2022.

生 ,” 第70回応用物理学会春季学術講演会，

H. Tang., R. Tang, J. Fujikata, M. Noguchi, S. Taka-

15p-PB02-2，上智大学四谷キャンパス, 2023年

hashi, K. Toprasertpong, S. Takagi, and M. Takena-

3月15日 –3月18日 .
[2]

宮武 悠人 , 牧野 孝太郎 , 富永 淳二 , 宮田 典

shifters with diode selectors,” European Conference

幸 , 中野 隆志 , 岡野 誠 , トープラサートポン

on Optical Communication (ECOC2022), We4E.4,

カ シ デ ィ ッ ト, 高 木 信 一, 竹 中 充,

Basel, Switzerland, 18–22 September 2022.

“Ge2Sb2Te3S2に基づく不揮発性相変化中赤外

M. Takenaka, H. Tang, K. Watanabe, T. Ochiai, T.

光位相シフタの低損失化 ,” 第70回応用物理学

Akazawa, Y. Miyatake, S. Ohno, K. Sumita, S. Mon-会春季学術講演会，15p-A502-8，上智大学四fray, F. Boeuf, R. Tang, K. Toprasertpong, and S.

谷キャンパス , 2023年3月15日 –3月18日 .
[3]

高城 和馬 , 関根 尚希 , 宮武 悠人 , トープラサ

tical switching and computing,” International Con-ートポン カシディット , 高木 信一 , 竹中 充 ,ference on Photonics in Switching and Computing“ 強誘電体 Hf0.5Zr0.5O2における不揮発的位相(PSC2022), Toyama, 3–7 July 2022 (invited).

変化の観測 ,” 第70回応用物理学会春季学術

T. Akazawa, D. Wu, K. Sumita, N. Sekine, M.

講演会，15p-A502-9，上智大学四谷キャンパ

Okano, K. Toprasertpong, S. Takagi and M. Takena-

ス , 2023年3月15日 –3月18日 .

ka, “Low-capacitance ultrathin InGaAs membrane70

木村 彰吾 , 境野 一輝 , 楊 帆 , 岡野 誠 , 竹中充 , 山田 博仁 , 松田 信幸 , “ シリコン細線導Takagi, “III-V/Si hybrid integration for scalable op-

[26]

[1]

Conference on Solid State Devices and Materials

ka, “Crossbar wiring for III-V/Si MOS optical phase[25]

シンポジウム・研究会・大会等発表[4]

脇田 耀介 , 唐 睿 , 湯 涵智 , 大野 修平 , 赤澤photodetector on Si slot waveguide towards receiv-

智熙 , モンフレ ステファン , ブフ フレデリッ

er-less system,” VLSI Symposium, T15-4, 12–17

ク , トープラサートポン カシディット , 高木

信一 , 竹中 充 , “ 強誘電体 Hf0.5Zr0.5O2におけ上 ,” 第70回応用物理学会春季学術講演会，る不揮発的位相変化の観測 ,” 第70回応用物

16a-A410-2，上智大学四谷キャンパス , 2023年

理学会春季学術講演会，15p-A502-12，上智大

3月15日 –3月18日 .

学四谷キャンパス , 2023年3月15日 –3月18日 .
[5]

充 , “4×4ユニバーサル光集積回路での最適化

ピューティング ,” 第70回応用物理学会春季学の実証 ,” 第70回応用物理学会春季学術講演

術講演会，16a-A404-5，上智大学四谷キャン会，16a-A409-6，上智大学四谷キャンパス ,パス , 2023年3月15日 –3月18日 .

ートポン カシディット , 高木 信一 , 竹中 充 ,シ デ ィ ッ ト, 高 木 信 一, 竹 中“ ドーピング最適化による InP-EO ポリマーハ“Ge2Sb2Te3S2を用いた不揮発性相変化中赤外

イブリッド光変調器の高速化，低損失化の検光位相シフタ ,” 電気学会ナノエレクトロニク

証 ,” 第70回応用物理学会春季学術講演会，

ス機能化・応用技術調査専門委員会，オンラ

16a-A409-8，上智大学四谷キャンパス , 2023年

イン , 2023年3月3日（招待講演）．

竹 中 充 , 高 木 信 一 , “3.6 nm 厚 極 薄 膜

松田信幸 , “ 回路深さが削減された万能ユニタ

Hf0.5Zr0.5O2強誘電体の wakeup 特性の周波数依

リ変換光回路の実証 ,” 電子情報通信学会光

存性 ,” 第70回応用物理学会春季学術講演会，

エレクトロニクス研究会，シャボン玉石けん

16p-B508-6，上智大学四谷キャンパス, 2023年

くくる糸満 , 2022年2月16日 –2月17日 .
[14]

中野隆志 , 岡野

ィット, 竹中 充 , 高木 信一 , “ 表面ラフネス散

シ デ ィ ッ ト, 高 木 信 一, 竹 中

乱を抑制する為に電子谷の異方性を利用した“Ge2Sb2Te3S2を用いた不揮発性相変化中赤外

極薄膜 nMOSFET のチャネル材料と面方位の光位相シフタ ,” 電子情報通信学会シリコン材

最適設計 ,” 第70回応用物理学会春季学術講料・デバイス研究会（SDM），オンライン ,演会，16p-A403-2，上智大学四谷キャンパス ,2023年1月30日（招待講演）．

誠 , トープラサートポン カ充,

竹中 充 , “ ウェハ接合を用いた光集積回路おクノロジー分科会論文賞受賞記念講演）．

よびコンピューティング応用 ,” 電子実装工学

隅田 圭 , トープラサートポン カシディット ,研究所（IMSI）第3回会員会，東京大学本郷竹中 充 , 高木 信一 , “ 表面ラフネス散乱の非キャンパス , 2022年12月16日（招待講演）．
[16]

隅田圭 , 姜旼秀 , 陳家驄 , トープラサートポンとユニバーサリティを説明する係数 ηの解釈 ,”カシディット , 高木信一 , 竹中第70回応用物理学会春季学術講演会，17a-

フネス散乱の非線形理論に基づく極薄膜

A403-5，上智大学四谷キャンパス , 2023年3月

nMOSFET チ ャ ネ ル 材 料 と 面 方 位 の 最 適 設

15日 –3月18日 .

計 ,” 電子情報通信学会シリコン材料・デバイ

名幸 瑛心 , トープラサートポン カシディット,ス研究会（SDM），オンライン , 2022年11月10中根 了昌 , 竹中 充 , 高木 信一 , “ 並列処理日（招待講演）．

FeFET リザバーコンピューティングにおける入力データの特性を考慮した音声認識率の向

[17]

－

宮武悠人 , 牧野孝太郎 , 富永淳二 , 宮田典幸 ,隅田 圭 , 陳 家驄 , トープラサートポン カシデ

[15]

－

境野一輝 , 小田川朋史 , 木村彰吾 , 稲垣拓也 ,湯涵智 , 谷澤健 , 岡野誠 , 竹中充 , 山田博仁 ,線形モデルにおける移動度と実効電界の関係

[10]

充,

川野 麻琴 , トープラサートポン カシディット,

2023年3月15日 –3月18日（第14回シリコンテ[9]

誠 , トープラサートポン カ各研究室

中野隆志 , 岡野[13]4

宮武悠人 , 牧野孝太郎 , 富永淳二 , 宮田典幸 ,作本 宙彌 , 中山 武壽 , 宮武 悠人 , トープラサ

3月15日 –3月18日 .
[8]

[12]

4-4

研究報告

非線形ダイナミクスを活かしたリザバーコン

章

サートポン カシディット , 高木 信一 , 竹中

第中根 了昌 , 竹中 充 , 高木 信一 , “ 強誘電体の3月15日 –3月18日 .
[7]

トープラサートポン カシディット, 名幸 瑛心 ,唐 睿 , 湯 涵智 , 池田 和浩 , 岡野 誠 , トープラ

2023年3月15日 –3月18日 .
[6]

[11]

充 , “ 表面ラ

竹中充 , “ 極薄 III-V 族半導体を用いた Si ハイ
ブリッド光集積回路および光コンピューティ

71

[18]

ング応用 ,” 学振 R025産学協力委員会第11回

ンピューティング ,” 第83回応用物理学会秋季研究会，東京工業大学大岡山キャンパス ,学術講演会，23p-M206-1，東北大学川内北キ

2022年10月27日 .

ャンパス , 2022年9月20日 –9月23日（講演奨励

宮武 悠人 , トープラサートポン カシディット,

賞受賞記念講演）．

高木 信一 , 竹中 充 , “CAM-ES に基づく小型
第

4-4

章

4

研究報告
各研究室

－

[19]

－

中根 了昌 , 竹中 充 , 高木 信一 , “ 音声認識に会秋季学術講演会，21a-A205-9，東北大学川向けた並列処理 FeFET リザバーコンピューテ

内北キャンパス , 2022年9月20日 –9月23日 .

ィングの提案と認識性能の検証 ,” 第83回応用

唐 睿 , 岡野 誠 , トープラサートポン カシディ

物理学会秋季学術講演会，23p-M206-11，東ット , 高木 信一 , 竹中 充 , “ 光行列 - 行列演算

北大学川内北キャンパス , 2022年9月20日 –9回路の提案 ,” 第83回応用物理学会秋季学術

月23日 .

中山 武壽 , トープラサートポン カシディット,

向けた並列処理 FeFET リザバーコンピューテ

高木 信一 , 竹中 充 , “ プラズモン導波路受光

ィングの認識性能向上手法 ,” 第83回応用物理器のための Au-InGaAs 合金の光学特性評価 ,”学会秋季学術講演会，23p-M206-12，東北大第83回応用物理学会秋季学術講演会，21p-

学川内北キャンパス , 2022年9月20日 –9月23

A205-12，東北大学川内北キャンパス , 2022年

日.

[24]

72

[27]

福井 太一郎 , 隅田 圭 , 竹中 充 , 高木 信一 ,赤澤 智熙 , 呉 冬睿 , 隅田 圭 , 関根 尚希 , 岡

中野 義昭 , 種村 拓夫 , “InP 高屈折率差格子と野 誠 , トープラサートポン カシディット , 高

電気光学ポリマーを用いた垂直入射型光変調

木 信一 , 竹中 充 , “ 極薄 InGaAs を用いた高感器の提案と数値解析 ,” 第83回応用物理学会

度・低容量 Si スロットハイブリッド導波路受

秋季学術講演会，22a-C101-4，東北大学川内

光器の実証 ,” 第83回応用物理学会秋季学術

北キャンパス , 2022年9月20日 –9月23日 .
[28]

Tipat Piyapatarakul, Hanzhi Tang, Kasidit Topras-

パス , 2022年9月20日 –9月23日 .

ertpong, Shinichi Takagi, Mitsuru Takenaka, “Nu-隅田 圭 , 姜 旼秀 , トープラサートポン カシデ

merical analysis of III-V MOS optical modulatorィット, 竹中 充 , 高木 信一 , “ 表面ラフネス散with graphene transparent electrode for efficient

乱の非線形モデルにより決定された Si nMOS-

phase modulation,” 第83回応用物理学会秋季学

FET の電子移動度の極低温下での妥当性 ,” 第術講演会，21p-A205-5，東北大学川内北キャ

83回 応 用 物 理 学 会 秋 季 学 術 講 演 会，21p-

ンパス , 2022年9月20日 –9月23日 .

C105-1，東北大学川内北キャンパス , 2022年9[23]

名幸 瑛心 , トープラサートポン カシディット,
中根 了昌 , 竹中 充 , 高木 信一 , “ 音声認識に講演会，21p-A205-13，東北大学川内北キャン
[22]

[26]

パス , 2022年9月20日 –9月23日 .

9月20日 –9月23日 .
[21]

名幸 瑛心 , トープラサートポン カシディット,

低損失2×2カプラの設計 ,” 第83回応用物理学

講演会，21p-A205-8，東北大学川内北キャン
[20]

[25]

[29]

Xueyang Han, Chia Tsong Chen, Mengnan Ke,

月20日 –9月23日 .

Ziqiang Zhao, Kasidit Toprasertpong, Mitsuru

吉津 遼平 , 隅田 圭 , トープラサートポン カシ

Takenaka, Shinichi Takagi, “（100）and（111）

ディット , 竹中 充 , 高木 信一 , “ 低温下でのn-Ge/ GeOx/ Al2O3 MOS Interface Properties

C-V 測定による InAs MOS 界面の界面準位密with Different Annealing Temperature and Atmo-

度の評価 ,” 第83回応用物理学会秋季学術講

sphere,” 第83回応用物理学会秋季学術講演

演会，21p-C105-9，東北大学川内北キャンパ会，23p-C102-9，東北大学川内北キャンパス ,ス , 2022年9月20日 –9月23日 .

2022年9月20日 –9月23日 .

名幸 瑛心 , トープラサートポン カシディット,[30]

Chiatsong Chen, Xueyang Han, Kasidit Toprasert-

王 澤宇 , 中根 了昌 , 竹中 充 , 高木 信一 , “ 強pong, Mitsuru Takenaka, Shinichi Takagi, “High-

誘電体 MFM キャパシタを用いたリザバーコ

ly-asymmetric-strain（110）SiGe-on-insulator

pMOSFETs with extremely-thin body channels[3]

down to 3.2 nm fabricated by using Ge condensa-

zation for cryogenic CMOS, investigating transienttion technique,” 第83回応用物理学会秋季学術

phenomena,” Next Generation Quantum Coum-

講演会，21p-C105-8，東北大学川内北キャン

puting, Online + Onsite (Keio Univ., Kanagawa,

パス , 2022年9月20日 –9月23日 .

Japan), August 30, 2022 (Invited).

内田研究室

章

4

研究報告

Uchida, “Enhanced Drain Current in Transient
Mode due to Long Ionization Time of Shallow Impurities at 4 K in 65-nm bulk Cryo CMOS Transis-

mental study on shallow and deep dopant proper-

tors,” 2022 Device Research Conference (DRC),

ties at the interface of PtOx/ZnO Schottky di-

S2-3, Ohio, USA, June 27, 2022. doi: 10.1109/

odes,” Jpn. J. Appl. Phys., 61, SD1031, May 20,

DRC55272.2022.9855815[5]

K. Okamoto, T. Tanaka, M. Miyamura, H. Ishikuro,

R. Toyoshima, T. Tanaka, T. Kato, K. Uchida, H.

K. Uchida, T. Sakamoto, M. Tada, ”Cryogenic

Kondoh, “Origin of the high selectivity of the Pt-Rh

CMOS Performance Analysis Including BEOL

thin-film H2 gas sensor studied by operando ambi-

Characteristics at 4K for Quantum Controller Ap-

ent-pressure X-ray photoelectron spectroscopy at

plication,” International Interconnect Technology

working conditions,” J. Phys. Chem. Lett., 13,

Conference (IITC) 2022, Hybrid (Zoom+San Jose,8546-8552, Sep. 6, 2022.

USA), June 30, 2022.

doi: 10.1021/acs.jp-

clett.2c02365[6]

Tada, H. Ishikuro, ”In Situ Monitoring Technique

G. Sakamoto, Y. Yamada, Y. Kinoshita, H. Tamiaki,

of Self-Heating in Bulk MOSFETs at Cryogenic

T. Katase, H. Ohta, T. Kondo, A. Nakada, R. Abe,

Temperature Using Subthreshold Current,” Latin

T. Tanaka, K. Uchida, J. Terao, “Efficient electrocat-

American Electron Devices Conference (LAEDC)

alytic H2O2 evolution utilizing electron-conduct-2022, Puebla, Mexico, July 4, 2022.
[7]－

M. Ichikawa, T. Tanaka, K. Uchida, T. Miyao, M.

S.-Y. Chou, H. Masai, M. Otani, H. V. Miyagishi,

ing molecular wires spatially separated by rotaxane

－

各研究室

M. Matsumura, T. Tanaka, K. Uchida, “Experi-2022.  doi: 10.35848/1347-4065/ac54f3

[3]

4-4

Nakagawa, H. Ishikuro, T. Sakamoto, M. Tada, K.

研究論文

[2]

T. Miyao, T. Tanaka, I. Imanishi, M. Ichikawa, S.

第

[4]

[1]

K. Uchida, T. Miyao, T. Tanaka, “Device characteri-K. Uchida and T. Tanaka, “Low-energy Integrated

encapsulation,” Appl. Catal. B, Accepted, Jan. 3,

Multi-molecular Sensing Systems for Breath-based

2023. doi: 10.1016/j.apcatb.2023.122373

Health Monitoring,” Asia-Pacific Workshop on
Fundamentals and Applications of Advanced Semi-

国際会議論文[1]

conductor Devices (AWAD), A3-2, Virtual, July 7,

chastic modeling of cryogenic and room tempera-[2]2022 (Invited).

T. Tanaka, K. Okamoto, M. Tada, K. Uchida, “Sto[8]Y. Hamanaka, T. Tanaka, K. Uchida, “Comparison

ture operation of ReRAM,” 35th International Mi-of Pt Nanosheet and Pt Nanoparticles-Decorated

croprocess

Graphene in Aliphatic Alcohol Sensing Properties,”andNanotechnology

Conference,

Tokushima, Japan, Nov. 10, 2022.

Materials

K. Uchida and T. Tanaka, “Low-Eneryg Self-Heated

NM06.05.36, Nov. 29, 2022.

Metal & Graphene Molecular Sensors for Ubiqui-[9]Research

Society,

Boston,USA,

T. Umeda, T. Tanaka, K. Uchida, “Fabrication andtous Health Monitoring,” Advanced Metalization

Characterization of IrOx Nanosheets for Methane

Conference (ADMETA plus) 2022, Session 6, Hy-

Sensors,” Materials Research Society, Boston, USA,brid (Online+Tokyo, Japan), October 14, 2022

SF05.02.08, Nov. 28, 2022.

(Invited).

[10]

T. Kato, T. Tanaka, H. Miyagishi, J. Terao, K. Uchi-

73

da, “Study on sub-100-nm-scale measurement of催，東北大学），13.1 Si 系基礎物性・表面界面

temperature

・シミュレーション，21a-C206-8, 2022年9月

distributionin

Joule-heated

Au

21日．

nanosheet gas sensors using self-assembled monolayers as temperature probes”, 7th IEEE Electron De-

第

4-4

章

4

研究報告

田中貴久，内田建，「小型・低エネルギーの低vice Technology and Manufacturing (EDTM)

分子センサ：集積化と応用の可能性」，第83回

Conference 2023, Seoul, Republic of Korea, Mar. 9,

応用物理学会秋季学術講演会（2022ハイブリ

2023.

ッド開催，東北大学），12 有機分子・バイオ

Y. Narita, T. Tanaka, K. Uchida, “Low-resistanceエレクトロニクス ，21a-A401-2, 2022年9月21日（招待講演）．

(NH4)xWO3 Nanowire Sensors for Acetone Recognition Operating at Low Voltage with Low Power

各研究室

－

[11]

[6]

－

[7]

成 田 雄 紀， 田 中 貴 久， 内 田 建，
「水熱合成

Consumption”, 7th IEEE Electron Device Technol-（NH4）xWO3を用いた低消費エネルギーアセ

ogy and Manufacturing (EDTM) Conference 2023,

トンセンサ」，第83回応用物理学会秋季学術講

Seoul, Republic of Korea, Mar. 8, 2023 (This paper

演会（2022ハイブリッド開催，東北大学），

won the “Best Student Paper Award”!)

9.2 ナノ粒子・ナノワイヤ・ナノシート，23pB101-4, 2022年9月23日．

シンポジウム・研究会・大会等発表[1]

可能性」，EISESiV ＆ iSyMs 合同シンポジウム

分子センサ」，R025先進薄膜界面機能創成委（東京工業大学大岡山キャンパス），2022年10

員会 第9回研究会（2022オンライン開催），

月19日（依頼公演）
内田建，「ナノスケール電子材料を用いたエレクトロニクス・デバイス」，NanoHub ワーク

トを用いた低エネルギー・長寿命な硫化水素

ショップ（東京大学 武田先端知ビル），2022

センサ」，第83回応用物理学会秋季学術講演

年11月9日．
[10]

加藤太朗，田中貴久，宮岸拓路，寺尾潤，内ナノ粒子・ナノワイヤ・ナノシート，23p-B101-

田建，「自己組織化単分子膜による Au ナノシ

6, 2022年9月23日．

ートの温度分布計測」，第70回応用物理学会

宮尾知寿，田中貴久，今西創生，市川雅幸，

春季学術講演会，東京，6.6 プローブ顕微鏡 ,中川修哉，石黒仁揮，阪本利司，多田宗弘，

17p-D519-6, 2023年3月17日 .

内田建，「65-nm CMOS の4.2 K 動作における

[4]

[9]

加藤太朗，田中貴久，内田建，「Au ナノシー会（2022ハイブリッド開催，東北大学），9.2

[3]

田中貴久，
「ガスセンサ機能集積の手法と応用

田中貴久，内田建，「シリコン系ナノスケール

2022年6月29日（依頼公演）
[2]

[8]

[11]

濱中悠輔，田中貴久，内田建，「Pt ナノ触媒の過渡特性」，第83回応用物理学会秋季学術講

形状が脂肪族アルコールセンシング特性へ及演会（2022ハイブリッド開催，東北大学），

ぼす効果と長鎖アルコールセンサの実現」，第13.5 デバイス／配線／集積化技術，21p-C105-

70回応用物理学会春季学術講演会，東京，9.2

3, 2022年9月21日．

ナノ粒子・ナノワイヤ・ナノシート, 17p-D221-

田中貴久，濱中悠輔，加藤太朗，内田建，「イ

6, 2023年3月17日 .

オンゲル / 多電飾構造を用いたマルチガスセ
ンシング」，第83回応用物理学会秋季学術講演会（2022ハイブリッド開催，東北大学），
12.7 医用工学・バイオチップ，22p-A105-19,
2022年9月22日．
[5]74

染谷・横田・李研究室
研究論文
[1]

Junwen Zhong, Zhaoyang Li, Masahito Takakuwa,

田中貴久，内田建，「Ru 配線の原子論的輸送

Daishi Inoue, Daisuke Hashizume, Zhi Jiang, Yujun

計算に向けた反応力場構築」，第83回応用物

Shi, Lexiang Ou, Md Osman Goni Nayeem, Shinji-

理学会秋季学術講演会（2022ハイブリッド開ro Umezu, Kenjiro Fukuda, Takao Someya, “Smart[2]face mask based on an ultrathin pressure sensor for

Someya, “Gas-Permeable Highly Sensitive Nano-

wireless monitoring of breath conditions”, Advanced

mesh Humidity Sensor for Continuous Measure-

Materials, 34, 2107758, (2022).

ment of Skin Humidity”, Advanced Materials Tech-

Yancong Qiao, Xiaoshi Li, Jiabin Wang, Shourui Ji,

nologies, 7, 2200479 (2022).

Thomas Hirtz, He Tian, Jinming Jian, Tianrui Cui,

Tomoyuki Yokota, “Development of Air-Stableanhua Zhou, Yi Yang, Takao Someya, Tian‐Ling

Photomultiplication-Type Organic Photodetector

Ren, “Intelligent and multifunctional grapheneand Analysis of Active Layer using Removable Top

nanomesh electronic skin with high comfort”,

Electrode”, Advanced Electronic Materials, 8,

Small, 18, 2104810 (2022).

2200651 (2022).

[7]

Yujiro Kakei, Shumpei Katayama, Shinyoung Lee,

Takao Someya, “Gas-Permeable Organic Electro-

Masahito Takakuwa, Kazuya Furusawa, Shinjiro

chemical Transistor Embedded with a Porous Sol-

Umezu, Hirotaka Sato, Kenjiro Fukuda, Takao

id-State Polymer Electrolyte as an on-Skin Active

Someya, “Integration of body-mounted ultrasoft

Electrode for Electrophysiological Signal Acquisition”,

organic solar cell on cyborg insects with intact mo-

Advanced Functional Materials, 32, 2200458 (2022).

bility”, npj Flexible Electronics, 6, 78 (2022).

Tomoyuki Yokota, Iwao Shirayama, Kenji Kuwada,[11]

Yan Wang, Chihiro Okutani, Haoyang Wang,

Hirohiko Fukagawa, Takahisa Shimizu, Kenjiro

Chunya Wang, Kenjiro Fukuda, Sunghoon Lee,

Fukuda, Takao Someya, “Air-Stable Ultra-Flexible

Tomoyuki Yokota, Oh Seok Kwon, Takao Someya,

Organic Photonic System for Cardiovascular Moni-“Antimicrobial second skin using copper nano-toring”, Advanced Materials Technologies, 7,mesh”, Proceedings of the National Academy of2200454 (2022).

Sciences, 119, e2200830119 (2022).

Yan Wang, Hossam Haick, Shuyang Guo, Chunya

[12]

－

Chihiro Okutani, Tomoyuki Yokota, Takao Someya,Wang, Sunghoon Lee, Tomoyuki Yokota, Takao“Ultrathin Fiber-Mesh Polymer Thermistors”, Ad-

Someya, “Skin bioelectronics towards long-term,

vanced Science, 9, 2202312 (2022).
[13]－

Jae Joon Kim, Siyoung Ha, Lina Kim, Yutaro Kato,

Mari Koizumi, Wakako Yukita, Katsuyuki Morii,

continuous health monitoring”, Chemical Society
[6]

[10]

4

各研究室

Jiabin Wang, Sunghoon Lee, Tomoyuki Yokota,

4-4

研究報告

[5]

Ying Dong, Xinwei Xu, Fei Wang, Hong Wang, Ji-

章[4]

Shuhei Shimanoe, Kenjiro Fukuda, Takao Someya,
第

[3]

[9]

Astrid Armgarth, Sandra Pantzare, Patrik Arven,

Reviews, 51, 3759 (2022).

Roman Lassnig, Hiroaki Jinno, Erik O. Gabrielsson,

Chihiro Okutani, Tomoyuki Yokota, Hiroki Mi-

Yonatan Kifle, Dennis Cherian, Theresia Arbringyazako, Takao Someya, “3D Printed Spring‐Type

Sjöström, Gautier Berthou, Jim Dowling, Takao

Electronics with Liquid Metals for Highly Stretch-

Someya, J. Jacob Wikner, Göran Gustafsson, Danielable Conductors and Inductive Strain/Pressure Sen-

T. Simon & Magnus Berggren, “On-skin paintablesors”, Advanced Materials Technologies, 7, 2101657

biogel for long-term high-fidelity electroencephalo-(2022).

gram recording”, Science Advances, 8, eabo1396

Steven I Rich, Shinyoung Lee, Kenjiro Fukuda,(2022).

Takao Someya, “Developing the Nondevelopable:
Creating Curved‐Surface Electronics from Nonstretchable Devices”, Advanced Materials, 34,[8]

国際会議論文[1](Invited) Takao Someya, “Electronic skins for the2106683 (2022).

next-generation wearables”, Nankai University Lec-

Wenqing Wang, Md Osman Goni Nayeem, Haoy-ture, Virtual, 4, 2022.

ang Wang, Chunya Wang, Jae Joon Kim, Binghao
Wang, Sunghoon Lee, Tomoyuki Yokota, Takao[2](Keynote) Takao Someya, “Electronic skins for the
next- generation wearables”, International Confer-

75

[3]

ence on Intelligent Wearable Systems (ICIWS

botics and healthcare applications”, The 4th Interna-2022), Virtual, 6, 2022.

tional Conference on Flexible Electronics (ICFE(Invited) Takao Someya, “Electronic skins and next-2022), Virtual, 12, 2022.

generation wearables for medical applications”,

第

4-4

章

4

[4]

研究報告
各研究室

－

－

[5]

[6]

[14]

(Invited) Takao Someya, “Electronic skins for robot-

SHINE WorkShop (NUS new research center on

ics and wearables”, Advanced Electronic Materials

heterogeneous integration), Virtual, 6, 2022.

Virtual Symposium, Virtual, 12, 2022.

(Plenary) Takao Someya, “Electronic skins for ro-[15](Invited) Tomoyuki Yokota, “Self-Powered Ultraf-

botics and wearables”, The 2nd International Con-

lexible Photonic Skin”, The 29th International Dis-

ference on Flexible & Printed Optoelectronic Mate-play Workshops (IDW’22), Fukuoka Internationalrials and Devices ICFPOE-2, Virtual, 7, 2022.

Congress Center, 12, 2022.

(Invited) Takao Someya, “Electronic Slins for the[16](Invited) Takao Someya, “Recent progress of nano-

Next-Generation Wearables”, ARTIC Monthly Techmesh electrodes for continuous monitoring of skin

Seminar, Virtual, 8, 2022.

electrical resistance”, SHINE 2nd Technical Work-(Keynote) Takao Someya, “Electronic skins for ro-shop, Virtual, 3, 2023.

botics and wearables”, The Swiss Conference on
Printed Electronics and Functional Materials (SwissePrint 2022), Virtual, 9, 2022.
[7]
[8]

[10]

ics and wea”, MIT.nano, Virtual, 9, 2022.

ルソリューション展2022, 東京ビッグサイト ,(Invited) Takao Someya, “Recent Progress of On-

2022年6月 .

[13]

76

[2]

染谷隆夫 , “ 次世代ウェアラブルデバイスと医tional Conference on Solid State Devices and Mate-

工連携の未来 ”, 第58回日本周産期・新生児医

rials (SSDM2022), Makuhari Messe, International

学会学術集会

Conference Hall (hybrid), 9, 2022.

ース , 2022年7月 .

(Invited) Takao Someya, “Electronic Skin for Robot-[3]

特別講演 , パシフィコ横浜ノ

Theodorus Jonathan Wijaya, Tomoyuki Yokota,

ics and Wearables”, The 2022 IEEE/RSJ International

Sunghoon Lee, Ryo Okano, Masaki Kobayashi,

Conference on Intelligent Robots and Systems (IROS

and Takao Someya, “Revealing effects of illumina-

2022), Workshops and Tutorials, Kyoto Internationaltion wavelength on the dark current increase of

Conference Center (ICC Kyoto), 10, 2022.

organic photodiodes with ZnO electron transport(Invited) Tomoyuki Yokota, “Ultra-flexible organic

layer”, Young Researchers Society for Flexible andelectronics for health monitoring”, 35th Interna-

Stretchable Electronics, 山形大学 , 2022年7月 .
[4]

Yutaro Kato, Takao Someya, and Tomoyuki Yoko-ence (MNC 2022), JR Hotel Clement Tokushima,ta, “Development of photostable organic photodi-

11, 2022.

ode with ZnO nanoparticle”, Young Researchers(Invited) Takao Someya, “The Next-Generation

Society for Flexible and Stretchable Electronics, 山Wearables for Medical Applications”, Display Inno-

形大学 , 2022年7月 .

vation China FORUM 2022, Virtual, 11, 2022.
[12]

染谷隆夫 , “ 東京大学の産学連携最前線 ～半導体強化および DX 推進～ ”, 電子機器トータ

tional Microprocesses and Nanotechnology Confer-

[11]

[1]

(Invited) Takao Someya, “Electronic skins for robot-

Skin Electronics and Smart Textiles”, 2022 Interna-[9]

シンポジウム・研究会・大会等発表[5]

Kazuma Mori, Takao Someya, and Tomoyuki Yo-(特別講演) Takao Someya, “Electronic skins forkota , “Low dark current of ultra-flexible organic

medical applications”, Brain Korea 21BK 21 Fourphotodiode with thick active layer using applica-

2nd International Seminar Series of New Frontiers

tor”, Young Researchers Society for Flexible andin Polymeric Materials, Virtual, 12, 2022.

Stretchable Electronics, 山形大学 , 2022年7月 .

(Plenary) Takao Someya, “Electronic skins for ro-[6]

Chika Okuda, Sunghoon Lee, Takao Someya, and[7]tromechanical Systems”, Journal of the Physical Soci-

Society for Flexible and Stretchable Electronics, 山

ety of Japan, vol. 91 , article no. 114601（2022）

形大学 , 2022年7月 .

doi: 10.7566/JPSJ.91.114601

Jiachen Wang, Kenjiro Fukuda, andTakao

Kaname Yoshida, Akihide Kuwabara, and Yuichi

tron-Transport Layer-free Organic Photovoltaics

Ikuhara, “Design and fabrication of an electro-

for Indoor Application”, Young Researchers Society

chemical chip for liquid-phase transmission elec-

for Flexible and Stretchable Electronics, 山 形 大

tron microscopy”, Microscopy, vol.  71, no. 4, pp.

学 , 2022年7月 .

238–241（2022）doi: 10.1093/jmicro/dfac023

Baocai Du, Kenjiro Fukuda, and Takao Someya,

[13]

[3]

Akio Higo, Tomoki Sawamura, Makoto Fujiwara,“Interfacial toughening towards mechanical reliable

Eric Lebrasseur, Ayako Mizushima, Etsuko Ota,

organicsolar cells”, Young Researchers Society for

Yukinori Ochiai, Taro Arakawa, and Yoshio Mita,

Flexible and Stretchable Electronics, 山 形 大 学 ,“Edge Quality Control of an Optical Racetrack

2022年7月 .

Resonator by Character Projection/Variable-shaped

染 谷 隆 夫 , “ 伸 縮 性 デ バ イ ス の 医 療 応 用 ”,

Beam Method to Optimize Pattern Approximation

GDF 研究会（Gifu Diabetes mellitus Federation），

in F7000S-VD02”, IEEJ Transactions on Sensors and長良川国際会議場 , 2022年8月 .

Micromachines, vol. 142, No. 9, pp.230-234 2022

染谷隆夫 , “Flexible sensor が生み出す新たな医（2022.09）doi: 10.1541/ieejsmas.142.230
[4]

4-4
4

－

各研究室

[12]

Yuki Sasaki, Ayako Mizushima, Yoshio Mita,

Someya, “Flexible Solution-Processed Elec-

療機器開発 ”, 第60回日本人工臓器学会大会 ,
[11]

[2]

研究報告

[10]

Film Transistors on Nanofilm”, Young Researchers

章[9]Mita, “Ising Machine Based on Bistable Microelec-

第[8]Tomoyuki Yokota, “Fabrication of Organic Thin-－

Takafumi Yamaguchi, Naoto Usami, Kei Misumi,

愛媛県県民文化会館 , 2022年11月 .

Atsushi Toyokura, Akio Higo, Shimpei Ono, Gil-

染谷隆夫 , “ ウェアラブルで変わる社会と医gueng Hwang, Guilhem Larrieu, Yoshiho Ikeuchi,

療 ”, 第24回 Gakugei Expert セミナー , サノフ

Agnes Tixier-Mita, Ken Saito, Timothee Levi, andィ本社 （初台 東京オペラシティタワー 47

Yoshio Mita, “Self-deformable Flexible MEMS階），2022年11月 .

Tweezer Composed of Poly（vinylidene fluoride）

染谷隆夫 , “ 産学連携とスキンエレクトロニク/Ionic Liquid Gel for Electrical Measurements andス ”, ナノインク懇話会 創立十周年記念講演

Soft Gripping”, IEEE Journal of Microelectrome-

会 , アリスアクアガーデン品川 , 2023年1月 .

chanical Systems, Vol. 31, No 5, pp. 802-812

染谷隆夫 , “ ウェアラブルで変わる社会と医 ”,（2022.10）doi: 10.1109/JMEMS.2022.3187428

第2回 Meet the Expert 2024（サノフィ），オン
ライン , 2023年2月 .

査読付き国際学会
[1]

著書
[1]

Kei Misumi, Naoto Usami, Akio Higo, Gwenn Ulliac, Benoit Piranda, Julien Bourgeois, and Yoshio

染谷隆夫 , “ 医の変革，ウェアラブル超高感度

Mita, “Integration of a CMOS LSI Chiplet into

センシング技術が切り拓く医療イノベーショ

Micro Flexible Devices for Remote Electrostatic Ac-ン ”, 岩波新書 , ISBN. 9784004319597, 2023

tuation”, Design, Test, Integration & Packaging of

年1月 .

MEMS / MOEMS (DTIP 2022), 11-13 July 2022,
Pont-A-Mousson, France, （2022.07.12） doi:

三田研究室
学会誌
[1]

10.1109/dtip56576.2022.9911739[2]

Dominique Decanini, Abdelmounaim Harouri; Ayako Mizushima; Beomjoon Kim, Yoshio Mita andMotohiko Ezawa, Eric Lebrasseur, and Yoshio

Gilgueng Hwang “3D Printed Minaturized Soft Mi-

77croswimmer for Multimodal 3D Air-Liquid Naviga-

tion (JNTE 2022), Besançon, France, 28/Nov-2/

tion and Manupilation”, IEEE MEMS 2023, Mu-

Dec（2022.11）

nich, GERMANY, 15 - 19 January 2023（2023.01）
DOI: 10.1109/MEMS49605.2023.10052220[2]

中島志温，山口貴史，安永竣，三田吉郎，「金
駆動電極の紫外レーザ直接加工による任意形
状変形イオンゲル MEMS アクチュエータの実

第

4-4

章

4

研究報告
各研究室

－

－

78

その他の講演・シンポジウム[1]

現」，第39回電気学会センサ・マイクロマシン

Anne-Claire Eiler et al., “Design and Fabrication ofと応用システムシンポジウム（センサシンポ

an SOI-MEMS Large-Scale-Integrated Circuit for

ジウム），徳島，2022年11月14-17日（LateNews

Bioelectromechanical Sensing”, Journées Nationale

賞ファイナリスト）（2022.11）

sur la Technologie Emergentes en Micro-Nanofabrica-

4.5 特許，受賞等

黒田・小菅研究室
受賞
[1]

池田研究室
特許

小菅敦丈 , DX コンテスト “ レーザー実験用タなし

ーゲットの検品の自動化，高精度化 ”, パワー
A. Kosuge and T. Kuroda; Highlight of 2022 No-[1]2022 年 10 月 1 日

2022 年 IEEE SSCS Japan

Chapter VDEC Design Award

黒田忠広：ISSCC 最多論文賞（1954-2023）as

島田泰慎 , 耐量子計算暗号 CRISTALS-Kyber

A Contributor with More than 40 Papers, IEEE

用高速暗号プロセッサ
2022年10月1日

2022年 d.lab-VDEC デザイン

Kota Shiba; IEEE SSCS Predoctoral Achievement

アワード

優秀賞

Award, IEEE SSCS, Feb. 2023.

島田泰慎 , 耐量子計算暗号 CRISTALS-Kyber
用高速暗号プロセッサ

竹内研究室

[3]

－

各研究室

[2]

4

研究報告

vember Issue, IEEE TCAS-I, Nov. 2022.

SSCS, Feb. 2023.
[4]

4-5
章

[3]

受賞

第

[2]

レーザー DX プラットフォーム , June 2022.

－

2022年12月16日 2022年電子情報通信学会ハードウエアセキュリティ研究会

若手優秀賞

Hung Bui, 池田 誠 , Fully-Parallelized FPGA Im-

特許なし

plementation of the SIDH Key-Exchange Algorithm

受賞

[4]

なし

2022年12月16日 2022年電子情報通信学会ハードウエアセキュリティ研究会
菊岡才人 , 池田

若手優秀賞

誠 , BN，BLS12 曲線を用いたペアリング暗号のハードウェア的安全性効その他，特記事項なし

率[5]

2023年3月9日 2022年電子情報通信学会学術
奨励賞

中村研究室

阿部浩太郎 , スカラー倍算におけるサイドチ
ャネル攻撃対策効果について

特許なし

その他，特記事項
なし

受賞
[1]

高瀬英希：情報処理学会 山下記念研究賞 ,2023年3月3日 .

[2]上野洋典 : 情報処理学会 量子ソフトウェア研究会推薦博士論文[3][4]

小島拓也 : 電子情報通信学会 CPSY 研究会 若

飯塚研究室
特許
[1]

飯塚 哲也 , 徐 祖楽 , 楊 尊松 , “ 位相同期回路

手発表賞

およびそれを用いたカスケード位相同期回

Takuya Kojima: IEEE Computer Society Japan路 ,’’ 特願2023-008347.

Chapter Young Author Award 2022

[2]

飯塚 哲也 , 柴田 凌弥 , “A ／ D コンバータ，ア
ナ ロ グ ／ デ ジ タ ル 変 換 方 法 ,’’ 特 願2022-

その他，特記事項なし

185120.
[3]

浅見 幸司 , 飯塚 哲也 , グエン ゴック マイカ

79

ーン , 肥後 昭男 , ビャムバドルジ ゾルボー ,

題目：不揮発性記憶素子“2面 GND によるサンドイッチ構造を持つ近発明者・発案者名：小林正治，李卓，平本俊郎

傍界測定用アンテナおよびアンテナアレイ ,’’番号（出願番号 / 公開番号）：特願2022-149329

米国特許出願番号63/432705, 国際出願番号

年月日：2022年9月20日

PCT/JP2023/007439.
受賞

第

4-5

章

4

研究報告
各研究室

－

氏


受賞
[1]

[2]

－
[3]

名：Jixuan Wu, Fei Mo, Takuya Saraya, Toshiro

令和4年度 電気電子工学科 学科長特別賞

Hiramoto, Mototaka Ochi, Hiroshi Goto, Masaharu

竹中 理太郎 , “FD-SOI プロセスを用いたタイ

Kobayashi

ムインターリーブ型アナログ - デジタル変換

受賞名（機関・団体名）：Paul Rappaport Award

回路の設計 ,’’ 2023年3月 .

授与機関・団体：IEEE EDS

令和4年度 優秀卒業論文賞

受賞対象の研究題目：Monolithic Integration of Oxide

竹中 理太郎 , “FD-SOI プロセスを用いたタイ

Semiconductor FET and Ferroelectric Capacitor Enabled y

ムインターリーブ型アナログ - デジタル変換

Sn - Do p e d In Ga Z n O f o r 3 - D Em b e d d e d R A M

回路の設計 ,’’ 2023年3月 .

Application

一般財団法人総合研究奨励会

令和3年度 工受賞年月日：2022年12月5日

学研究顕彰
ビャムバドルジ ゾルボー .
[4]

第12回 d.lab-VDEC デザインアワード 奨励賞

その他，特記事項なし

長田 将 , “ 高調波ミキサに基づく二重フィードバックおよび高 OSR-ΔΣ 変調器と位相領域フィルタを用いたインダクタレスなフラクショナル N 位相同期回路 ,’’ 2022年9月 .
[5]IEEE SSCS Kansai Chapter Academic Research

高木研究室
特許
なし

Award
加納 創太, 飯塚 哲也, “伝送線路によるステー

受賞等

ジ間整合を応用したSiGe 130nmプロセスによる[1]

第52回応用物理学会講演奨励賞 , 名幸 瑛心

150GHz 発振器の設計,’’ 電子情報通信学会 LSI[2]

第 21 回 IEEE EDS Japan Joint Chapter Studentとシステムのワークショップ2022, 2022年5月.

Award, 名幸 瑛心[3]

第14回 応用物理学会シリコンテクノロジー分科会論文賞 , 隅田 圭 , 陳 家驄 , トープラサー

その他，特記事項

トポン カシディット , 竹中 充 , 高木 信一

平本・小林研究室[4]

令和4年工学系研究科長賞（研究）および優秀
博士論文賞 , 隅田 圭

特許
国内特許
題目：不揮発性記憶装置
発明者・発案者名：小林正治，李卓，平本俊郎
番号（出願番号 / 公開番号）：特願2022-092490

竹中研究室
特許
なし

年月日：2022年6月7日
受賞等
国内特許

80

[1]

第14回シリコンテクノロジー分科会論文賞受

賞（2023年3月19日）
IEEE EDS Japan Chapter Student Award 宮 武

[2]
[3]

外部団体よりの学術受賞[1]

シンポジウムLate News 賞ファイナリスト賞 中悠人

島志温，山口貴史，安永竣，三田吉郎，「金駆

IEEE EDS Japan Chapter Student Award 赤 澤

動電極の紫外レーザ直接加工による任意形状

智熙

変形イオンゲル MEMS アクチュエータの実
4-5
第

現」
，第39回電気学会センサ・マイクロマシンと応用システムシンポジウム（センサシンポ

4

章

内田研究室

研究報告

ジウム），徳島，（2022.11.14）

特許
なし

[1]

7th IEEE Electron Device Technology and Manufacturing（EDTM）Best Student Paper Award（成
田

[2]

雄紀 ,

各研究室

－

受賞

－

2023年3月10日）

工学部長賞（研究）（谷口 雄麻 , 2023年3月24日）

その他，特記事項なし

染谷・横田・李研究室
特許
なし
受賞
[1]

横田知之，M&BE 奨励賞 , “A conformable imager for biometric authentication and vital sign
measurement”, 2022年9月[2]

染谷隆夫 , 2022年 高被引用論文著者 , 2022年
11月

その他，特記事項
なし

三田研究室
受賞
学内受賞
島村龍伍，東京大学工学部長賞（研究）（2023.03.24）

81

Appendix
A.1

CADソフトウェアの整備

1996年度から整備を行っている CAD ソフトウエア

た運用形態となっている．ライセンス数は CAD の項目

は , 2023年度は表 A.1.1に示すツール群を全国の大学にごとに10 から1000 程度のフローティングライセンス

提供している . CAD ソフトウエアの利用は , 図 A.1.1にとなっており，全国の国・公・私立大学・高専におい示す全国地域拠点校10 箇所にライセンスサーバを設置て教育・研究目的に限り利用できるようになっている．

し，全国各大学の利用者が手許の計算機にインストー

東京大学 VDEC 活動を通した VDEC の CAD の利

ルした CAD ソフトウエアを，最寄のライセンスサー

用，および「A.2 章」のチップ試作の利用のためには，

A-1

バにおいて認証を行うことで，ネットワークを利用しあらかじめユーザ登録が必要となっている．

Appendix

表 A.1.1

導入された CAD システム

名称

用途

Cadence 社設計システム

VerilogHDL/VHDL ベースの入力，シミュレーショ Cadence Design Systems, Inc.
ン，論理合成，テスト生成，マクロセルを含むセル
ベースの配置配線とバックアノテーション，会話型の回路図およびマスクレイアウト入力，アナログ機
能・回路シミュレーション，設計検証，回路抽出

Synopsys 社設計システム

VerilogHDL/VHDL シミュレーション，論理合成，テ Synopsys, Inc.
スト生成．マクロセルを含むセルベースの配置配線
設計とバックアノテーション , 回路シミュレーショ
ン , デバイスシミュレーション

Siemens 社設計ツール

メーカ

レイアウトのデザインルールチェック及び検証

Siemens Electronic Design
Automation Japan K.K.

Silvaco 社設計ツール

高速回路シミュレーション

Silvaco Japan Co., Ltd.

ADS/Golden Gate

通信機器や関連デバイスなどの高周波回路 / システム Keysight Technologiesの設計，検証BachBachC 言語での設計

Sharp

LAVIS

レイアウト表示プラットフォーム

TOOL

図 A.1.1 全国地域拠点校

82

A.2

基盤設計研究部門におけるチップ試作支援の実施状況

VLSI チ ッ プ 試 作 支 援 に 関 し て は , 平 成6，7年 度（1994，1995年度）のパイロットプロジェクトでは，ファウンドリは NEL 社の CMOS0.5μm（当該プロセスは
その後日立北海セミコンダクタ社に継続）1社であったが，平成8年度（1996年度）の VDEC 発足後，日本モト
ローラ社の CMOS1.2μm（平成11年度からは，オン・セミコンダクターにて継続）が協力を開始し，平成9年度からはローム社の CMOS0.6μm が加わった．さらに
平成10年度には日立製作所の CMOS0.35μm，平成11年度にはローム社0.35μm がそれぞれ加わった．また，IPA-2行った．平成13年度から，日立製作所の CMOS0.18μm（a）設計チップ品種数のサービスを実施している．平成14年度は，広島大学

Appendix

開発プロジェクトの一環として STARC0.13μm の試作を

岩田先生の主導の下に，VDEC と MOSIS の協力による
試作サービスを試行的に実施した．これは，TSMC，IBM といった海外のファブを MOSIS を経由することで格安で提供するものである．さらに，東京大学柴田先生主導の元に，NEC 化合物デバイス株式会社によるバ
イポーラ LSI の試作サービスも行った．平成16年からテスト試作として沖電気 CMOS SOI 0.15μmプロセスお
よび ASPLA 90nm プロセスの試作を開始し，90nm 試作については平成17年度より通常の試作として公募の形で運用．平成18年度からはローム社0.18μm の試作を開始し，日立製作所0.25μmSiGeBiCMOS のテスト試作を実施した．平成19年度で終了した90nmCMOSの後継の（b）設計チップ面積

先端プロセスの検討を平成19年度から開始し，平成20
年度に eShuttle 社の65nm CMOS による試作を開始した．さらに経済産業省 -STARC のプロジェクト「次世代半導体回路アーキテクチャ実用化支援事業」の一環として，ルネサスエレクトロニクス社の40nm CMOS
による試作も開始した．一方で平成23年9月試作をもって CMOS1.2μm を終了することとなったほか，平成24
年度をもってルネサスエレクトロニクス社の40nm
CMOS 試作が終了，平成25年8月シャトルをもって
eShuttle 社の65nm CMOS 試作が終了した．CMOS1.2μmの後継として，オンセミー三洋半導体製造社の協力により平成24年10月に CMOS0.8μm のテスト試作を実施
し，平成25年度から定常試作として継続している．最先端試作としては，平成25年度からフランス CMP を介
して ST マイクロ社 FD-SOI 28nm CMOS 試作を開始．

（c）規格化した設計チップ面積

図 A.2.1 チップ試作数・面積推移

また，平成27年度から定常試作として，ルネサスエレ
クトロニクス社 SOTB 65nm CMOS 試作を開始し，令和4年7月試作をもって終了した．また平成28年度にリ83コー電子デバイス株式会社による CMOS 0.6um 高耐圧試作の検討および，三重富士通株式会社による CMOS
40nm 試作の検討を開始した．令和2年度にはドイツ
IHP 社との協定により BiCMOS0.18μm 試作の検討を開始し , 令和3年度に最初のテープアウトを実施した．
図 A.2.1（a）は設計されたチップ品種数を示す．図中の棒グラフは，試作品種数の順調な増加を表しており，VLSI 試作研究・教育に直接的に係わった学生数を表しているものと考えられることから，研究・教育効
果が劇的に向上していることが想像される．試作されたチップの品種数は，平成14年度に減少しているが，A-2

これは ROHM 社の0.6um プロセスを終了したことによAppendix

る減少が考えられる．またそれ以降ほぼ400品種程度で推移しているが，その中でより微細なプロセスへ試作の中心が推移していることが読み取れる．また平成18
年度に0.35μm が終了し，平成19年度以降0.18μm への移行したことにより，試作数が130品種程度減少し，さらに 平 成19年 度 に ASPLA 90nmCMOS 試 作 が 終 了 し，
eShuttle 65nmCMOS への移行に伴う試作数の減少がみられる．
この減少傾向は試作面積においてさらに顕著で，試作プロセスの微細化進展に伴い，集積度が向上することも重なり，試作面積が大幅に減少する結果となっている．図 A.2.1（b）に設計されたチップ面積を示す．
一方設計量の指標として，図 A.2.1（c）に試作面積をそれぞれの試作プロセスにおける特性寸法で規格化した，規格化試作面積の傾向も併せて示す．こちらはまだ増加し続けていることから，プロセスの微細化に伴うチップ当たりおよび面積当たりの設計工数の増大が試作数，試作面積の減少主要因になっていることが考えられる．
また，図 A.2.2にこれまでに試作に参加した教員数，
大学数の推移およびその累計を示す．また，チップ試作に必要な設計規則などの，試作会社固有の機密情報にアクセスするための「機密保持契約」締結教員数は，ルネサスの65nm プロセスが93名，ロームの0.18um プ
ロセスが294名，オンセミ三洋 0.8um プロセスが55名となっている．
2022年度は，表 A.2.1に示す日程でチップ試作を行った．チップ試作の参加者・試作の内容は，付録 B のチップ試作報告を参照されたい．

84

図 A.2.2 V
 DEC チップ試作参加教員数・大学数の推移とその累計

表 A.2.1

2022年度チップ試作日程

CMOS 0.8um（オンセミコンダクター三洋半導体製造）
試作申込締切設計締切

納品・試作完了

2022年度第1回

2022/7/4

2022/9/26

2023/1/31

2022年度第2回

2023/1/10

2023/3/27

2023/6/6

CMOS 0.18um（ローム）
試作申込締切設計締切

納品・試作完了

2022/4/4

2022/6/27

2022/9/27

2022年度第2回（2022年9月試作）

2022/6/13

2022/9/5

2022/12/20

2022年度第3回（2022年11月試作）

2022/8/1

2022/10/24

2023/2/7

2022年度第4回（2023年3月試作）

2022/12/5

2023/2/27

2023/6/19

SOTB 65nm CMOS
試作申込締切
2022年度第1回（2022年8月試作）

2022/6/13

設計締切
2022/7/25

A-2
Appendix

2022年度第1回（2022年7月試作）

納品・試作完了
2023/3/E

85

A.3 セミナー
LSI 設計技術の向上にはセミナーは欠くことができ応し，大規模な CAD 技術セミナー開催の仕組みの整ない存在である．令和4年度にも，CAD 利用のための備を行ってきた．CAD 利用のための技術セミナーで技術セミナーを開催した．社会人のためのリフレッシ

は，VDEC で使用可能なCadence，Synopsys，Keysight なュセミナーは今年度は実施しなかったが，若手教官・

ど CAD ベンダーのそれぞれの CAD ツールの操作方法

学生のためのデザイナーズフォーラムを企画，実施し等を各ツールベンダーから講師を派遣していただき講た．

習を行っている． 今年度はオンラインで1回開催した．
一つのツールの講習は1日や2日間となっている．教員
・学生は本講習会を通して最新版 CAD ツールの使用方

A.3.1 VDEC ユーザ向け CAD セミナー
CAD 技術セミナーへの参加要望は常に非常に大きA-3く，これは CAD 技術セミナーに対する需要が依然とAppendix

して大きなことを表しており，VDEC はこの状況に対表 A.3.1

法や VDEC ライブラリを用いた VLSI 設計フローを修得している．

令和4年度 CAD 技術セミナー開催状況

第1回 CAD 講習会
日程

86

講習会

場所

申込人数

2/28-3/1

Keysight ADS Advanced

オンライン

34

3/13-14

Cadence Virtuoso Layout Suite-L

オンライン

72

3/15

Cadence Clarity 3D Solver

オンライン

21

3/13-17

Synopsys TCAD（On-Demand

オンライン

47

3/13-17

Synopsys IC Compiler II（On-Demand

オンライン

73

3/17

Synopsys Q&A Meeting

オンライン

22

3/28

Cadence Innovus Digital Implementation System

オンライン

34

Web Training）
Web Training）

A.3.2 大学向けデザイナーズフォーラム

した点，失敗事例と解決策，研究室に於ける設計環境

学生および若手教官を対象とした VDEC LSI デザイの構築法など，通常の研究会や学会などでは得ること

ナーフォーラム（VDEC Designers Forum）を開催してのできない情報を共有し，大学または研究室の枠を越いる．VDEC LSI デザイナーフォーラムは，LSI 設計者

えて研究者が連携を深めることを目的としている．今が，互いの研究成果だけではなく，チップ設計で苦労

回はメイン会場とのハイブリッド開催となった．

表 A.3.2

令和4年度デザイナーズフォーラムプログラム

9/30-10/1 現地 / ハイブリッド開催

参加人数 現地28人 , オンライン 7名

9/30
現地会場受付（オンライン入室開始）

13:30-13:35

開会 挨拶
挨拶，趣旨の紹介（東京大学 d.lab-VDEC 池田誠 教授）

13:35-14:35

基調講演 日高 秀人 様 （ルネサスエレクトロニクス フェロー）
タイトル：X-nics 半導体創生拠点形成事業と今後の半導体

14:35-14:45

休憩

14:45-16:05

d.lab-VDEC デザインアワード発表会 ..1（20分×4名）

16:05-16:10

休憩

16:10-17:10

d.lab-VDEC デザインアワード発表会 ..2（20分×3名）

17:10-17:15

休憩

17:15-18:15

d.lab-VDEC デザインアワード発表会 ..3（20分×3名）

A-3
Appendix

13:00-

10/1
9:00-10:00

d.lab-VDEC デザインアワード発表会 ..4（20分×3名）

10:00-10:45

d.lab-VDEC デザインアワード（アイデアコンテスト部門）発表会（15分×3名）

10:45-10:50

休憩

10:50-12:20

PhD セッション

12:20-

アイデアコンテスト表彰式
デザインアワード表彰式
IEEE SSCS Japan Chapter 賞授与式
閉会 挨拶

87

A.4 VDEC発ベンチャー
VDEC での設計 / 試作経験，人材育成が有効には機能した事例といたしまして，VDEC と関連があった（ある）教員が起業したベンチャー企業のリスト（順不同）を以下に示します．
[1] エイ ･ アイ ･ エル株式会社 （http://www.ailabo.co.jp/）
代表の先生：
事業内容

神戸大学

瀧 和男 教授 （同社，代表取締役社長）： （1）LSI 設計受託開発・

		（2）エンジニア派遣

		（3）人材の紹介

		（4）経営コンサルティング業務

A-4
Appendix[2] 株式会社シンセシス（2017年7月1日に株式会社ソリトンシステムズと合併，https://www.soliton.co.jp）
代表の先生：
事業内容

大阪大学

白川 功 名誉教授 （同社，取締役）： （1）システム LSI 開発・設計受託

		（2）IP 開発及び販売		（3）システムソリューション提供

		（4）設計支援ツール開発及び販売[3] エイシップ・ソリューションズ株式会社 （https://asip-solutions.com/）
代表の先生：
事業内容

大阪大学

今井 正治 教授 （同社，代表取締役 CTO）

： （1）IoT 応用システムの研究，開発，教育およびコンサルテーション

		（2）ASIP 設計ツールの販売，ASIP 開発のコンサルテーション[4] 株式会社ナノデザイン （http://www.nanodesign.co.jp/）
代表の先生：
事業内容

九州工業大学

中村 和之 教授 （同社，代表取締役）： （1）大規模半導体集積回路（LSI）の設計・開発

		（2）LSI 設計用 CAD，及び LSI 評価用装置の開発

		（3）設計コンサルティング，他[5] 株式会社エイアールテック （http://www. a-r-tec.jp/）
代表の先生：
事業内容

広島大学

岩田 穆 名誉教授 （同社，代表取締役）： （1）アナログ回路設計・測定

		（2）基板雑音解析		（3）人材育成や OJT，講習会[6] 有限会社 石島電子技研 （http://ishi.main.jp/）
事業内容

88

： （1）電子回路・基板開発

		（2）ソフトウエア開発

		（3）コンサルティング

B. チップ試作結果報告

B.1 試作ラン別一覧
令和3年度第2回オンセミコンダクター―三洋 CMOS 0.8um 試作
題

B-1

名

大

学

名

研

究

者

掲載頁

Appendix

静電容量式 CMOS-MEMS 加速度センサ

東京電機大学工学研究科電子システム工学 佐藤 優大
専攻
東京電機大学工学部電子システム工学科
小松 聡

97

静電容量式 MEMS 加速度センサ

東京電機大学工学研究科電子システム工学 鈴木 崇仁
専攻
東京電機大学工学部電子システム工学科
小松 聡

97

東京電機大学大学院工学研究科電子システ 前澤 龍平
MEMS 圧力センサと CV 変換回路を集積した静ム工学専攻
電容量型 CMOS-MEMS 圧力センサ
東京電機大学工学部電子システム工学科
小松 聡

97

四足歩行ロボット用自己回帰の特性を付与した
日本大学理工学部
ニューロモーフィック回路の改良型チップ

高柳 拓生 , 大隈 井輔 , 森下 克幸 , 齊藤 健

98

静電モータで駆動するマイクロロボットの歩容生成を行うニューラルネットワークの改良チッ 日本大学理工学部
プ

高柳 拓生 , 大隈 井輔 , 森下 克幸 , 齊藤 健

98

センサ入力の強度を発振周波数に変換可能な受
日本大学理工学部
容細胞モデルの改良 TEG チップ

大隈 井輔 , 高柳 拓生 , 森下 克幸 , 齊藤 健

98

広い発火範囲をもつパルス形ハードウェア
日本大学理工学部
ニューロンモデルの改良のための TEG チップ

高柳 拓生 , 森下 克幸 , 大隈 井輔 , 齊藤 健

99

受容体モデルを用いた筋シナジーに基づく CPG
日本大学理工学部モデルの TEG チップ

武田 健嗣 , 加藤 凌 , 早川 幹人 , 石橋 元邦 ,石濱 拓実 , 粟飯原 萌 , 金子 美泉 , 内木場 文男

99

電源搭載型6足 MEMS マイクロロボットの歩行
日本大学理工学部
制御用パルス形ハードウェアニューラルネット

早川 幹人 , 加藤 凌 , 金子 美泉 , 齊藤 健 ,内木場 文男99

令和4年度第1回オンセミコンダクター―三洋 CMOS 0.8um 試作
題

名

大

学

名

研

究

者

掲載頁

東京電機大学工学研究科電子システム工学 佐藤 優大
自 動 生 成 技 術 を 用 い た 静 電 容 量 式 CMOS専攻
MEMS 加速度センサ
東京電機大学工学部電子システム工学科
小松 聡

100

東京電機大学大学院工学研究科電子システ 前澤 龍平
MOSFET のチャネル抵抗を用いたピエゾ抵抗
ム工学専攻
式 CMOS-MEMS 圧力センサの試作
東京電機大学工学部電子システム工学科
小松 聡

100

東京電機大学工学研究科電子システム工学 鈴木 崇仁
スイッチトキャパシタ型 CV 変換回路集積化静専攻
電容量式 MEMS 加速度センサ
東京電機大学工学部電子システム工学科
小松 聡

100

単一基板上での LC 共振型 CMOS-MEMS 圧力東京電機大学工学部電子システム工学科
センサ

後河内 駿介 , 小松 聡

101

ディジタル制御定電圧 E 級整流器

藤田 誉大

101

受容細胞モデルを搭載したニューロモーフィッ
日本大学理工学部
ク回路の TEG チップ

高柳 拓生 , 森下 克幸 , 大隈 井輔 , 齊藤 健

101

四足歩行ロボットに搭載する4つのニューロ回
日本大学理工学部
路を互いに結合した TEG チップ

高柳 拓生 , 森下 克幸 , 大隈 井輔 , 齊藤 健102

マイクロロボットのセンシングに用いる PV セ
日本大学理工学部
ルを形成した TEG チップ

大隈 井輔 , 高柳 拓生 , 森下 克幸 , 関山 晃生 ,中山 渉 , 齊藤 健

102

PV セルを電源とした細胞体モデルの TEG チッ
日本大学理工学部
プ

大隈 井輔 , 高柳 拓生 , 森下 克幸 , 関山 晃生 ,中山 渉 , 齊藤 健

102

歩行と走行の切り替えを目的とした CPG モデ
日本大学理工学部
ルの TEG チップ

石濱 拓実 , 後藤 達巳 , 山﨑 健太郎 ,金子 美泉 , 内木場 文男

103

人間の歩行速度制御に向けた筋シナジーに基づ
日本大学理工学部
く CPG モデルの TEG チップ

後藤 達巳 , 石濱 拓実 , 山﨑 健太郎 ,金子 美泉 , 内木場 文男

103

研

掲載頁

明治大学大学院理工学研究科

令和3年度第4回ローム CMOS 0.18um 試作
題

名

大

学

トポロジカル量子状態を模擬する電子回路 TEG 東京大学工学系研究科

名者

袁 浩晨 , 三田 吉郎 , 肥後 昭男 , 飯塚 哲也

東京電機大学工学研究科電子システム工学 坂口 平
確率的 Flash ADC を用いた12bit サブレンジン
専攻
グ ADC
東京電機大学工学部
小松 聡

90

究

104
104

信州大学大学院総合理工学研究科
信州大学工学部

104

SFQ/CMOS ハイブリッド回路用低電力64-kb
横浜国立大学理工学府
SRAM

弘中 祐樹 , 吉川 信行

105

SFQ/CMOS ハイブリッド回路用低電力64-kb
横浜国立大学理工学府
SRAM

弘中 祐樹 , 沈 泓翔 , 吉川 信行

105

足裏荷重用容量センサ LSI

富山県立大学大学院電子・情報工学専攻

吉河 武文 , 島﨑 凌 , 高木 駿

105

耐放射専用 PLL チップ

富山県立大学大学院電子・情報工学専攻
富山県立大学工学部 電子・情報工学科

吉河 武文
水野 功務 , 永末 玲央

106

ノイズ入力型軽量対タンパ性 LSI 設計手法の実
福岡大学工学部
践

請園 智玲

106

過剰テスト環境の改善に向けたプロトタイプ
福岡大学工学部
チップ

白濱 嘉紋 , 名倉 徹

106

7bit ADC

甘田 貴大 , 範 公可 , 石橋 孝一郎

107Hoang Trong Thuc, 範 公可 , 石橋 孝一郎

107

柴 康太 , 岡田 光司
小菅 敦丈 , 濱田 基嗣 , 黒田 忠広

107

関根 かをり , 市川 開
海野 悠人 , 小林 寛

108

中野 誠彦
頃安 裕貴 , 渡邊 悠太 , 山村 健太

108

多端子 MOSFET による回路モニタと AD-PLL
山形大学大学院理工学研究科
要素回路の試作

Andrino Robles Roberto, 原田 知親

108スキャン C 素子のレイアウト設計

奈良高専情報工学科

山﨑 心 , 岩田 大志 , 山口 賢一

109

アナログマルチプレクサ，クロック・バッファ東京理科大学理工学部電気電子情報工学科 楳田 洋太郎 , 高野 恭弥
東京理科大学理工学研究科電気工学専攻
川原 啓輔

電気通信大学情報理工学研究科

Secure boot TEE with TLS1.3 hardware
電気通信大学情報理工学研究科
accelerators
高効率疎行列演算アクセラレータ

東京大学 工学系研究科
東京大学工学系研究科

強化学習に用いるマシン選択回路およびマシン
明治大学理工学研究科
出力蓄積回路および温度分布を調べるための明治大学理工学部
PTAT 電圧発生回路群
超音波受信回路用オペアンプ

慶應義塾大学理工学部
慶應義塾大学大学院理工学研究科

B-1
Appendix

加賀 悠太 , 狩野 楓
上口 光

流量計，発汗センサ109

令和4年度第1回ローム CMOS 0.18um 試作
題

名

大

学

名

研

究

者

掲載頁

トポロジカル量子状態を模擬する電子回路 TEG 東京大学工学系研究科

袁 浩晨 , 三田 吉郎 , 肥後 昭男 , 飯塚 哲也

110

配線間容量を利用したハミング距離検索連想メ 東海大学総合科学技術研究所
モリ
東海大学情報通信学研究科

西口 大嗣
伊藤 祥磨 , 澤田 桐弥

110

東京電機大学工学研究科電子システム工学 坂口 平
入力電圧が Rail-to-Rail のコンパレータを用い専攻
た6bit 確率的フラッシュ ADC
東京電機大学工学部
小松 聡

110

単一磁束量子マイクロ波生成回路用パルスコー
横浜国立大学理工学府
ド読み出し専用メモリ

弘中 祐樹 , 吉川 信行

111

低温差動増幅器の特性評価用 TEG など

横浜国立大学理工学府

弘中 祐樹 , 沈 泓翔 , 吉川 信行

111

環境電波発電向け高効率整流回路

秋田県立大学システム科学技術研究科
秋田県立大学システム科学技術学部

渡辺 準樹
小谷 光司

111

光子計数の高速な読み出しと画素毎の露光制
東京理科大学大学院工学研究科
御による HDR 撮像が可能な SPAD イメージセ
上智大学理工学部ンサ

甲田 紘己 , 佐藤 俊一 , 浜本 隆之
亀田 裕介

112

シングルスロープ量子化器を用いた ΔΣAD 変換器を有する高速・高分解能 CMOS イメージセ 東京理科大学大学院工学研究科ンサ

川上 岳輝 , 池沢 尚紀 , 大高 俊徳 , 佐藤 俊一 ,
浜本 隆之

112

吉河 武文
水野 功務 , 永末 玲央

112

NAND フラッシュ用 BL パス電力削減回路方式
静岡大学工学部
の実証

丹沢 徹

113

低 RTS ノイズ型磁気センサアレイの特性評価用
茨城大学理工学研究科
TEG

木村 孝之

113

SAR ADC への搭載を目的とした S&H 回路およ
電気通信大学情報理工学研究科
び比較器 他

橋本 悠平 , 範 公可 , 石橋 孝一郎

113

TEEHW_System

電気通信大学情報理工学研究科

Duran Ckristian, 範 公可 , 石橋 孝一郎

114

高周波増幅回路 TEG

広島大学先進理工系科学研究科
広島大学工学部

吉田 毅
原田 拓海

114

耐放射線用 PLL チップ

富山県立大学大学院電子・情報工学専攻
富山県立大学工学部 電子・情報工学科

91

B-1

LOFIC 型 CMOS イメージセンサのリセットノ 立命館大学理工学研究科
イズ測定立命館大学理工学部

立田 一葵
大倉 俊介

114

電流制御発振器と周波数デジタル変換回路を用いた ADC および温度分布を調べるための 明治大学理工学研究科
PTAT 電圧発生回路群 他

関根 かをり , 山本 遥哉 , 安藤 夏輝 , 小林 寛

115

超音波ビームフォーミングのため増幅回路 ほ 慶應義塾大学理工学部
か慶應義塾大学理工学研究科

中野 誠彦 , 森 瑞紀
山村 健太 , 渡邊 悠太

115

低電圧動作オペアンプ

埼玉工業大学工学部

吉澤 浩和

115

スキャン C 素子のレイアウト設計

奈良高専情報工学科

山﨑 心 , 岩田 大志 , 山口 賢一

116

60 GHz 帯フェーズドアレー送受信機用要素回
楳田 洋太郎 , 高野 恭弥 , 菅野 素裕 , 別府 隼 ,
東京理科大学理工学部電気電子情報工学科
路及び28GHz 帯増幅器
八木 隼人

116

FiCC を用いた不揮発スタンダードセルメモリ 京都工芸繊維大学工芸科学研究科電子シス
阿部 佑貴 , 小林 和淑とフリップフロップその1
テム工学専攻116

Appendix

令和4年度度第2回ローム CMOS 0.18um 試作
題

名

大

学

名

研

究

者

掲載頁

FiCC を用いた CMOS 互換な不揮発性メモリ 立命館大学情報理工学部
TEG
立命館大学大学院情報理工学研究科

門馬 拓己 , 越智 裕之
木村 知也

117

配線間容量を用いたハミング距離検出回路，
東海大学総合科学技術研究所
ニューロン CMOS インバータを用いた FGC 付
東海大学情報通信学研究科
き4入力可変論理回路，ハミング距離検出回路

西口 大嗣
伊藤 祥磨 , 澤田 桐弥

117

オンチップ発振回路の試作

東京電機大学大学院工学研究科電子システ 原 航太
ム工学専攻
東京電機大学工学部電子システム工学科
小松 聡

117

IoT のためのアナログ回路 TEG

広島工業大学工学部 / 電子情報工学科

升井 義博

118

SFQ/CMOS ハイブリッド回路用低電力64-kb
横浜国立大学理工学府
SRAM

弘中 祐樹 , 沈 泓翔 , 吉川 信行

118

低温差動増幅器の特性評価用 TEG など

弘中 祐樹 , 沈 泓翔 , 吉川 信行

118

熱電発電とバッテリーのハイブリッド電源用
静岡大学工学部
DC/DC コンバータ

丹沢 徹

119

6-channel Analog Front-End for biomedical ホーチミン科学大学電子情報通信学部
signal accquisition
電気通信大学情報理工学研究科

Le Duc-Hung
範 公可 , 石橋 孝一郎

119

RFEH 電源大原 晟弥 , 石橋 孝一郎 , 範 公可

119

橘 昌良
林 竜史
平井 幸弥 , 永田 士竜

120

中野 誠彦 , 森 瑞紀 , 山切 紫雲
山村 健太 , 渡邊 悠太

120

横浜国立大学理工学府

電気通信大学情報理工学研究科

高知工科大学工学部システム工学群
温度特性向上を目的とした BGR 回路の設計と高知工科大学大学院基盤工学専攻
その評価 及び ΔΣ 変調器のループ遅延補償
高知工科大学システム工学群
遅延同期回路による多相クロック生成回路

慶應義塾大学理工学部
慶應義塾大学理工学研究科

アナログマルチプレクサ，クロック・バッファ 東京理科大学理工学部電気電子情報工学科 楳田 洋太郎 , 高野 恭弥 , 畑田 修治郎

120

60 GHz 帯フェーズドアレー送受信機用要素回
楳田 洋太郎 , 高野 恭弥 , 菅野 素裕 , 別府 隼 ,
東京理科大学理工学部電気電子情報工学科
路及び28GHz 帯増幅器の修正
八木 隼人

121

大阪工業大学大学院工学研究科 電気電子 信貴 政行 , 谷口 功祐 , 駒林 龍二
電磁カップリングを考慮した相互干渉ノイズ検機械工学専攻証用 PLL 回路とエナジーハーベスト向け昇圧回
大阪工業大学工学部 電気電子システム工 吉村 勉
路 TEG
学科

121

FiCC を用いた不揮発スタンダードセルメモリ 京都工芸繊維大学工芸科学研究科電子シス
阿部 佑貴 , 小林 和淑とフリップフロップその2
テム工学専攻121

光受信用アナログフロントエンド回路 TEG8

岐阜大学大学院自然科学技術研究科
岐阜大学工学部

加藤 篤史 , 山田 拓磨
伊藤 大輔 , 中村 誠

122

令和4年度度第3回ローム CMOS 0.18um 試作
題

名

大

学

名

究

者

掲載頁

無線通信回路 TEG

東京大学大学院情報理学系研究科

門本 淳一郎123

連続時間型デルタシグマ変調器の試作

東京電機大学工学部第二部
東京電機大学工学部

丸山 尚哉
小松 聡

123

織間 健守 , 辻 孟 , 石井 豪

123

2変数スパイキングカオスニューロン回路およ
東北大学電気通信研究所
びオペアンプ試作92

研

非同期型 Digital LDO ほか

電気通信大学情報理工学研究科

健斗 植田 , 範 公可 , 石橋 孝一郎

124

サイドチャネル攻撃評価用行列演算器

立命館大学理工学部

吉田 康太

124

電流制御発振器と周波数デジタル変換回路を
明治大学理工学研究科
用いた ADC

関根 かをり , 安藤 夏輝

124

インピーダンス計測検証回路

静岡大学工学部

二川 雅登 , 藤園 幹樹 , 瀧本 荘平 , 藏本 隆矢

125

光受信用アナログフロントエンド回路 TEG9岐阜大学大学院自然科学技術研究科
岐阜大学工学部

山田 拓磨 , 泉 蓮
伊藤 大輔 , 中村 誠

125

令和3年度第2回ルネサス CMOS 65nm 試作
題

名

大

学

名

研

究

者

掲載頁

古田 潤 , 杉谷 昇太郎 , 小林 和淑

126

超定電圧整流回路

金沢大学理工研究域

北川 章夫

126

最小エネルギー点追跡チップ

京都大学大学院情報学研究科
大阪大学大学院情報科学研究科

園田 翔也
塩見 準

126

SERV

電気通信大学情報理工学研究科

NGUYEN KHAI-DUY, 範 公可 , 石橋 孝一郎

127

岸田 亮
菊田 大輔 , 小林 和淑

127

制御スイッチ付きリングオシレータのフロー 富山県立大学工学部 電気電子工学科
ティング対策を施した経年劣化評価試作チップ 京都工芸繊維大学電子システム工学専攻

B-1
Appendix

多重化を用いない耐放射線フリップフロップ構
京都工芸繊維大学電子システム工学専攻
造のソフトエラー率評価チップ

令和4年度第1回ルネサス CMOS 65nm 試作
題

名

大

学

名

研

究

者

掲載頁

SOTB 65nm プロセスを用いた位相同期回路の芝浦工業大学システム理工学部
設計

ニコデムス レディアン

128

電力サイドチャネルを抑えたマイクロプロセッ 東京工業大学 工学院・情報通信系
サ
NSW 株式会社

原 祐子 , YANG Mingyu
恒松 裕朋 , 天木 真雄 , 菅原 康

128

サイドチャネル評価チップ

大阪大学大学院情報科学研究科

塩見 準

128

Lightweigh crytography core

電気通信大学情報理工学研究科

Serrano Ronaldo, 範 公可 , 石橋 孝一郎

129

王 松祥
宇佐美 公良

129

岸田 亮
土屋 勇人
菊田 大輔 , 小林 和淑

129

3次元積層チップの発熱温度解析に向けた改良 芝浦工業大学理工学研究科
チップ
芝浦工業大学工学部
経年劣化の影響を評価するリングオシレータ

富山県立大学 工学部
東京理科大学電気工学専攻
京都工芸繊維大学電子システム工学専攻

93

B.2 チップ種別一覧
MEMS
ラン名

B-2

タイトル

究

者

掲載頁

佐藤 優大 , 小松 聡

97

OS0821_2 静電容量式 MEMS 加速度センサ

鈴木 崇仁 , 小松 聡

97

MEMS 圧力センサと CV 変換回路を集積した静電容量型 CMOS-MEMS 圧力
OS0821_2
前澤 龍平 , 小松 聡
センサ97

OS0822_1 自動生成技術を用いた静電容量式 CMOS-MEMS 加速度センサ

佐藤 優大 , 小松 聡

100

MOSFET のチャネル抵抗を用いたピエゾ抵抗式 CMOS-MEMS 圧力センサのOS0822_1
前澤 龍平 , 小松 聡
試作100

OS0822_1 スイッチトキャパシタ型 CV 変換回路集積化静電容量式 MEMS 加速度センサ 鈴木 崇仁 , 小松 聡

100

OS0822_1 単一基板上での LC 共振型 CMOS-MEMS 圧力センサ

101

後河内 駿介 , 小松 聡

Appendix

TEG( 特性評価回路など )
ラン名

タイトル

研

究

者

掲載頁

OS0821_2

四足歩行ロボット用自己回帰の特性を付与したニューロモーフィック回路の高柳 拓生 , 大隈 井輔 , 森下 克幸 , 齊藤 健
改良型チップ98

OS0821_2

静電モータで駆動するマイクロロボットの歩容生成を行うニューラルネット
高柳 拓生 , 大隈 井輔 , 森下 克幸 , 齊藤 健
ワークの改良チップ

98

OS0821_2

センサ入力の強度を発振周波数に変換可能な受容細胞モデルの大隈 井輔 , 高柳 拓生 , 森下 克幸 , 齊藤 健
改良 TEG チップ

98

OS0821_2

広い発火範囲をもつパルス形ハードウェアニューロンモデルの改良のための高柳 拓生 , 森下 克幸 , 大隈 井輔 , 齊藤 健
TEG チップ

99

OS0821_2 受容体モデルを用いた筋シナジーに基づく CPG モデルの TEG チップ
OS0821_2

武田 健嗣 , 加藤 凌 , 早川 幹人 , 石橋 元邦 ,石濱 拓実 , 粟飯原 萌 , 金子 美泉 , 内木場 文男

電源搭載型6足 MEMS マイクロロボットの歩行制御用パルス形ハードウェア 早川 幹人 , 加藤 凌 , 金子 美泉 , 齊藤 健 ,ニューラルネット
内木場 文男OS0822_1 受容細胞モデルを搭載したニューロモーフィック回路の TEG チップ

94

研

OS0821_2 静電容量式 CMOS-MEMS 加速度センサ

9999

高柳 拓生 , 森下 克幸 , 大隈 井輔 , 齊藤 健

101

四足歩行ロボットに搭載する4つのニューロ回路を互いに結合した TEG チッ
OS0822_1
高柳 拓生 , 森下 克幸 , 大隈 井輔 , 齊藤 健
プ

102

OS0822_1 マイクロロボットのセンシングに用いる PV セルを形成した TEG チップ

大隈 井輔 , 高柳 拓生 , 森下 克幸 , 関山 晃生 ,中山 渉 , 齊藤 健

102

OS0822_1 PV セルを電源とした細胞体モデルの TEG チップ

大隈 井輔 , 高柳 拓生 , 森下 克幸 , 関山 晃生 ,中山 渉 , 齊藤 健

102

OS0822_1 歩行と走行の切り替えを目的とした CPG モデルの TEG チップ

石濱 拓実 , 後藤 達巳 , 山﨑 健太郎 , 金子 美泉 ,内木場 文男103

OS0822_1 人間の歩行速度制御に向けた筋シナジーに基づく CPG モデルの TEG チップ

後藤 達巳 , 石濱 拓実 , 山﨑 健太郎 , 金子 美泉 ,内木場 文男103

RO18214

トポロジカル量子状態を模擬する電子回路 TEG

袁 浩晨 , 三田 吉郎 , 肥後 昭男 , 飯塚 哲也

104

RO18214

過剰テスト環境の改善に向けたプロトタイプチップ

白濱 嘉紋 , 名倉 徹

106

RO18214

強化学習に用いるマシン選択回路およびマシン出力蓄積回路および温度分布
関根 かをり , 市川 開 , 海野 悠人 , 小林 寛を調べるための PTAT 電圧発生回路群

108

RO18221

トポロジカル量子状態を模擬する電子回路 TEG

袁 浩晨 , 三田 吉郎 , 肥後 昭男 , 飯塚 哲也

110

RO18221

低温差動増幅器の特性評価用 TEG など

弘中 祐樹 , 沈 泓翔 , 吉川 信行

111

RO18221

環境電波発電向け高効率整流回路

渡辺 準樹 , 小谷 光司

111

RO18221低 RTS ノイズ型磁気センサアレイの特性評価用 TEG

木村 孝之

113

RO18221高周波増幅回路 TEG

吉田 毅 , 原田 拓海

114

RO18221

LOFIC 型 CMOS イメージセンサのリセットノイズ測定

立田 一葵 , 大倉 俊介

114

RO18221電流制御発振器と周波数デジタル変換回路を用いた ADC および温度分布を
関根 かをり , 山本 遥哉 , 安藤 夏輝 , 小林 寛
調べるための PTAT 電圧発生回路群 他

115

RO18222

オンチップ発振回路の試作

原 航太 , 小松 聡

117

RO18222

低温差動増幅器の特性評価用 TEG など

弘中 祐樹 , 沈 泓翔 , 吉川 信行

118

RO18222

電磁カップリングを考慮した相互干渉ノイズ検証用 PLL 回路とエナジーハー
信貴 政行 , 谷口 功祐 , 駒林 龍二 , 吉村 勉
ベスト向け昇圧回路 TEG

121

RO18223

無線通信回路 TEG

門本 淳一郎123

RO18223電流制御発振器と周波数デジタル変換回路を用いた ADC

関根 かをり , 安藤 夏輝

124

RS65212多重化を用いない耐放射線フリップフロップ構造のソフトエラー率評価チッ
古田 潤 , 杉谷 昇太郎 , 小林 和淑
プ126

RS65212制御スイッチ付きリングオシレータのフローティング対策を施した経年劣化
岸田 亮 , 菊田 大輔 , 小林 和淑
評価試作チップ

127

RS65221

3次元積層チップの発熱温度解析に向けた改良チップ

王 松祥 , 宇佐美 公良

129

RS65221

経年劣化の影響を評価するリングオシレータ

岸田 亮 , 土屋 勇人 , 菊田 大輔 , 小林 和淑

129

研

掲載頁

アナログ / デジタル信号処理プロセッサ
ラン名

タイトル

究

者

RO18214

足裏荷重用容量センサ LSI

吉河 武文 , 島﨑 凌 , 高木 駿

105

RO18221

低電圧動作オペアンプ

吉澤 浩和

115

RS65221

サイドチャネル評価チップ

塩見 準

128

アナログ (PLL, A-D/DC-DC コンバータなど )
ラン名

タイトル

研

究

者

掲載頁

確率的 Flash ADC を用いた12bit サブレンジング ADC

坂口 平 , 小松 聡

104

RO18214

耐放射専用 PLL チップ

吉河 武文 , 水野 功務 , 永末 玲央

106

RO182147bit ADC

甘田 貴大 , 範 公可 , 石橋 孝一郎

107

RO18214超音波受信回路用オペアンプ

中野 誠彦 , 頃安 裕貴 , 渡邊 悠太 , 山村 健太

108

RO18214

多端子 MOSFET による回路モニタと AD-PLL 要素回路の試作

Andrino Robles Roberto, 原田 知親

108

RO18221

入力電圧が Rail-to-Rail のコンパレータを用いた6bit 確率的フラッシュ ADC 坂口 平 , 小松 聡

110

RO18221

耐放射線用 PLL チップ

吉河 武文 , 水野 功務 , 永末 玲央

112

RO18221

SAR ADC への搭載を目的とした S&H 回路および比較器

橋本 悠平 , 範 公可 , 石橋 孝一郎

113

RO18221

超音波ビームフォーミングのため増幅回路

中野 誠彦 , 森 瑞紀 , 山村 健太 , 渡邊 悠太

115

RO18222

IoT のためのアナログ回路 TEG

升井 義博

118

RO18222

熱電発電とバッテリーのハイブリッド電源用 DC/DC コンバータ

丹沢 徹

119

RO182226-channel Analog Front-End for biomedical signal accquisition

Le Duc-Hung, 範 公可 , 石橋 孝一郎

119

RO18222

RFEH 電源大原 晟弥 , 石橋 孝一郎 , 範 公可

119

RO18222

温度特性向上を目的とした BGR 回路の設計とその評価 及び ΔΣ 変調器の橘 昌良 , 林 竜史 , 平井 幸弥 , 永田 士竜
ループ遅延補償

RO18222

遅延同期回路による多相クロック生成回路

中野 誠彦 , 森 瑞紀 , 山切 紫雲 , 山村 健太 ,
渡邊 悠太

120

RO18223

連続時間型デルタシグマ変調器の試作

丸山 尚哉 , 小松 聡

123

RO18223

非同期型 Digital LDO ほか

健斗 植田 , 範 公可 , 石橋 孝一郎

124

RS65212超定電圧整流回路

北川 章夫

126

RS65221

SOTB 65nm プロセスを用いた位相同期回路の設計

ニコデムス レディアン

128

他

ほか

B-2
Appendix

RO18214120

イメージセンサ / スマートセンサ
ラン名

タイトル

研

究

者

加賀 悠太 , 狩野 楓 , 上口 光

掲載頁

RO18214

流量計，発汗センサ

RO18221光子計数の高速な読み出しと画素毎の露光制御による HDR 撮像が可能な
甲田 紘己 , 佐藤 俊一 , 浜本 隆之 , 亀田 裕介
SPAD イメージセンサ

104
112

RO18221

シングルスロープ量子化器を用いた ΔΣAD 変換器を有する高速・高分解能 川上 岳輝 , 池沢 尚紀 , 大高 俊徳 , 佐藤 俊一 ,CMOS イメージセンサ
浜本 隆之

112

マイクロプロセッサ
ラン名

タイトル

研

究

者

掲載頁

RO18214ノイズ入力型軽量対タンパ性 LSI 設計手法の実践

請園 智玲

106

RO18214

Secure boot TEE with TLS1.3 hardware accelerators

Hoang Trong Thuc, 範 公可 , 石橋 孝一郎

107

RO18214高効率疎行列演算アクセラレータ

柴 康太 , 岡田 光司 , 小菅 敦丈 , 濱田 基嗣 ,
黒田 忠広

107

RO18221

TEEHW_System

Duran Ckristian, 範 公可 , 石橋 孝一郎

114

RO18223

インピーダンス計測検証回路

二川 雅登 , 藤園 幹樹 , 瀧本 荘平 , 藏本 隆矢

125RS65212SERVNGUYEN KHAI-DUY, 範 公可 , 石橋 孝一郎

127

RS65221

電力サイドチャネルを抑えたマイクロプロセッサ

原 祐子 , YANG Mingyu, 恒松 裕朋 , 天木 真雄 ,
菅原 康

128

RS65221

Lightweigh crytography core

Serrano Ronaldo, 範 公可 , 石橋 孝一郎

129

95

メモリ
ラン名

タイトル

研

究

者

掲載頁

RO18214

SFQ/CMOS ハイブリッド回路用低電力64-kb SRAM

弘中 祐樹 , 吉川 信行

105

RO18214

SFQ/CMOS ハイブリッド回路用低電力64-kb SRAM

弘中 祐樹 , 沈 泓翔 , 吉川 信行

105

RO18221単一磁束量子マイクロ波生成回路用パルスコード読み出し専用メモリ

弘中 祐樹 , 吉川 信行

111

RO18221

NAND フラッシュ用 BL パス電力削減回路方式の実証

丹沢 徹

113

RO18221

FiCC を用いた不揮発スタンダードセルメモリとフリップフロップその1

阿部 佑貴 , 小林 和淑

116

RO18222

FiCC を用いた CMOS 互換な不揮発性メモリ TEG

門馬 拓己 , 越智 裕之 , 木村 知也

117

RO18222

SFQ/CMOS ハイブリッド回路用低電力64-kb SRAM

弘中 祐樹 , 沈 泓翔 , 吉川 信行

118

RO18222

FiCC を用いた不揮発スタンダードセルメモリとフリップフロップその2

阿部 佑貴 , 小林 和淑

121

B-2

演算回路 ( 乗算器，除算器など )Appendix者

掲載頁

RO18214

スキャン C 素子のレイアウト設計

山﨑 心 , 岩田 大志 , 山口 賢一

109

RO18221

スキャン C 素子のレイアウト設計

山﨑 心 , 岩田 大志 , 山口 賢一

116

RO18223

サイドチャネル攻撃評価用行列演算器

吉田 康太

124

ラン名

タイトル

研

究

通信 (RF 回路，ATM など )ラン名
RO18214

タイトル

研

究

者

掲載頁

アナログマルチプレクサ，クロック・バッファ楳田 洋太郎 , 高野 恭弥 , 川原 啓輔

109

RO1822160 GHz 帯フェーズドアレー送受信機用要素回路及び28GHz 帯増幅器

楳田 洋太郎 , 高野 恭弥 , 菅野 素裕 , 別府 隼 ,
八木 隼人

116

RO18222

アナログマルチプレクサ，クロック・バッファ楳田 洋太郎 , 高野 恭弥 , 畑田 修治郎

120

RO1822260 GHz 帯フェーズドアレー送受信機用要素回路及び28GHz 帯増幅器の修正

楳田 洋太郎 , 高野 恭弥 , 菅野 素裕 , 別府 隼 ,
八木 隼人

121

RO18222

光受信用アナログフロントエンド回路 TEG8

加藤 篤史 , 山田 拓磨 , 伊藤 大輔 , 中村 誠

122

RO18223

光受信用アナログフロントエンド回路 TEG9

山田 拓磨 , 泉 蓮 , 伊藤 大輔 , 中村 誠

125

研

掲載頁

アナデジ混載ラン名RS65212

タイトル
最小エネルギー点追跡チップ

究者

園田 翔也 , 塩見 準

126

その他
ラン名

96

タイトル

研

究

者

掲載頁

OS0822_1 ディジタル制御定電圧 E 級整流器

藤田 誉大

101

RO18221

配線間容量を利用したハミング距離検索連想メモリ

西口 大嗣 , 伊藤 祥磨 , 澤田 桐弥

110

RO18222

配線間容量を用いたハミング距離検出回路，ニューロン CMOS インバータ
西口 大嗣 , 伊藤 祥磨 , 澤田 桐弥
を用いた FGC 付き4入力可変論理回路，ハミング距離検出回路

117

RO18223

2変数スパイキングカオスニューロン回路およびオペアンプ試作123

織間 健守 , 辻 孟 , 石井 豪

B.3 各チップの詳細
令和3年度第2回オンセミコンダクター―三洋 CMOS 0.8um 試作
静電容量式 CMOS-MEMS 加速度センサ
東京電機大学工学研究科電子システム工学専攻

佐藤 優大

東京電機大学工学部電子システム工学科 小松 聡
概要：MEMS（Micro Electro Mechanical Systems）とは集積回路技術を発展させた「マイクロマ
シーニング」と呼ばれる微細加工技術により，回路だけでなく微細構造体やセンサ，あるいは機械的に動くアクチュエータを一体化・集積化したものである．通常，MEMS 加速度センサは要求仕様に応じてセンサの形状を決定し，シミュレーションを用いて感度を見積る手法が主流となっている．本研究ではシミュレーションを用いずに数式モデルを用いてセンサの感度を見作を行った．また，試作したチップに武田クリーンルームにて加工を行い，加速度センサを製作する．金属絶縁膜とシリコン層のエッチングを行い，加速度センサとして機能するように製作を行った．
設計期間：0.5人月以上，1人月未満 設計ツール：Cadence 社 Virtuoso，Cadence 社 Dracula， トランジスタ数：～10 試作ラン：オンセ
ミ－三洋 CMOS 0.8μm 5.0mm 角チップ チップ種別：MEMS

B-3
Appendix

積もる手法を提案する．今回は実際に数式モデルを用いて感度を見積もった加速度センサの試

静電容量式 MEMS 加速度センサ
東京電機大学工学研究科電子システム工学専攻

鈴木 崇仁

東京電機大学工学部電子システム工学科 小松 聡
概要：近年の IoT 技術の発展により製品の小型化が進んでいる．MEMS（Micro Electro Mechanical Systems）加速度センサは情報通信機器や自動車分野，医療分野等の幅広い分野で用いられており，小型化や高感度化が求められている．MEMS は立体的な構造を作ることができる微細加工技術によって作られており，シリコンのチップ上に回路やセンサ，アクチュエータを一体化・集積化した高性能なデバイスである．センサには出力を処理できるようにする
ための読み出し回路が必要となる．そこで読み出し回路に向けた静電容量式 MEMS 加速度センサの設計を行った．
MEMS 加速度センサは静電容量式であり低加速度の検知を精度良く行うことができることから採用した．今後試作したチップをクリーンルームで加工し，特性評価を行う．また読み出し回路である CV 変換回路とワイヤボンディ
ングを行い，その特性評価も行う．
設計期間：0.5人月以上，1人月未満 設計ツール：Cadence 社 Virtuoso，Cadence 社 Dracula， トランジスタ数：～10 試作ラン：オンセ
ミ－三洋 CMOS 0.8μm 2.5mmx5.0mm チップ チップ種別：MEMS

MEMS 圧力センサと CV 変換回路を集積した
静電容量型 CMOS-MEMS 圧力センサ
東京電機大学大学院工学研究科電子システム工学専攻
東京電機大学工学部電子システム工学科

前澤 龍平

小松 聡

概要：MEMS とは，半導体微細加工技術を応用して製造する微小デバイスであり，自動車や医療分野といった様々な分野へ応用されているため更なる小型化や高感度化が期待されている．CMOS プロセスを用いて MEMS センサと読み出し回路を集積することによって小型化や寄生容量を低減することによって高感度化を期待することができる．
圧力センサはアレイ状に配置されており，ポリシリコン層 - アルミニウムの層を用いて電極としたキャパシタである．センサの読み出し回路である CV 変換回路にはエンハンスドカレントミラー電流源を用いた電流源駆動型 CV 変
換回路を用いた．今後は，試作したチップに対して武田クリーンルームでプロセスを行い特性の評価を行う予定である．
設計期間：1人月以上，2人月未満 設計ツール：Cadence 社 Virtuoso，Mentor 社 Calibre，Synopsys 社 HSPICE（RF）， トランジスタ数：
10～100 試作ラン：オンセミ－三洋 CMOS 0.8μm 2.5mmx5.0mm チップ チップ種別：MEMS

97

四足歩行ロボット用自己回帰の特性を付与した
ニューロモーフィック回路の改良型チップ
日本大学理工学部

高柳 拓生 , 大隈 井輔 , 森下 克幸 , 齊藤 健

概要：本試作チップでは，歩容を能動的に生成する四足歩行ロボットに搭載するニューロモー
フィック回路のレイアウトの改良を行った．前回作成した OS0821_1_O9800は実装向けにレイアウトを変更し，安定性の向上と使用しやすさを見直した．しかし測定の結果，複数枚のチッ
プにロボットの駆動に使用できない程度の特性のばらつきが確認された．そのため，本試作チッ
プでは，さらなるばらつきの軽減のため，回路の定数は変更せず電流が流れる向きや回路素子の方向を統一することを徹底した．測定の結果，納品されたチップのうちロボットに使用できる程度の特性を有していた割合は OS0821_1_O9800とほとんど変わらなかった．ばらつきに改善が見られなかった原因としては，同一の4つの回路の配線の長さがそれぞれの回路で異なっていたことが考える．そのため次回四足歩行ロボット用のニューロモーフィック回路を作製する際は，配線の長さが揃うようレイアウト
を行う．

B-3

設計期間：0.1人月未満 設計ツール：Cadence 社 Virtuoso，Mentor 社 Calibre，Synopsys 社 HSPICE（RF）， トランジスタ数：10～100 試
作ラン：オンセミ－三洋 CMOS 0.8μm 2.5mm 角チップ チップ種別：TEG（特性評価回路など）

Appendix

静電モータで駆動するマイクロロボットの歩容生成を行うニューラルネットワークの改良チップ
日本大学理工学部

高柳 拓生 , 大隈 井輔 , 森下 克幸 , 齊藤 健

概要：本試作チップでは，以前作製した6脚マイクロロボット用のニューラルネットワーク回路の改良を行った．昨年度に作製した OS0821_1_O9801は , 静電モータの駆動に必要な逆位相同期
した2相の50~100Hz の方形波の出力に成功し，静電モータで駆動する6脚マイクロロボットの歩容を生成することを可能にした．しかし，マイクロロボットのニューラルネットワーク回路は回路規模が大きいため，ロボットのセンシングに向けた新たな回路を新規に追加することが難しい．そこで，本試作チップでは，回路素子の配置を見直し，電源を集約することで回路規模を縮小させた．これにより，受容細胞モデルなどセンシングに関わるニューロンモデルを配置するスペースが確保された．測定結果より OS0821_1_O9801と同様に静電モータを駆動可能な波形を取り出すことができた．今後は，本試作チップのレイアウトを参考に，制御にセンサ入力が可能なマイクロロボットシステムの駆動回路の開発を行っていく予定である．
設計期間：0.1人月未満 設計ツール：Cadence 社 Virtuoso，Mentor 社 Calibre，Synopsys 社 HSPICE（RF）， トランジスタ数：10～100 試
作ラン：オンセミ－三洋 CMOS 0.8μm 2.5mm 角チップ チップ種別：TEG（特性評価回路など）

センサ入力の強度を発振周波数に変換可能な受容細胞モデルの改良 TEG チップ
日本大学理工学部

大隈 井輔 , 高柳 拓生 , 森下 克幸 , 齊藤 健

概要：本試作チップでは，先に開発した集積回路化した受容細胞モデルの OS0820_1_O9802の改良を行った．受容細胞モデルは，細胞体モデルをベースに構築したパルス波形を出力する発振回路である．細胞体モデルは電源電圧を印加することで，常に周期的なパルス波形を出力するのに対し，受容細胞モデルは電源電圧を印加しただけではパルス波形を出力せず，センサから入力があったときにのみパルス波形を出力する．センサ入力は回路内の p 型 MOSFET のゲー
ト電圧として受容細胞モデルに入力する．本試作チップでは，OS0820_1_O9802よりも発振範囲を拡大すべく，一部の回路素子の回路定数を変更した受容細胞モデルを複数配置した．具体的には，一部の p 型 MOSFET の W/L 比を変更したものや，ゲートフィンガー構造を用いた p 型
MOSFET を用いたものなど数種類の受容細胞モデルを設計した．測定の結果，受容細胞モデルの発振範囲を最適化可する p 型 MOSFET
構造はゲートフィンガー構造で W/L 比が27/1.0としたものであることが判明した．今後受容細胞モデルを含む集積回路を作製する際は，今回設計した回路の定数を参考にする．
設計期間：0.1人月未満 設計ツール：Cadence 社 Virtuoso，Mentor 社 Calibre，Synopsys 社 HSPICE（RF）， トランジスタ数：10～100 試
作ラン：オンセミ－三洋 CMOS 0.8μm 2.5mm 角チップ チップ種別：TEG（特性評価回路など）

98

広い発火範囲をもつパルス形ハードウェア
ニューロンモデルの改良のための TEG チップ
日本大学理工学部

高柳 拓生 , 森下 克幸 , 大隈 井輔 , 齊藤 健

概要：本試作チップは，OS0821_1_O9803「広い発火範囲をもつパルス形ハードウェアニューロ
ンモデルの改良」がミュレーションと同様の波形を生成できなかったことから，不具合の原因を究明する目的で設計した．本試作チップは，広い周波数変動範囲を持つパルス形ハードウェ
アニューロンモデルのとして設計することで，今後単純なパターンを識別可能な階層型のパル
ス形ハードウェアニューラルネットワークに応用する．チップの構成は前回設計した TEG チッ
プを複数箇所に分離して配置し，チップ外で接続できるようにすることで，どの箇所に問題があるのかを個別に検証できるようにした．また，一部の回路素子の回路定数を変更した．測定の結果，全体を外接してもシミュレーションと同様の波形は得られなかった．また，分離した箇所を個別に測定し，接続していない状態であれば正常に発振することを確認した．今後は，回路定数などに関して再検討する．
設計期間：0.1人月未満 設計ツール：Cadence 社 Virtuoso，Mentor 社 Calibre，Synopsys 社 HSPICE（RF）， トランジスタ数：10～100 試
作ラン：オンセミ－三洋 CMOS 0.8μm 2.5mm 角チップ チップ種別：TEG（特性評価回路など）

B-3

日本大学理工学部 武田 健嗣 , 加藤 凌 , 早川 幹人 , 石橋 元邦 , 石濱 拓実 , 粟飯原 萌 , 金子 美泉 ,Appendix受容体モデルを用いた筋シナジーに基づく
CPG モデルの TEG チップ
内木場 文男
概要：本試作チップは O9806「人の歩行と走行切り替え制御に向けた筋シナジーに基づく CPG
モデルの TEG チップの改良」にて問題となった配線の接続を変更したものである．以前のチップより導線部分の距離を短くし，導線抵抗を低くすることで回路全体の安定性の向上を図った．
また，回路内部に配置していたコンデンサをチップ外部からの接続に変更したことにより，チップ内のスペースを確保した．6つの連続した時空間パターンを形成する細胞体モデルを受容細胞体モデルへと変更した．受容体とは生物の体にある外界や体内からの何らかの刺激を受け取る
感覚器である．人体において目や耳が該当し，外部からの刺激を情報に置き換えることによって生成された運動を円滑にする．受容細胞体モデルはこの機能を模したモデルであり，外部電源による電圧変化によってパルス幅の変化を可能とする．測定結果として電圧変化によって歩行周期の変化を確認することができた．しかしながら，6つの連続したパルスは生成できず，具体的な周期変化のデータを確認することはできなかった．原因として受容細胞体モデルに変更したため，外部電圧によって細胞体モデルの出力が安定しなかったことが挙げられる．今後は出力を安定させるため，再度配線を見直すとともに生理学的なデータと比べて周期変化が適切であるように調整する予定である．
設計期間：0.1人月未満 設計ツール：Cadence 社 Virtuoso，Mentor 社 Calibre，Synopsys 社 HSPICE（RF）， トランジスタ数：10～100 試
作ラン：オンセミ－三洋 CMOS 0.8μm 2.5mm 角チップ チップ種別：TEG（特性評価回路など）

電源搭載型6足 MEMS マイクロロボットの歩行制御用パルス形ハードウェアニューラルネット
日本大学理工学部

早川 幹人 , 加藤 凌 , 金子 美泉 , 齊藤 健 , 内木場 文男

概要：本試作チップでは , 電源搭載型6足 MEMS マイクロロボットの歩行制御を目的とするパル
ス形ハードウェアニューラルネットワークを設計した . 本ネットワークは自励振動細胞体モデ
ル , 抑制性シナプスモデルで構成し , IC 内に集積化できないコンデンサは外部に搭載した . 定電
圧源を用いた測定の結果 , MEMS マイクロロボットの脚部の駆動源である形状記憶合金アクチュ
エータを十分に駆動させることが可能な , 位相のずれた4相のパルス波形の生成を確認した . 本
試作チップはマイクロロボットに搭載したコイン型リチウムイオン電池および酸化銀電池からの電圧印加による駆動を想定しているため , 実際にベアチップを歩行制御用回路基板に実装し ,電池を用いて測定を行った . その結果 , 4相の位相のずれたパルス波形は確認できたが , 形状記
憶合金アクチュエータを駆動させるだけの出力は得られなかった . 今後は電池の種類や個数について再度検討を行い , 実際にベアチップ
を歩行制御用回路基板に実装し , 6足 MEMS マイクロロボットに搭載させることで歩行動作の実現を目指していく．今回は新規のマイク
ロロボット作製のため，以前と同一のチップの発注を行った．
設計期間：0.1人月未満 設計ツール：Cadence 社 Virtuoso，Mentor 社 Calibre，Synopsys 社 HSPICE（RF）， トランジスタ数：10～100 試
作ラン：オンセミ－三洋 CMOS 0.8μm 2.5mm 角チップ チップ種別：TEG（特性評価回路など）

99令和4年度第1回オンセミコンダクター―三洋 CMOS 0.8um 試作
自動生成技術を用いた静電容量式 CMOS-MEMS 加速度センサ
東京電機大学工学研究科電子システム工学専攻
東京電機大学工学部電子システム工学科

佐藤 優大

小松 聡

概要：MEMS とは，半導体微細加工技術を応用して製造する微小デバイスである．加速度セン
サは，小型，低コスト，低消費電力などの特徴により，デバイスの小型化が進んでいく中で需要が高まっている．近年，MEMS 加速度センサの自動設計に関する研究が行われているが，シミュレーションを用いた設計技術のため，シミュレーションを使うためのソフトウェアのライ
センス使用料などのコストが必要になってくる．そこで本研究ではシミュレーションを用いずに数式モデルから加速度センサの感度を見積もる手法を提案し，加速度センサの自動生成に適用する．今回は同じ要求仕様下で提案した自動生成システムと手設計の2通りでセンサの試作を

B-3
Appendix

行った．これらを武田クリーンルームにて加工を行い，センサとして機能するように製作を行う．
設計期間：0.5人月以上，1人月未満 設計ツール：Cadence 社 Virtuoso，Cadence 社 Dracula， トランジスタ数：～10 試作ラン：オンセ
ミ－三洋 CMOS 0.8μm 5.0mm 角チップ チップ種別：MEMS

MOSFET のチャネル抵抗を用いたピエゾ抵抗式 CMOS-MEMS 圧力センサの試作
東京電機大学大学院工学研究科電子システム工学専攻
東京電機大学工学部電子システム工学科

前澤 龍平

小松 聡

概要：MEMS とは，半導体微細加工技術を応用して製造する微小デバイスであり，自動車や医療分野といった様々な分野へ応用されているため更なる小型化や高感度化が期待されている．CMOS プロセスを用いて MEMS センサと読み出し回路を集積することによって小型化や寄生容量を低減することによって高感度化が期待できる．本研究では MOSFET に圧力を加えてドレイン電流を変化させることによって圧力の変化を検知するセンサの試作を行っている．今回の試作では MOSFET を圧力センサとしたピエゾ抵抗式の MEMS 圧力センサの試作を行っており，圧力センサ部分はホイートストンブリッジ回路であり読み出し回路部分は計装アンプを用いた構成である．今後，試作したチップを武田クリーンルームでプロセスを行い，圧力センサとして機能するように製作を行う．
設計期間：1人月以上，2人月未満 設計ツール：Cadence 社 Virtuoso，Mentor 社 Calibre，Synopsys 社 HSPICE（RF）， トランジスタ数：
100～1,000

試作ラン：オンセミ－三洋 CMOS 0.8μm 2.5mmx5.0mm チップ

チップ種別：MEMS

スイッチトキャパシタ型 CV 変換回路集積化静電容量式 MEMS 加速度センサ
東京電機大学工学研究科電子システム工学専攻

鈴木 崇仁

東京電機大学工学部電子システム工学科 小松 聡
概要：近年の IoT 技術の発展により製品の小型化が進んでいる．MEMS（Micro Electro Mechanical Systems）加速度センサは情報通信機器や自動車分野，医療分野等の幅広い分野で用いられており，小型化や高感度化が求められている．MEMS は立体的な構造を作ることができる微細加工技術によって作られており，シリコンのチップ上に回路やセンサ，アクチュエータを一体化・集積化した高性能なデバイスである．センサには出力を処理できるようにする
ための読み出し回路が必要となる．そこで静電容量式 MEMS 加速度センサと読み出し回路であるスイッチトキャパ
シタ型 CV 変換回路の設計を行った．MEMS 加速度センサは静電容量式であり低加速度の検知を精度良く行うことができる．また，スイッチトキャパシタ型 CV 変換回路は帰還抵抗を必要としないことから省面積化が可能で，寄生容量の影響を無視できることから採用した．今後は，試作したチップをクリーンルームで加工し，特性評価を行う．
設計期間：1人月以上，2人月未満 設計ツール：Cadence 社 Virtuoso， トランジスタ数：～10 試作ラン：オンセミ－三洋 CMOS 0.8μm
2.5mmx5.0mm チップ

100

チップ種別：MEMS

単一基板上での LC 共振型 CMOS-MEMS 圧力センサ
東京電機大学工学部電子システム工学科 後河内 駿介 , 小松 聡
概要：MEMS（Micro Electro Mechanical Systems）とは集積回路技術を発展させた「マイクロマ
シーニング」と呼ばれる微細加工技術により，回路だけでなく微細構造体やセンサ，あるいは機械的に動くアクチュエータを一体化・集積化したものである．MEMS の需要を高めるためには実用性と凡庸性が重視される．本研究では汎用性を高めるために，MEMS 圧力センサの変動をワイヤレスで測定することを目的とした．提案したセンサの構造については，圧力センサとして機能する可変容量コンデンサとコイルで構成したセンサ部と圧力の変化を S パラメータや共振周波数で測定するための読み出しコイルを設計した．また，圧力センサ部の犠牲層を武田
クリーンルームでエッチングし，上部電極と下部電極の間にエアギャップを生成することで圧力センサを完成させる．
1人月未満 設計ツール：Cadence 社 Virtuoso， トランジスタ数：～10 試作ラン：オンセミ－三洋 CMOS 0.8μm
設計期間：0.5人月以上，2.5mm 角チップ チップ種別：MEMS

B-3
Appendix

ディジタル制御定電圧 E 級整流器
明治大学大学院理工学研究科

藤田 誉大

概要：無線電力伝送システムの負荷として，直流電源で駆動されるデバイスを用いる場合，整流回路が必要である．負荷に供給される直流電源電圧は安定していることが望ましいが，無線
電力伝送システムでは，伝送コイル間の距離や負荷の変動により電源電圧も変動してしまう．本
試作では，整流と電圧レギュレーションの2つの機能を併せ持つ回路である，ディジタル制御定
電圧 E 級整流器 [1] を実装した．E 級整流器の出力電圧が，その内部の容量の値に依存することを利用して，出力電圧がある基準電圧と等しくなるように容量値を負帰還制御する構成となっている．整流に必要なダイオードをはじめ，可変容量を実現する容量アレイや基準電圧源，制御回路等をワンチップに実装した．今後，測定と評価を行う予定である．
参考文献：[1] 飯塚，藤田 et al., “ 容量アレイを用いた定電圧出力 E 級整流器 ”, 電気学会電子回路研究会，ECT-23-020, 2023年3月． 設
計期間：0.5人月以上，1人月未満 設計ツール：Cadence 社 Virtuoso，Mentor 社 Calibre，Cadence 社 ASSURA，Cadence 社 Spectre，Synopsys
社 HSPICE（RF）， トランジスタ数：10～100

試作ラン：オンセミ－三洋 CMOS 0.8μm 2.5mm 角チップ

チップ種別：その他受容細胞モデルを搭載したニューロモーフィック
回路の TEG チップ
日本大学理工学部

高柳 拓生 , 森下 克幸 , 大隈 井輔 , 齊藤 健

概要：本試作チップでは，歩容を能動的に生成する四足歩行ロボットに搭載するニューロ回路を設計した．本試作チップは以前に作製した OS0820_2_O9800「四足歩行ロボットに搭載する
ニューロ回路の改良チップ」と OS0820_1_O9800「集積回路化受容細胞モデル TEG チップ」の一部を引き継いだチップであり，自励振動・他励振動細胞体モデル，抑制性シナプスモデル，受容細胞モデルで構成した．以前に作製した OS0820_2_O9800チップは，ロボットの足裏の圧力センサを直接処理できなかった．そこで我々は，従来のニューロモーフィック回路に受容細胞モデルを追加した．受容細胞モデルはセンサ入力によりパルス波形を出力し，センサの入力強度に応じて出力周波数が変化する．受容細胞モデルと細胞体モデルを抑制性シナプスモデルで結合することでセンサ入力を直接処理することを可能とした．本試作チップの出力測定の結果，受容細胞モデルの出力周波数に応じて細胞体モデルの出力周波数が変化することを確認した．
設計期間：0.1人月未満 設計ツール：Cadence 社 Virtuoso，Mentor 社 Calibre，Synopsys 社 HSPICE（RF）， トランジスタ数：10～100 試
作ラン：オンセミ－三洋 CMOS 0.8μm 2.5mm 角チップ チップ種別：TEG（特性評価回路など）

101

四足歩行ロボットに搭載する4つのニューロ回路を互いに結合した TEG チップ
日本大学理工学部

高柳 拓生 , 森下 克幸 , 大隈 井輔 , 齊藤 健

概要：本試作チップでは，歩容を能動的に生成する四足歩行ロボットに搭載するニューロ回路を設計した．本試作チップは以前に作製した OS0820_2_O9800「四足歩行ロボットに搭載する
ニューロ回路の改良チップ」の一部を引き継いだチップであり，自励振動・他励振動細胞体モ
デル，興奮性シナプスモデル，抑制性シナプスモデルで構成した．以前に作製した OS0820_2_
O9800チップは，チップ内に存在する同一の4つの回路がそれぞれ異なった出力特性を持っていたために安定した出力波形を得ることができなかった．我々は，この問題がチップ内の4つの回路がそれぞれ単独で動作することが原因で発生していると考えた．そこで本試作チップでは，回路内に存在する4つの単独の回路を興奮性シナプスモデルと抑制性シナプスモデルを用いて互いに結合するように設計し，上記の問題の改善を試みた．本試作チップの出力測定の結果，各回路の出力はばらつきが大きく，安定した出力特性を得ることはできなかった．

B-3

設計期間：0.1人月未満 設計ツール：Cadence 社 Virtuoso，Mentor 社 Calibre，Synopsys 社 HSPICE（RF）， トランジスタ数：10～100 試
作ラン：オンセミ－三洋 CMOS 0.8μm 2.5mm 角チップ チップ種別：TEG（特性評価回路など）

Appendix

マイクロロボットのセンシングに用いる PV セルを形成した TEG チップ
日本大学理工学部

大隈 井輔 , 高柳 拓生 , 森下 克幸 , 関山 晃生 , 中山 渉 , 齊藤 健

概要：本試作チップでは，マイクロロボット向けの新なセンサの開発のため，チップ上に PV セルを設計した．本試作チップの搭載先のマイクロロボットは，過去に全長1cm 未満と小型ながら，実験において昆虫の脚運びを模倣した歩行に成功した．しかし，マイクロロボットにはセンサおよびセンサからの信号を処理して歩行に反映させる機能が備わっていなかった．そこで，チップ上にセンサとなる PV セルおよび PV セルからの信号を処理するニューロ回路を設計する
ことを検討するに至った．本試作チップでは，チップ上に設計した PV セルがどの程度の性能を持つのかを検証するため，形状や接続方法の異なる PV セルを複数配置した．測定の結果，チップへ LED の白色を照射すると，どの PV セルからも0.5V 程度の電圧が得られた．しかし，チップの構造上，チップ上に設計したすべての PV セルは P Substrate の層で接合されてしまっており，複数個を直列した PV セルからも0.5Vより大きい電圧は得られなかった．今後は，PV セル間の距離を開けるなどして，再設計を行う予定である．
設計期間：0.1人月未満 設計ツール：Cadence 社 Virtuoso，Mentor 社 Calibre，Synopsys 社 HSPICE（RF）， トランジスタ数：10～100 試
作ラン：オンセミ－三洋 CMOS 0.8μm 2.5mm 角チップ チップ種別：TEG（特性評価回路など）

PV セルを電源とした細胞体モデルの TEG チップ
日本大学理工学部

大隈 井輔 , 高柳 拓生 , 森下 克幸 , 関山 晃生 , 中山 渉 , 齊藤  健

概要：本試作チップは，PV セルを電源として用いることで，細胞体モデルを動作させる目的で設計した．PV セルは，P の層と DNW の層を重ねることで設計した．また，細胞体モデルは生物の神経細胞が持つ不応期や閾値などの特性を模倣したアナログ電子回路であり，生物の神経細胞が出力するパルス波形に酷似した波形を出力可能である．細胞体モデルの電源として PV セルを用いることが可能となれば，電源装置を用いずにセンサとして使用できる．本試作チップ
は7個直接に接続した PV セルと回路定数の異なる4つの細胞体モデルで構成した．測定の結果，
PV セルからは設計時は3.5V 以上の電圧が得られると想定していたが，最大でも0.5V 程度の電圧しか発生しなかった．細胞体モデルの電源として利用するためには，最低でも2V 以上の電圧が必要になることから，PV セルを電源として用いることはできなかった．電圧が予想していたより低かった原因として，チップ上に設計したすべての PV セルが P Substrate の層で接合されてしまっていたことが挙げられる．今後は PV セルを用いて2V 以上の電圧を発生させる設計方法を検討する．
設計期間：0.1人月未満 設計ツール：Cadence 社 Virtuoso，Mentor 社 Calibre，Synopsys 社 HSPICE（RF）， トランジスタ数：10～100 試
作ラン：オンセミ－三洋 CMOS 0.8μm 2.5mm 角チップ チップ種別：TEG（特性評価回路など）

102歩行と走行の切り替えを目的とした CPG モデルの TEG チップ
日本大学理工学部

石濱 拓実 , 後藤 達巳 , 山﨑 健太郎 , 金子 美泉 , 内木場 文男

概要：本試作チップでは，人の歩行と走行の切り替えを可能とする筋シナジーに基づいた CPG
モデルを作製した．生理学的知見から人の歩行と走行は，脊髄に局在する CPG から5つの時空間パターンによって生成されると示唆されている．このとき，走行では2つめの信号の位置が変化することが示されている．そこで，細胞体モデルと抑制性シナプスモデルを用いて，6つの連続した時空間パターンの生成が可能な IC チップを作製した．本チップは，歩行と走行パターンを出力する上で基本となる6つのパルスを生成する．6つの細胞体モデルを抑制性シナプスモデ
ルで全て相互抑制接続し，連続した時空間パターンの生成を行う．さらに，2つの細胞体モデル
を外部からの電圧によって入力を制限する興奮性シナプスモデルによって接続し，同相同期状
態とすることで6つのパルスに影響することなく2出力のみ取り出した．これにより，6つの時空間パターンの内取り出された2つめと3つめの細胞体モデルの出力を切り替えることで，歩行パターンと走行パターンの切り替えを行う．また，本試作チップは以前のチップよ
り GND 導線部分の幅を広げることにより導線抵抗を低くした．測定結果は6つのパルスを出力されず，同相同期された出力も確認できなかった．原因は抑制性シナプスモデルの配線に誤りがあり，6出力が一部しか出力されなかった．次回は安定した6出力を得るために，
設計期間：0.1人月未満 設計ツール：Cadence 社 Virtuoso，Mentor 社 Calibre，Synopsys 社 HSPICE（RF）， トランジスタ数：10～100 試
作ラン：オンセミ－三洋 CMOS 0.8μm 2.5mm 角チップ チップ種別：TEG（特性評価回路など）

B-3
Appendix

全体的に設計を見直す予定である．

人間の歩行速度制御に向けた筋シナジーに基づく CPG モデルの TEG チップ
日本大学理工学部

後藤 達巳 , 石濱 拓実 , 山﨑 健太郎 , 金子 美泉 , 内木場 文男

概要：本試作チップは以前作製した人の歩行と走行切り替え制御に向けた筋シナジーに基づく
CPG モデルの TEG チップを基本として，新たに人間の歩行速度制御に向けた筋シナジーに基づ
く CPG モデルを作製した．細胞体モデルと抑制性シナプスモデルを用いて，6つの連続した時
空間パターンの生成が可能な IC チップを作製した．本チップは，歩行と走行パターンを出力する上で基本となる，6つのパルスを生成する．6つの細胞体モデルを抑制性シナプスモデルで全て相互抑制接続し，連続した時空間パターンの生成を行う．また，細胞体モデルの回路素子を一部外付けにし，回路定数を変更することで歩行速度の変更を行う．測定結果は6つの細胞体モ
デルの一部は正常に動作し，回路定数を変更することでパルス信号が変化することを確認した．
しかし，その他の細胞体モデルと抑制性シナプスモデルが正常に動作しなかったため，6つの連続したパルスは生成できなかった．原因は導線部分の幅が小さいことと，抑制性シナプスモデルの設計に誤りがあったことが考えられる．今後は導線部分の幅の調整と，抑制性シナプスモデルの設計の見直しを行う予定である．
設計期間：0.1人月未満 設計ツール：Cadence 社 Virtuoso，Mentor 社 Calibre，Synopsys 社 HSPICE（RF）， トランジスタ数：10～100 試
作ラン：オンセミ－三洋 CMOS 0.8μm 2.5mm 角チップ チップ種別：TEG（特性評価回路など）

103令和3年度第4回ローム CMOS 0.18um 試作
トポロジカル量子状態を模擬する電子回路 TEG
東京大学工学系研究科

袁 浩晨 , 三田 吉郎 , 肥後 昭男 , 飯塚 哲也

概要：本試作では電子回路を用いてトポロジカル量子状態を模擬するためのテスト回路の設計を行った．LCR 共振回路を用いて量子状態を模擬するための回路構成を設計し，複数の異なる共振周波数をターゲットとした複数の構造を実装した．LCR 共振回路の設計には，電磁界シミュ
レータを使用し，受動素子の特性の調整を行った．また，トランジスタによるスイッチを用いて回路のトポロジカル状態を切り替えられるような回廊構成を提案し実装を行った．これにより，トポロジカル・トリビアルの境界位置を自由に制御することが可能となり，異なる状態での評価を行う事ができる．ネットワークアナライザを用いて試作回路の特性評価を行い，想定

B-3通りの特性が得られていることを確認した．トランジスタ等の寄生成分等の影響により，見込
みよりも共振の Q 値が減少していることも確認された．

Appendix（特性評価回路など）

参考文献：Haochen Yuan, Anne-Claire Eiler, Shun Yasunaga, Motohiko Ezawa, Yoshio Mita and Tetsuya Iizuka, “Measurement Investigation of Si
Substrate Impact on On-Chip Resonance Circuits,” 電子情報通信学会 総合大会 , C-12-25, 2023年3月 . 設計期間：1人月以上，2人月未満 設計ツール：Cadence 社 Virtuoso，Mentor 社 Calibre， トランジスタ数：10～100

試作ラン：ローム CMOS 0.18μm

チップ種別：TEG

確率的 Flash ADC を用いた12bit サブレンジング ADC
東京電機大学工学研究科電子システム工学専攻

坂口 平

東京電機大学工学部

小松 聡
概要：粗く変換する Corse 段に通常の6bit Flash ADC，細かく変換する Fine 段では6bit 確率的 FlashADC を用いた12bit サブレンジング ADC のチップ試作を行った．通常の Flash ADC は0~1.8[V] の範囲で動作するように nmos 入力のコンパレータと pmos 入力のコンパレータを半分ずつで構成した．確率的 Flash ADC では，nmos 入力のコンパレータとそれをベースに差動対の NMOS のゲー
ト幅を少し大きくしたものでミスマッチを起こして意図的にオフセットを変化させたコンパレー
タの3種類で構成した．Flash ADC が前回のチップ試作で5bit のものが確認できたため，6bit にしたが入出力特性の線形性の劣化が予想される．実際のバラつきがシミュレーションのものとどの程度違いが生まれるかが本チップによって確認ができると考えられる．また，確率的 Flash ADC の参照電圧は前段の Corse 段にて生成された参照電圧を適切に選択する回路によって入力されている．
設計期間：0.5人月以上，1人月未満 設計ツール：Synopsys 社 DesignCompiler，Synopsys 社 ICCompiler，Cadence 社 Virtuoso，Cadence 社
QUANTUS，Synopsys 社 HSPICE（RF）， トランジスタ数：10,000～100,000 試作ラン：ローム CMOS 0.18μm

チップ種別：アナログ（PLL, A-D/DC-DC コンバータなど）

流量計，発汗センサ
信州大学大学院総合理工学研究科
信州大学工学部

加賀 悠太 , 狩野 楓

上口 光

概要：本テストチップは，水道メータ用の流量計とヘルスケア用の発汗センサのテスト回路から構成されている．流量計は超音波の伝搬時間差を基に水の流速を求め，そこから流量を算出する．流量計 TEG は超音波アクチュエータの駆動回路とスイッチング制御，また，受信信号から伝搬時間を検出する回路から構成されている．伝搬時間検出回路では高速な内部クロックで
詳細な時間差を検出するタイミングズーム機能と，毎測定時に内部クロックを較正するオート
キャリブレーション機能を実現している．また，超音波伝搬速度を補正するために SAR 型 ADC
による温度センサと，バンドギャップ参照電源から，参照電圧源と参照電流源も内蔵している．
発汗センサは，2020年第4回試作の再設計であり，タイミングズーム機能をマルチフェーズ化することにより，時間精度の向上を達成した．
参考文献：Y. Kaga and K. Johguch, “A smart ultra-sonic water-flow meter with 180-nm CMOS technology,” Extended Abstracts of 2020 Solid State
Devices and Materials（SSDM2020）, pp. 787-788, 2020. 設計期間：2人月以上，3人月未満 設計ツール：Cadence 社 Xcelium，Synopsys 社
VCS，Synopsys 社 DesignCompiler，Synopsys 社 ICCompiler II，Cadence 社 Virtuoso，Mentor 社 Calibre，Cadence 社 ICADVM，Cadence 社
QUANTUS，Cadence 社 Spectre，Synopsys 社 HSPICE（RF），Synopsys 社 PrimeTime，Synopsys 社 Synplify，Synopsys 社 Formality， トランジ
スタ数：10,000～100,000

104

試作ラン：ローム CMOS 0.18μm

チップ種別：イメージセンサ / スマートセンサ

SFQ/CMOS ハイブリッド回路用低電力64-kb SRAM
横浜国立大学理工学府

弘中 祐樹 , 吉川 信行

概要：我々は半導体回路に代わる次世代回路として高速性，低消費電力性に優れた単一磁束量子（SFQ）論理回路の研究を行っている．だが，駆動力や集積度が低いという欠点があり，SFQ
回路単体での大規模回路作製は困難である．そこで高速性，低消費電力性に優れた SFQ 論理回路による演算回路と集積性に優れた CMOS 回路によるメモリを組み合わせる事によって高速読
み出し，かつ低消費電力が可能な SFQ/CMOS ハイブリッドメモリシステムを提案している．このチップにはプロセスの最小幅で設計した8T-SRAM セルで構成されるメモリアレイ（容量64kb），デコーダ，及び10個のセルフバイアス型差動増幅器が実装されている．回路構成以前までに完全動作実証に成功したチップと同等であるが，SFQ 回路とのボンディングによる相互接続を考慮し差動増幅器の数と配置を変更したチップレイアウトとしている．
設計期間：0.5人月以上，1人月未満 設計ツール：Cadence 社 Virtuoso，Mentor 社 Calibre，Cadence 社 QUANTUS，Synopsys 社 HSPICE（RF）， トランジスタ数：100,000～1,000,000

試作ラン：ローム CMOS 0.18μm

チップ種別：メモリ

B-3
Appendix

SFQ/CMOS ハイブリッド回路用低電力64-kb SRAM
横浜国立大学理工学府

弘中 祐樹 , 沈 泓翔 , 吉川 信行

概要：我々は半導体回路に代わる次世代回路として高速性，低消費電力性に優れた単一磁束量子（SFQ）論理回路の研究を行っている．だが，駆動力や集積度が低いという欠点があり，SFQ
回路単体での大規模回路作製は困難である．そこで高速性，低消費電力性に優れた SFQ 論理回路による演算回路と集積性に優れた CMOS 回路によるメモリを組み合わせる事によって高速読
み出し，かつ低消費電力が可能な SFQ/CMOS ハイブリッドメモリシステムを提案している．このチップにはプロセスの最小幅で設計した8T-SRAM セルで構成されるメモリアレイ（容量64kb），デコーダ，及び10個のコンパレータ型増幅器が実装されている．本試作チップでは，以前
までに用いていた差動増幅器の低温測定における動作の不安定性が問題視されたことから，コンパレータを用いた異なる構成の増幅器を新たに設計し，これを用いたチップを設計している．
設計期間：0.5人月以上，1人月未満 設計ツール：Cadence 社 Virtuoso，Mentor 社 Calibre，Cadence 社 QUANTUS，Synopsys 社 HSPICE（RF）， トランジスタ数：100,000～1,000,000

試作ラン：ローム CMOS 0.18μm

チップ種別：メモリ

足裏荷重用容量センサ LSI
富山県立大学大学院電子・情報工学専攻

吉河 武文 , 島﨑 凌 , 高木 駿

概要：足裏荷重をリアルタイムに計測するための圧力センサ LSI である．センサ自体は，柔軟な導体樹脂を1対の電極とし，それらを上下に張り合わせて内部に中空を形成し，その中空形状
が上からの押圧で変形することにより上下の電極の間隔が変化するため電極間の容量を変化させている．その容量変化を読み取る LSI を試作した．容量変化は，容量 - 電圧変換回路（C-V
Convertor）により読み取る．この読み取りは，基準容量との容量差を電圧に変換することにより行う．そして，容量差を変換した電圧は，アンプにより外部に出力される．容量センサは，24×8のマトリックス構成であり，このマトリックスの上に足を乗せることにより圧力を読み取って足裏荷重を計測する．このマトリックスの各行（24行）におけるセンサ容量のばらつきを抑えるために，容量校正回路を搭載している．この容量校正は，所定電流量と時間で所定電圧になるように基準容量を構成することにより実現している．
参考文献：島﨑，岩田，吉河，“ 容量式圧力センサアレイにおける基準容量校正システムの提案 ”, 2021電気・情報関係学会北陸支部連
合大会 設計期間：6人月以上，7人月未満 設計ツール：Cadence 社 Xcelium，Synopsys 社 VCS，Synopsys 社 ICCompiler，Cadence 社 Virtuoso，Mentor 社 Calibre，Cadence 社 Spectre，Synopsys 社 StarRC（XT），Synopsys 社 PrimeTime， トランジスタ数：1,000～10,000
ローム CMOS 0.18μm

試作ラン：

チップ種別：アナログ / デジタル信号処理プロセッサ105

耐放射専用 PLL チップ
富山県立大学大学院電子・情報工学専攻

吉河 武文

富山県立大学工学部

電子・情報工学科 水野 功務 , 永末 玲央
概要：耐放射線用の PLL を8種類のバリエーションで搭載したチップである．このバリエーショ
ンは，VCO（Voltage Control Oscillator），PFD（Phase and Frequency Detector）, CP（Charge Pump）,
FD（Frequency Divider）の組合せによる．VCO は，5段のリングオシレータを単体とするか，3つを多重結合にするかによりバリエーションを構成している．PFD と CP は，Radiation Hardening
用のレイアウトをするかしないかでバリエーションを構成している．FD は，Flip-Flop のタイプ
を，DICE（Dual Interlocked storage Cell）か，通常のマスタースレーブ方式かによりバリエーションを構成している．これらのバリエーションの組合せで8種類のバリエーションの PLL を形成し，チップに収めた．ループ帯域は，すべて同じとした．
参考文献：Z. Chen, et.al, “Analysis of Single-Event Effects in a Radiation-Hardened Low-Jitter PLL Under Heavy Ion and Pulsed Laser Irradiation”,

B-3
AppendixIEEE TRANSACTIONS ON NUCLEAR SCIENCE, VOL. 64, NO. 1, JANUARY 2017 設計期間：4人月以上，5人月未満 設計ツール：
Cadence 社 Virtuoso，Mentor 社 Calibre，Cadence 社 Spectre， トランジスタ数：100～1,000 試作ラン：ローム CMOS 0.18μm チップ種
別：アナログ（PLL, A-D/DC-DC コンバータなど）

ノイズ入力型軽量対タンパ性 LSI 設計手法の実践
福岡大学工学部

請園 智玲

概要：このチップは，これまでに FPGA で実装していた研究上の提案である軽量な耐タンパ性
LSI 設計手法 [1] を ASIC で実現できることを確認するために試作した． 試作は AES の暗号処理
専用回路を対象としている．提案手法によって対策済みの AES への電力解析攻撃で秘密鍵の漏洩が防止できるかを実際の AES の暗号化処理中の消費電力波形を得ることで実験する予定である．提案する試作回路はクロック信号をデータパスへ注入する提案であるため，レイアウト設計で clk ライン制約の扱いで特殊な設計法が必要となったが，外部へ一度出して信号線として入力してバイパスする設計法で対処した．この設計法ならば，既存のツールの使用法で十分に設計可能であることが確認できた．
参考文献：[1]Tomoaki Ukezono, “Resistance for Side-Channel Attack by Virtual Dual-Rail Effect,” Proc. of ICECCE 2021, paper-89, Jul. 2021. 設
計期間：0.5人月以上，1人月未満 設計ツール：Synopsys 社 VCS，Synopsys 社 DesignCompiler，Synopsys 社 PowerCompiler，Synopsys 社
ICCompiler，Cadence 社 Virtuoso，Mentor 社 Calibre，Synopsys 社 PrimeTime，Synopsys 社 Formality， トランジスタ数：1,000～10,000
作ラン：ローム CMOS 0.18μm

試

チップ種別：マイクロプロセッサ

過剰テスト環境の改善に向けたプロトタイプチップ
福岡大学工学部

白濱 嘉紋 , 名倉 徹

概要：車の制御用集積回路は，故障による事故を絶対に起こさないように，出荷前テストに過剰な負荷をかけて行う．しかし，テスト時の負荷を過剰にかけすぎているためテストを通過するチップはオーバースペックとなっている．また，この過剰な負荷によって本来の動作環境では問題ない回路も故障してしまい，オーバーキルが発生するためコスト面で非効率的になってしまう．テスト時の最適な外部温度設定方法の提案を可能にした．本チップ試作では，回路動作時に熱を発生させる部分と，周囲が発熱中に出力周波数を測定する部分を分けて設計し，実際に測定し，シミュレーション結果と比較した．ただし，本設計では電源電圧供給を行う配線が細く，十分に電流を供給することが出来ずに動作中に故障してしまった．
参考文献：高信頼集積回路における 過剰テスト環境の改善 , 2022年福岡大学工学系研究科修士学位論文

設計期間：0.5人月以上，1人

月未満 設計ツール：Cadence 社 Virtuoso，Mentor 社 Calibre，Cadence 社 QUANTUS，Synopsys 社 HSPICE（RF）， トランジスタ数：1,000～10,000 試作ラン：ローム CMOS 0.18μm チップ種別：TEG（特性評価回路など）

1067bit ADC
電気通信大学情報理工学研究科 甘田 貴大 , 範 公可 , 石橋 孝一郎
概要：本試作では IoT 向けの7bit の Time Domain A/D Converter を試作した．この ADC は時間領
域で A/D 変換を行っており，電圧 / 時間変換器（Voltage-Time Converter:VTC）で入力電圧をクロックとの遅延時間に変換し，時間 / デジタル変換器（Time-Digital Converter:TDC）で遅延時間を測定することによって A/D 変換を行っている．この時間 / デジタル変換器はすべてデジタル回路で構成が可能であるためフルカスタム設計ではなく，RTL で設計し，スタンダードセルを用いて設計の容易化を目的とした．TDC は一般的にサブナノの時間を測定することから注意深く設計する必要性があり，一般的にはフルカスタム設計が用いられる．しかし，データパスの設計などで用いられる IC Compiler の相対配置（Relative Placement:RP）設計をすることにより配
置配線でのルーティングを均一化し，TDC の遅延素子のばらつきを抑えた．本試作では A/D 変換を行っていることが確認できたため，さらなる精度向上や低消費電力に努めたいと思う．
設計期間：1人月以上，2人月未満 設計ツール：Synopsys 社 DesignCompiler，Synopsys 社 ICCompiler，Cadence 社 Virtuoso，Mentor 社
Calibre， トランジスタ数：1,000～10,000 試作ラン：ローム CMOS 0.18μm チップ種別：アナログ（PLL, A-D/DC-DC コンバータな

Secure boot TEE with TLS1.3 hardware accelerators

B-3
Appendix

ど）

電気通信大学情報理工学研究科 Hoang Trong Thuc, 範 公可 , 石橋 孝一郎
概要：This chip is a 5×5-mm2 chip packaged with the QFP160 socket. There is only one circuit in thischip: a Trusted Execution Environment (TEE) System-on-Chip (SoC) implementation with a single-core
Rocket. This SoC aims for complete Transport Layer Security (TLS) version 1.3 support with hardware
accelerators. The Rocket core is configured with the Instruction Set Architecture (ISA) of RV32IMAC. The
core processor has 16-KB of instruction cache and 16-KB of data cache. There is no L2 cache. This SoC
also contains a hidden Micro-Controller Unit (MCU) with a single-core Ibex for the secure boot process.
The embedded hardware cryptographic accelerators are AES-GCM (Advanced Encryption Standard Galois/Counter Mode) 128/256-bit (configurable), ChaCha20, Poly1305, AEAD (AuthenticatedEncryption with Associated Data), Ed/EC-DSA (Ed25519 and Elliptic Curve - Digital Signature Algorithm) 256/384/512-bit (configurable), SHA3
(Secure Hash Algorithm version 3) 512-bit, HMAC-SHA2 (Hashed Message Authentication Code with SHA version 2) 256/384-bit (configurable), RSA(Rivest-Shamir-Adleman) 1024-bit, and TRNG (True Random Number Generator). The peripherals are General-Purpose In-Out (GPIO), boot ReadOnly Memory (ROM), UART, Serial Peripheral Interface (SPI) for using SD-card, and Queued SPI (QSPI) for using flash memory. The whole circuit
was spaned on 4,560.08×4,561.2-&#181;m2 (1,535,403-NAND2 gate count) with 466,882 cells and 7,982,582 MOSFETs. The simulation results gave
the maximum operating frequency at about 71-MHz with 1,992-mW power consumption at the 1.8-V power supply.
設計期間：1人月以上，2人月未満 設計ツール：Cadence 社 GENUS，Cadence 社 Innovus，Cadence 社 Virtuoso，Mentor 社 Calibre，Cadence
社 UltraSim，Synopsys 社 StarRC（XT）， トランジスタ数：1,000,000～10,000,000 試作ラン：ローム CMOS 0.18μm チップ種別：マイクロプロセッサ

高効率疎行列演算アクセラレータ
東京大学工学系研究科

柴 康太 , 岡田 光司

東京大学工学系研究科

小菅 敦丈 , 濱田 基嗣 , 黒田 忠広

概要：AI 演算に必要なパラメータのデータ容量を削減するために，圧縮された疎行列を高効率に演算するアクセラレータを開発した．ランダムプルーニングされた不規則な疎行列を規則的な構造に並び替えることでデータの圧縮効率とハードウェアの演算効率が向上する．新たな並び替えアルゴリズムとその記憶フォーマットを提案し従来比で63% のデータ容量削減を達成した．また，そのような圧縮された疎行列を高効率に処理するアクセラレータを開発し，従来研究と比較して高いエネルギー効率と高い面積効率を達成することを実チップの測定で確認した．
本技術をまとめた研究成果は国際会議 NEWCAS で口頭発表したのに加えて，参考文献に記載した IEEE CASS のフラグシップジャーナルである TCAS-I に掲載された．
参考文献：K. Shiba, M. Okada, A. Kosuge, M. Hamada, and T. Kuroda, “Polyomino: A 3D-SRAM-Centric Accelerator for Randomly Pruned Matrix
Multiplication with Simple Reordering Algorithm and Efficient Compression Format in 180-nm CMOS,” IEEE Transactions on Circuits and Systems-I:
Regular Papers（TCAS-I）, in press. 設計期間：2人月以上，3人月未満 設計ツール：Synopsys 社 DesignCompiler，Synopsys 社 ICCompiler，Cadence 社 Virtuoso，Mentor 社 Calibre，Synopsys 社 PrimeTime，Synopsys 社 Formality， トランジスタ数：10,000,000～ 試作ラン：ローム
CMOS 0.18μm

チップ種別：マイクロプロセッサ107

強化学習に用いるマシン選択回路およびマシン出力蓄積回路
および温度分布を調べるための PTAT 電圧発生回路群
明治大学理工学研究科

関根 かをり , 市川 開

明治大学理工学部

海野 悠人 , 小林 寛
概要：低電圧・小面積 CMOS アナログ回路を設計することを根底に置き，評価に必要な回路の設計を行った．強化学習の内環境を選択する回路と環境から得られた結果を保持する回路を高速動作を期待し，最低限のトランジスタ数で構成し試作した．結果を蓄積する回路は従来のア
ナログメモリと比較して充放電用の機構がついており，環境からの結果に応じて値を任意に連続的に変化させることを可能にしている．また，PTAT 電圧発生回路を熱源から異なる距離に配置することで，チップ上の温度分布が確認できるかを調査するためにレイアウトを行った．PTAT
電圧発生回路の特性から逆算することで，PTAT 電圧発生回路付近の温度を求めることができる．
設計期間：2人月以上，3人月未満 設計ツール：Cadence 社 Virtuoso，Cadence 社 Spectre， トランジスタ数：100～1,000 試作ラン：ローム CMOS 0.18μm チップ種別：TEG（特性評価回路など）

B-3
Appendix

超音波受信回路用オペアンプ
慶應義塾大学理工学部

中野 誠彦

慶應義塾大学大学院理工学研究科 頃安 裕貴 , 渡邊 悠太 , 山村 健太
概要：X 線や MRI によるイメージングと比べて，非侵襲かつ安価・簡易な超音波イメージングが注目されている．我々の研究では，合成開口法を用いたイメージングの実現を目指し，研究を進めている．これを実現するために，素子が受信した超音波の信号に IQ 復調処理をかけてダ
ウンコンバージョンすることでデータ量を圧縮する必要があった．この IQ 復調処理では複数のオペアンプを使用するが，研究室で過去設計したオペアンプは脳波など低周波での使用を想定したものであったため，本システムでは想定通りに動作しなかった．そのため，本チップでは，
その IQ 復調の処理に使用するための，入力周波数として5MHz 程度を想定したオペアンプを設計した．
設計期間：2人月以上，3人月未満
トランジスタ数：10～100

設計ツール：Cadence 社 Virtuoso，Mentor 社 Calibre，Cadence 社 Spectre，Synopsys 社 HSPICE（RF），
チップ種別：アナログ（PLL, A-D/DC-DC コンバータなど）

試作ラン：ローム CMOS 0.18μm

多端子 MOSFET による回路モニタと AD-PLL 要素回路の試作
山形大学大学院理工学研究科

Andrino Robles Roberto, 原田 知親

概要：本試作では，2種類の回路についての試作検証を行なった．
1）IoT（Internet of Things）機器への搭載に向けた，サブスレショルド領域で動作する0.6V 駆動
フィルタレス All-digital Phase-Locked Loop（AD-PLL）について，全体回路を構成する各要素
回 路（Phase-Frequency Detector：PFD, Tuning Word Calculator：TWC, Digitally Controlled
Oscillator：DCO, Programmable Frequency Divider）の設計・試作検証を行なった．PLL の動作
アルゴリズムについては，外付けのマイコンによって実現し，将来的には回路として組み込む予定である．
2）回路動作における電流の関節検出という部分に着目し，本研究室で以前からセンサ・回路素
子として研究されている多端子 MOSFET を応用し，0.18&#13211;CMOS プロセスにより作製された多端子 MOSFET を使って電流検出を間接的に計測が可能であることを簡単な論理回路を構成する MOSFET に適用して試作検証を行なった．
参考文献：R.A.Robles, T.Harada, “Low Power 0.6V Filter-less AD-PLL with a Fast Locking Algorithm in the Subthreshold Region”, 2021 IEEE
International Symposium on Intelligent Signal Processing and Communication Systems（ISPACS）, pp.1-2, Nov. 2021 設計期間：2人月以上，3人
月未満

設計ツール：Cadence 社 Virtuoso，Mentor 社 Calibre，Synopsys 社 StarRC（XT），Synopsys 社 Hercules，Synopsys 社 HSPICE（RF），
試作ラン：ローム CMOS 0.18μm チップ種別：アナログ（PLL, A-D/DC-DC コンバータなど）

トランジスタ数：1,000～10,000

108スキャン C 素子のレイアウト設計
奈良高専情報工学科

山﨑 心 , 岩田 大志 , 山口 賢一

概要：本チップではスキャン C 素子のレイアウトレベルで設計・試作し，動作を検証することを目的としている．非同期式回路設計で用いられる C 素子をスキャン C 素子に変換することで，同期式回路で用いられている完全スキャン設計が適用できる．これまではゲートレベル，トラ
ンジスタレベルでのシミュレーションによる評価を行っていたが，レイアウトレベル設計により，実チップ評価を行うことで，スキャン C 素子動作の確実性を保証することができる．本試
作により，提案しているスキャン C 素子のチップレベルでの動作検証・速度検証が実施できる．
本試作では VDEC ピン配置の確認が漏れており，電源ピン配置が誤っていたため動作検証を実施できなかった．
参考文献：Yuta Shintani, Ken’ichi Yamaguchi and Hiroshi Iwata: “An Implementation of Functional Speed Oriented Transistor-Level Scan
C-element,” 21st IEEE Workshop on RTL and High Level Testing, TS3-2, pp.1-5, Nov. 2020. 設計期間：2人月以上，3人月未満 設計ツール：
Synopsys 社 DesignCompiler，Cadence 社 Innovus，Cadence 社 Virtuoso，Mentor 社 Calibre，Cadence 社 Spectre，Synopsys 社 HSPICE（RF）， ト
ランジスタ数：100～1,000

試作ラン：ローム CMOS 0.18μm

チップ種別：演算回路（乗算器，除算器など）

東京理科大学理工学部電気電子情報工学科
東京理科大学理工学研究科電気工学専攻

Appendix

アナログマルチプレクサ，クロック・バッファB-3

楳田 洋太郎 , 高野 恭弥
川原 啓輔

概要：近年の光ファイバ通信では信号の多値化が進んでおり，高速なディジタル・アナログ変換器（DAC）が求められている．昨年度の RO1820_4の試作では，ディジタル信号処理とアナロ
グ乗算を用いて DAC の帯域幅を3倍に拡大可能な DAC 帯域トリプラ技術の実現に向けて，アナログマルチプレクサ（AMUX）を試作した．本シャトルでは，RO1820_4において試作した AMUXの再試作を行った．RO1821_1において再試作した単相差動変換器の実測評価結果が RO1820_4のものよりも良好であったため，AMUX の単相差動変換器も RO1821_1のものに差し替えた．また，AMUX の変換利得の実測値が設計値と比べて小さい値であったため，その原因を調べるた
めにクロック・バッファ単体の評価回路を試作した．
設計期間：1人月以上，2人月未満 設計ツール：Cadence 社 Virtuoso，Mentor 社 Calibre，Cadence 社 Spectre，Keysight 社 ADS， トランジ
試作ラン：ローム CMOS 0.18μm チップ種別：通信（RF 回路，ATM など）

スタ数：10～100

109令和4年度第1回ローム CMOS 0.18um 試作
トポロジカル量子状態を模擬する電子回路 TEG
東京大学工学系研究科

袁 浩晨 , 三田 吉郎 , 肥後 昭男 , 飯塚 哲也

概要：本試作では電子回路を用いてトポロジカル量子状態を模擬するためのテスト回路の設計を行った．LCR 共振回路を用いて量子状態を模擬するための回路構成を設計し，複数の異なる共振周波数をターゲットとした複数の構造を実装した．LCR 共振回路の設計には，電磁界シミュ
レータを使用し，受動素子の特性の調整を行った．また，トランジスタによるスイッチを用いて回路のトポロジカル状態を切り替えられるような回廊構成を提案し実装を行った．これにより，トポロジカル・トリビアルの境界位置を自由に制御することが可能となり，異なる状態での評価を行う事ができる．ネットワークアナライザを用いて試作回路の特性評価を行い，想定

B-3通りの特性が得られていることを確認した．トランジスタ等の寄生成分等の影響により，見込
みよりも共振の Q 値が減少していることも確認された．

Appendix

参考文献：Haochen Yuan, Anne-Claire Eiler, Shun Yasunaga, Motohiko Ezawa, Yoshio Mita and Tetsuya Iizuka, “Measurement Investigation of Si
Substrate Impact on On-Chip Resonance Circuits,” 電子情報通信学会 総合大会 , C-12-25, 2023年3月 . 設計期間：1人月以上，2人月未満 設計ツール：Cadence 社 Virtuoso，Mentor 社 Calibre， トランジスタ数：10～100 試作ラン：ローム CMOS 0.18μm 5.0mm 角チップ チッ
プ種別：TEG（特性評価回路など）

配線間容量を利用したハミング距離検索連想メモリ
東海大学総合科学技術研究所
東海大学情報通信学研究科

西口 大嗣
伊藤 祥磨 , 澤田 桐弥

概要：配線間容量を利用したハミング距離検出回路とその回路を用いたハミング距離検索連想
メモリを設計した．配線間容量を利用したハミング距離検は回路の誤動作を引き起こす原因となる配線間容量を回路要素として利用した回路である．本回路は回路の誤動作の原因となる配線間容量を積極的に利用することで配線に情報処理機能をもたせた回路であり，非常に少ない素子でハミング距離検出動作を実現している．本回路の動作は2つの8bit のデータのそれぞれのbit で排他的論理和をとり，その排他的論理和で1が出力された場所の個数をハミング距離とする．そして，どの程度のハミング距離を許容するか設定した値と比較し，2つのデータ間のハミング距離が許容するハミング距離以内であれば1を，許容するハミング距離を超えた場合は0を出力する回路である．ハミング距離検索
連想メモリは上記のハミング距離検出回路を要素回路として利用した連想メモリである．ハミング距離検出回路からは所望の動作を得ることができなかった．原因として配線間容量が小さいためノイズの影響を強く受けたことが考えられる．ハミング距離検出回路が動作しなかったため連想メモリにおいても所望の動作を得ることができなかった．
設計期間：2人月以上，3人月未満 設計ツール：Cadence 社 Virtuoso，Mentor 社 Calibre，Cadence 社 QUANTUS，Synopsys 社 HSPICE（RF），
トランジスタ数：10～100 試作ラン：ローム CMOS 0.18μm 2.5mm 角チップ チップ種別：その他

入力電圧が Rail-to-Rail のコンパレータを用いた6bit 確率的フラッシュ ADC
東京電機大学工学研究科電子システム工学専攻

坂口 平

東京電機大学工学部 小松 聡
概要：入力電圧が Rail-to-Rail の PMOS 差動対をベースにした StrongARM コンパレータを用いた6bit 確率的フラッシュを設計した．差動対のパラメータが対称のものと，それぞれ大小がある時のコンパレータの3種類のコンパレータを用いた．入力電圧範囲は参照電圧の値によって変化することが予測され，参照電圧が0.6V のときに入力電圧範囲が最小値をとり，1.2V の時に最大値を取ることが予想される．シミュレーションでは閾値電圧に標準偏差3 mV 付与した時のモンテ
カルロシミュレーションを行い，参照電圧が0.9 V の時に入力電圧範囲が参照電圧に対して ±15mV であった．実際に測定したときはこの範囲より，広い範囲で入出力特性が出ていたため，閾
値電圧のばらつきの標準偏差が設定した値より大きいことが確認できた．このチップ試作にて参照電圧のレベルによって，入出力特性の変化を確認し，それらから得た入力電圧範囲も変化することが実測したことによって確認できた．今後は参照電圧のレベルと入力電圧範囲の関係について考慮しなければならない．
設計期間：0.5人月以上，1人月未満 設計ツール：Synopsys 社 DesignCompiler，Synopsys 社 ICCompiler，Cadence 社 Virtuoso，Cadence 社
QUANTUS，Synopsys 社 HSPICE（RF）， トランジスタ数：10,000～100,000 試作ラン：ローム CMOS 0.18μm 2.5mm 角チップ チップ
種別：アナログ（PLL, A-D/DC-DC コンバータなど）

110単一磁束量子マイクロ波生成回路用
パルスコード読み出し専用メモリ
横浜国立大学理工学府

弘中 祐樹 , 吉川 信行

概要：超伝導量子ビットの状態制御にはその共振周波数（数 GHz）に応じたマイクロ波を照射することが求められる．このマイクロ波を生成する低温 DA 変換回路として，我々は1チャンネ
ルあたり100 Gbps のパルスストリームを生成可能である単一磁束量子回路を用い，そのパルス
ストリームをバンドパスフィルタで帯域制限することにより所望の形状のマイクロ波を生成する方式を検討している．パルスストリームを生成するためにマイクロ波生成回路が必要とする
パルスコードメモリとして，高速・低電力で動作可能な低温 CMOS SRAM を用いるものとしている．本試作チップでは8T-SRAM を用いた容量3.2kb×4バンクの読み出し専用メモリを設計しており，最大124.8 Gbps のバンド幅で単一磁束量子回路にデータを出力可能な設計となっている．
設計ツール：Cadence 社 Virtuoso，Mentor 社 Calibre，Cadence 社 QUANTUS，Synopsys 社 HSPICE（RF）， トランジスタ数：100,000～1,000,000 試作ラン：ローム CMOS 0.18μm 2.5mm 角チップ チップ種別：メモリ
設計期間：0.5人月以上，1人月未満

B-3

横浜国立大学理工学府

弘中 祐樹 , 沈 泓翔 , 吉川 信行

Appendix

低温差動増幅器の特性評価用 TEG など
概要：我々は半導体回路に代わる次世代回路として高速性，低消費電力性に優れた単一磁束量子（SFQ）論理回路の研究を行っている．だが，駆動力や集積度が低いという欠点があり，SFQ
回路単体での大規模回路作製は困難である．そこで高速性，低消費電力性に優れた SFQ 論理回路による演算回路と集積性に優れた CMOS 回路によるメモリを組み合わせる事によって高速読
み出し，かつ低消費電力が可能な SFQ/CMOS ハイブリッドメモリシステムを提案している．本試作チップでは，SFQ/CMOS ハイブリッドメモリにおいて用いられるコンポーネントの一つである差動増幅器の TEG や，低温下におけるオンチップ配線の高周波特性評価に用いる種々の
TEG，また単一磁束量子回路へのデータ出力に用いる DAC などを設計している．
設計ツール：Cadence 社 Virtuoso，Mentor 社 Calibre，Cadence 社 QUANTUS，Synopsys 社 HSPICE
試作ラン：ローム CMOS 0.18μm 2.5mm 角チップ チップ種別：TEG（特性評価回路など）

設計期間：0.5人月以上，1人月未満（RF）， トランジスタ数：1,000～10,000

環境電波発電向け高効率整流回路
秋田県立大学システム科学技術研究科
秋田県立大学システム科学技術学部

渡辺 準樹
小谷 光司

概要：IoT デバイスの普及に向け，ワイヤレスな電源技術が課題となる．本試作では，環境電波発電向け高効率整流回路及び回路素子の TEG を試作した．整流回路は，特に差動入力型の整流回路において，整流素子（MOSFET）のしきい値を差動信号による能動バイアスや整流回路自身の整流動作によって補償する回路を設計し，MOSFET のオン抵抗の影響が顕著になる低入力電力領域における高効率動作を目的とした．さらに，逆方向リーク電流による効率劣化が課題となる高入力電力領域での効率向上のために，電圧リミッタ機構を有するしきい値補償制御回路を設計した．特に，これまでの試作（R1819_3, R1820_3）においては，整流動作によりウェ
ルと基板間の寄生ダイオードが順バイアスされることが原因で，期待通りの効率向上が得られなかった．そのため今回はウェル・基板間の接続を変更し，順バイアスされないように基板が回路内で最低の電位になるように変更した回路を追加した．今後は，半導体パラメータアナライザおよびベクトルネットワークアナライザを用いてチップ検証を実施する予定である．
設計期間：1人月以上，2人月未満 設計ツール：Cadence 社 Virtuoso，Mentor 社 Calibre，Keysight 社 ADS， トランジスタ数：10～100 試
作ラン：ローム CMOS 0.18μm 2.5mm 角チップ チップ種別：TEG（特性評価回路など）

111光子計数の高速な読み出しと画素毎の露光制御による HDR 撮像が可能な SPAD イメージセンサ
東京理科大学大学院工学研究科
上智大学理工学部

甲田 紘己 , 佐藤 俊一 , 浜本 隆之

亀田 裕介

概要：光子計数に基づく高品質な HDR 撮像の実現に向けて，光子計数を高速に読み出し，画素毎に露光制御を行うことが可能な SPAD イメージセンサを試作した．SPAD は単一光子の検出を可能とする超高感度と光子入射に対する高速な応答性を有しており，HDR 撮像に適した撮像素子として注目を集めている．しかし，撮像の原理上，高品質な HDR 画像の取得のためには画素毎にビット数の大きなカウンタを設ける必要があり，これによって単位画素あたりの回路面積が増加することで空間解像度が制限されることが問題となっている．そこで，カウンタのビット数を抑えながらも，高品質な HDR 画像を取得できる撮像方式を提案した．具体的には，カウンタの MSB を画素値とするバイナリ画像を出力する方式によって光子計数を高速に読み出し，センサ外にて多値画像を再構成することで単位画素当たりのカウンタのビット数を抑えながらも十分な撮像品質を確保する．また，入射光子数に応じて画素毎に露光制御を行うことで，DR の拡大を図る．この提案方式のための回路を新規に設計することで，高空間解像度と高品質な HDR 撮像を両立した
SPAD イメージセンサの実現を目指している．

B-3
Appendix

設計期間：3人月以上，4人月未満 設計ツール：Cadence 社 Virtuoso，Mentor 社 Calibre，Cadence 社 QUANTUS，Cadence 社 Spectre， ト
ランジスタ数：100,000～1,000,000 試作ラン：ローム CMOS 0.18μm 2.5mmx5.0mm チップ チップ種別：イメージセンサ / スマートセ
ンサ

シングルスロープ量子化器を用いた ΔΣAD 変換器を有する
高速・高分解能 CMOS イメージセンサ
東京理科大学大学院工学研究科

川上 岳輝 , 池沢 尚紀 , 大高 俊徳 , 佐藤 俊一 , 浜本 隆之

概要：単一露光時間で高感度かつ高 DR な画像を取得するために，高分解能化が可能な ΔΣ 方式
を列並列形式に配置した CMOS イメージセンサを試作した．ΔΣ AD 変換器は，AD 変換に必要なサンプリング周波数に対して，より高い周波数でサンプリングを行うオーバーサンプリングと，雑音電圧の周波数分布を変化させるノイズシェーピングによって低雑音な AD 変換が可能である．しかし，さらなる低雑音化のためにはオーバーサンプリングとノイズシェーピングをさらに行うための高速なクロック周波数が必要となり，消費電力の増大およびクロックの安定性に問題がある．そこで，量子化器に加速度ランプを用いた多 bit 量子化器を用いる事で，クロック周波数の増加と雑音の抑制を実現している．本チップは画素アレイ，垂直走査回路，多bit シングルスロープ量子化器を用いた AD 変換器，水平走査回路，12bit ディジタルメモリから構成されている．画素アレイは縦64 x 横
128 個の画素回路からなり，画素ピッチは7.28um である．画素回路は標準的な3トランジスタ構成である．
設計期間：4人月以上，5人月未満 設計ツール：Cadence 社 Virtuoso，Mentor 社 Calibre，Cadence 社 QUANTUS，Cadence 社 Spectre， ト
試作ラン：ローム CMOS 0.18μm 2.5mm 角チップ チップ種別：イメージセンサ / スマートセンサ

ランジスタ数：100,000～1,000,000

耐放射線用 PLL チップ
富山県立大学大学院電子・情報工学専攻

吉河 武文

富山県立大学工学部

電子・情報工学科 水野 功務 , 永末 玲央
概要：耐放射線用の PLL を8種類のバリエーションで搭載したチップである．このバリエーショ
ンは，VCO（Voltage Control Oscillator），PFD（Phase and Frequency Detector）, CP（Charge Pump）,
FD（Frequency Divider）の組合せによる．VCO は，5段のリングオシレータを単体とするか，3つを多重結合にするかによりバリエーションを構成している．PFD と CP は，Radiation Hardening
用のレイアウトをするかしないかでバリエーションを構成している．FD は，Flip-Flop のタイプ
を，DICE（Dual Interlocked storage Cell）か，通常のマスタースレーブ方式かによりバリエーションを構成している．これらのバリエーションの組合せで8種類のバリエーションの PLL を形成し，チップに収めた．これらループ帯域を変更できるように，電流源を外部からのレジスタ設定で可変とするようにした．
参考文献：Z. Chen, et.al, “Analysis of Single-Event Effects in a Radiation-Hardened Low-Jitter PLL Under Heavy Ion and Pulsed Laser Irradiation”,
IEEE TRANSACTIONS ON NUCLEAR SCIENCE, VOL. 64, NO. 1, JANUARY 2017 設計期間：3人月以上，4人月未満 設計ツール：
Cadence 社 Virtuoso，Mentor 社 Calibre，Cadence 社 Spectre， トランジスタ数：100～1,000
チップ

112

チップ種別：アナログ（PLL, A-D/DC-DC コンバータなど）

試作ラン：ローム CMOS 0.18μm 2.5mm 角

NAND フラッシュ用 BL パス電力削減回路方式の実証
静岡大学工学部 丹沢 徹
概要：現在 NAND フラッシュメモリは SSD など様々なものに利用されている．特にクラウド
データを保存しているデータセンターでは SSD が消費電力の大きいデバイスの一つになっている．SSD の低電力化のため NAND フラッシュの低電力化が重要である．そこで，BL パスの消費電力を供給電圧に I/O 用の1.2V 電源を使用することで低電力化を行う回路方式を提案している．
BL の充電を1.2V 電源を使用して行い充電完了後はセンスノードを，3V 電源をレギュレートした2V に昇圧することで従来のセンスマージンを確保した結果として BL パスの電力を昇圧にかかる時間は100ns である．この時間はデータの読み出しの時間の2% で読み出し時間に与える影
響は小さい．この回路を実装するに当たり従来回路に追加する回路は1.2V 電源と3V 電源を切り替えるスイッチのみである．実装の際に従来の NAND フラッシュのインターフェースに変更を加える必要はなくその他の低電力回路やABL や SBL といったシステムの違いに関係なく電力削減が可能である．180nmCMOS を使用した SPICE シミュレーションで効果を確認し，回路を試作した．BL の寄生容量・抵抗はそれぞれ MIM-Cap・Poly 抵抗を用いた．試作したチップは従来回路と比較し読み出しの BL パ
設計期間：1人
月以上，2人月未満 設計ツール：Cadence 社 Virtuoso，Mentor 社 Calibre， トランジスタ数：100～1,000 試作ラン：ローム CMOS 0.18μm
2.5mm 角チップ チップ種別：メモリ

B-3
Appendix

スで60% 程度の電力削減が可能であることを確認した．
参考文献：牧野，丹沢 , 二電源 NAND フラッシュの低電力化回路方式の設計評価 , C-12-13, 信学会総合大会 , 2023/3月

低 RTS ノイズ型磁気センサアレイの特性評価用 TEG
茨城大学理工学研究科 木村 孝之
概要： これまで，2次元集積化磁気センサの微細化と高感度化を両立するために，RTS（random
telegraph signal）ノイズを減少するための研究が行われてきた．その結果，画素内に存在していた微小面積のソースフォロアを除去し，ホールエレメントのサイズを大きくすることで RTS ノ
イズを印可磁場換算で0.63mTrms まで減少する事に成功していた．そこで本研究では，これらの回路と変調周波数を変えたロックイン検出を行うことで検出時間を可能とする回路を設計し試作した．この回路では加算器を用いることで1つの信号線で複数列の情報を同時に読み出すことが可能となる．試作した回路に対して変調周波数を10kHz, 25kHz, 35kHz, 45kHz の4チャネルとしロックイン検出を行った．その結果，ノイズは印可磁場換算で3.38～7.10mTrms となった．
これは加算を行う値より5～10倍ほど大きな値となっていた．処理時間は0.6ms とこれまでの1.2秒の時間よりは短くできているが，ノイズは加算を行う前の値程度まで低下させることが望まれる．これを実現するために，今後ノイズの周波数特性の解析や歪み成分を低減する方法を検討する予定である．
設計期間：1人月以上，2人月未満 設計ツール：Cadence 社 Virtuoso，Mentor 社 Calibre，Synopsys 社 HSPICE（RF）， トランジスタ数：
1,000～10,000 試作ラン：ローム CMOS 0.18μm 2.5mm 角チップ チップ種別：TEG（特性評価回路など）

SAR ADC への搭載を目的とした S&H 回路および比較器
電気通信大学情報理工学研究科

他

橋本 悠平 , 範 公可 , 石橋 孝一郎

概要：本試作では，複数人の回路を1チップに載せた Multi-Project Chip として試作した．SAR
ADC に搭載することを見込んだサンプリング & ホールド回路およびコンパレータを試作した．
サンプリング & ホールド回路は CMOS スイッチおよびキャパシタから構成される最もシンプルな形式で設計し，良好なスイッチング特性を得ることが出来た．コンパレータは Double-tail 型のものを試作した．Strong Arm 型と比較して縦積みする MOSFET を縮小出来るため，より低電圧での動作が可能となった．また，無線電力伝送のためのオシレータと周波数制御回路を設計した．こちらは直流入力をスイッチングして共振信号を生成し，電力伝送効率が最適になるよう周波数を制御する機能を付加した．その他，8チャネル AFE，非同期型 Digital LDO，温度センサの同一チップ化を目的とした RF エナジーハーべスティング電源回路などを設計し，ハードェア実装を行った．
設計期間：1人月以上，2人月未満 設計ツール：Cadence 社 GENUS，Cadence 社 Innovus，Cadence 社 Virtuoso，Mentor 社 Calibre， トラ
ンジスタ数：1,000～10,000

試作ラン：ローム CMOS 0.18μm 2.5mm 角チップ

チップ種別：アナログ（PLL, A-D/DC-DC コンバータ

など）

113

TEEHW_System
電気通信大学情報理工学研究科 Duran Ckristian, 範 公可 , 石橋 孝一郎
概要：このチップには，Linux 32ビットを実行可能なプロセッサとセキュリティ周辺機器，カス
タム FPGA が搭載されている．メインプロセッサは，RV32IMAC 命令セットを含む，16KB の L1
データおよび命令キャッシュを搭載している．また，Root-of-Trust 用に，4KB の隠し RAM とセキュリティ周辺回路を備えた分離型プロセッサを搭載している．RoT には，製造者だけが変更できる鍵を保存するための128ビットの NVRAM が含まれている．また，このシステムには，暗号化アクセラレーション用の TRNG，SHA-3，AES の各コアが搭載されている．さらに，10×10個の複雑な論理ブロックで構成されるカスタム FPGA を搭載しており，システムバスに直接接続することで，チップのカスタムセキュリティに対応することが可能である．最後に，このチッ
プには，3.3V から1.8V へのデジタルレベル変換をサポートする最初の IO ライブラリが含まれており，商用アプリケーションでプロセッ
サを簡単に実装できる．この IO ライブラリには，GPIO，クロックドライバ，フィラー，コーナーが含まれている．
設計期間：5人月以上，6人月未満 設計ツール：Cadence 社 GENUS，Cadence 社 Innovus，Cadence 社 Virtuoso，Mentor 社 Calibre，Cadence

B-3
Appendix

社 ICADVM，Synopsys 社 StarRC（XT），Synopsys 社 HSPICE（RF）， トランジスタ数：1,000,000～10,000,000 試作ラン：ローム CMOS
0.18μm 5.0mm 角チップ チップ種別：マイクロプロセッサ

高周波増幅回路 TEG
広島大学先進理工系科学研究科

吉田 毅

広島大学工学部

原田 拓海
概要：学部4年生が RF 回路の基礎を学ぶため，Rohm 180nm CMOS プロセスを用いた回路設計，回路シミュレーション，電磁界シミュレーション，レイアウト設計を実施し，試作した回路の測定を行った．本試作では，1段のシングルエンド増幅器の設計を行った．MOSFET への電圧供
給は高周波数帯で低インピーダンスを実現するために，電源パネルの代わりに0Ω 伝送線路を用いている．また，シミュレーション結果と測定結果の乖離を検証するために，回路で用いた各種要素素子をデバイス TEG として試作した．デバイス TEG は特性インピーダンス50Ω の伝送線
路，MIM（Metal-Insulator-Metal）キャパシタ，MIM（Metal-Oxide-Metal）キャパシタ，MOSFETである．試作した1段のシングルエンド増幅器の測定を行い，中心周波数12GHz，3dB 帯域幅4GHz, ピークゲイン8.6dB を得た．また伝送
線路 TEG の測定結果は電磁界シミュレーション結果とよく一致しており，RF-PDK で提供されている伝送線路モデルの妥当性を検証できた．
設計期間：4人月以上，5人月未満 設計ツール：Mentor 社 Calibre，Cadence 社 ICADVM，Cadence 社 Spectre，Synopsys 社 HSPICE（RF），
Keysight 社 ADS， トランジスタ数：100～1,000 試作ラン：ローム CMOS 0.18μm 2.5mm 角チップ チップ種別：TEG（特性評価回路など）

LOFIC 型 CMOS イメージセンサのリセットノイズ測定
立命館大学理工学研究科
立命館大学理工学部

立田 一葵

大倉 俊介

概要：イメージセンサの一つである LOFIC 型 CMOS イメージセンサの SNR を改善する回路を考案し，実証 TEG チップを設計した．5.6um ピッチの LOFIC 型 CMOS イメージセンサを模した疑似画素を160（H）×4（V）個アレイ状に，各画素列に画素リセットノイズ低減回路および読み出し回路を配置している．疑似画素アレイ内に合計22種類のテストパターンを配置し，画素リ
セットパルスの立ち下がり時に発生するチャージインジェクションおよびクロックフィードス
ルーが画素リセットノイズに与える影響を検証できるようにしている． また読み出し回路はダ
ブルサプリング機能と増幅機能の備えており，画素間の固定パターンノイズを除去し高感度でランダムノイズを測定することが可能である．さらに，チップ外部から供給する画素制御信号パターンを変更することで，読み出し回
路以降のノイズを測定することができるため，画素リセットノイズのみを切り分け可能となっている．測定・評価結果から，画素リセッ
トノイズが理論値に近しい結果になっていることを確認した．
参考文献：Tatsuta Kazuki, et al., “A Study on Two Step Reset LOFIC Pixel to Reduce SNR Gap.”&#8239;Proceedings of the International Image
Sensor Workshop, Scotland, UK. 2023.

設計期間：2人月以上，3人月未満

社 HSPICE（RF）， トランジスタ数：10,000～100,000
価回路など）

114

設計ツール：Cadence 社 Virtuoso，Mentor 社 Calibre，Synopsys

試作ラン：ローム CMOS 0.18μm 2.5mm 角チップ

チップ種別：TEG（特性評電流制御発振器と周波数デジタル変換回路を用いた
ADC および温度分布を調べるための PTAT 電圧発生回路群
明治大学理工学研究科

他

関根 かをり , 山本 遥哉 , 安藤 夏輝 , 小林 寛

概要：低電圧・小面積 CMOS アナログ回路を設計することを根底に置き，評価に必要な回路の設計を行った．ポテンショスタットを使用した微弱な生体信号を扱う低消費電力動作・小面積化が電流制御発振器（CCO）と周波数デジタル変換回路（FDC）を接続した ADC を試作した．
また，PTAT 電圧発生回路を熱源から異なる距離に配置することで，チップ上の温度分布が確認できるかを調査するためにレイアウトを行った．PTAT 電圧発生回路の特性から逆算することで，PTAT 電圧発生回路付近の温度を求めることができる．その他，製造時期の違いによる NMOS
単体の TEG を実装した．これらの回路は測定器による動作確認を通して妥当性の評価を行っている．
設計期間：2人月以上，3人月未満 設計ツール：Cadence 社 Virtuoso，Cadence 社 Spectre， トランジスタ数：100～1,000 試作ラン：ローム CMOS 0.18μm 2.5mm 角チップ チップ種別：TEG（特性評価回路など）

B-3

慶應義塾大学理工学部

ほか

中野 誠彦 , 森 瑞紀

慶應義塾大学理工学研究科

山村 健太 , 渡邊 悠太

Appendix

超音波ビームフォーミングのため増幅回路

概要：放射線によるがん治療に対し，より非侵襲的であるとされる超音波を用いたがん治療の研究が進んでいる．より高い精度で焦点を定めるためにはチャネル数を増やす必要があるが，要求されるピン数やケーブルが増加する問題が生じる．そのため我々はトランスデューサを積層させ，全てオンチップでビームフォーマを実現することを目指している．今回の試作では，連続波ビームフォーミングおよび連続波イメージングに向けた要素回路としてコンパレータとオ
ペアンプを設計した．入出力周波数は5 MHz を想定しており，うちオペアンプは2倍の10 MHzを入力した時に20dB 程度の倍率が得られるように設定して設計を行った．ただし今回のコンパ
レータおよびオペアンプはバイアス電圧入力を外部電源に頼っているため使いづらく，今後さらなる改良を続ける予定である．
設計期間：2人月以上，3人月未満 設計ツール：Cadence 社 Virtuoso，Mentor 社 Calibre，Cadence 社 Spectre，Synopsys 社 HSPICE（RF），
トランジスタ数：10～100 試作ラン：ローム CMOS 0.18μm 2.5mm 角チップ チップ種別：アナログ（PLL, A-D/DC-DC コンバータなど）低電圧動作オペアンプ
埼玉工業大学工学部 吉澤 浩和
概要： 近年 , 集積回路の電源電圧は1V 未満であることが珍しくなくなっている．低電圧化により，消費電力の低減や電池の軽量化が可能になるなどのメリットがある．オペアンプにおいても0.5V 以下で動作する回路構成について活発に研究が行われている．しかしながらオペアン
プなどのアナログ回路において，電源電圧の低下は振幅の減少および S/N 比の低下につながるため，オペアンプには入出力 Rail-to-Rail 動作が求められる． 本研究室では電源電圧0.3V で動作する Rail-to-Rail CMOS オペアンプを考案し，回路シミュレーションで良好な動作を確認した．実機で測定して動作を確認するため，ローム社0.18μm CMOS プロセスを用いて IC の試作を行った．残念ながらレイアウトにミスがあったため，今回の試作では正常な動作を確認することができなかった．
参考文献：井上 , 吉澤 , “ 低電圧動作オペアンプについての研究 ,” 第14回埼玉工業大学若手研究フォーラム論文集，pp.74-75, 2022年8月 .
設計期間：1人月以上，2人月未満 設計ツール：Cadence 社 Virtuoso，Mentor 社 Calibre， トランジスタ数：10～100 試作ラン：ローム
CMOS 0.18μm 2.5mm 角チップ チップ種別：アナログ / デジタル信号処理プロセッサ115

スキャン C 素子のレイアウト設計
奈良高専情報工学科

山﨑 心 , 岩田 大志 , 山口 賢一

概要：本チップではスキャン C 素子のレイアウトレベルで設計・試作し，動作を検証することを目的としている．非同期式回路設計で用いられる C 素子をスキャン C 素子に変換することで，同期式回路で用いられている完全スキャン設計が適用できる．これまではゲートレベル，トラ
ンジスタレベルでのシミュレーションによる評価を行っていたが，レイアウトレベル設計により，実チップ評価を行うことで，スキャン C 素子動作の確実性を保証することができる．本試
作により，提案しているスキャン C 素子のチップレベルでの動作検証・速度検証が実施できる．
本試作では RO1821_4で誤っていた VDEC 標準ピン配置にのっとってピン配置を行ったほか，提案したスキャン C 素子を4つ用いたスキャンパスを設計し，スキャンパスによる動作検証も実施した．実験結果から，提案したスキャン C 素子は本プロセスにより動作検証・速度検証が行え，スキャン C 素子の信頼性を保証することができた．

B-3

参考文献：Yuta Shintani, Ken’ichi Yamaguchi and Hiroshi Iwata: “An Implementation of Functional Speed Oriented Transistor-Level Scan
C-element,” 21st IEEE Workshop on RTL and High Level Testing, TS3-2, pp.1-5, Nov. 2020. 設計期間：1人月以上，2人月未満 設計ツール：

Appendix

Synopsys 社 DesignCompiler，Cadence 社 Innovus，Cadence 社 Virtuoso，Mentor 社 Calibre，Cadence 社 Spectre，Synopsys 社 HSPICE（RF）， ト
ランジスタ数：1,000～10,000

試作ラン：ローム CMOS 0.18μm 2.5mm 角チップ

チップ種別：演算回路（乗算器，除算器など）

60 GHz 帯フェーズドアレー送受信機用要素回路及び28GHz 帯増幅器
東京理科大学理工学部電気電子情報工学科

楳田 洋太郎 , 高野 恭弥 , 菅野 素裕 , 別府 隼 ,八木 隼人
概要：本試作では，ローム社の0.18μm CMOS プロセスを用いて60GHz 帯フェーズドアレー送受信機を実現するために必要な要素回路として，移相器と周波数3逓倍器の試作を行った．また，
5G 向け送受信機実現するために必要な要素回路として28GHz 帯増幅器の試作を行った．移相器
は中心周波数60GHz の変調信号の位相を変化させる回路であり，最大位相変化量の設計値はおよそ50度であった．また，周波数3逓倍器は20GHz から60 GHz の信号を生成する回路であるが，変換利得の設計値はおよそ -26dB であった．スプリアスとの電力比はおよそ20dB であった．28GHz
帯増幅器は中心周波数28GHz の変調信号を増幅する回路であるが，利得の設計値はおよそ11.9dBであり，帯域の設計値はおよそ2GHz であった．
設計期間：6人月以上，7人月未満 設計ツール：Cadence 社 Virtuoso，Mentor 社 Calibre，Cadence 社 Spectre，Keysight 社 ADS， トランジ
試作ラン：ローム CMOS 0.18μm 2.5mm 角チップ チップ種別：通信（RF 回路，ATM など）

スタ数：10～100

FiCC を用いた不揮発スタンダードセルメモリとフリップフロップその1
京都工芸繊維大学工芸科学研究科電子システム工学専攻 阿部 佑貴 , 小林 和淑
概要：通常の CMOS プロセスで試作できる不揮発メモリである FiCC（Fishbone-in-Cage Capacitor）
を用いた不揮発スタンダードセルメモリとフリップフロップを搭載した TEG を試作した．FiCC
は配線容量を使った不揮発メモリであり，その保持時間は短いものの，追加マスクが不要である．このスタンダードセルメモリ，フリップフロップは将来的に間欠的に動作を行う IoT 向け
マイクロプロセッサに応用する予定である．スタンダードセルメモリに用いるセルライブラリは65nm 用に既に京都大学で作成されていたライブラリから自動変換することにより作成した．
チップ内には，4bit のラッチセル，8ビット16ワードと8ビット256ワードのの FiCC を用いたスタ
ンダードセルメモリ，不揮発フリップフロップを用いた16ビットカウンタを搭載した．FiCC の書き込み時に高電圧を発生させるチャージも含めてほぼ正常に動作した．
参考文献： 阿部 , 小林 , 越智 , “Nonvolatile Flip-Flops Using FiCC for IoT Processors with Intermittent Operations” , International Midwest
Symposium on Circuits and Systems（2022） 設計期間：0.1人月以上，0.5人月未満 設計ツール：Synopsys 社 DesignCompiler，Synopsys 社
ICCompiler，Cadence 社 Virtuoso，Mentor 社 Calibre， トランジスタ数：100,000～1,000,000
チップ

116

チップ種別：メモリ

試作ラン：ローム CMOS 0.18μm 2.5mm 角

令和4年度度第2回ローム CMOS 0.18um 試作
FiCC を用いた CMOS 互換な不揮発性メモリ TEG
立命館大学情報理工学部

門馬 拓己 , 越智 裕之

立命館大学大学院情報理工学研究科

木村 知也

概要：当研究室では，メタルフリンジキャパシタの一種である，Fishbone-in-Cage Capacitor（FiCC）と NMOS トランジスタを組み合わせ，フラッシュメモリ素子のダブルゲート構造を CMOS プ
ロセス互換で実現したメモリ素子を提案している．FiCC は，キャパシタ電極を内側と外側に分けた構造にすることで，一般的なメタルフリンジキャパシタに比べ，キャパシタ外のメタルとのクロストーク容量を約1/10 に抑えたものであり，ノイズにセンシティブなフローティング
ノードを内側電極に割り当てれば，多数の素子を高密度実装することが可能である．本試作チッ
プは，FiCC を用いた不揮発性メモリで1bit あたりのトランジスタ数をなるべく少なくした回路

設計期間：2人月以上，3人月未満 設計ツール：Cadence 社 Virtuoso，Mentor 社
Calibre，Synopsys 社 HSPICE（RF）， トランジスタ数：100～1,000 試作ラン：ローム CMOS 0.18μm 2.5mm 角チップ チップ種別：メCapacitor”, IPSJ T-SLDM, vol.16, pp.35-44, Feb. 2023.
モリ

B-3
Appendix

方式の TEG である．
参考文献：I. Tanaka, N. Miyagawa, T. Kimura, T. Imagawa, H. Ochi, “A CMOS-compatible Non-volatile Memory Element using Fishbone-in-cage

配線間容量を用いたハミング距離検出回路，ニューロン CMOS
インバータを用いた FGC 付き4入力可変論理回路，ハミング距離検出回路
東海大学総合科学技術研究所
東海大学情報通信学研究科

西口 大嗣
伊藤 祥磨 , 澤田 桐弥

概要：配線間容量を用いたハミング距離検出回路，ニューロン CMOS インバータを用いた FGC
付き4入力可変論理回路，ハミング距離検出回路を設計，試作した．ハミング距離検出回路は記憶データと検索データの排他的論理和の総和が任意で設定した参照距離以下であれば High を出力し，参照距離より大きければ Low が出力される．本試作ではこの回路が正常に動作しているかどうかを確認するために記憶データと検索データをともに外部から任意で設定できる入力信号とした．配線間容量を用いたハミング距離検出回路は回路の誤動作の原因となる配線間容量を積極的に利用することで配線に情報処理機能をもたせた回路であり，非常に少ない素子でハミング距離検出動作を実現している．FGC 付き4入力の可変論理回路は，制御信号を切り替えることで，AND，NOT，OR の基本論理
回路の動作だけでなく，XOR，XNOR を含む8種類の4入力対称論理機能を実現している．回路は温度変化等による CMOS インバータの
閾値変動の影響を受けないようにするための FGC（Floating-Gate Calibration）回路を持つ3つのニューロン CMOS により構成されている．
また，HSPICE シミュレーションによる動作検証を行い，チップを試作した．
設計期間：3人月以上，4人月未満 設計ツール：Cadence 社 Virtuoso，Mentor 社 Calibre，Cadence 社 QUANTUS，Synopsys 社 HSPICE（RF），
トランジスタ数：100～1,000

試作ラン：ローム CMOS 0.18μm 2.5mm 角チップ

チップ種別：その他

オンチップ発振回路の試作
東京電機大学大学院工学研究科電子システム工学専攻

原 航太

東京電機大学工学部電子システム工学科 小松 聡
概要：生体埋め込み機器や IoT デバイスなど，面積制約のある用途では水晶振動子の面積やコストが問題となっている．そのため，オンチップの発振回路が注目されているが，発振周波数
が電源電圧や温度に大きく依存することが問題となっている．今回のチップ試作では，温度変動や電源電圧変動に耐性のあるオンチップ発振回路の回路の試作を行った．温度変動に対しては，正と負の温度係数を用いて温度不感な回路とした．この際，実測した抵抗の温度係数を用いて設計を行った．電源電圧変動に対しては，ダイオード接続を用いた簡易な電圧源を用いる
ことで依存性を低減させることが可能となった．提案回路の有効性を確認するため，補償を行った回路と行っていない回路の二種類を試作した．
設計期間：0.5人月以上，1人月未満（RF）， トランジスタ数：100～1,000

設計ツール：Cadence 社 Virtuoso，Mentor 社 Calibre，Cadence 社 QUANTUS，Synopsys 社 HSPICE
試作ラン：ローム CMOS 0.18μm 2.5mm 角チップ チップ種別：TEG（特性評価回路など）

117

IoT のためのアナログ回路 TEG
広島工業大学工学部 / 電子情報工学科

升井 義博

概要：IoT の研究・開発・実用化に伴い，無線センサーネットワークの利用が開始されつつある．
最近の無線センサーネットワークでは信号通信用の配線だけでなく，電源配線の無線化もすすみつつある．特にセンサ系回路においてはアナログ回路の性能改善が重要である．そのような背景を受け，本試作ではエネルギーハーベストを電源とし，無線センサーネットワークでの利用を想定したアナログ要素回路の試作を行った．低電圧駆動，低消費電力というテーマで0.18μmCMOS プロセスを用いたアナログ回路 TEG として以下の回路を集積した．基準電圧生成
回路，照度センサ，温度センサ，電流センサ，連続時間型 ΔΣADC，無線インタフェース用コイ
ル，リアルタイムクロック生成回路等．その他として，FM 復調回路，D 級 AMP，LED 照明を利用した通信を想定した受信回路も集積した．
参考文献：Yoshihiro Masui, “A CMOS Temperature Sensor with On-chip Photovoltaic Cells, “ IEEJ TRANSACTIONS ON ELECTRICAL AND
設計期間：10人月以上 設計ツール：Cadence 社 Virtuoso，Mentor 社 Calibre，Cadence 社 QUANTUS，Cadence 社 Spectre， トランジスタ数：100,000～1,000,000 試作ラン：ローム CMOS 0.18μm

ELECTRONIC ENGINEERING, Volume 18, Issue 3, pp.401-407, 2023年3月 .

B-3
Appendix

2.5mm 角チップ

チップ種別：アナログ（PLL, A-D/DC-DC コンバータなど）

SFQ/CMOS ハイブリッド回路用低電力64-kb SRAM
横浜国立大学理工学府

弘中 祐樹 , 沈 泓翔 , 吉川 信行

概要：我々は半導体回路に代わる次世代回路として高速性，低消費電力性に優れた単一磁束量子（SFQ）論理回路の研究を行っている．だが，駆動力や集積度が低いという欠点があり，SFQ
回路単体での大規模回路作製は困難である．そこで高速性，低消費電力性に優れた SFQ 論理回路による演算回路と集積性に優れた CMOS 回路によるメモリを組み合わせる事によって高速読
み出し，かつ低消費電力が可能な SFQ/CMOS ハイブリッドメモリシステムを提案している．このチップにはプロセスの最小幅で設計した8T-SRAM セルで構成されるメモリアレイ（容量64kb），デコーダ，及び10個のコンパレータ型増幅器が実装されている．本試作チップでは，以前
までに用いていた差動増幅器の低温測定における動作の不安定性が問題視されたことから，コンパレータを用いた異なる構成の増幅器を新たに設計し，これを用いたチップを設計している．
設計期間：0.5人月以上，1人月未満 設計ツール：Cadence 社 Virtuoso，Mentor 社 Calibre，Cadence 社 QUANTUS，Synopsys 社 HSPICE（RF）， トランジスタ数：100,000～1,000,000

試作ラン：ローム CMOS 0.18μm 2.5mm 角チップ

チップ種別：メモリ

低温差動増幅器の特性評価用 TEG など
横浜国立大学理工学府

弘中 祐樹 , 沈 泓翔 , 吉川 信行

概要：我々は半導体回路に代わる次世代回路として高速性，低消費電力性に優れた単一磁束量子（SFQ）論理回路の研究を行っている．だが，駆動力や集積度が低いという欠点があり，SFQ
回路単体での大規模回路作製は困難である．そこで高速性，低消費電力性に優れた SFQ 論理回路による演算回路と集積性に優れた CMOS 回路によるメモリを組み合わせる事によって高速読
み出し，かつ低消費電力が可能な SFQ/CMOS ハイブリッドメモリシステムを提案している．本試作チップでは，SFQ/CMOS ハイブリッドメモリにおいて用いられるコンポーネントの一つである差動増幅器の TEG や，低温下における各種 NMOS/PMOS デバイスの直流特性評価に用いられる TEG，また単一磁束量子回路へのデータ出力に用いる DAC などを設計している．
設計期間：0.5人月以上，1人月未満 設計ツール：Cadence 社 Virtuoso，Mentor 社 Calibre，Cadence 社 QUANTUS，Synopsys 社 HSPICE（RF）， トランジスタ数：1,000～10,000118

試作ラン：ローム CMOS 0.18μm 2.5mm 角チップ

チップ種別：TEG（特性評価回路など）

熱電発電とバッテリーのハイブリッド電源用 DC/DC コンバータ
静岡大学工学部

丹沢 徹

概要：バッテリーと熱電発電素子（TEG）を備えてバッテリーの電力消費を抑制できる DC-DC
コンバータの回路システムを提案し，回路シミュレーション，実測によってその効果を検証した．現在，太陽光や熱などの自然環境に存在する微小なエネルギーを電力に変換して回路を動かすエネルギーハーベスティング（EH）という技術が IoT 用センサデバイスの電源供給手段として注目されている．EH では発電素子から得られる出力電圧が低いことや，環境に依存する技術であることから電力供給が安定しないためバッテリーとの併用が行われている．それにより，電力供給が安定するほかバッテリーそのものの電力消費を抑制することが出来る．本研究では後者のバッテリーの消費電力抑制に着目して進めている．DC-DC 降圧コンバータを0.18um CMOSで設計し，VBAT=1.5V のバッテリと VEH=1.2V, REH=1.2kΩ の熱電発電素子を使用し，負荷電流10-100μA の条件でバッテリ寿命を一桁延ばすことができることを確認した．
参考文献：Y. Sakamoto, T. Tanzawa, A Design of DC-DC Converter for Thermoelectric Energy Harvesting with Battery Backup, IEICE society conf.,
1,000

6-channel Analog Front-End for biomedical
signal accquisition
ホーチミン科学大学電子情報通信学部
電気通信大学情報理工学研究科

B-3
Appendix

設計期間：2人月以上，3人月未満 設計ツール：Cadence 社 Virtuoso，Mentor 社 Calibre， トランジスタ数：100～
試作ラン：ローム CMOS 0.18μm 2.5mm 角チップ チップ種別：アナログ（PLL, A-D/DC-DC コンバータなど）

C-12-1, Sep. 2021.

Le Duc-Hung

範 公可 , 石橋 孝一郎

概要：本設計は，低消費電力の神経記録システム向けに，電流 - 電圧変換，ゲイン調整，高入力インピーダンス，低ノイズ，広帯域が可能な analog front-end（AFE）を提示する．高入力イン
ピーダンスを実現するために，バッファまたは電流 - 電圧変換器として動作するように設定できるバッファチャンネルを，電極と AFE のメインアンプ段の間に配置した．バッファは，低ノイズと低消費電力を維持しながら，AFE 全体の高入力インピーダンスを得るために設計されている．第3段には，AFE 全体のゲインを調整するための programmable gain amplifier（PGA）を設計した．また，本設計では，6個の1チャンネル AFE からなる6チャンネル AFE を導入している．提案する AFE は CMOS180nm プロセスで設計され，0.5 Hz から2.3 kHz の広い周波数帯域で動作し，1.8 μVrms という低い入力参照ノイズと，
0.1 Hz という低ゲイン周波数において，100 dB 以上の最小 CMRR を実現した．
設計期間：2人月以上，3人月未満

設計ツール：Cadence 社 Virtuoso，Mentor 社 Calibre，Cadence 社 Spectre， トランジスタ数：10～100
チップ種別：アナログ（PLL, A-D/DC-DC コンバータなど）

試作ラン：ローム CMOS 0.18μm 2.5mm 角チップ

RFEH 電源電気通信大学情報理工学研究科 大原 晟弥 , 石橋 孝一郎 , 範 公可
概要：本試作では , RF エネルギーハーベスティング（RFEH）を行う電源回路を設計した . RFEHとは電波から電力を取り出す技術であり , IoT センサなどのバッテリーレス化を実現する . 設計
した電源回路は , 整流昇圧回路と LDO で大きく構成される . 回路動作としては , アンテナで受信した電波を整流昇圧回路で直流電圧に変換し , LDO で所望の電圧値に調整する . このときの周波数は920MHz であり , 所望の電圧値は1V である . パッケージ上での測定では , LDO の負荷側に抵抗（100kΩ）を挿入し , シグナルジェネレータから有線で正弦波を入力した . 本測定結果より ,入力電力を5.25dBm とした場合 , 整流昇圧回路から出力された直流電圧は1.2V であり , LDO から
は1V の電圧が出力された . よって , 設計した回路は正常に動作していることが確認された . しかし , 本測定環境は高周波測定という点でいくつかの改善点がある . 今後は , 試作したベアチップをマッチング回路と共にプリント基板上に実装し , 測定と評価を再度行っていく予定である .
設計期間：0.5人月以上，1人月未満 設計ツール：Cadence 社 GENUS，Cadence 社 Innovus，Cadence 社 Virtuoso，Mentor 社 Calibre，Synopsys
社 HSPICE（RF），Keysight 社 ADS， トランジスタ数：10～100 試作ラン：ローム CMOS 0.18μm 2.5mm 角チップ チップ種別：アナログ（PLL, A-D/DC-DC コンバータなど）

119温度特性向上を目的とした BGR 回路の設計とその評価 及び ΔΣ 変調器のループ遅延補償

高知工科大学工学部システム工学群
高知工科大学大学院基盤工学専攻
高知工科大学システム工学群

橘 昌良

林 竜史

平井 幸弥 , 永田 士竜

概要：ΔΣ 変調器は特有のオーバーサンプリングとノイズ整形性能により高精度な AD 変換が可能であるが , 素子の非線形性が SN 比の悪化や , 場合によっては不安定化の原因となる . 今回はループフィルタで生じる遅延に注目した . 遅延の原因となる不安定零点消去のための抵抗を追加し , 先行研究との比較を行った . 環境温度と電源電圧に依存しない回路である，バンドギャッ
プ基準電源（BGR）回路について，抵抗のパラメータを操作することで出力電圧を大きくした回路を作製した．また，抵抗のレイアウト設計においては素子ごとのばらつきを抑えるという観点から，できるだけ使用する抵抗を少なくするようにした．
設計期間：3人月以上，4人月未満 設計ツール：Cadence 社 Virtuoso，Mentor 社 Calibre，Synopsys 社 StarRC（XT），Synopsys 社 Hercules，Synopsys 社 HSPICE（RF）， トランジスタ数：100～1,000

B-3

試作ラン：ローム CMOS 0.18μm 2.5mm 角チップ

チップ種別：アナログ（PLL, A-D/DC-DC コンバータなど）

Appendix

遅延同期回路による多相クロック生成回路
慶應義塾大学理工学部

中野 誠彦 , 森 瑞紀 , 山切 紫雲

慶應義塾大学理工学研究科

山村 健太 , 渡邊 悠太

概要：放射線によるがん治療に対し，より非侵襲的であるとされる超音波を用いたがん治療の研究が進んでいる．より高い精度で焦点を定めるためにはチャネル数を増やす必要があるが，要求されるピン数やケーブルが増加する問題が生じる．そのため我々はトランスデューサを積層させ，全てオンチップでビームフォーマを実現することを目指している．今回の試作では，主に遅延同期回路（DLL）を設計した．入出力周波数は5MHz を想定しており，位相差にバリエーションを持たせるため30段の電流制限型インバータチェインを遅延線として設計した．試作チップの測定により機能検証を行う事はできたが，駆動力に難がある事など問題点もあったため，今後さらなる改良を続ける予定である．
設計期間：2人月以上，3人月未満 設計ツール：Cadence 社 Virtuoso，Mentor 社 Calibre，Cadence 社 QUANTUS，Cadence 社 Spectre，Synopsys
社 HSPICE（RF）， トランジスタ数：100～1,000 試作ラン：ローム CMOS 0.18μm 2.5mm 角チップ チップ種別：アナログ（PLL, A-D/
DC-DC コンバータなど）

アナログマルチプレクサ，クロック・バッファ東京理科大学理工学部電気電子情報工学科

楳田 洋太郎 , 高野 恭弥 , 畑田 修治郎

概要：近年の光ファイバ通信では信号の多値化が進んでおり，高速なディジタル・アナログ変換器（DAC）が求められている．RO1820_4の試作では，ディジタル信号処理とアナログ乗算を用いて DAC の帯域幅を3倍に拡大可能な DAC 帯域トリプラ技術の実現に向けて，アナログマル
チプレクサ（AMUX）を試作した．RO1821_4では，RO1820_4において試作した AMUX の再試作を行った．RO1821_1において再試作した単相差動変換器の実測評価結果が RO1820_4のもの
よりも良好であったため，AMUX の単相差動変換器も RO1821_1のものに差し替えた．また，
AMUX の変換利得の実測値が設計値と比べて小さい値であったため，その原因を調べるために
クロック・バッファ単体の評価回路を試作した．本試作では更に回路の修正を行い，更に部分
回路評価用回路を試作した．
設計期間：1人月以上，2人月未満 設計ツール：Cadence 社 Virtuoso，Mentor 社 Calibre，Cadence 社 Spectre，Keysight 社 ADS， トランジ
試作ラン：ローム CMOS 0.18μm 2.5mm 角チップ チップ種別：通信（RF 回路，ATM など）

スタ数：10～100120

60 GHz 帯フェーズドアレー送受信機用要素回路及び28GHz 帯増幅器の修正
東京理科大学理工学部電気電子情報工学科

楳田 洋太郎 , 高野 恭弥 , 菅野 素裕 , 別府 隼 ,八木 隼人
概要：RO1822_1の試作では，ローム社の0.18μm CMOS プロセスを用いて60GHz 帯フェーズド
アレー送受信機を実現するために必要な要素回路として，移相器と周波数3逓倍器の試作を行った．また，5G 向け送受信機実現するために必要な要素回路として28GHz 帯増幅器の試作を行った．移相器は中心周波数60GHz の変調信号の位相を変化させる回路であり，最大位相変化量の設計値はおよそ50度であった．また，周波数3逓倍器は20GHz から60 GHz の信号を生成する回路であるが，変換利得の設計値はおよそ -26dB であった．スプリアスとの電力比はおよそ20dBであった．28GHz 帯増幅器は中心周波数28GHz の変調信号を増幅する回路であるが，利得の設計値はおよそ11.9dB であり，帯域の設計値はおよそ2GHz であった．本試作では回路の軽微な修正を行った．
設計期間：2人月以上，3人月未満 設計ツール：Cadence 社 Virtuoso，Mentor 社 Calibre，Cadence 社 Spectre，Keysight 社 ADS， トランジ
スタ数：10～100 試作ラン：ローム CMOS 0.18μm 2.5mm 角チップ

チップ種別：通信（RF 回路，ATM など）

B-3

大阪工業大学大学院工学研究科
大阪工業大学工学部

電気電子機械工学専攻

電気電子システム工学科

信貴 政行 , 谷口 功祐 , 駒林 龍二

Appendix

電磁カップリングを考慮した相互干渉ノイズ検証用PLL 回路とエナジーハーベスト向け昇圧回路 TEG
吉村 勉

概要：位相同期回路の電磁カップリングによる注入現象および相互干渉を検証するためのテスト回路を設計した．一つは注入同期発振回路において，注入機構に電磁カップリングを適用した．そこで注入効率を高めるための共振作用の効果を確認する．さらに注入タイミングおよび強度依存を検証する．もうひとつは2つの PLL 間の相互干渉を検証するためのテスト回路で，一定の間隔で配置された2つの発振器の電磁カップリングによる相互干渉現象を観測する．さらに
上記テストチップで実装した電磁カップリング注入機構を本テスト回路にも実装し，相互注入による相互干渉の低減を検証する．また熱電発電を想定したエナジーハーベスト向け昇圧回路も実装した．特に発電素子のインピーダンスによる入力電圧の劣化を検出し，最低起電力時の動作マージンが向上するように昇圧回路の駆動力を調整する機構を実装した．実機測定によりその効果を検証する予定．
設計期間：3人月以上，4人月未満 設計ツール：Cadence 社 Virtuoso，Mentor 社 Calibre，Synopsys 社 StarRC（XT），Synopsys 社 Hercules，Synopsys 社 HSPICE（RF），Keysight 社 ADS， トランジスタ数：1,000～10,000 試作ラン：ローム CMOS 0.18μm 2.5mm 角チップ チッ
プ種別：TEG（特性評価回路など）

FiCC を用いた不揮発スタンダードセルメモリとフリップフロップその2
京都工芸繊維大学工芸科学研究科電子システム工学専攻

阿部 佑貴 , 小林 和淑

概要：6月にテープアウトしたその1では，不揮発メモリ内への書き込みに用いる CG 配線の長さのばらつきが大きく，メモリセル毎に保持時間のばらつきが大きくなった．この問題点を解消するために，CG 配線をメモリマクロの左右から供給するように改善を図った．チップ内に搭載した回路はその1とほぼ同じであり，4bit のラッチセル，8ビット16ワードと8ビット256ワー
ドのの FiCC を用いたスタンダードセルメモリ，不揮発フリップフロップを用いた16ビットカウンタを搭載した．チップは正常動作した．
参考文献：阿部 , 小林 , 塩見 , 越智 , “ 間欠動作を行う IoT 向けプロセッサに適した FiCC を用いた
不揮発ストレージセル ”, no.ICD2023-1, pp. 1-6, 電子情報通信学会技術報告（集積回路設計）（2023） 設計期間：0.1人月以上，0.5人月未満 設計ツール：Synopsys 社 DesignCompiler，Synopsys 社 ICCompiler，Cadence 社 Virtuoso，Mentor 社 Calibre， トランジスタ数：～10 試作ラン：ローム CMOS 0.18μm 2.5mm 角チップ チップ種別：メモリ

121

光受信用アナログフロントエンド回路 TEG8
岐阜大学大学院自然科学技術研究科
岐阜大学工学部

加藤 篤史 , 山田 拓磨

伊藤 大輔 , 中村 誠

概要：我々の研究グループでは，光パケット伝送用アナログフロントエンド回路の設計を行っている．光アクセス（FTTH）や光パケットルータでは，信号強度の異なるパケットデータの送受信を行うため，受信したパケットデータに高速応答可能なアナログフロントエンド回路が求められている．昨年度試作した複数速度に対応したパケットデータ対応可変利得増幅回路（VGA）について，改良試作を行った．特に，複数速度に対応するために帯域切替え機能を備えているが，これを制御するために通信速度判別回路を組み込んだ．通信速度判別回路の機能確認ができる回路 TEG も試作し，基本動作を確認した．速度の異なるパケット信号を入力し，高速信号入力と低速信号入力に応じて異なる判別信号を出力する基本動作とともに，入力信号に高速に応答可能なことも確認できた．今後，全体回路の詳細評価を行う予定である．

B-3
Appendix122

参考文献：加藤篤，湯浅貴文，石原駿輔，中村誠，伊藤大輔，“ 帯域切り替えによるトリプルレート対応低電力可変利得増幅器の検討 ”，
電子情報通信学会ソサイエティ大会，A-1-2，2021年9月． 設計期間：4人月以上，5人月未満 設計ツール：Cadence 社 Virtuoso，Mentor
社 Calibre，Synopsys 社 StarRC（XT），Synopsys 社 HSPICE（RF）， トランジスタ数：100～1,000 試作ラン：ローム CMOS 0.18μm 2.5mm
角チップ

チップ種別：通信（RF 回路，ATM など）

令和4年度度第3回ローム CMOS 0.18um 試作
無線通信回路 TEG
東京大学大学院情報理学系研究科

門本 淳一郎概要：近接場結合通信技術のユーザインタフェース応用に向けた基礎評価のための試作チップである．1mm 角のオンチップコイルと送受信回路が複数集積されており，製造後のダイシング
によりそれぞれが約1mm 角のタッチセンシング / データ通信インタフェースとして動作する．オ
ンチップコイルの電磁界シミュレーション，送受信回路の SPICE シミュレーションにより，1Gb/
s での半二重通信が可能であることを確認している．近接場の結合を利用することで高精度な距
離センシングと高速データ通信を同時に実現することができ，これを活用した小型なウェアラ
ブル / インプランタブルインタフェースの実現を目指している．本試作チップにおいては基本的な通信特性や距離センシング性能の測定が可能となっており，パッケージング材料の特性に試作ラン：ローム CMOS 0.18μm 2.5mm 角チップ

トランジスタ数：100～1,000

チップ種別：TEG（特性評価回路など）

B-3
Appendix

応じた，こうした性能指標の変化について初期的な評価を進める予定である．
設計期間：0.1人月以上，0.5人月未満 設計ツール：Cadence 社 Virtuoso，Mentor 社 Calibre，Synopsys 社 HSPICE（RF），Keysight 社 ADS，連続時間型デルタシグマ変調器の試作
東京電機大学工学部第二部
東京電機大学工学部

丸山 尚哉

小松 聡

概要：ウェアラブル機器に適したアナログデジタルコンバータとして高分解能であること , 低消費電力であること , 外部環境の変動に対してロバストであることが求められている . 現在は高分解能であるという点からデルタシグマ変調器が広く用いられている . 本研究では外部環境の変動として温度変動を取り上げ , デルタシグマ変調器の温度変動の評価を行うことを目的としている . そのため , 低消費電力に構成ができる連続時間型のデルタシグマ変調器のチップ試作を行った . このデルタシグマ変調器は OPAMP と受動素子で構成されたフィルタと , クロックに同期したコンパレータより構成されている . また , 温度変動による性能の変化を確認できるように ,チップには , 各回路単体での温度の変動を測定できるような TEG, 異なるコンパレータを用いたデルタシグマ変調器の試作も行っている . 今後は試作したチップに対して恒温器を用いて温度に対する連続時間型デルタシグマ変調器の温度特性の評価を行う予定である .
設計期間：0.5人月以上，1人月未満 設計ツール：Cadence 社 Virtuoso，Mentor 社 Calibre，Cadence 社 QUANTUS，Synopsys 社 HSPICE（RF）， トランジスタ数：100～1,000 試作ラン：ローム CMOS 0.18μm 2.5mm 角チップ チップ種別：アナログ（PLL, A-D/DC-DC コ
ンバータなど）2変数スパイキングカオスニューロン回路およびオペアンプ試作
東北大学電気通信研究所

織間 健守 , 辻 孟 , 石井 豪

概要：Izhikevich ニューロンモデルをエッジ学習 AI ハードウェアに応用するため，低消費電力かつ小型集積回路向けに改良した2変数スパイキングニューロンモデルを，カオス応答をも含む多様なスパイク発火特性が得られる集積回路として試作した．試作回路の実験により，regularspiking, burst spiking, chattering, fast spiking, chaotic spiking などの発火特性を確認した．さらに，これを時空間コンテキスト学習ニューラルネットワークに応用した．この際，ネットワークを構成するニューロンとしては regular spiking ニューロンの積分時定数を調整したニューロンを用いた．また，入力層ニューロンには chaotic spiking ニューロンを用いて，連続値入力をランダムなスパイク列へと変換した．この2変数スパイキングニューロン回路に加え，基本的なオペアンプ
回路を2種類集積回路化した．これらは，平均発火率を用いたカオス的リザバーニューラルネットワークに用いる予定であり，既にニュー
ラルネットワークエミュレータに組み込んで離散単語に式を行っている．加えて現在，試作回路の特性を評価中である．
参考文献：Satoshi Moriya, Hideaki Yamamoto, Shigeo Sato, Yasushi Yuminaka, Yoshihiko Horio, and Jordi Madrenas, “A fully analog CMOS
implementation of a two-variable spiking neuron in the subthreshold region and its network operation,” in Proceedings of International Joint Conference
on Neural Networks, #792（7 pages）, July 19-23, 2022.

設計期間：2人月以上，3人月未満 設計ツール：Cadence 社 Xcelium，Cadence 社
Virtuoso，Cadence 社 Spectre， トランジスタ数：10～100 試作ラン：ローム CMOS 0.18μm 2.5mm 角チップ チップ種別：その他

123

非同期型 Digital LDO ほか
電気通信大学情報理工学研究科

健斗 植田 , 範 公可 , 石橋 孝一郎

概要：非同期双方向信号パイプラインを用いた Digital LDO の設計を行った．この LDO はグロー
バルクロックを使った通常の Digital LDO に対し，グローバルクロックを必要とせず，低消費電流・高速動作が可能である．通常の Digital LDO は双方向シフトレジスタを用いてクロック信号に合わせて PMOS アレイのゲート信号を操作するが，この非同期型 Digital LDO は非同期双方向
信号パイプライン（BAWP）を用いている．これはグローバルクロックを必要としない双方向
シフトレジスタと考えることができる．BAWP は PMOS アレイのビット数分の非同期回路ユニッ
ト及び遅延素子で構成され，一つのユニットの処理が完了すると，前段のユニットに完了信号
を，次段のユニットに要求信号を，それぞれ出力する．この完了信号と要求信号を使うことにより，回路ユニットを局所的に動作させることができ，低消費電流を実現している．また，回路の動作速度は論理回路の遅延及び遅延素子に依存する．今回試作した DIgital LDO は電源電圧が0.5V でのみ動作を確認した．また，負荷電流を掃引したところ，0.4mA ～1.1mA

B-3の範囲で動作を確認した．
参考文献：Yu-Huei Lee, et al. “A Low Quiescent Current Asynchronous Digital-LDO With PLL-Modulated Fast-DVS Power Management in 40 nm

Appendix

社 HSPICE（RF）， トランジスタ数：10,000～100,000 試作ラン：ローム CMOS 0.18μm 2.5mm 角チップ チップ種別：アナログ（PLL,A-D/DC-DC コンバータなど）

SoC for MIPS Performance Improvement”. IEEE Journal of Solid-State Circuits, Vol. 48, No. 4, pp. 1018&#8211;1030, 2013. 設計期間：1人月以
上，2人月未満 設計ツール：Cadence 社 Xcelium，Cadence 社 GENUS，Cadence 社 Innovus，Cadence 社 Virtuoso，Mentor 社 Calibre，Synopsys

サイドチャネル攻撃評価用行列演算器
立命館大学理工学部

吉田 康太

概要：学習済み深層ニューラルネットワーク（DNN）モデルは重要な知的財産である．エッジ
デバイスで DNN モデルの推論を実行する場合，攻撃者はデバイスに物理的に接触し，様々な手法を用いてモデルパラメータを窃取しようとする．エッジデバイスでも推論処理を安全に実行できる耐タンパ推論チップの実現に向けて，サイドチャネル攻撃耐性を評価するためのテスト
チップを設計した．DNN モデルの推論演算の多くは行列演算で構成されるため，本試作では行列演算器として5×5のシストリックアレイおよび入出力を管理するシーケンサを実装した．演
算精度は8bit 整数の積和演算とした．これはエッジデバイスにおける DNN モデルの推論で多く利用されている精度である．本チップは外部からレジスタに行列の値を設定し，トリガを与えると演算が実行される．今後，本テストチップを動作させている際のサイドチャネル情報として電源電圧や漏洩電磁波を測定することにより，DNN の重みパラメータに関する情報漏洩の評価を行う．
設計期間：1人月以上，2人月未満 設計ツール：Synopsys 社 ICCompiler II，Mentor 社 Calibre， トランジスタ数：100,000～1,000,000 試
作ラン：ローム CMOS 0.18μm 2.5mm 角チップ チップ種別：演算回路（乗算器，除算器など）

電流制御発振器と周波数デジタル変換回路を用いた ADC
明治大学理工学研究科

関根 かをり , 安藤 夏輝

概要：低電圧・小面積 CMOS アナログ回路を設計することを根底に置き，評価に必要な回路の設計を行った．ポテンショスタットを使用した微弱な生体信号を扱う低消費電力動作・小面積化が電流制御発振器（CCO）と周波数デジタル変換回路（FDC）を接続した ADC を試作した．
CCO はリング発振器を内包する設計をとっており，インバータ部の段数が異なる設計を3種類比較することで発振周波数への影響を確認することが目的である．21段の設計では目標の発振周波数を得ることができなかったことから，寄生容量に着目して11段と3段の設計を新たに TEGとして試作した．また，過去の試作と同じ設計を載せることで，試作時期によるプロセスばら
つきによる比較を考慮した．これらの回路は測定器による動作確認を通して妥当性の評価を行っている．
設計期間：1人月以上，2人月未満 設計ツール：Cadence 社 Virtuoso，Cadence 社 Spectre， トランジスタ数：100～1,000 試作ラン：ローム CMOS 0.18μm 2.5mm 角チップ

124

チップ種別：TEG（特性評価回路など）

インピーダンス計測検証回路
静岡大学工学部

二川 雅登 , 藤園 幹樹 , 瀧本 荘平 , 藏本 隆矢

概要：計測対象の抵抗・容量を効率よく計測できる回路構成を目指し，設計をすすめている．計
測対象は土や水を想定しており，抵抗成分，容量成分共に大きなダイナミックレンジが必要となるため，それを補うための回路特性が必要となる．特に，高い抵抗成分の計測ではノイズの影響をうけるため，フィルタを組み込んだ回路の提案を行った．本試作において各部の動作検証を行い目的とする動作を確認することができた．増幅器について前回試作から改良を行い，動作周波数の拡大を果たすことができた．試作各部を統合させた本体回路を使い，土壌のインピー
ダンス計測が可能か検証するための準備を整えている．センサとしての動作確認・検証を行っているところである．
参考文献：R. Shigemasu, Y. Teraoka, S. Ota, H. Hirano, K. Yasutomi, S. Kawahito, M. Futagawa, “Development of a Current Injection&#8212;Type
Impedance Measurement System for Monitoring Soil Water Content and Ion Concentration”, Sensors, Vol.22, pp.1-20, 2022 設計期間：0.1人月未
満 設計ツール：Cadence 社 Virtuoso，Mentor 社 Calibre，Synopsys 社 HSPICE（RF）， トランジスタ数：10～100 試作ラン：ローム CMOS
0.18μm 2.5mm 角チップ

チップ種別：マイクロプロセッサ

B-3
Appendix

光受信用アナログフロントエンド回路 TEG9岐阜大学大学院自然科学技術研究科
岐阜大学工学部

山田 拓磨 , 泉 蓮

伊藤 大輔 , 中村 誠

概要：今後のさらなる情報トラフィック量の増加に対応するため，光通信システムの高速大容量化，長距離な伝送特性が求められている．そこで，アナログフロントエンド回路である TIA（Transimpedance Amplifier）の広帯域・低雑音特性が求められている．これまでの試作で，広帯域特性をもつ回路をベースとした，高利得化技術を検討してきた．今回の試作では，低雑音なMulti-Stage Stagger-Tuned Amplifier 回路をベースに高利得化技術と，ノイズキャンセリング技術を取り入れた広帯域・低雑音化を検討し試作を行った．高利得化技術では，前回試作で取り入れた電流注入とカスコードトランジスタに加え能動負荷による高利得化を追加することで開ルー
プ利得を向上させ，高利得かつ広帯域な特性を実現している．トランジスタを追加することで増加する雑音を抑制するため，出力段にPush-Pull 型ノイズキャンセル回路を追加し，低雑音特性を実現した．また，今後の試作に向けてインダクタ等のデバイス評価素子（TEG）の試作も行った．今後，試作 IC の詳細評価を行う予定である．
参考文献：[1] 山田拓磨 , 佐藤優杜 , 伊藤大輔 , 中村誠 , “CGFW 型広帯域 TIA の高利得化の検討 ,” 2021年電子情報通信学会ソサイエティ
大会 , A-1-4, 2021年9月 .

設計期間：4人月以上，5人月未満

設計ツール：Cadence 社 Virtuoso，Mentor 社 Calibre，Synopsys 社 StarRC
試作ラン：ローム CMOS 0.18μm 2.5mm 角チップ チップ種別：通（XT），Synopsys 社 HSPICE（RF）， トランジスタ数：100～1,000
信（RF 回路，ATM など）

125令和3年度第2回ルネサス CMOS 65nm 試作
多重化を用いない耐放射線フリップフロップ構造のソフトエラー率評価チップ
京都工芸繊維大学電子システム工学専攻

古田 潤 , 杉谷 昇太郎 , 小林 和淑

概要：集積回路の微細化により電源電圧やゲート容量が減少しており，回路の信頼性が低下している．本設計では，放射線によって引き起こされるソフトエラーに着目し，フリップフロップの回路全体を多重化を用いないエラー耐性向上方法の提案を行う．多数のフリッ
プフロップを実装し，シフトレジスタを構成することで，放射線によるフリップフロップの保持値の反転を測定する．設計した回路はガードゲート構造と呼ばれるローパスフィルタを内蔵しており，放射線によって一時的に反転した値を除去し，放射線耐性を向上させている．2023年3月に東北大学にて重イオンの照射による加速実験を行い，放射線耐性をを評価した．現在は測定結果の解析を行っている．
設計期間：0.5人月以上，1人月未満 設計ツール：Synopsys 社 ICCompiler，Cadence 社 Virtuoso，Mentor 社 Calibre，Synopsys 社 StarRC（XT），
Synopsys 社 HSPICE（RF）， トランジスタ数：1,000,000～10,000,000 試作ラン：CMOS SOTB 65nm 3mm 角 チップ種別：TEG（特性B-3

評価回路など）Appendix

超定電圧整流回路
金沢大学理工研究域

北川 章夫

概要：微小な振動を利用したエナジーハーベスティングを行うための電源回路を試作した．振動エネルギーを電気エネルギーに変換するため，磁歪振動発電デバイスを用いた．磁歪振動発電デバイスは，高変換効率であり，微弱な震動から電気エネルギーを取り出すことが可能である．圧電方式に比べると低出力インピーダンス（低出力電圧）であるため，低電圧で動作する微細な MOSFET との整合性がよい．しかし，市販の電源 IC や整流回路は，低電圧における電力損失が大きいため実用的ではない．このため，0.1V 以下の低電圧でも動作する理想的な昇圧整流回路を提案した．本試作では，整流動作の閾値電圧が約10mV，0.3V の入力電圧において，96% のエネル
ギー変換効率を達成した．また，逆方向電圧0.1V のとき，リーク電流が0.1uA 以下となるように回路の最適化を行った．試作チップの後段に DC-DC コンバータを接続し，3.3V の安定化出力が得られることを確認した．
参考文献：Puput Dani Prasetyo Adi, Yuyu Wahyu, Akio Kitagawa, Analyzes of Chirps Spread Spectrum of ES920LR LoRa? 920 MHz, 2022 11th
Electrical Power, Electronics, Communications, Controls and Informatics Seminar, pp.139-144, 23-25, 2022. 設計期間：0.5人月以上，1人月未満
設計ツール：Cadence 社 Virtuoso，Mentor 社 Calibre，Synopsys 社 HSPICE（RF）， トランジスタ数：10,000～100,000
SOTB 65nm 2mmx1.5mm チップ種別：アナログ（PLL, A-D/DC-DC コンバータなど）

試作ラン：CMOS

最小エネルギー点追跡チップ
京都大学大学院情報学研究科

園田 翔也

大阪大学大学院情報科学研究科

塩見 準

概要：与えられた動作速度を守りながら，消費エネルギーを最小化する電源電圧とバックゲート電圧の組みを最小エネルギー点（Minimum
Energy Point: MEP）と呼ぶ．MEP は DVFS（Dynamic Voltage and Frequency Scaling）と比べて静的な消費エネルギーを効率的に制御できる利点があるが，MEP の探索が複雑である課題がある．本試作では，MEP を追跡するために，サブスレッショルド電流を活用することで，温度およびリーク電流を動的にモニタする回路を試作した．集積回路の様々な稼働状況を再現するアレイ回路やメモリ回路（SRAM や
セルベースメモリ）も搭載している．シミュレーションレベルでは動作することを確認しており，今後実測により，モニタ回路を用いて，アレイ回路やメモリ回路の MEP を精度良く追跡できることを検証する予定である．
設計期間：1人月以上，2人月未満 設計ツール：Synopsys 社 DesignCompiler，Synopsys 社 ICCompiler，Cadence 社 Virtuoso，Mentor 社 Calibre，Synopsys 社 StarRC（XT），Synopsys 社 HSPICE（RF），Synopsys 社 PrimeTime， トランジスタ数：100,000～1,000,000 試作ラン：CMOS
SOTB 65nm 3mmx2mm

126

チップ種別：アナデジ混載

SERV
電気通信大学情報理工学研究科 NGUYEN KHAI-DUY, 範 公可 , 石橋 孝一郎
概要：This chip is a 2.0 x 1.5 mm2 chip packaged with the QFP160 socket. There are two core circuits in this chip: the SERV-SoC and the Leros SoC.
The processor’s Instruction Set Architecture (ISA) configuration of the SERV is RV32E, which only contains 16 registers in the register file. This design
focuses on optimizing space by taking a bit-serial approach with a trade-off in performance. All data processed and transmitted in the microprocessor isdone in serial form. The SoC is implemented with 4-KB of RAM. The peripherals include a Universal Asynchronous Receiver-Transmitter (UART)
module, some General-Purpose Input Outputs (GPIOs), a Serial Peripheral Interface (SPI) controller, and a Joint Test Action Group (JTAG) based debug
system. The SERV main program is stored in an external memory, so an SPI interface is implemented as a memory-mapped. An SPI programmer is also
used to access the peripherals directly. The SoC occupied an area of 309.8 317.7&#181;m (70k NAND2 gates-equivalent). For the chip measurement
results, under conditions with VBB = -0.8V, VDD = 0.29V, and a frequency of 10kHz, SERV-32E achieved the lowest energy per cycle with 2.32pJ/
cycle. The Leros SoC was designed around a 16-bit accumulator processor, which inherits an early days computer architecture design. Attached to the
SoC are several components, including two random memory blocks of 512-Byte and 1-KB, for data and memory storage. In addition, essential logics tocommunicate with sensors and communication devices are available such as GPIOs and SPI. Besides, its fabrication occupies 50&#181;m x
600&#181;m, with only 3.56% of that area being the processor and essential logic.
ンジスタ数：10,000～100,000

B-3
Appendix

設計ツール：Cadence 社 GENUS，Cadence 社 Innovus，Cadence 社 Virtuoso，Mentor 社 Calibre， トラ
試作ラン：CMOS SOTB 65nm 2mmx1.5mm チップ種別：マイクロプロセッサ

設計期間：1人月以上，2人月未満

制御スイッチ付きリングオシレータのフローティング対策を施した経年劣化評価試作チップ
富山県立大学工学部

電気電子工学科

岸田 亮

京都工芸繊維大学電子システム工学専攻

菊田 大輔 , 小林 和淑

概要：集積回路の微細化により経年劣化などの信頼性問題が顕在化しており，経年劣化の影響を評価することが重要となっている．本
チップに搭載した経年劣化評価回路では，制御スイッチを付けたインバータでリングオシレータを構成することで，経年劣化の影響をPMOS と NMOS で分離することや，経年劣化を抑制できる．従来設計した同構造のリングオシレータは，発振停止時に入力がフロー
ティングとなり，正確な測定値が得られなかった．本チップではプルアップ PMOS を用いてこのフローティング対策を行った．この対策により正確な測定値が得られるようになることを確認した．経年劣化が抑制できることも実測結果から明らかにした．
参考文献：菊田 , 岸田 , 小林 , “ 同一の回路構造のリングオシレータを用いた65nm FDSOI プロセスに発生する BTI 劣化の実測評価 ”,
VLD2022-73, pp. 1-6, 電子情報通信学会技術報告（VLSI 設計技術），2023/03.

設計期間：3人月以上，4人月未満

設計ツール：Cadence

社 Xcelium，Synopsys 社 ICCompiler，Cadence 社 Virtuoso，Mentor 社 Calibre，Synopsys 社 StarRC（XT），Synopsys 社 HSPICE（RF）， トラ
ンジスタ数：1,000,000～10,000,000 試作ラン：CMOS SOTB 65nm 3mmx2mm チップ種別：TEG（特性評価回路など）

127令和4年度第1回ルネサス CMOS 65nm 試作
SOTB 65nm プロセスを用いた位相同期回路の設計
芝浦工業大学システム理工学部

ニコデムス レディアン

概要：400MHz から1GHz までの周波数範囲で動作売る位相同期回路の試作を行った．本試作ではチャージポンプや電流制御遅延セルなどを用いたアナログ制御系の遅延同期回路を SOTB 65nm プロセスで実装した．従来のマスター・スレーブ型 D フリップフロップの代
わりに TSPC D フリップフロップを位相比較に使用し，応答時間の改善を図る．本試作では遅延同期回路単体の特性を評価するための回路の他に，設計した位相時回路を用いた4相クロック生成回路およびアナログスイッチを組み合わせた N-path フィルタを試作した．ア
ナログスイッチは帯域が1GHz, オン抵抗が約5Ω のものを設計した．スイッチオフ時の RF リークを減らすためにレイアウトを工夫した．
アナログスイッチの特性を評価するための TEG も含まれている．
設計期間：4人月以上，5人月未満 設計ツール：Cadence 社 Virtuoso，Mentor 社 Calibre， トランジスタ数：1,000～10,000
CMOS SOTB 65nm 2mmx1.5mm チップ種別：アナログ（PLL, A-D/DC-DC コンバータなど）

試作ラン：

B-3
Appendix

電力サイドチャネルを抑えたマイクロプロセッサ
東京工業大学 工学院・情報通信系
NSW 株式会社

原 祐子 , YANG Mingyu

恒松 裕朋 , 天木 真雄 , 菅原 康

概要：4 命令から成る独自の命令セットアーキテクチャのマイクロプロセッサをルネサス65nm SOTB を用いて試作した．命令セット
アーキテクチャは，減算，シフト，論理演算（AND または XOR）
，メモリアクセスから構成されており，RISC-V の小型プロセッサである Ibex よりも約1/4，ARM Cortex-M0よりも約1/3程度のトランジスタ数で実現でき，軽量暗号などのアルゴリズムは Ibex や Cortex-M0と同等のサイクル数で処理できる．Verilog HDL を用いた RTL 設計は当該研究室で行い，バックエンド設計は NSW 株式会社へ委託し実施
した．開発したプロセッサはこれまで FPGA 上で評価し，電力サイドチャネルを抑えることができることを確認していたため，今回 ASICを試作し，ASIC でも意図した効果を得られるかどうかを評価することが目的であった．3 月末にチップが完成し，現在，電力サイド
チャネルの評価を行っている段階である．
設計期間：6人月以上，7人月未満 設計ツール：Synopsys 社 DesignCompiler，Cadence SoC Encounter，Cadence NanoRoute，Mentor 社 Calibre，Synopsys 社 PrimeTime，Synopsys 社 Formality， トランジスタ数：10,000～100,000

試作ラン：CMOS SOTB 65nm 2mmx1.5mm チップ

種別：マイクロプロセッサ

サイドチャネル評価チップ
大阪大学大学院情報科学研究科

塩見 準

概要：電力解析や電磁波解析によるサイドチャネル攻撃（Side-Channel Attack: SCA）に耐性を有する回路を実現するため，サイドチャ
ネル評価を目的とした評価チップの設計を行った．具体的には，幅広く実用化されている共通鍵暗号である AES（Advanced Encryption
Standard）暗号の専用回路を設計し，この時間的な電力消費変動を平滑化する回路を設計した．また，極低電圧領域で稼働する1 kb（32b X 128 W）の6T SRAM（6 Transistor Static Random Access Memory）のアレイ回路を設計した．トランジスタレベル回路シミュレーショ
ンにおいては両回路ともにマクロレベルで期待通りの動作を確認している．2023年4月現在においては，測定環境のセットアップを行っており，環境の構築が完了次第，消費電力や漏えい電磁波等のサイドチャネル情報を含め，動作速度や消費エネルギーの評価に取りかかる予定である．
設計期間：1人月以上，2人月未満 設計ツール：Synopsys 社 DesignCompiler，Synopsys 社 ICCompiler，Cadence 社 Virtuoso，Mentor 社 Calibre，Synopsys 社 StarRC（XT），Synopsys 社 HSPICE（RF），Synopsys 社 PrimeTime，Cadence 社 NCVerilog， トランジスタ数：100,000～1,000,000
試作ラン：CMOS SOTB 65nm 3mm 角

128

チップ種別：アナログ / デジタル信号処理プロセッサ

Lightweigh crytography core
電気通信大学情報理工学研究科

Serrano Ronaldo, 範 公可 , 石橋 孝一郎

概要：本回路には，ASCON，Elephant，GIFT-COFB，Grain128-AEAD，ISAP，Photon-Beetle，Romulus，Sparkle，TinyJambu，Xoodyak という10個全ての NIST 軽量暗号標準化が含まれる．軽量暗号は，スマートカード，RFID タグ，センサーノードなど，電池寿命，メモリ，処理能力が限られたリソース制約のあるデバイスに不可欠である．このような機器において，従来の暗号アルゴリズムでは計算量が多すぎるため，最小限のメモリ使用量，ハードウェアの低コスト化に最適化された軽量暗号アルゴリズムが必要とされている．軽量暗号は，強力なセキュリティ保証を維持しながら，これらのデバイスを安全に使用出来るように脅威や攻撃から保護する．このチップにはOlinguito SoC というコアを搭載している．プロセッサの ISA 構成は RV32IMAC であり，SoC には4KB の RAM が実装され，システムバスには AHB-Lite，ペリフェラルバスには APB を採用した．周辺機器には，Universal Asynchronous Transmitter-Receiver（UART）モジュール，
複数の General Purpose Input Outputs（GPIOs），Serial Peripheral Interface（SPI）コントローラ，JTAG（Joint Test Action Group）に基づくデバッグシステムなどがある．ChaCha20 Embedded Hardware Encryption Accelerator も実装されている．Olinguito は，すべての軽暗号コアのコントローラとして機能する．本試作は，ASIC 上のすべての暗号コアの動作をテストすることを目的としており，各暗号コアは小面積，
低消費電力で実装することが出来た．

3次元積層チップの発熱温度解析に向けた改良チップ
芝浦工業大学理工学研究科
芝浦工業大学工学部

B-3
Appendix

設計ツール：Cadence 社 GENUS，Cadence 社 Innovus，Cadence 社 Virtuoso，Mentor 社 Calibre， トラ
ンジスタ数：100,000～1,000,000 試作ラン：CMOS SOTB 65nm 2mmx1.5mm チップ種別：マイクロプロセッサ

設計期間：1人月以上，2人月未満

王 松祥

宇佐美 公良概要：本チップは3次元積層チップの電力消費に伴う発熱と，チップ温度の過渡解析を目的としたチップである．消費電力量による発熱
温度差や，発熱回路の位置による温度上昇の差や温度分布の時間的変化を解析するため，16個の発熱回路と16個の温度モニタ回路を搭載している．これまでの試作 [1] では，発熱回路動作時に温度モニタ回路の動作に不具合が生じていた．具体的に , 積層する際に下段チップの表面が傷んだと思われる . そこで，今回は表面にポリイミド保護膜が付くルネサス65nm プロセスで設計した．また , 基板バイアス効
果を利用し，超低電圧において温度モニタの動作を確認することも期待する . 発熱回路には MOS のオン抵抗による電力消費を目的とした回路を搭載しており，入力信号によって稼働する回路数の制御が可能である．また，温度モニタ回路には , チップ上でリーク電流をモニタする回路を基に，温度変化に伴うリーク電流量の増減からチップ温度を測定する回路を搭載した．また，入出力ピン数削減のため，内部に2個の選択回路を搭載している．今回試作したチップの動作評価等は現在鋭意測定中である .
参考文献：[1] 堀米 , 宇佐美 ,”3次元積層 LSIの実チップ発熱・放熱時における温度の過渡解析と評価 ”, 信学技報 , vol. 118, no. 457, VLD2018107, pp. 85-90, 2019年2月 . 設計期間：2人月以上，3人月未満 設計ツール：Synopsys 社 DesignCompiler，Synopsys 社 ICCompiler，Cadence
社 Virtuoso，Mentor 社 Calibre，Synopsys 社 StarRC（XT），Synopsys 社 HSPICE（RF），Synopsys 社 Formality， トランジスタ数：100,000～
1,000,000 試作ラン：CMOS SOTB 65nm 3mm 角 チップ種別：TEG（特性評価回路など）

経年劣化の影響を評価するリングオシレータ
富山県立大学 工学部

岸田 亮

東京理科大学電気工学専攻

土屋 勇人

京都工芸繊維大学電子システム工学専攻

菊田 大輔 , 小林 和淑

概要：集積回路の微細化により経年劣化などの信頼性問題が顕在化しており，経年劣化の影響を評価することが重要となっている．本
チップではスターブ素子の接続を工夫することで経年劣化の発生と抑制を行えるリングオシレータを試作し，経年劣化の影響を詳細に評価する．スターブ素子を用いずにトライステート型のインバータを工夫したリングオシレータも試作し，同様の影響を評価する．本
チップは現在鋭意測定中であり，今後，実測評価結果を論文等で報告する予定である．本設計では回路の放射線耐性を評価するためのシフトレジスタも搭載しており，今後中性子線や重イオンを照射することでフリップフロップにおけるソフトエラー率の測定も行う予定である．
設計期間：4人月以上，5人月未満 設計ツール：Cadence 社 Xcelium，Synopsys 社 ICCompiler，Cadence 社 Virtuoso，Mentor 社 Calibre，Synopsys 社 StarRC（XT），Synopsys 社 HSPICE（RF）， トランジスタ数：1,000,000～10,000,000 試作ラン：CMOS SOTB 65nm 3mmx2mm
チップ種別：TEG（特性評価回路など）

129

C. Publication list
Converter,【原著論文】[1][2]

IEICE Transactions

on

Electronics,

E105-C, 521- 533, 2022.

Weiyu Zhou, Satoshi Ono, Koji Wada, “A Multi-Layer[9]

Hiroki Takayanagi,Runa Enosawa,Sumire Furuya,Kat-

SIW Resonator Loaded with Asymmetric E-Shapedsuyuki Morishita and Ken Saito, “Development ofSlot-Lines for a Miniaturized Tri-Band BPF with Low

neural networks integrated circuit driving electrostatic

Radiation Loss,” IEICE Transactions on Electronics,

motors for microrobot” Artificial Life and Robotics,

Vol.E105-C, No.7, pp.349-357(2022.07)

Volume 28, 192 - 198, 2023.2

Makoto Watanabe, Kiyoshi Kotani, and Yasuhiko Jim-

[10]

柴康太 , 小菅敦丈 , 濱田基嗣 , 黒田忠広 , “ 近接bo, “Macro modeling of liquid crystal cell using ma-

場無線接続技術を用いた三次元積層 SRAM,” エレC﻿chine learning method: reservoir computing approach,

クトロニクス実装学会誌 , vol. 25, no. 6, pp. 549-

Appendix“ Japanese Journal of Applied Physics 62, 027001

555, Sep. 2022.

(2023)pp. 027001-1 - 027001-10
[3]

[5]

[6]

munication Technologies! An Overview and Design

Tetsuya Iizuka “An Ultra-Compact Leaky Inte-

Guidelines, IEEE Transactions on Circuits and Systems

grate-and-Fire Neuron with Long and Tunable Time

I! Regular Papers (TCAS-I), vol. 69, no. 11, pp. 4317-

Constant Utilizing Pseudo Resistors for Spiking Neural

4330, Nov. 2022.

Japanese Journal of Applied Physics

Shuowei Li, Naoki Ojima, Zule Xu and Tetsuya Iizuka,

Collision-Avoiding RFID Employing Complementary“Analysis

MOSFET-Based

Pass-Transistor Adiabatic Logic With an Inductively

Gate-Voltage-Independent Capacitor,’’ Japanese Jour-

Connected External Antenna in 0.18-μm CMOS,

nal of Applied Physics (JJAP), vol. 61, no. 064501,

IEEE Solid-State Circuits Letters (SSC-L), vol. 5, pp.

May 2022.

268-271, Nov. 2022.

andSimulationofTetsuya Iizuka, Meikan Chin, Toru Nakura and Kuni-[13]

R. Sumikawa, K. Shiba, A. Kosuge, M. Hamada, andhiro Asada, “4-Cycle-Start-Up Reference-Clock-Less

T. Kuroda, 1.2 nJ/classification 2.4 mm2 asynchronous

Digital CDR Utilizing TDC-Based Initial Frequency

wired-logic DNN processor using synthesized nonlin-

Error Detection with Frequency Tracking Loop,’’ IE-

ear function blocks in 0.18 μm CMOS, Japanese

ICE Transactions on Electronics, vol. E105-C, no. 10,

Journal of Applied Physics (JJAP), vol. 62, no. SC, pp.

pp. 544 - 551, Oct. 2022.

SC1019, Jan. 2023.

Masaru Osada, Zule Xu, Ryoya Shibata and Tetsuya[14]

K. Shiba, M. Okada, A. Kosuge, M. Hamada, and T.

Iizuka, “Analysis of Offset Spurs in Phase-Locked-

Kuroda, “A 12.8-Gb/s 0.5-pJ/b Encoding-Less Induc-

Loops Employing Harmonic-Mixer-Based Feedback

tive Coupling Interface Achieving 111-GB/s/W

with Sample-and-Hold Operation,’’ IEEE Transac-

3D-Stacked SRAM in 7-nm FinFET,” IEEE Solid-State

tions on Circuits and Systems-I! Regular Papers, vol.

Circuits Letters (SSC-L), vol. 6, pp. 65-68, 2023.
[15]

Keisuke Kozu, Yuya Tanabe, Masato Kitakami and

Xiangyu Chen*, Zolboo Byambadorj*, Takeaki Yajima,

Kazuteru Namba, Low power neural network by re-Hisashi Inoue, Isao H. Inoue and Tetsuya Iizuka,

ducing SRAM operating voltage, IEEE Access, Vol.10,“CMOS-based area-and-power-efficient neuron andpp.116982-116986, Nov. 2022.

networks,’’130

S. Shibata, R. Miura, Y. Sawabe, K. Shiba, A. Kosuge,
M. Hamada, and T. Kuroda, A 5-GHz 0.15-mm2

synapse circuits for time-domain analog spiking neural

[8]

[12]

(JJAP), vol. 61, no. SC1051, May 2022.

69, no. 12, pp. 5072 - 5084, Dec. 2022.
[7]

A. Kosuge and T. Kuroda, Proximity Wireless Com-

Xiangyu Chen, Takeaki Yajima, Isao H. Inoue andNetworks,’’
[4]

[11]

Applied Physics Letters, 122, 074102,[16]

K. Iwashige, K. Toprasertpong, M. Takenaka, and S.
Takagi, “Effect of HfxZr1-xO2/Ge metal-ferroelec-

2023.

trics-insulator-semiconductor interfaces on polariza-

Kousuke Miyaji, Design and Integration of Be-tion reversal behavior,” Jpn. J. Appl. Phys., vol. 62,

yond-10MHz High Switching Frequency DC-DC

SC1093, 2023.

[17]R. Yoshizu, K. Sumita, K. Toprasertpong, M. Takena-

Photonic Integrated Circuits,” ECS Trans., vol. 109,ka, and S. Takagi, “Accurate evaluation of interface trap

no. 4, pp. 47 - 58, 2022 (invited).

density at InAs MOS interfaces by using C-V curves at[18]

ertpong, and Mitsuru Takenaka, “Extremely-thin bodySC1055. 2023.

GOI channel technology in nano-sheet FET era,” ECS

Y. Miyatake, K. Makino, J. Tominaga, N. Miyata, T.

Trans., vol. 109, no. 4, pp. 59 - 71, 2022 (invited).

[21]

Takenaka, and S. Takagi, “Reservoir computing on a

mid-infraredonsilicon platform with a ferroelectric field-effect transis-

Ge2Sb2Te3S2,” IEEE Trans. Electron Devices, vol. 70,

tor,” Communications Engineering, vol. 1, 21, August

no. 4, pp. 2106 - 2112, April 2023.

2022

opticalphase

shifterbased

T. Ochiai, T. Akazawa, Y. Miyatake, K. Sumita, S.

N. Sekine, K. Sumita, K. Toprasertpong, S. Takagi, andC﻿

Ohno, S. Monfray, F. Boeuf, K. Toprasertpong, S.

M. Takenaka, “Monolithic integration of electro-ab-

Takagi, and M. Takenaka, “Ultrahigh-responsivity

sorption modulators and photodetectors on III-V

waveguide-coupled optical power monitor for Si pho-

CMOS photonics platform by quantum well intermix-

tonic circuits operating at near-infrared wavelengths,”

ing,” Optics Express, vol. 30, no. 13, pp. 23318 -Nature Communications, vol. 13, 7443, 2022.

23329, June 2022.

K. Toprasertpong, M. Takenaka, and S. Takagi, “Break-

H. Tang, Q. Li, C.-P. Ho, J. Fujikata, M. Noguchi, S.

and improvement under bipolar stress,” Frontiers innaka, “Modulation bandwidth improvement of III-V/

Electronics, vol. 3, 1091343, 2022.

Si hybrid MOS optical modulator by reducing parasit-

K. Toprasertpong, M. Takenaka, and S. Takagi, “On

ic capacitance,” Optics Express, vol. 30, no. 13, pp.

the strong coupling of polarization and charge trapping

22848 - 22859, June 2022.
[30]

Ryuki Shigemasu, Yuki Teraoka, Satoshi Ota, Haru-

Overview of device operation and reliability,” Applied

toyo Hirano, Keita Yasutomi, Shoji Kawahito, Masato

Physics A, vol. 128, no. 12, pp. 1114, 2022.

Futagawa, Development of a Current Injection—Type

Y. Miyatake, C.-P. Ho, P. Pitchappa, R. Singh, K. Mak-

Impedance Measurement System for Monitoring Soilino, J. Tominaga, N. Miyata, T. Nakano, K. Toprasert-

Water Content and Ion Concentration, Sensors, vol.

pong, S. Takagi, and M. Takenaka, “Non-volatile

22, pp. 3509-1-20, 2022.
[31]

Y. Demura, T. Tanzawa, Design of Switched-Capacitor

operating at 2.3 µm,” Opt. Mater. Express, vol. 12, no.

DC-DC Voltage-Down Converters Driven by Highly12, pp. 4582 - 4593, 2022.

Resistive Energy Transducer, Electronics 11/12, 1874

K. Toprasertpong, M. Takenaka, and S. Takagi, “Mem-(2022)[32]

J. Kondo, T. Tanzawa, Pre-Emphasis Pulse Design for

alytical approach,” IEEE Trans. Electron Devices, vol.

Reducing Bit-Line Access Time in NAND Flash Mem-

69 no. 12, pp. 7113 - 7119, December 2022.

ory, Electronics 11/13 1926 (2022)

T. Akazawa, D. Wu, K. Sumita, N. Sekine, M. Okano,[33]

T. Nomura, T. Tanzawa, More Enhanced Swing Col-K. Toprasertpong, S. Takagi, and M. Takenaka,pitts Oscillators! A Circuit Analysis, Electronics ,“Low-Capacitance Ultrathin InGaAs Membrane Pho-

11/18, 2808 (2022)

todetector on Si Slot Waveguide Toward Receiverless

[25]

[29]

Takahashi, K. Toprasertpong, S. Takagi, and M. Take-ory window in ferroelectric field-effect transistors! An-

[24]

[28]

down-limited endurance in HZO FeFETs! Mechanism

compact optical phase shifter based on Ge2Sb2Te5[23]

K. Toprasertpong, E. Nako, Z. Wang, R. Nakane, M.

M. Takenaka, “Proposal of low-loss non-volatilein HfO2/Si-based ferroelectric field-effect transistors!

[22]

[27]

Appendix[20]

S. Takagi, C.-T. Chen, X. Han, K. Sumita, K. Topras-

low temperatures,” Jpn. J. Appl. Phys., vol. 62,

Nakano, M. Okano, K. Toprasertpong, S. Takagi, and

[19]

[26]

[34]

T. Hashimoto, T. Tanzawa, Design Space Exploration

System,” IEEE Trans. Electron Devices, vol. 69 no. 12,of Antenna Impedance and On-Chip Rectifier for Mi-

pp. 7184 - 7189, December 2022.

crowave Wireless Power Transfer, Electronics , 11/19,

M. Takenaka, Z. Zhao, C.-P. Ho, T. Fujigaki, T. Piyap-

3218 (2022)

atarakul, Y. Miyatake, R. Tanga, K. Toprasertpong, and
S. Takagi, “Ge-on-insulator Platform for Mid-infrared[35]

K. Nono, T. Tanzawa, One-Dimensional Maximum
Power Point Tracking Design of Switched-Capacitor

131

[36]

[37]

C﻿

[38]

Appendix[39]

Charge Pumps for Thermoelectric Energy Harvesting,

NEERING, Volume 18, Issue 3, pp.401-407, 2023年

Electronics, 12(5), 1203, 2023.

3月.

T. Hashimoto, T. Tanzawa, A －31.7 dBm Sensitivity

less Gates for RSFQ Bit-Parallel Processor,’ IEICE

Wireless Power Transfer, Electronics , 12(6), 1400

Trans. Electronics, vol. E105-C, no. 6, pp. 245-250,(2023)

June 2022.

M. Fang and T. Yoshimasu, “An Ultra-Low-Power Ocage-Controlled Novel Varactor,” IEEE Trans. on Cir-

ZnO-based transparent materials as recording elec-

cuits and Systems I, Regular papers, vol. 69, no. 12,

trodes for neural probes in optogenetics”, Journal of

pp.4751-4760, Dec. 2022.

Vacuum Science & Technology, August 2022

N. Sega, Y. Somei, H. Shimada, and Y. Mizugaki, Opbased on a binary split-confluence configuration, Jour-umi Fukushima, Koji Kiyoyama, and Tetsu Tanaka,

nal of Physics! Conference Series, vol. 2323, 012033 (7“3D-stacked retinal prosthesis chip with binary image

pages), August, 2022.

capture and edge detection functions for human visual

Y. Mizugaki, N. Sega, and H. Shimada, 100 GHz op-

restoration”, IEICE Electronics Express, December

eration of a 4-bit single-flux-quantum pulse-frequency

2022
[48]

Hisashi Kino, Takafumi Fukushima and Tetsu Tanaka,

ICE Electronics Express (ELEX), vol. 19, no. 12,“Enhancement of carrier mobility in metal-oxide semi-

20220194 (4 pages), June, 2022.

conductor field-effect transistors using negative ther-K. Sato, N. Sega, Y. Somei, H. Shimada, T. Onomi,

mal expansion gate electrodes”, Applied Physics Ex-

and Y. Mizugaki, Evaluation of True Random Number

press, November 2022
[49]

Yuki Susumago, Chang Liu, Tadaaki Hoshi, Jiayi Shen,

Circuits, IEICE Transactions on Electronics, vol.

Atsushi Shinoda, Hisashi Kino, Tetsu Tanaka, Takafu-

E105-C, no. 6, pp. 296-299, June, 2022.

mi Fukushima, “Room-Temperature Direct Cu

M. Hashimoto, X. Bai, N. Banno, M. Tada, T. Saka-

Semi-Additive Plating (SAP) Bonding for Chip-on-

moto, J. Yu, R. Doi, H. Onodera, T. Imagawa, H.

Wafer 3D Heterogenous Integration with μLED”,

Ochi, K. Wakabayashi, Y. Mitsuyama, and T. Sugi-

IEEE Electron Device Letters, January 2023
[50]

Hiromichi Wakebe, Yuki Susumago, Takafumi Fukushi-

grammability Enabling Energy-Efficient Near-Memo-ma, and Tetsu Tanaka, “Gapless Chip-in-Carrier Integra-

ry Parallel Computation, Japanese Journal of Appliedtion and Injectable Ag/AgCl-EpoxyReference Electrode forPhysics, 61(SM0804), October 2022.

Bilayer Lipid Membrane Sensor, IEEJ Transactions on

H. Suzuki et al., Precision beam telescope based on

Electrical and Electronic Engineering（共通英文論文誌

SOI pixel sensor technology for electrons in the energy（TEEE E））
，Mar. 2023
[51]

Akiyoshi Tanaka, Guowei Chen, and Kiichi Niitsu, “A

10, Oct. 2022, doi.org/10.1093/ptep/ptac124

4.5-mW 22-nm CMOS Label-Free Frequency-Shift

Yoshihiro Masui, Inverter Based Ultra-Low Power De-

3×3×2 3D Biosensor Array Using Vertically-Stacked

modulation Circuit for AM Receivers, IEEJ TRANS-

60-GHz LC Oscillators”, IEEE Transactions on Cir-ACTIONS ONELECTRICAL AND ELECTRONIC

cuits and Systems II! Express Briefs, vol. 69, no. 10, pp.

ENGINEERING, Volume 18, Issue 1, pp.51-57,

4078-4082, Oct. 2022.
[52]

J. Ye, M. Yanagisawa, Y. Shi, Scalable Hardware Effi-

Yoshihiro Masui, A CMOS Temperature Sensor withcient Architecture for Parallel FIR Filters with Sym-

On-chip Photovoltaic Cells, IEEJ TRANSACTIONS

metric Coefficients, Electronics, vol. 11, no. 20, 2022.

ON ELECTRICAL AND ELECTRONIC ENGI-132

Yaogan Liang, Bang Du, Kohei Nakamura, Shengwei
Wang, Bunta Inoue, Yuta Aruga, Hisashi Kino, Takaf-

2023年1月.
[44]

[47]

eration of a 4-bit RSFQ digital-to-analog converter

range of sub-GeV to GeV, PTEP, Volume 2022, Issue[43]

Yuki Miwa, Hisashi Kino, Takafumi Fukushima, andTetsu Tanaka, “Electrochemical characterization of

bayashi, Via-Switch FPGA with Transistor-Free Pro-

[42]

[46]

tave-Tuning VCO IC With a Single Analog Volt-

Generator Utilizing Timing Jitters in RSFQ Logic[41]

T. Kawaguchi and N. Takagi! ‘32-Bit ALU with Clock-

0.011 mm2 CMOS On-Chip Rectifier for Microwave

modulator designed for bipolar D/A conversion, IE-

[40]

[45]

[53]

J. Ye, M. Yanagisawa, Y. Shi, Dataflow Optimization

[54]through Exploring Single-Layer and Inter-Layer DataNuma, D. Kanemoto, T. Hirose, “Fully-integrated

Reuse in Memory-Constrained Accelerators, Electron-switched-capacitor voltage boost converter with digital

ics, vol. 11, no. 15, 2022.

maximum power point tracking for low-voltage energy

Mamoru Ugajin, Yuya Kakei, Nobuyuki Itoh,A study

harvesting”, Jpn. J. Appl. Phys. 62, SC1071-1-

of phase-adjusting architectures for low-phase-noise

SC1071-9, 2023.

quadrature voltage-controlled oscillators, IEICE Trans-

[55]

[57]

actions on Electronics, Vol. E106C (No.2), pp. 59-66,

Takuya Saraya, Toshiro Hiramoto, Takanori Takahashi,

2023年02月

Mutsunori Uenuma, Yukiharu Uraoka, Masaharu Ko-

阿武宏明，橋國克明，スクッテルダイトCoSb3の電bayashi, A 3D Vertical-Channel Ferroelectric/An-子構造と輸送特性 , 山陽小野田市立山口東京理

ti-Ferroelectric FET With Indium Oxide, IEEE Elec-

科大学紀要，第6号，pp.23-30, 2023年3月．

tron Device Letters 43(8) 1227-1230 2022年6月20日

T. Yoshimura, “Self-Coupling and Mutual Pulling in

Masaharu Kobayashi, Jixuan Wu, Yoshiki Sawabe,C﻿Phase-Locked Loops,” IEEE Transactions on Circuits

Saraya Takuya, Toshiro Hiramoto, Mesoscopic-scale

and Systems I, vol. 69, No. 8, pp.3260 - 3271, August

grain formation in HfO2-based ferroelectric thin films

2022.

and its impact on electrical characteristics, Nano Con-

栗原拓矢 , 松谷康之，MASH 接続 swing-suppres-vergence 9(1) 2022年11月12日

sion ΔΣA/D 変換方式による低電圧高次 ΔΣA/D 変[58]eling of oxide-semiconductor channel antiferroelectric

K. Kawahara, J. Sawada, T. Kamo, Y. Umeda, K.

FETs using half-loop hysteresis for memory operation,

Takano, and S. Hara, “Bandwidth Tripler! Broadband

Japanese Journal of Applied Physics 62 SC1024 2023

Signal Generation With an Image-Rejection Analog

年1月18日[66]

Natchanai Roongmuanpha, Nutcha Likhitkitwoera-

actions on Microwave Theory and Techniques, Julykul, Masaaki Fukuhara, Worapong Tangsrirat, Single

2022.

VDGA-Based Mixed-Mode Electronically Tunable

Hiroki Sonoda, Ryo Kasai, Daisuke Tanaka, Yoshihide

First-Order Universal Filter, Sensors, Vol. 23, No. 5,

Murakami, Kyoshi Mihara, Yuuki Araga, Naoya Wata-

pp. 2759, March 2023
[67]

Yagi, Nishiguchi, Yamada, Yamamoto, Fukuhara, Ca-

Miki, Makoto Nagata, In-Place Evaluation of Powering

pacitances Design Method of the Main Neuron CMOS

and Signaling Within Fan-Out Multiple IC Chip

Inverter of a 4-Input Variable Logic Circuit with FG

Packaging, in IEEE Transactions on Components,

Calibration, ICIC Express Letters, Vol. 16, No. 7, pp.

Packaging and Manufacturing Technology, vol. 12, no.

741-748, July 2022
[68]

Yamada, Fukuhara, “Analog CMOS Implementation

Kazuki Monta, Leonidas Kataselas, Ferenc Fodor,of Ising-Based Traffic Lights Control Unit”, ICIC Ex-

Takuji Miki, Alkis Hatzopoulos, Makoto Nagata, Erikpress Letters, Part B! Applications, Vol. 13, No. 6, pp.

Jan Marinissen, Testing Embedded Toggle Generation

581-587, June 2022

Through On-Chip IR Drop Measurements, in IEEE

[69]

西口，福原，矢原，藤本，” 配線間容量を利用しDesign & Test, vol. 39, no. 5, pp. 79-87, Oct. 2022.

たニューロン電子回路と可変論理回路への応用”，

R. Matsuzuka, S. Kanzaki, K. Matsumoto, N. Kuroki,

電子情報通信学会論文誌 C，Vol. J105-C，No. 4，

M. Numa, D. Kanemoto, T. Hirose, “Switched-capac-

pp. 129-130，2022年4月

itor voltage buck converter with variable step-down[62]

Xingyu Huang, Yuki Itoya, Zhuo Li, Takuya Saraya,（2023年4月）

7, pp. 1140-1149, Jul. 2022.

[61]

[65]

Toshiro Hiramoto, Masaharu Kobayashi, Device mod-nabe, Haruo Shimamoto, Katsuya Kikuchi, Takuji

[60]

[64]

換回路の検討電気学会論文誌 C,IEEJ Transactions

Multiplexer for Fiber Optic Transmitters,” IEEE Trans-[59]

Zhuo Li, Jixuan Wu, Xiaoran Mei, Xingyu Huang,

Appendix

[56]

[63]

[70]

西口，福原，矢原，藤本，“ニューロン電子回路

and switching frequency controllers for low-power andによる高速ハミング距離検出回路の提案とチップ評

high-efficiency IoT devices,” Jpn. J. Appl. Phys. 62,

価 ” ，東海大学紀要 情報通信学部，Vol. 15, No.

SC1082-1-SC1082-7, 2023.

2，pp. 7-10，2022年9月

K. Matsumoto, R. Ikeda, H. Sebe, N. Kuroki, M.

[71]

S. Hara, R. Dong, S. Lee, K. Takano, N. Toshida, A.

133

[72]

Kasamatsu, K. Sakakibara, T. Yoshida, S. Amakawa, M.

with CMOS Smart Electrodes Fabricated on Parylene

Fujishima, “A 76-Gbit/s 265-GHz CMOS receiver

C Thin-film and Bioceramic Substrate Japanese Jour-with WR-3.4 waveguide interface,” in IEEE Journal ofnal of Applied Physics, vol.62, no.SC1022, pp.1-7,

Solid-State Circuits, Jul 19 2022,

2023.1.18.doi!10.35848/1347-4065/acaca5

Latiful Akbar, Virgil Christian Garcia Castillo, Joshua[78]

Kyosuke Naganuma, Yasumi Ohta, Takaaki E. Muraka-

Philippe, Olorocisimo, Yasumi Ohta, Mamiko Kawaha-mi, Ryoma Okada, Mark Christian Guinto, Hironarira, Hironari Takehara, Makito Haruta, Hiroyuki Tashi-

Takehara, Makito Haruta, Hiroyuki Tashiro, Kiyotaka

ro, Kiyotaka Sasagawa, Masahiro Ohsawa, Yasemin M.

Sasagawa, Yoshinori Sunaga, Yasemin M. Akay, Metin

Akay, Metin Akay, Jun Ohta Multi-Region Microdial-

Akay, Jun Ohta Multifunctional Implantable Device

ysis Imaging Platform Revealed DorsalRaphe Nucleus

for Simultaneous Optical and Electrophysiological

Calcium Signaling and Serotonin Dynamicsduring

Measurements Sensors and Materials, vol.34, no.4,

C﻿

Nociceptive Pain International Journal of Molecularpp.1561-1575, 2022.4.26.doi!10.18494/SAM3710

Appendix

Sciences, vol.24, no.7, pp.6654, 2023.4.3.doi!10.3390/[73]

Ueno, and Naofumi Homma, “ELM! A Low-Latency

Kiyotaka Sasagawa, Ryoma Okada, Makito Haruta,

and Scalable Memory Encryption Scheme,” IEEE

Hironari Takehara, Hiroyuki Tashiro, Jun Ohta Reflec-

Transactions on Information Forensics and Security,

tive high-sensitivity polarization changeimaging using

DOI!10.1109/TIFS.2022.3188146, 2022.

no.14,

pp.758-768,

Y. Nakanishi, K. Sasagawa*, R. Siwadamrongpong, K.

actions on Circuits and Systems II! Express briefs,

Shodo, Y. Terasawa, H. Takehara, M. Haruta, H.

DOI!10.1109/TCSII.2022.3185632, 2022.
[81]

Ippei Tanaka, Naoyuki Miyagawa, Tomoya Kimura,for distributed multichip retinal prosthesis capable ofTakashi Imagawa, Hiroyuki Ochi, A CMOS-compati-

high-rate stimulation,” Jpn. J. Appl. Phys., vol. 62, no.

ble Non-volatile Memory Element using Fishbone-in-

SC, SC1077, Feb. 2023. doi!10.35848/1347-4065/

cage Capacitor, IPSJ Transactions on System and LSI

acb77dDesign Methodology, vol.16, pp.35 - 44, Feb. 2023.

Ryoma Okada, Kiyotaka Sasagawa, Maya Mizuno,[82]

T. Sugiura, H. Miura, N. Nakano, “High-Temperature

Hironari Takehara, Makito Haruta, Hiroyuki Tashiro,

Operational Piezoresistive Pressure Sensor on Standard

Jun Ohta Improvement of on-pixel polarizer with 0.35

CMOS Process,” IEEE Transactions on Circuits andμm CMOS process for electro-optic imaging systems

Systems II! Express Briefs (IEEE T-CAS2) Vol.70,

Japanese Journal of Applied Physics, vol.62, no.

Iss.2, pp.726-730, Feb. 2023.
[83]

T. Sugiura, S. Yamakiri, N. Nakano, “Germanium-

acb0daand Silicon- Nano-Transistor Designs by Electrical and

T. Treepetchkul, R. Siwadamrongpong, R. R. P. Tan,

Thermal Self-Consistent Analysis,” IEEE Transactions

H. Takehara, M. Haruta, H. Tashiro, K. Sasagawa*, J.

on Computer-Aided-Design of Integrated Circuits andOhta, “A dual-mode miniature wireless system for

Systems (IEEE T-CAD) (EarlyAccess)[84]

T. Sugiura, H. Miura, N. Nakano, “On-Chip Carri-

Appl. Phys., vol. 62, no. SC, SC1037, Jan. 2023 .

er-Selective Contact Photovoltaic Cell,” IEEE Transac-

doi!10.35848/1347-4065/acb05f

tions on Electron Devices (IEEE T-ED) Vol.70, Iss.4,

Pan Kaige, Hagiwara Takanori, Tso Kuang-chih, Si-

pp.1728-1732, Apr. 2023.

wadamrongpong Ronnakorn, Akbar Latiful, Nakano

134“AES S-Box Hardware with Efficiency Improvement
Based on Linear Mapping Optimization,” IEEE Trans-lensless CMOS-based bioimaging devices,” Jpn. J.

[77]

Ayano Nakashima, Rei Ueno, and Naofumi Homma,

CON.485650

SC1052, pp.1-7, 2023.2.6.doi!10.35848/1347-4065/
[76]

[80]

2023.3.23.doi!10.1364/OPT-Tashiro, J. Ohta, “Implantable AC-driven CMOS chip[75]

Akiko Inoue, Kazuhiko Minematsu, Maya Oda, Rei

ijms24076654

a dual polarizer structure Optics Continuum, vol.2,

[74]

[79]

[85]

T. Sugiura, H. Miura, N. Nakano, “Double-Ring

Yukari, Kono Takuro, Yasuo Terasawa, Haruta Makito,

Shaded-Contact Photovoltaic Cell Designed on Stan-

Takehara Hironari, Tashiro Hiroyuki, Sasagawa Kiyo-

dard CMOS Process,” IEEE Electron Device Letters

taka, Wu Pu-Wei, Ohta Jun A Flexible Retinal Device(IEEE EDL) (EarlyAccess)[86]U. Farooq, M. Mori, K. Maezawa, Experimental char-to, K. Mieda, S. Yonemura, T. Ishida, Y. Arai, I. Kura-

acterization of resonant tunneling chaos generator cir-chi. J. Astron. Telesc. Instrum. Syst. 8 (2), 026007

cuits in microwave frequency range, IEICE Transac-(2022)

tions on electronics, DOI ! https!//doi.org/10.1587/
[87]

[88]

pixel sensors, K. Hagino, M. Hayashida, T. Kohmura,Hang Yin, Takeaki Yajima, Self-synchronized Rectifier

T. Doi, S. Tsunomachi, M. Kitajima, T. G. Tsuru, H.

with Phase Information Extracted from Vibration En-

Uchida, K. Kayama, K. Mori, A. Takeda, Y. Nishioka,

ergy Harvester. Sensors and Materials vol.34, pp1899-

M. Yukumoto, K. Mieda, S. Yonemura, T. Ishida, T.

1907, 2022.

Tanaka, Y. Arai, I. Kurachi, H. Kitamura, S. Kawahito,

D-X. Lioe, Y. Fukushi, M. Hakamata, M. Niwayama,

K. Yasutomi, J. Astron. Telesc. Instrum. Syst. 8(4),K. Mars, K. Yasutomi,A CMOS Lock-in Pixel Image

046001 (2022)“Design improvement and characterization of SOI-C﻿solved Near-Infrared Spectroscopy IEEE Transactions

based silicon-photomultiplier prototype”, K. Shima-

on Electron Devices

zoe, C. Kim, H. Takahashi, Y. Arai, Nuclear Inst. andShukri Bin Korakkottil Kunhi Mohd, D-Xing Lioe , K.

Methods in Physics Research, A 1047 (2023) 167902.

Appendix

Yasutomi , K. Kagawa, M. Hashimoto, S. Kawahito A

[90]

[96]

[97]

tecture and IDE, Morihiro KUGA, Qian ZHAO, Yuya

Stimulated Raman Scattering Signal Detection Elec-

NAKAZATO,

tronics

IIDA, IEICE Trans, Vol.E106-A No.3 pp.560-574,

Takuya Kojima, Hayate Okuhara, Masaaki Kondo,

2023/03[98]

Masahiro

Tomoaki Banno, Shuhei Tsuruhara, Yu Seikoba, Ryo-Vol. 43, no. 1, pp. 49-57, Jan.-Feb. 2023. DOI!

Kita, Ko Suzuki, Yuki Yagi, Yuki Kondo, Rika Numa-

10.1109/MM.2022.3226739.

no, Kowa Koida, and Takeshi Kawano,Nanonee-

Yuki Hironaka, Takuya Hosoya, Yuki Yamanashi,

dle-Electrode Devices for In Vivo Recording of Extra-

Nobuyuki

cellular Action Potentials,ACS Nano 2022 16 (7),

Yoshikawa,“Demonstration

of

Sin-

Appl. Supercond., vol. 32, 2022, 1301305.

10692-10700. DOI! 10.1021/acsnano.2c02399[99]

Hiroki Yasunaga, Hibiki Takeuchi, Koyo Mizuguchi,
Atsushi Nishikawa, Alexander Loesing, Mikiko Ishika-

AYALA,

wa, Chikako Kamiyoshihara, Susumu Setogawa, No-

Nobuyuki YOSHIKAWA, “A 16-Bit Parallel Prefix

riaki Ohkawa, and Hiroto Sekiguchi, MicroLED neu-

Carry Look-Ahead Kogge-Stone Adder Implemented

ral probe for effective in vivo optogenetic stimulation,

in Adiabatic Quantum-Flux-Parametron Logic,” IE-

Opt. Express 30, 40292-40305 (2022).

Tomoyuki

TANAKA,

Christopher

L.

ICE Trans. Electron., vol. E105.C Issue 6, 2022, pp.

[94]

AMAGASAKI,

hei Tonai, Koji Yamashita, Shinnosuke Idogawa, Yuto

CMOS Decoders for Reconfiguration,” IEEE Trans.

[93]

Motoki

Method Towards Low-Power CGRAs”, IEEE Micro,

gle-Flux-Quantum 64-B Lookup Table With Cryo-[92]

An eFPGA Generation Suite with Customizable Archi-

CMOS Double-Demodulation Lock-in Amplifier for

Hideharu Amano, “A Scalable Body Bias Optimization[91]

Single event tolerance of X-ray silicon-on-insulatortransele.2022ECP5037.

Sensor with Multi-Simultaneous-Gate for Time-Re-

[89]

[95]

[100] Susumu Setogawa, Ryota Kanda, Shuto Tada, Takuya

270-276.

Hikima, Yoshito Saitoh, Mikiko Ishikawa, Satoshi Na-

Taiki Yamae, Naoki Takeuchi, Nobuyuki Yoshikawa,kada, Fumiko Seki, Keigo Hikishima, Hideyuki Mat-

“An Adiabatic Quantum-Flux-Parametron 8-bit Rip-sumoto, Kenji Mizuseki, Osamu Fukayama, Makoto

ple Carry Adder Using Delay-Line Clocking,” IEEE

Osanai, Hiroto Sekiguchi, Noriaki Ohkawa, A novel

Trans. Appl. Supercond., vol. 33, 2023, 1300704.

micro-ECoG recording method for recording multi-“X-ray Radiation Damage Effects on Double-SOI

sensory neural activity from the parietal to temporal

Pixel Detectors for the Future Astronomical Satellite,

cortices in mice, bioRxiv 2022.10.01.510247; doi!

M. Kitajima, K. Hagino, T. Kohmura, M. Hayashida,

10.1101/2022.10.01.510247.

K. Oono, K. Negishi, K. Yarita, T. Doi, S. Tsunomachi,[101] N. Niwa, H. Amano, and M. Koibuchi, “Boosting theT. G. Tsuru, H. Uchida, K. Kayama, R. Kodama, T.

performance of interconnection networks by selective

Tanaka, K. Mori, A. Takeda, Y. Nishioka, M. Yukumo-

data compression,” IEICE Transactions on Informa-135

tion and Systems, vol.E105-D, no.12, 2022.

[109] Kaito Kuroki, Arisa Kimura, Kenji Hirakawa, Masayu-[102] Takuya Kojima, Hayate Okuhara, Masaaki Kondo,

ki Iwase, Munehiro Ogasawara, Takashi Yoda, Noboru

Hideharu Amano, “A Scalable Body Bias Optimization

Ishihara, Hiroyuki Ito. “Design and Fabrication Re-

Method Towards Low-Power CGRAs”, IEEE Micro,

sults of Z-gate Layout MOSFETs for Radiation Hard-

Vol. 43, no. 1, pp. 49-57, Jan.-Feb. 2023. DOI!

ness Integrated Circuit”, Japanese Journal of Applied

10.1109/MM.2022.3226739.

Physics, Vol. 62, SC1045, Jan. 2023.

[103] Aika Kamei, Takuya Kojima, Hideharu Amano, Daiki[110] K. Miyazaki, K. Komoku and N. Itoh, “920 MHz

Yokoyama, Hisato Miyauchi, Kimiyoshi Usami, Keizo

Current-Reuse Low-Power LNA Operated in Moder-

Hiraga, Kenta Suzuki, and Kazuhiro Bessho, “A Varia-

ate Inversion Region,” IEICE Electronics Express,

tion-Aware MTJ Store Energy Estimation Model forVol.19, No.7, 1 - 6, April 2022.

Edge Devices With Verify-and-Retryable Nonvolatile[111] Yusaku Shiotsu, and Satoshi Sugahara, Binarized Neu-C﻿Flip-Flops”, IEEE Transactions on Very Large Scale

ral Network Accelerator Macro Using Ultralow-Volt-

Appendix

Integration (VLSI) Systems, vol. 31, no. 4, pp. 532-

age Retention SRAM for Energy Minimum-Point

542, April 2023, doi! 10.1109/TVLSI.2023.3237794.

Operation, IEEE J. Explor. Solid-State Comput. De-[104] 亀井 愛佳 , 天野 英晴 , 小島 拓也 , 横山 大輝 ,宮内 陽里 , 宇佐美 公良, 平賀 啓三 , 鈴木 健太 ,別所 和宏 , “ 不揮発性 FFを用いたCGRA 設計探索のためのばらつきを考慮したMTJ への書き込みエvices Circuits (JXCDC), vol. 8, 2022, pp. 134-144.
【国際会議】[1]

ネルギー推定モデルの提案 ”, 情報処理学会研究

Wada, Y. Obiraki, Y. Mukunoki, and M. Takamiya,

報告 , Vol.2022-SLDM-198 No.26, 2022年3月.

Sub-0.5 ns Step, 10-bit Time Domain Digital Gate[105] Shoya Sonoda, Jun Shiomi, Hidetoshi Onodera, “Ap-Driver IC for Reducing Radiated EMI and Switchingproximation-Based System Implementation for Re-

Loss of SiC MOSFETs, IEEE Energy Conversion

al-Time Minimum Energy Point Tracking over a Wide

Congress & Exposition (ECCE), Detroit, USA, pp.

Operating Performance Region,” IEICE Transactions

1-8, Oct. 2022.

on Fundamentals of Electronics, Communications and[2]

H. Zhang, H. Yamasaki, K. Hata, I. Omura, and M.

Computer Sciences, Vol.E106.A, No.3, pp.542-550,

Takamiya, Overcurrent Detection Method by Moni-Mar. 2023.

toring Gate Voltage While Periodically Repeating Dis-[106] Dehua Liang, Jun Shiomi, Noriyuki Miura, Masanori

charging and Charging of Constant Gate Charge inHashimoto, Hiromitsu Awano, “A Hardware Efficient

IGBTs, IEEE Southern Power Electronics Conference

Reservoir Computing System Using Cellular Automa-(SPEC), Nadi, Fiji, pp. 1-5, Dec. 2022.

ta and Ensemble Bloom Filter,” IEICE Transactions on[3]

Makoto Watanabe, Kiyoshi Kotani, and Yasuhiko Jim-

Information and Systems, Vol.E105.D, No. 7, pp.

bo, “Circuit Simulation Model of Liquid Crystal Ca-

1273-1282, 2022.

pacitor using Reservoir Computing Approach,” PROCEEDINGS OF THE INTERNATIONAL DISPLAY[107] Zixuan li, Sangyeop Lee, Noboru Ishihara, Hiroyuki

WORKSHOPS, VOL.29, 2022, pp. 104-107

Ito. “Low-power and high-resolution capacitance sensing using CMOS inverter-based RC oscillator by em-[4]

Satoshi Moriya, Hideaki Yamamoto, Shigeo Sato, Ya-

ploying voltage-integration feedback”, Japanese Journal

sushi Yuminaka, Yoshihiko Horio, and Jordi Madrenas,of Applied Physics, SC1060, Feb. 2023.

Ultra-low power analog CMOS implementation of[108] Arisa Kimura, Kaito Kuroki, Ryoichiro Yoshida, Kenjispiking neural networks for reservoir computing appli-

Hirakawa, Masayuki Iwase, Munehiro Ogasawara,

cations, in Proc. NOLTA2022, pp. 171-172, online,

Takashi Yoda, Noboru Ishihara, Hiroyuki Ito. “Simula-

December 12-15, 2022.

tion of a ring oscillator operation during γ-ray irradia-

136

K. Horii, R. Morikawa, K. Hata, K. Morokuma, Y.

[5]

Satoshi Moriya, Hideaki Yamamoto, Shigeo Sato, Ya-tion using the TID response model of MOSFETs andsushi Yuminaka, Yoshihiko Horio, and Jordi Madrenas,

its experimental verification”, Japanese Journal of Ap-

A fully analog CMOS implementation of a two-vari-plied Physics, Vol. 62, SC1060, Feb. 2023.

able spiking neuron in the subthreshold region and its

network operation, in Proc. IJCNN, #792 (7 pages),[6]“An All-Standard-Cell-Based Synthesizable SAR ADC

青木 , 岩田 , 三木 , 小林 , 吉河 , A 13-bit Radia-

with Nonlinearity-Compensated RDAC,’’ IEEE Inter-tion-Hardened SAR-ADC with Error Correction bynational Symposium on Circuits and Systems (ISCAS),

Adaptive Topology Transformation , pp. 9B.3-1-

May 2022.

[9]

Iizuka, “A 10-GHz Inductorless Cascaded PLL with杉谷 , 中島 , 吉田 , 古田 , 小林 , Radiation Hard-

Zero-ISF Subsampling Phase Detector Achieving

ened Flip-Flops with low Area, Delay and Power－63-dBc Reference Spur, 175-fs RMS Jitter andOverheads in a 65 nm bulk process , pp. P54.RE-－240-dB FOMjitter,’’ in IEEE Symposium on VLSI

1-P54.RE-5, IEEE International Reliability Physics

Technology and Circuits Digest of Technical Papers,

Symposium（2023）

Jun. 2022.

C﻿Nguyen Ngoc Mai-Khanh, Daisuke Yamazaki and

小林 , 木下 , 中野 , 古田, 五十嵐 , 熊代 , 籔内 , 坂

[12]

[13]

[14]

[17]

本 , Ultra Long-term Measurement Results of BTI-in-

Tetsuya Iizuka, [Invited] “140-GHz Energy-Efficient

duced Aging Degradation on 7-nm Ring Oscillators ,OOK Receiver using Self-Mixer-Based Power Detector

no.7A.1, IEEE International Reliability Physics Sym-in 65nm CMOS,’’ in Proceedings of IEEE Internation-

posium（2023）

al Conference on IC Design and Technology (ICIC-

小林 , Circuit-level Insight of Soft Errors and Aging

DT), Sep. 2022.
[18]

Masaru Osada, Zule Xu and Tetsuya Iizuka, “An In-

Workshop（2022）

ductorless Fractional-N PLL Using Harmonic-Mix-

中島 , 伊藤 , 記伊 , 榎原 , 古田 , 小林 , Louvat, Jac-

er-Based Dual Feedback and High-OSR Delta-Sig-quet, Montfort, Lionel, Huard, Soft-error Tolerance

ma-Modulator with Phase-Domain Filtering,’’ inby Guard-Gate Structures on Flip-Flops in 22/65 nm

Proceedings of IEEE European Solid-State Circuits

FD-SOI Technologies , no.G2, The conference on

Conference (ESSCIRC), pp. 245 - 248, Sep. 2022.

Radiation and its Effects on Components and Sys[11]Zunsong Yang, Zule Xu, Masaru Osada and Tetsuya

posium（2023）

Degradations , International Integrated Reliability
[10]

[16]

Appendix[8]

Zule Xu, Naoki Ojima, Shuowei Li and Tetsuya Iizuka,

July 19-23, 2022.

9B.3-8, IEEE International Reliability Physics Sym[7]

[15]

[19]

Nguyen Ngoc Mai-Khanh, Zolboo Byambadorj, Akiotems（2022）

Higo, Koji Asami, Hiroyuki Mineo, Natsuki Shiota,

古田 , 小林 , 水嶋 , Measurement of Total Ionizing

Masahiro Fujita and Tetsuya Iizuka, “A Low-Cost Pla-

Dose Effects on SiC Trench MOSFETs by Gam-

nar Arrow-Shaped Monopole Antenna for 5G Near-

ma-ray and Alpha-particle Irradiation , vol.D4, The

Field Measurement,’’ in Proceedings of IEEE Confer-conference on Radiation and its Effects on Compo-

ence on Antenna Measurement and Applications

nents and Systems（2022）(CAMA), Dec. 2022.

中島 , 井置 , 古田 , 小林 , Radiation Hardened Flip-[20]

H. Ando, “Segmenting Age Matrices to Improve In-

Flops Minimizing Area, Power, and Delay Overheads

struction Scheduling without Increasing Delay andwith 1/100 Lower Alpha-SER in a 130 nm Bulk

Area,’’ In Proceedings of the 40th IEEE International

Process , IEEE International Symposium on On-Line

Conference on Computer Design, pp.360-363, Octo-

Testing and Robust System Design（2022）

ber 2022.

阿 部 , 小 林 , 越 智 , Nonvolatile Flip-Flops Using[21]

K. Nishijima, T. Umeki, K. Miyaji, A 24V-to-1V On-

FiCC for IoT Processors with Intermittent Opera-

Chip Switch Dual-Charging Path Dual-Inductor Hy-

tions , International Midwest Symposium on Circuits

brid Converter Achieving Improved Load Transientand Systems（2022）

Response, International Conference on Solid State阿部 , 小林 , 塩見 , 越智 , Zero-standby-power Non-

Devices and Materials (SSDM), pp. 794-795, 2022.

volatile Standard Cell Memory Using FiCC for IoT[22]

M. Kanai, H. Taki, K. Tanimura, K. Miyaji, A 15MHz

Processors with Intermittent Operations , pp. 641-

GaN FET AZVT Buck Converter that Achieves

646, Symposium on Low-Power and High-Speed

7.2-point Efficiency Increase at Heavy Load, IEEE

Chips and Systems（COOL Chips）（2022）

Energy Conversion Congress & Exposition (ECCE),

1370367 pp. 1-6, 2022.
[23]

[24]

Appendix[25]

T. Kuroda, A 1.2nJ/Classification 2.4mm2 Wired-Log-

S. Matsumoto, “Design Consideration of 3D Poweric Neuron Cell Array Using Logically Compressed

SoC Using Virtual Prototyping”, International Confer-

Non-Linear Function Blocks in 0.18um CMOS, JSAP

ence on Electronics Packaging 2022, FC2-2, pp.156-

International Conference on Solid State Devices and157, 2022.

Materials (SSDM’22), Extended Abstracts, pp. 750-

Mitsuru Takahashi, Kazuhito Ito, An Efficient LSI

751, Sep. 2022.

works, Proc. Workshop on Synthesis and System Inte-

Coupler with Deep Proximity Coupling Mode andgration of Mixed Information Technologies, pp. 96-

Ground Shielding Vias, 29th IEEE International Con-

101, 2022.

ference on Electronics Circuits and Systems (ICECS

Akihisa Ishida, Hiroki Takayanagi, Isuke Okuma,

2022), Oct. 2022.

cuits of Pulse-Type Hardware Neuron Models for Gait

Data Rate Employing High-speed Power Clock Gener-

Generation$B!I!!(B The Twenty-Eighth International

ator for Complementary Pass-transistor Adiabatic

Symposium on Artificial Life and Robotics 2023 (AROB

Logic, 29th IEEE International Conference on Elec-28th 2023)$B!!(B pp.1226-1230$B!!(B2023.1.26

tronics Circuits and Systems (ICECS 2022), Oct.

Isuke Okuma, Katsuyuki Morishita,Hiroki Takayan-

2022.
[33]

K. Shiba, M. Okada, A. Kosuge, M. Hamada, and T.

acteristics to Light Intensity of Receptor Cell Model

Kuroda, A 12.8-Gbps 0.5-pJ/b Encoding-less Induc-with Integrated Circuit,” The Twenty-Eighth Interna-

tive Coupling Interface Using Clocked Hysteresis

tional Symposium on Artificial Life and Robotics 2023

Comparator for 3D-Stacked SRAM in 7-nm FinFET,(AROB 28th 2023), pp.1221-1225, 2023.1.26

IEEE Asian Solid-State Circuits Conference (A-SS-

K. Shiba, T. Omori, K. Ueyoshi, S. Takamaeda-Ya-

CC), Nov. 2022.
[34]

R. Sumikawa, K. Shiba, A. Kosuge, M. Hamada, and“A 96-MB 3D-Stacked SRAM Using Inductive Cou-

T. Kuroda, A 1.2nJ/Classification Fully Synthesizedpling with 0.4-V Transmitter, Termination Scheme

All-Digital Asynchronous Wired-Logic Processor Us-

and 12!1 SerDes in 40-nm CMOS,” IEEE Internation-

ing Quantized Non-linear Function Blocks in 0.18μm

al Symposium on Circuits and Systems (ISCAS), May

CMOS, 28th Asia and South Pacific Design Automa-

2022.

tion Conference (ASP-DAC’23), pp.180-181, Jan.

K. Shiba, M. Okada, A. Kosuge, M. Hamada, and T.

2023.
[35]

Natsuki Ando*, Kawori Sekine, Measurement of Cur-

ture for Randomly Pruned Matrix Multiplication with

rent-Controlled Oscillator circuit used in ADC for Bi-

Simple Rearrangement Algorithm and x0.37 Com-ological Sensor NEWCAS2022, Circuits and Systems

pression Format,” IEEE International New Circuits

for Sustainable Environment, Communication andand Systems Conference (NEWCAS), June 2022.

Health, Room 308B, 21 June 2022.

S. Shibata, R. Miura, Y. Sawabe, K. Shiba, A. Kosuge,[36]

Hiroshi Kobayashi*, Kawori Sekine, Kazuyuki Wada

M. Hamada, and T. Kuroda, A 5-GHz 0.15-mm2“Multi-stage method to increase the temperature coef-

Collision Avoidable RFID Employing Complementa-

ficient in PTAT voltage generator circuit”, NEW-ry Pass-transistor Adiabatic Logic with an Inductively

CAS2022, Circuits and Systems for Sustainable Envi-

Connected External Antenna (invited), IEEE 48thronment, Communication and Health, Room 308B,

European Solid-State Circuits Conference (ESSCIRC

21 June 2022.

2022), Sep. 2022.

138

S. Shibata, Y. Sawabe, K. Shiba, A. Kosuge, M. Hamada, and T. Kuroda, A Low-power RFID with 100kbps

Kuroda, “Polyomino! A 3D-SRAM-Centric Architec-

[29]

[32]

of Quadruped Robot System Mounting Integrated Cir-mazaki, M. Motomura, M. Hamada, and T. Kuroda,[28]

X. Wang, A. Kosuge, Y. Hayashi, M. Hamada, T.
Kuroda, A 7 Gb/s Micro Rotatable Transmission Lineagi, Ken Saito, “A Study on Frequency Response Char-

[27]

[31]

Convolution Operation for Binarized Neural Net-

Katsuyuki Morishita, Ken Saito$B!!!H(BDevelopment[26]

R. Sumikawa, K. Shiba, A. Kosuge, M. Hamada, andA.Furue, S. Miyasaka, Y. Ohgushi, R. Yamanishi, andImplementation of the Summation of Products in

C﻿

[30]

[37]

Haruto Unno*, Kawori Sekine, Kazuyuki Wada(Meiji

University), Shinsuke Hara, Akifumi Kasamatsu, Sato-and R. Nakane, “Hafnia-based ferroelectric devices formunications Technology), Makoto Naruse(The Uni-lower power memory and AI applications,” Electron

versity of Tokyo) “Tolerance in Reinforcement

Devices Technology and Manufacturing Conference

Learning Systems for Analogue History Storage Cir-(EDTM2023), 10C-1, Seoul, Korea, 7-10 March

cuits Implemented in 180nm CMOS Process”,

2023 (invited).

Haruto Unno*, Kawori Sekine, Kazuyuki Wada(Meiji

ly-thin body GOI channels in nano-sheet MOSFETs,”

University), Shinsuke Hara, Akifumi Kasamatsu,

13th International Workshop on New Group IV

Satoru Tanoi(National Institute of Information and

Semiconductor Nanoelectronics, I-12, Sendai, 23-24

Communications Technology), Makoto Naruse(TheJanuary 2023 (invited).

C﻿Y. Miyatake, K. Makino, J. Tominaga, N. Miyata, T.

Appendix[41]

Nakano, M. Okano, K. Toprasertpong, S. Takagi, M.

Analog History Storage Circuit”, AVIC(Analog VLSI

Takenaka, “Record-low loss non-volatile mid-infrared

Circuits)2022, pp84~87, B3.3, 1 Nov 2022.

PCM optical phase shifter based on Ge2Sb2Te3S2,”

Hiroki Iwahara*, Kawori Sekine, Kazuyuki Wada(Mei-International Electron Devices Meeting (IEDM2022),

ji University), Shinsuke Hara, Akifumi Kasamatsu,

19.1, San Francisco, 3-7 December 2022.
[47]

K. Toprasertpong, E. Nako, Z. Wang, R. Nakane, M.

Communications Technology), Makoto Naruse(TheTakenaka, and S. Takagi, “FeFET reservoir with

University of Tokyo) “Tolerance Analysis of Compara-four-terminal operation for efficient and flexible reser-

tor Noise for Ultrafast Photonic Reinforcement Learn-voir computing hardware,” International Conferenceing”, AVIC(Analog VLSI Circuits)2022, pp79~83,

on Solid State Devices and Materials (SSDM2022),

B3.2, 1 Nov 2022.

F-7-03, Makuhari Messe, Japan, 26-29 Sept. 2022.

Shogo Takahashi and Kazuteru Namba, A Double[48]

C.-T. Chen, X. Han, K. Toprasertpong, M. Takenaka,

Node Upset tolerant SR latch using C-element, Proc.

and S. Takagi, “Mobility enhancement in extreme-

IEEE Int’l Conf. Consum. Electron. Taiwan, Julyly-thin body (110) SiGe-on-insulator pMOSFETs us-

2022.

ing starting substrates with thin SiGe layers,” InternaEmerging Comput-

tional Conference on Solid State Devices and Materials

ing Systems Utilizing Electro-Magnetic Near-Field(SSDM2022), G-7-02, Makuhari Messe, Japan, 26-29

Connectivity,” 2022 IEEE International Symposium

Sept. 2022.

Noriyuki Miura, “[Invited][49]

X. Han, C.-T. Chen, M. Ke, Z. Zhao, K. Toprasert-

pp.211-213, Aug. 2022.

pong, M. Takenaka, and S. Takagi, “Impacts of anneal-

Noriyuki Miura, Kotaro Naruse, Jun Shiomi, Yoshihi-

ing temperature and atmosphere on (111) and (100)ro Midoh, Tetsuya. Hirose, Takaaki Okidono, Takuji

n-Ge MOS interface properties with plasma oxidation

Miki, and Makoto Nagata, “A Triturated Sensing Sys-

GeOx and ALD Al2O3,” International Conference ontem,” International Solid-State Circuits Conference

Solid State Devices and Materials (SSDM2022), G-10-(ISSCC) Digest of Technical Papers, pp. 216-217, Feb.

04, Makuhari Messe, Japan, 26-29 Sept. 2022.

2023.
[43]

[46]

mental Adaptation Using Nonlinear Characteristic on

on Radio-Frequency Integration Technology (RFIT),[42]

S. Takagi, K. Sumita, C.-T. Chen, X. Han, K. Toprasertpong, and M. Takenaka, “Superiority of extreme-

Satoru Tanoi(National Institute of Information and

[40]

[45]

Nov 2022.

University of Tokyo) “Increasing the Speed of Environ-[39]

S. Takagi, K. Toprasertpong, E. Nako, M. Takenaka,

ru Tanoi(National Institute of Information and Com-

AVIC(Analog VLSI Circuits)2022, pp70~74, B2.3, 1
[38]

[44]

[50]

H. Tang., R. Tang, J. Fujikata, M. Noguchi, S. Taka-

Kotaro Naruse, Takayuki Ueda, Jun Shiomi, Yoshihirohashi, K. Toprasertpong, S. Takagi, and M. Takenaka,

Midoh, and Noriyuki Miura, “A Self-Programming“Crossbar wiring for III-V/Si MOS optical phase shift-

PUF Harvesting the High-Energy Plasma During Fab-ers with diode selectors,” European Conference onrication,” International Solid-State Circuits Confer-

Optical Communication (ECOC2022), We4E.4, Ba-

ence (ISSCC) Digest of Technical Papers, pp. 218-219,

sel, Switzerland, 18-22 September 2022.

Feb. 2023.

[51]

M. Takenaka, H. Tang, K. Watanabe, T. Ochiai, T.

139

Akazawa, Y. Miyatake, S. Ohno, K. Sumita, S. Mon-

monic Tuned Low-Power Low-Phase-Noise VCO IC

gi, “III-V/Si hybrid integration for scalable opticalwith a Novel Bias Feedback Circuit in 40-nm CMOS

switching and computing,” International Conference

SOI,” in Proc. IEEE RF IC Symposium (RFIC), June.

on Photonics in Switching and Computing (PSC2022),

2022, pp.167-170. (RMo3C-4)[53]

Appendix
[54]

[55]

[56]

K. Toprasertpong, S. Takagi and M. Takenaka,

of Stepped Id-Vg Characteristics-, 2022 International“Low-capacitance ultrathin InGaAs membrane photo-

Symposium on VLSI Technology, Systems and Appli-

detector on Si slot waveguide towards receiver-less sys-

cations (VLSI-TSA), Hsinchu, Taiwan, 2022, pp. 1-2.
M. Ono, J. Ida, T. Mori and K. Ishibashi, Sharp Turnon Diode by Steep SS “PN-Body Tied SOI FET” forand S. Takagi, “Experimental demonstration of novel

Ultra-low Power RF Energy Harvesting, 2023 7thscheme of HZO/Si FeFET reservoir computing withIEEE Electron Devices Technology & Manufacturing

parallel data processing for speech recognition,” VLSI

Conference (EDTM), Seoul, Korea, Republic of,Symposium, C25-1, 12-17 June 2022.

2023, pp. 1-3.

T. Hashimoto, T. Tanzawa, Antenna/On-Chip-Rectifi-[62]

T. Takada, T. Mori and J. Ida, Variability Evaluation of

er Co-Design Methodology for Micro-Watt Microwave

MOS-gated PNPN Diode for Hardware Spiking Neu-

Wireless Power Transfer, 65th IEEE Internationalral Network, 2023 35th International Conference on

Midwest Symposium on Circuits and Systems (MWS-

Microelectronic Test Structure (ICMTS), Tokyo, Ja-

CAS 2022).

pan, 2023, pp. 1-4.

H. Makino, T. Tanzawa, A 30% Power Reduction[63]

K. Sato, N. Sega, H. Shimada, Y. Mizugaki, Evaluation

Circuit Design for NAND Flash by Utilizing 1.2V I/Oof True Random Number Sequences Generated byPower Supply to Bitline Path, IEEE the 18th Asia Pa-

Utilizing Timing Jitters in Superconducting Integratedcific Conference on Circuits and Systems (APCCAS),

Circuits, The 35th International Symposium on Super-

Nov. 2022.

conductivity (ISS 2022), Nagoya and on-line, Decem-

Ai OTANI, Hiroaki OGAWA, Ken MIYAUCHI,

ber 1, 2022. ED7-4[64]

Shinichi Nishizawa, Toru Nakura, “Density Aware Cell

AGI and Shunsuke OKURA, An Area Efficient Read-

Library Design for Design-Technology Co-Optimiza-

out Circuit for CMOS Image Sensor with Lateraltion’’, IEEE International Symposium on Quality

Overflow Integration Capacitor, 5th International

Electronic Design (ISQED), pp.1-1, June 2022.
[65]

Mutsumi Kimura Memdevice-based Accelerator for(IWISS2022), 2022/12/12

Beyond-Neuromorphic Systems The 11th RIEC Inter-

Koshiro Itsuki, Ai OTANI, Hiroaki OGAWA andnational Symposium on Brain Functions and Brain

Shunsuke OKURA, A Variable-Resolution SAR ADC

Computer, SS5-1, Feb. 2023

with 10-bit Image Capturing Mode and 5-bit Feature[66]

Mutsumi Kimura Development of Neuromorphic

Extraction Mode, 5th International Workshop on Im-

Systems and Emerging Devices ! Revolutionize Artifi-

age Sensors and Imaging Systems (IWISS2022),

cial Intelligence with your Devices !! AM-FPD ‘22, pp.

2022/12/12

74-77, July 2022

T. Sugiura and T. Yoshimasu, “25-GHz-Band High[67]

Mutsumi Kimura Machine Learning using Thin-Film

Efficiency Stacked-FET Power Amplifier IC with

Devices for Letter Recognition IDMC 2022, Apr.

Adaptively Controlled Gate Capacitor in 45-nm SOI

2022

CMOS,” in Proc. of Topical Conference on RF/Micro-

140

[61]

E. Nako, K. Toprasertpong, R. Nakane, M. Takenaka,

Workshop on Image Sensors and Imaging Systems[58]

T. Mori, K. Nakata and J. Ida, Evaluation of Multi-Finger PN-Body Tied SOI-FET-Origin and Suppression

Sangman HAN, Hideki OWADA, Isao TAKAYAN-

[57]

[60]

T. Akazawa, D. Wu, K. Sumita, N. Sekine, M. Okano,tem,” VLSI Symposium, T15-4, 12-17 June 2022.
C﻿

M. Fang and T. Yoshimasu, “A 14-GHz-Band Har-fray, F. Boeuf, R. Tang, K. Toprasertpong, and S. Taka-

Toyama, 3-7 July 2022 (invited).
[52]

[59]

[68]

Mutsumi Kimura, Yoshinori Miyamae, Mitsuo Tamu-

wave Power Amplifiers for Radio and Wireless Applica-

ra, and Yasuhiko Nakashima Letter Reproduction fromtions (PAWR), Mo2D-3, Jan. 2022, pp.26-28.

Incomplete Image to Complete Image by Neuromor-and Materials, September 2022

phic System using LSI Neurons and MOSFET Synapses Euro Display 2022, Sep. 2022
[69]

[70]

ra, Shengwei Wang, Bunta Inoue, Hisashi Kino, Takaf-

Analyzes of Chirps Spread Spectrum of ES920LR

umi Fukushima, Koji Kiyoyama, and Tetsu Tanaka,

LoRa 920 MHz, 2022 11th Electrical Power, Electron-“Development of Small-Area Pixel Circuit with Light-

ics, Communications, Controls and Informatics Semi-

to-Pulse Width Converter for the High-Resolutionnar, pp.139-144, 23-25, 2022.

Smart Skin Display”, The 2022 International Confer-

Kei Misumi, Naoto Usami, Akio Higo, Gwenn Ulliac,

ence on Solid State Devices and Materials, September

Benoit Piranda, Julien Bourgeois, and Yoshio Mita,

2022

sign, Test, Integration & Packaging of MEMS / MO-

Fukushima, “Fabrication and Characterization ofC﻿

EMS (DTIP 2022), 11-13 July 2022, Pont-A-Mousson,

Through-X Via (TXV) for Smart Skin Display”, The

France, (2022.07.12)

2022 International Conference on Solid State Devices

Kokoro Yamasaki, Hiroshi Iwata and Ken’ichi Yamagu-

and Materials, September 2022

Appendix[75]

Aoba Onishi, Ryotaro Bamba, Bungo Tanaka, Ryouhei
Kishimoto, Hisashi Kino, Takafumi Fukushima, Tetsu

And System Integration of Mixed Information Tech-

Tanaka, “Fabrication of the 3D-stacked retinal pros-

nologies, A-9, pp.48-53, Oct. 2022.

thesis chip to realize high-performance retinal prosthe-

S. Amakawa, R. Sugimoto, K. K. Tokgoz, S. Lee, andsis”, The 2022 International Conference on Solid State

H. Ito, “Signal-flow-graph analysis of weakly nonlinear

Devices and Materials, September 2022
[80]

Yuki Susumago, Tadaaki Hoshi, Chang Liu, Atsushi

Engineering (ISBE), P070, November 25, 2022

Shinoda, Hisashi Kino, Tetsu Tanaka, and Takafumi

Reon Oshio, Takuya Sugahara, Atsushi Sawada, Mut-

Fukushima, “Failure Analyses and Yield Enhancementsumi Kimura, Renyuan Zhang and Yasuhiko Nakashi-

of Electroplated Cu Direct Bonding for Heterogeneous

ma! A Memcapacitive Spiking Neural Network with

3D and Micro-LED Integration”, The 2022 Interna-

Circuit Nonlinearity-aware Training, IEEE Sympo-

tional Conference on Solid State Devices and Materi-sium on Low-Power and High-Speed Chips 2022, Apr.

als, September 2022
[81]

Kohei Nakamura, Yaogan Liang, Bang Du, Shengwei

Y. Nakashima! IMAX3! Amazing dataflow-centric

Wang, Bunta Inoue, Yuta Aruga, Hisashi Kino, Takaf-

CGRA and its applications, The 10th RIEC Interna-

umi Fukushima, Koji Kiyoyama, and Tetsu Tanaka,

tional Symposium on Brain Functions and Brain“Implementation of Light and Dark Adaptation Func-

Computer, Feb. (2023)

tion for High QOL 3D-Stacked Artificial Retina

Yuki Susumago, Shunsuke Arayama, Tadaaki Hoshi,

Chip”, 2022 IEEE Biomedical Circuits and Systems

Hisashi. Kino, Tetsu Tanaka, Takafumi Fukushima,

Conference, October 2022

“Room-Temperature Cu Direct Bonding Technology[82]

Tetsu Tanaka, “Development of 3D-Stacked Artificial

Enabling 3D Integration with Micro-LEDs”, Pr6o-

Retina Chip with 3DIC/TSV and Advanced Packaging

ceedings of IEEE 72nd Electronic Components, June

Technology”, 241st ECS Meeting, June 2022

2022
[76]

[79]

Scan C-element,’’ The 24th Workshop on Synthesis(2022)[74]

Tadaaki Hoshi, Yuki Susumago, Liu Chang Atsushi
Shinoda, Hisashi Kino,Tetsu Tanaka, Takafumi

RF circuits,” International Symposium on Biomedical
[73]

[78]

ble Devices for Remote Electrostatic Actuation, De-

chi! “An Implementation of Self-Testable Layout-Level[72]

Yuta Aruga, Bang Du, Yaogan Liang, Kouhei Nakamu-

Puput Dani Prasetyo Adi, Yuyu Wahyu, Akio Kitagawa,Integration of a CMOS LSI Chiplet into Micro Flexi-

[71]

[77]

[83]

Hisashi Kino, Takafumi Fukushima, Tetsu Tanaka,

Kohei Nakamura, Yaogan Liang, Bang Du, Shengwei“Developing a Low-Temperature Flip-Chip BondingWang, Bunta Inoue, Yuta Aruga, Hisashi Kino, Takaf-

Technology with In/Au Microbumps to Suppress theumi Fukushima, Koji Kiyoyama, and Tetsu Tanaka,

Thermal Load on Spintronics Devices”, The 2022

“Design and Evaluation of Light and Dark Adaptation

IEEE International Interconnect Technology Confer-

Functions for High QOL Artificial Vision Chip”, The

ence (IITC), June 2022

2022 International Conference on Solid State Devices[84]

Liu Chang, Hisashi Kino, Tetsu Tanaka, and Takafumi

141Fukushima, “A Finite Element Study of Highly Flexi-

Symposium on Circuits and Systems (MWSCAS),ble 3D Corrugated Interconnections for Advanced

Aug. 2022.

FHE with Embedded Chiplets”, FLEX Conference &
[85]

[93]

Masataka Inoue, Shinya Nakashioya, Toshiyuki Inoue,

Exhibition, July 2022

Akira Tsuchiya, and Keiji Kishine, A Fine-Tuning

Shimon Suzuki, Hisashi Kino, Takafumi Fukushima,

Phase Shifter with Vector Synthesizer Using 65-nm

Tetsu Tanaka, “Fabrication of UCNP (Upconversion

CMOS for Beamforming in 24-GHz Band, 2022 29th

Nanoparticle) Disk Device for Non-Invasive OpticalIEEE International Conference on Electronics Circuits

Stimulation Therapy of Organ Diseases”, The 2022

and Systems (ICECS), October 2022.

International Conference on Solid State Devices and[94]

R. Kashima, I. Nagaoka, T. Nakano, M. Tanaka, T.

Materials, September 2022

Yamashita, and A. Fujimaki, “Lowering latency in

Liu Chang, Yuki Susumago, Tadaaki Hoshi, Hisashi

high-speed gate-level-pipelined single flux quantumC﻿Kino, Tetsu Tanaka, and Takafumi Fukushima, “Simu-

datapath using interleaved register file,” 2022 Applied

Appendix

lation and Experimental Study of Stretchable 3D Cor-

Superconductivity Conference (ASC2022), Hawaii,

rugated Interconnections for Chiplet-Embedded Flex-

USA, Oct. 2022.

[86]

ible Hybrid Electronics Using Wafer-Level Packaging”,[87]“Design and fabrication of extremely low-power sin-and Materials (SSDM 2022), September 2022

gle-flux-quantum circuits toward quantum bit con-Hisashi Kino, Takafumi Fukushima and Tetsu Tanaka,

trol,” 2022 Applied Superconductivity Conference“Negative-Thermal-Expansion Gate Electrode to In-(ASC2022), Hawaii, USA, Oct. 2022.

[90]

[92]

142

I. Nagaoka et al., “A 57.2GHz 11.2mW 8-bit General
Purpose Superconductor Microprocessor with Du-

es Technology and Manufacturing (EDTM) Confer-

al-Clocking Scheme,” IEEE Asian Solid Circuits Con-ence 2023(IEEE EDTM 2023), March 2023

ference (A-SSCC 2022), Taipei, Taiwan, Nov. 2022.

Y. Hayashi and K. Niitsu, A 22nm CMOS 1.25V[97]

M. Tanaka et al., “Demonstration of a superconductor

29pW 0.000013 mm2 Supply Voltage Detector Using

8-bit microprocessor based on high-throughput sin-

Stacked 3 Thick-Gate-Oxide PMOSs and Dynamic

gle-flux-quantum logic circuits,” 11th East Asia Sym-

Leakage Suppression Buffer, International Conference

posium on Superconductor Electronics (EASSE 2023),

on Solid State Devices and Materials (SSDM 2022),

Okayama, Japan, Mar. 2023.
[98]

R. Shinya, S. Hara, A. Kasamatsu, Y. Umeda, and K.

A. Tanaka, G. Chen and K. Niitsu, “A 4.5-mW 22-nm

Takano, “Correction of Multilayer Semiconductor

CMOS Label-Free Frequency-Shift 3×3×2 3D Biosen-

Process Parameters for Electromagnetic Field Analysis

sor Array Using Vertically-Stacked 60-GHz LC Oscil-in the 300-GHz Band,” 2022 IEEE International Sym-lators”, IEEE International Symposium on Integrated

posium on Radio-Frequency Integration Technology

Circuits and Systems (ISICAS 2022), October. 2022.

(RFIT), pp. 121-123, Aug. 2022.

S. Ito, A. Tanaka, G. Chen, X. Chen and K. Niitsu, A[99]

M Nasu, S Hara, A Kasamatsu, Y Umeda, and K

0.00023 mm2 1.2V 0.48mW 18GHz Passive-Less

Takano, “Modeling of Quad-Parallel Bipolar Transis-

Digital Wireless Transmitter with On-Chip Antenna intors in the 300 GHz Band,” 2022 Asia-Pacific Micro-

22nm Bulk CMOS, 2022 IEEE International Midwest

wave Conference (APMC), pp. 752-754, Nov. 2022.

Symposium on Circuits and Systems, Aug. 2022.
[91]

[96]

for Mobility Enhancement”, 7th IEEE Electron Devic-

Sep. 2022.
[89]

M. Tanaka, Y. Kitagawa, T. Satoh, and T. Yamamoto,2022 International Conference on Solid State Devices

troduce Tensile Strain into the Channel of MOSFETs

[88]

[95]

[100] Takuya Wadatsumi, Kohei Kawai, Rikuu Hasegawa,A 13-bit Radiation-Hardened SAR-ADC with Error

Kazuki Monta, Takuji Miki, Makoto Nagata, Charac-

Correction by Adaptive Topology Transformationterization of Backside ESD Impacts on Integrated

Akio Shimizu, Takuro Noguchi, Yohei Ishikawa, andCircuits, IEEE International Reliability Physics Sym-

Sumio Fukai, “Urinary Bladder Volume Measurement

posium (IRPS 2023), #P22, Mar. 2023.

System with Transimpedance Amplifier and Cur-[101] Y. Itotagawa, K. Atsumi, H. Sebe, D. Kanemoto, T.

rent-Steering DAC”, 65th IEEE International Midwest

Hirose, “A Programmable Differential Bandgap Refer-ence for Ultra-Low-Power IoT Edge Node Devices,” in[108] Junxiang Hao, Xiaoran Mei, Takuya Saraya, Toshiro

Proc. International Symposium on Circuits and Sys-

Hiramoto, Masaharu Kobayashi, 3D NAND Memory

tems (ISCAS) 2023, May 21 - 25, Monterey, Califor-

Operation of Oxide-Semiconductor Channel FeFETs

nia, USA, 2023.

and the Potential Impact of In-Plane Polarization,[102] N. Miura, K. Naruse, J. Shiomi, Y. Midoh, T. Hirose,

IEEE Electron Devices Technology and Manufactur-

T. Okidono, T. Miki, and M. Nagata, “A Triturateding (EDTM) 2023, Seoul, Korea 26F-1 2023年3月8

Sensing System,” International Solid-State Circuits

日Conference (ISSCC) Digest of Technical Papers, pp.
216-217, Feb. 2023.

[109] Hirotaka Yamada, Satoru Furue, Takehiko Yokomori,
Yuki Itoya, Takuya Saraya, Toshiro Hiramoto, Masaha-[103] R. Matsuzuka, S. Kanzaki, K. Matsumoto, N. Kuroki,ru Kobayashi, Energy-Efficient Annealing Process of

M. Numa, D. Kanemoto, T. Hirose, “Fully Integrated

HfO2-Based Ferroelectric Capacitor Using UV-LED

Switched-Capacitor Buck Converter with Variable Ra-

for Green Manufacturing, IEEE Electron DevicesC﻿

tio and Frequency Controllers for Ultra-Low PowerTechnology and Manufacturing (EDTM) 2023, Seoul,

LSI Systems,” Extended abstract of the 2022 Interna-

Korea 40F-3 2023年3月9日

Appendix

tional Conference on Solid State Devices and Materials[110] R. Sakamaki, R. Kishikawa, S. Kon, Y. Tojima, I. Som-

(SSDM 2022), K-9-06, pp. 798-799, Sep. 26-29,

ada, S. Matsui, G. Taoka, T. Yoshida, S. Amakawa, M.

2022.

Fujishima, “Demonstration of non-invasive probing of[104] K. Matsumoto, R. Ikeda, H. Sebe, N. Kuroki, M.

CMOS devices with aluminum pads at frequencies up

Numa, D. Kanemoto, T. Hirose, “Switched-Capacitor

to 500 GHz,” 99th Automatic Radio Frequency Tech-

Voltage Boost Converter with Digital Maximum Pow-niques Group (ARFTG) Microwave Measurement

er Point Tracking for Low-Voltage Energy Harvesting,”

Conference, Jun. 24 2022.

Extended abstract of the 2022 International Confer-[111] Y. Sako, T. Kobayashi, S. Hara, S. Amakawa, T. Yoshi-

ence on Solid State Devices and Materials (SSDM

da, M. Fujishima, “254-GHz-to-299-GHz down con-2022), K-9-07, pp. 800-801, Sep. 26-29, 2022.

version mixer using 45nm SOI CMOS,” 65th IEEE[105] H. Sebe, D. Kanemoto and T. Hirose, “Sub-50-mVInternational Midwest Symposium on Circuits andCharge Pump and its Driver for Extremely Low-Volt-

Systems (MWSCAS 2022), Aug. 8 2022.

age Thermal Energy Harvesting,” Proceedings of the[112] S. Yabuki, S. Fujimoto, S. Amakawa, T. Yoshida and2022 IEEE International Symposium on Circuits and

M. Fujishima, “29-to-65-GHz CMOS amplifier with

Systems (ISCAS 2022), pp. 2773-2777, Austin, USA,tunable frequency response, 2022 IEEE International

May 28- Jun 1, 2022.

Symposium on Radio-Frequency Integration Technol-[106] Z. Li, J. Wu, X. Mei, X. Huang, T. Saraya, T. Hiramo-ogy (RFIT 2022), Aug. 30, 2022.

to, T. Takahashi, M. Uenuma, Y. Uraoka, M. Ko-[113] Uta Kobayashi, Sota Mizuno, Akira Yasuda, Low pow-

bayashi, A Vertical Channel Ferroelectric/Anti-Ferro-

er multistate ADC for ultrasonic detection and audio

electric FET wit hALD InOx and Field-Induced

band signal processing by OTAsharing, International

Polar-Axis Alignment for 3D High-Density Memory,

Conference on Analog VLSI Circuits (AVIC 2022),

2022 IEEE Silicon Nanoelectronics Workshop, pp.9-

A1.2, Hiroshima, Japan, Oct. 31st - Nov. 2nd, 2022.

10, 2022年6月[114] Konosuke Sakaki, Satoshi Saikatsu, Yoshihiko Fukawa,[107] Xingyu Huang, Yuki Itoya, Zhuo Li, Takuya Saraya,

Akira Yasuda, Proposal for a feedback-type digital di-

Toshiro Hiramoto, Masaharu Kobayashi, Modelingrect-drive speaker system using an error amplifier cir-and Simulation of Antiferroelectric FETs with Oxide

cuit, International Conference on Analog VLSI Cir-

Semiconductor Channel Using Half-Loop Hysteresis

cuits (AVIC 2022), A1.3, Hiroshima, Japan, Oct. 31stfor Memory Applications, International Conference- Nov. 2nd, 2022.

on Solid State Devices and Materials (SSDM), Maku-[115] Ryoma Okada, Kiyotaka Sasagawa, Maya Mizuno,

hari Messe, September 28, 2022 537-538 2022年9月

Makito Haruta, Hironari Takehara, Hiroyuki Tashiro,

28日

Jun Ohta A polarization CMOS image sensor with

143

C﻿

on-pixel polarizer optimized for microwave elec-

CMOS Imaging Device for MouseUnder Freely Mov-

tric-field imaging 5th International Workshop on Im-

ing Conditions International Conference on Solidage Sensors and Imaging Systems (IWISS2022) ,State Devices and Materials(SSDM2022), 2022.9.28.

2022.12.12. Sanaru Hall, Hamamatsu Campus, Shi-

Makuhari Messe, International Conference Hall, Chi-zuoka University, Japan.

ba city, Japan.

[116] Kiyotaka Sasagawa, Ryoma Okada, Maya Mizuno,[122] Yuki Nakanishi, Kiyotaka Sasagawa, Ronnakorn Si-

Makito Haruta, Hironari Takehara, Hiroyuki Tashiro,

wadamrongpong, Kenzo Shodo, Yasuo Terasawa, Hiro-

Jun Ohta RF Electric Field Imaging Based on Elec-nari Takehara, Makito Haruta, Hiroyuki Tashiro, Jun

tro-Optic Effect by Using a Global Shutter Polarization

Ohta Distributed CMOS chip for retinal prosthesis-

Camera The 2022 Asia-Pacific Microwave Conferencewith high-rate stimulation International Conference(APMC 2022), 2022.12.1. Pacifico YOKOHAMA,on Solid State Devices and Materials(SSDM2022),

Japan.

2022.9.27. Makuhari Messe, International Conference

Appendix[117] Kenji Sugie, Ryoma Okada, Yasumi Ohta, Hironari
Takehara, Makito Haruta, Hiroyuki Tashiro, Kiyotaka[123] Kiyotaka Sasagawa, Pakpuwadon Thanet, Mark C.

Sasagawa, Jun Ohta An implantable multimodal sensor

Guinto, Yasumi Ohta, Makito Haruta, Hironari Take-for optical and electrophysiological recording of mouse

hara, Hiroyuki Tashiro, Jun Ohta Mouse Brain Imag-brain activity IEEE Photonics Coference, 2022.11.17.

ing Using a Self-Reset CMOS Image Sensor over 70-

HYATT REGENCY VANCOUVER, Vancouver,dB SNR(invited) 65TH IEEE INTERNATIONAL

Canada.

MIDWEST SYMPOSIUM ON CIRCUITS AND[118] Ryoma Okada, Kiyotaka Sasagawa, Maya Mizuno,

SYSTEMS (MWSCAS 2022), 2022.8.8. Virtual.

Hironari Takehara, MakitoHaruta, Hiroyuki Tashiro,[124] Ronnakorn Siwadamrongpong, Nicha Sato, Kenji

Jun Ohta 10-GHz Imaging by an Electro-Optic Imag-

Sugie, Yasumi Ohta, Makito Haruta, Hironari Take-ing System Based on Polarization CMOS Image Sensor

hara, Hiroyuki Tashiro, Kiyotaka Sasagawa, Jun Ohta

IEEE Photonics Coference, 2022.11.16. HYATT RE-

Development of Compact Readout Device for Neural

GENCY VANCOUVER, Vancouver, Canada.

Observation System Using Fluorescence Imaging[119] Ryoma OKADA, Kiyotaka SASAGAWA, Mayaand Fast-Scan Cyclic Voltammetry The 44th Interna-

MIZUNO, Makito HARUTA, Hironari TAKEHA-

tional Engineering in Medicine and Biology Confer-

RA, Hiroyuki TASHIRO, Jun OHTA Electro-optic

ence(EMBC22), 2022.7.15. Scottish Event Campus

imaging system using a CMOS image sensor with a(SEC),Glasgow, United Kingdom.

dual-layer on-pixel polarizer International Conference[125] T. Nishiguchi, N. Kuroki, and M. Numa, On technol-on Solid State Devices and Materials(SSDM2022),

ogy remapping approach using multi-gate functional-

2022.9.29. Makuhari Messe, International Conference

ity of reconfigurable cells for post-mask ECO, The

Hall, Chiba city, Japan.

24th Workshop on Synthesis And System Integration[120] Kaige Pan, Ronnakorn Siwadamrongpong, Takanori
Hagiwara, Makito Haruta, Yukari Nakano, Takurou

of Mixed Information Technologies (SASIMI 2022),
pp. 115-120, Oct. 2022.

Kouno, Yasuo Terasawa, Hironari Takehara, Hiroyuki[126] S. Moriya, H. Yamamoto, S. Sato, Y. Yuminaka, Y.

Tashiro, Kiyotaka Sasagawa, Jun Ohta Development

Horio, J. Madrenas, A fully analog CMOS implemen-of Thin Film Retinal Prosthesis with CMOS Smart-tation of a two-variable spiking neuron in the sub-Electrode Array International Conference on Solidthreshold region and its network operation, 2022 In-

State Devices and Materials(SSDM2022), 2022.9.29.

ternational Joint Conference on Neural Networks,

Makuhari Messe, International Conference Hall, Chi-

pp.1-7, 2022

ba city, Japan.

144

Hall, Chiba city, Japan.

[127] S. Moriya, H. Yamamoto, S. Sato, Y. Yuminaka, Y.

[121] Thanaree Treepetchkul, Ronnakorn Siwadamrong-

Horio, J. Madrenas, Ultra-low power analog CMOS

pong, Hironari Takehara, Makito Haruta, Hiroyuki

implementation of spiking neural networks for reser-

Tashiro, Kiyotaka Sasagawa, Jun Ohta A Wirelessvoir computing applications, The 2022 InternationalSymposium on Nonlinear Theory and Its Applications,“An efficient compilation of coarse-grained reconfigu-

pp.1-2, 2022

rable architectures utilizing pre-optimized sub-graph[128] U. Farooq, M. Mori, K. Maezawa, A Symmetric-type

mappings,” PDP 2022, Jan. 2022.

monostable-bistable transition logic element (SMO-[137] Zhou Yuqing, Naoya Niwa, Hideharu Amano, “Dis-

BILE) with frequency-based I/O isolation for THz-sig-

tant-aware Compression for interconnection network

nal under-sampling, 14th Topical Workshop on Het-of many-core systems”, COOLCHIPS25(Poster),

erostructure Microelectronics (TWHM 2022), 2022

April 2022

年8月.

[138] Souhei Takagi†, Naoya Niwa, Yusuke Yanai, Hideha-[129] P-N. Anh, T. Ibrahim, K. Yasutomi, S. Kawahito, H.
Nagahara, K. Kagawa

Pseudo-direct ToF imaging

using a multi-tap macro-pixel CMOS image sensor
5th International

SASIMI 2022, Oct.2022.
[139] J. Kadomoto, H. Irie, S. Sakai, Evaluation of Different
RISC-VC﻿

Workshop on Image Sensors and Imaging Systems

Cores, IEEE International Symposium on Embedded(IWISS2022)

Multicore/Many-core Systems-on-Chip (MCSoC),

Appendixwith oversampled reconstruction

ru,Tag-less compression for FPGA configuration data,[130] Takuya Kojima, Hayate Okuhara, Masaaki Kondo,

Microarchitectures

forEnergy-Efficient

pp. 78-84. Dec. 2022.

Hideharu Amano, Body Bias Control on a CGRA

[140] Jun Shiomi, Shogo Terada, Tohru Ishihara, Hidetoshi

based on Convex Optimization, COOLCHIPS25, Ja-

Onodera, “Zero-Aware Fine-Grained Power Gating forpan, April, 2022

Standard-Cell Memories in Voltage-Scaled Circuits,”[131] S. Kim, and S. Sato, The Impact of Carrier Lifetime on
the Electrical Characteristics of Z2-FET, IMFEDK2022, P04, 2022 Nov.
[132] FPL Demo! An FPGA-IP Prototype Chip for MEC

IEEE 35th International System-on-Chip Conference(SOCC), pp. 124-129, Sep. 2022.
[141] Dehua Liang, Hiromitsu Awano, Noriyuki Miura, Jun
Shiomi,“DependableHD!

A

Hyperdimensional

devices, Morihiro Kuga, Masahiro Iida, Hideharu

Learning Framework for Edge-oriented Voltage-scaled

Amano, International Conference on Field Program-

Circuits,” 28th Asia and South Pacific Design Automa-

mable Logic and Applications(FPL2022), Belfast,tion Conference (ASP-DAC), pp. 416-422, Jan. 2023.

United Kingdom, 2022年9月2日[142] Zixuan Li, Sangyeop Lee, Noboru Ishihara, Hiroyuki[133] Tomochika Harada, Keito Yamaguchi, Shinya Suzuki,

Ito. “Low-jitter CMOS inverter-based RC oscillator

Kota Oikawa, An Indirect Measuring Method for thewith voltage-integration feedback for sensor interface”,

Flow-Through Current using Multi-Output MOS-

International Conference on Solid State Devices and

FET, 2022 International Conference on Solid State

Materials (SSDM), K-9-05, Sept. 2022.

Device and Materials(SSDM), K-2-04, Sep.2022[143] Arisa Kimura, Kaito Kuroki, Ryoichiro Yoshida, Kenji[134] Takeru Wada, Kenta Sembo, Yong-Joon Choi, Kazuhi-

Hirakawa, Masayuki Iwase, Munehiro Ogasawara,ro Takahashi, Kazuaki Sawada, Toshihiko Noda, Pro-

Takashi Yoda, Noboru Ishihara, Hiroyuki Ito. “CMOS

posal of Novel array sensor enables simultaneous mea-

Inverter-Base Ring Oscillator Design and Evaluation

surement of multiple electrical information of sensing

Against gray Total Ionizing Dose Effect”, International

membranes aiming for odor sensing based on multi-gas

Conference on Solid State Devices and Materials, In-measurement, The 10th Asia-Pacific Conference ofternational Conference on Solid State Devices andTransducers and Micro-Nano Technology 2022 (AP-Materials, K-9-02, Sept. 2022.

COT2022), A0055, May 2022.

[144] Kaito Kuroki, Arisa Kimura, Kenji Hirakawa, Masayu-[135] R. Honjo et al., CMOS-Based Ion Image Sensors forki Iwase, Munehiro Ogasawara, Takashi Yoda, Noboru

Eliminating Optical Contamination, 2022 IEEE Bio-

Ishihara, Hiroyuki Ito. “A Z-gate Layout MOSFET

medical Circuits and Systems Conference (BioCAS),

Design and Verification of Radiation Hardness against

Taipei, Taiwan, 2022, pp. 564-568, doi! 10.1109/Bio-

γ-ray Total Ionizing Dose Effect”, International Con-

CAS54905.2022.9948545.

ference on Solid State Devices and Materials, Interna-[136] Ayaka Ohwada, Takuya Kojima, Hideharu Amano,tional Conference on Solid State Devices and Materi-145

als, JJAP, K-2-05, Sept. 2022.

[155] N. Tamura, K. Komoku, and N. Itoh, “A 27.2-27.8[145] Y. Hashimoto, N. Kaneda, K. Komoku and N. Itoh, “A

GHz Fine Frequency Tuning DCO Using 13-bit

Study on 23.8-43 GHz CMOS Low-Power Ul-

Switched Resistor,” International Conference on Ana-

tra-Wideband Injection-Locked Frequency Multiplierlog VLSI Circuits (AVIC 2022), pp. 46-49, Hiroshima,

with Transformer Input,” Proceedings of 2022 Asia‐Pa-

Japan, Nov. 1st, 2022.

cific Microwave Conference, TH3-F1-3, pp.372-374,[156] Y. Hayashi, K. Komoku and N. Itoh, A study of

Yokohama, Japan, Dec. 1, 2022.
[146] S. Seguchi, K. Komoku and N. Itoh, “1.40/2.42/4.21-

pling, 2022 IEEE International Symposium on Ra-

GHz Triple-Band Concurrent LNA Using Inductor

dio-Frequency Integration Technology (RFIT), 2022,

Coupling,” Proceedings of 2022 Asia‐Pacific Micro-

pp. 77-79, doi! 10.1109/RFIT54256.2022.9882429.

wave Conference, WE1‑F1‑2, pp.4-6, Yokohama, JaC﻿K-band gain-boosted amplifier using inductor cou-pan, Nov. 30, 2022.

Appendix[147] M. Miyake, K. Komoku and N. Itoh, “920-MHz Fully【国内会議，研究会等】[1]

Integrated Low-Power LNA Under Moderate-Inver-

抵抗装荷による広帯域な吸収型マイクロストリップ

sion Operation,” Proceedings of 2022 Asia‑Pacific Mi-

線路コモンモードフィルタに関する検討 ,” 電子情報

crowave Conference, WE1‑F1‑1, pp.1-3, Yokohama,

通 信 学 会 研 究 技 術 報 告 , vol. 122, no. 360,

Japan, Nov. 30, 2022.

CAS2022-92, pp. 145-150,（2023年1月）[148] T. Hayashi, K. Komoku and N. Itoh, “A study of[2]

大口宏人 , 和田光司 , “ 多層 FSIW 共振器の基本

K-band high-gain current-reuse two-stage LNA,” 3rd

特性とその分波回路への応用に関する検討 ,” 電子

TJMW Student Workshop, 3B-4, November 14,

情報通信学会研究技術報告 , vol. 122, no. 360,

2022, Online.

CAS2022-94, pp. 157-162,（2023年1月）[149] S. Seguchi, K. Komoku and N. Itoh, “Area-Saving Tri-[3]

石村康大 , 和田光司 , 川口則幸 , “リング共振器とイ

ple-Band Concurrent LNA with Inductor Coupling,”

ンタディジタル結合を用いた21GHz 帯広帯域マイク

3rd TJMW Student Workshop, 3B-3, November 14,

ロストリップ線路バンドパスフィルタに関する検討 ,”2022, Online.

電子情報通信学会研究技術報告 , vol. 122, no.
360, CAS2022-95, pp. 163-167,（2023年1月）[150] D. Yoshioka, K. Komoku and N. Itoh, “Study on Area
Reduction of Low Gain Deviation and Low Noise[4]佐藤雄介，和田光司 , “DSPSL 構造とリング共振器

Broadband Amplifier,” 3rd TJMW Student Workshop,

による広帯域通過特性を有する平衡型フィルタを用

3B-2, November 14, 2022, Online.

いたダイプレクサに関する一検討 ,” 第37回エレクト
ロニクス実装学会春季講演大会論文集 , 13P3-2,[151] M. Miyake, K. Miyazaki, K. Komoku and N. Itoh, “A

pp. ---,（2023年3月）

study on inductor-less low-noise amplifiers for
400MHz to 1200MHz bands,” 3rd TJMW Student[5]

和田光司 , “ 広帯域フィルタとその分波回路への応

Workshop, 3B-1, November 14, 2022, Online.

用,” 電子情報通信学会研究技術報告 , vol. 122,[152] N. Tamura, K. Komoku and N. Itoh, “Study on Fine

no. 411, MW2022-178, pp. 118-123,（2023年3月
3）マイクロ波研究会

Frequency Tuning DCO Controlled by 13-bit
Switched Resistor,” 3rd TJMW Student Workshop,[6]

王 叡智，高宮 真 , 超低遅延画像認識に向けたデジタルIn-Imager 二次元畳み込みニューラルネットワ

3A-5, November 14, 2022, Online.
[153] Y. Hashimoto, K. Komoku and N. Itoh, “A Study on

ークアクセラレータ, 電子情報通信学会，LSIとシ24-GHz High-Power VCO Using a Transformer,” 3rd

ステムのワークショップ，ポスターセッション 学生部

TJMW Student Workshop, 3A-4, November 14,

門，27，東京，2022年5月.

2022, Online.

146

成島章太 , 和田光司 ,肖 鳳超 , “ 欠陥接地構造と[7]

王 叡智 , 高宮 真 , “ 超低遅延画像認識に向けた[154] Y. Kayano, K. Komoku and N. Itoh, “A Study on

デジタルIn-Imager 二次元畳み込みニューラルネット

Wideband LC VCO with Switched Capacitor,” 3rd

ワークアクセラレータとイメージャを集積化したIC,”TJMW Student Workshop, 3A-3, November 14,

電子情報通信学会，信学技報，ICD2022-21, pp.

2022, Online.

87-92, オンライン開催 , 2022年8月.

[8]青木ノエル, 堀井康平 , 森川隆造 , 畑 勝裕 , 諸熊を用いた間欠動作可能なカウンタの実測評価 , pp.

アクティブゲート駆動によるSiC MOSFET の放射139-144, DAシンポジウム（2022）[21]

ラー耐性向上手法の提案と65nm バルクプロセスで

守谷 哲 , 山本英明 , 弓仲康史 , 佐藤茂雄 , 堀尾の実測評価 , pp. 8-13, DAシンポジウム（2022）[22]

ド反転に強靭な耐ソフトエラーフリップフロップの提報通信学会技術報告 , NC2022-33, p. 5, Septem-

案 , pp. 2-7, DAシンポジウム（2022）[23]

コミュニティ設立（2022）
間 整 合を応 用した SiGe 130nmプロセスによるションによる 耐ソフトエラーフリップフロップの耐性

150GHz 発振器の設計 ,’’ 電子情報通信学会 LSI

評価 , no.C-12-3, pp. 40, 電子情報通信学会総合とシステムのワークショップ2022, 2022年5月.

電流を低減する クロック伝達回路の検討 , no.C-12-

度ピン間スキュー検出回路の設計と評価 ,’’ 電子情

2, pp. 39, 電子情報通信学会総合大会（2023）

報通信学会 LSIとシステムのワークショップ2022,

菊田 , 岸田 , 小林 , 同一の回路構造のリングオシレ

2022年5月.

[16]

[17]

[18]

徐 祖楽, 長田 将, 飯塚 哲也, [招待講演] “A 3.3-GHz

劣化の実測評価 , no.VLD2022-73 , 電子情報通信

4.6-mW Fractional-N Type-II Hybrid Switched-Ca-

学会技術報告（VLSI 設計技術）（2023）

pacitor Sampling PLL Using CDAC-Embedded Digi-

杉谷 , 中島 , 伊藤 , 古田 , 小林 , シミュレーションを

tal Integral Path with －80-dBc Reference Spur,’’ 電子

用いたFDSOIプロセスにおけるFFのトータルドーズ

情報通信学会 技術研究報告, 2022年8月.
[27]

岩下僚我 , 徐祖楽 , 長田将 , 柴田凌弥 , 熊野陽 ,CAS 学生・若手研究会（2022）

飯塚哲也 , “ 帯域内位相雑音の低減に向けた3次

中島 , 杉谷 , 伊藤 , 古田 , 小林 , 医療用炭素線ビ

MASH 型 ΔΣFDCに基づくデジタル位相同期回路のームを用いた地上向けソフトエラー耐性評価手法の

設計 ,’’ 電子情報通信学会 技術研究報告 , 2022

検討 , ICD/CAS 学生・若手研究会（2022）

年11月.

伊藤 , 中島 , 古田 , 小林 , Evaluation of Soft Error[28]

堀川 貴道 , 加納 創太 , 飯塚 哲也 , “SiGe BiC-

Tolerance on Flip-Flops Restoring from a Single

MOS 130nmプロセスを用いた300GHz 帯電力増幅

Node Upset by C-elements , no.R10, International

回路の設 計 ,’’ 電 子 情 報 通 信 学 会 総 合 大 会 ,Meeting for Future of Electron Devices, Kansai（2022）

C-12-26, 2023年3月.

菊田 , 小林 , 岸田 , 65 nm FDSOI 構造における同[29]

Haochen Yuan, Anne-Claire Eiler, Shun Yasunaga,

一の回路構造のROを用いたNBTIとPBTIの実測

Motohiko Ezawa, Yoshio Mita and Tetsuya Iizuka,

評価 , 情報処理学会研究報告（SLDM）（2022）“Measurement Investigation of Si Substrate Impact

杉谷 , 中島 , 古田 , 小林 , FDSOIプロセスにおけるon On-Chip Resonance Circuits,’’ 電子情報通信学

スタック構造を用いたフリップフロップのソフトエラ

会 総合大会 , C-12-25, 2023年3月.

ー 耐 性の実 測 評 価 , 情 報 処 理 学 会 研 究 報 告
[19]

[26]

[30]

C﻿

大塚 日嵩 , 石田 雅裕 , 名倉 徹 , 肥後 昭男, 飯塚
哲也 , “VLSI自動テスト装置への応用に向けた高精効果によるソフトエラー耐性への影響の評価 , ICD/
[15]

[25]

杉崎 , 古田 , 小林 , 動的ソフトエラー測定時の瞬時ータを用いた65nm FDSOIプロセスに発生するBTI[14]

加納 創太 , 飯塚 哲也 , “ 伝送線路によるステージ

吉田 , 杉谷 , 中島 , 古田 , 小林 , デバイスシミュレー

大会（2023）

[13]

[24]

Appendix

する検討 , no.4-002, 電気学会総合大会（2023）

小林 , 半導体ソフトエラー試験の現状と施設へのニーズ, J-PARC 陽子ビーム照射施設計画とユーザー

熊田 , 西谷 , 古田 , 新谷 , 小林 , スイッチング波形に基づくドレイン-ソース間容量特性の測定手法に関[12]

伊藤 , 中島 , 古田 , 小林 , C-elementにより単一ノーグ回路実装と時系列情報処理への応用」, 電子情
ber 29, 2022.

[11]

杉谷 , 中島 , 古田 , 小林 , 多重化によらないソフトエ

会，4-014，名古屋，2023年3月．
喜彦 ,「スパイキングニューラルネットワークのアナロ[10]

阿部 , 小林 , 越智 , FiCC 型不揮発フリップフロップ

健一 , 和田幸彦 , 大開美子 , 椋木 康滋 , 高宮 真 ,EMIとスイッチング損失の低減 , 電気学会全国大
[9]

[20]

Sheng Guo, Zolboo Byambadorj, Ryogo Koike, Koji

（SLDM）（2022）

Asami, Nguyen Ngoc Mai-Khanh, Akio Higo, Masa-

小林 , 高い信頼性を有する超集積システムにより実hiro Fujita and Tetsuya Iizuka, “ミリ波アンテナ遠方現される IoT 社会 , no.AI-1-5, pp. SS-23, 電子情報

界放射再構築ための近傍界シミュレーションプラッ

通信学会基礎・境界ソサイエティ大会（2022）

トフォーム,’’ 電気学会 全国大会 , 1-015, 2023年3

147

[31]

月.

討”

黒川陸 , 安藤秀樹 , “ 整数命令のレイテンシ耐性を術講演会利用したALUの消費電力削減手法 ,’’ 情報処理学[32]

Appendix[34]

2023年1月.

による光量検知に関する検討 ”

西島和哉 , 梅木亨真 , 宮地幸祐 , 24V-to-1V Du-

66回）日本大学理工学部学術講演会 2022.12.01

信学会 LSIとシステムのワークショップ2022, ポスタ

デルICによる光量検知に関する検討 ”

ー発表学生部門02, 2021年 .

通 信 学 会 東 京 支 部 学 生 会 第28回 研 究 発 表 会

田中駿太 , 市川響平 , 樋口智大 , 宮地幸祐 , 屋内

2023.3.4

ク回路の四足歩行ロボットへの搭載に対する検討 ”

部門03, 2021年 .

電子情報通信学会東京支部学生会第28回研究発

川崎淳 , 志村和大 , 佐藤光秀 , 水野勉 , 宮地幸

表会

石濱拓実 , 武田健嗣 , 石橋元邦 , 後藤達巳, 山﨑
健太蓮 , 粟飯原萌 , 金子美泉 , 内木場文男 ” 歩行トランスの検討 , 電子情報通信学会 LSIとシステムと走行の切り替えを目的とした2足歩行制御用ハーのワークショップ2022, ポスター発表学生部門21,

ドウェアニュートラルネットワークICの開発 ” 令和42021年 .

年度（第66回）日本大学理工学部学術講演会

大串悠介 , 松本聡 , ゲートドライバーICの1チップ化

2022.12.1

電子情報通信学会[45]

石濱拓実 , 内木場文男 ” 歩行切り替えを目的としEE 研 , EE2022-22, CPM2022-77, OME2022-35，

た二足歩行ロボット用ハードウェアニュートラルネッ

p.18-23, 2022.

トワークICの開発 ” 令和4年度電気学会東京支部

古江文乃 , 宮坂晋永 , 大串悠介 , 山西理樹 , 松本

カンファレンス 学生研究発表会 2022.8.26[46]

X. Wang, A. Kosuge, Y. Hayashi, M. Hamada, T.

法としてのVirtual Prototypingの提案とこれを用いた

Kuroda, A 12.5 Gb/s 1.1 pJ/b Rotatable Transmis-

スイッチング電源の小型化の検討 , 電子情報通信

sion Line Coupler Using Deep-Proximity Coupling

学会 EE 研，EE2022-41，p.83-88, 2023.

Mode and Ground-Shield Vias, 2022年電子情報通

楊 明宇 , Tanvir Ahmed, 稲垣 沙耶 , 﨑山 一男,

信学会（IEICE）ソサイエティ大会 , Sep. 2022.
[47]

前澤，小松，CMOSプロセスを用いたMEMS 圧力による IoT デバイスの電力解析攻撃対策 , 第 199

センサとCV 変換回路の試作と評価 , 第35回 回路回システムと LSI の設計技術研究発表会 , 2022 年とシステムワークショップ , 2022年8月.
[48]

原 , 小松 , PVT 耐性の高いコンパレータレス弛張型

楊 明宇 , 﨑山 一男, 李 陽 , 原 祐子 , 低電力組込発振回路 , 第35回 回路とシステムワークショップ ,みプロセッサの電力解析攻撃耐性に関する検討 ,2022年8月.
[49]

坂口, 小松 , 確率的 Flash ADCを用いたサブレンジ

大隈井輔，高柳拓生，加藤真也，森下克幸，武ング ADCの設計と実装 , 第35回 回路とシステムワ

井裕樹，齊藤健

ークショップ , 2022年8月.

“ロボットシステムの実装に向けた受容』胞モデルの集積化に対する検討 ”
システムのワークショップ2022

LSIと

[50]

石田暁久 , 伊蕁楓斗 , 山崎順平 , 本間天悠 , 森下克
四足歩行ロボットにおける歩容の継続性に対する検坂口, 小松 , 入力電圧範囲を制御可能な確率的フラ ッ シ ュ ADC, 信 学 技 報 , vol. 122, no. 393,

2022.5.9

幸 , 齊藤健 “ニューロモーフィック回路を搭載した

148

[44]

2023.3.4

ンポジット磁心材料を用いた絶縁コンバータ用絶縁

LSI とシステムのワークショップ, 2022 年 5 月 17 日

[40]

石田暁久 , 伊蕁楓斗 , 山崎順平 , 本間天悠 , 森下

システムのワークショップ2022, ポスター発表学生

11 月 11 日

[39]

電子情報

克幸 , 齊藤健 “ 集積回路化したニューロモーフィッ

李 陽 , 原 祐子 , ハードウェアソフトウェア協調設計

[38]

[43]

“ 光センサを搭＋した受容』胞モ

タートアップ回路の検討 , 電子情報通信学会 LSIと聡 , 長谷川雅考 , 次世代スイッチング電源の設計方[37]

大隈井輔，高柳拓生，関山晃生，中山渉，森下克幸，齊藤健・高機能化に向けての検討

[36]

[42]

令和4年度（第を用いた負荷応答性能向上の検討 , 電子情報通

祐 , 10～20MHz 動作12V-1.5W 出力鉄系メタルコ[35]

大隈井輔，高柳拓生，関山晃生，中山渉，森下克幸，齊藤健 “ 集積回路化した受容』胞モデル

RF 非接触給電受電回路内 DC-DCコンバータ用スC﻿

2022.12.01

会 研 究 報 告 , vol.2023-ARC-251, No.7, pp.1-11,

al-Inductor Hybrid コンバータにおける補助スイッチ

[33]

[41]

令和4年度（第66回）日本大学理工学部学

DC2022-90, pp. 45-50, 2023年2月.
[51]

丸山 , 小松 , 連続時間型2次 ΔΣ 変調器に適したコンパレータの検討 , 2023年電子情報通信学会総合

[52]

[53]

[54]

[55]

大会 A-1-1, 2023年3月.

根かをり（明治大学），原紳介 , 笠松章史 , 田野井

原 , 小松 , 周波数同期回路を用いた環境変化にロ聡（国立研究開発法人情報通信研究機構），成瀬

バストな低消費電力発振回路 , 2023年電子情報通誠（東京大学），Haruto Unno, Barthélémy Estig-

信学会総合大会 C-12-23, 2023年3月.

nard, Kazuyuki Wada, Kawori Sekine（Meiji Univer-

坂口, 小松 , 確率的フラッシュ ADCのためのオフセsity），Shinsuke Hara, Akifumi Kasamatsu, Satoru

ット電圧可変なコンパレータ, 2023年電子情報通信

Tanoi（National Institute of Information and Com-

学会総合大会 C-12-24, 2023年3月.

munications Technology），Makoto Naruse（The前澤 , 小松 , MOSFETのチャネル抵抗を用いたピエ

university of Tokyo），“フィルタを用いた2本腕バン

ゾ抵抗型 MEMS 圧力センサの試作と評価 , 令和5

デッド問題の学習速度の向上についての一考察 ”

年 電気学会全国大会 3-153, 2023年3月.

“Acceleration of decision-making in solving the

佐藤 , 小松 , 静電容量型 MEMS 加速度センサの自2-armed bandit problem using filters”, 電気学会電

動生成 , 令和5年 電気学会全国大会 3-156, 2023

子回路研究会 ,ECT-23-001 , 26 Jan 2023.

[56]

[57]

池沢 , 大高 , 佐藤 , 浜本 , 高速応答機能を有する

川智 , 福井厚夫（トレックス・セミコンダクター株式

CTIA 画素回路と複数回 Digital CDSにより低照度

会社），Takaya Araki, Kawori Sekine,（Meiji Univer-

感度・S/Nを向上させた高速リニアイメージセンサ,sity）,Yoshihisa Shimada, Satoru Okawa, Atsuo Fukui

2022映像情報メディア学会年次大会 , 32B-4, 2pag-（Torex Semiconductor）“サーマルレギュレーション

es, 2022年8月.

回路におけるPTAT 回路を用いたIC 上の温度分布

京嶋拓人 *, 関根かをり, Takuto Kyojima, Kawori

検知 ” “Detection of temperature distribution on ICs

Sekine,“ΔΣADCに用いる周波数デジタル変換器のusing PTAT circuits in thermal regulation circuits”,

低面積化 ” “Smaller area of frequency-to-digital con-

電気学会電子回路研究会 ,ECT-23-003 , 26 Jan

verter used in Delta-Sigma ADC”, 電気学会電子回

2023.

路研究会 ,ECT-022-046, 29 Sep 2022
[58]

moto, Kawori Sekine, Kazuyuki Wada, “ 弱反転領域

生会研究発表会 , 2023年 3月.
[63]

余 若曦 , 難波 一輝 , 動作電圧引き下げによる低レントミラー回路における一考察 ” “MOSFET Mod-

消費電力ニューラルネットワークのための6T-8T ハ

eling of Temperature Dependence in Weak Inversion

イブリッドSRAM, 信学技報 , DC2022-40, 2022年

Region and a Study of Low-Voltage Current Mirror”,

11月.
[64]

Ji Wu, Kazuteru Namba, Low power quantized neural2022.

network by reducing the operating voltage of SRAM,

大塚雄太 *, 和田和千 , 関根かをり（明治大学），

信学技報 , DC2022-20, 2022年 10月.

原紳介 , 笠松章史 , 田野井聡（国立研究開発法人[65]

野元昭典，佐々木伸一，上瀧修一郎，高速信号

情報通信研究機構），成瀬誠（東京大学），Yuta

線路の曲がり部の特性評価，2022年電子情報通Ohtsuka, Kazuyuki Wada, Kawori Sekine（Meiji

信学会九州支部学生会講演会 , B-05, 2022年9月

University），Shinsuke Hara, Akifumi Kasamatsu,[66]

江副経介，佐々木伸一，プリント配線板電源層にSatoru Tanoi（National Institute of Information andおける放射雑音の低減 〜格子状電源層〜，2022

Communications Technology），Makoto Naruse（The年度電気・情報関係九州支部連合大会，07-1P-

university of Tokyo），“ 高速同期型比較器の誤り率

01, 2022年9月の推定と超高速強化学習システムに及ぼす影響 ”[67]

田中達也，佐々木伸一，プリント配線板電源層に“Estimation of Error Rate of Fast Synchronous Com-

おける放射雑音の低減，2022年度電気・情報関parator and Its Effect on Ultrafast Photonic Rein-係九州支部連合大会 , 07-1P-02, 2022年9月

forcement Learning Systems”, 電気学会電子回路研
究会 ,ECT-23-002 , 26 Jan 2023.
海野悠人 , Barthélémy

Estignard*, 和田和千 , 関

[68]

C﻿

高橋 尚悟 , 難波 一輝 , 優れたソフトエラー耐性をもつC-elementを用いたJK-FF, 信学会東京支部学

電気学会電子回路研究会 , ECT-22-061, 9 Dec

[60]

[62]

山本遥哉 *, 関根かをり, 和田和千 , Haruya Yama動作 MOSFETの温度特性のモデリングと低電圧カ[59]

荒木貴矢 , 関根かをり（明治大学），島田義久 , 大Appendix

年3月.

[61]

上瀧修一郎，佐々木伸一，プリント配線基板電源層における放射雑音の低減〜抵抗構造の影響〜 , 2022年度電気・情報関係九州支部連合大会 ,149

07-1P-03, 2022年9月
[69]

[70]

C﻿
Appendix[72]

熙 , モンフレ ステファン, ブフ フレデリック, トープラ

音の低減

-チップ抵抗の最適値検討 -, 環境電磁サートポン カシディット, 高木 信一 , 竹中 充 , “ 強工学研究会，信学技報 EMCJ2022-94，2023年3月

誘電体 Hf0.5Zr0.5O2における不揮発的位相変化

上瀧修一郎，佐々木伸一，プリント配線基板電源の観測 ,” 第70回応用物理学会春季学術講演会，層からの放射雑音の低減方法の検討 - 付加抵抗の15p-A502-12，上智大学四谷キャンパス, 2023年3

構造と低減効果 -, 環境電磁工学研究会 , 信学技

月15日-3月18日.

ォトニック結晶光変調器の広帯域化 , 第70回応用

バーコンピューティングにおける入力データの特性

物理学会春季学術講演会 , 16a-A409-9, 2023年3を考慮した音声認識率の向上 ,” 第70回応用物理月．

学会春季学術講演会，16a-A410-2，上智大学四川原啓輔，馬場俊彦 , Si 光変調器を用いたイメー

谷キャンパス, 2023年3月15日-3月18日.

[76]

[77]

2023年3月．

中 充 , “ 極薄 InGaAsを用いた高感度・低容量 Siス

川原啓輔，馬場俊彦 , Si フォトニック結晶光変調

ロットハイブリッド導波路受光器の実証 ,” 第83回応器のための縦積みオープンコレクタBiCMOSドライ

用物理学会秋季学術講演会，21p-A205-13，東北

バ , 2023年電子情報通信学会総合大会 , C-12-6,

大学川内北キャンパス, 2022年9月20日-9月23日.
牧野 , 丹沢 , NANDフラッシュの読み出し動作に伴
うビット線パスの電力を60% 削減する回路設計 ,型ハードウェアやFPGA 技術の未来 , 電子情報通1031, LSIとシステムのワークショップ , 2022年5月.
[84]

濃野 , 丹沢 , 環境温度が変動時しても常に出力電力

討論 , 2022年9月.

を最大にする熱電発電用チャージポンプ回路システ

三浦 , A Triturated Sensing System, ISSCC 国内報告

ムの設計1030, LSIとシステムのワークショップ, 2022

会 , 2023年3月.

年5月.

成瀬, A Self-Programming PUF Harvesting the High-En-[85]

田辺 , 丹沢 , 熱電素子・バッテリーのハイブリッド電

ergy Plasma During Fabrication, ISSCC 国 内 報 告 会 ,源用DC/DC コンバータの設計 , 1021, LSIとシステ

2023年3月.

ムのワークショップ , 2022年5月.

矢野 , 野崎 , 相澤 , 小平 , Approximate Computing[86]

小坪 , 丹沢 , CMOSラッチ型チャージポンプの出力における回路の高速化のためのネット対のマージ手抵抗モデル, 1020, LSIとシステムのワークショップ ,法 , 信学技報（VLD2022-103），Vol.122, No.402,

2022年5月.
[87]

金山，丹沢 , NANDフラッシュ用ブースト・コンバ

宮武 悠人 , 牧野 孝太郎 , 富永 淳二 , 宮田 典幸 ,ータの最速昇圧方式の提案 , 1017, LSIとシステム

中野 隆志 , 岡野 誠 , トープラサートポン カシディット,のワークショップ , 2022年5月.
[88]

橋本，丹沢 , マイクロ波無線電力伝送レクテナの入性相変化中赤外光位相シフタの低損失化 ,” 第70回

力パワー最小化設計 , 1010, LSIとシステムのワーク

応用物理学会春季学術講演会，15p-A502-8，上智

ショップ , 2022年5月.

大学四谷キャンパス, 2023年3月15日-3月18日.

[89]

Y. Kanayama, T. Tanzawa, Dependence of Boosting高城 和馬 , 関根 尚希 , 宮武 悠人 , トープラサート

time of Fast Boost Converters on Variation in Parasitic

ポン カシディット, 高木 信一 , 竹中 充 , “ 強誘電体

Resistance of Inductor and Switching MOSFETs,

Hf0.5Zr0.5O2における不揮発的位相変化の観測 ,”C-12-5, Sep. 2022

第70回応用物理学会春季学術講演会，15p-A502-

150

[83]

塩谷 亮太 ! 自律型モビリティシステムとドメイン特化

高木 信一 , 竹中 充 , “Ge2Sb2Te3S2に基づく不揮発[79]

赤澤 智熙 , 呉 冬睿 , 隅田 圭 , 関根 尚希 , 岡野
誠 , トープラサートポン カシディット, 高木 信一 , 竹

pp.161-166, 2023年3月.
[78]

[82]

応 用 物 理 学 会 春 季 学 術 講 演 会 , 16a-A409-10,

信学会 リコンフィギャラブルシステム研究会 パネル[75]

名幸 瑛心 , トープラサートポン カシディット, 中根了昌, 竹中 充 , 高木 信一 , “ 並列処理 FeFETリザ

2023年3月.
[74]

[81]

川原啓輔，馬場俊彦 , 光電気 FIR 等化によるSiフジ除去 AMUXによる光領域帯域3倍拡張 , 第70回

[73]

脇田 耀介 , 唐 睿 , 湯 涵智 , 大野 修平 , 赤澤 智

田中達也，プリント配線板電源層における放射雑報 EMCJ2022-94,pp.13-pp.18, 2023年3月
[71]

[80]

[90]

T. Hashimoto, T. Tanzawa, Proposal of a Design Flow

9，上智大学四谷キャンパス, 2023年3月15日-3月18

for Minimum Input-Power Rectenna Having Antenna

日.

and On-Chip Rectifier, C-12-4, Sep. 2022

[91]

[92]

[93]

[94]

T. Kotsubo, T. Tanzawa, The Origin of the Output[105] 関岡悠羽 , 大山達哉 , 龍野隼人 , 吉田康太 , 大倉

Resistance in subthreshold Operation CMOS Latch-

俊介 , 藤野毅 , CMOSイメージセンサに適した小type RF-DC Charge Pump Circuits, C-12-3, Sep.

面積 HMAC-SHA256回路の検討 , ハードウェアセ

2022

キュリティ研究会 , 2022/10/25

S. Tanabe, T. Tanzawa, Evaluation of DC/DC convert-[106] 森，井田 , “PN-Body Tied SOI-FET”による単一デ

er for hybrid power supply of thermoelectric generator

バイスニューロン動作 , 第83回応用物理学会秋季and battery, C-12-2, Sep. 2022

学術講演会 , 2022.

植村，丹沢 , LC 発振器駆動チャージポンプの出力[107] 佐藤健太 , 瀬賀直功 , 島田 宏 , 水柿義直 , タイミ

パワー最大化設計 , C-12-19, 信学会総合大会 ,ングジッタを利用して真性乱数を生成する超伝導集

2023/3積回路の評価 , 電子情報通信学会技術研究報告

濃野，丹沢 , 熱電発電用チャージポンプ電源回路（超伝導エレクトロニクス），SCE2022-10, 2022年11の出力電力密度最大化設計 , C-12-18, 信学会総
[95]

[96]

[97]

[98]

山野，丹沢 , 環境発電素子でバッテリを充電するチ

オシレータのタイミングジッタを利用するRSFQ 真性ャージポンプの設計 , C-12-17, 信学会総合大会 ,乱数生成回路の動作実証 , 2022年電子情報通信

2023/3月

学会ソサイエティ大会 , C-8-8, 2022年9月

角，丹沢，エネルギー・ハーベスト用小型二次電[109] 木村 睦 , 宮戸 祐治 , 新谷 道広 , 藤井 茉美 , 曲

池のトリクル充放電動作の有効性評価 , C-12-16,

勇作 , 河西 秀典 , 松田 時宜 , 神谷 利夫 酸化物

信学会総合大会 , 2023/3月

半導体によるAIコンピューティングの最前線 第70

齋藤，丹沢 , 極低電圧電源でバッテリを充電する

回 応用物理学会春季学術講演会 シンポジウム

昇圧コンバータの設計 , C-12-15, 信学会総合大会 ,「ディスプレイの次のキラーアプリをねらえ！ 酸化物

2023/3月

半導体の最前線」, 17p-E302-6, 100000001-273,

橋本，丹沢 , 高入力感度マイクロ波無線電力伝送

2023年3月

用CMOSオンチップ整流回路の設計 , C-12-14, 信[99]

月[108] 佐藤健太 , 瀬賀直功 , 島田 宏 , 水柿義直 , 2つの[110] 小野澤，田中，魏，10進 SD 数算術演算回路の研

学会総合大会 , 2023/3月

究，電子情報通信学会 東京支部 学生会研究発

牧野，丹沢 , 二電源 NANDフラッシュの低電力化

表会（第28回），2，2023年3月

回路方式の設計評価 , C-12-13, 信学会総合大会 ,2023/3月[100] 稲葉，丹沢 , 電圧振幅拡大型コルピッツオシレータのゲート接地利得モデル, C-12-12, 信学会総合大会 , 2023/3月[101] 宮崎，丹沢 , 静電振動発電用 Switched-Capacitor
AC-DC 変換回路の設計 , C-12-11, 信学会総合大会 , 2023/3月[111] 及川，田中，魏，データ通信における誤り訂正回路に関する研究，電子情報通信学会 東京支部 学生会研究発表会（第28回），7，2023年3月[112] 岩崎，田中，魏，CPUとFPGAの協調動作による画像処理に関する研究，電子情報通信学会 東京
支部 学生会研究発表会（第28回），9，2023年3月[113] 渡辺，田中，魏，剰余数系を用いた情報セキュリ[102] 立田一葵 , 大倉俊介 , 宮内健 , 韓相萬 , 大和田秀ティの実現方法に関する研究，電子情報通信学会

樹 , 高柳功（ブリルニクスジャパン），LOFIC 型

東京支部 学生会研究発表会（第28回），11，2023

CMOSイメージセンサのための低ノイズ画素回路 ,年3月

LSIとシステムのワークショップ2022, 2022/05/10[103] 立田一葵 , 大倉俊介 , LOFIC 型 CMOSイメージセ
ンサにおけるSNR 劣化の改善に関する検討 , 学生 ,若手研究会 , 2022/03/19[104] 隠岐温人 , 大倉俊介 , 特徴量抽出可能なCMOS[114] 比嘉，田中，魏，Shift-and-Add 法を用いた対数変換回路の高精度化，第21回情報科学技術フォーラ
ム FIT2022，CC-004，2022年9月．
[115] 辻 , 鬼頭 , 部分多重化によるStochastic Computingに基づく 多項式演算 RSFQ 回路の精度向上 , 電

イメージセンサを用いた高精度認識のための画素構

子情報通信学会ソサイエティ大会 , 2022年9月.

成に関する検討 , LSIとシステムのワークショップ[116] 樋山倖太，升井義博，車載用電流センサについて

2022, 2022/05/10

C﻿
Appendix

合大会 , 2023/3月の検討 2022年度（第73回）電気・情報関連学会

151

中国支部連合大会 , 2022年10月（オンライン開催）

志，田中 徹，福島 誉史 , “Smart Skin Display 用マ[117] 中佐古祥喜，升井義博，フィードフォワード型デルイクロLEDのCuめっき直接接合技術 ! 不良解析とタシグマAD 変換器の高性能化 2022年度（第73歩留り強化 ”, 第83回応用物理学会秋季学術講演回）電気・情報関連学会中国支部連合大会 , 2022

会 , 9月 2022

年10月（オンライン開催）[128] 星匡朗 , 煤孫裕樹 , 劉暢 , 篠田敦志 , 木野久志 ,[118] 久岡辰次郎，執行祐弥，升井義博，PN 接合を用

田中徹 , 福島誉史 , “ ハイドロゲルを用いたフォトバ

いたバイオロギング用照度センサの設計 2022年度

イオモジュレージョン創傷治癒 FHEの作製 ” , 第83（第73回）電気・情報関連学会中国支部連合大回応用物理学会秋季学術講演会 , 9月 2022

会 , 2022年10月（オンライン開催）[129] 大西 青葉，番場 崚太郎，田中 文悟，岸本 凌[119] 中山淳 , 岩田大志 , 山口賢一 ! “ 第二世代冗長遷平，木野 久志，福島 誉史，田中 徹 , “ 人工網膜

移故障の誤り伝搬に着目した分類 ,’’ 電子情報通の高性能化に向けた三次元積層人工網膜チップのC﻿

信学会 関西支部 第27回学生会研究発表講演会 ,作製 ” , 第83回応用物理学会秋季学術講演会 , 9

AppendixC1-2, Mar.（2023）．

月 2022[120] 衛藤優 , 山口賢一 , 岩田大志 ! “ 非同期式回路に[130] 中村皓平 , 梁耀淦 , 杜邦 , 王勝瑋 , 有賀優太 , 井

向けたスキャン設計の適用方法 ,’’ 電子情報通信学

上文太 , 木野久志 , 福島誉史 , 清山浩司 , 田中徹 ,会 関西支部 第27回学生会研究発表講演会 , C1-“ 高 QOL 人工網膜チップのための明暗順応機能の4, Mar.（2023）．

設計と評価 ” , 第83回応用物理学会秋季学術講[121] 中山淳 , 岩田大志 , 山口賢一 ! “3拡張スキャン設計を用いた第二世代冗長遷移故障の判別 ,’’ 2023

[131] 井上 文太 , 梁 耀淦 , 杜 邦 , 中村 皓平 , 王 勝瑋 ,年電子情報通信学会 総合大会 ISS 特別企画「ジ有賀 優太 , 木野 久志 , 福島 誉史 , 清山 浩司 , 田ュニア＆学生ポスターセッション」, ISS-SP-041,

中 徹 , “ 経爪型集積化光電容積脈波計測システム

p.145, Mar.（2023）．

におけるスイッチドキャパシタ CDS 型バックグラウン[122] 衛藤優 , 山口賢一 , 岩田大志 ! “ 非同期式回路におけるスキャン設計のフローの確立 ,’’ 2023年電子ドノイズキャンセル回路 ” , 第83回応用物理学会秋季学術講演会 , 9月 2022

情報通信学会 総合大会 ISS 特別企画「ジュニア＆[132] 有賀 優太 , 杜 邦 , 梁 耀淦 , 中村 浩平 , 王 勝

学生ポスターセッション」, ISS-SP-042, p.146, Mar.

瑋 , 井上 文太 , 木野 久志 , 福島 誉史 , 清山 浩

（2023）．

司 , 田中 徹 , “ 高精細スマートスキンディスプレイ用[123] 山田裕隆 , 岩田大志 , 山口賢一 ! “2入力2出力排他制御素子に対するスキャン機能の付与 ,’’ 第21回
情報科学技術フォーラム講演論文集 , No.1, CC005, pp.83-86, Sep.（2022）．

微小ピクセル回路の開発 ” , 第83回応用物理学会
秋季学術講演会 , 9月 2022
[133] 煤孫 祐樹，星 匡朗，劉 暢，申 家屹，篠田 敦
志，木野 久志，田中 徹，福島 誉史 , “Smart Skin[124] 渡邉未来 , 山口賢一 , 岩田大志 ! “メルセンヌ・ツ

Displayの要素技術研究 I Cuめっき直接接合を用

イスタのための最小テスト系列組込み法 ,’’ 第21回

いたマイクロLEDと3D-ICの常温積層 ”, 第70回応

情報科学技術フォーラム講演論文集 , No.1, CC-

用物理学会春季学術講演会 , 3月 2023

006, pp.87-90, Sep.（2022）．

[134] 篠田 敦志 , 煤孫 祐樹 , 劉 暢 , 星 匡朗 , 申 家屹 ,[125] 上村莉久，天川修平，「伝送線路を構成する導体

木野 久志 , 田中 徹 , 福島 誉史 , “Smart Skin Dis-のモデルパラメータ抽出」，電子情報通信学会 ICD/

playの要素技術研究 III 銅ピラーのアセンブリによる

CAS 学生・若手研究会，発表番号 42，December

TXV 形成とフレキシブル配線の細線化 ” , 第70回応17, 2022.

用物理学会春季学術講演会 , 3月 2023

[126] 井上 文太 , 梁 耀淦 , 杜 邦 , 中村 皓平 , 王 勝瑋 ,[135] 有賀 優太 , 中村 浩平 , 梁 耀淦 , 杜 邦 , 王 勝瑋 ,有賀 優太 , 木野 久志 , 福島 誉史 , 清山 浩司 , 田

井上 文太 , 木野 久志 , 福島 誉史 , 清山 浩司 ,中 徹 , “ 矩形波電流を用いた生体埋植型インピー田中 徹 , “ 指先の血液量変化を利用する安定・快ダンスセンサの開発 ”, 生体医工学シンポジウム

適に装着可能な経爪型 PPGコントローラの開発 ” ,2022, 9月 2022

第70回応用物理学会春季学術講演会 , 3月 2023

[127] 煤孫 祐樹，星 匡朗，劉 暢，篠田 敦志，木野 久

152

演会 , 9月 2022

[136] 大西 青葉，番場 崚太郎，岸本 凌平，木野 久

志，福島 誉史，田中 徹 , “ 人の視覚情報処理機[147] 松崎豊 , 楳田洋太郎 , 高野恭弥 , “グラウンドシー能を有する三次元積層人工網膜チップの作製と評

ルド付き150 GHz 帯 CMOSマーチャントバランにお価 ” , 第70回応用物理学会春季学術講演会 , 3月

ける位相差の改善 ,” 電子情報通信学会総合大2023

会 , 2023年3月.

[137] 井上 文太，梁 耀淦，杜 邦，中村 皓平，王 勝[148] 菅野素裕 , 楳田洋太郎 , 高野恭弥 , “300 GHz 帯

瑋，有賀 優太，木野 久志，福島 誉史，清山 浩

無線通信機のためのクロスカップルキャパシタを用司，田中 徹 , “ 経爪型集積化光電容積脈波計測シ

いた小面積125GHz CMOS 移相器 ,” 電子情報通ステム向け ノイズキャンセル機能を有するI/V 変換

信学会総合大会 , 2023年3月.

回路のノイズ検討 ” , 第70回応用物理学会春季学
術講演会 , 3月 2023

[149] 八木隼人 , 楳田洋太郎 , 高野恭弥 , “イメージ負荷
最適化による300 GHz 帯 CMOSアップコンバージョ[138] 鈴木志門 , 木野 久志 , 福島 誉史 , 田中 徹 , “ 臓器治療用UCNPディスクデバイスのためのUC 発光
講演会 , 9月 2022

会 , 2023年3月.
[150] 別府隼 , 楳田洋太郎 , 高野恭弥 , “30 GHz 帯域幅を有する125 GHz CMOS 電力増幅器 ,” 電子情報

[139] Cho Ryu, Yuki Susumago, Tadaaki Hoshi, Hisashi

通信学会総合大会 , 2023年3月.

Kino, Tetsu Tanaka, Takafumi Fukushima, “Integra-[151] 弘原海拓也 , 河合航平 , 長谷川陸宇 , 村松菊男,

tion Technology for Smart Skin Display II! Bendabil-

長谷川弘, 澤田卓也 , 福島崇仁 , 金銅恒 , 三木拓

ity Enhancement of Multi-level Metallization on a

司, 永田真 , フリップチップパッケージングにおける裏PDMS Elastomer”, 第70回応用物理学会春季学術面電圧擾乱印加とICチップ応答の評価 , 電子情報

講演会 , March 2023

通信学会技術報告 , vol. 122, no. 149, ICD2022-8,[140] 岩沼尚樹 , 鈴木志門 , 木野 久志 , 福島 誉史 , 田

pp. 27-30, 2022.8.8.

中 徹 , “ 骨髄用シリコン神経プローブの作製と評[152] 高橋亮蔵 , 三木拓司 , 永田真 , 大規模量子ビットア

価 ” , 2023年第 70 回応用物理学会春季学術講

レイの高精度制御に向けた極低温 DA 変換器の設演会シンポジウム, 3月 2023

計 , 電子情報通信学会技術報告 , vol. 122, no.

[141] Time-to-Digital Conversionに好適な多重結合リン
グ発振器を利用したPLLの提案

149, ICD2022-10, pp. 37-40, 2022.8.8.
[153] 弘原海拓也 , 河合航平 , 長谷川陸宇 , 村松菊男,[142] 佐々木優希，麻生大聖，野口卓朗，清水暁生，

長谷川弘, 澤田卓也 , 福島崇仁 , 金銅恒 , 三木拓石川洋平，深井澄夫，“ 微小位相差計測回路にお司 , 永田真 , フリップチップパッケージングにおけるけるトランスコンダクタンスの検討 ”，2022年度電子

裏面電圧擾乱印加によるオンチップ電圧変動の評

情報通信学会九州支部学生会講演会・講演論文

価 , 2022年電子情報通信学会ソサイエティ大会 ,集，C-11，Sep. 2022.

C-12-6, pp. 27, 2022.9.8.

[143] 駒林，多羅尾，吉村 回路シミュレーションによる
PLL 相互干渉モデルの妥当性検証

電子情報通信学会総合大会，C-12-4，2022年3月.
[144] 信貴，吉村 電磁カップリングによるインジェクショ
ンロックPLL の検討

電子情報通信学会総合大会，C-12-5，2022年3月.

[154] 長谷川陸宇 , 弘原海拓也 , 門田和樹 , 三木拓司 ,永田 真 , 暗号 ICチップの電源電流シミュレーショ
ンとサイドチャネル漏洩評価 , 電子情報通信学会技術報告 , vol. 122, no. 227, HWS2022-32, pp. 1216, 2022.10.25.
[155] 松丸琢弥 , 門田和樹 , 沖殿貴明 , 三木拓司 , 永田

颯 , 川原啓輔 , 楳田洋太郎 , 高野恭弥 ,真 , 暗号モジュール搭載チップのシステムレベルセ“ 光送信機用 DAC 帯域 3 逓倍回路におけるバン

キュリティ評価 , 電子情報通信学会技術報告 , vol.

ド間レベル差の理論式の評価 ,” 電子情報通信学

122, no. 284, ICD2022-49, pp. 78-81, 2022.11.29.

[145] 石井会回路とシステム研究会 , 2022年11月.

[156] 眞柴将 , 門田和樹 , 沖殿貴明 , 三木拓司 , 永田紳介 , 笠松章史 , 楳田洋太郎 , 高

真 , セキュア半導体システムにおける電源結合網の野恭弥 , “300GHz 帯4並列バイポーラトランジスタ

評価 , 電子情報通信学会技術報告 , vol. 122, no.

のマクロモデルの作成と検証 ,” 電子情報通信学会

284, ICD2022-50, pp. 82-86, 2022.11.29.

[146] 那須南美 , 原

マイクロ波研究会 , 2022年9月.

C﻿Appendix

強度特性評価 ” , 第83回応用物理学会秋季学術

ンミキサの高出力化 ,” 電子情報通信学会総合大[157] 松丸琢弥 . 門田和樹 , 沖殿貴朗 , 三木拓司 , 永田

153

真 , 暗号マルチチップモジュールのサイドチャネル漏洩評価 , 電子情報通信学会技術報告 , vol. 122,

2022年9月22日[167] 藤原 弘和 , 糸矢 祐喜 , 小林 正治 , Bareille Cédric,no. 403, HWS2022-93, pp. 273-278, 2023.3.4.

辛 埴 , 谷内 敏之 ,「HfO2系強誘電体キャパシタに[158] 松丸琢弥 . 門田和樹 , 沖殿貴朗 , 三木拓司 , 永田おける絶縁破壊過程の非破壊観察 ! オぺランドレー

真 , 暗号マルチチップモジュールのサイドチャネル漏

ザー励起光電子顕微鏡」, 2022年第83回応用物理洩 評 価 , 2023年 電 子 情 報 通 信 学 会 総 合 大 会 ,学 会 秋 季 学 術 講 演 会 東 北 大 学 22p-A307-15

A-19-1, pp. 147, 2022.3.10.

2022年9月22日[159] 眞柴将 , 門田和樹 , 沖殿貴朗 , 三木拓司 , 永田

[168] 藤原弘和 , 糸矢祐喜 , 小林正治 , Bareille Cédric,

真 , セキュリティ半導体システムにおける電源結合

辛埴 , 谷内敏之 ,「強誘電特性評価可能なオぺラン

網の評価 , 2023年電子情報通信学会総合大会 ,ドレーザー励起光電子顕微鏡の開発」, 2022年第A-19-2, pp. 148, 2022.3.10.

70回応用物理学会春季学術講演会，上智大学

C﻿[160] 高橋亮蔵 , 三木拓司 , 永田真 , 高速非同期逐次比

Appendix較型 AD 変換器におけるサイドチャネル漏洩特性の[169] 糸矢祐喜 , 藤原弘和 , Bareille Cédric, 辛埴 , 谷内

評価 , 2023年電子情報通信学会総合大会 , A-19-

敏之 , 小林正治 ,「レーザー励起光電子顕微鏡を

3, pp. 149, 2022.3.10.

用いたHfO2系強誘電体キャパシタの絶縁破壊に関[161] 瀬部 光，兼本大輔，廣瀬哲也，” 極低電圧熱エネルギーハーベスティングに向けた50mV 以下の低する評価」, 2022年第70回応用物理学会春季学術講演会，上智大学 15p-A404-7 2023年3月15日

電圧で動作する昇圧コンバータ,” 電子情報通信学[170] Junxiang Hao, Xiaoran Mei, Takuya Saraya, Toshiro

会 集積回路研究専門委員会 集積回路研究会 ,Hiramoto, Masaharu Kobayashi, 3D NAND Memo-pp. 21-26,（札幌），2022年8月8日.

ry Operation of Oxide-Semiconductor Channel[162] 谷上輝來，瀬部 光，兼本大輔，廣瀬哲也 , “ 振FeFETs, 2022年第70回応用物理学会春季学術講

動エネルギーハーベスティングに向けたバイアスフリ

演会，上智大学 16p-A403-6 2023年3月16日

ップ整流回路の設計 ,” LSIとシステムのワークショ[171] 山田裕貴 , 古江悟 , 横森岳彦 , 糸矢祐喜 , 更屋拓ップ2022, PS-16, 2022年5月9日.

哉 , 平 本 俊 郎 , 小 林 正 治 ,「UV-LED を用いた

[163] 糸田川佳克，渥美光真，瀬部 光，兼本大輔，廣HfO2系強誘電体キャパシタのアニールプロセス省

瀬哲也 , “サブスレッショルド領域動作 MOSFETを電力化に関する研究」, 2022年第70回応用物理学

利用した極低消費電力温度センサ回路に関する研会春季学術講演会，上智大学 16p-A403-7 2023

究 ,” LSIとシステムのワークショップ2022, PS-17,

年3月16日2022年5月9日.

[172] 金在顕 , 更屋拓哉 , 平本俊郎 , 小林正治 ,「強誘[164] 水田拓海，池田隆希，瀬部 光，兼本大輔，廣瀬

電体トンネル接合の電荷トラップ影響シミュレーシ

哲也 , “ 低電圧 CMOS 発振回路のデジタル制御技

ョン」, 2022年第70回応用物理学会春季学術講演

術の検討 ,” LSIとシステムのワークショップ2022, PS-会，上智大学 16p-A403-9 2023年3月16日

23, 2022年5月9日.

[173] 西尾和俊，ニコデムスレディアン，適応バイアス電[165] Zhuo Li, Jixuan Wu, Xiaoran Mei, Xingyu Huang,流を用いた Low Drop-out レギュレータの過渡応答

Takuya Saraya, Toshiro Hiramoto, Takanori Taka-の改善 , 電気学会東京支部埼玉支所研究発表会

hashi, Mutsunori Uenuma, Yukiharu Uraoka, Masa-

2023年3月

haru Kobayashi, A Vertical Channel Ferroelectric/[174] 山根勝成，ニコデムスレディアン，高周波用アナロ

Anti-Ferroelectric FET with ALD InOx, 2022年 第グスイッチの特性に対するレイアウトの影響に関する83回応用物理学会秋季学術講演会 22p-A307-1

研究，電気学会東京支部埼玉支所研究発表会

2022年9月22日

2023年3月[166] 李 卓 , 武 继璇 , 梅 潇然 , 黄 星宇 , 更屋 拓哉 ,[175] 佐野響紀，山根勝成，ニコデムスレディアン，

平本 敏郎 , 髙橋 崇典 , 上沼 睦典 , 浦岡 行治 ,TSPC-Dフリップフロップを用いた高分解能位相比

小林 正治 ,「Field-Induced Polar-Axis Alignment for較器に関する研究 , 電気学会電子回路研究会

3D High-Density Memory」, 2022年第83回応用物

2022年9月

理 学 会 秋 季 学 術 講 演 会 東 北 大 学 22p-A307-2

154

15p-A404-6 2023年3月15日[176] 坂本昴 , 今井雅 , 低電圧環境における同期式回路

と非同期 式回路の比較 , DA シンポジウム2022,
pp.126-131, Sep., 2022

[188] 佐古裕太 , 小林知広 , 原紳介 , 吉田毅 , 天川修
平 , 藤島実 , “45nm SOI COMSプロセスを用いた[177] 今井雅 , 吉瀬謙二 , 米田友洋 , FPGA-SoMを用い

254GHz-299GHz ダウンコンバージョンミキサ ,”たASIC 試作チップ評価システムの構築 , 電子情報

2022年電子情報通信学会ソサイエティ大会 , Sep. 8

通 信 学 会 技 術 研 究 報 告 VLD2022-19, pp.1-6,

2022.

Nov., 2022

[189] 矢吹俊介 , 藤本慎一郎 , 吉田毅 , 天川修平 , 藤島

[178] 坂本昴 , 今井雅 , 低電圧環境に適した回路設計方実 , “ 可変周波数特性を有する29-65GHzCMOS 増式の比較 , 情 報 処 理 学 会 東 北 支 部 研 究 報 告 ,幅器 ,” 2022年電子情報通信学会ソサイエティ大Vol.2022-7, No.4-6, Feb., 2023

会 , Sep. 8 2022.
[190] 寧 飛越 , 安田 彰 , 元角侑己, 大景脩志 , スイッ

VLSI システムの実現 , 電子情報通信学会技術研

チングロス削減に向けたセグメントパルスシェーピン

究 報 告 VLD2022-86, HWS2022-57, pp.79-84,

グ型 デジタル直接駆動スピーカシステム, 電気学会

Mar., 2023

電子回路研究会，ECT-023-004, 2023年1月26日，[180] 伊藤，西口，福原，“ニューロンCMOSインバータ

長崎歴史文化博物館

を用いたFGC 付き4入力可変論理回路のチップ試[191] 石川愛章 , 安田 彰，マルチコイルモータにおける作とその評価 ”，デザインガイア2022-VLSI 設計の駆動パターン全探査のためのパターン動的生成手

新しい大地，電子情報通信学会，集積回路研究

法，電気学会電子回路研究会，ECT-022-060，

専門委員会（ICD），2022年11月

2023年12月9日，web 開催．

[181] 澤田，西口，伊藤，福原，“チャージシェア型 SRAM

[192] 小関将 , 安田 彰，多相マルチコイルモータの9を用いたハミング距離検索機能付きCAMの回路構

相制御，電気学会電子回路研究会，ECT-022-

成と消費電力の一検討 ”，電子情報通信学会総合

079，2023年12月9日，web 開催．

大会，ISS-A-029，2023年3月[193] 竹内遥輝・小林海太・吉村浩司・山下喜市・杉[182] 宍戸，野村，立野，田向，森江，” 海馬機能を模

本泰博・安田 彰，相補型スプリットリング共振器

倣した ディジタル・アナログ併用脳型メモリ回路コ（CSRR）を用いた非侵襲血糖値センサ，電子情報ア”，LSIとシステムのワークショップ2023，2023年

通信学会ソサエティ大会，C-2-37，2022年9月6日，

5月

オンライン

[183] 浅野 祐太 , 天川修平 , 吉田毅 , 藤島実 , “ミリ波[194] 佐野 珠世 , 太田 安美 , 河原 麻実子 , 須永 圭紀 ,帯 CMOS 集積回路のための高い特性インピーダン

竹原 浩成 , 春田 牧人 , 田代 洋行 , 笹川 清隆 , 太スをもつ伝送線路 ,” LSIとシステムのワークショップ

田 淳 脳内埋植超小型イメージングデバイスを用い

2022, May 9 2022.

たマウス腹側被蓋野における自由行動下神経活動[184] 田岡 楽登 , 吉田毅 , 天川修平 , 藤島実 , “ 集積回の蛍光イメージング 第70回応用物理学会春季学

路レイアウトの分割による電磁界解析のディエンベッ

術講演会 , 2023.3.18. 上智大学 , 四谷キャンパス.

ドによる精度向上 ” LSIとシステムのワークショップ[195] 吉田 成寿 , 萩原 隆仁 , 潘 愷鴿 , 須永 圭紀 , 春

2022, May 9 2022.

田 牧人 , 高野 拓郎 , 中野 由香梨 , 寺澤 靖雄 , 田[185] 池田 和瞭 , 吉田毅 , 天川修平 , 藤島実 , “ 二重共代 洋行 , 竹原 浩成 , 笹川 清隆 , 太田 淳 フレキシ

振回路を用いたF 級および逆 F 級発振器の設計法 ”

ブル人工視覚 CMOSスマート電極デバイスの多電

LSIとシステムのワークショップ2022, May 9 2022.

極化に向けた実装プロセス開発 第70回応用物理[186] 浅野祐太 , 天川修平 , 吉田毅 , 藤島実 , “F パラメータを用いた伝送線路の折れ曲がりパーツの設計 ,”2022年電子情報通信学会ソサイエティ大会 , Sep. 8
2022.

C﻿
Appendix[179] 今井雅 , 非同期式回路を用いた電源喪失対応

学会春季学術講演会 , 2023.3.18. 上智大学 , 四谷キャンパス.
[196] Siwadamrongpong Ronnakorn Siwadamrongpong,
Sato Nicha, 春田 牧人 , 竹原 浩成 , 田代 洋行 , 笹[187] 田岡楽登 , 吉田毅 , 天川修平 , 藤島実 , “ 不連続川 清 隆 , 太 田 淳 Miniaturized Multi-functional部を有する構造の回路シミュレーションの提案 ,”Sensing System with Implantable CMOS Imager and

2022年電子情報通信学会ソサイエティ大会 , Sep. 8

Fast-scan Cyclic Voltammetry 令和5年電気学会全2022.

国大会 , 2023.3.16. 名古屋大学 , 東山キャンパス.

155

[197] 潘 愷鴿 , 萩原 隆仁 , Ouyang Xinyuan, 高野 拓郎 ,C﻿

中野 由香梨 , 寺澤 靖雄 , 竹原 浩成 , 春田 牧人 ,[205] 岡田 竜馬 高周波電界撮像に向けた高感度偏光田代 洋行 , 笹川 清隆 , 太田 淳 CMOSスマート電

CMOS イメージセンサ d.lab-VDECデザイナーズフ

極搭載フレキシブル人工視覚デバイスの防水性能

ォーラム, 2022.9.30. 秋田芸術村ゆぽぽ温泉 .

向上を目指した作製プロセスの開発 令和5年電気[206] 中西 優輝 多点高頻度刺激に向けた人工視覚用学会全国大会 , 2023.3.15. 名古屋大学 , 東山キャ

CMOS チップの設計 d.lab-VDECデザイナーズフォ

ンパス.

ーラム, 2022.9.30. 秋田芸術村ゆぽぽ温泉 .

[198] 鎧 圭吾 , 杉江 謙治 , 春田 牧人 , 竹原 浩成 , 田[207] 萩原 隆仁 , 潘 愷鴿 , 春田 牧人 , 高野 拓郎 , 中

代 洋行 , 笹川 清隆 , 太田 淳 生体埋植イメージセ

野 由香梨 , 寺澤 靖雄 , 竹原 浩成 , 田代 洋行 ,ンサ空間分解能向上にむけた角度選択画素構造の笹川 清隆 , 太田 淳 人工視覚用CMOSスマート電

検討 令和5年電気学会全国大会 , 2023.3.15. 名

極搭載フレキシブルアレイデバイスのin vivo 機能検

古屋大学 , 東山キャンパス.

証 第83回 応 用 物 理 学 会 秋 季 学 術 講 演 会 ,Appendix[199] 岡田 竜馬 , 笹川 清隆 , 水野 麻耶 , 春田 牧人 , 竹

2022.9.23. 東北大学 川内北キャンパス.

原 浩成 , 田代 洋行 , 太田 淳 高感度偏光イメージ[208] 藤田 敦士 , Castillo Virgil Christian, Rebusi Romeo

ングシステムを用いたミリ波電界イメージング 2023

Brioso, 太田 安美 , 河原 麻実子 , 竹原 浩成 , 春

年電子情報通信学会総合大会 , 2023.3.7. 芝浦工

田 牧人 , 田代 洋行 , 笹川 清隆 , 太田 淳 腹側被業大学

蓋野内の 2 領域の神経活動の蛍光イメージングの大宮キャンパス.

[200] 中西 優 輝 , Ronnakorn Siwadamrongpong Ronnakorn Siwadamrongpong, 鐘堂 健三 , 寺澤 靖雄 , 春

同時計測 第83回応用物理学会秋季学術講演会 ,2022.9.23. 東北大学 川内北キャンパス.

田 牧人 , 竹原 浩成 , 田代 洋行 , 笹川 清隆 , 太[209] 春田 牧人 , Guinto Mark, 太田 安美 , 河原 麻実

田 淳 多点刺激に向けた人工視覚チップ並列駆動

子 , 竹原 浩成 , 田代 洋行 , 笹川 清隆 , 太田 淳の 検 証 2023年 電 子 情 報 通 信 学 会 総 合 大 会 ,脳表血流・蛍光観察用ヘッドマウントCMOSイメ

2023.3.7. 芝浦工業大学

ージングデバイス 第83回応用物理学会秋季学術講

大宮キャンパス.

[201] 笹川 清隆 , 岡田 竜馬 , 水野 麻弥 , 春田 牧人 , 竹

演会 , 2022.9.20. 東北大学 川内北キャンパス.

原 浩成 , 田代 洋行 , 太田 淳 偏光イメージセンサ[210] 中西 優輝 , Ronnakorn Siwadamrongpong, 鐘堂 健とその特殊撮像応用（invited）第43回年次大会 ,三 , 寺澤 靖雄 , 春田 牧人 , 竹原 浩成 , 田代 洋

2023.1.18. ウインクあいち, 名古屋市 .

行 , 笹川 清隆 , 太田 淳 多点高頻度刺激に向けた[202] 春田 牧人 , Mark Christian Guinto, 太田 安美 , 河

人工視覚デバイス制御チップの動作実証 2022年電

原 麻実子 , 竹原 浩成 , 田代 洋行 , 笹川 清隆 ,子情報通信学会ソサイエティ大会 , 2022.9.8. オンラ

太田 淳 脳表観察用ヘッドマウント蛍光イメージン

イン.

グデバイスの開 発 第96回日本 薬 理 学 会 年 会 ,2022.12.1. パシフィコ横浜 .

[211] 岡田 竜馬 , 笹川 清隆 , 水野 麻弥 , 春田 牧人 , 竹
原 浩成 , 田代 洋行 , 太田 淳 2層オンピクセル偏[203] 潘 愷 鴿 , 萩 原 隆 仁 , Ronnakorn Siwadamrong-

光子搭載 CMOSイメージセンサを用いた高感度電pong, 春田 牧人 , 中野 由香梨 , 高野 拓郎 , 寺澤界イメージング 映像情報メディア学会2022年年次

靖雄 , 竹原 浩成 , 田代 洋行 , 笹川 清隆 , 太田 淳

大会 , 2022.8.26. オンライン.

CMOS スマート電極アレイを搭載した薄膜・セラミ[212] Makito Haruta, Mark Christian Guinto, Kazuki Ku-

ック複合人工視覚デバイスの開発 第39回「センサrasawa, Yasumi Ohta, Mamiko Kawahara, Hironari

・マイクロマシンと応用システム」シンポジウム,

Takehara, Hiroyuki Tashiro, Kiyotaka Sasagawa, Jun

2022.11.16. アスティとくしま.

Ohta 長期計測可能な脳血流・神経活動計測用イ[204] Treepetchkul Thanaree, Ronnakorn Siwadamrong-156

スティとくしま.

メージングデバイスの開発 NEURO2022, 2022.7.2.

pong, Hironari Takehara, Makito Haruta, Hiroyuki

沖縄コンベンションセンター +オンライン.

Tashiro, Kiyotaka Sasagawa, Jun Ohta A wireless[213] Joshua Philippe Olorocisimo, Yasumi Ohta, Paul Ros-CMOS imaging device utilized Bluetooth-low energy

sener Regonia, Hironari Takehara, Makito Haruta,

for freely moving animals 第39回「センサ・マイクロ

Hiroyuki Tashiro, Kiyotaka Sasagawa, Junichiro

マシンと応用システム」シンポジウム, 2022.11.16. ア

Yoshimoto, Kazushi Ikeda, Jun Ohta Neuroimaging

and modulation of the septo-hippocampal circuit us-[222] 森 , 頃安 , 関口, 三井 , 中野 , 収束超音波治療のing novel brain-implantable CMOS image sensors

ための遅延同期ループとジョンソンカウンタを使用しand micro-LEDs during seizure and epilepsy NEU-

た多相クロック生成回路 , 電子回路研究会 , 2023

RO2022, 2022.7.2. 沖縄コンベンションセンター +オ

年03月22日, 東京都市大学世田谷キャンパスンライン.

[223] 山村 , 渡邊 , 山切 , 中野 , 商用電源同期型オンチッ[214] Latiful Akbar, Yasumi Ohta, Mamiko Kawahara,

プメモリ書き込み制御回路 , 電子回路研究会 ,Makito Haruta, Hironari Takehara, Hiroyuki Tashiro,

2023年03月22日, 東京都市大学世田谷キャンパス

Kiyotaka Sasagawa, Jun Ohta CMOS Implantable[224] 渡邊 , 山村 , 山切 , 中野 , 室内光を検知・記録可能

Imaging Device and Mircrodialysis System for Ob-

なオンチップマイクロシステム用読み書きモード制御

serving Serotonergic Neurons During Nociception in

回路 , 電子回路研究会 , 2023年03月22日, 東京都

Freely Moving Mice NEURO2022, 2022.7.2. 沖縄コ

市大学世田谷キャンパス

ンベンションセンター +オンライン.

[225] 守谷，山本，弓仲，堀尾，佐藤，”スパイキングニューラルネットワークのアナログ回路実装と時系列

Kawahara, Hironari Takehara, Makito Haruta, Hi-

情報処理への応用”，電子情報通信学会 ニュー

royuki Tashiro, Kiyotaka Sasagawa, Jun Ohta Simul-

ロコンピューティング研究会，p.5，2022年9月

taneous imaging of hippocampal subfields in freely[226] 小野，守谷，菅家，山本，弓仲，佐藤，”ニューmoving GCaMP transgenic mice using a novel im-

ラルネットワーク応用へ向けたアナログ CMOS 多数

plantable micro-imager NEURO2022, 2022.7.2. 沖

決回路のLSI 実装 ”，電子情報通信学会 ニュー

縄コンベンションセンター +オンライン.

ロコンピューティング研究会，pp.189-192，2022年[216] 中西 優輝 , Siwadamrongpong Ronnakorn, 鐘堂 健

6月

三 , 寺澤 靖雄 , 竹原 浩成 , 春田 牧人 , 田代 洋

[227] 西田 , 森 , 前澤 , 共鳴トンネルダイオードを用いた高行 , 笹川 清隆 , 太田 淳 多点刺激に向けた人工視調波発振器の検討 , 応用物理学会 北陸・信越支

覚用CMOSチップ制御回路の設計 LSIとシステムの部 学術講演会 , 2022年12月.

ワークショップ2022, 2022.5.9. オンライン.

[228] 陳 , 森 , 前澤 , ボンディングワイヤをインダクタンスと誠 , 土谷亮 , 井上敏

して用いた共鳴トンネルダイオード発振器 , 応用物

之 , 岸根桂路 , “ 局部帰還を有する多段 RGC-TIA

理学会 北陸・信越支部 学術講演会 , 2022年12回路の一設計 ,” 2022年電子情報通信学会総合月.

[217] 高橋康宏 , 伊藤大輔 , 中村

大会講演論文集（基礎・境界 /NOLTA 講演論文集），vol.2022, no.1, p. 4（A-1-4），March 2022.
[218] 高橋康宏 , 伊藤大輔 , 中村

誠 , 土谷亮 , 井上敏[229] 前澤 , 森 , 空洞共振器を用いた周波数 ΔΣ 変調方式位置センサとその応用, 電子情報通信学会研究会 2022年8月.

之 , 岸根桂路 , “65-nm CMOSプロセスを用いた局[230] Tongxin Yang, Tomoaki Ukezono, and Toshinori Sato,

部帰還構成 RGC-TIA,” 2022年電気学会電子回

Reducing Power Consumption using Approximate路研究会 , vol. ECT-22, pp. 51-55（ECT-22-032），

Encoding for CNN Accelerators at the Edge, Proc. ofJune 2022.

32nd Great Lakes Symposium on VLSI (GLSVLSI[219] 柏森 風介，佐々木 敬泰 ! マルチコアプロセッサ自動設計ツール FabScalar-RISCVに対応した同期機
構 の 実 装と評 価 , 情 報 処 理 学 会 研 究 報 告 ,Vol.2022-SLDM-200, No.32, pp.1-6.

C﻿
Appendix[215] Mark Christian Guinto, Yasumi Ohta, Mamiko

2022), pp.229--235, 7 pages, Irvine, CA, USA, Jun.
2022.
[231] 長友 泰樹 , 請園 智玲 , ARX 型暗号への近似加算
適用による電力解析攻撃対策の検討 , 情報処理学[220] 井上 , 吉澤 , 低電圧動作オペアンプについての研会研究報告 SLDM, Vol.2022-SLDM-199, No.13,

究 , 第14回埼玉工業大学若手研究フォーラム論文

pp.1--3, 3ページ, キャンパスプラザ京都 , 2022年11集，pp.74-75, 2022年8月.

月.

[221] 根本昌也 , 浅野多聞 , 菅原健 , “Romulus の TI 付

[232] 濵 寛之 , 請園 智玲 , 佐藤 寿倫 , DCT への近似

きハードウェア実装と電力リークのシミュレーション

加算適用によるJPEG 圧縮の低消費電力化の検討 ,

評価 ,” ハードウェアセキュリティ研究会（HWS），

情 報 処 理 学 会 研 究 報 告 SLDM, Vol.2022-

2022.

SLDM-199, No.3, pp.1--4, 4ページ, キャンパスプラ

157

ザ京都 , 2022年11月.

[244] RISC-V MPおよび SLM 再構成ロジックを混載した

樹 , 佐川航輝 , 高澤大志 , 香川

「SLMLET」チップの予備評価 , 矢内洋祐 , 小島拓景一郎・川人祥二 電荷注入式参照光サンプリン

也 , 奥原颯 , 飯田全広 , 天野英晴 , SWoPP 2022,

グを用いた高距離精度 TOFセンサ 映像情報メデ

海峡メッセ下関，山口, 2022年7月.

[233] 安富啓太 , 古橋ィア学会情報センシング研究会（IST）[245] 鈴木慎弥 , 原田知親 , 0.18μm 多端子 MOSFET 型宏, “近センサのプローブ位置と温度に対する磁界特性評

似演算器を用いたCGRAとアプリケーションマッピ

価 , 第39回「センサ・マイクロマシンと応用システ

ングの協調設計 “, 信学技報 , vol. 122, no. 402,

ム」シンポジウム, 15P2-P-20, 2022年11月[234] 沓名海斗 , 小島拓也 , 高瀬英希 , 中村

VLD2022-88, pp. 91-96, 2023年3月.

[246] 神谷壮紀 , 鈴木慎弥 , 高橋英之 , 原田知親 , 8角

[235] 太田 , 小川, 佐藤 , 変動するケーブルの寄生容量及形多端子 MOSFETの各端子の磁界検出特性の評

び回路素子の寄生容量の影響を低減する差動容

価 , 令和5年度東北地区若手研究者研究発表会 ,C﻿

量 - 電圧変換回路の検討 , 2022年ソサイエティ大会

YS-21-P30, 2023年3月

Appendix[236] 向井 , 小川 , 佐藤 , ディクソン型チャージポンプを用知親 , パルス幅2^N 倍回路を適用したPWM/digital

いた低消費電力の容量・ディジタル変換器 , 電気変換器の研究 , 令和5年度東北地区若手研究者

学会研究会資料 電子回路研究会 ECT-22 045-

研究発表会 , YS-21-P69, 2023年3月

講演論文集 , 2022年9月.

058, pp.1-5, 2022年9月[237] 坂本 , 佐藤 , 小川 , ”3種の動作モードを有する
DC-DCコンバータの開発 ”, 電気学会研究会資料
電子回路研究会 , ECT-23 015－025, pp. 39-44,
2023年3月[238] 佐田京介，山田拓磨，泉蓮，中村誠，伊藤大輔，“ 光変調器用3段スタック型 CMOSドライバ回路の高速・PAM4対応化の検討 ”，電子情報通信学会
ソサイエティ大会，A-1-1，2022年9月[248] 原田知親 , 多端子 MOSFETによる貫通電流の間接計測の考察 , 電気学会電子回路研究会 , ECT022-033, 2022年6月[249] Panithan Srisinsuphy, Yasufumi Yokoshiki, Takashi
Tokuda, Design of RV32E RISC-V CPU for Biomedical and IoT Applications, 2022年第83回応用物理学会秋季学術講演会 , E 21p-A301-5, Sep. 2022.
[250] 光石 幹 , 横式 康史 , 德田 崇 , 永田 駿一郎 , 渡
辺 剛志 , 黄 晋二 , CMOS 集積回路とCVD 成長[239] 牧野文哉，加藤篤史，石原駿輔，中村誠，伊藤グラフェンの接続特性評価 , 2022年第83回応用物

大輔，“25 Gb/s PAM4対応バーストモード・オフセ

理学会秋季学術講演会 ,22p-A105-20 , Sep. 2022.

ット補償回路の検討 ”，電子情報通信学会ソサイエ[251] 竹内 瑞希 , 深町 賢人 , 横式 康史 , 徳田 崇 , 環

ティ大会，A-1-2，2022年9月．
[240] 石田翔悟，小澤海斗，鍋島拓海，中村誠，伊藤

境光駆動 IoTエッジ向け光エナジーハーベスティン
グ 回路の小電流化 , 2022年第83回応用物理学会

大輔，“FFE 回路を用いたスタック型部分等化技術

秋季学術講演会 , 23a-A105-1, Sep. 2022.

によるPAM4符号対応 EDCの検討 ”，電子情報通[252] 深町 賢人 , 竹内 瑞希 , 横式 康史 , 德田 崇 , 0.18

信学会総合大会，A-1-7，2023年3月．

µm 標準 CMOS 回路による生体埋め込みマイクロ[241] 大鹿純聖，泉蓮，鍋島拓海，中村誠，伊藤大輔，

デ バイス向け光電力伝送回路の評価 , 2022年第“インダクタレスな高速 PAM4レーザドライバ回路の83回応用物理学会秋季学術講演会 ,23a-A105-2,

提案 ”，電子情報通信学会総合大会，A-1-6，2023

Sep. 2022.

年3月．

[253] Reyhan Ramadhan , Kosuke Takamatsu, Yasufumi[242] 富樫惇次，泉蓮，佐田京介，山田拓磨，中村誠，

Yokoshiki , Takashi Tokuda, Functional Circuit De-

伊藤大輔，“アナログ回路における伝送速度，電sign and Measurement for Optical Power Trans-

力効率の最適な微細 CMOS 技術検討 ”，電子情

fer-based Biomedical and Internet-of-Things Devices,

報通信学会総合大会，A-1-9，2023年3月．

2022年 第83回応用物 理 学 会 秋 季 学 術 講 演 会 ,[243] 小澤海斗，石田翔悟，霜田幸長，中村誠，伊藤

158[247] 二瓶匠充 , ROBERTO ANDRINO ROBLES, 原田

23a-A105-3, Sep. 2022.

大輔，“PAM4・光パケット信号対応 CTLE 回路に[254] 山中 風葵 , 清水 尭之 , 横式 康史 , 德田 崇 , 光

おける高速自動利得制御法の検討 ”，電子情報通駆動ウェアラブルセンサ向け RF 送信回路の駆動検信学会総合大会，A-1-8，2023年3月．

証 , 2022年第83回応用物理学会秋季学術講演

会 , 2022年第83回応用物理学会秋季学術講演

ッファアンプの製作とマウス脳計測評価 , 第39回「セ会 , 23a-A105-4 , Sep. 2022.

ンサ・マイクロマシン応用システム」シンポジウム,[255] 清水 尭之 , 深町 賢人 , 横式 康史 , 德田 崇 ,14P3-A-1.

CMOS 制御光駆動による超小型連続血糖測定セ[266] チャン, クレア, 井戸川, 坂本 , 斗内 , 山下 , 沼野 ,ンサ, 2022年第83回応用物理学会秋季学術講演

鯉田 , 河野 , ニューラルインターフェースデバイスに会 ,23a-A105-5 , Sep. 2022.

向けた5um 直径タングステンワイヤの磁気的斡アッ[256] 高松 洸佑 , 横式 康史 , 徳田 崇 , 分散型光電気
BMIデバイス向け0.18 μm CMOSチップ の評価 ,2022 年 第 83回 応 用 物 理 学 会 秋 季 学 術 講 演会 ,23a-A105-6 , Sep. 2022.

センブリ, 第39回「センサ・マイクロマシン応用システム」シンポジウム, 15A3-A-4.
[267] 新野 , 古澤 , 前田 , 野田（佳），赤井 , 飛沢 , 崔 , 野
田（俊），澤田 , 高橋 , オンチップ検出に向けたグ
ラフェン表面応力センサの検出回路一体化と腫瘍マバイス向けRISC-V CPUの試作と評価 , 第89回情ーカー検出 , 第39回「センサ・マイクロマシンと応報システム研究会 , IS-22-037, Oct. 2022.

用システム」シンポジウム, 15A3-C-5.

[258] 横式康史 , 高松洸佑 , 德田

崇 , Binary Neural[268] 矢内洋祐 , 小島拓也 , 奥原颯 , 飯田全広 , 天野英Networkによるセンサ向け低消費電力機械学習回

晴 , “RISC-V MPおよびSLM 再構成ロジックを混載

路 , 知覚情報 / 次世代産業システム合同研究会 ,した「SLMLET」チップの予備評価 ”, 信学技報 ,PI-23-036/IIS-23-041, Mar. 2023.

vol. 122, no. 133, CPSY2022-8, pp. 41-46, 2022年7[259] 田崎広都 , 清水尭之 , 深町賢人 , 横式康史 , 德田月.

崇 , 柴原卓哉 , 河浦大悟 , 工藤寛之 , 光駆動方式[269] 周 宇擎 , 丹羽 直也 , 天野 英晴 , “ 距離に依存し連続血糖センサの機能評価 , 令和5年電気学会全て圧縮を選択する転送方式 DA selective compres-

国大会 , 3-122, Mar. 2023.

sion の提案 ”, 信学技報 , vol. 122, no. 174, RE-[260] 岩崎秀栄 , 山中風葵 , 清水尭之 , 横式康史 , 德田崇 , 光駆動型 CGMS センサの通信部の実現 , 令CONF2022-28, pp.14-15, 2022年9月[270] 畑 俊吉 ,リーク電流の製造ばらつきを利用した

和5年電気学会全国大会 , 3-123, Mar. 2023.

LRPUFの超低電圧に向けた回路の最適化とシミュ[261] 吉本海生 , 竹内瑞希 , 深町賢人 , 山中風葵 , 高松

レ ー ション 評 価 , 信 学 技 報 , vol. 122, no. 402,

洸佑 , 横式康史 , 德田 崇 , 環境光駆動超小型

VLD2022-77, pp. 25-30, 2023年3月.

IoTエッジ向けエナジーハーベスティング回路の動[271] 南口 和生 , 御堂 義博 , 三浦 典之 , 塩見 準 , “ 集作評価 , 令和5年電気学会全国大会 , 3-125, Mar.

積回路より漏えいする電磁波の電源電圧依存性モ

2023.

デル ”, DAシンポジウム2022, pp. 58-63, 2022年8[262] 高松洸佑 , 衛 亦誠 , 横式康史 , 德田 崇 , 分散型

月.

光電気 BMIデバイスの実現に向けた0.18μm CMOS

[272] Dehua Liang, Hiromitsu Awano, Noriyuki Miura,

チップ設計 , 令和5年電気学会全国大会 , 3-124,

Jun Shiomi, “[ 記念講演 ]DependableHD! A Hyper-

Mar. 2023.

dimensional Learning Framework for Edge-oriented[263] 清水 尭之 , 深町 賢人 , 田崎 広都 , 横式 康史 ,Voltage-scaled Circuits,” 信 学 技 報 , vol. 122, no.

德 田 崇 , 柴原 卓哉 , 河浦 大悟 , 工藤 寛之 ,402, VLD2022-93, pp. 111-111, 2023年3月.

CMOS 制御光駆動による小型 CGMS センサの評[273] 吉長，木村，斎藤 , ” 画素配列を改良した部分露

価 , 2023年第70回応用物理学会春季学術講演

光型イメージセンサの設計と制御方法の提案 , 令和会 , 18a-E102-1, Mar. 2023.

4年 度 電 気 学 会 東 京 支 部 茨 城 支 所 研 究 発 表[264] 深町 賢人 , 竹内 瑞希 , 吉本 海生 , 山中 風葵 ,C﻿Appendix[257] 横式康史 , 高松洸佑 , 德田 崇 , 間欠駆動 IoTデ会 ,2022年12月.

高松 洸佑 , 横式 康史 , 德田 崇 , 環境光駆動超[274] 菊池 , 山根 , 川本 , 木村 , 増澤 , 周波数分割多重

小型 IoTエッジ向けエナジーハーベスティング回路

測定時に問題となる集積化磁気センサで発生するの動作評価 , 2023年第70回応用物理学会春季学

低周波ノイズの影響に関する研究 , 令和4年度 第術講演会 , 18a-E102-2, Mar. 2023.

30回 茨城支所 研究発表会 , 2022年12月[265] 八木 , 清木場 , 山下 , 佐々木 , 井戸川, 飛沢 , 赤[275] 吉澤翔悟，中尾怜史 , 武内良典「Rocket Chip へ

井 , 沼野 , 鯉田 , 河野 , ニューロン計測用PMOSバのカスタム命令追加設計支援プログラムの実装」，

159

21a-C105-5.

DAシンポジウム2022論文集 , Vol. 2022, pp. 43-50,
2022年8月.

[284] 加藤岳人，塩津勇作，山本修一郎，菅原聡，“ニ[276] 田中尚哉，平山聖冴，武内良典，「人工視覚シスアスレッショルド電圧駆動 ULVR-SRAMのパワーゲ

テムのデータ圧縮伸長モジュールのFPGA 実装」，

ーティング性能 ”，第83回応用物理学会秋季学術

情 処 研 報，Vol. 2023, SLDM-201, No.8, pp. 97-

講演会，仙台市，宮城県，2022年9月20日-23日，

102, 2023年1月

paper 21a-C105-6.

[277] 平山聖冴，田中尚哉，武内良典，「視覚野刺激型[285] 山崎修，塩津勇作，山本修一郎，菅原聡，“Fin-

人工視覚システムの刺激データに対する圧縮プロセ

FETを用いた低電圧駆動不揮発性 SRAM（NV-ッサ設計」情処研報，Vol. 2023, SLDM-201, No.7,

SRAM）の設計 ”，第83回応用物理学会秋季学術pp.90-96, 2023年1月.

講演会，仙台市，宮城県，2022年9月20日-23日，[278] 三宅充城，小椋 清孝，伊藤 信之，”400-1200MHzC﻿

paper 21a-C105-4.

Appendix

帯インダクタレス広帯域 LNA の検討，” 2022年度[286] 塩津勇作，原拓実，菅原聡，“ 超低電圧リテンシ（第73回）電気・情報関連学会中国支部連合大ョンSRAMのエネルギー最小点動作とそのBNNア会，R22-12-10，オンライン，2022年10月22日．

クセラレータへの応用”，電子情報通信学会集積[279] 吉岡大，小椋 清孝，伊藤 信之，” 低利得偏差・回路研究会，川崎市，神奈川，2022年4月12日．

低雑音広帯域増幅器の省面積化に関する検討，”[287] 長田峻輔，“ 電界印加成膜における導電性材料粒

2022年度（第73回）電気・情報関連学会中国支子の配向特性検証シミュレーション”，本荘由利テ部連合大会，R22-12-09，オンライン，2022年10月

クノネットワーク第4回「学生発表会・コンテスト」，

22日．

N-38b，2023年2月22日．

[280] 瀬口慎一郎，小椋 清孝，伊藤 信之，”インダクタ[288] 三村佳輝，小宮山崇夫 長南安紀 山口博之 小谷

結合を用いた三帯域同時受信 LNA の省面積化の光司 , “ 適応制御型マッチング回路による高周波整検討，” 2022年度（第73回）電気・情報関連学

流回路の電力広帯域化 ”, 2023年電子情報通信学会中国支部連合大会，R22-12-05，オンライン，会総合大会 , B-20-27, 通信講演論文集1，p.506,

2022年10月22日．

2023年3月7日～10日，さいたま市 .

[281] 橋本佳紀，小椋 清孝，伊藤 信之，” 24 GHz パ
ワー VCO に用いるバランのインダクタ比の最適化に【著書】

関する検討，” 2022年度（第73回）電気・情報関連学会中国支部連合大会，R22-12-04，オンライ[1]

ン，2022年10月22日．

合技術と次世代半導体3D-IC/TSVへの応用」”, ポ[282] 田村直渡，小椋 清孝，伊藤 信之，” スイッチトレ

リイミドの高機能設計と応用技術 - 低誘電特性，

ジスタを用いた発振器の周波数制御に関する検低熱膨張性，透明性，密着・接着性，成形性 -討，” 2022年電子情報通信学会ソサイエティ大会（技術情報協会），8月 2022

C-12-14，オンライン，2022年9月7日.

160

福島誉史 , “ 第4章 第6節「ポリイミドの気相堆積重[2]

清山浩司，田中徹 , “スマートヘルスケア～生体情[283] 伊藤克俊，塩津勇作，山本修一郎，菅原聡，“ 新報の計測・評価・活用とウェアラブルデバイスの開型超低電圧リテンションSRAM（ULVR-SRAM）セ

発・製品事例～第4章 ウェアラブルデバイスの開ルの提案 ”，第83回応用物理学会秋季学術講演

発 題2節経爪型集積化光電容積脈波計測システ会，仙台市，宮城県，2022年9月20日-23日，paper

ムの開発 , 1月 2023

D. VDECの利用規程・申し込みガイド
D.1 概要VDEC は，全国の大学・高専向けに様々な支援事業を実施している．

の上になりたっているので，Internet の仕組や Unix についての素養はあらかじめ付いていることを期待している．従って，利用でトラブルが起こったときには研究

1.

CAD ツールの共同利用

室や学校のネットワーク管理者と十分連絡をとって，

2.

VLSI 試作サービスの共同利用問題を切りわけながら対処することが勧められる．

3. CAD ツール講習会（8-9月・3月）
4. 社会人リフレッシュ教育（6月 -8月，学生も参加
可能）

D.2 まずはじめに
VDEC からのおしらせ，また講習会・リフレッシュ

5.

VLSI デザイナーフォーラム（若手の会）

教育を除く全ての申込や問い合わせには，VDEC の

6.

大型装置利用WEB ページ http://www.vdec.u-tokyo.ac.jp/ を用いていD﻿

る．一部のページは秘密等が含まれるため，WEB アク

Appendix

CAD ベンダー，試作会社等のアカデミック向けの協セス用アカウント・パスワードならびにアクセスして力により，それぞれのサービスを大幅なアカデミックいるマシンの Internet Protocol（IP）アドレスによってディスカウントで提供している．VDEC 設立以来，こ制限をかけている．

れまでの実績では，CAD の利用・CAD 講習会は無償，

従って，VDEC を利用したい場合，前もって教員に

LSI 試作サービスは海外での類似サービスの半額以下，よるアカウントの申請が必要である．登録は無料．資

大型装置は消耗品実費負担のみとなっている．見返り格の審査を行うため十分な（サービス開始前1ヶ月以として，ユーザには VDEC を利用する「顧客」ではな

上）時間的余裕をもって，申込をお願いしたい．申込

く，VDEC と一緒になってサービスを向上させる「主から概ね数週間が経過した後，WEB ページアクセス用体」としての自己研鑽と協力を期待している．全国ののアカウントとパスワードが発行される．アカウント

研究室がバーチャルな一つの研究室として助けあいがは，半角英大文字2字 + 半角数字5桁（例 : VD00000）かできるような状況を理想とし，限られたスタッフの中，らなる．

日々支援活動を行っている．

申込で特に注意する点は，VDEC の WEB にアクセスサービスの対象は基本的には，大学・高専であり，したい研究室のマシンの IP アドレスを入力することで端的にはメールアドレスとして「.ac.jp」を持つ教員と，ある．学校の中にあるマシンからのみアクセスを許可

その研究室内の教職員と学生を対象とする．それ以外

しており，プロバイダーのアドレスならびに，Proxy サの研究所の利用や，企業との共同研究については個別

ー バ の ア ド レ ス 登 録 は 禁 止 す る． 入 力 の 際 は，の判断を要する．特に CAD ツールについては CAD ベ

133.11.58.4,133.11.58.5のように，IP アドレスを全て「半ンダーとのライセンス規定に抵触しないよう細心の注

角」の英数字で，「,」（半角カンマ）で区切って，途中

意 が 必 要 で あ る た め，VDEC の 担 当 者（vdec@vdec.

改行を入れずに入力する．また，ここで入力するアド

u-tokyo.ac.jp）に必ず相談いただきたい．その他のサー

レスは，「ネットワークの外部から見えるアドレス」でビスについては VDEC の裁量範囲が広くなるので可能あることに注意する．特に，NAT（IP masquerade とい性が高くなるが，こちらもあらかじめ相談いただきた

うプログラム名で呼ばれることもある．機能としてはい．企業との共同研究については，少なくとも非営利，

NAT が正しい．
）で研究室内をローカルネットワークにアカデミック側が51% 以上のイニシアチブを取る研究している場合は，NAT サーバのアドレスを入力する．

であることが必要である．

よくある間違いとして，ローカルネットワークの IP，また，CAD の申込や試作申込，装置利用申込など，契約にかかわる作業は全て，代表の教員の方々に行っ

例えば「192.168.X.XX」を登録したためアクセスできなくて困っている例がある．

ていただくことをお願いしている．研究室のメンバが代理で行うことも現実には可能であるが，その場合もあくまで教員の了解をとり，代理としての心構えで望んでいただきたい．
VDEC のシステムは，Internet と Unix operating system161

【登録するIP アドレスに関する要件】•アクセス制限を行わないページのみを参照するコンピュータの IP アドレスを登録する必要はない•IP アドレスの登録数には制限を設けないが，管理の行き届いたコンピュータのみに限定すること•DHCP サーバにより動的に割り当てられた IP アド
レスやローカルアドレスなどは登録できない（し図 D.1 VDEC ホームページのインデクスフレームても意味が無い）•Proxy サーバ等を介さないアドレスを指定すること．
これは，設計規則等の機密情報が Proxy サーバに残ってしまい，機密漏洩につながることを防ぐためでD﻿あるので守っていただきたい．但し，ファイアーウ

Appendix

ォールが設置されているなど学内の事情により直接のアクセスが行えない場合にはその限りではない
図 D.2 アカウント登録・変更ページの入口

D.3 CAD ツールの共同利用
VDEC では，集積回路の上流から下流まで一連の設計を行うための CAD ツールを提供している．これらのソフトウェアは，VDEC の VLSI 試作以外のアカデミッ
ク用途（MOSIS-VDEC を通じた試作，教育用の演習，EB 等 VDEC の大型装置利用のためのデータ作成用，等）の利用も可能である．アカデミック向けであるから，企業との研究の際は利用の可・不可が場合により異なるので，心配な場合あらかじめ相談いただきたい．
1つの設計作業を行うために，2つ以上のベンダーから CAD を選べる状況（二重化）を理想としている．LSIの設計には，CAD ソフトと共に，パラメータやライブ
ラリが必要であるが，これも職員や関連研究室のボランティアにより，充実のための努力が払われている．
ボランティアとしての協力は大変に歓迎される．
CAD 申込の WEB ページに教員がアクセスする（WEBアカウントが必要である）．NDA 事項を了解いただき

図 D.3 アカウントの新規登録の注意点

ネットワークが変更になるとか，研究室のマシン増

サイン入りの文書を VDEC センター長室に送付した後，CAD の申請ができる．
申請時に WEB から入力する内容は以下のとおり．

設などで IP アドレスを変更する場合は同じく，申込の•ソフトウェアライセンス数（研究室で同時に使用

ページから「登録内容変更」を行う．特に，古い IP がすると思われる最低数を入力）使えなくなるといった大幅なネットワークの変更がわ•用途かっている場合は，まえもって新旧両方のアドレスを•メディアリクエスト（使用する Operating System を登録しておく．万一アクセスできなくなった場合は，選んでチェックする）．

「新規登録」を行い，同じ E-Mail アドレスを入力するこ•利用する研究室所有ワークステーションのホストとで上書き変更が可能である．

ネーム（VDEC，端的には usr1から名前→ IP アドレスの解決ができる，「.ac.jp」で終わるホスト名であることが条件．
）

162

ているネットワーク環境では，VDEC の Web サーバと
VDEC および地域拠点校に対して，ライセンス認証用の特定のポートを空ける必要がある．この場合，各大学・高専のネットワーク管理者と相談すること．
初期設定等はやり方を一度経験すれば簡単である
が，はじめてのときは様々な問題が起こることもある．
VDEC に対する大幅なアカデミックディスカウントの引き換えとして，各研究室は CAD ベンダーによる直接のサポートを受けられない．かわりに VDEC では，
図 D.4 C AD 利用申込フォームの「ライセンス数の登録」
パート記入における注意点

VDEC の創設期においては，メディアを近隣の研究室している．質問はこちらのメーリングリストを利用い
ただきたい．CAD を利用する研究室の構成員のどなたD﻿でも投稿，返答してよい．CADuser ML の注意点は以Appendix

ソフトウェアの CDROM（メディア）について，「CADuser@vdec.u-tokyo.ac.jp」メーリングリストを用意

下のとおり．

で「回覧」していたが，インターネットの発達により

1. WEB ページから，利用するメンバの E-Mail アド

回線が豊富になったので，現在では CD に書き込める

レスを登録すること．特にその際，「.ac.jp」で終ISO イメージファイルで提供している．VDEC ホーム

わるアドレスを利用し，メールはプロバイダ等

ページの「ライセンスファイルの配布 > ここから」かに転送しないこと（情報漏洩の観点から）．

らダウンロードできるようにある．当然ながら，VDEC

2.

リストの更新は頻繁におこない，卒業生へのメのユーザアカウントとパスワードが必要となるため，

ール配信は速やかに停止すること．特に4月に注

CAD を申請してから数週間程度の時間差が必要となる

意．

であろう．

3.

メールをする前に，あらかじめ CADuser ML の過メディアをダウンロードした後，プログラムをイン

去記事検索が WEB からできるので，類似の質問

ストールし，初期設定ファイルを整備する．特に，ラが無いかどうか検索してから投稿すること．

イセンスファイルは WEB 経由で別途取得の上設定する

4.

機 密保持にかかわるような内容のメールは，か，環境変数 LM_LICENSE_FILE 等を（ライセンスサ

CADuser に送ってはならない．各試作のメーリン

ーバのポート番号）@（ライセンスサーバ）の形式でグリストに送ること設定する．また，/etc/hosts ファイル等を設定し，ライ

5. 問題解決したら，問題，原因，解決法をまとめ

センスサーバを「ローカルのネットワーク相当でアクて投稿すること（必須ではないが，ネット利用

セスできるように」する．端的には，手元のワークスのエチケットといえる）．

テーションにおいて，例えば「vdec-cad1」と指定するだけで，FQDN 形式の「vdec-cad1.vdec.u-tokyo.ac.jp」のマシンの IP アドレスが引けるように設定する．
CAD ツールを実行するためには，VDEC または地域拠点校のライセンスサーバによる認証が必要である．
ライセンスファイルまたは環境変数の変更により認証を行うライセンスサーバを切り替えることが出来るので，VDEC または地域拠点校のどちらかのライセンス
サーバがメンテナンス等の事情により停止している場
合でも，稼働中のもう一方のライセンスサーバを選択

図 D.5 CAD 利用者メーリングリスト登録における注意点

することにより CAD を実行することが可能である．また，ライセンスサーバの認証は，CAD ツール起動後もライセンスは年度単位で申込みを受けつけしてい数分おきに行われるので，CAD ツールを実行中は常時る．各 CAD ベンダーと VDEC との交渉がまとまる毎年

ライセンスサーバとの通信が可能な状態にしておかな

3月末に，CADuser ML と WEB 上に，次年度の CAD 利

ければならない．また，ファイアーウォールを使用し用申込案内が出るので忘れずに申込する．4月中は移行

163

期間として前年度申込のライセンスも有効にしてある

アクセスならびに，WEB での公開を禁止している会社

が，4月末に切れるため，そのときになって慌てる例がの場合は CDROM 等で送付される．NDA の対象は教員

毎年発生している．
「永久ライセンスではない」ことにであるが，研究室の職員・学生にも同じ NDA が適用さ十分ご注意いただきたい．

れるため，取扱には細心の注意を支払っていただきたい．尚，秘密保持契約内容は，以降の同一プロセスに【毎月注意を払うべき点．熟読必須．】

よるチップ試作全てにおいて有効である．

1. VDEC では，CAD を使用できる計算機のリスト

試作申込はデザイン提出〆切日の6～3ヶ月前，キャ（アクセスリストと呼ぶ）を半年毎に更新していンセルの〆切は1ヶ月前である．1ヶ月前より遅くなっる．このとき DNS の逆引きができなくなっていたキャンセルには，原則として試作代金をお支払いい

た等の何らかの不具合で，アクセスリストに自ただくので注意いただきたい．特にはじめて試作に参分の計算機が登録されない場合がある．その場

加される場合は，1ヶ月前には回路ができているくらい合，CAD が使えなくなるので，アクセスリストの，余裕をもったスケジュールを組まれることを強く

更新前に対処する必要がある．サーバの停止は，お勧めする．

D﻿Appendix
2.

3.

全国ユーザに影響が及ぶため頻繁には行えない

VLSI 申込フォームの入力に関する注意点（図5.8）ので，万が一アクセスリストの不備に気づかな•希望チップ寸法の項目のチェックボックスを必ずかった場合は，最悪半年以上 CAD が使用できなチェックした上で希望チップ数を入力すること．

くなる．

チェックを行わないと入力した数字は無効となる

以 上の理由で，VDEC から「CAD のアクセスリ• チップ数入力には半角数字を用いる

ストを更新します」というアナウンスがあった設計に関する問い合わせについては，各試作につい場合，必ずチェックを行い，自分のコンピューてメーリングリストを用意してあるので，設計者全員

タが登録されていることを確認しなければならのメールアドレスを登録する．
「.ac.jp」で終わるアド

ない．

レスであり，プロバイダに転送をしないよう注意願い

登 録 確 認 の ペ ー ジ は，http://www.vdec.u-tokyo.

たい．これらメーリングリストの過去記事検索もでき

ac.jp/CAD/cad_access_list.html である．ブックマー

る．

クを強くお勧めする．
4.

IP アドレス（ホスト名）registered という表示が出ていれば登録されている．

5.

） FAIL という表示が出てfalse（false（ホスト名）
いれば登録に失敗しているので，原因を探る．

一般的に，DNS の逆引き（ホスト名から IP アドレスを引く）に失敗していることが多い．研究室のネット

図 D.6 VLSI 試作メーリングリスト登録ページの注意点

ワーク管理者とも相談して，VDEC のサーバから，当該ホスト名の逆引きができるまで原因の除去を行う．

レイアウトを設計した後，VDEC が提供する最新のDesign Rule Check ファイルでチェックを行い，エラー

D.4 VLSI 試作サービスの共同利用

164

フリーになったものを提出する．また，シミュレーシ

VLSI 試作サービスは，教育研究目的に限って認めらョンはもちろんのこと，レイアウトが回路図と同等でれる．WEB ページに本年度のランが掲示され，数ヶ月あることを確認する Layout Vs Schematic（LVS）チェッ

前から試作が申込可能になり，リンクが張られる．まクを通しておいて，提出しようとする回路が本当に動ず，試作会社の持つ機密情報に対する NDA 契約を行作しそうである確信を持っておくことは最低限必要でう．これは VDEC ホームページの ｢試作関係 > 試作案

あろう．デザインの提出は指定された VDEC ページか内 > 機密保持契約（NDA）の文面｣ より，希望プロセ

ら行う．提出時に VDEC 側で最終 DRC を実行する．こスの NDA にサインして VDEC に郵送し，VDEC 側で手こでエラーが出たチップは提出できない．必ず自分の続き終了後に NDA 締結となり，設計規則やライブラリ

環境で DRC フリーにしてからチップを提出すること．

にアクセスできるようになる．設計規則は WEB 経由の提出〆切は月曜日に設定されていることが多いが，できる限り余裕をもって，前の週などに提出をいただ

コース，「MEMs コース」らびに一線の研究者による設

きたい．また，月曜日に締め切った後，VDEC 側でさ計事例の講演会などを企画している．6月～9月に開催

らにデザインルールをチェックしている．この際本来し，有料である．社会人を主に対象としていたが，近出てはいけないエラーが出ることがあり，出た場合設年関係者にも向けている．

計者に修正のお願いを連絡するので，提出したからといって安心せず，1週間ほどは VDEC からの連絡に注意
願いたい．

D.7 デザイナズフォーラム（旧若手の会）
毎年9月頃，VDEC を利用する若手が合宿を行い，最デザイン提出から数ヶ月後に，VLSI チップが納品さ近の動向や研究内容について話しあう機会を設けてい

れ，請求書も送付されるので，遅滞なく支払をお願いる．発足当初の「若手」の定義は年齢が5ビット．最近する．

の定義は「自分は若手だと思っている学生・教職員」
であるので積極的な参加をお待ちしている．

D.5 CAD ツール講習会

D﻿
D.8 大型装置利用供しないかわりに，毎年2回，夏と春と CAD 講習会を

LSI テスターや，EB 装置など，公開可能な装置につ開催している．東京大学の武田先端知ビルセミナー室

いては，利用の案内を WEB ページに掲載している．そにてメイン会場として開催され，各地方の拠点校へサの手順に従って利用方法の学習と申請を行う．基本的ブ会場としてストリーミング配信される．まずはこうなスタンスは以下のとおり．

いった講習会に参加し，大体の知識を付けてから実際

1.

公開の対象は教員であり，研究室メンバは教員の試作なり CAD 利用を行うことをお勧めしている．アの代理として責任をもって使っていただく．

ナウンスは CADUser メーリングリストで流れる．ま2. 利用免許を持っている者の付き添いがあれば基本的に自由な利用が可能

た，申込は，VDEC の WEB ページから行う．
3.
D.6 社会人・大学リフレッシュ教育

Appendix

CAD ベンダーとの契約により，個々のサポートは提数回のトレーニングを受けて免許を持てば自分一人で利用可能CAD ツール講習会からさらに進んだ形で，VDEC 環

VDEC 専任・協力教員のサポートスタッフ数に限り境での回路設計，アナログ回路のレイアウトやシミュがあるので，免許保持者に積極的な教育をお願いする

レーションを体験したりする「アナログコース」，「RF」

ことがあるので，協力いただきたい．

165

E. IPデータベースの整備
設計資産の再利用のために，VDEC では Web 上での者間の仲介と機密情報の取り扱いの監督である．

データベースの構築および公開を行っている（http://

平成12年度から平成14年度の3年間，（株）半導体理www.vdec.u-tokyo.ac.jp/IP/lsiip.html，図 E.1）
．本データ

工学研究センター（STARC）との共同研究として IP プ

ベースの利用対象は，IP 登録に関しては VDEC ユーザ

ロジェクトを行ってきたが，その最終成果として IP 開に限定しているが，IP 利用に関しては任意対象となっ発グループの各参加者へ完成 IP の登録を働きかけ，上ている．本データベースに関しての VDEC の役割は，

記データベースによって公開を行っている．

IP のカタログデータの整理，公開および登録者－利用

現在までに登録済みの IP を表 E.1に示す．

E﻿
Appendix
図 E.1 VDEC LSI IP Web データベースの例

表 E.1

VDEC LSI IP データベースに登録済みの IP（平成24年3月現在）

登録番号

166

IP 名

カテゴリー

1

Data Encryption Standard（DES）Core

Others2

Phase Locked Loop（PLL）Core

Others3

PPRAM-Link Interface（PLIF）Core

Networking

4

SRAM Core

Memory5

Processor Core with Instruction set Compatibility with Hitachi SuperH

Processor/Controller

6IEEE-754-Standard Single-Precision Floating-Point Dividers

Datapath

7

Controller Core with Instruction set Compatibility with PIC16F84

Processor/Controller令和5年度
東京大学大学院工学系研究科附属システムデザイン研究センター
年報
2023年8月

編集・発行

東京大学大学院工学系研究科附属システムデザイン研究センター
黒田 忠広〒113-8656
東京都文京区本郷7-3-1工学部2号館111A1
TEL 03-5841-6561
株式会社総北海 東京支店

印刷・製本

〒130-0022
東京都墨田区江東橋4丁目25番10号 加藤ビル2F
TEL 03-5625-7321

Systems Design Lab, School of Engineering, The University of Tokyo 2023