Message from Director of d.lab
東京大学工学系研究科附属システムデザイン研究センター (d.lab)
センター長

黒田 忠広
半導体は「産業のコメ」と言われます．はたしてそうでしょうか？
主食用米の自給率は100％．国内生産だけで消費をまかなうことができる唯一の作物です．しかしながら，食生活の多様化によって，米の消費量は年々減っています．現在の消費量であれば，全国にある水田の6割の生産で主食用の米はまかなうことができるそうです．
一方の半導体の自給率は，この30年間，減少の一途です．このままだと2030年には0%になるとの予測もあります．ところが，半導体の消費量は年々増えています．コロナパンデミックでDXの必要性が強く認識され，半導体需要はさらに拡大しました．そのため，半導体工場の火災・停電・水不足や国際供給網の分断などが報じられると，半導体の供給に対する不安が大きくなります．
このように，「産業のコメ」という表現には時代とのズレを感じます．また，海外では「コメ」と同義の表現は「オイル」ですが，新しいオイルになるだろうと期待されるのは，半導体ではなくデータです．
ではこれからの半導体に相応しい表現は何でしょうか？
「社会のニューロン」が相応しいと私は考えています．その理由は3つあります．
一つ目は，価値づくりがモノから知・情報に移ること．資本集約型から知識集約型に社会が移行して，半導体の役割も部品から知の生産・伝達へと高まるからです．
二つ目は，半導体の応用が産業から社会に広がること．デジタル社会のインフラは情報ネットワークです．
そこに半導体が欠かせません．
三つ目は，競争の土俵が汎用チップから専用チップに移ること．なぜなら，専用チップにすることで桁違いにエネルギーを節約できるからです．ビッグデータをAIで処理するためには大きなエネルギーが必要となり，このままでは地球環境を守れません．グリーン成長戦略で最優先されるのはエネルギーの節約です．
「産業のコメ」は輸入しても，「社会のニューロン」は国が自ら築くべきものです．経産省は，デジタル化は将来の目標ではなく達成しなければならない必須条件とした上で，デジタル産業，デジタルインフラ，半導体産業の3つを大黒柱とした政策を立案しています．
アメリカのバイデン大統領がチップを手に半導体の重要性を熱弁すると，自民党は「半導体を制するものが世界を制する」とまで銘打たれた議員連盟を発足しました．
かつて「鉄は国家なり」でしたが，これからは「シリコンは国家なり」となるのでしょうか．

1

2021日本語版_8（最終）.indd 1

2021/08/19 0:54

2021
Systems Design Lab, School ofEngineering,(VLSI Design and Education Center),
The University of Tokyo
Annual Report

C

O

N

T

E

N

T

S

巻頭言
ご挨拶 ………1

第1章

d.lab の紹介………………………………………………………………… 4

第2章

d.lab 事業の紹介と2020年度事業報告……………………………… 5

2-1 先端設計研究部門………52-2 先端デバイス研究部門………82-3 基盤設計研究部門（旧 VDEC 部門）
2020年度事業報告および2021年度事業計画………92-4 基盤デバイス研究部門………12
2-5 「アドバンテストD2T 寄附講座」活動報告………16

第3章

d.lab 概要…………………………………………………………………… 19

第4章

研究報告 ……………………………………………………………………… 28

3-1
3-2
3-3
3-4

4.1
4.2
4.3
4.4
4.5

組織概要………19
人事報告………20
新任ご挨拶………25
決算報告………26

全体概況………28
研究室構成員（令和2年度）………29
研究概要………33
研究発表………46
特許，受賞等………75……………………………………………………………………… 78
付録（Appendix）
A-1 CADソフトウェアの整備………78
A-2 基盤設計研究部門におけるチップ試作支援の実施状況………80
A-3 セミナー………83
A-4 VDEC 発ベンチャー………86
B チップ試作報告………87
B-1 試作ラン別一覧………88
B-2 チップ種別一覧………92
B-3 各チップの詳細………95
C Publication list（VDEC 利用者に関する発表文献リスト）………126
D VDEC の利用規程・申し込みガイド………159
E IPデータベースの整備………1642021日本語版_8（最終）.indd 3

2021/08/19 0:54

第1章

第

1

章

1

d.labの紹介

1996年 に 大 規 模 集 積 シ ス テ ム 設 計 教 育 セ ン タ ー

体メーカーから汎用チップを調達していたのでは競争（VDEC）が設立されました．当時は，日本の半導体がに勝てない，そう考えた GAFA などの巨大 IT 企業が専世界の半導体市場（5兆円）の5割を占めており，即戦用ロジックチップの自社開発に乗り出したのです．

の紹介
d.lab

力となる人材が求められました．VDEC は，世界に類こうした時代のうねりの中で，東京大学は2019年ののない卓越した教育を行い，優れた人材を半導体産業

10月にシステムデザイン研究センター（d.lab）を開設

界に輩出してきました．

し，11月には TSMC と戦略的提携を結びました．d.lab

しかし，彼らはその才能を遺憾なく発揮できたでしょには，VDEC と武田クリーンルームを運営する基盤設うか．この四半世紀の間に，世界の半導体産業は年率計研究部門と基盤デバイス研究部門に加えて，先端設7% の高成長を遂げたにもかかわらず，日本の半導体は計研究部門と先端デバイス研究部門が創設されました．

徐々にその地位を低下させ，現在のシェアは市場（50

2020年の10月から d.lab 協賛事業を開始し，協賛会員は兆円）の1割程度に落ち込んでいます．

現在40社余りに増えています．

半導体ビジネスは，汎用チップを大量生産する薄利加えて，2020年の8月に先端システム技術研究組合

多売のビジネスです．汎用チップが大量に売れる理由（RaaS）を設立して，産学官連携の体制を整えました．

は，コンピュータがメモリとプロセッサで構成できる

d.lab と RaaS のオープン・クローズ戦略を両輪にして，フォン・ノイマン・アーキテクチャを採用しているか

学術・社会連携と産学協創を推進しています．研究のらです．日本はメモリデバイスのイノベーションで世

目標は，半導体のタイムパフォーマンスを追究するこ界をリードしましたが，ビジネスでは資本競争に敗れと，すなわちエネルギー効率と開発効率を10倍高める

ました．

ことです．

大量生産・大量消費には，しかしながら限界があり

日 本 は， 工 業・ 情 報 社 会 か ら 人 間 中 心 の 社 会

ます．環境負荷が過大となり，世界はエネルギー危機「Society5.0」を目指しています．知価社会において，半に直面しています．ビッグデータを AI で分析するため導体は産業のコメから社会の神経細胞へと進化します．

には，さらに大きな電力が必要になります．
そこでついに，ゲームチェンジが起きました．半導半導体戦略はどうあるべきでしょうか？その答えを探すのが d.lab のミッションです．

4

2021日本語版_8（最終）.indd 42021/08/19 0:54

d.lab事業の紹介と2020年度事業報告

2.1

先端設計研究部門

2.1.1.

先端設計研究部門の事業概要紹介の中で⽇本はどこにその活路を⾒い出そうとしている

任教授1名，上席研究員1名（兼務含）で構成されてお2020International Conference on Solid State Devices

り，エネルギー効率と設計効率の高い半導体集積回路

and Materials（国際固体素子・材料コンファレンス：の設計を目指しています．各研究室での研究とは別に，

SSDM2020）の報告会を行いました．半導体デバイス

組織として大きく2つの活動を行っています．1つ目は，と材料の⽼舗の国際会議である SSDM のプログラム委

d.lab 協賛事業です．これは d.lab 内の他部門の方々に

員⻑の内⽥建教授を中⼼に，今後の技術動向を読み解もご協力いただいているものです．2つ目は，先端シスきました．材料には「ムーア則の限界」を乗り越える

テム技術研究組合への参画です．本節では，これら2つ

潜在⼒があります．新材料の探究の中から新世紀の扉の2020年度の活動について報告いたします．

を開く技術を見つけられるか？がテーマでした．11月
28日には，TSMC 技術対談を行いました．TSMC ジャ2.1.2. d.lab 協賛事業

パンの⼩野寺社⻑，Alex Hsiao 様，⼩池正博様にご登システムデザイナーと半導体関連事業者が集い，情壇いただき，Live で TSMC 技術紹介をしていただきま

報・意見交換を行い，学術・社会連携をオープンに議した．．ご講演の後には，Q&A セッションも行いまし論する 国際知価センター を目指して d.lab 協賛事業をた．先端半導体技術は，TSMC を中心に動いていると開設しました．IoT，AI，5G，自動運転・制御，ヘルいっても過言ではありません．その最新動向を直接同スケアなどのシステムデザイナーのアイデアと，先端社幹部の皆さんからうかがえたことは非常に貴重な機CMOS や3D 集積などの先進半導体技術と，それを支会 で し た．12 月 25 日 に は 66th IEEE International

える素材や製造装置を結びつけるハブを目指していまElectron Devices Meeting（IEDM2020）の報告会を行す．2020年度は，7月から協賛会員の募集を行い，最終いました．デバイス技術に関する最⾼峰の国際会議的に21社にご参加いただきました．表2.1.1が2020年度

IEDM の論 ⽂ 発表 を 分 析し て，more Moore と moreの協賛会員企業一覧です．参加いただいた各社の皆様

than Moore の技術トレンド，量⼦効果デバイスなどのにこの場であらためてお礼申し上げます．

新原理デバイス，新しいコンピューティングに求めら

当初構想では，d.lab の研究成果の報告にとどまらず，

2-1

事業の紹介と2020年度事業報告の か？ が テ ー マ で し た．11 月 11 日 に は，第2章

先端設計部門は，教授4名，准教授1名，講師1名，特

b
a
l
.
d

第2章

れるデバイスと回路の協調設計などについて，専⾨外

東京大学の著名教授や学生との交流，世界の大学や研の⽅にも分かりやすくその本質を d.lab 教授陣が解き明究機関との交流，国際会議の情報提供，産業界のトッかしました．明けて2021年1月13日は，IBM day-『量プレベルの交流，TSMC などの最先端技術の紹介や視⼦コンピューティングを考える』と題して，すでに量察など，さまざまなイベントを目白台という新しい交⼦コンピューティングでの事業を開始しておられる流の場を中心に行う予定でありました．しかしながら，IBM 様から講師をお招きし，東京大学大学院工学系研

コロナ禍ではいかんともしがたく，やむなく Webinar

究科武⽥俊太郎准教授とともに，量⼦コンピューティ

形式での各種セミナーを中心とする活動にとどまった

ング技術の現状と今後の展望について，講演していたことは残念でなりません．以下2020年度の協賛事業のだきました．武田先生にわかりやすく量子コンピュー活動を報告いたします．2020年度は募集開始が遅く

ティング技術を解説していただいた後に，実応用をIBMなったため，10月から3月の半年間の活動となりました．

の講師の皆さんに紹介いただくというバランスのとれ

表2.1.2に2020年度に開催したセミナーの一覧を示しまたセミナーになっていたと思います．2020年度のセミ

す．2020年10月28日に記念すべき第1回セミナーを行いナーシリーズは，3月3日の2021 International Solid-State

ました．ここでは d.lab センター長である黒田忠広教授

Circuits Conference（ISSCC2021）の報告会で結びまが，新半導体戦略を語りました．国際情勢や社会情勢，した．2月に開催された集積回路技術に関する最⾼峰のまた地政学的要因から，以前にも増してあらゆる分野

国際会議 ISSCC から，機械学習⽤プロセッサの隆盛，から半導体に寄せられる期待が大きくなっています．そ

量⼦計算機に代表される新原理コンピューティングを

5

2021日本語版_8（最終）.indd 5

2021/08/19 0:54

第2章

2-1

⽀える IC，今後の半導体市場を牽引する5G と AI とに，AI 処理に用いられる神経回路網はデータを並列処

ゲーム機⽤ IC などの最新トレンドを ISSCC2021の技術理するので，逐次処理をするフォン・ノイマン・アー

プログラム委員⻑を務める池⽥誠教授をはじめとする

キテクチャでは性能を引き出せません．AI アクセラ

d.lab 教授陣が解説しました．単なる論文紹介にとどまレータのための専用チップが世界中で開発されていまらず各分野の技術動向から今年の論文の位置づけを示す．また，ムーアの法則が減速していることも専用チッしたことで，分野外の聴衆にもわかりやすい構成になっプの時代の追い風になっています．

ていたと思います．

ところが，専用チップの開発は誰にでも簡単にでき

b
a
l
.
d

事業の紹介と2020年度事業報告

2021年度も，残念ながらリモートセミナー中心の活るものではありません．チップに集積されるトランジ

動になりそうですが，2020年度にはなかったような企

スタ数は世界人口を超えようとしています．開発費は画も織り交ぜながら，会員と大学人，あるいは会員間

近年急増して100億円にも達する勢いです．数100人のの知的交流をおこなっていきたいと考えています．

設計者を配しても開発に数年を要します．技術進歩が早い現代においては全く間に合いません．

2.1.3.

先端システム技術研究組合

ソフトウェアは，バグがあっても後でパッチを当て

2019年度から準備を進めてまいりました，先端シスて修復できます．しかし，ハードウェアは完璧に仕上

テ ム 技 術 研 究 組 合（RaaS: Research Association for

げなければなりません．ハードウェアはソフトウェア

Advanced Systems）が2020年8月17日に開設されましより設計が難しくて開発リスクが高く，”hard” です．

た．設立組合員は，国立大学法人東京大学，凸版印刷

もし，ソフトウェアの開発に用いられるコンパイラー

株式会社，パナソニック株式会社，株式会社日立製作のような技術がチップの開発にも用いられたならば，す所，株式会社ミライズテクノロジーズです．RaaS は，

なわちシリコンコンパイラーができたならば，ハード

データ駆動型社会を支えるシステムに必要な専用チッウェアの開発費が下がりリスクも下がるでしょう．ハープのデザインプラットフォームを構築し，オープンアー

ドウェア設計者の人口も増えます．やがてオープンソー

キテクチャを展開することで，専用チップの開発効率

スの文化が根付き，エコシステムのネットワークが重を10倍高めることを目標に掲げています．さらに，3次層的に拡大発展すれば，マスコラボレーションも可能

元集積技術を研究開発し，最新の7nm CMOS テクノロになるでしょう．そうなれば，まさにソフトウェアをジーで製造したチップを同一パッケージ内に積層実装書くようにチップを作ることができます．

することで，エネルギー効率を10倍高めることが目標です．
我々は半導体ビジネスの主役が，汎用チップから専用チップに再びスイングすると考えています．その背かつてアラン・ケイが「ソフトウェアを本気で考える人たちは，自分でハードウェアを作ることになる」と言いました．システム開発には，ハードウェアとソ
フトウェアの両方が必要です．

景にはデータ社会特有の「エネルギー危機」がありま

私たちの目標は，シリコン技術の民主化（democratize

す．データが急増し，AI 処理が高度化して，エネル

access to silicon technology）です．シリコンコンパイ

ギー危機に拍車がかかっています．このままいくと，

ラ ー を イ ノ ベ ー シ ョ ン し（design chips as writing

2030年には現在の総電力の倍近い電力をIT 関連機器だ

software），短時間でプロトタイプを作れる開発プラッけで消費し，2050年にはそれが約200倍になると予想さトフォームを創出します（agile authentic prototyping）．

れています．デジタルトランスフォーメーションに莫

技術目標は，開発効率10倍かつエネルギー効率10倍

大なエネルギーを費やして地球環境を破壊することにです．開発効率を高めるために，アジャイル設計プラッ

なるのなら，サステイナブルな未来は望めません．

トフォームを創出し，オープンアーキテクチャを展開

こうした状況下では，エネルギー効率を10倍高めたします．また，エネルギー効率を高めるために，チッ

者だけが，コンピュータを10倍高性能にでき，スマー

プを先端 CMOS 技術で製造し，3次元実装します．

トフォンを10倍長く使えます．あらゆるタスクをこな

半導体を製品として売るのではなく，サービスとしせる汎用チップに比べて，無駄な回路をそぎ落としたて提供する．そのための技術を RaaS（ラース）は研究専用チップはエネルギー効率を桁違いに改善できます．

開発します．

専用チップが求められる理由がここにあります．さら6

2021日本語版_8（最終）.indd 6

2021/08/19 0:54

RaaS は東京大学目白台インターナショナルビレッジ
内に各組合員から研究員が集結し，互いに刺激しあいながら研究開発を遂行する計画でありましたが，こちらも残念ながらリモートワーク中心の活動形態をとっております．2020年度は，ファウンダリーや CAD ツー
ルベンダとの契約を完了するとともに，設計用ハード

2020年度 d.lab 協賛会員（50音順）

キオクシア株式会社
JSR 株式会社
信越化学工業株式会社
住友商事株式会社
ソニー株式会社
ダイキン工業株式会社
大日本印刷株式会社
東京エレクトロン株式会社
東京応化工業株式会社

事業の紹介と2020年度事業報告

表2.1.1bal.
dが可能となる環境を整えたことが最大の成果です．

2-1
第2章

ウエアの導入を行い，最先端 CMOS 技術で試作用設計

凸版印刷株式会社
株式会社ニコン
日本ケイデンス・デザイン・システムズ社
日本シノプシス合同会社
パナソニック株式会社
株式会社半導体エネルギー研究所
株式会社日立製作所
富士通株式会社
富士フイルム株式会社
三菱ケミカル株式会社
株式会社ミライズテクノロジーズ
ローム株式会社

7

2021日本語版_8（最終）.indd 7

2021/08/19 0:54

表2.1.2

2020年度 d.lab 協賛事業セミナー

開催日

第2章

2-2

タイトル

2020/10/28

d.lab 協賛事業キックオフミーティング d.lab 黒田 忠広 教授

2020/11/11

SSDM 報告会

d.lab 内田 建 教授
d.lab 平本 俊郎 教授
d.lab 黒田 忠広 教授
d.lab 丹羽 正昭 上席研究員

2020/11/25

TSMC day-TSMC 技術対談

TSMC ジャパン小野寺 誠 様
TSMC ジャパン小池 正博 様
TSMC ジャパン Alex Hsiao 様

2020/12/25

IEDM2020 報告会~IEDM を紐解く ~d.lab 高木 信一 教授
d.lab 竹内 健 教授
d.lab 内田 建 教授
d.lab 高木 剛 主幹研究員

2021/1/13

IBM day –『量子コンピューティングを考える』

工学系 武田 俊太郎 准教授
IBM 三橋 朗 様
IBM 山道 新太郎 様

2021/3/3

ISSCC 報告会

d.lab 池田 誠 教授
d.lab 竹内 健 教授
d.lab 飯塚 哲也 准教授
d.lab 小菅 敦丈 講師
d.lab 濱田 基嗣 特任教授

b
a
l
.
d

事業の紹介と2020年度事業報告

2.2

講師

先端デバイス研究部門

先端デバイス部門では，データ駆動型システムを実

ンピューティング技術の重要性が高まってきている．メ

現するため半導体システムのエネルギー効率を10倍改

モリとプロセッサとの間の大量で頻繁なデータ移動に善することを目指し，3次元集積技術と先端デバイス技

伴うエネルギー消費が大きな課題となっている．その術の研究を行っている．

ような課題を解決する技術として，チップレベルもし
くはウェハレベルで直接接合を形成して，データの移2.2.1

動距離を短縮しエネルギー効率を高めるダイレクト接

構成

教授		

高木信一

合3D 積層技術が注目されている．具体的には，メモリ教授		

平本俊郎（部門長）など同種のウェハを多層に積層する WoW（Wafer on

教授		

染谷隆夫

Wafer）や，大きさや技術ノードが異なる複数の半導

教授		

内田

建

体チップを3次元積層する CoW（Chip on Wafer）を実准教授		小林正治

現するためのハイブリッドボンディング技術である．現

上席研究員

丹羽正昭

在は，マイクロバンプ接続を基本とするパッケージレ

主幹研究員

高木

ベルの3D 集積から，バンプレス直接接合を基本とする

剛ダイレクト接合3D 集積への技術の大転換期にある．こ
2.2.2

事業報告

の大転換期に，コアとなるハイブリッドボンディング

2020年度は，データ駆動型社会の実現を目指して，エの主要技術課題を，日本の優れた独自技術の融合によ

ネルギー効率10倍を可能とする次世代3D 集積技術のコり解決する新規プロジェクトを提案し，国家プロジェ

アとなる新規プロジェクトの立ち上げを検討した．

クト等に申請していく予定である．

近年，AI をはじめ大量のデータ処理を必要とするコ

82021日本語版_8（最終）.indd 8

2021/08/19 0:54

2.3

基盤設計研究部門（旧VDEC部門）2020年度事業報告および2021年度事業計画

2.3.1

基盤設計研究部門概要

基盤設計研究部門における教育の実施状況（VDEC）は，1996年の発足以来『LSI 教育情報の発信

複数の CAD ツールを連携する実用的設計例の体験教

拠点形成』，『VLSI 設計支援教育用 CAD ソフトウエア

育である．この目的で VDEC では社会人のリフレッの整備』，『VLSI チップ試作支援』を3つの柱として，日シュ教育プログラムと兼ねて LSI 設計教育セミナーを

本の大学・高専における集積回路設計教育に資する事

開催してきた．2020年度は ,6月～9月に ,“ アナログ設計業を展開してきた．2019年10月1日に東京大学における，

コ ー ス ”，“RF 設 計 コ ー ス ”, 2012 年 か ら 開 始 し

半導体集積回路関係の強化を目指した組織改編により，た ”MEMS 設計コース ” を実施した．いずれも演習を伴東京大学大規模集積システム設計教育研究センターは

う体験教育コースであり，主要大学の経験豊かな教官

東京大学大学院工学系研究科附属システムデザイン研を講師に招いて実施している．加えて各プロセスに特究センター（d.lab）へと改組され，その中で，基盤設化した設計フローに関するセミナー ”VDEC 環境にお計研究部門がこれまでの VDEC の担ってきた機能を引けるトランジスタレベル設計講習会（コース VT）”,

き続き担い，シームレスに活動を継続している．ここ“VDEC EDA 環境におけるディジタルル設計手法講習

では，d.lab 基盤設計研究部門の活動内容に基づき，以会（コース VD）” を大学における設計者に向けて実施

下に2020年度の概要を報告する．

している． なお，2014年度から本設計フローに関する

VDEC の使命は全国の国公私立大学および高専のセミナーに関しても有料化して実施している . リフレッ

LSI 設計研究・教育を高度化し，産業界に対しても優シュ教育に関しても2020年度は全てオンラインでの開秀な LSI 設計技術者を数多く送り出すことである．

催で，結果的に例年より参加人数が増加する結果とVDEC の発足より25年経過し，各大学における CAD ソ

なっている．

2-3

事業の紹介と2020年度事業報告

LSI 設計フローセミナーはLSI 設計の基本概念教育と第2章

東京大学大規模集積システム設計教育研究センター

b
a
l
.
d

2.3.2

フトウエアの利用技術教育や LSI 設計・設計フローに

これらセミナーに加えて VDEC では年1回，若手教関する教育の充実が図られている．その一方で，先端官と学生を中心とした VDEC デザイナー・フォーラム

の LSI 設計技術およびそれに対応する CAD ソフトウエを開催している．これはワークショップ形式の会合でアは一層複雑化し続けている．そのため，CAD ツール

あり，企業・大学からの招待講演に交えて，参加者がの導入に際しては，CAD ベンダーから講師を招いての設計事例を持ち寄ってその成功談，失敗談を交換する．

セミナーの開催を継続しており，参加者の利便を図る

これから設計を始めたいと考えている学生・教官もこために2009年度より東京での開催と同時に映像配信に

こでさまざまなノウハウを得ることができる．2020年

よる拠点校での遠隔受講としている．VDEC としては

度は VDEC デザイナー・フォーラムもオンライン開催

各ユーザ研究室内で “ 技術伝承 ” され，VDEC 主催のセとした．2011年度から，VDEC 活動における表彰としミナーがトリガーとなって最新の CAD 利用技術が全国て「IEEE SSCS Japan Chapter VDEC Design Award」

的に広がることを期待している．なお，2020年度におの最終審査・表彰を VDEC デザイナー・フォーラムのいては，すべてのセミナーをオンラインで実施してい場で行っており，2020年は，IEEE SSCS Japan Chapter

る．一部の項目に関しては，オンデマンド＋ライブ

VDEC Design Award として，九州大学の石田浩貴さQ&A という形で実施し，参加への利便性の向上への取ん，3件の VDEC デザインアワード優秀賞，（石田浩貴

り組みを行った．また , 各社のツールチェインが複雑（九州大学），小島尚輝（東京大学）, 長田将（東京大化し導入しているツールを十分に使いこなすことが困学）），2件の VDEC デザインアワード奨励賞（永井健

難となっているという現状を鑑み , 各ツールベンダー

太郎（京都大学）, 杉江謙治（奈良先端科学技術大学の推奨するツールチェインに関する講演会もツールセ院大学）），5件の VDEC デザインアワードアイデアコ

ミナーの開催に合わせる形で実施した . なお，2019年度

ンテスト部門嘱望賞（門本淳一郎（東京大学）, 重桝

末からの COVID-19感染拡大を受けて，各 EDA ベン

竜希（静岡大学）, 村上峻哉（名古屋大学）, 福光孝介

ダーから EDA ツールの自宅からの利用に関する許諾を（九州大学）, 野村達也（静岡大学））を授与した．

受け，日本国内における集積回路設計研究・教育に遅滞の生じないよう取り組んだ．

このようなセミナー，フォーラムを通じた教育シス
テムにより LSI 設計の基本的項目を学習できるようになっているが，それでも実際の LSI 設計の場面では，さ92021日本語版_8（最終）.indd 92021/08/19 0:54

まざまな困難に直面することが多い．初心者にとって

2.3.4

は CAD ソフトウエアのセットアップは最大の問題であ

第2章

2-3

基盤設計研究部門における AI チップ設計拠点
活動概況

b
a
l
.
d

事業の紹介と2020年度事業報告

る．セットアップの後も CAD ソフトウエアが発する

平成30年度（2018年度）から東京大学 VDEC，国立“ 難解なエラーメッセージ ” でとまどうことも多い．こ研究開発法人産業技術総合研究所が共同で NEDO かのような場合に力を発揮するものが VDEC メールグ

ら受託している「AI チップ開発加速のためのイノベー

ループである．VDEC ユーザは VDEC のホームページ

ション推進事業／研究開発項目②：AI チップ開発を加から CAD メールグループや試作技術対応のユーザグ

速 す る 共 通 基 盤 技 術 の 開 発 」 に よ り，国 内 の ベ ン

ループに登録することができ，そこに直面する疑問点

チャー・中小企業向けの EDA 利用・設計環境を構築し，を投稿し，助けを求めることができる．メールグルー

AI チップ設計拠点として活動を行っている．本活動でプの登録ユーザはそれに回答する義務を負っているわ

は，ベンチャー・中小企業がエンジニアリングサンプ

けではないが，ほとんどの場合，数時間から数日以内

ルまで試作可能な EDA ツールライセンスの導入に加え，に経験豊かなユーザからの支援を得ることができる．ぜ

40nm, 28nm 向けの IP を導入，また，同プロジェクト

ひこの仕組みを活用することで問題解決の一助として開始時に経済産業省からの補助金により導入された，いただきたい．

ハードウエアエミュレータによる大規模・高速設計検証環境の提供を行っている．2020年度においては NoC

基盤設計研究部門における発表文献の推移

および PCIe, DDR4などを備え，複数の機能 IP コアを

図2.1に VDEC を利用した発表文献数の推移を示す．

搭載可能な SoC プラットフォームの設計を行い，利用

また図2.2 に VDEC ファシリティー利用状況を示す．論者の設計したAI IPコアを複数搭載したSoCとしてテー文執筆にあたり CAD ソフトウエアが幅広く利用されてプアウトを行っている．また，同活動をより強化する

いることが確認できる．CAD ソフトウエアはチップ設

ために，2019年9月1日に，「産総研・東大 AI チップデ計だけでなくチップ試作の準備段階で利用される場合

ザインオープンイノベーションラボラトリ」（AIDL）が多いため，研究の基本アイデアを実証するツールとを東京大学浅野キャンパス武田ビル内に設置し研究をしての貢献度も大きい．

加速させている．

2.3.3

図2.1

VDEC を利用した発表文献数の推移
図2.2

VDEC ファシリティー利用状況

10

2021日本語版_8（最終）.indd 10

2021/08/19 0:54

2.3.5のサポートが継続されることになっている．

基盤設計研究部門の2021年度の活動計画

2021年度においても，従来通りアカデミック向けの活動を継続する．

【チップ試作支援】
2021年度は，2020年度から引き続きローム株式会社の0.18umCMOS プロセスおよびオンセミ - 三洋半導体

用法に関する技術セミナー，1998年度から継続してい継続する（すでに一部の試作は進行中である）. なお ,る社会人向けの「リフレッシュセミナー」，1996年度よ

一部のチップ試作に関しては試作申込数が少ない場合

り継続している若手のための「デザイナーズフォーラに試作キャンセルとなることがある . また，2020年度にム」を継続して開催する．教科書，教材の整備充実を検討を開始した，IHP SiGeBiCMOS 0.18um 試作を開行なうことを予定している．

始する．

【CAD ツール提供】【そのほか】2-3

上 流 設 計（Cadence, Synopsys）， 中 流 設 計

経済産業省・NEDO の「AI チップ開発加速のための(Synopsys,Cadence), 下流設計 (Cadence) の各基本ツー

イノベーション推進事業」における「AI チップ開発を

ルを，2020年度もサポートしていく．これに加え2002

加速する共通基盤技術の開発」」事業を受託することで年 度 か ら 導 入 し た 設 計 検 証 (Mentor: Caribre,「AI チップ開発拠点」の整備を継続する．具体的には，ModelSim, Catapult 等 )，2004年度から導入したアナロ

産業技術総合研究所と共同で大規模 AI ディジタルチッ

グＲＦ設計ツール (Agilent: GoldenGate, ADS/RFDE)

プ設計検証向けのロジックエミュレータを導入するとを継続してサポートするとともに，2005年度より提供

ともに，産業応用可能な EDA ライセンスの整備運用をを受けている Sharp 社Ｃベース設計ツール (BachC) を行う．なお，本事業は AI チップ開発加速に向け，AI

継続してサポートする．2008年度より提供を開始してチップの設計・評価・検証等の開発環境を中小・ベン

いる TOOL 社レイアウト表示プラットフォーム (Lavis)

チャー企業に提供することを主眼としているが，AI にに関しても利用状況に基づき継続を行うとともに，2011

関連した集積回路分野における大学発の企業化の促進

年度からの SpringSoft 社の検証ツールは，SpringSoft 社

も目指し大学からの利用の環境も整備を進める予定でが Cadence 社に買収され Cadence 社のツール群として

ある．

表2.1

事業の紹介と2020年度事業報告

0.8μ mCMOS，SOTB 65nmCMOS を定常試作として第2章

本年度は，1997年度より継続している CAD ツール利

b
a
l
.
d

【設計情報発信・セミナー開催】

VDEC チップ試作スケジュール（2021年度）【CMOS 0.8μｍ 2P2M】 オン・セミコンダクタ
試作申込締切設計締切

納品・試作完了

2021年度第1回

2021/7/5

2021/9/27

2021/12/20

2021年度第2回

2022/1/11

2022/3/28

2022/6/27【CMOS 0.18μｍ 1P5M(+MiM)】 ローム株式会社
試作申込締切設計締切

納品・試作完了

2021年度第1回（2020年7月試作） 2021/4/5

2021/6/28

2021/10/15

2021年度第2回（2020年9月試作） 2021/6/14

2021/9/6

2021/12/24

2021年度第3回（2020年11月試作） 2021/8/4

2021/10/27

2022/2/13

2021年度第4回（2021年3月試作） 2021/12/6

2022/2/28

2022/6/17【SOTB CMOS 65nm】
試作申込締切設計締切

納品・試作完了

2021年度第1回

2021/6/14

2021/7/26

2022/1/22

2021年度第2回

2022/1/24

2022/3/7

2022/8/27

112021日本語版_8（最終）.indd 11

2021/08/19 0:54

2.4

基盤デバイス研究部門

2.4.1

基盤デバイス研究部門のミッション

d.lab 基盤デバイス研究部門は，自らも現役研究者としてクリーンルームにおいて実験研究を牽引する三田

第2章

2-4

し運用する「互助」の仕組みを成立させられれば，恵まれた環境を「等価的に所有（共有）」でき，全国津々
浦々で最先端研究を実施することができる．

b
a
l
.
d

事業の紹介と2020年度事業報告吉郎准教授を部門長とし，関連専攻（総合研究機構，電上記目的を達成するために d.lab 基盤部門では，2001

気系工学専攻，機械系工学専攻等）と人的・予算的協年に武田郁夫氏（現アドバンテスト創業者）による工力を行いながら，高度微細デバイス研究の必須3要素

学系研究科（小宮山宏工学部長）及び大規模集積シス（後述）を整備・運営・研究する20名規模のチームであテム設計教育研究センター（浅田邦博センター長）にる．集積回路に代表される半導体エレクトロニクス素対して行われた巨額の寄付により，2003年12月に竣工

子，センサ・マイクロシステムなど新規分野の研究にした「武田先端知ビル」地下スーパークリーンルーム

は，①加工・計測装置への膨大な設備投資と，②学問（ISO クラス3，実測クラス1を含む600㎡），及び上層階に裏付けられた微細加工技術の厚い蓄積，そして③最スペースの固有面積および借室面積を利用，価値総額

先端の加工技術を開拓する研究開発力が必須である．

36億円を超える一流の微細加工・計測装置を戦略的に

上記高度微細デバイス研究の必須3要素は，個々の研究展開，共用授業を展開している（図1）．管理する公開室で開発され，個々の研究室に知見が蓄積されるのが装置は，アドバンテスト株式会社大浦会長決断の寄付

20世紀後半の我が国の大学における基本形態であった．

による「世界最速」高速電子線描画装置 F5112+VD01

しかしながら，加工・計測装置は年々高度化・大型化に始まり，平成24年度補正予算（アベノミクス「第一し，21世紀に至り，潤沢に資金を持つ研究室であっての矢」）によって導入された高精細電子線描画装置

も一流装置の調達そして維持が困難な時代となった．

F7000S-VD02，シリコン高速深掘りエッチング装置

もとより大学高専，企業や国研，NPO における個々のSPTS MUC-21 ASE-Pegasus，研究室レベルで導入で研究室全てが等しく潤沢に巨額の資金と潤沢な人的リ

きる最も高精細なクラスの走査型電子顕微鏡 Hitachi

ソースを「所有」することは不可能であるが，1996年

Regulus SU8230等約70台であり，洗浄，製膜，リソグの VDEC 設立時に整備した「集積回路設計研究におけ

ラフィ，エッチング，組み立て，評価プロセスの大半るシェアードエコノミーモデル（ファウンドリ）」を微をカバーしている．現時点でカバーできていない技術

細加工・計測研究分野に対して水平展開し，何人に対分野の装置は，ナノテクノロジープラットフォーム16

しても開かれた「オープンプラットフォーム」を整備

拠点のネットワークによって提供している．

図1

武田先端知スーパークリーンルーム沿革

122021日本語版_8（最終）.indd 12

2021/08/19 0:54

第2章

2-4

b
a
l
.
d

2.4.2

事業の紹介と2020年度事業報告

図2d.lab 基盤デバイス部門が管理公開する共同利用装置一覧

基盤デバイス研究部門が運営する「武田先端知
クリーンルーム」共有環境

置の更新，増強に割り当てている．
基盤デバイス研究部門では，多数の利用者が抱える拠点は，文部科学省事業（2012-2021）「ナノテクノ

微細加工への期待に日夜接することで，技術動向の「空ロジープラットフォーム東京大学微細加工拠点」また気感」を持っている．需要が高く，分野を超えた普遍

は「武田先端知クリーンルーム」と呼ばれ，「装置共用性が見込まれる基幹技術については自らのチームで技という価値観を共有する者」に対して広く開かれてい術開発を行い，積極的に論文発表して公共財とするよる．単なる試作の外注先ではないと，利用者一人一人うに努めている．最近分野を超えた複数の研究成果をが自覚することが非常に大切であり，「自助・共助・公得た基幹技術の例としては，アルミナ（γ -Al2O3）メ助」という価値観を理解し共有することによって初めンブレンに直径数数百ナノメートルの微細孔（ナノポて，研究室運営者としての自分が当然支払うべきコスア）技術がある．こちらは d.lab 基盤部門の企業との共ト（人的，金銭的，時間的）を最低限に抑えて直ちに同研究として「バイオ計測用デバイス」のために研究最先端の研究が展開できる．価値観の共有による利益していたものが，全く同じ作製プロセス手法を用い，デは例えば，建物も含め75億円を超える施設整備費，年

ザインパターンを変更するだけで，真空紫外光の円偏間2.6億円の運転経費，これらを整備し先端プロセスの波を発生させる「偏波面制御付き波長変換デバイス」

知見を蓄積していた20年という時間の短縮効果である．

として応用された例 [1] がある．

このように絶大な効果のため，多数の研究室の賛同を[1] K. Konishi et al., Optica, 7, No. 8, pp. 855-863得ている．賛同研究室数は過去10年で420研究室，登録(2020) DOI:10.1364/OPTICA.393816

者は年間750名を超えており，実利用（部屋へのアクセス）は500名・年間1万5千アクセスを超える．

さらに，d.lab の一部門であるという「地の利」を活

運用は「自助・公助・共助」を旨とし，利用者負担

かし，集積回路素子（LSI）と新規 MEMS 構造の集積

金（内規に基づく），d.lab 運営費交付金，文部科学省

化，所謂「集積化 MEMS」の研究開発を10年以上にわ

ナノテクノロジープラットフォーム事業，関連研究室

たって実践している．詳細は原著論文 [2] にまとめてい（武田先端知ビルおよびクリーンルームの借室研究室）

るとおり，「LSI ファウンドリ」機能によって，特定用や d.lab と直接共同研究関係のある企業等からの研究資

途向け電子デバイスの搭載されたシリコンウエーハを金を収入とし，それぞれの予算使途を厳密に区分して協力会社（例：フェニテックセミコンダクター社）で各種法規規則や命令を完全に遵守して公正に運用して試作し，取得したウエーハに対して武田先端知ビルスーいる．運転資金年間2.6億円の内訳は大づかみに整備費，パークリーンルームを始めとするオープンプラット

電気代・修理費・人件費からなる．法人化以降，中期

フォームにおいて微細後加工を施し，センサ・アクチュ

計画に基づいた弾力的な運用が可能であり，節約でき

エータ素子とする仕組みである．この仕組みによれば，た運営費を原資として職員の安定雇用や小・中規模装信頼性が必要であるトランジスタ回路部分は全く苦労

13

2021日本語版_8（最終）.indd 13

2021/08/19 0:54

第2章

2-4

することなく入手でき，新規機能であるために外注の【職能認定】ナノテクノロジープラットフォーム事業で引受先が存在しない MEMS 部分は自前で行う．まさには，優れた能力を持つ技術支援職員に対して職能認定「世界初の機能を」「世界最高の性能で」実現することを行っている．2020年度は d.lab 基盤デバイス研究部門が可能な，世界的にもユニークな仕組みといえる．企から藤原誠，太田悦子の2名を，「エキスパート」に推業も含む共同研究ベースで年1回の共同試作（固定枠方

薦し，両名とも認められた．このことにより，部門関式）を行っている．

係者は澤村，水島，エリック，藤原，太田全員がエキ[2] Y. Mita et al., Japanese Journal of Applied Physics,

スパートの称号を持つことになった．エキスパートは

56, p. 06GA03, 2017 (2017) DOI: 10.7567/

支援だけでなく技術研究開発能力を持つ者に付与されJJAP.56.06GA03

る最高位の称号であり，日本全体で平成27から30年までのエキスパート称号付与者は全（3段階）付与者166

b
a
l
.
d

事業の紹介と2020年度事業報告

基盤デバイス研究部門2020年活動報告名中28名と，希少な存在である．大変名誉であると同時【受賞】文部科学省事業ナノテクノロジープラットに部門の支援研究力の高さの客観的証拠となっている．

2.4.3

フォームでは，毎年3000件を超える利用報告書の中から特に優れた利用成果を有識者による委員会により数【パンデミックへの公正な対応】新型コロナウィルス感

件選定，顕彰している．基盤デバイス研究部門が推薦

染症対策のため，クリーンルームは2020年4月7日よりした利用成果「熱アシストハードディスク用微小光熱

シャットダウンシーケンスに入り，全国に緊急事態宣源 ナノヒーターⓇ素子」課題が秀でた利用成果大賞を言が拡大された4月16日より完全に動作を停止した．3

受賞した（図3）．2019年の秀でた利用成果受賞に続くか月に渡った停止期間中に，感染症対策に関する徹底

二年連続の受賞の栄誉であった．受賞者は東大発 NPO的な考察を行い，多数の教職員・研究者が利用してもであるナノフォトニクス工学推進機構（NPEO），ゆか

相互感染を起こさないための入構ルールを策定．活動りのベンチャーであるイノバステラおよび日米3大学

再開以来，ルールに従って東京大学の定める警戒レベ（豊橋技科大，福岡工大，CMU）ならびに国立研究所

ルに応じた運用を行っている．直接来訪できる者には（情報通信研究機構）の研究者であり，ハードディスク

審査の上来訪しての機器利用・技術補助による作業をの読み書きに近接場光を応用することで消費電力を桁許可し，派遣元の出張禁止により研究継続が困難な利違いに削減することを目指したリングレーザーおよび用者には教職員による技術代行の機会を提供した．

微細ニードルの研究であった．

図3

ナノテク展での受賞記念ポスターを前に関係者で記念撮影

142021日本語版_8（最終）.indd 14

2021/08/19 0:54

いう極めて高い成績で提案が採択された．その結果，ク

年度は発症0，伝染0の完全な感染症対策を施しながら，

リーンルーム内で稼働する装置のうち，コンピュータ

利用料収入8000万円強を得た．2019年実績（1億円弱）

制御の装置について，外部から完全に状況を把握してにこそ及ばなかったものの，2018年度実績と同等の利同時にコントロールする仕組みを構築することができ用があったこと（停止期間を考えるとむしろ利用は盛た．この装置は既に可動しており，クリーンルーム内んになったこと）を示している．さらに，利用者から外をシームレスにつないだ実験やトラブル対処に大活文部科学省に報告する「ナノテクノロジープラット

躍中である．

2-4
第2章【感染0＆前年以上の利用成果を得る】結果として，2020

フォーム成果報告書」の件数は164件であり，2019年度
ミックに際し，染谷隆夫研究科長麾下「感染リスクを「公助」は，主にナノテクノロジープラットフォーム事

限りなく0％に抑え，研究アクティビティを限りなく業で賄われている．この事業は令和3年度で10年間の期100％に近づける」ことを目標として，各部署で個別の限が終了するが，文部科学省が中心となって，ナノプ

事情に十分配慮した対策を展開することが要請された

ラのヘリテージを活かした，プロセスを含むマテリア

が，d.lab 基盤デバイス部門はこの要請に十分にこたえル DX（ディジタルトランスフォーメーション）事業

る実績をあげることができた．利用者の利便と安全性が令和3年度より開始されることとなった．ナノプラはとの両立を目指して設計した仕組みに加え，「エッセン「構造解析・微細加工・分子物質合成」という分野別のシャルワーカー」たる部門関連教職員の日々の奮励に横連携方式であったが，マテリアル DX では「研究領よるところが大であったこと，特筆しておきたい．

域ごとのハブ―スポーク」方式となった．

b
a
l
.
d

【ポストナノプラへの参画・採択】クリーンルーム運営

事業の紹介と2020年度事業報告（158件）よりも増加した．工学系研究科では，パンデ

d.lab 基盤部門は，総合研究機構ナノ工学センターと【補正予算への応募・採択】パンデミックの1日も早い

連携し，さらに情報基盤センターを加えて，幾原雄一

終息を願ってやまない一方で，今後も天災等でクリー教授代表で計画に応募，採択となった．ナノ工学セン

ンルームへの直接来訪が不可能になる事態を想定し，

ターとはナノテク PF より前の「ナノテクノロジー・「サイバーフィジカル」な実験環境を構築するべきである

ネットワーク」時代に共同運用であり，またクリーン

ことが明らかになった．そのため d.lab 基盤デバイス部

ルーム管理室を通じて常日頃密接な協力関係を構築し門では，令和2年度先端研究設備整備費補助金に「クており，シームレスに協力体制の構築が可能となる．さリーンルームのサイバーフィジカル化」を提案した．東らに，令和2年度補正予算による装置の改修が採択され，京大学内での選考会によって，d.lab が取りまとめ，総大型予算が付与された．

合研究機構（ナノ工学センター微細構造解析プラットフォーム）および，附属総合博物館との合同プロジェ
クトで本省に提案することとなり，91大学提案中4位と15

2021日本語版_8（最終）.indd 15

2021/08/19 0:54

2.5 「アドバンテストD2T寄附講座」活動報告
2.5.1「アドバンテスト D2T 寄附講座」の紹介

来，VDEC では VLSI の「設計・試作」という面からの活動を重点的に行ってまいりましたが，「設計」だけ2.5.1.1 アドバンテスト D2T 寄附研究部門設立の趣旨
これまでの VDEC の活動を通じ，多くの大学・高専
第2章

2-5

で VLSI 設計・試作文化が根付き，活発な設計研究・教育活動が行われています．このような状況の中，株式会社アドバンテストからの寄附金により，「アドバンテスト D2T 寄附研究部門」が2007年10月に VDEC 内に

b
a
l
.
d

事業の紹介と2020年度事業報告

設立されました．
「アドバンテスト D2T 寄附研究部門」
は，全国の学生に VLSI の設計からテストまで一貫した研究・教育環境を提供することで，テスト設計の専門家となりえる人材を育成するとともに，SoC の設計に関する研究を支援することを目的としております．従でなく「テスト」の観点からも研究・教育の中心拠点となるべく ”Design to Test（D2T）” の理念のもと，国内の大学・高専における「テスト研究・教育」の拠点としての活動を行っています．
当部門はこれまで2007年10月～2010年9月（第1期），
2010年10月～2013年9月（第2期），2013年10月～2016年
9月（第3期），2016年10月～2019年9月（第4期）の計12
年間に渡るプロジェクトを遂行してきました．東京大学大学院工学系研究科附属システムデザイン研究セン
ター（d.lab）が2019年10月に発足後，D2T 寄附研究部
門は研究のさらなる発展，D2T 教育により重心を置い16

2021日本語版_8（最終）.indd 16

2021/08/19 0:54

2.5.2 「第15回 D2T シンポジウム」開催報告に設置されました．2019年10月から株式会社アドバン

2020年9月17日（木）に，オンラインによる「第15回テストのご厚意により新たに開始した第5期（2019年10

D2T シンポジウム」を開催し，たくさんの皆様にご参月～2022年9月）の一年目が開始いたしました．本報告

加を頂きました．
今回のシンポジウムでは，国内外から著名な招待講となります．D2T に関する研究とともに，教育活動の演者として米国ノースカロライナ州立大学の Brian

充実図っていく予定であります．当寄附講座の活動のFloyd 教授，米国カリフォルニア大学サンディエゴ校

詳細については，続く各章においてそれぞれ報告いたの Alex Orailoglu 教授，旭化成エレクトロニクス株式します．

会社の岩崎剛志様，奈良先端科学技術大学院大学の新

2-5
第2章

は第5期の初年度，2019年10月～2020年9月の活動報告

谷道広先生，株式会社 EVALUTO および群馬大学の畠山一実先生，東大 d.lab の小林正治先生，株式会社アド

特任教授

藤田

バンテストの田村亮様をお招きし，「IoT，RF，メモリ，

特任教授

林

特任講師

肥後

昌宏
宗賢（2019年8月～2020年1月）
昭男

共同研究員	浅見 幸司 ( 株式会社アドバンテスト
研究所 )ハードウェアセキュリティ，機械学習」をキーワードに最新の研究についての貴重な講演を頂きました．
このような COVID-19新型コロナ感染症影響下でしたのでオンライン開催とはなりましたが，大変盛況な共同研究員	石田 雅裕 (株式会社アドバンテスト)会となりましたことを改めて御礼申し上げるとともに，学術支援職員山口隆弘

今後開催される第16回シンポジウムへのご参加を心よ

事務補佐員

岡崎

真紀子

りお持ち申し上げる次第です．

事業の紹介と2020年度事業報告

2.5.1.2 アドバンテスト D2T 寄附講座構成員

b
a
l
.
d

た「アドバンテスト D2T 寄附講座」としてセンター内

第15回 D2T シンポジウム開催プログラム
9:50

Opening Remarks
Tadahiro Kuroda (Director, d.lab, School of Engineering, The University of Tokyo)
Yoshiaki Yoshida (President & CEO, ADVANTEST CORPORATION)

10:00 Session 1 (Chairpersons: Makoto Ikeda, Tetsuya Iizuka, d.lab, The University of Tokyo)
Beamforming Arrays and their Test and Calibration
Brian Floyd, Professor (North Carolina State University, Raleigh, NC)
Adaptive Test Pattern Construction for Hardware Trojan Detection
Alex Orailoglu, Professor (University of California, San Diego)
The Solution of Testing the Millimeter-Wave (76- to 81- GHz) without Expensive Instruments
Takeshi Iwasaki, (ASAHI KASEI MICRODEVICES CORPORATION))
12:00 Lunch

13:00 Session 2 (Chairperson: Masahiro Fujita, d.lab, The University of Tokyo)
Recycled FPGA detection using exhaustive fingerprinting characterization
Michihiro Shintani, Assistant Professor (Nara Institute of Science and Technology)
Viewing Test Technology Trends from presentations at Recent Test Related Conferences
Kazumi Hatayama, (EVALUTO Corporation and Gunma University)
Session 3 (Chairperson: Ken Takeuchi, d.lab, The University of Tokyo)
STT-MRAM memory test system with an electromagnet
Ryo Tamura, (Advantest Corporation)
A Monolithic Integration of RRAM Array and Oxide Semiconductor FET for In-memory Computing in 3D Neural
Network
Masaharu Kobayashi, Associate Professor (d.lab, the University of Tokyo)
Recent D2T research department progress
Akio Higo, Lecturer (d.lab, The University of Tokyo)
Closing Remarks
Masahiro Fujita (d.lab, School of Engineering, The University of Tokyo)

17

2021日本語版_8（最終）.indd 17

2021/08/19 0:54

2.5.3

研究活動報告へ乗算する Periodic Sign Function の波形歪みと AD

高精度波形測定技術
山口隆弘，肥後昭男，飯塚哲也
確 率 的 ア ナ ロ グ - デ ジ タ ル 変 換 器（Stochastic

変換器前段のアナログ回路の周波数特性を，分離し同定することができる．4-channel MWC 実験回路を作製し，検証実験を行う．

Analog to Digital Converter; ADC）の研究を行って
第2章

2-5

いる．プロセスばらつきや電圧，温度の変動によっ

5G 多チャンネル・ミリ波信号測定手法の研究て生じるコンパレータのオフセットは ADC 特性の劣

浅見幸司，小池良吾，Nguyen Ngoc Mai-Khanh，肥化の原因となる．一方，確率的 ADC 方式は，多数の後昭男，飯塚哲也，藤田昌宏

b
a
l
.
d

事業の紹介と2020年度事業報告

コンパレータの統計的性質（オフセットのランダム

ミリ波信号を over-the-air (OTA) 環境で測定する

ばらつきや熱雑音）を利用して精度を向上することための，要素技術の研究を行っている．今年度はミを目標としている．しかし発表されている論文におリ波測定用実験システムを立ち上げ，ミリ波用アン

いて，確率的 ADC の雑音パワーは従来のフラッシュテナの近傍界や遠方界の電界を測定できる様，平面

ADC より大であることが報告されている [TCAS-I，

走査用ステージや球面走査用ステージを具えた電波

Vol. 57, no. 11, 2010]．複数の離散型確率変数の和に暗箱を準備している．また，指向性のよい測定用プ

たいしても，中心極限定理がなりたつ [A. Papoulis

ローブを設計・製作し，プローブ特性の測定および，

2000]．離散型確率変数の和がガウス分布に収束する

アンテナ測定時に必要となる Calibration 手法の検討には，連続型確率変数より多い項数を要する [S. L.

を進めている．

Miller 2004]．この結果，Un-Ku. Moon [TCAS-I，Vol. 57, no. 11, 2010] の確率的フラッシュ ADC が示

ATE 向け高速・高精度な多ピンタイミング CAL 技術

す劣化した有効ビット数（従来のフラッシュ ADC の石田雅裕，飯塚哲也，徐祖楽，名倉徹，肥後昭男，藤有効ビット数は log2（コンパレータの数であたえら

田昌宏

れるが，確率的フラッシュ ADC の有効ビット数は半導体試験装置 (ATE) では数千から数万ピンの信log4（コンパレータの数）を理論的に説明できる（Un-号入出力チャンネルをもち，被試験デバイス (DUT)

Ku. Moonグループはこの理由を説明していない）．耐

へ出力される試験信号のタイミングおよび DUT か

不規則性をより向上させるための，確率の中央値をら出力される信号の比較タイミングをそれぞれ一致

もちいたレベル交叉時刻検出方式について研究してさせるタイミングキャリブレーション (CAL) が必要いる．

である．本研究テーマでは，ATE に適用可能な高速かつ高精度な多ピンタイミング CAL 方式の研究をお

広帯域周波数拡散向け高性能 ADC との応用

こなっている．本年度は，研究目標を明らかにする

浅見幸司，Byambadorj Zolboo，肥後昭男，飯塚哲

ための課題抽出と，タイミング CAL を実現する回路也，藤田昌宏の方式検討をおこなった．タイミング CAL の目標精IoT などで使用される低価格の RF デバイスを，低度を1ps に設定し，目標を実現するための課題が CAL

コストで高性能に測定するための圧縮サンプリング

回路の環境変化に対する特性変化の最小化であるこ方 式 の 研 究 を 行 っ て い る． 本 年 度 は Modulatedとを明らかにした．タイミング CAL の基本方式を決Wideband Converter の実装時における性能劣化要因

定し，回路シミュレーションにより電源電圧や温度を 解 析 し， 性 能 改 善 手 法 を 構 築 し た． 独 特 のなどの環境変化が CAL 誤差に与える影響を解析した．

Calibration 信号を使用し，AD 変換前に被測定信号

182021日本語版_8（最終）.indd 18

2021/08/19 0:54

第3章

組織概要

（略称 VDEC）は，日本の国公私立大学と工業高等専門の VDEC サブセンターから連携を密にする目的で，2学校における VLSI 設計教育の充実と研究活動の推進

年を単位として2名の教官を派遣する「流動教官制度」のために平成8年5月に全国共同利用施設として発足しを開始した．
（平成16年度からは国立大学法人になった

た．平成16年度の国立大学法人化に伴い，東京大学のことに伴い「客員研究員制度」に名称変更） この流動学内の1部局として位置づけとなって以降も，各位のご

教官制度の終了に伴い，全国運営協議会における了解

理解の元，それまで同様の活動を継続してきた．令和のもと，VDEC におけるチップ試作料金に手数料を上

元年10月に，東京大学における半導体関連研究の強化

乗せし，その資金により特任教員を雇用することでを目指した設置された東京大学大学院工学系研究科附VDEC の活動（現在の VDEC 機能）の充実を図って属システムデザイン研究センター（d.lab）に合流し，いる．

これまで VDEC が担ってきた日本の国公私立大学と工加えて，平成20年4月からは「協力教員制度」を開始

業高等専門学校における VLSI 設計教育の充実と研究し，現在は10大学の各拠点校の協力教員が移籍するこ活動の推進の活動を基盤設計研究部門におけるとなくその運営を担っていただいている．
（下記参照）「VDEC 機能」として継続しつつ，先端設計研究部門にさらに産業界との連携のため，1名の客員教授に協力おける産学連携をも強化した最先端設計研究の強化ををお願いしている．工学系研究科への改組に伴い，名目指した活動を開始した．

称が「客員研究員」に変更となっているが，引き続き

3-1

概要

また，平成9年4月から平成19年3月まで，全国9大学

第3章

東京大学大規模集積システム設計教育研究センター

b
a
l
.
d

3.1

d.lab概要

産業界との連携を充実させていきたい．

VDEC は発足当初は専任教官5名と事務官1名という小さな組織であったが，平成9年度には専任教官2名とVDEC の事務については，VDEC の非常勤スタッフ

事務官1名が増員され，令和元年9月現在で専任教員8名，と工学系・情報理工学系研究科等事務部が連携をとり客員教授1名，そして20名以上の非常勤スタッフや学外行っている．

協力研究員が在籍している．

表流動教官派遣大学
年度

平成9・10年度

派

遣

大

学

東北大学，横浜国立大学

平成11・12年度 金沢大学，広島大学
平成13年度千葉大学，東京工業大学

平成14年度千葉大学，東京工業大学，京都大学

平成15年度

京都大学，九州大学

平成16年度

大阪大学，九州大学

平成17年度名古屋大学，大阪大学

平成18年度北海道大学，名古屋大学

平成19年度

北海道大学

平成20年度以降 協力教員派遣実績のある大学（北海道大学，東北大学，東京工業大学，金沢大学，名古屋大学，京都大学，京都工芸繊維
大学，立命館大学，大阪大学，広島大学，九州大学，福岡大学）

19

2021日本語版_8（最終）.indd 19

2021/08/19 0:54

3.2

人事報告

d.lab 人事（2021年4月1日付け）
センター長・教授

黒田

基盤設計研究部門長・教授

池田

先端設計研究部門長・特任教授

基

本

俊

基盤デバイス研究部門長・准教授
三（大学院工学系研究科電気系工学専攻）

田

吉

嗣
誠

b
a
l
.
d

教
授
（大学院情報理工学系研究科）

中

村

宏

教
授
竹
（大学院工学系研究科電気系工学専攻）

内

健

教

教
授
高
（大学院工学系研究科電気系工学専攻）

藤

田
木

昌

宏

教
授
染
（大学院工学系研究科電気系工学専攻）

谷

隆

夫

教
授
竹
（大学院工学系研究科電気系工学専攻）

概要

先端デバイス研究部門長・教授（生産技術研究所）

授

平

田

広

第3章

3-2

濱

忠

信

郎
郎

一

内
教
授
（大学院工学系研究科マテリアル工学
専攻）

田

建

中

充

非常勤講師（産業界客員教員）

水

野

飯

塚

肥

後

准

之

授

小 林

正

治

師

小 菅

敦

丈

特任講師

徐

祖

楽

助

松

本

高

士

丹

羽

正

昭

准
講

教

正

教

授

特任講師
助

教
教

上席研究員
上席研究員
主幹研究員
特任研究員
特任研究員

若
高
島

特任研究員

陳

特任研究員
特任研究員

学術専門職員
学術専門職員
学術専門職員
学術専門職員

男

林
木

一

敏
剛

LEBRASSEUR ERIC CHARLES
荒

特任研究員

昭

也

NGUYEN NGOC MAI KHANH

特任研究員
特任研究員

哲

落

本

川

合

直

伸

幸

徳

俊

之

文 男
翔

宇

吉

川

進

藤

怜

史

狹

間

雅

人

BYAMBADORJ ZOLBOO
大
島

西
津

長谷川

廉
之

伸
彦
淳

20

2021日本語版_8（最終）.indd 20

2021/08/19 0:54

学術専門職員

有

本

久

成

学術専門職員

四手井綱章

学術専門職員
学術専門職員
学術専門職員
学術専門職員
学術専門職員係

長

特任専門職員
係

員

太

田

有

賀

光
泰
悦

司
弘
子

YIP WAI YEUNG
大

竹

和

岡

野

孝

田

村

住

谷

小田嶋
高

梨

啓
未

輝

芳

浩
生
之

3-2

介
佳

明

郎

概要

係

長

林

田

第3章

上席係長

岡

b
a
l
.
d

学術専門職員※（ ）が記載されている教員は，（ ）内が本務先である．

21

2021日本語版_8（最終）.indd 21

2021/08/19 0:54

第3章

3-2

b
a
l
.
d

概要
22

2021日本語版_8（最終）.indd 22

2021/08/19 0:54

2020年度東京大学大学院工学系研究科附属システムデザイン研究センター基盤設計研究部門（VDEC）
全国運営協議会委員名簿
名

所

属

・

職

位

任

期

連
TeL/Fax絡先E-mail

TEL 03(5841)6673
2020.4.1～2022.3.31
FAX 03(5841)6724

fujita@ee.t.u-tokyo.ac.jp

池田誠

東京大学大学院工学系研究科附属システムデザイン研究センター 教授

2020.4.1～2022.3.31 TEL 03(5841)6661

ikeda@silicon.u-tokyo.ac.jp

黒田忠広

東京大学大学院工学系研究科附属システムデザイン研究センター 教授

2020.4.1～2022.3.31 TEL 03(5841)6561

kuroda@ee.t.u-tokyo.ac.jp

高木信一

東京大学大学院工学系研究科電気系工学専攻 教授

2020.4.1～2022.3.31 TEL 03(5841)7467

takagi@ee.t.u-tokyo.ac.jp

池辺将之

北海道大学量子集積エレクトロニクス
2020.4.1～2022.3.31 TEL/FAX 011-716-6004
研究センター 教授

ikebe@ist.hokudai.ac.jp

須川成利

東北大学未来科学技術共同研究セン
ター 教授
東北大学リサーチプロフェッサ

2020.4.1～2022.3.31

shigetoshi.sugawa.d4@tohoku.ac.jp

一色剛

東京工業大学 工学院 情報通信系
授教2020.4.1～2022.3.31 TEL/FAX 03(5734)2842

isshiki@ict.e.titech.ac.jp岡田健一

東京工業大学工学院電気電子系
授教2020.4.1～2022.3.31 TEL 03-5734-3764

okada@ee.e.titech.ac.jp
shi@waseda.jp

TEL 022(795)5022
FAX 022(795)3986

華

早稲田大学基幹理工学部電子物理シ
ステム学科 教授

2020.4.1～2022.3.31 TEL 03-5286-3400

北川章夫

金沢大学理工研究域電子情報通信学系 教授

2020.4.1～2022.3.31

石原亨

名古屋大学大学院工学研究科情報シ
ステム学専攻 教授

2020.4.1～2022.3.31 TEL 052(789)4363

小野寺 秀俊京都大学大学院情報学研究科通信情報システム専攻 教授

2020.4.1～2022.3.31

TEL 075(753)5314
FAX 075(753)5343

onodera@i.kyoto-u.ac.jp

橋本昌宜

大阪大学大学院工学研究科情報シス
テム工学専攻 教授

2020.4.1～2022.3.31

TEL 06(6879)4520
FAX 06(6879)4524

hasimoto@ist.osaka-u.ac.jp

藤島実

広島大学大学院先進理工系科学研究
科 量子物質科学プログラム 教授

2020.4.1～2022.3.31 TEL 082(424)6269

井上

弘士

藤野

毅

立命館大学理工学部電子情報工学科
教授

TEL:077-561-5150( 直通 )2020.4.1～2022.3.31 8391( 内線 )FAX: 077-561-5150，2663

fujino@se.ritsumei.ac.jp

兵庫明

東京理科大学理工学部電気電子情報工学科 教授2020.4.1～2022.3.31

TEL 04(7124)1501内3756
FAX 04(7122)5171

hyogo@ee.noda.tus.ac.jp

石黒仁揮

慶應義塾大学理工学部電子工学科教授

2020.4.1～2022.3.31 TEL 045(566)1815内42255

ishikuro@elec.keio.ac.jp

吉本雅彦

神戸大学大学院システム情報学研究科
TEL 078(803)6630
2020.4.1～2022.3.31
特命教授
FAX 078(803)6630

yosimoto@cs.kobe-u.ac.jp

名倉徹

福岡大学工学部電子情報工学科
授

nakura@fukuoka-u.ac.jp

史又TEL 076(234)4863
FAX 076(234)4863

九州大学大学院システム情報科学研究
TEL 092(802)3793
2020.4.1～2022.3.31
院情報知能工学部門 教授
FAX 092(802)3786

教2020.4.1～2022.3.31 TEL 092(871)6631

3-2

概要

昌宏

第3章

藤田

東京大学大学院工学系研究科附属システムデザイン研究センター 教授

b
a
l
.
d

氏

kitagawa@is.t.kanazawa-u.ac.jp
ishihara@i.nagoya-u.ac.jp

fuji@hiroshima-u.ac.jp
inoue@ait.kyushu-u.ac.jp

23

2021日本語版_8（最終）.indd 23

2021/08/19 0:54

2020年度 システムデザイン研究センター運営委員会委員名簿
区

第3章

3-2

分

氏

名

所

属

システムデザイン研究センター
忠 広 センター長

委員長

黒田

1号委員

染 谷 隆 夫 工学系研究科長
博 之 電気系工学専攻長

任期

メールアドレスーkuroda@dlab.t.u-tokyo.ac.jp

ーdean@t.u-tokyo.ac.jp

ーmori@mlab.t.u-tokyo.ac.jp

ーshibata@sigma.t.u-tokyo.ac.jp

b
a
l
.
d

概要

2号委員

森川

3号委員

柴 田 直 哉 総合研究機構長

4号委員

藤 田 昌 宏 システムデザイン研究センター 2019.10.1～2021.3.31 fujita@ee.t.u-tokyo.ac.jp

4号委員

池田

4号委員

小 林 正 治 システムデザイン研究センター 2019.10.1～2021.3.31 masa-kobayashi@nano.iis.u-tokyo.ac.jp

4号委員

飯 塚 哲 也 システムデザイン研究センター 2019.10.1～2021.3.31 iizuka@vdec.u-tokyo.ac.jp

5号委員

高 木 信 一 電気系工学専攻

2019.10.1～2021.3.31 takagi@ee.t.u-tokyo.ac.jp

5号委員

霜 垣 幸 浩 マテリアル工学専攻

2019.10.1～2021.3.31 shimo@dpe.mm.t.u-tokyo.ac.jp

5号委員

鈴 木 雄 二 機械系工学専攻

2019.10.1～2021.3.31 ysuzuki@mesl.t.u-tokyo.ac.jp

誠 システムデザイン研究センター 2019.10.1～2021.3.31 ikeda@silicon.u-tokyo.ac.jp

6号委員

宏 情報理工学系研究科

中村

6号委員

平 本 俊 郎 生産技術研究所

2019.10.1～2021.3.31 nakamura@hal.ipc.i.u-tokyo.ac.jp
2019.10.1～2021.3.31 hiramoto@nano.iis.u-tokyo.ac.jp

24

2021日本語版_8（最終）.indd 24

2021/08/19 0:54

新任ご挨拶

小菅敦丈

大しています．変化点はDeep Learning 技術です．2012
年に Deep Learning が登場して以降，AI が必要とする演算量は3か月で2倍のペースで増えています．2年で2と申します．若輩者ではございますが，どうぞよろし

倍性能改善してきたムーアの法則と比べると，2桁以上くお願いいたします．

速いペースです．過去に例がないほど，演算量が急激

2016年10月に慶應義塾大学電子工学専攻にて低電力に増える時代になりました．
ムーアの法則の鈍化，一方で AI がもたらす社会変革の後日本学術振興会研究員を経て2017年4月に株式会と演算量の急激な増大という非連続な変化は，新しい社日立製作所研究開発グループに入社しました．AI と技術領域とそれを体系化した学術を切り開くチャンス

IoT に積極投資され始めたタイミングということもあであると思います．こうした非連続な変化に応えるたり，センシング，AI，それらを低電力かつ小型に集積

めには，従来の汎用的な集積システムから脱却し，ソする集積システムの研究に携わりました．その後ソニー

フトウェアからデバイスまで一貫した領域特化型のシ株式会社を経て，2021年1月に東京大学大学院工学系研

ステムをデザインすることが重要であると思います．

究科 d.lab に着任しました．半導体技術を軸に，実務でハードウェアとソフトウェアの両面からスピード感を学んだセンシング・AI を新たな武器として，データ駆もって技術を追求し，高電力効率なセンシングシステ

動型社会をけん引する新しい高電力効率な集積システ

ムの研究開発をして参ります．微力ではございますがムを開拓して参ります．

頑張って参りますので，皆様のご指導ご鞭撻のほどよ

ムーアの法則がいよいよ限界に近付き半導体の性能

概要

近接無線通信技術に関する研究で博士課程を修了．そ

3-3
第3章

2021年1月より，d.lab 講師を拝命いたしました小菅

b
a
l
.
d

3.3

ろしくお願いいたします．

改善が鈍化する一方，要求される演算量は飛躍的に増25

2021日本語版_8（最終）.indd 25

2021/08/19 0:54

3.4

決算報告

（円）

1. 運営費交付金
事項

収入（予算配分）額

支

出

額

過

不

足

額

共通経費

529,063,607

419,595,946

109,467,661

研究経費

14,998,257

15,798,903△ 800,646

計544,061,864

435,394,849

108,667,015

第3章

3-4

b
a
l
.
d

概要

2. 2020年度公的機関からの研究費
教員名
1

2

3

飯塚

池田

池田

類

受入金額（円）科学技術振 リアルタイム学習推論機能創出に向けた回路設計技術基盤構築

受託研究

19,396,000

誠

IoT 推進のための横断技術開発プロ
国立研究開発法人 新エネル ジェクト /Sensor-to-Cloud Security
ギー・産業技術総合開発機構～ビッグデータを守る革新的 IoT セ
キュリティ基盤技術の研究開発

受託研究

19,540,000

誠

戦略的イノベーション創造プログラム（SIP）第2期／ IoT 社会に対応した電子商取引安全技術研究組合
サイバー・フィジカル・セキュリティ(ECSEC)／（A1）IoT サプライチェーンの信頼の創出技術基盤の研究開発

受託研究2,849,000

受託研究13,593,000

哲也

委 託 者
国立研究開発法人
興機構

研 究 課 題

種

4

池田

誠

高効率・高速処理を可能とするAIチッ
プ・次世代コンピューティングの技術
電子商取引安全技術研究組合 開発／革新的AIエッジコンピューティ(ECSEC)
ング技術の開発／AIエッジデバイスの横断的なセキュリティ評価に必要な基盤技術の研究開発5池田誠

AI チップ開発加速のためのイノベー
国立研究開発法人新エネルション推進事業 /AI チップ開発を加速
ギー・産業技術総合開発機構
する共通基盤技術の開発

受託研究

1,210,892,000

6

三田

吉郎

国立大学法人

受託研究

73,950,000

受託研究

28,912,000

受託研究2,000,000

受託研究13,650,000

受託研究

1,950,000

AI による回路トポロジー合成を実現する高度なアナログ回路設計プラットフォームの開発

受託研究

1,950,000

丘陵地域における地滑りの予測・検出・
監視システム

受託研究

900,000

国立研究開発法人産業技術総合 AI チップ開発を加速する共通基盤技
研究所
術の開発

共同研究

1,100,000

京都大学

微細加工プラットフォーム

IoT とモバイルビッグデータ処理のた
科学技術振めの高信頼高機能サイバーフィジカ
ルシステムの構築

7

藤田

昌宏

国立研究開発法人
興機構

8

小林

正治

国立研究開発法人
興機構

科学技術振

9

若林

一敏

国立研究開発法人

科学技術振 MEC 用マルチノード向けの総合高位

10

小林

正治

11

飯塚

哲也

国立研究開発法人
興機構

12

藤田

昌宏

独立行政法人日本学術振興会

13

池田

誠

興機構

ナノスケール強誘電体トランジスタの研究開発と機械学習アクセラレー
タへの応用
合成システムの研究開発

国立研究開発法人

科学技術振 知財活用支援事業スーパーハイウェ

興機構

イ「不揮発性記憶素子」

合

科学技術振

計

1,390,682,000※合計金額は，上記1～13の各課題の合計金額を記載している．
（円）

26

2021日本語版_8（最終）.indd 26

2021/08/19 0:54

3. 2020年度民間企業等からの研究費
委 託 者

1

黒田

忠広

2

三田

吉郎

池田

誠

4

黒田

忠広

5

黒田

6
7

－

合研究所

株式会社ニューフレアテクノロジー 三次元 MEMS 構造プロセスの研究
株式会社村上開明堂，株式会社 ドライバー見守りシステム用セキュシルバーアイ

リティ技術の研究

NEC スペーステクノロジー株式 TLC 通信のマルチドロップバスへの種

類

受入金額（円）

共同研究

－

共同研究

－

共同研究

－

共同研究

－

会社

適用研究

忠広

日本電気株式会社

LSI 設計における高位合成システムの
研究開発

共同研究

－

三田

吉郎

株式会社アドバンテスト

集積化微小 MEMS による高機能セン
サの研究

共同研究

－

藤田

昌宏

株式会社アドバンテスト

先端 LSI 開発環境・テスティング技術

共同研究

－

キオクシア株式会社

階層記憶システムにおけるデータ・
アクセスセキュリティを担保する高性能高機能暗号の最適実装の検討

受託研究

－

池田

誠

合

計

3-4

概要

8

研 究 課 題

情報技術総

第3章

3

三菱電機株式会社

b
a
l
.
d

教員名

29,700,100※合計金額は，上記1～8の各課題の合計金額を記載している．
※受入金額の「－」は非公表を意味している．

4. 2020年度寄附金
受入件数： 5件

受入額 計32,750,000円（キオクシア株式会社，イリソ電子工業株式会社，東京エレクトロン株式会社，株式会社アドバンテスト，株式会社ジーダット）5. 施設整備関連補助金
教員名
1

三田

吉郎

配

分

機

関

文部科学省

補助事業名

受入金額（円）先端研究設備整備費補助金

39,600,000

27

2021日本語版_8（最終）.indd 27

2021/08/19 0:54

第4章

4.1

研究報告

全体概況
研究室構成
人数（名）

研究論文

国際会議

その他

著書（冊） 特許（冊） 受賞（件）d.lab 教員

58

25

32

36

0

7

16

協力教員

130

92

90

115

6

8

15

第4章

4-1

研究発表

研究報告
28

2021日本語版_8（最終）.indd 28

2021/08/19 0:54

4.2

研究室構成員（令和2年度）

黒田・小菅研究室

植

構成
教授

濱 田

基 嗣

特任教授

小 菅

敦 丈

講師

丹 羽

正 昭

上席研究員

若 林

一 敏

上席研究員

木

剛

主幹研究員

四 手 井

綱章

学術支援専門職員

岡 田

光 司

学術支援専門職員

高

Wai-Yeung Yip

学術支援専門職員

林泰

弘

学術支援専門職員

柴

康

太

博士1年

大 森

達 夫

修士1年

三 浦

礼 士

修士1年

Meng Haopeng

修士1年

柴 田

学部4年

彩 登

Emilie Charlot

修士2年（特別研究学生）

安 藤

弘 平

修士2年（特別研究学生）

臼 井

真 広

修士2年（特別研究学生）

豊 田

大 和

修士2年（特別研究学生）

森 永

祥 平

修士2年（特別研究学生）

竹内研究室
竹

構成

内

健

松 井

千 尋

三 澤

奈央子

合

教授
特任助教
学術支援専門職員

田

晃

博士1年

樋 口

和 英

博士1年

越 能

俊 介

学部4年

田 岡

健 太

学部4年

中村研究室
中

修士1年

岡 田

怜 士		

修士1年

小山

大 次 郎		

修士1年

藤田研究室

昌 宏

教授

松 本

高 士

助教

Zhang Xinpei

博士1年

宮 坂

博士1年

宏		

教授

坂 本

龍 一		

助教

Shaswot Shresthamali		

博士3年

篠 原

岳 斗		

修士2年

鈴 木

悠 太		

修士2年

山 下

智 也		

修士2年

幸 雄

Wang Junbo

修士2年

Gu Jian

修士2年

Zhou Zongjin

修士2年

Jin Chaoyi

修士2年

Wang Fudong

修士2年

Zhang Yuechuan

修士2年

Ding Yi

修士2年

廣 田

海 斗

修士2年

小 池

良 吾

修士1年

Yu Mingfei

修士1年

Yi Qingyang

修士1年

赤 井

裕 登

学部4年

池田研究室

構成

池

田

誠

吉 川

俊 之

特任研究員

荒 川

文 男

特任研究員

劉

玉

清

修士2年（現在 SONY）

中 山

亮 平

修士2年（現在 JR 東海）

蒋

定

修士2年

宇

教授

Bayasgalan Amartuvshin

修士2年

池 田

修士1年

辺

Anawin

村

4-2

藤 田

渡

構成

構成

健 人
直
Opasatian

研究報告

忠 広

悠		

第4章

黒 田

原

学部4年修士1年
修士1年

赵寅帆（Yinfa Zhao）	修士1年（半年特別休学）
Hung Quoc Bui

修士1年（半年特別休学）

阿 部

浩 太 郎

学部4年（現在修士1年）

島 田

泰 慎

学部4年（現在修士1年）

29

2021日本語版_8（最終）.indd 29

2021/08/19 0:54

飯塚研究室

第4章

4-2

構成

飯 塚

哲 也

准教授

徐

祖

特任講師

楽

グェン ゴック マイカーン

助教

陳

特任研究員

翔

宇

研究報告

ビャムバドルジ ゾルボー

博士3年

長

将

修士2年

田

原

崇

文

修士1年

李

爍

煒

修士1年

堀 川

貴 道

修士1年

岡

英

修士1年

岩 下

僚 我

学部4年

柴 田

凌 弥

学部4年

松

平本研究室
平 本
竹

構成
俊 郎

梅

瀟

然

修士2年

沢 辺

慶 起

修士1年

高木研究室
高 木

構成
信 一

教授

トープラサートポン カシディット 助教
林

澈

李

宗

羅

敏

博士3年（工学系）

恩

博士2年（工学系）

璇

博士2年（工学系）

陳家

驄

博士1年（工学系）

姜旼

秀

博士1年（工学系）

隅田圭

博士1年（工学系）

竹

安淳

修士2年（工学系）

田 原

建 人

修士2年（工学系）

韓雪揚

修士1年（工学系）

竹中研究室

構成

教授

内

潔

特任研究員

水 谷

朋 子

特任研究員

伊 藤

一 夫

特任研究員

竹

中

充

鈴 木

慎 一

特任研究員

関 根

尚 希

博士3年（工学系）

高 倉

俊 彦

特任研究員

ロ ダ

ヌ ル

博士3年（工学系）

高 瀬

博 行

特任研究員

趙

子

強

博士2年（工学系）

福 井

宗 利

特任研究員

湯

涵

智

博士1年（工学系）

張基

賢

博士3年（9月卒業）

陳

乾

峰

修士2年（工学系）

安珉

柱

博士3年（9月卒業）

呉

冬

睿

修士2年（工学系）

関 口

翔 平

修士2年

張

暁

軒

修士2年（工学系）

山 中

勇 人

修士1年

宮 武

悠 人

修士2年（工学系）

刘

子

豪

修士1年

大 野

修 平

修士2年（工学系）

余

虹

寛

修士1年

ティパット ピヤパッタラクン

修士2年（工学系）

渡 辺

耕 坪

修士1年（工学系）

超

修士1年（工学系）

高 城

和 馬

学部4年（工学部）

落 合

貴 也

学部4年（工学部）

張
小林研究室

構成

教授

小 林

正 治

准教授

武

継

璇

特任研究員

非

特任研究員

吉

博士3年（9月卒業）

非

博士3年（9月卒業）

内

田

建

教授

修士2年（9月卒業）

田 中

貴 久

助教

修士2年

加 藤

る み	学術支援職員（8月～）

莫
金

成

莫
Paul Johansen
項

嘉

文

内田研究室

構成

30

2021日本語版_8（最終）.indd 30

2021/08/19 0:54

加 藤

太 朗

修士2年

近

藤

整

修士1年

工 藤

櫻彩子

修士2年

中 村

裕 成

修士1年

角

祐 太 郎

修士1年

石

川

潤	修士2年（特別研究学生）
修士1年

王

文

清

修士1年

松 村

美貴也

修士1年

青 田

聖 治

学部4年

梅 田

竜 生

学部4年

加 藤

由 太 郎

学部4年

濱 中

悠 輔

学部4年

森

一

馬

学部4年

水 谷

わかな

学部4年
三田研究室

構成

染谷研究室

構成

染 谷

隆 夫

教授

横 田

知 之

准教授

李

成

講師

松 葉

頼 重

王

三 田

吉 郎

准教授

肥 後

昭 男	特任講師（ADVANTEST D2T）

黄吉卿	客員研究員 （LIMMS

特任研究員

研究所 / 仏 CNRS C2N

昊

特任研究員

研究所）

燕

特任研究員

智 裕

特任研究員

クノロジー・プラット

智

特任研究員

フォーム
ジャ）

炳

王
奥 谷

薫

4-2

研究報告

壮一郎

第4章

野 木

江

落 合

幸 徳	特任研究員 （ナノテ
専任マネー

金

宰

埈

JSPS 外国人特別研究員

王

春

雅

JSPS 外国人特別研究員

川 島

伊久衞

学術支援専門職員

ロジー・プラットフォーム

宮 本

明 人

学術支援専門職員

技術支援担当）小 泉

真 里

学術支援専門職員

雪 田

和歌子

学術支援専門職員

ノテクノロジー・プラット

永 井

志 歩

学術支援専門職員

フォーム 技術支援担当）

池 ケ 谷

智子

学術支援専門職員

松 岡

一 代

学術支援専門職員

クノロジー・プラットフォー

山 﨑

祥 子

学術支援職員ム 技術支援担当）

原

五

技術補佐員

神 保

泰 俊

月

ルブラッスール

藤

原

水 島

太 田

エリック	特任研究員 （ナノテクノ

誠	学術支援専門職員 （ナ彩 子	技術専門職員 （ナノテ悦 子	学術支援専門職員 （ナ博士3年

ノテクノロジー・プラット

Md Osman Goni Nayeem

博士3年

フォーム 技術支援担当）

王

嘉

斌

博士3年

程

董

凱

博士1年

ロジー・プラットフォーム

汪

浩

洋

博士1年

代表機関

王

佳

辰

博士1年

コーディネータ）

高 野

幹 太

修士2年

石 垣

貴 史

修士2年

ノテクノロジー・プラット

山

巌

修士2年

フォーム代表機関 東日

島 ノ 江

修平

修士2年

本方面コーディネータ）

相 浦

琢 人

修士1年

白

島 本

大 西

直 伸	特任研究員 （ナノテクノ
東日本方面

廉 伸	学術支援専門職員 （ナ312021日本語版_8（最終）.indd 31

2021/08/19 0:54

澤 村

智 紀	技術専門職員（武田先端知クリーンルーム管
理室）

廣 澤

公 彦	学術支援職員 （ナノテクノロジー・プラットフォー
ム 武田クリーンルーム

第4章

4-2

管理室担当）

研究報告

豊

倉敦	技術専門職員 （電気系一般電子実験室，武田先端知204バックエ
ンド加工室支援担当）

河 井哲 子	学術支援職員 （ナノテクノロジー・プラットフォー
ム ディレクション担当）渡 邊か を る	学術支援職員 （ナノテクノロジー・プラットフォー
ム事務局）

高 田

晃 広	d．lab 共同研究員 （アドバンテスト）中 山雄 太	工 学 系 共 同 研 究 員（コニカミノルタ）

宮 澤

駒 宏

修士2年

槌

屋

拓

修士2年

三

角

啓

修士1年

山 口

貴 史

学部4年

辻

啓

学部4年

吾

32

2021日本語版_8（最終）.indd 32

2021/08/19 0:54

4.3

研究概要

黒田・小菅研究室(http://www.kuroda.t.u-tokyo.ac.jp/index.html）

5G 高速無線通信向けの Approximate メモリシステムを提案した．機械学習用途に向けて，誤りを許容することで高速・低電力を実現する Approximate メモリを提案した．従来の4G ネットワークに比べて5G ではネッ

TCI: ThruChip Interface
黒田 忠広，濱田 基嗣，小菅 敦丈，四手井 綱章，岡トワークのレイテンシが短縮するため，メモリ・スト

田 光司，イップ ウェイイェン

レージの遅延が顕在化する．Approximate メモリの導チップの配線を巻いて作ったコイルの誘導結合を用入によりメモリ・ストレージのボトルネックを解消し，

いて積層チップ間でデータ転送を行う 3次元集積技術

エッジサーバ，クラウドサーバそれぞれに対してネッの研究を行っている．TSV ( シリコン貫通電極 ) と同等

トワーク・メモリ全体での高速・低電力なシステムを以上の性能を低コストで実現可能である．本年度は，

達成した．

研究報告

TCI を用いた3次元 SRAM 積層技術に関する発表と，
TCI を活用した2.5次元積層技術に関する発表を行った．

第4章

4-3

長期保存半導体メモリの研究竹内健
次世代メモリとして注目されている抵抗変化型不揮TLC: Transmission Line Coupler黒田 忠広，濱田 基嗣，小菅 敦丈，四手井 綱章，岡発メモリ（ReRAM）の長期データ保存のために，デー

田 光司，イップ ウェイイェン，林タ保持特性を向上させることができる，Finalize 書き込

泰弘

ボード上の伝送線路の電磁結合を用いて，ボード間み方式を提案した．データ保持を行う直前（最後）のでデータ転送を行う技術の研究を行っている．従来型

書き込み電圧を高くすることにより，伝導フィラメンのコネクタで問題となる，摩耗，耐震性，インピーダ

トを形成する酸素欠陥の密度を高め，データ保持中のンス整合などの問題がなく，安価で高性能な無線コネ

メモリセルのエラーを低減することに成功した．更に，クタを実現可能である．本年度は，より幅広いアプリ

Endurance（書き込み回数）に応じて書き込み Stress をケーションへ適用するための通信距離延伸に関する技

緩 和 す る こ と に よ り， デ ー タ 保 持 の 長 寿 命 化 と，

術発表と，複数異種信号を束ねて伝送するためのシリEndurance 向上を両立することに成功した．

アル・パラレル変換に関する技術発表を行った．

竹内研究室(https://co-design.t.u-tokyo.ac.jp/)

高速半導体ストレージに関する研究
松井千尋，竹内健

中村研究室(http://www.hal.ipc.i.u-tokyo.ac.jp/)

IoT ／サイバーフィジカルシステム
中村宏，坂本龍一
太陽光などの環境発電で動作する無線接続センサ

複数の異種不揮発性半導体メモリを用いた高速半導ノードを対象とし，センサノードの動作を環境に応じ

体ストレージを提案．メモリタイプ SCM（M-SCM）て最適化する強化学習（reinforcement learning）手法

やストレージタイプ SCM（S-SCM）等の SCM の速度・の研究を行った．強化学習は計算量が多く学習までに

電力・コスト・信頼性のトレードオフを解決し，異種時間を要する．この問題に対し，異なる環境のセンサの不揮発性半導体メモリへ最適にデータを配置する

ノードによる探索を動的に協調させる新しい分散強化

データ制御アルゴリズムや不揮発性半導体メモリのエ

学習手法を提案し，従来に比べ，学習に要する時間を

ラーを訂正する誤り訂正システムを提案した．さらに，大幅に短縮できることを示した．

アプリケーション特性に応じて SCM の容量を自律的に調整する高速ストレージシステムを提案した．

低消費電力コンピューティング
中村宏，坂本龍一

Approximate メモリに関する研究
松井千尋，竹内健

ローカル5G のスモールセル基地局の省電力化の研究を行った．具体的には，基地局のパワーアンプの電力

33

2021日本語版_8（最終）.indd 33

2021/08/19 0:54

と起動しているアンテナの本数の2 要素の最適化を図

Q8BERT を実装し，その改善をおこなった．重みの範る．そのために，通信距離と送信バンド幅を用いて基囲を制限し区分的に量子化して Q8BERT より高精度と地局の伝送能力と消費電力の関係のモデリングを行い，なるクリッピング法を提案した．

複数の端末から動的なトラフィック要求があるときに，省電力化を達成できることを示した．

学習係数付きソフトマックス関数による効率的な注意
機構

第4章

4-3

ネットワークセキュリティに関する研究

藤田 昌宏，大内真一，廣田海斗

研究報告

BERT は発表当時に 11種類の自然言語処理タスクで中村宏
Zigbee とは近距離無線通信規格の一つで，転送可能

世界最高の成績を記録した深層学習モデルであり，今距離が短く転送速度も低速である代わりに，安価で消日も様々な応用が検討されている．本論文では BERT

費電力が少ないという特徴を持っており，電池で動くを効率的に実装するために，その中心的な演算であるような小型のセンサや IoT などで幅広く使用されてい注意機構に組み込まれているソフトマックス関数に注る．Zigbee はこの低消費電力を実現するために間接通目する．本研究ではこの関数における加算と指数計算

信を採用しているため，LDoS 攻撃への脆弱性の要因の適用回数をどちらも 1% 未満まで削減しながらも，もともなっている．この問題に対し，その対策手法の提とのモデルと比較して 95%の精度を保つことに成功した．

案を行い，シミュレーション実験によりその有効性を示した．

SAT に基づいたアレイプロセッサ上へのデータフロー
マッピング法藤田研究室(http://www.cad.t.u-tokyo.ac.jp/)

藤田昌宏，宮坂幸雄
近年，機械学習において並列処理が一般的に行われている．再構成可能なアレイ型プロセッサは容易にカ

トポロジカルに類似した二値ニューラルネットワーク

スタムに調整できて高性能であるために注目されていの訓練による部分論理合成

る．本研究では SAT ソルバーを用いてデータフローを

藤田昌宏，Chaoyi JIN

アレイ型プロセッサへマッピングする手法を提案する．

トポロジカルに類似した二値ニューラルネットワー

本手法では自動で計算順序を変更してより効率的に計クの訓練による部分論理合成手法を提案した．部分合

算し，行列・ベクトル積計算のマッピング問題を解い成では大部分の回路は既設計で未知の部分が仕様からた．SAT ソルバーは ILP ソルバーよりもよりスケーラ

合成される．2入力論理ゲートをパーセプトロンモデル

ブルであった．本手法は積和演算用い100ノード以上ので置き換え論理回路の構造を継承することで，バックデータフローを扱う．また，様々なレイテンシやスルー

プロパゲーションとディスクリートトレーニングによっプットの疎行列の乗算演算についてもマッピングし，疎て未知の回路を合成することができた．

であることを利用したより高速なスケジューリングを生成した．

Transformer ベースの自然言語処理における少数ビットの量子化技術藤田昌宏，大内真一，Ding YI
近年，Transformer ベースの自然言語処理（NLP）

疎な行列・ベクトル積の並列通信アーキテクチャへのスケジューリング藤田昌宏，Ruitao GAO, Mingfei YU

モデルは，特に BERT と呼ばれるモデルによって良い

深層学習における計算量の多いタスクにハードウェ

結果を得ることができるようになっている．しかしアを使用することが多く行われているが，多くは疎なBERT は巨大であり多くのストレージと計算資源を要

行列・ベクトル積（SpMV）として定式化できる．本研する．BERT をハードウェア上に実装するため，Intel

究ではリング状に接続された4*4の SpMV における最では Q8BERT というプロジェクトでモデル変数を量子

小スケジューリング問題を研究し，より大きなサイズ

化してメモリと計算資源を節約している．本研究ではの行列に対するアルゴリズムも検討した．このアルゴリ

34

2021日本語版_8（最終）.indd 34

2021/08/19 0:54

ズムでは最小スケジューリングの探索空間はかなり小さ

る：1）デカルト遺伝的プログラミング（CGP）に基くなった．しらみつぶしの探索法と比較して91.39% のづいた AM , 2）柔軟なエラー推定に基づいた AM．さ性能を示す解を250倍計算時間を短く得ることができた．

らにそれらの結果を踏まえて，CNN 計算で AM のパ
フォーマンスを向上させるために，入力ズームとエラー

X 値ベースのフリップフロップ選択法を用いたインダ補正の2つの手法を提案した．

クティブインバリアントに基づく効率的な到達可能性

順序回路においては到達可能な状態の集合は全状態

池田研究室(http://www.mos.t.u-tokyo.ac.jp)

空間よりずっと小さいことはよく知られている．到達

高性能暗号エンジンの設計最適化

可能状態のスーパーセットを計算することは，到達可

池田 誠，池田 健人，荒川 文男

能状態を厳密に計算するよりは計算量が小さく有用で検索可能暗号や ID・属性ベース暗号に代表される高ある．インダクティブインバリアントはスーパーセッ

機能暗号エンジンは IoT 技術の発達によりますます多トを計算するための手法の1つである．小さいあるいは様な要求仕様が求められている．楕円曲線暗号エンジ

有用なスーパーセットを見つけるためにはフリップフ

ンについてスケジューリング及び最適な剰余乗算アル

ロップのサブセットの選択が重要であり，不定値 X にゴリズムを用いることで性能を改善し，座標変換部分

基づく解析手法が知られている．HWMCC2017 ベン

を含めてレイテンシ18.14us の性能を得た．また，楕円チマーク回路のいくつかにおいて提案手法でフリップ

曲線ペアリングについて大規模なスケジューリング問

フロップのサブセットを見つけることができた．イン

題を最適化し，その結果を用いてサブシーケンスを自ダクティブインバリアントは QBF によって定式化し，動的に HDL 記述する設計手法の検討を行った．これ

QBF 問題は SAT ソルバーを繰り返し用いて解いた．本により，ハードウェア暗号設計において課題となる設手法ではまず入力数の少ない LUT から始め，その後計コストの改善が見込まれる．

研究報告

藤田昌宏，小池良吾

第4章

解析

4-3

徐々に入力数を増やして変数を少なくし，大きな QBF
問題を解くとき計算時間を約80％程度減少させることができた．

高機能暗号エンジンの検討
池田 誠，中山 亮平 , Anawin Opasatian, 島田 泰慎
検索可能暗号や ID・属性ベース暗号に代表される高

CNN 計算のための近似乗算器の評価

機能暗号は，クラウドサービスにおいて最大の懸念事

藤田昌宏，松本高士，Yuechuan ZHANG

項となるプライバシーの権利の保護を暗号学的に支え

畳み込みニューラルネットワーク（CNN）の精度をる基本技術であるが，演算時間が長く，基礎となる暗向上させるには，通常，より大きなハードウェアとよ

号方式によっては暗号文と鍵長が大きいという欠点がり多くのエネルギー消費が必要となる．一方，CNN のある．本研究では，楕円曲線ペアリングと完全準同型

エラー許容度により，近似計算によって実装コストを

暗号の2つの暗号方式についてそれぞれハードウェア設

削減することができる．乗算は CNN で最もリソース計・実装による高速化を行なった．ハードウェア設計を消費し，電力を消費する操作であるため，近似乗算

では演算器の構成に自由度があるため，本研究では演器（Approximate Multiplier, AM）を使用してハード算の粒度を剰余環の演算に設定し，暗号アルゴリズム

ウェアコストの削減を図る．さまざまな既存の近似乗

中の小規模ループをアンロールすることでパイプライ数生成方法が存在するが，特定の AM が CNN 計算に適

ンアーキテクチャを構成している．BN254曲線上のペしているかどうか，およびその推論精度への影響はよ

アリング演算を，マイクロシーケンサを内蔵させるこ

くわかっていない．そこで本研究では，8ビットに量子とにより入出力速度に依存せず高速化を実現したほか，化された Alexnet をハードウェアに実装することを念

演算コアを複数搭載することによる高速化の実現も頭に，AM によって引き起こされるエラーと CNN 推論行った．また，RingLWE ベースの完全準同型暗号の実の精度の間の関係を解析した．主に2つの AM を使用す

現にあたり，数論変換回路の高速ハードウエア実装の35

2021日本語版_8（最終）.indd 35

2021/08/19 0:54

検討を行った．また，ペアリングエンジンの応用例として，属性暗号の実現に向けた検討を行った．

スマートイメージセンサを用いた高機能計測手法とセキュアセンシング
池田 誠，劉 玉清 , 蒋 定宇 , 渡辺 直

第4章

4-3

研究報告

暗号エンジンの攻撃耐性評価

イメージセンサに情報処理機能を統合したスマート

池田 誠，阿部 浩太郎

イメージセンサに基づく高機能計測とセキュアセンシ

暗号アルゴリズムが実装された回路においては，消ングの実現に取り組んでいる．高機能計測では，変調

費電力やタイミング解析などの回路動作から秘密情報

光投影に基づき電流モードで背景光を除去する ToF イを取得するサイドチャネル攻撃が脅威となっている．本

メージセンサを提案し，回路実装・評価を進めている．

研究ではデジタル署名に対して有効な Lattice Attack にまた，単一周波数変調における測距限界を簡易に拡張関して，攻撃の成立条件を調査した．Lattice Attack でする手法として，移相器を組み合わせた手法の提案をはサイドチャネル攻撃により取得する情報量と，鍵復行いバラツキ耐性を含めた測距性能評価を行っている．

元のための計算量との間にトレードオフがあり，現実

セキュアセンシングでは，パルス周波数変調とディジ的に実行可能な時間内に鍵復元が可能となるサイド

タル処理により背景光および雑音を除去し符号化されチャネル攻撃による情報量を，複数の鍵長を攻撃対象

た信号選択を行う ToF イメージセンサを提案し，回路として実験により評価した．結果の一部では過去の攻実装・評価を進めている．

撃報告よりも少ない情報量での攻撃の成功を確認した．
また，サイドチャネル攻撃により Lattice Attack を成立

テラヘルツ帯ビデオイメージングに向けた微弱信号のさせるだけの情報量を取得できるか否かに関して，読み出し回路の設計と評価

ECDSA の実装された ASIC チップを攻撃対象・テンプ

池田 誠，吉川 俊之

レート攻撃を攻撃手法として，評価を行っている．

テラヘルツ帯ビデオイメージングデバイスにおいて，InAs MOS-HEMT により検波された微小信号をディジ

リザバーコンピューティングシステムのハードウェア

タル信号へ変換しデバイスの外部へ読み出すための回実装

路（ROIC）を設計した．

池田 誠，Amartuvshin Bayasgalan

180nm CMOS プロセスにおいて試作されたチップに人工ニューラルネットワーク（ANN）のハードウェ

は，8×7の ROIC アレイが集積されており，三次元積アの実現は，ハードウエアリソースの最適化が大きな層によって検波器と接続される．各 ROIC は，トラン課題となっている．ランダムリカレントニューラルネッ

スインピーダンス増幅器とロックインアンプ，ΔΣア

トワーク（RNN）に基づくリザーバコンピューティン

ナログディジタル変換器とInAs MOS-HEMTの特性をグ（RC）は，時系列データ処理に適した単純でかつ強校正するためのディジタルアナログ変換器（DAC）が力な手法であり，入力を高次元空間にマッピングする

実装されている．これまで設計してきた ROIC においためのリザーバと，リザーバ内の高次元状態からのパては回路動作のために調整しなければいけないパラメー

ターン分析のための読み出しから構成されている．リ

タが多く最適化に時間を要していたが，増幅器の構成

ザーバ内のパラメータは固定で，読み出し部のみが，線を見直すことにより利得を向上しつつ調整を容易にし形回帰や分類といった簡易な手法で学習がなされる．こた．また，DAC の方式をキャパシタを用いるものからのため，他のリカレントニューラルネットワークと比抵抗を用いるものへと変更したことでリーク電流によ較し，リザーバコンピューティングは学習が高速である問題を解決した．試作したチップは，アンテナと InAs

り，学習に要するコストが低いことが利点としてあげ

MOS-HEMT のアレイが集積されたガラス基板のチッられる．Brain-Machine インターフェースへの応用を

プとスタッドバンプにより三次元積層され，テラヘル

想定した脳波時系列データ処理を行う，オンライン学

ツ信号発生器により生成された900GHz の信号を用い習機能を備えたエコーステートネットワーク（ESN）

た測定によりロックインアンプによる同期検波の実現のハードウェア実装に関して検討を行った．

を確認した．

36

2021日本語版_8（最終）.indd 36

2021/08/19 0:54

飯塚研究室(http://www.mos.t.u-tokyo.ac.jp/iizuka)

広帯域信号向け波形再生技術

断し，個別に特性評価を行うことが必須であった．実際の回路ではフィルタのみを取り出し別途評価することは不可能でありこの手法は実用的ではない．さらに，従来手法では MWC を拡張した Advanced MWC システ

飯塚 哲也，ビャムバドルジ ゾルボー

ムに対して補正フィルターを構築することができない．

スパースで広帯域な信号の受信やコグニティブ無線

本 研 究 で は， 回 路 要 素 の 一 部 を 切 断す る こ と な くを実現しうるサブナイキストサンプリングのアーキテ

Advanced MWC システムにも直接適用可能な手法を提クチャとして MWC（Modulated Wideband Converter）

案した．

第4章

4-3

研究報告

が注目されている．また自動試験装置などではサンプ

MWC システムを基板上に実装し，実測によりこれ

リングレートが限られているため，MWC は広帯域でらの提案手法の性能評価を行った．MWC の雑音指数動作するデバイスの測定にも役立つと考えられる．本の測定結果から，雑音指数に関する理論解析の正確さ

研究では MWC のスパースで広帯域な信号に対する測を示した．また，提案キャリブレーション手法は，1回定器としての実現可能性について研究を行った．

の測定で実際のセンシングマトリックス係数を推定し，実際の MWC 装置においてはハードウェアの特性が波形再構築性能を高めることに成功した．提案手法で理想的でないために，理論的なセンシング行列に基づ構築されたデジタル補正フィルタを用いることで，補く再構成では充分なパフォーマンスを得ることができ

正後の波形再構築性能が大きく向上することを実測にない．従来手法によるキャリブレーションでは，MWCより示した．

に対してシングルトーン信号を使用して，複数の異なる周波数の正弦波を用いた測定を多数回行うことで実低雑音位相同期回路技術

際のセンシング行列要素の推定を行うが，この方法で飯塚 哲也，徐 祖楽，長田将，岩下僚我，柴田凌弥

は時間がかかる事に加えて測定毎のタイミング不整合

高 調 波 ミ キ サ (Harmonic-Mixer; HM) と デ ュ ア ル

により充分な正確さが得られません． 本研究ではマルフィードバック構造を用いることでノイズの増幅をコ

チトーン信号を使用して MWC の新しいキャリブレー

ンパクトな形で回避する低雑音 Fractional-N PLL を実ション方法を提案し，単一の測定から実際のセンシン

装し，測定によりその効果を検証した．また一般的にグ行列要素を推定することに成功しました． キャリブ

サンプルホールド回路 (Sample-Hold Circuit; S/H)を用

レーション時間が大幅に減らせるとともにタイミング

いた HM に基づく PLL で生じうるトーンについて解析

雑音が本質的に存在しないため，提案されたキャリブ

的に明らかにし，これらを抑えるための適切なローパ

レーション方法は，従来の方法に比べて極めて高い波

スフィルタ(Low-Pass Filter; LPF)の設計指針を構築し形再生性能を達成した．

た．さらに，デュアルフィードバック構造のフィード

また，MWC のノイズ耐性について解析し最適な設

バック経路に新たな補助 PLL を追加することでノイズ計を実現するために ANF（Average Noise Figure）ををさらに効果的に抑える手法を提案し，その効果をシ

解析的に導出した．そしてノイズを考慮した MATLAB

ミュレーションで検証した．これはリング発振器を用シミュレーションでこの式が妥当であることを確認しいた低雑音 Fractional-N PLLをLMSなどの複雑なキャた．また，実際の測定によりで分析式を検証した．

リブレーション機構に頼ることなく実現しうる構造でさらに，MWC 内部に用いられるアナログフィルタの非理想的な周波数特性を等化するために，デジタルあり，通信やセンシングなどの応用における活躍が見込まれる．

補償フィルタを構築するための新規手法を提案した．

位相比較器にノイズシェーピング型 ADC を導入する

MWC が実用的なアプリケーションに対して充分高い

ことで低い位相雑音特性を実現するデジタル PLL の設

再構成性能を得るためには補償フィルターを使用する計を行った．まず，TDC(Time-to-Digital Converter)-

必要がある．本研究ではパフォーマンスを最大化する

PLL について，従来の PLL で用いられていたナイキス

ために，デジタル補正フィルターの校正手法を提案しト TDC を，位相比較器と電圧制御遅延線路で構成された．従来研究では，フィルタ回路を MWC 回路から切る先行研究で提案されたΔΣ TDC に置き換えることで，

37

2021日本語版_8（最終）.indd 37

2021/08/19 0:54

第4章

4-3

量子化雑音の低減が可能になった．次に，分周比のは，モデルがコンパレータの動作を正確に推定し，補フィードバック制御を行う FDC(Frequency-to-Digital

正回路の影響を十分に予測できることを示した．提案

Converter)-PLL について量子化雑音を低減するために，する解析モデルにより補正回路のパラメータを適切に

FDC 内部の量子化器にΔΣ ADC を縦続接続すること

設定し，このモデルに基づいて比較器回路の最適化をによる高次ΔΣ FDC の設計を行った．この2つのデジ行う事が可能である．

研究報告

タル PLL についてシミュレーションを行い，雑音性能

高精度アナログ - デジタル変換器（ADC）はオーディを確認した．また，量子化器のビット数が FDC-PLL

オやセンサ用途で必要不可欠なものであり，オーバーの方がより多いため位相雑音が小さく，回路素子もサンプリングとノイズシェイピングの二つの技術によっ

FDC-PLL の方が少ないことから実用的であることがて高精度を実現するオーバーサンプリング ADC がしば分かった．

しば用いられる．離散時間デルタシグマ ADC（DT DS

トリプルループ型 PLL(Triple-Loop PLL;TL-PLL)

ADC）はオーバーサンプリング ADC の一つであり，ク内の main PLL における周波数変換前後に LPF を入れ

ロックジッタや PVT ばらつきに強いという特徴を持つ．

る必要があることを Matlab Simulink によるシミュレー

DT DS ADC を省電力とするために，静電流が流れな

ションで示した．この LPF により，VCO から来る RF

いダイナミックアンプを用いる研究が報告されている．

側の信号と Integer-N 型 PLL から来る LO 側の信号が本研究では閉ループ構造のダイナミックアンプである

周波数領域で畳み込まれることによって生じる可能性

Floating inverter amplifier（FIA）を用いた二次 DT DSのある不必要なスプリアスを低減することができる．そADC を提案した．FIA は出力同相電圧が安定かつ入力

してこの TL-PLL の周波数変換部分を改良し，回路図の同相電圧の変化に強いという特徴を持つ．高 SNR をレベルの設計・シミュレーションを行うことで，この実現するために，高ゲイン FIA + Cascode FIA を提案

TL-PLL 構造が5G NR 通信向けの28GHz 帯にも適応可した．シミュレーションにより，FIA + Cascode FIA

能であることを示した．その際，先行研究で周波数変はゲインが高く，入力の同相電圧の変化に強いことを換に用いられていたサンプルアンドホールド回路をサ確認した．シミュレーション結果によると，提案 ADC

ブハーモニックミキサに変更し，その LO 入力にはリ

はSNDRが85.5 dB，消費電力は45.5µWと見積もられた．

ングオシレータからの信号を用いることで，ループ内でノイズが増幅しないという TL-PLL 構造の利点を生かした高周波の周波数変換を行った．

誘電体導波路通信に向けた高周波回路設計
飯塚 哲也，グェン ゴック マイカーン，堀川 貴道
通信応用における送信機では，変調後の信号の電力

高精度アナログ - デジタル変換回路技術を増幅するための回路は必須であり，その出力電力が飯塚哲也，徐祖楽，李爍煒，松岡英

大きいほど長距離の通信が可能となり，また低いエラー

高速通信および高速アナログ - デジタルコンバータ

レートが達成可能となる．ミリ波帯電力増幅回路の設の需要の増加に伴い，高速かつ低消費電力の比較器回計手法について検討を行い，高出力パワーを達成する路の設計需要が増加している． Strong-ARM 型比較器

ため，対称型のオンチップ電力合成回路を提案した．まは広く用いられるダイナミック型比較器の一つであり，た，電力合成回路を用いて高い出力電力を持つ電力増適切な設計により高速かつ低消費電力を達成すること

幅回路方式に関して，出力電力の限界について考察をが可能である．通常の Strong-ARM 型比較器ではプロ行った．検討した設計最適化手法に基づき，2並列およセスばらつきの影響により入力のオフセットが避けらび4並列型の電力増幅回路を設計し，65nm CMOS プロ

れない．以前の研究では，電流補償によってコンパレー

セスにて試作を行い，実測による評価を行った．2 並

タのオフセットを減らすための補助回路が提案されて

列 PAでは5.7 dBの利得と6.0dBmのOP1dBを持つこといた．本研究では，このような Strong-ARM コンパレーを実測にて確認した．4並列 PA では，シミュレーショ

タの動作原理と，さまざまなパラメータ設定を持つ補ンにて14dBm の飽和電力を持つことを確認した．

助回路の導入がコンパレータの性能に与える影響を説明する解析モデルを構築する．シミュレーション結果

CMOS アナログ回路によるニューロン素子の実装

38

2021日本語版_8（最終）.indd 38

2021/08/19 0:54

飯塚 哲也，陳 翔宇

詳細を調べ，ナノワイヤ幅のランダムな揺らぎと量子

ニューロモルフィックコンピューティングは，人間閉じ込め効果がしきい値電圧ばらつきの主原因であるの脳のニューロンやシナプスの生物学的メカニズムをことを明らかにするとともに，ドレイン電流ばらつき

模倣した技術であり，さまざまな分野で活発に研究・への影響も検討している．

応用されている．スパイキングニューラルネットワー
ナノスケール CMOS デバイスの低温特性に関する研究
平本俊郎，小林正治

現 実 的 に 模 倣 す る． 多 く の モ デ ル の 中 で，Leaky

CMOS によるバイナリーディジタル演算に代わるコIntegrate-and-Fire（LIF）ニューロンモデルの単純さ

ンピューティング手法として量子計算が注目されていのため，広く注目されている．

る．量子計算では従来の CMOS 回路が量子ビットの制研究報告

クと呼ばれ，生物学的ニューラルネットワークをより

4-3
第4章

ク（SNN）は，第3世代の人工ニューラルネットワー

ほとんどの場合，ニューロンは信号を処理するため御回路に用いられるため．CMOS デバイスの低温特性に非常に大きな時定数を必要とする．ただし，大きなを明らかにしておくことが必須である．本研究室では，オンチップコンデンサと抵抗はシステム統合の障害にMOS トランジスタの低温におけるサブスレッショルド

なる． LIF モデルに基づいて小面積かつ調整可能な時特性に注目し，サブスレッショルド係数が低温で理論定数を持つアナログニューロン素子を設計した．提案通りに温度に比例しない理由を検討するとともに，低された回路は，コンデンサと2つの疑似抵抗（PR）で温における特性ばらつきの評価も行っている．

構成されている． PR のバイアス電圧を調整すること
により，回路の時定数を調整することができる．容量

シリコンパワーデバイスの研究

は2pF の定数値であり，CMOS 65nm プロセスにて試平本俊郎作した結果，最大時定数は0.15ms に達することが可能

パワーデバイスの分野では，SiC, GaN などの新材料である．しかし，さらなる低消費電力化が求められる．

が注目されているが，シリコン IGBT（Insulated Gate

また，リングオシレータをベースにしたシナプス回

Bipolar Transistor）は現在においても広い容量範囲の路を構築した．この回路はリーク電流で発振器を動作

パワーエレクトロニクス機器で用いられる主流のパワーさせるため，消費電力はごくわずかである．シナプス

デバイスである．本研究室では，IGBT スケーリング

はニューロンからのインパルスを積分し，積分値に応および両面ゲート IGBT というコンセプトにより，シじた周波数信号を出力し，次のニューロンへ送信する．

リコンパワーデバイスで更なる性能向上が可能である

シナプス回路の興奮性および抑制性の機能を確認した．

ことを示す研究を行っている．

さらに CMOS 65nm プロセスにて試作を行った．
負性容量トランジスタのデバイス物理に関する研究

平本・小林研究室(http://nano-lsi.iis.u-tokyo.ac.jp/)

小林正治，平本俊郎
強誘電体 HfO2をゲート絶縁膜とする負性容量トラン
ジスタは，サブスレショルド係数が60を切ることで超ナノスケール CMOS デバイスの特性ばらつきに関する

低電圧動作が期待される次世代トランジスタ技術であ研究る．しかし，サブスレショルド係数が60を切るメカニ

平本俊郎，小林正治

ズムや負性容量トランジスタに特有の現象を説明でき

MOS トランジスタが微細化されるとともに，ランダる包括的な物理メカニズムは未解明であった．本年度

ムな特性ばらつきの影響が無視できないほど大きくなっの研究では，本研究室が提唱してきた強誘電体のダイてきている．その原因は従来のバルクプレーナ型トラ

ナミクスに基づく過渡的な負性容量の物理モデルをンジスタでは主にチャネル中の不純物数の揺らぎであベースとして，さらに界面や膜中における電荷トラッ

るが，将来のデバイス構造候補であるナノワイヤトラ

プと固定電荷の影響も含めた包括的なモデリングを行

ンジスタでは不明な点が多い．本研究では，シリコン

い，より現実に即したデバイス物理の解明に貢献できナノワイヤトランジスタ特有のばらつき原因についてるようになった．

39

2021日本語版_8（最終）.indd 39

2021/08/19 0:54

IGZO トランジスタと RRAM の三次元集積技術による相へ相転移することを第一分子動力学法を用いて直接三次元ニューラルネットワークの実証

観測することに成功した．

小林正治，平本俊郎
AI 特にニューラルネットワークのアルゴリズムでは，学習と推論のために膨大なデータが必要であり，従来
第4章

4-3

のコンピューティングでは CPU とメモリとの間のデー

高木研究室(https://sites.google.com/g.ecc.u-tokyo.ac.jp/mosfet/)

研究報告

タ伝送が性能のボトルネックになることが課題となっIII-V Metal-Oxide-Semiconductor (MOS) FET とそている．この課題を解決する技術として，演算とメモの3次元集積化に関する研究

リを一体化させ，メモリアレイで演算まで行うインメ高木信一，隅田圭，竹安淳，吉津遼平，トープラサー

モリコンピューティングが注目を集めている．しかし，

トポン

ニューラルネットワークの認識精度を上げるにはメモ

将来のロジック LSI の本命デバイスして，トランジ

リアレイの規模を大きくする必要があり，今後配線でスタを縦型に積層した3次元集積 CMOS が期待されての遅延や消費エネルギーが問題となる．本研究ではいる．このような積層型 MOSFET を実現する上では，CMOS プロセスの配線層に形成可能な IGZO トランジ

低温で素子が作製できかつ高い移動度や注入速度が期

スタと RRAM を多層にモノリシック集積したチップを待できる III-V 化合物半導体や Ge などのチャネルが有開発した．多層プロセスでもデバイス特性の劣化は見望である．我々は3次元集積 CMOS を目指して，Si 基

られず高い信頼性を維持することを確認した．またバ

板上に極薄の III-V-On-Insulator（III-V-OI）構造を実

イナリニューラルネットワークで基本演算要素となる

現 す る 技 術 や こ の 構 造 を チ ャ ネ ル に 用 い た III-V

XOR 演算を IGZO トランジスタと RRAM によるメモリnMOSFET の実証と高性能化，その電気特性を決定しセルのペアで動作実証した．

ているデバイス物理の研究を進めている．今年度は，電カシディット，竹中充

子移動度が高い InAs チャネルを用いた（111）面極薄HfO 2 系材料における強誘電性発現のメカニズムのInAs-OI チャネルを用いたサブバンドエンジニアリン解明

グを提唱し，スマートカット法を用いて Si 上の InAs

小林正治，平本俊郎

nMOSFET の実証を行った．更に，InAs 金属合金とのCMOS プロセスと整合性が高く，10nm 以下でも強コンタクト抵抗の評価法を提案し，極めて低い接触抵

誘電性を有する，強誘電体 HfO2が次世代のメモリ材料

抗を持つことを実証した．

として大きな注目を集めている．ドーパントを含む
HfO2をアニール処理することで，中心対称性の破れた

Ge/SiGe Metal-Oxide-Semiconductor (MOS) FET

直方晶が形成され，これが強誘電性をもたらしているとその3次元集積化に関する研究という実験報告はある．一方，理論的に熱過程で強誘高木信一，林澈敏，李宗恩，陳家驄，韓雪揚，久夛

電体相が形成されるメカニズムは十分に明らかになっ

良木麻琴，トープラサートポンていない．本研究では Si をドープした HfO2においてア中充

モルファス相から強誘電体相へ相転移するプロセスを

3次元集積 CMOS への適用を目指して，Si 基板上の熱過程に沿って系統的に第一原理計算によって明らか

極薄 Ge-On-Insulator（GOI）構造を実現する技術やこにした．HfO2はドーパントと界面エネルギーの効果に

れらの構造を用いた高性能 GOI CMOS の実現と性能

より，正方晶のエネルギーが斜方晶よりも安定になる．

向上，電気特性を決定しているデバイス物理の研究をさらに各層のエントロピーをフォノンバンドの計算結進めている．今年度は，基板貼り合せ法を用いた（111）

果から直接求め，ドープされた HfO2の各結晶相のグレ

面 GOI nMOSFET を世界で初めて実証し，（100）面よインサイズと温度に対する自由エネルギーを計算した

りも高移動度であることを実証した．また，SiGe MOS

結果，高温において正方晶の核形成が行われることが界面特性を向上できるゲートスタック形成技術を検討わかった．さらに低温に戻す過程で正方晶は準安定状

し，TiN/Y2O3ゲートスタックを用い，TMA による界態に移り，運動学的な遷移エネルギーの低い強誘電体

面処理を施すことで，極めて低い界面欠陥密度が実現

カシディット，竹40

2021日本語版_8（最終）.indd 40

2021/08/19 0:54

積回路も重要であり，量子ビット数向上のためには，4できることを明らかにした．

K などの極低温で動作できる Si CMOS 回路を量子ビッHfO2- 系強誘電体ゲート絶縁膜トランジスタと強誘電トチップの近くに置くことが必要である．この目的の体メモリに関する研究ためには，極低温での MOS トランジスタの動作を定高木信一，トープラサートポン

カシディット，羅量的に明らかにして，その物理機構を明確化することが必要である．我々は，Si MOSFET の極低温での電分 極反転を伴う強誘電体をゲー ト 絶 縁 膜 と し た

気特性や信頼性を明らかにし，物理パラメータを定量化するための実験的・理論的研究を進めている．

研究報告

MOSFET（FeFET）や金属とのサンドイッチ構造（MFM

4-3
第4章

璇，田原建人，竹中充

構造）をメモリセルとする FeRAM は，将来の極低消費電力メモリやロジック用素子として期待されている．
特に近年発見された Hf1-xZrxO2や ZrO2などの強誘電体・反強誘電体を用いたデバイスは，現在の Si CMOS
テクノロジーとの親和性が極めて高く，大きな関心を

竹中研究室(https://sites.google.com/g.ecc.u-tokyo.ac.jp/takenaka-lab/)

光配線 LSI に関する研究集めている．我々は，原子層堆積（ALD）法によって竹中 充，関根 尚希，湯 涵智，陳 乾峰，呉 冬睿，

堆積したこれら強誘電体薄膜の物性や FeFET の素子動

宮武

作原理の明確化を通じて，優れた素子特性を実現する

シリコンフォトニクス等を用いて LSI の配線や I/O研究を進めている．今年度は，Hf0.5Zr0.5O2の結晶化を光化する研究を進めている．極薄 InGaAsP メンブレ

温度の低減と薄膜化を共に進め，強誘電体特性のwake-

ンをシリコンリング共振器上に貼り合わせたハイブリッ

up を利用することによって，動作電圧を大幅に低減で

ド MOS 光変調器の動作実証に成功した．また極薄きる MFM 型メモリセルが実現できることを実証した．

InGaAs メンブレンをシリコン導波路上に貼り合わせた

悠人，落合

貴也

導波路型ハイブリッドフォトトランジスタを新たに提強誘電体デバイスを用いたリザバーコンピューティン

唱した．シリコン導波路をゲート電極とすることで，極グに関する研究

めて大きな感度を実証することに成功した．ま InP メ

高木信一，トープラサートポン

カシディット，名ンブレンを用いたスロット光導波路を EO ポリマーを幸瑛心，王澤宇，中根了昌，竹中充組み合わせたハイブリッド光変調器の動作解析を進め，計算負荷の軽い AI 計算手法として，リザバーコン

100 Gb/s 以上の速度で光変調が可能であることを明ら

ピューティングが近年注目を集めている．我々は，メかにした．シリコンフォトニクス等を用いて LSI の配

モリ・イン・ロジック機能や非線形アナログ計算機能

線や I/O を光化する研究を進めている．極薄 InGaAsPをもつ FeFET や FeRAM が，リザバーコンピューティ

メンブレンをシリコンリング共振器上に貼り合わせたングを物理実装できるハードウェアとして有望である

ハイブリッド MOS 光変調器の動作実証に成功した．まことを提案し，そのリザバーコンピューティング動作

た極薄 InGaAs メンブレンをシリコン導波路上に貼りを世界に先駆け実証した．極低消費電力で推論・学習

合わせた導波路型ハイブリッドフォトトランジスタをを行うことができる新しい AI ハードウェアの Si プラッ

新たに提唱した．シリコン導波路をゲート電極とする

トフォーム上での実現に向け，動作方式やデバイスのことで，極めて大きな感度を実証することに成功した．

工夫による AI 性能の向上の研究を進めている．

ま InP メンブレンを用いたスロット光導波路を EO ポ
リマーを組み合わせたハイブリッド光変調器の動作解

量子コンピュータ制御回路に向けた Si CMOS の極低析を進め，100 Gb/s 以上の速度で光変調が可能である

温での動作特性の理解ことを明らかにした．

高木信一，姜旼秀，トープラサートポン カシディット，竹中充
量子コンピューティングシステムでは，量子ビットを操作するチップに加えて，信号を制御する CMOS 集

AI 用シリコン光回路に関する研究竹 中充，湯 涵智，大野
耕坪，高城

修平，宮武

悠人，渡辺

和馬

41

2021日本語版_8（最終）.indd 41

2021/08/19 0:54

第4章

4-3

ユニバーサル光回路などのプログラマブル光回路をが含まれている．そのため，呼気に含まれる，ヒトの用いた AI 用深層学習の研究を進めている．試作したリ疾病と関連する特定の VOC を選択的に検出できれば，ング共振器クロスバーアレイを用いたプログラマブル

疾病の超早期診断を実現することが期待される．我々

シリコン光回路を用いた積和演算が可能であり，推論

は，金属ナノシートを用いた低電力の水素センサ素子動作が可能であることを実証した．また，シリコン光をこれまで開発してきた．しかし，金属ナノシートに回路を用いたオンチップ誤差逆伝播を提唱し，その基よる分子センシングを原子論的にシミュレーションす

本動作の実証に成功した．

る方法は確立されていない．今回，分子動力学法と非研究報告

平衡グリーン関数法を組み合わせることで，センサ応Ge 中赤外光集積回路に関する研究
竹中充，趙

子強，宮武

悠人

Ge-on-insulator (GeOI) 基板上に形成した Ge 導波路

答を原子論的にシミュレートする手法を新たに開発した．今後，この手法を様々な系に応用することで，計算手法の改善を行うと共に，新たなセンサ向け材料のを用いた中赤外光集積回路の研究を進めている．Ge 光

探索にも活用をしていく．

導波路の PNP あるいは NPN 型の接合を形成すること

ナノデバイスの熱配慮設計

で，フォトトランジスタ動作させることに初めて成功

LSI は，その構成要素である MOS トランジスタのサした．また相変化材料を用いた中赤外光位相シフタのイズ縮小によってこれまで飛躍的に性能を向上してき研究も進めた．相変化材料である GST を中赤外で用いた．近年はナノシートトランジスタなどの新たなデバることで，光学損失を低減した光位相シフタができる

イス構造の導入が予定されており，トランジスタ動作ことを実証した．

中のジュール発熱による素子の温度上昇が最も深刻な問題のひとつとして指摘されている．我々は，熱配慮二次元材料デバイスに関する研究設計により CMOS チャネル部の動作時温度を極力抑制

竹中充，ロダ ヌル，張 暁軒，ティパット ピヤパッ

する技術の開発に取り組むとともに，シリコンチャネ

タラクン

ルにおける電子 ¬ －フォノン輸送特性について精緻なグラフェンや二硫化モリブデンを用いた半導体デバ評価を展開してきた．今回，分子動力学法と非平衡グイスの研究を進めている．二硫化モリブデンをスコッリーン関数法を組み合わせることで，Si/SiO2界面に特チテープ法で Si 基板上に転写して作製したショット

有の振動モードが存在し，その振動モードによって界キー接合を形成し，容量測定から二硫化モリブデンの面近傍の電子－フォノン散乱が増大することを示唆す

キャリア濃度を定量的に評価した．同様の手法で作製る結果が得られた．

した二硫化モリブデン MOS キャパシタの容量測定結果と求めたキャリア濃度を組み合わせることで，ターマン法を用いた界面準位のエネルギー分布の定量評価に成功した．

染谷研究室(http://www.ntech.t.u-tokyo.ac.jp/)

世界最高感度の超柔軟音響センサーの開発

内田研究室(http://www.ssn.t.u-tokyo.ac.jp/)

Md Osman Goni Nayeem，染谷隆夫
柔らかいセンサーとしては世界最高感度の音響センサーを開発した．この音響センサーは非常に柔らかい

ナノスケール電子材料を用いたエレクトロニクス・デ

3層のナノファイバーを集積化しているため，通気性がバイスに関する研究あり，皮膚に炎症反応を起こさない．皮膚に直接貼り付けた状態で，心音を10時間にわたって安定的に計測

揮発性有機化合物（VOC）などを検知するナノスケー

することが可能になった．今後，運動中や日常生活のル分子センサ

なかで心音をモニタリングすることにより，病気や体ヒトの呼気には，ヒトの代謝物を含めて，様々な揮
発性有機化合物（Volatile Organic Compounds: VOC）

調不良の早期発見が可能なウェアラブルデバイスへの応用が期待される．

42

2021日本語版_8（最終）.indd 422021/08/19 0:54

て，仏 FEMTO-ST 研究所と PSA-Peugeot との産学共三田研究室

同で「組み合わせにより集合の形状変化が可能な自律(http://www.if.t.u-tokyo.ac.jp)

マイクロロボット Programmable Matter」の研究を開TopoMEMS：トポロジカル量子計算機に必要な可変始している．特に，水中で自立泳動するマイクロシス

電子素子および理想ＭＥＭＳ素子の開発

テムの実現と背景物理の理解に研究目標を定めている．

澤雅彦（物理工学専攻）

格に静電引力を実際に加え吸着するシステムの会議発

量子コンピューティング分野における次世代の計算

表 を 行 い， 実 験 結 果 を 踏 ま え た 理 想的 な 柔 軟 電 極手法として，物質が持つトポロジカルな状態をハミル（Flexiboard）の断面構成を同定，試作プロセスの高度トン演算子として用いるトポロジカル計算機が期待さ化を行った．

れ，幅広い系で研究が行われている．我々のチームでは，JST-CREST プロジェクトとして，ハミルトン演算

電子線リソグラフィと MEMS プロセスによる微細電極

子を電気回路部品の集合体として捉え，電気回路のト構造の流体素子への集積化作製手法の研究

ポロジーによって演算を行う手法の探索を担当してお三田吉郎，肥後昭男，江澤智也，太田悦子，水島彩り，三田グループは集積 MEMS の専門家として計算機子，岡本有貴（産業技術総合研究所），鷲津信栄（アに 必 要 な 理 想 の 可 変 素 子・MEMS 素 子 をドバンテスト），高田晃広（アドバンテスト），藤原「TopoMEMS」と命名し，研究開発する．初年度は Su-

誠，澤村智紀Schriffer-Heeger によるモデルを取り上げ，状態可変式

電極構造の微細化によるセンサ素子の更なる高感度

MEMS キャパシタを用いた電子回路を実装，トポロジ

化，高機能化を目指し，電子線リソグラフィと MEMS

カル状態とトリビアル状態との切り替え実験に成功し加工プロセスを組み合わせた微細電極のトップダウン

た．さらに実験によって明らかになった理想 MEMS の作製手法の高度化に取り組んでいる．局所的に測定電設計試作に向けたプロセス開発を行った．

極を集積化した微細孔構造や，マイクロアクチュエー

4-3

研究報告

2020 年度は，3D プリンタで微細造形した Matter 外骨

第4章

三田吉郎，辻啓吾，肥後昭男，飯塚哲也，徐祖楽，江タと微細構造を組み合わせた電極ギャップの精密制御
Programmable Matter プロジェクト - エネルギー自立に取り組んでいる．特に本年度は，ソース - ゲート間型分散マイクロシステムによる形状可変体の直流バイアス電圧が０V の状態でチャネルが導通す三田吉郎，三角啓，宇佐美尚人（航空宇宙工学専攻），

る「デプリーション型」FET を用いれば寄生電流を抑エリック ルブラスール，黄吉卿（CNRS LIMMS 研

制でき，高精度に測定できることを実験的に示した．具究所），ロマン カトリ（仏 FEMTO-ST 研究所）
，ユ

体的には，しきい値を調整した特注集積回路を電極とリアック

集積化してコールター計測を行うことができた．研究アングェン（仏 FEMTO-ST 研究所）
，ジュリ

ブルジョワ（仏 FEMTO-ST 研究所）
，ブノワ

ピランダ（仏 FEMTO-ST 研究所），ステファン

発表を国内研究会で行い受賞した．

ドラランド（仏 Groupe PSA）
集積化 MEMS（微小電気機械システム）のトップダ

電子線リソグラフィによる大面積精細描画手法の研究
三田吉郎，肥後昭男，藤原誠，澤村智紀

ウンアプリケーションとして，自立マイクロシステム

従来垂直水平方向（矩形）に限られ表現能力に乏しの研究を行っている．
「大きさ1cm 以下のマイクロロ

かった大面積電子線描画技術を高度化する．VDEC に

ボットを多数環境に放出し，個々のロボットは近傍の

平成25年に新規導入された高速大面積電子線描画装置

ロボットと通信を行いながら，協調的に環境測定など

F7000S-VD02の持つ高ドース対応性，セル（キャラクの高度な機能を実現するという自律分散システムを目タ）プロジェクション方式による鮮明なエッジを利用指している．2016年度より，集積化マイクロメカトロ

して，自由曲面や繰り返し微細構造などの描画を可能

ニ ク ス 研 究 室（ 東 京 大 学 生 産 技 術 研 究 所 LIMMS，とする．本年度は，パターン描画の微細化限界に挑戦

CNRS-IIS，UMI 2820）Host Professor の立場でフランし，16nm を切るギャップ構造の作製が可能なパターン

ス共和国国立研究エージェンシー（ANR）の助成を得

およびプロセスデザインに成功した．

43

2021日本語版_8（最終）.indd 43

2021/08/19 0:54

第4章

4-3

CMOS-VLSI の MEMS 後加工による高機能システムの三田吉郎，槌屋拓，三角啓，岡本有貴（産業技術総産学連携研究合研究所），水島彩子，エリック ルブラスール，ト三田吉郎，山口貴史，ティモテ レヴィ（仏ボルドー

マ

ボウヴァン（仏 ENS パリサクレー校），シャル

大学 IMS 研究所）,ギレム ラリュー（仏 LAAS-CNRS

ル

モスロンカ（仏 ENS パリサクレー校）ブルノ

研究所）, 池内与志穂（生産技術研究所）, 齊藤健（日ルピュウフル（仏 ENS パリサクレー校），ティクシ本大学）, 佐藤善亨（ナノックスジャパン）エ三田アニエス（東大先端研），オリビエ フランセ

D.lab を通じて試作した VLSI ウエーハを，武田先端（仏パリ東大学 ESIEE 校），フレデリック マーティー

研究報告

知ビルスーパークリーンルームやその他のクリーンルー（仏パリ東大学 ESIEE 校）

ムにおいて後加工することによって新規センサデバイ細胞などの液体中の微細構造を，電気的手法によっスを製作，評価する研究を行っている．後加工に関すて非侵襲的に測定する方法として，高周波信号によるる知見として，トランジスタが作製された直後（配線

回転電界に対する測定対象の機械応答を計測する手法

前）のウエーハ引き渡しを受け，熱工程を伴う後加工（電気回転測定法）が知られている．2018年度より日本

プロセス（成膜，インプラ，ドライブイン）を施して学 術 振 興 会（JSPS） ― フ ラ ン ス 科 学 研 究 セ ン タ ー

もトランジスタ特性の劣化はそれほど進行しないこと，（CNRS）の二国間研究交流事業に再び採択され，制御

VLSI をあらかじめ Silicon-on-Insulator (SOI) 基板の上回路ならびに検出回路を集積化した CMOS-MEMS デに配置した構造を MEMS 後加工できることなどが分バイスによる並列化・広帯域化を目指した研究を行っかっている．共同研究開発する素子の種類は共同研究ている．本年度は提案手法の大きな利点の一つである先との相談により様々だが，作製テクノロジは共通の並列性に注目し，原理的には無限に動作面積を拡大すものを利用できるところが産業的に重要である．数多ることができるデバイス構造および，研究の特色であっくの企業の興味を引き，会社との共同研究や国際共同

たサンドウィッチ構造電極を大面積に実現するプロセ研究等様々なプロジェクトで電子デバイスの研究が進ス手法の開発に成功した．

行している．
LSI 一体集積を指向したコロイドドット材料集積化シ
集積化 MEMS による高感度超音波プローブの研究

リコン赤外線受光器

三田吉郎，肥後昭男，吉村武 ( 大阪府立大学），水野肥後昭男，宮澤騎宏，宇佐美尚人，小林正起（電気隆（コニカミノルタ），鈴木謙次（コニカミノルタ），

系工学専攻），Wang Haibin，久保貴哉，瀬川浩司

中山雄太（コニカミノルタ），遠藤登喜子（名古屋医（先端科学技術研究センター），三田吉郎

療センター）

コロイド量子ドットを用いた電子デバイスは発色デ

CMOS-VLSI の MEMS 後加工と同一のスキームを用

バイスや太陽電池などの分野で研究・実用化が進んで

い，圧電材料と集積しかつ MEMS 構造とすることにい る． セ ン サ 分 野 で の 研 究 開 発 は 遅 れ て い る が，よって，医療診断などに用いることが出来る超音波プ

1.35µm-1.4µm 帯で感度を得られる赤外フォトダイオー

ローブ素子の従来比100倍の高感度化が可能となること

ド集積 LSI が実現できれば，屋外使用を想定した Lidarが，共同研究によって示されている．2018年度より受やセキュリティを始めとした新たな幅広い応用分野へ託している日本医療研究開発機構（AMED）公的資金の展開が期待できる．本研究では，可視から赤外波長（「送受相補型圧電 MEMS による乳がん検診用高感度領域までの広帯域吸収スペクトルを分子デザインに

超音波プローブの研究」代表：吉村武准教授）で前年

よってトップダウン設計可能なコロイド量子ドットに度受けた加配によるテスト回路を評価した後，小規模注目し，コロイド量子ドットを Si-LSI に集積化するこな画像取得システムのための応用回路を設計し試作をとで，Si の素の物性では吸収できない赤外領域に感度行った．

を持ち，かつ，読み出し・情報処理回路が集積された
beyond Si-LSI デバイスの実現を提案している．前年度

複数高周波信号への機械応答を用いた非侵襲マルチに考案したテスト構造によって同定された想定に反しモーダル細胞解析並列集積システム

たショットキー接合の存在を角度依存光電子分光法

442021日本語版_8（最終）.indd 44

2021/08/19 0:54

（ARPES）によって検証するとともに，測定結果をデバイス設計試作に反映し，従来デバイスに対してより高い外部量子効率を示すデバイスの試作に成功した．
サイバーフィジカルシステム応用に向けた無電力最大
三田吉郎，R Ranga Reddyの共同研究プロジェクトを立ち上げている．当研究室
ではサイバーフィジカルシステムのセンサ応用例として，2014年度まで先行研究を行っていたショック共振

研究報告

D.lab の研究室が共同して，インド IIT ボンベイ校と

4-3
第4章

加速度センサ開発

スペクトルセンサ（SRS）を取り上げ，作製法の再習得を行った．特筆する成果として，無電力で最大加速度を設計で定めた段階（設計では10段階）に分割して取得記録するデバイスの解析に成功した．前年度受け入れた IITH よりのインターンシップ生をリモートで指導したほか，機構ヘリテージのラッチ機構をトポロジ
カル量子計算機向け理想 MEMS 研究に応用した．

45

2021日本語版_8（最終）.indd 45

2021/08/19 0:54

4.4

研究発表

黒田・小菅研究室

第4章

4-4(3) K. Shiba, T. Omori, M. Hamada, and T. Kuroda,“A 3D-Stacked SRAM Using Inductive Coupling

研究論文

Technology for AI Inference Accelerator in 40-nm(1)	K. Shiba, T. Omori, K. Ueyoshi, S. Takamaeda-

CMOS,” 26th Asia and South Pacific Design

Yamazaki, M. Motomura, M. Hamada, and T.

Automation Conference（ASP-DAC）, pp. 97-98,

Kuroda, “A 96-MB 3D-Stacked SRAM Using

Jan. 2021.

研究報告

Inductive Coupling With 0.4-V Transmitter,(4) Y . To y o d a , M . H a m a d a , a n d T. Ku r o d a ,Termination Scheme and 12:1 SerDes in 40-nm“Communication Distance Enhancement of

CMOS,” IEEE Transactions on Circuits andTransmission Line Coupler by Using Parallelized

Systems-I: Regular Papers（TCAS-I）, vol. 68, no.

Driver ICs,” IEEE Electrical Design of Advanced

2, pp. 692-703, Feb. 2021.

Packaging and Systems（EDAPS）, Dec. 2020.

(2)	K. Shiba, T. Omori, M. Usui, M. Hamada, and T.

(5) K. Shiba, T. Omori, M. Okada, M. Hamada, andKuroda, “Area-Efficient Multi-Hop Inductive

T. K u r o d a , “ C r o s s t a l k A n a l y s i s a n d

Coupling Interface for 3D-Stacked Memory withCountermeasures of High-Density Multi-Hop

0.23-V Transmitter and Sub-10- μ m CoilInductive Coupling Interface for 3D-Stacked

Design,” IEEE Solid-State Circuits Letters

Memory,” IEEE Electrical Design of Advanced（SSC-L）, vol. 3, pp. 370-373, 2020.

Packaging and Systems（EDAPS）, Dec. 2020.

(3)	K. Shiba, C. Cheng, M. Hamada, and T. Kuroda,(6) K. Ando, K. Shiba, K. Akatsuka, C. Cheng, T.

"2.5D integration using inductive-coupling TSV-

Arakawa, M. Hamada, T. Kuroda, "A 50 Mbps/

les miniature interposer achieving 317 Gb/s/

pin 12-input/output 40 nsec Latency Wireless

mm2, 1.2 pJ/b data-transfer," Japanese Journal ofConnector Using a Transmission Line Coupler

Applied Physics（JJAP）, vol. 59, no. SG, pp.

with Compact SERDES IC in 180 nm CMOS,"

SGGL06, Apr. 2020.

IEEE Conference on Electronics Circuits and(4)	K. Shiba, M. Hamada, and T. Kuroda, "3D

Systems（ICECS）, Nov. 2020.

system-on-a-chip design with through-silicon-(7) R . Miura, T. Kuroda, and M. Hamada, “Avialess power supply using highly doped silicon

Transmission Line Coupler Component for directvia," Japanese Journal of Applied Physics（JJAP）,

B2B communications,” IEEE 29th Conference on

vol. 59 no. SG, pp. SGGL04, Apr. 2020.

Electrical Performance of Electronic Packaging
and Systems（EPEPS）, Oct. 2020.

国際会議論文(8) M. Usui, K. Shiba, M. Hamada, and T. Kuroda,(1) E. Charlot, M. Hamada, and T. Kuroda, "An on-“3D Integration of Ka-band RFIC by Inductive

chip antenna with an area of 0.9 squareInterchip Wireless Communication Using

millimeters for RFID applications in the 5.8 GHz

Figure-8 Coils,” IEEE 29th Conference on– 24GHz range", IEICE 2020 International

Electrical Performance of Electronic Packaging

Symposium on Antennas and Propagation（ISAP）,and Systems（EPEPS）, Oct. 2020.

pp. 41-42, Jan. 2021.

(9) K. Shiba, T. Omori, K. Ueyoshi, K. Ando, K.

(2) T. Omori, K. Shiba, M. Hamada, and T. Kuroda,

Hirose, S. Takamaeda-Yamazaki, M. Motomura,“Sub-10- μ m Coil Design for Multi-Hop

M. Hamada, and T. Kuroda, “A 3D-Stacked

Inductive Coupling Interface,” 26th Asia and

SRAM Using Inductive Coupling with Low-

South Pacific Design Automation Conference

Voltage Transmitter and 12:1 SerDes,” IEEE

（ASP-DAC）, pp. 99-100, Jan. 2021.

International Symposium on Circuits and Systems

46

2021日本語版_8（最終）.indd 46

2021/08/19 0:54

（ISCAS）, Oct. 2020.
(10)

Takeuchi, “85% Endurance Error Reduction andData-retention Lifetime Enhancement by

3D Integration（invited）,” JSAP International

Changing Reset Voltage in 40nm TaOx-based

Conference on Solid State Devices andReRAM,” Japanese Journal of Applied Physics

Materials（SSDM'20）, Extended Abstracts, pp.

（JJAP）, vol. 59, SGGB14, April 2020.

63-64, Sep. 2020.

（4）	Shun Suzuki, Hiroki Aihara and Ken Takeuchi,

シンポジウム・研究会・大会等発表

Flexible Data-Lifetime Control by In-3D Vertical(1) T. Kuroda, "Democratizing Access to Silicon

Cell Processing,” IEEE J. of Solid-State Circuits,

Technology（invited）," Dutch Economic Mission
to Japan on Digitalization, Feb. 2021.

vol. 55, no. 10, pp. 2802-2809, October 2020.

研究報告“Privacy Protection NAND Flash System with

4-4
第4章

T
 . Kuroda, “Circuit and Package Co-design for（5）	Chihiro Matsui and Ken Takeuchi, “Non-volatile(2) 黒田忠広 , " 新・半導体戦略 ～ 脳とコンピュータ

memory system design of edge server and cloudと集積回路の歴史とその展望から考える ～ ," 電centralized server for multiple-tier 5G network,”

子情報通信学会 IEICE ICT Pioneers Series, Nov.

Japanese Journal of Applied Physics（JJAP）, vol.

2020.

60, pp. SBBB05, March 16, 2021.

(3) 黒田忠広 , " 日本の半導体はどこへ行くのか？～
私 の 半 導 体 戦 略 ～ ," サ イ テ ッ ク サ ロ ン , Nov.

国際会議論文2020.

（1）	Chihiro Matsui and Ken Takeuchi, “ReRAM Cell(4) 黒田忠広 , " 脳・コンピュータ・AI," SEMICON

Reliability Variation Tolerated High-Speed

Japan Virtual パネルディスカッション , Oct. 2020.

Approximate Storage for Machine Learning,”(5) 黒田忠広 , " いざ d.lab ! ～ シン・ハンドウタイ

IEEE Symp. on Low-Power and High-Speed～ ," 日立中研講演会 , Sep. 2020.

Chips and Systems（Cool Chips 23）Poster, April
15, 2020.

竹内研究室（2）	Masaki Abe, Chihiro Matsui, Keita Mizushina,
Shun Suzuki and Ken Takeuchi, “Computational

研究論文

Approximate Storage with Neural Network-based（1）	Mamoru Fukuchi, Chihiro Matsui and Ken

Error Patrol of 3D-TLC NAND Flash Memory

Takeuchi, “System Performance Comparison offor Machine Learning Applications,” IEEE

3D Charge-trap TLC NAND Flash and 2DInternational Memory Workshop Poster, May 20,

Floating-gate MLC NAND Flash based SSDs,”

2020.

IEICE Transactions on Electronics, E103-C, No.4,
April 2020.

（3）	Yusaku Hine, Reika Kinoshita, Yoshiki Kakuta and
Ken Takeuchi, “Data Allocation Algorithm based（2）	Yoshiki Takai, Mamoru Fukuchi, Chihiro Matsui,

on Write and Read Frequency for Double

Reika Kinoshita and Ken Takeuchi, “nalysis on

Asymmetric-latency SCM SSD,” IEEE

Hybrid SSD Configuration with Emerging Non-

International Memory Workshop Poster, May 20,

volatile Memories Including Quadruple-Level Cell

2020.

（QLC）NAND Flash Memory and Various Types（4）	Hiroki Aihara, Kyosuke Maeda, Shun Suzuki andof Storage Class Memories（SCMs）,” IEICE

K e n Ta k e u c h i , “ E x t r e m e l y B i a s e d E r r o rTransactions on Electronics, E103-C, No.4, April

Correction Method to Reduce Read Disturb

2020.

Errors of 3D-TLC NAND Flash Memories by（3）	Hiroshi Kinoshita, Tsubasa Yonai and Ken

60%,” IEEE International Memory Workshop

47

2021日本語版_8（最終）.indd 47

2021/08/19 0:54

Poster, May 18, 2020.

第4章

4-4

Multi-Tier 5G Network & Device Co-Design for（5）	Chihiro Matsui, Shun Suzuki and Ken Takeuchi,

Smart Manufacturing”, International Conference“Spatial Color-Perceived Data Control of NAND

on Solid State Devices and Materials（SSDM）,

Flash for Image Detection,” IEEE Silicon

pp. 89-90, September 30, 2020.

Nanoelectronics Workshop（SNW）, pp. 49-50,
June 13-14, 2020.

シンポジウム・研究会・大会等発表

研究報告

（6）
	Shun Suzuki, Hiroki Aihara, Keita Mizushina,（1）	竹内健 , “AI 応用 Approximate メモリ ”, 応用物理

Shin Yamaguchi and Ken Takeuchi, “Approximate

学会 シリコンテクノロジー分科会 , 2020年5月30

3D-TLC NAND Flash Write with Initial Error

日 .【招待講演】

Injection for Application-level Reliability（2）	竹内健 , “AI 時代：ソフトベンダが半導体を手掛け

Improvement of Machine Learning-based

る時代の戦略 ”, 日本学術振興会シリコン超集積シ

Computing,” IEEE Silicon Nanoelectronics

ステム第165委員会 シリコン超集積システムの進Workshop（SNW）, pp. 43-44, June 13-14, 2020.

化発展を支えるイノベーション論 , 2020年6月25（7）	Keita Mizushina, Shun Suzuki, Hiroki Aihara and日.

Ken Takeuchi, “3840x Reliability Enhanced（3）	竹内健 , “ 強誘電体 FET を用いた機械学習向け積Robust NAND flash Optimized to Store Weight

和演算回路 ”, 応用物理学会秋季学術講演会 , 9p-

Data for Object Detection and Semantic

Z08-4, 2020年9月9日 .【招待講演】

Segmentation of Self-driving Car at High（4）	竹内健 , “ デジタルデータの長期保管を実現する高Temperature,” IEEE Silicon Nanoelectronics

信頼メモリシステム ”, JST-CREST 3領域合同シWorkshop（SNW）, pp. 47-48, June 13-14, 2020.

ンポジウム「コロナ禍で加速する DX 時代のエレ（8）	Tsubasa Yonai, Hiroshi Kinoshita, Ryutaro

クトロニクスの新潮流」, 2021年2月3日 .

Yasuhara and Ken Takeuchi, “98% Endurance（5）	松井千尋 , 竹内健 , “ 画像の空間的局所性と色のパ

Error Reduction by Hard_Verify for 40nm TaOX-

ターンに基づく3D-TLC NAND 型フラッシュメモ

based ReRAM,” IEEE International Symposium

リ向けデータ制御技術 ”, 応用物理学会秋季学術

on VLSI Technology, Systems and Applications

講演会 , 11a-Z09-8, 2020年9月11日 .

（VLSI-TSA）, pp. 35-36, August 11, 2020.

（6）	松井千尋 , 竹内健 , “ReRAM セルの信頼性ばらつ（9）	Yoshiki Kakuta, Reika Kinoshita, Hiroshi

きを許容する機械学習向け高速 Approximate スト

Kinoshita, Chihiro Matsui and Ken Takeuchi,

レージ ,” 第32回コンピュータシステム・シンポジ“Real-time Error Monitoring System Considering

ウム（ComSys2020）, 2020年12月1日 .

Endurance and Data-retention Characteristics of
TaOX-based ReRAM Storage with Workloads at
Data Centers,” IEEE International Symposium on

中村研究室

VLSI Design, Automation and Test（VLSI-DAT）,

国際会議論文August 13, 2020.

[1]	Yuta Suzuki, Ryuichi Sakamoto, and Hiroshi（10）	K en Takeuchi, “Heterogeneously Integrated

Nakamura, "Dynamic Power Management for 5G

Adaptive Storage System for 5G Network”,

Small Cell Base Station", 13th International

International Conference on Solid State Devices

Conference on Communication Systems &and Materials（SSDM）Short Course, September

Networks（COMSNETS 2021）, 9 pages, Jan.

27, 2020.【招待講演】

2021.

（11）
	Chihiro Matsui and Ken Takeuchi, “SLC Flash &[2]	Tomoya Yamashita, Daisuke Miyamoto, Yuji

ReRAM Heterogeneous Memory System with

Sekiya, and Hiroshi Nakamura, "Slow Scan Attack

48

2021日本語版_8（最終）.indd 48

2021/08/19 0:54

Detection Based on Communication Behavior",

MDAT.2020.3006808

10th International Conference on Communication

4.	He-Teng Zhang; Masahiro Fujita; Chung-Kuan

and Network Security 2020（ICCNS 2020）, 7

Cheng; Jie-Hong R. Jiang: SAT-Based On-Trackpages, Nov. 2020

Bus Routing: IEEE Transactions on Computer（ Early Access ）: DOI: 10.1109/[1]	岡田怜士 , 宮本大輔 , 関谷勇司 , 中村宏 , "Zigbee

TCAD.2020.3007253の間接通信を利用した LDoS 攻撃とその対策の提案 ", IEICE-NS2020-153, 2021年3月 .

国際会議[2]	鈴木悠太 , 坂本龍一 , 中村宏 , " ノーマリーオフ電

1.	Ryogo Koike and Masahiro Fujita: Efficient

力制御によるローカル5G 基地局省電力化の初期

Reachability Analysis Based on Inductive

検 討 ", 情 報 処 理 学 会 研 究 報 告 , 2020-ARC-241

Invariant Using X-value Based Flipflop Selection:（9）, 2020年7月 .

International Symposium on Quality Electronic[3]	有本和民 , 中村宏 , 坂本龍一 , 鈴木悠太 , 武部秀

研究報告

シンポジウム・研究会・大会等発表

4-4
第4章

Aided Design of Integrated Circuits and Systems

Design（ISQED）（2020）, Session 1B.2

治 , 吉川憲昭 , 木下研作 , " エネルギーマッチング

2.	Mingfei Yu, Ruitao Gao, Masahiro Fujita: A

AI を用いるノ―マリーオフ型ローカル5G 基地局

Decomposition-Based Synthesis Algorithm forの構想 ", 電子情報通信学会技術研究報告 , IEICE-

Sparse Matrix-Vector Multiplication in Parallel

RCC2020-4, 2020年7月 .

Communication Structure: The 26th Asia andSouth Pacific Design Automation Conference

藤田研究室（ASP-DAC）（2020）, pp. 518 - 523
3.	Yukio Miyasaka; Masahiro Fujita: SAT-Based

研究論文

Data-Flow Mapping Onto Array Processor: 2020

1.	Vineesh V S; Binod Kumar; Rushikesh Shinde;

IFIP/IEEE 28th International Conference on Very

Neelam Sharma; Masahiro Fujita; Virendra Singh:

Large Scale Integration（VLSI-SOC）（2020）:

Enhanced Design Debugging with Assistance

DOI: 10.1109/VLSI-SOC46417.2020.9344093

from Guidance-based Model Checking: IEEE

4.	Vinod G U; Vineesh V S; Jaynarayan T Tudu;

Transactions on Computer-Aided Design ofMasahiro Fujita; Virendra Singh: LUT-based

Integrated Circuits and Systems: DOI: 10.1109/

Circuit Approximation with Targeted Error

TCAD.2020.3011039

G u a r a n t e e s : 2 0 2 0 I E E E 2 9 t h A s i a n Te s t

2.	Zolboo Byambadorj; Koji Asami; Takahiro J.
Yamaguchi; Akio Higo; Masahiro Fujita; Tetsuya

Symposium （ATS）（2020）: DOI:10.1109/
ATS49688.2020.9301574

Iizuka: A Calibration Technique for Simultaneous

5.	Zolboo Byambadorj; Koji Asami; Takahiro J.

Estimation of Actual Sensing Matrix Coefficients

Yamaguchi; Akio Higo; Masahiro Fujita; Tetsuya

on Modulated Wideband Converters: IEEE

Iizuka: Theoretical Analysis on NoiseTransactions on Circuits and Systems I: Regular

Performance of Modulated Wideband Converters

Papers（ Volume: 67, Issue: 12, Dec. 2020）, pp.

for Analog Testing : 2020 IEEE 29th Asian Test

5561 - 5573: DOI: 10.1109/TCSI.2020.3017521

S y m p o s i u m （ A T S ）（ 2 0 2 0 ） : 1 0 . 1 1 0 9 /3.	Hari M. Gaur; Ashutosh K. Singh; Anand Mohan;

ATS49688.2020.9301596

Masahiro Fujita; Dhiraj K. Pradhan: Design of

6.	Kamal Das; Shubhankar Majumdar; Soumen

Single Bit Fault Tolerant Reversible Circuits:

Moulik; Masahiro Fujita: Real-Time Threshold-IEEE Design & Test（2020）, DOI: 10.1109/

based Landslide Prediction System for Hilly

49

2021日本語版_8（最終）.indd 49

2021/08/19 0:54

Region using Wireless Sensor Networks: 2020

第4章

4-4

（2020）IEEE International Conference on Consumer

7.	Qi Lu・Amir Masoud Gharehbaghi・Takashi

Electronics - Taiwan（ICCE-Taiwan）（2020）:

Matsumoto・Masahiro Fujita: Approximate

DOI: 10.1109/ICCE-Taiwan49838.2020.9258181

Arithmetic Circuit Design Using a Fast and7.	Binod Kumar; Swapniel Thakur; Kanad Basu;

Scalable Method: 電子情報通信学会ソサイエティ

研究報告

Masahiro Fujita; Virendra Singh: A Low

大会シンポジウムセッション AS-1-2, 2020-9-17

Overhead Methodology for Validating Memory

8.	Chaoyi Jin・Masahiro Fujita: artial Logic Synthesis

Consistency Models in Chip Multiprocessors:

via training a topologically similar binarized2020 33rd International Conference on VLSI

neural network: 電子情報通信学会ソサイエティ大Design and 2020 19th International Conference

会シンポジウムセッション AS-1-3, 2020-9-17

on Embedded Systems（VLSID）（2020）: DOI:9.	劉 子豪・宮坂幸雄・藤田昌宏 : 2分決定グラフを10.1109/VLSID49098.2020.00035

用いた Inductive Invariant の計算手法とその論理合成への応用 : 電子情報通信学会技術研究報告

国内学会，研究会等

信学技報

RECONF2020-28, 2020-09-11,

1.	Yuechuan Zhang・Masahiro Fujita・Takashi

pp.54-59（2020）

Matsumoto: Evaluation on Approximate

10.	JIN CHAOYI，藤田昌宏 : Partial logic synthesis

Multiplier for CNN Calculation: 電子情報通信学

via training a topologically similar binarized

会技術研究報告 信学技報 VLD2020-68, 2021-03-

neural network: IPSJ DA シ ン ポ ジ ウ ム 2020,03, pp.7-12（2021）

Session 4A-1（2020）

2.	Mingfei Yu・Ruitao Gao・Masahiro Fujita:
Scheduling Sparse Matrix-Vector Multiplication
onto Parallel Communication Architecture: 電 子

池田研究室

情報通信学会技術研究報告 信学技報 VLD2020-

論文

71, 2021-03-03, pp. 24-29（2021）[1] 	T. Matsumoto, M. Ikeda, M. Nagata and Y.

3.	廣田海斗・大内真一・藤田昌宏 : 学習係数付きソUemura, “Secure Cryptographic Unit as Root-of-

フトマックス関数による効率的な注意機構 : 電子

Trust for IoT Era.” IEICE Transactions on

情報通信学会技術研究報告 信学技報

Electronics, 2020CDI0001, https://doi.

RECONF2020-67, 2021-01-25, pp.52-57（2021）

org/10.1587/transele.2020CDI0001, Jan. 2021.

4.	Zhou Zongjin・Fujita Masahiro: ゲートへの適切[2] 	F. ARAKAWA, M. IKEDA, FOREWORD, IEICE

な入力を探すによる論理合成 : 第235回 ARC・第Transactions on Electronics, 2020, E103.C, No. 3,

193回 SLDM 合同研究発表会 , FPGA 応用およびpp. 66-67, Mar. 2020.

一般 : 2021-01-25（2021）
5.	Ding Yi・Fujita Masahiro・O'uchi shin-ichi:
Quantization Techniques for Small Number of[3] 	F. ARAKAWA, M. IKEDA, FOREWORD, IEICE
Transactions on Electronics, 2021, E104.C, No. 6,
pp. 213-214, June 2021.

Bits in Transformer based Natural Language
Processing: 第235回 ARC・第193回 SLDM 合同研

国際会議

究 発 表 会 , FPGA 応 用 お よ び 一 般 : 2021-01-25[4] 	K. Ikeda, and M. Ikeda, “Design Optimization for（2021）
6.	Fudong Wang・Masahiro Fujita: Efficientcomputation of inductive invariant throughFaster Fp256 Elliptic Curve Cryptography,” 29th
International Workshop on Logic and Synthesis（IWLS）, July, 2020.

flipflop selection: 電子情報通信学会技術研究報告[5] 	N. Watanabe and M. Ikeda, "ToF Image Sensor

信 学 技 報 VLD2020-20, 2020-11-17, pp.54-59

with Pulse-Frequency-Modulation Pixel for In-

50

2021日本語版_8（最終）.indd 50

2021/08/19 0:54

Pixel Code Discrimination," 2021 IEEE

ドウエアセキュリティ研究会 ハードウェアセキュ

International Symposium on Circuits and Systems

リティフォーラム2020, P5, 2020年12月 .

（ISCAS）, 2021, pp. 1-5, May 2021, doi: 10.1109/
ISCAS51556.2021.9401132.

[15] 阿部浩太郎 , 池田誠 , “ 楕円曲線 DSA に対する格子簡約攻撃の実行可能性評価 ”, 電子情報通信学

Core, Multi-Pairing Crypto-Processor for

アセキュリティフォーラム2020, P6, 2020年12月 .

Functional Encryption," 2021 IEEE International[16] 	阿部浩太郎 , 池田誠 , “ 楕円曲線 DSA に対する格

Symposium on Circuits and Systems（ISCAS）,

子簡約攻撃に必要なナンス漏洩ビット数につい2021, pp. 1-5, May 2021, doi: 10.1109/て ,” 2021年 暗号と情報セキュリティシンポジウ

ISCAS51556.2021.9401283.

ム（SCIS2021）, 3D1-2, 2021年1月 .

[7] 	T. Shimada and M. Ikeda, "High-throughput[17] 	池田健人 , 池田誠 ," 大規模ジョブショップ・スケ

Polynomial Multiplier Architecture for Lattice-based

ジューリング 問題の近似解及びハードウェア暗号

Cryptography," 2021 IEEE International Symposium

設計への応用 ," 電子情報通信学会ハードウェアセ

on Circuits and Systems（ISCAS）, 2021, pp. 1-5,

キュリティ研究会 ,2021年4月

4-4

研究報告

会 ハードウエアセキュリティ研究会 ハードウェ
第4章[6] 	R. Nakayama and M. Ikeda, "BN-254 based Multi-

May 2021, doi: 10.1109/ISCAS51556.2021.9401755.

飯塚研究室

国内研究会
[8] 	池田健人 , 池田誠 ,"Fp256 楕円曲線暗号の高速化に向けた設計空間探索 ," 電子情報通信学会ハード
ウェアセキュリティ研究会 ,2020年6月

研究論文[1] 	Masaru Osada, Zule Xu and Tetsuya Iizuka, ``A
3.2-to-3.8 GHz Harmonic-Mixer-Based Dual-[9] 	池田誠 , “ECC 暗号エンジンの開発 ”, 電子情報通Feedback Fractional-N PLL Achieving -65 dBc In-

信学会ハードウェアセキュリティ研究会 , 2020年

Band Fractional Spur,'' IEEE Solid-State Circuits

9月

Letters, vol. 3, pp. 534 - 537, Nov. 2020.

[10] 	阿部浩太郎・池田

誠 , “ 楕円曲線 DSA に対する

[2] 	Zolboo Byambadorj, Koji Asami, Takahiro J.

格子簡約攻撃の実行可能性評価 ,” 電子情報通信

Yamaguchi, Akio Higo, Masahiro Fujita and学会

Tetsuya Iizuka, ``A Calibration Technique for

信学技報 HWS 2020-30, 2020年10月 .

[11] 	池田健人 , 池田誠 , “ 楕円曲線暗号アルゴリズムのSimultaneous Estimation of Actual Sensing Matrix

最適アーキテクチャの検討 ”, 電子情報通信学会

Coefficients on Modulated Wideband

ハードウエアセキュリティ研究会 ハードウェアセ

Converters,'' IEEE Transactions on Circuits andキュリティフォーラム2020, P2, 2020年12月 .

Systems-I: Regular Papers, vol. 67, no. 12, pp.

[12] 	中山亮平 , 池田誠 , “2層シーケンサを有した高機能

5561 - 5573, Dec. 2020.

暗号向けマルチコア・マルチペアリングプロセッ[3] 	Daigo Takahashi, Yusuke Fujita, Satoshi Miuraサ”, 電子情報通信学会 ハードウエアセキュリティ

a n d Te t s u y a I i z u k a , ` ` A 4 0 n m 1 6 G b / s

研究会 ハードウェアセキュリティフォーラム2020,

Differential Transmitter With Far-End CrosstalkP3, 2020年12月 .

Cancellation Using Injection Timing Control for[13] 	渡辺直 , 池田誠 , “ 画素内符号識別機能を有する測High-Density Flexible Flat Cables,'' Springer

距センサにおける干渉および攻撃耐性の検証 ”, 電Journal of Analog Integrated Circuits and Signal

子情報通信学会 ハードウエアセキュリティ研究会

Processing, vol. 105, no. 2, pp. 191 - 202, Nov.

ハードウェアセキュリティフォーラム2020, P4,

2020.

2020年12月 .

[4] 	Daisuke Yamazaki, Yoshitaka Otsuki, Takafumi[14] 	島田泰慎 , 池田誠 ,“ 格子暗号向けの高スループッHara, Nguyen Ngoc Mai-Khanh and Tetsuya

ト多項式乗算器の設計 ”, 電子情報通信学会 ハー

Iizuka, ``11-Gb/s 140-GHz OOK Modulator with51

2021日本語版_8（最終）.indd 51

2021/08/19 0:54

24.6dB Isolation utilizing Cascaded Switch andAmplifier Based Stages in 65-nm Bulk CMOS,''

平本・小林研究室

IET Circuits, Devices & Systems, vol. 14, no 3,

研究論文

pp. 322 - 326, May 2020.

（1）	Chengji Jin, Takuya Saraya, Toshiro Hiramoto,and Masaharu Kobayashi, “Physical Mechanisms

第4章

4-4

研究報告

国際会議論文

of Reverse DIBL and NDR in FeFETs with Steep[1]	Zolboo Byambadorj, Koji Asami, Takahiro J.

Subthreshold Swing”, IEEE Journal of the

Yamaguchi, Akio Higo, Masahiro Fujita andElectron Devices Society, Vol. 8, Issue 1, pp. 429

Tetsuya Iizuka, [Invited] ``Theoretical Analysis- 434, April, 2020. DOI: 10.1109/

on Noise Performance of Modulated Wideband

JEDS.2020.2986345.

Converters for Analog Testing,'' in Proceedings ofIEEE Asian Test Symposium, Nov. 2020.

（2）	Kiyoshi Takeuchi, Munetoshi Fukui, Takuya
Saraya, Kazuo Itou, Toshihiko Takakura, Shinichi[2] 	Daisuke Yamazaki, Takamichi Horikawa andSuzuki, Yohichiroh Numasawa, Naoyuki Shigyo,

Tetsuya Iizuka, ``A 140-GHz 14-dBm PowerKuniyuki Kakushima, Takuya Hoshii, Kazuyoshi

Amplifier using Power Combiner based on

F u r u k a w a , M a s a h i r o Wa t a n a b e , H i t o s h i

Symmetric Balun in 65-nm Bulk CMOS,'' inWakabayashi, Kazuo Tsutsui, Senior Member,

Proceedings of IEEE International Symposium on

IEEE, Hiroshi Iwai, Atsushi Ogura, Wataru Saito,

Radio-Frequency Integration Technology（RFIT）,

Shin-ichi Nishizawa, Masanori Tsukuda, Ichiro

pp. 93 - 95, Sep. 2020.

O m u r a , H i r o m i c h i O h a s h i , a n d To s h i r o[3] 	Masaru Osada, Zule Xu and Tetsuya Iizuka, ``A

Hiramoto, “Bipolar Transistor Test Structures for

3.2-to-3.8GHz Calibration-Free Harmonic-Mixer-

Extracting Minority Carrier Lifetime in IGBTs”,

B a s e d D u a l - Fe e d b a c k Fr a c t i o n a l - N P L L

I E E E Tr a n s a c t i o n s o n S e m i c o n d u c t o r

Achieving -66dBc Worst-Case In-Band Fractional

Manufacturing”, Vol. 33, No. 2, pp. 159 - 165,

Spur,'' in IEEE Symposium on VLSI Circuits

May, 2020. DOI: 10.1109/TSM.2020.2972369.

Digest of Technical Papers, Jun. 2020.

（3）	小林正治，「強誘電体 HfO2メモリの現状と課題」，
応用物理，Vol, 89, pp.314-320, 2021年6月10日 .

シンポジウム・研究会・大会等発表（4）	Fei Mo, Takuya Saraya, Toshiro Hiramoto, and[1] 	長田 将 , 徐 祖楽 , 飯塚 哲也 , `` 低位相雑音かつ

Masaharu Kobayashi, “Reliability characteristics of低スプリアストーンを達成する高調波ミキサを用

metal/ferroelectric-HfO2/IGZO/metal capacitor

いた二重フィードバック型フラクショナル N 位相

for non-volatile memory application”, Applied

同期回路 ,'' 電子情報通信学会 総合大会論文集 ,Physics Express, Vol. 13, No. 7, 074005, July,

C-12-11, 2021年3月 .

2020. DOI: https://doi.org/10.35848/1882-0786/[2] 	李 爍 煒 , 徐 祖 楽 , 飯 塚 哲 也 , ``Analysis of

ab9a92.

Strong-ARM Comparator with Offset Calibration（5）	Min-Ju Ahn, Takuya Saraya, Masaharu Kobayashi,Using Auxiliary Pair,'' 電子情報通信学会 総合大Naomi Sawamoto, Atsushi Ogura, and Toshiro

会論文集 , C-12-7, 2021年3月 .

Hiramoto, “Superior subthreshold characteristics[3] 	留河 友貴 , 飯塚 哲也 , 田畑 仁 , 堀田 育志 , `` 非of gate-all-around（GAA）p-type junctionless

線形双安定系加算ネットワークの ASIC 実装 ,'' 電poly-Si nanowire transistor with ideal

子情報通信学会 ソサイエティ大会論文集 , A-1-3,

subthreshold slope”, Japanese Journal of Applied

2020年9月 .

Physics, Vol. 59, No. 7, 070908, July, 2020. DOI:
https://doi.org/10.35848/1347-4065/ab9e7d.

52

2021日本語版_8（最終）.indd 52

2021/08/19 0:54

Toshihisa Watabe, Masakazu Nanba, Yoshinori

carrier lifetime degradation in floating-zone

Iguchi, Takuya Saraya, Masaharu Kobayashi, Eiji

silicon during high temperature process for

Higurashi, Hiroshi Toshiyoshi, and Toshiro

insulated gate bipolar transistor”, Japanese Journal

H i r a m o t o , “ Fa b r i c a t i o n o f M u l t i - s t a c k e dof Applied Physics, Vol. 59, No. 11, 115503,

Integrated Circuit for High-Performance Image

November, 2020. DOI: https://doi.

Sensors”, Transactions of The Japan Institute oforg/10.35848/1347-4065/abc1d0.

Electronics Packaging, Vol. 13, pp. E20-004-1 -（12）	J ixuan Wu, Fei Mo, Takuya Saraya, Toshiro

E 2 0 - 0 0 4 - 3 , J u l y, 2 0 2 0 . D O I : h t t p s : / / d o i .

H i r a m o t o , a n d M a s a h a r u Ko b a y a s h i , “A

org/10.5104/jiepeng.13.E20-004-1.

Monolithic 3D Integration of RRAM Array and（7）	Fei Mo, Yusaku Tagawa, Chengji Jin, MinJu Ahn,

Oxide Semiconductor FET for In-memory

Takuya Saraya, Toshiro Hiramoto, and Masaharu

Computing in 3D Neural Network”, IEEE

Kobayashi, “Low-Voltage Operating Ferroelectric

Tr a n s a c t i o n s o n E l e c t r o n D e v i c e s , I E E E

FET with Ultrathin IGZO Channel for High-

Transactions on Electron Devices, Vol. 67, No.

Density Memory Application”, IEEE Journal of12, pp. 5322 - 5328, December, 2020. https://doi.

the Electron Devices Society, Vol. 8, pp. 717 -

org/10.1109/TED.2020.3033831

723,

July,

2020.

DOI:

10.1109/

JEDS.2020.3008789.

4-4

研究報告

Takeuchi, and Toshiro Hiramoto, “Origin of

第4章（6）	Naoki Nakatani, Yuki Honda, Masahide Goto,（13）	J ixuan Wu, Fei Mo, Takuya Saraya, Toshiro
Hiramoto, and Masaharu Kobayashi, “A first-（8）	Masahide Goto, Naoki Nakatani, Yuki Honda,

principles study on ferroelectric phase formation

Toshihisa Watabe, Masakazu Nanba, Yoshinoriof Si-doped HfO2 through nucleation and phase

Iguchi, Takuya Saraya, Masaharu Kobayashi, Eiji

transition in thermal process”, Applied Physics

Higurashi, Hiroshi Toshiyoshi, and Toshiro

Letters, vol. 117, No. 25, 252904, December, 2020.

Hiramoto, “Fabrication of 3-Layer Stacked Pixel

doi: 10.1063/5.0035139.

for Pixel-Parallel CMOS Image Sensors by Au/（14）	平本俊郎，「Si エレクトロニクスの展望と異種機

SiO2 Hybrid Bonding of SOI Wafers”, ECS

能・異種材料集積化」，表面と真空，Vol. 64, No.

Transactions, Vol. 98, No. 4, pp. 167 - 171,2, pp. 62 - 67, 2021 年 2 月．https://doi.

September,org/10.1380/vss.64.62

2020.

https://doi.

org/10.1149/09804.0167ecst.

（15）	Min-Ju Ahn, Takuya Saraya, Masaharu Kobayashi（9）	Masaharu Kobayashi, Jixuan Wu, Fei Mo, Saraya, a n d To s h i r o H i r a m o t o , “ Va r i a b i l i t y

Takuya, and Toshiro Hiramoto, “3D Neuralcharacteristics and corner effects of gate-all-

Network By Monolithic Integration of Rramaround （GAA） p-type poly-Si junctionlessArray with IGZO FET”, ECS Transactions, Vol.

nanowire/nanosheet transistors”, Japanese Journal

98, No. 8, pp. 57 - 61, September, 2020. https://of Applied Physics, Vol. 60, No. SB, SBBA02,

doi.org/10.1149/09808.0057ecst.

February, 2021. https://doi.org/10.35848/1347-（10）	M asaharu Kobayashi, “Ferroelectric-HfO2
Devices: Physics and Applications”, ECS

4065/abdb84.
（16）	C. Jin , C. J. Su, Y. J. Lee, P. J. Sung, T. Hiramoto

Transactions, Vol. 98, No. 5, pp. 9-14（2020）.

, and M. Kobayashi, “Study on the Roles of（11）	Ryo Yokogawa, Hiroto Kobayashi, Yohichiroh

C h a r g e Tr a p p i n g a n d F i x e d C h a r g e o nNumasawa, Atsushi Ogura, Shinichi Nishizawa,

Subthreshold Characteristics of FeFETs”, IEEE

Takuya Saraya, Kazuo Ito, Toshihiko Takakura,Transactions on Electron Devices, vol. 68, No. 3,

Shinichi Suzuki, Munetoshi Fukui, Kiyoshi

pp. 1304 - 1312, March, 2021. DOI: 10.1109/53

2021日本語版_8（最終）.indd 53

2021/08/19 0:54

TED.2020.3048916.
（17）	K iyoshi Takeuchi, Masaharu Kobayashi, andToshiro Hiramoto, “Design Space Exploration of

第4章

4-4

Technology, Systems and Applications（VLSITSA）, Ambassador Hotel Hsinchu, Taiwan,
August 11, 2020.

研究報告

Hysteretic Negative Capacitance Ferroelectric（6）	Masaharu Kobayashi （Invited）, "Emerging

FETs Based on Static Solutions of Landau-

Ferroelectric-HfO2 Based Device Technologies

Khalatnikov Model for Nonvolatile Memory

for Energy-Efficient Computing", 2020

Applications”, Japanese Journal of Applied

International Symposium on VLSI Technology,

Physics, Vol. 60, No. 3, 034003, March, 2021.

Systems and Applications（VLSI-TSA）, pp. 149-

https://doi.org/10.35848/1347-4065/abe8a5.

150, Ambassador Hotel Hsinchu, Taiwan, August
13, 2020.

国際会議論文（7）	Daisuke Watanabe, Yuji Yano, Shintaro Izumi,（1）	Tomoko Mizutani, Kiyoshi Takeuchi, Takuya

Hiroshi Kawaguchi, Kiyoshi Takeuchi, Toshiro

Saraya, Masaharu Kobayashi, and Toshiro

Hiramoto, Shoichi Iwai, Masami Murakata,

Hiramoto, “Integrated Circuits Composed of

Masahiko Yoshimoto, “An Architectural Study for

Nanowire and Single-Electron Transistors

Inference Coprocessor Core at the Edge in IoT

Operating at Room Temperature”, IEEE Silicon

Sensing”, 2020 2nd IEEE International

Nanoelectronics Workshop, pp. 33 - 34, Virtual

Conference on Artificial Intelligence Circuits andConference, June 13, 2020.

Systems（AICAS）, Virtual Conference, August 31,（2）
	Min-Ju Ahn, Takuya Saraya, Masaharu Kobayashi,

2020.

a n d To s h i r o H i r a m o t o , “ P e r f o r m a n c e（8）	Masaharu Kobayashi（Invited）, "IGZO Channel

enhancement of BF2+ implanted poly-Si

Fe r r o e l e c t r i c M e m o r y F E T " , AC T I V E -junctionless transistors by boron segregation and

M AT R I X F L AT PA N E L D I S P L A Y S A N D

fluorine effect”, IEEE Silicon Nanoelectronics

DEVICES（AM-FPD）2020, Virtual Conference,

Workshop, pp. 51 - 52, Virtual Conference, June

September 3, 2020.

13, 2020.

（9）	Masaharu Kobayashi（Invited）, "A Monolithic（3）
	Min-Ju Ahn, Takuya Saraya, Masaharu Kobayashi,

Integration of RRAM Array and Oxide

and Toshiro Hiramoto, “Superior subthreshold

Semiconductor FET for In-memory Computing inslope of gate-all-around（GAA）p-type poly-Si

3D Neural Network", The 15th D2T Symposium,

junctionless nanowire transistors with highly

Virtual conference, September 17, 2020.

suppressed grain boundary defects”, IEEE Silicon（10）	Masaharu Kobayashi（Invited）, "On the PhysicalNanoelectronics Workshop, pp. 55 - 56, Virtual

Mechanism of Negative Capacitance Effect inConference, June 13, 2020.

Ferroelectric FET", SISPAD 2020, Virtual（4）	Jixuan Wu, Fei Mo, Takuya Saraya, Toshiro

Conference, September 23, 2020.

H i r a m o t o , a n d M a s a h a r u Ko b a y a s h i , “A（11）	N . Shigyo, M. Watanabe, K. Kakushima, T.

Monolithic 3D Integration of RRAM Array with

Hoshii, K. Furukawa, A. Nakajima, K. Satoh, T.

Oxide Semiconductor FET for In-memory

Matsudai, T. Saraya, T. Takakura, K. Itou, M.

Computing in Quantized Neural Network AI

Fukui, S. Suzuki, K. Takeuchi, I. Muneta, H.

Applications”, VLSI Symposium on Technology,

Wakabayashi, S. Nishizawa, K. Tsutsui, T.

THL.4, Virtual Conference, June 16, 2020.

Hiramoto, H. Ohashi and H. Iwai（Invited）,（5）
	Toshiro Hiramoto（Plenary）, “Never-Ending“Modeling and Simulation of Si IGBTs”,

CMOS Innovation: The Past, Present, and FutureInternational Conference on Simulation of

Perspectives”, International Symposium on VLSI

Semiconductor Processes and Devices（SISPAD）,

54

2021日本語版_8（最終）.indd 54

2021/08/19 0:54

Virtual Conference, September 28, 2020.

February 3（2021）.

（12）
	Min-Ju Ahn, Takuya Saraya, Masaharu Kobayashi,
シンポジウム・研究会・大会等発表

Effect of GAA p-Type Poly-Si Junctionless（1）	平本俊郎，「CMOS の基礎」，応用物理学会シリコ

N a n o w i r e / N a n o s h e e t Tr a n s i s t o r s ” , 2 0 2 0ンテクノロジー分科会チュートリアル，オンライInternational Conference on Solid State Devices

ン開催，2020年5月30日．

and Materials（SSDM）, pp. 47 - 48, Virtual（2）	Min-Ju Ahn, Takuya Saraya, Masaharu Kobayashi,
and Toshiro Hiramoto, “Gate-all-around p-type（13）	M. Kobayashi, J. Wu, F. Mo, T. Saraya, and T.

poly-Si junctionless nanowire transistor with steep

Hiramoto （Invited）, “3D Neural Network:

subthreshold slope”, 電子情報通信学会シリコン材

Monolithic Integration of Resistive-RAM Array

料・デバイス研究会（SDM）および集積回路研究

with Oxide-Semiconductor FET”, Pacific Rim

会（ICD）合同研究会，オンライン開催，2020年

Meeting（PRiME 2020）, The Electrochemical

8月7日．

Society, Online Conference, H06-2050, October 8,
2020.

研究報告

Conference, September 29, 2020.

4-4
第4章

and Toshiro Hiramoto, “Variability and Corner（3）	Fei Mo, Takuya Saraya, Toshiro Hiramoto, andMasaharu Kobayashi, “Reliability characteristics of（14）	Masaharu Kobayashi（Invited）, "Ferroelectric-

Ferroelectric-HfO2 capacitor with IGZO capping

HfO2 Devices: Physics and Applications", ECS

for 3D structure non-volatile memory

Tr a n s a c t i o n s , E C S P R i M E 2 0 2 0 , v i r t u a lapplication”, 第81回応用物理学会秋季学術講演会，conference, 98（5）pp. 9 - 14, October 5-9, 2020.

10a-Z24-11，オンライン開催，2020年9月10日．

（15）
	Masahide Goto, Naoki Nakatani, Yuki Honda,（4）	Minju Ahn, Takuya Saraya, Masaharu Kobayashi,

Toshihisa Watabe, Masakazu Nanba, Yoshinori

and Toshiro Hiramoto, “Improvement of electrical

Iguchi, Takuya Saraya, Masaharu Kobayashi, Eiji

characteristics of junctionless transistor with

Higurashi, Hiroshi Toshiyoshi, and Toshiro

BF2+ implanted poly-Si channel by boron

Hiramoto, “Fabrication of 3-Layer Stacked Pixel-

segregation and fluorine passivation”, 第81回応用

Parallel CMOS Image Sensors by Au/SiO2

物理学会秋季学術講演会，11a-Z09-2，オンライン

Hybrid Bonding of SOI Wafers”, Pacific Rim

開催，2020年9月11日．

Meeting（PRiME 2020）, The Electrochemical（5）	Minju Ahn, Takuya Saraya, Masaharu Kobayashi,Society, Online Conference, G01-1643, Octoberand Toshiro Hiramoto, “GAA p-type poly-Si

10, 2020.

junctionless nanowire transistor with ideal（16）	T. Saraya, K. Itou, T. Takakura, M. Fukui, S.

subthreshold slope”, 第81回応用物理学会秋季学

Suzuki, K. Takeuchi, M. Tsukuda, K. Satoh, T.

術講演会，11a-Z09-3，オンライン開催，2020年9Matsudai, K. Kakushima, T. Hoshii, K. Tsutsui,

月11日．

H. Iwai, A. Ogura, W. Saito, S. Nishizawa, I.

（6）	Jixuan Wu, Fei Mo, Takuya Saraya, Toshiro

Omura, H. Ohashi, and T. Hiramoto, “3.3 kVHiramoto, and Masaharu Kobayashi, “3D

Back-Gate-Controlled IGBT（BC-IGBT）Using

Integration of RRAM Array with Oxide

Manufacturable Double-Side Process

Semiconductor FET for In-Memory Computing”,

Technology”, International Electron Devices

第81回応用物理学会秋季学術講演会，11a-Z09-7，

Meeting（IEDM）, Virtual Conference, pp. 87 -オンライン開催，2020年9月11日．

90, December 12, 2020.

（7）	Pa u l J o h a n s e n , M a s a h a r u Ko b a y a s h i , " A（17）	M asaharu Kobayashi （Invited）, "Emerging

Simulation Study on the System Performance ofFerroelectric Devices for Energy-Efficient

Neural Networks using Embedded Nonvolatile

Computing", Semicon Korea, Virtual Conference,

Memory", 第67回応用物理学会春季学術講演会 ,55

2021日本語版_8（最終）.indd 55

2021/08/19 0:54

10p-Z09-15, 2020年9月10日 .

第4章

4-4

賞受賞記念講演），「Reliability characteristics of（8）	後藤正英，日暮栄治，平本俊郎，「画素並列信号Ferroelectric-HfO2 capacitor with IGZO capping

処理イメージセンサのための Au/SiO2ハイブリッ

for non-volatile memory application」，第68回応用

ド接合を用いた多層積層技術」，日本学術振興会

物理学会春季学術講演会，オンライン開催，16p-

接合界面創成技術第191委員会，オンライン開催，

Z26-1，2021年3月16日．

2020年9月24日．

（16）	Fei Mo, Takuya Saraya, Toshiro Hiramoto, and

研究報告

（9）
	小林正治（招待講演），「三次元ニューラルネット

Masaharu Kobayashi, “Comparative Study onの実現に向けた抵抗変化型メモリと酸化物半導体

Memory Characteristics of Ferroelectric-HfO2

トランジスタのモノリシック集積」，NEDIA 第7Transistors with Different Structure of Oxide-

回電子デバイスフォーラム京都，京都リサーチ

Semiconductor Channel”, 第68回応用物理学会春パーク，2020年10月30日．

季学術講演会，オンライン開催，16p-Z26-2，2021（10）	執行直之，渡辺正裕，角嶋邦之，星井拓也，古川和由，中島 昭，佐藤克己，末代知子，更屋拓哉，

年3月16日．
（17）	項 嘉文，張 文馨，更屋拓哉，入沢寿史，平本俊

高倉俊彦，伊藤一夫，福井宗利，鈴木慎一，竹内郎，小林正治，「大容量低消費電力メモリ応用に

潔，若林 整，宗田伊里也，西澤伸一，筒井一生，

向けた MoS2チャネルを有する HfO2系強誘電体ト

平本俊郎，大橋弘通，岩井洋（招待講演），「Si

ランジスタの実験実証」，第68回応用物理学会春IGBT の3次元デバイス・シミュレーション～物理季学術講演会，オンライン開催，16p-Z26-3，2021

モデルの検討と実測結果との比較～」 ， 電 子 情

年3月16日．

報通信学会シリコン材料・デバイス（SDM）研究（18）
	J ixuan Wu, Fei Mo, Takuya Saraya, Toshiro

会，オンライン会議，2020年11月20日．

Hiramoto, and Masaharu Kobayashi, “A First-（11）	後藤正英，中谷真規，本田悠葵，渡部俊久，難波Pr i n c i p l e s St u d y o n Fe r r o e l e c t r i c P h a s e

正和，井口義則，更屋拓哉，小林正治，日暮栄治，Formation of Si-Doped HfO2”, 第68回応用物理年吉 洋，平本俊郎，「常温ウェハ接合を用いた画学会春季学術講演会，オンライン開催，16p-Z26-

素並列信号処理イメージセンサの多層化技術」，映6，2021年3月16日．

像情報メディア学会創立70周年記念大会，オンラ
イン開催，2020年12月22 - 24日．
（12）	平本俊郎，更屋拓哉，「シリコン IGBT の新展開」，（19）	平本俊郎，大村一郎（招待講演），「シリコン IGBTの技術動向とスケーリング IGBT」，シンポジウム「パワーデバイスの最新動向と今後の展望」，第68

日本学術振興会結晶加工と評価技術第145委員会

回応用物理学会春季学術講演会，オンライン開催，

第171回研究会，オンライン開催，pp. 1 - 4, 2021

16p-Z07-1，2021年3月17日．

年2月26日．

（20）	筑本知子，平本俊郎，黄 晋二，國井稔枝，橋本信（13）	若林 整，堀 敦，亘理誠夫，平本俊郎，「新しい集

幸，藤井茉美，「パネルディスカッション」，シン

積エレクトロニクスシステムの実現を目指した

ポジウム「時代の変革期こそ応用物理分野を輝か

シーズ技術産学連携コンソーシアム考」，日本

せよう」，第68回応用物理学会春季学術講演会，オ

MOT 学会（2020年度）第12回年次研究発表会，オンライン開催，18p-Z01-6，2021年3月18日．

ンライン開催，2021年3月13日．
（14）	関口翔平，安 珉柱，更屋拓哉，小林正治，平本俊郎，「シリコン GAA ナノワイヤ MOSFET の低温（21）	平本俊郎，「デバイスの進化は止まらない」，集積システム材料産学連携コンソーシアム（iSyMs）
全体会議，オンライン開催，2021年3月25日．

サブスレッショルド特性」，第68回応用物理学会
春季学術講演会，オンライン開催，16a-Z26-2，
2021年3月16日．
（15）	莫 非，更屋拓哉，平本俊郎，小林正治（講演奨励56

2021日本語版_8（最終）.indd 56

2021/08/19 0:54

高木研究室研究論文

vol. 41, no. 10, pp. 1588 – 1591, 2020. DOI:
10.1109/LED.2020.3019265[7]	T.-E. Lee, M. Ke, K. Toprasertpong, M. Takenaka

Takagi, and M. Takenaka, “Si racetrack optical

defects in TiN/Y2O3/Si0.78Ge0.22 structures bymodulator based on the III–V/Si hybrid MOS

trimethylaluminum treatment,” IEEE Trans.

capacitor,” Optics Express, vol. 29, no. 5, pp.

Electron Devices, vol. 67, no. 10, pp. 4067–4072,

6824–6833, March 2021. DOI: 10.1364/

Oct. 2020. DOI: 10.1109/TED.2020.3014563

OE.418108[8]	N. Sekine, K. Toprasertpong, S. Takagi, and M.

[2]	R. Nur, T. Tsuchiya, K. Toprasertpon, K. Terabe,

Takenaka, “Numerical analyses of optical loss and

S. Takagi, and M. Takenaka, “High responsivity inmodulation bandwidth of an InP organic hybrid

MoS2 phototransistors based on charge trapping

optical modulator,” Optics Express, vol. 28, no.

HfO2 dielectrics,” Communications Materials,

20, pp. 29730–29739, Sep. 2020. DOI: 10.1364/

vol. 1, 103, Dec. 2020. DOI: 10.1038/s43246-020-

OE.402470

00103-0

4-4

研究報告

and S. Takagi, “Reduction of MOS interface
第4章[1]	Q. Li, C. P. Ho, H. Tang, M. Okano, K. Ikeda, S.

[9]	K. Kato, T. Tanamoto, T. Mori, Y. Morita, T.

[3]	R. Cheng, Z. Chen, S. Yuan, M. Takenaka, S.

Matsukawa, M. Takenaka, and S. Takagi, “Impact

Takagi, G. Han and R. Zhang, “Mobilityof switching voltage on complementary steep-enhancement techniques for Ge and GeSnslope tunnel field effect transistor circuits,” IEEE

MOSFETs”, invited paper, J. Semiconductor,

Trans. Electron Devices, vol. 67, no. 9, pp. 3876–v o l . 4 2 , n o . 2 , 0 2 3 1 0 1 Fe b . 2 0 2 1 . D O I :3882, September 2020. DOI: 10.1109/

10.1088/1674-4926/42/2/023101

TED.2020.3010177[4]	M. Mitsuhara, T. Gotow, T. Hoshi, H. Sugiyama,[10]	K. Sumita, J. Takeyasu, K. Toprasertpong, M.

M. Takenaka, and S. Takagi, “Comparative studies

Takenaka, and S. Takagi, “Influence of layerof structural and photoluminescence properties

transfer and thermal annealing on the properties

between tensile-strained In0.39Ga0.61As andof InAs-On-Insulator films,” J. Appl. Phys., vol.

GaAs0.64Sb0.36 layers grown on InP （001）128, 015705, July 2020. DOI: 10.1063/5.0007978

substrates,” J. Crystal Growth, vol.555, 125970,[11]	R . Takaguchi, M. Takenaka, and S. Takagi,

Feb. 2021. DOI: 10.1016/j.jcrysgro.2020.125970“Diffusion properties of n-type dopants diffused[5]	S. Ohno, Q. Li, N. Sekine, J. Fujikata, M.

from spin on glass into Ge,” J. Appl. Phys., vol.

Noguchi, S. Takahashi, K. Toprasertpong, S.

128, 015707, July 2020. DOI: 10.1063/5.0002070

Takagi, and M. Takenaka, “Taperless Si hybrid[12]	C.-M. Lim, Z. Zhao, K. Sumita, K. Toprasertpong,

optical phase shifter based on a metal-oxide-

M. Takenaka, and S. Takagi, “Operation of（111）semiconductor capacitor using an ultrathin InP

Ge-on-insulator n-channel MOSFET fabricatedmembrane,” Optics Express, vol. 28, no. 24, pp.

by smart-cut technology,” IEEE Electron Device

35663– 35673, Nov. 2020. DOI: 10.1364/

Lett., vol. 41, no. 7, pp. 985 – 988, 2020. DOI:

OE.405038

10.1109/LED.2020.2999777[6]	K. Toprasertpong, K. Tahara, T. Fukui, Z. Lin, K.

[13]	K. Kato, T. Mori, Y. Morita, T. Matsukawa, M.

Wa t a n a b e , M . Ta k e n a k a , a n d S . Ta k a g i ,Takenaka, and S. Takagi, “Source engineering for“Improved ferroelectric/semiconductor interface

bilayer tunnel field effect transistor with hetero

properties in Hf0.5Zr0.5O2 ferroelectric FETs bytunnel junction: Thickness and impurity

low-temperature annealing,” IEEE Electron Dev.,

concentration,” Appl. Phys. Express, Vol. 116,57

2021日本語版_8（最終）.indd 57

2021/08/19 0:54

第4章

4-4

研究報告

242903, 2020. DOI: 10.35848/1882-0786/ab9875

Y. Morita, T. Matsukawa, M. Takenaka, and S.

[14]	K. Toprasertpong, K. Tahara, M. Takenaka, and S.

Takagi, “P-channel TFET Operation of Bilayer

Takagi, “Evaluation of polarization characteristics

Structures with Type-II Hetero Tunnelingin metal/ferroelectric/semiconductor capacitors

J u n c t i o n o f O x i d e - a n d G r o u p - I V-

and ferroelectric field-effect transistors,” Appl.

Semiconductors,” IEEE Trans. Electron Devices,

Phys. Lett., vol. ?, ??, 2020. DOI:

vol. 67, no. 4, pp. 1880–1886, March 2020. DOI:

10.1063/5.0008060

10.1109/TED.2020.2975582[15]	M . Yokoyama, D.-H. Ahn, T. Yamamoto, M.

[21]	C .-P. Ho, Z. Zhao, Q. Li, S. Takagi, and M.

Takenaka, and S. Takagi, “Impact of channel

Takenaka, “Tunable germanium-on-insulator

carrier concentration on electrical characteristics

band-stop optical filter using thermo-optic effect,”of In（Ga）As tunnel field-effect transistors”, J.

IEEE Photonics Journal, vol. 12, no. 2 , pp. 1–7,

Appl. Phys., vol.127, 225702, June 2020. DOI:

April 2020. DOI: 10.1109/JPHOT.2019.2904050

10.1063/5.0008995[22]	K. Sumita, K. Kato, J. Takeyasu, K. Toprasertpong,[16]	Z . Z h a o , C . - P. H o , Q . L i , Z . L i n , K .

M. Takenaka and S. Takagi, “Accurate evaluation

Toprasertpong, S. Takagi and M. Takenaka,of specific contact resistivity between InAs/Ni-“Efficient mid-infrared germanium variable optical

InAs alloy by using a multi-sidewall transmission

attenuator fabricated by spin-on-glass doping,”

line method,” Jpn. J. Appl. Phys., vol. 59,

IEEE/OSA Journal of Lightwave Technology, vol.

SGGA08, 2020. DOI: 10.35848/1347-4065/ab6cb3

38, no.17, pp. 4808–4816, 2020. 10.1109/[23]	S. Ohno, K. Toprasertpong, S. Takagi, and M.

JLT.2020.2995427

Takenaka, “Si microring resonator crossbar arrays[17]	T.-E. Lee, M. Ke, K. Kato, M. Takenaka, and S.

for deep learning accelerator,” Jpn. J. Appl. Phys.,

Takagi, “Metal-oxide-semiconductor interface

vol. 59, SGGE04, 2020. DOI: 10.35848/1347-

properties of TiN/Y2O3/Si0.62Ge0.38 gate stacks

4065/ab6d82

with high temperature post metallization[24]	Y. Miyatake, N. Sekine, K. Toprasertpon, S.

annealing,” J. Appl. Phys., vol. 127, 185705, 2020.

Takagi, and M. Takenaka, “Computational design

DOI: 10.1063/1.5144198

of efficient grating couplers using artificial[18]	M . Takenaka, Q. Li, S. Ohno, F. Boeuf, K.
Toprasertpong, and S. Takagi, “III-V/Si hybrid

intelligence,” Jpn. J. Appl. Phys., vol. 59,
SGGE09, 2020. DOI: 10.7567/1347-4065/ab641c

optical modulators based on MOS capacitor,”
Proc. SPIE, Integrated Photonics Platforms:

国際会議論文Fundamental Research, Manufacturing and[1]	T.-E Lee, K. Toprasertpong, M. Takenaka and S.

Applications, 1136402, 2020（invited）. DOI:

Takagi, “Characterization of slow traps in SiGe

10.1117/12.2558305

MOS interfaces by TiN/Y2O3 gate stacks,” IEEE

[19]	K. Kato, H. Matsui, H. Tabata, T. Mori, Y. Morita,

International Reliability Physcis Symposium

T. Matsukawa, M. Takenaka, and S. Takagi,（IRPS2021）, 2A.2, virtual, 21-25 March 2021.

“Improvement in electrical characteristics of[2]	T.­E. Lee, Z. Lin, K. Toprasertpong, M. Takenaka,

ZnSnO/Si bilayer TFET by W/Al2O3 gate stack,”and S. Takagi, “– Revision of conductance method

IEEE Journal of the Electron Devices Society, vol.

for evaluating interface state density at MFIS

8, no. 1, pp. 341–345, 2020. DOI: 10.1109/

interfaces,” 51th IEEE Semiconductor Interface

JEDS.2020.2982424

Specialists Conference（SISC）, 11.2, virtual, 16–[20]	K. Kato, K.-W. Jo, H. Matsui, H. Tabata, T. Mori,

18 December 2020.

58

2021日本語版_8（最終）.indd 58

2021/08/19 0:54

[3]	K. Sumita, K. Toprasertpong, M. Takenaka, and S.

Symposium on Photonics and Electronics

Takagi, “Subband engineering by combination ofConvergence （ISPEC2020）, S-5, Tokyo, 30

channel thickness scaling and （111） surface

November–1 December 2020.

International Electron Devices Meeting

Takenaka, “Demonstration of 4 × 4 microring（IEDM2020）, 2.5, San Francisco, 13–18

resonator crossbar array for optical neural

December 2020.

network,” 10th International Symposium on[4]	S. Ohno, K. Toprasertpong, S. Takagi, and M.

Photonics and Electronics Convergence

Takenaka, “Demonstration of classification task

（ISPEC2020）, S-8, Tokyo, 30 November–1

using optical neural network based on Si

December 2020.

microring resonator crossbar array,” European[10]	Z. Zhao, C.-P. Ho, Q. Li, K. Toprasertpong, S.

Conference on Optical Communication（ECOC

Takagi, and M. Takenaka, “Experimental

2020）, Tu1C-4, Brussels, Belgium, 6–10

evaluation of the free-carrier plasma dispersion

December 2020.

effect in germanium,” 10th International[5]	S. Ohno, Q. Li, N. Sekine, H. Tang, S. Monfray,Symposium on Photonics and Electronics

F. Boeuf, K. Toprasertpong, S. Takagi, and M.

Convergence（ISPEC2020）, S-11, Tokyo, 30

Takenaka, “Si microring resonator switch based

November–1 December 2020.

on III-V/Si hybrid MOS optical phase shifter[11]	Z. Zhao, C.-P. Ho, Q. Li, K. Toprasertpong, S.

using ultrathin InP membrane,” European

Takagi, and M. Takenaka, “Two-micrometer

Conference on Optical Communication（ECOC

monolithic germanium waveguide photodetector2020）, Tu1B-5, Brussels, Belgium, 6–10

integrated with lateral PIN junction,” 10th

December 2020.

International Symposium on Photonics and[6]	Y. Miyatake, C.-P. Ho, P. Pitchappa, R. Singh, K.
Makino, J. Tominaga, N. Miyata, T. Nakano, N.

Electronics Convergence（ISPEC2020）, S-12,
Tokyo, 30 November–1 December 2020.

Sekine, K. Toprasertpong, S. Takagi, and M.

[12]	K. Toprasertpong, E. Nako, R. Nakane, Z. Wang,

Takenaka, “Mid-infrared non-volatile compact

Y. Miyatake, M. Takenaka, and S. Takagi,

optical phase shifter based on Ge2Sb2Te5,”“CMOS-compatible physical reservoir computing

European Conference on Optical Communication

using ferroelectric field-effect transistors,”（ECOC 2020）, Tu2B-5, Brussels, Belgium, 6–10

International Symposium on Nonlinear Theory

December 2020.

and Its Applications（NOLTA2020）, virtual, 16–19[7]	M. Takenaka, “Si hybrid MOS optical modulators

Nov. 2020（invited）.

toward high-speed operation,” 10th International[13]	X. Luo, K. Toprasertpong, M. Takenaka, and S.

Symposium on Photonics and Electronics

Takagi, “Antiferroelectricity and cycling behavior

Convergence （ISPEC2020）, E-4, Tokyo, 30

of ALD ZrO2 ultra-thin films,” International

November–1 December 2020.

Conference on Solid State Devices and Materials[8]	Y. Miyatake, C. P. Ho, P. Pitchappa, R. Singh, K.

4-4

研究報告

[9]	S. Ohno, K. Toprasertpong, S. Takagi, and M.
第4章

orientation in InAs-on-insulator nMOSFETs,”（SSDM）, B-2-04, virtual, 27–30 Sept. 2020.

Makino, J. Tominaga, N. Miyata, T. Nakano, N.

[14]	R . Nur, K. Toprasertpong, S. Takagi, and M.

Sekine, K. Toprasertpong, S. Takagi, and M.

Ta k e n a k a , “ B r o a d b a n d U V- V I S - N I R

Takenaka, “Non-volatile compact optical phase

photodetection with high responsivity MoS2

shifter based on Ge2Sb2Te5 operating at mid-

phototransistors based on light reflection,”

infrared wavelength,” 10th International

International Conference on Solid State Devices

59

2021日本語版_8（最終）.indd 59

2021/08/19 0:54

and Materials（SSDM）, H-10-06, virtual, 27–30

SPIE Photonics Europe Digital Forum, 11364-1,

Sept. 2020.

6–10 April 2020（invited）.

[15]	K. Toprasertpong, K. Tahara, T. Fukui, Z. Lin, K.

第4章

4-4

研究報告

Watanabe, M. Takenaka, and S. Takagi, “Critical

著書

impact of ferroelectric-phase formation annealing[1]	竹中充，高木信一，“Ge-on-insulator を用いた近on MFIS interface of HfO2-based Si FeFETs,”

赤外・中赤外集積フォトニクス ,” レーザー研究 ,International Conference on Solid State Devices

Vol. 48, No. 10, pp. 535–539, 2020

and Materials（SSDM）, A-1-02, virtual, 27–30
Sept. 2020.
[16]	E . Nako, K. Tahara, R. Nakane, Z. Wang, M.

[2]	竹中充 , 高木信一，“Society5.0実現に向けた異種材料集積シリコンフォトニクス”, 表面と真空 , vol.
64, No, 2, pp. 68-73, 2021

Takenaka, and S. Takagi, “Demonstration ofReservoir Computing Using a Ferroelectric

シンポジウム・研究会・大会等発表

Capacitor,” International Conference on Solid[1]	竹中 充 , 湯 涵智 , 大野

修平 , 宮武

悠人 , 渡辺State Devices and Materials（SSDM）, B-9-03,

耕坪 , トープラサートポン カシディット , 高木 信

virtual, 27–30 Sept. 2020.

一 , “ シリコンプログラマブル光回路を用いた深層[17]	S. Takagi, “Prospects and challenges of advanced

学習の展望 ,” 第68回応用物理学会春季学術講演

CMOS logic devices”,（Keynote Speech）, 7th会，17p-Z08-7，オンライン開催 , 2021年3月16日

International conference on “Microelectronics,–3月19日（招待講演）.

Circuits and Systems”（Micro2020）, virtual, 25
July 2020.

[2]	関根 尚希 , トープラサートポン カシディット , 高
木 信一 , 竹中 充 , “III-V-OI 基板上における量子[18]	K . Toprasertpon, Z.-Y. Lin, T.-E. Lee, M.

井戸インターミキシング量拡大による導波損失のTa k e n a k a , a n d S . Ta k a g i , “A s y m m e t r i c

低減 ,” 第68回応用物理学会春季学術講演会，16p-

polarization response of electrons and holes in Si

Z10-11，オンライン開催 , 2021年3月16日 –3月19

FeFETs: Demonstration of absolute polarization日.

hysteresis loop and inversion hole density over 2[3]	田原 建人 , トープラサートポン カシディット , 竹× 1013 cm-2,” VLSI Symposium, Hawaii, USA,中 充 , 高木 信一 , “Hf0.5Zr0.5O2強誘電体膜の薄14–19 June 2020.

膜化と低温プロセス化の両立の検討 ,” 第68回応用[19]	E. Nako, K. Toprasertpon, R. Nakane, Z. Wang, Y.
Miyatake, M. Takenaka, and S. Takagi, “Proposal

物理学会春季学術講演会，16p-Z26-5，オンライン
開催 , 2021年3月16日 –3月19日 .

and experimental demonstration of reservoir[4]	大野 修平 , トープラサートポン カシディット , 高

computing using Hf0.5Zr0.5O2/Si FeFETs for

木 信一 , 竹中 充 , “ リング共振器クロスバーアレ

neuromorphic applications,” VLSI Symposium,

イによる誤差逆伝播法の検証 ,” 第68回応用物理

Hawaii, USA, 14–19 June 2020.

学会春季学術講演会，17a-Z10-10，オンライン開[20]	N. Sekine, K. Toprasertpong, S. Takagi, and M.

催 , 2021年3月16日 –3月19日 .

Takenaka, “Active-passive integration on III-V-OI[5]	隅田 圭 , 吉津 遼平 , トープラサートポン カシ

platform using quantum well intermixing,”

ディット, 竹中 充 , 高木 信一 , “（111）面チャネル

Conference on Lasers and Electro-Opticsの薄膜化による InAs-OI nMOSFET のサブバンド（CLEO2020）, STu3O.5, 11–15 May 2020.

制御手法の提案と極薄膜（111）InAs-OI 基板の実[21]	M . Takenaka, Q. Li, S. Ohno, F. Boeuf, K.

現 ,” 第68回応用物理学会春季学術講演会，17p-

Toprasertpong, and S. Takagi, “III-V/Si hybrid

Z26-10，オンライン開催 , 2021年3月16日 –3月19日 .

optical modulators based on MOS capacitor,”[6]	隅田 圭 , 吉津 遼平 , トープラサートポン カシ

60

2021日本語版_8（最終）.indd 60

2021/08/19 0:54

[13]	M. Kang, K. Toprasertpong, M. Takenaka, and S.

nMOSFET のチャネル薄膜化による移動度向上の

Takagi, “Understanding of Subthreshold Swing of

実現と伝導帯内の界面準位の実験的評価 ,” 第68Si n-MOSFETs over a Temperature Range from

回応用物理学会春季学術講演会，17p-Z26-11，オ

300 to 38 K,” 第68回応用物理学会春季学術講演

ンライン開催 , 2021年3月16日 –3月19日 .

会，16a-Z26-1，オンライン開催 , 2021年3月16日[7]	大野 修平 , モンフレ ステファン , ブフ フレデリッ–3月19日 .
[14]	T.-E. Lee, K. Toprasertpong, M. Takenaka, and S.

竹中 充 , “ ハイブリッド MOS 型光位相シフタと受Takagi, “Defect control of Y2O3-based SiGe

光器のモノリシック集積の検証 ,” 第68回応用物理

MOS interfaces properties,” 第68回応用物理学会

学会春季学術講演会，16p-Z10-7，オンライン開春季学術講演会，16a-Z13-5，オンライン開催 ,催 , 2021年3月16日 –3月19日 .

2021年3月16日 –3月19日（講演奨励賞受賞記念講
演）.

ト , 竹中 充 , 高木 信一 , “InAs/Ni-InAs 間のコン

[15]	T.-E. Lee, K. Toprasertpong, M. Takenaka, and S.

タクト抵抗率とその評価法に関する実験的検討 ,”Takagi, “Characterization of slow traps in MOS

第68回応用物理学会春季学術講演会，17p-Z26-12，

interfaces of TiN/Y2O3/SiGe gate stacks,” 第68回

オンライン開催 , 2021年3月16日 –3月19日 .

応用物理学会春季学術講演会，16a-Z13-6，オンラ[9]	名幸 瑛心 , トープラサートポン カシディット , 王

イン開催 , 2021年3月16日 –3月19日 .

澤宇 , 中根 了昌 , 竹中 充 , 高木 信一 , “ 強誘電体[16]	Z. Zhao, K. Toprasertpong, S. Takagi, and M.

MFM キャパシタを用いたリザバーコンピューティ

Takenaka, “Enhancement of the Ge sub-bandgap

ング ,” 第68回応用物理学会春季学術講演会，19p-

photo-response at 2- μ m band by photo-gating

Z34-10，オンライン開催 , 2021年3月16日 –3月19effect,” 第68回応用物理学会春季学術講演会，

日.

19p-Z22-13，オンライン開催 , 2021年3月16日 –3月[10]	落 合 貴也 , 大野 修平 , 隅田 圭 , モンフレ ステ

研究報告

ク , トープラサートポン カシディット , 高木 信一 ,[8]	竹安 淳 , 隅田 圭 , トープラサートポン カシディッ

4-4
第4章

ディット , 竹中 充 , 高木 信一 , “（111）InAs-OI

19日 .

ファン , ブフ フレデリック , トープラサートポン[17]	Z. Wang, K. Toprasertpong, Z. Lin, E. Nako, R.

カシディット , 高木 信一 , 竹中 充 , “ 極薄 InGaAs

Nakane, M. Takenaka, and S. Takagi, “Impact of

メンブレンを用いた導波路型フォトトランジスタ

gate input pulse width on FeFET-based reservoirの検証 ,” 第68回応用物理学会春季学術講演会，

computing,” 第68回応用物理学会春季学術講演会，

16p-Z10-3，オンライン開催 , 2021年3月16日 –3月

19p-Z34-8，オンライン開催 , 2021年3月16日 –3月

19日 .

19日 .

[11]	トープラサートポン カシディット , 田原 建人 , 福[18]	H. Tang, S. Ohno, Y. Miyatake, K. Toprasertpong,

井 太一郎 , 林 早阳 , 渡辺 耕坪 , 竹中 充 , 高木 信

S. Takagi, and M. Takenaka, “Bipolar thermo-

一 , “HfO2系 FeFET における結晶化アニール温度

optic Mach–Zehnder interferometer with pulse-とSi 界面特性のトレードオフ,” 第68回応用物理学

height modulation,” 第68回応用物理学会春季学会春季学術講演会，16p-Z26-4，オンライン開催 ,術講演会，18a-Z18-3，オンライン開催 , 2021年3

2021年3月16日 –3月19日 .

月16日 –3月19日 .

[12]	宮武 悠人 , 何 鐘培 , 牧野 孝太郎 , 富永 淳二 , 宮[19]	隅田圭 , カシディット

トープラサートポン , 竹

田 典幸 , 中野 隆志 , 関根 尚希 , トープラサートポ

中充 , 高木信一 , “ チャネル薄膜化と面方位の組み

ン カシディット , 高木 信一 , 竹中 充 , “ 波長2.4m

合わせによる InAs On Insulator nMOSFET のサで動作する相変化材料を用いた中赤外光位相シフ

ブバンド制御 ,” 電気学会電子デバイス研究会，オ

タ ,” 第68回応用物理学会春季学術講演会，17a-

ンライン , 2021年3月3日（招待講演）.

Z10-8，オンライン開催 , 2021年3月16日 –3月19日 .

[20]	隅田圭 , トープラサートポン カシディット , 竹中

61

2021日本語版_8（最終）.indd 61

2021/08/19 0:54

第4章

4-4

充 , 高木 信一 , “ チャネル薄膜化と（111）面方位学術講演会，11p-Z209-5，オンライン開催 , 2020の 組 み 合 わ せ に よ る InAs-On-Insulator

年9月8日 –9月11日（第11回シリコンテクノロジー

nMOSFETのサブバンド制御 ”, 電子情報通信学会

分科会研究奨励賞受賞記念講演）.

SDM 研究会／応用物理学会シリコンテクノロ[28]	T.-E. Lee, K. Toprasertpong, M. Takenaka, and S.

ジー分科会共催1月研究会（IEDM 特集），オンラ

Takagi, “Impact of ALD high-k materials on SiGe

イン ,, 2021年1月28日（招待講演）.

MOS interface properties with TiN gate,” 第81回

研究報告[21]	高木信一，“ 強誘電体 FeFET を利用したリザバー
コンピューティング ”,

科学技術未来戦略ワーク

ショップ「脳型 AI アクセラレータ

応用物理学会秋季学術講演会，11p-Z10-6，オンラ
イン開催 , 2020年9月8日 –9月11日 .

~ 柔軟な高[29]	X. Luo, K. Toprasertpong, M. Takenaka, and S.

度情報処理と超低消費電力化の両立 ~」, オンライ

Ta k a g i , “ T h i c k n e s s d e p e n d e n c e o f

ン,2020 年 11 月 28日（招待講演）.

antiferroelectricity in ALD ultrathin ZrO2 films,”[22]	竹中 充 , 高木信一 , “ 異種材料集積を用いた超高第81回応用物理学会秋季学術講演会，10a-Z24-10，速光変調器の展開 ,” 第156回微小光学研究会，上智大学 , 2020年10月14日（招待講演）.

オンライン開催 , 2020年9月8日 –9月11日 .
[30]	Q. Chen, K. Toprasertpong, S. Takagi, and M.

[23]	宮武 悠人 , 何 鐘培 , 牧野 孝太郎 , 富永 淳二 , 宮Takenaka, “Numerical analysis of low-Temperature

田 典幸 , 中野 隆志 , 関根 尚希 , トープラサートポ

temperature dependence modulation property of

ン カシディット , 高木 信一 , 竹中 充 , “ 相変化材

III-V/Si hybrid MOS optical modulator,” 第81回応料を用いた中赤外光位相シフタの提案 ,” 第81回応用物理学会秋季学術講演会，9p-Z19-11，オンライ

用物理学会秋季学術講演会，9p-Z19-8，オンライ

ン開催 , 2020年9月8日 –9月11日 .

ン開催 , 2020年9月8日 –9月11日 .

[31]	Z. Zhao, C. Ho, Q. Li, Z. Lin, K. Toprasertpong,[24]	名幸 瑛心 , トープラサートポン カシディット , 王

S. Takagi, and M. Takenaka, “Investigation of

澤宇 , 中根 了昌 , 宮武 悠人 , 竹中 充 , 高木 信 ,Optical Phase-shift by Free-carrier effect in“FeFET リザバーコンピューティングにおける動Germanium Waveguides for Mid-infrared

作電圧と性能の関係の検証 ,” 第81回応用物理学

Photonics,” 第81回応用物理学会秋季学術講演

会秋季学術講演会，9p-Z28-7，オンライン開催 ,会，9p-Z19-10，オンライン開催 , 2020年9月8日

2020年9月8日 –9月11日 .

–9月11日 .

[25]	大野 修平 , 李 強 , 関根 尚希 , 湯 涵智 , モンフレ

[32]	高木信一 , “ 先端 CMOS デバイスの研究動向 ”, 東ステファン , ブフ フレデリック , トープラサート

レリサーチセンター半導体デバイス分析セミナー

ポン カシディット , 高木 信一 , 竹中 充 , “ ハイブ2020, 2020年7月6日（招待講演）.

リッド MOS 型光位相シフタによるリング共振器[33]	トープラサートポン カシディット , 林早阳 , 李宗

光スイッチの検証 ,” 第81回応用物理学会秋季学術

恩,講演会，9p-Z19-6，オンライン開催 , 2020年9月8demonstration of oxide-semiconductor/（Si, SiGe,

日 –9月11日 .

Ge）bilayer tunneling field effect transistor with

竹 中 充,

高 木 信 一 , “Proposal and[26]	トープラサートポン カシディット , 林 早阳 , 李 宗

type-II energy band alignment,” 電子情報通信学

恩 , 竹中 充 , 高木 信一 , “Si 強誘電体 FET におけ会 SDM 研究会 , オンライン開催，2020年8月6–7日

る強誘電分極に誘起される反転層電荷の振る舞（招待講演）.

い ,” 第81回応用物理学会秋季学術講演会，10a-[34]	名幸 瑛心 , トープラサートポン カシディット , 中

Z24-12，オンライン開催 , 2020年9月8日 –9月11日 .

根 了昌 , 王 澤宇 , 宮武 悠人 , 竹中 充 , 高木 信

[27]	加藤 公彦 , 松井 裕章 , 田畑 仁 , 竹中 充 , 高木 信

一, “ニューロモルフィック応用に向けた

一 , “ 酸化物半導体／ IV 族半導体 積層型トンネル

Hf0.5Zr0.5O2/Si FeFET を用いたリザバーコン

電界効果トランジスタ,” 第81回応用物理学会秋季

ピューティング ,” 電子情報通信学会 SDM 研究会 ,622021日本語版_8（最終）.indd 62

2021/08/19 0:54

オンライン開催，2020年8月6–7日（招待講演）.

“Improved ferroelectric/semiconductor interface
properties in Hf0.5Zr0.5O2 ferroelectric FETs by

竹中研究室

vol. 41, no. 10, pp. 1588–1591, 2020. DOI:
10.1109/LED.2020.3019265[7]	T.-E. Lee, M. Ke, K. Toprasertpong, M. Takenaka

Takagi, and M. Takenaka, “Si racetrack opticaland S. Takagi, “Reduction of MOS interface

modulator based on the III–V/Si hybrid MOS

defects in TiN/Y2O3/Si0.78Ge0.22 structures bycapacitor,” Optics Express, vol. 29, no. 5, pp.

trimethylaluminum treatment,” IEEE Trans.

6824–6833, March 2021. DOI: 10.1364/

Electron Devices, vol. 67, no. 10, pp. 4067–4072,

OE.418108

Oct. 2020. DOI: 10.1109/TED.2020.3014563[2]	K. Sumita, K. Toprasertpon, M. Takenaka, and S.

[8]	N. Sekine, K. Toprasertpong, S. Takagi, and M.

Ta k a g i , “ P r o p o s a l a n d e x p e r i m e n t a l

Takenaka, “Numerical analyses of optical loss anddemonstration of ultrathin-body (111) InAs-on-

modulation bandwidth of an InP organic hybrid

insulator nMOSFETs with L valley conduction,”

optical modulator,” Optics Express, vol. 28, no.

IEEE Trans. Electron Devices, vol. 68, no. 4, pp.

20, pp. 29730–29739, Sep. 2020. DOI: 10.1364/

2003–2009, January 2021. DOI: 10.1109/

OE.402470

TED.2021.3049455

研究報告[1]	Q. Li, C. P. Ho, H. Tang, M. Okano, K. Ikeda, S.

4-4
第4章

研究論文

low-temperature annealing,” IEEE Electron Dev.,[9]	K. Kato, T. Tanamoto, T. Mori, Y. Morita, T.

[3]	R. Nur, T. Tsuchiya, K. Toprasertpon, K. Terabe,Matsukawa, M. Takenaka, and S. Takagi, “Impact

S. Takagi, and M. Takenaka, “High responsivity inof switching voltage on complementary steep-

MoS2 phototransistors based on charge trapping

slope tunnel field effect transistor circuits,” IEEE

HfO2 dielectrics,” Communications Materials,

Trans. Electron Devices, vol. 67, no. 9, pp. 3876–

vol. 1, 103, Dec. 2020. DOI: 10.1038/s43246-020-

3882, September 2020. DOI: 10.1109/

00103-0

TED.2020.3010177[4]	M. Mitsuhara, T. Gotow, T. Hoshi, H. Sugiyama,[10]	K. Sumita, J. Takeyasu, K. Toprasertpong, M.

M. Takenaka, and S. Takagi, “Comparative studies

Takenaka, and S. Takagi, “Influence of layerof structural and photoluminescence properties

transfer and thermal annealing on the properties

between tensile-strained In0.39Ga0.61As andof InAs-On-Insulator films,” J. Appl. Phys., vol.

GaAs0.64Sb0.36 layers grown on InP (001)128, 015705, July 2020. DOI: 10.1063/5.0007978

substrates,” J. Crystal Growth, vol.555, 125970,[11]	R . Takaguchi, M. Takenaka, and S. Takagi,

Feb. 2021. DOI: 10.1016/j.jcrysgro.2020.125970“Diffusion properties of n-type dopants diffused[5]	S. Ohno, Q. Li, N. Sekine, J. Fujikata, M.

from spin on glass into Ge,” J. Appl. Phys., vol.

Noguchi, S. Takahashi, K. Toprasertpong, S.

128, 015707, July 2020. DOI: 10.1063/5.0002070

Takagi, and M. Takenaka, “Taperless Si hybrid[12]	C.-M. Lim, Z. Zhao, K. Sumita, K. Toprasertpong,

optical phase shifter based on a metal-oxide-

M. Takenaka, and S. Takagi, “Operation of (111)semiconductor capacitor using an ultrathin InP

Ge-on-insulator n-channel MOSFET fabricatedmembrane,” Optics Express, vol. 28, no. 24, pp.

by smart-cut technology,” IEEE Electron Dev.,

35663– 35673, Nov. 2020. DOI: 10.1364/

vol. 41, no. 7, pp. 985 – 988, 2020. DOI: 10.1109/

OE.405038

LED.2020.2999777[6]	K. Toprasertpong, K. Tahara, T. Fukui, Z. Lin, K.

[13]	K. Kato, T. Mori, Y. Morita, T. Matsukawa, M.

Wa t a n a b e , M . Ta k e n a k a , a n d S . Ta k a g i ,Takenaka, and S. Takagi, “Source engineering for

63

2021日本語版_8（最終）.indd 63

2021/08/19 0:54

第4章

4-4

bilayer tunnel field effect transistor with heteroJ u n c t i o n o f O x i d e - a n d G r o u p - I V-

tunnel junction: Thickness and impurity

Semiconductors,” IEEE Trans. Electron Devices,concentration,” Appl. Phys. Express, Vol. 116,

vol. 67, no. 4, pp. 1880–1886, March 2020. DOI:

242903, 2020. DOI: ??

10.1109/TED.2020.2975582

研究報告[14]	K. Toprasertpong, K. Tahara, M. Takenaka, and S.

[20]	C .-P. Ho, Z. Zhao, Q. Li, S. Takagi, and M.

Takagi, “Evaluation of polarization characteristics

Takenaka, “Tunable germanium-on-insulator

in metal/ferroelectric/semiconductor capacitors

band-stop optical filter using thermo-optic effect,”and ferroelectric field-effect transistors,” Appl.

IEEE Photonics Journal, vol. 12, no. 2 , pp. 1–7,

Phys. Lett., vol. 116, 242903, June 2020. DOI:

April 2020. DOI: 10.1109/JPHOT.2019.2904050

10.1063/5.0008060[21]	K. Sumita, K. Kato, J. Takeyasu, K. Toprasertpong,[15]	Z . Z h a o , C . - P. H o , Q . L i , Z . L i n , K .

M. Takenaka and S. Takagi, “Accurate evaluation

Toprasertpong, S. Takagi and M. Takenaka,of specific contact resistivity between InAs/Ni-“Efficient mid-infrared germanium variable optical

InAs alloy by using a multi-sidewall transmission

attenuator fabricated by spin-on-glass doping,”

line method,” Jpn. J. Appl. Phys., vol. 59,

IEEE/OSA Journal of Lightwave Technology, vol.

SGGA08, 2020. DOI: 10.35848/1347-4065/ab6cb3

38, no.17, pp. 4808–4816, May 2020. 10.1109/[22]	S. Ohno, K. Toprasertpong, S. Takagi, and M.

JLT.2020.2995427

Takenaka, “Si microring resonator crossbar arrays[16]	T.-E. Lee, M. Ke, K. Kato, M. Takenaka, and S.

for deep learning accelerator,” Jpn. J. Appl. Phys.,

Takagi, “Metal-oxide-semiconductor interface

vol. 59, SGGE04, 2020. DOI: 10.35848/1347-

properties of TiN/Y2O3/Si0.62Ge0.38 gate stacks

4065/ab6d82

with high temperature post metallization[23]	Y. Miyatake, N. Sekine, K. Toprasertpon, S.

annealing,” J. Appl. Phys., vol. 127, 185705, 2020.

Takagi, and M. Takenaka, “Computational design

DOI: 10.1063/1.5144198

of efficient grating couplers using artificial[17]	M . Takenaka, Q. Li, S. Ohno, F. Boeuf, K.
Toprasertpong, and S. Takagi, “III-V/Si hybrid

intelligence,” Jpn. J. Appl. Phys., vol. 59,
SGGE09, 2020. DOI: 10.7567/1347-4065/ab641c

optical modulators based on MOS capacitor,”
Proc. SPIE, Integrated Photonics Platforms:

国際会議論文Fundamental Research, Manufacturing and[1]	T.-E Lee, K. Toprasertpong, M. Takenaka and S.

Applications, 1136402, 2020 (invited). DOI:

Takagi, “Characterization of slow traps in SiGe

10.1117/12.2558305

MOS interfaces by TiN/Y2O3 gate stacks,” IEEE

[18]	K. Kato, H. Matsui, H. Tabata, T. Mori, Y. Morita,

International Reliability Physcis Symposium

T. Matsukawa, M. Takenaka, and S. Takagi,(IRPS2021), 2A.2, virtual, 21-25 March 2021.

“Improvement in electrical characteristics of

DOI: 10.1109/EDTM50988.2021.9420870

ZnSnO/Si bilayer TFET by W/Al2O3 gate stack,”[2]	S. Takagi, K. Toprasertpong, K. Kato, K. Sumita,

IEEE Journal of the Electron Devices Society, vol.

E. Nako, R. Nakane, K.-W. Jo, and M. Takenaka,

8, no. 1, pp. 341–345, 2020. DOI: 10.1109/“Advanced CMOS technologies for ultra-low

JEDS.2020.2982424

power logic and AI applications,” Electron[19]	K. Kato, K.-W. Jo, H. Matsui, H. Tabata, T. Mori,

D e v i c e s Te c h n o l o g y a n d M a n u f a c t u r i n g

Y. Morita, T. Matsukawa, M. Takenaka, and S.

Conference (EDTM2020), Th3P1-2, Chengdu,

Takagi, “P-channel TFET Operation of Bilayer

China, 8–11 April 2021 (invited).

Structures with Type-II Hetero Tunneling[3]	T.­E. Lee, Z. Lin, K. Toprasertpong, M. Takenaka,

64

2021日本語版_8（最終）.indd 64

2021/08/19 0:54

Makino, J. Tominaga, N. Miyata, T. Nakano, N.

for evaluating interface state density at MFIS

Sekine, K. Toprasertpong, S. Takagi, and M.

interfaces,” 51th IEEE Semiconductor Interface

Takenaka, “Non-volatile compact optical phase

Specialists Conference (SISC), 11.2, virtual, 16–18

shifter based on Ge2Sb2Te5 operating at mid-

December 2020.

infrared wavelength,” 10th International
Symposium on Photonics and Electronics

Takag, “Subband engineering by combination ofConvergence (ISPEC2020), S-5, Tokyo, 30

channel thickness scaling and (111) surface

November–1 December 2020.

orientation in InAs-on-insulator nMOSFETs,”[10]	S. Ohno, K. Toprasertpong, S. Takagi, and M.

International Electron Devices Meeting

Takenaka, “Demonstration of 4 × 4 microring( I E D M 2 0 2 0 ) , 2 . 5 , S a n Fr a n c i s c o , 1 3 – 1 8

resonator crossbar array for optical neural

December 2020.

network,” 10th International Symposium on[5]	S. Ohno, K. Toprasertpong, S. Takagi, and M.

Photonics and Electronics Convergence

Takenaka, “Demonstration of classification task

(ISPEC2020), S-8, Tokyo, 30 November–1

using optical neural network based on Si

December 2020.

microring resonator crossbar array,” European[11]	Z. Zhao, C.-P. Ho, Q. Li, K. Toprasertpong, S.

Conference on Optical Communication (ECOC

Takagi, and M. Takenaka, “Experimental

2 0 2 0 ) , Tu 1 C - 4 , B r u s s e l s , B e l g i u m , 6 – 1 0

evaluation of the free-carrier plasma dispersion

December 2020.

effect in germanium,” 10th International[6]	S. Ohno, Q. Li, N. Sekine, H. Tang, S. Monfray,Symposium on Photonics and Electronics

F. Boeuf, K. Toprasertpong, S. Takagi, and M.

Convergence (ISPEC2020), S-11, Tokyo, 30

Takenaka, “Si microring resonator switch based

November–1 December 2020.

on III-V/Si hybrid MOS optical phase shifter[12]	Z. Zhao, C.-P. Ho, Q. Li, K. Toprasertpong, S.

using ultrathin InP membrane,” European

Takagi, and M. Takenaka, “Two-micrometer

Conference on Optical Communication (ECOC

monolithic germanium waveguide photodetector2020), Tu1B-5, Brussels, Belgium, 6–10 December

integrated with lateral PIN junction,” 10th

2020.

International Symposium on Photonics and[7]	Y. Miyatake, C.-P. Ho, P. Pitchappa, R. Singh, K.
Makino, J. Tominaga, N. Miyata, T. Nakano, N.

Electronics Convergence (ISPEC2020), S-12,
Tokyo, 30 November–1 December 2020.

Sekine, K. Toprasertpong, S. Takagi, and M.

[13]	R. Nur, T. Tsuchiya, M. Takenaka, K. Terabe,

Takenaka, “Mid-infrared non-volatile compact“Bandgap tuning of monolayer and bilayer MoS2

optical phase shifter based on Ge2Sb2Te5,”

for broadband UV-VIS-NIR photodetection using

European Conference on Optical Communication

an electric double layer device structure,” MRS(ECOC 2020), Tu2B-5, Brussels, Belgium, 6–10

Autumn Meeting, Symposium F.EL03.02.10,

December 2020.

virtual, 27 November–4 December.

[8]	M. Takenaka, “Si hybrid MOS optical modulators[14]	K. Toprasertpong, E. Nako, R. Nakane, Z. Wang,

toward high-speed operation,” 10th International

Y. Miyatake, M. Takenaka, and S. Takagi,

Symposium on Photonics and Electronics“CMOS-compatible physical reservoir computing

Convergence (ISPEC2020), E-4, Tokyo, 30

using ferroelectric field-effect transistors,”November–1 December 2020.

International Symposium on Nonlinear Theory[9]	Y. Miyatake, C. P. Ho, P. Pitchappa, R. Singh, K.

研究報告[4]	K. Sumita, K. Toprasertpong, M. Takenaka, and S.

4-4
第4章

and S. Takagi, “– Revision of conductance method

and Its Applications (NOLTA2020), virtual, 16–19

65

2021日本語版_8（最終）.indd 65

2021/08/19 0:54

Nov. 2020 (invited).

platform using quantum well intermixing,”
Conference on Lasers and Electro-Optics[15]	X. Luo, K. Toprasertpong, M. Takenaka, and S.

(CLEO2020), STu3O.5, 11–15 May 2020.

Takagi, “Antiferroelectricity and cycling behavior

第4章

4-4

研究報告

of ALD ZrO2 ultra-thin films,” International[22]	M . Takenaka, Q. Li, S. Ohno, F. Boeuf, K.

Conference on Solid State Devices and Materials

Toprasertpong, and S. Takagi, “III-V/Si hybrid(SSDM), B-2-04, virtual, 27–30 Sept. 2020.

optical modulators based on MOS capacitor,”[16]	R . Nur, K. Toprasertpong, S. Takagi, and M.

SPIE Photonics Europe Digital Forum, 11364-1,
6–10 April 2020 (invited).

Ta k e n a k a , “ B r o a d b a n d U V- V I S - N I R
photodetection with high responsivity MoS2
phototransistors based on light reflection,”

著書

International Conference on Solid State Devices[1]	竹中充 , 高木信一，“ 異種材料集積を用いたシリコ

and Materials (SSDM), H-10-06, virtual, 27–30

ンフォトニクス ,” 表面と真空 , Vol. 64, No. 2, pp.

Sept. 2020.

68–73, 2021. DOI: https://doi.org/10.1380/[17]	K. Toprasertpong, K. Tahara, T. Fukui, Z. Lin, K.
Watanabe, M. Takenaka, and S. Takagi, “Critical
impact of ferroelectric-phase formation annealing

vss.64.68[2]	竹中充，“ シリコン光回路による深層学習 ,” 光学 ,Vol. 50, No. 1, 2021.

on MFIS interface of HfO2-based Si FeFETs,”[3]	竹中充，“ シリコン光回路を用いた深層学習応用 ,”International Conference on Solid State Devices

O plus E, Vol. 475, No. 5, pp. 651-655, 2020.

and Materials (SSDM), A-1-02, virtual, 27–30[4]	竹中充，高木信一，“Ge-on-insulator を用いた近Sept. 2020.
[18]	E . Nako, K. Tahara, R. Nakane, Z. Wang, M.

赤外・中赤外集積フォトニクス ,” レーザー研究 ,Vol. 48, No. 10, pp. 535–539, 2020.

Takenaka, and S. Takagi, “Demonstration ofReservoir Computing Using a Ferroelectric

シンポジウム・研究会・大会等発表

Capacitor,” International Conference on Solid[1]	竹中 充 , 湯 涵智 , 大野

修平 , 宮武

悠人 , 渡辺State Devices and Materials (SSDM), B-9-03,

耕坪 , トープラサートポン カシディット , 高木 信

virtual, 27–30 Sept. 2020.

一 , “ シリコンプログラマブル光回路を用いた深層[19]	K . Toprasertpon, Z.-Y. Lin, T.-E. Lee, M.

学習の展望 ,” 第68回応用物理学会春季学術講演

Ta k e n a k a , a n d S . Ta k a g i , “A s y m m e t r i c

会，17p-Z08-7，オンライン開催 , 2021年3月16日

polarization response of electrons and holes in Si–3月19日（招待講演）.

FeFETs: Demonstration of absolute polarization[2]	関根 尚希 , トープラサートポン カシディット , 高hysteresis loop and inversion hole density over 2

木 信一 , 竹中 充 , “III-V-OI 基板上における量子井× 1013 cm-2,” VLSI Symposium, Hawaii, USA,

戸インターミキシング量拡大による導波損失の低14–19 June 2020.

減 ,” 第68回応用物理学会春季学術講演会，16p-[20]	E. Nako, K. Toprasertpon, R. Nakane, Z. Wang, Y.

Z10-11，オンライン開催 , 2021年3月16日 –3月19日 .

Miyatake, M. Takenaka, and S. Takagi, “Proposal[3]	田原 建人 , トープラサートポン カシディット , 竹and experimental demonstration of reservoir

中 充 , 高木 信一 , “Hf0.5Zr0.5O2強誘電体膜の薄computing using Hf0.5Zr0.5O2/Si FeFETs for

膜化と低温プロセス化の両立の検討 ,” 第68回応用

neuromorphic applications,” VLSI Symposium,

物理学会春季学術講演会，16p-Z26-5，オンライン

Hawaii, USA, 14–19 June 2020.

開催 , 2021年3月16日 –3月19日 .

[21]	N. Sekine, K. Toprasertpong, S. Takagi, and M.

[4]	大野 修平 , トープラサートポン カシディット , 高Takenaka, “Active-passive integration on III-V-OI

木 信一 , 竹中 充 , “ リング共振器クロスバーアレ

66

2021日本語版_8（最終）.indd 66

2021/08/19 0:54

イによる誤差逆伝播法の検証 ,” 第68回応用物理とSi 界面特性のトレードオフ,” 第68回応用物理学

学会春季学術講演会，17a-Z10-10，オンライン開会春季学術講演会，16p-Z26-4，オンライン開催 ,催 , 2021年3月16日 –3月19日 .

2021年3月16日 –3月19日 .

ディット, 竹中 充 , 高木 信一 , “(111) 面チャネルの田 典幸 , 中野 隆志 , 関根 尚希 , トープラサートポ

薄膜化による InAs-OI nMOSFET のサブバンド制

ン カシディット , 高木 信一 , 竹中 充 , “ 波長2.4μ

御手法の提案と極薄膜 (111) InAs-OI 基板の実現 ,”m で動作する相変化材料を用いた中赤外光位相シ

第68回応用物理学会春季学術講演会，17p-Z26-10，

フタ ,” 第68回応用物理学会春季学術講演会，17a-

オンライン開催 , 2021年3月16日 –3月19日 .

Z10-8，オンライン開催 , 2021年3月16日 –3月19日 .

[6]	隅田 圭 , 吉津 遼平 , トープラサートポン カシ[13]	松田 信幸 , 服部 香里 , 石川 巧 , 鴻池 遼太郎 , 吉

ディット , 竹中 充 , 高木 信一 , “(111) InAs-OI

澤 明男 , 池田 和浩 , 山田 博仁 , 福田 大治 , 岡野

nMOSFET のチャネル薄膜化による移動度向上の

誠 , 竹中 充 , “シリコン導波路から発生した量子相実現と伝導帯内の界面準位の実験的評価 ,” 第68

関光の光子数識別検出 ,” 第68回応用物理学会春回応用物理学会春季学術講演会，17p-Z26-11，オ

季学術講演会，19a-Z03-6，オンライン開催 , 2021

ンライン開催 , 2021年3月16日 –3月19日 .

年3月16日 –3月19日 .

[7]	大野 修平 , モンフレ ステファン , ブフ フレデリッ[14]	M. Kang, K. Toprasertpong, M. Takenaka, and S.

ク , トープラサートポン カシディット , 高木 信一 ,Takagi, “Understanding of Subthreshold Swing of

竹中 充 , “ ハイブリッド MOS 型光位相シフタと受Si n-MOSFETs over a Temperature Range from

光器のモノリシック集積の検証 ,” 第68回応用物理

300 to 38 K,” 第68回応用物理学会春季学術講演

学会春季学術講演会，16p-Z10-7，オンライン開会，16a-Z26-1，オンライン開催 , 2021年3月16日

催 , 2021年3月16日 –3月19日 .

–3月19日 .

[8]	竹安 淳 , 隅田 圭 , トープラサートポン カシディッ[15]	T.-E. Lee, K. Toprasertpong, M. Takenaka, and S.

ト , 竹中 充 , 高木 信一 , “InAs/Ni-InAs 間のコン

Takagi, “Defect control of Y2O3-based SiGe

タクト抵抗率とその評価法に関する実験的検討 ,”MOS interfaces properties,” 第68回応用物理学会

第68回応用物理学会春季学術講演会，17p-Z26-12，

春季学術講演会，16a-Z13-5，オンライン開催 ,オンライン開催 , 2021年3月16日 –3月19日 .

2021年3月16日 –3月19日（講演奨励賞受賞記念講[9]	名幸 瑛心 , トープラサートポン カシディット , 王

演）.

澤宇 , 中根 了昌 , 竹中 充 , 高木 信一 , “ 強誘電体[16]	T.-E. Lee, K. Toprasertpong, M. Takenaka, and S.

MFMキャパシタを用いたリザバーコンピューティ

Takagi, “Characterization of slow traps in MOS

ング ,” 第68回応用物理学会春季学術講演会，19p-

interfaces of TiN/Y2O3/SiGe gate stacks,” 第68回

Z34-10，オンライン開催 , 2021年3月16日 –3月19日 .

応用物理学会春季学術講演会，16a-Z13-6，オンラ[10]	落 合 貴也 , 大野 修平 , 隅田 圭 , モンフレ ステ

4-4

研究報告

[12]	宮武 悠人 , 何 鐘培 , 牧野 孝太郎 , 富永 淳二 , 宮
第4章[5]	隅田 圭 , 吉津 遼平 , トープラサートポン カシ

イン開催 , 2021年3月16日 –3月19日 .

ファン , ブフ フレデリック , トープラサートポン[17]	Z. Zhao, K. Toprasertpong, S. Takagi, and M.

カシディット , 高木 信一 , 竹中 充 , “ 極薄 InGaAs

Takenaka, “Enhancement of the Ge sub-bandgap

メンブレンを用いた導波路型フォトトランジスタ

photo-response at 2- μ m band by photo-gatingの検証 ,” 第68回応用物理学会春季学術講演会，effect,” 第68回応用物理学会春季学術講演会，

16p-Z10-3，オンライン開催 , 2021年3月16日 –3月

19p-Z22-13，オンライン開催 , 2021年3月16日 –3月

19日 .

19日 .

[11]	トープラサートポン カシディット , 田原 建人 , 福[18]	Z. Wang, K. Toprasertpong, Z. Lin, E. Nako, R.

井 太一郎 , 林 早阳 , 渡辺 耕坪 , 竹中 充 , 高木 信

Nakane, M. Takenaka, and S. Takagi, “Impact of

一 , “HfO2系 FeFET における結晶化アニール温度

gate input pulse width on FeFET-based reservoir

67

2021日本語版_8（最終）.indd 67

2021/08/19 0:54

第4章

4-4

computing,” 第68回応用物理学会春季学術講演会，

ステファン , ブフ フレデリック , トープラサート

19p-Z34-8，オンライン開催 , 2021年3月16日 –3月

ポン カシディット , 高木 信一 , 竹中 充 , “ ハイブ

19日 .

リッド MOS 型光位相シフタによるリング共振器[19]	H. Tang, S. Ohno, Y. Miyatake, K. Toprasertpong,

光スイッチの検証 ,” 第81回応用物理学会秋季学術

S. Takagi, and M. Takenaka, “Bipolar thermo-

講演会，9p-Z19-6，オンライン開催 , 2020年9月8

optic Mach–Zehnder interferometer with pulse-

日 –9月11日 .

研究報告

height modulation,” 第68回応用物理学会春季学[28]	トープラサートポン カシディット , 林 早阳 , 李 宗

術講演会，18a-Z18-3，オンライン開催 , 2021年3

恩 , 竹中 充 , 高木 信一 , “Si 強誘電体 FET におけ

月16日 –3月19日 .

る強誘電分極に誘起される反転層電荷の振る舞
トープラサートポン , 竹

い ,” 第81回応用物理学会秋季学術講演会，10a-

中充 , 高木信一 , “ チャネル薄膜化と面方位の組み

Z24-12，オンライン開催 , 2020年9月8日 –9月11日 .

合わせによる InAs On Insulator nMOSFET のサ[29]	加藤 公彦 , 松井 裕章 , 田畑 仁 , 竹中 充 , 高木 信

ブバンド制御 ,” 電気学会電子デバイス研究会，オ

一 , “ 酸化物半導体／ IV 族半導体 積層型トンネル

ンライン , 2021年3月3日（招待講演）.

電界効果トランジスタ ,” 第81回応用物理学会秋季[20]	隅田圭 , カシディット[21]	竹中 充 , “ シリコンフォトニクスを用いた異種材

学術講演会，11p-Z209-5，オンライン開催 , 2020

料集積光変調器の展望 ,” 第74回 OPT 公開研究会，

年9月8日 –9月11日（第11回シリコンテクノロジー

オンライン , 2021年1月29日（招待講演）.

分科会研究奨励賞受賞記念講演）.

[22]	竹中 充 , “ 異種材料集積シリコン光回路および光[30]	T.-E. Lee, K. Toprasertpong, M. Takenaka, and S.

ニューラルネットワーク応用 ,” 第34回光通信シス

Takagi, “Impact of ALD high-k materials on SiGe

テムシンポジウム，オンライン , 2020年12月16日

MOS interface properties with TiN gate,” 第81回

（招待講演）.

応用物理学会秋季学術講演会，11p-Z10-6，オンラ[23]	竹中 充 , 高木信一 , “ 異種材料集積を用いた超高速光変調器の展開 ,” 第156回微小光学研究会，上智大学 , 2020年10月14日（招待講演）.
[24]	竹中 充 , “ 異種材料集積シリコン光集積回路と光イン開催 , 2020年9月8日 –9月11日 .
[31]	X. Luo, K. Toprasertpong, M. Takenaka, and S.
Ta k a g i , “ T h i c k n e s s d e p e n d e n c e o f
antiferroelectricity in ALD ultrathin ZrO2 films,”

変調器応用 ,” C-3/4-38, 電子情報通信学会ソサイ

第81回応用物理学会秋季学術講演会，10a-Z24-10，

エティ大会，オンライン開催 , 2020年9月15–18日

オンライン開催 , 2020年9月8日 –9月11日 .

（エレクトロニクスソサイエティ賞受賞記念講演）.

[32]	Q. Chen, K. Toprasertpong, S. Takagi, and M.

[25]	宮武 悠人 , 何 鐘培 , 牧野 孝太郎 , 富永 淳二 , 宮Ta k e n a k a , “ N u m e r i c a l a n a l y s i s o f l o w -田 典幸 , 中野 隆志 , 関根 尚希 , トープラサートポ

Temperature temperature dependence modulation

ン カシディット , 高木 信一 , 竹中 充 , “ 相変化材

property of III-V/Si hybrid MOS optical料を用いた中赤外光位相シフタの提案 ,” 第81回応modulator,” 第81回応用物理学会秋季学術講演会，

用物理学会秋季学術講演会，9p-Z19-8，オンライ

9p-Z19-11，オンライン開催 , 2020年9月8日 –9月11ン開催 , 2020年9月8日 –9月11日 .

日.

[26]	名幸 瑛心 , トープラサートポン カシディット , 王[33]	Z. Zhao, C. Ho, Q. Li, Z. Lin, K. Toprasertpong,

澤宇 , 中根 了昌 , 宮武 悠人 , 竹中 充 , 高木 信 ,S. Takagi, and M. Takenaka, “Investigation of“FeFET リザバーコンピューティングにおける動Optical Phase-shift by Free-carrier effect in

作電圧と性能の関係の検証 ,” 第81回応用物理学

Germanium Waveguides for Mid-infrared

会秋季学術講演会，9p-Z28-7，オンライン開催 ,Photonics,” 第81回応用物理学会秋季学術講演

2020年9月8日 –9月11日 .

会，9p-Z19-10，オンライン開催 , 2020年9月8日[27]	大野 修平 , 李 強 , 関根 尚希 , 湯 涵智 , モンフレ

–9月11日 .

68

2021日本語版_8（最終）.indd 68

2021/08/19 0:54

[34]	トープラサートポン カシディット , 林早阳 , 李宗

of Graphene Sensor Functionalized with Pt
Nanoparticles by Molecular Dynamics anddemonstration of oxide-semiconductor/(Si, SiGe,

Grand Canonical Monte Carlo Simulations withGe) bilayer tunneling field effect transistor with

Re a c t ive Fo r c e F ie l d , ” 2 0 2 0 I nternational

type-II energy band alignment,” 電子情報通信学

Conference on Solid State Devices and Materials

会 SDM 研究会 , オンライン開催，2020年8月6–7日(SSDM), H-7-06, Web Conference, Sep.30, 2020.

竹 中 充,[2] T. Kato, T. Tanaka, T. Yajima, and K. Uchida[35]	名幸 瑛心 , トープラサートポン カシディット , 中“ E x p e r i m e n t a l E v i d e n c e f o r Te m p e r a t u r e

根 了昌 , 王 澤宇 , 宮武 悠人 , 竹中 充 , 高木 信

Dependence of Adsorbate-induced Scattering in

一, “ニューロモルフィック応用に向けた

Metal Nanosheets and Its Implication to Gas

Hf0.5Zr0.5O2/Si FeFET を用いたリザバーコン

Sensing Applications,” 2020 International

ピューティング ,” 電子情報通信学会 SDM 研究会 ,Conference on Solid State Devices and Materials

オンライン開催，2020年8月6–7日（招待講演）.

(SSDM), H-7-01, Web Conference, Sep.30, 2020.

[36]	竹中 充 , “ シリコンプラットフォームを用いた光[3] K
 . Tatehora, Y. Shiiki, S. Nakagawa, T. Tanaka,

変調器の展望 ,” 光ネットワーク産業・技術研究会

K. Uchida, and H. Ishikuro, “A Wide Range and第1回公開討論会，住友電工赤坂本社 , 2020年5月

High Accuracy Sensor Interface with Switching

18日（招待講演）

Regulator for Coin-Cell Powered Tiny Wirelesss

研究報告（招待講演）.

4-4
第4章

高 木 信 一 , “Proposal and恩,

Sensor Node,” IEEE ISCAS, Seville, Spain,

内田研究室

Oct.11-14 (2020)[4] ( I n v i t e d ) K . Uc h i d a , “ N a n o s c a l e T h e r m a l

研究論文

Management for Low-energy Integrated[1] T
 . Tanaka, T. Yajima, and K. Uchida, “Impact ofElectronics in the Internet-of-Things Era,”

defects in self-assembled monolayer on humidity

Nanotechnology for a Sustainable Future, Waterloo

sensing by molecular functionalized transistors,”

Institute for Nanotechnology, Online via WebEx,

Jpn. J. Appl. Phys., 59, SIIE04, April 13, 2020.

Nov. 19-20 (2020).

doi: 10.35848/1347-4065/ab80dc (selected as
SPOTLIGHT paper)

シンポジウム・研究会・大会等発表[2] R. Toyoshima, T. Tanaka, T. Kato, K. Uchida, and[1] 田 中貴久，矢嶋赳彬，内田建，「原子スケールで

H. Kondoh, “In situ XPS analysis of a Pt thin-

SiO2/Si 界面の電子フォノン散乱を考慮した Si ナ

film sensor for highly sensitive H2 detection,”

ノワイヤ中の移動度計算」，第81回応用物理学会

Chem. Commun., 56, 10147-10150, Jul 21, 2020,

秋季学術講演会 (2020 オンライン開催 ) ，13.1 Si

doi: 10.1039/D0CC04030D

系基礎物性・表面界面・シミュレーション，10p-[3] T. Kato, T. Tanaka, T. Yajima, K. Uchida,Z09-19，2020年9月10日 .

“Temperature dependence of resistivity increases[2] 加 藤太朗，田中貴久，矢嶋赳彬，内田建，「金属induced by thiols adsorption in gold

ナノシートへの分子吸着によるキャリア移動度変

nanosheets,” Jpn. J. Appl. Phys., 60, SBBH13,

化の解析」，第81回応用物理学会秋季学術講演会

February 3, 2021 (7 pages). doi: 10.35848/1347-(2020 オンライン開催 ) ，9.2 ナノ粒子・ナノワイ

4065/abd6de

ヤ・ナノシート，10p-Z26-1，2020年9月10日 .
[3] ( 招待講演 ) 内田建，田中貴久，「時間的・空間的

国際会議論文に局在化したナノ熱による機能性電子デバイスの[1] T
 . Tanaka, T. Yajima, and K. Uchida “Modeling創製」，第81回応用物理学会秋季学術講演会 (202069

2021日本語版_8（最終）.indd 69

2021/08/19 0:54

オンライン開催 ) ，T18 フォノンエンジニアリン

reflection and temperature changes after blood

グの最前線，10p-Z13-1，2020年9月10日．

occlusion using a wearable device", Scientific[4] 田中貴久，内田建，「酸素吸着による Pt 薄膜抵抗

Reports, vol. 10, 2020. [DOI: 10.1038/s41598-

率変化の原子論的解析」，第68回応用物理学会春
第4章

4-4

020-68152-6]

研究報告

季学術講演会（2021 Zoom オンライン開催），13.1［4］Yan Wang, Sunghoon Lee, Tomoyuki Yokota,

Si 系基礎物性・表面界面・シミュレーション，16p-

Haoyang Wang, Zhi Jiang, Jiabin Wang, Mari

Z225-7，2021年3月16日．

Ko i z u m i , a n d Ta k a o S o m e y a , " A d u r a b l e[5] 濱 中悠輔，田中貴久，内田建，「二電極間イオン

nanomesh on-skin strain gauge for natural skin

液体の電気化学測定による水素とアセトンの選択

motion monitoring with minimum mechanical的検知」，第68回応用物理学会春季学術講演会

constraints", Science Advances, vol. 6, 2020.

（2021 Zoom オンライン開催），12.3 機能材料・萌[DOI: 10.1126/sciadv.abb7043]

芽的デバイス，17a-Z24-6，2021年3月17日．
[6] 松
 村 美 貴 也， 田 中 貴 久， 内 田 建，「PtOx/ZnO［5］Dongmin Kim, Tomoyuki Yokota, Toshiki Suzuki,
Sunghoon Lee, Taeseong Woo, Wakako Yukita,

ショットキー接合の DLTS による界面欠陥の評価」，

Mari Koizumi, Yutaro Tachibana, Hiromu Yawo,

第68回応用物理学会春季学術講演会（2021 Zoom

Hiroshi Onodera, Masaki Sekino, and Takao

オンライン開催），6.3 酸化物エレクトロニクス，

Someya, "Ultraflexible organic light-emitting

16p-Z33-3，2021年3月16日．

diodes for optogenetic nerve stimulation",[7] 加 藤太朗，田中貴久，内田建，「Au ナノシートを

Pr o c e e d i n g s o f t h e N a t i o n a l Ac a d e m y o f

用いた硫化水素センサの創出」，第68回応用物理

Sciences of the United States of America, vol.

学会春季学術講演会（2021 Zoom オンライン開催），

117 (35), pp. 21138-21146, 2020. [DOI: 10.1073/

9.2 ナノ粒子・ナノワイヤ・ナノシート，17p-Z18-

pnas.2007395117]

11，2021年3月17日．

［6］Fei Qin, Wen Wang, Lulu Sun, Xueshi Jiang, Lin
Hu, Sixing Xiong, Tiefeng Liu, Xinyun Dong,

染谷研究室

Jing Li, Youyu Jiang, Jianhui Hou, Kenjiro
Fukuda, Takao Someya, and Yinhua Zhou,

研究論文"Robust metal ion-chelated polymer interfacial［1］Kenjiro Fukuda, Kilho Yu, and Takao Someya,layer for ultraflexible non-fullerene organic solar"The Future of Flexible Organic Solar Cells",

cells", Nature Communications, vol. 11, 2020.

Advanced Energy Materials, vol. 10 (2), 2020.

[DOI: 10.1038/s41467-020-18373-0][DOI: 10.1002/aenm.202000765]［7］R y o t a r o M a t s u k a w a , A k i h i t o M i y a m o t o ,［2］C hihiro Okutani, Tomoyuki Yokota, Ryotaro

Tomoyuki Yokota, and Takao Someya, "Skin

Matsukawa, and Takao Someya, "Suppressing

Impedance Measurements with Nanomesh

the negative temperature coefficient effect ofElectrodes for Monitoring Skin Hydration",

resistance in polymer composites with positive

Advanced Healthcare Materials, vol. 9 (22),temperature coefficients of resistance by coating2020. [DOI: 10.1002/adhm.202001322]

with parylene", Journal of Materials Chemistry［8］Jiabin Wang, Sunghoon Lee, Tomoyuki Yokota,

C, vol. 8, pp. 7304-7308, 2020. [DOI: 10.1039/

Yasutoshi Jimbo, Yan Wang, Md Osman Goni

D0TC00702A]

Nayeem, Masaya Nishinaka, and Takao Someya,［3］Jian Gu, Yoko Tomioka, Koichi Kida, Yingyi Xiao,"Nanomesh Organic Electrochemical Transistor

Itsuro Saito, Mutsumi Okazaki, Takao Someya,

for Comfortable On-Skin Electrodes with Local

and Masaki Sekino, "Measurement of optical

Amplifying Function", American Chemical

70

2021日本語版_8（最終）.indd 70

2021/08/19 0:54

Society, vol. 2, pp. 3601–3609, 2020. [DOI:
10.1021/acsaelm.0c00668][DOI: 10.1088/1361-6463/abc585]［14］Binghao Wang, Alberto Scaccabarozzi, Haoyang

Hassani, Tomoyuki Yokota, Md Osman Goni

Nugraha, Yuanbao Lin, Yuliar Firdaus, Yan

Nayeem, Yan Wang, Raz Leib, Gordon Cheng,Wang, Sunghoon Lee, Tomoyuki Yokota,

D a v i d W. F r a n k l i n , a n d Ta k a o S o m e y a ,Thomas D Anthopoulos, and Takao Someya,"Nanomesh pressure sensor for monitoring"Molecular Doping of Near-Infrared Organic

finger manipulation without sensory

Pho t o d e t e c t o r s f o r Pho t o p l eth ysm ograminterference", Science, vol. 370, pp. 966-970,

Sensors", Journal of Materials Chemistry C,

2020. [DOI: 10.1126/science.abc9735]

2020. [DOI: 10.1039/D0TC05549B]［10］Z hi Jiang, Kilho Yu, Haoyang Wang, Steven［15］C hunya Wang, Tomoyuki Yokota, and Takao

Rich, Tomoyuki Yokota, Kenjiro Fukuda, andSomeya, "Natural Biopolymer-Based

Takao Someya, "Ultraflexible Integrated

Biocompatible Conductors for Stretchable

Organic Electronics for Ultrasensitive

Bioelectronics", Chemical Reviews, 2020.

Photodetection", Advanced Materials[DOI: 10.1021/acs.chemrev.0c00897]

Technologies, vol. 6 (1), 2020. [DOI: 10.1002/
admt.202000956]［16］Yasutoshi Jimbo, Wonryung Lee, Masaya
Nishinaka, Tomoyuki Yokota, and Takao［11］M asaya Nishinaka, Hiroaki Jinno, Yasutoshi

Someya, "Effect of ionic conduction underJimbo, Sunghoon Lee, Jiabin Wang , Wonryungd i e l e c t r i c b a r r i e r s o n P E D O T: P S S

Lee, Tomoyuki Yokota, and Takao Someya,electrochemical interfaces", The Japan Society" H i g h ‐ Tr a n s c o n d u c t a n c e O r g a n i cof Applied Physics, 2020. [DOI:

Electrochemical Transistor Fabricated on Ultra

10.35848/1882-0786/abe165]‐ Thin Films Using Spray Coating", Small［17］Tomoyuki Yokota, Kenjiro Fukuda, and Takao

Structures, 2020. [DOI: doi.org/10.1002/

Someya, "Recent Progress of Flexible Image

sstr.202000088]

Sensors for Biomedical Applications",［12］Hiroaki Jinno, Tomoyuki Yokota, Mari Koizumi,
Wakako Yukita, Masahiko Saito, Itaru Osaka,

4-4

研究報告

Wa n g , M a r i K o i z u m i , M o h a m a d I n s a n

第4章［9］S unghoon Lee, Sae Franklin, Faezeh Arab

Advanced Materials, 2020. [DOI: 10.1002/
adma.202004416]

Kenjiro Fukuda, and Takao Someya, "Self-［18］J ae Joon Kim, Yan Wang, Haoyang Wang,p owe re d, u l traf l e x ibl e p h o t o n ic s k in f o rSunghoon Lee, Tomoyuki Yokota, and Takaocontinuous bio-signal detection via air-Someya, "Skin Electronics: Next ‐ Generation

operation-stable polymer light-emitting

Device Platform for Virtual and Augmented

d i o d e s " , N a t u r e Po r t f o l i o , 2 0 2 0 . [ D O I :Reality", Advanced Functional Materials, 2020.

10.21203/rs.3.rs-117283/v1][DOI: 10.1002/adfm.202009602]［13］M ohammad Javad Mirshojaeian Hosseini, Elisa
Donati, Tomoyuki Yokota, Sunghoon Lee,

国際会議論文Giacomo Indiveri, Takao Someya, and Robert［1］(Oral) Md Osman Goni Nayeem, Sunghoon Lee,A Nawrocki, "Organic Electronics Axon-Hillock

To m o y u k i Yo k o t a , a n d Ta k a o S o m e y a ,Neuromorphic Circuit: Towards Biologically"Enhanced Acoustic Sensitivity of PiezoelectricCompatible, And Physically Flexible Integrate-

Sensors with Ultrathin Porous Substrates ",And-Fire Spiking Neural Networks", Journal of

2 0 2 0 M R S V i r t u a l S p r i n g / Fa l l M e e t i n g

Physics D: Applied Physics, vol. 54, 2020.

Symposium Sessions (Spring), WEB, November

71

2021日本語版_8（最終）.indd 71

2021/08/19 0:54

21, 2020.

第4章

4-4

Sessions (Spring), WEB, November 29, 2020.

［2］(Oral) Ruiyuan Liu, Zhong Lin Wang, and Takao［10］( INVITED) Mohammad Javad Mirshojaeian

Someya, "Flexible Self-Powered Systems Based

Hosseini, Elisa Donati, Tomoyuki Yokota,

on Functional Polymers", 2020 MRS Virtual

Sunghoon Lee, Giacomo Indiveri, Takao

Spring/Fall Meeting Symposium Sessions

Someya, and Robert A. Nawrocki, "Physically(Spring), WEB, November 21, 2020.

Flexible and Biological Compatible

研究報告［3］(Oral) Ruiyuan Liu, Masahito Takakuwa, Kenjiro

Demonstration of an Organic Electronics

Fukuda, and Takao Someya, "Efficient Ultra-

Axon-Hillock Neural Circuit ", 2020 MRS

Flexible Photo-Charging Systems for

V i r t u a l S p r i n g / Fa l l M e e t i n g Sy m p o s i u m

Simultaneous Solar Energy Conversion and

Sessions (Fall), WEB, December 1, 2020.

S t o r a g e " , 2 0 2 0 M R S V i r t u a l S p r i n g / Fa l l［11］(INVITED) Takao Someya, "Electronic skins for

Meeting Symposium Sessions (Spring), WEB,

medical and sports applications", IEN Center

November 21, 2020.

for Human-Centric Interfaces and Engineering［4］(Oral) Kenjiro Fukuda, Ruiyuan Liu, Zhi Jiang,
Kilho Yu, and Takao Someya, "Flexible Organic（Center for HCIE）Georgia Institute ofTechnology, WEB, March 23, 2021.

Solar Cells and Integrated Systems for Wearable
Electronics", 2020 MRS Virtual Spring/Fall

シンポジウム・研究会・大会等発表

Meeting Symposium Sessions (Fall), WEB,［1］（招待講演）染谷隆夫 , " テクノロジーの発展，そNovember 21, 2020.
［5］( Oral) Masahito Takakuwa, Kenjiro Fukuda,

して社会危機の中で変わる社会と医療（未来につなぐ）", 第119回日本皮膚科学会総会公開講座 特

S h i n j i r o U m e z u , a n d Ta k a o S o m e y a ,別招聘シンポジウム , Web, 2020年6月6日 .

"Developing of Ultraflexible Organic［2］
（招待講演）横田知之 , " 皮膚密着型ウェアラブル

Photovoltaics with Reduced Angular

センサの開発とヘルスケアロボットへの応用 ", 第Dependence", 2020 MRS Virtual Spring/Fall

81回 WIN 定例講演会・第36回人間情報学会講演

Meeting Symposium Sessions (Fall), WEB,会 , Web, 2020年9月4日 .

November 21, 2020.
［6］( Oral) Tomoyuki Yokota and Takao Someya,"Conformable Imager for Biometric Data［3］（招待講演）染谷隆夫 , " スキンエレクトロニクス
による生体情報計測 ", R フォーラム2020, 大手町
三井ホール , 2020年12月3日 .

Measurement", 2020 MRS Virtual Spring/Fall［4］
（依頼講演）染谷隆夫 , " スーパーバイオイメー

Meeting Symposium Sessions (Fall), WEB,

ジャーの開発 ", ACCEL シンポジウム , Web, 2021

November 21, 2020.

年3月5日 .

［7］(INVITED) Kenjiro Fukuda, Tomoyuki Yokota,［5］
（招待講演）染谷隆夫 , "" 江崎玲於奈賞受賞講演 ｢Zhi Jiang, Sunghoon Lee, Wenchao Huang,

ウェアラブル伸縮性デバイスとエレクトロニクス

Hyunjae Lee, and Takao Someya, "Ultra-Thin

実装｣ ", 第35回エレクトロニクス実装学会

Organic Photovoltaics and Sensors for Wearable

講演大会 , Web, 2021年3月19日 .

春季

S e n s o r s " , 2 0 2 0 M R S V i r t u a l S p r i n g / Fa l l
Meeting Symposium Sessions (Spring), WEB,
November 28, 2020.
［9］( Oral) Tomoyuki Yokota and Takao Someya,"Conformable Organic Photonic Systems ", 2020
MRS Virtual Spring/Fall Meeting Symposium

72

2021日本語版_8（最終）.indd 72

2021/08/19 0:54

Microelectronic Test Structures （ICMTS）,

三田研究室

Online event,（2020.05.18）.
[2]	Norihiro Miyazawa, Naoto Usami, Haibin Wang,

学会誌
Makoto Ishida, Junji, Yumoto, and Makoto

Akio Higo, “Coaxial Circular Test Structure

Kuwata-Gonokami*,”Tunable third harmonic

Applicable to both Ohmic and Schottky

generation in the vacuum ultraviolet region

Characteristics for ZnO/Si Heterojunctions

using dielectric nanomembranes”, APL Photon.

Assessment”, 2020 International Conference on

5（6）, 066103 （2020.06.01） doi:

Microelectronic Test Structures （ICMTS）,

10.1063/5.0008568【IF: 4.38, Featured Article】

Online event, Session 5.5（2020.05）.

[2]	Kuniaki Konishi, Daisuke Akai, Yoshio Mita,[3]	Naoto Usami, Etsuko Ota, Akio Higo, Takeshi

Makoto Ishida, Junji Yumoto, and Makoto

Mo m o s e a n d Yo s hio Mit a , “ Drop-in test

Kuwata-Gonokami*, “Circularly polarized

structure chip to visualize residual stress of Ru/

vacuum ultraviolet coherent light generation

Cu film grown by atomic layer deposition andusing a square lattice photonic crystal

supercritical fluid deposition”, 2020

nanomembrane”, Optica, Vol. 7, Issue 8, pp.

International Conference on Microelectronic

855-863, doi:10.1364/OPTICA.393816

Test Structures （ICMTS）, Online event,（2020.07.21）（IF: 13.94）

Session 6.2（2020.05）.

[3]	D. Decanini, Abdelmounaim Harouri, Yoshio
Mita, Beomjoon[4]	Ayako Mizushima, R Ranga Reddy, Kuniaki

Kim, Gilgueng Hwang, “3D

Konishi, Etsuko Ohta, Tomoya Ezawa, Akio

micro fractal pipettes for capillary based robotic

Higo, Makoto Kuwata-Gonokami, Yoshio Mita,liquid handling”, Review of Scientific“Assessment of Annealing Treatment for

Instruments, 91, 086104. doi:10.1063/5.0018456

Wrinckle-less SiO2 Membrane”, Design, Test,（2020.08.11）

Integration & Packaging of MEMS / MOEMS[4]	Y. Kamiya*, T.Miyoshi, H.Iwase, T.Inada,
A.Mizushima, Y.Mita, K.Shimazoe, H.Tanaka,

4-4

研究報告

Takaya Kubo, Hiroshi Segawa, Yoshio Mita and第4章[1]	Kuniaki Konishi, Daisuke Akai, Yoshio Mita,（DTIP 2020）, 15-26 June 2020, Virtual Event,（2020.06.23）

I.Kurachi, Y.Arai, “Development of a neutron[5]	Kei Misumi, Naoto Usami, Akio Higo, andimaging sensor using INTPIX4-SOI pixelated

Yoshio Mita, "Micro-scale Electrostatic Attach-silicon devices”, Nuclear Instruments anddetach Device for Micro Self-reconfigurable

Methods in Physics Research Section A:

M o d u l a r Ro b o t i c Sy s t e m " , D e s i g n , Te s t ,Accelerators, Spectrometers, Detectors andIntegration & Packaging of MEMS / MOEMSAssociated Equipment（NIMA）, 979, 164400,（DTIP 2020）, 15-26 June 2020, Virtual Event,doi:10.1016/j.nima.2020.164400（2020.11.01）（2020.06.19）[6]	Kuniaki Konishi, Daisuke Akai, Yoshio Mita,

査読付き国際学会

Makoto Ishida, Junji Yumoto, and Makoto[1]	Gilgueng Hwang, Christophe David, AlisierKuwata-Gonokami, “Circularly Polarized Third

Paris, Dominique Decanini, Ayako Mizushima,

Harmonic Generation in Vacuum Ultraviolet

and Yoshio Mita, “A Rapid, Reliable and Less-

Region Using Square Lattice Photonic Crystal

destructive On-chip Mass Measurement for 3D

Nanomembrane”, 14th International Congress

Composite Material Testing Microstructures”,

o n A r t i f i c i a l M a t e r i a l s f o r N o v e l Wa v e2020 International Conference on

Phenomena, Online（New York）, 28 Sep - 3

73

2021日本語版_8（最終）.indd 73

2021/08/19 0:54

ト会議

Oct 2020,（2020.9.28）[7]	Kenji Suzuki, Yuta Nakayama, Naoki Shimizu,
Ta k a s h i M i z u n o , Yo s h i o M i t a , Ta k e s h i
Yoshimura, “Supersensitive Ultrasound Probes
第4章

4-4

for Medical Imaging by Piezoelectric MEMS
w i t h C o m p l e m e n t e d Tr a n s m i t t i n g a n d

研究報告

Re c e i v i n g Tr a n s d u c e r s ” , T h e 2 0 2 0 I E E EInternational Ultrasonics Symposium （IUS
2020）, online.（2020.10）[8]	Taku Tsuchiya, Yuki Okamoto, Frédéric Marty,
Ayako Mizushima, Agnès Tixier-Mita, Olivier
Français, Bruno Le Pioufle, and Yoshio Mita,
Two-Dimensionally Arrayed Double-Layer
Electrode Device Which Enables Reliable andHigh-Thoroughput Electrortation, The 34th
IEEE International Conference on Micro
Electro Mechanical Systems（MEMS 2021）, 2529 Jan 2021（2021.01.26）
その他の講演・シンポジウム[1]	岡本 有貴，江澤 智也 ，肥後 昭男 ，三田 吉郎「Coulter 計測のためのディプリーション型トラ
ンジスタ集積マイクロ流路」第37回センサ・マ
イ ク ロ マ シ ン と シ ス テ ム の シ ン ポ ジ ウ ム，（2020.10.28）[2]	宮澤 騎宏，宇佐美 尚人 ，王 海濱 ，久保 貴哉 ，
瀬川 浩司 ，三田 吉郎 ，肥後 昭男「ZnO/Si ヘ
テロ界面特性評価のための同心円型マイクロ電極構造の提案」，第37回センサ・マイクロマシンとシステムのシンポジウム，online，（2020.10.28）[3]	【 基 調 講 演 】Yoshio Mita, “Innovative researchthrough CMOS-MEMS open platform withyoung generation （Keynote talk）”, VANJ
Conference 2020 online, 28-29 Nov 2020
（2020.11.28）[4]	【招待講演】. 三田 吉郎「ナノテク PF 東京大学
拠点による新時代微小電子機械デバイス研究開
発へのいざない」第3回

RC287「 新時代の電子デバイスと電子機器における信頼性設計評価と熱設計に関する研究分科会 」実験・計測 WG・12月22日（火）10時00分～＠ Webex によるリモー

74

2021日本語版_8（最終）.indd 74

2021/08/19 0:54

4.5

特許，受賞等

黒田・小菅研究室

3.

Pr o f. M a s a h i r o Fu j i t a : Ro u t i n g w i t h C e l l

受賞

M o v e m e n t i n 2 0 2 0 I C CA D CA D c o n t e s t ,K. Ando, K. Shiba, K. Akatsuka, C. Cheng, T.
Best Student Paper Award, Nov. 2020.

Honorable mention (4th place): 2020-11-2
4.

Student Author Award for ASP-DAC: 2021-1-20

受賞[1] Chihiro Matsui, Ken Takeuchi, IEEE COOL Chips

Ding Yi:

情 報 処 理 学 会 SLDM Excellent

presentation award: 2021-1-25

池田研究室

23 Best Poster Award, “ReRAM Cell Reliability

受賞

Variation Tolerated High-Speed Approximate

2020年12月8日

Storage for Machine Learning”, April 15, 2020.

究会若手優秀賞授賞[2] 松井千尋 , 竹内健 , 第32回コンピュータシステム・
シンポジウム（ComSys2020）最優秀ポスター発表

4-5

研究報告

5.

竹内研究室

Mingfei Yu: 電 子 情 報 通 信 学 会 VLD Excellent

第4章

Arakawa, M. Hamada, T. Kuroda：IEEE ICECS 2020

He-Teng Zhang, Advisor: Prof. Jie-Hong R. Jiang,

2020年ハードウェアセキュリティ研

中山亮平・池田誠 , 高機能暗号実現向けマルチペアリ
ング演算器の設計

賞，「ReRAM セルの信頼性ばらつきを許容する機械学習向け高速 Approximate ストレージ」，2020年
12月1日．

飯塚研究室
特許

中村研究室
特許

・浅見 幸司 , 飯塚 哲也 , ビャムバドルジ ゾルボー ``圧縮センシング回路向けキャリブレーション技術 ,''特願2020-76379, 米国出願番号17/211766.

[1] 中村宏，坂本龍一，鈴木悠太，有本和民，武部秀・飯塚 哲也 , 徐 祖楽 , 長田 将 , `` フラクショナル位相治，吉村拓馬，吉川憲昭，木下研作，「スモールセ同期回路および位相同期回路装置 ,'' 国際出願番号

ル基地局」，特願2020-117260，2020年7月7日出願．

PCT/JP2020/026776.

受賞

受賞[1] 鈴木悠太：情報処理学会システム・アーキテクチャ

・ 令和2年度 優秀博士論文賞

研究会 , 若手奨励賞 , 2020年7月

Z olboo Byambadorj, ``Analysis and Calibration
Techniques of Modulated Wideband Converter for

藤田研究室
受賞
1.
2.

High-Precision Sub-Nyquist Sampling System,''
2021年3月 .
・ 令和2年度 優秀修士論文賞

Yukio Miyasaka: 2020 IWLS programming contest

長田将 , ``Low-Phase-Noise and Low-Spur(1st place): 2020-8-28

Fractional-N Frequency Synthesizers Employing

Yukio Miyasaka, Xinpei Zhang, Mingfei Yu,

Harmonic-Mixer-Based Feedback,'' 2021年3月 .

Qingyang Yi, Advisor: Prof. Masahiro Fujita:

・ 第10回 d.lab-VDEC デザインアワード 優秀賞

X-value Equivalence Checking and Benchmark

長田 将 , `` 低位相雑音かつ低スプリアストーンを達Suite in 2020 ICCAD CAD contest, Honorable

成する高調波ミキサを用いた二重フィードバック型

mention (4th place): 2020-11-2

フラクショナル N 位相同期回路 ,'' 2020年9月 .

75

2021日本語版_8（最終）.indd 75

2021/08/19 0:54

・ 第10回 d.lab-VDEC デザインアワード 優秀賞

年月日：2020年12月4日

小島 尚輝 , `` スタンダードセルを用いて自動合成可能な逐次比較型 A/D 変換器 ,'' 2020年9月 .

国際特許
題目：三次元アレイ装置

第4章

4-5

平本・小林研究室

研究報告

特許

発明者・発案者名：小林正治，Jixuan Wu，平本俊郎
番号（出願番号 / 公開番号）：PCT/JP2021/013511
年月日：2021年3月30日

国際特許
題目：A monolithic 3D integration of RRAM array withoxide semiconductor FET for in-memory computing in受賞

quantized neural network AI applications

氏名：小林（正）研 准教授 小林正治

発明者・発案者名：Masaharu Kobayashi, Jixuan Wu,

受賞名（機関・団体名）：文部科学省若手科学者賞

Toshiro Hiramoto

授与機関・団体：文部科学省

番号（出願番号 / 公開番号）：US63/007582

受賞対象の研究題目：次世代強誘電体による革新的ト

年月日：2020年4月9日

ランジスタおよびメモリの研究
受賞年月日：2020年4月14日

国際特許
題目：不揮発性記憶装置及びその動作方法

氏名：小林（正）研 准教授 小林正治 , 大学院生（東京発明者・発案者名：小林正治，莫非，平本俊郎

大学生産技術研究所）Yusaku Tagawa, 大学院生（東京番 号（ 出 願 番 号 / 公 開 番 号 ）：台湾特許出願番号

大学生産技術研究所）Fei Mo, 助手（平本研）更屋拓

109119037

哉 , 平本研 教授 平本俊郎

年月日：2020年6月5日

受賞名（機関・団体名）：IEEE EDS Leo Esaki Award
授与機関・団体：IEEE Electron Device Society

国際特許

受 賞 対 象 の 研 究 題 目：Ferroelectric HfO2 Tunnel

題目：不揮発性記憶装置及びその動作方法

Junction Memory with High TER and Multi-level

発明者・発案者名：小林正治，莫非，平本俊郎

Operation Featuring Metal Replacement Process

番号（出願番号 / 公開番号）：PCT/JP2020/021963

受賞年月日：2020年12月14日

年月日：2020年6月3日
氏名：小林（正）研 大学院生（東京大学生産技術研究
国内特許所）Fei Mo,

題目：半導体装置

受賞名（機関・団体名）：応用物理学会講演奨励賞

発明者・発案者名：平本俊郎，更屋拓哉，竹内 潔，伊授与機関・団体：応用物理学会

藤一夫，高倉俊彦，福井宗利，鈴木慎一，末代知子，佐受 賞 対 象 の 研 究 題 目：Reliability characteristics of

藤克己

Ferroelectric-HfO2 capacitor with IGZO capping for

番号（出願番号 / 公開番号）：特願2020-202329

non-volatile memory application

年月日：2020年12月4日

受賞年月日：2021年3月16日

国内特許

氏名：莫非 博士課程学生

題目：不揮発性記憶装置

受賞名（機関・団体名）：優秀博士論文賞

発明者・発案者名：小林正治，莫非，平本俊郎

授与機関・団体：電気系工学専攻

番号（出願番号 / 公開番号）：特願2020-202180

受賞対象の研究題目：Ferroelectric-HfO2-based non-

76

2021日本語版_8（最終）.indd 76

2021/08/19 0:54

volatile memories for high density and low power

受賞

applications[1] Md Osman Goni Nayeem, “Enhanced Acoustic

受賞年月日：2021年3月22日

Sensitivity of Piezoelectric Sensors with Ultrathin
Porous Substrates”, Best Presenter, 2020 MRS

氏名：Chengji Jin 博士課程学生

Spring/Fall Meeting & Exhibit, 2020年12月14日 .

第4章

受賞名（機関・団体名）：優秀博士論文賞

4-5［2］横 田知之 , 第3回日本オープンイノベーション大賞：科学技術政策担当大臣賞 ,「生体認証とバイタ

受賞対象の研究題目：Study on Ferroelectric-FET with

ルサインの同時計測が可能なシート型イメージセ

Steep Subthreshold Slope for Low

ンサの開発」, 内閣府 , 2021年2月17日 .

研究報告

授与機関・団体：電気系工学専攻

Power LSI Applications
受賞年月日：2021年3月22日

三田研究室

高木研究室

受賞
外部団体よりの学術受賞

受賞等[1] 第48回応用物理学会講演奨励賞 , 李宗恩[2] 第44回学校法人東京電機大学学術振興基金・丹羽保次郎記念論文賞 , 柯夢南[3] 第 19 回 IEEE EDS Japan Joint Chapter Student
Award, 名幸瑛心[1] 優秀ポスター発表賞：岡本 有貴，江澤 智也 ，肥後 昭男 ，三田 吉郎「Coulter 計測のためのディプリーション型トランジスタ集積マイクロ流路」
第37回センサ・マイクロマシンとシステムのシン
ポジウム，最優秀ポスター発表受賞（2020/10/28）[4] 第 19 回 IEEE EDS Japan Joint Chapter Student
Award, 隅田圭

竹中研究室
受賞等
[1] 東京大学総長表彰「オンライン授業・ハイブリッ
ド授業のグッドプラクティス」竹中充[2] 第23回 電子情報通信学会エレクトロニクスソサ
イエティ賞 竹中充[3]

工学系研究科長賞（修士論文）大野修平[4]

電気系工学専攻優秀修士論文賞

大野修平

[5]

電気系工学専攻優秀修士論文賞

宮武悠人

染谷研究室
特許
[1] 染谷隆夫 , 李成薫 , 横田知之 , ナイーム エムディー
オスマン ゴニ , 王燕 , ファエツェ アラブ ハッサニ ,「薄膜型圧力センサ」, 特願2020-148167, 2020年9月3日出願 .

77

2021日本語版_8（最終）.indd 77

2021/08/19 0:54

Appendix
A.1

CADソフトウェアの整備

1996年度から整備を行っている CAD ソフトウエアとなっており，全国の国・公・私立大学・高専においは , 2021年度は表 A.1.1に示すツール群を全国の大学にて教育・研究目的に限り利用できるようになっている．

提供している . CAD ソフトウエアの利用は , 図 A.1.1に東京大学 VDEC 活動を通したVDEC のCAD の利用，

示す全国地域拠点校10箇所にライセンスサーバを設置

および「Appendix A.2 」のチップ試作の利用のためにし，全国各大学の利用者が手許の計算機にインストー

は，あらかじめユーザ登録が必要となっている．

ルした CAD ソフトウエアを，最寄のライセンスサー

図 A.1.2 は (a)VDEC 活動を利用する登録教員数 (b)A-1

バにおいて認証を行うことで，ネットワークを利用しVDEC 活動を利用する大学・高専数 (c)VDEC CADAppendix

た運用形態となっている．ライセンス数は CAD の項目

ツールの使用登録研究室数 (d) 全 CAD ツールライセ

ごとに100 から1000 程度のフローティングライセンス

ンスの使用登録数を示している．

表 A.1.1 導入された CAD システム
名称

用途

メーカ

Cadence 社設計システム

VerilogHDL/VHDL ベースの入力，シミュレーショ

Cadence Design Systems, Inc.

ン，論理合成，テスト生成，マクロセルを含むセル
ベースの配置配線とバックアノテーション，会話型の回路図およびマスクレイアウト入力，アナログ機
能・回路シミュレーション，設計検証，回路抽出
Synopsys 社設計システム

VerilogHDL/VHDL シミュレーション，論理合成，テ Synopsys, Inc.
スト生成．マクロセルを含むセルベースの配置配線
設計とバックアノテーション , 回路シミュレーショ
ン , デバイスシミュレーション

Mentor 社設計ツール

レイアウトのデザインルールチェック及び検証

Mentor Graphics Co. Ltd.

Silvaco 社設計ツール

高速回路シミュレーション

SilvacoADS/Golden Gate

通信機器や関連デバイスなどの高周波回路 / システ

Keysight Technologies

ムの設計，検証Bach

BachC 言語での設計

Sharp

LAVIS

レイアウト表示プラットフォーム

TOOL

図 A.1.1

全国地域拠点78

2021日本語版_8（最終）.indd 78

2021/08/19 0:54

A-1
Fig(c)

Fig(b)

Fig(d)

AppendixFig(a)

図 A.1.2

79

2021日本語版_8（最終）.indd 79

2021/08/19 0:54

A.2

基盤設計研究部門におけるチップ試作支援の実施状況

VLSI チ ッ プ 試 作 支 援 に 関 し て は , 平 成6，7年 度（1994，1995年度）のパイロットプロジェクトでは，ファウンドリは NEL 社の CMOS0.5μ m（当該プロセスは
その後日立北海セミコンダクタ社に継続）1社であったが，平成8年度（1996年度）の VDEC 発足後，日本モ
トローラ社の CMOS1.2μ m（平成11年度からは，オン・セミコンダクターにて継続）が協力を開始し，平
成9年度からはローム社の CMOS0.6μ m が加わった．
さらに平成10年度には日立製作所の CMOS0.35μ m，A-2

平成11年度にはローム社0.35μ m がそれぞれ加わった．

Appendixm の試作を行った．平成13年度から，日立製作所のまた，IP 開発プロジェクトの一環として STARC0.13μCMOS0.18μ m のサービスを実施している．平成14年(a) 設計チップ品種数

度 は， 広 島 大 学 岩 田 先 生 の 主 導 の 下 に，VDEC とMOSIS の協力による試作サービスを試行的に実施した．
これは，TSMC，IBM といった海外のファブを MOSIS
を経由することで格安で提供するものである．さらに，
東京大学柴田先生主導の元に，NEC 化合物デバイス株
式会社によるバイポーラ LSI の試作サービスも行った．
平成16年からテスト試作として沖電気 CMOS SOI 0.15
μ m プロセスおよび ASPLA 90nm プロセスの試作を開始し，90nm 試作については平成17年度より通常の試作として公募の形で運用．平成18年度からはローム社0.18
μ m の 試 作 を 開 始 し， 日 立 製 作 所 0.25 μmSiGeBiCMOS のテスト試作を実施した．平成19年度で終了した90nmCMOS の後継の先端プロセスの検討(b) 設計チップ面積を平成19年度から開始し，平成20年度に eShuttle 社の65nm CMOS による試作を開始した．さらに経済産業
省 -STARC のプロジェクト「次世代半導体回路アーキ
テクチャ実用化支援事業」の一環として，ルネサスエ
レクトロニクス社の40nm CMOS による試作も開始した．一方で平成23年9月試作をもって CMOS1.2μ m を終了することとなったほか，平成24年度をもってルネ
サスエレクトロニクス社の40nm CMOS 試作が終了，平 成25年8月 シ ャ ト ル を も っ て eShuttle 社 の65nm
CMOS 試作が終了した．CMOS1.2μ m の後継として，
オンセミー三洋半導体製造社の協力により平成24年10月に CMOS0.8μ m のテスト試作を実施し，平成25年度から定常試作として継続している．最先端試作としては，平成25年度からフランス CMP を介して ST マイ
クロ社 FD-SOI 28nm CMOS 試作を開始．また，平成27年度から定常試作として，ルネサスエレクトロニク(c) 規格化した設計チップ面積
図 A.2.1

チップ試作数・面積推移

80

2021日本語版_8（最終）.indd 80

2021/08/19 0:54

ス社 SOTB 65nm CMOS 試作を開始．また平成28年度にリコー電子デバイス株式会社による CMOS 0.6um 高耐圧試作の検討および，三重富士通株式会社によるCMOS 40nm 試作の検討を開始した．令和2年度にはドイツ IHP 社との協定により BiCMOS0.18μ m 試作の検討を開始した．
図 A.2.1（a）は設計されたチップ品種数を示す．図中の棒グラフは，試作品種数の順調な増加を表しており，VLSI 試作研究・教育に直接的に係わった学生数を表しているものと考えられることから，研究・教育効
たチップの品種数は，平成14年度に減少しているが，これは ROHM 社の0.6um プロセスを終了したことによる

図 A.2.2

VDEC チップ試作参加教員数・大学数の推移とその累計

Appendix

果が劇的に向上していることが想像される．試作されA-2現象が考えられる．またそれ以降ほぼ400品種程度で推移しているが，その中でより微細なプロセスへ試作の中心が推移していることが読み取れる．また平成18年度に0.35μ m が終了し，平成19年度以降0.18μ m への移行したことにより，試作数が130品種程度減少し，さらに平成19年度に ASPLA 90nmCMOS 試作が終了し，
eShuttle 65nmCMOS への移行に伴う試作数の減少がみられる．
この減少傾向は試作面積においてさらに顕著で，試作プロセスの微細化進展に伴い，集積度が向上することも重なり，試作面積が大幅に減少する結果となっている．図 A.2.1（b）に設計されたチップ面積を示す．一方設計量の指標として，図 A.2.1（c）に試作面積をそれぞれの試作プロセスにおける特性寸法で規格化した，規格化試作面積の傾向も併せて示す．こちらはまだ増加し続けていることから，プロセスの微細化に伴うチッ
プ当たりおよび面積当たりの設計工数の増大が試作数，試作面積の減少主要因になっていることが考えられる．
また，図 A.2.2にこれまでに試作に参加した教員数，
大学数の推移およびその累計を示す．また，チップ試作に必要な設計規則などの，試作会社固有の機密情報にアクセスするための「機密保持契約」締結教員数は，ルネサスの65nm プロセスが89名，ロームの0.18um プ
ロセスが279名，オンセミ三洋 0.8um プロセスが49名となっている．
2020年度は，表 A.2.1に示す日程でチップ試作を行った．チップ試作の参加者・試作の内容は，付録のチップ試作報告を参照されたい．

81

2021日本語版_8（最終）.indd 81

2021/08/19 0:54

表 A.2.1

2020年度チップ試作日程○ oCMOS 0.8um( オンセミコンダクター三洋半導体製造 )試作申込締切設計締切

納品・試作完了

2020年度第1回 2020/7/6

2020/9/28

2020/12/17

2020年度第2回 2021/1/12

2021/3/29

2021/6/28（予定）○ CMOS 0.18um( ローム )試作申込締切

A-2

設計締切

納品・試作完了

2020年度第1回（2020年7月試作） 2020/3/16

2020/6/8

2020/10/6

2020年度第2回（2020年9月試作） 2020/6/15

2020/9/7

2020/12/8

2020年度第3回（2020年11月試作） 2020/8/3

2020/10/26

2021/2/2

2020年度第4回（2021年3月試作） 2020/11/30

2021/2/22

2021/6/4

Appendix○ SOTB 65nm CMOS
試作申込締切設計締切

納品・試作完了

2020年度第1回（2020年8月試作） 2020/8/3

2020/8/24

2021/2/16

2020年度第2回（2021年3月試作） 2021/1/25

2021/3/8

2021/9（予定）82

2021日本語版_8（最終）.indd 82

2021/08/19 0:54

A.3 セミナー
LSI 設計技術の向上にはセミナーは欠くことができ応し，大規模な CAD 技術セミナー開催の仕組みの整ない存在である．令和2年度にも，CAD 利用のための備を行ってきた．CAD 利用のための技術セミナーで技術セミナー，社会人のためのリフレッシュセミナー，

は，VDEC で使用可能な Cadence，Synopsys，Keysight

若手教官・学生のためのデザイナーズフォーラム等のなど CAD ベンダーのそれぞれの CAD ツールの操作方セミナー，フォーラムを企画，実施した．ただし，コ法等を各ツールベンダーから講師を派遣していただき

ロナ感染拡大防止を鑑み，すべてのイベントはオンラ

講習を行っている． 東大 VDEC がメイン会場として開イン開催となった．

催し，VDEC 拠点校にストリーミング配信をする．年
度内2回開催し，それぞれ，数日間の講習会となる．一つのツールは1日や二日間となっている．教員・学生は

A.3.1 VDEC ユーザ向け CAD セミナー

本講習会を通して最新版 CAD ツールの使用方法やく，これは CAD 技術セミナーに対する需要が依然と

VDEC ライブラリを用いた VLSI 設計フローを修得しして大きなことを表しており，VDEC はこの状況に対ている．

表 A.3.1

A-3
Appendix

CAD 技術セミナーへの参加要望は常に非常に大き令和1年度 CAD 技術セミナー開催状況

第1回 CAD 講習会
日程

講習会

場所

参加人数

8/11

Keysight Empro

オンライン

14

8/19, 19

Synopsys IC Compiler-II

オンライン

27

8/25

Synopsys IC Validator

オンライン

19

8/27, 28

Cadence Virtuoso Schematic, Layout

オンライン

74

9/1

Synopsys Custom Designer

オンライン

18

9/4

Cadence Innovus

オンライン

24

第2回 CAD 講習会※令和2年第2回 CAD 講習会では，Formality, Design Compiler, ICC-II の講習会は時間限定公開
で on-demand となった．3/26に上記三種ツールの Q&A ライブミーティングを開催．

日程
3/18

講習会
Cadence Innovus

場所
オンライン

参加人数
35

3/19

Synopsys SiliconSmart

オンライン

16

3/24

Cadence SpectreRF

オンライン

50

3/25

Cadence Quantus

オンライン

34

3/26

Synopsys Q&A Meeting

オンライン

14

3/31までSynopsys Formality

On-demand95

3/31までSynopsys Design Compiler

On-demand

113

3/31までSynopsys IC Compiler-II

On-demand

114

83

2021日本語版_8（最終）.indd 83

2021/08/19 0:54

社会人・大学向けリフレッシュセミナー

成 10 年度に文部省専門教育課の支援のもとでスター

今年も集積回路産業に携わる職業人を対象にリフトしたが，今年度は（財）電気電子情報振興財団の協レッシュ教育として VLSI 設計に関する最新かつ高度力（共催）を得，また文部省高等教育局専門教育課，日の知識・技術の習得を目的として，社会人向けの「VLSI

本電子機械協会（EIAJ），システム LSI 開発支援セン設計リフレッシュセミナー」を拠点大学教官および企ター（VSAC），半導体理工学研究センター（STARC），

業の第一線の設計者を講師に招き開催した（表 B.3.2）．

日本応用物理学会，情報処理学会，電気学会，電子情

このセミナーは主に社会人を対象として，演習を伴

報通信学会の協賛をあわせて得ることができ，大変効

A.3.2

う最新のVLSI 設計技術の実践的教育を行うもので，平果的で有意義なセミナーとなった．

A-3
Appendix
図 A.3.3

リフレッシュ教育会場風景（東大 VDEC セミナー室）

図 A.3.4

リフレッシュ教育オンライン授業の PC 画面

84

2021日本語版_8（最終）.indd 84

2021/08/19 0:54

表 A.3.2

リフレッシュセミナー開催状況

日程

講師

参加人数

6/23, 24

コース VD : VDEC
VDEC 連携提供したツールとプロセ
環境でのデジタル設計
スでのデジタル設計フロー
講習会

コース

内容

小林 和淑
( 京都工芸繊維大学 )36

7/6, 7, 8回路設計，回路シミュレーション
コース A : アナログ集
アナログ集積回路の特徴と役割
積回路設計と演習
レイアウト設計，検証 (DRC，LVS)

杉本泰博（中央大学）
小野寺秀俊（京都大学）
小谷光司（東北大学）

48

7/20, 21

変復調，多次元接続方式
コース R : CMOS-RF 回路の基本性能，トランシーバアー
集積回路設計と演習 キテクチャ
要素回路，設計フロー

伊藤 浩之（東京工業大学）

12

8/20, 21

コース VT: VDEC 環
VDEC 連携提供したツールとプロセ
境でのトランジスタレ
スでのカスタマイズ設計フローベル設計講習会

名倉 徹（福岡大学）

27

三田吉郎（東京大学）

2三田吉郎（東京大学）

1

コース M1 : MEMS
設計と演習

9/14, 15, 16

コース M2 : MEMS
試作と評価

CAD 設計・解析
リソグラフィ，エッチング，リリース
振動解析測定A-3
Appendix

9/7, 8MEMS の基礎1: 作製法
MEMS の基礎2: 動作原理
機構設計
レイアウト設計

A.3.4 大学向けデザイナーズフォーラム

A.3.3 Matlab 講習会
今年は Mathworks 社と共催し，「MATLAB/Simulink

学生および若手教官を対象とした VDEC LSI デザイ

基本機能体験

ナーフォーラム（VDEC Designers Forum）を開催し会」を9月11日に開催した．参加人数が27人だった．

ている．VDEC LSI デザイナーフォーラムは，LSI 設

Mathworks 社によりボリュームがある資料とラボデー

計者が，互いの研究成果だけではなく，チップ設計でタを提供し，参加者各自の環境で Simulink のブロック

苦労した点，失敗事例と解決策，研究室に於ける設計図から HDL までの自動変換の演習を行った．

環境の構築法など，通常の研究会や学会などでは得るを使った FPGA/ASIC 開発の効率化

ことのできない情報を共有し，大学または研究室の枠を越えて研究者が連携を深めることを目的としている．
表 A.3.3

デザイナーズフォーラムプログラム

9/25，26

オンライン

参加人数：38人

9/25
時間
12:00-12:45

会場受付（オンライン入室開始）

12:45

開会

13:00-14:00

基調講演 根塚 智裕 様 （株式会社ミライズテクノロジーズ）

14:00-14:10

休憩

14:10-15:50

d.lab-VDEC デザインアワードデザインアワード発表会1（20分×5名）

9/26
時間
13:00-13:50

アイディアコンテスト部門発表会1（10分×5名）

13:50-14:00

休憩

14:00-14:50

アイディアコンテスト部門発表会2（10分×5名）

14:50-15:00

アイディアコンテスト部門投票，全体表彰式準備

15:30-

全体授賞式，閉会

85

2021日本語版_8（最終）.indd 85

2021/08/19 0:54

A.4

VDEC発ベンチャー

VDEC での設計 / 試作経験，人材育成が有効には機能した事例といたしまして，VDEC と関連があった（ある）教員が起業したベンチャー企業のリスト（順不同）を以下に示します．
[1] エイ・アイ・エル株式会社 （http://www.ailabo.co.jp/）
代表の先生：
事業内容

神戸大学

瀧 和男 教授 （同社，代表取締役社長）： （1）LSI 設計受託開発・（2）エンジニア派遣[2] 株式会社シンセシス
A-4（2017年7月1日に株式会社ソリトンシステムズと合併，https://www.soliton.co.jp）

Appendix

事業内容

代表の先生：

大阪大学

白川 功 名誉教授 （同社，取締役）： （1）システム LSI 開発・設計受託（2）IP 開発及び販売（3）システムソリューション提供（4）設計支援ツール開発及び販売[3] エイシップ・ソリューションズ株式会社 （http://www.asip-solutions.com/）
代表の先生：
事業内容

大阪大学

今井 正治 教授 （同社，代表取締役 CTO）

： （1）IoT 応用システムの研究，開発，教育およびコンサルテーション（2）ASIP 設計ツールの販売，ASIP 開発のコンサルテーション[4] 株式会社ナノデザイン （http://www.nanodesign.co.jp/）
代表の先生：九州工業大学
事業内容

中村 和之 教授 （同社，代表取締役）： （1）大規模半導体集積回路（LSI）の設計・開発（2）LSI 設計用 CAD，及び LSI 評価用装置の開発（3）設計コンサルティング，他[5] 株式会社エイアールテック （http://www. a-r-tec.jp/）
代表の先生：広島大学
事業内容

岩田 穆 名誉教授 （同社，代表取締役）：（1）半導体集積回路（IC）および IC 評価ボードのアナログ設計 / 測定業務

（2）基板クロストーク雑音の解析・低減業務（3）人材育成や OJT，講習会企業との協力と人材育成[6] 有限会社 石島電子技研 （http://ishi.main.jp/）
事業内容： （1）電子回路・基板開発（2）ソフトウエア開発（3）コンサルティング

86

2021日本語版_8（最終）.indd 86

2021/08/19 0:54

B. チップ試作結果報告

2021日本語版_8（最終）.indd 87

2021/08/19 0:54

B.1

試作ラン別一覧

令和元年度第2回オンセミコンダクター―三洋 CMOS 0.8um 試作
題

名

静電容量式 CMOS-MEMS 加速度センサ

大

学

名

研

究

者

東京電機大学工学研究科電気電子工学専攻 清水 優作
東京電機大学工学部電子システム工学科
小松 聡

95

東京電機大学大学院工学研究科電気電子 野口 駿太
CV 変換回路集積化静電容量式CMOS-MEMS 圧
工学専攻
力センサ
東京電機大学工学部電子システム工学科 井田 拓実 , 小松 聡
CMOS イメージセンサ回路用 TEG

95

佐々木 拓郎 , 黒澤 実花 , 宇佐見 雄 , 加藤 真也 ,榊 亜理沙 , 鄕淏 拓生
齊藤 健

96

昆虫型マイクロロボットの三脚歩行が可能な 日本大学大学院理工学研究科
ハードウェアニューラルネットワークの TEG
チップ
日本大学理工学部

宇佐見 雄 , 加藤 真也 , 榊 亜理沙 , 佐々木 拓郎 ,
黒澤 実花
齊藤 健

96

四足歩行ロボット搭載用自己回帰の特性を持つ 日本大学大学院理工学研究科
ニューロモーフィック回路の改良チップ（シールド付与）
日本大学理工学部

加藤 真也 , 宇佐見 雄 , 榊 亜理沙 , 佐々木 拓郎 ,
黒澤 実花
齊藤 健

96

日本大学大学院理工学研究科

榊 亜理沙 , 宇佐見 雄 , 加藤 真也 , 佐々木 拓郎 ,
黒澤 実花
齊藤 健

97

ベアチップ IC 一体型4足 MEMS マイクロロボッ
日本大学大学院理工学研究科
トの歩行制御用パルス形ハードウェアニューラ
日本大学理工学部
ルネットワーク

早川 幹人 , 加藤 凌
金子 美泉 , 齊藤 健 , 内木場 文男

97

脊髄運動を模倣したパルス形ハードウェア 日本大学大学院理工学研究科
ニューラルネットワーク
日本大学理工学部

早川 幹人 , 加藤 凌
金子 美泉 , 齊藤 健 , 内木場 文男

97

静電モータの駆動波形を生成するハードウェア
ニューラルネットワークの TEG チップ

B-1

95

豊田工業高等専門学校電気・電子システ
熊谷 勇喜
ム工学科

Appendix

マイクロロボット用静電モータの駆動波形を生成するニューラルネットワークの TEG チップ

日本大学大学院理工学研究科

掲載頁

日本大学理工学部

日本大学理工学部

令和2年度第1回オンセミコンダクター―三洋 CMOS 0.8um 試作
題

名

大

学

名

研

究

者

東京電機大学工学研究科電気電子工学専攻 清水 優作
静電容量式 CMOS-MEMS 加速度センサの改良
東京電機大学工学部電子システム工学科
小松 聡

98

加藤 真也 , 宇佐見 雄 , 榊 亜理沙 , 佐々木 拓郎 ,
黒澤 実花
齊藤 健

98

マイクロロボットの歩行パターン及び静電モー 日本大学大学院理工学研究科
タの駆動波形を生成するニューラルネットワー
クの TEG チップ
日本大学理工学部

榊 亜理沙 , 宇佐見 雄 , 加藤 真也 , 佐々木 拓郎 ,
黒澤 実花
齊藤 健

98

日本大学大学院理工学研究科

宇佐見 雄 , 加藤 真也 , 榊 亜理沙 , 佐々木 拓郎 ,
黒澤 実花
齊藤 健

99

静電モータで駆動する6脚マイクロロボットの 日本大学大学院理工学研究科
歩容を生成するニューラルネットワークの TEG
チップ
日本大学理工学部

鄕淏 拓生 , 榊 亜理沙 , 宇佐見 雄 , 加藤 真也 ,佐々木 拓郎 , 黒澤 実花
齊藤 健

99

脊髄運動を模倣したパルス形ハードウェア 日本大学大学院理工学研究科
ニューラルネットワークの改良チップ
日本大学理工学部

早川 幹人 , 武田 健嗣 , 加藤 凌 , 石橋 元邦
粟飯原 萌 , 金子 美泉 , 齊藤 健 , 内木場 文男

99

電源搭載型6足 MEMS マイクロロボットの歩行
日本大学大学院理工学研究科
制御用パルス形ハードウェアニューラルネット
日本大学理工学部ワーク

早川 幹人 , 武田 健嗣 , 加藤 凌 , 石橋 元邦
粟飯原 萌 , 金子 美泉 , 齊藤 健 , 内木場 文男

100

集積回路化受容細胞モデル TEG チップ

階層型のパルス形ハードウェアニューラルネッ
トワークの改良日本大学大学院理工学研究科

掲載頁

日本大学理工学部

日本大学理工学部

令和元年度第4回ローム CMOS 0.18um 試作
題

名近閾値電圧動作向けスタンダードセルの評価

大

学

名

福岡大学工学部 電子情報工学科

研

究

者

掲載頁

須藤 有香 , 西澤 真一 , 名倉 徹

101

スタンダードセル設計手法を用いた逐次比較型 東京電機大学工学研究科電気電子工学専攻 平野 皓士
ADC
東京電機大学工学部電子システム工学科
小松 聡

101

流量計，発汗センサ加賀 悠太 , 狩野 楓 , 坂田 天来 , 上口 光

101

弘中 祐樹 , 吉川 信行

102

信州大学工学部

単一磁束量子メモリ制御用の CMOS デコーダ
横浜国立大学理工学府
ほか
細胞インピーダンス測定チップ

立命館大学理工学部
立命館大学理工学研究科

宇野 重康
春日 俊介 , 柳瀬 智史

102IR ドロップ遅延評価用テストチップ

九州工業大学情報工学研究府

渡名喜 幹輝102

福岡大学工学部 電子情報工学科

徳永 達也 , 荒木 貫吾 , 立川 朋弥 , 水町 凌 , 白濱
嘉紋 , 小田嶋 修 , 樋口 洋彦 , 大和 夢芽 名倉 徹

103

筋電測定回路ほか

88

2021日本語版_8（最終）.indd 88

2021/08/19 0:54

低電圧・小面積 CMOS アナログ回路の試作

明治大学理工学研究科

脳波取得フロントエンドの改良及び自立動作可 慶應義塾大学理工学部
能 LSI チップのための各要素回路の改良
慶應義塾大学理工学研究科

関根 かをり , 王 啓成 , 高瀬 文哉 , 小林 洵也 , 木
下 木功喜

103

中野 誠彦 , 三浦 大毅 , 八木 健太
ホルヘ カナダ , 三河 樹由 , 吉田 祐威

103

光ファイバ送信機要素回路

東京理科大学理工学部電気電子情報工学科 楳田 洋太郎 , 高野 恭弥
東京理科大学理工学研究科電気工学専攻
川原 啓輔

104

60 GHz 帯アップコンバージョンミキサ

東京理科大学理工学部電気電子情報工学科 楳田 洋太郎 , 高野 恭弥
東京理科大学理工学研究科電気工学専攻
萩原 豊之 , 酒井 元 , 佐原 健太 , 関根 光輝

104

ディジタルビームフォーミング用信号生成回路
滋賀県立大学工学部
実証チップ

井上 正隆 , 井上 敏之 , 岸根 桂路

104

令和2年度 / 令和元年度第1回ローム CMOS 0.18um 試作
題

名

大

学

名

研

究

者

掲載頁

室原 脩人 , 宮内 悠太 , 木村 知也
今川 隆司 , 越智 裕之

105

SFQ/CMOS ハイブリッド回路用64-kb シーケ
横浜国立大学理工学府
ンシャルアクセス CMOS メモリ

弘中 祐樹 , 吉川 信行

105

B-1

低温 CMOS デバイスの特性評価用 TEG

横浜国立大学理工学府

弘中 祐樹 , 吉川 信行

105

低消費電力誘導結合通信回路 TEG

東京大学大学院情報理工学系研究科

門本 淳一郎 , 入江 英嗣 , 坂井 修一

106

磁気センサの RTS ノイズ特性評価用 TEG

茨城大学理工学研究科

木村 孝之

106

Appendix

中野 誠彦 , 小貫 怜央 , 山村 健太
ホルヘ カナダ , 三河 樹由 , 吉田 祐威 ,三浦 大毅 , 八木 健太

106

低電圧で動作する温度センサ回路 TEG ほか

立命館大学大学院情報理工学研究科
立命館大学情報理工学部

慶應義塾大学理工学部
脳波取得フロントエンドの改良及び自立動作可慶應義塾大学理工学研究科
能 LSI チップのための各要素回路の改良
60 GHz 帯ダウンコンバージョンミキサ

東京理科大学理工学部電気電子情報工学科 楳田 洋太郎 , 高野 恭弥
東京理科大学理工学研究科電気工学専攻
萩原 豊之 , 酒井 元 , 佐原 健太 , 関根 光輝

107

光ファイバ送信機要素回路

東京理科大学理工学部電気電子情報工学科 楳田 洋太郎 , 高野 恭弥
東京理科大学理工学研究科電気工学専攻
川原 啓輔

107

トータルドーズ耐性試験向け光再構成型ゲート 静岡大学大学院総合科学技術研究科工学渡邊 実
アレイＶＬＳＩ
専攻

107

静岡大学大学院総合科学技術研究科工学
渡邊 実
専攻

108

ＣＭＯＳイメージセンサー

入力ダイナミックレンジ拡大のための光通信用トランスインピーダンスアンプの回路構成実証 滋賀県立大学工学部
チップ

土田 知史 , 土谷 亮 , 井上 敏之 , 岸根 桂路

108

耐放射線 RISC-V プロセッサ

小林 和淑

108

京都工芸繊維大学電気電子工学系

令和2年度 / 令和元年度第2回ローム CMOS 0.18um 試作
題

名

大

学

名

低電圧で動作するイメージセンサ用画素回路 立命館大学大学院情報理工学研究科
TEG ほか立命館大学情報理工学部

研

究

者

室原 脩人 , 宮内 悠太 , 木村 知也
今川 隆司 , 越智 裕之

掲載頁
109

ス タ ン ダ ー ド セ ル を 用 い た フ ル デ ジ タ ル 東京電機大学工学研究科電気電子工学専攻 福島 拓実 , 平野 皓士
SARADC
東京電機大学工学部電子システム工学科
小松 聡

109

IoT のためのアナログ回路 TEG

広島工業大学工学部

升井 義博

109

バイオロギングでの利用を想定したデータロ
広島工業大学工学部
ガー用アナログ回路 TEG

升井 義博

110

Flash ADC, 高速温度分布測定回路 , VLL ADC 芝浦工業大学工学部

佐々木 昌浩 , 萬羽 敦史 , 山本 大貴 , 福岡 慶祐

110

SFQ/CMOS ハイブリッド回路用64-kb シーケ
横浜国立大学理工学府
ンシャルアクセス CMOS メモリほか

弘中 , 吉川 信行

110

単一磁束量子高速フーリエ変換プロセッサ用
横浜国立大学理工学府
CMOS メモリ

弘中 祐樹 , 吉川 信行

111

無線通信プロセッサ TEG

東京大学大学院情報理工学系研究科

門本 淳一郎 , 入江 英嗣 , 坂井 修一

111

積分ジャイロスコープ用固有モード検出器

東北大学工学研究科 ロボティクス専攻

塚本 貴城

111

高速通信伝送や生体センサに用いる CMOS ア
明治大学理工学研究科
ナログ回路の試作

関根 かをり , 木下 功喜 , 和井田 優太

112

脳波取得フロントエンドの改良及び自立動作可 慶應義塾大学理工学部
能 LSI チップのための各要素回路の改良
慶應義塾大学理工学研究科

中野 誠彦 , 小貫 怜央 , 山村 健太
吉田 祐威 , 三河 樹由 , 八木 健太 , 三浦 大毅

112

光変調器駆動回路とデバイス TEG

東京理科大学理工学部電気電子情報工学科 楳田 洋太郎 , 高野 恭弥
東京理科大学理工学研究科電気工学専攻
川原 啓輔

112

ホログラムメモリ回折パターン計測用イメージ 静岡大学大学院総合科学技術研究科工学
渡邊 実
センサー
専攻

113

静岡大学大学院総合科学技術研究科工学
渡邊 実
専攻

113

粗粒度光再構成型プロセッサアレイ

89

2021日本語版_8（最終）.indd 89

2021/08/19 0:54

京都工芸繊維大学電気電子工学系
小林 和淑
FiCC を用いたＳＲＡＭならびにスタンダード
京都工芸繊維大学電子システム工学専攻 浦部 孝樹
セルメモリ
京都工芸繊維大学電子システム工学課程 阿部 佑貴

113

令和2年度 / 令和元年度第3回ローム CMOS 0.18um 試作
題

名

高周波回路 TEG

B-1

大

学

名

研

究

者

岡山県立大学情報工学部
伊藤 信之
岡山県立大学大学院情報系工学研究科シ 吉澤 悠人 , 金田 直樹 , 宮撝 和哉
ステム工学専攻

掲載頁
114

Appendix

Stochastic Computing を用いた離散コサイン 東京電機大学工学研究科電気電子工学専攻 小山 泰成 , 平野 皓士
変換回路の試作
東京電機大学工学部電子システム工学科
小松 聡

114

CMOS イメージセンサの1画素回路

東京電機大学工学研究科電子システム工学 若林 怜玖
専攻東京電機大学工学研究科電気電子工学専攻 瀬端 康平 , 福島 拓実
東京電機大学工学部電子システム工学科
小松 聡 , 高橋 弘貴

114

流量計，発汗センサ

信州大学工学部

加賀 悠太 , 狩野 楓 , 坂田 天来 , 上口 光

115

SFQ/CMOS ハイブリッド回路用低電力64-kb
横浜国立大学理工学府
CMOS RAM

弘中 祐樹 , 吉川 信行

115

AQFP/CMOS ハ イ ブ リ ッ ド FPGA の た め の横浜国立大学理工学府
CMOS メモリほか

弘中 , 吉川 信行

115

オンチップ太陽電池と環境電波発電向け整流回路

秋田県立大学システム科学技術研究科
秋田県立大学システム科学技術学部

渡辺 準樹
小谷 光司

116

新方式の神経細胞モデル実装

日本大学理工学部

佐伯 勝敏 , 佐々木 芳樹 , 鈴木 克典

116

配線容量計算モデル検証用の回路

静岡大学工学部

丹沢 徹

116

細胞インピーダンス測定チップ

立命館大学理工学部
立命館大学理工学研究科

宇野 重康
春日 俊介 , 柳瀬 智史

117

意味的分割用畳込み演算器の試作

金沢大学高度モビリティ研究所

深山 正幸

117

基本 LDO その他

電気通信大学情報理工学研究科情報ネッ
植田 健斗 , 範 公可 , 石橋 孝一郎
トワーク工学専攻

117

4bit ×4bit 乗算器 その他

電気通信大学情報理工学研究科情報ネッ
三村 巧 , 範 公可 , 石橋 孝一郎
トワーク工学専攻

118

徳島大学大学院先端技術科学教育部
遅延故障および IC 間配線の検査用の各種検査
徳島大学大学院創成科学研究科
容易化回路の試作
徳島大学大学院社会産業理工学研究部

宮谷 康希 , 長田 奏美 , 中西 健人
大寺 佑都 , 出口 祥大 , 牧野 紘史 , 知野 遥香
四柳 浩之

118

磁界結合型無線電力伝送回路に用いる周波数
明治大学大学院理工学研究科
制御回路

藤田 誉大

118

リングオシレータ TEG

東京工芸大学工学部

崔 通 , 荒木 昌太郎 , 酒井 宏樹

119

分布型差動増幅回路とデバイス TEG

東京理科大学理工学部電気電子情報工学科 楳田 洋太郎 , 高野 恭弥
東京理科大学理工学研究科電気工学専攻
川原 啓輔

119

マイクロ波フィルタ回路と伝送線路 TEG

東京理科大学理工学部電気電子情報工学科 楳田 洋太郎 , 高野 恭弥
東京理科大学理工学研究科電気工学専攻
川原 啓輔

119

60 GHz 帯送受信機用要素回路

東京理科大学理工学部電気電子情報工学科 楳田 洋太郎 , 高野 恭弥
東京理科大学理工学研究科電気工学専攻
酒井 元 , 佐原 健太 , 関根 光輝 , 那須 南美

120

電気的にも書き換えが可能な光再構成型ゲート 静岡大学大学院総合科学技術研究科工学渡邊 実
アレイ VLSI
専攻

120

静岡大学大学院総合科学技術研究科工学
渡邊 実
専攻

120

耐放射線ＣＭＯＳイメージセンサー

PAM4信号トランスミッタにおける信号劣化補滋賀県立大学工学部
償実証チップ

市井 裕大 , 宮部 雅也 , 井上 敏之 , 岸根 桂路

121

光プローブ電流センサ向け容量型トランスイン
信州大学大学院総合理工学研究科
ピーダンスアンプの広帯域化と精度改善

Nguyen Phuc, 赤羽 和哉 , 宮地 幸祐

121

湯浅 貴文 , 石原 直志
伊藤 大輔 , 中村 誠

121

光受信用アナログフロントエンド回路 TEG6

岐阜大学大学院自然科学技術研究科
岐阜大学工学部

令和元年度第1回ルネサス CMOS 65nm 試作
題

名

大

学

名

研

究

者

掲載頁

エナジーハーベスティング電源回路１

金沢大学

北川章夫

122

エナジーハーベスティング電源回路２

金沢大学

北川章夫

122

AD 変換器東京都市大学理工学部

傘昊

122

加藤 隆明 , 三宅 庸資 , 梶原 誠司 , 宮瀬 紘平123

塩谷 亮太 , 眞下 達 , 藤田 晃史 , 赤木 晟也 , 松尾
玲央馬 , 小泉 透
Yang Tongxin

123

VLSI 劣化検知のためのフィールドテスト技術
九州工業大学大学院情報工学研究院の評価用 TEG チップ
プロセッサ RSD東京大学情報理工学系研究科
株式会社ロジックリサーチ

90

2021日本語版_8（最終）.indd 90

2021/08/19 0:54

京都工芸繊維大学電気電子工学系
小林 和淑 , 古田 潤
ソフトエラー耐性の高い RISC-V と信頼性測定 東京理科大学理工学部 電気電子情報工 岸田 亮
ＴＥＧ
学科
京都工芸繊維大学電子システム工学専攻 足助 拓哉 , 須田 郁生 , 河野 雄哉

123

令和2年度第1回ルネサス CMOS 65nm 試作
題

名

大

学

名

研

究

者

掲載頁

フリップフロップの初期値のランダム性を利用
福岡大学工学部 電子情報工学科
したチップIDの実現およびチップ劣化量の推測

西澤 真一 , 名倉 徹

124

耐放射線 RISC-V プロセッサ

京都工芸繊維大学電気電子工学系

小林 和淑

124

耐放射線ＦＦアレイ

京都工芸繊維大学電気電子工学系
小林 和淑 , 古田 潤
京都工芸繊維大学電子システム工学専攻 記伊 智也

京都工芸繊維大学電気電子工学系
東京理科大学理工学部 電気電子情報工
経年劣化評価回路と省面積低消費電力な逐次学科
比較型 AD 変換器
京都工芸繊維大学電子システム工学専攻
東京理科大学理工学研究科 電気工学専攻

小林 和淑
岸田 亮
須田 郁生
関根 慧 , 平井 龍吉 , 滝田 颯人

124

125

B-1
Appendix
91

2021日本語版_8（最終）.indd 91

2021/08/19 0:54

B.2 チップ種別一覧
MEMS
ラン名

タイトル

研

究

者

掲載頁

OS08192

静電容量式 CMOS-MEMS 加速度センサ

清水 優作 , 小松 聡

95

OS08192

CV 変換回路集積化静電容量式 CMOS-MEMS 圧力センサ

野口 駿太 , 井田 拓実 , 小松 聡

95

OS08201

静電容量式 CMOS-MEMS 加速度センサの改良

清水 優作 , 小松 聡

98

TEG（特性評価回路など）
ラン名

B-2

タイトル

研

究

者

熊谷 勇喜

掲載頁

Appendix

OS08192

CMOS イメージセンサ回路用 TEG

OS08192

静電モータの駆動波形を生成するハードウェアニューラルネットワークの TEG 佐々木 拓郎 , 黒澤 実花 , 宇佐見 雄 , 加藤 真也 ,チップ
榊 亜理沙 , 鄕淏 拓生 , 齊藤 健

95
96

OS08192

昆虫型マイクロロボットの三脚歩行が可能なハードウェアニューラルネット 宇佐見 雄 , 加藤 真也 , 榊 亜理沙 , 佐々木 拓郎 ,ワークの TEG チップ
黒澤 実花 , 齊藤 健

96

OS08192

四足歩行ロボット搭載用自己回帰の特性を持つニューロモーフィック回路の改 加藤 真也 , 宇佐見 雄 , 榊 亜理沙 , 佐々木 拓郎 ,良チップ（シールド付与）
黒澤 実花 , 齊藤 健

96

OS08192

マイクロロボット用静電モータの駆動波形を生成するニューラルネットワーク 榊 亜理沙 , 宇佐見 雄 , 加藤 真也 , 佐々木 拓郎 ,の TEG チップ黒澤 実花 , 齊藤 健

97

OS08192

ベアチップ IC 一体型4足 MEMS マイクロロボットの歩行制御用パルス形ハー 早川 幹人 , 加藤 凌 , 金子 美泉 , 齊藤 健 ,ドウェアニューラルネットワーク
内木場 文男97

OS08192

脊髄運動を模倣したパルス形ハードウェアニューラルネットワーク

早川 幹人 , 加藤 凌 , 金子 美泉 , 齊藤 健 ,内木場 文男97

OS08201

集積回路化受容細胞モデル TEG チップ

加藤 真也 , 宇佐見 雄 , 榊 亜理沙 , 佐々木 拓郎 ,黒澤 実花 , 齊藤 健

98

OS08201

マイクロロボットの歩行パターン及び静電モータの駆動波形を生成するニュー 榊 亜理沙 , 宇佐見 雄 , 加藤 真也 , 佐々木 拓郎 ,ラルネットワークの TEG チップ
黒澤 実花 , 齊藤 健

98

OS08201

階層型のパルス形ハードウェアニューラルネットワークの改良宇佐見 雄 , 加藤 真也 , 榊 亜理沙 , 佐々木 拓郎 ,黒澤 実花 , 齊藤 健

99

OS08201

静電モータで駆動する6脚マイクロロボットの歩容を生成するニューラルネッ 鄕淏 拓生 , 榊 亜理沙 , 宇佐見 雄 , 加藤 真也 ,トワークの TEG チップ
佐々木 拓郎 , 黒澤 実花 , 齊藤 健

99

OS08201

脊髄運動を模倣したパルス形ハードウェアニューラルネットワークの改良チップ

早川 幹人 , 武田 健嗣 , 加藤 凌 , 石橋 元邦 ,粟飯原 萌 , 金子 美泉 , 齊藤 健 , 内木場 文男

99OS08201

電源搭載型6足 MEMS マイクロロボットの歩行制御用パルス形ハードウェア 早川 幹人 , 武田 健嗣 , 加藤 凌 , 石橋 元邦 ,ニューラルネットワーク
粟飯原 萌 , 金子 美泉 , 齊藤 健 , 内木場 文男

100

RO18194

近閾値電圧動作向けスタンダードセルの評価

須藤 有香 , 西澤 真一 , 名倉 徹

101

RO18194

IR ドロップ遅延評価用テストチップ

渡名喜 幹輝102

RO18194

低電圧・小面積 CMOS アナログ回路の試作

関根 かをり , 王 啓成 , 高瀬 文哉 , 小林 洵也 ,木下 木功喜103

RO18201

低電圧で動作する温度センサ回路 TEG ほか

室原 脩人 , 宮内 悠太 , 木村 知也 , 今川 隆司 ,
越智 裕之

105

RO18201

低温 CMOS デバイスの特性評価用 TEG

弘中 祐樹 , 吉川 信行

105

RO18201

低消費電力誘導結合通信回路 TEG

門本 淳一郎 , 入江 英嗣 , 坂井 修一

106

RO18202

低電圧で動作するイメージセンサ用画素回路 TEG ほか

室原 脩人 , 宮内 悠太 , 木村 知也 , 今川 隆司 ,
越智 裕之

109

RO18202

無線通信プロセッサ TEG

門本 淳一郎 , 入江 英嗣 , 坂井 修一

111

RO18202

高速通信伝送や生体センサに用いる CMOS アナログ回路の試作

関根 かをり , 木下 功喜 , 和井田 優太

112

RO18203

オンチップ太陽電池と環境電波発電向け整流回路

渡辺 準樹 , 小谷 光司

116

RO18203

配線容量計算モデル検証用の回路

丹沢 徹

116

RO18203

遅延故障および IC 間配線の検査用の各種検査容易化回路の試作

宮谷 康希 , 長田 奏美 , 中西 健人 , 大寺 佑都 ,出口 祥大 , 牧野 紘史 , 知野 遥香 , 四柳 浩之

118

RO18203

リングオシレータ TEG

崔 通 , 荒木 昌太郎 , 酒井 宏樹

119

RS65192

VLSI 劣化検知のためのフィールドテスト技術の評価用 TEG チップ

加藤 隆明 , 三宅 庸資 , 梶原 誠司 , 宮瀬 紘平

123

RS65201

フリップフロップの初期値のランダム性を利用したチップ ID の実現および
西澤 真一 , 名倉 徹
チップ劣化量の推測124

RS65201

耐放射線ＦＦアレイ

小林 和淑 , 古田 潤 , 記伊 智也

124

経年劣化評価回路と省面積低消費電力な逐次比較型 AD 変換器

小林 和淑 , 岸田 亮 , 須田 郁生 , 関根 慧 ,平井 龍吉 , 滝田 颯人

125RS6520192

2021日本語版_8（最終）.indd 92

2021/08/19 0:54

アナログ / デジタル信号処理プロセッサ
ラン名
RO18203

タイトル
磁界結合型無線電力伝送回路に用いる周波数制御回路

研

究

者

藤田 誉大

掲載頁
118

アナログ（PLL, A-D/DC-DCコンバータなど）
ラン名
RO18194
RO18194

タイトル

研

究

者

掲載頁

スタンダードセル設計手法を用いた逐次比較型 ADC

平野 皓士 , 小松 聡

101

筋電測定回路ほか

徳永 達也 , 荒木 貫吾 , 立川 朋弥 , 水町 凌 ,白濱 嘉紋 , 小田嶋 修 , 樋口 洋彦 , 大和 夢芽 ,
名倉 徹

103

RO18194

ディジタルビームフォーミング用信号生成回路実証チップ

井上 正隆 , 井上 敏之 , 岸根 桂路

104

RO18202

スタンダードセルを用いたフルデジタル SARADC

福島 拓実 , 平野 皓士 , 小松 聡

109

IoT のためのアナログ回路 TEG

升井 義博

109

バイオロギングでの利用を想定したデータロガー用アナログ回路 TEG

升井 義博

110

RO18202

Flash ADC, 高速温度分布測定回路 , VLL ADC

佐々木 昌浩 , 萬羽 敦史 , 山本 大貴 , 福岡 慶祐

110

RO18203

基本 LDO その他

植田 健斗 , 範 公可 , 石橋 孝一郎

117

RS65192

エナジーハーベスティング電源回路１

北川章夫

122

RS65192

エナジーハーベスティング電源回路２

北川章夫

122

B-2
Appendix

RO18202
RO18202

イメージセンサ /スマートセンサ
ラン名

タイトル

研

究

者

掲載頁

RO18194

流量計，発汗センサ加賀 悠太 , 狩野 楓 , 坂田 天来 , 上口 光

101

RO18194

細胞インピーダンス測定チップ

宇野 重康 , 春日 俊介 , 柳瀬 智史

102

RO18201

ＣＭＯＳイメージセンサー

渡邊 実

108

RO18202

ホログラムメモリ回折パターン計測用イメージセンサー

渡邊 実

113

RO18203

CMOS イメージセンサの1画素回路

若林 怜玖 , 瀬端 康平 , 福島 拓実 , 小松 聡 ,
高橋 弘貴

114

RO18203

流量計，発汗センサ加賀 悠太 , 狩野 楓 , 坂田 天来 , 上口 光

115

RO18203

細胞インピーダンス測定チップ

宇野 重康 , 春日 俊介 , 柳瀬 智史

117

RO18203

耐放射線ＣＭＯＳイメージセンサー

渡邊 実

120

RO18203

光プローブ電流センサ向け容量型トランスインピーダンスアンプの広帯域化
Nguyen Phuc, 赤羽 和哉 , 宮地 幸祐
と精度改善

121

マイクロプロセッサ
ラン名

タイトル

研

究

者

掲載頁

RO18194

脳波取得フロントエンドの改良及び自立動作可能 LSI チップのための各要素 中野 誠彦 , 三浦 大毅 , 八木 健太 ,回路の改良
ホルヘ カナダ , 三河 樹由 , 吉田 祐威

103

RO18201

中野 誠彦 , 小貫 怜央 , 山村 健太 ,脳波取得フロントエンドの改良及び自立動作可能 LSI チップのための各要素
ホルヘ カナダ , 三河 樹由 , 吉田 祐威 ,回路の改良
三浦 大毅 , 八木 健太

106

RO18201

耐放射線 RISC-V プロセッサ

小林 和淑

108

RO18202

粗粒度光再構成型プロセッサアレイ

渡邊 実

113

RO18203

新方式の神経細胞モデル実装

佐伯 勝敏 , 佐々木 芳樹 , 鈴木 克典

116

RS65192

AD 変換器傘昊

122

RS65192

プロセッサ RSD

塩谷 亮太 , 眞下 達 , 藤田 晃史 , 赤木 晟也 ,松尾 玲央馬 , 小泉 透 , Yang Tongxin

123

RS65192

ソフトエラー耐性の高い RISC-V と信頼性測定ＴＥＧ

小林 和淑 , 古田 潤 , 岸田 亮 , 足助 拓哉 ,須田 郁生 , 河野 雄哉

123

RS65201

耐放射線 RISC-V プロセッサ

小林 和淑

124

メモリ
ラン名

タイトル

研

究

者

掲載頁

RO18194単一磁束量子メモリ制御用の CMOS デコーダほか

弘中 祐樹 , 吉川 信行

102

RO18201

SFQ/CMOSハイブリッド回路用64-kbシーケンシャルアクセスCMOSメモリ 弘中 祐樹 , 吉川 信行

105

RO18202

SFQ/CMOSハイブリッド回路用64-kb シーケンシャルアクセスCMOSメモリ
弘中 , 吉川 信行
ほか

110

RO18202単一磁束量子高速フーリエ変換プロセッサ用 CMOS メモリ

弘中 祐樹 , 吉川 信行

111

RO18202

FiCC を用いたＳＲＡＭならびにスタンダードセルメモリ

小林 和淑 , 浦部 孝樹 , 阿部 佑貴

113

93

2021日本語版_8（最終）.indd 93

2021/08/19 0:54

RO18203

SFQ/CMOS ハイブリッド回路用低電力64-kb CMOS RAM

弘中 祐樹 , 吉川 信行

115

RO18203

AQFP/CMOS ハイブリッド FPGA のための CMOS メモリほか

弘中 , 吉川 信行

115

通信（RF 回路，ATMなど）
ラン名
RO18194

タイトル

研

究

者

掲載頁

光ファイバ送信機要素回路

楳田 洋太郎 , 高野 恭弥 , 川原 啓輔

104

RO1820160 GHz 帯ダウンコンバージョンミキサ

楳田 洋太郎 , 高野 恭弥 , 萩原 豊之 , 酒井 元 ,佐原 健太 , 関根 光輝

107

RO18201

光ファイバ送信機要素回路

楳田 洋太郎 , 高野 恭弥 , 川原 啓輔

107

RO18201

入力ダイナミックレンジ拡大のための光通信用トランスインピーダンスアン
土田 知史 , 土谷 亮 , 井上 敏之 , 岸根 桂路
プの回路構成実証チップ

108

RO18202

光変調器駆動回路とデバイス TEG

楳田 洋太郎 , 高野 恭弥 , 川原 啓輔

112

RO18203高周波回路 TEG

伊藤 信之 , 吉澤 悠人 , 金田 直樹 , 宮撝 和哉

114

B-2

RO18203

分布型差動増幅回路とデバイス TEG

楳田 洋太郎 , 高野 恭弥 , 川原 啓輔

119Appendix

RO18203

マイクロ波フィルタ回路と伝送線路 TEG

楳田 洋太郎 , 高野 恭弥 , 川原 啓輔

119

RO1820360 GHz 帯送受信機用要素回路

楳田 洋太郎 , 高野 恭弥 , 酒井 元 , 佐原 健太 ,関根 光輝 , 那須 南美

120

RO18203

PAM4信号トランスミッタにおける信号劣化補償実証チップ

市井 裕大 , 宮部 雅也 , 井上 敏之 , 岸根 桂路

121

RO18203

光受信用アナログフロントエンド回路 TEG6

湯浅 貴文 , 石原 直志 , 伊藤 大輔 , 中村 誠

121

研

者

掲載頁

演算回路（乗算器，除算器など）
ラン名

タイトル

究

RO18202

積分ジャイロスコープ用固有モード検出器

塚本 貴城

111

RO18203

Stochastic Computing を用いた離散コサイン変換回路の試作

小山 泰成 , 平野 皓士 , 小松 聡

114

RO18203

意味的分割用畳込み演算器の試作

深山 正幸

117

RO18203

4bit ×4bit 乗算器 その他

三村 巧 , 範 公可 , 石橋 孝一郎

118

その他
ラン名
RO18201

タイトル
トータルドーズ耐性試験向け光再構成型ゲートアレイＶＬＳＩ

研
渡邊 実

究

者

掲載頁
107

94

2021日本語版_8（最終）.indd 94

2021/08/19 0:54

B.3

各チップの詳細

令和元年度第2回オンセミコンダクター―三洋 CMOS 0.8um 試作
静電容量式 CMOS-MEMS 加速度センサ
東京電機大学工学研究科電気電子工学専攻
東京電機大学工学部電子システム工学科

清水 優作
小松 聡

概要：MEMS とは，半導体微細加工プロセスを応用して製造するデバイスである．MEMS 加速度センサは，自動車やスマートフォンなど様々な製品に採用されている．また，これらの製品の小型化に伴いコスト削減や小型化が要求されている．そこで，MEMS センサと読み出し回路の集積化を目的とし，CMOS プロセスを用いた静電容量式の MEMS 加速度センサの設計を行う．
また，本プロセスを用いることで，ウェハコスト削減を行う．今回の試作では，読み出し回路

B-3
Appendix

である CV 変換回路との集積化に向けて静電容量式の MEMS 加速度センサを設計した．今後，試作したチップを武田クリーンルームで加工を行い，加速度センサを製作する．金属間絶縁膜とシリコン層のエッチングを行い，加速度センサとして機能するように製作を行い，特性評価を行う．

設計期間：0.5人月以上，1人月未満 設計ツール：Cadence 社 Virtuoso，Cadence 社 Dracula，トランジスタ数：～10 試作ラン：オン
セミ－三洋 CMOS 0.8μ m 5.0mm 角チップ

チップ種別：MEMS

CV 変換回路集積化静電容量式 CMOS-MEMS 圧力センサ
東京電機大学大学院工学研究科電気電子工学専攻
東京電機大学工学部電子システム工学科

野口 駿太

井田 拓実 , 小松 聡

概要：MEMS とは，半導体微細加工技術を応用して製造する微小デバイスであり，今後は更なる小型化・高感度化が要求されている．非常に微細なパターンを形成できる CMOS プロセスを利用することで圧力センサの小型化とセンサ処理回路の1チップ集積化を実現できる．試作したチップをポストプロセスによって加工することで圧力センサを形成する．キャパシタはポリシ
リコン層－アルミニウム電極間で構成している．センサ素子をアレイ状に配置することで，感度を11倍得られるように設計した．集積化したセンサ処理回路には，エンハンスドカレントミ

ラー電流源を用いた電流源駆動型 CV 変換回路を用いた．電流源駆動型 CV 変換回路ではエンハ

ンスドカレントミラー電流源から出力された電流が回路内のコンデンサの静電容量の比に応じて分流する．この分流された電流は全差動アンプを用いた TIA 回路に入力することで，静電容量の比に応じた出力電圧が得られる．出力が差動となっているため回路内で発生する同相ノイ

ズに強く，回路構成が容易であるというメリットがあるが，TIA 回路における帰還抵抗の専有面積が大きいことや製造ばらつきがあるというデメリットもある．

設計期間：1人月以上，2人月未満
数：10～100

設計ツール：Cadence 社 Virtuoso，Cadence 社 Dracula，Synopsys 社 HSPICE(RF)，トランジスタ

試作ラン：オンセミ－三洋 CMOS 0.8μ m 2.5mmx5.0mm チップ

チップ種別：MEMS

CMOS イメージセンサ回路用 TEG
豊田工業高等専門学校電気・電子システム工学科

熊谷 勇喜

概要：高専5年生の卒業研究として集積回路を研究するにあたり，VDEC への接続をはじめとする設計環境構築を目的としてチップ試作をおこなった．学生はデバイス物理，アナログ回路，イ

メージセンサの原理を輪講で学びながら，単体トランジスタ，インバーターなどの回路 TEG を設計した．HSPICE シミュレーションにて動作確認し原理原則を理解しつつ，Cadence Virtuoso

を使いレイアウト設計する経験を積むことで，半導体に対する理解を深めることができた．CMOS
イメージセンサは4Tr. 型画素とし，搭載した TEG は，MOSFET，インバータ，NAND，アナ

ログスイッチ，ソースフォロワ増幅回路，電流源，D- フリップフロップ，シフトレジスタで，5年生2人と教員1人が設計し，特性評価した．I/O バッファにミスがあり測定不可能な TEG があったものの，ほとんどの TEG で動作が確認できた．それらを組み合わせて，32H x 32V の画素アレイを設計した．本研究では CMOS イ
メージセンサをコンタクトイメージングとして使用するため画素サイズは比較的大きいサイズ（32umx 32um）とした．

設計期間：8人月以上，9人月未満 設計ツール：Cadence 社 Virtuoso，Mentor 社 Calibre，Cadence 社 Spectre，Synopsys 社 HSPICE(RF)，
トランジスタ数：1,000～10,000

試作ラン：オンセミ－三洋 CMOS 0.8μ m 2.5mm 角チップ

チップ種別：TEG( 特性評価回路など )95

2021日本語版_8（最終）.indd 95

2021/08/19 0:54

静電モータの駆動波形を生成する
ハードウェアニューラルネットワークの TEG チップ
日本大学大学院理工学研究科 佐々木 拓郎 , 黒澤 実花 , 宇佐見 雄 , 加藤 真也 , 榊 亜理沙 , 鄕淏 拓生
日本大学理工学部

齊藤 健

概要：本試作チップでは，静電モータの駆動波形を出力するハードウェアニューラルネットワー

クを設計した．静電モータの駆動には50~100Hz の逆位相同期した2相方形波が必要である．本ネットワークは自励振動・他励振動細胞体モデル，興奮性シナプスモデル，抑制性シナプスモ

デルで構成した．本試作チップは，昨年度に作製した OS0819_1_O9801「静電モータを駆動するハードウェアニューラルネットワークの TEG チップの改良」の一部を引継いだチップである．
測定の結果，逆位相同期した2相の50~100Hz の方形波の出力に成功した．また，本チップの出

力波形を用いて静電モータの駆動実験をおこなった．結果として，静電モータの駆動に成功し，

ハードウェアニューラルネットワークによって静電モータが駆動可能であることを明らかにした．

設計期間：0.5人月以上，1人月未満 設計ツール：Cadence 社 Virtuoso，Mentor 社 Calibre，Cadence 社 Dracula，Synopsys 社 HSPICE(RF)，
トランジスタ数：10～100

試作ラン：オンセミ－三洋 CMOS 0.8μ m 2.5mm 角チップ

チップ種別：TEG( 特性評価回路など )B-3
Appendix

昆虫型マイクロロボットの三脚歩行が可能な
ハードウェアニューラルネットワークの TEG チップ
日本大学大学院理工学研究科
日本大学理工学部

宇佐見 雄 , 加藤 真也 , 榊 亜理沙 , 佐々木 拓郎 , 黒澤 実花

齊藤 健

概要：本試作チップでは，昆虫の一般的な歩行パターンである三脚歩行を出力するハードウェ

アニューラルネットワークを設計した．本試作チップは，OS0818_1_O9801「MEMS マイクロロボット用の歩容変化が可能なハードウェアニューラルネットワークの改良」の一部を引き継いだチップである．以前の試作チップでは，三脚歩行と波状歩行の出力パターンの生成に成功をしたが，配線が複雑であったため昆虫型マイクロロボットに搭載し，測定をおこなうことが難しかった．本試作チップでは，昆虫型マイクロロボットに搭載し測定をおこないやすくする

ために配線を簡略化し，三脚歩行の出力パターンを安定し出力できるモデルを目指し作製をおこなった．測定の結果，三脚歩行の出力パターンの出力に成功した．しかし，一部波形が乱れてしまった．この原因は興奮性シナプスモデルの結合が強いためであると考えられる．今後は興奮性シナプスモデル及び細胞体モデルのキャパシタの回路定数の再調整をおこない，出力特性の安定化に向け検討をおこなう．

設計期間：0.5人月以上，1人月未満 設計ツール：Cadence 社 Virtuoso，Mentor 社 Calibre，Cadence 社 Dracula，Synopsys 社 HSPICE(RF)，
トランジスタ数：10～100

試作ラン：オンセミ－三洋 CMOS 0.8μ m 2.5mm 角チップ

チップ種別：TEG( 特性評価回路など )四足歩行ロボット搭載用自己回帰の特性を持つ
ニューロモーフィック回路の改良チップ（シールド付与）
日本大学大学院理工学研究科
日本大学理工学部

加藤 真也 , 宇佐見 雄 , 榊 亜理沙 , 佐々木 拓郎 , 黒澤 実花

齊藤 健

概要：本試作チップでは，歩容を能動的に生成する四足歩行ロボットに搭載するニューロモー

フィック回路の改良を行った．昨年度に作製した OS0819_1_O9802「四足歩行ロボット搭載用
自己回帰の特性を持つニューロモーフィック回路」の出力測定の結果，各回路から出力されるパルス周期がシナプス荷重コントロール電圧によって変更可能であることを確認した．しかし，稀に抑制性シナプスモデルの電源電圧を入力した際パルス出力が得られない問題が生じた．これは，チップ内で意図せずに電荷の移動が起きているのではないかと考えた．したがって本試作チップでは，コンデンサ周りをシールドで囲うことで上記の問題の改善を試みた．本試作チッ

プの出力測定の結果，抑制性シナプスモデルの電源電圧を入力した際も安定したパルス出力を得ることを確認した．しかし，抑制性シナプスモデルは MOSFET の閾値付近の急激な電圧変化で動作していたため，4つの回路が同様の変化特性を得るに至らなかった．今後は抑制性シナプスモデルの回路定数の再調整し，出力特性の安定化に向け検討を行う．

設計期間：0.1人月未満 設計ツール：Cadence 社 Virtuoso，Mentor 社 Calibre，Cadence 社 Dracula，Synopsys 社 HSPICE(RF)， トラ
ンジスタ数：10～100

試作ラン：オンセミ－三洋 CMOS 0.8μ m 2.5mm 角チップ

チップ種別：TEG( 特性評価回路など )96

2021日本語版_8（最終）.indd 96

2021/08/19 0:54

マイクロロボット用静電モータの駆動波形を生成する
ニューラルネットワークの TEG チップ
日本大学大学院理工学研究科
日本大学理工学部

榊 亜理沙 , 宇佐見 雄 , 加藤 真也 , 佐々木 拓郎 , 黒澤 実花

齊藤 健

概要：本試作チップでは，マイクロロボットのアクチュエータである静電モータの駆動波形を出力するハードウェアニューラルネットワークを設計した．静電モータの駆動には50~100Hz の

逆位相同期した2相方形波が必要である．本ネットワークは自励振動細胞体モデル，他励振動細胞体モデル，興奮性シナプスモデル，抑制性シナプスモデルで構成した．本試作チップは，昨年度に作製した OS0819_1_O9801「静電モータを駆動するハードウェアニューラルネットワー
クの TEG チップ」の一部を引継いだチップである．測定の結果，静電モータの駆動波形である
50~100Hz の逆位相同期方形の出力に成功した．また，本試作チップの出力と，外部のマイクロロボットの歩行パターンを生成するハードウェアニューラルネットワークとを接続し測定をおこなった．測定した結果，マイクロロボッ
トの歩行パターンに応じて，静電モータの駆動波形を得ることができた．

設計期間：0.5人月以上，1人月未満 設計ツール：Cadence 社 Virtuoso，Mentor 社 Calibre，Cadence 社 Dracula，Synopsys 社 HSPICE(RF)，
トランジスタ数：10～100

試作ラン：オンセミ－三洋 CMOS 0.8μ m 2.5mm 角チップ

チップ種別：TEG( 特性評価回路など )B-3
Appendix

ベアチップ IC 一体型4足 MEMS マイクロロボットの歩行制御用パルス形ハードウェアニューラルネットワーク
日本大学大学院理工学研究科
日本大学理工学部

早川 幹人 , 加藤 凌

金子 美泉 , 齊藤 健 , 内木場 文男

概要：本試作チップは，ベアチップを4足歩行型マイクロロボットと一体化させることを目的に設計した，パルス形ハードウェアニューラルネットワークの実装用チップである．先に我々は，日本大学の佐伯らによって開発された，間質細胞体モデルを用いた低容量型 CPG モデルを構築した．低容量型 CPG モデルは細胞体モデルを構成するコンデンサ容量が削減されたことで，IC外部に接続するコンデンサを不要としたものである．本試作では，先に試作した回路構成と同じ低容量型 CPG モデルを，2.5mm 四方のベアチップにて設計することで，マイクロロボット天板パーツに直接搭載することが可能となった．今後は脚を駆動するためアクチュエータやマイ

クロロボット本体の構成要素再検討を行い，本試作チップによるベアチップ IC 一体型4足 MEMS マイクロロボットの歩行動作実現を目指す予定である .

設計期間：0.5人月以上，1人月未満 設計ツール：Cadence 社 Virtuoso，Mentor 社 Calibre，Cadence 社 Dracula，Synopsys 社 HSPICE(RF)，
トランジスタ数：10～100

試作ラン：オンセミ－三洋 CMOS 0.8μ m 2.5mm 角チップ

チップ種別：TEG( 特性評価回路など )脊髄運動を模倣したパルス形ハードウェアニューラルネットワーク
日本大学大学院理工学研究科
日本大学理工学部

早川 幹人 , 加藤 凌

金子 美泉 , 齊藤 健 , 内木場 文男

概要：本試作チップでは，生体の機械受容器を模倣したセンサモデルからの入力に応じて歩容変化を発現するパルス形ハードウェアニューラルネットワーク (P-HNNs) モデルの集積回路化をおこなった．先行研究にて，日本大学の佐伯らが開発した間質細胞体モデルを用いて4足歩行を自律的に発現する中枢パターン生成器（Central Pattern Generator : CPG）をモデル化した．
しかし，現在までに開発したモデルにはセンサなどの外部情報を入力として取り込む要素が存在しない．つまり，これまでの歩容運動パターンの生成は，外部の環境変化に追随して歩容変化することが不可能であった．本試作チップは，CPG モデルに生体の屈曲反射機構を組み込むことで，自律的な四足歩行の歩容変化の発現が期待できるパルス波形を生成する P-HNNs モデルを構築することができた．これにより，CPU やセンサなどの外部環境情報処理機構と協調した歩容運動パターンを生成し，歩容変化が図れる小型ロボットシステムの構築が可能となった．

設計期間：0.5人月以上，1人月未満 設計ツール：Cadence 社 Virtuoso，Mentor 社 Calibre，Cadence 社 Dracula，Synopsys 社 HSPICE(RF)，
トランジスタ数：10～100

試作ラン：オンセミ－三洋 CMOS 0.8μ m 2.5mm 角チップ

チップ種別：TEG( 特性評価回路など )97

2021日本語版_8（最終）.indd 97

2021/08/19 0:54

令和2年度第1回オンセミコンダクター―三洋 CMOS 0.8um 試作
静電容量式 CMOS-MEMS 加速度センサの改良
東京電機大学工学研究科電気電子工学専攻
東京電機大学工学部電子システム工学科

清水 優作
小松 聡

概要：MEMS とは，半導体微細加工プロセスを応用して製造するデバイスである．MEMS 加速度センサは，自動車やスマートフォンなど様々な製品に採用されている．また，これらの製品の小型化に伴いコスト削減や小型化が要求されている．そこで，MEMS センサと読み出し回路の集積化を目的とし，CMOS プロセスを用いた静電容量式の MEMS 加速度センサを設計した．
今回の試作では，静電容量式の加速度センサの感度改善を目的として製作を行った．今後，試作したチップを武田クリーンルームで加工を行い，加速度センサを製作する．金属間絶縁膜とB-3シリコン層のエッチングを行い，加速度センサとして機能するように製作を行う．また，読み出し回路としてスイッチトキャパシタ型の CV 変換回路の設計を行い，今回設計を行った加速度センサを同一チップ上に集積化したもAppendixのを製作し，特性評価を行っていく．
設計期間：0.5人月以上，1人月未満

設計ツール：Cadence 社 Virtuoso，Cadence 社 Dracula， トランジスタ数：～10

試作ラン：オンセミ－三洋 CMOS 0.8μ m 5.0mm 角チップ

チップ種別：MEMS

集積回路化受容細胞モデル TEG チップ
日本大学大学院理工学研究科
日本大学理工学部

加藤 真也 , 宇佐見 雄 , 榊 亜理沙 , 佐々木 拓郎 , 黒澤 実花

齊藤 健

概要：本試作チップでは，生物の感覚器に存在する受容細胞の機能を模倣した受容細胞モデルの集積回路化をおこなった．受容細胞モデルは細胞体モデルをベースに構築したパルス波形を出力する発振回路である．細胞体モデルは電源電圧を印加することで，常に周期的なパルス波

形を出力するのに対し，受容細胞モデルは電源電圧を印加しただけではパルス波形を出力せず，センサから入力があったときにのみパルス波形を出力する．センサ入力は回路内の p 型 MOSFETのゲート電圧として受容細胞モデルに入力する．本試作チップの出力測定の結果，p 型 MOSFETのゲート電圧に電圧を印加したときにのみ発振をおこない，入力電圧の大きさに応じて発振周期を変更可能であることを確認した．本モデルは今後，マイクロロボットの歩容を生成するニューラルネットワークと組み合わせ，外部環境に合わせた行動変更の際に使用する予定である．

設計期間：0.5人月以上，1人月未満 設計ツール：Cadence 社 Virtuoso，Mentor 社 Calibre，Cadence 社 Dracula，Synopsys 社 HSPICE(RF)，
トランジスタ数：10～100

試作ラン：オンセミ－三洋 CMOS 0.8μ m 2.5mm 角チップ

チップ種別：TEG( 特性評価回路など )マイクロロボットの歩行パターン及び静電モータの駆動波形を生成するニューラルネットワークの TEG チップ
日本大学大学院理工学研究科
日本大学理工学部

齊藤 健

榊 亜理沙 , 宇佐見 雄 , 加藤 真也 , 佐々木 拓郎 , 黒澤 実花

概要：本試作チップでは，マイクロロボットのアクチュエータである静電モータの駆動波形を出力するハードウェアニューラルネットワークを設計した．静電モータの駆動には50~100Hz の

逆位相同期した2相方形波が必要である．また，静電モータの駆動波形が１秒周期の逆位相同期
波形に合わせて発振することにより，マイクロロボットの歩行パターンを生成する．本ネット
ワークは自励振動細胞体モデル，他励振動細胞体モデル，興奮性シナプスモデル，抑制性シナプスモデルで構成した．本試作チップは，今年度に作製した OS0819_2_O9803「マイクロロボッ
ト用静電モータの駆動波形を生成するニューラルネットワークの TEG チップ」の一部を引継いだチップである．測定の結果，マイクロロボットの歩行パターンに合わせて静電モータの駆動波形である50~100Hz の逆位相同期方形の出力に成功した．今後は回路定数の調整および，実装用チップの作製をおこなう予定である．

設計期間：0.5人月以上，1人月未満 設計ツール：Cadence 社 Virtuoso，Mentor 社 Calibre，Cadence 社 Dracula，Synopsys 社 HSPICE(RF)，
トランジスタ数：10～100

試作ラン：オンセミ－三洋 CMOS 0.8μ m 2.5mm 角チップ

チップ種別：TEG( 特性評価回路など )98

2021日本語版_8（最終）.indd 98

2021/08/19 0:54

階層型のパルス形ハードウェアニューラルネットワークの改良
日本大学大学院理工学研究科
日本大学理工学部

宇佐見 雄 , 加藤 真也 , 榊 亜理沙 , 佐々木 拓郎 , 黒澤 実花

齊藤 健

概要：我々はこれまで作製した昆虫サイズのマイクロロボットの制御方法と同じ基本構成要素を用いて，単純なパターンを識別可能な階層型のパルス形ハードウェアニューラルネットワー
クの実現を目的として研究をおこなっている．単純なパターンを識別するにあたり，まずソフ
トウェアモデルで学習をおこない，その学習結果に基づいてハードウェアニューラルネットワー

クのシナプスモデルの結合強度電圧を調整する必要がある．本試作チップは，OS0819_1_O9803「階層型のパルス形ハードウェアニューラルネットワーク」の改良版であり，細胞体モデルと抑制性シナプスモデルの基本特性ついて検討をおこなった．測定の結果，今回作製した構成要素

では単純なパターンの認識が正しくおこなえないことがわかった．原因として，細胞体モデルの周波数変動範囲が狭く，電流の調整が上手くできなかったためだと考えられる．今後は周波数変動範囲の広いモデルを作製し，再設計をおこなう予定である．

設計期間：0.5人月以上，1人月未満 設計ツール：Cadence 社 Virtuoso，Mentor 社 Calibre，Cadence 社 Dracula，Synopsys 社 HSPICE(RF)，
トランジスタ数：10～100

試作ラン：オンセミ－三洋 CMOS 0.8μ m 2.5mm 角チップ

チップ種別：TEG( 特性評価回路など )B-3
Appendix

静電モータで駆動する6脚マイクロロボットの歩容を生成するニューラルネットワークの TEG チップ
日本大学大学院理工学研究科鄕淏 拓生 , 榊 亜理沙 , 宇佐見 雄 , 加藤 真也 , 佐々木 拓郎 , 黒澤 実花
日本大学理工学部

齊藤 健

概要：本試作チップでは，静電モータで駆動する6脚マイクロロボットの歩容を生成するニュー

ラルネットワークを設計した．静電モータの駆動には50~100Hz の逆位相同期した2相方形波が必要である．本ネットワークは自励振動・他励振動細胞体モデル，興奮性シナプスモデル，抑制性シナプスモデル，可変抑制シナプスで構成した．本試作チップは，昨年度に作製した
OS0819_2_O9803「マイクロロボット用静電モータの駆動波形を生成するニューラルネットワー
クの TEG チップ」の一部を引継いだチップである . また，反転回路を必要としない回路を作成した . 測定の結果，逆位相同期した2相の50~100Hz の方形波の出力に成功した．このハードウェ

アニューラルネットワークによって静電モータで駆動する6脚マイクロロボットの歩容を生成することを明らかにした．

設計期間：0.5人月以上，1人月未満 設計ツール：Cadence 社 Virtuoso，Mentor 社 Calibre，Cadence 社 Dracula，Synopsys 社 HSPICE(RF)，
トランジスタ数：10～100

試作ラン：オンセミ－三洋 CMOS 0.8μ m 2.5mm 角チップ

チップ種別：TEG( 特性評価回路など )脊髄運動を模倣したパルス形ハードウェア
ニューラルネットワークの改良チップ
日本大学大学院理工学研究科 早川 幹人 , 武田 健嗣 , 加藤 凌 , 石橋 元邦
日本大学理工学部 粟飯原 萌 , 金子 美泉 , 齊藤 健 , 内木場 文男

概要：本試作チップでは，昨年度に作製した OS0819_2_O9805「脊髄運動を模倣したパルス形

ハードウェアニューラルネットワーク」の改良を行った．OS0819_1_O9805での出力測定の結果，センサ入力に応じてパルス周期，パルス幅，パルス順が変化することを確認した．しかし，稀にセンサ入力によって，一部の間質細胞体モデルからのパルス出力が得られない問題が生じた．この問題はシミュレーションでは発現しなかったため，今後は間質細胞体モデル内部での波形の推移を測定し，原因を考察する必要があると考えた．したがって本試作チップでは，

OS0819_1_O9805での設計からカレントミラー回路を削除し，各モデルの入出力の配線を個別化することで，IC 内部での出力を測定できるように改良を行った．本試作チップの出力測定の結果，パルス出力が発現しない原因は間質細胞体モデルと抑制性シナプスモデル双方からの出力の抑制によるものである可能性が高いことが判明した．今後もこの IC を用い測定を行い，生体のように高度で繊細な動作をする小型ロボットの実現を目指す．

設計期間：0.5人月以上，1人月未満 設計ツール：Cadence 社 Virtuoso，Mentor 社 Calibre，Cadence 社 Dracula，Synopsys 社 HSPICE(RF)，
トランジスタ数：10～100

試作ラン：オンセミ－三洋 CMOS 0.8μ m 2.5mm 角チップ

チップ種別：TEG( 特性評価回路など )99

2021日本語版_8（最終）.indd 99

2021/08/19 0:54

電源搭載型6足 MEMS マイクロロボットの歩行制御用パルス形ハードウェアニューラルネットワーク
日本大学大学院理工学研究科
日本大学理工学部

早川 幹人 , 武田 健嗣 , 加藤 凌 , 石橋 元邦

粟飯原 萌 , 金子 美泉 , 齊藤 健 , 内木場 文男

概要：本試作チップでは，電源搭載型6足 MEMS マイクロロボットの歩行制御を目的とするパルス形ハードウェアニューラルネットワークを設計した．本ネットワークは自励振動細胞体モ
デル，抑制性シナプスモデルで構成し，集積化できないコンデンサは外部に搭載した．定電圧源を用いた測定の結果，MEMS マイクロロボットの脚部の駆動源である形状記憶合金アクチュ

エータを十分に駆動させることが可能な，位相のずれた4相のパルス波形の生成を確認した．本試作チップはマイクロロボットに搭載したコイン型リチウムイオン電池および酸化銀電池からの電圧印加による駆動を想定しているため，実際にベアチップを歩行制御用回路基板に実装し，電池を用いて測定を行った．その結果，4相の位相のずれたパルス波形は確認できたが，形状記憶合金アクチュエータを駆動させるだけの出力は得られなかった．今後は電池の種類や個数について再度検討を行い，実際にベアチップを歩行制御用回路基板に実装し，6足MEMS マイクロロボットに搭載させることで歩行動作の実現を目指す．

B-3

設計期間：0.5人月以上，1人月未満 設計ツール：Cadence 社 Virtuoso，Mentor 社 Calibre，Cadence 社 Dracula，Synopsys 社 HSPICE(RF)，Appendix

トランジスタ数：10～100

試作ラン：オンセミ－三洋 CMOS 0.8μ m 2.5mm 角チップ

チップ種別：TEG( 特性評価回路など )100

2021日本語版_8（最終）.indd 100

2021/08/19 0:54

令和元年度第4回ローム CMOS 0.18um 試作
近閾値電圧動作向けスタンダードセルの評価
福岡大学工学部 電子情報工学科

須藤 有香 , 西澤 真一 , 名倉 徹

概要：本試作では回路の近閾値電圧を実現するためのセルライブラリの評価を行う．組み合わせセルの評価を行うリングオシレータを設計しその動作周波数と消費電流から速度とエネルギーの評価を行う．組み合わせセルは基本的な論理素子であるインバータ，2入力から4入力の NAND
および NOR とした．リングオシレータの発振信号は内部で分周し外部のカウンターでその周波数を測定する．28-nm プロセス向けに設計したセルライブラリ生成プログラムを本プロセス向

けにパラメータを変更し，フリップフロップのレイアウトを180-nm プロセス向けに自動生成しその遅延性能および遅延ばらつきの評価を行う回路を設計した．試作したチップは外来ノイズの影響か正常に動作ができておらず，引き続き原因の解析を行う予定である．

設計期間：3人月以上，4人月未満 設計ツール：Cadence 社 Virtuoso，Mentor 社 Calibre，Synopsys 社 StarRC(XT)，Synopsys 社 Hercules，
試作ラン：ローム CMOS 0.18μ m 2.5mm 角チップ

チップ種別：

Appendix

Synopsys 社 HSPICE(RF)， トランジスタ数：10,000～100,000

TEG( 特性評価回路など )B-3

スタンダードセル設計手法を用いた逐次比較型 ADC
東京電機大学工学研究科電気電子工学専攻
東京電機大学工学部電子システム工学科

平野 皓士
小松 聡

概要：様々な製品に半導体が組み込まれ，それらを制御するために，A/D 変換器を用いている．
しかし，各製品に必要な精度やビット数が異なるため，アナログ半導体設計者は各製品に必要な A/D 変換器を設計する必要がある．そこで，本研究では A/D 変換器としてよく用いられる逐

次比較型 ADC を完全自動設計する手法を提案した．本研究では逐次比較型 ADC に必要なアナログ回路，キャパシタを予め，ライブラリ化し，Synopsys 社の IC Compiler を用いて自動配置
配線することで完全自動設計出来るかの検証を行った．これによって，従来よりも早く目的の逐次比較型 ADC を設計できることが確認出来た．今回，異なるパラメータの逐次比較型 ADCの試作を行い，それぞれのパラメータの測定を行い，実際に本研究の設計が逐次比較型 ADC として動作するのかを検証を行う．

設計期間：0.5人月以上，1人月未満 設計ツール：Synopsys 社 DesignCompiler，Synopsys 社 ICCompiler，Cadence 社 Virtuoso，Mentor

社 Calibre，Synopsys 社 HSPICE(RF)， トランジスタ数：1,000～10,000 試作ラン：ローム CMOS 0.18μ m 2.5mm 角チップ チップ
種別：アナログ (PLL, A-D/DC-DC コンバータなど )流量計，発汗センサ
信州大学工学部

加賀 悠太 , 狩野 楓 , 坂田 天来 , 上口 光

概要：本テストチップは，水道メータ用の流量計とヘルスケア用の発汗センサのテスト回路から構成されている．流量計は超音波の伝搬時間差を基に水の流速を求め，そこから流量を算出する．流量計 TEG は超音波アクチュエータの駆動回路とスイッチング制御，また，受信信号から伝搬時間を検出する回路から構成されている．伝搬時間検出回路では高速な内部クロックで
詳細な時間差を検出するタイミングズーム機能と，毎測定時に内部クロックを較正するオート

キャリブレーション機能を実現している．また，超音波伝搬速度を補正するために SAR 型 ADC

による温度センサと，バンドギャップ参照電源から，参照電圧源と参照電流源も内蔵している．

発汗センサは，2018年第1回試作の再設計であり，回路構成の見直しにより電力削減を達成した．

参考文献：Y. Kaga and K. Johguch, "A smart ultra-sonic water-flow meter with 180-nm CMOS technology," Extended Abstracts of 2020
Solid State Devices and Materials (SSDM2020), pp. 787-788, 2020.

設計期間：2人月以上，3人月未満 設計ツール：Cadence 社 Xcelium，Synopsys 社 DesignCompiler，Synopsys 社 ICCompiler，Cadence

社 Virtuoso，Mentor 社 Calibre，Mentor 社 ModelSim，Cadence 社 Spectre，Synopsys 社 StarRC(XT)，Synopsys 社 Hercules，Synopsys
社 HSPICE(RF)，Synopsys 社 HSIM，Synopsys 社 Formality，Keysight 社 ADS， トランジスタ数：10,000～100,000
ム CMOS 0.18μ m 2.5mm 角チップ

チップ種別：イメージセンサ / スマートセンサ

試作ラン：ロー

101

2021日本語版_8（最終）.indd 101

2021/08/19 0:54

単一磁束量子メモリ制御用の CMOS デコーダほか
横浜国立大学理工学府

弘中 祐樹 , 吉川 信行

概要：我々は半導体回路に代わる次世代回路として高速性，低消費電力性に優れた単一磁束量子（SFQ）論理回路の研究を行っている．現在は従来のメモリより高集積化が可能な SFQ メモ

リセルとして，外部直流電流による書き込み動作が可能な SFQ メモリの開発に取り組んでいる．
ここで制御用の外部直流電流は室温機器から供給される一方，SFQ メモリセルは極低温化で動作する．メモリの高集積化に伴う室温・極低温間の配線の増大を解決するため，SFQ 回路と同

じ極低温下で動作する CMOS デコーダを用いて SFQ メモリの制御を行う方式を検討している．
本試作ではこの方式の原理実証のため，3入力8出力 CMOS デコーダを設計し，これを用いて64-b の SFQ メモリの制御が可能な回路を構築し，その動作実証を行った．その他，本試作チッ
プには I-V 測定用 MOS デバイスの TEG や，差動増幅器の TEG も搭載している．
設計期間：0.1人月以上，0.5人月未満

設計ツール：Cadence 社 Virtuoso，Mentor 社 Calibre，Synopsys 社 StarRC(XT)，Synopsys 社

Hercules，Synopsys 社 HSPICE(RF)， トランジスタ数：1,000～10,000

B-3

試作ラン：ローム CMOS 0.18μ m 2.5mm 角チップ

チップ

種別：メモリAppendix

細胞インピーダンス測定チップ
立命館大学理工学部

宇野 重康

立命館大学理工学研究科

春日 俊介 , 柳瀬 智史

概要：チップ上で直接細胞を培養し，その細胞のインピーダンス値を微小電極アレイで測定するための ASIC を設計した．一辺が50um の微小電極を16 x 16 = 256 個アレイ化しており，周辺のデジタル回路によってランダムアクセスできる．選択された単一の電極によるインピーダン
ス測定を外部接続したインピーダンスアナライザーで行うことにより，チップ上の細胞の様々な生理特性を測定することが可能である．このチップでは上記に加え，測定で用いる対向電極として機能する大面積電極領域を配置し，測定での利便性を高めた．生理食塩水による電気化
学測定に先立ち，電極表面は無電解メッキ加工により Au コーティングされており，安定したインピーダンス測定が可能であることを確認した．

参考文献：(Invited) Shigeyasu Uno, "Electrochemical Impedance Sensor for Non- invasive Living Cell Monitoring toward CMOS Cell
Culture Monitor- ing Platform", 4th International Symposium on Devices, Circuits and Systems (ISDCS2021), March 3, 2021
(Hiroshima: virtual), Session 3, no1.
設計期間：1人月以上，2人月未満

設計ツール：Cadence 社 Virtuoso，Mentor 社 Calibre， トランジスタ数：100～1,000

ローム CMOS 0.18μ m 2.5mm 角チップ

チップ種別：イメージセンサ / スマートセンサ

試作ラン：

IR ドロップ遅延評価用テストチップ
九州工業大学情報工学研究府

渡名喜 幹輝概要：本チップはシフト電力安全型スキャンテスト技術 (SPS-Scan) の評価用テスト回路として設計されたものである．そのコア部分として，ITC’99ベンチマークの中で最も大きい回路（b19）が使用された．また，シフト電力安全性達成能力及びオーバーヘッド（面積，設計コスト）等の詳細な実験評価のために，チップに複数の遅延計測回路が搭載された．納品された15個のテストチップに対して，測定実験が行われた．その結果，遅延のばらつきが±2.8ps と小さく，測定精度が約124ps ～129ps であることが分かり，設計した遅延測定回路の測定精度測が高いことが確認できた．また，2種類のスキャンテストパターンを用いて IR ドロップ遅延測定を行なった結果，テストパターンで活性したフリップ・フロップの数と分布によって，IR ドロップ遅延が大きく変わり，局所的にホットスポットが発生しうることが確認できた．
設計期間：6人月以上，7人月未満
100,000

設計ツール：Synopsys 社 DesignCompiler，Synopsys 社 ICCompiler， トランジスタ数：10,000～

試作ラン：ローム CMOS 0.18μ m 2.5mm 角チップ

チップ種別：TEG( 特性評価回路など )1022021日本語版_8（最終）.indd 102

2021/08/19 0:54

筋電測定回路ほか
福岡大学工学部 電子情報工学科

徳永 達也 , 荒木 貫吾 , 立川 朋弥 , 水町 凌 , 白濱 嘉紋 ,小田嶋 修 , 樋口 洋彦 , 大和 夢芽 名倉 徹
概要：本試作では設計実習として筋電を測定し増幅する回路，リングオシレータと分周器を利用したタイマー回路，高速アナログデジタルコンバータ，リングオシレータを利用した電子ス
ロット，ロードロップアウトレギュレータ，スターブドインバータを用いた可聴周波数帯域音生成回路を設計し搭載した．設計ミスがあった場合に他の回路に影響が及ばないよう，内部で電源は分離しそれぞれの回路ごとに独立した電源を持つように設計した．設計した回路は基盤に直接半田付けし Analog Discovery 2を用いて評価した．
設計期間：10人月以上

設計ツール：Cadence 社 Virtuoso，Mentor 社 Calibre，Synopsys 社

StarRC(XT)，Synopsys 社 Hercules，Synopsys 社 HSPICE(RF)， トランジスタ数：10,000～100,000
m 2.5mm 角チップ

チップ種別：アナログ (PLL, A-D/DC-DC コンバータなど )試作ラン：ローム CMOS 0.18μ

B-3
Appendix

低電圧・小面積 CMOS アナログ回路の試作
明治大学理工学研究科

関根 かをり , 王 啓成 , 高瀬 文哉 , 小林 洵也 , 木下 木功喜

概要：低電圧・小面積 CMOS アナログ回路を設計することを根底に置き，評価に必要な回路の試作を行った．以下が試作した回路の概要となる．高速通信伝送の波形の歪みを補償することを目的としたアナログ FIR フィルタの要素回路となるギルバートセルと電流モードロジック(CML) 回路を用いた遅延器それぞれの TEG，弱反転領域動作の MOSFET を使用した小面積・低消費電力を目的とした低電圧カレントミラー構成の３次ローパスフィルタの TEG，温度セン

サとして熱源の温度分布検出のために用いる従来のものより，温度係数を高くした PTAT 電圧発生回路の TEG．これらの回路は測定器による動作確認を通して妥当性の検証を行っている．
設計期間：3人月以上，4人月未満

設計ツール：Cadence 社 Virtuoso，Cadence 社 Virtuoso，Mentor 社 Calibre，Cadence 社 Spectre， トランジスタ数：10～100

別：TEG( 特性評価回路など )試作ラン：ローム CMOS 0.18μ m 2.5mm 角チップ

チップ種

脳波取得フロントエンドの改良及び自立動作可能 LSI チップのための各要素回路の改良
慶應義塾大学理工学部

中野 誠彦 , 三浦 大毅 , 八木 健太

慶應義塾大学理工学研究科

ホルヘ カナダ , 三河 樹由 , 吉田 祐威

概要： 筋電，心電，脳波などの生体電位信号は皮膚に電極を接触させて非侵襲に測定することができ，医療，研究用途に広く用いられている．生体電位信号を扱う低雑音増幅器，フィルタはウェアラブル端末へ応用するために小型化，低電圧化が求められており，我々はこれらをオンチップで実現することを目指している．今回のチップ設計では，バンドギャップリファレン

ス，周波数多重時間領域 ADC，時間ドメイン ADC の試作を行った． 自立動作可能な LSI チッ
プのための，オンチップ太陽電池と電源回路とアプリケーション回路の研究を行っている．電源回路は太陽電池の出力を6V 以上に昇圧することで様々なアプリケーション回路の動作を目指す．本試作では，RO 昇圧器付多段 CCCP に適した昇圧器を探すために従来型と提案型の CCCP と SOCP の試作を行った．

設計期間：6人月以上，7人月未満 設計ツール：Cadence 社 Virtuoso，Mentor 社 Calibre，Cadence 社 Spectre，Synopsys 社 StarRC(XT)，

Synopsys 社 Hercules，Synopsys 社 HSPICE(RF)， トランジスタ数：100～1,000

試作ラン：ローム CMOS 0.18μ m 2.5mm 角チップ

チップ種別：マイクロプロセッサ

103

2021日本語版_8（最終）.indd 103

2021/08/19 0:54

光ファイバ送信機要素回路
東京理科大学理工学部電気電子情報工学科

楳田 洋太郎 , 高野 恭弥

東京理科大学理工学研究科電気工学専攻

川原 啓輔

概要：本試作では，光ファイバ送信機に向けた要素回路を設計した．必要な要素回路の中でも今回は，光変調器駆動回路，分布型差動増幅回路について設計を行った．光変調器駆動回路においては縦積みトランジスタを用いることで出力耐圧の向上を実現した．また光変調器駆動回路の各セクションの増幅回路にインダクタピーキングを適用し分布型増幅回路の入出力伝送線路で生じる高周波損失を等化し広帯域特性を実現した．分布型差動増幅回路は差動結合インダクタを使用して省面積を実現した．配線の寄生成分は電磁界解析を用いて抽出した．また，要素回路内で使用したトランジスタやインダクタ等のデバイス評価用素子（TEG）も試作した．加えて，汎用のアナログ回路として演算増幅器と比較器（コンパレータ）を試作した．

設計期間：0.5人月以上，1人月未満 設計ツール：Cadence 社 Virtuoso，TOOL 社 Lavis，Mentor 社 Calibre，Cadence 社 Spectre，Keysight

社 ADS， トランジスタ数：10～100

試作ラン：ローム CMOS 0.18μ m 2.5mm 角チップ

チップ種別：通信 (RF 回路，ATM など )B-3
Appendix

60GHz 帯アップコンバージョンミキサ
東京理科大学理工学部電気電子情報工学科
東京理科大学理工学研究科電気工学専攻

楳田 洋太郎 , 高野 恭弥
萩原 豊之 , 酒井 元 , 佐原 健太 , 関根 光輝

概要：本試作では，60 GHz 帯アップコンバージョンミキサの設計を行った．アップコンバー
ジョンミキサはシングルバランスドミキサであり，ベースバンド入力信号は単相信号，局部発振（LO）入力は60 GHz の差動信号，60 GHz 帯の高周波出力信号は差動信号である．アップコ
ンバージョンミキサをオンウェハ測定によって評価するために，差動信号入出力端子には差動信号を単相信号に変更するラットレース型平衡不平衡器（バラン）を用いている．ベースバン

ド入力端子にはバッファとしてゲート接地増幅器を用いている．本試作では設計したアップコ
ンバージョンミキサの性能評価を行う．また，設計したアップコンバージョンミキサに用いられるデバイスの評価用素子を試作した．

設計期間：3人月以上，4人月未満 設計ツール：Cadence 社 Virtuoso，TOOL 社 Lavis，Mentor 社 Calibre，Cadence 社 Spectre，Keysight
社 ADS， トランジスタ数：10～100

試作ラン：ローム CMOS 0.18μ m 2.5mm 角チップ

チップ種別：通信 (RF 回路，ATM など )ディジタルビームフォーミング用信号生成回路実証チップ
滋賀県立大学工学部

井上 正隆 , 井上 敏之 , 岸根 桂路

概要：次世代無線通信（5G）をはじめとして，より効率的な電波照射による通信品質向上を目指して，各種ビームフォーミング技術の研究開発が進んでいる．また，マイクロ波・ミリ波帯

レーダによるセンシング技術においても，ビームフォーミング技術は有効である．本試作では，
ビームフォーミング技術の高機能化に向けて，位相同期回路（PLL）発振器および移相器の動作検証を目的とした．移相器出力の位相誤差を低減するために，配線寄生成分や後段回路の負荷が等価となるようにレイアウト設計を行った．Post-layout シミュレーションにより，移相器の基本動作を確認している．今後，実測による検証によりシミュレーション結果との比較検討を行い，高機能化に向けたチップ設計へのフィードバックを行いたいと考えている．

設計期間：2人月以上，3人月未満 設計ツール：Cadence 社 Virtuoso，Mentor 社 Calibre，Synopsys 社 StarRC(XT)，Synopsys 社 Hercules，Synopsys 社 HSPICE(RF)， トランジスタ数：100～1,000 試作ラン：ローム CMOS 0.18μ m 2.5mm 角チップ チップ種別：アナログ(PLL, A-D/DC-DC コンバータなど )104

2021日本語版_8（最終）.indd 104

2021/08/19 0:54

令和2年度 / 令和元年度第1回ローム CMOS 0.18um 試作
低電圧で動作する温度センサ回路 TEG ほか
立命館大学大学院情報理工学研究科
立命館大学情報理工学部

室原 脩人 , 宮内 悠太 , 木村 知也

今川 隆司 , 越智 裕之

概要：集積回路上に PN 接合ダイオードを形成して光を照射すると太陽電池として機能するため，これを同一チップ上の回路の電源として利用すれば，エネルギーを自給自足する単一ダイのシステムが構築できると期待される．当研究室ではこれまで，単一のオンチップ太陽電池セルから得られる0.5～0.6V 程度の電源電圧での動作に適したリングオシレータを用いた温度セン
サ回路の TEG の試作と測定に取り組んできており，今回の試作チップには，過去に試作・測定

した TEG の回路中の抵抗値を修正した TEG を搭載している．この TEG の測定により，電源電
圧変動やプロセスばらつきの影響下で，どの程度の確度が得られるのかを明らかにする予定でB-3ある．本試作チップには上記のほか，フォトセンサなどの TEG も搭載している．

Appendix

参考文献：室原 , 坂野 , 木村 , 今川 , 越智 , " 太陽電池混載チップでの CMOS 互換回路による電源電圧変動に頑強な温度センサの測定 ", 信
学技報 , vol. 120, no. 400, VLD2020-74, pp. 32-37, 2021年3月 .
設計期間：2人月以上，3人月未満
数：100～1,000

設計ツール：Cadence 社 Virtuoso，Mentor 社 Calibre，Synopsys 社 HSPICE(RF)， トランジスタ

試作ラン：ローム CMOS 0.18μ m 2.5mm 角チップ

チップ種別：TEG( 特性評価回路など )SFQ/CMOS ハイブリッド回路用64-kb
シーケンシャルアクセス CMOS メモリ
横浜国立大学理工学府

弘中 祐樹 , 吉川 信行

概要：我々は半導体回路に代わる次世代回路として高速性，低消費電力性に優れた単一磁束量子（SFQ）論理回路の研究を行っている．だが，駆動力や集積度が低いという欠点があり，SFQ

回路単体での大規模回路作製は困難である．そこで高速性，低消費電力性に優れた SFQ 論理回路による演算回路と集積性に優れた SFQ 回路によるメモリを組み合わせる事によって高速読み
出し，かつ低消費電力が可能な SFQ/CMOS ハイブリッドメモリシステムを提案している．本

試作では，CMOS メモリの出力と SFQ 回路の電流センサ間の帯域を実験において評価するため，シーケンシャルアクセスの64-kb CMOS メモリを設計した．メモリは先行研究での8T-SRAM に基づく構成を用いている．アドレス選択用のデコーダにシフトレジスタ型デコーダを用いており，外部クロックによってメモリ内のデータを順次 SFQ 電流センサに出力し読み出すことが可能な構成となっている．

設計期間：1人月以上，2人月未満 設計ツール：Cadence 社 Virtuoso，Mentor 社 Calibre，Synopsys 社 StarRC(XT)，Synopsys 社 Hercules，Synopsys 社 HSPICE(RF)， トランジスタ数：100,000～1,000,000
メモリ

試作ラン：ローム CMOS 0.18μ m 2.5mm 角チップ

チップ種別：

低温 CMOS デバイスの特性評価用 TEG
横浜国立大学理工学府

弘中 祐樹 , 吉川 信行

概要：我々は半導体回路に代わる次世代回路として高速性，低消費電力性に優れた単一磁束量子（SFQ）論理回路の研究を行っている．だが，駆動力や集積度が低いという欠点があり，SFQ

回路単体での大規模回路作製は困難である．そこで高速性，低消費電力性に優れた SFQ 論理回路による演算回路と集積性に優れた CMOS 回路によるメモリを組み合わせる事によって高速読

み出し，かつ低消費電力が可能な SFQ/CMOS ハイブリッドメモリシステムを提案している．これまでの研究において，メモリの要素回路である差動増幅器の動作不良が課題となっていた．現

在我々はこの動作不良の原因が，極低温下における CMOS デバイスの特性変化をシミュレー
ションにおいて十分に再現できていないためと考えている．本試作では，低温 CMOS デバイス
並びに差動増幅器の静特性・動特性評価用のための各種 TEG を搭載している．

設計期間：0.1人月未満 設計ツール：Cadence 社 Virtuoso，Mentor 社 Calibre，Synopsys 社 StarRC(XT)，Synopsys 社 Hercules，Synopsys

社 HSPICE(RF)， トランジスタ数：100～1,000 試作ラン：ローム CMOS 0.18μ m 2.5mm 角チップ チップ種別：TEG( 特性評価回
路など )

105

2021日本語版_8（最終）.indd 105

2021/08/19 0:54

低消費電力誘導結合通信回路 TEG
東京大学大学院情報理工学系研究科

門本 淳一郎 , 入江 英嗣 , 坂井 修一

概要：計算機の小型化・省電力化を背景として，多様なデバイスへと計算機が組み込まれるよ

うになっている．そうした中で我々が注目しているのはマイクロロボットやデフォーマブルな
ユーザインタフェースといった，形状変形するデバイスである．こうしたデバイスへの計算機搭載のため，我々は複数小型チップの埋め込みとオンチップアンテナによるチップ間無線接続について研究開発を進めている．本 TEG はチップ間無線通信技術の評価のため設計されたものである．TEG 中には複数のアンテナと無線送受信回路が搭載され，単一チップ上で無線通信をおこなうことができる．今後無線通信品質の評価を通して，提案する送受信回路やアンテナの設計について検討していく予定である．

設計期間：0.5人月以上，1人月未満 設計ツール：Cadence 社 Virtuoso，Mentor 社 Calibre，Cadence 社 Spectre，Keysight 社 ADS， ト
ランジスタ数：1,000～10,000

試作ラン：ローム CMOS 0.18μ m 2.5mm 角チップ

チップ種別：TEG( 特性評価回路など )B-3
Appendix

磁気センサの RTS ノイズ特性評価用 TEG
茨城大学理工学研究科

木村 孝之

概要：これまで２次元集積化磁気センサの解像度，つまり単位面積当たりの画素数を増やすた

めに画素の縮小が行われてきた．ホールエレメントを1μ m とすることで6μ m 角の画素が実現できている．この様にホールエレメントの縮小により画素を小さくすることができたが，ホールエレメントや画素内の MOSFET のサイズ縮小により RTS(random telegraph signal) ノイズが問題となった．本研究では微小磁場測定において問題となる集積化磁気センサで発生する RTS
ノイズの低減を実現するため，画素内回路の再検討を行った．RTS ノイズは主に MOSFET の面積の縮小が原因であるため，画素に存在するソースフォロアを取り除いた．それにより画素にスペースが生じるため，ホールエレメントを構成する MOSFET の面積を３μｍ角に拡大した．

以上の設計変更を行い LSI を試作し RTS ノイズの測定を行った．その結果，対策前では3mVrms の RTS ノイズが観測されたが，ソース
フォロアを除去し1μｍ角のホールエレメントを配置した画素では RTS ノイズが0.9mVrms まで減少し，さらに3μｍ角のホールエレメ
ントでは0.15mVrms まで減少することが出来た．今後はソースフォロア除去に伴う応答速度の低下に関する評価を行う予定である．
設計期間：1人月以上，2人月未満
数：1,000～10,000

設計ツール：Cadence 社 Virtuoso，Mentor 社 Calibre，Synopsys 社 HSPICE(RF)， トランジスタ

試作ラン：ローム CMOS 0.18μ m 2.5mm 角チップ

脳波取得フロントエンドの改良及び自立動作可能 LSI チップのための各要素回路の改良
慶應義塾大学理工学部

中野 誠彦 , 小貫 怜央 , 山村 健太

慶應義塾大学理工学研究科

ホルヘ カナダ , 三河 樹由 , 吉田 祐威 , 三浦 大毅 , 八木 健太

概要：筋電，心電，脳波などの生体電位信号は皮膚に電極を接触させて非侵襲に測定することができ，医療，研究用途に広く用いられている．生体電位信号を扱う低雑音増幅器，フィルタはウェアラブル端末へ応用するために小型化，低電圧化が求められており，我々はこれらをオンチップで実現することを目指している．今回のチップ設計では，増幅器付き周波数多重時間

領域 ADC，超音波受信機，超音波送信機の試作を行った． 自立動作可能な LSI チップのための，オンチップ太陽電池と電源回路とアプリケーション回路の研究を行っている．電源回路は太陽電池の出力を6V 以上に昇圧することで様々なアプリケーション回路の動作を目指す．本試作では，太陽電池，コンパレータ，DCDC コンバータ，無線通信を目的としたバックスキャッタリング回路を試作した

設計期間：7人月以上，8人月未満 設計ツール：Cadence 社 Virtuoso，Mentor 社 Calibre，Cadence 社 Spectre，Synopsys 社 StarRC(XT)，

Synopsys 社 Hercules，Synopsys 社 HSPICE(RF)， トランジスタ数：100～1,000

試作ラン：ローム CMOS 0.18μ m 2.5mm 角チップ

チップ種別：マイクロプロセッサ

106

2021日本語版_8（最終）.indd 106

2021/08/19 0:54

60 GHz 帯ダウンコンバージョンミキサ
東京理科大学理工学部電気電子情報工学科
東京理科大学理工学研究科電気工学専攻

楳田 洋太郎 , 高野 恭弥
萩原 豊之 , 酒井 元 , 佐原 健太 , 関根 光輝

概要：本試作では，60 GHz 帯ダウンコンバージョンミキサの設計を行った．ダウンコンバー
ジョンミキサはゲートポンプミキサであり，60 GHz 帯の高周波（RF）入力信号と60 GHz の局

部発振（LO）信号を NMOSFET のゲートに入力し，ドレインからベースバンド信号を出力する．RF 信号と LO 信号を足し合わせるために，ラットレース型平衡不平衡器（バラン）を用いている．ラットレースバランのΔ端子とΣ端子に RF 信号と LO 信号を別々に入力することにより，差動端子から両者を足し合わせた信号を得ることができる．本試作では設計したダウンコ
ンバージョンミキサの性能の評価を行う．また，設計したダウンコンバージョンミキサに用いられるデバイスの評価用素子を試作した．

設計期間：3人月以上，4人月未満 設計ツール：Cadence 社 Virtuoso，TOOL 社 Lavis，Mentor 社 Calibre，Cadence 社 Spectre，Keysight
社 ADS， トランジスタ数：10～100

試作ラン：ローム CMOS 0.18μ m 2.5mm 角チップ

チップ種別：通信 (RF 回路，ATM など )B-3
Appendix

光ファイバ送信機要素回路
東京理科大学理工学部電気電子情報工学科
東京理科大学理工学研究科電気工学専攻

楳田 洋太郎 , 高野 恭弥
川原 啓輔

概要：本試作では，光ファイバ送信機に向けた要素回路を設計した．必要な要素回路の中でも今回は，ダブルバ

ランス型ミキサ，光変調器駆動回路，分布型差動増幅回路について設計を行った．ダブルバランス型ミキサは高い線形性と優れたポート間アイソレーション特性を持つことから送受信機で広く利用されている．本試作ではマ

イクロ波帯で広帯域なダブルバランスドミキサを実現するために，入力部のバランに分布型増幅回路を使用した．
光変調器駆動回路と分布型差動増幅回路は RO1819_4で試作した回路からの改良を行った．インダクタや結合インダクタ，伝送線路などの受動素子は電磁界シミュレータ（Momentum）を用いて設計した．また要素回路内で使用したトランジスタやインダクタ等のデバイス TEG も試作した．

設計期間：Cadence 社 Virtuoso，TOOL 社 Lavis，Mentor 社 Calibre，Cadence 社 Spectre，Keysight 社 ADS， 設計ツール：10～100
トランジスタ数：ローム CMOS 0.18μ m 2.5mmx5.0mm チップ

試作ラン：

チップ種別：通信 (RF 回路，ATM など )トータルドーズ耐性試験向け光再構成型ゲートアレイ VLSI静岡大学大学院総合科学技術研究科工学専攻

渡邊 実

概要：耐放射線・光再構成型ゲートアレイのトータルドーズ耐性試験向けの光再構成型ゲート

アレイ VLSI を試作した．耐放射線・光再構成型ゲートアレイ (Optically Reconfigurable Gate

Array) はホログラムメモリ，レーザアレイ，ゲートアレイ VLSI から構成される光電子デバイス
で，光技術を活用することで完全並列な構成が可能になり，その結果，故障を許容したゲート
アレイの運用が可能になり，スタンダードな CMOS プロセスを用いていても既存の FPGA よりもトータルドーズ耐性を高めることができる．光再構成型ゲートアレイ VLSI のゲートアレイの基本的な構成は FPGA(Field Programmable Gate Array) と同じであり，ブール関数を実装する
Look-Up Table やフリップフロップが実装された論理ブロックとスイッチングマトリックスから構成される．本チップにはトータルドーズ耐性試験向けに検査機能を追加している．

設計期間：0.1人月未満 設計ツール：Synopsys 社 DesignCompiler，Synopsys 社 ICCompiler，Mentor 社 Calibre，Mentor 社 ModelSim，

Synopsys 社 StarRC(XT)，Synopsys 社 Hercules，Synopsys 社 HSPICE(RF)， トランジスタ数：10,000～100,000
CMOS 0.18μ m 5.0mm 角チップ

試作ラン：ローム

チップ種別：その他

107

2021日本語版_8（最終）.indd 107

2021/08/19 0:54

CMOS イメージセンサー
静岡大学大学院総合科学技術研究科工学専攻

渡邊 実

概要：ローム社5mm 角チップを用いて，簡素な640×480ピクセルのイメージセンサーを試作した．フォトダイオードは N-Well と P-substrate 間で作り，フォトダイオードのサイズは5μ m ×

3.84μ m である．フォトダイオードセルの間隔は横6.4μ m，縦7.84μ m である．標準的なイメー
ジセンサーチップであるが，このチップには順序回路が含まれておらず，チップ外部から

FPGA(Field Programmable Gate Array) を用いて各ピクセルをアドレッシングし，ピクセル情報を読み出す仕様として設計してある．信号の出力側に A/D コンバータを実装しておらず，ピクセルからのアナログ信号がそのまま出力される．現在までに FPGA による制御システムを作り，正しく動作するところまで確認を終えている．ただし，このチップの試作目的は放射線で脆弱な個所を特定するためであり，今後，トータルドーズ耐性試験を実施していく予定である．本チップで得られた試験結果を基にして，今後，耐放射線イメージセンサーを開発していく予定である．
設計期間：0.5人月以上，1人月未満

B-3

設計ツール：Synopsys 社 DesignCompiler，Synopsys 社 ICCompiler，Mentor 社 Calibre，Mentor

社 ModelSim，Synopsys 社 StarRC(XT)，Synopsys 社 Hercules，Synopsys 社 HSPICE(RF)， トランジスタ数：1,000,000～10,000,000

Appendix

試作ラン：ローム CMOS 0.18μ m 5.0mm 角チップ

チップ種別：イメージセンサ / スマートセンサ

入力ダイナミックレンジ拡大のための光通信用トランスインピーダンスアンプの回路構成実証チップ
滋賀県立大学工学部

土田 知史 , 土谷 亮 , 井上 敏之 , 岸根 桂路

概要：本チップは光通信用トランスインピーダンスアンプ (TIA) の回路構成を提案し，実証するためのチップである．光通信用受信アンプでは利得・速度・消費電力・雑音特性に加えて，入力ダイナミックレンジの広さも必要とされる．我々は広く使われているインバータ型 TIA を基に，わずかな速度低下と引き換えに入力ダイナミックレンジを向上させ，ばらつきの影響を受けにくい回路構成を提案している．提案回路構成の有効性を実証するために消費電力，インダ

クティブピーキングの有無を変えつつ，従来型と提案回路をオンウェハプロービングで測定できる TEG を合計で15個搭載した．提案構成によるダイナミックレンジの拡大は DC 測定で確認されており，現在アイダイヤグラムでの評価を進めている．また，提案回路構成のばらつき耐性に関するシミュレーション結果は参考文献にて発表した．

参考文献：土田 , 土谷 , 井上 , 岸根 , "A Transimpedance Amplifier Topology Considering the Impact of Variability on Inductive Peaking",
SASIMI 2021, pp.192-196, 2021年03月 .

設計期間：2人月以上，3人月未満 設計ツール：Cadence 社 Virtuoso，Mentor 社 Calibre，Cadence 社 Spectre，Synopsys 社 StarRC(XT)，

Synopsys 社 HSPICE(RF)，Keysight 社 ADS， トランジスタ数：100～1,000 試作ラン：ローム CMOS 0.18μ m 2.5mm 角チップ チッ
プ種別：通信 (RF 回路，ATM など )耐放射線 RISC-V プロセッサ
京都工芸繊維大学電気電子工学系

小林 和淑

概要：4段パイプラインの RISC-V プロセッサ (poyo-v, https://github.com/ourfool/poyo-v) を通常の D 型フリップフ

ロップと当研究室で開発した耐放射線 FF 技術の一つである BCDMR (Bistable Cross-coupled Dual Modular
Redundancy) の2つの FF を用いて個別に設計した．両プロセッサは外部からの制御信号により動作時に切り替えられる構造とした．両プロセッサで共有するデータメモリ (64kB) とインストラクションメモリ (64kB) の SRAM メモ

リマクロとともにチップ内に収めた．SRAM マクロは ROHM 社から提供された通常の6T SRAM であり，放射線耐性を持たないため，内蔵の SRAM を切り離して，外部のメモリを使って動作させることもできる．ただし，外付けのメモリはピン数の関係上，双方向ピンとせざるを得ず，入出力を別に持つチップ内の SRAM と動作が異なるため，コンパイル後のアセンブラにフィルタをかけて，メモリの読み出し命令直後の書き込み命令間に NOP を挿入することで対処した．なお，通常の FF を用いた RISC-V プロセッサと SRAM メモリはリフレッシュセミナーでその設計方法を公開している．プロセッサは正常に動作し，今後放射線試験によるソフトエラー耐性の評価を予定している．

設計期間：2人月以上，3人月未満 設計ツール：Cadence 社 INCISIV，Synopsys 社 DesignCompiler，Synopsys 社 ICCompiler，Cadence

社 Virtuoso，Mentor 社 Calibre，Synopsys 社 HSPICE(RF)， トランジスタ数：10,000～100,000
2.5mmx5.0mm チップ

試作ラン：ローム CMOS 0.18μ m

チップ種別：マイクロプロセッサ

108

2021日本語版_8（最終）.indd 108

2021/08/19 0:54

令和2年度 / 令和元年度第2回ローム CMOS 0.18um 試作
低電圧で動作するイメージセンサ用画素回路 TEG ほか
立命館大学大学院情報理工学研究科
立命館大学情報理工学部

室原 脩人 , 宮内 悠太 , 木村 知也

今川 隆司 , 越智 裕之

概要：集積回路上に PN 接合ダイオードを形成して光を照射すると太陽電池として機能するため，これを同一チップ上の回路の電源として利用すれば，エネルギーを自給自足する単一ダイのシステムが構築できると期待される．本試作では，単一のオンチップ太陽電池セルから得られる0.5～0.6V 程度の電源電圧で動作可能なイメージセンサを0.18μ m 標準 CMOS プロセスで実現することを目指し，低電圧動作に適した画素回路および ADC の一部（コンパレータ）の TEGを搭載しており，低電圧下で動作可能であるかどうかを測定により明らかにする予定である．本
試作チップには上記のほか，フォトセンサなどの TEG も搭載している．
設計期間：2人月以上，3人月未満

試作ラン：ローム CMOS 0.18μ m 2.5mm 角チップ

チップ種別：TEG( 特性評価回路など )B-3
Appendix

数：100～1,000

設計ツール：Cadence 社 Virtuoso，Mentor 社 Calibre，Synopsys 社 HSPICE(RF)， トランジスタ

スタンダードセルを用いたフルデジタル SARADC
東京電機大学工学研究科電気電子工学専攻
東京電機大学工学部電子システム工学科

福島 拓実 , 平野 皓士
小松 聡

概要：スタンダードセルを用いたフルデジタルの逐次比較型 ADC（SARADC）のチップ試作を行った．この回路はフルレンジで動作するハイブリッドコンパレータ，SAR ロジック，トライ

ステートバッファから構成される DAC から構成されている．ハイブリッドコンパレータは論理

素子の閾値を利用しており，低い入力電圧範囲で動作する NOR コンパレータと高い入力動作範囲で動作する NAND コンパレータを組み合わせ，これらの出力を場合に応じて選択することで広い入力電圧範囲を得ることができる．フルデジタル DAC は MOSFET がオン状態になるときに発生する微小な抵抗成分，オン抵抗を利用しており，それによって生じる分圧により中間的なアナログ電圧を生成することができる．トライステートバッファに存在する ‘0’，‘1’，‘ ハイインピーダンス状態 ’ を用いて，それぞれ駆動する MOSFET をエンコーダで選び，調節することで出力電圧を変化させる．しかしながら，この動作方法では常に電流が流れることになるため消費電力が大きくなってしまうという欠点が存在する．試作チップ測定により，提案手法を用いることで中間的なアナログ電圧を生成できていることは確認できたため，さらなる精度向上や低消費電力に努めたいと思う．

設計期間：0.5人月以上，1人月未満 設計ツール：Synopsys 社 DesignCompiler，Synopsys 社 ICCompiler，Cadence 社 Virtuoso，Mentor

社 Calibre，Synopsys 社 HSPICE(RF)， トランジスタ数：10,000～100,000 試作ラン：ローム CMOS 0.18μ m 2.5mm 角チップ チッ
プ種別：アナログ (PLL, A-D/DC-DC コンバータなど )IoT のためのアナログ回路 TEG
広島工業大学工学部

升井 義博

概要：近年では IoT の研究・開発・実用化に伴い，無線センサーネットワークの利用が開始されつつある．最近の無線センサーネットワークでは信号通信用の配線だけでなく，電源配線の無線化もすすみつつある．そこで，本試作ではエネルギーハーベストを電源とし，無線センサー
ネットワークでの利用を想定したアナログ要素回路の試作を行った．低電圧駆動，低消費電力というテーマで0.18μ mCMOS プロセスを用いたアナログ回路 TEG として以下の回路を集積した．ダブルブースト技術を用いた昇圧回路，温度センサ，差動型 - 非同期動作の12bit 逐次比較
型 AD 変換器，低消費電力マルチバイブレータ，オンチップ発電のための光発電セル等．特にオンチップ光発電セルでは PN 接合を2段直列接続し，植物栽培用 LED を照射することで約1V程度の電圧と数μ W 程度の電力が発電できることが実験より明らかになった．
設計期間：10人月以上

設計ツール：Cadence 社 Virtuoso，Cadence 社 Spectre，Synopsys 社 StarRC(XT)，Synopsys 社 Hercules， ト

ランジスタ数：100,000～1,000,000 試作ラン：ローム CMOS 0.18μ m 2.5mm 角チップ チップ種別：アナログ (PLL, A-D/DC-DC コ
ンバータなど )109

2021日本語版_8（最終）.indd 109

2021/08/19 0:54

バイオロギングでの利用を想定したデータロガー用アナログ回路 TEG
広島工業大学工学部

升井 義博

概要：元来，バイオロギングは生物にカメラやデータロガーを取り付け，生態を明らかにするための研究であった．しかし近年ではバイオロギングを応用し，環境データを集めたり，気象予測等へ活用するための応用研究が進められている．そんな中，バイオロギングで使用するデー

タロガーが小型化されることでより多くの生物に取り付け可能となり，より多くのデータを収集できるようになることから，データロガーの小型化が強く望まれている．そこで本試作では

超小型，低消費電力というキーワードでデータロガーを構成するアナログ回路 TEG を試作した．
集積した回路は温度センサ，差動増幅回路，14bit 逐次比較型 AD 変換器，不揮発性メモリ動作

用の昇圧回路等である．いずれも小型のボタン電池での駆動を可能とするため低電圧動作が可能な設計となっている．

設計期間：4人月以上，5人月未満

設計ツール：Cadence 社 Virtuoso，Cadence 社 Spectre，Synopsys 社 StarRC(XT)，Synopsys 社

Hercules， トランジスタ数：100,000～1,000,000

B-3

A-D/DC-DC コンバータなど )試作ラン：ローム CMOS 0.18μ m 2.5mm 角チップ

チップ種別：アナログ (PLL,

Appendix

Flash ADC, 高速温度分布測定回路 , VLL ADC
芝浦工業大学工学部

佐々木 昌浩 , 萬羽 敦史 , 山本 大貴 , 福岡 慶祐

概要：本試作では異なる複数の回路を実装している．1つ目の回路は，1.75-GHz での動作が可能なキャリブレーション機能付き8-bit Flash Analog to Digital Converter である．この回路は新たな方式を用い低消費電力化のための低電圧化と分解能の両立を実現している．2つ目の回路は，高速温度分布測定システムである．この回路は NMOS トランジスタをダイオード接続し，その温度特性を利用して温度分布を測定するものであり，温度センサアレイと増幅部の回路を見直し，高精度化を図っている．3つ目の回路は8-bit の Voltage Locked Loop 型 A/D Converter である．この回路はアップダウンカウンタとコンパレータを用いて入力信号と出力の D/A 変換値を比較する方式を採用しており，回路構成の見直しによりさらなる小面積化を図っている．

設計期間：4人月以上，5人月未満 設計ツール：Cadence 社 Virtuoso，Mentor 社 Calibre，Synopsys 社 StarRC(XT)，Synopsys 社 Hercules，Synopsys 社 HSPICE(RF)， トランジスタ数：10,000～100,000
ナログ (PLL, A-D/DC-DC コンバータなど )試作ラン：ローム CMOS 0.18μ m 2.5mm 角チップ

チップ種別：アSFQ/CMOS ハイブリッド回路用64-kb
シーケンシャルアクセス CMOS メモリほか
横浜国立大学理工学府

弘中 , 吉川 信行

概要：我々は半導体回路に代わる次世代回路として高速性，低消費電力性に優れた単一磁束量子（SFQ）論理回路の研究を行っている．だが，駆動力や集積度が低いという欠点があり，SFQ

回路単体での大規模回路作製は困難である．そこで高速性，低消費電力性に優れた SFQ 論理回路による演算回路と集積性に優れた SFQ 回路によるメモリを組み合わせる事によって高速読み
出し，かつ低消費電力が可能な SFQ/CMOS ハイブリッドメモリシステムを提案している．本

試作では，CMOS メモリの出力と SFQ 回路の電流センサ間の帯域を実験において評価するため，シーケンシャルアクセスの64-kb CMOS メモリを設計した．メモリは先行研究での8T-SRAM に基づく構成を用いている．アドレス選択用のデコーダにシフトレジスタ型デコーダを用いており，外部クロックによってメモリ内のデータを順次 SFQ 電流センサに出力し読み出すことが可能な構成となっている．また，メモリ消費電力低減のため，8T-SRAM の出力トランジスタの電源電圧を VDD と区別し，メモリの出力電流の振幅を制御可能な設計となっている．その他，本試作には量子ビット制御用 DAC の試作回路が搭載されている．

設計期間：1人月以上，2人月未満 設計ツール：100,000～1,000,000 トランジスタ数： 試作ラン：ローム CMOS 0.18μ m 2.5mm 角
チップ

チップ種別：メモリ

110

2021日本語版_8（最終）.indd 110

2021/08/19 0:54

単一磁束量子高速フーリエ変換プロセッサ用 CMOS メモリ
横浜国立大学理工学府

弘中 祐樹 , 吉川 信行

概要：我々は半導体回路に代わる次世代回路として高速性，低消費電力性に優れた単一磁束量子（SFQ）論理回路の研究を行っている．だが，駆動力や集積度が低いという欠点があり，SFQ

回路単体での大規模回路作製は困難である．そこで高速性，低消費電力性に優れた SFQ 論理回路による演算回路と集積性に優れた SFQ 回路によるメモリを組み合わせる事によって高速読み
出し，かつ低消費電力が可能な SFQ/CMOS ハイブリッドメモリシステムを提案している．本

試作では，高速フーリエ変換 (FFT) を行う SFQ プロセッサと組み合わせて用いるための CMOS

メモリのプロトタイプとして，16-word ×16-bit ×2-block の CMOS メモリを設計した．メモリ
は先行研究での8T-SRAM に基づく構成となっており，2-block のメモリは FFT 演算においてス

テージ毎に read/write 動作がそれぞれのブロックで切り替わる ping-pong 方式でのアクセスが可能となるように構成した．

設計期間：1人月以上，2人月未満 設計ツール：Cadence 社 Virtuoso，Mentor 社 Calibre，Synopsys 社 StarRC(XT)，Synopsys 社 Hercules，Synopsys 社 HSPICE(RF)， トランジスタ数：1,000～10,000 試作ラン：ローム CMOS 0.18μ m 2.5mm 角チップ チップ種別：メモリ

B-3

東京大学大学院情報理工学系研究科

門本 淳一郎 , 入江 英嗣 , 坂井 修一

Appendix

無線通信プロセッサ TEG
概要：計算機の小型化・省電力化を背景として，多様なデバイスへと計算機が組み込まれるよ

うになっている．そうした中で我々が注目しているのはマイクロロボットやデフォーマブルな
ユーザインタフェースといった，形状変形するデバイスである．こうしたデバイスへの計算機搭載のため，我々は複数小型チップの埋め込みとオンチップアンテナによるチップ間無線接続について研究開発を進めている．本 TEG には32-bit の汎用プロセッサと無線送受信回路，その他の周辺回路が混載されており，複数チップ間で無線通信をおこなうことができる．今後プロ
セッサ上でのベンチマークソフトウェア実行や，無線通信品質の評価を通して，提案システムの設計について検討する予定である．

設計期間：0.5人月以上，1人月未満 設計ツール：Synopsys 社 DesignCompiler，Synopsys 社 ICCompiler，Cadence 社 Virtuoso，Mentor

社 Calibre，Cadence 社 Spectre，Keysight 社 ADS， トランジスタ数：10,000～100,000 試作ラン： チップ種別：TEG( 特性評価回路など )積分ジャイロスコープ用固有モード検出器
東北大学工学研究科 ロボティクス専攻

塚本 貴城

概要：周波数変調・積分型ジャイロスコープは，優れた直線性，ダイナミックレンジ，温度安定性のため，自動運転は，ドローン・ロボットの高精度自律制御のために期待されている．この実現のためには，MEMS 縮退振動子上に2つの固有モード（CW モードと CCW モード）を重畳させ，さらに，これらを互いに完全に独立に制御する必要がある．これは，同一の振動子上に重畳された，これらの固有モードを分離し，それぞれのモードの位相情報と振幅情報を抽出できれば十分である．位相情報を基に，位相同期ループで MEMS 振動子を共振させることができ，振幅情報を用いてモード振幅を一定に制御可能である．これまでに，FPGA を使って原理検証を行ってきたが，サイズや消費電力の観点から実用的ではなく，より現実的なデバイスの開発のためには小型化・低消費電力化が必須である．そこで，ROHM0.18um プロセスを使った CMOS チップを開発している．

設計期間：0.5人月以上，1人月未満 設計ツール：Synopsys 社 DesignCompiler，Synopsys 社 ICCompiler，Cadence 社 Virtuoso，Mentor

社 Calibre，Synopsys 社 HSPICE(RF)， トランジスタ数：10,000～100,000 試作ラン：ローム CMOS 0.18μ m 2.5mm 角チップ チッ
プ種別：演算回路 ( 乗算器，除算器など )111

2021日本語版_8（最終）.indd 111

2021/08/19 0:54

高速通信伝送や生体センサに用いる CMOS アナログ回路の試作
明治大学理工学研究科

関根 かをり , 木下 功喜 , 和井田 優太

概要：高速通信伝送や生体センサに用いる CMOS アナログ回路の設計をすることと，低電圧・小面積 CMOS アナログ回路を設計することを根底に置き，評価に必要な回路の試作を行った．
以下が試作した回路の概要となる．高速通信伝送の波形の歪みを補償することを目的とした乗算器であるギルバートセルと遅延器である CMOS インバータ遅延器を合わせたアナログ FIR

フィルタ全体の回路と，電流モードロジック (CML) 回路を用いた遅延器それぞれの TEG，ポテンショスタットを使用した微弱な生体信号を扱う低消費電力動作・小面積化が可能なセンサ

インターフェース回路に用いるリング発振器やカレントミラー回路の TEG．これらの回路は測定器による動作確認を通して妥当性の検証を行っている．

設計期間：2人月以上，3人月未満 設計ツール：Cadence 社 Virtuoso，Mentor 社 Calibre， トランジスタ数：～10 試作ラン：ローム

CMOS 0.18μ m 2.5mm 角チップ

B-3

チップ種別：TEG( 特性評価回路など )Appendix

脳波取得フロントエンドの改良及び自立動作可能 LSI チップのための各要素回路の改良
慶應義塾大学理工学部

中野 誠彦 , 小貫 怜央 , 山村 健太

慶應義塾大学理工学研究科

吉田 祐威 , 三河 樹由 , 八木 健太 , 三浦 大毅

概要： 筋電，心電，脳波などの生体電位信号は皮膚に電極を接触させて非侵襲に測定することができ，医療，研究用途に広く用いられている．生体電位信号を扱う低雑音増幅器，フィルタはウェアラブル端末へ応用するために小型化，低電圧化が求められており，我々はこれらをオンチップで実現することを目指している．今回のチップ設計では，脳波取得用 DC 除去増幅器，
超音波受信回路及び PGA，超音波信号生成回路の試作を行った． 自立動作可能な LSI チップのための，オンチップ太陽電池と電源回路とアプリケーション回路の研究を行っている．電源回

路は太陽電池の出力を6V 以上に昇圧することで様々なアプリケーション回路の動作を目指す．

本試作では，クロックが高周波でも動作するように FBB ありの DCDC コンバータ，RO 電源用の SOCP，目標電圧の達成を目的とした20段 SOCP の試作を行った．

設計期間：6人月以上，7人月未満 設計ツール：Cadence 社 Virtuoso，Mentor 社 Calibre，Cadence 社 Spectre，Synopsys 社 StarRC(XT)，

Synopsys 社 Hercules，Synopsys 社 HSPICE(RF)， トランジスタ数：100～1,000

試作ラン：ローム CMOS 0.18μ m 2.5mm 角チップ

チップ種別：マイクロプロセッサ

光変調器駆動回路とデバイス TEG
東京理科大学理工学部電気電子情報工学科
東京理科大学理工学研究科電気工学専攻

楳田 洋太郎 , 高野 恭弥
吉田 祐威 , 三河 樹由 , 八木 健太 , 三浦 大毅

概要： 本試作では RO1819_4で試作した光変調器駆動回路の改良を行った．具体的には，
RO1819_4で試作した光変調器駆動回路とデバイス評価用素子（TEG）の測定結果を反映し，素子値の調整と回路構成の変更を行った．またデバイスモデリングを行うためのインダクタや抵抗器等のデバイス TEG も設計した．デバイス寸法に対してスケーラブルなインダクタモデルを作成するために，直径，配線幅，巻数が異なる１９個のインダクタを設計した．抵抗器には高周波特性に優れたポリシリコンを使用した．また RF パッドのモデリングを行うために，オープン・ショート・スルーのダミーパターンも設計した．インダクタや伝送線路などの受動素子は
電磁界シミュレータ（Momentum）を用いて設計した．

設計期間：6人月以上，7人月未満 設計ツール：Cadence 社 Virtuoso，Mentor 社 Calibre，Cadence 社 Spectre，Synopsys 社 StarRC(XT)，

Synopsys 社 Hercules，Synopsys 社 HSPICE(RF)， トランジスタ数：100～1,000

試作ラン：ローム CMOS 0.18μ m 2.5mm 角チップ

チップ種別：マイクロプロセッサ112

2021日本語版_8（最終）.indd 112

2021/08/19 0:54

ホログラムメモリ回折パターン計測用イメージセンサー
静岡大学大学院総合科学技術研究科工学専攻

渡邊 実

概要：ローム社5mm 角チップを用いて，ホログラムメモリの回折パターンの計測用に640×480

ピクセルのイメージセンサーを試作した．フォトダイオードセルの間隔は横6.4μ m，縦7.84μm である．これは市販されている標準的なイメージセンサーの解像度と同じであるが，将来的にはピクセル間隔を市販のイメージセンサーよりも狭くしていく予定である．本チップの受光する情報はホログラムメモリからの回折光に限定されることから，一般のイメージセンサーよりも高輝度な光パターンを取り扱うことになる．ただ，光学系側でＮＤフィルターや偏光板を用いて光の輝度は調整することにしており，イメージセンサーチップ内に調整機能を含めず，構造をできるだけシンプルにしている．ピクセルのばらつきもチップ外で補正する．

設計期間：0.5人月以上，1人月未満 設計ツール：Synopsys 社 DesignCompiler，Synopsys 社 ICCompiler，Mentor 社 ModelSim，Synopsys
社 StarRC(XT)，Synopsys 社 Hercules，Synopsys 社 HSPICE(RF)， トランジスタ数：1,000,000～10,000,000 試作ラン：ローム CMOS
0.18μ m 5.0mm 角チップ

チップ種別：イメージセンサ / スマートセンサ

B-3
Appendix

粗粒度光再構成型プロセッサアレイ
静岡大学大学院総合科学技術研究科工学専攻

渡邊 実

概要：ローム社5mm 角チップを用いて耐放射線・粗粒度光再構成型プロセッサアレイ VLSI を試作した．ソフトエラー耐性とトータルドーズ耐性の双方を高めるため，３重回路実装の8bitのプロセッサを21個実装した．１つのプロセッサには8bit のレジスタが8個実装されており，各種データの保持に使用する．プロセッサのインストラクションバスは16bit で光バスとなっている．21個のプロセッサの命令はホログラムメモリから光学的に供給され，完全並列であることから MIMD(Multiple Instruction stream, Multiple Data stream) アーキテクチャのプロセッサア
レイとも言える．プロセッサの各種演算は電気的に実行される．プロセッサの周囲にはスイッ

チングマトリックスが実装されており，アイランドスタイルのプロセッサアレイとなっており，
プロセッサ間の接続はスイッチングマトリックスにより決定される．
設計期間：0.5人月以上，1人月未満

設計ツール：Synopsys 社 DesignCompiler，Synopsys 社 ICCompiler，Mentor 社 Calibre，Mentor

社 ModelSim，Synopsys 社 StarRC(XT)，Synopsys 社 Hercules，Synopsys 社 HSPICE(RF)， トランジスタ数：1,000,000～10,000,000
試作ラン：ローム CMOS 0.18μ m 5.0mm 角チップ

チップ種別：マイクロプロセッサ

FiCC を用いた SRAM ならびにスタンダードセルメモリ
京都工芸繊維大学電気電子工学系

小林 和淑

京都工芸繊維大学電子システム工学専攻

浦部 孝樹

京都工芸繊維大学電子システム工学課程

阿部 佑貴

概 要： 通 常 の CMOS プ ロ セ ス で 試 作 で き る 不 揮 発 メ モ リ で あ る FiCC(Fishbone-in-Cage
Capacitor) を用いた SRAM ならびにスタンダードセルメモリ TEG を試作した．FiCC は配線容量を使った不揮発メモリであり，その保持時間は短いものの，追加マスクが不要である．このSRAM とスタンダードセルメモリは将来的に間欠的に動作を行う IoT 向けマイクロプロセッサに応用する予定である．スタンダードセルメモリに用いるセルライブラリは65nm 用に既に京都大学で作成されていたライブラリから自動変換することにより作成した．チップ内には，1bitの FiCC SRAM とラッチ，4bit のラッチセル，8ビット8ワードの FiCC SRAM，8ビット16ワードの FiCC を用いたスタンダードセルメ

ラッチ，4bit のラッチセル，8ビット8ワードの FiCC SRAM，8ビット16ワードの FiCC を用いたスタンダードセルメモリを搭載した．

FiCC を用いた SRAM は，多ビットの同時復帰動作に一部問題が残るものの，ほぼ正常に動作し，0.5秒の書き込み時間で約1時間データを保持できることが確認できた．今後は FiCC を用いたプロセッサの設計を行う予定である．

参考文献：阿部 , 小林 , 塩見 , 越智 , "FiCC を用いた不揮発スタンダードセルメモリ ", no.A-6-4, pp. 47, 電子情報通信学会総合大会 (2021)
設計期間：5人月以上，6人月未満 設計ツール：Cadence 社 INCISIV，Synopsys 社 DesignCompiler，Synopsys 社 ICCompiler，Cadence

社 Virtuoso，Mentor 社 Calibre，Synopsys 社 HSPICE(RF)， トランジスタ数：10,000～100,000

2.5mm 角チップ

試作ラン：ローム CMOS 0.18μ m

チップ種別：メモリ

113

2021日本語版_8（最終）.indd 113

2021/08/19 0:54

令和2年度 / 令和元年度第3回ローム CMOS 0.18um 試作
高周波回路 TEG
岡山県立大学情報工学部

伊藤 信之

岡山県立大学大学院情報系工学研究科システム工学専攻

吉澤 悠人 , 金田 直樹 , 宮撝 和哉

概要：本試作で検討を行った回路は，920 MHz 帯低消費電力，低雑音 LNA，5GHz 帯 LNA，
8GHz 帯リング型 ILFM，24GHz 帯 LC 型 ILFM，過去に試作した24GHz-VCO のレイアウト修
正版である．この中で，過去に試作した24GHz-VCO のレイアウト修正版については，2018年にテープアウトした24GHz-VCO のレイアウトを再確認している際に，ゲインセルを構成する
NMOS トランジスタのゲートコンタクトの数の不足，バラクタとして用いてる PMOS トランジ
スタのゲートコンタクトの不足，インダクタからゲインセルトランジスタに至る配線にノッチB-3形状となっている細い部分があったため，その修正を行った回路と元回路を再試作して位相雑音特性を評価した．その結果，周波数約24GHz における元回路の1MHz 離調における最低位相雑音はコア電流が約20mA において約Appendix-100dBc/Hz であったのに対して，上記レイアウト修正を行った回路では，コア電流が約16mA において約 -103dBc/Hz となり，消費電流として約4mA，位相雑音として約3dB の改善が確認された．
設計期間：6人月以上，7人月未満
ランジスタ数：100～1,000

設計ツール：Cadence 社 Virtuoso，Mentor 社 Calibre，Cadence 社 Spectre，Keysight 社 ADS， ト

試作ラン：ローム CMOS 0.18μ m 2.5mm 角チップ

チップ種別：通信 (RF 回路，ATM など )Stochastic Computing を用いた離散コサイン変換回路の試作
東京電機大学工学研究科電気電子工学専攻

小山 泰成 , 平野 皓士

東京電機大学工学部電子システム工学科

小松 聡

概要：IoT の普及によりデバイスの小型化や省電力化が求められている．また，プロセスの微細化による信頼性の低下が問題となっている．Stochastic Computing を用いることで , 従来回路に比べ低面積での設計が可能でありロバスト性が得られる．本試作では，Stochastic Computingを用いて設計した8入力の離散コサイン変換と従来の Binary を用いた離散コサイン変換の試作を行った．Stochastic Computing では Stochastic Number と呼ばれる Binary の値を時間軸でのビット列に変換をして演算を行っているため，Binary の演算と比べ各ビットの重み付けが均一とな

りロバスト性がある．Stochastic Computing を用いて設計した回路と従来手法である Binary を用いて設計した回路のロバスト性に関する動作検証を行う．

設計期間：0.5人月以上，1人月未満 設計ツール：Cadence 社 Xcelium，Synopsys 社 DesignCompiler，Synopsys 社 ICCompiler，Cadence
社 Virtuoso，Mentor 社 Calibre，Cadence 社 Dracula，Synopsys 社 StarRC(XT)，Synopsys 社 Hercules，Synopsys 社 HSPICE(RF)， ト
ランジスタ数：10,000～100,000

試作ラン：ローム CMOS 0.18μ m 2.5mm 角チップ

チップ種別：演算回路 ( 乗算器，除算器など )CMOS イメージセンサの1画素回路
東京電機大学工学研究科電子システム工学専攻
東京電機大学工学研究科電気電子工学専攻
東京電機大学工学部電子システム工学科

若林 怜玖

瀬端 康平 , 福島 拓実
小松 聡 , 高橋 弘貴

概要：イメージセンサの簡単な動作を理解するためのチップの試作を CMOS0.18um で行った．

作成した回路はリセットトランジスタ，選択トランジスタ，フォトダイオード，アンプで構成されている簡単な CMOS イメージセンサの1画素の回路である．回路の動作としては，フォトダイオードによって発生した光電流がリセットトランジスタによって蓄積される．リセット信号が立ち上がっている間，光電流が蓄積しリセット信号が下がったら出力される．光の強さによって出力電圧の傾きが変化し，光が強ければ強いほど出力電圧の傾きが大きくなる．フォトダイオードはリセットトランジスタの PN 接合部を広げることで代替した．

参考文献：松浦，“ 解像度が可変な CMOS イメージセンサの設計と評価 ”，東京電機大学卒業論文，2017年

設計期間：0.5人月以上，1人月未満 設計ツール：Synopsys 社 DesignCompiler，Synopsys 社 ICCompiler，Cadence 社 Virtuoso，Mentor

社 Calibre，Synopsys 社 HSPICE(RF)， トランジスタ数：10,000～100,000 試作ラン： ローム CMOS 0.18μ m 2.5mm 角チップ チッ
プ種別：イメージセンサ / スマートセンサ

114

2021日本語版_8（最終）.indd 114

2021/08/19 0:54

流量計，発汗センサ
信州大学工学部

加賀 悠太 , 狩野 楓 , 坂田 天来 , 上口 光

概要：本テストチップは，2019年度第4回試作の再試作であり，前回に引き続き水道メータ用の流量計とヘルスケア用の発汗センサの TEG が搭載されている．流量計 TEG は前回に引き続き，
超音波アクチュエータの駆動回路とスイッチング回路，タイミングズームとオートキャリブレー
ション機能を有する伝搬時間差検出回路，およびこれらの制御回路で構成されている．更に前回試作の測定評価を踏まえ，細かいバグの修正と，受信信号からノイズを除去するためのロー

パスフィルタの実装を行った．また，入出力を SPI 通信にすることでマイコンによる制御を可能にした．また，流量計と発汗センサ回路の安定動作のために LDO レギュレータを内蔵した．
参考文献：Y. Kaga and K. Johguch, "A 180 nm CMOS smart ultrasonic water flow meter circuit
for IoT smart society," Japanese Journal of Applied Physics (JJAP), Vol. 60, SBBL05, 2021.

設計期間：2人月以上，3人月未満 設計ツール：Cadence 社 Xcelium，Synopsys 社 ICCompiler，Cadence 社 Virtuoso，Mentor 社 Calibre，Mentor 社 ModelSim，Cadence 社 Spectre，Synopsys 社 StarRC(XT)，Synopsys 社 Hercules，Synopsys 社 HSPICE(RF)，Synopsys 社
HSIM，Synopsys 社 Formality，Keysight 社 ADS， トランジスタ数：10,000～100,000 試作ラン：ローム CMOS 0.18μ m 2.5mm 角チッ

B-3

チップ種別：イメージセンサ / スマートセンサ

Appendixプ

SFQ/CMOS ハイブリッド回路用低電力64-kb CMOS RAM
横浜国立大学理工学府

弘中 祐樹 , 吉川 信行

概要：我々は半導体回路に代わる次世代回路として高速性，低消費電力性に優れた単一磁束量子（SFQ）論理回路の研究を行っている．だが，駆動力や集積度が低いという欠点があり，SFQ

回路単体での大規模回路作製は困難である．そこで高速性，低消費電力性に優れた SFQ 論理回路による演算回路と集積性に優れた CMOS 回路によるメモリを組み合わせる事によって高速読

み出し，かつ低消費電力が可能な SFQ/CMOS ハイブリッドメモリシステムを提案している．このチップにはプロセスの最小幅で設計した8T-SRAM セルで構成されるメモリアレイ ( 容量64-kb)，デコーダ，及び21個のセルフバイアス型差動増幅器（アンプ）が実装されている．本チッ
プは SFQ マイクロプロセッサと CMOS メモリを組み合わせた SFQ/CMOS ハイブリッド回路の動作実証のため，継続的に試作を行っているチップである．

設計期間：1人月以上，2人月未満 設計ツール：Cadence 社 Virtuoso，Mentor 社 Calibre，Synopsys 社 StarRC(XT)，Synopsys 社 Hercules，Synopsys 社 HSPICE(RF)， トランジスタ数：100,000～1,000,000
メモリ

試作ラン：ローム CMOS 0.18μ m 2.5mm 角チップ

チップ種別：

AQFP/CMOS ハイブリッド FPGA のための CMOS メモリほか
横浜国立大学理工学府

弘中 , 吉川 信行

概要：我々は半導体回路に代わる次世代回路として高速性，低消費電力性に優れた断熱量子磁束パラメトロン（AQFP）論理回路の研究を行っている．だが，駆動力や集積度が低いという欠点があり，AQFP 回路単体での大規模回路作製は困難である．そこで高速性，低消費電力性に優れた AQFP 論理回路による演算回路と集積性に優れた CMOS 回路によるメモリを組み合わせる事で，高速読み出しかつ低消費電力動作が可能な AQFP/CMOS ハイブリッドメモリシステ
ムを提案している．本試作では，AQFP 回路によるロジックと CMOS メモリから構成される

AQFP/CMOS ハ イ ブ リ ッ ド Field-programmable gate array (FPGA) の 動 作 実 証 に 向 け，
8T-SRAM に基づく16-b CMOS メモリを搭載している．本メモリからの出力電流によって AQFPFPGA の動作モードを制御可能となっている．その他，本チップにはハイブリッド回路に用いる差動増幅器の TEG を搭載している．

設計期間：0.1人月未満 設計ツール：Cadence 社 Virtuoso，Mentor 社 Calibre，Synopsys 社 StarRC(XT)，Synopsys 社 Hercules，Synopsys
社 HSPICE(RF)， トランジスタ数：1,000～10,000

試作ラン：ローム CMOS 0.18μ m 2.5mm 角チップ

チップ種別：メモリ

115

2021日本語版_8（最終）.indd 115

2021/08/19 0:54

オンチップ太陽電池と環境電波発電向け整流回路
秋田県立大学システム科学技術研究科
秋田県立大学システム科学技術学部

渡辺 準樹
小谷 光司

概要：IoT デバイスの普及に向け，ワイヤレスな電源技術が課題となる．本試作では，光無線

給電向けの太陽電池，環境電波発電向け整流回路及び回路素子の TEG を試作した．整流回路は，
特に差動入力型の整流回路において，整流素子（MOSFET）のしきい値を差動信号による能動バイアスや光エネルギーを活用して補償する回路を設計し，MOSFET のオン抵抗の影響が顕著になる低入力電力領域における高効率動作を目的とした．さらに，逆方向リーク電流による効率劣化が課題となる高入力電力領域での効率向上のために，電圧リミッタ機構を有するしきい値補償制御回路を設計した．特に，前回の試作（R1819_3）においては，電圧リミッタに高周波電流が流れ込む事で生じる損失が原因で，期待通りの効率向上が得られなかった．そのため今回は電圧リミッタを高周波ノードから分離し，直流成分のみ電圧制限を行うよう変更した回路を追加した．今後は，半導体パラメータアナライザおよびベクトルネットワー
クアナライザを用いてチップ検証を実施する予定である．

B-3

設計期間：1人月以上，2人月未満

Appendix

ランジスタ数：10～100

設計ツール：Cadence 社 Virtuoso，Mentor 社 Calibre，Cadence 社 Spectre，Keysight 社 ADS， ト

試作ラン：ローム CMOS 0.18μ m 2.5mm 角チップ

チップ種別：TEG( 特性評価回路など )新方式の神経細胞モデル実装
日本大学理工学部

佐伯 勝敏 , 佐々木 芳樹 , 鈴木 克典

概要：本試作チップでは，①神経細胞モデル ( 作成：佐々木 )② CPG 用補助回路 ( 作成：鈴木 )の試作を行った．詳細は下記の通りである．

・神経細胞モデルは，従来では外部からの刺激電流を出力端子のコンデンサへと直接入力する形式であったが，今回試作したモデルでは刺激電流を一度コントロール用のバイアス電圧へと変換することで発火動作の制御を行う．コントロール用のユニットと神経細胞モデルの両方に対し共通の機構を設けることでコモンセントロイド配置などのレイアウト技術を適用することが可能となり，ばらつきを抑制することが可能であるため歩留まりを高めることが可能となることが期待できる．本試作チップを測定した結果，神経細胞モデル単体としてはすべてのサンプルにおいて期待した通りの動作を得ることが出来た．
設 計 期 間：3人 月 以 上，4人 月 未 満

設 計 ツ ー ル：Cadence 社 Virtuoso，Mentor 社 Calibre，Synopsys 社 StarRC(XT)，Synopsys 社

HSPICE(RF)， トランジスタ数：100～1,000 試作ラン：ローム CMOS 0.18μ m 2.5mm 角チップ チップ種別：マイクロプロセッサ

配線容量計算モデル検証用の回路
静岡大学工学部

丹沢 徹

概要：クロスポイント型メモリの大容量化は積層数を増やすことで実現する．バンド幅を増やすため積層数に比例して同時アクセスするワード線ビット線を増やしたい．このとき駆動電流も増えるから，電源回路に必要なキャパシタも増やしたい．クロスポイント型メモリはワード
線とビット線が交互にクロスした構造である．周辺回路部に同様の構造を残しておいて，不揮

発性メモリ素子は残らない構造とすれば積層数に比例した容量の素子を実現できる．この試作では，クロスポイント型メモリ用キャパシタ素子の最適構造を決定する．複数の配線構造を試作して配線容量計算モデルを検証する．ローム .18um の配線を使用する．同層の配線をショー
ト，配線層間のみを容量する構造，一本おきに別端子に接続した構造，二本おきに別端子に接続した構造の三つの構造と，配線幅と配線間スペースを三つ振ったもの，配線数を３と４としたもの，の組み合わせ18パターンを搭載した．

参考文献：Tone, Tanzawa, “A Design Guideline of Scalable Capacitors in 3D Cross-Point Memory”, IEICE general conference,Mar. 2021.

設計期間：0.5人月以上，1人月未満

ム CMOS 0.18μ m 2.5mm 角チップ

設計ツール：Cadence 社 Virtuoso，Mentor 社 Calibre， トランジスタ数：～10
チップ種別：TEG( 特性評価回路など )2-31,

試作ラン：ロー116

2021日本語版_8（最終）.indd 116

2021/08/19 0:54

細胞インピーダンス測定チップ
立命館大学理工学部

宇野 重康

立命館大学理工学研究科

春日 俊介 , 柳瀬 智史

概要：チップ上で直接細胞を培養し，その細胞のインピーダンス値を微小電極アレイで測定するための ASIC を設計した．一辺が50um の微小電極を16 x 16 = 256 個アレイ化しており，周辺のデジタル回路によってランダムアクセスできる．選択された単一の電極によるインピーダン
ス測定を外部接続したインピーダンスアナライザーで行うことにより，チップ上の細胞の様々な生理特性を測定することが可能である．このチップでは上記に加え，測定で用いる対向電極として機能する大面積電極領域を配置し，測定での利便性を高めた．また，将来的なプリアンプの基本回路として，Transimpedance Amplifier や差動アンプなどの要素回路を搭載し，その動作を確認した．

参考文献：(Invited) Shigeyasu Uno, "Electrochemical Impedance Sensor for Non- invasive Living Cell Monitoring toward CMOS Cell
Culture Monitor- ing Platform", 4th International Symposium on Devices, Circuits and Systems (ISDCS2021), March 3, 2021
(Hiroshima: virtual), Session 3, no1.

設計ツール：Cadence 社 Virtuoso，Mentor 社 Calibre， トランジスタ数：100～1,000

ローム CMOS 0.18μ m 2.5mm 角チップ

チップ種別：イメージセンサ / スマートセンサ

B-3

試作ラン：

Appendix

設計期間：1人月以上，2人月未満

意味的分割用畳込み演算器の試作
金沢大学高度モビリティ研究所

深山 正幸

概要：意味的分割は画像上の画素ごとにカテゴリ分類を行う処理であり，自動運転等に使用される．意味的分割用

CNN にエンコーダ各層の出力をデコーダの対応する層に入力する UNET を採用した．これにより従来の拡張畳み込みと同等の演算量で推定精度を改善した．意味的分割のデータと重みを3ビットへ低ビット化した．3ビット化により，FPGA 上の一つの LUT で1桁の乗算出力を得ることができ，回路規模を削減できた．この回路の入力ビット

幅は3ビットだが，8ビット画素を4個の2ビットデータに分割することで画像も入力できるように畳込み演算器を拡張した．Xilinx Alveo U200に実装したところ，LUT 数：369,516/1,182,240個，BRAM：377/2,160個，URAM：

512/960個となった．動作周波数は250 MHz で，480×320画素の画像に対して120 fps 以上のスループットを得た．
今回，この回路の畳込み演算部を ROHM0.18um で試作した．

設計期間：0.1人月以上，0.5人月未満 設計ツール：Cadence 社 INCISIV，Synopsys 社 DesignCompiler，Synopsys 社 ICCompiler， ト
ランジスタ数：1,000～10,000 試作ラン：ローム CMOS 0.18μ m 2.5mmx5.0mm チップ チップ種別：演算回路 ( 乗算器，除算器など )基本 LDO その他
電気通信大学情報理工学研究科情報ネットワーク工学専攻

植田 健斗 , 範 公可 , 石橋 孝一郎

概要：今回の試作では，MOSFET を用いた回路設計の練習として，基本的な LDO レギュレー
タを設計した．プロセスは Rohm 0.18um を使用した．LDO レギュレータは一定の電圧を出力する回路である．今回の設計では2段オペアンプとパストランジスタである PchMOSFET で構成し，フィードバック抵抗をチップ内に組み込んだ．また，オペアンプのバイアス電流は外部

電流源を接続することにした．出力を安定させるため，オフチップに出力コンデンサをつけて，測定をした．回路の仕様として，基準電圧が0.4V のとき，出力電圧が0.6V となるようにした．
設計の際には回路シミュレータに Synopsys 社の Hspice を使用した．レイアウト後のシミュレー

ションでは，無負荷時の最小入力電圧が0.8V であったが，実測では0.9V であった．また，出力電圧を一定に保つことのできる最大負荷電流について，電源電圧が1.8V のとき，レイアウト後のシミュレーションでは14mA であったが，実測では10mA であった．負荷に対する変動である負荷過渡応答特性について，負荷電流を0-9.5mA に変化させたとき，レイアウト
後のシミュレーションでは最大電圧変動が15mV だったが，実測では34mV であった．

設計期間：1人月以上，2人月未満 設計ツール：Cadence 社 Virtuoso，Mentor 社 Calibre，Synopsys 社 StarRC(XT)，Synopsys 社 Hercules，

トランジスタ数：10～100 試作ラン：ローム CMOS 0.18μ m 2.5mm 角チップ チップ種別：アナログ (PLL, A-D/DC-DC コンバータ

など )

117

2021日本語版_8（最終）.indd 117

2021/08/19 0:54

4bit ×4bit 乗算器 その他
電気通信大学情報理工学研究科情報ネットワーク工学専攻

三村 巧 , 範 公可 , 石橋 孝一郎

概要：本試作は COMS 半導体の設計，プロセスの理解と学習を目的に CMOS0.18μ m でチップの試作を行った．試作した回路は部分積を求めてその累積から乗算を行う2つの4bit 入力，9bit

出力の乗算回路である．具体的な仕様は次の通りである．①4bit の乗数 Lreg と4bit の被乗数 Mregを用意する．② START の入力により演算を開始する．③ RESET の入力によって演算をやめ，初期状態にもどす．④ MLSEL の値により演算を実行する2つのレジスタ Lreg と Mreg のどちらに値を格納するかを決める．⑤演算の過程としては被乗数を1bit ずつシフトしながら乗数との部分積をとりその累積が乗数となる．そして乗算結果を Lreg と Hreg に格納し結果として出力する．以上の仕様でチップを試作した．FPGA から試作チップに入力信号を与えてチップから出力される信号を確認し，計算結果が異なる値が出力されるまで周波数を変化させて動作周波数の測定を行った．また周波数毎の消費電力の測定も行い，回路の動作を確認した．本測定では，1～60MHz が動作周波数であることが分かった．

設計期間：1人月以上，2人月未満 設計ツール：Synopsys 社 DesignCompiler，Synopsys 社 ICCompiler，Cadence 社 Virtuoso，Mentor

B-3

社 Calibre，Synopsys 社 StarRC(XT)，Synopsys 社 Hercules，Synopsys 社 HSPICE(RF)， トランジスタ数：100～1,000 試作ラン：ローAppendix

ム CMOS 0.18μ m 2.5mm 角チップ

チップ種別：演算回路 ( 乗算器，除算器など )遅延故障および IC 間配線の検査用の各種検査容易化回路の試作
徳島大学大学院先端技術科学教育部
徳島大学大学院創成科学研究科

宮谷 康希 , 長田 奏美 , 中西 健人

大寺 佑都 , 出口 祥大 , 牧野 紘史 , 知野 遥香

徳島大学大学院社会産業理工学研究部

四柳 浩之

概要：遅延故障の検査容易化回路２種と IC 間断線の電気的検査容易化回路２種を含むチップを試作した．１）時間 - ディジタル変換回路組込型検査容易化設計をバウンダリスキャンおよびス

キャン FF 部に実装した遅延故障検査回路を設計した．また，PUF 回路としても扱えるように制御回路を設計した．２）PFD を用いる信号遅延比較回路を実装した．３）注入電荷量によるIC 内断線検査回路を実装した．４）弛緩発振器を用いる断線検査回路を実装した．各回路について動作検証を終え，検出可能故障についての実験を行なっている．

設計期間：10人月以上 設計ツール：Cadence 社 Xcelium，Synopsys 社 DesignCompiler，Synopsys 社 ICCompiler，Cadence 社 Virtuoso，

TOOL 社 Lavis，Mentor 社 Calibre，Cadence 社 Spectre，Synopsys 社 StarRC(XT)，Synopsys 社 Hercules，Synopsys 社 HSPICE(RF)，
トランジスタ数：100～1,000 試作ラン：ローム CMOS 0.18μ m 2.5mm 角チップ チップ種別：アナログ / デジタル信号処理プロセッサ

磁界結合型無線電力伝送回路に用いる周波数制御回路
明治大学大学院理工学研究科

藤田 誉大

概要：磁界結合を用いた無線電力伝送回路における，周波数制御用の PLL とその周辺回路を試作した．今回が初回の試作であることと，設計時間の都合上，PLL の構成回路ブロック ( 位相比較器，電圧制御発振器など）を同一チップ内にそれぞれ独立に実装し，それらの動作を確認した．実装したおもな回路ブロックのうち，位相比較器は駆動能力が測定器の入力容量に対して不足していたために，期待した波形を観測することができなかった．一方，電圧制御発振器については，周波数の制御電圧がある程度低いときには概ね所望の動作を達成できた．ただし，制御電圧が高くなったときは出力に意図しない発振波形が重畳されていたので，改善が必要である．今後は，シミュレーションやより詳細な測定を通して想定外の動作をした原因を調査し，その知見を踏まえつつ，各回路ブロックを接続したチップを試作してシステムの完成を目指したい．

設計期間：0.5人月以上，1人月未満 設計ツール：Cadence 社 Virtuoso，Mentor 社 Calibre，Synopsys 社 HSPICE(RF)， トランジスタ
数：100～1,000

試作ラン：ローム CMOS 0.18μ m 2.5mm 角チップ

チップ種別：アナログ / デジタル信号処理プロセッサ118

2021日本語版_8（最終）.indd 118

2021/08/19 0:54

リングオシレータ TEG
東京工芸大学工学部

崔 通 , 荒木 昌太郎 , 酒井 宏樹

概要：本試作は , ①新しく研究室を立ち上げるに伴い , d.lab (Vdec) の CAD ツールの新規導入とPDK の展開など IC 設計の環境を構築すること , 及び , ②初めて IC 設計をする学生 ( 学部3年生 )向けに，IC 設計の流れを取得させるための教育研修を目的とした TEG チップ試作である . 試作

した回路は , リングオシレータを教材にして , 電源電圧依存性 , プロセスばらつきに対する特性を評価した . 特に , Rohm 0.18um プロセスのトランジスタ単体の特性評価と低電圧動作の可能

性 に つ い て 検 討 し た . PDK の 展 開 (Rohm 0.18um), 回 路 設 計 , シ ミ ュ レ ー シ ョ ン (Hspice,
Spectre), レイアウト設計 (Virtuoso), レイアウト検証 (Calibre), テープアウト作業の一連の作業を経験することで , IC 設計の手順を学び習得させた . これによって , ①研究室の IC 設計環境を構築 , 及び , ②学生の IC 設計の習得を行った .

設計期間：0.1人月未満 設計ツール：Cadence 社 Virtuoso，Mentor 社 Calibre，Synopsys 社 HSPICE(RF)， トランジスタ数：～10 試
作ラン：ローム CMOS 0.18μ m 2.5mm 角チップ

チップ種別：TEG( 特性評価回路など )B-3
Appendix

分布型差動増幅回路とデバイス TEG
東京理科大学理工学部電気電子情報工学科

楳田 洋太郎 , 高野 恭弥

東京理科大学理工学研究科電気工学専攻

川原 啓輔

概要：本試作では，光ファイバ送信機に向けて差動結合インダクタを使用し省面積化を実現した分布型差動増幅回路の設計を行った．同様の分布型差動増幅回路は RO1819_4と RO1820_1においても試作したが，設計時に結合インダクタの寄生容量を適切に考慮できていなかったため

周波数特性に劣化が生じていた．本試作では電磁界シミュレータ（Momentum）により抽出した S パラメータから Y パラメータを求め，それを用いて結合インダクタのスケーラブルモデルを作成し，勾配降下法によりインダクタ構造を最適化した．また今後の試作に向けてトランジ

スタやインダクタ，伝送線路等のデバイス評価用素子（TEG）の設計も行った．また，オープン・ショート・スルーのダミーパターンも設計した．

設計期間：1人月以上，2人月未満 設計ツール：Cadence 社 Virtuoso，TOOL 社 Lavis，Mentor 社 Calibre，Cadence 社 Spectre，Keysight
社 ADS， トランジスタ数：10～100

試作ラン：ローム CMOS 0.18μ m 2.5mm 角チップ

チップ種別：通信 (RF 回路，ATM など )マイクロ波フィルタ回路と伝送線路 TEG
東京理科大学理工学部電気電子情報工学科
東京理科大学理工学研究科電気工学専攻

楳田 洋太郎 , 高野 恭弥
川原 啓輔

概要：本試作ではマイクロ波帯無線送信機で使用するためのフィルタ回路を設計した．フィル

タ回路はスパイラルインダクタと Metal-Insulator-Metal（MIM）キャパシタを直列接続した LC
直列共振回路により構成した．またフィルタ回路で用いたインダクタとキャパシタ単体のデバ
イス評価用素子（TEG）も設計した．加えて，電磁界シミュレータで用いる材料パラメータを校正するための伝送線路の TEG も設計した．プロセス各層のパラメータを正確かつ迅速に抽出できるように，複数の長さと構造の伝送線路を試作した．また伝送線路をマルチライン ThruReflect-Line（TRL）法によりディエンべディングするためのオープン・ショート・スルーのダミーも設計した．これにより，電磁界シミュレータの精度向上が期待される．

設計期間：0.5人月以上，1人月未満 設計ツール：Cadence 社 Virtuoso，TOOL 社 Lavis，Mentor 社 Calibre，Cadence 社 Spectre，Keysight

社 ADS， トランジスタ数：10～100

試作ラン：ローム CMOS 0.18μ m 2.5mm 角チップ

チップ種別：通信 (RF 回路，ATM など )119

2021日本語版_8（最終）.indd 119

2021/08/19 0:54

60 GHz 帯送受信機用要素回路
東京理科大学理工学部電気電子情報工学科

楳田 洋太郎 , 高野 恭弥

東京理科大学理工学研究科電気工学専攻

酒井 元 , 佐原 健太 , 関根 光輝 , 那須 南美

概要：本試作では RO1819_4で試作を行った60 GHz 帯アップコンバージョンミキサの性能改善を行った . RO1819_4の評価結果を基に，入出力のインピーダンス整合の改善を行った．また，Digital Controlled Artificial Dielectric（DiCAD）伝送線路評価用素子を試作した．DiCAD 伝送
線路は MOSFET スイッチを使用して，位相を動的に制御可能な伝送線路である . これを60GHz
帯送受信機に用いることにより，周波数特性を変化させることができる．また，60GHz アップ

コンバージョンミキサと60GHz ダウンコンバージョンミキサ，および60GHz 発振器を接続した
60GHz 帯送受信機のループバックテスト用の評価用素子を試作した．

設計期間：3人月以上，4人月未満 設計ツール：Cadence 社 Virtuoso，TOOL 社 Lavis，Mentor 社 Calibre，Cadence 社 Spectre，Keysight
社 ADS， トランジスタ数：10～100

試作ラン：ローム CMOS 0.18μ m 2.5mm 角チップ

チップ種別：通信 (RF 回路，ATM など )B-3
Appendix

電気的にも書き換えが可能な光再構成型ゲートアレイ VLSI静岡大学大学院総合科学技術研究科工学専攻

渡邊 実

概要：ローム社5mm 角チップを用いて，電気的な書き換え機能を追加した光再構成型ゲートア
レイ VLSI を試作した．通常，光再構成型ゲートアレイは光学的に構成・再構成を行うが，この光再構成型ゲートアレイ VLSI では FPGA と同様の電気的な書き換え機能を追加しており，光学的にも電気的にも構成・再構成を行うことができる．放射線試験においては光学的な構成法よりも電気的な構成・再構成の方が都合が良いことがあり，恒久的に使用することができない機能ではあるが，放射線試験の一部において活用することを考えて実装した．他の機能はこれまでの光再構成型ゲートアレイ VLSI と同じである．4入力 Look-Up Table を2つ実装した論理ブ
ロックが84個，スイッチングマトリックスが84個，I/O ブロックが8個実装されている．

設計期間：0.1人月以上，0.5人月未満 設計ツール：Synopsys 社 DesignCompiler，Synopsys 社 ICCompiler，Mentor 社 Calibre，Mentor
社 ModelSim，Synopsys 社 StarRC(XT)，Synopsys 社 Hercules，Synopsys 社 HSPICE(RF)， トランジスタ数：1,000,000～10,000,000
試作ラン：ローム CMOS 0.18μ m 5.0mm 角チップ

チップ種別：ニューテクノロジ

耐放射線 CMOS イメージセンサー
静岡大学大学院総合科学技術研究科工学専攻

渡邊 実

概要：ローム社5mm 角チップを用いて，512×512ピクセルの耐放射線イメージセンサーを試作した．フォトダイオードは N-Well と P-substrate 間で作り，フォトダイオードのサイズ，間隔はそれぞれ5.64μ m ×3.82μ m，横7.04μ m，縦8.4μ m である．本イメージセンサーチップでは耐放射線設計された制御回路をチップ内に実装しており，制御回路も含めた耐放射線性能を評価していく予定である．制御回路部分は3重化されており，ソフトエラー耐性を高めると同時に放射線劣化に対するマージンも大きく取っている．ピクセルの情報はアナログで直接出力される仕様としており，A/D コンバータ等は実装していない．実際の使用においては耐放射線オペ

アンプと共に利用することを想定している．今後，トータルドーズ耐性試験，ソフトエラー耐性試験の双方を実施していく予定である．

設計期間：0.5人月以上，1人月未満 設計ツール：Synopsys 社 DesignCompiler，Synopsys 社 ICCompiler，Milkyway，Mentor 社 Calibre，Mentor 社 ModelSim，Synopsys 社 StarRC(XT)，Synopsys 社 Hercules，Synopsys 社 HSPICE(RF)， ト ラ ン ジ ス タ 数：1,000,000～
10,000,000

試作ラン：ローム CMOS 0.18μ m 5.0mm 角チップ

チップ種別：イメージセンサ / スマートセンサ

120

2021日本語版_8（最終）.indd 120

2021/08/19 0:54

PAM4信号トランスミッタにおける信号劣化補償実証チップ
滋賀県立大学工学部

市井 裕大 , 宮部 雅也 , 井上 敏之 , 岸根 桂路

概要：400ギガビットイーサネットをはじめとして，高速・大容量光伝送の実現に向けて4値振幅変調（PAM4）方式の採用が進んでいる．本試作では，PAM4信号トランスミッタにおける信号品質劣化補償効果の実証を目的とした．以前の試作チップでは，CML（Current Mode Logic）
回路を多段接続することにより必要な遅延量の確保とその可変化を図っていたが，十分な FFE

効果を得るためには多くの CML 回路が必要となり，消費電力や占有面積の増大が課題であった．
本チップでは，外部電圧により遅延量制御が可能で，かつ遅延量の拡大を可能とするラッチ付
加バッファ回路を採用し，Post-layout シミュレーションにより提案構成における品質劣化補償

効果を確認した．シミュレーションによる検証結果は International Conference on Electronics,

Information, and Communication（ICEIC 2021）［1］において発表済みで，今後，実測による検証結果を含む研究成果を論文雑誌に投稿することを検討している．

参考文献：[1] Yudai Ichii, Toshiyuki Inoue, Akira Tsuchiya, and Keiji Kishine, “5-Gb/s PAM4 transmitter IC using compensation circuitin an 180-nm CMOS,” 2021 International Conference on Electronics, Information, and Communication (ICEIC), pp. 194-197, FebruaryB-3

設計期間：2人月以上，3人月未満 設計ツール：Cadence 社 Virtuoso，Mentor 社 Calibre，Synopsys 社 StarRC(XT)，Synopsys 社 Hercules，Synopsys 社 HSPICE(RF)， トランジスタ数：100～1,000 試作ラン：ローム CMOS 0.18μ m 2.5mm 角チップ チップ種別：通信 (RF回路，ATM など )Appendix2021.

光プローブ電流センサ向け
容量型トランスインピーダンスアンプの広帯域化と精度改善
信州大学大学院総合理工学研究科

Nguyen Phuc, 赤羽 和哉 , 宮地 幸祐

概要：バッテリモニタリング用途光プローブ電流センサ向けのアナログフロントエンド (AFE)

回路を設計した．AFE は前年度同様，オフセット除去用の変復調チョッパー，AFE 前段のフォトダイオードの接合容量を電流電圧増幅段から分離する Regulated Cascode (RGC) バッファ，電流電圧増幅を行う Capacitve Transimpedence Amplifier (CTIA)，CTIA 出力の S&H 回路，残留オフセットに起因するリプルを除去する Ripple Reduction Loop (RRL) から構成される．前年度

AFE に対し，今年度設計した AFE は帯域の向上，および精度の改善を目的としている．帯域の向上のため，CTIA の変換クロック周波数を4倍とするとことで帯域を20kHz から80kHz に上げ

つつ，電流電圧変換利得 (TIG) を86dB Ωに保つために CTIA の容量を20pF から5pF に下げた．また，CTIA と S&H 回路に用いる各種クロックのタイミング修正を行うことで精度の改善を図り，ダイナミックレンジ60dB を目指した．
設計期間：2人月以上，3人月未満 設計ツール：Cadence 社 Virtuoso，Mentor 社 Calibre，Cadence 社 Spectre， トランジスタ数：100～1,000

試作ラン：ローム CMOS 0.18μ m 2.5mm 角チップ

チップ種別：イメージセンサ / スマートセンサ

光受信用アナログフロントエンド回路 TEG6
岐阜大学大学院自然科学技術研究科
岐阜大学工学部

伊藤 大輔 , 中村 誠

湯浅 貴文 , 石原 直志

概要：我々の研究グループでは，光パケット伝送用アナログフロントエンド回路の設計を行っている．光アクセス（FTTH）や光パケットルータでは，信号強度の異なるパケットデータの送受信を行うため，受信したパケットデータに高速応答可能なアナログフロントエンド回路が求められている．これまでの試作で，信号強度（振幅）の大きく異なるパケット信号（バースト信号）に対応した高速利得切り替え回路を検討してきた．今回の試作では，これまでに試作検証を行った高速利得切り替え機能を持つ光電流信号／電圧変換回路（TIA）をベースとして，
バースト信号かつ複数の伝送速度に対応可能な高速帯域可変回路を検討し試作を行った．具体的な構成は，広帯域特性が得られるようにベース接地回路を基本構成とする RGC 回路を用い，伝送速度判別回路により TIA 回路の電流を制御し帯域可変を実現している．また，電流制御はディジタル的な制御により高速応答を可能としている．尚，試作 IC の詳細評価は今後行う予定である．

参考文献：[1] 湯浅貴文，三輪祐三久，石原直志，志津有記，中村誠，伊藤大輔，“ バースト伝送用帯域可変 CMOS RGC-TIA 回路の検討 ”，電子情報通信学会総合大会，A-1-15，2020年3月．
設 計 期 間：4人 月 以 上，5人 月 未 満

設 計 ツ ー ル：Cadence 社 Virtuoso，Mentor 社 Calibre，Synopsys 社 StarRC(XT)，Synopsys 社

HSPICE(RF)，Keysight 社 ADS， トランジスタ数：100～1,000 試作ラン：ローム CMOS 0.18μ m 2.5mm 角チップ チップ種別：通信 (RF 回路，ATM など )121

2021日本語版_8（最終）.indd 121

2021/08/19 0:54

令和元年度第1回ルネサス CMOS 65nm 試作
エナジーハーベスティング電源回路１
金沢大学

北川章夫

概要：磁歪効果を応用した低出力インピーダン振動発電デバイスのための整流，蓄電回路を試作した．従来のショトキ―ダイオードによる整流回路では，1段（昇圧2倍）でも，0.6V 以下の入力では殆ど出力が得られず，人の動き，道路の振動，微弱風力といった低周波の微弱な振動からエナジーハーベスティングを行うことができなかった．この問題を解決するために，SOTB トランジスタの閾値制御を行い，バックアップ電源無しで理想ダイオードとして動作する回路を開発した．また，この回路を利用し，多段昇圧回路を開発した．
昇圧整流回路は約20mV 入力から動作可能であり，1段（2倍昇圧）当たりの電圧損失は約9mV，10kohm の負荷において，電圧変換効率
99.9%，電力変換効率95.7% を達成している．実測の結果，正常な動作が確認されたが，理想整流回路のスイッチング電圧が，0V ～0.1V
以上までばらついていることが分かった．内部消費電力を減らすため，SOTB トランジスタのサブスレッショルド特性を利用して回路B-3を構成しており，スイッチング電圧のばらつきを抑制するための回路上の工夫が必要であると予想される．また，アンテナルールエラー
を回避するために挿入した，ESD によるエネルギー損失が性能に影響すると考えられ，この点での工夫が次の課題となっている．

Appendix

設計期間：1人月以上，2人月未満 設計ツール：Cadence 社 Virtuoso，Mentor 社 Calibre，Cadence 社 Spectre，Synopsys 社 HSPICE(RF)，

トランジスタ数：100,000～1,000,000 試作ラン：CMOS SOTB 65nm 39

チップ種別：アナログ (PLL, A-D/DC-DC コンバータなど )エナジーハーベスティング電源回路２
金沢大学

北川章夫

概要：磁歪効果を応用した低出力インピーダン振動発電デバイスのための整流および蓄電回路とフィールドに分布している自然界の電気化学エネルギーや空気電池を利用するための超低電圧 DC-DC コンバータの開発に必要な TEG を試作した．エナジーハーベスティン
グ電源回路１で試作した超低電圧昇圧整流回路の最適化を行うため，各種回路パラメータを変更したものを複数搭載した．また，新規に提案する同期式磁束コンバータ昇圧整流回路を設計するために必要な TEG および超低電圧 DC-DC コンバータに用いる超低電圧発振回路も搭載した．従来のショトキ―ダイオードによる整流回路では，1段（昇圧2倍）でも，0.6V 以下の入力では殆ど出力が得られず，
人の動き，道路の振動，微弱風力といった低周波の微弱な振動からエナジーハーベスティングを行うことができなかったが，本試作により，SOTB トランジスタを用いて，バックアップ電源なしに約20mV の入力から昇圧整流ができることが実証された．また，0.1V 以
下で動作するように設計した同期式磁束コンバータと超低電圧 DC-DC コンバータ用の低周波発振回路の評価を実施中である．
設計期間：1人月以上，2人月未満

設計ツール：Cadence 社 Virtuoso，Mentor 社 Calibre，Mentor 社 ModelSim，Cadence 社 Spectre，

Synopsys 社 HSPICE(RF)， トランジスタ数：100,000～1,000,000
A-D/DC-DC コンバータなど )試作ラン：CMOS SOTB 65nm 39

チップ種別：アナログ (PLL,

AD 変換器東京都市大学理工学部

傘昊

概要：SOTB 65nm CMOS を用いるアナログ・デジタル変換器 (ADC) 回路の LSI チップである．低電源電圧・高線形性 ADC の実現を目指して，設計を行った．SOTB CMOS 基板電圧制御可能な特徴を活用し，必要となるアナログ回路性能に合わせ，異なる動作状態では，異なる Vth 値の CMOS を使用出来ることは，このプロセスの魅力と実感した．最先端 CMOS プロセスではないのに，65nm CMOSを用いて，最先端プロセスと同等レベルの低電圧 (Vdd=0.75V) で動作可能な集積回路を設計できたことは，技術的な挑戦であることと考えている．試作した ADC チップの実測結果では，Vdd ＝0.75V で14bit 線形性を確認でき，目標としている ADC の性能はほぼ達成できた．低電圧で高精度アナログ回路の設計を行い，測定結果により，低電圧で設計した回路がしっかり動作し，且つ所望性能を確認できた事は意義が大きいと考える．また，今年度の試作では，異なるアナログ回路のバリエーションで複数 ADC のサブ回路設計を行い，2つチップで計4つの ADC の試作を行い，4つ共動作していることを確認できた．

設計期間：5人月以上，6人月未満 設計ツール：Synopsys 社 DesignCompiler，Synopsys 社 ICCompiler，Cadence 社 Dracula， トラン
ジスタ数：100,000～1,000,000

試作ラン：CMOS SOTB 65nm 39

チップ種別：マイクロプロセッサ122

2021日本語版_8（最終）.indd 122

2021/08/19 0:54

VLSI 劣化検知のためのフィールドテスト技術の評価用 TEG チップ
九州工業大学大学院情報工学研究院

加藤 隆明 , 三宅 庸資 , 梶原 誠司 , 宮瀬 紘平

概要：フィールド運用時の VLSI のテストや劣化検知に関して研究している．本チップには，搭載したオープンコアに対してフィールド

運用時の劣化進行の検知と寿命予測を目的としたフィールドテスト IP を搭載した．チップには以下の機能を持つ．(1) オンチップ遅延

測定：CUT のパス遅延を測定する機能である．自己テスト機構 (BIST) と可変クロック回路で構成され，徐々にテストクロック幅を狭めて繰り返しテストすることで CUT のクリティカルなパス遅延を測定する．(2) オンチップ温度電圧測定：テスト時のオンチップの温度と電圧を同時に測定する機能である．リングオシレータベースの完全デジタルセンサで，非テスト時に劣化を抑制する工夫をしている．フィールドテスト技術の有効性を検証するために，温度電圧を変化させて測定及び劣化加速試験を行い，遅延測定精度や温度電圧
測定精度，劣化検知及び寿命予測の評価を行う．

参考文献：Y. Miyake, et al., "On-Chip Delay Measurement for Degradation Detection And Its Evaluation under Accelerated Life Test,"
Proc. IEEE International Symposium on On-Line Testing and Robust System Design (IOLTS), pp. 1-6, July 2020.

設計期間：5人月以上，6人月未満 設計ツール：Synopsys 社 DesignCompiler，Synopsys 社 ICCompiler，Mentor 社 Calibre，Mentor 社

ModelSim，Synopsys 社 StarRC(XT)，Synopsys 社 HSPICE(RF)， トランジスタ数：100,000～1,000,000 試作ラン：CMOS SOTB 65nm
39

チップ種別：TEG( 特性評価回路など )B-3
Appendix

プロセッサ RSD東京大学情報理工学系研究科
株式会社ロジックリサーチ

塩谷 亮太 , 眞下 達 , 藤田 晃史 , 赤木 晟也 , 松尾 玲央馬 , 小泉 透
Yang Tongxin

概要：ルネサス 65nm SOTB においてプロセッサ RSD の試作を行った．RTL 設計は主に当研究室で行った一方，バックエンド設計の作業は主に株式会社ロジックリサーチに委託し，その協力の下で実施した．RSD は RISC-V 互換の out-of-order スーパスカラ・プロ

セッサである．試作を行った RSD では64命令までの動的スケジューリングを行い，最大5命令までを同時発行可能な構成をとる．これまで RSD は FPGA 上での動作検証を行っていたが，消費電力や遅延の推定を行うために今回は実チップによる試作を行った．試作の結果，Coremark ベンチマークを完走するなど，正常な動作を確認した．今回の設計評価を経て実チップ合成時の特性を多く得ることが出来たため，今後はこの経験を踏まえてより高速な実装を目指す予定である．

参 考 文 献：Susumu Mashimo, Akifumi Fujita, Reoma Matsuo, Seiya Akaki, Akifumi Fukuda, Toru Koizumi, Junichiro Kadomoto,
Hidetsugu Irie, Masahiro Goshima, Koji Inoue, and Ryota Shioya: An Open Source FPGA-Optimized Out-of-Order RISC-V Soft
Processor, IEEE International Conference on Field-Programmable Technology (FPT), pp. 63—71 (2019).

設計期間：10人月以上 設計ツール：Synopsys 社 VCS，Synopsys 社 DesignCompiler，Mentor 社 Calibre，Mentor 社 ModelSim，Synopsys

社 Formality， トランジスタ数：1,000,000～10,000,000

試作ラン：CMOS SOTB 65nm 36

チップ種別：マイクロプロセッサ

ソフトエラー耐性の高い RISC-V と信頼性測定 TEG
京都工芸繊維大学電気電子工学系

小林 和淑 , 古田 潤

東京理科大学理工学部 電気電子情報工学科
京都工芸繊維大学電子システム工学専攻

岸田 亮

足助 拓哉 , 須田 郁生 , 河野 雄哉

概要：公開されている RISC-V プロセッサの一種である Pulpino の FF を SOI 向けの耐放射線回路技術の一つであるスタック型 FF に置き換え，さらにスタンダードセルメモリで実現されているスクラッチパッドメモリ内のラッチもスタック型ラッチに置き換えたプロセッ

サを試作した．2019年8月にテープアウトした同じ構造のプロセッサはタイミング違反により正常動作が確認できなかったが，本チップは正常動作を確認できた．さらに空き面積に様々な耐ソフトエラー FF を搭載した FF アレイ，BTI(Bias Temperature Instability) を測定するためのリングオシレータアレイを搭載した．RISC-V プロセッサは正常動作し，α線による耐放射線試験を行った．DCT を行うプ
ログラムを走らせたところ，通常の FF を使ったプロセッサに比べて平均で32倍の動作時間を達成した．FF アレイ部は設計ミスにより電源線が接続されていなかったため，東京大学微細構造解析プラットフォームの FIB により，電源線の接続を行い，正常に動作することが確認できた．

参考文献：岸田 , 須田 , 小林 , "Bias Temperature Instability Depending on Body Bias through Buried Oxide (BOX) Layer in a 65 nm
Fully-Depleted Silicon-On-Insulator Process" , no.4A.6, IEEE International Reliability Physics Symposium(2021)

設計期間：10人月以上 設計ツール：Cadence 社 INCISIV，Synopsys 社 DesignCompiler，Synopsys 社 ICCompiler，Cadence 社 Virtuoso，Mentor 社 Calibre，Synopsys 社 HSPICE(RF)， トランジスタ数：100,000～1,000,000

試作ラン：CMOS SOTB 65nm 37

チップ種

別：マイクロプロセッサ123

2021日本語版_8（最終）.indd 123

2021/08/19 0:54

令和2年度第1回ルネサス CMOS 65nm 試作
フリップフロップの初期値のランダム性を利用したチップ ID の実現およびチップ劣化量の推測
福岡大学工学部 電子情報工学科

西澤 真一 , 名倉 徹

概要：電子情報機器の設計開発および製造と物流の国際化分業化が発展しているが，これらの製品に使われる集積回路の真正性の確保が課題となっている．真正性には二つの課題があり，一つは正規流通品の保証，もう一つは残寿命の正確な予測である．前者に対して個々の集積回路に固有の ID を付加する PUF 技術，後者に対して寿命を予測するモニタ回路技術が提案されているが，専用回路でありチップ面積の増加につながる．本試作ではデジタル回路中に利用されているフリップフロップに注目し，専用コスト無く PUF および寿命予測を実現する回路設計を行った．トランジスタサイジングによる静特性の制御とプロセスばらつきによるフリップフロップの電源投入時の初期値の分布でもって固有 ID を実現する．経年劣化によるトランジスタ特性の変化が初期値分布に影響するため，初期値分布の経年変化の結果から集積回路の劣化量の予測を行う．既存の機能テストに利用するスキャンフリップフロップを利用することで，追B-3

加コスト無く真正性評価の実現を目指す．

設計期間：2人月以上，3人月未満 設計ツール：Synopsys 社 DesignCompiler，Synopsys 社 ICCompiler，Cadence 社 Virtuoso，Synopsys

Appendix

FineSim, SiliconSmart, Verdi, CustomWaveview, LibraryCompiler, Milkyway，Mentor 社 Calibre，Synopsys 社 StarRC(XT)，Synopsys 社
HSPICE(RF)，Synopsys 社 Formality， トランジスタ数：100,000～1,000,000 試作ラン：CMOS SOTB 65nm 37 チップ種別：TEG( 特性評価回路など )耐放射線 RISC-V プロセッサ
京都工芸繊維大学電気電子工学系

小林 和淑

概要：ローム社180nm で試作したのと同じ RTL を用いての4段パイプラインの RISC-V プロセッサ (poyo-v) を65nm にポーティングした．

通常の FF を用いたコアと，スタック型 FF に置き換えて耐ソフトエラー化を図ったをプロセッサコアの2つを搭載して制御信号により切り替えられるようにした．インストラクションメモリとして32kByte，データメモリとして16kByte のメモリを耐ソフトエラーラッチを使ったスタンダードセルメモリ (SCM) にて実現した．先に試作したローム社180nm のプロセッサとピン互換とするために，QFP160ピ
ンパッケージに別途ボンディングを依頼した．内蔵 SCM を切り離して，外部のメモリを使って動作させることもできる．ただし，外付
けのメモリはピン数の関係上，双方向ピンとせざるを得ず，入出力を別に持つチップ内の SRAM と動作が異なるため，コンパイル後のアセンブラにフィルタをかけて，メモリの読み出し命令直後の書き込み命令間に NOP を挿入することで対処した．

設計期間：2人月以上，3人月未満 設計ツール：Cadence 社 INCISIV，Synopsys 社 DesignCompiler，Synopsys 社 ICCompiler，Cadence

社 Virtuoso，Mentor 社 Calibre，Synopsys 社 HSPICE(RF)， トランジスタ数：100,000～1,000,000 試作ラン：CMOS SOTB 65nm 37
チップ種別：マイクロプロセッサ

耐放射線 FF アレイ
京都工芸繊維大学電気電子工学系

小林 和淑 , 古田 潤

京都工芸繊維大学電子システム工学専攻

記伊 智也

概要：放射線が集積回路を通過すると，その電離作用により電子正孔対が生じる．生じた電荷によりトランジスタの出力が一時的に反転するシングルイベント効果が回路の信頼性を低下させている．放射線による一時的な反転の影響を防ぐ方法として，ガードゲート構
造と呼ばれる遅延素子を使用したローパスフィルタがある．このガードゲート構造をフリップフロップ内部に構成した耐放射線フリッ

プフロップ，FRFF を65nm FDSOI プロセスを利用して試作した．比較対象として通常の FF と，stacked FF と呼ばれる遅延時間のオー
バーヘッドの大きい既存の耐放射線 FF も同一のチップに搭載している．FRFF の放射線耐性はローパスフィルタの遅延の大きさに依存するため，遅延素子の構造を変更した3種類の FRFF を設計した．重イオンの照射実験と，高速中性子の照射試験により各 FRFF の放射線耐性を実測により評価する予定である．効率的な測定のために4つのチップを単一のパッケージに封入して同時に測定可能な測定環境を構築中である．

設計期間：3人月以上，4人月未満 設計ツール：Cadence 社 INCISIV，Synopsys 社 DesignCompiler，Synopsys 社 ICCompiler，Cadence

社 Virtuoso，Mentor 社 Calibre，Synopsys 社 HSPICE(RF)， トランジスタ数：100,000～1,000,000 試作ラン：CMOS SOTB 65nm 37
チップ種別：TEG( 特性評価回路など )124

2021日本語版_8（最終）.indd 124

2021/08/19 0:54

経年劣化評価回路と省面積低消費電力な逐次比較型 AD 変換器
京都工芸繊維大学電気電子工学系

小林 和淑

東京理科大学理工学部 電気電子情報工学科
京都工芸繊維大学電子システム工学専攻
東京理科大学理工学研究科

岸田 亮

電気工学専攻須田 郁生
関根 慧 , 平井 龍吉 , 滝田 颯人

概要：集積回路の微細化により，経年劣化などの信頼性問題が顕在化しており，経年劣化の影響を評価することが重要となっている．本
チップに搭載した経年劣化評価回路では，基板バイアスによる経年劣化評価の影響を評価することを目的とし，スターブ型リングオシ
レータを用いて経年劣化を評価する部分の基板を分離した．さらに，今までは2入力の NAND/NOR のみで評価してきたが，本チップ

では3入力 NAND/NOR で構成したリングオシレータを搭載した．この3入力構成のリングオシレータでは，3入力をオンする順序の違

いで経年劣化に違いが出るかを評価できる回路構成である．また，IoT (Internet of Things) などで用いられるセンサなどでは，省面積かつ低消費電力なアナログディジタル変換器 (AD 変換器 ) が求められる．単位容量のみで構成した逐次比較型 AD 変換器とダブルテー
ル型の比較器を搭載することで，従来の欠点であった面積と消費電力を小さくした．本チップは現在鋭意測定中であり，今後，実測評
価結果を論文等で報告する予定である．

設計期間：10人月以上 設計ツール：Cadence 社 INCISIV，Synopsys 社 DesignCompiler，Synopsys 社 ICCompiler，Cadence 社 Virtuoso，
別：TEG( 特性評価回路など )試作ラン：CMOS SOTB 65nm 37

チップ種

B-3
Appendix

Mentor 社 Calibre，Synopsys 社 HSPICE(RF)， トランジスタ数：100,000～1,000,000

125

2021日本語版_8（最終）.indd 125

2021/08/19 0:54

C. Publication list
"An E-mode p-GaN HEMT Monolithically-

原著論文

Integrated Three-level Gate Driver Operating[1]	小野 哲 , 双石文彦 , 和田 光司 , “CRLH 伝送線

with a Single Voltage Supply", (2021)

路共振器を用いた小型ダイプレクサの設計 ,” エ[9]	榎 原 , 山 田 , 小 島 , 附 田 , 古 田 , 小 林 ,レ ク ト ロ ニ ク ス 実 装 学 会 誌 , Vol.23, No.6,"Evaluation of Soft-Error Tolerance by

pp.533-538 ,Sep.2020.

Neutrons and Heavy Ions on Flip Flops withKoji

Guard Gates in a 65 nm Thin BOX FDSOIWada,“Bandpass filter with flat passband andProcess" , vol.67, no.7, pp. 1470 - 1477, IEEE

transmission zeros using parallel-connectedTrans. on Nuclear Science(2020)[2]	Tomohiro Tsukushi, Satoshi Ono,C

resistor loaded hairpin-shaped resonators,”[10] Daisuke Yamazaki, Yoshitaka Otsuki, Takafumi

Appendix

IEICE Electronics Express, Vol.17, No.22,

Hara, Nguyen Ngoc Mai-Khanh and Tetsuyap.20200320,Oct.2020.

Iizuka, ``11-Gb/s 140-GHz OOK Modulator[3]	Shohei Sakai, Satoshi Ono,Koji Wada, “Highwith 24.6dB Isolation utilizing Cascaded Switch

isolation characteristics between two channels

and Amplifier Based Stages in 65-nm Bulk

using LPF-HPF diplexer composed of chip and

CMOS,'' IET Circuits, Devices & Systems, vol.

pattern elements” , Transactions of The Japan14, no 3, pp. 322 - 326, May 2020.

Institute of Elctronics Packaging, Vol. 13, E19019-01-E19-019-10,Dec.2020.

[11] Daigo Takahashi, Yusuke Fujita, Satoshi Miuraand Tetsuya Iizuka, ``A 40 nm 16 Gb/s[4]	H. Qiu, T. Sakurai, and M. Takamiya, "Digital

Differential Transmitter With Far-End Crosstalk

Transmitter Coil for Wireless Power Transfer

Cancellation Using Injection Timing Control for

Robust Against Variation of Distance andHigh-Density Flexible Flat Cables,'' Springer

Lateral Misalignment," IEEE Transactions on

Journal of Analog Integrated Circuits and Signal

Microwave Theory and Techniques, Vol.68,

Processing, vol. 105, no. 2, pp. 191 - 202, Nov.

No.9, pp. 4031 - 4039, Sep. 2020.

2020.

[5]	保坂 , 西澤 , 岸田 , 松本 , 小林 , "Universal NBTI[12] Masaru Osada, Zule Xu and Tetsuya Iizuka, ``A

Compact Model Replicating AC Stress/

3.2-to-3.8 GHz Harmonic-Mixer-Based Dual-

Recovery from a Single-shot Long-term DC

Feedback Fractional-N PLL Achieving -65 dBc

Measurement" , vol.13, pp. 56-64, IPSJ

In-Band Fractional Spur,'' IEEE Solid-State

Tr a n s a c t i o n s o n S y s t e m L S I D e s i g n

Circuits Letters, vol. 3, pp. 534 - 537, Nov. 2020.

Methodology(2020)[13] M i n g y u Ya n g a n d Yu k o H a r a - A z u m i ,[6]	小島 , 山田 , 古田 , 小林 , "Evaluation of Heavy-"Implementation of Lightweight eHealthIon-Induced Single Event Upset Cross Sections

Applications on a Low-Power Embeddedof aProcessor," IEEE Access, vol.8, pp.121724-65-nm Thin BOX FD-SOI Flip-Flops

Composed of Stacked Inverters" , vol.E103-C,
n o . 4 , p p . 1 4 4 - 1 5 2 , I E I C E Tr a n s . o n
Electronics(2020)

121732, Jul. 2020.
[14]	Kaoru Saso and Yuko Hara-Azumi, "Revisiting
Simple and Energy-Efficient Embedded[7]	岸 田 , 足 助 , 古 田 , 小 林 , "Extracting Voltage

P r o c e s s o r D e s i g n s To w a r d s t h e E d g e

Dependence of BTI-induced Degradation

Computing," IEEE Embedded Systems Letters,

without Temporal Factors by Using BTI-

vol.12, Issue 2, pp.45-49, Jun. 2020.

Sensitive and BTI-Insensitive Ring Oscillators"[15]	S a r k e r, Ya m a h a r a , Ta b a t a , " S p i n w a v e, vol.33, no.2, pp. 174-179, IEEE Transacition

modulation by topographical perturbation in

on Semiconductor Manufacturing(2020)

Y3Fe5O12 thin films", AIP Advances 10,[8]	長 尾 , Chatterjee, Li, 古 田 , Decoutere, 小 林 ,015015 (2020).

126

2021日本語版_8（最終）.indd 126

2021/08/19 0:54

[16]	Sarker, Yamahara, Tabata, "Current-controlled

10(2)! 259-276 (2020)

m a g n o n p r o p a g a t i o n i n P t / Y 3 Fe 5 O 1 2[24]	Kazuhito Ito, "Energy Minimization of Double

heterostructure", Appl. Phys. Lett. 117, 152403

Modular Redundant Conditional Processing by(2020).

Common Condition Dependency," IEICE[17]	Ryo Takigawa, Takashi Matsumae, Michitaka
Yamamoto, Eiji Higurashi, Tanemasa Asano andTrans. Electron., Vol. E103-C, No. 4, pp. 181185, 2020.

Haruichi Kanaya,"ECS Journal of Solid State[25]	K. Shiba, M. Hamada, and T. Kuroda, "3D

Science and Technology, Volume 9,Number 4,system-on-a-chip design with through-silicon-

0450058,2020 年4月

via-less power supply using highly doped silicon[18]	Ming Che, Yuki Matsuo, Haruichi Kanaya,

via," Japanese Journal of Applied Physics

H i r o s h i I t o , Ta d a o I s h i b a s h i , K a z u t o s h i(JJAP), vol. 59, no. SG, pp. SGGL04, Apr.

Kato,"Optoelectronic THz-Wave Beam Steering

2020.
[26]	K. Shiba, C. Cheng, M. Hamada, and T. Kuroda,

Antennas",IEEE Photonics Technology Letters,"2.5D integration using inductive-couplingVol. 32 , Issue 16, pp.979 - 982, 2020年8月

TSV-less miniature interposer achieving 317[19]	Haruichi Kanaya,"Drawing electric power from

Gb/s/mm2, 1.2 pJ/b data-transfer," Japanese

wireless telecommunication signals",Health

Journal of Applied Physics (JJAP), vol. 59, no.

Europa Quarterly Issue 15, pp.178-179, 2020年

SG, pp. SGGL06, Apr. 2020.

11月[27]	K. Shiba, T. Omori, M. Usui, M. Hamada, and[20]	Chee Ka Chin, Dayang Azra binti Awang Mat,T. Kuroda, “Area-Efficient Multi-Hop Inductive

Mohamad Nizam Truna, Dyg Norkhairunnisa

Coupling Interface for 3D-Stacked Memory

Abg Zaidel, H. Kanaya, Shafrida Sahrani,with 0.23-V Transmitter and Sub-10- μ m Coil

Kismet anak Hong Ping, Kuryati Kipli, Annie ak

Design,” IEEE Solid-State Circuits Letters

Joseph,"Design of Dumbbell Shaped DGS-

(SSC-L), vol. 3, pp. 370-373, 2020.

Notch Patch Antenna for Microwave Imaging[28]	K. Shiba, T. Omori, K. Ueyoshi, S. Takamaeda-

System",International Journal of Integrated

Yamazaki, M. Motomura, M. Hamada, and T.

Engineering 12(6), pp.94-104, 2020年7月

Kuroda, “A 96-MB 3D-Stacked SRAM Using[21]	Mohamed M. Mansour, Shuya Yamamoto andInductive Coupling With 0.4-V Transmitter,

Haruichi Kanaya,"Reconfigurable Multistage RF

Termination Scheme and 12!1 SerDes in 40-nm

Rectifier Topology for 900 MHz ISM Energy-

CMOS,” IEEE Transactions on Circuits andHarvesting Applications",IEEE Microwave andSystems-I! Regular Papers (TCAS-I), vol. 68,

Wireless Components Letters,Vol. 30, Issue 12,

no. 2, pp. 692-703, Feb. 2021.

pp. 1181 - 1184, 2020年12月[29]	M a s a h i t o S h i m a m o t o , Yu s u k e K a m e d a ,[22]	Taito Manabe, Kazuya Uetsuhara, Akane

Takayuki Hamamoto, "HDR Imaging Based on

Ta h a r a , Yu i c h i r o S h i b a t a ! F P G A

Image Interpolation and Motion Blur

Implementation and Evaluation of a Real-Time

Suppression in Multiple-Exposure-Time Image

Image-Based Vibration Detection System with

Sensor", IEICE Transactions on Information

Adaptive Filtering. IEICE Trans. Fundam.

and Systems, Vol.E103-D, No.10, pp.2067-2071,

Electron. Commun. Comput. Sci. 103-A(12)!

2020年10月 .

1472-1480 (2020)

Appendix

by Arrayed Photomixers With Integrated

C[30]	Misaki Shikakura, Yusuke Kameda, Takayuki[23]	Taito Manabe, Koki Tomonaga, Koki Fujita,

Hamamoto, "Scene Adaptive Exposure Time

Yuichiro Shibata, Taiichiro Kosaka, Tomohiko

Control for Imaging and Apparent Motion

Adachi! CNN Architecture for Surgical Image

Sensor", IEICE Transactions on Fundamentals

Segmentation with Recursive Structure andof Electronics, Communications and Computer

Flip-Based Upsampling. Int. J. Netw. Comput.

Sciences, 5pages, 2020年11月 .

127

2021日本語版_8（最終）.indd 127

2021/08/19 0:54

[31]	難波 , "Master-slave FF using DICE capable of[40]	Chao Geng, Qingji Sun, Shigetoshi Nakatake!

tolerating soft errors occurring around clock

Implementation of Analog Perceptron as anedge, " IEICE Trans. Inf. & Syst., Vol.E103-D,

Essential Element of Configurable NeuralNo.4, pp.892-895, 2020年4月 .

Networks. Sensors 20(15)! 4222 (2020)[32]	山 本 , 難 波 , "Complete double node upset[41]	Kyohei Shimozato, Yohei Nakamura, Song Bian,

tolerant latch using C-element," IEICE Trans.

and Takashi Sato, "An electrothermal compact

Inf. & Syst., Vol.E103-D, No.10, pp.2125-2132,

m o d e l o f S i C M O S F E Ts f o r a n a l y z i n g

2020年10月 .

avalanche failure mechanism," Japanese Journal[33]	K. Katayama, T. Baba, "Direct Planar Filter
Sy n t h e s i s Us i n g C o n v o l u t i o n a l N e u r a l
Network", Journal of Signal Processing, pp.
C

235-242, Nov. 2019.

of Applied Physics (JJAP), Vol.60, No.SB,
pp.SBBD11, February 2021.
[42]	Kunihiro Oshima, Song Bian, Kazunori
Kuribara, and Takashi Sato, "Separation of bias

Appendix[34]	秋田純一 , カスタム CMOS イメージセンサを用

stress degradation factors in organic thin-film

いた高速・低レイテンシの視線計測カメラの基transistors," Japanese Journal of Applied

礎評価 , ヒューマンインタフェース学会論文誌 .

Physics (JJAP), Vol.60, No.SB, pp.SBBG06,

Vol.23, No.1, pp.1-4, 2021.2

February 2021.

[35]	Haoyan LIU, Takashi OHSAWA, “Compact[43]	Zhaoxing Qin, Song Bian, Kazunori Kuribara,

Model of Magnetic Tunnel Junctions for SPICE

and Takashi Sato, "Stable organic SRAM cell

Simulation based on Switching Probability,”

with p-type access transistors," Japanese Journal

IEICE Trans. Electron., vol. E104-C, no. 3, pp.

of Applied Physics (JJAP), Vol.60, No.SB,

121-127, March 2021.

pp.SBBG04, February 2021.

[36]	F. W. Tan, J. Hirotani, Y. Nonoguchi, S.

[44]	Zhaoxing Qin, Michihiro Shintani, Kazunori

Kishimoto, H. Katsura, and Y. Ohno, "Low-

Kuribara, Yasuhiro Ogasahara, and Takashi

voltage carbon nanotube complementary

Sato, "Organic current mirror PUF forelectronics using chemical doping to tune theimproved stability against device aging," IEEE

threshold voltage", Appl. Phys. Exp. 14,

Sensors Journal, Vol.20, No.14, pp.7569-7578,

045002-1-5 (2021).

July 2020.

[37]	Y. Nishio, J. Hirotani, S. Kishimoto, H. Kataura,[45]	Michihiro Shintani, Michiaki Saito, Kazunori

and Y. Ohno, "Low-voltage operable and strain-

Kuribara, Yasuhiro Ogasahara, and Takashi

insensitive stretchable all carbon nanotube

Sato, "Measurement and modeling of ambient-integrated circuits with local strain suppression

air-induced degradation in organic thin-filmlayer", Adv. Electron. Mater. 6, 2000674-1-7

t r a n s i s t o r , " I E E E Tr a n s a c t i o n s o n(2020).

Semiconductor Manufacturing (TSM), Vol.33,[38]	H. Uchiyama, S. Kishimoto, J. Ishi-Hayase, andNo.2, pp.216-223, May 2020.

Y. Ohno, "Effect of metal electrodes on[46]	Hiroki Tsukamoto, Michihiro Shintani, andoptically detected magnetic resonance ofTakashi Sato, "Statistical extraction of normallynitrogen vacancy centers in diamond", Jpn. J.

and lognormally distributed model parameters

Appl. Phys. 59, 122002-1-5 (2020).

for power MOSFETs," IEEE Transactions on[39]	Hongjie Xu, Jun Shiomi, and Hidetoshi
O n o d e r a , " M O S DA ! O n - c h i p M e m o r y

Semiconductor Manufacturing (TSM), Vol.33,
No.2, pp.150-158, May 2020.

Optimized Sparse Deep Neural Network[47]	Ye, Tanzawa, ”An Optimum Design of Clocked

Accelerator with Efficient Index Matching," inAC-DC Charge Pump Circuits for Vibration

IEEE Open Journal of Circuits and Systems,

Energy Harvesting”, Electronics, 9(12), pp.

vol. 2, pp. 144-155, 2021, doi! 10.1109/

2031, Dec. 2020.

OJCAS.2020.3035402.

[48]	Kawauchi, Tanzawa, "A Fully Integrated

128

2021日本語版_8（最終）.indd 128

2021/08/19 0:54

Clocked AC-DC Charge Pump for
Magnetostrictive Vibration Energy Harvesting",

September 2020.
[56]	Hiroya Ikeda, Hiroki Yamane, Yuta Takishita,

Electronics, 9(12), pp. 2194, Dec. 2020.

Mutsumi Kimura, and Yasuhiko Nakashima[49]	R. Kishida, T. Asuke, J. Furuta, and K.

Influence of Characteristic Variation of Oxide

Kobayashi, ``Extracting Voltage Dependence of

Semiconductor and Comparison of the

BTI-induced Degradation without Temporal

Activation Function in Neuromorphic Hardware

Factors by Using BTI-Sensitive and BTI-NOLTA, IEICE, Vol. 11, No.2, pp. 232-252,

Insensitive Ring Oscillators," IEEE

Apr. 2020

Transactions on Semiconductor Manufacturing,
vol. 33, no. 2, pp. 174-179, 2020/05.

[57]	Gilgueng Hwang, Ayako Mizushima, Eric
Lebrasseur, Kei Misumi, Naoto Usami, Akio
Higo, and Yoshio Mita, "Mobile microrobotic

FoMT Wideband LC-VCO IC With a Single

cleaner in microfluidics", Sensors & Actuators!

Voltage-Controlled IMOS-Based Novel Varactor

A. Physical, in press, 2020 (2020.12)

in 40-nm CMOS SOI," IEEE Trans. on MTT,
Vol.68, no. 10, pp.4116-4121, Oct. 2020.

[58]	D. Decanini, Abdelmounaim Harouri, Yoshio
Mita, Beomjoon

Kim, Gilgueng Hwang, “3D[51]	T.Mori, J. Ida, and H.Endo “Transient

micro fractal pipettes for capillary based robotic

Characteristics on Super-Steep Subthresholdliquid handling”, Review of ScientificSlope “PN-Body Tied SOI-FET” -Simulation

Instruments, 91, 086104. (2020.08)

and Pulse Measurement-,” IEICE Transactions[59]	Kuniaki Konishi, Daisuke Akai, Yoshio Mita,

on Electronics, vol. E103-C, no. 10, pp.533–542,

Makoto Ishida, Junji Yumoto, and Makoto

Oct. 2020.

Kuwata-Gonokami*, "Circularly polarized[52]	Y. Mizugaki, K. Yamazaki, and H. Shimada,vacuum ultraviolet coherent light generation"Rapid Single-Flux-Quantum NOR Logic Gateusing a square lattice photonic crystal

Realized through the Use of Toggle Storage

nanomembrane," Optica, Vol. 7, Issue 8, pp.

Loop," IEICE Transactions on Electronics, vol.

855-863, 2020 (2020.07)

E103-C, no. 10, pp. 547-549, October, 2020.

[60]	Kuniaki Konishi, Daisuke Akai, Yoshio Mita,[53]	R. Doi, X. Bai, T. Sakamoto, and M. Hashimoto,

Makoto Ishida, Junji Yumoto, and Makoto"A Fault Detection and Diagnosis Method for

Kuwata-Gonokami, "Tunable third harmonic

Via-Switch Crossbar in Non-Volatile FPGA,"

generation in the vacuum ultraviolet region

IEICE Trans. on Fundamentals of Electronics,

us in g d ie l e c t r ic n a n o m e m b ranes," A PL

Communications and Computer Sciences,

Photonics 5, 066103 (2020)

volume 103-A, number 12, pages 1447--1455,
December 2020.

[61]	R. Ranga Reddy, Yuki Okamoto, and Yoshio
Mita, "An On-Chip Micromachined Test[54]	J. Chen and M. Hashimoto, "A Frequency-

Structure to Study the Tribological Behavior of

Dependent Target Impedance Method Fulfilling

Deep-RIE MEMS Sidewall Surfaces," in IEEE

Vo l t a g e D r o p C o n s t r a i n t s i n M u l t i p l e

Transactions on Semiconductor Manufacturing,

Frequency Ranges," IEEE Transactions on

vol. 33, no. 2, pp. 187-195, May 2020

Components, Packaging and Manufacturing[62]	Nobutaka Kito, Kazuyoshi Takagi, and Naofumi

Technology, volume 10, number 11, 1769 --Takagi, "Conversion Method of Netlists

1781, November 2020.

Consisting of Conventional Logic Gates to[55]	T. Cheng, Y. Masuda, J. Chen, J. Yu, and M.

RSFQ Logic Circuits Utilizing Special RSFQ

Hashimoto, "Logarithm-Approximate Floating-G a t e s , " I E E E Tr a n s a c t i o n s o n A p p l i e d

Point Multiplier Is Applicable to Power-

Superconductivity, vol. 30, no. 7, Article#

Efficient Neural Network Training," Integration,

1302306, Oct. 2020.

the VLSI Journal, volume 74, pages 19--31,

C
Appendix[50]	M. Fang and T. Yoshimasu, "A -197.3-dBc/Hz[63]	Tran Thi Hong, Hoai Luan Pham, Yasuhiko

129

2021日本語版_8（最終）.indd 129

2021/08/19 0:54

Nakashima! "A High-Performance Multimem

via applications! Comparison to plasma ‐SHA-256 Accelerator for Society 5.0", IEEEenhanced chemical vapor deposition SiO2”,

Access, Early Access, DOI!10.1109/

Journal of Polymer Science, vol. 58, Issue

ACCESS.2021.3063485, Mar. (2021)

number 16, pp.2248-2258[64]	Tran Thi Diem and Yasuhiko Nakashima!

[70]	Atsuki Kobayashi, and Kiichi Niitsu “Low-"SLIT! An Energy-Efficient Reconfigurable

Voltage Gate-Leakage-Based Timer Using an

Hardware Architecture for Deep ConvolutionalA m p l i f i e r - L e s s R e p l i c a - B i a s Sw i t c h i n g

Neural Networks", IEICE Trans., Vol.E104-C,

Technique in 55-nm DDC CMOS” IEEE OpenNo.7, pp.xxx-xxx, Jul. (2021)

Journal of Circuits and Systems (OJCAS), vol.

[65]	Tati Erlina, Renyuan Zhang and Yasuhiko

1, pp. 107-114, July 2020.

Nakashima! "A Feasibility Study of Multi-[71]	Shota Jodo, Toshihiro Iwaki, Kosuke Uchiyama,C

Domain Stochastic Computing Circuit", IEICE

Md. Islam, Kensuke Kataoka, Yuki Hayasaka,

Appendix

Trans., Vol.E104-C, No.5, pp.xxx-xxx, May.

Jun Imaoka, Masayoshi Yamamoto, Kiichi(2021)

Niitsu, "A simple gate driver design for GaN-[66]	Hoai Luan Pham, Tran Thi Hong, Tri Dungbased switching devices with improved surge

Phan, Vu Trung Duong Le, Duc Khai Lam,

voltage and switching loss at 1-MHz operation,"

Y.Nakashima! "Double SHA-256 Hardware

Japanese Journal of Applied Physics, vol.60, no.

Architecture with Compact Message Expander

SAAD02, Jan. 2021.

for Bitcoin Mining", IEEE Access, Vol.8, Aug.
(2020)[72]	S . Ta j i m a , M . Ya n a g i s a w a a n d Y. S h i ,"Transition Detector-based Radiation-Hardened[67]	Ta k a f u m i F u k u s h i m a , Yu k i S u s u m a g o ,Latch for Both Single-and Multiple-Node

Zhengyang Qian, Chidai Shima, Bang Du,

Upsets," IEEE Transactions on Circuits andNoriyuki Takahashi, Shuta Nagata, Tomo

Systems II! Express Briefs, vol. 67, no. 6,

Odashima, Hisashi Kino, Tetsu Tanaka,

pp.1114-1118, Jun. 2020.

“Significant Die-Shift Reduction andμ LED[73]	J. Ye, M. Yanagisawa and Y. Shi, "Faithfully

Integration Based on Die-First Fan-Out Wafer-

truncated adder-based area-power efficient FIR

L e v e l Pa c k a g i n g f o r F l e x i b l e H y b r i ddesign with predefined output accuracy," IEICEElectronics”, IEEE TRANSACTIONS ON

Transactions on Fundamentals of Electronics,C O M P O N E N T S , PA C K A G I N G A N D

Communications and Computer Sciences, vol.

MANUFACTURING TECHNOLOGY, vol. 10,

E103-A, no. 9, pp. 1063-1070, Sep. 2020.

Issue number 8, pp.1419–1422[74]	L. Ye, J. Ye, M. Yanagisawa and Y. Shi, "Power-[68]	HISASHI KINO (Member, IEEE), TAKAFUMI

Efficient Deep Convolutional Neural Network

FUKUSHIMA (Senior Member, IEEE), AND

Design Through Zero-Gating PEs and Partial-

T E T S U TA N A K A ( M e m b e r, I E E E ) ,Sum Reuse Centric Dataflow," IEEE Access,“Generation of STDP With Non-Volatile

vol. 9, pp. 17411 - 17420, Jan. 2021.

Tunnel-FET Memory for Large-Scale and Low-[75]	T.Dejima, K.Takagi, N.Takagi,"A layout design

Power Spiking Neural Networks”, Journal offlow for RSFQ circuits based on cell clustering

ELECTRON

and mixed wiring of JTLs and PTLs," IEEE

DEVICESSOCIETY, Volume

8, 2020, pp.1266-1271[69]	Takafumi Fukushima, Mariappan Murugesan,

Trans. Appl. Supercond., Vol. 30, Issue 7,
Article #1302506, 2020.

Ji-Cheol Bea, Hiroyuki Hashimoto, Hisashi[76]	K. Kitamura, K. Takagi, N. Takagi, "A two-step

Kino, Tetsu Tanaka, Mitsumasa Koyanagi, “Onrouting method with wire length budgeting for‐ wafer thermomechanical characterization of

PTL routing of SFQ logic circuits," Journal ofa thin film polyimide formed by vapor

Physics! Conference Series, 1590 (012043), pp.

deposition polymerization for through ‐ silicon

1-8, 2020.

130

2021日本語版_8（最終）.indd 130

2021/08/19 0:54

[77]	井上 , 土谷 , 岸根 , "Design method for active-

Maida, D. Kanemoto, and T. Hirose, “A self-

shunt-feedback type inductorless low-noise

bias NAND gate and its application to non-amplifiers in 65-nm CMOS", IEIE JOURNAL

overlapping clock generator for extremely low-

OF SEMICONDUCTOR TECHNOLOGY

voltage CMOS LSIs,” Jpn. J. Appl. Phys. 60,

AND SCIENCE, vol. 20, No. 2, pp. 177-186,

SBBL06, 2021.

2020年4月 .

[86]	Kodama, Ryota; Tsuru, Takeshi Go; Tanaka,[78]	土谷 , 平塚 , 田中 , 福山 , 三浦 , 野坂 , 小野寺 ,Takaaki; Uchida, Hiroyuki; Kayama, Kazuho;"Design of a 45 Gb/s, 98 fJ/bit, 0.02 mm2Amano, Yuki; Takeda, Ayaki; Mori, Koji;

Transimpedance Amplifier with Peaking-Nishioka, Yusuke; Yukumoto, Masataka; Hida,

Dedicated Inductor in 65-nm CMOS", IEICE

Takahiro; Arai, Yasuo; Kurachi, Ikuo; Kohmura,Transactions on Electronics,

Takayoshi; Hagino, Kouichi; Hayashida,

vol.E103-C,

No.10, pp.489-496, 2020年10月 .

Mitsuki; Kitajima, Masatoshi; Kawahito, Shoji;
Yasutomi, Keita; Kamehama, Hiroki, ``Low-

S. Razmkhah, A. Bozbey, A. Fujimaki, “SFQ

energy X-ray performance of SOI pixel sensors

parallel encoders promising for video imaging

for astronomy, "XRPIX" '', 2021, Nuclear Inst.

with superconductor stripline detectors”, IEEE

and Methods in Physics Research, A, Volume

Trans. Appl. Supercond., vol. 31, no. 1, p.

986, article id. 164745. doi! 10.1016/j.

1300106, 2021.

nima.2020.164745[80]	T. Yoshimura, “Study of injection pulling of[87]	Hagino, Kouichi; Yarita, Keigo; Negishi,

oscillators in phase-locked loops,” IEEE Trans.

Kousuke; Oono, Kenji; Hayashida, Mitsuki;

VLSI Syst., vol. 29, no. 2, pp. 321–332, Feb.

Kitajima, Masatoshi; Kohmura, Takayoshi;

2021.

Tsuru, Takeshi G.; Tanaka, Takaaki; Uchida,[81]	藤田 , 稲垣 , 松谷 , " 帰還係数可変化によるΔΣ

Hiroyuki; Kayama, Kazuho; Amano, Yuki;

型 A/D 変換器の広ダイナミックレンジ化 ", 電気

Kodama, Ryota; Takeda, Ayaki; Mori, Koji;

学会論文誌Ｃ , Vol. 141, No. 1, pp. 18-24, 2021

Nishioka, Yusuke; Yukumoto, Masataka; Hida,

年1月 .

Takahiro; Arai, Yasuo; Kurachi, Ikuo Hamano,[82]	K. Matsumoto, H. Asano, Y. Nakazawa, N.

Tsuyoshi; Kitamura, Hisashi, ``Radiation

Kuroki, M. Numa, O. Maida, D. Kanemoto,damage effects on double-SOI pixel sensors for

and T. Hirose, “An 11.8 nA ultra-low power

X-ray astronomy'', 2020, Nuclear Inst. andactive diode using a hysteresis common gate

Methods in Physics Research, A, Volume 978,comparator for low-power energy harvestingarticle id. 164435. doi! 10.1016/j.

systems,” IEICE Electron. Express, vol. 17, no.

nima.2020.164435

11, pp. 1-6, 2020.

[88]	To s h i k i K a n a m o t o , K o k i K a s a i , K a n[83]	T. Hirose and Y. Nakazawa, “Design ofHatakeyama, Atsushi Kurokawa, Tomoyuki

switched-capacitor voltage boost converter for

Nagase, and Masashi Imai, "A simple yet

low-voltage and low-power energy harvesting

precise capacitance estimation method for on-

systems,” IEICE Trans. Electron., vol. E103-C,

chip power delivery network towards EMC

no. 10, pp. 446-457, 2020.

analysis," IEICE Electronics Express, Jun., 2020[84]	M. Nishi, K. Matsumoto, N. Kuroki, M. Numa,[89]	Mark Ogbodo, Khanh N. Dang, Abderazek Ben

H. Sebe, R. Matsuzuka, O. Maida, D.

Abdallah, '' On the Design of a Fault-tolerant

Kanemoto, and T. Hirose, “A 35-mV supply

Scalable Three Dimensional NoC-based Digitalring oscillator consisting of stacked body bias

Neuromorphic System with On-chip Learning,''

Inverters for extremely low-voltage LSIs,”

IEEE Access, 4/2021, DOI! 10.1109/

IEICE Electron. Express, vol. , no. , pp. , 2021.

ACCESS.2021.3071089[85]	H. Sebe, K. Matsumoto, R. Matsuzuka, O.

Appendix[79]	M. Tanaka, M. Kozaka, K.Üsenmez, E. Aydoğan,C[90]	Y. Takaki, M. Watanabe, “Optical multi-context

131

2021日本語版_8（最終）.indd 131

2021/08/19 0:54

blind scrubbing for field programmable gatearrays,” IEEE Photonics Journal, Vol. 12, Issue
6, 7801411, Dec., 2020.

2020年4月．
[99]	Y. Takahashi, H. Koyasu, S.D. Kumar, and H.
Thapliyal, “Quasi-adiabatic SRAM based slicon[91]	H. Shinba, M. Watanabe, “Radiation-hardened

physical unclonable function,” Springer Nature

configuration-context realization for field

Computer Science, vol.1, no.5, 237 (7pages),

programmable gate arrays,” Applied Optics,

Sept. 2020.

Vol. 59, Issue 19, pp. 5680-5686, June, 2020.
[92]	嘉 藤 貴 博， 安 田 彰，”Multiplied DSTime to[100]	H. Koyasu, and Y. Takahashi, “Performance andsecurity evaluation of S-box using current-pass

Digital Converter の Noise shaping 改善の検討 ”，

optimized symmetric pass gate adiabatic logic,”

電気学会論文誌 C Vol. 141, No. 1, 2021, pp.37-

Springer Nature Computer Science, vol.1, no.4,

43

199 (9pages), July 2020.

C[93]	Takahiro Kato, Akira Yasuda, “A study of phase[101]	Ville Yli-Mäyry, Rei Ueno, Noriyuki Miura,

Appendixnoise suppression in reference multiple digital

Makoto Nagata, Shivam Bhasin, Yves Mathieu,

PLL without DLLs", Analog Integrated Circuits

Tarik Graba, Jean-Luc Danger, and Naofumi

and Signal Processing , Springer, Jan. 3rd,

Homma, “Diffusional Side-channel Leakage

2021, 106, pp.441–447 (2021)

from Unrolled Lightweight Block Ciphers! A[94]	Z e Wa n g , M a s a y u k i Ue m u r a , H i r o n a r iCase Study of Power Analysis on PRINCE,”

Takehara, Makito Haruta, Hiroyuki Tashiro,

IEEE Transactions on Information Forensics &KiyotakaSasagawa, Jun Ohta, "Near-infrared

Security, DOI! 10.1109/TIFS.2020.3033441,

fundus camera with a patterned interference

Vol.16, pp. 13511364, online, October 2020.

filter for the retinal scattering[102]	Rei Ueno, Kohei Kazumori, and Naofumi

detection,"Japanese Journal of Applied Physics,

Homma, “Rejection Sampling Schemes for

SBBL07, 2021年3月．

Extracting Uniform Distribution from Biased[95]	笹川 清隆 , Erus Rustami, 太田 安美 , 春田 牧

PUFs,” IACR Transactions on Cryptographic

人 , 竹原 浩成 , 田代 洋行 , 太田 淳 , " 生体内蛍Hardware and Embedded Systems, DOI!

光イメージング用ハイブリッドフィルタ搭載イ10.13154/tches.v2020.i4.86-128, Vol. 2020, Issue

メージセンサ ," 電気学会論文誌 E（センサ・マ

4, pp. 86128, August 2020.

イクロマシン部門誌）, vol. 141, no. 3, pp. 1-6,
2021年

[103]	Rei Ueno, Junko Takahashi, Yu-ichi Hayashi,
a n d N a o f u m i H o m m a , “A m e t h o d f o r[96]	太田 淳 , "CMOS イメージセンサのバイオ医療

constructing sliding windows leak from noisy

応用 ," 電子情報通信学会論文誌 C , vol. Vol.

cache timing information,” Journal of

J103-C, no. 11, pp. .459-464, 2020年11月．

Cryptographic Engineering, DOI!10.1007/[97]	Yoshinori Sunaga, Yasumi Ohta, Yasemin M.

s13389-020-00230-x, https!//doi.org/10.1007/

Akay, Jun Ohta, Metin Akay?, "Monitorings13389-020-00230-x, June 2020. (First online at

Neural Activities in the VTA in Response toJune 2020)

Nicotine Intake Using a Novel Implantable[104]	小田麻矢 , 上野嶺 , 本間尚文 , 井上明子 , 峯松一

Microimaging Device,"IEEE Access, vol. 8,

彦 , “Tweakable ブロック暗号を用いた低遅延メ

2020年4月．

モリ保護方式とそのハードウェア設計 ,” ハード[98]	Erus Rustami, Kiyotaka Sasagawa, Kenji Sugie,

ウェアセキュリティ研究会 , 信学技報 , Vol. 120,

Yasumi Ohta, Makito Haruta, Toshihiko Noda,

No. 401, HWS2020-58, pp. 8590, online, March

Takashi Tokuda, Jun Ohta, "Needle-Type

2021.

Imager Sensor with Band-Pass Composite[105]	中嶋彩乃 , 上野嶺 , 本間尚文 , “ 線形写像の最適

Emission Filter and Parallel Fiber-Coupled化による高効率 AES S-Box ハードウェアの設計

Laser Excitation,"IEEE Transactions on Circuitsと評価 ,” ハードウェアセキュリティ研究会 , 信

and Systems I, vol. 67, no. 4, pp. 1082-1091,

学 技 報 , Vol. 120, No. 401, HWS2020-59, pp.

132

2021日本語版_8（最終）.indd 132

2021/08/19 0:54

9196, online, March 2021.
[106]	伊東燦 , 上野嶺 , 本間尚文 , “ 暗号ハードウェア

Assembled Circuit Boards", IEEE Transactions
on Components, Packaging, and Manufacturingのネットリストに対するハードウェアトロイ検Technology, Vol.10, No.5, pp.895-907, 2020.

知手法 ,” ハードウェアセキュリティ研究会 , 信[115]	竹原 *, 内藤 , 一木 , " 生分解性エレクトロニクス

学 技 報 , Vol. 120, No. 211, HWS2020-38, pp.

のためのポリ -L- 乳酸製基板の表面処理とモリ

7782, online, October 2020.

ブデン電極形成 ", 電気学会論文誌Ｅ ( センサ・

[107]	A. Takeda, K. Mori, Y. Nishioka et al.,

マイクロマシン部門誌 ), 141, 88-89, 2021年 .

"Spectroscopic performance improvement of[116]	T. Yamae, N. Takeuchi and N. Yoshikawa,

SOI pixel detector for X-ray astronomy by"Binary Counters Using Adiabatic Quantum-

introducing Double-SOI structure", Journal of

Flux-Parametron Logic," IEEE Trans. Appl.

Instrumentation, 15, P11001, 2020.

Supercond., vol. 31, no. 2, pp. 1-5, March 2021,[108]	A. Takeda, K. Mori, Y. Nishioka et al.,

Art no. 1300305.
[117]	Y. Tsuna, Y. Yamanashi and N. Yoshikawa,

event-driven SOI pixel detector for X-ray"Investigation of the Effects of 1/f Noise on

astronomy with background rejection purpose",Superconducting Circuits," IEEE Trans. Appl.

Journal of Instrumentation, 15, P12025, 2020.

Supercond., vol. 30, no. 7, pp. 1-4, October[109]	T. Sugiura, S. Matsumoto, and N. Nakano,

2020, 1400404.

“Optimization of Front Diffusion Profile in[118]	N. Takeuchi, F. China, S. Miki, S. Miyajima, M.

Bifacial Interdigitated Back Contact Solar Cell,”Yabuno, N. Yoshikawa, H. Terai, “Scalable

IEEE Journal of Photovoltaics Vol.10, Iss.6,

readout interface for superconducting nanowire

pp.1582-1590, Nov. 2020.

single-photon detectors using AQFP and RSFQ

[110]	T. Sugiura, S. Matsumoto, and N. Nakano,“Bifacial PERC Solar Cell Designs! Bulk andlogic families,” Optics Express, vol. 28, 2020,
pp. 15824-15834.

Rear Properties and Illumination Condition,”[119]	N. Takeuchi, K. Arai, N. Yoshikawa, “Directly

IEEE Journal of Photovoltaics Vol.10, Iss.6,

coupled adiabatic superconductor logic,”

pp.1538-1544, Nov. 2020.

Supercond. Sci. Tech., vol. 33, 2020, 065002.

[111]	T. Sugiura, N. Takahashi, and N. Nakano,[120]	Y. Hironaka, Y. Yamanashi, N. Yoshikawa,“Evaluation of p-Type 4H-SiC Piezoresistance“Demonstration of a Single-Flux-Quantum

Coefficients in (0001) Plane Using Numerical

Microprocessor Operating With Josephson-

Simulation,” Materials Science Forum Vol.1004

CMOS Hybrid Memory,” IEEE Trans. Appl.

[112]	T. Sugiura, N. Takahashi, and N. Nakano, “TheSupercond. vol. 30, NO.7, 2020, 1301206.

piezoresistive mobility modeling for cubic and[121]	C. L. Ayala, R. Saito, T. Tanaka, O. Chen, N.

hexagonal silicon carbide crystals,” Journal of

Takeuchi, Y. He, N. Yoshikawa, “A semi-custom

Applied Physics Vol.127, Iss.24, 245113, Jun.

design methodology and environment for2020

implementing superconductor adiabatic[113]	T. Sugiura, S. Matsumo, and N. Nakano,

Appendix"Development of on-chip pattern processing inCquantum-flux-parametron microprocessors,”“Numerical analysis of p-type and n-type based

Supercond. Sci. Technol. 33 (2020) 054006.

carrier-selective contact solar cells with

[122]	Y. He, N. Takeuchi, N. Yoshikawa, “Low-latency

tunneling oxide thickness and bulk properties,”

power-dividing clocking scheme for adiabatic

Japanese Journal of Applied Physics Vol.59,

quantum-flux-parametron logic,” Appl. Phys.

No.SG, SGGF03, Feb. 2020.

Lett., 116, 182602 (2020).

[114]	Kanda Michiya, Masaki Hashizume, Ali Ashikin[123]	Development of integration-type silicon-on-

Binti Fara, Hiroyuki Yotsuyanagi and Shyue-

insulator monolithic pixel detectors using a float

Kung Lu, "Open Defect Detection Not

zone silicon, S. Mitsui, Y. Arai, T. Miyoshi, A.

Ut i l i z i n g B o u n d a r y S c a n F l i p - F l o p s i n

Takeda, Nuclear Inst. and Methods in Physics

133

2021日本語版_8（最終）.indd 133

2021/08/19 0:54

Research, A 953 (2020) 163106[130]	Y. Sawayama, T. Morishita, K. Komoku, N. Itoh,[124]	Development of a neutron imaging sensor using" St u d y o f D u a l - B a n d C o n c u r r e n t L N A

INTPIX4-SOI pixelated silicon devices Y.

Equipping Mutual Inductive Notch Filter

Kamiya, T. Miyoshi, H. Iwase, T. Inada, A.

Matching Circuit," IEICE Electronics Express,

Mizushima, Y. Mita, K. Shimazoe, H. Tanaka, I.

Vol. 18, No.5, 1-5.

Kurachi, Y. Arai, Nuclear Instr. and Meth.
A978(2020)164400[125]	Development of monolithic SOI pixel sensors
capable of fine measurements of space and[131]	澤山 唯人，森下 賢幸，小椋 清孝，伊藤 信之，“ 二帯域同時受信 LNA における入出力整合回路の最適構成の検討，” 電子情報通信学会論文誌
C，Vol.J104-C，No.4，pp.71-81，Apr. 2021.

time, Hitoshi Murayama, Kazuhiko Hara,[132]	Y. Shiotsu, S. Yamamoto, Y. Shuto, H.

Hiroki Yamauchi, Ryuhei Abe, Shikie Iwanami,

Funakubo, M. K. Kurosawa and S. Sugahara,C

Kevin Watanabe, Yui Okada, Toru Tsuboyama,"Modeling and Design of a New

Appendix

Yasuo Arai, Toshinobu Miyoshi, Ikuo Kurachi,

Piezoelectronic Transistor for Ultralow-Voltage

Junji Haba, Manabu Togawa, Yoichi Ikegami,

High-Speed Integrated Circuits", IEEE Trans.

Ryutaro Nishimura, Akimasa Ishikawa, Shunon Electron Devices, vol.67, no. 9, 2020, pp.

Ono, Taohan Li, Miho Yamada, Nuclear Inst.

3852-3860.

and Methods in Physics Research, A 978(2020)164417[133]	Y. Shiotsu, T. Seino, T. Kondo and S. Sugahara,"Modeling and Design of Thin-Film π -Type[126]	Belle II upgrade and the ILC with an SOIMicro Thermoelectric Generator Using

technology, Akimasa Ishikawa, Yasuo Arai,

Vacuum/Insulator-Hybrid Isolation for Self-

Jérôme Baudot, Junji Haba, Maciej Kachel, Ikuo

Powered Wearable Devices", IEEE Trans. on

Kurachi, Taohan Li, Shun Ono, Takehiro

Electron Devices, vol. 67 , no. 9, 2020, pp.

Takayanagi, Ayaki Takeda, Toru Tsuboyama,3834-3842.

Miho Yamada, Nuclear Instr. and Meth.
A978(2020)164404[134]	Ren Usami, Takao Komiyama, Yasunori
Chonan, Hiroyuki Yamaguchi, Koji Kotani,[127]	増 淵 ，伊 藤 ，津 田 ，五 島 ，” 2 値 化 ニ ュ ー"Photovoltaic-Assisted Self-Vth-Cancellation

ラルネットワークに特化した超小型プロ

CMOS Rectifier for Synergistic RF Energy

セ ッ サ の 設 計 解 析 ”, 電 気 学 会 論 文 誌

Harvesting," IEICE Electronics Express, Vol. 17,

C,Vol141,No2,pp165-171,2021年2月 .

No. 13, pp.20200186, 2020.

[128]	H . Ya s u n a g a , T. Ta k a g i , D . S h i n k o , Y.

[135]	Toki Watanabe, Ren Usami, Takao Komiyama,

Nakayama, Y. Takeuchi, A. Nishikawa, A.

Yasunori Chonan, Hiroyuki Yamaguchi, andLoesing, M. Ohsawa and H. Sekiguchi,

Koji Kotani, "Differential-drive CMOS rectifier"Development of aneural probe integrated with

w i t h p h o t o v o l t a i c - a s s i s t a n d s e l f -Vt h -high-efficiency MicroLEDs for in vivo

cancellation schemes for high power conversion

application", Jpn. J. Appl. Phys., 60, 016503

efficiency under low input power conditions,"(2021) https!//doi.org/10.35848/1347-4065/

Japanese Journal of Applied Physics, available

abcffaonline! Jan. 28, 2021, https!//doi.

[129]	Toshihiko Noda, Takuya Teshima, Yong-Joon
Choi, Takeshi Hizawa, Kazuhiro Takahashi,
Hiromu Ishii, Kazuaki Sawada, "Performanceorg/10.35848/1347-4065/abe09e
国際会議

Improvement of Filter-Free Fluorescence[1]	H. Qiu, T. Sai, and M. Takamiya, "A 6.78 MHz

Sensor in Near-Ultraviolet Region Aiming for

Wireless Power Transfer System Enabling

Biosensing Application", Accepted and will be

Pe r p e n d i c u l a r W i r e l e s s Po w e r i n g w i t hpublished in IEEJ Transactions on Sensors andEfficiency Increase from 0.02% to 48.2% by

Micromachines, Vol.141, No.3, 2021.

Adaptive Magnetic Field Adder IC Integrating

134

2021日本語版_8（最終）.indd 134

2021/08/19 0:54

Shared Coupling Coefficient Sensor," IEEE[8]	Masaru Osada, Zule Xu and Tetsuya Iizuka, ``A

Symposium on VLSI Circuits, Hawaii, pp. 1-2,

3.2-to-3.8GHz Calibration-Free Harmonic-

June 2020.

Mixer-Based Dual-Feedback Fractional-N PLL[2]	M. Takamiya, "Injecting Digital into PowerAc h i e v i n g - 6 6 d B c Wo r s t - C a s e I n - B a n dElectronics! Programmable Digital Gate Driver

Fractional Spur,'' in IEEE Symposium on VLSIIC for Power Transistors," IEEE International

Circuits Digest of Technical Papers, Jun. 2020.

Symposium on Radio-Frequency Integration[9]	Daisuke Yamazaki, Takamichi Horikawa andTechnology (RFIT), Hiroshima, p. 241, Sep.

Tetsuya Iizuka, ``A 140-GHz 14-dBm Power

2020.

Amplifier using Power Combiner based on
Symmetric Balun in 65-nm Bulk CMOS,'' inIslam, K. Hata, T. Sakurai, and M. Takamiya,

Proceedings of IEEE International Symposium"Power Device Degradation Estimation by

on Radio-Frequency Integration Technology

Machine Learning of Gate Waveforms,"(RFIT), pp. 93 - 95, Sep. 2020.

International Conference on Simulation of[10]	T. Maeda, H. Ishii, W. H. Chang, H. Kanaya,

Semiconductor Processes and Devices

and T. Asano,"Modeling and Characterization(SISPAD), Virtual conference, pp. 335 - 338,

o f I n A s Q u a n t u m - We l l M e t a l O x i d e

Sep. 2020.

Semiconductor Field Effect Transistors on[4]	T. -W. Wang, T. Sai, R. Morikawa, K. Hata, T.

Quartz for 1.0 THz Wave Detection", proc.

Sakurai, P. -H. Chen, and M. Takamiya,2020 IEEE Electron Devices Technology and"Automatic Search Method of Robust Gate

Manufacturing Conference (EDTM), pp.143-

Driving Vectors for Digital Gate Drivers

146, 2020年4月

Against Variations in Operating Conditions of[11]	Mohamed M. Mansour, Kamel S. Sultan, and

IGBT’s," IEEE Energy Conversion Congress &Haruichi Kanaya,"High-Gain Simple Printed

Exposition (ECCE), Detroit, USA, pp. 3798-

Dipole-Loop Antenna for RF-Energy

3802, Oct. 2020.

Harvesting Applications",Proc. 2020 IEEE AP-S

[5]	R. Morikawa, T. Sai, K. Hata, and M. Takamiya,Symposium on Antennas and Propagation and"Automatic Generation of Gate Driving Vectors

CNC/USNC-URSI joint meeting, pp. 1441-

for Digital Gate Drivers to Satisfy EMI

1441, 2020年7月

Re g u l a t i o n s , " I E E E E n e r g y C o n v e r s i o n[12]	Mohamed Mansour, Haruichi Kanaya,"Design

Congress & Exposition (ECCE), Detroit, USA,of a Compact CPW Antenna Operating at the

pp. 4931-4936, Oct. 2020.

920 MHz ISM/RFID Band",Proc. 2020 IEEE[6]	R. Morikawa, T. Sai, K. Hata, and M. Takamiya,

AP-S Symposium on Antennas and Propagation"New Gate Driving Technique Using Digital

and CNC/USNC-URSI joint meeting, pp.

Gate Driver IC to Reduce Both EMI in Specific1441-1441, 2020年7月

Frequency Band and Switching Loss in IGBTs,"[13]	Haruichi Kanaya, Kohei Tasaki and Ryo

2020 IEEE 9th International Power Electronics

Takigawa,””1.0 THz One-Sided Directional Slotand Motion Control Conference (IPEMC2020-

Antenna on 45 nm SOI CMOS”,Proceedings of

ECCE Asia), Nanjing, China, pp. 644-651,

2020 IEEE International Symposium on Radio-

Nov., 2020.

Frequency Integration Technology, 205-207,[7]	岸田 , 須田 , 小林 , "Bias Temperature Instability

C
Appendix[3]	H. Yamasaki, K. Miyazaki, Y. Lo, A. K. M. M.

2020年9月

Depending on Body Bias through Buried Oxide[14]	Yoshiaki Hayashida, Akira Ishikawa, Shugo(BOX) Layer in a 65 nm Fully-Depleted

Fukagawa, Ryuji Kitaya, Chai-Eu Guan,

Silicon-On-Insulator Process" , no.4A.6, IEEE

Takuhiro Ide and Haruichi Kanaya,"28GHz 4X4International Reliability Physics

One-Sided Directional Slot Array Antenna for

Symposium(2021)

5G Application",Proceedings of 2020 IEEE135

2021日本語版_8（最終）.indd 135

2021/08/19 0:54

International Symposium on Radio-Frequency[22]	Yoshiki Yamashita, Haruichi Kanaya,"Dual-band

Integration Technology, 169-171, 2020年9月

one-sided directional slot array antenna for[15]	Takeshi Kuboki, Younjin Kim, Haruichi Kanaya

10GHz and 24GHz application",Proc. 22ndand Kazutoshi Kato,"Integrated Terahertz Wave

Electronics Packaging Technology Conference

Generator for Wireless Communication with

pp.251-254, 2020年12月

Photonic Technology",Proceedings of 2020[23]	Masamitsu Matsuura, Tanemasa Asano,IEEE International Symposium on Radio-

Haruichi Kanaya,"Evaluation of Residual Stress

Frequency Integration Technology, 208, 2020年

of Embedded Die Substrate with Hollow

9月

Structure for Heterogeneous Integration",Proc.

[16]	Masamitsu Matsuura, Tanemasa Asano,Haruichi Kanaya,"Fabrication of Hollow

22nd Electronics Packaging Technology
Conference pp.339-402, 2020年12月

CStructure in Embedded Die Package for[24]	Mohamed M. Mansour, Yamamoto Shuya,

Appendix

Heterogeneous Integration",Extended Abstracts

Shota Torigoe and Harui””i Kanaya,”Compactof the 2020 International Conference on Solid

High-Efficient CPS 2.45 GHz Multistage RF-

State Devices and Materials, pp177-178, 2020年

DC Rectifier for Wireless Energy

10月

Harvesting”,Proceedings of the 2020 Asia-[17]	Yuki Matsuo, Ming Che, Haruichi Kanaya,
K a z u t o s h i K a t o , " T H z -Wa v e Po w e r

Pacific Microwave Conference, pp.89-91, 2020
年12月

Multiplication by Parallel-Connection UTC-[25]	Tatsuma Mori, Taito Manabe, Yuichiro Shibata!

PDs",Proc. OptoElectronics andFast and Memory Efficient Approximated

Communications Conference (OECC), T8-

Convex Hull Computation with FPGA.

1.4(4pages), 2020年10月

CANDAR 2020! 174-180[18]	Mohamed M. Mansour, Shuya Yamamoto,[26]	(Invited) Shigeyasu Uno, "Electrochemical

Haruichi Kanaya,"Development of Broadband

Impedance Sensor for Non- invasive Living Cell

CPW RF Rectifier for Wireless Electromagnetic

Monitoring toward CMOS Cell Culture

Energy Harvesting",Proc. 2020 IEEE Wireless

Monitor- ing Platform", 4th International

Power Transfer Conference, pp.45-48, 2020年11

Symposium on Devices, Circuits and Systems

月(ISDCS2021), March 3, 2021 (Hiroshima!

[19] 	Mohamed M. Mansour, Shuya Yamamoto,virtual), Session 3, no1.

Haruichi Kanaya,"Design of a High-Efficient[27]	T. Kuroda, “Circuit and Package Co-design for

Differential Strip RF Rectifier

3D Integration (invited),” JSAP International

Architecture",Proc. 2020 IEEE Wireless Power

Conference on Solid State Devices andTransfer Conference, pp.338-341, 2020年11月

Materials (SSDM'20), Extended Abstracts, pp.

[20]	Ataru Nakashima, Mohamed M. Mansour,

63-64, Sep. 2020.

S h u n s u k e H a t a n a k a , O s a m u Ta k i g u c h i ,[28]	K. Shiba, T. Omori, K. Ueyoshi, K. Ando, K.

Haruichi Kanaya､ "Development of micro

Hirose, S. Takamaeda-Yamazaki, M. Motomura,energy harvest circuit using RF signal",Proc.

M. Hamada, and T. Kuroda, “A 3D-Stacked

22nd Electronics Packaging Technology

SRAM Using Inductive Coupling with Low-

Conference pp.152-155, 2020年12月

Voltage Transmitter and 12!1 SerDes,” IEEE

[21] 	Mohamed M. Mansour, Shuya Yamamoto,
Masaya Murakami, Haurichi Kanaya,"900 MHz

International Symposium on Circuits andSystems (ISCAS), Oct. 2020.

ISM Band RF Energy Harvester for Powering[29]	M. Usui, K. Shiba, M. Hamada, and T. Kuroda,

ZigBee Module",Proc. 22nd Electronics“3D Integration of Ka-band RFIC by Inductive

Packaging Technology Conference pp.156-158,

Inter-chip Wireless Communication Using

2020年12月

Figure-8 Coils,” IEEE 29th Conference on

136

2021日本語版_8（最終）.indd 136

2021/08/19 0:54

Electrical Performance of Electronic Packaging

K., Naruse, M., & Taino, T., "High-Resolution

and Systems (EPEPS), Oct. 2020.

Digital SQUID Magnetometer using Sub-Flux[30]	R. Miura, T. Kuroda, and M. Hamada, “A

Quantum Feedback", Journal of Physics!

Transmission Line Coupler Component forConference Series, Vol. 1559, No. 1 (2020)

direct B2B communications,” IEEE 29th

012013.

Conference on Electrical Performance of[38]	I t a g a k i , K . , O s h i m a , I . , H a s e g a w a , Y. ,Electronic Packaging and Systems (EPEPS),

Matsunawa, R., Naruse, M., Taino, T., &Oct. 2020.

Myoren, H., "Performance of Digital SQUID[31]	K. Ando, K. Shiba, K. Akatsuka, C. Cheng, T.

with Sub-Flux Quantum Feedback Resolution

Arakawa, M. Hamada, T.Kuroda, "A 50 Mbps/

Fabricated using 10 kA/cm2 Nb Process",pin 12-input/output 40 nsec Latency Wireless

Journal of Physics! Conference Series Vol. 1590,

Connector Using a Transmission Line Coupler

No. 1 (2020) 012038.
[39]	Matsunawa, R., Itagaki, K., Oshima, I.,

IEEE Conference on Electronics Circuits andHasegawa, Y., Naruse, M., Taino, T., & Myoren,

Systems(ICECS), Nov. 2020.

H., "Implementation of Interface Circuit for[32]	K. Shiba, T. Omori, M. Okada, M. Hamada, andDigital SQUID with Sub-Flux Quantum

T. K u r o d a , “ C r o s s t a l k A n a l y s i s a n d

Feedback Resolution", Journal of Physics!

Countermeasures of High-Density Multi-Hop

Conference Series Vol. 1590, No. 1 (2020)

Inductive Coupling Interface for 3D-Stacked

012039.

Memory,” IEEE Electrical Design of Advanced
Packaging and Systems (EDAPS), Dec. 2020.

[40]	K a i I c h i k a w a , K a w o r i S e k i n e ( M e i j i
University),Shinsuke Hara, Ruibing Dong,[33]	Y. Toyoda, M. Hamada, and T. Kuroda,

Akifumi Kasamatsu (Advanced ICT Research“Communication Distance Enhancement ofInstitute) “Study of Input Signal Waveforms for

Tr a n s m i s s i o n L i n e C o u p l e r b y Us i n g

Precise Analog Counter”

Parallelized Driver ICs,” IEEE Electrical Design

International Symposium on Radio-Frequency

of Advanced Packaging and Systems (EDAPS),

Integration Technology (RFIT), Sep.2020.

Dec. 2020.

2020 IEEE[41]	K. Katayama, K. Takahata, T. Ohsawa, T. Baba,[34]	K. Shiba, T. Omori, M. Hamada, and T. Kuroda,"Edge Model Embedding Method for Planar“A 3 D - St a c k e d S R A M Us i n g I n d u c t i v e

Filter Synthesis", RISP International Workshop

C o u p l i n g Te c h n o l o g y f o r A I I n f e r e n c e

on Nonlinear Circuits, Communications andAccelerator in 40-nm CMOS,” 26th Asia andSignal Processing, pp. 502-505, March 2019.

South Pacific Design Automation Conference(ASP-DAC), pp. 97-98, Jan. 2021.

[42]	K. Katayama, T. Baba, . Ohsawa, "13.6 dBi
Stacked-Yagi Antenna on A PCB for Edge[35]	T. Omori, K. Shiba, M. Hamada, and T. Kuroda,

Computing", RISP International Workshop on“Sub-10 μ m Coil Design for Multi-Hop

Nonlinear Circuits, Communications and Signal

Inductive Coupling Interface,” 26th Asia andProcessing, pp. 363-366, Feb. 2020.

South Pacific Design Automation Conference(ASP-DAC), pp. 99-100, Jan. 2021.

[43]	Takuya Sakuma, Hiroki Matsutani, "An AreaEfficient Implementation of Recurrent Neural[36]	E. Charlot, M. Hamada, and T. Kuroda, "An on-

Network Core for Unsupervised Anomaly

chip antenna with an area of 0.9 square

Detection", Proc. of the 23rd IEEE Symposium

millimeters for RFID applications in the 5.8

on Low-Power and High-Speed Chips and

GHz – 24 GHz range", IEICE 2020

Systems (COOL Chips 23), pp.1-3, Apr 2020.

International Symposium on Antennas andAppendixwith Compact SERDES IC in 180 nm CMOS,"

C[44]	Hongjie Xu, Jun Shiomi, and Hidetoshi

Propagation (ISAP), pp. 41-42, Jan. 2021.

Onodera, "On-chip Memory Optimized CNN[37]	Myoren, H., Okabe, K., Matsunawa, R., Itagaki,

A c c e l e r a t o r w i t h E f f i c i e n t Pa r t i a l - s u m

137

2021日本語版_8（最終）.indd 137

2021/08/19 0:54

Accumulation," Proceedings of the 30th edition

organic thin film transistors using DNTT andof the ACM Great Lakes Symposium on VLSI

TU-1," in Proc. International Conference on(GLSVLSI), pp. 21-26, Sep., 2020.

Solid State Devices and Materials (SSDM),[45]	Shoya Sonoda, Jun Shiomi, and Hidetoshi

pp.443-444, September 2020.

Onodera, "Dynamic Supply and Threshold[53]	Qin Zhaoxing, Kazunori Kuribara, Song Bian,

Voltage Scaling Towards Runtime Energy

and Takashi Sato, "Design of an organic SRAM

Optimization over a Wide Operatingcell with p-type access transistors," in Proc.

Performance Region," Proceedings of the 33rd

International Conference on Solid StateIEEE International System-on-Chip Conference

Devices and Materials (SSDM), pp.437-438,(SOCC), Sep., 2020.

September 2020.

[46]	Kentaro Nagai, Jun Shiomi, and Hidetoshi[54]	Kyohei Shimozato, Yohei Nakamura, Song Bian,

C

Onodera, "A DLL-based Body Bias Generator

and Takashi Sato, "An electrothermal compact

Appendixfor Minimum Energy Operation withmodel of SiC MOSFETs for simulating

Independent P-well and N-well Bias,"

unclamped inductive switching tests," in Proc.

Proceedings of The 16th IEEE Asia PacificInternational Conference on Solid State

Conference on Circuits and Systems

Devices and Materials (SSDM), pp.273-274,(APCCAS2020), pp. 31-34, Dec., 2020.

September 2020.

[47]	Shoya Sonoda, Jun Shiomi, and Hidetoshi[55]	Kohei Shimozato and Takashi Sato, "A Compact

Onodera, "Minimum Energy Point Tracking

device model for SiC MOSFETs valid for wide-

over a Wide Operating Performance Region,"

temperature range," in Proc. IEEE Workshop

Proceedings of the 23rd Workshop on Synthesis

o n W i d e B a n d g a p Po w e r D e v i c e s a n d

And System Integration of Mixed Information

Applications in Asia (WiPDA-Asia), pp.56-60,

technologies (SASIMI), pp. 2-7, Mar., 2021.

September 2020.

[48]	Katsuhiro Ichikawa, Shigeru Yamashita, "A[56]	Koketsu, Tanzawa, "A Design of Cold Start

Multiply Accumulator for Stochastic Numbers

Charge Pump for Flexible Thermoelectric

Without Scaling Errors,"in Proc. of 34th

Generator with High Output Impedance", IEEE

International Conference on VLSI Design andInternational Conference on Electronics,

20th International Conference on Embedded

Circuits and Systems, Dec. 2020.

Systems (VLSID), Feb. 2021.

[57]	R. Kishida, I. Suda, and K. Kobayashi, ``Bias[49]	Chao Geng, Qingji Sun, Shigetoshi Nakatake!

Temperature Instability Depending on Body

An Analog CMOS Implementation for Multi-

Bias through Buried Oxide (BOX) Layer in a 65

layer Perceptron With ReLU Activation.

nm Fully-Depleted Silicon-On-Insulator

MOCAST 2020! 1-6

Process," IEEE International Reliability Physics[50]	Xuncheng Zou, Shigetoshi Nakatake! A Fully
Synthesizable, 0.3V, 10nW Rail-to-rail Dynamic
Voltage Comparator. MWSCAS 2020! 199-202

Symposium (IRPS), pp. 4A.6.1-4A.6.6, 2021/03,
Online.
[58]	T. Mori, J. Ida, and K. Daimatsu, “Analysis of[51]	Yohei Nakamura, Michihiro Shintani, andSteep SS Mechanism on PN-Body Tied SOI-

Takashi Sato, "Influences of device parameters

FET with 65 nm Thin Box FD-SOI,” in 2020

variability on current sharing of parallel-International Symposium on VLSI Technology,

connected SiC MOSFETs," in Proc. IEEE Asian

Systems and Application (VLSI-TSA), Aug.

Test Symposium (ATS), pp.1-6, November

2020, pp. 1-2.

2020.

[59]	K. Yamazaki, H. Shimada, and Y. Mizugaki,[52]	Kunihiro Oshima, Kazunori Kuribara, Song"Design and Error-Rate Evaluation of RSFQ

Bian, and Takashi Sato, "Quantification of

Logic Gates Comprising a Toggle Storage

insulator and semiconductor carrier trapping in

Loop," Journal of Physics! Conference Series,

138

2021日本語版_8（最終）.indd 138

2021/08/19 0:54

vol. 1590, 012042 (7 pages), July, 2020.
[60]	Y. Somei, H. Shimada, and Y. Mizugaki,

Nonlinear Theory and its Applications, NOLTA
2020, Nov. 2020

"Enhanced Operation Frequencies of[68]	Yuki Shibayama, Yuki Ohnishi, Daiki Yamakawa,

Superconducting Voltage Multiplier with

Hiroki Yamane, Yasuhiko Nakashima, andQuantum Accuracy," The Irago Conference

Mutsumi Kimura Ga-Sn-O Thin Film Synapse

2020 (Interdisciplinary Research And Global

for Neuromorphic Device AM-FPD '20, P-3,

Outlook), On-line, December 11, 2020.

Sep. 2020[69]	Jimpu Suzuki, Hiroshi Tsutsui, Takeo Ohgane,

Noise Mitigation and Design Methodology for"An Evaluation of Design Framework for Min-

Robust Vlsi Power Distribution (Invited),"Sum Irregular LDPC Decoders," Proceedings ofProceedings of China Semiconductor

Asia-Pacific Signal and Information Processing

Technology International Conference (CSTIC),

Association Annual Summit and Conference

March 2021.

(APSIPA ASC), pp. 110-113, Dec. 2020.

[62]	T. Ch e n g, Y. M a su da , J . Na ga y a m a , Y.

[70]	Tomotaka Kawabata, Hiroshi Tsutsui, "AnMomiyama, J. Chen, and M. Hashimoto,Evaluation of High-Throughput Scalable"Mode-Wise Voltage-Scalable Design with

Radix-4 FFT Processor Architecture Using

Activation-Aware Slack Assignment for Energy

Fixed-Point Arithmetic," Proceedings of Asia-

Minimization," Proceedings of Asia and South

Pacific Signal and Information Processing

Pacific Design Automation Conference (ASP-

Association Annual Summit and Conference

DAC), 284 -- 290, January 2021.

(APSIPA ASC), pp. 114-117, Dec. 2020.

[63]	J. Chen and M. Hashimoto, "Proactive Supply[71]	Taku Tsuchiya, Yuki Okamoto, Frederic Marty,

Noise Mitigation with Low-Latency Minor

Ayako Mizushima, Agnes Tixier-Mita, Olivier

Voltage Regulator and Lightweight Current

Francais, Bruno Le Pioufle, and Yoshio Mita,

Prediction," Proceedings of International Test

"Two-Dimensionally Arrayed Double-Layer

Conference (ITC), November 2020.

Electrode Device which, Enables Reliable and[64]	Mutsumi Kimura, Tokiyoshi Matsuda, Sumio

High-Thoroughput Electrorotation", The 34th

Sugisaki, Ayata Kurasaki, and Isao Horiuchi

International Conference on Micro Electro

GTO TFT, Memristor, Thermoelectric Device,

Mechanical Systems (IEEE MEMS 2021)

Neuromorphic System, etc. ICDT 2020, Oct.

[72]	Kenji Suzuki, Yuta Nakayama, Naoki Shimizu,

2020

CAppendix[61]	M. Hashimoto and J. Chen, "Proactive Supply

Takashi Mizuno, Yoshio Mita, and Takeshi[65]	Yuta Takishita, Mutsumi Kimura, and Yasuhiko

Yoshimura, "Supersensitive Ultrasound Probes

Nakashima Image Recognition Using Oxide

for Medical Imaging by Piezoelectric MEMS

Semiconductor Crossbar Memristors with

w i t h C o m p l e m e n t e d Tr a n s m i t t i n g a n d

Implementation of Slit Detection and Local

Receiving Transducers", The 2020 IEEE

Autonomous Learning IDW '20, pp. 973-976,

International Ultrasonics Symposium (IUS

Dec. 20202020), September 6 - 11, 2020[66]	Yuki Onishi, Yuki Shibayama, Daiki Yamakawa,[73]	Kuniaki Konishi, Daisuke Akai, Yoshio Mita,

Hiroya Ikeda, Yasuhiko Nakashima, and

Makoto Ishida, Junji Yumoto, and Makoto

Mutsumi Kimura Brain type System using

Kuwata-Gonokami, "Circularly Polarized Third

IGZO Thin Film Synapses IMFEDK 2020,

Harmonic Generation in Vacuum Ultraviolet

Nov. 2020

Region Using Square Lattice Photonic Crystal[67]	Yuta Takishita, Mutsumi Kimura, and Yasuhiko

Nanomembrane," 14th International Congress

Nakashima Image Recognition by

on Artificial Materials for Novel Wave

Implementation of Visual Cortex and Xbar

Phenomena, Online (New York), 28 Sep - 3

Memristor 2020 International Symposium on

Oct 2020

139

2021日本語版_8（最終）.indd 139

2021/08/19 0:54

[74]	Ayako Mizushima, R Ranga Reddy, Kuniaki[80]	Yuka Nakamatsu, Takao Kihara, “Dynamic

Konishi, Etsuko Ohta, Tomoya Ezawa, Akio

Reduction of Power Consumption in Direct-RF

Higo, Makoto Kuwata-Gonokami, and Yoshio

Sampling Receivers with Variable Decimation”,

Mita, "Assessment of Annealing Treatment for

Proc. 2020 IEEE Asia Pacific Conference on

Wrinckle-less SiO2 Membrane," Design, Test,

Circuits and Systems (APCCAS), Ha Long Bay,

Integration & Packaging of MEMS / MOEMS

Vietnam, Dec. 2020, pp. 54-57.

(DTIP 2020), 15-26 June 2020[81]	Nobutaka Kito and Kazuyoshi Takagi, "An[75]	Kei Misumi, Naoto Usami, Akio Higo, andRSFQ Flexible-Precision Multiplier Utilizing

Yoshio Mita, "Micro-scale Electrostatic Attach-

Bit-Level Processing," 33rd International

detach Device for Micro Self-reconfigurable

Symposium on Superconductivity (ISS2020),

Modular Robotic System," Design, Test,

ED3-2, Tsukuba and virtual, Japan, Dec. 2020.

C

Integration & Packaging of MEMS / MOEMS[82]	Yuta Shintani, Ken'ichi Yamaguchi and Hiroshi

Appendix[76]	G. Hwang, C. David, A. Paris, D. Decanini, A.

S p e e d O r i e n t e d Tr a n s i s t o r - L e v e l S c a n

Mizushima and Y. Mita, "A Rapid, Reliable andC-element,'' 21st IEEE Workshop on RTL andLess-destructive On-chip Mass Measurement

High Level Testing, TS3-2, pp.1-5, Nov. 2020.

(DTIP 2020), 15-26 June 2020

Iwata! ``An Implementation of Functionalf o r 3 D C o m p o s i t e M a t e r i a l Te s t i n g[83]	Takuma Nagao, Ken'ichi Yamaguchi and Hiroshi

Microstructures," 2020 IEEE 33rd International

Iwata! ``Test Plan For Detecting Mersenne

Conference on Microelectronic Test Structures

Twister Faults In BIST,'' The 23rd Workshop(ICMTS), Edinburgh, United Kingdom, 2020,

on Synthesis And System Integration of Mixedpp. 1-4, (2020.04)

Information Technologies, R3-5, pp.148-149,[77]	Norihiro Miyazawa, Naoto Usami, Haibin

Mar. 2021.

Wang, Takaya Kubo, Hiroshi Segawa, Yoshio[84]	Haruki Chaen, Ken'ichi Yamaguchi and Hiroshi

Mita, and Akio Higo, "Coaxial Circular Test

Iwata! ``A Proposal of Identification Method

Structure Applicable to both Ohmic andfor Second-Generation Redundancy Fault,'' 21st

Schottky Characteristics for ZnO/Si

IEEE Workshop on RTL and High Level

Heterojunctions Assessment," 2020 IEEE 33rd

Testing, TS1-2, pp.1-2, Nov. 2020.

International Conference on Microelectronic[85]	K. Ono and S. Amakawa, "Theoretical study of

Test Structures (ICMTS), Edinburgh, United

optimal feedback LNA design," International

Kingdom, 2020, pp. 1-4, (2020.04)

Symposium on Radio-Frequency Integration[78]	N. Usami, E. Ota, A. Higo, T. Momose and Y.
Mita, "Drop-in test structure chip to visualize

Technology (RFIT), pp. 201–203, September 4,
2020.

residual stress of Ru/Cu film grown by atomic[86]	Renyuan Zhang, Tati Erlina, Tinh Van Nguyen,

layer deposition and supercritical fluid

and Yasuhiko Nakashima! "Hybrid Stochastic

deposition," 2020 IEEE 33rd International

Computing Circuits in Continuous Statistics

Conference on Microelectronic Test Structures

Domain", IEEE Int. System-on-Chip Conf.,(ICMTS), Edinburgh, United Kingdom, 2020,

pp.225-230, Sep. 8th-11th, (2020)

pp. 1-4, (2020.04)[87]	Tran Thi Diem, Mutsumi Kimura and Yasuhiko[79]	Takahiko Kano and Moritoshi Yasunaga, “HighNakashima! "Primary Visual Cortex Inspired

Signal Integrity Transmission Line Using

Fe a t u r e E x t r a c t i o n H a r d w a r e M o d e l " ,Microchip Capacitors and Inductors,”

SigTelCom2020, Aug. (2020)

Proceedings of 2020 IEEE Electrical Design of[88]	Y.Kan, M.Wu, R.Zhang and Y.Nakashima! "A

Advanced Packaging & Systems Symposium

Multi-Grained Reconfigurable Accelerator for(EDAPS 2020), pp. 24-26, On-line Conference,

Approximate Computing", 2020 IEEE

Dec. 14-16, 2020.

Computer Society Annual Symposium on VLSI

140

2021日本語版_8（最終）.indd 140

2021/08/19 0:54

(ISVLSI), Limassol, CYPRUS, Jul. (2020)

Effects of ZnO-based Transparent Electrode on[89]	Man Wu, Yan Chen, Yirong Kan, Takeshi

Electrochemical Characteristics for Biomedical

Nomura, Renyuan Zhang, Yasuhiko Nakashima!

Applications with Optical Devices”, Extended"An Elastic Neural Network Toward Multi-

Abstracts of the 2020 International Conference

Grained Re-Configurable Accelerator", The

on Solid State Devices and Materials, Japan,

18th IEEE International NEWCAS Conference,

September 2020, pp.475-476

Jun. (2020)[96]	Shuai Liu, Kousei Kumahara, Yuki Miwa,
Hisashi Kino, Takafumi Fukushima, and Tetsu

Nakashima! "SHA-256 Implementation on

Tanaka, “Die-Level Cu-CMP Technology inCoarse-Grained Reconfigurable Architecture",

Via-Last TSV Process for Multichip-to-Wafer

IEEE Symposium on Low-Power and High-3D integration”, Extended Abstracts of the 2020

Speed Chips 2020 (poster), Apr. (2020)

International Conference on Solid State[91]	Van Tinh NGUYEN, Renyuan Zhang and

Devices and Materials, Japan, September 2020,

Ya s u h i k o N a k a s h i m a ! " A C o m p a c t a n d

pp.147-148

Accuracy Reconfigurable Univariate RBF Kernel[97]	H i s a s h i K i n o , A o b a O n i s h i , Ta k a f u m i

Based Stochastic Computing", IEEE

Fukushima, and Tetsu Tanaka, “Development ofInternational Symposium on Circuits & Systems

Manganese Nitride Wiring with High Thermal(poster), May. (2020)

Stability Caused by Saturation of the Mean[92]	Hisashi Kino, Takafumi Fukushima, and Tetsu

Free Path”, Extended Abstracts of the 2020

Tanaka, “Development of Non-Volatile Tunnel-

International Conference on Solid State

FET Memory as a Synaptic Device for Low-

Devices and Materials, Japan, September 2020,

Power Spiking Neural Networks”, 4th Electron

pp.121-122

Devices Technology and Manufacturing[98]	Tomo Odashima, Yuki Susumago, Qian

Conference EDTM 2020 Virtual Conference,

Zhengyang, Noriyuki Takahashi, Shuta Nagata,

Malaysia, April 2020, pp.444-446

Hisashi Kino, Tetsu Tanaka and Takafumi[93]	Kousei Kumahara, Rui Liang, Sungho Lee, Yuki

Fukushima, “Micro-LED and PPG Sensor

Miwa, Mariappan Murugesan, Hisashi Kino,

Integration Using Flexible Fan-Out Wafer-Level

Takafumi Fukushima, Tetsu Tanaka, “Low-

Packaging for Trans-Nail Pulse-Wave/SpO2

temperature multichip-to-wafer 3D integration

Monitoring”, 2020 International Conference on

based on via-last TSV with OER-TEOS-CVD

Solid State Devices and Materials, Japan,

and microbump bonding without solder

September 2020, pp.161-162

e x t r u s i o n” , 2 0 2 0 I E E E 7 0 t h E l e c t r o n i c[99]	Takafumi Fukushima, “Multilithic 3D andComponents and Technology Conference

Heterogeneous Integration Using Capillary Self-

Virtual Conference, United States of America,

Assembly”, 4th Electron Devices Technology

June 2020, pp.1199–1204

and Manufacturing Conference EDTM 2020[94]	Yuki Miwa, Kousei Kumahara, Sungho Lee, Rui
Liang, Hisashi Kino, Takafumi Fukushima,

Virtual Conference, Malaysia, April 2020,
pp.490-493

Tetsu Tanaka, “7- μ m-thick NCF technology[100]	Noriyuki Takahashi, Yuki Susumago, Sungho

with low-height solder microbump bonding for

Lee, Yuki Miwa, Hisashi Kino, Tetsu Tanaka,

3D integration”, 2020 IEEE 70th Electronic

Takafumi Fukishima, “RDL-first Flexible

Components and Technology Conference

FOWLP Technology with Dielets Embedded in(ECTC) Proceedings, United States of America,

Hydrogel”, 2020 IEEE 70th Electronic

June 2020, pp.1453–1458

Components and Technology Conference[95]	Yuki Miwa, Hisashi Kino, Takafumi Fukushima,
Tetsu Tanaka, “Evaluation of the Dopant

C
Appendix[90]	Dai Phan, Thi Hong Tran and YasuhikoVirtual Conference, United States of America,
June 2020, pp.811-816

141

2021日本語版_8（最終）.indd 141

2021/08/19 0:54

[101]	Fen Yang, Shota Urayama, Haruki Nagasaki,

Technology (RFIT2020), WE3B-2, pp. 41-43,

Hisashi Kino, Takafumi Fukushima, and Tetsu

Sept. 2-4, 2020, Hiroshima, Japan. (Invited)

Tanaka, “Fabrication and Evaluation of Neural[108]	市 井 , 井 上 , 土 谷 , 岸 根 , "5-Gb/s PAM4

Recording Microelectrode on Opto-Neural

Transmitter IC Using Compensation Circuit inProbe with Upconversion Nanoparticles Lightan 180-nm CMOS", International Conference

Emitter”, 2020 International Conference on

on Electronics, Information, andSolid State Devices and Materials, Japan,

Communication, pp.1-4, 2021年2月 .

September 2020, pp.469-470[109]	谷 村 , 土 谷 , 井 上 , 岸 根 , "Supply Noise[102]	Shota Urayama, Fen Yang, Haruki Nagasaki,

Reduction Filter for Parallel Integrated

Hisashi Kino, Takafumi Fukushima, and Tetsu

Transimpedance Amplifiers", ACM Asia-South

Tanaka, “Development of Optical Waveguiding

Pacific Design Automation Conference, pp.15-

C

Neural Probe with Upconversion-Nanoparticle

16, 2021年1月 .

Appendix

Light Emitter for Optogenetics”, 2020[110]	土谷 , 井上 , 岸根 , "Design of On-Chip Multi-International Conference on Solid Statelayered Inductor for Area-Efficient Inductive

Devices and Materials, Japan, September 2020,

Peaking", IEEE International Symposium on

pp.471-472

Radio-Frequency Integration Technology,[103]	Guowei Chen, Dang Bui, Xin Yang Yu, Md.

pp.12-14, 2020年09月 .

Zahidul Islam, Atsuki Kobayashi and Kiichi[111]	土 田 , 土 谷 , 井 上 , 岸 根 , "A TransimpedanceNiitsu, "A 72-nW 440-mV Time Register Using

Amplifier Topology Considering the Impact ofStacked-NMOS-Switched Gated Delay Cell in

Variability on Inductive Peaking", The 23rd

Biomedical Applications", in Proc. IEEE Asia

Workshop on Synthesis And System Integration

Pacific Conference on Circuits and Systemsof Mixed Information Technologies, pp.192-(APCCAS 2020), Oct. 2020, pp.1-4.

196, 2021年03月 .

[104]	Sitong Ye, Kiichi Niitsu, "Simulation Study of[112]	I. Nagaoka, K. Ishida, M. Tanaka, K. Sano, T.

Fu l l Pa s s i v e M a g n e t i c H u m a n B o d yYamashita, T. Ono, K. Inoue, A. Fujimaki,

Communication in 65-nm CMOS Technology"Demonstration of a 52-GHz, energy-efficient,for Temperature Sensing Application", in Proc.

bit-parallel multiplier using low-voltage rapid

IEEE International Conference on Electronics,

single-flux-quantum logic", 2020 Appl.

Circuits & Systems (ICECS 2020), Nov. 2020.

Supercond. Conf., Online, Nov 2020.

[105]	Atsuki Kobayashi, and Kichi Niitsu “Low-[113]	R. Kashima, I. Nagaoka, M. Tanaka, K. Sano, T.

Voltage Gate-Leakage-Based Timer Using an

Yamashita, A. Fujimaki, "50-GHz datapath for

A m p l i f i e r - L e s s R e p l i c a - B i a s Sw i t c h i n gparallel SFQ microprocessors based on gate-

Technique in 55-nm DDC CMOS” in Proc.

level-pipeline architecture", 2020 Appl.

IEEE International Symposium on Integrated

Supercond. Conf., Online, Nov 2020.

Circuits and Systems (ISICAS), Aug. 2020.

[114]	M. Kuniyoshi, K. Murase, I. Nagaoka, K. Sano,[106]	J. Ye, M. Yanagisawa and Y. Shi, "A High-M. Tanaka, T. Yamashita, A. Fujimaki,

Performance Symmetric Hybrid Form Design"Investigation of timing parameters in single

for High-Order FIR Filters," in Proc. of IEEE

flux quantum circuits using low critical current

Asia Pacific Conference on Circuits andjunctions and low bias voltages", 2020 Appl.

Systems (APCCAS), 2020, pp. 121-124.

Supercond. Conf., Online, Nov 2020.

[107]	T. Tsukahara, "A High-Precision Quadrature[115]	T. Hagiwara, N. Yamaki, K. Takano, and Y.

Modulator Using a Fully-Differential CMOS

Umeda, “Comparison of nMOSFET Structures

Flip-Flop Phase-Shifter Suitable for the Next-

for Millimeter-Wave Frequencies in 0.18- μ m

Generation RF Transceivers," 2020 IEEE Int'l

CMOS technology,” 33rd IEEE International

Symposium on Radio-Frequency Integration

Conference on Microelectronic Test Structures,

142

2021日本語版_8（最終）.indd 142

2021/08/19 0:54

May. 2020.

[123]	Hayashida, Mitsuki; Kohmura, Takayoshi;[116]	K. Kawahara, Y. Umeda, K. Takano, “40 Gbps

Hagino, Kouichi; Oono, Kenji; Negishi,

180 nm CMOS Modulator Driver Using Loss

Kousuke; Yarita, Keigo; Kitajima, Masatoshi;

Compensation Gain Cells,” 2020 IEEE

Tsuru, Takeshi G.; Tanaka, Takaaki; Uchida,

International Symposium on Radio-Frequency

Hiroyuki; Kayama, Kazuho; Kodama, Ryota;

Integration Technology (RFIT), pp. 91-93,

Mori, Koji; Takeda, Ayaki; Nishioka, Yusuke;

Sept. 2020.

Hida, Takahiro; Yukumoto, Masataka; Arai,[117]	H. Sakai, K. Takano, and Y. Umeda, “A 135 GHz

Yasuo; Kurachi, Ikuo; Hamano, Tsuyoshi

CMOS Marchand Balun with Ground Sheilds,”

Kitamura, Hisashi; Kawahito, Shoji; Yasutomi,

2020 Asia-Pacific Microwave Conference, Dec.

Keita, ``Proton radiation hardness of x-ray SOI

2020.

pixel detectors with pinned depleted diodestructure'', 2020, Proceedings of the SPIE,

C o n f i g u r a b l e L o w - Po w e r A p p r o x i m a t eVolume 11454, id. 114540P 8 pp. (2020).doi!

Floating-Point Multiplier Based on Mantissa Bit

10.1117/12.2562392

Segmentation,"

Proc. IEEE Region 10

Conference (TENCON), 6 pages, Oct. 2020.

[124]	Satoshi Kitamura, Ryoma Iimura, Takayuki
Kawahara, "AI Chips on Things for Sustainable[119]	M. Nishi, K. Matsumoto, N. Kuroki, M. Numa,

Society! A 28-nm CMOS, Fully Spin-to-spin

H. Sebe, R. Matsuzuka, O. Maida, D.

Connected 512-Spin, Multi-Spin-Thread, Folded

Kanemoto and T. Hirose, “A 34-mV startup ring

Halved-Interaction Circuits Method, Annealing

oscillator using stacked body bias inverters for

Processing Chip", 2020 IEEE 18th World

extremely low-voltage thermoelectric energy

Symposium on Applied Machine Intelligenceharvesting,” Proceedings of the 18th IEEEand Informatics (SAMI), 2020.1

international new circuits and systems[125]	Ryoma Iimura, Satoshi Kitamura, Takayuki

conference (NEWCAS 2020), pp. 38-41, Jun.

Kawahara, "Implementation of Multi Spin-

16-19, 2020.

Thread Architecture to Fully-Connected[120]	H. Sebe, K. Matsumoto, R. Matsuzuka, O.

Annealing Processing AI Chips", 2020 IEEE

Maida, D. Kanemoto and T. Hirose, “A Self-

63rd International Midwest Symposium on

Bias NAND Gate and its Application to Non-

Circuits and Systems (MWSCAS), 2020.8

Overlapping Clock Generator for Extremely[126]	Masashi Imai, "Asynchronous Building Blocks

Low-Voltage CMOS LSIs,” Extended abstract ofand Their Application for Ultra Low Energy

the 2020 International Conference on Solid

Devices," Proc. NOLTA2020, Nov., 2020

State Devices and Materials (SSDM 2020), A-7-

[127]	Kan Hatakeyama, Masami Fukushima, Koichi

02, Sep. 30, 2020.

Kitagishi, Seijin Nakayama, Hideki Ishihara,[121] Atsushi Mamba, Masahiro Sasaki, “Tiny Two-

Masashi Imai, Atsushi Kurokawa, and Toshiki

Stage 1-GHz Time-Difference Amplifier

Kanamoto, "Energy efficient RISC-V processor

Without Input Time-Difference Limitation andfor portable sensor applications," Proc.

Extreme Points,” 2020 27th IEEE International

SASIMI2021, Mar., 2021.

Conference on Electronics, Circuits and[128] T. Saho, Y. Harada, M. Fukuhara, and K.

Systems (ICECS), pp. 1-4, Glasgow, Scotland,

Fujimoto, "Multiple Output of Similarity Data

UK, United Kingdom, 23-25 Nov. 2020.

by Recalling Type Associative Memory Using[122]	長名 , 今東 , 友利 , "OpenFC! a portable toolkit

Neuron CMOS Inverter," ICIC Express

for custom FPGA accelerators and clusters",

Letters, Part B! Applications, An International

2020 Eighth International Symposium on

Journal of Research and Surveys, Vol. 11, No.

Computing and Networking Workshops, 2020年

11, pp. 1095-1104, Nov. 2020.

12月

CAppendix[118]	Jie Li, Yi Guo, and Shinji Kimura, "Accuracy-[129]	R. Ohtsuka, H. Yagi, M. Fukuhara, and K.

143

2021日本語版_8（最終）.indd 143

2021/08/19 0:54

Fujimoto, “Analysis by FPD for Neuron CMOS

[136]	K. Ogura, and Y. Takahashi, “Soecial Session!

Variable Logic Circuit with FG Calibration,”

An adiabatic logic based silicon physical

ICIC Express Letters! An International Journal

unclonable function,” Proc. IEEE ICCD 2020,of Research and Surveys, Vol. 14, No. 10, pp.

Special Session, 4pages, Oct. 18-21, Hartford,

985-992, Oct. 2020.

CT (Place virtually).

[130]	Yoshida, Takeru, Fumito Masuko, and Akira[137]	Akira Ito, Rei Ueno, and Naofumi Homma,

Yasuda. "Efficiency improvement method for“Effective Formal Verification for Galois-field

low output of Multi Coils Motor." IECON 2020

Arithmetic Circuits with Multiple-Valued

The 46th Annual Conference of the IEEE

Characteristics,” IEEE 50th International

Industrial Electronics Society. IEEE, 2020.

Symposium on Multiple-Valued Logic (ISMVL),

DOI! 10.1109/IECON43393.2020.9254339

pp. 4651, Japan and online, 2020.

C[131]	Mohamad Izzat Azmer Adnan, Kiyotaka[138]	Maya Oda, Rei Ueno, Akiko Inoue, Kazuhiko

Appendix

Sasagawa, Erus Rustami, Kenji Sugie, Yasumi

Minematsu, and Naofumi Homma, “PMAC++!

Ohta, Makito Haruta, Hironari Takehara,

Incremental MAC Scheme Adaptable to

Hiroyuki Tashiro, Jun Ohta, "Miniaturized LED

Lightweight Block Ciphers,” IEEE International

light source with a hybrid filter for fluorescentSymposium on Circuits and Systems (ISCAS), 4

imaging,"2020 International Conference on

pages, Online, 2020.

Solid State Devices and Materials(SSDM2020),
2020年9月．

[139]	Rei Ueno, Kazuhide Fukushima, Yuto Nakano,
Shinsaku Kiyomoto, and Naofumi Homma,[132]	Thanet Pakpuwadon, Mark Guinto Christian,“Single-Trace Side-Channel Analysis on

Makito Haruta, Hironari Takehara, Hiroyuki

Polynomial-based MAC Schemes,” 11th

Tashiro, Kiyotaka Sasagawa, Jun Ohta, "A self-

International Workshop on Constructive Side-

reset CMOS image sensor for high signal-to-

Channel Analysis and Secure Design

noise in-vivo imaging,"2020 International(COSADE), Online, 2020.

Conference on Solid State Devices andMaterials(SSDM2020), 2020年9月．

[140]	Canada, 吉田 , 三浦 , 中野 , “An On-Chip SelfPowered Non-Volatile One-Time-Programmable[133]	Kenji Sugie, Kiyotaka Sasagawa, Mark Guinto,

Memory System in Standard CMOS

Makito Haruta, Takashi Tokuda, Jun Ohta,

Te c h n o l o g y, ” 2 7 t h I E E E I n t e r n a t i o n a l"Image refocusing of miniature CMOS image

Conference on Electronics Circuits and Systems

sensor with angle-selective pixels Author, 2020年11月23-25日 , Online

block,"The OSA Biophotonics Congress 2020,2020年4月．

[141]	三河 , 八木 , 板倉 , 小貫 , 中野 , “A Low-PowerMulti-Frequency Chopper-Stabilized Readout[134]	Kiyotaka Sasagawa, Kenji Sugie, Yasumi Ohta,

With Time-Domain Delta-Sigma Modulator

Mamiko Kawahara, Hironari Takehara, Makito

Suitable for Neural Recording,” 27th IEEE

H a r u t a , J u n O h t a , " S p a t i a l Re s o l u t i o n

International Conference on Electronics

Improvement of Lensless Fluorescence Imaging

Circuits and Systems, 2020 年 11 月 23-25 日 ,Device with Hybrid Emission Filter,"The OSA

OnlineBiophotonics Congress 2020, 2020年4月．

[142] Canada, 吉 田 , 三 浦 , 中 野 , “An On-Chip[135]	K. Fukuta, Y. Takahashi, D. Ito, M. Nakamura,

Scalable Low Power Consumption High-T. Jyo, M. Nagatani, Y. Shiratori, M. Mutoh,

Voltage Driver Based on Standard CMOS

and H. Nosaka, “49.4-dB Ω 46.8-GHz multiple

Technology,” 2020 International SoC Design

shunt-shunt feedback regulated cascode TIA in

Conference, 2020年10月21-24日 , Online

0.25- μ m InP-HBT process,” Proc. IEEE[143]	Cañada, 吉田 , 三浦 , 中野 , “An On-Chip Ultra-

APMC 2020, pp.477-479, Dec. 8-11, Hong

Low-Power Hz-Range Ring Oscillator Based on

Kong (Place virtually).

Dynamic Leakage Suppression Logic,” 2020144

2021日本語版_8（最終）.indd 144

2021/08/19 0:54

35th International Technical Conference on

Neural Network Tasks in Edge Computing”,

Circuits/Systems, Computers and

The 23rd Workshop on Synthesis And System

Communications, 2020年07月03-06日 , Online

Integration of Mixed Information technologies[144]	Fumiya Sako, Yuki Ikiri, Masaki Hashizume,
Hiroyuki Yotsuyanagi, Hiroshi Yokoyama and(SASIMI 2021), Hirosaki, Japan, Mar. 29-30,
2021,

Shyue-Kung Lu, "Temperature Sensing with a[152]	Y. O n o , K . Us a m i , “ E n e r g y E f f i c i e n t

Relaxation Oscillator in CMOS ICs", Proc. ofApproximate Storing of Image Data for MTJ

The 35th International Technical Conference

Based Non-volatile Memory”, The 9th IEEE

on Circuits/Systems, Computers and

Non-Volatile Memory Systems and Applications

Communications, pp.141-144, July 2020.

Symposium (NVMSA 2020), Korea, Aug. 20,[145]	Kanami Nagata, Hiroyuki Yotsuyanagi and2020.
[153]	T. Watanabe, K. Usami, “Optimal Design for

Small Delay Testing for Scan Design with

Level-Shifter-Less Approach Using Channel

Embedded TDC", the 21st IEEE Workshop on

Length Modulation & Body Biasing”, The 35th

RTL and High Level Testing, Nov. 2020.

International Technical Conference on Circuits/[146]	Yuki Ikiri, Masaki Hashizume, Hiroyuki

Systems, Computers and Communications

Yotsuyanagi, Hiroshi Yokoyama and Shyue-(ITC-CSCC 2020), Nagoya, Japan, Jul. 3-6,

Kung Lu, "Recovery of Defective TSVs with A

2020.

Small Number of Redundant TSVs in 3D[154]	K. Usami, H. Ochi, Y. Ono, “Approximate

Stacked ICs", the 21st IEEE Workshop on RTL

Computing based on Latest-result Reuse forand High Level Testing, Nov. 2020.

Image Edge Detection”, The 35th International[147]	H.Shiomi, "Anti-Collision of RFID Tags withTechnical Conference on Circuits/Systems,

Blind DS-CDMA using ICA," ISAP2020, Jan.

Computers and Communications (ITC-CSCC

2021.

2020), Nagoya, Japan, Jul. 3-6, 2020.

[148]	Yuma Karakama, Tsuyoshi Misumi, Katsutoshi[155]	K. Usami, S. Akiba, H. Amano, T. Ikezoe, K.

Saeki, Synaptic Hardware Model Depending on

Hiraga, K. Suzuki, Y. Kanda, “Non-Volatile

High Frequency Stimulation and Oscillation

Coarse Grained Reconfigurable Array Enabling

Frequency, Proc. International TechnicalTw o - s t e p S t o r e C o n t r o l f o r E n e r g y

Conference on Circuits/Systems, Computers

Minimization”, 2020 IEEE Symposium in Low-

and Communications, 1B-1, pp.21-24, Online, 3Power and High-Speed Chips (COOL Chips

July 2020.

23), Kokubunji, Japan, Apr. 15-17, 2020.

[149]	Nobuhiko Yasumaru,Naoki Sakai, KenjiItoh,[156]	T. Yoneda, M. Imai, "Coarse Grained versus

ToshikiTamura, Shigeru Makino, "920MHz

Fine Grained Architectures for AsynchronousBand High Sensitive Rectenna with the High

Reconfigurable Devices", Proc. of ASYNC2020,

Imped-ance Folded DipoleAntenna on the

pp.102-110, May, 2020.

ArtificialMagnetic Conductor Substrate", 2020

[157]	Shinichi Nishizawa1,and Kazuhito Ito, "Process

I E E E / M T T- S I n t e r n a t i o n a l M i c r o w a v e

Variation Estimation using An IDDQ Test andSymposium,pp.1070-1072,Th1E-5, 2020.

FlipFlop Retention Characteristics",[150]	AtsuyaHirono, YukiMuramoto,Naoki Sa-kai,International Conference on Microelectronic

Kenji itoh, "The 2.4 GHz band SOI-CMOShighTest Structures (ICMTS), pp. 7-10, 2020/4,

powerbridgerectifier ICwith the cross coupled[158]	Takashi Ichikawa, Kohei Shibata, Tatsuya Koga,

CMOS pair", IEEE Wireless Power Transfer

Katsuyuki Machida, Shinichi Iida, Noboru

Conference 2021.

Ishihara, Kazuya Masu, Hiroyuki Ito, “A High[151]	Y. O n o , K . Us a m i , “ E n e r g y E f f i c i e n t

Resolution Single Gold Proof-Mass CMOS-

Approximate Storing to MRAM for Deep

MEMS Accelerometer” in Proc. 2020

C
Appendix

Masaki Hashizume, "Test Time Reduction of

145

2021日本語版_8（最終）.indd 145

2021/08/19 0:54

International Conference on Solid State

Transmission Conference (OWPT2020),

Devices and Materials (SSDM 2020), C-9-02 ,OWPT-6-04, April 2020.

Online , Japan, Sept. 27-30, 2020.

[168]	Toki Watanabe, Ren Usami, Takao Komiyama,[159]	N. Tajima, K. Komoku, T. Morishita, and N.

Yasunori Chonan, Hiroyuki Yamaguchi, Koji

Itoh, “K-Band Low Phase Noise Inductive

Kotani, "Differential-Drive CMOS Rectifier

Coupled VCO,” Proc. of the 2020 Asia-Pacificw i t h P h o t o v o l t a i c -A s s i s t a n d S e l f -Vt h -Microwave Conference, pp.1110-1112, Dec.

Cancellation Schemes," Extended Abstracts of2020.

the 2020 International Conference on Solid[160]	Y. Sawayama, T. Morishita, K. Komoku and N.
Itoh, “Dual-Band Concurrent LNA with Low
Gain Deviation and Low Noise Figure,” Proc.

State Devices and Materials, L-10-05, pp.781782, Sept. 2020.

of the 2020 Asia-Pacific Microwave Conference,

Appendix

国内会議，研究会等

C[161]	Y. Sawayama, T. Morishita, K. Komoku and N.

Connection Coupling Structure Based Balun

Itoh, “Small-Area Dual-Band Concurrent LNA

and Its Application to Balun filter,” 超高速・高with Low Gain Deviation and Noise Figure,”

周波ｴﾚｸﾄﾛﾆｸｽ実装研究会令和二年度第1回公開

TJMW Student Workshop, 2-7, Dec. 8, 2020.

研究会 ,Aug.2020

pp.1006-1008, Dec. 2020.

[162]	K. Miyazaki, T. Morishita, K. Komoku and N.

[1]	易 龍 飛 , 小 野[2]	髙橋

徹 , 小野哲 , 和 田 光 司 , “Design of Via

哲 , 和田光司 , “ 両端開放型マItoh, “Study on Current-Reuse 920-MHz LNA

イクロストリップ線路共振器を用いたストリッ

Operated on Weak Inversion MOSFET,”

プ導体の実効導電率の導出手法の検討 ,” 第30

TJMW Student Workshop, 2-6, Dec. 8, 2020.

回 マイクロエレクトロニクスシンポジウム ,[163]	Y. Yoshizawa, K. Komoku, T. Morishita, and N.

2A4-1,Sep.2020.

Itoh, “A Study on Low Cost High Frequency[3]	服部 健将 , 小野

哲 , 和田光司 ,“ リング共振器

Amplifier using fT-doubler,” TJMW Studentを用いて構成したチップレス RFID タグに関す

Workshop, 2-5, Dec. 8, 2020.

る検討 ,” 電子情報通信学会東京支部学生会研究[164]	T. Yuki, T. Morishita, K. Komoku and N. Itoh,

発表会（第26回92）,Mar.2021.

“A Study on Low Phase Noise 24 GHz VCO[4]	高宮 真 , " 皮膚密着型のフレキシブルヘルスケ

using 3D-Striped Inductor with Optimum

アデバイスに対する無線給電とエネルギーハー

Number of Stripes,” TJMW Student Workshop,

ベスティング ," 日本生体医工学会大会，SY-1-2-

2-4, Dec. 8, 2020.

2，岡山，2020年5月 .

[165]	T. Yuki, T. Morishita, K. Komoku and N. Itoh,[5]	高宮 真 , " パワーエレクトロニクスの IoT × AI

“A Study of 24 GHz 3D-Striped Inductor VCO化に向けたデジタルゲートドライバ IC," パワーwith Gradually Changed Metal Width of

エレクトロニクス学会 第234回定例研究会 ,Inductor,” Proc. of IEEE 2020 Radio-Frequency

JIPE-46-01, 名古屋 , 2020年8月 .

Integration Technology, pp.253-255, Hiroshima,
Sept. 2020.

[6]	堅田龍之介，畑 勝裕，高宮 真 , " 直列接続されたパワー MOSFET の過電圧破壊を回避するデ[166]	Y. Sawayama, T. Morishita, K. Komoku and N.

ジタル制御遅延線を用いたテスト手法 ," 電気学

Itoh, “Dual-Band Concurrent Low Noise LNA,”

会，半導体電力変換・家電民生・自動車合同研

Proc. of IEEE 2020 Radio-Frequency

究会，電気学会研究会資料，SPC-20-149，pp.

Integration Technology, pp.198-200, Hiroshima,

71-74，オンライン開催，2020年9月 .

Sept. 2020.

[7]	高宮 真 ,“ 集積パワーマネジメント回路の展望：[167]	K o j i K o t a n i , " O p t i c a l W i r e l e s s Po w e r

パワーエレクトロニクス向けデジタルゲートド

Transmission with Light-switching Boost

ライバ IC,” 電子情報通信学会ソサイエティ大Converter Using On-chip Phototransistor," The会 , C-12-7，オンライン開催，2020年9月 .

2 n d O p t i c a l W i r e l e s s a n d F i b e r Po w e r[8]	王 叡智，高宮 真 ,“ 高エネルギー効率のピクセ

146

2021日本語版_8（最終）.indd 146

2021/08/19 0:54

ル近傍2次元 CNN アクセラレータの提案 ,” 電子[18]	長田 将 , 徐 祖楽 , 飯塚 哲也 , `` 低位相雑音か

情報通信学会ソサイエティ大会 , C-12-24，オン

つ低スプリアストーンを達成する高調波ミキサ

ライン開催，2020年9月 .

を用いた二重フィードバック型フラクショナル[9]	山崎大夢 , 宮崎耕太郎 , 羅 揚 , イスラム マーフ
ズル , 畑 勝裕 , 桜井貴康 , 高宮 真 , “ ゲート電圧

N 位相同期回路 ,'' 電子情報通信学会 総合大会
論文集 , C-12-11, 2021年3月 .

波形の機械学習を用いたパワーデバイスの劣化[19]	Shuowei Li, Zule Xu, Tetsuya Iizuka, ``Analysis

推 定 ,” 電 子 情 報 通 信 学 会， 信 学 技 報，of Strong-ARM Comparator with Offset

SDM2020-29, pp. 32-35, オンライン開催 , 2020

Calibration Using Auxiliary Pair,'' 電子情報通

年11月 .

信学会 総合大会論文集 , C-12-7, 2021年3月 .
[20]	
（招待講演）宇野重康 , "CMOS 集積回路チップ

ジタルゲートドライバの提案と実証 ,” 電気学会 ,を基板とした電気化学 インピーダンス法による電子デバイス・半導体電力変換合同研究会 ,細胞モニタリングセンサー ", 2021 年電子情報

SPC-20-204, pp. 29-33, オンライン開催 , 2020年

通信学会総合大会，CI-4. スマートヘルスケア

12月 .

を支える集積回路技術と 応用，オンライン[11]	高宮 真 , " IC と AI を用いたパワーデバイスの新(2021 年3 月11 日 ) CI-4-4.

たな価値創造 ," 第26回 電子デバイス界面テク[21]	清水 , 小松 , "0.8µm CMOS プロセスを用いた静ノロジー研究会 , オンライン開催 , 2021年1月 .

電容量式 MEMS 加速度センサ ," 令和3年電気学[12]	堅田龍之介 , 畑 勝裕 , 山内善高 , 王 廷維 , 森川会全国大会

講演番号3-147, 2021年3月 .

隆造 , 呉 承軒 , 崔 通 , 陳 柏宏 , 高宮 真 , "GaN[22]	上村 , 小松 , "CMOS プロセスを用いた MEMS

向けデジタルゲートドライバ IC による損失の加速度センサの感度見積り ," 令和3年電気学会

69% 減と電流オーバーシュートの60% 減 ," 電気全国大会

学会全国大会，4-009，オンライン開催，2021年
3月 .
[13]	阿部 , 小林 , 塩見 , 越智 , "FiCC を用いた不揮発
スタンダードセルメモリ ", no.A-6-4, pp. 47, 電
子情報通信学会総合大会 (2021)[14]	吉田 , 古田 , 小林 , " 宇宙機用集積回路に適した

講演番号3-148, 2021年3月 .

[23]	平野 , 小松 , " 自動配置配線可能な温度センサセ
ル ," 2021年 電子情報通信学会 総合大会 C12-2,
2021年3月 .
[24]	福島 , 小松 , " スタンダードセルによる Rail-toRail ハイブリッドコンパレータ ," 2021年 電子情報通信学会 総合大会 C12-6, 2021年3月 .

薄膜 BOX FDSOI プロセスで試作したリングオ[25]	Hiroaki Myoren, Yuki Hasegawa, Masato

シレータのトータルドーズ効果の実測評価 ",Naruse, Tohru Taino, Lin Kang, Jian Chen, andno.ICD2020-50, 電子情報通信学会技術報告 ( 集Peiheng Wu, "Design of SFQ Dynamic AND

積回路設計 )(2020)

Gate Array for Time-Resolving Photon[15]	浦部 , 新居 , 小林 , "SONOS Flash セルを用いた

Detection System using SNSPDs", 2020

不揮発 SRAM の設計と回路シミュレーションにApplied Superconductivity Conference, Oct. 23-

よる評価 ", no.ICD2020-31, 電子情報通信学会

Nov. 7, 2020

技術報告 ( 集積回路設計 )(2020)[26]	並木修一 , 亀田裕介 , 浜本隆之 , " 単一光子検出[16]	森 , 榎 原 , 附 田 , 古 田 , 小 林 , "Intrinsic型撮像方式における画像再構成のための動きぼ

Vulnerability to Soft Errors and Mitigation

け抑制処理 ", 映像情報メディア学会技術報告，

Technique by Layout Optimization on DICE

IST2020-33, pp. 7-11, 2020年7月 .

Flip Flops in a 65 nm Bulk Process" , no.PF-2,[27]	片岡胡桃 , 亀田裕介 , 浜本隆之 , " 多重露光時間

The conference on Radiation and its Effects on

撮像のための画像エントロピーに基づく適応的

Components and Systems(2020)

な露光時間制御 ", 映像情報メディア学会技術報[17]	記伊 , 榎原 , 古田 , 小林 , "FDSOI プロセスにおC
Appendix[10]	森川隆造 , 畑 勝裕 , 高宮 真 , “EMI 自動修復デ

告，IST2020-33, pp. 13-18, 2020年7月 .

けるガードゲート構造を用いたフリップフロッ[28]	小嶋 隆 , 大高俊徳 , 亀田裕介 , 浜本隆之 , " 高プのソフトエラー耐性の実測評価 ", pp. 116-121,

速・高空間解像度 CMOS イメージセンサのためDA シンポジウム (2020)のリングアンプを用いた列並列パイプライン

147

2021日本語版_8（最終）.indd 147

2021/08/19 0:54

ADC", 電 子 情 報 通 信 学 会 技 術 研 究 報 告，vol.120, no.235, pp. 101-105, 2020年11月 .
[29]	鹿倉未咲 , 亀田裕介 , 浜本隆之 , " 動き推定機能

08-1P-15, 2020年9月[41]	松嶋，佐々木，” 屈曲部を有する高速信号伝送
路の特性評価 ”，2020年度電気・情報関係学会を有するイメージセンサのための露光時間制御

九州支部連合大会，08-1P-16, 2020年9月

及び再構成処理 ", 映像情報メディア学会技術報[42]	堀，佐々木，松嶋，” 容量付加による遠端クロ

告，IST2020-44, pp. 5-8, 2020年11月 .

ストーク低減技術の検討 ”，2020年度電子情報[30]	Taisei Arai*, Kawori Sekine "Ring Oscillator

通信学会九州支部学生会・講演論文集，B-20，

Based Temperature-to-Frequency Converter
Considering Temperature Dependence", 電気学会 電子回路研究会 ECT-020-061 8 ,Oct 2020[31]	小林洵也，関根かをり ,“PTAT 電圧発生回路の2020年9月[43]	田中，佐々木，二宮，” プリント配線基板電源層における放射雑音の低減 ”，2020年度電子情報通信学会九州支部学生会・講演論文集，B-22，

C

温度係数向上の検討 ”, 電気電気学会電子回路研

Appendix[32]	髙瀨文哉，関根かをり ,” アナログ FIR フィルタ

音の低減 ~ 樹脂フィルム ~”，2020年度電子情報に用いる乗算器の測定と改善 ” , 電気学会電子通信学会九州支部学生会・講演論文集，B-23，

回路研究会 ECR-21-010 15, Mar 2021

2020年9月

究会 ECT-20-084 17, Dec 20202020年9月[44]	上瀧，佐々木，二宮，” シート状抵抗による雑[33]	和井田優太，関根かをり ,“ ポテンショスタット

[45]	古賀，深井，清水，石川，野口，” 膀胱内尿量を用いた双方向電流検出可能生体センサ ", 電気

計測回路に用いる微小位相差計測回路とピーク

学会電子回路研究会 ECT-21-012 15, Mar 2021

ホールド回路に関する検討 ”，計測／知覚情報[34]	阿部真也，関根かをり ,“ 生体センサ向け ADC に合 同 研 究 会，IM-20-024, PI-20-073, pp35-

用いる周波数デジタル変換器の低消費電力化 ”,
電 気 学 会 電 子 回 路 研 究 会 ECT-21-011，05,
Mar.2021

40,2020年[46]	加来，興梠，深井，” 試作した多値論理 IC の計測回路に関する検討 ”，IEEE 主催2020年度「学[35]	山本遥哉 関根かをり 和田和千 ,“pn 接合電流

生研究発表会」，IEEE_IM-S20-06，2020年12月を考慮した弱反転領域動作 MOSFET の温度特[47]	上野貫太，古賀翔也，古賀洸希，深井澄夫，”

性のモデリングと低電圧カレントミラー回路に

生体インピーダンス計測から推測される胸部

お け る 一 考 察 ”, 電 気 学 会， 電 子 回 路 研 究 会

キャパシタンスについての考察 ”，IEEE 主催2020

ECT-21-003，21, Jan.2021

年度「学生研究発表会」”，IEEE_IM-S20-07，[36]	杉浦春菜，八幡晃平，新岡省吾，関根かをり，森2020年12月

山誠二郎，吉野理貴 , “ アナログ IP をオープン[48]	田中大輝，深井澄夫，” 呼吸量計測器に使用す

ハードウェアとして開発する試み ”, 電気学会電るオペアンプの低電圧化に関する検討 ”，令和子回路研究会 ECT-21-024

３年電気学会全国大会 WEB8-A2,3-006 2021年[37]	許 , 難波 , "DET Flip-Flops with SEU Detection
Capability Using DICE and C-Element," 信 学
技報 , DC2020-34, 2020年11月 .
[38]	中田 , 難波 , "C-elementを用いた耐ソフトエラー性を有する SR ラッチ ," 信学技報 , DC2020-19,
2020年10月 .

3月[49]	興梠 拳史朗，加来 太希，深井 澄夫 ，” フィー
ルド電源管理システムのバッテリー充電管理方
式の検討 ”，IEEE 主催2020年度学生研究発表会，
IEEE_IM-S20-07 ，2020年12月[50]	古賀翔也，深井澄夫，木本晃，野口卓朗，清水[39]	豊丸 , 田中 , " 低電源電圧で動作する CMOS オ

暁生，石川洋平 ，” 生体計測システムの低電圧

ペアンプの設計と LDO への応用 ", 令和2年度電化と精度向上に関する研究 ”，電気学会電子回

気学会九州支部高専研究講演会講演論文集 ,路研究会，ECT-020-044，2020年6月

pp.37-38, 2021年3月 .

[51]	大河亮・秋田純一・松田誠宙・若杉雄彦・土屋[40]	二宮，佐々木，” プリント配線板電源層からの忠明 , 複数プロセスでの製造を可能とする LSI

放射雑音低減方法の検討〜付加抵抗値〜 ”，

設計フローとPDKの構築 , 電気学会電子回路研

2020年度電気・情報関係学会九州支部連合大会，

究会 , ECT-21-023, 2021.3.

148

2021日本語版_8（最終）.indd 148

2021/08/19 0:54

[52]	徐宏傑，塩見準，小野寺秀俊，" 部分積の効率的究会 , 2020年8月

な累算によりメモリ容量を削減した畳み込み演[63]	Makino, Tanzawa, "A Study of Sensing Schemes

算アクセラレータ ," 情報処理学会 DA シンポジ

for NAND Flash! Shielded Bit-Line vs. All Bit-

ウム論文集 , pp. 28-35, 2020年9月 .

Line", 電子情報通信学会総合大会，C-12-32,[53]	塩見準，木次修也，董博語，小野寺秀俊，新家

2021年3月[64]	H a s h i m o t o , Ta n z a w a “A S t u d y o n t h e

く耐タンパ光論理回路 ," 情報処理学会 DA シン

Fundamental Limit of Integrated Rectifiers for

ポジウム論文集 , pp. 2-7, 2020年 9月 .

Low Cost Microwave Wireless Power Transfer”,[54]	園田翔也 , 塩見準，小野寺秀俊，" 幅広い動作性

電子情報通信学会総合大会 , C-2-6, Mar. 2021.

能領域で最小エネルギー動作を実現する電源電[65]	Nono, Tanzawa, “A Design of Adaptive Charge

圧としきい値電圧の動的決定手法 ," 情報処理学

Pumps with Minimum Circuit Area for

会 DA シンポジウム論文集 , pp. 52-58, 2020年9

Thermoelectric Energy Harvesting under月.

Temperature Variations”, 電子情報通信学会総[55]	村上 健祐，イスラム マーフズル，小野寺 秀俊，

合大会 , C-12-27, Mar. 2021.

" 回路遅延の非線形モデルを用いたモンテカル[66]	Tone, Tanzawa, “A Design Guideline of Scalable

ロ法による遅延ばらつき解析 ", 情報処理学会

Capacitors in 3D Cross-Point Memory”, 電子情DA シンポジウム論文集 , pp. 59-64, 2020年 9月 .

報通信学会総合大会 , C-12-31, Mar. 2021.

[56]	羽田，小平，" 近似計算におけるネット対のマー[67]	青木，大倉，白畑，藤野，"CMOS イメージセ

ジによる回路とレイアウトの設計手法 "，第33ンサ PUF における高効率レスポンス生成回路の回 回路とシステムワークショップ論文集，pp.

設計 "，IEICE-HWS，vol. IEICE-120，no.401，

74-79，2020年8月．

pp.79-84，2021年3月[57]	大島 國弘 , 栗原 一徳 , 辺 松 , 佐藤 高史 , "n 型[68]	佐々木，白畑，大倉，" 画像認識に用いるイメー

有機薄膜トランジスタにおけるバイアス・スト

ジセンサの高 SN 比画素に関する研究 "，ITE-

レス特性変動物理メカニズムの実験的評価 ,"IST，vol. ITE-45，no.11，pp.21-24

DA シンポジウム , pp.127-132, August 2020.

[69]	曽明裕太 , 島田 宏 , 水柿義直 , "Nb 10 kA/cm2[58]	重桝 , 寺岡 , 大多 , 平野 , 安富 , 川人 , 二川 , " 土プロセスで作製した磁気結合 SFQ 伝搬回路の特壌過渡応答特性を利用した土中水分量・イオン性評価 ," 第68回応用物理学会春季学術講演会 ,濃度計測用フィードバック型回路システムの開16p-P04-17, 2021年3月16日

発 ", 2020年度電気学会 E 部門総合研究会 , 2020年7月

[70]	曽明裕太 , 島田 宏 , 水柿義直 , "Nb 10-kA/cm2
集積プロセスにより作製した両極性 DFQ アン[59]	田渕，丹沢，" マイクロワット・レクテナ最適

プの最大動作周波数向上 ," 電子情報通信学会

回路トポロジーの出力電圧電流平面へのマッピ

技術研究報告（超伝導エレクトロニクス）,

ング ", 2020年電子情報通信学会ソサイエティ大

SCE2020-9, 2020年11月25-26日

会，C-2-11, 2020年9月

CAppendix昭彦，納富雅也，" 集積ナノフォトニクスに基づ[71]	瀬賀直功 , 山崎洸生 , 曽明裕太 , 島田 宏 , 水柿[60]	石田，丹沢 , " 静電振動発電用耐プロセス温度変義 直 , "10 kA/cm2プ ロ セ ス を 用 い た Double-

動完全集積化シャント・レギュレータの設計 ",SQUID 分布型 RSFQ アンプの動作検証 ," 2020

電子情報通信学会ソサイエティ大会，C-12-8，

年電子情報通信学会ソサイエティ大会 , C-8-13,

2020年9月

2020年9月17日[61]	酒本，丹沢，" バッテリー・熱電素子直列接続[72]	藤原 廉 , 根尾 優一郎 , 橋本昌宜 , " 画素アレイ型電力変換回路システムのバッテリー長寿命化

上の可変抵抗クロスバーを用いた フィルタ演算コンセプトの実証 ", 電子情報通信学会ソサイエのエネルギー評価 ," 電子情報通信学会総合大会

ティ大会，C －12－9，2020年9月

講演論文集 , 2021年3月 .

[62]	纐纈，丹沢，" 高出力インピーダンス発電素子[73]	T.-Y. Cheng, Y. Masuda, J. Nagayama, Y.

用変換回路の入力インピーダンス時分割変調制

Momiyama, J. Chen, and M. Hashimoto,

御方式の提案 ", 電子情報通信学会 集積回路研"Mode-Wise Voltage-Scalable Design with

149

2021日本語版_8（最終）.indd 149

2021/08/19 0:54

Activation-Aware Slack Assignment for Energy[83]	仲松佑花 , 譜久山篤也 , 磯部佑真 , 木原崇雄 ,Minimization," 電子情報通信学会 VLSI 設計技“VCO ベース A/D 変換器の可変デシメーション

術研究会 , March 2021.

による直接 RF サンプリング受信機の低消費電[74]	木村 睦 , 中島 康彦 薄膜積層集積デバイスと局
所自律学習によるニューロモーフィックシステ

力化 “, 2020年電子情報通信学会総合大会 , 広島
大学 , 2020年3月 .

ム 第68回応用物理学会春季学術講演会 シンポ[84]	仲松佑花 , 木原崇雄 , “ 可変デシメーションを用

ジウム「AI/IoT 時代を支えるポストムーアパラ

いた直接 RF サンプリング受信機における消費

ダイムへの挑戦」, 18p-Z06-7, 100000001-232,

電力の動的削減 “, 電子情報通信学会 学生・若pp. 2021年3月

手研究会 , 熱海市 , 2020年12月 .

[75]	木村 睦 薄膜デバイスを用いたニューロモー

[85]	荒川祐貴，升井義博，" オンチップ発電での利フィックシステム －有機デバイスの可能性－用を想定した SAR 型 ADC の高精度化 " ,2021年

C

高分子学会 有機エレクトロニクス研究会 , 2020

電子情報通信学会総合大会 , 2021年3月

Appendix[76]	山 友輝 , 大西 祐輝 , 山川 大樹 , 山根 弘樹 , 中

年12月[86]	田中一輝，上見アレックス，升井義博，" オン

島 康彦 , 木村 睦 ニューロモルフィックデバイ

チップ光発電を利用した IC 温度センサ回路 " ,2021年電子情報通信学会総合大会 , 2021年3月

ス用 Ga-Sn-O 薄膜シナプス 薄膜材料デバイス[87]	山﨑心 , 新谷悠太 , 岩田大志 , 山口賢一 ! `` ス

研究会 第17回研究集会 , pp. 129-131, 2020年11

キャン C 素子におけるトランジスタレベル解析

月'', 2021年電子情報通信学会 総合大会 ISS 特別[77]	大西 祐輝 , 柴山 友輝 , 山川 大樹 , 池田 裕哉 ,中島 康彦 , 木村 睦

IGZO 薄 膜 シ ナ プスを用いた脳型システム 電子情報通信学会 ,EID2020-7, pp. 25-28, 2020年12月

企画ジュニア＆学生ポスターセッション,
ISS-P-036, Mar, (2021).
[88]	小田島 輩 , 煤 孫 祐樹 , 銭 正阳 , 高橋 則之 , 永
田 柊太 , 木野 久志 , 田中 徹 , 福島 誉史 , “Fan-[78]	木村 睦 , 中島 康彦 局所自律学習則を用いるリ

Out Wafer-Level Packaging によるフレキシブル

アルニューロモーフィックシステム - 局所自律経爪脈波センサの集積化 ”, 第81回応用物理学会

学習則のバックプロパゲーションへの応用 - 第秋 季 学 術 講 演 会 , Japan, September 2020, 11-

81回応用物理学会秋季学術講演会 , 9p-Z28-17,078

pp. 19-030, 2020年9月[89]	髙橋 則之，煤孫 祐樹，王 喆，小田島 輩，木野

[79]	佐羽 , 田中 , 魏 , " 剰余 SD 数 - 剰余2進数変換ア

久志，田中 徹，福島 誉史 , “UV-LED 内蔵ハイ

ル ゴ リ ズ ム ," 信 学 技 報 , vol.120, no.337,

ドロゲルフレキシブル基板を用いた殺菌絆創膏

VLD2020-51, pp.69-74, 2021年1月 .

の作製と評価 ”, 第68回応用物理学会春季学術[80]	柳川 , 田中 , 魏 , " 高速10進計数回路の設計 ," 信
学技報 , vol.120, no.337, VLD2020-54, pp.85-89,
2021年1月 .
[81]	狩野貴彦，安永守利，“ 寄生素子を考慮したコ

講演会 , Japan, March 2021, 11-271[90]	永田柊太 , 木野久志 , 田中徹 , 福島誉史 , “ インモールドエレクトロニクス用フレキシブル三次
元波状配線の作製 ”, 第81回応用物理学会秋季

ンデンサ型セグメント分割伝送線の設計と評

学術講演会 , 日本 , September 2020, 11-079

価 ,” 第73回電子情報通信学会機能集積情報シ[91]	楊 芬 , 浦山 翔太 , 長崎 春樹 , 木野 久志 , 福島

ステム研究会，信学技報 (FIIS20)，No.532 (7誉 史 , 田 中 徹 , “Effect of Light Emission on

ページ ), 広島市立大学サテライトキャンパス（広Recording Electrodes of Opto-Neural Probe島），10月30日，2020年．

with Upconversion Nanoparticles”, 第68回応用[82]	狩野貴彦，安永守利，“ 二端子対回路網に基づ
くアイパターンのシミュレーション－数式処理

物理学会春季学術講演会 , Japan, March 2021,
11-270システムのみを用いたアイパターン計算－ ,” エ[92]	長﨑 春樹 ，浦山 翔太 ，楊 芬 ，木野 久志 ，福レクトロニクスシミュレーション研究会，進学

島 誉史 ，田中 徹 , “ 多段階励起による発光現象

技法 , EST2020-61, pp.45-50,（オンライン）,1月を用いた 光遺伝学用神経メッシュプローブの提21日 -22日 ,2021年．

案と作製 ”, 第68回応用物理学会春季学術講演

150

2021日本語版_8（最終）.indd 150

2021/08/19 0:54

会 , Japan, March 2021, 11-269[93]	王 喆 , 小澤 郁真 , 煤孫 祐樹 , 小田島 輩 , 高橋作周波数の調査 ", 超伝導エレクトロニクス研究会 , オンライン , 2021年1月 .

則之 , 木野 久志 , 田中 徹 , 福島 誉史 , “3-Color[104]	国吉真波 , 長岡一起 , 田中雅光 , 山下太郎 , 藤巻

Micro-LED Integration for Flexible Display

朗 , " アンシャント接合による SFQ 論理ゲート

Based on Die-First Fan-Out Wafer-Levelのエネルギー効率の向上 ", 電子情報通信学会

Packaging Technology”, 第68回応用物理学会春2021年総合大会 , オンライン , 2021年3月 .

季学術講演会 , Japan, March 2021, 12-166[105]	加島亮太 , 長岡一起 , 田中雅光 , 山下太郎 , 藤巻[94]	島崎，高木，岩田，吉河，” 圧力センサ用 CV 変

朗 , " 単一磁束量子回路の高集積化へ向けた細換回路の容量オフセット除去に関する検討 ”，

線受動伝送線路の評価 ", 電子情報通信学会

2021年 電子情報通信学会 総合大会，2021年3月

2021年総合大会 , オンライン , 2021年3月 .
[106]	長岡一起 , 加島亮太 , 中埜智貴 , 田中雅光 , 山下

交 LC 電圧制御発振器の位相雑音低減 ", 電子情

太郎 , 藤巻朗 , " 単一磁束量子回路に基づく

報通信学会 東京支部学生会 第26回研究発表

50GHz ビット並列演算マイクロプロセッサの設会 ,pp.1, 2021年3月

計 ", 電子情報通信学会2021年総合大会 , オンラ[96]	山田，束原，” ドライバアンプを有するパッシブ型送信ミキサの検討 ”，電子回路研究会，2021
年7月[97]	山田，束原，” ドライバアンプを有するパッシブ型送信ミキサの検討 ”，電子回路研究会，2020
年7月

イン , 2021年3月 .
[107]	長嶺 , 今泉 , 木村 , " 光アクセスネットワークにおける APD デュアルレート・バースト受信器の受光感度最適化の検討 ", 2021年電子情報通信学会総合大会 , B-8-29[108]	川原啓輔 , 楳田洋太郎 , 高野恭弥 , “ 誘導結合を[98]	小谷口 , 土谷 , 井上 , 岸根桂路 , " 静電容量を利用いた分布型差動増幅回路の省面積化 ,” 電子

用した液滴の接触角推定における対応範囲拡大

情報通信学会ソサイエティ大会 , C-12-15, 2020の検討 ", デザインガイア , pp.106-109, 2020年11

年9月 .

月.

[109]	佐藤龍太 , 打桐夏樹 , 澤山大志 , 小池悠介 , 楳田[99]	宮部 , 井上 , 土谷 , 岸根 , " オフセット制御機能

洋太郎 , 高野恭弥 , “EPWM 送信機用電力増幅付きプリアンプを用いた PAM4レシーバの出力器挿入型トランスバーサルフィルタの 信号対量性能向上に向けた検討 ", 電子情報通信学会総子化雑音電力比の実験的評価 ,” 電子情報通信

合大会 , pp.A-1-17, 2021年3月 .

学会マイクロ波研究会 , 2020年12月 .

[100]	加島亮太 , 長岡一起 , 田中雅光 , 山下太郎 , 藤巻[110]	澤山太志 , 楳田洋太郎 , 高野恭弥 , “800MHz 帯

朗 , " 単一磁束量子回路に基づく並列処理データで動作する D 級電力増幅器を用いた2値直交変パスの 64GHz 動作実証 ", 2020年電子情報通信

調型 EPWM 送信機 ,” 電子情報通信学会ソサイ

学会ソサイエティ大会 , オンライン , 2020年9月 .

エティ大会 , C-2-4, 2020年9月 .

[101]	国吉真波 , 長岡一起 , 田中雅光 , 山下太郎 , 藤巻[111]	谷口慶伍 , 細谷友崇 , 楳田洋太郎 , 高野恭弥 , 末朗 , " 低消費電力単一磁束量子回路における論

光哲也 , 佐藤理ゲートのタイミングパラメータ解析 ", 2020年

出高精度化の検討 ,” 電子情報通信学会マイクロ

電子情報通信学会ソサイエティ大会 , オンライ

波研究会 , 2021年1月 .

ン , 2020年9月 .
[102]	長岡一起 , 加島亮太 , 田中雅光 , 山下太郎 , 藤巻

昭 , “InGaAs HEMT 寄生抵抗抽[112]	那須南美 , 高野恭弥 , 楳田洋太郎 , 佐原健太 , 山木

夏 , “60GHz 帯 CMOS シングルバランスド

朗 , " フィードバックループを含む単一磁束量子アップコンバージョンミキサにおけるクロスカッ

回路の高周波設計に向けたカウンターフロー方

プルキャパシタの最適値の検討 ,” 電子情報通信

式シフトレジスタのタイミング解析 ", 2020年電学会総合大会 , C-12-15, 2021年3月 .

子情報通信学会ソサイエティ大会 , オンライン ,2020年9月 .
[103]	国吉真波 , 村瀬健 , 長岡一起 , 田中雅光 , 山下太郎 , 藤巻朗 , " 低消費電力単一磁束量子回路の動C
Appendix[95]	筧祐弥 , 伊藤信之 , 宇賀神守 ," 位相補正による直[113]	新谷理音 , 高野恭弥 , 楳田洋太郎 , “60GHz 帯
CMOS ダウンコンバージョンミキサに用いるデ
バイスのモデリング ,” 電子情報通信学会総合大会 , C-12-16, 2021年3月 .

151

2021日本語版_8（最終）.indd 151

2021/08/19 0:54

[114]	佐原健太 , 高野恭弥 , 楳田洋太郎 , “ スプリアス
抑圧技術を用いた45GHzCMOS 周波数3逓倍器

The 17th IEEE TOWERS, 2020年11月 .

の設計 ,” 電子情報通信学会総合大会 , C-12-17,[125]	須山 貴弘 , 佐々木 昌浩 , “Si 基板上の平面アン

2021年3月 .
[115]	関根光輝 , 高野恭弥 , 楳田洋太郎 , “ 容量中和技

テ ナ の 特 性 に 関 す る 研 究 ,” The 17th IEEE
TOWERS, 2020年11月 .

術を用いた135GHz CMOS 周波数3逓倍器の設[126]	山本 大貴 , 佐々木 昌浩 , “ オンチップ温度分布計 ,” 電子情報通信学会総合大会 , C-12-18, 2021

測定システムにおけるセンサ出力の差動化によ

年3月 .

る ノ イ ズ 低 減 の 検 討 ,” The 17th IEEE[116]	川原啓輔 , 高野恭弥 , 楳田洋太郎 , “ 能動帰還をCた Current-Mode Logic ドライバ回路の解析 ,”TOWERS, 2020年11月 .

用いたインダクタレス広帯域能動バラン回路 ,”[127]	勝野 樹 , 佐々木 昌浩 , “ 可変遅延バッファを用

電子情報通信学会総合大会 , C-12-19, 2021年3いた電流型 DA Converter の低グリッチ化に関月.

する研究 ,” 電子情報通信学会 集積回路研究会

Appendix[117]	酒井

元 , 高野恭弥 , 楳田洋太郎 , “ グラウンド(ICD), 2020年12月 .

シールド付き D 帯 CMOS マーチャントバラン ,”[128]	XINYAO TONG, 佐々木 昌浩 , “ 高精度 Band

電子情報通信学会総合大会 , C-12-20, 2021年3

Gap Reference 回路に関する研究 ,” 2021年電子月.

情報通信学会総合大会 , 2021年3月 .

[118]	肥田，L. Y. GYUN, 西，松本，黒木，沼，毎田，[129]	友利 , 長名 , "Kyokko! ベンダ非依存な Aurora 互

兼本，廣瀬，” 高効率パワーマネジメントシス

換高速シリアル通信コントローラの開発 ", 電子

テムに向けた超低消費電力レギュレータの検情報通信学会リコンフィギャラブルシステム研

討 ,” 電 子 情 報 通 信 学 会 ICD/CAS 研 究 会 学

究会 , 2020年9月

生・若手研究会 , P-07, 2020年12月 .

[130]	鶴剛 , 田中孝明 , 内田裕之 , 佳山一帆 , 児玉涼[119]	西，肥田，松本，黒木，沼，毎田，兼本，廣太 , 松田真宗 , 天野雄輝（京都大学）, 川人祥二 ,瀬，” 極低電圧で動作するスイッチトキャパシ

安富啓太（静岡大学）, 亀濱博紀（沖縄高専）,

タ型昇圧システムに向けたドライバ回路 ,” 電子

新井康夫 , 倉知郁生（KEK）, 森浩二 , 武田彩希 ,情報通信学会 ICD/CAS 研究会 学生・若手研究西岡祐介 , 行元雅貴 , 三枝紀嵐 , 米村修斗 , 安藤

会 , P-08, 2020年12月 .

大雅 , 石田辰徳 , 前野立樹（宮崎大学）, 幸村孝[120]	中野，池田，瀬部，毎田，兼本，廣瀬，”RF エ

由 , 萩野浩一 , 林田光揮 , 北島正隼（東京理科

ネルギーハーベスティングに向けた極低電圧大）, SOI 技術を用いた新型 X 線撮像分光器の開AC-DC コンバータの検討 ,” 電子情報通信学会

発46! 現在の到達点と今後の開発 , 日本天文学

ICD/CAS 研究会 学生・若手研究会 , P-12, 2020

会2021年 春 季 年 会 , オ ン ラ イ ン , 2021年3月

年12月 .

16-19日[121]	池田，瀬部，中野，毎田，兼本，廣瀬，” 逐次[131]	林田光揮 , 幸村孝由 , 萩野浩一 , 北島正隼 , 角町

比較型最大電力点追従制御を用いた小型太陽電

駿 , 土居俊輝 , 藤森蒼天 , 前川航輝 ( 東京理科大

池向け昇圧システム ,” 電子情報通信学会 ICD/学 ), 鶴剛 , 田中孝明 , 内田裕之 , 佳山一帆 , 児玉CAS 研究会 学生・若手研究会 , P-13, 2020年12

涼太 , 松田真宗 ( 京都大学 ), 森浩二 , 武田彩希 ,月.

西岡祐介 , 行元雅貴 , 米村修斗 , 三枝紀嵐 , 安藤

[122]	0瀬部，池田，中野，毎田，兼本，廣瀬，” 超低大雅 , 石田辰徳 , 前野立樹 ( 宮崎大学 ), 新井康

電圧で動作する基本論理ゲートとその応用 ,” 電夫 , 倉知郁生 (KEK), 北村尚 (QST), 川人祥二 , 安子情報通信学会 ICD/CAS 研究会 学生・若手研

富啓太 ( 静岡大学 ), 上野宗孝 , 尾崎正伸 (JAXA),

究会 , P-14, 2020年12月 .

中嶋大 ( 関東学院大学 ), SOI 技術を用いた新型[123]	松本，黒木，沼，毎田，兼本，廣瀬，” ヒステ

X 線撮像分光器の開発47!X 線 SOI ピクセル検出

リシスコンパレータを使ったアクティブダイオー

器の SEE 耐性評価 , 日本天文学会2021年春季年

ドの評価 ,” 電子情報通信学会 ICD/CAS 研究会

会 , オンライン , 2021年3月16-19日

学生・若手研究会 , P-15, 2020年12月 .
[124]	玉木 将一郎 , 佐々木 昌浩 , “ インダクタを用い[132]	北島正隼 , 幸村孝由 , 萩野浩一 , 大野顕司 , 根岸康介 , 鑓田敬吾 , 林田光揮 ( 東京理科大学 ), 鶴

152

2021日本語版_8（最終）.indd 152

2021/08/19 0:54

剛 , 田中孝明 , 内田裕之 , 佳山一帆 , 児玉涼太 ( 京11日オンライン．

都大学 ), 森浩二 , 武田彩希 , 西岡祐介 , 日田貴煕 ,[140]	Kohei Harada, Zheyi Li, SinNyoung Kim,, Akira

行元雅貴 , 米村修斗 , 三枝紀嵐 ( 宮崎大学 ), 新井

Yasuda, Laurent Berti, A 12-bit Successive

康夫 , 倉知郁生 (KEK), SOI 技術を用いた新型 X

Approximation Register Analog to Digital

線撮像分光器の開発42!Double-SOI 構造を導入

converter for Space Application in 22nm

した X 線 SOI ピクセル検出器の X 線に対する放CMOS Technology, 電子情報通信学会総合大会，

射線耐性の評価 , 日本天文学会2020年秋季年

A-1-13，2021，3月10日，オンライン会 , オンライン , 2021年3月16-19日[141]	恩田耕太郎 , 安田彰，偶高調波ミクサを用い[133]	林田光揮 , 幸村孝由 , 萩野浩一 , 大野顕司 , 根岸

た周波数変換機能を持つマルチビットΔΣ ADC

康介 , 鑓田敬吾 , 北島正隼 , 高田吉基 ( 東京理科の検討，電気学会電子回路研究会，ECT-021-

大学 ), 鶴剛 , 田中孝明 , 内田裕之 , 佳山一帆 , 児

020，2021年3月6日，オンライン[142]	小野寺優輝，西勝 聡，安田 彰，マルチステー

介 , 日田貴熙 , 行元雅貴 , 米村修斗 , 三枝紀嵐 ( 宮ト ADC による低消費電力超音波検知手法，電崎大学 ), 新井康夫 , 倉知郁生 (KEK), 濱野毅 , 北子情報通信学会ソサエティ大会，A-1-6，2020，

村 尚 (QST), 川 人 祥 二 , 安 富 啓 太 ( 静 岡 大 学 ),9月16日，オンライン

SOI 技術を用いた新型 X 線撮像分光器の開発43!

[143]	鈴木隆生，原田康平，西勝

聡，安田

彰，マ

新規構造を導入した X 線 SOI ピクセル検出器のルチプレクサを遅延素子に用いる SAR-TDC の

放射線耐性の評価 (2), 日本天文学会2020年秋

提案，電子情報通信学会ソサエティ大会，A-1-

季年会 , オンライン , 2021年3月16-19日

8，2020，9月16日，オンライン[134]	児玉涼太 , 鶴剛 , 田中孝明 , 内田裕之 , 佳山一帆 ,[144]	嘉藤貴博，安田 彰，Multiplied ΔΣ TDC にお天野雄輝 ( 京都大学 ), 森浩二 , 武田彩希 , 西岡祐

け る Dynamic Element Matching 特 性 の 検 討，介 , 行元雅貴 , 米村修斗 , 三枝紀嵐 ( 宮崎大学 ),電子情報通信学会ソサエティ大会，C-12-22，

新井康夫 , 倉知郁生 (KEK), 幸村孝由 , 萩野浩一 ,2020，9月16日，オンライン

林田光揮 , 北島正隼 ( 東京理科大学 ), 川人祥二 ,[145]	山本竜也 , 冨塚魁斗 , 小林智和 , 安田彰 , ΔΣ

安 富 啓 太 ( 静 岡 大 学 ), 亀 濱 博 紀 ( 沖 縄 高 専 ),変調を用いたマルチコイルモータにおける回転

SOI 技術を用いた新型 X 線撮像分光器の開発45!

軸振動の低減方法，電気学会電子回路研究会，

X 線 SOI ピクセル検出器の軟 X 線性能 , 日本天ECT-020-099，2020, 12月，オンライン

文学会2020年秋季年会 , オンライン , 2021年3月
16-19日[146]	三品恵一郎 , 尾崎孝成 , 安田彰，1bit ΔΣ変調器を用いた回生機能付きマルチコイルモータの[135]	飯村凌馬，北村知士，河原尊之 , " イジングモ
デルＬＳＩ実装におけるキンググラフと全結合モデルの比較 ", 電子情報通信学会総合大会 ,2020.3

新駆動システム，電気学会電子回路研究会，
ECT-020-101，2020, 12月，オンライン[147]	森

康 登 ,

長 谷 川

諒 , Ronnakorn

Siwadamrongpong, 鐘堂 健三 , 寺澤 靖雄 , 竹原

[136]	北村知士，飯村凌馬，河原尊之 , " 折り畳み相互

浩成 , 春田 牧人 , 田代 洋行 , 笹川 清隆 , 太田

作用を搭載した全結合イジングモデル回路 ", 電

淳 , " 慢性刺激に対応した人工視覚システム用

子情報通信学会総合大会 , 2020.3

AC 駆動制御チップの設計 ,"2021年電子情報通[137]	飯村凌馬，北村知士，河原尊之 , " スピンスレッ
ド全結合イジングモデルの LSI 実装 ", 電子情報通信学会総合大会 , 2020.3

信学会総合大会 , 2021年3月．
[148]	Thanet Pakpuwadon, Kiyotaka Sasagawa, Mark
Christian Guinto, Makito Haruta, Hironari[138]	山田海貴 , 福原雅朗 ,"CMOS 疑似ビリヤード制

Takehara, Hiroyuki Tashiro, Jun Ohta, "A self-

御回路の一検討 ",2021年 電子情報通信学会総reset CMOS imaging device with high合大会 ,p.168,2021年3月 .

capacitance photodiode," 第68回 応 用 物 理 学 会[139]	吉田C
Appendix

玉涼太 ( 京都大学 ), 森浩二 , 武田彩希 , 西岡祐建，安田彰 , マルチコイルモータの動

春季学術講演会 , 2021年3月．

作不良時における出力最大化の基礎的検討 , 電[149]	Kuangchih Tso, Yuki Fukunari, Mizuki Hagita,

気学会全国大会，WEB24-C2, 5-119, 2021, 3月

Hironari Takehara, Makito Haruta, Takurou

153

2021日本語版_8（最終）.indd 153

2021/08/19 0:54

Kouno, Yasuo Terasawa, Hiroyuki Tashiro,

ンポジウム（FT2020）, 2020年10月．

Kiyotaka Sasagawa, Pu-wei Wu, Jun Ohta, "A[157]	Pakpuwadon Thanet, " 生体埋植用高 SNR 自己

hexagon-assembly retinal prosthesis with

リセットイメージセンサ ,"d.lab-VDEC デザイ

chemical-derived IrOx bio-interfaces," 第68回応ナーズフォーラム2020, 2020年9月．

用物理学会春季学術講演会 , 2021年3月．
[150]	倉 澤 和 暉 , 西 郷 太 輔 , Guinto Mark Mark
Guinto, 春田 牧人 , 竹原 浩成 , 田代 洋行 , 笹川

[158]	杉江

謙治 , " 神経アンプ搭載生体埋植 CMOS

イ メ ー ジ セ ン サ ,"d.lab-VDEC デ ザ イ ナ ー ズ
フォーラム2020, 2020年9月．

清隆 , 太田 淳 , " 低ストレス慢性脳表血流計測[159]	森 康登 , " 連続刺激を可能にする AC 駆動人工用 CMOS イメージングデバイスの開発 ," 第68回

視覚デバイスの設計 ,"d.lab-VDEC デザイナーズ

応用物理学会春季学術講演会 , 2021年3月．

フォーラム2020, 2020年9月．

[151]	杉江 謙治 , 笹川 清隆 , 竹原 浩成 , 春田 牧人 ,[160]	森

康登 , 長谷川諒 , 鐘堂 健三 , 寺澤 靖雄 ,C田代 洋行 , 太田 淳 , " 電気生理学的計測機能を

竹原 浩成 , 春田 牧人 , 田代 洋行 , 笹川 清隆 ,Appendix搭載した生体埋植イメージセンサの試作 ," 第68太田

回応用物理学会春季学術講演会 , 2021年3月．

回路の検討 ,"2020年電子情報通信学会ソサイエ[152]	岡田 竜馬 , 笹川 清隆 , 春田 牧人 , 竹原 浩成 ,田代 洋行 , 太田 淳 , " 多層偏光子構造による高淳 , " 多電極人工視覚のための慢性刺激ティ大会 , 2020年9月．
[161] 	春 田

牧 人,

西 郷

太 輔 , Ronnakorn

感度偏光変調検出イメージング ," 映像情報メSiwadamrongpong, Mark Christian Guinto, 堀

ディア学会 創立70周年記念大会 , 2020年12月．

田 朱里 , 竹原 浩成 , 田代 洋行 , 笹川 清隆 , 太[153]	Ronnakorn Siwadamrongpong, Kenji Sugie,

田 淳 , " 小動物用小型イメージングデバイスにMakito Haruta, Hironari Takehara, Hiroyuki

よる動物の行動と脳機能の相互関連性の解明 ,"Tashiro, Kiyotaka Sasagawa, Jun Ohta, "A small

第81回応用物理学会秋季学術講演会 , 2020年9

imaging system for dual-area imaging by

月．

CMOS imaging sensors," 情報センシング研究会（IST）, 2020年11月．

[162]	Barbara Sais, Ronnakorn Siwadamrongpong,
Joshua Olorocisimo, Taisuke Saigo, Mark[154]	西郷 太輔 , Ronnakorn Siwadamrongpong, Mark

ChristianGuinto, Makito Haruta, Hironari

牧人 , 竹原

Takehara, Hiroyuki Tashiro, Kiyotaka Sasagawa,

浩成 , 田代 洋行 , 笹川 清隆 , 太田 淳 , " 慢性脳Jun Ohta, "Compact Fluorescent Cell Imaging

血流観察にむけた CMOS イメージングデバイス

System for Real TimeAcquisition," 第81回 応 用の開発 ," 第37回「センサ・マイクロマシンと応物理学会秋季学術講演会 , 2020年9月．

用システム」シンポジウム・第12回集積化 MEMS

[163]	Thanaree Treepetchkul, Natcha Kulmala,Christian Guinto, 堀田 朱里 , 春田

シンポジウム（FT2020）, 2020年10月．

M a k i t o H a r u t a , H i r o n a r i Ta k e h a r a ,[155]	邑上 貴秋 , 太田 安美 , 須永 圭紀 , 河原 麻美子 ,HiroyukiTashiro, Kiyotaka Sasagawa, Jun Ohta,

竹原 浩成 , 春田 牧人 田代 洋行 , 笹川 清隆 , 太"High Rejection of Excitation Light in Lensless

田 淳 , " 埋植型イメージングデバイスとマイク

Dual-colorFluorescence Imaging Using a

ロダイアリシスによるマウス腹側被蓋野神経活

Combination of Notchfilter and Absorption

動と投射先におけるドーパミン放出の同時計

filters," 第81回応用物理学会秋季学術講演会 ,測 ," 第68回応用物理学会春季学術講演会 , 2021

2020年9月．

年3月．

[164]	福成 由基 , Kuang-Chih Tso, 春田 牧人 , 寺澤

[156]	Kyosuke Naganuma, Mana Hasegawa, Yasumi

靖雄 , 高野 拓郎 , 竹原 浩成 , 田代 洋行 , 笹川

Ohta, Yoshinori Sunaga, Makito Haruta,

清隆 , 太田 淳 , " 人工視覚用ハニカム型 CMOS

Hironari Takehara, Hiroyuki Tashiro, Kiyotaka

スマート電極アレイの新規実装工程の開発 ," 第Sasagawa, Metin Akay, Jun Ohta, " ラット VTA

81回応用物理学会秋季学術講演会 , 2020年9月．

小領域を対象とした活動電位記録デバイスの開[165] 	長谷川 諒 , 森 康登 , 鐘堂 健三 , 寺澤 靖雄 , 竹

発 ," 第37回「センサ・マイクロマシンと応用シ

原浩成 , 春田 牧人 , 田代 洋行 , 笹川 清隆 , 太田

ステム」シンポジウム・第12回集積化 MEMS シ

淳 , " 人工視覚システムに向けた AC 駆動 CMOS

154

2021日本語版_8（最終）.indd 154

2021/08/19 0:54

整流器搭載チップの設計 ," 第81回応用物理学会

回路研究会 , vol.ECT-20, pp.7-12 (ETC-20-76),

秋季学術講演会 , 2020年9月．

Dec. 2020.

[166] 	Romeo B Rebusi, Mark Guinto, Yaumi Ohta,[173] 	小椋鉱平 , 高橋康宏 , “ 断熱的論理による SRAM

Mamiko Kawahara, Makito Haruta, Kiyotaka

PUF のポストレイアウトシミュレーション評

Sasagawa, Jun Ohta , "Simultaneous recordings

価 ,” 2020年電気学会電子回路研究会 , vol.ECT-of calcium signaling in the central amygdala and20, pp.13-17 (ETC-20-77), Dec. 2020.

the dorsal raphe nucleus with the use of needle-[174] 	小田麻矢 , 上野嶺 , 本間尚文 , 井上明子 , 峯松一

type brain implants in mice experiencing

彦 , “ メモリ保護方式 ELM のハードウェア設計

nociception," 第43回日本神経科学大会 , 2020年とその評価 ,” 2021年暗号と情報セキュリティシ

7月．

ン ポ ジ ウ ム (SCIS 2021), No. 4D1-2, online,[167] 	O lorocisimo Joshua Philippe, Briones Jeric,January 2021.
[175] 	柳生佑介 , 上野嶺 , 本間尚文 , “ 即時に故障検出

Sasagawa Kiyotaka, Ishida-Kitagawa Norihiro,

可能な高効率 AES ハードウェアの検討 ,” ハード

Nakahata Yasukazu, Bessho Yasumasa, Ohta

ウェアセキュリティ研究会 , 信学技報 , Vol. 120,

Jun, " Brain implantable CMOS image sensor

No. 211, HWS2020-31, pp. 3641, online,

for bioluminescent-reporter based analysis," 第October 2020.

43回日本神経科学大会 , 2020年7月．
[168] 	Ronnakorn Siwadamrongpong, Taisuke Saigo,[176] 	伊東 燦 , 上野 嶺 , 本間 尚文 , “ 決定グラフ表現に基づくハードウェアトロイ検知手法 ,” 第43回

Kenji Sugie, Yasumi Ohta, Makito Haruta,

多値論理フォーラム , September 2020.

Hironari Takehara, Hiroyuki Tashiro, Kiyotaka[177]	浅野 , 菅原 , "ALU 内部のビット非独立なリーSasagaw, Jun Ohta, "Small and high-frame rate

ケージのシミュレーション評価 ,” 2021年暗号とimaging system for implantable CMOS image

情報セキュリティシンポジウム (SCIS2021),

sensor," 令和2年度 E 部門総合研究会 , 2020年72D1-2, 2021.

月．

[178]	室原 , 坂野 , 木村 , 今川 , 越智 , " 太陽電池混載[169] 	E rus Rustami, Kiyotaka Sasagawa, Thanet

チップでのCMOS 互換回路による電源電圧変動

Pakpuwadon, Yasumi Ohta, Hironari Takehara,に頑強な温度センサの測定 ", 信学技報 , vol.

Makito Haruta , Jun Ohta, "Fabrication of120, no. 400, VLD2020-74, pp. 32-37, 2021年3

L a r g e - S i z e a n d H i g h - Un i f o r m i t y T h i n

月.

Composite Emission Filter for Lens-Free[179]	三浦 , 吉田 , 山村 , 中野 “ セルフオシレーティング

Fluorescent Imager," 情 報 セ ン シ ン グ 研 究 会

チャージポンプの多段化手法の検討 ” IEICE(IST) , 2020年7月 .

ICD/CAS 12月 学 生 若 手 研 究 会 , 2019年12月[170] 	G uinto Mark Christian S, Ohta Yasumi,

17-18日熱海，オンライン

Kawahara Mamiko, Olorocisimo Joshua, Rebusi,[180]	小貫 , 八木 , 板倉 , 三河 , 三井 , 中野 “ 超音波がJr. Romeo, Takehara Hironari, Haruta Makito,

ん治療を目的とした送信回路集積化の検討 ”

Sasagawa Kiyotaka, Ohta Jun, "Real-time

IEICE ICD/CAS 12 月 学 生 若 手 研 究 会

visualization of neuronal activity in the2019.12.17-18 熱海，オンライン

hippocampus of freely moving GCaMP[181]	八木 , 三河 , 板倉 , 小貫，三井 , 中野 “ 合成開口

transgenic mice using a micro-imaging device,"

超音波イメージング用受信回路の集積化 IEICE

第43回日本神経科学大会 , 2020年7月．

ICD/CAS 12月 学 生 若 手 研 究 会 2019.12.17-18[171] 	高橋康宏 , 大橋遼介 , “ ブートストラップ構造を熱海，オンライン有する断熱的暗号論理回路の耐性評価 ,” 2020

[182]	牧野 紘史 , 四柳 浩之 , 橋爪 正樹 , "3D IC の検年電気学会電子回路研究会 , vol.ECT-20, pp.1-6

査容易化設計における遅延故障検査用ダイ選択(ETC-20-75), Dec. 2020.

回路の開発 ", 電子情報通信学会ソサイエティ大[172] 	子安博貴 , 高橋康宏 , “ 断熱的論理によるガロア体乗算器の設計と評価 ,” 2020年電気学会電子C
Appendix

Rebusi Romeo, Ohta Yasumi, Haruta Makito,

会講演論文集 , p.52, 2020年9月[183]	出口 祥大 , 松本 悠汰 , 四柳 浩之 , 橋爪 正樹 ,155

2021日本語版_8（最終）.indd 155

2021/08/19 0:54

Shyue-Kung Lu, " 電荷注入量による CMOS ICに関する検討」，第68回応用物理学会春季学術

内断線の実験による検出可能性調査 ", 電子情報

講演会，16a-Z26-3, 2021.3.16.

通信学会ソサイエティ大会講演論文集 , p.53,
2020年9月 .
[184]	奥本 裕也 , 曽根田 伴奈 , 橋爪 正樹 , 四柳 浩之 ,Shyue-Kung Lu, " 電流テストによるダイ間断線[194] 	市川，田中，秋山，” マイクロマニピュレータ機能を持つ蛍光センサの磁気ビーズ収集特性 ”，
令和3年電気学会全国大会，2-107，p.117，2021
年3月．

検出のための pMOS のオン抵抗値を用いた断線[195] 	北村，高橋，淀，秋山，” ガードリングに Nwell

抵抗値の推定 ", 電子情報通信学会ソサイエティを用いた CMOS_APD の高耐圧化 ”，令和3年電大会講演論文集 , p.54, 2020年9月

気学会全国大会，3-008，p.10，2021年3月．

[185]	大寺 佑都 , 硲 文弥 , 伊喜利 勇貴 , 四柳 浩之 ,[196]	中里 優弥，古賀 大顕，趙 謙，尼崎 太樹，久我

橋爪 正樹 , Shyue-Kung Lu, " アナログ素子で構守弘，飯田 全広 , " 少構成メモリ論理セル SLM

C成する弛緩発振器による CMOS IC 内温度測定を用いた FPGA-IP"，信学技報，vol.120，no.339，

Appendix", 電子情報通信学会ソサイエティ大会講演論文

RECONF2020-80/VLD2020-61/CPSY2020-44，

集 , p.55, 2020年9月 .

pp.125-130，2021年1月[186]	硲 文弥 , 伊喜利 勇貴 , 橋爪 正樹 , 四柳 浩之 ,[197] 	佐々木芳樹，佐伯勝敏，“ パルス形ハードウェア

横山 洋之 , Shyue-Kung Lu, " 弛緩発振器を用いニューロンモデルを用いたホップフィールドネッ

た組込み型温度センサによる温度推定の可能性

トワークの時系列パターン想起に対する検討 ”，", 電気・電子・情報関係学会四国支部連合大会

電子情報通信学会ニューロコンピューティング

講演論文集 , p.9-2, 2020年9月 ..

研究会技術報告，NC2020-29，pp.7-12，オンラ[187]	長田 奏美 , 四柳 浩之 , 橋爪 正樹 , " 遅延故障検

イン，2020.12.18.

査容易化設計を用いる検査対象経路の選択手法[198] 	山口拓人，佐伯勝敏，佐々木芳樹，“ パルス形", 電気・電子・情報関係学会四国支部連合大会

ハードウェアニューラルネットワークのカオス

講演論文集 , p.10-1, 2020年9月 .

同期に対する一検討 ”，電気学会電子回路研究[188]	福田 康介 , 四柳 浩之 , 橋爪 正樹 , "3D IC における遅延故障検査容易化設計用のクロック制御
回路について ", 電気・電子・情報関係学会四国支部連合大会講演論文集 , p.10-2, 2020年9月

会，ECT-20-098，pp.119-122， オ ン ラ イ ン，
2020.12.18.
[199] 	鈴木克典，佐々木芳樹，佐伯勝敏，“ 二足歩行ロ
ボットのためのフィードバック信号を用いた神[189]	福田 康介 , 四柳 浩之 , 橋爪 正樹 , " 微小遅延故

経回路網を模倣した電子回路モデル ”，電気学

障検査容易化設計用テストクロック制御回路の会電子回路研究会，ECT-20-094，pp.103-106，オ

検討 ", 第35回エレクトロニクス実装学会春季講

ンライン，2020.12.18.

演大会 , 18B2-01, 2021年3月 .

[200] 	佐々木芳樹，佐伯勝敏，“ 負性抵抗特性制御回路[190]	有元 康滋 , 牧野 紘史 , 四柳 浩之 , 橋爪 正樹 ,を用いたパルス形カオスニューロンモデルに対"TDC 組込み型バウンダリスキャンの観測セル

する検討 ”，電気学会電子回路研究会，ECT-20-

部分選択による検査時間削減について ", 第35回

080，pp.29-34，オンライン，2020.12.17.

エレクトロニクス実装学会春季講演大会 , 18B2-[201] 	日比，津田，五島，” 低電源電圧 A/D 変換回路

02, 2021年3月[191] 	嶋田，北田，神田，藤田，前中，” 小型内視鏡を見据えたレイアウト設計 ” 電気電子情報関連学会東海支部，E3-7，2020年9月のための圧電 MEMS ミラーとその駆動回路 ”，[202] 	安 丸暢彦 , 伊東健治 , 田村俊樹 , 坂井尚貴 , 牧野

第12回集積化 MEMS シンポジウム，28A3-AP-4，

滋 , " １次元配列 AMC 基板上の高インピーダン

2020年

ス折り返しダイポールアンテナと高感度レクテ[192] 	崔 , "MLCC on Silicon スイッチトキャパシタ

ナ

へ

の

適

用 ",

信

学

技

報 ,

DC-DC コンバータ ", 電子情報通信学会総合大vol.120,no.280,MW2020-79,pp.48-53, 2020 年 12

会 , C-12-28, オンライン開催 , 2021年3月 .

月.

[193] 	藤井陸功，遠藤孔輝，三田梓郎，山口直弥，呉[203] 	廣野敦哉 , 土本隼也 , 伊東健治 , 坂井尚貴 "Cross

研，高橋芳浩：「トンネル FET の出力特性改善

coupled CMOS pair を 用 い る2.4 GHz 帯 SOI-

156

2021日本語版_8（最終）.indd 156

2021/08/19 0:54

CMOS 整流

器 IC",

信

学

技

報 ,

の耐放射線評価と放射線劣化モデルの検討」第vol.120,no.280,MW2020-79,pp.42-47, 2020 年 1268回 応用物理学会春季学術講演会 , 18a-Z11-1,

月.

オンライン , 2021年3月16日 -19日 .

[204] 	安丸暢彦 , 伊東健治 , 田村俊樹 , 坂井尚貴牧野滋 ,[215]	木村有佐 , 吉田僚一郎 , 安藤幹 , 大島佑太 , 鍋屋

"AMC 基板上に配置したレクテナ用折り返しダ

信介 , 平川顕二 , 岩瀬正幸 , 小笠原宗博 , 依田

イポールアンテナのインピーダンス解析 ", 2020

孝 , 石原昇 , 伊藤浩之「リング発振回路における

信学ソ大 C-2-12，2020.

ELT の耐放射線評価 第68回 応用物理学会春季[205] 	小野義基 , 宇佐美公良 , “ ディープラーニングモ
デ ル の MRAM 格 納 時 に お け る Approximate
Computing を 用 い た エ ネ ル ギ ー 削 減 手 法 ”,

学術講演会 , 18a-Z11-2, オンライン , 2021年3月
16日 -19日 .
[216]	柴田滉平 , 市川 崇志 , 古賀 達也 , 町田 克之 , 益
一哉 , 石原昇 , 飯田 慎一 , 伊藤 浩之 「, 高分解能[206] 	石 原浩樹 , 宇佐美公良 , “ 不揮発性フリップフ

単一 Au 錘 CMOS-MEMS 加速度センサの検討

ロップを利用した個体認証技術 PUFの検討とモ」 第12回 集 積 化 MEMS シ ン ポ ジ ウ ム , 27A2-

デ ル 化 攻 撃 へ の 耐 性 評 価 ”, VLD2020-37,

AP-1, オンライン , 2020年10月26日 -10月28日 .

2020.11.18 ( オンライン開催 ).

[217]	吉田僚一郎 , 木村有佐 , 安藤幹 , 大島佑太 , 鍋屋

[207]	小 野 義 基 , 宇 佐 美 公 良 , “Approximate

信介 , 平川顕二 , 岩瀬正幸 , 小笠原宗博 , 依田Computing を用いた不揮発性メモリへの画像

孝 , 石原昇 , 伊藤浩之「高累積線量におけるデータ書き込みにおけるエネルギー削減手法 ”,

MOSFET のゲートバイアス特性比較」第81回

VLD2020-38, 2020.11.18 ( オンライン開催 ).

応用物理学会秋季学術講演会 , 8a-Z14-10, オン[208]	渡辺達也 , 宇佐美公良 , “ チャネル長変調と基板

C
Appendix

VLD2020-67, 2021.3.3 ( オンライン開催 ).

ライン ,2020年9月8日 -11日 .

バイアス制御を用いたレベルシフタレス設計の[218]	結城主，森下賢幸，小椋清孝，伊藤信之，” 高検 討 ”, VLD2020-8, 2020.6.18 ( オ ン ラ イ ン 開

周波電圧制御発振器に適した3次元ストライプ

催 ).

トインダクタの最適構造の検討，” 2020年度（第[209]	笈川智秋 , 宇佐美公良 , “3次元積層チップの発71回）電気・情報関連学会中国支部連合大会，

熱時における熱過渡解析と温度制御回路の設

R20-12-01-05，オンライン，2020年10月24日．

計 ”, VLD2020-9, 2020.6.18 ( オンライン開催 ).

[219]	田島直樹，小椋清孝，森下賢幸，伊藤信之，”[210]	宮 内 亮 太， 弘 中 哲 夫，“ 小 規 模 プ ロ セ ッ サ

インダクタ結合 Class-C 発振器におけるインダ

Temple を用いた制御用 SoC の設計，”2020年度

クタ構造の検討，” 2020年度（第71回）電気・( 第71回 ) 電気・情報関連学会中国支部連合大会，

情報関連学会中国支部連合大会，R20-12-01-04，

R20-19-02-03, p.1,2020年10月．

オンライン，2020年10月24日．

[211]	宮内 亮太 , 川端英之 , 弘中 哲夫 , “ 多倍長計算[220]	澤山唯人，森下賢幸，小椋清孝，伊藤信之，”の仮数部計算高速化のための粗粒度再構成可能

低ゲイン偏差・低雑音二帯域同時受信 LNA の検

なアーキテクチャの検討，” 情報・システム講討，” 2020年度（第71回）電気・情報関連学会

演論文集1, D-6-1, p.42, 2021年3月 .

中国支部連合大会，R20-12-01-02，オンライン，[212]	川本，木村，増澤 , ” 集積化磁気センサにおける2020年10月24日．

ロックイン検出への相関2重サンプリングの導[221]	金田直樹，森下賢幸，小椋清孝，伊藤信之，”

入 ", 令和2年度電気学会東京支部茨城支所研究

低位相雑音ローカル発振器回路に関する検討，”

発表会 ,2021年2月 .

2020年度（第71回）電気・情報関連学会中国支[213]	中山，木村，増澤 ," スパイラルコイルと平行配線の組み合わせによる磁気ビーズの連続移動に関する研究 ", 令和2年度電気学会東京支部茨城支所研究発表会 , 2021年2月 .

部連合大会，R20-12-01-01，オンライン，2020年10月24日．
[222]	宮 﨑和哉，森下賢幸，小椋清孝，伊藤信之，”
MOSFET の弱反転領域で動作する高周波増幅[214]	吉田僚一郎 , 木村有佐 , 安藤幹 , 大島佑太 , 鍋屋器の検討，” 2020年電子情報通信学会ソサイエ

信介 , 平川顕二 , 岩瀬正幸 , 小笠原宗博 , 依田

ティ大会 C-12-16，オンライン，2020年9月15日 .

孝 , 石原昇 , 伊藤浩之「高累積線量におけるELT[223]	原拓実，吉田隼，塩津勇作，山本修一郎，菅原

157

2021日本語版_8（最終）.indd 157

2021/08/19 0:54

聡，“ニアスレッショルド電圧動作 ULVR-SRAM

Enables Flexible Functional Brain Imaging”,

セルの設計 ”，第68回応用物理学会春季学術講

Optogenetics! Light-Sensing Proteins and Their

演会，2021年3月16日 -19日，paper 17a-Z26-4.

Applications in Neuroscience and Beyond[224]	塩津勇作，山本修一郎，菅原聡，“ 超低電圧リ(Advances in Experimental Medicine andテンション SRAM (ULVR-SRAM) のエネルギー

Biology, 1293), pp.471-479

極小点動作 ”，第68回応用物理学会春季学術講[2]	Tetsu Tanaka, Norihiro Katayama, Kazuhiro

演会，2021年3月16日 -19日，paper 17a-Z26-5.

Sakamoto, Makoto Osanai, and Hajime[225]	吉 田 隼， 塩 津 勇 作， 山 本 修 一 郎， 菅 原 聡，Mushiake, “Multimodal Functional Analysis“ULVR-SRAMを用いたキャッシュのパワーゲー

Platform! 2. Development of Si Opto-Electro

ティング性能 ”，第68回応用物理学会春季学術

Multifunctional Neural Probe with Multiple

講演会，2021年3月16日 -19日，paper 17a-Z26-6.

Optical Waveguides and Embedded OpticalC[226]	瀧口憲一郎，塩津勇作，松﨑翼，山本修一郎，菅Fiber for Optogenetics”, Optogenetics! Light-

Appendix

原聡，“ 超低電圧リテンションフリップフロッ

Sensing Proteins and Their Applications inプ（ULVR-FF）のエネルギー極小点動作 ”，第Neuroscience and Beyond (Advances in

68回応用物理学会春季学術講演会，2021年3月

Experimental Medicine and Biology, 1293),

16日 -19日，paper 17a-Z26-7.

pp.481-491[227]	吉田隼，北形大樹，山本修一郎，菅原聡，“ 各[3]	Norihiro Katayama, Mitsuyuki Nakao, Tetsu

種リテンション SRAM のパワーゲーティングに

Tanaka, Makoto Osanai, and Hajime Mushiake,

おける電力削減効率に関する電源遮断可能時間“Multimodal Functional Analysis Platform! 3.

分布の影響 ”，第81回応用物理学会秋季学術講

Spherical Treadmill System for Small Animals”,

演会，2020年9月8日 -11日，paper 11a-Z09-11.

Optogenetics! Light-Sensing Proteins and Their[228]	塩津勇作，北形大樹，山本修一郎，菅原聡，“ 新Applications in Neuroscience and Beyond

型超低電圧リテンション SRAM マクロの設計と(Advances in Experimental Medicine and

解析 ”，第81回応用物理学会秋季学術講演会，

Biology, 1293), pp.493-500

2020年9月8日 -11日，paper 11a-Z09-10.
[229]	瀧口憲一郎，北形大樹，松﨑翼，山本修一郎，菅[4]	Hajime Mushiake, Tomokazu Ohshiro, Shinichiro Osawa, Ryosuke Hosaka, Norihiro

原聡，“ 新型超低電圧リテンション FF の提案 ”，

Katayama, Tetsu Tanaka, Hiromu Yawo, and

第81回応用物理学会秋季学術講演会，2020年9

Makoto Osanai, “Multimodal Functional

月8日 -11日，paper 11a-Z09-12.

Analysis Platform! 4. Optogenetics-Induced[230]	北形大樹，吉田隼，塩津勇作，山本修一郎，菅Oscillatory Activation to Explore Neural

原聡，“ 新型超低電圧リテンション SRAM セル

Circuits”, Optogenetics! Light-Sensing Proteinsの設計と解析 ”，第81回応用物理学会秋季学術and Their Applications in Neuroscience and講演会，2020年9月8日 -11日，paper 11a-Z09-9.

Beyond (Advances in Experimental Medicine[231]	小谷光司，「環境電波発電／無線電力伝送向け
高周波整流回路技術」，エネルギーハーベスティ

and Biology, 1293), pp.501-509[5]	虫明

元 , 田中徹 , 片山統裕 , 小山内実,

ングコンソーシアム意見交換会講演，2021年2“ 多機能整理計測プラットフォーム電気生理，イ月

メージング，マンガン造影，小動物仮想現実 ”,
マウス・ラットモデル作製・解析プロフェッショ

著書

ナル（羊土社）, pp.202-220[1]	Makoto Osanai, Hideki Miwa, Atsushi Tamura,[6]	佐伯勝敏，“2足 /4足歩行ロボット制御の実験

Satomi Kikuta, Yoshio Iguchi, Yuchio Yanagawa,に！ディスクリート中枢パターン発生器 ”，トKazuto Kobayashi, Norihiro Katayama, Tetsu

ランジスタ技術，10月号，CQ 出版社，pp.94-

Tanaka, and Hajime Mushiake, “Multimodal

101，2020.9.10.

Functional Analysis Platform! 1. Ultrathin
Fluorescence Endoscope Imaging System

158

2021日本語版_8（最終）.indd 158

2021/08/19 0:54

D. VDECの利用規程・申し込みガイド
D.1

概要

VDEC は，全国の大学・高専向けに様々な支援事業を実施している．

system の上になりたっているので，Internet の仕組やUnix についての素養はあらかじめ付いていることを期待している．従って，利用でトラブルが起こったとき

1.

CAD ツールの共同利用には研究室や学校のネットワーク管理者と十分連絡を

2.

VLSI 試作サービスの共同利用

とって，問題を切りわけながら対処することが勧めら

3.

CAD ツール講習会（8-9月・3月）

れる．

4.	社会人リフレッシュ教育（6月 -8月，学生も参加可能）
5.

VLSI デザイナーフォーラム（若手の会）

6.

大型装置利用D.2 まずはじめに
VDEC からのおしらせ，また講習会・リフレッシュ
教育を除く全ての申込や問い合わせには，VDEC のCAD ベンダー，試作会社等のアカデミック向けの協いる．一部のページは秘密等が含まれるため，WEB ア

力により，それぞれのサービスを大幅なアカデミック

クセス用アカウント・パスワードならびにアクセスしディスカウントで提供している．VDEC 設立以来，こているマシンの Internet Protocol（IP）アドレスによっれまでの実績では，CAD の利用・CAD 講習会は無償，て制限をかけている．

LSI 試作サービスは海外での類似サービスの半額以下，

従って，VDEC を利用したい場合，前もって教員に

大型装置は消耗品実費負担のみとなっている．見返りよるアカウントの申請が必要である．登録は無料．資として，ユーザには VDEC を利用する「顧客」ではな格の審査を行うため十分な（サービス開始前1ヶ月以

く，VDEC と一緒になってサービスを向上させる「主上）時間的余裕をもって，申込をお願いしたい．申込体」としての自己研鑽と協力を期待している．全国のから概ね数週間が経過した後，WEB ページアクセス用

研究室がバーチャルな一つの研究室として助けあいがのアカウントとパスワードが発行される．アカウントできるような状況を理想とし，限られたスタッフの中，は，半角英大文字2字 + 半角数字5桁（例 : VD00000）

日々支援活動を行っている．

からなる．

Appendix

WEB ページ http://www.vdec.u-tokyo.ac.jp/ を用いてDサービスの対象は基本的には，大学・高専であり，端的にはメールアドレスとして「.ac.jp」を持つ教員と，申込で特に注意する点は，VDEC の WEB にアクセ

その研究室内の教職員と学生を対象とする．それ以外

スしたい研究室のマシンの IP アドレスを入力することの研究所の利用や，企業との共同研究については個別である．学校の中にあるマシンからのみアクセスを許の判断を要する．特に CAD ツールについては CAD ベ

可しており，プロバイダーのアドレスならびに，Proxy

ンダーとのライセンス規定に抵触しないよう細心の注

サ ー バ の ア ド レ ス 登 録 は 禁 止 す る． 入 力 の 際 は，意が必要であるため，VDEC の担当者（vdec@vdec.

133.11.58.4,133.11.58.5のように，IP アドレスを全て「半u-tokyo.ac.jp）に必ず相談いただきたい．その他のサー角」の英数字で，「,」（半角カンマ）で区切って，途中ビスについては VDEC の裁量範囲が広くなるので可能

改行を入れずに入力する．また，ここで入力するアド性が高くなるが，こちらもあらかじめ相談いただきた

レスは，「ネットワークの外部から見えるアドレス」でい．企業との共同研究については，少なくとも非営利，あることに注意する．特に，NAT（IP masquerade とアカデミック側が51% 以上のイニシアチブを取る研究いうプログラム名で呼ばれることもある．機能としてであることが必要である．

は NAT が正しい．
）で研究室内をローカルネットワー

また，CAD の申込や試作申込，装置利用申込など，

クにしている場合は，NAT サーバのアドレスを入力す

契約にかかわる作業は全て，代表の教員の方々に行っる．よくある間違いとして，ローカルネットワークのていただくことをお願いしている．研究室のメンバがIP，例えば「192.168.X.XX」を登録したためアクセス

代理で行うことも現実には可能であるが，その場合もできなくて困っている例がある．

あくまで教員の了解をとり，代理としての心構えで望んでいただきたい．
VDEC の シ ス テ ム は，Internet と Unix operating

ネットワークが変更になるとか，研究室のマシン増設などで IP アドレスを変更する場合は同じく，申込のページから「登録内容変更」を行う．特に，古い IP が159

2021日本語版_8（最終）.indd 159

2021/08/19 0:54

スやローカルアドレスなどは登録できない（しても意味が無い）•Proxyサーバ等を介さないアドレスを指定すること．これは，設計規則等の機密情報が Proxy サーバに残ってしまい，機密漏洩につながることを防ぐためであるので守っていただきたい．但し，ファイアーウォールが設置されているなど学内の事情により直接のアクセス
図 D.1 VDEC ホームページのインデクスフレームが行えない場合にはその限りではない
D.3

CAD ツールの共同利用

VDEC では，集積回路の上流から下流まで一連の設D計を行うための CAD ツールを提供している．これらのAppendix

ク用途 (MOSIS-VDEC を通じた試作，教育用の演習，

ソフトウェアは，VDEC の VLSI 試作以外のアカデミッ
図 D.2 アカウント登録・変更ページの入口

EB 等 VDEC の大型装置利用のためのデータ作成用，等 ) の利用も可能である．アカデミック向けであるから，企業との研究の際は利用の可・不可が場合により異なるので，心配な場合あらかじめ相談いただきたい．
1つの設計作業を行うために，2つ以上のベンダーから CAD を選べる状況 ( 二重化 ) を理想としている．LSIの設計には，CAD ソフトと共に，パラメータやライブ
ラリが必要であるが，これも職員や関連研究室のボランティアにより，充実のための努力が払われている．ボランティアとしての協力は大変に歓迎される．
CAD 申 込 の WEB ペ ー ジ に 教 員 が ア ク セ ス す る(WEB アカウントが必要である )．NDA 事項を了解い
ただきサイン入りの文書を VDEC センター長室に送付した後，CAD の申請ができる．

図 D.3

アカウントの新規登録の注意点

使えなくなるといった大幅なネットワークの変更がわかっている場合は，まえもって新旧両方のアドレスを登録しておく．万一アクセスできなくなった場合は，「新規登録」を行い，同じ E-Mail アドレスを入力することで上書き変更が可能である．
【登録する IP アドレスに関する要件】•アクセス制限を行わないページのみを参照するコン

図 D.4 CAD 利用申込フォームの「ライセンス数の登録」パート記入における注意点

ピュータの IP アドレスを登録する必要はない•IP アドレスの登録数には制限を設けないが，管理の行き届いたコンピュータのみに限定すること•DHCP サーバにより動的に割り当てられた IP アドレ

160

2021日本語版_8（最終）.indd 160

2021/08/19 0:54

申請時に WEB から入力する内容は以下のとおり．
•ソフトウェアライセンス数 ( 研究室で同時に使用するの特定のポートを空ける必要がある．この場合，各大学・高専のネットワーク管理者と相談すること．
初期設定等はやり方を一度経験すれば簡単であるが，と思われる最低数を入力 )• 用途

はじめてのときは様々な問題が起こることもある．

•メディアリクエスト ( 使用する Operating System を選

VDEC に対する大幅なアカデミックディスカウントのんでチェックする )．

引き換えとして，各研究室は CAD ベンダーによる直接•利用する研究室所有ワークステーションのホストネーのサポートを受けられない．かわりに VDEC では，ム (VDEC，端的には usr1から名前→ IP アドレスの解「CADuser@vdec.u-tokyo.ac.jp」メーリングリストを用決ができる，「.ac.jp」で終わるホスト名であることが意している．質問はこちらのメーリングリストを利用条件．)

いただきたい．CAD を利用する研究室の構成員のどなたでも投稿，返答してよい．CADuser ML の注意点はソフトウェアのCDROM(メディア)について，VDEC

1.

WEB ページから，利用するメンバの E-Mail アドレ

覧」していたが，インターネットの発達により回線がスを登録すること．特にその際，「.ac.jp」で終わる

豊富になったので，現在では CD に書き込める ISO イ

アドレスを利用し，メールはプロバイダ等に転送

メージファイルで提供している．VDEC ホームページ

しないこと ( 情報漏洩の観点から )．

の「ライセンスファイルの配布 > ここから」からダウ2.

ンロードできるようにある．当然ながら，VDEC のユー
ザアカウントとパスワードが必要となるため，CAD を

リストの更新は頻繁におこない，卒業生へのメー
ル配信は速やかに停止すること．特に4月に注意．

3.

申請してから数週間程度の時間差が必要となるであろう．

メールをする前に，あらかじめ CADuser ML の過去記事検索が WEB からできるので，類似の質問がメディアをダウンロードした後，プログラムをインストールし，初期設定ファイルを整備する．特に，ラ無いかどうか検索してから投稿すること．
4.

機 密 保 持 に か か わ る よ う な 内 容 の メ ー ル は，

イセンスファイルは WEB 経由で別途取得の上設定す

CADuser に送ってはならない．各試作のメーリン

るか，環境変数 LM_LICENSE_FILE 等を ( ライセンス

グリストに送ること

サーバのポート番号 )@( ライセンスサーバ ) の形式で設D
Appendixの創設期においては，メディアを近隣の研究室で「回以下のとおり．

5.

問題解決したら，問題，原因，解決法をまとめて定する．また，/etc/hosts ファイル等を設定し，ライセ

投稿すること ( 必須ではないが，ネット利用のエ

ンスサーバを「ローカルのネットワーク相当でアクセチケットといえる )．

スできるように」する．端的には，手元のワークステー
ションにおいて，例えば「vdec-cad1」と指定するだけ
で，FQDN 形式の「vdec-cad1.vdec.u-tokyo.ac.jp」のマ
シンの IP アドレスが引けるように設定する．
CAD ツールを実行するためには，VDEC または地域拠点校のライセンスサーバによる認証が必要である．ラ
イセンスファイルまたは環境変数の変更により認証を行うライセンスサーバを切り替えることが出来るので，
VDEC または地域拠点校のどちらかのライセンスサー
バがメンテナンス等の事情により停止している場合で

図 D.5 CAD 利用者メーリングリスト登録における注意点

も，稼働中のもう一方のライセンスサーバを選択する
ことにより CAD を実行することが可能である．また，ライセンスサーバの認証は，CAD ツール起動後も数分おきに行われるので，CAD ツールを実行中は常時ライ
センスサーバとの通信が可能な状態にしておかなければならない．また，ファイアーウォールを使用している ネ ッ ト ワ ー ク 環 境 で は，VDEC の Web サ ー バ と
VDEC および地域拠点校に対して，ライセンス認証用

161

2021日本語版_8（最終）.indd 161

2021/08/19 0:54

ライセンスは年度単位で申込みを受けつけしている．

続き終了後に NDA 締結となり，設計規則やライブラ

各 CAD ベンダーと VDEC との交渉がまとまる毎年3月

リにアクセスできるようになる．設計規則は WEB 経

末に，CADuser ML と WEB 上に，次年度の CAD 利用

由のアクセスならびに，WEB での公開を禁止している

申込案内が出るので忘れずに申込する．4月中は移行期

会社の場合は CDROM 等で送付される．NDA の対象

間として前年度申込のライセンスも有効にしてあるが，は教員であるが，研究室の職員・学生にも同じ NDA が4月末に切れるため，そのときになって慌てる例が毎年適用されるため，取扱には細心の注意を支払っていた

発生している．
「永久ライセンスではない」ことに十分だきたい．尚，秘密保持契約内容は，以降の同一プロご注意いただきたい．

セスによるチップ試作全てにおいて有効である．
試作申込はデザイン提出〆切日の6～3ヶ月前，キャ【毎月注意を払うべき点．熟読必須．
】

ンセルの〆切は1ヶ月前である．1ヶ月前より遅くなっ1.

VDEC では，CAD を使用できる計算機のリスト

たキャンセルには，原則として試作代金をお支払いいD（アクセスリストと呼ぶ）を半年毎に更新している．

ただくので注意いただきたい．特にはじめて試作に参Appendix

このとき DNS の逆引きができなくなっていた等の加される場合は，1ヶ月前には回路ができているくらい

何らかの不具合で，アクセスリストに自分の計算の，余裕をもったスケジュールを組まれることを強く機が登録されない場合がある．その場合，CAD がお勧めする．

使えなくなるので，アクセスリスト更新前に対処

VLSI 申込フォームの入力に関する注意点（図5.8）する必要がある．サーバの停止は，全国ユーザに•希望チップ寸法の項目のチェックボックスを必ず影響が及ぶため頻繁には行えないので，万が一アチェックした上で希望チップ数を入力すること．

クセスリストの不備に気づかなかった場合は，最チェックを行わないと入力した数字は無効となる

悪半年以上 CAD が使用できなくなる．

•チップ数入力には半角数字を用いる

2.

3.

以上の理由で，VDEC から「CAD のアクセスリス

設計に関する問い合わせについては，各試作についトを更新します」というアナウンスがあった場合，てメーリングリストを用意してあるので，設計者全員

必ずチェックを行い，自分のコンピュータが登録のメールアドレスを登録する．
「.ac.jp」で終わるアドされていることを確認しなければならない．

レスであり，プロバイダに転送をしないよう注意願い

登 録 確 認 の ペ ー ジ は，http://www.vdec.u-tokyo.

たい．これらメーリングリストの過去記事検索もできる．

ac.jp/CAD/cad_access_list.htmlである．ブックマー
クを強くお勧めする．
4.

IP アドレス ( ホスト名 ) registeredという表示が出ていれば登録されている．
5.

false(false( ホスト名 )) FAIL という表示が出ていれば登録に失敗しているので，原因を探る．
一般的に，DNS の逆引き（ホスト名から IP アドレスを引く）に失敗していることが多い．研究室のネッ

図 D.6 VLSI 試作メーリングリスト登録ページの注意点

トワーク管理者とも相談して，VDEC のサーバから，当該ホスト名の逆引きができるまで原因の除去を行う．

レイアウトを設計した後，VDEC が提供する最新のDesign Rule Check ファイルでチェックを行い，エラー

D.4 VLSI 試作サービスの共同利用

フリーになったものを提出する．また，シミュレーショVLSI 試作サービスは，教育研究目的に限って認めら

ンはもちろんのこと，レイアウトが回路図と同等であれる．WEB ページに本年度のランが掲示され，数ヶ月ることを確認する Layout Vs Schematic (LVS) チェッ

前から試作が申込可能になり，リンクが張られる．まクを通しておいて，提出しようとする回路が本当に動ず，試作会社の持つ機密情報に対する NDA 契約を行作しそうである確信を持っておくことは最低限必要でう．これは VDEC ホームページの ｢試作関係 > 試作案

あろう．デザインの提出は指定された VDEC ページか内 > 機密保持契約 (NDA) の文面｣ より，希望プロセス

ら行う．提出時に VDEC 側で最終 DRC を実行する．この NDA にサインして VDEC に郵送し，VDEC 側で手こでエラーが出たチップは提出できない．必ず自分の162

2021日本語版_8（最終）.indd 162

2021/08/19 0:54

環境で DRC フリーにしてからチップを提出すること．

D.7

デザイナズフォーラム ( 旧若手の会 )提出〆切は月曜日に設定されていることが多いが，で毎年9月頃，VDEC を利用する若手が合宿を行い，最きる限り余裕をもって，前の週などに提出をいただき

近の動向や研究内容について話しあう機会を設けていたい．また，月曜日に締め切った後，VDEC 側でさらる．発足当初の「若手」の定義は年齢が5ビット．最近にデザインルールをチェックしている．この際本来出の定義は「自分は若手だと思っている学生・教職員」てはいけないエラーが出ることがあり，出た場合設計であるので積極的な参加をお待ちしている．

者に修正のお願いを連絡するので，提出したからといって安心せず，1週間ほどは VDEC からの連絡に注意願

D.8 大型装置利用
LSI テスターや，EB 装置など，公開可能な装置についたい．
デザイン提出から数ヶ月後に，VLSI チップが納品さいては，利用の案内を WEB ページに掲載している．それ，請求書も送付されるので，遅滞なく支払をお願いの手順に従って利用方法の学習と申請を行う．基本的する．

なスタンスは以下のとおり．

D.5

代理として責任をもって使っていただく．

CAD ツール講習会

CAD ベンダーとの契約により，個々のサポートは提2.

供しないかわりに，毎年2回，夏と春と CAD 講習会を開催している．東京大学の武田先端知ビルセミナー室
にてメイン会場として開催され，各地方の拠点校へサ公開の対象は教員であり，研究室メンバは教員の利用免許を持っている者の付き添いがあれば基本

Appendix1.

D

的に自由な利用が可能
3.

数回のトレーニングを受けて免許を持てば自分一人で利用可能ブ会場としてストリーミング配信される．まずはこう

VDEC 専任・協力教員のサポートスタッフ数に限りいった講習会に参加し，大体の知識を付けてから実際があるので，免許保持者に積極的な教育をお願いするの試作なり CAD 利用を行うことをお勧めしている．アことがあるので，協力いただきたい．

ナウンスは CADUser メーリングリストで流れる．また，申込は，VDEC の WEB ページから行う．
D.6

社会人・大学リフレッシュ教育

CAD ツール講習会からさらに進んだ形で，VDEC 環
境での回路設計，アナログ回路のレイアウトやシミュ
レーションを体験したりする「アナログコース」，
「RF」
コース，
「MEMs コース」らびに一線の研究者による設計事例の講演会などを企画している．6月～9月に開催し，有料である．社会人を主に対象としていたが，近年関係者にも向けている．

163

2021日本語版_8（最終）.indd 163

2021/08/19 0:54

E. IPデータベースの整備
設計資産の再利用のために，VDEC では Web 上での利用者間の仲介と機密情報の取り扱いの監督である．

データベースの構築および公開を行っている（http://

平成12年度から平成14年度の3年間，（株）半導体理www.vdec.u-tokyo.ac.jp/IP/lsiip.html，図 F.1）．本デー

工学研究センター（STARC）との共同研究として IP プ

タベースの利用対象は，IP 登録に関しては VDEC ユー

ロジェクトを行ってきたが，その最終成果として IP 開ザに限定しているが，IP 利用に関しては任意対象と発グループの各参加者へ完成 IP の登録を働きかけ，上なっている．本データベースに関しての VDEC の役割

記データベースによって公開を行っている．

は，IP のカタログデータの整理，公開および登録者－

現在までに登録済みの IP を表 F.1に示す．

E
Appendix
図 E.1 VDEC LSI IP Web データベースの例

表 E.1 VDEC LSI IP データベースに登録済みの IP( 平成24年3月現在 )
登録番号

IP 名

カテゴリー

1

Data Encryption Standard (DES) Core

Others2

Phase Locked Loop (PLL) Core

Others3

PPRAM-Link Interface (PLIF) Core

Networking

4

SRAM Core

Memory5

Processor Core with Instruction set Compatibility with Hitachi SuperH

Processor/Controller

6IEEE-754-Standard Single-Precision Floating-Point Dividers

Datapath

7

Controller Core with Instruction set Compatibility with PIC16F84

Processor/Controller

164

2021日本語版_8（最終）.indd 164

2021/08/19 0:54

令和3年度東京大学工学系研究科附属システムデザイン研究センター
年報
2021年8月

編集・発行

東京大学工学系研究科附属システムデザイン研究センター
黒田 忠広〒113-8656
東京都文京区本郷7-3-1工学部2号館111A1
TEL 03-5841-6561
株式会社総北海 東京支店

印刷・製本

2021日本語版_8（最終）.indd 166〒130-0022
東京都墨田区江東橋4丁目25番10号 加藤ビル2F
TEL 03-5625-7321

2021/08/19 0:54