VDEC20周年記念行事講演「次世代AIとスーパーコンピュータが実現する近未来に向けて」～ 国産技術による独自AIエンジンとスパコン開発のご紹介 ～2017年 1月20日

齊 藤元 章（株式会社PEZY Computing/株式会社ExaScaler/UltraMemory株式会社
株式会社Deep Insights/株式会社Infinite Curation）

6 ZettaScaler-1.x Supercomputer systems

20年間のプロセッサ開発実績
創業者2名による合計13種類の大規模プロセッサ等開発履歴（現法人以前の11種）
極めて小規模な開発グループながらも、平均で1年半に1デザインの開発ペースで1995年から20年間に渡るプロセッサ等の開発を経験。
医療システム系法人内でのプロセッサ開発は、2005年以降の開発が鈍化。好不況の波が小さいとされる医療業界でも、収益悪化によって真っ先に開発費を削られるのがプロセッサ開発であった。過去3回の憂き目を見て、プロセッサ開発に完全に特化した事業体設立の必然性を痛感する。
Processor

Year

Process Die Size (mm) ClockGates

ArchitectureCore numberFLOPSPowerMemory

Version 1.0

1997

600nm

8.0*8.0

50MHz

1.2M

VLIW+SIMD

1 Core/8 ALU

Fixed Point

6W

SDR

Version 1.5

1999

350nm

7.3*7.3

80MHz

1.5M

VLIW+SIMD

1 Core/8 ALU

Fixed Point

3W

SDR

3DVR Version 1.0

1999

350nm 13.65*13.65

133MHz

0.8M

Hardwired Pipeline

2 Pipeline

-32W

DDR

Version 2.0

2001

250nm

8.1*8.1

80MHz

1.8M

VLIW+SIMD

1 Core/8 ALU

160M

2W

SDR

3DVR Version 2.0

2001

160nm

15.6*15.6

250MHz

3.2M

Hardwired Pipeline

4 Pipeline

-20W

DDR

Version 2.0 shrink

2003

180nm

6.5*6.5

167MHz1.8MVLIW+SIMD

1 Core/8 ALU

333M

1W

SDR

Version 2.5

2003

180nm

6.5*6.5

167MHz2M

VLIW+SIMD

1 Core/8 ALU

333M

2W

DDR

DBF Version 1.0

2003

180nm

11.5*9.6

40MHz

2.5M

Hardwired Pipeline

--10W

-

Version 3.0

2005

130nm

16.5*12.0

333MHz34M

RISC+VLIW+SIMD 8 Core/40 ALU

13.3G

19W

DDR

Version 3.0 B

2005

130nm

9.5*12.0

250MHz20M

VLIW+SIMD

1 Core/8 ALU

8G

6W

DDR

3DVR Version 3.0

2008

130nm

10.5*10.5

333MHz

5.5M

Hardwired Pipeline

2 Pipeline-10W

DDR2プロセッサ専業開発期
2010年に設立したPEZY Computingでは、事業の状況に関わらずに、2年毎に1世代のプロセッサ開発の速度を維持
開発中のPEZY-SC2では2,048コアを、PEZY-SC3では8,192コアを集積する計画
PEZY-SC3以降では最先端プロセスを早期に利用可能とする目的
から、Multi-Dieプロセッサ構成も計画
今後も世代毎に搭載するコア数を2倍ずつ増やして、最終的には10kコアを大きく超える集積度を目指す
Processor

Year

Process Die Size (mm) Clock

Gates

Architecture

FLOPS

Core number Double/Single

Power

MemoryDDR3/Wide IO

PEZY-12012

40nm

21.0*16.8

533MHz

220M

RISC+SMT (MIMD)

512 Core

166/333G

35W

PEZY-SC2014

28nm 21.1 *19.5

733MHz

580M

RISC+SMT (MIMD)

1,024 Core

1.5/3.0G

70W

PEZY-SC2(under development)

2016

14/16nm

TBD

1GHz 2.4G+

RISC+SMT (MIMD)

4,096 Core

8.2/16.4T

100W

PEZY-SC3 (in plan)

2018

10nm

TBD

1.25GHz

5G+RISC+SMT (MIMD)

8,192 Core

20/40T

TBD

Custom TCI/TSW
Stacked DRAMPEZY-SC4 (in plan)

2020

7nm

TBD

1.5GHz

10G+

RISC+SMT (MIMD)

16,384 Core

50 /100T

TBD

Custom TCI/TSW
Stacked DRAM

DDR4/Custom
Ultra-Wide IO
HMC or HBM/
Custom TCI
Stacked DRAM

2012年に開発した512コア「PEZY-1」
メモリ帯域ボトルネックを解消すべく、「Wide-IO DRAM」をDie Ball面にバンプ接合したチップレベル3次元積層版

パッケージ表面

パッケージ裏（端子）面

2014年に開発した1,024コア「PEZY-SC」

僅か2cm角の半導体に、世界最多となる1,024個の独立演算コアを集積Shoubu installed at RIKEN ACCC（in 2015）
ACCC: Advanced Center for Computing and Communication

2nd generation ZettaScaler-1.4
based supercomputer “Shoubu”
installed at Riken ACCC has 2.0
PetaFLOPS performance justwith 5 tanks.

715

Shoubu installed at RIKEN ACCC（in 2015）
ACCC: Advanced Center for Computing and Communication

上位

Dominated Podium of Green500 list in July, 20158

Shoubu installed at RIKEN ACCC（in 2015）
ACCC: Advanced Center for Computing and Communication

最強の科学技術基盤の出現
1,000倍高速な人工知能エンジン（仮説の立案）

1,000倍高速な次世代スパコン（仮説の検証）「最強の科学技術基盤」
人間には抽出できない複雑で無数の特徴点・特徴量から、更に規則性・法則性が抽出されることで膨大な仮説が立案され、それらが検証されることで、人間に構築できない次元の理論が、多数生まれてくることに（ノーベル賞級ではなく、「新しいノーベル賞」が幾つも創設されるレベルの理論が次々と産み出される）

AIエンジンとスパコンの開発方向は真逆
次世代スパコン：

少なくとも倍精度（DP: 64bit）浮動小数点演算が必要
今後、4倍精度（128bit）、8倍精度（256bit）、16倍精度（512bit）といった多倍長演算が必要になることに

新AIエンジン：単精度（SP: 32bit）浮動小数点演算が基本
半精度（HP: 16bit）、1/4精度（8bit）で良い場合もあり、1/8精度（4bit）、1/16精度（2bit）、更にはビット演算でも十分な事例も報告が出て来ている
一方で、メモリ帯域とメモリ容量への要望は際限がない
1チップで100万コア、100TB/s、DRAM一体、100Wの積層型半導体エンジンが必要⇒ 1年半での製品化を予定

スパコンの性能向上速度が鈍化傾向

2020年、5nm世代の液浸冷却スパコン
・第5世代となる超メニーコアプロセッサ「PEZY-SC4」（16,000コア, 50TFLOPS, 5nmプロセス, 25TB/s帯域, 64bit CPU内蔵）・消費電力効率：100 GFLOPS/W（1Wで1秒間に1千億回）

・タワーサーバ性能：100 PetaFLOPS（ 1台で「京」の10倍）（冷却系を含めた体積効率・性能密度は「京」の1万倍以上）

・PCIeボード1枚で100
タワーラック TeraFLOPS@1,000W

×10（PEZY-SC4を2個搭載、50TB/s帯域、メモリ1TB搭載）

864台のZettaScaler-1.8 is under intensive testingOver 1 PetaFLOPS/m3 performance density

ZS-1.6/2.0/3.0/4.0 performance scaling

With the same size of immersion liquid cooling tank,

ZettaScaler-1.6: 0.25 PetaFLOPS/Tank (x1) in 2016
ZettaScaler-2.0: 1.5 PetaFLOPS/Tank (x6) in 2017
ZettaScaler-3.0: 8.0 PetaFLOPS/Tank (x32) in 2018
ZettaScaler-4.0: 20.0 PetaFLOPS/Tank (x80) in 2020

ZettaScaler-3.0/3.5 will exceed EFLOPS⇦ZettaScaler-3.5⇦ZettaScaler-3.0⇦ZettaScaler-2.5⇦ZettaScaler-2.0⇦ZettaScaler-1.6⇦ZettaScaler-1.4⇦ZettaScaler-1.0

PEZY-SC2 with 4 of 3D stacked DRAM,For ZettaScaler-2.0 set up (mechanical sample)Quite innovative “Wire-less”, “Ultra Wide-band” and“Ultra Energy-efficient” I/F with TSV free 3D stacked
Ultra-fast DRAM providing 2TB/s Data Bandwidth

PEZY-SCx Processor Roadmap
Process
Die Size
Number of Cores
Core Voltage
Core Clock
DRAM-IODDR Clock
Port数
Wide-IO Clock
Wide-IO Width
Wide-IO Ports
Memory Bandwidth
Peripheral IO
Peripheral IO lane
Peripheral IO Bandwidth
DP Performance
SP Performance
HP Performance
Power Consumption
Power Efficiency
System Efficiency

PEZY-SCPEZY-SC2PEZY-SC3PEZY-SC428nm
412mm2
1,0240.9V
733MHzDDR42,133MHz16nm
620mm2
2,0480.8V
1GHz
DDR42,666MHz

7nm
700mm2
8,0960.65V
1.33GHz
DDR4/5
3.6GHz5nm
740mm2
16,1920.55V
1.6GHz
DDR54GHz

8-42GHz DDR
1,024bit

42GHz DDR
3,072bit

43GHz DDR
4,096bit

153.6GB/s
PCI3e Gen32432GB/s
1.5TFLOPS
3.0TFLOPS
100W
15GFLOPS/w
6.7GFLOPS/w

42.1TB/s
PCIe Gen43264GB/s
4.1TFLOPS
8.2TFLOPS
16.4TFLOPS
200W
20.5GFLOPS/w
15GFLOPS/w

812.2TB/s
Custom Optical
128
256GB/s
21.8TFLOPS
43.6TFLOPS
87.2TFLOPS
400W54.5GFLOPS/w
40GFLOPS/w

824.4TB/s
Custom Optical
512
1TB/s
52.5TFLOPS
105TFLOPS
210TFLOPS
640W
82.0GFLOPS/w
60GFLOPS/w

ZettaScaler-3.0 system in 2019

We are planning to launch 20-30 PetaFLOPS system
in 2017, which can easily go up to 100+ PetaFLOPS,
if we can get further funding
By the end of 2019, ZettaScaler-2.0 system will beupgraded to ZettaScaler-3.0 by PEZY-SC3 and UM-2
3D DRAM, which should exceed 1ExaFLOPS

御清聴、有難う御座いました。