【見本】低解像度

【見本】低解像度
ギガ・ビット時代の USB，PCI Express，Ethernet などを観測する

初めての高速シリアル・
インターフェース測定
畑山 仁 著

1

まえがき

イントロダクション

ますます加速する USB，PCI Express，GbEthernet など

4

高速シリアル・インターフェースの世界へようこそ !
第 1 部 基礎知識編

	物理層の主な要素，トランスミッタ・ブロックとレシーバ・ブロックの技術，［第 1 章］
伝送路の考察13

高速シリアル・インターフェースの基礎知識

Appendix

USB，PCI Express，Ethernet

25

高速シリアル・インターフェースのおさらい［第 2 章］ イコライゼーション，スペクトラム拡散クロック，消費電力の抑制，リピータ
30

高速化へのチャレンジ［第 3 章］ 基本は BER，アイ・ダイヤグラムとマスク，ジッタとノイズなどの考察
36

高速シリアル I/F の標準的な評価手段

Appendix

BER 値はジッタのみならずノイズも影響する

44

BER とノイズ	リアルタイム・オシロとサンプリング・オシロ，必要なソフトウェア，BERT，［第 4 章］
フィクスチャなど

47

高速シリアル I/F 物理層で使用する測定器

	コンプライアンス・テスト，テスト・パターン，トランスミッタ / ソース測定，［第 5 章］
レシーバ / シンク測定

61

高速シリアル・インターフェースの測定
第 2 部 観測の実例編［第 6 章］ 最新規格の全貌を知り，現実の信号を見る
73

USB インターフェースの基礎と測定 / 観測例
コラム

2

240W まで拡張された EPR モード
初めての高速シリアルインターフェース測定

【見本】低解像度
Appendix−1

Type−C コネクタ＆ケーブルによる普及が進む

97

受給電インターフェースとしての USB PD

Appendix−2

Type−C コネクタによって共存を狙う次世代高速シリアル・インターフェース

99

USB4 と Thunderbolt 3	各種アドオン / グラフィックス・カード，USB，SSD，SD，CF カードなどに［第 7 章］
広がる I/F102

PCI Express の基礎知識と測定例
コラム

チップ・ツー・チップの PCI Express［第 8 章］ オフィス，家庭，産業機器や車載まで広範囲に普及した高速ネットワーク I/F127

Ethernet の基礎と観測例

Appendix143	WOL 機能によって Windows 搭載機器を LAN からリモート

起動する方法

［第 9 章］ 数十 Gbps を伝送する高解像ディスプレイの I/O
144

エピローグ

ディスプレイ系高速シリアル・インターフェース

158

高速シリアル・インターフェースの今昔と将来展望

159

付録 − 1 高速シリアル・インターフェースの周波数帯域図

163

付録 − 2 オシロスコープの観測帯域と実測波形の例

164

索引

168

筆者略歴，奥付
初出一覧

本書掲載記事の多くは下記を元に再編集 / 再構成しました．
• イントロダクション，第 1 章〜第 5 章，エピローグ：RF ワールド No.46 特集• 第 6 章：RF ワールド No.47 および No.48 の技術解説• 第 7 章：RF ワールド No.49 および No.50 の技術解説• 第 8 章：RF ワールド No.52 および No.53 の技術解説• 第 9 章：RF ワールド No.54 および No.55 の技術解説

初めての高速シリアルインターフェース測定3

【見本】低解像度

特集 イントロダクション
ますます加速する USB，PCI Express，GbEthernet など

高速シリアル・インターフェースの世界へようこそ！

 はじめに：本特集の狙い
チップ間，モジュール間，またはボード間，さらに装置間を接続するインターフェースでデータを転送する方式としては，並列に一度にデータを受け渡す「パラレル方式」と，データを直列に並べて時系列的に逐次転送する「シリアル方式」の 2 種類があります．かつてはインターフェースといえば，前者が主流で，後者は距離を長く延ばす場合，いわゆるデータ通信やチップ間での低速の制御や通信での使用でした．
ギガ・ビーピーエス
ところが今日では様相が一変しました．Gbps 超のインターフェースがパソコン/サーバや通信機器のみ
ならず，ディジタル家電，医療機器，放送機器，半導体製造 / 検査装置をはじめ，多くの電子機器，アプリ
ケーションで使用されています．“Gbps” は Giga bit
per second の略で，1 Gbps は 1 秒間に 1 兆ビットを転送することを意味します．
図 1 はパソコンで使っているインターフェースの例
Double Data Rate
です．DDR－DRAM 以外はすべてシリアル・インターフェース化されています．しかもそのデータ・レート
は民生機器でありながら 16 Gbps
（PCI Express），最も
高速で 20 Gbps
（Thunderbolt 3）
です．パソコン以外だと，電気信号で最も高速な規格で 28 Gbps，さらに次世代は 32 Gbps，56 Gbps に到達しようとしています．
複数の線路を使う規格や多値を伝送する規格では，その合計で表記する場合がありますが，ここでは誤解を避ける意味で，特筆のない限り「シングル・レーンあたりの物理層データ・レート」で表現します．
なお「レーン」という単位については第 1 章で説明します．
これら高速シリアル・インターフェースの物理層は，高速でデータを正確に伝送するために，多くの技術によって支えられています．これらが意味するのは，今日では高速シリアル・インターフェースが標準技術で内部拡張スロット

ISA→PC I →PC I Express
ディスプレイ・インターフェース
VGA→DV I →DisplayPortやHDM I

周辺機器や外部拡張
PGMC I A， → USB， → USB3.x
CardBus，
I EEE1394 Thunderbolt，
パラレル・ポート，
SDカード，
セントロニクス（ I EEE 1284）， eSATA
SCS I

通信インターフェース
RS-232→Ethernet（10M→100M→1G→10G）CPU↔CPU，チップ・セット間
ホスト・バス→FSB，
HubLink→QP I →DM I
HyperTransport（パラレル→シリアル）CCI X

ストレージ・インターフェース

I DE， → SATA → SATA，
ATA，
PC I Express
SCS I

マウスやキーボード
PS/2→USB

CPU/チップ・セット→グラフィックス
VL BUS→AGP→PC I Express

緑色はパラレル転送バス〈 図 1 〉パソコンで使われているインターフェースの変遷

4

初めての高速シリアルインターフェース測定

【見本】低解像度あり，これを理解することが，電子設計者に求められ意味します．より微細な表現，より微妙な色合いや明る条件になったといえるでしょう．

暗の違いの表現，よりスムーズな動き，より高速な動

そこで本特集では Gbps 超シリアル・インターフェー

きを表現するためです．
例として Blu－ray や地デジに代表されるハイビジョ

スの基本的な物理層技術と，その代表例として，身近ン放送（2K）が挙げられます．2018 年 12 月には 4K やなパソコン内部およびパソコン周辺インターフェース
規格のいくつかに焦点を当てて，測定方法も含めて紹介します．
なお，基礎といいながらも，かなり複雑に思われるかもしれません．しかし，今日では PCI Express やUSB3.2 Gen 1，DisplayPort HBR2 のように 5 Gbps の伝送も珍しくありません．そこで 5 Gbps 近辺のイン

8K の衛星放送も始まりました．画像のデータ量はピ
クセル（画素）数で決まります．図 2 にテレビ画面の高解像度化を示します．ディスプレイの解像度が 2 倍になるとピクセル数は縦横ともども 2 倍に増加するため全体では 4 倍増加します．したがって色深度，フレー
ム・レートを変更しない状態では，単純に 4 倍のデー
タ量を転送する必要があります．
実際にどの程度のデータ量が必要なのでしょうか？
ハイビジョン放送を例に見てみましょう．
フルハイビジョンの 1 画面は 1920×1080 ピクセルで構成されています．画面に見えている有効表示領域以外に音声データや補助データを含む垂直や水平の同期
期間があり，それらを含めると 1 画面あたりは 2200 ×
1125＝2475 k ピクセルで構成されています．
さらに動画として30フレーム/秒で表現されており，
74.25 M ピクセル / 秒を転送する必要があります．なお，
日本の放送規格でのフレーム・レートは正確には 30/
1.001＝29.97 フレーム/秒を採用しています．
1 ピクセルは 10 ビットで表現されます．そして 1 ピ
クセルには，明暗を表現する輝度情報（ルミナンス：
Y）と色を表現するための色差情報（クロミナンス：
Cb，Cr）各々 10 ビットで計 20 ビットの情報をもちます．色差情報は情報量を減らすために 1 ピクセルごとに間引かれ，
Cb と Cr を交互に転送します．
これを「Y：
Cb：Cr ＝ 4：2：2」と表現します．したがってシリア
ル化すると，データ転送レートは 74.25 M × 20 ビット＝ 1.485 Gbps 必要となります．
なお，こんなに大量のデータをそのまま放送電波に乗せられないため，国内地上波ディジタル放送は，またその評価にあたっても独自の知識が必要です．

ターフェースを理解する上で必要な知識を中心に紹介したいと思います．

 なぜ高速シリアルなのか？
シリアル・インターフェース自身は，以前から I 2C，
SPI，UART，RS－232 などチップ間の制御や機器間での通信用に使用されていますが，ここでいう高速シリ
アル・インターフェースは，大量なデータの転送が要求されるために，「物理層データ・レートが Gbps を越えている」ものを指します．

■ 2.1 必要とするデータ帯域幅が飛躍的に増大なぜこんなに高速になったのでしょうか？単位時間
Data Bandwidthに転送されるデータ量はデータ帯域幅と呼ばれます．
その背景としてデータ帯域幅への絶え間ない要求があります．
歴史的に，転送やストレージに蓄積されるデータは，
テキストから音声 / 音楽，静止画，動画へ移行し，さらに高精細化が進みました．高精細化とは，高解像度，
高色深度，動画での高フレーム・レート化（コマ数）を

4320

7680
8K画面

2160

3840
4K画面

〈 図 2 〉テレビ画面の高解像度化

NTSC
画面

483

1080

1920
フルハイビジョン画面
（2K）
720

初めての高速シリアルインターフェース測定5

【見本】低解像度
第1章 物理層の主な要素，
トランスミッタ・ブロ
ックとレシーバ・ブロックの技術，
伝送路の考察高速シリアル・
インターフェースの基礎知識
1.1 高速シリアル・インターフェースの物理層がもつ主な要素■ 1.1.1 トランスミッタ，
レシーバ，
伝送路
高速シリアル・インターフェースの物理層は図 1.1に示す「トランスミッタ」，「レシーバ」，そしてそれらの間を接続する「伝送路」で構成されます．
ここで紹介するインターフェースは，基本的に信号が左から右へ流れる片方向伝送の構成とします．
双方向（全二重）にするには，左右が逆向きに配置され た 同 じ 接 続 を ペ ア で 組 み 合 わ せ ま す． こ れ をDual Simplex Communication「双対単方向伝送」といいます．
なお，片方向だけの伝送で済むインターフェースもあります．たとえば画像系です．パソコンなどの信号
源（ソース）から外部ディスプレイやプロジェクタなど
への表示装置（シンク）への伝送，GPU から LCD パネ
ルへ映像データを送る伝送のように，いずれも片方向だけの構成です．

■ 1.1.2 レーン，リンク，ポート
高速シリアル・インターフェースには「レーン」，「リンク」，「ポート」という用語が登場します．図 1.2 を見てください．
● ポート
同一チップ内に置かれたトランスミッタとレシーバの組み合わせです．
● レーン
1 本の信号線をいいます．差動であれば正負 1 対の差動信号線です．双対単方向伝送では上り下りをペアとして数えます．
● リンク
二つのポート間を接続する双対単方向伝送パスをいbyいます．PCI Express などでは「×N リンク」という表現があり，N 組のレーンで構成されています．

1.2 トランスミッタ・ブロックとその技術
図 1.3 はトランスミッタ・ブロックの機能ダイヤグ
ラムです．上位層から受け取ったデータをシリアル化
し，実際の信号として送信します．ブロック図の左から右へ信号の流れに沿って各機能を説明します．

■ 1.2.1 スクランブラ
上位層から転送されてきたデータは，同じパターン
リンク

ポート

PHY

Tx
Rx

Rx
Tx

Tx
Rx

Rx
Tx

Tx
Rx

Rx
Tx

Tx
Rx

ポート

PHY

レーン
〈 図 1.2 〉レーン，リンク，ポート

ロジック/リンク層

ロジック/リンク層
トランスミッタ
（Tx）

Rx
Tx

伝送路
（PCB, バックプレーン，ケーブル）

レシーバ
（Rx）

信号伝送路

〈 図 1.1 〉高速シリアル・インターフェースの物理層を構成する要素

初めての高速シリアルインターフェース測定13

【見本】低解像度
Linear Feedback Shift Resister

が継続しないように線 形フィードバック・レジスタ（LFSR）で生成した乱数値とデータを排他的論理和

スクランブルする狙いは次の二つです．
● 特定周波数へのエネルギーの集中による EMI を低

かく はん

減する

（XOR）して，データを攪 拌 します．この機能を「スクランブラ」といいます．

同じデータが周期的に繰り返されると，特定のスペ

図 1.4 は ス ク ラ ン ブ ラ の 例 で す． こ れ は PCI

クトラム上にピークが生じますから，そのレベルを低

Express 2.5/5 Gbps や USB3.2 5 Gbps で使用されている 16 ビット LFSR です．
受信側にもデスクランブルを行うために同じハード
ウェアを備えており，受信したデータと LFSR 出力を
排他的論理和することで，元のデータ値に戻します．
その際に，正しくスクランブル前のデータに復元す
るには，スクランブラとデスクランブラが同じ値を生成するように同期している必要があります．そこでト
ランスミッタからの送信データに特殊なデータを使ってリセットし，同期するようにします．
LFSR は段数とフィードバック・タップ位置を表現
seed
した生成多項式および初期値（シ ード）で規定されま減します．
図 1.5 はスランブラの有無によるスペクトラムの差です．スクランブラを掛けるとピーク値が 18 dB ほど低下しているのがわかります．
● データ遷移密度の向上
高速シリアル・インターフェースでは同期のために，レシーバのクロック・リカバリ回路でデータからクロックを再生します．このとき PLL が絶えず追従する，つまりクロック・リカバリ回路が常に周波数 /位相同期したクロックを再生するためには，高頻度で信号が変化することが必要です．

■ 1.2.2 エンコーダ（符号化）

す．表 1.1 は LFSR の生成多項式の例です．生成多項式は各規格により異なり，さらに同じ規格でも，例えば USB3.2 5 Gbps ではレーン 0 に FFFFh，レーン 1 は8000h のようにレーン間でデータが変化するパターン（タイミング）をずらしてクロストークを抑制します．
表 1.2 はスクランブラ / デスクランブラと転送されるデータの関係です．USB3.2 5 Gbps で D0.0（00h）を連続転送した例（論理的アイドル）です．

ドライバ

符号化
（エンコーダ）スクランブラ

さて，スランブラを通したデータをそのままシリアル化して送信するわけではありません．何らかの符号化を行います．おもに利用されている符号化方式としては，表 1.3 に示すものがあります．
符号化方式の名称にある最初の数字は，符号化前のビット数で，後ろの数字は符号化後のビット数を表しています．つまり「8B/10B」は，8 ビット・データを

シリアライザ
データ・レート・クロック

データ・レート・クロック÷10PLL

レシーバ検出リファレンス・クロック〈 図 1.3 〉トランスミッタの機能ブロック
LFSR

X0

X1

X2

X3

X4

X5

X 12

k＋7

k＋6

k＋5

k＋4

k＋3

k＋2

k＋1

k

k＋7

k＋6

k＋5

k＋4

k＋3

k＋2

k＋1

k

X 13

X 14

X 15

はXORを表す

転送クロック
H

G

F

E

D

C

B

A
［H′
, G′
, F′
, E′
, D′
, C′
, B′
, A′
］
］
＝［H, G, F, E, D, C, B, A］XOR［Scr（k ＋7：k ）

H′

G′

F′

E′

D′

C′

B′

A′

〈 図 1.4 〉16 ビット・スクランブラの例（PCI Express 2.5 G/5 Gbps や USB 3.2 5 Gbps で使用）

14

初めての高速シリアルインターフェース測定

【見本】低解像度
第１章 Appendix
USB，PCI Express，Ethernet

高速シリアル・インターフェースのおさらい
高速シリアル・インターフェースには，ディスプレ
イ・インターフェースやモバイル機器向けインターフ
ェースなど各種ありますが，代表的な 3 種類について，
ざっとおさらいしておきましょう．

1 USB：
ユニバーサル・シリアル・バス● USB1.0，1.1，2.0
USB（Universal Serial Bus）は，パソコンと外部周辺機器との接続用として，もっとも普及したインター
フェースの一つです．パソコンのみならずディジタル
家電機器にも広く普及されています．表 1 は規格の概要です．
1996 年 に USB － IF（USB Implementers Forum）か
ら最初の規格が公開されました．当初はマウスやキー
ボードの PS/2 コネクタの置き換えでしたが，フラッ
シュ・デバイスの台頭により，フロッピ・ディスクに代わるストレージ・メディアとして USB メモリが普及し，時代が必要とする高速化に対応しました．Low（12Mbps）に加え，40 倍
Speed（1.5Mbps）/Full－Speed
高速化した High－Speed（480Mbps）が USB2.0 で追加されました．
● USB3.0，3.1
現時点でパソコンでの主流は 2008 年に規格が策定さ れ た USB3.0 と そ の 後 策 定 さ れ た USB3.1 Gen1
（5 Gbps）です．5 Gbps の物理層は，USB2.0 には手を加 え ず に 完 全 に 仕 様 と 電 気 的 特 性 が 異 な る PCI
Express や SATA に類似した物理層の信号線と端子をケーブル / コネクタに別途追加したデュアル・バス・アーキテクチャで実現しました．表 2 に概要を示します．
ホストに使用する Standard A は USB2.0 との互換性を備えています．それ以外のコネクタではデバイス側は USB2.0 ケーブルを USB3.0 デバイスに接続できます
が，逆は挿すことができません．USB3.0 は USB2.0 の上位のような番号の付け方をしていますが，USB3.0と USB2.0 は別の規格として策定され，USB 規格では後方互換性のために，USB3.x は USB2.0 が必ず共存し〈 表 1 〉USB1.0，1.1，2.0 規格の概要
規格バージョン
規格策定時期名称
データ・レート（1レーン）

USB3.1

USB1.0/1.1 ※ 1

USB2.0USB3.01996 年 1 月

2000 年 4 月

2008 年 11 月

Gen1

Gen2
2013 年 7 月

LS：Low－Speed

FS：
Full－Speed

HS：
Hi－Speed

SS：SuperSpeed

SSP：
SuperSpeed Plus

1.5 Mbps

12 Mbps

480 Mbps

5 Gbps

10 Gbps

データ信号（差動）
D ＋ /D －1組2本

SSTx＋/SSTx－,
SSRx＋/SSRx－（なし）

2 組（4 本）通信方式

半二重による双方向

双対単方向※ 4

符号化

NRZI（Non－Return to Zero Inversion）＋ビット・スタッフィング※ 2

ケーブル長

3m
（18 ns 遅延）

5 m（26 ns 遅延），
Type－C では 4 m

8b/10b128b/132b

3 m（6 dB ＠ 2.5 GHz，Standard－A～
Micro B では 1 m，Type－C では 2 m）

1m
（6 dB ＠ 5 GHz）

Tx イコライザ

なし

ディエンファシス
（2 タップ）ディエンファシス＋プ
リシュート（3 タップ）

Rx イコライザなし

CTLE

CTLE＋1 タップ DFE

後方互換性

あり

あり※ 3

コネクタ

Standard－A，Standard－B，Type－C，Mini－B，Standard－A，Standard－B

Standard－A，Standard－B，Type－C，
micro－A，micro－B，micro－AB

2.5 W，USB BC：7.5 W，USB PD：100 W ※ 5

4.5 W，USB BC：7.5 W，USB PD：100 W ※ 5

最大給電能力注▶※ 1：現在 USB1.0/1.1 は USB2.0 規格に統一されている．※ 2：Non Return to Zero Inversion：“0”を送る時に状態を反転．“1”を送る
時は保持．ビット・スタッフィング：“1”を 6 ビット送ったら反転する．※ 3：後方互換性はデュアル・バスで実現．USB2.0（ 最低 HS/
FS/LS のうち一つ）をサポートすること．※ 4：ダウン・リンク，アップ・リンクで専用の片方向通信路を持つ双対単方向伝送（デュアル・
シンプレックス），※ 5：2022 年 5 月に策定された USB PD リリース 3.1 から，従来の 100 W までを SPR モード（Standard Power Range）とし，240 W まで拡大可能な EPR モード（Extended Power Range）として，28/36/48 V が追加された．

初めての高速シリアルインターフェース測定25

【見本】低解像度〈 表 2 〉USB3.0，3.1，3.2 規格などの概要
USB3.2

規格バージョン

Gen2

規格策定時期最大
データ・
1 レーンあたり
レート
レーン数

Gen2

2017 年 9 月
SuperSpeed
USB

名称

USB4

Gen1

SuperSpeed SuperSpeed
USB 10 Gbps USB 20 Gbps－

5 Gbps

10 Gbps
5 GbpsGen3
2019 年 8 月

USB4
20 Gbps

USB4
40 Gbps
40 Gbps

20 Gbps

20 Gbps

10 Gbps

10 Gbps

10 Gbps2

20 Gbps1

2

1

データ信 SSTx＋/SSTx－
号（差動）

1 組（2 本）2 組（4 本，Type－C）

1 組（2 本，Type－C）

2 組（4 本，Type－C）

SSRx＋/SSRx－

1 組（2 本）2 組（4 本，Type－C）

1 組（2 本，Type－C）

2 組（4 本，Type－C）

D＋/D－

2

1 組（2 本）通信方式

双対単方向※ 2

符号化8b/10b128b/132b

誤り訂正

なし

なし

ケーブル長

Standard－A～
Standard－B：3 m，Standard－A～micro－B：1 m，Type－C～Type－C：2 m

1m（6 dB ＠ 5 GHz）

Tx イコライザ

2 タップ（ディエンファシス）

Rx イコライザ

CTLE

64b/66b128b/132b
RS（198，194）2m（12 dB ＠ 5 GHz）

1m
（7.5 dB ＠ 10 GHz）
2m
（LRD ケーブル※ 4）3 タップ（ディエンファシス＋ 3タップ（ディエンファシス＋プリシュート，
プリシュート，1 セット固定）
16 プリセットから選択）
CTLE（DC ゲイン 7 段）
＋ 1 タップ DFE

CTLE（DC ゲイン 10 段）＋ 1 タップ DFE

後方互換性

あり※ 1

あり※ 3

コネクタ

Standard－A，Standard－B，Type－C，
micro－A，micro－B，micro－AB

Type－C× 1：4.5 W，× 2/USB BC：7.5 W，
USB PD：100 W ※ 5

USB 4/USB BC：7.5 W，
USB PD：100 W ※ 5

最大給電能力注▶※1：後方互換性はデュアル・バスで実現．
USB2.0（最低HS/FS/LSのうち一つ）をサポートすること．
※2：ダウン・リンク，
アップ・
リンクで専用の片方向通信路を持つ双対単方向伝送（デュアル・シンプレックス）．※ 3：ネイティブ・モードで USB3.2 をサポート，※ 4：
Lenear Redriver Cable（アクティブ・ケーブル），※ 5：2022 年 5 月に策定された USB PD リリース 3.1 から，従来の 100 W までを SPR モ
ード（Standard Power Range）とし，240 W まで拡大可能な EPR モード（Extended Power Range）
として，28/36/48 V が追加された．

ている必要があります．その結果，マウスやキーボードをはじめとする高速性が必要のないアプリケーショ
ンでは，従来からのデバイスやコンポーネントそのほかをそのまま利用できます．実際に USB2.0 は 2000 年に規格化された後，大きな変更がなく今日に至っています．
USB3.0 は当初，パソコンへ搭載するには，ホスト・コントローラ・チップを外付けする必要がありましたが，CPU やチップ・セットに標準搭載されるようになってから，パソコン標準でケーブル接続できる高性能のインターフェースとして本格普及しました．
周辺機器との接続では，SSD や HDD などの一つのアプリケーション接続用であれば，帯域は 5 Gbps で十分かもしれません．しかしながら，ドッキング・ス
テーションのように一つのインターフェースの先に，
複数のデバイスやアプリケーションが接続されるような使い方では不十分です．さらに大容量化する一方のストレージ・デバイスのコンテンツを丸ごと転送する
ような用途では，高速性は生産性に直結します．そう
いったニーズに応えるために，従来からの 5 Gbps を

26

Gen1 とし，新たに 10 Gbps Gen2 を追加した USB3.1
が 2013 年 7 月 に USB － IF か ら 規 格 化 さ れ ま し た．
5 Gbps の 8B/10B より符号化のオーバーヘッドが高効
率な 128B/130B 符号化のシンク・ヘッダ 2 ビットを 4ビット化し，1 ビット・エラーがあったとしてもヘッダを認識可能にすることで，データ再送を不要にした
128B/132B 符 号 化 を 採 用 し て い ま す．10 Gbps は
5 Gbps への後方互換性を備えています．
USB3.1 10 Gbps は，USB3.0 の初期同様に，当初はチップ・セットへ搭載されていませんでしたが，2018
年第4四半期に発売開始されたインテル300シリーズ・
Cannon Lake
チップ・セット CNL－PCH に集積され，パソコンにUSB3.1 Gen2/10 Gbps を標準搭載できる時代を迎えました．
● Type−C コネクタ

USB の 歴 史 の 中 で セ ン セ ー シ ョ ナ ル な 出 来 事 が
USB Type−C コネクタの策定です．従来，コネクタはそれぞれの通信規格に紐づけされ，規格で規定された信号の伝送や機能を実現すべく，規格ごとにさまざ
まな形状のコネクタが用意され，パソコンはそれらを初めての高速シリアルインターフェース測定

【見本】低解像度
第 2 章 イコライゼーション，
スペクトラム 拡散クロック，消費電力の抑制，リピータ

高速化へのチャレンジ

データ・レートの高速化は，さまざまな技術的障壁との戦いになります．

2.1 有損失伝送路との戦い：
イコライゼーション
データ・レートが高速化すると，伝送線路がもつ損失の影響を受け，受信端の信号振幅が減少します．
高速化実現の背景には，誘電正接（tanδ）など基板
素材の特性改善のみならず，基板などの設計 / 製造技術，半導体のプロセスの微細化による高速動作もありますが，伝送路の損失を補償するイコライザ技術の向上が実現したといっても過言ではないでしょう．
イコライザ技術には，トランスミッタ側で送信信号に対して適用する「トランスミッタ・イコライザ」とレシーバ側で受信した信号に適用する「レシーバ・イ
コライザ」があります．

■ 2.1.1 トランスミッタ・イコライザ● ディエンファシスによって受信端での遷移ビットと非遷移ビットとのレベル差をなくす
トランスミッタ・イコライザとして基本的なのは，
図 2.1 の「ディエンファシス」です．信号の 0 → 1，
1 → 0 というビット変化部分は「遷移ビット」とか「カーソル」とも呼ばれ，周波数的に高い成分を持つため，
0 → 0，1 → 1 と同じビットが継続する「非遷移ビット」（ポスト・カーソルとも呼ぶ）に比べて損失が多くなります．そのため低周波成分の信号レベルを下げること
V in（n ）V in（n ＋1）
1U I
ディレイ

で，相対的に遷移ビットを強調し，受信端に到来した遷移ビットと非遷移ビットとのレベル差をなくします．
逆に遷移ビットの信号レベルを非遷移ビットの信号レベルより持ち上げるのを「プリエンファシス」という場合がありますが，FM 放送のように送信側であらかじめ補償するという意味であり，ディエンファシス
でありながら「プリエンファシス」と称する場合もあります．狙いはディエンファシスと一緒です．混在して使用されています．
基本的なディエンファシスは，上記のように 2 ビット間での制御で 2 タップですが，伝送路の周波数損失に応じてパターンごとに信号レベルを制御するのが理想です．そのため高速化に伴い，図 2.2 のように 3 ビ
ット間，つまり遷移ビットの一つ前のビット（プリカーソル）の信号レベルも制御したり（プリシュート），
細かく信号レベルを制御する 3 タップも使われます．
ディエンファシス量を一定値に指定している規格もありますが，例えば PCI Express（8Gbps）のように伝送路に合わせて細かく調整できる規格もあります．代
表的な規格例を表 2.1 に挙げます．
● ディエンファシスの効果
実際のディエンファシスの効果を見てみましょう．
まず図 2.3 は周波数特性で見たトランスミッタ・イコ
カーソル

Va

ポスト・カーソル

Vb

C ＋1

C0

Σ

Vout（n ）現在の信号をC 0 で重み付
けし，C ＋1で重み付けした
1UI手前の信号と加算する．
C ＋1 の係数をマイナスにすることで反転し，同じビットなら振幅が下がる（a）ブロック・ダイヤグラム

パターン遷移後ビットであるカーソルが最大振幅V aとなり，ポスト・カーソル以降のパターン非遷移ビ
ットの振幅がV b に下がる（ディエンファシス）（b）カーソルとポスト・カーソル〈 図 2.1 〉トランスミッタ・イコライザによるディエンファシス（2 タップ）30

初めての高速シリアルインターフェース測定

【見本】低解像度
ライザの効果です．図（a）の周波数特性を持つ伝送路（トレース長 140 cm の基板）に対して，5 Gbps 信号に
3.5 dB のディエンファシスを適用した例です．ディエ

ことになります．

■ 2.1.2 レシーバ・イコライザ

ンファシスは受信端での周波数がより高い遷移ビット

送信側で施される信号改善方法であるディエンファ

のレベルと，周波数がより低い損失の少ない非遷移ビ

シスに対し，受信側で施される信号改善がレシーバ・ットのレベル間の差を少なくすることが目的で図（b）のような特性を持ちます．その結果，図（c）のような特性を持つことになります．
図 2.4 は上記伝送路でディエンファシスなしで伝送したとき，図 2.5 はディエンファシスを適用した際のアイ・ダイヤグラムです．受信した信号の品質が改善されていることがアイ・ダイヤグラムから判断できま

イコライザです．
レシーバ・イコライザの基本的な考え方は，伝送路の周波数特性による損失を受信側で補うものであり，とくに新しい技術ではありません．しかしながら最近のデータ・レートの高速化に伴い，積極的に使用する傾向にあります．
● CTLE と DFE
レシーバ・イコライザには大きく分けて図 2.6 の 2種類があります．
▶CTLE（Continuous Time Linear Equalizer：連続時
間線形イコライザ）
アナログ的にハイパス・フィルタとローパス・フィ
ルタを組み合わせて実現され，時間軸上で連続的に動す．受信端の信号振幅は遷移ビットの損失量＋伝送損
失分下がります．ということは伝送線路が長くなる，
またはデータ・レートが上がれば受信端振幅が下がる
プリカーソル

カーソル

Va

Vc

Vb

ポスト・カーソル

Vd

ディエンファシス

プリシュート（a）通過前（アイ高さ：804 mV，アイ幅：190 ps）

ディエンファシス：20 log10(V b /V a )プリシュート：20 log10(V c /V b )ブースト：20 log10(V d /V b )〈 図 2.2 〉トランスミッタ・イコライザによるディエンファシス（3 タップ）〈 表 2.1 〉高速シリアル・インターフェース規格で採用されているディエンファシス例
規格

PCI Express
USB3.2 5 Gbps

符号化

ディエンファシス

2.5 Gbps

3.5 dB

5 Gbps

3.5 dB，6 dB

5 Gbps

3.5 dB00（b）通過後（アイ高さ：48 mV，アイ幅：54 ps）〈 図 2.4 〉USB3.2（5 Gbps，CP0 パターン）信号を長さ 140 cm の基板に通したときの信号劣化（テクトロニクス社 BSA12500ISI 型
ISI テスト基板）

3.5dB

0

＋

−20
−30
−40
100M

−10

振幅［dB］−10

振幅［dB］

振幅［dB］

10.4dB

＝

−20
−30

1G
周波数［Hz］−40
100M（a）140cm基板の周波数特性（挿入損失）

6.9dB

−10
−20
−30

1G
周波数［Hz］（b）3.5dBディエンファシスの
周波数特性

−40
100M

1G
周波数［Hz］（c）（a）に対しディエンファシスで補正した周波数特性〈 図 2.3 〉周波数特性で見たトランスミッタ・イコライザの効果（数値は 2.5 GHz と 100 MHz との差分）

初めての高速シリアルインターフェース測定31

【見本】低解像度
第 3 章 基本は BER，アイ・ダイヤグラム
とマスク，ジッタとノイズなどの考察

高速シリアル I/F の
標準的な評価手段
3.1 基本的な考え方：
ビット・エラー・レートが基準
高速シリアル・インターフェース規格の仕様を見た
場合にほとんどの仕様，例えばこれから紹介するアイ
幅やジッタ量は，すべてビットあたりのエラー率である “BER” を 基 準 に 決 め ら れ て い ま す． こ れ は
Bit Error Rate
ビット・エラー・レートであり，ビット・エラー・レ
シオとも呼ばれます．
ビット・エラー・レートとは，転送したデータに対し，何個エラーが発生したかを表した比率です．物理層の相互運用性は，ある特定のビット・エラー・レー
ト以下で転送できるかどうかが基準となっています．
規格にも依りますが，多くの規格は BER が 10 － 12，つまり 1 兆ビットの転送に対し，1 個のエラー許容を基準とします．ビット・エラー・レートを基準とする理由は，伝送路系にあるジッタとノイズの存在です．ただし，影響の出方はデータ・レートや伝送方法に大きく依存します．

3.2 アイ・ダイヤグラム
シリアル・インターフェースの伝送特性を表す要素には下記のようなものがあげられます．
●●●

立ち上がり時間，立ち下がり時間
オーバシュート，アンダーシュート，
リンギング（リングバック）●

デューティ・サイクル●

UI（ユニット・インターバル）

ジッタ，ノイズこれらを総合的に表現できるということで，シミュレーション評価やオシロスコープによる測定で使われているのが図 3.1 の「アイ・ダイヤグラム」です．1
ビットごとの信号の遷移や非遷移状態を切り出して重ね合わせた表示で，「目」のような形状になることか
らその名があります．
アイが明瞭に開いていれば，ノイズやジッタに対す

36

ながら，アイのトップやベース部分が太くなったり，遷移部分が広くなったり，つまりアイの開き方が不明
瞭になってくると，受信特性が悪化することは直感的に理解できると思います．実際にアイの開き具合は，
ビット・エラー・レートと相関があります．
図 3.2 は図 3.1 のリカバリ・クロックやリカバリ・
データを示しています．ここで重要なことは，アイ・
ダイヤグラムの基準点（例えばオシロスコープであればトリガとなる点）は，データではなく再生されたクロックが基準であるということです．
図3.3はアイ・ダイヤグラム描画の原理です．
アイ・
ダイヤグラムの表示方法として，以前はリファレン
ス・クロックやハードウェア・クロック・リカバリ回
路でリカバリされたクロックを使用して等価時間サンプリングでアイを連続的に描かせる方法をとっていました．
今日ではリアルタイム・オシロスコープを使い，100 万 UI などある特定の期間連続したデータを単発で取り込み，ソフトウェアでリカバリしたクロックから
波形を 1UI ＋αほど重なるように切り出し，重ね合わせて表示する方法が主流です．重ね合わせた際に表示領域のピクセルごとの頻度情報を階調や色で表現します．なお，UI（ユニット・インターバル）とは，デー
タ列の 1 ビット周期に対応する時間をいいます．

信号レベル（マージン）●●る耐性が増加し，受信特性も良好になります．しかし

UI境界

1UI

UI境界

（a）リカバリ・データ（b）リカバリ・クロック〈 図 3.1 〉アイ・ダイヤグラム

初めての高速シリアルインターフェース測定

【見本】低解像度
リカバリ・データ
シリアル・
データ

サブフレーム1

ソフトウェアでリカバリしたクロック位置PLL

位相選択〈 図 3.2 〉アイ・ダイヤグラム測定に使うリカバ リファレンス・
クロック
リ・データとリカバリ・クロック

D

位相
インタ
ポー
レータ リカバリ・クロック

サブフレーム3

サブフレーム2

サブフレーム5

サブフレーム4

サブフレーム6

オシロスコープの波形メモリに実時間サン
プリングによって単発で取り込んだ信号か
ら取り出されたサブフレームを重ね合わせることでアイ・ダイアグラムを表示する．
サブフレームはオーバラップするために1
ビット長より長めに取り出される．
〈 図 3.3 〉アイ・ダイヤグラム描画の原理
UI境界

3.3 マスクアイ・ダイヤグラム測定の際に信号レベル，ノイズ
およびジッタ，パルス特性の許容範囲，つまり最悪値（違反ゾーン）を規定した多角形のマスクを使い，ア
イ・ダイヤグラムが許容範囲内にあるか確認，または合否判定する場合があります．
マスクは規格および測定箇所ごとに規定されています．通常は幅 2 点と高さ 2 点を規定した「菱形」や幅2 点と高さを 4 点で規定し，菱形のマスクの時間軸方向にジッタ分を加算した「六角形」のマスクが使われています．また，100BASE－T などの多値伝送ではい
くつもの多角形を組み合わせたマスクや，1000BASE－T ではパルス特性のマスクが使われます．

CDRサンプリング点（0.5UI）

エラーなし（1→1）
エラーあり（1→0）

3.4 ジッタ
過多なジッタがあるとビット・エラーが生じます．
図 3.4 では単純化するためにエッジの位置が 0.5UI を越えたらエラーと仮定します．実際はデータ・リカバ
リのセンス・アンプがウィンドウを持つので幅があります．
UI 境界からの右方向へのジッタが 0.5UI までならエラーが生じませんが，0.5UI を越えるとデータ “1” を
データ “0”，またはデータ “0” をデータ “1” と認識し，初めての高速シリアルインターフェース測定

エラーなし（0→0）

エラーあり（0→1）

〈 図 3.4 〉過多なジッタがビット・エラーを起こす理由

37

【見本】低解像度
第３章 Appendix
BER 値はジッタのみならずノイズも影響する

BERとノイズの関係

本文では BER とジッタの関係について説明しました．ここでは BER とノイズの関係について補足します．

1 高速シリアル・インターフェースではBER が二つの意味で使われている
BER とノイズの関係を説明する前に，BER が高速
シリアル・インターフェースでは下記二つの意味で使われている点を理解しておく必要があります．
・実際に転送するデータ・ビット数と転送中に発生するエラー・ビットの比率
・アイ高さとアイ幅によって，ある仕様限界を規定するための基準．
ジッタやノイズの中でもランダムなジッタやノイズの発生頻度は正規分布に従います．そのため，例えば「1 兆ビット転送してもエラーの発生を 1 回許容する」という仕様を考えると，データを受信するために必要なアイ高さとアイ幅によって，ある仕様限界を満たす
標準偏差（σ）の係数 Q BER が決まります．つまり BERを規定することで仕様限界値が決まります．逆に仕様
限界が決まっていれば，BER によってσが決まります．
後者の考え方は品質管理で知られているシックス・シ

グマ（6σ）とほぼ同じです．

2 BER 値はジッタのみならずノイズも影響する
本文ではジッタの中でもランダム・ジッタがビッ
ト・エラーを引き起こす（仕様限界を越える）
原因であり，他のジッタはビット・エラーを引き起こさないにしても，ジッタ・マージンを低下させるように作用することを説明しました．
ノイズの中でも回路の熱雑音などが主たる要因で発生するランダム・ノイズが，ジッタに加えてビット・
エラーを引き起こす原因となります．ランダムというと発生確率が一様に思えますが，ここでのランダム・
ノイズは，周波数領域で一様な電力スペクトルをもち時間領域での発生確率が正規分布するホワイト・ガウ
Additive White Gaussian Noise
ス・ノイズ（加 法的ガウス雑音：AWGN）です．時間
領域では発生確率が正規分布をとります．これを図 1に示します．
ノイズは，エッジ部分では時間方向のジッタとして表れます．図 2 を見てください．
図（a）は元の信号で図（b）はノイズです．図（c）は図（b）のノイズが重畳した図（a）の信号です．ノイズが

BER→

1，0判定
スレッショルド

→振幅

←BER

〈図1〉
BER はジッタのみならず，ノイズの影
響も受ける

44

時間→
UⅠ境界

サンプリング点（0.5UⅠ）UⅠ境界

UⅠ：Unit Ⅰnterval

初めての高速シリアルインターフェース測定

【見本】低解像度
第4章 リアルタイム・オシロとサンプリング・オシロ，

必要なソフトウェア，
BERT，
フィクスチャなど

高速シリアル I/F 物理層で使用する測定器
トランスミッタやレシーバ測定を個々に解説する前アナログ技術で実現していた時代のリアルタイム・に，高速シリアル・インターフェースの物理層測定で使用する主な測定器について紹介します．

オシロスコープの周波数帯域は，1 GHz がせいぜいでしたが，ディジタル化とその後の半導体技術，信号取り込み技術の進歩により，扱える周波数帯域が飛躍的に高くなり，今日では 70 GHz を越える機種も登場しています．単発で捕捉できる信号の周波数は A－D 変
換のサンプル・レートで決まり，200G サンプル / 秒
を越えるサンプル・レートも等価的に実現されています．
図 4.1 のように逐次リアルタイムにサンプルが行われることから，リアルタイム・オシロスコープと呼ばれます．200G サンプル / 秒の場合，5ps 間隔で信号がサンプルされることになります．
よく「分解能＝確度」と誤解されますが，サンプルとサンプルの間を補間し分解能を向上させ，確度を向上させています．垂直分
解能も同様です．

4.1 リアルタイム・オシロスコープ
後述する「サンプリング・オシロスコープ」と区別する意味で，ここでは一般的なオシロスコープを「リアルタイム・オシロスコープ」と呼びます．
トランスミッタやソース機器のアイ・ダイヤグラム
やジッタなどの物理層の電気的特性を測定するための中心的なツールは，リアルタイム・オシロスコープ（写真 4.1）です．リアルタイム・オシロスコープはデバッ
グやトラブルシューティング，コンプライアンス・テ
スト，レシーバ・テストのジッタ校正などに広く利用します．

〈 写真 4.1 〉4 チャネル 20 GHz 帯域 100Gspsの性能を持つリアルタイム・オシロスコープ
MSO72004C 型（テクトロニクス社）

初めての高速シリアルインターフェース測定47

【見本】低解像度
入力信号

A

A

A

B

サンプリング・クロック

A ：基本波振幅

B
C
B ：第3次高調波振幅 C ：第5次高調波振幅（a）基本波だけの波形（b）第3次高調波を （c）第5次高調波を
加えた波形
加えた波形

振幅

〈 図 4.1 〉リアルタイム（実時間）サンプリング方式による波形取り込み

800ps（1.25GHz）

1

0

A

B

0 ω

C

3ω
5ω
周波数

（d）周波数スペクトル1〈 図 4.3 〉方形波は基本波と奇数次高調波によって構成されている
400ps（2.5GHz）

第7次高調波まで
第5次高調波まで
第3次高調波まで〈 図 4.2 〉NRZ で一番速い繰り返しパターン
基本波のみ（正弦波）■ 4.1.1 観測に必要なオシロスコープの周波数帯域
高速シリアル・インターフェースを観測するには，どの程度の周波数帯域のオシロスコープを使用したら良いのでしょうか？
● 基本は 5 次高調波まで観測できる周波数帯域
ここで紹介しているシリアル・インターフェース規格の多くの伝送形式は，NRZ（Non Return to Zero）でデータを転送します．NRZ ではデータ・レートで規Unit Interval
定される 1UI の時間にわたり信号が “0” または “1”を維持します．その結果，一番速い繰り返しパターン
は 1 ビットごとに“0”と“1”が交互に繰り返される“0101…” で，その周期は 1UI の 2 倍，周波数はデータ・レートの半分となります．例えば図 4.2 に示すように
2.5Gbps で あ れ ば，1UI ＝ 400ps で 繰 り 返 し 周 期 は
800ps なので “01” のクロック・パターンの繰り替しレートは 1.25 GHz の方形波となります．
シリアル・インターフェースで伝送される信号は方形波です．話を簡単にするために，教科書どおりの方形波で考えてみます．方形波を周波数領域で見ると，
図 4.3 のようにその繰り返し周波数を基本とする基本
波とその奇数次高調波で構成されています．
つまり 2.5Gbps のクロック・パターンの基本波は1.25 GHz で あ り， 奇 数 次 高 調 波 成 分 と し て 3 次 の3.75 GHz，5 次 の 6.25 GHz，7 次 の 8.75 GHz， … が 重
畳しています．高調波成分の振幅は，次数が高くなる
につれ小さくなります．結果として，どこまでの次数の高調波までをオシロスコープで捕捉するかが周波数帯域選択のキーとなります．
● 周波数帯域と立ち上がり時間の関係
一般的には第5次高調波までの捕捉を基本とします．

48〈 図 4.4 〉方形波の立ち上がり時間によって含まれる高調波次数が異なる

しかし，実際には信号の持つ立ち上がり時間を考慮する必要があります．信号に含まれる高調波次数が高くなるにしたがって，信号の立ち上がりが急峻になってきます．つまり立ち上がり時間が速い，すなわち立ち上がりが急峻になればなるほど，図 4.4 のようにそれだけ高い周波数成分を持つことになります．逆に立ち上がりが遅ければ，それだけ含まれる周波数成分は低くなります．したがって周波数帯域は立ち上がり時間に大きく影響するので，繰り返しレートのみならず，立ち上がり時間も考慮して，周波数帯域を決めなければなりません．
周波数帯域と立ち上がり時間の関係は，周波数帯域と立ち上がり時間の積（f BWt r）で与えられ，一つの目安として実効周波数帯域として知られた値 0.35 があります．最近では方形波の高調波成分が急速に減衰するknee（1）があり，立ち上がり時間 t
点として「ニ ー周波数」
rに対する値として 0.5 が使用されます．

f BW ＝0.35


実効周波数帯域
tr0.5
f knee ＝
ニー周波数
tr
ただし，t r：10 ～ 90 ％立ち上がり時間● アナログ・オシロスコープとディジタル・オシロ
スコープの特性の違い
アナログ時代のオシロスコープは，図 4.5（a）にあ初めての高速シリアルインターフェース測定

【見本】低解像度
第5章 コンプライアンス・テスト，テスト・パターン， トランスミッタ/ソース測定，レシーバ/シンク測定

高速シリアル・
インターフェースの測定

5.1 コンプライアンス・テストについて
近年の高速シリアル・インターフェース規格の傾向
として，業界で規格標準化を目指した推進団体を立ち上げることが特徴です．例えば USB は USB－IF，PCI
Express は PCI－SIG，DisplayPort は VESA といった団体が代表的です．
規格団体では，物理層の電気的特性やプロトコルなどの規格を策定し，仕様書を発行するのみならず，規格準拠の確認 / テスト方法も規定することが挙げられます．規格準拠のテストは「コンプライアンス・テス
ト」と呼ばれ，その方法を記述した文書は，一般的にCompliance Test Specification
CTS（規格認証試験仕様）と呼ばれます．CTS 発行後，計測器ベンダが自社のツールでどのような手順で測定
Method of Implementation
するかを CTS に基づき記述した文書である MOI（試験手順書）を作成します．
公式のコンプライアンス・テストは，標準規格団体
Plug Festa
が年に数回開催している「プラグ・フェスタ」と呼ばれるイベントで受けることができます．なお，名称は規格団体によりさまざまです．プラグ・フェスタでは，

現在開発中の機器を持ち込んで，すでに規格適合が確認されている装置と実際に接続してインターオペラビ
リティ（相互運用性）を確認できるほか，ほとんどの規
格団体では認証テストを同時に受けることができます． さ ら に 規 格 が 固 ま る 前 に は FYI（For Your
Information）として，参照テストを開催する場合もあります．規格策定後には規格団体から認定された民間
テスト・ハウスによる認証試験も受けられます．
写真 5.1 は PCI Express のコンプライアンス・イベ
ント “Compliance Workshop”（2012 年）のようすです．
コンプライアンス・テストは，規格によっては，規格団体の方針で製品出荷，とくに認証取得品のリストに掲載したり，認証ロゴを貼付するためには，必ず受ける必要があります．ただし，多くの規格では，必ずしもコンプライアンス・テストを受ける必要はありま
せん．しかしながら，認証取得品であることをマーケ
ティング活動で利用する場合はもちろんですし，製品
品質や設計品質保証の観点からコンプライアンス・テ
ストを受けておく，またはコンプライアンス・テスト
相当の評価はしておくべきです．

（a）入口の掲示（b）用意された試験セット〈 写真 5.1 〉PCI Express のコンプライアンス・イベント “Compliance Workshop”（米国カリフォルニア州ミルピタス市のミルピタス市の Embassy Suites by Hilton にて 2012 年撮影）

初めての高速シリアルインターフェース測定61

【見本】低解像度

5.2 テスト・パターン
測定では，実際にトランスミッタとレシーバ間でリンクされている状態を流れるデータではなく，規格が指定するテスト・パターンを使います．データ・パタ
ーンが異なる，例えば 8B/10B 符号化の場合，同じビットが継続するのは最大 5 ビットですが，PRBS7 では
7 ビットであり，データ・パターンの持つ周波数帯域の広がりが異なります．また，通常テスト・パターンのデータ遷移密度は 50 ％ですが，PCI Express のコ
ンプライアンス・パターンのデータ遷移密度は 75 ％であり，影響を受けない PLL もありますが，ループ帯域が変わる恐れがあります．
これらの違いにより，信号に含まれるジッタ周波数
によっては測定結果が異なることがあるので注意が必要です．表 5.1 と図 5.1 は実際にパターンを変えて，結果がどう変わるかを比較したものです．8B/10B のPCI Express のコンプライアンス・パターン，USB3.2
Time Interval Error
5 Gbps の CP0 は TIE が そ れ ほ ど 変 わ り ま せ ん が，格によって，USB3.2 や PCI Express のように，これらのテスト・パターン生成をチップへ搭載するよう義務 付 け ら れ て い る 場 合 は 発 生 が 簡 単 で す が，
1000BASE－T のようにレジスタを設定しないと出力されなかったりする場合もあります．また，出荷時にレジスタをマスクしてテストできないケースもあります．そういう場合には，トランシーバのループバック
機能を使って，外部の信号発生器からテスト・パター
ンをレシーバに入力し，トランスミッタから折り返し出力させる必要があります．
テスト・パターンの切り替えも，トランスミッタと同じポート内のレシーバにバースト状の低周波信号を

PRBS では段数が増えるに従い，低周波成分が増える
ため，TIE（p－p）が大きくなることがわかります．
測定目的によって，複数のパターンを使い分ける規格が多く，指定されているパターンを使用します．規（a）Compliance Pattern（b）CP0（c）PRBS7（d）PRBS11（e）PRBS15〈 図 5.1 〉表 5.1 の各条件におけるアイ・ダイヤグラム

62

初めての高速シリアルインターフェース測定

【見本】低解像度

技術解説
第 6 章 最新規格の全貌を知り，現実の信号を見る

USB インターフェースの
基礎と測定 / 観測例

第 1 部では「はじめての高速シリアル I/F 測定」と題して身近にある代表的なシリアル・インターフェー
スである，USB，PCI Express，Ethernet について解説しました．
さきに要約しか触れることができなかった USB イ
ンターフェースについて，さらに詳しく述べるとともに，実際の測定例についても紹介していただきます．
なお，記事としての一覧性を考慮し，一部の記述や図表は第 1 部のものを再掲しました．
〈編集子〉

1 規格の変遷と概要■ 1.1 USB2.0 から USB3.0 への歩み
USB
（Universal Serial Bus）は，パソコンと外部周辺機器との接続用インターフェースとして，もっとも普及したインターフェースの一つです．パソコンのみ
ならずディジタル家電機器にも広く普及しています．
● USB1.0，1.1，2.0
1996 年 に USB − IF（USB Implementers Forum）か
ら最初の規格が公開されました．当初は Low−Speed（1.5 Mbps）/Full − Speed（12 Mbps）の 2 種 が あ り， マ

〈 表 1 〉USB1.0，1.1，2.0 規格の概要
規格バージョン
規格策定時期名称
データ・レート（1レーン）

USB3.1

USB1.0/1.1 ※ 1

USB2.0USB3.01996 年 1 月

2000 年 4 月

2008 年 11 月

Gen1

Gen2
2013 年 7 月

LS：Low－Speed

FS：
Full－Speed

HS：
Hi－Speed

SS：SuperSpeed

SSP：
SuperSpeed Plus

1.5 Mbps

12 Mbps

480 Mbps

5 Gbps

10 Gbps

データ信号（差動）
D ＋ /D －1組2本

SSTx＋/SSTx－,
SSRx＋/SSRx－（なし）

2 組（4 本）通信方式

半二重による双方向

双対単方向※ 4

符号化

NRZI（Non－Return to Zero Inversion）＋ビット・スタッフィング※ 2

ケーブル長

3m
（18 ns 遅延）

5 m（26 ns 遅延），
Type－C では 4 m

8b/10b128b/132b

3 m（6 dB ＠ 2.5 GHz，Standard－A～
Micro B では 1 m，Type－C では 2 m）

1m
（6 dB ＠ 5 GHz）

Tx イコライザ

なし

ディエンファシス
（2 タップ）ディエンファシス＋プ
リシュート（3 タップ）

Rx イコライザなし

CTLE

CTLE＋1 タップ DFE

後方互換性

あり

あり※ 3

コネクタ

Standard－A，Standard－B，Type－C，Mini－B，Standard－A，Standard－B

Standard－A，Standard－B，Type－C，
micro－A，micro－B，micro－AB

2.5 W，USB BC：7.5 W，USB PD：100 W ※ 5

4.5 W，USB BC：7.5 W，USB PD：100 W ※ 5

最大給電能力注▶※ 1：現在 USB1.0/1.1 は USB2.0 規格に統一されている．※ 2：Non Return to Zero Inversion：“0”を送る時に状態を反転．“1”を送る
時は保持．ビット・スタッフィング：“1”を 6 ビット送ったら反転する．※ 3：後方互換性はデュアル・バスで実現．USB2.0（ 最低 HS/
FS/LS のうち一つ）をサポートすること．※ 4：ダウン・リンク，アップ・リンクで専用の片方向通信路を持つ双対単方向伝送（デュアル・
シンプレックス），※ 5：2022 年 5 月に策定された USB PD リリース 3.1 から，従来の 100 W までを SPR モード（Standard Power Range）とし，240 W まで拡大可能な EPR モード（Extended Power Range）として，28/36/48 V が追加された．

初めての高速シリアルインターフェース測定73

【見本】低解像度〈 表 2 〉USB3.0，3.1，3.2 規格などの概要
USB3.2

規格バージョン

USB4

Gen1

Gen2

規格策定時期

Gen2

2017 年 9 月
SuperSpeed
USB

名称
最大
データ・
1 レーンあたり
レート
レーン数

SuperSpeed SuperSpeed
USB 10 Gbps USB 20 Gbps－

5 GbpsGen3
2019 年 8 月

10 Gbps

20 Gbps

5 Gbps

10 Gbps

USB4
20 Gbps

USB4
40 Gbps

20 Gbps

40 Gbps

10 Gbps

20 Gbps

1

2

1

2

データ信 SSTx＋/SSTx－
号（差動）

1 組（2 本）2 組（4 本，Type－C）

1 組（2 本，Type－C）

2 組（4 本，Type－C）

SSRx＋/SSRx－

1 組（2 本）2 組（4 本，Type－C）

1 組（2 本，Type－C）

2 組（4 本，Type－C）

D＋/D－

2

1 組（2 本）通信方式

双対単方向※ 2

符号化8b/10b128b/132b

誤り訂正

なし

なし

ケーブル長

Standard－A～
Standard－B：3 m，Standard－A～micro－B：1 m，Type－C～Type－C：2 m

1m（6 dB ＠ 5 GHz）

Tx イコライザ

2 タップ（ディエンファシス）

Rx イコライザ

CTLE

64b/66b128b/132b
RS（198，194）1m（7.5 dB ＠ 10 GHz）
2m
（LRD ケーブル※ 4）2m（12 dB ＠ 5 GHz）

3 タップ（ディエンファシス＋ 3タップ（ディエンファシス＋プリシュート，
プリシュート，1 セット固定）
16 プリセットから選択）
CTLE（DC ゲイン 7 段）
＋ 1 タップ DFE

CTLE（DC ゲイン 10 段）＋ 1 タップ DFE

後方互換性

あり※ 1

あり※ 3

コネクタ

Standard－A，Standard－B，Type－C，
micro－A，micro－B，micro－AB

Type－C× 1：4.5 W，× 2/USB BC：7.5 W，
USB PD：100 W ※ 5

USB4/USB BC：7.5 W，
USB PD：100 W ※ 5

最大給電能力注▶※1：後方互換性はデュアル・バスで実現．
USB2.0（最低HS/FS/LSのうち一つ）をサポートすること．
※2：ダウン・リンク，
アップ・
リンクで専用の片方向通信路を持つ双対単方向伝送（デュアル・シンプレックス）．※ 3：ネイティブ・モードで USB3.2 をサポート，※ 4：
Lenear Redriver Cable（アクティブ・ケーブル），※ 5：2022 年 5 月に策定された USB PD リリース 3.1 から，従来の 100 W までを SPR モ
ード（Standard Power Range）とし，240 W まで拡大可能な EPR モード（Extended Power Range）
として，28/36/48 V が追加された．
〈 表 3 〉USB2.0 物理層と USB3.0 物理層の違い
High-Speed（USB2.0）

項目

SuperSpeed（USB3.0）

データ・レート 480 Mbps

5.0 Gbps

SSC

なし

必須

信号線

・2 線
・4 線
・差動 1 対・差動 2 対・TxとRxで同一線を使用 ・Txで2線，Rxで2線・1 双方向リンク
・双対単方向伝送

DC/AC 結合

DC 結合

符号化

NRZIエンコーディング＋ 8B/10B 符号化＋ス
ビット・スタッフィング※ クランブル

SSC：Spread Spectrum Clock▲

注

AC 結合（送信端）

ウスやキーボード用の PS/2 インターフェース，プリンタのセントロニクスや IEEE 1284，外部ストレージの SCSI などを置き換えるものでした．
その後，フラッシュ・デバイスの台頭により，フロッピ・ディスクに代わるストレージ・メディアとしてUSB メモリが普及するなど，時代が必要とする高速化に対応すべく，USB2.0 では 40 倍高速化した High−
Speed（480 Mbps）が追加されました．高速化により，

74

コネクタ

コネクタ

＋

＋

Tx −

Rx

−

＋

＋

−

−

Tx

Rx

（a）USB2.0
コネクタ

コネクタ

＋

＋

Tx −
ホスト
Rx

Rx

−

デバイス

＋

＋

−

−

Tx

（b）USB3.0〈 図 1 〉USB2.0 と USB3.0 の信号線の違い

スキャナやディジタル・カメラ，プリンタなど多くの周辺機器でパソコン接続用に普及が進みました．
これらを表 1 に示します．
● USB3.0
パソコン用としては現在の主流は 2008 年に規格が初めての高速シリアルインターフェース測定

【見本】低解像度
Appendix-1
Type−C コネクタ＆ケーブルによる普及が進む

受給電インターフェースとしてのUSB PD■ 給電機能が USB の普及を促進した
USB は給電機能を持たせたことにより，広く普及し た と い っ て も 過 言 で は な い で し ょ う．USB2.0 で5V/500 mA，USB3.0 からは 5V/900 mA に拡大しまし
たが，モバイル機器の台頭により，充電のニーズが高まり，受給電の規格も別途策定しました．
2007 年に策定された USB BC（Battery Charging）仕様では 7.5W（5V/1.5A）まで給電可能になりました．
その結果，DC コンセントとしての USB 用途が広まりました．写真 1 は空港待合室のベンチに設置された例
です．航空機のシートにも DC コンセントとしての給ソース

USB ポート〈 写真 1 〉米国の空港で見かけた出発ゲート付近のベンチ・シート

ケーブル

シンク

V BUS

CC

⁝

BMC
(Tx/Rx)

⁝

電源

V BUS

CC

USB Type−C（本章第1.3節参照）

GND

BMC
(Tx/Rx)

負荷

GND
シールド

シールド

（a）USB PDの基本的な構成
DFP

コネクタ

ケーブル

コネクタ

プラグ内のE-marker(1から2)

UFP

プラグ内のE-marker(1から2)（b）BMCシグナリングの接続（最大4ノード）〈 図 1 〉USB PD の構成

USB2.0 USB3.0 USB BC

USB PD〈 図 2 〉USB パワー・ルール

初めての高速シリアルインターフェース測定97

【見本】低解像度
Appendix-2
Type−Cコネクタによって共存を狙う次世代高速シリアル・インターフェース

USB4と Thunderbolt 3■ Thunderbolt の来歴
Thunderbolt Technology（以下 TBT）は，USB と同様に，PC と外部周辺機器間をケーブルで接続し，デ
ィジタル家電レベルで 10 Gbps 超を実現するマルチ・
プ ロ ト コ ル の イ ン タ ー コ ネ ク ト 技 術 と し て Intel
Corporation と Apple Inc. によって開発されました．
2011 年 2 月に発表された MacBook Pro に突然搭載さ れ て 登 場 し ま し た． 第 1 世 代 と 第 2 世 代 は Mini
DisplayPort コネクタを共用していましたが，第 3 世
代の TBT3 からは USB Type−C コネクタに変更され，同 時 に 物 理 層 デ ー タ・ レ ー ト も 1 レ ー ン あ た り 約
20 Gbps（ 正確には 20.625 Gbps）にアップし，2 レーン
合計で約 40 Gbps（ 正確には 41.25 Gbps）に対応しています．特徴を表 1 にまとめました．

■ データと画像に共通な高速インターフェースをトンネリングで実現
図 1 は TBT でホストとペリフェラルを接続する場
合の Thunderbolt 物理層と各種プロトコルの関係を表しています．TBT は，機能分散と高品位なグラフィックスの実現を目指し，データと画像にそれぞれ一つずつプロトコルをサポートしており，前者として PCI
Express，後者として DisplayPort が選ばれています．
両者ともどもさまざまなプロトコルに橋渡しすることができ，例えば PCI Express では USB3.1，Ethernet，
SAS/SATA，FireWire（IEEE1394）な ど で す． ま た
DisplayPort ではデュアル・モード（DisplayPort ＋＋）のサポートで HDMI や DVI に接続できます．ただし
TBT3 からは DisplayPort ＋＋モードのサポートはな
くなりました．
TBT では，この両者のパケットを Thunderbolt のパケットとしてプロトコル的にトンネリング（内包）
する技術として実現しています．トンネリングとは元のパケットを TBT のパケットで包み込むようなイメー
ジです．元々はプロトコル的に別の規格でありながら共通的なパケットとして混載し伝送します．
TBT3 は本稿執筆時点では，インテル社の TBT コ
ントローラによってホスト側もデバイス側も対応します．TBT3 第 2 世代コントローラの Titan Ridge では，
PCI Express は Gen3
（8 Gbps），DisplayPort は 1.4 でかつ HBR3（8.1Gbps）のトンネリングをサポートしています．

■ Type−Cコネクタの採用によって，USB
のオルタネート・モードで USB と共存
TBT3 は，ネイティブの USB3.1 Gen2 と DisplayPort
をサポートしています．ネイティブとは USB3.1 Gen2と DisplayPort の 物 理 層 サ ポ ー ト で あ り，TBT3 のUSB Type − C コ ネ ク タ に 直 接 USB3.1 Gen2 や
DisplayPort のデバイス / シンク機器を接続できることを意味します．ただし，DisplayPort はオルタネー
ト・モード（互換モード）の下でサポートされます．
周辺機器とのケーブル接続に使用されるため，USBと比較されることが多い TBT ですが，Type−C コネ
クタを採用し，本誌 No.47 で紹介した USB のオルタネ
ート・モードでサポートされることで，USB と共存するようになりました．
表 2 は USB3.2，USB4，Thunderbolt 3 の比較です．

■ USB4/TBT3トランシーバが登場するか？
TBT3 はクローズドな規格であり，唯一インテル社
がサポートしているチップを製造 / 販売しており，製品への搭載には開発ライセンスが必要となるため，機〈 表 1 〉Type−C コネクタを採用した Thunderbolt Technology 3 の特徴
特徴

データと画像のプロトコルを同時にトンネリング
10.3125 Gbps × 2 チャネル，または20.625 Gbps × 2 チャネルの双対単方向伝送
ネイティブ，オルタネート・モードでのマルチファンクション対応
USB Type−C コネクタのすべての恩恵を享受説

明

データ・プロトコルは PCI Express 3.0，画像プロトコルは DisplayPort 1.4● ブリッジ経由で様々な他のプロトコルに変換可能●●

チャネル・アグリゲーションによって転送レート 20.625 Gbps または 41.25 Gbps
Thunderbolt 3，USB3.1 Gen2（10 Gbps），USB2.0，DisplayPort1.4（8.1 Gbps），マ
ルチファンクション（USB3.1/DisplayPort）に対応

● 

●
●

接続性
100 W までスケーラブルな電源（USB PD）

初めての高速シリアルインターフェース測定99

【見本】低解像度

技術解説
第7章 各種アドイン/グラフィック・カード，
USB，SSD，SD，CFカードなどに広がるI/F

PCI Express の基礎知識と測定例/s，16 GT/s と高速化を図ってきました．最新規格は

1 PCI Express の基礎知識

2021 年 12 月に公開された第 6 世代
（64 GT/s）です．た
だし現在の市場は第 4 世代が普及し始めた段階です．
なお，PCI Express ではデータ・レートを Transfer/second の意味で “T/s” と表します．これは bps（bit/second）と同じ意味であり，2.5 GT/s で 1 レーンの伝送速度は 2.5 Gbps です．
PCI Express は，ルート・コンプレックスをトップとしたエンド・ポイント間のポイント・ツー・ポイン
ト接続で双方向伝送のバス・トポロジ（図 1）を持ち，CPU を中心に CPU とそのチップ・セットである PCH（Platform Controller Hub）
，CPU や PCH が直接サポートしていないインターフェースへのブリッジ・チップ，拡張用などパソコン内部の DRAM 以外のあらゆるデバイスとの接続で使用されています．
● 第 6 世代では PAM4 を採用して 64 GT/s を実現
PCI Express の大きな用途の一つとして CPU とグ■ 1.1 はじめに
PCI Express は，2002 年 7 月にパソコンとその周辺拡張用である PCI バスに置き換わる汎用インターコネ
クト技術として，標準規格団体 PCI－SIG（Peripheral
Component Interconnect － Special Interest Group）により規格化された，今日もっとも普及したインターフ
ェースの一つです．
そのエコ・システムの恩恵を被るべく，パソコンのみならず，多くの機器で標準的に採用されるようになりました．
● 各世代の仕様
PCI Expressの各世代の仕様を表1にまとめました．
最初の世代は 2.5 GT/s，その後は 5 GT/s，そして 8 GT

〈 表 1 〉PCI Express 各世代の仕様
第 1 世代

第 2 世代

第 3 世代

第 4 世代

第 5 世代

規格バージョン※ 1

1.0/1.0a/1.1

2

3.0/3.1456

規格策定時期2002 年 7 月

2006 年 12 月

2010 年 11 月

2017 年 10 月

2019 年 5 月

2021 年 12 月

データ・レート

2.5 GT/s

5 GT/s

8 GT/s16 GT/s

32 GT/s

64 GT/s ※ 5（PAM－4）※ 6世代

第 6 世代

1，2，4，8，12，16，32（CEM/External Cable：1，4，8，16，OCuLink：1，2，4）

レーン数
符号化

8B/10B

128B/130B

FLIT ※ 8

想定チャネル
基板伝送（Base
Specification）

最長 50 cm ※ 2

ケーブル（External
Cable Specification）

最長 30 cm ※ 3，※ 4

最長 7 mケーブル（OCuLink）

－
1～2m

－

－

－

－

イコライザ
トランスミッタ
レシーバ

ディエンファシス（2 タップ）未使用

ディエンファシス + プリシュート（3 タップ）
CTLE ＋ 1 タップ CTLE ＋
DFE（オプション） 2 タップ DFE

CTLE ＋
3 タップ DFE

※7CTLE ＋
16 タップ DFE

注▶※ 1：下位の規格を含む . 規格バージョンがデータ・レートを意味しない．※ 2：コネクタが途中に入る CEM（Card Electrical
Mechanicals）規格では，マザーボード側 30 cm，アドイン・カード 11 cm．※ 3：1 コネクタ，アドイン・カード 10 cm を含む．※ 4：
32 GT/s は低損失素材の基板を使用．あるいは－36 dB を超える場合はリタイマを使用．※ 5：シンボル・レートは 32 Gsymbol/sec，※ 6：
PAM－4：Pulse Amplitude Modulation with 4 levels，※ 7：ディエンファシス＋ 2 プリシュート（4 タップ），※ 8：FLIT：Flow Control
Unit．データ 242 バイトに対して CRC を 8 バイトと ECC（Error Correction Code）を 6 バイト付加し転送する．

102

初めての高速シリアルインターフェース測定

【見本】低解像度
ress や CF Express など PCI Express を採用し始めて

CPU

PCI Express
グラフィックスルート・
コンプレックス

スイッチ

エンド・
ポイント

います．
● FPGA にもハードウェア・マクロとして搭載
メモリ

ブリッジ

エンド・
ポイント

〈 図 1 〉PCI Express のバス・トポロジ

ラフィック・カード間のデータのやりとりがあり，必要とされるデータ帯域を確保すべく，パソコンでは
16 レーンで接続されています．今日ではグラフィッ
ク・プロセッサ（GPU）は，グラフィック・エンジン
としてだけでなく，シミュレーション，深層学習，
AI などの演算用アクセラレータとしても使用されます．そこではデータ帯域がいくらあっても足りないといわれています．そういった背景もあり，第 4 世代の策定に続いて，第 5 世代が策定されました．さらに第6 世代は 64 GT/s になりました．
第 5 世代までは信号形式として “0” と “1” の 2 値を伝送する NRZ でしたが，第 6 世代は “00” “01” “10” お
よび “11” の 4 値を伝送する PAM4（Pulse Amplitude
Modulation 4）を採用することで，NRZ と同じシンボル・レートの 32 GBaud でありながら，2 倍の 64 GT/s
データ・レートを実現できます．
パソコンではアドイン・カードとしてスロット・コ
ネクタとエッジ・カードの組み合わせで拡張されますが，高速化に伴い，伝送される信号がより高周波数化されることで，伝送路の損失の影響をより大きく受けるために，アドイン・カードとのコネクタは後方互換性を保ちながら性能を高め，レシーバ・イコライザの特性を改善したり，リピータを入れたりします．また第5世代からは低損失素材の基板も使われたりします．
● ストレージ・デバイスの高速インターフェース
さらに PCI Express は，HDD から SSD への移行がSATA からの移行を牽引しています．SATA は元々HDD や光学ディスク用として規格化されており，信号線も上り下り各々 1 本（差動 2 レーン）だけです．SSD
で要求される広帯域には追従できません．代表的な規格が M.2 や U.2 で，各々 PCI Express 2 レーン（× 2）
や 4 レーン（× 4）ですが，よりレーン幅が広いアドイ
ン・カードにそのまま接続できる SSD もあり，PCI
Express のスケーラブルなデータ帯域幅の恩恵を被ることができます．
また SD カードや CompactFlash カードでも SD Exp
初めての高速シリアルインターフェース測定

FPGA は産業用途の組み込み機器で使うことが多いですが，今日ではハードウェア・マクロとして PCI
Express を標準搭載している FPGA も高性能クラスのみならず汎用クラスでも当たり前になりました．
これらはアプリケーション用の I/O としてのみならず，JTAG などに代わる高速プログラミング・ダウン
ロード用としても使用できます．
以上のように今日では PCI Express はコモディティ
化し広がっています．

■ 1.2 特徴
● スケーラブルなデータ・レート
世 代 を 追 う ご と に 2.5 GT/s，5 GT/s，8 GT/s，16
GT/s，そして 32 GT/s とデータ・レートの高速化を図っています．
世代間では後方互換性が確保されています．すべての PCI Express デバイスは，いったん 2.5 GT/s で起動
し，リンクします．その際にリンク・パートナ間でお互いサポートしている物理層のデータ・レートをリンク間で最初に転送されるトレーニング・シーケンス内
で確認し合い，その後，レーンを一度落とし，リンク間でサポートできる最高のデータ・レートで再起動するようなメカニズムを導入しています．
● スケーラブルに拡張可能なレーン数
レーン幅として× 1，× 2，× 4，× 8，× 12，× 16，
× 32 が規定されています．×を英語では “by” と発音します．図 2 で示すようにリンク間のレーン数は同じである必要はなく，少ないレーン数に合わせてリンク
します．リンクの順序が逆であっても構いません．また差動極性もリンク間で一致している必要はなく，信号配線を交差させる必要がありません．
前述のトレーニング・シーケンスでリンク間の接続可能なレーン数，順序を最初に確認します．図 3 は×16 の例で，トレーニング・シーケンスでリンク間の接続可能なレーン数，順序，極性判定を最初に確認しています．
● 多彩なフォーム・ファクタ
コネクタの形状やピン配置，さらに基板であればその寸法も含めて「フォーム・ファクタ」と呼ばれます．
前述した M.2 や U.2，拡張用に使用されるアドイン・カード（CEM）がその一例で，PCI－SIG で規格化されています．PCI－SIG 以外にもさまざまな標準規格団体から支持されており，表 2 と図 4（p.109）に示すように多様なフォーム・ファクタが登場しているのも PCI
Express の特徴です．
フォーム・ファクタ以外でも不揮発性ストレージ・103

【見本】低解像度
第 8 章 オフィス，家庭，産業機器や車載まで広範囲に普及した高速ネットワーク I/FEthernet の基礎と観測例

1 Ethernet の基礎知識■ 1.1 概要
Ethernet は， オ フ ィ ス か ら 家 庭 の 近 距 離 の LAN（Local Area Network）は 元 よ り， 都 市 内 の MAN（Metropolitan Area Network），さらに都市を越えて郊外，県外や国際間の WAN（Wide Area Network）まで取り込んで，広範囲に使用されている有線コンピュータ・ネットワーク規格です．近年ではそのエコ・シ
ステムの恩恵を被るべく産業機器や車載インターフェースにも応用されています．

■ 1.2 歴史
Ethernet は，1970 年代初頭に米国ゼロックス社のパロアルト研究所で開発され，特許登録されました．
しかし，後にオープンな規格として開放され，1980 年
Institute of Electrical and Electronics Engineersに米国電気電子技術者協会 IEEE によって，“Ethernet
1.0” 規 格 が 公 開 さ れ ま し た． 現 在， 普 及 し て い る
Ethernet は，1982 年に提案された “Ethernet 2.0” を基にして，1983 年に “IEEE 802.3 CSMA/CD” として策定された仕様です．
IBM 社が開発し IEEE802.5 で規格化された “Token
Ring” などが当初は LAN として登場しましたが，現在 LAN といえば，Ethernet と同義であるほど普及しています．

■ 1.3 階層的なプロトコル・スタック構成に
 よって物理層を含む各階層の自由度が高い
多くのインターフェースは，階層化されたプロトコ
ル・スタックを持ちます．下位の階層の変更が上位階層に影響がないように分離しており，下位階層が異なっていても機能するようになっています．それゆえ，新しい規格が次々に登場し，進化し続けています．
とくに Ethernet は，業界共通のネットワーク標準によるマルチベンダでの相互運用性の確立を目指して作成された OSI
（Open Systems Interconnection）参照
モデル（図 1）を採用しています．OSI 参照モデルはISO（国際標準化機構）と ITU－T（国際電気通信連合電気通信標準化部門）によって策定された 7 階層のプロ
トコル・スタック・モデルです．この中で Ethernet
は，レイヤ 1 の物理層とレイヤ 2 のデータ・リンク層に関する規定です．
物理層は規格によりまったく異なり，電気のみならず，光や無線（WLAN: IEEE802.11 委員会の担当）まであります．電気では伝送媒体としてツイスト・ペア・
ケーブルや同軸ケーブル，バックプレーンがあり，伝送形式も 2 値のみならず多値伝送があります．光ではシングル・モード・ファイバ，マルチ・モード・ファ
イバ，長波長，短波長，波長多重（WDM）など，同じEthernet の規格かと思えるほどさまざまな伝送方式が採用されています．それでも上位層とは分離されているため，さまざまな物理層のネットワークがシステ
ム内に混在しても Ethernet として機能します．
レイヤ7：アプリケーション層〈 図 1 〉階層化されたプロトコル・スタックと OSI 参照モデル

論理接続

レイヤ6：プレゼンテーション層
プロトコルD

レイヤ5：セッション層

プロトコルC

プロトコルC

レイヤ4：トランスポート層

プロトコルB

プロトコルB

レイヤ3：ネットワーク層

プロトコルA

プロトコルA

レイヤ2：データ・リンク層

プロトコルD

物理接続

レイヤ1：物理層（a）階層化されたプロトコル・スタック（b）OSI参照モデル

初めての高速シリアルインターフェース測定127

【見本】低解像度
10G BASE-C X 4
数値

データ伝送
速度

1

1Mbps

10

10Mbps100

100Mbps

1000

1Gbps

2.5G

2.5Gbps

5G

5Gbps

10G

10Gbps25G

25Gbps

40G

40Gbps100G

100Gbps

200G

200Gbps

400G

400Gbps記号

伝達媒体や波長T

ツイスト・ペア(Twisted pair)E

1550nm光(Extra long wavelenght/
Extend Reach)L

1310nm光(Long wavelength/Long Reach)

S

850nm光
(Short wavelength/Short Reach)

F

850nm光（Fiber）

C

シールド・ケーブル(twin axial Copper cable)D

データ・センター（Datacenter）

K

バック・プレーン（bacKplane）

2

最大185m同軸

5

最大500m同軸36

最大3600m同軸

記号

符号化

なし

符号化なし

X

4B5B，8B10B(EXternal sourced
coding)R

64B66B（ScRambled coding）

P

PAM-4
（未使用）

W

SONET
(WAN compatible)

数値

レーン数や
ペア数など

なし

1

2

2

4

4

10

10/10km

現在I EEEでは記号の持つ意味については規定していない
記号の組み合わせの持つ規格名称が継続される保証はない〈 図 2 〉Ethernet 規格名に含まれる文字記号の意味
MAU

さらに今日では，電気や水道と同様に社会的インフラを形成するほど普及しているといっても過言でないでしょう．そのため，規格の全容を把握するのが困難なほど，多くの標準規格化団体や業界団体が関連して
います．

信号

リターン

C
R

R
外皮（ジャケット）
シールド導体
絶縁体
中心導体■ 1.4 1
 GbE
（Gigabit Ethernet）
までの主流はツイスト・ペア・ケーブルを使用する xxBASE－T
図 2 は Ethernet の各規格名に含まれる文字記号の意
味を便宜的に説明したものです．ただし現在 IEEE では，それぞれの文字記号が持つ意味については規定していません．また，文字記号の組み合わせがもつ規格名称が継続される保証はありません．
● 初期の同軸ケーブルによる接続
LAN の初期には同軸ケーブルによる接続が主流で，Ethernet では 10BASE－5 や 10BASE－2 として規格化されました．物理的な接続は，10BASE－5 では外径10 mm 程度の太い同軸ケーブルの両端に N コネクタを装備しており，当初はイエロー・ケーブルと呼ばれる黄色のものでした．その側面に穴を開けて（タップして），MAU（Media Attachment Unit）の短針を図 3 のように中心導体に接触させていました．
また，細い同軸ケーブルを使う 10BASE－2 では，
BNC コネクタの T 分岐アダプタを使い，図 4 のように
MAU へ分岐接続し，多数の機器をぶら下げるバス接続型でした．

128

シールド導体外皮（ジャケット）
同軸ケーブル〈 図 3 〉10BASE－5 の同軸ケーブルへ接続するための MAU（出典：IEEE802.3－2018，Sec. 1）● 現在の主流 x BASE－T
現在はRJ－45（写真1）と呼ばれるコネクタで接続し，廉価で手軽に敷設できる 4 対のツイスト・ペア・ケーブルを使用するx BASE－T が普及しています．そのう
ち代表的なものを表 1 にまとめました．
スター接続型として機器間をピア・トゥ・ピアで接続し，複数の機器を接続する場合にはハブやスイッチ
を経由します．x BASE－T は Ethernet ではx BASE－yとして慣例的に分類され，その中でx はデータ・レート，T はツイスト・ペア・ケーブルを媒体としていることを意味します．
現在 40GBASE－T まで規格が策定されています．従来 10Gbps 以上は光ファイバが主流です．そこですでに実用化されている 10GBASE－T が普及し，同時に初めての高速シリアルインターフェース測定

【見本】低解像度
第 9 章 数十 Gbps を伝送する
高解像ディスプレイの I／O

ディスプレイ系
高速シリアル・インターフェース

Video Graphics Array Digital Visual Interface

1 ディスプレイ系外部インターフェースの代表：HDMI と DisplayPort

ディスプレイ系インターフェースは，高解像度化やダイナミック・レンジの向上，高フレーム・レート化など，画像の高精細化，3D 対応に伴い，データ・レー
トの高速化 / 広帯域化が要求されています．
ディスプレイ系インターフェースは，その用途に応じて装置の内部と外部にわかれます．ここではパソコ
ンや DVD や Blu ― ray レコーダ / プレーヤなどのソース機器と，ディスプレイやプロジェクタなどのシンク
機器とをケーブルで接続する外部インターフェースをおもに紹介します．
図 1 は外部ディスプレイ・インターフェースの変遷

です．パソコンでは，従来は VGA や DVI など，映像機器では NTSC コンポジット・ビデオ信号や S 端子，
アナログ RGB が主でしたが，その後，家電系企業が策Video Electronics Standards Association
定した HDMI と，パソコン系企業団体である VESA が策定した DisplayPort が主流となっています．
なお，VGA は元々IBM 社がパソコン製品に搭載したグラフィック表示システムの名称ですが，640×480
ピクセルの画素数やここでの使用例のようにアナログ
RGB 信号を出力するコネクタを指す場合があります．
画素数には画素数に応じて SVGA や XGA などの名称が用意されています．
さらに放送用 / 業務用映像機器や医療機器では，
Society of Motion Picture Television Engineers
HDMI や DisplayPort に加え，SMPTE（米国映画テレ
ビ技術者協会）で規格化された SDI や 3G ― SDI，さらにDVI（メス・コネクタのピン配置）

VGA

DVI I（シングル・リンク）

DisplayPort
Mini DisplayPort

DVI I（デュアル・リンク）

DisplayPort

USB Type C

Dサブ15ピン
DVI D（シングル・リンク）

HDMI
DVI D（デュアル・リンク）

自動車用
接続システム

（未使用）

DVI A
Standard
A

Dual Link
B

Mini microC
DE

DisplayPortやHDMIは，USBやThunderbolt規格と共用するためにUSB Type Cコネクタを使用〈図 1〉ディスプレイ系インターフェースの変遷．VGA → DVI → DisplayPort や HDMI へと進化

144

初めての高速シリアルインターフェース測定

【見本】低解像度
3G ― SDI を 4 本使用したクワッド・リンク，6G ― SDI，
12G ― SDI も使用されています．これらは後編で紹介す形状が異なるので，双方のコネクタを持ち，それぞれのコネクタが別々の DDI ポートに接続されています．

る予定です．

HDMI と DisplayPort はお互いに刺激し合い，改良

HDMI はそのルーツから家電系企業が多く採用してさ れ 続 け て い ま す． 最 高 デ ー タ・ レ ー ト で はおり，パソコン系企業は DisplayPort を採用していま

DisplayPort に分がありましたが，HDMI2.1 の策定です．しかしながら，DisplayPort はプロトコル変換（トランスコーダ）とレベル・シフタを併用することでデュアル・モードとして DVI および HDMI にも対応可能
で図 2 のようなロゴで識別されます．現在は CPU（イDigital Display Interface
ンテル社）にこれらの回路を内蔵し，DDI という名称

48 Gbps と な り ま し た． 一 方，DisplayPort も USB
Type ― C コ ネ ク タ の 使 用 で 80 Gbps を 実 現 す る
DisplayPort 2.0 が策定されました．
なお，HDMI も DisplayPort も規格の開示は規格団体の会員であることやライセンス契約者であることが必要です．したがって，ここでは説明が限定的となることをご了承ください．

で DisplayPort と HDMI の双方に対応するようになっています．ただし，DisplayPort と HDMI はコネクタ

2 DisplayPort
■ 2.1

概要

VESA により策定されたディジタル・ディスプレイ
用のインターフェースです． 表 1 に世代をまとめます．

（a）DisplayPort （b）DPデュアル・モード〈図 2〉DisplayPort ロゴと DisplayPort デュア
ル・モード・ロゴ〈表 1〉DisplayPort の進化
規格バージョン
策定時期

DP 1.0／1.1／1.1a

DP 1.2／1.2a

DP 1.3

DP 1.42006 年 5月/2007 年 3月/2008 年 1月

2010 年 1 月 /2012 年 5 月

2014 年 9 月

2016 年 2 月

ビット・レート

1.62 Gbps

2.7 Gbps

5.4 Gbps

8.1 Gbps

データ帯域幅

6.48 Gbps

10.8 Gbps

21.6 Gbps

32.4 Gbps

RBR

HBR

HBR2

HBR3

リンク・レート名
符号化

8B/10B

レーン数

1，2，4

サポートする解像度
24 ビット，60 Hz，4：4：4

1920×1080

24 ビット，60 Hz，4：2：0－

2560×1600－－

3840×2400

5120×3840－

7680×4320

・ マルチス
トリーム
その他

策定時期

2019 年 6 月

ビット・レート

10 Gbps

13.5 Gbps

データ帯域幅40 Gbps

54 Gbps

80 Gbps

リンク・レート名

UHBR10UHBR13.5

UHBR20

符号化

128b/132b

レーン数

1，2，4

・DSC
・HDR
・FEC
・高音質フォーマット
（32ch/1536 kHz/24 ビット音声対応）

注 DSC：Display Stream Compression（圧縮伝送），FEC：
Forward Error Correction（前方エラー訂正），HBR：High Bit
Rate，HDR：High Dynamic Range，HDCP：High ― bandwidth
Digital Content Protection，RBR：Reduced Bit Rate，SDR：
Standard Dynamic Range，UHBR：Ultra High Bit Rate▲

DP 2.0規格バージョン

・HDCP2.2
・ALT モード対応（USB Type ― C コネク
タ使用時）

20 Gbps

サポートする解像度
24 ビット，60 Hz，4：4：4
24 ビット，60 Hz，4：2：0
その他

8K/60 Hz HDR
8K/60 Hz SDR
4K/144 Hz HDR
2×5K/60 Hz
・USB Type ― C コネクタ / ケーブル

初めての高速シリアルインターフェース測定145

【見本】低解像度