汎用組み込みマイコンボード

CAT300 シリーズ
RoHS Compliant

取り扱い説明書CAT321
SBC-7267
CAT302
SBC-1544
CAT303
SBC-3048
CAT304
PIO-56
CAT305
DIO-24/24
CAT314
DIO-24/24S
CAT306
DI-48
CAT307
DO-48
CAT308
SIO-4
CAT309MC-2
CAT312
DAC-A
CAT323
ADC-B
CAT310
UB
CAT311EC
CB30-2, -3
CC30-4, -6, -8, -10

SH-2A 32 ビット高性能 CPU‥‥ 4
H8SX 32 ビット高性能 CPU‥‥ 12
H8/3048 16 ビット CPU‥‥‥ 20
56 点パラレル入出力 ‥‥‥‥ 28
24/24 点フォトカプラ入出力‥‥ 30
24/24 シンクソース両用 DIO ‥ 32
48 点フォトカプラ入力 ‥‥‥‥34
48 点フォトカプラ出力 ‥‥‥‥36
4 チャンネルシリアル I/O‥‥‥38
2 軸モータコントローラ‥‥‥‥ 40
絶縁型 8 チャンネル DAC ‥‥ 44
絶縁型 8 チャンネル ADC ‥‥ 46
ユニバーサルボード‥‥‥‥‥ 50
エクステンションボード‥‥‥‥ 51
バックプレーン‥‥‥‥‥‥‥ 52
カードケージ‥‥‥‥‥‥‥‥ 53

Rev.H2
2014,07,111

エーワン株式会社

2

ＣＡＴ３００シリーズ
共通仕様
2008.04.14 -2009.04.28

概要CAT300バス 信号割り付け

CAT300シリーズは組み込みシステムに最適な汎用マイコンボー
ド・シリーズです。 必要に応じて各種ボードを組み合わせることで、色々なシステムを柔軟に構築できます。

信号名
5V
D0
D2
D4
D6
IRQ0*
IRQ2*
SCK
SMI
IORD*
A0
A2
A4
A6
A8
A10
※
※
GND

仕様

ピン番号
1A
1B
2A
2B
3A
3B
4A
4B
5A
5B
6A
6B
7A
7B
8A
8B
9A
9B
10A 10B
11A 11B
12A 12B
13A 13B
14A 1AB
15A 15B
16A 16B
17A 17B
18A 18B
19A 19B
20A 20B

信号名
5V
D1
D3
D5
D7
IRQ1*
IRQ3*
RESET*
SMO
IOWR*
A1
A3
A5
A7
A9
A11
※
※
SEL0*
GND

・信号名が無記入の端子はリザーブ端子です。
・※印の端子は CAT309 がボード間の同期、クロック信号等に使用します。

● データバス：8ビット（ D0～D7 ）● アドレスバス：12ビット（ A0～A11 ）● バスバッファIC：HD74LVC245A,TC74VHCT245Aまたは相当品● 基板外形寸法：107×126mm (コネクタなどの突起部分は除く)● 取り付け穴寸法：99×118mm
4‑φ3.5● 基板材質：ガラス布基材エポキシ樹脂( FR‑4 )、1.6t●バスコネクタ：FCN‑360形コネクタ (富士通コンポーネント)
バックプレーン側コネクタ型番：FCN‑364J040‑AU
CPU,拡張ボード側コネクタ型番：FCN‑365P040‑AU(FCN‑360A3 ライトアングル金具)

CAT300バス 信号の機能

信号名
GND
5V
D0～D7
A0～A11
SEL0*
IORD*
IOWR*
RESET*

IRQ0*～IRQ3*

SCK,SMI,SMO

機能
システムグランド(0V)です。
＋5V電源です。
データバス信号です。(入出力)
アドレスバス信号です。
（出力)
上位アドレスをデコードした信号です。(出力)この信号がLowレベル時にCAT300バスへのアクセスが有効になります。
CPUがバス上の増設ボードからデータを読み込む
時にLowレベルになります。(出力)CPUがバス上の増設ボードにデータを書き込む時にLowレベルになります。(出力)システムリセット信号です。
（出力)
パワーON時、電源電圧低下時、外部リセット入力
時に、Lowレベルになります。
割り込み要求信号です。(入力)
割り込み要求時、この信号をオープンコレクタでLowレベルにドライブします。
3線式のシリアル信号で、[SPI]インターフェース
仕様の増設ボードを接続時に使用します。
SCKはシリアル同期クロック出力です。
SMIはシリアルデータ入力です。
SMOはシリアルデータ出力です。

・信号の入出力は CPU ボードから見た時のものです。

注意!! 製品を不適切な状態で使用されると発火・誤作動の可能性があり危険です●仕様範囲外の電圧を加えたり、過負荷で使用しないで下さい。
●サージ、ノイズ等が本製品に加わらない様、十分なノイズ対策を行って下さい。
●本製品は人命にかかわる状況や、極めて高い信頼性が要求される用途を目的として設計・製造されたものではありません。
3

エーワン株式会社〒486‑0852 愛知県春日井市下市場町 6‑9‑20
TEL/FAX 0568‑85‑8511/8501
http://www.aone.co.jp/

仕様
SH-2A/SH7267 CPUボード●CPU：SH‑2A/SH7267グループ R5S72670W144FP (ルネサスエレクトロニクス製)●水晶発振器の周波数：48.00MHz (クロック動作モード１)
CPUクロック(Iφ)：
144.00MHz (水晶発振器の3倍)
外部バスクロック(Bφ)： 72.00MHz (Iφの1/2倍)
周辺クロック(Pφ)：
36.00MHz (Iφの1/4倍)●浮動小数点ユニット：単精度及び倍精度をサポート、IEEE754準拠●キャッシュ：命令キャッシュ:8K/オペランドキャッシュ:8Kバイト●メモリ：
・SH7267内蔵大容量RAM：1.5Mバイト
・SH7267内蔵高速RAM：64Kバイト
・シリアルフラッシュメモリ：2Mバイト (プログラム等格納用)
Micron:M25P16‑VMN6Pまたは相当品、100,000回書き換え可能
・シリアルF‑RAM：8Kバイト (電源OFF時のデータバックアップ用)

CAT321 SBC-7267
取り扱い説明書

14

RoHS Compliant

Cypress:FM25CL64B‑Gまたは相当品、10 回リード/ライト可能●調歩同期式シリアルポート：7チャンネル
ビットレートは115200bpsまで使用可能 (SCEMRのBGDM=1、ABCS=1)
CH1～CH5：RS232トランシーバIC実装済、TXD,RXD,RTS,CTS信号をサポート(但しRTS,CTSはパラレルポートでの代用になります)
CH6,CH7：RS485(422)トランシーバIC実装済●パラレルI/O：12ビット使用可能[ポートH]の6ビットは入力専用です。
[ポートG]の6ビットは１ビット単位で入出力設定可能です(注記：パラレルI/Oの信号レベルは3.3VのCMOSレベルです)●A/D変換器：6チャンネル、逐次比較方式10ビットA/D(ポートHのパラレル入力と信号ピンが共用です)
3.0Vの電圧リファレンスICを実装済 ( TI:LM4132CMF‑3.0 )●タイマ：CPU内蔵の以下のタイマを使用可能です・マルチファンクションタイマパルスユニット
・コンペアマッチタイマ
・ウォッチドッグタイマ●USB2.0 ファンクションコントローラ：
ハイスピード対応、USB miniBコネクタを実装済●I２Cインターフェース：2チャンネル(バスコネクタの割り込み信号と排他的使用になります)●汎用DIPスイッチ：ユーザのモード設定などに汎用的に使える8ビッ
トDIPスイッチを実装済●割り込み：CPU内蔵コントローラにより外部割り込み(IRQn*)、内蔵
周辺モジュール割り込みを16レベルで制御●リセット：リセットICによりパワーON時、及び5V電圧低下時にリセ
ット信号を発生●デバッガ：「H‑デバッガ」を接続してシリアルフラッシュROMのプロ
グラミングやデバッグ作業ができます。
●バス信号：バスによりCAT300シリーズのI/Oボードを拡張可能[ データバス信号 ] D7 ～ D0 (8ビット)[ アドレス出力信号 ] A11 ～ A0 (12ビット)、SEL0*[ 制御出力信号 ] IOWR*、IORD*、RESET*[ 割り込み入力信号 ] IRQ3* ～ IRQ0*[ 3線式シリアル信号 ] SCK、SMI、SMO(3線式シリアル信号は「 SPI 」インターフェースを持つ拡張ボードをCAT300バスに接続時使用)●電源電圧：5V±5%
消費電流：120mA MAX●動作温度範囲：0 ～ 55℃ (結露のないこと)●基板： 外形寸法
107×126mm (突起部除く)
質量 約76g
取付穴寸法 99×118mm (4‑φ3.5)
材質
FR‑4、1.6t、4層基板

2012.09.24 - 2014.07.11

概要
CAT321 SBC‑7267はルネサスエレクトロニクス(株)の32ビット高性
能RISCマイコンSH‑2A/SH7267を搭載したCPUボードです。 CPUは
144MHzで動作し浮動小数点ユニット、
キャッシュ、
1.5MBの大容量RAM、
64KBの高速RAMなどを内蔵しています。またボード上に2MBのシリアル
フラッシュROM、8KBの不揮発性シリアルF‑RAMを搭載しています。
CAT321の入出力機能として5chのRS232、2chのRS485(422)やパラレルポートを使用できるほか、 バスにCAT300シリーズのI/Oボードを接続することで、入出力機能の拡張を簡単に行なうことができます。
また、SH‑2A/SH7267はエミュレータ用ユーザデバッグインタフェー
スを内蔵していますので、「H‑デバッガ」を使用してオンボードプログ
ラミングやデバッグ作業などを行なうことができます。

ブロック図
CN0
DO～D7
バス・バッファ

A0～A11

SCK
SMI
SMO

SCI1

RS232 トランシーバ

DATA
BUS

SCI2

RS232 トランシーバ

SCI3

RS232 トランシーバ
ADDR
BUS

SCI4

RS232 トランシーバ

SCI5

RS232 トランシーバ

SCI6

RS422/485

SPI1

トランシーバ(SPI1)SCI7

RS422/485
トランシーバSH‑2A/
SH7267

CAT
300
BUS

CN1

USB2.0 HI‑Speed

シリアル
F‑RAM
8K Byte40P

CN2

PH0(AN0)～PH5(AN5)
シリアル
FlashROM
2M ByteSH‑2A/SH7267の説明書・資料について

CN3

SPI0

PG7～PG9,PG18～PG20

SW1 8bitDIPSW

3.3V

この取り扱い説明書はCAT321ボード固有の項目（本ボードのハード
ウェア構成、CPU内蔵レジスタの基本的な設定、コネクタのピン配列など）に関してのみ記述しています。
CAT321で使用している「SH‑2A/SH7267」のマニュアルや資料はルネサスエレクトロニクスのWebサイトからダウンロードしていただくか、
ルネサスエレクトロニクスの代理店などから入手して下さい。
・SH7266、SH7267グループ ユーザーズマニュアル ハードウェア編
・SH‑2A、SH2A‑FPU ユーザーズマニュアル ソフトウェア編
・アプリケーションノート
・テクニカルアップデート など

16P

IRQ0*～IRQ3*
3.0V リファレンス IC

1.3V

40P
CN5

5V

DC‑DC

5V

DC‑DC

SW2

AVREF

3.3V

H‑デバッガ信号

5V

CN4
3.3V

RESET

リセット
回路

4

ブートモード

尚ブートモード0,2,3では正常に起動することができませんのでブー
トモード1以外には設定しないで下さい。

SH7267には4つのブートモードがあります。本ボードでは【SW3】と【SW4】によりブートモードを選択できますが、両スイッチ共にレバー位置をA側に設定してブートモード1で起動して下さい。
ブートモード1はルネサスシリアルペリフェラルインタフェースのチャンネル0に接続されたシリアルフラッシュメモリから18MHzのシリ
アルクロックでローダプログラムを読み込み起動するモードです。

【 SW3、SW4 】ブートモードの選択
SW4
A
A
B
B

アドレスマップ

SW3
A
B
A
B

ブートモードシリアルフラッシュメモリから低速ブート(ブートモード1)
CS0空間に接続されたメモリからブート(ブートモード0)
シリアルフラッシュメモリから高速ブート(ブートモード3)
NANDフラッシュメモリからブート(ブートモード2)

ッシュが有効になり、(※2)のアドレスからアクセスするとキャッシュが無効になります。
なお、割付デバイス欄に未使用エリアまたは予約エリアと記入のあるアドレスにはアクセスしないで下さい。

CAT321のアドレスマップを以下に示します。(※1)と(※2)の大容量内蔵RAMは同じメモリです。(※1)のアドレスからアクセスするとキャ■ アドレスマップ
アドレス

空間

H'0000 0000 ～ H'1BFF FFFF

割付デバイス

サイズ

CS0～CS6

未使用エリア

448Mバイト

H'1C00 0000 ～ H'1C17 FFFF
H'1C18 0000 ～ H'1FFF FFFF

その他

大容量内蔵RAM (※1)
予約エリア

1.5Mバイト62.5Mバイト

H'2000 0000 ～ H'33FF FFFF

CS0～CS4

未使用エリア

320Mバイト

H'3400 0000 ～ H'3400 0FFF
H'3400 1000 ～ H'37FF FFFF
H'3800 0000 ～ H'3BFF FFFF
H'3C00 0000 ～ H'3C17 FFFF
H'3C18 0000 ～ H'3FFF FFFF

CS5
CS6
その他

CAT300バスによる拡張I/Oエリア
CAT300バスのイメージ
未使用エリア
大容量内蔵RAM (※2)
予約エリア

H'4000 0000 ～ H'FFF7 FFFF
H'FFF8 0000 ～ H'FFF8 FFFF
H'FFF9 0000 ～ H'FFFB FFFF
H'FFFC 0000 ～ H'FFFF FFFF

予約エリア
その他

有効

4Kバイト (バス幅8bit)
64M - 4Kバイト
64Mバイト
1.5Mバイト62.5Mバイト

無効

3072M - 512Kバイト

高速内蔵RAM
予約エリア
内蔵周辺モジュール

その他

キャッシュ

－

64Kバイト
192Kバイト
256Kバイト・ 未使用エリアおよび予約エリアをアクセスした場合は、動作の保証は出来ません。
･ ※1と※2の大容量メモリは同じメモリです。 ※1にアクセスするとキャッシュ有効、※2にアクセスするとキャッシュ無効でアクセスできます。

クロック発振器の設定て動作するクロック動作モード１を使用しています。周波数制御レジ
スタ(FRQCR)を次表の様に設定するとCPUクロック(Iφ)が144MHz、周辺
クロック(Pφ)が36MHzで動作します。 バスクロックは72MHz固定で変更することはできません。

SH7267はPLL回路,分周回路を内蔵しており外部クロック入力を元にCPUクロック(Iφ)、周辺クロック(Pφ)、およびバスクロック(Bφ)
を生成します。 CAT321ではUSB̲X1端子から48MHzのクロックを入力し■ 周波数制御レジスタの設定 ( CPUクロック[Iφ]、 周辺クロック[Pφ]の選択 )レジスタ名称
周波数制御レジスタ

★

略称
FRQCR

設定値[ bit15 ………… bit0 ][ 0000 0001 0000 0011 ]Iφ： 144ＭＨz、主な設定内容Pφ： 36MHz

・ ★印のレジスタは必ず、☆印のレジスタは必要に応じて設定して下さい。 設定値が0又は1のビットは指定値を、X印のビットは使用目的に合った値を設定して下さい。

バスコントローラの設定

・ポートFコントロールレジスタ1でCS5*信号を設定、同時にFIFO内蔵
シリアルコミュニケーションインタフェースのTXD3信号も有効にします。
・CS5空間バスコントロールレジスタでアイドルサイクル、バスに接続するデバイスの種類、バス幅などを設定
・CS5空間ウェイトコントロールレジスタでアサート/ネゲートサイク
ル、ウェイトサイクルなどを設定
以下にバスコントローラの設定一覧表を示します。

SH7267のバスコントローラを設定し、外部アドレス空間を有効にしてCAT300シリーズのI/Oボードをバスに接続できる様にします。
・ポートBコントロールレジスタ2～0でアドレスバスA11～A1を設定
・ポートJコントロールレジスタ0でアドレスバスA0を設定
・ポートCコントロールレジスタ0でWE0*、RD*信号を設定
・ポートDコントロールレジスタ1～0でデータバスD7～D0を設定■ バスコントローラの設定 ( CAT300バス用のアドレス、データ信号やバス信号のタイミングなどを設定 )レジスタ名称

略称

★
★
★
★
★
★
★
★

ポートＢコントロールレジスタ２
ポートＢコントロールレジスタ１
ポートＢコントロールレジスタ０
ポートＪコントロールレジスタ０
ポートＣコントロールレジスタ０
ポートＤコントロールレジスタ１
ポートＤコントロールレジスタ０
ポートＦコントロールレジスタ１

PBCR2
PBCR1
PBCR0
PJCR0
PCCR0
PDCR1
PDCR0
PFCR1

★

CS5空間バスコントロールレジスタ

CS5BCR★

CS5空間ウェイトコントロールレジスタ

CS5WCR

設定値[ bit31 …………bit16 ][ bit15 …………bit 0 ][ 0001 0001 0001 0001 ][ 0001 0001 0001 0001 ][ 0001 0001 0001 0000 ][ 0000 0000 0000 0101 ][ 0001 0000 0001 0000 ][ 0001 0001 0001 0001 ][ 0001 0001 0001 0001 ][ 0000 0000 0001 0100 ][ 0000 0000 0000 0000 ][ 0000 1010 0000 0000 ][ 0000 0000 0000 0000 ][ 0001 1101 0100 0011 ]主な設定内容PB11～PB8をアドレスバスA11～A8に設定
PB7～PB4をアドレスバスA7～A4に設定
PB3～PB1をアドレスバスA3～A1に設定
PJ2～PJ0をPJ2、PJ1、アドレスバスA0に設定
PC3～PC0をWE0*、PC2、RD*、PC0に設定
PD7～PD4をデータバスD7～D4に設定
PD3～PD0をデータバスD3～D0に設定
PF7～PF4をPF7、PF6、CS5*/CE1A*、TXD3に設定
全てのリード/ライトでアイドルサイクルなし、
通常空間、 リトルエンディアン、 バス幅8ビット
RD*, WR*アサート/ネゲート：3.5サイクル
RD*, WR*ウェイト：14サイクル、外部ウェイト：無視・ ★印のレジスタは必ず、☆印のレジスタは必要に応じて設定して下さい。 設定値が0又は1のビットは指定値を、X印のビットは使用目的に合った値を設定して下さい。

5

割り込み

求をOR接続していますので、 割り込みコントロールレジスタ1の設定
は「割り込み要求をIRQn入力のローレベルで検出する」を選んでポー
リングで割り込み要求元を確定して下さい。

SH7267にはCPU内蔵周辺モジュール割り込みの他、外部割り込み入力のIRQ7～IRQ0がありますが、 本ボードではこのうちIRQ7とIRQ3～
IRQ0を外部割り込み入力として使用できます。
IRQ7はI/O用コネクタ【CN3】に接続していますが汎用入出力信号PG7と端子が共用になっています。
IRQ3～IRQ0はCAT300バスからの割り込み要求入力に割り当てていますのでバスコネクタ【CN0】に接続しています。 CAT300バスに接続する拡張ボードによっては一つの割り込み信号線に複数の割り込み要■ 外部割り込み入力の接続先
SH7267の外部割り込み入力
IRQ7
IRQ3
IRQ2
IRQ1
IRQ0

割り付け先
I/Oコネクタ【CN3】に接続 (PG7と共用)
CAT300バスのIRQ3* (CN0の7Bピン)CAT300バスのIRQ2* (CN0の7Aピン)
CAT300バスのIRQ1* (CN0の6Bピン)CAT300バスのIRQ0* (CN0の6Aピン)■ 割り込み制御モード、CAT300バスの割り込み信号設定
レジスタ名称
ポートＥコントロールレジスタ０
割り込みコントロールレジスタ１

★
☆

略称
PECR0
ICR1

設定値[ bit15 ………… bit0 ][ 0011 0011 0011 0011 ][ XXXX XXXX 0000 0000 ]主な設定内容PE3～PE0を割り込み入力IRQ3～IRQ0に設定
IRQ3～IRQ0のセンスセレクトをローレベルに設定

・ ★印のレジスタは必ず、☆印のレジスタは必要に応じて設定して下さい。 設定値が0又は1のビットは指定値を、X印のビットは使用目的に合った値を設定して下さい。

その他の設定レジスタ5を設定して保持用内蔵RAMをライト有効にします。
各ポートのコントロールレジスタを設定してFIFO内蔵シリアルコ
ミュニケーションインタフェース機能やルネサスシリアルペリフェラ
ルインタフェース機能を有効にする他、ポートI/Oレジスタでポートの入出力設定なども行なって下さい。

SH7267はリセット解除後に内蔵周辺モジュールへのクロック供給が停止状態になりますので使用するモジュールはスタンバイコントロ
ールレジスタで供給停止を解除します。 またシステムコントロール■ スタンバイコントロールレジスタ・汎用入出力ポートのレジスタ設定
★
★
★
★
★
★
★
★
★
★
★
★
★
★
★
★
★
★
★
★
★
☆
☆
☆
★

レジスタ名称
スタンバイコントロールレジスタ３
スタンバイコントロールレジスタ４
スタンバイコントロールレジスタ５
スタンバイコントロールレジスタ７
システムコントロールレジスタ５
ポートＢコントロールレジスタ５
ポートＢデータレジスタ１
ポートＢデータレジスタ０
ポートＢ、I/Oレジスタ１
ポートＢ、I/Oレジスタ０
ポートＥ、I/Oレジスタ０
ポートＦコントロールレジスタ３
ポートＦコントロールレジスタ２
ポートＦコントロールレジスタ０
ポートＦ、I/Oレジスタ０
ポートＧコントロールレジスタ６
ポートＧコントロールレジスタ５
ポートＧコントロールレジスタ４
ポートＧコントロールレジスタ３
ポートＧコントロールレジスタ２
ポートＧコントロールレジスタ1
ポートＧコントロールレジスタ０
ポートＧ、I/Oレジスタ０
ポートＪコントロールレジスタ1
ポートＪ、I/Oレジスタ０

略称
STBCR3
STBCR4STBCR5STBCR7SYSCR5
PBCR5
PBDR1
PBDR0
PBIOR1PBIOR0PEIOR0
PFCR3
PFCR2
PFCR0
PFIOR0
PGCR6
PGCR5
PGCR4
PGCR3
PGCR2
PGCR1
PGCR0
PGIOR0PJCR1PJIOR0

設定値[ bit15 ………… bit0 ][ 0101 1010 ][ 0000 0000 ][ 1111 1100 ][ 1111 1011 ][ 0000 1111 ][ 0000 0100 0100 0000 ][ 0000 0000 0000 0011 ][ 1110 0000 0000 0000 ][ 0000 0000 0000 0011 ][ 1110 0000 0000 0000 ][ 0000 0000 0010 0000 ][ 0000 0000 0000 0011 ][ 0011 0011 0011 0000 ][ 0100 0100 0100 0000 ][ 0000 0001 0000 0000 ][ 0000 0000 0000 0001 ][ 0001 0001 0001 0X0X ][ 0XXX 0XXX 0100 0100 ][ 0100 0100 0100 0100 ][ 0100 0100 0XXX 0XXX ][ 0XXX 0000 0000 0000 ][ 0000 0000 0000 0000 ][ 0000 00XX X000 0000 ][ 0000 0000 0000 0000 ][ 0000 0000 0000 1000 ]主な設定内容マルチファンクションタイマ2、AD変換、RTCは動作
シリアルコミュニケーションインタフェースは全て動作
シリアルペリフェラルインタフェースは2チャンネル共動作
コンペアマッチタイマは動作保持用内蔵RAM全ページへライト有効
PB22～PB20をRXD4、TXD4、PB20に設定
PB17～PB16のデータレジスタに"１"をセット
PB15～PB13のデータレジスタに"１"をセット
PB20～PB18を入力、PB17～PB16を出力に設定
PB15～PB13を出力に設定
PE5を出力、PE4を入力に設定
PF12をMISO0に設定
PF11～PF8をMOSI0、SSL00、RSPCK0、PF8に設定
PF3～PF0をRXD3、TXD2、RXD2、PF0に設定
PF12～PF9、PF7～PF0を入力、PF8を出力に設定
PG24をMISO1に設定
PG23～PG21をMOSI1、SSL10、RSPCK1に設定
PG17～PG16をTXD1、RXD1に設定
PG15～PG12をTXD7、RXD7、TXD6、RXD6に設定
PG11～PG10をTXD5、RXD5に設定
PG6～PG4をPG6、PG5、PG4に設定
PG3～PG0をPG3、PG2、PG1、PG0に設定
PG6～PG0を入力に設定
PJ3をPJ3に設定
PJ3出力、PJ2を入力に設定

・ ★印のレジスタは必ず、☆印のレジスタは必要に応じて設定して下さい。 設定値が0又は1のビットは指定値を、X印のビットは使用目的に合った値を設定して下さい。

ルネサスシリアルペリフェラルインタフェース

FIFO内蔵シリアルコミュニケーションインタフェース

SH7267はルネサスシリアルペリフェラルインタフェースを2チャンネル内蔵しています。 このうちチャンネル0はプログラム格納用のシ
リアルフラッシュメモリに接続しています。
チャンネル1の信号(RSPCK10,MOSI1,MISO1)はボード上のシリアル
Ｆ‑RAM(不揮発性強誘電体メモリ)に接続しています。またバッファIC
経由でバスコネクタ【CN0】にも接続してあり、[ SPI ]インターフェースの拡張ボードを接続した場合に、3線式シリアルバスとして使用します。 F‑RAMのチップセレクト(CS*)にはSSL10信号が接続してあり
SSL10信号をローレベルにするとF‑RAMにアクセスでき、 SSL10信号をハイレベルにするとコネクタ【CN0】のSMI端子の信号がMISO1に入力されて拡張ボードにアクセスできます。(バス周辺の回路図を参照)
尚、ボード上のシリアルフラッシュメモリやシリアルF‑RAMにアクセスするときのクロック周波数は18MHz以下、バスコネクタ【CN0】に接続した拡張ボードにアクセスするときのクロック周波数は2.5MHz以下で使用して下さい。(拡張ボードによる制約)

SH7267のFIFO内蔵シリアルコミュニケーションインタフェースを
調歩同期モードで7チャンネル使用できます。 チャンネルごとに任意のビットレートを選択可能で標準的なビットレート系列に合わせた場
合、最大115200bpsのビットレートで使用できます。
FIFO内蔵シリアルコミュニケーションインタフェースのCH1以外のチャンネルでは送受信信号(TXD,RXD)のみがサポートされておりモデ
ム制御信号(RTS,CTS)はサポートされていません。この為、本ボードでは一部のパラレルポートをRTS,CTS信号の代わりとして使用できる様に各チャンネル毎に割り当てていますので必要な場合はソフトウェア
でモデム信号を制御して下さい。 (CH1にもパラレルポートのRTS,CTS
を割り当てています、CH6とCH7には割り当てていません)
モデム制御信号とパラレルポートとの対応は次表の様になっており各信号は、RS232用のトランシーバICを通してコネクタ【CN1】に接続しています。

6

A/Dコンバータ■ RTS*,CTS*信号と代用パラレルポートの対応
RTS*信号
RTS1*
RTS2*
RTS3*
RTS4*
RTS5*

パラレルポート
PB13
PB14
PB15
PB16
PB17

CTS*信号
CTS1*
CTS2*
CTS3*
CTS4*
CTS5*

パラレルポート
PG1
PG2
PG3
PG4
PG5

SH7267は10ビット,6チャンネルの逐次比較方式A/Dコンバータを内蔵しています。 A/Dコンバータの入力端子(AN0～AN5)はパラレルポー
トPH0～PH5と信号端子が共用になっておりコネクタ【CN3】に接続しています。 (パラレルI/Oの項目も参照下さい)
A/Dコンバータの基準電圧端子(AVREF)に供給するリファレンス電圧
は、電源(AVCC)の3.3Vか若しくはリファレンスIC(LM4132CMF‑3.0)の3.0V出力をスイッチ【SW2】で選択することができます。

・RTS*信号はパラレルポートの該当ビットに"1"を設定すると"L"レベル(負電圧)、"0"を設定すると"H"レベル(正電圧)が出力されます。
・CTS*信号は"L"レベル(負電圧)入力では"1"が、"H"レベル(正電圧)
入力では"0"が、パラレルポートの該当ビットから読み込めます。

【 SW2 】AVREF端子に供給するリファレンスの選択
SW2のレバー位置
A
B●[ CH1,CH2,CH3,CH4,CH5 ]：チャンネル1～5のTXD,RXD信号はRS232
用のトランシーバICを通してコネクタ【CN1】に接続しています。

使用するリファレンス電圧
AVCCに供給している3.3V電源
リファレンスIC(LM4132CMF‑3.0)の3.0V出力

汎用DIPスイッチ●[ CH6,CH7 ]：チャンネル6と7のTXD,RXD信号はRS422(RS485)のイン
タフェースICを通して【CN1】に接続しています。
・チャンネル6：パラレルポートPF8を"1"にセットするとドライバICの出力はイネーブルになり、"0"にするとディセーブルになります。
レシーバは常にイネーブルです。 【SJ1】を半田でジャンパすると約160Ωで終端できます。
・チャンネル7：パラレルポートPJ3を"1"にセットするとドライバICの出力はイネーブルになり、"0"にするとディセーブルになります。
レシーバは常にイネーブルです。 【SJ2】を半田でジャンパすると約160Ωで終端できます。
・ドライバ出力とレシーバ入力を接続して2線式(RS485)で使用する場
合は、自分の送信データを自分でも受信することになりますので受信データの読み捨てが必要です。
尚、チャンネル6と7にはRTS,CTS信号はありません。

ユーザの各種動作設定などに汎用的に使用できる8ビットのDIPスイッチ【SW1】を実装しています。
DIPスイッチの状態はパラレルポートのPD8～PD15を使用して入力しています。 DIPスイッチと入力ポートのビット対応は下図のようになっており、スイッチがONのビットは"0"、OFFのビットは"1"として読み込まれます。

パラレルI/O
シリアルフラッシュメモリ
パラレルI/Oを12ビット使用できます。パラレルI/OはSH7267内蔵の各種周辺機能と入出力端子を共用していますので、周辺機能として使用するピンはパラレルI/Oとして使用できません。本ボードで使用可
能なパラレルI/Oは以下の通りでコネクタ【CN3】に接続しています。

CAT321で使用しているSH7267にはフラッシュROMが内蔵されていませんのでプログラム格納用のメモリとして2Mバイトのシリアルフラッシュメモリをボードに実装しています。このメモリは10万回の書き換えが可能ですから書き換え頻度のあまり多くないデータの保持などにも利用できます。 (ブートモード ・ ルネサスシリアルペリフェラルインタフェースの項目も参照下さい)[ PG7～PG9 ] 3bit ビット単位で入出力可 47KΩでプルダウン[ PG18～P20 ] 3bit ビット単位で入出力可 47KΩでプルダウン[ PH0～PH5 ] 6bit 全ビット入力専用
ポートPH0～PH5はA/Dコンバータ( AN0～AN5 )と入力端子が共用になっており、各端子には保護用のダイオードと1KΩの抵抗、0.01μFのコンデンサが接続されています。プルアップはされていませんので必要な場合は外部にプルアップ抵抗を接続して3.3Vラインにプルアップして下さい。(入力周辺の回路図を参照して下さい)

シリアルF‑RAM (強誘電体メモリ)
CAT321にはデータのバックアップ用として強誘電体ランダムアク
セスメモリ(F‑RAM)を実装しています。 本ボードではCypress製(旧RAMTRON製)の8KバイトのシリアルF‑RAMを使用しておりSH7267内蔵のルネサスシリアルペリフェラルインタフェースのチャンネル1に接続しています。 シリアルF‑RAMはシリアルEEPROMのようなmSEC単位の長い書き込みサイクル時間を必要としませんので、書き込み待ち時間ゼ
ロで連続してリード/ライトできます。
シリアルF‑RAMは不揮発性のメモリセルで形成されおり、バッテリやスーパーキャパシタなどを使用することなくデータの長期保持が可能です。リード/ライト可能な回数は10の14乗回(100兆回)でデータ保
持能力は38年(＠+75℃)です。 例えば休むことなく10μSECに1回のアクセスを連続で繰り返しても31年以上の耐久性がある計算になります。
(ルネサスシリアルペリフェラルインタフェースの項目も参照下さい)(注記)パラレルI/O端子は3.3V動作です。 5V系の回路と直接接続すると損傷しますので注意して下さい。

USB2.0コントローラ
SH7267はUSBホストコントローラ機能とファンクションコントロー
ラ機能を備えたUSBモジュールを内蔵しており、USB2.0規格のハイス
ピード転送、およびフルスピード転送に対応しています。 CAT321ではファンクションコントローラとして使用する前提でUSB miniBコネ
クタ【CN2】にUSB信号を接続しています。またUSBのステータス表示
用に緑LED【LED1】を実装していますが他の用途に使用してもかまいません。パラレルポートPE5に"0"をライトするとLEDが点灯します。

リセット

なおUSBミドルウェアメーカのインターフェイス(株)の仮想COMポート対応ライブラリ(HEW4‑SHC版)を有償提供する準備をしています。提供可能になりましたら http://www.aone.co.jp/tools/AH7000/ でお知らせします。

リセットICにより以下の条件でリセット状態になります。リセット
状態はリセット発生条件解除後、約100mSEC間保持されます。
・パワーONリセット：電源投入時に発生・電圧低下時：電源の5Vラインが約4.2V以下になった時に発生
この他「H‑デバッガ」接続用コネクタ【CN4】のRES*入力がLOWレベ
ル時にもリセット状態になりますが、この場合はRES*入力がHIに戻ると20μSECほどでリセットは解除されます。
7

増設ボードのアドレス■ スクリプトファイルの例////
CAT321 SBC‑7267 用 外部バス関連レジスタ設定スクリプト////
CAT321‑BSC.log//// このスクリプトを実行することにより外部バス関連のレジスタが// 初期設定され、CAT300 バスへのアクセスが可能になります//// 入力クロック：48Hz (クロックモード１)// CAT300 バス ：CS5 空間 (0x3400̲0000～0x3400̲0FFF)、8bit//// (注記)// ・SQ コマンドは Ver7.10A より使用可能です。 Ver7.10A 未満の//場合はビット長に合わせた[S/SS/SL]に変更して下さい。
// ・コメントはコマンド実行ラインに記述しないで下さい。
//

CAT300バスに接続した増設I/Oボードにアクセスする場合のアドレスについて説明します。
CAT300バスのコネクタ【CN0】にはアドレス信号として"A0～A11"の12ビットを出力しています。
また、バスコネクタにセレクト信号(SEL0*)を出力しており、CAT300
バスに割り当てている4Kバイトのアドレス範囲「H'3400 0000～H'3400
0FFF」をSH7267がアクセスしている時、このセレクト信号(SEK0*)がイ
ネーブルになります。
一方、CAT300バスに接続した各増設I/Oボードにはアドレス設定用のDIPスイッチが実装されています。このDIPスイッチで選択したボードの先頭アドレスとCAT300バス上のアドレス信号が一致し、且つ先のセレクト信号(SEL0*)がイネーブルになった時に各増設I/Oボードにアクセスできます。

// 周波数制御レジスタ ( Iφ:144MHz、Pφ:36MHz、Bφ:72MHz )<SQ FRQCR 0x0103 W

例1： CAT305 DIO‑24/24ボードを増設し、ボード上のDIPスイッチで先頭アドレスとして"038H"を選択した場合のボードアドレス
は次の範囲になります。 " H'3400 0038 ～ H'3400 003D "// ポート B コントロールレジスタ 2 ( アドレスバス:A11～A8 )<SQ PBCR2 0x1111 W

例2： CAT308 SIO‑4ボードを増設し、ボード上のDIPスイッチで先頭アドレスとして"220H"を選択した場合のボードアドレスは次の範囲になります。
" H'3400 0220 ～ H'3400 023F "// ポート B コントロールレジスタ 1 ( アドレスバス:A7～A4 )<SQ PBCR1 0x1111 W// ポート B コントロールレジスタ 0 ( アドレスバス:A3～A1 )<SQ PBCR0 0x1110 W

例3： CAT309 MC‑2ボードを増設し、ボード上のDIPスイッチで先頭アドレスとして"000H"を選択した場合のボードアドレスは次の範囲になります。
" H'3400 0000 ～ H'3400 000F "// ポート J コントロールレジスタ 0 ( アドレスバス:A0 )<SQ PJCR0 0x0005 W// ポート C コントロールレジスタ 0 ( WE0*、RD* )<SQ PCCR0 0x1010 W

・各増設I/Oボードのアドレスは重複しないように設定して下さい。
・増設I/Oボードのアドレスの設定方法は、各ボードの取り扱い説明書を参照して下さい。

// ポート D コントロールレジスタ 1 ( データバス:D7～D4 )<SQ PDCR1 0x1111 W

デバッグ・シリアルフラッシュメモリ書込み// ポート D コントロールレジスタ 0 ( データバス:D3～D0 )<SQ PDCR0 0x1111 W

・ルネサスのCコンパイラは、SH‑2A対応のコンパイラバージョンを使用して下さい。

// ポート F コントロールレジスタ 1 ( CS5*、TXD3 )<SQ PFCR1 0x0014 W・コネクタ【CN4】に「H‑デバッガ」を接続することにより、SH7267のオンチップエミュレーション機能を利用したプログラムデバッ
グとシリアルフラッシュメモリへのダウンロード可能になります。
スイッチ【SW5】のレバー位置を"A"側に設定すると通常のプログラ
ム実行モードになります。"B"側に設定するとオンチップエミュレ
ーションモードになり、デバッグ作業やシリアルフラッシュメモリ
へのプログラムダウンロードが可能になります。

// CS5 空間バスコントロールレジスタ ( 全てアイドルなし )// ( 通常空間、リトルエンディアン、バス幅 8bit )<SQ CS5BCR 0x00000A00 W// CS5 空間ウェイトコントロールレジスタ ( 外部ウェイト無視 )// ( アサート/ネゲート:3.5 サイクル、ウェイト：14 サイクル )<SQ CS5WCR 0x00001D43 W【 SW5 】SH7267の動作モード設定
SW5のレバー位置
A
B

SH7267の動作
通常のプログラム実行モード
オンチップエミュレーションモード

// システムコントロールレジスタ 5// ( 保持用内蔵 RAM 全ページ、ライト有効 )<SQ SYSCR5 0xF W// キャッシュ制御レジスタ 1 ( 全キャッシュディスエーブル )<SQ CCR1 0x0 W

・「H‑デバッガ」はSH7264の以下の端子を使用してオンチップデバッグ
エミュレーションを実行します。
［

TDI、 TDO、 TCK、 TRST、 TMS］

・バス関連レジスタ設定用のスクリプトファイルをあらかじめ用意しておき、「H‑デバッガ」でのデバッグ時、［ファイル］‑>［スクリプト実行]で、用意しておいたスクリプトファイルを実行させると、
SH7267の8ビット外部バスが有効になりCAT300バス【CN0】に増設したI/Oボードに対してメモリダンプ・メモリセットなどのコマンドを使用できる様になります。 また、［オプション］‑>［CPU設定］‑>［外部RAM時のBSC設定スクリプト指定］の［許可］にチェックを入れてスクリプトファイルを指定しておいても、ユーザプログラムのダウンロード時や【RstMon】,【Reset】コマンド実行時に自動的にスクリプトファイルが実行されて外部バスアクセスが可能になります。
スクリプトファイルの例(CAT321‑BSC.log)を右に示します。
8

■ バス周辺の回路図

9■ 入出力周辺の回路図

10バスコネクタ(CN0)のピン配列

I/Oコネクタ(CN1,CN3)のピン配列
CN3

CN2

▼

CN1

8

2 1

1

5

CN0

▼

A ( USB miniB )
B

A
B
20 19

A
B

3 2 1

20 19

コネクタをボードの外側から見た図です

3 2 1

コネクタをボードの外側から見た図です【 CN1 】ピン配列【 CN0 】ピン配列（CAT300バス)

信号名
GND
RXD1
CTS1
TXD2
RTS2
GND
RXD3
CTS3
TXD4
RTS4
GND
RXD5
CTS5
GND
GND
TD6+
RD6+
GND
TD7+
RD7+

ピン番
1A 1B
2A 2B
3A 3B
4A 4B
5A 5B
6A 6B
7A 7B
8A 8B
9A 9B
10A 10B
11A 11B
12A 12B
13A 13B
14A 14B
15A 15B
16A 16B
17A 17B
18A 18B
19A 19B
20A 20B

信号名
TXD1
RTS1
GND
RXD2
CTS2
TXD3
RTS3
GND
RXD4
CTS4
TXD5
RTS5
GND
GND
GND
TD6‑
RD6‑
GND
TD7‑
RD7‑

信号名
5V
D0
D2
D4
D6
IRQ0*
IRQ2*
SCK
SMI
IORD*
A0
A2
A4
A6
A8
A10

GND

・1A～13AピンはRS232レベル、16A～20BピンはRS422,485レベルの信号です。

ピン番
1A 1B
2A 2B
3A 3B
4A 4B
5A 5B
6A 6B
7A 7B
8A 8B
9A 9B
10A 10B
11A 11B
12A 12B
13A 13B
14A 14B
15A 15B
16A 16B
17A 17B
18A 18B
19A 19B
20A 20B

信号名
5V
D1
D3
D5
D7
IRQ1*
IRQ3*
RESET*
SMO
IOWR*
A1
A3
A5
A7
A9
A11

SEL0*
GND

・信号名が無記入のピンは、本ボードでは使用していません。
・(8A)ピンのSCK信号はH‑デバッガ(CN4)のSCK信号とは無関係です。

【 CN3 】ピン配列
信号名
3.3V出力PH0/AN0
PH2/AN2
PH4/AN4
PG7/IRQ7
PG9/TXD4
PG19/TXD3/TOIC2B
3.3V出力

ピン番
1A 1B
2A 2B
3A 3B
4A 4B
5A 5B
6A 6B
7A 7B
8A 8B

信号名
GND
PH1/AN1
PH3/AN3
PH5/AN5
PG8/RXD4
PG18/RXD3/TIOC2A
PG20/SCK1GND

コネクタの型番■ バスコネクタCN0の型番 (富士通コンポーネント)
名称
CN0型番
ライトアングルプラグ(基板側)
FCN365P040‑AU(A3金具2個使用)
ストレートジャック(バックプレーン側) FCN364J040‑AU

・このコネクタの信号は全て3.3VのCMOSレベル信号です。

■ 入出力用コネクタCN1、CN3の型番 (オムロン)

・3.3V出力は1A,8Aピン合計で300mAまで外部で使用できます。

名称
ヘッダー(基板側)
ソケット＋ストレインリリーフ
2列ソケット(バラ線圧接用)
セミカバー(バラ線圧接用)
ロックレバー

Ｈ－デバッガ用コネクタ(CN4)のピン配列【 CN4 】ピン配列
ピン番号
1A
2A
3A
4A
5A
1B,2B,3B
4B
5B

H‑debuggerの信号名
SD1
SD2
SCK
NMI
RES*
GND
VCC
FWE

機能
TDI
TDO
TCK
TRST
リセット入力GND
3.3V出力CN1型番
CN3型番
XG4C‑4034
XG4C‑1634
XG4M‑4030‑T XG4M‑1630‑T
XG5M‑4032‑N XG5M‑1632‑N
XG5S‑2001
XG5S‑0801
XG4Z‑0002

備考
付属品
AWG24用■ Ｈ－デバッガ用コネクタCN4の型番 (ヒロセ電機)
名称ストレートピンヘッダ(基板側)
圧着ソケット
ソケット圧着端子(AWG24～28用バラ端子)

CN4型番
DF11‑10DP‑2DSA(01)DF11‑10DS‑2C
DF11‑2428SCA■ コネクタCN5の型番 (日本圧着端子製造)

TMS

名称
ポスト(基板側)
ハウジング
コンタクトピン単体使用時の電源コネクタ(CN5)のピン配列

CN5型番
B2B‑XH‑A
XHP‑2
BXH‑001T‑P0.6

備考
付属品
付属品

【 CN5 】ピン配列と説明
ピン番号
1
2

信号名
5V
GND

機能
本ボードを単体で使用する場合はこのコネクタから電源を供給して下さい

注意!! 本製品を不適切な状態で使用されると発火・誤作動の可能性があり危険です●仕様範囲外の電圧を加えたり、過負荷で使用しないで下さい。
●サージ、ノイズ等が本製品に加わらない様、十分なノイズ対策を行って下さい。
●本製品は人命にかかわる状況や、極めて高い信頼性が要求される用途を目的として設計・製造されたものではありません。
11

エーワン株式会社〒486‑0852 愛知県春日井市下市場町 6‑9‑20
TEL/FAX 0568‑85‑8511/8501
http://www.aone.co.jp/

仕様
H8SX/1544 CPUボード●CPU：H8SX/1544グループ R5F61544 (ルネサスエレクトロニクス製)●動作周波数：水晶発振子の周波数 4.608MHz
システムクロック(Iφ)：
36.864MHz (8逓倍)
周辺モジュールクロック(Pφ)： 18.432MHz (4逓倍)外部バスクロック(Bφ)：
9.216MHz (2逓倍)●メモリ：[ CPU内蔵フラッシュROM ] 512Kバイト (32ビットデータバス)[ CPU内蔵RAM ] 24Kバイト (32ビットデータバス)[ ボード上の増設RAM ] 128Kバイト (8ビットデータバス)●調歩同期式シリアルポート：4チャンネル
ビットレートは最大115200bpsまで設定可能
全チャンネルRS232トランシーバIC実装済み、TXD,RXD,RTS,CTS信号をサポート(但しRTS,CTSはパラレルポートでの代用になります)
うち1チャンネルはRS422、RS485トランシーバICに切り替え可能●パラレルポート：最大で42ビット使用可能[ポート5]の8ビットは入力専用です。
他の34ビットは１ビット単位で入出力設定可能です(パラレルポートはI/Oピンが各種周辺機能と共用です)●A/D変換器：8チャンネル入力、逐次比較方式10ビットA/D(ポート5のパラレル入力と入力ピンが共用です)●タイマ：CPU内蔵の以下のタイマを使用可能です
・16ビットタイマパルスユニット(TPU)
・ウォッチドッグタイマ(WDT)
・ウォッチタイマ(WAT)●モータコントロールPWMタイマ：
8本のパルス出力可能な10ビットPWMを2チャンネル内蔵(出力ピンはポートJ及びポートKと共用です)●CAN (コントローラエリアネットワーク)：2チャンネル内蔵(CANバス用のトランシーバICが外部に必要です)●I２Cインターフェース：2チャンネル内蔵(チャンネル1はバスコネクタの割り込み信号と共用です)●汎用DIPスイッチ：ユーザのモード設定などに汎用的に使える4ビッ
トDIPスイッチを実装●データバックアップ：外部に１次電池を接続することによりボード上の増設RAM(128Kバイト)をバックアップ
ボード上に短期間バックアップ用のスーパキャパシタを実装済み●割り込み：CPU内蔵コントローラにより外部割り込み(IRQn*)、内蔵
周辺モジュール割り込みを8レベルで制御●リセット：リセットICによりパワーON時、及び5V電圧低下時にリセ
ット信号を発生●デバッガ：「H‑デバッガ」を接続してCPU内蔵フラッシュROMのオンボ
ード書き込み、及びオンチップデバッグができます●バス信号：バス接続によりCAT300シリーズのI/Oボードを拡張可能[ データバス信号 ] D7 ～ D0 (8ビット)[ アドレス出力信号 ] A11 ～ A0 (12ビット)、SEL0*[ 制御出力信号 ] IOWR*、IORD*、RESET*[ 割り込み入力信号 ] IRQ3* ～ IRQ0*[ 3線式シリアル信号 ] SCK、SMI、SMO(3線式シリアル信号は「 SPI 」インターフェースを持つ拡張ボードをCAT300バスに接続時使用)●電源電圧：5V±5%
消費電流：150mA MAX●動作温度範囲：0 ～ 55℃ (結露のないこと)●基板： 外形寸法
107×126mm (突起部除く)
質量 約75g
取付穴寸法 99×118mm (4‑φ3.5)
材質
FR‑4、1.6t、4層基板

CAT302 SBC-1544
取り扱い説明書RoHS Compliant

2008.04.14 - 2012.10.12

概要
CAT302 SBC‑1544は(株)ルネサスエレクトロニクスの32ビット高性
能CISCマイコンH8SX/1544を搭載したCPUボードです。 システムクロックは36.864MHzで動作し、プログラム用メモリとして1ステートでアクセスできるフラッシュROMを512Kバイト内蔵していますので極めて高速な処理が可能です。
入出力機能としてCPU内蔵のシリアルポートやパラレルポートを使用できる他、
CAT300シリーズのI/Oボードをバス接続することにより機能の拡張を柔軟に行なうことができます。
また、H8SX/1544はオンチップデバッグ対応CPUなので「H‑デバッガ」を使用したオンボードプログラミングやデバッグ作業などを簡単に行
なうことができます。

ブロック図
CN0

P50～P57
3 線シリアル
(SPI)

RS422
RS485

SCI‑0

RS232

SCI‑0

トランシーバ

IRQ0*～IRQ3*
SW1

トランシーバ

CN1
SCI‑2

RS232
トランシーバ
バス・バッファ

8bit
BUS

SCI‑4

RS232
トランシーバ

H8SX/
1544

SCI‑5

RS232
トランシーバ

CAT
300
BUS

34P

P16,P17,P64～P67
P30～P37
PK0～PK7

H8SX/1544の説明書・資料について

PJ0～PJ7
PI4～PI7
制御ロジック

P44～P47CN2

この取り扱い説明書はCAT302ボード固有の項目（本ボードのハード
ウェア構成、CPU内蔵レジスタの基本的な設定、コネクタのピン配列など）に関してのみ記述しています。
CAT302で使用している「H8SX/1544」のマニュアルや資料はルネサ
スエレクトロニクスのWebサイトからダウンロードしていただくか、ル
ネサスエレクトロニクスの代理店などから入手して下さい。
・H8SX/1544グループ ハードウェアマニュアル・H8SXファミリ ソフトウェアマニュアル
・アプリケーションノート
・テクニカルアップデート など

4bit DIPSW

SW3 ノーマル/エミュレータ
H‑デバッガ信号
40P

外部電池
40P
RAM
128K byte
CN4

単体使用時の電源コネクタ

バックア
ップ回路

リセット
回路

CN3

12

CPUの動作モード

モード)」で動作する様にモードピンMD2～MD0を設定しています。
「モード6」はCPU内蔵のフラッシュROM(512Kバイト)が有効で、リセッ
ト後に8ビットバスの外部拡張アドレス空間が有効となり、
データバス
信号D7～D0、リード制御信号RD*およびライト制御信号LLWR*が使用可
能になります。 なお、CPUの動作モードはハードで固定していますので他のモードには変更できません。

本ボードで使用しているCPU(H8SX/1544)には5種類の動作モードがあります。 動作モードはCPUのモードピンMD2～MD0の設定によりハード的に決定されます。CAT302ではボード上の増設RAM(128Kバイト)や、
CAT300バスへのアクセスを可能にするため「モード6(内蔵ROM有効拡張

アドレスマップ

ボードに実装されている増設RAM(128Kバイト)もしくはCAT300バスによる拡張I/Oエリア(4Kバイト)のイメージが出る領域があります。
なお、割付デバイス欄にリザーブ領域およびデバッガで使用と記入のあるアドレスにはアクセスしないで下さい。

CAT302のアドレスマップを以下に示します。割付デバイス欄が空欄になっているアドレスは未使用領域です。 但しこの未使用領域には■ アドレスマップ
アドレス
H'000000 ～ H'07FFFF
H'080000 ～ H'1FFFFF
H'200000 ～ H'2FFFFF
H'300000 ～ H'31FFFF
H'320000 ～ H'3FFFFF
H'400000 ～ H'BFFFFF
H'C00000 ～ H'DFFFFF
H'E00000 ～ H'EFFFFF
H'F00000 ～ H'FD8FFF
H'FD9000 ～ H'FDBFFF
H'FDC000 ～ H'FF3FFF
H'FF4000 ～ H'FF5FFF
H'FF6000 ～ H'FFBFFF
H'FFC000 ～ H'FFCFFF
H'FFD000 ～ H'FFDFFF
H'FFE000 ～ H'FFE9FF
H'FFEA00 ～ H'FFFEFF
H'FFFF00 ～ H'FFFF1F
H'FFFF20 ～ H'FFFFFF

エリア
エリア0
エリア1

割付デバイスH8SX/1544内蔵のフラッシュROM

ボード上の増設RAM

エリア2
エリア3
エリア4
リザーブ領域
エリア5

エリア6
エリア7

デバッガで使用
H8SX/1544内蔵のRAM
CAT300バスによる拡張I/Oエリア

H8SX/1544内蔵のI/Oレジスタ
H8SX/1544内蔵のI/Oレジスタ

サイズ
512Kバイト2M - 512Kバイト
1Mバイト
128Kバイト
1M - 128Kバイト
8Mバイト
2Mバイト
1Mバイト
1M - 156Kバイト
12Kバイト96Kバイト
8Kバイト
24Kバイト
4Kバイト
4Kバイト
2.5Kバイト
5.25Kバイト
32バイト
256 - 32バイト

バス幅
32ビット

8ビット

8ビット
32ビット
8ビット
8/16ビット
8ビット
8/16ビット・ リザーブ領域およびデバッガで使用領域はアクセスしないで下さい。

クロック発振器の設定の周波数をそれぞれ個別に設定できます。CAT302ボードは周波数
4.608MHzの水晶振動子を元にしてシステムクロック36.864MHz、 周辺モジュールクロック18.432MHz、 外部バスクロック9.216MHzで動作させますので、システムクロックコントロールレジスタの各クロック倍率は次表に示します様にIφは8倍、Pφは4倍、Bφは2倍になる値を設定して下さい。

CPU(H8SX/1544)には外部接続された水晶振動子を元にして各種クロックを生成するクロック発振器、PLL回路、分周器が内蔵されており、システムクロックコントロールレジスタ(SCKCR)によりシステムクロック(Iφ)、周辺モジュールクロック(Pφ)、外部バスクロック(Bφ)■ クロック発振器の設定 ( システムクロック[Iφ]、 周辺モジュールクロック[Pφ]、 外部バスクロック[Bφ]の選択 )★

レジスタ名称
システムクロックコントロールレジスタ

略称
SCKCR

設定値[ bit15 ………… bit0 ][ 0000 0000 0001 0010 ]Iφ： ×8、

主な設定内容Pφ： ×4、 Bφ： ×2

・ ★印のレジスタは必ず、☆印のレジスタは必要に応じて設定して下さい。 設定値が0又は1のビットは指定値を、X印のビットは使用目的に合った値を設定して下さい。

バスコントローラの設定

ーラの各種レジスタを設定することによりエリア毎にバス仕様を決定できます。 CAT302ボード上の増設RAMはエリア１にマッピングしてあり「2ステートアクセス、ウェイト無し、RDネゲートは半ステート前、
アイドルサイクル無し、ビッグエンディアン」に設定します。
CAT300バスの拡張I/Oエリアはエリア5にマッピングしてあり「3ステートアクセス、ウェイト無し、RDネゲートは半ステート前、アイド
ルサイクル無し、リトルエンディアン」に設定します。 またバスコン
トロールレジスタ1(BCR1)のビット9は、「外部ライトサイクル時にライ
トデータバッファ機能を使用しない」に設定して下さい。
以下にバスコントローラの設定一覧表を示します。

CAT302では前記の通りモードピンの設定により、CPU(H8SX/1544)を
外部8ビットバスの拡張モードで使用しています。この場合、リセット
直後にデータバス信号D7～D0、リード信号RD*およびライト信号LLWR*
は自動的に有効になりますが、アドレス信号は有効になりませんので
ポートファンクションレジスタ4、ポートD,Eのディレクションレジス
タを設定してアドレスバス信号A23,A20,A16～A0を有効にします。
アドレスマップで示した様にCPU(H8SX/1544)の外部アドレス空間
は8つのエリア(エリア7～0)に分割して管理されており、バスコントロ■ バスコントローラの設定 ( 増設RAM、CAT300バス用のアドレス出力やバス信号タイミングなどの設定 )
★
★
★
★
★
☆
☆
★
★
★
★

レジスタ名称
アクセスステートコントロールレジスタ
ウェイトコントロールレジスタＡ
ウェイトコントロールレジスタＢ
リードストローブタイミングコントロールレジスタ
アイドルコントロールレジスタ
バスコントロールレジスタ１
バスコントロールレジスタ２
エンディアンコントロールレジスタ
ポートファンクションコントロールレジスタ4
ポートDデータディレクションレジスタ
ポートEデータディレクションレジスタ

略称
ASTCR
WTCRA
WTCRB
RDNCR
IDLCR
BCR1
BCR2
ENDIANCR
PFCR4
PDDDR
PEDDR

設定値[ bit15 ………… bit0 ][ 1111 1100 0000 0000 ][ 0000 0000 0000 0000 ][ 0000 0000 0000 0000 ][ 1111 1111 0000 0000 ][ 0000 0000 0000 0000 ][ 0000 0000 0000 0000 ][ 000X 001X ][ 0010 0000 ][ 1001 0001 ][ 1111 1111 ][ 1111 1111 ]主な設定内容エリア7～2： 3ステート、 エリア1～0： 2ステート
エリア7～4： ウェイトを挿入しない
エリア3～0： ウェイトを挿入しない
全エリア： RD信号のネゲートは半ステート手前
全エリア： アイドルサイクルを挿入しない
外部ライト時、ライトデータバッファ機能を使用しない
バス権、周辺モジュールのライトデータバッファ機能設定
エリア5(CAT300バス)はリトルエンディアン
外部アドレスバスA23, 20, 16を出力
外部アドレスバスA7～A0出力
外部アドレスバスA15～A8出力

・ ★印のレジスタは必ず、☆印のレジスタは必要に応じて設定して下さい。 設定値が0又は1のビットは指定値を、X印のビットは使用目的に合った値を設定して下さい。

13

割り込み

タ(ISCRH,ISCRL)は「Lowレベルで割り込み要求を発生」に設定して、割り込み要求元をポーリングで確定して下さい。

H8SX/1544にはCPU内蔵周辺モジュール割り込みの他、外部割り込み
入力としてIRQ0*～IRQ15*があります。本ボードではこの内IRQ2*～
IRQ7*、IRQ12*～IRQ15*を割り込み入力として使用できます。
IRQ6*、IRQ7*、IRQ12*～IRQ15*はI/O用コネクタ【CN2】に接続していますが、 これらの割り込み信号入力はパラレルポートやCPU内蔵の周辺機能などと信号ピンが共用になっています。
IRQ2*～IRQ5*はCAT300バスからの割り込み要求入力に割り当てていますのでバスコネクタ【CN0】に接続しています。 CAT300バスに接続する拡張ボードによっては一つの割り込み信号線に複数の割り込み要求をOR接続しますので、H8SX/1544のIRQセンスコントロールレジス■ 外部割り込み入力の割り付け先
H8S/1544の外部割り込み入力
IRQ0*、IRQ1*
IRQ2*
IRQ3*
IRQ4*
IRQ5*
IRQ6*、IRQ7*
IRQ8*～IRQ11*
IRQ12*～IRQ15*

割り付け先
本ボードでは使用できません
CAT300バスのIRQ0* (CN0の6Aピン)
CAT300バスのIRQ1* (CN0の6Bピン)CAT300バスのIRQ2* (CN0の7Aピン)
CAT300バスのIRQ3* (CN0の7Bピン)
I/O用コネクタ【CN2】に接続
本ボードでは使用できません
I/O用コネクタ【CN2】に接続■ 割り込み制御モード、CAT300バスの割り込み信号設定
☆
★
☆
☆
☆
☆

レジスタ名称
割り込みコントロールレジスタ
ポート1入力バッファコントロールレジスタ
ポート1データディレクションレジスタ
IRQセンスコントロールレジスタH
IRQセンスコントロールレジスタL
IRQイネーブルレジスタ

略称
INTCR
P1ICR
P1DDR
ISCRH
ISCRL
IER

設定値[ bit15 ………… bit0 ][ 00X0 X000 ][ XX11 1110 ][ XX00 0000 ][ XXXX XXXX 0000 0000 ][ XXXX 0000 0000 0000 ][ XXXX 0000 XXXX XX00 ]主な設定内容割り込み制御モード、NMIエッジ設定
IRQ5*～IRQ2*、RxD2： 入力バッファ有効設定
P15～P10のDDRは入力に設定
IRQ15*～IRQ8*： センスコントロール設定
IRQ7*～IRQ0*： センスコントロール設定
IRQ15*～IRQ0*： ディセーブル/イネーブル設定

・ ★印のレジスタは必ず、☆印のレジスタは必要に応じて設定して下さい。 設定値が0又は1のビットは指定値を、X印のビットは使用目的に合った値を設定して下さい。

その他の設定コントロールレジスタでストップモードを解除して下さい。
またリセット後は周辺モジュールの入力バッファが無効になっていますので入力バッファコントロールレジスタ(PxICR)を設定して、使用する周辺モジュールの入力バッファを有効にして下さい。

H8SX/1544はリセット解除後にDMAC以外の周辺モジュールがストップモードになりますので、使用するモジュールはモジュールストップ■ I/Oポートの入出力(PxDDR)設定。 入力バッファ有効/無効(PxICR)設定。 モジュールストップコントロールレジスタ、SSUレジスタの設定
★
★
☆
☆
★
☆
★
★
★
★
☆
☆
☆
★
★
★
☆
★
☆
☆

レジスタ名称
ポート2入力バッファコントロールレジスタ
ポート2データディレクションレジスタ
ポート3入力バッファコントロールレジスタ
ポート3データディレクションレジスタ
ポート6入力バッファコントロールレジスタ
ポート6データディレクションレジスタ
ポートF入力バッファコントロールレジスタ
ポートFデータディレクションレジスタ
ポートI入力バッファコントロールレジスタ
ポートIデータディレクションレジスタ
ポートJデータディレクションレジスタ
ポートKデータディレクションレジスタ
モジュールストップコントロールレジスタA
モジュールストップコントロールレジスタB
モジュールストップコントロールレジスタC
SSコントロールレジスタH_0
SSコントロールレジスタL_0
SSモードレジスタ_0
SSコントロールレジスタ2
SSイネーブルレジスタ

略称
P2ICR
P2DDR
P3ICR
P3DDR
P6ICR
P6DDR
PFICR
PFDDR
PIICR
PIDDR
PJDDR
PKDDR
MSTPCRAMSTPCRB
MSTPCRC
SSCRH̲0
SSCRL̲0
SSMR̲0
SSCR2̲0
SSER̲0

設定値[ bit15 ………… bit0 ][ 0000 0010 ][ 1111 0000 ][ XXXX XXXX ][ XXXX XXXX ][ XXXX 0010 ][ XXXX 0000 ][ 0100 0000 ][ 0000 1000 ][ 0000 0010 ][ XXXX 1000 ][ XXXX XXXX ][ XXXX XXXX ][ 00X0 1111 1111 X11X ][ 1100 1010 XX11 1111 ][ XXXX X110 0000 0000 ][ 1000 1100 ][ 00X0 00XX ][ 1000 0010 ][ 000X 0000 ][ XX00 XXXX ]主な設定内容RxD0： 入力バッファ有効設定
P27～P24： 出力ポートに設定 (RTS信号として使用)
P37～P30： 周辺モジュール入力バッファの設定
P37～P30： 入出力の設定
RxD4： 入力バッファ有効設定
P63～P60： 入力に設定
RxD5： 入力バッファ有効設定
PF3： 出力ポートに設定 （RS422,485出力制御用)
SSI0：入力バッファ有効設定
PI3：出力に設定、PI2～PI0：入力に設定
PJ7～PJ0： 入出力の設定
PK7～PK0： 入出力の設定
DMA、A/D、TPU の停止/動作設定
SCI、I2C の停止/動作設定
SDG、PWM、D/A、CAN、SSU、RAM の停止/動作設定
SSUをマスター、標準モードに設定
SSUモード設定、シリアルの送受信データ長選択
SSUをSPIモード3、転送クロックレートをPφ/8に設定
SSU信号をCMOS出力に設定、タイミングの設定
トランスミット、レシーブ、割り込みのイネーブル設定

・ ★印のレジスタは必ず、☆印のレジスタは必要に応じて設定して下さい。 設定値が0又は1のビットは指定値を、X印のビットは使用目的に合った値を設定して下さい。

シンクロナスシリアルコミュニケーションユニット (SSU)

任意のビットレートを選択可能で、通常使用されている標準的なビットレート系列に合わせた場合、 最大115200bpsまでのレートを設定できます。
尚、H8SX/1544内蔵のシリアルコミュニケーションインタフェース
では、
全チャンネル送受信信号(TXD,RXD)のみがサポートされておりモ
デム制御信号(RTS*,CTS*など)はサポートされていません。この為、本ボードではパラレルポートの一部をRTS*,CTS*信号の代用として使用できる様に各チャンネル毎に割り当てていますので、これらの信号を使用するときはソフトウェアで制御を行なって下さい。
モデム制御信号と代用のパラレルポートとの割り付けは次表の様になっており、各信号はRS232用のトランシーバICを通してコネクタ【CN1】に接続されています。

H8SX/1544はシンクロナスシリアルコミュニケーションユニット(SSU)を2チャンネル内蔵しています。この内チャンネル0の各信号(SSCK0、SSI0、SSO0)はバッファICを経由してバスコネクタ【CN0】に接続しています。これらの信号は [ SPI ]インターフェースの拡張ボードを接続した場合に、3線式シリアルバスとして使用します。
シリアル転送データ長は8,16,24,32ビットが指定可能です。転送ク
ロックレートは最大で4.608Mbpsを設定できますが2.304Mbps以下で使用して下さい。 (拡張ボードによる制約)
チャンネル1はSSCK1、SSI1、SSO1信号が、シリアルコミュニケーシ
ョンインタフェース(SCI)のTXD0、RXD0、SCK0信号とI/Oピンを共用していますので使用できません。

■ RTS*,CTS*信号と代用パラレルポートの割り付け
RTS*信号
RTS0*
RTS2*
RTS4*
RTS5*

シリアルI/O (SCI)
H8SX/1544内蔵のシリアルコミュニケーションインタフェース(SCI)を、調歩同期式で4チャンネル使用できます。 チャンネルごとに
14

パラレルポート
P24
P25
P26
P27

CTS*信号
CTS0*
CTS2*
CTS4*
CTS5*

パラレルポート
P40
P41
P42
P43

汎用DIPスイッチ

・RTS*信号はパラレルポートの該当ビットに"1"を設定すると"L"レベル(負電圧)、"0"を設定すると"H"レベル(正電圧)が出力されます。
・CTS*信号は"L"レベル(負電圧)入力では"1"が、"H"レベル(正電圧)
入力では"0"が、パラレルポートの該当ビットから読み込めます。

各種動作設定やモード設定などに汎用的に使用できる4ビットのDIP
スイッチ【SW2】を実装しています。
DIPスイッチの状態はパラレルポートのP44～P47を使用して入力しています。 DIPスイッチと入力ポートのビット対応は下図のようになっており、スイッチがONのビットは"0"、OFFのビットは"1"として読み込まれます。

●[ チャンネル0 ]：RS232またはRS422(RS485)のインタフェースをス
イッチ【SW1】の設定により選択できます。 RS232選択時の送受信
信 号 は TXD0 と RXD0 を 使 用 し ま す 。 RS422(RS485) を 選 択 時 は(TXD0+,TXD0‑)と(RXD0+,RXD0‑)の2組の差動信号を使用します。このときポートPF3に"1"をセットするとドライバICの出力はイネーブルになり、"0"をセットするとディセーブルになります。レシー
バは常にイネーブルです。ドライバ出力とレシーバ入力を接続して2線式(RS485)で使用する場合は、自分の送信データを自分でも受信することになりますので受信データの読み捨てが必要です。また終端抵抗は必要に応じて外部に接続して下さい。
【 SW1 】SCIチャンネル0のインタフェース選択
SW1のレバー位置
A
B

インタフェース
RS232で使用
RS422(RS485)で使用

データのバックアップ
スーパーキャパシタを実裝していますのでボード上の増設RAMのバックアップができます。(CPU内蔵のRAMはバックアップできません)
長期間のバックアップが必要な場合はコネクタ【CN2】にバックアップ
用の電池を接続して下さい。

●[ チャンネル2,4,5 ]：常にRS232インタフェースで使用します。
RS422(RS485)では使用できません。またスイッチなどハードの設定はありません。

パラレルI/O●スーパーキャパシタによるバックアップ
ボード上のスーパキャパシタにより約10日間程度の短期間のバッ
クアップができます。本ボードに5分以上通電することでスーパー
キャパシタは満充電されます。

CPU内蔵のパラレルI/Oを最大で42ビット使用できます。これらのパ
ラレルI/OはCPU内蔵の各種周辺機能と入出力ピンを共用しています
ので、周辺機能として使用するピンはパラレルI/Oとして使用できません。本ボードで使用可能なパラレルI/Oは次の通りです。
[ P16、P17 ][ P30～P37 ][ P50～P57 ][ P64～P67 ][ PI4～PI7 ][ PJ0～PJ7 ][ PK0～PK7 ]

2bit
8bit
8bit
4bit
4bit
8bit
8bit

ビット単位で入出力可
ビット単位で入出力可
全ビット入力専用
ビット単位で入出力可
ビット単位で入出力可
ビット単位で入出力可
ビット単位で入出力可●電池による長期間のバックアップ
使用できる電池は公称電圧3～4Vの１次電池で、2次電池(充電電池)は使用できません。性能的にリチウム電池が最適です。

10KΩでプルアップ
10KΩでプルアップ
1MΩでプルダウン
10KΩでプルアップ
10KΩでプルアップ
10KΩでプルアップ
10KΩでプルアップ【CN2‑20A】に電池のプラス(+)側を接続して下さい。
【CN2‑20B】に電池のマイナス(‑)側を接続して下さい。

(注記) ポート[ P50～P57 ]はA/Dコンバータ( AN0～AN7 )と入力ピンを共用していますので、入力ピンは1MΩでGNDにプルダウンしています。
プルアップが必要な場合は外部にプルアップ抵抗を接続して、5V(VCC)
ラインにプルアップして下さい。

■ 電池によるバックアップ時間の計算例
850mAhのリチウム電池(CR2)でバックアップする場合、バックアップ時間は以下のように計算できます。(Ta=0～40℃)

T＝

B×1000Im＋Ib→

850×1000
2.5＋1.0＝242857 時間 ≒ 27.7 年

T：バックアップ時間（ h ） B：電池容量( mAh )Im：メモリ保持電流（μA ） Ib：電池自己放電電流等（μA ）A/Dコンバータ
CPUに内蔵の10ビットA/Dコンバータ16チャンネル( AN0～AN15 )の内
AN0～AN7の8チャンネルをA/D入力として使用できます。AN8～AN15は
ポートP40～P47と信号ピンを共用しており、本ボードではP40～P43をCTS*信号入力、P44～P47を汎用DIPスイッチ入力として使用していますのでA/D入力としては使えません。
AN0～AN7の各入力ピンは1MΩの抵抗でGNDにプルダウンしています。
CPUのアナログ用電源ピンAVCC0,AVCC1とA/Dコンバータの基準電圧ピ
ンVREFは、5V(VCC)ラインに接続してあり接続先は変更できません。
A/Dコンバータを使用しない場合はAN0～AN7ピンにマルチプレクスされているポートP50～P57を入力ポートとして使用できます。

リセット
リセットICにより以下の条件でリセット状態になります。リセット
状態はリセット発生条件解除後、約100mSEC間保持されます。
・パワーONリセット：電源投入時に発生・電圧低下時：電源の5Vラインが約4.2V以下になった時に発生
この他「H‑デバッガ」接続用コネクタ【CN3】のRES*入力がLOWレベ
ル時にもリセット状態になりますが、この場合はRES*入力がHIに戻ると同時に即リセットは解除されます。

CAN信号
CPU(H8SX/1544)はCAN(コントローラエリアネットワーク)を2チャンネル内蔵しています。CAN信号(CTX0,CRX0及びCTX1,CRX1)はパラレルポート(P64～P67)等と信号ピンが共用になっており10KΩの抵抗でプルアップして、そのままコネクタ【CN2】に接続しています。
このCAN信号をCANバスに接続するためには外部にバストランシーバ
ICが必要になります。 バストランシーバICはルネサスエレクトロニ
クス製のHA13721またはHA13721と互換性のあるICをユーザ殿にて用意して下さい。

増設ボードのアドレス
CAT300バスを使用して増設したI/Oボードにアクセスする場合のア
ドレスについて説明します。
本ボードのCAT300バスコネクタ【CN0】には、アドレス信号として"A0～A11"の12ビットを出力しています。
15

また、バスコネクタにセレクト信号(SEL0*)を出力しており、CAT300
バスに割り当てている4Kバイトのアドレス範囲「H'FFC000～H'FFCFFF」
をCPU(H8SX/1544)がアクセスしている時、このセレクト信号(SEL0*)がイネーブルになります。
一方、CAT300バスに増設する各I/Oボードにはアドレス設定用のDIPスイッチが実装されています。 このDIPスイッチで設定した、ボードの先頭アドレスとCAT300バス上のアドレス信号が一致し、且つ先のセレクト信号(SEL0*)がイネーブルになった時に、増設した各I/Oボードにアクセスできます。

■ スクリプトファイルの例//// CAT302 SBC‑1544 用 外部バス関連レジスタ設定スクリプト////
CAT302‑BSC.log//// このスクリプトを実行することにより外部バス関連のレジスタが// 初期設定され、ボード上の増設 RAM や CAT300 バスへのアクセスが// 可能になります//// (コメントはコマンドラインに記述しないで下さい)//

例1： CAT305 DIO‑24/24ボードを増設し、ボード上のDIPスイッチで先頭アドレスとして"038H"を選択した場合のボードアドレス
は次の範囲になります。 " H'FFC038 ～ H'FFC03D "// システムクロックコントロールレジスタ// [Iφ：*8、 Pφ：*4、 Bφ：*2]
<SS
SCKCR
0x0012

例2： CAT308 SIO‑4ボードを増設し、ボード上のDIPスイッチで先頭アドレスとして"220H"を選択した場合のボードアドレスは次の範囲になります。
" H'FFC220 ～ H'FFC23F "// アクセスステートコントロールレジスタ// [エリア 7～2：3 ステート、エリア 1～0：2 ステート]
<SS
ASTCR
0xfc00

例3： CAT309 MC‑2ボードを増設し、ボード上のDIPスイッチで先頭アドレスとして"000H"を選択した場合のボードアドレスは次の範囲になります。
" H'FFC000 ～ H'FFC00F "// ウェイトコントロールレジスタＡ、Ｂ// [全エリア：ウェイトを挿入しない]
<SS
WTCRA
0x0000<SS
WTCRB
0x0000// リードストローブタイミングコントロールレジスタ// [全エリア：RD 信号のネゲートは半ステート手前]
<SS
RDNCR
0xff00・各増設I/Oボードのアドレスは重複しないように設定して下さい。
・増設I/Oボードのアドレスの設定方法は、各ボードの取り扱い説明書を参照して下さい。

// アイドルコントロールレジスタ// [全エリア：アイドルサイクルを挿入しない]
<SS
IDLCR
0x0000コンパイラ・デバッガ・フラッシュROMの書込み// エンディアンコントロールレジスタ// [エリア 5(CAT300 バス)のみリトルエンディアン]<S
ENDIANCR
0x20

・ルネサスのCコンパイラを使用する場合は、コンパイラバージョン「6．
01．00」以降を使用して下さい。またGNU/gcc使用の場合は、H8Sモードで使用して下さい。

// ポートファンクションコントロールレジスタ４// [A23,A20,A16 出力、A22,A21,A19,A18,A17 出力禁止]
<S
PFCR4
0x91

・コネクタ【CN3】に「H‑デバッガ」を接続することにより、CPUのオ
ンチップエミュレーション機能を利用したプログラムデバッグとCPU内蔵フラッシュROMへの書き込みができます。
スイッチ【SW3】のレバー位置を"A"側に設定すると通常のプログラ
ム実行モードになります。"B"側に設定するとオンチップエミュレ
ーションモードになり、デバッグやフラッシュROMの書き込みが可能になります。

// ポートＤデータディレクションレジスタ// [外部アドレスバス A7～A0 出力]
<S
PDDDR
0xff
// ポートＥデータディレクションレジスタ// [外部アドレスバス A15～A8 出力]
<S
PEDDR
0xff

【 SW3 】CPUの動作モード選択
SW3のレバー位置
A
B

CPUの動作通常の動作モード
オンチップエミュレーションモード

・以下のCPU端子はデバッガが占有しますので、これらと端子を共有しているポートや周辺モジュール機能は使用できません。
［

TDI、 TDO、 TCK、 TRST、 TMS］

・外部バス関連レジスタの設定用スクリプトファイルをあらかじめ用
意しておき、「H‑デバッガ」でのデバッグ時、［ファイル］‑>［スクリプト実行]で、用意しておいたスクリプトファイルを実行させると、CPU(H8SX/1544)の8ビット外部バスが有効になりボード上の増設RAMやCAT300バスの拡張I/Oボードに対してメモリダンプ・メモリ
セットなどのコマンドが使用できる様になります。 また、［オプション］‑>［CPU設定］‑>［外部RAM時のBSC設定スクリプト指定］の［許可］にチェックを入れてスクリプトファイルを指定しておいても、ユーザプログラムのダウンロード時や【RstMon】,【Reset】コ
マンド実行時に自動的にスクリプトファイルが実行されて外部バ
スアクセスが可能になります。
スクリプトファイルの例(CAT302‑BSC.log)を右に示します。

16

■ CAT302 SBC‑1544 バス周辺の回路図

17■ CAT302 SBC‑1544 入出力周辺の回路図

18単体使用時の電源コネクタ(CN4)のピン配列

I/Oコネクタ(CN1,CN2)のピン配列
CN2

▼

CN1

【 CN4 】ピン配列と説明

▼

ピン番号
1
2

A
B
20 19

3 2 1

17 14

3 2 1

信号名
5V
GND

機能
本ボードを単体で使用する場合はこのコネクタから電源を供給して下さい

コネクタをボードの外側から見た図です

バスコネクタ(CN0)のピン配列【 CN1 】ピン配列
信号名
P50/AN0P52/AN2
P54/AN4
P56/AN6/DA0
GND
TXD0+
(RS422,485)
RXD0+(RS422,485)
TXD0(RS232)
RTS0(RS232)GND
TXD2(RS232)
RTS2(RS232)TXD4(RS232)
RTS4(RS232)GND
TXD5(RS232)
RTS5(RS232)

ピン番
1A 1B
2A 2B
3A 3B
4A 4B
5A 5B
6A 6B
7A 7B
8A 8B
9A 9B
10A 10B
11A 11B
12A 12B
13A 13B
14A 14B
15A 15B
16A 16B
17A 17B

信号名
P51/AN1
P53/AN3
P55/AN5
P57/AN7/DA1
GND
TXD0‑
(RS422,485)
RXD0‑(RS422,485)
RXD0(RS232)
CTS0(RS232)GND
RXD2(RS232)
CTS2(RS232)
RXD4(RS232)
CTS4(RS232)GND
RXD5(RS232)
CTS5(RS232)

CN0
A
B
20 19

【 CN0 】ピン配列（CAT300バス)
信号名
5V
D0
D2
D4
D6
IRQ0*
IRQ2*
SCK
SMI
IORD*
A0
A2
A4
A6
A8
A10

・(RS422,485)と記入のある信号はRS422,485レベルです。
・(RS232)と記入のある信号はRS232レベルです。

【 CN2 】ピン配列
信号名
5V
P16/SDA0/IRQ6*/DACK1*
P64/IRQ12*/CRX0/TEND3*
P66/IRQ14*/CRX1
P30/TIOCA0
P32/TIOCC0/TCLKA
P34/TIOCA1/SGOUT0
P36/TIOCA2/SGOUT2
PK0/PWM2A
PK2/PWM2C
PK4/PWM2E
PK6/PWM2G
PJ0/PWM1A
PJ2/PWM1C
PJ4/PWM1E
PJ6/PWM1G
PI4/D12
PI6/D14
5V
BAT+

ピン番
1A 1B
2A 2B
3A 3B
4A 4B
5A 5B
6A 6B
7A 7B
8A 8B
9A 9B
10A 10B
11A 11B
12A 12B
13A 13B
14A 14B
15A 15B
16A 16B
17A 17B
18A 18B
19A 19B
20A 20B

信号名
GND
P17/SCL0/IRQ7*/ADTRG1*
P65/IRQ13*/CTX0/DACK3*
P67/IRQ15*/CTX1
P31/TIOCB0
P33/TIOCD0/TCLKB
P35/TIOCB1/TCLKC/SGOUT1
P37/TIOCB2/TCLKD/SGOUT3
PK1/PWM2B
PK3/PWM2D
PK5/PWM2F
PK7/PWM2H
PJ1/PWM1B
PJ3/PWM1D
PJ5/PWM1F
PJ7/PWM1H
PI5/D13
PI7/D15
GND
GND

GND

信号名
5V
D1
D3
D5
D7
IRQ1*
IRQ3*
RESET*
SMO
IOWR*
A1
A3
A5
A7
A9
A11

SEL0*
GND

・(8A)ピンのSCK信号はH‑デバッガ(CN3)のSCK信号とは無関係です。

コネクタの型番■ バスコネクタCN0の型番 (富士通コンポーネント)
名称
CN0型番
ライトアングルプラグ(基板側)
FCN365P040‑AU(A3金具2個使用)
ストレートジャック(バックプレーン側) FCN364J040‑AU■ 入出力用コネクタCN1、CN2の型番 (オムロン)
名称
ヘッダー(基板側)
ソケット＋ストレインリリーフ
2列ソケット(バラ線圧接用)
セミカバー(バラ線圧接用)
ロックレバー

Ｈ－デバッガ用コネクタ(CN3)のピン配列

CN1型番
CN2型番
XG4C‑3434
XG4C‑4034
XG4M‑3430‑T XG4M‑4030‑T
XG5M‑3432‑N XG5M‑4032‑N
XG5S‑1701
XG5S‑2001
XG4Z‑0002

備考
付属品
AWG24用■ Ｈ－デバッガ用コネクタCN3の型番 (ヒロセ電機)
名称ストレートピンヘッダ(基板側)
圧着ソケット
ソケット圧着端子(AWG24～28用バラ端子)【 CN3 】ピン配列
H‑debuggerの信号名
SD1
SD2
SCK
NMI
RES*
GND
VCC
FWE

ピン番
1A 1B
2A 2B
3A 3B
4A 4B
5A 5B
6A 6B
7A 7B
8A 8B
9A 9B
10A 10B
11A 11B
12A 12B
13A 13B
14A 14B
15A 15B
16A 16B
17A 17B
18A 18B
19A 19B
20A 20B

・信号名が無記入のピンは、本ボードでは使用していません。

・5Vは本ボードからの出力です。

ピン番号
1A
2A
3A
4A
5A
1B,2B,3B
4B
5B

3 2 1

コネクタをボードの外側から見た図です

機能
TDI
TDO
TCK
TRST
リセット入力
GND
5V出力

CN3型番
DF11‑10DP‑2DSA(01)DF11‑10DS‑2C
DF11‑2428SCA■ コネクタCN4の型番 (日本圧着端子製造)
名称
ポスト(基板側)
ハウジング
コンタクトピンTMS

注意!! 本製品を不適切な状態で使用されると発火・誤作動の可能性があり危険です●仕様範囲外の電圧を加えたり、過負荷で使用しないで下さい。
●サージ、ノイズ等が本製品に加わらない様、十分なノイズ対策を行って下さい。
●本製品は人命にかかわる状況や、極めて高い信頼性が要求される用途を目的として設計・製造されたものではありません。
19

CN4型番
B2B‑XH‑A
XHP‑2
BXH‑001T‑P0.6

備考
付属品
付属品

エーワン株式会社〒486‑0852 愛知県春日井市下市場町 6‑9‑20
TEL/FAX 0568‑85‑8511/8501
http://www.aone.co.jp/

仕様
H8/3048F-ONE CPUボード●CPU：H8/3048Bグループ HD64F3048BF
通称：H8/3048F‑ONE(ルネサスエレクトロニクス製)●システムクロック：16.666MHz●メモリ：[ CPU内蔵フラッシュROM ] 128Kバイト (16ビットデータバス)[ CPU内蔵RAM ] 4Kバイト (16ビットデータバス)[ ボード上の増設RAM ] 128Kバイト (8ビットデータバス)●パラレルポート：最大で28ビット使用可能[ポート7]の8ビットは入力専用です。
他の20ビットは１ビット単位で入出力設定可能です(パラレルポートはI/Oピンが各種周辺機能と共用です)●A/D変換器：8チャンネル入力、逐次比較方式10ビットA/D(ポート7のパラレル入力と入力ピンが共用です)●16ビット･インテグレーテッド･タイマユニット(ITU)：
・8種類の内部および外部カウンタ入力クロックを選択可能
・コンペアマッチによる波形出力・インプットキャプチャ機能など●プログラマブル･タイミングパターン･コントローラ(TPC)：
ITUをタイムベースとしてプログラマブルなパターンパルスを出力●ウォッチドッグダイマ(WDT)： タイマカウンタのオーバフロー時にCPUに対してリセット信号を発生●調歩同期式シリアルポート(UART)：2チャンネル
DUAL UART IC「TL16C2550」を使用(テキサスインスツルメンツ製)
ビットレートは最大115200bpsまで設定可能
2チャンネル共RS232トランシーバIC実装済み
TXD、RXD、RTS、CTS信号をサポート
うち1チャンネルはRS422、RS485トランシーバICに切り替え可能●汎用DIPスイッチ：ユーザのモード設定など汎用的に使える4ビット
DIPスイッチを実装●データバックアップ：外部に１次電池を接続することによりボード上の増設RAM(128Kバイト)をバックアップ
ボード上に短期間バックアップ用のスーパキャパシタを実装済み●割り込み：CPU内蔵の割り込みコントローラにより外部割り込み(IRQn*)、内蔵周辺モジュール割り込みが可能●リセット：リセットICによりパワーON時、及び5V電圧低下時にリセ
ット信号を発生●デバッガ：「H‑デバッガ」を接続してCPU内蔵フラッシュROMのオンボ
ード書き込み、及びオンチップデバッグができます●バス信号：バス接続によりCAT300シリーズのI/Oボードを拡張可能[ データバス信号 ] D7 ～ D0 (8ビット)[ アドレス出力信号 ] A11 ～ A0 (12ビット)、SEL0*[ 制御出力信号 ] IOWR*、IORD*、RESET*[ 割り込み入力信号 ] IRQ3*、IRQ1*、IRQ0*[ 3線式シリアル信号 ] SCK、SMI、SMO(3線式シリアル信号は「 SPI 」インターフェースを持つ拡張ボードをCAT300バスに接続時使用)●電源電圧：5V±5%
消費電流：80mA MAX●動作温度範囲：0 ～ 55℃ (結露のないこと)●基板： 外形寸法
107×126mm (突起部除く)
質量 約74g
取付穴寸法 99×118mm (4‑φ3.5)
材質
FR‑4、1.6t、4層基板

CAT303 SBC-3048
取り扱い説明書RoHS Compliant

2009.12.25 - 2012.10.12

概要
CAT303 SBC‑3048はルネサスエレクトロニクスの16ビットマイコン
H8/3048F‑ONE を 搭 載 し た CPU ボ ー ド で す 。 シ ス テ ム ク ロ ッ ク は
16.666MHzです。 128Kバイトのプログラム用フラッシュROMをCPUに内蔵しているほか、
データバックアップが可能な128KバイトのRAMをボードに実装しています。
入出力機能としてCPU内蔵のパラレルポートや、TL16C2550によるシ
リアルポートを使用できるほか、 CAT300シリーズのI/Oボードをバス接続することにより機能の拡張を柔軟に行なえます。
また、H8/3048F‑ONEはオンチップデバッグ対応CPUなので「H‑デバッガ」を使用したオンボードプログラミングやデバッグ作業などを簡単に行なうことができます。

ブロック図
CN0
TL16C

SW2

2550

RS422
RS485

A‑ch

RS232

A‑ch

CN2

トランシーバ

トランシーバ

RS232

B‑ch

トランシーバINTA
INTB

3 線シリアル
(SPI)

CAT
300
BUS

NOR

26P
外部電池よりBAT

IRQ2*

バス・バッファ

H8/
3048F
‑ONE

CN4

DUAL UART IC「TL16C2550」のマニュアルはテキサスインスツルメ
ンツ(日本TI)のWebサイトからダウンロードして下さい。 機能的にほぼコンパチブルな1チャンネルUART IC「TL16C550D｣の日本語マニュアルも参考になります。

P70～P77

4bit DIPSW

制御ロジックSW3 ノーマル/エミュレータ
H‑デバッガ信号
BAT
RAM
128K byte

単体使用時の電源コネクタ34P

この取り扱い説明書はCAT303ボード固有の項目（本ボードのハード
ウェア構成、CPU内蔵レジスタの基本的な設定、コネクタのピン配列など）に関してのみ記述しています。
CAT303で使用している「H8/3048F‑ONE」のマニュアルや資料はルネサスエレクトロニクスのWebサイトからダウンロードしていただくか
ルネサスエレクトロニクスの代理店などから入手して下さい。
・H8/3048Bグループ ハードウェアマニュアル
・H8/300Hシリーズ プログラミングマニュアル
・アプリケーションノート など

PA0～PA3,PA6

P53,P60～P62

CN5

H8/3048F‑ONE及びTL16C2550の資料について

PB0～PB5,PB7

8bit
BUS

40P

CN3

P40～P47

IRQ0*,IRQ1*,
IRQ3*

バックア
ップ回路

リセット
回路

20

CPUの動作モード

有効拡張モード)」
で動作する様にモードピンMD2～MD0を設定しています。 「モード5」はCPU内蔵のフラッシュROM(128Kバイト)が有効で、リセット後に8ビットバスの外部拡張アドレス空間が有効となり、デー
タバス信号D15～D8、リード制御信号RD*およびライト制御信号HWR*が使用可能になります。 なお、CPUの動作モードはハードで固定していますので他のモードには変更できません。

本ボードで使用しているCPU(H8/3048F‑ONE)には7種類の動作モードがあります。 動作モードはCPUのモードピンMD2～MD0の設定によりハード的に決定されます。 CAT303ではボード上の増設RAM(128Kバイト)や、CAT300バスへのアクセスを可能にするため「モード5(内蔵ROM

アドレスマップ

ボードに実装されているDUAL UART IC「TL16C2550」もしくはCAT300
バスによる拡張I/Oエリア(4Kバイト)のイメージが出る領域があります。

CAT303のアドレスマップを以下に示します。割付デバイス欄が空欄になっているアドレスは未使用領域です。 但しこの未使用領域には■ アドレスマップ
アドレス
H'00000 ～ H'1FFFF
H'20000 ～ H'3FFFF
H'40000 ～ H'5FFFF
H'60000 ～ H'7FFFF
H'80000 ～ H'9FFFF
H'A0000 ～ H'BFFFF
H'C0000 ～ H'C0FFF
H'C1000 ～ H'DFFFF
H'E0000 ～ H'F7FFF
H'F8000 ～ H'F83FF
H'F8400 ～ H'F9FFF
H'FA000 ～ H'FA007
H'FA008 ～ H'FBFFF
H'FC000 ～ H'FC007
H'FC008 ～ H'FDFFF
H'FE000 ～ H'FEF0F
H'FEF10 ～ H'FFF0F
H'FFF10 ～ H'FFF1B
H'FFF1C ～ H'FFFFF

エリア
エリア0
エリア1
エリア2
エリア3
エリア4
エリア5
エリア6

割付デバイス
H8/3048F-ONE内蔵のフラッシュROM

ボード上の増設RAM
CAT300バスによる拡張I/Oエリア

リザーブエリアTL16C2550-Achレジスタ
エリア7

TL16C2550-Bchレジスタ

H8/3048F-ONE内蔵のRAM
H8/3048F-ONE内蔵のI/Oレジスタ

クロック発振器の設定

サイズ
128Kバイト
128Kバイト
128Kバイト
128Kバイト
128Kバイト
128Kバイト
4Kバイト
124Kバイト96Kバイト
1Kバイト
7Kバイト
8バイト
8K-8バイト
8バイト
8K-8バイト
3856バイト
4Kバイト
12バイト
228バイト

バス幅
16ビット

8ビット

8/16ビット
8ビット
8/16ビット（16.666MHz)で使用して下さい。このシステムクロックはφ端子に出力されると共に内蔵周辺モジュールクロックの基準クロックにもなっています。ボードに実装されているDUAL UART IC「TL16C2550」は、このφ端子のクロックを入力してボーレートジェネレータの基準クロッ
クとして使用していますのでモジュールスタンバイコントロールレジ
スタ(MSTCR)のPSTOPビットは"φ出力を許可"に設定して下さい。

H8/3048F‑ONEには外部接続された水晶振動子を元にしてクロックを生成するクロック発振器と分周器が内蔵されています。分周比コン
トロールレジスタ(DIVCR)によりシステムクロック(φ)の周波数を水晶振動子(16.666MHz)の1/1～1/8に設定できますが通常は1/1の分周比■ クロック発振器の設定 ( システムクロック[φ]の分周比、出力設定など )☆
☆

レジスタ名称分周比コントロールレジスタ
モジュールスタンバイコントロールレジスタ

略称
DIVCR
MSTCR

設定値[ bit7…bit0 ][ 1111 1100 ][ 0100 0000 ]主な設定内容クロック(φ)の分周比は1/1
クロック(φ)の出力を許可、全てのモジュールは通常動作

・ ★印のレジスタは必ず、☆印のレジスタは必要に応じて設定して下さい。 設定値が0又は1のビットは指定値を、X印のビットは使用目的に合った値を設定して下さい。

バスコントローラの設定

また増設RAM、CAT300バス、UART‑ICにアクセスするチップセレクト
信号(CS5*,CS6*,CS7*)を有効にするために、チップセレクトコントロ
ールレジスタ(CSCR)の設定が必要です。
チップセレクトCS5*：増設RAM(128Kバイト)へアクセスします。
チップセレクトCS6* ：CAT300バス接続の拡張ボードへアクセスします。
チップセレクトCS7*：DUAL UART IC「TL16C2550」へアクセスします。
なお、アクセスステート数とプログラマブルウェイト数は全エリア同じで「3ステートアクセス空間、2ステート挿入」に設定します。
以下にバスコントローラの設定一覧表を示します。

CAT303ではH8/3048F‑ONEを内蔵ROM有効,外部8ビットバス拡張モード(モード5)で使用しています。 この場合、リセット直後にデータバ
ス信号D15～D8、リード信号RD*およびライト信号HWR*が自動的に有効になりますが、アドレス信号は有効になりませんのでポート1データディレクションレジスタ(P1DDR)、ポート2データディレクションレジス
タ(P2DDR)及びポート5データディレクションレジスタ(P5DDR)を設定
してアドレスバス信号A16,A15～A0を有効にする必要があります。

■ バスコントローラの設定 ( 増設RAM、TL16C2550、CAT300バス用のアドレス、CS*出力やウェイトなどの設定 )
☆
☆
☆
★
☆
☆
★
★
★
★

レジスタ名称
システムコントロールレジスタ
バス幅コントロールレジスタ
アクセスステートコントロールレジスタ
ウェイトコントロールレジスタ
ウェイトステートコントローライネーブルレジスタ
バスリリースコントロールレジスタ
チップセレクトコントロールレジスタ
ポート1データディレクションレジスタ
ポート2データディレクションレジスタ
ポート5データディレクションレジスタ

略称
SYSCR
ABWCR
ASTCR
WCR
WCER
BRCR
CSCR
P1DDR
P2DDR
P5DDR

設定値[ bit7…bit0 ][ X100 X011 ][ 1111 1111 ][ 1111 1111 ][ 1111 0010 ][ 1111 1111 ][ 1111 1110 ][ 1110 1111 ][ 1111 1111 ][ 1111 1111 ][ 1111 0001 ]主な設定内容スタンバイタイマ、CCRのUIビット用途、RAMイネーブル
全エリア：バス幅は8ビットに設定
全エリア：3ステートアクセス空間に設定
プログラマブルムウェイトモード、2ステート挿入
全エリアWSCの動作を許可
バス権の外部に対する開放禁止
CS7*、CS6*、CS5*を出力
外部アドレスバスA7～A0を出力
外部アドレスバスA15～A8を出力
P53：【SW1】入力用ポート、 P52,P51：未使用、 Ｐ50：A16を出力

・ ★印のレジスタは必ず、☆印のレジスタは必要に応じて設定して下さい。 設定値が0又は1のビットは指定値を、X印のビットは使用目的に合った値を設定して下さい。

21

割り込み

UART IC「TL16C2550」の割り込み出力INTA,INTBにORで接続しています。
CAT300バスからの割り込みやTL16C2550からの割り込みは、一つの割り込み信号線に複数の割り込み要求をOR接続していますので
H8/3048F‑ONEのIRQセンスコントロールレジスタ(ISCR)は「Lowレベル
で割り込み要求を発生」に設定して、割り込み要求元をポーリングで確定します。

H8/3048F‑ONEにはCPU内蔵周辺モジュール割り込みの他、外部割り込み入力としてIRQ0*～IRQ5*があります。本ボードではこの内IRQ0*～IRQ3*を割り込み入力として使用しています。
IRQ0*、IRQ1*、IRQ3*はCAT300バスからの割り込み要求入力に割り当てていますのでバスコネクタ【CN0】に接続しています。IRQ2*はDUAL■ 外部割り込み入力の割り付け先
H8/3048F‑ONEの外部割り込み入力
IRQ0*
IRQ1*
IRQ2*
IRQ3*
IRQ4*
IRQ5*

割り付け先
CAT300バスのIRQ0* (CN0の6Aピン)
CAT300バスのIRQ1* (CN0の6Bピン)
TL16C2550の割り込み(INTA or INTB)
CAT300バスのIRQ3* (CN0の7Bピン)
本ボードでは使用できません
本ボードでは使用できません■ 割り込み制御モード、CAT300バスの割り込み信号設定☆
☆
☆
☆

レジスタ名称
インタラプトプライオリティレジスタＡ
インタラプトプライオリティレジスタＢ
IRQイネーブルレジスタ
IRQセンスコントロールレジスタ

略称
IPRA
IPRB
IER
ISCR

設定値[ bit7…bit0 ][ XXXX XXXX ][ XXX0 XXX0 ][ 0000 XXXX ][ 0000 0000 ]主な設定内容割り込みの優先順位設定
割り込みの優先順位設定
IRQ5*～IRQ0*のティセ－ブル/イネーブル設定
IRQ5*～IRQ0*のセンスコントロール設定

・ ★印のレジスタは必ず、☆印のレジスタは必要に応じて設定して下さい。 設定値が0又は1のビットは指定値を、X印のビットは使用目的に合った値を設定して下さい。

その他の設定割り込み兼用の入力ポートに設定されます。CAT303ではこのポートをバスなどからの割り込み入力として使っていますのでレジスタの設定
は初期値のままで使用できます。 なおポート(P84)はコネクタに引き出されていませんので使用できません。
・ポート9データディレクションレジスタ
ポート9は6ビットのポートで2チャンネルのシリアルコミュニケーシ
ョンインタフェース(SCI0,SCI1)と共用ピンになっています。CAT303
ではSCI0をCAT300バスのシリアルインタフェース「SPI」信号として、
SCI1を「H‑デバッガ」専用のインタフェースとして使用しますのでレジスタの設定は初期値のままにして下さい。

・ポート6データディレクションレジスタ
CPUを動作モード5で使用していますのでポート6の上位4ビット(P66～P63)はリセット解除後自動的にバス制御信号(RD*,HWR*等)にな
り、下位3ビット(P62～P60)は入力ポートになります。この下位3ビッ
トは汎用DIPスイッチ【SW1】の入力に使用していますので、レジスタ設定は初期値から変更する必要はありません。
・ポート8データディレクションレジスタ
ポート8は5ビットのポートでリセット解除後P83～P80の4ビットは■ I/Oポートの入出力(PxDDR)設定
☆
☆
☆
☆
☆
☆

レジスタ名称
ポート4データディレクションレジスタ
ポート6データディレクションレジスタ
ポート8データディレクションレジスタ
ポート9データディレクションレジスタ
ポートAデータディレクションレジスタ
ポートBデータディレクションレジスタ

略称
P4DDR
P6DDR
P8DDR
P9DDR
PADDR
PBDDR

設定値[ bit7…bit0 ][ XXXX XXXX ][ 1000 0000 ][ 1110 0000 ][ 1100 0000 ][ 0X00 XXXX ][ X0XX XXXX ]主な設定内容P47～P40：入出力を設定
LWR*,HWR*,RD*,AS*出力、 P62～P60：【SW1】入力用ポート
P84：未使用、 P83～P80：IRQ3*～IRQ0*入力として使用
SCI0：バスのSPI信号、 SCI１：オンチップデバッグポート
PA7：未使用、PA5,PA4：CS5*,CS6*、他のビットは入出力を設定
PB6：CS7*、他のビットは入出力を設定

・ ★印のレジスタは必ず、☆印のレジスタは必要に応じて設定して下さい。 設定値が0又は1のビットは指定値を、X印のビットは使用目的に合った値を設定して下さい。

シリアルコミュニケーションインタフェース(SCI)

DUAL UART IC 「 TL16C2550 」

H8/3048F‑ONE はシリアルコミュニケーションインタフェースを 2 チ
ャンネル(SCI0,SCI1)内蔵していますが、CAT302 では SCI0 を CAT300
バスの「SPI」通信、SCI1 をデバッガ接続用として使用していますのでユーザが他の目的で使用する事はできません。

CAT303にはDUAL UART IC「TL16C2550」を実装していますので調歩
同期通信を2チャンネル使用できます。TL16C2550はH8/3048F‑ONEのクロック(φ)端子から出力された16.666MHzを使用してボーレートジェ
ネレータの基準クロックにしています。ボーレートジェネレータはチャンネルごとにビットレートを選択可能で標準的なビットレート系列に合わせた場合、 最大115200bpsまでのレートを設定できます。

● チャンネル 0 の各信号(SCK0、RXD0、TXD0)はバッファ IC を経由してバスコネクタ【CN0】に接続しています。これらの信号は [ SPI ]インターフェースの拡張ボードを CAT300 バスに接続した場合、3 線式
シリアルバス信号として使用します。 （SPI では送受信動作を MSB から行なう仕様になっていますが、SCI の動作は LSB から始まりますの
で SPI 通信に合わせるため、送受信の前後で MSB～LSB の反転が必要です。 また転送ビットレートは 2.1Mbps Max です)(注記) シリアルコミュニケーションインタフェース(SCI0)を使用
して、[ SPI ]インターフェースの拡張ボードとシリアル通信を行なう
方法は弊社のホームページを参照して下さい。サンプルソフトなどを掲載しています。

● [ チャンネルＡ ] ： RS232またはRS422(RS485)のインタフェース
をスイッチ【SW2】の設定により選択できます。 RS232選択時の送受信
信号はTXAとRXAを使用します。RS422(RS485)を選択時は(TXA+,TXA‑)と(RXA+,RXA‑)の2組の差動信号を使用します。このときモデム制御レジスタ(MCR)のDTRビットに"1"を書き込むとRS422(RS485)ドライバの出力はイネーブルになり、"0"を書き込むとディセーブルになります。
レシーバは常にイネーブルです。ドライバ出力とレシーバ入力を接続して2線式(RS485)で使用する場合は、自分の送信データを自分でも受信することになりますので受信データの読み捨てが必要です。また終端抵抗は必要に応じて外部に接続して下さい。

● チャンネル 1 の SCI 信号(SCK1,RXD1,TXD1)は、「H‑デバッガ」接続用のインタフェース信号としてコネクタ【CN4】に接続しています。
H8/3048F‑ONE のオンチップデバッグ機能を利用したプログラムのデバッグや内蔵フラッシュ ROM へのプログラムのダウンロードは、このSCI1 を使用して行ないます。

【 SW2 】チャンネルAのインタフェース選択
SW2のレバー位置
A
B

22

インタフェース
RS232で使用
RS422(RS485)で使用

汎用DIPスイッチ●[ チャンネルＢ] ：RS232インタフェースのみで使用できます。
RS422(RS485)では使用できません。またスイッチなどハードの設定はありません。

各種動作設定やモード設定などに汎用的に使用できる4ビットのDIP
スイッチ【SW1】を実装しています。
DIPスイッチの状態はパラレルポートのP53,P60～P62を使用して入力します。 DIPスイッチと入力ポートのビット対応は下図のようになっており、スイッチがONのビットは"0"、OFFのビットは"1"として読み込まれます。

● TL16C2550に内蔵しているレジスタのアドレスマップをチャンネル
別に示します。(TL16C2550はチップセレクトCS7*で選択されます)■ TL16C2550 A‑ch レジスタ アドレス
アドレス

選択内容
A‑ch スクラッチ･レジスタ
A‑ch モデム･ステータ･スレジスタ
A‑ch ライン･ステータ･スレジスタ
A‑ch モデム制御レジスタ
A‑ch ライン制御レジスタ
A‑ch 割込み識別レジスタ/FIFO制御レジスタ
A‑ch 割込みイネーブル･レジスタ ／ DLM
A‑ch 受信バッファ/送信レジスタ ／ DLL

H'FA007
H'FA006
H'FA005
H'FA004
H'FA003
H'FA002
H'FA001
H'FA000

データのバックアップ■ TL16C2550 B‑ch レジスタ アドレス
アドレス

選択内容

スーパーキャパシタを実裝していますのでボード上の増設RAMのバックアップができます。(CPU内蔵のRAMはバックアップできません)
長期間のバックアップが必要な場合はコネクタ【CN2】にバックアップ
用の電池を接続して下さい。

B‑ch スクラッチ･レジスタ
B‑ch モデム･ステータ･スレジスタ
B‑ch ライン･ステータ･スレジスタ
B‑ch モデム制御レジスタ
B‑ch ライン制御レジスタ
B‑ch 割込み識別レジスタ/FIFO制御レジスタ
B‑ch 割込みイネーブル･レジスタ ／ DLM
B‑ch 受信バッファ/送信レジスタ ／ DLL

H'FC007
H'FC006
H'FC005
H'FC004
H'FC003
H'FC002
H'FC001
H'FC000●スーパーキャパシタによるバックアップ
ボード上のスーパキャパシタにより約10日間程度の短期間のバッ
クアップができます。本ボードに5分以上通電することでスーパー
キャパシタは満充電されます。

( 注記) TL16C2550 の割り込み信号はチャンネル毎にそれぞれINTA,INTB端子から出力されますがリセット時のINTA,INTB端子は3ス
テートのハイインピーダンス状態になっていますので、各チャンネルのモデム制御レジスタ(MCR)のビット3(OUT2̲OPcontrol̲INTenable）
を"1"にイニシャライズしてINTA,INTB出力を有効にして使用して下さい。

●電池による長期間のバックアップ
使用できる電池は公称電圧3～4Vの１次電池で、2次電池(充電電池)は使用できません。性能的にリチウム電池が最適です。
【CN2‑4A】に電池のプラス(+)側を接続して下さい。
【CN2‑4B】に電池のマイナス(‑)側を接続して下さい。

パラレルI/O■ 電池によるバックアップ時間の計算例
610mAhのリチウム電池(CR2450)でバックアップする場合、バックアップ時間は以下のように計算できます。(Ta=0～40℃)

CPU内蔵のパラレルI/Oを最大で28ビット使用できます。これらのパ
ラレルI/OはCPU内蔵の各種周辺機能と入出力ピンを共用しています
ので、周辺機能として使用するピンはパラレルI/Oとして使用できません。本ボードで使用可能なパラレルI/Oは次の通りです。

T＝[ P40～P47 ][ P70～P77 ][ PA0～PA3 ][ PA6][ PB0～PB5 ]
[ PB7
]

8bit
8bit
4bit
1bit
6bit
1bit

ビット単位で入出力可
全ビット入力専用
ビット単位で入出力可
入出力可
ビット単位で入出力可
入出力可

10KΩでプルアップ
1MΩでプルダウン
10KΩでプルアップ
10KΩでプルアップ
10KΩでプルアップ
10KΩでプルアップ

B×1000Im＋Ib→

610×1000
2.5＋1.0＝174285 時間 ≒ 19.8 年

T：バックアップ時間（ h ） B：電池容量( mAh )Im：メモリ保持電流（μA ） Ib：電池自己放電電流等（μA ）リセット(注記) ポート[ P70～P77 ]はA/Dコンバータ( AN0～AN7 )と入力ピンを共用していますので、入力ピンは1MΩでGNDにプルダウンしています。
プルアップが必要な場合は外部に抵抗を接続して5V(VCC)ラインにプルアップして下さい。

リセットICにより以下の条件でリセット状態になります。リセット
状態はリセット発生条件解除後、約100mSEC間保持されます。
・パワーONリセット：電源投入時に発生・電圧低下時：電源の5Vラインが約4.2V以下になった時に発生

A/Dコンバータ
この他「H‑デバッガ」接続用コネクタ【CN4】のRES*入力がLOWレベ
ル時にもリセット状態になりますが、この場合はRES*入力がHIに戻ると同時に即リセットは解除されます。

H8/3048F‑ONEには逐次比較方式の10ビットA/Dコンバータが内蔵されており、最大8チャンネル( AN0～AN7 )のアナログ信号を入力することができます。 A/D変換動作のスキャンモードでは、選択された複数のチャンネルを繰り返して連続変換させることができます。
AN0～AN7の各入力ピンは1MΩの抵抗でGNDにプルダウンしています。
H8/3048F‑ONEのアナログ用電源ピンAVCCとA/Dコンバータの基準電圧
ピンVREFは、5V(VCC)ラインに接続してあります。
A/Dコンバータを使用しない場合はAN0～AN7ピンにマルチプレクスされているポートP70～P77を入力ポートとして使用できます。
また、A/DコンバータのAN6とAN7ピンはH8/3048F‑ONE内蔵のD/Aコン
バータ出力のDA0とDA1にそれぞれマルチプレクスされています。

増設ボードのアドレス
CAT300バスを使用して増設したI/Oボードにアクセスする場合のア
ドレスについて説明します。
本ボードのCAT300バスコネクタ【CN0】には、アドレス信号として"A0～A11"の12ビットを出力しています。
23

また、バスコネクタにセレクト信号SEL0*を出力しており、CAT300
バスに割り当てている4Kバイトのアドレス範囲「H'C0000～H'C0FFF」
をCPU(H8/3048F‑ONE)がアクセスしている時、このセレクト信号SEL0*がイネーブル(Low)になります。
一方、CAT300バスに増設する各I/Oボードにはアドレス設定用のDIPスイッチが実装されています。 このDIPスイッチで設定した、ボードの先頭アドレスとCAT300バス上のアドレス信号が一致し、且つ先のセレクト信号SEL0*がイネーブルになった時に、増設した各I/Oボードにアクセスできます。

■ スクリプトファイルの例//// CAT303 SBC‑3048 用 外部バス関連レジスタ設定スクリプト////
CAT303‑BSC.log//// このスクリプトを実行することにより外部バス関連のレジスタが// 初期設定され、ボード上の増設 RAM、TL16C2550、CAT300 バスへの// アクセスが可能になります。
//// クロック(φ) ... 16.666MHz// 増設 RAM(128KB) ... (エリア 5： 0xA0000～0xBFFFF)// CAT300 バス... (エリア 6： 0xC0000～0xC0FFF)// TL16C2550 A‑ch ... (エリア 7： 0xFA000～0xFA007)// TL16C2550 B‑ch ... (エリア 7： 0xFC000～0xFC007)//// (コメントは、コマンド実行ラインに記述しないで下さい。)//

例1： CAT305 DIO‑24/24ボードを増設し、ボード上のDIPスイッチで先頭アドレスとして"038H"を選択した場合のボードアドレス
は次の範囲になります。 " H'C0038 ～ H'C003D "例2： CAT308 SIO‑4ボードを増設し、ボード上のDIPスイッチで先頭アドレスとして"220H"を選択した場合のボードアドレスは次の範囲になります。
" H'C0220 ～ H'C023F "// バス幅コントロールレジスタ// [全エリア： 8 ビットアクセス空間]<S
ABWCR 0xff

例3： CAT309 MC‑2ボードを増設し、ボード上のDIPスイッチで先頭アドレスとして"000H"を選択した場合のボードアドレスは次の範囲になります。
" H'C0000 ～ H'C000F "// アクセスステートコントロールレジスタ// [全エリア：3 ステートアクセス空間]<S
ASTCR 0xff

・各増設I/Oボードのアドレスは重複しないように設定して下さい。
・増設I/Oボードのアドレスの設定方法は、各ボードの取り扱い説明書を参照して下さい。

// ウェイトコントロールレジスタ// [プログラマブルウェイトモード、2 ステート挿入]<S
WCR 0xf2

コンパイラ・デバッガ・フラッシュROMの書込み// ウェイトステートコントローライネーブルレジスタ// [全エリア：WSC の動作を許可]<S
WCER 0xff// バスリリースイネーブルレジスタ// [バス権の外部に対する解放を禁止]<S
BRCR 0xfe

・ルネサスのCコンパイラを使用する場合は、コンパイラバージョン「6．
01．00」以降を使用して下さい。またGNU/gcc使用の場合は、H8Sモードで使用して下さい。

// チップセレクトコントロールレジスタ// [CS7～CS5:出力許可、 CS4:出力禁止]<S
CSCR 0xef

・コネクタ【CN4】に「H‑デバッガ」を接続することにより、CPUのオ
ンチップエミュレーション機能を利用したプログラムデバッグとCPU内蔵フラッシュROMへの書き込みができます。
スイッチ【SW3】のレバー位置を"A"側に設定すると通常のプログラ
ム実行モードになります。"B"側に設定するとオンチップエミュレ
ーションモードになり、デバッグやフラッシュROMの書き込みが可能になります。

// ポート 1 データディレクションレジスタ// [外部アドレスバス A7～A0 出力]<S
P1DDR 0xff// ポート 2 データディレクションレジスタ// [外部アドレスバス A15～A8 出力]<S
P2DDR 0xff

【 SW3 】CPUの動作モード選択
SW3のレバー位置
A
B

CPUの動作通常の動作モード
オンチップエミュレーションモード

// ポート 5 データディレクションレジスタ// [P53～P51：入力、P50：外部アドレスバス A16 出力]<S
P5DDR 0xf1// 分周比コントロールレジスタ// [クロック(φ)の分周比は 1/1 ]<S
DIVCR 0xfc

・以下のCPU端子はデバッガが占有しますので、これらの端子に割り付けられているポートや周辺モジュール機能は使用できません。
［

P91/TXD1、 P93/RXD1、 P95/SCK1/IRQ5*、 FWE// モジュールスタンバイコントロールレジスタ// [クロック(φ)出力許可、全モジュール通常動作]<S
MSTCR 0x40］

・外部バス関連レジスタの設定用スクリプトファイルをあらかじめ用
意しておき、「H‑デバッガ」でのデバッグ時、［ファイル］‑>［スクリプト実行]で、用意しておいたスクリプトファイルを実行させると、CPU(H8/3048F‑ONE)の8ビット外部バスが有効になりボード上の増設RAMやTL16C2550及びCAT300バスの拡張I/Oボードに対してメモ
リダンプ・メモリセットなどのコマンドが使用できる様になります。
また、［オプション］‑>［CPU設定］‑>［外部RAM時のBSC設定スクリ
プト指定］の［許可］にチェックを入れてスクリプトファイルを指定しておいても、ユーザプログラムのダウンロード時や【RstMon】,【Reset】コマンド実行時に自動的にスクリプトファイルが実行されて外部バスアクセスが可能になります。
スクリプトファイルの例(CAT303‑BSC.log)を右に示します。

24

■ CAT303 SBC‑3048 バス周辺の回路図

25■ CAT303 SBC‑3048 入出力周辺の回路図26バスコネクタ(CN0)のピン配列

I/Oコネクタ(CN2,CN3)のピン配列
CN3

CN2

▼

17 16

3 2 1

CN0

▼

A
B

A
B
13 12

A
B

2 1

20 19

コネクタをボードの外側から見た図です【 CN2 】ピン配列【 CN0 】ピン配列（CAT300バス)

信号名

GND
BAT+
GND
TXA+
RXA+
GND
TXA
RTSA
GND
TXB
RTSB

3 2 1

コネクタをボードの外側から見た図です

ピン番
1A 1B
2A 2B
3A 3B
4A 4B
5A 5B
6A 6B
7A 7B
8A 8B
9A 9B
10A 10B
11A 11B
12A 12B
13A 13B(RS422,485)(RS422,485)(RS232)(RS232)(RS232)(RS232)

信号名

信号名
5V
D0
D2
D4
D6
IRQ0*
IRQ2*
SCK
SMI
IORD*
A0
A2
A4
A6
A8
A10

GND
GND
GND
TXA‑
(RS422,485)
RXA‑(RS422,485)
GND
RXA(RS232)CTSA(RS232)GND
RXB.....(RS232)
CTSB(RS232)・信号名が無記入のピンは、本ボードでは使用していません。
・(RS422,485)はRS422,485レベル、(RS232)はRS232レベルの信号です。

【 CN3 】ピン配列
信号名
5V
P40/D0P42/D2
P44/D4
P46/D6
PB0/TP8/TIOCA3
PB2/TP10/TIOCA4
PB4/TP12/TOCXA4
PB7/TP15/ADTRG*/RQ1*
PA0/TP0/TEND0*/TCLKA
PA2/TP2/TIOCA0/TCLKC
PA6/TP6/TIOCA2/A21/CS4*
P70/AN0P72/AN2
P74/AN4
P76/AN6/DA0
5V

ピン番
1A 1B
2A 2B
3A 3B
4A 4B
5A 5B
6A 6B
7A 7B
8A 8B
9A 9B
10A 10B
11A 11B
12A 12B
13A 13B
14A 14B
15A 15B
16A 16B
17A 17B

信号名
GND

GND
P41/D1
P43/D3
P45/D5
P47/D7
PB1/TP9/TIOCB3
PB3/TP11/TIOCB4
PB5/TP13/TOCXB4
GND
PA1/TP1/TEND1*/TCLKB
PA3/TP3/TIOCB0/TCLKD
GND
P71/AN1
P73/AN3
P75/AN5
P77/AN7/DA1
GND

ピン番
1A 1B
2A 2B
3A 3B
4A 4B
5A 5B
6A 6B
7A 7B
8A 8B
9A 9B
10A 10B
11A 11B
12A 12B
13A 13B
14A 14B
15A 15B
16A 16B
17A 17B
18A 18B
19A 19B
20A 20B

信号名
5V
D1
D3
D5
D7
IRQ1*
IRQ3*
RESET*
SMO
IOWR*
A1
A3
A5
A7
A9
A11

SEL0*
GND

・信号名が無記入のピンは、本ボードでは使用していません。
・(8A)ピンのSCK信号はH‑デバッガ(CN4)のSCK信号とは無関係です。

コネクタの型番■ バスコネクタCN0の型番 (富士通コンポーネント)
名称
CN0型番
ライトアングルプラグ(基板側)
FCN365P040‑AU(A3金具2個使用)
ストレートジャック(バックプレーン側) FCN364J040‑AU■ 入出力用コネクタCN2、CN3の型番 (オムロン)
名称
ヘッダー(基板側)
ソケット＋ストレインリリーフ
2列ソケット(バラ線圧接用)
セミカバー(バラ線圧接用)
ロックレバー・5Vは本ボードからの出力です。

Ｈ－デバッガ用コネクタ(CN4)のピン配列

CN2型番
CN3型番
XG4C‑2634
XG4C‑3434
XG4M‑2630‑T XG4M‑3430‑T
XG5M‑2632‑N XG5M‑3432‑N
XG5S‑1301
XG5S‑1701
XG4Z‑0002

備考
付属品
AWG24用【 CN4 】ピン配列
ピン番号
1A
2A
3A
4A
5A
1B,2B,3B
4B
5B

H‑debuggerの信号名
SD1
SD2
SCK
NMI
RES*
GND
VCC
FWE

機能
シリアルデータ入力
シリアルデータ出力
シリアルクロック
MD0、MD2
リセット入力GND
5V出力■ Ｈ－デバッガ用コネクタCN4の型番 (ヒロセ電機)
名称ストレートピンヘッダ(基板側)
圧着ソケット
ソケット圧着端子(AWG24～28用バラ端子)

CN4型番
DF11‑10DP‑2DSA(01)DF11‑10DS‑2C
DF11‑2428SCA■ コネクタCN5の型番 (日本圧着端子製造)

FWE/BRK

名称
ポスト(基板側)
ハウジング
コンタクトピン単体使用時の電源コネクタ(CN5)のピン配列

CN5型番
B2B‑XH‑A
XHP‑2
BXH‑001T‑P0.6

備考
付属品
付属品

【 CN5 】ピン配列
ピン番号
1
2

信号名
5V
GND

機能
本ボードを単体で使用する場合はこのコネクタから電源を供給して下さい

注意!! 本製品を不適切な状態で使用されると発火・誤作動の可能性があり危険です●仕様範囲外の電圧を加えたり、過負荷で使用しないで下さい。
●サージ、ノイズ等が本製品に加わらない様、十分なノイズ対策を行って下さい。
●本製品は人命にかかわる状況や、極めて高い信頼性が要求される用途を目的として設計・製造されたものではありません。
27

エーワン株式会社〒486‑0852 愛知県春日井市下市場町 6‑9‑20
TEL/FAX 0568‑85‑8511/8501
http://www.aone.co.jp/

仕様
56bitパラレル入出力ボード●入出力点数：56ビット (7ポート×8ビット)●入出力の設定：ソフトによりポート(8ビット)単位で設定●プルアップ/プルダウン抵抗：全ビット10KΩ
スイッチによりポート単位でプルアップ/プルダウンを切り替え●リセット動作：全ポート入力に設定されます●入力バッファIC：TC74VHCT245または相当品●出力レジスタIC：TC74AC574または相当品●入力電圧レベル：TTLレベル(VIH=2.0V以上、VIL=0.8V以下)●高レベル出力電圧：Vcc=5V,IOH=‑24mAにて4.2V以上●低レベル出力電圧：Vcc=5V,IOL= 24mAにて0.5V以下

CAT304 PIO-56
取り扱い説明書●電源電圧(Vcc)：5V±5%●消費電流：70mA MAX (出力ポートからのソース電流は除く)●動作温度範囲：0～55℃ (結露のないこと)●基板：外形寸法
107×126mm (突起部分は除く)
取付穴寸法 99×118mm (4‑φ3.5)
材質
FR‑4、1.6t、4層基板
質量約71g

2008.04.14 - 2012.10.12

RoHS Compliant

概要

I/Oアドレスの設定
本ボードではアドレスとしてA<11:0>の12ビットを使用してデコー
ドしていますが、上位4ビットA<11:8>は[0000B]に固定です。A<7:3>の5ビットをディップスイッチ【SW1】で設定してボードの先頭アドレ
スを選択します。(【表1】参照 ) またアドレスの下位3ビットA<2:0>
により各ポートまたはレジスタが選択されます。(【表2】参照 )選択した先頭アドレスに下位3ビットA<2:0>の値(0～7)を加えたア
ドレスのポートまたはレジスタにアクセスできます。

CAT304 PIO‑56は56ビット(7ポート×8ビット)のパラレル入出力
ボードで、8ビット単位で入出力の設定やプルアップ/プルダウンの切り替えができます。
入力はTTLレベル、出力はC‑MOSレベルでシンク、ソース電流ともに24mAまでドライブできます。

ブロック図【 表1 】SW1の設定とボードの先頭アドレス

SW1

CN0

74VHCT245

アドレス
比較

A11‑A374AC574

74AC574
74VHCT245

IORD
IOWR
RESET

アドレス デコード＆ 制御ロジック

A2‑A0

P00‑P07
SW2

P10‑P17SW3
CN1

RD/WR 信号
(各ポートへ)74AC574
74VHCT245

74AC574
コントロール
レジスタ

CAT
300
BUS

SW1の設定先頭アドレス
1 2 3 4 5 6○ ○ ○ ○ ○ －0F8H● ○ ○ ○ ○ －0F0H○ ● ○ ○ ○ －0E8H● ● ○ ○ ○ －0E0H○ ○ ● ○ ○ －0D8H● ○ ● ○ ○ －0D0H○ ● ● ○ ○ －0C8H● ● ● ○ ○ －0C0H○ ○ ○ ● ○ －0B8H● ○ ○ ● ○ －0B0H○ ● ○ ● ○ －0A8H● ● ○ ● ○ －0A0H○ ○ ● ● ○ －098H● ○ ● ● ○ －090H○ ● ● ● ○ －088H● ● ● ● ○ －
080H

出力制御

74VHCT245

P20‑P27
SW4

P30‑P37
SW5

40P●印はON、○印はOFF、－は未使用(ON,OFFどちらでも可)(各ポートへ)
出力レジスタ74AC574
74VHCT245

P40‑P47【 表2 】A<2:0>による選択内容
SW6

A<11:3>

入力バッファ

8BIT
40P

データバス バッファ

D7‑D0

SW1の設定先頭アドレス
1 2 3 4 5 6○ ○ ○ ○ ● －078H● ○ ○ ○ ● －070H○ ● ○ ○ ● －068H● ● ○ ○ ● －060H○ ○ ● ○ ● －058H● ○ ● ○ ● －050H○ ● ● ○ ● －048H● ● ● ○ ● －040H○ ○ ○ ● ● －038H● ○ ○ ● ● －030H○ ● ○ ● ● －028H● ● ○ ● ● －020H○ ○ ● ● ● －018H● ○ ● ● ● －010H○ ● ● ● ● －008H● ● ● ● ● －000H

74AC574
74VHCT245

74AC574
74VHCT245

P50‑P57
A<11:8>は(0000B)固定CN2
SW7

A<7:3>はSW1で設定【表1】参照P60‑P67
SW8

30P

28

A<2:0>

選択内容

7
6
5
4
3
2
1
0

コントロールレジスタ
ポ－ト6 (P60～P67)
ポート5 (P50～P57)
ポート4 (P40～P47)
ポート3 (P30～P37)
ポート2 (P20～P27)
ポート1 (P10～P17)
ポート0 (P00～P07)

入出力の設定

入出力コネクタのピン配列

コントロールレジスタを設定することにより各ポート(8ビット単位)を入力または出力に設定できます。 コントロールレジスタの対応
ビットに"0"を書き込むとそのポートは入力になり、"1"を書き込むと出力になります。(コントロールレジスタの読み出しはできません)

CN2

CN1

▼

▼

A
B
15 14

3 2 1

A
B
20 19

3 2 1

コネクタをボードの外側から見た図です【 コントロールレジスタ 】
D7
D6
D5
－

D4

D3

D2

D1

【 CN1 】ピン配列

D0

信号名
5V
GND
P00
P02
P04
P06
P10
P12
P14
P16
5V
GND
P20
P22
P24
P26
P30
P32
P34
P36

ポート6 ポート5 ポート4 ポート3 ポート2 ポート1 ポ－ト0
P60‑P67 P50‑P57 P40‑P47 P30‑P37 P20‑P27 P10‑P17 P00‑P07

・パワーＯＮなどのリセット時には全てのポートは入力ポートに設定されます。なおリセット時の出力レジスタの内容は不定です。
・出力に設定してあるポートをリードすると出力レジスタの内容を読み出せます。 入力に設定してあるポートでもライトすることによりそのポートの出力レジスタにデータが書き込まれます。
・入出力の切り替えはいつでもできます。
（入力モードから出力モードに切り替えるときは、まず出力したいデータを出力レジスタに書き込んだ後、出力モードに切り替えると安全です）

プルアップ/プルダウンの切り替え
ボード上のスイッチ【SW2～SW8】によりポート毎にプルアップ/プ
ルダウンの切り替えができます。 スイッチのレバーをA側に設定するとプルアップ、B側に設定するとプルダウンになります。

ピン番号
1A
1B
2A
2B
3A
3B
4A
4B
5A
5B
6A
6B
7A
7B
8A
8B
9A
9B
10A
10B
11A
11B
12A
12B
13A
13B
14A
14B
15A
15B
16A
16B
17A
17B
18A
18B
19A
19B
20A
20B

信号名
5V
GND
P01
P03
P05
P07
P11
P13
P15
P17
5V
GND
P21
P23
P25
P27
P31
P33
P35
P37

・5Vは本ボードからの出力です。

【 CN2 】ピン配列
信号名
5V
GND
P40
P42
P44
P46
P50
P52
P54
P56
P60
P62
P64
P66
5V

ピン番号
1A
1B
2A
2B
3A
3B
4A
4B
5A
5B
6A
6B
7A
7B
8A
8B
9A
9B
10A
10B
11A
11B
12A
12B
13A
13B
14A
14B
15A
15B

信号名
5V
GND
P41
P43
P45
P47
P51
P53
P55
P57
P61
P63
P65
P67
GND

・5Vは本ボードからの出力です。

入出力コネクタの型番
スイッチの番号と入出力ポートの対応を下表に示します。
スイッチ
ＳＷ２
番号

■ 入出力コネクタCN1、CN2の型番 (オムロン)
ＳＷ３

ＳＷ４

ＳＷ５

ＳＷ６

ＳＷ７

名称
ヘッダー(基板側)
ソケット＋ストレインリリーフ
2列ソケット(バラ線圧接用)
セミカバー(バラ線圧接用)
ロックレバー

ＳＷ８

ポート
ポート０ ポート１ ポート２ ポート３ ポート４ ポート５ ポート６
番号

注意!! 本製品を不適切な状態で使用されると発火・誤作動の可能性があり危険です●仕様範囲外の電圧を加えたり、過負荷で使用しないで下さい。
●サージ、ノイズ等が本製品に加わらない様、十分なノイズ対策を行って下さい。
●本製品は人命にかかわる状況や、極めて高い信頼性が要求される用途を目的として設計・製造されたものではありません。
29

CN1型番
CN2型番
XG4C‑4034
XG4C‑3034
XG4M‑4030‑T XG4M‑3030‑T
XG5M‑4032‑N XG5M‑3032‑N
XG5S‑2001
XG5S‑1501
XG4Z‑0002

備考
付属品
AWG24用エーワン株式会社〒486‑0852 愛知県春日井市下市場町 6‑9‑20
TEL/FAX 0568‑85‑8511/8501
http://www.aone.co.jp/

仕様
24入力／24出力フォトカプラボード[ 入力ポート ]●入力点数：24ビット (3ポート×8ビット)●フォトカプラ：TLP281(東芝)または相当品●応答速度：120μSEC以下●動作電圧範囲：DC 10.8V ～ 26.4V●入力電流：約6mA(24V時)／約2.8mA(12V時)[ 出力ポート ]●出力点数：24ビット (3ポート×8ビット)(出力内容の読み出しはできません)●フォトカプラ：TLP127(東芝)または相当品●応答速度：300μSEC以下 (RL = 2.2KΩ時)●出力電流：100mA MAX●使用電圧：DC 50V以下●出力ON電圧：1.2V MAX●リセット動作：全ての出力はOFF

CAT305 DIO-24/24
取り扱い説明書●電源電圧：5V±5%
消費電流：380mA MAX●動作温度範囲：0～55℃ (結露のないこと)●基板：外形寸法
107×126mm (突起部分は除く)
取付穴寸法 99×118mm (4‑φ3.5)
材質
FR‑4、1.6t、4層基板
質量約69g

2008.04.14 - 2009.04.28

RoHS Compliant

概要

I/Oアドレスの設定
本ボードではアドレスとしてA<11:0>の12ビットを使用してデコー
ドしていますが、上位4ビットA<11:8>は[0000B]に固定です。A<7:3>の5ビットをディップスイッチ【SW1】で設定してボードの先頭アドレ
スを選択します。(【表1】参照 ) またアドレスの下位3ビットA<2:0>
により各ポートが選択されます。(【表2】参照 )選択した先頭アドレスに下位3ビットA<2:0>の値(0～7)を加えたア
ドレスのポートにアクセスできます。

CAT305 DIO‑24/24は絶縁型入出力、各24点を持つフォトカプラ入
出力ボードです。出力にはダーリントンフォトカプラを使用していますのでリレーや小型電磁弁などを直接駆動することができます。

【 表1 】SW1の設定とボードの先頭アドレス

ブロック図

SW1

CN0

アドレス
比較

A11‑A3

A2‑A0

IOWR
RESET

8

フォトカプラ
入力ポート
P10 ‑ P17

8

フォトカプラ
入力ポート
P20 ‑ P27

8

CN1

RD 信号
アドレス デコード＆ 制御ロジック

IORD

フォトカプラ
入力ポート
P00 ‑ P07

SW1の設定先頭アドレス
1 2 3 4 5 6○ ○ ○ ○ ○ －0F8H● ○ ○ ○ ○ －0F0H○ ● ○ ○ ○ －0E8H● ● ○ ○ ○ －0E0H○ ○ ● ○ ○ －0D8H● ○ ● ○ ○ －0D0H○ ● ● ○ ○ －0C8H● ● ● ○ ○ －0C0H○ ○ ○ ● ○ －0B8H● ○ ○ ● ○ －0B0H○ ● ○ ● ○ －0A8H● ● ○ ● ○ －0A0H○ ○ ● ● ○ －098H● ○ ● ● ○ －090H○ ● ● ● ○ －088H● ● ● ● ○ －
080H

CAT
300
BUS

入力
ポートへ

26P

WR 信号

●印はON、○印はOFF、－は未使用(ON,OFFどちらでも可)

出力
ポートへ
RESET 信号
出力
ポートへ

フォトカプラ出力ポート
P30 ‑ P37

8

【 表2 】A<2:0>による選択内容
A<11:3>8BIT
40P

データバス バッファ

D7‑D0

SW1の設定先頭アドレス
1 2 3 4 5 6○ ○ ○ ○ ● －078H● ○ ○ ○ ● －070H○ ● ○ ○ ● －068H● ● ○ ○ ● －060H○ ○ ● ○ ● －058H● ○ ● ○ ● －050H○ ● ● ○ ● －048H● ● ● ○ ● －040H○ ○ ○ ● ● －038H● ○ ○ ● ● －030H○ ● ○ ● ● －028H● ● ○ ● ● －020H○ ○ ● ● ● －018H● ○ ● ● ● －010H○ ● ● ● ● －008H● ● ● ● ● －000H

フォトカプラ出力ポート
P40 ‑ P47

フォトカプラ出力ポート
P50 ‑ P57

8

A<11:8>は(0000B)固定

CN2

A<7:3>はSW1で設定【表1】参照826P

30

A<2:0>
7
6
5
4
3
2
1
0

選択内容
割り当てなしポート5 (P50～P57) 出力
ポート4 (P40～P47) 出力
ポート3 (P30～P37) 出力
ポート2 (P20～P27) 入力
ポート1 (P10～P17) 入力
ポート0 (P00～P07) 入力

フォトカプラ入力ポート

入出力コネクタのピン配列
CN2

8ビット構成のフォトカプラ入力ポートを3ポート実装しています。
動作電圧範囲はDC10.8V～26.4Vになっていますので外部電源として
12V,24Vの区別なく使用することができます。
コネクタ【CN1】の24Vはポート0、ポート1、ポート2の共通電源入力になります。
フォトカプラ入力のLEDに通電したビットからは"1"が読み込まれ、
非通電ビットからは"0"が読み込まれます。

CN1

▼

▼

A
B
13 12

3 2 1

A
B
13 12

3 2 1

コネクタをボードの外側から見た図です【 CN1 】ピン配列 (入力ポート)
信号名
24V
P00
P02
P04
P06
P10
P12
P14
P16
P20
P22
P24
P26

ピン番号
1A
1B
2A
2B
3A
3B
4A
4B
5A
5B
6A
6B
7A
7B
8A
8B
9A
9B
10A
10B
11A
11B
12A
12B
13A
13B

信号名
24V
P01
P03
P05
P07
P11
P13
P15
P17
P21
P23
P25
P27

・24Vはポート0～2の共通電源入力です。

【 CN2 】ピン配列 (出力ポート)
信号名
G24
P30
P32
P34
P36
P40
P42
P44
P46
P50
P52
P54
P56

フォトカプラ出力ポート
8ビット構成のダーリントンフォトカプラ出力ポートを3ポート実
装しています。 出力に加えられる最大許容電圧はDC50Vで、電流は最大100mAです。 負荷としてリレーなどのコイル類を接続する場合はサージキラー用のダイオードを負荷の近くに取り付けて下さい。
（ダイオードが無いとフォトカプラが破損することがあります)
コネクタ【CN2】のG24はポート3、ポート4、ポート5の共通グランドに
なります。

ピン番号
1A
1B
2A
2B
3A
3B
4A
4B
5A
5B
6A
6B
7A
7B
8A
8B
9A
9B
10A
10B
11A
11B
12A
12B
13A
13B

信号名
G24
P31
P33
P35
P37
P41
P43
P45
P47
P51
P53
P55
P57

・G24はポート3～5の共通GNDです。

入出力コネクタの型番■ 入出力コネクタCN1、CN2の型番 (オムロン)
名称
ヘッダー(基板側)
ソケット＋ストレインリリーフ
2列ソケット(バラ線圧接用)
セミカバー(バラ線圧接用)
ロックレバー

CN1、CN2型番
XG4C‑2634
XG4M‑2630‑T
XG5M‑2632‑N
XG5S‑1301
XG4Z‑0002

備考
付属品
AWG24用

出力論理はCPUから"1"を書き込んだビットのフォトカプラ出力はONになり、"0"を書き込んだビットのフォトカプラ出力はOFFになります。 リセット時には全ての出力がOFFになります。 なお出力内容の読み出しはできません。

注意!! 本製品を不適切な状態で使用されると発火・誤作動の可能性があり危険です●仕様範囲外の電圧を加えたり、過負荷で使用しないで下さい。
●サージ、ノイズ等が本製品に加わらない様、十分なノイズ対策を行って下さい。
●本製品は人命にかかわる状況や、極めて高い信頼性が要求される用途を目的として設計・製造されたものではありません。
31

エーワン株式会社〒486‑0852 愛知県春日井市下市場町 6‑9‑20
TEL/FAX 0568‑85‑8511/8501
http://www.aone.co.jp/

仕様
24/24bitシンク･ソース両用DIOボード[ 入力ポート ]●入力点数：24ビット (3ポート×8ビット)●フォトカプラ：TLP280(東芝)または相当品●許容入力電圧範囲：DC 10.8V ～ 26.4V
外部電源の極性は＋コモン、－コモンのどちらでも使用可能●入力電流：約6mA(24V時)／約2.8mA(12V時)●応答速度：120μSEC以下

CAT314 DIO-24/24S
取り扱い説明書[ 出力ポート ]●出力点数：24ビット (3ポート×8ビット)(出力内容の読み出しはできません)●フォトMOSFETリレー：G3VM‑61G1(OMRON)または相当品●許容負荷電圧範囲(DC／ピークAC)： 48V MAX
負荷はシンク、ソースのどちらでも使用可能●許容負荷電流(DC／ピークAC)：200mA MAX●出力ON電圧：0.4V MAX (200mA出力時)●最大動作時間：ON時 2mSEC (RL = 200Ω）
OFF時 0.5mSEC ( 同上 )●リセット動作：全てのフォトMOSFET出力はOFF●電源電圧：5V±5%
消費電流：240mA MAX●動作温度範囲：0～55℃ (結露のないこと)●基板：外形寸法
107×126mm (突起部分は除く)
取付穴寸法 99×118mm (4‑φ3.5)
材質
FR‑4、1.6t、4層基板
質量約72g

2010.01.12 - 2010.06.30

RoHS Compliant

概要
CAT314 DIO‑24/24Sは絶縁型入出力、各24点を持つフォトカプラ入
出力ボードです。
フォトカプラ入力部の外部電源電圧は10.8V～26.4Vで、極性は＋コ
モン、－コモンのどちらでも使用できます。
フォトカプラ出力部にはフォトMOSFETを使用しておりリレーや小型電磁弁などを直接駆動することができます。フォトMOSFET出力はシンク電流、ソース電流のどちらでも使用できます。

I/Oアドレスの設定
本ボードではアドレスとしてA<11:0>の12ビットを使用してデコー
ドしていますが、上位4ビットA<11:8>は[0000B]に固定です。A<7:3>の5ビットをディップスイッチ【SW1】で設定してボードの先頭アドレ
スを選択します。(【表1】参照 ) またアドレスの下位3ビットA<2:0>
により各ポートが選択されます。(【表2】参照 )選択した先頭アドレスに下位3ビットA<2:0>の値(0～7)を加えたア
ドレスのポートにアクセスできます。

ブロック図【 表1 】SW1の設定とボードの先頭アドレス
SW1

CN0

アドレス
比較

A11‑A3

A2‑A0

IOWR
RESET

アドレス デコード＆ 制御ロジック

IORD

RD 信号

CAT
300
BUS

入力
ポートへ

フォトカプラ
入力ポート
P00 ‑ P07

8

フォトカプラ
入力ポート
P10 ‑ P17

8

フォトカプラ
入力ポート
P20 ‑ P27

8

SW1の設定先頭アドレス
1 2 3 4 5 6○ ○ ○ ○ ○ －0F8H● ○ ○ ○ ○ －0F0H○ ● ○ ○ ○ －0E8H● ● ○ ○ ○ －0E0H○ ○ ● ○ ○ －0D8H● ○ ● ○ ○ －0D0H○ ● ● ○ ○ －0C8H● ● ● ○ ○ －0C0H○ ○ ○ ● ○ －0B8H● ○ ○ ● ○ －0B0H○ ● ○ ● ○ －0A8H● ● ○ ● ○ －0A0H○ ○ ● ● ○ －098H● ○ ● ● ○ －090H○ ● ● ● ○ －088H● ● ● ● ○ －
080H

CN1

26P
WR 信号
出力
ポートへ

INCOM
CN3

OUTCOMRESET 信号
出力
ポートへ

8BIT
40P

データバス バッファ

D7‑D0

SW1の設定先頭アドレス
1 2 3 4 5 6○ ○ ○ ○ ● －078H● ○ ○ ○ ● －070H○ ● ○ ○ ● －068H● ● ○ ○ ● －060H○ ○ ● ○ ● －058H● ○ ● ○ ● －050H○ ● ● ○ ● －048H● ● ● ○ ● －040H○ ○ ○ ● ● －038H● ○ ○ ● ● －030H○ ● ○ ● ● －028H● ● ○ ● ● －020H○ ○ ● ● ● －018H● ○ ● ● ● －010H○ ● ● ● ● －008H● ● ● ● ● －000H●印はON、○印はOFF、－は未使用(ON,OFFどちらでも可)
フォト MOSFET
出力ポート
P30 ‑ P37

8

フォト MOSFET
出力ポート
P40 ‑ P47

8

フォト MOSFET
出力ポート
P50 ‑ P57

8

【 表2 】A<2:0>による選択内容
A<11:3>
CN2

A<11:8>は(0000B)固定
A<7:3>はSW1で設定【表1】参照26P

32

A<2:0>
7
6
5
4
3
2
1
0

選択内容
割り当てなしポート5 (P50～P57) 出力
ポート4 (P40～P47) 出力
ポート3 (P30～P37) 出力
ポート2 (P20～P27) 入力
ポート1 (P10～P17) 入力
ポート0 (P00～P07) 入力

フォトカプラ入力ポート

入出力コネクタのピン配列
CN2

8ビット構成のフォトカプラ入力ポートを3ポート実装しています。
動作電圧範囲はDC10.8V～26.4Vですので外部電源として12V、24Vの区別なく使用することができます。
コネクタ【CN1】のINCOMはポート0、ポート1、ポート2共通の外部電源入力ピンです。INCOMに入力する外部電源の極性は＋、－どちらでも構いません。
フォトカプラ入力のLEDに通電したビットからは"1"が読み込まれ、
非通電ビットからは"0"が読み込まれます。

CN1

▼

13 12

▼

CN3

A
B
3 2 1

A
B

1 2 3

13 12

3 2 1

コネクタをボードの外側から見た図です【 CN1 】ピン配列 (入力ポート)
信号名
INCOM
P00
P02
P04
P06
P10
P12
P14
P16
P20
P22
P24
P26

信号名
INCOM
P01
P03
P05
P07
P11
P13
P15
P17
P21
P23
P25
P27

ピン番号
1A
1B
2A
2B
3A
3B
4A
4B
5A
5B
6A
6B
7A
7B
8A
8B
9A
9B
10A
10B
11A
11B
12A
12B
13A
13B

・INCOMはポート0～2共通の外部電源供給ピンです。

【 CN2 】ピン配列 (出力ポート)
信号名
OUTCOM
P30
P32
P34
P36
P40
P42
P44
P46
P50
P52
P54
P56

フォトMOSFET出力ポート
8ビット構成のフォトMOSFET出力ポートを3ポート実装しています。
出力に加えられる最大許容電圧はDC48Vで、電流は最大200mAです。
コネクタ【CN2】のOUTCOMはポート3、ポート4、ポート5共通の外部電源入力ピンです。 OUTCOMに接続する外部電源の極性は、ソースタ
イプとして使用する時は＋側を、シンクタイプとして使用する時は－側を接続して下さい。
出力論理はCPUから"1"を書き込んだビットのフォトMOSFET出力はONになり、"0"を書き込んだビットのフォトMOSFET出力はOFFになります。 リセット時には全ての出力がOFFになります。 なお出力内容の読み出しはできません。

信号名
OUTCOM
P31
P33
P35
P37
P41
P43
P45
P47
P51
P53
P55
P57

ピン番号
1A
1B
2A
2B
3A
3B
4A
4B
5A
5B
6A
6B
7A
7B
8A
8B
9A
9B
10A
10B
11A
11B
12A
12B
13A
13B

・OUTCOMはポート3～5共通の外部電源供給ピンです。

【 CN3 】ピン配列
ピン番号
1
2
3

信号名
OUTCOMOUTCOM
INCOM

内容【CN2】のOUTCOMピンと接続れさています【CN1】のINCOMピンと接続されています。

・【CN3】から外部電源を供給する場合は【CN1,CN2】の同名のピンは未接続で構いません。 【CN3】のOUTCOMピンの許容電流は[5A/ピン]です。

入出力コネクタの型番■ 入出力コネクタCN1、CN2の型番 (オムロン)
名称
ヘッダー(基板側)
ソケット＋ストレインリリーフ
2列ソケット(バラ線圧接用)
セミカバー(バラ線圧接用)
ロックレバー[ 注記 ]
・負荷としてメカニカルリレーなどのコイル類を接続する場合はサー
ジキラー用のダイオードを負荷の近くに必ず取り付けて下さい。
（ダイ
オードを接続しないとフォトMOSFETが破損します)

CN1、CN2型番
XG4C‑2634
XG4M‑2630‑T
XG5M‑2632‑N
XG5S‑1301
XG4Z‑0002

備考
付属品
AWG24用■ コネクタCN3の型番 (日本圧着端子製造)
名称
ポスト(基板側)
ハウジング
コンタクトピン・【CN2】のOUTCOMの許容電流は1A,1Bピン合わせて2Aです。各ビットの出力電流の合計が2Aを超えるときは【CN3】のOUTCOMを使用して下さい。
このピンの許容電流は1ピンあたり5Aです。

注意!! 本製品を不適切な状態で使用されると発火・誤作動の可能性があり危険です●仕様範囲外の電圧を加えたり、過負荷で使用しないで下さい。
●サージ、ノイズ等が本製品に加わらない様、十分なノイズ対策を行って下さい。
●本製品は人命にかかわる状況や、極めて高い信頼性が要求される用途を目的として設計・製造されたものではありません。
33

CN5型番
B3PS‑VH
VHR‑3N
SVH‑21T‑P1.1

備考
付属品
付属品

エーワン株式会社〒486‑0852 愛知県春日井市下市場町 6‑9‑20
TEL/FAX 0568‑85‑8511/8501
http://www.aone.co.jp/

仕様
48bitフォトカプラ入力ボード●入力点数：48ビット (6ポート × 8ビット)●フォトカプラ：TLP281(東芝)または相当品●応答速度：120μSEC以下●フォトカプラ入力動作電圧範囲：DC 10.8V ～ 26.4V●入力電流：約6mA(24V時)／約2.8mA(12V時)

CAT306 DI-48
取り扱い説明書●電源電圧：5V±5%
消費電流：80mA MAX●動作温度範囲：0～55℃ (結露のないこと)●基板：外形寸法
107×126mm (突起部分は除く)
取付穴寸法 99×118mm (4‑φ3.5)
材質
FR‑4、1.6t、4層基板
質量約69g

2008.04.14 - 2009.04.28

RoHS Compliant

概要

I/Oアドレスの設定

CAT306 DI‑48 は絶縁型入力 48 点を持つフォトカプラ入力ボードです。フォトカプラ入力部は 12V～24V の電源を使用できます。

本ボードではアドレスとしてA<11:0>の12ビットを使用してデコー
ドしていますが、上位4ビットA<11:8>は[0000B]に固定です。A<7:3>の5ビットをディップスイッチ【SW1】で設定してボードの先頭アドレ
スを選択します。(【表1】参照 ) またアドレスの下位3ビットA<2:0>
により各ポートが選択されます。(【表2】参照 )選択した先頭アドレスに下位3ビットA<2:0>の値(0～7)を加えたア
ドレスのポートにアクセスできます。

ブロック図【 表1 】SW1の設定とボードの先頭アドレス

SW1

CN0

IORD

アドレス デコード＆ 制御ロジック

A2‑A0

アドレス
比較

A11‑A3

RD 信号
各ポートへ

フォトカプラ
入力ポート
P00 ‑ P07

8

フォトカプラ
入力ポート
P10 ‑ P17

8

フォトカプラ
入力ポート
P20 ‑ P27

8

SW1の設定先頭アドレス
1 2 3 4 5 6○ ○ ○ ○ ○ －0F8H● ○ ○ ○ ○ －0F0H○ ● ○ ○ ○ －0E8H● ● ○ ○ ○ －0E0H○ ○ ● ○ ○ －0D8H● ○ ● ○ ○ －0D0H○ ● ● ○ ○ －0C8H● ● ● ○ ○ －0C0H○ ○ ○ ● ○ －0B8H● ○ ○ ● ○ －0B0H○ ● ○ ● ○ －0A8H● ● ○ ● ○ －0A0H○ ○ ● ● ○ －098H● ○ ● ● ○ －090H○ ● ● ● ○ －088H● ● ● ● ○ －
080H

CN1

26P

CAT
300
BUS

●印はON、○印はOFF、－は未使用(ON,OFFどちらでも可)

フォトカプラ
入力ポート
P30 ‑ P37

8

【 表2 】A<2:0>による選択内容
A<11:3>8BIT

データバス バッファ

D7‑D0

40P

SW1の設定先頭アドレス
1 2 3 4 5 6○ ○ ○ ○ ● －078H● ○ ○ ○ ● －070H○ ● ○ ○ ● －068H● ● ○ ○ ● －060H○ ○ ● ○ ● －058H● ○ ● ○ ● －050H○ ● ● ○ ● －048H● ● ● ○ ● －040H○ ○ ○ ● ● －038H● ○ ○ ● ● －030H○ ● ○ ● ● －028H● ● ○ ● ● －020H○ ○ ● ● ● －018H● ○ ● ● ● －010H○ ● ● ● ● －008H● ● ● ● ● －000H

フォトカプラ
入力ポート
P40 ‑ P47

フォトカプラ
入力ポート
P50 ‑ P57

8

CN2

A<11:8>は(0000B)固定
A<7:3>はSW1で設定【表1】参照8
26P

34

A<2:0>
7
6
5
4
3
2
1
0

選択内容
割り当てなしポート5 (P50～P57) 入力
ポート4 (P40～P47) 入力
ポート3 (P30～P37) 入力
ポート2 (P20～P27) 入力
ポート1 (P10～P17) 入力
ポート0 (P00～P07) 入力

フォトカプラ入力ポート

入出力コネクタのピン配列
CN2

8ビット構成のフォトカプラ入力ポートを6ポート実装しています。
動作電圧範囲はDC10.8V～26.4Vになっていますので外部電源として
12V,24Vの区別なく使用することができます。
コネクタ【CN1】の24V1はポート0、ポート1、ポート2の共通電源入力になります。コネクタ【CN2】の24V2はポート3、ポート4、ポート5の共通電源入力になります。なお24V1と24V2はボード上では接続されていません。
フォトカプラ入力のLEDに通電したビットからは"1"が読み込まれ、
非通電ビットからは"0"が読み込まれます。

CN1
A
B

13 12

3 2 1

A
B
13 12

3 2 1

コネクタをボードの外側から見た図です【 CN1 】ピン配列
信号名
24V1
P00
P02
P04
P06
P10
P12
P14
P16
P20
P22
P24
P26

ピン番号
1A
1B
2A
2B
3A
3B
4A
4B
5A
5B
6A
6B
7A
7B
8A
8B
9A
9B
10A
10B
11A
11B
12A
12B
13A
13B

信号名
24V1
P01
P03
P05
P07
P11
P13
P15
P17
P21
P23
P25
P27

・24V1はポート0～2の共通電源入力です。 CN2の24V2とは絶縁されています。

【 CN2 】ピン配列
信号名
24V2
P30
P32
P34
P36
P40
P42
P44
P46
P50
P52
P54
P56

ピン番号
1A
1B
2A
2B
3A
3B
4A
4B
5A
5B
6A
6B
7A
7B
8A
8B
9A
9B
10A
10B
11A
11B
12A
12B
13A
13B

信号名
24V2
P31
P33
P35
P37
P41
P43
P45
P47
P51
P53
P55
P57

・24V2はポート3～5の共通電源入力です。 CN1の24V1とは絶縁されています。

入出力コネクタの型番■ 入出力コネクタCN1、CN2の型番 (オムロン)
名称
ヘッダー(基板側)
ソケット＋ストレインリリーフ
2列ソケット(バラ線圧接用)
セミカバー(バラ線圧接用)
ロックレバー

注意!! 本製品を不適切な状態で使用されると発火・誤作動の可能性があり危険です●仕様範囲外の電圧を加えたり、過負荷で使用しないで下さい。
●サージ、ノイズ等が本製品に加わらない様、十分なノイズ対策を行って下さい。
●本製品は人命にかかわる状況や、極めて高い信頼性が要求される用途を目的として設計・製造されたものではありません。
35

CN1、CN2型番
XG4C‑2634
XG4M‑2630‑T
XG5M‑2632‑N
XG5S‑1301
XG4Z‑0002

備考
付属品
AWG24用エーワン株式会社〒486‑0852 愛知県春日井市下市場町 6‑9‑20
TEL/FAX 0568‑85‑8511/8501
http://www.aone.co.jp/

仕様
48bitフォトカプラ出力ボード●出力点数：48ビット (6ポート × 8ビット)(出力内容の読み出しはできません)●フォトカプラ：TLP127(東芝)または相当品●応答速度：300μSEC以下 (RL = 2.2KΩ時)●出力電流：100mA MAX●出力部使用電圧：DC 50V以下●出力ON電圧：1.2V MAX●リセット動作：全ての出力はOFF

CAT307 DO-48
取り扱い説明書●電源電圧：5V±5%
消費電流：700mA MAX●動作温度範囲：0～55℃ (結露のないこと)●基板：外形寸法
107×126mm (突起部分は除く)
取付穴寸法 99×118mm (4‑φ3.5)
材質
FR‑4、1.6t、4層基板
質量約71g

2008.04.14 - 2009.04.28

RoHS Compliant

概要

I/Oアドレスの設定
本ボードではアドレスとしてA<11:0>の12ビットを使用してデコー
ドしていますが、上位4ビットA<11:8>は[0000B]に固定です。A<7:3>の5ビットをディップスイッチ【SW1】で設定してボードの先頭アドレ
スを選択します。(【表1】参照 ) またアドレスの下位3ビットA<2:0>
により各ポートが選択されます。(【表2】参照 )選択した先頭アドレスに下位3ビットA<2:0>の値(0～7)を加えたア
ドレスのポートにアクセスできます。

CAT307 DO‑48は絶縁型出力48点を持つフォトカプラ出力ボードです。出力にはダーリントンフォトカプラを使用していますのでリレーや小型電磁弁などを直接駆動できます【 表1 】SW1の設定とボードの先頭アドレス
SW1の設定先頭アドレス
1 2 3 4 5 6○ ○ ○ ○ ○ －0F8H● ○ ○ ○ ○ －0F0H○ ● ○ ○ ○ －0E8H● ● ○ ○ ○ －0E0H○ ○ ● ○ ○ －0D8H● ○ ● ○ ○ －0D0H○ ● ● ○ ○ －0C8H● ● ● ○ ○ －0C0H○ ○ ○ ● ○ －0B8H● ○ ○ ● ○ －0B0H○ ● ○ ● ○ －0A8H● ● ○ ● ○ －0A0H○ ○ ● ● ○ －098H● ○ ● ● ○ －090H○ ● ● ● ○ －088H● ● ● ● ○ －
080H

ブロック図

SW1

CN0

アドレス
比較

A11‑A3

フォトカプラ出力ポート
P00 ‑ P07

8

フォトカプラ出力ポート
P10 ‑ P17

8

フォトカプラ出力ポート
P20 ‑ P27

8

CN1

A2‑A0

CAT
300
BUS

RESET

8BIT
40P

各ポートへ

26P

RESET 信号

●印はON、○印はOFF、－は未使用(ON,OFFどちらでも可)

各ポートへ

データバス バッファ

D7‑D0

アドレス デコード＆ 制御ロジック

IOWR

WR 信号

SW1の設定先頭アドレス
1 2 3 4 5 6○ ○ ○ ○ ● －078H● ○ ○ ○ ● －070H○ ● ○ ○ ● －068H● ● ○ ○ ● －060H○ ○ ● ○ ● －058H● ○ ● ○ ● －050H○ ● ● ○ ● －048H● ● ● ○ ● －040H○ ○ ○ ● ● －038H● ○ ○ ● ● －030H○ ● ○ ● ● －028H● ● ○ ● ● －020H○ ○ ● ● ● －018H● ○ ● ● ● －010H○ ● ● ● ● －008H● ● ● ● ● －000H

フォトカプラ出力ポート
P30 ‑ P37

8

フォトカプラ出力ポート
P40 ‑ P47

8

フォトカプラ出力ポート
P50 ‑ P57

8

【 表2 】A<2:0>による選択内容
A<11:3>

A<11:8>は(0000B)固定

CN2

A<7:3>はSW1で設定【表1】参照26P

36

A<2:0>

選択内容

7
6
5
4
3
2
1
0

ポート5 (P50～P57) 出力
ポート4 (P40～P47) 出力
ポート3 (P30～P37) 出力
ポート2 (P20～P27) 出力
ポート1 (P10～P17) 出力
ポート0 (P00～P07) 出力

割り当てなしフォトカプラ出力ポート

入出力コネクタのピン配列
CN2

8ビット構成のダーリントンフォトカプラ出力ポートを6ポート実
装しています。 出力に加えられる最大許容電圧はDC50Vで、電流は最大100mAです。 負荷としてリレーなどのコイル類を接続する場合はサージキラー用のダイオードを負荷の近くに取り付けて下さい。
（ダイオードが無いとフォトカプラが破損することがあります)
コネクタ【CN1】のGND1はポート0、ポート1、ポート2の共通グランドになります。コネクタ【CN2】のGND2はポート3、ポート4、ポート5の共通グランドになります。なおGND1とGND2はボード上では接続されて
いません。

CN1
A
B

13 12

3 2 1

A
B
13 12

3 2 1

コネクタをボードの外側から見た図です【 CN1 】ピン配列
信号名
GND1
P00
P02
P04
P06
P10
P12
P14
P16
P20
P22
P24
P26

ピン番号
1A
1B
2A
2B
3A
3B
4A
4B
5A
5B
6A
6B
7A
7B
8A
8B
9A
9B
10A
10B
11A
11B
12A
12B
13A
13B

信号名
GND1
P01
P03
P05
P07
P11
P13
P15
P17
P21
P23
P25
P27

・GND1はポート0～2の共通GNDです。 CN2のGND2とは絶縁されています。

【 CN2 】ピン配列
信号名
GND2
P30
P32
P34
P36
P40
P42
P44
P46
P50
P52
P54
P56

出力論理はCPUから"1"を書き込んだビットのフォトカプラ出力はONになり、"0"を書き込んだビットのフォトカプラ出力はOFFになります。 またリセット時には全ての出力がOFFになります。 なお出力内
容の読み出しはできません。

ピン番号
1A
1B
2A
2B
3A
3B
4A
4B
5A
5B
6A
6B
7A
7B
8A
8B
9A
9B
10A
10B
11A
11B
12A
12B
13A
13B

信号名
GND2
P31
P33
P35
P37
P41
P43
P45
P47
P51
P53
P55
P57

・GND2はポート3～5の共通GNDです。 CN1のGND1とは絶縁されています。

入出力コネクタの型番■ 入出力コネクタCN1、CN2の型番 (オムロン)
名称
ヘッダー(基板側)
ソケット＋ストレインリリーフ
2列ソケット(バラ線圧接用)
セミカバー(バラ線圧接用)
ロックレバー

注意!! 本製品を不適切な状態で使用されると発火・誤作動の可能性があり危険です●仕様範囲外の電圧を加えたり、過負荷で使用しないで下さい。
●サージ、ノイズ等が本製品に加わらない様、十分なノイズ対策を行って下さい。
●本製品は人命にかかわる状況や、極めて高い信頼性が要求される用途を目的として設計・製造されたものではありません。
37

CN1、CN2型番
XG4C‑2634
XG4M‑2630‑T
XG5M‑2632‑N
XG5S‑1301
XG4Z‑0002

備考
付属品
AWG24用エーワン株式会社〒486‑0852 愛知県春日井市下市場町 6‑9‑20
TEL/FAX 0568‑85‑8511/8501
http://www.aone.co.jp/

●TL16C550Dクロック入力：14.7456MHz●RS232トランシーバIC：ICL3232E または相当品
信号：TXD、RXD、RTS、CTS●RS422(RS485)トランシーバIC：ISL4489E または相当品
信号：TXD+、TXD‑、RXD+、RXD‑●最大通信速度：230.4Kbps(トランシーバICのデータレート保障値250Kbpsによる)●電源電圧(Vcc)：5V±5%
消費電流：300mA MAX●動作温度範囲：0～55℃ (結露のないこと)●基板：外形寸法
107×126mm (突起部分は除く)
取付穴寸法 99×118mm (4‑φ3.5)
材質
FR‑4、1.6t、4層基板
質量約71g

4チャンネル シリアルI/Oボード

CAT308 SIO-4
取り扱い説明書

I/Oアドレスの設定

RoHS Compliant

本ボードではアドレスとしてA<11:0>の12ビットを使用してデコー
ドしていますが上位2ビットA<11:10>は[00B]に固定です。A<9,7,6,5>
をディップスイッチ【SW1】で設定してボードの先頭アドレスを選択します。(【表1】参照 ) また4個のUART(TL16C550D)内蔵レジスタは下位5ビットA<4:0>により選択されます。(【表2】参照 )選択した先頭アドレスに下位5ビットA<4:0>の値(00H～1FH)を加えたアドレスのレジスタにアクセスできます。

2008.04.14 - 2012.10.17【 表1 】SW1の設定とボードの先頭アドレス

概要

SW1の設定先頭アドレス
1 2 3 4 5 6－ － ○ ○ ○ ○2E0H－ － ● ○ ○ ○2C0H－ － ○ ● ○ ○2A0H－ － ● ● ○ ○280H－ － ○ ○ ● ○260H－ － ● ○ ● ○240H－ － ○ ● ● ○220H－ － ● ● ● ○200H

CAT308 SIO‑4はシリアル通信ICにTL16C550D(TEXAS INSTRUMENTS)を使用した4チャンネル調歩同期式シリアル入出力ボードです。
シリアルインターフェースはボード上のスイッチにより各チャン
ネル毎に、RS232またはRS422(RS485)を選択することができます。

ブロック図
SW1

CN0

アドレス
比較

A11‑A5●印はON、○印はOFF、－は未使用(ON,OFFどちらでも可)UARTTL16C550D
( A )

RS232
トランシーバ

CN1

RS422
RS485

10P

SW3

INTRPT【 表2 】A<4:0>による選択内容

トランシーバ

A<11:5>14.7456MHz

IORD
IOWR
RESET

アドレス デコード＆ 制御ロジック

A4‑A0

UART
TL16C550D
( B )

RS232
トランシーバ

CN2

RS422
RS485

10P

SW4

INTRPT

CAT
300
BUS

トランシーバ14.7456MHz

IRQ0*‑IRQ3*
SW2

UART
TL16C550D
( C )

RS232

40P

データバス バッファ

8BIT

トランシーバ

CN3

RS422
RS485

10P

A<11:10>は(00B)固定SW5INTRPT

D7‑D0

SW1の設定先頭アドレス
1 2 3 4 5 6－ － ○ ○ ○ ●0E0H－ － ● ○ ○ ●0C0H－ － ○ ● ○ ●0A0H－ － ● ● ○ ●080H－ － ○ ○ ● ●060H－ － ● ○ ● ●040H－ － ○ ● ● ●020H－ － ● ● ● ●000H

A<9:5>はSW1で設定【表1】参照トランシーバ14.7456MHzUARTTL16C550D
( D )

RS232
トランシーバ

CN4

RS422
RS485

10P

SW6

INTRPT

トランシーバ14.7456MHz

仕様●シリアル通信IC：TL16C550D (TEXAS INSTRUMENTS 製) ×4●チャンネル数：4チャンネル●通信方式：調歩同期式シリアル通信
38

A<4:0>
1FH
1EH
1DH
1CH
1BH
1AH
19H
18H
17H
16H
15H
14H
13H
12H
11H
10H
0FH
0EH
0DH
0CH
0BH
0AH
09H
08H
07H
06H
05H
04H
03H
02H
01H
00H

選択内容
D‑ch スクラッチ･レジスタ
D‑ch モデム･ステータ･スレジスタ
D‑ch ライン･ステータ･スレジスタ
D‑ch モデム制御レジスタ
D‑ch ライン制御レジスタ
D‑ch 割込み識別レジスタ/FIFO制御レジスタ
D‑ch 割込みイネーブル･レジスタ ／ DLM
D‑ch 受信バッファ/送信レジスタ ／ DLL
C‑ch スクラッチ･レジスタ
C‑ch モデム･ステータ･スレジスタ
C‑ch ライン･ステータ･スレジスタ
C‑ch モデム制御レジスタ
C‑ch ライン制御レジスタ
C‑ch 割込み識別レジスタ/FIFO制御レジスタ
C‑ch 割込みイネーブル･レジスタ ／ DLM
C‑ch 受信バッファ/送信レジスタ ／ DLL
B‑ch スクラッチ･レジスタ
B‑ch モデム･ステータ･スレジスタ
B‑ch ライン･ステータ･スレジスタ
B‑ch モデム制御レジスタ
B‑ch ライン制御レジスタ
B‑ch 割込み識別レジスタ/FIFO制御レジスタ
B‑ch 割込みイネーブル･レジスタ ／ DLM
B‑ch 受信バッファ/送信レジスタ ／ DLL
A‑ch スクラッチ･レジスタ
A‑ch モデム･ステータ･スレジスタ
A‑ch ライン･ステータ･スレジスタ
A‑ch モデム制御レジスタ
A‑ch ライン制御レジスタ
A‑ch 割込み識別レジスタ/FIFO制御レジスタ
A‑ch 割込みイネーブル･レジスタ ／ DLM
A‑ch 受信バッファ/送信レジスタ ／ DLLシリアルインターフェース

ディップスイッチ【SW2】は使用する割り込み要求信号(IRQ0*～
IRQ3*)のスイッチのみをONにし、他のスイッチはOFFにして下さい。
また割り込みを使わない場合は全てのスイッチをOFFにして下さい。

このボードはTL16C550Dを4個実装しており、4チャンネル(A～Dチャンネル)の調歩同期シリアル通信を行うことができます。各TL16C550Dのクロック入力には14.7456MHzが入力されています。
全 て の チ ャ ン ネ ル は 同 様 に 構 成 さ れ て お り RS232 ま た は
RS422(RS485)シリアルインターフェースをスイッチ【SW3～SW6】の切り替えにより個別に選択できます。

TL16C550Dのデータシートについて
本ボードで使用していますUART‑IC ( TL16C550D )のスペックおよび使用方法の詳細などは「日本テキサスインスツルメンツ」のサイトからデータシートをダウンロードしてご確認下さい。
日本テキサスインスツルメンツのサイトから、TL16C550Dの日本語の資料を入手することができます。

【シリアルインターフェースの切り替え SW】
スイッチ番号

ＳＷ３

ＳＷ４

ＳＷ５

ＳＷ６

チャンネル Ａチャンネル Ｂチャンネル Ｃチャンネル Ｄチャンネル・スイッチのレバーを A 側に設定すると RS232 で使用できます、B 側に設定すると RS422(RS485)で使用できます。

入出力コネクタのピン配列
CN4

CN3

CN2

A
B
5

1

CN1

A
B
5

1

A
B
5

1

A
B
5

1

コネクタをボードの外側から見た図です【 CN1 】ピン配列 (Aチャンネル)
信号名
TXDA
RTSA
GND
TXDA+
RXDA+

ピン番号
1A
1B
2A
2B
3A
3B
4A
4B
5A
5B

信号名
RXDA
CTSA
GND
TXDA‑
RXDA‑

・1A～2BピンはRS232用信号、4A～5BピンはRS422,485用信号です。

【 CN2 】ピン配列 (Bチャンネル)
信号名
TXDB
RTSB
GND
TXDB+
RXDB+

RS232選択時にはTXDx、RXDx、RTSx、CTSx (xはチャンネル名A～D)の4信号を使用することができます。DSR,DCD,RIの各入力信号はボード
上で5Vに固定しています。
RS422(RS485)を選択時は(TXDx+,TXDx‑)、(RXDx+,RXDx‑)の2組の差動信号を使用します。このとき各TL16C550D のDTR 出力信号により
RS422(RS485)ドライバのイネーブル/ ディセーブルをコントロールできます。TL16C550D内蔵のモデム制御レジスタ(MCR)のビット0に"1"をセットするとドライバ出力はイネーブルになり、"0"をセットするとディセーブルになります。RS422(RS485)レシーバは常にイネーブルなので、ドライバ出力とレシーバ入力を接続して2線式(RS485)で使う場合には自分の送信データを自分で受信することになりますので受信デー
タの読み捨てが必要になります。
またRS422(RS485)インターフェースで使用するときは必要に応じて終端抵抗を外部に接続して下さい。

ピン番号
1A
1B
2A
2B
3A
3B
4A
4B
5A
5B

信号名
RXDB
CTSB
GND
TXDB‑
RXDB‑

・1A～2BピンはRS232用信号、4A～5BピンはRS422,485用信号です。

【 CN3 】ピン配列 (Cチャンネル)
信号名
TXDC
RTSC
GND
TXDC+
RXDC+

ピン番号
1A
1B
2A
2B
3A
3B
4A
4B
5A
5B

信号名
RXDC
CTSC
GND
TXDC‑
RXDC‑

・1A～2BピンはRS232用信号、4A～5BピンはRS422,485用信号です。

【 CN4 】ピン配列 (Dチャンネル)
信号名
TXDD
RTSD
GND
TXDD+
RXDD+

割り込み

ピン番号
1A
1B
2A
2B
3A
3B
4A
4B
5A
5B

信号名
RXDD
CTSD
GND
TXDD‑
RXDD‑

・1A～2BピンはRS232用信号、4A～5BピンはRS422,485用信号です。

デ ー タ 受 信 時 や 送 信 レ ジ ス タ ･ エ ン プ テ ィ 時 な ど に UART(TL16C550D)のINTRPTピンより割込みを発生させることができます。
本ボードに実装している4個のUART(TL16C550D)の各INTRPT出力信号は、NOR回路を通してディップスイッチ【SW2】で選択したバスの割り込み要求信号線(IRQ0*～IRQ3*)に負論理で出力されます。

入出力コネクタの型番■ 入出力コネクタCN1～CN4の型番 (オムロン)
名称
ヘッダー(基板側)
ソケット＋ストレインリリーフ
2列ソケット(バラ線圧接用)
セミカバー(バラ線圧接用)
ロックレバー

注意!! 本製品を不適切な状態で使用されると発火・誤作動の可能性があり危険です●仕様範囲外の電圧を加えたり、過負荷で使用しないで下さい。
●サージ、ノイズ等が本製品に加わらない様、十分なノイズ対策を行って下さい。
●本製品は人命にかかわる状況や、極めて高い信頼性が要求される用途を目的として設計・製造されたものではありません。
39

CN1～CN4型番
XG4C‑1034
XG4M‑1030‑T
XG5M‑1032‑N
XG5S‑0501
XG4Z‑0002

備考
付属品
AWG24用エーワン株式会社〒486‑0852 愛知県春日井市下市場町 6‑9‑20
TEL/FAX 0568‑85‑8511/8501
http://www.aone.co.jp/

仕様
2軸モータコントロールボード●制御IC：PCL6123 × 1（日本パルスモーター製）●制御軸数：2軸（複数ボード使用での多軸制御も可能）●最大指令パルス周波数：9.8Mpps（基準クロック19.6608MHz）●位置決め管理範囲：‑134,217,728 ～ +134,217,727（28bit)●加減速特性：直線,S字加減速（スローダウンポイント自動設定）●補間機能：2軸以上の任意の軸数で直線補間動作が可能●プリレジスタ：次動作設定用プリレジスタ機能有り◆指令パルス出力信号：差動ドライバIC出力(AM26C31相当)(OUTP, OUTN)、(DIRP, DIRN) [RS422準拠、出力電流±20mAMAX]◆エンコーダ入力信号：高速フォトカプラ入力(TLP115A相当)(EAP, EAN)、(EBP, EBN)、(EZP, EZN)
[入力電流 7～16mA]
エンコーダ入力の最大応答周波数：2.0MHz◆モータドライバ系入力信号：フォトカプラ入力(TLP281相当)
INP, ALM, P5(SRDY)[入力電流 約6mA/外部24V電源]◆モータドライバ系出力信号：ダーリントンカプラ出力(TLP127相当)
ERC, P6(ARES), P7(SON)[出力電流/許容電圧：15mAMAX/30V]◆メカ系入力信号：フォトカプラ入力(TLP281相当)+EL, ‑EL, ORG, SD, CEMG
[入力電流 約6mA/外部24V電源]◆パルサ入力信号など：コントロールIC (PCL6123)に直接入出力
PA, PB, PE, P4[TTLレベル信号]《注記》◆印の項目の信号はＸ,Ｙ各軸にあります (CEMGは除く)●PCL6123のCPUインタフェース：8ビットI/F (IF0,IF1ピン=Hレベル)●使用温度範囲：0 ～ 55℃●電源電圧：5V±5％
消費電流：300mA MAX●基板寸法：107×126mm
取付穴寸法：99×118mm (4‑φ3.5)●基板材質：FR‑4, 1.6t, 4層基板
質量：約76g

CAT309 MC-2
取り扱い説明書2008.04.14 - 2009.04.28

RoHS Compliant

概要
CAT309 MC‑2はコントロールICに日本パルスモーター(株)のPCL6123を使用した2軸モータコントロールボードです。PCL6123が持っている各種のコマンドにより、パルスモータやサーボモータを使用した色々な制御を簡単に行なうことができます。
基本動作として定速、直線加減速、S字加減速、連続動作、位置決め
動作、原点復帰動作、直線補間動作などの制御が行なえます。 本ボー
ド単体での制御軸数は2軸ですが、複数枚のCAT309 MC‑2を使用することにより多軸での位置決めや直線補間制御にも対応できます。
モータドライバ系信号、メカ系信号はフォトカプラでアイソレーシ
ョンされています。また指令パルスは差動ドライバ出力になっていますので機器とは簡単に接続できます。

I/Oアドレスの設定
本ボードではアドレスとしてA<11:0>の12ビットを使用してデコー
ドしていますが、上位4ビットA<11:8>は[0000B]に固定です。A<7:4>の4ビットをディップスイッチ【SW1】で設定してボードの先頭アドレ
スを選択します。(【表1】参照) またコントロールIC(PCL6123)内蔵のレジスタは下位4ビットA<3:0>により選択されます。(【表2】参照)
選択した先頭アドレスに下位4ビットA<3:0>の値(0～Ｆ)を加えた
アドレスのレジスタにアクセスできます。

ブロック図【 表1 】SW1の設定とボードの先頭アドレス

水晶発振器
19.6608MHz

CN0
CLK

SW3
CSTA
CSTP
CSD
3.3V

VDD

アドレス
比較

CAT
300
BUS A3‑A0

CSTP

指令パルス出力 [x,y 軸]
OUT,DIR

CSD

差動ドライバIF0,IF12 軸パルス
コントローラCS

A<11:5>

CN2

WR

ELLx
ELLy

(0000B)固定
40P
A<7:4>は

SW4

SW1で設定【表1】参照非常停止入力

INT
CEMG
D7～0

A<11:8>はモータドライバ系出力 [x,y 軸]
ERC,P6(ARES),P7(SON)RD

フォトカプラ

データバス
バッファ

8BIT

【 表2 】A<3:0>による選択内容

モータドライバ系入力 [x,y 軸]
INP,ALM,P5(SRDY)RST

IRQ0*‑IRQ3*
SW2

40P

エンコーダ入力 [x,y 軸]
EA,EB,EZ
高速フォトカプラ

フォトカプラCN3

メカ系入力 [x,y 軸]+EL,‑EL,ORG,SD
フォトカプラ

SW1の設定
ボードの先頭アドレス
1 2 3 4 5 6－ ○ ○ ○ ● －070H－ ● ○ ○ ● －060H－ ○ ● ○ ● －050H－ ● ● ○ ● －040H－ ○ ○ ● ● －030H－ ● ○ ● ● －020H－ ○ ● ● ● －010H－ ● ● ● ● －000H●印はON、○印はOFF、－は未使用(ON,OFFどちらでも可)

5V

フォトカプラ

RESET

D7‑D0

SW5,6

P0x

PCL6123

バッファ

IORD

CN1

5V

14P
CSTA

A3～0

IOWR

SW1の設定
ボードの先頭アドレス
1 2 3 4 5 6－ ○ ○ ○ ○ －0F0H－ ● ○ ○ ○ －0E0H－ ○ ● ○ ○ －0D0H－ ● ● ○ ○ －0C0H－ ○ ○ ● ○ －0B0H－ ● ○ ● ○ －0A0H－ ○ ● ● ○ －090H－ ● ● ● ○ －080H

パルサ入力など [x,y 軸]
PA,PB,PE,P4

CLK

SW1
A11‑A4

3.3V レギュレータ

10P

40

A<3:0>
0FH
0EH
0DH
0CH
0BH
0AH
09H
08H
07H
06H
05H
04H
03H
02H
01H
00H

選択内容
Y軸 入出力バッファ (bit 31～24)
Y軸 入出力バッファ (bit 23～16)
Y軸 入出力バッファ (bit 15～ 8)
Y軸 入出力バッファ (bit 7～ 0)
Y軸 サブステータスの読出し
Y軸 汎用入出力ポートの書込み/読出し
Y軸 軸指定/メインステータス(bit15～8)Y軸 制御コマンド/メインステータス(bit 7～0)
X軸 入出力バッファ (bit 31～24)
X軸 入出力バッファ (bit 23～16)
X軸 入出力バッファ (bit 15～ 8)
X軸 入出力バッファ (bit 7～ 0)
X軸 サブステータスの読出し
X軸 汎用入出力ポートの書込み/読出し
X軸 軸指定/メインステータス(bit15～8)X軸 制御コマンド/メインステータス(bit 7～0)

信号名称 ・ PCL6123の資料■ モータドライバとの接続例● 差動ラインレシーバ、差動信号対応フォトカプラ入力へ接続

コネクタピン配列表【CN1,CN2,CN3】の入出力信号名はアルファベットの小文字の" x "又は" y "を信号名に添えて2軸を区別しています
が、各軸の機能・動作は同じですので、以下の説明では軸を表す部分
をシャープ記号" # "に置き換えた共通名称で説明しています。
また、この取り扱い説明書ではボード固有の事項のみについて記述
していますので、 コントロールIC(PCL6123)の詳細機能や使用方法などは、日本パルスモータ(株)のホームページなどからマニュアルや資料を入手して参照願います。

● 通常のフォトカプラ入力へ接続『パルスコントロールLSI PCL6113/6123/6143 ユーザズマニュアル』『レジスタ計算ファイル』など

指令パルス出力信号■ 機能≪ ( OUT#P , OUT#N )、( DIR#P , DIR#N ) ≫サーボ(パルス)モータドライバへの指令パルス出力信号です。
PCL6123の環境レジスタ1(RENV1)の設定により、次の指令パルス出力モードが選択できます。
・共通パルスモード(4種類)
OUT#端子から(＋),(－)両方向共用の指令パルスを出力します。
DIR#端子から動作方向判別としてHiまたはLowレベルを出力します。
・2パルスモード(2種類)
OUT#端子から(＋)方向の指令パルスを出力します。
DIR#端子から(－)方向の指令パルスを出力します。
・90度位相差モード(2種類)
OUT#端子およびDIR#端子から90度位相差の指令パルス信号を出力します。
■ 出力インターフェース
本ボードからの指令パルス出力は下図の様にAM26C31(又は相当品)を使用して差動信号で出力しています。

エンコーダ入力信号■ 機能≪ ( EA#P , EA#N )、( EB#P , EB#N ) ≫サーボモータ(ドライバ)もしくは機械系に取り付けたロータリー
エンコーダなどからのフィードバックパルス信号を入力して、PCL6123
内蔵のカウンタにより位置管理を行なう時に使用します。 パルス信号は90度位相差モード(1,2,4逓倍可能)または2パルスモードでEA#、
EB#端子に入力できます。
≪ ( EZ#P , EZ#N ) ≫ロータリーエンコーダから1回転に1パルス出力されるZ相信号やパルスモータドライバからの励磁相原点信号を入力します。 EZ#信号を使用することで原点復帰動作の精度が向上します。
■ 入力インターフェース
エンコーダ入力信号は高速フォトカプラによるアイソレーション
入力になっています。 差動ラインドライバ出力・オープンコレクタ出
力・フォトカプラ出力などの機器と接続できます。

X軸のOUT信号：(OUTxP,OUTxN)、 Y軸のOUT信号：(OUTyP,OUTyN)
X軸のDIR信号：(DIRxP,DIRxN)、 Y軸のDIR信号：(DIRyP,DIRyN)
Hiレベル出力電流：‑20mAMAX、 Lowレベル出力電流：20mAMAX
電源ON時やリセット時にはAM26C31の差動出力はハイインピーダン
スになります。 PCL6123のX軸の汎用I/Oポート端子P0x/FPUxを、環境設定レジスタ2(RENV2)で汎用出力に設定し、Hiレベルを出力するとAM26C31の全ての差動出力がイネーブルになります。(Y軸のI/Oポート
端子P0y/FPUyは使用していません)

差動ラインドライバ出力の機器とは直接接続できます。 オープン
コレクタやフォトカプラ出力の機器を接続する場合は、外部電源電圧に応じた抵抗を外部に接続して下さい。
なおPCL6123の各入力端子(EA#、EB#、EZ#)は、フォトカプラの入力
LED通電時にHiレベル、非通電時にLowレベルになります。
■ エンコーダとの接続例● 差動ラインドライバ出力と接続● オープンコレクタ ／ フォトカプラ出力と接続■ 出力切り替えスイッチ【SW5,SW6】
差動ドライバの正相側出力( OUTxP、DIRxP、OUTyP、DIRyP )はスイッチ【SW5,SW6】の設定により、5V電源出力に切り替えできます。
スイッチ【SW5】でX軸、スイッチ【SW6】でY軸の信号を切り替えできます。
スイッチ番号
SW5‑1
SW5‑2
SW6‑1
SW6‑2

スイッチのレバー位置
A側
B側
OUTxP を出力
DIRxP を出力
5V を出力OUTyP を出力
DIRyP を出力

使用電圧(E)
5V
12V
24V

41

外部抵抗(R)
150Ω 1/16W
1KΩ 1/6W
2.7KΩ 1/4W

モータドライバ系入力信号「ONで正論理」になります。
SW‑OFF(負論理) フォトカプラ LED が通電時、エンドリミットが動作したと判断
SW‑ON (正論理) フォトカプラ LED が非通電時、エンドリミットが動作したと判断■ 機能≪ INP# ≫サーボドライバの位置決め完了(インポジション)信号を入力します。入力論理はソフトで設定できます。
≪ ALM# ≫モータドライバにアラームが発生したとき、モータを即停止/減速
停止させるための入力です。入力論理はソフトで設定できます。
≪ P5# (SRDY) ≫モータドライバの準備完了出力に接続しドライバが動作可能か確認します。 汎用入力(P5#)なので他の目的での使用もOKです。

非常停止入力信号■ 機能≪ CEMG ≫非常停止入力です。 PCL6123のCEMG*入力がLowレベルになると2軸とも即停止します。この非常停止入力の有効/無効をスイッチ【SW4‑3】
で選択できます。 スイッチが「OFFで有効」、「ONで無効」になります。

■ 入力インターフェース
フォトカプラのアイソレーション入力です。X軸は【CN2‑9A】、Y軸
は【CN2‑18A】が24V電源のコモンピンです。
PCL6123の入力はフォトカプラのLEDが通電時にLowになります。

■ 入力インターフェース
フォトカプラのアイソレーション入力です。
【CN3‑1A】が24V電源ピンです。 PCL6123のCEMG*入力はフォトカプラのLEDに通電していない
時Lowレベルで、LED通電時はHiレベルになります。

モータドライバ系出力信号■ 機能≪ ERC# ≫原点復帰時や緊急停止時に、サーボドライバの偏差カウンタをクリアする信号です。 出力論理はソフトで設定できます。
≪ P6#(ARES) ≫主に、モータドライバのアラーム状態をリセットする信号として使用します。 汎用出力(P6#)なので他の目的で使用してもかまいません。
≪ P7#(SON) ≫主に、モータを運転可能状態にするサーボON信号として使用します。
汎用出力(P7#)なので他の目的で使用してもかまいません。
■ 出力インターフェース
ダーリントンフォトカプラのアイソレーション出力です。 X軸は【CN2‑9B】、Y軸は【CN2‑18B】がGND24のコモンピンです。 PCL6123の出力がLowレベルでフォトカプラの出力トランジスタがONになります。

パルサ入力信号など■ 機能≪ PA#/+DR# 、PB#/‑DR# ≫手動パルサなどの外部パルス入力や、外部スイッチ入力で動作させる時に使用する信号です。
≪ PE# ≫
この入力がLowの時、(PA#/+DR#、PB#/‑DR#)信号が有効になります。
≪ P4#/CP2# ≫汎用のI/O(P4#)信号で用途は自由です。(PCL6123は3.3V動作ICなのでこの信号を出力とした場合、出力電圧を3.3V以上には出来ません)■ 入出力インターフェース
PCL6123の信号を5Vにプルアップして、そのままコネクタ【CN1】に引き出しています。(PCL6123は3.3V動作ICですが、5V入力可能です)

メカ系入力信号基準クロック■ 機能≪ +EL# 、‑EL# ≫(+)方向および(‑)方向のエンドリミット入力です。動作方向のエンドリミットスイッチが動くとモータは即停止/減速停止します。
≪ SD# ≫
減速または減速停止入力信号です。原点復帰動作モードなどで使用します。 入力論理はソフトで設定できます。
≪ ORG# ≫原点復帰動作モード時に、原点位置確定用信号として入力します。
入力論理はソフトで設定できます。

PCL6123 のCLK ピンに供給する基準クロック用として、周波数19.6608MHzの水晶発振器を実装しています。この発振器の出力はスイッチ【SW3‑1】の設定によりバスコネクタ【CN0】の19Aピンにも出力できます。(19Aは未使用ピンです)
またPCL6123に入力する基準クロックを、このボード上の発振器から供給するか、又はバスコネクタ【CN0】の19Aピンから供給するかをスイッチ【SW3‑2】により選択できます。

■ 入力インターフェース
フォトカプラのアイソレーション入力です。 【CN3‑1A】が24V電源のコモンピンです。
PCL6123の入力はフォトカプラのLEDが通電時にLowになります。

・CAT309を1枚で使用時、または複数枚使用時でも各ボードの動作を同期させる必要が無いときは【SW3】を次の設定で使用します。
【SW3‑1】、【SW3‑2】のスイッチレバー位置を共に"A"側に設定。

・CAT309を複数枚使用した直線補間制御など全ボードを共通のクロックで動作させたい時は、任意の1枚のボードの発振器出力をバス(19Aピン)に出力し、他のボードはバス(19Aピン)からクロックの供給を受けて動作させます。
【SW3】の設定は次の様になります。

■ エンドリミット入力(+EL#,‑EL#)の論理設定
スイッチ【SW4‑1】でX軸、【SW4‑2】でY軸のエンドリミット信号(+EL#,‑EL#)の入力論理を設定できます。 スイッチが「OFFで負論理」、

任意の1枚のCAT309は【SW3‑1】、【SW3‑2】共に"B"側に設定。
残りの CAT309 は【SW3‑1】を"A"側、【SW3‑2】を"B"側に設定。

42

同時スタート・減速・停止 信号

入出力コネクタのピン配列

PCL6123を複数個使用(CAT309を複数枚使用)して多軸で直線補間を行なう場合など、各PCL6123のCSTA*,CSD*,CSTP*ピン同士を各々接続し、スタート・減速・停止タイミングを同期させる必要があります。
このためCAT309ではPCL6123のCSTA*,CSD*,CSTP*信号をバスコネク
タ【CN0】の未使用ピンに引き出し、バス経由で各ボード上のPCL6123間を接続することにより同期が取れる様にしています。

CN3

CN2

CN1

A
B
5

1

A
B

A
B
20 19

3 2 1

7

2 1

コネクタをボードの外側から見た図です【 CN1 】ピン配列（パルサー入力信号)
信号名
ピン番号
5V
1A
1B
PAx/+DRx
2A
2B
PBx/‑DRx
3A
3B
PEx
4A
4B
PAy/+DRy
5A
5B
PBy/‑DRy
6A
6B
PEy
7A
7B
・5V は本ボードからの出力です。

未使用信号、未使用スイッチ
・ 以下のPCL6123の信号(各軸)は本ボードでは使用していません。
[ BSY、FUP、FDW、MVC、CP1、CP2 ] オープン
[ PCS、LTC ] 直接GNDにプルダウン済み[ P0/FUP、P1/FDW、P2/MVC、P3/CP1 ] 4.7KΩでプルダウン済み
注記 ) X 軸の P0/FUP 信号は、 指令パルス出力 用差動ドライバ IC(AM26C31)のゲート制御に使用しています。
・ スイッチ【SW4‑4】は未使用です。ON/OFFどちらでもOKです。

信号名
GND
GND
GND
P4x/CP2x
GND
GND
P4y/CP2y【 CN2 】ピン配列（モータドライバ系入出力信号）
信号名
OUTxP / 5V
DIRxP / 5V
EAxP
EBxP
EZxP
INPx
P5x(SRDY)
P7x(SON)
24V
OUTyP / 5V
DIRyP / 5V
EAyP
EByP
EZyP
INPy
P5y(SRDY)
P7y(SON)
24V
5V
5V

割り込み信号
停止割り込み、エラー割り込み、イベント割り込みなど、PCL6123
から割り込みを発生させることができます。
PCL6123の割り込み出力(INT*)はオープンコレクタのバッファICを通して、ディップスイッチ【SW2】で選択したバスコネクタの割り込み
要求信号線(IRQ0*～IRQ3*)に、負論理で出力されます。

ディップスイッチ【SW2】は使用する割り込み要求信号(IRQ0*～
IRQ3*)のスイッチのみをONにし、他のスイッチはOFFにして下さい。
また割り込みを使わない場合は全てのスイッチをOFFにして下さい。

ピン番号
1A
1B
2A
2B
3A
3B
4A
4B
5A
5B
6A
6B
7A
7B
8A
8B
9A
9B
10A
10B
11A
11B
12A
12B
13A
13B
14A
14B
15A
15B
16A
16B
17A
17B
18A
18B
19A
19B
20A
20B

信号名
OUTxN
DIRxN
EAxN
EBxN
EZxN
ALMx
P6x(ARES)
ERCx
GND24
OUTyN
DIRyN
EAyN
EByN
EZyN
ALMy
P6y(ARES)
ERCy
GND24
GND
GND

・5Vは本ボードからの出力です。
・(9A)ピンと(18A)ピンの24Vはボード上で接続されていません。 両方とも24V電源の＋側に接続して下さい。
・(9B)ピンと(18B)ピンのGND24はボード上で接続されていません。 両方
とも24V電源の－側に接続して下さい。

PCL6123のアクセスサイクルタイム【 CN3 】ピン配列（メカ系入力信号)

PCL6123のコマンドレジスタや入出力バッファに連続してアクセスする場合、 PCL6123のコマンド処理時間確保のために次のアクセスサ
イクルタイム規定があります。

信号名
24V
ORGx
+ELx
ORGy
+ELy

① (コマンド書き込み)～(次のコマンド書き込み)間、(レジスタ書き
込みコマンド)～(入出力バッファの書き換え)間、(レジスタ読み出しコマンド)～(入出力バッファの読み出し)間には、基準クロックの4周期分以上(CLK=19.6608MHz時で約204nSec)のコマンド処理時間を確保。
② (入出力バッファへの書き込み)～(次の入出力バッファへの書き込み)間には、
基準クロック2周期分以上(CLK=19.6608MHz時で約102nSec)の処理時間を確保。

ピン番号
1A
1B
2A
2B
3A
3B
4A
4B
5A
5B

信号名
CEMG
SDx
‑ELx
SDy
‑ELy

・
【 CN3 】の24Vは【 CN2 】の24Vとボード上で接続されていません。24V
電源の＋側に接続して下さい。

入出力コネクタの型番■ 入出力用コネクタCN1、CN2、CN3の型番 (オムロン)
名称
ヘッダー(基板側)
ソケット＋ストレインリリーフ
2列ソケット(バラ線圧接用)
セミカバー(バラ線圧接用)
ロックレバー

このためPCL6123からはウェイトリクエスト信号(WRQ*)が出力されていますがCAT309ではこの信号を使用していません。
CAT300シリーズのCPUボードは、各取り扱い説明書の内容に従ってCPUのウェイト設定やバスコントローラの設定を行なえば、PCL6123からのウェイトリクエスト信号無しでも、アクセスサイクルタイムが自動的に確保できる様になります。 (ソフトウェア上の考慮も必要あり
ません)

CN1型番
XG4C‑1434
XG4M‑1430‑T
XG5M‑1432‑N
XG5S‑0701

CN2型番
XG4C‑4034
XG4M‑4030‑T
XG5M‑4032‑N
XG5S‑2001
XG4Z‑0002

CN3型番
XG4C‑1034
XG4M‑1030‑T
XG5M‑1032‑N
XG5S‑0501

・ソケット＋ストレインリリーフは本ボードに付属します。
・2 列ソケット(バラ線圧接用)は AWG24 用です。

注意!! 本製品を不適切な状態で使用されると発火・誤作動の可能性があり危険です●仕様範囲外の電圧を加えたり、過負荷で使用しないで下さい。
●サージ、ノイズ等が本製品に加わらない様、十分なノイズ対策を行って下さい。
●本製品は人命にかかわる状況や、極めて高い信頼性が要求される用途を目的として設計・製造されたものではありません。
43

エーワン株式会社〒486‑0852 愛知県春日井市下市場町 6‑9‑20
TEL/FAX 0568‑85‑8511/8501
http://www.aone.co.jp/

●出力レンジ：＋5V,＋10V,±5V,±10V (チャンネル毎にソフト設定)●出力電流：Max ±4mA
●出力電圧セットリング時間：Max 12μSEC●総合未調整誤差(TUE)：Max ±0.3% FSR●積分非直線性(INL)：Max ±1LSB●微分非直線性(DNL)：Max ±1LSB 単調性保障●ゼロ誤差、オフセット誤差：Max ±6mV
●リファレンスIC：ADR03 (アナログデバイセズ製)、2.5V出力(ボード上のボリュームにより電圧の微調整可能)●D/AコンバータICのアクセス方法：「SPI」シリアル通信によるSCK信号(シリアルクロック入力)、SMO信号(シリアルデータ入力)●SCK周波数：Max 2.5MHz (データ転送レート：Max 2.5Mbps)
SCKのLoパルス幅およびHiパルス幅：それぞれ Min 200nSEC●絶縁方法：D/A用電源はDCDCコンバータ、信号はフォトカプラ
●電源電圧(Vcc)：5V±5%
消費電流：約380mA (無負荷時)●動作温度範囲：0～55℃ (結露のないこと)●基板寸法：107×126mm
取付穴寸法：99×118mm (4‑φ3.5)●基板材質：FR‑4、1.6t、4層基板
質量：約71g

絶縁型8チャンネルD/A変換ボード

CAT312 DAC-A
取り扱い説明書

SPI(クロック同期式シリアル)信号
RoHS Compliant

ボード上のD/Aコンバータ(DAC)へのアクセスはSPI(クロック同期式シリアル)通信で行ないます。 ( ブロック図参照 )通常、SPI通信ではSCK(シリアルクロック)、SMO(マスターアウト･
スレーブイン：MOSI)、SMI(マスターイン･スレーブアウト：MISO)の3
本のシリアル･バス信号と、バスに接続しているSPIデバイスを選択するSS(スレーブ･セレクト)信号を使います。 このボードはSPI接続の
DACを2個実装していますので選択信号はSS1とSS2の2本があります。
尚、SMI信号は使用しませんのでDACからの読み出しは出来ません。
本ボードのSPI通信はシフト先行、SCKの立下りでデータシフト、立
ち上がりでデータラッチを行なうMode3で動作します。
SCKの周波数は2.5MHz以下で使用して下さい。SCKの周波数はDC～
2.5MHzの範囲内であれば通信途中でも自由に変更できます。

2009.11.24 - 2010.05.18

概要
CAT312 DAC‑Aは8チャンネルの12ビット絶縁型D/A変換ボードです。
D/A変換ICにはアナログデバイセズ製のAD5724を2個使用しています。
出力レンジはソフトウェアから設定可能で、＋5V、＋10V、±5V、±10Vをチャンネル毎に選択することができます。
またアナログ回路用の電源として±12VのDCDCコンバータを実装していますので、5V単一電源を供給するだけで動作します。

ブロック図[ SPI Mode3(1,1)
DAC1AD5724

CN0
ＳＰＩ信号︶

SMO

フォト
カプラ

(

SCK

SDIN
SCLK
SYNC
LDAC
CLR

フォト
カプラ

SS1
SS2

CN1

VOA

SCK 初期＝HI、シフト先行 ](注)SCK は 2.5MHz 以下で使用

SCK

VOB

(データシフト)(データラッチ)

VOC

SMO

VOD

MSB

LSB

B/2 REFINRESET*

フォト
カプラ

SW2

2.5V

DAC選択レジスタのアドレス設定と内容

SW1

パラレルＢＵＳ信号

IOWR*

SDIN
SCLK
SYNC
LDAC
CLR

( 絶縁 )

(

ライト信号

D1

ＤＡＣ選択
レジスタ

D0

SS1
SS2

フォト
カプラ

SW3

2.5V

)

RESET*

5V
＋12V

DCDC
コンバータ

AGND
－12V

40P

VOC

2.5V

このボードではアドレスとしてA<11:0>の12ビットを使用してデコードしています。 上位4ビットA<11:8>はハード的に[0000B]固定で変更できません。A<7:4>の4ビットをディップスイッチ
【SW1】
で選んで、
DAC選択レジスタのアドレスを設定します。(【表1】参照 ) 下位4ビ
ットA<3:0>はドントケア･ビットですが[0000B]で使用して下さい。

20P

フォト
カプラ
カプラ

5V

VOB

VOD

レギュレータ

CAT
300
BUS

VOA

B/2 REFINLDAC フォトD2

2個のDACを選択するSS1,SS2信号はDAC選択レジスタに書き込む内
容によりそれぞれイネーブル/ディセーブルできます。
イネーブルにしたDACはSPI信号(SCK,SMO)を使用してアクセスできます。
DAC選択レジスタへの書き込みは普通のパラレル･バス信号で行ないますので、通常の増設ボードのアドレス設定と同様にディップスイ
ッチ【SW1】で次のようにアドレスの設定を行なって下さい。

DAC2
AD5724

アドレス
デコード

A11‑A4

プルダウン
抵抗 1MΩ

ADR03(2.5V)【 表1 】SW1の設定とDAC選択レジスタのアドレス
SW1の設定SW1の設定DAC選択レジス
DAC選択レジス
1 2 3 4 5 6 タのアドレス 1 2 3 4 5 6 タのアドレス－ ○ ○ ○ ○ －0F0H－ ○ ○ ○ ● －070H－ ● ○ ○ ○ －0E0H－ ● ○ ○ ● －060H－ ○ ● ○ ○ －0D0H－ ○ ● ○ ● －050H－ ● ● ○ ○ －0C0H－ ● ● ○ ● －040H－ ○ ○ ● ○ －0B0H－ ○ ○ ● ● －030H－ ● ○ ● ○ －0A0H－ ● ○ ● ● －020H－ ○ ● ● ○ －090H－ ○ ● ● ● －010H－ ● ● ● ○ －080H－ ● ● ● ● －
000H

VR1
VREF
AGND

TP1
TP2

仕様
●分解能：12ビット (D/A用IC：AD5724A × 2 アナログデバイセズ製)●チャンネル数：8チャンネル●印はON、○印はOFF、－は未使用(ON,OFFどちらでも可)

44

■ 入力コードとDA出力電圧対応表 ( バイポーラ出力 )入力コード
DA出力電圧
10進表示
2の補数
ｵﾌｾｯﾄﾊﾞｲﾅﾘ±5Vレンジ±10Vレンジ
9.9951 V
2047
7FF
FFF
4.9976 V
1024
400
C00
2.5000 V
5.0000 V
2.4414mV
4.8828mV
1
001
801
0
000
800
0.0000 V
0.0000 V‑2.4414mV‑4.8828mV
‑1
FFF
7FF
‑2.5000 V‑5.0000 V
‑1024
C00
400
‑5.0000 V‑10.0000 V
‑2048
800
000

DAC選択レジスタは3ビットで構成されたレジスタでライトのみ可能です。下位のD0ビットでSS1、D1ビットでSS2のイネーブル/ディセー
ブルを行ない、D2ビットではDA出力のコントロールを行ないます。上位の5ビットはリード･ライト共に無効なビットです。 またパワーON
等のリセット後は、
下位3ビットは全て"0"にイニシャライズされます。
【 DAC 選択レジスタ 】
D7
D6
D5
－

ビット

－

－

D4

D3

D2

D1

D0

－

－

LDAC

SS2

SS1

名称

内 容

SS1

0：選択信号SS1がディセーブルになり、SPI信号によるDAC1へのアクセスが禁止(終了)されます。
1：選択信号SS1がイネーブルになり、SPI信号によるDAC1へのアクセスが有効(開始)になります。

D1

SS2

0：選択信号SS2がディセーブルになり、SPI信号によるDAC2へのアクセスが禁止(終了)されます。
1：選択信号SS2がイネーブルになり、SPI信号によるDAC2へのアクセスが有効(開始)になります。

D2

LDAC

DAC1とDAC2のLDAC端子に入力する信号を制御します。
0：DA出力データの更新をしない。
1：DACへのデータ書き込みが終了した時、またはこのビッ
トに"1"をセットした時点でDA出力が更新されます。

D0(注記) AD5724はDA出力レンジとして＋10.8Vと±10.8Vを選択できま
すが、本ボードはこのレンジでの動作保障をしていません。

電源ON時、リセット入力時の動作
電源ON時やチャンネルがパワーダウン･モード時、AD5724のDA出力
はIC内部で約4KΩを介して0Vにクランプされます。またCATバスのRESETをAD5724のCLR端子に入力していますので電源ON以外のリセット
時、DA出力はAD5724の"CLR Select"ビットで選択した電圧になります。

D/Aコンバータ( AD5724 )の資料について
この取り扱い説明書ではボード固有の事項についてのみ記述しています。 D/AコンバータIC(AD5724)の詳細な使用方法やスペックはア
ナログデバイセズのホームページからデータシートをダウンロードしてご確認下さい。( AD5724の日本語データシートを入手できます )また、弊社のホームページにサンプルソフトなどを掲載しています
のでご利用下さい。

LDACはDAC1,DAC2共通のビットで、DAC出力の更新に使います。LDAC
ビットを"1"に設定しておくとDACへのデータ書き込みが終了した時点
でDA出力が新しいデータに更新されます。(DAC1ではSS1ビットを"0"にした時、DAC2ではSS2ビットを"0"にした時)
LDACビットを"0"を設定しておくとDACへのデータ書き込みが終了
してもDA出力の更新はLDACビットを"1"にするまで待たされます。
このモードでは各チャンネルのDA出力を同時に更新することができます。

コネクタのピン配列等
リファレンス電圧の調整

CN1

リファレンスIC のADR03 から出力された2.5V をD/A コンバータ
AD5724のREFIN端子に供給しています。このリファレンス電圧は【VR1】で微調整することにより、正確な2.500Vを得ることができます。
リファレンス電圧を微調整する場合はマルチメータ等をテストピンの【VREF】と【AGND】に接続し、メータの指示値を確認しながら【VR1】を回して合わせ込んで下さい。( 【VR1】は14回転型の多回転トリマを使用しています ）

AGND

VREF

▼
A
B

VR1
10 9

3 2 1

【 CN1 】ピン配列
信号名
DAC1のAチャンネル出力
DAC1のBチャンネル出力
DAC1のCチャンネル出力
DAC1のDチャンネル出力
DAC2のAチャンネル出力
DAC2のBチャンネル出力
DAC2のCチャンネル出力
DAC2のDチャンネル出力＋12V出力－12V出力表に入力コードとDA出力電圧の関係を示します。 ユニポーラ出力の場合、入力コーディングはストレート･バイナリになります。
バイポーラ出力を選んだ場合の入力コーディングは、ボード上のスイッチの設定により2の補数コードまたはオフセット･バイナリを選択することが出来ます。 【SW2】でDAC1、【SW3】でDAC2の設定ができます。
Ａ側
Ｂ側

TP1

ボードの外側から見た図です

入力コードとDA出力電圧

スイッチレバー位置

TP2

ピン番号
1A
1B
2A
2B
3A
3B
4A
4B
5A
5B
6A
6B
7A
7B
8A
8B
9A
9B
10A
10B

信号名

AGND

・DACの各出力は1MΩの抵抗でAGNDにプルダウンされています。
・AGND(アナロググランド)は±12V及びDA出力のグランドです。システム
電源の5Vとは絶縁されてます。

オフセット･バイナリコード
2の補数コード・±12V出力はそれぞれ20mAまで外部で使用できます。

コネクタの型番■ 入力コードとDA出力電圧対応表 ( ユニポーラ出力 )入力コード
DA出力電圧
ストレートバイナリ
0～5Vレンジ
0～10Vレンジ
10進表示
4095
FFF
9.9976 V
4.9988 V
C00
3.7500 V
7.5000 V
3072
800
2.5000 V
5.0000 V
2048
1024
400
1.2500 V
2.5000 V
001
1.2207mV
2.4414mV
1000
0.0000 V
0.0000 V
0■ 出力コネクタCN1の型番 (オムロン)
名称
ヘッダー(基板側)
ソケット＋ストレインリリーフ
2列ソケット(バラ線圧接用)
セミカバー(バラ線圧接用)
ロックレバー

注意!! 本製品を不適切な状態で使用されると発火・誤作動の可能性があり危険です●仕様範囲外の電圧を加えたり、過負荷で使用しないで下さい。
●サージ、ノイズ等が本製品に加わらない様、十分なノイズ対策を行って下さい。
●本製品は人命にかかわる状況や、極めて高い信頼性が要求される用途を目的として設計・製造されたものではありません。
45

型番
XG4C‑2034
XG4M‑2030‑T
XG5M‑2032‑N
XG5S‑1001
XG4Z‑0002

備考
付属品
AWG24用エーワン株式会社〒486‑0852 愛知県春日井市下市場町 6‑9‑20
TEL/FAX 0568‑85‑8511/8501
http://www.aone.co.jp/

仕様
絶縁型8チャンネルΣΔ-A/D変換ボード

CAT323 ADC-B
取り扱い説明書RoHS Compliant

2012.02.03 - 2012.10.05

概要
CAT323 ADC‑Bは、高精度・高スループットのアナログデバイセズ製
24ビットΣΔADC AD7738を使用した絶縁型8チャンネルA/D変換ボードです。
A/D変換の実用的な分解能は入力レンジや変換時間に依存しますが、概ね14ビット～18ビットの分解能で使用することができます。
入力レンジは0～＋10.24V、±10.24V、0～＋5.12V、±5.12V、0～＋2.56V、±2.56Vをソフトでチャンネルごとに選択することができ、シングルエンドまたは差動信号入力で使用できます。
アナログ回路用の電源として±12VのDCDCコンバータを実装していますので、5V単一電源を供給するだけで動作します。

ブロック図
ADC
AD7738

CN0
(

ＳＰＩ信号

SMO

SMO

アイソ
レータ

SMI

SMI

︶

ADuM
3401

SCK
SCK

SS1

DIN

AIN0

DOUT
SCLK

分圧：1/5 オペアンプ CN1
OP2177×4 26P
10.2K

3V

Buf

AIN0

3V

Buf

AIN1

3V

Buf

AIN2

3V

Buf

AIN3

3V

Buf

AIN4

3V

Buf

AIN5

3V

Buf

AIN6

3V

Buf

AIN7

AGND
3V

+12V
‑12V

2.55K
AIN1

CS*
AIN2

IRQ0*～3*

アイソ
レータ
ADuM
3201

SW2

RESET*
SMO
SMI
SCK
SS2
WP*

CAT
300
BUS

AIN4
EE
PROM
AIN5

4K
Byte

6.144
MHz

(

D4
D5

デバイス選択
レジスタ

D0

アドレス
デコード

パラレルＢＵＳ信号

IOWR*( 絶縁 )

)

40P

AIN7
MUXOUT+,‑AINCOMADCIN+,‑‑ REFIN +SS1

2.048V

AGND

SS2

レギュレータ3V

JP1

この取り扱い説明書ではCAT323 ADC‑Bボード固有の事項についてのみ 記 述 し て い ま す 。 A/D コ ン バ ー タ (AD7738) 、 シ リ ア ル EEPROM(25AA320A)の詳細な動作説明や使用方法、OPアンプ(OP2177)、電圧リ
ファレンスIC(REF5020A)のスペックなどは各メーカーのWebサイトからデータシートをダウンロードしてご確認下さい。( A/DコンバータとシリアルEEPROMは、日本語の資料を入手できます )また、弊社のWebサイトにサンプルソフトなどを掲載していますのでご利用下さい。

ボード上のA/Dコンバータ、シリアルEEPROMへのアクセスはSPI(クロック同期式シリアル)通信で行ないます。 ( ブロック図参照 )SPI通信ではSCK(シリアルクロック)、SMO(マスターアウト･スレー
ブイン：MOSI)、SMI(マスターイン･スレーブアウト：MISO)の3本のシリアル･バス信号と、バスに接続されているSPIデバイスを選択する
SS(スレーブ･セレクト)信号を使用します。このボードにはSPI接続の
A/DコンバータとシリアルEEPROMを各1個実装していますので、SS1とSS2の２つのセレクト信号を使用します。
本ボードのSPI通信はシフト先行、SCKの立下りでデータシフト、立
ち上がりでデータラッチを行なうMode3で動作します。
SCKの周波数は2.5MHz以下で使用して下さい。SCKの周波数は2.5MHz
以下であれば通信途中でも自由に変更できます。

REF

VREF
AGND

[ SPI Mode3(1,1)

TP1

レギュレータ

DCDC
コンバータ

5V
＋12V
AGND
－12V

SCK 初期＝HI、シフト先行 ]

SS1
SS2

TP2

(注)SCK は 2.5MHz 以下で使用

WP*

RESET*
5V

AIN6
MCLK

SW1
A11‑A4RESET*

A/Dコンバータなどの資料について

SPI(クロック同期式シリアル)信号

RDY*
AIN3

●A/Dコンバータ：AD7738、24ビットΣΔ型 (アナログデバイセズ製 )●チャンネル数：8チャンネル (シングルエンド入力時)
4チャンネル (差動入力時)[混在使用可能]●入力レンジ：0～＋10.24V、±10.24V、0～＋5.12V、±5.12V、
0～＋2.56V、±2.56V [チャンネル毎にソフトで設定]●AD7738のマスター･クロック周波数：6.144MHz●出力データ変換レート：372～12166Hz(チョッピング･イネーブル)
737～15398Hz(チョッピング・ディセブル)●ノーミスコード：24ビット (FW≧8の場合)●積分非直線性誤差(INL)：Typ ±0.0015% FSR●ピークtoピーク分解能：14～18ビット (少ないコード･フリッカーで使用できる実用的な分解能。入力レンジや変換時間に依存)●キャリブレーション：ソフトによりチャンネルごとに行なう
ゼロスケール･キャリブレーション及びフルスケール･キャリブレーション●入力バッファ用オペアンプ：OP2177×4 (アナログデバイセズ製)
A/Dの各チャンネル毎に入力バッファとして使用
オフセット電圧：Typ 25μV、オフセットドリフト：Typ 0.2μV/℃●DC入力抵抗： 約 10MΩ
●最大過電圧入力：±20V (ボードを損傷すること無くAGND基準でAIN0～AIN7に入力できる電圧です。正常動作する電圧ではありません)●電圧リファレンス：REF5020 (TI製) 2.048V [ボリュームで微調整可]
出力電圧温度ドリフト Typ 3ppm/℃●シリアルEEPROM：25AA320A相当。キャリブレーションデータ保存用●絶縁方法：電源はDCDCコンバータ、信号はデジタルアイソレータ●A/Dコンバータ、EEPROMのアクセス方法：「SPI」シリアル信号によるSCK(シリアルクロック信号)、SMI,SMO(シリアルデータI/O信号)●電源電圧：5V±5%
消費電流：320mA MAX (±12V出力無負荷時)●動作温度範囲：0～55℃ (結露のないこと)●基板寸法：107×126mm
取付穴寸法：99×118mm (4‑φ3.5)●基板材質：FR‑4、1.6t、4層基板
基板質量：約75g

VR1

SCK(データシフト)

REF5020(2.048V)

SMO
SMI

46

MSB

(データラッチ)LSBSPIデバイス選択レジスタのアドレスと内容
SPIデバイス(A/Dコンバータ、シリアルEEPROM)を選択するSS1,SS2
信号はデバイス選択レジスタに書き込む内容によりそれぞれイネーブ
ル/ディセーブルできます。 イネーブルにしたデバイスはSPI信号(SCK,SMO,SMI)を使用してアクセスできます。 (注意：SPIバスが衝突しますのでSS1とSS2を同時にイネーブルにしないで下さい、)
デバイス選択レジスタへの書き込みは普通のパラレル･バス信号で行ないます。通常の増設ボードのアドレス設定と同様にディップスイ
ッチ【SW1】で次のようにデバイス選択レジスタのアドレスの設定を行なって下さい。
このボードではアドレスとしてA<11:0>の12ビットを使用してデコードしています。 上位4ビットA<11:8>は[0000B]固定です。 A<7:4>の4ビットをディップスイッチ【SW1】で選んで、デバイス選択レジス
タのアドレスを設定します。(【表1】参照 ) 下位4ビットA<3:0>は[0000B]固定です。
【 表1 】SW1の設定とデバイス選択レジスタのアドレス
SW1の設定選択レジスタ
1 2 3 4 5 6 のアドレス－ ○ ○ ○ ○ －0F0H－ ● ○ ○ ○ －0E0H－ ○ ● ○ ○ －0D0H－ ● ● ○ ○ －0C0H－ ○ ○ ● ○ －0B0H－ ● ○ ● ○ －0A0H－ ○ ● ● ○ －090H－ ● ● ● ○ －080H

SW1の設定選択レジスタ
1 2 3 4 5 6 のアドレス－ ○ ○ ○ ● －070H－ ● ○ ○ ● －060H－ ○ ● ○ ● －050H－ ● ● ○ ● －040H－ ○ ○ ● ● －030H－ ● ○ ● ● －020H－ ○ ● ● ● －010H－ ● ● ● ● －000H

差動入力ではAIN0‑AIN1、AIN2‑AIN3、AIN4‑AIN5またはAIN6‑AIN7間に信号を入力して下さい。(差動入力は最大4チャンネルになります)
差動入力の場合でも入力機器のグランドと本ボードのアナログ･グランド(AGND)は必ず接続して下さい。未接続にすると正しく測定でき
なかっりボードが損傷することがあります。

●印はON、○印はOFF、－は未使用(ON,OFFどちらでも可)アナログ信号入力回路
デバイス選択レジスタは、D0,D4,D5の3ビットのみ有効でこれ以外は無効なビットです。 D0ビットでSS1、D4ビットでSS2のイネーブル/
ディセーブルを行ない、 D5ビットではシリアルEEPROMのWP*端子のコントロールを行ないます。なおD0,D4,D5ビットはライトのみ可能なビ
ットで、パワーONなどのリセット時には"0"にイニシャライズされます。
【 デバイス選択レジスタ 】
D7
D6
D5

D4

D3

D2

D1

D0

SS2

－

－

－

SS1

－

－

ビット

名称

内 容

SS1

0：選択信号SS1がディセーブルになり、SPI信号によるADC
へのアクセスが禁止されます。
1：選択信号SS1がイネーブルになり、SPI信号によるADCへのアクセスが有効になります。

D4

SS2

0：選択信号SS2がディセーブルになり、SPI信号によるシ
リアルEEPROMへのアクセスが禁止されます。
1：選択信号SS2がイネーブルになり、SPI信号によるシリ
アルEEPROMへのアクセスが有効になります。

D5

WP*

0：シリアルEEPROMの"WP*"端子がローレベルになり、シリ
アルEEPROMは書き込み保護状態になります。
1：シリアルEEPROMの"WP*"端子ピンがハイレベルになり、
シリアルEEPROMは通常の状態になります。

D0

WP*

CAT323のアナログ信号入力回路を以下に示します。 A/Dコンバータ
AD7738の8チャンネルの各入力(AIN0～AIN7)には、オペアンプOP2177
でバッファした入力信号を抵抗デバイダで1/5に分圧して入力しています。 （オペアンプは各チャンネル毎に実装しています）

リファレンス電圧● ローパスフィルタ
各入力信号AINは10MΩの抵抗でAGNDにプルダウンしています。 また過電圧保護を兼ねた高周波ノイズ除去用のローパスフィルタをオペ
アンプ入力部に設けており、アナログ入力信号のカットオフ周波数は
約28.4KHzになります。オペアンプOP2177も含めた10Vステップ入力信号のセトリング時間[0.01%]は約100μSecです。

リファレンスICから出力された2.048VをA/DコンバータAD7738のREFIN+端子に供給しています。(AD7738のリファレンス電圧は2.500Vが標準になっていますが、CAT323では2.048Vを使用しています) リフ
ァレンス電圧の調整が必要なときはマルチメータ等をテストピンの【VREF】と【AGND】に接続して電圧を確認しながら、14回転型のトリ
マ【VR1】で2.048Vに合わせ込んで下さい。(出荷時調整済)【JP1】の"2‑3"間にジャンパを追加することでリファレンス(REF)
を【CN1】に出力できます。通常は"1‑4"間のみジャンパして下さい。

● オペアンプ
アナログ入力信号を高インピーダンスで受けるため、A/Dコンバー
タの入力バッファとしてオペアンプをゲイン１で使用しています。

入力信号の接続方法● 抵抗デバイダ
入力信号の電圧レベルをA/DコンバータAD7738の入力レベルに合わせるため、 バッファ後の入力信号を抵抗デバイダにより１／５に分圧し、 A/DコンバータのAIN0～7とAINCOM端子をコモンモード電圧の規定値以内に収めています。

A/Dコンバータの入力信号は、シングルエンド入力または差動入力のどちらでも使用できます。 シングルエンド入力で使用する場合には、各チャンネルのAIN‑AGND間に信号を入力します。
47

分解能、入力レンジ■ 入力レンジ ±10.24V、 分解能 18ビット、 CLAMPビット=0
入力電圧(V)
10.39922
10.24016
10.24008
10.24000
10.23992
0.00008
0.00000‑0.00008‑10.24000‑10.24008‑10.24016‑10.39922● A/Dの分解能
AD7738は24ビットのA/Dコンバータですがノイズを考慮した実用的な分解能(ピークtoピーク分解能)は入力信号の品質、入力レンジ、変換時間などに依存します。 概ね14～18ビットが実用範囲になります。
● 入力信号のレンジ
入力レンジはソフトの設定でチャンネル毎に0～10.24V、±10.24V、
0～＋5.12V、±5.12V、0～2.56V、±2.56Vを選択できます。
● 入力拡張電圧範囲
AD7738のモードレジスタのビット0(CLAMP)を"0"にしてA/D変換すると、ノミナル電圧範囲を多少超えた信号でも正しく変換されます。
この時の変換データはチャンネル･ステータス･レジスタのSIGNとOVR
ビットも考慮して下さい。(「A/D変換例」参照 )(－)側拡張電圧
0V‑10.5V
0V
－5.9V
0V
－2.9V

ノミナル電圧
0～10.24V±10.24V
0～5.12V±5.12V
0～2.56V±2.56V

入力電圧(V)
10.3969
10.2413
10.2406
10.2400
10.23940.00060.0000‑0.0006‑10.2400‑10.2406‑10.2413‑10.3969(＋)側拡張電圧＋10.5V＋10.5V
＋5.9V
＋5.9V
＋2.9V
＋2.9V

■ 入力レンジ 0～10.24V、 分解能 17ビット、 CLAMPビット=0
データ(16進)
007F6
00002
00001
00000
1FFFF
00001
00000
00000

SIGNビット
0
0
0
0
0
0
0
1

OVRビット
1
1
1
1
0
0
0
1

SIGNビット
0
0
0
0
0
0
0
1

OVRビット
1
1
1
1
0
0
0
1

入力電圧(V)5.89000
5.120085.12004
5.12000
5.119960.00004
0.00000‑0.00004‑5.12000‑5.12004‑5.12008‑5.89000

参考(10進)
16635
16386
16385
16384
16383
1
0
0

SIGNビット
0
0
0
0
0
0
0
1

OVRビット
1
1
1
1
0
0
0
1

OVRビット
1
1
1
1
0
0
0
0
0
1
1
1

参考(10進)
16635
16386
16385
16384
16383
1
0
‑1
‑16384‑16385‑16386‑16635

データ(16進)
04D00
00002
00001
00000
3FFFF
20001
20000
1FFFF
00000
3FFFF
3FFFE
3B300

SIGNビット
0
0
0
0
0
0
0
1
1
1
1
1

OVRビット
1
1
1
1
0
0
0
0
0
1
1
1

参考(10進)15078413107413107313107213107110‑1‑131072‑131073‑131074‑150784■ 入力レンジ ±5.12V、 分解能 14ビット、 CLAMPビット=0
入力電圧(V)5.89385.12135.12065.12005.11940.00060.0000‑0.0006‑5.1200‑5.1206‑5.1213‑5.8938■ 入力レンジ 0～5.12V、 分解能 16ビット、 CLAMPビット=0
データ(16進)
26EC
0002
0001
0000
FFFF
0001
0000
0000

SIGNビット
0
0
0
0
0
0
0
1
1
1
1
1

・1LSB ＝ 10.24 / 262144 ＝ 39.0625μV

・1LSB ＝ 10.24 / 16384 ＝ 625μV

入力電圧(V)5.89843
5.120165.120085.12000
5.119920.00008
0.00000
0V 未満

データ(16進)
00FB
0002
0001
0000
7FFF
4001
4000
3FFF
0000
7FFF
7FFE
7F05

■ 入力レンジ ±5.12V、 分解能 18ビット、 CLAMPビット=0■ 入力レンジ 0～10.24V、 分解能 14ビット、 CLAMPビット=0
データ(16進)
00FB
0002
0001
0000
3FFF
0001
0000
0000

参考(10進)13311013107413107313107213107110‑1‑131072‑131073‑131074‑133110・1LSB ＝ 20.48 / 32768 ＝ 625μV

参考(10進)133110131074131073131072131071100・1LSB ＝ 10.24 / 131072 ＝ 78.125μV

入力電圧(V)
10.3969
10.2413
10.2406
10.2400
10.23940.00060.00000V 未満

OVRビット
1
1
1
1
0
0
0
0
0
1
1
1

■ 入力レンジ ±10.24V、 分解能 15ビット、 CLAMPビット=0

A/D変換例

入力電圧(V)
10.39922
10.24016
10.24008
10.24000
10.23992
0.00008
0.00000
0V 未満

SIGNビット
0
0
0
0
0
0
0
1
1
1
1
1

・1LSB ＝ 20.48 / 262144 ＝ 78.125μV■ 各入力レンジの入力電圧拡張範囲
選択入力レンジ
0～10.24V±10.24V
0～5.12V±5.12V
0～2.56V±2.56V

データ(16進)
007F6
00002
00001
00000
3FFFF
20001
20000
1FFFF
00000
3FFFF
3FFFE
3F80A

参考(10進)
75500
65538
65537
65536
65535
1
0
0

データ(16進)
04D6
0002
0001
0000
3FFF
2001
2000
1FFF
0000
3FFF
3FFE
3B2A

SIGNビット
0
0
0
0
0
0
0
1
1
1
1
1

OVRビット
1
1
1
1
0
0
0
0
0
1
1
1

参考(10進)
9430
8194
8193
8192
8191
1
0
‑1
‑8192
‑8193
‑8194
‑9430

・1LSB ＝ 10.24 / 16384 ＝ 625μV

・1LSB ＝ 5.12 / 65536 ＝ 78.125μV■ 入力レンジ 0～2.56V、 分解能 15ビット、 CLAMPビット=0
入力電圧(V)2.89883
2.560162.560082.56000
2.559920.000180.00000
0V未満

データ(16進)
10F1
0002
0001
0000
7FFF
0001
0000
0000

SIGNビット
0
0
0
0
0
0
0
1

OVRビット
1
1
1
1
0
0
0
1

AD7738のチャンネル･セットアップ･レジスタ

参考(10進)
37105
32770
32769
32768
32767
1
0
0

A/DコンバータAD7738の「チャンネル･セットアップ･レジスタ」で内部バッファのイネーブル/ディセーブルの設定、 シングルエンド入
力/差動入力の設定、 入力電圧範囲の設定などを行なうことができま
すが、 CAT323ボードでは内部バッファは常にイネーブル(ビット7は"0")に設定して使用して下さい。 またCAT323ではリファレンス電圧
として2.048Vを使用していることや、 1/5分圧の抵抗デバイダを実装
していますので入力電圧範囲についてはAD7738のデータシートにある
入力電圧範囲の表ではなく、次の表に従って設定を行なって下さい。

・1LSB ＝ 2.56 / 32768 ＝ 78.125μV

48

割り込み

■ AD7738のチャンネル･セットアップ･レジスタ設定と入力電圧範囲
ﾋﾞｯﾄ2 (RNG2)
1
1
0
0
0
0

ﾋﾞｯﾄ1 (RNG1)
0
0
0
0
1
1

ﾋﾞｯﾄ0 (RNG0)
0
1
0
1
0
1

ノミナル入力電圧範囲±10.24V
0～＋10.24V±5.12V0～＋5.12V±2.56V0～＋2.56V

AD7738のRDY*信号を使用してCAT300バスの割り込み信号(IRQ0*～
IRQ3*)を駆動し、A/D変換やキャリブレーションの完了をCPUに知らせることができます。
A/D変換動作では変換が完了するとRDY*出力がLowレベルになり、いずれかのチャンネルまたは全てのチャンネルに未読データがあることを示します。またキャリブレーション動作ではキャリブレーションが完了するとRDY*出力がLowになります。

キャリブレーション
CAT323のゼロ、フルスケール･キャリブレーションは、AD7738が持っている3種類のキャリブレーションコマンドで行ないます。
① ADC ZS(ゼロスケール)･セルフ･キャリブレーション
AD7738自体が自動的にIC内部のA/D入力部を短絡してA/D内部回路のゼロスケール･キャリブレーションを実行します。キャリブレーションが完了するとADCゼロスケール･キャリブレーション･レジ
スタの内容が更新されます。このキャリブレーションはパワーON後に1度は実行する様にしておきます。 (ADCゼロスケール･キャリブ
レーション･レジスタのデータは全チャンネルで共用します)② チャンネルZS(ゼロスケール)･システム･キャリブレーション
各チャンネル毎のゼロスケール･キャリブレーションを実行します。キャリブレーションするチャンネルの入力(AIN)は前もってゼ
ロスケール電圧(通常は入力レンジに関係なく0V)にしておく必要があります。キャリブレーションが完了すると対応するチャンネ
ル･ゼロスケール･キャリブレーション･レジスタの内容が更新されます。(レジスタはチャンネル別に有りますので、使用するチャンネル毎にキャリブレーションして下さい)③ チャンネルFS(フルスケール)･システム･キャリブレーション
各チャンネル毎のフルスケール･キャリブレーションを実行します。キャリブレーションするチャンネルの入力(AIN)には前もってフルスケール電圧を供給しておく必要があります。キャリブレーシ
ョンが完了すると対応するチャンネル･フルスケール･キャリブレーション･レジスタの内容が更新されます。(このキャリブレーションも使用するチャンネル毎に行なって下さい)

RDY*信号はアイソレータICで絶縁後ドライバICに入力しています。
このドライバICの出力側はオープンコレクタになっていて、ディップ
スイッチ【SW2】で選択したバスの割り込み信号線(IRQ0*～IRQ3*)に接続されます。 AD7738のRDY*信号がLowになると【SW2】で選択された割り込み信号線がLowレベルになります。
ディップスイッチ【SW2】は使用する割り込み要求信号のスイッチのみをONにし、他のスイッチはOFFにして下さい。また割り込みを使わない場合は全てのスイッチをOFFにして下さい。

コネクタのピン配列
CN1
TP2 TP1

▼
A
B

VR1

AGND VREF

13 12

3 2 1

ボードの外側から見た図です【 CN1 】ピン配列
信号名
AIN0
AIN1
AIN2
AIN3
AIN4
AIN5
AIN6
AIN7
REF
AGND
AGND
＋12V出力－12V出力①のキャリブレーションは電源ON時に問題無く実行できますが②と③のキャリブレーションを電源ONのたびに行なうことは現実的ではありませんので、 ②と③のキャリブレーション･データは製品の出荷前に予め取得して本ボード上のシリアルEEPROMに書込んでおき、電源
ON時にAD7738の該当キャリブレーション･レジスタにこの予め取得しておいたシリアルEEPROMのデータを転送して使用する様にします。
「H‑デバッガ｣と専用ソフト(弊社Webサイトよりダウンロード可)でキャリブレーション･データの取得とシリアルEEPROMへの書込みができます。

シリアルEEPROM

ピン番号
1A
1B
2A
2B
3A
3B
4A
4B
5A
5B
6A
6B
7A
7B
8A
8B
9A
9B
10A
10B
11A
11B
12A
12B
13A
13B

信号名
AGND
AGND
AGND
AGND
AGND
AGND
AGND
AGND
AGND
AGND
AGND
＋12V出力－12V出力・AGND(アナロググランド)はA/D入力信号および＋12V、－12V出力のグランドです。 システムの5V電源とは絶縁されています。

CAT323は32Kビット(4096×8)、ページサイズ32バイトのシリアル
EEPROMを実装しています。このEEPROMには次表の様に製品出荷時に予めキャリブレーションデータを書き込んでありますが、ユーザが取得したキャリブレーションデータを追加書き込みして使用できます。

・＋12V、－12V出力は100mAまで外部で使用できます。

コネクタの型番■ キャリブレーションデータのEEPROM格納アドレス (ビックエンディアン)
AD7738のデフォルト値±10.24Vレンジ,CHOP=1,FW=17
チャンネル
チャンネルＺＳ
チャンネルＦＳ
チャンネルＺＳ
チャンネルＦＳ
F02‑F04h
0 CH
F05‑F07h
F82‑F84h
F85‑F87h
1 CH
F0A‑F0Ch
F0D‑F0Fh
F8A‑F8Ch
F8A‑F8Fh
2 CH
F12‑F14h
F15‑F17h
F92‑F94h
F95‑F97h
3 CH
F1A‑F1Ch
F1D‑F1Fh
F9A‑F9Ch
F9D‑F9Fh
4 CH
F22‑F24h
F25‑F27h
FA2‑FA4h
FA5‑FA7h
5 CH
F2A‑F2Ch
F2D‑F2Fh
FAA‑FACh
FAD‑FAFh
6 CH
F32‑F34h
F35‑F37h
FB2‑FB4h
FB5‑FB7h
F3A‑F3Ch
F3D‑F3Fh
FBA‑FBChFBD‑FBFh
7 CH■ A/D入力コネクタCN1の型番 (オムロン)
名称
ヘッダー(基板側)
ソケット＋ストレインリリーフ
2列ソケット(バラ線圧接用)
セミカバー(バラ線圧接用)
ロックレバー

注意!! 本製品を不適切な状態で使用されると発火・誤作動の可能性があり危険です●仕様範囲外の電圧を加えたり、過負荷で使用しないで下さい。
●サージ、ノイズ等が本製品に加わらない様、十分なノイズ対策を行って下さい。
●本製品は人命にかかわる状況や、極めて高い信頼性が要求される用途を目的として設計・製造されたものではありません。
49

型番
XG4C‑2634
XG4M‑2630‑T
XG5M‑2632‑N
XG5S‑1301
XG4Z‑0002

備考
付属品
AWG24用エーワン株式会社〒486‑0852 愛知県春日井市下市場町 6‑9‑20
TEL/FAX 0568‑85‑8511/8501
http://www.aone.co.jp/

概要
ユニバーサルボード
CAT310 UB は CAT300 シリーズの増設ボードとしてユーザ回路を組み込む場合に使用できるユニバーサルボードです。
2.54mmピッチで部品実装穴がならんだ、蛇の目タイプの両面スルー
ホール基板で、パターン部分は鉛フリーハンダによるハンダレベラー
仕上げになっています。

CAT310 UB
取り扱い説明書仕様●部品実装穴数：●部品実装穴径：●ランド径：●表面処理：●付属品：

RoHS Compliant

1584個 (36×44)、2.54mmピッチ
φ1.0（両面スルーホール）
φ2.0
鉛フリーハンダレベラー
バスコネクタ FCN‑365P040‑AU × 1
ライトアングル金具 FCN‑360A3 × 2(富士通コンポーネント製)●基板外形寸法： 107×126mm (突起部分は除く)●取付穴寸法：99×118mm (4‑φ3.5)●基板材質：
FR‑4、1.6t、両面基板●質量：約51g (コネクタを含む)

2009.07.14 - 2009.07.14

バスコネクタ取り付け時の注意事項
ユニバーサルボード表面の両サイドにはバスから供給される5V電源のパターン、裏面の両サイドにはGNDのパターンを設けています。
バスコネクタを取り付けつけるときは必ずユニバーサルボードの表面に取り付けてください、 裏面に取り付けるとボード上の"5V"と"GND"の表
記が逆になり誤配線の元になります。

表面のパターン

裏面のパターン

バスコネクタ取り付け面

注意!! 本製品を不適切な状態で使用されると発火・誤作動の可能性があり危険です●仕様範囲外の電圧を加えたり、過負荷で使用しないで下さい。
●サージ、ノイズ等が本製品に加わらない様、十分なノイズ対策を行って下さい。
●本製品は人命にかかわる状況や、極めて高い信頼性が要求される用途を目的として設計・製造されたものではありません。
50

エーワン株式会社〒486‑0852 愛知県春日井市下市場町 6‑9‑20
TEL/FAX 0568‑85‑8511/8501
http://www.aone.co.jp/

概要
エクステンションボード
CAT311 EC は CAT300 シリーズ用の引き出しボードで、調整・計測・
テスト・検査などのメンテナンス時に使用します。
メンテナンス対象となるボードとバックプレーンの間に、このエクステンションボード入れることによりシステムが動作状態での調整やテストなどがやり易くなります。

CAT311 EC
取り扱い説明書仕様●基板外形寸法： 107×126mm (突起部分は除く)●取付穴寸法：99×118mm (4‑φ3.5)●基板材質：
FR‑4、1.6t、両面基板
●質量：
約70g

RoHS Compliant

2009.07.14 - 2009.07.14

使用方法
１． メンテナンス対象となるボードのバスコネクタ(CN0)両端にねじ止めされた L 型金具をはずします。
２． エクステンションボードのコネクタ(CN1)に引き出し対象となるボードのバスコネクタ(CN0)を嵌合させます。
３． エクステンションボードのコネクタ(CN1)両端の金具を使用して写真(下)のように両ボードのコネクタ同士を、ネジ止めしてボードを固定してください。

メンテナンス対象ボード

エクステンションボード
CAT311 EC

注意!! 本製品を不適切な状態で使用されると発火・誤作動の可能性があり危険です●仕様範囲外の電圧を加えたり、過負荷で使用しないで下さい。
●サージ、ノイズ等が本製品に加わらない様、十分なノイズ対策を行って下さい。
●本製品は人命にかかわる状況や、極めて高い信頼性が要求される用途を目的として設計・製造されたものではありません。
51

エーワン株式会社〒486‑0852 愛知県春日井市下市場町 6‑9‑20
TEL/FAX 0568‑85‑8511/8501
http://www.aone.co.jp/

概要
バックプレーン
CB30‑2、CB30‑3 は、CAT300 シリーズの各種ボードをバス接続するためのバックプレーンです。 接続できるボード枚数の違いにより 2 製品を用意しています。
CAT300シリーズのCPUボードを単体で使用する場合以外(増設I/Oボードを使用する場合)は、
バックプレーン付きカードケージもしくはバックプレーンが必要です。

CB30-2 , CB30-3
取り扱い説明書仕様●ボード接続数、質量：
型番
接続数(枚)
標準的な質量(ｇ)CB30‑22
25
CB30‑33
37●ボード取り付けピッチ：16.6mm●電源：安定化されたDC5V±5%電源を使用して下さい。 バックプレーンの電源用パッドに直接ハンダ付けして電源供給して下さい。
(パッド近くにある「GND、5V」の表記を参照し、間違いの無い様に配線して下さい)●バックプレーン材質：FR‑4 1.6t 両面基板
RoHS Compliant

2008.06.20 - 2012.10.09

CB30‑2、CB30‑3 寸法図

型番

Ａ(m m )

Ｂ(個)CB30‑231.5

4CB30‑3

48

6

使用方法
市販品のスペーサ（M3×15mm）を使用してCAT300シリーズのCPUおよび増設ボードをスタックします。 スタックしたボードのバスコネクタにバックプレーン（CB30‑2又はCB30‑3）を差し込みます。 脱落防止のためにM2.6×10mmのネジでバックプレーンを2ヶ所ほど固定します。

注意!! 本製品を不適切な状態で使用されると発火・誤作動の可能性があり危険です●仕様範囲外の電圧を加えたり、過負荷で使用しないで下さい。
●サージ、ノイズ等が本製品に加わらない様、十分なノイズ対策を行って下さい。
●本製品は人命にかかわる状況や、極めて高い信頼性が要求される用途を目的として設計・製造されたものではありません。
52

エーワン株式会社〒486‑0852 愛知県春日井市下市場町 6‑9‑20
TEL/FAX 0568‑85‑8511/8501
http://www.aone.co.jp/

概要
バックプレーン付きカードケージ
CC30‑4 ～ CC30‑10 は、CAT300 シリーズの各種ボードをバス接続するためのバックプレーン付きカードケージです。 接続できるボード
枚数の違いにより 4 製品を用意しています。
CAT300シリーズのCPUボードを単体で使用する場合以外(増設I/Oボードを使用する場合)は、
バックプレーン付きカードケージもしくはバックプレーンが必要です。

CC30-4, -6, -8, -10
取り扱い説明書仕様

RoHS Compliant●ボード接続数および質量：
型番
接続数(枚)
標準的な質量(ｇ)CC30‑44295
CC30‑66395
CC30‑88740
CC30‑1010850●電源：安定化されたDC5V±5%電源を使用して下さい。 バックプレーンの電源用パッドに直接ハンダ付けして電源供給して下さい。
(パッド近くにある「GND、5V」の表記を参照し、間違いの無い様に配線して下さい)●バックプレーン材質：FR‑4 1.6t 両面基板
●カードケージ材質、処理：SPCC 1.6t 3価クロメートメッキ●付属品：カード引き抜き金具 1個

2008.06.20 - 2012.10.09

CC30‑4、CC30‑6 寸法図

ケージ型番

Ａ

Ｂ

Ｃ

CC30‑475

38

57

CC30‑6113

76

95
単位：m m53

CC30‑8、CC30‑10 寸法図

ケージ型番

Ａ

Ｂ

Ｃ

CC30‑8

183

173

64

CC30‑10

221

211

83
単位：m m注意!! 本製品を不適切な状態で使用されると発火・誤作動の可能性があり危険です●仕様範囲外の電圧を加えたり、過負荷で使用しないで下さい。
●サージ、ノイズ等が本製品に加わらない様、十分なノイズ対策を行って下さい。
●本製品は人命にかかわる状況や、極めて高い信頼性が要求される用途を目的として設計・製造されたものではありません。
54

エーワン株式会社〒486‑0852 愛知県春日井市下市場町 6‑9‑20
TEL/FAX 0568‑85‑8511/8501
http://www.aone.co.jp/

55

CAT300 シリーズ取り扱い説明書

エーワン株式会社
56