化合物半導体細線光導波路を用いた光電子集積回路
Electronic-photonic integrated circuits based on III-V photonic-wire waveguides

年～2030 年頃に 100 Tbps に達するものと予想されている。それに伴い、データセンターの大規模化が今後も進展することが予想される。しかし、データセンタ
ーの消費電力が急増していることから、性能向上を実現しつつ省電力化することが急務となっている。データセンター内においては、ラック間通信に光インターコネクションが導入されており、一層の通信容量の拡

竹中 充 (Mitsuru TAKENAKA, Ph. D.)

大と低消費電力動作が求められている。加えて、ラッ東京大学大学院 工学系研究科 電気系工学専攻 准教
授

クサイズの制約から、光インターコネクションモジュ

(Associate Professor, Department of Electrical Engineering andInformation Systems, School of Engineering, The University ofTokyo)

このような背景のもと、シリコンフォトニクス技術

ールの一層の小型化が要求されている。
を用いたデータセンター向け光インターコネクション

IEEE 応用物理学会 電子情報通信学会
受賞：第 6 回応用物理学会シリコンテクノロジー分科会論文賞 (2014)
IEEE EDS Paul Rappaport Award (2014) エレクトロニクスソサイエテ
ィ活動功労表彰 (2013) 電子情報通信学会学術奨励賞 (2005) 応用物理学会講演奨励賞 (2003)
研究専門分野：シリコンフォトニクス 光電子集積回路

光電子集積回路の研究開発が世界中で活発に進められている。CMOS 標準プロセスを用いた大口径シリコンウェハ上に光素子を集積でき、Si-on-insulator（SOI）構造を活かした光閉じ込めの大きな Si 細線導波路による超小型化も可能なことから、種々の小型、大規模パッシブ光素子に加えて、Si 変調器や Ge 受光器との集積化も進められている。IBM や ST マイクロエレク

研究概要

トロニクス・Luxtra 連合、Intel などの半導体大手製

筆者らは、III-V 族化合物半導体版シリコ

ンフォトニクスと呼べる III-V CMOS フォトニクス・造会社が開発したシリコンフォトニクス集積チップが、プラットフォームを用いた光電子集積回路の研究を進

まさにデータセンター向け光インターコネクションへめている。III-V 族半導体の持つ優れた光学物性およ導入されつつある。

び電子物性とシリコンフォトニクスの大規模集積性を優れた光集積回路プラットフォームを提供可能なシ併せ持つことで、既存の素子を凌駕する光電子集積回リコンフォトニクスであるが、間接遷移型半導体であ路が実現できるものと期待されている。筆者らは、ウる Si を用いるため、半導体レーザーや受光器を集積すェハボンディングを用いた高品位 III-V-on-Insulator

るためには、III-V 族半導体や Ge などの異種半導体を（III-V-OI）基板を実現することで、III-V 族半導体細集積する必要がある。III-V 族半導体層を Si 導波路上線導波路を用いた種々のパッシブ光素子やアクティブに貼り合わせたハイブリッド型半導体レーザーの研究光素子の研究を進めてきた。本論文では、低暗電流が進められているが、光閉じ込めが小さく、閾値電流InGaAs 受光器や InGaAsP 光変調器／スイッチ、駆動が大きいなどの本質的問題を抱えている。また、自由用 InGaAs MOSFET とのモノリシック集積などの最キャリア効果を用いた光変調器も効率が低く、素子の近の成果について報告する。

小型化や省電力化の障害となっている。このような問題を解決するために、筆者らは、SOI 基板の Si 層をIII-V 族 半 導 体 層 に 置 き 換 え た III-V-on-insulator（III-V-OI）基板を用いた III-V CMOS フォトニク

１．はじめにスマートフォンの普及に伴うクラウドサービスの拡ス・プラットフォームを提唱し、研究を進めてきた[1]。

充に加えて、近年のビッグデータ解析、Internet of

図 1 に、プラットフォームの概念図を示す。Si 基板上Things（IoT）、人工知能への期待への高まりも相まっに 下 部 ク ラ ッ ド と な る 厚 膜 SiO2 埋 め 込 み 酸 化 膜て、インターネット通信量は増加の一途を辿り、2025（Buried Oxide, BOX）を形成し、その上に 200～300
1TELECOM FRONTIER No.94 2017 WINTER

化合物半導体細線光導波路を用いた光電子集積回路
Electronic-photonic integrated circuits based on III-V photonic-wire waveguides

nm 程度の薄層 III-V 層を貼り合わせた構造となって層堆積法（atomic layer deposition）で堆積した後、いることで、シリコンフォトニクスと同様の強い光閉貼り合わし、InP 基板を選択的にウェットエッチングじ込めをもった III-V 族半導体細線導波路デバイスをした。図 3 に、素子作製後の III-V-OI 基板の断面 TEM作製できる。いわば III-V 族半導体版シリコンフォ像を示す。筆者らが開発した低ダメージボンディングトニクスを実現することが可能になる。加えて、直技術により、III-V 層が良好に Si 基板上に貼り合わさ接遷移半導体であることから、極めて高性能な半導れていることが分かる。

体レーザーや光変調器、受光器をモノリシック集積することが出来る。電子移動度も高いことから、論理 回 路 応 用 を 目 指 し た III-V 族 半 導 体 MOSFET（metal-oxide-semiconductor filed-effect-transistor）
InGaAs layer[2]も研究開発が進められており、III-V 族半導体細線導波路デバイスとの集積化も可能である。筆者らは、

InP waveguide

世界に先駆けて高品位 III-V-OI 基板をウェハボンディングで実現し [3]、種々の細線導波路パッシブ素子[3][4]に加えて、光変調器／スイッチ[5]、受光器[6]などのアクティブ素子を実証してきたので、近年の研究
SiO2 BOX成果をここに紹介する。

Si substrate

図２
III-V族半導体MOSFET

III-V族半導体細線導波路

SiO2 埋め込み酸化膜（BOX）

Ni
InGaAsInP

Si基板

図１InP グレーティングカプラと一体集積した導波路型 InGaAs 受光器の素子構造

III-V CMOS フォトニクス・プラット
フォームの概念図

２．研究成果SiO2 BOX

III-V-OI 基板上に低暗電流受光器を作製する研究を進めた。図 2 に素子構造を示す。InP 細線導波路に導波路

2300 nm型 InGaAs 受光器が接続されている。受光器はショット
キ ー 接 合 を 利 用 し た Metal-semiconductor-metal

Si Sub.

（MSM）構造となっている。また、光ファイバとの図３接続を容易にするグレーティングカプラも一体集積した構造となっている。

ウェハボンディングで作製した導波路型
InGaAs 受光器用 III-V-OI 基板の断面 TEM 像素子作製に先立ち、ウェハボンディングで III-V-OI基板を作製した[6]。InP 基板上に InP 導波路層およびまず、III-V-OI 基板を用いて、受光器と一体集積す

InGaAs 受光層を積層した構造を成長した。一方、Siる InP グレーティングカプラを作製した[7]。InGaAs

基板を熱酸化することで厚膜 SiO2 クラッドを形成し層を除去後、電子線描画を用いてグレーティングおよた。その後、両基板の表面に極薄膜のアルミナを原子び導波路を形成した。InP 層のエッチングには、メタ2TELECOM FRONTIER No.94 2017 WINTER

化合物半導体細線光導波路を用いた光電子集積回路
Electronic-photonic integrated circuits based on III-V photonic-wire waveguides

ン／水素混合ガスによるドライエッチングを用いた。

進めた[5]。接合形成自体は可能であるものの、特に、

図 4 に、素子断面図、上面写真および光ファイバとのP 型領域の抵抗が高いことが問題であるという認識に結合特性結果を示す。入出力はへき開したシングルモ至った。この問題を解決するため、筆者らは Zn を添ード光ファイバである。光ファイバとの結合損失は約加したスピンオングラスを用いた固相拡散技術の研究

5.5 dB が得られ、ほぼ設計通りの特性が得られた。結を進めた。素子上に塗布したスピンオングラスを 550合損失に関しては、グレーティング構造の最適化によ度に加熱することで、Zn 原子が InGaAsP 中に拡散し、り、さらに低減可能である。

低抵抗 P 型領域が形成可能であることを明らかにした。

0Trasmitted power [dBm](a)-10-20-30-4015 -50

d: etching depth

InP WaveguideSiO2

Ʌ: grating pitch

Si sub.

(b) 1x10-3

1x10-4

1x10-5

1x10-6

1x10-7

1x10-81x10-9-60

図４15401560 1580 1600
Wavelength [nm]1620
Current [A]1520

InP グレーティングカプラの結合特性

次に、InP グレーティングカプラと一体集積した導波路型 InGaAs 受光器の作製を進めた[7]。図 5a に、作製した素子上面写真を示す。Ni を用いた櫛形電極を用いた MSM 受光器となっている。図 5b に、光電流

Photocurrent

Ion/Ioff> 104

Dark current0および暗電流特性を示す。InGaAs 受光層を Ni 電極の図５間に InAlAs 層を挿入することで、等価的なショットキー障壁を高め、なおかつ、表面リーク電流を低減す

0.5

11.5
22.5Voltage [V]33.54

導波路型 InGaAs 受光器(a)素子上面図、および(b)受光特性ることで、大幅に暗電流を抑制することに成功した[8]。
1V バイアス印加時に暗電流は 0.75 nA であった。受これにより、大幅な寄生抵抗低減を実現した。筆者ら

光感度も約 0.2 A/W の値が得られた。今後、InAsAs

は、更なる寄生抵抗の低減およびプロセス温度の低減を組成傾斜構造とすることで、更なる特性向上が期待を目指し、Si 注入により形成していた N 型 InGaAsPされる。

層を Ni-InGaAsP 合金層に置き換える研究を試みた

筆者らは、電流注入型光スイッチの研究にも取り組[9]。InGaAsP 上に Ni を堆積し、250 度～400 度で加んでいる。導波路に沿って形成した横方向 PIN 接合を熱すると、アロイ化し Ni-InGaAsP 合金を形成する。

用いた電流注入デバイスにおいては、接合の低抵抗化

筆者らは、i-InGaAsP 層に対して Ni-InGaAsP 合金層が極めて重要である。研究開始当初は、Si 素子で広くが良好なオーミック接触特性を示すことを見出した。

使われているイオン注入法を用いた接合形成の研究を

また、金属である Ni-InGaAsP は、不純物を添加した3TELECOM FRONTIER No.94 2017 WINTER

化合物半導体細線光導波路を用いた光電子集積回路
Electronic-photonic integrated circuits based on III-V photonic-wire waveguides

N 型 InGaAsP 層より低抵抗であることから、N 型

うに、一体集積した InGaAs MOSFET のオン電流で、

InGaAsP を Ni-InGaAsP に置き換えることで、低抵直接キャリア注入型 InGaAsP 光変調器を駆動するこ抗 PIN 接合が形成可能であることを明らかにした。とにも世界で初めて成功した[11]。

図 6 に、スピンオングラスを用いた P 型 InGaAsP とNi-InGaAsP 合金を組み合わせて作製した横方向 PIN(a)接合の電流-電圧特性を示す。Si イオン注入で形成した N 型層と比べて寄生抵抗が低減したことから、より大きな電流注入が可能になっていることが分かる。

Attenuation (dB/mm)

InGaAsP

Ni-InGaAs

SiO2 BOX-50 InGaAsP VOA
Input wavelength = 1.55m-40-30-20-100

図６n+(Ni-InGaAsP)

500μm

(b)

Zn-diffused p+p+(Zn diffusion)

Input

Zn 拡散および Ni-InGaAsP 合金化を用いた低抵抗横方向 PIN 接合特性

図７0102030
Injection current (mA/mm)

40

Zn 拡散および Ni-InGaAsP 合金化を用いて作製したキャリア注入型光可変減衰器(a) 上部顕微鏡写真、および(b)光減衰特性

Zn 拡散および Ni-InGaAsP 合金化を用いて、キャリア注入型光可変減衰器（variable optical attenuator）の作製を試みた[10]。横方向 PIN 接合を通じて電子おn+よびホールを導波路に注入すると、自由キャリアにおInGaAsP WGり光損失が生じるので、光減衰量を自在に制御可能とp+なる。作製した素子の上部顕微鏡写真を図 7a に示す。

InGaAsP
AMZI modulatorn+

電流注入時の波長 1550 nm における光減衰量の測定

Drain

結果が図 7b となる。接合の低抵抗化により、大きなGate電流が注入可能となったことから、ホールの価電子帯Source吸収を用いた動作が実現した。その結果、40 mA/mm

InGaAs MOSFETの電流中時に 45 dB/mm という大きな光可変減衰量を得ることに成功した。
同じ低抵抗 PIN 接合を用いたキャリア注入型光変図８調器／光スイッチの研究も進めた。キャリア注入による位相変調を用いることで、マッハ・ツェンダー干渉

III-V-OI 基板上に一体集積した駆動用
InGaAs MOSFET とキャリア注入型 InGaAsP
光変調器

計での光変調動作を実現した。また、図 8 に示したよ4

TELECOM FRONTIER No.94 2017 WINTER

化合物半導体細線光導波路を用いた光電子集積回路
Electronic-photonic integrated circuits based on III-V photonic-wire waveguides

３．まとめ及び将来展望
筆者らは、貼り合わせ III-V-OI 基板を用いて、シリ[2] S.-H. Kim, M. Yokoyama, R. Nakane, O.

コンフォトニクスを上回る高性能光電子集積回路が実

Ichikawa, T. Osada, M. Hata, M. Takenaka, and

現可能な III-V CMOS フォト二クス・プラットフォー

Shinichi Takagi, “High performance tri-gate

ムを開拓してきた。当初、Si と比べて熱的に不安定な

extremely

III-V 族半導体を貼り合わせた基板上のプロセスは制MOSFETs with high short channel effect

約が多く、作製可能な素子も限定されていた。しかし、

immunity and Vth tunability,” IEEE Trans.

研究の進展に伴い耐熱性が向上するとともに、横方向Electron Devices, vol. 61, no. 5, pp. 1354 – 1360,

接合形成技術や再成長技術が確立しつつあり、低閾値2014.

thin-bodyInAs-on-insulator

半導体レーザー[12]も報告されるようになっている。

[3] M. Takenaka, M. Yokoyama, M. Sugiyama, Y.

半導体レーザー、光変調器、受光器などの要素アクテ

Nakano, and S. Takagi, “InGaAsP photonic wireィブ素子が揃いつつあり、今後は大規模集積化への展

based ultrasmall arrayed waveguide grating

開が期待される。パッシブ素子においては、Si 導波路

multiplexer on Si wafer,” Appl. Phys. Express.,

並みの損失低減は実現できていないが、低損失化に本Vol. 2, 122201, 2009.

質的な問題ないと考えられるので、着実な研究開発を[4] M. Takenaka, M. Yokoyama, M. Sugiyama, Y.

進むことを期待したい。また、InGaAs MOSFET を使Nakano, and S. Takagi, “InGaAsP grating

った駆動用回路のモノリシック集積への道筋も示され

couplers

た。電子移動が高い InGaAs を使うことで高周波動作

complementary-metal-oxide-semiconductor-comが可能であり、高速動作する光素子の駆動用トランジ

patible III-V-on-Insulator on Si,” Appl. Phys.

スタに適していると言える。最先端 Si CMOS プロセ

Express., Vol. 6, 042501, 2013.

fabricatedusing

スとの不整合から、近年は電子回路をシリコンフォト[5] Y. Ikku, M. Yokoyama, O. Ichikawa, M. Hata, M.

ニクスチップ上にフリップチップ実装する手法が用い

Takenaka, and S. Takagi, "Low-driving-current

られている。しかし、より高周波動作になると光素子

InGaAsP photonic-wire optical switches using

近傍に高速駆動回路をモノリシック集積する方法が優III-V

れていると期待される。このように、III-V CMOS フ

Express Letters, vol. 20, no. 26, pp. B357-B364,

ォトニクス・プラットフォームは、シリコンフォトニ

2012.

CMOS

photonics

platform,"

Opticsクス技術を吸収しつつ、より優れた光電子集積回路を[6] Y. Cheng, Y. Ikku, M. Takenaka, and S. Takagi,

実現可能であり、今後も大きく進展行くことを期待し“InGaAs MSM photodetector monolithicallyたい。

integrated with InP photonic-wire waveguide onIII-V

CMOS

photonicsplatform”,

IEICE

Electronics Express, vol. 11, no. 16, pp.

謝辞
本研究は、文科省科研費補助金若手研究 A および一20140609, 2014.
[7] Y. Cheng, Y. Ikku, M. Takenaka, and S. Takagi,

般財団法人テレコム先端技術研究支援センターの助成“Low-dark-currentにより実施した。

waveguide

metal–semiconductor–metal

InGaAsphotodetector

参考文献

monolithically integrated with InP grating[1] M. Takenaka and Y. Nakano, “InP photonic wire

coupler on III–V CMOS photonics platform,”

Jpn. J. Appl. Phys., Vol. 55, 04EH01, 2016.

waveguide using InAlAs oxide cladding layer,”

Opt. Express, vol. 15, no. 13, pp. 8422–8427, 2007.

5TELECOM FRONTIER No.94 2017 WINTER

化合物半導体細線光導波路を用いた光電子集積回路
Electronic-photonic integrated circuits based on III-V photonic-wire waveguides[8] Y. Cheng, Y. Ikku, M. Takenaka, and S. Takagi,“Surface leakage reduction in MSM InGaAs
photodetector

onIII–VCMOS

photonics

platform,” IEEE Photonics Technology Letters,Vol. 27, No. 14, pp. 1569-1572, 2015.
[9] J.-K. Park, M. Takenaka, and S. Takagi, “Lowresistivity lateral P-I-N junction formed byNi-InGaAsP alloy for carrier injection InGaAsP
photonic devices,” Jpn. J. Appl. Phys., Vol. 55,
04EH04, 2016.
[10] J.-K. Park, J. Han, M. Takenaka, and S. Takagi,“InGaAsP variable optical attenuator withlateral P-I-N junction formed by Ni-InGaAsPand Zn diffusion on III-V on insulator wafer,”

MRS Advances, vol.1 no. 48, pp. 3295-3300,
2016.
[11] J.-K. Park, S. Takagi, and M. Takenaka,“MonolithicIntegrationofInGaAsPMZIModulator and InGaAs Driver MOSFET using
III-V

CMOS

Photonics,”

OpticalFiber

Communication Conference (OFC2017), Los
Angeles, March 2017.
[12] S. Matsuo, T. Fujii, K. Hasebe, K. Takeda, T.
Sato, and T. Kakitsuka, “Directly modulatedburied heterostructure DFB laser on SiO2/Si
substrate fabricated by regrowth of InP using
bonded active layer,” Opt. Express, vol. 22, no.
10, pp. 12139–12147, 2014.

この研究は、平成２４年度ＳＣＡＴ研究助成の対象として採用され、平成２５～２７年度に実施されたものです。

6TELECOM FRONTIER No.94 2017 WINTER