030710 研究談話会#8

コンピュータの進化がとまる？
梅田享英 umeda takahide（知的コミュニティ基盤研究センター）

コンピュータの頭脳（シリコンチップ）に関するお話
シリコンチップ＝大規模集積回路、LSI、Large Scale Integrated circuit、IC
１．シリコンチップの進化が物理的限界に近づいている
２．シリコンチップのスピードは何で決まっているか？ どうしたら限界を超えられるのか？
３．シリコンチップの集積度にも限界が…
４．企業は大学に期待している（ように思う）。それはやっぱり「基礎を固めて欲しい」というところだ。

IBM J. R&D39,245(1995)

シリコンチップの進化【高集積化】 トランジスタ数を増やす（現在、8000万個/チップ）→高機能化【微細化】 トランジスタを小さくする（現在0.13µm）→高速化
どこまで進化するのか？

Intelホームページ(2003)

Nature399,729(1999)2010年頃 gate oxide（SiO2）thicknessが物理的限界1.3nm（0.0013µm)に到達
Si-O-Si-O-Si-O-Si-O-Si
Intelホームページ(2003)
2001年に最新のトランジスタ開発に成功

2010年頃まで高集積化、微細化する（→10億トランジスタ/チップ、20GHz）2010年頃、シリコンチップの微細化（スケーリング）は物理的限界に達してしまう（まずgateoxide thickness）。
物理的限界に近づく前に、スケーリングによるスピードアップは頭打ちになる。
半導体トップメーカーのIntelだけは従来スケーリング技術＋αで行くことを主張している（〜201０年）。
シリコンチップ（LSI）の技術は、量産開始まで約10年かかる。今、 ポスト・スケーリング技
術 を仕込まないと間に合わない。
現在、米韓日欧の半導体メーカーによる天下分け目の開発競争が行われている。タイムリミット（納期）が決まっているので、苦しい作業。
どうなるのだろうか？
日々進歩している世界なので、予想は難しいが、今、歴史の節目にさしかかっていて、何かしらの大変化が起きそうだ。
1. あまりにハードルが高すぎて、どこも成功しない。コンピュータの進化は今までのようには進まないが、メーカーに平和が訪れる。
2. どこかの会社が成功し、その会社がトップメーカーに躍り出る。他の会社はどうなるのだろう？
3. 国を挙げての総力戦（日本の全メーカー＋国の共同開発）が成功し、全社が利益を被る。再び日本は半導体大国として歩み出す。などなど。

２．シリコンチップのスピードは何で決まっているか？
どうしたら限界を超えられるのか？

シリコンチップ（大規模集積回路LSI）

彦坂・恵下：応用物理71,1120(2002)

スイッチ（トランジスタ）とそれをつなぐ配線からなる
シリコンチップのスピード＝スイッチングの速さ、配線（情報伝達）の速さ

スイッチ
スイッチをつなぐ
配線スイッチ（トランジスタ）
廣瀬：応用物理71,1091(2002)

トランジスタ（MOSFET）のスイッチング原理＋0Intel(2001)

ゲート電圧
電流

ゲート＋シリコン（半導体）
黒い部分＝金属的
白い部分＝絶縁的
e-ー

金属絶縁膜
gate oxide（SiO2）
キャパシタ

ONOFF＋ー＋time

eー＋

電流OFF(=0)

ー

電流ON(=1)

トランジスタのスイッチングスピード＝ 電子がゲートの下を走り抜ける時間（ゲート長L、電子の速度）で決まる
電子の速度は物質によって決まっているため、ゲート長を短くすることでスイッチングスピードを速くする。
しかし、スイッチとしての機能（電流のON/OFF）を維持するためには「スケーリング法則」を満たさなければならない。

トランジスタ（MOSFET）のスケーリング法則
研究所レベルでは10nm以下も成功している。量産レベルは、リソグラフィー装置メーカーに他人まかせ。

VG/c

VG（ゲート電圧)

d (gate oxide thickness)L(ゲート長）ND（ドーピング濃度）

スイッチに必要な電流

0 VG/cVG

d/c

Lを1/cにする

L/c cND

dを1/cにする
NDをc倍にする

最大の難関
固溶度の限界、ドーピングによるシリコン結晶の破壊（欠陥生成）があって難しい。しかし出来ないことはなさそう

スイッチさせるために必要なゲート電圧＝動作
電圧

スケーリングすると、スイッチングスピードはc倍に上がり、消費電力は1/c2に下がる。

d（gate oxide thickness）のポストスケーリング技術
SiO2の代わりに、high-k（高誘電率）絶縁膜を使うことで、絶縁膜の厚さを維持する。
＋＋

誘電率1ーd

誘電率kkdー

SiO2
Si3N4Al2O3ZrO2
HfO2

この2つのキャパシタは電気回路的に等価
SiO2
現状の課題：

誘電率k3.97.5
8~10~20~20※金属を酸化したもの、窒化したもの、というコンセプトゲート
high-kSi

絶縁性は非常に良好。しかし、膜の質に問題があるようで、電子のスピードを落としてしまい、期待されたスピードアップにはつながっていない。
どのhigh-k膜もシリコンとの接合が悪いので、薄いSiO2をはさむ必要がある。
ゲート（ポリSi、メタル）との接合が悪い。
信頼性（耐熱性（1000℃）があるか？、100万個同じものが作れるか？、 10年間性能が維持できるか？）
High-kの基本特許はUSの企業が取得。日本は苦しい。

より高周波数で動作させるには？

配線間のキャパシタンスCを小さくするよう誘電率の低い物質(low-k膜）で埋める必要がある→ CとRを小さくする

現在SiO2 → SiO2＋有機物（密度を低く）配線のスピードアップ

K=3.8

K<2.9

配線自身の抵抗Rを小さくしたい
現在Al → Cu（Alの2/3）
現状の課題：
Low-k膜はスカスカなため、壊れやすく、また、放熱効率が著しく悪い。
配線の多層化が難しい。
スケーリングに従って、配線はより細くなる傾向にあり、電流密度は20万A/cm2に達している。このような大電流によって、配線が切れてしまう（エレクトロマイグレーション現象）。これを如何に防ぐか？

廣瀬：応用物理71,1091(2002)

３．シリコンチップの集積度にも限界が…

集積度の限界
ただ単に小さく作ればいいという訳ではない。集積度を10倍にすれば、不良率を1/１０にする必要がある。
集積度100万のchip → ほぼ同じ性能のトランジスタを100万個揃えるということ。
世の中には様々な物質が存在し、例えば、電子の速度の点で、シリコンを大きく上回る物質（GaAs→１０年以上も昔に動作周波数GHzを実現）も存在する。しかし、100万個トランジスタを作って、100万個同じものができる物質はシリコン以外に（今のところ）存在しない。
先に挙げた、high-k膜技術、low-k膜技術、Cu配線技術も100個作って1個良品が出来るレベルならば現時点ですでに成功している。

個数0

性能

Worstがシリコンチップの性能を決める

シリコンとは言え、トランジスタ、配線の性能はばらつきを免れない。シリコンチップを確実に動かすために、Worstに合わせて仕様が決定される。つまり、チップの性能はWorstで決まっている。
集積度と性能を上げるためには、 ばらつきの科学 が必要４．企業は大学に期待している（ように思う）。それはやっぱり「基礎を固めて欲しい」というところだ。
企業の内部のベンチマークで、日本の大学が出ることはまずない（USの大学が登場することはある）。
LSI技術は、集積できてなんぼ。物質単体の評価では良し悪しが付かない。しかし、実際にLSIを作って評価するところまで大学でやるのは難しい。
現在、企業は、納期の決まったポストスケーリング技術の仕込みにフル回転で、詳しい原理、物理を解析している時間も、人も、資金も無い。
企業＋国による共同研究機構（ASPLA、MIRAI、ASUKA、selete、ASET）を利用する方向に。しかし、これらの研究機構も、実用化を視野に入れているため（大金を使う以上当然ではあるが…）、企業と同じ研究開発スタイルになり易い。企業と同じく、原理を調べている時間がない。
やはり、基礎を固めるという役割は、大学に期待されている。やるならば、物理原理をきちんと追求するところまで。それができれば存在感は大きい。