高周波電力源の考え方とその設計（２）
1. はじめに
本稿では、高周波電力源の中でも主ライナック

Table 2.1 10MW マルチビームクライストロンの
主な仕様
周波数

1.3 GHzRF パルス幅

1.5 ms

ピーク出力電力
ビーム数

10 MW
6 本

ビーム電圧

120 kV

ビーム電流

140 A

動するパルス電源、ILC では、ベースライン電源

パービアンス3.4 µ繰返し

と呼ばれていますが、このパルス電源を中心に述

5 pps

効率

60%

に使用される、10MW マルチクライストロンを駆べる。高周波電力源の全般についての説明と、ク
ライストロン及び高周波電力の分配系についてはすでに、福田茂樹氏の高周波電力源の考え方とその設計（１）の講義で行われている[1]。この続
きとしてこの講義を行う。
先ず最初に ILC パルス電源に要求される性能について述べる。次に、ベースライン電源の概要、
基本動作、基本設計について詳しく述べる。ここでは、STF で日本で初めて LC バウンサー方式のパルス電源を製作し、試験したのでその設計を実例にしている。次に、ベースライン電源の実例を紹介し、その後、ベースライン電源の今後の展開について述べる。最後にその他の電源方式について簡単に触れる。

2. ILC パルス電源に要求される性能
主ライナックで使用される 10MW マルチクライストロンの主な仕様を Table 2.1 に示す。現在、Thales、CPI、Toshiba３社で製造されている。そFig. 2.1 10MW マルチビームクライストロンの外観
パ ル ス 電 源 と し て は 長 年 TTF(TESLA Test
Facility)で開発、運転されたバウンサー方式パル
ス電源[4,5,6,7]が ILC のベースライン電源として採用された。
Table 2.2 ILC パルス電源の仕様の外観を Fig. 2.1 に示す。詳細については、高周RF パルス幅

1.5 ms

波電力源の考え方とその設計（１）を参照してく

電源パルス幅

1.7 ms

ださい。

パルス立上り/立下り時間

0.2 ms

主ライナックの RF 源は 630 本のクライストロ

クライストロン電圧

120 kVンが使用される。そのため、これらをピーク電圧

クライストロン電流

140 A

120kV、ピーク電流 140A、パルス幅 1.7ms とい

パルス平坦度±0.5%

パルス当たりのエネルギー

29 kJ

う長パルスで、5Hz で駆動するパルス電源が 630台必要となる。従って、パルス電源の小型、軽量

ガン放電時クライストロン許容注入エネ < 20 J
ルギー化、高効率化、高信頼化、低コスト化、量産化がパルス繰返し

5 Hz

強く要求される。Table 2.2 に ILC パルス電源の

電源効率

85 %

仕様を示す。

1 台当たりの AC ライン入力

168 kW

全電源の AC ライン入力

106 MW

電源の数

630

3. ベースライン電源である。ただし、Vkはクライストロ電圧(120kV)、
Ik は ク ラ イ ス ト ロ 電 流 (140A) 、 τ は パ ル ス 幅(1.7ms)、Drはサグの割合(1%)。これから計算す3.1. 概要
ベースライン電源はパルス発生方式としては
パルストランス及びサグ補償付ダイレクトスイ
ッチング(ハードチューブ)パルス電源[2]である。
Fig. 3.1 に主な回路構成を示す。

るとC=198µF(１次側換算で 28.5mF)、E=1.4MJとなる。この値から、現実的でないことが理解できるであろう。式(3-1)よりコンデンサの容量はサグの割合に反比例するので、例えば 20%までサグが許されるならば、コンデンサの容量、充電エネ
ルギーは 1/20 になる。またコンデンサの価格、容積は充電エネルギーに比例するので、コンデン
サの費用、スペースが 1/20 になる。従って、このタイプのパルス電源を使用するに当たってはサグ補償回路が必ず必要になる。
クライストロンは高価な素子なので、保護しなければならない。クライストロンのガン放電時には、許される注入エネルギーは 20J 以下になってFig. 3.1 ベースライン電源の基本回路図

いる。ガン放電が発生した場合、放電電圧を 100Vとすると、クライストロンの電流は 140A なので、この電源は直流電源、コンデンサバンク、クロー

14J/ms でエネルギーが注入されることになる。

バ回路、シリーズスイッチ、バウンサー回路(サグ

従って、この注入エネルギーを高速に遮断しなけ

補償回路)そしてパルストランスから主に構成さればならない。１番目にシリーズスイッチがそのれる。

役割を担うが、万一ターンオフできない場合にはTable 3.1 にベースライン電源の主な仕様を示２番目としてクローバ回路が起動するようなっす。直流電源でコンデンサバンクを 10kV に充電ている。この２重化によってクライストロン保護

し、シリーズスイッチのオン・オフによって直接の信頼性を上げている。

1.7ms 幅のパルスを作り、それをパルストランス

主な部品 LC バウンサー回路、コンデンサバン

によって 12 倍に昇圧して 120kV の高電圧のパル

ク、シリーズスイッチ、パルストランスにつてはスをクライストロンに印加する。パルスの平坦部

次節で詳しく述べる。

はコンデンサバンクの放電による約 20%の電圧低下（サグ）が伴うが、バウンサー回路で 1%まで補償する。これを５Hz で運転する。

Table 3.1 ベースライン電源の仕様
ピーク出力電力

16.8 MW

先ずバウンサー回路の必要性について述べる。

パルストランス昇圧比1:12

サグ補償回路がない場合、要求されるコンデンサ

2 次側出力パルス電圧120kV

2 次側出力パルス電流

140 A

パルス立ち上がり時間(10-90%)< 0.2 ms

パルス平坦度±0.5%

パルス幅(平坦部)>1.5 ms

パルス幅(半値全幅)

1.7 msシリーズスイッチ電圧

10.0 kV

シリーズスイッチ電流

1.68 kA

バンクの容量と充電エネルギーを計算してみる。
必要なコンデンサの容量 C（この値は 2 次側換算値）とコンデンサの充電エネルギーE はそれぞれ、

Q
I ⋅τ
= k
C=
∆V Vk ⋅ Dr
1
E = CVk2
2

(3-1)
(3-2)

ガン放電時クライストロン許容注入エネ < 20 J
ルギー
最大パルス繰返し

5 pps

3.2. 要素部品

Table 3.2 半導体スイッチの比較(文献[7]より転載)

3.2.1. LC バウンサー回路
LC バウンサー回路は FNAL の Quentin Kerns
氏(今年１月２６日 81 歳にて永眠されました。)
によって発明された。バウンサー回路はパルスト
ランスの１次側に直列接続され、共振用コンデン
サとコイル、充電ダイオード、回路を起動させる
サイリスタスイッチから構成する。サイリスタス
イッチはシリーズスイッチより少し早めにトリガーされる。 LC 回路から出力された正弦波の直線部分をサグの部分に加えて平坦化する。この回
路の特長は、（１） 回路が単純でコンパクト。
（２） 20%のサグを１%にすることが出来る。
（３） 調整が簡単。
（４） 製作費が安価。
である。詳細は次節で説明する。
3.2.2. シリーズスイッチ
シリーズスイッチはパルスパワー用半導体素子[3]を使う。半導体スイッチはパルストランスの昇圧比から、耐電圧は 10kV, 耐電流は 1700A である。この半導体スイッチを 1 つの半導体素子で実現することはできないので、ここでは、多段直列に接続された半導体素子とその駆動回路から構成される。また、各直列段には、ターン同期ず
れによる過電圧を抑制するスナバ回路が設けられる。負荷短絡した場合 、スイッチが動作するまでの時間遅れから~2500A まで上昇する。その場
合ターンオフ時に、半導体素子に最大の電圧が発生するので、素子の最大定格電圧を超えないように設計しなければならない。
これまで実際に使用された素子は GTO(Gateturn-off thyristor ) 、 IGBT(Insulated Gate
Bipolar Transistor) 、 IGCT(Integrated Gate
Commutated Thyristor) で あ る 。 Table 3.2 にGTO スイッチ(FNAL/TTF#1)、IGBT スイッチ
(FNAL/TTF#2,3)、IGCT スイッチ(PPT/TTF)、
各半導体スイッチの比較表を示す。

3.2.3. コンデンサバンク
大容量のコンデンサバンクが必要となるので、コンデンサの小型化が重要である。コンデンサの性能は誘電体の特性により決まり、その性能を表すパラメータとしてエネルギー密度 W/v が用いられ、次式で与えられる。

W 1= εrε0 E 2
v 2

(3-3)

ただし、Wは蓄積エネルギー(J)、vは誘電体の体積(m3)、 εrは誘電体の比誘電率、ε０は真空の誘電 率 (8.85x10-12 F/m) 、 E は 使 用 す る 電 位 傾 度(V/m)である。従って、蓄積エネルギー密度を高めるには比誘電率が大きく、かつ高い電位傾度まで使用が可能な誘電体の選定がポイントである。
従来の直流コンデンサはコンデンサ薄紙(εr~4.5) ま た は プ ラ ス チ ッ ク フ ィ ル ム ( εr=2.0~2.3)、あるいはその複合体を数層重ねて構成され、電極としてアルミ箔を用いた
NH(Non-Healing)コンデンサが一般的であった。
NHコンデンサはパルス電流耐量に優れるが、誘電体材質中に確率的に存在する弱点部分でその耐電圧が決定される、電位傾度で 50~100V/µmが限界である。これに対して、電極として誘電体フィルム上に薄い膜状金属(厚さ~100Å)を蒸着した

SH(Self-Healing)コンデンサは一度破壊しても、で与えられる。ただし、Vsは 2 次側の電圧、τはその部分の電極が瞬時に蒸発消化し絶縁が回復

パルス幅、Nsは２次側の巻数 、ΔBは磁束密度でする自己回復性の特徴がある。耐電圧性に優れた

あ る 。 Vs と τ は 必 要 と す る パ ル ス の 仕 様 か ら

ポリプロピレンフィルム(ε r~2.8)を使用した場

Vs=120kV、τ=1.7msと決まっていている。ΔB合、電位傾度を~200V/µm以上上げることができはコア材の磁気特性できまるもので、例えば方向る。SHコンデンサのもう一つの特長として、フィ性硅素鋼帯ではΔB〜1.4Tである。従ってパルス

ルム上に多数の分割(パターン)蒸着された電極構

トランスを小型で安くするためにはコア断面積

造を作ると、自己回復限界を超えて誘電体破壊がを小さくしなければならないので、Ns、２次側の生じても絶縁破壊の際に生じる過電流によって、巻数を増やすことになる。しかし、２次側の巻数

小区分単位に故障部分のコンデンサが回路よりを増やすことは、リーケイジインダクタンスLl (∝切り放される。この事によって健全なコンデンサ

Ns2)を増やすことになる。一方、２次側の出力パとしての維持ができるので安全面でも優れてい

ルスの立ち上がり時間(10-90%)は次式で与えらる。Tabl 3.3 にFNAL/TTF製で使用されたNHコれる。

ンデンサ(GE社)とPPT/TTF製で使用されたSHコンデンサ(AVX社)を比較したものである。SHコン
デンサは約２倍の電位傾度に上げることが出来

t r = 2.2 ⋅

Ll
R

(3-5)

たためエネルギー密度でNHコンデンサ にたい
して約 4 倍高いものが作られている。このSHコ

ただし、Rは負荷抵抗(ここでは 120kV/140A=857

ンデンサのエネルギー密度は 133kJ/m3である。

Ω)である。従って、立ち上がり時間を遅くすることになる。立ち上がり時間を 100µs程度にしよう

Table 3.3 コンデンサバンクの比較(文献[7]より転載)とするとLlは約 39mH(２次側換算値)になる。これが２次側の巻数を決める目安になる。
STF 第１号電源[8,9]で製作したパルストランスを紹介しよう。パルストランスの仕様をTable3.4 に示す。

Table 3.4 STF#1 パルス電源パルストランスの仕様

3.2.4. パルストランス
パルストランスは、パルス電源の中で最も大きい部品である。パルストランスのコア断面積は

V ⋅τ
A= s
N s ⋅ ∆B

1 次側パルス電圧

21.7 kV

1 次側パルス電流

588 A

2 次側パルス電圧

130 kV

2 次側パルス電流

98 A

パルス幅

1.7 ms立ち上がり時間< 100µs

サグ

< 3%

昇圧比

1:6

繰返し

5 Hz

JHF で使用されたカットコア 25 組（全コア数(3-4)

39 組）を再利用した。その結果、コア全体は幅1674mm、奥行 535mm、高さ 900mm の横長の形状になった。Fig. 3.2 にパルストランスの全景を示す。コア材は幅 40mm、板厚 0.23mm の方向

性硅素鋼帯で、１次巻線に DC バイアスをかけて

Fig. 3.4 に ABB 社が TTF 用に製作したパルス使用する。Fig. 3.2 にターン(T)数を含めた結線図

トランスの写真を示す。また Table 3.5 にパルスを示す。1 次巻き線の巻き数は 65 ターンである。

トランスのの仕様を示す。2 次側換算値でのリー巻線方式は Auto 巻である。

ケイジインダクタンスは 28mH であるので、早い立ち上がり時間性能を持っている。サイズは2590(w)x1200(D)x1340(H)mm である。

Fig.3.2 STF 第１号電源のパルストランスの全景

Fig.3.4 ABB 社製パルストランス

Fig.3.3 STF 第 1 号電源用パルストランスの巻き線
方式

クライストロンヒーター電源は絶縁ヒーター
トランスで直接供給される。パルストランスの設計値(2 次側換算値)は励磁インダクタンス 60H、
リーケイジインダクタンス 20mH、分布容量570pF である。リーケイジインダクタンスは小さい値になっているので、早い立ち上がり時間が期待できる。パルストランスタンクは絶縁油タンクに収納し、その上部にクライストロンが差し込まれる。タンクのサイズは幅約 3.0m、奥行約 1.2m、高さ約 1.3m になった。(Fig. 3.9 を参照)

Table 3.5 ABB 社のパルストランスの仕様

3.3. LC バウンサー方式電源の基本動作
STF 第１号パルス電源のパラメータをベースに LC バウンサー方式電源をシミュレーションしてその基本動作を説明する。
Fig. 3.5 にシミュレーションする回路を示す。
C1 は コンデンサバンク(282µF)、SW1 はシリー
ズスイッチ(出力パルス幅 1.7ms をオン・オフすて LC バウンサー回路が働く。LC の共振が始まる。
（２） T=0.52ms シリーズスイッチ(SW1)がオン
されて、負荷にパルスが出力されサグが始まるが、バウンサー回路の出力によってパルスが平坦になる。
（３） T=0.52ms+0.85(1.7/2)ms バウンサーコンる)、 R1 は負荷抵抗(パルストランス 1 次側インデンサの電圧が 0V になり、再充電が始まピーダンス 40Ω)、L1 はバウンサー回路の共振コる。バウンサーのコイル(L1)の蓄積エネルギ

イル(1.2mH)、C2 はバウンサー回路の共振コンデーが最大になる。

ンサ(420µF)、D1 は充電用ダイオード 、D2 と（４） T=0.52ms+1.7ms シリーズスイッチがオ

SW2 はバウンサー回路を起動させるサイリスタ

フされて、パルスが切れる。バウンサーのコスイッチである。

イル(L1)に蓄積されたエネルギーが共振コンデンサにもどる。
（５） T=~5ms バウンサー回路の共振コンデン
サの初期電圧に戻る。
この過程がパルスごと繰り返される。

Fig. 3.5 LC バウンサー方式電源の基本回路
Fig. 3.6 にシミュレーションの結果を示す。図の上ではシリーズスイッチの出力電圧、負荷の出

Fig. 3.6 基本回路のシミュレーション波形

力電圧、下はバウンサー回路のコンデンサバンク(C1)の出力電圧と共振コイル(L1)の電流波形を示

電源の運転開始時の様子を見るためにコンデす。使用したシミュレーションソフトは

ンサバンク(C1)とバウンサーコンデンサ(C2)が初

Micro-Cap 8.1.1.0 である。

期条件として 0V として、シミュレーション(充電

動作過程は下記のとおり。但し、シミュレーシ

時間を短縮し、繰り返しを 10 倍速めた)した結果

ョンでは 1ms から始まる。

を Fig.3.7 に示す。7 パルス目ぐらいで安定な電圧（１） T=0 初期条件としてコンデンサバンクに達していることがわかる。安定になる電圧は、(C1)に 20kV に充電する。またバウンサーコ

設定電圧(コンデンサーバンクの設定電圧)とシリンデンサ(C2)には 2kV が充電されている。

ーズスイッチとバウンサースイッチ間のトリガ

バウンサー回路のスイッチ(SW2)がオンしータイミングで決定される。付録を参照して下さ

平坦性は悪くなる。シミュレーションによる解析

い。

から、20%のサグにたいして、Z の値を負荷抵抗の約 5%程度にすれば 1%のサグ補償ができることが分かっている。この値は、バウンサー回路の共振ピーク電流が負荷のピーク電流の約 2 倍程度である。
例えば STF 第１号パルス電源の設計では、
T/2=2.2ms 、 Z=1.7Ω と し た 。 計 算 す る と
L=412µH, C=1190µF を得る。実際には、それぞれ に 少 し 余 裕 を 持 た せ て 、 L=420µH,
C=1200µF とした。
3.3.2. バウンサー方式電源の運転実例[9]STF でバウンサー方式のパルス電源を設計、製作、試験をしたので紹介する。STF の RF 源としFig. 3.7 運転開始時のシミュレーション波形て 5MW クライストロン TH210A を使用する。それを駆動するパルス電源を核燃料サイクル機構(PNC)から移管したクライストロン電源システム

3.3.1. バウンサー回路の LC 値の求め方を改造して製作した。Table3.6 に電源の主な仕様をまとめた。

バウンサー回路は LC の共振回路であるので、Fig. 3.8 に電源の回路構成図を示す。6.6kV 3

インピーダンス Z、共振周期 T は次式で与えられ相 50Hz を受電し、25 kV までコンデンサバンク

る。

を充電する直流高圧電源、クローバ回路、シリー
ズスイッチ、バウンサー回路、130kV に昇圧する

Z=

L
C

(3-6)

1:6 のパルストランス（油中使用）から構成される。直流高圧電源部（クローバ回路を含む）とパ
ルス発生部とは別な建屋に設置されており、約T = 2π L ⋅ C(3-7)

100m の高圧同軸ケーブルで結ばれている。Fig.
3.9 にパルス発生部とクライストロンの全景写真

従って、L と C は次式に書き換えることができる。

を示す。
コンデンサバンクの設定電圧(Es)20KV、繰り返

T 1
2 π⋅Z
TZ
C=
2π
L=

(3-8)
(3-9)

半周期(T/2)とインピーダンス Z は次の条件から決める。半周期(T/2)はパルス平坦部(1.5ms)より十分長い時間でなければならない。Z については、バウンサー回路と負荷抵抗が直列接続されているので、その比がサグの補償の割合を決めている。Z を高くすればサグ補償を大きくできるが、し 5Hz でのクライストロン電圧、LC バウンサー
回路のコンデンサ電圧及び共振電流波形(L 側)の例を Fig. 3.10 に示す。パルストランスの入力極性がシミュレーションの回路と逆になっている
ので、バウンサー波形の極性が逆になっている。
クライストロン電圧の立ち上がり時間(10-90%)は 30µs で平坦度は 0.8%(P-P)で性能仕様を十分満足する。コンデンサの電圧波形で戻り電圧が高くなっているのは、サイリスタスイッチに並列接続された分圧抵抗が小さいため、次の周期までに電圧低下するためである。
Table 3.6 STF 第１号パルス電源の仕様
ピーク出力電力

11.4 MW

パルストランス昇圧比1:6

2 次側出力パルス電圧130kV

2 次側出力パルス電流

98 A

コンデンサバンク総容量

282 µF

パルス立ち上がり時間(10-90%)< 0.1 ms

パルス平坦度±0.5%

パルス幅(平坦部)>1.5 ms

パルス幅(半値幅)

1.7 msシリーズスイッチ電圧

21.7 kV

シリーズスイッチ電流

588 A

最大パルス繰返し

5 pps

Fig. 3.10 クライストロン電圧波形とバウンサー
電圧・電流波形
Fig. 3.11 に Es=17kV でバウンサー回路を起動させるトリガータイミングを変えた時のクライ
ストロン電圧波形平坦部の様子を示す。主トリガ
ーより 0.52ms 早いタイミングがパルス平坦度を最小(0.8%P-P)にすることが分かる。それよりも早くすれば前上がりのパルス波形になり、反対に遅くすれば後ろ上がりのパルス波形になる。この値はシミュレーションの結果と一致する。

Fig. 3.8 STF 第１号パルス電源の回路構成図

Fig. 3.11 クライストロン電圧波形平坦部

4. ベースライン電源の実例
Fig. 3.9 STF 第１号パルス電源(パルス発生部)の全
景

これまで製作されたベースライン電源について紹介する。

4.1. FNAL/TTF 製

イッチをオフにしてパルストランスのリーケー

DESY TTF 用に第１号機[4,5]は 1993 年に5MW クライストロンを駆動するために製作さジインダクタンスに蓄積されたエネルギーをク
ライストロンに注入しないようにしている。

れ、その後 1996 年に 10MW マルチビームクライ
ストロンを駆動するために第２、３号機[6]計２台、合計３台製作された。第１号は 25,000 時間、
第２、３号機は 18,000 時間の運転実績(2005 年 1
月時点で)がある。第２、３号機の主なパラメータは Table 4.1 に示す。第１号機からの大きな変更
は、出力パルス幅を 2ms から 1.4ms へ、パルス
トランス昇圧比を 1:13 から、1:12 へ、半導体ス
イッチ素子を GTO から IGBT へ、バウンサーの共 振 コ イ ル の イ ン ダ ク タ ン ス を 600µH か ら
330µH へと変更が行われた。

Fig. 4.1 FNAL/TTF パルス電源(文献[6]より転載)
Fig. 4.2 に電源全体の写真を示す。電源のサイ
ズは本体が 525(W) x 173(D) x 183(H) cm でパル
ストランスのサイズは 240(W) x 122(D) x 125(H)cm である。

Table 4.1 FNAL/TTF パルス電源#2,3 の仕様
ピーク出力電力

14.3 MW

パルストランス昇圧比1:12

2 次側出力パルス電圧

110 kV

2 次側出力パルス電流

130 A

パルス立ち上がり時間(10-90%)< 0.2 ms

パルス平坦度±0.5%

パルス幅(平坦部)>1.4 ms

パルス幅(半値全幅)

1.7 ms

コンデンサバンク

1400µF

バウンサー回路 L

330µH

バウンサー回路 C

2000µF

シリーズスイッチ電圧

9.2 kV

シリーズスイッチ電流

1.68 KA

最大パルス繰返し

10 ppsFig. 4.1 に回路図を示す。直流電源はサイリス
タ位相制御を用いた変圧整流器を使用して、コン

Fig. 4.2 FNAL/TTF 製のパルス電源の全景写真

デンサバンク(25µF コンデンサ 56 台並列接続構
成)に 10.6kV まで充電する。クローバ回路は 21 号機で測定された波形と効率について述べ

台の独立の水銀イグナイトロンで構成している。

る。Fig. 4.3 にコンデンサバンクとバウンサー電

各イグナイトロンは独立の検出器、独立のトリガ

圧波形を示す。また、Fig. 4.4 にパルストランス

ー回路で駆動される。シリーズスイッチは２次側の電圧波形とその平坦部を 10 倍に拡大しIGBT(Eupec FZ1200R16KF4、定格電圧 1.6kV,
平均電流 1200A)15 個使用しているが、その内 3
台は Backup 用スイッチで、クライストロン保護のために使われる。シリーズスイッチが万一故障(短絡状態)した場合、クローバ回路と連動してスた波形を示す。コンデンサバンク約 20%のサグがパルストランス 2 次側では 1%以下になっている。
電力効率は電源を評価する基準の中でも重要なパラメータである。ピーク電圧 122kV、パルス
幅 2.2ms、10pps で運転したところ、AC 入力電力 274kW で、その時、出力電圧波形の平均ピー（２） コンデンサバンクに高密度エネルギーSH

ク値の-5%と 1%との間を有効な電力と定義する

型コンデンサ(エネルギー密度 133kJ/m3)をと 236kW であった。従って、電力効率は 86%で使用。(小型、軽量化、低価格化)ある。

（３） シリーズスイッチに IGCTx7 直列(ABB
5SHY35L4511、定格電圧 4.5kV、実効電流2.2kA)を使用。また Backup スイッチにも同じ IGCTx１を使用。(小型、軽量化、高信
頼化)（４） クローバスイッチに光トリガーサイリス
タを使用してスイッチを半導体化した。(高信頼化)
Table 4.2 PPT/TTF 製パルス電源の仕様

Fig. 4.3 コンデンサバンクとバウンサーの電圧波
形 500V/div, 1ms/div(文献[5]より転載)

ピーク出力電力

16.8 MW

パルストランス昇圧比1:12

2 次側出力パルス電圧

120 kV

2 次側出力パルス電流

140 A

パルス立ち上がり時間(10-90%)< 0.2 ms

パルス平坦度±0.5%

パルス幅(平坦部)>1.5 ms

パルス幅(半値全幅)

1.7 ms

コンデンサバンク1440µF

バウンサー回路 L

320µH

バウンサー回路 C

1800µF

シリーズスイッチ電圧

10 kV

シリーズスイッチ電流

1.68 kA

最大パルス繰返し

10 ppsFig. 4.4 パ ル ス ト ラ ン ス ２ 次 側 の 電 圧 波 形
2kV/div(上), 20kV/div(下),0.5ms/div(文献[5]より転載)
4.2. PPT/TTF 製[7]FNAL の 電 源 設 計 に 基 づ い て ド イ ツ のPPT(Pulse-PlasmatechnikGmbH)社が TTF 用に製 作 し た 。 Table 4.2 に 主 な 仕 様 を 示 す 。
FNAL/TTF 製とほぼ同じ仕様であるが、より小型、軽量化、高信頼化されスマートな電源になっている。

Fig. 4.5 PPT/TTF 製パルス電源の回路図(文献[7]より転載)

主な改良は以下の通り。
（１） 直流電源にスイッチング電源を使用。最大
出力電圧：12kV、実効電力：300kW（小型、軽量化）

Fig. 4.5 に電源の回路図を示す。図で○がついているところが改良した部分である。TTF で、これまでに 8 台が製作された。

Fig. 4.6 に 5MW クライストロン TH2104C 負荷でのクライストロン電圧・電流、パルストラン
ス 1 次側電圧・電流波形の例を示す。

5. ベースライン電源の今後の展開
ベースライン電源の最大の課題はサイズとコストの削減である。その 1 番目に上げられるのは
パルストランスである。FNAL/TTF 電源でのパルストランスの占有率をみると、サイズでは全床面積の 24%、コストでは全製造費用の約 20％占めている。コイル巻数、鉄心の板厚、製法等でコストとサイズの見直しがまだできるが、マイナーでありサイズ、価格を大幅に下げることは難しいように思われる。
直流電源については PPT/TTF 製においてスイッチング電源を採用することによって、大幅にサイズを下げることができたが、コストは高くなっている。
シリーズスイッチについては次の改良が考えられる。
（１） シリーズスイッチの高信頼化とクローバ

Fig. 4.6 電圧・電流波形の例(文献[7]より転載)

回路の省略

Fig. 4.7 に本体筐体の写真を示す。制御筐体はシリーズスイッチ１つ１つの素子に異常検出

別 に 置 か れ て い る 。 サ イ ズ は機能付（コレクターエミッタ間の電圧の監視）の360(W)x160(D)x220(H) 、 単 位 cm で あ る 。

ゲート駆動回路を備え、構成する素子に１つでもFNAL/TTF 製と比べて、容積で 24%、床面積で異常が検出された場合、スイッチを高速遮断し、36%小型化している。

直流高圧電源を停止するインターロックを設ける。通常の過電流インターロックと合わせてイン
ターロックシステムを２重化することによってスイッチの信頼性を向上させて、クローバ回路を省略する。
（２） 駆動回路への電源供給の簡素化[3]主回路から直接電力を供給する方法である。これは直列接続した各素子に設けるスナバ回路などから駆動回路に給電する方式で、従来絶縁のため必要であったトランスが不要になる。特に駆動電流の比較的少ない IGBT の場合、分圧抵抗部からの給電が可能である。
この２点については STF 第 2 号パルス電源でFig. 4.7 PPT/TTF 製電源筐体(文献[7]より転載)試みられる。
コンデンサバンクについてはSHコンデンサで誘電体にポリプロピレンフィルムを使用しさらに蒸着パターンの改良を行えば、設計電位傾度〜300V/µmまで上げることができる。これはエネル
ギー密度でいうと~270kJ/m3である。これによてコンデンサバンクはより、小型、軽量化、また低価格化できる。これについてもSTF第 2 号パルス
電源で試みられる。

6. その他の電源方式
現在、いろいろな方式が検討され試作が行われている。ここでは長パルス用パルストランスを使わない３つのタイプについて紹介する。
6.1. ダイレクトスイッチング方式

Fig. 6.2 メインタンクの構造図(文献[10]より転載)

ダイレクトスイッチング方式はべースライン
電源のパルストランスをなくしたもので、コンデンサバンク 120kVDC をシリーズスイッチでオンオフして高圧パルスを直接クライストロンに印加する方法である。
米国の DTI(Diversified Technologies, Inc.)社[10]が開発中のバウンサー方式ダイレクトスイッ
チング電源を紹介する。Fig. 6.1 に基本回路構成を示す。電源はクライストロンとシリーズスイッ
チ(4.5kVIGBT 多直列接続)が一体となったメイ
ンタンク(2.4m(W)x1.2m(D))(Fig. 6.2 参照)、コン
デンサタンク(2.4m(W)x1.2m(D))、スイッチング

Fig. 6.3 出力電圧とバウンサー電流のシミュレー
ション波形(文献[10]より転載)

電源ラック(19 インチラック)の三つに構成されている。ラックを除いて高電圧の絶縁をとるために油タンクに収納している。出力波形及びバウンサ
ー波形のシミュレーション結果を Fig. 6.3 に示す。

6.2. マルクス方式
独立した小型ダイレクトスイッチング電源（セル電源）を多直列接続して、各パルス出力を合成して大電力パルス作り、直接クライストロンに印加する方式である。
利点はパルストランスを使わないとともに、各セル電源のトリガータイミング、パルス幅を個別に調整することによって平坦性のよい合成パル
スを同時に作ることができ、より小型、軽量化、低価格及び高効率化できることである。
Fig. 6.4 と Fig. 6.5 に現在 SLAC が試作[11,12]
しているマルクス電源のセル回路構成図、外観図を示す。この電源は気中使用で、主セル 16 段(内2 段はスペアで 14 段が使用される)とパルス波形

Fig. 6.1 基本回路構成(文献[10]より転載)の平坦調整用補正セル２段が直列接続されている。主セルは 12kV、補正セルは 1.2kV で８セル

分のパルスを出力するが、それぞれ各セルの PC

6.3. コンバータ方式

ボードに収納されている。各セルのコンデンサへ

コンバータ方式は低電圧のパルス状の高周波の充電は Charging Switch を通して行われ、それ交流をトランスで昇圧した後、整流して高圧のパがオンすることによって行われる。但し、Main

ルスを作るやり方である。この方式は LANL が

Switch がオンする直前に Charging Switch はオ
フされ、そして Main Switch がオフ後再びオンさ

ORNL SNS クライストロン電源用（140kV、90A、
1.2ms、60pps）としてこの方式を開発した[13]。

れる。これら２つのスイッチ(IGBT)のコントロー

Fig. 6.6 に回路構成を示す。AC ラインからの電力

ル及びトリガーのタイミングは絶縁を保つためを先ず 2.3kV の DC に変換し、それを IGBT でに、2.4GHz のワイアレスで信号及びトリガーを

20kH でインバータした後、３相の高周波パルス

伝送している。2006 年内にフル試験を行う予定である。

トランスにそれぞれ入力して 60 倍に昇圧し、その後整流してピーク電圧 140kV のパルスを作り、それを直接クライストロンに印加する。PWM、フィードバック、フィードフォワード制御によって、平坦性のよいパルスを作ることが可能で電源
効率が 90%以上である。Fig. 6.7 外観の写真を示す。サイズは 2.3(W)x4.0(L)x2.1(H) m である。
Fig. 6.8 に 80kV 出力電圧波形の例を示す。

Fig. 6.6 SNS コンバータ方式の回路構成(文献[13]より転載)
Fig. 6.4 SLAC マルクス電源のセル回路構成図(文献[11]より転載)

Fig. 6.5 SLAC マルクス電源の外観図

Fig. 6.7 SNS コンバータ方式電源の外観

(2) T=tbでシリーズスイッチS1 がターンオ
ンして電圧源とLC回路が結合した状態。
(動作II)(3) T=tb ＋tp 後シリーズスイッチS１がターンオフしてLC回路のみの状態。(動作III)
ただし、tbはバウンサー回路のスイッチS2 がターンオンしてから、シリーズスイッチS1 がターンオンする間の時間である。tpは出力パルス幅となる。
バウンサー回路の電圧(コンデンサCの印加電圧)をVとする。
Fig. 6.8 80kV 出力電圧波形の例(フィードバック
入り)S1

7. まとめLoad
R
V

パルス電源、特に ILC ベースライン電源を中心Eに述べた。最近のパワーエレクトロニクスの著しい発展で、種々のスイチッング素子が開発され、L

パルス電源のスイッチの半導体化に大きく貢献Cしている。今後さらに高電圧及び大電流で高速タS2ーンオン・ターンオフ特性に優れたスイチッング
素子が実現されれば、パルス電源は新しい段階に移ることが期待される。

Fig. 8.1 バウンサー方式電源の回路

8. 付録
8.1. バウンサー回路の解析
この解析はバウンサー回路の動作解析に焦点を置いている。バウンサー方式電源の回路解析を簡単にするために、Fig 8.1 の回路図に示すように、コンデンサバンクを電圧源 E、シリーズスイ
ッチ S1、負荷抵抗 R、バウンサーの L、C そしてバウンサー回路のスイッチ S2 とする。
電源の動作は次の３つに過程に分けられる。
(1) T=0 バウンサー回路のスイッチ S2 がターンオンして LC 回路のみの状態。(動作I)(1) 動作I(0<T<tb)では
時刻 t でのコンデンサの電荷を q とすると次の回路方程式が成り立つ。

di3 q
=
dt C
i2 = −i3
dq
i2 =
dt
L

(8-1)

t=0 でi3=0、V= V0 (q=C V0)の条件で解くとV0sin(ω1t)
ω1L
V = V0 cos(ω1t)
i3 =

(8-2)
(8-3)

1
(8-1)
LC

ω1 =

(8-4)

A = I1 −t= tbで、i3=I1、V=V1とすると

V0
sin(ω1t b )ω1L
V1 = V0 cos(ω1t b )

1
CL

E
R
⎛
1 ⎡V1
E ⎞⎤
B=
⎢ + α ⎜ I1 − ⎟⎥⎝
ω2 ⎣ L
R ⎠⎦

となる。

I1 =

α 2 + ω 22 =(8-5)

(8-13)

を得る。

(8-6)

(3) 動作III(tb＋tp <T)では
時刻 t でのコンデンサの電荷を q とするとを得る。

次の回路方程式が成り立つ。
(2) 動作II(tb <T< tb＋tp)では次の回路方程式が成り立つ。

q
=E
C
di
q
L 3=
dt C
dq
i2 =
dt
i1 = i2 + i3
Ri1 +

(8-7)

V2
sin(ω1t)Lω1
V = V2 cos(ω1t) − LI2ω1sin(ω1t)
1
ω1 =
LC
i3 = I2 cos(ω1t) +E+ e−αt [A cos(ω 2 t) + Bsin(ω 2 t)]
R

(8-8)

V = Le−αt [(−αA + ω 2B)cos(ω 2 t) − (αB + ω 2 A)sin(ω 2 t)]

(8-9)

1
2CR
E
A = I1 −
R
⎡
⎛
1 V1
E ⎞⎤
B=
⎢ + α ⎜ I1 − ⎟⎥⎝
ω2 ⎣ L
R ⎠⎦(8-14)

振動解で、t=0 でi3= I2、V= V2の条件で解くと振動解で、t=0 でi3= I1、V= V1の条件で解くと
i3 =

di3 q
=
dt C
i2 = −i3
dq
i2 =
dt
L

(8-15)(8-16)(8-17)となる。

α=8.2. バウンサー回路の安定電圧(8-10)

バウンサー回路の安定になる電圧は動作II (tb<T< tb＋tp)でt= tp /2 で(8-9)式V=0 の条件である。
ω1~ω2=ω=1/√LCとして、その電圧をVsとして解くと次式を得る。

t= tpでi3=I2とV=V2とすると

I2 =E+ e−αt [A cos(ω 2 t) + Bsin(ω 2 t)](8-11)
R

V2 = Le −αt [(−αA + ω 2 B)cos(ω 2 t) − (αB + ω 2 A)sin (ω 2 t)] (8-12)

α=

1
2CR

VS =

L
C

E
R

⎛ ωt ⎞sin⎜ p ⎟⎝ 2 ⎠(8-18)

L
C sin⎛ ωt p ⎞ cos ωt − cos⎛ωt + ωt p ⎞⎜⎟ ( b)
⎜ b
⎟
2R
2 ⎠
⎝ 2 ⎠
⎝

この式からバウンサー回路の安定になる電圧
は、設定電圧E、バウンサー回路と負荷とのインピーダンス比に比例している。またtb、tpで一義

L=1200µH

的に決められる。

tb =0.52ms
tp =1.7ms

例えば、STF#1 で.安定電圧を求めてみると、とすると

V＝2.0kV になる。

R=41.7Ω(クライストロン電圧 111kV)
E=18.5kV
C=420µF参 考 文 献[1] 福田茂樹、“高周波電力源の考え方とその設計”, 超伝導リニアコリダー(OHO06).
[2] G. N. Glasoe, J. V. Lebacqz, “Pulse Generators”,
McGraw Hill, 1948, First Edition.
[3] パワーデバイス応用大電力パルス電源の適用
技術調査専門委員会「パワーデバイス応用大電力パルス電源の適用技術」電気学会技術報告第 960 号、2004[4] H. Pfeffer, et al., “The TESLA Modulator”,
TESLA 93-30, (1993)[5] H. Pfeffer, et al., “A Long Pulse Modulator for
ReducedSizeandCost”,FERMILAB-Cnf-94/182, (1994).
[6] H. Pfeffer, et al., “A Second Long Pulse
Modulator for TESLA Using IGBTs”, PAC,
(1996).
[7] W. Kaesler, “A Long-Pulse Modulator for the
TESLA Test Facility(TTF)”, Linac 2004,pp.
459-461, (2004).
[8] S. Fukuda et al.,“RF Source ofSuperconducting RF Test Facility(STF) in KEK”,
Proceedings of the 31st Linear Accelerator
Meeting in Japan, (2006).
[9] M. Akemto, et al., “Long-Pulse Modulator
Development for the Superconducting RF
Facility(STF) at KEK”, Proceedings of the 31st
Linear Accelerator Meeting in Japan, (2006).
[10] DTI, ILC Work Shop(2005).
[11] G.E. Leyh, “The ILC Marx Modulator
Development Program at SALC”, 2005 PulsedPower Conference, (2005).
[12] G.E. Leyh, “The Marx Modulator Development
Program for the International Linear Collider”,
2006 Power Modulator Conference , (2006).

[13] W. A. Reass, et al., “High Frequency
Multi-Megawatt Polyphase Resonant Power
Conditioning”, Plasma Science, IEEE Transaction
on volume 33, Issue 4, pp1210-1219, (2005).