（革新）様式1-4-3 (2022-1)

令和4年度研究開発成果概要図（目標・成果と今後の研究計画）

採択番号：00801

１．研究課題・受託者・研究開発期間・研究開発予算◆研究開発課題名 継続的進化を可能とする B5G IoT SoC及びIoTソリューション構築プラットホームの研究開発◆受託者
シャープ株式会社、シャープセミコンダクターイノベーション株式会社、国立大学法人東京大学、国立大学法人東京工業大学、日本無線株式会社◆研究開発期間 令和3年度～令和7年度（5年間）◆研究開発予算（契約額） 令和3年度から令和4年度までの総額4,511百万円（令和4年度2,690百万円）
２．研究開発の目標

継続的な進化に対応可能な、 カスタマイズ性の高いB5G IoT端末向けSoCの研究開発を行い、端末と基地局を総合して機能改変を行う事が出来る開発環境として、B5G SDR-PF (B5G Software Defined Radio-Platform)を構築する。
ベースバンド処理SoC、 60GHz帯ミリ波対応のCMOS RFチップのチップセットを国内設計で開発し、B5G IoTに必要なセキュリティの高度化と低消費電力化をマイクロコントローラベースのSoCで実現する事で、国際競争力の高いB5G IoT端末の実用化フェーズに繋げる。
３．研究開発の成果

研究開発項⽬1：究極のカスタマイズ性を実現するB5G IoT向け B5G SDR-PFの研究開発
研究開発項⽬1-a) B5G IoT SoC向けB5G SDR-PFの構築
5G UE / 5G gNB
実現したい機能

シームレスな移行

MPU/DSP

ソフトウェア実装

機能A

FPGA
機能B

5G UE / 5G gNB
SoC 実装機能A

FPGA「螺旋進化型SoC/ASIC開発」

機能C

柔軟なデータバスによる接合(NoC)

機能B
ハード実装

機能C

複数のFPGAの連結による柔軟な機能開発からSoCへの実装パスを確⽴
・FPGA実装のスケール限界やMPU/DSP/FPGAからSoCへの実装ギャップを解決するモデルを提案 (上図)・OAI UEとOAI gNBの接続によるテストベッド構築
・ローカル5G基地局・コアを⽤いたテストベッド構築
・データ処理をFPGA (MPSoC/RFSoC) へオフロードする環境を設計
次世代通信規格の開発⽤の超⼩型ソフトウェア無線ボードの開発に成功
・M.2の規格のインターフェースに対応した超⼩型 (縦80mm 横22mm 厚み 約5mm) 設計で、5Gや次世代の通信プロトコルをプログラム可能 (下図)
SDRの応⽤例として定義された空間における通信品質を制御する基地局アー
キテクチャを設計

1３．研究開発の成果

研究開発項目1：究極のカスタマイズ性を実現するB5G IoT向け B5G SDR-PFの研究開発
研究開発項目1-b)
UE開発環境B5G IoT SoC 向け B5G SDR-PF のソフトウェアアーキテクチャの研究開発

B5G IoT向け
ソフト設計書の作成①SDRボード(Antenna / RF Chip搭載)

FreeRTOS上にソフト実装

B5G SDR-PFを普及していく為にB5G端末用のソフトウェア開発と、ソフトウェア開発環境の構築が要求される。
●B5G SDR-PF開発環境において、オープンソースコードソフトウェア（OAI）を活用したプロトコル検証環境の構築を完了し、プロトコルの一部機能を改編する機能のカスタマイズ検証を実施した。

B5G
IoT SoC②開発用PC

研究開発項目1-b) B5G IoT SoC 向け B5G SDR-PF のソフトウェアアーキテク
チャの研究開発●機能カスタマイズが可能なB5G SDRボードに向けた、機能の追加や削除、組み換えが容易になるようなソフトウェアを設計し、ソフトウェアアーキ
テクチャ設計書を作成した。
カスタマイズ（ソフト変更）
プロトコルの一部の改編検証

研究開発項目1-c)●作成したソフトウェアアーキテクチャ設計書に基づいたSDR-PF向けのソフトウェアをFreeRTOSシミュレーション環境上に実装し、ARMulatorでの性能評価を完了した。

DSP ソフトウェア無線の L1 層ソフトウェア研究開発
研究開発項目1-c) DSP ソフトウェア無線の L1 層ソフトウェア研究開発

L2(MAC)Layer

ULスケジューリング情報
DLSCH

BCH

DLの伝搬路情報
HARQのACK/NACK
スケジューリングリクエスト

Time
Domain
Proc.

ULSCH

FAPI-like Interface
P5,P7,P19

PBCH

PDCCHPDSCHPolar/CRC

Polar_dec/CRC

LDPC_dec/CRC

PTRS

CSI RSPUCCHPUSCH

DeScramble

DeScramble

DeScramble

Scramble

Scramble

Demodulator

Demodulator

Moduration

Moduration

Equalizer

Equalizer

Equalizer

Estimater

Estimater

OFDM DeMapping(FFT)

OFDM DeMapping(FFT)

Estimater Estimater

OFDM DeMapping(FFT)●L1層ソフトウェアの各機能モジュールのリファレンスモデルとB5G IoT
SoCに帰属した基本機能モジュールについて等価検証を実施した。

RACH

SRS

CRC/
LDPC_enc

CRC/
Polar_enc

Demodulator

Estimater

RACH

L1(PHY)Layer

UCI

DCI

PSS/SSS

シミュレーションにより、新しいアルゴリズムを検証可能なリファレンスモデルを構築し、要求性能に応じソフトウェアとハードウェアの機能分割を最適化しフレキシブルな実装を可能とするため、各機能のモジュラー化とシステムアーキテクチャを実現した。

DMRSgeneration
OFDM Mapping(IFFT)DMRSPTRS
generatio generatio
generation generation
nn
OFDM Mapping(IFFT)UP LINK

DOWN LINK

L1層ソフトウェア検証I環境(OAI)RF Interface(BaseBand I/F)

L1層ソフトウェアの各基本機能モジュール

OFDM Mapping(IFFT)●汎用ハードウェアを用いL1層のオープンソースコードソフトウェア(OAI)を活用した検証環境を構築し、基地局との接続および対向通信を確認した。
●上記検証環境に計測器を接続し、L1層ソフトウェアの機能モジュールが所望性能を満足するか検証した。

2

３．研究開発の成果

研究開発項目2：国産 B5G IoT SoCの研究開発
研究開発項目2-a)

マイクロコントローラ・ベースのB5G IoT SoCの研究開発

研究開発項目2：国産 B5G IoT SoCの研究開発

研究開発項目2-a)マイクロコントローラ・ベースのB5G IoT SoCの研究開発

研究開発項目2-a)マイクロコントローラ・ベースのB5G IoT SoCの研究開発
B5G SDR-PF向けのテストチップとエミュレーション環境の設計開発を推進

SoC仕様

MCU
(Micro controller)
L2/L3 control

Modem Subsystem

RF-IF

VG RFA ADC
RFDAC
ABB-IF
PLL● Cortex-M55を2コア搭載したCPUサブシステムや無線モデムを実現する
DSPサブシステムの仕様設計、RTL設計、機能検証を完了した。
●RFチップとのデジタルインターフェースにJESD204B、HARQ処理データの一時保存用にLPDDR4、L1処理の一部機能のオフロードやPCからの制御等、拡張機能実現のためにPCIe を採用し、仕様設計、RTL設計、機能検証、階層レイアウトを完了した。

RF Frontend

JESD
204B

SPI/GPIODSP Engine
AXI

メモリIF
Data
Converter

SRAM

RF Transceiver

Boot
WRAM
ROM

Hardware Accelerator

レイアウト設計

拡張IF（PCIe)

AXI
Secure Block

RTL設計、機能検証●RFインターフェース部の送受信回路やカウンタによる送受信制御の仕様設計、RTL設計、機能検証を完了した。

LPF

検証用プログラム作成に活用

L1ソフトウェア
開発環境構築●研究開発項目1-cで用いる、L1ソフトウェアの開発環境を立ち上げ、開発環境を用いて検証用プログラムを作成し、機能検証に活用した。
エミュレーション
環境構築●B5G IoT SoCのテストチップをエミュレータに実装し、ソフトウェア開発環境で作成したプログラムを実行可能な環境を構築した。

3

３．研究開発の成果

研究開発項目3：B5G IoT SoCのセキュリティ向上
研究開発項目3-a)

B5G IoT SoCのローカルB5G新機能
スマートテキスタイルによる筋活動計測例(カスタムセキュリティ高度化 と低消費電力化)の研究開発
B5Gが対象とする多様なワイヤレスアプリケーションに応じて、適切にセキュリティレベルを変更できることが重要である。また、ウェアラブルデ
バイスの発展に伴い、生体信号や行動などの多様な情報を簡便に計測できるようになりつつあるが、その低消費電力化が求められている。
●伝搬路に基づく鍵共有において、フェージングの影響によるレート・信頼性劣化を補償するアルゴリズム、および、パイロットオーバヘッドを削減する手法を提案した。
●低消費電力化に向け、伸縮シールド配線による信号保護技術を開発した。
実際、スマートテキスタイルを試作し、無線で多点での生体信号を高精度で取得できることを確認した。

研究開発項目3-b)

B5G IoT SoCのハードウェアセキュリティ高度化

B5G IoT SoCの脅威とセキュリティシステム

SoC チップ

物理インターフェース

CPU

DSP

電源保護

秘匿ﾃﾞｰﾀ
暗号/復号

電源/
GND

CPU
ﾌﾟﾛｸﾞﾗﾑ認証

電気的測定および分析
通信

電磁相互作用、放射線分析

全てのデータが推測できる

電気的測定
および分析

＜耐タンパ回路有効化時＞

電気的測定および分析
電気的刺激

IF

物理的マニュ
ピュレーション

電気的刺激(グリッジ 等)

B5G時代において、直接ネットワークに接続されるIoTデバイスのセキュリティレベル強化が不可欠である。
●外部インタフェースを介するデータを保護する為の秘匿データ保護回路、及びリアルタイム復号処理システムの回路を実装した。

※赤字は正解鍵推定した鍵での相関値

セキュリティブロック
環境ｾﾝｻ＜耐タンパ回路無効化時＞

エネルギーの暴露(光 等)

電気的刺激

リバースエンジ
ニアリング、等

ChipWhispererを用いて、FPGA上に実装したAES回路に対し、電力波形によるサイドチャネル攻撃(CPA攻撃)を実施推定した鍵での相関値

・通信データ保護・サイドチャネル攻撃からの保護
・物理攻撃からの保護

鍵データが全く推測でない

また、開発した秘匿データ保護回路をFPGAに実装し、サイドチャネル攻撃に対する有効性を確認した。
攻撃による鍵推定成功率 … 回路OFF：100% ⇒ 回路ON：0%●サイドチャネル攻撃を防御する耐タンパ回路、及び物理攻撃を検知するセキュリティセンサーによるセキュリティシステムを構築した。
●サイドチャネル攻撃による鍵漏洩による被害拡大を防ぐ方法として有効とされるPUF(※)についても回路実装を完了した。
※PUF(Physical Unclonable Function)

4３．研究開発の成果

研究開発項目4：B5G IoT SoC向けRF技術の研究開発
研究開発項目4-a) ミリ波帯IC/アンテナ/パッケージ一体設計技術の研究開発●ミリ波帯小型アンテナモジュールの研究開発●本研究開発項目では、 Beyond 5GでIoT端末に求められる省電力（低損失）ミリ波帯アンテナモジュールの研究開発を行う。

●60GHz帯までの周波数帯で、省電力(低損失)なフェーズドアレイアンテナモジュールを実現● 28GHz フェーズドアレイ IC(65nm CMOS, 3mm x 2mm)および4アンテナフェーズドアレイ小型アンテナモジュール(23.8mm x 3.8mm)を設計・試作し、基本特性確認まで完了した。

研究開発項目4-b) ミリ波帯省面積低消費電力フェーズドアレイICの研究開発●本研究開発項目では、 Beyond 5Gで必要となる高データレートかつ、省電力・低コストなミリ波帯フェーズドアレイ無線機の研究開発を行う。

●Beyond 5Gで必要となるミリ波帯フェー
ズドアレイ無線機の研究開発
・・・
・・・●高データレート、低コスト、低消費電力の実現

BBADC

BBADC

BB

●提案した新コンセプトの28GHz帯時分割MIMO受信機を65nm CMOSで試作し、800MHzのスイッチング速度で400MHz帯域2ストリームのMIMO通信に成功した。256QAM変調により6.4Gbpsの伝送速度を達成した。

・・・

・・・

●省面積・低コストなMIMO無線機を実現

・・・●28GHz帯にあわせ、さらなる広帯域が利用可能な60GHz帯ミリ波無線通信をCMOS
集積回路技術で実現

ADC

5

４．特許出願、論文発表等、及びトピックス
国内出願

外国出願

研究論文

その他研究発表

標準化提案・採択

プレスリリース
報道

展示会

3(3)

1(1)

3(3)

38(33)

0(0)

2(2)

1(1)

受賞・表彰
成果の実施・その他

0(0)※成果数は累計件数、（ ）内は当該年度の件数です。

（1）プレスリリース 2件
2023/2/18 「新アーキテクチャのデジタル位相同期回路を開発」 東京工業大学
2023/3/24 「超小型ソフトウェア無線ボードの開発 ―ソフトウェア拡張により進化するプログラマブル基地局の開発を加速―」 東京大学

（2）勉強会
社会実装協力者等を対象とした勉強会を2回実施し、意見交換を行った。
・第2回 (2022年5月26日、オンライン開催)
基調講演 「Beyond 5Gの研究開発推進について」 (総務省国際戦略局 技術政策課企画官 古川易史)
・第3回 (2021年1月27日、オンライン開催)
産業・社会活動の基盤「Beyond 5G」とデバイスのご紹介 (シャープグループ)

５．今後の研究開発計画
2023年度は、B5G SDR-PFのプロトコルスタック（L1/L2/L3層のソフトウェア）について、シミュレーションによる動作検証を目標とする。
また、今後試作するのベースバンドSoCのテストチップ設計および機能検証、レイアウト設計および物理検証を行う。テストチップのセキュリ
ティ機能は、これまでに検討したセキュリティ仕様をベースに、暗号回路や耐タンパー性向上用回路を実装する。またB5Gで想定される新たなユースケースの研究開発として、新規セキュリティ機能のシミュレーション検討を行う。RF技術開発に関しては、これまでに試作した28GHzフェーズドアレイ小型アンテナモジュールおよび時分割MIMO ICの評価結果に基づく改善検討、試作、評価及び、60GHzへの展開に向けた基本的な検討、試作、評価を推進する。

6