参考資料
www.ti.com/ja-jp

目次

Application Note

TPS65219 PMIC による AM62x への電力供給

概要
このアプリケーション・ノートでは、AM62 Sitara™ プロセッサおよび主要なペリフェラルへの電力供給を行う、TPS65219
電力管理集積回路 (PMIC) とその機能セットすべてについて説明します。この資料で説明している電力供給ネットワーク(PDN) は、テキサス・インスツルメンツの AM62x Sitara プロセッサに電力を供給する産業用または車載アプリケーションに TPS65219 電力管理集積回路 (PMIC) を組み込むためのガイドとして使用できます。注文可能な型番の比較表には、AM62x のさまざまな使用事例をサポートする、工場出荷時にプログラム済みの TPS65219 のバリエーションの構成
が詳細に記載されています。設計プロセスを支援するために、電源マップの例が提供されます。ご質問や技術サポートについては、パワー・マネージメント E2E フォーラムをご利用ください。

目次
1 概要...........................................................................................................................................................................................2
2 TPS65219 の概要..................................................................................................................................................................... 2
2.1 TPS65219 機能ブロック図...................................................................................................................................................4
3 TPS65219 のバリエーション....................................................................................................................................................... 5
3.1 産業用アプリケーション向け TPS65219 NVM.......................................................................................................................5
3.2 車載アプリケーション用 TPS65219-Q1 NVM....................................................................................................................... 6
4 TPS6521905 ユーザー・プログラマブル NVM ............................................................................................................................8
5 AM62x のコア電圧の選択.......................................................................................................................................................... 96 VSYS 電圧ランプ.....................................................................................................................................................................10
7 パワー・ブロック図.....................................................................................................................................................................12
7.1 AM62x に電力を供給する TPS6521901 ...........................................................................................................................13
7.2 AM62x に電力を供給する TPS6521902 ...........................................................................................................................15
7.3 AM62x に電源を供給する TPS6521903 ...........................................................................................................................17
7.4 AM62x に電力を供給する TPS6521904 ...........................................................................................................................19
7.5 AM62x に電力を供給する TPS6521907 ...........................................................................................................................21
7.6 AM62x に電力を供給する TPS6521908 ...........................................................................................................................23
7.7 AM62x-Q1 に電力を供給する TPS6521920W-Q1 ........................................................................................................... 25
8 関連資料..................................................................................................................................................................................27
9 改訂履歴..................................................................................................................................................................................27

図の一覧
図 2-1. TPS65219 機能ブロック図.................................................................................................................................................4
図 4-1. 電源オプション...................................................................................................................................................................8
図 6-1. FSD がイネーブルの場合の VSYS スロー・ランプ.............................................................................................................10
図 6-2. FSD がディセーブルの場合の VSYS スロー・ランプ..........................................................................................................11
図 7-1. AM62 に電力を供給する TPS6521901........................................................................................................................... 14
図 7-2. AM62 に電力を供給する TPS6521902........................................................................................................................... 16
図 7-3. AM62x に電力を供給する TPS6521903..........................................................................................................................18
図 7-4. AM62x に電力を供給する TPS6521904..........................................................................................................................20
図 7-5. AM62 に電力を供給する TPS6521907........................................................................................................................... 22
図 7-6. AM62 に電力を供給する TPS6521908........................................................................................................................... 24
図 7-7. AM62x に電力を供給する TPS6521920W-Q1................................................................................................................ 26

表の一覧
表 2-1. TPS65219 の電力リソース................................................................................................................................................. 2
JAJA704B – MAY 2022 – REVISED SEPTEMBER 2023
Submit Document Feedback

TPS65219 PMIC による AM62x への電力供給

English Document: SLVAFD0
Copyright © 2023 Texas Instruments Incorporated

1

www.ti.com/ja-jp

商標

表 2-2. TPS65219 と TPS65219-Q1 の比較.................................................................................................................................3
表 3-1. AM62x 産業用アプリケーション向け TPS65219 NVM........................................................................................................ 5
表 3-2. AM62x-Q1 車載アプリケーション用 TPS65219-Q1 NVM................................................................................................... 6
表 4-1. TPS6521905 プログラミング・リソース................................................................................................................................. 8
表 5-1. コア電圧の選択................................................................................................................................................................. 9

商標
Sitara™ is a trademark of Texas Instruments.
Arm® is a registered trademark of Arm Ltd.
すべての商標は、それぞれの所有者に帰属します。

1 概要
TPS65219 PMIC は、AM62x プロセッサおよび主要なペリフェラルへの電力供給用に設計された、低コストで省スペースのソリューションです。TPS65219 はフレキシブルなマッピング機能を備えており、AM62x のさまざまな使用事例をサポー
トする、工場出荷時にプログラム済みの注文可能な型番が複数提供されます。AM62x SK EVM により、ハードウェア・ソリ
ューションをただちに利用できます。AM62x は、Sitara™ Arm® プロセッサ・ファミリの最新製品であり、組込み 3D グラフ
ィックス・アクセラレーション、デュアル・ディスプレイ・インターフェイス、広範なペリフェラルおよびネットワーク・オプションをサポートする機能を搭載しています。このプロセッサは、ヒューマン・マシン・インターフェイス (HMI) から 3D ポイント・クラ
ウドまで各種アプリケーションで使用できるように、強力なコンピューティング能力を提供すると同時に、ポータブル・システ
ムや電力に制約のあるシステム向けに設計されたパワー・マネージメント機能をサポートします。AM62x プロセッサ には、少なくとも 7 つのメイン・レール用の電力が必要です。これには、コア電源 (VDD_CORE)、RAM 電源 (VDDR_CORE)、
DDR PHY IO 電源(VDDS_DDR)、1.8V VDDA アナログ電源、1.8V/3.3V IO 電源、アナログ IO レール (VDDSHV) が含まれます。AM62x ファミリなどのプロセッサに電力を供給するには、十分な電流ヘッドルーム、厳格な過渡要件、電源
オン / 電源オフ・シーケンス用に完全に制御可能な多数のレールなどの要件を満たす必要があります。ユーザーズ・ガイ
ドやアプリケーション・レポート、その他の参考資料の間に矛盾がある場合、データシートの仕様を最終的な情報源としてください。

2 TPS65219 の概要
TPS65219 PMIC は、7 個のレギュレータ、3 個の降圧レギュレータ、4 個の低ドロップアウト・レギュレータ (LDO) を内蔵しています。降圧コンバータは、Buck1 で最大 3.5A、その他の降圧レギュレータでそれぞれ 2A をサポートします。
LDO1 および LDO2 (2×400mA) は、ロード・スイッチとして、動的な SD カード電圧をサポートするバイパス・モードに構成することが可能です。LDO3 および LDO4 (2×300mA) は、ロード・スイッチとして構成できます。この PMIC は VIN 範
囲が 2.5V～5.5V と広く、3.3V または 5V の一般的なシステム電圧をサポートします。表 2-1 に、各アナログ・リソースの電圧および電流能力の概要を示します。I2C インターフェイス、3 本の GPIO ピン、3 本のマルチファンクション・ピンを備えた TPS65219 PMIC は、AM62x SoC や他の多くの SoC に電力を供給できる完全な電源パッケージを提供します。
この PMIC には 2 つのバージョンがあり、TPS65219 は -40℃～+105℃の周囲温度範囲の産業用アプリケーションをサポートし、TPS65219-Q1 は -40℃～+125℃の拡張温度範囲を必要とする車載アプリケーションをサポートしています。
表 2-2 に、産業用と車載用の PMIC バリエーションの違いを示します。
表 2-1. TPS65219 の電力リソース
入力電圧
BUCK1
BUCK2
BUCK3

LDO1

出力電圧

電流能力

2.5V～5.5V

0.6V～3.4V

3.5A•

2.3MHz のスイッチング周波数

2.5V～5.5V

0.6V～3.4V

2A•

ダイナミック電圧スケーリング

2.5V～5.5V

0.6V～3.4V

2A•

電源シーケンスとデフォルト電圧をプログラム可能。

•

低電圧監視用の電圧スーパーバイザを内蔵。

•

電源シーケンスとデフォルト電圧をプログラム可能。

•

ロード・スイッチとして、バイパス・モードに構成することも

1.5V～5.5V (LDO、ロード・スイッチ)

0.6V～3.4V (LDO)

400mA

1.5V～3.4V (バイパス)

1.5V～3.4V (バイパス)
LDO2

1.5V～5.5V (LDO、ロード・スイッチ)

備考

可能。
0.6V～3.4V (LDO)

400mA

1.5V～3.4V (バイパス)•

低電圧監視用の電圧スーパーバイザを内蔵

1.5V～3.4V (バイパス)

2

JAJA704B – MAY 2022 – REVISED SEPTEMBER 2023
Submit Document Feedback

TPS65219 PMIC による AM62x への電力供給

English Document: SLVAFD0
Copyright © 2023 Texas Instruments Incorporated

www.ti.com/ja-jp

TPS65219 の概要

表 2-1. TPS65219 の電力リソース (continued)
入力電圧
LDO3
LDO4

出力電圧

電流能力

2.2V～5.5V

1.2V～3.3V

300mA

備考
•

電源シーケンスとデフォルト電圧をプログラム可能。

2.2V～5.5V

1.2V～3.3V

300mA

•

ロード・スイッチとして構成可能•

低電圧監視用の電圧スーパーバイザを内蔵

表 2-2. TPS65219 と TPS65219-Q1 の比較
機能

ターゲット・プロセッサ

スイッチング周波数

TPS65219

TPS65219-Q1

(産業用)

(車載用)

AM62x

AM62x-Q1

13mm × 13mm、0.5mm ピッチ、425 ピン FCCSP

17.2mm x 17.2mm、0.8mm ピッチ、441 ピンの

BGA (ALW)FCBGA (AMC)

最大 2.3MHz

最大 2.3MHz デバイスの構成に応じて、疑似固定周波数または固定周波数のいずれかに対応。
擬似固定周波数

擬似固定周波数•

自動 PFM•

強制 PWM•

自動 PFM•

強制 PWM

固定周波数•

スペクトラム拡散機能を利用可能

自由気流での動作温度 TA

40℃～105℃

40℃～125℃

動作接合部温度 TJ-40℃～125℃-40℃～150℃

機能安全対応なし

機能安全対応 (テキサス・インスツルメンツの品質管理
プロセス、機能安全 FIT 率の計算、故障モード分布が
利用可能)

パッケージ

2 パッケージ・オプション

1 パッケージ・オプション•

4mm×4mm、0.4mm ピッチの VQFN•

5mm×5mm、0.5mm ピッチの VQFN•

5mm×5mm、0.5mm ピッチの VQFN•

(ウェッタブル・フランク)

JAJA704B – MAY 2022 – REVISED SEPTEMBER 2023
Submit Document Feedback

TPS65219 PMIC による AM62x への電力供給

English Document: SLVAFD0
Copyright © 2023 Texas Instruments Incorporated

3

TPS65219 の概要

www.ti.com/ja-jp

2.1 TPS65219 機能ブロック図
TPS65219
PIN_LDO1

From 1.5-V to VSYS
supplyPVIN_B1

2.2 F

1.8-V/3.3-V SD-card-IO supply,
0.85V low-power-core supply
or 1.8-V Analog supply(adjustable 0.6V to 3.4V) 2.2 F

From 2.5-V to VSYS
system power

DVS

VLDO1
LDO1

DVS

4.7 F

LX_B1_1
LX_B1_2

0.75-V core supply(adjustable 0.6V to 3.4V)

Buck1
FB_B1

PIN_LDO2

From 1.5-V to VSYS
supply2.2 F

1.8-V/3.3-V SD-card-IO supply,
0.85V low-power-core supply
or 1.8-V Analog supply(adjustable 0.6V to 3.4V) 2.2 F

10 F (depends on configuration)

PVIN_B2

DVS

From 2.5-V to VSYS
system power

VLDO2
LDO2

4.7 F

LX_B2
DVS

Buck2
1.8-V Analog-supply(adjustable 1.2V to 3.3V)

VLDO3

LDO3

2.2 F

3.3-V IO-supply(adjustable 0.6V to 3.4V,
3.3V requires higher min VIN!)

FB_B2

10 F (depends on configuration)

PVIN_B3

From 2.5-V to VSYS
system power
4.7 F

PIN_LDO34

From 2.2-V to VSYS
supplyLX_B3

1.1-V DDR supply(adjustable 0.6V to 3.4V)

DVS
4.7 F

1.8-V IO-supply(adjustable 1.2V to 3.3V)

Buck3
VLDO4

FB_B3

10 F (depends on configuration)

VSYS

From 2.5-V to 5.5-V
system power

LDO4

2.2 F

AGND

VIO
10 

From SOC
VIO
10 

To / from SOC
VIO
10 

To External rail EN
VIO
10To External rail EN
To External rail EN
or to 2nd TPS65219

Supervisor
and up-/downsequencer

SCL

INT LDO2.2 FVDD1P82.2 F

I2C
SDA
OD

GPO1

nRSTOUT

OD
OD

nINT

VIO
10

To SOCVIO
10 

To SOCDIGITAL

GPO2

OD

MODE/STBYVIO
10From SOC

GPIO
MODE/RESET

OD

VSYS
Momentary push-button

FB_B1
FB_B2
FB_B3
VLDO1
VLDO2
VLDO3
VLDO4

PB/EN/VSENSE

VSEL_SD/
VSEL_DDR

From SOC

From SOC

ThermalPad

図 2-1. TPS65219 機能ブロック図4

JAJA704B – MAY 2022 – REVISED SEPTEMBER 2023
Submit Document Feedback

TPS65219 PMIC による AM62x への電力供給

English Document: SLVAFD0
Copyright © 2023 Texas Instruments Incorporated

www.ti.com/ja-jp

TPS65219 のバリエーション

3 TPS65219 のバリエーション
TPS65219 PMIC には、AM62x プロセッサおよびペリフェラルに電力を供給するために、独自のレジスタ設定を工場出荷時にプログラムした複数のバリエーションがあります。適切な注文可能な型番 (OPN) の選択は、アプリケーションの使用事例、特に入力電源、メモリの種類、コア電圧によって異なります。セクション 3.1 は、産業用アプリケーション向けに現在利用可能な注文可能な型番の主な NVM 設定を比較したものです。同様に、車載用アプリケーションをサポートするために現在利用可能な OPN の主な NVM 設定を セクション 3.2 に示します。これらの表には、テクニカル・リファレンス・マ
ニュアルや AM62x スタータ・キットなど、新規設計をサポートするために利用可能なリソースも掲載されています。詳細な情報については、デバイス・データシートを参照してください。
注
注文可能な型番には、デフォルトのレジスタ設定を記載したテクニカル・リファレンス・マニュアル (TRM) があります。NVM レジスタ設定は、データシートのレジスタ・マップの RESET 列に「X」で示されています。事前プロ
グラム済みの注文可能な型番 (OPN) がいずれもアプリケーションの要件を満たしていない場合、カスタム
NVM のオプションについては セクション 4 を参照してください。

3.1 産業用アプリケーション向け TPS65219 NVM
表 3-1. AM62x 産業用アプリケーション向け TPS65219 NVM
使用事例

TPS6521901

TPS6521902

TPS6521903

TPS6521904

TPS6521907

TPS6521908

Vsys

5V

3.3V

3.3V

3.3V

5V

3.3V

VDD_CORE (3)

0.75V

0.75V

0.75V

0.85V

0.85V

0.85V

外部メモリ

DDR4

LPDDR4

DDR4

DDR4

DDR4

LPDDR4SLVUCL9SLVUCM0

テクニカル・リファレンス・マニュアル (TRM) SLVUCH3
TPS65219EVM

ハードウェア (2)BUCK1SLVUCL0SLVUCJ2

SLVUCL1

AM62B PMIC 搭
載、スタータ・キット

AM62B PMIC 搭
載、スタータ・キット

Vout

0.75V

0.75V

0.75V

0.85V

0.85V

0.85V

帯域幅

高帯域

高帯域

高帯域

高帯域

高帯域

高帯域

Vout

3.3V

1.8V

1.8V

1.8V

3.3V

1.8V

帯域幅

高帯域

高帯域

高帯域

高帯域

高帯域

高帯域

Vout

1.2V

1.1V

1.2V

1.2V

1.2V

1.1V

帯域幅

高帯域

高帯域

高帯域

高帯域

高帯域

高帯域

LDO1

Vout

3.3V/1.8V (バイパス)

3.3V/1.8V (バイパ 3.3V/1.8V (バイパス)ス)

3.3V/1.8V (バイパス)

3.3V/1.8V (バイパ 3.3V/1.8V (バイパ
ス)
ス)

LDO2

Vout

0.85V

0.85V

0.85V

1.8V

1.8V

1.2V (ディセーブ
ル時)

LDO3

Vout

1.8V

1.8V

1.8V

1.8V

1.8V

1.8V

LDO4

Vout

2.5V

2.5V

2.5V

2.5V

2.5V

2.5V

GPIO

GPO1

イネーブル

ディセーブルディセーブルディセーブルイネーブル

ディセーブルGPO2

ディセーブル

イネーブル

イネーブル

イネーブル

ディセーブル

イネーブル

GPIO

ディセーブルディセーブルディセーブルディセーブルディセーブルディセーブル設定

ウォーム・リセット

ウォーム・リセット

ウォーム・リセット

ウォーム・リセット

ウォーム・リセット

ウォーム・リセット

極性

High = 通常動作

High = 通常動作

High = 通常動作

High = 通常動作

High = 通常動作

High = 通常動作

BUCK2

BUCK3

モード / リセット

Low = ウォーム・リセ Low = ウォーム・リ Low = ウォーム・リセ Low = ウォーム・リセ Low = ウォーム・リ Low = ウォーム・リ

MODE/SBY

ット

セット

ット

ット

セット

セット

設定

モードおよびスタンバイ

モードおよびスタンバイ

モードおよびスタンバイ

モードおよびスタンバイ

モードおよびスタンバイ

モードおよびスタ
ンバイ

極性High = アクティブ状 High = アクティブ
態および強制 PWM 状態および強制Low = スタンバイ状 PWMHigh = アクティブ状 High = アクティブ状 High = アクティブ
態および強制 PWM 態および強制 PWM 状態および強制Low = スタンバイ状 Low = スタンバイ状 PWMHigh = アクティブ
状態および強制
PWM

態および自動 PFM

態および自動 PFM

Low = スタンバイ

Low = スタンバイ

Low = スタンバイ

状態および自動状態および自動状態および自動

PFM

PFM

PFM

態および自動 PFM

JAJA704B – MAY 2022 – REVISED SEPTEMBER 2023
Submit Document Feedback

TPS65219 PMIC による AM62x への電力供給

English Document: SLVAFD0
Copyright © 2023 Texas Instruments Incorporated

5

TPS65219 のバリエーション

www.ti.com/ja-jp

表 3-1. AM62x 産業用アプリケーション向け TPS65219 NVM (continued)
使用事例

VSEL_SD/DDR

TPS6521901

TPS6521902

TPS6521903

TPS6521904

TPS6521907

TPS6521908

5V

3.3V

3.3V

3.3V

5V

3.3V

Vsys
VDD_CORE (3)

0.75V

0.75V

0.75V

0.85V

0.85V

0.85V

外部メモリ

DDR4

LPDDR4

DDR4

DDR4

DDR4

LPDDR4

設定

SD

SD

SD

SD

SD

SD

レール

LDO1

LDO1

LDO1

LDO1

LDO1

LDO1

極性

High =
LDO1_VSET
Low = 1.8V

High =
LDO1_VSET
Low = 1.8V

High =
LDO1_VSET
Low = 1.8V

High =
LDO1_VSET
Low = 1.8V

High =
LDO1_VSET
Low = 1.8V

High =
LDO1_VSET
Low = 1.8V

EN/PB/VSENSE ピン構成

イネーブル

プッシュボタン

プッシュボタン

プッシュボタン

イネーブル

イネーブル

最初の電源検出 (1)

イネーブル

イネーブル

イネーブル

イネーブル

イネーブル

イネーブル

(1) 最初の電源検出 (FSD) により、EN/PB/VSENSE ピンが OFF_REQ ステータスであっても、電源電圧が印加された直後に電源オンが可能になります。FSD は、EN、PB、または VSENSE などの任意のオン・リクエスト構成と組み合わせて使用できます。最初の電源投入時に、EN/PB/VSENSE ピンは、有効なオン・リクエストがあるかのように見なされます。
(2) AM62 スタータ・キットには、デフォルトで TPS6521904 PMIC が搭載されており、VDD_CORE = 0.85V をサポートしています。 VDD_CORE = 0.75V をサポートするには、以下の変更が必要です。TPS6521904 PMIC のTPS6521903 への交換と R699 のアンインストール、R123 の取り付けが必要です。
(3) 2 つの VDD_CORE 動作ポイントの比較については、「セクション 5」を参照してください。

3.2 車載アプリケーション用 TPS65219-Q1 NVM
表 3-2. AM62x-Q1 車載アプリケーション用 TPS65219-Q1 NVM
TPS6521920W-Q1
使用事例

Vsys

3.3V

VDD_CORE(2)

0.75V
LDDR4

外部メモリ
SLVUCN8

テクニカル・リファレンス・マニュアル (TRM)

低消費電力 Sitara プロセッサ向け AM62x スタータ・キット

ハードウェア
BUCK1

Vout

0.75V

帯域幅

高帯域

Vout

1.8V

帯域幅

高帯域

Vout

1.1V

帯域幅

高帯域

LDO1

Vout

3.3V/1.8V (バイパス)

LDO2

Vout

0.85V

LDO3

Vout

1.8V

LDO4

Vout

2.2V

GPIO

GPO1

ディセーブル

GPO2

イネーブル

GPIO

ディセーブル設定

ウォーム・リセット

極性

High = 通常動作

BUCK2

BUCK3

モード / リセット

Low = ウォーム・リセット
MODE/SBY

設定

モード

極性

High = 強制 PWM
Low = 自動 PFM

VSEL_SD/DDR

6

設定

SD

レール

LDO1

極性

High = LDO1_VSET
Low = 1.8V
JAJA704B – MAY 2022 – REVISED SEPTEMBER 2023
Submit Document Feedback

TPS65219 PMIC による AM62x への電力供給

English Document: SLVAFD0
Copyright © 2023 Texas Instruments Incorporated

www.ti.com/ja-jp

TPS65219 のバリエーション

表 3-2. AM62x-Q1 車載アプリケーション用 TPS65219-Q1 NVM (continued)
TPS6521920W-Q1
使用事例

Vsys

3.3V

VDD_CORE(2)

0.75V

外部メモリ

LDDR4

EN/PB/VSENSE ピン構成

イネーブル

最初の電源検出 (1)

イネーブル

(1)

(2)

最初の電源検出 (FSD) により、EN/PB/VSENSE ピンが OFF_REQ ステータスであっても、電源電圧が印加された直後に電源オンが可能になります。FSD は、EN、PB、または VSENSE などの任意のオン・リクエスト構成と組み合わせて使用できます。最初の電源投入時に、EN/PB/
VSENSE ピンは、有効なオン・リクエストがあるかのように見なされます。
2 つの VDD_CORE 動作ポイントの比較については「セクション 5」を参照してください。

JAJA704B – MAY 2022 – REVISED SEPTEMBER 2023
Submit Document Feedback

TPS65219 PMIC による AM62x への電力供給

English Document: SLVAFD0
Copyright © 2023 Texas Instruments Incorporated

7

TPS6521905 ユーザー・プログラマブル NVM

www.ti.com/ja-jp

4 TPS6521905 ユーザー・プログラマブル NVM
図 4-1 に、利用可能な電源オプションを示します。このアプリケーション・ノートでは、さまざまな使用事例で AM62x に電力を供給するために使用できる、事前設定済みの NVM について説明しています。このドキュメントに記載されている注文
可能な型番 (OPN) がどれもアプリケーションの要件を満たしていない場合や、デフォルト設定に小さな変更が必要な場
合は、カスタム NVM が必要です。大量生産向けに、テキサス・インスツルメンツではカスタム NVM 設定で注文可能な新しい型番を作成しています。少量生産の場合、お客様は 表 4-1 に記載されているリソースを使用し、生産ラインで、またはサード・パーティーのプログラミング・サービスを通じて PMIC をプログラムできます。

Supply opons

Pre-congured NVM

Pre-con gured NVMs can be foundin the TPS65219 product page at.com. Each of these devices have aTechnical Reference Manual that
describes the default registersengs.

e

Hi

um

l
Vo

gh
Vo
lu

w
Lo

me

Custom NVM

TI creates a new orderable
part number with a custom
NVM conguraon.

Customer creates NVM
conguraon le andprogram the PMIC in theirproduc on line or throughthird party programming
service.

図 4-1. 電源オプション
表 4-1. TPS6521905 プログラミング・リソース

8

関連資料

リンク

プログラミング・ガイド『TPS65219 不揮発性メモリ (NVM) プログラミング・ガイド』

グラフィカル・ユーザー・インターフェイス(GUI)『TPS65219 グラフィカル・ユーザー・インターフェイス』

ソケット付き EVM『TPS65219 不揮発性メモリ (NVM) プログラミング・ボード』

TPS6521905 データシート『3 個の降圧 DC/DC コンバータと 4 個の LDO を搭載した、ユーザー・プログラマブルな電力管理集積
回路 (PMIC)』JAJA704B – MAY 2022 – REVISED SEPTEMBER 2023
Submit Document Feedback

TPS65219 PMIC による AM62x への電力供給

English Document: SLVAFD0
Copyright © 2023 Texas Instruments Incorporated

www.ti.com/ja-jp

AM62x のコア電圧の選択

5 AM62x のコア電圧の選択
VDD_CORE は、AM62x プロセッサのコア電源です。このドメインには 2 つの動作ポイントがあります。表 5-1 は、周波数、消費電力、パワー・マッピング、シーケンシング要件の観点から、0.75V と 0.85V の動作ポイントを比較したものです。AM62x はダイナミック電圧スケーリングをサポートしていないため、0.75V と 0.85V の動作ポイントに異なる
TPS65219 の注文可能な型番を使用します。
表 5-1. コア電圧の選択
VDD_CORE
0.75V(フレキシブル・コア)
A53SS (Cortex-A53x) の最大動作周波数 最大 1.25GHz

0.85V(最小 BOM (部品表) オプション)
最大 1.4GHz

消費電力

低消費電力 VDD_CORE (1)高消費電力 (1)

PMIC とプロセッサのパワー・マッピング

2 つの PMIC レールが必要です。1 つは 0.75V で
VDD_CORE に電力を供給し、もう 1 つは 0.85V で
VDDR_CORE に電力を供給する PMIC レールです。
Buck1 は、0.75V を出力するよう構成されている場

最小 BOM (部品表) オプション。
同じ PMIC レールから VDD_CORE (コア電源)

合、VDD_CORE に電力を供給するために使用されます。LDO2 は、0.85V を出力するよう構成されている場合、VDDR_CORE に電力を供給するために使と VDDR_CORE (RAM 電源) への電力供給を可能にします。
Buck1 は、0.85V を出力するよう構成されている
場合、両方のコア・レールに電力を供給するために使用されます。

用されます。
シーケンシング

電源オン / 電源オフ・シーケンス要件
コア電源はどちらも同じ PMIC レールから供給さ
VDD_CORE は、VDDR_CORE よりも前に立ち上が れるため、シーケンシング要件はありません。
る必要があります。
VDD_CORE は、VDDR_CORE の後に立ち下がる必要があります。

(1) プロセッサの消費電力の詳細については、アプリケーション・ノート『AM62x 電力推定ツール』を参照してください。

JAJA704B – MAY 2022 – REVISED SEPTEMBER 2023
Submit Document Feedback

TPS65219 PMIC による AM62x への電力供給

English Document: SLVAFD0
Copyright © 2023 Texas Instruments Incorporated

9www.ti.com/ja-jp

VSYS 電圧ランプ

6 VSYS 電圧ランプ
TPS65219 の電源オン・シーケンスは、以下の主なステップでゲートされます。VSYS の電圧が POR_Rising スレッショ
ルドを上回り、PMIC が NVM の内容をレジスタ・マップにロードした後、オンの要求を待機してから電源オン・シーケンスを実行します。最初のオン・リクエストは PU_ON_FSD レジスタ・フィールドの最初の電源検出機能 (FSD) をイネーブルにすることでバイパスできます。 PU_ON_FSD=0x1 の場合、NVM 設定がレジスタ・マップにロードされた後、PMIC はオン・リクエストを待たずに電源オン・シーケンスの実行を開始します。このシナリオでは、お客様は PMIC が電源オン・シー
ケンスの実行を開始する前に VSYS を供給するプリレギュレータが安定した出力電圧に達していることを確認する必要があります。VSYS の電圧は、VSYS が POR_threshold を上回ってから約 2.3ms 以内に目標の Vout に達する必要があります。
注
FSD がイネーブル (PU_ON_FSD=0x1) で VSYS のランプが遅い場合、PMIC は要求されている入力電圧から出力電圧へのヘッドルームを確保せずに、最初のレールをイネーブルしようとします。この条件が成立すると PMIC に障害が発生します。
図 6-1 に FSD がイネーブルで VSYS のランプが遅い場合の例を示します。

VSYSPOR_Rising

VSYS

ON-RequestFirst PMIC rail in the
power-up sequence

1

2

3

4

5

図 6-1. FSD がイネーブルの場合の VSYS スロー・ランプ
•
•
•

•
•

ステップ 1：VSYS が POR_Rising スレッショルドに達します。
ステップ 2：NVM 設定は約 2.3ms 後にレジスタにロードされます。
ステップ 3：FSD がイネーブルになっているため PMIC は電源オン・シーケンスの実行を開始しますが、VSYS の電圧は依然として低すぎ、入力から出力へのヘッドルームを満たしていません。電源オン・シーケンスの最初の PMIC レールには、最初の電源オンを表す 3 つの電圧ピークと、再試行カウンタ (MASK_RETRY_COUNT) に設定された 2つの試行が示されています。
ステップ 4：イネーブル・ピンが High になり、ピンのデグリッチが有効になります。
ステップ 5：ステップ 3 で電源オンを試みた後、デバイスは初期化状態のままであるため、PMIC は電源オン・シーケンスを実行できません。PMIC を初期化状態から復帰させるには、より高速なランプで VSYS のパワー・サイクルを実行する必要があります。

図 6-2 に、 FSD がディセーブルで VSYS のランプが低速の例を示します。

10

JAJA704B – MAY 2022 – REVISED SEPTEMBER 2023
Submit Document Feedback

TPS65219 PMIC による AM62x への電力供給

English Document: SLVAFD0
Copyright © 2023 Texas Instruments Incorporated

www.ti.com/ja-jp

VSYS 電圧ランプ

VSYSPOR_Rising

VSYS

ON-RequestFirst PMIC rail in the
power-up sequence

1

•
•
•
•
•

2

3

4

5

ステップ 1：VSYS が POR_Rising スレッショルドに達します。
ステップ 2：NVM 設定は約 2.3ms 後にレジスタにロードされます。
ステップ 3：FSD がディセーブルのため、PMIC は電源オン・シーケンスを実行するためのオン・リクエストを待ちます。
ステップ 4：イネーブル・ピンが High になり、ピンのデグリッチが有効になります。
ステップ 5：PMIC は、最初のスロットに割り当てられたレールから、電源オン・シーケンスの実行を開始します。
図 6-2. FSD がディセーブルの場合の VSYS スロー・ランプ

JAJA704B – MAY 2022 – REVISED SEPTEMBER 2023
Submit Document Feedback

TPS65219 PMIC による AM62x への電力供給

English Document: SLVAFD0
Copyright © 2023 Texas Instruments Incorporated

11

www.ti.com/ja-jp

パワー・ブロック図

7 パワー・ブロック図
AM62 プロセッサおよびペリフェラルに電力を供給する目的で TPS65219 を設計する際には、いくつかの検討事項を考慮に入れる必要があります。
•
•
•
•
•

アプリケーションで LPDDR4 または DDR4 メモリを使用するか？
SD カードをサポートする必要はあるか？
システムの電源電圧は？
完全に制御されたシーケンスを必要とする外部ディスクリート IC はあるか？
システム・アプリケーションで高い集積度と少ない消費電力のどちらを優先するか？

これらの問いはそれぞれ、電源ブロック図の設計、構成、セットアップなどに影響を与えるものであり、非常に堅牢な電源
ソリューションを設計するために重要です。以下のセクションでは、さまざまなアプリケーション要件で TPS65219 PMICから AM62x プロセッサに電力を供給する方法について説明します。
このアプリケーション・ノートで説明されている TPS65219 のすべてのバリエーションで、SD カードのデュアル電圧 I/O(3.3V および 1.8V) に給電するバイパスとして LDO1 を設定しています。最初に SD IO を 3.3V に設定するため、ロジッ
クの HIGH のデフォルト値と外部プルアップを持つプロセッサ GPIO 制御信号を使用します。電源オン・シーケンスの後、プロセッサは SD 仕様に基づき高速カード動作に必要な 1.8V レベルを選択するために GPIO 信号を LOW に設定できます。このバイパス構成により、SD カード動作からのブート時に I2C 通信を確立しなくても、LDO1 電圧を 3.3V～
1.8V の範囲で制御可能となります。LDO1 のバイパス構成では、その入力電源ピン (PVIN_LDO1) を 3.3V に接続する必要があります。

12

JAJA704B – MAY 2022 – REVISED SEPTEMBER 2023
Submit Document Feedback

TPS65219 PMIC による AM62x への電力供給

English Document: SLVAFD0
Copyright © 2023 Texas Instruments Incorporated

www.ti.com/ja-jp

パワー・ブロック図

7.1 AM62x に電力を供給する TPS6521901
VSYS = 5V | メモリ：DDR4 | VDD_CORE = 0.75V
図 7-1 に、5V 入力電源と DDR4 メモリを搭載したシステム上で AM62x プロセッサに電力を供給する TPS6521901 バ
リエーションを示します。プリレギュレータから供給される 5V は、リファレンス・システムのメイン入力電源 (VSYS) と、降圧コンバータの電力入力 (PVIN_Bx) に接続されます。Buck1、Buck2、Buck3 は、それぞれ 0.75V、3.3V VDDSHVx IO、および DDR IO で VDD_CORE に電力を供給するのに使用されます。Buck2 (3.3V の PMIC レール) は、電源オン・シーケンスで最初に上昇するようにプログラムされているため、一部の LDO の入力電源として使用して、消費電力を最小限に抑えることができます。LDO1 をバイパスとして構成すると、SD カードの電圧を 3.3V～1.8V の範囲で動的に変化させることができます。LDO1 のこの電圧の変化は、VSEL_SD ピンを HIGH (LDO1 = 3.3V) または LOW (LDO1 = 1.8V)に設定することによってトリガできます。LDO2 は、VDDR_CORE に電力を供給するのに使用されます。LDO3 は 1.8Vのアナログ・ドメインをサポートし、LDO4 は DDR4 メモリ用の 2.5V VPP をサポートします。この電源ソリューションには、
1.8V VDDSHV IO ドメインへの電力供給用の外部ディスクリート降圧レギュレータが必要です。この外部ディスクリート・レギュレータは、PMIC の GPO1 を使用してイネーブルにできます。TPS6521901 は、電源オン・シーケンスの 2 番目のスロットで GPO1 をイネーブルにするように、事前にプログラムされています。外部ディスクリート・レギュレータは、PMIC が次のスロットのレールへの給電を開始する前にアクティブ放電を行い、安定した出力電圧まで昇圧する必要があります。
残りの 2 本の汎用ピン (GPIO および GPO2) は、デフォルトでディセーブルになる空きデジタル・リソースですが、(nRSTOUT がリリースされた後) PMIC の電源オン・シーケンスの完了後に I2C を介してイネーブルにすることができます。
注
NVM 設定および電源オン / 電源オフ・シーケンス図については、『TPS6521901 テクニカル・リファレンス・マ
ニュアル』を参照してください。

JAJA704B – MAY 2022 – REVISED SEPTEMBER 2023
Submit Document Feedback

TPS65219 PMIC による AM62x への電力供給

English Document: SLVAFD0
Copyright © 2023 Texas Instruments Incorporated

13

www.ti.com/ja-jp

パワー・ブロック図
AM62xProcessor

TPS6521901
PMIC
VSYS (5V)

VSYS

BUCK1
(3.5A max)

0.75V

PVIN_B2

BUCK2(2A max)

3.3V

PVIN_B3

BUCK3(2A max)

1.2V

PVIN_LDO1

LDO1 - Bypass(400mA max)

3.3V / 1.8V

LDO2
(400mA max)

0.85V

LDO3
(300mA max)

1.8V

LDO4
(300mA max)

2.5V

PVIN_B1

Buck2 (3.3V)

1.8V(From discrete
Buck)

PVIN_LDO2

PVIN_LDO34

VDD_COREVDDS_DDR
DVDD3V3 (VDDSHVx),
VDDSHV_MCU
DVDD1V8 (VDDSHVy)
VDDA_1V8, VDDA_MCU
VDDSHV5_MMC
VDDR_CORE
Digital / Analog Supplies

AnalogEnable Logic

EN/PB/VSENSE
SCL

I2C0_SCL (1.8V/3.3V, OD)

SDA

I2C0_SDA (1.8V/3.3V, OD)nINT

EXTINTn (1.8V/3.3V, OD)

nRSTOUTMCU_PORz (1.8V,Fail Safe)

VSEL_SD /VSEL_DDR

GPIOx (1.8V/3.3V,PP)

MODE/STBYPMIC_LPM_EN0(1.8V/3.3V,PP)RESETSTATz (1.8V/3.3V, PP)

MODE/RESETGPIOFree resource

GPO1

TPS65219 GPO1GPO2

Digital Signals
VPP (fuse)

Free resource

DigitalVSYS (5V)
TPS65219 GPO1

Buck2 (3.3V)
AM62 GPIOx

VDDQ

PVIN

TPS51206

EN

VTT-termination(optional)

REFIN
PVIN
EN

TPSM82822 /TPS6282

PVIN

TLV75518P

0.6V

VPP

DDR4

Buck2 (3.3V)
AM62 GPIOx
Buck3 (1.2V)

System

VTT
1.8V
uSD
AM62 GPIOx

1.8V

EN

Routing Descriptors

Domain Descriptors
PMIC & AM62x

PMIC

Processor

AnalogAnalogDigitalDigitalDiscrete Buck

Peripherals / System Rails

PMIC & Peripherals

Discrete LDO

図 7-1. AM62 に電力を供給する TPS6521901

14

JAJA704B – MAY 2022 – REVISED SEPTEMBER 2023
Submit Document Feedback

TPS65219 PMIC による AM62x への電力供給

English Document: SLVAFD0
Copyright © 2023 Texas Instruments Incorporated

www.ti.com/ja-jp

パワー・ブロック図

7.2 AM62x に電力を供給する TPS6521902
VSYS = 3.3V または 5V | メモリ：LPDDR4 | VDD_CORE = 0.75V
図 7-2 に、3.3V 入力電源と LDDR4 メモリを搭載したシステム上で AM62x プロセッサに電力を供給する TPS6521902
バリエーションを示します。Buck1、LDO3、LDO2、LDO1 を使用して、前のブロック図で説明したのと同じ AM62x ドメイ
ンに電力を供給します。プリレギュレータから供給される 3.3V をパワー・スイッチと組み合わせて、3.3 DVDDSH IO ドメイ
ンに電力を供給できます。この外部パワー・スイッチは、 PMIC によってイネーブル / ディセーブルになり、更にアクティブ
放電が必要です。GPO2 は、電源オン・シーケンスの 2 番目のスロット (持続時間 10ms) でイネーブルになるように事前にプログラムされています。この構成を使用して、外部パワー・スイッチをイネーブルにし、プロセッサのシーケンス要件を満たすことができます。このスイッチには適切なランプ・レート仕様の製品を選択し、2 番目のスロットの持続時間 10ms の間に (PMIC が電源オン・シーケンスの次のスロットを開始する前に) 安定した出力電圧を供給する必要があります。
Buck3 および Buck2 は、VDDS_DDR および 1.8V DVDD3V3 IO ドメインで必要とされる 1.1V および 1.8V をサポートします。また、LPDDR4 メモリに必要とされる電圧をサポートするのにも使用されます。LDO4 は、イーサネット PHY などの外部ペリフェラルに使用できる、2.5V の空き電源リソースです。GPIO と GPO1 は、デフォルトでディセーブルになる空
きデジタル・リソースですが、必要に応じて I2C 経由でイネーブルにすることもできます。
また、TPS6521902 は 5V 入力電源もサポートしています。VSYS = 5V を使用する場合は、外部パワー・スイッチを
3.3V 降圧コンバータに置き換えます。この外部降圧コンバータは、同じ PMIC GPO2 によってイネーブルになります。
注
NVM 設定および電源オン / 電源オフ・シーケンス図については、『TPS6521902 テクニカル・リファレンス・マ
ニュアル』を参照してください。

JAJA704B – MAY 2022 – REVISED SEPTEMBER 2023
Submit Document Feedback

TPS65219 PMIC による AM62x への電力供給

English Document: SLVAFD0
Copyright © 2023 Texas Instruments Incorporated15

www.ti.com/ja-jp

パワー・ブロック図
VSYS (3.3V)
TPS65219 GPO2

PVIN
EN

TPS22965
Power Switch

3.3V

AM62x
Processor

TPS6521902
PMIC
VSYS

Buck2 (1.8V)

VSYS (3.3V)

PVIN_B1

BUCK1(3.5A max)

0.75V

PVIN_B2

BUCK2(2A max)

1.8V

PVIN_B3

BUCK3(2A max)

1.1V

PVIN_LDO1

LDO1 - Bypass(400mA max)

3.3V / 1.8V

LDO2
(400mA max)

0.85V

PVIN_LDO2

LDO3(300mA max)

1.8V

LDO4
(300mA max)

2.5V Free resource

PVIN_LDO34

VDD_COREVDDS_DDR
DVDD3V3 (VDDSHVx),
VDDSHV_MCU
DVDD1V8 (VDDSHVy)
VDDA_1V8, VDDA_MCU
VDDSHV5_MMC
VDDR_CORE
Digital / Analog Supplies

Analog

EN/PB/VSENSE
SCL

I2C0_SCL (1.8V/3.3V, OD)

SDA

I2C0_SDA (1.8V/3.3V, OD)nINT

EXTINTn (1.8V/3.3V, OD)

nRSTOUTMCU_PORz (1.8V,Fail Safe)

VSEL_SD /VSEL_DDR

GPIOx (1.8V/3.3V,PP)

MODE/STBYPMIC_LPM_EN0(1.8V/3.3V,PP)RESETSTATz (1.8V/3.3V, PP)

MODE/RESETGPIOFree resource

GPO1

Free resource

GPO2

TPS65219 GPO2

Digital Signals
VPP (fuse)

Digital

PVIN

AM62 GPIOxEN

TLV75518P

VDD_1V8

1.8V

VDDQ

LPDDR4

TPS22965 (3.3V)

SystemuSD
AM62 GPIOx

Routing Descriptors

Domain Descriptors
PMIC & AM62x

PMIC

Processor

AnalogAnalogDigitalDigitalDiscrete Power Switch

Peripherals / System Rails

PMIC & Peripherals

Discrete LDO

図 7-2. AM62 に電力を供給する TPS6521902

16

JAJA704B – MAY 2022 – REVISED SEPTEMBER 2023
Submit Document Feedback

TPS65219 PMIC による AM62x への電力供給

English Document: SLVAFD0
Copyright © 2023 Texas Instruments Incorporated

www.ti.com/ja-jp

パワー・ブロック図

7.3 AM62x に電源を供給する TPS6521903
VSYS = 3.3V または 5V | メモリ：DDR4 | VDD_CORE = 0.75V
図 7-3 に、3.3V 入力電源と DDR4 メモリを搭載したシステム上で AM62x プロセッサに電力を供給する TPS6521903
バリエーションを示します。この PMIC NVM 構成は TPS6521902 と類似していますが、Buck3 が LPDDR4 ではなく
1.2V (DDR4) を供給するように構成されています。プリレギュレータから供給される 3.3V をパワー・スイッチと組み合わせて、3.3 DVDDSH IO ドメインに電力を供給できます。GPO2 は、電源オン・シーケンスの 2 番目のスロット (持続時間10ms) でイネーブルになるように事前にプログラムされています。GPO2 を使用して、外部パワー・スイッチをイネーブルにし、プロセッサのシーケンス要件を満たすことができます。このスイッチには適切なランプ・レート仕様の製品を選択し、2番目のスロットの持続時間 10ms の間に (PMIC が電源オン・シーケンスの次のスロットを開始する前に) 安定した出力電圧を供給する必要があります。Buck3 は、VDDS_DDR への電力供給に使用され、Buck2 の 1.8V と合わせて DDR4 メ
モリに必要な電圧をサポートします。GPIO と GPO1 は、デフォルトでディセーブルになる空きデジタル・リソースですが、必要に応じて I2C 経由でイネーブルにすることもできます。
また、TPS6521903 は 5V 入力電源もサポートしています。VSYS = 5V を使用する場合は、外部パワー・スイッチを
3.3V 降圧コンバータに置き換えます。この外部降圧コンバータは、同じ PMIC GPO2 によってイネーブルになります。
注
NVM 設定および電源オン / 電源オフ・シーケンス図については、『TPS6521903 テクニカル・リファレンス・マ
ニュアル』を参照してください。

JAJA704B – MAY 2022 – REVISED SEPTEMBER 2023
Submit Document Feedback

TPS65219 PMIC による AM62x への電力供給

English Document: SLVAFD0
Copyright © 2023 Texas Instruments Incorporated

17

www.ti.com/ja-jp

パワー・ブロック図
VSYS (3.3V)
TPS65219 GPO2

PVIN
EN

3.3V

TPS22965
Power Switch

AM62x
Processor

TPS6521903
PMIC
VSYS

Buck2 (1.8V)

PVIN_B1

BUCK1(3.5A max)

0.75V

PVIN_B2

BUCK2(2A max)

1.8V

PVIN_B3

BUCK3(2A max)

1.2V

PVIN_LDO1

LDO1 - Bypass(400mA max)

3.3V / 1.8V

LDO2
(400mA max)

0.85V

PVIN_LDO2

LDO3(300mA max)

1.8V

LDO4
(300mA max)

1.8V

VDD_COREVDDS_DDR
DVDD3V3 (VDDSHVx),
VDDSHV_MCU
DVDD1V8 (VDDSHVy)
VDDA_1V8, VDDA_MCU
VDDSHV5_MMC
VDDR_CORE
Digital / Analog Supplies

PVIN_LDO34
VSYS (3.3V)

Analog

EN/PB/VSENSE
SCL

I2C0_SCL (1.8V/3.3V, OD)

SDA

I2C0_SDA (1.8V/3.3V, OD)nINT

EXTINTn (1.8V/3.3V, OD)

nRSTOUTMCU_PORz (1.8V,Fail Safe)

VSEL_SD /VSEL_DDR

GPIOx (1.8V/3.3V,PP)

MODE/STBYPMIC_LPM_EN0(1.8V/3.3V,PP)RESETSTATz (1.8V/3.3V, PP)

MODE/RESETGPIOFree resource

GPO1

Free resource

GPO2

TPS65219 GPO2

Digital Signals
VPP (fuse)

DigitalTPS22965 (3.3V)

PVIN

TPS51206

EN

VTT-termination(optional)

REFIN

VDDQ

0.6V

VPP

DDR4

AM62 GPIOx
Buck3 (1.2V)

SystemVTT
TPS22965 (3.3V)

PVIN

AM62 GPIOxEN

TLV75518P

1.8V
uSD
AM62 GPIOx

Routing Descriptors

Domain Descriptors
PMIC & AM62x

PMIC

Processor

AnalogAnalogDigitalDigitalDiscrete Power Switch

Peripherals / System Rails

PMIC & Peripherals

Discrete LDO

図 7-3. AM62x に電力を供給する TPS6521903

18

JAJA704B – MAY 2022 – REVISED SEPTEMBER 2023
Submit Document Feedback

TPS65219 PMIC による AM62x への電力供給

English Document: SLVAFD0
Copyright © 2023 Texas Instruments Incorporated

www.ti.com/ja-jp

パワー・ブロック図

7.4 AM62x に電力を供給する TPS6521904
VSYS = 3.3V または 5V | メモリ：DDR4 | VDD_CORE = 0.85V
図 7-4 に、3.3V 入力電源と DDR4 メモリを搭載したシステム上で AM62x プロセッサに電力を供給する TPS6521904
バリエーションを示します。この構成は TPS6521903 に類似していますが、このシナリオでは、VDD_CORE は 0.75V ではなく 0.85V で動作します。AM62x データシートに記載されているように、「VDD_CORE と VDDR_CORE は同じソースから電力供給されることが想定されているため、VDD_CORE が 0.85V で動作しているときは一緒に電圧が上昇します」。プロセッサのこの要件により、VDD_CORE と VDDR_CORE の両方に、同じ PMIC レール (Buck1) から電力を供給できます。LDO2 は、ロード・スイッチ同様、バイパスとして構成され、1.8V 出力用に事前プログラミングされた空き電源
リソースであり、外部ペリフェラルへの電源供給に使用可能です。TPS6521903 と同様に、この構成では、GPO2 は電源
オン・シーケンスの 2 番目のスロット (持続時間 10ms) でイネーブルになるように事前にプログラムされています。この構成を使用して、外部パワー・スイッチをイネーブルにし、プロセッサのシーケンス要件を満たすことができます。このスイッチには適切なランプ・レート仕様の製品を選択し、2 番目のスロットの持続時間 10ms の間に (PMIC が電源オン・シーケン
スの次のスロットを開始する前に) 安定した出力電圧を供給する必要があります。
TPS6521904 は 5V 入力電源もサポートしています。VSYS = 5V を使用する場合は、外部パワー・スイッチを 3.3V 降圧
コンバータに置き換えます。この外部降圧コンバータは、同じ PMIC GPO2 によってイネーブルになります。
注
このバリエーションは、AM62B PMIC 搭載、スタータ・キットで使用され、新しい設計に利用できる設計ファイルが提供されます。NVM 設定および電源オン / 電源オフ・シーケンス図については、『TPS6521904 テクニカ
ル・リファレンス・マニュアル (Rev. A)』を参照してください。

JAJA704B – MAY 2022 – REVISED SEPTEMBER 2023
Submit Document Feedback

TPS65219 PMIC による AM62x への電力供給

English Document: SLVAFD0
Copyright © 2023 Texas Instruments Incorporated

19

www.ti.com/ja-jp

パワー・ブロック図
VSYS (3.3V)
TPS65219 GPO2

PVIN
EN

3.3V

TPS22965
Power Switch

AM62x
Processor

TPS6521904
PMIC
VSYS

Buck2 (1.8V)

VDD_CORE /VDDR_CORE

PVIN_B1

BUCK1(3.5A max)

0.85V

PVIN_B2

BUCK2(2A max)

1.8V

PVIN_B3

BUCK3(2A max)

1.2V

PVIN_LDO1

LDO1 - Bypass(400mA max)

3.3V / 1.8V

LDO2 - Bypass(400mA max)

1.8V Free resource

PVIN_LDO2

LDO3(300mA max)

1.8V

LDO4
(300mA max)

2.5V

VDDS_DDR
DVDD3V3 (VDDSHVx),
VDDSHV_MCU
DVDD1V8 (VDDSHVy)
VDDA_1V8, VDDA_MCU
VDDSHV5_MMC
Digital / Analog Supplies

PVIN_LDO34
VSYS (3.3V)

Analog

EN/PB/VSENSE
SCL

I2C0_SCL (1.8V/3.3V, OD)

SDA

I2C0_SDA (1.8V/3.3V, OD)nINT

EXTINTn (1.8V/3.3V, OD)

nRSTOUTMCU_PORz (1.8V,Fail Safe)

VSEL_SD /VSEL_DDR

GPIOx (1.8V/3.3V,PP)

MODE/STBYPMIC_LPM_EN0(1.8V/3.3V,PP)RESETSTATz (1.8V/3.3V, PP)

MODE/RESETGPIOFree resource

GPO1

Free resource

GPO2

TPS65219 GPO2

Digital Signals
VPP (fuse)

DigitalTPS22965 (3.3V)

PVIN

TPS51206

EN

VTT-termination(optional)

REFIN

VDDQ

0.6V

DDR4

AM62 GPIOx
Buck3 (1.2V)

SystemVPP
VTT

TPS22965 (3.3V)

PVIN

AM62 GPIOx

EN

1.8V

TLV75518P

uSD
AM62 GPIOx

Routing Descriptors

Domain Descriptors
PMIC & AM62x

PMIC

Processor

AnalogAnalogDigitalDigitalDiscrete Power Switch

Peripherals / System Rails

PMIC & Peripherals

Discrete LDO

図 7-4. AM62x に電力を供給する TPS6521904

20

JAJA704B – MAY 2022 – REVISED SEPTEMBER 2023
Submit Document Feedback

TPS65219 PMIC による AM62x への電力供給

English Document: SLVAFD0
Copyright © 2023 Texas Instruments Incorporated

www.ti.com/ja-jp

パワー・ブロック図

7.5 AM62x に電力を供給する TPS6521907
VSYS = 5V | メモリ：DDR4 | VDD_CORE = 0.85V
図 7-5 に、5V 入力電源と DDR4 メモリを搭載したシステム上で AM62x プロセッサに電力を供給する TPS6521907 バ
リエーションを示します。この PMIC NVM は TPS6521901 と類似していますが、VDD_CORE = 0.75V ではなく 0.85Vをサポートしています。プリレギュレータから供給される 5V 電源はリファレンス・システムのメイン入力電源 (VSYS) と、降圧コンバータの電源入力 (PVIN_Bx) に接続されます。Buck1 を使用して、0.85V のコア・レールに電力を供給します。
Buck2 および Buck3 は、それぞれ 3.3V VDDSHVx IO および DDR IO に電力を供給します。Buck2 (3.3V の PMIC
レール) は、電源オン・シーケンスで最初に上昇するようにプログラムされているため、一部の LDO の入力電源として使用して、消費電力を最小限に抑えることができます。LDO1 をバイパスとして構成すると、SD カードの電圧を 3.3V～1.8Vの範囲で動的に変化させることができます。LDO1 のこの電圧の変化は、I2C を介して、または VSEL_SD ピンを HIGH
(LDO1 = 3.3V) または LOW (LDO1 = 1.8V) に設定することによってトリガできます。LDO2 は、外部ペリフェラルに電力を供給するために使用できる空きリソースです。LDO3 は 1.8V のアナログ・ドメインをサポートし、LDO4 は DDR4 メモリ
用の 2.5V VPP をサポートします。この電源ソリューションには、1.8V VDDSHV IO ドメインへの電力供給用の外部ディスクリート降圧レギュレータが必要です。この外部ディスクリート・レギュレータは、PMIC の GPO1 を使用してイネーブルにできます。TPS6521907 は、電源オン・シーケンスの 2 番目のスロットで GPO1 をイネーブルにするように、事前にプログラムされています。外部ディスクリート・レギュレータにはアクティブ放電が行われている必要があり、PMIC が次のスロットのレールへの給電を開始する前に立ち上がり、安定した出力電圧に達する必要があります。残りの 2 本の汎用ピン(GPIO および GPO2) は、デフォルトでディセーブルになる空きデジタル・リソースですが、PMIC の電源オン・シーケンスの完了後に I2C を介してイネーブルにすることもできます。
注
NVM 設定および電源オン / 電源オフ・シーケンス図については、『TPS6521907 テクニカル・リファレンス・マ
ニュアル』を参照してください。

JAJA704B – MAY 2022 – REVISED SEPTEMBER 2023
Submit Document Feedback

TPS65219 PMIC による AM62x への電力供給

English Document: SLVAFD0
Copyright © 2023 Texas Instruments Incorporated

21

www.ti.com/ja-jp

パワー・ブロック図
AM62xProcessor

TPS6521907
PMIC
VSYS (5V)

VSYS

Buck2 (3.3V)

VDD_CORE /VDDR_CORE

BUCK1(3.5A max)

0.85V

PVIN_B2

BUCK2(2A max)

3.3V

PVIN_B3

BUCK3(2A max)

1.2V

PVIN_LDO1

LDO1 - Bypass(400mA max)

3.3V / 1.8V

LDO2
(400mA max)

1.8V Free resource

PVIN_LDO2

LDO3(300mA max)

1.8V

LDO4
(300mA max)

2.5V

PVIN_B1

PVIN_LDO34

VDDS_DDR
DVDD3V3 (VDDSHVx),
VDDSHV_MCU
DVDD1V8 (VDDSHVy)
VDDA_1V8, VDDA_MCU
VDDSHV5_MMC
Digital / Analog Supplies

AnalogEnable Logic

EN/PB/VSENSE
SCL

I2C0_SCL (1.8V/3.3V, OD)

SDA

I2C0_SDA (1.8V/3.3V, OD)nINT

EXTINTn (1.8V/3.3V, OD)

nRSTOUTMCU_PORz (1.8V,Fail Safe)

VSEL_SD /VSEL_DDR

GPIOx (1.8V/3.3V,PP)

MODE/STBYPMIC_LPM_EN0(1.8V/3.3V,PP)RESETSTATz (1.8V/3.3V, PP)

MODE/RESETGPIOFree resource

GPO1

TPS65219 GPO1GPO2

Digital Signals
VPP (fuse)

Free resource

DigitalVSYS (5V)
TPS65219 GPO1

VDDQ

PVIN

TPS51206

EN

VTT-termination(optional)

REFIN
PVIN
EN

Buck2 (3.3V)

PVIN

AM62 GPIOxEN

TPSM82822 /TPS6282

TLV75518P

0.6V

VPP

DDR4

Buck2 (3.3V)
AM62 GPIOx
Buck3 (1.2V)

System

VTT
1.8V
uSD
AM62 GPIOx

1.8V

Domain Descriptors

Note

If the expected total current on the 1.8V IO
domain is lower than 400mA, then LDO2 canbe used instead of the external 1.8V discrete
Buck that is enabled with GPO1

PMIC

Processor

AnalogAnalogDigitalDigitalDiscrete Buck

Peripherals / System Rails

Discrete LDO

Routing Descriptors
PMIC & AM62x
PMIC & Peripherals

図 7-5. AM62 に電力を供給する TPS6521907

22

JAJA704B – MAY 2022 – REVISED SEPTEMBER 2023
Submit Document Feedback

TPS65219 PMIC による AM62x への電力供給

English Document: SLVAFD0
Copyright © 2023 Texas Instruments Incorporated

www.ti.com/ja-jp

パワー・ブロック図

7.6 AM62x に電力を供給する TPS6521908
VSYS = 3.3V または 5V | メモリ：LPDDR4 | VDD_CORE = 0.85 V
図 7-6 に、3.3V 入力電源と LDDR4 を搭載したシステム上で AM62x プロセッサに電力を供給する TPS6521908 バリ
エーションを示します。この構成では Buck1 を 0.85V の出力電圧で構成して、コア・レールに電力を供給します。AM62xの仕様で記述されているように、「VDD_CORE と VDDR_CORE は同じ電源から給電されることが期待されるため、
VDD_CORE が 0.85V で動作しているときは一緒に電圧が上昇します」。プロセッサのこの要件により、VDD_CORE と
VDDR_CORE の両方に、同じ PMIC レール (Buck1) から電力を供給できます。Buck2 および Buck3 は、それぞれ
1.8V の IO ドメインと LPDDR 電圧を供給します。LDO1 をバイパスとして構成すると、SD カードの電圧を 3.3V～1.8Vの範囲で動的に変化させることができます。LDO1 のこの電圧の変化は、I2C を介して、または VSEL_SD ピンを HIGH
(LDO1 = 3.3V) または LOW (LDO1 = 1.8V) に設定することによってトリガできます。LDO3 は 1.8V アナログ・ドメインを供給します。LDO2 および LDO4 は、外部ペリフェラルに電力を供給するために使用できる空き電源リソースです。このNVM のバリエーションでも、電源オン・シーケンスの 2 番目のスロット (持続時間 10ms) で GPO2 がイネーブルになるよ
うに事前にプログラムされています。この構成を使用して、外部パワー・スイッチをイネーブルにし、プロセッサのシーケンス要件を満たすことができます。この電源スイッチには適切なランプ・レート仕様の製品を選択し、2 番目のスロットの持続
時間 10ms の間に (PMIC が電源オン・シーケンスの次のスロットを開始する前に) 安定した出力電圧を供給する必要があります。
TPS6521908 は 5V 入力電源もサポートしています。VSYS = 5V を使用する場合は、外部パワー・スイッチを 3.3V 降圧
コンバータに置き換えます。この外部降圧コンバータは、同じ PMIC GPO2 によってイネーブルになります。
注
NVM 設定および電源オン / 電源オフ・シーケンス図については、『TPS6521908 テクニカル・リファレンス・マ
ニュアル』を参照してください。

JAJA704B – MAY 2022 – REVISED SEPTEMBER 2023
Submit Document Feedback

TPS65219 PMIC による AM62x への電力供給

English Document: SLVAFD0
Copyright © 2023 Texas Instruments Incorporated

23

www.ti.com/ja-jp

パワー・ブロック図
VSYS (3.3V)
TPS65219 GPO2

PVIN
EN

TPS22965
Power Switch

3.3V

AM62x
Processor

TPS6521908
PMIC
VSYS

Buck2 (1.8V)

VDD_CORE /VDDR_CORE

PVIN_B1

BUCK1(3.5A max)

0.85V

PVIN_B2

BUCK2(2A max)

1.8V

PVIN_B3

BUCK3(2A max)

1.1V

PVIN_LDO1

LDO1 - Bypass(400mA max)

3.3V / 1.8V

LDO2
(400mA max)

1.2V Disabled by default

PVIN_LDO2

LDO3(300mA max)

1.8V

LDO4
(300mA max)

2.5V Free resource

PVIN_LDO34

VDDS_DDR
DVDD3V3 (VDDSHVx),
VDDSHV_MCU
DVDD1V8 (VDDSHVy)
VDDA_1V8, VDDA_MCU

Free resource

VDDSHV5_MMC
Digital / Analog Supplies

AnalogEnable Logic

EN/PB/VSENSE
SCL

I2C0_SCL (1.8V/3.3V, OD)

SDA

I2C0_SDA (1.8V/3.3V, OD)nINT

EXTINTn (1.8V/3.3V, OD)

nRSTOUTMCU_PORz (1.8V,Fail Safe)

VSEL_SD /VSEL_DDR

GPIOx (1.8V/3.3V,PP)

MODE/STBYPMIC_LPM_EN0(1.8V/3.3V,PP)RESETSTATz (1.8V/3.3V, PP)

MODE/RESETGPIOFree resource

GPO1

Free resource

GPO2

TPS65219 GPO2

Digital Signals
VPP (fuse)

Digital

PVIN

AM62 GPIOxEN

TLV75518P

VDD_1V8

1.8V

VDDQ

LPDDR4

TPS22965 (3.3V)

SystemuSD
AM62 GPIOx

Routing Descriptors

Domain Descriptors
PMIC & AM62x

PMIC

Processor

AnalogAnalogDigitalDigitalDiscrete Power Switch

Peripherals / System Rails

PMIC & Peripherals

Discrete LDO

図 7-6. AM62 に電力を供給する TPS6521908

24

JAJA704B – MAY 2022 – REVISED SEPTEMBER 2023
Submit Document Feedback

TPS65219 PMIC による AM62x への電力供給

English Document: SLVAFD0
Copyright © 2023 Texas Instruments Incorporated

www.ti.com/ja-jp

パワー・ブロック図

7.7 AM62x-Q1 に電力を供給する TPS6521920W-Q1
VSYS = 3.3V または 5V | メモリ：LPDDR4 | VDD_CORE = 0.75V | 車載用
図 7-7 に 3.3V 入力電源と LDDR4 メモリを搭載したシステム上で AM62x-Q1 プロセッサに電力を供給する車載用
TPS6521920W-Q1 バリエーションを示します。Buck1、Buck2、Buck3 は、それぞれ 0.75V、1.8V VDDSHVx IO、および 1.1V DDR IO で VDD_CORE に電力を供給するのに使用されます。プリレギュレータから供給される 3.3V をパワー・スイッチと組み合わせて、3.3 DVDDSHx IO ドメインに電力を供給できます。この外部パワー・スイッチは、 PMIC によってイネーブル / ディセーブルになり、更にアクティブ放電が必要です。GPO2 は、電源オン・シーケンスの 2 番目のスロット (持続時間 10ms) でイネーブルになるように事前にプログラムされています。この構成を使用して、外部パワー・スイッチ
をイネーブルにし、プロセッサのシーケンス要件を満たすことができます。このスイッチには適切なランプ・レート仕様の製品を選択し、2 番目のスロットの持続時間 10ms の間に (PMIC が電源オン・シーケンスの次のスロットを開始する前に)安定した出力電圧を供給する必要があります。LDO1 をバイパスとして構成すると、SD カードの電圧を 3.3V～1.8V の範囲で動的に変化させることができます。LDO1 のこの電圧の変化は、VSEL_SD ピンを HIGH (LDO1 = 3.3V) またはLOW (LDO1 = 1.8V) に設定することによってトリガできます。LDO2 は、VDDR_CORE に電力を供給するのに使用されます。LDO3 は 1.8V アナログ・ドメインをサポートしています。LDO4 は 1.2V を出力するよう構成されており、HDMI トラ
ンスミッタへの電源供給に使用できます。GPIO と GPO1 は、デフォルトでディセーブルになる空きデジタル・リソースですが、必要に応じて I2C 経由でイネーブルにすることもできます。
また、TPS6521920W-Q1 は 5V 入力電源もサポートしています。VSYS = 5V を使用する場合は、外部パワー・スイッチ
を 3.3V 降圧コンバータに置き換えます。この外部降圧コンバータは、同じ PMIC GPO2 によってイネーブルになります。
注
NVM 設定、および電源オンまたは電源オフ・シーケンス図については、『TPS6521920 テクニカル・リファレン
ス・マニュアル』を参照してください。

JAJA704B – MAY 2022 – REVISED SEPTEMBER 2023
Submit Document Feedback

TPS65219 PMIC による AM62x への電力供給

English Document: SLVAFD0
Copyright © 2023 Texas Instruments Incorporated25

www.ti.com/ja-jp

パワー・ブロック図
VSYS (3.3V)
TPS65219 GPO2

PVIN

TPS22965
Power Switch

EN

3.3V

AM62x-Q1
Processor

TPS6521920W-Q1
PMIC
VSYS

Buck2 (1.8V)

PVIN_B1

BUCK1(3.5A max)

0.75V

PVIN_B2

BUCK2(2A max)

1.8V

PVIN_B3

BUCK3(2A max)

1.1V

PVIN_LDO1

LDO1 - Bypass(400mA max)

3.3V / 1.8V
0.85V

PVIN_LDO2

LDO2(400mA max)
LDO3
(300mA max)

1.8V

LDO4
(300mA max)

1.2V

VDD_COREVDDS_DDR
DVDD3V3 (VDDSHVx),
VDDSHV_MCU
DVDD1V8 (VDDSHVy)
VDDA_1V8, VDDA_MCU
VDDSHV5_MMC
VDDR_CORE
Digital / Analog Supplies

PVIN_LDO34
VDDSHV_CANUART

Analog
PMIC_LPM_EN0

EN/PB/VSENSE
SCL

I2C0_SCL (1.8V/3.3V, OD)

SDA

I2C0_SDA (1.8V/3.3V, OD)nINT

EXTINTn (1.8V/3.3V, OD)

nRSTOUTMCU_PORz (1.8V,Fail Safe)

VSEL_SD /VSEL_DDR

GPIOx (1.8V/3.3V,PP)This signal drives the
PMIC EN pin whenusing Partial IO LPM

High: forced-PWM
LOW: auto-PFM

MODE/STBYRESETSTATz (1.8V/3.3V, PP)

MODE/RESETGPIOFree resource

GPO1

Free resource

GPO2

TPS65219 GPO2

Digital Signals
VPP (fuse)

Digital

AM62 GPIOx

SystemPVIN

VDD_1V8

1.8V

TLV75518P

LPDDR4

TPS22965 (3.3V)

PMIC_LPM_EN0(1.8V/3.3V,PP)

EN

VDDQ

uSD
AM62 GPIOx

HDMI Transmitter

Domain Descriptors

PMIC pin

PMIC

Processor

AnalogAnalogDigitalDigitalDiscrete Power Switch

Peripherals / System Rails

Func on / Polarity

VSEL_SD

High: LDO1 = 3.3V (requires PVIN_LDO1=3.3V)
Low: LDO1 = 1.8V

MODE/STBY

High: Bucks operate in forced-PWM
Low: Bucks operate in auto-PFM

MODE/RESET

High: normal operaon
Falling edge: Warm reset

Routing Descriptors
Discrete LDO

PMIC & AM62x
PMIC & Peripherals

図 7-7. AM62x に電力を供給する TPS6521920W-Q1

26

JAJA704B – MAY 2022 – REVISED SEPTEMBER 2023
Submit Document Feedback

TPS65219 PMIC による AM62x への電力供給

English Document: SLVAFD0
Copyright © 2023 Texas Instruments Incorporated

www.ti.com/ja-jp

関連資料

8 関連資料
1. テキサス・インスツルメンツ、『TPS65219 ARM Cortex-A53 プロセッサおよび FPGA 向けの内蔵電力管理集積回路(PMIC)』データシート
2. テキサス・インスツルメンツ、『TPS65219-Q1 ARM Cortex-A53 プロセッサ向けの内蔵電力管理集積回路 (PMIC)』
データシート
3. テキサス・インスツルメンツ、『AM62x Sitara™ プロセッサ』データシート

JAJA704B – MAY 2022 – REVISED SEPTEMBER 2023
Submit Document Feedback

TPS65219 PMIC による AM62x への電力供給

English Document: SLVAFD0
Copyright © 2023 Texas Instruments Incorporated

27

www.ti.com/ja-jp

改訂履歴

9 改訂履歴Changes from Revision A (June 2022) to Revision B (September 2023)
•
•
•
•
•
•
•
•

Changes from Revision * (May 2022) to Revision A (June 2022)
•
•
•
•

28

Page

ドキュメント全体にわたって表、図、相互参照の採番方法を更新............................................................................. 1
TPS65219 と TPS65219-Q1 の比較表を追加 .................................................................................................... 2
表に TPS6521907 と TPS6521908 の列を追加 ..................................................................................................5「車載アプリケーション用 TPS65219-Q1 NVM」のトピックを追加 ...........................................................................6「TPS6521905 ユーザー・プログラマブル NVM」のトピックを追加 ......................................................................... 8
AM62x のコア電圧の選択のトピックを追加 ...........................................................................................................9「VSYS 電圧ランプ」のトピックを追加 ..................................................................................................................10「AM62x-Q1 に電力を供給する TPS6521920W-Q1」のトピックを追加 ................................................................25
Page

TPS65219EVM 設計ファイルへのリンクを追加..................................................................................................... 5
AM62x SK E5 EM を SK-AM62-P1 に更新し、設計ファイルへのハイパーリンクを追加 .........................................5
サンプルの提供情報を削除.................................................................................................................................. 5
SK-AM62-P1 へのハイパーリンクを追加.............................................................................................................17

JAJA704B – MAY 2022 – REVISED SEPTEMBER 2023
Submit Document Feedback

TPS65219 PMIC による AM62x への電力供給

English Document: SLVAFD0
Copyright © 2023 Texas Instruments Incorporated

重要なお知らせと免責事項
TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス・デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。
これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した
TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。
上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプ
リケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TIは一切の責任を拒否します。
TI の製品は、TI の販売条件、または ti.com やかかる TI 製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。
お客様がいかなる追加条項または代替条項を提案した場合でも、TI はそれらに異議を唱え、拒否します。IMPORTANT NOTICE
郵送先住所：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
Copyright © 2023, Texas Instruments Incorporated