回線エミュレーションにおける適応クロック法の比較と検証
2005MT016 舟橋 拓郎

2005MT038 伊藤 寛和 2005MT080 乗本 清隆
指導教員 奥村 康行

1. はじめに回線エミュレーションは，同期通信サービス(ISDN， STMSONET/SDH 等)を非同期通信ネットワー
ク(Ethernet， IP などのパケットネットワーク）を用いて実現する方式で，既に複数の方式が提案され標準化もされつつある．回線エミュレーションにより，既存同期ネットワークと非同期ネットワークの統合が可能となり，ネットワークの経済化・柔軟化をもたらすことが期待できる．
回線エミュレーションでは，非同期通信システム上に構築される同期通信サービスの品質保持・劣化抑圧が技術的課題となる．この内，端末へのクロックの配信・同期は最も重要な技術的課題の 1 つであり，この課題の一般的な解決手段として適応クロック法がある．
本研究では適応クロック法として，PID 制御，バッファ残量擬似平均方式の 2 つの制御方法を適用した場合を取り上げて，それぞれの効果や有効性を数値シミュレーションによって，再生クロックの収束時間・バッファオフセット・ジッタの 3 つの観点から比較検証する．

2. システム構成と課題
2.1 回線エミュレーションについて
回線エミュレーションとは，ユーザ側の通信端末に対して擬似的に電気通信事業者の網に接続されているように見せかける機能である．図１では回線エミュレーションの構成を示している．
同期通信サービスと非同期通信サービスとの境に変換装置を置き，その変換装置の中のクロックで再生周波数を生成し同期させている．

ークを介して受信端末に同期させる技術である．具体的には，受信端末のバッファ蓄積量によって，再生周波数を決定する方式である．
2.3 受信端末でのクロック再生回路構成
適応クロック法を用いたクロック再生回路の基本的構成
は図2に示すようにバッファ，コントローラ，および電圧制御型発信機(VCO:Voltage Controlled Oscillator）から構成される．バッファは，パケットネットワーク(PSN)からパケット受信時にこれをデータとして書き込み，再生クロックにより蓄積したデータを読み出す．ただし，パケットは 1 パケットに1バイトのデータサイズとする．図3に適応クロックを用いてクロック再生動作の流れを示す．バッファには高低の2つの閾値を設定し，制御部はバッファの蓄積量を監視しており，蓄積量が低い閾値を下回った場合には VCO の発信周波数を低くする，逆に高い閾値を上回った場合には VCOの発信周波数を高くするよう制御する．(図 3）従って，このようにして再生されるクロック周波数は送信端末の発信周波数と平均値が一致することになる．しかし，一般に，このような粗い制御は高安定の再生周波数を生成するのは困難であるため，3,4 章で PID 制御とバッファ残量擬似平均方式の 2 つの制御方法が提案されている[1][2]．

図 2 適応クロック法を用いたクロック再生回路の基本的構成

図 1 回線エミュレーションの構成
2.2 課題回線エミュレーションでは，非同期通信システム上で構築される同期通信サービスの品質保持・劣化抑圧が技術的課題となる．この内，受信端末でのクロック配信・同期は回線エミュレーションにおける最も重要な技術課題の 1 つである．そのため，回線エミュレーションを実現するには適応クロック法が必要である．適応クロック法とは非同期ネットワ

図 3 ON/OFF 制御型適応クロック法のクロック再生動作の例(a)バッファ使用量の時間変化，(b)再生クロック周波数の時間変化

3. PID 制御
PID は Proportional-Integral-Derivative の略称で，それぞれ比例，積分，微分を表している．PID の基本原

理とは，次の 3 つの動作から成る．
・P は現在の偏差に比例した修正量を出す比例制御(Proportional Action：P 制御)である．
・I は過去の偏差の累積値に比例した修正量を出す積分制御(Integral Action：I 制御)である．
・D は偏差が増加しつつあるか減少しつつあるか，その傾向の大きさに比例した修正量を出す微分制御(Derivative Action：D 制御)である．
この 3 つを加算合成したものである．この 3 つの加算合成
によりバッファ残量に応じて目的の周波数に近似するように制御する．下記の基本公式(1)の右辺の第一項(b(t)-b0)は比例制御を，第二項∫(b(t)’- b0)dt’は積分制御を，第三項(db(t)/dt)は微分制御を示している．係数 Cp ， Ci ，Cd はそれぞれ重み係数である．ここで，本研究では，観測値・制御対象がビット/バイトであるため，観測値は不連続(自然数)になる．この場合，観測値の微分が無限大となる．従って，比例制御と積分制御のみで最適化を行わなければならない[1]．

[基本公式]f (t )  f (0)  C p (b(t )  b0 )  Ci  (b(t ' )  b0 )dt ' Cd (db(t ) (1))dtf(t):t の時間の周波数 f(0):初期の周波数b(t):t の時間のバッファ占有度 b(0):目標バッファ占有度
Cp:比例係数 Ci:微分係数 Cd:積分係数

5. 数値シミュレーションの結果
5.1 数値シミュレーションにおける収束・ジッタの定義
数値シミュレーションにおける収束時間は，目標周波数(64kHz)との誤差が±1ppm(0.064Hz)以内で収まったとき収束とみなす．
また，ジッタの定義は収束の定義により収束時のジッタ値を測定する．ジッタとはクロック信号のようなパルス信号の位置や幅がずれたときのずれた量を指す．本研究でのジッタは Peak to Peak ジッタを定義する．

PeaktoPeakジッタ 
fmax:最大の再生周波数
fs:ソースクロック周波数f m ax  f m in
 10 6 ( ppm)fs

fmin: 最小の再生周波数:
ppm: 1/1000000

5.2PID 制御
PID 制御を具体的なパラメータを用いて，数値シミュレーションを行う．初期周波数:f(0)=63,986.423518Hz，目標周
波数:f =64,000Hz，目標のバッファ占有度:b0=4Byte，微分係数:Cd=0，送信信号は 64kbps，バッファ使用量のサンプ
リングサイクル:T=１ms としている．数値シミュレーションでは，クロック再生回路がパケットを受信し始めてからの再生クロック周波数およびバッファ使用量の時間変化を求めた．
PID 制御における数値シミュレーションモデルを表1 の以下の 3 通りとした．図 4 は表 1 のモデルの数値シミュレーションをグラフに示したものである．

4. バッファ残量擬似平均方式
バッファ残量擬似平均方式は過去 N 回分のバッファ残量の擬似的な平均値を求め，その平均値に重み係数を掛けた値を制御値とするフィードバック制御である．
下記の基本公式(3)で，サンプリングサイクル(T)毎に過去 N回分の擬似平均値 Hsn を求めている．基本公式(3)で，(2)で求めた擬似平均値に重み係数である感度を掛けて制御値を算出している[2]．
[[基本公式]]U n  A  H Sn (2)H Sn  (( N  1)  H Sn 1  H n ) / N (3)Un: (ｎ回目の)制御値
Hn: (ｎ回目の)観測値
N: 平均母数

A: 感度
Hsn: (ｎ回目の)平均値

表 1 数値シミュレーションで用いたパラメータ(PID 制御）(a)モデル A
Cp=798.72(b)モデル B(c)モデル C

Cp=3194.88
Cp=3194.88， Ci=24960

図 4(a)のモデル A は比例制御のみでクロック再生を行うものである．数値シミュレーションの結果，29.5second で収束するがバッファオフセットが 16Byte 残ってしまう．
図 4(b)のモデル B も比例制御のみでクロック再生を行う
も の で あ る が ， 比 例 係 数 Cp は モ デ ル A の ４ 倍(Cp=3194.88)としてある．結果，16second から振動してしまう．
図 4(c)モデル C は比例制御と積分制御の併用によりクロック再生を行うものである．モデル B に I 制御(Ci=24,960)
を加えて制御を数値シミュレーションした結果，振動することなく安定して 21.9second に収束にする．

表 2 数値シミュレーションのモデル V，W，X，Y，Z（PID 制御）モデル VCp=5700 ，Ci=16000
モデル W
モデル X
モデル Y
モデル Z

Cp=8900 ，Ci=32000
Cp=10500 ，Ci=22000
Cp=12700 ，Ci=9000
Cp=14100 ，Ci=11000(a)P 制御(Cp=798.2)モデル A

図 5 PID 制御（バッファオフセット・ジッタ・収束時間）(b)P 制御(Cp=3194.88)モデル B(c)PI 制御(Cp=3194.88， Ci=24,960)モデル C
図４ 数値シミュレーション結果
モデル A，B の数値シミュレーション結果に示されるように，比例制御のみでは，再生クロックの収束時間の縮小・バッファオフセットの縮小の両立が達成できない．また，比
例係数 Cp の増大に伴い，収束時間とバッファオフセットは減尐するが，再生周波数は振動してしまい，安定しない．
モデル C は数値シミュレーション結果に示されるように，再生周波数の高精度制御・収束時間の縮小・バッファオフセットの縮小のいずれも向上する．
次に，ジッタも観点に入れて，数値シミュレーションする．
表 2 は PID 制御における収束時間が 10second 以内に収束する比例係数 Cp，積分係数 Ci のモデル（V， W， X，Y， Z）を示す．図5は数値パラメータ(表2)における数値シミュレーションした結果のグラフを示す．

図5 から Cp 値を上げていくことで収束時間・バッファオフセットの縮小は達成するが，ジッタの縮小は達成できない．
従って，本論文の条件下(表 2)においてジッタを縮小するには Cp 値を小さくしなければならない．よって安定性を求める場合にはモデル V(ジッタ 89.3125ppm，収束時間9second，バッファオフセット 0Byte)，収束時間の縮小を求める場合にはモデル Z(ジッタ 212.4375ppm，収束時間7second，バッファオフセット 0Byte)が適している．
5.3 バッファ残量擬似平均方式
数値シミュレーションは初期周波数:63,986.423518[Hz]，目標周波数:64,000[Hz]，目標のバッファ占有度:4[Byte]，送信信号:64[kbps]，サンプリングサイクル T:１[ms]，平均母数N:4096 とする．バッファ残量擬似平均方式の数値シミュレーションは表3 の 2 通りのパラメータで行う．図6 は表3における数値シミュレーションをグラフに示したものである．
表 3 数値シミュレーションで用いたパラメータ(バッファ残量擬似平均方式)
モデル D
A=2
モデル E

A=8

モデル D(図 6(a))では収束時間，ジッタおよびバッファオフセットは 60.3second，1.92ppm，7Byte である．
モデル E(図 6(b))では収束時間，ジッタおよびバッファオフセットは 66.3second，1.98ppm，1～2Byte である．

って，モデル E(感度 A=8)が適している．

6. 数値シミュレーションの比較
PID 制御とバッファ残量擬似平均方式をバッファオフセット・収束時間・ジッタのから比較検証する．PID 制御では収束時間は短く，バッファオフセットは 0 にできるが，ジッタの値が非常に大きくなる． バッファ残量擬似平均方式では収束時間は長く，バッファオフセットは 0 にできないが，ジッタは安定している．それぞれの値を表 4 に示す．
表 4 シミュレーション結果の比較(a) 感度 A=2(モデル D)(b) 感度 A =8(モデル D)
図 6 数値シミュレーション結果
数値シミュレーションの結果，感度 A を小さくすることで収束時間は短くなるが，バッファオフセットが大きくなることに相当する．次に，ジッタ値の観測を取り入れた数値シミュ
レーションを図 7 に示す．

PID 制御PID 制御Cp=5700
Ci=16000

Cp=14100Ci=11000

バッファ残量擬似平均方式
感度 A=8

バッファオフセット(Byte）

001～2

収束時間

9760(second)
ジッタ(ppm)

89.3125212.3125

1.978487

7. まとめと今後の課題
本論文では回線エミュレーションにおける適応クロック法に PID 制御とバッファ残量擬似平均方式の制御方法を用いたときの有効性をバッファオフセット・収束時間・ジッタから数値シミュレーションを行い，定性的・定量的に検証した．
その結果，ジッタの安定性を考慮するとバッファ残量擬似平均方式，収束するまでの時間を考慮するとPID制御が実用的である．
今後の課題として，PID 制御・バッファ残量擬似平均方式のクロック再生回路について構成・試作・動作を検証し，コスト面から本方式がデジタル回路で実現できることを実証する必要性がある．

参考文献[1]深田 陽一， 安田 武， 小松 秀司， 斎藤 幸一，
前 田 洋 一 ： “Adaptive Clock Recovery Method
図 7 バッファ残量擬似平均方式（バッファオフセット・ジッタ・収束時間）
図 7 から感度 A を上げていくとバッファオフセットの縮小はできるが，収束時間・ジッタの縮小はできない．また，感度A（=2，4)のとき，バッファオフセットの縮小はできない．従Utilizing
Proportional-Integral-Derivative(PID)
Control for Circuit Emulation”， 電子情報通信学会，
信学技報 IEICECS2005-43 .pp.1-6(2005-11).
[2] 村上 謙， 横谷 哲也：“TDM over Ethernet におけるクロック精度検証”， 電子情報通信学会， 信学技報CS2006-1， CQ2006-5 .pp.1-5(2006-4).