別紙4‑2 (課程博士(和文))平成
電気・電子情報工学専攻
氏名

学籍番号

第 123216 号

指導教員

太田雅

3 1年

1月9日

福田光男

石山武

論文内容の要旨(博士)
博士学位論文名

表面プラズモンを用いた高密度論理演算回路の要素技術(要旨 1,200字程度)
情報処理システムの基幹素子である半導体集積回路の性能向上のため,光速かつ大容量の情報処理および信号伝送が期待できる光配線技術が注目されている。光信号を用いた論理演算技術は,次世代集積回路の高機能化への応用が期待できる。しかし,伝播光はナノスケールの誘電体構造に集光することが困難であるため,光回路の高密度集積化は制限されている。上記課題を解決するために,光をナノスケールの誘電体に集光可能な,金属表面近傍の自由電子と光波が結合した量子である表面プラズモン(SP)を信号キャリアとする光集積回路の実現に向け,その要素技術の開発を行った。
SP回路の高機能化に向けて, AU禪朋莫上の酸化シリコン細線パターンから成る, SP信号の干渉を用いた論理演算回路を開発した。伝播するSP信号の位相を調整する構造を開発し,多モード導波路から成る SP干渉素子と組み合わせることで, AND と XORから成る 2つの論理演算を同時に処理可能なSP 論理演算回路を新規に提案した。 SP 強度分布の理論設計値と実験結果がよく一致することを確認し,約 10dB のオンオフ比で耐」作可能な論理演算回路の実現可能性を示した。
また, SP酉酔泉の更なる高密度化に向けて,金薄膜上の酸化シリコン細線を用いた SP配線の交差構造を開発した。多モード導波路から成るSP干渉素子を任意の角度で交差させ,入力SPを対角の出力配線へ低損失で伝送できる配線交差構造を新規に提案した。半導体製造プロセスを用いて提案構造を作製し,伝播する SP の強度分布を測定して交差損失とクロストークを評価した。 SP の近接場光強度分布測定により,低交差損失(1dB 以下)かつ低クロストーク(ノイズレベル以下)の SP交差配線構造を実証した。

上述した干渉を用いた論理演算回路では,オンオフ比を維持したカスケード接続の際に位相を厳窟に制御する必要があり,これが回路網への展開を困難にしていた。本課題を解決するために,金/空気/金界面から成るナノスケールギャップ構造を導波路としたギャッププラズモン(GP)酉酬泉を用いて,カスケード接続を可能とする非線形屈折率効果を利用した論理演算回路の開発を行った。はじめに,GPの高効率オンチップ励起構造を開発した。これまでに報告されているGP励起構造は,単・ーの偏光モードを光源として同じ偏光モードのGP励起を目的としたものであった。本研究では,光源に対して直交偏光の GP を高効率励起する構造を開発することを目的とした。酸化シリコンストライプ型のSP導波路上に設置した金ナノストライプへ局在するSPを,金/空気/金から成るギャップテーパー構造を介して集光することで,約 79%の効率で直交偏光変換および導波路幅 10onmの GPEード励起が可能であることを解析的に確認した。また, SPおよびGPの近接場光強度分布測定結果より,解析結果と実験結果がよく一致することを確認し,直交偏光の GP Eードが励起することを実験的に確認した。続いて,励起構造と Mach・zehnder 干沙靖十,方向性結合器を組み合わせることで,屈折率変訓を利用した論理演算回路の設計を行った。表面プラズモンの電場増強効果を利用することで,少なくともの5.2dBのオンオフ比で光路切り換え動作が可能であるこど解析的に確認した。
以上の結果は,表面プラズモンを用いた高密度論理演算回路の実現可能性を示している。

別紙41 (課程博士(英文))Date of submission (month day, yeal')

January 9th,2019

Department
Electrical and Electronic

SludenuD Number

D123216

Pplicarlt's name

Mitsuo Fukuda
Supervlsors

Information Engineering
Masashi ota

Takeshilshiyama

Abstract (Doctor)
Title ofThesis

Optica110gic circuits using surface plasmons

Approx.80o words
Silicon・based photonic inte即'ated circuits (PICS) have been 、刃idely studied for high・speed and large
Capacity signal transmitting or processing using waveguide patterns. surface plasmons (SPS),
C011ective osci11ations of free electrons at a metaⅡic surface, can confine optical signal into
dielectric/meta11ic interfaces beyond the diffraction limit of propagating light. Therefore, sps arePromising as signal carriers to realize high・d引Isity plcs comprising sub、刃avelength・scale meta11ic
Wires, and plasmonic components.
I demonstrate a half・adder operation 、Nith simple phase adjustment using plasmonic multimodeinterference (MMD devices, composed of dielectric stripes on a metal film. plasmonic MMl devices,Composed of dielectric multimode waveσUides on a metal film, can be used to reaHzeinterference・based sp computing and optional phase shift adjustment in a simple structure、 The
Simultaneous operations of xoR and AND gates 、Nere substantiated numerica11y and experimentaⅡyby combining lx l MMl based phase adjusters and 2×2 MMl based intensity modulators.1n the phaseadjusters,1 Contr011ed tl〕e phase shift of the plasmonic signal by determining the propagation
Coefficients of the fundamental guided modes of the 、Naveguides. obtained results confirm thefeasibility of logic operations in simple plasmonic MMl structures 、Nith on/off ratio of approximately
10 dB.

To realize high・density interconnections in plcs,10XV・10ss and lo、N・crosstalk crossing 、Naveguides
required for plasmonic device miniaturization and aexible patterning of the opticalinterconnections.1 Propose MMl crossing waveguides dlat use mirror image patterns for the siHcon
Oxide stripes and evaluate their insertion losses and crosstalk boul numerica11y and experimentaⅡy as
a function of crossing angle. As a result, the low losses (10wer than l.o dB) and the low crosstalk(10wer U喰n the background noise) have been confirmed experimenta11y.
I propose a novel gap・plasmon excitation structure for nonlinear plasmonic logic devices in plcs.
The structure consists of a gold stripe and tapered gap for re介active index matching to a gap
Plasmonic 、Naveguide and was fabricated at the top surface of a silicon・oxide・stripe・type plasmonic、¥aveguide deposited on a gold film. propagating surface・mode plasmons, confined into thedielectric・stripe 、Naveguide, are localized at the corner of the gold stripe. Then, t11e localized lateral
Plasmons are converted to the orthogonal・polarized gap・plasmonic mode by increasing ule effective
refl'active index of the gap 、Naveguide using t11e taP引'ed gap. The intensity ratio of the loo・nmgap・waveguide mode to the dielectric・stripe・、Naveguide mode 、Nas estimated to be of o.79 throughnumerical simulations and plasmonic・field measurements. Fina11y,1 Propose and design anaⅡ・plasmonic nonlinear logic device comprising Mach・zehnder interferometer and directional
Coupler. Numerical design results confirm the feasibility of l0σic operations using plasmonic field
areenhancement 、vith olvoff ratio of at least 5.2 dB.

These results indicate the feasibility of tl〕e high・density plasmonic logic circuits for plcs.