Fujitsu Server PRIMERGY & PRIMEQUEST
Xeon スケーラブル・プロセッサ（Cascade Lake-SP）
搭載システムのメモリパフォーマンス
[サブタイトル]

Xeon スケーラブル・プロセッサ搭載 Fujitsu Server PRIMERGY 及び PRIMEQUEST では、新しい Ultra
Path Interconnect（UPI）の導入とメモリアーキテクチャーの改善で、パフォーマンスが著しく向上しています。このホワイトペーパーでは、アーキテクチャーの重要な特徴と最近の改善点について説明し、それが商用アプリケーションのパフォーマンスに与える影響を定量化します。
バージョン
1.2
2023-10-03

Fujitsu Public

1 of 29© 2023 Fujitsu Limited

Xeon スケーラブル・プロセッサ（Cascade Lake-SP）搭載システムのメモリパフォーマンス

バージョン: 1.2 / 2023-10-03

目次
はじめに.................................................................................................................................................................................................................. 3
メモリアーキテクチャー ...................................................................................................................................................................................... 5
DIMM スロットとメモリコントローラ .......................................................................................................................................................................... 5
DDR4 トピックと使用可能な DIMM タイプ .............................................................................................................................................................. 8
メモリ周波数の定義 ............................................................................................................................................................................................................ 10
BIOS パラメーター ............................................................................................................................................................................................................. 13
パフォーマンスを考慮したメモリ構成 ......................................................................................................................................................................... 15
メモリパフォーマンスに対する定量的影響 ....................................................................................................................................................18
測定ツール .............................................................................................................................................................................................................................. 19
メモリチャネルへのインターリーブ ............................................................................................................................................................................. 20
メモリ周波数.......................................................................................................................................................................................................................... 22
DIMM タイプの影響 ........................................................................................................................................................................................................... 23
キャッシュコヒーレンスプロトコルの最適化 ............................................................................................................................................................ 25
リモートメモリへのアクセス ........................................................................................................................................................................................... 26
冗長性、信頼性を考慮した際のメモリパフォーマンス .......................................................................................................................................... 27
関連資料................................................................................................................................................................................................................28

Fujitsu Public

2 of 29© 2023 Fujitsu Limited

Xeon スケーラブル・プロセッサ（Cascade Lake-SP）搭載システムのメモリパフォーマンス

バージョン: 1.2 / 2023-10-03

はじめに
現在の PRIMERGY 及び PRIMEQUEST サーバに搭載されている Intel Xeon スケーラブル・プロセッサ（Skylake-SP、Cascade
Lake-SP）は旧世代の Broadwell EP と同じ 14 nm 製造プロセスを使用して生産されていますが、プロセッサのマイクロアーキ
テクチャー、チップセットが更新され、パフォーマンスが向上しています。
Xeon スケーラブル・プロセッサ（Skylake-SP、Cascade Lake-SP）世代のパフォーマンス向上の大きな要因は、プロセッサあたりの最大コア数が 22（Broadwell-EP）から 28 に増えたことによります。またメモリシステムにも、新世代のパフォーマンス
の向上に寄与する新しい機能があります。
3 世代前の Haswell EP で導入された DDR4 メモリテクノロジーが現行の Cascade Lake-SP システムでも引き続き使用されていますが、最大メモリ周波数は 2 世代前の Broadwell-EP が 2400MHz、前世代の Skylake SP が 2666 MHz であったのに対して、Cascade Lake-SP システムは 2933 MHz をサポートしており、これが新たな特徴となっています。CPU 間の接続は旧世代の Broadwell-EP で用いられていた QuickPath Interconnect （QPI）が Ultra Path Interconnect （UPI）に改良され、Broadwell EP では最大 9.6 GT/s であったリンク最大周波数は、Skaylake-SP、Cascade Lake-SP システムでは最大 10.4GT/s をサポートします。
旧世代の Broadwell-EP で Cluster-on-die として知られていたキャッシュコヒーレンスプロトコルのオプションは、Xeon スケー
ラブル・プロセッサ（Skylake-SP、Cascade Lake-SP）世代では Sub NUMA Clusters （SNC）として利用可能です。このオプションは、ローカルおよびリモートメモリアクセスに関するレイテンシと帯域幅のトレードオフの扱いが異なりますが、微小なパフォーマンスの違いと対応するテストにもこだわる場合以外、ほとんどのアプリケーションでは、デフォルト設定から外れた設定にする必要はありません。
それ以外の点では、旧世代の QPI が UPI に置き換えられたことで、アイドル時の消費電力やデータ効率が改善されています。プ
ロセッサには、オンチップメモリコントローラが搭載されており、各プロセッサはそれぞれに割り当てられているメモリモジュ
ールのグループを制御します。このローカルメモリアクセスのパフォーマンスは、非常に優れています。このプロセッサが、隣
接プロセッサのメモリ（リモートメモリ）の内容を要求するとき、UPI リンクを使用します。リモートメモリへのアクセスのパ
フォーマンスは、さほど高くありません。ローカルメモリとリモートメモリのアクセスを区別するこのアーキテクチャーは、
NUMA（Non-Uniform Memory Access：非均等型メモリアクセス）タイプのアーキテクチャーです。
旧世代の Broadwell EP のメモリシステム機能と比較して、Xeon スケーラブル・プロセッサ（Skylake-SP、Cascade Lake-SP）
世代では、各プロセッサのメモリチャネルが 4 つから 6 つに増えました。各チャネルの DIMM スロット数は 3 本から 2 本に減ったため、プロセッサあたりの最大 DIMM 枚数は 12 のままです。しかし、旧世代と違ってチャネルあたりの DIMM 搭載数が増えてもメモリ周波数が低下しなくなったため1、メモリ容量と最大メモリ帯域幅のトレードオフを考える必要がなくなり、最大メモリ搭載時のピークメモリ帯域はプロセッサあたり 141 GB/s となりました。
このドキュメントでは、一方で最新のサーバ世代の新しいメモリシステム機能について見ていきます。もう一方で、これまでの号と同様に、強力なシステムを構成する上で不可欠な UPI ベースのメモリアーキテクチャーの基本的な知識について説明しま
す。ここでは、次の点を取り上げます。
⚫

NUMA アーキテクチャーであるため、各プロセッサのメモリを可能な限り同等の構成にする必要があります。これは、各プロセッサが原則としてそのローカルメモリ上で動作できるようにするためです。

⚫

メモリアクセスを並列化し、さらに高速化するために、物理アドレス空間の隣接する領域をメモリシステムの複数のコンポーネントに分散させます。これは技術用語でインターリーブと呼ばれます。インターリーブは 2 つの次元で行われます。
まず、プロセッサあたり 6 つのメモリチャネルが横方向に存在します。各プロセッサのメモリ搭載数を 6 の倍数とすることで、この方向への最適なインターリーブを実現します。また、個々のメモリチャネルの中でもインターリーブを実現しています。このための決定的なメモリリソースが、いわゆるランク数です。ランク数は、DIMM の下位構造で、ここにDRAM（Dynamic Random Access Memory：ダイナミックランダムアクセスメモリ）チップのグループが統合されています。個々のメモリアクセスでは、常にこのようなグループを参照します。

⚫

メモリ周波数はパフォーマンスに影響を与えます。プロセッサタイプ、DIMM タイプ、メモリ容量、および BIOS 設定に応じて、2933、2666、2400、2133、1866 MHz のいずれかになります。

1

大容量の 3DS LRDIMM 2DPC 構成の場合、メモリー周波数が 2666 MHz に低下します。

Fujitsu Public

3 of 29© 2023 Fujitsu Limited

Xeon スケーラブル・プロセッサ（Cascade Lake-SP）搭載システムのメモリパフォーマンス

バージョン: 1.2 / 2023-10-03

このホワイトペーパーでは、メモリ性能に影響を与える要因を取り上げ、定量化しています。定量化には、STREAM とSPECrate2017 Integer のベンチマークを使用します。STREAM でメモリ帯域幅を測定します。SPECrate2017 Integer は、商用アプリケーションのパフォーマンスのモデルとして使用されます。
測定結果では、プロセッサのパフォーマンスごとの影響を比で示します。構成プロセッサモデルが強力であるほど、本書で取り上げているメモリ構成の問題について十分に考慮する必要があります。
ミラーリングやランクスペアリングなど、冗長性を考慮する場合のメモリパフォーマンスについては、本書の最後にまとめています。

Fujitsu Public

4 of 29© 2023 Fujitsu Limited

Xeon スケーラブル・プロセッサ（Cascade Lake-SP）搭載システムのメモリパフォーマンス

バージョン: 1.2 / 2023-10-03

メモリアーキテクチャー
ここでは、5 部構成でメモリシステムの概要を説明します。まずブロック図で、利用可能な DIMM スロットの配置を説明します。2 つ目のセクションでは、使用可能な DIMM タイプを示します。続く 3 つ目のセクションでは、有効なメモリ周波数への影響について説明します。4 つ目のセクションでは、メモリシステムに影響を与える BIOS パラメーターについて説明します。
最後のセクションでは、メモリパフォーマンスを最適化した DIMM 構成例のリストを示します。

DIMM スロットとメモリコントローラ
次の図は、メモリシステムの構造を示します。
Xeon スケーラブル・プロセッサ（Cascade Lake-SP）搭載 PRIMERGY 及び PRIMEQUEST サーバは、通常、プロセッサあたり
12 本の DIMM スロットを装備しています。例外は、PRIMERGY CX2550 M5 モデル、CX2560 M5 モデル、および CX2570
M5 モデルで、フォームファクターが高密度であるため、スロット数は 8 となっています。もう 1 つの例外は、PRIMERGY
RX2520 M5 モデル及び TX2550 M5 モデルです。これらのシステムは、コストで最適化されているため、プロセッサあたりの各メモリチャネル 6 つに DIMM スロットが 1 つずつしか存在しません。その結果として、プロセッサあたり 6 DIMM スロットとなっています。下図でリソースのメモリチャネルと UPI リンクを見ると、周波数と帯域幅に相関があり、これはそれぞれの実質データパス幅によるものです。DDR4 メモリチャネルでは 64 ビット、UPI リンクでは 20 ビットです。双方向である UPI リ
ンクの場合、帯域幅が各方向で有効であるため、全二重方式と呼ばれています。メモリチャネルでは、リード／ライトアクセス
がデータパスを共有しなければならないため、半二重方式と呼ばれます。

周波数と帯域幅の詳細に関しては、後述の図に示されるプロセッサの種類も考慮します。
1 つのプロセッサには、6 つのメモリチャネルが存在します。Broadwell-EP 世代ではチャネルあたりの DIMM 枚数である DPC（以降、この用語を使用します） の値が変わると、メモリ周波数に変化が生じ、さらにはメモリパフォーマンスに影響を与えました。しかし、Skylake-SP、Cascade Lake-SP 世代では DPC によってメモリ周波数が低下しないようになりました2。
以降では、「メモリバンク」という用語も使用します。図では、複数のチャネルに分配されている 6 つまたは 2 つ（PRIMERGYCX2550 M5、CX2560 M5、CX2570 M5）の DIMM のグループが、1 つのバンクを形成しています。プロセッサあたりの利用可能なスロット経由で DIMM を分配する場合、バンク 1 から順に割り当てることにより、チャネル全体で最適なインターリー
ブが得られます。インターリーブは、メモリパフォーマンスに影響を与える主要因です。

2

大容量の 3DS LRDIMM 2DPC 構成の場合、メモリー周波数が 2666 MHz に低下します。

Fujitsu Public

5 of 29© 2023 Fujitsu Limited

Xeon スケーラブル・プロセッサ（Cascade Lake-SP）搭載システムのメモリパフォーマンス

バージョン: 1.2 / 2023-10-03

DIMM スロットを使用するためには、対応するプロセッサを搭載する必要があります。CPU の搭載が最大構成でない場合、空のCPU ソケットに割り当てられたスロットは使用できません。
プロセッサあたりのメモリチャネル数は、同じ世代のすべての Xeon スケーラブル・プロセッサで共通です。Xeon E5 プロセッ
サファミリーでは、Nehalem から Sandy Bridge までは、デュアルソケットサーバの EP プロセッサには 1 つのメモリコント
ローラしかありませんでした。Ivy Bridge では、2 つの最も強力なプロセッサモデルに（非常に少数のグループですが）、初めて
2 つのメモリコントローラが搭載されました。Haswell と Broadwell の世代では、プロセッサコア数が中位から上位のモデルのすべてのプロセッサに 2 つのメモリコントローラが搭載されるようになり、最新の Xeon スケーラブル・プロセッサファミリ
ーでは、下位モデル含め全てのプロセッサに 2 つのメモリコントローラが搭載されます。

プロセッサの正確な分類については、次の表を参照してください。

スレッド数

キャッシュ
[MB]

スピード
[GT/s]

公称周波数
[GHz]

最大ターボ
周波数
[GHz]

最大メモリ
周波数
[MHz]

TDP
[W]

Platinum 8280L

28

56

38.5

10.4

2.7

4.0

2933

205

Platinum 8280M

28

56

38.5

10.4

2.7

4.0

2933

205

Platinum 8280

28

56

38.5

10.4

2.7

4.0

2933

205

Platinum 8276L

28

56

38.5

10.4

2.3

4.0

2933

165

Platinum 8276M

28

56

38.5

10.4

2.3

4.0

2933

165

Platinum 8276

28

56

38.5

10.4

2.3

4.0

2933

165

Platinum 8270

26

52

35.8

10.4

2.7

4.0

2933

205

Platinum 8268

24

48

35.8

10.4

2.9

3.9

2933

205

Platinum 8260L

24

48

35.8

10.4

2.4

3.9

2933

165

Platinum 8260M

24

48

35.8

10.4

2.4

3.9

2933

165

24

48

20

40

33.0

10.4

2.4

3.9

2933

165

Platinum 8260Y

UPI

プロセッサ

コア数

プロセッサ (システムリリース以降)

16

32

Platinum 8260

24

48

35.8

10.4

2.4

3.9

2933

165

Platinum 8256

4

8

16.5

10.4

3.8

3.9

2933

105

Platinum 8253

16

32

22.0

10.4

2.2

3.0

2933

125

Gold 6262V

24

48

33.0

10.4

1.9

3.6

2933

130

Gold 6254

18

36

24.8

10.4

3.1

4.0

2933

200

Gold 6252

24

48

33.0

10.4

2.1

3.7

2933

150

Gold 6248

20

40

27.5

10.4

2.5

3.9

2933

150

Gold 6246

12

24

24.8

10.4

3.3

4.2

2933

165

Gold 6244

8

16

11.0

10.4

3.6

4.4

2933

150

Gold 6242

16

32

22.0

10.4

2.8

3.9

2933

150

Gold 6240L

18

36

24.8

10.4

2.6

3.9

2933

150

Gold 6240M

18

36

24.8

10.4

2.6

3.9

2933

150

18

36

14

28

24.8

10.4

2.6

3.9

2933

150

8

16

Gold 6240

18

36

24.8

10.4

2.6

3.9

2933

140

Gold 6238M

22

44

30.3

10.4

2.1

3.7

2933

140

Gold 6240Y

Fujitsu Public

6 of 29© 2023 Fujitsu Limited

Xeon スケーラブル・プロセッサ（Cascade Lake-SP）搭載システムのメモリパフォーマンス

バージョン: 1.2 / 2023-10-03

Gold 6238L

22

44

30.3

10.4

2.1

3.7

2933

140

Gold 6238

22

44

30.3

10.4

2.1

3.7

2933

140

Gold 6234

8

16

24.8

10.4

3.4

4.0

2933

130

Gold 6230

20

40

27.5

10.4

2.1

3.9

2933

125

Gold 6226

12

24

19.3

10.4

2.8

3.7

2933

125

Gold 6222V

20

40

27.5

10.4

1.8

3.6

2933

115

Gold 6212U

24

48

33.0

10.4

2.4

3.9

2933

165

Gold 6210U

20

40

27.5

10.4

2.5

3.9

2933

150

Gold 6209U

20

40

27.5

10.4

2.1

3.9

2933

125

Gold 5222

4

8

16.5

10.4

3.8

3.9

2666

105

Gold 5220S

18

36

24.8

10.4

2.2

3.9

2666

125

Gold 5220

18

36

24.8

10.4

2.2

3.9

2666

125

Gold 5218B

16

32

22.0

10.4

2.3

3.9

2666

125

Gold 5218

16

32

22.0

10.4

2.3

3.9

2666

125

Gold 5217

8

16

11.0

10.4

3.0

3.7

2666

115

Gold 5215L

10

20

13.8

10.4

2.5

3.4

2666

85

Gold 5215M

10

20

13.8

10.4

2.5

3.4

2666

85

Gold 5215

10

20

13.8

10.4

2.5

3.4

2666

85

Gold 5222

4

8

16.5

10.4

3.8

3.9

2666

105

Gold 5220S

18

36

24.8

10.4

2.2

3.9

2666

125

Silver 4216

16

32

22.0

9.6

2.1

3.2

2400

100

Silver 4215

8

16

11.0

9.6

2.5

3.5

2400

85

12

24

10

20

16.5

9.6

2.2

3.2

2400

85

8

16

Silver 4214

12

24

16.5

9.6

2.2

3.2

2400

85

Silver 4210

10

20

13.8

9.6

2.2

3.2

2400

85

Silver 4208

8

16

11.0

9.6

2.1

3.2

2400

85

Bronze 3204

6

6

8.3

9.6

1.9

-

2133

85

Silver 4214Y

定量的なメモリパフォーマンステストは、トピックに応じて Platinum、Gold、Silver、Bronze のプロセッサクラスの分類に従って、もしくは表の右から 2 番目の列に記載したサポートされているメモリ周波数による分類を使用して、別々に実施しました。

Fujitsu Public

7 of 29© 2023 Fujitsu Limited

Xeon スケーラブル・プロセッサ（Cascade Lake-SP）搭載システムのメモリパフォーマンス

バージョン: 1.2 / 2023-10-03

DDR4 トピックと使用可能な DIMM タイプ
Cascade Lake-SP 搭載の PRIMERGY 及び PRIMEQUEST サーバには DDR4 SDRAM メモリモジュールが使用されています。3
世代前の Haswell EP で、DDR3 から DDR4 への移行が行われました。DDR3 と DDR4 の仕様を含む JEDEC（Joint Electron
Device Engineering Council：電子機器技術評議会）規格では、メモリメーカーとシステムメーカーの橋渡しとなるインターフェースを定義しています。
現在主流の DDR4 テクノロジーは、DDR3 と比べて重要な違いがあります。DDR3 から DDR4 への移行は進化という点では自然なことであり、1 回限りのパフォーマンス向上にはとどまりませんでした。
⚫

DDR4 では DIMM あたりのピン数が増えたため、DDR3 と DDR4 の DIMM ソケットに互換性はありません。古いDDR3 メモリモジュールを DDR4 ベースのシステムで使用することはできません。

⚫

DDR4 では、3200 MHz までのメモリ周波数をサポートします。この周波数範囲は、今後、数世代のサーバで使用されることになります。DDR3 ベースのサーバ世代と同様に、周波数は 266 MHz ずつ継続的に上昇していきます。Cascade LakeSP の場合、これは 2933 MHz に到達しています。Broadwell EP 搭載システムは、最大 2400 MHz を、Skylake-SP 搭載
システムは、最大 2666 MHz をサポートしていました。

⚫

DDR4 の重要なメリットは、DIMM がわずか 1.2 V で動作する点です。DDR3 では、1.5 V または 1.35 V（低電圧版）でした。これは、データ転送速度が同じ場合、約 30 % の消費電力の節約に相当します。

⚫

DDR3 テクノロジーの最初のフェーズのときと同様に、現在のところ DDR4 に低電圧版はありません。したがって、メモリシステムに関する限り、BIOS におけるパフォーマンスと消費電力の構成トレードオフもほとんど関係ありません。それでも、これらのトレードオフは、プロセッサに対して重要な役割を果たしています。

次の表に、Xeon スケーラブル・プロセッサ（Cascade Lake-SP） 搭載 PRIMERGY 及び PRIMEQUEST サーバでサポートする
DIMM を示します。DIMM には、Registered DIMM（RDIMM）、Load Reduced DIMM（LRDIMM）、3DS Load Reduced DIMM
（3DS LRDIMM） があります。混在構成は表の 3 つのセクション内でのみ可能です。RDIMM、LRDIMM、3DS LRDIMM の混在
はできません。

周波数

電
圧

[MHz]

[V]

ラ
ン
ク
数

最大メモリ
DIMM タイプ

制御

容量

GB あたりの相対価格

8GB (1x8GB) 1Rx8 DDR4-2933 R ECCRegistered

2933

1.2

1

8 GB

0.92

16GB (1x16GB) 2Rx8 DDR4-2933 R ECCRegistered

2933

1.2

1

16 GB

0.98

16GB (1x16GB) 1Rx4 DDR4-2933 R ECCRegistered

2933

1.2

2

16 GB

0.98

32GB (1x32GB) 2Rx4 DDR4-2933 R ECCRegistered

2933

1.2

2

32 GB

1.00

64GB (1x64GB) 2Rx4 DDR4-2933 R ECCRegistered

2933

1.2

2

64 GB

1.00

64GB (1x64GB) 4Rx4 DDR4-2933 LR ECC

Load
Reduced

2933

1.2

4

64 GB

1.34

128GB (1x128GB) 8Rx4 DDR4-2933 3DS LR
ECC

3DS Load
Reduced

2933

1.2

8

128 GB―

どの DIMM タイプでも、データは 64 ビット単位で転送されます。これは、DDR SDRAM メモリテクノロジーの特徴です。64ビットの帯域幅のメモリ領域は、DRAM チップのグループから DIMM 上に設定されます。この個々のチップが 4 ビットまたは
8 ビットを受け持ちます（タイプ名の x4 または x8 を参照してください）。このようなチップグループをランクと呼びます。表に示すように、1 ランク、2 ランク、4 ランク、または 8 ランクの DIMM タイプがあります。8 ランクの DIMM のメリット

Fujitsu Public

8 of 29© 2023 Fujitsu Limited

Xeon スケーラブル・プロセッサ（Cascade Lake-SP）搭載システムのメモリパフォーマンス

バージョン: 1.2 / 2023-10-03は、最大容量である点にありますが、同時に DDR4 の仕様はメモリチャネルあたり最大 8 ランクしかサポートしません。メモ
リチャネルあたりの利用可能なランク数は、パフォーマンスに一定の影響を及ぼします。これについては後述します。
そのことを踏まえると、3 つの DIMM タイプの重要な特徴は、次のようになります。
⚫

RDIMM：メモリコントローラの制御コマンドは、DIMM 上の独自のコンポーネントにあるレジスター内でバッファーされます（これが名前の由来です）。メモリチャネルの負荷が軽減されることで、最大 2 DPC（チャネルあたりの DIMM）での構成が可能になります。

⚫

LRDIMM：制御コマンドとは別に、データ自体も DIMM 上のコンポーネントにバッファーされます。さらに、この DIMMタイプの「ランク乗算」 機能により、いくつかの物理ランクを仮想ランクにマップできます。したがって、メモリコントロ
ーラは仮想ランクを監視するだけです。この機能は、メモリチャネル内の物理ランクの数が 8 を超える場合に有効になります。

⚫

3DS RDIMM：Three Dimensional Stack （3DS） という規格に基づき、シリコン貫通電極(Through Silicon Via) 技術により複数枚のシリコン・ダイを積層させた RDIMM です。マスターと呼ばれる 1 枚のダイだけが外部と信号をやり取りし、それ以外のダイはスレーブとしてマスターとだけ信号をやり取りするアーキテクチャーを採用しており、大容量化や高速化が可能になります。

表に記載されている 3DS LRDIMM は、3DS DIMM 技術と LRDIMM 技術を組み合わせた DIMM です。
RDIMM、LRDIMM、または 3DS LRDIMM のうち、どのタイプが望ましいかは、通常、必要なメモリ容量によって決まります。
ただし、LRDIMM、3DS LRDIMM には、若干の性能オーバーヘッドがあります。
表の最終列は、各 DIMM の価格を相対比で示しています。この価格は、2019 年 6 月現在の PRIMERGY RX2540 M4 の料金表を元にしています。ここでは 32 GB の 2Rx4 RDIMM を基準とし（1.0 として強調表示）、GB あたりの価格比を示します。本
ドキュメントシリーズの以前の各号と比較すると、相対メモリ価格が常に変化してきたことが分かります。
PRIMERGY 及び PRIMEQUEST のモデルによっては、一部の DIMM タイプを利用できない場合があります。常に最新のコンフィギュレータを参照してください。また、販売地域によっても、利用できない DIMM タイプがあります。

Fujitsu Public

9 of 29© 2023 Fujitsu Limited

Xeon スケーラブル・プロセッサ（Cascade Lake-SP）搭載システムのメモリパフォーマンス

バージョン: 1.2 / 2023-10-03

メモリ周波数の定義
メモリの周波数には、2933、2666、2400、2133 及び 1866 MHz の 5 種類があります。システムに電源が入ると、周波数がBIOS によって定義され、プロセッサごとではなくシステムごとに適用されます。まず、定義上、構成プロセッサモデルが非常に重要になります。
このセクションでは、Xeon スケーラブル・プロセッサ モデルを、次の表（前に示した表と同じもの）の右から 2 番目の列に従って分類することをお勧めします。この列は、サポートされる最大メモリ周波数を示しています。

スレッド数

キャッシュ
[MB]

スピード
[GT/s]

公称周波数
[GHz]

最大ターボ
周波数
[GHz]

最大メモリ
周波数
[MHz]

TDP
[W]

Platinum 8280L

28

56

38.5

10.4

2.7

4.0

2933

205

Platinum 8280M

28

56

38.5

10.4

2.7

4.0

2933

205

Platinum 8280

28

56

38.5

10.4

2.7

4.0

2933

205

Platinum 8276L

28

56

38.5

10.4

2.3

4.0

2933

165

Platinum 8276M

28

56

38.5

10.4

2.3

4.0

2933

165

Platinum 8276

28

56

38.5

10.4

2.3

4.0

2933

165

Platinum 8270

26

52

35.8

10.4

2.7

4.0

2933

205

Platinum 8268

24

48

35.8

10.4

2.9

3.9

2933

205

Platinum 8260L

24

48

35.8

10.4

2.4

3.9

2933

165

Platinum 8260M

24

48

35.8

10.4

2.4

3.9

2933

165

24

48

20

40

33.0

10.4

2.4

3.9

2933

165

Platinum 8260Y

UPI

プロセッサ

コア数

プロセッサ (システムリリース以降)

16

32

Platinum 8260

24

48

35.8

10.4

2.4

3.9

2933

165

Platinum 8256

4

8

16.5

10.4

3.8

3.9

2933

105

Platinum 8253

16

32

22.0

10.4

2.2

3.0

2933

125

Gold 6262V

24

48

33.0

10.4

1.9

3.6

2933

130

Gold 6254

18

36

24.8

10.4

3.1

4.0

2933

200

Gold 6252

24

48

33.0

10.4

2.1

3.7

2933

150

Gold 6248

20

40

27.5

10.4

2.5

3.9

2933

150

Gold 6246

12

24

24.8

10.4

3.3

4.2

2933

165

Gold 6244

8

16

11.0

10.4

3.6

4.4

2933

150

Gold 6242

16

32

22.0

10.4

2.8

3.9

2933

150

Gold 6240L

18

36

24.8

10.4

2.6

3.9

2933

150

Gold 6240M

18

36

24.8

10.4

2.6

3.9

2933

150

18

36

14

28

24.8

10.4

2.6

3.9

2933

150

8

16

Gold 6240

18

36

24.8

10.4

2.6

3.9

2933

140

Gold 6238M

22

44

30.3

10.4

2.1

3.7

2933

140

Gold 6238L

22

44

30.3

10.4

2.1

3.7

2933

140

Gold 6238

22

44

30.3

10.4

2.1

3.7

2933

140

Gold 6234

8

16

24.8

10.4

3.4

4.0

2933

130

Gold 6240Y

Fujitsu Public

10 of 29

© 2023 Fujitsu Limited

Xeon スケーラブル・プロセッサ（Cascade Lake-SP）搭載システムのメモリパフォーマンス

バージョン: 1.2 / 2023-10-03

Gold 6230

20

40

27.5

10.4

2.1

3.9

2933

125

Gold 6226

12

24

19.3

10.4

2.8

3.7

2933

125

Gold 6222V

20

40

27.5

10.4

1.8

3.6

2933

115

Gold 6212U

24

48

33.0

10.4

2.4

3.9

2933

165

Gold 6210U

20

40

27.5

10.4

2.5

3.9

2933

150

Gold 6209U

20

40

27.5

10.4

2.1

3.9

2933

125

Gold 5222

4

8

16.5

10.4

3.8

3.9

2666

105

Gold 5220S

18

36

24.8

10.4

2.2

3.9

2666

125

Gold 5220

18

36

24.8

10.4

2.2

3.9

2666

125

Gold 5218B

16

32

22.0

10.4

2.3

3.9

2666

125

Gold 5218

16

32

22.0

10.4

2.3

3.9

2666

125

Gold 5217

8

16

11.0

10.4

3.0

3.7

2666

115

Gold 5215L

10

20

13.8

10.4

2.5

3.4

2666

85

Gold 5215M

10

20

13.8

10.4

2.5

3.4

2666

85

Gold 5215

10

20

13.8

10.4

2.5

3.4

2666

85

Gold 5222

4

8

16.5

10.4

3.8

3.9

2666

105

Gold 5220S

18

36

24.8

10.4

2.2

3.9

2666

125

Silver 4216

16

32

22.0

9.6

2.1

3.2

2400

100

Silver 4215

8

16

11.0

9.6

2.5

3.5

2400

85

12

24

10

20

16.5

9.6

2.2

3.2

2400

85

8

16

Silver 4214

12

24

16.5

9.6

2.2

3.2

2400

85

Silver 4210

10

20

13.8

9.6

2.2

3.2

2400

85

Silver 4208

8

16

11.0

9.6

2.1

3.2

2400

85

Bronze 3204

6

6

8.3

9.6

1.9

2133

85

Silver 4214Y

128GB の 3DS LRDIMM を除き、Cascade Lake-SP ではメモリ構成の DPC 値はメモリ周波数に影響は及ぼしませんが、プロセッ
サタイプがメモリ周波数に大きな影響を及ぼします。これを BIOS で無効にすることはできません。ただし、BIOS パラメーターの DDR Performance を使用することで、限定的ですがパフォーマンスと消費電力のどちらを優先させるかを選択できます（詳細は後述）。パフォーマンスを選択した場合、有効なメモリ周波数は次の表のようになります。これはデフォルトの BIOS 設
定です。

DDR Performance = Performance optimized （パフォーマンスに最適化、デフォルト）
プロセッサ

RDIMM

LRDIMM

3DS RDIMM

タイプ

1DPC

2DPC

1DPC

2DPC

1DPC

2DPC

DDR4-2933

2933

2933

2933

2933

2933

2666

DDR4-2666

2666

2666

2666

2666

2666

2666

DDR4-2400

2400

2400

2400

2400

2400

2400

DDR4-2133

2133

2133

2133

2133

2133

2133

前述のように、現在のところ DDR4 メモリモジュールに低電圧版はありません。DDR4 モジュールは常に 1.2 V 電圧で動作します。これは、低電圧版の 1.35 V DDR3 より低い値です。本ドキュメントシリーズの以前の号で紹介していた「DDR

Fujitsu Public

11 of 29

© 2023 Fujitsu Limited

Xeon スケーラブル・プロセッサ（Cascade Lake-SP）搭載システムのメモリパフォーマンス

バージョン: 1.2 / 2023-10-03

Performance = Low-voltage optimized（低電圧に最適化）」の設定は、Xeon スケーラブル・プロセッサ搭載 PRIMERGY 及びPRIMEQUEST サーバにはありません。
メモリ周波数を下げることでわずかに消費電力を節約できますが、メモリモジュールの消費電力は主に電圧の影響を受ける点に注意してください。メモリ周波数を下げるとシステムパフォーマンスも低下するため（本ドキュメントの第 2 部で説明）、次の表に従って設定を行う際は、ある程度の注意を払うことをお勧めします。注意を払うとは、本稼働の前に影響をテストするということです。

DDR Performance = Energy optimized（消費電力に最適化）
プロセッサ

RDIMM

LRDIMM

3DS RDIMM

タイプ

1DPC

2DPC

1DPC

2DPC

1DPC

2DPC

DDR4-2933

1866

1866

1866

1866

1866

1866

DDR4-2666

1866

1866

1866

1866

1866

1866

DDR4-2400

1866

1866

1866

1866

1866

1866

DDR4-2133

1866

1866

1866

1866

1866

1866

Fujitsu Public

12 of 29

© 2023 Fujitsu Limited

Xeon スケーラブル・プロセッサ（Cascade Lake-SP）搭載システムのメモリパフォーマンス

バージョン: 1.2 / 2023-10-03

BIOS パラメーター
前のセクションでは、BIOS パラメーター DDR Performance を見ましたが、ここでは、メモリシステムに影響を与える他のBIOS オプションを見ていきます。このパラメーターは、Advanced の下のサブメニュー、Memory Configuration にあります。

Memory Configuration のメモリパラメーター
次の 7 つのパラメーターがあります。それぞれ下線付きのオプションがデフォルトです。
⚫

Memory Mode：Independent／Mirroring／Sparing⚫

NUMA：Disabled／Enabled⚫

DDR Performance：Performance optimized／Energy optimized／Power balanced⚫

Patrol Scrub：Disabled／Enabled⚫

IMC Interleaving：Auto／1-Way／2-Way⚫

Sub NUMA Clustering：Disabled／Enabled／Auto⚫

WR CRC feature control3：Disabled／Enabled／Auto

最初のパラメーター Memory Mode（メモリモード）は冗長性機能を扱います。これらは、RAS（Reliability：信頼性、
Availability：可用性、Serviceability：サービス性）機能の一部であり、メモリをミラーリングするか（ミラーリング）、メモリエ
ラーが頻繁に発生する場合に DIMM ランクのレベルでメモリスペアを有効化すること（スペアリング）で、耐故障能力を向上させます。SystemArchitect で構成中にこれらの機能が要求された場合、工場で適切なデフォルト設定が行われます。それ以外の場合、このパラメーターは Independent（通常の冗長性なし）に設定されます。冗長性機能がシステムパフォーマンスに与える影響に関する数値を後で示します。
2 番目のパラメーター NUMA は、物理アドレス空間をローカルメモリのセグメントから構築するか、またオペレーティングシス
テムに構造を通知するかを定義します。デフォルト設定は Enabled です。明確な理由がないこれを限り変更しないでください。
このトピックの数量的な面については、後述します。
3 番目のパラメーター DDR Performance は、メモリ周波数に関係しています。これについては、最後のセクションで説明します。
4 番目のパラメーターPatrol Scrub パラメーターは、あらかじめ Enabled に設定されています。メインメモリは、24 時間サイクルで修正可能なエラーの検索が実行され、必要に応じて修正が開始されます。これにより、自動修正が不可能になるようなメ
モリエラーの累積を防ぎます（対応するレジスターでカウントされます）。感度の高いパフォーマンス指標がある場合は、この機能を一時的に無効にすることもできます。ただし、パフォーマンスに及ぶ効果を実証するのは難しい場合があります。
5 番目の IMC Interleaving は、CPU 内蔵のメモリコントローラのインターリーブを制御するパラメーターで、あらかじめ Autoに設定されています。Xeon スケーラブル・プロセッサには 2 つのメモリコントローラが内蔵されており、本パラメーターが［2way］に設定されていると、メモリアドレスが 2 つのメモリコントローラ間でインターリーブされます。
［1-way］に設定されている場合は、メモリコントローラ間でのインターリーブはされません。後述の Sub NUMA Clustering が有効の場合には、プロセ
ッサが 2 つの Sub NUMA ドメインに分割されるため、［1-way］の設定を推奨します。SNC が無効の場合には［2-way］の設定を推奨します。
［Auto］の場合、Sub NUMA Clustering の設定に応じた推奨設定が自動的に選択されます。
6 番目の Sub NUMA Clustering （SNC） の設定は、L3 キャッシュをアドレス範囲に応じて 2 つのクラスタに分割するためのパラメーターで、予め Enabled に設定されています。分割されたいずれのクラスタも、プロセッサが持つ 2 つのメモリコントロー
ラのどちらか一つにくくりつけられます。また、オペレーティングシステムからは一つの NUMA ドメインとして扱われ、NUMA
ノード内の L3 キャッシュやメモリのアクセスは、そのレイテンシが改善します。

3

PRIMERGY CX 及び PRIMEQUEST サーバでは、DDR4 Write Data CRC Protection です。

Fujitsu Public

13 of 29

© 2023 Fujitsu Limited

Xeon スケーラブル・プロセッサ（Cascade Lake-SP）搭載システムのメモリパフォーマンス

バージョン: 1.2 / 2023-10-03

SNC は、旧世代の CPU であった Cluster on Die（COD）の代替です。COD と同じように、SNC はローカルメモリレイテンシを最小化、ローカルメモリ帯域を最大化することができるため、NUMA 最適化されたアプリケーションにおいて特に推奨されます。
7 番目の WR CRC feature control の設定は、Cascade Lake-SP 世代で新しく追加された機能です。これは、DDR4 の Write CRC
機能を制御します。この設定を有効にすると、CPU 内蔵のメモリコントローラは DRAM への書き込み時に、書き込みデータとともに生成した CRC 符号を DRAM に送信します。DIMM 側で CRC をチェックし、データバスの 1bit エラー、2bit エラー、奇数
bit や水平カラムのマルチビットエラーを検出することができます。メモリパスの信頼性が向上する一方で、CRC を生成するためにレイテンシが悪化し、かつ余分にデータバスを使用するため、メモリ帯域が悪化します。

Fujitsu Public

14 of 29

© 2023 Fujitsu Limited

Xeon スケーラブル・プロセッサ（Cascade Lake-SP）搭載システムのメモリパフォーマンス

バージョン: 1.2 / 2023-10-03

パフォーマンスを考慮したメモリ構成
メモリパフォーマンスにはメモリ周波数と使用するメモリチャネル数が大きく影響します。メモリ周波数は、搭載するプロセッ
サの種類に依存するため、各ユーザーは自分の環境のメモリ周波数を把握しておくべきです。また、Xeon スケーラブル・プロセ
ッサはプロセッサあたり全部で 6 本のメモリチャネルがあり、高いメモリパフォーマンスを実現するためには、可能な限り多くのメモリチャネルに DIMM を配置する必要があります。
さらに、メモリパフォーマンスに影響する構成機能がいくつかあります。ランク数、冗長機能の有効化、NUMA 機能の無効化などの機能です。本ドキュメントの第 2 部では、これらのトピックのテスト結果を報告します。

パフォーマンスモード構成
常に注意すべき 2 つ目の要因は、DIMM 配置の影響です。最小構成（構成プロセッサあたり 8 GB DIMM 1 枚）から最大構成（複数の 128 GB DIMM からなるフル構成）の間には、いくつかのメモリパフォーマンスについての理想的な構成があります。
次の表に、特に興味深い構成を挙げています（すべての構成を網羅している訳ではありません）。
これらの構成で、プロセッサあたり全部で 6 本のメモリチャネルという点は同じです。バンク単位の構成では、同タイプの
DIMM 6 枚セットを使用しています。これにより、メモリアクセスは、これらのメモリシステムリソースに均等に分散されます。技術的に言えば、メモリチャネル経由で最適な 6 WAY インターリーブが実現します。本書では、これをパフォーマンスモ
ード構成と呼んでいます。

Xeon スケーラブル・プロセッサファミリー 搭載 PRIMERGY 及び PRIMEQUEST サーバのパフォーマンスモード構成（第 2 バンクにメモリが割り当てられている構成は、プロセッサあたり
12 枚の DIMM を搭載できる PRIMERGY モデルでのみ可能）

1 CPU
システム

2 CPU
システム

DIMM タイプ

DIMM

DIMM

サイズ
[GB]

サイズ
[GB]

バンク 1

バンク 2

最大
メモリ
周波数
[MHz]

注

48 GB

96 GB

DDR4-2933 R

8

2933

6 WAY ランクインターリーブ

96 GB

192 GB

DDR4-2933 R

16

2933

6 WAY ランクインターリーブ（++）

144 GB

288 GB

DDR4-2933 R

16

8

2933

混在構成（-）

192 GB

384 GB

DDR4-2933 R

16

16

2933

6 WAY ランクインターリーブ

192 GB

384 GB

DDR4-2933 R

32

2933

6 WAY ランクインターリーブ（++）

288 GB576 GB

DDR4-2933 R

32

16

2933

混在構成（-）

384 GB768 GB

DDR4-2933 R

32

32

2933

6 WAY ランクインターリーブ（++）

768 GB

1536 GB

DDR4-2933 R
DDR4-2933 LR

64

64

2933

6 WAY ランクインターリーブ

768 GB

1536 GB

DDR4-2933 3DS LR

128

2933

6 WAY ランクインターリーブ

1536 GB3072 GB

DDR4-2933 3DS LR

128

2666

最大構成

128

表は左端の総メモリ容量に従って構成されています。総容量は、1 つまたは 2 つのプロセッサ構成で定義されています。2 プロ
セッサ構成の場合、どちらのプロセッサについてもメモリ構成は同じであるという想定です。次の列は、使用した DIMM タイプ
です。RDIMM、3DS RDIMM、 または 3DS LRDIMM テクノロジーが決定要因です。その次の列で DIMM サイズがバンク単位で表記されているのは、パフォーマンスモード構成を使用するため、DIMM を 6 枚 1 組で（バンク単位で）構成するからです。

Fujitsu Public

15 of 29

© 2023 Fujitsu Limited

Xeon スケーラブル・プロセッサ（Cascade Lake-SP）搭載システムのメモリパフォーマンス

バージョン: 1.2 / 2023-10-03

表の最小構成で 2 つのプロセッサに対して 48 GB となっているのは、各プロセッサに 8 GB DIMM を 6 枚（48 GB）使用しているためです。
パフォーマンスモード構成では、バンクあたり 6 枚の同一の DIMM をセットで使用する必要がありますが、次の制限を満たしていれば、別のバンクで異なる DIMM サイズを使用することもできます。
⚫

RDIMM、LRDIMM、3DS LRDIMM を併用することはできません。

⚫

タイプ x4 と x8 の RDIMM を併用することはできません。

⚫

構成はバンク 1 から 2 に DIMM サイズを小さくしながら進めます。大きいモジュールほど先に取り付けます。

最後の列は注意書きです。たとえば、混在構成 （-） では、決定的なパフォーマンス要因の 6 WAY チャネルインターリーブがあっても、単一 DIMM タイプ構成と比べると若干パフォーマンスが低下することが示されています。これは、個々のメモリチャ
ネル内での複雑なアドレッシングに起因します。
当然ながら、表には、Xeon スケーラブル・プロセッサファミリー搭載 PRIMERGY 及び PRIMEQUEST サーバで実施した標準ベンチマークの構成も含まれています。これらには、注の列に ++ が付けられています。
表の右から 2 列目は、それぞれの構成で達成可能な最大メモリ周波数を示しています。ただし、その値に達するかどうかは使用するプロセッサモデルに依存します。

インディペンデントモード構成
これには、パフォーマンスモードには含まれない構成がすべて含まれます。RDIMM と LRDIMM と 3DS LRDIMM、タイプ x4 とx8 の RDIMM の「混在禁止」ルール以外の制約はありません。
プロセッサあたりの DIMM 枚数 が 6 の倍数にならない構成、つまりパフォーマンスモード構成に必要な最小数未満の構成や、
7 枚～11 枚の構成にも注意する必要があります。省電力や、必要なメモリ容量が少ないといった理由のためにこのような構成にすることがあります。DIMM 枚数の最小化で費用削減が実現できる場合もあります。この後で紹介する、メモリチャネルへのイ
ンターリーブ構成がシステムパフォーマンスに及ぼす影響を示した定量的評価から、次のような事項が推奨されます。
⚫

プロセッサあたりの DIMM 枚数を 2、4、6 または 12 とすると、パフォーマンスと電力消費量のバランスが取れた結果になります。それ以外の構成での動作はお勧めしません。

推奨されない構成は、DIMM 枚数が 6 以下の場合は 2 つのメモリコントローラに均等に DIMM を割り当てられない、プロセッサあたり 1DIMM、3DIMM、5DIMM ということになります。DIMM 枚数が 6 を超える場合、1 番目のバンクで 6 WAY インターリー
ブができても 2 番目のバンクで 6 WAY より少ないインターリーブを構成してしまうため、DIMM のスループットを必要とするよ
うな用途では、6DIMM 構成よりもパフォーマンスが悪化してしまう場合があります。

対称型メモリ構成
最後のこのセクションでは、すべてのプロセッサのメモリを可能な限り同等に構成し、BIOS のデフォルト設定を確たる理由なく変更するべきではないということに再度焦点を当てます。このように考慮されるのは、UPI ベースのアーキテクチャーを持つシステムのみです。
工場でのプレインストールでは、このような状況が当然考慮されています。要求されたメモリモジュールは、プロセッサ全体に可能な限り均等に分散されます。
こうした手法と、関連するオペレーティングシステムによって、ローカルのハイパフォーマンスメモリで可能な限りアプリケー
ションを実行する前提条件が整備されます。プロセッサコアのメモリアクセスは、通常、各プロセッサに直接割り当てられた
DIMM モジュールに対して行われます。
これにどのようなパフォーマンス上のメリットがあるのかを見積もるため、2 WAY サーバのメモリが対称型に構成されているものの、BIOS オプションが NUMA = Disabled に設定されている場合の測定結果を後述しています。統計上、メモリアクセスのFujitsu Public

16 of 29

© 2023 Fujitsu Limited

Xeon スケーラブル・プロセッサ（Cascade Lake-SP）搭載システムのメモリパフォーマンス

バージョン: 1.2 / 2023-10-03

2 回に 1 回は、リモートメモリに対して行われます。アプリケーションが 100 %リモートメモリによって実行される非対称型
メモリ構成、または片側メモリ構成では、ローカルメモリとリモートメモリが 50 %／50 %の割合で実行される場合の 2 倍パフォーマンスが低下するものとして見積もる必要があります。
なお、1 つ目のプロセッサに 12 枚の DIMM、2 つ目のプロセッサに 6 枚の DIMM の構成は、パフォーマンスモードの基準を満たします。なぜなら、プロセッサごとのメモリチャネルが同じように処理されるからです。これは PRIMERGY 及びPRIMEQUEST の注文および構成プロセスでの考え方です。ただし、このような構成は推奨されません。

Fujitsu Public

17 of 29

© 2023 Fujitsu Limited

Xeon スケーラブル・プロセッサ（Cascade Lake-SP）搭載システムのメモリパフォーマンス

バージョン: 1.2 / 2023-10-03

メモリパフォーマンスに対する定量的影響
メモリシステムの機能とその定性的情報を説明した後は、メモリ構成に関係するパフォーマンスの向上と低下について説明します。その準備として、最初のセクションでは、メモリパフォーマンスの特徴を表すための使用する 2 つのベンチマークについて説明します。
その後、すでに説明した特徴であるメモリチャネルのインターリーブ、メモリ周波数、DIMM タイプの影響、およびキャッシュコヒーレンスプロトコルについて、その影響の大きさの順に説明します。最後に、NUMA = Disabled の場合と冗長性を考慮する
場合のメモリパフォーマンスについて測定します。
Xeon スケーラブル・プロセッサでは、プロセッサタイプによりサポートする最大メモリ周波数が異なります。そのため、一部の例外を除いて、定量的テストは、プロセッサがサポートする最大メモリ周波数を基準にプロセッサを選択し実施しました。
測定は、Linux オペレーティングシステムの 2 つのプロセッサを搭載した PRIMERGY RX2530 M5 で行いました。次の表は、定量化テストの構成、特にプロセッサクラスの代表的な構成を示します。

SUT（System Under Test：テスト対象システム）
ハードウェアモデル

PRIMERGY RX2530 M5
Xeon Platinum 8260L (24 コア、2.4GHz、XCC、DDR4-2933) × 2
Xeon Gold 6242 (16 コア、2.8GHz、XCC、DDR4-2933) × 2

プロセッサ

Xeon Gold 5220 (18 コア、2.2GHz、HCC、DDR4-2666) × 2
Xeon Silver 4210 (10 コア、2.2GHz、LCC、DDR4-2400) × 2
Xeon Bronze 3204 (8 コア、1.9GHz、LCC、DDR4-2133) × 2
8GB (1x8GB) 1Rx8 DDR4-2933 R ECC
16GB (1x16GB) 1Rx4 DDR4-2933 R ECC
16GB (1x16GB) 2Rx8 DDR4-2933 R ECC

メモリタイプ32GB (1x32GB) 2Rx4 DDR4-2933 R ECC
64GB (1x64GB) 2Rx4 DDR4-2933 R ECC
64GB (1x64GB) 4Rx4 DDR4-2933 LR ECC
128GB (1x128GB) 8Rx4 DDR4-2933 3DS LR ECC

ディスクサブシステム

SAS 12G HDD 450GB 15Krpm 1 台（SATA 用オンボードコントローラを介して）ソフトウェア
BIOS

R1.2.0オペレーティングシステム

SUSE Linux Enterprise Server 15

以下に説明するテストセットには通常 32 GB 2Rx4 RDIMM が使用されました。メモリチャンネル間でのインターリーブのテス
トにはテストに必要なメインメモリの最小容量を実現するため、プロセッサあたりの DIMM は 1 つまたは 2 つのみとしました。表に示したすべての DIMM は、DIMM タイプの影響についてのテストセットのみで使用されました。
次の表は、相対的なパフォーマンスを示します。理想的なメモリ条件下での STREAM および SPECrate2017 Integer のベンチ
マークの絶対測定値は（通常、次の表で 1.0 の値に相当）、Xeon スケーラブル・プロセッサ搭載 PRIMERGY 及びPRIMEQUEST サーバの個別のパフォーマンスレポートに記載されています。
このテストから得られた 1 つの重要な結果を、最初に明らかにしておきましょう。使用するプロセッサモデルが強力であるほど、パフォーマンスへの影響が顕著になり、構成の詳細をより慎重に検討する必要があります。Platinum クラスの最も強力で高価なプロセッサについて不可欠な考慮事項も、Bronze クラスについては、多くの場合無視できます。

Fujitsu Public

18 of 29

© 2023 Fujitsu Limited

Xeon スケーラブル・プロセッサ（Cascade Lake-SP）搭載システムのメモリパフォーマンス

バージョン: 1.2 / 2023-10-03

測定ツール
測定は、STREAM および SPECrate2017 Integer ベンチマークを使用して行いました。

STREAM ベンチマーク
STREAM ベンチマーク（開発者：John McCalpin 氏）は、メモリのスループットを測定するツールです。このベンチマークは、
double 型データの大規模な配列でコピーおよび算術演算を実行して、Copy、Scale、Add、Triad の 4 種類のアクセスの結果を提供します。Copy 以外のアクセスタイプには、算術演算が含まれています。結果は、常に GB/s 単位のスループットで示されます。一般に、Triad の値が最もよく引用されます。以降、STREAM のベンチマークの測定値は、Triad アクセスでの値であり、単位は GB/s です。
STREAM は、サーバのメモリ帯域幅を測定するための業界標準で、シンプルな方法を使用してメモリシステムに大規模な負荷を与えることができます。特にこのベンチマークは、複雑な構成でのメモリパフォーマンスに対する影響を調査する場合に適しています。STREAM は、構成によるメモリへの影響とそれによって生じるパフォーマンスへの影響（低下または向上）を示します。後述する STREAM ベンチマークに関する値は、パフォーマンスへの影響度を示しています。
アプリケーションのパフォーマンスに対するメモリの影響は、各アクセスの遅延時間とアプリケーションが必要とする帯域幅に区別されます。メモリ帯域幅が増加すると遅延時間は増加するため、両者は関連しています。並列メモリアクセスによって遅延時間が相殺される度合いは、アプリケーションや、コンパイラーによって作成されたマシンコードの質にも依存します。このため、すべてのアプリケーションシナリオでの全般的な予測を立てることは非常に困難です。

SPECrate2017 Integer ベンチマーク
SPECrate2017 Integer ベンチマークは、商用アプリケーションパフォーマンスのモデルとして追加されました。これは、Standard Performance Evaluation Corporation（SPEC）の SPEC CPU2017 の一部です。SPEC CPU2017 は、システムのプロ
セッサ、メモリおよびコンパイラーを評価するための業界標準です。大量の測定結果が公開され、販売プロジェクトおよび技術調査に使用されているため、サーバ分野で最も重要なベンチマークとなっています。
SPEC CPU2017 は、大量の整数演算および浮動小数点演算を使用する独立した 2 つのテストセットで構成されています。整数
演算部分は商用アプリケーションに相当し、10 種類のベンチマークから構成されます。浮動小数点演算部分は科学アプリケーシ
ョンに相当し、10 または 13 種類のベンチマークで構成されます。いずれの場合も、ベンチマークの実行結果は、個々の結果の幾何平均です。
さらに、それぞれのテストセットには、単体実行時の処理性能を評価する速度測定と、並行処理の性能を評価するスループット
測定があります。多数のプロセッサコアとハードウェアスレッドを持つサーバにとっては、後者が重要です。
また、測定の種類により、コンパイラーに許可される最適化が異なります。ピーク値の測定では、各ベンチマークを個別に最適化できますが、ベース値の測定では、コンパイラーフラグがすべてのベンチマークで同一である必要があり、特定の最適化は許可されません。
以上が SPEC CPU2017 の概要です。PRIMERGY 及び PRIMEQUEST サーバでは商用アプリケーションの使用が主流であるため、整数演算を使用するテストセットである SPECrate2017 Integer でスループットを測定しました。
本来のルールに準拠した測定では 3 回の実行が必要であり、各ベンチマークに対して中央値の結果が評価されます。しかし、ここで説明している技術調査では、このルールに準拠していません。効率化のために、測定は 1 回にしています。

Fujitsu Public

19 of 29

© 2023 Fujitsu Limited

Xeon スケーラブル・プロセッサ（Cascade Lake-SP）搭載システムのメモリパフォーマンス

バージョン: 1.2 / 2023-10-03

メモリチャネルへのインターリーブ
インターリーブは、最初のブロックは最初のチャネルに、2 番目のブロックは 2 番目のチャネルにという具合に、プロセッサ単位で 6 つのメモリチャネルを交互に利用するように物理アドレス領域を設定する手法です。メモリアクセスは、局所性原理により主に隣接するメモリ領域に行われ、結果としてすべてのチャネルに分散されます。このようなパフォーマンスの向上は、並列化によるものです。チャネルインターリーブのブロックサイズは、64 バイトというキャッシュラインサイズに基づいています。
キャッシュラインサイズは、プロセッサの観点におけるメモリアクセスの単位です。
次の図は、DIMM をプロセッサあたり 6 枚単位で搭載せず理想的な 6 WAY インターリーブを行わない場合に、DIMM 枚数が 12の場合を 1 としたパフォーマンスの比率を示しています。特にメモリのスループットを測定する Stream の指標において、顕著な低下が見られます。DIMM 枚数が 2、3、4、6 の場合には DIMM 枚数の増加に応じてパフォーマンスが向上していますが、DIMM
枚数が 5、7、8、9、10、11 の場合、DIMM 枚数が 6 の場合に比べ十分な性能が出ていません。これは、2 つのメモリコントロ
ーラ配下のメモリチャネルに均等に DIMM を割り当てられなかった結果、実際に行われるインターリーブが分割され、WAY 数の少ないインターリーブのグループのスループットがネックとなるためです。

このテスト（および同じ分類の後出のテスト）に使用したプロセッサモデルは、Xeon Gold 6242 です。使用した DIMM タイプ
は 32 GB 2Rx4 RDIMM です。
SPECrate2017 Integer に関する評価は、商用アプリケーションのパフォーマンスに関するものです。STREAM で示されている
ように、メモリ帯域幅の関係は、特に HPC（High-Performance Computing：高性能コンピューティング）環境では、特定のア
Fujitsu Public

20 of 29

© 2023 Fujitsu Limited

Xeon スケーラブル・プロセッサ（Cascade Lake-SP）搭載システムのメモリパフォーマンス

バージョン: 1.2 / 2023-10-03

プリケーション領域において除外できない極端なケースとして理解する必要があります。ただしこうした動作は、ほとんどの商用のワークロードでは見られません。STREAM および SPECrate2017 Integer に関する解釈の質は、このセクションで取り上げているパフォーマンス面だけでなく、以降のすべてのセクションにも当てはまります。
パフォーマンスの低下が穏やかな 2 WAY、または 4 WAY インターリーブを選ぶ場合は、それなりの理由があるかもしれません。
つまり、必要となるメモリ容量が少ないか、または低消費電力のために DIMM 枚数が最小限に抑えられるような場合です。1
WAY インターリーブは推奨できません。これは厳密に言うとインターリーブではなく、分類上そのようにと呼ばれているだけです。この場合、プロセッサとメモリシステムのパフォーマンスのバランスが取れていません。
これらは、物理アドレス領域を、インターリーブが異なる複数のセグメントに分割する必要があるケースの例です。分割が必要
なその他の例としては、メモリチャネルあたりの容量（チャネルあたりの GB）が異なる構成が挙げられます。このような構成
は、サイズの異なる DIMM を使った場合や、同サイズの DIMM を 5 つ以上使った場合に生じることがあります。すべての例に共通するのは、メモリチャネル間を切り替える方法で標準化アドレス領域セグメントを設定することができない点です。切り替えは常に「均等に」行われます。このようなケースでは、既存の DIMM をグループ化することにより、可能なかぎり高いインターリーブでセグメントが生成されます。次の表は、その例を 2 つ示しています。表の左の列は、CPU あたり 6 チャネルのそれぞれに接続した DIMM の枚数を表しています。
アプリケーションにどのアドレス領域セグメントが割り当てられるかは制御できませんが、これによってメモリパフォーマンス
が異なります。パフォーマンスが特に重要なケースでは、分割の必要な構成は避けた方がいい場合もあります。

分割が必要な
DIMM 構成の例

アドレス領域セグメント

サイズ／インターリーブ

1 – 1 – 0, 1 – 1 – 0

アドレス領域の 80 %／4 WAY

0 – 0 – 1, 0 – 0 – 0

アドレス領域の 20 %／1 WAY

1 – 1 – 1, 1 – 1 – 1

アドレス領域の 75 %／6 WAY

1 – 0 – 0, 1 – 0 – 0

アドレス領域の 25 %／2 WAY（CPU あたり）1 – 1 – 1, 1 – 1 – 0

2 – 1 – 1, 2 – 1 – 1

Fujitsu Public

21 of 29

© 2023 Fujitsu Limited

Xeon スケーラブル・プロセッサ（Cascade Lake-SP）搭載システムのメモリパフォーマンス

バージョン: 1.2 / 2023-10-03

メモリ周波数
有効なメモリ周波数への影響は、これまでのセクションで詳しく説明しています。節電設定（BIOS パラメーター DDR
Performance で管理）は、実効周波数がそのプロセッサタイプでサポートされる最大周波数より低くなってしまう原因になります。
次の表は、影響を比較し、バランスを取る際に役立ちます。最初の表の数値は、一連のすべての測定に共通の最小メモリ周波数
1866 MHz に基づきます。2 番目の表は、同じ情報を異なる観点から捉えたものです。数値は、理想的なケース、つまりそのプ
ロセッサクラスで最大限の周波数に基づいています。

ベンチマークSTREAM

SPECrate2017
Integer

ベンチマークSTREAM

SPECrate2017
Integer

最大メモリ
周波数

1866
MHz

Platinum 8260L

2933 MHz

1.00

Gold 5220

2666 MHz

1.00

Silver 4210

2400 MHz

1.00

Bronze 3204

2133 MHz

1.00

Platinum 8153

2933 MHz

1.00

Gold 5220

2666 MHz

1.00

Silver 4210

2400 MHz

1.00

Bronze 3204

2133 MHz

1.00

1.00

周波数

1866
MHz

2133
MHz

Platinum 8260L

2933 MHz

0.67

Gold 5220

2666 MHz

0.75

Silver 4210

2400 MHz

0.91

Bronze 3204

2133 MHz

0.99

Platinum 8153

2933 MHz

0.96

Gold 5220

2666 MHz

0.97

Silver 4210

2400 MHz

0.99

Bronze 3204

2133 MHz

1.00

プロセッサ種類

プロセッサ種類

最大メモリ

2133
MHz

2400
MHz

2666
MHz

2933
MHz
1.50

1.33
1.10
1.01
1.05
1.03
1.01

2400
MHz

2666
MHz

2933
MHz
1.00

1.00
1.00
1.00
1.00
1.00
1.00
1.00

このテストで使用したプロセッサモデルは、Xeon Platinum 8260L（DDR4-2933）、Xeon Gold 5220（DDR4-2666）、Xeon
Silver 4210（DDR4-2400）および Xeon Bronze 3204（DDR4-2133）です。使用した DIMM タイプは 32 GB 2Rx4 RDIMM です。2DPC 構成で使用しています。
BIOS で「DDR Performance = Energy optimized（電力に最適化）」と設定すると、周波数は常に 1866 MHz になります。ただし、消費電力は DIMM の電圧の影響が大きく、メモリ周波数の影響は小さいため、得られる節電効果はわずかです。新しい
DDR4 モジュールの電圧は常に 1.2 V なので、最低でも 1.35 V あった DDR3 世代と比べると節電効果があります。これが、Energy optimized（電力に最適化）という設定をお勧めしない理由です。

Fujitsu Public

22 of 29

© 2023 Fujitsu Limited

Xeon スケーラブル・プロセッサ（Cascade Lake-SP）搭載システムのメモリパフォーマンス

バージョン: 1.2 / 2023-10-03

DIMM タイプの影響
Xeon スケーラブル・プロセッサ 搭載 PRIMERGY 及び PRIMEQUEST サーバの一般公開時には、7 タイプの DIMM が計画されています。ただし、特定のサーバの例外および特性については、それぞれのコンフィギュレータを参照してください。
次の表に、これらの DIMM タイプの同一条件下でのパフォーマンスの違いを示します。
⚫

測定は、基本的に Xeon Platinum 8260L を使用して実施し、少数の DIMM タイプの結果については、2 ソケットのPRIMEQUEST サーバでの測定結果から換算しました。

⚫

これらの測定では、すべてのメモリチャンネルが同じ構成、すなわちパフォーマンスモード構成での比較が行われました。
取り付けられた DIMM の数は、1DPC の測定では 12、2DPC の測定では 24 でした。

⚫

すべての測定は、128 GB 8Rx4 3DS LRDIMM を使用した 2DPC 構成を除いて、メモリ周波数 2933 MHz で一様に実施されました。128 GB 8Rx4 3DS LRDIMM を使用した 2DPC 構成は、2666 MHz で測定されました。

この表では、現時点で最善のメモリパフォーマンスを提供する 32 GB 2Rx4 RDIMM を使用した 2DPC 構成（太字で強調表示）を基準としています。実現されるメモリ容量が十分である場合に限り、ベンチマークではこの DIMM が推奨されます。

DIMM タイプ
8GB (1x8GB) 1Rx8 DDR4-2933 R ECC

16GB (1x16GB) 2Rx8 DDR4-2933 R ECC

16GB (1x16GB) 1Rx4 DDR4-2933 R ECC

32GB (1x32GB) 2Rx4 DDR4-2933 R ECC

64GB (1x64GB) 2Rx4 DDR4-2933 R ECC

64GB (1x64GB) 4Rx4 DDR4-2933 LR ECC
128GB (1x128GB) 8Rx4 DDR4-2933 3DS LR
ECC

構成STREAM

SPECrate2017 Integer

1DPC

0.84

0.97

2DPC

0.96

1.00

1DPC

0.96

1.00

2DPC

1.00

1.00

1DPC

0.84

0.98

2DPC

0.96

1.00

1DPC

0.95

1.00

2DPC

1.00

1.00

1DPC

0.90

0.97

2DPC

0.97

0.97

1DPC

0.99

1.00

2DPC

0.97

0.97

1DPC

1)

0.83

0.931)

2DPC

0.771)

0.891)

1)

PRIMEQUEST サーバでの測定結果から換算

ここで示されているパフォーマンスの違いは、ランクインターリーブ数が異なることが主な原因です。ランクインターリーブ数
はメモリチャネルあたりのランク数に等しく、DIMM タイプおよび DPC 値に従います。たとえば、表に示されているデュアル
ランク DIMM を使用した 1DPC 構成の場合は、2 WAY のランクインターリーブ、2DPC 構成の場合は 4 WAY のインターリーブが許容されます
メモリチャネルあたりのランク数は、構成の DIMM タイプおよび DPC 値に従います。たとえば、表に示されているデュアルラ
ンク DIMM を使用した 1DPC 構成の場合は、2 WAY のランクインターリーブ、2DPC 構成の場合は 4 WAY のインターリー
ブが許容されます。
ランクインターリーブの粒度は、チャネルでのインターリーブより大きくなります。チャネルでのインターリーブは 64 バイト
キャッシュラインサイズに使用されています。ランクインターリーブは、オペレーティングシステムの 4 KB ページサイズに向かい、DRAM メモリの物理特性に関係します。メモリセルは、大まかに言って 2 つの次元で配置されます。アクセスの際は行

Fujitsu Public

23 of 29

© 2023 Fujitsu Limited

Xeon スケーラブル・プロセッサ（Cascade Lake-SP）搭載システムのメモリパフォーマンス

バージョン: 1.2 / 2023-10-03（ページとも呼ばれる）が開かれ、列項目が読み取られます。ページが開いている間、より大幅に低いレイテンシで他の列の値を読み取ることもできます。さらに大まかなランクインターリーブは、この機能に最適化されます。
2 WAY および 4 WAY ランクインターリーブは、非常に優れたメモリパフォーマンスを実現します。最終的なパフォーマンスを考えた場合、4 WAY インターリーブにのみわずかなメリットがありますが、通常は無視できる程度です。
たとえば、この表で最も目立つパフォーマンス低下は 1DPC での 8 GB 1Rx8 RDIMM ですが、これはランクインターリーブが欠落していることから説明が付きます。シングルランク DIMM を使用した 1DPC 構成を除き、このケースは、たとえば、1 番
目のバンクに 32 GB 2Rx4 RDIMM、2 番目のバンクに 16 GB 1Rx4 RDIMM を使用する混在構成でも発生する可能性があります。このような欠落、または 1 WAY ランクインターリーブといったケースでは、ある程度のパフォーマンス低下に注意する必要があります。特にパフォーマンスが重視され、強力なプロセッサモデルを使用している状況では、これを回避する必要があります。
結果の表には、ランクインターリーブによる大きな影響のほか、その他の微細な影響もいくつか含まれます。たとえば、メモリ
チャネルに 4 つを超えるランクがあるため、DRAM をリフレッシュするために実行されるランクごとのオーバーヘッドが、悪い意味で目立つようになります。このリフレッシュは、すべてのランクで共有される、メモリチャネルのアドレス行ごとの一定の基本負荷に相当します。これにより、前述した 4Rx4 LRDIMM や 8Rx4 3DS LRDIMM において、2DPC 構成の結果が対応する
1DPC 構成の結果よりも悪くなるケースとの関係が説明できます。

Fujitsu Public

24 of 29

© 2023 Fujitsu Limited

Xeon スケーラブル・プロセッサ（Cascade Lake-SP）搭載システムのメモリパフォーマンス

バージョン: 1.2 / 2023-10-03

キャッシュコヒーレンスプロトコルの最適化
Broadwell-EP で存在していたキャッシュコヒーレンスのプロトコルとして Cluster on Die （COD） 設定を選択できる機能は、
Xeon スケーラブル・プロセッサでは Sub NUMA Clustering 設定に変更されました。詳細については、メモリシステムの BIOS
オプションに関するセクションを参照してください。
次の表は、本ドキュメントで実施した 2 つの負荷（ベンチマーク）の効果を示しています。
測定は、32 GB 2Rx4 RDIMM を使用した 2DPC 構成で行われました。
表には、数パーセントの範囲でパフォーマンスに影響が出ることが示されています。この表を評価する際は、テストセットアッ
プ中の注意深いプロセスバインディングにより、両ベンチマークが極めて NUMA と相性が良いテストになっている点を考慮してください。したがって、商用アプリケーションパフォーマンスへの SPECrate2017 Integer のモデル特性の適用は、この段階では限定的なものとする必要があります。
Bronze 及び一部の Silver のプロセッサタイプは、SNC をサポートしないことを覚えておいてください。

ベンチマークSTREAM

SPECrate2017 Integer

Fujitsu Public

プロセッサ種類

SNC＝Enabled(IMC interleaving 1-Way)

SNC=Disabled(IMC Interleaving 2-Way)

Platinum 8260L

1.00

0.96

Gold 5220

1.00

0.98

Silver 4210

（非サポート）N/A

Platinum 8260L

1.00

0.99

Gold 5220

1.00

0.99

Silver 4210

（非サポート）-N/A

25 of 29

© 2023 Fujitsu Limited

Xeon スケーラブル・プロセッサ（Cascade Lake-SP）搭載システムのメモリパフォーマンス

バージョン: 1.2 / 2023-10-03

リモートメモリへのアクセス
前述の STREAM および SPECrate2017 Integer ベンチマークを使ったテストでは、ローカルメモリのみが対象になっていました（プロセッサが自身のメモリチャネルの DIMM モジュールにアクセスする）。隣接するプロセッサのモジュールはまったくア
クセスされないか、まれに UPI リンクを経由してアクセスされるのみです。実際のアプリケーションにおいて、オペレーティン
グシステムやシステムソフトウェアの NUMA サポートよってアクセスできるメモリの大半がローカルメモリである限り、この状況は代表的なものであると言えます。
次の表は、プロセッサタイプ別の最大メモリ周波数で動作し 32 GB 2Rx4 RDIMM での 6 WAY ランクインターリーブパフォー
マンスモードという理想的なメモリ構成でありながら、BIOS 設定が「NUMA = Disabled」に設定されている場合の影響を示しています。各 2 次メモリアクセスがリモート DIMM、つまり隣接プロセッサに割り当てられた DIMM に対して行われ、データ
が UPI リンク経由で迂回する必要があるために、パフォーマンスの低下が発生します。

ベンチマークSTREAM

SPECrate2017 Integer

プロセッサ種類

UPI 周波数

NUMA = Enabled

NUMA = Disabled

Platinum 8260L

10.4 GT/s

1.00

0.46

Gold 5220

10.4 GT/s

1.00

0.50

Silver 4210

9.6 GT/s

1.00

0.51

Platinum 8260L

10.4 GT/s

1.00

0.87

Gold 5220

10.4 GT/s

1.00

0.90

Silver 4210

9.6 GT/s

1.00

0.91

NUMA = Disabled では、プロセッサの詳細メッシュ切り替えによって物理アドレス空間を設定しています。この切り替えは、両プロセッサが同一のメモリ容量であることを前提にしています。こうした一般的な状態が存在しない場合、アドレス空間はソケ
ット間インターリーブが許可される主要部分と、プロセッサ - ローカルの残りの部分に分割されます。
システムソフトウェアまたはシステム関連ソフトウェアで NUMA がサポートされていないか、または十分でないため、NUMA= Disabled に関する測定は、設定が推奨される例外的なケースとして、狭い範囲で実施しました。上記の測定はすべて、大部分
あるいはすべてのアクセスがリモートメモリに対して行われる場合の影響を見積もる場合に役立ちます。この状況は、プロセッ
サごとの構成メモリ容量が大幅に異なる場合に発生します。ローカルアクセスと比較したパフォーマンスの低下は、表に示した
低下分の最大 2 倍になることがあります。

Fujitsu Public

26 of 29

© 2023 Fujitsu Limited

Xeon スケーラブル・プロセッサ（Cascade Lake-SP）搭載システムのメモリパフォーマンス

バージョン: 1.2 / 2023-10-03

冗長性、信頼性を考慮した際のメモリパフォーマンス
Xeon スケーラブル・プロセッサ 搭載 PRIMERGY 及び PRIMEQUEST サーバには、冗長オプションが 2 つあります。また、
Cascade Lake-SP 世代では、メモリバスの信頼性向上に関する設定が追加されました。
ミラーリングではプロセッサの 1 つのメモリコントローラ内で

2 つのメモリチャネルの間でミラーが構成されます。オペレーティングシステムは、実際に構成されているメモリの 50 %を利用できます。
スペアリング、厳密に言うとランクスペアリングの場合、メモリチャネルあたり 1 つのランクは未使用で、蓄積されるメモリエ
ラーによってアクティブランクが動作を停止する場合の予防措置として予約されています。オペレーティングシステムが利用できる実質メモリ容量は、この場合 DIMM タイプおよび DPC 値によって異なります。正確な計算やスペアリングモード DIMM
構成の一般的な条件については、各 PRIMERGY 及び PRIMEQUEST モデルのコンフィギュレータを参照してください。
WR CRC feature control は、DDR4 の Write CRC 機能を制御します。この設定を有効にすると、CPU 内蔵のメモリコントロー
ラは DRAM への書き込み時に、書き込みデータとともに生成した CRC 符号を DRAM に送信します。DIMM 側で CRC をチェッ
クし、データバスの 1bit エラー、2bit エラー、奇数 bit や水平カラムのマルチビットエラーを検出することができます。
次の表では、それぞれのケースで 32 GB 2Rx4 RDIMM でのパフォーマンスモード 2DPC 構成という理想的なメモリ構成でありながら、冗長オプションが有効化されている場合の影響を示しています。表の各列は、BIOS パラメーター Memory Mode（メモリモード）のオプションに対応しています。
ミラーリング下で発生する低下は、3 WAY チャンネルインターリーブによるものよりも小さくなります。これは、ミラーの半分がどちらも読み取りアクセスで使用できるためです。
スペアリング下での関係は、DIMM タイプの影響についての前述のセクションで説明したランクインターリーブから導かれます。通常、予約ランクはメモリチャネルあたりの奇数のアクティブランク数になり、1 WAY ランクインターリーブになります。
スペアリング列は、6 WAY ランクインターリーブと 1 WAY ランクインターリーブ間の違いによるものです。

ベンチマークプロセッサ種類インディペンデント

ミラーリングスペアリング

Platinum 8260L

1.00

0.64

0.84

STREAM

Gold 5220

1.00

0.69

0.84

Silver 4210

1.00

0.84

0.85

Platinum 8260L

1.00

0.99

0.98

Gold 5220

1.00

0.99

0.99

Silver 4210

1.00

1.00

1.00

SPECrate2017 Integer

次の表では、32 GB 2Rx4 RDIMM でのパフォーマンスモード 2DPC 構成という理想的なメモリ構成で、Write CRC 機能の性能への影響を示しています。
BIOS パラメータの説明で触れたように、Write CRC を有効にすることで、CRC を生成するためにレイテンシが悪化し、かつ余分にデータバスを使用するため、メモリ帯域が悪化します。
表が示す通り、帯域重視のアプリケーションでは、Write CRC の無効化は、性能改善のための選択肢となります。

ベンチマークSTREAM

SPECrate2017 Integer

Fujitsu Public

プロセッサ種類

Write CRC = Disabled

Write CRC = Enabled

Platinum 8260L

1.00

0.90

Gold 5220

1.00

0.91

Silver 4210

1.00

0.97

Platinum 8260L

1.00

1.00

Gold 5220

1.00

1.00

Silver 4210

1.00

1.00

27 of 29

© 2023 Fujitsu Limited

Xeon スケーラブル・プロセッサ（Cascade Lake-SP）搭載システムのメモリパフォーマンス

バージョン: 1.2 / 2023-10-03

関連資料
PRIMERGY サーバ
https://www.fujitsu.com/jp/products/computing/servers/primergy/
メモリパフォーマンス
このホワイトペーパー
https://docs.ts.fujitsu.com/dl.aspx?id=543b9166-f047-4442-b506-b0acb7ba0c46
https://docs.ts.fujitsu.com/dl.aspx?id=ade521ff-45c7-408d-9b36-a88b248497ca
過去のホワイトペーパー
Xeon E5-2600 v4（Broadwell-EP）搭載システムのメモリパフォーマンス
https://docs.ts.fujitsu.com/dl.aspx?id=3ce313c6-6713-4350-880c-16959489a510
Xeon スケーラブル・プロセッサ（Skylake-SP）搭載システムのメモリパフォーマンス
https://docs.ts.fujitsu.com/dl.aspx?id=0a62cad1-469d-4b70-a028-ba6f8b74c7f1
ベンチマークSTREAMhttps://www.cs.virginia.edu/stream/
SPEC CPU2017
https://www.spec.org/osg/cpu2017/
ベンチマークの概要 SPECcpu2017https://docs.ts.fujitsu.com/dl.aspx?id=0f641c7e-bb5e-45e4-854f-cdd31faf5343
BIOS 設定
Xeon スケーラブル・プロセッサ 搭載システムのための BIOS 最適化
https://docs.ts.fujitsu.com/dl.aspx?id=089d43c7-1f33-4df4-af11-489d86621afc
PRIMERGY のパフォーマンス
https://jp.fujitsu.com/platform/server/primergy/performance/
PRIMEQUEST のパフォーマンス
PRIMEQUEST 2000 シリーズ
https://www.fujitsu.com/jp/products/computing/servers/primequest/products/2000/benchmark/
PRIMEQUEST 3000 シリーズ
https://www.fujitsu.com/jp/products/computing/servers/primequest/products/3000/benchmark/Fujitsu Public

28 of 29

© 2023 Fujitsu Limited

Xeon スケーラブル・プロセッサ（Cascade Lake-SP）搭載システムのメモリパフォーマンス

バージョン: 1.2 / 2023-10-03

文書変更履歴版数

日付

1.2

2023-10-03

説明
新 Visual Identity フォーマットに変更
マイナーな修正

1.1

2021-07-28

お問い合わせ先情報、URL の更新

1.0

2019-07-05

初版

お問い合わせ先
富士通株式会社
Web サイト: https://global.fujitsu/ja-jp/
PRIMERGY のパフォーマンスとベンチマーク
mailto:fj-benchmark@dl.jp.fujitsu.com
Fujitsu Public

29 of 29

© 2023 Fujitsu Limited