Fujitsu Server PRIMERGYEPYC 9004 シリーズ・プロセッサ搭載システムのための BIOS 最適化

本書では、EPYC 9004 シリーズ・プロセッサ搭載 PRIMERGY サーバ世代（PRIMERGY RX1440 M2、RX2450 M2）で設定可能な BIOS 設定について説明しています。
本書では、PRIMERGY サーバを使用するユーザが自身の要件に応じて BIOS 設定を最適化できるようにすることを目的としています。最適化の方向性としては、パフォーマンスとエネルギー効率のどちらかを最大化することを目指します。さらにパフォーマンスについては、スループットを最大化するための最適化に加え、応答時間をできるだけ短くすることを重視するアプリケーションシナリオを検討します。

バージョン
1.0
2024-06-18

1 of 27© 2024 Fujitsu Limited

EPYC 9004 シリーズ・プロセッサ搭載システムのための BIOS 最適化

バージョン: 1.0 / 2024-06-18

目次
概要 .................................................................................................................................................................................... 3
アプリケーションシナリオ ....................................................................................................................................................... 4
パフォーマンス .................................................................................................................................................................. 4
低レイテンシ ..................................................................................................................................................................... 4
省エネ / エネルギー効率 ..................................................................................................................................................... 5
アプリケーションプロファイル.............................................................................................................................................. 5
PRIMERGY BIOS オプション.................................................................................................................................................. 7
推奨される最適化設定 ......................................................................................................................................................... 7
BIOS オプションの詳細 ..................................................................................................................................................... 10
付録 .................................................................................................................................................................................. 23
関連資料............................................................................................................................................................................. 26

2 of 27© 2024 Fujitsu Limited

EPYC 9004 シリーズ・プロセッサ搭載システムのための BIOS 最適化

バージョン: 1.0 / 2024-06-18

概要
PRIMERGY サーバは、工場出荷時の時点で、最も一般的なアプリケーションシナリオ向けに、パフォーマンスとエネルギーの最もバランスのよい標準の BIOS 設定がなされています。ただし、可能な限り最大のスループット（パフォーマンス）、可能な限り最小のレイテンシ（低レイテンシ）、または可能な限り最大の省エネ（エネルギー効率）を重視したいという要件がある場合、標準設定からの変更が必要になる可能性があります。本書では、この 3 つのシナリオについて、最適な BIOS 設定として推奨される
ベストプラクティスについて、以下に詳細に説明します。
PRIMERGY サーバを最適化する際は、BIOS 設定だけでなく、システム全体も考慮する必要があります。サーバシステムのプラン
ニングには、次の点を特に考慮する必要があります。
• サーバハードウェア• プロセッサ

コア数及び周波数• メモリ

メモリの種類(3DS DIMM、RDIMM)とメモリ構成• I/O カード

PCIe スロットにおける複数のカードの最適な配置• オペレーティングシステムとアプリケーションソフトウェア• ハイパーバイザ

vSphere、Hyper-V、KVM• 電源プラン高パフォーマンスやエネルギー効率• チューニング

カーネル、レジストリ、割り込みバインディング、スレッド分割• ネットワーク• ネットワークテクノロジ

イーサネット、ファイバーチャネル、InfiniBand、RDMA• ネットワークアーキテクチャー

スイッチ、マルチチャネル• ストレージ• テクノロジ

RAID、ファイバーチャネル、Direct Attached、NVMe• ディスクHDD、SSD、SATA、SAS• アクセラレータ• アーキテクチャ

GPU、GPGPU

3 of 27© 2024 Fujitsu Limited

EPYC 9004 シリーズ・プロセッサ搭載システムのための BIOS 最適化

バージョン: 1.0 / 2024-06-18

アプリケーションシナリオ
パフォーマンス
現在のオペレーティングシステムやアプリケーションに対応する最新のマルチプロセッサ、マルチコア、マルチ
スレッドテクノロジにより、AMD EPYC プロセッサを搭載した今日の PRIMERGY サーバは、最高レベルのパフォーマンスを提供します。これは、Standard Performance Evaluation Corporation（SPEC）、SAP 社、VMware 社による数々のベンチマーク性能の公開によっても証明されています。サーバのパフォーマンスにおいて重視されるのは、たいていはスループ
ットについてです。最高のパフォーマンスを求めるユーザは、できるだけ多くの作業を同時に実行し、可能であれば並列プロセ
ッサのすべてのリソースを活用したいと考えます。PRIMERGY サーバは、標準設定でもパフォーマンスとエネルギー効率に最もバランスのよい設定を提供しますが、BIOS 設定によって、システムのパフォーマンスとエネルギー効率を最大にするように最適化できます。パフォーマンスを最適化する場合はシステム内のすべてのコンポーネントを可能な限り最大速度で動作させ、省エ
ネオプションの機能がシステムの速度低下を招かないようにします。そのため、パフォーマンスが最大になるように最適化すると、消費電力の増加につながります。

低レイテンシ
特にハイパフォーマンスコンピューティング（HPC）分野や、遅延なくリアルタイムで毎秒数百万のトランザク
ションとデータ処理を行う必要がある金融市場のアプリケーションでは、可能な限り最小のレイテンシが求められています。この分野のユーザは、システムの最適化を介して可能な限り最大のスループットを実現することではなく、個々のトランザクションの速度を上げること、すなわち、個々のトランザクションの実行にかかる時間を短縮することを重視します。このような場合は、システムの応答時間、いわゆるレイテンシ（通常はナノ秒、マイクロ秒、またはミリ秒で測定）が焦点になります。BIOS は、レイテンシを改善するさまざまなオプションを提供します。また、対応するアプリケーション
がハードウェアで使用可能なすべてのスレッドを効率的に使用するわけではないことがわかっている場合、不要なスレッド（ハイパースレッディング）またはコアを BIOS 設定で無効にすることで、HPC アプリケーションで特に多く発生する演算速度の変動を最小限にすることも可能です。さらに、不要なコアを無効にすることで、特定の動作条件下での残りのコアのターボモードのパフォーマンスを向上させることができます。一方、できるだけ一定のパフォーマンスを必要とするシナリオもあります。ターボモードで動作中は周波数変動が発生するため、こうしたシナリオでは［Determinism Slider］を［Performance］に設定す
るか、あるいは［Core Performance Boost］自体を［Disabled］に設定することで周波数のばらつきを軽減し、応答時間を一定に保つことが必要になります。現世代の AMD プロセッサは、先行世代よりも明らかに優れたターボモードパフォーマンスを実現していますが、ターボモードの最大周波数は、特定の動作条件下では保証されません。このような場合は、ターボモードを無効にすると、周波数変動を回避できます。省エネ機能は、可能な限り周波数や電圧を低くし、特定の機能ブロックおよびコンポー
ネントを無効にしてエネルギーを節約することが目的ですが、応答時間に悪影響を及ぼすこともあります。つまり、より強い省
エネモードにすればするほど、パフォーマンスが低下します。さらに、省エネモードで一旦低下したプロセッサのパフォーマン
スを最大に戻すには、一定の時間を必要とします。そのため、特にトランザクションが保留されてアイドル状態が続いていた後や、システムの負荷が不規則に変動している場合、システムのレイテンシ増加につながります。本書では、低レイテンシを重視する分野のユーザを対象として、システムレイテンシが最小限になるように省エネモードを構成する方法について説明します。
しかし、サーバのレイテンシ、特にアイドル状態のレイテンシを最適化すると必ず、電力消費量が実質的に多くなります。

「性能」および「低レイテンシ」に関する注意：
I/O システムの最大スループットまたは最小レイテンシは、I/O に強く依存するアプリケーションに大きな影響を与える場合があります。I/O システムのスループットまたはレイテンシの値は、プロセッサに対しては異なる意味を持ちます。例えば I/O スルー
プットは、I/O システムによって一定時間内に転送されるデータの量を意味します。最大 I/O スループットまたは最小 I/O レイテンシを達成するために、BIOS のプロセッサ最適化機能を、最大のコンピュータ処理速度（「パフォーマンス」）または「低レイテンシ」に設定する必要はありません。ほとんどの場合では、最適に設定された I/O コンポーネントとともに BIOS の標準設定を使用するのが最も適しています。そうすることで、これらのコンポーネントに対して、ほぼ例外なく可能な限りの最適化がなされます。ただし、特定のまれなケース（要件が非常に高い SSD など）では、目標値が達成できない場合があります。その解決策として、BIOS オプションでプロセッサのコア以外の部分の周波数低下を抑止することができます。詳細な設定方法については「BIOS オプションの詳細」の以下の項目を参照してください。

4 of 27© 2024 Fujitsu Limited

EPYC 9004 シリーズ・プロセッサ搭載システムのための BIOS 最適化-[Global C-state Control]-[DF Cstates]-[APBDIS / DfPstate」-[Power Profile Selection]

バージョン: 1.0 / 2024-06-18

省エネ / エネルギー効率
最大のスループットと最小のレイテンシのためのシナリオ、つまりパフォーマンスを重視するのではなく、エネ
ルギー消費がより重要である環境もあります。この場合、次の 2 つの選択がありえます。
1 つは、可能な限り消費電力を低く抑えるように BIOS のオプションを選択することです。これは、電力予算に限りがあり、パフォーマンスよりもラックやサーバ当たりの電力消費量の削減を重視しているデータセンターオペレーターなどのユーザに適したオプションになります。この方向で最適化を行う場合は、速度、つまりサーバのパフォーマンスを低下させるための設定を行うことになります。
もう 1 つは、スループットと消費電力が最良の比率になるようにサーバを設定することです。これは、ワット当たりのパフォー
マンスが測定されたサーバで最適なエネルギー効率を実現する唯一の方法です。こうした最適化は特に、パフォーマンスの最大化を重視せず、総所有コストの最適化に重きを置くデータセンターオペレーターによって採用されます。
Standard Performance Evaluation Corporation（SPEC）による数多くの公表と、サーバのエネルギー効率を測定する際の業界標準のベンチマークである SPECpower_ssj2008 や VMmark V3 Server Power-Performance は、PRIMERGY サーバがエネルギ
ー効率に関しても最良の選択であることを証明しています。

アプリケーションプロファイル
一般的なアプリケーションシナリオに最適な設定は上で述べた 3 つに分類できますが、ユーザがすべての設定を個別に変更する
ことは手間がかかります。そのため、PRIMERGY サーバでは、ユーザの利便性のため、アプリケーションプロファイルメニューを追加します。このメニューでは、実際の運用環境に近いワークロードを選択することで、使用するアプリケーションに最適な設定を自動で行うことができます。詳細な設定内容については付録を参照ください。
PRIMERGY サーバでは以下 10 種のアプリケーションプロファイルを提供します。
• Total Throughput Performance
最大スループットが必要なワークロードに最適化されたプロファイルです• Single Thread Performance
スループットよりも少ないコアでのピーク性能を重視するワークロードに最適化されたプロファイルです• Energy Efficiency
パフォーマンスと電力効率のバランスを重視するワークロードに最適化されたプロファイルです• Virtualization Performance
VMware vSphere のような仮想化ホスト環境でのパフォーマンスを最適化するためのプロファイルです• Low Latency
個々のトランザクションの実行にかかる計算時間を最小化するためのプロファイルです• Online Transaction Processing
データベースのオンライントランザクション処理のワークロードに最適化されたプロファイルです• Decision Support
SAP に代表される In-Memory DB などのワークロードに最適化されたプロファイルです• I/O Throughput
I/O スループット性能を最適化するためのプロファイルです

5 of 27© 2024 Fujitsu Limited

EPYC 9004 シリーズ・プロセッサ搭載システムのための BIOS 最適化

バージョン: 1.0 / 2024-06-18• CPU Intensive HPC
HPC 用途のうち、CPU 処理性能がネックになりやすいワークロードに最適化されたプロファイルです• Memory Intensive HPC
HPC 用途のうち、メモリ処理性能がネックになりやすいワークロードに最適化されたプロファイルですNote：• 本 BIOS メニューで選択される設定は、いくつかの典型的なワークロードにおいて検証されたものですが、実業務におけるワークロードは多種多様で、上記 10 個のプロファイルで一律に分類できるものではありません。ユーザは本 BIOS メニュ
ーでご自身のワークロードに最も近いと思われるプロファイルを選択した後で、必要に応じて BIOS オプションを個別に変更することが可能です。

6 of 27© 2024 Fujitsu Limited

EPYC 9004 シリーズ・プロセッサ搭載システムのための BIOS 最適化

バージョン: 1.0 / 2024-06-18

PRIMERGY BIOS オプション
このホワイトペーパーには、AMD EPYC 9004 シリーズ・プロセッサ搭載の PRIMERGY サーバに対して有効な BIOS オプションに関する情報が記載されています。これは以下のサーバに適用されます。
• PRIMERGY RX1440 M2• PRIMERGY RX2450 M2
PRIMERGY サーバの BIOS は、常に開発が続けられています。そのため、いずれの場合も最新の BIOS バージョンを使用して、本書に記載されているすべての BIOS 機能を利用できるようにすることは大変重要です。該当するダウンロードは、
https://www.fujitsu.com/global/support で公開されています。

推奨される最適化設定
以下の表に、最大のパフォーマンス、低いレイテンシ、または最大のエネルギー効率のいずれかを実現するために PRIMERGY サ
ーバを最適化する場合の BIOS オプションの推奨設定を示します。BIOS オプションを変更するには、最初にシステムセルフテスト（Power On Self Test = POST）時の BIOS セットアップを呼び出す必要があります。詳細については、サーバのマニュアルを参照してください。
ここに記載されている BIOS オプションの多くは、互いに依存関係にあります。そのため、どのオプションの変更が、望ましくないシステムの動作を発生させ、また望ましいシステムの動作を発生させるかを明らかにするには、他のオプションも同時に変更
してみるしかありません。以下の表に示されている BIOS オプションに変更する前に、該当の BIOS オプションの脚注に目を通すことをお勧めします。また、すべての変更を実稼働環境に適用する前に、必要な効果が有効かどうかテスト環境で検証することをお勧めします。

サーバシステムを計画する際は、BIOS オプションの推奨設定の他に、オペレーティングシステムの選択と調整にも留意する必要があります。使用方法によっては、オペレーティングシステムの選択と調整がパフォーマンス、レイテンシ、エネルギー効率に影響を及ぼす場合があります。個々のオペレーティングシステムの調整に関する補足情報については、以下のリンクを参照して
ください。

・

Microsoft Windows:
https://docs.microsoft.com/en-us/windows-server/administration/performance-tuning/

・

RedHat Linux:
https://access.redhat.com/documentation/enus/red_hat_enterprise_linux/8/html/monitoring_and_managing_system_status_and_performance/index
https://access.redhat.com/documentation/enus/red_hat_enterprise_linux/9/html/monitoring_and_managing_system_status_and_performance/index

・

SUSE Linux:
https://documentation.suse.com/sles/15-SP4/html/SLES-all/book-tuning.html
https://documentation.suse.com/sles/15-SP5/html/SLES-all/book-tuning.html

・VMware vSphere:
https://www.vmware.com/files/pdf/techpaper/VMW-Tuning-Latency-Sensitive-Workloads.pdf
https://www.vmware.com/techpapers/2022/vsphere-esxi-vcenter-server-70U3-performance-best-practices.html
https://www.vmware.com/techpapers/2023/vsphere-esxi-vcenter-server-80U1-performance-best-practices.html
https://www.vmware.com/techpapers/2023/vsphere-esxi-vcenter-server-80U2-performance-best-practices.html

7 of 27© 2024 Fujitsu Limited

EPYC 9004 シリーズ・プロセッサ搭載システムのための BIOS 最適化

バージョン: 1.0 / 2024-06-18

BIOS オプションの推奨最適化設定
BIOS セットアップメニュー

オプション設定 1

パフォーマンス

低レイテンシエネルギー効率SMT Control

Disabled /EnabledEnabledDisabled

EnabledCCD Control

All / 2 / 4 / 6 / 8 / 102

All

All

All

Core Control

All / 1 / 2 / 3 / 4 / 5 / 6 / 72

All

All

All

Prefetcher• L1 Stream HW Prefetcher• L1 Stride Prefetcher• L1 Region Prefetcher• L2 Stream HW Prefetcher• L2 Up/Down Prefetcher

Disabled 3 /EnabledEnabledEnabledEnabledEnabledEnabledEnabledEnabledEnabledEnabledEnabledDisabled
Disabled
EnabledDisabled
EnabledCore Performance Boost

Disabled /EnabledEnabledEnabledEnabled

BoostFmaxEn

Manual /Auto

ManualManualManualBoostFmaxLimit4[0 - 65535]

0

0

0

Determinism Slider

Power /
Performance

Power

Performance

Performance

TDP Control

Manual /Auto

ManualManualManualTDP Limit5[85 – 400]

Max. per each
SKU’sspecification

Max. per each
SKU’sspecification

Max. per each
SKU’sspecification

Package Power Limit Control

Manual /Auto

ManualManualManual

Package Power Limit6[85 – 400]

Max. per each
SKU’sspecification

Max. per each
SKU’sspecification

Max. per each
SKU’sspecification

Global C-state Control

Disabled /EnabledEnabledEnabledEnabledDF Cstates

Disabled /EnabledEnabledDisabled

EnabledACPI CST C2 latency[18 – 1000](Default: 800)

800

800

800

APBDIS

0/1

0

1

0

Advanced -> CPU Configuration1

太字で示している設定は標準値です。

2

実際に設定できるオプションは搭載している CPU によって変わります。

3

プリフェッチャーを無効にすると、パフォーマンスが変わらないか改善される場合にエネルギー効率が向上します。このことは、個々のプリフェッチャーについて
前もって確認しておく必要があります。

4[BoostFmaxEn]が[Manual]に設定されている場合に設定可能です。

5[TDP Control]が[Manual]に設定されている場合に設定可能です。

6[Package Power Limit Control]が[Manual]に設定されている場合に設定可能です。

8 of 27© 2024 Fujitsu Limited

EPYC 9004 シリーズ・プロセッサ搭載システムのための BIOS 最適化

BIOS セットアップメニュー

バージョン: 1.0 / 2024-06-18

オプション設定 1

パフォーマンス

低レイテンシエネルギー効率

DfPstate7[0 – 4]-0-

xGMI Max Link Speed

20Gbps /25Gbps /32Gbps /
Auto

Auto

Auto

20GbpsMemory Clock

Auto /
DDR3200 /DDR3600 /DDR4000 /DDR4400 /DDR4800

Auto

Auto

DDR4000

DRAM Scrub Time

Disabled /1 hour /4 hours /6 hours /8 hours /12 hours /16 hours /24 hours /48 hours

24 hours

Disabled

24 hours

Power Down Enable

Disabled /EnabledDisabled

Disabled

EnabledPower Profile Selection

High Performance Mode /Efficiency Mode /Maximum IO Performance
Mode /
Balanced Memory
Performance ModeHigh
Performance
Mode

High
Performance
Mode

Efficiency Mode

NUMA nodes per socket

NPS0 /NPS1 /NPS2 /
NPS4

NPS4

NPS4

NPS2

ACPI SRAT L3 Cache As NUMA
DomainDisabled /EnabledDisabled

Disabled

EnabledAdvanced -> Memory Configuration

7[APBDIS]が[1]に設定されている場合に設定可能です。

9 of 27© 2024 Fujitsu Limited

EPYC 9004 シリーズ・プロセッサ搭載システムのための BIOS 最適化

バージョン: 1.0 / 2024-06-18

BIOS オプションの詳細
本節では、各 BIOS オプションの詳細を記載します。
BIOS オプションを変更した場合の効果はハードウェア / ソフトウェア構成や、他の BIOS / OS オプション設定も影響するため、設定変更の際は、必ずご自身の実運用環境で検証を行ってください。

SMT Control
BIOS セットアップ

BIOS オプション

設定

パフォーマンス

低レイテンシエネルギー効率SMT Control

Disabled
EnabledEnabledDisabled

Enabledメニュー
Advanced> CPU Configuration

この BIOS オプションでは、AMD Simultaneous Multi-Threading (SMT)を有効または無効にします。通常、［SMT Control］を［Enabled］にすることを推奨しています。ただし、金融市場の取引ソフトウェアのように、応答時間の短さを特に重要視する
アプリケーションの場合は、［SMT Control］を［Disabled］にすることをお勧めします。こうした分野のユーザは通常、追加
スレッドによるシステムのスループットの最大化よりも、個々のスレッドのパフォーマンスと安定性を重視する傾向があります。
［SMT Control］を［Disabled］にするとパフォーマンス変動を抑えてレイテンシを改善することができます。HPC のように AVX 命令を多用するようなアプリケーションの場合も、[Disabled]にすることでスループットを改善できる場合があります。

CCD Control / Core Control
BIOS セットアップ

BIOS オプション

設定

パフォーマンス

低レイテンシエネルギー効率

CCD Control

All
2
4
6
8
10

All

All

All

Core Control

All
1
2
3
4
5
6
7

All

All

All

メニュー
Advanced> CPU Configuration[CCD Control]と[Core Control]は単独または組み合わせることで、プロセッサの有効コア数を変更することができます。
[CCD Control]オプションでは、プロセッサに存在する CCD (Core Complex Die)のうち有効化する CCD 数の指定ができます。PRIMERGY RX1440 M2 / RX2450 M2 に搭載できる EPYC 9004 シリーズ・プロセッサには、Zen4 (Genoa/Genoa-X)とZen4c (Bergamo)という 2 種類のアーキテクチャがあり、両者では CCD の最大数が異なります。プロセッサに搭載された
CCD 数(Zen4: 最大 12 CCD、Zen4c: 最大 8 CCD)を超える数を指定した場合は、設定は無視されます。CPU モデルやメモリ構成によって選択しても実際には反映されない設定があります。

10 of 27

© 2024 Fujitsu Limited

EPYC 9004 シリーズ・プロセッサ搭載システムのための BIOS 最適化

バージョン: 1.0 / 2024-06-18

以下に各アーキテクチャの構成図を示します。

EPYC 9004 シリーズ・プロセッサのアーキテクチャ

CCD は I/O Die を介してメモリ、I/O、他の CCD と相互接続されています。各 CCD は GMI (Global Memory Interconnect)と呼ばれるリンクで I/O Die と接続され、I/O Die は他のプロセッサとのインタフェースである xGMI (External Global Memory
Interconnect)を持ちます。これらデータ転送及び制御のためのパスは Infinity ファブリックと呼ばれます。

[CCD Control]が CCD の数を指定するのに対して、[Core Control]オプションでは、各 CCD 内に存在するコア数のうち有効化するコア数の指定が可能です。上図に示したように、Zen4 アーキテクチャのプロセッサでは CCD 内のコア数は最大 8 個 (プロセッサ全体で 96 個)、また Zen4c アーキテクチャでは CCD 内のコア数が 16 個 (プロセッサ全体で 128 個)となります。プ
ロセッサの種類によって CCD の数、CCD 内のコア数は異なります。搭載された CPU の CCD 数及び CCD に搭載されたコア数を超える数を指定した場合、設定は無視されます。
たとえば、Zen4 アーキテクチャで最もコアの数が多い EPYC 9654 は CCD の数は 12 個、CCD あたりのコア数は 8 個、プロ
セッサ全体でコアの数は 96 個ですが、[CCD Control]を[10]、[Core Control]を[4]に設定した場合、CPU 当たりのコア数は40 (=10 CCD x 4 コア)個になります。
[CCD Control]で CCD を減らすと CCD に搭載されたコアと L3 キャッシュがすべて無効化されます。アクティブなコアが少な
く、かつ複数のコアが同じ L3 キャッシュのデータを共有するようなワークロードでは、CCD を無効にして同じ CCD 上で処理させることで性能が向上する場合があります。一方、[Core Control]でコア数を減らした場合、残されたコアは設定変更前よりも多くの L3 キャッシュ容量を使用できるメリットがあります。
また、一般に最大のスループットは全てのコアを使用する場合に達成されますが、敢えて不要な CCD やコアを無効にすることで、残りのアクティブなコアでより高いコアパフォーマンスブーストの周波数の実現が期待できます。これは特に、すべてのコアを利用しない、レイテンシの影響を受けやすいアプリケーションの場合に有効です。不要なコアを無効にすることでプロセッサの電力消費量が低減され、残りのコアで実現可能なターボモード周波数が高くなります。これは、すべての負荷プロフ
ァイルで効果があるわけではありません。

11 of 27

© 2024 Fujitsu Limited

EPYC 9004 シリーズ・プロセッサ搭載システムのための BIOS 最適化

バージョン: 1.0 / 2024-06-18

Prefetcher
BIOS セットアップ

BIOS オプション

設定

パフォーマンス

低レイテンシエネルギー効率

L1 Stream HW
Prefetcher

Disabled
EnabledEnabledEnabledDisabled

L1 Stride Prefetcher

EnabledEnabledDisabled

L1 Region
Prefetcher

EnabledEnabledEnabled

L2 Stream HW
Prefetcher

EnabledEnabledDisabled

L2 Up/Down
Prefetcher

EnabledEnabledEnabledメニュー
Advanced> CPU Configuration

PRIMERGY サーバの BIOS には、上記の表に記載したプリフェッチャーオプションがあります。
プリフェッチャーはプロセッサの機能のひとつで、メモリアクセスの履歴を使用し、特定のメモリアクセスパターンに応じて、データをメインメモリからプロセッサの L1 または L2 キャッシュに前もってロードさせることができます。プリフェッチ
ャーを有効にすると、通常、より高いキャッシュヒット率を実現し、システム全体のパフォーマンスが向上します。しかし、これはメモリ転送がパフォーマンスのボトルネックになっているアプリケーションシナリオでは、性能が悪化する場合があります。この場合、プリフェッチャーオプションを［Disabled］に設定して、プリフェッチに使用されていたメモリ帯域幅をプ
リフェッチ以外に使用できるようにすることも可能です。また、プリフェッチャーを無効にすることで、サーバの消費電力をわずかに低減できます。プリフェッチャーの性能改善効果があるかどうかは、個々のアプリケーションによって異なります。
実稼働システムでプリフェッチャーオプションを変更する前に、まずテスト環境で各アプリケーションシナリオの個々の設定の効果を検証することをお勧めします。
個々のプリフェッチャーの詳細は以下の通りです。
L1 Stream HW Prefetcher

このプリフェッチャーは、キャッシュしたデータラインがある時間内に再利用された場
合、あるいは連続してアクセスされた場合に、次のキャッシュラインを L1 キャッシュにプリフェッチします。

L1 Stride Prefetcher

このプリフェッチャーは、個々の命令のメモリアクセス履歴を使用して、各アクセスが前回から一定のメモリアドレス距離にある場合に、追加のラインをプリフェッチします。

L1 Region Prefetcher

このプリフェッチャーは、与えられた命令のデータアクセスに対して、後続のアクセスに一貫したパターンが続く傾向がある場合、追加のデータラインを L1 キャッシュにプ
リフェッチします。

L2 Stream HW Prefetcher

このプリフェッチャーは、キャッシュしたラインがある時間内に再利用された場合、あるいは連続してアクセスされた場合に、次のキャッシュラインを L2 キャッシュにプリフェッチします。

L2 Up/Down Prefetcher

このプリフェッチャーは、メモリアクセス履歴を使用して、すべてのメモリアクセスに対して、次のラインと前のデータラインのどちらかを読みだすか決定し、プリフェッチ
します。

12 of 27

© 2024 Fujitsu Limited

EPYC 9004 シリーズ・プロセッサ搭載システムのための BIOS 最適化

バージョン: 1.0 / 2024-06-18

Core Performance Boost / BoostFmaxEn / BoostFmax
BIOS セットアップ

BIOS オプション

設定

パフォーマンス

低レイテンシエネルギー効率

Disabled
EnabledEnabledEnabledEnabled

BoostFmaxEn

ManualAuto

ManualManualManualBoostFmax[0 - 65535]

0

0

0

メニュー
AdvancedCore Performance> CPU Configuration Boost[Core Performance Boost] BIOS オプションは、プロセッサのコアパフォーマンスブースト機能を有効または無効にします。
EPYC 9004 シリーズ・プロセッサでは P0 (定格周波数)、P1、P2 の 3 つの P ステートをサポートし、CPU のモデルによって各 P ステートの電圧、周波数が決まっています。コアパフォーマンスブースト機能では、コア周波数を P0 の定格周波数より上げることで演算速度を向上させることができます。実現可能な最大周波数は、プロセッサのタイプ、アクティブなプロセッサ
コアの数、現在の電力消費量、温度など、多くの要素によって左右されます。これらの一般的な条件に加え、プロセッサの製造個体差は、特に HPC アプリケーションの場合、ターボモードのパフォーマンスに大きく影響します。このため、たとえば同一仕様のプロセッサであっても、製造個体差によって、同負荷条件で電力消費量に違いが生じる場合があります。
通常は、［Core Performance Boost］オプションを標準設定の［Enabled］に設定して、周波数を高くすることによりパフォーマンスを大きく向上させることを推奨しています。しかし周波数の高さは上でも述べたように動作条件に依存し、常に保証されるものではないため、パフォーマンスを安定させたい、もしくは消費電力を少なくしたいアプリケーションシナリオでは、［Core Performance Boost］を無効にすることをお勧めします。
[BoostFmaxEn]オプションを[Manual]に設定することで、[BoostFmax]オプションに、コアパフォーマンスブーストの最大周波数を MHz 単位で設定することもできます。[BoostFmaxEn]を[Auto]にするか、[BoostFmax]を[０]にした場合は、CPU の仕様で定められたコアパフォーマンスブーストの最大値から変更しません。[BoostFmax]に CPU の仕様で定められた周波数範囲を超えた設定をしても無視されます。コアパフォーマンスブーストの最大周波数が必要無い場合、コアパフォーマンスブース
トの最大周波数から定格周波数の範囲で周波数を設定することで、消費電力を削減することができます。

Determinism Slider
BIOS セットアップ

BIOS オプション

設定

パフォーマンス

低レイテンシエネルギー効率

Determinism Slider

Power
Performance

Power

Performance

Performance

メニュー
Advanced> CPU Configuration

この BIOS オプションは CPU のパフォーマンスレベルを指定します。
[Performance]を選択した場合、コア間の性能ばらつきを低減するように動作します。性能が安定する反面、総合的なピーク性能は低下することがあります。[Power]を選択した場合、CPU が[TDP Control]で設定された電力を超えない範囲で各コアが独立してそれぞれの最大パフォーマンスレベルで動作します。総合的なパフォーマンスは高くなりますが、コア間で性能がばらつくことがあります。

13 of 27

© 2024 Fujitsu Limited

EPYC 9004 シリーズ・プロセッサ搭載システムのための BIOS 最適化

バージョン: 1.0 / 2024-06-18

TDP Control / TDP Limit
BIOS セットアップ

BIOS オプション

設定

パフォーマンス

低レイテンシエネルギー効率TDP Control

ManualAuto

ManualManualManualTDP Limit[85 – 400]

Max. per each
SKU’sspecification

Max. per each
SKU’sspecification

Max. per each
SKU’sspecification

メニュー
Advanced> CPU Configuration

この BIOS オプションでは、プロセッサの冷却可能な電力限界である Thermal Design Power (TDP)レベルを設定することができます。
[Auto]にした場合、搭載されたプロセッサの仕様で定義された TDP (Default TDP)と同じ設定で動作します。[Manual]では、Default TDP よりも低いまたは高い TDP を設定することができ、設定した値に応じて性能、消費電力が変動します。

Package Power Limit Control / Package Power Limit
BIOS セットアップ

BIOS オプション

設定

パフォーマンス

低レイテンシエネルギー効率

Package Power
Limit Control

ManualAuto

ManualManualManual

Package PowerLimit[85 – 400]

Max. per each
SKU’sspecification

Max. per each
SKU’sspecification

Max. per each
SKU’sspecification

メニュー
Advanced> CPU Configuration

この BIOS オプションでは、プロセッサの消費電力限界である Package Power Limit (PPL)レベルを設定することができます。
[Auto]にした場合、搭載されたプロセッサの仕様で定義された PPL (Default PPL) と同じ設定で動作します。[Manual]では、Default PPL よりも低いまたは高い PPL を設定することができます。通常、[TDP Limit]と[Package Power Limit]は同じ値を設定しますが、[Package Power Limit]を[TDP Limit]より低い値に設定することで、コアパフォーマンスブーストの周波数を制御して、プロセッサの消費電力を PPL 以下に削減する選択も可能です。

Global C-state Control
BIOS セットアップ

BIOS オプション

設定

パフォーマンス

低レイテンシエネルギー効率

Global C-state
Control

Disabled
EnabledEnabledEnabledEnabledメニュー
Advanced> CPU Configuration

この BIOS オプションは、全てのコアでの C ステート、および Infinity ファブリックの C ステートを有効または無効化します。[Disabled]にした場合も、コアの C1 ステートは無効にはできず、C0 または C1 で動作します。
C ステートは、CPU の非アクティブな電源状態です。コアの C0 は命令が実行される動作状態、それ以外の C ステートはアイ
ドル状態で、番号の大きい C ステートほど低電力です。C ステートは ACPI を通じて BIOS から OS に通知され、ソフトウェア
は、HALT 命令を実行するか、特定の I/O アドレスから読み取ることによって、C ステートの変更を動的に要求することができます。
EPYC 9004 シリーズ・プロセッサでは、AMD が定義する 3 つの C ステート (C0、CC1、CC6) をサポートするように設計されています。ACPI 定義の C ステートと AMD が定義する C ステートとは 1 対 1 で対応はしていません。
本オプションは[Enabled]にすることを推奨します。レイテンシ要件の高いワークロードなどでＣステートを無効にしたい場合
は、本オプションを[Disabled]にするのでなく、[DF Cstates]オプションを[Disabled]にすることを検討してください。

14 of 27

© 2024 Fujitsu Limited

EPYC 9004 シリーズ・プロセッサ搭載システムのための BIOS 最適化

バージョン: 1.0 / 2024-06-18

参考：EPYC プロセッサの電力状態

コア

パフォーマンス電力状態

アイドル時電力状態(P-State)(C-State)

プロセッサがコードを実行している場合に、使用率プロセッサがコードを実行していない場合に、消費電力に基づいて周波数を落として消費電力を小さくする

を小さくする

数字が大きいほど低パフォーマンス

数字が大きいほど低消費電力-

Infinity
ファブリックコアパフォーマンスブースト状態8：定格周波数-

C0：アクティブ状態

より更に周波数の高い状態-

CC1：コアが Halt 状態になりコアにクロックを供-

P0：定格周波数-

P1：P0 より低いパフォーマンスレベル-

P2：P1 より更に低いパフォーマンスレベル

数字が大きいほど低パフォーマンス。

給しない、BIOS 設定による無効化はできない-

CC69：ACPI 定義の C2 に相当、L2 キャッシュをフラッシュしコアに電力を供給しない

数字が大きいほど低消費電力-

DFP0 ：最大のパフォーマンスレベル-

DFC0：アクティブ状態-

DFP1 ：DFP0 より低いパフォーマンスレベル-

DFC29,11：すべてのコアが CC6 に入ったときに遷-DFP210：DFP1 より低いパフォーマンスレベル

1010

移可能、全てのリンクを省電力状態かつ DRAM を
Self refresh 状態にした上でクロックを供給しない

8[Core Performance Boost]を[Disabled]にすることで無効化が可能、[BoostFmax]で周波数上限が設定可能

9[Global C-sate Control]を[Disabled]にすることで無効化が可能

10[APBDIS]を[1]にすることで[DfPsate]で指定した固定の DFP ステートで動作させること可能

11[DF Cstates]を[Disabled]にすることで無効化が可能

15 of 27

© 2024 Fujitsu Limited

EPYC 9004 シリーズ・プロセッサ搭載システムのための BIOS 最適化

バージョン: 1.0 / 2024-06-18

DF Cstates
BIOS セットアップ

BIOS オプション

設定

パフォーマンス

低レイテンシエネルギー効率

DF Cstates

Disabled
EnabledEnabledDisabled

Enabledメニュー
Advanced> CPU Configuration

この BIOS オプションは、Infinity ファブリックの C ステート機能を有効化、または無効化します。
[Enabled]では、すべてのコアが CC6 (ACPI の C2)の C ステートに入った場合に、Infinity ファブリックが低電力の C ステートに入ることができます。アイドル電力を下げることができますが、CC6 から復帰の際にはオーバーヘッドが発生するため、レ
イテンシの変動につながります。[Disabled]にすることで Infinity ファブリックの C ステートへの遷移が起こらなくなるため、レイテンシの遅延を抑えることができます。
[Global C-state Control]を[Disabled]に設定した場合は、本オプションの設定は無視され、[Disabled]に設定したのと同じ動作になります。

ACPI CST C2 latency
BIOS セットアップ

BIOS オプション

設定

パフォーマンス

低レイテンシエネルギー効率ACPI CST C2
latency[18 - 1000](Default: 800)

800

800

800

メニュー
Advanced> CPU Configuration

この BIOS オプションは、アイドル状態のコアが ACPI の C2 ステート(=AMD EPYC の CC6 に相当)に遷移するまでの時間をマ
イクロ秒単位で設定することができます。
大きい値を設定すると、C2 ステートへの遷移の回数、また結果として C2 ステートの滞留時間を減らすことができます。コアは C2 ステートに遷移後、アクティブな C0 に復帰する際にオーバーヘッドが発生するため、レイテンシ変動が重要なワークロードでは、大きい値を設定する方が有利な場合があります。一方で、小さい値を設定すると C2 ステートの滞留時間が増え、ア
イドル電力を削減することができます。また、使用していないコアが C2 ステートに滞留中は、他の使用中のコアから見ると電力に余裕が生まれ、高いコアパフォーマンスブースト周波数を実現できる場合があります。

APBDIS / DfPstate
BIOS セットアップ

BIOS オプション

設定

パフォーマンス

低レイテンシエネルギー効率

APBDIS

0
1

0

1

0

DfPstate[0 – 4]

-

0

-

メニュー
Advanced> CPU Configuration

EPYC 9004 シリーズ・プロセッサでは、個々のコア、そして Infinity ファブリックがそれぞれ独立した周波数で動作します。
Infinity ファブリックは稼働率が高くなると周波数を高くし、負荷に応じた処理性能を発揮します。一方で、稼働率が低下すると、周波数を最小限に抑えてエネルギーを節約します。
[APBDIS] BIOS オプションでは、CPU の Algorithm Performance Boost (APB)機能により Infinity ファブリックの動作周波数の変化を有効、または無効化します。[0]では、コアを除いた Infinity ファブリックの使用率に応じて Infinity ファブリックの P
ステートが動的に切り替わります。 [1]では稼働率に関係なく、Infinity ファブリックの P ステートが [DfPsate]オプションで設定されたステートで固定になります。通常はこのオプションを常に［0］に設定します。I/O レイテンシやスループットが重要なアプリケーションや、逆に全く重要でない場合は、本オプションを[1]に設定し、[DfPstate]で周波数の高い P ステート、あるいは低い P ステートに固定します。
16 of 27

© 2024 Fujitsu Limited

EPYC 9004 シリーズ・プロセッサ搭載システムのための BIOS 最適化

バージョン: 1.0 / 2024-06-18[DfPstate]BIOS オプションは、[APBDIS]を[1]に設定した場合に固定動作させたい Infinity ファブリックの P ステートを指定します。一般に I/O を多用するアプリケーションは、プロセッサに対する負荷がまったくないか非常に少ないので、プロセッサの電源管理メカニズムが周波数を最小に設定しようと試みますが、I/O（PCIe、メモリ、xGMI など）の周波数低下を防ぎたい場
合は本オプションを[0]に設定することで常に Infinity ファブリックが最大周波数である DFP0 ステートで動作します。本設定で数字を大きくするほど Infinity ファブリックが低い周波数で固定動作するようになります。

xGMI Max Link Speed
BIOS セットアップ

BIOS オプション

設定

パフォーマンス

低レイテンシエネルギー効率xGMI Max Link
Speed

20Gbps
25Gbps32Gbps
Auto

Auto

Auto

20Gbpsメニュー
Advanced> CPU Configuration

この BIOS オプションは、プロセッサ間のリンクである xGMI (eXternal Global Memory Interconnect)の最大周波数を設定します。NUMA を意識しないワークロードではプロセッサ間の通信が多くなるため、最大速度である[32Gbps]を選択します。メ
モリトラフィックが少ないワークロードや、NUMA を意識するワークロードではプロセッサ間の通信が少ないため、低い速度を選択して xGMI の消費電力を抑えることができます。結果としてコアパフォーマンスブーストの周波数を高くできる場合があります。

Memory Clock
BIOS セットアップ

BIOS オプション

設定

パフォーマンス

低レイテンシエネルギー効率

Memory Clock

Auto
DDR3200
DDR3600
DDR4000
DDR4400
DDR4800

Auto

Auto

DDR4000

メニュー
Advanced> Memory
Configuration

この BIOS オプションは、メモリクロック周波数を指定します。
[Auto]はその構成で可能な最大周波数を設定します。メモリ帯域がそれほど重要でないワークロードにおいては、低い周波数のメモリクロック周波数を設定することで、システムの消費電力を削減できる場合があります。

17 of 27

© 2024 Fujitsu Limited

EPYC 9004 シリーズ・プロセッサ搭載システムのための BIOS 最適化

バージョン: 1.0 / 2024-06-18

DRAM Scrub Time
BIOS セットアップ

BIOS オプション

設定

パフォーマンス

低レイテンシエネルギー効率

DRAM Scrub Time

Disabled
1 hour4 hours
6 hours
8 hours
12 hours
16 hours
24 hours
48 hours

24 hours

Disabled

24 hours

メニュー
Advanced> Memory
Configuration

この BIOS オプションは、システムのメインメモリに、オペレーティングシステムとは無関係にバックグラウンドで繰り返しア
クセスして、メモリエラーを予防的に検出して修正する、いわゆるメモリスクラビングを有効または無効にします。
[Disabled]を選択すると、オペレーティングシステムによるアクセスがアクティブな場合にメモリエラーが検出される可能性が高まります。これらのエラーが修正可能な頻度で起きている限りは、メモリモジュールの ECC テクノロジによりシステムは引き続き安定して動作します。しかし、修正可能なメモリエラーが多すぎると、修正不可能なエラーが検出されるリスクが高まり、その結果としてシステムが停止してしまいます。メモリスクラビングを有効にする場合は、システムの全てのメモリを一通りテストし終わるまでにかかる時間を 1 hour ~ 48 hours の間で選択します。一般的なワークロードではメモリスクラビングを有効にしても性能影響は小さいものの、レイテンシ要件が厳しい特定の状況では、低レイテンシが担保できないケースがあるため、[Disabled]にするか、テストし終わるまでにかかる時間を長く設定することで、メモリスクラビングのために発生する
余分なメモリアクセスの頻度を減らし、パフォーマンス変動のリスクを下げることができます。

Power Down Enable
BIOS セットアップ

BIOS オプション

設定

パフォーマンス

低レイテンシエネルギー効率

Disabled

Disabled

Enabledメニュー
Advanced> Memory
Configuration

Power Down Enable Disabled
Enabledこの BIOS オプションは、DDR の省電力機能であるパワーダウンモードを有効、または無効にします。
メモリコントローラは、ある期間アイドル状態を検知すると、DRAM の CKE を Low にして Clock を無効にし、パワーダウン
モードに入ります。DRAM は定期的に発生するリフレッシュ動作やメモリスクラビング、あるいはメモリトランザクションが発生した際、パワーダウンモードから復帰します。[Enabled]にすることでシステム電力の削減が可能ですが、パワーダウンモ
ードから通常モードへの復帰には数 10 メモリクロックサイクルのオーバーヘッドが発生するため、メモリレイテンシが重要なワークロードでは[Disabled]のままにします。

18 of 27

© 2024 Fujitsu Limited

EPYC 9004 シリーズ・プロセッサ搭載システムのための BIOS 最適化

バージョン: 1.0 / 2024-06-18

Power Profile Selection
BIOS セットアップ

BIOS オプション

設定

パフォーマンス

低レイテンシエネルギー効率Power Profile
Selection

High
Performance
Mode
Efficiency Mode
Maximum IO
Performance
Mode
Balanced
MemoryPerformance
Mode

High
Performance
Mode

High
Performance
Mode

Efficiency Mode

メニュー
Advanced> Memory
Configuration

この BIOS オプションは、プロセッサの電源管理ポリシーを選択します。
[Efficiency Mode]では、電力効率を重視する設定で、コア、Infinity ファブリックの動作周波数を調整することで電力あたり性能を改善します。動作周波数が低下することで、プロセッサ本来の性能が引き出せない場合があります。[High Performance
Mode]は、性能を重視するポリシーで、プロセッサコアの動作周波数を高く維持するよう制御します。[Maximum IO
Performance Mode]も性能重視のポリシーですが、大量の I/O 処理向けに Infinity ファブリックの動作周波数を高く維持するよう努めます。[Balanced Memory Performance Mode]は、コアパフォーマンスとメモリパフォーマンスのバランスを重視するポリシーです。

NUMA nodes per socket / ACPI SRAT L3 Cache As NUMA Domain
BIOS セットアップ

BIOS オプション

設定

パフォーマンス

低レイテンシエネルギー効率NUMA nodes per
socket

NPS0
NPS1
NPS2
NPS4

NPS4

NPS4

NPS2

ACPI SRAT L3
Cache As NUMA
DomainDisabled
EnabledDisabled

Disabled

Enabledメニュー
Advanced> Memory
Configuration[NUMA nodes per socket] (NPS) は、プロセッサ内でコア、L3 キャッシュ、メモリコントローラ、PCIe ルートコンプレック
スをクラスタに分割するためのパラメーターです。NUMA ドメインを分割することで、NUMA ノード内のコアから L3 キャッ
シュやメモリへのアクセスレイテンシが改善します。ローカルメモリのレイテンシを最小化し、帯域を最大化することができるため、NUMA 最適化されたアプリケーションにおいて特に推奨されます。
[NPS4]に設定すると、プロセッサ内のリソースは、4 つに分割されたプロセッサ内の NUMA ドメインのどれか一つにくくりつけられます。[NPS2]に設定すると、2 つに分割されたプロセッサ内の NUMA ドメインのどちらか一つにくくりつけられます。[NPS1]に設定すると、プロセッサ内のすべてのリソースが 1 つの NUMA ドメインとして扱われます。
[NPS0]は 2 ソケットサーバでのみ利用可能で、他のオプションと異なり、2 つのプロセッサを 1 つの NUMA ドメインとして扱います。メモリは、2 つのプロセッサのメモリチャネルにまたがってインターリーブされます。NUMA 非対応の OS など特別な要件がある場合を除いて、通常は[NPS0]の設定は推奨されません。
64 個を超える論理 CPU を持つプロセッサを Windows で使用する場合は、NUMA ノードあたりの論理 CPU が 64 個以下になるように[NPS2]または[NPS4]の設定が推奨されます。Windows が論理 CPU を管理するために用いるプロセッサ・グループは
64 論理 CPU が上限のため、それを超える論理 CPU は別のプロセッサ・グループとして管理されます。その結果、プロセッ
サ・グループの大きさが不均一となることで、性能面で不利となります。NUMA ノードを分割することで、均等な大きさのプ
ロセッサ・グループに構成できます。

19 of 27

© 2024 Fujitsu Limited

EPYC 9004 シリーズ・プロセッサ搭載システムのための BIOS 最適化

バージョン: 1.0 / 2024-06-18

NPS4 の構成

NPS2 の構成

20 of 27

© 2024 Fujitsu Limited

EPYC 9004 シリーズ・プロセッサ搭載システムのための BIOS 最適化

バージョン: 1.0 / 2024-06-18

NPS1 の構成[ACPI SRAT L3 Cache As NUMA Domain]オプションでは、CCX 単位で NUMA ドメインを細分化します。L3 キャッシュとそれを共有するコアの範囲に収まるワークロードを動かす場合、性能が向上する可能性があります。

ACPI SRAT L3 Cache As NUMA Domain を有効にした構成

21 of 27

© 2024 Fujitsu Limited

EPYC 9004 シリーズ・プロセッサ搭載システムのための BIOS 最適化

バージョン: 1.0 / 2024-06-18[NUMA nodes per socket]及び[ACPI SRAT L3 Cache As NUMA Domain]を使用するためには各メモリコントローラにメモリが均等に搭載されている必要があり、メモリ構成によっては設定が有効にならない場合があります。また、［CCD Control］オ
プションで CCD 数を制限した場合も、設定が有効にならない場合があります。更に、設定が有効になる場合でも、アプリケー
ションが NUMA 最適化されていないような場合は性能が悪化することがあります。

22 of 27

© 2024 Fujitsu Limited

EPYC 9004 シリーズ・プロセッサ搭載システムのための BIOS 最適化

バージョン: 1.0 / 2024-06-18

付録
Application Profile メニューでは、選択したプロファイルに応じて、以下の表に記載の BIOS 項目が自動的に設定されます(BIOS
設定の表示上も変更されます)。表に記載の無い BIOS 設定、及び表中の空欄箇所は、既存の設定から変更しません。ユーザは本BIOS メニューでご自身のワークロードに最も近いと思われるプロファイルを選択した後で、必要に応じて Application Profile メ
ニューで自動的に変更された設定を含め、全ての BIOS オプションを個別に上書きして変更することが可能です。保存して再起動
後、設定が有効になります。
本ホワイトペーパーに記載していない設定項目については、関連資料に記載したサポートページより各機種の”BIOS Setup
Utility”マニュアルを参照してください。

23 of 27

© 2024 Fujitsu Limited

EPYC 9004 シリーズ・プロセッサ搭載システムのための BIOS 最適化

バージョン: 1.0 / 2024-06-18

Application Profile メニュー設定値 (1/2)
Option Name

Default

Total

Single Thread

EnergyVirtualization

Throughput

Performanceefficient

Performance

Low Latency

Performance
CPU Configuration
SMT Control

EnabledEnabledDisabled

EnabledEnabledDisabled

L1 Stream HW
Prefetcher

EnabledEnabledEnabledDisabled

N/A

Enabled

L1 Stride Prefetcher

Enabled

N/A

N/A

Disabled

N/A

N/A

L2 Stream HW
Prefetcher

EnabledEnabledEnabledDisabled

N/A

EnabledSVM Mode

Enabled

N/A

N/A

Disabled

N/A

N/A

Core Performance
Boost

EnabledEnabledEnabledEnabledEnabledEnabledDeterminism Slider

Performance

Power

N/A

N/A

Power

N/A

TDP Control

Auto

ManualN/A

ManualManualManualTDP Limit

85

400

N/A

400

400

400

IOMMU

Enabled

N/A

N/A

N/A

EnabledDisabled

Package Power Limit
Control

Auto

ManualN/A

N/A

ManualManual

Package Power Limit

85

400

N/A

400

400

400

APBDIS

0

N/A

1

N/A

N/A

1

DfPstate

0

N/A

0

N/A

N/A

0

DF Cstates

Enabled

N/A

Disabled

N/A

Disabled

Disabled

PCIE Speed PMM
Control

Dynamic link speed
N/A
determined by PowerManagement
functionality

N/A

N/A

N/A

N/A

xGMI Link Width
Control

Auto

N/A

N/A

N/A

N/A

ManualxGMI Force Link
Width Control

Force

N/A

N/A

N/A

N/A

Force

xGMI Force Link
Width

x16

N/A

N/A

N/A

N/A

x16

xGMI Max Link Speed

32Gbps

N/A

N/A

20Gbps

N/A

N/A

ACPI CST C2 Latency

800

N/A

18

N/A

N/A

N/A

Memory Configuration
Memory Clock

Auto

N/A

N/A

DDR4000

N/A

N/A

Memory Interleaving

Auto

Auto

Auto

Auto

Auto

Auto

DRAM Scrub Time

24 hours

N/A

N/A

N/A

N/A

Disabled

Power Down Enable

Disabled

N/A

N/A

Enabled

N/A

N/A

Power Profile
Selection

Efficiency ModeHigh
Performance

N/A

N/A

High
Performance

N/A

NUMA nodes per
socket

NPS1

NPS4

N/A

NPS2

NPS1

NPS4

ACPI SRAT L3 CacheAs NUMA Domain

Disabled

N/A

N/A

EnabledDisabled

N/A

Probe Filter
Organization

Dedicated

Shared

N/A

N/A

N/A

N/A

Periodic Direcotory
Rinse (PDR) Tuning

Auto

Cache-Bound

Neutral

N/A

N/A

N/A

N/A

N/A

N/A

EnabledDisabled

PCI Subsystem Configuration
SR-IOV Support

Enabled24 of 27

© 2024 Fujitsu Limited

EPYC 9004 シリーズ・プロセッサ搭載システムのための BIOS 最適化

バージョン: 1.0 / 2024-06-18

Application Profile メニュー設定値 (2/2)
Option Name

Default

OnlineDecision

I/O

MemoryTransaction

SupoprtThroughput

Intensive HPC HPC

CPU Intensive

Processing
CPU Configuration
SMT Control

EnabledEnabledEnabled

N/A

Disabled

Disabled

L1 Stream HW
Prefetcher

EnabledEnabledEnabledEnabled

N/A

Enabled

L1 Stride Prefetcher

Enabled

N/A

N/A

N/A

N/A

N/A

L2 Stream HW
Prefetcher

EnabledEnabledEnabledEnabled

N/A

EnabledSVM Mode

Enabled

N/A

N/A

N/A

N/A

N/A

Core Performance
Boost

EnabledEnabled

N/A

N/A

N/A

EnabledDeterminism Slider

Performance

Power

Power

Power

N/A

Power

TDP Control

Auto

ManualManualN/A

ManualManualTDP Limit

85

400

400

N/A

400

400

IOMMU

Enabled

N/A

N/A

N/A

N/A

Disabled

Package Power Limit
Control

Auto

ManualManualN/A

ManualManual

Package Power Limit

85

400

400

N/A

400

400

APBDIS

0

1

1

1

1

N/A

DfPstate

0

0

0

0

0

N/A

DF Cstates

Enabled

N/A

N/A

N/A

N/A

N/A

PCIE Speed PMM
Control

Dynamic linkspeed determined
by PowerManagement
functionality

N/A

N/A

Static Target
Link Speed(GEN5)N/A

N/A

xGMI Link Width
Control

Auto

N/A

N/A

ManualN/A

ManualxGMI Force Link Width
Control

Force

N/A

N/A

Force

N/A

Force

xGMI Force Link Width

x16

N/A

N/A

x16

N/A

x16

xGMI Max Link Speed

32Gbps

N/A

N/A

N/A

N/A

N/A

ACPI CST C2 Latency

800

N/A

N/A

N/A

N/A

N/A

Memory Clock

Auto

N/A

N/A

N/A

N/A

N/A

Memory Interleaving

Auto

Auto

Auto

Auto

Auto

Auto

DRAM Scrub Time

24 hours

Disabled

N/A

N/A

N/A

N/A

Power Down Enable

Disabled

N/A

N/A

N/A

N/A

N/A

Power Profile
Selection

Efficiency Mode

Maximum IO
Performance
Mode

N/A

N/A

N/A

High
Performance

NUMA nodes per
socket

NPS1

NPS4

NPS4

NPS2

NPS4

NPS4

ACPI SRAT L3 CacheAs NUMA Domain

Disabled

N/A

N/A

N/A

N/A

N/A

Probe Filter
Organization

Dedicated

N/A

N/A

N/A

N/A

N/A

Periodic Direcotory
Rinse (PDR) Tuning

Auto

N/A

N/A

N/A

N/A

N/A

Disabled

Disabled

Disabled

N/A

Disabled

Memory Configuration

PCI Subsystem Configuration
SR-IOV Support

Enabled25 of 27

© 2024 Fujitsu Limited

EPYC 9004 シリーズ・プロセッサ搭載システムのための BIOS 最適化

バージョン: 1.0 / 2024-06-18

関連資料
PRIMERGY サーバ
https://www.fsastech.com/products/pcserver/
EPYC 9004 シリーズ・プロセッサ搭載システムのための BIOS 最適化
このホワイトペーパー
https://docs.ts.fujitsu.com/dl.aspx?id=24cacc7c-b128-4674-91d1-23bbc185bc89
https://docs.ts.fujitsu.com/dl.aspx?id=04aaa370-9b49-4b7d-8076-21215690885f
PRIMERGY のパフォーマンス
https://jp.fujitsu.com/platform/server/primergy/performance/
PRIMERGY のマニュアル
https://www.fujitsu.com/jp/products/computing/servers/primergy/manual/
サポートページ：
https://support.ts.fujitsu.com/“BIOS Setup Utility”は機種ごとの以下のドキュメント名を検索することでダウンロードできます。
• RX1440 M2 BIOS Setup Utility：“D4130 BIOS Setup Utility”• RX2450 M2 BIOS Setup Utility：“D4129 BIOS Setup Utility”
オペレーティングシステムのパフォーマンス調整のガイドライン• Microsoft Windows:
https://docs.microsoft.com/en-us/windows-server/administration/performance-tuning/• RedHat Linux:
https://access.redhat.com/documentation/enus/red_hat_enterprise_linux/8/html/monitoring_and_managing_system_status_and_performance/index
https://access.redhat.com/documentation/enus/red_hat_enterprise_linux/9/html/monitoring_and_managing_system_status_and_performance/index• SUSE Linux:
https://documentation.suse.com/sles/15-SP4/html/SLES-all/book-tuning.html
https://documentation.suse.com/sles/15-SP5/html/SLES-all/book-tuning.html• VMware vSphere:
https://www.vmware.com/files/pdf/techpaper/VMW-Tuning-Latency-Sensitive-Workloads.pdf
https://www.vmware.com/techpapers/2022/vsphere-esxi-vcenter-server-70U3-performance-best-practices.html
https://www.vmware.com/techpapers/2023/vsphere-esxi-vcenter-server-80U1-performance-best-practices.html
https://www.vmware.com/techpapers/2023/vsphere-esxi-vcenter-server-80U2-performance-best-practices.html

26 of 27

© 2024 Fujitsu Limited

EPYC 9004 シリーズ・プロセッサ搭載システムのための BIOS 最適化

バージョン: 1.0 / 2024-06-18

文書変更履歴版数

日付

1.0

2024-06-18

説明新規

お問い合わせ先
エフサステクノロジーズ
Web サイト: https://www.fsastech.com/
PRIMERGY のパフォーマンスとベンチマーク
mailto:fj-benchmark@dl.jp.fujitsu.com
27 of 27

© 2024 Fujitsu Limited