Nov. 21, 2019
宇宙史構成員会議@ 筑波大学

SOI MOSFETでの特殊環境下動作への挑戦
高エネルギー加速器研究機構
先端加速器推進部
倉知 郁生

2019/11/21

宇宙史構成員会議（筑波大学）

1

Motivation
新たに現象を理解するには？
今まで見えなかった・検知出来なかったものを見ること見えていたもの
常温で、地球環境下で、自然光で見えていなかったもの
広い温度範囲 極低温～高温
低エネルギー～高エネルギー
低圧～高圧、放射線環境

各種材料によりSense（電気信号変換）は可能
微弱信号が多く、電気信号をin-situで増幅できる電子回路が必要

どんな環境下でも動作できるトランジスタを作ることが、現象を見るという事に対して重要な鍵である。
広い温度領域・放射線環境下に注目

2019/11/21

宇宙史構成員会議（筑波大学）

2

Bulk-CMOSトランジスタの動作限界
一般に電子回路で用いられているBulk-CMOSトランジスタでは？

動作温度範囲030-273 -243
不可Carrier Freeze-out

273 300

423573 (K)0150300 (℃)

27不可
leak current

動作可能1)

4.2K2)

wide bandgap

kink, hysteresis

耐放射線性
X-rayGate

2019/11/21+ + + + -＞

Bulk
CMOS

DrainSource

Depletion Layer

Weak in bit error (soft error) and single event upset(SEU) because of depletion layer.
1) B. Diericks et al., IEEE T-ED, 35(7), pp. 1120-1125, 1988.
2) E. Arnold et al., IEEE ISPSD Proc., pp. 93-96, 1996.

宇宙史構成員会議（筑波大学）

3

Bulk-MOSFETとSOI-MOSFET
SOI-MOSFET

一般に使われているBulk-MOSFETは？

P+STI

Nch MOSFETPch MOSFET

Nch MOSFETPch MOSFET

Gate

Gate

Gate

Gate

N+N+Depletion

P+

Depletion

P+N+

STI N+N+P+P+BOX

Nwell

Pwell

Handle Wafer

Psub

動作を阻害しているものは？
極低温：濃度低いWell
高温：pn接合

SOI薄く完全空乏によりドリフトでpn接合は一部

SEU：空乏層空乏層はほぼない

N+/P+拡散層の下に酸化膜を作れば解決!?

SOIで広い環境下動作MOSFET実現!!
でもそれほど人生甘くない。。。

2019/11/21

宇宙史構成員会議（筑波大学）

4

極低温動作：Bulk-MOSFETとSOI-MOSFET
N-channel MOSFETの場合
SOI-MOSFET

Bulk-MOSFET
Sourcen+Gate-+-+

Drain

Substrate
Contact

Sourcen+p+n+

Drain

Depletion + -n+-Depletion

XXX+BOX

Psub

Psub

Carrier Freeze-out

1.
2.
3.
4.

Gate

ドレインアバランシェで発生したホールは電界によりPsubへドリフト
Carrie Freeze-outによってホールがPsub中に蓄積
Psubに正バイアスがかかる
部分的Vtの低下によりKinkが発生

1. Si薄いため、チャネル部は表面以外完全空乏
2. ドレインアバランシェで発生したホールは空乏層
電界によりソースへ
3. 空乏層中はドリフトによるため、極低温でも流れる
4. 部分的Vtの低下は発生せず、正常動作とは言っても、Source部p→n+ではポテンシャルバリアがあるので、ボディーのコンタクトを。

2019/11/21

宇宙史構成員会議（筑波大学）

5

SOI-MOSFET ボディーコンタクト
Body
SourceDrain

Sourcep+(n+)Drain

p+(n+)

Drain

SourceGate
Gate

p++Body (n )Gate(a) Body-floating(b) Source-tie(c) Body-tie

面積増加の少ないSource-tieを選択
2019/11/21

宇宙史構成員会議（筑波大学）

6SOI-MOSFET 常温と極低温動作
常温極低温
100

T = 300 K
W = 5.0 µm × 2
L = 5.0 µm

3020Drain Current (µA/µm)

Drain Current (µA/µm)

40
Vgs = 2.0 V

Vgs = 1.6 V

10Vgs = 1.2 V
Vgs = 0.8 V

000.5

1
1.5
Drain Voltage (V)T = 10 K
W = 5.0 µm × 2
L = 5.0 µm

8060Vgs = 1.6 V

40
Vgs = 1.2 V

20Vgs = 0.8 V

02Vgs = 2.0 V

00.511.5Drain Voltage (V)2

常温ではKINK発生はないが、極低温ではKINK発生がある。
FD-SOIと言っていたのに、Source-tieまでしたのにどうして？

2019/11/21

宇宙史構成員会議（筑波大学）

7

Source-tie SOI-MOSFET
実はソース側の一部で（特にゲート電圧低い方で）中性領域ができているのでは？ Pseudo FD-SOI
Vgs

Vds
SOURCE(Silicide)

DRAIN

SOI

n+
p+n+

GATE
n+n+(Silicide)-(CHANNEL)(GATE OXIDE)p (depletion) - +-W

n+(neutral region)BOX

直近でこちらに抜く (body-tie)
なるべくすぐに(Wを短く)

2019/11/21

宇宙史構成員会議（筑波大学）

8

Kinkの抑制
Source-tie ⇒ Body-tie

W縮小5.0 ⇒ 0.4 µm
10
L = 10 µm101100
10-1
10-2
10-3
10-4
0.1

Vgs=0.8 V

Vgs=0.8 V

1Iexcess/Iss

Iexcess/Iss @ Vds=2.0 V

102

Vgs=1.2 V
Vgs=1.6 V

Vgs=1.2 V

0.1

Source-tie (W=5 µm×2)

Vgs=1.6 V

Body-tie (W=5 µm)

110Gate Length (µm)

100

0.01
Source tie
W=5.0 µm×2

Body tie
W=5.0 µm

Body tie
W=0.4 µm

縦軸はKink発生の度合いを示すパラメータで大きいほどKinkが発生している。

Body-tieとW縮小がKink抑制の鍵（このプロセスでの、完全なFD-SOIなら対策いらないか？）
2019/11/21

宇宙史構成員会議（筑波大学）

9

提案するSOI-MOSFET
Body-tieとW縮小
大きいW対応のため、MOSFETを並列に配置
パターンの縮小化も取り入れ。

BodyDrainLW = 6w(P+)

Gatew

Source

2019/11/21

宇宙史構成員会議（筑波大学）(Active)10極低温での効果の確認

Normalized Drain Current (A.U)

Source-tie
Body-tie H-gate

1.0

Ncore Low Vt
W = 10 µm
L = 10 µm

BT-H Vtt
BT-H Vts

T = 3K

0.9

Body-tie H-gate

ST VttVt (V)ST Vts

Vtt

0.8

Vts

0.7

00.5

11.5
Drain Voltage (V)22.5

Source-tie

0.6

3K

RT

これで極低温でも正常動作できるSOI-MOSFETを作ることができた

2019/11/21

宇宙史構成員会議（筑波大学）

11他にも改善が必要だった電界緩和のためにソース・ドレイン部に低濃度領域（LDD領域、LightlyDoped Drain）が存在、LDD部でのCarrier Freeze-outが問題に。
ドレイン電圧低いところで抵抗大。
400

High-dose LDD

300

Vgs = 0 to 2 step 0.4 V

High-dose LDD

SourceSpacerDrain

Siliciden+n- p n-n+BOX
Si Wafer

LDD

Drain Current (µA/µm)

Gate

Poly-Si

Drain Current (µA/µm)

Low-dose LDD

300

200

100

Vgs = 0 to -2 step -0.4 V

Low-dose LDD

200

100

0000.5

11.5
Drain Voltage (V)2(a) N-channel MOSFET

0-0.5-1-1.5
Drain Voltage (V)-2(b) P-channel MOSFETLDD高濃度化により通常特性に

2019/11/21

宇宙史構成員会議（筑波大学）

12

⾼温動作：Bulk-MOSFETとSOI-MOSFET
Bulk-MOSFET

Igr + Idiff >> Ids

Sourcen+Gate-

Drain

n+ IgrDe pletion + Ids

Idiff

SOI-MOSFET

Substrate
Contact

Sourcep+n+-

高温側で特にEaが大きい拡散電流が増加、Idsを上回りトランジスタ動作不良となる。

Ids >> Igr + (Idiff)Drain

De pletion + -Idiff

Psub

2019/11/21

Gate×-n+BOX
Psub

拡散電流はBOXに阻止され流れず、空乏層領域も小さいためG-R電流も少なく、高温でもIdsが検知できる。⇒高温でもトランジスタ動作する。

宇宙史構成員会議（筑波大学）

13

SOI-MOSFETの温度特性
32144
Ncore
20℃
L = 0.2 µm, W = 10 µm
Vgs = 0 to 1.8 V step 0.3 V3Drain Current (mA)

-40℃
Ncore
L = 0.2 µm, W = 10 µm
Vgs = 0 to 1.8 V step 0.3 V

Drain Current (mA)2100

0.2 0.4 0.6 0.8 1 1.2 1.4 1.6 1.8
Drain Voltage (V)
10-2
Ncore
10-3
L = 0.2 µm,
10-4 W = 10 µm
10-5
10-6
10-7

Vds

10-8
10-9
10-10
10-11

1.8 V

10-12-0.5

0.2 0.4 0.6 0.8 1 1.2 1.4 1.6 1.8
Drain Voltage (V)
10-2
10-3
10-4

0.1 V-40℃

00.5
11.5
Gate Voltage (V)(a) -40℃

232100Drain Current (A)Drain Current (A)

0Ncore200℃
L = 0.2 µm, W = 10 µm
Vgs = 0 to 1.8 V step 0.3 V

10-8
10-9
10-10
10-11
10-12-0.5

0.2 0.4 0.6 0.8 1 1.2 1.4 1.6 1.8
Drain Voltage (V)
10-2
10-3
10-4

Ncore
L = 0.2 µm,
W = 10 µm

10-5
10-6
10-70

Drain Current (A)Drain Current (mA)

4Vds
1.8 V
0.1 V

20℃

00.5
11.5
Gate Voltage (V)2(b) 20℃

Ncore
L = 0.2 µm,
W = 10 µm

10-510-610-710-8
10-910-10
10-11

10-12-0.5

Vds
1.8 V
0.1 V

200℃

00.5
11.5
Gate Voltage (V)2(c) 200℃

200 ℃（測定器系の最高温度）でもON/OFF比5桁以上
2019/11/21

宇宙史構成員会議（筑波大学）

14

Vtと移動度の温度特性

400
Nch Core MOSFET
W = 10 µm, L = 0.2 µm

Nch Core MOSFET

Mobility (cm2 /Vsec)

Threshold Voltage (V)10.9

0.80.7300

200
1000-50050 100 150 200
Temperature (℃)

250-50(a) Threshold Voltage

2019/11/21

宇宙史構成員会議（筑波大学）

50150
Temperature (℃)

250(b) Mobility

15放射線耐性：Bulk-MOSFETとSOI-MOSFET
X-ray

X-ray
Gate

Drain

Source+ + + + -++Source
Depletion Layer

Drain
Depletion Layer

＞

＞

Bulk
CMOS

Gate
+

X-ray
X-ray
Gate

Gate
+

FD-SOI
CMOS

SourceBOX

Drain++

Drain++++ + + -Single Event Upset(SEU)

2019/11/21

SourceBOX

Total Ionizing Dose(TID)

SEU耐性を保ちつつも、Bulk
CMOS並みのTID耐性を持たせれば、究極の放射線耐性
MOSFETとなる !!
BOXチャージを見えなくすればよい。
⇒後ほど議論。
その前に、BOXより上のMOSFETのTID改善を説明。

宇宙史構成員会議（筑波大学）

16

放射線照射による特性変動のゲート⻑依存0.6
X-ray irradiation dose : 112 kGy(Si)0.4

Nch MOSFET

DId_lin/Id_lin00.2

0-0.2-0.4

Pch MOSFET-0.6-0.8

W=10 µm-10.11
Gate Length (µm)

10

放射線（X線）はウエハ面に均一に照射されている。
⇒特性変動率はゲート長依存を持たないはず。
ゲート長依存があるという事は、特にゲートエッジ部で何かがあるということ。
原因を見つけ、対策をとれば全体に耐放射線性が向上するはず。
2019/11/21

宇宙史構成員会議（筑波大学）

17

Pch SOI-MOSFETの場合

Region I

Region III

Region II

Gate Oxide
Gate(Poly Si)

SidewallSpacer+ + + +P++P-

"effective" gate length+++Sidewall
Spacer+ + + ++P-N

Leff1

Leff2
V gs

SOI Layer

Leff1

GND

partial threshold voltage

P+

厚い酸化膜であるサイドウォー
ルスペーサーに正電荷が発生すると考えた。この正電荷がゲートエッジのチャネルに影響し、局所的Vtを変動させた。

V ds
V ds1

V ds2

V ds3

V to1

V toV to1

LDD濃度を上げてゲートエッジ部をLDDでカバーしてあげればこの効果は低減する。

I. Kurachi et al., IEEE Trans. Electron Devices, vol. 62, pp. 2371-2376, 2015.

2019/11/21

宇宙史構成員会議（筑波大学）

18

Pch LDDによる放射線耐性改善
ULP-LDD (Ultralow Power LDD) : relatively low LDD dose to reduce off current
RH-LDD (Radiation Hard LDD) : 6 times higher dose of ULP-LDD
00-0.1-0.1-0.2-0.2-0.3

RH-LDD

DId_lin/Id_lin0

DId_lin/Id_lin0-0.3

RH-LDD

-0.4
-0.5
-0.6

-0.4-0.5

ULP-LDD

-0.6
-0.7

-0.7
ULP-LDD

-0.8

-0.8

L=0.2 µm
W=10 µm-0.9-0.9

W=10 µm-1-11

10100
X-ray Dose (kGy(Si))

1000

0.1

1Gate Length (µm)

10

大幅な改善ができた !!

I. Kurachi et al., IEEE Trans. Electron Devices, vol. 63, pp. 2293-2298, 2016.

2019/11/21

宇宙史構成員会議（筑波大学）

19Nch LDDによる放射線耐性改善
0.6112 kGy(Si)DId_lin/Id_lin0

0.5
0.4
0.3

0.2

ULP-LDD

0.1

RH-LDD

00.11
Gate Length (µm)

10若干であるが、ゲート長依存はLDD変更により低減できた。

2019/11/21

宇宙史構成員会議（筑波大学）

20

バックゲートバイアスによるTID改善
X-ray

Recombination
Drift or Diffuse+
Drift or Diffuse++ - +-

対策の一つはバックゲートに電圧をかけてBOXの正電荷をコンペンセートする。

+ Trapped

Back-gate Bias
SiO2

SOI MOSFETInterface State

BOX ++ Drift or Diffuse++++

Buried Well

Si-Vsub

Recombination

Single SOI

結局は酸化膜中の正電荷の発生と界面準位の発生

sourcen++ +n+gate+ +++X X X pX X X
nX X X X X X+++++drain

Back-gate Biasn+Vsub

SOI MOSFETBOX

Bulk-MOSFETとの違いはBOXに発生した正電荷の影響があること。
BOXの正電荷を見えなくすればよい。

++BOX2
Middle SOI
BOX1+++Double SOI
2019/11/21

宇宙史構成員会議（筑波大学）

21

Nch MOSFETのバックゲートバイアスでの改善
L=0.2 µm0.05
L=0.2 µm
Vds=0.1 V
Vback-gate=0 V

40

Pre-rad.

Vt
adjustment
by applying
Vback-gate

1.1 kGy30

5.6 kGy
22 kGy2056 kGy

1040

0Pre-rad.
1.1 kGy30

5.6 kGy

22 kGy2056 kGy

1.6

L=10 µm
Vds=0.1 V
Vback-gate=0 V

1.4Pre-rad.

1.8

1.2

1.1 kGy

15.6 kGy

0.822 kGy

1.5

1.4Pre-rad.

1.2

1.1 kGy

15.6 kGy

0.822 kGy

0.1

1.521Gate Length (µm)

10with Vback-gate to adjust Vt

010 µm

-0.1-0.2

0.2 µm-0.3

ULP-LDD(0.2 um)

112 kGy

0.40

2019/11/21

256 kGy

0.6

01Vgs (V)

1.5

L=10 µm
Vds=0.1 V
Vback-gate=Vt adjusted

1.60.2

0.5

1Vgs (V)

0.1

1.8

0.2
00.5

112 kGy-0.15

2112 kGy

0.4

22 kGy56 kGy0256 kGy

0.6

5.6 kGy

DId_lin/Id_lin01Vgs (V)

Ids/W (µA/µm)

20.5

1.1 kGy

1000-0.05-0.1

112 kGy0

Ids/W (µA/µm)

L=0.2 µm
Vds=0.1 V
Vback-gate=Vt adjusted50

DId_lin/Id_lin050

112 kGy

L=10 µm

Nch MOSFET
W=10 µm
Id_lin @ Vgs=1.79 V, Vds=0.1 V

60

Ids/W (µA/µm)

Ids/W (µA/µm)

60

ULP-LDD(10 um)-0.4

RH-LDD(0.2 um)
RH-LDD(10 um)

00.5

1
Vgs (V)

1.52

宇宙史構成員会議（筑波大学）-0.5
110100
1000
X-ray Dose (kGy(Si))

22Pch MOSFETのバックゲートバイアスでの改善
L=0.2 µm3020Pre-rad.

25

Vtadjustment
by applying
Vback-gate

1.1 kGy

15

5.6 kGy
22 kGy1056 kGy
112 kGy

50.05

L=0.2 µm
Vds=-0.1 V
Vback-gate=Vt adjusted

20

1.1 kGy

15

5.6 kGy

22 kGy1056 kGy

112 kGy

50-0.5-1
Vgs (V)-1.50-2-0.5-1
Vgs (V)-1.55.6 kGy
22 kGy56 kGy-2112 kGy-0.15

L=10 µm0.1
0.50.5
L=10 µm
Vds=-0.1 V
Vback-gate=0 V

0.4

Pre-rad.

0.3

1.1 kGy

5.6 kGy
22 kGy0.256 kGy
112 kGy

0.1

10Pre-rad.

0.3

1.1 kGy
5.6 kGy

22 kGy0.2

56 kGy112 kGy

0.1

01
Gate Length (µm)

L=10 µm
Vds=-0.1 V
Vback-gate=Vt adjusted

0.4

Ids/W (µA/µm)

Ids/W (µA/µm)

1.1 kGy

-0.05

-0.1

00Pch MOSFET
W=10 µm
Id_lin @ Vgs=-1.79 V, Vds=-0.1 V0Pre-rad.

DId_lin/Id_lin025

L=0.2 µm
Vds=-0.1 V
Vback-gate=0 V

Ids/W (µA/µm)

Ids/W (µA/µm)

3000-0.5

2019/11/21-1
Vgs (V)-1.5-20-0.5-1
Vgs (V)-1.5-2

宇宙史構成員会議（筑波大学）

23

バックゲートバイアスウィンド

Nch & Pch MOSFET
L=0.2 to 10 µm-16

Vback-gate=-1.804×ln(DX-ray)-3.3047
DX-ray in kGy(Si)-14
Vback-gate (V)-12

バックゲートに電圧を印加することで、100kGyまでドレイン電流変動を15%以内、Vt変動を100 mV以内に抑えることが可能である。
ただし、照射量に対してバックゲートに加える電圧を調整する必要がある。

-10-8-6Id_lin 15%-4

Vt 100 mV-2

Id_lin 15% & Vt 100 mV

01

2019/11/21

10100
X-ray Dose (kGy(Si))

これは大変なので、別の方法はないか？

宇宙史構成員会議（筑波大学）

24

PD化によるTID改善
PD＋Body contactでも見えなくできる。
Gate

ChannelSourceBody

Depletion
Drain

BOX

After 100 kGy(Si) irradiation, L = 0.2 to 1.0 μm (W = 5.0 μm)
Parameter
Ncore
Pcore

2019/11/21

FD-ModePD-Mode|DVt|

350 mV

50 mV|DIdt/Idt0|

45%

6%

|DVt|

170 mV

80 mV|DIdt/Idt0|

20%

11%

宇宙史構成員会議（筑波大学）

25

まとめü 特殊環境（温度範囲・放射線環境）で動作できるMOSFETの検討ü 通常Bulk-MOSFET、正常動作温度範囲30K-150℃、SEUに弱い
ü 30K以下で動作するSOI-MOSFETの開発
ボディーコンタクト見直しによるKinkの抑制
LDD変更でのId-Vd特性の改善
ü 150℃以上で動作するSOI-MOSFET
動作の確認
ü SEUに強く、TIDにも強いSOI-MOSFETの開発
LDDでのゲート長依存の改善
バックゲートバイアスでの改善
PD化による改善
SOI-MOSFETは構造的な特徴から、いろいろな環境での動作可能性有。
この特性の有効活用で見えなかったものを見ることに貢献していきたい。
2019/11/21

宇宙史構成員会議（筑波大学）

26