EDAアニュアルレポート 2007
Annual Report on Electronic Design Automation－

65nmから45nmテクノロジ世代のEDA技術の進展に向けて－

2008年5月発行

作

成

EDA技術専門委員会
EDA Technical Committee

発
社団法人

行

電子情報技術産業協会

Japan Electronics and Information Technology Industries Association������
�65nm��45nm��������EDA�����������
����������� 2007��� ���� � � �� ��� ����������������������������������������������
�����������������LSI ����������������������������
�������������������������� �������������� LSI ��������������������� SI�Signal Integrity�
� DFM(Design For Manufacturing)������������������������������
������������ EDA �������������������(JEITA)���������������������
������(EDA�Electronic Design Automation)�����������������������
��������������� LSI ������������ 3 ������������
� � 1 ������������ LSI ������������������������������
����������������� ������������������������������
������������������������������ ���������EDA ������������������������������IEC�IEEE�������������� EDA ������������������������������
���������������� SystemC ��� SystemVerilog � IEEE ������������
���������2005 �������������������������������������
����������������������������������� Power Format �����
���������������������������EDA ������������������
IEC/TC93 �����/WG2(������������)����������������2007 � 9 �
�� IEC/TC93 ����(����������)���������������������� ����� 3 �������EDA �������������������������������
�����2008 ������������� EDSFair2008�Electronic Design and Solution Fair 2008�������EDSFair �������������������������������������FPGA ������������������������� 2008 ����������������
�����������������������������������������������
�������������������� EDA ������������������LSI ������������������ 1 �������������� ���������������������������

－1－��������������
����

��
���
��
������
������

����������������
�����������

������������
����������EDA � � � � � � ���������WG�

���������
����������

����
���

������������

�����

����

����
�������
����
����

�����

����� � �����������

���������������������
����������������
����� �������

IEC/TC93 � ��������/�����

�������

��

ASP-DAC�Asia South Pacific-Design Automation
Conference
STRJ � � ��������������
STARC � ������������

�-�� EDA ����������������� EDA ��������������������������������������������
�������� 3 �������������65nm �� 45nm ������������������
�����������������������������������������������
�����������������������������������������������
����������������� 19 �� 60 ������������������������
�����������������������������������������3�����
22����������������������������������������������
�������������������������2008�������������������� ����������������2007���EDA��������2007������������
����������������������������
Web�������������������������� (http://eda.ics.es.osaka-u.ac.jp/jeita/eda/index-jp.html)－2－

2007 �� JEITA/EDA ������� ���������� ��

�����������
��������
�������

����

��� �

�����

������
�����������
����(LSI ������)��������� ���� LSI ������� ��� �������

��������� � � � � � � � � � � � � � � ������������ ����������������� ������ � � � � �

�����
��

��� ��

NEC ���������

����������
���������������

��������� �����������������
�������� � � � � � � � � � � � � � � � ������� ��

���������������
�����
���

��� �

���������

������IC ������� ������ LSI �����

���� � � ������������� � � � � � � � � � � � � � � � � � � � � � � � � � � ������� ��

����������

������� � � � � � � � � � � � � � � � � � � � � � � � � � � �������� � � � � � � � � � � � � � � � � � � � � � � � � � � �������� �

YTC ����������

����

LSI ���� G
�����

－3－

��

SS ������� ��� �������

SS �������
�������EDA �����

������ ������

��������
SoC ������ �� � ���� � � �������������� �������� � � � � � ��������������
�������� ��

�������������������� � � � � � � � � � � � � � � � � � � � � � � � � � � TFO� Director��� ��

������������� � � � � � � � � � � � � � � � � � � � � � � � � � � ������ ��� ����������� � ������������ � � � � � � � � � � � � � � � � � � � � � � � � � � �����
������ ������������������� � � � � � � � � � � � � � ������������������ � � � � � � � � � � � � � �������� � � � � � � � � � � � � � ������������ � � � � � ��� ��� ����� � � � � � � � � � � �������������� � � � � � � � � � � � � � � � � � � � � � � � � � � LSI ������� CAD ���� � � � � � � � � � � � � � � � � � � � � � � � � � � ����������� � � � � � ��� ��� ����� � � � � � � � � � � ����������� � � � � � � � � � � � � � � � � � � � � � � � � � � IP �������
������� ��

��� VLSI������������ �����
��������

���������� ���� LSI �����������

��������
����������
�������
���� �

���(�)

�������
�������� � � � � � ��� �� � NEC ������������PF ����� � � � � � � � � � � � � � � � � � � � � � � � � � � CWB ������ � � � � � � � � � � � � � � � � � � � � � � � � � � ������������� � � � � � � � � � � � � � � � � � � � � � � � � � � ������

－4－

��

��� ��

��������� �������
����� ��

������� �������
����������
����� ��

�������������

�������������� ��

������������ � � � � � � � � � � � � � � � � � � � � � � � � � � ���������������EDA ����������

－5－�� �� �� ���������������
�Accellera� � � VI�OVI�������������������������
ANSI

American National Standards Institute� � � � � � � � � ����������
ASP�DAC

Asia and South Pacific Design Automation Conference� � �����������EDA��������1995������

CENELEC

European Committee for Electrotechnical StandardizationEC�����������������������

DAC� � � �

Design Automation Conference� � � � � � � � � �������EDA�������DASC

Design Automation Standardization CommitteeIEEE���������������������ECSIEuropean CAD Standardization Initiative�����������������EDIF Div�Electronic Design Interchange Format Division
EIA������������������������

EIA

Electronic Industries Alliance���������(Association�Alliance����JEITA

Japan Electronics and Information Technology Industries Association����������������������ICCADInternational Conference on Computer Aided Design
CAD��������

IEC

International Electrotechnical Commission�����������������

IEEE

Institute of Electrical and Electronics Engineers,Inc�������������������

IPC

Institute for Interconnecting andPackaging Electronic Circuits Industry Association�����������������

ISO

International Organization for Standardization�������

－6－

IVC

International Verilog Conference
OVI�����Verilog HDL����

JPCA

Japan Printed Circuit Association���������������OSCI � � � � Open SystemC Initiative� � � �OVI

SystemC ������

Open Verilog International
Verilog�HDL������������������

SEMATECH

Semiconductor Manufacturing Technology Initiative �Consortium�����������������������������

Si2

Silicon Integration Initiative������������������������CFI�

VASG

VHDL Analysis and Standards GroupDASC���VHDL�����������������VITAL

VHDL Initiative Toward ASIC Libraries
VHDL����������

VSIA� � � � Virtual Socket Interface Alliance
LSI��������I/F���������������
�������������������
ALF

Advanced Library Format
OVI������IP����ASIC������������ALR

ASIC Library Representation
ASIC�������

CALS

Computer Aided Logistics Support�1985�
Commerce At Light Speed�1995�

CHDS

Chip Hierarchical Design System
SEMATECH����������0.25-0.18um��������

CHDStdChip Hierarchical Design System technical data
CHDS���������������

CPF

Common Power Format
Si2 ��������� SOC�����������������

DCL

Delay Calculation Language�������������

－7－

DPCS

Delay and Power Calculation System
IEEE1481���������������������������EDI

Electronic Data Interchange�������EDIF

Electronic Design Interchange Format
EIA��������������������������

ESPUT� � �European Strategic Program for Research andDevelopment in Information Technology��������������

HDL

Hardware Description Language����������

IPIntellectual Property
��/������LSI����������������

JIS

Japanese Industrial Standard������

SDF

Standard Delay Format���������������SLDL

System Level Design Language����������� � � � � � �

STEP

Standard for the Exchange of Product Model Data
CAD����������������

UPF

Unified Power Format
IEEE/Accellera ��������� SOC�����������
������VHDL

VHSIC�Very High Speed Integrated Circuit�
Hardware Description Language
IEEE1076����������������

VHDL-AMS

VHDL-Analog and Mixed-Signal (Extensions)� � � � � � � �

DASC����������VHDL����������������
��������

－8－

１．ＥＤＡ技術専門委員会の活動

1.1� 2007 ��� JEITA/EDA �������� ������������EDA ������� (Electronic Design Automation Technical Committee)�
��������EDA �������������������������������
����������������������
�
<��>� ��������
���� /��
19 �/19 ��������������
����
5�
1.���������������
��
4�
2.EDSFair, ASP-DAC ������
�
3.2007 ��������������
����������������� ��
�������������
�������� ����� � ��� � ���������������
��������������� ��� ���������� � �
��������EDA ������� � � �������� � � ��� � �� � ������ � � � ���� �
SystemC� WG
SystemVerilog� WG � � ��������� � �����
���� � � � ��� � �Power Format �� WG ����������� WG ������ � � � ��� ��
EDSFair ����� � � ��������� � � ��� �������
EDA �������������� (2007 � 4 � 11� �������������) (���)���� ������� ��EDSFair/ASP-DAC �������ASP-DAC �������������� � ��EDA���������������������
�������������� ���
���������������������
ASP-DAC2007 Designer’s Forum �������� ������������EDSF ������������� � ��EDSFair �����EDSFair �� WG ������������ ��EDSFair �����
�������������������
�
�NEC ����������� ��EDSFair �����������������������
ASP-DAC2007 Designer’s Forum ����������� ��
���������������������EDSFair ������������������� � ���������� ��
����������EDSFair �� WG ����������������������
������������� � ������� � �EDSFair �� WG �������� EDSF �������������
���������
�����
�
�����
��� � �� � � �EDSFair �� WG ���������������� ��
������������ ��
����������� ��� ������������
�����
�
����
��� ��������� � �
－9－

����
�
���� VLSI��������
�
����
�
����
�
�NEC� ST
� ��
�
�
�

�����
�����
�STARC�������� ��
��������� ���� � ���� � ��������������������
SystemVerilog �����������
SystemC �����������
Power Format �� WG ���C93/��2 ������� ����� ����� ����� ��

�����TC93 �����
�������ASP-DAC ��������
ASP-DAC ������� �JEITA/������������ � ������� ��
���������
��������
��������������
�������
�������
����-1 �����

20,000 � * 12 �� * 19 � = 4,560,000 ������� (���� ��-2 ��)��������������JEITA/�������

－10－����1��������
�
1. EDA ��������������������������������
(1)� ����������������������
DSM ������������� EDA ������������� �����������������
(2)� �����������������������������
STARC, STRJ ����STRJ/WG1 ��������������
(3)� ����������������������
ASP-DAC2008, DAC2007, IEICE, IPSJ �
�
2. EDA �������������������������
(1) EDA �������������������������
�SystemC, SystemVerilog ����� EDA ��������������
��������������������
�Verilog-HDL,VHDL,���� HDL ��������� EDA ����������������
(2) ����������������������������
�IEC/TC93���� WG2�����(2007/9 ��)����
�IEEE/DASC,IEEE-SA, Accellera, Si2 ����������� EDA ���������������
3. EDA ���������������������������
(1) �EDSFair2008�����
��������������������
� EDSFair �������� WG��������
(2) ����������������
���������������� 2008�� EDSFair2008 �����
(3) �ASP-DAC2008��Seoul�� Designer’s Forum �����
�
4. ��������
(1) ����������������
�������������������������
(2) ���������������������
(3) WWW ���������
�5.���
(1) 2007.04 � EDSFair ��������ASP-DAC2008� Designers Forum ���������
����� 2008�EDSFair � EDA-TC �������������������

－11－������
2007 ��� � JEITA/EDA ������� �����/��������

���

2007/44/20(�) (����)� ���� ��
�07 �����������
�07 ��������/����������
�06 ������� 07 �����������
����������������

�

2007/5
2007/6

6/15(�) (����)� ���� �����
�������/�������
������/��������������
�����������
�������

2007/10
2007/11
2007/12

2008/1

2008/2

2008/3

����93����2007�9/5-9/8�
�Gaithersburg,Maryland, U.S

11/16(�) (����)� ���� �������
�������/�������
������/��������������
��������EDSFair ��������������ICCAD2007 (11/5-11/8)@San Jose, California

1/18(�)(����) ���� ���������
�������/�������
������/��������������
�08 �������EDSFair �����������
�������������������
�������

�ASP-DAC2008 (1/21-1/24) @Seoul�EDSFair2008 (1/24-1/25) @��

3/14(�) (����)� ���� ��������
������/��������������
�07 ��������/����������
�07 ��������
�08 ��������
�08 ��������/������������

�

－12－

�

�DA ������ 2007 (8/29-30)@��

2007/8
2007/9�DATE2007�4/16-4/19� @ Nice���� WS (4/23-24)� � @���

�DAC2007 �6/4-6/8�
@San� Diego, California

2007/7
9/21(�) (����) ���� �������
�������/�������
������/��������������
�������

�������DATE2008 (3/10-3/14)@ Munich, �1.2

2007 �� JEITA/EDA �������������

1.2.1� �������������JEITA�� EDA �����������������EDA �����������������������������������
1.2.2� ���������
2006 ����������������������������������������
�������������������������������������������
������������������������������
�1� URL : http://eda.ics.es.osaka-u.ac.jp/jeita/eda/����������������������������������������
�����������������������������������
�2� �����������
�����������������������������
�����

����

�������

Introduction� of committee�����Committee activity���������

Open data library���������

Event/related organization����Inquiry������

Site map�3� ������� Introduction of committee����������������������������������������
�������������������������
�4� ������ Committee activity��������������������������
���������� ���������� �������� WG
��� EDSFair �����
�5� ���������� Open data library�������������������EDA ��������������������
����������������������������
�� EDA ���������������������
�� EDA ��������SystemC ������������� �������� WG�����������������������
�� EDSFair ������������������������� �����������������������

－13－�6� ����������Events/related organization����������������� EDA ��������������������
��������������
� IEEE/DASC��������������������
� IEC/TC93� (�����������������������������)��������������������� 17 �������������������
����������������
�7� EDA �����������������EDA ������������������������������������

－14－

1.3

2007 �� JEITA/EDA ������� ��������
�

2007 � 4 �
5�
6�
7�
8�
9�
10 �
11 �
12 �
2008 � 1 �2�
3��2007 � 4 �
5�
6�
7�
8�
9�
10 �

11 �

12 �
2008 � 1 �

2�
3�

EDA �������
������
4/20���� 14-17� JEITA� 306 ����
6/15���� 14-17� JEITA� 601 �����
9/21���� 14-17� JEITA ����� 8 ����
�
11/16���� 14-17� JEITA� 301 ����
1/18���� 14-17� �������� 207 ����
3/14���� 14-17� JEITA� 404 ���

EDA ���������
4/25(�) 15:00-18:00� � 1 � SystemC-WG� ����������� �� 2F � 10 ���
5/11(�) 11:00-13:00� � 1 � EDA �������� �������� 69 ���
5/11(�)-5/12(�)� � 11:00-17:00� � 1 � SystemVerilog-WG� NTT
5/18(�) 13:00-17:00� � 2 � SystemC-WG� JEITA� 315 ���
6/15(�) 13:00-17:00� � 3 � SystemC-WG� JEITA� 315 ���
7/ 5(�) 11:00-13:00� � 2 � EDA �������� �������� 69 ���
7/20(�) 13:00-17:00� � 4 � SystemC-WG� JEITA� 310 ���
8/24(�) 11:00-13:00� � 3 � EDA �������� �������� 69 ���
9/14(�) 14:00-17:00� � 5 � SystemC-WG� JEITA� 311 ���
10/11(�) 17:30-19:30� � 1 � PowerFormat �� WG� ���������������� ���
10/12(�) 11:00-13:30� � 4 � EDA �������� �������� 69 ���
10/19(�) 13:00-17:00� � 6 � SystemC-WG� JEITA� ����� � 1 ���
11/ 7(�) 13:30-17:00� � 2 � Power Format �� WG JEITA� 313 ���
11/12(�) 13:30-17:00� � 2 � SystemVerilog-WG� ������� �������
11/16(�)-11/17(�)� � � 7 � SystemC-WG(����) ��������� �����
11/29(�) 13:30-17:00� � 3 � PowerFormat �� WG� ����������� 500 ���
12/19(�) 14:00-17:30� � 4 � PowerFormat �� WG� ������� ����12/21(�) 13:00-17:00� � 8 � SystemC-WG ���� 2 �� ���
1/17(�) 11:00-17:00� � 5 � PowerFormat �� WG� JEITA ����� � 2 ���
1/18(�) 13:00-17:00� � 9 � SystemC-WG� TKP ���� � 3 ���
2/ 1(�) 11:00-13:00� � 5 � EDA �������� �������� 69 ���
2/15(�) 13:00-17:00� � 10 � SystemC-WG JEITA� 503 ���
2/28(�) 14:00-17:00� � 6 � PowerFormat �� WG� JEITA� 501 ���
2/29(�) 13:00-17:00� � 3 � SystemVerilog-WG� ��� ����������
3/21(�) 13:00-17:00� � 11 � SystemC-WG JEITA� 503 ��

�
�
�
�
�
�

－15－

�
2007 � 4 �
5�
6�
7�
8�
9�
10 �
11 �
12 �
2008 � 1 �2�
3��2007 � 4 �
5�
6�
7�
8�
9�
10 �
11 �
12 �
2008 � 1 �2�
3��2007 � 4 �
5�
6�
7�
8�
9�
10 �
11 �
12 �
2008 � 1 �2�
3��������� WG ��
5/25(�) 13:00-17:00� � 1 ��������� WG� �������� 3 �����
6/21(�) 12:00-17:00� � 2 ��������� WG� JEITA� 306 ���
7/27(�) 12:00-17:00� � 3 ��������� WG� JEITA ����� � 1 ���
8/24(�) 12:00-17:00� � 4 ��������� WG� ������� ������� 2 �
9/28(�) 11:00-17:00� � 5 ��������� WG� JEITA ����� � 1 ���
10/26(�) 11:00-17:00� � 6 ��������� WG� JEITA� 306 ���
11/30(�)-12/1(�)� � � 7 ��������� WG� ��������� ������
12/20(�) 11:00-17:00� � 8 ��������� WG� JEITA� 313 ���
1/17(�) 13:00-17:00� � 9 ��������� WG� JEITA ����� � 1 ���
2/22(�) 13:00-17:00� � 10 ��������� WG JEITA� 503 ���
3/21(�) 9:00-12:30�15:15-17:15 � 11 ��������� WG� JEITA� 405�502 ���
3/21(�) 13:00-15:00� �������� WG/������ JEITA� 506 ���

EDS Fair �������
4/11(�) 15:00-17:00� � 2 ������� ���������������
5/11(�) 15:00-17:00� � 3 ������� JESA ���
6/14(�) 15:00-17:00� � 4 ������� JESA ���
7/20(�) 14:00-17:00� � 5 ������� JESA ���
8/ 9(�) 14:00-17:00� � 6 ������� JESA ���
9/13(�) 14:00-17:00� � 7 ������� JESA ���
10/11(�) 14:00-17:00� � 8 ������� JESA ���
11/ 8(�) 14:00-17:00� � 9 ������� JESA ���
12/13(�) 14:00-17:00� � 10 ������ JESA ���� 17:30����
1/10(�) 14:00-17:00� � 11 ������ JESA ���
2/29(�) 14:00-17:00� � 12 ������ ������������� ������ A����

9/3(�)-9/7(�)� IEC/TC93����� NIST(Gaithersburg, MD,US)
10/12(�)� IEEE P.1801 WG ����� ��������� 69 ���

1/23(�)� Si2 ����� �������
1/24(�)� IEEE-DASC ����� �������� 202 ���
1/23(�)� IEC/TC93 JPN NC Extraordinary Meeting �������� 202 ���
2/19(�)- 2/21(�)� IEC/TC93/WG2 �� ����2/19(�)- 2/21(�)� IEEE-DASC ���� ����－16－

２．各技術委員会の活動報告

2.1
2.1.1

�����������������(Nano Scale Physical Design Working Group)��������������������������������������������
�������������������������������������������
�������������������������������������������
��������������������������������
������������������������������������������
����������������������������������������
����(45 �����)�����������������LSI ������������
�����

�

����������������������������������������
�������������

�

LSI �����������������������������������

�����������������������������������������
��������

2.1.2

����

2007 � 5 ��������������������������������������
�����������������������������������

��������������������������������������

�������������������������������������������
�����������
(1)Vth ��������������������
65nm CMOS �����������������������������������
�������������������������������������������
�������������������������������������������
����������������������������������� PMOS ������� NMOS ������������ Vm �����������������������
������������� Vm ����������������������������
���������������������������������

－17－

(2)���������������������������
������������������������������������������
�������������������������������������������
�������������������������������������������
����������������������������
������������������������������������������
�������������������������������������������
��������������������������������������
�����������JEITA �������

��������������������������

��������������������������������������������
�������
[1] �Vth ���������������������, �����������������,2008 � 4 �.

[2] �����������������������������, ������������
�����, 2008 � 4 �.

2.1.3

�������

����������� Si2�http://www.si2.org/���EDA �������OpenAccess��
RTL�Register Transfer Level��� GDSII �����������������������
� Common Power Format�CPF�����������������������OVI�Open
Verilog International � � VI � VHDL International � � � � � � � � � � Accellera
�http://www.accllera.org/���SystemVerilog ������Verilog-HDL ���������
���������������� Unified Power Format�UPF�������������
������������� MIRAI(Millennium Research for Advanced Information Technology)��������ASRC������������������ASET������� �����
��������Selete����� ���������������������������
�������������������������������������������
����������45nm �������� LSI ��������������������� � � � � � � � � � � � � � � � � � � � � � � � � � � � � � � � � � STARC
�http://www.starc.or.jp/����SoC ����������(��� 2)��������

－18－

2.1.4������� � �� � � ���� VLSI(�)� � �� � � �(�)���������� � �� � � �NEC ��������(�)

� � �

� � �

�����(�)� � �� � � �(�)�������������

� � �

� �

� �

���(�)� � �� � � �(�)���� � �� � � �(�)���������� � �� � � �������� � �� � � �

����

�

－19－

2.2� EDA �������
2.2.1� EDA �������
(1)� �����������JEITA/EDA ���������������1990 �� EIAJ/EDIF ����������
����� EDA ����������������������������������
������������������������������������������
������������������������������������������
�����������
�����������������������������������������
�������������������������������2000 � 11 ������
��������
������� EDA ������ IEC(International Electrotechnical Commission)�
IEEE(The Institute of Electrical and Electronics Engineers)������������IEC������������������� TC(Technical Committee)93�IEEE ������
�������� DASC(Design Automation Standards Committee)���� SA(Standards
Association)����
����� IEEE ��������� IEC ��������������
2003 ������ IEEE � DASC/SA �������������
������ IEC � IEEE�������������(Dual Logo)�
���� IEC ������������������TC ���������������
����� JEITA ����������TC93 ���������������������
����(WG2)�������������������
������ IEC/��93/��2 ��������������������� 2002 ���������-1 ���������EDA ����������� IEC/��93/��2 ����������������������������
2003 �����SystemC ��� SystemVerilog �������������������
��������������������������CPF(Common Power Format)�
UPF(Unified Fower Format)���� Power Format ������������������
����������������SystemC ���������������������
����������������SystemVerilog � IEEE1364(VerilogHDL)�������
��������CPF/UPF � Power Format �������� LSI �����������
������������������������������������������
������������������������������������������
����������������

－20－

�

�
���� EDA ��������������������� EDA ����������� 2002 ��������������������
������� EDA ����������������� ��������������� ����������������������������� ���������������������������� ��������������������������
����������������/������(TC93/WG2)WG ��������
�� �����������

�
�
�
�

－21－

(2)� 2008 ��������������2008 � 3 ��� �����
��

��� �

����(�)������ ��

������(�)��� � � � � ��� ��

����

��

��� �

���(�)����� ��(�)���������

����� ��

NEC ��������(�)����� ��

����(�)

��

�� ��

��

��� ��

���(�)����� ���������(�)

��

��� �

�����(�)

����

��� �

NEC ����������(�)� � � (�)��

�TC93/WG2 ������
����

��� �

(�)������������
�TC93/WG2� Member��������� �

���(�)
�SystemC WG ���TC93/WG2� Member�������� ��(�)��
�SystemC WG ��������� � � ��� ���������(�)�SystemVerilog WG �� TC93/WG2� Member�������� ��

�������(�)�SystemVerilog WG ����������� ��

�������������������
�SystemVerilog WG ����

����

��� �

���(�)�Power Format �� WG ���������� ��

���(�)
��������� WG ���������� ��(�)������
�TC93/WG2� Member�

����

�����

���������������(�)�TC93/WG2� Member������ ����������� ��

�����TC93� ������

－22－

(3)� 2007 ����EDA�������������5�����������SystemC����������
SystemVerilog����������Power Format��������������������
���������������SysyemC/SystemVerilog������������2005�
��SystemC�SystemVerilog�IEEE������������������������
����������������������������SystemC�����������
TLM2.0����������SystemVerilog�����������IEEE1364(VerilogHDL)�IEEE1800 (SystemVerilog)����������������������������
��������������������Power Format�������������CPF
�UPF����Power Format����������������������������
�����������
���SystemC �����������2008 � 1 ����������������� 2008��������������������������Power Format �� WG �����
���������������
2008 � 9 �� IEC/TC93 ��������������������� TC93 �����
�����������WG2 ����������������������������
� 3 �������
���� 2.2.3 � IEC/TC93 �(5)����
���������������������
Low Power Format ����UPF ����������� IEEE.P1801 ����� CPF ����������� Si2(Silicon Integration Initiative)����Power Format �����
������������������������������������
������ Accellera � OSCI ��������� Si2 ���2008 � 1 ���������
�������� 2008 ��������������������, UPF, CPF ������
����������������������� IEEE DASC ���2008 � 1 ��
EDSFair2008����� 2 �� DVcon ���������������
2.2.2� IEEE/DASC(������������������
�IEEE-SA(1)� �����
� IEEE ��������������������������������������
����������������������������DASC�SA � IEEE �������������������������������������������� ���������������(HDL: Hardware Description Language)� VHDL �
Verilog HDL ������������������������������������
������������������������� �����������������
��Analog Mixed Signal������������������������������

－23－����2005 ��� SystemC � SystemVerilog �������������������
�������������������
(2)� JEITA/EDA-TC ����� ����� EDA �������� IEEE/DASC ������������ WG �����
������������������
2004 � 12 ��� IEEE-SA ������������
IEEE ���������������������������������������
�������������� EDSFair2008 ����� IEEE DASC ����������
�
��2008�1.24�
�������� DASC� ��� Berman �(08 ��� IEC/TC93 �������)����
��� Bailey �(IEEE.P1801 WG Chair ���)�Accellera� Vice� Chair � Denis ���������EDA �����������������������������������
�������������������������������������������EDA ��������������������� IEEE.P1801 �����Si2 ���CPF(Common Power� Format)���������������������������
��������Berman ���� DASC ��� WG ���������Denis ����Accellera ��������������
(3)� �������������
��������DASC/SA ���������������������������������IEC ���������������
(1) VHDL (Std-1076)� � � � � � � � � � � � � � � � � � � � � � � � �(2) VHDL Analog Extensions (Std-1076.1)(3) VHDL Math Package (Std-1076.2)(4) VHDL Synthesis Package (Std-1076.3)(5) VHDL Timing (VITAL) (Std-1076.4)(6) Verilog HDL (Std-1364)(7) MVL-9 (Std-1164)(8) Waveform and Vector Exchange (WAVES) (Std-1029.1)(9) The RTL Synthesis Interoperability Standard (Std-1076.6)(10) The Delay and Power Calculation Standard (Std-1481)(11) The Open Model Fundations Standard (Std-1499)(12) SystemVerilog (Std 1800-2005)(13) Verilog (Std 1364-2005)－24－

(14) SystemC 2.1 (Std 1666)
������
2008 � 3 ���� DASC ��� SA ������ Working Group � Study Group �������� P1801 WG ������� Power Format ����� WG ����
�

�
�
�
�
�
�
�
�
�
�
�

�
�
�

P1076 Standard VHDL Language Reference Manual (VASG)
o VHDL-200x: the next revisiono Issues Screening and Analysis Committee (ISAC)
o VHDL Programming Language Interface Task Force (VHPI)
P1076.1 Standard VHDL Analog and Mixed-Signal Extensions (VHDL-AMS)
P1076.1.1 Standard VHDL Analog and Mixed-Signal Extensions - Packages for � �Multiple Energy Domain Support (StdPkgs)
P1076.4 Standard VITAL ASIC (Application Specific Integrated Circuit) ModelingSpecification (VITAL)
P1076.6 Standard for VHDL Register Transfer Level (RTL) Synthesis (SIWG)
P1364.1 Standard for Verilog Register Transfer Level Synthesis (VLOG-Synth)P1481 Standard for Integrated Circuit (IC) Open Library Architecture (OLA)(IEEE1481R)
P1499 Standard Interface for Hardware Description Models of Electronic
Components (OMF)
P1603 Standard for an Advanced Library Format (ALF) Describing Integrated
Circuit (IC) Technology, Cells, and Blocks (ALF)
P1647 Standard for the Functional Verification Language 'e' (eWG)
P1666 Standard System C Language Reference Manual (systemc)
SystemVerilog Working Groupo P1800 SystemVerilog: Unified Hardware Design, Specification andVerification Language (SV-IEEE1800) [cosponsored with IEEE-SA CAG]
o P1364 Standard for Verilog Hardware Description Language (IEEEVerilog)
P1850 Standard for PSL: Property Specification Language (IEEE-1850)
P1685 SPIRIT XML Standard for IP Description (IEEE-1685)
P1801 Standard for the Design & Verification of Low Power ICs

2.2.3� IEC/TC93 (���������������������)(1)� �����
� IEC � 1906 ��������������������� 100 ��������� 101 ������������������ IEC/TC93 � 1992 ��������TC93 �����
������������������������������������������
�������2002 � 10 ���������2003 � 11 ��2004 � 10 �����Piscataway
�200�� 9 �������������������
��2005 � 9 �����������
������������� NIST(National Institute of Standards and technology)����

－25－

���
(2)� TC93 �������
2008 � 3 ��� IEC � Web ���(www.iec.ch)�����24 ��� TC93 �������
�����IEC ����������P(Participating ) � O(Observer) ���������
P ����� 3 ���O ����� 21 ������P �����������������
���������O ��������������������������������
������������������������������������������
������������������������������������������
���������������������������Victor Berman ��������
�����(���)��������
(3)� TC93 �������������(WG)
TC93 ���� WG/JWG ���������� ���WG2�WG3�WG6���� WG7��������������������������� WG ���������
WG1:��������������� (a)STEP Electrical(ISO ��)� EDA �������
���(b)EDIF � AP-210 ���������(C)�������������������
����
WG2:������������� (a)VHDL �����Verilog HDL ����������
�������(SLDL)��������������(b)IC delay&power calculation system���� ������� ALR ���;IS(����)������ SystemC,SystemVerilog ����
WG3:����������PDX(Product data eXchange)����������������
����������
JWG11:��� XML ���������������
WG5:���������������������������
WG6:����������������������������������������
���� JEITA/ECALS �����������������IBIS �����������
�������������������(MD)��������������������
WG7:������������ATML(Automatic Test Markup Language)����
(4)� TC93 �������������2008 � 3 ��������
� TC93 ������: �� ��(SRI ���������)�� �������

－26－

���: �� ��(����) *��: � �� ���STARC���: �� �(��) *��� ��(JPCA) ��� �(��)��� ��(SML)� WG2:(������������) ��:� �� ����� *����������� �(NEC ����������) *��:� ��� �(���) *��� ���(��) *��� ��(���) *� WG3:(���������)� ��: �� ��(����) *� WG6:(������������)� ��: �� �(������������)� WG�:( �����������)� ��: �� ��(SML)� ��: �� ��(SRI ������������������)*�� EDA �������������
(5)TC93 �������������
2007 ��������
9 ��������������������NIST(National Instituteof Standards and technology)��������
����� P ������������������������O ����������
������������������������������ TC93 ��������
��IEC �������������������������������������
����������
�����TC93 ��������WG1,WG2,WG3,WG5,WG6,WG7,JWG11 � 8 ���������
WG������������� Dennis ��� IEEE� DASC�Accellera�SPIRIT ����������������������������� EDA �������������
���������Power Format ��������������������������
�����
TC93����������WG2���
�IEEE ���������������WG2 �����WG7 �� 4 �����
��������IEEE1666 System C�������������IEEE1364 Verilog-2005�
IEEE1076c VHDL-2007����
�IEC ��������������
���� Power ����������������������������Unified ���������������
�Feeder �� Accellera ������ UCIS�Unified Coverage Interoperability Standard�
��EDA �������������������� � � � � � � � � � � � � � � � � � � � � � � � � � � � � � � � � � � � � � � � � � � � � � � �－27－����TC93 ����������
(����NIST �����������������������������)� � � � � � � � � � � �(6)� IEC ��������
7 ���� 7 �� IEEE �������������IEC �������� FDIS(Final
Draft International Standard)�������EDA ��������TC93/WG2�� 7 ������������������������
Item 1: 1450-1999 Standard Test Interface Language (STIL) for Digital Test Vector Data
Item 2: 1450.1-2005 Standard for Extensions to Standard Test Interface Language (STIL)
for
semiconductor Design Environments
Item 3: 1450.2-2002 Standard for Extensions to Standard Test Interface Language (STIL)
for DC
Level Specification
Item 4: 1500-2005 Standard Testability Method for Embedded Core-based Integrated
Circuits
Item 5: 1641-2004 Standard for Signal and Test Definition
Item 6: 1800-2005 Standard for System Verilog: Unified Hardware Design, Specification
andVerification Language
Item 7: 1850-2005 Standard for Property Specification Language (PSL)－28－

2.2.4� SystemC �����������
(1) ��
����������������� LSI �����VHDL�IEEE 1076�� Verilog-HDL
�IEEE 1364������� JEITA(� EIAJ)��������������������
�������������������������������� 1000 ������
� LSI �������������������������������������
��1990 ������������������������������������
�����������������C++�������� SystemC ����������
��������EDA �����������Open SystemC Initiative�OSCI� ��������������������������������
��������������������� SystemC 2.0 ������������
���� 2001 � 10 ������������ 2003 � 5 �����������
�Language Reference Manual, �� LRM������������ LRM � 2004 � 11
�� OSCI �� IEEE ������IEEE P1666 ������������������
������ OSCI ��������� SystemC 2.1 �������� IEEE P1666 ���������������2005 � 12 �� IEEE Std. 1666-2005 ��� SystemC �����������������
(2) ��
������SystemC � SoC(System on Chip)������������������
����������������������������������������
����������������������������������������
��������������������������������������
�����������2003�10������������������SystemC������������IEEE P1666������SystemC���������������
�����������������������������������������
SystemC������������������������������������
����������SystemC��������������������������
�������������������
(3) �������
2003�10�������������������������
� SystemC �����
�� 2003 ��� OSCI �� 2003 � 5 ��������� LRM ����������
������ 62 ����(�� 46 ������ 2003 ��������������)�IEEE ��� OSCI ������
�� 2004 ��� IEEE P1666 ��������������IEEE �� LRM(Draft)�������43 ������ IEEE ������

－29－

�� 2005 ��� SystemC 2.1 ������ IEEE P1666 � LRM ���������
�������������� IEEE ������2005 � 12 � 5 �� IEEE Std.
1666-2005 ��� SystemC ������������������������
������EDA-TC/JEITA ��������������
�� 2006 ��� OSCI ��������� TLM(����������������)2.0 �����������������������������������
��������������� OSCI �����
�� 2007 ��� OSCI ��������� TLM ������������������
�� 11 ��������� TLM 2.0 ��������������������
������ 10 � OSCI ��������� 2008 ����������� IEEE�����������������������������
� SystemC ������ 2003 � 11 �������������������������� SystemC ������������������������������������
�� 2004 ��������������������� SystemC ���������
�� 50 �����������������
�� 2005 ����SystemC 2.1�TLM(����������������)�����
���������������������������������
�� 2006���TLM����������������SystemC���������
2007�����������������������������������
�����������TLM������������������������
����RTL�������������������������������
����������������������������������
�� SystemC��������������������������������
��������������������
������������������
��������������������
�� 2007���SystemC����������������������������
������������������������
� SystemC ������ 2004 ���������� OSCI ������� JEITA EDA ���������
�� SystemC �����������������
�� 2005 � 1 � 27 �� SystemC ��������� 2005 ������������
� 200 ����� 250 ��������������������������
�� 2006 � 1 � 27 �� SystemC ��������� 2006 ������������
�����������(SystemC �����¥1,600�SystemVerilog �����
�¥2,000) �� 200 ���������������������������

－30－��� 172 ������(��� 30%�) ��������� 134 �������
�����
�� 2007 � 1 � 26 �� SystemC ��������� 2007 ������������
��������� 148 �������(��� 14%�) ��������� 13�������������
�� 2008 � 1 � 25 �� SystemC ��������� 2008 ������� TLM ��������������������� 166 �������(��� 12%�) ��������� 1��������������(����������� 4.2.6 ���)�� �������������������������
������� TLM 2.0 ���� 2 �������������������
�����������������������������Q&A ���(��)�������������� 5 ������

����������� TLM ���������������

OSCI � JEITA ����������������������

�� 2003 ��2008 ������������������������������
������������������������� Verilog HDL ������
��������SystemC �������������(���)��������
�������������SystemC ��������������������
���TLM ����������������
(4) ������
������ ����������� ����������� ��

������������

��

NEC ����������

���� ��

��������� ��

������

��� �

����

��� ��

���������������������� ������������ ���

�������

�����������������

���� ��
����� ���

�����������
����
�� 13 ��－31－

2.5.5

SystemVerilog ���������

(1) ��
Verilog HDL(����������)��
����������������������OVI�Open
Verilog International��������������1995 �� IEEE1364 �����������
������� 5 �������������������������IEEE1364-2001 ���������JEITA�� EIAJ�� EDA ����������IEEE1364 ������������
���� Verilog HDL �����������������������������������
������� �������������������� 1000 ������� LSI ����������
������������ 7�8 ���������������������6 ��� LSI ������
��������������������������(Collett International)���������
�������������������������������2000 ������������
����������������������������������������
� SystemVerilog ��Verilog HDL � ������������� ������ �������
������������ Verilog HDL ����������������������������
�������������������������������������������
Accellera � SystemVerilog �������SystemVerilog V3.1a ������������IEEE �����������2005 �� IEEE1800 ����������
2008 ����Verilog HDL � IEEE1364 ��SystemVerilog � IEEE1800 �����������
������������
������������
����������������������
(2) ��
� SystemVerilog �������������������������������������
���������������������������������������������
���������������������������� SystemVerilog ����������
������������������SystemVerilog ��������������������
��� SystemVerilog �������������������
(3) �����
�������
03 � 10 ���SystemVerilog �������������������������������
�SystemVerilog ��������������07 �� 4 ���SystemVerilog ����������
�������������

－32－�������������������(03�07 ��)
04 � 3 �� 07 � 2 ��������������� DVCon(Design & Verification Conference)�
��������������������������
��������������� IEEE ��������������������������
���������������� IEEE ������ IEEE-SA�IEEE P1800 ��������
����05 ����������������������
�IEEE1800-2005�IEEEp1800-2008 ������� Issue List ���(03�07 ��)
IEEE1800-2005 ��������04 � 8 ��������� 32 �� Issue List ���� Accellera
� IEEE ����IEEEp1800-2008 ��������07 � 5 ����� 35 �� Issue List � IEEE������

�SystemVerilog/SystemC �������(05�06 ��)
SystemVerilog ���������������� EDA �������������������
���������������������������������������������
��������SystemC �������������SystemC � SystemVerilog �������
��������������������������EDA ������������������ � � � � � � � � � � � � � � � � � � � 2006 � � � � � � � � � � � � ��SyetemC/SystemVerilog ����������������

�SystemVerilog �����������(04�06 ��)
05 ��06 ��07 �� 1 ���EDS ����������������������������
����������SystemVerilog ����������� 3 ��������
����������Accellera�IEEE p1800-WG ����������������������
SystemVerilog ������������������SystemVerilog �������������
���������
(4) �������
IEEE ���2005 �� IEEE1800 ���������� 2006 � 6 �� 1800PAR(Project
Authorization Request)�����������������������������IEEE
Std.1364(Verilog HDL)� IEEE Std. 1800(SystemVerilog)� Std. 1800 �������������
SystemVerilog ����������� EDA ���������2 ��������������
���������������������������������������AMS ���
��SystemC � VHDL ����������������������������������
�������������������������

－33－

2008 � 5 �� � ������������
2008 � 8 � � ��(5) 07 ���������
�07 � 5 �� IEEEp1800/Draft3��� 1162 ���)������ � � � � 35 �������� Issue List �������IEEEp1800-WG ���
�07 � 11 �� Issue List 35 ����������CLOSE Issue ������� � � � � OPEN Issue ������ IEEEp1800-WG ��������
�CLOSE 25 �� ����� CLOSE issue : 3 ������ CLOSE Editorial issue : 22 �����������
�OPEN 10 �� � � � � � � � � � � ���� OPEN issue : 8 �� � � � � � � � � � � � � 7 �������IEEE ����������������
����������� 1 ���IEEE ������������� � � � � � � ���� OPEN Editorial issue : 2 �� � � � � � � � � IEEE �����������
�08 � 2 �� �� OPEN 10 ����������CLOSE Issue ������
OPEN Issue ������ IEEEp1800-WG ��������� � � � � �CLOSE 5 �� � � � � � � � ����� CLOSE ���� � � � � �OPEN 5 �� � � � � � � ���� OPEN issue : 3 �� � � � � � � � � IEEE �������������������� � � � � � � ���� OPEN� Editorial issue : 2 �� � � � � � � � � IEEE �����������
����������� IEEEp1800 ����� Issue List(35 �����������)��SVTG-1� IEEEp1800-2008 Issue List������������
�

－34－

�
(6) ������ � ��� �� ����������� � ��� �� �� ���������� � ��� �� �� ����������������� �� �� ��������������������� ��� �� �� �

�����

� ��

�� �� �� �

���

� ��

�� �� �� ������������������ ������ �� ��������� ���� � � �� �������������������� ���� �� �� �����������

���� �� �� �

���

� �

�

－35－

2.2.6 PowerFormat ��������
(1) ��
���System-LSI ����������������������������� �����
��������������������������������������������
������� LSI ����������������������� ������������
��������������������������������������������
�������������
�����LSI ���������������������������������� Vth������������������ VDD�����������������������
����������������������������
�������������������������������������������
�������������������������������������� ������
���������������������������������������������
������������������������������� �������������
��������������������������������������������
��������
2006 � 6 ��CADENCE �� ������������EDA ������� PFI(PowerForward Initiative) ������������� VDD,�������������������
CPF(Common Power Format)������� ���SYNOPSYS � MENTOR ��������
��Accellera � UPF(Unified Power Format) ����������������������
����
���CPF � Si2 �� Rev 1.0 ������CADENCE ����������������
2007 ���������������� UPF � Accellera �� Rev 1.0 ��������IEEE������ IEEE-P1801 �������������� 2007 ���������������
�������������������
�������������������������������������������
�������� PF����������������������������������
����������������������������
(2) ��� ��������������������� EDA ������������� LSI ������������������PF ��������������������� �������
������ CPF,� ��������� UPF �����������������������
������������������������PF ��������������������������������� CPF/UPF ���－36－���������Si2, Accellera �����������������������������
������ ����� CPU/UPF ����������������������������
�������������������������������������������
�������������������������������������������
�������������������������������������������
���������������� ���2008 ��������� IEEE P1801 �����������(3) ����
������������� PF ������(07 �� ��)
07 � 10 �� CPF/UPF �����������������������������
��������������������������������������������
���������������
�DFT�
�LowPower ���� ��������������
������
������
�������
�P&R�����������������������������������������
������� CPF,UPF ��������� �����������������������
���������������� ����������������������������������������CPF �� Power Switch � ON ���������� UPF �� Always On Buffer ���������
������������

�������������������������������
2007 � 10 � 11 � ���������� ����������
2007 � 11 � 7 ����������� ���������� �����������

2007 � 11 � 29 � ���������� ���������
2007 � 12 � 19 � ���������� ���������
������������������
2008 � 1 � 17 ����������� �����������
������������������

2008 � 1 � 23 �� �
2008 � 1 � 24 �� �
2008 � 2 � 28 �

Si2 ������� � Si2 ��������
� JEITA PF ������ ��������������������
IEEE/DASC ������� IEEE/DASC ��������
� JEITA PF ������ ��������������������
���������� ��������� 2008 ���������

－37－� � (4) �������
IEEE ���2008 � 3 ��� 1801 (UPF)��� Draft �������������������
���2008 ���������������
(5) 4.3 ����������� PFWG-1� PowerFormat ���(6) �����
� � �

� � �

� � �

� �

� � �

� � � ��������� � � ������������ �� � � �������� � �� � � ����������� � �� � � �

����

� � �

� � �

���

�� � �� � � �IEC/TC93 ������ ������

����

� � �

IEC/TC93/WG2 ������ (NEC �����������)

� �

�

�

� �

�

�

����
���

�

－38－

３．各種イベント(主催／協賛)報告

3.1 Electronic Design and Solution Fair 2008 (EDSFair2008)���� �����������JEITA� �����������2008 � 1 � 24 �����25 ����� 2 ������������������������������������������
������Electronic Design and Solution Fair 2008 (��:EDSFair2008 )�������

��������������������������� ������������������������
���������������������
�������������� �������� �������������������� �������
��������������������������� ����� �����������������
�����������������������������
������������������������ �����������������������
������������������������������
������������������� ��� � ��� ������������ ��� �������
������������������������������������������ ��� �����
������������������� ��� ��������������������������
���������������������������������������������������
�������� ��������������������������������������� ����������������
����������������������������������������������
�������� ������������������������������������������
�����������������������������������������������
��������������������������������������������������
����������������������������������
�
3.1.1 EDSFair2008 ������� ��������� � � � �� ������ � �� ����� � ������� ���������������������������
����������������������������
�������������������������������������������������
���������������������������������������������������
����������������������������������������������������
�������������
���������������������������������
���� ������� �������������� ������� ����� �������� ����� ����� ���� ������ ����－39－�� ������������ ������������ ������ ���� ���������� ���� ��������������� ������� �������� �������������� ���� ������� �� � ����������������������������� ���������� ���� �������������������� ��������� ���� �� ��������
���������������� ������� ���������� ���� ������ � � � � � � � � � � � � � � � � � �������� ������ ��

���� ��

������������

�����

�����

���

������

�����

�����

�����

��������

����

����

����

���������

�����

�����

����

������

����

����

�����

��������

����

����

��

����

����

����

�����

��

������

������

�����������������������������������������
���������������� ���� �����������������������������
�������������������
��������������������������������������������������
���������������
�����������������������������������������������

－40－

3.1.2 ��������
������������������
���� ���������������������������������� �������
�������������������
���� ��������
������������� ������������������������������������������ � � � � � � � � � � � � � ��� � � � � � � � � � � � ������������� � � � � ��� � ���������������������� ������
���� ��������
������������������������� �������
���� ��������
��������������������� �����������������������������
������ ����������� ������� ����������
����� ���������������
����������������
����������������������������� ����������������������������
���������������
������������
���������������������������� ���������
������������������������
��������������
����������
���������������������
��������������������
������ ���������
�

�
�

－41－

3.1.3 ���� � �� ������ � � �� ������������������������������������
������
�������������
��������������������� ������
���������������� ����������
���������� ������
���������������
����� ����������� ����� �����������������������������������������������������
�����������������
������������������������������������������������������
���������� ��������������������������
�

�

－42－

3.1.4 �����
��������

�����������������

���������

������������������������

����������������

��������������������

���������������

�������������������������������� �����������������

�������������

�������������������

����������������������� ������������

��������������������

����������

����������

���������

��������������

���������������� ���������������

��������������

������������

��������������� � ��������������������

����������������������

���������������� �����������

��������������������

������������������

������� � ����������������������� ������� � ����������������

�������������� � ��������

�������������� � ������������������

������������ � ������� �������������

��������� ��������������� � ��� ��������

������������������������ � ������������������

���������������� � ���������������� � ��������������������������������� � ���������������

������� � ��������������������

����������

���������� � � ������������� ��������� � � �������������

����������� � � ���������������������

���������������� � � �����������������������������

���������������� � � ������������������

����������������� � � �������������������� � ������������������ � � �������������� � ���������������� � � ������������������ � ��������� � � ������������������������������������� ������������

�����������

�������������

���� ��������

���������

���������� ���� ���������� �� ��－43－��������

����������������

��������������������

������������ � ���������

����������������

������������ � ������������������������������������

������������

��������������������������

����������

������������������ � � � ������������������������������ � ��������������������������

���������� � ��������������������� � � � �������������������� � � � � �� � ����������� � ������������������ � �������������������� � � � ����������������

����������� � � � ���������������������

������������������

���������������������������������

���������������������

���������������

������������

����������������

����������������

��������������������

��������������������� � �������������������������� ����������������������

������ ��� ������

����������������������

���������

��������

�������������������

������������������

������������������

�

－44－

3.1.5 ��������������� ������������������ ���� �� ��������
�

�����

����

���� ����� ����� ���

���� ����� ����� ���

���� ����� ����� ���

���� ����� ����� ���

���� ����� ����� ���

���� ���� ����� ���

����� ��

����� ��

���

����

���

����

�����

��� ����� ������ ����� ���

�������������� �������� ���� ����� ���� ���

�� ������������������������������������������������
���� ���������������� ��������������������������
�
3.1.6 �������� ����� �� ���������� �������������� �� �����������������
������� �� � ���� ��� ������������
���������� ���
3.1.7 �����������
������������������������������������������������
����������������� ������
����� ������������������������� ������ ������� ��������� ������ ����������������������������������� ������ ����������� ����������� ��������� ���� �������������� ���� ����� ��������� �������� ������ ����������������� ��� ������������� ������ ������������ ������������ ��������� ���� ���������������� ��� ��������� ������ ������������ ������� ������������ ��������������� ��� ��������� ��� ����������������� �－45－����� ���� ��� ������� ������������������������ �������� ������ �������� ������ ������ ��� ������������ �������� ������ �������� �������� ������������������������������� ������ ����������� ����������� ������ ������ �������������� �������� ����� ������ ������ ����� ��������������������������� ������ ��������� �������� ������ ������������������ ���� ������ ������ �������� ������ ������ ������ ������ �������������������� ���������������������� ������ ������� ������� ������ ������������ ����� ������� �������� ����������� ������ �������������������� �������������� ������� ����������� ���������� ��������� ��������������������� ������������ ������ ��������� ������� ������ ������������������������� �������� ������ ������ ������������������� ������ ����� �������� ������ ���������� ��� �������� �������� �������������� ������ ���������������� ��� ������������������� ������ ������� ������������ ������ �

�

－46－

3.1.8 ������������ ����������������� ����������������
�������� ������ ����������� �� �������� �� � ���� � �� ����������������
���� �� � �����������
���� �������
���� �������� ����������������������������������������������������
����������������������������������������������������� �������������������� ��� ����������������������� ������� ��� ��������������������������������������
���������� ������������������ ���������������������������
�����������������������������
�
3.1.9 � 15 � FPGA/PLD Design Conference���� �� � ��� � �� ������� �����
���� �� � �����������
���� ��������������� ��� ���������
����������� ��� ���������
������
����� �� �� ������� �� �� ������� �� �� ������� �� �� ������� �� �� ������� �� �� ������� �� �� ������� �� �� ���������� ����� �� � ��������� ������� ���������� � � � �� ����� �� �������������
����������� � �������� ��� �����������
���� �� ������������������������ ������������������������
�������� ���������������������������������������������
������� ���� ���������������������� ����������������������
�������������������������������
������������������������ �� ���������� �� ���������������

－47－

������������������������������������������������� ������ ��������������� �������������������������� � � ��������
��������������������������� ��������� �� �� ������ �� �� �������
����������������������� ��� �������������������������
�������������������������������
���������������������� � ����������� � ������ � ����������
������������������������������������� � �� �����
����� ���������������
������������������������������� �� ����������� ������������������� ���������� ��� �� ���� ������ �� ��������������
��������������������������������� ��� ������������������������� �������� ����������
����� ���������������
������������������������� ���� ��� �������������� ��� �����������������
����� �� ��������������
��������� ���� ������������� ��� ����������� ����� ��������������� ���������������� ��������� � �� �����
����� ���������������
���� �������������������������� ��� �� �������������� �������
����� ������������������ ���� ��������������������� ��� �� ������������
��������������������������������� ��� �� ���������������� ������ ���������������� ����� ���� �������������������������� ��� �� ����������
����� ���������������
���� ������������������������� ��� ���������� ���������� ��������� ��������������
�

－48－

3.1.10 ��������
������� �� ���������������������
�����������������������������
��������������������
������������������������������

��������������������������� �������������

��������������

����������������������������� �� � ��������������������� ����������� ���������������������������

��������������������� �� � �������� �������������������������� ����������������� �������������������������� �������������� ��������������������� ��������������������� ��������������������������� �������������� ������������

���������������������� � �������� �� � ����������������� ��������������������������� ������������������������������ ������������ ����������� ����������������������������������� ������������� �������������������������� ��������� � �������� ������
��������� �� � ��������������������������

������������������ �� � �������������������������������

�������������� �� � ����������

��������������� �� � ��������������������������������

����������������� �� � ��������������������������

���������� � ������������ �� � ������������������������������

��������������� �� � �������������

���������� �� � ��������

�������� �� � ����������� ��� ����������������� � ���������������������������������
�

－49－

������������������������������������������������
������������ � �� �� ����������������������������������������
�����������������
�����������������
���������������������������������� �������������������������
�����������������������������
�����������������
��������������������������������������������� �����������������������������������������������
�����������������
�����������������
������������������������������ �������������� ����������� ���� ���������������������
���������������������������������
������������������������������
���������������������������
��������������������������� � �� �� ������������������� �������������� ������ ���������������
���������������������
�������������������
������������������������ ������������� ���� ��������������������������������������
�������� ����������������������������
�������������������������������
�������������������
��������������������� ����������� � ���� �������
�������������������������������
���������������� ������ ������������ ��������� �������������
�������������������
�������������
��������������������� ������������������� �������������������� ����
�������� �
�
�
�
�
�
�
�

�������������� ��������� ������� ������������ ������������� ������� ���������� ���� ��� �����
�����������������
�������������������������
����������������
�������������������������������������� �������������������������������� �������
����������������
��������������� ���� ������� ��� �������� ������������ ���������������
��������������������������
���������������������
�����������������������������������������������������
������������������������������ ����������� ���������������� ����������� ���� ���������
���������������������
������������������
���������������������
��������������������������������������������
����������� ����������� ��� ����������� ������������ ����������������������
�������������� ������������ ����� ����������� ����������������������� ���������������������������������
����������������������������������
�����������������
���������������������������������������������� ������������������
����� � � �� ������ �������������������� ������������������
������������������������������������������������

－50－

3.1.11 ��������������
���������������������������������������������������
����������������������������
��������������������� ����������������������������������
��������������������������������
���������� � ���������� ��������������� ����� ���������� ������� ������������������������������ ������� �������
�����������������������������������������������������
����������������������������������������������������
������������������������������������������������������
�������� ������������ ��������������������������������������������
�����������������������������������������������������
�������
���������������������������������������������� � �� ���������� ��� �������������� ����� �������� ����������������������� ����� ��� ����������������������
�����������������������������������������������������
�������������������������������������������������
������������������������������������� ���������������
��������������������������������������������������� ������������������������������������������������������
����������������
��������������������������� �����������������������
����������������������������������������������������
��������������� ���������������������������������� ��� ����������������������������������������������������
�����������������������������������������������
������������������������ � � ��� ���� � ���������������� � ���������������������� ����� �����������������
������������ ����������������������������������������������
��������������������������������������������������

－51－����������������������������������������������������
�������������� �����������������������������������������
�����������������������
���������������������������������������������������
����������������������������������������������������
������������������������
����������������������
����� ����������������������������������������������
����������������������� ���� �����������������������
������������

����������������������������������������������������
�������������������

�������������������������� �������������������������������������
���� ���������������

���� ������������������������������������������������
������������ ����������������������������������

�
�

� �
�

－52－

�

3.1.12 �������� ��������� � �����
���������������������������������������������������
������������� � �� �����
���� ����������������
������������� ����� �� ���������
���� ���� �� �������������������
���������������� ������������������������������������������������������
���������������� ��������������������������������������������������������
������������� �������������������������������������������������������������������������
�������������� ���������������������������������������������������������������� ��� �� ����������������� ��������������� ��� ��� ���� �� ���� �� �������� ��� ��������������� ��� �������� ��������������������������
�������������������������������������������� �����
��������������������������
�������������� ����� �� ���������
���� �� ��� �������������������������������� ������������ ��������������������� ��������������������������������
������������������� ���������������������������������������������
���������������� ��������������������������������������������������������������������
���������������� ������������������������������������������������������������ �� �� ���� ���������� ���������������� �� �� ������ �������� ������������� ��� ��� ��� �� ��� �����
����� ��� ��������������������������������������������������
���������������������������������������������������� � �� �����
���������������������
������������ ����� ���������������������������������������� �� ���� ������������������� ������������� ��� �� ������� ������������� ���������� �� �� ���� ���������� ���� ��� ������ ����������������

－53－

��� ��� ��� ��� ������������� ������� �������� ��������� ��� �������
����� ��� �������������������������������������������������
���� � �������������������������������������������
�������������� ����� �������������� �������� � ����������� � �� �� ������������� �����������
������ ��� ���� �� ������������� �������������� ��� ��� ��� �� ��������������� ��������������
����� ��� ������������������ ���������������������������������������� ���������������������������������� ��� ������������
��������������
������������� ����� ���������������������������� �������������������� ��� ��� �������� ����������� ���������������
������ ��� ��� �� ������ ������������������ ��� ��� �� �� ��������������� ������������������
����� ��� ���������������������� �� ��������� ���������������������
�������������������������������������������������
������������������� ����������������������
�
3.1.13 ������
���� ������� � �� �����

���������� � �� �����

����������� � � � � � � � � ����������

���������
����

����

����

�� ��

���� ��

����� ������� �������� ������ ��

����� ������� �������� ������ ��

����� ������� �������� ������ ��

����� ������� �������� ������ ��

����� ������� �������� ���

－54－

3.1.14 ���������������� ����������������������������������

�
�

－55－

�

－56－

�

－57－

－58－

－59－

3.1.15 ���������� ����������������������
��� 169 ������ 51 ������������� �������������������� ������������������

－60－

－61－

3.1.16 ���� ����������� ������ ��������������������������������������
����������������� ������������������ ��������������������
������������������������� �������������������������
��������������� ��������������������������������������������������
���������������������������� ������������������ ��� �������������� ���� � ������������
��������������������������������������������������
�������������������������
�� ������������ ��������������������������������������
��������������������������������������������������
�������������������������������������������������������� ��� ������� �������������������������������������������
������� �������������������������������������������������
������� ��� ����������������������������������������������
������������

－62－

3.2� ��������������� 2008
3.2.1� ������� EDA ����������������������������EDA ������������“��������������� 2008”��EDSFair2008 �����
2008 � 1 � 25 �������EDA �������������������������������������
��������1990 ��� 1994 ����� EDA �����������������
�����������“EDA ��������”� 4 ����������EDA �����������������������������“EDA �����”� 1999 ��
� 2002 ����� 2 �����������2004 �����������������
����������“��������������”��2005 ��� “�������
�������� 2005”��2 �������������“�������������
�� 2005”���1 ��� SystemVerilog ���������� SystemC ������
�����2 ��� SoC �������������������������� 2 �������LSI����������������������������������� ��� �� �� 2006 � ���“� �� �� ��� �� ��� �� 2006”� � ��
“SystemVerilog ���������”�“SystemC ���������”� 2 ������
����������������������������������������
������“��������������� 2007”����“SystemVerilog �����
����”�“SystemC ���������”� 2 �������65nm ��������
���������������������������������������
�������������������� 2 �� 3 �����������
�������“��������������� 2008”����“SystemC �����
����”�“Power Format �����”� 2 �����������“SystemC ���������”������ SystemC ������������������������
���������� TLM2.0 ���������JEITA SystemC ����������� TLM2.0 ���������������������������������“PowerFormat �����”������� LSI ����������������������
����������������������������� Power Format ������������ Accellera Organization, Inc.�Si2(Silicon Initiative, Inc.������
���������������������JEITA Power Format ���������
���� Power Format ��������������������

－63－

3.2.2� ��������������� 2008 ��� ����
1 � 25 �(�)10:00�12:00 � � SystemC ��������� 2008
12:45�17:15 � � Power Format ������ ����
������� ��������� ���������
����

����

SystemC ��������� 2008

2,100 �2,625 �Power Format �����

3,150 �4,200 �� ��
200 �/������ � ����� ���������� EDA �������� � �Accellera Organization, Inc.
OSCI(Open SystemC Initiative)
Si2(Silicon Initiative, Inc.)� � �������������
http://www.edsfair.com/conference/systemdesign.html
� ���������
���������������JEITA�EDA ��������������� EDA
����������������������������������������
������
�SystemC ��������� 2008������������������
����� LSI ����������������������������PowerFormat ����������������
SystemC ��������� 2008 ���OSCI(Open SystemC Initiative)������
�� SystemC ����������������������������������
TLM2.0 ���������JEITA SystemC ��������������� TLM2.0 ������������������������������������������
���� LSI �����������������������������
Power Format ���Unified Power Format�UPF�� Common Power Format (CPF)－64－����������������������������������������
������Power Format ���������������������STARC)���
�������������������������������UPF�Accellera
Organization, Inc.�CPF:Si2(Silicon Initiative, Inc.)�����������������
��������������������������UPF � CPF ���������
����������������������������������������
������������
� SystemC ��������� 2008 (1 � 25 � 10:00�12:00)
������ � � JEITA SystemC ���������� �� [���]SystemC ��2005 � 12 �� IEEE �����SystemC ��� IEEE 1666-2005���������OSCI SystemC2.2 � TLM2.0 ����������������
�������������������� C �����������������
��������������������������������������
���������������1) OSCI ��� SystemC ������� TLM2.0 ��������2) JEITA SystemC ������������� SystemC ����TLM2.0 ������������3) SystemC ������������������

OSCI �������Patric Sheridan � (OSCI)�

TLM2.0 ��������Thorsten Grötker � (OSCI)�

TLM2.0 ���������SystemC �����������

TLM ������������������ �� � [���]� Power Format ����� (1 � 25 � 12:45�17:15)
����������������� �� �
JEITA ����������������������������
[������]�������� LSI ��������� ���������������� �� � [STARC ���� ��� 1 ��]������� LSI ����������������������������
��������������������������������������
��������������������������������������
��������������������������������������
��������������������������������������
�����������������������������������

－65－

�

Unified Power Format�UPF�������������
��/Introduction�Dennis Brophy � �Accellera, Vice-Chair�������������� LSI ����������������������
������������������� EDA �����������������
��������������������������������������
��������������������������������������
��������������������������������������
������������
UPF ��DAC 2006 ��������������RTL �� GDSII ������
������������ Power Format ����������Accellera�����
��� 2007 � 2 �������������������������������
����������UPF �����������
����������UPF �������������������������
���������������������������������
�Architecting a low power design with UPF�Tom Chau � �Synopsys, Sr. Director CAE��

Functional verification of a low power design:
Stephen Bailey � [Mentor Graphics, Product Marketing Manager]�Synthesizing and implementing the low power design :Arvind Narayanan � �Magma Design Automation, Product Director�����UPF Experience & Conclusion:
Dennis Brophy � �Accellera, Vice-Chair��Common Power Format�CPF������
��/Introduction� Jake Buurma � �Si2, VP�
CPF ��Cadence ��������������� Power Forward Initiative ������������ Si2 ������������� Low Power ��������
������������CPF ����������� Si2 Low Power Coalition ����������������������CPF ���������������
�������������������� Low Power �������������
����������������������� CPF �������������
���������� STARC � NEC ����������� CPF �������
������������������� CPF �����������������
�������������

－66－

�

CPF ���� CPF ����� Low Power �������������� �� � ����������������������� ����� ������� �������

��� 1�STARCAD-CEL PRIDE V1.5 ������������ � � � � � � � � � �� �� � �STARC ��� 1 � ��������

�

����65nm/55nm ��������������������������� � � � � �� � � �NEC �������� ��������� ����Power Format �� JEITA �������� � � JEITA EDA ������� �� [����]3.2.3� �������������������������������������������
�����������������
� 1 ��������������� 2008 �����
SystemC ���������

Power Format �����

�����

160

113

�����

12

9

������

172

122

��������

165

117

��������

145

98

����SystemC ���������������� 172 ������� 24 ��������������PowerFormat ������������������������
��������������������� JEITA EDA ��������������
������� ���������
����������������������������

－67－

�

SystemC ��������� 2008
��� SystemC ���������������������� 24 ��� 172 ������������ 150 �������������������� 2 ��� 4����������� OSCI ������������������ OSCI ����� OSCI TLM2.0 �������������������������� TLM2.0�������������

� 1� SystemC ��������� 2008���������������� � �(���)������������� OSCI��� Patrick Sheridan �(������)������� OSCI �������� TLM
��������� TLM2.0 Draft2 ����������������������
������� OSCI TLM2.0 Draft2 �������� OSCI �� Throsten Grotker�������������� OSCI TLM2.0 �����������������
��������������������������������SystemC-WG
����OSCI TLM2.0 ����������������������TLM �����������������������������������������
�����������������SystemC-WG ���� SystemC ������
��������������������������������������
���������������� TLM �����������������OSCI
TLM2.0 Draft2 �������������������������������

－68－����� TLM �����������������������������
TLM �����������������������������������
��������������������������������������
�����
�Power Format �����
����PowerFormat ���������������������������
���������������������122 ����������������
����������
��������������������������

EDA ���������������������������������
����STARC)����������������������������
���

Accellera Organization, Inc ��� Unified Power Format�UPF������
����������������� UPF ������

�

Si2(Silicon Initiative, Inc.)��� Common Power Format�CPF������
����������������� CPF �������

EDA ���������� Power Format �� JEITA ����������
��

��� Power Format �����

－69－

�������������������� �� �� �(������)�� PowerFormat ����������������Power Format ������������
��������������������������������������
���STARC ��� �� ������������� LSI ������������
������������������������������ LSI ������
�������������������������UPF �������Accellera Organization, Inc � Dennis Brophy �������������Dennis Brophy ������������������� Tom
Chau �(Synopsys)�Stephen Bailey �(Mentor Graphics)�Arvind Narayanan �(Magma Design Automation)��UPF ����������� UPF �������
������������ Dennis Brophy ������UPF ����������
��������������������������������������
�������������CPF �������Silicon Initiative, Inc.(Si2)� Jake Buurma � ������������Jake Buurma ��������������������� �� ������������CPF ���� CPF ����� Low Power ������
������������ �� ��STARC���� � ��NEC ���������
��CPF ����������������������������������
��������������������JEITA � EDA ���������� � ������Power Format ��
JEITA ��������������������� Power Format �������
�����������UPF�CPF ����������������������
�������
3.2.4� ��������������������SystemC ��������� 2008 ������
�������� 81��Power Format ������������������� 78������������������������������������������
�����������SystemC ��������� 2008 �������
�������
���������� 79��Power Format ������������� 57������
��������� 93����������������������������
SystemC ��������� 2008 ���� TLM2.0 ���������������
����������������������������������������
������ 23������ 7��������������������������
��
Power Format �������CPF � UPF ��������������������

－70－

����������������������������������������
���������������CPF �����������������������
����������� 82�� UPF ������ 63����������������
����������������������������������������
��������������� CPF ������UPF ���������������
������������������� 33��������������������
����������������������������������������
�������������������EDA �������������������
�����������������������
���������������������������������������
����������������������������������������
����������������������������������������
��������������������������
3.2.5� ��������������� 2008WG ����� � � ����������� � � ������������� � � �NEC ����������� � � ������� � � ���� VLSI�

�

���

����

�

� � � �NEC ����������� � � ��������������������

��� ���

�������

��� ���

�������������������� � � ������� � � �

�����

�����

� �

�����

�����

� � � �

����

� � �

� � � ����������������� � ��� ���

���������������

�

�

－71－

3.3 � ASP-DAC 2008
3.3.1� ����ASP-DAC (Asia and South Pacific Design Automation Conference)��VLSI ������� LSI
�������������������������������������������
ASP-DAC ���������������������������� DAC (Design Automation
Conference)�ICCAD�International Conference on Computer Aided Design����������DATE (Design, Automation and Test in Europe)������������������������
���������������������
ASP-DAC ����������������������������������������
���������� JEITA�������� EIAJ�� EDSF�������� EDAT������
�� 1995 ��������������� JEITA � ASP-DAC �����������������
����������������������������������������������
����������������������������������������� LSI �������������������������������������������������
����������������������������������������������
����������������������������������������������
�������������
3.3.2� �������
ASP-DAC �� 1 ������ 1995 � 8 � 30 ��� 9 � 1 ������������������
���������������������� IFIP�International Federation on Information
Processing�� TC10 WG10.2 ��� WG10.5 ���� CHDL ��� VLSI ������ 2 ��������������������� 2 ��� 1997 � 1 ������������� 1 ������
��������1999 �����������2002 ����������������������
���1999 �������� 2 ����������� 1 �������������������
�����������ASP-DAC 2008�� 13 ������������COEX � 1 � 21 ������ 24 ��������������
3.3.3� ASP-DAC 2008 ���
ASP-DAC 2008 ����� 1 �������������27 ��������� 350 ������
�� 122 �������3 ���������� 4 �������24 ��������������
�������������������������������� ASP-DAC� 2007 ��� 350���������������� 35������������������DAC,� ICCAD,� DATE������������������������ASP-DAC ������������������
�������������������� 2 ���������������� 3 �������� 4 ������������������������������������������� 5 �����
����������������
������������� 6 ��� 2 ���������������������������
����������������������
� 7 ���������� 2 ������������

－72－��������������������
� 1: ASP-DAC 2006�2007�2008 ���
���
��
��

2006 �

2007 �

2008 �

2006 � 1 � 24 ���� 2007 � 1 � 23 ���� 2008 � 1 � 21 ����
�27 ����
�26 ����
�24 ����
��� (��)��� (��)��� (��)�������
�������
COEX

�����

EDSF 2006

EDSF 2007

---

�����

424

408

350

�����
�����

27

30

27

�����
�����

135 (32%)131�32%�

122�35%�

3�

3�

3�
�� 2 ���

�����
����
����

27 ������135 �� 27 ������131 �� 24 ������122 ���������
�������

5 �����

5 �����

4 �����
�� 3 ���

�����
�����

1 �����

1 �����

1 �����

�������

������
�Ph.D ������

�������Student Forum �����������Student Forum��������

������������

�������
�����

6�
6 �� �� 5 ���
5 �� �� 5 ������ 2 ���� 4 �� ��� 2 ���� 4 �� ��� 2 ���� 3 ��
4 �����
����� 2������ 2�

4 ������� 4 �������� 2������ 2�－73－

4 ������� 4 ��������� 2�� 2: ����������

���

Jan M. Rabaey
� University of California,
USA�
The Evolution of SoC Platform According to the New Mobile Ki-Soo Hwang
Paradigm(Core Logic, Korea)
The Future of Semiconductor Industry- A Foundry’s F. C. Tseng
Perspective(TSMC, Taiwan)
A Brand New Wireless Day� 3: ������������
������������
����� 3D: The Tears and Joy of Sowing and Reaping Complex SoC’s���������� 6D: How to Design Cool Chips for Hot Products����� 7D: Concurrent SoC and SiP Designs��������� 2D: Tackling Manufacturability/Variability for 45nm andBelow� 4: �����������������
������������
����� 5D: Are System Level EDA Tools/Methodologies Coming?

���������� 9D: Best Ways to Use Billions of Devices on a Chip����� 4D: New Emerging Application Areas for Future SoC
��������:� 8D: Low Power Chips－74－

� 5�� Tutorial �����
����

��

����

1

��

System-Level Synthesis: Functions, Architectures, and Communications2

��

Cross-Layer Approaches to Designing Reliable Systems Using Unreliable Chips

3��

Latest Advances and Future Opportunities on CAD for FPGAs

4

��

Improvements in 65/45nm Physical Implementation Flow and Methodology

5��On-Chip Network: State-of-the-Art Industrial Solution and Academic Research� 6: ����������������
���������

1A-1: “Variability-Driven Module Selection with Joint Design Time Optimization and Post-Silicon
Tuning”, Feng Wang, Xiaoxia Wu, and Yuan Xie (Pennsylvania State Univ., USA)
9A-1: “An Efficient, Fully Nonlinear, Variability-Aware Non-Morte-Carlo Yield Estimation
Procedure with Applications to SRAM Cells and Ring Oscillators”, Chenjie Gu and Jaijeet
Roychowdhury (Univ. of Minnesota, USA)� 7: ����������������
�����������

Best DesignAward

1D-1: "A 1.2GHz Delayed Clock Generator for High-Speed Microprocessors",
Inhwa Jung, Moo-Young Kim, and Chulwoo Kim (Korea Univ., Korea)

Special FeatureAward

1D-7: "Dynamic Supply Noise Measurement Circuit Composed of Standard
Cells Suitable for In-Site SoC Power Integrity Verification", Yasuhiro
Ogasahara, Masanori Hashimoto, and Takao Onoye (Osaka Univ., Japan)

3.3.4� �������
1997 ��� 2008 ���ASP-DAC ���������������� 1 ��������ASP-DAC
2002 ������������������������ VLSI Design 2002 �����������
1 �������1999 ������������������������ 300�400 ��������
������ASP-DAC �������������������������������
� 8 �������������������������������������������
�����������������2000 ���������10%���������������
�������������������������������������� 92 ����� 129������ 67 ����� 61 ������ 31 ����� 44 ������ 34 ����� 40 �����
� 33 ����� 23 ������������ 34 ����� 40 ����������

－75－�� ��������
�������������������

������

���

��
���

�������

������������
������
�����

���
���
���

��
��

��
��

��
��

��
��

��
��

��
��

��
��

��
��

��
��

��
��

��
��

��

��

�
�

� 8 �������������������
�
1997 1998 1999 2000
��
��
42
51
46
18
���� (33%) (38%) (16%) (29�)
��

155

121

111

144

2001

2002

2003

2004

2005

2006

2007

2008

29
(18�)

24
(9�)

42
36
(18�) (12�)

46
(7%)

51
(12%)

44
(11%)

31
(9%)

161

269

235

692

424

408

350

291

������������������������ 9 ����ASP-DAC 2008 ���ASP-DAC 2004
�2007 ���������� 11 �������������������������������
���������� 1 ������������������� 7 ���������������
������� 2 ����������������������� 8 ���������������
����������������������������

－76－� 9: ���������������
��

����

���

���

���

1

System Level Design

55

18

32.7%

2

Embedded and Real-Time Systems

40

13

32.5%

3

Behavioral/Logic Synthesis and Optimization

34

12

35.3%

4

Validation and Verification for Behavioral/Logic Design

15

4

26.7%

5

Physical Design (Routing)

17

7

41.2%

6

Physical Design (Placement)

21

9

42.9%

7

Timing, Power,
Optimization

50

17

34.0%

8

Interconnect, Device and Circuit Modeling and Simulation

41

15

36.6%

9

Test and Design for Testability

27

10

37.0%

10

Analog, RF and Mixed Signal Design and CAD

16

5

31.3%

11

Leading Edge Design Methodologies

34

12

35.3%

350

122

34.9%

Signal/Power�

Integrity

Analysisand�

3.3.5� ������
ASP-DAC ��������������� 2 �������������������� 10 ������������� 412 ���������685 ����������������������
������������ 18.7%� 77 ������

����������������� �����

������������
������

���
���

�����

���
� ��������������
� 2 ���������

－77－

��
��

��
��

��

��

��
��

��
��

��
��

��
��

��
��

��
��

��
��

��
��

��

�
��

����

� 10: ������������������������������������
�
��

1997

1998

1999

2000

2001

2002

2003

2004

2005

2006

2007

2008

��
(��)

357
(86%)

416
(79%)

32
(21%)

383
(76%)

379
(73%)

N/A

253
(59%)

316
(61%)

55
(11%)

494
(70%)

450
(66%)

450
(66%)

��

416

524

156

507

520

623

429

515

516

708

685

685

3.3.6� �����
ASP-DAC ���������� 11 �������������������������
� 11:� ASP-DAC ��������
�

�����

����

�����

2009 �

����������� 2009 � 1 � 19 �����22 ���� ����� �� �NEC�

2010 �

Taipei����2010 � 1 � 18 �����21 ����－78－

Y.L.Lin �� �National
Tsing Hua Univ.�

４．添付資料�����������������������
�����������������������
������ �� ������������ �� ���������� �� ������������� �� �������� �� ��������� ����� �������� �� ���������������� �� ������������������ �� ��
1

����
����
• ��������������������
• ��������������
• �������������������
• ������������������
• �������������������
• �������������������
• ���

2

－79－

���������������������
���������������������

������������������
�����������������
��������������������
�����������������������
�����������������
�������������������

3������������������
������������������

Atclk

CK1 logic

FF1

Combinational logic FF2

D1 Q1

D2 Q2

CK1

tck1

CK2 logic

CK2

tck1-Q1 tlogic
tck2

tCK1( µ, � ) � tCK2( µ, � ) � tCK1�Q1( µ, � ) � tlogic( µ, � ) � tsetup � �WID � tclk

tCK1(µ, �) � tCK2(µ, �) � tCK1�Q1(µ, �) � tlogic(µ, �) � thold � �WID � 0
4

－80－

20

20

10

10

200

�����������

�

100

�
�

20

�

�

�

����
[fF]

�

[p
s]

60
50

�
�

-20

�

����������

-10

�

����
[fF]

�

20

100

50

[p
s]

60
30

10

3

-20

200

30

-10

0

10

0

3

��[%]

�� [%]

�����������������������
�����������������������

SSTA�������������������������������
– vth�����������������������
– �������������������������������
– ��������������������
– �����������������������������������
5����������������
����������������
�������������{Pi}��������������d������
[1]��������{Pi}����������� {Pi}�����������
��������������nd � d0 � �
i �1

�F
�Pi
�Pi

��

����

�d � d 0
2

�F 2
�F �F
� Pi � 2 �
cov( Pi, Pj )i �1 �Pii � j �Pi �Pjn� d2 � ���������[1]��������(PCA: Principle Components Analysis)���
��{Pi}����{P’i}������������������md � d0 � �
i �1

�F
�Pi '
�Pi '

�d � d 02

�F 2
� Pi' � 0'i �1 �Pim� d2 � ����������������������������������������
6－81－����������������
����������������

���������

���������������������������
– [1]������������������������
– �����������������������������
– �����������������������
7����������������
����������������

��������������������������������
– ������������������������������
– ���������������������������������
�������������������������������
– [2] ��������������������������������
������������
8－82－����������������
����������������
• ���������������������
��������������������
• �����������������������
���������������������
����������������������
������
• ���������������������
�������������������

9����������������
����������������Model
Tr. NMOS

�

Vdd
80%
50%
20%
0

tsl

tsin

input

PMOS

cl

delay

output����

65nm, Typical [7]L=60[nm], W=300[nm]vth=N(0.423, 0.032) [V]
L=60[nm], W=500[nm]vth=N(-0.365,
0.0252) [V]-

vdd

1.0 [V]temp.

25 [�]

cl

3, 10, 30, 50, 100 [fF]

tsin
����

20, 40, 60, 100 , 200 [ps]��������

����

1000�

����

10

－83－

tsin

0.50

62
58

0.35

0.50

0.35

0.50

200[ps]0.50

20[ps]

0.35

0.50

40[ps]

81
75

48.6
86
0.50

60[ps]

tsin

0.35

0.50

145

155

0.50

0.35

0.50

240

0.35

0.50

0.35

0.50

220 250 280

0.50

0.35
113.5

92

0.50

80

0.35

280

0.50

0.35
110 125 140

130

0.50

110

120
0.35

240

0.35

0.35

280

0.50

0.50

78

49.4

37.4
80
70

0.35

0.35

200

0.50

100[ps]

0.50

240

180

0.35

0.50

240

100

0.35

280

0.50

0.35

85
65
0.50

120

140
0.35

240

0.50

100

0.35

0.50

140

0.35

���

280 100

0.50

0.35

75

75
65

0.35

36.6

32.0

24

0.50

85

0.35

140

0.50

30.0

27

50
20
100 130

0.50

0.35

111.5

0.35

30

0.50

34

24.5

36

66

38

25.5

19.
18.8 19.2

13.10 13.30

-10

0.35

200

0.50

60[ps]

0.35

70

140 60

0.35

200

0.35

0.35
0.50
���

200

0.50

40[ps]

0.50

55
40
0.50

200

0.35

0.35

200

0.50

20[ps]

0.50

80

0.35

160

180
150

150

180

100[fF]

0.35

0.50

90 110

80

0.50

210

0.35

100

0.50

90

100

95
80

0.50

210

0.35

0.35

0.35

240

0.50

0.50

110

120

0.35

0.35

55 65 75 85

55

60
50

50[fF]

110

0.50

0.35

25

25

25

0.50

75

0.35

65

30[fF]

0.35

20 40

30
15
0.50

35

28
24
20

0.50

70

0.35

0.35

0.50

100[ps]

0.35

0.50

200[ps]���������: vtn [V]���: ������ [ps]���������: vtn [V]���: ���� [ps]���vth�����������������������������
11����������������������
����������������������

�

����

��

0.35

160

0.50

5

10

0.35

45

0.50

35

0.35

10[fF]

20

18
8 12

14
10

3[fF]

������������������������
������������������������

���

�cl = 3 [fF]
�cl = 10 [fF]
�cl = 30 [fF]
�cl = 50 [fF]
�cl = 100[fF]

�

����
�

��

���

���

���

tsin [ps]�������������������������������
�����������([3]�������)
12

－84－

250

200

0 100

100
20

5 15

30

20[ps]

210

100
60

85

100

180

210

40[ps]

200

60[ps]

tsin

50

80

�

�
� ���
�

60

��

100

100 200
100

140

240

100[ps]������

cl=100fF�

cl=50fF�

cl=30fF�

cl=10fF

�

150
200

���
�

tsin [ps]�

cl=3fF

�

0

160

���

�

350

140

200

160

20

0

150
90 110

0

100
0

150

cl=100fF
cl=50fF
cl=30fF
cl=10fF
cl=3fF

���

100
80

0
130

�
���

0

60

400

80 100

250
0 100
180

50

��

70

200
120

20

0

0

55

0
100

40

300

75

20

0

100
65

0
80

0 100
150

45

200

35

0
55

200

200 400
0

100

250

80

25

400

0
70
400

60

200

250
0 100

200

35

100

250

25

-10

��

0
10

���

250

20

250

10

0

150
300

28

150

24

0
50

50[fF]

180

240

�

200[ps]������������: ���� [ps]

�

��

���

���

���

tsin [ps]���vth����������������������������������
�������

13���������������������������
���������������������������
cl = 100 [fF], tsin = 20 [ps]����������:���� ����

��30[fF]

20

100[fF]150 300

16

300

12

0

10[fF]

8

0

0

100

200
0

3[fF]

�������������������
�������������������

����F �delay
�
��
�Pi
�vtn

�3����

���
�3������������3����

���
���
���

����

���

����

���

����

���

�������
�����������vth��������������������vth����������������������������
14

－85－

�����������������������
�����������������������

250

cl = 100 [fF], tsin = 20 [ps]

0

50

��

150

�� [�]

��:0.364
��:0.673

150
���

���

���
���� [ps]

���

170

190

210

���� [ps]���������������

����������

���������������������������������
15

250

200

30

70

85

80 100130

150 180 210

20[ps]

150 180 210

40[ps]

40

60

80

100

200

60[ps]

tsin

20

50

80

100
60

100

0

100 200

150 300

60

0

160

50

0

0

100
0
400
200

140 100

140

150

350

90 110

0

0

0
100

20
200

55

20

0 100

200
0

0 100

200
250

45

250

250

100

35

-10

250

0

0 100

100

150 300
120

100
70

25

200 400

���

80

5 15

0

���

75

20

100

���

tsin [ps]

55 65

10

0

��

35

0 100

�

80

100[fF]

���

60

0

� cl = 30 [fF]
� cl = 50 [fF]
� cl = 100[fF]

25

0

0

50[fF]

3 [fF]

200 40050

� cl =

��� � cl = 10 [fF]

20

0

0
300

150

30[fF]

20 24 28

�

10

250

16

250

12

0 100

��� [%]

��

150 300

10[fF]

8

200 400

��

0

0

100

200
0

3[fF]

�������������������
�������������������

160

200

240

100[ps]180240200[ps]��������� : ���� [ps]��������������������������������15%
16

－86－

38

100

200

60[ps]

tsin

75

78

81

cl=3fF

�
�

��

���

114.0

�

400

�

150

250

140

��

130

100

100[ps]

���

220

250

�

cl=50fF

cl=30fF�

cl=100fF�

280

200[ps]������������: ������ [ps]���

cl=10fF�0

200 240 280

���tsin [ps]

0

150

����

111.5

200

90

0

0

200 240 280

cl=100fF

0

0
0
84

400

200

40[ps]

49.4

�

110

0

200 240 280

cl=50fF

cl=30fF

�

500

0
400

20[ps]

���

62 66

�

0

200

200 240 280

78

100 120 140

400

0
200
0

400

200
0

400

100 120 14080

cl=10fF

���

48.6

150

300
150

150
0

100
0

400

70

200

85

400

75

200

65

100 120 140

37.5

300

36.5

300

32

200

70 80

30

0

60

30

58

��

36

200

0

0

200

100

250
0 100

27

250

24

250
0
34

200

24.0 25.0 26.0

�

350

19.4

���

100

250
0 100

0 100

18.8

400

13.30

0

50[fF]

cl=3fF
�

��

���

���

���

tsin [ps]���vth����������������������������������
��(�����) �����������(�����)�������������
��������
17

250
100
0

250
0 100
36

38

48.6

49.4

100

400
200

0

0
300

40[ps]

90

60[ps]

tsin

111.5

114.0

0
140

150

250

130

0 100

0

200 240 280

81

150
84

200

200

200 240 280

20[ps]

78

200 400

200
0
110

400

100 120 140

400

100 120 140

400

100 120 140

200 240 280

75

0

0
78

200 40080

070

200 40085

075

200 400

65

500

0

150

150 300

150
0

100
0

37.5

58 62 66
200

34

350

250
0 100
100
0

200
0
300

250

36.5

0

���

32

200

���

24.0 25.0 26.0

050[fF]

���tsin [ps]

30

0

��

30

400

��50%��

� cl = 100[fF]

����
�

27

60 70 80

100[fF]� cl = 10 [fF]
cl = 30 [fF]��� �� cl = 50 [fF]

19.4

200

��� � cl = 3 [fF]

18.8

0

��15%��

30[fF]

24

���

0 200

150

3[fF]

0

10[fF]

0 100

�
���

13.30

250

13.05

��

500

300

���������������������
���������������������

��� [%]

��30[fF]

10[fF]

13.05

100[fF]

250

500
0 200

150
0

3[fF]

300

���������������������
���������������������

200 240 280

100[ps]220 250 280

200[ps]���������: ������ [ps]vtn�����������������������������������
���������������������80%�������������
������������������������������������
18

－87－

250
150

���2.250
���7.270050

50 100�� [�]

���0.518���1.1300�� [�]

200������������������
������������������

200

220

240

260

280

48.6

������ [ps]

49.0

49.4

49.8

������ [ps]��������
�������������������������������

��������
�������������������������������

�����������������������������������
�����������������������������������
19

0.35

•
•
•

0.40

0.45

vtn [V]

0.50

200 220 240 260 280

���� �� [ps]������ [ps]200 220 240 260 280

������������������������
������������������������

-0.40

0.55

-0.35

vtp [V]-0.30

��������������������������������
�����������������
����������������������������
������������������������������������
���������������������������

20

－88－

������ [ps]
0.35

•
•
•
•

0.40

0.45

0.50

vtn [V]58 60 62 64 66

58 60 62 64 66

������ [ps]������������������������
������������������������

0.55

-0.40

-0.35

vtp [V]-0.30

�����������������������������������
��������������������������������������
�������������
����������������������������������������
���������������������������������������������
��������������������������������������

21����������������������
����������������������
������ [ps]48.6 49.0 49.4 49.8

cl = 10 [fF], tsin = 100 [ps]0.10 0.15 0.20 0.25 0.30 0.35���� ������� ������� ��������

����������������������vtn�vtp��������vth�������������������������vth����������
����������������������
22

－89－

0.25

66

38

0.10

0.25

58

62

36
0.25

34

24.5

0.10

0.10

0.25

0.10

0.25

0.25

40[ps]

81
75
0.10

111.5

80

0.25

0.10

0.10

145
0.25

0.10

0.25

tsin

0.25

220 250 280

280

0.10

60[ps]

0.25

155

110 125 140

0.10

240

0.25

0.25

113.5

0.25

86

80
130

0.10

20[ps]

0.10

240

240

0.25

0.10

0.25

110

0.10

200

0.10

0.10

280

100

0.25

280

100

120

120

140

0.25

0.25

78

49.4
48.6
0.25

92

0.10

70

75
65
0.10

140

0.25

240

280

0.10

200

0.25

200

85
75

30[fF]

65

��

0.10

50[fF]

37.4

0.10

200

0.25

85

0.10

100[fF]

36.6

32.0
30.0

27
24

10[fF]

30

0.10

25.5

18.8 19.2 19.

13.10 13.30

3[fF]�����������������������
�����������������������

0.10

0.25

0.10

100[ps]0.25200[ps]���������: �vth [V]���: ������ [ps]������������vth����������������������
���������������������������
23������������������������
������������������������
cl = 10 [fF], tsin = 100 [ps]������ ����������
�3��vth

����

?

����

������
�������

����
�

���

���

���� ���

�������������������������vth���������������
������������������������������������
������vth�������������������
24

－90－

�������������������������
�������������������������

250

cl = 10 [fF], tsin = 100 [ps]

0 50

��

150

�� [�]

��:2.250
��:7.27048.6
��������
48.0

��������

48.5

��������
50.0��������
49.5
49.0
������ [ps]��������

49.0

49.4

49.8

������ [ps]����������

��������������

�����������������������������������
25

tsin

0.50

200[ps]

0.10

0.25

20[ps]

0.25

40[ps]

66

38
0.25

60[ps]

tsin

62
58
81

0.25

75
113.5

0.25

0.10

0.25

145

155

0.25

0.10

0.25

240

0.10

0.10

111.5

86
0.25

0.10

78

49.4
48.6
92

0.25

80

0.10

0.10
110 125 140

110

0.10

0.10

280

0.25

130

0.10

280

0.25

0.25

l2

37.4
36.6

0.25

240

0.10

0.10

ts
0.10

70

75
65

0.25

140

0.10

120
0.25

0.25

80

85

0.25

240

280

0.10

240

0.35

0.10

280 100

0.50

34

24.5

36

25.5

18.8 19.2 19.
32.0
30.0

27
24
85
65

0.25

140

0.10

0.10

0.10

0.25

220 250 280

0.50

0.25

120

0.35

100[ps]

0.10

75

113.5

0.50

220 250 280

280
240

0.35

0.25

200

0.50

60[ps]

0.10

200

0.35

0.35

0.50

0.25

200

0.50

40[ps]

0.50

145

l1

0.35

0.35

200

130
110

0.50

0.35

155

0.50

0.10
30

81
75

48.6
80
0.35
110 125 140

0.50

240

280

0.35

200

0.50

20[ps]

0.35

ts

100

0.50

240

280

0.35

200

0.35

0.50

86

80
70

75

0.50

0.35

92

0.50

0.50

78

49.4

37.4

32.0

36.6
0.35

85

0.50

65
140

0.35

120

120
100

0.50

240

280

0.35

200

0.35

0.35

100

0.50

13.10 13.30

62

0.35

200

0.50

111.5

0.35

58

34

24.5

36

66

38

25.5

19.

0.50

30.0

27
85
75

0.50

140

0.35

50[fF]

0.50

65

30[fF]

0.35

100[fF]

0.35

30

0.50

24

10[fF]

0.35

18.8 19.2

13.10 13.30

3[fF]�����������������
�����������������

0.10

0.25

100[ps]

0.10

0.25

200[ps]���������: vtn [V]���: ������ [ps] ���������: �vth [V]���: ������ [ps]tsl = (1 – r) � tsl1 + r � tsl2 (0 � r � 1)vth��������������vth�������������������
���������������������r��������������
��������������
26

－91－

250
100
0

250
0 100

38

48.6

49.4

100

400
200

0

0
300

90

0
150

0 100

100[ps]

tsin

114.0

140

200 240 280

60[ps]

111.5

250

400

130

0

200 240 280

81

0

200
0

40[ps]

84

200

200
0

200 240 280

20[ps]

78

200 400

200 400

110

400

100 120 140

400

100 120 140

200 240 280

75

150

150

0

0
78

0

80

200 40070

085

200 400

75

0

65

500

150

150 300

37.5

58 62 66
200

36

350

250
100
0

200
0
300

36.5

200

���

32

0

���

30

0

100

30[fF]

0���
tsin [ps]34

100 120 140

400

50[fF]

��24.0 25.0 26.0

200

�

19.4

0 100

0 200

150

3[fF]

0

10[fF]

0 100

30

60 70 80

100[fF]

���

27

250

24

�

���

18.8

0

��� [%]

��

13.30

250

13.05

� cl = 3 [fF]
� cl = 10 [fF]
� cl = 30 [fF]
� cl = 50 [fF]
� cl = 100[fF]

��

500

300

���������������������
���������������������

220 250 280

200[ps]���������: ������ [ps]vtn�������������vth��������������������
����������������������80%�������������
����������15%�������
27������������������
������������������
250
100
0
90

111.5

114.0

200
0

200

400
200

200

0

0

140

150

0

100

250

400
200
0

200 240 280

400

400

200 240 280

100[fF]200

130

200 240 280

tsin

200
100
0

84

200 240 280

���������: ������ [ps]

81

150

110

60[ps]

78

0

100 120 140

40[ps]

75

400

100 120 140

20[ps]

58 62 66

350

250
0 100
200 400
150
500
0

78

200 40080

070

200 400

85

49.4

0

75

48.6

200 400

65

38

0

0

0

37.5

300

36.5
150 300

32

36

0

100
0

200
0
30

0

150 3003034

0200[ps]24.0 25.0 26.0

100 120 140150

220 250 280

250

500
0 200

150
250

27

60 70 80

50[fF]

200
140

19.4

0

114.0

400

111.5

18.8

250
0 100

10[fF]

150

30[fF]

24

0

13.30

100

100

81

250

100[ps]

0

0

100

3[fF]

300

250

13.05

0
78

0 100

200 240 280

tsin

75

0

200
200

400

400

130

200 240 280

60[ps]

58 62 66

200

250
0 100
0
150
500

0

90

0

40[ps]

84

020[ps]

200

400

200 240 280

100[fF]

200

110

0

100 120 140

400

100 120 140

200

100 120 140

0200 40078

080

200 40070

085

200 240 280

38

0

0

0

49.4

200 400

75

48.6

300

37.5

150 300

36.5

0

65

36

200

100
0

200
0

32

150

300

30

34

400

24.0 25.0 26.0

350

250

0 200

19.4

0 100

500

300
150

3[fF]

0

30

60 70 80

50[fF]

18.8

250
27

0 100

250

24

30[fF]

13.30

0 100

10[fF]

13.05

0 100

����

����

100[ps]220 250 280

200[ps]���������: ������ [ps]�����������������������������������
�������������������
28

－92－

���
���
•
•

•

����������������������������
�������������������������
������������������������
��������������������������
����������������������������
���������������
���������������������������
�������������������������
������������������������
�����������������

29

����
����
��� ��������������������������“�������������������������������������������������������” ������������
���������������������������������������������� �������������������������������������������������������“�����������������������������������
������������������������������������������������������������������������” �����������������������
���������������������������������������������������� ������� ���������������“�������������������������������������������������������������������
���������” ��������������������������������������������������������������������� �������������������������������“���������������������������������������������������������
�������������������” ��������������������������������������� ������������“������������������������������������������������������������������������������
������������������������” �������������������������������������������������������������������
�������� �������������“���������������������������������������������������������������� �������”������������������������������������������������������ ������������������������������� �������� ���������������“����������������������������������������������������” ���������
�������������������������������� ��������������������������������������������“��������������������������������������������
���������������� �������������������” �������������������������������������
������������������������������������“���������������������
������������” �������� �������������������������������
��������

30－93－�����������������
�����������������
����������
����������
�������������� ����������� ����� �������������� ������������ ���������� ����� ���������� �������� ����
������ �������������������� ����
1

��
��
• ��
• ��
• ���������������������
– ���������������
– �������������

• ���������
– ��������
– ����

• �����
• ���

2

－94－

��
��
– ������������������������
�������������
– ������������������������
����������������������
��������������������
������������
– ������������������������
��������������������
���������

3����– �������������������������– ����������������������
������
– ������������������������
������������

4

－95－

������
������
• �������������������������������
�����������������
• ��������������������������������
�����������������������
• �������������������������������
��������• ���– �������������������������������������
�������������
– ��������������������������������
��������������������������������
�������
– ���������������������������������
����������
5����������������������������
����������������������������
�����
�����
�Ids[%]

�Ids[%]

�������������������
�����������������
����� ����

Y

X

Y

�Ids[%]

�Ids[%]

X

Y

X

Y

� ���������������
�����������������
�������������

�Ids[%]

�Ids[%]

X

X

Y

�����
����������������
���������������
����������������
����

X

Y
6

－96－

���������������������
���������������������
�������
�������
��������������������
�������

��

��

�����
���������������
������� ��������

�

����

��
��

�

���������������
�������

�����
�����
�����
�����
�����
�����
�����
�����
�����
�����
�����
�����
�����
�����
�����
�����
�����
�����
�����
������
������
�����

��

��

�����������

����
�����
����
�����
����
�����
������
������ �����
�����
����
������ �����

�����
�����
����
�����
����
�����
������
������ �����
�����
����
������ ������
7��������������������
��������������������
���������������
���������������

����
12
���

����
12
���

���
���
���
0
����
����
����
�����
-12

�

1

1�

�

yx

0�

0
��

-1��-1

���
���
���
0
����
����
����
�����
-12

yx

����
12
���

�

1

1�

�

yx

0�

0
��

-1��-1

yx

����
12
���

���
���
���
0
����
����
����
�����

�

1

-12 �
1

�

yx

0�

0
��

-1��-1

yx

����
12
���

���
���
���
0
����
����
����
�����

�

1

-12 �
1

�

yx

0�

0
��

-1��-1

yx

����
12
���

���
���
���
0
����
����
����
�����

�

1

-12 �
1

�

yx

0�

0
��

-1��-1

yx

���
���
���
0
����
����
����
�����
-12

�������������������
����������
����������
�������������������
��������
����������������
�������������
�������������������
�������������

�

1

1�

�

yx

0�

0
��

-1��-1yx
8－97－���������������
��������������� ������• �������������������������������������������
�����������������������������������

��������������
�������������� ��������������� ��������������� ���������
�������������� ���������������� ���������

������ ����������
��������
����� ������� ������������ ������������ ��������������������������
������������������
9����������������
����������������
��������������
��������������

Correlation���� coefficient

����

d1

11 �

d2

00

����

� Distance����������������������
�������������������

��������������
10

－98－

��������������
�������������� ���������
���������
������������
������������
5

N = 5×10

1.2���
�

0.8���

1

���

� 0.4
� 0.0 4
�
-0.4
�
���

2
4

���
�

3

����
����
����

����
-0.8

��
1
����
-1.2
�
���
�
���
�
���
0 0.5 1.0 1.5 2.0 2.5 3.0�������������������������
����������
��������������������
�����������������������
��������������������
��������������������
(-1,1)

��

y

(1,1)
x

�����������������
��������������

(-1,-1)��������������������������������������

(1,-1)
11��������
��������
Out

Wire
0.12pF/mm

P1

2mm

P2

Wn/Ln =
1.8um/65nm
Wp/Lp =
3.0um/65nm

6����������15������ 2mm�

P3
P4
P5

In

Inverter��sys�L)�2%

P6

2mm
12

－99－

�����������������������
�����������������������
��

�����
����
����

���
�����
��
����
����

�����������������������
�������������������������������
���������
�������������������������������
����������
����������������
������
�����

13���������������������
���������������������
�����������
�����������
���������

�����������

����������

��������
�����������

����������
���������
���������
����������
Out
P1����������
����������
�������
����������

����� ������� ��������
�����������
�����

P2
P3
P4

In

P5

P6

���������
�����
14

－100－

���������������������
���������������������
�����������
�����������
�����������

���������

����������

����������
����������

����������
��������
���������
����������
Out
P1����������
��������
����� ������� ��������
������������
�����������
���������
�����

P2
P3
P4

In

P5

���������
�����

P6

15

������������������
������������������
150
0

60

0

60

0

60

0

60

0
150
0
60 -60P3

150

60 -60 0P4

0
60 -60
150

-60 0

60

150

0

150
0
0

200

0 150

60 -60

-60 0

0

P5

0

������������
����������
P5

200

0

P4

60 -60 0200������������
������

60 -60 0

0

P6

150
0

150

60 -60P3

P5
In

60 -60 0

-60 0

P4

P6

60 -60 0

200

P3

P5

60 -60 0

0

P2

P4

0

-60 0

P1
P2

P3

200

0

P1

150

P2

0

Out

������������
������������
����

-60

16

－101－

��������������������
��������������������

0

60 -600

60 -60-60

100
60 -600

60 -60060�������

-60

0
-60

60

0

60

0

60

0

60

0

P5

0

150

0

60

0 150

P4

150

60 -60

0

0

0

60

60 -60

100

0

0

0

0 100

60 -6060 -60

150

0

P3

0

0

-60

60 -60

200

60

0

150

60 -60

P6

0

0
0

200

0

0 100

150

150

0 150
60 -60

0

0

P5

-60 0

������

0P5

060 -60

-60

P2

P4

0

150

60 -60 0

P4

60

100

150
0

200

-60 0

0

200
0

P3

150

0

60 -600

60 -60 0

200

0 150
60 -60 0

0
-60 0

0

P3

0

0
60 -600060 -60 0
200

150

0
60 -60 0200

60 -60 0

P2

P2
P1

200

P6

0

150
0
-60 0

P5
150

P4
150

P3
150

P2
P1

0

-60

60

��[ps]��������� � �������
��
��
��
��
��
��
��
����
����
����
����
����
��
����
����
����
����
����
��
����
����
���
����
����
��
����
����
���
����
����
��
����
����
����
����
����
��
����
����
����
����
����
17

��������������������
��������������������

0

60 -6060 -60060

060 -600

60 -60�������

-60

60

0

60

0

60

0

60

0
0

P5

0
-60

0

200

0 150

0

P4

200

0

60 -60

0

0 150
-60

60

0

60

150

60 -60

0

0

0

0 150

150
0
0

60 -600

60 -60

0

200

0

0

P3

60 -60

P6

150

-60

60

0

150

60 -60

150

0

P5

0 150

200
0

200

60 -60P4

0 200

60 -60

0

0

P2

P3

0

0
-60

60

0
60 -60

150

200
0
0

100

60 -60

200
0

0
-60

P1

150

60 -60������
P5

0

150

-60 0

P4

P2

P6

0

0
150
0
60 -600060 -60 0150

060 -60

150

200

200
0

60 -60 0

0

P3

P5

0

0

0
-60

P4

150

60 -60
150

-60 0

P2

P3
0 100

0

P1

200

P2

0

60

��[ps]��������� � �������
��
��
��
��
��
��
��
����
����
����
����
����
��
����
����
����
����
����
��
����
����
����
����
����
��
����
����
����
����
����
��
����
����
����
����
����
��
����
����
����
����
����

－102－

-60

18

�������
�������
• ����������������

– �������������������������������������
�����������
– ���������������������������������
�������������������������������
– ��������������������������������
�������

• ���������������������������

– ��������������������������������
��������
– ��������������������������������
���������������������������
– ����������������������������
– ��������������������������������
�����

19

���
���
• ��������������������������
������������������������������
�����������������
• ��������������������������
���������������������������
����������������������������
�����������
• ��������������������������
�������������������
• ��������������������������
�������������������������
��������
20

－103－

����
����
��� ������������� “�� ������� ����� ������� ���� ��� ������������ ������������ ���� ����� ��� �������”����������������������� ���������������������������������������������������� “���������������������������������������”����������������������������������������������������������������������� �������� ���������� ���� ���������� “������� ����������� ���� �������� �������� ������������ �������������� ��� ������� ����������� ��� ��� ���� �����” ������ ������� ���������� ����������� ������������
������������ ����������� ���������� ����������� ����������������� �������� �������� ���� ��������� “������������
���������������������������������������������������” ���������������������������������������� ������� ’������������������������������������������ ��������������������������������“�������������������������������������������������������������
����� ������ ��� ����������� ������� ������� ������” ����� ������� �������������� ���������������
�������������������������������������� ���������� �������� ���� ���������� “�� ������ ����������� ��� �������� ������������ ����� �������
���������������” ���������������������������������������������������������������� ���������� ���������� ���� ��������� “�� ������ ����������� ��� �������� ������������ ��� �� �������
������� �������� ������ ���� ���� ������������ ��� ���� �������” ������ ������� �������������� ���� ����������������� ������������������������������������������������������������������������������������������
�������������� ������������� ������� ���������� ���� ������ ���������� �������������������������
�������������������������������������������������������������
21

－104－

4.2 SystemC���������
����������JEITA EDA�������
�������

SystemC���������
© Copyright 2008 JEITA, All rights reserved

SystemC�������������
��
���
��

��

��� � �����
���� ����
���� �������������
�����������������
���� �����
���� �������
���� ���������� � �������
��� ���� ����� ������
��� ������
���� �����������
���� ������
������

© Copyright 2008 JEITA, All rights reserved

2

－105－

��
4.2.1 SystemC�����������
SystemC��� SystemC�������������
� SystemC������������
� 2007������2008�����
�

4.2.2 TLM 2.0 ����������
4.2.3 TLM 2.0 ���
4.2.4 TLM 2.0 draft2��������������
4.2.5 SystemC��������� ���
4.2.6 SystemC���������2008����
© Copyright 2008 JEITA, All rights reserved

3

4.2.1 SystemC���������
��© Copyright 2008 JEITA, All rights reserved

4

－106－

SystemC ���C++���������������������������
����
�Open SystemC Initiative (OSCI)����������������(LRM)����������������������������
http://www.systemc.org/���

2005�12��� SystemC 2.1�LRM�IEEE Std. 1666���������
�����������TLM(Transaction Level Modeling)������
�������

C++����������������������������
�������������������������������������(�����������)����������(Channels, Interfaces)��������������� (��������������)0, 1, Z, X ������

© Copyright 2008 JEITA, All rights reserved

5

SystemC�������
���

OSCI

������

TLM 1.0

�������

TLM 2.0

���IEEE����

SCV ��
1.0

Std.1666-2005 SystemC ������
IEEE������ Signal, Timer, Mutex, Semaphore, FIFO, etc.
���� Modules, Ports, Events,
Interfaces, Channels, Processes,…

ANSI������ Logic Type (01XZ), Logic/ Bit
Vectors, Arbitrary Precision Integers, .

C++ ����
OSCI��(2007)���

© Copyright 2008 JEITA, All rights reserved

6

－107－

SystemC�������������
��������
2003�10���JEITA EDA������� ���������
SystemC������������(SystemVerilog��������
��)
� 2007�4����SystemC������������������
��
�

�

��
�����������SystemC������������OSCI�IEEE P1666�������������������������
����������SystemC�������������
� SystemC��������������������������
�������������������������������
������© Copyright 2008 JEITA, All rights reserved

7

SystemC������������
SystemC ���������
TLM������
��������
�

2003�������
� SystemC���������
� SystemC����� OSCI LRM����� IEEE P1666 WG �����
� SystemC 2.1��
� SystemC-SystemVerilog����� ������������ ���������������� TLM���
� SystemC�������

© Copyright 2008 JEITA, All rights reserved

2004 2005 2006 2007 2008

8

－108－

��������������
�

SystemC�����
�

�

�

�

SystemC����
�
�
�

�

�

�

�

IEEE P1666 WG������������������SystemC������������
50�����������IEEE Std. 1666-2005�������(2005��)
OSCI���������draft�TLM2.0 draft1�������������OSCI�����
�������
TLM 2.0 draft2����������OSCI�10���������������(�������
��������)2000��2005�����������SystemC�����������������
SystemC 2.1������������������������(2005��)�������TLM(Transaction Level Modeling)�������������(2006-2007
��)
OSCI�����������������������������������������
(2006��)
SystemC���������������������������������������
��(2007��)
SystemC������������������������������(2007��)

SystemC�������

SystemC�����������������SystemC����������������
���������
SystemC Japan 2007�����������������(2007��)
JEITA EDA-TC�WEB������������������������� (2007��)
http://eda.ics.es.osaka-u.ac.jp/jeita/eda/index-jp.html© Copyright 2008 JEITA, All rights reserved

92007����������
4.2.2 TLM 2.0 ����������
�

Requirements specification for TLM 2.0 Ver. 1.1������

4.2.3 TLM 2.0 ���
�

OSCI TLM 2.0 Glossary Ver. 0.2�����

4.2.4 TLM 2.0 draft2���������������

OSCI TLM2.0 User Manual Ver. 1.1.0������

4.2.5 SystemC��������� ����������������SystemC�����������

4.2.6 SystemC���������2008�����

SystemC����������������������

© Copyright 2008 JEITA, All rights reserved

10

－109－

4.2.2 TLM 2.0 ��������������OSCI � Requirements specification for TLM 2.0 Ver. 1.1 ��������������JEITA� SystemC-WG ������
1. �����������
SW ����������

2.0
��
�

SW �����

�SW ���������

�

HW ���������

�

HW ����

�

HW ������

�

HW ����

������������

�������������

� SW ��������
SW ���������
� SW ��������
SW �������������
SW/HW ����������
���������������
���� HW ���� SW �������������������
�������
���� ISS�TLM � RTL�����������������
�������
���������� TLM �����������Untimed ����������������
������
TLM � RTL���������
��������������
������ SW �����

������������ SW ������ HW ������������
�����������������
������±10%��������
HW ����� SW ��������
���������������

2. TLM2.0 Draft1 � Draft2 ���
I/F

�����

������

TLM2.0 draft1 �TLM-2006-11-29�
�TLM1.0 ���
PV tlm_transport_if
PVT tlm_(non_)blocking_put/get_if
Data,Address � template �����:int,int����
tlm_request,tlm_response �������
data,address �� template ���
PASS_BY_VALUE/PASS_BY_POINTER ���
����

－110－

��������� HW �����
�������������
�����������������
1%����������������
���������������������
��������������������
�����������������
�����������RTLX100 ������

TLM2.0 draft2 �TLM-2007-11-29�
�TLM1.0 ����UT tlm_b_fw/bw_transport_if
LT tlm_nb_fw/bw_transport_if
AT tlm_nb_fw/bw_transport_if
tlm_generic_payload ��
Extension �����
data: char*address: sc_dt::uint64
PASS_BY_POINTER �������
��
�

�

�

�

�

TLM ������������
�� SoC �����������������������������������RTL������������������������������������
SystemC ������������������
TLM2.0 ����� ������������ MMB������ SoC ���������������
���������������� ��� IP ����������������������������
������������ ������������������
• Loosely-timed��� LT������PV�
• Approximately-timed��� AT������PVT������ ������������������� TLM API�� ��������������������������
�� TLM API �������
�� MMB ������ �� MMB � LT �������������������������������
��������������������������������������
���������������������

Part1�TLM ������������
1.

OSCI TLM �����������
�
�
�

2.

����������
� UML ������������������������ �������������MoC�����KPN�SDF�CSP,�������
���������
� OSCI ���������������OSCI TLM ������������

2.1.
�

�

�

2.2.
�

SW ����������� HW/SW ���������� SW ������
�� TLM � HW ��������� SW ��������������OS������
�������������������� ������� SW �����������������������
������������� ��� SW �����������
�� SW �������������� �����������
������������������ ������OS ������������� ������������������� � SW ������� HW ����������������
�� LT �OS ������������������������� �������������������
SW �����
�������SW ������
�� TLM � HW ���������������� SW ����� SW �������
���������
－111－

�

�

2.3.
�

�

�

2.4.
�

�

�

2.5.
�
�

�

������������� ��� SW �����������
�� SW �����������������������������
�� 2.1 ���������������������������� SW ������
����������
������������������ ������������������� � SW ������� HW ������������������ ���������������� �������10%����� ����
�� LT � AT ���������������

SW ����������TLM2.x �����
��������� SW ��������
�� TLM � HW ��������� SW �����������SW ���� HW ������������
�����������
�� SW �������HW ������������� ��������������������������������������
���������� ����������������������������
����������������
�� HW ����� SW ������������������
�� AT ��������������������� AT �������
�� AT ����������������� ����
HW ���������
��������� HW ��������
�� TLM � HW ��������� SW ����������� HW ��������
��������������������������������
������������� ���� HW �������������������� ��������������������������������������
���������� ������������������������������ �����������������������
������������������ ��������� HW ����� �������������������������������������
�latency�������������������
�� AT ����������������� �������������������������������� SW��� ����
HW �����TLM2.x �����
�������HW ���������� ��� SW ������HW �����������������������
������������� �����������������������������ISS��� TLM � RTL ��� ����������������� PVT ����RTL�RTL
��������RTL �������
������������������ ����������������������������� HW ���• �����������������
• ����������������������������
－112－�� ���������������±1%����� ������������������� ������������������������������

2.6.
�

�

�

2.7.
�

�

�

HW �������TLM2.x �����
�������������������������� �������������� ������������������
• ������ 1 ������ I/F ������
• 1 ������ I/F �����������������
�����������
�� OSCI ��������TLM ������������
�� Untimed ���������������������������������
�� TLM ������������������������������������
��������������������
�� TLM ���������TLM ��������������������
�� TLM �������������������������Untimed ������
���� I/F ������������������������������� ������� Untimed ���������������������
HW ����
����������� ���� SW �������������� HW ��� TLM �������� HW��������������������������
�����������
�� TLM � RTL ��� ����������������� PVT ����RTL�RTL
��������RTL �������RTL �������
�� SW ������������������������������������
��������������������� ������������������SW �������������� ���������������������������� ������������SW ���������������� ��������������������� ��������������������
�� RTL � 100 ����������������

Part2��������������
3.

3.1.

SW ��� SW �����������TLM ����������

������� ����������������������OSCI �����������������
��������������������
3.1.1. �������������
3.1.1.1. MMB ��������� API
�� MMB ����� SoC �������������LT � TLM ���� API �������
�������� ����� MMB ��������������������� API ������� �� API ����������������
�� API ��������������� ��� TLM-API ��TLM2.0 ������������������������
��
3.1.1.2. LT ������������� ������������������������
－113－�� ���������
�� read�write�bus locking� ���������������� MMB ������
����������
�� TLM 2.0 #Draft1 ���������������
3.1.1.2.1. ������������������������� �� ��AMBA � HSIZE
3.1.1.2.2. ������������������������ ��������������������������������������� ��� ����������������
3.1.1.2.3. �������������� ������/�������������������������������� ��:������������������������������=1 ��������
������������
3.1.1.3. ��������������������� ����������������������������������
�� AXI – OCP�� ��������������������������������������
�������������� ���������������� MMB ������payload�������������
������������������������ ������������������������������������������� �� MMB �������������������������������������
�������������������
3.1.1.4. ����������������������� ������������������������ ���������������������������������� ������������������������������������������
�
3.1.1.5. AT �����
�� AT ��LT ��������������� ����LT ��������������������� ��������� AT � LT ������������������������� �������������� LT � AT �����������
�� LT�AT ����� LT � OS �������AT ������
3.1.1.6. Endian�� Big-Endian � Little-Endian ������������
�� Endian ������������������
3.1.1.7. Accurate Timed ������� ����� Accurate Timed �����������������������������
�������������������� ������������������ API ���������������������
�������������

3.1.2. ��������������
3.1.2.1. ����������������� ������������������� API ������������ ���������������������������� API ����������
3.1.3. ��������������
3.1.3.1. ���������������
�� OCP�PCI�AXI ����� MMB �������������������� MMB ����� �������� MMB ����������������������������� ������������������Endian ����－114－

3.1.3.2. �������������������� �������������� ���
: unsigned char ����� ���� : uint64
�� ��� 2.0 draft1 ������������������������������
��������
3.1.3.3. ���� transport API�� ���������������������
�� Transport ���������������������������������������� ���TLM 1.0 �������������������TLM 2.0 Draft1 ��������
��������������Draft2 �������������
3.1.3.4. �������������� �������������������3.1.1.4 �������������������
���

3.1.4.
����������������������
������+������������
���������
��������������������
��������������������C++��������������������
������������ ���delay ��������������������������������
���������JEITA�

3.2.
�������
3.2.1. Timing ��������
3.2.1.1. SW ����� TLM ����������LT ����������� ������������������������������������������
����������������������������
�� LT � MMB ������������������OS ����������������
��������������������
3.2.1.2. ��������� ������������������������������������� ����������������������������� �����������������������������������
3.2.2. ������������������� ������������ Transport ��� signature���������� ���������sc_time ������
3.2.3.
����
3.2.4.
����������������
������������ Transport �������������������
���������unsigned int ������������������
��

3.3.
����
3.3.1. ������������ ������������������������������
3.3.1.1. LT TLM-API �����������
�� HW/SW ������������� SW ���������� �50MT/sec
�� SW ���������
�10MT/sec
MT�Mege Transaction�� ���������������������������� TLM API ��������
3.3.1.2. ���������������
�� LT ������ AT �������������������������������
－115－

3.3.2. ���������������������� ������������������� �����������Direct Memory Interface�DMI��������� ������ �������������������� ��������������������������������� API ������
3.3.2.1. �������Pass by Pointer��� ��: ������������Pass by value�������
3.3.2.2. DMI �������� �������������������������������
3.3.2.2.1. Direct Memory ����������� �����������������DMI ����������������������
�����
3.3.2.2.2. �������������
3.3.2.3. ������� ������������������������������������������
������������
3.3.2.4. ��������������� ���������������������������������������� ������������������������������������������
������������ ���������������������������JEITA��� �������������������������� ���������������������� �������������������
3.3.2.4.3. ���������������PV ���������������
3.3.2.4.4. SystemC ������������������slack�����������������
3.3.2.4.5. ������������������SystemC ��������������������
������ On demand�
3.3.2.4.6. ������������������SystemC ��������������������
������ On demand�
3.3.2.4.7. ��������������������������������������������
��

3.3.3. ����� �� MMB ���������������������������
3.4.
���
3.4.1. �������
3.4.1.1. Non-intrusive����������� ���������� ������������������������������������������
���������������������� ������������������������������������������
����� ������������������������������
3.4.1.2. Visibility
�� API ����������������������
3.4.1.2.1. �����������������������������������
3.4.1.2.2. �������������������������������������������
�
3.4.1.2.3. ����������������������������������������������
������������������������� ������������������������������������������
����
－116－

3.4.1.3. �������������
�� 2.0 �������2.1 ������������� ����������������������������������������� �������������������������runtime������������ ��� Constructor ����������

3.4.2. ������������
�� MMB ������������ �������

4.

4.1.

����������������� TLM ����������2.0�
�� OSCI ���������������������������������������
����������
4.1.1. ������������ ����������� MMB � API�� ����������/�������������������� ��� AT MMB �������������������
�� AT ���� LT ���������� ���������������� ������������
�� On-the-fly ����� AT ���� Accurate Timed �������������������
4.1.2. �������������
�� AT TLM API � 100%����������������� ��������� TLM API ������ TLM 2.x ����4.1.3. ������������
�� AT TLM API ����������� API �������
�� 64bit int����� unsigned char*����
4.1.4. ����������������
�� AT Timed TLM API �����TLM1.0 ����put/get API�� �������������������������
4.2.

�������
�� LT ����������������������������������������
��������������
4.2.1. �������������� ��������������������������� x%������� ����������/�������������������� ������������������� �� Outstanding�Split��������������������
�� Out-of-order �������������������
4.2.2. ������������������ �����������������
�� AHB �����/��������������
�� OCP �����������������
4.2.3. ����������
�� AT TLM API ������������������������������������
����� ������������������� ����������������
－117－

��
��
��
��

�����������������������
�����������������������
�����������������������
����������������������

4.2.4. ����������������
�� ��
4.3.

����
�� ����������������� TLM ���������2.0�
�� SW ���������
: 1MT/sec
�� HW ���������
: 1MT/sec

4.4.

���
�� LT ����� MMB ����������� ��������������
�� AT �� LT ����������not 2.0�

5.

��������2.0�

5.1.

��������� ��������������������������������

5.2.

��������������� ����������HW ���������ha ����������

5.3.
5.4.
5.5.

6.

������
������������
��������

��� TLM API�2.0��� ���������������������� TLM API

7.

�������������2.0��� ���������������������������������

8.

8.1.
8.2.
8.3.
8.4.
8.5.
8.6.
8.7.
8.8.
8.9.
8.10.
8.11.
8.12.

"Proof-of-Concept"�����

�������� copyright ��������
�����������������������������
doxygen ����������������������
��������������������������
����������� Purify ����������
���������������������
����������������������������
�������������
���� UNIX ���������������
namespace ���������������
����������������
�����������#include �����������?�����

－118－

9.

�������2.0�

9.1.
9.2.
9.3.
9.4.

LRM �����������
��� API ����������� Whitepaper �������������������
�UML �����������
����������

10.

������

10.1.
10.2.
10.3.

11.
12.
13.
14.
15.
16.
17.
18.

���������������� Windows � Linux ������
������� OSCI ������������� OS/���������������OSCI SystemC 2.2 ����������������OSCI TLM 1.0 IP ������2.0�
off-chip ��������������������2.0�
�����������������2.0�
������������2.0�
LT ������������� AT ���������2.0�
PV � PVT ���������������2.0�
����������������������������������������
����2.0������������

18.1. ���� I/F
�� Untimed/LT/AT �������� I/F ������/������������ ������������������� ��������������������������
18.2. ��������� ������������������������������������������
������������������������ �������������������������� MMB �������������
���������
�� TLM2.0 Draft1 �������������
18.3. ��������� ��������������������������������������� ������������������������������������������
��������������/������������ �����������������������������������������
��
18.4. ��������
�� AXI � PLB ���������������� OSCI �������������
18.5. ������
�� TLM2.x ��������������������������������������
��������������������������������������
18.6. �������������� ������������ TLM2.0 ��� I/F ���������������������� ������������������������������������������
��������

－119－

18.7. ������������������ ��������AXI � PCI ����������������� OSCI ��������
��� ���������������������������������������� ���������������������
18.8. AT ����� AT ��������������Untimed � LT ������������
18.9. ����������� ��������������� I/F ���������������
18.10. TLM1.0
�� TLM 2.X ������ TLM 1.0 � TLM 2.0 Draft1 ������������������
��������������
�� TLM1.0 ��������������������������������������
�

－120－

4.2.3 TLM2.0���

TLM2.0 Glossary Ver0.2����

© Copyright 2008 JEITA, All rights reserved

Words

��

��

adaptor��������������������������������������������������������������
������������������������������2�������������������������
�����������

approximately
timed (AT)��������
�������

���������������������������������������������������
�����������������������������������������������������

attribute (of atransaction)�������

��������������������������������������������������������
����������������������������������������������

bidirectional
interface����������

TLM 1.0�������������������������������������������������������
������������������������������������������������������
�����������������������������������������
��������������������

blocking������

wait�����������������������������������������������������
�������������������������������������������������������
�����bridge����2��������������������������������������������������������
��������������������������������2��������������������
�����������������������������������������������

caller�������

�������������������������

callee�������

�����������������

channel����1�������������������������������������������������������
���������������sc_object�����������������������������������
�������������������������SystemC���

core interface������
������������������������������������������������������������
����������������������������������������������������������
���������������API�����

© Copyright 2008 JEITA, All rights reserved

2

－121－

Words����cycle accurate������

��������������������������������������������������RTL�
�����������������������������������������������������
�����������������������������������������������������
������������

cycle
approximate������

��������������������������������������1�1����������
�����������������������������������������������������
�����������������������������

cycle countaccurate, cycle
count accurate
at transaction
boundaries�������� �����������������RTL����������������������������������
�������� ��������������������1�1��������������������������������
������� ������������������������������������������������������
������������������������������
����

declaration��

C++����������������C++�������������������������C++������
������������������������������������������������������
������������������������������C++���

definition���������������������������������������������������������
��������������������C++���

generic
payload�������

����������������������������������������������������������
���������������������������������������������������������
���������������������������������������������
�����������

generic
payload API�������
API������������������������������������API����������������

initiator������

��������������������������������NoC����������������������
�������������������������������������������������������
�������������������������������������������������������
�����������������

© Copyright 2008 JEITA, All rights reserved

Words

3

��

��

interface�������

sc_interface���������������������������������������������������
�������������������������������SystemC���

Interface
Method Call
(IMC)������
�������
������������������������������������������������������IMC������
�������������������������������������������������������
������SystemC���

interfaceproper������
�����

sc_interface���������������sc_object�������������������������������
��������������������������������������������������������
����������������������SystemC���

interoperability�������������������������������������������������������������
���������������PV�����������������������������������������
��������������������������������������������������������
���������������������������

lifetime (of an
object)�������
�������
���������������������������������������������������������
������������������������������������������������������C++���

lifetime (of atransaction)������
�������
�������������������������������������������������������������
���������������������������������������������������������
��������������������������������������������������TLM1.0�����������put������������������

loosely timed(LT)�������
����������������������������������������������������������
��������������������������������������������������������
���������������������������������������������������������
������������������������������������������������������
�����© Copyright 2008 JEITA, All rights reserved

4

－122－

Words����master����������������������������������������������������������
���������������������������������������������������������
��������������������������������

method�����������������������C++������������SystemC�������������������
����������������������������������C++��������������������
������������������������������������������������SystemC���

non-blocking�������
�

wait�������������������������������������������������������
����������������������������������������������������������
����������������������������������

object������

���������������������������������������������������������
new���������������������������C++��� ��definition������OSCI initiator

OSCI���
���

OSCI��������������������������������������������������������
����������������������������������������������������������
�������������TLM1.0���get��������transport����������������������
����������������������������������������������

OSCI
interconnect
component

OSCI����
�������
��������������������������������������������������������OSCI����������OSCI�������������OSCI���������������������������������
��������������������������������������������������������
��OSCI���������������������������������OSCI������OSCI���������
���������������OSCI target

OSCI����
����������OSCI���������������������������������������������
��������������������������������������������������������
����������������������������������������������

OSCI
transaction

OSCI����
����������������������������������������������������OSCI�����
�������������OSCI�������������������������������������

© Copyright 2008 JEITA, All rights reserved

Words

5

��

��

phase

����

������������������������������������

programmers
view (PV)������
������PV���������OS������������������������������������������������
���������������������������������

slave

����

�����������������������������������������������������
�����������������������������������������OSCI�������������
����

systeminitiator�������
���������������OSCI���������������������OSCI������������������
����

systemtransaction��������
������������������OSCI�����������������������OSCI���������������
���������

target�����������������������������������������������������������
������������������������

temporaldecoupling�������
������

�������������������������������������������������������
����������������

timing point��������
����������������������������������������������������������
��������������������������������������������������������
��transaction��������

������������������������������������������������������
��������������������������������������������������������
���������������������������������������������������������
����������������������������������������������������������
����������

© Copyright 2008 JEITA, All rights reserved

6

－123－

Words����transaction
object���������
������

OSCI��������������������������������

transactionlevel (TL)���������
����TL�����������������������������������������������������
����������������������������

transactionlevel model,transactionlevel modeling(TLM)���������
��������
���������
��������
��TLM�

�������������������������������������������������������
��������RTL��������������������������������������������
�������������������

transactor������

���������������������������������������������������������
�������������������������������������������������������
�������������������������������������������������������
���������������������������������������������������������
����transportinterface��������
�������

�������������������������������������������������������
��������������������������������������������������������
���������������

unidirectional
interface������
������������������������������������������������������������
��������������TLM1.0���������������������������������������
�������������������������������������������������voidput(const T&t)�����������������������������������T valid get(T& t)���
�����������������������T get()�����������������������������
�������������������1�����������������������2������������
������������������������

© Copyright 2008 JEITA, All rights reserved

Words

7

��

��

untimed (UT)������

�������������������������������������������������������
����������������������������������������������FIFO����������
���������������������������������������������������������
���������������������������������������������������������
��������������

valid

����

���������������������������������������������������������
���������������������������SystemC���© Copyright 2008 JEITA, All rights reserved

8

－124－

4.2.4 TLM 2.0 draft2 ������������������OSCI � TLM2 USER MANUAL Ver. 1.1.0 ��������������1.

����� TLM2 ����������������������������������������
��������������������� ���������������������
� � TLM1 ����������� � ��������������������������������� � ������������������DMI�� � ���������������������� � ������������ � �������������� � ����������������������������������������
���������� ������������������ � ����������������������� � ����������������������� ������������������������������������ � ����������� � ���������������PEQ�� �����

1.1.
�
�

����
��������� TLM2.0 �����������
������������������ TLM2 �������������������
����� ������������������������������ TLM1 ���������������������semantics �������� �����������������������������
2. ������
� ISO/IEC 14882:2003, Programming Languages—C++
� IEEE Std 1666-2005, SystemC Language Reference Manual� Requirements Specification for TLM 2.0, Version 1.1, September 16, 2007
2.1. ����
� Transaction-Level Modeling with SystemC, TLM Concepts and Applications for Embedded Systems,

－125－

�
�

edited by Frank Ghenassia, published by Springer 2005, ISBN 10 0 387-26232-6(HB), ISBN 13
978-0-387-26232-1(HB)
Integrated System-Level Modeling of Network-on-Chip enabled Multi-Processor Platforms, by Tim
Kogel, Rainer Leupers, and Heinrich Meyr, published by Springer 2006, ISBN 10 1-4020-4825-4(HB),
ISBN 13978-1-4020-4825-4(HB)
ESL Design and Verification, by Brian Bailey, Grant Martin and Andrew Piziali, published by
Morgan Kaufmann/Elsevier 2007, ISBN 10 0 12 373551-3, ISBN 13 978 0 12 373551-5

3. ���������
3.1. ��� TLM1 �� 3 ������������������������������������
TLM2 ����

���������������������

�������

����������������������
������������������������
���Wait ����������

�������������������������

���������������������

�������������������������
�������������

3.2.
�

�
�

������������������������������
������� � ����������������API��������������������������� � TLM2 �������������������������������������
������������������������������ � ����������������������������������������
����������������������������������������
��������
1 �����������������������������������������
���������������������������������
����������������������������1 ������������������
�������������� 2 ��������� �������������������������������
� FIFO������������� �������������������������������������������
������������������������������������� ��������������������������� ��� SW ��������������������������������������
�������������������������������������������
������������������

3.3. ����������
3.3.1. ������������������� ��������������������������� ����������������������� ��������������� wait ����� ������������������������������������� � ���������������������������������������������
���wait ������������������

3.3.2. ������������������������������������� ������������������������������ � ���������������������������������������������

�
�

�����
� � ����������2 ����������������������������������
���������������������������������������������
������������SW ��� � OS ���� OS �������������������������������������
��������
�������������� � ������������������ � ���������������������������������������������

－126－

�

�

�

�

����������������������������������� � ���������������������������������������������
��������������������������������� 2 ��������� ������������������������������������� ������������������������������������������
���������������������
����������� � ������������������������������SystemC �����������
������������������ � ������������������� � ��������������������������������� ���� = ��� ���� = ��������������������������������������� � ������������������������������������� � ����������� SW ��������������������������������
������������������������1 ms ������������������
� � ISS ���� 1 ms ������������������������������������
��������������������������
����������� � ���������������������������������������� � ���������������������������������������������
����������������
��������������� � �������������� OK�� � ������������������������������������������������ � ����������������������������

3.3.3. ������������������������ ����������� � ���������������������������������������� � ���������������������������������������������
�����������������
��������������� � �������������� OK�� � ������������������������������������������������ � ����������������������������

3.3.4. ���������������������������� ������������������������������ ���������������������������� � ��������������������� ���������������������� � ����������4 ����������������� ������������������������� ��������������������� � ����������������������
� � 2 ���������������������������������(initiation interval)�
� wait(delay)��� notify(delay)����
3.3.5. ������������������������������������������������� ����������������� SystemC �������������������
����������
������
����������
����������
����

����
�����
������������������
������������������
�������
������������������
�����

－127－

��
��������������
������������������
������������������
�����������������
����������������wait����������������

3.3.6. �������������������������������������� ��� TLM 2.0 ������������ ���������������������������������������������� ���� � ���������������������������������������������
�����������������������������������

3.3.7. ������������ TLM 2 �������� TLM 1 �������������� � ����������������������������������������� � �������������������������������������������������� � ������ 1 ��������
3.3.8. �������������������������������� ������������������������������ �����������������������������������������������
����������������
����������������������� � �������������������������������������������������� � �������������� RTLI ��������������� � �����������������������������������
�������������������������� � ������������ � ���������������������������������������������
�������������������������������OS ������������
����������� � ���������������������������������������������
����������������������������������

3.3.9. ������������������
�������
�������� SW ��
SW ���������
HW ���������
HW ���������
HW ����

3.4.
�����������
�����������������
����������
��������������������������
����������������������
�������������������������������������
������������������������

TLM2 ��������������������������������������������
�������
�����������������
������
�����������������������������������
��������������������
���������
���������������������
������������� ����������������������

������������������������������� � ������������port�������������export�������������� 1 ���������������������������� 1 �����

－128－

�������������������������� 1 ���������������������
��������� ��������������������������������������������������� � TLM2 ������������������������ ��������������
�������
�������������
���������

������

TLM2 ��������������

�
3.5.
�
�

����������������������������

������������������������������������������������
� � TLM2 ���������������������DMI����������������������

������������������������������������������������
����������������������������
�������
�������������
������������
�����������
������������
DMI������������
������� � � � � � � � � ����������� �����������
����������
���������� ������������
����������
�������

����������

������������
���������

3.6.
�
�

�����������
������������
������������
�������������

������������
���������

���� TLM2 �����tlm���������������
TLM2 ��������tlm����������������������������������
�������������

3.7. ���������� ���������tlm.h�������������
4. �� TLM��������

TLM1 �������������������TLM2 ������������������������
����������������������������DMI��������������������
���������

4.1. ����������������������
4.1.1. ����� TLM����������������� TLM1 ������������������������
�����������TLM1 ������������������(���������������)���
���������������������������� TLM2 �������������������
TLM2 �����������������������������������

4.1.2. TLM1 ��������������

�� TLM1 ���� TLM2 ����������� TLM2 ����������������������
����������������TLM�������������������������� TLM2 �������������������������

4.1.3. �����

namespace tlm {template <typename TRANS = tlm_generic_payload>class tlm_blocking_transport_if : public virtual sc_core::sc_interface {public:virtual void b_transport(TRANS& trans) = 0;};
} // namespace tlm

4.1.4. TRANS ��������

�������������������������������������������������
��������������������������������������������������
��������(tlm_generic_payload)��������������������������������
���� tlm_generic_payload ����������

－129－

4.1.5. ���a) ������������������������������������������b_transport
b)
c)
d)
e)
f)
g)
h)

���������������������������������������
�������������b_transport ����������������������������
��������b_transport ���������������������������������
�������������������� TRANS ��������������������������
��������������������������
�������������������������������������������
����������� b_transport ������������������������������
������
f ) b_transport ����������������������������������������
�������������������������������������������������
��������������������������������
b_transport ����������� nb_transport �����������������������
�����������������������������������������������
���������

4.2. ������������������������
4.2.1. �����������������������������������������������������
���������������nb_transport �����������������������������
������������nb_transport ��������������������������������
��������������������������������������������������
���������������������������������������������������
�������������������������������������������������
���������������������������������������������������
��������������������������������������������������
��������������������������������������������������
��������������������������������������������������
����������

4.2.2. �����

namespace tlm {enum tlm_phase { BEGIN_REQ, END_REQ, BEGIN_RESP, END_RESP };enum tlm_sync_enum { TLM_REJECTED = 0, TLM_ACCEPTED = 1,
TLM_UPDATED = 2, TLM_COMPLETED = 3 };template <typename TRANS = tlm_generic_payload, typename PHASE = tlm_phase>class tlm_nonblocking_transport_if : public virtual sc_core::sc_interface {public:virtual tlm_sync_enum nb_transport(TRANS& trans, PHASE& phase, sc_core::sc_time& t) = 0;};
} // namespace tlm

4.2.3. TRANS ��������

�������������������������������������������������
��������������������������������������������������
��������(tlm_generic_payload)��������������������������������
���� tlm_generic_payload ����������

4.2.4. PHASE ��������

�������������������������������������������������
��������������������������������������� tlm_phase ������
����������������������������������������������������
�������� tlm_phase �� tlm_generic_payload ����������

4.2.5. nb_transport ��������
a) nb_transport ������������ wait ������
b) nb_transport ��������������������������������c) ������������������������������������nb_transport �d)e)b_transport ����������
���������������������nb_transport ��������������������
�����������������������������������������������
����������������������
�����������������������������������������������

－130－

f)
g)

����nb_transport ��������������������������� nb_transport �������������������������������nb_transport �������������
�����������������������������������������������
�����������������������������������������������
SystemC �������������������������������������������
�����������������������������������������������
�����������������������������������������������
����������������
������ ������ �������������������������������
nb_transport �����������������������������������������
�����������������������������
������������ nb_transport �������������������� nb_transport ���������������������������������

4.2.6. trans ��a) �����������������������������������������������
b)
c)
d)

e)

������������nb_transport �����������������������������
�����������
�������������������������nb_transport ����������������
���������������������������������������������
nb_transport ���������������������
nb_transport �����������������������������������������
���������������� nb_transport ������������
������������������������nb_transport �����������������
��������������������������TRANS �����������������
�����������������������������������������������
������
�����������������������������������������������
�����������������������������������������������
��

4.2.7. phase ��a) �����������������������������������������������
b)
c)
d)
e)

f)
g)

h)

������������nb_transport �����������������������������
�����������
�����������������������������������������������
������������������������������������
������������������������������������������������
�����������������������������������������������
�����������������������������������������������
������������
�����������������������������������������������
�����������������������������������������������
�����������������������������������������������
��������� ������ �������������������������������
nb_transport �����������������������������������������
����������nb_transport �������������������������������
������������ tlm_phase ������������������������������
����������������������������������� BEGIN_RESP �����
�����������������������������������������������
�������������� END_RESP ���������������������������
���enum � tlm_phase ��������������������������������������
���������������������������������������������

4.2.8. sc_time ��a) ������ ������ �������������������������������
b)c)nb_transport � sc_time ���������������������
���������������������������������������
���������������������������������� sc_time_stamp()�����
�����������������������������������������������
���������

－131－

d)

��������������������������3.3.2 ������������������
�����������������������e) ��������������7.3 ��������������������������������
f) ������������������sc_time_stamp() + t��������������������
�����������������������������������������������
TLM_ACCEPTED �����������g) ������������������������������������������������
�������������������������������h) �������������� nb_transport ��������������������������
�����������������������������������������������
�����������������������������������������������
�����������������������������������������������
�� TLM_ACCEPTED ������
i) nb_transport �����������������������������������������
�����������������������������������������������
������������������������������� nb_transport ���������
�����������������������������������������������
��������������
j) nb_transport ���������� nb_transport � sc_time ��� t ����sc_time_stamp() + t �����������������������������������������������������k) nb_transport �����������������������������������������
��������������������������������������wait(t)������
��������l) �����������������������������������������������
�������������������m) ������������������������������������������� SystemC����������������������������

4.2.9. tlm_sync_enum ����a) ��������������� SystemC ���������������������������
b)c)���������
�������������(������������ wait �������������������
�����)������������������������������������
tlm_quantum_keeper ������������������������
�����������������������������������������������
����������������
��������������������������������
�����������������������������������������
TLM_REJECTED�����������������������
TLM_ACCEPTED���������������������
TLM_UPDATE�������������������������
TLM_COMPLETED��������������������
�������������������

d)
e)
f)
g)
h)
i)
4.2.10. ����������� tlm_sync_enum

tlm_sync_num �����������������������������
LT = Loosely-timed, AT = Approximately-timed, CA = Cycle accurate.

4.2.11. ����������� tlm_phase���������������������� tlm_pahse ���������������

－132－

4.2.12. ��������������������������������������������������

���������������������� tlm_phase ������
����������������������������������������������
BEGIN_REQ � BEGIN_RESP�������������������������������������������������
��
BEGIN_REQ � END_REQ � BEGIN_RESP � END_RESP���������������������������������� 2 ��������������
�����������TLM_COMPLETED ����� nb_transport ������������������
����������
TLM_COMPLETED����������������������������� END_RESP ������
TLM_ACCEPTED�TLM_UPDATED���� TLM_COMPLETED ���������
�������������������������� END_REQ ������������BEGIN_RESP���������������BEGIN_RESP �������� END_REQ ������������
BEGIN_REQ (� BEGIN_RESP)
BEGIN_REQ � BEGIN_RESP
BEGIN_REQ � END_REQ (� BEGIN_RESP � END_RESP)
BEGIN_REQ � END_REQ � BEGIN_RESP (� END_RESP)
BEGIN_REQ (� END_REQ) � BEGIN_RESP � END_RESP
BEGIN_REQ � END_REQ � BEGIN_RESP � END_RESP

4.2.13. Message sequence charts for nb_transport� �������������LT/AT ���������� nb_transport ��������������
����������������������
nb_transport ��/�������������� return, phase, delay �����������
return ����������������������phase ��������������delay ����� sc_time ����������
��� ’-’ �������������������������

�
4.2.13.1. Loosely-timed with timing annotation
� LT ��� 2 �� BIGIN_REQ � BIGIN_RESP �������������
� initiator �� target � BEGIN_REQ ����target �� initiator � BEGIN_RESP ����� ���target ������������������������������������������

BEGIN_RESP ������������������������
nb_transport � TLM_COMPLETED ������callee ������ phase ������������
��������������call ��� BEGIN_REQ ������ phase ������������
�����������������������������
Initiator ���� call ������� return ������������������ target �
nb_transport � call ����������
������������������ initiator ������

4.2.13.2. Loosely-timed with sync
� Terget �����������������������������������TLM_ACCEPTED��������������������
����intiator ���������������������������������initiator �
SystemC ��������������������
���terget �������� phase � BEGIN_RESP ������ nb_transport � call �������������������������� terget ��� nb_transport �� call �������
nb_transport ��� return ���terget � SystemC ��������call ���sync�method ���－133－���� return ���������������������������������������
initiator ��������������������������������������

4.2.13.3. Loosely-timed with temporal decoupling� ��������� initiator ����������������������������������
����������������� time � 0 ����� nb_transport ����������������
Terget ����� nb_transport � call ��� time �����������������������
������������
�����������������������������������������������
�����������initiator �����������������������������

4.2.13.4. Loosely-timed with temporal decoupling and synchronization-on-demand� ��������� initiator ������������������������� target �����
���������������������������
���������������� target ������������target �����������������������������������������
��������TLM_COMPLETED ��������target ����� TLM_ACCEPTED ��������������������������������
�����synchronization-on-demand������������������������������
�����initiator ���������������������������
���������������������target �����������������������
���������������� nb_transport � call ����������

－134－

4.2.13.5. Loosely-timed with temporal decoupling and quantum� ��������� initiator ������������������������������initiator�������������������������������������������������
��� initiator ���������������������������� initiator �������
������������������������������������� initiator ������
���������������������������������
LT ���������������������� initiator �������������������
�����������������������������������������������
���������� initiator ��������������������������������������
����������������������������� SystemC �������������
������

4.2.13.6. Approximately-timed timing parametersA) ������������ AT �������������� phase �������LT ����

B)
C)
D)
E)
F)

BEGIN_REQ � BEGIN_RESP ���������END_REQ � END_RESP �����������
���BEGIN_REQ � END_RESP � initiator �� target ���� END_REQ � BEGIN_RESP �target �� initiator �������
LT target ��BEGIN_RESP � BEGIN_REQ ��������AT target �����BEGIN_REQ �����END_REQ ��� BIGIN_RESP �����������������������������
��BEGIN_RESP �������END_REQ ������
������������� request accept delay������������������������
������ latency of target � response accept delay ����������
�������������������������
initiatoer ������������� target ��� END_REQ ���������� target �
TLM_COMPLETED ������������������ BEGIN_REQ ������������
�����������������
target ���������������� initiator ��� END_RESP ������������
TLM_COMPLETED �������������������BEGIN_RESP �����������
������������������

4.2.13.7. Approximately-timed using backward path� ������������� AT ���������������������� initiator � target ��� 2 ����������������������������������������LT ���
��target ������������������������������������� nb_transport��������������������������

－135－

�

�
�

���nb_transport ��������������������������������������
�������������������������������LT ���� TLM_ACCEPTED ���������Caller ����������������callee �����������������
��������� nb_transport ���������������Callee ������LT ������
��initiator � target �������������������������
�������������������������������������������������AT ����������� LT �������������������������������
�����������
Callee �������� phase ��������� phase ����������� caller �������
�� phase �� TLM_COMPRETED �����������������������������
initiator � target �����������

4.2.13.8. Approximately-timed with timing annotation
� nb_transport �����������������������������������������

��������������������������������� nb_transport �������
�������������� loosely-timed ���������������TLM_COMPLETED ��������� approximately-timed �����������������������������
������������ callee ��TLM_UPDATED ���������������������
������ phase transition �����������������

4.2.13.9. Approximately-timed with polling� ������ nb_transport � TLM_REJECTED ����������� incoming transaction ���������������� TLM_REJECTED ���������������������������
������������������������� initiator ������������������
������
TLM_REJECTED ��� TLM_ACCEPTED �������� TLM_ACCEPTED ��immediate
response ������������������������������
���������������������� TLM_REJECTED �������

－136－

4.2.13.10. Loosely- to approximately-timed adapter� loosely-timed initiator � approximately-timed target � 2 ������ 1 �����������

���

Initiator � approximately-timed phase transitions �����������������������
����������������������������initiator � temporal decoupling ��������������������target ����������������������������
������������ message sequence chart ���������
����� loosely-timed � initiator � temporally decoupled ����������� local time �
nb_transport ��������������� Target � local time ������initiator ������
���������� phase transition � END_REQ ����� initiator ����������
BEGIN_RESP � initiator �������(initiator � TLM_COMPLETED ������������
���������������)�������END_RESP �������������������
����������������������������������� approximately-timed
target � nb_transport �����������������������������������
��������������initiator ��� target ��������loosely-timed initiator � target
��� END_REQ �������������������������generic payload ������
��������������������������������������������
loosely-timed initiator � backward path ��� adapter �� initiator ��� nb_transport �����
�����������������������������������������������
��� Adapter ��� target ����������������������������������
���������������������������������

4.2.13.11. Approximately-timed initiator to loosely-timed target
� tlm_phase ��������� non-blocking transport interface �����������������
����� approximately-timed initiator � loosely-timed target ������������������
�������������initiator ���������������������������
loosely-timed target ��������� BEGIN_REQ �� BEGIN_RESP �������������
���������������������� nb_transport ������������������
�����nb_transport ������������initiator ��������������BEGIN_RESP�������������������� END_REQ ��������������� target ������������������������� initiator ��END_RESP � target ��������
nb_transport ���������������
����END_RESP �����������������

－137－

initiator � 3 ������������������������������������ target �loosely-timed �������� initiator ����������������������������
������������������������������

4.2.14. Transaction lifetime example
� ������������������������������� ����������initiator ���������nb_transport ������������������������������������������TLM_ACCEPTED ����������
��������������� nb_transport ������������������ target ������������ TLM_ACCEPTED ����������
����target ���������������TLM_COMPLETED ��� nb_transport � target �
initiator ����������� nb_transport �������������������������
����������� initiator ���������� nb_transport �������TLM_COMPLETED���������� initiator ������
�����initiator ��������������������������������������
�������

4.3. ����������������
4.3.1. ���������
�������������������DMI�����������������������������
��������������������������������������������������
��������DMI ����������������������������������������
����� transport ��� nb_transport �������������������������������
�����������������������
�������������������������������������������������
��������������������������������������������������
������������������� DMI �����������������������������
�������DMI �������� tlm_dmi �� DMI ������������������������
�����������������������������������������������
DMI �����������������������������������������������
������������
DMI �����������������������������������������������
�������������DMI ��������������������������������DMI��������������������������������

4.3.2. �����
namespace tlm {// Defined in tlm_helpers.henum tlm_endianness {TLM_UNKNOWN_ENDIAN, TLM_LITTLE_ENDIAN, TLM_BIG_ENDIAN};
class tlm_dmi_mode{
public:enum Type { READ = 0x1, WRITE = 0x2, READ_WRITE = READ|WRITE };Type type;};class tlm_dmi
{

－138－

public:};

tlm_dmi() { init(); }void init();unsigned char* dmi_ptr;
sc_dt::uint64 dmi_start_address;
sc_dt::uint64 dmi_end_address;
sc_core::sc_time read_latency;
sc_core::sc_time write_latency;
tlm_endianness endianness;

template <typename DMI_MODE = tlm_dmi_mode>class tlm_fw_direct_mem_if : public virtual sc_core::sc_interface{
public:virtual bool get_direct_mem_ptr( const sc_dt::uint64& address,
DMI_MODE& dmi_mode,
tlm_dmi& dmi_data) = 0;};class tlm_bw_direct_mem_if : public virtual sc_core::sc_interface{
public:virtual void invalidate_direct_mem_ptr(sc_dt::uint64 start_range, sc_dt::uint64 end_range) = 0;};
} // namespace tlm
4.3.3. get_direct_mem_ptr ����a) get_direct_mem_ptr �������������������������������������
b)
c)

d)
e)

f)
g)
h)
i)

���������
address ��� DMI �������������������
dmi_mode ������������������� DMI ��������������������
DMI ����������������� DMI ��������������������������
�����������������������������������������������
��� tlm_dmi_mode �������
dmi_data ������������������� DMI �����������������
���������������������������������������������
get_direct_mem_ptr �������������������������������������
��������������������� get_direct_mem_ptr ����������������
����������������������������� get_direct_mem_ptr ��������
�����������������������������������������������
�����������������������������������
������������������������������������� get_direct_mem_ptr
����������������
����������������� dmi_mode � dmi_data �������������������
������������������������ DMI ����� DMI descriptor ���������
��������������������������������DMI descriptor �������
true ����������������
������ ������ �������������������������������
descriptor ��������������������false �����������������

4.3.4. DMI_MODE ��������� tlm_dmi_mode ���a) tlm_fw_direct_mem_if ������� DMI ��������������������
b) DMI ������������������������ DMI ������������������
c)
d)
e)

����
������� DMI ���������������
DMI_MODE �����������������tlm_dmi_mode �����������������
�����������������������������������
type ������������������������ DMI ������������������
����� READ ��� WRITE ������ READ_WRITE ������������ type ��������������������READ_WRITE ������������������������
���������������������READ_WRITE � READ ��� WRITE �������
��������������������

－139－

f)
g)
h)

tlm_dmi_mode �����������������������DMI ����������� CPU �������� DMI �������� CPU ID ����������
�������������� DMI ���������������� DMI ������������
������������������� DMI ������������ tlm_dmi_mode ������
�������
������� DMI �������������������������������� DMI ���������������������

4.3.5. tlm_dmi ���a) DMI descriptor � tlm_dmi �����������DMI descriptor ����������������b)��������������������������������������������� DMI
descriptor ��������������������� get_direct_mem_ptr ��������� init�����������������
����������������� DMI descriptor ����������������������DMI descriptor �������������������������
init ����������������

c)
4.3.6. invalidate_direct_mem_ptr ����a) invalidate_direct_mem_ptr ����������������������������������
b)

c)
d)
e)
f)
g)
h)

���������
������������������������������������
invalidate_direct_mem_ptr ����������������������������������
��������READ_WRITE �� READ ��������������������������
��������������
start_range � end_range �������������������������������
������� invalidate_direct_mem_ptr ���������������������������
����������get_direct_mem_ptr �����������������������
�����������������������������������������������
�����������������������������
����������������� invalidate_direct_mem_ptr �����������������
������������
�����������������������������������������������
���������������������������invalidate_direct_mem_ptr �������
�������
start_range � 0�end_range � sc_dt::uint64 ���������������������������
���������������������������������
invalidate_direct_ptr � get_direct_mem_ptr �������������������������

i)
4.3.7. DMI Hint ��������
a) DMI hint � DMI ���������������������������������������
b)
c)
d)

������������DMI �����������������get_direct_mem_ptr ������
����������� DMI hint ������������
����������� DMI hint �������������������������������
��������������������� DMI hint ����������������
DMI hint ������������������������������� DMI hint �������
�������
DMI ��������������������� � ���������� DMI ������������������������
� � DM �������������������������������������������
������������� � �������������������� DMI hint ��������
� � hint � DMI ������������������������� get_direct_mem_ptr ����������

4.4. ����������������������
4.4.1. ���������

������������������������������ wait,event notification ��������
��������������������������������������������������
��������������������������������������������������
��������������������������������������������������
�������
������������������������������ ISS �����������������
��������������������������������������������������
��������������������������������������������������

－140－

���������������������������������������������

4.4.2. �����

namespace tlm {class tlm_debug_payload{
public:sc_dt::uint64 address;
bool do_read;
unsigned int num_bytes;
unsigned char* data;};class tlm_transport_dbg_if : public virtual sc_core::sc_interface{
public:virtual unsigned int transport_dbg(tlm_debug_payload& r) = 0;};
} // namespace tlm

4.4.3. ���a) transport_dbg ����������������������������������������
b)
c)
d)
e)
f)
g)
h)
i)
j)
k)

���������
���������������������������transport_dbg �������������
�������������������
������� address ���������������������������������address�����������������������������������������������
������������������������������������
����������������������������������
do_read ����������������� true ��������� false
num_bytes ������������������������������������������
�� 0 ��������
data ���������������������������������������������
��������transport_dbg ���������� delete ��������
������ transport_dbg ����������������������������������
���������
data ��������������������transport_dbg ������������������
������������������������
transport_dbg ����������������������������������num_bytes �������������������������������0 ����transport_dbg ��� wait ���event notification������������������������
����������������������

5. �����������������
5.1. ���������� �������port � export ���������
�����������
����������

�

��

�

��

�

Forwardpath � port
Backward path � export
Forwardpath � export
Backward path � port� � SystemC ������������������������ ����������������������
� � TLM2.0 ���������������������
� Transport
� DMI� ������������ I/F� � TLM1.0 ��������
�������
a) forward ��/backward ������������������������� I/F����� I/F ��
1 �������������������b) �������������forward ��/backward ��� port � export ������������c) �����������������������������������������d) �������������������������������������

－141－

5.2.
�

�

�

�

�

�����

I/F ���
� � forward/backward I/F�blocking/non-blocking I/F ��������������������
forward/backward
blocking/
I/F ����
�������� I/F
non-blocking
tlm_fw_nb_transport_if
forwardnon-blocking
tlm_nonblocking_transport_if
tlm_fw_direct_mem_if
tlm_transport_dbg_if
tlm_bw_nb_transport_if
backward
non-blocking
tlm_nonblocking_transport_if
tlm_bw_direct_mem_if
tlm_fw_b_transport_if
forwardblocking
tlm_blocking_transport_if
tlm_fw_direct_mem_if
tlm_transport_dbg_if
tlm_bw_b_transport_if
backward
blocking
tlm_bw_direct_mem_if������������ � � I/F ���������������������������������������� � ��������������� 3 ����������
tlm_generic_payload�������
tlm_phase������
tlm_dmi_mode
DMI ���� � �����������������tlm_generic_payload_types ���������� � ������������������� I/F ������������������������
��������(���������������������)�
�������
� � forward/backward I/F�blocking/non-blocking I/F �����������������
tlm_initiator_socket�����������
tlm_target_socket����������� � ������������������������������������������
tlm_nb_initiator_socket�������������������
tlm_b_initiator_socket�����������������
tlm_nb_target_socket������������������
tlm_b_target_socket����������������
��������
� � tlm_initiator_socket�tlm_target_socket �������������������
����������
BUSWIDTH 32������������������
FW_IF
tlm_fw_nb_transport_if
Forward path ���� I/F<tlm_generic_payload_types>
tlm_initiator_socket �� tlm_target_socket ������������� API ����BW_IF
tlm_bw_nb_transport_if
Backward path ���� I/F<tlm_generic_payload_types>
tlm_initiator_socket �� tlm_target_socket ������������� API ����API�
� � tlm_initiator_socket�tlm_target_socket ��������� API ����tlm_initiator_socket
tlm_target_socket
unsigned int get_bus_width() const;
unsigned int get_bus_width() const;
void bind(target_socket_type&);void bind(initiator_socket_type&);void operator() (target_socket_type&);void operator() (initiator_socket_type&);void bind(tlm_initiator_socket&);void bind(tlm_target_socket&);void operator() (tlm_initiator_socket&);void operator() (tlm_target_socket&);void bind(BW_IF &);void bind(FW_IF&);
void operator() (BW_IF&);
void operator() (FW_IF&);
BW_IF* operator->();

5.3. ���
a) tlm_initiator_socket �������������������������������������b)��� sc_port ����������������������������������������
����_export����������backward ��� sc_export �����������������
������ sc_gen_unique_name ��������������
� sc_port
�foo� sc_export
�foo_export

tlm_target_socket ����������������������������������

－142－

������ sc_export ��������������������������������
������������_port����������sc_port ��������������
��������� sc_gen_unique_name ���������
c)
d)
e)
f)
g)
h)
i)
j)

k)

� sc_export
� sc_port��foo�foo_port

get_bus_width ����������� BUSWIDTH �����
BUSWIDTH ������������������������������������
�������������������������������BUSWIDTH �����
���������������
�������� BUSWIDTH ������������������
bind �()��������������������������������������
���������������
bind �()������������������������������������ export����������������������������
�������������������������������bind �����()���
���������������� port ������������ export ��������
����� port ������������� export �������(�������)�
����������������������������� bind ���()�������
������������������
�������������������������������������bind �����()�������port � port�export � export �������������������
�������������������������(������������)�����
��(������������)�������������������
������������������������������������������
������������������������������������������
������������������������������������������
������������������tlm_initiator_socket � sc_port ��������
tlm_target_socket � sc_export �������������port �������������
��������������������� port �� export ��export �� export ���������������������������

�����
�

sc_portsc_export

�����

�����
�����
�����
l) �����������������forward path�backward path �����������
���������������������������(������
tlm_generic_payload_types)�������������������������� generic
payload �����������������������������������m) �����������->������������������ backward path �����
->�������������->�������������n) ���������tlm_initiator_socket, tlm_target_socket ���������������
� � tlm_nb_initiator_socket, tlm_b_initiator_socket� � tlm_nb_target_socket, tlm_b_target_socket
6. �����������������������
�������������������������������������������������
�������������������������������������������
����������������������������������������(��������)������������������������ write()�����������������������
������ write()���������������������������� 0 ������������
�������������������������������
���������������tlm_analysis_if � write()����������������� const
reference ����������������������������������������������
�����������������������������������������������
(generic_payload)���� deep_copy()���������������������������������

－143－

���������������������������
�������������������������������������������������
����������������������� tlm_analysis_if ���������tlm_write_if �����
��������� tlm_write_if �����������������������������������
� 8 �� Payload Event Queue �������������
TLM2 ������tlm_analysis_fifo ���������� tlm_fifo �������_alansysis_if �����
�������� write ������������������tlm_fifo ��tlm_analysis_triple ������
�������������������������������

6.1.

�����

����

6.2. ���
a) tlm_write_if � tlm_analysis_if ��������������������������������
��������������������
tlm_analysis_port ��������������������������������������
��������� sc_object ������
bind ������������������������������������write ������
��������������������� write �����������������������
���������������������������
����� () ��bind()��������
����������� 0 �����������������write()������������
unbind()������bind()��������������������������
tlm_analysys_port � write()����������������������������������
������write()����� const �����������������
write()������������������������ wait()����������
write()������const reference �������������������������������
���(data,����������)������������
���write()����� return ��������������������������������
�������������������������������� deep_copy()���������
���������������������������������������������
tlm_analysys_fifo �������������bound ����� tlm_fifo �����
tlm_analysys_fifo ���� write()����� tlm_fifo ������� nb_put()�����������
����

b)
c)
d)
e)
f)
g)
h)
i)
j)
k)
l)

7. ����������
7.1. ���������
�����������������SystemC ����������������������������
���������������������LT ����������������nb_transport()�����
����������sc_time_stamp()���������������������������
�������������������������������������������������
������������������������
tlm_quantumkeeper �������������������������������������
�������������������������������������������������
������ quantum keeper ������������������������SystemC ��������
����������������������
����������������������3.3.2 � LT ����������������������
����������������������������������������������4.2.8 � sc_time������������

7.2.

�����

<��>

7.3.

���
a) tlm_quantumkeeper �����������������������(����)��������

b)c)����������������������������������������������
����������������������������������������������
�������������������������������������������
����������������������������������������������
����������������������������������������������
����������������������������������������������
�����������������������������������
����������������������������������������������
��������� SystemC ������������������������������

－144－

d)

�����������������������������������SystemC ������
������� SystemC ����������������������������������
���������������(Yield)������
e) Yield ���SC_�C)Thread ������wait()��������SC_Method ����������
return ����������
f) ���������������������������� SystemC �������������
���������������������������������������LT �����
��������������������������g) ����������������������������������������������
����������������������������������������������
�������h) ����������������������������������������������
���������������
i) sc_time_stamp()�����������������������������������������j) SystemC ����������������������������nb_transport()��������
��������������������������k) ����������������������������������������������
����������������������������sc_signal ��������������l) �������������������������������� 0 ���������
compute_local_quantum ����������
m) set_global_quantum()������������������������������������
�����������������get_global_quantum()�������������������
��set_global_quantum()��������reset()�����������������������
�������������
n) get_local_time()��������������������
o) get_current_time()������������������sc_time_stamp()+���������������p) inc()���������������������������������������������
q) need_sync()������������������������������������� true ����r) �����������������������������������������������
�������������������������inc()�������������������
����� ����inc()���������������
s) sync()������wait(�����������)�����������������������
������������reset()����������
t) reset()������compute_local_quantum()������������������ 0 ����u) compute_local_quantum()����������������������������������
����������������������������������������������
����������������������v)� � �������������� 1000 ns ��������������-����� 3900ns�
���� 3000ns ����inc(200ns)������,4100ns ����4000ns ������
����need_sync()��true ������� sync()����������� 4100ns ���������������5000 ns -4100 ns = 900 ns ������� 900 ns �����
��������������

tlm_quantum_keeper ������������������������������������
��������compute_local_quantum ����������������������������w) ������������������������������������� yield ������
������� wait()���������sync()�������������������x) ����������������������������������������������
�������� need_sync ���������������� sync()�����������y) ����������������������������������������������
����������������������������sync()���������������
������� wait ��������������������� sync-on-demand(��������)����� � ���nb_transport()����� TLM_ACCEPTED �������� sync-on-demand �����
��������������������wait()����������������������
������� nb_transport()�������������������������������
�������TLM_ACCEPTED �����������������������������

－145－

���������������������� wait()��������������������
����������������������� wait()���������������������z) ����������������������������������������������
�������������������������������������������(����������)���������������������aa) ����������������������������������������������
������������������������������ b_transport()���������
������������������������������������������� wait()�����������������������������SC_(C)Thread ����������
(SC_Method ������)bb) ������� b_transport()��������������������������������
����������������������������������������������
��������������������������������������������
cc) ����������������������������������������������
����������������������������������������������
�������������

8.

Peyload event queue������������(PEQ)������������������������� SystemC �����
������������������������������ PEQ ������������������
������������������������ PEQ ��������
tlm_peq ���� TLM2.0 �������������
PEQ ������������ I/F ���������������������������������
�����������AT ������������������� I/F �������
�����������
���������������� Payload event queue ������� nb_transport �����������
��������������������� delayed_write_export ���������� PEQ ��������
����������������������������������� PEQ �������������
������������ write_port ���������������� PEQ ��������
�������������������������������������������������
�������tlm_fifo � write_port �������������
��������� PEQ �������������������������������������
�������������������������������������������������
������������������������������������������
PEQ � tlm_write_if � tlm_delayed_write_if ������������ TLM2 ������������ I/F
� tlm_analysis_if �������������
6 �� Analysis I/F ������������(PEQ �����������)�

9. Generic Payload
9.1. Introduction

Generic Payload � MMB �����������������������������������(����������������������������Generic Payload ���� MMB ���������
��������������������������������������������������
� Generic Payload ����������������������������������������
Generic Payload ������������/����������������������������
Generic Payload �������������������������������������

9.2.

���������

3 ������������������ blocking�non-blocking transport I/F �������������
���� TRANS ���� I/F ����������� TYPES �������������������
TRANS
TYPES
����
���������
������
A
tlm_generic_payload
tlm_genetric_payload_typesB
tlm_generic_payload������
C������
������
A�B�C ������������������ 3 ��������������������������
������������

9.2.1. �����������Generic Payload ������ ���������� tlm_generic_palyload ��������� tlm_generic_payload_types ������ �����"����"����"����"����������/������������������
���������������
����������������������

－146－

9.2.2. tlm_generic_payload ������������������ ���������� tlm_generic_palyload ������������ tlm_generic_payload_types ������������������� ����������������� ��������"����"���/��������������������������� ����� 2 ������������ ������/��������/�������������������������� ����������������������� generic_payload_types ���� ����������������/�������������������������
9.2.3. ����������������������� ������������������������/����� ��������������� Generic Palyload ���������������� ������������������� 2 ���������
9.3. Generic Payload �������

Generic Payload ������������������������������������������
��������������������������������������������������
�������������������������������

9.4.

������

9.5.

�����

(��)

��������������������������/�������������������/���/��������������������������������������������������
�������������������������������������������������
tlm_generic_payload ���� shallow ���(���������)� deep ���(�������)������
���������������������������������

9.6.
�

�

�
9.7.

9.8.
�
�

�

�����������������
�������� � ��������������Generic Payload ���������������� � ���������������������������������� shallow ��������� � ���������������� shallow ������� � deep_copy ��������������
������� � ���������������������������������������������
��������������������

�������������
��������

���������������
���������������������
����������
���������
��������
DMI ��
�����������
������

TLM_IGNORE_COMMAND
0
0
1
0
1
0
false
TLM_INCOMPLETE_RESPONSE
0������

��������
����
No
Yes
No
No
No
No
No
No
No
Yes
No
Yes

�����
����
No
No
No
Yes(read)
No
No
No
No
No
Yes
Yes
Yes

set_command �����������������������get_command �����������
���������
set_read � � � � � set_write � � � � � � � � � TLM_READ_COMMAND �
TLM_WRITE_COMMAND �������������is_read ����� is_write ��������
������������� TLM_READ_COMMAND�TLM_WRITE_COMMAND ��������
������
��������������� TLM_READ_COMMAND ���� Generic Payload �������
�������������������� TLM_WRITE_COMMAND ���� Generic Payload ������������

－147－

�
�
�
�
�
�
9.9.
�
�
�
�
�

�����������������������������������������������
����������
�����������������������������������������������
���������������
�����������������������������������������������
������������������������ TLM_COMMAND_ERROR_RESPONSE�
Generic Payload ���������������� TLM_IGNORE_COMMAND ���������
����������������������������
�������������������������������������������
�������������� TLM_IGNORE_COMMAND ����Address Attribute

set_address, get_address �������������
������ address_attribute ����� read/write ��������������������� � � � � � � � � � � � � � � � � � � � � � � � � address_attribute + (array_index %streaming_width)������������������
�������������������TLM_ADDRESS_ERROR_RESPONSE�
�����������������������������������������������
��������
�������0’�
9.10. Data pointer attribute� set_data_ptr, get_data_ptr ������������������� ��������������������������null������ ���� read/write �������������������������������������
�
�
�
�
�

���
���������������������������������
����������������������������������������
������������������������������������������������
write ����� TLM_IGNORE_COMMAND ��������������������������
�������
read ���������������������������������������������
�������������������0’�null��
9.11. Data length attribute� set_data_length, get_data_length �������������� �������read/write �������������������� byte enable attribute �����
�
�
�
�
�

��������������������������
����������������������������������������
‘���������������������������������������
TLM_IGNORE_COMMAND’���
tlm_initiator_socket, tlm_target_socket �����������������������������
����������������������������������
�����������������������������������������������
������������������������������������
TLM_BURST_ERROR_RESPONSE’�����������������������
��������1’�
9.12. Byte enable pointer attribute� set_byte_enable, get_byte_enable ����������� ������beat���������������������������������������
�
�
�
�
�
�
�

�����������������������������������������������
����������������������������������
������������������������������������������byte enablemask ������
byte enable array ������byte enable length attribute ������
byte enable pointer ��0’(null)������������������ byte enable ������
byte enable attribute �������������enable ���������������������
���enable ������������������������������
byte enable pointer � null �����������������������������������
������TLM_BYTE_ENABLE_ERROR_RESPONSE’read/write ������������������������������������������
���������������
�����������������������������������������������
��������������������������

－148－

�
�

������������������������������������������
������ read ������byte enable ���������������������������
�����������������������������������������������
�������������0’�������

�
9.13. Byte enable length attribute� set_byte_enable_length,get_byte_enable_length ����������
� read/write ��������������byte enable �������������� ������������������������������������� ���������������� byte enable �
�

�
�
�

byte_enable_array_index = data_array_index%byte_enable_length������
byte enable length � data array length ����������� byte enable � read/write �����
�byte enable pointer � null ����byte enable length ������
������������ byte enable length ��������������������������
��������TLM_BYTE_ENABLE_ERROR_RESPONSE
���������1’

�
9.14. Streaming width attribute� read/write �������������� streaming width ��������� �����(Beat)����������� �����������������������������(Beat)���������������
�
�
�
�

�
����0’������������������������������������������
�����������������������������������������������
��������
��������0’������������������������������
��������������������������������
������������ Streaming width ���������������������������
�������TLM_BURST_ERROR_RESPONSE
Byte enable ������������������������ byte enable length �������
���������0’��
9.15. Endianness� Generic payload �������������������������������
� tlm_initiator_socket � tlm_target_socket ����������������������������

� W �(BUSWIDTH+7)/8 ���������
��������������������������������������������
data[0]� LSB ���������������������data[0]� MSB ���� ������{a,b,c,d}���������������������������{LSB0,,, MSB0�LSB1,,,
MSB1�LSB2,,, MSB2,,, }�������������� {MSB0,,, LSB0� MSB1,,, LSB1�MSB2,,,
LSB2 ,,, }� �����������������������������������������������
������� ��������������������������������� �����������������������������������������������
����������(���)� ��������������������������������� ����������������������������������������������
��� ������������������������ byte enable ����������� � ���������� address=0, W=4, data={1,2,3,4,5}
���������� address=0, W=4, data={4,3,2,1,x,x,x,5}, be={1111,0001}
� SOCKET ��������BUSWIDTH ����������������������������
��������������

�

9.16. Atomic Transactions
� Read-modify-write �������������������
9.17. DMI allowed attribute� G set_dmi_allowed, get_dmi_allowed ���������� ���������������������������������DMI ������������
��������������������true’�������4.3.7 ����������false－149－

9.18. Response status attribute

set_response_status, get_response_status ����������
� resoponse status=TLM_OK_RESPONSE �������is_response_ok ��true’����response status
�TLM_OK_RESPONSE ����is_response_error ��true’���� get_response_string �������������� ����������� generic payload ����������������������������
������� ������� TLM_INCOMPLETE_RESPONSE �����������������������
����������������� �����������������TLM_OK_RESPONSE �������������������
�������� �����������������TLM_GENERIC_ERROR_RESPONSE ������ ��������TLM_INCOMPLETE_RESPONSE� ������������������������������

9.18.1. The standard error response� �����������������������������������������������

�
�
�

�

����
a) ��������������������������������������������
������������������������������ TLM_OK_RESPONSE �����b) ��������������������������������������
c) SystemC ������������ SystemC ������������������������
��������� TLM_OK_RESPONSE �����
����������������������
�����������������������������������������������
�������������
�����������������������������������������������
������������ RAM ��������������������������������
��������������i) ������������������������write/read �������������write��� read ���������������������������������������
�������a)�������
ii) ������ write �����������������������������������
�������a)�������
iii) ROM �� write �������������������������������������
��������� SC_INFO � SC_WARNING ��������������
iv) ������ read ��������� write ����� write ��������� read �����
���������v) �������������������������������� read ����������
���������� a)�������
vi) ��������������������������������������������
�������������������������������������������
TLM_ADDRESS_ERROR_RESPONSE �������SystemC �������������
vii) ���������������������������������������������
������������a)��������������������������������
��������b)� c)�����������������������c)����������
�������
a),b),c)��������������������������������������������
�������������

－150－

9.19. �������
9.19.1. �����������������������������������������������������
��������������������������������� ������������������������������������������������
��������������������������������������������������
��������������������������������������������������
��������������������������������������������������
��������������������������������������������������
�������������������������������������������������

9.19.2. �����
������������������������������������������������
��������������������������������������������������
��������������������������������������������������
��������������������������������������������������
���������������������������������������������������
���������TLM ���������������������������������������
��������������������������������������������������
����

9.19.3. ������������������

������� tlm_extension �����������������������������������
��������������������������������������������������
��������������������������������������������������
���������������������������������������������������� ����������������������������������� set_extension �������
��������������������������������������������������
��������������������������������������������������
������������������������������������������������������a) �����������������������������������������������
�������������������������b) ���������������������������������set_extension �������
�����������������������������������������������
�����������������������������������������������
�����������������������������������������������
��������������������������������� set_extension �����������c) �����������������������������������������������
��set_extension ��������������������������������������
�����������������������������������������������d) �����������������������������������������������
������������������������������������������������
�����������������������������������������������e) �����������������������������������������������
�����������������������������������������������
�����������������������������������������������
�����������������������������������������������
�����������������������������������������������
�����������������������������������������������
��� set_extension ����������������������������
f) ���������������������

9.19.4. ���a) ������������������������������������������������
b)
c)

d)

�������������������������
�����������������������������
�����������������������������������������������
�����������������������������������������������
�����������������������������������������������
��������������������������������������������������
��������������������������������������������

－151－

e)
f)
g)

���������������������������
����������������������������������
������� tlm_extension ����������������������� tlm_extension ��������������������������������������������������
���������������������������������������������������h) ��� tlm_extension ������� clone ���������������������������
����������������������������� clone ������������
deep_copy ������������������� �����������������������
����������������������������������i) ���������� tlm_extension ������������������������������
� ID ��������������������������������������������
���� ID �����������ID ������������������j) �����������������������������������������������
� ID ��������������������������������������������
�����������������������������������������������
�����������������������������������������k) ����������������������������� null ����l) �����������������������������������������������
����������m) ���� set_extension�get_extension � clear_extension ��������������������
����������� ID ����������������������������������
����� Set�Get ��� Clear ��������������������� ID ���������
���� Set�Get ��� Clear ���������n) ����������������������������������ID ������������
�����������������������������������������o) ������ template<typename T>T* set_extension(T*)������������������ T ������������������������������������������������
������������������������������������� null�����p) ������ tlm_extension_base* set_extension(unsighned int, tlm_extension_base*)� 2 �����
������������������������������������������� T ����������������������������������� ID �������������
�����������������������������������������������
������ null�����q) �������������������������������� null �������������
�����������������r) ������ template<typename T> void get_extension(T*&)������������������
�������������������null ������������tlm_exstension �������
�����������������������������������������������
�����������s) ������ tlm_extension_base* get_extension(unsigned int)����������� ID �����
������������������������������ ID ���������������
�����������������������������������������������
����������������� null ��������t) ������ template<typename T> void clear_extension(const T*)����������������
�������������������������tlm_extension ���������������
����������u) ������ void clear_extension(unsigned int)�������������������������
���������������������������������� ID �����������
��������������������v) �����������������������������������������������
���������������������������������C++������������
�����������������������������������������������
������������ re_size_extensions ��������������������������
�����������������������������������������������
�� resize_extensions ���������������w) ���� resize_extensions ����������������������������������
���������������

10. TLM1 Legacy

��� TLM1 ������������� tlm_fifo ���������� TLM 2.0 ���� 2 �������
������������������

－152－

10.1. TLM1 ����������

���������������������� transport( const REQ& , RSP& ) � TLM 1.0 ������
������TLM 2.0 ������������

10.2. TLM1 fifo �������
����

10.3. tlm_fifo����

11. Glossary
����

－153－

4.2.5 SystemC���������
���© Copyright 2008 JEITA, All rights reserved

SystemC���������������
���
SystemC����������������������
��������� �������������������� �������������������������
����������������������
����
2008�3� �����
� 2008�����������������
� 2008����������������
�© Copyright 2008 JEITA, All rights reserved

2

－154－

SystemC������������
������������������� �������HW�SW�����������
���������������������
�

��

���

��
2. ������
3. SW��
4. HW�� (���)5. ��
6. ����� (���)7. ���

1.

1.

2.
3.
4.
5.
6.

FNDM���
�������
������������
�������
�����������������

© Copyright 2008 JEITA, All rights reserved3��SystemC��LSI������������������LSI��������������������������������CPU��������������CPU�����������������
�������������������������������
����������������������������
2005��SystemC�IEEE-1666������������2006��
TLM-1.0�OSCI������������������������
���������2008���TLM-2.0���������������EDA������������������������
��������������������������������
�����������LSI������������������
����������������TLM�������������
��������������OSCI������������
SystemC�������������������������
������������LSI���������������������
����������������

© Copyright 2008 JEITA, All rights reserved

4

－155－

FNDM���

FNDM : Function Network Design Methodology© Copyright 2008 JEITA, All rights reserved����LSI�������
������������������
(Function Network)������
LT/AT

AT/CA
SW��

��������������������������
���OSCI-TLM�����������
���������
�������
SW�����

���Modular Interface� ������
����������
�������
HW�������

HW��

��������������
LT: Loosely Timed , AT: Approximately Timed , CA: Cycle Accurate© Copyright 2008 JEITA, All rights reserved

6

－156－

Function Network�������(Function Unit)������
�������(Network)����

FU_B
FU_A

FU_D

FU_E

FU_C
��������

•FU_B�FU_C���������
•FU_A->FU_B/FU_C->FU_D����������������������������������
•FU_D->FU_E����������������������������������

© Copyright 2008 JEITA, All rights reserved

7

Function Network ������������
Function Unit A

Function Unit B

Function Unit C

processing

dodiprocessing

dodiprocessing

controllc

lc

controllc

lc

control

di

gc

gc

do

gc

Global Control Unitgc
cpu

gc: global control ���������
lc: local control �FU�������

© Copyright 2008 JEITA, All rights reserved

8

－157－

�����
������������������������������
����������������

�������
������������������������
���������������������

��������
GCU (Global Control Unit)�����������
��������������������

© Copyright 2008 JEITA, All rights reserved

9Function Unit�������������� ����������processing��������� �����������������
processing����������������
���control��������� ������processing�����control���������������������� ������������������
� gc����������������
�© Copyright 2008 JEITA, All rights reserved

10

－158－

Global Control Unit
FU (Function Unit)�������� ������������ ����������CPU�������
�������������� ������������������
�����FU��������������
�© Copyright 2008 JEITA, All rights reserved

11FU��������
���������������������������
���������������������
�������������������������
��������������

�

�����
GCU������������������
���© Copyright 2008 JEITA, All rights reserved

12

－159－

HW�����
�����������������
��������
�������

���������
�������

���������������������
��������������
��������

��������
�������

������

© Copyright 2008 JEITA, All rights reserved

13�����������
����������������
������������ ��������������� ������� ��������������� ��� ��������
�

����
�

��������������
������������

© Copyright 2008 JEITA, All rights reserved

14

－160－

�����
���������FU(Function Unit)�
GCU(Global Control Unit)�������
���� ������������������
����������� ��������������������
������������ ��������������������
��������������������
�© Copyright 2008 JEITA, All rights reserved

15�������

© Copyright 2008 JEITA, All rights reserved－161－�����������������
�����������������������������

������������������1�����������

����������������������������

void put(const TD &data, const bool &vld=true)bool ns_put(const TD &data, const bool &vld=true)���bool nb_can_put(const bool &vld=true)��bool nb_put(const TD &data)���bool nb_clr_put()������
void bind(T channel)
void operator ()(T channel)���������������
void reset()© Copyright 2008 JEITA, All rights reserved

17��������������
�������
����������������������������
void get(TD &data, const bool &en=true)
T get(const bool &en=true)�����������������1�����������

����������������������������

bool ns_get(TD &data, const bool &en=true)���bool nb_can_get(const bool &en=true)��bool nb_get(TD &data)���bool nb_clr_get()������void bind(T channel)
void operator ()(T channel)���������������
void reset()© Copyright 2008 JEITA, All rights reserved

18

－162－

�������������
�����������
����������
friend sc_trace(sc_trace_file*, const T&, const
std::string&)�

FIFO��������������������
�����������������������
����������������
clk ����
rst ���������
�������������������������

© Copyright 2008 JEITA, All rights reserved

19

put��
void put(const TD &data, const bool&vld=true)vld������data�����������
��������������
vld���������������vld������������������������
�����© Copyright 2008 JEITA, All rights reserved

20

－163－

ns_put��
bool ns_put(const TD &data, const bool&vld=true)vld������data����1�������
�����true���������false����vld���������������vld������������������������
�����© Copyright 2008 JEITA, All rights reserved

21

nb_can_put��bool nb_can_put(const bool &vld=true)�����������������������
�����vld���������������
vld�������������������
���������������

© Copyright 2008 JEITA, All rights reserved

22

－164－

nb_put��
bool nb_put(const TD &data)�����������������������
��������������������������
����������������

© Copyright 2008 JEITA, All rights reserved

23

nb_clr_put��bool nb_clr_put()�����������������������
�����
nb_put()����������������
��������������������
nb_can_put(false)������������

© Copyright 2008 JEITA, All rights reserved

24

－165－

put()�non-blocking�������
non-blocking������������blocking����������������
void put(const TD &data, const bool &vld=true){if(vld){while(!nb_can_put()) wait();while(!nb_put(data)) wait();do{wait();}while(nb_clr_put());}elsewait();}© Copyright 2008 JEITA, All rights reserved

25

get��
void get(TD &data, const bool &en=true)
T get(const bool &en=true)en��������������������
��������������
en���������������en������������������������
�����
get()����2���������data������������������������
���������������

© Copyright 2008 JEITA, All rights reserved

26

－166－

ns_get��bool ns_get(TD &data, const bool
&en=true)en������data����1�������
�����true���������false����en���������������en������������������������
�����© Copyright 2008 JEITA, All rights reserved

27

nb_can_get��bool nb_can_get(const bool &en=true)�����������������������
�����en���������������
en�������������������
����������������

© Copyright 2008 JEITA, All rights reserved

28

－167－

nb_get��bool nb_get(TD &data)�����������������������
��������������������������
����������nb_can_get()���
���������������1������
����������������nb_get()�
����������������

© Copyright 2008 JEITA, All rights reserved

29

nb_clr_get��bool nb_clr_get()�����������������������
�����
nb_can_get()���������������
��������������������
���nb_can_get(false)���������
���© Copyright 2008 JEITA, All rights reserved

30

－168－

get()�non-blocking�������
non-blocking������������blocking����������������
void get(TD &data, const bool &en=true){
if(en){
while(!nb_can_get()) wait();do{wait();}while(!nb_get(data));while(!nb_clr_get()) wait();}else
wait();}© Copyright 2008 JEITA, All rights reserved

31bind��
void bind(T channel)
void operator ()(T channel)���������������������
���������������������
�����������������

© Copyright 2008 JEITA, All rights reserved

32

－169－

reset��void reset()����������������������
����© Copyright 2008 JEITA, All rights reserved

33

sc_trace��friend sc_trace(sc_trace_file*, const T&,
const std::string&)
vcd��������������������
��© Copyright 2008 JEITA, All rights reserved

34

－170－

blocking������
blocking���������
while(1){input.get(d_in);
d_out = calc(d_in);
output.put(d_dout);}© Copyright 2008 JEITA, All rights reserved

35

Non-blocking������
nb_clr_get()�nb_clr_put�nb_can_get()�nb_can_put()���wait()����������������
���������������������������check_stall()��������
bool en�vld, is_ds; T data;
en=true; vld=false; is_ds=false;
while(1){input.nb_can_get(en);if(is_ds)
is_ds = false;
else
vld = input.nb_get(data);
if(vld) d_out = calc(d_in);if(vld)if(en=output.nb_can_put()) output.nb_put(d_dout);}

do{wait();}while(check_stall(data, is_ds));© Copyright 2008 JEITA, All rights reserved

36

－171－

check_stall�����������������������clr�������������� �������������������������
�����������������
�bool check_stall(T &ds, bool &is_ds ){bool stall = !input.nb_clr_get();stall = stall || !output.nb_clr_put();if(stall&&!is_ds)
is_ds = input.nb_get(ds);return stall;}© Copyright 2008 JEITA, All rights reserved37�������������
����������������������
mi::mi_get_if<TD>����mi::mi_put_if<TD>�����������
�����������������������
fn_rdyvld_ch<TD> ����fn_rdyvld_ch<TD>::in ��������
fn_rduvld_ch<TD>::out ��������

�����������FIFO��������
fn_fifo_ch<TD,FL> ����fn_fifo_ch<TD,FL>::in ��������
fn_fifo_ch<TD,FL>::out ��������

�

SRAM������FIFO��������

fn_fifo_sram_ch<TMW> ����fn_fifo_sram_ch<TMW>::in ��������
fn_fifo_sram_ch<TMW>::out ��������

�

FIFO�������clk����������rst(������������
�������������������

© Copyright 2008 JEITA, All rights reserved

38

－172－

������� (fn_rdyvld_ch)

module_A
put��
processmodule_B

out

fn_rdyvld_ch

in

get��
process© Copyright 2008 JEITA, All rights reserved

39

FIFO (fn_fifo_ch)

module_A

module_B
fn_fifoput��
processout

fn_fifo_ch

clk

in

get��
processrst© Copyright 2008 JEITA, All rights reserved

40

－173－

SRAM����FIFO(fn_fifo_sram_ch)fn_sram_wrapperclk

fn_srammodule_A

module_B
memp

put��
processin

fn_fifo_sram_chout

process

fn_fifoget��
process

clk rst© Copyright 2008 JEITA, All rights reserved

41������������

© Copyright 2008 JEITA, All rights reserved－174－���������������
�������������������
���������������������
��� ��������������������
������������� ��������������������
��������������������
������������������� ��������������������
��������������������
�© Copyright 2008 JEITA, All rights reserved

43��������������

fn_rdyvld_chIn<0>sc_uint<3> en;
TD data[3];fn_rdyvld_ch

In<1>In.get(data,en)

fn_rdyvld_ch

In<2>© Copyright 2008 JEITA, All rights reserved

44

－175－

�������������
�������
����������������������������

�����������������1�����������

void get(TD data[num_of_port], const sc_uint<num_of_port> &en)
sc_uint<num_of_port> ns_get(TD data[num_of_port], const
sc_uint<num_of_port> &en)����������������������������
���
sc_uint<num_of_port> nb_can_get(const sc_uint<num_of_port> &en)��
sc_uint<num_of_port> nb_get(TD &data)���
sc_uint<num_of_port> nb_clr_get()

�

�����

�

���������������

void bind<num>(T channel)
void reset()© Copyright 2008 JEITA, All rights reserved

45

get��
void get(TD data[num_of_port], const
sc_uint<num_of_port> &en)en�����1�����������������
���������������������
en���������������en�����
���������������������
���
num_of_port��������

© Copyright 2008 JEITA, All rights reserved

46

－176－

ns_get��
sc_uint<num_of_port> ns_get(TDdata[num_of_port], const
sc_uint<num_of_port> &en)en���������������������
en�����1�����data����1�����������������1������
��������0����en�����0��������������en�����1���������������
������������

© Copyright 2008 JEITA, All rights reserved

47

nb_can_get��
sc_uint<num_of_port> nb_can_get(const
sc_uint<num_of_port> &en)�����������������������
�����en���������������
en�������������������
����������������

© Copyright 2008 JEITA, All rights reserved

48

－177－

nb_get��
sc_uint<num_of_port> nb_get(TD &data)�����������������������
��������������������������
����������nb_can_get()���
���������������1������
����������������nb_get()�
����������������

© Copyright 2008 JEITA, All rights reserved

49

nb_clr_get��
sc_uint<num_of_port> nb_clr_get()�����������������������
�����
nb_can_get()���������������
��������������������
���nb_can_get(false)���������
���© Copyright 2008 JEITA, All rights reserved

50

－178－

get()�non-blocking�������
non-blocking������������blocking����������������
void get(TD &data, const bool &en=true){
if(en){
while(!nb_can_get()) wait();do{wait();}while(!nb_get(data));while(!nb_clr_get()) wait();}else
wait();}© Copyright 2008 JEITA, All rights reserved

51bind��
template<unsigned int num>
void bind(T channel)���������������������
���������������������
�����������������num�������

© Copyright 2008 JEITA, All rights reserved

52

－179－

reset��void reset()����������������������
����© Copyright 2008 JEITA, All rights reserved53�������

© Copyright 2008 JEITA, All rights reserved－180－���������������
������������������������������

�������������������1�����������

����������������������������

void put( const TA &address, const TD &data, const bool &vld=true)bool ns_put(const TD &data, const bool &vld=true)���bool nb_can_put(const TA &address, const bool &vld=true)��bool nb_put(const TD &data)���bool nb_clr_put()

�

�����

void bind(T channel)
void operator ()(T channel)���������������
void reset()© Copyright 2008 JEITA, All rights reserved55���������������
������������������������������
void get(const TA &address, TD &data, const bool &en=true)
T get(const TA &address, const bool &en=true)�������������������1�����������

����������������������������

bool ns_get(TD &data, const bool &en=true)���bool nb_can_get(const TA &address, const bool &en=true)��bool nb_get(TD &data)���bool nb_clr_get()������void bind(T channel)
void operator ()(T channel)���������������
void reset()© Copyright 2008 JEITA, All rights reserved

56

－181－

�������������
�����������
����������
friend sc_trace(sc_trace_file*, const T&,
const std::string&)����
clk ����
rst ���������
// ����������

© Copyright 2008 JEITA, All rights reserved

57

put��
void put(const TA &address, const TD&data, const bool &vld=true)vld������data������������
���������������
vld�����������������vld��
���������������������
������

© Copyright 2008 JEITA, All rights reserved

58

－182－

ns_put��
bool ns_put(const TA &address, const TD&data, const bool &vld=true)vld������data������1�����
�������true���������false����vld�����������������vld��
���������������������
������

© Copyright 2008 JEITA, All rights reserved

59

nb_can_put��bool nb_can_put(const TA &address,
const bool &vld=true)�����������������������
�����vld���������������
vld�������������������
�����������������

© Copyright 2008 JEITA, All rights reserved

60

－183－

nb_put��
bool nb_put(const TD &data)�����������������������
��������������������������
������������������

© Copyright 2008 JEITA, All rights reserved

61

nb_clr_put��bool nb_clr_put()�����������������������
�����
nb_put()����������������
��������������������
��nb_can_put(false)����������
��© Copyright 2008 JEITA, All rights reserved

62

－184－

put()�non-blocking�������
non-blocking������������blocking����������������
void put( const TA &address, const TD &data, const
bool &vld=true){if(vld){while(!nb_can_put(address)) wait();while(!nb_put(data)) wait();do{wait():}while(nb_clr_put());}elsewait();}© Copyright 2008 JEITA, All rights reserved

63

get��
void get(const TA &address, TD &data, const
bool &en=true)
T get(const TA &address, const bool &en=true)en�����������������������
�������������
en�����������������en������
�����������������������
get()����2���������data�������
������������������������
��������

© Copyright 2008 JEITA, All rights reserved

64

－185－

ns_get��bool ns_get(const TA &address, TD &data,
const bool &en=true)en������data������1�����
�������true���������false����en�����������������en�����������������������
������

© Copyright 2008 JEITA, All rights reserved

65

nb_can_get��bool nb_can_get(const bool &en=true)�����������������������
�����en���������������
en�������������������
���������������������

© Copyright 2008 JEITA, All rights reserved

66

－186－

nb_get��bool nb_get(TD &data)�����������������������
��������������������������
������������nb_can_get()��
����������������1�����
�����������������nb_get()�����������������

© Copyright 2008 JEITA, All rights reserved

67

nb_clr_get��bool nb_clr_get()�����������������������
�����
nb_can_get()���������������
��������������������
�����nb_can_get(false)�������
�����© Copyright 2008 JEITA, All rights reserved

68

－187－

get()�non-blocking�������
non-blocking������������blocking����������������
void get(const TA &address, TD &data, const bool
&en=true){
if(en){
while(!nb_can_get(address)) wait();do{wait();}while(!nb_clr_get());
while(!nb_get(data)) wait();}else
wait();}© Copyright 2008 JEITA, All rights reserved

69bind��
void bind(T channel)
void operator ()(T channel)���������������������
���������������������
�����������������

© Copyright 2008 JEITA, All rights reserved

70

－188－

reset��void reset()����������������������
����© Copyright 2008 JEITA, All rights reserved

71

sc_trace��friend sc_trace(sc_trace_file*, const T&,
const std::string&)
vcd��������������������
��© Copyright 2008 JEITA, All rights reserved

72

－189－

blocking������
blocking���������
for���������������
sum = 0;for(address = address_min; address <address_max; ++address){
input.get(address, d_in);
sum+=din;}© Copyright 2008 JEITA, All rights reserved

73

Non-blocking������
Non-blocking���������������������
��������nb_can_get�nb_get���������
for����������������
sum=0; addr=addr_min;for(sc_uint<4> i=0; i<8;){
if(mem.nb_can_get(addr, addr<addr_max)) addr++;vld = mem.nb_get(din);if(vld){++i;sum+= din;}wait();}© Copyright 2008 JEITA, All rights reserved

74

－190－

Non-blocking������2
nb_can_get��2��enable�����������nb_clr_get�����
������������������������������
sum=0; addr=addr_min;for(sc_uint<4> i=0; i<8;){
if(addr<addr_max)
if(mem.nb_can_get(addr)) addr++;vld = mem.nb_get(din);if(vld){++i; sum+= din;}wait();
mem.nb_clr_get();}© Copyright 2008 JEITA, All rights reserved

75

Non-blocking������3��������nb_can_put�nb_put����������������������
���for����������������
en=true; vld=false;for(address = address_min; address < address_max; ){if(input.nb_can_get(en)) vld = input.nb_get(d_in);else vld = !en;if(vld) d_out = calc(d_in);}if(mem.nb_can_put(address, vld)){
en = mem.nb_put(d_dout);++address;}else en = !vld;
wait();
mem.nb_clr_put();© Copyright 2008 JEITA, All rights reserved

76

－191－

�������������

��������������������
mi::mi_mem_get_if<TA,TD>����mi::mi_mem_put_if<TA,TD>�
����������
������������������
���������get�put�����

�get�������put������������

���

fn_sram_port<TMW> SRAM�������

fn_sram_ch<TMW> ����fn_sram_ch<TMW>::mem SRAM�������

�get��������put�������������

fn_sram_wr_ch<TMW> ����fn_sram_wr_ch<TMW>::in SRAM����������
fn_sram_wr_ch<TMW>::out SRAM����������

�

get�put���������clk����������rst(�������
������������������������

© Copyright 2008 JEITA, All rights reserved

77�������(fn_sram_port)

module_Aput��

fn_sram
fn_sram_wrapper

fn_sram_port

processget��clk© Copyright 2008 JEITA, All rights reserved

78

－192－

�������(fn_sram_port)

module_Aput��

fn_sram
fn_sram_wrapper

fn_sram_port

fn_sram_port

processget��clk© Copyright 2008 JEITA, All rights reserved

79�������(fn_sram_ch)

module_A

fn_sramadapter

fn_sram_wrapper

memp fn_sram_ch

in_process
mem

put��
get��
out_process

clk

clk

rst

© Copyright 2008 JEITA, All rights reserved

80

－193－

�������(fn_sram_ch)

module_A

fn_sram_wrapper

in_processadapter

fn_sram
fn_sram_port

memp fn_sram_ch

put��

mem

get��
out_process
clk

clk

rst

© Copyright 2008 JEITA, All rights reserved

81�������(fn_sram_wr_ch)fn_sram_wrapperclk

fn_srammodule_A

module_B
memp

put��
processout

fn_sram_wr_ch
adapter
clk

in

get��
processrst© Copyright 2008 JEITA, All rights reserved

82

－194－

���

© Copyright 2008 JEITA, All rights reserved��������
��������������������
static const unsigned int raw_bits_len
T(const sc_uint<raw_bits_len>&)void set_raw_bits(T&, const sc_uint<raw_bits_len>&)�������������
sc_uint<raw_bits_len> raw_bits(const T&)�������������
// sc_uint�����fn_raw_bits<ram_bits_len>�������
�������������������������������== �����
<< ����
const std::string to_string()
sc_trace(sc_trace_file*, const T&, const std::string&)© Copyright 2008 JEITA, All rights reserved

84

－195－

�����������������
������sc_uint<raw_bits_len>�����
���������������������
����������������������
���������������������
����������������������
��������������������������
�������
������������double���������
����������������������
© Copyright 2008 JEITA, All rights reserved85��������������

© Copyright 2008 JEITA, All rights reserved－196－�����GCU�FU��������GCU�FU����������
�������gc������� �����FU��GCU����gc����������������������
�������������������
��������������������
����FU��������������
clk��������rst������
�© Copyright 2008 JEITA, All rights reserved87���������
������������
������� �����������
���������������������
������������������������������������������
��������������������
�����������������������
������������������������
����������������������
������
���������������
������� ������������������
������� �������������������������������
������� ������������� �������������
������� �������������� ��������������
������

© Copyright 2008 JEITA, All rights reserved

88

－197－

GCU��������
���������
������� ��������
������������������
��������� ������������������
��������
����������������
����������������
���������������������������
������������� ����������������������
��������������������
��������� ����������������������������
��������

© Copyright 2008 JEITA, All rights reserved

89

GCU��������
���������
��������������������
�������������������
�����������������
������������������������
���������
��������
������
��������������������� ����������������������
�����������������������������������������������������
������������������������������������������
������������������������������������
�© Copyright 2008 JEITA, All rights reserved

90

－198－

FU��������
����������
������� ���������
�������������������
���������� ������������������
��������
����������������
����������������
��������������
���������� ��������������� ����������������� �����
�������������������
���������������������
���������� �����������������������������
��������

© Copyright 2008 JEITA, All rights reserved

91

FU��������
����������
��������������������
������������������
�������������������������
��������
�������
������������
�����
�
�
���������������� �����������������������
����������������������������������������
����������������������������������������������
�����������������������������������������������������
����������������������������
�© Copyright 2008 JEITA, All rights reserved

92

－199－

�����������gc���lc�����������
������� ����������
��������������������
��������������������
������������������
������������������
������������������
����������� ������������������
��������
�������������������������������������������������
���������������������
���������������������
������� ����������� ����������� ����������������
������� ����������������
��������������������������������������������������� �����������������������������
�����������������������������������
�����������������������������������
�����������������������������������
������������ ������������������������������������
�����������������������������������������
��© Copyright 2008 JEITA, All rights reserved

93�����������gc���lc(��)����������������� ������������������
��������
������������������
�����������������
�����������������
��������������� �����
��������������
��������������
��������������
�������������������������������� �����������������
����������������� ����������������������������
����������������
�������������������������������������������
��© Copyright 2008 JEITA, All rights reserved

94

－200－

�����������gc���lc(��)������������������������������������
��������
�����������������
������������������
��������������� �����
��������������
��������������
����������������������� �����������������
���������������������������������������������
����������������
�����������������������������
��© Copyright 2008 JEITA, All rights reserved95�����������gc���lc(��)������������������������������������
��������
�����������������
������������������
��������������� �����
��������������
��������������
����������������������� �����������������
���������������������������������������������
����������������
�����������������������������
��������
© Copyright 2008 JEITA, All rights reserved

96

－201－

����
���������������SRAM�
������������������ ���������������SRAM�
������������������ DRAM�����
� FU����DSP�CPU�����
�© Copyright 2008 JEITA, All rights reserved

97

－202－

4.2.6 SystemC��������
2008 ����

© Copyright 2008 JEITA, All rights reserved

SystemC��������2008��
���JEITA EDA�������
���OSCI� ���2008�1�25� 10:00�12:00
� ������������������F203+F204 (��200�)� �����
�
�

�

��

�

��������������������������

������������������������������

����������������������������������

���������������������

�

�

�

�

�

��� ���������������
�������������������������������
�������� ������������������������� ������������ ����������� ��������

© Copyright 2008 JEITA, All rights reserved

2

－203－

SystemC��������2008���������SystemC����������
SystemC��������������
��������
SystemC�����OSCI��������
���� OSCI TLM2.0�������������
��������������
� JEITA SystemC WG�����������
���������
� SystemC����������������
������������
�© Copyright 2008 JEITA, All rights reserved

3

SystemC��������2008����������������������OSCI�����OSCI TLM2.0�����������������SystemC�������������
���������
�����
�

�

�

�

OSCI���Patrick Sheridan������OSCI�����������
������TLM���������TLM2.0 Draft2���������
���������
��������������OSCI TLM2.0 Draft2���������
OSCI��Thorsten Grötker��������������OSCI TLM��
����������������������
SystemC WG���OSCI TLM2.0������������������
����TLM����������������������������
�������������������������������WG
����SystemC�������������������������
��������������
�������������������������TLM�����
������������OSCI TLM2.0 Draft2�����������
�������������������������TLM������
����������������������������

© Copyright 2008 JEITA, All rights reserved

4

－204－

SystemC��������2008����������������

��������������������������������
�����������������������
TLM����������������������������
������������������������������
�������������
�������OSCI��������������������
�����������������������������
������������������������������
������������������������������
�����

�

�

�

���������������������������

���������������������������
OSCI����������������������������
������OSCI����������������������
������������������������������
��������������������JEITA�����������TLM���������
��������������

�
�
�
�

�
�

© Copyright 2008 JEITA, All rights reserved

5�����������
���������������������
����������������������
���������������������
SystemC������������������ �����SystemC�������������
��������������
� ��SystemC���������������
������
� SystemC��������������������� TLM���������������������
������������������������ ����������������������
�© Copyright 2008 JEITA, All rights reserved

6

－205－

��������
������������
�������

���������

��������

�����������

������������
�����������

�������������
����������

�����������

172�(100%)�����������������
2008�

2007�

���
����� �������
������

����������������

�����������

����������

���������

����������������

������������

������������

������������

��������
��������

��������
��������

�����������

�����������

132�(100%)

144�(100%)© Copyright 2008 JEITA, All rights reserved

7����������������
�������������

2007�
��
������

2008�
����������

����������

��������

����������

����������
����������

������������

������������
������������

132�(100%)�����������

�����������

����������
��������

144�(100%)����������������

2007�

2008�
���
������

��������

���������

�����������

��������

����������

���������
���������

������������

������������
�����������

132�(100%)������������

144�(100%)© Copyright 2008 JEITA, All rights reserved����������
���������
8－206－����������������
��������������

2007�

2008�
���
��������

������������

������������

������������

132�(100%)�����������

��������

����������

��������

����������
��������

����������

�����������

144�(100%)

����

2007�

2008�

������������
������������

����������

����������
��������

����������

��
�����
��
����
�����

132�(100%)����������

��������

144�(100%)© Copyright 2008 JEITA, All rights reserved

9����������������?

���������������
�������������
����������������������

�������������
������������

����������������
����������

����
����
����
����
����
����

����������������
�����������
�����������������
���������
���
��

���

���

© Copyright 2008 JEITA, All rights reserved

���

���

���

���

10

－207－

4. ��������������?
����������
������
��������������������
���������
�������������������

����������
������

���������������
������������������

����
����
����
����
����
����

������������
������������
���
��

���

���
���
������������
�������

���© Copyright 2008 JEITA, All rights reserved

11

5. �������������?
���Verilog/VHDL������������
����
SystemC������

�������
������
���

C/C++�������
�����

�

����
����
����
����
����
����

����
�������������
SystemVerilog/SVA�
�����

���
���������
���
��

��

���

���

���

© Copyright 2008 JEITA, All rights reserved

���

���

���

���
12

－208－

6. SystemC�����������������?
�����������
�����������
�����������
������������
�����������
����
����
����
����
����
����

�������
�������
���
��

��

���

���

���

���

���

���

���

© Copyright 2008 JEITA, All rights reserved

13

8. SystemC���������������

����������
����������
�������

�����������

���

����
����
����
����
����
����

����

���
��

���

���

���

���

© Copyright 2008 JEITA, All rights reserved

���

���

���

���

14

－209－

9. �8��������������������������
a) SystemC������?
�������������
������������
������������������
�����������������
���������������

�������������
��������

����������
��������

�����������������

����
����
����
����
����
����

���������
��������

������������
������������
������������

���
��

��

���

���

���

���

���

���

���

���

© Copyright 2008 JEITA, All rights reserved15

9. �8��������������������������
b) SystemC������?
��������������
��������������

������������

����
����
����
����
����
����

��������������

���

��

���

���

���

© Copyright 2008 JEITA, All rights reserved

���

���

���

16

－210－

10. �8���������������
�������?

�������
�������

�����

�����

����

����
����
����
����
����
����

��

���
��

���

���

���

���

���

���

���

���

© Copyright 2008 JEITA, All rights reserved

17

11. �8����������������������
��������������?

���������
��������
��������
����������
���������
����
����
����
����
����
����

�������
�����
���
��

��

���

���

���

© Copyright 2008 JEITA, All rights reserved

���

���

���

���

18

－211－

12. SystemC�������������������
�����������
��������
�������������
����������������

��������
��������
��������

����������
��������
��������������

����
����
����
����
����
����

�������������
�����������
�����������
����������������
�������������
���������
���
��

��

���

���

���

���

���

© Copyright 2008 JEITA, All rights reserved

19

13. ��SystemC�����������������?
��������������
���������������
��������������
�����������
�����������
�����������
������
������������������������

����
����
����
����
����
����

��������������
������������������
���
��

��

���

���

���

���

���

HW/SW���������TLM�
���������������
��������������

© Copyright 2008 JEITA, All rights reserved

20

－212－

14. ��Open SystemC Initiative�OSCI��JEITA���������

������������

�������������������
����������
�������������
����
����
����
����
����
����

������������������
���
��

��

���

���

���

���

���

���

���

���

© Copyright 2008 JEITA, All rights reserved

21

15.������������������
��������
������

��������

�������������

�����������
����
����
����
����

�����

���
��

���

���

���

���

© Copyright 2008 JEITA, All rights reserved

���

���

���

���

22

－213－

SystemVerilog IEEEp1800 Draft3������ Issue List����������

�������������������
������������
���������
�������

Summary���������
��������

���������

�������
���������
��������
����"HDL" doesn't seem to be a suitable expression for SystemVerilog. In
some cases, SystemVerilog is referred as "HDVL.". Please discuss in
TWG and define the terminology and keep consistency in the entire
document.

��

�����

"Elaboration occurs after parsing the HDL and before simulation"
should be revised. The reasons are (1). because Compilation
description has been added before this description and compilation
has been defined as the pre-process of elaboration (2). not only
simulation is the purpose to use SystemVerilog.

�������������
������

"IEEE Std 11364-2005" should be "IEEE Std 1364-2005"

��

�����

There is no "'begin_keyword" description in index

��

�����

Want to see the keyword list categorized by approved version. (e.g.
1800-2005 keywordA, keywordB; 1800-2008 keywordC, keywordE…;)
Please see the attached file for the example.

����

�����

��������������������
��������������

WindowsNT is shown as the example to describe the difference ofbinary file operation. Need more updated OS example.

����

�����

��

"Syntax 20-22—" should be "Syntax 20-22" because the originalcontains redundant hyphens.

��

�����

SystemVerilog-WG

1"Syntax21-"1 should be "Syntax21-7"

��

�����

"Syntax21-2" should be "Syntax21-8"

��

�����

"Syntax21-3" should be "Syntax21-9"

��

�����

"SDF to Verilog delay value mapping" should be "SDF to
SystemVerilog delay value mapping"

��

�����

"SDF constructs mapping to Verilog" should be "SDF constructs
mapping to SystemVerilog"

��

�����

"SDF delay constructs mapping to Verilog declarations" should be"SDF delay constructs mapping to SystemVerilog declarations"

��

�����

"Table" are at the top of the charts but "Syntax" are at the bottom of
the charts. Using link-jump feature, we can jump to "Table"/"Syntax"
but our expectation is to jump to the charts. To remove thisinconvenience, please put both at the top of the charts.

��

�����

In the definition of "pass_enable_switch_instance","inout_terminal ,(black comma) inout_terminalred " should be"inout_terminal ,(red comma) inout_terminalred "

��

�����

Syntax continues to the subject with "--" but Table continues to thesubject with ":". Please unify.

�����������

on Page 668, "//from A.3.2" should be "//from A.5.2"

��

�����

The hyperlink from Syntax29-5 on page 683 is not active.

�����������

SystemVerilog-WG－214－������������������
�������������������
����������������

2�����������

�����������

"Software tools can perform" should be "Software tools should
perform". Such warnings are mandatory to avoid describing
unexpected behavior.

����

�����

"assert (req1 || req2);" in the example should be "assert (req1 || req2)"

��

�����

"Table 7-2" should be "Table 8-2" on line 2 of page 124.

��

�����

"fileId" should be "fileID" on line 6 of page 126.

��

�����

we believe that usually logic [31:0] would be little endian.

����������

�������������������
������
����������������
���������������������
������������ ������
����������������������
���������������������
�������������������
������������������������

There are no Sequence methods(ended, triggered, matched) in the
BNF

����

�����

The indentation of Yes/No in table18-29 are broken.

��

�����

the title at the article and at the bookmarks in Acrobat is different

��

�����

the title at the article and at the bookmarks in Acrobat is different

��

�����

the title at the article and at the bookmarks in Acrobat is different

��

�����

the title at the article and at the bookmarks in Acrobat is different

��

�����

the title at the article and at the bookmarks in Acrobat is different

��

�����

SystemVerilog-WG���������������������
�������������
������������������
�����������������������
��������������������
������

3"It shall be illegal for a module declaration to mix the port_reference
port lists of nonANSI style module headers with the list_of_port_declarations ports
lists of ANSI style headers." should be "It shall be illegal for a module
declaration to mix the port_reference port lists of nonANSI style module headers with the list_of_port_declarations ports
lists of ANSI style headers in one module" to explicitly show that the
mixture of non-ANSI and ANSI in one module is prohibited.

�������������
�����

��

path rule/scope rule is not clearly described here. 22.7 definition
would be mentioned here.remove "If $root is not specified, ahierarchical path isambiguous. For example, A.B.C can mean the local A.B.C or the toplevel A.B.C (assuming there is an
instance A that contains an instance B at both the top level and in thecurrent module). Verilog addresses thatambiguity The ambiguity is resolved by giving priority to the local
scope and thereby preventing access tothe top-level path. $root allows explicit access to the top level in thosecases in which the name of the top-level
module is insufficient to uniquely identify the path."����������

��������������������
��������������

"The immediate assertion statement is a test of an expression
performed when the statement is executed in theprocedural code." should be more precisely defined, i.e. thescheduling should be independently defined to avoid racing. We
recommend to execute the immediate assertions at "observed".We
don't put this to the situation at "$display" which cause the different
behavior for each simulator.

�������������
�������������������������
��������������

for PLI, tf_ and acc_ should be kept, at least in appendix for legacy
code maintenance purpose�������������
������

��Give the name of the superset (summation) of Assertion API,
Coverage API, Data read API and VPI. For example, SVPLI.

����������

��������������������
��������������

SystemVerilog-WG－215－��������
������

4��������
������

��������
������PowerFormat ���
2007��
PowerFormat ��WG
1��������CPF/UPF������

P3������������������

P4

�PowerGating��������������

P8

2

－216－

�����������
�����������������������������������������������
���

���

����������

��������

����������

�����������

������������

��������

�����������������������

����������

�������������

������������������

…

������������������
…

������������������� �������
���

���

�

������������������

���������������������� ��������������
�������������

�������������������������������������������������
��������������������
�����������������������������������������������������
��������������������������
��������������������������������������������

3������� (1/4)
����

���

����

������������
���������������������������
���������������
������������
�����������������

4

－217－

������� (2/4)
������

�������������

�����������

������

���������

set_switching_activity

set_pin_related_supply

����

���

�����������
�������

create_power_domain
update_power_domain

create_power_domain
create_pst
add_pst_state

����

���

����������

create_level_shifter_rule
update_level_shifter_rules

map_level_shifter_cell
set_level_shifter��������������

create_nominal_condition
update_nominal_condition
create_power_mode
update_power_mode
define_library_set

create_power_domain
create_pst
add_pst_state�����������

create_power_nets
create_ground_nets
create_global_connection

connect_supply_net
create_supply_net
create_supply_port
set_domain_supply_net

������������

define_level_shifter_cell

is_level_shifter

�����

����

������������
�������������
����������

�DVFS���������
�������������
UPF����������
�������������
�������������

�������������
������������
����������������
������������

���

���

�����������
�������

create_power_domain
update_power_domain

create_power_domain
create_pst
add_pst_state5������� (3/4)
������

�������������

�����������

����������������
������������
������������

��������������
������

(create_level_shifter_rule)(update_level_shifter_rules)(set_level_shifter)���������

��������������
������

create_level_shifter_rule
update_level_shifter_rules

set_level_shifter��������������
������

create_level_shifter_rule
update_level_shifter_rules

map_level_shifter_cell��������������

create_nominal_condition
update_nominal_condition
create_power_mode
update_power_mode
define_library_set

create_power_domain
create_pst
add_pst_state�����������

create_power_nets
create_ground_nets
create_global_connection

connect_supply_net
create_supply_net
create_supply_port
set_domain_supply_net

��������������
��������

������

������

���������������
���

���

�����������
������

������

������

���������������
���

���

�DVFS���������
�������������
UPF����������
�������������
�������������

6

－218－

������� (4/4)
������

����������

�������������

�����������

��������������

create_nominal_condition
update_nominal_condition
create_power_mode
update_power_mode
define_library_set

create_power_domain
create_pst
add_pst_state����������������
��

create_nominal_condition
update_nominal_condition
create_power_mode
update_power_mode
define_library_set

create_power_domain
create_pst
add_pst_state������������������
��

create_power_nets
create_ground_nets
create_global_connection

connect_supply_net
create_supply_net
create_supply_port
set_domain_supply_net

��������������

create_nominal_condition
update_nominal_condition
create_power_mode
update_power_mode
define_library_set

create_power_domain
create_pst
add_pst_state�����DVFS���������
�������������
UPF����������
�������������
�������������

�DVFS���������
�������������
UPF����������
�������������
�������������

7������������� (1/5)
�������������

����������������
���������������
������������
�����������������
��������������

8

－219－

������������� (2/5)
������

�������������

�����������

������

���������

set_switching_activity

create_power_domain
create_pst
add_pst_state

����

���

�������������
������

create_power_domain shutoff_condition
update_power_domain
identify_power_logic

create_power_domain
create_pst
add_pst_state���������������
�����

create_state_retention_rule
update_state_retention_rules

map_retention_cell
set_retention
set_retention_control����������������
������������
�����

create_nominal_condition
update_nominal_condition
create_power_mode
update_power_mode

create_power_domain
create_pst
add_pst_state���������������
������������
���

create_power_switch ack_delay��������������

create_isolation_rule
update_isolation_rule

map_isolation_cell
set_isolation
set_isolation_control��������������
������������
�(define_always_on_cell)

��

����

�����������
������������
������������

9������������� (3/5)
������
����

�����

��

�����������

�����������
map_isolation_cell
set_isolation
set_isolation_control�������������

create_isolation_rule
update_isolation_rule�����������

create_power_nets
create_ground_nets
create_global_connection

connect_supply_net
create_supply_net
create_supply_port
set_domain_supply_net

����������������
�

create_state_retention_rule
update_state_retention_rules

map_retention_cell
set_retention
set_retention_control������������

define_isolation_cell

is_isolation_cell�������������

define_power_switch_cellswitch_cell_type��������������

define_state_retention_cell

retention_cell��������������
�����

define_always_on_cell����������

�����������������
��������
�������� ���������
������������
�����������
����������������
�����������
���

10

－220－

������������� (4/5)
������

�������������

�����������

���

���

�����������
�������

create_isolation_rule
update_isolation_rule

map_isolation_cell
set_isolation
set_isolation_control�������

��������������
������

create_isolation_rule
update_isolation_rule

set_isolation
set_isolation_control����������������
���������

create_state_retention_rule
update_state_retention_rules

map_retention_cell
set_retention
set_retention_control��������������
�������

create_power_switch_rule
update_power_switch_rule

set_power_switch��������������
������

create_isolation_rule
update_isolation_rule

set_isolation
set_isolation_control��������������
������

create_isolation_rule
update_isolation_rule

map_isolation_cell�������������
����

create_power_switch_rule
update_power_switch_rule

set_power_switch���������

����

11

������������� �����
������

���

��

��

�����������

�����������

����

���

��������

create_power_nets
create_ground_nets
create_global_connection

connect_supply_net
create_supply_net
create_supply_port
set_domain_supply_net

��������������
��������

������

������

������������������

��������������
������

������

������

������������������

�������������

create_power_switch_rule
update_power_switch_rule

set_power_switch
create_power_switch
map_power_switch��������������
�����������

������������������

���������� ����������
����

����

����

���

����������������
�������

����

����

������������������

12

－221－

EDAアニュアルレポート

20072008年5月発行
禁無断転載

発

行

社団法人 電子情報技術産業協会〒101-0065

電子デバイス部

東京都千代田区西神田3-2-1
千代田ファーストビル南館
電話
作

成

03-5275-7258

FAX

03-5212-8121

三協印刷株式会社〒152-0002
東京都目黒区目黒本町5-20-7
電話

03-3793-5971

FAX

03-3793-6242

Copyright 2008 by Japan Electronics and Information Technology Industries Association
本書中に記載の会社名および商標名は、各社の登録商標、商標です。