EDAアニュアルレポート 2013
Annual Report on Electronic Design Automation－

システム・オン・チップ時代の向こうに－

Beyond the "System on a Chip" era2014年6月発行

作

成

半導体技術委員会／EDA技術専門委員会
Semiconductor Technology Committee／EDA Technical Committee

発行

一般社団法人 電子情報技術産業協会
Japan Electronics and Information Technology Industries Association

【巻頭言】「高付加価値LSIの設計基盤であるEDA技術発展に向けて」
EDA技術専門委員会 2013年度委員長 大芝 克幸
半導体は、家電製品や情報端末だけでなく、自動車、医療機器などにも搭載され、社会基盤にはなくてはならないものである。近年は、クラウドのような高度情報化社会、エコ社会を実現するために、高信頼性、低消費電力といった高付加価値をもつ半導体製品の提供が強く求められている。特に、増大するバラツキを考慮したタイミング設計技術、低消費電力技術、大規模 LSI の検証技術など、少ない工数で高品質な LSI を設計する技術において、一層の発展が期待されている。これらの技術発展には、国内の半導体産業、大学、官庁間の密接な連携が重要であり、海外の関連業界・機関とも国際的な視野で協調、連携を図っていく必要がある。
EDA 技術専門委員会は、電子情報技術産業協会（JEITA）における業界活動組織の 1 つとして、電子機器の機能・性能を決定するシステム LSI の設計技術に関わる活動を行っている。設計技術およびそれに関わる標準化の動向を調査・検討し、それらの発展・推進を図り、さらには国内外の関係業界の発展に寄与することを目的とし、以下の 3 つのテーマを設定し活動している。
(1) EDA 技術の動向・関連情報の調査検討、課題解決への提案(2) EDA に関する標準化活動への貢献(3) EDA 技術および標準化の普及推進のためのイベント実施・支援(1) EDA 技術の動向・関連情報の調査検討、課題解決への提案
2013 年度は、ナノ世代物理設計ワーキンググループ（NPD WG）と LSI-パッケージ-ボード相互設計ワーキンググループ（LPB WG）の 2 つで活動した。
NPD WG では、物理設計における課題の抽出、対策の検討、モデルやフォーマットを含む
設計手法の標準化を目的とし、微細プロセスにおける設計課題を予測し、対策の検討、提案を行っている。
LPB WG では、2011 年に提案した LPB フォーマットが EDA ベンダによる採用が進み、2013
年度は、いよいよ国際標準化に向け始動した。
本活動の成果は、関係機関・団体との会議や学会・研究会、セミナー等で発表し、また、
アニュアルレポートとして積極的に公開している。
(2) EDA に関する標準化活動への貢献
標準化担当委員を置き、各ワーキンググループの成果を標準化に結び付けるべく、関連する標準化団体・組織と連携して活動を推進している。
IEEE/DASC、SA には、コーポレート・メンバーとして参加している。毎年、米国での DAC(6 月）や DVCON（2 月）に合わせて開催される DASC 会議には現地で出席し、日本での SystemC
Japan（7 月）や EDSFair（11 月）には、米国から来日する関係者と交流を深めると共に、合同で DASC 会議にオンラインで出席している。2013 年度は、LPB フォーマットを IEEE に提案し、規格開発プロジェクト P2401 として作業が開始された。2015 年に IEEE Standard
承認の予定である。

1－1－SystemC/SystemVerilog/Power Format など言語関連の WG は、2013 年度も活動休止となったが、投票案件発生時には国内意見を取り纏め IEEE へのフィードバックを行う予定である。
また、IEC TC91/WG13 国内小委員会（EDA 分野）との情報交換・交流を通じて、国際的な標準化活動へも貢献している。本委員会で取り纏めた「設計言語俯瞰図」は、IEC に Technical
Report として提案し、IEC/TR 62856 The Bird's-eye View of Design Languages (BVDL) として 8 月に発行された。
(3) EDA 技術および標準化の普及推進のためのイベント実施・支援普及活動については、EDSFair (Electronic Design and Solution Fair)、システムデザ
インフォーラム (SDF: System Design Forum)、LPB WG による LPB フォーラムを開催している。
EDA 技術専門委員会では、EDSFair 実行委員長を任命し、EDSFair 実行委員会を立ち上げ
ると共に、特設ステージをはじめとする EDSFair の企画・運営に当たった。
EDSFair と同時開催したシステムデザインフォーラムでは、EDA 技術専門委員会および傘下のワーキンググループの活動内容と成果を発表した。
LPB WG では LPB 標準フォーマットを定義し、ベンダならびにユーザーを対象にしたセミナーを開催して普及を行った。2013 年度は、ユーザーを対象にしたリファレンス・フローを紹介するセミナーを実施した。
以下の図で、本委員会の活動と関係団体との関わりを示す。

2－2－

EDA 技術専門委員会は、上図の関連組織・標準化団体との連携のもと、3 つのテーマである EDA 技術調査と課題解決への技術検討、標準化活動、技術と標準化の普及促進という活動を通じ、高度情報化社会、エコ社会の実現に不可欠な高付加価値 LSI の設計を支える EDA
技術の発展、さらには日本の電子情報機器業界の発展に寄与すべく、2013 年度は 12 社約50 名の業界各社有志の参画により活動した。2014 年度も積極的な活動を継続する予定である。
本報告「EDA アニュアルレポート 2013」は、EDA 技術専門委員会の 2013 年度年次報告として、上記 3 つのテーマについて活動成果をまとめたものである。また、本委員会のホームページにも各種報告を掲載しているので、ご覧いただきたい。
(http://www.jeita-edatc.com/index-jp.html)

3－3－

2013 年度 JEITA/EDA 技術専門委員会 委員一覧

委員長

大芝

克幸

ソニーＬＳＩデザイン㈱第２ＬＳＩ設計部門
アナログデザインソリューション部
シニアデザインエンジニア

副委員長

山口

龍一

パナソニック㈱ＡＩＳ社
セミコンダクター事業部
システムインテグレーション
基盤技術開発グループ
参事

副委員長

高倉

正博

ルネサスエレクトロニクス㈱第二ソリューション事業本部
システムインテグレーション事業統括部
バックエンド設計部
シニアエキスパート

監事

改田

博政

㈱東芝

セミコンダクター＆ストレージ社
ミックスドシグナルＩＣ事業部
設計技術開発部
設計メリドロジー開発担当
参事

幹事

河村

薫

富士通セミコンダクター㈱事業本部
共通テクノロジ開発センター
専任部長

委員

林

靖二

生産技術研究所 実装技術研究部

キヤノン㈱実装技術第３研究室
主任研究員
委員

松澤

浩彦

㈱図研

ＥＤＡ事業部

ＥＬ開発部

シニア・パートナー
委員

市川

浩司

㈱デンソー

技術開発センター
ＤＰ－ＥＭＣ推進室
開発課長

5

－4－

委員

益子

行雄

日本ケイデンス・デザイン・システムズ社
テクニカルフィールド
オペレーション本部
シニアテクニカルセールス
マネージャー

委員飯島一彦

日本シノプシス(合)

技術本部

本部長

バイスプレジデント
委員

三橋

明城男

メンター・グラフィックス・ジャパン㈱マーケティング部
ディレクター

委員

畔野

正彦

㈱リコー

電子デバイスカンパニー
第一設計室
１１設計グループ

特別委員

田中

玄一

ルネサスエレクトロニクス㈱第二ソリューション事業本部
システムインテグレーション事業統括部
デザインインフラストラクチャ部
部長

特別委員

山中

俊輝

㈱リコー

画像システム開発本部
ＬＳＩ開発センター
第二開発室

開発二グループ

シニアスペシャリスト
特別委員

福場

義憲

㈱東芝

セミコンダクター＆ストレージ社
アナログ・イメージング事業部
設計技術開発部

設計インフラ担当

システム協調設計
主幹
客員

若林

一敏

日本電気㈱

ＥＳＳ事業センター
シニアエキスパート
グリーンプラットフォーム研究所
主幹研究員

客員

今井

正治

大阪大学

大学院

情報科学研究科

情報システム工学専攻
教授

6

－5－

略

語

一

覧

［１］団体・組織の名称
Accellera

Accellera Systems Initiative
旧Accellera（VIとOVIを統合した、設計記述言語の標準化に関連する活動
機関）とOSCI（Open SystemC Initiative : SystemC の標準化団体）が統合

ANSI

American National Standards Institute
米国の標準化国家機関

ASP‐DAC

Asia and South Pacific Design Automation Conference
アジア・南太平洋地域でのEDA関連の国際学会（1995年に始まる）

CENELEC

European Committee for Electrotechnical Standardization
EC（欧州委員会）の電気電子分野に関する標準化機関

DAC

Design Automation Conference
米国で行われるEDA関連の国際学会

DASC

Design Automation Standardization Committee
IEEEの下部組織で設計自動化に関する標準化委員会

DVCON

Design & Verification Conference & Exhibition
米国で行われる検証専門の国際会議

ECSI

European Electronic Chips & Systems design Initiative
欧州の設計自動化に関する標準化機関

EDIF Div．

Electronic Design Interchange Format Division
EIAの下部組織で電子系の惜報データ交換規格の検討機関

EIA

Electronic Industries Alliance
米国の電機電子通信業界団体

ICCAD

International Conference on Computer Aided Design
CADに関する国際学会

IECInternational Electrotechnical Commission
国際電気標準会議（電気電子分野に関する国際標準化機関）

IEEE

Institute of Electrical and Electronics Engineers, Inc．
米国の電気電子分野の国際的な学会組織

IPC

Association Connecting Electronics Industries
旧称:Institute for Interconnecting and Packaging Electronic Circuits
米国のプリント基板設計・製造に関する業界組織

ISOInternational Organization for Standardization
国際標準化機構（電気及び電子、通信技術分野を除く全産業分野[鉱工業、農業、医薬品等]に関する国際標準化機関）

6

－6－

IVC

International Verilog Conference
OVI が 主 催 す る Verilog HDL 国 際 学 会 で あ り 、 2000 年 に VIUF （ VHDLInternational Users Forum ） と 統 合 し て HDLCon （ International HDL
Conference）となり、2003年よりDVCon（Design & Verification Conference &Exhibition）として開催

JEITA

Japan Electronics and Information Technology Industries Association
一般社団法人 電子情報技術産業協会（電機電子業界団体）

JISC

Japanese Industrial Standards Committee
日本工業標準調査会（国家審議会、IEC/ISOに対する代表機関）

JPCA

Japan Electronics Packaging Circuits Association
社団法人 日本電子回路工業会

OSCI

Open SystemC Initiative
SystemC の標準化団体で、2011年にAccellera Systems Initiativeへ統合

OVI

Open Verilog International
Verilog‐HDLに関連する技術の標準化と普及推進組織で、2000年にVI（VHDL International）との統合でaccelleraに名称変更

SEMATECH

Semiconductor Manufacturing Technology Initiative (Consortium)
半導体技術を向上するために始まった米国の官民プロジェクト

Si2

Silicon Integration Initiative
設計環境の整備促進を支援する米国の非営利法人（旧CFI）

VASG

VHDL Analysis and Standards GroupDASC傘下のVHDL標準化に関するワーキンググループ

VITAL

VHDL Initiative Toward ASIC Libraries
VHDLライブラリ標準化団体

VSIA

Virtual Socket Interface Alliance
LSIの機能ブロックのI/F標準化を目指している業界団体、2008年解散［２］標準化・規格に関する技術用語
ALF

Advanced Library Format
OVIで検討されたIPをも含むASICライブラリのフォーマットALR

ASIC Library Representation
ASICライブラリ表現

CALS

Computer Aided Logistics Support/Commerce at Light Speed
製品の技術情報の流通に関するすべての標準化活動の総称

CHDS

Chip Hierarchical Design System
SEMATECHが要求仕様を作成した0.25-0.18um世代設計システム

7－7－

CHDStd

Chip Hierarchical Design System technical data
CHDSで使用するデータモデルの標準化

DCL

Delay Calculation Language
遅延計算のための記述言語

DPCS

Delay and Power Calculation System
IEEE1481として標準化推進されている遅延と消費電力の計算機構仕様

ECALS

Electronic Commerce at Light Speed
電子機器、半導体、電子部品等の複合電子部品技術情報の流通ならびに
ECALS 辞書等の維持管理等、すべての標準化活動の総称

EDI

Electronic Data Interchange
電子データ交換

EDIF

Electronic Design Interchange Format
EIAの下部組織で検討されている電子系の情報データ交換規格

ESPUT

European Strategic Program for Research andDevelopment in Information Technology
欧州情報技術研究開発戦略計画

HDL

Hardware Description Language
ハードウェア記述言語

IPIntellectual Property
流通/再利用可能なLSI設計資産（本来は知的財産権の意）

JISJapanese Industrial Standards
日本工業規格SDF

Standard Delay Format
遅延時間を表記するフォーマットSLDL

System Level Design Language
システム仕様記述言語

STEP

Standard for the Exchange of Product Model Data
CADの製品データ交換のための国際規格

VHDL

VHSIC（Very High Speed Integrated Circuit)
Hardware Description Language
IEEE1076仕様に基づくハードウェア記述言語

VHDL-AMS

VHDL-Analog and Mixed-Signal (Extensions)DASCの中で進められているVHDLのアナログ及びミックストシグナルシス
テムへの拡張8－8－

１．ＥＤＡ技術専門委員会の活動

1.1

2013 年度 JEITA/EDA 技術専門委員会 概要

委員会の名称EDA 技術専門委員会 (Electronic Design Automation Technical Committee)

委員会の目的EDA に関連する技術およびその標準化の動向を調査し、その発展、推進を図り、さらには国内外の関係業界の発展に寄与する委員会の構成会員会社 /委員
特別委員
客員

委員会の予算会費 240,000 円 * 12 社 = 2,880,000 円（会費 12 社）

委員会の開催幹事会の開催

年 4 回程度(実績：別紙-2 参照)
必要に応じ開催 (実績：別紙-2 参照)

担当事務局

JEITA/電子デバイス部

12 社/12 名
3名
2名

幾見

宣之・細川

照彦

■EDA 技術専門委員会役員と担当 (敬称略)・幹事会社 5 社 (5 名)
委員長 ：ソニー

大芝克幸

副委員長：パナソニック
副委員長：ﾙﾈｻｽｴﾚｸﾄﾛﾆｸｽ
監事
：東芝

山口 龍一
高倉 正博
改田 博政

幹事

河村

：富士通ｾﾐｺﾝﾀﾞｸﾀｰ

薫

EDSFair 特設ステージ企画検討会主査
EDSFair 実行委員会委員、ASP-DAC OC
HP/ML、内規改訂
広報ﾊﾟﾝﾌﾚｯﾄ、ｱﾆｭｱﾙﾚﾎﾟｰﾄ、ｼｽﾃﾑ･ﾃﾞｻﾞｲﾝ･ﾌｫｰﾗﾑ WG 委員
会計報告、ｼｽﾃﾑ･ﾃﾞｻﾞｲﾝ･ﾌｫｰﾗﾑ WG 主査
EDSFair 実行委員会委員
EDSFair 実行委員会委員長、ｼｽﾃﾑ･ﾃﾞｻﾞｲﾝ･ﾌｫｰﾗﾑ WG 委員

・特別委員 (3 名)
標準化担当
ナノ世代物理設計 WG 主査
LPB 相互設計 WG 主査

ﾙﾈｻｽｴﾚｸﾄﾛﾆｸｽ
リコー
東芝

田中 玄一
山中 俊輝
福場 義憲

・客員(2 名)上流設計識者、ASP-DAC ﾘｴｿﾞﾝ
ASP-DAC ﾘｴｿﾞﾝ

大阪大学
日本電気

今井 正治
若林 一敏

9

－9－

■2013 年度活動方針
1.委員会活動の継続的発展
スリムな組織でスムーズな運営と継続可能な体制の確立
・「委員の、委員による、委員＋業界のため」の活動
・活動のロードマップを作成し将来展望を持って進む
・健全で公平感のある財務体質の確立（会費、次期繰越金）委員会の効率的な運営・ルールを守る・議論に重点・予算の最適運用
2.標準化の推進と展開
・LPB フォーマットの国際デビュー（DAC、DATE）と積極展開
・IEEE-SA に Basic メンバー → Advanced 登録も検討
・IEEE/DASC メンバー（継続）・国際会議（IEEE/DASC）出席
・標準化団体との協議・関係構築■活動計画の概要 ＜別紙-1 参照＞

10

－10－

＜別紙‐1＞
活動計画の概要

1. EDA 技術の動向＆関連情報の調査検討、課題解決への提案(1) WG による技術動向とニーズ調査
・最先端テクノロジ：ナノ世代物理設計 WG、LPB-WG
・設計言語：今年度は言語関連の WG はすべて休会(2) 関連機関、団体、キーパーソン等との合同会議、意見交換、交流
・STARC、STRJ、JIC、JPCA、JIEP 等(3) 国内外の学会、研究会、イベントへの参加と連携
2. EDA 技術および標準化の普及推進のためのイベント実施、支援(1)「EDSFair2013」開催
・ET との同時開催で EDSFair 開催を継続
・特設ステージの運営体制（幹事会社＋委員会社有志＋JESA）継続(2) 各種ワークショップ、講演会の開催
・システム・デザイン・フォーラムの実施を検討
・LPB フォーラム
3. EDA に関する標準化活動への貢献と関連機関、団体への対応(1) EDA 設計言語およびモデル標準化のための技術的検討と提案
・LPB-WG を継続し、LPB 相互設計環境標準化に向けた活動を実施
・SystemC、SystemVerilog、VHDL、A-HDL、PowerFormat などは、必要に応じて対応（WG の再開等）(2) 国際的な関連機関、団体への参画・連携と標準化活動への協力
・標準化担当委員を中心に委員会で対応
・IEEE/DASC、IEEE-SA、Accellera Systems Initiative、Si2 等との連携
DASC 会議（6 月@DAC、6 月@SystemC Japan、11 月@EDSFair、3 月@DVCon）
IEEE-Basic の資格を継続→Advanced も検討
4. 委員会活動の広報(1) 広報パンフレットの配布@EDSFair2013(2) アニュアルレポートの発行（下記 HP でも公開）(3) WWW ホームページの公開 http://www.jeita-edatc.com/(4) 活動成果の発表
・システム・デザイン・フォーラム：標準化活動
・学術論文：ナノ世代物理 WG
・セミナー：LPB-WG

11

－11－

＜別紙‐2＞
2013 年度
年/月

2013/4JEITA/EDA 技術専門委員会 開催実績
技術専門委員会
4/19(金) (東京地区)
・13 年度役員審議、承認
・12 年度専門委員会/WG の年間活動報告
・13 年度事業活動計画
・委員名簿更新内容確認
・12 年度予算執行状況報告
・12 年度版アニュアルレポート報告
・EDSFair2013 実行委員会および特設ステージ企画検討 WG、SDF 活動報告
・13 年度予算案

懇親
会

幹事
会

○
（2012
年度
慰労
会）

4/19

関連イベント2013/5
・DAC2013 （6/2-6/6）@Austin, TX
・SystemC Japan (6/21)

2013/6
7/26(金) (東京地区)
・標準化活動/WG 進捗報告
・EDSFair2013 実行委員会および特設ステージ企画検討 WG、SDF 活動報告
・12 年度版アニュアルレポート配布
・EDSFair 用パンフレット原稿作成依頼予告

7/26

10/25(金) (大阪地区)
・標準化活動/WG 進捗報告
2013/10 ・EDSFair2013 実行委員会および特設ステージ企画検討 WG、SDF 活動報告
・EDSFair 用パンフレット配布

10/25

2013/7

2013/82013/9・EDSFair2013 （11/20-22）@横浜

2013/112013/12

2014/11/17(金) (東京地区)
・標準化活動/WG 進捗報告
・EDSFair/SDF 実施報告
・アニュアルレポート作成分担

1/17

2014/2
・DVCon2014 (3/2-6)@San Jose, CA
・DATE2014(3/24-28)@Dresden

2014/3

12

－12－

1.2

2013 年度 JEITA/EDA 技術専門委員会 WG 開催実績

月
2013 年 4 月
5月
6月
7月
8月
9月
10 月
11 月
12 月
2014 年 1 月
2月
3月

月
2013 年 4 月
5月
6月
7月
8月
9月
10 月
11 月
12 月
2014 年 1 月
2月
3月

13

ナノ世代物理設計 WG 関連
5/10(金) 13:00-17:00
6/13(木) 10:00-17:00
7/ 5(金) 10:00-17:00

第 1 回ナノ世代物理設計 WG
第 2 回ナノ世代物理設計 WG
第 3 回ナノ世代物理設計 WG

ルネサスエレクトロニクス 武蔵事業所
ルネサスエレクトロニクス 武蔵事業所
ルネサスエレクトロニクス 武蔵事業所

9/ 6(金) 10:00-17:00
10/11(木) 10:00-17:00
11/ 6(水) 10:00-17:00
11/29(金)-30(土)第 4 回ナノ世代物理設計 WG JEITA 409 会議室
第 5 回ナノ世代物理設計 WG JEITA 関西支部 第 1 会議室
第 6 回ナノ世代物理設計 WG JEITA 405 会議室
ナノ世代物理設計 WG/集中審議 パナソニックリゾート大阪

1/16(木) 10:00-17:00 第 7 回ナノ世代物理設計 WG JEITA 412 会議室
2/14(金) 10:00-17:00 第 8 回ナノ世代物理設計 WG JEITA 関西支部 第 1 会議室
3/14(木) 10:00-17:00 第 9 回ナノ世代物理設計 WG 富士通エレクトロニクス本社 12F 応接室

4/16(火) 13:00-17:00
5/23(木) 13:00-17:00

LPB 相互設計 WG 関連
第 1 回 LPB 相互設計 WG JEITA 413 会議室
第 2 回 LPB 相互設計 WG JEITA 402 会議室

7/ 5(金) 13:00-17:00

第 3 回 LPB 相互設計 WG

9/ 6(金) 13:00-17:00
9/27(金) 13:30-17:00
10/18(金)-19(土)11/20(水)-22(木)第 4 回 LPB 相互設計 WG JEITA 403 会議室
第 2 回 LPB フォーラム JEITA 416 会議室
LPB 相互設計 WG/集中審議 西伊豆 中荘
EDSFair/SDF
パシフィコ横浜

1/10(金) 13:00-17:00

第 5 回 LPB 相互設計 WG

日本教育会館

JEITA

810 号室

401 会議室

3/ 4(火) 13:30-17:00 第 3 回 LPB フォーラム JEITA 413-414 会議室
3/14(金) 13:00-17:00 第 6 回 LPB 相互設計 WG JEITA 412 会議室

－13－

1.3

JEITA/EDA 技術専門委員会ホームページ

1.3.1

開設の目的

電子情報技術産業協会（JEITA）の EDA 技術専門委員会の活動状況を公開し、EDA 技術に関する標準化や技術調査に関するご理解とご協力を頂くことを目的とする。
1.3.2

ホームページの構成

2006 年度にホームページを一新し、よりわかりやすく、欲しい情報に容易にアクセスできるような構成にした。ホームページは日本語版の他に英語版も用意し、英語版を最初に表示することで海外からの利用者の利便性を考慮している。日本語版、英語版の切り替えは簡単にできるように構成されている。本委員会の成果は、ドキュメントとして閲覧できると共に、ダウンロードすることもできる。
ホームページは以下の URL からアクセスすることができ、データ更新やメンテナンスは担当委員が行っている。
http://www.jeita-edatc.com/
日本語版・英語版は、それぞれ次のエントリーで構成されている。
日本語版：

英語版：

委員会の紹介

Introduction of a committee

委員会活動Committee activity

公開資料ライブラリ

Open data library

イベント・関連機関

Event・A related organization

お問い合わせInquiry

サイトマップ

Site map（１）委員会の紹介/Introduction of a committee
委員長挨拶、活動と成果、メンバーをサブエントリとする。本委員会の概要、前年度の活動内容・成果、本年度の活動計画、委員会メンバーを紹介している。
（２）委員会活動/Committee activity
下記の委員会の活動を紹介している。
・ナノ世代物理設計 WG
・LSI･パッケージ･ボード相互設計 WG
・SystemVerilog WG・SystemC WG
・PowerFormat WG
・EDSFair 実行委員会
なお、LSI･パッケージ･ボード相互設計 WG は、2011 年度から、独自のホームページを開設し、WG のページからリンクを張っている。

14

－14－

（３）公開資料ライブラリ/Open data library「公開資料ライブラリ」のページでは、EDA 技術専門委員会内の各委員会・WG の活動報告や各委員からの発表資料等を適宜掲載している。主な掲載資料を以下に示す。なお、英語版では、日本語版と同一の日本語資料を掲載している。
・EDA 技術専門委員会（過去のアニュアルレポート）
・EDA 標準化小委員会（SystemC 推奨設計メソドロジ、Power Format 比較表など）
・ナノ世代物理設計 WG（過去の資料）
・EDSFair 実行委員会（システムデザインフォーラムの紹介）・システムレベル設計研究会（旧サイトへのリンク）
・その他（過去の委員会活動報告）（４）イベント・関連機関/Event・A related organization「関連の会議」では、次の関係の深い EDA 関連技術委員会を紹介している。
・IEEE/DASC（電気電子学会/設計自動化標準化委員会）
・IEC/TC91/WG13（国際電気標準会議/電子実装技術委員会）
また、「関連機関」では、本委員会に関連のある 17 機関を紹介し、委員会名称はそれぞれのホームページへリンクされている。
（５）お問い合わせ/Inquiry
質問項目を入力するためのフォームが表示され、ホームページ管理者へのメールを送信することができる。
（６）サイトマップ/Site map
ホームページを構成している全体一覧が表示されるので、参照したいページに直接アクセスしたい場合に利用していただきたい。

15

－15－

２．各技術委員会の活動報告

2.1 EDA 標準化活動
2.1.1 標準化活動概要（１）発足の背景とミッション

JEITA/EDA 技術専門委員会の標準化活動は、
1990 年の EIAJ/EDIF 研究委員会設立に始まり、当初はEDA に関するグローバルな重要課題に対して日本の業界を代表する唯一の機関として、
特に設計記述言語の仕様標準化とその啓蒙等に多大な貢献を果たしてきた。近年、設計記述言
語は高度化し、普及が進んだ。しかし、設計生産性のさらなる向上および、それを支える EDA
ツールの効率的な開発・利用を進めるためには、設計技術言語の国際標準化は依然として重要なテーマである。そこで、標準化関連の活動をより明確に位置づけるため 2000 年 11 月に EDA
標準化小委員会が設立し活動を開始した。その後 2011 年度に入り標準化活動の見直しを行い、標準化小委員を廃止し、EDA 技術専門委員会の下に標準化担当委員を置く体制に変更し現在に至っている（図-1 参照）。
世界的には EDA 関連の標準は IEC（International Electrotechnical Commission）と IEEE（TheInstitute of Electrical and Electronics Engineers）で議論し、制定されてきた。IEC ではデザイン
オートメーションを議論する TC（Technical Committee）91/WG（Working Group）13、14、15、IEEE ではコンピュータソサイエティの DASC（Design Automation Standards Committee）、および SA（Standards Association）である。2002 年、IEC と IEEE が Dual Logo 協定を締結したこと
により、IEEE 標準は IEC での技術審議なく最終ドラフト投票のみで IEC 国際標準に昇格できるようになった。
国内では IEC の対応機関は、
日本工業標準調査会（JISC: Japanese Industrial Standards Committee）である。また、TC 毎に国内委員会があり、電子情報通信学会や JEITA に組織化されている。
TC91（電子実装技術）国内委員会は JEITA にあり、TC91 のハードウェア設計記述言語関連のワーキンググループ（WG13）の国内委員会は電子情報通信学会にある。
JEITA/EDA 技術専門委員会は、2002 年度に IEC/TC93 国内委員会と協調体制を確立し
IEC/TC93/WG2 の各種標準化提案を直接審議できる体制を構築した。2003 年度には、SystemCおよび SystemVerilog の標準化を業界として検討・推進する目的で、それぞれワーキンググルー
プを発足させた。2007 年度には、CPF（Common Power Format）と UPF（Unified Power Format）の 2 つの Power Format の標準化案の議論と統一を目的に、検討ワーキンググループを発足させた。SystemC は、ますます重要性が認識されているシステムレベルの設計言語の 1 つであり、SystemVerilog は IEEE1364（Verilog HDL）の後継・検証技術の拡張である。CPF/UPF の PowerFormat は、主にシステム LSI の低消費電力化設計の効率化を目的とした設計言語である。これ
らワーキンググループは、日本の標準化組織として、海外の関連団体と連携し、言語仕様の専門的な技術検討と改善提案を通じて、標準化へ貢献すること目指して活動を行っている。PowerFormat 検討ワーキンググループは目的を達成したため、2010 年 3 月に解散した。

16

－16－

EDA-TC
幹事会
標準化担当

登録/投票

IEEE

情報交換

TC91/WG13
LPB WG

専門家による情報交換
必要に応じて参加

国内委員会

ナノ物理 WG
成果発表
標準普及活動SDF
SDF 実行委員会

企画・開催

EDSFair 実行委員会

企画・開催

EDSFair

図－1 EDA 技術専門委員会の体制（２）2013 年度活動 国内活動

標準化活動の大きな成果として、LPB WG の LPB フォーマットを EDA 関連で日本初の国際標準（IEEE 規格）とするべく議論を本格化。国内では WG 内での議論に留まらず、複数回のフォーラム開催、国内でのベンダセミナでの情報発信、日本開催の国際学会での情報発信を行った。
JEITA/EDA 技術専門委員会提案の「設計言語俯瞰図」は、IEC TC91/WG13 メンバーで最終確認を行った後、投票によって無事承認され、Technical Report として 2013 年 8 月に登録を完了した。IEC/TR 62856 The Bird’s-eye View of Design Languages (BVDL)（３）2013 年度活動 国際活動

本年度は LPB フォーマットの IEEE 標準化に向けた活動を本格化し、念願の日本初の EDA
標準へ向け、実現の第一歩を踏みだした。DASC 会議への直接参加、国際学会 DAC での展示による情報発信を通じ IEEE DASC メンバーの協力を得て、LPB フォーマットを IEEE P2401
として、IEEE SA による WG 設置承認まで完了し、次年度 WG 活動を開始するステップまで進めた。
詳細は 2.3 節 LPB 相互設計 WG 内で紹介する。

17

－17－

① IEEE DASC 情報交換
2013 年度は IEEE DASC 会議/メンバーとの情報交換を 4 回参加。JEITA EDA 技術専門委員
会の状況報告も実施。2 回は米国開催で田中特別委員を派遣。2 回は日本に開催を誘致した。
対面会議を複数回実施することによりキーマンとの交流を深められ、IEEE P2401 実現に向け、強固な協力関係を構築できた。
DAC 会議

6月5日

米国オースティン市

SystemC Japan

6 月 21 日

新横浜

EDSFair

11 月 21 日

横浜

DVCon2014 会議

3月6日

米国サンホセ市② IEC/TC91/WG13 国際連携
田中特別委員（WG13 メンバー）が下記 2 回の IEC/TC91/WG13 会議に出席し、国際標準化活動を推進すると共に、EDA 技術専門委員会（日本側）の意見反映を実施した。
IEC/TC91/WG13 会議

6月5日

米国オースティン市

DVCon2014 会議

3月6日

米国サンホセ市

2.1.2 IEEE/DASC（電気電子学会/設計自動化標準委員会）
・IEEE-SA（標準協会）（１）活動の概要

IEEE は米国に本部を置く電気、電子、情報、などの国際的な学会である。また、この分野の標準化活動を長年にわたり、しかも広範囲に実施している。SA は IEEE 標準規格を管理する組織であり、新規規格と規格メンテナンスの提案承認、規格投票作業と規格化承認を管理する。
DASC は Computer Society の下部組織として、SA の支援を受けながらエレクトロニクス産業
における設計自動化関連の標準化活動を行っている。
活動の中心は、標準設計記述言語（HDL： Hardware Description Language）の VHDL と Verilog
HDL に関連する設計と検証であり、タイミング情報、論理合成、算術関数とテストの標準化に注力している。これら設計言語に関連して、システムレベルまで適用範囲を拡大して、Analog
Mixed Signal、ソフトウェアとハードウェア協調設計等の拡張の標準化を検討している。2005
年には SystemVerilog と SystemC という高位設計技術言語、設計と検証を統合した記述言語の標準化作業が完了し、2009 年および 2012 年には SytemVerilog、2011 年には SystemC がそれぞれ第一回目の改定作業を完了している。

18

－18－

（２）JEITA/EDA 技術専門委員会との関連

これまでは EDA 技術専門委員会は IEEE/DASC のメンバーとして関連する WG に参加し、標準化案に日本の意見を反映してきた。2004 年 12 月には IEEE-SA のメンバーにもなり、IEEEの標準化活動に、ドラフトレビュー・標準化案の改善の提案・投票を通じて積極的に参加している。
今年度は、EDSFair2013 の会期中 2013 年 11 月 21 日に IEEE/DASC との情報交換会を DASC
会議と共に、日本で開催した。米国からは Stan Krolikoski 氏（DASC 委員長）
、Dennis Brophy
氏（DASC 委員）、電話会議で P1801 Chair の John Biggs 氏、Erich Marcher 氏、日本からは、田中標準化担当委員、LPB WG 福場主査、他 LPB WG メンバー4 名が出席した。会議において、
EDA 技術専門委員会からは、活動状況の紹介として LPB フォーマットの標準化への検討状況を説明し、DASC 側からは IEEE での標準化の P1801 での実例や注意点の説明を受けるなど
LPB フォーマットの標準化へ向けた情報共有を行い、日本初 EDA IEEE 標準実現への加速ができた。

（３）IEEE 規格投票について
本年は、EDA に関連する規格そのものに対する投票はなかったが、規格検討のための WG
設立に関する投票を 4 件実施した。いずれも可決されている。
-

P2401 LBP Format（新規）-P1666.1 SystemC-AMS:（新規）-P1801 パワーフォーマット（UPF）（改訂）-（誤記訂正）
P1801 パワーフォーマット（UPF）

2.1.3 IEC/TC91/WG13（国際電気標準会議/デザインオートメーション）

IEC の SMB（Standardization Management Board・標準管理評議会）は、TC93 に対して P メン
バー数を 5 以上にすることを求め、TC93 も P メンバー数の増加に向けて何年も努力を続けたが成功せず、2012 年 2 月、SMB において TC93 の解散と TC91 への合流が決定された。その後、TC91 での調整を終え WG13-15 の 3WG で活動を再開した。また、DA（Design Automation）を扱う 3WG のみで従来同様、国内サブ委員会として電子情報通信学会下で活動継続することとなった。韓国や中国では旧 TC93 と TC91 との合流に手間取っており、旧 TC93 メンバーがうまく活動できていないという現実がある一方、日本では TC91 への合流がスムーズに進み従来通り問題なく活動できている。

19

－19－

（１）活動の概要

IEC は 1906 年に設立された国際標準化機関であり、すでに 100 歳を越える。設計自動化を取り扱う IEC/TC93 は 1992 年に設立された。TC93 の全体会議は毎年開催され、スイス、英、
仏、米、デンマーク、日、英、米、独、伊と開催された。その後 2012 年に TC91 傘下での活動を開始し現在に至る。

（２）TC91/DA の組織とワーキンググループ（WG）

TC91/DA は 3 つの WG から構成されている。今までの各 WG の主な活動を示す。
・WG13：部品・回路・システム記述言語、モデルのハーモナイゼーション：（a）設計検証記述言語 SystemVerilog とシステム記述言語 SystemC の言語仕様拡張と利用普及のためのモデル化を検討。
（b）国際規格のメンテナンス（VHDL、VHDL-AMS、PSL、SDF、DCL/SPEF、IBIS 等）。
（c）STEP Electrical（ISO 規格）と EDA 標準の整合性の検討。
（d）EDIF と AP-210 との整合性の検討。
（e）言語間の Interoperability の検討
・WG14：再利用可能部品ライブラリ、規格適合性テストの具体的事案の議論。
日･米･欧の各プロジェクト間の仕様整合と連携の検討、日本からは JEITA/ECALS プロジェ
クトの成果を提案している。IBIS も話題に取り上げられている。最近は電子カタログの流通に関する規格案が議論の中心となっている。
・WG15：システムテスト記述言語、ATML（Automatic Test Markup Language）の検討。

20

－20－

2.2

ナノ世代物理設計ワーキンググループ（Nano Scale Physical Design Working Group）

2.2.1

目的

半導体デバイス・配線テクノロジの進化に伴い、新たな設計上の課題があらわれてきている。
また、これらの課題に対処するため各社が開発した設計手法や設計情報が、標準化されず、設計
環境の開発・サポートコストが削減できない事例や、EDAツール間あるいは半導体ベンダと顧客との間の情報授受がうまく行えない事例が増えてきている。
一方、国内半導体ベンダではFabless化が進み、提供されるプロセス情報や設計環境のみでは、設計品質を保つことが困難になった。そのため、これまで以上に製造と設計を補完する種々の事
象をいかにスムーズにやりとりする仕組みを作るかが重要となる。
上記課題を背景として、本ワーキンググループでは、次のような調査、課題検討、および標準化を実施することにより、より効率的な設計環境の実現に貢献することを目的として活動する。


ナノ世代テクノロジノードにおける、LSI の物理設計・検証に関する参加各社の共通課題の抽出、および解決手法の提案



半導体ベンダとその顧客との間でやり取りするライブラリや設計情報等を規定する、設計
ルール・ガイドラインの作成



LSI の物理設計、検証手法の精度、互換性や効率を向上できるライブラリ・設計情報フォー
マットの標準化



各種ライブラリを用いて行う検証が十分な精度で行えるかを判定するための標準ベンチマー
ク・データの作成

2.2.2

活動内容

2013 年度は参加各社の抱えている設計課題を再調査・分類することで、テーマを再検討した。
従来からの活動テーマに加え、現在問題となっている課題を再調査することで、活動テーマの優先順位付けを行い、以下の 4 テーマを今後の活動テーマとして位置づけた。


ノイズ発生メカニズムとモデリングの検討

ばらつき要素の分類・標準化



低電圧におけるばらつき評価



次世代 Tr.構造における物理設計課題の検討

将来を見据えたテーマとしては「低電圧動作回路ばらつき評価」や「次世代 Tr.構造における設
計課題」を、現状の設計課題からのテーマとしては「ノイズ発生メカニズム」や「ばらつき要素の分類」などに取り組み、各テーマに対して改善策の提案を行っていく。
DFM などの先端プロセスに関しては、JEITA の生産技術専門委員会とも連携して活動を進める。
これら活動で得られた成果は、本アニュアルレポートや学会発表などを通じて、広く公表を行っ
ていく。

21

－21－

今年度の活動としては、上記テーマの選定と課題の調査までを行う。具体的な改善策や手法の提案については、来年度以降の成果として報告していく。
今年度の活動から得られた各テーマの課題と今後の展開を以下に記す。
(1) ノイズ発生メカニズムとモデリングの検討
今年度は各社で抱えているノイズに関する課題に対して共有、調査を行った。
調査の中で、DIE/PKG/PCB の協調設計における問題の調査を行い、一般的に抱える各社の課
題をまとめた。また、過去の本 WG のノイズに関する成果を再確認した。
来年度は各社共通の課題である jitter を中心に調査を進めていく。
(2) ばらつき要素の分類
過去検討した配線コーナー・ばらつき削減技術を総括するため、グローバル・ローカル・シ
ステマティックばらつき等の定義を再確認した。グローバル・ローカル・システマティック・
ランダムばらつき定義、それぞれの成分分離に関する文献、およびパス遅延でのばらつき圧縮技術に関する文献の調査を実施した。
(3) 低電圧におけるばらつき評価
今年度は低電圧動作時に Transistor ばらつきが、Ring Osc.の動作や消費電力等の特性に及ぼす影響を検討し、Transistor の特性 Center 値を見直すことで、ばらつき耐性が向上できる可能性を見出した。来年度は低電圧におけるばらつき Simulation、ばらつき条件策定を統計、実験計画を用いて効率的におこなう設計手法の検討を進めていく。
(4) 次世代 Tr.構造における物理設計課題の検討
次世代プロセスルールである、16nm 以降のテクノロジでは、これまでに扱われてきたプレー
ナー型のトランジスタに代わり、立体構造を持つ FinFET に移行している。これに伴い、物理設計で考慮すべきことを検討する必要がある。本年度は、FinFET に特徴的な寄生容量成分と信号伝搬遅延の関係について調査を行った。

22

－22－

これらの活動で得られた成果は、次のような形態により無償で一般に公開する。


アニュアルレポート



JEITA のホームページ



関連学会の研究会・学会における発表や論文誌への投稿

成果の詳細は本アニュアルレポートの付録に掲載した。
2.2.3
主参加メンバー

査

山

中

俊

副主査

赤

嶺

武一郎

富士通セミコンダクター㈱

委

山

口

龍

一

パナソニック㈱

同

城

間

誠

パナソニック・デバイス・システムテクノ㈱

同

熊

野

義

則

㈱リコー

同

金

本

俊

幾

ルネサスエレクトロニクス㈱

同

小

谷

憲

ルネサスエレクトロニクス㈱

同

安

茂

章

ソニー㈱

同

長谷川

尚

ソニーLSI デザイン㈱

員

23

博

輝

㈱リコー

－23－

2.3

LPB（LSI・パッケージ・ボード）相互設計ワーキンググループ

2.3.1

LPB 相互設計ワーキンググループ（本委員会）活動報告

2.3.1.1

背景と設立までの経緯

2.3.1.1.1

日本工業製品の状況

電子機器（セット）の開発は高性能化、低価格化、商品サイクルの短期化が顕著となり、これに対応するためにセットの機能面、設計／製造面でのグローバル化が進んでいる。この中で市場競争力を生む商品企画と開発力が課題である。かつて、日本工業製品は機能・性能・品質において差別化を図ってきたがこの要素を保持したまま、国際市場において開発競争に勝ち残るための手段が模索されている。これまで日本の企業において、LPB 各分野においては個別に切磋琢磨しており設計のノウハウは構築されている。しかしながらそれらを共有しない閉塞性、企業間の考え方の違い、設計結果保証要求に対して情報公開の消極的態度など、様々な要因でLPB 相互の設計現場の連携が十分に取れていたとは言い難い。結果として全体としての最適化が進まず、単価、開発コストや開発期間において国際市場での競争力は向上せず、むしろ低下の傾向にあるとすら言える。
2.3.1.1.2

開発環境における問題

設計を効率的に行うには EDA の整備や改良、情報の収集が迅速に行われなければならない。
各企業個々にこれらの開発環境の整備は行われてきており、ノウハウとして一般には公開されていない。しかしながらこの閉塞性が設計に必要な情報の流通を阻害しており、また、EDA の整備コストの増大や、VOC（Voice Of Customer）の分散によりツールの改良が行われない等の弊害を生んでいる。これらは競争するべき分野と協調するべき分野が明確にされていないために、本来複数の企業が協力して効率化をするべき分野の要素まで各企業の機密内容に含まれていると拡大解釈されていたことに問題の本質があると考えられる。
2.3.1.1.3

技術的背景

システムの高速化と電源・インターフェースの低電圧化でタイミングやノイズに対するマー
ジンが少なくなってきている。また、コスト競争の激化によりコストと性能のバランス設計は益々重要となっている。これまで設計は LSI・パッケージ・ボード（以下、LPB）それぞれ別々に設計ガイドに従って行われてきた。しかしながら設計マージンの減少に伴いあらかじめ LPB
各所個別の設計ガイドを定めることが難しくなり、LPB 全体で協調して設計ターゲットを決める必要が出てきた。すなわちシステムの設計途上でシミュレーションによって設計指針を決める手法への変革が必要であり、そのためには迅速でかつ正確なシミュレーションを行える環境が必要となった。
2.3.1.1.4

特性面における LPB 相互設計の必要性一例

LPB が相互に協調して設計すべき部分の一例として電源網の設計がある。LPB 上の電源網：
Power Delivery Network（以下、PDN）（図 2.3.1-1）はノイズを小さくするためにインピーダン
24

－24－

スを下げるように設計をする。LPB 各部に存在するインダクタンス成分とキャパシタンス成分により共振が起こる。共振が発生する周波数ではインピーダンスが極端に大きくなる。すなわ
ち LPB 各部の PDN モデルを正確にシミュレーションに反映しないと全体の PDN の設計が正しく出来ない（図 2.3.1-2）。このシミュレーションを実行するためには LSI の PDN 等価モデル、パッケージやボードの形状情報、構成材料の電気特性、構成部品の等価モデルなど様々な情報を揃えなければならない。この際に LPB の各部分の設計情報の書式や仕様の違い、必要パラメータが共有されていない事などが効率的な設計が出来ない要因となっている。

図 2.3.1-1 LPB の電源網（PDN）の等価回路

図 2.3.1-2 LPB の電源網（PDN）の等価回路
2.3.1.1.5

JEITA における LPB 相互設計 WG の発足

開発の難易度アップ、コスト・開発期間の国際競争の激化は設計のやり方へも変革を求められる。個々の最適化ではセット全体の最適化を実現するのは難しくなり全体を見越した設計がLPB 個々にも求められる。そこで LPB の設計をある 1 つのパーティーに集約する手段も考えられるが、これは非現実的である。LPB それぞれの物理的事象はスケールが違いすぎ、個々の専門の技術者が腕を振るわなければならない。ここで LPB がうまく連携できる仕組みが必要となってきた。この声を受けて JEITA の半導体部会、EDA 技術専門委員会の下に各企業の代表が集まり半年の準備ワークグループ活動を経て 2010 年 4 月に LPB 相互設計ワークグループ（以下、LPB-WG）が正式発足した。このワークグループでは設計最適化の課題を整理し、設計効率

25

－25－

を向上させる標準化を行うことを目的としている。特に LPB は設計工期やシミュレーション時間を短縮することに注力している。シミュレーション時間を一例として LPB-WG の活動範囲を説明する。シミュレーション時間とは一般に実行時間をイメージすることが一般的である。しかしながら工期から考えるとシミュレーション時間とは準備段階の情報収集やセットアップ、そして計算実行時間の合計と考えるべきである。これまでシミュレーション時間を短縮するには計算時間を短縮することに注力されてきたが、これは EDA ツールの改良やコンピュータの処
理能力の改良で行われてきた。しかしながら実際にはシミュレーション時間の内訳は準備段階のほうが計算時間よりも長くかかっているのが実情である。この準備段階に費やす時間を短縮するのが LPB-WG の標準化の活動範囲となる。情報を交換する書式を同一にし、必要な情報をリストにすることで情報収集時間とセットアップにかかる時間は飛躍的に短縮する。さらに情報を交換するしくみがあれば、さらなる短縮が可能となる。例えば、コミュニティーの形成やe-コマースの活用、クラウドなどデータベースの整備等が考えられる。LPB フォーラム（後述）はこの目的で設立されている。標準のみならず情報流通手法まで開発することが LPB-WG の役割範囲としている。（図 2.3.1-3）

図 2.3.1-3 シミュレーション時間の削減の概念
2.3.1.2

LPB 相互設計解説

2.3.1.2.1

LPB 相互設計 WG の目的とゴール

1、LPB が協力しあって設計を行うための課題を抽出しその分析を行いソリューションの提案を行う。
2、具体的には LPB 全体での接続記述、形状情報、解析設定条件に着目し、それらの定義や書式等の標準を開発する。
3、標準化提案内容は公開し普及を図る
4、これにより日本のエレクトロニクス製品の国際的競争力を高めることを目標とする。

26

－26－

2.3.1.2.2

LPB 相互設計の概念解説 ～個別設計と相互設計～

LPB 相互設計がこれまでの設計思想と異なる点を説明しておく。
2.3.1.2.2.1

従来型個別設計の概念

従来の設計手法は紙に書いたレベルの大まかなセットの製品仕様が決定されると LPB 別々に設計がスタートし、その個々分野内で最適化が行われてきた。これを個別設計という呼び方に
ここでは定義する。個別設計においても LPB が完全に別々に設計が行われていたわけではなく当然すり合わせは行われてきたが場当たり的な確認が多く、また、共通の認識も乏しいためにお互いの情報の公開・流通がし難い場合も多く、時間がかかるものであった。それでも日本企業においては LPB 各部門の設計力は高く、品質・特性といった面での差別化は図られていたといえる。しかしながら上記背景に述べたような市場要求の変化に対してこの方法では以下の問題に直面することになっている。（図 2.3.1-4）
1、全体最適化が困難
2、設計解析の準備に時間がかかる
3、やり直しが発生し開発期間増大
4、リソースの重複

図 2.3.1-4 従来型個別設計
2.3.1.2.2.2

LPB 相互設計の概念

個別設計の課題を克服する方法として LPB 各部門が協力しあって設計を進めるスタイルを相互設計と定義する。相互設計においては全体構想設計を十分に行い各部の設計基準を設定し、
27

－27－

その後は個々に設計を行う。設計終了後は全体を統合したシミュレーションを行い、設計のへのフィードバックを適所に行う。これにより下記の効果を期待する。
（図 2.3.1-5）
1、全体最適化を可能にする。
2、設計・解析期間を短縮。
3、やり直しを最小に留める。
4、リソースの分担。

図 2.3.1-5 LPB 相互設計
2.3.1.2.2.3

EDA の面からみた LPB 相互設計

LPB 相互設計の内 EDA を使って設計検証する部分を考える。
EDA が使われる工程の前段階では必ず入力データの準備がある。LPB 相互設計ワークグルー
プの分析によると、この準備の段階において情報の流通が十分ではく、書式の違いがあり、
EDA のセットアップに多大な時間を要しており相互設計の実現を阻む要因の 1 つになっている。LSI の設計は比較的 1 つの EDA ベンダツールでフロアプラン、詳細設計、検証、ECO(Engineering Change Oder）でまかなわれ、工程間のやりとりも統一書式（DEF など）がある。
一方、パッケージやボードの設計では設計ツールと検証ツールは別々で、しかもツール間でデータの互換性はない。ベンダごとにもデータ書式はバラバラで、複数の EDA ツールを駆使して最適な設計環境の構築には多大な投資と開発リソースが発生する。また、この流通性の悪さ
が EDA ツールを変えることの動機が削がれる。その結果ユーザーから EDA ツールに対する改良
28

－28－

要求は単一のものとなりがちで、EDA ベンダは ROI を考慮すると改良を積極的に行わないという状況も発生する。
2.3.1.2.2.4

競争領域と共通化領域

相互設計における競争領域と共通化するべき部分とを分類してみる。構想設計や設計、検証の作業は各社のノウハウなど機密内容が含まれる。それに比して EDA の入力部分は各社で共通化できる内容であり相互設計の実現を促進する効果が期待できることからこの部分について
JEITA では共通仕様化を検討・推進することとなった。（図 2.3.1-6）

図 2.3.1-6 相互設計における EDA 活用部分と共通化部分
2.3.1.3
2.3.1.3.1

LPB 相互設計共通仕様
課題の整理

LPB 相互設計を行おうとすると多くの問題点に直面する。
1、LPB でネットリストがバラバラ
それぞれのネットリストのやり取りの際に変換をする必要があり、煩雑な上にミスが起きやすい。LPB が別々に設計変更を加える際に接続にフィードバックがかかり難くしばしば接続エラーが発生する。全体のネットを管理しないために全体での接続検証や機能検証など EDA を使ったアプローチが整備されない。

29

－29－

2、LPB で設計結果の形状データがバラバラ
LPB で設計結果の出力データフォーマットはバラバラであり、これにより解析ツールへの読み込みが一元的に出来ないために全体解析を難しくしていた。別々なフォーマットは EDA ツー
ルに読み込む際に、EDA ツール側に複数のフォーマットに対応する機能を整備することが必要
でその準備に時間とコストが発生する。それぞれの書式に対するバージョンアップも常に対応し続ける必要があり管理コストも発生し続ける。また、違う書式のデータは違った付加情報を必要とし、その情報収集にも多大な時間と労力を要しているのが現状である。（図 2.3.1-7）

図 2.3.1-7 パッケージ・ボードはインターフェースが統一されていない
3、LPB の合成が煩雑
LPB は別々に設計されるためにそれぞれの繋ぎあわせでミスが生じやすい。例えば、LSI のフリップやローテンションでは頻繁に連絡ミスや誤解、思い込みで事故が起こる。パッケージとボード間でもその向きでミスが発生することもある。解析ツール上で LPB を合成する際には画面を見ながら手作業で位置合わせや向き合せを行って接続するのが常識的に行われている。
これではミスは撲滅できない。
4、設計途上の設計制約の・設計結果へのフィードバックの難しさ
LPB の間で設計制約に対する考え方がバラバラで、与える情報量・質・書式に差があることがある。これらは設計途上での誤解や追加の煩雑なコミュニケーションを生み、結果として確
認待ち時間や反復的な設計やり直しによる時間のロスを生じることがある。一方、設計後も書
30

－30－

式の多様性やそれに伴うインターフェースの複雑化により検証結果を設計にフィードバック
するのも煩雑となり、フィードバックを避けて問題を残したままにしたり、比較的に簡単なところにのみフィードバックすることに留まって全体の最適化が進まない状況にも陥りやすい。
（図 2.3.1-8）

図 2.3.1-8 インターフェースが統一されていないまま相互設計を行った場合の問題点
2.3.1.3.2

標準フォーマットの作成

LPB 相互設計標準フォーマットを策定した。2010 年の活動結果では下記 5 点を策定し V1.0
としてリリースをしている。
LPB-V1.0
1、ネットリスト：VerilogHDL の拡張(SPICE 制約互換）
2、階層定義情報：独自定義 XML 出力
3、設計制約情報：独自定義 XML 出力
4、設計結果形状情報 既存フォーマット
5、用語集
これに基づき 2011 年の活動で設計試行を行った結果、仕様の変更が必要となり LPB-V2.0 に改定を行っている。（図 2.3.1-9）
LPB-V2.0
1、プロジェクト管理 (M-Format)
2、ネットリスト（N-Format)
3、コンポーネント（C-Format)
4、デザインルール（R-Format)
5、ジオメトリ（G-Format）
6、用語集
31

－31－

LPB-1.0 から LPB-2.0 への大きな変更点は開発プロジェクトにおいてそれぞれのインター
フェース標準フォーマットの履歴を管理する「プロジェクト管理」フォーマットの追加と、「階層定義」「設計制約」に記載される内容を大幅に改定し、「コンポーネント」「デザインルール」に仕分けなおしたことである。
さらに、2012 年には EDA ベンダへの採用とツールへの導入が進む過程で、フォーマットの齟齬の修正や改良が必要となり LPB-V2.1 が作成され 2013 年 3 月にリリースした。LPB-V2.1 の構成は LPB-V2.0 と同じであり、各フォーマットが改定されている。

図 2.3.1-9 LPB 標準フォーマット
各標準フォーマットの詳細についてはインターフェースフォーマット SWG の活動報告の章を参照。
プロジェクト管理フォーマット：製品の開発プロジェクトの中では LPB それぞれに標準フォー
マットに沿ってインターフェースファイルが準備されるが、それぞれの設計工程の最適化や改変によりインターフェースファイルも逐次アップデートされる。LPB 相互に連絡なしにファイルをアップデートすると設計結果に不整合がおこりミスややり直しの原因となる。システム全体でインターフェースファイルのバージョンを管理する目的でそれぞれのバージョン名を記述する。

32

－32－

ネットリスト：LPB 全体での接続管理を目的とし、将来 LPB 全体の接続検証や機能検証ができ
る EDA 環境の開発が促進されることを狙って Verilog-HDL を基本ネットリストとした。形状情報と完全に分離した接続情報に徹して階層構造にも柔軟に対処が可能である。弱点としては電源グランドのネットがないことへの対処と、パッケージ・ボードの検証に使われている SPICE との互換性を持たなければならない。これらにより、LPB 共通仕様ではVerilog-HDL の書式に電源グランド端子を追加したり、SPICE におけるピン並びに制約と同じ制約を課す拡張仕様が加えられている。
コンポーネント：コンポーネントファイルは LPB 各部の設計結果をつなぎ合わせる場合の部品の物理的な形状、接続位置・方向、設計上の制約を定義する。流通している同様なフォー
マットで必要となる情報がすべて包含されている書式がないため、本 WG で独自に書式を制定した。EDA ツールへの読み込みを簡単にするために XML の書式を採用している。
デザインルール：LPB 各部の設計ルールを記述する。ライン、VIA やスペース、走行性をあらわす。解析のセットアップのための材料物理特性や詳細断面構造もあわせて定義する。流通している同様なフォーマットで必要となる情報がすべて包含されている書式がないため、本 WG で独自に書式を制定した。EDA ツールへの読み込みを簡単にするために XML の書式を採用している。
ジオメトリ：ジオメトリは設計結果を解析環境に渡す際の書式を定義する。各層ごとの 2 次元
図形と、VIA、Bump、Bond Wire の 3 次元的情報、2 次元情報を積み上げて立体構造にするための層構造（縦方向の寸法）などと記述する。テキストでの表現が必須であり、シンプ
ルでかつある程度の精度をもった書式が必要である。これは独自の書式の開発は困難であることから EDA ベンダが提供した書式（XFL）を採用している。
用語集：LPB 各部の設計文化の違いにより同じ物理形状、材料などに対して別の表現をすることがある。例えば、Via は Via と呼ばれるだけではなく PTH など製造方法を表した表記がされることがある。この LPB 共通仕様の中では基本的に 1 つの設計要素は 1 つの表記をするよう言葉の定義をしている。
図 2.3.1-10 は具体的に設計のどの部分でどのフォーマットが使用されるかの概略を示して
いる。

33

－33－

図 2.3.1-10 各 LPB 標準フォーマットの使われる部分の概略図
2.3.1.3.3

LPB 相互設計標準フォーマットにより期待する効果

これまで詳細設計段階で「すり合わせ」が行われてきたが標準フォーマットができると全体での情報伝達が容易になり、より早い段階での全体設計構想が練ることができることが期待される。全体構想設計が行われて、LPB 各部の設計仕様が詳細設計前に明確化されることにより各部の個別の設計はやり直しの少ない短期間の設計完了が期待される。また、解析も全体を見越した検討が可能となり、スムースにできれば解析にかける時間も取れるようになり吟味した設計フィードバック案が作成できる。また、構想設計と統合解析の関係が出来上がっていると、設計のフィードバックは LPB どの部分に適用するべきかを考察した上で行えるようになり全体最適化が促進されることが期待される。EDSFair2011Nov.でパネル討議を行った結果、半導体側からの期待値として設計前半の全体設計構想の部分を主導し、設計最適化を促進したいというコメントがあった。一方、セット側のコメントとしては後半の統合検証がやりやすく、効率的に解析かつ、解析の項目を増やしてしっかりやり製品の品質保障責任を果たせることを期待している。この設計スタイルが定着すると LPB の水平分業だけではなく、半導体とセットの開発分担という縦の分業も促進される。（図 2.3.1-11）

34

－34－

図 2.3.1-11 インターフェースフォーマットを整理した LPB 相互設計
この構想の下、LPB 相互設計共通仕様の効果を可視化する。縦方向を時間軸とみなして各工程の相対的な工程期間を示す。（図 2.3.1-12）

図 2.3.1-12 LPB 相互設計の効果 設計スタイルの変革
35

－35－

従来の個別設計に比較して構想段階と分析・フィードバックの段階に時間をかける代わりに実際の設計期間を短縮する。これらによりコスト・性能のバランス最適化と設計品質の向上を狙う。今まで時間のかかっていた設計・解析の準備にかかる時間も短縮する。これらにより全体の開発期間を短縮可能とし、完成品での不具合を減少させ結果として市場投入を早める。
商品の市場での成功にはその時の市場にニーズにマッチした仕様の製品をいち早く市場投入することが重要であり構想設計をより早い段階で精度よく実施する必要がある。そのためには、開発に係る情報がそろっており、かつ直ぐに設計プロセスに使用可能な状況でなければならない。設計に係る情報とは LPB 各部分の設計結果だけでなく、設計に入る前に必要なデザ
インルールや材料の電気・物理特性、受動部品やコネクタなどの形状や電気モデル、組み立て（パッケージまたはボード）の際のルール（配置制約、ボンディングルール等）等、サプライチェーンから情報を集めなければならない。現状、それら情報の収集は人対人のコミュニケー
ションに大きく依存し、異種サプライヤー間で言葉の定義の違いによる相互理解にかかる余分な時間と、提供されたデータもそのまま設計ツールに読み込みができない書式であり、書式の合わせこみを行う時間が大きく発生している。これらが構想設計の実施を妨げ、時間不足となりいきなり詳細設計に入らなければならない状況を引き起こす。構想設計が不十分のまま詳細設計を行うとやり直しが多く発生する原因となる。情報のやり取りに LPB 標準フォーマットを活用することによって効率よく情報の収集や設計結果の提供ができるようになる。必要な情報
は LPB 標準フォーマットで明らかになっており、LPB 標準フォーマットで記載された情報ファ
イルを要求、または提出すればよい。（図 2.3.1-13）。

図 2.3.1-13 LPB 標準フォーマットを使った情報共有

36

－36－

また、あらかじめ材料、部品についての LPB 標準フォーマットによる情報ファイルを複数集めておき、構想設計の過程でどの材料・部品を使うか容易に試し選択することが可能となってくる。このようにサプライチェーンが協力し合って情報を集め、競争力のある製品を市場に出して成功すればサプライチェーン全体がエコシステムとして成功していく。このように 1 つ
1 つの情報が設計の価値を高めていくバリューチェーンが成立する。
2.3.1.3.4

開発効率における JEITA LPB 標準フォーマットの効果実例

LPB 標準フォーマットによる設計効率の改善は（図 2.3.1-3）に概念を説明している。ここでは実際の事例によりどの程度の改善が見込まれるかを実験した。小規模な模擬セットを想定して LPB 標準フォーマットを使って実設計を行った（図 2.3.1-14）。この結果、この程度の設計事例であっても従来の詳細設計や検証にかかっていた時間を 61％削減し、情報を待っている
時間を 2 週間以上削減することが出来た。

図 2.3.1-14 LPB 標準フォーマットを使った設計事例とその効果

37

－37－

2.3.1.4

LPB 相互設計ワークグループ活動

2.3.1.4.1

構成メンバー（表-1）

2010 年

16 社／20 名＋特別委員 3 名

客員 1 大学／1 名

2011 年

17 社／23 名＋特別委員 2 名

客員 1 大学／1 名

2012 年

17 社／21 名＋特別委員 4 名

客員 1 大学／1 名

2013 年

12 社／20 名

主 査：福場義憲

株式会社 東芝

副主査：大槻隆志

株式会社 リコー（標準化準備サブワーキンググループ主査）

副主査：中川祐之

富士通 VLS 株式会社（インターフェースフォーマット・
LPB フォーラムサブワーキンググループ主査）

副主査：冨島敦史

株式会社 東芝（広報サブワーキンググループ主査）

表 2.3.1-1 LPB 相互設計ワーキンググループメンバー (2013 年度)
氏名

正副

役職

所属

福場義憲

正

主査

株式会社 東芝

林靖二

正

キヤノン株式会社

松澤浩彦

正株式会社 図研

古賀一成

副株式会社 図研

濱田誉人

正

ソニー株式会社

川畑

航

副

ソニー株式会社

市川浩司

正株式会社 デンソー

津田剛宏

副株式会社 デンソー

岡野資睦

副株式会社 東芝

冨島敦史

副

青木孝哲

副

株式会社 東芝

益子行雄

正

日本ケイデンス・デザイン・システムズ社

齊藤義行

正

パナソニック株式会社

副主査
広報 S SWG 主査

副主査
フォーマットフォーラム SWG
主査

子会社

株式会社 東芝

富士通株式会社

富士通 VLSI 株式会社副

富士通株式会社

富士通ｱﾄﾞﾊﾞﾝｽﾄﾃｸﾉﾛｼﾞ㈱

大塚育生

副

富士通株式会社

富士通ｱﾄﾞﾊﾞﾝｽﾄﾃｸﾉﾛｼﾞ㈱

澤田

修

正

メンター・グラフィックス・ジャパン株式会社

大槻隆志

正

貝原光男

副

株式会社 リコー

永野民雄

正

ルネサスエレクトロニクス株式会社

中川祐之

正

折原広幸

38

副主査
標準化 SWG 主査

株式会社 リコー－38－

2.3.1.4.2

活動内容

ワークグループ内で 3 つのサブ WG を構成して活動をしている。2013 年度は下記 3 グループ。
①インターフェースフォーマット・LPB フォーラム SWG・リファレンスフローの提案
・ゴールデンサンプル（テストベンチ）の整備、リリース
・LPB-V2.1 の EDA ツールへの導入サポート。
・LPB フォーラムの開催

VOC（Voice of Customer

EDA ベンダやユーザーからのフィードバック）の収集
・フォーマットの改良②広報 SWG
・LPB 標準フォーマットの普及活動
・EDSFair 展示ブースの企画・出展・運営
・SDF のステージ企画と実施③標準化 SWG
・LPB 標準フォーマットの国際規格への提案
・国際展示会・国際学会での標準化提案
以上、3 つの SWG が協力しあって LPB 標準フォーマットの普及と国際標準化を促進する活動を行っている。
活動は 8 回の本委員会を実施した（内 2 回は 10 月に連日で行った）。本委員会や集中討議の合間には SWG が複数回の委員会を行い、それぞれの役割における検討結果や成果を議案として本会議と集中討議に提出し討議と審議を行った。
また、本活動を上位委員会の EDA 技術専門委員会への報告を行った。
本委員会日程4 月 16 日（発足からの通算第 26 回）
5 月 23 日（同第 27 回）
7 月 5 日（同第 28 回）
9 月 6 日（同第 29 回）
10 月 18 日（同第 30 回）
10 月 19 日（同第 31 回）
1 月 10 日（同第 32 回）
3 月 14 日（同第 33 回）(図 2.3.1-15）

39

－39－

EDSFair

図 2.3.1-15 LPB 相互設計ワーキンググループ活動記録 (2013 年度)●本年度は国際標準化を開始した。
・IEEE Standard Association（IEEE SA）への提案（Project Approval Request：PAR）を行い承認得た。これにより標準化開発ワーキンググループ（プロジェクト番号 P2401）を IEEE
SA 内に開設した。
・2014 年度は標準ドキュメント開発がメインのタスクとなる。
●国際標準化アピールのために米国・欧州向けの展示を行った。
・米国向けに Design Automation Conference 2013 に展示を行った。この際に IEEE SA メンバーとの面談を行って IEEE SA での国際標準化を行うことになった。
・欧州向けの国際標準化のアピールのために欧州が中心の EMCCompo 学会での発表を行った。
●リファレンスフローを作成して公開した。
●普及活動としてベンダセミナーや実装学会での発表や展示会も積極的に行った。
●展示会出展
・昨年に引き続き EDSFair2013 にて LPB/IBIS ゾーンの設置と行い、展示と共に同ゾーン出展
者と共同運営を行って LPB 標準フォーマットの採用促進を PR した。
・SDF2013 においてパネル討議を行った。
・CEATEC の JEITA コーナーでパネルを展示した。
●LPB フォーラムは JEITA LPB-WG が主催し、ユーザー・EDA ベンダ参加の会合である。昨年度
3 月に発足し、今年度は 3 回のフォーラムを行った。
第 2 回 LPB フォーラム

9 月 27 日

リファレンスフローを検討

第 3 回 LPB フォーラム 10 月 23 日 SDF2013 での発表と兼ねて。リファレンスフロー実施例
第 4 回 LPB フォーラム 3 月 4 日

LPB 実例、EDA ベンダ採用状況 Update、座談会

各活動の詳細はサブワーキンググループの項目を参照。

40

－40－

2.3.1.4.3

今後の課題と活動方針

LPB 標準フォーマットを使った相互設計の効率化については国際標準化をもって一般論として完成したといえる。しかしながら個々の設計事例によっては設計フローや集めるべき情報が異なることは考えられる。例えば、シグナルインテグリティー（SI）とパワーインテグリティー（PI）でも異なると考えられる。SI では伝送路を IBIS や SPICE で表現して形状の情報を持たないシミュレーションが予想されるが、PI では電源プレーンや搭載部品の形状情報を用いて電磁界解析することが多い。これらはフローも収集するモデルも異なってくる。12 月に発表を行った EMCCompo2013（2.3.4 章の標準化準備サブワーキンググループを参照）では IBIS モデルやEMC シミュレーションモデルとの連携を要望された。
よって、来年度以降はユースケース（それぞれの設計目的別）を想定して個別のリファレン
スフローを考え、LPB 標準フォーマットの活用方法や不足している仕様を明らかにしていく。
必要に応じて規格の追加・改良を行っていかなければならない。
2014 年度は以下の 3 つのアイテムを活動の骨子とする。

1. 国際標準化


LPB 標準フォーマットを IEEE 標準として制定する活動を行う。

2. 標準化戦略


具体的な LPB 相互設計の応用例を用いてケーススタディーを行い標準化によって優位となる部分の抽出を行う。必要に応じて標準化規格を追加開発する。
（例：EMC や IBIS シミュレーションにおけるモデルと LPB 標準
フォーマットの連携等）

3. LPB 相互設計導入推進

参加メンバー各社における LPB 標準フォーマットよる相互設計導入の支援を行う。
（サンプルデータやリファレンスフローの充実。EDA ツールやサプライチェーンでの導入拡大推進等。）

以降サブワーキンググループごとの活動報告

41

－41－

2.3.2

LPB 相互設計 WG 広報サブワーキンググループ

2.3.2.1

目的

JEITA LPB 標準フォーマットのユーザーや EDA ベンダへの採用拡大を推進する。
2.3.2.2

活動内容

2012 年度までに、標準フォーマットに対応する EDA ベンダは 10 社となり、また、EDSFair
や LPB フォーラムでの情報発信により、フォーマットの認知度は上がってきた。
今年度も引き続き JEITA 内外で、発表や出展を行い、標準フォーマットを活用することによるメリットを理解してもらい、LPB 相互設計の普及に努めることを活動の中心とした。
具体的な活動内容
1.

JEITA の企画運営する EDSFair への出展

2.

SDF2013（システムデザインフォーラム）での LPB フォーラムの開催

3.

展示会、セミナーでの展示、発表

活動実績


2013/5/24 に開催されたステイシフト株式会社主催 NIMBIC 技術セミナーにて、「LSI・パッケージ・ボード相互設計の効率と品質を向上させる LPB 標準フォーマットの効果と活用手法」と題し、LPB 標準フォーマットを活用することによりもたらされる、設計効率と品質の向上について紹介すると共に、フォーマットの普及状況や標準化動向などを含め、LPB
相互設計ワーキンググループの活動について報告を行った。

添付資料：4.2.1 LPB_nimbic_20130524


2013/6/6 に開催された、JIEP 最先端実装技術シンポジウムにて、「高速伝送を練る構想設
計環境の実現 –LSI・パッケージ・ボード（LPB）の情報流通と EDA 環境考察-」と題し、高速伝送路の最適化を構想設計段階から考察するために、部品・材料・設計ルールの情報を十分に揃えるための EDA 環境の実現方法を考察し、JEITA 標準フォーマットの役割を解説した。

関連 URL：一般社団法人日本電子回路工業会:最先端実装技術シンポジウムホームページ：
http://www.jpcashow.com/show2013/jp/event/jiep02.php（2014 年 3 月 31 日現在）
添付資料：4.2.2 2013JPCAShow_Highspeed-LPB20130606


2013/9/13 に開催された、株式会社 エーイーティー主催のシミュレーションの力ワーク
ショップにて、展示ブースを出展。LPB 標準フォーマットの役割と最新の標準化動向、
EDSFair/SDF の告知などの PR 活動を行った。セミナーの合間ではあったが、40 名程度の訪問があった。

42

－42－



2013/10/1-5 に開催された、CEATEC での JEITA ブースに、パネルを展示。LPB 標準フォー
マットの紹介と改善事例等の PR 活動を行った。

添付資料：4.2.3 CEATEC2013-Panel-Final

2013/11/20-22 に開催された、JEITA 主催の EDSFair2013 に展示ブースを出展し、LPB 標準
フォーマットの紹介と、最新の標準化動向などの PR 活動を行った。また、本年度は連携をテーマに 1 大学 3 団体 10 社で、LPB/IBIS ゾーンとし、ブース内でのセミナーを開催し、最新の LPB 連携の現状と EDA ソリューション、IBIS 作成と活用方法の解説を行った。



また、EDSFair 会期中の 2013/11/20 に開催されたシステムデザインフォーラム特設ステー
ジにて、「実演!! LPB はここまで来た!」～リファレンスフローのデモと効果の考察～と題した講演を行った。
CAD/CAE ツールを使った設計事例の実演を行い、フォーマットの活用方法を実感してもらい、その効果を考察。実際の設計を想定した LPB 標準フォーマットを用いたリファレンス
フローを提案した。
また、普及に欠かせない国際標準化の取り組みも紹介した。

関連 URL：日経 BP 社

Tech-on 記事

http://techon.nikkeibp.co.jp/article/EVENT/20131113/316120/ （2014 年 3 月 31 日現在）
http://techon.nikkeibp.co.jp/article/EVENT/20131114/316462/ （2014 年 3 月 31 日現在）
（注）登録制サイトのため、別途 ID、パスワードの設定が必要な場合があります。
関連 URL：一般社団法人 電子情報技術産業協会 EDSFair2013 ホームページ
http://www.edsfair.com/special/lpb_ibis.html
http://www.edsfair.com/special/stage.html
添付資料：4.3 SDF2013 講演資料 20140315


2013/11/21 に行われ EDSFair 企画ワインの夕べにおいて、LPB/IBIS ゾーン出展 14 者と共に、「升酒の夕べ」を開催。LPB 相互設計ワーキンググループ主査福場義憲氏と神戸大学永田真教授による「鏡開き」を行い、升酒を多数のユーザーに振る舞うイベントを行った。



2013/11/28 に開催された JIEP 部品内蔵技術委員会にて、「LSI/Package/Board(LPB)の相互設計を実現する JEITA LPB フォーマットとその国際標準化」と題した講演を行い、フォー
マットの効果と最新国際化状況を PR した。

添付資料：

43

－43－

2.3.2.3

広報サブワーキンググループメンバー

リーダー

冨島

敦史

(株)東芝

メンバー

松澤

浩彦

(株)図研

メンバー

林

靖二

キヤノン(株)

メンバー

益子

行雄

日本ケイデンス・デザイン・システムズ社

メンバー

貝原

光男

(株)リコー

メンバー

津田

剛宏

(株)デンソー

メンバー

折原

広幸

(株)富士通アドバンストテクノロジ

44

－44－

2.3.3 LPB 相互設計 WG インターフェースフォーマット・LPB フォーラムサブワーキンググ
ループ
2.3.3.1

目的

LPB 相互設計 WG で、LPB を統合的に扱う設計環境の実現に向け、その課題の分析をする中で、
LSI、Package、Board の設計・解析で扱うツールが異なり、データフォーマットが異なること、
さらに、Package、Board の設計・解析環境では、EDA ベンダ間でデータフォーマットが統一されていないため、必要情報が揃わない、設計・解析のセットアップに膨大な時間とリソースがかかる、結果が共用できない、といったことが明らかになった。
そこで、ツール間のデータフォーマットの統一を検討するサブワーキンググループを立ち上げ、①LPB 全体の管理、②接続記述、③部品・制約・端子情報、④設計ルール・材料特性情報、⑤解析用形状データのフォーマットを『JEITA LPB 標準フォーマット』として策定した。また、
JEITA LPB 標準フォーマットの理解を深めるため、および EDA 開発に使えるテスト用のデータとして『Golden Sample』を整備している。
サブワーキンググループは 2010 年度より継続して活動しており、2010 年度

LPB 標準フォーマット Ver.1.0

2011 年度

LPB 標準フォーマット Ver.2.0

2012 年度

LPB 標準フォーマット Ver.2.1
Golden Sample Ver.1.0

としてリリースしている。
一方で、LPB 相互設計 WG のプレゼンテーションをご覧になられた方や、LPB フォーラム参加
者からは、


設計の流れの中で、いつ、どのようなデータが、入出力しているのか良くわからない。



その際、LPB 標準フォーマットを使用すると、何が良いのか？ 何に役立つのか？



LPB の出発点で必要なデータは何か？ それらがどう変わっていくのか知りたい。

といった声が寄せられている。
今年度は、上記も考慮に入れ、
1. Reference Flow 整備
LPB 相互設計 WG が想定しているフローを策定する。
2. Golden Sample の拡充
2012 年度にリリースした Golden Sample は設計が完了した最終形であるため、その途中課程として、Reference Flow の各ステップで変化する記述例を用意する。
を目的に活動を行った。
2.3.3.2

活動内容(1) Reference Flow 整備 (Reference Flow Ver.1.0 のリリース)
図 2.3.3-1 は LPB 相互設計の Reference Flow を示す。(1)Block Diagram から(10)Final Layout
Check までの作業の流れと、それぞれの作業の間でどのようなファイルの受け渡しが行われているかを示している。

45

－45－

図 2.3.3-1 Reference Flow
(2) Golden Sample の拡充
図 2.3.3-2 は Golden Sample の概略図を、図 2.3.3-3 は Golden Sample の File 構成を示す。

図 2.3.3-2 Golden Sample の概略図

46

－46－

図 2.3.3-3 Golden Sample の File 構成
表 2.3.3-1 は図 2.3.3-1 に示した Reference Flow において、図 2.3.3-3 に示した各ファイ
ルがどのように変遷していくかを示す。今回の Golden Sample 拡充においては、これら途中段
階のファイルを用意し、設計の流れの中で、内容がどのように変わっていくのか（Update されていくのか）が具体的に分かるようにした。
表 2.3.3-1 Reference Flow の各設計段階における Golden Sample File の変遷

47

－47－

2.3.3.3

LPB フォーラム

LPB 標準フォーマットを活用した相互設計に関する意見交換の場として、LPB フォーラムを開催している。第 1 回は 2012 年 3 月に開催した。2013 年度は表 2.3.3-2 のとおり第 2 回～第4 回の計 3 回開催した。
表 2.3.3-2 2013 年度に開催した LPB フォーラム
開催日時
第2回

2013/9/27

会場

概要

JEITA

参加者：28 名

大手センタービル

Reference Flow (Draft 版)を紹介し、それに関して参加者で議論した(グループ討議形式)。

第3回

2013/11/20

パシフィコ横浜

参加者：39 名

EDSFair「実演!! LPB はここまで来た!」

特設ステージ～リファレンスフローのデモと効果の考察～と題してプレゼンテーションを実施した。

第4回

2014/3/4

JEITA

参加者：54 名

大手センタービル“Link Together”をテーマに、LPB の連携、ものづくりの連携、業界の連携などについて、プレゼン
テーションや座談会形式での議論を行った。

2.3.3.4

参加メンバー

サブワーキンググループのメンバーは下記のとおり。
2013 年度はこのメンバーで、サブワーキンググループを計 7 回開催した。
リーダー

中

川

祐

之

富士通 VLSI 株式会社

サブリーダー青木孝

哲株式会社 東芝

メンバー

永

野

民

雄

ルネサスエレクトロニクス株式会社

同

濱

田

誉

人

ソニー株式会社

同

齋

藤

義

行

パナソニック株式会社

同

澤

田

修

メンター・グラフィックス・ジャパン株式会社

同

大

塚

育

生

富士通アドバンストテクノロジ株式会社

同

折

原

広

幸

富士通アドバンストテクノロジ株式会社

48

－48－

2.3.4

標準化準備サブワーキンググループ

2.3.4.1

目的

2.3.4.1.1

標準化の目的、背景

前年度、標準化準備 SWG においては以下を JEITA LPB 標準フォーマットの標準化へ向けての目的とし、さらには日本のエレクトロニクス製品の国際的競争力を高めることを大きな目標とし、その実現において国際標準化は大きな意味を持つということを WG の一致見解とし、国際標準化へ向けての議論を重ねてきた。
<標準化の目的>・フォーマットを普及させるための標準化→ LPB-WG 活動における設計の立場としての本来の目的である現場における設計効率向上のための普及手段
・EDA ベンダからの強い要望→ EDA ツールへのフォーマット適用に対する理由付け。EDA ベンダ内でのフォーマット
採用に向けての大義名分。
・JEITA LPB-WG としての成果
国際的な標準化団体として、デジュール、デファクト、フォーラムといった様々な形態があるなか、JEITA LPB 標準フォーマットとしての適合性、営利目的/非営利目的を含む目的、JEITAとの連携性、公的影響度/普及性、その他を鑑み、調査検討を行った結果、JEITA LPB-WG としては、デジュールである公的な国際標準化団体として IEEE と IEC の 2 つを選択した。
今年度はそのいずれを先行して標準化活動を行っていくかの議論を活動のスタートとして、
国際標準化に向けての具体的な活動計画を立て、着実に実施してきた。
2.3.4.2
2.3.4.2.1

活動内容
今年度活動項目

今年度の大きな活動項目は以下を設定。
■ ターゲットとする国際標準化団体の決定■ 具体的標準化ステップの立案■ ステップ案に基づいた活動■ ロビー活動■ LPB フォーマット類似標準調査、および連携■ 広報 SWG、フォーマット SWG との活動連携

49

－49－

2.3.4.2.2

今年度活動内容

2.3.4.2.2.1

ターゲットとする国際標準化団体の決定

前年度選択した IEEE あるいは IEC のいずれを先行して国際標準化へ向けての活動を開始するかの議論を標準化準備 SWG 内で実施。
どちらが LPB 標準フォーマットの目的により適合しているかということを観点として調査・議論を重ねたが、以下がその要点である。
<要点>
・ LPB フォーマットは EDA ドリブンであり、EDA は IEEE と関係がある。
・ IEC はどちらかというと製造関連標準である。
・ IEEE 標準規格になると IEC 標準規格になる近道（Dual Logo 契約）がある。
よって、まず IEEE から始め、IEC につなげる。
・ DAC（Design Automation Conference）は IEEE がスポンサーの 1 つでもある。
IEEE キーマンが多く参加しており、ロビー活動効果大。
以上の内容から、4 月 25 日に開催された JEITA LPB-WG 標準化準備 SWG にて、LPB フォーマッ
トの国際標準化活動は、IEEE から始めることに決定。
2.3.4.2.2.2

具体的標準化ステップの立案■IEEE と IEC の標準的ステップおよび期間
ここではまず IEEE と IEC の一般的な標準化に向けてのステップを参考として記載する。

図 2.3.4-1
50

国際標準化への道のり－50－

JEITA LPB-WG において優先活動として決定した IEEE については PAR（Project Authorization
Request）Proposal から IEEE Standard まで 60 か月（5 年）であり、IEC については NP（New work
item Propose）から International Standard までが 36 か月（3 年）となっている。
また、前記決定要因として記載した“IEEE-IEC Dual Logo Agreement”の Path が明記されている。
■LPB 標準フォーマットの IEEE 国際標準化へ向けての具体的ステップ
前述のとおり、IEEE における一般的な標準化までの期間は 60 か月となっているが、後述する DAC（Design Automation Conference)での JEITA LPB-WG 活動の紹介、さらにその後のIEEE/DASC（Design Automation Standards Committee）キーマンとの直接対話における LPB 標
準フォーマットの重要性説明、標準化へ向けてのステップ案の JEITA LPB-WG からの提示に対して、IEEE/DASC キーマンから期間も含めた具体的標準化ステップ案のアドバイスをいただいた。
以下が IEEE/DASC キーマンからの標準化ステップ案である。

図 2.3.4-2 IEEE 国際標準化へのステップ
この案によれば、PAR 作成から IEEE Standard までは約 2 年の期間となっており、前述した
一般的な期間である約 5 年に対して、その半分以下の期間を提案された。
JEITA LPB-WG においては、このステップに基づいて、早速活動を開始した。
最初のステップである PAR 作成を８月から開始。
2.3.4.2.2.3

ステップ案に基づいた活動① 1st ステップ
DASC Approval に向けて■PAR (Project Authorization Request) 作成（2013/8/22～）
標準化準備 SWG において、まずは PAR のフォーマット、および他標準における既存PAR 事例の内容調査を行い、Draft を作成。

51

－51－

■PAR 最終案を提出（2013/8/28）
標準化準備 SWG で最終案を作成し、LPB-WG 主査福場氏から IEEE/DASC 委員長であるStan 氏へ提出。
（PAR 最終案は添付資料参照）■IEEE/DASC による PAR 最終案をチェック（2013/9/4）
IEEE/DASC 委員長 Stan 氏による PAR チェックおよび校正。
＜PAR 内容抜粋＞
Standard Format for LSI-Package-Board Interoperable Design
Scope:
This standard defines a common interoperable format that will be used forthe design of (a) Large Scale Integrated (LSI) circuits, (b) Packages forsuch LSI circuits and (c) Printed Circuit Boards on which the packaged
LSI circuits are interconnected. Collectively such designs are referred
to as “LSI-Package-Board” designs. The format provides a common way to
specify information/data about the project management, net lists,
components, design rules, and geometries used in LSI-Package-Board
designs.
Purpose:The general purpose of this standard is to develop a common format that
LSI-Package-Board design tools can use to exchange information/dataseamlessly, as opposed to having to work with multiple different input
and output formats.

■Project Number 取得（2013/9/24）
PAR に対する Project Number“P2401”として IEEE に Assign された。
DASC Approval に向けて、9/27 から 2 週間かけて IEEE Advanced Members による投票が行われた。
■DASC Approval（2013/10/10）
IEEE Advanced Members による投票の結果、PAR に対する正式承認となった。

52

－52－

② 2nd ステップ
NesCom Approval に向けて
■NesCom (New Standard Committee) Approval（2013/12/11）
12 月に開催された IEEE における NesCom において、P2401 LSI Package Board PAR が承認され、標準化へ向けての正式な WG として発足。
② 3rd ステップ
Create Draft Standard■IEEE Press Release（2014/2/27）
IEEE にて標準化へむけての 2 つの WG が発足されたことがプレスリリースとしてアナウンスされたが、その 1 つが LPB 標準フォーマット（Interoperability of Large Scale
Integration, Package and Board Design）である。
<URL

出典：IEEE ニュース>
http://standards.ieee.org/news/2014/P1666-1_P2401_working_groups.html■P2401 WG Kickoff（2014/4）
4 月に Web においてワールドワイドでキックオフを実施するように現在企画中。
2.3.4.2.2.4

今後の活動計画■Draft 作成にあたっての準備
・Draft 作成ガイドラインのスタディ・理解・他標準の内容確認（例えば、P1801)■Draft たたき台作成
・上記 IEEE 発行のガイドラインに則り、LPB-WG でアウトラインを作成。
・それをベースに Technical Writer、Professional Translator に依頼。
2.3.4.2.3

ロビー活動IEEE 国際標準化へ向けての 1st ステップである DASC Approval を得るために JEITA LPB-WG
としては積極的なロビー活動を実施。
ターゲットとしては、IEEE がスポンサーの 1 つでもある DAC（Design Automation Conference)に JEITA LPB-WG として出展することで、LPB-WG の活動内容紹介、および LPB 標準フォーマッ
トのメリットのアピールを行い、IEEE 主要メンバーおよび EDA ベンダキーマンへの理解および浸透を図った。
また、その後 IEEE/DASC 委員長、副委員長の来日時に JEITA LPB-WG メンバーと会合をもち、さらに詳細な説明を行い理解を深めた。
さらに、12 月に奈良で開催された EMC Compo に JEITA LPB-WG として出展、発表を実施。
53

－53－

以下にそれらの内容について述べる。
2.3.4.2.3.1

DAC（Design Automation Conference)への出展

2013 年 6 月 3 日～5 日 USA Austin にて JEITA LPB-WG 活動展示
＜主な内容＞
・LPB-WG 活動展示・説明・LPB フォーマットの紹介・効果のアピール
・EDA ツールへの適用事例紹介
・IEEE キーマンとの面談

図 2.3.4-3

DAC での JEITA LPB-WG 展示パネルおよび風景＜成果＞
・IEEE/DASC (Desigin Automation Standards Committee) の全面的支持得られた。
2.3.4.2.3.2

JEITA －IEEE ミーティング2013 年 6 月 21 日

IEEE/DASC キーマンと JEITA LPB-WG ミーティング～横浜にて～
IEEE/DASC 出席者：委員長

Stan Krolikoski 氏（Cadence 社）

メンバー Dennis Brophy 氏（Mentor 社）＜主な内容＞・ IEEE/DASC 側から DASC Standard についての最新情報、および JEITA LPB フォーマットに関するコメントをいただいた。
・ JEITA 側から JEITA LPB-WG 活動について説明・ IEEE Standard へ向けてのアドバイス

54

－54－

＜成果＞
・LPB フォーマットの提案は very interesting
・LPB フォーマットは、情報流通には very important
・DASC 側から今後の標準化へ向けての Schedule 提案いただいた。
2.3.4.2.3.3

EMC Compo 出展

2013 年 12 月 15 日～17 日 奈良にて開催。
チュートリアル（福場・中川・古賀・渡辺）：12 月 15 日、ポスター展示：12 月 15 日～17 日＜内容および成果＞
・ EMC シミュレーションにどう役立つかの視点で LPB フォーマットを紹介。
・ シミュレータの性能改善は EDA ベンダが着々と進めているが、データのセットアップの手間は削減の余地があり、LPB フォーマットはそこを狙っている。
それにより各設計フェーズでシミュレーションの機会を増やせることを主張。
・ XML ベースであることが好評。
・ ブース(ポスター展示)には３０人程度が来場＜事例紹介＞
LPB 標準フォーマットを使用することによるメリットを強調。

55

－55－

図 2.3.4-4 EMC Compo での LPB 標準フォーマット事例発表
2.3.4.2.4

LPB フォーマット類似標準調査、および連携

2.3.4.2.4.1

Si2 について

Si2（Silicon Integration Initiative）は米国の標準化コンソーシアムであり、そこで検討している CPIP（Chip Package Interface Protocol）が JEITA LPB 標準フォーマットに類似しているのではということから、Si2 側から JEITA LPB フォーマットにおけるドキュメントを送ってほしいとの要望があり、JEITA LPB-WG 内でもその対応について検討した。
＜CPIP について＞・Si2' OPEN 3D TAB から“CPIP”内容はダウンロード可能。
・ CPIP は、SPICE のヘッダーにコメント文として PIN、PAD の座標等が記載されるというもの。
＜Si2 に対する対応＞
・Si2 には JEITA LPB フォーマット、M/N/C/R/G-Format すべてを隠さずに提出。

56

－56－

2.3.4.2.4.2

FUJIKO について

FUJIKO は福岡大学友景教授が中心となって、部品内蔵基板のための 3D フォーマットの検討
および国際標準化活動を行っているコンソーシアムである。
LPB 標準フォーマットとも関連するフォーマットであり、JEITA LPB-WG と FUJIKO の交流を2013 年度から開始した。
＜今後の連携＞
LPB 標準フォーマットは構想設計段階で使われるフォーマットであり、一方、FUJIKO は板製造に使われるフォーマットであり、それぞれが連携することでワンストップソ
リューションを提供できると考えるため、今後も密に交流を深めていくことで合意。
＜LPB フォーラムにおける FUJIKO の紹介（2014/3/14）＞
前回の交流会で話がでた LPB フォーラムへの参加、および福岡大学友景教授による
FUJIKO の紹介が実現。
お互い日本発信のフォーマットとして、日本のエレクトロニクス発展のために今後も
LPB-WG との連携を確認。
＜紹介内容＞・ FUJIKO フォーマットの紹介。FUJIKO は JPCA EB01、EB02 をフォーマット化したものである。
・ EB01 の国際標準（IEC

TC91）への取り組み。

標準化の意味としては自分たちで自由にコントロールできるという優位性がある。
・ フォーマット実証用の部品内蔵基板の製作状況。
・ FUJIKO の軸足は部品内蔵基板に特化。
2.3.4.2.5

広報 SWG、フォーマット SWG との活動連携

JEITA LPB-WG における 3 つの SWG が連携して、国際標準化へ向けての活動を行っている。
来年度の IEEE 標準化ステップである Draft 作成には LPB-WG メンバー全員の力を結集して取
り組む。

57

－57－

図 2.3.4-5
2.3.4.3

LPB-WG 活動組織

標準化準備 SWG 参加メンバー

リーダー

大

槻

隆

志

株式会社 リコー

メンバー

福

場

義

憲

株式会社 東芝

同

田

中

玄

一

ルネサスエレクトロニクス株式会社

同

市

川

浩

二

株式会社 デンソー

同

川

端

航

ソニー株式会社

同

岡

野

睦

株式会社 東芝

58

資

－58－

３．各種イベント（主催／協賛）報告

3.1

Electronic Design and Solution Fair 2013（EDSFair2013）

一般社団法人 電子情報技術産業協会（JEITA）は、2013 年 11 月 20 日（水）から 22 日（金）の 3 日間、横浜国際平和会議場（パシフィコ横浜）にて、設計ソリューションの必須技術を網羅する展示会『Electronic Design and Solution Fair 2013』（略称：EDSFair 2013〔イー・ディー・エス・フェア 2013〕）を開催した。
国内半導体業界および電子機器産業界の発展に寄与することを目的として、国内の LSI 設計者・EDA 技術者・同関係者に対して、最先端設計ソリューション、最先端設計技術、EDA 技術に関する情報発信と関係者間での情報共有の場を提供した。
近年の半導体部品はソフトウェア・リッチなシステム構成が主流となり、ハードウェアのみならずソフトウェアも含めた並行開発や、半導体も含めたあらゆるハードウェア・コンポーネント、ソフトウェ
ア・コンポーネントのサプライチェーンを連携させた製品開発の重要性が高まっている。半導体設計の面ではアナログ・リッチなデザイン、3D IC、微細化プロセスへの対応など、ますます高度化する設計課
題の克服が大きな壁となって立ちはだかっている。さらに IC 設計者は、例えば、プリント基板や筐体も含めた熱設計を、開発の初期段階から検討するなど、装置・プリント板設計との連携が必要になってきた。設計者としては常に新しい領域にチャレンジすることが必要になってきており、開催テーマを『開け！ 未来への扉』とした。
そのチャレンジを応援できるような新しいソリューションとして最先端技術・サービスの展示、出展
社セミナーを実施した。特別企画としては、会期初日に前回好評だった ET との共同企画セッションを開催し、また、特設ステージ企画を会期中 1 日 1 セッション開催した。併せて、システム・デザイン・フォー
ラム 2013 も開催し、エンジニア、管理職、若手技術者まで、多くの方々に有益な情報を発信し、最先端の技術動向を習得できる場を提供した。さらに、今年の新企画として、設計者同士の交流の場を提供する目的で、設計者交流ラウンジを開催した。
技術・サービスの展示では、エンジニアが注目する最新技術やトピックスに関する展示をまとめた特別ゾーンとして、LSI・パッケージ・ボードの相互設計に関する技術と IBIS（I/O Buffer Information
Specification）モデルに関する展示を集めたゾーン、普段接することの少ない国内外のベンチャー企業の展示を集めた新興ベンダエリアを設置した。
また、今回も新興ベンダ・ガイド・ツアーを実施、普段接する機会の少ない新興ベンダの最新技術紹介・質疑応答のサポートを行った。

59

－59－

3.1.1

EDSFair2013 の概要■ 名称Electronic Design and Solution Fair 2013 （略称：EDSFair2013）■ 同時開催Embedded Technology 2013 （組込み総合技術展）■ 会期
2013 年 11 月 20 日（水）～22 日（金） 3 日間

■ 開場時間11 月 20 日（水） 10：00～17：00
11 月 21 日（木） 10：00～18：00〔17：00～18：00 ワインの夕べ〕

11 月 22 日（金） 10：00～17：00■ 会場
パシフィコ横浜 （展示ホール／アネックスホール）■ 入場
全来場者登録入場制○当日登録：入場料 1,000 円○Web 事前登録・招待券当日登録：入場無料■ 主催
一般社団法人 電子情報技術産業協会 (JEITA)■ 協力
Electronic Design Automation Consortium (EDAC)■ 後援
経済産業省、アメリカ合衆国大使館、日本半導体商社協会 (DAFS)、横浜市■ 協賛
一般社団法人 組込みシステム技術協会 (JASA)、一般社団法人 電子情報通信学会 (IEICE)、
一般社団法人 情報処理学会 (IPSJ)、一般社団法人 日本電子回路工業会 (JPCA)■ 運営
一般社団法人 日本エレクトロニクスショー協会 （JESA）〒100-0004 東京都千代田区大手町 1-1-3 大手センタービル 5 階
電話：（03）6212-5231 FAX：（03）6212-5225 E-mail：info2013@edsfair.com

60

－60－

3.1.2

開催概況

来場者数、出展社数、各イベントへの参加者数は以下のようであった。
来場者数

2,499 名出展社数

43 社・団体（52 小間）

出展社セミナー24 セッション、延べ 286 名聴講

EDSFair×ET 共同企画セッション

156 名聴講

特設ステージ3 セッション、延べ 214 名聴講

会期中の来場者数と近年の来場者数の推移、来場者の業種、来場目的、出展傾向を以下に示す。
会期中の来場者数
11/20 (水)11/21 (木)11/16 (金)

合計

来場者数

523 名

939 名

1,037 名2,499 名ET 来場者数

6,142 名8,047 名7,296 名

21,485 名

来場者の推移開催年

2012

2011Nov.

2011

2010

2009

2008

来場者数

5,606

6,189

8,016

9,300

9,117

10,431

来場者数の減少傾向が続いている。この減少傾向をまず止めることが必須である。
来場者の業種半導体・電子部品メーカ部門

41.4%

機器メーカ部門

28.1%

設計関連サービス

10.5%

ツールベンダ

8.7%

商社・営業

4.2%

その他

7.1%

来場目的

61

－61－

出展傾向
出展社数

通常出展

新興ベンダ

特別企画

ユニバーシティ

（小間数）

エリア

エリア

ゾーン

プラザ

2013

21(26)

7(8)

14(17)1(1)43(52)

2012

40(72)

10(9)

9(9)

2(2)

61(92)

2011Nov.

42(97)

8(9)

-

3(3)

80(109)2011

47(176)14(17)-

6(6)118(199)

合計

今回は、大手出展者が ET の展示へ移行する、あるいは出展を中止するなどの動きがあり、EDSFair は
中小ベンダや海外ベンダの展示会という“位置づけ”が鮮明になった。ソフトウェア重視の傾向は今後も変わらないと考えられるため、大手ベンダが戻ってくる可能性は低い。対象展示者を中小ベンダに絞った場合に、EDSFair の今後のあり方を検討すべき時期に来ている。
3.1.3

出展社一覧

■ 通常出展エリア*一段下げは共同出展（株）アストロン

CM エンジニアリング（株）

アトレンタ（株）（株）シンコム
Jasper Design Automation Inc.

Avant Technology Inc.

タナーリサーチジャパン（株）

Space Codesign Systems Inc.
（株）アプリスター

TOOL（株）

アルデック・ジャパン（株）

日本リアルインテント（株）

アンシス・ジャパン（株）

Berkeley Design Automation, Inc.
プロプラスデザインソリューション（株）

アパッチデザインソリューションズ（株）（株）NTT データ数理システム

Blue Pearl Software, Inc

カーボン・デザイン・システムズ・ジャパン（株）

MunEDA GmbH

サイバネットシステム（株）■ 新興ベンダエリア
アーキテック（株）

SPEC INDIA

InfiniScale S.A

タワージャズジャパン（株）（株）ウィンドワード（株）日本サーキット

Oski TECHNOLOGY■ ユニバーシティ・プラザ
会津大学 齋藤研究室

62

－62－

■ 特別展示 LPB ゾーン IBIS ゾーン
IBIS Quality Framework (JEITA EC センター EDA 標準 WG)（株）Oscillated Recall Technology
ギガヘルツテクノロジー（株）
神戸大学大学院 システム情報学研究科
JEITA EDA 技術専門委員会 LSI パッケージ・ボード相互設計ワーキンググループ
JEITA 集積回路製品技術小委員会（株）ジェム・デザイン・テクノロジーズ（株）図研
Nimbic, Inc.（ステイシフト（株））
日本ケイデンス・デザイン・システムズ社（株）日本サーキット
Future Facilities(株)メンター・グラフィックス・ジャパン（株）（株）モーデック

3.1.4

出展カテゴリ●ハードウェア・ソリューション：
システム LSI、ASIC/ASSP、MPU/MCU/DSP、FPGA/PLD デバイス、その他●ハードウェア開発環境 (EDA)：LSI 設計関連ツール：
システムレベル設計（RTL より高位）、論理設計（RTL～ネットリスト）、論理検証、アナログ設計・検証、レイアウト、レイアウト検証・解析、LSI 信号解析、テスト設計（DFT/BIST/ATPG など）、
DFM 関連（OPC/RET/PSM/LRC/TCAD など）、ASIC プロトタイピング、その他
PCB/SIP 設計関連ツール：
回路図作成、アナログ設計・検証、レイアウト、SI/PI/EMC 解析、電磁界解析、熱解析、その他●ソフトウェア・ソリューション：
組込み OS、デバイスドライバ、ファームウェア、ミドルウェア、仮想開発環境・技術、その他●LSI テスト、計測器：
LSI テスタ、PCB テスタ、計測器、その他

63

－63－

●IP コア、マクロ、セルライブラリ：●組込みプロセッサ開発環境：
リコンフィギャラブルプロセッサ、ICE、デバッガ、マイコン CASE、コンパイラ/クロスコンパイラ、
シミュレータ、ハード/ソフト協調設計環境、その他●設計サービス関連：
デザインセンタ、設計サービス、設計コンサルティング、試作・製造、IP 流通サービス、その他●設計インフラ (WS/PC、ネットワーク)：●設計データ管理ツール：
設計データ管理、その他●マスクメーカ、ファウンダリメーカ：●大学(研究室)、コンソーシアム：●PR 関連：出版物、その他
3.1.5

開会式

EDSFair2013・ET2013 の開催に先立ち、開催初日の 11 月 20 日（水）午前 9 時 45 分より展示ホール Bの 1 階（コンコース）において開会式が行われた。
冒頭、ET 主催者代表として、一般社団法人 組込みシステム技術協会の簗田 稔 会長から主催者挨拶があり、続いて EDSFair 主催者を代表して、一般社団法人 電子情報技術産業協会の齋藤 昇三 半導体部会
部会長より主催者挨拶があった。その後、来賓の横浜市 経済局長の牧野 孝一 氏、富士通セミコンダク
ター株式会社 事業本部ハイパフォーマンスソリューション事業部事業部長 大槻 浩一 氏、株式会社
コア エンベデッドソリューションカンパニー 社長 雨宮 直喜 氏、株式会社 村田製作所 通信事業本部
コネクティビティ商品事業部 ソリューションサービス部システム開発課課長 能澤 伸幸 氏、ルネサス
エレクトロニクス株式会社 執行役員常務 大村 隆司 氏に加え、一般社団法人 組込みシステム技術協会
簗田 稔 会長、一般社団法人 電子情報技術産業協会の齋藤 昇三 半導体部会部会長によるテープカットが行われ、EDSFair2013 ならびに ET2013 が開幕した。

64

－64－

3.1.6

EDSFair×ET 共同企画セッション

会期初日の 11 月 20 日には ET との共同企画セッションにて「第一線のエンジニアに聞く、組み込み機器の開発事例と「成功の法則」 ― ここまで来た！ システム＆ソフトウェア開発最前線」と題し、デジタル家電や画像処理機器、ネットワーク機器など、いくつかの組み込み機器の開発事例とそのプロジェ
クトを「成功」に導いた要因、そして「失敗」しないための設計の考え方や適切な評価・検討手法について、ベンダが本音の議論を展開し、EDSFair・ET 双方から 156 名の聴講者を集めた。
日時：2013 年 11 月 20 日（水） 13：00-15:00
会場：パシフィコ横浜 アネックスホール「F205+ F206」「第一線のエンジニアに聞く、組み込み機器の開発事例と「成功の法則」― ここまで来た！ システム＆ソフトウェア開発最前線」

聴講者数
156 名

デジタル家電や画像処理機器、ネットワーク機器など、いくつかの組み込み機器の開発事例を紹介した。
また、そのプロジェクトを「成功」に導いた要因、そして「失敗」しないための設計の考え方や適切な評価・検討手法について、電子機器メーカ、および CPU、リアルタイム OS、開発環境のベンダが本音の議論を展開した。
【モデレータ】
テクニカル・ライター／コンテンツ・キュレーター
中山 俊一 氏【パネリスト】
アーム（株） 代表取締役社長
内海 弦 氏イーソル（株） エンベデッドプロダクツ事業部長
上倉 洋明 氏
日本シノプシス合同会社 システムレベルソリューションズ FAE マネージャー
中野 淳二 氏（株）富士通研究所 ユビキタスプラットフォーム研究所 主管研究員
山下 浩一郎 氏（株）リコー ワーク・ソリューション開発本部 第六開発室 室長
木村 貞弘 氏65

－65－

3.1.7

特設ステージ

特設ステージでは「今さら聞けない統計解析」と題し、電子回路の設計においても必要になっている
統計理論についての講演や、「アナログ設計技術の今後」と題し、最新の研究成果を紹介すると共に、今後の方向性と可能性について述べた。最終日には「電脳将棋アルゴリズム」と題し、コンピュータ
将棋の技術について、最前線で戦うプログラマ達が解説したセッションを開催した。特設ステージは3 セッション合計で、延べ 214 名の聴講者を集めた。
セッション 1
日時：2013 年 11 月 20 日（水） 15：00-16：00
会場：会場内特設ステージ

聴講者
67 名

今さら聞けない統計解析
LSI 設計で現れるばらつきでは、正規分布による近似が成立しないことも多くあります。動作を検証するにはどの範囲で調べればいいのか、ばらつきを前提とした最適化はどうすればいいのか、悩んでいる設計者も多いのではないでしょうか。対象や要求される精度に応じ、コーナー解析、モンテカルロ手法、最尤推定など、様々な手法が使われていますが、どのような条件が成立するときにどの手法が有効なのか、判断するための基礎となる統計理論について
数学の専門家が分かりやすく説明します。
【講演者】
西井 龍映 氏 九州大学 マス･フォア･インダストリ研究所 教授【オーガナイザ】松岡 英俊 氏 （株）富士通研究所 ハードウェア技術研究所 デザインエンジニアリング研究部 主管研究員

セッション 2
日時：2013 年 11 月 21 日（木） 11：00-12：00

聴講者
77 名

アナログ設計技術の今後

これからのアナログ設計は性能だけでなく、回路の標準化や設計の自動化などの使用のし易さ、省力化、開発コストの低減が強く求められるものと思われる。そこで本講演においては、このような現状を踏まえ CMOS の微細化や低電圧化への対応方法、アナログ・RF 回路の標準化の可能性、デジタルアシスト技術の活用方法、アナログ回路の自動レイアウトの可能性などについて研究室の最新の研究成果を紹介すると共に、今後の方向性と可能性について述
べる。
【講演者】
松澤 昭 氏 東京工業大学 大学院理工学研究科 教授【オーガナイザ】山口 龍一 氏
パナソニック(株) AIS 社 セミコンダクター事業部 システムインテグレーション 基盤技術開発グループ 参事

セッション 3
日時：11 月 22 日(金)

聴講者
70 名

13:00-14:30

電脳将棋アルゴリズム

プロ棋士との対戦が話題になっているコンピュータ将棋の技術について、最前線で戦うプログラマ達が解説します。
チェスでディープブルーがカスパロフに勝ったのは 1997 年でした。将棋がここまで来るのに時間がかかった理由の1 つは、状態数がチェスよりもはるかに多いためとされています。この間に、ハードが性能向上しただけでなく、ソフト
も進歩しました。その進歩とは？そして、この技術は今後何を変えるのでしょうか？将棋や囲碁より、もっと状態数の多い問題は……、電子回路設計？
【講演者】
山本 一成 氏 HEROZ(株) エンジニア
横山 大作 氏 東京大学 生産技術研究所 助教【オーガナイザ】金澤 裕治 氏 (株)富士通研究所 ハードウェア技術研究所 デザインエンジニアリング研究部 主任研究員
66

－66－

3.1.8

設計者ラウンジ

パネルディスカッション 1
日時：2013 年 11 月 21 日（木） 13：00-14：30

聴講者

会場：会場内特設ステージ

286 名

サルでは分からないアナログ設計技術～日本人だけわからないアナログ設計技術～
日本の半導体の設計技術はバブル以降衰退の一途をたどっている。

日本が再び半導体で復活するにはアナログ設計技術が必要云々…と言われているが、既に海外のアナログ専業
メーカはアナログ設計技術に磨きをかけ、さらにその強さを増しつつある。
日本に必要な本当のアナログ設計技術とは何か？各分野で著名なパネリストを迎えて討論し、今後の日本の半導体のたどるべき方向を考えていく。
【モデレータ】
柳 孝裕 氏

パイリサーチラボ合同会社 代表【パネリスト】
松澤 昭 氏東京工業大学 大学院理工学研究科 教授

松谷 康之 氏青山学院大学 理工学部 教授

倉重 克己 氏アイリンク合同会社

篠原 慈明 氏（株）デジアン・テクノロジー 代表取締役社長

赤澤 幸雄 氏（株）ファイ・マイクロテック 代表取締役社長

﨑山 恵三 氏HS Links(株) 代表取締役社長

根塚 智裕 氏（株）デンソー 半導体先行開発部 担当課長

牧山 クリストス 氏

シリコンプラネット（株） 代表取締役社長

横山 昇峰輝 氏

ProPlus Design Solutions Inc シニアテクニカルコンサルタント

67

－67－

パネルディスカッション 2

日時：2013 年 11 月 21 日（木） 15：00-16：30
オープンハードウェア時代のエンジニアリング
エンジニアリングが果たすべきアカウンタビリティは、単に製品の性能や品質に留まらず、コストや市場も含めたより大きなコンセプトを理解し、それらすべてを引き受けることに変わりつつある。
自分の関わる製品（＝ビジネス）の当事者であるという意識を持ち、求める成果を達成するために、主体的に責任を持って行動することが求められている時代だともいえる。システム、半導体、組込みソフト、ベンチャー・キャピタルの各セクションからなるパネリストを迎え、このような時代に要求されるエンジニアリング像について議論する。
【モデレータ】
岡村 淳一 氏（株）Trigence Semiconductor CTO【パネリスト】
岡田 充弘 氏

京セラ ドキュメントソリューションズ（株）) ソフト開発本部 システム開発統括部部長

木村 貞弘 氏（株）リコー 総合経営企画室 新規事業開発センター T-PT リーダー

辻 邦彦 氏京都マイクロコンピュータ（株） 東京オフィス ゼネラルマネージャ

本村 天 氏（株）産業革新機構 戦略投資グループ ヴァイスプレジデント

古手川 博久 氏

富士通セミコンダクター（株） 事業本部 SoC 設計センター 第一検証技術部部長

今回初めての試みとして、設計者の交流の場を提供することを目的として、設計者ラウンジを開催した。
2 回のパネルディスカッションの形式で、延べ 286 名の参加者を集め、熱のこもった議論が展開された。
3.1.9

出展社セミナー

技術発表、製品 PR が行える場として出展者セミナールームを提供した。
今回は 2 会場にてテーマ毎に 6 つのトラックで、合計 24 セッションを開催した。
日時

11 月 20 日(水)～11 月 22 日(金) 11:00～16:45

会場

展示会場内諸室 CM3・DM2

聴講料無料
セッショントラック名【EE】システム設計・検証トラック【ED】機能検証／テスト設計／設計・検証サービストラック【EA】AMS 設計検証／電磁界／熱／流体解析トラック【EL】LowPower／IP／DFM／DFY トラック【EP】ロジック設計＆フィジカル設計／検証トラック【EF】フリートラック
合計

68

－68－

セッション数
4
9
5
1
2
3
24

3.1.10

特別ゾーン【特別展示 LPB ゾーン IBIS ゾーン】
LPB 連携の現状と EDA ソリューション、IBIS 作成と活用方法について、参加各社より展示とプレゼンテーションが 3 日間行われた。
【新興ベンダエリア】
普段接することが少ない国内外のベンチャー企業のソリューションを集めた「新興ベンダエリア」に、国内外から７社が出展した。
3.1.11

新興ベンダ・ガイド・ツアー

日本の設計技術・EDA 技術の第一人者にツアーガイドをお願いし、ツアーガイドによる国内外の新興企業の主要な技術の紹介後、ブースへ同行訪問し、各社の技術紹介・質疑応答をサポートした。
11 月 21 日（木） 12:20-13:20

3.1.1211 月 22 日（金）11:30-12:30

D-05 InfiniScale S.A
C-11 （株）ウィンドワード
C-08 タワージャズジャパン（株）

C-10 アーキテック（株）
C-21 Avant Technology Inc.
C-12 Oski TECHNOLOGY若林 一敏 氏NEC ESS 事業センター
兼 中央研究所 グリーンプラットフォーム研究所

今井 浩史 氏（株）東芝 セミコンダクター社＆ストレージ社

ワインの夕べ11 月 21 日（木）17:00～18:00 の時間帯、展示会場内ラウンジにおいて、来場者と出展者との交流の場として「ワインの夕べ」を開催した。多くの方々にご参加いただき、1 年に 1 度、関係者との交流をはかる場として活用された。

69

－69－

3.1.13


来場者アンケート

業種詳細



業種
半導体・電子部品メーカ部門 36.1%
機器メーカ部門

32.4%

設計関連サービス

10.0%

ツールベンダ

8.2%

商社・営業

4.5%

その他

8.8%

半導体・電子部品メーカ部門 36.1%
0.0% 10.0% 20.0% 30.0% 40.0% 50.0% 60.0% 70.0% 80.0% 90.0%

79.0%

システムLSI、ASIC、マイコン、メモリ
8.2%

その他
プリント基板

5.2%

電子コンポーネント

3.6%

FPGA/PLD

2.7%

ディスプレイ

1.2%

0.0%

5.0%

機器メーカ部門 32.4%

産業機器（機械・精密機器等）
コンピュータ関連機器
一般民生機器自動車・輸送機器
画像処理機器
通信機器
その他
ネットワーク関連機器
医療機器
放送機器
アミューズメント

70

10.0%

15.0%

20.0%

25.0%
22.4%
21.7%

14.9%
10.5%
9.5%
7.5%
5.1%
4.7%
2.4%
0.7%
0.7%

－70－

設計関連サービス 10.0%
0.0%

5.0%

10.0%

15.0%

20.0%

25.0%

30.0%

40.0%

35.2%

デザインハウス
28.6%

ソフト開発
17.6%

教育・コンサルタント
9.9%

その他
IPプロバイダ

4.4%

ネット環境

4.4%

IP流通サービス

35.0%

0.0%

ツールベンダ 8.2%
0.0%

5.0% 10.0% 15.0% 20.0% 25.0% 30.0% 35.0% 40.0% 45.0%

LSI設計ツール

40.0%
24.0%

プリント基板設計ツール

20.0%

機能・論理設計ツール
13.3%

その他
ハードウェア・ボード機器

1.3%

マイコンツール

1.3%

商社・営業 4.5%
0.0%

5.0%

10.0%

15.0%

20.0%

30.0%

35.0%

40.0%

45.0%
41.5%

半導体

71

25.0%

その他

17.1%

電子機器

17.1%

電子部品

12.2%

ツール

12.2%

－71－

職務
設計

40.8%

設計環境構築

18.0%

研究

12.1%

営業・販売

10.6%

6.5%

1.8%

その他

6.5%

企画・宣伝・マーケティング

9.6%

12.1%

製造・検査

1.8%

購買

0.4%

流通

0.1%

機能（RTL）
アナログ
システムレベル
レイアウト
ソフトウェア・ファームウェア
PCB
論理（ゲートレベル）
FPGA/PLD
カスタム
IC Package
テスト
IP マクロリソ/マスク/プロセス/製造
装置実装
SiP
TCAD



設計環境構築 18.0%

0.1%

研究 12.1%

9.6%

10.6%

営業・販売 10.6%
40.8%

その他 6.5%
企画・宣伝・マーケ
ティング 9.6%
製造・検査 1.8%

18.0%

購買 0.4%
流通 0.1%
0.0%

職務の詳細

5.0%

10.0%

15.0%

20.0%

25.0%

19.7%

19.7%
16.6%
15.9%
11.3%
7.7%
7.2%
3.6%
3.1%
3.0%
2.5%
2.3%
2.3%
2.1%
1.5%
0.8%
0.3%

16.6%
15.9%
11.3%
7.7%
7.2%
3.6%
3.1%
3.0%
2.5%
2.3%
2.3%
2.1%
1.5%
0.8%
0.3%

来場の目的（複数回答）
0.0%

展示ブース
出展者セミナー
Embedded Technology
特設ステージ
特別展示 LPBゾーン・IBISゾーン
新興ベンダエリア
共同企画セッション
ユニバーシティ・プラザ
設計者交流ラウンジシステム・デザイン・フォーラム
その他
JEVeCビレッジ
新興ベンダガイドツアー

72

設計 40.8%

0.4%

10.0%

20.0%

30.0%

40.0%
37.6%

13.2%
11.0%
9.0%
8.7%
6.9%
4.1%
3.3%
2.3%
1.8%
0.9%
0.7%
0.5%

－72－



年代
2013

2012

2011.112011.1

10 代

0.3%

0.2%

0.1%

0.1%

20 代

8.9%

10.2%

9.4%

10.0%

30 代

25.3%

26.0%

27.9%

27.9%

40 代

31.0%

37.3%

36.7%

36.7%

50 代以上

34.4%

26.3%

25.9%

25.3%



来場頻度
2013

2012

2011.112011.1

今回が初めて

34.1%

23.1%

28.5%

30.9%

2 回目

11.3%

12.5%

11.6%

13.5%

3 回～5 回目

27.1%

31.6%

30.6%

30.5%

6 回以上

27.4%

32.8%

29.3%

25.1%



20代,
8.9%

50代
以上,
34.4%

2012

2011.112011.1

導入を決定・承諾する

10.3%

9.2%

8.1%

9.9%

導入に際して企業・製品を評価・推薦する

49.5%

51.6%

52.2%

50.4%

関与しない

40.2%

39.2%

39.7

39.7%

－73－

30代,
25.3%

40代,
31.0%

今回
が初
めて,
34.1%

6回以
上,
27.4%
3回～
5回目,
27.1%

製品導入
2013

73

10代,
0.3%

関与し
ない,
40.2%

2回目,
11.3%

導入を
決定・
承諾す
る,
10.3%

導入に
際して
企業・
製品
を,
49.5%



認知経路
2013

2012

その他

20.8%

18.0%

出展者からの E-mail

19.8%

22.8%

EDSFair 事務局からの E-mail

18.6%

22.3%

DM（EDSFair 案内状）

14.2%

13.4%

検索サイトからリンク

11.1%

11.9%

出展者のホームページからのリンク

7.3%

6.3%

ET Web サイトからリンク

4.6%

3.5%

新聞・雑誌

3.7%

1.8%

3.1.14

来場誘致策

■広報活動


報道発表（リリース配信）
EDSFair2013（11 月 20 日～22 日）*

出展募集開始リリース（3/18）*

開催告知／取材誘致リリース（11/18）*

プレスルーム設置（11/20～22）*

終了報告リリース（11/22）

74

プレス登録数EDSFair2013

EDSFair2012

EDSFair2011 Nov.

登録数： 67 名

登録数：97 名

登録数：110 名－74－

■宣伝活動EDSFair データベースへのメール配信
過去ご登録いただいた来場者データベースおよび、EDSFair2013 の事前登録者に向けて、「EDSFair
OFFICIAL MAIL NEWS」を配信。
Vol.

配信日

配信件数

Vol.1

3月4日

9,254 件

Vol.2

6月 6日

9,290 件Vol.3

10 月 5 日

9,281 件Vol.4

11 月 1 日

9,324 件Vol.5

11 月 8 日

9,356 件Vol.6

11 月 12 日

9,381 件

Vol.

配信日

配信件数

Vol.7

11 月 15 日

9,437 件Vol.8

11 月 18 日

9,463 件Vol.9

11 月 19 日

9,491 件Vol.1011 月 20 日

9,530 件Vol.1111 月 25 日

9,565 件Vol.1212 月 4 日

9,561 件

PR ツール（印刷物）の作成
・案内状／招待券／封筒・会場案内図(和文)

公式 Website
http://www.edsfair.com
アクセス数：34,280
ユーザー数：22,543
PV 数：119,474（平均 PV3.49）



Online Members Site
https://regist.jesa.or.jp/edsfair-regist/index.php
事前登録期間：10 月 1 日～11 月 22 日
登録者数合計：18,964 名 ※過去の登録者を含む全 EDSFair メンバー数
本年度事前登録者数：1,584 名

75

－75－

3.1.15

EDSFair2013 実行委員会

実行委員長

富士通セミコンダクター(株)

河 村

副委員長

日本シノプシス合同会社

藤

井

委

員

イノテック(株)

坂

井

委

員

TOOL(株)中 根 麻 子委員(株)東芝セミコンダクター社&ストレージ社

改 田 博 政委員

メンター・グラフィックス・ジャパン(株)秋 谷 美 和委員

一般社団法人 電子情報技術産業協会

幾 見 宣 之特別委員(株)EDA エクスプレス

菰 田

EDA-TC 委員長

ソニーLSI デザイン(株)大 芝 克 幸3.1.16

薫
浩

充
仁

浩

まとめ

今回は、大手ベンダがすべて出展を中止または、ET への出展を行い、ハードウェアだけではなく、ソフトウェア重視の方向性が明確になった年であった。これは数年前からその傾向がはっきりとしてきた時代の大きな流れであり、EDA 技術の専門展示会として 20 年間続いた EDSFair はその役目を終えたと考える。
EDSFair は出展者と来場者に 2 つの機能を提供してきた。多くの来場者の目に触れる展示会の機能と、既存顧客・潜在顧客との交流の場としての機能である。展示会機能としての EDSFair は、今後は ET や
CEATEC のような、アプリやシステムを含めた総合展示会にシフトしていくべきであろう。設計者の交流の場としての EDSFair については、別途新規な場の提供について検討が必要であろう。特に大手ベンダのプライベートセミナーに相当するようなセミナー中心の交流の場の提供が、中小ベンダにとって必要だと考える。
これまで、長年にわたって EDSFair を支えていただいた多くの出展者や来場者の皆様に深く感謝すると共に、新しい形での展示会やセミナーにおいて、引き続き日本の半導体産業のさらなる発展に向けてお力添えを賜りたいと切望する次第である。

76

－76－

3.2

システム・デザイン・フォーラム 2013

3.2.1

はじめに

EDA 技術専門委員会活動成果の業界内アピールと成果の普及、及び最新 EDA 技術の普及促進と標準化の推進の一環として、EDA 技術専門委員会主催による“システム・デザイン・フォー
ラム 2013”を、EDSFair2013 と同期して 2013 年 11 月 20 日に開催した。
EDA 技術専門委員会では、“システム・デザイン・フォーラム”を、次のように、ほぼ毎年継続して開催してきた。
・1990 年から 1994 年 “EDA 標準化フォーラム”を 4 回開催。
EDA 標準化活動の発表とその一般への普及を図ることを目的。
・1999 年から 2002 年 “EDA フォーラム”を 2 回開催。
EDA 技術専門委員会の活動に係る内容の発表、討論の場を目的。
・2004 年 “システム・デザイン・セミナー”
最新の設計技術、課題を設計事例と共に紹介するため 2 日間の日程で開催。
・2005 年 “システム・デザイン・フォーラム 2005”
1 日目

SystemVerilog ユーザ・フォーラムと SystemC ユーザ・フォーラム。

2 日目

SoC に関連した設計技術、課題等を含めた設計事例を紹介する 2 セッションと、

LSI/パッケージ/基板を含めた統合設計に関するパネル討論のセッションを開催。
・2006 年 “システム・デザイン・フォーラム 2006”“SystemVerilog ユーザ・フォーラム”と“SystemC ユーザ・フォーラム”の 2 セッション。
両設計言語の標準化動向の紹介、チュートリアル、設計適用事例紹介を実施。
・2007 年 “システム・デザイン・フォーラム 2007”“SystemVerilog ユーザ・フォーラム”と“SystemC ユーザ・フォーラム”の 2 セッションに、65nm 以下のプロセスノードで深刻化するプロセスばらつきを打破する最新の設計技
術動向を紹介するフィジカル･デザイン･フォーラムを新たに加え、計 2 日間 3 セッションを開催。
・2008 年 “システム・デザイン・フォーラム 2008”“SystemC ユーザ・フォーラム”と“Power Format フォーラム”の 2 セッションを開催。
“SystemC ユーザ・フォーラム”では、最新の SystemC 標準化動向、TLM2.0 のチュートリ
アル、JEITA SystemC ワーキンググループの取り組みの報告と、設計適用事例の紹介を実施。“Power Format フォーラム”では、最新の低消費電力設計技術の紹介と、個々に Power Format 標準化を目指す 2 つの団体 Accellera Organization, Inc.、Si2（Silicon Initiative, Inc.）双方からの標準化活動の最新状況や設計適用事例の紹介と、JEITA Power Format 検討ワーキンググループの Power Format の標準化に対する検討
状況の報告を行った。

77
－77－

・2009 年 “システム・デザイン・フォーラム 2009”「SystemC ユーザ・フォーラム 2009」に加えて、新たに、プロセス微細化による製造ばらつきの問題に対して、「最先端統計から見た 32nm ばらつき予測と設計法」をテーマとした、「ナノ世代物理設計フォーラム」を開催。SystemC ユーザ・フォーラム 2009 では、OSCI（Open SystemC Initiative）による SystemC の最新動向の紹介、JEITA SystemC ワーキン
ググループによる、システム設計から実装、検証を含む SystemC 推奨設計メソドロジの紹介、半導体理工学研究センター（STARC）による TL モデリングガイドの紹介、SystemC を用いた高位合成適用事例、および TLM2.0 を利用した回路設計事例を報告。また、ナノ世
代物理設計フォーラムでは、プロセスの微細化により、新たな設計上の課題としてあらわ
れてきた製造ばらつきによる設計の収束性および製造時の良品率の低下に対処するため、ばらつきの影響を考慮できる統計的な設計手法の現状を報告した。
・2010 年

開催見送り。

EDA 技術専門委員会の各活動のフェーズが、「有償」で開催するシステム・デザイン・フォー
ラムに合致しない等の理由により開催を見送った。
ただし、ナノ世代物理設計 WG および LPB 相互設計 WG から魅力的な講演が可能であるため、EDSFair2010 特設ステージに「特別協力」する形で 3 セッションを「無償」で開催した。
・2011 年 “システム・デザイン・フォーラム 2011”
EDA 技術専門委員会の各活動である、標準化、LSI・パッケージ・ボード相互設計 WG、ナノ世代物理設計 WG からの報告 3 件に加えて、JEITA の半導体技術委員会傘下の半導体技
術ロードマップ専門委員会（STRJ）内の設計技術とテストの 2 つの WG から発表いただいた。開催日時・会場に関しては、集客力を考えて、従来と同様に EDSFair と同時開催し、
EDSFair の特設ステージ用に確保したアネックスホールの会議室の空き時間を使用することで安価に開催できた。
・2012 年 “システム・デザイン・フォーラム 2012”
EDA 技術専門委員会の各活動である、標準化、ナノ世代物理設計 WG、LSI・パッケージ・
ボード相互設計 WG からの 3 件に加えて、“Fabless 時代の DFM を問う”と題して、弘前大学の先生に講演して頂いた。開催日時・会場に関しては、集客力を考えて、従来と同様に
EDSFair と同時開催し、EDSFair の特設ステージ用に確保したアネックスホールの会議室の空時間を使用することで安価に開催できた。
今年度（2013 年度）は、さらなる集客の増加を考え、EDSFair 内の特設ステージにて開催
し、各 WG の活動を報告した。LSI・パッケージ・ボード相互設計については、昨年に引き続き、セミナー形式を採用した。

78
－78－

3.2.2

システム・デザイン・フォーラム 2013 概要

 開催日時：2013 年 11 月 20 日（水）13:00-14:45
 開催場所：パシフィコ横浜 展示ホール 特設ステージ
 参 加 費：無料
 主

催：一般社団法人 電子情報技術産業協会 EDA 技術専門委員会

 開催案内プログラム―――――――――――――――――――――――――――――――――――――――――
EDA 技術専門委員会の活動を紹介するセッションです。3 回目となる今回は、EDA 標準化担当と LPB 相互設計 WG から以下の内容を報告します。多数の皆様のご参加をお待ちしております。
■日 時：2013 年 11 月 20 日 13:00-14:45■場 所：パシフィコ横浜 展示ホール 特設ステージ 聴講無料
■プログラム1）EDA 技術専門委員会委員長挨拶
大芝 克幸 氏：ソニーLSI デザイン(株)2）EDA 標準化のトレンド～標準化の仕組みから最新動向まで～
田中 玄一 氏：ルネサスエレクトロニクス(株)3）LPB フォーラム：「実演!! LPB はここまで来た!」～リファレンスフローのデモと効果の考察～
福場 義憲 氏：(株)東芝
大槻 隆志 氏：(株)リコー
中川 祐之 氏：富士通 VLSI(株)村田洋 氏：(株)ジャム・デザインテクノロジーズ

益子 行雄 氏：日本ケイデンス・デザイン・システムズ社
古賀 一成 氏：(株)図研
渡辺
関亨 氏：アンシス・ジャパン(株)茂雄 氏：(株)日本サーキット

79
－79－

3.2.3

開催結果とアンケートまとめ

・聴講者数は 39 名と昨年の 125 名に比べ激減、アンケート（回答数：17 名）での満足度（高評価）は、EDA 標準化のトレンドが 81％、LPB フォーラムが 94％と好評との結果となった。
聴講者数激減は、ET×EDSFair 共同企画セッションの時間帯と重なったのが原因の 1 つを考えられる。
【会場風景】

80－80－

・当日、聴講者にアンケートの記入をお願いしたが、その集計結果（回答数：17 件）を以下に示す。
【質問 1】今回のフォーラムは何でお知りになりましたか？（複数回答あり）
前年同様に、EDSFair の公式 Website や EDSFair からの案内状、E-mail 配信サービス
で本フォーラムを知った方が多かった。

【質問 2】各フォーラムセッションの内容（満足度）についてお聞かせください。
「満足＋やや満足」の割合が、EDA 標準化のトレンドは 81％、LPB フォーラムは 94％と好評な結果となった。
1）EDA 標準化のトレンド

81
－81－

2）LPB フォーラム【質問 3】フォーラム全体に関するご意見をお願いします。
・着実に前に進んでいる印象でした。具体的なフローのイメージが出来てきた所も良かったと思います。リファレンスフローなのでやむ無しですが、実際はセットメーカサイド
でも機能追加、変更等発生すると思うので、そのような内容も含め時間軸を考慮した上でどのように設計が進むかを見られるとより良かったと思います。
・今まで以上に広く交流できることで、予想外のメリットを見出せると思います。これをフォーラムでさらに有効活用してください。
・非常に面白かった
・質疑応答をしても良いでしょう。多少時間が長いですね。
・活動の内容と意義（効果）についてはわかりましたが、実際に普及させるための働きか
け状況、越えなければいけない課題について、もう少し突っ込んだ内容が聞きたかったです。せっかく各立場の企業のメンバーが揃っていたので、その辺りの討論が聞ければ興味深いと思います。
【質問 4】フォーラムの運営・会場に関するご意見をお願いします。
・アネックスホール内の部屋で聞きたかった。展示ホールの特設ステージでは聞き取りにくい。内容が良かったので残念です。
【質問 5】今後取り上げてほしいテーマを記述願います。
・ナノ世代設計（物理）WG の内容
・テストを取り上げて欲しい。JTAG が有力だと思う。

82
－82－

3.2.4

まとめと今後に向けて今年度(2013 年度)は、集客力の増加を考え、EDSFair 内の特設ステージにて開催し、各 WGの活動を報告した。LSI・パッケージ・ボード相互設計については、昨年に引き続き、セミナー形式を採用した。
開催結果として、聴講者数は 39 名と昨年の 125 名に比べ激減した。ET×EDSFair 共同企画
セッションの時間帯と重なったのが原因の 1 つを考えられる。また、アンケートには 17 名から回答があり、「満足＋やや満足」の割合が、EDA 標準化のトレンドは 81％、LPB フォーラム
は 94％と好評な結果となった。昨年度と比較しても、「満足＋やや満足」の割合は、EDA 標準化が 41％⇒81％、LPB フォーラムが 68％⇒94％と大幅に改善した。
今後は、従来通り EDA 技術専門委員会の活動を報告すると共に、今回の ET×EDSFair 共同企
画セッションのような企業のエンジニアが興味を持つテーマを選定することが重要であると
考える。
3.2.5

システム・デザイン・フォーラム 2013WG 委員（敬称略、順不同）

主査

改田

博政

EDA-TC 幹事

東芝

ｱﾄﾞﾊﾞｲｻﾞ高倉正博

SDF 前年度主査

ルネサスエレクトロニクス

委員

河村

薫

EDSFair 実行委員長/SDF2014 主査

富士通セミコンダクター

委員

福場 義憲

LPB 相互設計 WG 主査

東芝

委員

田中

標準化担当

ルネサスエレクトロニクス

事務局

石崎 芳典・鳥飼 浩平・森 美枝子

玄一

83
－83－

日本ｴﾚｸﾄﾛﾆｸｽｼｮｰ協会

3.3

ASP-DAC 2014

3.3.1

はじめに

Asia and South Pacific Design Automation Conference（ASP-DAC）は、VLSI およびシステム LSIの設計技術や設計自動化技術をテーマにしたアジア太平洋地域での最大規模の国際会議である。
ASP-DAC は 米 国 で 開 催 さ れ る こ の 分 野 の ト ッ プ ・ コ ン フ ァ レ ン ス で あ る Design Automation
Conference（DAC）、International Conference on Computer Aided Design（ICCAD）や欧州で開催される Design, Automation and Test in Europe（DATE）とはシスター・コンファレンスの関係にあり、お互いにリエゾンを交換して協力関係を持っている。
ASP-DAC は、電子情報通信学会や情報処理学会などの学会だけでなく、電機メーカおよび半導体
メーカの業界団体である JEITA（会議開始当時は EIAJ）と EDSFair（会議開始当時は EDAT）の支援のもとで 1995 年に開始された。業界団体である JEITA が ASP-DAC のような国際会議の支援を行っているのは、次のような理由による。電機メーカや半導体メーカが国際競争力のある電子製品の開発を行うためには、マーケッティングや製品企画だけでなく、大規模・高機能・低消費電力のシステム LSIの最適設計を短期間で行える設計力を持つ必要がある。そのためには、最新の設計自動化技術についての情報収集と研究開発を行う必要がある。一流の国際会議を国内で開催することにより、わが国からより多くの技術者と研究者が参加して最先端の設計技術および設計自動化技術についての情報収集、情報交換などを行うことが可能になる。
3.3.2

会議の開催経緯

ASP-DAC の第 1 回目の会議は 1995 年 8 月 30 日から 9 月 1 日にかけて幕張メッセの日本コンベン
シ ョ ン セ ン タ ー で 、 情 報 処 理 分 野 の 国 際 学 会 で あ る International Federation on Information
Processing (IFIP) の TC10 WG10.2 および WG10.5 に属する CHDL および VLSI という名称の 2 つの国際会議と並列開催の形で開催された。第 2 回目は 1997 年 1 月に開催され、それ以降毎年 1 月に開催されてきた。この間、1999 年には香港（中国）で、2002 年にはバンガロール（インド）でそれぞれ開催された。2007 年以降は、日本と国外で交互に開催するというローテーションで運営されている。今回の会議（ASP-DAC 2014）は 19 回目で、シンガポールで 1 月 20 日（月）から 1 月 23 日（木）の日
程で開催された。
3.3.3

ASP-DAC 2014 の概要

ASP-DAC 2014 の概要を表 1 に示す。一般講演としては、29 カ国から投稿された 343 編の論文の中から 108 編が採択され、3 日間にわたって並列の 4 つのトラック、26 のセッションで発表された。表 1
からもわかるように、論文の投稿数については前回横浜で開催された ASP-DAC 2013 より多い 343 件
であり、論文の採択率は前回と同じ 31％と、この分野での他の国際会議（DAC、ICCAD、DATE）とほぼ同じ水準を維持している。これまでどおり、ASP-DAC は名実ともに一流の国際会議であると評価できる。
基調講演のタイトルと講演者を表 2 に、特別セッションのタイトルを表 3 に、有料チュートリアルのタイトルを表 4 に示す。日本開催時にはデザイナーズ・フォーラムを実施するのが通例であるが、今回は実施されず、その分特別セッションのセッション数が多くなっている。
発表された論文の中から、表 5 に示す 1 件の論文に Best Paper Award が授与された。また、今年
度の新しい試みとして、10 年前の ASP-DAC 2004 で発表された論文の中から引用件数など点からその

84

－84－

後の研究に最も影響を与えた論文として、表 6 に示す 1 件の論文に 10-Year Retrospective Most
Influential Paper Award が授与された。また、デザイン・コンテストに応募した作品の中から、表 7に示す Best Design Award および Special Feature Award がそれぞれ 1 件選ばれて表彰された。前回
から学生フォーラムは実施されていない。
表 1：ASP-DAC 2012、2013、2014 の比較
開催年

2012 年2013 年

2014 年

日時2012 年 1 月 30 日(月)～2 月 2 日(木)2013 年 1 月 22 日(火)～25 日(金)2014 年 1 月 20 日(月)～23 日(木)会場

シドニー (オーストラリア) Sydney
Convention Centre

横浜市 (日本)
パシフィコ横浜

シンガポールSuntec Convention &Exhibition Centre

論文投稿数

287

311

343

論文投稿国
(地域) 数

28

29

29

論文採択数
（採択率）

98 (34%)

97 (31%)108 (31%)

キーノート
アドレス

3件

3件

4 件 (うち 1 件はBanquet Keynote)(表 2 参照)

一般講演

25 セッション(98 編)

25 セッション(97 編)

26 セッション(108 編)

特別セッション
（招待講演等）

9 セッション

6 セッション

9 セッション
（表 3 参照)

デザイン・
コンテスト

2 セッション

1 セッション

1 セッション

学生フォーラム

昼休みに実施(Student Forum)

---

---

有料チュートリアル5件(全日 5 件)

5件
(2 時間 5 件)

8 件 (表 4 参照)(半日 8 件)---

4 セッション
（招待講演 2、
パネル討論 2)---

デザイナーズ・
フォーラム

85

－85－

表 2：基調講演
講演タイトル

講演者

All Programmable SOC FPGA for Networking and Ivo Bolsens
Computing in Big Data Infrastructure(Xilinx, U.S.A.)
Georges Gielen
Designing Analog Functions without Analog Transistors(Katholieke Universiteit Leuven,
Belgium)
Kaushik Roy
Beyond Charge-Based Computing(Purdue University, U.S.A.)(Banquet Keynote)
Ulf Schneider
The Art of Innovation - How Singapore Will Continue to(SSIA, Singapore)
Drive the Progress in Semiconductor Technologies

表 3：特別セッションのタイトル種類

セッション・タイトル
セッション 1S: Normally-Off Computing: Towards Zero Stand-by Power Management
セッション 2S: EDA for Energy
セッション 3S: Neuron Inspired Computing using Nanotechnology
セッション 4S: Design Automation Methods for Highly-Complex Multimedia Systems

招待講演

セッション 5S: Billion Chips of Trillion Transistors
セッション 6S: Overcoming Major Silicon
Validation and Debug

Bottlenecks:

Variability,

Reliability,

セッション 7S: Brain Like Computing: Modelling, Technology, and Architecture
セッション 8S: Design Flow for Integrated Circuits using Magnetic Tunnel
Junction Switched by Spin Orbit Torque
セッション 9S: The Role of Photons in Harming or Increasing Security

86

－86－

表 4：Tutorial のタイトル
トピック

種類

タイトル

PD1

半日

Energy-efficient Datacenters

PD2

半日

Digital Microfluidic Biochips: Towards Hardware/Software Co-Design andCyber-physical System Integration

PD3

半日

On Variability and Reliability; Dynamic Margining and Low Power

PD4

半日

Architecture Level Thermal Modeling, Prediction and Management forMulti-core and 3D Microprocessors

SD1

半日

High-Level Specifications to Cope With Design Complexity

SD2

半日

Many-core and Heterogeneous System-Level Verification Methodology

SD3

半日

The Formal Specification Level: Bridging the Gap between the Spec and its
Implementation

SD4

半日

High-Level Synthesis for Low-Power Design

表 5：Best Paper Award が授与された論文
論文タイトル・著者
2B-1: “Flexible Packed Stencil Design with Multiple Shaping Apertures for E-Beam Lithography,”
Chris Chu (Iowa State Univ., U.S.A.), Wai-Kei Mak (National Tsing Hua Univ., Taiwan)

表 6：10-Year Retrospective Most Influential Paper Award が授与された論文

論文タイトル・著者
2E-2: “Design Diagnosis Using Boolean Satisfiability,” Alexander Smith, Andreas Veneris,Anastasios Viglas (Univ. of Toronto, Canada)

表 7：デザイン・コンテストにて表彰された設計種類

論文タイトル・著者

Best DesignAward

1A-1: “A Dual-Loop Injection-Locked PLL with All-Digital Background
Calibration System for On-Chip Clock Generation,” Wei Deng, Ahmed Musa,
Teerachot Siriburanon, Masaya Miyahara, Kenichi Okada, Akira Matsuzawa(Tokyo Institute of Technology, Japan)

SpecialFeature Award

1A-7: “A Single-Inductor 8-Channel Output DC-DC Boost Converter with
Time-Limited Power Distribution Control and Single Shared Hysteresis
Comparator,” Jungmoon Kim, Chulwoo Kim (Korea Univ., Republic of Korea)

87

－87－

3.3.4

論文の投稿状況2004 年から 2014 年の、ASP-DAC への論文投稿数の地域別の推移を図 1 に示す。図 1 に示すように、ここ数年は、安定的に 300 件程度の投稿がある。名実ともに、ASP-DAC は設計自動化分野の国際会議として定着したと言ってよいであろう。
表 8 に、日本からの論文投稿数の推移と、全世界から投稿された論文に占める割合を示す。日本からの論文投稿数が全体に占める割合は、ここ数年は 10%前後である。論文投稿数が多かったのは、米国の96 編（前回は 71 編）、中国の 54 編（前回は 39 編）、台湾の 32 編（前回は 52 編）、日本の 26 編（前回は 24 編）、インドの 21 編（前回は 8 編）であった。

700
600
Japan/Host Country

500

ASP (exc. Japan/HostCountry)
North America

400
300

Europo & Others

200
100
0

図 1 地域別論文投稿数

表 8：日本からの論文投稿数と全体に占める割合
年
地域

’01

’02

’03

’04

’05

’06

’07

’08

’09

’10

’11

’12

’13

’14

日本
（割合）

(18%)

(9%)

(18%)

(12%)

(7%)

(12%)

(11%)

(9%)

(14%)

(10%)

(10%)

(8%)

(8%)

(8%)

全体

161

269

235

291

692

424

408

350

355

340

300

287

311

343

29

24

42

36

46

51

44

31

50

33

31

24

24

26

次に、研究分野別の論文投稿数および採択論文数を表 9 に示す。ASP-DAC 2014 では、研究分野を
15 種類に分類して論文の査読と採否の決定を行った。今回論文投稿数が多かった分野は、分野 2 のシステムレベル合成と最適化、分野 3 のシステムレベルのメモリ・通信設計およびネットワークオンチッ
プ、分野 4 の組み込み・リアルタイムシステム、分野 8 のタイミング・消費電力・熱の解析・最適化、分野 13b の新アプリケーションであった。

88

－88－

表 9：分野別の論文投稿数と採択論文数
分野

研究分野

投稿数

採択数

採択率

1

System-Level Modeling and Simulation/Verification

24

7

29.2%

2

System-Level Synthesis and Optimization

27

7

25.9%

3

System-Level Memory/Communication Design and Networks
on Chip

36

10

27.8%

4

Embedded and Real-Time Systems

36

10

27.8%

5

High-Level/Behavioral/Logic Synthesis and Optimization

26

8

30.8%

6

Validation and Verification for Behavioral/Logic Design

13

5

38.5%

7a

Physical Design (Placement)

12

4

33.3%

7b

Physical Design (Routing)

16

5

31.3%

8

Timing, Power, Thermal Analysis and Optimization

27

9

33.3%

9

Signal/Power Integrity, Interconnect/Device/Circuit Modelingand Simulation

16

7

43.8%

10

Design for Manufacturability/Yield and Statistical Design

25

7

28.0%

11

Test and Design for Testability

15

5

33.3%

12

Analog, RF and Mixed Signal Design and CAD

16

7

43.8%

13a

EDA and Design Methodologies for Emerging Technologies

26

8

30.8%

13b

Emerging Applications

28

9

32.1%

343

108

31.5%

合

3.3.5

計

参加者の内訳

ASP-DAC への地域別の参加者数の推移を図 2 に示す（チュートリアルのみの参加者を除く）。また、日本からの参加者の推移を表 10 に示す（日本開催時のみ）。今回の全参加者数は 270 名であった。日本からの参加者数は正確なデータは無いが 50 名程度とのことで、日本開催時に比べると少なく、全参加者の減少の要因となっている。

800

Europe & Others

600

North America

400
ASP(exc. Japan/Host Country)

参加者数
200

Japan/Host Country0Grand Total
年

図 2 地域別参加者の推移

89

－89－

表 10：日本開催年の日本からの参加者数と全体に占める割合（チュートリアルのみの参加者を除く）
年
地域

2002

2003

2004

2005

2006

2007

2008

2009

2010

2011

2012

2013

2014

日本
(割合)

--

253
316
(59%) (61%)

--

494
450
(70%) (66%)

--

305
(62%)

--

247
(54%)

--

261
(60%)

--

全体

623

429

516

708

412

492

367

458

259

434

270

3.3.6

515

685

今後の展望

ASP-DAC の今後の開催予定を表 11 に示す。引き続き、隔年で日本開催になる模様である。
表 11：ASP-DAC の今後の開催予定
年

開催予定地

開催時期

2015 年

幕張（日本）

2015 年 1 月 19 日(月)～22 日(木)2016 年

マカオ（中国）2016 年 2 月 1 日(月)～4 日(木)

90

－90－

実行委員長
内山邦男 氏(日立製作所)
Rui Martin 氏(University of Macau)

４．添付資料

－91－

－92－

－93－

－94－

－95－

－96－

－97－

－98－

－99－

－100－

－101－

－102－

－103－

－104－

－105－

－106－

－107－

－108－

－109－

－110－

－111－

－112－

－113－

－114－

－115－

－116－

－117－

－118－

－119－

－120－

－121－

－122－

－123－

－124－

－125－

－126－

－127－

－128－

－129－

－130－

－131－

－132－

－133－

－134－

－135－

－136－

－137－

－138－

－139－

－140－

－141－

－142－

－143－

－144－

－145－

－146－

－147－

－148－

－149－

－150－

－151－

－152－

－153－

－154－

－155－

－156－

－157－

－158－

－159－

－160－

－161－

－162－

－163－

－164－

－165－

－166－

－167－

－168－

－169－

－170－

－171－

－172－

－173－

－174－

－175－

－176－

－177－

－178－

－179－

－180－

－181－

－182－

－183－

－184－

－185－

－186－

－187－

－188－

－189－

－190－

－191－

－192－

－193－

－194－

－195－

4.3
4.3.1

196

システム・デザイン・フォーラム 2013 の講演資料
EDA 技術専門委員会委員長挨拶

－196－

197

－197－

198

－198－

199

－199－

4.3.2

EDA 標準化のトレンド～標準化の仕組みから最新動向まで～

200

－200－

201

－201－

202

－202－

4.3.3

LPB フォーラム
「実演!! LPB はここまで来た!」～リファレンスフローのデモと効果の考察～

203

－203－

204

－204－

205

－205－

206

－206－

207

－207－

208

－208－

209

－209－

210

－210－

211

－211－

212

－212－

213

－213－

214

－214－

215

－215－

216

－216－

217

－217－

218

－218－

219

－219－

220

－220－

221

－221－

222

－222－

223

－223－

224

－224－

225

－225－

226

－226－

227

－227－

228

－228－

229

－229－

230

－230－

231

－231－

232

－232－

233

－233－

234

－234－

235

－235－

236

－236－

237

－237－

238

－238－

239

－239－

240

－240－

241

－241－

242

－242－

243

－243－

244

－244－

245

－245－

246

－246－

247

－247－

EDA アニュアルレポート

20132014 年 6 月発行
禁無断転載

発

行

一般社団法人 電子情報技術産業協会

電子デバイス部〒100-0004
東京都千代田区大手町 1 丁目 1 番 3 号
大手センタービル
電話
作

成03-5218-1061

FAX

03-5218-1080

株式会社 オガタ印刷〒102-0072
東京都千代田区飯田橋 1-5-6
電話

03-3264-3456

FAX

03-3261-7663

Copyright 2014 by Japan Electronics and Information Technology Industries Association
本書中に記載の会社名および商標名は、各社の登録商標、商標です。