スーパーコンピュータを用いたPCB 周辺における電磁界分布のシミュレーション
春日貴志

秋田大学
あらまし井上浩

工学資源学部

スイッチング素子を搭載したプリント回路基板（PCB）からの広帯域電磁ノイズが通信系へ影響を与えることで問題となっている．特に PCB 周辺での低周波ノイズが問題であるが，未だ PCB 周辺での電磁波ノイズの分布については明らかとなっていない．本報告では電磁界シミュレーション法である FDTD 法によってスイッチング素子を搭載した PCB モデルからの電磁ノイズについて，スーパーコンピュータ SX-7 の利用方法を検討しつつ解析した．その結果，PCB 周辺では低周波での電磁ノイズが問題であり，低周波でのノイズ対策の可能性が必要であることが明らかになった．これらの結果からスーパーコンピュータの利用拡大を計ることが出来る．

1.

はじめに

近年，日常生活における電子機器の発展がめざましく，携帯電話やコンピュータ，
電 子 制 御 式 の 家 電 機 器 な ど ， 高 機 能 電 子 機 器 が 至 る 所 に 存 在 す る ． 特 に IT（Information Technology） の発展は劇的に進み，コンピュータ内の CPU やマザーボードのベースクロックの高速化，移動携帯式通信機器の普及などが特徴的である．
一方，家電機器はマイコンやインバータ制御などにより高性能化，小型化，高効率化が進んでいる．また，DC-DC コンバータを用いた技術は，電源の小型化・高効率化により，機器全体の小型化・効率化にも役立つ[1]．
しかし，これら電子機器から放射する電磁波ノイズが他の機器へ影響を与えることが問題となっている．電子機器からの主な電磁放射源としては，プリント回路基板（Printed Circuit Board: PCB）が挙げられる．PCB は様々な回路素子や配線，グランドからなる．高周波化に伴い，配線やグランド板から放射する電磁波が増加する
上，信号線間のカップリングによる影響も問題である[2]．
電磁波を抑制するためには，電磁波の放射メカニズムを解明する必要がある．電磁波放射を推定する方法としては，大きく分けて実験とシミュレーションによる方法がある．近傍界の電磁ノイズ推定法としては，微小ループプローブ[3]や光学偏光素子を用いた近傍電磁界測定[4,5]があり，遠方界では電波暗室もしくはオープンサイトでの遠方電界測定法[6]が一般的である．また，電源線に伝搬する電磁ノイズを測定する方法もある．一方，電磁放射のシミュレーション法としては，有限差分時間領域法（Finite Difference Time Domain method: FDTD method）[7,8]や有限差分法

（Finite Element Method: FEM）[9]，モーメント法（Method of Moment: MoM）[10,11]，Transmission Line Matrix 法（TLM 法）[12]， Partial Element Equivalent Circuit 法（PEEC 法）[13,14]，SPICE[15]といった方法がよく知られている．実験とシミュレーションによる方法は，主に近傍の電磁界や遠方電界を推定する方法として用いられるが，PCB 周辺での電磁界分布を解明した研究はない．
本研究では，PCB 周辺での電磁界を推定する方法として，FDTD 法によるシミュレーションを用いた．FDTD 法はマクスウェルの電磁界方程式を差分化し，時間と空間領域で数値解析する手法である[7,8]．解析モデルに対して広範囲な解析や，低周波から高周波までの解析を行うには，膨大な計算量が必要である．しかし，モデル化が容易であり，非線形素子の解析も可能であることから，スイッチング素子を搭載した PCB モデルからの電磁界解析が可能であると考えられる．
本稿では，スイッチング素子を搭載した PCB 周辺での広帯域電磁界分布を解析し，この領域での電磁ノイズ分布について検討する．FDTD 法の高速計算のため，スーパーコンピュータ SX-7 によって解析を行った．FDTD 法はベクトル化・並列化が効率よく行われるようアルゴリズムを構築し，高速計算を行った[16]．

2.

PCB モデルと計算法

2-1

PCB モデル

図１にスイッチングトランジスタを搭載したPCBモデルを示す．基板の裏面は全面銅箔とし，基板の比誘電率εrは 3.4 であった．信号線路の特性インピーダンスはTDR測定により 38Ωであった．信号線路の入力端はスイッチングTr (2SC2671)を接続し，終端には不整合したモデルを想定して，1kΩチップ抵抗を使用した．裏面に装着した小型発振器によって方形波（3 MHz，5Vpp）を印加した．発振器並びに電源用小型リチウム電池は銅ケースで覆った．

図1PCB モデル

2-2FDTD 解析

スイッチング素子をFDTD法で解析するため，図 2 に示すエバーズ・モルの等価回路を用いた．高周波領域まで考慮するため，印加電圧によって変化する拡散容量と接合容量を付加したモデル[17]を元に，電荷蓄積効果を含む低周波スイッチング解析のFDTDアルゴリズムを提案した[18]．C'-B間は拡散容量CDC，接合容量CJC，電流源とダイオードからなり，各成分を等価的に 1 つの素子と見なすことが出来る．
B-E間は順バイアス状態にあるため各容量並びに電流源を省略した．C-C'間にスイッチング特性に影響の大きいコレクタ寄生抵抗rCを付加した[19]．
図 3 は FDTD 法による解析モデルである．単位セルは∆x=1，∆y=2.5，∆z=0.255 mmである．時間ステップ∆t は 0.819ps である．吸収境界条件には Mur の吸収境界条件を用いた．スイッチングトランジスタは x 方向に一列に配置した．トランジスタのコレクタ端子と信号線を細線ワイヤによって接続した．
全ての FDTD 法の解析には，スーパーコンピュータ SX-7（東北大学情報シナジーセンター）を用いて解析を行った．FDTD 法はベクトル化・並列化が効率よく行われるようアルゴリズムを構築し，高速計算を行った[16]．

図2

エバーズ･モルの等価回路

(a)

(b)

図3

FDTD 解析モデル

2-3

近傍磁界測定系

図 4 に近傍磁界測定系を示す．近傍磁界プローブとしては，Shielded Loop Probe(SLP)を用いた[3,20]．SLP 底が 1.4mm になるよう配置し，x，y，z ステージによって基板上を移動させる．測定系とプローブの整合を取るため，10dB のアッテネータを用いた．測定にはスペクトラムアナライザ（Agilent E4402B）を用いた．

図43.

近傍磁界測定系

PCB 周辺での電磁界分布

図 5 に給電点から 1cm における電磁界波形を示す．0.16µs において，スイッチングトランジスタは OFF から ON にシフトする．トランジスタは 0.16µs 毎に ON とOFF を繰り返す．トランジスタが OFF から ON にシフトするとき，電界は急激にHigh から Low にシフトするが，逆にトランジスタが ON から OFF にシフトするときは緩やかに増加する．磁界波形も ON から OFF，OFF から ON へシフトする場合によって特性が異なる．
図 6 に信号線路上の電界|Ez|と磁界|Hx|分布を示す．3MHzの電界・磁界分布は均一であるが，216MHzではλ/4，438MHzではλ/2 の特長が現れている．スイッチングトランジスタの出力インピーダンスは，スイッチングによって変化するが，定在波が観測される．
図 7，8 は PCB 周辺における電界|E|と磁界|H|の分布である．x 方向は，基板中心から±15cm であり，y 方向は基板の長手方向，z 方向は基板上 3mm の範囲とした．
x 方向の 270cell〜330cell が PCB 幅に相当する．
216，438MHz において，λ/4 とλ/2 の特徴が PCB の周辺にも現れており，15cm 以内での y 方向の空間分布は信号線路の共振によって均一とはならない．216，438MHzにおける x 方向の電界と磁界分布は，PCB からの距離が離れるにつれて減衰する．
一方，3MHz での空間分布は電界と磁界で距離特性が異なり，電界は減衰が大きく，磁界は PCB の外側でほぼ一定となった．

(a)

電界

図5(b)

磁界(b)

磁界

電磁界波形（給電点より 1cm）(a) 電界図6

信号線路上の電磁界分布図7(a)

3MHz(a)3MHz(b)216MHz(b)216MHz(c)438MHz(c)438MHz

PCB 周辺の電界分布

図8

PCB 周辺の磁界分布

4.

検討

FDTD 法は時間と空間領域での微分計算法であり，空間と時間ステップが細かいほど計算精度が良い．しかし，本解析のように広範囲かつ広帯域での解析では計算メモリと時間がかかることが欠点の一つである．そこで今回の解析ではスーパーコンピュータ SX-7 を用いることによって高速計算を試みた．
3MHz のスイッチング動作に伴う電磁界分布の周波数特性を得るためには，最低でも 3MHz の 1 周期のデータ長が必要である．本解析では時間ステップ∆t が 0.82psであり，3MHz の 1 周期の時間を解析するために必要な時間ステップ数は約 406 万ステップである．本解析では 2 周期分を計算しているため，時間ステップ数は約 812万ポイントとなる．空間分布を求めるために，1 セル当たりの時間データは約 10MBであり，空間分布を詳細に求めるためには非常に多くの HDD 容量を必要とした．
また，30cm×18cm の電磁界空間分布を得るために必要な解析空間は 600×300×500cell 必要である．この解析を 16 並列で行った場合，メモリ量は約 14GB，最も稼働した CPU 時間は約 51 時間であった．CPU 時間には，電磁界計算に要した時間の他に，大量の計算結果を HDD に保存する時間も含まれる．
FDTD 法は電界と磁界分布を x, y, z の 3 次元ループにより解析するが，全ての電界・磁界の 3 次元ループにベクトル化・並列化を適用できる．実際に解析を行った場合，98%以上の高効率のベクトル化率を実現できるため，大規模の空間分布解析を行う上で，ベクトル化・並列化による効果が大きい．また，SX-7 は通常のワークステーションよりも大容量のメモリ（最大 256GB）を使用し高速計算ができることから，SX-７を用いることによりこれまで明らかとされなかった PCB 上とその周辺での電磁界分布が明らかとなった．
しかし，本研究の目的である数 m までの電磁界分布を連続的に解析するためには，さらに計算コストを必要とし，現状の計算法によってこれ以上広範囲の電磁界解析を行うことは現実的ではない．今後遠方までの解析法を考えた場合，PCB 周辺の単位セルサイズを粗くし，必要な保存データ量を縮小するなどの工夫が必要である．

5.

まとめスーパーコンピュータの利用方法を工夫して，スイッチング素子を搭載した PCBモデル周辺での電磁界分布を FDTD 法によって解析した．PCB 周辺では特に高周波で分布は一定とならないことが明らかとなった．PCB 周辺では低周波ノイズが問題であり，低周波でのノイズ対策も必要である．今後はさらに計算方法と大容量のコンピュータの有効利用を試みて，遠方までのノイズ解析法の確立と分布の解明が必要である．

参考文献[1] 電気学会，電子機器のノイズアイソレーション技術，コロナ社，(1998)[2] M. I. Montrose, “EMC and the Printed Circuit Board”, Wiley Interscience, 1998.
[3] 玉置尚哉，増田則夫，山口正洋，“多層基板構造による高空間分解能磁界プローブ”，信学技報 EMCJ97-36，1997.
[4] 鈴木英治，荒川悟，太田博康，荒井賢一，“光走査型電界プローブ”，信学技報
EMCJ2003-87，2003.
[5] 荒川悟，鈴木英治，太田博康，荒井賢一，“光走査型電磁界プローブの検出特性の検討”，信学技報 EMCJ2003-88，2003.
[6] 鈴木茂夫，“EMC と基礎技術”，工学図書，1996.
[7] A. Taflove, Computational Electrodynamics – The Finite-Difference Time-Domain
Method, Boston, Artech House Publishers, 1995.
[8] 宇野亨，FDTD 法による電磁界およびアンテナ解析，コロナ社，(1998)[9] 中田高義，高橋則雄，電気工学の有限要素法，森北出版，1982.
[10] 澤谷邦男，陳強：“アンテナ・電磁界の数値解析”，SENAC，Vol.32，No.1，pp.51-58，（1999）[11] 澤谷邦男，“EMC 設計のためのモーメント法”，電子情報通信学会環境電磁工学
研究会，電気・電子機器の EMC ワークショップ資料，1999.
[12] 山下栄吉，電磁波問題解析の実際，電子情報通信学会，1993.
[13] Albert Ruehli, “Overview and Recent Progress in the Partial Element Equivalent
Circuit (PEEC) Method”, 2002 Inter. Symp. on EMC, Workshop and Tutorial record,
pp.171-175, 2002.
[14] Albert Ruehli, “Tutorial on 3dPEEC Circuit + Electromagnetic Modeling”, 2003 Inter.
Symp. on EMC, Workshop and Tutorial record, pp.308-311, 2003.
[15] 牛田明夫，田中衛，電子回路シミュレーション，コロナ社，2002.
[16] 春日貴志，井上浩，“スーパーコンピュータを用いたトランジスタのスイッチング動作シミュレーション”，SENAC Vol. 36, No. 4, pp.21-30, 2003.
[17] P. Ciampolini, P. Mezzanotte, L. Roselli, and R. Sorrentino, “Accurate and Efficent
Circuit Simulation with Lumped-Element FDTD Technique”, IEEE Trans. MTT,vol.44, no.12, pp.2207-2215, (1996-12).
[18] 春日貴志，田中元志，井上浩，”スイッチングトランジスタを搭載した PCB モ
デルの FDTD モデリング”，信学論(C)，Vol. J85-C，No. 4，pp.304-305，2002.
[19] 玉井德迪，半導体回路設計技術，日経 BP 社, 1987.
[20] 滝田栄志，田中元志，井上浩，“近傍磁界プローブの校正と PCB 近傍におかれた平面導体における磁界分布の変化計測”，信学技報，EMCJ2000-39.