2023 年 春季学術講演会 シンポジウム開催報告「6. 薄膜・表⾯」分科企画シンポジウム、 番号：T１２「マイクロ・ナノスケール微細加⼯の表⾯界⾯先端技術」
Advanced Surface and Interface Technologies for Micro and Nanoscale Fabrication
⽇時 ：2023 年 3 ⽉ 16 ⽇(⽊) 13：30~18：25 ( ハイブリッド開催 )企画 ：薄膜・表⾯物理分科会
世話⼈：浅沼 周太郎（産総研）、曾根 逸⼈（群⾺⼤学）
フォトリソグラフィや電⼦線描画等の微細加⼯技術によって作製されるマイクロからナノスケールの先端デバイスの微細化と⾼機能化は進展を続けている。それらを⽀える要素技術は様々あるが、特に表⾯界⾯技術に注⽬して、材料選定、合成、成膜、エッチング、パッシベーション等の各プロセスにおける表⾯処理と界⾯制御の最新技術とそれらを駆使して実現される先端デバイスについて⺠間企業・⼤学・国研に所属の 8 名の専⾨家にご講演いただいた。
シンポジウムは、前半後半でテーマを分け、前半にマイクロスケールの微細加⼯及びデバイスについて４講演を⾏い、後半にナノスケールの微細加⼯及びデバイスについて４講演を⾏う形式で開催した。前半の４講演では東京⼤学の三⽥吉郎教授、群⾺⼤学の鈴⽊孝明教授、東京⼤学の年吉洋教授、東京⼤学のティクシエ三⽥アニエス准教授に様々な MEMS に関する最新の研究成果についてご発表いただいた。後半の４講演では兵庫県⽴⼤学の渡邊健夫教授、キヤノン株式会社の酒井啓太部⻑、キオクシア株式会社の浅川鋼児主幹、産総研の張⽂馨主任研究員にそれぞれ EUV（極端紫外線）技術、ナノインプリントリソグラフィ技術、DSA（誘導⾃⼰組織化）リソグラフィ及び SIS（逐次浸透合成）、CFET（コンプリメンタリ FET）に関する最新の研究成果についてご発表いただいた。
聴講者はオンラインを含めると最⼤で 120 名程度（講演会場は 60 名程度）であり、多くの⽅にご聴講いただけた。Zoom を使⽤したハイブリッド開催であったが、応⽤物理学会が⼿配した専⾨スタッフが常駐していたため、スムーズに講演を進めることができ、活発な質疑応答を⾏うことができた。
以下各公演の概要；(敬称略)[1] エネルギー⾃⽴分散ロボットに向けた集積 MEMS テクノロジ
三⽥ 吉郎（東京⼤学）【招待講演】として、⾃律分散型の⾃⾛する MEMS に関する研究の歴史と最新動向についてご紹介いただいた。まず、⾃律分散ロボットの動⼒源となる静電気を使⽤した MEMS の開発の経緯等について紹介があった。次に、⾃律分散ロボットに使⽤する MEMS においてはパワー収⽀が重要であることについて説明があった。⾃律分散ロボットを動作させるには 15 V の電圧が必要であったが、通常の太陽電池の起電⼒ 0。4 V 程度なので、⾃律分散ロボットに搭載可能でかつ⾼電圧を⽣成する集積太陽電池の開発に取り組んだことについて報告があった。最後に、微細加⼯技術を⽤いてこの様な集積太陽電池を開発し、動⼒源となる MEMS と組み合わせることで⾃律分散ロボットを構築していく過程について紹介していただいた。また、この様な微細加⼯が可能な「マテリアル先端リサーチインフラ（ARIM）」事業についても紹介していただいた。

[2] ３次元リソグラフィ技術を⽤いたメカニカルメタマテリアル発電
鈴⽊ 孝明（群⾺⼤学）【招待講演】として、鈴⽊先⽣が開発した３次元リソグラフィ技術を⽤いて作製したメカニカルメタマテリアル構造を応⽤したエネルギーハーベスティングについてご紹介いただいた。⼈間の動作（human motion）を利⽤したエネルギーハーベスティングにおいては 10 Hz程度の低周波の動きからエネルギーを取り出す必要があるが、Si 系の MEMS はこの様な低周波の運動からエネルギーを取り出すのには適していない。３次元リソグラフィ技術を⽤いてポリマーを微細加⼯して作製したメカニカルメタマテリアル構造と圧電素⼦を組み合わせた MEMS を作製することで、発電量を増やしつつエネルギーを取り出せる周波数を下げることにも成功した事例等についてご紹介いただいた。また、３次元リソグラフィ技術を⽤いて作製可能なマイクロデバイス等への応⽤についてもご紹介いただいた。

[3] シリコン酸化膜エレクトレットのＭＥＭＳアクチュエータ・エナジーハーベスタ応⽤
年吉 洋（東京⼤学）【招待講演】としてシリコン酸化膜エレクトレットを応⽤した振動発電素⼦についてご紹介いただいた。始めに、様々な IoT 素⼦を動作させるのに必要な電⼒とそれを供給可能な環境発電の相場観に関する説明があり、次に 10 mW 級の⾃⽴電源になりうるエネルギーハーベスタとしてシリコン酸化膜のエレクトレットを使⽤した振動発電についてご紹介いただいた。シリコン酸化膜を KOH 溶液で処理した後に加熱することで SiO2 内に電荷が蓄積され良好なエレクトレットとなることや、HMDS 処理による表⾯の疎⽔化や⽔素ゲッターの導⼊、真空封⽌等によりエレクトレットの劣化を抑制することで、⻑期間に渡って発電素⼦の信頼性を保持できること等についてご報告いただいた。

[4] Bio-sensors based on Thin-Film-Transistor Technology
ティクシエ 三⽥ アニエス（東京⼤学）【招待講演】として Thin-Film-Transistor (TFT) 素⼦を応⽤したバイオセンサーの開発についてご紹介いただいた。細胞は他の細胞と電気信号等を通じて様々な情報交換を⾏っている。TFT 素⼦を⽤いることで細胞が発する電気信号を計測し、逆に TFT 素⼦から電気信号を出⼒することで細胞の動きを制御できることをご説明いただいた。さらに、液晶ディスプレイの基板は TFT 素⼦が⼤量に敷き詰められた構造をしているため、この基板上に⼼筋細胞等の連携する複数の細胞を置くことで⽐較的⼤きな⾯積領域において電気的な計測や制御を⾏いながら光学的な測定も⾏うことが可能であることをご紹介いただいた。また、実際に TFT 素⼦を⽤いて細胞やマイクロビーズの動きを制御する事例についても動画等を⽤いてご紹介いただいた。

[5] EUV リソグラフィー技術開発の現状および今後の展開について
渡邊 健夫（兵庫県⽴⼤学）

【招待講演】として EUV（極端紫外線）リソグラフィーの開発の現状及び今後の展開についてご紹介いただいた。まず、2037 年頃まで EUV が微細加⼯を牽引すると予想されていることをご紹介いただき、その後現在の課題についてご紹介いただいた。現在、EUV リソグラフィー技術の課題となっているのがレジストを露光する際のばらつきである。ばらつきはレジスト由来の物と EUV 由来の物に⼤別され、レジスト由来のばらつきにはレジスト中の基材の空間分布や溶媒の分布の問題等があり、EUV 由来のばらつきには EUV の１光⼦当たりのエネルギーが⼤きいことによるショットノイズや Deep EV の問題等があることをご説明いただいた。また、Beyond EUV の研究例として波⻑ 6。5 nm の EUV のためのLa と B を使⽤した多層膜ミラーについてもご紹介いただいた。

[6] 半導体デバイス製造⽤ナノインプリントリソグラフィの開発状況
酒井 啓太（キヤノン株式会社）【招待講演】としてナノインプリントリソグラフィ（NIL）の開発状況についてご紹介いただいた。始めに、通常のスピンコート法でレジストを塗布しモールドを押し当てた場合モールドの奥までレジストが⼊らず厚みが均⼀にならない問題があったため、J-FIL 法（Jet andFlash Imprint Lithography）を使⽤してレジストを塗布していることについてご説明いただいた。3DNAND ⽤ NIL については L/S、Overlay 共に実⽤化に達しており、現在 DRAM向けの開発を進めている。また、圧電素⼦を⽤いてマスク形状を補正する技術や位置合わせが 1 nm 台に達していることについてもご説明いただいた。パーティクルマネージメントも向上しており、現在マスクライフは 80 ロット（2000 枚）に達している。最近の動向としてデュアルダマシンのための 3D-NIL の開発についてもご紹介いただいた。

[7] 半導体リソグラフィの微細化、エッチング耐性の限界を打破する「プラスα」技術：誘導⾃⼰組織化(DSA)と逐次浸透合成(SIS)
浅川 鋼児（キオクシア株式会社）【招待講演】として誘導⾃⼰組織化(DSA)と逐次浸透合成(SIS)技術についてご紹介いただいた。EUV 技術の課題としてレジスト由来の露光パターンのばらつきがある。このばらつきを改善する技術として DSA と SIS の使⽤が検討されている。PS（ポリスチレン）と PMMA（ポリメチルメタクリレート）のブロックコポリマーは通常の⾃⼰組織化だとフラクタル状のパターンを形成するため、このままでは半導体プロセスのパターンとして使⽤することは出来ない。しかし、ガイドパターンを使⽤して⾃⼰組織化を誘導すると直線状等のパターンを形成することが可能であり、半導体プロセスに使⽤可能になる。SIS はレジストのエッチング耐性を⾼めるのに利⽤されており、アスペクト⽐の向上等に応⽤可能であるが使える材料が限られている等の課題があることについてご紹介いただいた。

[8] CFET 性能バランス整合に向けた三次元異種チャネル集積技術
張 ⽂馨（産総研）【招待講演】として CFET（Complementary FET）開発の最新動向についてご紹介いただ
いた。CFET は n 型デバイスと p 型デバイスを重ねて積層した構造を持つ究極の CMOS と⾔われる FET であり、2 nm 世代以降の半導体技術の有⼒候補の⼀つである。始めに CFETの作製⽅法に Homogeneous 型と Heterogeneous 型があることについてご紹介いただき、それぞれの作製⽅法とメリットと課題についてご説明いただいた。Homogeneous 型はEpitaxial growth で作製可能であると⾔うメリットがあるが、⾯⽅位の異なる n-MOS と pMOS を積層するのは困難であり、p-MOS の移動度が⾼くならないと⾔う課題がある。⼀⽅、Heterogeneous 型は異なる⽅位の n-MOS と p-MOS を積層可能であり、p-MOS の移動度を上げることができるが、Layer Transfer 法を使⽤しないと積層構造が作製出来ないと⾔う課題がある。これらを踏まえ、8 インチウェハを使⽤して作製した異種⾯⽅位チャネルを利⽤した Heterogeneous 型 CFET の特性等についてご紹介いただいた。